{"Template_token": ["<s>", "if", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "<NUM_LIT>", ";", "if", "(", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget10", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 0, "Length": 26, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "MipsSEISelDAGToDAG2", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1, "Length": 23, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AtomicExpandPass", "::", "shouldExpand", "(", "Instruction", "*", "Inst", ")", "{", "if", "(", "AtomicRMWInst", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "Inst", ")", ")", "return", "shouldExpandAtomicRMW", "(", "AI", ")", ";", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "return", "shouldExpandStore", "(", "SI", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "X86AtomicExpandPass", "Func": "shouldExpand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "c", "=", "INTVAL", "(", "arg", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">", "<NUM_LIT>", ")", "{", "if", "(", "c", "<", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "}", "emit_insn", "(", "gen_delay_cycles_start", "(", "arg", ")", ")", ";", "if", "(", "c", ">", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "CYCX", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "n", "=", "c", ";", "if", "(", "c", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "CYCX", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "i", "=", "<NUM_LIT>", ";", "c", "-=", "CYCX", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "i", "+=", "c", "/", "<NUM_LIT>", ";", "c", "%=", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", "long", "long", ")", "i", ">", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "}", "else", "{", "i", "=", "(", "c", "-", "CYCX", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "c", "-=", "CYCX", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "i", "*", "<NUM_LIT>", ";", "}", "if", "(", "cg_magic_constant", "(", "i", "&", "<NUM_LIT>", ")", ")", "c", "++", ";", "if", "(", "cg_magic_constant", "(", "(", "i", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "c", "++", ";", "if", "(", "msp430x", ")", "emit_insn", "(", "gen_delay_cycles_32x", "(", "GEN_INT", "(", "i", ")", ",", "GEN_INT", "(", "n", "-", "c", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_delay_cycles_32", "(", "GEN_INT", "(", "i", ")", ",", "GEN_INT", "(", "n", "-", "c"], "ground_truth": [")", ")", ")", ";"], "File": "msp4302", "Func": "msp430_expand_delay_cycles", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3, "Length": 233, "Cover_Rate": 0.585427135678392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrontendSize", "=", "<NUM_LIT>", ";", "void", "*", "Decl", "=", "nullptr", ";", "bool", "IsGlobalLV", "=", "false", ";", "if", "(", "Info", ".", "isKind", "(", "InlineAsmIdentifierInfo", "::", "IK_Var", ")", ")", "{", "FrontendSize", "=", "Info", ".", "Var", ".", "Type", "*", "<NUM_LIT>", ";", "Decl", "=", "Info", ".", "Var", ".", "Decl", ";", "IsGlobalLV", "=", "Info", ".", "Var", ".", "IsGlobalLV", ";", "}", "if", "(", "IsGlobalLV", "&&", "(", "BaseReg", "||", "IndexReg", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Decl", ",", "FrontendSize", ")", ")", ";", "return", "false", ";", "}", "BaseReg", "=", "BaseReg", "?", "BaseReg", ":", "<NUM_LIT>", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "<STR_LIT>", ",", "Identifier", ",", "Decl", ",", "FrontendSize", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "X86AsmParser119", "Func": "CreateMemForMSInlineAsm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4, "Length": 143, "Cover_Rate": 0.5335820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setDesc", "(", "const", "MCInstrDesc", "&", "mcid", ")", "{", "MCID"], "ground_truth": ["=", "&", "mcid", ";", "}"], "File": "HexagonMCInst", "Func": "setDesc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "IntReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "IntReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "Subtarget", ".", "getCapAlignment", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "Subtarget", ".", "getCapAlignment", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")"], "ground_truth": ["Opc", "=", "<STR_LIT>", ";"], "File": "MipsSEInstrInfo30", "Func": "storeRegToStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6, "Length": 492, "Cover_Rate": 0.4685714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_Memri", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SNESAsmParser", "Func": "getReg", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSoloInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", ")", "return", "true", ";", "if", "(", "!", "TII", "->", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")"], "ground_truth": [")", ")", "return", "true", ";"], "File": "R600Packetizer9", "Func": "isSoloInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8, "Length": 38, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOp", "(", ")"], "ground_truth": ["const", "{"], "File": "M68kAsmParser3", "Func": "isMemOp", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_MM_GET_EXCEPTION_MASK", "("], "ground_truth": ["void", ")", "{"], "File": "xmmintrin", "Func": "_MM_GET_EXCEPTION_MASK", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "F64Regs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "CC_<ISA_LIT>O32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "F64Regs"], "ground_truth": [")", ";"], "File": "MipsISelLowering (2)1", "Func": "CC_MipsO32_FP64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "VT", ".", "isVector", "(", ")", "&&", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "auto", "MinMaxOp", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "NoNaNsFPMath", "||", "N", "->", "getFlags", "(", ")", ".", "hasNoNaNs", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "MinMaxOp", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "N", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "("], "ground_truth": [")", ".", "optForMinSize", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering202", "Func": "combineFMinNumFMaxNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12, "Length": 183, "Cover_Rate": 0.6059602649006622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "<STR_LIT>", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter14", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13, "Length": 327, "Cover_Rate": 0.6066790352504638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "SubMode", "==", "ia", "||", "SubMode", "==", "db", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "(", "int", ")", "SubMode", "<<", "<NUM_LIT>", ")", "|", "(", "(", "int", ")", "WB", "<<", "<NUM_LIT>"], "ground_truth": [")", "|", "Offset", ";"], "File": "ARMAddressingModes21", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14, "Length": 36, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "Imm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "if", "(", "Imm", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Val", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "}", "}", "return"], "ground_truth": ["true", ";"], "File": "X86ISelDAGToDAG122", "Func": "IsProfitableToFold", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15, "Length": 81, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMesa3DOS", "(", ")", "&&", "<STR_LIT>", "(", "MF", "."], "ground_truth": ["getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "isMesaGfxShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_maskz_avg_epu8", "(", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_avg_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TYPE_ARG_TYPES", "(", "funtype", ")", "==", "NULL_TREE", "&&", "type", "!=", "NULL_TREE", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "mode", "=", "DFmode", ";", "mode", "=", "arg_promotion", "(", "mode", ")", ";", "}", "return", "mode"], "ground_truth": [";"], "File": "nvptx2", "Func": "nvptx_promote_function_mode", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 18, "Length": 41, "Cover_Rate": 0.47674418604651164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "GV", ")", "||", "(", "<STR_LIT>", "(", "GV", ")", "&&", "GV", "->", "hasSection", "(", ")", "&&", "isAgentAllocationSection", "(", "GV", "->", "getSection"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "AMDGPUTargetObjectFile3", "Func": "isAgentAllocation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LSHIFTRT", ":", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ",", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "SMAX", ":", "case", "SMIN", ":", "case", "UMAX", ":", "case", "UMIN", ":", "if", "(", "(", "mode", "==", "DImode", "&&", "!", "TARGET_AVX512VL", ")", "||", "(", "mode", "==", "SImode", "&&", "!", "TARGET_SSE4_1", ")", ")", "return", "false", ";", "case", "AND", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "PLUS", ":", "case", "MINUS", ":", "if", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "mode", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "AND", "||", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "NOT", ")", "break", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "case", "NOT"], "ground_truth": [":"], "File": "i386-features", "Func": "general_scalar_to_vector_candidate_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20, "Length": 195, "Cover_Rate": 0.4105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rint64x", "(", "double", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "acle___rint64x", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "frame_allocated", "=", "<NUM_LIT>", ";", "int", "i", ";", "if", "(", "save_blink", ")", "{", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "frame_allocated", "+=", "frame_save_reg", "(", "reg", ",", "offset", ")", ";", "offset", "=", "<NUM_LIT>", ";", "}", "if", "(", "gmask", ")", "for", "(", "i", "=", "GMASK_LEN", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "machine_mode", "save_mode", "=", "SImode", ";", "if", "(", "TARGET_LL64", "&&", "(", "(", "i", "-", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ")", ")", "{", "save_mode", "=", "DImode", ";", "--", "i", ";", "}", "else", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "==", "<NUM_LIT>", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "("], "ground_truth": ["save_mode", ",", "i", ")", ";"], "File": "arc", "Func": "arc_save_callee_saves", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 22, "Length": 142, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>NaClRewritePass", "::", "AlignAllJumpTargets", "(", "MachineFunction", "&", "MF", ")", "{", "MachineJumpTableInfo", "*", "jt_info", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "jt_info", ")", "{", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "jt_info", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "JT", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "MBBs", "=", "JT", "[", "i", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "MBBs", ".", "size", "(", ")", ";", "++", "j", ")", "{", "MBBs", "[", "j", "]", "->", "setAlignment", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*"], "ground_truth": ["I", ";"], "File": "MipsNaClRewritePass", "Func": "AlignAllJumpTargets", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 23, "Length": 144, "Cover_Rate": 0.8944099378881988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "SS", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "TokE", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "TokE", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "TokE", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "||", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "SS", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "SS", "=", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "MatchOperand_ParseFail", ";", "int", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "SS", ",", "getLoc", "("], "ground_truth": [")", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser59", "Func": "tryParseMulImm4", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 24, "Length": 190, "Cover_Rate": 0.9223300970873787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "(", "SecondHalfOfMandatoryField", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint32_t", "GPRSaved", "=", "<NUM_LIT>", ";", "unsigned", "GPRBegin", "=", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "GPREnd", "=", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", "=", "GPRBegin", ";", "Reg", "<=", "GPREnd", ";", "++", "Reg", ")", "{", "if", "(", "MRI", ".", "isPhysRegModified", "(", "Reg", ")", ")", "{", "GPRSaved", "=", "GPREnd", "-", "Reg", "+", "<NUM_LIT>", ";", "break", ";", "}", "}", "SecondHalfOfMandatoryField", "|=", "(", "GPRSaved", "<<", "TracebackTable", "::", "GPRSavedShift", ")", "&", "TracebackTable", "::", "GPRSavedMask", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "SecondHalfOfMandatoryField", ",", "HasVectorInfo", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "SecondHalfOfMandatoryField", ",", "HasExtensionTable", ")", ";", "GENVALUECOMMENT", "(", "<STR_LIT>", ",", "SecondHalfOfMandatoryField", ",", "GPRSaved", ")", ";", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "(", "SecondHalfOfMandatoryField", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint32_t", "NumberOfFixedPara", "=", "FI", "->", "getFixedParamNum", "(", ")", ";", "SecondHalfOfMandatoryField", "|=", "(", "NumberOfFixedPara", "<<", "TracebackTable", "::", "NumberOfFixedParmsShift", ")", "&", "TracebackTable", "::", "NumberOfFixedParmsMask", ";", "GENVALUECOMMENT", "(", "<STR_LIT>", ",", "SecondHalfOfMandatoryField", ",", "NumberOfFixedParms", ")", ";", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "(", "SecondHalfOfMandatoryField", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SecondHalfOfMandatoryField", "|=", "TracebackTable", "::", "HasParmsOnStackMask", ";", "uint32_t", "NumberOfFPPara", "=", "FI", "->", "getFloatingPointParamNum", "(", ")", ";", "SecondHalfOfMandatoryField", "|=", "(", "NumberOfFPPara", "<<", "TracebackTable", "::", "NumberOfFloatingPointParmsShift", ")", "&", "TracebackTable", "::", "NumberOfFloatingPointParmsMask", ";", "GENVALUECOMMENT", "(", "<STR_LIT>", ",", "SecondHalfOfMandatoryField", ",", "NumberOfFloatingPointParms", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "SecondHalfOfMandatoryField", ",", "HasParmsOnStack", ")", ";", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "SecondHalfOfMandatoryField", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "NumberOfFixedPara", "||", "NumberOfFPPara", ")", "{", "assert", "(", "(", "SecondHalfOfMandatoryField", "&", "TracebackTable", "::", "HasVectorInfoMask", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint32_t", "ParaType", "=", "FI", "->", "getParameterType", "(", ")", ";", "CommentOS", "<<", "<STR_LIT>", "<<", "XCOFF", "::", "parseParmsType", "(", "ParaType", ",", "NumberOfFixedPara", "+", "NumberOfFPPara", ")", ";", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "ParaType", ",", "sizeof", "(", "ParaType", ")", ")", ";", "}", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "if", "(", "FirstHalfOfMandatoryField", "&", "TracebackTable", "::", "HasTraceBackTableOffsetMask", ")", "{", "MCSymbol", "*", "FuncSectSym", "=", "getObjFileLowering", "(", ")", ".", "getFunctionEntryPointSymbol", "(", "&", "(", "MF", "->", "getFunction", "(", ")", ")", ",", "TM", ")", ";", "OutStreamer", "->", "emitAbsoluteSymbolDiff", "(", "FuncEnd", ",", "FuncSectSym", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "FirstHalfOfMandatoryField", "&", "TracebackTable", "::", "IsInterruptHandlerMask", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "FirstHalfOfMandatoryField", "&", "TracebackTable", "::", "HasControlledStorageMask", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "FirstHalfOfMandatoryField", "&", "TracebackTable", "::", "IsFunctionNamePresentMask", ")", "{", "StringRef", "Name", "=", "MF", "->", "getName", "(", ")"], "ground_truth": [".", "substr", "(", "<NUM_LIT>", ",", "INT16_MAX", ")", ";"], "File": "PPCAsmPrinter52", "Func": "emitTracebackTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 25, "Length": 424, "Cover_Rate": 0.3602378929481733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocalTypes", ".", "insert", "(", "LocalTypes", ".", "end", "(", ")", ",", "Locals"], "ground_truth": [".", "begin", "(", ")", ",", "Locals", ".", "end", "(", ")", ")", ";"], "File": "WebAssemblyAsmTypeCheck (2)", "Func": "localDecl", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 26, "Length": 23, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*"], "ground_truth": ["this", ")", ")", ";"], "File": "PIC16TargetMachine2", "Func": "addInstSelector", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 27, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "DoneRegs", ".", "insert", "(", "Reg", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "TrueMO", "=", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "FalseMO", "=", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getCommonSubClass", "(", "getRC32", "(", "FalseMO", ",", "VRM", ",", "MRI", ")", ",", "getRC32", "(", "TrueMO", ",", "VRM", ",", "MRI", ")", ")", ";", "if", "(", "RC", "&&", "RC", "!=", "&", "<STR_LIT>", ")", "{", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "CopyHints", ";", "CopyHints", ".", "insert", "(", "Hints", ".", "begin", "(", ")", ",", "Hints", ".", "end", "(", ")", ")", ";", "Hints", ".", "clear", "(", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "Order", ")", "if", "(", "CopyHints", ".", "count", "(", "Reg", ")", "&&", "RC", "->", "contains", "(", "Reg", ")", "&&", "!", "MRI", "->", "isReserved", "(", "Reg", ")", ")", "Hints", ".", "push_back", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "Order", ")", "if", "(", "!", "CopyHints", ".", "count", "(", "Reg", ")", "&&", "RC", "->", "contains", "(", "Reg", ")", "&&", "!", "MRI", "->", "isReserved", "(", "Reg", ")", ")", "Hints", ".", "push_back", "(", "Reg", ")", ";", "return", "true", ";", "}", "unsigned", "OtherReg", "=", "(", "TrueMO", ".", "getReg", "(", ")", "==", "Reg", "?", "FalseMO", ".", "getReg", "(", ")", ":", "TrueMO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MRI", "->", "getRegClass", "(", "OtherReg", ")", "=="], "ground_truth": ["&", "<STR_LIT>", ")", "Worklist", ".", "push_back", "(", "OtherReg", ")", ";"], "File": "SystemZRegisterInfo16", "Func": "getRegAllocationHints", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 28, "Length": 263, "Cover_Rate": 0.6446078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "}", "else", "{", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXAsmPrinter15", "Func": "printMemOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 29, "Length": 77, "Cover_Rate": 0.6814159292035398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ")", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "uint64_t", "TwoE31", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "APFloat", "APF", "=", "APFloat", "(", "APFloat", "::", "<ISA_LIT>DoubleDouble", "(", ")", ",", "APInt", "("], "ground_truth": ["<NUM_LIT>", ",", "TwoE31", ")", ")", ";"], "File": "PPCISelLowering94", "Func": "LowerFP_TO_INT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 30, "Length": 181, "Cover_Rate": 0.40582959641255606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "BasePtr", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "if", "(", "STI", ".", "isTarget64BitILP32", "(", ")", ")"], "ground_truth": ["BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "determineCalleeSaves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 31, "Length": 26, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "evaluateConstantImm", "(", "int64_t", "&", "Imm", ",", "<ISA_LIT>MCExpr", "::", "VariantKind", "&", "VK", ")", "const", "{", "const", "MCExpr", "*", "Val", "=", "getImm", "(", ")", ";", "bool", "Ret", "=", "false", ";", "if", "(", "auto", "*", "RE", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">"], "ground_truth": ["(", "Val", ")", ")", "{"], "File": "RISCVAsmParser11", "Func": "evaluateConstantImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 32, "Length": 44, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "true", ";", "if", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "<NUM_LIT>", "&&", "!", "TARGET_LIBFUNC", "&&", "(", "!"], "ground_truth": ["argsp", "||", "!", "argsp", "->", "lib", ")", ")", "return", "true", ";"], "File": "mmix", "Func": "mmix_pass_by_reference", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 33, "Length": 45, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "InlineAsm", "::", "Constraint_m", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "Cpu0ISelDAGToDAG4", "Func": "SelectInlineAsmMemoryOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 34, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isBSS", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")", ")", "return", "SmallBSSSection", ";", "if", "(", "Kind", ".", "isDataRel", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")", ")", "return", "SmallDataSection", ";", "return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ","], "ground_truth": ["Mang", ",", "TM", ")", ";"], "File": "MipsTargetObjectFile2", "Func": "SelectSectionForGlobal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35, "Length": 54, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512BWCostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWCostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*"], "ground_truth": ["Entry", "->", "Cost", ";"], "File": "X86TargetTransformInfo117", "Func": "getMinMaxCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36, "Length": 349, "Cover_Rate": 0.36430062630480164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>TargetTransformInfoPass", "(", "this"], "ground_truth": [")", ")", ";"], "File": "NVPTXTargetMachine43", "Func": "addAnalysisPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "LoadMnemonic", "=", "<STR_LIT>", ";", "StoreMnemonic", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMnemonic", "=", "<STR_LIT>", ";", "StoreMnemonic", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "Register", "dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ptrA", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ptrB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "incr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "CmpOpcode", "?", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "exitMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "if", "(", "CmpOpcode", ")", "F", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "F", "->", "getRegInfo", "(", ")", ";", "Register", "TmpReg", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "AtomicSize", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "LoadMnemonic", ")", ",", "dest", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";", "if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")"], "ground_truth": [".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ";"], "File": "PPCISelLowering100", "Func": "EmitAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38, "Length": 333, "Cover_Rate": 0.4599447513812155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Occupancy", "<", "Limit", ")", "Occupancy", "=", "Limit", ";", "limitOccupancy", "(", "MF"], "ground_truth": [")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "increaseOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "m68k_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "m68k_compute_frame_layout", "("], "ground_truth": [")", ";"], "File": "m68k", "Func": "m68k_use_return_insn", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 40, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "unsigned", "SubRegIdx0", "=", "CI", ".", "IsX2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SubRegIdx1", "=", "CI", ".", "IsX2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ")", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>"], "ground_truth": ["::", "sdst", ")", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41, "Length": 204, "Cover_Rate": 0.5411140583554377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "MCS51Disassembler", "Func": "readInstruction16", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 42, "Length": 25, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43, "Length": 89, "Cover_Rate": 0.6592592592592592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "AArch64RegisterInfo (2)", "Func": "requiresRegisterScavenging", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_Context", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFIContext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCA", ".", "getOrCreateSymbolData", "(", "*", "GP_Disp", ")", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "LoSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "<STR_LIT>", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "LoSym", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "TmpInst", ".", "clear", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "const", "MCSymbolRefExpr", "*", "HiSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "<STR_LIT>", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "HiSym", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "TmpInst", ".", "clear", "("], "ground_truth": [")", ";"], "File": "MipsTargetStreamer15", "Func": "emitDirectiveCpLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46, "Length": 139, "Cover_Rate": 0.516728624535316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "msp430_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "rtx", "addr", ";", "switch", "(", "letter", ")", "{", "case", "'Z'", ":", "gcc_assert", "(", "CONST_INT_P", "(", "op", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INTVAL", "(", "op", ")", "-", "<NUM_LIT>", ")", ";", "return", ";", "case", "'Y'", ":", "gcc_assert", "(", "CONST_INT_P", "(", "op", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INTVAL", "(", "op", ")", "-", "<NUM_LIT>", ")", ";", "return", ";", "case", "'I'", ":", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "{", "int", "i", "=", "INTVAL", "(", "op", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "~", "i", ")", ";", "return", ";", "}", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'r'", ":", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "EQ", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "NE", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "GEU", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "LTU", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "GE", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "LT", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "GTU", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "LEU", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "GT", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "LE", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "msp430_print_operand_raw", "(", "file", ",", "op", ")", ";", "break", ";", "}", "return", ";", "case", "'R'", ":", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "GTU", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "LEU", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "GT", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "LE", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "msp430_print_operand_raw", "(", "file", ",", "op", ")", ";", "break", ";", "}", "return", ";", "case", "'p'", ":", "gcc_assert", "(", "CONST_INT_P", "(", "op", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<NUM_LIT>", "<<", "INTVAL", "(", "op", ")", ")", ";", "return", ";", "case", "'b'", ":", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "QImode", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "HImode", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "PSImode", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "SImode", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", ";", "default", ":", "return", ";", "}", "case", "'A'", ":", "case", "'L'", ":", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "MEM", ":", "op", "=", "adjust_address", "(", "op", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "REG", ":", "break", ";", "case", "CONST_INT", ":", "op", "=", "GEN_INT", "(", "INTVAL", "(", "op", ")", "&", "<NUM_LIT>", ")", ";", "letter", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "'B'", ":", "case", "'H'", ":", "switch", "(", "GET_CODE", "(", "op"], "ground_truth": [")", ")", "{"], "File": "msp4302", "Func": "msp430_print_operand", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 47, "Length": 510, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Srl", ")", ",", "<STR_LIT>", ",", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "<STR_LIT>", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N1", ")", ",", "<STR_LIT>", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")"], "ground_truth": [",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48, "Length": 126, "Cover_Rate": 0.3118811881188119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "expandLoadAddressReg", "(", "MCInst", "&", "Inst", ",", "bool", "Is32BitImm", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "SrcRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "SrcRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "ImmOp", ".", "isImm", "(", ")", "||", "ImmOp", ".", "isExpr", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "ImmOp", ".", "isImm", "(", ")", ")", "{", "if", "(", "loadAndAddSymbolAddress", "(", "ImmOp", ".", "getExpr", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "SrcRegOp", ".", "getReg", "(", ")", ",", "Is32BitImm", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "SrcRegOp", ".", "getReg", "("], "ground_truth": [")", ",", "Is32BitImm", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";"], "File": "MipsAsmParser6", "Func": "expandLoadAddressReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49, "Length": 178, "Cover_Rate": 0.978021978021978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallPtrSet", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ExceptBlocks", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "auto", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "auto", "*", "Intrin", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ";", "if", "(", "Intrin", ")", "{", "continue", ";", "}", "insertStateNumberStore", "(", "RegNode", ",", "CI", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "LandingPadInst", "*", "LPI", "=", "II", "->", "getUnwindDest", "(", ")", "->", "getLandingPadInst", "(", ")", ";", "auto", "InsertionPair", "=", "FuncInfo", ".", "LandingPadStateMap", ".", "insert", "(", "std", "::", "make_pair", "(", "LPI", ",", "CurState", ")", ")", ";", "auto", "Iter", "=", "InsertionPair", ".", "first", ";", "int", "&", "State", "=", "Iter", "->", "second", ";", "bool", "Inserted", "=", "InsertionPair", ".", "second", ";", "if", "(", "Inserted", ")", "{", "auto", "*", "EHActions", "=", "cast", "<", "IntrinsicInst", ">", "(", "LPI", "->", "getNextNode", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "unique_ptr", "<", "ActionHandler", ">", ",", "<NUM_LIT>", ">", "ActionList", ";", "parseEHActions", "(", "EHActions", ",", "ActionList", ")", ";", "assert", "(", "!", "ActionList", ".", "empty", "(", ")", ")", ";", "CurState", "+=", "ActionList", ".", "size", "(", ")", ";", "State", "+=", "ActionList", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Handler", ":", "ActionList", ")", "{", "if", "(", "auto", "*", "CH", "=", "dyn_cast", "<", "CatchHandler", ">", "(", "Handler", ".", "get", "(", ")", ")", ")", "{", "auto", "*", "BA", "=", "cast", "<", "BlockAddress", ">", "(", "CH", "->", "getHandlerBlockOrFunc", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "BA", "->", "getBasicBlock", "(", ")", ")", ")", "assert", "(", "Pred", "->", "isLandingPad", "(", ")", "&&", "<STR_LIT>", ")", ";", "ExceptBlocks", ".", "insert", "(", "BA", "->", "getBasicBlock", "(", ")", ")", ";", "}", "}", "}", "insertStateNumberStore", "(", "RegNode", ",", "II", ",", "State", ")", ";", "}", "}", "}", "Function", "*", "RestoreFrame", "=", "<STR_LIT>", "(", "TheModule", ",", "<STR_LIT>", ")", ";", "for", "(", "BasicBlock", "*", "ExceptBB", ":"], "ground_truth": ["ExceptBlocks", ")", "{"], "File": "X86WinEHState21", "Func": "addSEHStateStores", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50, "Length": 347, "Cover_Rate": 0.8261904761904761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_decls_data", "bdda", "[", "]", "=", "{", "{", "double_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_DF", "}", ",", "{", "float_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_SF", "}", ",", "{", "V2DF_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V2DF", "}", ",", "{", "V2SF_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V2SF", "}", ",", "{", "V4SF_type_node", ",", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V4SF", "}", "}", ";", "builtin_decls_data", "*", "bdd", "=", "bdda", ";", "builtin_decls_data", "*", "bdd_end", "=", "bdd", "+", "(", "sizeof", "(", "bdda", ")", "/", "sizeof", "(", "builtin_decls_data", ")", ")", ";", "for", "(", ";", "bdd", "<", "bdd_end", ";", "bdd", "++", ")", "{", "ftype", "=", "build_function_type_list", "(", "bdd", "->", "type_node", ",", "bdd", "->", "type_node", ",", "NULL_TREE", ")", ";", "tree", "attrs", "=", "aarch64_get_attributes", "(", "FLAG_FP", ",", "TYPE_MODE", "(", "bdd", "->", "type_node", ")", ")", ";", "fndecl", "=", "aarch64_general_add_builtin", "(", "bdd", "->", "builtin_name", ",", "ftype", ",", "bdd", "->", "function_code", ",", "attrs", ")", ";", "aarch64_builtin_decls", "[", "bdd", "->", "function_code", "]", "=", "fndecl"], "ground_truth": [";"], "File": "aarch64-builtins", "Func": "aarch64_init_builtin_rsqrt", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 51, "Length": 138, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ConstPropagationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>EarlyIfConversionPass", "(", "PR", ")", ";", "initialize<ISA_LIT>GenMuxPass", "(", "PR", ")", ";", "initialize<ISA_LIT>HardwareLoopsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LoopIdiomRecognizeLegacyPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>NewValueJumpPass", "(", "PR", ")", ";", "initialize<ISA_LIT>OptAddrModePass", "(", "PR", ")", ";", "initialize<ISA_LIT>PacketizerPass", "(", "PR", ")", ";", "initialize<ISA_LIT>RDFOptPass", "(", "PR", ")", ";", "initialize<ISA_LIT>SplitDoubleRegsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>VectorCombineLegacyPass", "(", "PR", ")"], "ground_truth": [";"], "File": "HexagonTargetMachine28", "Func": "LLVMInitializeHexagonTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 52, "Length": 55, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "SecondColon", "=", "AccessPattern", ".", "find_first_of", "(", "':'", ",", "FirstColon", "+", "<NUM_LIT>", ")", ";", "StringRef", "IndexPattern", "=", "AccessPattern", ".", "substr", "(", "FirstDollar", "+", "<NUM_LIT>", ")", ";", "StringRef", "RelocKindStr", "=", "AccessPattern", ".", "substr", "(", "FirstColon", "+", "<NUM_LIT>", ",", "SecondColon", "-", "FirstColon", ")", ";", "StringRef", "PatchImmStr", "=", "AccessPattern", ".", "substr", "(", "SecondColon", "+", "<NUM_LIT>", ",", "FirstDollar", "-", "SecondColon", ")", ";", "BTFFieldReloc", "FieldReloc", ";", "FieldReloc", ".", "Label", "=", "ORSym", ";", "FieldReloc", ".", "OffsetNameOff", "=", "addString", "(", "IndexPattern", ")", ";", "FieldReloc", ".", "TypeID"], "ground_truth": ["=", "RootId", ";"], "File": "BTFDebug16", "Func": "generateFieldReloc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 53, "Length": 82, "Cover_Rate": 0.4939759036144578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ";", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", ")", "return", "make_unique", "<", "<ISA_LIT>WindowsTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86TargetMachine112", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 54, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlu_n_s16", "(", "int16x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_sqshlu_nv4hi_uss", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshlu_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 55, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isLegalToCallImmediateAddr", "(", ")", "const", "{", "if", "(", "In64BitMode", "||", "isTargetWin32", "(", ")", ")", "return", "false", ";", "return", "isTargetELF", "(", ")", "||", "TM", ".", "getRelocationModel", "(", ")", "=="], "ground_truth": ["Reloc", "::", "Static", ";"], "File": "X86Subtarget (2)3", "Func": "isLegalToCallImmediateAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 56, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "<NUM_LIT>", "&&", "FlagsVal", "<=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "<STR_LIT>", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "<NUM_LIT>", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "<STR_LIT>", "||", "SpecReg", "==", "<STR_LIT>", ")", "{", "if", "(", "Flags", "==", "<STR_LIT>", "||", "Flags", "==", "<STR_LIT>", ")", "Flags", "=", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "FlagsVal", "|=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser12", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 57, "Length": 506, "Cover_Rate": 0.9250457038391224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "namespace", "{", "class", "<ISA_LIT>MCAsmBackend", ":", "public", "MCAsmBackend", "{", "uint8_t", "OSABI", ";", "public", ":", "<ISA_LIT>MCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSABI", "(", "osABI", ")", "{", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "override", ";", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", ";", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "BitSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "Size", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "Data", ".", "size", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZMCAsmBackend12", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 58, "Length": 403, "Cover_Rate": 0.6336477987421384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "&&", "TII", "->", "isSALU", "(", "*", "MI"], "ground_truth": [")", "&&", "!", "MI", "->", "isTerminator", "(", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "isSALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 59, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LaneSize", "=", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FlippedBlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "FlippedBlendMask", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "==", "i", "/", "LaneSize", ")", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Size", ")", ")", ";", "unsigned", "PERMMask", "=", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SDValue", "Flipped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "DAG", ".", "getConstant", "(", "PERMMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "Flipped", ",", "FlippedBlendMask", ")", ";", "}", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2"], "ground_truth": [",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsLanePermuteAndBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 60, "Length": 285, "Cover_Rate": 0.8689024390243902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld4v4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "neon_vld4q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 61, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "infer_vector_or_tuple_type", "(", "argno", ","], "ground_truth": ["vectors_per_tuple", "(", ")", ")", ";"], "File": "aarch64-sve-builtins", "Func": "infer_tuple_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 62, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "MCOperand", "opnd2", "=", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "opnd2", ".", "isImm", "(", ")", "&&", "opnd2", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "(", "int", ")", "opnd2", ".", "getImm", "(", ")", "*"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "VideocoreInstPrinter", "Func": "printMemOperand", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 63, "Length": 75, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Optional", "<", "int64_t", ">", "getVectorShiftImm", "(", "Register", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "OpMI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "assert", "(", "OpMI", "&&", "<STR_LIT>", ")", ";", "return", "get<ISA_LIT>VectorSplatScalar", "(", "*", "OpMI"], "ground_truth": [",", "MRI", ")", ";"], "File": "AArch64InstructionSelector1", "Func": "getVectorShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpsub16", "(", "__v4hi", "__A", ",", "__v4hi", "__B", ")", "{", "return", "__builtin_vis_fpsub16", "(", "__A", ",", "__B"], "ground_truth": [")", ";"], "File": "visintrin", "Func": "__vis_fpsub16", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 65, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "("], "ground_truth": ["BA", ",", "getPointerTy", "(", ")", ")", ";"], "File": "MSP430ISelLowering14", "Func": "LowerBlockAddress", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 66, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "tii", ",", "const", "<ISA_LIT>BaseRegisterInfo", "&", "tri"], "ground_truth": [",", "const", "<ISA_LIT>Subtarget", "&", "sti", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":"], "File": "ARMHazardRecognizer17", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 67, "Length": 28, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcLoReg", ",", "SrcHiReg", ",", "DstLoReg", ",", "DstHiReg", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "SrcReg", ",", "SrcLoReg", ",", "SrcHiReg", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "OpLo", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState"], "ground_truth": ["(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcLoReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandArith", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 68, "Length": 158, "Cover_Rate": 0.5939849624060151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_s16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 69, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Tail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "Register", "BaseAddrReg", "=", "Tail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "!=", "BaseAddrReg", ")", "return", "false", ";", "MachineOperand", "&", "TailImmOp", "=", "Tail", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "Offset", "=", "TailImmOp", ".", "getImm", "(", ")", ";", "HiLUI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setOffset", "(", "Offset", ")", ";", "Tail", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "ImmOp", "=", "LoADDI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ImmOp", ".", "setOffset"], "ground_truth": ["(", "Offset", ")", ";"], "File": "RISCVMergeBaseOffset12", "Func": "detectAndFoldOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 70, "Length": 121, "Cover_Rate": 0.30788804071246817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "DstA", "=", "decodeAField", "(", "Insn", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "DstA", ",", "Address", ",", "Decoder", ")", ";", "LImm", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "LImm", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARCDisassembler10", "Func": "DecodeLdLImmInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 71, "Length": 56, "Cover_Rate": 0.4628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeShadowCallStackPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallFrameOptimizationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CmovConverterPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "PR"], "ground_truth": [")", ";"], "File": "X86TargetMachine127", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 72, "Length": 56, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "tc_13bfbcf9", ":", "case", "<STR_LIT>", "::", "tc_174516e8", ":", "case", "<STR_LIT>", "::", "tc_1a2fd869", ":", "case", "<STR_LIT>", "::", "tc_1c4528a2", ":", "case", "<STR_LIT>", "::", "tc_32779c6f", ":", "case", "<STR_LIT>", "::", "tc_5b54b33f", ":", "case", "<STR_LIT>", "::", "tc_6b25e783", ":", "case", "<STR_LIT>", "::", "tc_76851da1", ":", "case", "<STR_LIT>", "::", "tc_9debc299", ":", "case", "<STR_LIT>", "::", "tc_a9d88b22", ":", "case", "<STR_LIT>", "::", "tc_bafaade3", ":", "case", "<STR_LIT>", "::", "tc_bcf98408", ":", "case", "<STR_LIT>", "::", "tc_bdceeac1", ":", "case", "<STR_LIT>", "::", "tc_c8ce0b5c", ":", "case", "<STR_LIT>", "::", "tc_d1aa9eaa", ":", "case", "<STR_LIT>", "::", "tc_d773585a", ":", "case", "<STR_LIT>", "::", "tc_df3319ed", ":", "return", "true"], "ground_truth": [";"], "File": "HexagonDepTimingClasses2", "Func": "is_TC3x", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 73, "Length": 88, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "p1", "->", "mode", "[", "<NUM_LIT>", "]", "==", "p2", "->", "mode", "[", "<NUM_LIT>", "]", ")", "&&", "(", "p1", "->", "mode", "[", "<NUM_LIT>", "]", "==", "p2", "->", "mode", "[", "<NUM_LIT>", "]", ")", "&&", "(", "p1", "->", "mode", "[", "<NUM_LIT>", "]", "==", "p2", "->", "mode", "[", "<NUM_LIT>", "]", ")", "&&", "(", "p1", "->", "mode", "[", "<NUM_LIT>", "]", "==", "p2", "->", "mode", "[", "<NUM_LIT>", "]", ")", "&&", "(", "p1", "->", "uns_p", "[", "<NUM_LIT>", "]", "==", "p2", "->", "uns_p", "[", "<NUM_LIT>", "]", ")", "&&", "(", "p1", "->", "uns_p", "[", "<NUM_LIT>", "]", "==", "p2", "->", "uns_p", "[", "<NUM_LIT>", "]", ")", "&&", "(", "p1", "->", "uns_p", "[", "<NUM_LIT>", "]", "==", "p2", "->", "uns_p", "["], "ground_truth": ["<NUM_LIT>", "]", ")", "&&", "(", "p1", "->", "uns_p", "[", "<NUM_LIT>", "]", "==", "p2", "->", "uns_p", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "rs6000-call", "Func": "equal", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 74, "Length": 131, "Cover_Rate": 0.8972602739726028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_aadd64", "(", "(", "long", "long", "*", ")", "__A", ",", "__B"], "ground_truth": [")", ";"], "File": "raointintrin", "Func": "_aadd_i64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 75, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getOffsetLoc"], "ground_truth": ["(", ")", "{"], "File": "X86AsmParser110", "Func": "getOffsetLoc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76, "Length": 5, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Curr", ":"], "ground_truth": ["Shapes", ")", "delete", "Curr", ";"], "File": "Relooper4", "Func": "~Relooper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 77, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHighReg", "(", "unsigned", "int", "Reg", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "SystemZInstrInfo (2)2", "Func": "isHighReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78, "Length": 36, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ix86_dep_by_shift_count_body", "(", "PATTERN", "(", "set_insn", ")", ",", "PATTERN", "(", "use_insn"], "ground_truth": [")", ")", ";"], "File": "i386", "Func": "ix86_dep_by_shift_count", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 79, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskload_epi32", "(", "int"], "ground_truth": ["const", "*", "__X", ",", "__m128i", "__M", ")", "{"], "File": "avx2intrin", "Func": "_mm_maskload_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 80, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "TP_REGNO"], "ground_truth": [")", ";"], "File": "mep", "Func": "mep_tp_rtx", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 81, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_rl", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_int", "(", "b"], "ground_truth": [")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_rothi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 82, "Length": 33, "Cover_Rate": 0.717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmS27", "("], "ground_truth": [")", "const", "{"], "File": "VideocoreAsmParser", "Func": "isImmS27", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 83, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "VT", ")", "&&", "TLI", ".", "isTypeLegal", "(", "In", ".", "getValueType", "(", ")", ")", ")", "if", "("], "ground_truth": ["SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";"], "File": "X86ISelLowering202", "Func": "combineExtInVec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 84, "Length": 62, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "("], "ground_truth": [")", ";"], "File": "rvexMCTargetDesc", "Func": "creatervexMCSubtargetInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 85, "Length": 24, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "SET_SRC", "(", "body", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "&&", "MEM_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "pattern_is_rotate64", "(", "body", ")", "&&", "MEM_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")"], "ground_truth": [",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "rs6000-p8swap", "Func": "insn_is_load_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 86, "Length": 64, "Cover_Rate": 0.44755244755244755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "bool", "is31", "=", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "MFI", "->", "getStackSize", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "Naked", ")", ";", "unsigned", "FrameReg", "=", "is<ISA_LIT>64", "?", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is31", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "PPCISelLowering21", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 87, "Length": 74, "Cover_Rate": 0.334841628959276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_shufpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "__imm", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_shuffle_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 88, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Desc", ".", "mayLoad", "(", ")", "||", "!", "Desc", ".", "mayStore", "(", ")", ")", "return", "true", ";", "int", "DMaskIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "dmask", ")", ";", "unsigned", "DMask", "=", "Inst", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")"], "ground_truth": ["&", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGAtomicDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 89, "Length": 47, "Cover_Rate": 0.40869565217391307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ADDRESSES", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "INSN_ADDRESSES", "(", "uid", ")", ",", "INSN_ADDRESSES", "(", "uid", ")", "-", "last_insn_address", ")", ";", "last_insn_address", "=", "INSN_ADDRESSES"], "ground_truth": ["(", "uid", ")", ";"], "File": "h83003", "Func": "final_prescan_insn", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 90, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "before", "=", "scratch", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_load_locked", "(", "SImode", ",", "before", ",", "mem", ")", ";", "switch", "(", "code", ")", "{", "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "after", "=", "expand_simple_binop", "(", "SImode", ",", "code", ",", "before", ",", "val", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "scratch", "=", "after", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "before", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "scratch", ",", "mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "scratch", "=", "expand_binop", "(", "SImode", ",", "xor_optab", ",", "scratch", ",", "before", ",", "scratch", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "after", "=", "expand_simple_binop", "(", "SImode", ",", "code", ",", "before", ",", "val", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "after", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "after", ",", "mask", ",", "after", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "scratch", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "scratch", ",", "after", ",", "scratch", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "break", ";", "case", "MULT", ":", "after", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "before", ",", "val", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "after", "=", "expand_binop", "(", "SImode", ",", "xor_optab", ",", "after", ",", "mask", ",", "after", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "scratch", "=", "after", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_store_conditional", "(", "SImode", ",", "mem", ",", "scratch", ")", ";", "emit_unlikely_jump", "(", "EQ", ",", "label", ")", ";", "if", "(", "orig_before", ")", "or1k_finish_atomic_subword", "(", "mode", ",", "orig_before", ",", "before", ",", "shift", ")", ";", "if", "(", "orig_after", ")", "or1k_finish_atomic_subword", "(", "mode", ",", "orig_after", ",", "after"], "ground_truth": [",", "shift", ")", ";"], "File": "or1k", "Func": "or1k_expand_atomic_op_qihi", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 91, "Length": 270, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo"], "ground_truth": ["&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "X86MCCodeEmitter20", "Func": "createX86MCCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 92, "Length": 26, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CortexX1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "A64FX", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "AppleA7", ":", "case", "AppleA10", ":", "case", "AppleA11", ":", "case", "AppleA12", ":", "case", "AppleA13", ":", "case", "AppleA14", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX3T110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64Subtarget82", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 93, "Length": 297, "Cover_Rate": 0.720873786407767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 94, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "RegNo", "=", "parseRegister", "(", "true", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "RegNo", "=="], "ground_truth": ["<STR_LIT>", ")", "return", "MatchOperand_NoMatch", ";"], "File": "AVRAsmParser", "Func": "tryParseRegister", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 95, "Length": 58, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsUsingAlloca", ")", "Flags", "|=", "<NUM_LIT>", ";", "uint32_t", "DSASize", "=", "MFFrame", ".", "getStackSize", "(", ")", ";", "uint32_t", "DSAAndFlags", "=", "DSASize", "&", "<NUM_LIT>", ";", "DSAAndFlags", "|=", "Flags", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurrentFnEPMarkerSym", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitIntValueInHex", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitInt8", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitAbsoluteSymbolDiff", "(", "CurrentFnPPA1Sym", ",", "CurrentFnEPMarkerSym", ",", "<NUM_LIT>", ")", ";", "if", "(", "OutStreamer", "->", "isVerboseAsm", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "DSASize", ")", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "if", "(", "Flags", "&", "<NUM_LIT>", ")", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "else", "OutStreamer", "->", "AddComment"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "SystemZAsmPrinter12", "Func": "emitFunctionEntryLabel", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 96, "Length": 141, "Cover_Rate": 0.4519230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallEntry", "::", "isConstant", "(", "const", "MachineFrameInfo", "*", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "MipsMachineFunction", "Func": "isConstant", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 97, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "return", "true", ";", "}", "while", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "return", "true", ";", "}", "}", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "tryConvertingToTwoOperandForm", "(", "Mnemonic", ",", "CarrySetting", ",", "Operands", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "PredicationCode", "==", "<STR_LIT>", "&&", "shouldOmitPredicateOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "isImm", "(", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", "{", "bool", "isLoad", "=", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "isLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>Operand", "&", "Op1", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "Idx", "]", ")", ";", "<ISA_LIT>Operand", "&", "Op2", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "Idx", "+", "<NUM_LIT>", "]", ")", ";", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op2", ".", "isReg", "(", ")", "&&", "MRC", ".", "contains", "(", "Op1", ".", "getReg", "(", ")", ")", "&&", "MRC", ".", "contains", "(", "Op2", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg1", "=", "Op1", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "Op2", ".", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Reg1", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Reg2", ")", ";", "if", "(", "Rt", "+", "<NUM_LIT>", "!=", "Rt2", "||", "(", "Rt", "&", "<NUM_LIT>", ")", ")", "{", "return", "Error", "(", "Op2", ".", "getStartLoc", "(", ")", ",", "isLoad", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "unsigned", "NewReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "Reg1", ",", "<STR_LIT>", ",", "&", "(", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ")", ";", "Operands", "[", "Idx", "]", "=", "<ISA_LIT>Operand", "::", "CreateReg", "(", "NewReg", ",", "Op1", ".", "getStartLoc", "(", ")", ",", "Op2", ".", "getEndLoc", "(", ")", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "("], "ground_truth": [")", "+", "Idx", "+", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 98, "Length": 465, "Cover_Rate": 0.3627145085803432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isTC1", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "SchedClass", "=", "MI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "return", "is_TC1", "("], "ground_truth": ["SchedClass", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isTC1", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 99, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "hsail", ",", "false", ">", "Target32", "(", "The<ISA_LIT>_32Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "hsail64", ",", "false", ">", "Target64", "(", "The<ISA_LIT>_64Target", ",", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "HSAILTargetInfo", "Func": "LLVMInitializeHSAILTargetInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 100, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "*", "loop_mem", "=", "change_address", "(", "mem", ",", "BLKmode", ",", "*", "loop_reg"], "ground_truth": [")", ";"], "File": "loongarch", "Func": "loongarch_adjust_block_mem", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 101, "Length": 26, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Header", ".", "amd_machine_version_stepping", "=", "ISA", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "<NUM_LIT>", ";", "Header", ".", "call_convention", "=", "-", "<NUM_LIT>", ";", "Header", ".", "kernarg_segment_alignment", "=", "<NUM_LIT>", ";", "Header", ".", "group_segment_alignment", "=", "<NUM_LIT>", ";", "Header", ".", "private_segment_alignment", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "AMDGPUBaseInfo23", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 102, "Length": 48, "Cover_Rate": 0.39669421487603307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "||", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "In", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "In", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumPackedSignBits", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumPackedZeroBits", "=", "Subtarget", ".", "hasSSE41", "(", ")", "?", "NumPackedSignBits", ":"], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86ISelLowering118", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 103, "Length": 259, "Cover_Rate": 0.6225961538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "*", "Info", "=", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "const", "<STR_LIT>", "*", "BaseInfo", "=", "<STR_LIT>", "(", "Info", "->", "BaseOpcode"], "ground_truth": [")", ";"], "File": "SIInsertWaitcnts16", "Func": "getVmemType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 104, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "ExtraSGPRs", ";", "if", "(", "Version", ".", "Major", "<", "<NUM_LIT>", ")", "{", "if", "(", "FlatScrUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "XNACKUsed", ")"], "ground_truth": ["ExtraSGPRs", "=", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo10", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 105, "Length": 39, "Cover_Rate": 0.4105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "SystemZSubtarget", "Func": "getInstrInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 106, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", "||", "VK", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "return", "false", ";", "return", "(", "isRV64", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")"], "ground_truth": [")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "File": "RISCVAsmParser", "Func": "isUImmLog2XLenHalf", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 107, "Length": 56, "Cover_Rate": 0.7466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "return", ";", "emitFrameDirective", "("], "ground_truth": [")", ";"], "File": "MBlazeAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 108, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>XCOFFMCAsmInfo", "::", "<ISA_LIT>XCOFFMCAsmInfo", "(", "bool", "Is64Bit", ",", "const", "Triple", "&", "T", ")", "{", "if", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppcle", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Data64bitsDirective", "=", "Is64Bit", "?", "<STR_LIT>", ":"], "ground_truth": ["nullptr", ";"], "File": "PPCMCAsmInfo15", "Func": "PPCXCOFFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 109, "Length": 58, "Cover_Rate": 0.8169014084507042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalFlatAddressingMode", "(", "const", "AddrMode", "&", "AM", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", ")", "{", "return", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", "&&"], "ground_truth": ["AM", ".", "Scale", "==", "<NUM_LIT>", ";"], "File": "SIISelLowering106", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 110, "Length": 35, "Cover_Rate": 0.49295774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")"], "ground_truth": ["&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering62", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 111, "Length": 184, "Cover_Rate": 0.4412470023980815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "if", "(", "!", "ST", "->", "usingLargeMem", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "}", "else", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ",", "Zero", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "}", "}", "else", "{", "llvm_report_error", "(", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SPUISelLowering10", "Func": "LowerGlobalAddress", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 112, "Length": 113, "Cover_Rate": 0.5207373271889401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsZeroExt", "=", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "bool", "IsVWMULSU", "=", "IsSignExt", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "(", "!", "IsSignExt", "&&", "!", "IsZeroExt", ")", "||", "!", "Op0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VL", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Mask", "||", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "VL", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MVT", "NarrowVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "NarrowSize", ")", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "IsVWMULSU", "||", "Op0", ".", "getOpcode", "(", ")", "==", "Op1", ".", "getOpcode", "(", ")", ")", "{", "if", "(", "!", "Op1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Mask", "||", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "VL", ")", "return", "SDValue", "(", ")", ";", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "VL", ")", "return", "SDValue", "(", ")", ";", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "EltBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ScalarBits", "=", "Op1", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "ScalarBits", "<", "EltBits", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsSignExt", ")", "{", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "Op1", ")", "<=", "(", "ScalarBits", "-", "NarrowSize", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "APInt", "Mask", "=", "APInt", "::", "getBitsSetFrom", "(", "ScalarBits", ",", "NarrowSize", ")", ";", "if", "(", "!", "DAG", ".", "MaskedValueIsZero", "(", "Op1", ",", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "}", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NarrowVT", ",", "Op1", ",", "VL", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "Op0", "=", "Op0", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering20", "Func": "combineMUL_VLToVWMUL_VL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 113, "Length": 358, "Cover_Rate": 0.6358792184724689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_m_sv4si", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 114, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "<NUM_LIT>", ";", "}", "else", "{", "Insn", "=", "<STR_LIT>", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32Only_16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "<NUM_LIT>", ";", "}", "return", "Result"], "ground_truth": [";"], "File": "RISCVDisassembler33", "Func": "getInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 115, "Length": 137, "Cover_Rate": 0.6555023923444976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_cvttsd2si", "(", "(", "__v2df"], "ground_truth": [")", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_cvttsd_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 116, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")"], "ground_truth": ["?", "default_hidden_stack_protect_fail", "(", ")", ":", "default_external_stack_protect_fail", "(", ")", ";"], "File": "rs6000", "Func": "rs6000_stack_protect_fail", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 117, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "Thumb1FrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 118, "Length": 75, "Cover_Rate": 0.33482142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_p16_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 119, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ORIGCC", "=", "~", "<NUM_LIT>", ";", "DebugLoc", "dl", "=", "Op", "."], "ground_truth": ["getDebugLoc", "(", ")", ";"], "File": "PIC16ISelLowering1", "Func": "LowerSELECT_CC", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 120, "Length": 65, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitTextAttribute", "(", "unsigned"], "ground_truth": ["Attribute", ",", "StringRef", "String", ")", "{"], "File": "CSKYTargetStreamer", "Func": "emitTextAttribute", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 121, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isToken", "(", ")", "const"], "ground_truth": ["{"], "File": "M68kAsmParser", "Func": "isToken", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 122, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SOffset", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "ImmOffset", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUInstructionSelector", "Func": "splitIllegalMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 123, "Length": 31, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PLUS", ":", "return", "const_ok_for_arm", "(", "ARM_SIGN_EXTEND", "(", "-", "i", ")", ")", ";", "case", "MINUS", ":", "case", "XOR", ":", "case", "IOR", ":", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "arm3", "Func": "const_ok_for_op", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 124, "Length": 25, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Name", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "Name", ")", ";", "<ISA_LIT>TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "("], "ground_truth": ["Arg", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 125, "Length": 83, "Cover_Rate": 0.3755656108597285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "TRI", ";", "RS", "->", "setRegUsed", "(", "BaseReg", ")", ";", "}", "unsigned", "AddOpc", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "AddOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "KillState", "=", "RegState", "::", "Kill", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "Reg", ")", ".", "addReg", "(", "BaseReg", ",", "KillState", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "BaseReg", ",", "KillState", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", "."], "ground_truth": ["addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARCRegisterInfo", "Func": "ReplaceFrameIndex", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 126, "Length": 351, "Cover_Rate": 0.5278195488721804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "or1k_expand_atomic_exchange", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "retval", ",", "mem", ",", "val", ",", "label", ";", "machine_mode", "mode", ";", "retval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "val", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "retval", ",", "val", ")", ")", "val", "=", "copy_to_reg"], "ground_truth": ["(", "val", ")", ";"], "File": "or1k", "Func": "or1k_expand_atomic_exchange", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 127, "Length": 65, "Cover_Rate": 0.5803571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "vec_cmpeq", "(", "(", "__v2di", ")", "__X", ","], "ground_truth": ["(", "__v2di", ")", "__Y", ")", ";"], "File": "smmintrin2", "Func": "_mm_cmpeq_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 128, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "scalar_int_mode", "spu_unwind_word_mode", "(", "void"], "ground_truth": [")", "{"], "File": "spu3", "Func": "spu_unwind_word_mode", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 129, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>"], "ground_truth": [")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ")", ";"], "File": "SystemZFrameInfo", "Func": "emitSPUpdate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 130, "Length": 77, "Cover_Rate": 0.4010416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtps_pd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_cvtps2pd128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2df", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 131, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "<STR_LIT>", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ","], "ground_truth": ["Broken", ",", "<STR_LIT>", ",", "Insert", ")", ";"], "File": "SIAnnotateControlFlow", "Func": "handleLoopCondition", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 132, "Length": 171, "Cover_Rate": 0.39675174013921116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8"], "ground_truth": [")", "__M", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm256_mask_cmple_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 133, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "<STR_LIT>", "getVLMUL", "(", "unsigned", "VType", ")", "{", "unsigned", "VLMUL", "="], "ground_truth": ["VType", "&", "<NUM_LIT>", ";"], "File": "RISCVBaseInfo", "Func": "getVLMUL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 134, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "<ISA_LIT>SinglePathInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "PatmosSPPrepare1", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 135, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "STI", ".", "isTargetDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 136, "Length": 178, "Cover_Rate": 0.6846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ","], "ground_truth": ["Expr", ",", "<NUM_LIT>", ",", "Loc", ")", ";"], "File": "ARMTargetStreamer (2)", "Func": "addConstantPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 137, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "isT1i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 138, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "*", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLRLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLRLabel", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10Label", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "}", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "MCSymbol", "*", ",", "CalleeSavedInfo", ">", ">", "&", "SpillLabels"], "ground_truth": ["=", "XFI", "->", "getSpillLabels", "(", ")", ";"], "File": "XCoreFrameLowering15", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 139, "Length": 494, "Cover_Rate": 0.5040816326530613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MBB", ";", "}", "if", "(", "!", "Invert", ")", "CCMask", "^=", "CCValid", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "JoinMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "MBB", "=", "FalseMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addOperand", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "IndexReg", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "SystemZISelLowering106", "Func": "emitCondStore", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 140, "Length": 137, "Cover_Rate": 0.37534246575342467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "sparc", ",", "true", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "sparcv9", ",", "true", ">", "Y", "(", "The<ISA_LIT>V9Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "sparcel", ",", "true", ">", "Z", "(", "The<ISA_LIT>elTarget"], "ground_truth": [",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SparcTargetInfo (2)", "Func": "LLVMInitializeSparcTargetInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 141, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "T", ":", "SLSBLRThunks", ")", "createThunkFunction", "("], "ground_truth": ["MMI", ",", "T", ".", "Name", ")", ";"], "File": "AArch64SLSHardening", "Func": "insertThunks", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 142, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "mem", ",", "gen_const_mem", "(", "HImode", ",", "fnaddr", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "cxt", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "vax", "Func": "vax_trampoline_init", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 143, "Length": 41, "Cover_Rate": 0.3416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg1", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "<NUM_LIT>", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "DestReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ",", "<NUM_LIT>", ")", ";", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg1", ",", "<NUM_LIT>", ")", ";", "GlobalBaseReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "MIB", ".", "addImm", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMFastISel63", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 144, "Length": 219, "Cover_Rate": 0.5809018567639257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "CC", ">=", "<STR_LIT>", "&&", "CC", "<=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsISelLowering (2)3", "Func": "GetFPBranchCodeFromCond", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 145, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flags", "=", "GV", "->", "hasDLLImportStorageClass", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "<STR_LIT>", "|", "Flags", ";", "if", "(", "useSmallAddressing", "(", ")", "&&", "GV", "->"], "ground_truth": ["hasExternalWeakLinkage", "(", ")", ")", "return", "<STR_LIT>", "|", "Flags", ";"], "File": "AArch64Subtarget14", "Func": "ClassifyGlobalReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 146, "Length": 52, "Cover_Rate": 0.5048543689320388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "j", ",", "repeated", ",", "fsmbi", ",", "repeat", ";", "gcc_assert", "(", "CONSTANT_P", "(", "op", ")", ")", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "!", "flag_pic", "&&", "mode", "==", "V4SImode", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", "&&", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "&&", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_DOUBLE", ")", "op", "=", "unwrap_const_vec_duplicate", "(", "op", ")", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "TARGET_LARGE_MEM", "?", "IC_IL2s", ":", "IC_IL1s", ";", "case", "CONST", ":", "if", "(", "!", "TARGET_LARGE_MEM", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "sym", "=", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "cst", "=", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "cst", ")", "==", "CONST_INT", "&&", "satisfies_constraint_K", "(", "cst", ")", ")", "return", "IC_IL1s", ";", "}", "return", "IC_IL2s", ";", "case", "HIGH", ":", "return", "IC_IL1s", ";", "case", "CONST_VECTOR", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_NUNITS", "(", "mode", ")", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ")", "!=", "CONST_INT", "&&", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ")", "!=", "CONST_DOUBLE", ")", "return", "IC_POOL", ";", "case", "CONST_INT"], "ground_truth": [":"], "File": "spu1", "Func": "classify_immediate", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 147, "Length": 239, "Cover_Rate": 0.46954813359528486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SH", "=", "<NUM_LIT>", "-", "ME", ";", "SDLoc", "Dl", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "selectI64Imm", "(", "CurDAG", ",", "getI64Imm", "(", "-", "<NUM_LIT>", ",", "Dl", ")", ".", "getNode", "(", ")", ")", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "SH", ",", "Dl", ")", ",", "getI32Imm", "(", "MB", ",", "Dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryAsSingleRLDIMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 148, "Length": 76, "Cover_Rate": 0.4367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "Subtarget", ")", ":", "(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{", "initAsmInfo", "(", ")"], "ground_truth": [";"], "File": "ARMTargetMachine106", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 149, "Length": 66, "Cover_Rate": 0.37714285714285717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins"], "ground_truth": [";"], "File": "ARMSubtarget (2)1", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 150, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "strcpy", "(", "target_str", ",", "original_str", ")", ";", "save_all_regs_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "save_caller_regs_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "if", "(", "save_all_regs_str", ")", "save_reg", "=", "NDS32_SAVE_ALL", ";", "else", "if", "(", "save_caller_regs_str", ")", "save_reg", "=", "NDS32_PARTIAL_SAVE", ";", "else", "save_reg", "=", "NDS32_PARTIAL_SAVE", ";", "nested_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "not_nested_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "ready_nested_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "critical_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "if", "(", "not_nested_str", ")", "nested_type", "=", "NDS32_NOT_NESTED", ";", "else", "if", "(", "ready_nested_str", ")", "nested_type", "=", "NDS32_NESTED_READY", ";", "else", "if", "(", "nested_str", ")", "nested_type", "=", "NDS32_NESTED", ";", "else", "if", "(", "critical_str", ")", "nested_type", "=", "NDS32_CRITICAL", ";", "else", "nested_type", "=", "NDS32_NOT_NESTED"], "ground_truth": [";"], "File": "nds32-isr", "Func": "nds32_interrupt_attribute_parse_string", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 151, "Length": 123, "Cover_Rate": 0.3738601823708207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpshld_v4si", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B"], "ground_truth": [",", "__C", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm_shldi_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 152, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "WVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", "*", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "Mask17", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "MaskedValueIsZero", "(", "N1", ",", "Mask17", ")", "||", "!", "DAG", ".", "MaskedValueIsZero", "(", "N0", ",", "Mask17", ")", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineMulToPMADDWD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 153, "Length": 158, "Cover_Rate": 0.4540229885057471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerLongBranchADDiu", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ",", "int", "Opcode", ",", "MCSymbolRefExpr", "::", "VariantKind", "Kind", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "Opcode", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "OutMI", ".", "addOperand", "(", "LowerOperand", "(", "MO", ")", ")", ";", "}", "OutMI", ".", "addOperand", "(", "createSub", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")"], "ground_truth": [",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "Kind", ")", ")", ";"], "File": "MipsMCInstLower", "Func": "lowerLongBranchADDiu", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 154, "Length": 102, "Cover_Rate": 0.9622641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AMDGPUPromoteAlloca1", "Func": "isCallPromotable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 155, "Length": 32, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isTargetXPLINK64", "(", ")", ")", "return", "lowerDYNAMIC_STACKALLOC_XPLINK", "(", "Op", ",", "DAG", ")", ";", "else", "return", "lowerDYNAMIC_STACKALLOC_ELF", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "SystemZISelLowering48", "Func": "lowerDYNAMIC_STACKALLOC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 156, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "version", "(", "const", "char", "*", "progname", ")", "{", "printf", "(", "<STR_LIT>", "VERSION_STRING", "<STR_LIT>", ",", "progname"], "ground_truth": [")", ";"], "File": "gcn-run", "Func": "version", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 157, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_n_s16", "(", "int16x8_t", "__a", ",", "const", "int"], "ground_truth": ["__imm", ")", "{"], "File": "arm", "Func": "mve___arm_vshlq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 158, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP32Denormals", "=", "false", ";", "FP64Denormals", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")"], "ground_truth": ["MaxPrivateElementSize", "=", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget68", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 159, "Length": 37, "Cover_Rate": 0.4457831325301205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sll_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A"], "ground_truth": [",", "__m128i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_sll_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 160, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "matchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base_Reg", "=", "CurDAG", "->"], "ground_truth": ["getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "selectAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 161, "Length": 95, "Cover_Rate": 0.36259541984732824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "FromBits", "*=", "<NUM_LIT>", ";", "EVT", "OutVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "FromBits", ")", ",", "<STR_LIT>", "/", "FromBits", ")", ";", "PackedOp", "=", "DAG", ".", "getNode", "(", "UnpackHigh", ",", "SDLoc", "(", "PackedOp", ")", ",", "OutVT", ",", "PackedOp", ")", ";", "}", "while", "(", "FromBits", "!=", "ToBits", ")", ";", "return", "PackedOp"], "ground_truth": [";"], "File": "SystemZISelLowering (2)3", "Func": "lowerExtendVectorInreg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 162, "Length": 50, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "getContext", "(", ")", "{", "return"], "ground_truth": ["Ctx", ";"], "File": "PatmosMCInstLower", "Func": "getContext", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 163, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src_lo", "=", "gen_lowpart", "(", "word_mode", ",", "src", ")", ";", "src_hi", "=", "gen_highpart", "(", "word_mode", ",", "src", ")", ";", "emit_insn", "(", "gen_aarch64_movlow_di", "(", "mode", ",", "dst", ",", "src_lo", ")", ")", ";", "emit_insn", "(", "gen_aarch64_movhigh_di", "(", "mode", ",", "dst", ",", "src_hi", ")", ")", ";", "return", ";", "}", "else", "if", "(", "GP_REGNUM_P", "(", "dst_regno", ")", "&&", "FP_REGNUM_P", "(", "src_regno", ")", ")", "{", "dst_lo", "=", "gen_lowpart", "(", "word_mode", ",", "dst", ")", ";", "dst_hi", "=", "gen_highpart", "(", "word_mode", ",", "dst", ")", ";", "emit_insn", "(", "gen_aarch64_movdi_low", "(", "mode", ",", "dst_lo", ",", "src", ")", ")", ";", "emit_insn", "(", "gen_aarch64_movdi_high", "(", "mode", ",", "dst_hi", ",", "src", ")", ")", ";", "return", ";", "}", "}", "dst_lo", "=", "gen_lowpart", "(", "word_mode", ",", "dst", ")", ";", "dst_hi", "=", "gen_highpart", "(", "word_mode", ",", "dst", ")", ";", "src_lo", "=", "gen_lowpart", "(", "word_mode", ",", "src", ")"], "ground_truth": [";"], "File": "aarch64", "Func": "aarch64_split_128bit_move", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 164, "Length": 132, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem16", "(", ")", "&&"], "ground_truth": ["isDstIdx", "(", ")", ";"], "File": "X86Operand (2)", "Func": "isDstIdx16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 165, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "imode", "==", "PSImode", "&&", "mode", "==", "HImode", "&&", "byte", "==", "<NUM_LIT>", ")", "rv", "=", "gen_rtx_SUBREG", "(", "mode", ",", "ireg", ",", "byte", ")", ";", "else", "rv", "=", "simplify_gen_subreg", "(", "mode", ",", "ireg", ",", "imode", ",", "byte", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "r", ")", "==", "MEM", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "r", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", "&&", "byte", "==", "<NUM_LIT>", ")", "byte", "=", "<NUM_LIT>", ";", "rv", "=", "adjust_address", "(", "r", ",", "mode", ",", "byte", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "r", ")", "==", "SYMBOL_REF", "&&", "(", "byte", "==", "<NUM_LIT>", "||", "byte", "==", "<NUM_LIT>", ")", "&&", "mode", "==", "HImode", ")", "{", "rv", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "r", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "("], "ground_truth": ["<NUM_LIT>", "*", "byte", ")", ")", ";"], "File": "msp430", "Func": "msp430_subreg", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 166, "Length": 131, "Cover_Rate": 0.5770925110132159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "preferIncOfAddToSubOfNot", "(", "EVT", "VT", ")", "const", "{", "return", "VT", ".", "isScalarInteger"], "ground_truth": ["(", ")", ";"], "File": "PPCISelLowering100", "Func": "preferIncOfAddToSubOfNot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 167, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "sdiv_optab", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "add_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smul_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "DFmode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "SFmode", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "SFmode", ",", "DImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "DFmode", ",", "SImode"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "frv", "Func": "frv_init_libfuncs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 168, "Length": 188, "Cover_Rate": 0.5497076023391813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SubVecVT", "=", "SubVec", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "(", "OpVT", ".", "is256BitVector", "(", ")", "||", "OpVT", ".", "is512BitVector", "(", ")", ")", "&&", "SubVecVT", ".", "is128BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "return", "Insert128BitVector", "(", "Vec", ",", "SubVec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "OpVT", ".", "is512BitVector", "(", ")", "&&", "SubVecVT", ".", "is256BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->"], "ground_truth": ["getZExtValue", "(", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerINSERT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 169, "Length": 108, "Cover_Rate": 0.526829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ReverseVector", "(", "SmallVectorImpl", "<", "NodeT", "*", ">", "&", "Src", ")", "{", "size_t", "sz", "=", "Src", ".", "size", "(", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "sz", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "NodeT", "*", "t", "=", "Src", "[", "i", "]", ";", "Src", "[", "i", "]", "=", "Src", "[", "sz", "-", "i", "-", "<NUM_LIT>", "]", ";", "Src", "[", "sz", "-", "i", "-", "<NUM_LIT>"], "ground_truth": ["]", "=", "t", ";"], "File": "AMDILCFGStructurizer", "Func": "ReverseVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 170, "Length": 72, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsRegCR", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "IsRegCR", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", ";", "}", "else", "{", "IsRegCR", "=", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", "&&", "IsRegCR", ")", "{", "if", "(", "Latency", "<", "<NUM_LIT>", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "unsigned", "Directive", "=", "Subtarget", ".", "getDarwinDirective", "(", ")", ";", "switch", "(", "Directive", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Latency", "+=", "<NUM_LIT>", ";", "break", ";", "}", "}", "return"], "ground_truth": ["Latency", ";"], "File": "PPCInstrInfo (3)", "Func": "getOperandLatency", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 171, "Length": 169, "Cover_Rate": 0.6057347670250897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getUserCost", "(", "const", "User", "*", "U", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Operands", ")", "{", "if", "(", "U", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "U", "->", "getType"], "ground_truth": ["(", ")", ")", ";"], "File": "PPCTargetTransformInfo", "Func": "getUserCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 172, "Length": 55, "Cover_Rate": 0.6790123456790124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "seen_v_p", "=", "false", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "c_len", "=", "strlen", "(", "constraint", ")", ";", "i", "<", "c_len", ";", "i", "+=", "CONSTRAINT_LEN", "(", "constraint", "[", "i", "]", ",", "constraint", "+", "i"], "ground_truth": [")", ")", "{"], "File": "s390", "Func": "f_constraint_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 173, "Length": 38, "Cover_Rate": 0.4367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getThumbAddrModeRegRegOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 174, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s64_u32", "(", "uint32x4_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon4_vreinterpretq_s64_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 175, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNeg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'-'"], "ground_truth": [")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 176, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", ";", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_SELF_MODIFYING_CODE", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "const", "char", "HltInsts", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "OutStreamer", ".", "EmitBytes", "(", "StringRef", "(", "HltInsts", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "("], "ground_truth": [")", ")", ";"], "File": "X86AsmPrinter4", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 177, "Length": 397, "Cover_Rate": 0.4030456852791878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecWidth", "%", "RegWidth", "==", "<NUM_LIT>", ")", "return", "VecWidth", "/", "RegWidth", ";", "const", "Align", "RegAlign", "(", "RegWidth", "/", "<NUM_LIT>", ")", ";", "if", "(", "!", "Alignment", "||", "*", "Alignment", ">", "RegAlign", ")", "Alignment", "=", "RegAlign", ";", "assert", "(", "Alignment", ")", ";", "unsigned", "AlignWidth", "=", "<NUM_LIT>", "*", "Alignment", "->", "value", "(", ")", ";", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";", "return", "<NUM_LIT>", "*", "NumLoads", ";", "}", "unsigned", "Cost", "=", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", "?", "FloatFactor", ":", "<NUM_LIT>", ";", "const", "Align", "BoundAlignment", "=", "std", "::", "min", "(", "Alignment", ".", "valueOrOne", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "AlignWidth", "=", "<NUM_LIT>", "*", "BoundAlignment", ".", "value", "(", ")", ";", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")"], "ground_truth": ["/", "AlignWidth", ";"], "File": "HexagonTargetTransformInfo16", "Func": "getMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 178, "Length": 130, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Context", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "S", "=", "Context", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ")", ";", "cast", "<", "MCSymbolXCOFF", ">", "(", "S", ")", "->", "setGlobalValue", "(", "GV", ")", ";", "Callee", "=", "DAG", ".", "getMCSymbol", "(", "S", ",", "PtrVT", ")", ";", "}", "else", "{", "unsigned", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "UsePlt", ")", "OpFlags", "=", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "Callee", ".", "getValueType", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "needIndirectCall", "=", "false", ";", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "UsePlt", ")", "OpFlags", "=", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "Callee", ".", "getValueType", "(", ")", ",", "OpFlags", ")", ";", "needIndirectCall", "=", "false", ";", "}", "if", "(", "isPatchPoint", ")", "{", "needIndirectCall", "=", "false", ";", "}", "if", "(", "needIndirectCall", ")", "{", "SDValue", "MTCTROps", "[", "]", "=", "{", "Chain", ",", "Callee", ",", "InFlag", "}", ";", "if", "(", "isSVR4ABI", "&&", "is<ISA_LIT>64", "&&", "!", "isELFv2ABI", ")", "{", "SDValue", "LDChain", "=", "CallSeqStart", ".", "getValue", "(", "CallSeqStart", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "LDChain", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LDChain", "=", "CallSeqStart", ".", "getValue", "(", "CallSeqStart", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "MMOFlags", "=", "Subtarget", ".", "hasInvariantFunctionDescriptors", "(", ")", "?", "(", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ":", "MachineMemOperand", "::", "MONone", ";", "MachinePointerInfo", "MPI", "(", "CS", "?", "CS", ".", "getCalledValue", "(", ")", ":", "nullptr", ")", ";", "SDValue", "LoadFuncPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "Callee", ",", "MPI", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "AddPtr", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>"], "ground_truth": [",", "dl", ")", ";"], "File": "PPCISelLowering140", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 179, "Length": 374, "Cover_Rate": 0.3238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "Dl", "(", "N", ")", ";", "if", "(", "isNullConstant", "(", "Op2", ")", ")", "{", "auto", "*", "CA", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "Type1", ")", ";", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "{", "Type0", ",", "Type1", "}", ",", "{", "Op0", ",", "Op1", ",", "SDValue", "(", "CA", ",", "<NUM_LIT>", ")", "}", ")", ";", "}", "else", "if", "(", "isOneConstant", "(", "Op2", ")", ")", "{", "auto", "*", "CA", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "Type1", ")", ";", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "{", "Type0", ",", "Type1", "}", ",", "{", "Op0", ",", "Op1", ",", "SDValue", "(", "CA", ",", "<NUM_LIT>", ")", "}", ")", ";", "}", "else", "{", "auto", "CarryIn", "=", "InvertCarryFlag", "(", "Subtarget", ",", "CurDAG", ",", "Dl", ",", "Op2", ")", ";", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "{", "Type0", ",", "Type1", "}", ",", "{", "Op0", ",", "Op1", ",", "CarryIn", "}", ")", ";", "}", "auto", "CarryOut", "=", "InvertCarryFlag", "(", "Subtarget", ",", "CurDAG", ",", "Dl"], "ground_truth": [",", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";"], "File": "CSKYISelDAGToDAG", "Func": "selectSubCarry", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 180, "Length": 216, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psrad", "(", "(", "__v2si", ")", "__m", ",", "(", "__v2si"], "ground_truth": [")", "__count", ")", ";"], "File": "mmintrin", "Func": "_mm_sra_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 181, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmLexer", "&", "getLexer", "("], "ground_truth": [")", "const", "{"], "File": "P2AsmParser", "Func": "getLexer", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 182, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_storeu_pd", "(", "double", "*", "__P", ",", "__m128d", "__A", ")", "{"], "File": "emmintrin", "Func": "_mm_storeu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 183, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst"], "ground_truth": ["TmpInst", ";"], "File": "LC3AsmPrinter", "Func": "EmitInstruction", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 184, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_x_n_f32_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm6", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcvtq_m_n_to_f_uv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a"], "ground_truth": [",", "__imm6", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_x_n_f32_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 185, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "size_t", "OpIdx", "=", "<NUM_LIT>", ";", "Ops", "[", "OpIdx", "++", "]", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "OpIdx", "++", "]", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ",", "Lanes", "=", "Mask", ".", "size", "(", ")", ";", "I", "<", "Lanes", ";", "++", "I", ")", "{", "for", "(", "size_t", "J", "=", "<NUM_LIT>", ";", "J", "<", "LaneBytes", ";", "++", "J", ")", "{", "uint64_t", "ByteIndex", "=", "Mask", "[", "I", "]", "==", "-", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "uint64_t", ")", "Mask", "[", "I", "]", "*", "LaneBytes", "+", "J", ";", "Ops", "[", "OpIdx", "++", "]", "=", "DAG", ".", "getConstant", "(", "ByteIndex", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType"], "ground_truth": ["(", ")", ",", "Ops", ")", ";"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLE", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 186, "Length": 137, "Cover_Rate": 0.6116071428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "SystemZMCCodeEmitter", "Func": "getPLT32DBLEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 187, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq512_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")"], "ground_truth": ["__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cmplt_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 188, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "DL", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "}", "return", "MBB", ".", "erase"], "ground_truth": ["(", "I", ")", ";"], "File": "F2003fFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 189, "Length": 171, "Cover_Rate": 0.9095744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSubReg", "DR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RegisterSubReg", "SR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DR", ".", "R", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "!", "SR", ".", "R", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "DR", ".", "R", ")", "!=", "PredRC", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "SR", ".", "R", ")", "!=", "PredRC", ")", "continue", ";", "assert", "(", "!", "DR", ".", "S", "&&", "!", "SR", ".", "S", "&&", "<STR_LIT>", ")", ";", "MRI", "->", "replaceRegWith", "(", "DR", ".", "R", ",", "SR", ".", "R", ")", ";", "Erase", ".", "insert", "(", "&", "MI"], "ground_truth": [")", ";"], "File": "HexagonGenPredicate8", "Func": "eliminatePredCopies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 190, "Length": 112, "Cover_Rate": 0.48695652173913045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "count_unit_reqs", "(", "unit_req_table", "reqs", ",", "rtx_insn", "*", "head", ",", "rtx_insn", "*", "tail", ")", "{", "rtx_insn", "*", "insn", ";", "memset", "(", "reqs", ",", "<NUM_LIT>", ",", "sizeof", "(", "unit_req_table", ")", ")", ";", "for", "(", "insn", "=", "head", ";", "insn", "!=", "NEXT_INSN", "(", "tail", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "int", "side1", ",", "side2", ",", "req1", ",", "req2", ";", "switch", "(", "get_unit_reqs", "(", "insn", ",", "&", "req1", ",", "&", "side1", ",", "&", "req2", ",", "&", "side2", ")", ")", "{", "case", "<NUM_LIT>", ":", "reqs", "[", "side2", "]", "[", "req2", "]", "++", ";", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "c6x", "Func": "count_unit_reqs", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 191, "Length": 97, "Cover_Rate": 0.8738738738738738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmulhq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vqrdmulhv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon_vqrdmulhq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 192, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMRSSystemRegisterOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addMRSSystemRegisterOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 193, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "T", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Copy", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "RegVT", ")", ")", ";", "Copy", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "T", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "RegVT", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "RegSize", "=", "RegVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "RegSize", "==", "<NUM_LIT>", "||", "RegSize", "==", "<NUM_LIT>", "||", "Subtarget", ".", "isHVXVectorType", "(", "RegVT", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Copy", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ObjSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", ":", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "Offset", "=", "HEXAGON_LRFP_SIZE", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")"], "ground_truth": [")", "{"], "File": "HexagonISelLowering115", "Func": "LowerFormalArguments", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 194, "Length": 191, "Cover_Rate": 0.30126182965299686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PropagateAttributesEarlyPass", "("], "ground_truth": ["const", "TargetMachine", "*", "TM", ")", "{"], "File": "AMDGPUPropagateAttributes", "Func": "createAMDGPUPropagateAttributesEarlyPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 195, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DwarfWriter", ">", "("], "ground_truth": [")", ";"], "File": "X86AsmPrinter30", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 196, "Length": 33, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockMask", "=", "VPTMaskValue", "::", "TTTT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "RDA", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "}", "finalizeBundle", "(", "Block", ",", "MachineBasicBlock", "::", "instr_iterator", "(", "MIBuilder", ".", "getInstr", "(", ")", ")", ","], "ground_truth": ["MBIter", ")", ";"], "File": "MVEVPTBlockPass12", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 197, "Length": 170, "Cover_Rate": 0.40189125295508277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "FrameReg", "=", "<STR_LIT>", ";", "uint64_t", "depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "FrameAddr", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "else", "{", "SDValue", "Chain", "=", "getFLUSHW", "(", "Op", ",", "DAG", ")", ";", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "FrameReg"], "ground_truth": [",", "VT", ")", ";"], "File": "SparcISelLowering77", "Func": "LowerFRAMEADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 198, "Length": 88, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "tree", "func_optimize", "=", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", ";", "old_optimize", "=", "build_optimization_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "func_optimize", "=", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", ";", "if", "(", "func_optimize", "&&", "func_optimize", "!=", "old_optimize", ")", "cl_optimization_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_save", "(", "&", "cur_target", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "if", "(", "existing_target", ")", "{", "struct", "cl_target_option", "*", "existing_options", "=", "TREE_TARGET_OPTION", "(", "existing_target", ")", ";", "if", "(", "existing_options", ")", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "existing_options", ")", ";", "}", "else", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "target_option_current_node", ")", ")", ";", "ret", "=", "aarch64_process_target_attr", "(", "args", ")", ";", "if", "(", "ret", ")", "{", "aarch64_override_options_internal", "(", "&", "global_options", ")", ";", "if", "(", "TARGET_SIMD", ")", "{", "tree", "saved_current_target_pragma", "=", "current_target_pragma", ";", "current_target_pragma", "=", "NULL", ";", "aarch64_init_simd_builtins", "(", ")", ";", "current_target_pragma", "=", "saved_current_target_pragma", ";", "}", "new_target", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "else", "new_target", "=", "NULL", ";", "new_optimize", "=", "build_optimization_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "if", "(", "fndecl", "&&", "ret", ")", "{", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "new_target", ";", "if", "(", "old_optimize", "!=", "new_optimize", ")", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", "=", "new_optimize", ";", "}", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "&", "cur_target", ")", ";", "if", "(", "old_optimize", "!=", "new_optimize", ")", "cl_optimization_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_OPTIMIZATION", "(", "old_optimize", ")", ")", ";", "return", "ret"], "ground_truth": [";"], "File": "aarch641", "Func": "aarch64_option_valid_attribute_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 199, "Length": 242, "Cover_Rate": 0.8120805369127517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "protectRegisterSpill", "(", "unsigned", "Reg", ",", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")"], "ground_truth": [".", "getRegisterInfo", "(", ")", ";"], "File": "X86InstrInfo8", "Func": "protectRegisterSpill", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 200, "Length": 41, "Cover_Rate": 0.33884297520661155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "msp430_check_index_not_high_mem", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "op", ")", ",", "HOST_WIDE_INT_M1U", "<<", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "msp430", "Func": "msp430_check_index_not_high_mem", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 201, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmlaq_rot90_lane_f32", "(", "float32x4_t", "__r", ",", "float32x4_t", "__a", ",", "float32x2_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vcmlaq_lane90v4sf", "(", "__r", ",", "__a"], "ground_truth": [",", "__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vcmlaq_rot90_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 202, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "&", "F", ")", ")", "{", "for", "(", "Value", "*", "Op", ":", "I", ".", "operand_values", "(", ")", ")", "{", "Constant", "*", "Cst", "=", "dyn_cast", "<", "Constant"], "ground_truth": [">", "(", "Op", ")", ";"], "File": "AArch64PromoteConstant (2)", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 203, "Length": 38, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "llvm", "::", "create<ISA_LIT>SEInstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>SEInstrInfo", "(", "TM"], "ground_truth": [")", ";"], "File": "MipsSEInstrInfo1", "Func": "createMipsSEInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 204, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "encodeImm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "auto", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "{", "return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "}", "MCFixupKind", "FixupKind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "Fixup", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MO", ".", "getExpr", "(", ")", ",", "FixupKind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AVRMCCodeEmitter", "Func": "encodeImm", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 205, "Length": 116, "Cover_Rate": 0.8656716417910447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enablePostRAMachineScheduler", "(", ")", "const", "{", "if", "(", "!", "enableMachineScheduler", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMSubtarget37", "Func": "enablePostRAMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 206, "Length": 18, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegKind", "(", ")"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 207, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC_<ISA_LIT>_APCS", ":", "FastCC_<ISA_LIT>_APCS", ")", ";", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS", ":", "CC_<ISA_LIT>_AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_APCS", ":", "CC_<ISA_LIT>_APCS", ")", ";", "}", "case", "CallingConv"], "ground_truth": ["::", "<ISA_LIT>_AAPCS_VFP", ":"], "File": "ARMFastISel3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 208, "Length": 127, "Cover_Rate": 0.5799086757990868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "label_num", "=", "constants", "?", "CODE_LABEL_NUMBER", "(", "constants", "->", "label", ")", ":", "<NUM_LIT>", ";", "struct", "mips16_constant", "*", "c", ",", "*", "next", ";", "int", "align", ";", "align", "=", "<NUM_LIT>", ";", "if", "(", "constants", ")", "insn", "=", "emit_insn_after", "(", "gen_consttable", "(", "GEN_INT", "(", "label_num", ")", ")", ",", "insn", ")", ";", "for", "(", "c", "=", "constants", ";", "c", "!=", "NULL", ";", "c", "=", "next", ")", "{", "if", "(", "align", "<", "GET_MODE_SIZE", "(", "c"], "ground_truth": ["->", "mode", ")", ")", "{"], "File": "mips", "Func": "mips16_emit_constants", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 209, "Length": 75, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onRParen", "(", ")", "{", "PrevState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_INTEGER", ":", "case", "IES_OFFSET", ":", "case", "IES_REGISTER", ":", "case"], "ground_truth": ["IES_RBRAC", ":"], "File": "X86AsmParser (2)4", "Func": "onRParen", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 210, "Length": 34, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_ld", "(", "si_to_uint", "(", "(", "qword", ")", "(", "vec_add", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "("], "ground_truth": ["vec_uint4", ")", "(", "b", ")", ")", ")", ")", ",", "(", "vector", "unsigned", "char", "*", ")", "(", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_lqx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 211, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "HexagonConstPropagation1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 212, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sh_attr_renesas_p", "(", "func", ")"], "ground_truth": [")", "return", "DW_CC_GNU_renesas_sh", ";"], "File": "sh3", "Func": "sh_dwarf_calling_convention", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 213, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Register", "=", "RegisterTableSPU", "[", "RegNo", "]", ";", "if", "(", "Register", "==", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "TPCDisassembler", "Func": "DecodeSRFRegisterClass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 214, "Length": 37, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "unsigned", "Opcode", "=", "TmpInst", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "!", "Binary", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "int", "NewOpcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "isMicro<ISA_LIT>", "(", "STI", ")", ")", "{", "if", "(", "is<ISA_LIT>32r6", "(", "STI", ")", ")", "{", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NewOpcode", "==", "-", "<NUM_LIT>", ")", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "}", "else", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NewOpcode", "==", "-", "<NUM_LIT>", ")", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsMCCodeEmitter47", "Func": "encodeInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 215, "Length": 123, "Cover_Rate": 0.3445378151260504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "BytesInStackArgArea", "(", "<NUM_LIT>", ")", ",", "ArgumentStackToRestore", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "NumLocalDynamicTLSAccesses", "(", "<NUM_LIT>", ")", ",", "VarArgsStackIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsGPRIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsGPRSize", "(", "<NUM_LIT>", ")", ",", "VarArgsFPRIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsFPRSize", "(", "<NUM_LIT>", ")", "{", "(", "void"], "ground_truth": [")", "MF", ";"], "File": "AArch64MachineFunctionInfo", "Func": "AArch64FunctionInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 216, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ShlAmount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "ShrAmount", "=", "-", "ShlAmount", ";", "ShiftNode", "=", "CurDAG", "->", "getMachineNode", "(", "UBFMOpc", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Op", ",", "CurDAG", "->", "getTargetConstant", "(", "ShrAmount", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "BitWidth", "-", "<NUM_LIT>", ",", "VT", ")", ")", ";", "}", "return", "SDValue", "(", "ShiftNode", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "getLeftShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 217, "Length": 62, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineShuffle", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "!", "TLI", ".", "isTypeLegal", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "if", "(", "SDValue", "AddSub", "=", "combineShuffleToAddSub", "(", "N", ",", "Subtarget", ",", "DAG", ")", ")", "return", "AddSub", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "VT", ")", "&&", "Subtarget", ".", "hasFp256", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "combineShuffle256", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "BC0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "BC0", ".", "getValueType", "(", ")", ";", "unsigned", "Opcode", "=", "BC0", ".", "getOpcode", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BC0", ".", "hasOneUse", "(", ")", "&&", "SVT", ".", "isVector", "(", ")", "&&", "SVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", "==", "NumElts", "&&", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", ")", "{", "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ","], "ground_truth": ["SVOp", "->", "getMask", "(", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 218, "Length": 502, "Cover_Rate": 0.7339181286549707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isT1i32Load", "(", "unsigned", "Opc", ")"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT1i32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 219, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_u64", "(", "uint64x2_t", "__a", ")", "{", "return", "(", "float32x4_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon_vreinterpretq_f32_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 220, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ","], "ground_truth": ["N0", ",", "N1", ",", "N2", ")", ";"], "File": "X86ISelLowering93", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 221, "Length": 91, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "emitGRX32Move", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "KillSrc", ")", ";", "return", ";", "}", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")"], "ground_truth": ["Opcode", "=", "<STR_LIT>", ";"], "File": "SystemZInstrInfo", "Func": "copyPhysReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 222, "Length": 141, "Cover_Rate": 0.4351851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isTruncateFree", "(", "Type", "*", "Source", ",", "Type"], "ground_truth": ["*", "Dest", ")", "const", "{"], "File": "AMDGPUISelLowering (2)", "Func": "isTruncateFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 223, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ")", ";", "int64_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "<NUM_LIT>", ";", "int", "SoImmVal", ";", "if", "(", "offset", "==", "INT32_MIN", ")", "{", "Val", "=", "<NUM_LIT>", ";", "SoImmVal", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "offset", "*=", "-", "<NUM_LIT>", ";", "SoImmVal", "=", "<STR_LIT>", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "<NUM_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "offset", "*=", "-", "<NUM_LIT>", ";", "SoImmVal", "=", "<STR_LIT>", "(", "offset", ")", ";", "}", "}", "else", "{", "SoImmVal", "=", "<STR_LIT>", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "<NUM_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "offset", "*=", "-", "<NUM_LIT>", ";", "SoImmVal", "=", "<STR_LIT>", "(", "offset", ")", ";", "}", "}", "assert", "(", "SoImmVal", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter4", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 224, "Length": 160, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_aesdeclast_epi128", "(", "__m512i", "__A"], "ground_truth": [",", "__m512i", "__B", ")", "{"], "File": "vaesintrin", "Func": "_mm512_aesdeclast_epi128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 225, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vtstv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t"], "ground_truth": [")", "__b", ")", ";"], "File": "arm", "Func": "neon_vtst_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 226, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "PointerSize", "=", "<NUM_LIT>", ";", "WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "Itanium", ";", "ExceptionsType", "=", "ExceptionHandling"], "ground_truth": ["::", "MSVC", ";"], "File": "X86MCAsmInfo38", "Func": "X86MCAsmInfoMicrosoft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 227, "Length": 39, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMFrameInfo", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 228, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "int64_t", "Shift", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Shift", "<=", "<NUM_LIT>", ")", "return", ";", "Shift", "-=", "<NUM_LIT>", ";", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Shift", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "("], "ground_truth": [")", ")", "{"], "File": "MipsMCCodeEmitter9", "Func": "LowerLargeShift", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 229, "Length": 61, "Cover_Rate": 0.4357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectDS128Bit8ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "selectDSReadWrite2", "(", "Root", ","], "ground_truth": ["true", ")", ";"], "File": "AMDGPUInstructionSelector30", "Func": "selectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 230, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndq_m_f32", "(", "float32x4_t", "__inactive", ",", "float32x4_t"], "ground_truth": ["__a", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vrndq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 231, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "MULT", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ">", "<NUM_LIT>", ")", "return", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "code", "==", "ROTATE", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "code", "==", "ROTATERT", "||", "code", "==", "ASHIFT", "||", "code", "==", "LSHIFTRT", "||", "code", "==", "ASHIFTRT", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "*", "shift_reg", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "return", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "}", "return"], "ground_truth": ["NULL", ";"], "File": "arm", "Func": "shifter_op_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 232, "Length": 119, "Cover_Rate": 0.8439716312056738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "MBBs", ".", "begin", "(", ")", ";", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "MBBs", ".", "end", "(", ")", ";", "for", "(", "CommonDom", "=", "*", "It", ";", "It", "!=", "E", "&&", "CommonDom"], "ground_truth": [";", "++", "It", ")", "{"], "File": "AMDILCFGStructurizer", "Func": "findNearestCommonPostDom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 233, "Length": 51, "Cover_Rate": 0.3805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "offsettable_address_p", "(", "false", ",", "mode", ",", "addr", ")", ")", "return", "false", ";", "op", "=", "address_offset", "(", "addr", ")", ";", "if", "(", "op", "==", "NULL_RTX", ")", "return", "true", ";", "offset", "=", "INTVAL", "("], "ground_truth": ["op", ")", ";"], "File": "powerpcspe", "Func": "mem_operand_ds_form", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 234, "Length": 55, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpret_f64_u16", "(", "uint16x4_t", "__a", ")", "{", "return", "(", "float64x1_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_f64_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 235, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxvq_p_s8", "(", "int8_t", "__a", ",", "int8x16_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmaxvq_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 236, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SchedClass", "=", "TID", ".", "getSchedClass", "(", ")", ";", "const", "InstrStage", "*", "IS", "=", "ResourceTracker", "->", "getInstrItins", "(", ")", "->", "beginStage", "(", "SchedClass", ")", ";", "unsigned", "FuncUnits", "=", "IS", "->", "getUnits"], "ground_truth": ["(", ")", ";"], "File": "HexagonVLIWPacketizer14", "Func": "ignorePseudoInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 237, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "String", "=", "Token", ".", "getString", "(", ")", ";", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "TokenKind", "::", "LCurly", ")", "||", "Token", ".", "is", "(", "AsmToken", "::", "TokenKind", "::", "RCurly", ")", ")", "return", "false", ";", "if", "(", "String", ".", "lower", "(", ")", "==", "<STR_LIT>", "&&", "Second", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "Third", ".", "getString", "(", ")", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Token", ".", "is", "(", "AsmToken", "::", "TokenKind", "::", "Identifier", ")", ")", "return", "true", ";", "if", "(", "!", "matchRegister", "(", "String", ".", "lower", "(", ")", ")", ")", "return", "true", ";", "assert", "(", "Second", ".", "is", "(", "AsmToken", "::"], "ground_truth": ["Colon", ")", ")", ";"], "File": "HexagonAsmParser10", "Func": "isLabel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 238, "Length": 114, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "MII", "!="], "ground_truth": ["E", ";", "++", "MII", ")", "{"], "File": "HexagonHardwareLoops25", "Func": "containsInvalidInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 239, "Length": 42, "Cover_Rate": 0.34710743801652894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4", ")", ")", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return"], "ground_truth": ["status", ";"], "File": "TriCoreDisassembler", "Func": "DecodeRCRWInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 240, "Length": 95, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_TLVP_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr"], "ground_truth": ["::", "VK_TLVPPAGE", ":"], "File": "AArch64MachObjectWriter12", "Func": "getAArch64FixupKindMachOInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 241, "Length": 176, "Cover_Rate": 0.4389027431421446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "vector", "<", "uint32_t", ">", "getThreeInt32", "(", "MDNode", "*", "Node", ")", "{", "assert", "(", "Node", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "uint32_t", ">", "V", ";", "for", "(", "const", "MDOperand", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "{", "const", "ConstantInt", "*", "CI", "=", "mdconst", "::", "extract", "<", "ConstantInt"], "ground_truth": [">", "(", "Op", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "getThreeInt32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 242, "Length": 62, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "prettyPrintAsm", "(", "MCInstPrinter", "&", "InstPrinter", ",", "raw_ostream", "&", "OS", ",", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "Inst", ")", ")", ";", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Inst", ")", "<=", "HEXAGON_PACKET_SIZE", ")", ";", "std", "::", "string", "Buffer", ";", "{", "raw_string_ostream", "TempStream", "(", "Buffer", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "Inst", ",", "TempStream", ",", "<STR_LIT>", ",", "STI", ")", ";", "}", "StringRef", "Contents", "(", "Buffer", ")", ";", "auto", "PacketBundle", "=", "Contents", ".", "rsplit", "(", "'\\n'", ")", ";", "auto", "HeadTail", "=", "PacketBundle", ".", "first", ".", "split", "(", "'\\n'", ")", ";", "StringRef", "Separator", "=", "<STR_LIT>", ";", "StringRef", "Indent", "=", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "while", "(", "!", "HeadTail", ".", "first", ".", "empty", "(", ")", ")", "{", "StringRef"], "ground_truth": ["InstTxt", ";"], "File": "HexagonMCTargetDesc11", "Func": "prettyPrintAsm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 243, "Length": 129, "Cover_Rate": 0.5139442231075697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "BC", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "N"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 244, "Length": 167, "Cover_Rate": 0.5091463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_dbpsadbw128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "__imm", ",", "(", "__v8hi", ")", "_mm_setzero_hi", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_dbsad_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 245, "Length": 32, "Cover_Rate": 0.5423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "if", "(", "low", "==", "high", ")", "insn", "=", "emit_insn", "(", "gen_stack_push", "(", "gen_rtx_REG", "(", "SImode", ",", "low", ")", ")", ")", ";", "else", "insn", "=", "emit_insn", "(", "gen_stack_pushm", "(", "GEN_INT", "(", "(", "(", "high", "-", "low", ")", "+", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ")", ",", "gen_rx_store_vector", "("], "ground_truth": ["low", ",", "high", ")", ")", ")", ";"], "File": "rx", "Func": "push_regs", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 246, "Length": 55, "Cover_Rate": 0.7432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno"], "ground_truth": ["]", ";"], "File": "rs6000", "Func": "rs6000_hard_regno_nregs_hook", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 247, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "("], "ground_truth": [")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo1", "Func": "RemoveBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 248, "Length": 83, "Cover_Rate": 0.7217391304347827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBoundCtrl", "(", ")", "const", "{", "return", "isImmTy", "("], "ground_truth": ["ImmTyDppBoundCtrl", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 249, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxWavesPerCU", "(", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 250, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "&"], "ground_truth": ["SrcVal", ",", "<NUM_LIT>", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "AArch64ISelLowering109", "Func": "LowerFP_ROUND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 251, "Length": 67, "Cover_Rate": 0.6442307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combine<ISA_LIT>ShufflesRecursively", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "return", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ","], "ground_truth": ["{", "}", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering108", "Func": "combineX86ShufflesRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 252, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isABI", ")", "return", "Chain", ";", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "VTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputePTXValueVTs", "(", "*", "this", ",", "DL", ",", "RetTy", ",", "VTs", ",", "&", "Offsets", ")", ";", "assert", "(", "VTs", ".", "size", "(", ")", "==", "OutVals", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "VectorInfo", "=", "VectorizePTXValueVTs", "(", "VTs", ",", "Offsets", ",", "RetTy", "->", "isSized", "(", ")", "?", "DL", ".", "getABITypeAlign", "(", "RetTy", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "bool", "ExtendIntegerRetVal", "=", "RetTy", "->", "isIntegerTy", "(", ")", "&&", "DL", ".", "getTypeAllocSizeInBits", "(", "RetTy", ")", "<", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "StoreOperands", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_FIRST", ")", "{", "assert", "(", "StoreOperands", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "StoreOperands", ".", "push_back", "(", "Chain", ")", ";", "StoreOperands", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Offsets", "[", "i", "]", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "RetVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "ExtendIntegerRetVal", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "else", "if", "(", "RetVal", ".", "getValueSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "StoreOperands", ".", "push_back", "(", "RetVal", ")", ";", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_LAST", ")", "{", "<STR_LIT>", "Op", ";", "unsigned", "NumElts", "=", "StoreOperands", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "NVPTXISelLowering19", "Func": "LowerReturn", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 253, "Length": 301, "Cover_Rate": 0.5788461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Imm", "=", "false", ";", "if", "(", "!", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset"], "ground_truth": [",", "Imm", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 254, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "uint16x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u16_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 255, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "PHINode", ">", "(", "In", ")", "||", "(", "To", "!=", "Block", ".", "end", "(", ")", "&&", "isa", "<", "PHINode", ">", "(", "*", "To", ")", ")", ")", "return", "false", ";", "if", "(", "!", "mayHaveNonDefUseDependency", "(", "In", ")", ")", "return", "true", ";", "bool", "MayWrite", "=", "In", ".", "mayWriteToMemory", "(", ")", ";", "auto", "MaybeLoc", "=", "getLocOrNone", "(", "In", ")", ";", "auto", "From", "=", "In", ".", "getIterator", "(", ")", ";", "if", "(", "From", "==", "To", ")", "return", "true", ";", "bool", "MoveUp", "=", "(", "To", "!=", "Block", ".", "end", "(", ")", "&&", "To", "->", "comesBefore", "(", "&", "In", ")", ")", ";", "auto", "Range", "=", "MoveUp", "?", "std", "::", "make_pair", "(", "To", ",", "From", ")", ":", "std", "::", "make_pair", "(", "std", "::", "next", "(", "From", ")", ",", "To", ")", ";", "for", "(", "auto", "It", "=", "Range", ".", "first", ";", "It", "!=", "Range", ".", "second", ";", "++", "It", ")", "{", "const", "Instruction", "&", "I", "=", "*", "It", ";", "if", "(", "llvm", "::", "is_contained", "(", "Ignore", ",", "&", "I", ")", ")", "continue", ";", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "}", "if", "(", "I", ".", "mayThrow", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "CB", "->", "hasFnAttr", "(", "Attribute", "::", "WillReturn", ")", ")", "return", "false", ";", "if", "(", "!", "CB", "->", "hasFnAttr", "(", "Attribute", "::", "NoSync", ")", ")", "return", "false", ";", "}", "if", "(", "I", ".", "mayReadOrWriteMemory", "(", ")", ")", "{", "auto", "MaybeLocI", "=", "getLocOrNone", "(", "I", ")", ";", "if", "(", "MayWrite", "||", "I", ".", "mayWriteToMemory", "(", ")", ")", "{", "if", "(", "!", "MaybeLoc", "||", "!", "MaybeLocI", ")", "return", "false", ";", "if", "(", "!", "AA", ".", "isNoAlias", "(", "*", "MaybeLoc", ",", "*", "MaybeLocI"], "ground_truth": [")", ")", "return", "false", ";"], "File": "HexagonVectorCombine1", "Func": "isSafeToMoveBeforeInBB", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 256, "Length": 311, "Cover_Rate": 0.6547368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "decodeExpcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ")", "{", "return", "unpackBits", "(", "Waitcnt", ",", "getExpcntBitShift", "("], "ground_truth": [")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "decodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 257, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "code", "==", "POST_MODIFY", "||", "code", "==", "PRE_MODIFY", ")", "&&", "arm_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "addend", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "!", "CONST_INT_P", "(", "addend", ")", ")", "return", "<NUM_LIT>", ";", "offset", "=", "INTVAL", "(", "addend", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "(", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", ")", ";", "return", "(", "use_ldrd", "&&", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "reload_completed", "&&", "(", "code", "==", "LABEL_REF", "||", "(", "code", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "TImode", "||", "(", "TARGET_NEON", "&&", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "PLUS", ")"], "ground_truth": ["{"], "File": "arm6", "Func": "thumb2_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 258, "Length": 231, "Cover_Rate": 0.4935897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flags", "&", "MASK_UNALIGNED_DOUBLES", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_V8PLUS", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_VIS", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_VIS2", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_VIS3", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_VIS4", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_CBCOND", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_DEPRECATED_V8_INSNS", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_SPARCLET", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "flags", "&", "MASK_SPARCLITE", ")", "fprintf"], "ground_truth": ["(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "sparc6", "Func": "dump_target_flag_bits", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 259, "Length": 130, "Cover_Rate": 0.4391891891891892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetInsertPoint", "(", "&", "BB", "->", "back", "(", ")", ")", ";", "Value", "*", "ShiftAmount", "=", "Builder", ".", "CreateTrunc", "(", "BI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Int8Ty", ")", ";", "Value", "*", "Cmp1", "=", "Builder", ".", "CreateICmpEQ", "(", "ShiftAmount", ",", "Int8Zero", ")", ";", "Builder", ".", "CreateCondBr", "(", "Cmp1", ",", "EndBB", ",", "LoopBB", ")", ";", "BB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "Builder", ".", "SetInsertPoint", "(", "LoopBB", ")", ";", "PHINode", "*", "ShiftAmountPHI", "=", "Builder", ".", "CreatePHI", "(", "Int8Ty", ",", "<NUM_LIT>", ")", ";", "ShiftAmountPHI", "->", "addIncoming", "(", "ShiftAmount", ",", "BB", ")", ";", "PHINode", "*", "ValuePHI", "=", "Builder", ".", "CreatePHI", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ";", "ValuePHI", "->", "addIncoming", "(", "BI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ")", ";", "Value", "*", "ShiftAmountSub", "=", "Builder", ".", "CreateSub", "(", "ShiftAmountPHI", ",", "ConstantInt", "::", "get", "(", "Int8Ty", ",", "<NUM_LIT>", ")", ")", ";", "ShiftAmountPHI", "->", "addIncoming", "(", "ShiftAmountSub", ",", "LoopBB", ")", ";", "Value", "*", "ValueShifted", ";", "switch", "(", "BI", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Shl", ":", "ValueShifted", "=", "Builder", ".", "CreateShl", "(", "ValuePHI", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Instruction", "::", "LShr", ":", "ValueShifted", "=", "Builder", ".", "CreateLShr", "(", "ValuePHI", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "ValueShifted", "=", "Builder", ".", "CreateAShr", "(", "ValuePHI", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "MCS51ShiftExpand", "Func": "expand", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 260, "Length": 235, "Cover_Rate": 0.5245535714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Scope", "!=", "<STR_LIT>", "&&", "(", "OrderingAddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", "&&", "(", "InstrAddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "InstrAddrSpace", ")", "&&", "isPowerOf2_32", "(", "uint32_t", "(", "InstrAddrSpace", ")", ")", ")", "this", "->", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "(", "InstrAddrSpace", "&", "~", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "{", "this", "->", "Scope", "=", "std", "::", "min", "(", "Scope", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "InstrAddrSpace", "&", "~", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "==", "<STR_LIT>", ")", "{", "this", "->", "Scope", "=", "std", "::", "min", "("], "ground_truth": ["Scope", ",", "<STR_LIT>", ")", ";"], "File": "SIMemoryLegalizer", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 261, "Length": 101, "Cover_Rate": 0.3377926421404682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPR32RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return"], "ground_truth": ["Fail", ";"], "File": "AArch64Disassembler24", "Func": "DecodeGPR32RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 262, "Length": 29, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "opts", "->", "x_aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "opts", "->", "x_flag_pic", ")", "aarch64_cmodel", "=", "AARCH64_CMODEL_TINY_PIC", ";", "break", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "opts", "->", "x_flag_pic", ")", "{", "aarch64_cmodel", "=", "(", "flag_pic", "==", "<NUM_LIT>"], "ground_truth": ["?", "AARCH64_CMODEL_SMALL_PIC", ":", "AARCH64_CMODEL_SMALL_SPIC", ")", ";"], "File": "aarch64", "Func": "initialize_aarch64_code_model", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 263, "Length": 44, "Cover_Rate": 0.352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V1Mask", "[", "<NUM_LIT>", "]", ";", "SDValue", "V2Mask", "[", "<NUM_LIT>", "]", ";", "V1InUse", "=", "false", ";", "V2InUse", "=", "false", ";", "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "int", "Scale", "=", "<NUM_LIT>", "/", "Size", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "/", "Scale", "]", "==", "-", "<NUM_LIT>", ")", "{", "V1Mask", "[", "i", "]", "=", "V2Mask", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "const", "int", "ZeroMask", "=", "<NUM_LIT>", ";", "int", "V1Idx", "=", "Mask", "[", "i", "/", "Scale", "]", "<", "Size", "?", "Mask", "[", "i", "/", "Scale", "]", "*", "Scale", "+", "i", "%", "Scale", ":", "ZeroMask", ";", "int", "V2Idx", "=", "Mask", "[", "i", "/", "Scale", "]", "<", "Size", "?", "ZeroMask", ":", "(", "Mask", "[", "i", "/", "Scale", "]", "-", "Size", ")", "*", "Scale", "+", "i", "%", "Scale", ";", "if", "(", "Zeroable", "[", "i", "/", "Scale", "]", ")", "V1Idx", "=", "V2Idx", "=", "ZeroMask", ";", "V1Mask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "V1Idx", ",", "<STR_LIT>", ")", ";", "V2Mask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "V2Idx", ",", "<STR_LIT>", ")", ";", "V1InUse", "|=", "(", "ZeroMask", "!=", "V1Idx", ")", ";", "V2InUse", "|=", "(", "ZeroMask", "!=", "V2Idx", ")", ";", "}", "}", "if", "(", "V1InUse", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1Mask", ")", ")", ";", "if", "(", "V2InUse", ")", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2Mask", ")", ")", ";", "SDValue", "V", ";", "if", "(", "V1InUse", "&&", "V2InUse", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "else", "V", "=", "V1InUse", "?", "V1", ":", "V2", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT"], "ground_truth": [",", "V", ")", ";"], "File": "X86ISelLowering200", "Func": "lowerVectorShuffleAsPSHUFB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 264, "Length": 344, "Cover_Rate": 0.8037383177570093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "outputDwarfFileDirectives", "(", ")", "{", "for", "(", "const", "std", "::", "string", "&", "S", ":", "DwarfFiles", ")", "getStreamer", "(", ")", ".", "emitRawText"], "ground_truth": ["(", "S", ".", "data", "(", ")", ")", ";"], "File": "NVPTXTargetStreamer3", "Func": "outputDwarfFileDirectives", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 265, "Length": 31, "Cover_Rate": 0.8157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>", ";", "for", "(", "auto", "&", "RC", ":", "{", "HvxVRRegClass", ",", "HvxWRRegClass", ",", "HvxQRRegClass", "}", ")", "if", "(", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "TRI", ".", "getRegSizeInBits", "(", "RC", ")", ";", "if", "(", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "Reg", ")"], "ground_truth": [")", "return", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";"], "File": "HexagonBitTracker14", "Func": "getPhysRegBitWidth", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 266, "Length": 58, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "writeDILabel", "(", "const", "DILabel", "*", "N", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Record", ",", "unsigned", "Abbrev", ")", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "DXILBitcodeWriter", "Func": "writeDILabel", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 267, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isReg", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "M88kAsmParser", "Func": "getReg", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 268, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "TrueV", ")", ";", "Ops", ".", "push_back", "(", "FalseV", ")", ";", "Ops", ".", "push_back", "(", "TargetCC", ")", ";", "Ops", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "Ops"], "ground_truth": ["[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "MSP430ISelLowering39", "Func": "LowerSELECT_CC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 269, "Length": 166, "Cover_Rate": 0.8924731182795699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMMachineFunctionInfo (2)", "Func": "getVarArgsFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 270, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "OpNo", ">=", "MI", "->", "size", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "bool", "isPtrReg", "=", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", ";", "if", "(", "isPtrReg", ")", "{", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "O", "<<", "getPrettyRegisterName", "(", "Op", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "MCS51InstPrinter", "Func": "printOperand", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 271, "Length": 133, "Cover_Rate": 0.6186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemOperand<ISA_LIT>EA", "(", "const", "MCInst", "*", "MI", ",", "int"], "ground_truth": ["opNum", ",", "raw_ostream", "&", "O", ")", "{"], "File": "SICInstPrinter", "Func": "printMemOperandSICEA", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 272, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ix86_cmodel", "==", "CM_MEDIUM", "||", "ix86_cmodel", "==", "CM_MEDIUM_PIC", ")", "&&", "size", ">", "(", "unsigned", "int", ")", "ix86_section_threshold", ")", "fprintf"], "ground_truth": ["(", "file", ",", "<STR_LIT>", ")", ";"], "File": "i3863", "Func": "x86_elf_aligned_common", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 273, "Length": 27, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")"], "ground_truth": ["return", "Op", ";"], "File": "X86ISelLowering117", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 274, "Length": 456, "Cover_Rate": 0.8555347091932458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "<NUM_LIT>"], "ground_truth": [")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "ARMFrameLowering102", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 275, "Length": 28, "Cover_Rate": 0.32941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MVT", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "if", "(", "TRC", "->", "hasType", "(", "T", ")", ")", "return", "EVT", "(", "T", ")", ".", "getEVTString", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegNo"], "ground_truth": [")", ";"], "File": "WebAssemblyAsmPrinter36", "Func": "getRegTypeName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 276, "Length": 45, "Cover_Rate": 0.5232558139534884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "AVRMCExpr", "Func": "findAssociatedFragment", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 277, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchVectorAddressRecursively", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "!", "matchVectorAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "if", "(", "!", "matchVectorAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "!", "matchVectorAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "N", "=", "Handle", "."], "ground_truth": ["getValue", "(", ")", ";"], "File": "X86ISelDAGToDAG1", "Func": "matchVectorAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 278, "Length": 106, "Cover_Rate": 0.41568627450980394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'l'", ":", "case", "'N'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'d'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint"], "ground_truth": [",", "VT", ")", ";"], "File": "NVPTXISelLowering15", "Func": "getRegForInlineAsmConstraint", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 279, "Length": 71, "Cover_Rate": 0.45222929936305734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "Op1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Inst", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "Op1", ")"], "ground_truth": [";"], "File": "SIInstrInfo11", "Func": "swapOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 280, "Length": 35, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSubReg", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "RegisterSubReg", "R1", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "Inputs", ".", "has", "(", "R1", ".", "Reg", ")", ")", ";", "LatticeCell", "RC", "=", "Outputs", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "bool", "Eval", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "Eval", "=", "evaluateSplatr", "(", "R1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Inputs", ",", "RC", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Eval", "=", "evaluateSplatr", "(", "R1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Inputs", ",", "RC", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "Eval", ")", "return", "false", ";", "Outputs", ".", "update", "(", "DefR", ".", "Reg", ",", "RC", ")", ";", "return", "true"], "ground_truth": [";"], "File": "HexagonConstPropagation11", "Func": "evaluateHexVector1", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 281, "Length": 131, "Cover_Rate": 0.8397435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "Subtarget", "->", "isUnalignedMemAccessFast", "(", ")", "||", "(", "(", "DstAlign", "==", "<NUM_LIT>", "||", "DstAlign", ">=", "<NUM_LIT>", ")", "&&", "(", "SrcAlign", "==", "<NUM_LIT>", "||", "SrcAlign", ">=", "<NUM_LIT>", ")", ")", ")", "&&", "Subtarget", "->", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", "->", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86ISelLowering142", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 282, "Length": 90, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCFAlu", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "R600ClauseMergePass", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 283, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_storeu_epi64", "(", "void", "*", "__P", ",", "__m256i"], "ground_truth": ["__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_storeu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 284, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "ICA"], "ground_truth": [".", "getReturnType", "(", ")", ")", ";"], "File": "HexagonTargetTransformInfo16", "Func": "getIntrinsicInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 285, "Length": 50, "Cover_Rate": 0.704225352112676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>WinCOFFTargetStreamer", "::", "emitFPOData", "(", "const", "MCSymbol", "*", "ProcSym", ",", "SMLoc", "L", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Ctx", "=", "OS", ".", "getContext", "(", ")", ";", "auto", "I", "=", "AllFPOData", ".", "find", "(", "ProcSym", ")", ";", "if", "(", "I", "==", "AllFPOData", ".", "end", "(", ")", ")", "{", "Ctx", ".", "reportError", "(", "L", ",", "Twine", "(", "<STR_LIT>", ")", "+", "ProcSym", "->", "getName", "(", ")", ")", ";", "return", "true", ";", "}", "const", "FPOData", "*", "FPO", "=", "I", "->", "second", ".", "get", "(", ")", ";", "assert", "(", "FPO", "->", "Begin", "&&", "FPO", "->", "End", "&&", "FPO", "->", "PrologueEnd", "&&", "<STR_LIT>", ")", ";", "MCSymbol", "*", "FrameBegin", "=", "Ctx", ".", "createTempSymbol", "(", ")", ",", "*", "FrameEnd", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OS", ".", "EmitIntValue", "(", "unsigned", "(", "DebugSubsectionKind", "::", "FrameData", ")", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitAbsoluteSymbolDiff", "(", "FrameEnd", ",", "FrameBegin", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitLabel", "(", "FrameBegin", ")", ";", "OS", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "FPO", "->", "Function", ",", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ",", "Ctx", ")", ",", "<NUM_LIT>", ")", ";", "FPOStateMachine", "FSM", "(", "FPO", ")", ";", "FSM", ".", "emitFrameDataRecord", "(", "OS", ",", "FPO", "->", "Begin", ")", ";", "for", "(", "const", "FPOInstruction", "&", "Inst", ":", "FPO", "->", "Instructions", ")", "{", "switch", "(", "Inst", ".", "Op", ")", "{", "case", "FPOInstruction", "::", "PushReg", ":", "FSM", ".", "CurOffset", "+=", "<NUM_LIT>", ";", "FSM", ".", "SavedRegSize", "+=", "<NUM_LIT>", ";", "FSM", ".", "RegSaveOffsets", ".", "push_back", "(", "{", "Inst", ".", "RegOrOffset", ",", "FSM", ".", "CurOffset", "}", ")", ";", "break", ";", "case", "FPOInstruction", "::", "SetFrame", ":", "FSM", ".", "FrameReg", "=", "Inst", ".", "RegOrOffset", ";", "FSM", ".", "FrameRegOff", "=", "FSM", ".", "CurOffset", ";", "break", ";", "case", "FPOInstruction", "::", "StackAlign", ":", "FSM", ".", "StackOffsetBeforeAlign", "=", "FSM", "."], "ground_truth": ["CurOffset", ";"], "File": "X86WinCOFFTargetStreamer", "Func": "emitFPOData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 286, "Length": 286, "Cover_Rate": 0.7944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM"], "ground_truth": [")", "const", "{"], "File": "WDC65816TargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 287, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerCONCAT_VECTORSvXi1", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "assert", "(", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "||", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ")", ")", ";", "return", "LowerAVXCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerCONCAT_VECTORS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 288, "Length": 75, "Cover_Rate": 0.7211538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>Scheduler", "(", "TargetMachine"], "ground_truth": ["&", "tm", ")", "{"], "File": "TMS320C64XScheduler", "Func": "createTMS320C64XScheduler", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 289, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")"], "ground_truth": ["__builtin_neon_vreinterpretv2siv2sf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 290, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG"], "ground_truth": [".", "getDataLayout", "(", ")", ")", ";"], "File": "AArch64ISelLowering106", "Func": "getGOT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 291, "Length": 27, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MImm", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "MImm", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "MImm", "-", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "<<", "MImm"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "VEInstPrinter", "Func": "printMImmOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 292, "Length": 44, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "TM", ")"], "ground_truth": [")", ";"], "File": "MipsTargetMachine2", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 293, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "calling_abi", "abi", "=", "ix86_abi", ";", "if", "(", "fntype", "==", "NULL_TREE", "||", "TYPE_ATTRIBUTES", "(", "fntype", ")", "==", "NULL_TREE", ")", "return", "abi", ";", "if", "(", "abi", "==", "SYSV_ABI", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "{", "static", "int", "warned", ";", "if", "(", "TARGET_X32", "&&", "!", "warned", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "warned", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "i3867", "Func": "ix86_function_type_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 294, "Length": 60, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>beAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmBackend", "Func": "createAArch64beAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 295, "Length": 40, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT"], "ground_truth": [")", ";"], "File": "XNCMISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 296, "Length": 78, "Cover_Rate": 0.8041237113402062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CPI", "<", "ConstPoolId2AddrMap", ".", "size", "(", ")", ")", ";", "return", "ConstPoolId2AddrMap", "[", "CPI"], "ground_truth": ["]", ";"], "File": "ARMJITInfo", "Func": "getConstantPoolEntryAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 297, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "getRegInfo", "(", "Block", "&", "MBB", ")", "{", "return", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo"], "ground_truth": ["(", ")", ";"], "File": "SNESExpandPseudoInsts", "Func": "getRegInfo", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 298, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::"], "ground_truth": ["VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isSImm5", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 299, "Length": 19, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "Z80ISelLowering2", "Func": "isTruncateFree", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 300, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "PrevMI", "=", "<NUM_LIT>", ";", "if", "(", "I", "!=", "BB", ".", "begin", "(", ")", ")", "PrevMI", "=", "prior", "(", "I", ")", ";", "++", "NumFP", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DeadRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDead", "(", ")", ")", "DeadRegs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "switch", "(", "FPInstClass", ")", "{", "case", "<STR_LIT>", ":", "handleZeroArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFPRW", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleTwoArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCompareFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCondMovFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleSpecialFP", "(", "I", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DeadRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "DeadRegs", "[", "i", "]", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "freeStackSlotAfter", "(", "I", ",", "Reg", "-", "<STR_LIT>", ")", ";", "}", "}", "DEBUG", "(", "MachineBasicBlock", "::", "iterator"], "ground_truth": ["PrevI", "(", "PrevMI", ")", ";"], "File": "X86FloatingPoint48", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 301, "Length": 268, "Cover_Rate": 0.5458248472505092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegister", "convertFPR64ToFPR32", "(", "MCRegister", "Reg", ")", "{", "assert", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "RISCVAsmParser", "Func": "convertFPR64ToFPR32", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 302, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>ClauseMergePass", "::", "getPassName", "("], "ground_truth": [")", "const", "{"], "File": "R600ClauseMergePass15", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 303, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "const", "unsigned", "NumArgRegs", "=", "array_lengthof", "(", "ArgRegs", ")", ";", "unsigned", "RegNum", "=", "State", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "if", "(", "RegNum", "!=", "NumArgRegs", "&&", "RegNum", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "State", ".", "AllocateReg", "(", "ArgRegs"], "ground_truth": ["[", "RegNum", "]", ")", ";"], "File": "PPCCallingConv", "Func": "CC_PPC32_SVR4_Custom_AlignArgRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 304, "Length": 68, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isForcedVOP3", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isForcedSDWA", "(", ")", ")", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "AMDGPUAsmParser1", "Func": "getMatchedVariantName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 305, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addBoolRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned"], "ground_truth": ["N", ")", "const", "{"], "File": "AMDGPUAsmParser1", "Func": "addBoolRegOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 306, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "Mask1", "[", "<NUM_LIT>", "]", ")", ";", "}", "Mask1", "[", "<NUM_LIT>", "]", "=", "HiIndex", "&", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Mask1", "[", "<NUM_LIT>", "]", "=", "HiIndex", "&", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Mask1", "[", "<NUM_LIT>", "]", "=", "PermMask", "[", "<NUM_LIT>", "]", ";", "Mask1", "[", "<NUM_LIT>", "]", "=", "PermMask", "[", "<NUM_LIT>", "]", ";", "if", "(", "Mask1", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "Mask1", "[", "<NUM_LIT>", "]", "+=", "<NUM_LIT>", ";", "if", "(", "Mask1", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "Mask1", "[", "<NUM_LIT>", "]", "+=", "<NUM_LIT>", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V2", ",", "V1", ",", "&", "Mask1", "[", "<NUM_LIT>", "]", ")", ";", "}", "int", "LoMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "int", "HiMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "int", "*", "MaskPtr", "=", "LoMask", ";", "unsigned", "MaskIdx", "=", "<NUM_LIT>", ";", "unsigned", "LoIdx", "=", "<NUM_LIT>", ";", "unsigned", "HiIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "MaskPtr", "=", "HiMask", ";", "MaskIdx", "=", "<NUM_LIT>", ";", "LoIdx", "=", "<NUM_LIT>", ";", "HiIdx", "=", "<NUM_LIT>", ";", "}", "int", "Idx", "=", "PermMask", "[", "i", "]", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "{", "Locs", "[", "i", "]", "=", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "{", "Locs", "[", "i", "]", "=", "std", "::", "make_pair", "(", "MaskIdx", ",", "LoIdx", ")", ";", "MaskPtr", "[", "LoIdx", "]", "=", "Idx", ";", "LoIdx", "++", ";", "}", "else", "{", "Locs", "[", "i", "]", "=", "std", "::", "make_pair", "(", "MaskIdx", ",", "HiIdx", ")", ";", "MaskPtr", "[", "HiIdx", "]", "=", "Idx", ";", "HiIdx", "++", ";", "}", "}", "SDValue", "LoShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "LoMask", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "HiShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "HiMask", "[", "<NUM_LIT>", "]", ")", ";", "int", "MaskOps", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "Locs", "[", "i", "]", ".", "first", "!=", "-", "<NUM_LIT>", ")", "MaskOps", "[", "i", "]", "=", "Locs", "[", "i", "]"], "ground_truth": [".", "first", "*", "<NUM_LIT>", "+", "Locs", "[", "i", "]", ".", "second", ";"], "File": "X86ISelLowering82", "Func": "LowerVECTOR_SHUFFLE_128v4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 307, "Length": 421, "Cover_Rate": 0.4071566731141199, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PromoteConstant", "::", "computeInsertionPoint", "(", "Instruction", "*", "User", ",", "unsigned", "OpNo", ",", "InsertionPoints", "&", "InsertPts", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "OpNo", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "User", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "Instruction", "*", "InsertionPoint", "=", "findInsertionPoint", "(", "*", "User", ","], "ground_truth": ["OpNo", ")", ";"], "File": "AArch64PromoteConstant14", "Func": "computeInsertionPoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 308, "Length": 63, "Cover_Rate": 0.43448275862068964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "TTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "TS", ")", ";", "TTS", ".", "EmitInstructionLabel", "(", "instructionCount"], "ground_truth": [")", ";"], "File": "TGSIAsmPrinter", "Func": "EmitMCInstruction", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 309, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 310, "Length": 44, "Cover_Rate": 0.5569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "<NUM_LIT>", ")", ")", ";"], "File": "sh", "Func": "sh_disp_addr_displacement", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 311, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpneq_epu32_mask", "(", "__m256i", "__X", ",", "__m256i"], "ground_truth": ["__Y", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_cmpneq_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 312, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "const", "char", "*", "RegName", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "RegNo", ")", ".", "AsmName", ";", "if", "(", "!", "Subtarget", ".", "isDarwin", "(", ")"], "ground_truth": [")", "RegName", "=", "stripRegisterPrefix", "(", "RegName", ")", ";"], "File": "PPCAsmPrinter18", "Func": "printRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 313, "Length": 37, "Cover_Rate": 0.4111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", ";", "case", "<STR_LIT>", ":", "lowerGETGOTAndEmitMCInsts", "(", "MI", ",", "getSubtargetInfo", "(", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "lowerGETFunPLTAndEmitMCInsts", "(", "MI", ",", "getSubtargetInfo", "(", ")", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";", "Lower<ISA_LIT>MachineInstrToMCInst", "(", "&", "*", "I", ",", "TmpInst", ",", "*", "this", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer"], "ground_truth": [",", "TmpInst", ")", ";"], "File": "VEAsmPrinter8", "Func": "emitInstruction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 314, "Length": 91, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", ";", "bool", "IsValid", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm"], "ground_truth": ["(", ")", ",", "VK", ",", "Imm", ")", ";"], "File": "RISCVAsmParser13", "Func": "isSImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 315, "Length": 50, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_andnps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")"], "ground_truth": ["__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_mask_andnot_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 316, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "N"], "ground_truth": ["->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformAddeSubeCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 317, "Length": 49, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2si", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "__vis_fsrl32", "(", "__v2si", "__A", ",", "__v2si", "__B", ")", "{"], "File": "visintrin", "Func": "__vis_fsrl32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 318, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "amd_element_byte_size_t", "getElementByteSizeValue", "(", "unsigned", "Size", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "AMDGPUAsmPrinter", "Func": "getElementByteSizeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 319, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerTruncateToBT", "(", "Op", ",", "CC", ","], "ground_truth": ["dl", ",", "DAG", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerToBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 320, "Length": 30, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UNodeList", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UseN", "=", "*", "I", ";", "assert", "(", "!", "(", "UseN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "OwnerN", "=", "UseN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "UseMI", "=", "OwnerN", ".", "Addr", "->", "getCode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UseMI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";", "int", "UseMOnum", "=", "-", "<NUM_LIT>", ";", "unsigned", "NumOperands", "=", "UseMI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumOperands", "-", "<NUM_LIT>", ";", "++", "j", ")", "{", "const", "MachineOperand", "&", "op", "=", "UseMI", "->", "getOperand"], "ground_truth": ["(", "j", ")", ";"], "File": "HexagonOptAddrMode13", "Func": "processBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 321, "Length": 182, "Cover_Rate": 0.3831578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "TARGET_LINK_STACK", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "("], "ground_truth": ["name", ",", "<STR_LIT>", ")", ";"], "File": "rs6000", "Func": "get_ppc476_thunk_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 322, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ImagePseudoSourceValue", "*", "getImagePSV"], "ground_truth": ["(", ")", "const", "{"], "File": "SIMachineFunctionInfo (2)1", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 323, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>FixFunctionBitcasts", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>OptimizeReturned", "(", ")", ")", ";", "if", "(", "!", "EnableEmException", "&&", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "None", ")", "{", "addPass", "(", "createLowerInvokePass", "(", ")", ")", ";", "addPass", "(", "createUnreachableBlockEliminationPass", "("], "ground_truth": [")", ")", ";"], "File": "WebAssemblyTargetMachine27", "Func": "addIRPasses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 324, "Length": 54, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "flag_pic", "||", "TARGET_FDPIC", ")", "&&", "size", "==", "UNITS_PER_WORD", ")", "{", "if", "(", "GET_CODE", "(", "value", ")", "==", "CONST", "||", "GET_CODE", "(", "value", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "value", ")", "==", "LABEL_REF", ")", "{", "if", "(", "TARGET_FDPIC", "&&", "GET_CODE", "(", "value", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "value", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "value", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true", ";", "}", "else", "if", "(", "TARGET_FDPIC", "&&", "GET_CODE", "(", "value", ")", "==", "CONST", "&&", "frv_function_symbol_referenced_p", "(", "value", ")", ")", "return", "false", ";", "if", "(", "aligned_p", "&&", "!", "TARGET_FDPIC", ")", "{", "static", "int", "label_num", "=", "<NUM_LIT>", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "p", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "label_num", "++", ")", ";", "p", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "buf", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "p", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "FIXUP_SECTION_ASM_OP", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "p", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "}", "assemble_integer_with_op", "(", "<STR_LIT>", ",", "value", ")", ";", "return", "true", ";", "}", "if", "(", "!", "aligned_p", ")", "{", "assemble_integer_with_op", "(", "<STR_LIT>", ","], "ground_truth": ["value", ")", ";"], "File": "frv", "Func": "frv_assemble_integer", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 325, "Length": 205, "Cover_Rate": 0.8686440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vqdmulh_lanev2si", "(", "__a"], "ground_truth": [",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vqdmulh_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 326, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmladavq_p_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmladavq_p_sv16qi", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmladavq_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 327, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "cum", ">=", "ECO32_MAX_PARM_REGS", ")", "words", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "*", "cum", "+", "size", ")", ">", "ECO32_MAX_PARM_REGS", ")", "words", "=", "(", "*", "cum", "+", "size", ")", "-", "ECO32_MAX_PARM_REGS", ";", "else", "words", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "eco32", "Func": "eco32_arg_partial_bytes", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 328, "Length": 39, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBytes", "=", "(", "(", "NumBytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "NumBytes", "+=", "<NUM_LIT>", "*", "nAltivecParamsAtEnd", ";", "}", "NumBytes", "=", "std", "::", "max", "(", "NumBytes", ",", "<ISA_LIT>FrameLowering", "::", "getMinCallFrameSize", "(", "is<ISA_LIT>64", ",", "true", ")", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "unsigned", "TargetAlign", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "NumBytes", "=", "(", "NumBytes", "+", "AlignMask", ")", "&", "~"], "ground_truth": ["AlignMask", ";"], "File": "PPCISelLowering (2)", "Func": "CalculateParameterAndLinkageAreaSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 329, "Length": 97, "Cover_Rate": 0.33797909407665505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "AtStart", "=", "MI", "==", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "MI", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSR"], "ground_truth": [":", "CSI", ")", "{"], "File": "XCoreFrameLowering21", "Func": "restoreCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 330, "Length": 62, "Cover_Rate": 0.3147208121827411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", "||", "size"], "ground_truth": ["==", "-", "<NUM_LIT>", ";"], "File": "c6x", "Func": "c6x_return_in_memory", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 331, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shouldRematerialize", "(", "const", "MachineInstr", "&", "Def", ",", "AliasAnalysis"], "ground_truth": ["&", "AA", ",", "const", "<ISA_LIT>InstrInfo", "*", "TII", ")", "{"], "File": "WebAssemblyRegStackify13", "Func": "shouldRematerialize", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 332, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SIBBase", "sibBaseBase", "=", "<NUM_LIT>", ";", "uint8_t", "index", ",", "base", ";", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "if", "(", "insn", "->", "consumedSIB", ")", "return", "<NUM_LIT>", ";", "insn", "->", "consumedSIB", "=", "TRUE", ";", "switch", "(", "insn", "->", "addressSize", ")", "{", "case", "<NUM_LIT>", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "sibIndexBase", "=", "SIB_INDEX_EAX", ";", "sibBaseBase", "=", "SIB_BASE_EAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "sibIndexBase", "=", "SIB_INDEX_RAX", ";", "sibBaseBase", "=", "SIB_BASE_RAX", ";", "break", ";", "}", "if", "(", "consumeByte", "(", "insn", ",", "&", "insn", "->", "sib", ")", ")", "return", "-", "<NUM_LIT>", ";", "index", "=", "indexFromSIB", "(", "insn", "->", "sib", ")", "|", "(", "xFromREX", "(", "insn", "->", "rexPrefix", ")", "<<", "<NUM_LIT>", ")", ";", "switch", "(", "index", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "sibIndex", "=", "SIB_INDEX_NONE", ";", "break", ";", "default", ":", "insn", "->", "sibIndex", "=", "(", "SIBIndex", ")", "(", "sibIndexBase", "+", "index", ")", ";", "if", "(", "insn", "->", "sibIndex", "==", "SIB_INDEX_sib", "||", "insn", "->", "sibIndex", "==", "SIB_INDEX_sib64", ")", "insn", "->", "sibIndex", "=", "SIB_INDEX_NONE", ";", "break", ";", "}", "switch", "(", "scaleFromSIB", "(", "insn", "->", "sib", ")", ")", "{", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "X86DisassemblerDecoder3", "Func": "readSIB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 333, "Length": 185, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op"], "ground_truth": [".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerTRUNCATE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 334, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "<STR_LIT>", "FPCCToExtend", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "<STR_LIT>", "FPOpToExtend", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "for", "(", "auto", "CC", ":", "FPCCToExtend", ")", "setCondCodeAction", "(", "CC", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "FPOpToExtend", ")", "setOperationAction", "(", "Op", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "if", "(", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "for", "(", "auto", "CC", ":", "FPCCToExtend", ")", "setCondCodeAction", "(", "CC", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "FPOpToExtend", ")", "setOperationAction", "(", "Op", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "hasStdExtA", "(", ")"], "ground_truth": [")", "{"], "File": "RISCVISelLowering26", "Func": "RISCVTargetLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 335, "Length": 352, "Cover_Rate": 0.32805219012115566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__andn_u32", "(", "unsigned", "int", "__X", ",", "unsigned", "int", "__Y", ")", "{", "return", "(", "~", "__X", "&"], "ground_truth": ["__Y", ")", ";"], "File": "bmiintrin", "Func": "__andn_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 336, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "ICmp", ":", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt"], "ground_truth": [":"], "File": "AArch64TargetTransformInfo", "Func": "getIntImmCostInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 337, "Length": 120, "Cover_Rate": 0.3669724770642202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_movdqa64load128_mask", "(", "(", "__v2di", "*", ")", "__P", ","], "ground_truth": ["(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_load_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 338, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LoopDataPrefetchPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "PPCLoopDataPrefetch", "Func": "PPCLoopDataPrefetch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 339, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectBDAddr", "(", "<STR_LIT>", ",", "Addr"], "ground_truth": [",", "Base", ",", "Disp", ")", ";"], "File": "SystemZISelDAGToDAG1", "Func": "selectBDAddr12Pair", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 340, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Slct", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Slct", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "!", "Slct", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "isZeroOrAllOnes", "=", "[", "]", "(", "SDValue", "N", ",", "bool", "AllOnes", ")", "{", "return", "AllOnes", "?", "isAllOnesConstant", "(", "N", ")", ":", "isNullConstant", "(", "N", ")", ";", "}", ";", "bool", "SwapSelectOps", ";", "unsigned", "OpOffset", "=", "Slct", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "TrueVal", "=", "Slct", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ";", "SDValue", "FalseVal", "=", "Slct", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ";", "SDValue", "NonConstantVal", ";", "if", "(", "isZeroOrAllOnes", "(", "TrueVal", ",", "AllOnes", ")", ")", "{", "SwapSelectOps", "=", "false", ";", "NonConstantVal", "=", "FalseVal", ";", "}", "else", "if", "(", "isZeroOrAllOnes", "(", "FalseVal", ",", "AllOnes", ")", ")", "{", "SwapSelectOps", "=", "true", ";", "NonConstantVal", "=", "TrueVal", ";", "}", "else", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "RISCVISelLowering1", "Func": "combineSelectAndUse", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 341, "Length": 150, "Cover_Rate": 0.45592705167173253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "TryFoldLoad", "(", "SDNode", "*", "P", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Index", ")", "{", "if", "(", "<STR_LIT>", "(", "N", ".", "getNode", "(", ")", ")", "&&", "IsLegalToFold", "(", "N", ",", "P", ",", "P", ",", "OptLevel", ")", ")", "return", "SelectAddrRRI20", "(", "P", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Disp", ",", "Index", ")", ";", "return", "false"], "ground_truth": [";"], "File": "SystemZISelDAGToDAG16", "Func": "TryFoldLoad", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 342, "Length": 69, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "function_builder", "::", "apply_predication", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "const", "{", "if", "(", "instance", ".", "base", "->", "has_merge_operand_p", "(", ")", ")", "if", "(", "instance", ".", "pred", "==", "PRED_TYPE_tu", "||", "instance", ".", "pred", "==", "PRED_TYPE_tum", "||", "instance", ".", "pred", "==", "PRED_TYPE_tumu", "||", "instance", ".", "pred", "==", "PRED_TYPE_mu", ")", "argument_types", ".", "quick_insert", "(", "<NUM_LIT>", ",", "return_type", ")", ";", "vector_type_index", "mask_type_index", "=", "function_types", "[", "instance", ".", "type", ".", "index", "]", ".", "type_indexes", "[", "RVV_BASE_mask", "]", ";", "tree", "mask_type", "=", "builtin_types", "[", "mask_type_index", "]", ".", "vector", ";", "if", "(", "instance", ".", "pred", "==", "PRED_TYPE_m", "||", "instance", ".", "pred", "==", "PRED_TYPE_tum", "||", "instance", ".", "pred", "==", "PRED_TYPE_tumu", "||", "instance", ".", "pred", "==", "PRED_TYPE_mu", ")", "argument_types", ".", "quick_insert", "(", "<NUM_LIT>", ",", "mask_type", ")", ";", "if", "(", "instance", ".", "base", "->", "apply_vl_p", "(", ")", ")", "argument_types", ".", "quick_push", "("], "ground_truth": ["size_type_node", ")", ";"], "File": "riscv-vector-builtins", "Func": "apply_predication", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 343, "Length": 146, "Cover_Rate": 0.9931972789115646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "FixupBWInstPass", "::", "tryReplaceCopy", "(", "MachineInstr", "*", "MI", ")", "const", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "auto", "&", "OldDest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "&", "OldSrc", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewDestReg", ";", "if", "(", "!", "getSuperRegDestIfDead", "(", "MI", ",", "NewDestReg", ")", ")", "return", "nullptr", ";", "unsigned", "NewSrcReg", "=", "get<ISA_LIT>SubSuperRegister", "(", "OldSrc", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "auto", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "getSubRegIndex", "(", "NewSrcReg", ",", "OldSrc", ".", "getReg", "(", ")", ")", "!=", "TRI", "->", "getSubRegIndex", "(", "NewDestReg", ",", "OldDest", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "NewSrcReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "OldSrc", ".", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "implicit_operands", "(", ")", ")", "if", "(", "Op", ".", "getReg", "(", ")", "!=", "(", "Op", ".", "isDef", "(", ")", "?", "NewDestReg", ":", "NewSrcReg", ")", ")", "MIB", ".", "add", "(", "Op", ")", ";", "return", "MIB"], "ground_truth": [";"], "File": "X86FixupBWInsts17", "Func": "tryReplaceCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 344, "Length": 205, "Cover_Rate": 0.9855769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "*", "rs6000_alloc_sched_context", "("], "ground_truth": ["void", ")", "{"], "File": "rs6000", "Func": "rs6000_alloc_sched_context", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 345, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InVT", ".", "changeVectorElementTypeToInteger", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cv", ")", ";", "}", "if", "(", "VTSize", ">", "InVTSize", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ","], "ground_truth": ["Ext", ")", ";"], "File": "AArch64ISelLowering10", "Func": "LowerVectorFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 346, "Length": 123, "Cover_Rate": 0.3738601823708207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "FPImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "CreateFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 347, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "GVA", "->", "hasSection", "(", ")", ")", "{", "StringRef", "Section", "=", "GVA", "->", "getSection", "(", ")", ";", "if", "(", "Section", "==", "<STR_LIT>", "||", "Section", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "RISCVTargetObjectFile", "Func": "isGlobalInSmallSection", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 348, "Length": 55, "Cover_Rate": 0.3873239436619718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_rsqrt28_round_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_rsqrt28pd_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512erintrin", "Func": "_mm512_maskz_rsqrt28_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 349, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDoubleRegStore", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "Rt", "&", "<NUM_LIT>", ")", "||", "Rt", "==", "<NUM_LIT>", "||", "Rn", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd"], "ground_truth": ["==", "Rt", "+", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 350, "Length": 141, "Cover_Rate": 0.5802469135802469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_v", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return"], "ground_truth": ["InlineAsm", "::", "Constraint_X", ";"], "File": "X86ISelLowering119", "Func": "getInlineAsmMemConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 351, "Length": 24, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", ",", "TII", ",", "MRI"], "ground_truth": [",", "dl", ")", ";"], "File": "Thumb1FrameInfo", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 352, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "Function", "&", "F"], "ground_truth": [")", "const", "{"], "File": "AMDGPUSubtarget", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 353, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";", "if", "(", "Reg", "=="], "ground_truth": ["<STR_LIT>", ")", "continue", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 354, "Length": 177, "Cover_Rate": 0.6366906474820144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "UseSPE", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "UseSPE", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "UseSPE", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCISelDAGToDAG1", "Func": "getPredicateForSetCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 355, "Length": 72, "Cover_Rate": 0.3130434782608696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "AluCode", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", ",", "ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "ADDC", ")", ".", "Case", "(", "<STR_LIT>", ",", "SUB", ")", ".", "Case", "(", "<STR_LIT>", ",", "SUBB", ")", ".", "Case", "(", "<STR_LIT>", ",", "AND", ")", ".", "Case", "(", "<STR_LIT>", ",", "OR", ")", ".", "Case", "(", "<STR_LIT>", ",", "XOR", ")", ".", "Case", "(", "<STR_LIT>", ","], "ground_truth": ["SHL", ")", ".", "Case", "(", "<STR_LIT>", ",", "SRL", ")", ".", "Case", "(", "<STR_LIT>", ",", "SRA", ")", ".", "Default", "(", "UNKNOWN", ")", ";"], "File": "DLXAluCode", "Func": "stringToDLXAluCode", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 356, "Length": 84, "Cover_Rate": 0.8936170212765957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shiftedInBitsMatter", "(", "RxSBGOperands", "&", "RxSBG", ",", "uint64_t", "Count", ",", "bool", "IsLeft", ")", "{", "uint64_t", "ShiftedIn", "=", "allOnes", "(", "Count", ")", ";", "if", "(", "!", "IsLeft", ")", "ShiftedIn", "<<=", "RxSBG", ".", "BitSize", "-", "Count", ";", "if", "(", "RxSBG", ".", "Rotate", "!=", "<NUM_LIT>", ")", "ShiftedIn", "=", "(", "(", "ShiftedIn", "<<", "RxSBG", ".", "Rotate", ")", "|", "(", "ShiftedIn"], "ground_truth": [">>", "(", "<NUM_LIT>", "-", "RxSBG", ".", "Rotate", ")", ")", ")", ";"], "File": "SystemZISelDAGToDAG10", "Func": "shiftedInBitsMatter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 357, "Length": 68, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "canReserveResourcesForConstExt", "(", "MachineInstr", "*", "MI", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "QII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "TII", ";", "assert", "(", "QII", "->", "isExtended", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "PseudoMI", "=", "MF", "->", "CreateMachineInstr", "(", "QII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "bool", "CanReserve", "=", "ResourceTracker", "->", "canReserveResources", "(", "PseudoMI", ")", ";", "MF", "->", "DeleteMachineInstr", "(", "PseudoMI", ")", ";", "return", "CanReserve"], "ground_truth": [";"], "File": "HexagonVLIWPacketizer17", "Func": "canReserveResourcesForConstExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 358, "Length": 90, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)", "Func": "getDUPLANEOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 359, "Length": 53, "Cover_Rate": 0.6309523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_mulhir_pu32", "(", "__m64", "a"], "ground_truth": [",", "__m64", "b", ")", "{"], "File": "mmintrin", "Func": "_mm_mulhir_pu32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 360, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseMap", "<", "MachineDomTreeNode", "*", ",", "unsigned", ">", "OpenChildren", ";", "WorkList", ".", "push_back", "(", "Node", ")", ";", "do", "{", "Node", "=", "WorkList", ".", "pop_back_val", "(", ")", ";", "Scopes", ".", "push_back", "(", "Node", ")", ";", "const", "std", "::", "vector", "<", "MachineDomTreeNode", "*", ">", "&", "Children", "=", "Node", "->", "getChildren", "(", ")", ";", "OpenChildren", "[", "Node", "]", "=", "Children", ".", "size", "(", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Child", ":", "Children", ")", "WorkList", ".", "push_back", "(", "Child", ")", ";", "}", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Node", ":", "Scopes", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Node", "->", "getBlock", "(", ")", ";", "EnterScope", "("], "ground_truth": ["MBB", ")", ";"], "File": "JVMCopyElision", "Func": "PerformCopyElision", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 361, "Length": 111, "Cover_Rate": 0.7070063694267515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "InitSections", "("], "ground_truth": [")", "{"], "File": "Cpu0AsmStreamer", "Func": "InitSections", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 362, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isCondset", "(", "MI", ")", ")", "continue", ";", "MachineOperand", "&", "S1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "S2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "S1", ".", "isReg", "(", ")", "&&", "!", "S2", ".", "isReg", "(", ")", ")", "continue", ";", "Condsets", ".", "push_back", "(", "MI", ")", ";", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Condsets", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineInstr", "*", "CI", "=", "Condsets", "[", "i", "]", ";", "RegisterRef", "RD", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "RegisterRef", "RP", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "S1", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "S2", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "S1", ".", "isReg", "(", ")", ")", "{", "RegisterRef", "RS", "=", "S1", ";", "MachineInstr", "*", "RDef", "=", "getReachingDefForPred", "(", "RS", ",", "CI", ",", "RP", ".", "Reg", ",", "true", ")", ";", "if", "(", "!", "RDef", "||", "!", "HII", "->", "isPredicable", "(", "RDef", ")", ")", "Done", "=", "coalesceRegisters", "(", "RD", ",", "RegisterRef", "(", "S1"], "ground_truth": [")", ")", ";"], "File": "HexagonExpandCondsets21", "Func": "coalesceSegments", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 363, "Length": 197, "Cover_Rate": 0.5487465181058496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "X86FastISel (2)", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 364, "Length": 107, "Cover_Rate": 0.37809187279151946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "srcregnum", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "src", "=", "getScalarRegisters", "(", "srcregnum", ")", ";", "MachineOperand", "which", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "which", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "Instr", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "copy", "=", "BuildMI", "(", "F", ",", "DL", ",", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "Instr", ")", ")", ",", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "copy", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "src", "[", "which", ".", "getImm", "(", ")", "]", ",", "false", ")", ")", ";", "copies", ".", "push_back", "(", "copy"], "ground_truth": [")", ";"], "File": "VectorElementize", "Func": "createVecExtract", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 365, "Length": 117, "Cover_Rate": 0.823943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float16x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_f16_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 366, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "X", ")", ";", "SDValue", "Diff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "X", ",", "T", ")", ";", "SDValue", "AbsDiff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Diff", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ","], "ground_truth": ["SL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "LowerFROUND32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 367, "Length": 90, "Cover_Rate": 0.3643724696356275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "||", "flag_pic", ">", "<NUM_LIT>", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "symbol", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file"], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "rs6000_elf_asm_out_constructor", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 368, "Length": 36, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FI", "->", "setMustSaveLR", "(", "MustSaveLR", "(", "MF", ",", "LR", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUnused", "(", "LR", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "bool", "Is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "IsELF32_ABI", "=", "Subtarget", ".", "isELF32_ABI", "(", ")", ";", "bool", "IsMachoABI", "=", "Subtarget", ".", "isMachoABI", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "IsELF32_ABI", ")", "{", "int", "FPOffset", "=", "<ISA_LIT>FrameInfo", "::", "getFramePointerSaveOffset", "(", "Is<ISA_LIT>64", ",", "IsMachoABI", ")", ";", "FPSI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "Is<ISA_LIT>64", "?", "<NUM_LIT>"], "ground_truth": [":", "<NUM_LIT>", ",", "FPOffset", ")", ";"], "File": "PPCRegisterInfo23", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 369, "Length": 118, "Cover_Rate": 0.4154929577464789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TPCISelLowering", "Func": "getRegisterByName", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 370, "Length": 118, "Cover_Rate": 0.8489208633093526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 371, "Length": 154, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Offset", "*=", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "break", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "break", ";", "bool", "IsPairedInsn", "=", "isPairedLdSt", "("], "ground_truth": ["MemMI", ")", ";"], "File": "AArch64LoadStoreOptimizer1", "Func": "isMatchingUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 372, "Length": 96, "Cover_Rate": 0.4247787610619469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "addr_helper", ")", ";", "if", "(", "!", "pat"], "ground_truth": [")", "return", "NULL_RTX", ";"], "File": "nds32-intrinsic", "Func": "nds32_expand_builtin_load", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 373, "Length": 33, "Cover_Rate": 0.308411214953271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "frv_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "("], "ground_truth": ["valtype", ")", ",", "RETURN_VALUE_REGNUM", ")", ";"], "File": "frv", "Func": "frv_function_value", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 374, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "<NUM_LIT>", ")", ">=", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", "||", "(", "(", "NumGradients", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "<NUM_LIT>", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")"], "ground_truth": ["}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 375, "Length": 124, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegT", "=", "get<ISA_LIT>RegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "<STR_LIT>", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "<NUM_LIT>", ")", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 376, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs"], "ground_truth": [";"], "File": "SystemZRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 377, "Length": 42, "Cover_Rate": 0.4158415841584158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "Register", "UnusedCarry", "=", "!", "RS", ".", "isRegUsed", "(", "<STR_LIT>", ")", "?", "Register", "(", "RI", ".", "getVCC", "(", ")", ")"], "ground_truth": [":", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC", "(", ")", ",", "I", ",", "<NUM_LIT>", ",", "false", ")", ";"], "File": "SIInstrInfo11", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 378, "Length": 62, "Cover_Rate": 0.4397163120567376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "if", "(", "OffsetOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "Offset", "=", "OffsetOp", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";", "O", "<<", "Offset", ";", "}", "else", "if", "(", "OffsetOp", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "OffsetOp", ".", "getExpr", "(", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "SNESInstPrinter", "Func": "printMemri", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 379, "Length": 78, "Cover_Rate": 0.6554621848739496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "msp430_get_raw_arg_mode", "(", "int", "regno", ")", "{", "return", "(", "regno", "==", "ARG_POINTER_REGNUM", ")", "?", "VOIDmode"], "ground_truth": [":", "Pmode", ";"], "File": "msp4302", "Func": "msp430_get_raw_arg_mode", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 380, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "inverted", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_neon_vbsl", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mask", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands"], "ground_truth": ["[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "arm1", "Func": "arm_expand_vcond", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 381, "Length": 50, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ACPV", "->", "Kind", "==", "Kind", "&&", "ACPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "ACPV", "->", "Modifier", "==", "Modifier", "&&", "ACPV", "->", "LabelId", "==", "LabelId", "&&", "ACPV"], "ground_truth": ["->", "AddCurrentAddress", "==", "AddCurrentAddress", ")", "{"], "File": "ARMConstantPoolValue1", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 382, "Length": 33, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", ";", "for", "(", "auto", "I", "=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Ignore", ".", "insert", "(", "&", "*", "I", ")", ";", "break", ";", "}", "}", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "<STR_LIT>", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ","], "ground_truth": ["TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 383, "Length": 99, "Cover_Rate": 0.4267241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>AbstractMemberAccess", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PreserveDIType", "("], "ground_truth": [")", ")", ";"], "File": "BPFTargetMachine22", "Func": "addIRPasses", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 384, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "UsesHighByteReg", "=", "true", ";", "if", "(", "<STR_LIT>", "(", "Reg", ")", ")", "REX", "|=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", "&&", "STI", ".", "getTargetTriple", "(", ")", ".", "isX32", "(", ")", ")", "{", "const", "auto", "*", "Ref", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "if", "(", "Ref", "&&", "(", "Ref", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", "||", "Ref", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLSDESC", ")", ")", "{", "REX", "|=", "<NUM_LIT>", ";", "}", "}", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "CurOp", "++", ")", "<<", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "CurOp", "++", ")", "<<", "<NUM_LIT>", ";", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "CurOp", "++", ")", "<<", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "CurOp", "++", ")", "<<", "<NUM_LIT>", ";", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "MemOperand", "+", "<STR_LIT>", ")", "<<", "<NUM_LIT>", ";", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "MemOperand", "+", "<STR_LIT>", ")", "<<", "<NUM_LIT>", ";", "CurOp", "+=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "CurOp", "++", ")", "<<", "<NUM_LIT>", ";", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "CurOp", "++", ")", "<<", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "MemOperand", "+", "<STR_LIT>", ")", "<<", "<NUM_LIT>", ";", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "MemOperand", "+", "<STR_LIT>", ")", "<<", "<NUM_LIT>", ";", "CurOp", "+=", "<STR_LIT>", ";", "REX", "|=", "isREXExtendedReg", "(", "MI", ",", "CurOp", "++", ")", "<<", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86MCCodeEmitter27", "Func": "emitREXPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 385, "Length": 323, "Cover_Rate": 0.46208869814020026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "Type", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Externref", ")", ".", "Case", "("], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", "::", "Funcref", ")", ".", "Default", "(", "<STR_LIT>", "::", "Invalid", ")", ";"], "File": "WebAssemblyTypeUtilities", "Func": "parseHeapType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 386, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "initConverters", "(", ")", ";", "bool", "Changed", "=", "false", ";", "DenseSet", "<", "unsigned", ">", "EnclosedEdges", ";", "DenseMap", "<", "MachineInstr", "*", ",", "Closure", "*", ">", "EnclosedInstrs", ";", "std", "::", "vector", "<", "Closure", ">", "Closures", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "count", "(", "Reg", ")", ")"], "ground_truth": ["continue", ";"], "File": "X86DomainReassignment14", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 387, "Length": 96, "Cover_Rate": 0.3028391167192429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "GE", ":", "if", "(", "mep_imm4_operand", "(", "op1", ",", "SImode", ")", ")", "break", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "LT", ",", "tmp", ",", "op0", ",", "op1", ")", ")", ";", "code", "=", "EQ", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "EQ", ":", "case", "NE", ":", "if", "(", "!", "mep_reg_or_imm4_operand", "(", "op1", ",", "SImode", ")", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "LE", ":", "case", "GT", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", "{", "op1", "=", "GEN_INT", "(", "INTVAL", "(", "op1", ")", "+", "<NUM_LIT>", ")", ";", "code", "=", "(", "code", "==", "LE", "?", "LT", ":", "GE", ")", ";", "goto", "restart", ";", "}", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "LT", ",", "tmp", ",", "op1", ",", "op0", ")", ")", ";", "code", "=", "(", "code", "==", "LE", "?", "EQ", ":", "NE", ")", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "LTU", ":", "if", "(", "op1", "==", "const1_rtx", ")", "{", "code", "="], "ground_truth": ["EQ", ";"], "File": "mep", "Func": "mep_expand_cbranch", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 388, "Length": 186, "Cover_Rate": 0.36470588235294116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_max_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_maxsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df"], "ground_truth": [")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_max_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 389, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getTargetBlockAddress", "(", "N", "->", "getBlockAddress", "(", ")", ",", "Ty"], "ground_truth": [",", "N", "->", "getOffset", "(", ")", ",", "Flags", ")", ";"], "File": "CSKYISelLowering", "Func": "getTargetNode", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 390, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_si2ss", "(", "__m128", "__A"], "ground_truth": [",", "int", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_cvt_si2ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 391, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<STR_LIT>", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ")", "const", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "<NUM_LIT>", ";", "const", "unsigned", "ReciprocalDivCost", "=", "<NUM_LIT>", ";", "static", "const", "CostTblEntry", "<", "MVT", ">", "CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "CostTbl", ",", "array_lengthof", "(", "CostTbl", ")", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "CostTbl", "[", "Idx", "]", ".", "Cost", ";", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty"], "ground_truth": [",", "Op1Info", ",", "Op2Info", ")", ";"], "File": "ARMTargetTransformInfo18", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 392, "Length": 450, "Cover_Rate": 0.774526678141136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCMask", "&=", "CCValid", ";", "adjustZeroCmp", "(", "DAG", ",", "IsUnsigned", ",", "CmpOp0", ",", "CmpOp1", ",", "CCMask", ")", ";", "adjustSubwordCmp", "(", "DAG", ",", "IsUnsigned", ",", "CmpOp0", ",", "CmpOp1", ",", "CCMask", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "CCMask", "==", "<STR_LIT>", "||", "CCMask", "==", "<STR_LIT>", "||", "(", "DAG", ".", "SignBitIsZero", "(", "CmpOp0", ")", "&&", "DAG", ".", "SignBitIsZero", "(", "CmpOp1", ")", ")", ")", "ICmpType", "=", "<STR_LIT>", ";", "else", "if", "(", "IsUnsigned", ")", "ICmpType", "=", "<STR_LIT>", ";", "else", "ICmpType", "=", "<STR_LIT>", ";", "}", "if", "(", "shouldSwapCmpOperands", "(", "CmpOp0", ",", "CmpOp1", ",", "ICmpType", ")", ")", "{", "std", "::", "swap", "(", "CmpOp0", ",", "CmpOp1", ")", ";", "CCMask", "=", "(", "(", "CCMask", "&", "<STR_LIT>", ")", "|", "(", "CCMask", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", "|", "(", "CCMask", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", "|", "(", "CCMask", "&", "<STR_LIT>", ")", ")", ";", "}", "adjustForTestUnderMask", "(", "DAG", ",", "Opcode", ",", "CmpOp0", ",", "CmpOp1", ",", "CCValid", ",", "CCMask", ","], "ground_truth": ["ICmpType", ")", ";"], "File": "SystemZISelLowering103", "Func": "emitCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 393, "Length": 154, "Cover_Rate": 0.456973293768546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_u64", "(", "uint64x1_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vreinterpret_s64_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 394, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbicq_m_fv4sf", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vbicq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 395, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRPairnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "if", "(", "(", "RegNo", "&", "<NUM_LIT>", ")", "||", "RegNo", ">", "<NUM_LIT>", ")", "return"], "ground_truth": ["MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler22", "Func": "DecodeGPRPairnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 396, "Length": 70, "Cover_Rate": 0.9210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_paddsb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "__W", ","], "ground_truth": ["(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_adds_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 397, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "findOneNVVMAnnotation", "(", "&", "F", ",", "<STR_LIT>", ","], "ground_truth": ["x", ")", ";"], "File": "NVPTXUtilities (2)1", "Func": "getMaxNTIDx", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 398, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getTotalNumVGPRs", "(", ")", "const", "{", "return", "<STR_LIT>", "::", "getTotalNumVGPRs", "(", "this"], "ground_truth": [")", ";"], "File": "AMDGPUSubtarget101", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 399, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isPostRA", "(", "postRA", ")", ",", "PacketNum", "(", "<NUM_LIT>", ")", ",", "MF", "(", "SchedDAG", "->", "MF", ")", ",", "ST", "(", "SchedDAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "Resources", "(", "SchedDAG", "->", "MF", ".", "getSubtarget", "<"], "ground_truth": ["<ISA_LIT>Subtarget", ">", "(", ")", ".", "createDFAPacketizer", "(", "II", ")", ")", ",", "DAG", "(", "SchedDAG", ")", "{"], "File": "TPCHazardRecognizer", "Func": "TPCHazardRecognizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 400, "Length": 55, "Cover_Rate": 0.7051282051282052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vcmpequw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector"], "ground_truth": ["signed", "int", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_vcmpequw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 401, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ExtOpNum", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isBlockAddress", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "return", "true", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "MinValue", "=", "getMinValue"], "ground_truth": ["(", "MI", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "isConstExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 402, "Length": 90, "Cover_Rate": 0.430622009569378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isShiftedInt", "<", "N", ",", "S", ">", "(", "minConstant", "(", "MCI"], "ground_truth": [",", "Index", ")", ")", ";"], "File": "HexagonMCInstrInfo", "Func": "inSRange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 403, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_V16QImode", ":", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "if", "(", "TARGET_P9_VECTOR", ")", "emit_insn", "(", "gen_vsx_ld_elemrev_v16qi_internal", "(", "reg", ",", "mem", ")", ")", ";", "else", "{", "rtx", "reg_v2di", "=", "simplify_gen_subreg", "(", "V2DImode", ",", "reg", ",", "V16QImode", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "rtx", "mem_v2di", "=", "gen_rtx_MEM", "(", "V2DImode", ",", "addr", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "mem_v2di", ",", "mem", ")", ";", "set_mem_size", "(", "mem", ",", "GET_MODE_SIZE", "(", "V2DImode", ")", ")", ";", "emit_insn", "(", "gen_vsx_ld_elemrev_v2di", "(", "reg_v2di", ",", "mem_v2di", ")", ")", ";", "}", "}", "else", "emit_insn", "(", "gen_vsx_movv2di_64bit", "(", "reg", ",", "mem", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "E_DImode", ":", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "emit_insn", "(", "gen_zero_extendqidi2", "(", "reg", ",", "mem", ")", ")", ";", "break", ";", "case", "E_HImode", ":", "{", "rtx", "src", "=", "mem", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "src", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "emit_insn", "(", "gen_bswaphi2", "(", "src", ",", "mem", ")", ")", ";", "}", "emit_insn", "(", "gen_zero_extendhidi2", "(", "reg", ",", "src", ")", ")", ";", "break", ";", "}", "case", "E_SImode", ":", "{", "rtx", "src", "=", "mem", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "src", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_bswapsi2", "(", "src", ",", "mem", ")", ")", ";", "}", "emit_insn", "(", "gen_zero_extendsidi2", "(", "reg", ",", "src", ")", ")", ";", "}", "break", ";", "case", "E_DImode", ":", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_bswapdi2", "(", "reg", ",", "mem", ")", ")", ";", "else", "emit_insn", "(", "gen_movdi", "(", "reg", ",", "mem", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "E_SImode", ":", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "emit_insn", "(", "gen_zero_extendqisi2", "(", "reg", ",", "mem", ")", ")", ";", "break", ";", "case", "E_HImode", ":", "{", "rtx", "src", "=", "mem", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "src", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "emit_insn", "(", "gen_bswaphi2", "(", "src", ",", "mem", ")", ")", ";", "}", "emit_insn", "(", "gen_zero_extendhisi2", "(", "reg", ",", "src", ")", ")", ";", "break", ";", "}", "case", "E_SImode", ":", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_bswapsi2", "(", "reg", ",", "mem", ")", ")", ";", "else", "emit_insn", "(", "gen_movsi", "(", "reg", ",", "mem", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "rs6000-string", "Func": "do_load_for_compare", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 404, "Length": 388, "Cover_Rate": 0.8622222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ",", "TV", ",", "FV", ")", ";", "}", "SDValue", "Cmp", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "if", "(", "Sel1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sel1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ",", "Sel1", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "RHS", ",", "LHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerSELECT_CC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 405, "Length": 395, "Cover_Rate": 0.39818548387096775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "&", "Out", "=", "Outs", "[", "i", "]", ";", "if", "(", "Out", ".", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "VT", "=", "Out", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "<STR_LIT>", "NewOut", "=", "Out", ";", "NewOut", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "="], "ground_truth": ["Chain", ";"], "File": "SIISelLowering95", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 406, "Length": 376, "Cover_Rate": 0.6596491228070176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_mask_blend_ph", "(", "__mmask8", "__U", ",", "__m128h", "__A", ",", "__m128h", "__W", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_blend_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 407, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "GVSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", "+", "GVSym", "->", "getName", "(", ")", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "if", "(", "GVSym", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'$'", ")", "O", "<<", "*", "GVSym", ";", "else", "O", "<<", "'('", "<<", "*", "GVSym", "<<", "')'", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "TempNameStr", ";", "TempNameStr", "+=", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "TempNameStr", "+=", "StringRef", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "GetExternalSymbolSymbol", "(", "TempNameStr", ".", "str", "(", ")", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "TempNameStr", ".", "erase", "(", "TempNameStr", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "TempNameStr", ".", "end", "(", ")", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "OutContext", ".", "GetOrCreateSymbol", "(", "TempNameStr", ".", "str", "(", ")", ")", ",", "true", ")", ";", "}", "SymToPrint", "=", "StubSym", ".", "getPointer", "(", ")", ";", "}", "else", "{", "SymToPrint", "=", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "if", "(", "SymToPrint", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]"], "ground_truth": ["!=", "'$'", ")", "O", "<<", "*", "SymToPrint", ";"], "File": "X86AsmPrinter107", "Func": "printSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 408, "Length": 473, "Cover_Rate": 0.5232300884955752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "&", "Hi", ",", "<NUM_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 409, "Length": 214, "Cover_Rate": 0.42376237623762375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_altivec_stvebx", "(", "(", "vector", "signed", "char", ")", "a1", ","], "ground_truth": ["a2", ",", "(", "void", "*", ")", "a3", ")", ";"], "File": "altivec4", "Func": "vec_stvebx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 410, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "hasLEAOffset", "(", "const", "MachineOperand", "&", "Offset", ")", "{", "return", "(", "Offset", ".", "isImm", "(", ")", "&&", "Offset", ".", "getImm", "("], "ground_truth": [")", "!=", "<NUM_LIT>", ")", "||", "Offset", ".", "isGlobal", "(", ")", ";"], "File": "X86FixupLEAs (2)2", "Func": "hasLEAOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 411, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "ToMask", ",", "FromMask", ";", "SDValue", "From", "=", "ParseBFI", "(", "N", ",", "ToMask", ",", "FromMask", ")", ";", "SDValue", "To", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V", "=", "To", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "APInt", "NewToMask", ",", "NewFromMask", ";", "SDValue", "NewFrom", "=", "ParseBFI", "(", "V", ".", "getNode", "(", ")", ",", "NewToMask", ","], "ground_truth": ["NewFromMask", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "FindBFIToCombineWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 412, "Length": 68, "Cover_Rate": 0.4503311258278146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getStubFactory", "(", ")", "==", "NULL", ")", "return", "false", ";", "getStubFactory", "(", ")", "->", "addPrototype", "(", "new", "<ISA_LIT>LA25Stub", "(", "*", "this", ")"], "ground_truth": [")", ";"], "File": "MipsLDBackend", "Func": "initTargetStubs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 413, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseLiteralValues", "(", "unsigned", "Size", ",", "SMLoc", "L", ")", "{", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "("], "ground_truth": ["Value", ")", ")", "return", "true", ";"], "File": "MSP430AsmParser", "Func": "ParseLiteralValues", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 414, "Length": 42, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ArgumentMove", "(", ")", "{", "return", "new", "<ISA_LIT>ArgumentMove"], "ground_truth": ["(", ")", ";"], "File": "TVMArgumentMove", "Func": "createTVMArgumentMove", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 415, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")"], "ground_truth": [")", ";"], "File": "mprocRegisterInfo", "Func": "getReservedRegs", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 416, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "++", "cum", "->", "words", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "cum", "->", "words", "+=", "<NUM_LIT>", ";", "else", "++", "cum", "->", "words", ";", "}", "else", "{", "cum", "->", "words", "+=", "(", "mode", "!=", "BLKmode", "?", "ROUND_ADVANCE", "(", "GET_MODE_SIZE", "(", "mode", ")", ")"], "ground_truth": [":", "ROUND_ADVANCE", "(", "int_size_in_bytes", "(", "type", ")", ")", ")", ";"], "File": "sparc3", "Func": "function_arg_advance", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 417, "Length": 67, "Cover_Rate": 0.3850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "red_partition", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "<STR_LIT>", ",", "REGNO", "(", "cfun", "->", "machine", "->", "red_partition", ")", ",", "vector_red_partition", ")", ";", "}", "gcc_assert", "(", "vector_red_partition", "*", "nvptx_mach_max_workers", "(", ")", "<=", "vector_red_size", ")", ";", "fprintf", "(", "file"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "nvptx", "Func": "nvptx_init_axis_predicate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 418, "Length": 70, "Cover_Rate": 0.44025157232704404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->"], "ground_truth": ["getStackPtrOffsetReg", "(", ")", ";"], "File": "AMDGPURegisterInfo24", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 419, "Length": 52, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "frv_function_arg_1", "(", "cum", ",", "arg", ","], "ground_truth": ["false", ")", ";"], "File": "frv", "Func": "frv_function_arg", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 420, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "OperandToKeep", ";", "i", "--", ")", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "if", "(", "LII", ".", "SetCR", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "LII", ".", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "LII", ".", "Imm", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "MI", ".", "setDesc", "(", "get", "(", "LII", ".", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "LII"], "ground_truth": [".", "Imm", ")", ";"], "File": "PPCInstrInfo57", "Func": "replaceInstrWithLI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 421, "Length": 125, "Cover_Rate": 0.7668711656441718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TM", ".", "isELFv2ABI", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "PPCTargetTransformInfo1", "Func": "shouldBuildRelLookupTables", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 422, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "PersonalitySym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "PersonalitySym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NONE", ",", "getContext", "(", ")", ")", ";", "AddValueSymbols", "(", "PersonalityRef", ")"], "ground_truth": [";"], "File": "ARMELFStreamer15", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 423, "Length": 39, "Cover_Rate": 0.42391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sub", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sub", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SubOp0", "=", "Sub", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SubOp1", "=", "Sub", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "SubOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "SubOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SubOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SubOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ".", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "int", "EltToExtract", "=", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "ConstNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstNode", "||", "ConstNode", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EltToExtract", "=", "EltToExtract", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Bitcast", "=", "DCI", ".", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Bitcast", ",", "DCI", ".", "DAG", ".", "getTargetConstant", "(", "EltToExtract", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "PPCISelLowering100", "Func": "combineTRUNCATE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 424, "Length": 320, "Cover_Rate": 0.7239819004524887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "ModulePass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "SPIRVPreTranslationLegalizer", "Func": "getAnalysisUsage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 425, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "(", "Imm5", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|"], "ground_truth": ["Rn", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 426, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "visium_class_likely_spilled_p", "(", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ")", "{", "return", "false"], "ground_truth": [";"], "File": "visium", "Func": "visium_class_likely_spilled_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 427, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream"], "ground_truth": ["&", "OS", ")", "const", "override", "{"], "File": "SystemZMCAsmBackend13", "Func": "createObjectWriter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 428, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ValVT", ".", "getFixedSizeInBits", "(", ")", "<", "LocVT", ".", "getFixedSizeInBits", "(", ")", ")", ";", "if", "(", "Flags", ".", "isSExt", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG"], "ground_truth": [".", "getValueType", "(", "ValVT", ")", ")", ";"], "File": "PPCISelLowering109", "Func": "truncateScalarIntegerArg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 429, "Length": 45, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<ISA_LIT>ValToCondCode", "(", "cf", ",", "isIntegerBCKind", "(", "MI", ")", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "VEDisassembler1", "Func": "DecodeCCOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 430, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LROpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "LROpOut", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "LROpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "{", "FPOpOut", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "FPOpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "FPOpOut", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "FPOpOut", ".", "getNode"], "ground_truth": ["(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering130", "Func": "EmitTailCallLoadFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 431, "Length": 96, "Cover_Rate": 0.5962732919254659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "op0_preserve_value", "&&", "GET_CODE", "(", "*", "op0", ")", "==", "FLOAT", "&&", "MEM_P", "(", "XEXP", "(", "*", "op0", ",", "<NUM_LIT>", ")", ")", "&&", "REG_P", "(", "*", "op1", ")", ")", "{", "enum", "rtx_code", "scode", "=", "swap_condition", "(", "(", "enum", "rtx_code", ")", "*", "code"], "ground_truth": [")", ";"], "File": "i386", "Func": "ix86_canonicalize_comparison", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 432, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m1", "+", "__m2"], "ground_truth": [")", ";"], "File": "mmintrin", "Func": "_mm_add_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 433, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ","], "ground_truth": ["ResultReg", ")", ";"], "File": "X86FastISel52", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 434, "Length": 45, "Cover_Rate": 0.3383458646616541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_compress_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_compressdi128_mask", "(", "(", "__v2di", ")", "__A", ","], "ground_truth": ["(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_compress_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 435, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorrq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vorrq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 436, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpRef", "R", "=", "shuffp1", "(", "ShuffleMask", "(", "MaskR", ")", ",", "Vb", ",", "Results", ")", ";", "if", "(", "!", "L", ".", "isValid", "(", ")", "||", "!", "R", ".", "isValid", "(", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "Bytes", "(", "VecLen", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "++", "I", ")", "{", "if", "(", "MaskL", "[", "I", "]", "!=", "-", "<NUM_LIT>", ")", "Bytes", "[", "I", "]", "=", "<NUM_LIT>", ";", "}", "return", "vmuxp", "(", "Bytes", ",", "L", ",", "R", ",", "Results"], "ground_truth": [")", ";"], "File": "HexagonISelDAGToDAGHVX1", "Func": "shuffp2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 437, "Length": 94, "Cover_Rate": 0.3884297520661157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "Bytes", ")", "{", "CalleeSavedFrameSize", "=", "Bytes"], "ground_truth": [";"], "File": "GBZ80MachineFunctionInfo", "Func": "setCalleeSavedFrameSize", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 438, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmplt_epu64_mask", "("], "ground_truth": ["__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_cmplt_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 439, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "body", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", ")", ";", "rtx", "mem", "=", "SET_DEST", "(", "body", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "rtx", "and_operation", "=", "find_alignment_op", "(", "insn", ",", "base_reg", ")", ";", "if", "(", "and_operation", "!=", "<NUM_LIT>", ")", "{", "rtx", "src_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "recombine_stvx_pattern", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 440, "Length": 78, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "sibcall", "&&", "!", "TARGET_64BIT", "&&", "ix86_force_align_arg_pointer", "&&", "crtl", "->", "stack_alignment_estimated", "==", "<NUM_LIT>", ")", "incoming_stack_boundary", "=", "MIN_STACK_BOUNDARY", ";", "else", "incoming_stack_boundary", "=", "ix86_default_incoming_stack_boundary", ";", "if", "(", "incoming_stack_boundary", ">", "MIN_STACK_BOUNDARY", "&&", "lookup_attribute", "(", "ix86_force_align_arg_pointer_string", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", ")", "incoming_stack_boundary", "=", "MIN_STACK_BOUNDARY", ";", "if", "(", "incoming_stack_boundary", "<", "crtl", "->", "parm_stack_boundary", ")", "incoming_stack_boundary", "=", "crtl", "->", "parm_stack_boundary", ";", "if", "(", "incoming_stack_boundary", ">", "MAIN_STACK_BOUNDARY", "&&", "DECL_NAME", "(", "current_function_decl", ")", "&&", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", "&&", "DECL_FILE_SCOPE_P", "(", "current_function_decl"], "ground_truth": [")", ")", "incoming_stack_boundary", "=", "MAIN_STACK_BOUNDARY", ";"], "File": "i3864", "Func": "ix86_minimum_incoming_stack_boundary", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 441, "Length": 91, "Cover_Rate": 0.7844827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ")", ";", "if", "(", "info", ".", "reg_offset", "==", "MAX_ARGS_IN_REGISTERS", ")", "return", "NULL", ";", "if", "(", "TARGET_NEWABI", "&&", "TARGET_HARD_FLOAT", "&&", "arg", ".", "named", "&&", "arg", ".", "type", "!=", "<NUM_LIT>", "&&", "TREE_CODE", "(", "arg", ".", "type", ")", "==", "RECORD_TYPE", "&&", "TYPE_SIZE_UNIT", "(", "arg", ".", "type", ")", "&&", "tree_fits_uhwi_p", "(", "TYPE_SIZE_UNIT", "(", "arg", ".", "type", ")", ")", ")", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "arg", ".", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", "&&", "SCALAR_FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", "&&", "TYPE_PRECISION", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "BITS_PER_WORD", "&&", "tree_fits_shwi_p", "(", "bit_position", "(", "field", ")", ")", "&&", "int_bit_position", "(", "field", ")", "%", "BITS_PER_WORD", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "field", "!=", "<NUM_LIT>", ")", "{", "unsigned", "int", "i", ";", "HOST_WIDE_INT", "bitpos", ";", "rtx", "ret", ";", "ret", "=", "gen_rtx_PARALLEL", "(", "arg", ".", "mode", ",", "rtvec_alloc", "(", "info", ".", "reg_words", ")", ")", ";", "bitpos", "=", "<NUM_LIT>", ";", "field", "=", "TYPE_FIELDS", "(", "arg", ".", "type", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "info", ".", "reg_words", ";", "i", "++", ")", "{", "rtx", "reg", ";", "bool", "zero_width_field_abi_change", "=", "false", ";", "for", "(", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "DECL_FIELD_CXX_ZERO_WIDTH_BIT_FIELD", "(", "field", ")", ")", "continue", ";", "if", "(", "DECL_SIZE", "(", "field", ")", "&&", "integer_zerop", "(", "DECL_SIZE", "(", "field", ")", ")", ")", "{", "zero_width_field_abi_change", "=", "true", ";", "continue", ";", "}", "if", "(", "int_bit_position", "(", "field", ")", ">=", "bitpos", ")", "break", ";", "}", "if", "(", "field", "&&", "int_bit_position", "(", "field", ")", "==", "bitpos", "&&", "SCALAR_FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", "&&", "TYPE_PRECISION", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "BITS_PER_WORD", ")", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "FP_ARG_FIRST", "+", "info", ".", "reg_offset", "+", "i", ")", ";", "else", "{", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "GP_ARG_FIRST", "+", "info", ".", "reg_offset", "+", "i", ")", ";", "zero_width_field_abi_change", "=", "false", ";", "}", "if", "(", "zero_width_field_abi_change", "&&", "warn_psabi", ")", "{", "static", "unsigned", "last_reported_type_uid", ";", "unsigned", "uid", "=", "TYPE_UID", "(", "TYPE_MAIN_VARIANT", "(", "arg", ".", "type", ")", ")", ";", "if", "(", "uid", "!=", "last_reported_type_uid", ")", "{", "static", "const", "char", "*", "url", "=", "CHANGES_ROOT_URL", "<STR_LIT>", ";", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "url", ")", ";", "last_reported_type_uid", "=", "uid", ";", "}", "}", "XVECEXP", "(", "ret", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode"], "ground_truth": [",", "reg", ",", "GEN_INT", "(", "bitpos", "/", "BITS_PER_UNIT", ")", ")", ";"], "File": "mips", "Func": "mips_function_arg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 442, "Length": 428, "Cover_Rate": 0.6359583952451708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitterEL", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "true"], "ground_truth": [")", ";"], "File": "SICMCCodeEmitter", "Func": "createSICMCCodeEmitterEL", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 443, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadInstrs", ";", "ArtCombiner", ".", "tryCombineUnmergeValues", "(", "MI", ",", "DeadInstrs", ",", "UpdatedDefs", ",", "Observer", ")", ";", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI"], "ground_truth": ["->", "eraseFromParent", "(", ")", ";"], "File": "MipsRegisterBankInfo10", "Func": "combineAwayG_UNMERGE_VALUES", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 444, "Length": 36, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtps2uqq512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ",", "__R", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvt_roundps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 445, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAddSubSExt", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "return", "N0", "->", "hasOneUse", "(", ")", "&&", "N1", "->", "hasOneUse", "(", ")", "&&", "isSignExtended", "(", "N0", ",", "DAG"], "ground_truth": [")", "&&", "isSignExtended", "(", "N1", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isAddSubSExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 446, "Length": 90, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "final_sequence", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "final_sequence", ")", "{", "rtx", "delay", "=", "NEXT_INSN", "(", "insn", ")", ";", "gcc_assert", "(", "delay", ")", ";", "output_restore", "(", "PATTERN", "(", "delay", ")", ")", ";", "PATTERN", "(", "delay", ")", "=", "gen_blockage", "(", ")", ";", "INSN_CODE", "(", "delay", ")", "=", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "sparc3", "Func": "output_sibcall", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 447, "Length": 72, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SCRATCH", "!=", "GET_CODE", "(", "scratch", ")", "&&", "HImode", "==", "GET_MODE", "(", "scratch", ")", "&&", "QImode", "==", "move_mode", ")", "scratch", "=", "simplify_gen_subreg", "(", "move_mode", ",", "scratch", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "move_size", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "offset", "=", "(", "num", ">>", "<NUM_LIT>", ")", "/", "move_size", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "move_size", ";", "if", "(", "mode", "==", "HImode", "&&", "same_reg", ")", "{", "rtx", "src", ",", "dst", ";", "src", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "dst", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "dst", ",", "src", ")", ")", "{", "emit_move_insn", "(", "dst", ",", "gen_rtx_XOR", "(", "QImode", ",", "dst", ",", "src", ")", ")", ";", "emit_move_insn", "(", "src", ",", "gen_rtx_XOR", "(", "QImode", ",", "src", ",", "dst", ")", ")", ";", "emit_move_insn", "(", "dst", ",", "gen_rtx_XOR", "(", "QImode", ",", "dst", ",", "src", ")", ")", ";", "}", "}", "else", "{", "struct", "{", "rtx", "src", ",", "dst", ";", "int", "links", ";", "}", "move", "[", "MAX_SIZE", "+", "<NUM_LIT>", "]", ";", "int", "blocked", ",", "moves", ";", "gcc_assert", "(", "size", "<=", "MAX_SIZE", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "{", "int", "from", "=", "i", ";", "int", "to", "=", "(", "from", "+", "offset", ")", "%", "size", ";", "move", "[", "i", "]", ".", "src", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "from", "*", "move_size", ")", ";", "move", "[", "i", "]", ".", "dst", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "to", "*", "move_size", ")", ";", "move", "[", "i", "]", ".", "links", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "overlapped", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "if", "(", "reg_overlap_mentioned_p", "(", "move", "[", "i", "]", ".", "dst", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "size", ";", "j", "++", ")", "if", "(", "j", "!=", "i", "&&", "rtx_equal_p", "(", "move", "[", "j", "]", ".", "src", ",", "move", "[", "i", "]", ".", "dst", ")", ")", "{", "move", "[", "i", "]", ".", "links", "=", "j", ";", "break", ";", "}", "blocked", "=", "-", "<NUM_LIT>", ";", "moves", "=", "<NUM_LIT>", ";", "do", "{", "blocked", "=", "-", "<NUM_LIT>", ";", "moves", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "if", "(", "move", "[", "i", "]", "."], "ground_truth": ["src", "!=", "NULL_RTX", ")", "{"], "File": "avr", "Func": "avr_rotate_bytes", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 448, "Length": 411, "Cover_Rate": 0.5584239130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCPredicates11", "Func": "getSwappedPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 449, "Length": 87, "Cover_Rate": 0.3107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "BPFMCTargetDesc1", "Func": "createBPFMCInstPrinter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 450, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_ABS_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_ABS_LO", ",", "<STR_LIT>", "}", ",", "}", ";", "return", "makeArrayRef", "(", "Flags"], "ground_truth": [")", ";"], "File": "M88kInstrInfo", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 451, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "MipsISelLowering109", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 452, "Length": 88, "Cover_Rate": 0.44221105527638194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsOnlyPredicatedOn", "(", "MachineInstr", "*", "MI", ")", "const", "{", "return", "IsPredicatedOn", "(", "MI", ")", "&&", "VPST", "->", "Predicates", ".", "size", "(", ")"], "ground_truth": ["==", "<NUM_LIT>", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsOnlyPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 453, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "TheDirectXTarget", ";", "return"], "ground_truth": ["TheDirectXTarget", ";"], "File": "DirectXTargetInfo", "Func": "getTheDirectXTarget", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 454, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_vmaxsw", "(", "vector", "signed", "int", "a1", ","], "ground_truth": ["vector", "signed", "int", "a2", ")", "{"], "File": "altivec4", "Func": "vec_vmaxsw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 455, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaq", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "int32_t", "__c", ")", "{", "return", "__arm_vmlaq_n_s32", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vmlaq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 456, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VT", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "!", "VT", ".", "isSimple", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel23", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 457, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", "->", "add", "(", "create<ISA_LIT>BranchSelectionPass"], "ground_truth": ["(", ")", ")", ";"], "File": "MSP430TargetMachine30", "Func": "addPreEmitPass", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 458, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind"], "ground_truth": ["==", "k_TraceSyncBarrierOpt", ";"], "File": "ARMAsmParser (2)3", "Func": "isTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 459, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MF", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SIFrameLowering24", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 460, "Length": 41, "Cover_Rate": 0.36283185840707965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return"], "ground_truth": ["Cost", ";"], "File": "AArch64TargetTransformInfo20", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 461, "Length": 208, "Cover_Rate": 0.3449419568822554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgTypes", ".", "push_back", "(", "ImageSizeType", ")", ";", "ArgMD", "[", "<NUM_LIT>", "]", "=", "ArgMD", "[", "<NUM_LIT>", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageSizeArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "ArgTypes", ".", "push_back", "(", "ImageFormatType", ")", ";", "ArgMD", "[", "<NUM_LIT>", "]", "=", "ArgMD", "[", "<NUM_LIT>", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageFormatArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "Modified", "=", "true", ";", "}", "if", "(", "!", "Modified", ")", "{", "return", "std", "::", "make_tuple", "(", "nullptr", ",", "nullptr", ")", ";", "}", "auto", "NewFT", "=", "FunctionType", "::", "get", "(", "FT", "->", "getReturnType", "(", ")", ",", "ArgTypes", ",", "false", ")", ";", "auto", "NewF", "=", "Function", "::", "Create", "(", "NewFT", ",", "F", "->", "getLinkage", "(", ")", ",", "F", "->", "getAddressSpace", "(", ")", ",", "F", "->", "getName", "(", ")", ")", ";", "ValueToValueMapTy", "VMap", ";", "auto", "NewFArgIt", "=", "NewF"], "ground_truth": ["->", "arg_begin", "(", ")", ";"], "File": "R600OpenCLImageTypeLoweringPass10", "Func": "addImplicitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 462, "Length": 148, "Cover_Rate": 0.3162393162393162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "case", "FusionFeature", "::", "FK_SldiAdd", ":", "return", "(", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "||", "(", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "case", "FusionFeature", "::", "FK_RotateLeftXor", ":", "return", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_RotateRightXor", ":", "return", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_LoadCmp1", ":", "case", "FusionFeature", "::", "FK_LoadCmp2", ":", "{", "const", "MachineOperand", "&", "BT", "=", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "isReg", "(", ")", "||", "(", "!", "Register", "::", "isVirtualRegister", "(", "BT", ".", "getReg", "(", ")", ")", "&&", "BT", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "SecondMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "case", "FusionFeature", "::", "FK_LoadCmp3", ":", "{", "const", "MachineOperand", "&", "BT", "=", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "isReg", "(", ")", "||", "(", "!", "Register", "::", "isVirtualRegister", "(", "BT", ".", "getReg", "(", ")", ")", "&&", "BT", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "case", "FusionFeature", "::", "FK_ZeroMoveCTR", ":", "return", "(", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_ZeroMoveLR", ":", "return", "(", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::"], "ground_truth": ["FK_AddisAddi", ":", "{"], "File": "PPCMacroFusion1", "Func": "checkOpConstraints", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 463, "Length": 356, "Cover_Rate": 0.41061130334486734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", ")", "Resources", "->", "reserveResources", "(", "*", "MI", ")", ";", "CurrentPacket", ".", "push_back", "(", "SU", ")"], "ground_truth": [";"], "File": "TPCHazardRecognizer", "Func": "reserveResources", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 464, "Length": 24, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "it", "=", "std", "::", "find", "(", "RealNext", "->", "getChildren", "(", ")", "->", "begin", "(", ")", ",", "RealNext", "->", "getChildren", "(", ")", "->", "end", "(", ")", ",", "LoopHead", ")", ";", "if", "(", "it", "!=", "RealNext", "->", "getChildren", "(", ")", "->", "end", "(", ")", ")"], "ground_truth": ["RealNext", "->", "eraseFromChildren", "(", "it", ")", ";"], "File": "TPCCostModelEmitter", "Func": "connectCircuit", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 465, "Length": 51, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addAM2OffsetImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "<STR_LIT>", "AddSub", "=", "Val", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Val", "==", "INT32_MIN", ")"], "ground_truth": ["Val", "=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 466, "Length": 73, "Cover_Rate": 0.5615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_haddps", "(", "(", "__v4sf", ")", "__X", ",", "(", "__v4sf"], "ground_truth": [")", "__Y", ")", ";"], "File": "pmmintrin", "Func": "_mm_hadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 467, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGLM", "(", ")"], "ground_truth": ["const", "{"], "File": "X86Subtarget11", "Func": "isGLM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 468, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "char", "csky_class_max_nregs", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", ")", "{", "if", "(", "rclass", "==", "V_REGS", ")", "return", "<NUM_LIT>", ";", "else", "return", "CSKY_NUM_REGS"], "ground_truth": ["(", "mode", ")", ";"], "File": "csky", "Func": "csky_class_max_nregs", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 469, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_inserti64x2", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m128i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_inserti64x2_512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__imm", ",", "(", "__v8di", ")"], "ground_truth": ["__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_inserti64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 470, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{", "HasScatteredSymbols", "="], "ground_truth": ["true", ";"], "File": "MBlazeAsmBackend3", "Func": "ELFMBlazeAsmBackend", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 471, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "S", "=", "dyn_cast", "<", "MCSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "MCSym", "=", "S", "->", "getMCSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "BlockAddressSDNode", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "BlockAddr", "=", "BA", "->", "getBlockAddress", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "BA", "->", "getTargetFlags", "(", ")", ";", "Offset", "=", "BA", "->", "getOffset", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "foldOffsetIntoAddress", "(", "Offset", ","], "ground_truth": ["AM", ")", ")", "{"], "File": "X86ISelDAGToDAG1", "Func": "matchWrapper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 472, "Length": 171, "Cover_Rate": 0.38169642857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>32r2", "(", ")", "const", "{", "return", "(", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "hasMips32r2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 473, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm1", "(", ")", "const", "{", "return", "isUImm", "<", "<NUM_LIT>"], "ground_truth": [">", "(", ")", ";"], "File": "CSKYAsmParser", "Func": "isUImm1", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 474, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return"], "ground_truth": ["false", ";"], "File": "SHUXIAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 475, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "V128", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return"], "ground_truth": ["<STR_LIT>", "::", "EXCEPT_REF", ";"], "File": "WebAssemblyAsmParser11", "Func": "parseType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 476, "Length": 46, "Cover_Rate": 0.36220472440944884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "CReg", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "{", "return", "false", ";", "}", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op0Reg", "==", "<NUM_LIT>", ")", "return"], "ground_truth": ["false", ";"], "File": "X86FastISel10", "Func": "X86SelectShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 477, "Length": 165, "Cover_Rate": 0.3353658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "State", ".", "isVarArg", "(", ")", "||", "ValNo", ">", "<NUM_LIT>", "||", "State", ".", "getFirstUnallocated", "(", "F32Regs", ",", "FloatRegsSize", ")", "!=", "ValNo", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "<STR_LIT>", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "AllocateFloatsInIntReg", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F32Regs", ",", "FloatRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "}", "else", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F64Regs", ",", "FloatRegsSize", ")", ";", "unsigned", "Reg2", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "Reg2", "==", "<STR_LIT>", "||", "Reg2", "==", "<STR_LIT>", ")", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "SizeInBytes", "=", "ValVT", ".", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Offset", ";", "if", "(", "!", "ArgFlags", ".", "isSRet", "(", ")", ")", "Offset", "="], "ground_truth": ["State", ".", "AllocateStack", "(", "SizeInBytes", ",", "OrigAlign", ")", ";"], "File": "MipsISelLowering11", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 478, "Length": 334, "Cover_Rate": 0.5335463258785943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "Target", "const", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCRegisterInfo", "const", "&", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "StringRef", "CPUString", "=", "<ISA_LIT>_MC", "::", "select<ISA_LIT>CPU", "(", "STI", "."], "ground_truth": ["getCPU", "(", ")", ")", ";"], "File": "HexagonAsmBackend11", "Func": "createHexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 479, "Length": 65, "Cover_Rate": 0.8227848101265823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Regs", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "Regs", "[", "<NUM_LIT>"], "ground_truth": ["]", "=", "<STR_LIT>", ";"], "File": "ARMFrameLowering", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 480, "Length": 210, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "word_type", "i", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "a", ">>=", "<NUM_LIT>", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "a", ">>=", "<NUM_LIT>", ";", "for", "(", "i", "=", "(", "b", "&", "<NUM_LIT>", ")", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")"], "ground_truth": ["a", ">>=", "<NUM_LIT>", ";"], "File": "stormy16-lib2", "Func": "__lshrsi3", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 481, "Length": 44, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LongBranch", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "ABI", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getABI", "(", ")", ")", ",", "LongBranchSeqSize", "(", "!", "IsPIC", "?", "<NUM_LIT>", ":", "(", "ABI", ".", "IsN64", "(", ")", "?", "<NUM_LIT>", ":", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", "?", "<NUM_LIT>"], "ground_truth": [":", "<NUM_LIT>", ")", ")", ")", "{"], "File": "MipsLongBranch13", "Func": "MipsLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 482, "Length": 84, "Cover_Rate": 0.9882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "flags", "&", "OPTION_MASK_SOFT_FLOAT", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_RECIP_PRECISION", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_ALTIVEC", ")", "!=", "<NUM_LIT>", ")", "{", "const", "char", "*", "vec_str", "=", "(", "define_p", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "vec_str", ")", ";", "if", "(", "!", "flag_iso", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "flags", "&", "OPTION_MASK_VSX", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_HTM", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_P8_VECTOR", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_QUAD_MEMORY", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_QUAD_MEMORY_ATOMIC", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_CRYPTO", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_UPPER_REGS_DF", ")", "!=", "<NUM_LIT>"], "ground_truth": [")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";"], "File": "rs6000-c3", "Func": "rs6000_target_modify_macros", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 483, "Length": 204, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";", "if", "(", "!", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg", ")", ")", "return", "true", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegToPrint", ","], "ground_truth": ["AltName", ")", ";"], "File": "AArch64AsmPrinter1", "Func": "printAsmRegInClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 484, "Length": 72, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iterator", "first", "=", "m_pSectionData", "->", "getFragmentList", "(", ")", ".", "begin", "(", ")", ";", "assert", "(", "first", "!=", "m_pSectionData", "->", "getFragmentList", "(", ")", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "PLTEntryBase", "*", "plt0", "=", "&", "(", "llvm", "::", "cast", "<", "PLTEntryBase", ">", "(", "*"], "ground_truth": ["first", ")", ")", ";"], "File": "HexagonPLT", "Func": "getPLT0", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 485, "Length": 48, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAM3", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "OffField", "*", "<NUM_LIT>", ";", "int", "Offset", "=", "isAM3", "?", "<STR_LIT>", "(", "OffField", ")", ":", "<STR_LIT>", "(", "OffField"], "ground_truth": [")", "*", "<NUM_LIT>", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 486, "Length": 109, "Cover_Rate": 0.5647668393782384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass"], "ground_truth": ["(", "Reg", ")", ";"], "File": "X86FrameLowering115", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 487, "Length": 99, "Cover_Rate": 0.3413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_broadcastsd_pd", "(", "__mmask8", "__M", ",", "__m128d", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_broadcastsd256_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4df", ")"], "ground_truth": ["_mm256_setzero_pd", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_broadcastsd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 488, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "<ISA_LIT>", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "=="], "ground_truth": ["DW_EH_PE_absptr", "&&", "<STR_LIT>", ")", ";"], "File": "ARMTargetObjectFile32", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 489, "Length": 77, "Cover_Rate": 0.5460992907801419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "TeakRegisterInfo", "Func": "needsFrameBaseReg", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 490, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "HasCalls", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "const", "bool", "UseFixedABI", "=", "<ISA_LIT>TargetMachine", "::", "EnableFixedFunctionABI", "&&", "CC", "!=", "CallingConv", "::", "<ISA_LIT>_Gfx", "&&", "(", "!", "isEntryFunction", "(", ")", "||", "HasCalls", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "P<ISA_LIT>nputAddr", "=", "<STR_LIT>", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "if", "(", "UseFixedABI", ")", "ArgInfo", "=", "<ISA_LIT>ArgumentUsageInfo", "::", "FixedABIFunctionInfo", ";", "FrameOffsetReg", "=", "<STR_LIT>", ";", "StackPtrOffsetReg", "=", "<STR_LIT>", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "ScratchRSrcReg", "=", "<STR_LIT>", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "UseFixedABI", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>"], "ground_truth": [")", ")", "WorkGroupIDZ", "=", "true", ";"], "File": "SIMachineFunctionInfo27", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 491, "Length": 263, "Cover_Rate": 0.3134684147794994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_truly_noop_truncation", "(", "poly_uint64", "outprec", ",", "poly_uint64", "inprec", ")", "{", "return", "!", "TARGET_64BIT", "||", "inprec", "<=", "<NUM_LIT>", "||"], "ground_truth": ["outprec", ">", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_truly_noop_truncation", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 492, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsTailCall", ")", "return", "IsIndirect", "?", "getBLRCallOpcode", "(", "CallerF", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "if", "(", "!", "IsIndirect", ")", "return", "<STR_LIT>", ";", "if", "(", "CallerF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")"], "ground_truth": [")", "return", "<STR_LIT>", ";"], "File": "AArch64CallLowering13", "Func": "getCallOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 493, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "addPass", "(", "createMVELaneInterleavingPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "create<ISA_LIT>ParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass"], "ground_truth": ["(", "createCFGuardCheckPass", "(", ")", ")", ";"], "File": "ARMTargetMachine1", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 494, "Length": 179, "Cover_Rate": 0.9572192513368984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "type", ")", ";", "return", "NULL_TREE", ";", "}", "tree", "size", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "TREE_CODE", "(", "size", ")", "!=", "INTEGER_CST", ")", "{", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "NULL_TREE", ";", "}", "unsigned", "HOST_WIDE_INT", "value", "=", "tree_to_uhwi", "(", "size", ")", ";", "if", "(", "maybe_ne", "(", "value", ",", "BITS_PER_SVE_VECTOR", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ")", ";", "return", "NULL_TREE", ";", "}", "tree", "new_sve_type_args", "=", "copy_list", "(", "TREE_VALUE", "(", "attr", ")", ")", ";", "tree", "mangled_name_node", "=", "chain_index", "(", "<NUM_LIT>", ",", "new_sve_type_args", ")", ";", "const", "char", "*", "old_mangled_name", "=", "IDENTIFIER_POINTER", "(", "TREE_VALUE", "(", "mangled_name_node", ")", ")", ";", "char", "*", "new_mangled_name", "=", "xasprintf", "(", "<STR_LIT>", ",", "old_mangled_name", ",", "(", "int", ")", "value", ")", ";", "TREE_VALUE", "(", "mangled_name_node", ")", "=", "get_identifier", "(", "new_mangled_name", ")", ";", "free", "(", "new_mangled_name", ")", ";", "tree", "new_type", ";", "tree", "base_type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "lang_GNU_C", "(", ")", "&&", "VECTOR_BOOLEAN_TYPE_P", "(", "type", ")", ")", "new_type", "=", "build_variant_type_copy", "(", "base_type", ")", ";", "else", "new_type", "=", "build_distinct_type_copy", "(", "base_type", ")", ";", "tree", "acle_name_node", "=", "TREE_CHAIN", "("], "ground_truth": ["mangled_name_node", ")", ";"], "File": "aarch64-sve-builtins1", "Func": "handle_arm_sve_vector_bits_attribute", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 495, "Length": 182, "Cover_Rate": 0.4053452115812918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "(", "SubVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", "&&", "Idx", "==", "(", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "SubVT", "&&", "isNullConstant", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Sub", ")", ";", "return", "true", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "X86ISelLowering (2)6", "Func": "collectConcatOps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 496, "Length": 89, "Cover_Rate": 0.388646288209607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "mmix3", "Func": "mmix_trampoline_template", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 497, "Length": 21, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "*", "CurrentFnSym", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "XCoreAsmPrinter35", "Func": "EmitFunctionBodyEnd", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 498, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align_labels_log", "<", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "next", "=", "next_nonnote_nondebug_insn", "(", "label"], "ground_truth": [")", ";"], "File": "arc7", "Func": "arc_label_align", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 499, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_s64_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 500, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "operand_length", "=", "h8300_classify_operand", "(", "op", ",", "size", ",", "&", "opclass", ")", ";", "switch", "(", "opclass", ")", "{", "case", "H8OP_MEM_BASE", ":", "case"], "ground_truth": ["H8OP_MEM_ABSOLUTE", ":"], "File": "h8300", "Func": "h8300_bitfield_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 501, "Length": 33, "Cover_Rate": 0.35106382978723405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", "."], "ground_truth": ["getOperandNo", "(", ")", ")", ")", "{"], "File": "SIInstrInfo (3)", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 502, "Length": 56, "Cover_Rate": 0.6292134831460674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "SrcReg"], "ground_truth": [")", ")", "continue", ";"], "File": "SILowerI1Copies1", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 503, "Length": 78, "Cover_Rate": 0.3291139240506329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "first", "+", "size", "<=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r12", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "rtx", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "first", "<=", "<NUM_LIT>", ")", ";", "rounded_size", "=", "size", "&"], "ground_truth": ["-", "PROBE_INTERVAL", ";"], "File": "rs60004", "Func": "rs6000_emit_probe_stack_range", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 504, "Length": 100, "Cover_Rate": 0.4149377593360996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "-", "<NUM_LIT>", ";", "}", ";", "unsigned", "Imm", "=", "getImm", "(", "GPR", ")", ";", "if", "(", "Imm", "==", "-", "<NUM_LIT>", ")", "{", "LastVPTReg", "=", "<NUM_LIT>", ";", "continue", ";", "}", "unsigned", "NotImm", "=", "~", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "LastVPTReg", "!=", "<NUM_LIT>", "&&", "LastVPTReg", "!=", "VPR", "&&", "LastVPTImm", "==", "Imm", ")", "{", "Instr", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "setReg", "(", "LastVPTReg", ")", ";", "if", "(", "MRI", "->", "use_empty", "(", "VPR", ")", ")", "{", "DeadInstructions", ".", "insert", "(", "Copy", ")", ";", "if", "(", "MRI", "->", "hasOneUse", "(", "GPR", ")", ")", "DeadInstructions", ".", "insert", "(", "MRI", "->", "getVRegDef", "(", "GPR", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Instr", ")", ";", "}", "else", "if", "(", "LastVPTReg", "!=", "<NUM_LIT>", "&&", "LastVPTImm", "==", "NotImm", ")", "{", "Register", "NewVPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "VPNot", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVPR", ")", ".", "addReg", "(", "LastVPTReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "VPNot", ")", ";", "Instr", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "setReg", "(", "NewVPR", ")", ";", "if", "(", "MRI", "->", "use_empty", "(", "VPR", ")", ")", "{", "DeadInstructions", ".", "insert", "(", "Copy", ")", ";", "if", "(", "MRI", "->", "hasOneUse", "(", "GPR", ")", ")", "DeadInstructions", ".", "insert", "(", "MRI", "->", "getVRegDef", "(", "GPR", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "VPNot", "<<", "<STR_LIT>", "<<", "Instr", ")", ";", "VPR", "=", "NewVPR"], "ground_truth": [";"], "File": "MVEVPTOptimisationsPass2", "Func": "ReplaceConstByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 505, "Length": 249, "Cover_Rate": 0.4742857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isTypeLegal", "(", "Type", "*", "Ty", ")", "{", "return", "true"], "ground_truth": [";"], "File": "FPGATargetTransformInfo", "Func": "isTypeLegal", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 506, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo"], "ground_truth": [")", "const", "{"], "File": "M68kInstPrinter", "Func": "printRegName", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 507, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "return", "new", "<ISA_LIT>LDBackend", "(", "pConfig", ",", "new", "<ISA_LIT>GNUInfo", "(", "pConfig", ".", "targets", "(", ")"], "ground_truth": [")", ")", ";"], "File": "HexagonLDBackend", "Func": "createHexagonLDBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 508, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ",", "VF", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", ")", "Cost", "=", "getVectorBitmaskConversionCost", "("], "ground_truth": ["CmpOpTy", ",", "Dst", ")", ";"], "File": "SystemZTargetTransformInfo", "Func": "getBoolVecToIntConversionCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 509, "Length": 36, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Operand", "::", "print", "(", "raw_ostream", "&"], "ground_truth": ["OS", ")", "const", "{"], "File": "SystemZAsmParser (2)", "Func": "print", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 510, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "DeferredEraseSetIter", "I", "=", "EraseSet", ".", "begin", "(", ")", ",", "E", "=", "EraseSet", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "++"], "ground_truth": [")", "{"], "File": "JVMCopyElision", "Func": "Cleanup", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 511, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev64q_m_fv8hf", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrev64q_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 512, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "short", "base_mode_size", "=", "GET_MODE_SIZE", "(", "base_mode", ")", ";", "int", "nregs", "=", "size", "/", "base_mode_size", ",", "i", ";", "rtx", "regs", ";", "regs", "=", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "rtvec_alloc", "(", "nregs", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "XVECEXP", "(", "regs", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "base_mode", ",", "regno", ")", ",", "GEN_INT", "(", "base_mode_size", "*", "i", ")", ")", ";", "regno", "+=", "base_mode_size", "/"], "ground_truth": ["<NUM_LIT>", ";"], "File": "sparc3", "Func": "function_arg_vector_value", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 513, "Length": 81, "Cover_Rate": 0.801980198019802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comige_sd", "("], "ground_truth": ["__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "emmintrin", "Func": "_mm_comige_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 514, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vals", ".", "push_back", "(", "VE", ".", "getTypeID", "(", "V", "->", "getType", "(", ")", ")", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "DXILBitcodeWriter", "Func": "pushValueAndType", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 515, "Length": 23, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&"], "ground_truth": ["!", "Subtarget", "->", "isThumb", "(", ")", ";"], "File": "ARMFastISel35", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 516, "Length": 77, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_f32_s64", "(", "int64x2_t", "__a", ")", "{", "return", "(", "float32x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_f32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 517, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "bool", "MadeChange", "=", "true", ";", "bool", "EverMadeChange", "=", "false", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "unsigned", "MBBStartOffset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "MachineBasicBlock", "*", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "int", "BranchSize", ";", "if", "(", "Dest", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", ")", "{", "BranchSize", "=", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "Dest", "->", "getNumber", "(", ")", ",", "e", "=", "MBB", ".", "getNumber", "(", ")"], "ground_truth": [";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";"], "File": "TLCS900BranchSelector", "Func": "runOnMachineFunction", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 518, "Length": 207, "Cover_Rate": 0.3399014778325123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "<STR_LIT>", "+", "S"], "ground_truth": [")", ".", "str", "(", ")", ";"], "File": "WebAssemblyAsmPrinter", "Func": "toSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 519, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "node", ")", "==", "FIELD_DECL", ")", "{", "const", "tree", "container", "=", "DECL_CONTEXT", "(", "node", ")", ";", "dw_die_ref", "die", "=", "lookup_type_die", "(", "container", ")", ";", "if", "(", "die", "==", "NULL", ")", "return", "-", "<NUM_LIT>", ";", "ctf_dtdef_ref", "dtd", "=", "ctf_dtd_lookup", "(", "ctfc", ",", "die", ")", ";", "if", "(", "dtd", "==", "NULL", ")", "return", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "coreout1", "Func": "bpf_core_get_sou_member_index", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 520, "Length": 57, "Cover_Rate": 0.3081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "MachineOperand", "&", "OffOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OffOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Off", "=", "OffOp", ".", "getImm", "(", ")", ";", "if", "(", "!", "isUIntN", "(", "<NUM_LIT>", "+", "Align", ",", "Off", ")", "||", "(", "Off", "&", "(", "(", "<NUM_LIT>", "<<", "Align", ")", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", ")", "return", "false", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "uint64_t", "U", ";", "if", "(", "!", "HBS", "::", "getConst", "(", "RC", ",", "<NUM_LIT>", ",", "RC", ".", "width", "(", ")", ",", "U", ")", ")", "return", "false", ";", "int", "V", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "V", "=", "int8_t", "(", "U", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "V", "=", "int16_t", "(", "U", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "V", "=", "int32_t", "(", "U", ")", ";", "break", ";", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "V", ")", ")", "return", "false", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonBitSimplify (2)1", "Func": "genStoreImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 521, "Length": 229, "Cover_Rate": 0.6256830601092896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ExtVal", ".", "getValueType", "(", ")"], "ground_truth": [".", "isScalableVector", "(", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "isVectorLoadExtDesirable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 522, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Scale", ";", "++", "i", ")", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "SrcNumElts", ";", "++", "j"], "ground_truth": [")", "ShuffleMask", ".", "push_back", "(", "j", ")", ";"], "File": "X86ShuffleDecode10", "Func": "DecodeSubVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 523, "Length": 35, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BaseHiDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "BaseHi", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "BaseLoDef", "||", "BaseLoDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "BaseHiDef", "||", "BaseHiDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseLoDef", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseLoDef", ",", "<STR_LIT>", "::", "src1", ")", ";", "auto", "Offset0P", "=", "extractConstOffset", "(", "*", "Src0", ")", ";", "if", "(", "Offset0P", ")", "BaseLo", "=", "*", "Src1", ";", "else", "{", "if", "(", "!", "(", "Offset0P", "=", "extractConstOffset", "(", "*", "Src1", ")", ")", ")", "return", ";", "BaseLo", "=", "*", "Src0", ";", "}", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseHiDef", ",", "<STR_LIT>", "::", "src0", ")", ";", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseHiDef", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "if", "(", "!", "Src1", "->", "isImm", "(", ")", ")", "return", ";", "uint64_t", "Offset1", "=", "Src1", "->", "getImm"], "ground_truth": ["(", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "processBaseWithConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 524, "Length": 181, "Cover_Rate": 0.4713541666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpnge_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_cmpngepd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df"], "ground_truth": [")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmpnge_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 525, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectAndParts32", "(", "dl", ",", "Res", ",", "InstCnt", ")", ";", "if", "(", "(", "!", "HasZeros", "||", "LateMask", ")", "&&", "!", "Res", ")", "{", "ValueRotInfo", "&", "VRI", "=", "ValueRotsVec", "[", "<NUM_LIT>", "]", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "<NUM_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "VRI", ".", "V", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Res", "=", "VRI", ".", "V", ";", "}", "for", "(", "auto", "I", "=", "BitGroups", ".", "begin", "(", ")", ";", "I", "!=", "BitGroups", ".", "end", "(", ")", ";", ")", "{", "if", "(", "I", "->", "V", "==", "VRI", ".", "V", "&&", "I", "->", "RLAmt", "==", "VRI", ".", "RLAmt", ")", "I", "=", "BitGroups", ".", "erase", "(", "I", ")", ";", "else", "++", "I", ";", "}", "}", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "BitGroups", ".", "size", "(", ")", ";", "for", "(", "auto", "&", "BG", ":", "BitGroups", ")", "{", "if", "(", "!", "Res", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BG", ".", "V", ",", "getI32Imm", "(", "BG", ".", "RLAmt", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "EndIdx", "-", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "StartIdx", "-", "<NUM_LIT>", ")", "}", ";", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "BG", ".", "V", ",", "getI32Imm", "(", "BG", ".", "RLAmt", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "EndIdx", "-", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "StartIdx", "-", "<NUM_LIT>", ")", "}", ";", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "LateMask", ")", "{", "unsigned", "Mask", "=", "(", "unsigned", ")", "getZerosMask", "(", ")", ";", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "Mask", ">>", "<NUM_LIT>", ";", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", ";", "SDValue", "ANDIVal"], "ground_truth": [",", "ANDISVal", ";"], "File": "PPCISelDAGToDAG32", "Func": "Select32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 526, "Length": 418, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":", "if", "(", "REGNO", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "(", "(", "(", "<NUM_LIT>", "<<", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "<NUM_LIT>", ")", "<<", "(", "REGNO", "(", "x", ")", "+", "is_dest", ")", ")", ";", "return", "<NUM_LIT>", ";", "case", "SUBREG", ":", "{", "rtx", "y", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "!", "REG_P", "(", "y", ")", ")", "break", ";", "if", "(", "REGNO", "(", "y", ")", "<", "<NUM_LIT>", ")", "return", "(", "(", "(", "<NUM_LIT>", "<<", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "<NUM_LIT>", ")", "<<", "(", "REGNO", "(", "y", ")", "+", "subreg_regno_offset", "(", "REGNO", "(", "y", ")", ",", "GET_MODE", "(", "y", ")", ",", "SUBREG_BYTE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ")", "+", "is_dest", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "case", "SET", ":", "return", "regs_used", "(", "SET_SRC", "(", "x", ")", ",", "<NUM_LIT>", ")", "|", "regs_used", "(", "SET_DEST", "(", "x", ")", ",", "<NUM_LIT>", ")", ";", "case", "RETURN", ":", "return", "<NUM_LIT>", ";", "case", "CLOBBER"], "ground_truth": [":"], "File": "sh", "Func": "regs_used", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 527, "Length": 178, "Cover_Rate": 0.5189504373177842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "<STR_LIT>", "(", "Out", ",", "&", "STM", ")", ";", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", "|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "<NUM_LIT>", ")", ";", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_<ISA_LIT>ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo"], "ground_truth": [".", "ScratchSize", ";"], "File": "AMDGPUAsmPrinter100", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 528, "Length": 228, "Cover_Rate": 0.6972477064220184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int64_t", "getBaseAdjustForCompression", "(", "int64_t", "Offset", ",", "unsigned", "Opcode", ")", "{", "return", "Offset", "&", "~", "compressedLDSTOffsetMask", "(", "Opcode"], "ground_truth": [")", ";"], "File": "RISCVMakeCompressible", "Func": "getBaseAdjustForCompression", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 529, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "regno", "==", "<NUM_LIT>", "||", "regno", "==", "<NUM_LIT>", "||", "regno"], "ground_truth": ["==", "<NUM_LIT>", "||", "regno", "==", "<NUM_LIT>", ")", ";"], "File": "alpha", "Func": "alpha_function_value_regno_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 530, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "x", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "vals", ",", "&", "x", ")", ")", "return", "NULL_RTX", ";", "x", "=", "copy_to_mode_reg", "(", "inner_mode", ",", "x", ")", ";", "return", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "x"], "ground_truth": [")", ";"], "File": "aarch643", "Func": "aarch64_simd_dup_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 531, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "Is64Bit", "&&", "IsTailCall", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc"], "ground_truth": ["::", "PIC_", "&&", "Subtarget", "->", "isPICStyleGOT", "(", ")", ";"], "File": "X86ISelLowering160", "Func": "CallRequiresFnAddressInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 532, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "I", ")", "&&", "MFI", ".", "getStackID", "(", "I", ")", "==", "TargetStackID", "::", "SGPRSpill", "&&", "(", "I", "!=", "FuncInfo", "->", "FramePointerSaveIndex", "&&", "I", "!=", "FuncInfo", "->", "BasePointerSaveIndex", ")", ")", "{", "return", "false", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "SIFrameLowering12", "Func": "allSGPRSpillsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 533, "Length": 52, "Cover_Rate": 0.48598130841121495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfFrameSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfPubTypesSection", ")", ";", "delete", "static_cast", "<", "const", "<ISA_LIT>Section", "*", ">", "(", "DwarfDebugInlineSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfStrSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfLocSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">"], "ground_truth": ["(", "DwarfARangesSection", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "~NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 534, "Length": 61, "Cover_Rate": 0.32275132275132273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBarrierOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "Valid", ";", "StringRef", "Name", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "Name", "=", "<STR_LIT>", "(", ")", ".", "toString", "(", "Val", ",", "Valid", ")", ";", "else", "Name", "=", "<STR_LIT>", "(", ")", ".", "toString", "(", "Val", ","], "ground_truth": ["Valid", ")", ";"], "File": "AArch64InstPrinter", "Func": "printBarrierOption", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 535, "Length": 80, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKindInfo", "const", "&", "<ISA_LIT>AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "File": "MCS51AsmBackend", "Func": "getFixupKindInfo", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 536, "Length": 377, "Cover_Rate": 0.9019138755980861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", "."], "ground_truth": ["addMBB", "(", "FBB", ")", ";"], "File": "NVPTXInstrInfo1", "Func": "insertBranch", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 537, "Length": 138, "Cover_Rate": 0.6934673366834171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "TrueC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "{", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ",", "Cond", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TrueC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "unsigned", "ShAmt", "=", "TrueC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "ShAmt", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Cond", ",", "SDValue", "(", ")", ")", ";", "return", "Cond", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ",", "Cond", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Cond", ",", "SDValue", "(", ")", ")", ";", "return", "Cond", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Diff", "=", "TrueC", "->", "getZExtValue", "(", ")", "-", "FalseC", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "Diff", "=", "(", "unsigned", ")", "Diff", ";", "bool", "isFastMultiplier", "=", "false", ";", "if", "(", "Diff", "<", "<NUM_LIT>", ")", "{", "switch", "(", "(", "unsigned", "char", ")", "Diff", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "="], "ground_truth": ["true", ";"], "File": "X86ISelLowering144", "Func": "PerformCMOVCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 538, "Length": 374, "Cover_Rate": 0.4980026631158455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNSubtarget", "::", "useVGPRIndexMode"], "ground_truth": ["(", ")", "const", "{"], "File": "AMDGPUSubtarget1", "Func": "useVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 539, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "MaxNonSmrdLoadSize", "=", "<NUM_LIT>", ";", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "{", "const", "RegisterBank", "*", "PtrBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "<NUM_LIT>", ")", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", ";", "if", "(", "PtrBank", "==", "&", "<STR_LIT>", ")", "return", "false", ";", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "<NUM_LIT>", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "<NUM_LIT>", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "<STR_LIT>", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ","], "ground_truth": ["Observer", ",", "B", ")", ";"], "File": "AMDGPURegisterBankInfo22", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 540, "Length": 219, "Cover_Rate": 0.6311239193083573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Op0", ")", ")", "{", "if", "(", "!", "Cast", "->", "getSrcTy", "(", ")", "->", "isFloatTy", "(", ")", "&&", "!", "Cast", "->", "getSrcTy", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "Cast", "->", "getSrcTy", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", ";", "Value", "*", "V", "=", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "Mask", ";", "if", "(", "Pred", "==", "CmpInst", "::", "ICMP_SLT", "&&", "Const", "->", "isZero", "(", ")", ")", "{", "Mask", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Pred", "==", "CmpInst", "::", "ICMP_SGT", "&&", "Const", "->", "isMinusOne", "(", ")", ")", "{", "Mask", "=", "<STR_LIT>", ";", "}", "else", "{", "return", ";", "}", "PossibleJunk", ".", "insert", "(", "Cast", ")", ";", "converted", "(", "&", "I", ",", "V", ",", "Mask", ",", "true", ")", ";", "}", "else", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "Op0", ")", ")", "{", "Function", "*", "F", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "if", "(", "!", "Const", "->", "isZero", "(", ")", ")", "return", ";", "Value", "*", "V", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "MaskC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "MaskC", ")", "return", ";", "int", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "Mask", "&=", "<STR_LIT>", ";", "if", "(", "Pred", "==", "CmpInst", "::", "ICMP_NE", ")", "{", "}", "else", "if", "(", "Pred", "==", "CmpInst", "::", "ICMP_EQ", ")", "{", "Mask", "^="], "ground_truth": ["<STR_LIT>", ";"], "File": "SystemZTDC", "Func": "convertICmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 541, "Length": 256, "Cover_Rate": 0.7377521613832853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "HasPads", ")", "return", "false", ";", "Type", "*", "Int8PtrType", "=", "Type", "::", "getInt8PtrTy", "(", "TheModule", "->", "getContext", "(", ")", ")", ";", "SetJmp3", "=", "TheModule", "->", "getOrInsertFunction", "(", "<STR_LIT>", ",", "FunctionType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", ",", "{", "Int8PtrType", ",", "Type", "::", "getInt32Ty", "(", "TheModule", "->", "getContext", "(", ")", ")", "}", ",", "true", ")", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "WinEHFuncInfo", "FuncInfo", ";", "addStateStores", "(", "F", ",", "FuncInfo"], "ground_truth": [")", ";"], "File": "X86WinEHState3", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 542, "Length": 91, "Cover_Rate": 0.44390243902439025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtd_f64_s64", "(", "int64_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon2_vcvtd_f64_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 543, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Val", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "HexagonISelLowering", "Func": "createSplat", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 544, "Length": 29, "Cover_Rate": 0.3625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "arg_words", "+=", "(", "(", "int_size_in_bytes", "(", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case"], "ground_truth": ["E_DImode", ":"], "File": "iq20006", "Func": "iq2000_function_arg_advance", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 545, "Length": 107, "Cover_Rate": 0.3440514469453376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vfnmsubpd256_mask3", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")"], "ground_truth": ["__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask3_fnmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 546, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_ilh", "(", "signed", "short", "imm", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "imm", ")"], "ground_truth": [")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_ilh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 547, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", ";", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ","], "ground_truth": ["MRI", ")", ";"], "File": "WebAssemblyMCTargetDesc19", "Func": "createWebAssemblyMCInstPrinter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 548, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "ConstantFPSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "APF", "=", "CRHS", "->", "getValueAPF", "(", ")", ";", "if", "(", "APF", ".", "isInfinity", "(", ")", "&&", "!", "APF", ".", "isNegative", "(", ")", ")", "{", "unsigned", "Mask", "=", "<STR_LIT>", "|", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>"], "ground_truth": [")", ")", ";"], "File": "SIISelLowering127", "Func": "performSetCCCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 549, "Length": 170, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "MBlazeISelDAGToDAG1", "Func": "SelectAddr", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 550, "Length": 160, "Cover_Rate": 0.5031446540880503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "unsigned", "Opc", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "SIISelLowering (2)3", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 551, "Length": 248, "Cover_Rate": 0.33741496598639453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__addr", "=", "__builtin_mve_vstrwq_scatter_base_wb_p_uv4si", "(", "*", "__addr", ",", "__offset"], "ground_truth": [",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve1___arm_vstrwq_scatter_base_wb_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 552, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineOperand", "&", "GetStoreValueOperand", "(", "MachineInstr", "*", "MI"], "ground_truth": [")", "{"], "File": "HexagonVLIWPacketizer", "Func": "GetStoreValueOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 553, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "encodeDfmtNfmt", "(", "unsigned", "Dfmt", ",", "unsigned"], "ground_truth": ["Nfmt", ")", "{"], "File": "AMDGPUBaseInfo1", "Func": "encodeDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 554, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "NONCONST", ")", "if", "(", "MEM_P", "(", "*", "iter", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "sh", "Func": "sh_contains_memref_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 555, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSet", "SRs", ";", "if", "(", "R", ".", "Sub", "!=", "<NUM_LIT>", ")", "{", "SRs", ".", "insert", "(", "R", ")", ";", "return", "SRs", ";", "}", "if", "(", "Register", "::", "isPhysicalRegister", "(", "R", ".", "Reg", ")", ")", "{", "MCSubRegIterator", "I", "(", "R", ".", "Reg", ",", "&", "TRI", ")", ";", "if", "(", "!", "I", ".", "isValid", "(", ")", ")", "SRs", ".", "insert", "(", "{", "R", ".", "Reg", ",", "<NUM_LIT>", "}", ")", ";", "for", "(", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "SRs", ".", "insert", "(", "{", "*", "I", ",", "<NUM_LIT>", "}", ")", ";", "}", "else", "{", "assert", "(", "R", ".", "Reg", ".", "isVirtual", "(", ")", ")", ";", "auto", "&", "RC", "=", "*", "MRI", ".", "getRegClass", "(", "R", ".", "Reg", ")", ";", "unsigned", "PReg", "=", "*", "RC", ".", "begin", "(", ")", ";", "MCSubRegIndexIterator", "I", "(", "PReg"], "ground_truth": [",", "&", "TRI", ")", ";"], "File": "HexagonBlockRanges21", "Func": "expandToSubRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 556, "Length": 139, "Cover_Rate": 0.6435185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_addr_const", "(", "stream", ",", "plus_constant", "(", "Pmode", ",", "unspec", "->", "symbol", ",", "unspec", "->", "offset"], "ground_truth": [")", ")", ";"], "File": "frv", "Func": "frv_output_const_unspec", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 557, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "Str", ",", "RegKind_MSA128", ",", "RegInfo"], "ground_truth": [",", "S", ",", "E", ",", "Parser", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "createMSA128Reg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 558, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>OptimizeExecMaskingPreRA", "::", "skipIgnoreExecInsts", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "E", ")", "const", "{", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*"], "ground_truth": ["I", ")", ")", "break", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "skipIgnoreExecInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 559, "Length": 45, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "uint16x8_t", "__c", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_neon_vmlsv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")"], "ground_truth": ["__b", ",", "(", "int16x8_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlsq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 560, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ResTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "ResTy", ")", ";", "SDValue", "Bit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResTy", ",", "One", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResTy", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG"], "ground_truth": [".", "getNOT", "(", "DL", ",", "Bit", ",", "ResTy", ")", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "lowerMSABitClear", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 561, "Length": 81, "Cover_Rate": 0.826530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "<NUM_LIT>", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "<NUM_LIT>", ";", "assert", "(", "v", "!=", "<NUM_LIT>", "&&", "lsb", "<", "<NUM_LIT>", "&&", "msb", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "lsb", "|", "(", "msb", "<<"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 562, "Length": 94, "Cover_Rate": 0.9591836734693877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitGRX32Move", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "DestIsHigh", "?", "HighOpcode", ":", "LowOpcode", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestReg", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "SystemZInstrInfo (2)2", "Func": "expandRIEPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 563, "Length": 83, "Cover_Rate": 0.4853801169590643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addUImm2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "VEAsmParser (2)", "Func": "addUImm2Operands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 564, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "temp_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_reg", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "did", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "gen", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "temp_reg", ")", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "rl782", "Func": "rl78_force_nonfar_3", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 565, "Length": 132, "Cover_Rate": 0.6910994764397905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "return"], "ground_truth": ["DAG", ";"], "File": "AMDGPUTargetMachine113", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 566, "Length": 35, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", "."], "ground_truth": ["Length", ")", ";"], "File": "ARMAsmParser13", "Func": "getToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 567, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "HOST_WIDE_INT", "AARCH64_FE_ALL_EXCEPT", "=", "(", "AARCH64_FE_INVALID", "|", "AARCH64_FE_DIVBYZERO", "|", "AARCH64_FE_OVERFLOW", "|", "AARCH64_FE_UNDERFLOW", "|", "AARCH64_FE_INEXACT", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "AARCH64_FE_EXCEPT_SHIFT", "=", "<NUM_LIT>", ";", "tree", "fenv_cr", ",", "fenv_sr", ",", "get_fpcr", ",", "set_fpcr", ",", "mask_cr", ",", "mask_sr", ";", "tree", "ld_fenv_cr", ",", "ld_fenv_sr", ",", "masked_fenv_cr", ",", "masked_fenv_sr", ",", "hold_fnclex_cr", ";", "tree", "hold_fnclex_sr", ",", "new_fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ",", "get_fpsr", ",", "set_fpsr", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ",", "masked_fenv", ",", "ld_fenv", ";", "fenv_cr", "=", "create_tmp_var", "(", "unsigned_type_node", ")", ";", "fenv_sr", "=", "create_tmp_var", "(", "unsigned_type_node", ")", ";", "get_fpcr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPCR", "]", ";", "set_fpcr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPCR", "]", ";", "get_fpsr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPSR", "]", ";", "set_fpsr", "=", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPSR", "]", ";", "mask_cr", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "AARCH64_FE_ALL_EXCEPT", "<<", "AARCH64_FE_EXCEPT_SHIFT", ")", ")", ";", "mask_sr", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "AARCH64_FE_ALL_EXCEPT", ")", ")", ";", "ld_fenv_cr", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "fenv_cr", ",", "build_call_expr", "(", "get_fpcr", ",", "<NUM_LIT>", ")", ")", ";", "ld_fenv_sr", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "fenv_sr", ",", "build_call_expr", "(", "get_fpsr", ",", "<NUM_LIT>", ")", ")", ";", "masked_fenv_cr", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_cr", ",", "mask_cr", ")", ";", "masked_fenv_sr", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_sr", ",", "mask_sr", ")", ";", "hold_fnclex_cr", "=", "build_call_expr", "(", "set_fpcr", ",", "<NUM_LIT>", ",", "masked_fenv_cr", ")", ";", "hold_fnclex_sr", "=", "build_call_expr", "(", "set_fpsr", ",", "<NUM_LIT>", ",", "masked_fenv_sr", ")", ";", "hold_fnclex", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_fnclex_cr", ",", "hold_fnclex_sr", ")", ";", "masked_fenv", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv_cr", ",", "masked_fenv_sr", ")", ";", "ld_fenv", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "ld_fenv_cr", ",", "ld_fenv_sr", ")", ";", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv", ",", "ld_fenv", ")", ",", "hold_fnclex", ")", ";", "*", "clear", "=", "build_call_expr", "(", "set_fpsr", ","], "ground_truth": ["<NUM_LIT>", ",", "masked_fenv_sr", ")", ";"], "File": "aarch64-builtins2", "Func": "aarch64_atomic_assign_expand_fenv", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 568, "Length": 298, "Cover_Rate": 0.6978922716627635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "RegNum", "=", "matchRegisterName", "(", "lowerCase", ",", "is64BitReg", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "RegNum", "=", "matchRegisterByNumber", "(", "static_cast", "<", "unsigned", ">", "(", "Tok", ".", "getIntVal", "(", ")", ")", ",", "is64BitReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "RegNum"], "ground_truth": [";"], "File": "MipsAsmParser11", "Func": "tryParseRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 569, "Length": 63, "Cover_Rate": 0.5943396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getEHHandlerRegister", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "LanaiRegisterInfo", "Func": "getEHHandlerRegister", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 570, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_lane_u32", "(", "uint32_t", "*", "__a", ",", "uint32x2_t", "__b", ",", "const", "int", "__lane", ")", "{", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vst1_lane_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 571, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", ")", "&&", "!", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "&&", "!", "(", "Subtarget", ".", "useBWIRegs", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SubusLHS", ",", "SubusRHS", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SubusRHS", "=", "Op1", ";", "SDValue", "MaxLHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MaxRHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MaxLHS", "==", "Op1", ")", "SubusLHS", "=", "MaxRHS", ";", "else", "if", "(", "MaxRHS", "==", "Op1", ")", "SubusLHS", "=", "MaxLHS", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SubusLHS", "=", "Op0", ";", "SDValue", "MinLHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MinRHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MinLHS", "==", "Op0", ")", "SubusRHS", "=", "MinRHS", ";", "else", "if", "(", "MinRHS", "==", "Op0", ")", "SubusRHS", "=", "MinLHS", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", ")", "{", "SubusLHS", "=", "Op0", ";", "SDValue", "MinLHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MinRHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "TruncVT", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getValueType", "(", ")", ";"], "File": "X86ISelLowering118", "Func": "combineSubToSubus", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 572, "Length": 328, "Cover_Rate": 0.394705174488568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_aesimc_si128", "(", "__m128i", "__X", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_aesimc128", "(", "(", "__v2di", ")"], "ground_truth": ["__X", ")", ";"], "File": "wmmintrin", "Func": "_mm_aesimc_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 573, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "<STR_LIT>", "CC", "=", "getPredicate", "(", "MI", ",", "TII", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "<STR_LIT>", "OCC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ",", "Pos", "=", "<NUM_LIT>", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", ")", "{", "<STR_LIT>", "NCC", "=", "getPredicate", "(", "&", "*", "MBBI", ",", "TII", ")", ";", "if", "(", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "<NUM_LIT>", "<<", "Pos", ")", ";", "}", "else", "if", "(", "NCC", "!=", "CC", ")", "break", ";", "--", "Pos", ";", "++", "MBBI", ";", "}", "Mask", "|=", "(", "<NUM_LIT>", "<<", "Pos", ")", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "Modified", "=", "true", ";", "++", "NumITs"], "ground_truth": [";"], "File": "Thumb2ITBlockPass22", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 574, "Length": 159, "Cover_Rate": 0.7327188940092166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TT", ".", "isOSFreeBSD", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>FreeBSDTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSLinux", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>LinuxNaClTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSSolaris", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>SolarisTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSFuchsia", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>FuchsiaTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86TargetMachine102", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 575, "Length": 126, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "f", "["], "ground_truth": ["<NUM_LIT>", "]", ")", ";"], "File": "si2vmx", "Func": "si_to_float", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 576, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_m_n_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "int", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_n_uv4si", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve1___arm_vaddq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 577, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_SymbolStub", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_Message", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_<ISA_LIT>_ADRP", ";", "const", "MCRegisterInfo", "&", "MCRI", "=", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ";", "uint32_t", "EncodedInst", "=", "<NUM_LIT>", ";", "EncodedInst", "|=", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "EncodedInst", "|=", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "EncodedInst", "|=", "MCRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "SymbolLookUp", "(", "DisInfo", ",", "EncodedInst", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "CommentStream", "<<", "format", "(", "<STR_LIT>", ",", "<NUM_LIT>", "&", "(", "Address", "+", "Value", ")", ")", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_<ISA_LIT>_ADDXri", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_<ISA_LIT>_LDRXui", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_<ISA_LIT>_LDRXl", ";", "SymbolLookUp", "(", "DisInfo", ",", "Address", "+", "Value", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_<ISA_LIT>_ADR", ";", "SymbolLookUp", "(", "DisInfo", ",", "Address", "+", "Value", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "}", "else", "{", "const", "MCRegisterInfo", "&", "MCRI", "=", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "EncodedInst", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EncodedInst", "|=", "Value", "<<", "<NUM_LIT>", ";", "EncodedInst", "|=", "MCRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ";", "EncodedInst", "|=", "MCRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "SymbolLookUp", "(", "DisInfo", ",", "EncodedInst", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "}", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_SymAddr", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_CstrAddr", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", "<<", "<STR_LIT>", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_CFString_Ref", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", "<<", "<STR_LIT>", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_Message", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_Message_Ref", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_Selector_Ref", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "else", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_Objc_Class_Ref", ")", "CommentStream", "<<", "<STR_LIT>", "<<", "ReferenceName", ";", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "const", "MCExpr", "*", "Add", "="], "ground_truth": ["nullptr", ";"], "File": "ARM64ExternalSymbolizer", "Func": "tryAddingSymbolicOperand", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 578, "Length": 466, "Cover_Rate": 0.474059003051882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "MaxInlineSizeThreshold"], "ground_truth": [";"], "File": "X86Subtarget (2)", "Func": "getMaxInlineSizeThreshold", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 579, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgInfos", ";", "unsigned", "Idx", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMCallLowering", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 580, "Length": 167, "Cover_Rate": 0.545751633986928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "crtl", "->", "limit_stack", "||", "(", "TARGET_STACK_CHECK_L1", "&&", "!", "DECL_NO_LIMIT_STACK", "(", "current_function_decl", ")", ")", ")", "{", "HOST_WIDE_INT", "offset", "=", "bfin_initial_elimination_offset", "(", "ARG_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "lim", "=", "crtl", "->", "limit_stack", "?", "stack_limit_rtx", ":", "NULL_RTX", ";", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_R3", ")", ";", "rtx", "p2reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_P2", ")", ";", "emit_move_insn", "(", "tmp", ",", "p2reg", ")", ";", "if", "(", "!", "lim", ")", "{", "emit_move_insn", "(", "p2reg", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "emit_move_insn", "(", "p2reg", ",", "gen_rtx_MEM", "(", "Pmode", ",", "p2reg", ")", ")", ";", "lim", "=", "p2reg", ";", "}", "if", "(", "GET_CODE", "(", "lim", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "TARGET_ID_SHARED_LIBRARY", ")", "{", "rtx", "p1reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_P1", ")", ";", "rtx", "val", ";", "pic_reg_loaded", "=", "bfin_load_pic_reg", "(", "p2reg", ")", ";", "val", "=", "legitimize_pic_address", "(", "stack_limit_rtx", ",", "p1reg", ",", "pic_reg_loaded", ")", ";", "emit_move_insn", "(", "p1reg", ",", "val", ")", ";", "frame_related_constant_load", "(", "p2reg", ",", "offset", ",", "FALSE", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "p2reg", ",", "p2reg", ",", "p1reg"], "ground_truth": [")", ")", ";"], "File": "bfin3", "Func": "bfin_expand_prologue", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 581, "Length": 175, "Cover_Rate": 0.45219638242894056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "getRegClassFor", "(", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "needsCustom", "(", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Sub_f32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Arg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "Sub_f32", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "if", "(", "VA", ".", "isExtInLoc", "(", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Arg", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "ArgsBaseOffset", ";", "unsigned", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "Offset", "+=", "<NUM_LIT>", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "ValSize", ",", "Offset", ",", "true", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ")", ";", "}", "if", "(", "!", "IsVarArg", ")", "return", "Chain", ";", "unsigned", "ArgOffset", "=", "ArgLocs", ".", "size", "(", ")", "*", "<NUM_LIT>", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setVarArgsFrameOffset", "(", "ArgOffset", "+", "ArgsBaseOffset", ")", ";", "return", "Chain"], "ground_truth": [";"], "File": "VEISelLowering12", "Func": "LowerFormalArguments", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 582, "Length": 481, "Cover_Rate": 0.7622820919175911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getExprCRVal", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Expression", "&&", "<STR_LIT>", ")", ";", "return", "Expr", "."], "ground_truth": ["CRVal", ";"], "File": "PPCAsmParser (2)", "Func": "getExprCRVal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 583, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "canUseShortMicro<ISA_LIT>CTI", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "canUseShortMicro<ISA_LIT>CTI", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "canUseShortMicro<ISA_LIT>CTI", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsInstrInfo16", "Func": "getEquivalentCompactForm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 584, "Length": 398, "Cover_Rate": 0.5195822454308094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "std", "::", "string", "LowerID", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "<STR_LIT>", "ShOp", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "LowerID", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "if", "(", "ShOp", "==", "<STR_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "Hash", "=", "getLexer", "(", ")", ".", "is"], "ground_truth": ["(", "AsmToken", "::", "Hash", ")", ";"], "File": "AArch64AsmParser2", "Func": "tryParseOptionalShiftExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 585, "Length": 171, "Cover_Rate": 0.36774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vandq_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vandq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 586, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printArgDeclAlignment", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Align", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "int", "TypeLengthIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "TypeLength", ")", ";", "BrigType", "BT", "=", "static_cast", "<", "BrigType", ">", "(", "MI", "->", "getOperand", "(", "TypeLengthIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "isNaturalAlignment", "(", "BT", ",", "Align", ")", ")", "O", "<<", "<STR_LIT>", "<<"], "ground_truth": ["formatDec", "(", "Align", ")", "<<", "<STR_LIT>", ";"], "File": "HSAILInstPrinter", "Func": "printArgDeclAlignment", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 587, "Length": 89, "Cover_Rate": 0.9468085106382979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_addxf3", "(", "e2", ",", "e1", ",", "cst2", ")", ")", ";", "emit_insn", "(", "gen_divxf3", "(", "e2", ",", "e1", ",", "e2", ")", ")", ";", "emit_insn", "(", "gen_testqi_ext_1_ccno", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_NE", "(", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "jump_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "jump_label", ";", "emit_insn", "(", "gen_negxf2", "(", "e2", ",", "e2", ")", ")", ";", "emit_label", "(", "jump_label", ")", ";", "LABEL_NUSES", "(", "jump_label", ")", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "i386-expand", "Func": "ix86_emit_i387_tanh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 588, "Length": 112, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_dpbf16_ps", "(", "__m128", "__A", ",", "__mmask8", "__B"], "ground_truth": [",", "__m128bh", "__C", ",", "__m128bh", "__D", ")", "{"], "File": "avx512bf16vlintrin", "Func": "_mm_mask_dpbf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 589, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "in0", ",", "in0", "=", "in1", ",", "in1", "=", "x", ";", "odd", "=", "!", "odd", ";", "}", "out", "=", "d", "->", "target", ";", "if", "(", "odd", ")", "{", "switch", "(", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_trn2v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_trn2v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_trn2v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_trn2v4hi", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_trn2v4si", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_trn2v2si", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_aarch64_trn2v2di", ";", "break", ";", "case", "V4HFmode", ":", "gen", "=", "gen_aarch64_trn2v4hf", ";", "break", ";", "case", "V8HFmode", ":", "gen", "=", "gen_aarch64_trn2v8hf", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_aarch64_trn2v4sf", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_aarch64_trn2v2sf", ";", "break", ";", "case", "V2DFmode", ":", "gen", "=", "gen_aarch64_trn2v2df", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "{", "switch", "(", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_trn1v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_trn1v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_trn1v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_trn1v4hi", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_trn1v4si", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_trn1v2si", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_aarch64_trn1v2di", ";", "break", ";", "case", "V4HFmode", ":", "gen", "=", "gen_aarch64_trn1v4hf", ";", "break", ";", "case", "V8HFmode", ":", "gen", "=", "gen_aarch64_trn1v8hf", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_aarch64_trn1v4sf", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_aarch64_trn1v2sf", ";"], "ground_truth": ["break", ";"], "File": "aarch644", "Func": "aarch64_evpc_trn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 590, "Length": 255, "Cover_Rate": 0.5214723926380368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "("], "ground_truth": [")", "!=", "IdxReg", ")", "{"], "File": "ARMConstantIslandPass51", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 591, "Length": 307, "Cover_Rate": 0.3871374527112232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShiftName", "!=", "LowerOp", "&&", "ShiftName", "!=", "UpperOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val"], "ground_truth": [">", "High", ")", "{"], "File": "ARMAsmParser114", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 592, "Length": 170, "Cover_Rate": 0.5501618122977346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "isCond", "=", "true", ";", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "isCond", "=", "true", ";", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", ".", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "JumpTableUserIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "CPI", ",", "CPUsers", ".", "size", "(", ")", ")", ")", ";", "CPI", "=", "JumpTableEntryIndices", "["], "ground_truth": ["CPI", "]", ";"], "File": "ARMConstantIslandPass44", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 593, "Length": 394, "Cover_Rate": 0.5412087912087912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "tilepro_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "skip", ";", "HOST_WIDE_INT", "size", ",", "rsize", ";", "tree", "addr", ",", "tmp", ";", "bool", "pass_by_reference_p", ";", "f_args", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_skip", "=", "TREE_CHAIN", "(", "f_args", ")", ";", "args", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_args", ")", ",", "valist", ",", "f_args", ",", "NULL_TREE", ")", ";", "skip", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_skip", ")", ",", "valist", ",", "f_skip", ",", "NULL_TREE", ")", ";", "addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", ")", ";", "pass_by_reference_p", "=", "pass_va_arg_by_reference", "(", "type", ")", ";", "if", "(", "pass_by_reference_p", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "rsize", "=", "(", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "*", "UNITS_PER_WORD", ";", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">", "PARM_BOUNDARY", ")", "{", "gcc_assert", "(", "STACK_BOUNDARY", "==", "PARM_BOUNDARY", "*", "<NUM_LIT>", ")", ";", "tmp", "=", "build2", "(", "BIT_AND_EXPR", ",", "sizetype", ",", "fold_convert", "(", "sizetype", ",", "unshare_expr", "(", "args", ")", ")", ",", "size_int", "(", "PARM_BOUNDARY", "/", "<NUM_LIT>", ")", ")", ";", "tmp", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "unshare_expr", "(", "args", ")", ","], "ground_truth": ["tmp", ")", ";"], "File": "tilepro", "Func": "tilepro_gimplify_va_arg_expr", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 594, "Length": 204, "Cover_Rate": 0.56353591160221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcaleq_f64", "(", "float64x2_t", "__a", ","], "ground_truth": ["float64x2_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vcaleq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 595, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "addPass", "(", "create<ISA_LIT>PostLegalizerLowering"], "ground_truth": ["(", ")", ")", ";"], "File": "M88kTargetMachine", "Func": "addPreRegBankSelect", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 596, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPacketStart", "(", ")", "const", "{", "return", "(", "packetStart"], "ground_truth": [")", ";", "}"], "File": "HexagonMCInst", "Func": "isPacketStart", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 597, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrmulhq_uv16qi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vrmulhq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 598, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op", "=", "Bead", "&", "<NUM_LIT>", ";", "switch", "(", "Op", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "(", "Ext", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "addBits", "(", "<NUM_LIT>", ",", "Ext", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", "!=", "<STR_LIT>", ")", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "!=", "<STR_LIT>", "&&", "Op", "!=", "<STR_LIT>", ")", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Builder", ".", "skipBits", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "M68kDisassembler", "Func": "buildBeadTable", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 599, "Length": 186, "Cover_Rate": 0.5758513931888545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "sh_is_movrt_insn", "(", "const", "rtx_insn", "*", "i", ")", "{", "return", "sh_movrt_set_dest", "(", "i"], "ground_truth": [")", "!=", "NULL", ";"], "File": "sh-protos", "Func": "sh_is_movrt_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 600, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "!="], "ground_truth": ["<NUM_LIT>", ";"], "File": "MipsInstrInfo (2)", "Func": "HasForbiddenSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 601, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bytes", "||", "(", "!", "Offset", "&&", "SrcReg", "!=", "DestReg", ")", ")", "{", "assert", "(", "(", "DestReg", "!=", "<STR_LIT>", "||", "Bytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "SetNZCV", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Bytes", "<", "<NUM_LIT>", ")", "{", "Bytes", "=", "-", "Bytes", ";", "Opc", "=", "SetNZCV", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "Bytes", ",", "Opc", ",", "TII", ",", "Flag", ",", "NeedsWinCFI", ",", "HasWinCFI", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "assert", "(", "!", "(", "SetNZCV", "&&", "(", "NumPredicateVectors", "||", "NumDataVectors", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "(", "NeedsWinCFI", "&&", "(", "NumPredicateVectors", "||", "NumDataVectors", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumDataVectors", ")", "{", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "NumDataVectors", ",", "<STR_LIT>", ",", "TII", ",", "Flag", ",", "NeedsWinCFI", ","], "ground_truth": ["nullptr", ")", ";"], "File": "AArch64InstrInfo105", "Func": "emitFrameOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 602, "Length": 153, "Cover_Rate": 0.5387323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Req", "=", "HST", ".", "useHVX128BOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Req", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "else", "if", "("], "ground_truth": ["LocVT", "==", "<STR_LIT>", ")", "{"], "File": "HexagonISelLowering (2)1", "Func": "RetCC_HexagonVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 603, "Length": 69, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&"], "ground_truth": ["InstrInfo", ";"], "File": "SystemZSubtarget16", "Func": "getInstrInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 604, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PVT", "=", "getPointerTy", "(", ")", ";", "assert", "(", "(", "PVT", "==", "<STR_LIT>", "||", "PVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "FP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "BP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "MF", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "TOCOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "BPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BufReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "PVT", "==", "<STR_LIT>", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "BufReg", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "BufReg", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "if", "(", "PVT", "==", "<STR_LIT>", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addImm", "(", "LabelOffset", ")", ".", "addReg", "(", "BufReg", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addImm", "(", "LabelOffset", ")", ".", "addReg", "(", "BufReg", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "if", "(", "PVT", "==", "<STR_LIT>", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SP", ")", ".", "addImm", "(", "SPOffset", ")", ".", "addReg", "(", "BufReg", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SP", ")", ".", "addImm", "(", "SPOffset"], "ground_truth": [")", ".", "addReg", "(", "BufReg", ")", ";"], "File": "PPCISelLowering148", "Func": "emitEHSjLjLongJmp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 605, "Length": 413, "Cover_Rate": 0.5322164948453608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpNo", "=", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "OpNo", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getEntryNode", "(", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "SDValue", "Extract", "=", "vectorizeExtractedCast", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Extract", ";", "if", "(", "SDValue", "R", "=", "lowerFPToIntToFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ")", ";", "}", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "return", "lowerINT_TO_FP_vXi64", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", "<=", "<STR_LIT>", "&&", "SrcVT", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "UseSSEReg", "=", "isScalarFPTypeInSSEReg", "(", "VT", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "(", "UseSSEReg", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>"], "ground_truth": [",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";"], "File": "X86ISelLowering101", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 606, "Length": 315, "Cover_Rate": 0.4968454258675079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "first_exit_blocks_p", ")", "return", "false", ";", "exit_bb", "=", "e", "->", "src", ";", "first_exit_blocks_p", "=", "false"], "ground_truth": [";"], "File": "nds32-fp-as-gp", "Func": "FOR_EACH_EDGE", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 607, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMEMriOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBase", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "getMemOff", "(", ")", ";", "addExpr", "(", "Inst"], "ground_truth": [",", "Expr", ")", ";"], "File": "SparcAsmParser11", "Func": "addMEMriOperands", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 608, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvt_roundpd_epi32", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvtpd2dq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")"], "ground_truth": ["__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvt_roundpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 609, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "In1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "In2L", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "In2H", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ";", "if", "(", "!", "SelectAddr", "(", "In1", ",", "In1", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ")", ")", "return", "NULL", ";", "SDValue", "LSI", "=", "Node", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelDAGToDAG104", "Func": "SelectAtomic64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 610, "Length": 80, "Cover_Rate": 0.5369127516778524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "DAG", ".", "getConstant", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "FPtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Nest", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult"], "ground_truth": [".", "second", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerINIT_TRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 611, "Length": 131, "Cover_Rate": 0.48880597014925375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vnegv2si"], "ground_truth": ["(", "__a", ")", ";"], "File": "arm", "Func": "neon_vneg_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 612, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BRCL", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BRCL", "->", "addRegisterKilled", "(", "<STR_LIT>", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "SystemZLongBranch10", "Func": "splitCompareBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 613, "Length": 66, "Cover_Rate": 0.4647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV32I8VectorShuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ","], "ground_truth": ["Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";"], "File": "X86ISelLowering152", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 614, "Length": 215, "Cover_Rate": 0.5470737913486005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vdup_nv2di", "(", "(", "__builtin_neon_di", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vmovq_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 615, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vrndmv4hf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vrndm_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 616, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|="], "ground_truth": ["ReduceMBB", "(", "*", "*", "I", ")", ";"], "File": "Thumb2SizeReduction16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 617, "Length": 68, "Cover_Rate": 0.4171779141104294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional"], "ground_truth": ["<", "Reloc", "::", "Model", ">", "RM", ")", "{"], "File": "JVMTargetMachine", "Func": "getEffectiveRelocModel", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 618, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ThisReplaceable", ")", "continue", ";", "for", "(", "std", "::", "pair", "<", "ReturnInst", "*", ",", "StoreInst", "*", ">", "Store", ":", "ReplaceableStores", ")", "{", "Value", "*", "ReplVal", "=", "Store", ".", "second", "->", "getValueOperand", "(", ")", ";", "auto", "&", "ValVec", "=", "Replacements", "[", "Store", ".", "first", "]", ";", "if", "(", "llvm", "::", "find_if", "(", "ValVec", ",", "[", "OutArg", "]", "(", "const", "std", "::", "pair", "<", "Argument", "*", ",", "Value", "*", ">", "&", "Entry", ")", "{", "return", "Entry", ".", "first", "==", "OutArg", ";", "}", ")", "!=", "ValVec", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "OutArg", "<<", "'\\n'", ")", ";", "ThisReplaceable", "=", "false", ";", "break", ";", "}", "ValVec", ".", "emplace_back", "(", "OutArg", ",", "ReplVal", ")", ";", "Store", ".", "second", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "ThisReplaceable", ")", "{", "ReturnTypes", ".", "push_back", "(", "ArgTy", ")", ";", "OutArgIndexes", ".", "insert", "(", "OutArg", "->", "getArgNo", "(", ")", ")", ";", "++", "NumOutArgumentsReplaced", ";", "Changing", "=", "true", ";", "}", "}", "}", "while", "(", "Changing", ")", ";", "if", "(", "Replacements", ".", "empty", "(", ")", ")", "return", "false", ";", "LLVMContext", "&", "Ctx", "=", "F", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "StructType", "*", "NewRetTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "ReturnTypes", ",", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "*", "NewFuncTy", "=", "FunctionType", "::", "get", "(", "NewRetTy", ",", "F", ".", "getFunctionType", "(", ")", "->", "params", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewRetTy", "<<", "'\\n'", ")", ";", "Function", "*", "NewFunc", "=", "Function", "::", "Create", "(", "NewFuncTy", ",", "Function", "::", "PrivateLinkage", ",", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "F", ".", "getParent", "(", ")", "->", "getFunctionList", "(", ")", ".", "insert", "(", "F", ".", "getIterator", "(", ")", ",", "NewFunc", ")", ";", "NewFunc", "->", "copyAttributesFrom", "(", "&", "F", ")", ";", "NewFunc", "->", "setComdat", "(", "F", ".", "getComdat", "(", ")", ")", ";", "NewFunc", "->", "stealArgumentListFrom", "(", "F", ")", ";", "AttrBuilder", "RetAttrs", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "SExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "ZExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "NoAlias", ")", ";", "NewFunc", "->", "removeAttributes", "(", "AttributeList", "::", "ReturnIndex", ",", "RetAttrs", ")", ";", "NewFunc", "->", "getBasicBlockList", "(", ")", ".", "splice", "(", "NewFunc", "->", "begin", "(", ")", ",", "F", ".", "getBasicBlockList", "(", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "ReturnInst", "*", ",", "ReplacementVec", ">", "&", "Replacement", ":", "Replacements", ")", "{", "ReturnInst", "*", "RI", "=", "Replacement", ".", "first", ";", "IRBuilder", "<", ">", "B", "(", "RI", ")", ";", "B", ".", "SetCurrentDebugLocation", "(", "RI", "->", "getDebugLoc", "(", ")", ")", ";", "int", "RetIdx", "=", "<NUM_LIT>", ";", "Value", "*", "NewRetVal", "=", "UndefValue", "::", "get", "(", "NewRetTy", ")", ";", "Value", "*", "RetVal", "=", "RI", "->", "getReturnValue", "(", ")", ";", "if", "(", "RetVal", ")", "NewRetVal", "=", "B", ".", "CreateInsertValue", "(", "NewRetVal", ","], "ground_truth": ["RetVal", ",", "RetIdx", "++", ")", ";"], "File": "AMDGPURewriteOutArguments17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 619, "Length": 473, "Cover_Rate": 0.31638795986622076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "ExtType", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "||", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "ExtType", "=", "<STR_LIT>", ";", "else", "return", "SDValue", "(", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "LoadNode", "->", "getChain", "(", ")", ",", "LoadNode", "->", "getBasePtr", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Chain", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ",", "Load", ")", ";"], "File": "AArch64ISelLowering89", "Func": "LowerLOAD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 620, "Length": 97, "Cover_Rate": 0.31189710610932475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 621, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "r", "=", "sr", "->", "curr", ".", "reg", "+", "decode_abreg", "(", "abreg", ",", "<NUM_LIT>", ")", ";", "r", "->", "where", "=", "UNW_WHERE_NONE", ";", "r", "->", "when", "=", "sr", "->", "region_start", "+", "MIN", "(", "(", "int", ")"], "ground_truth": ["t", ",", "sr", "->", "region_len", "-", "<NUM_LIT>", ")", ";"], "File": "unwind-ia64", "Func": "desc_restore_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 622, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "default", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MandarinAsmPrinter", "Func": "printCCOperand", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 623, "Length": 43, "Cover_Rate": 0.35833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SparcMCCodeEmitter14", "Func": "getBranchTargetOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 624, "Length": 64, "Cover_Rate": 0.6808510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectFlatOffset", "(", "SDNode", "*", "N", ",", "SDValue", "Addr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "return", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", "->", "SelectFlatOffset", "(", "IsSigned", ",", "*", "CurDAG", ",", "N", ",", "Addr", ",", "VAddr"], "ground_truth": [",", "Offset", ",", "SLC", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 625, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cc_reg", "=", "frv_emit_comparison", "(", "test", ",", "frv_compare_op0", ",", "frv_compare_op1", ")", ";", "enum", "machine_mode", "cc_mode", "=", "GET_MODE", "(", "cc_reg", ")", ";", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ","], "ground_truth": ["label", ")", ";"], "File": "frv2", "Func": "frv_emit_cond_branch", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 626, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_rcp_ss", "(", "__m128", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_rcpss", "("], "ground_truth": ["(", "__v4sf", ")", "__A", ")", ";"], "File": "xmmintrin4", "Func": "_mm_rcp_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 627, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "return", ";", "}", "else", "return", ";", "}", "gcc_assert", "(", "!", "arm_ccfsm_state", "||", "reverse", ")", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", ")", "return", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "body", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "body", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "reverse", "||", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "body", ")", ")", "==", "PC", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "IF_THEN_ELSE", ")", ")", "{", "int", "insns_skipped", ";", "int", "fail", "=", "FALSE", ",", "succeed", "=", "FALSE", ";", "int", "then_not_else", "=", "TRUE", ";", "rtx_insn", "*", "this_insn", "=", "start_insn", ";", "rtx", "label", "=", "<NUM_LIT>", ";", "if", "(", "reverse", ")", "{", "if", "(", "!", "seeking_return", ")", "label", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "{", "label", "=", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "then_not_else", "=", "FALSE", ";", "}", "else", "if", "(", "ANY_RETURN_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "seeking_return", "=", "<NUM_LIT>", ";", "return_code", "=", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "ANY_RETURN_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "seeking_return", "=", "<NUM_LIT>", ";", "return_code", "=", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ";", "then_not_else", "=", "FALSE", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "for", "(", "insns_skipped", "=", "<NUM_LIT>", ";", "!", "fail", "&&", "!", "succeed", "&&", "insns_skipped", "++", "<", "max_insns_skipped", ";", ")", "{", "rtx", "scanbody", ";", "this_insn", "=", "next_nonnote_insn", "(", "this_insn", ")", ";", "if", "(", "!", "this_insn", ")", "break", ";", "switch", "(", "GET_CODE", "(", "this_insn", ")", ")", "{", "case", "CODE_LABEL", ":", "if", "(", "this_insn", "==", "label", ")", "{", "arm_ccfsm_state", "=", "<NUM_LIT>", ";", "succeed", "=", "TRUE", ";", "}", "else", "fail", "=", "TRUE", ";", "break", ";", "case", "BARRIER", ":", "this_insn", "=", "next_nonnote_insn", "(", "this_insn", ")", ";", "if", "(", "this_insn", "&&", "this_insn", "==", "label", ")", "{", "arm_ccfsm_state", "=", "<NUM_LIT>", ";", "succeed", "=", "TRUE", ";", "}", "else", "fail", "=", "TRUE", ";", "break", ";", "case", "CALL_INSN", ":", "if", "(", "arm_arch5t", ")", "{", "fail", "=", "TRUE", ";", "break", ";", "}", "this_insn", "=", "next_nonnote_insn", "(", "this_insn", ")", ";", "if", "(", "this_insn", "&&", "BARRIER_P", "(", "this_insn", ")", ")", "this_insn", "=", "next_nonnote_insn", "(", "this_insn", ")", ";", "if", "(", "this_insn", "&&", "this_insn", "==", "label", "&&", "insns_skipped", "<", "max_insns_skipped", ")", "{", "arm_ccfsm_state", "=", "<NUM_LIT>", ";", "succeed", "=", "TRUE", ";", "}", "else", "fail", "=", "TRUE", ";", "break", ";", "case", "JUMP_INSN", ":", "scanbody", "=", "PATTERN", "(", "this_insn", ")", ";", "if", "(", "GET_CODE", "(", "scanbody", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "("], "ground_truth": ["scanbody", ")", ")", "==", "PC", ")", "{"], "File": "arm", "Func": "arm_final_prescan_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 628, "Length": 502, "Cover_Rate": 0.4836223506743738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "MDB_REGNUM", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", "*"], "ground_truth": ["UNITS_PER_WORD", ")", ";"], "File": "visium", "Func": "visium_hard_regno_nregs", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 629, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "empty_p", "("], "ground_truth": [")", "const", "{"], "File": "riscv-vsetvl", "Func": "empty_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 630, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeHPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 631, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "riscv_save_libcall_count", "(", "unsigned", "mask", ")", "{", "for", "(", "unsigned", "n", "=", "GP_REG_LAST", ";", "n", ">", "GP_REG_FIRST", ";", "n", "--", ")", "if", "(", "BITSET_P"], "ground_truth": ["(", "mask", ",", "n", ")", ")", "return", "CALLEE_SAVED_REG_NUMBER", "(", "n", ")", "+", "<NUM_LIT>", ";"], "File": "riscv", "Func": "riscv_save_libcall_count", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 632, "Length": 39, "Cover_Rate": 0.8863636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineLoop", "::", "iterator", "I", "=", "L", "->", "begin", "(", ")", ",", "E", "=", "L", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Changed", "|=", "visitLoop", "(", "*", "I", ")", ";", "}", "MachineBasicBlock", "*", "EntryB", "=", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "getEntryNode", "(", "MFN", ")", ";", "Changed", "|=", "visitBlock", "(", "L", "?", "HB", ":", "EntryB", ","], "ground_truth": ["L", ")", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "visitLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 633, "Length": 65, "Cover_Rate": 0.5038759689922481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpltq_n_v4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmpltq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 634, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "SP", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "IJmpOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "if", "(", "MF", "->", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "{", "thisMBB", "=", "emitLongJmpShadowStackFix", "(", "MI", ",", "thisMBB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MO", ","], "ground_truth": ["LabelOffset", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 635, "Length": 276, "Cover_Rate": 0.4750430292598967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "SegmentReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "SegmentReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SegmentReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "if", "(", "SegmentReg", "!=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "(", "SegmentReg", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "MemoryOperand", ">=", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "X86AsmBackend (2)1", "Func": "determinePaddingPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 636, "Length": 134, "Cover_Rate": 0.4240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "SecondaryVCTPs", ".", "insert", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "VCTP", "=", "MI", ";", "}", "}", "else", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "findRegisterDefOperandIdx", "(", "<STR_LIT>", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "}", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 637, "Length": 266, "Cover_Rate": 0.5576519916142557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "init_reg_tables", "(", ")", ";", "memset", "(", "m32r_punct_chars", ",", "<NUM_LIT>", ",", "sizeof", "(", "m32r_punct_chars", ")", ")", ";", "m32r_punct_chars", "[", "'#'", "]", "=", "<NUM_LIT>", ";", "m32r_punct_chars", "[", "'@'", "]", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "m32r3", "Func": "m32r_init", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 638, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BranchMI", ";", "while", "(", "(", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "MBB", ")", ")", "&&", "isUncondBranch"], "ground_truth": ["(", "BranchMI", ")", ")", "{"], "File": "AMDILCFGStructurizer35", "Func": "removeUnconditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 639, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "numcopies", "=", "numCopiesNeeded", "(", "Instr", ")", ";", "unsigned", "destregnum", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "dest", "=", "getScalarRegisters", "(", "destregnum", ")", ";", "DebugLoc", "DL", "=", "Instr", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numcopies", ";", "i", "++", ")", "{", "MachineInstr", "*", "copy", "=", "BuildMI", "(", "F", ",", "DL", ",", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "Instr", ")", ")", ",", "dest", "[", "i", "]", ")", ";", "copy", "->", "addOperand", "(", "Instr", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", "+", "i", ")", ")", ";"], "File": "VectorElementize", "Func": "createVecBuild", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 640, "Length": 99, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly8x16x3_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp"], "ground_truth": [".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 641, "Length": 135, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "regno"], "ground_truth": ["==", "MMIX_RETURN_VALUE_REGNUM", ";"], "File": "mmix", "Func": "mmix_function_value_regno_p", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 642, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_aarch64_saddwv4hi", "("], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vaddw_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 643, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrhq_gather_shifted_offset_z_uv4si", "(", "(", "__builtin_neon_hi", "*", ")"], "ground_truth": ["__base", ",", "__offset", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vldrhq_gather_shifted_offset_z_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 644, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVectorAllOnes", "(", "SDValue", "N", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "BVN", ")", "return"], "ground_truth": ["false", ";"], "File": "MipsSEISelLowering (2)", "Func": "isVectorAllOnes", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 645, "Length": 47, "Cover_Rate": 0.5465116279069767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "setSym", "(", "std", "::", "string", "str", ")", "{", "mSym", "=", "str"], "ground_truth": [";"], "File": "HSAILSubtarget", "Func": "setSym", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 646, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InsertSkips", "::", "skipMaskBranch", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "SrcMBB", ")", "{", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "shouldSkip", "(", "*", "*", "SrcMBB", ".", "succ_begin", "(", ")", ",", "*", "DestBB", ")", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "("], "ground_truth": [")", ";"], "File": "SIInsertSkips", "Func": "skipMaskBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 647, "Length": 60, "Cover_Rate": 0.5825242718446602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "unifyMetadataImpl", "(", "Module", "&", "M", ")", "{", "const", "char", "*", "Vers", "[", "]", "=", "{", "kOCLMD", "::", "SpirVer", ",", "kOCLMD", "::", "OCLVer", "}", ";", "const", "char", "*", "Exts", "[", "]", "=", "{", "kOCLMD", "::", "UsedExt", ",", "kOCLMD", "::", "UsedOptCoreFeat", ",", "kOCLMD", "::", "CompilerOptions", ",", "kOCLMD", "::", "LLVMIdent", "}", ";", "bool", "Changed", "="], "ground_truth": ["false", ";"], "File": "AMDGPUUnifyMetadata1", "Func": "unifyMetadataImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 648, "Length": 55, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "JIT", ",", "RM", ")", ",", "getEffective<ISA_LIT>CodeModel", "(", "CM", ",", "JIT", ",", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "IsJIT", "(", "JIT", ")", "{", "if", "(", "TT", ".", "isPS4", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "TT", ".", "isOSBinFormatMachO", "(", ")", ";", "}", "setMachineOutliner", "(", "true", ")", ";", "initAsmInfo", "(", ")"], "ground_truth": [";"], "File": "X86TargetMachine30", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 649, "Length": 156, "Cover_Rate": 0.9936305732484076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "needsFPHelperFromSig", "(", "Function", "&"], "ground_truth": ["F", ")", "{"], "File": "Mips16HardFloat", "Func": "needsFPHelperFromSig", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 650, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "PatmosFunctionSplitter1", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 651, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint64_t", "ror", "(", "uint64_t", "elt", ","], "ground_truth": ["unsigned", "size", ")", "{"], "File": "ARM64AddressingModes", "Func": "ror", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 652, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pcmpgtw128", "(", "(", "__v8hi", ")", "__B", ","], "ground_truth": ["(", "__v8hi", ")", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmplt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 653, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "("], "ground_truth": ["V", ")", "->", "getOpcode", "(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 654, "Length": 29, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSWZ", "(", ")", "const", "{", "return", "isImmTy", "("], "ground_truth": ["ImmTySWZ", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 655, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "<ISA_LIT>Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "<STR_LIT>", ";", "if", "(", "GV", ")", "{", "if", "(", "Optional", "<", "ConstantRange", ">", "CR", "=", "GV", "->", "getAbsoluteSymbolRange", "(", ")", ")", "{", "if", "(", "CR", "->", "getUnsignedMax", "(", ")", ".", "ult", "("], "ground_truth": ["<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";"], "File": "X86Subtarget25", "Func": "classifyGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 656, "Length": 69, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchMode", "(", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "}", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "is64BitMode", "(", ")", ")", "{", "SwitchMode", "(", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code64", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "X86AsmParser (2)", "Func": "ParseDirectiveCode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 657, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__builtin_neon_vreinterpretv16qiv2di", "(", "(", "int64x2_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p8_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 658, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot90_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "mve___arm_vcmlaq_rot90_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 659, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPUTopSavedRegOff", "="], "ground_truth": ["Off", ";"], "File": "MipsMachineFunction11", "Func": "setFPUTopSavedRegOff", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 660, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG"], "ground_truth": [".", "getExternalSymbol", "(", "<STR_LIT>", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "XCoreSelectionDAGInfo9", "Func": "EmitTargetCodeForMemcpy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 661, "Length": 86, "Cover_Rate": 0.3233082706766917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_127Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "("], "ground_truth": [")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm0_127Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 662, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ","], "ground_truth": ["SavedRegs", ",", "RS", ")", ";"], "File": "GBZ80FrameLowering", "Func": "determineCalleeSaves", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 663, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "CCMatch", ")", "{", "bool", "R", "=", "(", "CallerCC", "==", "CallingConv", "::", "C", "||", "CallerCC", "==", "CallingConv", "::", "Fast", ")", ";", "bool", "E", "=", "(", "CalleeCC", "==", "CallingConv", "::", "C", "||", "CalleeCC", "==", "CallingConv", "::", "Fast", ")", ";", "if", "(", "!", "R", "||", "!", "E", ")", "return", "false", ";", "}", "if", "(", "isVarArg", ")", "return"], "ground_truth": ["false", ";"], "File": "HexagonISelLowering114", "Func": "IsEligibleForTailCallOptimization", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 664, "Length": 84, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrhaddq_uv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vrhaddq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 665, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "=", "static_cast", "<", "<ISA_LIT>MachineScheduler", "*", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", "Top", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "Bot", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "const", "InstrItineraryData", "*", "Itin", "=", "DAG", "->", "getSchedModel", "(", ")", "->", "getInstrItineraries", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "DAG", "->", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "<ISA_LIT>UseFullSched", ")", "{", "llvm", "::", "ForceTopDown", "=", "true", ";", "}", "delete", "Top", ".", "HazardRec", ";", "delete", "Bot", ".", "HazardRec", ";", "Top", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "Bot", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "delete", "Top", ".", "ResourceModel", ";", "delete", "Bot", ".", "ResourceModel", ";", "Top", ".", "ResourceModel", "=", "new", "<ISA_LIT>ResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "Bot", ".", "ResourceModel", "=", "new", "<ISA_LIT>ResourceModel", "(", "STI", ",", "DAG", "->"], "ground_truth": ["getSchedModel", "(", ")", ")", ";"], "File": "TPCMachineScheduler", "Func": "initialize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 666, "Length": 167, "Cover_Rate": 0.4326424870466321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinterCommon", "::", "printInstFlags", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "unsigned", "Flags", "=", "MI", "->", "getFlags", "(", ")", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "Flags", "&", "<STR_LIT>"], "ground_truth": [")", "O", "<<", "<STR_LIT>", ";"], "File": "X86InstPrinterCommon1", "Func": "printInstFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 667, "Length": 93, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "<STR_LIT>", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "("], "ground_truth": ["V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 668, "Length": 46, "Cover_Rate": 0.3357664233576642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BytesPerElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "BytesPerElement", ";", "++", "I", ")", "Bytes"], "ground_truth": [".", "push_back", "(", "-", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "addUndef", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 669, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ","], "ground_truth": ["__artificial__", ")", ")", "_fxsave", "(", "void", "*", "__P", ")", "{"], "File": "fxsrintrin4", "Func": "_fxsave", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 670, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "I", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "I", "->", "readsRegister", "(", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShiftAmt", "=", "<STR_LIT>", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "ShiftAmt", ">=", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "else", "if", "(", "!", "MRI", "->", "use_empty", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "return", "I", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "nullptr", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "'\\n'", ")", ";", "return"], "ground_truth": ["nullptr", ";"], "File": "AArch64ConditionOptimizer2", "Func": "findSuitableCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 671, "Length": 237, "Cover_Rate": 0.6388140161725068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_checking_assert", "(", "GET_CODE", "(", "SET_SRC", "(", "op1", ")", ")", "==", "COMPARE", ")", ";", "flags", "=", "SET_DEST", "(", "op1", ")", ";", "flags_mode", "=", "GET_MODE", "(", "flags", ")", ";", "if", "(", "GET_MODE", "(", "SET_SRC", "(", "op1", ")", ")", "!=", "flags_mode", ")", "return"], "ground_truth": ["false", ";"], "File": "rx2", "Func": "rx_match_ccmode", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 672, "Length": 42, "Cover_Rate": 0.34710743801652894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmpgt_epi32_mask", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_pcmpgtd256_mask", "(", "(", "__v8si", ")", "__A"], "ground_truth": [",", "(", "__v8si", ")", "__B", ",", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmpgt_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 673, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo (2)", "Func": "isDefConvertible", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 674, "Length": 357, "Cover_Rate": 0.3753943217665615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "|"], "ground_truth": ["~", "__b", ";"], "File": "arm", "Func": "neon_vorn_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 675, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVReg32OrOff", "("], "ground_truth": [")", "const", "{"], "File": "AMDGPUAsmParser1", "Func": "isVReg32OrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 676, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixupLEAs", "(", ")"], "ground_truth": [")", ";"], "File": "X86TargetMachine10", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 677, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "PARAM_I_ADDRESS", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 678, "Length": 73, "Cover_Rate": 0.6952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getOccupancy", "(", "const", "GCNSubtarget", "&", "ST", ")", "const", "{", "return", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", "ST", ".", "hasGFX90AInsts"], "ground_truth": ["(", ")", ")", ")", ")", ";"], "File": "GCNRegPressure1", "Func": "getOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 679, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BaseOp1", ".", "isReg", "(", ")", "&&", "BaseOp1", ".", "getReg", "(", ")", "!=", "BaseOp2", ".", "getReg", "(", ")", ")", "return", "false", ";", "if", "(", "NumLoads", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isPairableLdStInst", "(", "FirstLdSt", ")", "||", "!", "isPairableLdStInst", "(", "SecondLdSt", ")", ")", "return", "false", ";", "unsigned", "FirstOpc", "=", "FirstLdSt", ".", "getOpcode", "(", ")", ";", "unsigned", "SecondOpc", "=", "SecondLdSt", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "canPairLdStOpc", "(", "FirstOpc", ",", "SecondOpc", ")", ")", "return", "false", ";", "if", "(", "!", "isCandidateToMergeOrPair", "(", "FirstLdSt", ")", "||", "!", "isCandidateToMergeOrPair", "(", "SecondLdSt", ")", ")", "return", "false", ";", "int64_t", "Offset1", "=", "FirstLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "FirstOpc", ")", "&&", "!", "scaleOffset", "(", "FirstOpc", ",", "Offset1", ")", ")", "return", "false", ";", "int64_t", "Offset2", "=", "SecondLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "SecondOpc", ")", "&&", "!", "scaleOffset", "(", "SecondOpc", ",", "Offset2", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "AArch64InstrInfo10", "Func": "shouldClusterMemOps", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 680, "Length": 161, "Cover_Rate": 0.45224719101123595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseInstrInfo", "::", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "MI", "&&", "OpNum", "<", "MI", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TRI", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "DReg", "=", "Reg", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "<STR_LIT>", "+", "(", "Reg", "-", "<STR_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "<STR_LIT>", ")", ";", "}", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DReg", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 681, "Length": 133, "Cover_Rate": 0.6584158415841584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->"], "ground_truth": ["getDebugLoc", "(", ")", ";"], "File": "SIOptimizeExecMasking4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 682, "Length": 420, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "(", "SDst", "->", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "SDst", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")"], "ground_truth": [")", "return", "false", ";"], "File": "SIPeepholeSDWA13", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 683, "Length": 114, "Cover_Rate": 0.36774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore"], "ground_truth": ["|", "MachineMemOperand", "::", "MOVolatile", ";"], "File": "RISCVISelLowering", "Func": "getTgtMemIntrinsic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 684, "Length": 85, "Cover_Rate": 0.5120481927710844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFLAT", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "isFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 685, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Bits", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Pow2Bits", "=", "<NUM_LIT>", "<<", "Log2_32_Ceil", "(", "Bits"], "ground_truth": [")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getPow2ScalarType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 686, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "kind1", "!=", "kind2", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "bfin2", "Func": "bfin_comp_type_attributes", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 687, "Length": 120, "Cover_Rate": 0.7361963190184049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "&", "Loc", "=", "MI", ".", "getDebugLoc", "(", ")", ")", "if", "(", "const", "auto", "*", "Samples", "=", "TopSamples", "->", "findFunctionSamples", "(", "Loc", ")", ")", "return", "Samples", "->", "findCallTargetMapAt", "(", "FunctionSamples", "::", "getOffset", "(", "Loc", ")", ",", "Loc", "->", "getBaseDiscriminator", "(", ")", ")", ";", "return", "std", "::", "error_code"], "ground_truth": ["(", ")", ";"], "File": "X86InsertPrefetch (2)", "Func": "getPrefetchHints", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 688, "Length": 53, "Cover_Rate": 0.7464788732394366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createMacroFusionDAGMutation", "(", "shouldScheduleAdjacent"], "ground_truth": [")", ";"], "File": "PPCMacroFusion", "Func": "createPowerPCMacroFusionDAGMutation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 689, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t", ")", "__builtin_neon_vdup_nv8qi", "(", "(", "__builtin_neon_qi"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vdup_n_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 690, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_LINK_STACK", ")", "return", ";", "get_ppc476_thunk_name", "(", "name", ")", ";", "decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "build_function_type_list", "(", "void_type_node", ",", "NULL_TREE", ")", ")", ";", "DECL_RESULT", "(", "decl", ")", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "RESULT_DECL", ",", "NULL_TREE", ",", "void_type_node", ")", ";", "TREE_PUBLIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ASM_WEAKEN_DECL", "(", "asm_out_file", ",", "decl", ",", "name", ",", "<NUM_LIT>", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "targetm", ".", "asm_out", ".", "assemble_visibility", "(", "decl", ",", "VISIBILITY_HIDDEN", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "name", ",", "decl", ")", ";", "}", "else", "{", "switch_to_section", "("], "ground_truth": ["text_section", ")", ";"], "File": "rs60004", "Func": "rs6000_code_end", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 691, "Length": 163, "Cover_Rate": 0.649402390438247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["FrameLowering", ";"], "File": "CAHPSubtarget", "Func": "getFrameLowering", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 692, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cmpReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "secondReg", ")", "{", "cmpOp2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "secondReg", "&&", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "cmpOp2", ")", ")", "{", "MachineInstr", "*", "def", "=", "MRI", ".", "getVRegDef", "(", "cmpOp2", ")", ";", "if", "(", "def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "return", "false", ";", "}", "}", "++", "II", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "localII", "=", "II", ";", "localII", "!=", "end", ";", "++", "localII", ")", "{", "if", "(", "!", "commonChecksToProhibitNewValueJump", "(", "optLocation", ",", "localII", ")", ")", "return", "false", ";", "if", "(", "localII", "->", "modifiesRegister", "(", "pReg", ",", "TRI", ")", "||", "localII", "->", "readsRegister", "(", "pReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "localII", "->", "modifiesRegister", "(", "cmpReg1", ",", "TRI", ")", "||", "(", "secondReg", "&&", "localII", "->", "modifiesRegister", "(", "cmpOp2"], "ground_truth": [",", "TRI", ")", ")", ")", "return", "false", ";"], "File": "HexagonNewValueJump", "Func": "canCompareBeNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 693, "Length": 165, "Cover_Rate": 0.5709342560553633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "++", "slotsUsed", ";", "}", "if", "(", "slotsUsed", ">", "HEXAGON_PACKET_SIZE", ")", "{", "<ISA_LIT>MCErrInfo", "errInfo", ";", "errInfo", ".", "setError", "(", "<STR_LIT>", ")", ";", "addErrInfo", "(", "errInfo", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "HexagonMCChecker11", "Func": "checkSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 694, "Length": 34, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitUseOfPhysReg", "(", "<STR_LIT>", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitUseOfPhysReg", "(", "<STR_LIT>", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "return", "outliner", "::", "InstrType", "::"], "ground_truth": ["Legal", ";"], "File": "X86InstrInfo (2)3", "Func": "getOutliningType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 695, "Length": 166, "Cover_Rate": 0.5570469798657718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "End", "=", "KillInst", "?", "KillInstIdx", ":", "LastInstIdx", ";", "unsigned", "OtherEnd", "=", "Other", ".", "KillInst", "?", "Other", ".", "KillInstIdx", ":", "Other", ".", "LastInstIdx", ";", "return", "StartInstIdx", "<=", "OtherEnd", "&&", "Other", ".", "StartInstIdx", "<="], "ground_truth": ["End", ";"], "File": "AArch64A57FPLoadBalancing", "Func": "rangeOverlapsWith", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 696, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "context", "->", "br_loc", "[", "<NUM_LIT>", "]", "&&", "*", "context", "->", "br_loc", "[", "<NUM_LIT>", "]", "!=", "context", "->", "rp", ")", "{", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_RP", "]", ".", "where", "=", "UNW_WHERE_BR", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_RP", "]", ".", "when", "=", "-", "<NUM_LIT>", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_RP", "]", ".", "val", "=", "<NUM_LIT>", ";", "goto", "success", ";", "}", "return", "_URC_END_OF_STACK", ";", "success", ":", "return", "_URC_NO_REASON", ";", "return", "_URC_END_OF_STACK", ";", "}", "context", "->", "region_start", "=", "ent", "->", "start_offset", "+", "segment_base", ";", "fs", "->", "when_target", "=", "(", "context", "->", "rp", "-", "context", "->", "region_start", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "unw", "=", "(", "unsigned", "long", "*", ")", "(", "ent", "->", "info_offset", "+", "segment_base", ")", ";", "header", "=", "*", "unw", ";", "length", "=", "UNW_LENGTH", "(", "header", ")", ";", "if", "(", "UNW_FLAG_EHANDLER", "(", "header", ")", "|", "UNW_FLAG_UHANDLER", "(", "header", ")", ")", "{", "fs", "->", "personality", "=", "*", "(", "_Unwind_Personality_Fn", "*", ")", "(", "unw", "[", "length", "+", "<NUM_LIT>", "]", "+", "context", "->", "gp", ")", ";", "context", "->", "lsda", "=", "unw", "+", "length", "+", "<NUM_LIT>", ";", "}", "insn", "=", "(", "unsigned", "char", "*", ")", "(", "unw", "+", "<NUM_LIT>", ")", ";", "insn_end", "=", "(", "unsigned", "char", "*", ")", "(", "unw", "+", "<NUM_LIT>", "+", "length", ")", ";", "while", "(", "!", "fs", "->", "done", "&&", "insn", "<", "insn_end", ")", "insn", "=", "unw_decode", "(", "insn", ",", "fs", "->", "in_body", ",", "fs", ")", ";", "free_label_states", "(", "fs", "->", "labeled_states", ")", ";", "free_state_stack", "(", "&", "fs", "->", "curr", ")", ";", "if", "(", "reg_state_alloced", "||", "labeled_state_alloced", ")", "abort", "(", ")", ";", "if", "(", "fs", "->", "when_target", ">", "fs", "->", "epilogue_start", ")", "{", "struct", "unw_reg_info", "*", "r", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PSP", "]", ".", "where", "=", "UNW_WHERE_NONE", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PSP", "]", ".", "val", "=", "<NUM_LIT>", ";", "for", "(", "r", "=", "fs", "->", "curr", ".", "reg", ";", "r", "<", "fs", "->", "curr", ".", "reg", "+", "UNW_NUM_REGS", ";", "++", "r", ")", "if", "(", "(", "r", "->", "where", "==", "UNW_WHERE_PSPREL", "&&", "r", "->", "val", "<="], "ground_truth": ["<NUM_LIT>", ")", "||", "r", "->", "where", "==", "UNW_WHERE_SPREL", ")", "r", "->", "where", "=", "UNW_WHERE_NONE", ";"], "File": "unwind-ia64", "Func": "uw_frame_state_for", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 697, "Length": 349, "Cover_Rate": 0.6403669724770642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>NewValueJump", "(", ")", ",", "false", ")", ";", "addPass", "(", "create<ISA_LIT>BranchRelaxation", "(", ")", ",", "false", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ",", "false", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "create<ISA_LIT>GenMux", "(", ")", ",", "false", ")", ";", "addPass", "(", "create<ISA_LIT>Packetizer", "(", ")"], "ground_truth": [",", "false", ")", ";"], "File": "HexagonTargetMachine (2)", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 698, "Length": 65, "Cover_Rate": 0.6770833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IncomingValueHandler", "::", "assignValueToReg", "(", "ValVReg", ",", "PhysReg"], "ground_truth": [",", "VA", ")", ";"], "File": "X86CallLowering9", "Func": "assignValueToReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 699, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "FullyAllocated", ")", "MFI", "."], "ground_truth": ["RemoveStackObject", "(", "R", ".", "first", ")", ";"], "File": "SIMachineFunctionInfo13", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 700, "Length": 70, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getInsertVINSERTImmediate", "(", "N", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "getInsertVINSERT256Immediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 701, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeEmitter", ".", "reset", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCCodeEmitter", "(", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "MF", ".", "getContext", "(", ")", ")", ")", ";", "SetupMachineFunction", "(", "MF"], "ground_truth": [")", ";"], "File": "X86AsmPrinter18", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 702, "Length": 47, "Cover_Rate": 0.3092105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurType"], "ground_truth": [".", "Length", ";"], "File": "X86AsmParser16", "Func": "getLength", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 703, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "<STR_LIT>", ")", ";", "SwitchSection", "(", "EHSection", ")", ";", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMELFStreamer22", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 704, "Length": 66, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "||", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "static", "const", "TypeConversionCostTblEntry", "<", "MVT", ">", "AVXConversionTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "AVXConversionTbl", ",", "array_lengthof", "(", "AVXConversionTbl", ")", ",", "ISD", ",", "DstTy", ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")"], "ground_truth": ["return", "AVXConversionTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "X86TargetTransformInfo121", "Func": "getCastInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 705, "Length": 475, "Cover_Rate": 0.411968777103209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock"], "ground_truth": [":"], "File": "ARMAsmPrinter104", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 706, "Length": 221, "Cover_Rate": 0.5580808080808081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "I", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "if", "(", "!", "TFI", "->", "restoreCalleeSavedRegisters", "(", "*", "MBB", ",", "I", ",", "CSI", ",", "TRI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "*", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "MBB", "->", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AtStart", ")", "I", "="], "ground_truth": ["MBB", "->", "begin", "(", ")", ";"], "File": "WebAssemblyPEI", "Func": "insertCSRSpillsAndRestores", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 707, "Length": 130, "Cover_Rate": 0.3073286052009456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo12", "Func": "getRARegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 708, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "int", "execute", "("], "ground_truth": ["function", "*", ")", "{"], "File": "aarch64-bti-insert", "Func": "execute", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 709, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "F", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "F", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "RCI", ".", "runOnMachineFunction", "(", "F", ")", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "{", "Changed", "|=", "runOnBasicBlock"], "ground_truth": ["(", "MBB", ")", ";"], "File": "AArch64A57FPLoadBalancing", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 710, "Length": 44, "Cover_Rate": 0.411214953271028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "expect", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "auto", "TypeTok", "=", "Lexer", ".", "getTok", "(", ")", ";", "auto", "TypeName", "=", "expectIdent", "(", ")", ";", "if", "(", "TypeName", ".", "empty", "(", ")", ")", "return", "true", ";", "auto", "Type", "=", "<STR_LIT>", "(", "TypeName", ")", ";", "if", "(", "!", "Type", ")", "return", "error", "(", "<STR_LIT>", ",", "TypeTok", ")", ";", "bool", "Mutable", "=", "true", ";", "if", "(", "isNext", "(", "AsmToken", "::", "Comma", ")", ")", "{", "TypeTok", "=", "Lexer", ".", "getTok", "(", ")", ";", "auto", "Id", "=", "expectIdent", "(", ")", ";", "if", "(", "Id", "==", "<STR_LIT>", ")", "Mutable", "=", "false", ";", "else", "return", "error", "(", "<STR_LIT>", ",", "TypeTok", ")", ";", "}", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "WasmSym", "->", "setGlobalType", "(", "<STR_LIT>", "{", "uint8_t", "(", "Type", ".", "getValue", "(", ")", ")", ",", "Mutable", "}", ")", ";", "TOut", ".", "emitGlobalType", "(", "WasmSym", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "SymName", "=", "expectIdent", "(", ")", ";", "if", "(", "SymName", ".", "empty", "(", ")", ")", "return", "true", ";", "if", "(", "expect", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "auto", "ElemTypeTok", "=", "Lexer", ".", "getTok", "(", ")", ";", "auto", "ElemTypeName", "=", "expectIdent", "(", ")", ";", "if", "(", "ElemTypeName", ".", "empty", "(", ")", ")", "return", "true", ";", "Optional", "<", "<STR_LIT>", ">", "ElemType", "=", "<STR_LIT>", "(", "ElemTypeName", ")", ";", "if", "(", "!", "ElemType", ")", "return", "error", "(", "<STR_LIT>", ",", "ElemTypeTok", ")", ";", "<STR_LIT>", "Limits", "=", "DefaultLimits", "(", ")", ";", "if", "(", "isNext", "(", "AsmToken", "::", "Comma", ")", "&&", "parseLimits", "(", "&", "Limits", ")", ")", "return", "true", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "<STR_LIT>", "Type", "=", "{", "uint8_t", "(", "ElemType", ".", "getValue", "(", ")", ")", ",", "Limits", "}", ";", "WasmSym", "->", "setTableType", "(", "Type", ")", ";", "TOut", ".", "emitTableType", "(", "WasmSym", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "SymName", "=", "expectIdent", "(", ")", ";", "if", "(", "SymName", ".", "empty", "(", ")", ")", "return", "true", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ")", ";", "if", "(", "WasmSym", "->", "isDefined", "(", ")", ")", "{", "if", "(", "ensureEmptyNestingStack", "(", ")"], "ground_truth": [")", "return", "true", ";"], "File": "WebAssemblyAsmParser", "Func": "ParseDirective", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 711, "Length": 418, "Cover_Rate": 0.3270735524256651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GlobalBase", ",", "RelAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "AbsAddr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering59", "Func": "LowerGlobalAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 712, "Length": 82, "Cover_Rate": 0.3744292237442922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "IsSubWord", "=", "(", "BitSize", "<", "<NUM_LIT>", ")", ";", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "Base", "=", "earlyUseOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "int64_t", "Disp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "Src2", "=", "earlyUseOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "BitShift", "=", "IsSubWord", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";", "Register", "NegBitShift", "=", "IsSubWord", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "IsSubWord", ")", "BitSize", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "BitSize", "<=", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "unsigned", "LOpcode", "=", "BitSize", "<=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CSOpcode", "=", "BitSize", "<=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "LOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "LOpcode", ",", "Disp", ")", ";", "CSOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "CSOpcode", ",", "Disp", ")", ";", "assert", "(", "LOpcode", "&&", "CSOpcode", "&&", "<STR_LIT>", ")", ";", "Register", "OrigVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "OldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "NewVal", "=", "(", "BinOpcode", "||", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "Src2", ".", "getReg", "(", ")", ")", ";", "Register", "RotatedOldVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "OldVal", ")", ";", "Register", "RotatedNewVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "NewVal", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "<STR_LIT>", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "<STR_LIT>", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "LOpcode", ")", ",", "OrigVal", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB"], "ground_truth": [";"], "File": "SystemZISelLowering (2)2", "Func": "emitAtomicLoadBinary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 713, "Length": 374, "Cover_Rate": 0.4308755760368664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx"], "ground_truth": ["tmp", ";"], "File": "h8300", "Func": "h8300_expand_store", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 714, "Length": 39, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaldavxq_p_sv4si", "(", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlaldavxq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 715, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "RequiredAlign", "=", "std", "::", "max", "(", "AlignVal", ",", "StackAlign", ")", ";", "uint64_t", "ExtraAlignSpace", "=", "RequiredAlign", "-", "StackAlign", ";", "unsigned", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "NeededSpace", "=", "Size", ";", "SDValue", "OldSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Backchain", ";", "if", "(", "StoreBackchain", ")", "Backchain", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "OldSP", ",", "MachinePointerInfo", "(", ")", ")", ";", "if", "(", "ExtraAlignSpace", ")", "NeededSpace", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NeededSpace", ",", "DAG", ".", "getConstant", "(", "ExtraAlignSpace", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OldSP", ",", "NeededSpace", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ","], "ground_truth": ["SPReg", ",", "NewSP", ")", ";"], "File": "SystemZISelLowering104", "Func": "lowerDYNAMIC_STACKALLOC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 716, "Length": 136, "Cover_Rate": 0.30699774266365687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_lane_f16", "(", "const", "float16_t", "*", "__a", ",", "float16x4_t", "__b", ","], "ground_truth": ["const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon_vld1_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 717, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "StoreOpcode", ",", "Disp", ")", ";", "if", "(", "STOCOpcode", "&&", "!", "IndexReg", "&&", "Subtarget", ".", "hasLoadStoreOnCond", "(", ")", ")", "{", "if", "(", "Invert", ")", "CCMask", "^=", "CCValid", ";", "MachineMemOperand", "*", "MMO", "=", "nullptr", ";", "for", "(", "auto", "*", "I", ":", "MI", ".", "memoperands", "(", ")", ")", "if", "(", "I", "->", "isStore", "(", ")", ")", "{", "MMO", "=", "I", ";", "break", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "STOCOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}", "if", "(", "!", "Invert", ")", "CCMask", "^=", "CCValid", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "JoinMBB", "=", "<STR_LIT>", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "<STR_LIT>", "(", "StartMBB", ")", ";", "if", "(", "!", "MI", ".", "killsRegister", "(", "<STR_LIT>", ")", "&&", "!", "checkCCKill", "(", "MI", ",", "JoinMBB", ")", ")", "{", "FalseMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "JoinMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "MBB", "="], "ground_truth": ["FalseMBB", ";"], "File": "SystemZISelLowering114", "Func": "emitCondStore", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 718, "Length": 244, "Cover_Rate": 0.5545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepu32_ps", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtudq2ps128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtepu32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 719, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 720, "Length": 113, "Cover_Rate": 0.5207373271889401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "FrameRegIsKill", ")", ";", "if", "(", "!", "IsRVVSpill", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ".", "getFixed", "(", ")", ")", ";", "else", "{", "if", "(", "Offset", ".", "getFixed", "(", ")", ")", "{", "Register", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "FrameReg", ",", "getKillRegState", "(", "FrameRegIsKill", ")", ")", ".", "addImm", "(", "Offset", ".", "getFixed", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "}", "}", "else", "{", "assert", "(", "ScalableFactorRegister", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "Offset", ".", "getFixed", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "ScalableAdjOpc", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "FrameReg", ",", "getKillRegState", "(", "FrameRegIsKill", ")", ")", ".", "addReg", "(", "ScalableFactorRegister", ",", "RegState", "::", "Kill", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "Register", "VL", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "ScalableAdjOpc", ")", ",", "VL", ")", ".", "addReg", "(", "FrameReg", ",", "getKillRegState", "(", "FrameRegIsKill", ")", ")", ".", "addReg", "(", "ScalableFactorRegister", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "IsRVVSpill", "&&", "Offset", ".", "getFixed", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "VL", ")", ".", "addImm", "(", "Offset", ".", "getFixed", "(", ")", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "VL", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "!", "IsRVVSpill", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ".", "getFixed", "(", ")", ")", ";", "}", "auto", "ZvlssegInfo", "=", "TII", "->", "isRVVSpillForZvlsseg", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ZvlssegInfo", ")", "{", "Register", "VL", "=", "MRI", ".", "createVirtualRegister", "(", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "RISCVRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 721, "Length": 367, "Cover_Rate": 0.4010928961748634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "||", "!", "Subtarget", "->", "has<ISA_LIT>32r2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "And0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "And1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "SMPos0", ",", "SMSize0", ",", "SMPos1", ",", "SMSize1", ";", "ConstantSDNode", "*", "CN", ";", "if", "(", "And0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "||", "!", "isShiftedMask", "(", "~", "CN", "->", "getSExtValue", "(", ")", ",", "SMPos0", ",", "SMSize0", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "And1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "||", "!", "isShiftedMask", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos1", ",", "SMSize1", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SMPos0", "!=", "SMPos1", "||", "SMSize0", "!=", "SMSize1"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "MipsISelLowering126", "Func": "performORCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 722, "Length": 176, "Cover_Rate": 0.49577464788732395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubExpr", "(", ")", "->", "FindAssociatedSection"], "ground_truth": ["(", ")", ";"], "File": "ARMMCExpr", "Func": "FindAssociatedSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 723, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Arg", "->", "isRegister", "(", ")", "||", "!", "Arg", "->", "getRegister", "(", ")", ".", "isValid", "(", ")", ")", "return", "false", ";", "Register", "SrcReg", "=", "Arg", "->", "getRegister", "(", ")", ";", "assert", "(", "SrcReg", ".", "isPhysical", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "DstReg", ".", "isVirtual", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "B", ",", "MRI", ",", "SrcReg", ",", "Ty", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "Register", "AndMaskSrc", "=", "LiveIn", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", ")", "{", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32"], "ground_truth": [",", "Shift", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 724, "Length": 155, "Cover_Rate": 0.6739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "override", "{", "delete", "STI"], "ground_truth": [";"], "File": "ARMAsmBackend", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 725, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "return", "CC_<ISA_LIT>"], "ground_truth": [";"], "File": "R600ISelLowering66", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 726, "Length": 38, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2uqq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin4", "Func": "_mm_maskz_cvtps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 727, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pmullw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_mullo_pi16", "(", "__m1", ",", "__m2"], "ground_truth": [")", ";"], "File": "mmintrin", "Func": "_m_pmullw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 728, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ","], "ground_truth": ["frv_acc_group_1", ",", "<NUM_LIT>", ")", ";"], "File": "frv2", "Func": "frv_acc_group", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 729, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ExpandPredSpillCode", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>ExpandPredSpillCode"], "ground_truth": ["(", "TM", ")", ";"], "File": "HexagonExpandPredSpillCode", "Func": "createHexagonExpandPredSpillCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 730, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "findPHIInfoElement", "(", "DestReg", ")", "==", "nullptr", "&&", "<STR_LIT>", ")", ";", "PHISourcesT", "EmptySet", ";", "PHIInfoElementT", "*", "NewElement", "=", "new", "PHIInfoElementT", "(", ")", ";", "NewElement", "->", "DestReg", "=", "DestReg", ";", "NewElement", "->", "DL", "=", "DL", ";", "NewElement", "->", "Sources", "=", "EmptySet", ";", "PHIInfo", ".", "insert", "(", "NewElement"], "ground_truth": [")", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "addDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 731, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ",", "num_regs", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "num_regs", "++", ";", "if", "(", "!", "simple_return", "&&", "saved_regs_mask", ")", "{", "gcc_assert", "(", "!", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", ";", "if", "(", "arm_current_function_pac_enabled_p", "(", ")", ")", "{", "gcc_assert", "(", "!", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ")", ")", ";", "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";", "emit_insn", "(", "gen_aut_nop", "(", ")", ")", ";", "emit_jump_insn", "(", "simple_return_rtx", ")", ";", "}", "else", "if", "(", "num_regs", "==", "<NUM_LIT>", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "PC_REGNUM", ")", ";", "rtx", "addr", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "reg", ",", "addr", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "emit_jump_insn", "(", "par", ")", ";", "}", "else", "{", "saved_regs_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "saved_regs_mask", "|=", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";", "}", "}", "else", "{", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")"], "ground_truth": [")", ")", "cmse_nonsecure_entry_clear_before_return", "(", ")", ";"], "File": "arm1", "Func": "thumb2_expand_return", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 732, "Length": 231, "Cover_Rate": 0.8555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getTokenKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "getTokenStr", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "if", "(", "Tok", "==", "<STR_LIT>", "&&", "!", "hasMIMG_R128", "(", ")", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "if", "(", "Tok", "==", "<STR_LIT>", "&&", "!", "isGFX9", "(", ")", "&&", "!", "hasGFX10A16", "(", ")", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return"], "ground_truth": ["MatchOperand_NoMatch", ";"], "File": "AMDGPUAsmParser32", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 733, "Length": 113, "Cover_Rate": 0.5067264573991032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y"], "ground_truth": ["(", "The<ISA_LIT>_64Target", ")", ";"], "File": "X86AsmParser (2)", "Func": "LLVMInitializeX86AsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 734, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSCALAR_TO_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "OpVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "OpVT", ".", "is128BitVector", "(", ")", ")", "{", "unsigned", "SizeFactor", "=", "OpVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MVT", "VT128", "=", "<STR_LIT>", "(", "OpVT", ".", "getVectorElementType", "(", ")", ",", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "SizeFactor", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT128", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "Op", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "SDValue", "AnyExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "OpVT", ".", "is128BitVector", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering62", "Func": "LowerSCALAR_TO_VECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 735, "Length": 140, "Cover_Rate": 0.8045977011494253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "{", "ValueList", "LHS", ";", "ValueList", "RHS", ";", "if", "(", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{", "R", ".", "InsertMul", "(", "I", ",", "LHS", ",", "RHS", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "case", "Instruction", "::", "SExt", ":", "return", "Search", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ",", "R", ")", ";", "}", "return", "false", ";", "}", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "AllAdds", ";", "if", "(", "!", "RecordMemoryOps", "(", "&", "BB", ")", ")", "continue", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "BB", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "&", "BB", ",", "R", ")", ")", "continue", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";", "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";", "}", "}", "return"], "ground_truth": ["Changed", ";"], "File": "ARMParallelDSP1", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 736, "Length": 299, "Cover_Rate": 0.6004016064257028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<"], "ground_truth": ["<STR_LIT>", ";", "break", ";"], "File": "X86IntelInstPrinter15", "Func": "printXOPCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 737, "Length": 45, "Cover_Rate": 0.3813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "rv", "=", "m32c_hard_regno_nregs_1", "(", "regno", ",", "mode", ")", ";", "return", "rv", "?", "rv"], "ground_truth": [":", "<NUM_LIT>", ";"], "File": "m32c3", "Func": "m32c_hard_regno_nregs", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 738, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmlalq_lane_high_f16", "(", "float32x4_t", "__r", ",", "float16x8_t", "__a", ",", "float16x4_t", "__b", ",", "const", "int", "__index", ")", "{", "__builtin_arm_lane_check", "(", "<NUM_LIT>"], "ground_truth": [",", "__index", ")", ";"], "File": "arm", "Func": "neon_vfmlalq_lane_high_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 739, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_i64scatter_ps", "(", "void", "*", "__addr", ",", "__m512i", "__index", ",", "__m256", "__v1", ",", "int", "__scale", ")", "{", "__builtin_ia32_scatterdiv16sf", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8di", ")", "__index"], "ground_truth": [",", "(", "__v8sf", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 740, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UndefElts", "&=", "APInt", "::", "getSplat", "(", "NumElts", ",", "!", "IsTop", "?", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ":", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "return", "None", ";", "}", ";", "switch", "(", "II", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "SimplifyNarrowInstrTopBottom", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "SimplifyNarrowInstrTopBottom", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "SimplifyNarrowInstrTopBottom", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo14", "Func": "simplifyDemandedVectorEltsIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 741, "Length": 76, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPostIncOperand12", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "ARM64InstPrinter", "Func": "printPostIncOperand12", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 742, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulhq_sv8hi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmulhq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 743, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm21Lsb0", "("], "ground_truth": [")", "const", "{"], "File": "RISCVAsmParser11", "Func": "isSImm21Lsb0", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 744, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtxph_ps", "(", "__m256", "__A"], "ground_truth": [",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtxph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 745, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m32c_pass_by_reference", "(", "cumulative_args_t"], "ground_truth": [",", "const", "function_arg_info", "&", ")", "{"], "File": "m32c", "Func": "m32c_pass_by_reference", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 746, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "Context", "("], "ground_truth": [")", "{"], "File": "HexagonLoopIdiomRecognition", "Func": "~Context", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 747, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "getDefUses", "(", ")", "{", "return"], "ground_truth": ["DefUses", ";"], "File": "MipsRegisterBankInfo", "Func": "getDefUses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 748, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "MFI", "->", "hasCalls", "(", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")"], "ground_truth": ["||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "AArch64FrameLowering44", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 749, "Length": 34, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPOWI", "(", "Op"], "ground_truth": [",", "*", "Subtarget", ",", "DAG", ")", ";"], "File": "ARMISelLowering52", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 750, "Length": 407, "Cover_Rate": 0.4492273730684327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "lessCVI", "(", "const", "<ISA_LIT>Instr", "&", "A", ",", "const", "<ISA_LIT>Instr", "&", "B", ")", "{", "return", "(", "<STR_LIT>", "(", "A", ".", "CVI", ",", "B", "."], "ground_truth": ["CVI", ")", ")", ";"], "File": "HexagonShuffler (2)", "Func": "lessCVI", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 751, "Length": 29, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "storeStackInputValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Chain", ",", "SDValue", "ArgVal", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachinePointerInfo", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::"], "ground_truth": ["MODereferenceable", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 752, "Length": 85, "Cover_Rate": 0.9340659340659341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "SIInsertWaitcnts", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 753, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "AArch64ISelLowering120", "Func": "getVaListSizeInBits", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 754, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Resource", "(", "unsigned", "s", ")", "{"], "ground_truth": ["setUnits", "(", "s", ")", ";", "}"], "File": "HexagonShuffler (2)", "Func": "HexagonResource", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 755, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Insert", ")", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "InsertElement", ","], "ground_truth": ["Ty", ",", "i", ")", ";"], "File": "X86TargetTransformInfo86", "Func": "getScalarizationOverhead", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 756, "Length": 40, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_cmpneq_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 757, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LPR", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Defs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", "-", "<STR_LIT>", ";", "if", "(", "Reg", ">=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "Defs", ".", "set"], "ground_truth": ["(", "Reg", ")", ";"], "File": "X86FloatingPoint11", "Func": "setKillFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 758, "Length": 129, "Cover_Rate": 0.5222672064777328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "IgnoreSPUpdates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", "<<", "MFI", ".", "getObjectOffset", "(", "FI", ")", "<<", "<STR_LIT>", ")", ";", "FrameReg", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64FrameLowering56", "Func": "getFrameIndexReferencePreferSP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 759, "Length": 42, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "strOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "<STR_LIT>", "||", "BinOpcode", "==", "<STR_LIT>", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "="], "ground_truth": ["exitMBB", ";"], "File": "ARMISelLowering116", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 760, "Length": 404, "Cover_Rate": 0.5863570391872278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAddrModeIndexed", "(", "N", ",", "<NUM_LIT>", ",", "Base"], "ground_truth": [",", "OffImm", ")", ";"], "File": "ARM64ISelDAGToDAG", "Func": "SelectAddrModeIndexed32", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 761, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "break", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "Thumb2SizeReduction11", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 762, "Length": 272, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "MaskLoad", "->", "getBasePtr", "(", ")", ";", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Ptr", "->", "getOpcode", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "Ptr", "=", "Ptr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "getTargetShuffleMaskConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 763, "Length": 36, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_s32", "(", "int32x2_t", "a", ",", "int32x2_t", "b", ")", "{", "int64x2_t", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmull_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 764, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vsliq_m_n_u16", "(", "__a", ",", "__b", ","], "ground_truth": ["__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsliq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 765, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "PPCInstrInfo101", "Func": "isLoadFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 766, "Length": 80, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder"], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 767, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_mrc", "(", "__coproc", ",", "__opc1", ","], "ground_truth": ["__CRn", ",", "__CRm", ",", "__opc2", ")", ";"], "File": "arm", "Func": "acle___arm_mrc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 768, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "false", "&&"], "ground_truth": ["<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "XtensaFrameLowering1", "Func": "determineCalleeSaves", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 769, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp"], "ground_truth": [",", "MemOp", "+", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "transferMemOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 770, "Length": 46, "Cover_Rate": 0.7540983606557377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_s16", "(", "int16x4_t", "__a"], "ground_truth": [",", "int16x4_t", "__b", ")", "{"], "File": "arm", "Func": "neon_vmull_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 771, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVGPRPressureSet", "(", ")", "const", "{", "return"], "ground_truth": ["VGPRSetID", ";", "}"], "File": "SIRegisterInfo10", "Func": "getVGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 772, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst2q_s32", "(", "int32_t", "*", "__addr", ",", "int32x4x2_t", "__value", ")", "{", "union", "{", "int32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__i", "="], "ground_truth": ["__value", ";"], "File": "arm", "Func": "mve___arm_vst2q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 773, "Length": 27, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "llvm", "::", "create<ISA_LIT>16InstrInfo", "(", "<ISA_LIT>TargetMachine"], "ground_truth": ["&", "TM", ")", "{"], "File": "Mips16InstrInfo", "Func": "createMips16InstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 774, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>WinCOFFStreamer", "::", "EmitWinEHHandlerData", "(", ")", "{", "MCStreamer", "::", "EmitWinEHHandlerData", "("], "ground_truth": [")", ";"], "File": "X86WinCOFFStreamer", "Func": "EmitWinEHHandlerData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 775, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BlockRanges", "::", "<ISA_LIT>BlockRanges", "(", "MachineFunction", "&", "mf", ")", ":", "MF", "(", "mf", ")", ",", "HST", "(", "mf", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "HST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "HST", ".", "getRegisterInfo", "(", ")", ")", ",", "Reserved", "(", "TRI", ".", "getReservedRegs", "(", "mf", ")", ")", "{", "for", "(", "auto", "I", "=", "TRI", ".", "regclass_begin", "(", ")", ",", "E", "=", "TRI", ".", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "*", "RC", "=", "*", "I", ";", "if", "(", "RC", "->", "isAllocatable", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "R", ":", "*", "RC", ")", "Reserved", "[", "R", "]"], "ground_truth": ["=", "true", ";"], "File": "HexagonBlockRanges", "Func": "HexagonBlockRanges", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 776, "Length": 115, "Cover_Rate": 0.9829059829059829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitRRI", "(", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "int16_t", "Imm", ",", "SMLoc", "IDLoc"], "ground_truth": [",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{"], "File": "MipsAsmParser6", "Func": "emitRRI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 777, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return"], "ground_truth": ["res", ";"], "File": "ushmedia", "Func": "sh_media_MADD_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 778, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "t", ";", "int", "align", ";", "if", "(", "sparc_addr_list", "==", "NULL_RTX", "&&", "sparc_addr_diff_list", "==", "NULL_RTX", ")", "return", ";", "function_section", "(", "current_function_decl", ")", ";", "align", "=", "floor_log2", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "align", ">", "<NUM_LIT>", ")", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "align", ")", ";", "for", "(", "t", "=", "sparc_addr_list", ";", "t", ";", "t", "=", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", "sparc_output_addr_vec", "(", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "t", "=", "sparc_addr_diff_list", ";", "t", ";", "t", "=", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", "sparc_output_addr_diff_vec", "(", "XEXP"], "ground_truth": ["(", "t", ",", "<NUM_LIT>", ")", ")", ";"], "File": "sparc2", "Func": "sparc_output_deferred_case_vectors", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 779, "Length": 99, "Cover_Rate": 0.8839285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "vmull_n_s16", "(", "int16x4_t", "a", ",", "int16_t", "b", ")", "{", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "arm", "Func": "neon4_vmull_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 780, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VEX_LOB_0F38", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F3A", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", ")", "{", "switch", "(", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "VEX_LOB_0F", ":", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F38", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F3A", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "{", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{", "switch", "(", "mmmmmFromXOP2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "XOP_MAP_SELECT_8", ":", "insn", "->", "opcodeType", "=", "XOP8_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_9", ":", "insn", "->", "opcodeType", "=", "XOP9_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_A", ":", "insn", "->", "opcodeType", "=", "XOPA_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "readModRM", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEDNOW_MAP", ";", "}", "else"], "ground_truth": ["{"], "File": "X86DisassemblerDecoder", "Func": "readOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 781, "Length": 456, "Cover_Rate": 0.7794871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_cannot_copy_insn_p", "(", "rtx_insn"], "ground_truth": ["*", "insn", ")", "{"], "File": "riscv", "Func": "riscv_cannot_copy_insn_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 782, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_broadcastss256_mask", "(", "(", "__v4sf", ")", "__A", ","], "ground_truth": ["(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_broadcastss_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 783, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree"], "ground_truth": [">", "(", ")", ";"], "File": "TGSICFGStructurizer", "Func": "getAnalysisUsage", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 784, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>"], "ground_truth": [")", "==", "UNSPEC_TLS", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "File": "aarch641", "Func": "FOR_EACH_SUBRTX", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 785, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_ucomilt_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "return", "__builtin_ia32_cmpsh_mask_round", "(", "__A", ",", "__B", ",", "_CMP_LT_OQ", ",", "(", "__mmask8", ")", "-"], "ground_truth": ["<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_ucomilt_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 786, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TransformIntrin", "("], "ground_truth": [")", ";"], "File": "TPCTransformIntrin", "Func": "createTPCTransformIntrinPass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 787, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_aand_i32", "(", "int", "*", "__A", ",", "int", "__B", ")", "{", "__builtin_ia32_aand32", "(", "(", "int", "*", ")"], "ground_truth": ["__A", ",", "__B", ")", ";"], "File": "raointintrin", "Func": "_aand_i32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 788, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "(", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RC", ")"], "ground_truth": [".", "begin", "(", ")", "+", "RegNo", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "getReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 789, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NumLanes", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "FixConv", ")", ";", "return", "FixConv"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 790, "Length": 104, "Cover_Rate": 0.30057803468208094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vreinterpretv2div8hi", "(", "(", "int16x8_t", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u64_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 791, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ","], "ground_truth": ["Lane", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 792, "Length": 62, "Cover_Rate": 0.5585585585585585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMBBMRT", "(", ")", "!="], "ground_truth": ["nullptr", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isMBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 793, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "::", "iterator", "skipAlignedDPRCS2Spills", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "{", "++", "MI", ";", "++", "MI", ";", "++", "MI", ";", "assert", "(", "MI", "->", "mayStore", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMFrameLowering100", "Func": "skipAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 794, "Length": 35, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcmlaq_rot180_m_f16", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmlaq_rot180_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 795, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Op", ")", ")", ";", "}", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "(", "SrcVT", "==", "<STR_LIT>", "||", "DstVT", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "<STR_LIT>", "&&", "TLI"], "ground_truth": [".", "isTypeLegal", "(", "SrcVT", ")", ")", "{"], "File": "ARMISelLowering104", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 796, "Length": 292, "Cover_Rate": 0.5816733067729084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "int_or_sig_p", "=", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", ";", "if", "(", "set", ")", "CLEAR_HARD_REG_SET", "(", "*", "set", ")", ";", "count", "=", "<NUM_LIT>", ";", "if", "(", "TREE_THIS_VOLATILE", "(", "current_function_decl", ")", "||", "cfun", "->", "machine", "->"], "ground_truth": ["is_OS_task", "||", "cfun", "->", "machine", "->", "is_OS_main", ")", "return", "<NUM_LIT>", ";"], "File": "avr", "Func": "avr_regs_to_save", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 797, "Length": 51, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateProcIFlags", "(", "<STR_LIT>", "IFlags", ",", "SMLoc", "S", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 798, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStackify", "::", "fixEndsAtEndOfFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "getResults", "(", ")", ".", "empty", "(", ")", ")", "return", ";", "<STR_LIT>", "RetType", "=", "MFI", ".", "getResults", "(", ")", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "<STR_LIT>", "::", "Multivalue", ":", "<STR_LIT>", "(", "<STR_LIT>", "(", "MFI", ".", "getResults", "(", ")", ".", "front", "(", ")", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "reverse_iterator", ",", "<NUM_LIT>", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "MF", ".", "rbegin", "(", ")", "->", "rbegin", "(", ")", ")", ";", "auto", "Process", "=", "[", "&", "]", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", ")", "{", "auto", "*", "MBB", "=", "It", "->", "getParent", "(", ")", ";", "while", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "It", "++", ";", "if", "(", "MI", ".", "isPosition", "(", ")", "||", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "auto", "*", "EHPad", "=", "TryToEHPad", ".", "lookup", "(", "EndToBegin", "[", "&", "MI", "]", ")", ";", "assert", "(", "EHPad", ")", ";", "auto", "NextIt", "=", "std", "::", "next", "(", "<STR_LIT>", "(", "EHPad", ")", "->", "getReverseIterator", "(", ")", ")", ";", "if", "(", "NextIt", "!=", "EHPad", "->", "rend", "(", ")", ")", "Worklist", "."], "ground_truth": ["push_back", "(", "NextIt", ")", ";"], "File": "WebAssemblyCFGStackify16", "Func": "fixEndsAtEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 799, "Length": 224, "Cover_Rate": 0.7066246056782335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "has<ISA_LIT>16Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "hasNo<ISA_LIT>16Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "HasMicro<ISA_LIT>Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "HasNoMicro<ISA_LIT>Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "softFloat", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", "&&", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "has<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "hasNo<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "HasMicro<ISA_LIT>Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "HasNoMicro<ISA_LIT>Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "softFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap"], "ground_truth": ["[", "CPU", "+", "FS", "]", ";"], "File": "MipsTargetMachine16", "Func": "getSubtargetImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 800, "Length": 252, "Cover_Rate": 0.7850467289719626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "J", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "J", ".", "isRegMask", "(", ")", ")", "AvailableRegs", ".", "clearBitsNotInMask", "(", "J", ".", "getRegMask", "(", ")", ")", ";", "if", "(", "J", ".", "isReg", "(", ")", "&&", "J", ".", "isDef", "(", ")", ")", "{", "MCRegAliasIterator", "AI", "(", "J", ".", "getReg", "(", ")", ",", "TRI", ",", "true", ")", ";", "if", "(", "J", ".", "isDead", "(", ")", ")", "for", "(", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "AvailableRegs", ".", "reset", "(", "*", "AI", ")", ";", "else", "for", "(", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "assert", "(", "!", "AvailableRegs", "[", "*", "AI", "]", "&&", "<STR_LIT>", ")", ";", "}", "}", "}", "auto", "Ord", "=", "RCI", ".", "getOrder", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "auto", "Reg"], "ground_truth": [":", "Ord", ")", "{"], "File": "AArch64A57FPLoadBalancing1", "Func": "scavengeRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 801, "Length": 139, "Cover_Rate": 0.46959459459459457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsUnmasked", "=", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "PassThru", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsUnmasked", ")", "{", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "PassThru", "=", "convertToScalableVector", "(", "ContainerVT", ",", "PassThru", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "IntID", "=", "DAG", ".", "getTargetConstant", "(", "IsUnmasked", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "auto", "*", "Load", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "Load", "->", "getChain", "(", ")", ",", "IntID", "}", ";", "if", "(", "!", "IsUnmasked", ")", "Ops", ".", "push_back", "(", "PassThru", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IsUnmasked", ")", "Ops", ".", "push_back", "(", "Mask", ")", ";", "Ops", ".", "push_back", "(", "VL", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "{", "ContainerVT", ",", "<STR_LIT>", "}", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Ops", ",", "Load", "->", "getMemoryVT", "("], "ground_truth": [")", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";"], "File": "RISCVISelLowering60", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 802, "Length": 287, "Cover_Rate": 0.7612732095490716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "P", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "P", ")", ";", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ";", "EVT", "VT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Ld", "->", "isVolatile", "(", ")", "&&", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "!", "XTLI", "->", "getSubtarget", "(", ")", "->", "is64Bit", "(", ")", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "SDValue", "FILDChain", "=", "XTLI", "->", "BuildFILD", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Op0", ",", "DAG", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "FILDChain"], "ground_truth": [".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering116", "Func": "PerformSINT_TO_FPCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 803, "Length": 184, "Cover_Rate": 0.6524822695035462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst"], "ground_truth": [".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "MINA32AsmParser", "Func": "addExpr", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 804, "Length": 64, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "DF", ".", "getContents", "(", ")", "[", "Fixup", ".", "getOffset", "(", ")", "+", "i", "]", "=", "uint8_t", "("], "ground_truth": ["Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmBackend29", "Func": "ApplyFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 805, "Length": 40, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "REG", "||", "REGNO", "(", "dst", ")", "!=", "FLAGS_REG", "||", "GET_MODE", "(", "dst", ")", "!=", "CCZmode", ")", "return", "false", ";", "rtx", "op1", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "op2", "!=", "CONST0_RTX", "(", "GET_MODE", "(", "op2", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "IOR", ")", "return", "false", ";", "op2", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "SUBREG_P", "(", "op1", ")", "||", "!", "SUBREG_P", "(", "op2", ")", "||", "GET_MODE", "(", "op1", ")", "!=", "SImode", "||", "GET_MODE", "(", "op2", ")", "!=", "SImode", "||", "(", "(", "SUBREG_BYTE", "(", "op1", ")", "!=", "<NUM_LIT>", "||", "SUBREG_BYTE", "(", "op2", ")", "!=", "GET_MODE_SIZE", "(", "SImode", ")", ")", "&&", "(", "SUBREG_BYTE", "(", "op2", ")", "!=", "<NUM_LIT>", "||", "SUBREG_BYTE", "(", "op1", ")", "!=", "GET_MODE_SIZE", "(", "SImode", ")", ")", ")", ")", "return", "false", ";", "op1", "=", "SUBREG_REG", "(", "op1", ")", ";", "op2", "=", "SUBREG_REG", "(", "op2", ")", ";", "if", "(", "op1", "!=", "op2", "||", "!", "REG_P", "(", "op1", ")", "||", "GET_MODE", "(", "op1", ")"], "ground_truth": ["!=", "DImode", ")", "return", "false", ";"], "File": "i386-features", "Func": "convertible_comparison_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 806, "Length": 198, "Cover_Rate": 0.7252747252747253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImplicitDefReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "ImplicitDefReg", ")", ";", "}", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpc", ")", ",", "ResultReg", ")", ";", "if", "(", "HasAVX", ")", "MIB", ".", "addReg", "(", "ImplicitDefReg", ")", ";", "MIB", ".", "addReg", "(", "OpReg"], "ground_truth": [")", ";"], "File": "X86FastISel104", "Func": "X86SelectFPExtOrFPTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 807, "Length": 87, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "<STR_LIT>", ")", ")", "continue", ";", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "Pred", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", "&&", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "is<ISA_LIT>LowRegister", "("], "ground_truth": ["Reg", ")", ")", "{"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 808, "Length": 268, "Cover_Rate": 0.4281150159744409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNo", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ECLairAsmParser", "Func": "createReg", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 809, "Length": 44, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "char", "IDStr", "[", "<NUM_LIT>", "]", "=", "{", "'\\0'", "}", ";", "Type", "*", "ElmTy", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ";", "unsigned", "NumElm", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ";", "std", "::", "string", "ElmTyStr", "=", "EmitTypeString", "(", "ElmTy", ")", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "NumElm", ")", ";", "FieldInit", "+=", "IDStr", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElm", ";", "i", "++", ")", "{", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "i", "<", "<NUM_LIT>", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "i", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "}", "}", "}", "else", "if", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "char", "IDStr", "[", "<NUM_LIT>", "]", "=", "{", "'\\0'", "}", ";", "std", "::", "string", "TypeStr", "=", "EmitTypeString", "(", "Ty", ")", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+="], "ground_truth": ["<STR_LIT>", ";"], "File": "JVMAsmPrinter", "Func": "EmitFieldAllocation", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 810, "Length": 364, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeImmShiftOpValue", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm"], "ground_truth": [",", "int64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "CSKYDisassembler", "Func": "decodeImmShiftOpValue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 811, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "calculateMaxStackAlignment", "(", "FFI", ")", ";", "for", "(", "unsigned", "RegNum", "=", "TargetRegisterInfo", "::", "FirstVirtualRegister", ";", "RegNum", "<", "RI", ".", "getLastVirtReg", "(", ")", ";", "++", "RegNum", ")", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "RI"], "ground_truth": [".", "getRegClass", "(", "RegNum", ")", "->", "getAlignment", "(", ")", ")", ";"], "File": "X86RegisterInfo33", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 812, "Length": 77, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&"], "ground_truth": ["(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 813, "Length": 28, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "allUsesHaveSourceMods", "(", "N", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ","], "ground_truth": ["EltVT", ",", "Elt", ")", ";"], "File": "SIISelLowering16", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 814, "Length": 97, "Cover_Rate": 0.776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "NewCC", ")", ";", "}", "if", "(", "!", "isNullConstant", "(", "Op1", ")", ")", "{", "SDValue", "Xor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "Xor", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "}", "}", "bool", "IsFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "dl", ",", "IsFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "EFLAGS", "=", "EmitCmp", "(", "Op0", ",", "Op1", ",", "<ISA_LIT>CC", ",", "dl", ",", "DAG", ")", ";", "EFLAGS", "=", "ConvertCmpIfNecessary", "(", "EFLAGS", ",", "DAG", ")", ";", "SDValue", "SetCC", "=", "getSETCC", "(", "<ISA_LIT>CC", ",", "EFLAGS", ",", "dl", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "("], "ground_truth": ["<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SetCC", ")", ";"], "File": "X86ISelLowering115", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 815, "Length": 191, "Cover_Rate": 0.3242784380305603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseRegisterInfo", "::", "getEHHandlerRegister"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMBaseRegisterInfo19", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 816, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "Format", "=", "<NUM_LIT>", ";", "if", "(", "IsTyped", ")", "{", "Format", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "++", "OpOffset", ";", "}", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "updateBufferMMO", "(", "MMO", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "VIndex", ",", "MRI", ")", ";", "unsigned", "Opc", ";", "if", "(", "IsTyped", ")", "{", "Opc", "=", "IsD16", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "switch", "(", "MemSize", ")", "{", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "Opc", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBufferStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 817, "Length": 191, "Cover_Rate": 0.399581589958159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_s8", "(", "int8x8_t", "__a", ")", "{", "return", "(", "int32x2_t", ")"], "ground_truth": ["__builtin_neon_vreinterpretv2siv8qi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s32_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 818, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "BPFISelDAGToDAG", "Func": "SelectAddr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 819, "Length": 106, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf"], "ground_truth": [")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_fmsub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 820, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "if", "(", "Func", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SrcReg", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SrcReg", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsSEInstrInfo10", "Func": "storeRegToStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 821, "Length": 371, "Cover_Rate": 0.5743034055727554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "symbol", ")", ";", "emit_insn", "(", "gen_movsi_topsym_s", "(", "reg", ","], "ground_truth": ["sym", ")", ")", ";"], "File": "mep", "Func": "mep_reload_pointer", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 822, "Length": 28, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Reg", ")", "return", "<NUM_LIT>", ";", "if", "(", "SubReg", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubReg", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "/", "<NUM_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "Reg", "-=", "<STR_LIT>", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "Size", ")", "-", "<NUM_LIT>", ";", "unsigned", "Used", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "Reg", "+", "I", ")", ")", "Used", "|=", "<NUM_LIT>", "<<", "I", ";", "RegsUsed", ".", "set", "(", "Reg", ",", "Reg", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "<NUM_LIT>", ")", "?", "Reg", "%", "NUM_VGPR_BANKS", ":", "unsigned", "(", "Bank", ")", ";", "return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "<NUM_LIT>", ";", "unsigned", "StartBit", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "if", "(", "Reg", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "Size", "/=", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "Size", ")", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "GCNRegBankReassign", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 823, "Length": 231, "Cover_Rate": 0.6047120418848168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "EVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ","], "ground_truth": ["N1", ",", "N2", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 824, "Length": 113, "Cover_Rate": 0.5678391959798995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "<STR_LIT>", "ShiftTy", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "PrevOp", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ".", "release", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "int", "ShiftReg", "=", "<NUM_LIT>", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "<NUM_LIT>", "||", "(", "(", "ShiftTy", "==", "<STR_LIT>", "||", "ShiftTy", "==", "<STR_LIT>", ")", "&&", "Imm", ">", "<NUM_LIT>", ")", "||", "(", "(", "ShiftTy", "==", "<STR_LIT>", "||", "ShiftTy", "==", "<STR_LIT>", ")", "&&", "Imm", ">", "<NUM_LIT>", ")", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "ShiftTy", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "if", "(", "ShiftReg", "&&", "ShiftTy", "!=", "<STR_LIT>", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateShiftedRegister", "(", "ShiftTy", ",", "SrcReg", ",", "ShiftReg", ",", "Imm", ",", "S", ",", "EndLoc", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateShiftedImmediate", "(", "ShiftTy", ",", "SrcReg", ",", "Imm", ",", "S", ",", "EndLoc", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 825, "Length": 496, "Cover_Rate": 0.8551724137931035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_roundscale_round_ss", "(", "__mmask8", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ",", "const", "int", "__imm", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_rndscaless_mask_round", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "__imm", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "__A", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_roundscale_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 826, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLSRCostLess", "(", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "if", "(", "!", "LsrNoInsnsCost", ")", "return", "std", "::", "tie", "(", "C1", ".", "Insns", ",", "C1", ".", "NumRegs", ",", "C1", ".", "AddRecCost", ",", "C1", ".", "NumIVMuls", ",", "C1", ".", "NumBaseAdds", ",", "C1", ".", "ScaleCost", ",", "C1", ".", "ImmCost", ",", "C1", "."], "ground_truth": ["SetupCost", ")", "<", "std", "::", "tie", "(", "C2", ".", "Insns", ",", "C2", ".", "NumRegs", ",", "C2", ".", "AddRecCost", ",", "C2", ".", "NumIVMuls", ",", "C2", ".", "NumBaseAdds", ",", "C2", ".", "ScaleCost", ",", "C2", ".", "ImmCost", ",", "C2", ".", "SetupCost", ")", ";"], "File": "PPCTargetTransformInfo30", "Func": "isLSRCostLess", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 827, "Length": 100, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqmovntq_m_sv4si", "(", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqmovntq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 828, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "(", "FullInst", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "FullInst", ".", "endswith", "(", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptPredicationCode", "="], "ground_truth": ["false", ";"], "File": "ARMAsmParser21", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 829, "Length": 267, "Cover_Rate": 0.6592592592592592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_evpc_dup", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "out", "=", "d", "->", "target", ";", "rtx", "in0", ";", "HOST_WIDE_INT", "elt", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "rtx", "lane", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "||", "d", "->", "perm", ".", "encoding", "(", ")", ".", "encoded_nelts", "(", ")", "!=", "<NUM_LIT>", "||", "!", "d", "->", "perm", "[", "<NUM_LIT>", "]", ".", "is_constant", "(", "&", "elt", ")", ")", "return", "false", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", "&&", "elt", ">=", "<NUM_LIT>", "*", "GET_MODE_UNIT_SIZE", "(", "vmode", ")", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";", "lane", "=", "GEN_INT", "(", "elt"], "ground_truth": [")", ";"], "File": "aarch64", "Func": "aarch64_evpc_dup", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 830, "Length": 114, "Cover_Rate": 0.7125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "FeatureString", ")"], "ground_truth": [")", ")", ";"], "File": "MipsAsmParser29", "Func": "setFeatureBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 831, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lfrintnusfsi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vcvtns_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 832, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "unsigned", "CompareOpc", "=", "<ISA_LIT>ChooseCmpOpcode", "(", "VT", ",", "Subtarget", ")", ";", "if", "(", "CompareOpc", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "Op1", ")", ";", "if", "(", "Op1Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CompareOpc", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "X86FastISel103", "Func": "X86FastEmitCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 833, "Length": 72, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "FISCInstrInfo", "Func": "isStoreToStackSlot", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 834, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectSMRDBufferImm32", "(", "SDValue", "Addr", ",", "SDValue", "&", "Offset", ")", "const", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "!=", "<ISA_LIT>Subtarget"], "ground_truth": ["::", "SEA_ISLANDS", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDBufferImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 835, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "printImpl", "(", "raw_ostream", "&", "OS", ",", "const", "MCAsmInfo", "*", "MAI", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_GOT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "'('", ";", "const", "MCExpr", "*", "Expr", "="], "ground_truth": ["getSubExpr", "(", ")", ";"], "File": "NyuziMCExpr", "Func": "printImpl", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 836, "Length": 69, "Cover_Rate": 0.8313253012048193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ArgMode", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "Subtarget", "->", "useSoftFloat", "(", ")", "&&", "!", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "&&", "Subtarget", "->", "hasSSE1", "(", ")", ")", ";", "}", "SDValue", "InstOps", "[", "]", "=", "{", "Chain", ",", "SrcPtr", ",", "DAG", ".", "getConstant", "(", "ArgSize", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ArgMode", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Align", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "("], "ground_truth": ["getPointerTy", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 837, "Length": 154, "Cover_Rate": 0.3811881188118812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer", "::", "nextGroup", "(", ")", "{", "if", "(", "CurrGroupSize", "==", "<NUM_LIT>", ")", "return", ";", "DEBUG", "(", "dumpCurrGroup", "(", "<STR_LIT>", ")", ")", ";", "DEBUG", "(", "CurGroupDbg", "=", "<STR_LIT>", ";", ")", ";", "GrpCount", "++", ";", "CurrGroupSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "ProcResourceCounters", "[", "i", "]", "--", ";", "if", "(", "CriticalResourceIdx", "!=", "UINT_MAX", "&&", "(", "ProcResourceCounters", "[", "CriticalResourceIdx", "]", "<=", "ProcResCostLim"], "ground_truth": [")", ")", "CriticalResourceIdx", "=", "UINT_MAX", ";"], "File": "SystemZHazardRecognizer10", "Func": "nextGroup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 838, "Length": 90, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameReg", "=", "TRI", "->", "getStackRegister", "(", ")", ";", "return", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "FI"], "ground_truth": [")", "-", "getOffsetOfLocalArea", "(", ")", "+", "Adjustment", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "getFrameIndexReferenceSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 839, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>64_ELF_FIS", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ValLocs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "*", "RV", ")", ")", "{", "const", "Constant", "*", "C", "=", "cast", "<", "Constant", ">", "(", "RV", ")", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "unsigned", "RetReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "SrcReg", "=", "<ISA_LIT>MaterializeInt", "(", "C", ",", "<STR_LIT>", ",", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RetReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "RetReg", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ValLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "switch", "(", "VA", ".", "getLocInfo"], "ground_truth": ["(", ")", ")", "{"], "File": "PPCFastISel1", "Func": "SelectRet", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 840, "Length": 328, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "ReplaceBITCASTResults", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering1", "Func": "ReplaceNodeResults", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 841, "Length": 72, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "<ISA_LIT>TargetLowering", "(", "const", "TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", ":", "TargetLowering", "(", "TM", ")", ",", "TM", "(", "TM", ")", ",", "Subtarget", "(", "Subtarget", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setSchedulingPreference", "(", "Sched", "::", "Source", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom"], "ground_truth": [")", ";"], "File": "TriCoreISelLowering", "Func": "TriCoreTargetLowering", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 842, "Length": 112, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "far_addr_space_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["debug_rtx", "(", "x", ")", ";"], "File": "m32c", "Func": "far_addr_space_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 843, "Length": 32, "Cover_Rate": 0.5818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useRegsForByval", "(", ")", "const", "{", "return", "CallConv", "!=", "CallingConv"], "ground_truth": ["::", "Fast", ";"], "File": "MipsISelLowering", "Func": "useRegsForByval", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 844, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Idx128", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Idx128", ")", ";", "if", "(", "CIdx", "&&", "(", "CIdx", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "{", "SDValue", "CI", "=", "DAG", ".", "getTargetConstant", "(", "CIdx", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "DUPQ", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V", ",", "CI", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "DUPQ", ",", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "SplatOne", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "One", ")", ";", "SDValue", "SV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [",", "One", ")", ";"], "File": "AArch64ISelLowering111", "Func": "LowerDUPQLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 845, "Length": 161, "Cover_Rate": 0.4270557029177719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__rorq", "(", "unsigned", "long", "long", "__X", ",", "int", "__C", ")", "{", "return", "(", "__X", ">>", "__C", ")", "|", "("], "ground_truth": ["__X", "<<", "(", "<NUM_LIT>", "-", "__C", ")", ")", ";"], "File": "ia32intrin4", "Func": "__rorq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 846, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "libName", "=", "TLI", ".", "getLibcallName", "(", "VT", "==", "<STR_LIT>", "?", "RTLIB", "::", "FPTOSINT_F128_I32", ":", "RTLIB", "::", "FPTOSINT_F128_I64", ")", ";", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "libName", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerFP_TO_SINT", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 847, "Length": 78, "Cover_Rate": 0.37320574162679426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "lhs_type", "=", "TREE_TYPE", "(", "gimple_assign_lhs", "(", "assign", ")", ")", ";", "tree", "rhs_type", "=", "TREE_TYPE", "(", "gimple_assign_rhs1", "(", "assign", ")", ")", ";", "return", "(", "INTEGRAL_TYPE_P", "(", "lhs_type", ")", "&&", "INTEGRAL_TYPE_P", "(", "rhs_type", ")", "&&", "TYPE_PRECISION"], "ground_truth": ["(", "lhs_type", ")", "<", "TYPE_PRECISION", "(", "rhs_type", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_integer_truncation_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 848, "Length": 45, "Cover_Rate": 0.5232558139534884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mErrors", ".", "begin", "("], "ground_truth": [")", ";"], "File": "HSAILMachineFunctionInfo", "Func": "errors_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 849, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmladhq", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__arm_vqrdmladhq_s32", "(", "__inactive", ",", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqrdmladhq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 850, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", ".", "get", "("], "ground_truth": [")", ";"], "File": "LanaiTargetMachine", "Func": "getObjFileLowering", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 851, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_lane_u32", "(", "uint64x2_t", "__a", ",", "uint32x2_t", "__b", ","], "ground_truth": ["uint32x2_t", "__c", ",", "const", "int", "__d", ")", "{"], "File": "arm", "Func": "neon_vmlal_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 852, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPCVT", "(", ")", "const", "{", "return", "HasFPCVT"], "ground_truth": [";"], "File": "PPCSubtarget (2)", "Func": "hasFPCVT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 853, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")"], "ground_truth": ["const", "{"], "File": "X86AsmBackend29", "Func": "createObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 854, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "curLoc", ")", "return", ";", "DIScope", "Scope", "(", "curLoc", ".", "getScope", "(", ")", ")", ";", "assert", "(", "(", "!", "Scope", "||", "Scope", ".", "isScope", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Scope", ")", "return", ";", "StringRef", "fileName", "(", "Scope", ".", "getFilename", "(", ")", ")", ";", "StringRef", "dirName", "(", "Scope", ".", "getDirectory", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "FullPathName", "=", "dirName", ";", "if", "(", "!", "dirName", ".", "empty", "(", ")", "&&", "!", "sys", "::", "path", "::", "is_absolute", "(", "fileName", ")", ")", "{", "sys", "::", "path", "::", "append", "(", "FullPathName", ",", "fileName", ")", ";", "fileName", "=", "FullPathName", ";", "}", "if", "(", "filenameMap", ".", "find", "(", "fileName", ")", "=="], "ground_truth": ["filenameMap", ".", "end", "(", ")", ")", "return", ";"], "File": "NVPTXAsmPrinter44", "Func": "emitLineNumberAsDotLoc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 855, "Length": 121, "Cover_Rate": 0.5084033613445378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "const", "StringRef", "&", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser79", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 856, "Length": 109, "Cover_Rate": 0.5369458128078818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc"], "ground_truth": ["=", "<STR_LIT>", ";"], "File": "MipsSEInstrInfo61", "Func": "storeRegToStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 857, "Length": 104, "Cover_Rate": 0.31044776119402984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Start", ",", "End", ";", "if", "(", "TII", "->", "isRxSBGMask", "(", "Value", ",", "BitsPerElement", ",", "Start", ",", "End", ")", ")", "{", "Start", "-=", "<NUM_LIT>", "-", "BitsPerElement", ";", "End", "-=", "<NUM_LIT>", "-", "BitsPerElement", ";", "MVT", "VecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "BitsPerElement", ")", ",", "<STR_LIT>", "/", "BitsPerElement", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getConstant", "(", "Start", ",", "DL", ",", "<STR_LIT>", ",", "false", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "End", ",", "DL", ",", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "VT", ",", "Op", ")", ";"], "File": "SystemZISelLowering", "Func": "tryBuildVectorReplicate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 858, "Length": 107, "Cover_Rate": 0.4331983805668016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "this", "->", "TLOF", "."], "ground_truth": ["get", "(", ")", ";"], "File": "AVRTargetMachine", "Func": "getObjFileLowering", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 859, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "extracted_mcu_data", ".", "name", "!=", "NULL", ")", "return", "cached_result", "=", "(", "extracted_mcu_data", ".", "hwmpy", "==", "<NUM_LIT>", "||", "extracted_mcu_data", ".", "hwmpy", "==", "<NUM_LIT>", ")", ";", "return", "cached_result", "=", "false"], "ground_truth": [";"], "File": "msp430", "Func": "msp430_use_16bit_hwmult", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 860, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_cvtsi64_si64x", "(", "__m64", "__i", ")", "{"], "File": "mmintrin", "Func": "_mm_cvtsi64_si64x", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 861, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "ArgVT", "==", "<STR_LIT>", ")", "||", "(", "ArgVT", "==", "<STR_LIT>", ")", "||", "(", "ArgVT", "==", "<STR_LIT>", ")", "||", "(", "ArgVT", "==", "<STR_LIT>", ")", ")", "&&", "VA", ".", "isMemLoc", "(", ")", ")", "{", "switch", "(", "VA", ".", "getLocMemOffset", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "unsigned", "ArgReg", "=", "getRegForValue", "(", "ArgVal", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "true", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "ArgReg", ")", ";", "CLI", ".", "OutRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "unsigned", "ArgSize", "=", "RoundUpToAlignment", "(", "ArgVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Addr", ".", "setOffset", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "BEAlign", ")", ";", "unsigned", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgVal", "->", "getType", "(", ")", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "getOffset", "(", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Alignment", ")", ";", "(", "void", ")", "("], "ground_truth": ["MMO", ")", ";"], "File": "MipsFastISel", "Func": "processCallArgs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 862, "Length": 469, "Cover_Rate": 0.6012820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "MB", "<=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "MB", "<=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "MB", "<=", "<NUM_LIT>", ")", ")", "break", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "IsZExt", "=", "true", ";", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "MB", "<=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "MB", "<=", "<NUM_LIT>", ")", ")", "break", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCFastISel12", "Func": "tryToFoldLoadIntoMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 863, "Length": 120, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 864, "Length": 173, "Cover_Rate": 0.35020242914979755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opt", "==", "<STR_LIT>", ")", "{", "NoAliases", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Opt", "==", "<STR_LIT>", ")", "{", "ArchRegNames", "="], "ground_truth": ["true", ";"], "File": "RISCVInstPrinter1", "Func": "applyTargetSpecificCLOption", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 865, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RepMap", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "JVMISelLowering", "Func": "clearAuxiliaryData", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 866, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "emitInt32", "(", "NameSZ", ")", ";", "S", ".", "emitValue", "(", "DescSZ", ",", "<NUM_LIT>", ")", ";", "S", ".", "emitInt32", "(", "NoteType", ")", ";", "S", ".", "emitBytes", "(", "Name", ")", ";", "S", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EmitDesc", "(", "S"], "ground_truth": [")", ";"], "File": "AMDGPUTargetStreamer18", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 867, "Length": 70, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchLeafData", "(", "const", "SwitchInst", "*", "I", ")", ":", "BB", "(", "I", "->", "getParent", "(", ")"], "ground_truth": [")", "{", "}"], "File": "TPCCostModelEmitter", "Func": "SwitchLeafData", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 868, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "aarch64_asm_output_pool_epilogue", "(", "FILE", "*", "f", ",", "const", "char"], "ground_truth": ["*", ",", "tree", ",", "HOST_WIDE_INT", "offset", ")", "{"], "File": "aarch64", "Func": "aarch64_asm_output_pool_epilogue", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 869, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value"], "ground_truth": [")", "return", ";"], "File": "SparcAsmBackend11", "Func": "applyFixup", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 870, "Length": 53, "Cover_Rate": 0.45689655172413796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectUnOp", "(", "Register", "ResVReg", ",", "const", "<ISA_LIT>Type", "*", "ResType", ",", "MachineInstr", "&", "I", ",", "unsigned", "Opcode", ")", "const", "{", "return", "selectUnOpWithSrc", "(", "ResVReg", ",", "ResType", ",", "I", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")"], "ground_truth": [",", "Opcode", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectUnOp", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 871, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "||", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "uint64_t", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "->"], "ground_truth": ["getZExtValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "getExtractVEXTRACTImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 872, "Length": 64, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCommonDomains", "(", "unsigned", "mask", ")", "const", "{", "return", "AvailableDomains", "&"], "ground_truth": ["mask", ";"], "File": "SSEDomainFix", "Func": "getCommonDomains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 873, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dst", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "dst", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "bit", ")", ")", ";", "if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "dst", "<<", "<NUM_LIT>", ",", "Addr", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "dst", ")", ")", ";", "return"], "ground_truth": ["Success", ";"], "File": "AArch64Disassembler59", "Func": "DecodeTestAndBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 874, "Length": 112, "Cover_Rate": 0.5628140703517588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MskSize", ")", ";", "}", "else", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "SDValue", "CPIdx", "=", "CurDAG", "->", "getTargetConstantPool", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "CurDAG", "->", "getContext", "(", ")", ")", ",", "Val", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "SDNode", "*", "node", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "CPIdx", ",", "CurDAG", "->", "getEntryNode", "(", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "node", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "return", "node", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "XCoreISelDAGToDAG2", "Func": "Select", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 875, "Length": 301, "Cover_Rate": 0.48392282958199356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "for", "(", "const", "auto", "&", "Info", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "Info", ".", "getFrameIdx", "(", ")", ")", "-", "getOffsetOfLocalArea", "(", ")", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "("], "ground_truth": ["Reg", ",", "true", ")", ";"], "File": "AArch64FrameLowering55", "Func": "emitCalleeSavedFrameMoves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 876, "Length": 135, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterpfqpd", "(", "__mask", ",", "(", "__v8di", ")", "__index", ","], "ground_truth": ["__addr", ",", "__scale", ",", "__hint", ")", ";"], "File": "avx512pfintrin", "Func": "_mm512_mask_prefetch_i64scatter_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 877, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmaxuq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")"], "ground_truth": ["__B", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_max_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 878, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Flag", ";", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")"], "ground_truth": [",", "Op0", ",", "Op1", ",", "Flag", ")", ";"], "File": "GBZ80ISelLowering (2)", "Func": "LowerSUB", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 879, "Length": 84, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializePowerPCAsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "A", "(", "The<ISA_LIT>32Target", ")", ";", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "B", "(", "The<ISA_LIT>64Target"], "ground_truth": [")", ";"], "File": "PPCAsmParser (2)", "Func": "LLVMInitializePowerPCAsmParser", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 880, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "has_func_attr", "(", "decl", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "rl78", "Func": "is_brk_interrupt_func", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 881, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isa", "<", "ConstantInt", ">", "(", "N"], "ground_truth": ["->", "Idx", ")", ";"], "File": "HexagonCommonGEP", "Func": "is_constant", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 882, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "msp430x", "?", "PSImode"], "ground_truth": [":", "HImode", ";"], "File": "msp430", "Func": "msp430_unwind_word_mode", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 883, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op0", ",", "op1", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "op0", "=", "force_reg", "(", "mode", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "insn_data", "[", "CODE_FOR_addsi3", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "dest", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "op0", ",", "op1", ")", ")", ";", "if", "(", "dest", "==", "operands", "[", "<NUM_LIT>", "]", ")"], "ground_truth": ["return", "true", ";"], "File": "bfin", "Func": "expand_move", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 884, "Length": 123, "Cover_Rate": 0.4489051094890511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printLSROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "AArch64InstPrinter1", "Func": "printLSROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 885, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ",", "MemARS", "(", "b"], "ground_truth": [",", "bs", ")", ")", ";"], "File": "disassembler", "Func": "mov2_axh_m_y0_m", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 886, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "offsetMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RegSaveReg", ")", ".", "addOperand", "(", "Base", ")", ".", "addOperand", "(", "Scale", ")", ".", "addOperand", "(", "Index", ")", ".", "addDisp", "(", "Disp", ",", "<NUM_LIT>", ")", ".", "addOperand", "(", "Segment", ")", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "unsigned", "OffsetReg64", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "BuildMI", "(", "offsetMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "offsetMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetDestReg", ")", ".", "addReg", "(", "OffsetReg64", ")", ".", "addReg", "(", "RegSaveReg", ")", ";", "unsigned", "NextOffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "OffsetRegClass", ")", ";", "BuildMI", "(", "offsetMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NextOffsetReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "UseFPOffset", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "offsetMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Base", ")", ".", "addOperand", "(", "Scale", ")", ".", "addOperand", "(", "Index", ")", ".", "addDisp", "(", "Disp", ",", "UseFPOffset", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addOperand", "(", "Segment", ")", ".", "addReg", "(", "NextOffsetReg", ")", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "BuildMI", "(", "offsetMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "endMBB", ")", ";", "}", "unsigned", "OverflowAddrReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "BuildMI", "(", "overflowMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OverflowAddrReg", ")", ".", "addOperand", "(", "Base", ")", ".", "addOperand", "(", "Scale", ")", ".", "addOperand", "(", "Index", ")", ".", "addDisp", "(", "Disp", ",", "<NUM_LIT>", ")", ".", "addOperand", "(", "Segment", ")", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "if", "(", "NeedsAlign", ")", "{", "assert", "(", "(", "Align", "&", "(", "Align", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "BuildMI", "(", "overflowMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "OverflowAddrReg", ")", ".", "addImm", "(", "Align", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "overflowMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OverflowDestReg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "~", "(", "uint64_t", ")", "(", "Align", "-", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "X86ISelLowering120", "Func": "EmitVAARG64WithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 887, "Length": 391, "Cover_Rate": 0.30618637431480034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "const16", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::"], "ground_truth": ["Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRCLInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 888, "Length": 71, "Cover_Rate": 0.4896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeGenPrepare", "::", "numBitsSigned", "(", "Value", "*", "Op", ",", "unsigned", "ScalarSize", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUCodeGenPrepare14", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 889, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "("], "ground_truth": [")", ";"], "File": "M680x0AsmBackend", "Func": "createM680x0AsmBackend", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 890, "Length": 38, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "VecEltTy", "=", "MaskTy", "->", "getVectorElementType", "(", ")", ";", "if", "(", "!", "VecEltTy", "->", "isIntegerTy", "(", ")", ")", "return", ";", "unsigned", "EltTySize", "=", "VecEltTy", "->", "getIntegerBitWidth", "(", ")", ";", "if", "(", "EltTySize", "<", "<NUM_LIT>", "||", "EltTySize", ">", "ElSize", ")", "return", ";", "unsigned", "NumElements", "=", "MaskTySize", "/", "ElSize", ";", "assert", "(", "(", "NumElements", "==", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ShuffleMask", ".", "reserve", "(", "NumElements", ")", ";", "unsigned", "NumElementsPerLane", "=", "<NUM_LIT>", "/", "ElSize", ";", "unsigned", "Factor", "=", "ElSize", "/", "EltTySize", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElements", ";", "++", "i", ")", "{", "Constant", "*", "COp", "=", "C", "->", "getAggregateElement", "(", "i", "*", "Factor", ")", ";", "if", "(", "!", "COp", ")", "{", "ShuffleMask", ".", "clear", "(", ")", ";", "return", ";", "}", "else", "if", "(", "isa", "<", "UndefValue"], "ground_truth": [">", "(", "COp", ")", ")", "{"], "File": "X86ShuffleDecodeConstantPool2", "Func": "DecodeVPERMILPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 891, "Length": 148, "Cover_Rate": 0.5034013605442177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_or_epi64", "(", "__m256i", "__A", ","], "ground_truth": ["__m256i", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 892, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "emitGRX32Move", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "DestIsHigh", "?", "HighOpcode", ":", "LowOpcode", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg"], "ground_truth": ["(", "DestReg", ")", ";"], "File": "SystemZInstrInfo", "Func": "expandRIEPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 893, "Length": 65, "Cover_Rate": 0.4304635761589404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "("], "ground_truth": [")", ")", ")", ";"], "File": "MBlazeAsmParser1", "Func": "addRegOperands", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 894, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printExecutionMode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")"], "ground_truth": [")", "{"], "File": "SPIRVInstPrinter", "Func": "printExecutionMode", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 895, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MJTI", ")", "return", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "if", "(", "JT", ".", "empty", "(", ")", ")", "return", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "getObjFileLowering", "(", ")", ";", "bool", "JTInDiffSection", "=", "!", "STI", "->", "isTargetCOFF", "(", ")", "||", "!", "TLOF", ".", "shouldPutJumpTableInFunctionSection", "(", "MJTI", "->", "getEntryKind", "(", ")", "==", "MachineJumpTableInfo", "::", "EK_LabelDifference32", ",", "F", ")", ";", "if", "(", "JTInDiffSection", ")", "{", "MCSection", "*", "ReadOnlySec", "=", "TLOF", ".", "getSectionForJumpTable", "(", "F", ",", "TM", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ReadOnlySec", ")", ";", "}", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "JTI", "=", "<NUM_LIT>", ",", "e", "=", "JT", ".", "size", "(", ")", ";", "JTI", "!=", "e", ";", "++", "JTI", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "if", "(", "JTBBs", ".", "empty", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "AFI", "->", "getJumpTableEntrySize", "(", "JTI", ")", ";", "EmitAlignment", "(", "Log2_32", "(", "Size", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "GetJTISymbol", "(", "JTI", ")", ")", ";", "for", "(", "auto", "*", "JTBB", ":", "JTBBs", ")", "emitJumpTableEntry", "(", "MJTI", ",", "JTBB", ","], "ground_truth": ["JTI", ")", ";"], "File": "AArch64AsmPrinter10", "Func": "EmitJumpTableInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 896, "Length": 215, "Cover_Rate": 0.9148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>EarlyIfConversion", "::", "isPreheader", "(", "const", "MachineBasicBlock", "*", "B", ")", "const", "{", "if", "(", "B", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "*", "SB", "=", "*", "B", "->", "succ_begin", "(", ")", ";", "MachineLoop", "*", "L", "=", "MLI", "->", "getLoopFor", "(", "SB", ")", ";", "return", "L", "&&", "SB", "==", "L", "->"], "ground_truth": ["getHeader", "(", ")", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "isPreheader", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 897, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "return", "<ISA_LIT>AbstractMemberAccess", "(", "TM", ")", "."], "ground_truth": ["run", "(", "F", ")", ";"], "File": "BPFAbstractMemberAccess1", "Func": "runOnFunction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 898, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_range_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ",", "int", "__C", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_rangepd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "__C", ",", "(", "__v8df", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_range_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 899, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SETFOpc", ")", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "Register", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "Register", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FlagReg1", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FlagReg2", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FlagReg1", ")", ".", "addReg", "(", "FlagReg2", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "<STR_LIT>", "CC", ";", "bool", "SwapArgs", ";", "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "<STR_LIT>", "(", "Predicate", ")", ";", "assert", "(", "CC", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", "."], "ground_truth": ["addImm", "(", "CC", ")", ";"], "File": "X86FastISel114", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 900, "Length": 271, "Cover_Rate": 0.41122913505311076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "StOp", "=", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "StOp", ".", "isReg", "(", ")", "&&", "StOp", ".", "getReg", "(", ")", "==", "TfrDefR", ")", "return", "false", ";", "}", "if", "(", "HII", "->", "getAddrMode", "(", "MI", ")", "==", "<STR_LIT>", ")", "return", "(", "HII", "->", "getBaseWithLongOffset", "(", "MI", ")", ">="], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "HexagonOptAddrMode24", "Func": "hasRepForm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 901, "Length": 59, "Cover_Rate": 0.38562091503267976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>BaseRegisterInfo", "::", "getTLSCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "CSR_iOS_TLSCall_RegMask"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "getTLSCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 902, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "case", "'S'", ":", "{", "if", "(", "const", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "const", "BlockAddressSDNode", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", "->", "getBlockAddress", "(", ")", ",", "BA", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "ES", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", ";", "break", ";", "}", "case", "'Y'", ":", "if", "(", "const", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstantFP", "(", "<NUM_LIT>", ",", "CFP", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "return", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering123", "Func": "LowerAsmOperandForConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 903, "Length": 232, "Cover_Rate": 0.5420560747663551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAddCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSubCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADCCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ","], "ground_truth": ["Subtarget", ")", ";"], "File": "X86ISelLowering198", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 904, "Length": 194, "Cover_Rate": 0.39835728952772076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Trace", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "MachineInstr", "&", "UseI", ":", "MRI", ".", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "!", "InstrExec", ".", "count"], "ground_truth": ["(", "&", "UseI", ")", ")", "continue", ";"], "File": "BitTracker15", "Func": "visitUsesOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 905, "Length": 50, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtpd_epu64", "(", "__m128d"], "ground_truth": ["__A", ")", "{"], "File": "avx512vldqintrin4", "Func": "_mm_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 906, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "<STR_LIT>"], "ground_truth": [")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMConstantIslandPass61", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 907, "Length": 135, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "++", "curgpdist", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "curgpdist", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "NumBytes", "+=", "<NUM_LIT>", ";", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "NumBytes", "=", "-", "NumBytes", ";", "if", "(", "NumBytes", ">=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", ">=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "AlphaFrameInfo", "Func": "emitPrologue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 908, "Length": 301, "Cover_Rate": 0.6193415637860082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasFP", "("], "ground_truth": ["MF", ")", ")", "{"], "File": "BlackfinRegisterInfo1", "Func": "emitEpilogue", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 909, "Length": 62, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "SwappedOps", "=", "true", ";", "}", "if", "(", "V1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerShuffleWithVPMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 910, "Length": 120, "Cover_Rate": 0.42402826855123676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxsw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ","], "ground_truth": ["(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_max_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 911, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemDisp", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr"], "ground_truth": ["(", "getMemDisp", "(", ")", ")", ")", ";"], "File": "X86Operand (2)", "Func": "addAbsMemOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 912, "Length": 48, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")"], "ground_truth": [".", "TSFlags", ";"], "File": "HexagonInstrInfo (2)", "Func": "getCExtOpNum", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 913, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "int64_t", "Shift", "=", "Bits", "-", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64AsmParser59", "Func": "isSImmScaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 914, "Length": 49, "Cover_Rate": 0.46226415094339623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg1", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "break", ";", "}", "case", "SHValues", "::", "SH_COPYWIDEN", ":", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", "->", "getRegClass", "(", "DstReg", ")", ";", "unsigned", "NewVReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewVReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "auto", "InsertPoint", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "VSRCTmp1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "VSRCTmp2", "=", "MRI", "->", "createVirtualRegister"], "ground_truth": ["(", "&", "<STR_LIT>", ")", ";"], "File": "PPCVSXSwapRemoval5", "Func": "handleSpecialSwappables", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 915, "Length": 215, "Cover_Rate": 0.31432748538011696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "llvm", "::", "is_sorted", "(", "MemoryFoldTable4", ")", "&&", "std", "::", "adjacent_find", "(", "std", "::", "begin", "(", "MemoryFoldTable4", ")", ",", "std", "::", "end", "(", "MemoryFoldTable4", ")", ")", "==", "std", "::", "end", "(", "MemoryFoldTable4", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "BroadcastFoldTable2", ")", "&&", "std", "::", "adjacent_find", "(", "std", "::", "begin", "(", "BroadcastFoldTable2", ")", ",", "std", "::", "end", "(", "BroadcastFoldTable2", ")", ")", "==", "std", "::", "end", "(", "BroadcastFoldTable2", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "BroadcastFoldTable3", ")", "&&", "std", "::", "adjacent_find", "(", "std", "::", "begin", "(", "BroadcastFoldTable3", ")", ",", "std", "::", "end", "(", "BroadcastFoldTable3", ")", ")", "==", "std", "::", "end", "(", "BroadcastFoldTable3", ")", "&&", "<STR_LIT>", ")", ";", "FoldTablesChecked", ".", "store", "(", "true", ",", "std", "::", "memory_order_relaxed", ")", ";", "}", "const", "<ISA_LIT>MemoryFoldTableEntry", "*", "Data", "=", "llvm", "::", "lower_bound", "(", "Table", ",", "RegOp", ")", ";", "if", "(", "Data", "!=", "Table", ".", "end", "(", ")", "&&", "Data", "->", "KeyOp", "==", "RegOp", "&&", "!", "(", "Data", "->", "Flags", "&", "TB_NO_FORWARD", ")", ")", "return", "Data", ";", "return"], "ground_truth": ["nullptr", ";"], "File": "X86InstrFoldTables (2)", "Func": "lookupFoldTableImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 916, "Length": 171, "Cover_Rate": 0.42431761786600497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "SMAX", ")", "NODE_NAME_CASE", "(", "UMAX", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "SMIN", ")", "NODE_NAME_CASE", "(", "UMIN", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "BREV", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "("], "ground_truth": ["STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "<STR_LIT>", ":", "break", ";"], "File": "AMDGPUISelLowering98", "Func": "getTargetNodeName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 917, "Length": 287, "Cover_Rate": 0.896875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "return", "MaterializeSETB", "(", "DL", ",", "NewEFLAGS", ",", "DAG", ",", "N"], "ground_truth": ["->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering149", "Func": "PerformSETCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 918, "Length": 151, "Cover_Rate": 0.5592592592592592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "bfloat16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst4_lanev4bf", "(", "__a", ",", "__bu", ".", "__o"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon1_vst4_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 919, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Index", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "DAG", ".", "SignBitIsZero", "(", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "<NUM_LIT>", "]", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ";", "DCI", ".", "AddToWorklist", "(", "Index", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "KnownBits", "Known", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getSignMask", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "Known", ","], "ground_truth": ["TLO", ")", ")", "{"], "File": "X86ISelLowering102", "Func": "combineGatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 920, "Length": 221, "Cover_Rate": 0.42095238095238097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOffs16", "(", ")", "const", "{", "return", "Kind", "==", "Memory", "&&", "!", "getMemSegReg", "(", ")", "&&", "!", "getMemBaseReg", "(", ")", "&&", "!", "getMemIndexReg", "(", ")", "&&", "getMemScale", "("], "ground_truth": [")", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "File": "X86AsmParser18", "Func": "isMemOffs16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 921, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "CM", ",", "RM", ")", ",", "CodeModel", "::", "Medium", ",", "OL", ")", ",", "isLittle", "(", "isLittle", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", ","], "ground_truth": ["ABI", "(", "<ISA_LIT>ABIInfo", "::", "computeTargetABI", "(", ")", ")", ",", "DefaultSubtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "*", "this", ")", "{"], "File": "Cpu0TargetMachine", "Func": "Cpu0TargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 922, "Length": 125, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperandInfo", "&", "OpInfo", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpNo", "]", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isTargetIndex", "(", ")", "||", "MO", ".", "isFI", "(", ")", ")", ";", "if", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "return", "true", ";", "if", "(", "OpInfo", ".", "RegClass", "<"], "ground_truth": ["<NUM_LIT>", ")", "return", "false", ";"], "File": "SIInstrInfo119", "Func": "isImmOperandLegal", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 923, "Length": 64, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo"], "ground_truth": ["&", "STI", ")", "const", "override", "{"], "File": "MipsAsmBackend", "Func": "mayNeedRelaxation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 924, "Length": 16, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vreinterpretv8qiv8qi", "(", "(", "int8x8_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s8_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 925, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_s64", "(", "int64x1_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon4_vreinterpret_u64_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 926, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "par", "->", "inner_mask", "=", "nvptx_process_pars", "(", "par", "->", "inner", ")", ";", "inner_mask", "|=", "par", "->", "inner_mask", ";", "}", "if", "(", "par", "->", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_MAX", ")", ")", ";", "else", "if", "(", "par", "->", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", ")", "{", "nvptx_wpropagate", "(", "false", ",", "par", "->", "forked_block", ",", "par", "->", "forked_insn", ")", ";", "nvptx_wpropagate", "(", "true", ",", "par", "->", "forked_block", ",", "par", "->", "fork_insn", ")", ";", "emit_insn_after", "(", "nvptx_wsync", "(", "false", ")", ",", "par", "->", "forked_insn", ")", ";", "emit_insn_before", "(", "nvptx_wsync", "(", "true", ")", ",", "par", "->", "joining_insn", ")", ";", "}", "else", "if", "(", "par", "->", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", "nvptx_vpropagate", "(", "par", "->", "forked_block", ",", "par", "->", "forked_insn", ")", ";", "if", "(", "par", "->", "next", ")", "inner_mask", "|="], "ground_truth": ["nvptx_process_pars", "(", "par", "->", "next", ")", ";"], "File": "nvptx3", "Func": "nvptx_process_pars", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 927, "Length": 132, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSDWADstUnused", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Imm", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>"], "ground_truth": [";", "break", ";"], "File": "AMDGPUInstPrinter45", "Func": "printSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 928, "Length": 50, "Cover_Rate": 0.6493506493506493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_maskz_cvtepi64_ps", "(", "__mmask8", "__U", ",", "__m512i", "__A", ")", "{"], "File": "avx512dqintrin", "Func": "_mm512_maskz_cvtepi64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 929, "Length": 22, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "c1", ">=", "LOAD_FPU_REGS", "&&", "c1", "<=", "FPU_REGS", "&&", "c2", "==", "LOAD_FPU_REGS", ")", "||", "(", "c2", ">=", "LOAD_FPU_REGS", "&&", "c2", "<=", "FPU_REGS", "&&", "c1", "==", "LOAD_FPU_REGS", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "pdp11", "Func": "pdp11_register_move_cost", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 930, "Length": 38, "Cover_Rate": 0.5507246376811594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>BlockPlacement"], "ground_truth": ["(", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "createARMBlockPlacementPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 931, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "fixedPreHd", "=", "fixupLoopPreheader", "(", "MF", ")", ";", "bool", "fixedLatch", "=", "fixupLoopLatch", "(", "MF", ")", ";", "bool", "fixedInstr", "=", "fixupLoopInstrs", "(", "MF", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "unsigned", "instrs", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "instrs", "++", ";", "if", "(", "isHardwareLoop", "(", "MI", ")", "&&", "instrs", ">", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "New", "=", "splitMBBAt", "(", "&", "MBB", ",", "MI"], "ground_truth": [")", ";"], "File": "PULPFixupHwLoops", "Func": "runOnMachineFunction", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 932, "Length": 75, "Cover_Rate": 0.5597014925373134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "VF", ")", ";", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "int", "MaskUnpackCost", "=", "<NUM_LIT>", ";", "if", "(", "VariableMask", ")", "{", "VectorType", "*", "MaskTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "VF", ")", ";", "MaskUnpackCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CostKind", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "MaskUnpackCost", "+=", "VF", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "}", "int", "MemoryOpCost", "=", "VF", "*", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ",", "CostKind", ")", ";", "int", "InsertExtractCost", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VF", ";", "++", "i", ")", "InsertExtractCost", "+=", "getVectorInstrCost", "(", "Instruction", "::"], "ground_truth": ["InsertElement", ",", "SrcVTy", ",", "i", ")", ";"], "File": "X86TargetTransformInfo108", "Func": "getGSScalarCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 933, "Length": 177, "Cover_Rate": 0.708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "cum", "<", "<NUM_LIT>", ")", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "*", "cum", "+", "<NUM_LIT>", ")", ";", "else", "return"], "ground_truth": ["NULL_RTX", ";"], "File": "bpf", "Func": "bpf_function_arg", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 934, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "switch", "(", "Pred", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "*", "PredMask", "=", "MRI", "->", "getUniqueVRegDef", "(", "Pred", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Mask", "!=", "PredMask", ")", "return", "false", ";", "NewOp", "=", "Pred", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "OpChanged", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "PredMask", "=", "MRI", "->", "getUniqueVRegDef", "(", "Pred", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Mask", "!=", "PredMask", ")", "return", "false", ";", "NewOp", "=", "<STR_LIT>", ";", "OpChanged", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "PredMask", "=", "MRI", "->", "getUniqueVRegDef", "(", "Pred", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Mask", "!=", "PredMask", ")", "return", "false", ";", "NewOp", "=", "<STR_LIT>", ";", "OpChanged", "=", "true", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "}", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "areCFlagsAccessedBetweenInstrs", "(", "Pred", ",", "PTest", ",", "TRI", ")", ")", "return", "false", ";", "Pred", "->", "setDesc", "(", "get", "(", "NewOp", ")", ")", ";", "PTest", "->", "eraseFromParent", "(", ")", ";", "if", "(", "OpChanged", ")", "{", "bool", "succeeded", "=", "UpdateOperandRegClass", "(", "*", "Pred", ")", ";", "(", "void", ")", "succeeded", ";", "assert", "(", "succeeded", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64InstrInfo105", "Func": "optimizePTestInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 935, "Length": 230, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasAES", "=", "false", ";", "HasFXSR", "=", "false", ";", "HasXSAVE", "=", "false", ";", "HasXSAVEOPT", "=", "false", ";", "HasXSAVEC", "=", "false", ";", "HasXSAVES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasLWP", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasVPOPCNTDQ", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false"], "ground_truth": [";"], "File": "X86Subtarget25", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 936, "Length": 144, "Cover_Rate": 0.45569620253164556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_2intersect_epi32", "(", "__m128i", "__A", ","], "ground_truth": ["__m128i", "__B", ",", "__mmask8", "*", "__U", ",", "__mmask8", "*", "__M", ")", "{"], "File": "avx512vp2intersectvlintrin", "Func": "_mm_2intersect_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 937, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";", "c", "=", "(", "__v4sf", ")", "vec_cmpgt", "(", "a", ",", "b", ")", ";", "return", "(", "(", "__m128", ")", "vec_sel", "(", "(", "__v4sf", ")", "__A", ","], "ground_truth": ["c", ",", "mask", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpnle_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 938, "Length": 78, "Cover_Rate": 0.7722772277227723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpneq_epi8_mask"], "ground_truth": ["(", "__mmask64", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmpneq_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 939, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "info", "=", "m_vector_manager", "->", "vector_insn_infos", "[", "INSN_UID", "(", "rinsn", ")", "]", ";", "emit_vsetvl_insn", "(", "VSETVL_DISCARD_RESULT", ",", "EMIT_BEFORE", ",", "info", ",", "NULL_RTX", ",", "rinsn"], "ground_truth": [")", ";"], "File": "riscv-vsetvl", "Func": "FOR_BB_INSNS", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 940, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "RTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "StringRef", "CPU", "=", "TM"], "ground_truth": [".", "getTargetCPU", "(", ")", ";"], "File": "RISCVAsmPrinter1", "Func": "emitAttributes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 941, "Length": 38, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "getBaseRegister", "(", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "BasePtr", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "+", "n", ")", ";", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "if", "(", "!", "Is64Bit", "||", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAVX512", "(", ")", ")", "{", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "bool", "RestrictR15", "=", "FlagRestrictR15", ";", "assert", "(", "FlagUseZeroBasedSandbox", "||", "RestrictR15", ")", ";", "if", "(", "Subtarget", ".", "isTargetNaCl64", "(", ")", ")", "{", "if", "(", "RestrictR15", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86RegisterInfo87", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 942, "Length": 472, "Cover_Rate": 0.6910688140556369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "split_double_mode", "(", "mode", ",", "operands", ",", "<NUM_LIT>", ",", "low", ",", "high", ")", ";", "count", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "count", ">=", "half_width", ")", "{", "emit_move_insn", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ")", ";", "ix86_expand_clear", "(", "high", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "count", ">", "half_width", ")", "emit_insn", "(", "gen_lshr3", "(", "low", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", "-", "half_width", ")", ")", ")", ";", "}", "else", "{", "gen_shrd", "=", "mode", "==", "DImode", "?", "gen_x86_shrd", ":", "gen_x86_64_shrd", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_shrd", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "emit_insn", "(", "gen_lshr3", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "}", "}", "else", "{", "machine_mode", "half_mode", ";", "gen_shrd", "=", "mode", "==", "DImode", "?", "gen_x86_shrd", ":", "gen_x86_64_shrd", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "split_double_mode", "(", "mode", ",", "operands", ",", "<NUM_LIT>", ",", "low", ",", "high"], "ground_truth": [")", ";"], "File": "i386-expand", "Func": "ix86_split_lshr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 943, "Length": 243, "Cover_Rate": 0.5638051044083526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "ReplaceNode", "(", "N", ",", "buildSMovImm64", "(", "DL", ",", "Imm", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "bool", "Signed", "=", "Opc", "==", "<STR_LIT>", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", ";", "ReplaceNode", "(", "N", ",", "getBFE32", "(", "Signed", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OffsetVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "SelectDIV_SCALE", "(", "N", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SelectMAD_64_32", "(", "N", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SelectMUL_LOHI", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "N", "=", "Lowering", ".", "legalizeTargetIndependentNode", "(", "N", ",", "*", "CurDAG", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "break", ";", "SelectS_BFE", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectBRCOND", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SelectFMAD_FMA", "(", "N", ")"], "ground_truth": [";"], "File": "AMDGPUISelDAGToDAG77", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 944, "Length": 455, "Cover_Rate": 0.3987730061349693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OutMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "OutMI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "OutMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "OutMI", ".", "setOpcode", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "RISCVMCInstLower", "Func": "LowerRISCVMachineInstrToMCInst", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 945, "Length": 68, "Cover_Rate": 0.3487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpistrs", "(", "__m128i", "__X", ",", "__m128i"], "ground_truth": ["__Y", ",", "const", "int", "__M", ")", "{"], "File": "smmintrin", "Func": "_mm_cmpistrs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 946, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "V", ".", "count", "(", "*", "I", ")", ")", "{", "_rdfs", "(", "*", "I", ",", "V", ",", "order", ")", ";", "}", "}", "n", "->", "num", "=", "order", ".", "size", "(", ")", ";", "order", ".", "push_back", "("], "ground_truth": ["n", ")", ";"], "File": "SPScope", "Func": "_rdfs", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 947, "Length": 49, "Cover_Rate": 0.4336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "NumEntries", "=", "array_lengthof"], "ground_truth": ["(", "Offsets", ")", ";"], "File": "VEFrameLowering", "Func": "getCalleeSavedSpillSlots", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 948, "Length": 118, "Cover_Rate": 0.7023809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst2_lanev4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst2_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 949, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemNoOffset", "(", "false"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemoryNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 950, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "(", "Size", "%", "V", ".", "getNumOperands", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "Size", "/", "V", "->", "getNumOperands", "(", ")", ";", "SDValue", "Op", "=", "V", ".", "getOperand", "(", "M", "/", "Scale", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Op", ")", ")", "Zeroable", "[", "i", "]", "=", "true", ";", "else", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "Val", "=", "Cst", "->", "getAPIntValue", "(", ")", ";", "Val", "=", "Val", ".", "lshr", "(", "(", "M", "%", "Scale", ")", "*", "ScalarSizeInBits", ")", ";", "Val", "=", "Val", ".", "getLoBits", "(", "ScalarSizeInBits", ")", ";", "Zeroable", "[", "i", "]", "=", "(", "Val", "==", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "Val", "=", "Cst", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "Val", "=", "Val", ".", "lshr", "(", "(", "M", "%", "Scale", ")", "*", "ScalarSizeInBits", ")", ";", "Val", "=", "Val", ".", "getLoBits", "(", "ScalarSizeInBits", ")", ";", "Zeroable", "[", "i", "]", "=", "("], "ground_truth": ["Val", "==", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "computeZeroableShuffleElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 951, "Length": 195, "Cover_Rate": 0.39959016393442626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "PostIdxReg", ".", "isAdd", "=", "isAdd", ";", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";", "Op", "->", "PostIdxReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreatePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 952, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align_p", ")", "strcat", "(", "pattern", ",", "<STR_LIT>", ")", ";", "noreturn_p", "=", "find_reg_note", "(", "insn", ",", "REG_NORETURN", ",", "NULL_RTX", ")", "!=", "NULL_RTX", ";", "if", "(", "noreturn_p", ")", "{", "if", "(", "TARGET_16_BIT", ")", "strcat", "(", "pattern", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "pattern"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_call", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 953, "Length": 48, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SYMBOL_REF_TDA_P", "(", "addr", ")", ";", "case", "REG", ":", "return", "REGNO", "(", "addr", ")", "==", "EP_REGNUM", ";", "case", "PLUS", ":", "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "<", "max_offset", "&&", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "op1", ")", "&", "mask", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", "{"], "File": "v850", "Func": "ep_memory_operand", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 954, "Length": 73, "Cover_Rate": 0.3273542600896861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ELF", "::", "R_<ISA_LIT>_GOT_LO32", ":", "case", "ELF", "::", "R_<ISA_LIT>_GOTOFF_HI32", ":", "case", "ELF", "::", "R_<ISA_LIT>_GOTOFF_LO32", ":", "case", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI32", ":", "case", "ELF", "::"], "ground_truth": ["R_<ISA_LIT>_TLS_GD_LO32", ":"], "File": "VEELFObjectWriter1", "Func": "needsRelocateWithSymbol", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 955, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerI1Copies", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")"], "ground_truth": [")", ";"], "File": "SILowerI1Copies", "Func": "SILowerI1Copies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 956, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "}", ";", "bool", "Is64Bit", "=", "SrcVT", "==", "<STR_LIT>", ";", "if", "(", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "Opcode", "=", "IsSigned", "?", "SCvtOpc", "[", "HasAVX512", "]", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ":", "UCvtOpc", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ";", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "{", "Opcode", "=", "IsSigned", "?", "SCvtOpc", "[", "HasAVX512", "]", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ":", "UCvtOpc", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ";", "}", "else", "return", "false", ";", "MVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ";", "unsigned", "ImplicitDefReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "ImplicitDefReg", ")", ";", "unsigned", "ResultReg", "=", "fastEmitInst_rr", "(", "Opcode", ",", "RC", ",", "ImplicitDefReg", ",", "true", ",", "OpReg", ",", "false", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "X86FastISel (2)4", "Func": "X86SelectIntToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 957, "Length": 193, "Cover_Rate": 0.5039164490861618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot90_fv8hf", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 958, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")", "return", "false", ";", "return", "isLegalMaskedGather", "(", "DataType"], "ground_truth": [",", "Alignment", ")", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "isLegalMaskedScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 959, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vreinterpretv4hiv8qi", "("], "ground_truth": ["(", "int8x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 960, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "getCMovFromCond", "(", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "TRI", ".", "getRegSizeInBits", "("], "ground_truth": ["RC", ")", "/", "<NUM_LIT>", ",", "false", ")", ";"], "File": "X86InstrInfo", "Func": "insertSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 961, "Length": 81, "Cover_Rate": 0.5547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";", "int64_t", "SrcImm", "=", "IsMoveImm", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "MRI", "->", "isReserved", "(", "DefReg", ")", "&&", "(", "(", "IsCopy", "&&", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", ")", "||", "IsMoveImm", ")", ")", "{", "for", "(", "RegImm", "&", "KnownReg", ":", "KnownRegs", ")", "{", "if", "(", "KnownReg", ".", "Reg", "!=", "DefReg", "&&", "!", "TRI", "->", "isSuperRegister", "(", "DefReg", ",", "KnownReg", ".", "Reg", ")", ")", "continue", ";", "if", "(", "IsCopy", "&&", "KnownReg", ".", "Imm", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "IsMoveImm", ")", "{", "if", "(", "KnownReg", ".", "Imm", "!=", "SrcImm", ")", "continue", ";", "MCPhysReg", "CmpReg", "=", "KnownReg", ".", "Reg", ";", "if", "(", "any_of", "(", "MI", "->", "implicit_operands", "(", ")", ",", "[", "CmpReg", "]", "(", "MachineOperand", "&", "O", ")", "{", "return", "!", "O", ".", "isDead", "(", ")", "&&", "O", ".", "isReg", "(", ")", "&&", "O", ".", "isDef", "(", ")", "&&", "O", ".", "getReg", "(", ")", "!=", "CmpReg", ";", "}", ")", ")", "continue", ";", "}", "if", "(", "IsCopy", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "LastChange", "=", "I", ";", "NumCopiesRemoved", "++", ";", "UsedKnownRegs", ".", "insert", "(", "KnownReg", ".", "Reg", ")", ";", "RemovedMI", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "RemovedMI", ")", "continue", ";", "for", "(", "unsigned", "RI", "=", "<NUM_LIT>", ";", "RI", "<", "KnownRegs", ".", "size", "(", ")", ";", ")", "if", "(", "MI", "->", "modifiesRegister"], "ground_truth": ["(", "KnownRegs", "[", "RI", "]", ".", "Reg", ",", "TRI", ")", ")", "{"], "File": "AArch64RedundantCopyElimination10", "Func": "optimizeBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 962, "Length": 302, "Cover_Rate": 0.32438238453276047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return", "Parser"], "ground_truth": [";"], "File": "SNESAsmParser", "Func": "getParser", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 963, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i"], "ground_truth": [")", ")", ".", "second", ")", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "Thumb2SizeReduction14", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 964, "Length": 36, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", "&&", "!", "empty", "("], "ground_truth": ["M", ".", "debug_compile_units", "(", ")", ")", ")", "{"], "File": "BPFAsmPrinter2", "Func": "doInitialization", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 965, "Length": 26, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new"], "ground_truth": ["<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";"], "File": "SNESELFObjectWriter", "Func": "createSNESELFObjectWriter", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 966, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "regs_used", "+", "FIRST_ARG_REGNO", ",", "mem", ",", "regs_to_push", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "pret_size", "=", "regs_to_push", "*", "UNITS_PER_WORD", ";", "if", "(", "pret_size", ")", "*"], "ground_truth": ["pretend_size", "=", "pret_size", ";"], "File": "nios22", "Func": "nios2_setup_incoming_varargs", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 967, "Length": 43, "Cover_Rate": 0.3049645390070922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sll_pi32", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pslld", "(", "(", "__v2si", ")", "__m", ",", "(", "long", "long", ")"], "ground_truth": ["__count", ")", ";"], "File": "mmintrin5", "Func": "_mm_sll_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 968, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCE", ")", "return", "false", ";", "return", "<STR_LIT>", "(", "~", "MCE", "->", "getValue", "(", ")", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AArch64AsmParser (2)1", "Func": "isLogicalImm64Not", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 969, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_xcoff_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "decl_readonly_section_1", "(", "decl", ",", "reloc", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "TREE_PUBLIC", "(", "decl", ")", ")", "read_only_data_section", "(", ")", ";", "else", "read_only_private_data_section", "(", ")", ";", "}", "else", "{", "if", "(", "TREE_PUBLIC", "(", "decl", ")", ")", "data_section"], "ground_truth": ["(", ")", ";"], "File": "rs60003", "Func": "rs6000_xcoff_select_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 970, "Length": 58, "Cover_Rate": 0.8923076923076924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>RemoveExtendArgs", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>RemoveExtendArgs", "("], "ground_truth": [")", ";"], "File": "HexagonRemoveSZExtArgs", "Func": "createHexagonRemoveExtendArgs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 971, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "BB", "->", "dump", "(", ")"], "ground_truth": [")", ";"], "File": "AlphaISelDAGToDAG3", "Func": "InstructionSelect", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 972, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dst_reg", ",", "src_reg", ";", "tree", "dst_expr", ",", "src_expr", ";", "if", "(", "!", "CONST_INT_P", "(", "bytes_rtx", ")", "||", "INTVAL", "(", "bytes_rtx", ")", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "dst_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "align", ">=", "<NUM_LIT>", ")", "expand_block_move_4", "(", "dst", ",", "dst_reg", ",", "src"], "ground_truth": [",", "src_reg", ",", "bytes_rtx", ")", ";"], "File": "visium", "Func": "visium_expand_block_move", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 973, "Length": 71, "Cover_Rate": 0.3817204301075269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomgtub", "(", "(", "__v16qi", ")", "__A", ",", "("], "ground_truth": ["__v16qi", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comgt_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 974, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getShuffleSHUFImmediate", "(", "ShuffleVectorSDNode", "*", "N", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts"], "ground_truth": ["/", "NumLanes", ";"], "File": "X86ISelLowering114", "Func": "getShuffleSHUFImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 975, "Length": 65, "Cover_Rate": 0.3987730061349693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicInIR", "(", "Instruction", "*", "Inst", ")", "const", "{", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "return", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Inst", ")", ")", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "return", "Inst", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "<="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARM64ISelLowering", "Func": "shouldExpandAtomicInIR", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 976, "Length": 83, "Cover_Rate": 0.9880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "size", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "retTy", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "PtrVT", ".", "getSizeInBits", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "retTy", "->", "isAggregateType", "(", ")", "||", "retTy", "->", "isVectorTy", "(", ")", "||", "retTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "(", "retAlignment", "?", "retAlignment", "->", "value", "(", ")", ":", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "DL", ".", "getTypeAllocSize", "(", "retTy", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>", ";", "bool", "first", "=", "true", ";", "unsigned", "OIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "OIdx", ")", "{", "Type", "*", "Ty", "=", "Args", "[", "i", "]", ".", "Ty", ";", "if", "(", "!", "first", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "first", "=", "false", ";", "if", "(", "!", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "align", "=", "<NUM_LIT>", ";", "const", "CallInst", "*", "CallI", "=", "cast", "<", "CallInst", ">", "(", "&", "CB", ")", ";", "if", "(", "!", "getAlign", "(", "*", "CallI", ",", "i", "+", "<NUM_LIT>", ",", "align", ")", ")", "align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<"], "ground_truth": ["align", "<<", "<STR_LIT>", ";"], "File": "NVPTXISelLowering19", "Func": "getPrototype", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 977, "Length": 262, "Cover_Rate": 0.3488681757656458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", "."], "ground_truth": ["getRegisterInfo", "(", ")", ";"], "File": "SparcTargetMachine", "Func": "getRegisterInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 978, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering"], "ground_truth": [";"], "File": "JVMSubtarget", "Func": "getFrameLowering", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 979, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvt_roundepu64_ps", "(", "__m512i", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_cvtuqq2ps512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>"], "ground_truth": [",", "__R", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_cvt_roundepu64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 980, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "YamlStream", "<<", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", "::", "MetadataAssemblerDirectiveEnd", ")", "{", "Lex", "(", ")", ";", "FoundEnd", "=", "true", ";", "break", ";", "}", "}", "YamlStream", "<<", "Parser", ".", "parseStringToEndOfStatement", "(", ")", "<<", "getContext", "(", ")", ".", "getAsmInfo"], "ground_truth": ["(", ")", "->", "getSeparatorString", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirectiveCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 981, "Length": 89, "Cover_Rate": 0.38362068965517243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "modifiesRegister", "(", "BaseReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "isLdStPairSuppressed", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "isPaired128Slow", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64InstrInfo (2)", "Func": "isCandidateToMergeOrPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 982, "Length": 58, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "OriginalCall", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "getInstr", "(", ")", ";", "bool", "RAXImplicitDead", "=", "false", ";", "for", "(", "MachineOperand", "&", "Op", ":", "llvm", "::", "drop_begin", "(", "MI", ".", "operands", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", "&&", "Op", ".", "isDead", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", "{", "Op", ".", "setIsDead", "(", "false", ")", ";", "Op", ".", "setIsDef", "("], "ground_truth": ["true", ")", ";"], "File": "X86ExpandPseudo11", "Func": "expandCALL_RVMARKER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 983, "Length": 147, "Cover_Rate": 0.3174946004319654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "<NUM_LIT>", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg"], "ground_truth": ["(", ")", "==", "<STR_LIT>", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";"], "File": "ARMAsmParser101", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 984, "Length": 153, "Cover_Rate": 0.5406360424028268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "<ISA_LIT>ElfTargetObjectFile", "::", "getStaticBase", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMTargetObjectFile11", "Func": "getStaticBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 985, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "back", "(", ")", "const", "{", "return", "Chain", ".", "back", "("], "ground_truth": [")", ";"], "File": "HexagonVectorLoopCarriedReuse", "Func": "back", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 986, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp"], "ground_truth": [")", ";"], "File": "PPCTargetTransformInfo19", "Func": "getShuffleCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 987, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N1", ".", "getNode", "(", ")", ")", ";", "if", "(", "StOp", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "NULL", ";", "MVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", "?", "Opc32", ":", "VT", "==", "<STR_LIT>", "?", "Opc16", ":", "Opc8", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemRefs0", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemRefs0", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N1", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "LD", "->", "getBasePtr", "(", ")", ",", "N2", ",", "LD", "->", "getChain", "(", ")", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "SelectNodeTo", "(", "StOp", ",", "Opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops0", ",", "<NUM_LIT>", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemRefs0", ",", "MemRefs0", "+"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "KudeyarISelDAGToDAG", "Func": "SelectIndexedBinOpStore", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 988, "Length": 155, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printR128A16", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo"], "ground_truth": ["&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "AMDGPUInstPrinter1", "Func": "printR128A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 989, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__rv"], "ground_truth": [";"], "File": "arm", "Func": "neon_vuzp_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 990, "Length": 57, "Cover_Rate": 0.4596774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "simplifyCode", "(", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "AllCRLogicalOps", ".", "size", "(", ")", ";"], "ground_truth": ["i", "++", ")", "Changed", "|=", "handleCROp", "(", "AllCRLogicalOps", "[", "i", "]", ")", ";"], "File": "PPCReduceCRLogicals", "Func": "simplifyCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 991, "Length": 38, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtaq_m_s32_f32", "(", "int32x4_t", "__inactive", ",", "float32x4_t", "__a", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcvtaq_m_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 992, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>EarlyIfConversion", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "<NUM_LIT>", ")", ",", "TRI", "(", "<NUM_LIT>", ")", ",", "MFN", "("], "ground_truth": ["<NUM_LIT>", ")", ",", "MRI", "(", "<NUM_LIT>", ")", ",", "MDT", "(", "<NUM_LIT>", ")", ",", "MLI", "(", "<NUM_LIT>", ")", "{"], "File": "HexagonEarlyIfConv (2)", "Func": "HexagonEarlyIfConversion", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 993, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCPol", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUAsmParser1", "Func": "isCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 994, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Index", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", "}", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "Ops", ")", ";", "return", "Op", ";", "}", "NumElts", "=", "<NUM_LIT>", ";", "MVT", "NewIndexVT", "=", "<STR_LIT>", "(", "IndexVT", ".", "getScalarType", "(", ")", ",", "NumElts", ")", ";", "Index", "=", "ExtendToType", "(", "Index", ",", "NewIndexVT", ",", "DAG", ")", ";", "if", "(", "IndexVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Index", ")", ";", "MVT", "MaskBitVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "assert", "(", "MaskVT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "ExtMaskVT", "=", "<STR_LIT>", "(", "MaskVT", ".", "getScalarType", "(", ")", ",", "NumElts", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "ExtMaskVT"], "ground_truth": [",", "DAG", ",", "true", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerMGATHER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 995, "Length": 176, "Cover_Rate": 0.341747572815534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "X86ISelLowering150", "Func": "ShouldXformToMOVHLPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 996, "Length": 88, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFDIV", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "NyuziISelLowering", "Func": "LowerOperation", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 997, "Length": 129, "Cover_Rate": 0.3324742268041237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "Base", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "int32_t", "HighOffset", "=", "alignTo", "(", "Offset", ",", "<NUM_LIT>", ")", ";", "int32_t", "LowOffset", "=", "HighOffset", "-", "<NUM_LIT>", ";", "SDValue", "LowAddr", ",", "HighAddr", ";", "if", "(", "GlobalAddressSDNode", "*", "GASD", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ".", "getNode", "(", ")", ")", ")", "{", "LowAddr", "=", "DAG", ".", "getGlobalAddress", "(", "GASD", "->", "getGlobal", "(", ")", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "LowOffset", ")", ";", "HighAddr", "=", "DAG", ".", "getGlobalAddress", "(", "GASD", "->", "getGlobal", "(", ")", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "HighOffset", ")", ";", "}", "else", "{", "LowAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Base", ",", "DAG", ".", "getConstant", "(", "LowOffset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Base", ",", "DAG", ".", "getConstant", "(", "HighOffset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "LowShift", "=", "DAG", ".", "getConstant", "(", "(", "Offset", "-", "LowOffset", ")", "*", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getConstant", "(", "(", "HighOffset", "-", "Offset", ")", "*", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "LowAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "High", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "HighAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "LowShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ",", "LowShift", ")", ";", "SDValue", "HighShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "High", ",", "HighShift", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LowShifted", ",", "HighShifted", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "High", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["Result", ",", "Chain", "}", ";"], "File": "XCoreISelLowering48", "Func": "lowerLoadWordFromAlignedBasePlusOffset", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 998, "Length": 381, "Cover_Rate": 0.8523489932885906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "first", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "first", "=", "false", ";", "if", "(", "!", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "ParamAlign", "=", "<NUM_LIT>", ";", "const", "CallInst", "*", "CallI", "=", "cast", "<", "CallInst", ">", "(", "&", "CB", ")", ";", "if", "(", "!", "getAlign", "(", "*", "CallI", ",", "i", "+", "<NUM_LIT>", ",", "ParamAlign", ")", ")", "ParamAlign", "=", "getFunctionParamOptimizedAlign", "(", "F", ",", "Ty", ",", "DL", ")", ".", "value", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "ParamAlign", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", "<<", "<STR_LIT>", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "Ty", ",", "vtparts", ")", ";", "if", "(", "unsigned", "len", "=", "vtparts", ".", "size", "(", ")", ")", "OIdx", "+=", "len", "-", "<NUM_LIT>", ";", "continue", ";", "}", "assert", "(", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "Outs", "[", "OIdx", "]", ".", "VT", "||", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "<STR_LIT>", "&&", "Outs", "[", "OIdx", "]", ".", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "sz", "=", "<NUM_LIT>", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "continue", ";", "}", "Align", "ParamByValAlign", "=", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "getNonZeroByValAlign", "(", ")", ";", "Type", "*", "ETy", "=", "Args", "[", "i", "]", ".", "IndirectType", ";", "Align", "AlignCandidate", "=", "getFunctionParamOptimizedAlign", "(", "F", ",", "ETy", ",", "DL", ")", ";", "ParamByValAlign", "=", "std", "::", "max", "(", "ParamByValAlign", ",", "AlignCandidate", ")", ";", "O", "<<", "<STR_LIT>", "<<", "ParamByValAlign", ".", "value", "(", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "Outs", "[", "OIdx", "]"], "ground_truth": [".", "Flags", ".", "getByValSize", "(", ")", "<<", "<STR_LIT>", ";"], "File": "NVPTXISelLowering39", "Func": "getPrototype", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 999, "Length": 387, "Cover_Rate": 0.5052219321148825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "ret", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "return"], "ground_truth": ["ret", ";"], "File": "bpf", "Func": "bpf_initial_elimination_offset", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 1000, "Length": 23, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "if", "(", "readsLocalId", "(", "II", ")", ")", "return", "true", ";", "if", "(", "readWorkgroupInvariant", "(", "II", ")", ")", "return", "false", ";", "if", "(", "isPureFunction", "(", "II", ")", ")", "return", "false", ";", "}", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "FPGATargetTransformInfo", "Func": "isSourceOfDivergence", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1001, "Length": 60, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "const", "&", "getDesc", "(", ")", "const", "{", "return", "*", "ID"], "ground_truth": [";", "}"], "File": "HexagonShuffler14", "Func": "getDesc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1002, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseOptionalOps", "(", "DSOptionalOpsOff01", ","], "ground_truth": ["Operands", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "parseDSOff01OptionalOps", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1003, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUAsmParser", "(", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "STI", ")", ",", "MII", "(", "MII", ")", ",", "Parser", "(", "_Parser", ")", ",", "ForcedEncodingSize", "(", "<NUM_LIT>", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", ".", "none", "(", ")", ")", "{", "STI", ".", "ToggleFeature", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser60", "Func": "AMDGPUAsmParser", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1004, "Length": 65, "Cover_Rate": 0.8227848101265823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ID", ")", "{", "case", "<STR_LIT>", ":", "NonKernelOnly", "=", "true", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NonKernelOnly", "=", "true", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1005, "Length": 55, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "UUPair", "&", "P", "=", "F", "->", "second", ";", "int64_t", "Off", "=", "PostInc", "?", "<NUM_LIT>", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LowI", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "P", ".", "first", ")", ".", "addReg", "(", "AdrOp", ".", "getReg", "(", ")", ",", "RSA", "&", "~", "RegState", "::", "Kill", ",", "AdrOp", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Off", ")", ";", "HighI", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "P", ".", "second", ")", ".", "addReg", "(", "AdrOp", ".", "getReg", "(", ")", ",", "RSA", "&", "~", "RegState", "::", "Kill", ",", "AdrOp", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Off", "+", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "UUPair", "&", "P", "=", "F", "->", "second", ";", "int64_t", "Off", "=", "PostInc", "?", "<NUM_LIT>", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LowI", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "AdrOp", ".", "getReg", "(", ")", ",", "RSA", "&", "~", "RegState", "::", "Kill", ",", "AdrOp", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Off", ")", ".", "addReg", "(", "P", ".", "first", ")", ";", "HighI", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "AdrOp", ".", "getReg", "(", ")", ",", "RSA", "&", "~", "RegState", "::", "Kill", ",", "AdrOp", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Off", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "P", ".", "second", ")", ";", "}", "if", "(", "PostInc", ")", "{", "int64_t", "Inc", "=", "Load", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "&", "UpdOp", "=", "Load", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "UpdOp", ".", "getReg", "(", ")", ")", ";", "Register", "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "!", "UpdOp", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "AdrOp", ".", "getReg", "(", ")", ",", "RSA", ")", ".", "addImm", "(", "Inc", ")", ";", "MRI", "->", "replaceRegWith", "(", "UpdOp", ".", "getReg", "(", ")", ",", "NewR", ")", ";", "}", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", "->", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "Ptr", "=", "MO", "->", "getPointerInfo", "(", ")", ";", "MachineMemOperand", "::", "Flags", "F", "=", "MO", "->", "getFlags", "(", ")", ";", "Align", "A", "=", "MO", "->", "getAlign", "(", ")", ";", "auto", "*", "Tmp1", "=", "MF", ".", "getMachineMemOperand", "(", "Ptr", ",", "F", ",", "<NUM_LIT>", ",", "A", ")", ";", "LowI", "->", "addMemOperand", "(", "MF"], "ground_truth": [",", "Tmp1", ")", ";"], "File": "HexagonSplitDouble1", "Func": "splitMemRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1006, "Length": 483, "Cover_Rate": 0.679324894514768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ","], "ground_truth": ["__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vaddq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1007, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vreinterpretv2div4si", "(", "(", "int32x4_t", ")", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_s64_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1008, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psllv8di_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "_mm512_undefined_pd", "(", ")", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_sllv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1009, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "CFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "CFI", "->", "setSpillsCR", "(", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "CSKYInstrInfo4", "Func": "storeRegToStackSlot", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1010, "Length": 99, "Cover_Rate": 0.4419642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Setcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "ReplaceOtherUses", "=", "!", "N0", ".", "hasOneUse", "(", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Setcc", ")", ";", "if", "(", "ReplaceOtherUses", ")", "{", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N0", ")", ",", "N0", ".", "getValueType", "(", ")", ",", "Setcc", ")", ";", "DCI", ".", "CombineTo", "(", "N0", ".", "getNode", "(", ")", ",", "Trunc", ")", ";", "}", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "if", "(", "SDValue", "V", "=", "combineExtSetcc", "(", "N", ","], "ground_truth": ["DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering (2)5", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1011, "Length": 184, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "AAPAsmParser", "Func": "isMem", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1012, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MipsAsmParser (2)4", "Func": "parseSetMtDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1013, "Length": 22, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rtx_equal_p", "(", "cmp_op0", ",", "if_true", ")", "&&", "rtx_equal_p", "(", "cmp_op1", ",", "if_false", ")", ")", "is_min", "=", "true", ";", "else", "if", "(", "rtx_equal_p", "(", "cmp_op1", ",", "if_true", ")", "&&", "rtx_equal_p", "(", "cmp_op0", ",", "if_false", ")", ")", "is_min", "=", "false", ";", "else", "return", "false", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "!", "flag_finite_math_only", "||", "!"], "ground_truth": ["flag_unsafe_math_optimizations", ")", "{"], "File": "i3865", "Func": "ix86_expand_sse_fp_minmax", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1014, "Length": 61, "Cover_Rate": 0.30049261083743845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "("], "ground_truth": [")", "const", "override", "{"], "File": "SIOptimizeVGPRLiveRange", "Func": "getRequiredProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1015, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttss_si64x", "(", "__m128", "__A", ")", "{", "return", "__builtin_ia32_cvttss2si64", "(", "(", "__v4sf", ")", "__A"], "ground_truth": [")", ";"], "File": "xmmintrin", "Func": "_mm_cvttss_si64x", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1016, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "REG_P", "(", "reg_1", ")", "&&", "REG_P", "(", "reg_2", ")", "&&", "REG_P", "(", "reg_3", ")", "&&", "REG_P", "(", "reg_4", ")", ")", ";", "if", "(", "REGNO", "(", "reg_1", ")", "==", "REGNO", "(", "reg_2", ")", "||", "REGNO", "(", "reg_3", ")", "==", "REGNO", "(", "reg_4", ")", ")", "return", "false", ";", "}", "else", "{", "mem_1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "reg_1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem_2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "reg_2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem_3", "=", "operands", "[", "<NUM_LIT>", "]", ";", "reg_3", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem_4", "=", "operands", "[", "<NUM_LIT>", "]", ";", "reg_4", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "!", "MEM_P", "(", "mem_1", ")", "||", "aarch64_mem_pair_operand", "(", "mem_1", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "MEM_VOLATILE_P", "(", "mem_1", ")", "||", "MEM_VOLATILE_P", "(", "mem_2", ")", "||", "MEM_VOLATILE_P", "(", "mem_3", ")", "||", "MEM_VOLATILE_P", "(", "mem_4", ")", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_1", ",", "&", "base_1", ",", "&", "offset_1", ")", ";", "if", "(", "base_1", "==", "NULL_RTX", "||", "offset_1", "==", "NULL_RTX", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_2", ",", "&", "base_2", ",", "&", "offset_2", ")", ";", "if", "(", "base_2", "==", "NULL_RTX", "||", "offset_2", "==", "NULL_RTX", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_3", ",", "&", "base_3", ",", "&", "offset_3", ")", ";", "if", "(", "base_3", "==", "NULL_RTX", "||", "offset_3", "==", "NULL_RTX", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem_4", ",", "&", "base_4", ",", "&", "offset_4", ")", ";", "if", "(", "base_4", "==", "NULL_RTX", "||", "offset_4", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "!", "rtx_equal_p", "(", "base_1", ",", "base_2", ")", "||", "!", "rtx_equal_p", "(", "base_2", ",", "base_3", ")", "||", "!", "rtx_equal_p", "(", "base_3", ",", "base_4", ")", ")", "return", "false", ";", "offval_1", "=", "INTVAL", "(", "offset_1", ")", ";", "offval_2", "=", "INTVAL", "(", "offset_2", ")", ";", "offval_3", "=", "INTVAL", "(", "offset_3", ")", ";", "offval_4", "=", "INTVAL", "(", "offset_4", ")", ";", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "(", "offval_1", "!=", "(", "offval_2", "+", "msize", ")", "||", "offval_1", "!=", "(", "offval_3", "+", "msize", "*", "<NUM_LIT>", ")", "||", "offval_1", "!=", "(", "offval_4", "+", "msize", "*", "<NUM_LIT>", ")", ")", "&&", "(", "offval_4", "!=", "(", "offval_3", "+", "msize", ")", "||", "offval_4", "!=", "(", "offval_2", "+", "msize", "*", "<NUM_LIT>", ")", "||", "offval_4", "!=", "(", "offval_1", "+", "msize", "*", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "load", ")", "{", "if", "(", "reg_mentioned_p", "(", "reg_1", ",", "mem_1", ")", "||", "reg_mentioned_p", "(", "reg_2", ",", "mem_2", ")", "||", "reg_mentioned_p", "(", "reg_3", ",", "mem_3", ")", ")", "return", "false", ";", "if", "(", "offval_1", ">", "offval_2", "&&", "reg_mentioned_p", "(", "reg_4", ",", "mem_4", ")", ")", "return", "false", ";", "}", "if", "(", "mode", "==", "SImode", "&&", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_SLOW_UNALIGNED_LDPW", ")", "&&", "!", "optimize_size", "&&", "MEM_ALIGN", "(", "mem_1", ")", "<", "<NUM_LIT>", "*", "BITS_PER_UNIT", ")", "return", "false", ";", "if", "(", "REG_P", "(", "reg_1", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "reg_1", ")", ")", ")", "rclass_1", "=", "FP_REGS", ";", "else", "rclass_1", "=", "GENERAL_REGS", ";", "if", "(", "REG_P", "(", "reg_2", ")", "&&", "FP_REGNUM_P", "(", "REGNO"], "ground_truth": ["(", "reg_2", ")", ")", ")", "rclass_2", "=", "FP_REGS", ";"], "File": "aarch644", "Func": "aarch64_operands_adjust_ok_for_ldpstp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1017, "Length": 496, "Cover_Rate": 0.7075606276747504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVZEXT_MOVL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "X86IREmitter", "Func": "visitVZEXT_MOVL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1018, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "is_thunk", ")", "{", "*", "imaskP", "=", "<NUM_LIT>", ";", "*", "fmaskP", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "TARGET_ABI_OPEN_VMS", "&&", "alpha_procedure_type", "==", "PT_STACK", ")", "imask", "|=", "(", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "!", "fixed_regs", "[", "i", "]", "&&", "!", "call_used_regs", "[", "i", "]", "&&", "df_regs_ever_live_p", "(", "i", ")", "&&", "i", "!=", "REG_RA", ")", "{", "if", "(", "i", "<", "<NUM_LIT>", ")", "imask", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "else", "fmask", "|=", "(", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "unsigned", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "break", ";", "imask", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "if", "(", "imask", "||", "fmask", "||", "alpha_ra_ever_killed", "(", ")", ")", "imask", "|=", "("], "ground_truth": ["<NUM_LIT>", "<<", "REG_RA", ")", ";"], "File": "alpha4", "Func": "alpha_sa_mask", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1019, "Length": 161, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "rtx", "par", ";", "int", "shift", ";", "aapcs_vfp_is_call_or_return_candidate", "(", "pcs_variant", ",", "mode", ",", "type", ",", "&", "ag_mode", ",", "&", "count", ")", ";", "if", "(", "!", "TARGET_NEON", ")", "{", "if", "(", "ag_mode", "==", "V2SImode", ")", "ag_mode", "=", "DImode", ";", "else", "if", "(", "ag_mode", "==", "V4SImode", ")", "{", "ag_mode", "=", "DImode", ";", "count", "*=", "<NUM_LIT>", ";", "}", "}", "shift", "=", "GET_MODE_SIZE", "(", "ag_mode", ")", "/", "GET_MODE_SIZE", "(", "SFmode", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "count", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "ag_mode", ",", "FIRST_VFP_REGNUM", "+", "i"], "ground_truth": ["*", "shift", ")", ";"], "File": "arm5", "Func": "aapcs_vfp_allocate_return_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1020, "Length": 110, "Cover_Rate": 0.502283105022831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSuitableForMask", "(", "MachineInstr", "*", "&", "MI", ",", "unsigned", "SrcReg", ",", "int", "CmpMask", ",", "bool", "CommonUse", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";", "MachineBasicBlock", "::", "iterator", "AND", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")"], "ground_truth": [")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1021, "Length": 106, "Cover_Rate": 0.6625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcaleh_f16", "(", "float16_t", "__a", ",", "float16_t", "__b", ")", "{", "return", "__builtin_aarch64_faclehf_uss", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "fp16_vcaleh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1022, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "("], "ground_truth": ["__a", "<=", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vclezq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1023, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "return", "true", ";", "<STR_LIT>", "BranchCode", "=", "(", "<STR_LIT>", ")", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "SparcInstrInfo", "Func": "AnalyzeBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1024, "Length": 229, "Cover_Rate": 0.4790794979079498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_movss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")"], "ground_truth": ["__builtin_ia32_cmpless", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpge_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1025, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmlsldavaq_p_s16", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlsldavaq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1026, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "<", "MaxStages", "&&", "MaxStages", "<=", "<NUM_LIT>", "&&", "(", "BitSize", "<<", "MaxStages", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "MatchPACK", "=", "[", "&", "]", "(", "SDValue", "N1", ",", "SDValue", "N2", ",", "MVT", "PackVT", ")", "{", "unsigned", "NumSrcBits", "=", "PackVT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumPackedBits", "=", "NumSrcBits", "-", "BitSize", ";", "N1", "=", "peekThroughBitcasts", "(", "N1", ")", ";", "N2", "=", "peekThroughBitcasts", "(", "N2", ")", ";", "unsigned", "NumBits1", "=", "N1", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "NumBits2", "=", "N2", ".", "getScalarValueSizeInBits", "(", ")", ";", "bool", "IsZero1", "=", "llvm", "::", "isNullOrNullSplat", "(", "N1", ",", "false", ")", ";", "bool", "IsZero2", "=", "llvm", "::", "isNullOrNullSplat", "(", "N2", ",", "false", ")", ";", "if", "(", "(", "!", "N1", ".", "isUndef", "(", ")", "&&", "!", "IsZero1", "&&", "NumBits1", "!=", "NumSrcBits", ")", "||", "(", "!", "N2", ".", "isUndef", "(", ")", "&&", "!", "IsZero2", "&&", "NumBits2", "!=", "NumSrcBits", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "BitSize", "==", "<NUM_LIT>", ")", "{", "APInt", "ZeroMask", "=", "APInt", "::", "getHighBitsSet", "(", "NumSrcBits", ",", "NumPackedBits", ")", ";", "if", "(", "(", "N1", ".", "isUndef", "(", ")", "||", "IsZero1", "||", "DAG", ".", "MaskedValueIsZero", "(", "N1", ",", "ZeroMask", ")", ")", "&&", "(", "N2", ".", "isUndef", "(", ")", "||", "IsZero2", "||", "DAG", ".", "MaskedValueIsZero", "(", "N2", ",", "ZeroMask", ")", ")", ")", "{", "V1", "=", "N1", ";", "V2", "=", "N2", ";", "SrcVT", "=", "PackVT", ";", "PackOpcode", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "bool", "IsAllOnes1", "=", "llvm", "::", "isAllOnesOrAllOnesSplat", "(", "N1", ",", "false", ")", ";", "bool", "IsAllOnes2", "=", "llvm", "::", "isAllOnesOrAllOnesSplat", "(", "N2", ",", "false", ")", ";", "if", "(", "(", "N1", ".", "isUndef", "(", ")", "||", "IsZero1", "||", "IsAllOnes1", "||", "DAG", ".", "ComputeNumSignBits", "(", "N1", ")", ">", "NumPackedBits", ")", "&&", "(", "N2", ".", "isUndef", "(", ")", "||", "IsZero2", "||", "IsAllOnes2", "||", "DAG", ".", "ComputeNumSignBits", "(", "N2", ")", ">", "NumPackedBits", ")", ")", "{", "V1", "=", "N1", ";", "V2", "=", "N2", ";", "SrcVT", "=", "PackVT", ";", "PackOpcode", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "for", "(", "unsigned", "NumStages", "=", "<NUM_LIT>", ";", "NumStages", "<=", "MaxStages", ";", "++", "NumStages", ")", "{", "MVT", "PackSVT", "=", "<STR_LIT>", "(", "BitSize", "<<", "NumStages", ")", ";", "MVT", "PackVT", "=", "<STR_LIT>", "(", "PackSVT", ",", "NumElts", ">>", "NumStages", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BinaryMask", ";", "createPackShuffleMask", "(", "VT", ",", "BinaryMask", ",", "false"], "ground_truth": [",", "NumStages", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "matchShuffleWithPACK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1027, "Length": 384, "Cover_Rate": 0.7177570093457943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_or_epi64", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_porq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "("], "ground_truth": ["__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1028, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "STI", ")", ";", "unsigned", "SPReg", "=", "getSPReg", "(", "STI", ")", ";", "MachineBasicBlock", "::", "iterator", "LastFrameDestroy", "=", "MBBI", ";", "std", "::", "advance", "(", "LastFrameDestroy", ",", "-", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", "."], "ground_truth": ["getStackSize", "(", ")", ";"], "File": "RISCVFrameLowering30", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1029, "Length": 121, "Cover_Rate": 0.6797752808988764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "<ISA_LIT>AsmParser", "::", "ParseImmediate", "(", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "const", "MCExpr", "*", "EVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::"], "ground_truth": ["LParen", ":"], "File": "MBlazeAsmParser2", "Func": "ParseImmediate", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1030, "Length": 60, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OutlineFromLinkOnceODRs", "&&", "F", ".", "hasLinkOnceODRLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "hasSection", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "RISCVInstrInfo (2)", "Func": "isFunctionSafeToOutlineFrom", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1031, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "systemz", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SystemZTargetInfo13", "Func": "LLVMInitializeSystemZTargetInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1032, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtusepi64_epi8", "(", "__m128i", "__O", ",", "__mmask8", "__M", ",", "__m512i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusqb512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v16qi"], "ground_truth": [")", "__O", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtusepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1033, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel (2)2", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1034, "Length": 95, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SUnit", "::", "succ_iterator", "I", "=", "SU", "->", "Succs", ".", "begin", "(", ")", ",", "E", "=", "SU", "->", "Succs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SuccReadyCycle", "=", "I", "->", "getSUnit", "(", ")", "->", "BotReadyCycle", ";", "unsigned", "MinLatency", "=", "I", "->", "getMinLatency", "(", ")", ";", "Bot", ".", "MaxMinLatency", "=", "std", "::", "max", "(", "MinLatency", ",", "Bot", "."], "ground_truth": ["MaxMinLatency", ")", ";"], "File": "HexagonMachineScheduler10", "Func": "releaseBottomNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1035, "Length": 68, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arc_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "ARC_TEMP_SCRATCH_REG", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "ARC_TEMP_SCRATCH_REG", ")", ";", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "const0_rtx", ")", ";", "assemble_aligned_integer", "(", "UNITS_PER_WORD"], "ground_truth": [",", "const0_rtx", ")", ";"], "File": "arc", "Func": "arc_asm_trampoline_template", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1036, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_multishift_epi64_epi8", "(", "__m256i", "__W", ",", "__mmask32", "__M", ","], "ground_truth": ["__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "File": "avx512vbmivlintrin", "Func": "_mm256_mask_multishift_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1037, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGLC", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyGLC"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser10", "Func": "isGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1038, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLabelImm16", "(", ")", "const", "{", "if", "(", "isConstantImm", "(", ")", ")", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "getConstantImm", "(", ")", ")", ";", "}", "return", "isImm", "(", ")", "&&", "isAcceptableSymbolRef", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "MMIXAsmParser", "Func": "isLabelImm16", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1039, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ","], "ground_truth": ["getOptLevel", "(", ")", ")", ")", ";"], "File": "PTXTargetMachine4", "Func": "addInstSelector", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1040, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "val", ":", "Mask", ")", "{", "if", "(", "val", ">", "<NUM_LIT>"], "ground_truth": [")", "return", "false", ";"], "File": "NyuziISelLowering", "Func": "isShuffleMaskLegal", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1041, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "!=", "TargetOpcode", "::", "COPY", "&&", "!", "MI", ".", "isPHI", "(", ")", ")", "return", "false", ";", "return", "getRegBank", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")"], "ground_truth": [",", "MRI", ",", "TRI", ")", "==", "&", "<STR_LIT>", ";"], "File": "AArch64RegisterBankInfo14", "Func": "hasFPConstraints", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1042, "Length": 40, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", "||", "RegNo", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createReg", "(", "Reg", ")", ")", ";"], "File": "RISCVDisassembler22", "Func": "DecodeGPRPF64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1043, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitRet", "(", "const", "MCOperand", "*", "AmtOp", ",", "bool", "Is64Bit", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "POPInst", ";", "POPInst", ".", "setOpcode", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "POPInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "POPInst", ")", ";", "if", "(", "AmtOp", ")", "{", "assert", "(", "!", "Is64Bit", ")", ";", "MCInst", "ADDInst", ";", "unsigned", "ADDReg", "=", "<STR_LIT>", ";", "ADDInst", ".", "setOpcode", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86MCNaCl", "Func": "EmitRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1044, "Length": 80, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", ",", "cond", ";", "rval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "const0_rtx", ")", ";", "scratch", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "label1", "=", "NULL", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label1", ")", ";", "}", "label2", "=", "gen_label_rtx", "(", ")", ";", "aarch64_emit_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "cond", "=", "aarch64_gen_compare_reg", "(", "NE", ",", "rval", ",", "oldval", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label2", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "x", ")", ")", ";", "aarch64_emit_store_exclusive", "(", "mode", ",", "scratch", ",", "mem", ",", "newval", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "is_weak", ")", "{", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "scratch", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label1", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "x", ")", ")", ";", "}", "else", "{", "cond", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "scratch", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cond", ",", "x"], "ground_truth": [")", ")", ";"], "File": "aarch642", "Func": "aarch64_split_compare_and_swap", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1045, "Length": 250, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TriCoreInstPrinter (2)", "Func": "printPCRelImmOperand", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1046, "Length": 41, "Cover_Rate": 0.5466666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShrunkMask", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ExpandedMask", "==", "~", "<NUM_LIT>", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "IsLegalMask", "=", "[", "ShrunkMask", ",", "ExpandedMask", "]", "(", "unsigned", "Mask", ")", "->", "bool", "{", "return", "(", "ShrunkMask", "&", "Mask", ")", "==", "ShrunkMask", "&&", "(", "~", "ExpandedMask", "&", "Mask", ")", "==", "<NUM_LIT>", ";", "}", ";", "auto", "UseMask", "=", "[", "Mask", ",", "Op", ",", "VT", ",", "&", "TLO", "]", "(", "unsigned", "NewMask", ")", "->", "bool", "{", "if", "(", "NewMask", "==", "Mask", ")", "return", "true", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewC", "=", "TLO", ".", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewOp", "=", "TLO", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewC", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "NewOp", ")", ";", "}", ";", "if", "(", "IsLegalMask", "(", "<NUM_LIT>", ")", ")", "return", "UseMask", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsLegalMask", "(", "<NUM_LIT>", ")"], "ground_truth": [")", "return", "UseMask", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "targetShrinkDemandedConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1047, "Length": 180, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "<ISA_LIT>Target", ">=", "<ISA_LIT>_SM_1_3", "&&", "<ISA_LIT>Target", "<", "<ISA_LIT>_LAST_SM", ")", "||", "(", "<ISA_LIT>Target", ">="], "ground_truth": ["<ISA_LIT>_COMPUTE_1_3", "&&", "<ISA_LIT>Target", "<", "<ISA_LIT>_LAST_COMPUTE", ")", ";"], "File": "PTXSubtarget2", "Func": "fmadNeedsRoundingMode", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1048, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "unsigned", "LocalMemorySize", "=", "<STR_LIT>", "::", "getLocalMemorySize", "(", "&", "getSTI", "(", ")", ")", ";", "int64_t", "Size", ";", "SMLoc", "SizeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Size", ")", ")", "return", "true", ";", "if", "(", "Size", "<", "<NUM_LIT>", ")", "return", "Error", "(", "SizeLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "Size", ">", "LocalMemorySize", ")", "return", "Error", "(", "SizeLoc", ",", "<STR_LIT>", ")", ";", "int64_t", "Align", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "SMLoc", "AlignLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Align", ")", ")", "return", "true", ";", "if", "(", "Align", "<", "<NUM_LIT>", "||", "!", "isPowerOf2_64", "(", "Align", ")", ")", "return", "Error", "(", "AlignLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "Align", ">=", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "Error", "(", "AlignLoc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "Symbol", "->", "redefineIfPossible"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseDirectiveAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1049, "Length": 218, "Cover_Rate": 0.7569444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")"], "ground_truth": [")", "{"], "File": "SIInstrInfo110", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1050, "Length": 187, "Cover_Rate": 0.748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Value", ".", "isAbsolute", "(", ")", ")", "{", "Result", "=", "evaluateAsInt64", "(", "Value", ".", "getConstant", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "MOSMCExpr", "Func": "evaluateAsConstant", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1051, "Length": 24, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SinglePathInfo", "::", "isReachable", "(", "const", "MachineFunction"], "ground_truth": ["&", "MF", ")", "{"], "File": "PatmosSinglePathInfo", "Func": "isReachable", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1052, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N1", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "if", "(", "ConstantSDNode", "*", "Y1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ")", "if", "(", "Y1C", "->", "getAPIntValue", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ")", "{"], "File": "AArch64ISelLowering (2)", "Func": "performIntegerAbsCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1053, "Length": 107, "Cover_Rate": 0.3835125448028674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "hasV4TOps", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "getReturnOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1054, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "!", "isImmSExti64i8Value", "(", "Inst", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "return", "false", ";"], "File": "X86AsmParser (2)", "Func": "convert64i32to64ri8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1055, "Length": 32, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectShiftedRegister", "(", "N", ",", "true", ","], "ground_truth": ["Reg", ",", "Shift", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectLogicalShiftedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1056, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CondMovOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "return", "false", ";", "const", "SelectInst", "*", "SI", "=", "cast", "<", "SelectInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Cond", "=", "SI", "->", "getCondition", "(", ")", ";", "unsigned", "Src1Reg", "=", "getRegForValue", "(", "SI", "->", "getTrueValue", "(", ")", ")", ";", "unsigned", "Src2Reg", "=", "getRegForValue", "(", "SI", "->", "getFalseValue", "("], "ground_truth": [")", ")", ";"], "File": "MipsFastISel", "Func": "selectSelect", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1057, "Length": 130, "Cover_Rate": 0.39634146341463417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rl78_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "const", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes"], "ground_truth": ["(", "type", ")", ";"], "File": "rl78", "Func": "rl78_return_in_memory", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1058, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";"], "File": "RV16KRegisterInfo", "Func": "requiresRegisterScavenging", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1059, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "{", "return"], "ground_truth": ["A", ";"], "File": "MSP430RegisterInfo28", "Func": "getMatchingSuperRegClass", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1060, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DbgInfo", "::", "EmitAuxEntry", "(", "const", "std", "::", "string", "VarName", ",", "int", "Aux", "[", "]", ",", "int", "Num", ",", "std"], "ground_truth": ["::", "string", "TagName", ")", "{"], "File": "PIC16DebugInfo1", "Func": "EmitAuxEntry", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1061, "Length": 25, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "gate", "(", "function", "*"], "ground_truth": [")", "{"], "File": "rs6000-p8swap", "Func": "gate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1062, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pdp11_gen_int_label", "(", "buf", ",", "<STR_LIT>", ",", "value", ")", ";", "if", "(", "!", "TARGET_UNIX_ASM", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ","], "ground_truth": ["buf", "+", "<NUM_LIT>", ")", ";"], "File": "pdp11", "Func": "pdp11_output_addr_vec_elt", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1063, "Length": 32, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_umaxpv4si", "(", "(", "int32x4_t", ")", "a", ",", "(", "int32x4_t", ")"], "ground_truth": ["b", ")", ";"], "File": "arm", "Func": "neon2_vpmaxq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1064, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgInfo", ".", "KernargSegmentPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "("], "ground_truth": [")", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ")", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addKernargSegmentPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1065, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdarOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CmpOp", ")", ",", "ZeroReg", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addOperand", "(", "Desired", ")", ".", "addImm", "(", "ExtendImm", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StlrOp", ")", ","], "ground_truth": ["StatusReg", ")", ".", "addOperand", "(", "New", ")", ".", "addOperand", "(", "Addr", ")", ";"], "File": "AArch64ExpandPseudoInsts11", "Func": "expandCMP_SWAP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1066, "Length": 261, "Cover_Rate": 0.4469178082191781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "must_save_fp_p", "(", "void", ")"], "ground_truth": ["{"], "File": "bfin2", "Func": "must_save_fp_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 1067, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vtrn2q_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1068, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFGR32RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "MipsDisassembler35", "Func": "DecodeFGR32RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1069, "Length": 60, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "setVisibility", "(", "GlobalValue", "::", "HiddenVisibility", ")", ";", "F", "->", "setComdat", "(", "M", ".", "getOrInsertComdat", "(", "Name", ")", ")", ";", "AttrBuilder", "B", ";", "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "NoUnwind", ")", ";", "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "F", "->", "addAttributes", "(", "llvm", "::", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";", "BasicBlock", "*", "Entry", "=", "BasicBlock", "::", "Create", "(", "Ctx", ",", "<STR_LIT>", ",", "F", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Entry", ")", ";", "Builder", ".", "CreateRetVoid", "(", ")", ";", "MachineFunction", "&", "MF", "=", "MMI", "->", "getOrCreateMachineFunction", "(", "*", "F", ")", ";", "MachineBasicBlock", "*", "EntryMBB", "=", "MF"], "ground_truth": [".", "CreateMachineBasicBlock", "(", "Entry", ")", ";"], "File": "X86RetpolineThunks", "Func": "createThunkFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1070, "Length": 111, "Cover_Rate": 0.5634517766497462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTAsmPrinter", "::", "printPICLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ")", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ATTInstPrinter22", "Func": "printPICLabel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1071, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_p16", "(", "poly16x8_t", "__a", ")", "{", "return", "(", "poly128_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p128_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1072, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_could_trap_p", "(", "unsigned", "int", "f", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "f", ",", "mode", ")", ";", "if", "(", "flags", "&", "FLAG_RAISE_FP_EXCEPTIONS", ")", "return"], "ground_truth": ["true", ";"], "File": "aarch64-builtins", "Func": "aarch64_could_trap_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1073, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "map", "<", "unsigned", ",", "bool", ">", "VecInstElemTable", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "RemoveMIs", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", ".", "begin", "(", ")", ",", "MIE", "=", "MBB", ".", "end", "(", ")", ";", "MII", "!=", "MIE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "if", "(", "optimizeVectElement", "(", "MI", ",", "&", "VecInstElemTable", ")", ")", "{", "RemoveMIs", ".", "push_back", "(", "&", "MI", ")", ";", "Changed", "=", "true", ";", "}", "++", "MII", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "RemoveMIs", ")", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "AArch64VectorByElementOpt", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1074, "Length": 105, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cost", "[", "vect_prologue", "]", "=", "cost", "[", "vect_body", "]", "=", "cost", "[", "vect_epilogue", "]", "=", "<NUM_LIT>", ";", "return", "cost"], "ground_truth": [";"], "File": "i3864", "Func": "ix86_init_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1075, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "<NUM_LIT>", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "if", "(", "Inst", ".", "isCall", "(", ")", ")", "{", "if", "(", "callWaitsOnFunctionReturn", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "<STR_LIT>", "::", "allZero", "(", "ST", "->", "hasVscnt", "(", ")", ")", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "<STR_LIT>", "(", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIInsertWaitcnts1", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1076, "Length": 247, "Cover_Rate": 0.33378378378378376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitTailCallLoadRetAddr", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "OutRetAddr", ",", "SDValue", "Chain", ",", "bool", "IsTailCall", ",", "bool", "Is64Bit", ",", "int", "FPDiff", ",", "DebugLoc", "dl", ")", "const", "{", "EVT", "VT", "=", "getPointerTy", "(", ")", ";", "OutRetAddr", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "OutRetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "OutRetAddr", ",", "MachinePointerInfo", "("], "ground_truth": [")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering170", "Func": "EmitTailCallLoadRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1077, "Length": 69, "Cover_Rate": 0.8414634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)5", "Func": "isSRL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1078, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineDomTreeNode", "*", ">", "&", "Children", "=", "Node", "->", "getChildren", "(", ")", ";", "OpenChildren", "[", "Node", "]", "=", "Children", ".", "size", "(", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Child", ":", "Children", ")", "WorkList", ".", "push_back", "(", "Child", ")", ";", "}", "while", "(", "!", "WorkList", ".", "empty", "("], "ground_truth": [")", ")", ";"], "File": "JVMOffsetAllocator", "Func": "PerformAllocation", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1079, "Length": 54, "Cover_Rate": 0.31213872832369943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CODE_FOR_doloop_end_internal", ":", "insn_extract", "(", "insn", ")", ";", "loop", "=", "&", "loops", "[", "INTVAL", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "]", ";", "end", "=", "(", "struct", "mep_doloop_end", "*", ")", "alloca", "(", "sizeof", "(", "struct", "mep_doloop_end", ")", ")", ";", "end", "->", "insn", "=", "insn", ";", "end", "->", "fallthrough", "=", "next_real_insn", "(", "insn", ")", ";", "end", "->", "counter", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "label", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "end", "->", "scratch", "=", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ";", "if", "(", "loop", "->", "end", "!=", "<NUM_LIT>", "&&", "simplejump_p", "(", "end", "->", "fallthrough", ")", ")", "{", "end", "->", "next", "=", "loop", "->", "end", "->", "next", ";", "loop", "->", "end", "->", "next", "=", "end", ";", "}", "else", "{", "end", "->", "next", "=", "loop", "->", "end", ";", "loop", "->", "end", "=", "end", ";", "}", "break", ";", "}", "for", "(", "loop", "=", "loops", ";", "loop", "<", "loops", "+", "cfun", "->", "machine", "->", "doloop_tags", ";", "loop", "++", ")", "if", "(", "mep_repeat_loop_p", "(", "loop", ")", ")", "{", "rtx_code_label", "*", "repeat_label", ";", "rtx", "label_ref", ";", "repeat_label", "=", "gen_label_rtx", "(", ")", ";", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "repeat_label", ")", ";", "emit_insn_before", "(", "gen_repeat", "(", "loop", "->", "begin", "->", "counter", ",", "label_ref", ")", ",", "loop", "->", "begin", "->", "insn", ")", ";", "delete_insn", "(", "loop", "->", "begin", "->", "insn", ")", ";", "mep_insert_repeat_label_last", "(", "loop", "->", "end", "->", "insn", ",", "repeat_label", ",", "false", ",", "loop", "->", "end", "->", "next", "!=", "<NUM_LIT>", ")", ";", "emit_insn_before", "(", "gen_repeat_end", "(", ")", ",", "loop", "->", "end", "->", "insn", ")", ";", "delete_insn", "(", "loop", "->", "end", "->", "insn", ")", ";", "for", "(", "end", "=", "loop", "->", "end", "->", "next", ";", "end", "!=", "<NUM_LIT>", ";", "end", "=", "end", "->", "next", ")", "{", "emit_jump_insn_before", "(", "gen_jump", "(", "repeat_label", ")", ",", "end", "->", "insn", ")", ";", "delete_insn", "(", "end", "->", "insn", ")", ";", "delete_insn", "(", "end", "->"], "ground_truth": ["fallthrough", ")", ";"], "File": "mep", "Func": "mep_reorg_repeat", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1080, "Length": 313, "Cover_Rate": 0.42935528120713307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_SVE_VectorCall", ")", "return", "CSR_<ISA_LIT>_SVE_AAPCS_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "("], "ground_truth": ["Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_AAPCS_SwiftError_RegMask", ";"], "File": "AArch64RegisterInfo41", "Func": "getCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1081, "Length": 50, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Loop", "*", "L", ":", "LI", ")", "for", "(", "Loop", "*", "LIt", ":", "depth_first", "(", "L", ")", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "LIt", ")", ";", "return"], "ground_truth": ["MadeChange", ";"], "File": "AArch64FalkorHWPFFix10", "Func": "run", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1082, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "if", "(", "Function", ".", "hasDLLExportStorageClass", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Function", ")", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "if", "(", "Global", ".", "hasDLLExportStorageClass", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Global", ")", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "&", "Alias", ";", "if", "(", "!", "GV", "->", "hasDLLExportStorageClass", "(", ")", ")", "continue", ";", "while", "(", "const", "GlobalAlias", "*", "A", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GV", "=", "A", "->", "getAliasedGlobal", "(", ")", ";", "if", "(", "isa", "<", "Function", ">", "(", "GV", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";", "else", "if", "(", "isa", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";", "}", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "for", "(", "auto", "&", "Symbol", ":", "DLLExportedGlobals", ")", "GenerateExportDirective", "("], "ground_truth": ["Symbol", ",", "true", ")", ";"], "File": "X86AsmPrinter66", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1083, "Length": 302, "Cover_Rate": 0.38471337579617837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SparcFrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "if", "(", "!", "DisableLeafProc", "&&", "isLeafProc", "(", "MF", ")", ")", "{", "SparcMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setLeafProc", "(", "true"], "ground_truth": [")", ";"], "File": "WDC65816FrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1084, "Length": 46, "Cover_Rate": 0.8679245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vdup_nv4hf", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vmov_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1085, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "std", "::", "string", "FuncName", "=", "Func", "->", "getName", "(", ")", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getTempdataLabel", "(", "FuncName", ")", ")", ";", "SDValue", "ES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "tmpName", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Op", ",", "ES", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList"], "ground_truth": ["(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "PIC16ISelLowering", "Func": "ConvertToMemOperand", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1086, "Length": 139, "Cover_Rate": 0.5791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags"], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "PPCInstrInfo11", "Func": "isPrefixed", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1087, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getDarwinDirective", "(", ")", "const"], "ground_truth": ["{"], "File": "PPCSubtarget12", "Func": "getDarwinDirective", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1088, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AARCH64_FOR_SVPATTERN", "(", "CASE", ")", "case", "AARCH64_NUM_SVPATTERNS", ":", "break", ";", "}", "gcc_unreachable", "(", ")"], "ground_truth": [";"], "File": "aarch64", "Func": "svpattern_token", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1089, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_uaddlv4hi", "(", "(", "int16x4_t", ")", "__a"], "ground_truth": [",", "(", "int16x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vaddl_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1090, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUndef", "(", "Vec32", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "return", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vec32"], "ground_truth": ["}", ",", "DAG", ")", ";"], "File": "HexagonISelLowering21", "Func": "expandPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1091, "Length": 31, "Cover_Rate": 0.43661971830985913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getDebuggerWorkGroupIDStackObjectIndex", "(", "unsigned", "Dim", ")", "const", "{", "assert", "(", "Dim", "<", "<NUM_LIT>", ")", ";", "return", "DebuggerWorkGroupIDStackObjectIndices", "["], "ground_truth": ["Dim", "]", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getDebuggerWorkGroupIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1092, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LaneA", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "ViaVecTy", "=", "<STR_LIT>", ";", "}", "else", "LaneA", "=", "LaneB", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", ",", "LaneA", ",", "LaneB", "}", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ViaVecTy", ",", "Ops", ",", "ViaVecTy", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "ViaVecTy", "!=", "ResVecTy", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVecTy", ",", "Result", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "MipsSEISelLowering (2)", "Func": "lowerMSASplatZExt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1093, "Length": 107, "Cover_Rate": 0.6149425287356322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", ";", "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "parseComma", "(", ")", "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFISaveReg", "(", "Reg", ",", "Offset", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1094, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu6_0ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "HexagonAsmParser (2)", "Func": "addu6_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1095, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HARD_FLOAT", ")", "abi", "=", "<STR_LIT>", ";", "else", "if", "(", "TARGET_SOFT_FLOAT", ")", "abi", "=", "<STR_LIT>", ";", "else", "abi", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "s390-d", "Func": "s390_d_handle_target_float_abi", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1096, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "Align", "FuncAlign", "=", "MaxAlign", ";", "if", "(", "MaxAlign", "==", "<NUM_LIT>", ")", "FuncAlign", "=", "Align", "(", "<NUM_LIT>", ")", ";", "MF", "->", "ensureAlignment", "(", "FuncAlign", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "<NUM_LIT>", ">", "InsPoint", "(", "MaxLogAlign", "+", "<NUM_LIT>", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "CPs", "[", "i", "]", ".", "getSizeInBytes", "(", "TD", ")", ";", "Align", "Alignment", "=", "CPs", "[", "i", "]", ".", "getAlign", "(", ")", ";", "assert", "(", "isAligned", "(", "Alignment", ",", "Size", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "LogAlign", "=", "Log2", "(", "Alignment"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1097, "Length": 148, "Cover_Rate": 0.4327485380116959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmovzxbq512_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v8di", ")"], "ground_truth": ["_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvtepu8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1098, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "LSBaseSDNode", "*", "LSN", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ")", "{", "unsigned", "LSNAlign", "=", "LSN", "->", "getAlignment", "(", ")", ";", "unsigned", "MemSize", "=", "LSN", "->", "getMemoryVT", "(", ")", "."], "ground_truth": ["getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1099, "Length": 44, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printymmwordmem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo"], "ground_truth": [",", "O", ")", ";"], "File": "X86IntelInstPrinter27", "Func": "printymmwordmem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1100, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasXMMInt", "(", ")", "const", "{", "return", "hasSSE2", "(", ")", "||"], "ground_truth": ["hasAVX", "(", ")", ";"], "File": "X86Subtarget105", "Func": "hasXMMInt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1101, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "return", "BestGrowth", "!="], "ground_truth": ["~", "<NUM_LIT>", ";"], "File": "ARMConstantIslandPass10", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1102, "Length": 95, "Cover_Rate": 0.5688622754491018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isRIPRelative", "(", "const", "MCInst", "&", "MI", ",", "const", "MCInstrInfo", "&", "MCII", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "Opcode", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "unsigned", "CurOp", "=", "<STR_LIT>", "(", "Desc", ")", ";", "int", "MemoryOperand", "=", "<STR_LIT>", "(", "TSFlags", ")", ";", "if", "(", "MemoryOperand", "<", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "BaseRegNum", "=", "MemoryOperand", "+"], "ground_truth": ["CurOp", "+", "<STR_LIT>", ";"], "File": "X86AsmBackend (2)1", "Func": "isRIPRelative", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1103, "Length": 77, "Cover_Rate": 0.719626168224299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_low_s64", "(", "int64x2_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon_vget_low_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1104, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_MODIFY", ")", "{", "rtx", "reg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "rtx", "expr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "expr", ")", "==", "PLUS", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "reg", ",", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ")", ")", ";", "addr", "="], "ground_truth": ["reg", ";"], "File": "rs60004", "Func": "rs6000_address_for_fpconvert", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1105, "Length": 76, "Cover_Rate": 0.329004329004329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", "*", "<NUM_LIT>", ",", "Addr", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "Success"], "ground_truth": [";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeUnconditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1106, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_sqrt_round_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128"], "ground_truth": ["__B", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm_mask_sqrt_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1107, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "rtx_def", "*", "m88k_builtin_saveregs", "(", ")", "{", "rtx", "addr", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "int", "argadj", "=", "(", "(", "!", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", "!=", "<NUM_LIT>", "&&", "(", "TREE_VALUE", "(", "tree_last", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", ")", ")", "!=", "void_type_node", ")", ")", ")", "?", "-", "UNITS_PER_WORD", ":", "<NUM_LIT>", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ";", "int", "fixed", ";", "variable_args_p", "=", "<NUM_LIT>", ";", "fixed", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "current_function_arg_offset_rtx", ")", "==", "CONST_INT", ")", "fixed", "=", "(", "(", "INTVAL", "(", "current_function_arg_offset_rtx", ")", "+", "argadj", ")", "/", "UNITS_PER_WORD", ")", ";", "addr", "=", "assign_stack_local", "(", "BLKmode", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD", ",", "-", "<NUM_LIT>", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_varargs_alias_set", "(", ")", ")", ";", "RTX_UNCHANGING_P", "(", "addr", ")", "=", "<NUM_LIT>", ";", "RTX_UNCHANGING_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "if", "(", "fixed", "<", "<NUM_LIT>", ")", "move_block_from_reg", "(", "<NUM_LIT>", "+", "fixed", ",", "adjust_address", "(", "addr", ",", "Pmode", ",", "fixed", "*", "UNITS_PER_WORD", ")", ",", "<NUM_LIT>", "-", "fixed", ","], "ground_truth": ["UNITS_PER_WORD", "*", "(", "<NUM_LIT>", "-", "fixed", ")", ")", ";"], "File": "m88k", "Func": "m88k_builtin_saveregs", "Target": "m88k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1108, "Length": 172, "Cover_Rate": 0.9502762430939227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering"], "ground_truth": ["(", ")", ";"], "File": "SystemZTargetMachine", "Func": "getTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1109, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "arg", ",", "gen_rtx_MEM", "(", "word_mode"], "ground_truth": [",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ")", ";"], "File": "i3864", "Func": "gen_pop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1110, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "EmitKernelCodeObjectMetadata", "(", "const", "Function", "&", "Func", ",", "const", "amd_kernel_code_t", "&", "KernelCode", ")", "{", "CodeObjectMetadataStreamer", ".", "emitKernel", "(", "Func", ","], "ground_truth": ["KernelCode", ")", ";"], "File": "AMDGPUTargetStreamer21", "Func": "EmitKernelCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1111, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "!=", "MemSizeInBits", ")", "return", "Size", "<=", "<NUM_LIT>", "&&", "Ty", ".", "isVector", "(", ")", ";", "if", "(", "loadStoreBitcastWorkaround", "(", "Ty", ")", "&&", "isRegisterType", "(", "Ty", ")", ")", "return", "true", ";", "return", "Ty", ".", "isVector", "(", ")", "&&", "(", "!", "MemTy", ".", "isVector", "(", ")", "||", "MemTy", "==", "Ty", ")", "&&"], "ground_truth": ["(", "Size", "<=", "<NUM_LIT>", "||", "isRegisterSize", "(", "Size", ")", ")", "&&", "!", "isRegisterVectorElementType", "(", "Ty", ".", "getElementType", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "shouldBitcastLoadStoreType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1112, "Length": 73, "Cover_Rate": 0.6517857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastb512_gpr_mask", "(", "__A", ",", "("], "ground_truth": ["__v64qi", ")", "_mm512_setzero_qi", "(", ")", ",", "__M", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_set1_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1113, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TT", ")", "{", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "nullptr", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "ByteAlignment", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true"], "ground_truth": [";"], "File": "HexagonMCAsmInfo13", "Func": "HexagonMCAsmInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1114, "Length": 56, "Cover_Rate": 0.835820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1115, "Length": 270, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "F", "(", "rtx", "x", ")"], "ground_truth": ["{"], "File": "rl78", "Func": "F", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1116, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "Type", "=", "A_SD", "->", "isExternal", "(", ")", "?", "(", "unsigned", ")", "MachO", "::", "GENERIC_RELOC_SECTDIFF", ":", "(", "unsigned", ")", "MachO", "::", "GENERIC_RELOC_LOCAL_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "GENERIC_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "GENERIC_RELOC_LOCAL_SECTDIFF", ")", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "format", "(", "<STR_LIT>", ",", "FixupOffset", ")", ".", "print", "(", "Buffer", ",", "sizeof", "(", "Buffer", ")", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", "+", "Buffer", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "GENERIC_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "else", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "{", "FixedValue", "=", "OriginalFixedValue", ";", "return", "false", ";", "}", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value"], "ground_truth": [";"], "File": "X86MachObjectWriter11", "Func": "RecordScatteredRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1117, "Length": 282, "Cover_Rate": 0.5540275049115914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Lo", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "In", ")", ";", "InVT", "=", "ExtVT", ";", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "InVT", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerTruncateVecI1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1118, "Length": 176, "Cover_Rate": 0.31597845601436264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "canFlattenType", "(", "VT", ")", ")", "{", "if", "(", "typeDefs", ".", "find", "(", "VT", ")", "==", "typeDefs", ".", "end", "(", ")", ")", "typeDefs", "[", "VT", "]", "=", "nullptr", ";", "typeValues", "[", "VT", "]", ".", "push_back", "(", "V"], "ground_truth": [")", ";"], "File": "JVMCompositeHandler", "Func": "visitValue", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1119, "Length": 40, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "RegisterVT", ";", "unsigned", "NumRegisters", ";", "std", "::", "tie", "(", "RegisterVT", ",", "NumRegisters", ")", "=", "handleMaskRegisterForCallingConv", "(", "NumElts", ",", "CC", ",", "Subtarget", ")", ";", "if", "(", "RegisterVT", "!=", "<STR_LIT>", ")", "return", "RegisterVT", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasX87", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context"], "ground_truth": [",", "CC", ",", "VT", ")", ";"], "File": "X86ISelLowering100", "Func": "getRegisterTypeForCallingConv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1120, "Length": 90, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "naked_p", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "riscv", "Func": "riscv_function_ok_for_sibcall", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1121, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReadOnlySection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "StaticCtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "StaticDtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "LSDASection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "EHFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfAbbrevSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfInfoSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfPubTypesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfDebugInlineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfStrSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLocSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ","], "ground_truth": ["SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "NVPTXTargetObjectFile22", "Func": "Initialize", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1122, "Length": 208, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "rd", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "DecodeIntRegRegisterClass", "(", "MI", ",", "rd", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "rs", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "DecodeIntRegRegisterClass", "(", "MI", ",", "rs", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "signed", "int", "offset", "=", "("], "ground_truth": ["insn", "&", "<NUM_LIT>", ")", ";"], "File": "VideocoreDisassembler", "Func": "DecodeMem_5_12", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1123, "Length": 76, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "float", "__fabsf", "(", "float", "x", ")", "{", "float", "r", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "("], "ground_truth": ["x", ")", ")", ";"], "File": "ppu", "Func": "intrinsics___fabsf", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1124, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "<STR_LIT>", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "J2MCTargetDesc", "Func": "selectJ2CPU", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1125, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "MFI", ".", "getStackID", "(", "I", ")", "==", "TargetStackID", "::", "ScalableVector", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "RISCVFrameLowering13", "Func": "hasRVVFrameObject", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1126, "Length": 52, "Cover_Rate": 0.8253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "R", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "("], "ground_truth": ["R", ",", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "SelectV2Q", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1127, "Length": 46, "Cover_Rate": 0.3087248322147651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "MaybeAlign", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "{", "if", "(", "auto", "*", "SI", "=", "dyn_cast_or_null", "<", "StoreInst", ">", "(", "I", ")", ")", "{", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "SI", "->", "getPointerOperand", "(", ")", ")", ")", "{", "if", "(", "!", "all_of", "(", "GEP", "->", "indices", "(", ")", ",", "[", "]", "(", "Value", "*", "V", ")", "{", "return", "isa", "<", "Constant", ">", "(", "V", ")", ";", "}", ")", ")", "return", "TTI", "::", "TCC_Basic", "*", "<NUM_LIT>", ";", "}", "}", "return", "TTI", "::", "TCC_Basic", ";", "}", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ",", "true", ")", "==", "<STR_LIT>", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "if", "(", "auto", "*", "VTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Src", ")", ")", "{", "const", "unsigned", "NumElem", "=", "VTy", "->", "getNumElements", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "InstructionCost", "Cost", "=", "<NUM_LIT>", ";", "unsigned", "NumElemDone", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "NumElemLeft", "=", "NumElem", ",", "Factor", ";", "Factor", "=", "PowerOf2Floor", "(", "NumElemLeft", ")", ",", "NumElemLeft", ">", "<NUM_LIT>", ";", "NumElemLeft", "-=", "Factor", ")", "{", "Type", "*", "SubTy", "=", "FixedVectorType", "::", "get", "(", "VTy", "->", "getScalarType", "(", ")", ",", "Factor", ")", ";", "unsigned", "SubTyBytes", "=", "SubTy", "->", "getPrimitiveSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Cost", "+=", "getMemoryOpCost", "(", "Opcode", ",", "SubTy", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LST", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SubTy", ")", ";", "if", "(", "!", "LST", ".", "second", ".", "isVector", "(", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getBitsSet", "(", "NumElem", ",", "NumElemDone", ",", "NumElemDone", "+", "Factor", ")", ";", "Cost", "+=", "getScalarizationOverhead", "(", "VTy", ",", "DemandedElts", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "}", "NumElemDone", "+=", "Factor", ";", "Alignment", "=", "commonAlignment", "(", "Alignment", ".", "valueOrOne", "(", ")", ",", "SubTyBytes", ")", ";", "}", "assert", "(", "NumElemDone", "==", "NumElem", "&&", "<STR_LIT>", ")", ";", "return", "Cost", ";", "}", "}", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "InstructionCost", "Cost", "=", "LT", ".", "first", "*", "<NUM_LIT>", ";", "if", "(", "LT", ".", "second", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", "&&", "ST", "->", "isUnalignedMem32Slow", "(", ")", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost"], "ground_truth": [";"], "File": "X86TargetTransformInfo77", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1128, "Length": 434, "Cover_Rate": 0.9931350114416476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "expandLoadImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "return", "expandLoadAddressImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "return", "expandLoadAddressReg", "(", "Inst", ",", "IDLoc"], "ground_truth": [",", "Instructions", ")", ";"], "File": "MipsAsmParser38", "Func": "expandInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1129, "Length": 55, "Cover_Rate": 0.6626506024096386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName"], "ground_truth": ["(", ")", "const", "override", "{"], "File": "NVPTXPeephole11", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1130, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u32_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1131, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "b", ")"], "ground_truth": [")", ";"], "File": "disassembler", "Func": "sub_p1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1132, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Buffer", ".", "end", "(", ")"], "ground_truth": [";"], "File": "M68kDisassembler", "Func": "end", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1133, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "arg_words", "+=", "(", "(", "int_size_in_bytes", "(", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode"], "ground_truth": [":"], "File": "microblaze5", "Func": "microblaze_function_arg_advance", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1134, "Length": 107, "Cover_Rate": 0.43673469387755104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "err", ";", "raw_fd_ostream", "f", "(", "s", ".", "str", "(", ")", ".", "c_str", "(", ")", ",", "err", ")", ";", "WriteGraph", "(", "f", ",", "*", "this", ")", ";", "f", ".", "close"], "ground_truth": ["(", ")", ";"], "File": "PatmosFunctionSplitter", "Func": "write", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1135, "Length": 35, "Cover_Rate": 0.49295774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getAllOnesMask", "(", "MVT", "VecVT", ",", "SDValue", "VL", ","], "ground_truth": ["SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{"], "File": "RISCVISelLowering33", "Func": "getAllOnesMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1136, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", "Out", "=", "In", ";", "return", "true", ";", "case", "MCDisassembler", "::", "Fail", ":", "Out", "="], "ground_truth": ["In", ";"], "File": "ARMDisassembler13", "Func": "Check", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1137, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LocalSData", "&&", "GVA", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ExternSData", "&&", "(", "(", "GVA", "->", "hasExternalLinkage", "(", ")", "&&", "GVA", "->", "isDeclaration", "(", ")", ")", "||", "GVA", "->"], "ground_truth": ["hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsTargetObjectFile10", "Func": "IsGlobalInSmallSectionImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1138, "Length": 44, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "rr", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "rd", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "rr", ",", "Address", ",", "Decoder", ")"], "ground_truth": ["==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "MCS51Disassembler", "Func": "decodeFMUL2RdRr", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1139, "Length": 58, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "d", "=", "const_double_from_real_value", "(", "dconst", ",", "mode", ")", ";", "reg", "=", "force_reg", "(", "mode", ",", "d", ")", ";", "}", "else", "if", "(", "mode", "==", "V4SFmode", ")", "{", "rtx", "d", "=", "const_double_from_real_value", "(", "dconst", ",", "SFmode", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "d", ",", "d", ",", "d", ",", "d", ")", ";", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rs6000_expand_vector_init", "(", "reg", ",", "gen_rtx_PARALLEL", "(", "mode", ",", "v", ")", ")", ";", "}", "else", "if", "(", "mode", "==", "V2DFmode", ")", "{", "rtx", "d", "=", "const_double_from_real_value", "(", "dconst", ",", "DFmode", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>"], "ground_truth": [",", "d", ",", "d", ")", ";"], "File": "rs6000", "Func": "rs6000_load_constant_and_splat", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1140, "Length": 104, "Cover_Rate": 0.6582278481012658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "DestBB", "=", "getDestBlock", "(", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "getLastNonDebugInstr", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBlockInRange", "(", "MI", ",", "NewDest", ",", "getBranchDisplacementBits", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "unsigned", "OpNum", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "invertBccCondition", "(", "MI", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "AnalyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "replaceSuccessor", "(", "FBB", ",", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "FBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI"], "ground_truth": ["->", "getOpcode", "(", ")", ")", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64BranchRelaxation7", "Func": "fixupConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1141, "Length": 415, "Cover_Rate": 0.6682769726247987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "*", "I", ")", ")", "return", "*", "I", ";", "}", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIRegisterInfo83", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1142, "Length": 65, "Cover_Rate": 0.9558823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ReplaceInstruction", "(", "MCCodeEmitter", "&", "E", ",", "MCRelaxableFragment", "&", "RF", ",", "MCInst", "&", "HMB", ")", "const", "{", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "raw_svector_ostream", "VecOS", "(", "Code", ")", ";", "E", ".", "encodeInstruction", "(", "HMB", ",", "VecOS", ",", "Fixups", ",", "*", "RF", "."], "ground_truth": ["getSubtargetInfo", "(", ")", ")", ";"], "File": "HexagonAsmBackend12", "Func": "ReplaceInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1143, "Length": 55, "Cover_Rate": 0.6962025316455697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_VECTORS", ")", ")", "return", "false", ";", "if", "(", "d", "->", "vmode", "!=", "V8QImode", ")", "return", "false", ";", "if", "(", "!", "d", "->", "one_vector_p", ")", "return", "false", ";", "elt", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "elt", ")", "return", "false", ";", "if", "(", "d", "->"], "ground_truth": ["testing_p", ")", "return", "true", ";"], "File": "mips4", "Func": "mips_expand_vpc_loongson_bcast", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1144, "Length": 78, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitTESTNM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1145, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "getVGPRSpillLaneOrTempRegister", "(", "MachineFunction", "&", "MF", ",", "LivePhysRegs", "&", "LiveRegs", ",", "Register", "&", "TempSGPR", ",", "Optional", "<", "int", ">", "&", "FrameIndex", ",", "bool", "IsFP", ")", "{", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "<NUM_LIT>", ")", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ","], "ground_truth": ["NewFI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIFrameLowering", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1146, "Length": 127, "Cover_Rate": 0.327319587628866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vadd_u32", "(", "uint32x2_t", "__a"], "ground_truth": [",", "uint32x2_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vadd_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1147, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "{", "const", "MCOperand", "&", "MCOp", "=", "Inst", ".", "getOperand", "(", "OpNo", ")", ";", "MCFixupKind", "Kind", "=", "static_cast", "<"], "ground_truth": ["MCFixupKind", ">", "(", "<STR_LIT>", ")", ";"], "File": "MMIXMCCodeEmitter", "Func": "getBranchTargetOpValue", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1148, "Length": 50, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "A64FX", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "AppleA7", ":", "case", "AppleA10", ":", "case", "AppleA11", ":", "case", "AppleA12", ":", "case", "AppleA13", ":", "case", "AppleA14", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64Subtarget38", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1149, "Length": 144, "Cover_Rate": 0.35121951219512193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndmq_m_f32", "(", "float32x4_t", "__inactive", ",", "float32x4_t", "__a", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vrndmq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1150, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>RegNumbering", "("], "ground_truth": [")", ";"], "File": "WebAssemblyRegNumbering (2)", "Func": "createWebAssemblyRegNumbering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1151, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rid_int128", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_INT_N_ENTS", ";", "i", "++", ")", "if", "(", "int_n_enabled_p", "[", "i", "]", "&&", "int_n_data"], "ground_truth": ["[", "i", "]", ".", "bitsize", "==", "<NUM_LIT>", ")", "return", "RID_INT_N_0", "+", "i", ";"], "File": "powerpcspe-c", "Func": "rid_int128", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1152, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "loc", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", "=", "<NUM_LIT>", ";", "int", "ub", "=", "valsize", "<=", "UNITS_PER_WORD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ub", ";", "i", "++", ")", "{", "loc", "[", "i", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", "+", "i", ")", ",", "GEN_INT", "(", "offset", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(", "ub", ",", "loc", ")", ")", ";", "}", "else", "if", "(", "valsize", ">", "UNITS_PER_WORD", ")", "{", "rtx", "loc", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "loc", ")", ")", ";", "}", "}", "if", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "GET_MODE_BITSIZE", "(", "TYPE_MODE", "(", "valtype", ")", ")", "<", "BITS_PER_WORD", ")", "||", "POINTER_TYPE_P", "(", "valtype", ")", ")", "valmode", "=", "word_mode", ";", "else", "valmode", "=", "TYPE_MODE", "("], "ground_truth": ["valtype", ")", ";"], "File": "pa", "Func": "pa_function_value", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1153, "Length": 157, "Cover_Rate": 0.5688405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLD8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "+", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Register", ")", ")", ";"], "File": "AVRDisassembler (2)", "Func": "DecodeLD8RegisterClass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1154, "Length": 53, "Cover_Rate": 0.8983050847457628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresFrameIndexReplacementScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", "&&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasScalarStores", "(", ")"], "ground_truth": ["&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "hasSpilledSGPRs", "(", ")", ";"], "File": "SIRegisterInfo101", "Func": "requiresFrameIndexReplacementScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1155, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "*", "ptr", ")", "==", "REG", ")", "{", "int", "regno", "=", "REGNO", "(", "*", "ptr", ")", ";", "HARD_REG_SET", "*", "p_regs", "=", "(", "HARD_REG_SET", "*", ")", "data", ";", "if", "(", "regno", "<", "FIRST_PSEUDO_REGISTER", ")", "{", "int", "reg_max", "=", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "GET_MODE", "(", "*", "ptr", ")", ")", ";", "while", "(", "regno", "<", "reg_max", ")", "{", "CLEAR_HARD_REG_BIT", "(", "*", "p_regs", ",", "regno", ")", ";", "regno", "++"], "ground_truth": [";"], "File": "frv2", "Func": "frv_clear_registers_used", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1156, "Length": 71, "Cover_Rate": 0.7802197802197802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getFixupKindLog2Size", "(", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_PCRel_1", ":", "case", "FK_SecRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_SecRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["FK_SecRel_4", ":"], "File": "X86AsmBackend (2)", "Func": "getFixupKindLog2Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1157, "Length": 71, "Cover_Rate": 0.6454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZvfh", "(", ")", "const", "{", "return"], "ground_truth": ["HasStdExtZvfh", ";"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZvfh", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1158, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "nextIndex", "!=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "||", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "inputLaneType", "=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "switch", "(", "inputLaneType", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "widenType", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "numElem", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "widenType", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "numElem", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "widenType", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "numElem", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineBUILD_VECTORToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1159, "Length": 193, "Cover_Rate": 0.32220367278797996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "frame_index", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "offs", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "frame_index", ")", ";", "const", "TargetInstrDesc", "tid", "=", "MI", ".", "getDesc", "(", ")", ";", "access_alignment", "=", "(", "tid", ".", "TSFlags", "&", "<STR_LIT>", ")", ">>", "<STR_LIT>", ";", "if", "(", "!", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "check_sconst_fits", "(", "offs", ",", "<NUM_LIT>", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToImmediate", "(", "offs", ")", ";", "return", ";", "}", "access_alignment", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<ISA_LIT>InstrInfo", "::", "check_uconst_fits", "(", "abs", "(", "offs", ")", ",", "<NUM_LIT>", "+", "access_alignment", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToImmediate", "(", "offs", ">>", "access_alignment", ")", ";", "return", ";", "}", "if", "(", "offs", "&", "(", "(", "<NUM_LIT>", "<<", "access_alignment", ")", "-", "<NUM_LIT>", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "offs", ">>=", "access_alignment", ";", "const", "TargetRegisterClass", "*", "c", ";", "if", "(", "tid", ".", "TSFlags", "&", "<STR_LIT>", ")", "c", "=", "<STR_LIT>", ";", "else", "c", "=", "<STR_LIT>", ";", "reg", "=", "r", "->", "FindUnusedReg", "(", "c", ")", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "reg", "=", "r", "->", "scavengeRegister", "(", "c", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "side_a", "=", "(", "c", "==", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "check_sconst_fits", "(", "offs", ",", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "side_a", "?", "mvk_1", ":", "mvk_2", ")", ")", ".", "addReg", "(", "reg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "offs", ")", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "}", "else", "{", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "side_a", "?", "mvkl_1", ":", "mvkl_2", ")", ")", ".", "addReg", "(", "reg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "offs", ")", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "<ISA_LIT>InstrInfo", "::", "addFormOp", "(", "<ISA_LIT>InstrInfo", "::", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "side_a", "?", "mvkh_1", ":", "mvkh_2", ")", ")", ".", "addReg", "(", "reg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "offs", ")", ".", "addReg", "(", "reg", ")", ")", ",", "<STR_LIT>", ",", "false", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "reg"], "ground_truth": [",", "false", ",", "false", ",", "true", ")", ";"], "File": "TMS320C64XRegisterInfo", "Func": "eliminateFrameIndex", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1160, "Length": 428, "Cover_Rate": 0.7896678966789668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1_lanev8bf", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon1_vst1q_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1161, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "I"], "ground_truth": [",", "MulOp0", ",", "MulOp1", ")", ";"], "File": "ARMParallelDSP17", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1162, "Length": 120, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EmitFPOData", ")", "{", "<ISA_LIT>TargetStreamer", "*", "XTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "XTS", "->", "emitFPOPushReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "XTS", "->", "emitFPOStackAlloc", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "XTS", "->", "emitFPOSetFrame", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "XTS", "->", "emitFPOEndPrologue", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "OutStreamer", "->", "EmitWinCFIPushReg", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OutStreamer", "->", "EmitWinCFISaveReg", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OutStreamer", "->", "EmitWinCFISaveXMM", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OutStreamer", "->", "EmitWinCFIAllocStack", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OutStreamer", "->", "EmitWinCFISetFrame", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86MCInstLower", "Func": "EmitSEHInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1163, "Length": 320, "Cover_Rate": 0.7289293849658315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "EmitAlignment", "(", "std", "::", "max", "(", "MF", "->", "getAlignment", "(", ")", ",", "MIPS_NACL_BUNDLE_ALIGN", ")", ")", ";", "if", "(", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "{", "TS", ".", "emitDirectiveSetMicro<ISA_LIT>", "("], "ground_truth": [")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1164, "Length": 54, "Cover_Rate": 0.4778761061946903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMove", "=", "false", ";", "unsigned", "TSFlags", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ">>", "<STR_LIT>", ";", "isMove", "=", "(", "TSFlags", "==", "<NUM_LIT>", ")", ";", "if", "(", "isMove", ")", "{", "MachineOperand", "dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "dest", ".", "isReg", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "NVPTXInstrInfo", "Func": "isMoveInstr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1165, "Length": 66, "Cover_Rate": 0.528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "litmsk", "==", "<NUM_LIT>", ")", "result", "=", "vec_xxpermdi", "(", "__B", ",", "__A", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "litmsk", "==", "<NUM_LIT>", ")", "result", "=", "vec_xxpermdi", "(", "__B", ",", "__A", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "litmsk", "==", "<NUM_LIT>", ")", "result", "=", "vec_xxpermdi", "(", "__A", ",", "__B"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "emmintrin", "Func": "_mm_shuffle_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1166, "Length": 54, "Cover_Rate": 0.38848920863309355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstPrinter", "::", "isV9", "(", ")"], "ground_truth": ["const", "{"], "File": "SparcInstPrinter14", "Func": "isV9", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1167, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "alignTo", "(", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes"], "ground_truth": [";", "++", "i", ")", "{"], "File": "MSP430AsmBackend", "Func": "applyFixup", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1168, "Length": 57, "Cover_Rate": 0.35625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "FirstNonZero", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Elt", ";", "unsigned", "EltMaskIdx", ",", "EltIdx", ";", "int", "Mask", "[", "<NUM_LIT>", "]", ";", "for", "(", "EltIdx", "=", "<NUM_LIT>", ";", "EltIdx", "<", "<NUM_LIT>", ";", "++", "EltIdx", ")", "{", "if", "(", "Zeroable", "[", "EltIdx", "]", ")", "{", "Mask", "[", "EltIdx", "]", "=", "EltIdx", "+", "<NUM_LIT>", ";", "continue", ";", "}", "Elt", "=", "Op", "->", "getOperand", "(", "EltIdx", ")", ";", "EltMaskIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V1", "||", "EltMaskIdx", "!=", "EltIdx", ")", "break", ";", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "VT", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "VT", ",", "V1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "V1", ")", ",", "V1", ",", "VZero", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elt", "==", "FirstNonZero", "&&", "EltIdx", "==", "FirstNonZeroIdx", ")", "V1", "=", "SDValue", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "EltIdx", "+", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "CanFold", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Current", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "SDValue", "SrcVector", "=", "Current", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "V1", ".", "getNode", "(", ")", ")", "V1", "=", "SrcVector", ";", "CanFold", "=", "SrcVector", "==", "V1", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Current", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "i", ";", "}", "if", "(", "!", "CanFold", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1169, "Length": 349, "Cover_Rate": 0.4503225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StoreSize", "<=", "<NUM_LIT>", ")", "return", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "<NUM_LIT>", ")", ";", "return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "<STR_LIT>", ",", "StoreSize"], "ground_truth": ["/", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "getEquivalentLoadRegType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1170, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_srl_epi16", "(", "__m128i", "__W", ","], "ground_truth": ["__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_srl_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1171, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InterlEarlyExit", ".", "find", "(", "Subtarget", ")", "!=", "InterlEarlyExit", ".", "end", "(", ")", ")", "return", "InterlEarlyExit", "[", "Subtarget", "]", ";", "for", "(", "auto", "&", "I", ":", "IRT", ")", "{", "OriginalMCID", "=", "&", "TII", "->", "get", "(", "I", ".", "OrigOpc", ")", ";", "for", "(", "auto", "&", "Repl", ":", "I", ".", "ReplOpc", ")", "ReplInstrMCID", ".", "push_back", "(", "&", "TII", "->", "get", "(", "Repl", ")", ")", ";", "if", "(", "shouldReplaceInst", "(", "MF", ",", "OriginalMCID", ",", "ReplInstrMCID", ")", ")", "{", "InterlEarlyExit", "[", "Subtarget", "]", "=", "false", ";", "return", "false", ";", "}", "ReplInstrMCID", ".", "clear", "(", ")", ";", "}", "InterlEarlyExit", "[", "Subtarget", "]", "=", "true", ";", "break", ";", "}", "return", "true"], "ground_truth": [";"], "File": "AArch64SIMDInstrOpt8", "Func": "shouldExitEarly", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1172, "Length": 108, "Cover_Rate": 0.4778761061946903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "handleByValParam", "(", "&", "Arg", ")", ";", "else", "if", "(", "TM", "&&", "TM", "->", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "markPointerAsGlobal", "(", "&", "Arg", ")", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "NVPTXLowerArgs16", "Func": "runOnKernelFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1173, "Length": 64, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "OrOpd1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ",", "std", "::", "swap", "(", "OrOpd0", ",", "OrOpd1", ")", ",", "OrOpd1Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "BFXOpc", ";", "int", "DstLSB", ",", "Width", ";", "if", "(", "isBitfieldExtractOp", "(", "CurDAG", ",", "OrOpd0", ",", "BFXOpc", ",", "Src", ",", "ImmR", ",", "ImmS", ",", "NumberOfIgnoredLowBits", ",", "true", ")", ")", "{", "if", "(", "(", "BFXOpc", "!=", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "BFXOpc", "!=", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", ")", "continue", ";", "DstLSB", "=", "<NUM_LIT>", ";", "Width", "=", "ImmS", "-", "ImmR", "+", "<NUM_LIT>", ";", "if", "(", "Width", "<=", "<NUM_LIT>", ")", "continue", ";", "}", "else", "if", "(", "isBitfieldPositioningOp", "(", "CurDAG", ",", "SDValue", "(", "OrOpd0", ",", "<NUM_LIT>", ")", ",", "Src", ",", "DstLSB", ",", "Width", ")", ")", "{", "ImmR", "=", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DstLSB", ")", "%", "VT", ".", "getSizeInBits", "(", ")", ";", "ImmS", "=", "Width", "-", "<NUM_LIT>", ";", "}", "else", "continue", ";", "EVT", "VT", "=", "OrOpd1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "CurDAG", "->", "computeKnownBits", "(", "OrOpd1Val", ",", "KnownZero", ",", "KnownOne", ")", ";", "APInt", "BitsToBeInserted", "=", "APInt", "::", "getBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "DstLSB", ",", "DstLSB", "+", "Width", ")", ";", "if", "(", "(", "BitsToBeInserted", "&", "~", "KnownZero", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "uint64_t", "Imm", ";", "if", "(", "isOpcWithIntImmediate", "(", "OrOpd1", ",", "<STR_LIT>", ",", "Imm", ")", "&&", "isBitfieldDstMask", "(", "Imm", ",", "BitsToBeInserted", ",", "NumberOfIgnoredHighBits", ",", "VT", ")", ")", "Dst", "=", "OrOpd1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "Dst", "="], "ground_truth": ["OrOpd1Val", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "isBitfieldInsertOpFromOr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1174, "Length": 286, "Cover_Rate": 0.6258205689277899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", ";", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_SYMBOL_STUBS", "|", "MachO", "::", "S_ATTR_SELF_MODIFYING_CODE", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "const", "auto", "&", "Stub", ":", "Stubs", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stub", ".", "first", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "Stub", ".", "second", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "const", "char", "HltInsts", "[", "]", "=", "<STR_LIT>", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "HltInsts", ",", "<NUM_LIT>", ")", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty"], "ground_truth": ["(", ")", ")", "{"], "File": "X86AsmPrinter30", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1175, "Length": 254, "Cover_Rate": 0.426890756302521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "MI", ",", "Err", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Err", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "++", "I", ";", "while", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "MCObjectStreamer", "&", "ObjStreamer", "=", "(", "MCObjectStreamer", "&", ")", "OutStreamer", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "EncodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "CodeStream", ".", "flush", "("], "ground_truth": [")", ";"], "File": "AMDGPUMCInstLower42", "Func": "EmitInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1176, "Length": 277, "Cover_Rate": 0.6533018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfcmaddcph128_maskz", "(", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__v8hf", ")"], "ground_truth": ["__D", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_fcmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1177, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rs6000_output_symbol_ref", "(", "FILE", ",", "SYM", ")", "{", "char", "*", "buffer", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "NAME", ")", "+", "<NUM_LIT>", ")", ";", "\\", "char", "*", "p", ";", "\\", "int", "dollar_inside", "=", "<NUM_LIT>", ";", "\\", "strcpy", "(", "buffer", ",", "NAME", ")", ";", "\\", "p", "=", "strchr", "(", "buffer", ",", "'$'", ")", ";", "\\", "while", "(", "p", ")", "{", "\\", "*", "p", "=", "'_'", ";", "\\", "dollar_inside", "++", ";", "\\", "p", "=", "strchr", "(", "p", "+", "<NUM_LIT>", ",", "'$'", ")", ";", "\\", "}", "\\", "if", "(", "dollar_inside", ")", "{", "\\", "fputs", "(", "<STR_LIT>", ",", "FILE", ")", ";", "\\", "RS6000_OUTPUT_BASENAME", "(", "FILE", ","], "ground_truth": ["buffer", ")", ";", "\\", "putc", "(", "'\\n'", ",", "FILE", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ",", "buffer", ",", "NAME", ")", ";", "\\", "}", "\\", "}"], "File": "xcoff", "Func": "rs6000_output_symbol_ref", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1178, "Length": 130, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Result", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "GlobalBase", "=", "getOpcodeDef", "(", "G_GLOBAL_VALUE", ",", "Base", ",", "MRI", ")", ";", "auto", "ConstOffset", "=", "getIConstantVRegValWithLookThrough", "(", "Offset", ",", "MRI", ")", ";", "if", "(", "GlobalBase", "&&", "ConstOffset", ")", "{", "const", "MachineOperand", "&", "Op", "=", "GlobalBase", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Builder", ".", "buildInstr", "(", "G_GLOBAL_VALUE", ")", ".", "addDef", "(", "Result", ")", ".", "addGlobalAddress", "(", "Op", ".", "getGlobal", "(", ")", ",", "Op", ".", "getOffset", "(", ")", "+", "ConstOffset", "->", "Value", ".", "getSExtValue", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "PtrVal", "=", "Builder", ".", "buildPtrToInt", "(", "S16", ",", "Base", ")", ";", "auto", "Sum", "=", "Builder", ".", "buildAdd", "(", "S16", ",", "PtrVal", ",", "Offset", ")", ";", "Builder", ".", "buildIntToPtr", "(", "Result", ",", "Sum", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MOSLegalizerInfo", "Func": "legalizePtrAdd", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1179, "Length": 183, "Cover_Rate": 0.8672985781990521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "cpu0", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "cpu0el", ",", "true", ">", "Y", "(", "getThe<ISA_LIT>elTarget", "(", ")", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "Cpu0TargetInfo", "Func": "LLVMInitializeCpu0TargetInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1180, "Length": 42, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ","], "ground_truth": ["SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "SystemZInstrInfo25", "Func": "copyPhysReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1181, "Length": 82, "Cover_Rate": 0.44808743169398907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "VEInstrInfo", "Func": "parseCondBranch", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1182, "Length": 45, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "CCI", "=", "IRB", "->", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "Args", "}", ")", ";", "Worklist", ".", "push", "(", "CCI", ")", ";", "I", "->", "replaceUsesOfWith", "(", "Op", ",", "CCI", ")", ";", "KeepInst", "=", "true", ";", "AggrConsts", "[", "CCI", "]", "=", "AggrC", ";", "}", ";", "if", "(", "auto", "*", "AggrC", "=", "dyn_cast", "<", "ConstantAggregate", ">", "(", "Op", ")", ")", "{", "SmallVector", "<", "Value", "*", ">", "Args", "(", "AggrC", "->", "op_begin", "(", ")", ",", "AggrC", "->", "op_end", "(", ")", ")", ";", "BuildCompositeIntrinsic", "(", "AggrC", ",", "Args", ")", ";", "}", "else", "if", "(", "auto", "*", "AggrC", "=", "dyn_cast", "<", "ConstantDataArray", ">", "(", "Op", ")", ")", "{", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "AggrC", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "Args", ".", "push_back", "(", "AggrC", "->", "getElementAsConstant", "(", "i", ")", ")", ";", "BuildCompositeIntrinsic", "(", "AggrC", ",", "Args", ")", ";", "}", "else", "if", "(", "isa", "<", "ConstantAggregateZero", ">", "(", "Op", ")", "&&", "!", "Op", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "auto", "*", "AggrC", "=", "cast", "<", "ConstantAggregateZero", ">", "(", "Op", ")", ";", "SmallVector", "<", "Value", "*", ">", "Args", "(", "AggrC", "->", "op_begin", "(", ")", ",", "AggrC", "->", "op_end", "("], "ground_truth": [")", ")", ";"], "File": "SPIRVEmitIntrinsics", "Func": "preprocessCompositeConstants", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1183, "Length": 206, "Cover_Rate": 0.5936599423631124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "unsigned", "size", "=", "<NUM_LIT>", ";", "switch", "(", "T", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "DL", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "T", ",", "MMO", ")", ";", "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "DAG", ".", "getCopyFromReg", "(", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Success", "=", "getSETCC", "(", "<STR_LIT>", ",", "EFLAGS", ",", "DL", ",", "DAG", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "cpOut", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Success", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1184, "Length": 340, "Cover_Rate": 0.8564231738035264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameIndex", "=", "off"], "ground_truth": [";"], "File": "ARCMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1185, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printSymbolLSA", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned"], "ground_truth": ["OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "File": "SPUAsmPrinter", "Func": "printSymbolLSA", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1186, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "<STR_LIT>", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "RetOps", "[", "<NUM_LIT>", "]"], "ground_truth": ["=", "Chain", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1187, "Length": 270, "Cover_Rate": 0.5590062111801242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Branch", "=", "&", "(", "*", "TI", ")", ";", "MachineFunction", "*", "MF", "=", "IfEntry", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "IfEntry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "<ISA_LIT>IF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "<ISA_LIT>END", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "IfEntry", "->", "erase", "("], "ground_truth": ["TI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "convertNonUniformIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1188, "Length": 132, "Cover_Rate": 0.6439024390243903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "S", ".", "isValid", "(", ")", ")", "{", "LV", ".", "set", "(", "I", ".", "PhysReg", ")", ";", "continue", ";", "}", "do", "{", "LaneBitmask", "M", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "S", ".", "getSubRegIndex", "(", ")", ")", ";", "if", "(", "(", "M", "&", "I", ".", "LaneMask", ")", ".", "any", "(", ")", ")", "LV", ".", "set", "(", "S", ".", "getSubReg", "(", ")", ")", ";", "++", "S", ";", "}", "while", "(", "S", ".", "isValid", "(", ")", ")", ";", "}", "}", ";", "BitVector", "LiveIn", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ",", "Live", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "CopyLiveIns", "(", "B", ",", "LiveIn", ")", ";", "for", "(", "auto", "SI", ":", "B", "->", "successors", "(", ")", ")", "CopyLiveIns", "(", "SI", ",", "Live", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "rbegin", "(", ")", ",", "E", "=", "B", "->", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MI", "->", "clearKillInfo"], "ground_truth": ["(", ")", ";"], "File": "RDFLiveness10", "Func": "resetKills", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1189, "Length": 174, "Cover_Rate": 0.3799126637554585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "buildPCRelGlobalAddress", "(", "SelectionDAG", "&", "DAG", ",", "const", "GlobalValue", "*", "GV", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "Offset", ",", "EVT", "PtrVT", ",", "unsigned", "GAFlags", "=", "<ISA_LIT>InstrInfo", "::", "MO_NONE", ")", "{", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "Offset", "+", "<NUM_LIT>"], "ground_truth": [",", "GAFlags", "==", "<ISA_LIT>InstrInfo", "::", "MO_NONE", "?", "GAFlags", ":", "GAFlags", "+", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering (2)3", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1190, "Length": 82, "Cover_Rate": 0.780952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MappingID", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "Entry", ":", "Table", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "int", "OpIdx", "=", "RegSrcOpIdx", "[", "I", "]", ";", "Operands", "[", "OpIdx", "]", "=", "<STR_LIT>", "(", "Entry", ".", "RegBanks", "[", "I", "]", ",", "Sizes", "[", "I", "]", ")", ";", "}", "AltMappings", ".", "push_back", "(", "&", "getInstructionMapping", "(", "MappingID", "++", ",", "Entry", ".", "Cost", ",", "getOperandsMapping", "(", "Operands", ")", ",", "Operands", ".", "size", "(", ")", ")", ")", ";", "}", "return", "AltMappings"], "ground_truth": [";"], "File": "AMDGPURegisterBankInfo29", "Func": "addMappingFromTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1191, "Length": 90, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDFPPackedConversion", "(", ")", "const", "{", "return", "HasDFPPackedConversion"], "ground_truth": [";"], "File": "SystemZSubtarget", "Func": "hasDFPPackedConversion", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1192, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insertPass", "(", "&", "<ISA_LIT>LowerControlFlowID", ",", "&", "<ISA_LIT>FixWWMLivenessID", ",", "false", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", "("], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine92", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1193, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getOccupancyWithNumSGPRs", "(", "unsigned", "SGPRs", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "SGPRs", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "SGPRs", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "SGPRs", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "SGPRs", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "SGPRs", "<=", "<NUM_LIT>", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1194, "Length": 70, "Cover_Rate": 0.693069306930693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vfmaddpd256_maskz", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")"], "ground_truth": ["__B", ",", "-", "(", "__v4df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_maskz_fmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1195, "Length": 28, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op0", ".", "getValueType", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op0", ".", "getValueType", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "EVT", "OpVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "CallOptions", ".", "setTypeListBeforeSoften", "(", "OpVT", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "true", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "CallOptions", ",", "DL", ",", "Chain", ")", ";", "Results", ".", "push_back", "(", "Result", ")", ";", "if", "(", "IsStrict", ")", "Results", ".", "push_back", "(", "Chain", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RCW", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RCW", ",", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "RISCVISelLowering2", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1196, "Length": 257, "Cover_Rate": 0.35253772290809327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "block_move_call", "(", "rtx", "dest_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "if", "(", "GET_MODE", "(", "bytes_rtx", ")", "!=", "VOIDmode", "&&", "GET_MODE", "(", "bytes_rtx", ")", "!=", "Pmode", ")", "bytes_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "bytes_rtx", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "m32r_function_symbol", "(", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dest_reg", ",", "Pmode", ",", "src_reg", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ","], "ground_truth": ["bytes_rtx", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";"], "File": "m32r3", "Func": "block_move_call", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1197, "Length": 83, "Cover_Rate": 0.9880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_laneq_s32", "(", "int32x4_t", "__a", ",", "const", "int", "__lane1", ",", "int32x4_t", "__b", ",", "const", "int", "__lane2", ")", "{", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vcopyq_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1198, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "bytes", "==", "GET_MODE_SIZE", "(", "SImode", ")", ")", "return", "SImode", ";", "else", "if", "(", "bytes", "==", "GET_MODE_SIZE", "(", "HImode", ")", ")", "return", "HImode", ";", "else", "if", "(", "bytes", "==", "GET_MODE_SIZE", "(", "QImode", ")", ")", "return", "QImode", ";", "else", "if", "(", "bytes", "<", "GET_MODE_SIZE", "(", "SImode", ")", "&&", "offset", ">=", "GET_MODE_SIZE", "(", "SImode", ")", "-", "bytes", ")", "return", "SImode", ";", "else", "if", "(", "word_mode_ok", "&&", "bytes", "<", "UNITS_PER_WORD", "&&", "offset", ">=", "UNITS_PER_WORD", "-", "bytes", ")", "return", "word_mode", ";", "else", "if", "(", "word_mode_ok", "&&", "maxread", ">=", "UNITS_PER_WORD", ")", "return", "word_mode", ";", "else", "if", "(", "maxread", ">=", "GET_MODE_SIZE", "(", "SImode", ")", ")", "return", "SImode", ";", "else", "if", "(", "bytes", ">", "GET_MODE_SIZE", "(", "SImode", ")", ")", "return"], "ground_truth": ["SImode", ";"], "File": "powerpcspe", "Func": "select_block_compare_mode", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1199, "Length": 117, "Cover_Rate": 0.6647727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PLUS", ":", "{", "register", "rtx", "plus0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "register", "rtx", "plus1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus0", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "plus0", ")", "!=", "MULT", "||", "!", "CONST_INT_P", "(", "XEXP", "(", "plus0", ",", "<NUM_LIT>", ")", ")", "||", "(", "INTVAL", "(", "XEXP", "(", "plus0", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", "&&", "INTVAL", "(", "XEXP", "(", "plus0", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", ")", ")", "break", ";", "switch", "(", "GET_CODE", "(", "plus1", ")", ")", "{", "case", "CONST_INT", ":", "return", "(", "!", "RTX_OK_FOR_OFFSET_P", "(", "SImode", ",", "plus1", ")", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "speed", "?", "<NUM_LIT>", ":", "(", "satisfies_constraint_Rcq", "(", "plus0", ")", "&&", "satisfies_constraint_O", "(", "plus1", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "case", "REG"], "ground_truth": [":"], "File": "arc4", "Func": "arc_address_cost", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1200, "Length": 133, "Cover_Rate": 0.5037878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "CPUDirectives", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Directive", "=", "<STR_LIT>", ";", "for", "(", "const", "Function", "&", "F", ":", "M", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "unsigned", "FDir", "=", "STI", ".", "getDarwinDirective", "(", ")", ";", "Directive", "=", "Directive", ">", "FDir", "?", "FDir", ":", "STI", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "STI", ".", "hasMFOCRF", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasAltivec", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "}", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Directive", "<", "array_lengthof", "(", "CPUDirectives", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCAsmPrinter34", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1201, "Length": 176, "Cover_Rate": 0.48753462603878117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addSysCROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addSysCROperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1202, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sig", "=", "OS", ".", "str", "(", ")", ";", "erase_if", "(", "Sig", ",", "isSpace", ")", ";", "std", "::", "replace", "(", "Sig", ".", "begin", "(", ")", ",", "Sig", ".", "end", "(", ")", ",", "','"], "ground_truth": [",", "'.'", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj10", "Func": "getSignature", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1203, "Length": 36, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitREP_STOS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1204, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "<NUM_LIT>"], "ground_truth": ["&&", "Value", "<=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1205, "Length": 41, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "XtensaFrameLowering", "Func": "stackSlotSize", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1206, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "MSP430ISelLowering (2)", "Func": "LowerRETURNADDR", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1207, "Length": 76, "Cover_Rate": 0.3568075117370892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "WithPostInc", "=", "true", ";", "}", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "ImmOp", "=", "ParseImmediate", "(", ")", ";", "if", "(", "!", "ImmOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc"], "ground_truth": ["(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AAPAsmParser", "Func": "ParseMemSrc", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1208, "Length": 86, "Cover_Rate": 0.3173431734317343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "break", ";", "}", "unsigned", "NumOps", "=", "Desc", "->", "getNumOperands", "(", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Desc", "->", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "CurOp", "=", "<STR_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", "++", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "CurOp", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "<STR_LIT>", "+", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":", "{"], "File": "X86CodeEmitter17", "Func": "emitVEXOpcodePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1209, "Length": 384, "Cover_Rate": 0.3344947735191638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsVarArg", "=", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", ";", "DebugLoc", "DL", ";", "<STR_LIT>", "SpillGPRs", "=", "ZFI", "->", "getSpillGPRRegs", "(", ")", ";", "if", "(", "SpillGPRs", ".", "LowGPR", ")", "{", "assert", "(", "SpillGPRs", ".", "LowGPR", "!=", "SpillGPRs", ".", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "SpillGPRs", ".", "GPROffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "addSavedGPR", "("], "ground_truth": ["MBB", ",", "MIB", ",", "<STR_LIT>", "[", "I", "]", ",", "true", ")", ";"], "File": "SystemZFrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1210, "Length": 224, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_testn_epi8_mask", "(", "__m512i", "__A", ","], "ground_truth": ["__m512i", "__B", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_testn_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1211, "Length": 22, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64RegisterBankInfo1", "Func": "getRegBankFromRegClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1212, "Length": 57, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "Info", ".", "getFrameIdx", "(", ")", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "saveAreaOffset", ";", "if", "(", "HasFP", "&&", "(", "FramePtr", "==", "Reg", "||", "Reg", "==", "<STR_LIT>", ")", ")", "{", "TotalSkipped", "+=", "stackGrowth", ";", "continue", ";", "}", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "Offset", "-", "TotalSkipped", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")"], "ground_truth": [")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "File": "AArch64FrameLowering44", "Func": "emitCalleeSavedFrameMoves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1213, "Length": 98, "Cover_Rate": 0.34385964912280703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "MF", ",", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "FixUpImmediateBr", "(", "MF", ",", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "OptimizeThumb2Instructions", "(", "MF", ")", ";", "verify", "(", "MF", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1214, "Length": 217, "Cover_Rate": 0.44834710743801653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "INCOMING_RETURN_ADDR_REGNUM", ")", ")", ")", ";", "add_reg_note", "(", "insn", ","], "ground_truth": ["REG_CFA_WINDOW_SAVE", ",", "const0_rtx", ")", ";"], "File": "sparc4", "Func": "emit_window_save", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1215, "Length": 42, "Cover_Rate": 0.5060240963855421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vzip_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1216, "Length": 81, "Cover_Rate": 0.6532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PredI", "=", "(", "OpI", ">", "-", "<NUM_LIT>", ")", "?", "MII", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ",", "PredJ", "=", "(", "OpJ", ">", "-", "<NUM_LIT>", ")", "?", "MIJ", "->", "getOperand", "(", "OpJ", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "PredI", "!=", "PredJ", ")", "return", "false", ";", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SUJ", "->", "Succs", ".", "size", "(", ")", ";", "i", "<", "e", ";"], "ground_truth": ["++", "i", ")", "{"], "File": "R600Packetizer2", "Func": "isLegalToPacketizeTogether", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1217, "Length": 89, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<ISA_LIT>CCToString", "("], "ground_truth": ["CC", ")", ";"], "File": "F2003fInstPrinter", "Func": "printCC", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1218, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "addr", "=", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ",", "plus_constant", "(", "SImode", ",", "expand_shift", "(", "RSHIFT_EXPR", ",", "SImode", ",", "fnaddr", ",", "<NUM_LIT>", ",", "NULL_RTX", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ",", "plus_constant", "(", "SImode", ",", "expand_and", "(", "SImode", ",", "fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ",", "plus_constant", "(", "SImode", ",", "expand_shift", "(", "RSHIFT_EXPR", ",", "SImode", ",", "static_chain", ",", "<NUM_LIT>", ",", "NULL_RTX", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ",", "plus_constant", "(", "SImode", ",", "expand_and", "(", "SImode", ",", "static_chain", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "<NUM_LIT>", ")", ")", ";", "emit_library_call", "(", "set_trampoline_parity_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>"], "ground_truth": [",", "addr", ",", "SImode", ")", ";"], "File": "visium3", "Func": "visium_trampoline_init", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 1219, "Length": 203, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftR16Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeVecShiftR16Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1220, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LO", ",", "HI", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "rd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Chain", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "LO", "=", "DAG", ".", "getCopyFromReg", "(", "rd", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "rd", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "HI", "=", "DAG", ".", "getCopyFromReg", "(", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "LO", "=", "DAG", ".", "getCopyFromReg", "(", "rd", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "rd", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "HI", "=", "DAG", ".", "getCopyFromReg", "(", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "Chain", "=", "HI", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "HI", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "getReadPerformanceCounter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1221, "Length": 215, "Cover_Rate": 0.5842391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStackify", "::", "rewriteDepthImmediates", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SmallVector", "<", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Stack", ";", "SmallVector", "<", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "EHPadStack", ";", "for", "(", "auto", "&", "MBB", ":", "reverse", "(", "MF", ")", ")", "{", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "ScopeTops", "[", "Stack", ".", "back", "(", ")", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "ScopeTops", "[", "Stack", ".", "back", "(", ")", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "EHPadStack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "EHPadStack", ".", "push_back", "(", "&", "MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Stack", ".", "back", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "WebAssemblyCFGStackify45", "Func": "rewriteDepthImmediates", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1222, "Length": 235, "Cover_Rate": 0.46534653465346537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vld4q_s16", "(", "int16_t", "const", "*", "__addr", ")", "{", "union", "{", "int16x8x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_mve_vld4qv8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__addr", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "mve___arm_vld4q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1223, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SrcC", "=", "decodeCField", "(", "Insn", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "SrcC", ",", "Address", ",", "Decoder", ")", ";", "LImm", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "LImm", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARCDisassembler", "Func": "DecodeStLImmInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1224, "Length": 56, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpeq_pi32", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pcmpeqd", "(", "(", "__v2si", ")", "__m1", ",", "(", "__v2si", ")"], "ground_truth": ["__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_cmpeq_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1225, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUInstPrinter40", "Func": "printRegName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1226, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumLanes", "==", "<NUM_LIT>", ")", "NumLanes", "=", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "l", ",", "e", "=", "l", "+", "NumLaneElts", "/", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "("], "ground_truth": ["i", ")", ";"], "File": "X86ShuffleDecode10", "Func": "DecodeUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1227, "Length": 63, "Cover_Rate": 0.6116504854368932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", ".", "getPointerTy", "("], "ground_truth": [")", ")", ".", "getNode", "(", ")", ";"], "File": "LM32ISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1228, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "TF", "=", "(", "<ISA_LIT>MCExpr", "::", "VariantKind", ")", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_H44", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_HI22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_HIX22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_HI22", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LE_HIX22", ")", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_CALL", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_CALL", ")", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_ADD", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_ADD", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_ADD", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_ADD", ")", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_LD", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_LDX", "&&", "<STR_LIT>", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_LOX10", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LE_LOX10", ")", "&&", "<STR_LIT>", ")", ";", "else", "assert", "(", "(", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_M44", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_L44", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HM", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_LO10", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_LO10", "||", "TF", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_LO10", ")", "&&", "<STR_LIT>", ")", ";", "}", "bool", "CloseParen", "=", "<ISA_LIT>MCExpr", "::", "printVariantKind", "(", "O", ",", "TF", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")"], "ground_truth": [")", "->", "getName", "(", ")", ";"], "File": "SparcAsmPrinter33", "Func": "printOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1229, "Length": 506, "Cover_Rate": 0.8281505728314239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeMemMMGPImm7Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1230, "Length": 54, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SCC", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", "||", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I16", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BCNT1_I32_B32", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "addDescImplicitUseDef", "(", "NewDesc", ",", "Inst", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BFE_I32", "||", "Opcode", "==", "AMDGPU", "::", "S_BFE_U32", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "*", "Inst", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "PHI", ":", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "case", "AMDGPU", "::", "INSERT_SUBREG", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "continue", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ","], "ground_truth": ["NewDstReg", ")", ";"], "File": "SIInstrInfo101", "Func": "moveToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1231, "Length": 345, "Cover_Rate": 0.32670454545454547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "A", ")", "return", "nullptr", ";", "}", "return", "<ISA_LIT>GenRegisterInfo", "::", "getMatchingSuperRegClass", "(", "A", ","], "ground_truth": ["B", ",", "SubIdx", ")", ";"], "File": "X86RegisterInfo (2)", "Func": "getMatchingSuperRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1232, "Length": 21, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "||", "(", "Reg"], "ground_truth": [">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", ";"], "File": "X86VZeroUpper (2)2", "Func": "isYmmOrZmmReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1233, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "::", "addCodeGenPrepare"], "ground_truth": ["(", ")", ";"], "File": "Nios2TargetMachine1", "Func": "addCodeGenPrepare", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1234, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "EarlyTermInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EarlyExitBlock", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "DebugLoc", "DL", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EarlyExitBlock", ")", ";", "BuildMI", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "generateEndPgm", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", ",", "MF", ")", ";", "for", "(", "MachineInstr", "*", "Instr", ":", "EarlyTermInstrs", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "<ISA_LIT>_GS", ")", "earlyTerm", "(", "*", "Instr", ",", "EarlyExitBlock", ")", ";", "Instr", "->", "eraseFromParent", "(", ")", ";", "}", "EarlyTermInstrs", ".", "clear", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "EpilogInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "assert", "(", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "EpilogInstrs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "for", "(", "auto", "MI", ":", "EpilogInstrs", ")", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "MBB", "==", "&", "MF", ".", "back", "(", ")", "&&", "MI", "==", "&", "MBB", "->", "back", "(", ")", ")", "continue", ";", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "SILateBranchLowering", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1235, "Length": 319, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg"], "ground_truth": [",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";"], "File": "PPCInstrInfo60", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1236, "Length": 309, "Cover_Rate": 0.523728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasSSE41", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasSSE41", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86FastISel32", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1237, "Length": 355, "Cover_Rate": 0.3453307392996109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ")", "const", "{"], "File": "TL45AsmBackend", "Func": "mayNeedRelaxation", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1238, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "if", "(", "TargetInstrInfo", "::", "hasStoreToStackSlot", "(", "*", "MII", ",", "MMO", ",", "FrameIndex", ")", ")", "return", "true", ";", "return", "false", ";", "}", "return", "TargetInstrInfo", "::", "hasStoreToStackSlot", "(", "MI", ",", "MMO"], "ground_truth": [",", "FrameIndex", ")", ";"], "File": "HexagonInstrInfo13", "Func": "hasStoreToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1239, "Length": 77, "Cover_Rate": 0.7064220183486238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCObjStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target"], "ground_truth": [",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "LM32MCTargetDesc", "Func": "LLVMInitializeLM32TargetMC", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1240, "Length": 27, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_p8", "(", "poly8x16_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vreinterpretq_u32_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1241, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Register", "&&", "(", "Reg", ".", "IsForcedVOP3", "||", "Reg", "."], "ground_truth": ["Modifiers", "!=", "-", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isRegWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1242, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasLazyResolverStubs", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";", "HasPartwordAtomics", "=", "false", ";", "HasDirectMove", "=", "false", ";", "IsQPXStackUnaligned", "=", "false", ";", "HasHTM", "=", "false", ";", "HasFusion", "=", "false", ";", "HasFloat128", "="], "ground_truth": ["false", ";"], "File": "PPCSubtarget7", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1243, "Length": 116, "Cover_Rate": 0.5631067961165048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "x", "&&", "rtx_equal_p", "("], "ground_truth": ["x", ",", "RVV_VLMAX", ")", ";"], "File": "riscv-vsetvl", "Func": "vlmax_avl_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1244, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "save_fp_p", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "FP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_gp_p", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "GP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_lp_p", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "LP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>"], "ground_truth": [",", "par_index", ")", "=", "pop_rtx", ";"], "File": "nds32", "Func": "nds32_emit_stack_pop_multiple", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1245, "Length": 207, "Cover_Rate": 0.3988439306358382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_POWERPC64", ")", "{", "rtx", "hi", ",", "lo", ";", "hi", "=", "operand_subword_force", "(", "copy_rtx", "(", "dest", ")", ",", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", ",", "DImode", ")", ";", "lo", "=", "operand_subword_force", "(", "dest", ",", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", ",", "DImode", ")", ";", "emit_move_insn", "(", "hi", ",", "GEN_INT", "(", "c", ">>", "<NUM_LIT>", ")", ")", ";", "c", "=", "(", "(", "c", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "emit_move_insn", "(", "lo", ",", "GEN_INT", "(", "c", ")", ")", ";", "}", "else", "rs6000_emit_set_long_const", "(", "dest", ",", "c", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "insn", "=", "get_last_insn", "(", ")", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "SET_SRC", "(", "set", ")", ")", ")", "set_unique_reg_note"], "ground_truth": ["(", "insn", ",", "REG_EQUAL", ",", "GEN_INT", "(", "c", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_emit_set_const", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1246, "Length": 130, "Cover_Rate": 0.47794117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerToBT", "(", "SDValue", "Op", ",", "<STR_LIT>", "CC", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerAndToBT", "(", "Op", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerTruncateToBT", "("], "ground_truth": ["Op", ",", "CC", ",", "dl", ",", "DAG", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerToBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1247, "Length": 74, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Complexity", "=", "<NUM_LIT>", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "if", "(", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "Complexity", "=", "<NUM_LIT>", ";", "else", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "else", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "Complexity", "=", "<NUM_LIT>", ";", "if", "(", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "Complexity", "++", ";", "else", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "AM", ".", "Scale", ">", "<NUM_LIT>", ")", "Complexity", "++", ";", "if", "(", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "Complexity", "=", "<NUM_LIT>", ";", "else", "Complexity", "+="], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86ISelDAGToDAG104", "Func": "SelectLEAAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1248, "Length": 126, "Cover_Rate": 0.5338983050847458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "(", "(", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";", "if", "(", "ImmMask", "!=", "<NUM_LIT>", "&&", "(", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "X86InstrInfo", "Func": "isRedundantFlagInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1249, "Length": 303, "Cover_Rate": 0.8101604278074866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printGVStub", "(", "(", "*", "I", ")", "->", "getNameStart", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "!", "InStubSection", "&&", "!", "GVStubs", ".", "empty", "(", ")", ")", "SwitchToDataSection", "(", "<STR_LIT>", ")", ";", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "GVStubs", ".", "begin", "(", ")", ",", "e", "=", "GVStubs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "printGVStub", "(", "i", "->", "getKeyData", "(", ")", ")", ";", "if", "(", "!", "HiddenGVStubs", ".", "empty", "(", ")", ")", "{", "SwitchToSection", "(", "TAI", "->", "getDataSection", "(", ")", ")", ";", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "HiddenGVStubs", ".", "begin", "(", ")", ",", "e", "=", "HiddenGVStubs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "printHiddenGVStub", "(", "i", "->", "getKeyData", "(", ")", ")", ";", "}", "DwarfWriter", "*", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "DW", "->", "EndModule", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "FnStubs", ".", "begin", "(", ")", ",", "e", "=", "FnStubs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "<STR_LIT>", "<<", "i", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", "<<", "COFF", "::", "C_EXT", "<<", "<STR_LIT>", "<<", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "<<", "<STR_LIT>", ";", "}", "DwarfWriter", "*", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "DW", "->", "EndModule", "(", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "DwarfWriter", "*", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "DW", "->", "EndModule", "(", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization"], "ground_truth": ["(", "M", ")", ";"], "File": "X86ATTAsmPrinter", "Func": "doFinalization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1250, "Length": 279, "Cover_Rate": 0.3929577464788732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>VectorLoopCarriedReuse", "::", "findValueToReuse", "(", ")", "{", "for", "(", "auto", "*", "D", ":", "Dependences", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "(", "D", "->", "front", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "D", "->", "iterations", "(", ")", ">", "<ISA_LIT>VLCRIterationLim", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "PHINode", "*", "PN", "=", "cast", "<", "PHINode", ">", "(", "D", "->", "front", "(", ")", ")", ";", "Instruction", "*", "BEInst", "=", "D", "->", "back", "(", ")", ";", "int", "Iters", "=", "D", "->", "iterations", "(", ")", ";", "BasicBlock", "*", "BB", "=", "PN", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PN", "<<", "<STR_LIT>", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "PNUsers", ";", "for", "(", "auto", "UI", "=", "PN", "->", "use_begin", "(", ")", ",", "E", "=", "PN", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{", "Use", "&", "U", "=", "*", "UI", ";", "Instruction", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "User", "->", "getParent", "(", ")", "!=", "BB", ")", "continue", ";", "if", "(", "ReplacedInsts", ".", "count", "(", "User", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "User", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "isa", "<", "PHINode", ">", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "mayHaveSideEffects", "(", ")", ")", "continue", ";", "if", "(", "!", "canReplace", "(", "User", ")", ")", "continue", ";", "PNUsers", ".", "push_back", "(", "User", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "PNUsers", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "Instruction", "*", "I", ":", "PNUsers", ")", "{", "for", "(", "auto", "UI", "=", "BEInst", "->", "use_begin", "(", ")", ",", "E", "=", "BEInst", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{", "Use", "&", "U", "=", "*", "UI", ";", "Instruction", "*", "BEUser", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "BEUser", "->", "getParent", "(", ")", "!=", "BB", ")", "continue", ";", "if", "(", "!", "isEquivalentOperation", "(", "I", ",", "BEUser", ")", ")", "continue", ";", "int", "NumOperands", "=", "I", "->", "getNumOperands", "(", ")", ";", "for", "(", "int", "OpNo", "=", "<NUM_LIT>", ";", "OpNo", "<", "NumOperands", ";", "++", "OpNo", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "OpNo", ")", ";", "Value", "*", "BEOp", "=", "BEUser", "->", "getOperand", "(", "OpNo", ")", ";", "Instruction", "*", "OpInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "OpInst", ")", "{", "if", "(", "Op", "==", "BEOp", ")", "continue", ";", "BEUser", "=", "nullptr", ";", "break", ";", "}", "Instruction", "*", "BEOpInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "BEOp", ")", ";", "if", "(", "!", "isDepChainBtwn", "(", "OpInst", ",", "BEOpInst", ",", "Iters", ")", ")", "{", "BEUser", "=", "nullptr", ";", "break", ";", "}", "}", "if", "(", "BEUser", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "ReuseCandidate", ".", "Inst2Replace", "=", "I", ";", "ReuseCandidate", ".", "BackedgeInst"], "ground_truth": ["=", "BEUser", ";"], "File": "HexagonVectorLoopCarriedReuse13", "Func": "findValueToReuse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1251, "Length": 490, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo0", ".", "getValueType", "(", ")", ",", "Lo0", ",", "Lo1", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Hi0", ".", "getValueType", "(", ")", ",", "Hi0", ",", "Hi1", ","], "ground_truth": ["Op", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "splitBinaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1252, "Length": 84, "Cover_Rate": 0.4540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "reg", "!=", "NULL_RTX", "&&", "mem", "!=", "NULL_RTX", "&&", "scratch", "!=", "NULL_RTX", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "line", ",", "store_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "store_p", ")", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "reg", ")", ";", "else", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "mem", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "scratch", ")"], "ground_truth": [";"], "File": "rs60004", "Func": "rs6000_secondary_reload_trace", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1253, "Length": 66, "Cover_Rate": 0.6055045871559633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Y", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Mask", "=", "peekThroughBitcasts", "(", "Mask", ")", ";", "X", "=", "peekThroughBitcasts", "(", "X", ")", ";", "Y", "=", "peekThroughBitcasts", "(", "Y", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ";", "unsigned", "EltBits", "=", "MaskVT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "SraAmt", "=", "~", "<NUM_LIT>", ";", "if", "(", "Mask", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "auto", "*", "AmtBV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "auto", "*", "AmtConst", "=", "AmtBV", "->", "getConstantSplatNode", "(", ")", ")", "SraAmt", "=", "AmtConst", "->", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "Mask", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SraC", "=", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SraAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "SraC", ")", "->", "getZExtValue", "(", ")", ";", "}", "if", "(", "(", "SraAmt", "+", "<NUM_LIT>", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "Y", ".", "getValueType", "(", ")", "==", "MaskVT", ")", "{", "auto", "IsNegV", "=", "[", "]", "(", "SDNode", "*", "N", ",", "SDValue", "V", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "V", "&&", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "}", ";", "SDValue", "V", ";", "if", "(", "IsNegV", "(", "Y", ".", "getNode", "(", ")", ",", "X", ")", ")", "V", "=", "X", ";", "else", "if", "(", "IsNegV", "(", "X", ".", "getNode", "(", ")", ",", "Y", ")", ")", "V", "=", "Y", ";", "if", "(", "V", ")", "{", "assert", "(", "EltBits", "==", "<NUM_LIT>", "||", "EltBits", "==", "<NUM_LIT>", "||", "EltBits", "==", "<NUM_LIT>", ")", ";", "SDValue", "SubOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "V", ",", "Mask", ")", ";", "SDValue", "SubOp2", "=", "Mask", ";", "if", "(", "V", "==", "Y", ")", "std", "::", "swap", "(", "SubOp1", ",", "SubOp2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "SubOp1"], "ground_truth": [",", "SubOp2", ")", ")", ";"], "File": "X86ISelLowering115", "Func": "combineLogicBlendIntoPBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1254, "Length": 394, "Cover_Rate": 0.57856093979442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Op", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "std", "::", "string", "(", "Indent", "-", "<NUM_LIT>", ",", "' '", ")", "<<", "<STR_LIT>", ";", "if", "(", "ResNode", "==", "NULL", "||", "ResNode", "==", "Op", ".", "getNode", "(", ")", ")", "DEBUG", "(", "Op", ".", "getNode", "(", ")", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "("], "ground_truth": [")", "<<", "<STR_LIT>", ";"], "File": "MSP430ISelDAGToDAG31", "Func": "Select", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1255, "Length": 147, "Cover_Rate": 0.42485549132947975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "vec_all_eq", "(", "vec_float4", "a", ","], "ground_truth": ["vec_float4", "b", ")", "{"], "File": "vmx2spu", "Func": "vec_all_eq", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1256, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "This2Reg", ")", ".", "addReg", "(", "Start2Reg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "End2Reg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CharReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "End1Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "End2Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "This1Reg", ")", ".", "addReg", "(", "This2Reg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "DoneMBB", "->", "addLiveIn", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SystemZISelLowering (2)3", "Func": "emitStringWrapper", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1257, "Length": 151, "Cover_Rate": 0.36650485436893204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MachineCFGStructurizer", "::", "storePHILinearizationInfo", "(", "MachineInstr", "&", "PHI", ",", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "*", "RegionIndices", ")", "{", "unsigned", "DestReg", "=", "getPHIDestReg", "(", "PHI", ")", ";", "unsigned", "LinearizeDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "DestReg", ")", ")", ";", "PHIInfo", ".", "addDest", "(", "LinearizeDestReg", ",", "PHI", ".", "getDebugLoc", "(", ")", ")", ";", "storePHILinearizationInfoDest", "(", "LinearizeDestReg", ",", "PHI", ",", "RegionIndices", ")", ";", "return", "LinearizeDestReg"], "ground_truth": [";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storePHILinearizationInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1258, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Reg", "=", "StackReg", ".", "drop_front", "(", "StackOp", ".", "size", "(", ")", ")", ";", "unsigned", "long", "long", "ParsedRegNo", "=", "<NUM_LIT>", ";", "if", "(", "!", "Reg", ".", "empty", "(", ")", "&&", "getAsUnsignedInteger", "(", "Reg", ",", "<NUM_LIT>", ",", "ParsedRegNo", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "StackRegTok", ")", ";", "unsigned", "RegNo", "=", "static_cast", "<", "unsigned", ">", "(", "ParsedRegNo", ")", ";", "if", "(", "StackOp", "==", "<STR_LIT>", ")", "{", "auto", "RegType", "=", "ParseRegType", "(", "TypePrefix", ")", ";", "GetType", "(", "StackTypes", ",", "RegNo", ")", "=", "RegType", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "StackRegTok", ".", "getLoc", "(", ")", ",", "StackRegTok", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "RegNo", ",", "RegType", "}", ")", ")", ";", "}", "else", "if", "(", "StackOp", "==", "<STR_LIT>", ")", "{", "auto", "RegType", "=", "GetType", "(", "StackTypes", ",", "RegNo", ")", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "StackRegTok", ".", "getLoc", "(", ")", ",", "StackRegTok", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "RegNo", ",", "RegType", "}", ")", ")", ";", "}", "else", "if", "(", "StackOp", "==", "<STR_LIT>", ")", "{", "}", "else", "{", "return", "Error", "(", "<STR_LIT>", ",", "StackRegTok", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "Error", "(", "<STR_LIT>", ",", "Lexer", "."], "ground_truth": ["getTok", "(", ")", ")", ";"], "File": "WebAssemblyAsmParser27", "Func": "ParseReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1259, "Length": 207, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsraq_n_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vsras_nv4si", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsraq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1260, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "isPre", "=", "(", "AM", "==", "<STR_LIT>", ")", "||", "(", "AM", "==", "<STR_LIT>", ")", ";", "Pred", "=", "<STR_LIT>", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", "&&", "LoadedVT", "==", "<STR_LIT>", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "<STR_LIT>", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG118", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1261, "Length": 361, "Cover_Rate": 0.4610472541507024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "flag_pic", "?", "<NUM_LIT>"], "ground_truth": [":", "<NUM_LIT>", ";"], "File": "alpha", "Func": "alpha_elf_reloc_rw_mask", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1262, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "PPCMCCodeEmitter11", "Func": "getLO16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1263, "Length": 50, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "c6x_gen_bundles", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next", ";", "rtx_insn", "*", "slot", "[", "<NUM_LIT>", "]", ";", "int", "n_filled", "=", "<NUM_LIT>", ";", "int", "first_slot", "=", "<NUM_LIT>", ";", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", ";", "insn", "=", "next", ")", "{", "int", "at_end", ";", "rtx", "delete_this", "=", "NULL_RTX", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "first_slot", "++", ";", "if", "(", "n_filled", ")", "{", "memmove", "(", "&", "slot", "[", "<NUM_LIT>", "]", ",", "&", "slot", "[", "<NUM_LIT>", "]", ",", "n_filled", "*", "sizeof", "(", "slot", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "if", "(", "!", "shadow_p", "(", "insn", ")", ")", "{", "PUT_MODE", "(", "insn", ",", "TImode", ")", ";", "if", "(", "n_filled", ")", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ";", "}", "n_filled", "++", ";", "slot", "[", "<NUM_LIT>", "]", "=", "insn", ";", "}", "else", "{", "slot", "[", "n_filled", "++", "]", "=", "insn", ";", "}", "}", "next", "=", "NEXT_INSN", "("], "ground_truth": ["insn", ")", ";"], "File": "c6x", "Func": "c6x_gen_bundles", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1264, "Length": 175, "Cover_Rate": 0.5794701986754967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "reg_dest", "==", "reg_base", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "if", "(", "reg_base", "==", "reg_dest", "+", "<NUM_LIT>", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movsi_r_mr_reg_disp_tiny", "(", "insn", ",", "op", ",", "l", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "reg_base", "=", "true_regnum", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "reg_base", "==", "REG_X", ")", "{", "if", "(", "reg_dest", "==", "REG_X", ")", "{", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB"], "ground_truth": ["<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";"], "File": "avr4", "Func": "out_movsi_r_mr", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1265, "Length": 297, "Cover_Rate": 0.42981186685962375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isRO"], "ground_truth": ["(", ")", "{"], "File": "HSAILSubtarget", "Func": "isRO", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1266, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AnalyzeFormalArguments", "(", "CCInfo", ",", "LocalIns", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "EVT", "MemVT", "=", "LocalIns", "[", "i", "]", ".", "VT", ";", "if", "(", "ShaderType", "!=", "ShaderType", "::", "COMPUTE", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "AMDGPU", "::", "R600_Reg128RegClass", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "Ext", "=", "<STR_LIT>", ";", "SDValue", "Arg", "=", "DAG", ".", "getExtLoad", "(", "Ext", ",", "DL", ",", "VT", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "<STR_LIT>", ")", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Arg"], "ground_truth": [")", ";"], "File": "R600ISelLowering2", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1267, "Length": 197, "Cover_Rate": 0.5828402366863905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_storeupd256_mask", "(", "(", "__v4df", "*", ")", "__P", ",", "(", "__v4df", ")", "__A", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mask_storeu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1268, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "RegM", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegM", ")", ";", "Binary", "|=", "(", "RegM", "&", "<NUM_LIT>", ")", ";", "Binary", "|=", "(", "(", "RegM", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1269, "Length": 43, "Cover_Rate": 0.5733333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_f64", "(", "float64x1_t", "__a", ","], "ground_truth": ["float64x1_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vmul_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1270, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "<ISA_LIT>Z80MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*"], "ground_truth": ["this", ")", ";"], "File": "GBZ80AsmPrinter", "Func": "EmitInstruction", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1271, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "uint64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "isMemOp", ")", "O", "<<", "'['", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "Offset", ")", "O", "<<", "'+'", "<<", "Offset", ";", "if", "(", "isMemOp", ")", "O", "<<", "']'", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "("], "ground_truth": ["Modifier", ",", "<STR_LIT>", ")", ";"], "File": "Dcpu16AsmPrinter", "Func": "printOperand", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1272, "Length": 161, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "<ISA_LIT>LowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "<ISA_LIT>LowerControlFlowID", ",", "&", "<ISA_LIT>FixWWMLivenessID", ","], "ground_truth": ["false", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1273, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqs_f32", "(", "float32_t", "__a", ",", "float32_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vceqs_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1274, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "spu_warn_func_return", "(", "tree", "decl", ")"], "ground_truth": ["{"], "File": "spu", "Func": "spu_warn_func_return", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1275, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<ISA_LIT>CondCodeToString", "(", "(", "<STR_LIT>", ")", "Op", "."], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARCInstPrinter", "Func": "printPredicateOperand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1276, "Length": 25, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "odd", ")", "{", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "assert", "(", "<STR_LIT>", "+", "<NUM_LIT>", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "<STR_LIT>", ";", "unsigned", "D1", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "<NUM_LIT>", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter17", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1277, "Length": 118, "Cover_Rate": 0.329608938547486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCChecker", "PerfCheck", "(", "*", "BaseCheck", ",", "STI", ",", "false", ")", ";", "if", "(", "canonicalizePacketImpl", "(", "MCII", ",", "STI", ",", "Context", ",", "MCB", ",", "&", "PerfCheck", ")", ")", "return", "true", ";", "<ISA_LIT>MCChecker", "ArchCheck", "(", "*", "BaseCheck", ",", "*", "ArchSTI", ",", "true", ")", ";", "return", "canonicalizePacketImpl", "(", "MCII", ",", "*", "ArchSTI", ","], "ground_truth": ["Context", ",", "MCB", ",", "&", "ArchCheck", ")", ";"], "File": "HexagonMCInstrInfo1", "Func": "canonicalizePacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1278, "Length": 58, "Cover_Rate": 0.3473053892215569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getOrdering", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1279, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptForSize", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", "->", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt0", "=", "ShAmt0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "SDValue", "Op0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "ShAmt0", ",", "ShAmt1", ")", ";", "}", "unsigned", "Bits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sum", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "SumC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Sum", ")", ")", "{", "SDValue", "ShAmt1Op1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1Op1", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1Op1", "=", "ShAmt1Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SumC", "->", "getSExtValue", "(", ")", "==", "Bits", "&&", "ShAmt1Op1", "==", "ShAmt0", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "ShAmt0", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformOrCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1280, "Length": 385, "Cover_Rate": 0.3089887640449438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "TargetMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "<NUM_LIT>", ";", "assert", "(", "C", "->", "isStaticAlloca", "(", ")", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "C", ",", "AM", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?"], "ground_truth": ["<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FastISel (2)", "Func": "TargetMaterializeAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1281, "Length": 66, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "name", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_LO", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_H44", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_M44", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_L44", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_HH", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_HM", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_PC22", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_PC10", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_GOT22", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_GOT10", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_GOT13", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_Sparc_R_DI<ISA_LIT>32", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_GD_HI22", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_GD_LO10", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_GD_ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_GD_CALL", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LDM_HI22", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LDM_LO10", ")", ".", "Case", "(", "<STR_LIT>"], "ground_truth": [",", "VK_<ISA_LIT>_TLS_LDM_ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LDM_CALL", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LDO_HIX22", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LDO_LOX10", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LDO_ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_IE_HI22", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_IE_LO10", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_IE_LD", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_IE_LDX", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_IE_ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LE_HIX22", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_LE_LOX10", ")", ".", "Default", "(", "VK_<ISA_LIT>_None", ")", ";"], "File": "SparcMCExpr (2)1", "Func": "parseVariantKind", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1282, "Length": 233, "Cover_Rate": 0.9510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "<ISA_LIT>AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{"], "File": "Cpu0AsmBackend3", "Func": "getFixupKindInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1283, "Length": 104, "Cover_Rate": 0.6624203821656051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!="], "ground_truth": ["<NUM_LIT>", ";", "--", "i", ")", "{"], "File": "TeakFrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1284, "Length": 45, "Cover_Rate": 0.3082191780821918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseRegA", "=", "<NUM_LIT>", ",", "BaseRegB", "=", "<NUM_LIT>", ";", "int", "OffsetA", "=", "<NUM_LIT>", ",", "OffsetB", "=", "<NUM_LIT>", ";", "int", "WidthA", "=", "<NUM_LIT>", ",", "WidthB", "=", "<NUM_LIT>", ";", "assert", "(", "MIa", "&&", "MIa", "->", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MIb", "&&", "MIb", "->", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "getLdStBaseRegImmOfsWidth", "(", "MIa", ",", "BaseRegA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getLdStBaseRegImmOfsWidth", "(", "MIb", ",", "BaseRegB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{", "if", "(", "BaseRegA", "==", "BaseRegB"], "ground_truth": [")", "{"], "File": "AArch64InstrInfo85", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1285, "Length": 118, "Cover_Rate": 0.592964824120603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "KudeyarTargetMachine", "Func": "getTargetLowering", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1286, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ret", ".", "DefsSingleUse", "&=", "MRI", "->", "hasOneNonDBGUse", "(", "Def2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Ret", ".", "DefsSingleUse", "&=", "MRI", "->", "hasOneNonDBGUse", "(", "Ret", ".", "CopyDefs", ".", "second", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Def2", "&&", "<STR_LIT>", ")", ";", "Ret", ".", "TrueDefs", "=", "std", "::", "make_pair", "(", "Def1", ",", "Def2", ")", ";", "}", "else", "{", "Ret", ".", "TrueDefs", "=", "std", "::", "make_pair", "(", "Def1", ",", "nullptr", ")", ";", "Ret", ".", "CopyDefs", ".", "second", "=", "nullptr", ";", "}", "}", "Ret", ".", "ContainedInBlock", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "UseMI", ":", "MRI", "->", "use_nodbg_instructions", "(", "MIParam", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ret", ".", "FeedsISEL", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ret", ".", "FeedsBR", "=", "<NUM_LIT>", ";", "Ret", ".", "FeedsLogical", "=", "isCRLogical", "(", "UseMI", ")", ";", "if", "(", "UseMI", ".", "getParent", "(", ")", "!=", "MIParam", ".", "getParent", "(", ")", ")", "Ret", ".", "ContainedInBlock", "=", "<NUM_LIT>", ";", "}", "Ret", ".", "SingleUse", "=", "MRI", "->", "hasOneNonDBGUse", "(", "MIParam", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "Ret", ".", "IsNullary", ")", "{", "Ret", ".", "ContainedInBlock", "&=", "(", "MIParam", ".", "getParent", "(", ")", "==", "Ret", ".", "TrueDefs", ".", "first", "->", "getParent", "(", ")", ")", ";", "if", "(", "Ret", ".", "IsBinary", ")", "Ret", ".", "ContainedInBlock", "&=", "(", "MIParam", ".", "getParent", "(", ")", "==", "Ret", ".", "TrueDefs", ".", "second", "->", "getParent", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "Ret", ".", "dump", "(", ")"], "ground_truth": [")", ";"], "File": "PPCReduceCRLogicals", "Func": "createCRLogicalOpInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1287, "Length": 290, "Cover_Rate": 0.5534351145038168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AliasResult", "Result", "=", "ASAliasRules", ".", "getAliasResult", "(", "asA", ",", "asB", ")", ";", "if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";", "return", "AAResultBase", "::", "alias", "(", "LocA", ",", "LocB"], "ground_truth": [")", ";"], "File": "AMDGPUAliasAnalysis12", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1288, "Length": 31, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCmp", "(", ")"], "ground_truth": ["const", "{"], "File": "Cpu0Subtarget", "Func": "hasCmp", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1289, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ix86_emit_binop", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "op", ",", "clob", ";", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "dst", ",", "src", ")", ")", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode"], "ground_truth": [",", "FLAGS_REG", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_emit_binop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1290, "Length": 54, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "char", "*", "bzeroName", "=", "(", "V", "&&", "V", "->", "isZero", "(", ")", ")", "?", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getLibcallName", "(", "RTLIB", "::", "BZERO", ")", ":", "nullptr", ";", "if", "(", "bzeroName", "&&", "(", "!", "SizeValue", "||", "SizeValue", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "STI", ".", "getTargetLowering", "(", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Type", "*", "IntPtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroName", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo"], "ground_truth": ["(", "CLI", ")", ";"], "File": "AArch64SelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1291, "Length": 226, "Cover_Rate": 0.7558528428093646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "STI", "->", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "STI", "->", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "unsigned", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", ".", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "&", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "I", ")", ")", ",", "BB", ".", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "BB", ")", ";", "BB", ".", "addSuccessor", "(", "loop1MBB", ",", "BranchProbability", "::", "getOne", "(", ")", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "BNE", ")", ")", ".", "addReg", "(", "Dest", ")", "."], "ground_truth": ["addReg", "(", "OldVal", ")", ".", "addMBB", "(", "exitMBB", ")", ";"], "File": "MipsExpandPseudo10", "Func": "expandAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1292, "Length": 323, "Cover_Rate": 0.4667630057803468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")"], "ground_truth": [";"], "File": "F2003fTargetMachine", "Func": "getObjFileLowering", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1293, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "poly128_t", ")", "__builtin_neon_vreinterprettiv16qi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p128_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1294, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WeakRefDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "AllowNameToStartWithDigit", "="], "ground_truth": ["true", ";"], "File": "mprocMCAsmInfo", "Func": "mprocMCAsmInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1295, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", "{", "return", "Fixup", ".", "getKind", "("], "ground_truth": [")", ";"], "File": "AMDGPUELFObjectWriter15", "Func": "GetRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1296, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem128", "(", ")", "&&", "isMemIndexReg", "(", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "X86Operand10", "Func": "isMem128_RC256X", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1297, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "return", "false", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "BPFISelDAGToDAG", "Func": "SelectFIAddr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1298, "Length": 77, "Cover_Rate": 0.5703703703703704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "useSVEForFixedLengthVectorVT", "(", "OpVT", ")", ")", "return", "LowerFixedLengthBitcastToSVE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "OpVT", ".", "isScalableVector", "(", ")", ")", "{", "if", "(", "isTypeLegal", "(", "OpVT", ")", "&&", "!", "isTypeLegal", "(", "ArgVT", ")", ")", "{", "assert", "(", "OpVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "ExtResult", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "getSVEContainerType", "(", "ArgVT", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "getSVESafeBitCast", "(", "OpVT", ",", "ExtResult", ",", "DAG", ")", ";", "}", "return", "getSVESafeBitCast", "(", "OpVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "}", "if", "(", "OpVT", "!=", "<STR_LIT>", "&&", "OpVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", ")", "return", "Op", ";", "assert", "(", "ArgVT", "==", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")"], "ground_truth": [";"], "File": "AArch64ISelLowering45", "Func": "LowerBITCAST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1299, "Length": 151, "Cover_Rate": 0.5392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSHSTK", "(", ")", "const", "{", "return", "HasSHSTK"], "ground_truth": [";"], "File": "X86Subtarget100", "Func": "hasSHSTK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1300, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ELF", "::", "R_<ISA_LIT>_PREL31", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JUMP24", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_JUMP19", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_JUMP24", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_MOVT_PREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_MOVW_PREL_NC", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_PREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_PREL_NC", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_JUMP11", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_JUMP8", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_CALL", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_PC8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_ALU_PREL_11_0", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_PC12", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_BF16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_BF12", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_THM_BF18", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "Ctx", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_NONE", ":", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R_<ISA_LIT>_ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R_<ISA_LIT>_ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NONE", ":", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R_<ISA_LIT>_ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PREL", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ":", "return", "ELF", "::", "R_<ISA_LIT>_TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET2", ":", "return", "ELF", "::", "R_<ISA_LIT>_TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ":", "return", "ELF", "::", "R_<ISA_LIT>_PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ":", "return", "ELF", "::", "R_<ISA_LIT>_SBREL32", ";", "case", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_<ISA_LIT>_TLSLDO", ":"], "File": "ARMELFObjectWriter32", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1301, "Length": 434, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", ")", "return", ";", "MachineInstr", "*", "retq", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "MBB", ".", "insert", "(", "MBB", ".", "end", "(", ")"], "ground_truth": [",", "retq", ")", ";"], "File": "X86InstrInfo153", "Func": "buildOutlinedFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1302, "Length": 63, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMSRPState", "(", ")", "const", "{", "if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";", "bool"], "ground_truth": ["IsKnownRegister", ";"], "File": "AArch64AsmParser13", "Func": "isMSRPState", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1303, "Length": 19, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "FISCSubtarget", "Func": "getRegisterInfo", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1304, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MVT", "Type", ":", "Types", ")", "{", "if", "(", "Grouped", ".", "empty", "(", ")", "||", "Grouped", ".", "back", "(", ")", ".", "first", "!=", "Type", ")", "Grouped", ".", "push_back", "(", "std", "::", "make_pair", "(", "Type", ",", "<NUM_LIT>", ")", ")", ";", "else", "++", "Grouped", ".", "back", "(", ")", ".", "second", ";", "}", "Streamer", ".", "EmitULEB128IntValue", "(", "Grouped", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "Pair", ":", "Grouped", ")", "{", "Streamer", ".", "EmitULEB128IntValue", "(", "Pair", "."], "ground_truth": ["second", ")", ";"], "File": "WebAssemblyTargetStreamer10", "Func": "emitLocal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1305, "Length": 79, "Cover_Rate": 0.6583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "pshufbMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "pshufbMask", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "BV", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "ShufMask", "[", "<NUM_LIT>", "]", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT"], "ground_truth": [",", "In", ")", ";"], "File": "X86ISelLowering (3)2", "Func": "LowerTRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1306, "Length": 446, "Cover_Rate": 0.34789391575663026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable"], "ground_truth": [",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV64I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1307, "Length": 127, "Cover_Rate": 0.3557422969187675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitARM64WinCFISaveFRegPX", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "override", "{", "OS", "<<", "<STR_LIT>", "<<", "Reg", "<<"], "ground_truth": ["<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "File": "AArch64ELFStreamer2", "Func": "EmitARM64WinCFISaveFRegPX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1308, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "Phi", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Phi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "Latch", ")", "continue", ";", "Register", "PhiOpReg", "=", "Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "PhiOpReg", ")", ";", "if", "(", "DI", "->", "getDesc", "(", ")", ".", "isAdd", "(", ")", ")", "{", "Register", "IndReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Opnd2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V", ";", "if", "(", "MRI", "->", "getVRegDef", "(", "IndReg", ")", "==", "Phi", "&&", "checkForImmediate", "(", "Opnd2", ",", "V", ")", ")", "{", "Register", "UpdReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IndMap", ".", "insert", "(", "std", "::", "make_pair", "(", "UpdReg", ",", "std", "::", "make_pair", "(", "IndReg", ",", "V", ")", ")", ")", ";", "}", "}", "}", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "false", ";", "unsigned", "PredR", ",", "PredPos", ",", "PredRegFlags", ";", "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredR", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "false", ";", "MachineInstr", "*", "PredI", "=", "MRI", "->", "getVRegDef", "(", "PredR", ")", ";", "if", "(", "!", "PredI", "->", "isCompare", "(", ")", ")", "return", "false", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "CmpImm", "=", "<NUM_LIT>", ",", "CmpMask", "=", "<NUM_LIT>", ";", "bool", "CmpAnalyzed", "=", "TII", "->", "analyzeCompare", "(", "*", "PredI", ",", "CmpReg1", ",", "CmpReg2", ",", "CmpMask", ",", "CmpImm", ")", ";", "if", "(", "!", "CmpAnalyzed", ")", "return", "false", ";", "InductionMap", "::", "iterator", "IndMapEnd", "=", "IndMap", ".", "end", "(", ")", ";", "InductionMap", "::", "iterator", "F", "=", "IndMapEnd", ";", "if", "(", "CmpReg1", "!=", "<NUM_LIT>", ")", "{", "InductionMap", "::", "iterator", "F1", "=", "IndMap", ".", "find", "(", "CmpReg1", ")", ";", "if", "(", "F1", "!=", "IndMapEnd", ")", "F", "=", "F1", ";", "}", "if", "(", "CmpReg2"], "ground_truth": ["!=", "<NUM_LIT>", ")", "{"], "File": "HexagonHardwareLoops32", "Func": "findInductionRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1309, "Length": 383, "Cover_Rate": 0.6447811447811448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "_Float16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_reduce_max_ph", "(", "__m128h", "__A", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_reduce_max_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1310, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ret", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cr_reg", ",", "gen_rtx_fmt_ee", "(", "GET_CODE", "(", "test", ")", ",", "GET_MODE", "(", "cr_reg", ")", ",", "cc_reg", ",", "const0_rtx", ")", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "value"], "ground_truth": [")", ")", ";"], "File": "frv", "Func": "frv_split_scc", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1311, "Length": 42, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "'a'", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ";"], "File": "AArch64AsmPrinter1", "Func": "PrintAsmMemoryOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1312, "Length": 54, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "s390_case_values_threshold", "(", "void"], "ground_truth": [")", "{"], "File": "s390", "Func": "s390_case_values_threshold", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1313, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::"], "ground_truth": ["getThe<ISA_LIT>Target", "(", ")", "{"], "File": "CSKYTargetInfo", "Func": "getTheCSKYTarget", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1314, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'f'", ":", "case", "'v'", ":", "return", "RegName", "+", "<NUM_LIT>", ";", "case", "'c'", ":", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'r'", ")", "return", "RegName", "+", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["RegName", ";"], "File": "PPCInstPrinter3", "Func": "stripRegisterPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1315, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NamedImmMapper", "::", "validImm", "(", "uint32_t"], "ground_truth": ["Value", ")", "const", "{"], "File": "AArch64BaseInfo2", "Func": "validImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1316, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "dump", "(", ")", "{", "print", "(", "dbgs"], "ground_truth": ["(", ")", ")", ";"], "File": "SIInsertWaitcnts", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1317, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "Count", "++", ";", "if", "(", "FBB"], "ground_truth": [")", "{"], "File": "Z80InstrInfo (2)", "Func": "InsertBranch", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1318, "Length": 142, "Cover_Rate": 0.8160919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "count", "=", "<NUM_LIT>", ";", "cum", "->", "nregs", "=", "<NUM_LIT>", ";", "if", "(", "!", "libname", "&&", "fntype", ")", "{", "if", "(", "stdarg_p", "(", "fntype", ")", ")", "cum", "->", "nregs", "=", "type_num_arguments", "(", "fntype", ")", "-", "<NUM_LIT>", ";", "if", "(", "cum", "->", "nregs", ">", "<NUM_LIT>", ")"], "ground_truth": ["cum", "->", "nregs", "=", "<NUM_LIT>", ";"], "File": "c6x", "Func": "c6x_init_cumulative_args", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1319, "Length": 52, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "loongarch_set_reg_reg_piece_cost", "(", "machine_mode", "mode", ",", "unsigned", "int", "units", ")", "{", "return", "COSTS_N_INSNS", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "units", "-"], "ground_truth": ["<NUM_LIT>", ")", "/", "units", ")", ";"], "File": "loongarch", "Func": "loongarch_set_reg_reg_piece_cost", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1320, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Register", "::", "virtReg2Index", "("], "ground_truth": ["v", ")", ";"], "File": "HexagonBitSimplify", "Func": "v2x", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1321, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flags", "&", "SectionFlags", "::", "Code", ")", "Flags", "+=", "'x'", ";", "if", "(", "flags", "&", "SectionFlags", "::", "Writeable", ")", "Flags"], "ground_truth": ["+=", "'w'", ";"], "File": "X86TargetAsmInfo", "Func": "printSectionFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1322, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CachePolicyConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CachePolicy", ".", "getNode", "(", ")", ")", ";", "uint64_t", "Value", "=", "CachePolicyConst", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "CachePolicy", ")", ";", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "return", "Value", "==", "<NUM_LIT>"], "ground_truth": [";"], "File": "SIISelLowering131", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1323, "Length": 107, "Cover_Rate": 0.8106060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumFixedOperands", ";", "++", "i", ")", "{", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "i", "]", ";", "switch", "(", "Info", ".", "OperandType", ")", "{", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint64_t", "Imm", "=", "<STR_LIT>", "::", "read64le", "(", "Bytes", ".", "data", "(", ")", "+", "Pos", ")", ";", "Pos", "+=", "sizeof", "(", "uint64_t", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "break", ";", "}", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "{", "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint64_t", "Reg", "=", "<STR_LIT>", "::", "read64le", "(", "Bytes", ".", "data", "(", ")", "+", "Pos", ")", ";", "Pos", "+=", "sizeof", "(", "uint64_t", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "WebAssemblyDisassembler14", "Func": "getInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1324, "Length": 192, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Res", ";", "if", "(", "A", "->", "getVariableValue", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "*", "A", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "FixedValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "FixedValue", "&"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMMachObjectWriter13", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1325, "Length": 232, "Cover_Rate": 0.3712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64Bit", ",", "OL", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "PPCTargetMachine", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1326, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getAbsolute", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Op", ",", "bool", "IsNegative", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ")", ";", "if", "(", "IsNegative", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "Op", ")", ";"], "File": "SystemZISelLowering106", "Func": "getAbsolute", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1327, "Length": 73, "Cover_Rate": 0.9012345679012346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "poly16x4_t", ")", "__builtin_neon_vreinterpretv4hidi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p16_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1328, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtph_epu32", "(", "__m128i", "__A"], "ground_truth": [",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvtph_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1329, "Length": 25, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ECLairAsmParser", "Func": "isReg", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1330, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getHiLo16ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>16Expr", "=", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "E", ")", ";", "E", "=", "<ISA_LIT>16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "switch", "(", "<ISA_LIT>16Expr", "->", "getKind", "(", ")", ")", "{", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "<NUM_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "switch", "(", "<ISA_LIT>16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16"], "ground_truth": [":"], "File": "ARMMCCodeEmitter28", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1331, "Length": 216, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "V2DImode", ")", "{", "if", "(", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "false", ";", "if", "(", "zero_constant", "(", "op", ",", "mode", ")", ")", "return", "true", ";", "if", "(", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "mode", "==", "V1TImode", ")", "return", "false", ";", "step", "=", "GET_MODE_NUNITS", "(", "mode", ")", "/"], "ground_truth": ["<NUM_LIT>", ";"], "File": "rs60005", "Func": "easy_altivec_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1332, "Length": 103, "Cover_Rate": 0.412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ValueEnumerator", "::", "EnumerateAttributes", "(", "AttributeList", "PAL", ")", "{", "if", "(", "PAL", ".", "isEmpty", "(", ")", ")", "return", ";", "unsigned", "&", "Entry", "=", "AttributeListMap", "[", "PAL", "]", ";", "if", "(", "Entry", "==", "<NUM_LIT>", ")", "{", "AttributeLists", ".", "push_back", "(", "PAL", ")", ";", "Entry", "=", "AttributeLists", ".", "size", "(", ")", ";", "}", "for", "(", "unsigned", "i", ":", "PAL", ".", "indexes"], "ground_truth": ["(", ")", ")", "{"], "File": "DXILValueEnumerator", "Func": "EnumerateAttributes", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1333, "Length": 63, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int32_t", "ImmValue", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "loadImmediate", "(", "ImmValue", ",", "ATReg", ",", "<STR_LIT>", ",", "true", ",", "false"], "ground_truth": [",", "IDLoc", ",", "Out", ",", "STI", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "expandMulImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1334, "Length": 62, "Cover_Rate": 0.37575757575757573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "matchAsInsertPS", "=", "[", "&", "]", "(", "SDValue", "VA", ",", "SDValue", "VB", ",", "ArrayRef", "<", "int", ">", "CandidateMask", ")", "{", "unsigned", "ZMask", "=", "<NUM_LIT>", ";", "int", "VADstIndex", "=", "-", "<NUM_LIT>", ";", "int", "VBDstIndex", "=", "-", "<NUM_LIT>", ";", "bool", "VAUsedInPlace", "=", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "{", "ZMask", "|=", "<NUM_LIT>", "<<", "i", ";", "continue", ";", "}", "if", "(", "i", "==", "CandidateMask", "[", "i", "]", ")", "{", "VAUsedInPlace", "=", "true", ";", "continue", ";", "}", "if", "(", "VADstIndex", ">=", "<NUM_LIT>", "||", "VBDstIndex", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CandidateMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "VADstIndex", "=", "i", ";", "}", "else", "{", "VBDstIndex", "="], "ground_truth": ["i", ";"], "File": "X86ISelLowering (2)8", "Func": "matchVectorShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1335, "Length": 168, "Cover_Rate": 0.4540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>BSel", "("], "ground_truth": [")", ";"], "File": "TLCS900BranchSelector", "Func": "createTLCS900BranchSelectionPass", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1336, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "riscv_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "<NUM_LIT>"], "ground_truth": [")", "return", "const0_rtx", ";"], "File": "riscv", "Func": "riscv_return_addr", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1337, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "mips_arg_info", "info", ";", "if", "(", "(", "f", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "mode", "=", "SFmode", ";", "else", "if", "(", "(", "f", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "mode", "=", "DFmode", ";", "else", "gcc_unreachable", "(", ")", ";", "mips_get_arg_info", "(", "&", "info", ",", "&", "cum", ",", "mode", ",", "NULL", ",", "true", ")", ";", "gparg", "=", "mips_arg_regno", "(", "&", "info", ",", "false", ")", ";", "fparg", "=", "mips_arg_regno", "(", "&", "info", ",", "true", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "mips_output_32bit_xfer", "(", "direction", ",", "gparg", ",", "fparg", ")", ";", "else", "mips_output_64bit_xfer", "(", "direction", ",", "gparg", ",", "fparg", ")", ";", "mips_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "cum", ")", ","], "ground_truth": ["mode", ",", "NULL", ",", "true", ")", ";"], "File": "mips4", "Func": "mips_output_args_xfer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1338, "Length": 113, "Cover_Rate": 0.6569767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "TARGET_RTD", "&&", "(", "!", "fundecl", "||", "TREE_CODE", "(", "fundecl", ")", "!=", "IDENTIFIER_NODE", ")", "&&", "(", "!"], "ground_truth": ["stdarg_p", "(", "funtype", ")", ")", ")", "?", "(", "HOST_WIDE_INT", ")", "size", ":", "<NUM_LIT>", ")", ";"], "File": "m68k", "Func": "m68k_return_pops_args", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1339, "Length": 34, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*"], "ground_truth": ["Fixup", ")", "const", "{"], "File": "SICMCExpr", "Func": "evaluateAsRelocatableImpl", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1340, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::"], "ground_truth": ["create<ISA_LIT>NoRecursePass", "(", ")", "{"], "File": "MOSNoRecurse", "Func": "createMOSNoRecursePass", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1341, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "<STR_LIT>", ")", ")", "return", ";", "InstructionCost", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ">", "Operands", "(", "I", ".", "operand_values", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Cost", "<<", "<STR_LIT>", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true"], "ground_truth": [";"], "File": "RISCVTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1342, "Length": 215, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "{", "if", "(", "Mask", "!=", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "<NUM_LIT>", "||", "(", "Mask", "!=", "<NUM_LIT>", "&&", "ValLow", ">", "<NUM_LIT>", ")", "||", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Mask", "&", "<NUM_LIT>", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMDisassembler23", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1343, "Length": 124, "Cover_Rate": 0.36257309941520466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "op", ";", "if", "(", "SUBREG_P", "(", "tmp", ")", ")", "tmp", "=", "SUBREG_REG", "(", "tmp", ")", ";", "if", "(", "REG_P", "(", "tmp", ")", "&&", "REGNO", "(", "tmp", ")", ">="], "ground_truth": ["FIRST_PSEUDO_REGISTER", ")", "{"], "File": "alpha", "Func": "resolve_reload_operand", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1344, "Length": 34, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addUnpredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1345, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "emitFrameOffset", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "StackOffset", "Offset", ",", "const", "TargetInstrInfo", "*", "TII", ",", "MachineInstr", "::", "MIFlag", "Flag", ",", "bool", "SetNZCV", ",", "bool", "NeedsWinCFI", ",", "bool", "*", "HasWinCFI", ")", "{", "int64_t", "Bytes"], "ground_truth": [";"], "File": "AArch64InstrInfo112", "Func": "emitFrameOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1346, "Length": 52, "Cover_Rate": 0.32298136645962733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2RFEOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1347, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingMembers", "=", "State", ".", "getPendingLocs", "(", ")", ";", "if", "(", "!", "ArgFlags", ".", "isSplit", "(", ")", "&&", "PendingMembers", ".", "empty", "(", ")", ")", "return", "false", ";", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Indirect", ";", "PendingMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "if", "(", "!", "ArgFlags", ".", "isSplitEnd", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "Reg", "?", "<NUM_LIT>", ":", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "Reg", ")", "It", ".", "convertToReg", "(", "Reg", ")", ";", "else", "It", ".", "convertToMem", "(", "Offset", ")", ";", "State", ".", "addLoc", "(", "It"], "ground_truth": [")", ";"], "File": "SystemZCallingConv8", "Func": "CC_SystemZ_I128Indirect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1348, "Length": 135, "Cover_Rate": 0.7377049180327869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2q_lane_f32", "(", "const", "float32_t", "*", "__a", ",", "float32x4x2_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "float32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "float32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev4sf", "(", "(", "const", "__builtin_neon_sf", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "neon_vld2q_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1349, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ")", ";", "MVT", "IntegerVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntegerVT", ",", "Src", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", "<=", "<STR_LIT>", "&&", "SrcVT", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "return", "Op", ";", "}", "SDValue", "ValueToStore", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "Size", ",", "Size", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "::", "getFixedStack"], "ground_truth": ["(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1350, "Length": 288, "Cover_Rate": 0.6180257510729614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MemVT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "LD", "->", "isVolatile", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ",", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "("], "ground_truth": [")", "}", ",", "MemVT", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1351, "Length": 90, "Cover_Rate": 0.46632124352331605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_fmadd_ps", "(", "__m256", "__A", ",", "__mmask8", "__U", ",", "__m256", "__B", ",", "__m256", "__C", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vfmaddps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")"], "ground_truth": ["__B", ",", "(", "__v8sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_fmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1352, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rt", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1353, "Length": 69, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FuncOp", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Subtarget", ".", "getReturnOpcode", "(", ")", ")", ")", ".", "add", "(", "predOps", "("], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "ARMBaseInstrInfo127", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1354, "Length": 143, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegKind", "(", ")"], "ground_truth": ["||", "isInlinableImm", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1355, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "Opcode", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "Opcode", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Inst"], "ground_truth": [".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "RISCVAsmParser", "Func": "emitVMSGE", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1356, "Length": 177, "Cover_Rate": 0.455012853470437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "usesPICBase", "(", ")", ")", "{", "MCSymbol", "*", "RelocSymbol", "=", "<ISA_LIT>FI", "->", "getPICOffsetSymbol", "(", ")", ";", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "RelocSymbol", ")", ";", "const", "MCExpr", "*", "OffsExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "OffsExpr", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "return", ";", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "MCSectionSubPair", "Current", "=", "OutStreamer", ".", "getCurrentSection", "(", ")", ";", "const", "MCSectionELF", "*", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "OutStreamer", ".", "EmitLabel", "("], "ground_truth": ["CurrentFnSym", ")", ";"], "File": "PPCAsmPrinter116", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1357, "Length": 188, "Cover_Rate": 0.5193370165745856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "zero", "=", "v4sf_const0", ";", "}", "else", "{", "dest_vecmode", "=", "V2DFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V2DFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "}", "src", "=", "gen_rtx_VEC_DUPLICATE", "(", "dest_vecmode", ",", "src", ")", ";", "src", "=", "gen_rtx_VEC_MERGE", "(", "dest_vecmode", ",", "src", ",", "zero", ",", "GEN_INT", "(", "HOST_WIDE_INT_1U", ")", ")", ";", "rtx", "vec", "=", "gen_reg_rtx", "(", "dest_vecmode", ")", ";", "set", "=", "gen_rtx_SET", "(", "vec", ",", "src", ")", ";", "set_insn", "=", "emit_insn_before", "(", "set", ",", "insn", ")", ";", "df_insn_rescan", "(", "set_insn", ")", ";", "if", "(", "cfun", "->", "can_throw_non_call_exceptions", ")", "{", "rtx", "note", "=", "find_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "if", "(", "note", ")", "{", "control_flow_insns", ".", "safe_push", "(", "set_insn", ")", ";", "add_reg_note", "(", "set_insn", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "src", "=", "gen_rtx_SUBREG", "(", "dest_mode", ",", "vec", ",", "<NUM_LIT>", ")", ";", "set", "=", "gen_rtx_SET", "(", "dest"], "ground_truth": [",", "src", ")", ";"], "File": "i386-features1", "Func": "FOR_BB_INSNS", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1358, "Length": 146, "Cover_Rate": 0.512280701754386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "auto", "&", "TLOFELF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileELF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoELF", "&", "MMIELF", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoELF", ">", "(", ")", ";", "MachineModuleInfoELF", "::", "SymbolListTy", "Stubs", "=", "MMIELF", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getDataRelSection", "(", ")", ")", ";", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "("], "ground_truth": [")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "SystemZAsmPrinter9", "Func": "EmitEndOfAsmFile", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1359, "Length": 104, "Cover_Rate": 0.6540880503144654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "VT1", ".", "getSizeInBits", "(", ")", ">"], "ground_truth": ["VT2", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "MSP430ISelLowering (2)", "Func": "isTruncateFree", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1360, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Reg", "=", "matchRegisterByNumber", "(", "IntVal", ",", "<STR_LIT>", ")", ";", "<ISA_LIT>Operand", "*", "Op", "=", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "Op", "->", "setRegKind", "(", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "Op", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser16", "Func": "parseHI32DSP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1361, "Length": 68, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AsmParser", ".", "useOddSPReg", "(", ")", "&&", "RegIdx", ".", "Index", "&", "<NUM_LIT>", ")", "AsmParser", ".", "getParser", "(", ")", ".", "printError"], "ground_truth": ["(", "StartLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addFGR32AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1362, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isABI_N64", "(", ")", "const", "{", "return", "ABI", ".", "IsN64"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "isABI_N64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1363, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "CurDAG", "->", "getDataLayout", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "if", "(", "FI", "==", "<NUM_LIT>", "||", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "ScalableVector", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "DL", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "MemVT", "==", "EVT", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "AArch64ISelDAGToDAG47", "Func": "SelectAddrModeIndexedSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1364, "Length": 117, "Cover_Rate": 0.31451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "OrigMask", "=", "SVOp", "->", "getMask", "(", ")", ";", "int", "MaskStorage", "[", "<NUM_LIT>", "]", "=", "{", "OrigMask", "[", "<NUM_LIT>", "]", ",", "OrigMask", "[", "<NUM_LIT>", "]", ",", "OrigMask", "[", "<NUM_LIT>", "]", ",", "OrigMask", "[", "<NUM_LIT>", "]", ",", "OrigMask", "[", "<NUM_LIT>", "]", ",", "OrigMask", "[", "<NUM_LIT>", "]", ",", "OrigMask", "[", "<NUM_LIT>", "]", ",", "OrigMask", "[", "<NUM_LIT>", "]", "}", ";", "MutableArrayRef", "<", "int", ">", "Mask", "(", "MaskStorage", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "OrigMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "auto", "isV1", "=", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ";", "(", "void", ")", "isV1", ";", "auto", "isV2", "=", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ";", "int", "NumV2Inputs", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "isV2", ")", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "isV1", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")"], "ground_truth": ["return", "Shift", ";"], "File": "X86ISelLowering148", "Func": "lowerV8I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1365, "Length": 387, "Cover_Rate": 0.53601108033241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ar_arp", ")", "{", "return", "<STR_LIT>", "+", "std", "::", "to_string", "(", "(", "(", "ar_arp", "->", "arp", "[", "a", ".", "Index", "(", ")", "]"], "ground_truth": [">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ";"], "File": "disassembler", "Func": "DsmArpRnj", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1366, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUAsmParser", "::", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseSLC", "(", "OperandVector"], "ground_truth": ["&", "Operands", ")", "{"], "File": "AMDGPUAsmParser18", "Func": "parseSLC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1367, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCGNodes", "&", "getNodes", "(", ")"], "ground_truth": ["{"], "File": "PatmosCallGraphBuilder", "Func": "getNodes", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1368, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "Thumb2RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1369, "Length": 64, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VPTBlock", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "VPST", "=", "std", "::", "make_unique", "<", "PredicatedMI"], "ground_truth": [">", "(", "MI", ",", "Preds", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "VPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1370, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "packCmovGroup", "(", "MachineInstr", "*", "First", ",", "MachineInstr", "*", "Last", ")", "{", "assert", "(", "<STR_LIT>", "(", "Last", "->", "getOpcode", "(", ")", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DBGInstructions", ";", "for", "(", "auto", "I", "=", "First", "->", "getIterator", "(", ")", ",", "E", "=", "Last", "->", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "DBGInstructions", "."], "ground_truth": ["push_back", "(", "&", "*", "I", ")", ";"], "File": "X86CmovConversion1", "Func": "packCmovGroup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1371, "Length": 82, "Cover_Rate": 0.6890756302521008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "pattern3_xpp", "(", "StackFixup", "&", "Rv", ",", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "pattern2_pp", "(", "Rv", ",", "j", ",", "k", ")", ";", "XchgPairCorrector", "CorrectI", "(", "i", ",", "<NUM_LIT>", ")", ";", "CorrectI", "(", "j", ")"], "ground_truth": ["(", "k", ")", ";"], "File": "TVMStackPatterns", "Func": "pattern3_xpp", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1372, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BitcodeWriter", "::", "writeDISubrange", "(", "const", "DISubrange", "*", "N", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Record", ",", "unsigned", "Abbrev", ")", "{", "Record", ".", "push_back", "(", "N", "->", "isDistinct", "("], "ground_truth": [")", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeDISubrange", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1373, "Length": 32, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "assert", "(", "(", "(", "FrameReg", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "FrameReg", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "("], "ground_truth": [")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1374, "Length": 97, "Cover_Rate": 0.485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GA", "->", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "GA", "->", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "VT", ","], "ground_truth": ["GA", "->", "getOffset", "(", ")", ")", ")", ";"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1375, "Length": 65, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "MCPhysReg", ">", "<ISA_LIT>ABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{", "if", "(", "IsCheriPureCap", "(", ")", ")", "return", "{", "}", ";", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";", "if", "(", "IsN32", "(", ")", "||", "IsN64", "(", ")", ")", "return", "makeArrayRef", "("], "ground_truth": ["<ISA_LIT>64IntRegs", ")", ";"], "File": "MipsABIInfo10", "Func": "GetByValArgRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1376, "Length": 49, "Cover_Rate": 0.8909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3_dup_s32", "(", "const", "int32_t", "*", "__a", ")", "{", "union", "{", "int32x2x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv2si", "(", "(", "const", "__builtin_neon_si", "*"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld3_dup_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1377, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode2", ")", ")", "return", "false", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode1", ")", ")", "return", "SCALAR_FLOAT_MODE_P", "(", "mode2", ")", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode2", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_CC", ")", "return", "GET_MODE_CLASS", "(", "mode2", ")"], "ground_truth": ["==", "MODE_CC", ";"], "File": "rs60007", "Func": "rs6000_modes_tieable_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1378, "Length": 50, "Cover_Rate": 0.37593984962406013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "("], "ground_truth": [")", ";"], "File": "rvexISelDAGToDAG", "Func": "getInstrInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1379, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")"], "ground_truth": ["/", "UNITS_PER_WORD", ")", ";"], "File": "msp4302", "Func": "msp430_hard_regno_nregs", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1380, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Op2", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Select", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "CC", ",", "Op1", ",", "Op2", ",", "VL", ")", ";", "return", "convertFromScalableVector", "(", "VT", ",", "Select", ","], "ground_truth": ["DAG", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerFixedLengthVectorSelectToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1381, "Length": 105, "Cover_Rate": 0.5965909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT"], "ground_truth": ["==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTPOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1382, "Length": 34, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddq_s64", "(", "int64x2_t", "__a", ","], "ground_truth": ["int64x2_t", "__b", ")", "{"], "File": "arm", "Func": "neon_vaddq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1383, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TLI", "->", "getPointerTy", "(", ")", ".", "getSizeInBits", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "StructTyID", ")", "||", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "TLI", ",", "Ty", ",", "vtparts", ")", ";", "unsigned", "totalsz", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "vtparts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "elems", "=", "<NUM_LIT>", ";", "EVT", "elemtype", "=", "vtparts", "[", "i", "]", ";", "if", "(", "vtparts", "[", "i", "]", ".", "isVector", "(", ")", ")", "{", "elems", "=", "vtparts", "[", "i", "]", ".", "getVectorNumElements", "(", ")", ";", "elemtype", "=", "vtparts", "[", "i", "]", ".", "getVectorElementType", "(", ")", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "elems", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "unsigned", "sz", "=", "elemtype", ".", "getSizeInBits", "(", ")", ";", "if", "(", "elemtype", ".", "isInteger", "(", ")", "&&", "(", "sz", "<", "<NUM_LIT>", ")", ")", "sz", "=", "<NUM_LIT>", ";", "totalsz", "+=", "sz", "/", "<NUM_LIT>", ";", "}", "}", "unsigned", "retAlignment", "=", "<NUM_LIT>", ";", "if", "(", "!", "llvm", "::", "getAlign", "(", "*", "F", ",", "<NUM_LIT>", ",", "retAlignment", ")", ")", "retAlignment", "=", "TD", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "retAlignment", "<<", "<STR_LIT>", "<<", "totalsz", "<<", "<STR_LIT>", ";", "}", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "TLI", ",", "Ty", ",", "vtparts", ")", ";", "unsigned", "idx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "vtparts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "elems", "=", "<NUM_LIT>", ";", "EVT", "elemtype", "=", "vtparts", "[", "i", "]", ";", "if", "(", "vtparts", "[", "i", "]", ".", "isVector", "(", ")", ")", "{", "elems", "=", "vtparts", "[", "i", "]", ".", "getVectorNumElements", "(", ")", ";", "elemtype", "=", "vtparts", "[", "i"], "ground_truth": ["]", ".", "getVectorElementType", "(", ")", ";"], "File": "NVPTXAsmPrinter68", "Func": "printReturnValStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1384, "Length": 349, "Cover_Rate": 0.5702614379084967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ProfitableArch", "=", "Subtarget", "->", "isCortexA57", "(", ")", ";", "return", "ProfitableArch", "&&", "!", "Subtarget"], "ground_truth": ["->", "requiresStrictAlign", "(", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "enableNarrowLdMerge", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1385, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "Vec", ".", "hasOneUse", "(", ")", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "SIISelLowering43", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1386, "Length": 104, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_pic_register_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "VALUE", "&&", "CSELIB_VAL_PTR", "(", "x", ")", ")", "return", "(", "pic_offset_table_rtx", "&&", "rtx_equal_for_cselib_p", "(", "x", ",", "pic_offset_table_rtx", ")", ")", ";", "else", "if", "(", "!", "REG_P", "(", "x", ")"], "ground_truth": [")", "return", "false", ";"], "File": "i3864", "Func": "ix86_pic_register_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1387, "Length": 46, "Cover_Rate": 0.42990654205607476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "EnableRegisterScavenging", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "return", "Reserved"], "ground_truth": [";"], "File": "PPCRegisterInfo65", "Func": "getReservedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1388, "Length": 106, "Cover_Rate": 0.5047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ">", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ContainerVT", "=", "VT", ";", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "ContainerVT", "=", "getSVEContainerType", "(", "ContainerVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "ContainerVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "VT", ")", "}", ";", "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "LoadChain", "=", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", "&&", "(", "VT", "!=", "ContainerVT", ")", ")", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Load", ",", "LoadChain"], "ground_truth": ["}", ",", "DL", ")", ";"], "File": "AArch64ISelLowering169", "Func": "performLDNF1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1389, "Length": 164, "Cover_Rate": 0.8078817733990148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MULT", ":", "if", "(", "index", ")", "return", "<NUM_LIT>", ";", "index", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "scale_rtx", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TP", "&&", "TARGET_TLS_DIRECT_SEG_REFS", "&&", "seg", "==", "SEG_DEFAULT", ")", "seg", "=", "TARGET_64BIT", "?", "SEG_FS", ":", "SEG_GS", ";", "else", "return", "<NUM_LIT>", ";", "break", ";", "case", "REG", ":", "case", "SUBREG", ":", "if", "(", "!", "base", ")", "base", "=", "op", ";", "else", "if", "(", "!", "index", ")", "index", "=", "op", ";", "else", "return", "<NUM_LIT>", ";", "break", ";", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "if", "(", "disp", ")", "return", "<NUM_LIT>", ";", "disp", "=", "op", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "}", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "MULT", ")", "{", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "scale_rtx", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "ASHIFT", ")", "{", "rtx", "tmp", ";", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "tmp", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "tmp", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "scale", "=", "INTVAL", "(", "tmp", ")", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "scale", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "scale", "=", "<NUM_LIT>", "<<", "scale", ";", "retval", "=", "-", "<NUM_LIT>", ";", "}", "else", "disp", "=", "addr", ";", "if", "(", "scale_rtx", ")", "{", "if", "(", "GET_CODE", "(", "scale_rtx", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "scale", "=", "INTVAL", "(", "scale_rtx", ")", ";", "}", "base_reg", "=", "base", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", "?", "SUBREG_REG", "(", "base", ")", ":", "base", ";", "index_reg", "=", "index", "&&", "GET_CODE", "(", "index", ")", "==", "SUBREG", "?", "SUBREG_REG", "(", "index", ")", ":", "index", ";", "if", "(", "base_reg", "&&", "index_reg", "&&", "scale", "==", "<NUM_LIT>", "&&", "(", "index_reg", "==", "arg_pointer_rtx", "||", "index_reg", "==", "frame_pointer_rtx", "||", "(", "REG_P", "(", "index_reg", ")", "&&", "REGNO", "(", "index_reg", ")", "==", "STACK_POINTER_REGNUM", ")", ")", ")", "{", "rtx", "tmp", ";", "tmp", "=", "base", ",", "base", "=", "index", ",", "index", "=", "tmp", ";", "tmp", "=", "base_reg", ",", "base_reg", "=", "index_reg", ",", "index_reg", "=", "tmp", ";", "}", "if", "(", "(", "base_reg", "==", "hard_frame_pointer_rtx", "||", "base_reg", "==", "frame_pointer_rtx", "||", "base_reg", "==", "arg_pointer_rtx", ")", "&&", "!"], "ground_truth": ["disp", ")", "disp", "=", "const0_rtx", ";"], "File": "i3863", "Func": "ix86_decompose_address", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1390, "Length": 386, "Cover_Rate": 0.5602322206095791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1_lanev2di", "(", "(", "__builtin_neon_di", "*", ")", "__a", ",", "(", "int64x2_t"], "ground_truth": [")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst1q_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1391, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "last_insn_address", "=", "<NUM_LIT>", ";", "const", "int", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "TARGET_ADDRESSES", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "INSN_ADDRESSES", "(", "uid", ")", ",", "INSN_ADDRESSES", "(", "uid", ")", "-", "last_insn_address", ")", ";", "last_insn_address", "=", "INSN_ADDRESSES", "(", "uid"], "ground_truth": [")", ";"], "File": "h8300", "Func": "final_prescan_insn", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1392, "Length": 46, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev8bf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i"], "ground_truth": [";"], "File": "arm", "Func": "neon1_vld3q_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1393, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "targetm", ".", "target_option", ".", "pragma_parse", "=", "arm_pragma_target_parse", ";", "targetm", ".", "resolve_overloaded_builtin", "="], "ground_truth": ["arm_resolve_overloaded_builtin", ";"], "File": "arm-c", "Func": "arm_register_target_pragmas", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1394, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "("], "ground_truth": ["getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "VEAsmPrinter1", "Func": "LLVMInitializeVEAsmPrinter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1395, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGOTPLDpc", "(", "MachineInstr", "&", "Instr", ")", "{", "if", "(", "Instr", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "LoadedAddressReg", "=", "Instr", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "PPCPreEmitPeephole10", "Func": "isGOTPLDpc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1396, "Length": 33, "Cover_Rate": 0.38823529411764707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Num", "=", "Desc", ".", "getNumImplicitUses", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "Desc", ".", "ImplicitUses", "[", "i", "]", ";", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Reg", ";", "default", ":", "break", ";", "}", "}", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "AMDGPUAsmParser14", "Func": "findImplicitSGPRReadInVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1397, "Length": 61, "Cover_Rate": 0.6224489795918368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V8HImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv8hidi", ";", "case", "V2SImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv2sidi", ";", "case", "V4SImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv4sidi", ";", "case", "V2DImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv2didi", ";", "case", "V2DFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpv2dfdi", ";", "default", ":", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "aarch643", "Func": "aarch64_constant_pool_reload_icode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1398, "Length": 36, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag"], "ground_truth": ["(", "*", "this", ")", ")", ";"], "File": "SPUTargetMachine1", "Func": "addInstSelector", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1399, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "HexagonExpandPredSpillCode", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1400, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtph_epi64", "(", "__m512i", "__A", ",", "__mmask8", "__B", ","], "ground_truth": ["__m128h", "__C", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtph_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1401, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAnyImm0", "(", "SDValue", "&", "N", ",", "SDValue", "&", "R", ")", "{", "return", "SelectAnyImmediate", "(", "N", ",", "R", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "HexagonISelDAGToDAG10", "Func": "SelectAnyImm0", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1402, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "SVOp", "->", "getDebugLoc", "(", ")", ";", "MVT", "VT", "=", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "MaskValue", "=", "<NUM_LIT>", ";", "unsigned", "NumLanes", "=", "(", "NumElems", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "NumElemsInLane", "=", "NumElems", "/", "NumLanes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemsInLane", ";", "++", "i", ")", "{", "int", "SndLaneEltIdx", "=", "(", "NumLanes", "==", "<NUM_LIT>", ")", "?", "SVOp", "->", "getMaskElt"], "ground_truth": ["(", "i", "+", "NumElemsInLane", ")", ":", "-", "<NUM_LIT>", ";"], "File": "X86ISelLowering116", "Func": "LowerVECTOR_SHUFFLEtoBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1403, "Length": 148, "Cover_Rate": 0.36724565756823824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "tree", "size", "=", "DECL_SIZE_UNIT", "(", "decl", ")", ";", "nvptx_assemble_decl_begin", "(", "file", ",", "name", ",", "section_for_decl", "(", "decl", ")", ",", "TREE_TYPE", "(", "decl", ")", ",", "size", "?", "tree_to_shwi", "(", "size", ")", ":", "<NUM_LIT>", ","], "ground_truth": ["DECL_ALIGN", "(", "decl", ")", ",", "true", ")", ";"], "File": "nvptx", "Func": "nvptx_assemble_undefined_decl", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 1404, "Length": 48, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ReturningBlocks", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "UnreachableBlocks", ";", "BasicBlock", "*", "DummyReturnBB", "=", "nullptr", ";", "bool", "InsertExport", "=", "false", ";", "for", "(", "BasicBlock", "*", "BB", ":", "PDT", ".", "getRoots", "(", ")", ")", "{", "if", "(", "isa", "<", "ReturnInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "ReturningBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "isa", "<", "UnreachableInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "UnreachableBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", "&&", "RetTy", "->", "isVoidTy", "(", ")", ")", "{", "InsertExport", "=", "true", ";", "}", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "<STR_LIT>", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "AMDGPUUnifyDivergentExitNodes18", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1405, "Length": 366, "Cover_Rate": 0.5692068429237948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddhn_s16", "(", "int16x8_t", "__a", ",", "int16x8_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vaddhn_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1406, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vsublsv4hi", "("], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vsubl_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1407, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "treg", "=", "avr_hregs_split_reg", "(", "&", "set", ")", ";", "if", "(", "treg", "<", "<NUM_LIT>", ")", "treg", "=", "AVR_TMP_REGNO", ";", "cfun", "->", "machine", "->", "gasisr", ".", "regno", "=", "treg", ";", "cfun", "->", "machine", "->", "stack_usage", "+=", "<NUM_LIT>", "+", "(", "treg", "!=", "AVR_TMP_REGNO", ")", ";", "emit_insn", "(", "gen_gasisr", "(", "GEN_INT", "(", "GASISR_Prologue", ")", ",", "GEN_INT", "(", "treg", ")", ")", ")", ";", "}", "else", "{", "emit_push_byte", "(", "AVR_ZERO_REGNO", ",", "true", ")", ";", "emit_push_byte", "(", "AVR_TMP_REGNO", ",", "true", ")", ";", "emit_push_sfr", "(", "sreg_rtx", ",", "false", ",", "false", ",", "AVR_TMP_REGNO", ")", ";", "emit_move_insn", "(", "zero_reg_rtx", ",", "const0_rtx", ")", ";", "emit_use", "(", "zero_reg_rtx", ")", ";", "}", "if", "(", "AVR_HAVE_RAMPD", ")", "emit_push_sfr", "(", "rampd_rtx", ",", "false", ",", "true", ",", "treg", ")", ";", "if", "(", "AVR_HAVE_RAMPX", "&&", "TEST_HARD_REG_BIT", "(", "set", ",", "REG_X", ")", "&&", "TEST_HARD_REG_BIT", "(", "set"], "ground_truth": [",", "REG_X", "+", "<NUM_LIT>", ")", ")", "{"], "File": "avr", "Func": "avr_expand_prologue", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1408, "Length": 135, "Cover_Rate": 0.3901734104046243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vcmpgefp", "(", "(", "vector", "float", ")", "a1", ",", "(", "vector", "float"], "ground_truth": [")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_cmpge", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1409, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "seh", "->", "after_prologue", "=", "true", ";", "fputs", "(", "<STR_LIT>", ","], "ground_truth": ["f", ")", ";"], "File": "winnt", "Func": "i386_pe_seh_end_prologue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1410, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RB0", "==", "<STR_LIT>", "||", "RB1", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "return", "regBankUnion", "(", "RB0", ","], "ground_truth": ["RB1", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "regBankBoolUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1411, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_JUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL_PLT", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64", ";", "case", "FK_Data_Add_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD8", ";", "case", "FK_Data_Add_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD16", ";", "case", "FK_Data_Add_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD32", ";", "case", "FK_Data_Add_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD64", ";", "case", "FK_Data_Add_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SET6", ";", "case", "FK_Data_Sub_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB8", ";", "case", "FK_Data_Sub_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB16", ";", "case", "FK_Data_Sub_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB32", ";", "case", "FK_Data_Sub_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB64", ";", "case", "FK_Data_Sub_6b", ":", "return", "ELF", "::", "R_<ISA_LIT>_SUB6", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TPREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF"], "ground_truth": ["::", "R_<ISA_LIT>_TPREL_ADD", ";"], "File": "RISCVELFObjectWriter1", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1412, "Length": 222, "Cover_Rate": 0.5796344647519582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lane", "=", "lane", ">=", "half_elts", "?", "lane", "-", "half_elts", ":", "lane", "+", "half_elts", ";", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "GEN_INT", "(", "lane", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>"], "ground_truth": [",", "INSN_UID", "(", "insn", ")", ")", ";"], "File": "powerpcspe", "Func": "adjust_splat", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1413, "Length": 57, "Cover_Rate": 0.504424778761062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SelectStore", "(", "const", "Instruction", "*", "I", ")", "{", "const", "StoreInst", "*", "S", "=", "cast", "<", "StoreInst", ">", "(", "I", ")", ";", "if", "(", "S", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "const", "Value", "*", "Val", "=", "S", "->", "getValueOperand", "(", ")", ";", "const", "Value", "*", "Ptr", "=", "S", "->", "getPointerOperand", "(", ")", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "S", "->", "getAlignment", "(", ")", ";", "unsigned", "ABIAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "Val", "->", "getType", "(", ")", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "ABIAlignment", ";", "bool", "Aligned", "="], "ground_truth": ["Alignment", ">=", "ABIAlignment", ";"], "File": "X86FastISel (2)1", "Func": "X86SelectStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1414, "Length": 119, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "for", "(", "unsigned", "Op", "=", "<NUM_LIT>", ";", "Op", "<", "<STR_LIT>", ";", "++", "Op", ")", "{", "switch", "(", "Op", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "setOperationAction", "(", "Op", ",", "VT", ",", "Custom", ")", ";", "break", ";", "default", ":", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";", "break", ";", "}", "}", "}", "for", "(", "MVT", "Vec64", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "Vec64", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "Vec64", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "Vec64", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "Vec64", ",", "<STR_LIT>", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFlatAddressSpace", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom"], "ground_truth": [")", ";"], "File": "SIISelLowering101", "Func": "SITargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1415, "Length": 510, "Cover_Rate": 0.32136105860113423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OW", "->", "Write32"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "TeeRISCAsmBackend", "Func": "writeNopData", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1416, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Signed", "&&", "isPow2Splat", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SplatVal", ",", "Negated", ")", ")", "{", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "SDValue", "Op1", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op2", "=", "DAG", ".", "getTargetConstant", "(", "Log2_64", "(", "SplatVal", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Pg", "=", "getPredicateForFixedLengthVector", "(", "DAG", ",", "dl", ",", "VT", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ContainerVT", ",", "Pg", ",", "Op1", ",", "Op2", ")", ";", "if", "(", "Negated", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "Res", ")", ";", "return", "convertFromScalableVector", "(", "DAG", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "PredOpcode", ")", ";", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "EVT", "HalfVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "FixedWidenedVT", "=", "HalfVT", ".", "widenIntegerVectorElementType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "ScalableWidenedVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "FixedWidenedVT", ")", ";", "EVT", "WidenedVT", "=", "VT", ".", "widenIntegerVectorElementType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WidenedVT", ")", ")", "{", "unsigned", "ExtendOpcode", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOpcode", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOpcode", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "WidenedVT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Div", ")", ";", "}", "SDValue", "Op0", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "UnpkLo", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UnpkHi", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Op0Lo", "=", "DAG", ".", "getNode", "(", "UnpkLo", ",", "dl", ",", "ScalableWidenedVT", ",", "Op0", ")", ";", "SDValue", "Op1Lo", "=", "DAG", ".", "getNode", "(", "UnpkLo", ",", "dl", ",", "ScalableWidenedVT", ",", "Op1", ")", ";", "SDValue", "Op0Hi", "=", "DAG", ".", "getNode", "(", "UnpkHi", ",", "dl", ",", "ScalableWidenedVT", ",", "Op0", ")", ";", "SDValue", "Op1Hi", "=", "DAG", ".", "getNode", "(", "UnpkHi", ",", "dl", ",", "ScalableWidenedVT", ",", "Op1", ")", ";", "Op0Lo", "=", "convertFromScalableVector", "(", "DAG", ",", "FixedWidenedVT", ",", "Op0Lo", ")", ";", "Op1Lo", "=", "convertFromScalableVector", "(", "DAG", ",", "FixedWidenedVT", ",", "Op1Lo"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering69", "Func": "LowerFixedLengthVectorIntDivideToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1417, "Length": 461, "Cover_Rate": 0.6839762611275965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrImm", "(", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue"], "ground_truth": ["&", "Base", ")", "{"], "File": "PPCISelDAGToDAG (2)2", "Func": "SelectAddrImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1418, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "FoldMaskedShiftToScaledMask", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N", ",", "uint64_t", "Mask", ",", "SDValue", "Shift", ",", "SDValue", "X", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ")", "{", "if", "(", "Shift", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", "||", "!", "Shift", ".", "hasOneUse", "(", ")", ")", "return", "true", ";", "unsigned", "ShiftAmt", "=", "Shift", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShiftAmt", "!=", "<NUM_LIT>", "&&", "ShiftAmt", "!=", "<NUM_LIT>", "&&", "ShiftAmt", "!=", "<NUM_LIT>", ")", "return", "true", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewMask", "=", "DAG", ".", "getConstant", "(", "Mask", ">>", "ShiftAmt", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewMask", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewAnd", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewMask", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewAnd", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewShift", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "("], "ground_truth": ["N", ",", "NewShift", ")", ";"], "File": "X86ISelDAGToDAG110", "Func": "FoldMaskedShiftToScaledMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1419, "Length": 206, "Cover_Rate": 0.8956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "getJumpTableEncoding", "(", ")"], "ground_truth": ["const", "{"], "File": "PatmosISelLowering", "Func": "getJumpTableEncoding", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1420, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn_set", ";", "rtx", "dep_set", ";", "int", "timings", ";", "if", "(", "!", "TARGET_AM33", ")", "return", "<NUM_LIT>", ";", "insn_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "insn_set", ")", "return", "cost", ";", "dep_set", "=", "single_set", "(", "dep", ")", ";", "if", "(", "!", "dep_set", ")", "return", "cost", ";", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "set_is_load_p", "(", "dep_set", ")", "&&", "set_is_store_p", "(", "insn_set", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "else", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "!", "set_is_store_p", "(", "insn_set", ")", "&&", "!", "JUMP_P", "(", "insn", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "==", "MODE_FLOAT", ")", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_AM33_2", ")"], "ground_truth": ["return", "cost", ";"], "File": "mn103004", "Func": "mn10300_adjust_sched_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1421, "Length": 124, "Cover_Rate": 0.5321888412017167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "*", "loc", "=", "*", "iter", ";", "if", "(", "MEM_P", "(", "*", "loc", ")", ")", "{", "loongarch_rewrite_small_data_1", "(", "&", "XEXP", "(", "*", "loc", ",", "<NUM_LIT>", ")", ")", ";", "iter", ".", "skip_subrtxes", "("], "ground_truth": [")", ";"], "File": "loongarch", "Func": "loongarch_rewrite_small_data_1", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1422, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>"], "ground_truth": [")", "return", "&", "<STR_LIT>", ";"], "File": "SIRegisterInfo47", "Func": "getAlignedVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1423, "Length": 60, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "PtrVT", "==", "<STR_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "bool", "is31", "=", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "MFI", "->", "getStackSize", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "Naked", ")", ";", "unsigned", "FrameReg", "=", "is<ISA_LIT>64", "?", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["FrameAddr", ";"], "File": "PPCISelLowering21", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1424, "Length": 196, "Cover_Rate": 0.8868778280542986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrwq_gather_offset_z_u32", "(", "uint32_t", "const", "*", "__base", ",", "uint32x4_t", "__offset", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vldrwq_gather_offset_z_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1425, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setRAIndex", "(", "int", "Index", ")"], "ground_truth": ["{"], "File": "TLCS900MachineFunctionInfo", "Func": "setRAIndex", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1426, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Identifier", ":", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Register", "RegNo", ";", "matchRegisterNameHelper", "(", "isRV32E", "(", ")", ",", "RegNo", ",", "Name", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "RegNo", "=", "<STR_LIT>", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "{", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "HadParens", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "FirstS", ",", "isRV64", "(", ")"], "ground_truth": [")", ")", ";"], "File": "RISCVAsmParser43", "Func": "parseRegisterV0asV0T", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1427, "Length": 108, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MFI", "->", "getShaderType", "(", ")", "=="], "ground_truth": ["ShaderType", "::", "COMPUTE", ";"], "File": "SIInstrInfo61", "Func": "shouldTryToSpillVGPRs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1428, "Length": 11, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "WideRes", ";", "if", "(", "isLogicOp", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "WideRes", "=", "computeLogicOpInGPR", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "else", "WideRes", "=", "getSETCCInGPR", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "SetccInGPROpts", "::", "SExtOrig", ":", "SetccInGPROpts", "::", "ZExtOrig", ")", ";", "if", "(", "!", "WideRes", ")", "return", "nullptr", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "Input32Bit", "=", "WideRes", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ";", "bool", "Output32Bit", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ";", "NumSextSetcc", "+=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "NumZextSetcc", "+=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "ConvOp", "=", "WideRes", ";", "if", "(", "Input32Bit", "!=", "Output32Bit", ")", "ConvOp", "=", "addExtOrTrunc", "(", "WideRes", ",", "Input32Bit", "?", "ExtOrTruncConversion", "::", "Ext", ":", "ExtOrTruncConversion", "::", "Trunc", ")", ";", "return", "ConvOp", ".", "getNode"], "ground_truth": ["(", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryEXTEND", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1429, "Length": 223, "Cover_Rate": 0.8745098039215686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMulI24", "(", ")", "const", "{", "return", "HasMulI24"], "ground_truth": [";"], "File": "AMDGPUSubtarget", "Func": "hasMulI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1430, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddpd512_mask3", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "("], "ground_truth": ["__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmadd_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1431, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getUnifiedFormatName", "(", "unsigned", "Id", ")", "{", "return", "isValidUnifiedFormat", "(", "Id", ")", "?", "UfmtSymbolic"], "ground_truth": ["[", "Id", "]", ":", "<STR_LIT>", ";"], "File": "AMDGPUBaseInfo1", "Func": "getUnifiedFormatName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1432, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredicatedMI", "*", "Divergent", "=", "Block", ".", "getDivergent", "(", ")", ";", "if", "(", "isVCTP", "(", "Divergent", "->", "MI", ")", ")", "{", "uint64_t", "Size", "=", "get<ISA_LIT>VPTBlockMask", "(", "Block", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "Block", ".", "getVPST", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Size", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getVPST", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "=", "<NUM_LIT>", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&"], "ground_truth": ["*", "I", ";"], "File": "ARMLowOverheadLoops26", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1433, "Length": 168, "Cover_Rate": 0.35517970401691334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand"], "ground_truth": [")", ";"], "File": "Cpu0ISelLowering4", "Func": "Cpu0TargetLowering", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1434, "Length": 153, "Cover_Rate": 0.33116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "T", "*", ",", "N", ">", "list", ";", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "(", "*", "BB", ")", "->", "begin", "(", ")", ";", "II", "!=", "(", "*", "BB", ")", "->", "end", "(", ")", ";", "II", "++", ")", "if", "(", "auto", "Intrin", "=", "dyn_cast", "<", "T", ">", "(", "II", ")", ")", "list", ".", "push_back", "(", "Intrin", ")", ";", "return"], "ground_truth": ["list", ";"], "File": "SCEVParser", "Func": "get_list_of", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1435, "Length": 62, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "delta", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "this_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "this_rtx", ",", "shift", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "this_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "this_rtx", ",", "shift", ")", ")", ")", ";", "}", "if", "(", "mdelta", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "scratch_rtx", "=", "GEN_INT", "(", "(", "delta", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ")", "*", "(", "mdelta", "%", "<NUM_LIT>", ")", ")", ";"], "File": "aarch642", "Func": "aarch64_add_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1436, "Length": 77, "Cover_Rate": 0.3347826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", "||", "Flags", ".", "isInReg", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "isTargetMCU", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "X86ISelLowering (2)5", "Func": "hasCalleePopSRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1437, "Length": 47, "Cover_Rate": 0.35074626865671643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "toc_relative_expr_p", "(", "x", ",", "false", ",", "&", "tocrel_base_oac", ",", "&", "tocrel_offset_oac", ")", ")", "{", "output_addr_const", "(", "file", ",", "CONST_CAST_RTX", "(", "tocrel_base_oac", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XVECEXP", "(", "tocrel_base_oac", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ")", "]", ")", ";"], "File": "rs6000", "Func": "print_operand_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1438, "Length": 276, "Cover_Rate": 0.44878048780487806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "rws_sum", ",", "<NUM_LIT>", ",", "sizeof", "(", "rws_sum"], "ground_truth": [")", ")", ";"], "File": "ia642", "Func": "init_insn_group_barriers", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1439, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getImm3", "(", "insn", ")", "<<", "<NUM_LIT>", "|", "getImm2", "("], "ground_truth": ["insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getShiftAmtBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1440, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCT", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom"], "ground_truth": [")", ";"], "File": "AlphaISelLowering2", "Func": "AlphaTargetLowering", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1441, "Length": 387, "Cover_Rate": 0.40865892291446676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "COSTS_N_INSNS", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+"], "ground_truth": ["units", "-", "<NUM_LIT>", ")", "/", "units", ")", ";"], "File": "mips", "Func": "mips_set_reg_reg_piece_cost", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1442, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_psradi", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "_mm_srai_pi32", "(", "__m", ","], "ground_truth": ["__count", ")", ";"], "File": "mmintrin5", "Func": "_m_psradi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1443, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "isExtendable", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "if", "(", "!", "isExtendable", ")", "return", "false", ";", "short", "ExtOpNum", "=", "getCExtOpNum", "(", "MI", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ExtOpNum", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isBlockAddress", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "return", "true", ";", "assert", "(", "MO", ".", "isImm"], "ground_truth": ["(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo", "Func": "isConstExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1444, "Length": 109, "Cover_Rate": 0.5505050505050505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "which", "==", "AARCH64_CHECK_MOV", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "char", "byte", "=", "(", "val64", ">>", "i", ")", "&", "<NUM_LIT>", ";", "if", "(", "byte", "!=", "<NUM_LIT>", "&&", "byte", "!=", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "if", "(", "info", ")", "*", "info", "=", "simd_immediate_info", "(", "DImode", ",", "val64"], "ground_truth": [")", ";"], "File": "aarch64", "Func": "aarch64_advsimd_valid_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1445, "Length": 74, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "X86IREmitter", "Func": "visitRDRAND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1446, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_punpckhbw", "(", "(", "__v8qi"], "ground_truth": [")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_unpackhi_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1447, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "(", "unsigned", "short", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "else", "printOperand", "(", "MI", ",", "OpNo"], "ground_truth": [",", "O", ")", ";"], "File": "PPCInstPrinter", "Func": "printU16ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1448, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addReg", "(", "ShadowRegI64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "{", "MCInst", "Inst", ";", "switch", "(", "AccessSize", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "kShadowOffset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "ShadowRegI64", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "Inst"], "ground_truth": [")", ";"], "File": "X86AsmInstrumentation", "Func": "InstrumentMemOperandLarge", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1449, "Length": 142, "Cover_Rate": 0.46864686468646866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyEnd", "(", ")", "{", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")"], "ground_truth": [")", ";"], "File": "MipsAsmPrinter35", "Func": "EmitFunctionBodyEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1450, "Length": 26, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";"], "File": "Cpu0ISelDAGToDAG4", "Func": "SelectAddr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1451, "Length": 204, "Cover_Rate": 0.5698324022346368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoMicrosoft", "::", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "const", "Triple", "&", "Triple", ")", "{", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "PointerSize", "=", "<NUM_LIT>", ";", "WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "Itanium", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "}", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86MCAsmInfo41", "Func": "X86MCAsmInfoMicrosoft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1452, "Length": 58, "Cover_Rate": 0.8656716417910447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Target", ")", ";", "if", "(", "FuncInfo", ".", "BPI", ")", "{", "auto", "BranchProbability", "=", "FuncInfo", ".", "BPI", "->", "getEdgeProbability", "(", "BI", "->", "getParent", "(", ")", ",", "Target", "->", "getBasicBlock", "(", ")", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "Target", ",", "BranchProbability", ")", ";", "}", "else", "FuncInfo", ".", "MBB", "->", "addSuccessorWithoutProb", "(", "Target", ")", ";", "return", "true", ";", "}", "else", "{", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "if", "(", "foldXALUIntrinsic", "(", "CC", ",", "I", ",", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "Register", "CondReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "!", "CondReg", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "TBB", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "Register", "CondReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "CondReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opcode", ")", ";", "Register", "ConstrainedCondReg", "=", "constrainOperandRegClass", "(", "II", ",", "CondReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "ConstrainedCondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "TBB", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB"], "ground_truth": [",", "FBB", ")", ";"], "File": "AArch64FastISel18", "Func": "selectBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1453, "Length": 342, "Cover_Rate": 0.4379001280409731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "empty", "(", ")", "&&", "!", "FBB", "&&", "TBB", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SparcInstrInfo16", "Func": "InsertBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1454, "Length": 37, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "FPUTopSavedRegOff", "=", "FPUBitmask", "?", "(", "HasAFGR64Reg", "?", "-", "AFGR64RegSize", ":", "-", "FGR32RegSize", ")", ":", "<NUM_LIT>", ";", "CPUTopSavedRegOff", "=", "CPUBitmask", "?", "-", "CSFPRegsSize", "-", "CPURegSize", ":", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "printHex32", "(", "CPUBitmask", ",", "O", ")", ";", "O", "<<", "','", "<<", "CPUTopSavedRegOff", "<<", "'\\n'", ";", "O", "<<", "<STR_LIT>", ";", "printHex32", "(", "FPUBitmask", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "FPUTopSavedRegOff"], "ground_truth": ["<<", "'\\n'", ";"], "File": "MipsAsmPrinter11", "Func": "printSavedRegsBitmask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1455, "Length": 100, "Cover_Rate": 0.3184713375796178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vaddlsv2si", "("], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vaddl_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1456, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", "."], "ground_truth": ["getLoc", "(", ")", ";"], "File": "MMIXAsmParser", "Func": "getLoc", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1457, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>Subtarget", "::", "getBZeroEntry", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARM64Subtarget", "Func": "getBZeroEntry", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1458, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ","], "ground_truth": ["STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1459, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "*", "__src", ",", "__vec", ","], "ground_truth": ["__lane", ")", ";"], "File": "arm", "Func": "neon2_vld1q_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1460, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", ",", "unsigned", ",", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast"], "ground_truth": ["=", "true", ";"], "File": "WebAssemblyISelLowering15", "Func": "allowsMisalignedMemoryAccesses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1461, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "already_reported_p", "[", "ARRAY_SIZE", "(", "cgen_intrinsics", ")", "]", ";", "if", "(", "already_reported_p", "[", "intrinsic", "]", ")", "return", ";", "if", "(", "mep_intrinsic_insn", "[", "intrinsic", "]", "<", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "cgen_intrinsics", "[", "intrinsic", "]", ")", ";", "else", "if", "(", "CGEN_CURRENT_GROUP", "==", "GROUP_VLIW", ")", "error", "(", "<STR_LIT>", ",", "cgen_intrinsics", "[", "intrinsic", "]", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "cgen_intrinsics", "[", "intrinsic", "]", ")", ";", "already_reported_p", "[", "intrinsic"], "ground_truth": ["]", "=", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_intrinsic_unavailable", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1462, "Length": 73, "Cover_Rate": 0.8902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x1_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_p64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1463, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Valid", "=", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "v", ")", "||", "v", "==", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Valid", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "v", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Valid", "=", "(", "v", "==", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "!", "Valid", ")", "return", "false", ";", "}", "unsigned", "cmpReg1", ",", "cmpOp2", "=", "<NUM_LIT>", ";", "cmpReg1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "secondReg", ")", "{", "cmpOp2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "cmpReg1", "==", "cmpOp2", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "secondReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "cmpOp2", ")", ")", "{", "MachineInstr", "*", "def", "=", "MRI"], "ground_truth": [".", "getVRegDef", "(", "cmpOp2", ")", ";"], "File": "HexagonNewValueJump30", "Func": "canCompareBeNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1464, "Length": 150, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "selectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "Register", "ResultReg", "=", "createResultReg"], "ground_truth": ["(", "&", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel18", "Func": "selectFPTrunc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1465, "Length": 75, "Cover_Rate": 0.635593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TrapID", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<ISA_LIT>Subtarget", "::", "TrapIDLLVMDebugTrap", ":", "<ISA_LIT>Subtarget", "::", "TrapIDLLVMTrap", ";", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "TrapHandlerAbiHsa", "&&", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "{", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR", ",", "<STR_LIT>", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "="], "ground_truth": ["{"], "File": "SIISelLowering114", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1466, "Length": 120, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler35", "Func": "DecodeGPR32RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1467, "Length": 24, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "iq2000_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "unsigned", "int", "iq2000_off", "=", "!", "cum", "->", "last_arg_fp", ";", "unsigned", "int", "iq2000_fp_off", "=", "cum", "->", "last_arg_fp", ";", "if", "(", "(", "cum", "->", "arg_words", "<", "MAX_ARGS_IN_REGISTERS", "-", "iq2000_off", ")", ")", "{", "int", "iq2000_save_gp_regs", "=", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "arg_words", "-", "iq2000_off", ";", "int", "iq2000_save_fp_regs", "=", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "fp_arg_words", "-", "iq2000_fp_off", ")", ";", "if", "(", "iq2000_save_gp_regs", "<", "<NUM_LIT>", ")", "iq2000_save_gp_regs", "=", "<NUM_LIT>", ";", "if", "(", "iq2000_save_fp_regs", "<", "<NUM_LIT>", ")", "iq2000_save_fp_regs", "=", "<NUM_LIT>", ";", "*", "pretend_size", "=", "(", "(", "iq2000_save_gp_regs", "*", "UNITS_PER_WORD", ")", "+", "(", "iq2000_save_fp_regs", "*", "UNITS_PER_FPREG", ")", ")", ";", "if", "(", "!", "(", "no_rtl", ")", ")", "{", "if", "(", "cum", "->", "arg_words", "<", "MAX_ARGS_IN_REGISTERS", "-", "iq2000_off", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "virtual_incoming_args_rtx", ",", "-", "(", "iq2000_save_gp_regs", "*", "UNITS_PER_WORD", ")", ")", ";", "mem", "=", "gen_rtx_MEM", "("], "ground_truth": ["BLKmode", ",", "ptr", ")", ";"], "File": "iq20002", "Func": "iq2000_setup_incoming_varargs", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1468, "Length": 163, "Cover_Rate": 0.8956043956043956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TEST_REGCLS", "(", "Preds", ",", "pred", ")", ";", "TEST_REGCLS", "(", "RRegu16", ",", "u16", ")", ";", "TEST_REGCLS", "(", "RRegu32", ",", "u32", ")", ";", "TEST_REGCLS", "(", "RRegu64"], "ground_truth": [",", "u64", ")", ";"], "File": "PTXAsmPrinter1", "Func": "getRegisterTypeName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1469, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsriq_n_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon2_vsriq_n_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1470, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "auto", "*", "TrueC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ";", "auto", "*", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "TrueC", "||", "!", "FalseC", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "NeedsCondInvert", "=", "false", ";", "if", "(", "TrueC", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "FalseC", "->", "getAPIntValue", "(", ")", ")", "&&", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "NeedsCondInvert", "=", "true", ";", "std", "::", "swap", "(", "TrueC", ",", "FalseC", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "TrueC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ")", ";", "unsigned", "ShAmt", "=", "TrueC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "ShAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "if", "(", "NeedsCondInvert", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ")", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FalseC", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Cond", ".", "getValueType", "(", ")", ",", "Cond", ",", "SDValue", "(", "FalseC", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Diff", "=", "TrueC", "->", "getZExtValue", "(", ")", "-", "FalseC", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "Diff", "=", "(", "unsigned", ")", "Diff", ";", "bool", "isFastMultiplier", "=", "false", ";", "if", "(", "Diff", "<", "<NUM_LIT>", ")", "{", "switch", "(", "(", "unsigned", "char", ")", "Diff", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "isFastMultiplier", "=", "true", ";", "break", ";", "}", "}", "if", "(", "isFastMultiplier", ")", "{", "APInt", "Diff", "=", "TrueC", "->", "getAPIntValue", "(", ")", "-"], "ground_truth": ["FalseC", "->", "getAPIntValue", "(", ")", ";"], "File": "X86ISelLowering115", "Func": "combineSelectOfTwoConstants", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1471, "Length": 486, "Cover_Rate": 0.6883852691218131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O"], "ground_truth": [",", "Annot", ")", ";"], "File": "VideoCore4InstPrinter", "Func": "printInst", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1472, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "tryParseRegisterOperand", "(", "Operands", ")", ")", "{", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer"], "ground_truth": [":"], "File": "AVRAsmParser12", "Func": "parseOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1473, "Length": 78, "Cover_Rate": 0.3979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "FPReg", "=", "getFPReg", "(", ")", ";", "Register", "SPReg", "=", "getSPReg", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MBBI", "->", "isTerminator", "(", ")", ")", "MBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "--", "MBBI", ";", "}", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MF", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "auto", "LastFrameDestroy", "=", "MBBI", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", "+", "RVFI", "->", "getRVVPadding", "(", ")", ";", "uint64_t", "RealStackSize", "=", "StackSize", "+", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "RealStackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "uint64_t", "RVVStackSize", "=", "RVFI", "->", "getRVVStackSize", "(", ")", ";", "if", "(", "RI", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "if", "(", "RVVStackSize", ")", "adjustStackForRVV", "(", "MF", ",", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "RVVStackSize", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "("], "ground_truth": ["FirstSPAdjustAmount", ")", "{"], "File": "RISCVFrameLowering21", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1474, "Length": 334, "Cover_Rate": 0.7608200455580866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arc_toggle_unalign", "(", "void", ")", "{", "cfun", "->", "machine", "->", "unalign", "^="], "ground_truth": ["<NUM_LIT>", ";"], "File": "arc", "Func": "arc_toggle_unalign", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1475, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst"], "ground_truth": [">", "(", "I", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1476, "Length": 42, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<"], "ground_truth": ["<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "X86FrameLowering102", "Func": "determineCalleeSaves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1477, "Length": 53, "Cover_Rate": 0.36054421768707484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "USE_HIDDEN_LINKONCE", "&&", "!", "TARGET_XCOFF", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ASM_WEAKEN_DECL", "(", "asm_out_file", ",", "decl", ",", "name", ",", "<NUM_LIT>", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "targetm", ".", "asm_out", ".", "assemble_visibility", "(", "decl", ",", "VISIBILITY_HIDDEN"], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "rs6000_code_end", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1478, "Length": 93, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "HexagonGenInsert10", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1479, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "if", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "if", "(", "FirstSPAdjustAmount", ")", "Offset", "+=", "FirstSPAdjustAmount", ";", "else", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "else", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "if", "(", "hasBP", "(", "MF", ")", ")", "FrameReg", "=", "<STR_LIT>", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "Offset", "+=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Offset", "+=", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "FI", ">=", "<NUM_LIT>", ")", "Offset", "-=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "Offset", "+="], "ground_truth": ["RVFI", "->", "getLibCallStackSize", "(", ")", ";"], "File": "RISCVFrameLowering22", "Func": "getFrameIndexReference", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1480, "Length": 188, "Cover_Rate": 0.5856697819314641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64Type", "Tile64VLIWPacketizerList", "::", "Tile64TypeOf", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "Tile64Type", ")", "(", "(", "F", ">>", "TypePos", ")"], "ground_truth": ["&", "TypeMask", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "Tile64TypeOf", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1481, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "unsigned", "Lo", ",", "Hi", ";", "Lo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "Hi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "GBZ80InstrInfo (2)", "Func": "expandPostRAPseudo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1482, "Length": 40, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GPHolder", "."], "ground_truth": ["SPOffset", ";"], "File": "MBlazeMachineFunction1", "Func": "getGPStackOffset", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1483, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "default", ":", "return", "false"], "ground_truth": [";"], "File": "riscv1", "Func": "riscv_v_ext_vector_mode_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1484, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>"], "ground_truth": [")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AlphaInstrInfo", "Func": "loadRegFromStackSlot", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1485, "Length": 66, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym"], "ground_truth": [")", ";"], "File": "MipsAsmPrinter100", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1486, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_mask_cmpneq_ps_mask", "(", "__mmask16", "__U", ",", "__m512", "__X", ",", "__m512", "__Y", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpneq_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1487, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_move_qimode", "(", "rtx", "*", "operands", ")", "{", "gcc_assert", "(", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", "&&", "XEXP", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", "&&", "!", "ADDRESS_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "TARGET_COLDFIRE", ")", ")", ";", "if", "(", "!", "ADDRESS_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "(", "TARGET_68020", "||", "TARGET_COLDFIRE", ")", "||", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "MEM_VOLATILE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "!", "TARGET_COLDFIRE", "||", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "CC_STATUS_INIT", ";", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>"], "ground_truth": ["]", ")", ">=", "-", "<NUM_LIT>", ")", "{"], "File": "m68k3", "Func": "output_move_qimode", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1488, "Length": 212, "Cover_Rate": 0.7464788732394366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "resetUnwindDirectiveParserState", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", "."], "ground_truth": ["EmitFnEnd", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1489, "Length": 33, "Cover_Rate": 0.717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "section", "*", "c6x_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align"], "ground_truth": [")", "{"], "File": "c6x", "Func": "c6x_select_rtx_section", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1490, "Length": 16, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_unpcklpd", "(", "(", "__v2df", ")", "__A"], "ground_truth": [",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1491, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchSize", "=", "BrOffset", ";", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Src", "->", "getAlignment", "(", ")", ")", ";", "int", "DestBlock", "=", "Dest", "->", "getNumber", "(", ")", ";", "BranchSize", "+=", "BlockSizes", "[", "DestBlock", "]", ".", "first", ";", "for", "(", "unsigned", "i", "=", "DestBlock", "+", "<NUM_LIT>", ",", "e", "=", "Src", "->", "getNumber", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ".", "first", ";", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Fn", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ")", ";", "}", "NeedExtraAdjustment", "=", "(", "FirstImpreciseBlock", ">=", "<NUM_LIT>", ")", "&&", "(", "DestBlock", ">=", "FirstImpreciseBlock", ")", ";", "}", "else", "{", "unsigned", "StartBlock", "=", "Src", "->", "getNumber", "(", ")", ";", "BranchSize", "=", "BlockSizes", "[", "StartBlock", "]", ".", "first", "-", "BrOffset", ";", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Dest", "->", "getAlignment", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "StartBlock", "+", "<NUM_LIT>", ",", "e", "=", "Dest", "->", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ".", "first", ";", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Fn", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "("], "ground_truth": [")", ")", ";"], "File": "PPCBranchSelector16", "Func": "computeBranchSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1492, "Length": 198, "Cover_Rate": 0.6827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BitcodeWriter", "ModuleWriter", "(", "M", ",", "Buffer", ",", "StrtabBuilder", ",", "*", "Stream", ")", ";", "ModuleWriter", ".", "write", "("], "ground_truth": [")", ";"], "File": "DXILBitcodeWriter", "Func": "writeModule", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1493, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "nvptx64", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "CommentString", "=", "<STR_LIT>", ";", "HasSingleParameterDotFile", "=", "false", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "CompileForDebugging", ";", "HasFunctionAlignment", "=", "false", ";", "HasDotTypeDotSizeDirective", "="], "ground_truth": ["false", ";"], "File": "NVPTXMCAsmInfo23", "Func": "NVPTXMCAsmInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1494, "Length": 62, "Cover_Rate": 0.6262626262626263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "getSafeStackPointerLocation", "(", "unsigned", "&", "AddressSpace", ",", "unsigned", "&", "Offset", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "X86ISelLowering1", "Func": "getSafeStackPointerLocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1495, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "UseEstimate", "?", "MFI", "->", "estimateStackSize", "(", "MF", ")", ":", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "std", "::", "max", "(", "MaxAlign", ",", "TargetAlign", ")", "-", "<NUM_LIT>", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoRedZone", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "||", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "||", "FrameSize", "==", "<NUM_LIT>", ")", "&&", "FrameSize", "<=", "<NUM_LIT>", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "UpdateMF", ")", "MFI", "->", "setStackSize", "(", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getLinkageSize", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ",", "Subtarget", ".", "isDarwinABI", "(", ")"], "ground_truth": [",", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", ";"], "File": "PPCFrameLowering79", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1496, "Length": 204, "Cover_Rate": 0.6986301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AttributeList", "&", "InvokeAL", "=", "CI", "->", "getAttributes", "(", ")", ";", "ArgAttributes", ".", "push_back", "(", "AttributeSet", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CI", "->", "getNumArgOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "ArgAttributes", ".", "push_back", "(", "InvokeAL", ".", "getParamAttributes", "(", "I", ")", ")", ";", "AttrBuilder", "FnAttrs", "(", "InvokeAL", ".", "getFnAttributes", "(", ")", ")", ";", "if", "(", "FnAttrs", ".", "contains", "(", "Attribute", "::", "AllocSize", ")", ")", "{", "unsigned", "SizeArg", ";", "Optional", "<", "unsigned", ">", "NEltArg", ";", "std", "::", "tie", "(", "SizeArg", ",", "NEltArg", ")", "=", "FnAttrs", ".", "getAllocSizeArgs", "(", ")", ";", "SizeArg", "+=", "<NUM_LIT>", ";", "if", "(", "NEltArg", ".", "hasValue", "(", ")", ")", "NEltArg", "=", "NEltArg", ".", "getValue", "(", ")", "+", "<NUM_LIT>", ";", "FnAttrs", ".", "addAllocSizeAttr", "(", "SizeArg", ",", "NEltArg", ")", ";", "}", "AttributeList", "NewCallAL", "=", "AttributeList", "::", "get", "(", "C", ",", "AttributeSet", "::", "get", "("], "ground_truth": ["C", ",", "FnAttrs", ")", ",", "InvokeAL", ".", "getRetAttributes", "(", ")", ",", "ArgAttributes", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj1", "Func": "wrapInvoke", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1497, "Length": 159, "Cover_Rate": 0.39552238805970147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "*", "<NUM_LIT>", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "struct", "SpilledReg", "Spill", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "MRI", ".", "setPhysRegUsed", "(", "LaneVGPR", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ","], "ground_truth": ["BE", "=", "MF", "->", "end", "(", ")", ";"], "File": "SIMachineFunctionInfo54", "Func": "getSpilledReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1498, "Length": 143, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_JUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL_PLT", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64", ";", "case", "FK_Data_Add_1", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD8", ";", "case", "FK_Data_Add_2", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD16", ";", "case", "FK_Data_Add_4", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADD32", ";", "case"], "ground_truth": ["FK_Data_Add_8", ":"], "File": "RISCVELFObjectWriter2", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1499, "Length": 150, "Cover_Rate": 0.4087193460490463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "POTReg", "=", "getPOTBaseRegister", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ")", "{", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "POTReg", ",", "PtrVT", ")", ";", "}", "else", "{", "SDValue", "POTAddress", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "POTAddress", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "POTAddress", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "POTReg", ",", "POTAddress", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "POTAddress", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering4", "Func": "LowerPOT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1500, "Length": 112, "Cover_Rate": 0.6473988439306358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Target", ",", "Value", ",", "Ctx", ",", "TheTriple", ",", "IsResolved", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FulleSizeInBytes", "=", "getFixupKindContainereSizeInBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "FulleSizeInBytes", "==", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*"], "ground_truth": ["<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmBackend49", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1501, "Length": 183, "Cover_Rate": 0.6984732824427481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op", "==", "virtual_incoming_args_rtx", "||", "op", "==", "virtual_stack_vars_rtx", "||", "op", "==", "virtual_stack_dynamic_rtx", "||", "op", "=="], "ground_truth": ["virtual_outgoing_args_rtx", "||", "op", "==", "virtual_cfa_rtx", ")", "return", "<NUM_LIT>", ";"], "File": "pa3", "Func": "borx_reg_operand", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1502, "Length": 25, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'d'", ":", "case", "'y'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":", "if", "(", "type", "->", "isFloatTy", "("], "ground_truth": [")", ")", "weight", "=", "CW_Register", ";"], "File": "MipsISelLowering (2)3", "Func": "getSingleConstraintMatchWeight", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1503, "Length": 37, "Cover_Rate": 0.3274336283185841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering131", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1504, "Length": 63, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "bool", "PostRA", "=", "!", "MRI", "->", "isSSA", "(", ")", ";", "if", "(", "!", "PostRA", ")", "return", "false", ";", "unsigned", "ToBeDeletedReg", "=", "<NUM_LIT>", ";", "int64_t", "OffsetImm", "=", "<NUM_LIT>", ";", "unsigned", "XFormOpcode", "=", "<NUM_LIT>", ";", "ImmInstrInfo", "III", ";", "if", "(", "!", "isImmInstrEligibleForFolding", "(", "MI", ",", "ToBeDeletedReg", ",", "XFormOpcode", ",", "OffsetImm", ",", "III", ")", ")", "return", "false", ";", "bool", "OtherIntermediateUse", "=", "false", ";", "MachineInstr", "*", "ADDMI", "=", "getDefMIPostRA", "(", "ToBeDeletedReg", ",", "MI", ",", "OtherIntermediateUse", ")", ";", "if", "(", "OtherIntermediateUse", "||", "!", "ADDMI", ")", "return", "false", ";", "if", "(", "!", "isADDInstrEligibleForFolding", "(", "*", "ADDMI", ")", ")", "return", "false", ";", "unsigned", "ScaleRegIdx", "=", "<NUM_LIT>", ";", "int64_t", "OffsetAddi", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "ADDIMI", "=", "nullptr", ";", "if", "(", "isValidToBeChangedReg", "(", "ADDMI", ",", "<NUM_LIT>", ",", "ADDIMI", ",", "OffsetAddi", ",", "OffsetImm", ")", ")", "ScaleRegIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "isValidToBeChangedReg", "(", "ADDMI", ",", "<NUM_LIT>", ",", "ADDIMI", ",", "OffsetAddi", ",", "OffsetImm", ")", ")", "ScaleRegIdx", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "assert", "(", "ADDIMI", "&&", "<STR_LIT>", ")", ";", "unsigned", "ToBeChangedReg", "=", "ADDIMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ScaleReg", "=", "ADDMI", "->", "getOperand", "(", "ScaleRegIdx", ")", ".", "getReg", "(", ")", ";", "auto", "NewDefFor", "=", "[", "&", "]", "(", "unsigned", "Reg", ",", "MachineBasicBlock", "::", "iterator", "Start", ",", "MachineBasicBlock", "::", "iterator", "End", ")", "{", "for", "(", "auto", "It", "=", "++", "Start", ";", "It", "!=", "End", ";", "It", "++", ")", "if", "(", "It", "->", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "if", "(", "NewDefFor", "(", "ToBeChangedReg", ",", "*", "ADDMI", ",", "MI", ")", "||", "NewDefFor", "(", "ScaleReg", ",", "*", "ADDMI", ",", "MI", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "ADDIMI", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "ADDMI", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "ADDIMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "OffsetAddi", "+", "OffsetImm", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "XFormOpcode", ")", ")", ";", "MI", ".", "getOperand", "(", "III", ".", "ImmOpNo", ")", ".", "ChangeToRegister", "(", "ScaleReg", ",", "false", ",", "false"], "ground_truth": [",", "ADDMI", "->", "getOperand", "(", "ScaleRegIdx", ")", ".", "isKill", "(", ")", ")", ";"], "File": "PPCInstrInfo12", "Func": "foldFrameOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1505, "Length": 385, "Cover_Rate": 0.8406113537117904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "LocVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "("], "ground_truth": ["isVarArg", ")", "{"], "File": "AVRISelLowering", "Func": "LowerFormalArguments", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1506, "Length": 328, "Cover_Rate": 0.593128390596745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonEarlyIfConv1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1507, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAISrc_128V2F16", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1508, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr", ";", "case", "AtomicOrdering"], "ground_truth": ["::", "Acquire", ":"], "File": "ARMISelLowering (2)5", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1509, "Length": 38, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminavq_p", "(", "uint32_t", "__a", ",", "int32x4_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vminavq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1510, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32TargetMachine", "::", "<ISA_LIT>_32TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::"], "ground_truth": ["hsail64", ")", "{"], "File": "HSAILTargetMachine", "Func": "HSAIL_32TargetMachine", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1511, "Length": 73, "Cover_Rate": 0.8202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")", "return", "SDValue", "(", ")", ";", "MaskOps", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "Size", "?", "AllOnes", ":", "Zero", ")", ";", "}", "SDValue", "V1Mask", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "MaskOps", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["VT", ",", "V1", ",", "V1Mask", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleAsBitBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1512, "Length": 109, "Cover_Rate": 0.3879003558718861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhaddq_m_uv8hi", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhaddq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1513, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "(", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "("], "ground_truth": ["IsFast", ")", "{"], "File": "SIISelLowering101", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1514, "Length": 98, "Cover_Rate": 0.5903614457831325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_Assign_SRet", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "assert", "(", "ArgFlags", ".", "isSRet", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "<NUM_LIT>", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "SparcISelLowering (2)2", "Func": "CC_Sparc_Assign_SRet", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1515, "Length": 63, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_i64gather_epi64", "(", "long", "long", "int", "const", "*", "base", ",", "__m128i", "index", ",", "const", "int", "scale", ")", "{", "__v2di", "src", "=", "__extension__", "(", "__v2di", ")", "{"], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "avx2intrin4", "Func": "_mm_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1516, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "TMS320C64XRegisterInfo", "Func": "getReservedRegs", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1517, "Length": 41, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "isIntrinsic", ")", "Cnt"], "ground_truth": ["=", "-", "Cnt", ";"], "File": "ARMISelLowering (2)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1518, "Length": 48, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createVLIWMachineSched", "(", "C"], "ground_truth": [")", ";"], "File": "HexagonTargetMachine (2)", "Func": "createMachineScheduler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1519, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "SFBlocks", ";", "BitVector", "CSR", "(", "<STR_LIT>", ")", ";", "for", "(", "const", "MCPhysReg", "*", "P", "=", "HRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "P", ";", "++", "P", ")", "for", "(", "MCSubRegIterator", "S", "(", "*", "P", ",", "&", "HRI", ",", "true", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "CSR", "[", "*", "S", "]", "=", "true", ";", "for", "(", "auto", "&", "I", ":", "MF", ")", "if", "(", "needsStackFrame", "(", "I", ",", "CSR", ",", "HRI", ")", ")", "SFBlocks", ".", "push_back", "(", "&", "I", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "B", ":", "SFBlocks", ")", "dbgs", "("], "ground_truth": [")", "<<", "<STR_LIT>", "<<", "B", "->", "getNumber", "(", ")", ";"], "File": "HexagonFrameLowering16", "Func": "findShrunkPrologEpilog", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1520, "Length": 125, "Cover_Rate": 0.3434065934065934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ExtVT", "=", "VT", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "int", "V2Index", "=", "std", "::", "find_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "&", "Mask", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "(", "int", ")", "Mask", ".", "size", "(", ")", ";", "}", ")", "-", "Mask", ".", "begin", "(", ")", ";", "bool", "IsV1Zeroable", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "i", "!=", "V2Index", "&&", "!", "Zeroable", "[", "i", "]", ")", "{", "IsV1Zeroable", "=", "false", ";", "break", ";", "}", "if", "(", "SDValue", "V2S", "=", "getScalarValueForVectorElement", "(", "V2", ",", "Mask", "[", "V2Index", "]", "-", "Mask", ".", "size", "(", ")", ",", "DAG", ")", ")", "{", "V2S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "V2S", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "IsV1Zeroable", ")", "return", "SDValue", "(", ")", ";", "ExtVT", "=", "<STR_LIT>", ";", "V2S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2S", ")", ";", "}", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2S", ")", ";", "}", "else", "if", "(", "Mask", "[", "V2Index", "]", "!=", "(", "int", ")", "Mask", ".", "size", "(", ")", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "IsV1Zeroable", ")", "{", "assert", "(", "VT", "==", "ExtVT", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "||", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1Mask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "V1Mask", "[", "V2Index", "]", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "isNoopShuffleMask", "(", "V1Mask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "EltVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ")", ";", "if", "(", "V2Index", "!=", "<NUM_LIT>", ")", "{", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2Shuffle", "(", "Mask", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "V2Shuffle", "[", "V2Index", "]", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86ISelLowering200", "Func": "lowerVectorShuffleAsElementInsertion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1521, "Length": 465, "Cover_Rate": 0.7099236641221374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreSDNode", "&", "Nd", "=", "*", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "if", "(", "Nd", ".", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", "||", "!", "NoDPLoadStore", ")", "return", "<ISA_LIT>TargetLowering", "::", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Val", "=", "Nd", ".", "getValue", "(", ")", ",", "Ptr", "=", "Nd", ".", "getBasePtr", "(", ")", ",", "Chain", "=", "Nd", ".", "getChain", "(", ")", ";", "EVT", "PtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Lo", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "("], "ground_truth": [")", ",", "Nd", ".", "getAlignment", "(", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";"], "File": "MipsSEISelLowering24", "Func": "lowerSTORE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1522, "Length": 187, "Cover_Rate": 0.6426116838487973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "force_into_acc", "(", "rtx", "src", ",", "rtx_insn", "*", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "move", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")", "<", "<NUM_LIT>", ")", "return", ";", "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "A", ","], "ground_truth": ["src", ")", ":", "gen_movhi", "(", "AX", ",", "src", ")", ";"], "File": "rl78", "Func": "force_into_acc", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1523, "Length": 59, "Cover_Rate": 0.7468354430379747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "false", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)", "Func": "isZeroExtended", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1524, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}"], "ground_truth": [")", ";"], "File": "X86TargetMachine10", "Func": "getTargetIRAnalysis", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1525, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "add_crlr_cfa_restore", "(", "const", "rs6000_stack_t", "*", "info", ",", "rtx", "cfa_restores", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "save_reg_p", "(", "CR0_REGNO", "+", "i", ")", ")", "{", "rtx", "cr", "=", "gen_rtx_REG", "(", "SImode", ",", "CR0_REGNO", "+", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "cr", ",", "cfa_restores", ")", ";", "}", "}", "else", "if", "(", "info", "->", "cr_save_p", ")", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "SImode", ","], "ground_truth": ["CR2_REGNO", ")", ",", "cfa_restores", ")", ";"], "File": "powerpcspe", "Func": "add_crlr_cfa_restore", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1526, "Length": 94, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrhaddq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a"], "ground_truth": [",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrhaddq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1527, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSizeInBytes", "==", "OffsetInBytes", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSizeInBytes", "=", "RegSizeInBytes", "/", "<NUM_LIT>", ",", "TotalBytesLoaded", "=", "<NUM_LIT>", ";", "OffsetInBytes", "<", "ByValSizeInBytes", ";", "LoadSizeInBytes", "/=", "<NUM_LIT>", ")", "{", "unsigned", "RemainingSizeInBytes", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "if", "(", "RemainingSizeInBytes", "<", "LoadSizeInBytes", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSizeInBytes", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalBytesLoaded", "*", "<NUM_LIT>", ";", "else", "Shamt", "=", "(", "RegSizeInBytes", "-", "(", "TotalBytesLoaded", "+", "LoadSizeInBytes", ")", ")", "*", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Val", ",", "Shift", ")", ";", "else", "Val", "="], "ground_truth": ["Shift", ";"], "File": "MipsISelLowering108", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1528, "Length": 275, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isGlobal", "(", ")", ")", ";", "const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "return", "true", ";", "if", "(", "F", "->", "doesNotThrow", "(", ")", ")", "return", "false", ";", "if", "(", "F", "->", "getName", "(", ")", "==", "CxaBeginCatchFn", "||", "F", "->", "getName", "(", ")", "==", "PersonalityWrapperFn", "||", "F", "->", "getName", "(", ")", "==", "ClangCallTerminateFn", "||", "F", "->", "getName", "(", ")", "==", "StdTerminateFn", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "WebAssemblyUtilities", "Func": "mayThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1529, "Length": 85, "Cover_Rate": 0.480225988700565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "insertCopy", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "MachineInstr", "*", "MI", ",", "unsigned", "Dst", ",", "unsigned", "Src", ",", "bool", "IsKill", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ","], "ground_truth": ["TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "File": "ARM64AdvSIMDScalarPass", "Func": "insertCopy", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1530, "Length": 64, "Cover_Rate": 0.7529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "("], "ground_truth": ["x", ")", ";"], "File": "m68k", "Func": "m68k_legitimate_index_reg_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1531, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_popcountv8qi", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vcnt_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1532, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1533, "Length": 23, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "new", "<ISA_LIT>BasicMCBuilder", "(", "Opcode", ",", "Format", ",", "<ISA_LIT>Insts"], "ground_truth": ["[", "Opcode", "]", ".", "getNumOperands", "(", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "CreateMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1534, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Data_Lo", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Data_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "PCLATH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Data_Hi", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Data_Lo", ",", "PCLATH", ")", ";", "SDValue", "Call", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Chain", ",", "Callee", ",", "OperFlag", ")", ";", "Chain", "=", "getChain", "(", "Call", ")", ";", "OperFlag", "=", "getOutFlag", "(", "Call", ")", ";", "SDValue", "SeqEnd", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "ZeroOperand", ",", "ZeroOperand", ",", "OperFlag", ")", ";", "Chain", "=", "getChain", "(", "SeqEnd", ")", ";", "OperFlag", "=", "getOutFlag", "(", "SeqEnd", ")", ";", "DataAddr_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Call", ",", "OperFlag", ")", ";", "SeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "ZeroOperand", ")", ";", "Chain", "=", "getChain", "(", "SeqStart", ")", ";", "OperFlag", "=", "getOutFlag", "(", "SeqStart", ")", ";", "Data_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Lo"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "PIC16ISelLowering", "Func": "GetDataAddress", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1535, "Length": 206, "Cover_Rate": 0.3588850174216028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reorder", "=", "true"], "ground_truth": [";"], "File": "FISCAsmParser", "Func": "setReorder", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1536, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "opCastElem", "(", "SDValue", "Vec", ",", "MVT", "ElemTy", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "ty", "(", "Vec", ")", ".", "getVectorElementType", "(", ")", "==", "ElemTy", ")", "return", "Vec", ";", "MVT", "CastTy", "=", "tyVector", "(", "Vec", ".", "getValueType", "(", ")", ".", "getSimpleVT"], "ground_truth": ["(", ")", ",", "ElemTy", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "opCastElem", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1537, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", "+", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ")", ".", "str", "(", ")", ")", ";", "}", "auto", "PALMetadata", "=", "getTargetStreamer", "(", ")", ".", "getPALMetadata", "(", ")", ";", "PALMetadata", "->", "setLegacy", "(", ")", ";", "for", "(", ";", ";", ")", "{", "uint32_t", "Key", ",", "Value", ";", "if", "(", "ParseAsAbsoluteExpression", "("], "ground_truth": ["Key", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1538, "Length": 91, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeVecShiftRImm", "(", "Inst", ","], "ground_truth": ["Imm", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeVecShiftR64Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1539, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data", ".", "Type", "=", "ST_NONE", ";", "Data", ".", "Address", "=", "<NUM_LIT>", ";", "Data", ".", "Bank", "=", "~", "<NUM_LIT>", ";", "Data", ".", "Alignment"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "GBZ80TargetObjectFile", "Func": "get", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1540, "Length": 25, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "NonclearedFPRegs", ".", "push_back", "(", "Reg", ")", ";", "}", "}", "}", "}", "bool", "passesFPReg", "=", "(", "!", "NonclearedFPRegs", ".", "empty", "(", ")", "||", "!", "ClearedFPRegs", ".", "empty", "(", ")", ")", ";", "if", "(", "passesFPReg", ")", "assert", "(", "STI", "->", "hasFPRegs", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "VLSTM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "auto", "R", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "VLSTM", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", "|", "(", "LiveRegs", ".", "contains", "(", "R", ")", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ")", ";", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "STI", "->", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "(", "Reg", "-", "<STR_LIT>", ")", "*", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "SReg0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SReg0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "(", "Reg", "-", "<STR_LIT>", ")", "*", "<NUM_LIT>", ")", "."], "ground_truth": ["add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1541, "Length": 378, "Cover_Rate": 0.33303964757709253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Cond", "=", "Builder", ".", "CreateICmpEQ", "(", "Mbcnt", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "Instruction", "*", "WB", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ")", ";", "BasicBlock", "*", "NBB", "=", "SplitBlockAndInsertIfThen", "(", "Cond", ","], "ground_truth": ["WB", ",", "false", ")", "->", "getParent", "(", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "activateLaneZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1542, "Length": 58, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", "."], "ground_truth": ["get", "(", ")", ";"], "File": "RISCVTargetMachine (2)", "Func": "getObjFileLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1543, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getImm", "(", ")"], "ground_truth": ["const", "{"], "File": "LanaiAsmParser (2)", "Func": "getImm", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1544, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1545, "Length": 40, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "int", "firstloop", "=", "<NUM_LIT>", ";", "if", "(", "code", "==", "NEG", ")", "emit_move_insn", "(", "src0", ",", "const0_rtx", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_words", ";", "i", "++", ")", "{", "rtx", "w_src0", ",", "w_src1", ",", "w_dest", ";", "rtx", "insn", ";", "w_src0", "=", "simplify_gen_subreg", "(", "word_mode", ",", "src0", ",", "mode", ",", "i", "*", "UNITS_PER_WORD", ")", ";", "w_src1", "=", "simplify_gen_subreg", "(", "word_mode", ",", "src1", ",", "mode", ",", "i", "*", "UNITS_PER_WORD", ")", ";", "w_dest", "=", "simplify_gen_subreg", "(", "word_mode", ",", "dest", ",", "mode", ",", "i", "*", "UNITS_PER_WORD", ")", ";", "switch", "(", "code", ")", "{", "case", "PLUS", ":", "if", "(", "firstloop", "&&", "CONST_INT_P", "(", "w_src1", ")", "&&", "INTVAL", "(", "w_src1", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "firstloop", ")", "insn", "=", "gen_addchi4", "(", "w_dest", ",", "w_src0", ",", "w_src1", ")", ";", "else", "insn", "=", "gen_addchi5", "(", "w_dest", ",", "w_src0", ",", "w_src1", ")", ";", "break", ";", "case", "NEG", ":", "case", "MINUS", ":", "case", "COMPARE", ":", "if", "(", "code", "==", "COMPARE", "&&", "i", "==", "num_words", "-", "<NUM_LIT>", ")", "{", "rtx", "branch", ",", "sub", ",", "clobber", ",", "sub_1", ";", "sub_1", "=", "gen_rtx_MINUS", "(", "HImode", ",", "w_src0", ",", "gen_rtx_ZERO_EXTEND", "(", "HImode", ",", "gen_rtx_REG", "(", "BImode", ",", "CARRY_REGNUM", ")", ")", ")", ";", "sub", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "w_dest", ",", "gen_rtx_MINUS", "(", "HImode", ",", "sub_1", ",", "w_src1", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "BImode", ",", "CARRY_REGNUM", ")", ")", ";", "branch", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "HImode", ",", "sub_1", ",", "w_src1", ")", ",", "pc_rtx", ",", "pc_rtx", ")", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "branch", ",", "sub", ",", "clobber", ")", ")", ";", "}", "else", "if", "(", "firstloop", "&&", "code", "!=", "COMPARE", "&&", "CONST_INT_P", "(", "w_src1", ")", "&&", "INTVAL", "(", "w_src1", ")", "==", "<NUM_LIT>", ")", "continue", ";", "else", "if", "(", "firstloop", ")", "insn", "=", "gen_subchi4", "(", "w_dest", ",", "w_src0", ",", "w_src1", ")", ";", "else", "insn", "=", "gen_subchi5", "(", "w_dest", ",", "w_src0", ","], "ground_truth": ["w_src1", ")", ";"], "File": "stormy164", "Func": "xstormy16_expand_arith", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1546, "Length": 326, "Cover_Rate": 0.7086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ";", "rtx", "addr", ",", "align", ",", "wdst", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "cond", "=", "operands", "[", "<NUM_LIT>", "]", ";", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_s", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_f", "=", "operands"], "ground_truth": ["[", "<NUM_LIT>", "]", ";"], "File": "alpha4", "Func": "alpha_expand_compare_and_swap_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1547, "Length": 91, "Cover_Rate": 0.3568627450980392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_SSE", ")", "return", "<NUM_LIT>", ";", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "x", "==", "const0_rtx", "||", "const0_operand", "(", "x", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "x", "==", "constm1_rtx", "||", "vector_all_ones_operand", "(", "x", ",", "mode", ")", "||", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", "||", "GET_MODE_CLASS", "(", "pred_mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "&&", "float_vector_all_ones_operand", "(", "x", ",", "mode", ")", ")", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "pred_mode", ";", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_AVX512F", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_AVX2", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_SSE2", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "gcc_unreachable", "(", ")", ";", "default", ":", "break", ";", "}", "}", "if", "(", "vector_all_ones_zero_extend_half_operand", "(", "x", ",", "mode", ")", "||", "vector_all_ones_zero_extend_quarter_operand"], "ground_truth": ["(", "x", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "File": "i3861", "Func": "standard_sse_constant_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1548, "Length": 156, "Cover_Rate": 0.9017341040462428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "get<ISA_LIT>XALUOOp", "(", "CC", ",", "Op", ",", "DAG", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "getInvertedCondCode", "(", "CC", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FVal", ",", "TVal", ",", "CCVal", ",", "Overflow", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType"], "ground_truth": ["(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerXALUO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1549, "Length": 100, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")"], "ground_truth": [".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Dst", ")", ";"], "File": "SILowerControlFlow12", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1550, "Length": 84, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "ival", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", "&&", "aarch64_reinterpret_float_as_int", "(", "x", ",", "&", "ival", ")", ")", "{", "scalar_int_mode", "imode", "=", "(", "mode", "==", "HFmode", "?", "SImode", ":", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ")", ";", "int", "num_instr", "=", "aarch64_internal_mov_immediate", "(", "NULL_RTX", ",", "gen_int_mode", "(", "ival", ",", "imode", ")", ",", "false", ",", "imode", ")", ";", "return", "num_instr", "<", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "aarch64", "Func": "aarch64_float_const_rtx_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1551, "Length": 75, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "AttributeList", "Attrs", "=", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ";", "return", "Subtarget", ".", "isTargetMachO", "(", ")", "&&", "!", "(", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "Attrs", ".", "hasAttrSomewhere", "("], "ground_truth": ["Attribute", "::", "SwiftError", ")", ")", ";"], "File": "AArch64FrameLowering10", "Func": "produceCompactUnwindFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1552, "Length": 56, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a"], "ground_truth": ["+", "__b", ";"], "File": "arm", "Func": "mve___arm_vaddq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1553, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "total_size", "=", "compute_total_frame_size", "(", ")", ";", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "{", "return", "(", "total_size", "-", "crtl", "->", "args", ".", "pretend_args_size", "-", "tilegx_saved_regs_size", "(", ")", ")", ";", "}", "else", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "return", "-", "(", "crtl", "->", "args", ".", "pretend_args_size", "+", "tilegx_saved_regs_size", "(", ")", ")", ";", "}", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "{", "return", "STACK_POINTER_OFFSET", "+", "total_size", ";", "}", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "return", "STACK_POINTER_OFFSET", ";", "}", "else", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "tilegx", "Func": "tilegx_initial_elimination_offset", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1554, "Length": 100, "Cover_Rate": 0.9009009009009009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "LastCMOV", "==", "&", "MI", "&&", "NextMIIt", "!=", "ThisMBB", "->", "end", "(", ")", "&&", "NextMIIt", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "return", "EmitLoweredCascadedSelect", "(", "MI", ",", "*", "NextMIIt", ",", "ThisMBB", ")", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "ThisMBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "F", "=", "ThisMBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "SinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "ThisMBB", "->", "getIterator", "(", ")", ";", "F", "->", "insert", "(", "It", ",", "FalseMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "SinkMBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "LastCMOV", "->", "killsRegister", "(", "<STR_LIT>", ")", "&&", "!", "checkAndUpdateEFLAGSKill", "(", "LastCMOV", ",", "ThisMBB", ",", "TRI", ")", ")", "{", "FalseMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "SinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SinkMBB", "->", "splice", "(", "SinkMBB", "->", "begin", "(", ")", ",", "ThisMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastCMOV", ")", ")", ",", "ThisMBB", "->", "end", "(", ")", ")", ";", "SinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "ThisMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "("], "ground_truth": ["SinkMBB", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1555, "Length": 268, "Cover_Rate": 0.5143953934740882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "format", "(", "<STR_LIT>", ",", "FixupOffset", ")", ".", "print", "(", "Buffer", ",", "sizeof", "(", "Buffer", ")", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", "+", "Buffer", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "GENERIC_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "else", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "{", "FixedValue", "=", "OriginalFixedValue", ";", "return", "false", ";", "}", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent"], "ground_truth": ["(", ")", ",", "MRE", ")", ";"], "File": "X86MachObjectWriter2", "Func": "recordScatteredRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1556, "Length": 190, "Cover_Rate": 0.3838383838383838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", ")", "return", "false", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "Alignment", ">=", "ElemVT", ".", "getStoreSize", "(", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "RISCVISelLowering34", "Func": "allowsMisalignedMemoryAccesses", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1557, "Length": 48, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OuFlag", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "DSPCtrlField", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "CstOne", ",", "InFlag", ")", ";", "SDNode", "*", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "DSPCtrlField", ",", "<NUM_LIT>", ")", ",", "OuFlag", ",", "CstOne", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "SDValue", "(", "DSPCtrlField", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "CstOne", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "DSPCFWithCarry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "InsOps", "[", "<NUM_LIT>", "]", "=", "{", "Zero", ",", "OuFlag", ",", "CstOne", ",", "SDValue", "(", "DSPCFWithCarry", ",", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "DSPCtrlFinal", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InsOps", ")", ";", "SDNode", "*", "WrDSP", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "DSPCtrlFinal", ",", "<NUM_LIT>", ")", ",", "CstOne", ")", ";", "SDValue", "Operands", "[", "<NUM_LIT>", "]", "=", "{", "LHS", ",", "RHS", ",", "SDValue", "(", "WrDSP", ",", "<NUM_LIT>", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Operands"], "ground_truth": [")", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "selectAddE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1558, "Length": 221, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK"], "ground_truth": ["==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isUImm13Lsb0", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1559, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CONST_INT_P", "(", "op1", ")", "&&", "satisfies_constraint_eI", "(", "op1", ")", "&&", "!", "satisfies_constraint_I", "(", "op1", ")", "&&", "!", "satisfies_constraint_L", "(", "op1", ")", ")", ";", "}", "if", "(", "!", "TARGET_PCREL", "||", "GET_MODE", "(", "dest", ")", "!=", "Pmode", ")", "return", "false", ";", "if", "(", "!", "SYMBOL_REF_P", "(", "src", ")", "&&", "!", "LABEL_REF_P", "(", "src", ")", "&&"], "ground_truth": ["GET_CODE", "(", "src", ")", "!=", "CONST", ")", "return", "false", ";"], "File": "rs6000", "Func": "prefixed_paddi_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1560, "Length": 65, "Cover_Rate": 0.33505154639175255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "UseRC", "=", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "RC"], "ground_truth": [")", ")", ";"], "File": "PPCFastISel12", "Func": "fastEmitInst_r", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1561, "Length": 27, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "parsePtrReg", "(", "Operands", ",", "RegKind", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser29", "Func": "parsePtrReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1562, "Length": 61, "Cover_Rate": 0.40397350993377484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "="], "ground_truth": ["false", ";"], "File": "PPCSubtarget70", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1563, "Length": 72, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpadd_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{", "return", "__builtin_aarch64_addpv8qi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vpadd_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1564, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgeq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vcgeq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1565, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_getmant_ph", "(", "__m256h", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{", "return", "(", "__m256h", ")", "__builtin_ia32_getmantph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B"], "ground_truth": [",", "(", "__v16hf", ")", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_getmant_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1566, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectMUBUFAddr64", "(", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "GLC", ",", "SDValue", "&", "SLC", ",", "SDValue", "&", "TFE", ")", "const", "{", "SDValue", "Ptr", ",", "Offen", ",", "Idxen", ",", "Addr64", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return"], "ground_truth": ["false", ";"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1567, "Length": 62, "Cover_Rate": 0.389937106918239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_unpacklo_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_punpckldq512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ","], "ground_truth": ["(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_unpacklo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1568, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "TSInfo", "(", ")", ",", "m_hasSRAM", "(", "false", ")", ",", "m_hasJMPCALL", "(", "false", ")", ",", "m_hasIJMPCALL", "(", "false", ")", ",", "m_hasEIJMPCALL", "(", "false", ")", ",", "m_hasADDSUBIW", "(", "false", ")", ",", "m_hasSmallStack", "(", "false", ")", ",", "m_hasMOVW", "(", "false", ")", ",", "m_hasLPM", "(", "false", ")", ",", "m_hasLPMX", "(", "false", ")", ",", "m_hasELPM", "(", "false", ")", ",", "m_hasELPMX", "(", "false", ")", ",", "m_hasSPM", "(", "false", ")", ",", "m_hasSPMX", "(", "false", ")", ",", "m_hasDES", "(", "false", ")", ",", "m_supportsRMW", "(", "false", ")", ",", "m_supportsMultiplication", "(", "false", ")", ",", "m_hasBREAK", "(", "false", ")", ",", "m_hasTinyEncoding", "(", "false", ")", ",", "ELFArch", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", "{", "ParseSubtargetFeatures", "(", "CPU"], "ground_truth": [",", "FS", ")", ";"], "File": "AVRSubtarget (2)", "Func": "AVRSubtarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1569, "Length": 171, "Cover_Rate": 0.9941860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Constant", "*", "SegmentOffset", "(", "IRBuilder", "<", ">", "&", "IRB", ",", "int", "Offset", ",", "unsigned", "AddressSpace", ")", "{", "return", "ConstantExpr", "::", "getIntToPtr", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "IRB", ".", "getContext", "(", ")", ")", ",", "Offset", ")", ","], "ground_truth": ["Type", "::", "getInt8PtrTy", "(", "IRB", ".", "getContext", "(", ")", ")", "->", "getPointerTo", "(", "AddressSpace", ")", ")", ";"], "File": "X86ISelLowering106", "Func": "SegmentOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1570, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isGP64bit", "(", ")", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "MipsSubtarget (2)1", "Func": "getGPRSizeInBytes", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1571, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x2_t", ")", "__builtin_aarch64_get_dregoiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["ret", ";"], "File": "arm", "Func": "neon2_vld2_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1572, "Length": 20, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uint4", "a_nan", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "nan_mask", ")", ";", "a_nan", "=", "vec_or", "(", "a_nan", ",", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_nan", ",", "x", ".", "v", ")", ",", "a_inf", ")", ")", ";", "a_nan", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "a_nan", ",", "(", "vec_uchar16", ")", "a_nan", ",", "splat_hi", ")", ";", "vec_uint4", "b_inf", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "babs", ",", "nan_mask", ")", ";", "vec_uint4", "b_nan", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "babs", ",", "nan_mask", ")", ";", "b_nan", "=", "vec_or", "(", "b_nan", ",", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "b_nan", ",", "x", ".", "v", ")", ",", "b_inf", ")", ")", ";", "b_nan", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "b_nan", ",", "(", "vec_uchar16", ")", "b_nan", ",", "splat_hi", ")", ";", "vec_uint4", "gt_hi", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "babs", ")", ";", "vec_uint4", "gt_lo", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "(", "vec_uint4", ")", "aabs", ",", "(", "vec_uint4", ")", "babs", ")", ";", "vec_uint4", "eq", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "babs", ")", ";", "vec_uint4", "eqgt", "=", "vec_and", "(", "eq", ",", "vec_slo", "(", "gt_lo", ",", "x", ".", "v", ")", ")", ";", "vec_uint4", "r", "=", "vec_or", "(", "gt_hi", ","], "ground_truth": ["eqgt", ")", ";"], "File": "si2vmx", "Func": "si_dfcmgt", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1573, "Length": 205, "Cover_Rate": 0.5229591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "!=", "VK_<ISA_LIT>Z80_None", ")", ";", "if", "(", "isNegated", "(", ")", ")", "OS", "<<", "'-'", ";", "OS", "<<", "getName", "(", ")", "<<", "'('", ";", "getSubExpr", "(", ")", "->", "print", "(", "OS", ",", "MAI", ")", ";", "OS", "<<"], "ground_truth": ["')'", ";"], "File": "GBZ80MCExpr", "Func": "printImpl", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1574, "Length": 40, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "&&", "Src", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "SExt", ")", "Cost", "=", "(", "DstScalarBits", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", ")", "Cost", "=", "<NUM_LIT>", ";", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", "&&", "CmpOpTy", "->", "isFloatingPointTy", "(", ")", ")", "Cost", "++", ";", "return", "Cost", ";", "}", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "auto", "*", "SrcVecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", ";", "auto", "*", "DstVecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Dst", ")", ";", "unsigned", "VF", "=", "SrcVecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "NumDstVectors", "=", "getNumVectorRegs", "(", "Dst", ")", ";", "unsigned", "NumSrcVectors", "=", "getNumVectorRegs", "(", "Src", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Trunc", ")", "{", "if", "(", "Src", "->", "getScalarSizeInBits", "(", ")", "==", "Dst", "->", "getScalarSizeInBits", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "getVectorTruncCost", "(", "Src", ",", "Dst", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumUnpacks", "=", "getElSizeLog2Diff", "(", "Src", ",", "Dst", ")", ";", "unsigned", "NumSrcVectorOps", "=", "(", "NumUnpacks", ">", "<NUM_LIT>", "?", "(", "NumDstVectors", "-", "NumSrcVectors", ")", ":", "(", "NumDstVectors", "/", "<NUM_LIT>", ")", ")", ";", "return", "(", "NumUnpacks", "*", "NumDstVectors", ")", "+", "NumSrcVectorOps", ";", "}", "else", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", "||", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", "{", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "||", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "{", "if", "(", "SrcScalarBits", "==", "DstScalarBits", ")", "return", "NumDstVectors", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "getBoolVecToIntConversionCost", "(", "Opcode", ",", "Dst", ",", "I", ")", "+", "NumDstVectors", ";", "}", "unsigned", "ScalarCost", "=", "getCastInstrCost", "(", "Opcode", ",", "Dst", "->", "getScalarType", "(", ")", ",", "Src", "->", "getScalarType", "(", ")", ",", "CostKind", ")", ";", "unsigned", "TotCost", "=", "VF", "*", "ScalarCost", ";", "bool", "NeedsInserts", "=", "true", ",", "NeedsExtracts", "=", "true", ";", "if", "(", "DstScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", ")", ")", "NeedsInserts", "=", "false", ";", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "FPToSI", "||", "Opcode", "==", "Instruction", "::", "FPToUI", ")", ")", "NeedsExtracts", "=", "false", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "SrcVecTy", ",", "false", ",", "NeedsExtracts", ")", ";", "TotCost", "+=", "getScalarizationOverhead", "(", "DstVecTy", ",", "NeedsInserts", ",", "false", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcScalarBits", "==", "<NUM_LIT>"], "ground_truth": ["&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "TotCost", "*=", "<NUM_LIT>", ";"], "File": "SystemZTargetTransformInfo24", "Func": "getCastInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1575, "Length": 481, "Cover_Rate": 0.6832386363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "*", "TLSBaseAddrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "++", "I", ".", "getIterator", "(", ")", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "("], "ground_truth": ["TargetOpcode", "::", "COPY", ")", ",", "*", "TLSBaseAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AArch64CleanupLocalDynamicTLSPass1", "Func": "setRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1576, "Length": 80, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["getReg", "(", ")", ")", ")", ";"], "File": "PatmosAsmParser1", "Func": "addRegOperands", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1577, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inRegion", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "return", "Blocks", ".", "count"], "ground_truth": ["(", "MBB", ")", ";"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "inRegion", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1578, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "IsELF64", ",", "uint8_t", "OSABI"], "ground_truth": [",", "uint16_t", "EMachine", ")", "{"], "File": "X86ELFObjectWriter22", "Func": "createX86ELFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1579, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodetGPREvenRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t"], "ground_truth": ["Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodetGPREvenRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1580, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rs6000_sched_costly_dep", "==", "store_to_load_dep_costly", "&&", "is_load_insn", "(", "next", ",", "&", "load_mem", ")", "&&", "is_store_insn", "(", "insn", ",", "&", "str_mem", ")", ")", "return", "true", ";", "if", "(", "rs6000_sched_costly_dep", "==", "true_store_to_load_dep_costly", "&&", "is_load_insn", "(", "next", ",", "&", "load_mem", ")", "&&", "is_store_insn", "(", "insn", ",", "&", "str_mem", ")", "&&", "DEP_TYPE", "(", "dep", ")", "==", "REG_DEP_TRUE", "&&", "mem_locations_overlap", "(", "str_mem", ",", "load_mem", ")", ")", "return", "true", ";", "if", "(", "rs6000_sched_costly_dep", "<=", "max_dep_latency", "&&", "(", "(", "cost", "-", "distance", ")", ">=", "(", "int", ")", "rs6000_sched_costly_dep", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "powerpcspe", "Func": "rs6000_is_costly_dependence", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1581, "Length": 89, "Cover_Rate": 0.6054421768707483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonGenMux (2)", "Func": "isCondTransfer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1582, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "<STR_LIT>", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "<STR_LIT>", ")", "return", "TIDReg", ";", "if", "(", "!", "<STR_LIT>", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "WORKGROUP_ID_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";", "MFI", "->", "setTIDReg", "(", "TIDReg", ")", ";", "}", "unsigned", "LDSOffset", "=", "MFI", "->", "LDSSize", "+", "(", "FrameOffset", "*", "WorkGroupSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", "."], "ground_truth": ["addImm", "(", "LDSOffset", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo137", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1583, "Length": 490, "Cover_Rate": 0.7346326836581709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::"], "ground_truth": ["createRegister", "(", "Reg", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "setPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1584, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "false"], "ground_truth": [")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "createMipsMCCodeEmitterEB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1585, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "calling_abi", "ix86_function_abi", "(", "const_tree", "fndecl"], "ground_truth": [")", "{"], "File": "i386", "Func": "ix86_function_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1586, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getEdgeAttributes", "(", "const", "SUnit", "*", "Node", ",", "SUnitIterator", "EI", ",", "const", "ScheduleDAG", "*", "Graph", ")", "{", "if", "(", "EI", ".", "isArtificialDep", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "EI", ".", "isCtrlDep", "(", ")"], "ground_truth": [")", "return", "<STR_LIT>", ";"], "File": "PatmosPostRAScheduler", "Func": "getEdgeAttributes", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1587, "Length": 42, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";", "O", "<<", "Imm"], "ground_truth": [";"], "File": "MSP430InstPrinter10", "Func": "printPCRelImmOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1588, "Length": 40, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getDefaultFormatEncoding", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "isGFX10", "(", "STI", ")", ")", "return", "UFMT_DEFAULT", ";", "return", "DFMT_NFMT_DEFAULT"], "ground_truth": [";"], "File": "AMDGPUBaseInfo39", "Func": "getDefaultFormatEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1589, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_getmant_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_getmantps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v16sf", ")"], "ground_truth": ["__W", ",", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_getmant_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1590, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "getWaitStatesSinceSetReg", "(", "IsHazardFn", "IsHazard", ",", "int", "Limit", ")", "{", "auto", "IsHazardFn", "=", "[", "IsHazard", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "isSSetReg", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&"], "ground_truth": ["IsHazard", "(", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "getWaitStatesSinceSetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1591, "Length": 40, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isSimple", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "switch", "(", "VT1", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "XCoreISelLowering (2)1", "Func": "isZExtFree", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1592, "Length": 93, "Cover_Rate": 0.9489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addAlignedMemoryOperands", "(", "Inst"], "ground_truth": [",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1593, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false"], "ground_truth": [";"], "File": "TeakAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1594, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Percent", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "RegNo", "=", "parseRegisterName", "(", "&", "MatchRegisterName", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "RegNo", "=", "parseRegisterName", "(", "&", "MatchRegisterAltName", ")", ";", "if", "(", "RegNo", "!=", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "getLexer", "(", ")", ".", "UnLex", "(", "Tok", ")", ";", "return"], "ground_truth": ["MatchOperand_NoMatch", ";"], "File": "VEAsmParser (2)", "Func": "tryParseRegister", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1595, "Length": 94, "Cover_Rate": 0.7401574803149606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "Info", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>"], "ground_truth": ["(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "RISCVAsmBackend25", "Func": "applyFixup", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1596, "Length": 110, "Cover_Rate": 0.7051282051282052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "DLXAsmParser", "Func": "addRegOperands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1597, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage"], "ground_truth": ["(", "AU", ")", ";"], "File": "PPCCodeEmitter", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1598, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "from", "==", "ARG_POINTER_REGNUM", ")", "offset", "=", "n_regs_saved_by_prologue", "(", ")", "*", "<NUM_LIT>", ";", "if", "(", "to", "==", "STACK_POINTER_REGNUM", ")", "{", "if", "(", "crtl", "->", "outgoing_args_size", ">=", "FIXED_STACK_AREA", ")", "offset", "+=", "crtl", "->", "outgoing_args_size", ";", "else", "if", "(", "crtl", "->", "outgoing_args_size", ")", "offset", "+=", "FIXED_STACK_AREA", ";", "offset", "+=", "get_frame_size", "(", ")", ";", "}", "return", "offset"], "ground_truth": [";"], "File": "bfin", "Func": "bfin_initial_elimination_offset", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 1599, "Length": 56, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printS16ImmOperand", "(", "MI", ",", "OpNo", ")", ";", "}", "else", "{", "if", "(", "Subtarget", ".", "isDarwin", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "printOp", "(", "MI", "->", "getOperand", "("], "ground_truth": ["OpNo", ")", ")", ";"], "File": "PPCAsmPrinter107", "Func": "printSymbolHi", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1600, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fun", "->", "machine", "->", "base_reg", ")", "emit_insn_at_entry", "(", "gen_main_pool", "(", "fun", "->", "machine", "->", "base_reg", ")", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "("], "ground_truth": ["INSN_P", "(", "insn", ")", ")", "{"], "File": "s390", "Func": "execute", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1601, "Length": 45, "Cover_Rate": 0.5421686746987951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "IsBlendSupported", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2"], "ground_truth": [",", "Mask", ")", ")", ";"], "File": "X86ISelLowering115", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1602, "Length": 264, "Cover_Rate": 0.3707865168539326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "double", "getCriticality", "(", "const", "MachineBasicBlock", "*", "MBB", ",", "double", "Default", "=", "-", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "PatmosMachineFunctionInfo", "Func": "getCriticality", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1603, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseSwizzleOffset", "(", "int64_t", "&", "Imm", ")", "{", "SMLoc", "OffsetLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Imm", ",", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "Error", "(", "OffsetLoc", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1604, "Length": 51, "Cover_Rate": 0.864406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "GVIsIndirectSymbol", "(", "GlobalValue", "*", "GV", ",", "Reloc", "::", "Model", "RelocM", ")", "const", "{", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMSubtarget48", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1605, "Length": 74, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "opr1", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "ConstantFP", "*", "CF0", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ";", "ConstantFP", "*", "CF1", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr1", ")", ";", "if", "(", "(", "CF0", "&&", "CF1", ")", "||", "(", "CF1", "&&", "(", "getArgType", "(", "FInfo", ")", "==", "<ISA_LIT>LibFunc", "::", "F32", ")", ")", ")", "{", "Value", "*", "nval1", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "opr1", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ",", "opr1", ",", "<STR_LIT>", ")", ";", "Value", "*", "nval", "=", "B", ".", "CreateFMul", "(", "opr0", ",", "nval1", ",", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "AMDGPULibCalls", "Func": "fold_divide", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1606, "Length": 112, "Cover_Rate": 0.7724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ",", "OL", ",", "TT", ")", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "TargetFS", ",", "*", "this", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "PPCTargetMachine35", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1607, "Length": 94, "Cover_Rate": 0.9894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpbssds256", "(", "(", "__v8si", ")", "__W", ",", "(", "__v8si", ")"], "ground_truth": ["__A", ",", "(", "__v8si", ")", "__B", ")", ";"], "File": "avxvnniint8intrin", "Func": "_mm256_dpbssds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1608, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p8_u16", "(", "uint16x4_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "__builtin_neon_vreinterpretv8qiv4hi", "(", "(", "int16x4_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p8_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1609, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "lowerVRSAVERestore", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "GPRC", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCRegisterInfo22", "Func": "lowerVRSAVERestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1610, "Length": 113, "Cover_Rate": 0.6384180790960452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ABI", "==", "<STR_LIT>", "&&", "(", "Type", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "RISCVISelLowering1", "Func": "shouldExtendTypeInLibCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1611, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineFaddFsub", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFadd", "=", "N", "->"], "ground_truth": ["getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "X86ISelLowering187", "Func": "combineFaddFsub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1612, "Length": 59, "Cover_Rate": 0.31382978723404253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isKernelFunction", "(", "F", ")"], "ground_truth": [")", "return", "false", ";"], "File": "NVPTXLowerStructArgs", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1613, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "spu_sel", "(", "a", ",", "b", ",", "spu_cmpgt", "(", "a", ",", "b"], "ground_truth": [")", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_min", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1614, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "EHSpillSlot", "[", "<NUM_LIT>", "]", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "true", ")", ";", "EHSpillSlot", "[", "<NUM_LIT>", "]", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ","], "ground_truth": ["RC", "->", "getAlignment", "(", ")", ",", "true", ")", ";"], "File": "XCoreMachineFunctionInfo", "Func": "createEHSpillSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1615, "Length": 67, "Cover_Rate": 0.6907216494845361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "write", "(", "<NUM_LIT>", ",", "msg", ",", "sizeof", "(", "msg", ")", "-", "<NUM_LIT>", ")", ";", "_exit", "(", "-", "<NUM_LIT>", ")", ";", "}", "monitor", "(", "&", "stext", ",", "&", "etext", ",", "monitor_buffer", ",", "len", ",", "<NUM_LIT>", ")", ";", "atexit", "("], "ground_truth": ["monitor_cleanup", ")", ";"], "File": "aux-crt1", "Func": "monitor_start", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1616, "Length": 41, "Cover_Rate": 0.37962962962962965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "auto", "Addr", "=", "selectFlatOffsetImpl", "(", "AddrOp", ",", "<STR_LIT>", ")", ";", "Register", "Data", "=", "DataOp", ".", "getReg", "(", ")", ";", "const", "unsigned", "Opc", "=", "MRI", "->", "getType", "(", "Data", ")", ".", "isVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Addr", ".", "first", ")", ".", "addReg", "(", "Data", ")", ".", "addImm", "(", "Addr", ".", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ","], "ground_truth": ["TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalAtomicFadd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1617, "Length": 111, "Cover_Rate": 0.46638655462184875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "ELF", "::", "R_MIPS_CHERI_SETTAG", ":", "case", "ELF", "::", "R_MIPS_CHERI_SETTAG_LOADADDR", ":", "case", "ELF", "::", "R_MIPS_CHERI_LOCAL_CAPABILITY", ":", "case", "ELF", "::", "R_MIPS_CHERI_GLOBALS_TABLE", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "ELF", "::", "R_MIPS_CHERI_CAPTABLEREL16", ":", "return", "true", ";", "case", "ELF", "::", "R_MIPS_REL32", ":", "case", "ELF", "::", "R_MIPS_LITERAL", ":", "case", "ELF", "::", "R_MIPS_CALL16", ":", "case", "ELF", "::", "R_MIPS_SHIFT5", ":", "case", "ELF", "::", "R_MIPS_SHIFT6", ":", "case", "ELF", "::", "R_MIPS_GOT_DISP", ":", "case", "ELF", "::", "R_MIPS_GOT_HI16", ":", "case", "ELF", "::", "R_MIPS_GOT_LO16", ":", "case", "ELF", "::", "R_MIPS_INSERT_A", ":", "case", "ELF", "::", "R_MIPS_INSERT_B", ":", "case", "ELF", "::", "R_MIPS_DELETE", ":", "case", "ELF", "::", "R_MIPS_CALL_HI16", ":", "case", "ELF", "::", "R_MIPS_CALL_LO16", ":", "case", "ELF", "::", "R_MIPS_SCN_DISP", ":", "case", "ELF", "::", "R_MIPS_REL16", ":", "case", "ELF", "::", "R_MIPS_ADD_IMMEDIATE", ":", "case", "ELF", "::", "R_MIPS_PJUMP", ":", "case", "ELF", "::", "R_MIPS_RELGOT", ":", "case", "ELF", "::", "R_MIPS_JALR", ":", "case", "ELF", "::", "R_MIPS_TLS_DTPMOD32", ":", "case", "ELF", "::", "R_MIPS_TLS_DTPREL32", ":", "case", "ELF", "::", "R_MIPS_TLS_DTPMOD64", ":", "case", "ELF", "::", "R_MIPS_TLS_DTPREL64", ":", "case", "ELF", "::", "R_MIPS_TLS_GD", ":", "case", "ELF", "::", "R_MIPS_TLS_LDM", ":", "case", "ELF", "::", "R_MIPS_TLS_DTPREL_HI16", ":", "case", "ELF", "::", "R_MIPS_TLS_DTPREL_LO16", ":", "case", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ":", "case", "ELF", "::", "R_MIPS_TLS_TPREL32", ":", "case", "ELF", "::", "R_MIPS_TLS_TPREL64", ":", "case", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ":", "case", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ":", "case", "ELF", "::", "R_MIPS_GLOB_DAT", ":", "case", "ELF", "::", "R_MIPS_PC21_S2", ":", "case", "ELF", "::", "R_MIPS_PC26_S2", ":", "case", "ELF", "::", "R_MIPS_PC18_S3", ":", "case", "ELF", "::", "R_MIPS_PC19_S2", ":", "case", "ELF", "::", "R_MIPS_PCHI16", ":", "case", "ELF", "::", "R_MIPS_PCLO16", ":", "case", "ELF", "::", "R_MIPS_COPY", ":", "case", "ELF", "::", "R_MIPS_JUMP_SLOT", ":", "case", "ELF", "::", "R_MIPS_NUM", ":", "case", "ELF", "::", "R_MIPS_PC32", ":", "case", "ELF", "::", "R_MIPS_EH", ":", "case", "ELF", "::", "R_MICROMIPS_26_S1", ":", "case", "ELF", "::", "R_MICROMIPS_GPREL16", ":", "case", "ELF", "::", "R_MICROMIPS_LITERAL", ":", "case", "ELF", "::", "R_MICROMIPS_PC7_S1", ":", "case", "ELF", "::", "R_MICROMIPS_PC10_S1", ":", "case", "ELF", "::", "R_MICROMIPS_PC16_S1", ":", "case", "ELF", "::", "R_MICROMIPS_CALL16", ":", "case", "ELF", "::", "R_MICROMIPS_GOT_DISP", ":", "case", "ELF", "::", "R_MICROMIPS_GOT_HI16", ":", "case", "ELF", "::", "R_MICROMIPS_GOT_LO16", ":", "case", "ELF", "::", "R_MICROMIPS_SUB", ":", "case", "ELF", "::", "R_MICROMIPS_HIGHER", ":", "case", "ELF", "::", "R_MICROMIPS_HIGHEST", ":", "case", "ELF", "::", "R_MICROMIPS_CALL_HI16", ":", "case", "ELF", "::", "R_MICROMIPS_CALL_LO16", ":", "case", "ELF", "::", "R_MICROMIPS_SCN_DISP", ":", "case", "ELF", "::", "R_MICROMIPS_JALR", ":", "case", "ELF", "::", "R_MICROMIPS_HI0_LO16", ":", "case", "ELF", "::", "R_MICROMIPS_TLS_GD", ":", "case", "ELF", "::", "R_MICROMIPS_TLS_LDM", ":", "case", "ELF", "::"], "ground_truth": ["R_MICROMIPS_TLS_DTPREL_HI16", ":"], "File": "MipsELFObjectWriter34", "Func": "needsRelocateWithSymbol", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1618, "Length": 364, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "<NUM_LIT>", ","], "ground_truth": ["(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_cmple_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1619, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TARGET_ISA_V3", "&&", "(", "ival", "<", "<NUM_LIT>", ")", "&&", "satisfies_constraint_Iu15", "(", "gen_int_mode", "("], "ground_truth": ["~", "ival", ",", "SImode", ")", ")", ")", ";"], "File": "nds32-predicates2", "Func": "nds32_can_use_bitci_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1620, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "spillsVRSAVE", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "return", "FuncInfo", "->"], "ground_truth": ["isVRSAVESpilled", "(", ")", ";"], "File": "PPCFrameLowering (2)", "Func": "spillsVRSAVE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1621, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", "==", "<STR_LIT>", ")", "KnownZero", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCISelLowering107", "Func": "computeMaskedBitsForTargetNode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1622, "Length": 99, "Cover_Rate": 0.4900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_CODE", "(", "x", ")", "==", "REG"], "ground_truth": ["&&", "INT_REG_OK_FOR_BASE_P", "(", "x", ",", "strict", ")", ";"], "File": "powerpcspe", "Func": "legitimate_indirect_address_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1623, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformShiftCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "PerformSHLCombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "PerformSRACombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "="], "ground_truth": ["performShiftToAllZeros", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering (2)3", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1624, "Length": 101, "Cover_Rate": 0.8938053097345132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Gfx7CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":"], "ground_truth": ["<ISA_LIT>Gfx6CacheControl", "(", "ST", ")", "{", "}"], "File": "SIMemoryLegalizer", "Func": "SIGfx7CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1625, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setShouldRestoreSPFromFP", "(", "bool"], "ground_truth": ["s", ")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setShouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1626, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "<NUM_LIT>", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "add", "(", "Addr", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts40", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1627, "Length": 396, "Cover_Rate": 0.45517241379310347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerADD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")"], "ground_truth": ["const", "{"], "File": "RISCVISelLowering75", "Func": "lowerADD", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1628, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "X86InsertWait", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1629, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "NewBldVec", "[", "i", "]", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "<NUM_LIT>", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", "{"], "File": "R600ISelLowering1", "Func": "CompactSwizzlableVector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1630, "Length": 102, "Cover_Rate": 0.3655913978494624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "ShiftedImm", ".", "Val", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", "&&", "Shift", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "{", "Expr", "=", "getImm", "(", ")", ";", "}", "<ISA_LIT>MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "return", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_PAGEOFF", "||", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", "||", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_GOTPAGEOFF", "&&", "Addend", "==", "<NUM_LIT>", ")", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_HI12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12_NC", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TPREL_HI12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12", "||"], "ground_truth": ["ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12_NC", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_SECREL_HI12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_SECREL_LO12", ";"], "File": "AArch64AsmParser12", "Func": "isAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1631, "Length": 143, "Cover_Rate": 0.6529680365296804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "initializePassOnce", "(", "PassRegistry", "&", "Registry", ")", "{", "const", "char", "*", "Name", "=", "<STR_LIT>", ";", "PassInfo", "*", "PI", "=", "new", "PassInfo", "(", "Name", ",", "<STR_LIT>", ",", "&", "SelectionDAGISel", "::", "ID", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "Registry", ".", "registerPass", "(", "*", "PI", ",", "true"], "ground_truth": [")", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "initializePassOnce", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1632, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SuperReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "<STR_LIT>", ";", "unsigned", "M0CopyReg", "=", "<STR_LIT>", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "<STR_LIT>", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "RC", "->", "getSize", "(", ")", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", "."], "ground_truth": ["getObjectAlignment", "(", "Index", ")", ";"], "File": "SIRegisterInfo53", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1633, "Length": 302, "Cover_Rate": 0.316894018887723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AS", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "&&", "AS", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "false", ";", "if", "(", "!", "LI", ".", "isSimple", "(", ")", ")", "return", "false", ";", "auto", "*", "Ty", "=", "LI", ".", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isAggregateType", "(", ")", ")", "return", "false", ";", "unsigned", "TySize", "=", "DL", "->", "getTypeStoreSize", "(", "Ty", ")", ";", "if", "(", "TySize", ">=", "<NUM_LIT>", ")"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1634, "Length": 69, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "nvptx_hard_regno_nregs", "(", "unsigned", "int", ",", "machine_mode", ")", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "nvptx", "Func": "nvptx_hard_regno_nregs", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 1635, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "HiSmallShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG"], "ground_truth": [".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1636, "Length": 134, "Cover_Rate": 0.31529411764705884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CmpMode", "::", "EQ", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "GT", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "GE", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "LT", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "LE", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "NE", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "NUM", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "NotANumber", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "EQU", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "GTU", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "GEU", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "LTU", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "LEU", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "NEU", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "EQ", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "GT", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "GE", ";", "case", "<STR_LIT>", ":", "return", "CmpMode", "::", "LT", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "NVPTXISelDAGToDAG (2)", "Func": "getPTXCmpMode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1637, "Length": 144, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ET", "==", "<STR_LIT>", "&&", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "isOperationLegalOrCustom", "(", "Op", ".", "getOpcode", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "LowerFP_TO_INTForReuse", "(", "Op", ",", "RLI", ",", "DAG", ",", "dl", ")", ";", "return", "true", ";", "}", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "LD", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "ET", "||", "LD", "->", "isVolatile", "(", ")", "||", "LD", "->", "isNonTemporal", "(", ")", ")", "return", "false", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "MemVT", ")", "return", "false", ";", "RLI", ".", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "if", "(", "LD", "->", "isIndexed", "(", ")", "&&", "!", "LD", "->", "getOffset", "(", ")", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "LD", "->", "getAddressingMode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RLI", ".", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RLI", ".", "Ptr", ".", "getValueType", "(", ")", ",", "RLI", ".", "Ptr", ",", "LD", "->", "getOffset", "(", ")", ")", ";", "}", "RLI", ".", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "RLI", ".", "MPI", "=", "LD", "->", "getPointerInfo", "(", ")", ";", "RLI", ".", "IsDereferenceable", "=", "LD", "->", "isDereferenceable", "(", ")", ";", "RLI", ".", "IsInvariant", "=", "LD", "->", "isInvariant", "(", ")", ";", "RLI", ".", "Alignment", "=", "LD"], "ground_truth": ["->", "getAlignment", "(", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "canReuseLoadAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1638, "Length": 238, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FirstGPR", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "if", "(", "FirstGPR", "<", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "FirstGPR", "]", ";", "unsigned", "Offset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "if", "(", "StartOffset", ">", "Offset", ")", "{", "LowGPR", "=", "Reg", ";", "StartOffset", "=", "Offset", ";", "}", "}", "}", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "<STR_LIT>", "[", "I", "]", ",", "true", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "("], "ground_truth": ["Reg", ")", ";"], "File": "SystemZFrameLowering22", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1639, "Length": 262, "Cover_Rate": 0.4548611111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshrq_n_s64", "(", "int64x2_t", "__a", ",", "const", "int"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vrshrq_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1640, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss30_2Imm", "(", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "HexagonAsmParser", "Func": "iss30_2Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1641, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Begin", "!=", "nullptr", ")", ";", "return"], "ground_truth": ["Begin", ";"], "File": "M68kCollapseMOVEMPass", "Func": "begin", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1642, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rmap_ty", "::", "iterator", "iter", "=", "RegisterMap", ".", "find", "(", "Name", ".", "str", "(", ")", ")", ";", "if", "(", "iter", "!=", "RegisterMap", ".", "end", "(", ")", ")", "return", "iter", "->", "second", ";", "else", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "MBlazeAsmLexer", "Func": "MatchRegisterName", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1643, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF"], "ground_truth": ["::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX802", ";"], "File": "AMDGPUTargetStreamer23", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1644, "Length": 120, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmsubadd_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "__mmask16", "__U", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vfmsubaddps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C"], "ground_truth": [",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmsubadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1645, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_reduce_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ","], "ground_truth": ["__m128h", "__C", ",", "int", "__D", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_reduce_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1646, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getFramePtr", "(", ")", "const", "{", "return"], "ground_truth": ["FramePtr", ";"], "File": "X86RegisterInfo", "Func": "getFramePtr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1647, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "width_source", "==", "SVE_SCALABLE", ")", "return", "default_estimated_poly_value", "(", "val", ")", ";", "HOST_WIDE_INT", "over_128", "=", "width_source", "-", "<NUM_LIT>", ";", "return", "val", ".", "coeffs", "[", "<NUM_LIT>", "]", "+", "val", ".", "coeffs", "[", "<NUM_LIT>", "]", "*", "over_128", "/"], "ground_truth": ["<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_estimated_poly_value", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1648, "Length": 38, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "WebAssemblyUtilities23", "Func": "isCopy", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1649, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Filler", "::", "searchRange", "(", "MachineBasicBlock", "&", "MBB", ",", "IterTy", "Begin", ",", "IterTy", "End", ",", "RegDefsUses", "&", "RegDU", ",", "InspectMemInstr", "&", "IM", ",", "Iter", "Slot", ",", "IterTy", "&", "Filler", ")", "const", "{", "bool", "IsReverseIter", "=", "std", "::", "is_convertible", "<", "IterTy", ",", "ReverseIter", ">", "::", "value", ";", "for", "(", "IterTy", "I", "=", "Begin", ";", "I", "!=", "End", ";", ")", "{", "IterTy", "CurrI", "=", "I", ";", "++", "I", ";", "if", "(", "CurrI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "terminateSearch", "(", "*", "CurrI", ")", ")", "break", ";", "assert", "(", "(", "!", "CurrI", "->", "isCall", "(", ")", "&&", "!", "CurrI", "->", "isReturn", "(", ")", "&&", "!", "CurrI", "->", "isBranch", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CurrI", "->", "isKill", "(", ")", ")", "{", "CurrI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "IsReverseIter", "&&", "I", "!=", "End", ")", "I", "=", "CurrI", ";", "continue", ";", "}", "if", "(", "delayHasHazard", "(", "*", "CurrI", ",", "RegDU", ",", "IM", ")", ")", "continue", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}", "bool", "InMicro<ISA_LIT>Mode", "=", "STI", "."], "ground_truth": ["inMicro<ISA_LIT>Mode", "(", ")", ";"], "File": "MipsDelaySlotFiller38", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1650, "Length": 244, "Cover_Rate": 0.7625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MCS51FrameLowering", "Func": "determineCalleeSaves", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1651, "Length": 22, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STACK_REGNO_P", "(", "regno", ")", ")", "return", "VALID_FP_MODE_P", "(", "mode", ")", ";", "if", "(", "MASK_REGNO_P", "(", "regno", ")", ")", "return", "(", "VALID_MASK_REG_MODE", "(", "mode", ")", "||", "(", "TARGET_AVX512BW", "&&", "VALID_MASK_AVX512BW_MODE", "(", "mode", ")", ")", ")", ";", "if", "(", "BND_REGNO_P", "(", "regno", ")", ")", "return", "VALID_BND_REG_MODE", "(", "mode", ")", ";", "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "TARGET_AVX512F", "&&", "(", "mode", "==", "XImode", "||", "VALID_AVX512F_REG_MODE", "(", "mode", ")", "||", "VALID_AVX512F_SCALAR_MODE", "(", "mode", ")", ")", ")", "return", "true", ";", "if", "(", "(", "TARGET_AVX5124FMAPS", "||", "TARGET_AVX5124VNNIW", ")", "&&", "MOD4_SSE_REGNO_P", "(", "regno", ")", "&&", "mode", "==", "V64SFmode", ")", "return", "true", ";", "if", "(", "(", "TARGET_AVX5124FMAPS", "||", "TARGET_AVX5124VNNIW", ")", "&&", "MOD4_SSE_REGNO_P", "(", "regno", ")", "&&", "mode", "==", "V64SImode", ")", "return", "true", ";", "if", "(", "TARGET_AVX512VL", "&&", "(", "mode", "==", "OImode", "||", "mode", "==", "TImode", "||", "VALID_AVX256_REG_MODE", "(", "mode", ")", "||", "VALID_AVX512VL_128_REG_MODE", "(", "mode", ")", ")", ")", "return", "true", ";", "if", "(", "EXT_REX_SSE_REGNO_P", "(", "regno", ")", ")", "return", "false", ";", "return", "(", "(", "TARGET_AVX", "&&", "VALID_AVX256_REG_OR_OI_MODE", "(", "mode", ")", ")", "||", "VALID_SSE_REG_MODE", "(", "mode", ")", "||", "VALID_SSE2_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")", ";", "}", "if", "(", "MMX_REGNO_P", "(", "regno", ")", ")", "{", "return", "(", "VALID_MMX_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")", ";", "}", "if", "(", "mode", "==", "QImode", ")", "{", "if", "(", "ANY_QI_REGNO_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "!", "TARGET_PARTIAL_REG_STALL", ")", "return", "true", ";", "if", "(", "lra_in_progress", ")", "return", "true", ";", "return", "!", "can_create_pseudo_p", "(", ")", ";", "}", "else", "if", "(", "VALID_INT_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VALID_FP_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VALID_DFP_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", "||", "VALID_MMX_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "i3866", "Func": "ix86_hard_regno_mode_ok", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1652, "Length": 304, "Cover_Rate": 0.8539325842696629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "hasFPConstraints", "(", "MI", ",", "MRI", ",", "TRI", ",", "Depth"], "ground_truth": [")", ";"], "File": "AArch64RegisterBankInfo2", "Func": "onlyDefinesFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1653, "Length": 40, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "<STR_LIT>", ")", ";", "return", "Reg", "."], "ground_truth": ["RegNum", ";"], "File": "SparcAsmParser", "Func": "getReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1654, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "R", "=", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "("], "ground_truth": [")", ";"], "File": "ARCOptAddrMode1", "Func": "noUseOfAddBeforeLoadOrStore", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1655, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "!", "isCondBranch", "(", "I", ")", "&&"], "ground_truth": ["!", "isUncondBranch", "(", "I", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SPUInstrInfo3", "Func": "RemoveBranch", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1656, "Length": 55, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "hasLibcall", "(", "const", "char", "*", "name", ")"], "ground_truth": ["const", "{"], "File": "TMS320C64XSubtarget", "Func": "hasLibcall", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1657, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "ImmTy", "OffsetType", "=", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<ISA_LIT>Operand", "::", "ImmTySwizzle", ":", "<ISA_LIT>Operand", "::", "ImmTyOffset", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "OffsetType", ")", ";", "if", "(", "!", "IsGdsHardcoded", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ","], "ground_truth": ["OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGDS", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtDSImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1658, "Length": 69, "Cover_Rate": 0.3317307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "UseOpc", "=", "UseMI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "<NUM_LIT>", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "<NUM_LIT>", ",", "SOImmValV2", "=", "<NUM_LIT>", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Commute", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Commute", ")", "return", "false", ";", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "<STR_LIT>", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "<STR_LIT>", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "<STR_LIT>", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["{"], "File": "ARMBaseInstrInfo108", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1659, "Length": 210, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32", ",", "Instr", ",", "Insn", ","], "ground_truth": ["Address", ",", "this", ",", "STI", ")", ";"], "File": "MipsDisassembler35", "Func": "getInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1660, "Length": 48, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "("], "ground_truth": [")", "const", "{"], "File": "SIFoldOperands1", "Func": "isImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1661, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fnmsub_sd", "(", "__m128d", "__W", ",", "__mmask8"], "ground_truth": ["__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm_mask_fnmsub_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1662, "Length": 28, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ALTIVEC_BUILTIN_ST_INTERNAL_2df", ":", "icode", "=", "CODE_FOR_vector_altivec_store_v2df", ";", "break", ";", "case", "ALTIVEC_BUILTIN_ST_INTERNAL_2di", ":", "icode", "=", "CODE_FOR_vector_altivec_store_v2di", ";", "case", "ALTIVEC_BUILTIN_ST_INTERNAL_1ti", ":", "icode", "=", "CODE_FOR_vector_altivec_store_v1ti", ";", "break", ";", "default", ":", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "pat", ")", "emit_insn", "(", "pat", ")", ";", "*", "expandedp", "=", "true", ";", "return"], "ground_truth": ["NULL_RTX", ";"], "File": "rs60004", "Func": "altivec_expand_st_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1663, "Length": 194, "Cover_Rate": 0.6576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsadh", "(", "(", "__v2si", ")", "__A", ",", "(", "__v4hi"], "ground_truth": [")", "__B", ",", "(", "__v4hi", ")", "__C", ")", ";"], "File": "mmintrin", "Func": "_mm_sada_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1664, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ","], "ground_truth": ["false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1665, "Length": 305, "Cover_Rate": 0.9442724458204335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "&=", "<NUM_LIT>", ";", "return", "createRegOperand", "(", "<STR_LIT>", ","], "ground_truth": ["Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1666, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "Address", ")", ";", "}", "else", "{", "O", "<<", "*", "Op", ".", "getExpr", "("], "ground_truth": [")", ";"], "File": "X86IntelInstPrinter19", "Func": "printPCRelImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1667, "Length": 55, "Cover_Rate": 0.4700854700854701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MVT", "VT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "<STR_LIT>", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "<STR_LIT>", "ABI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ";", "if", "(", "CC_<ISA_LIT>", "(", "MF", ".", "getDataLayout", "(", ")", ",", "ABI", ",", "i", ",", "VT", ",", "VT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ",", "true", ",", "true", ",", "nullptr", ",", "*", "this", ",", "FirstMaskArgument", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "RISCVISelLowering38", "Func": "CanLowerReturn", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1668, "Length": 104, "Cover_Rate": 0.5561497326203209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2dq", "("], "ground_truth": ["(", "__v4sf", ")", "__A", ")", ";"], "File": "emmintrin", "Func": "_mm_cvtps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1669, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")"], "ground_truth": [")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1670, "Length": 122, "Cover_Rate": 0.7530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_loadaps256_mask", "(", "(", "__v8sf", "*", ")", "__P", ",", "("], "ground_truth": ["__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_load_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1671, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "const", "Triple", "&", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "RM", "=", "Reloc", "::", "Static", ";", "}", "if", "(", "CM", "==", "CodeModel", "::", "Default", ")", "{", "CM", "=", "CodeModel", "::", "Small", ";", "}", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "XCoreMCTargetDesc (2)", "Func": "createXCoreMCCodeGenInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1672, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "CONST_LOW_PART", "(", "offset", ")", ";", "high", "=", "riscv_force_temporary", "(", "temp", ",", "high", ",", "FALSE", ")", ";", "reg", "=", "riscv_force_temporary", "(", "temp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "high", ","], "ground_truth": ["reg", ")", ",", "FALSE", ")", ";"], "File": "riscv", "Func": "riscv_add_offset", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1673, "Length": 36, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "SRE", "->", "getSymbol", "(", ")", ".", "print", "(", "OS", ",", "MAI", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";", "OS", "<<", "Offset"], "ground_truth": [";"], "File": "MipsInstPrinter25", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1674, "Length": 264, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "getSTReg"], "ground_truth": ["(", "Op1", ")", ")", ";"], "File": "X86FloatingPoint11", "Func": "handleCondMovFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1675, "Length": 61, "Cover_Rate": 0.4621212121212121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MIPS16", ")", "{", "if", "(", "!", "mips16_rdhwr_stub", ")", "mips16_rdhwr_stub", "=", "new", "mips16_rdhwr_one_only_stub", "(", ")", ";", "fn", "=", "mips16_stub_call_address", "(", "mips16_rdhwr_stub", ")", ";", "emit_insn", "(", "PMODE_INSN", "(", "gen_tls_get_tp_mips16", ",", "(", "tp", ",", "fn", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "PMODE_INSN", "(", "gen_tls_get_tp", ",", "(", "tp", ")", ")", ")", ";", "return", "tp"], "ground_truth": [";"], "File": "mips", "Func": "mips_expand_thread_pointer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1676, "Length": 55, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getBranchInfo", "(", "*", "I", ")", ".", "hasMBBTarget", "(", ")", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}", "return", "Count"], "ground_truth": [";"], "File": "SystemZInstrInfo16", "Func": "removeBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1677, "Length": 36, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "__ev_clr_spefscr_field", "(", "int", "mask", ")", "{", "int", "i", ";", "i", "=", "__builtin_spe_mfspefscr", "("], "ground_truth": [")", ";"], "File": "spe", "Func": "__ev_clr_spefscr_field", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1678, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateMSRMask", "(", "unsigned", "MMask", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_MSRMask", ")", ";", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1679, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsStore", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "definesCPSR", "(", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "<NUM_LIT>", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "<NUM_LIT>", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer69", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1680, "Length": 240, "Cover_Rate": 0.49079754601226994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["FrameAddr", ";"], "File": "MSP430ISelLowering14", "Func": "LowerFRAMEADDR", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1681, "Length": 88, "Cover_Rate": 0.6518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OpsY3", "[", "]", "=", "{", "TmpY2", ",", "TmpE2", ",", "TmpY2", ",", "TmpPR", "}", ";", "TmpY3", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsY3", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpY3", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsQ0", "[", "]", "=", "{", "Tmp1", ",", "TmpY3", ",", "F0", ",", "TmpPR", "}", ";", "TmpQ0", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsQ0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsR0", "[", "]", "=", "{", "Tmp2", ",", "TmpQ0", ",", "Tmp1", ",", "TmpPR", "}", ";", "TmpR0", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsR0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpR0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "TmpF5", ",", "TmpY3", ",", "TmpR0", ",", "TmpQ0", ",", "TmpPR", "}", ";", "Result", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "else", "{", "SDValue", "TmpQ2", ",", "TmpR2", ",", "TmpQ3", ",", "TmpQ", ";", "SDValue", "OpsQ2", "[", "]", "=", "{", "TmpF3", ",", "TmpY2", ",", "F0", ",", "TmpPR", "}", ";", "TmpQ2", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsQ2", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ2", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsR2", "[", "]", "=", "{", "TmpF4", ",", "TmpQ2", ",", "TmpF3", ",", "TmpPR", "}", ";", "TmpR2", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsR2", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpR2", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpsQ3", "[", "]", "=", "{", "TmpF5", ",", "TmpR2", ",", "TmpY2", ",", "TmpQ2", ",", "TmpPR", "}", ";", "TmpQ3", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsQ3", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ3", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "isSigned", ")", "TmpQ", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TmpQ3", ")", ",", "<NUM_LIT>", ")", ";", "else", "TmpQ", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TmpQ3", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "TmpQ", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "isModulus", ")", "{", "SDValue", "FPminusB", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "minusB", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "FPminusB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Remainder", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TmpQ", ",", "FPminusB", ",", "TmpF1", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Remainder", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Remainder", ")", ";", "Chain", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "IA64ISelDAGToDAG", "Func": "SelectDIV", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1682, "Length": 486, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "case", "<STR_LIT>", ":", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "MOSInstrInfo", "Func": "isLoadFromStackSlot", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1683, "Length": 40, "Cover_Rate": 0.3669724770642202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "kernel_md_iterator", "kernel_md_end", "(", ")", "{", "return", "mMetadataKernel", ".", "end", "("], "ground_truth": [")", ";"], "File": "HSAILMachineFunctionInfo", "Func": "kernel_md_end", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1684, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addGPRMM16AsmRegMovePPairFirstOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsAsmParser (2)4", "Func": "addGPRMM16AsmRegMovePPairFirstOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1685, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "FIRST_SSE_REG", ";", "i", "<=", "LAST_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_REX_SSE_REG", ";", "i", "<=", "LAST_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_EXT_REX_SSE_REG", ";", "i", "<=", "LAST_EXT_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_MASK_REG", ";", "i", "<=", "LAST_MASK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_BND_REG", ";", "i", "<=", "LAST_BND_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "if", "(", "TARGET_SSE_MATH", ")", "for", "(", "i", "=", "FIRST_STACK_REG", ";", "i", "<=", "LAST_STACK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_MMX_REG", ";", "i", "<=", "LAST_MMX_REG", ";", "i"], "ground_truth": ["++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";"], "File": "i3864", "Func": "x86_order_regs_for_local_alloc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1686, "Length": 151, "Cover_Rate": 0.5531135531135531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S3", ",", "V3", ")", ")", "return", "false", ";", "unsigned", "Sub2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Sub4", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V1", "|", "(", "V3", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V3", "|", "(", "V1", "<<", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "switch", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Val", "=", "TV", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "(", "TV", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "default", ":", "Val", "=", "TV", ";", "break", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "HexagonHardwareLoops26", "Func": "checkForImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1687, "Length": 152, "Cover_Rate": 0.34942528735632183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "("], "ground_truth": [")", ";"], "File": "HexagonTargetMachine16", "Func": "addPostRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1688, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Bytes", "<="], "ground_truth": ["<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget109", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1689, "Length": 63, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_XMM512", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_REL8", ":", "isBranch", "=", "true", ";", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "immediateOffset", "+", "insn", ".", "immediateSize", ";", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "TYPE_REL32", ":", "case", "TYPE_REL64", ":", "isBranch", "=", "true", ";", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "immediateOffset", "+", "insn", ".", "immediateSize", ";", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "tryAddingSymbolicOperand", "(", "immediate", "+", "pcrel", ",", "isBranch", ",", "insn", ".", "startLocation", ",", "insn", ".", "immediateOffset", ",", "insn", ".", "immediateSize", ",", "mcInst", ",", "Dis", ")", ")", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "immediate", ")", ")", ";", "if", "(", "type", "==", "TYPE_MOFFS8", "||", "type", "==", "TYPE_MOFFS16", "||", "type"], "ground_truth": ["==", "TYPE_MOFFS32", "||", "type", "==", "TYPE_MOFFS64", ")", "{"], "File": "X86Disassembler17", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1690, "Length": 182, "Cover_Rate": 0.3038397328881469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "Type", "*", "PtrTy", "=", "VecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VecTy", ",", "PtrTy", "}", ";", "static", "const", "<STR_LIT>", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "LdNFunc", "=", "<STR_LIT>", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "Ptr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "PtrTy", ")", ";", "CallInst", "*", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Ptr", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SVI", "=", "Shuffles", "["], "ground_truth": ["i", "]", ";"], "File": "AArch64ISelLowering102", "Func": "lowerInterleavedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1691, "Length": 162, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", ">", "M", "||", "M", ">=", "HalfSize", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", "||", "(", "Src", "==", "V", "&&", "Idx", "==", "(", "M", "-", "i", ")", ")", ")", "{", "Src", "=", "V", ";", "Idx", "=", "M", "-", "i", ";", "continue", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "Idx", "+", "Len", ")", "<=", "HalfSize", "&&", "<STR_LIT>", ")", ";", "int", "BitLen", "=", "(", "Len", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";", "int", "BitIdx", "=", "(", "Idx", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "BitLen", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "BitIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", ";", "if", "(", "SDValue", "ExtrQ", "=", "LowerAsEXTRQ", "(", ")", ")", "return", "ExtrQ", ";", "auto", "LowerAsInsertQ", "=", "[", "&", "]", "(", ")", "{", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "!=", "HalfSize", ";", "++", "Idx", ")", "{", "SDValue", "Base", ";", "if", "(", "isUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Idx", ")", ")", "{", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Idx", ",", "<NUM_LIT>", ")", ")", "{", "Base", "=", "V1", ";", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Idx", ",", "Size", ")", ")", "{", "Base", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "for", "(", "int", "Hi", "=", "Idx", "+", "<NUM_LIT>", ";", "Hi", "<=", "HalfSize"], "ground_truth": [";", "++", "Hi", ")", "{"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleWithSSE4A", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1692, "Length": 261, "Cover_Rate": 0.35704514363885087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "_U_Qfle", "(", "long", "double", "a", ",", "long", "double", "b", ")", "{", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "QCMP_INV", "|", "QCMP_EQ", "|", "QCMP_LT", ")", "!=", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "quadlib1", "Func": "_U_Qfle", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1693, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ExtendInVecOpc", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "Opc", ")", ";", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "ExperimentalVectorWideningLegalization", "||", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ExtendInVecOpc", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Op", ";", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ExtendInVecOpc", ",", "dl", ",", "HalfVT", ",", "In", ")", ";", "if", "(", "auto", "*", "Shuf", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "In", ")", ")", "if", "(", "hasIdenticalHalvesShuffleMask", "(", "Shuf", "->", "getMask", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpLo", ")", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "InVT", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Opc", "==", "<STR_LIT>", ";", "SDValue", "OpHi", "=", "getUnpackh", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "HalfVT", ",", "OpHi"], "ground_truth": [")", ";"], "File": "X86ISelLowering108", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1694, "Length": 339, "Cover_Rate": 0.7687074829931972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrndaq_f32", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vrndaq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1695, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>32Target", "("], "ground_truth": [")", ")", ";"], "File": "LoongArchAsmPrinter", "Func": "LLVMInitializeLoongArchAsmPrinter", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1696, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "if", "(", "low", "==", "high", ")", "insn", "=", "emit_insn", "(", "gen_stack_push", "(", "gen_rtx_REG", "(", "SImode", ",", "low", ")", ")", ")", ";", "else", "insn", "=", "emit_insn", "(", "gen_stack_pushm", "(", "GEN_INT", "(", "(", "(", "high", "-", "low", ")", "+", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD"], "ground_truth": [")", ",", "gen_rx_store_vector", "(", "low", ",", "high", ")", ")", ")", ";"], "File": "rx", "Func": "push_regs", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1697, "Length": 55, "Cover_Rate": 0.7432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "op0", "=", "fold_convert", "(", "vtype", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "tree", "op1", "=", "fold_convert", "(", "vtype", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "tree", "val", "=", "fold_build2", "(", "code", ",", "vtype", ",", "op0", ","], "ground_truth": ["op1", ")", ";"], "File": "alpha", "Func": "alpha_fold_vector_minmax", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1698, "Length": 40, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "SILowerControlFlow16", "Func": "Break", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1699, "Length": 37, "Cover_Rate": 0.37755102040816324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "case", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ":", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "case", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ":", "case", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return"], "ground_truth": ["true", ";"], "File": "SIISelLowering159", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1700, "Length": 148, "Cover_Rate": 0.44984802431610943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "splitFramePushPop", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget111", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1701, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addImm", "(", "FrameInfo", ".", "getStackSize", "(", ")", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "assert", "(", "FPReg", "!=", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "bool", "NeedsFlatScratchInit", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "&&", "(", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "FrameInfo", ".", "hasCalls", "(", ")", "||", "(", "!", "allStackObjectsAreDead", "(", "MF", ")", "&&", "ST", ".", "enableFlatScratch", "(", ")", ")", ")", ";", "if", "(", "(", "NeedsFlatScratchInit", "||", "ScratchRsrcReg", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "NeedsFlatScratchInit", ")", "{", "emitEntryFunctionFlatScratchInit", "(", "MF", ",", "MBB", ",", "I", ",", "DL", ",", "ScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ScratchRsrcReg", ")", "{", "emitEntryFunctionScratchRsrcRegSetup", "(", "MF", ",", "MBB", ",", "I", ",", "DL"], "ground_truth": [",", "PreloadedScratchRsrcReg", ",", "ScratchRsrcReg", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1702, "Length": 418, "Cover_Rate": 0.5421530479896238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpb128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi"], "ground_truth": [")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_cmpneq_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1703, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "prefix", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "lookAtByte", "(", "insn", ",", "&", "nextByte", ")", ")", "break", ";", "if", "(", "isREX", "(", "insn", ",", "nextByte", ")", "||", "nextByte", "==", "<NUM_LIT>", "||", "nextByte", "==", "<NUM_LIT>", ")", "insn", "->", "mandatoryPrefix", "=", "prefix", ";", "insn", "->", "repeatPrefix", "=", "prefix", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "lookAtByte", "(", "insn", ",", "&"], "ground_truth": ["nextByte", ")", ")", "break", ";"], "File": "X86DisassemblerDecoder11", "Func": "setPrefixPresent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1704, "Length": 69, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>FrameLowering", "::", "FItoStackOffset", "(", "FI", ")", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "offset", ">", "minOffset", "&&", "offset", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "Op1", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "const", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "Op1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "PtrTy", ")", ";", "Index", "=", "N", ";", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "int32_t", "offset", "=", "<NUM_LIT>", ";", "SDValue", "idxOp", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "offset", "=", "int32_t", "(", "CN", "->", "getSExtValue", "(", ")", ")", ";", "idxOp", "=", "Op0", ";", "}", "else", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ";", "offset", "=", "int32_t", "(", "CN", "->", "getSExtValue", "(", ")", ")", ";", "idxOp", "=", "Op1", ";", "}", "if", "(", "offset", ">=", "minOffset", "&&", "offset", "<=", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "idxOp", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";", "Index", "=", "N", ";", "return", "true", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";", "Index", "=", "N", ";", "return", "true", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "OpOpc", "=", "Op", "->", "getOpcode", "(", ")", ";", "if", "(", "OpOpc", "==", "<STR_LIT>", "||", "OpOpc", "==", "<STR_LIT>", ")", "{", "SDValue", "Offs", ";", "Offs", "=", "(", "(", "OpOpc", "==", "<STR_LIT>", ")", "?", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Offs", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Offs", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Offs", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Offs", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Offs", ".", "getValueType", "(", ")", ")", ";", "Base", "=", "Offs", ";", "Index", "=", "N", ";", "return"], "ground_truth": ["true", ";"], "File": "SPUISelDAGToDAG", "Func": "DFormAddressPredicate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1705, "Length": 463, "Cover_Rate": 0.44095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformVDUPLANECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CombineVLDDUP", "(", "N", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", "."], "ground_truth": ["getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1706, "Length": 84, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewOpcode", ">=", "<NUM_LIT>", ")", "return", "NewOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getDotNewPredJumpOp", "(", "MI", ",", "MBPI", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "HexagonInstrInfo", "Func": "GetDotNewPredOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1707, "Length": 66, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerMemArgument", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "MachineFrameInfo", "*", "MFI", ",", "unsigned", "i", ")", "const", "{", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "AlwaysUseMutable", "=", "shouldGuaranteeTCO", "(", "CallConv", ",", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ";", "bool", "isImmutable", "=", "!", "AlwaysUseMutable", "&&", "!", "Flags", ".", "isByVal", "(", ")", ";", "EVT", "ValVT", ";", "bool", "ExtendedInMem", "=", "VA", ".", "isExtInLoc", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", "||", "ExtendedInMem", ")", "ValVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "else", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ";", "Offset", "=", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "(", "(", "i", "+", "<NUM_LIT>", ")", "%", "Ins", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "Bytes", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", ")", "{", "MFI", "->", "setObjectOffset", "(", "FI", ",", "Offset", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", "."], "ground_truth": ["getDataLayout", "(", ")", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerMemArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1708, "Length": 284, "Cover_Rate": 0.6794258373205742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Addr", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";", "return", "Addr", ".", "Base", ".", "Reg"], "ground_truth": ["!=", "<NUM_LIT>", ";"], "File": "MipsFastISel2", "Func": "ComputeAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1709, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>"], "ground_truth": [",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "}", ";"], "File": "SIRegisterInfo103", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1710, "Length": 83, "Cover_Rate": 0.5763888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_ARM_ARCH", ")", ";", "}", "if", "(", "arm_arch_notm", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB2", ")", ";", "if", "(", "TARGET_BIG_END", ")", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB", ")", ";", "else", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_ARCH_ISA_THUMB", ")", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_ARM_ARCH_ISA_THUMB", ")", ";", "if", "(", "TARGET_BIG_END", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_SOFT_FLOAT", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_FP", ")", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_ARM_FP", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "arm_fp16_format", "==", "ARM_FP16_FORMAT_IEEE", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "arm_fp16_format", "==", "ARM_FP16_FORMAT_ALTERNATIVE", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_VFP_FP16INST", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_NEON_FP16INST", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_FP16FML", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_FMA", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_NEON", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_NEON", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_NEON_FP", ")", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_NEON_FP", ")", ";", "if", "(", "arm_cpp_interwork", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "arm_arch_name", ")", ";", "if", "(", "arm_arch_xscale", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "arm_arch_iwmmxt", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "arm_arch_iwmmxt2", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "arm_arch6kz", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "arm_pcs_default", "==", "ARM_PCS_AAPCS_VFP", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "arm_pcs_default", "==", "ARM_PCS_AAPCS", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_IDIV", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_IDIV", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "inline_asm_unified", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_32BIT", "&&", "arm_arch4", "&&", "!", "(", "arm_arch8", "&&", "arm_arch_notm", ")", ")", "{", "int", "coproc_level", "=", "<NUM_LIT>", ";", "if", "(", "arm_arch5t", ")", "coproc_level", "|=", "<NUM_LIT>", ";", "if", "(", "arm_arch5te", ")", "coproc_level", "|=", "<NUM_LIT>", ";", "if", "(", "arm_arch6", ")", "coproc_level", "|=", "<NUM_LIT>", ";", "builtin_define_with_int_value", "(", "<STR_LIT>"], "ground_truth": [",", "coproc_level", ")", ";"], "File": "arm-c6", "Func": "arm_cpu_builtins", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1711, "Length": 417, "Cover_Rate": 0.6214605067064084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GV", "!=", "<NUM_LIT>", "||", "CP", "!=", "<NUM_LIT>", "||", "ES", "!=", "<NUM_LIT>", "||", "JT", "!="], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "mprocISelDAGToDAG", "Func": "hasSymbolicDisplacement", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1712, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg"], "ground_truth": [")", "{"], "File": "sh3", "Func": "sh_hard_regno_rename_ok", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1713, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "LOpcode", ")", ",", "OrigOldVal", ")", ".", "addOperand", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "OrigOldVal", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "RetryOldVal", ")", ".", "addMBB", "(", "SetMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CmpVal", ")", ".", "addReg", "(", "OrigCmpVal", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "RetryCmpVal", ")", ".", "addMBB", "(", "SetMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SwapVal", ")", ".", "addReg", "(", "OrigSwapVal", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "RetrySwapVal", ")", ".", "addMBB", "(", "SetMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "BitShift", ")", ".", "addImm", "(", "BitSize", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RetryCmpVal", ")", ".", "addReg", "(", "CmpVal", ")", ".", "addReg", "(", "Dest", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "BitSize", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "RetryCmpVal", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "SetMBB", ")", ";", "MBB", "=", "SetMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RetrySwapVal", ")", ".", "addReg", "(", "SwapVal", ")", ".", "addReg", "(", "Dest", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "BitSize", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StoreVal", ")", ".", "addReg", "(", "RetrySwapVal", ")", ".", "addReg", "(", "NegBitShift", ")", ".", "addImm"], "ground_truth": ["(", "-", "BitSize", ")", ";"], "File": "SystemZISelLowering106", "Func": "emitAtomicCmpSwapW", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1714, "Length": 370, "Cover_Rate": 0.44417767106842737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "DisableA15SDOptimization", "||", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCortexA15", "(", ")", ")", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb2", "(", ")", ")"], "ground_truth": ["addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1715, "Length": 111, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmla_lane180v2sf", "(", "__r", ",", "__a", ","], "ground_truth": ["__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vcmla_rot180_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1716, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", "->", "add", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "PM", "->", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetMachine62", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1717, "Length": 59, "Cover_Rate": 0.8805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "float", "sh_media_FMOV_LS", "(", "int", "mm", ")", "{", "float", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ")", ";", "return", "res"], "ground_truth": [";"], "File": "ushmedia", "Func": "sh_media_FMOV_LS", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1718, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vorrq_m_n_u16", "(", "uint16x8_t", "__a", ",", "const", "int", "__imm", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vorrq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1719, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CP", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CP", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "Lo", ",", "Hi", ")", ";"], "File": "SparcISelLowering59", "Func": "LowerConstantPool", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1720, "Length": 96, "Cover_Rate": 0.4155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MachOTargetObjectFile", "::", "getTTypeEncoding", "(", ")", "const", "{", "return", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel"], "ground_truth": ["|", "DW_EH_PE_sdata4", ";"], "File": "ARMTargetObjectFile33", "Func": "getTTypeEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1721, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "debug", ")", "notice", "(", "<STR_LIT>"], "ground_truth": [",", "file", ")", ";"], "File": "intelmic-mkoffload2", "Func": "maybe_unlink", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1722, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info"], "ground_truth": [",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "File": "AArch64TargetTransformInfo31", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1723, "Length": 315, "Cover_Rate": 0.49920760697305866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmaxuw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_max_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1724, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RetVal", "=", "true", ";", "bool", "AllConstantIndices", "=", "I", ".", "hasAllConstantIndices", "(", ")", ";", "if", "(", "isStruct", "&&", "!", "AllConstantIndices", ")", "return", "false", ";", "Offset", "=", "ComputeOffsetForGEP", "(", "IRB", ",", "I", ",", "Offset", ")", ";", "AddToLazyDeletionSet", "(", "&", "I", ")", ";", "for", "(", "auto", "*", "User", ":", "I", ".", "users", "(", ")", ")", "RetVal", "&=", "ProcessUser", "(", "MemOpOffsetMap", ",", "*", "User", ",", "Offset", ","], "ground_truth": ["isStruct", ")", ";"], "File": "JVMCastHandler", "Func": "ProcessGEPChain", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1725, "Length": 67, "Cover_Rate": 0.6633663366336634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>MergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CleanupVSETVLIPass", "("], "ground_truth": [")", ")", ";"], "File": "RISCVTargetMachine14", "Func": "addPreRegAlloc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1726, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LoadStoreOpt", "::", "MergeOps", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "Offset", ",", "unsigned", "Base", ",", "bool", "BaseKill", ",", "int", "Opcode", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "Scratch", ",", "DebugLoc", "dl", ",", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "&", "Regs", ")", "{", "unsigned", "NumRegs", "=", "Regs", ".", "size", "(", ")", ";", "if", "(", "NumRegs", "<=", "<NUM_LIT>", ")", "return", "false", ";", "<STR_LIT>", "Mode", "=", "<STR_LIT>", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "bool", "haveIBAndDA", "=", "isNotVFP", "&&", "!", "isThumb2", ";", "if", "(", "Offset", "==", "<NUM_LIT>", "&&", "haveIBAndDA", ")", "Mode", "=", "<STR_LIT>", ";", "else", "if", "(", "Offset", "==", "-", "<NUM_LIT>", "*", "(", "int", ")", "NumRegs", "+", "<NUM_LIT>", "&&", "haveIBAndDA", ")", "Mode", "=", "<STR_LIT>", ";", "else", "if", "(", "Offset", "==", "-", "<NUM_LIT>", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", ")", "Mode", "=", "<STR_LIT>", ";", "else", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "NumRegs", "<=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "(", "(", "Base", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "(", "(", "Base", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "<STR_LIT>", "(", "Offset", ")", ":", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Base", "=", "NewBase"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1727, "Length": 334, "Cover_Rate": 0.6844262295081968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "ix86_handle_shared_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node"], "ground_truth": [")", "!=", "VAR_DECL", ")", "{"], "File": "winnt3", "Func": "ix86_handle_shared_attribute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1728, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "search_begin", "=", "GPR64DeadDefs", ".", "begin", "(", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "search_end", "=", "GPR64DeadDefs", ".", "end", "(", ")", ";", "for", "(", "auto", "I", ":", "GPR32LiveDefs", ")", "for", "(", "MCSuperRegIterator", "SR", "(", "I", ",", "TRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "if", "(", "std", "::", "find", "(", "search_begin", ",", "search_end", ",", "*", "SR", ")", "==", "search_end", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "BPFMIChecking1", "Func": "hasLiveDefs", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1729, "Length": 80, "Cover_Rate": 0.33195020746887965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "INTERP_P1LL_F16", ")", "NODE_NAME_CASE", "(", "INTERP_P1LV_F16", ")", "NODE_NAME_CASE", "(", "INTERP_P2_F16", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_U8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_U8", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "DS_ORDERED_COUNT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMIN", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_UBYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_USHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "SBUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_ADD", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_AND", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_OR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_XOR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CMPSWAP", ")", "case", "<STR_LIT>", ":", "break", ";", "}", "return"], "ground_truth": ["nullptr", ";"], "File": "AMDGPUISelLowering101", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1730, "Length": 217, "Cover_Rate": 0.3401253918495298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_n_u16", "(", "uint16x4_t", "__a", ",", "uint16_t", "__b", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vmul_nv4hi", "(", "(", "int16x4_t", ")", "__a"], "ground_truth": [",", "(", "__builtin_neon_hi", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmul_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1731, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64TargetMachine15", "Func": "getSubtargetImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1732, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr"], "ground_truth": ["(", "Expr", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addExpr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1733, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "<NUM_LIT>", ";", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "DescSize", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Opc"], "ground_truth": [")", "{"], "File": "SIInstrInfo103", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1734, "Length": 129, "Cover_Rate": 0.4574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturnValues", "(", "CCInfo", ",", "RVLocs", ",", "Ins", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")"], "ground_truth": [";", "++", "i", ")", "{"], "File": "MSP430ISelLowering2", "Func": "LowerCallResult", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1735, "Length": 63, "Cover_Rate": 0.37058823529411766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCondMov", "(", ")", "const", "{", "return", "HasCondMov"], "ground_truth": [";", "}"], "File": "MipsSubtarget20", "Func": "hasCondMov", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1736, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshl_n_u32", "(", "uint32x2_t", "__a", ",", "const", "int"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vqshl_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1737, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovn_high_u32", "(", "uint16x4_t", "a", ",", "uint32x4_t", "b", ")", "{", "uint16x8_t", "result", "=", "vcombine_u16", "(", "a", ",", "vcreate_u16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "("], "ground_truth": ["b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmovn_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1738, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltz_f32", "(", "float32x2_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vcltz_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1739, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "IsStrict", "&&", "<STR_LIT>", ")", ";", "softenSetCCOperands", "(", "DAG", ",", "<STR_LIT>", ",", "Op0", ",", "Op1", ",", "CC", ",", "dl", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "Op1", ".", "getNode", "(", ")", ")", "{", "assert", "(", "Op0", ".", "getValueType", "(", ")", "==", "Op", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Op0", ";", "}", "}", "SDValue", "<ISA_LIT>CC", ";", "SDValue", "EFLAGS", "=", "emitFlagsForSetcc", "(", "Op0", ",", "Op1", ",", "CC", ",", "dl", ",", "DAG", ",", "<ISA_LIT>CC", ",", "Chain", ",", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "EFLAGS", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<ISA_LIT>CC", ",", "EFLAGS", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Res"], "ground_truth": [",", "Chain", "}", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1740, "Length": 136, "Cover_Rate": 0.43450479233226835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "op2", ")", "&", "mask", ";", "if", "(", "code", "==", "AND", ")", "{", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "const0_rtx", ")", ")", ";", "return", ";", "}", "else", "if", "(", "value", "==", "mask", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "dest", ",", "op1", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "op1", ")", ")", ";", "return", ";", "}", "}", "else", "if", "(", "code", "==", "IOR", "||", "code", "==", "XOR", ")", "{", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "dest", ",", "op1", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "op1"], "ground_truth": [")", ")", ";"], "File": "rs60005", "Func": "rs6000_split_logical_inner", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1741, "Length": 108, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SawChainSeparater", ")", "ChainNum", "=", "(", "unsigned", ")", "sqrt", "(", "(", "double", ")", "EleNum", ")", ";", "CBucket", ".", "ChainSize", "=", "(", "unsigned", ")", "(", "EleNum", "/", "ChainNum", ")", ";", "if", "(", "CBucket", ".", "ChainSize", "*", "ChainNum", "!=", "EleNum", ")", "return", "false", ";", "if", "(", "SawChainSeparater", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CBucket", ".", "ChainSize", ";", "i", "++", ")", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "ChainNum", ";", "j", "++", ")", "if", "(", "CBucket", ".", "Elements", "[", "i", "]", ".", "Offset", "!=", "SE", "->", "getMinusSCEV", "(", "CBucket", ".", "Elements", "[", "i", "+", "j", "*", "CBucket", ".", "ChainSize", "]", ".", "Offset", ",", "CBucket", ".", "Elements", "[", "j", "*", "CBucket", ".", "ChainSize", "]", ".", "Offset", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ChainNum", ";", "i", "++", ")", "CBucket", ".", "ChainBases", ".", "push_back", "(", "CBucket", ".", "Elements", "[", "i", "*", "CBucket", ".", "ChainSize", "]", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", "<<", "ChainNum", "<<", "<STR_LIT>", ")", ";"], "File": "PPCLoopInstrFormPrep14", "Func": "prepareBasesForCommoningChains", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1742, "Length": 172, "Cover_Rate": 0.5227963525835866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "(", "__a", "<"], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vcltq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1743, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackOffset", "Offset", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FrameReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "AFI", "->", "getTaggedBasePointerOffset", "(", ")", ",", "<STR_LIT>", "}", ";", "}", "else", "if", "(", "Tagged", ")", "{", "StackOffset", "SPOffset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ",", "<STR_LIT>", "}", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "is<ISA_LIT>FrameOffsetLegal", "(", "MI", ",", "SPOffset", ",", "nullptr", ",", "nullptr", ",", "nullptr", ")", "!=", "(", "<ISA_LIT>FrameOffsetCanUpdate", "|", "<ISA_LIT>FrameOffsetIsLegal", ")", ")", "{", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "false", ",", "true", ")", ";", "Register", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "FrameReg", "=", "<STR_LIT>", ";", "Offset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ",", "<STR_LIT>", "}", ";", "}", "else", "{", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "false", ",", "true", ")", ";", "}", "if", "(", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "(", "!", "RS", "||", "!", "RS", "->", "isScavengingFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo68", "Func": "eliminateFrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1744, "Length": 311, "Cover_Rate": 0.47192716236722304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "arm", "Func": "neon2_vaddlvq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1745, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegsViaCopy", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86RegisterInfo (2)1", "Func": "getCalleeSavedRegsViaCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1746, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RegVT", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "const", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MMIXISelLowering", "Func": "LowerFormalArguments", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1747, "Length": 102, "Cover_Rate": 0.4031620553359684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>WinCOFFObjectWriter", ">", "("], "ground_truth": [")", ";"], "File": "ARMWinCOFFObjectWriter18", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1748, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FI", ")", "+", "MFI", "->", "getOffsetAdjustment", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "StackSize", "-=", "<ISA_LIT>MFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "Offset", "+=", "StackSize", "-", "getOffsetOfLocalArea", "(", ")", ";", "if", "(", "StackSize", "||", "MFI", "->", "hasCalls", "(", ")", ")", "Offset", "-=", "getOffsetOfLocalArea", "(", ")", ";", "return", "Offset"], "ground_truth": [";"], "File": "SystemZFrameInfo", "Func": "getFrameIndexOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1749, "Length": 66, "Cover_Rate": 0.616822429906542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_32S", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_GOT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_GOTPCREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_TPOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_DTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_DTPOFF32", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_32", ";", "break", ";", "case", "FK_Data_2", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_16", ";", "break", ";", "case", "FK_PCRel_1", ":", "case", "FK_Data_1", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_64_8", ";", "break", ";", "}", "}", "}", "else", "if", "(", "getEMachine", "(", ")", "==", "ELF", "::", "EM_386", ")", "{", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_386_GOTPC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "FK_PCRel_4", ":", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_386_PC32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R_386_PLT32", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_386_GOTPC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "FK_PCRel_4", ":", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_386_32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R_386_GOT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R_386_GOTOFF", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R_386_TLS_GD", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R_386_TLS_LE_32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ":", "Type", "=", "ELF", "::", "R_386_TLS_IE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_NTPOFF", ":", "Type", "=", "ELF", "::", "R_386_TLS_LE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTNTPOFF"], "ground_truth": [":"], "File": "X86ELFObjectWriter31", "Func": "GetRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1750, "Length": 355, "Cover_Rate": 0.4221165279429251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Instruction", "::", "UserOp1", ";", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Obj", ")", ")", "{", "if", "(", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "static_cast", "<", "const", "AllocaInst", "*", ">", "(", "Obj", ")", ")", "||", "FuncInfo", ".", "MBBMap", "[", "I", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "{", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "U", "=", "I", ";", "}", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "long", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "II", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "IE", "=", "U", "->", "op_end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "II", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">"], "ground_truth": ["(", "Op", ")", "->", "getZExtValue", "(", ")", ";"], "File": "PPCFastISel (2)", "Func": "PPCComputeAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1751, "Length": 329, "Cover_Rate": 0.508500772797527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "BA_SD", "=", "DAG", ".", "getTargetBlockAddress"], "ground_truth": ["(", "BA", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering (2)2", "Func": "LowerBlockAddress", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1752, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Scheduler", "(", ")"], "ground_truth": ["{", "}"], "File": "SIMachineScheduler1", "Func": "~SIScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1753, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "OperandMatchResultTy", "Result", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ",", "true", ")", ";", "if", "(", "Result", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "Result", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "str", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "parseRegisterV0asV0T", "(", "Operands", ",", "true", ")", "==", "MatchOperand_Success", ")", "return", "false", ";", "}", "if", "(", "parseRegister", "(", "Operands", ",", "true", ")", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "parseImmediate", "(", "Operands", ")", "==", "MatchOperand_Success", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "return", "parseMemOpBaseReg", "(", "Operands", ")", "!=", "MatchOperand_Success", ";", "return", "false", ";", "}", "Error", "(", "getLoc", "("], "ground_truth": [")", ",", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser43", "Func": "parseOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1754, "Length": 231, "Cover_Rate": 0.9829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsB", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesB", ";", "parseOperands", "(", "ProdMI", ",", "DefsA", ",", "UsesA", ")", ";", "parseOperands", "(", "ConsMI", ",", "DefsB", ",", "UsesB", ")", ";", "for", "(", "auto", "&", "RegA", ":", "DefsA", ")", "for", "(", "auto", "&", "RegB", ":", "UsesB", ")", "{", "if", "(", "RegA", "==", "RegB", ")", "return", "true", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RegA", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegA", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegB", "==", "*", "SubRegs", ")", "return", "true", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RegB", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegB", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegA", "==", "*", "SubRegs", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonInstrInfo21", "Func": "isDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1755, "Length": 158, "Cover_Rate": 0.7745098039215687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "->", "getValue", "(", ")", ">=", "<NUM_LIT>", "&&", "CE"], "ground_truth": ["->", "getValue", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser13", "Func": "addPRFMOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1756, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "memAccessesCanBeReordered", "(", "MachineBasicBlock", "::", "iterator", "A", ",", "MachineBasicBlock", "::", "iterator", "B", ",", "AliasAnalysis", "*", "AA", ")", "{", "return", "!", "(", "A", "->", "mayStore", "(", ")", "||", "B", "->", "mayStore", "(", ")", ")", "||", "!", "A", "->", "mayAlias", "(", "AA", ",", "*", "B"], "ground_truth": [",", "true", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "memAccessesCanBeReordered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1757, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RI", ";"], "File": "SPUInstrInfo1", "Func": "getRegisterInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1758, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "get<ISA_LIT>Version", "(", ")", "const", "{", "return", "<ISA_LIT>Version"], "ground_truth": [";", "}"], "File": "SPIRVSubtarget", "Func": "getSPIRVVersion", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1759, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "Flags", "&", "<STR_LIT>"], "ground_truth": [")", "O", "<<", "<STR_LIT>", ";"], "File": "X86InstPrinterCommon1", "Func": "printInstFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1760, "Length": 46, "Cover_Rate": 0.39316239316239315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInlineConstant", "(", "const", "APFloat", "&", "Imm", ")", "const", "{", "return", "isInlineConstant", "(", "Imm", ".", "bitcastToAPInt", "(", ")"], "ground_truth": [")", ";"], "File": "SIInstrInfo10", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1761, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rs6000_hard_regno_nregs_hook", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno"], "ground_truth": ["]", ";"], "File": "rs6000", "Func": "rs6000_hard_regno_nregs_hook", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1762, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "b", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ",", "false", ")", ";"], "File": "ARMALFWriter", "Func": "initFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1763, "Length": 180, "Cover_Rate": 0.4891304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ParseIntelBracExpression", "(", "SegReg", ",", "Start", ",", "ImmDisp", ",", "Size", ")", ";", "const", "MCExpr", "*", "Val", ";", "SMLoc", "End", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Val", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ","], "ground_truth": ["false", ",", "End", ")", ")", "return", "nullptr", ";"], "File": "X86AsmParser", "Func": "ParseIntelSegmentOverride", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1764, "Length": 114, "Cover_Rate": 0.336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "ptr", "->", "arch", "<", "PROCESSOR_max", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "arch", ",", "processor_target_table", "[", "ptr", "->", "arch", "]", ".", "name", ")", ";", "gcc_assert", "(", "ptr", "->", "tune", "<", "PROCESSOR_max", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "tune", ",", "processor_target_table", "[", "ptr", "->", "tune", "]", ".", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "branch_cost", ")", ";", "if", "(", "target_string"], "ground_truth": [")", "{"], "File": "i3864", "Func": "ix86_function_specific_print", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1765, "Length": 86, "Cover_Rate": 0.581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF"], "ground_truth": [".", "getRegInfo", "(", ")", ";"], "File": "Thumb2InstrInfo62", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1766, "Length": 104, "Cover_Rate": 0.31044776119402984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fmaddsub_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ",", "__mmask8", "__U", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsubpd128_mask3", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B"], "ground_truth": [",", "(", "__v2df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask3_fmaddsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1767, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "postKnownBits", "(", "Align", "Align", "=", "Align", "::", "None", "(", ")", ")", "const", "{", "return", "std", "::", "max", "(", "Log2", "(", "std", "::", "max", "(", "PostAlign", ","], "ground_truth": ["Align", ")", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo11", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1768, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1769, "Length": 141, "Cover_Rate": 0.5202952029520295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__rdpmc", "(", "int", "__S", ")", "{", "return", "__builtin_ia32_rdpmc", "(", "__S"], "ground_truth": [")", ";"], "File": "ia32intrin", "Func": "__rdpmc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1770, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "if", "(", "isa", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "<ISA_LIT>SelectAddress", "(", "C", ",", "AM", ",", "false", ")", ")", "{", "if", "(", "TLI", ".", "getPointerTy", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";", "return", "ResultReg", ";", "}", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "=="], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "X86FastISel88", "Func": "TargetMaterializeConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1771, "Length": 223, "Cover_Rate": 0.5126436781609195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>AbstractMemberAccess", "(", "<ISA_LIT>TargetMachine", "*", "TM", ")", "{", "return", "new", "<ISA_LIT>AbstractMemberAccess", "("], "ground_truth": ["TM", ")", ";"], "File": "BPFAbstractMemberAccess", "Func": "createBPFAbstractMemberAccess", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1772, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "const", "Triple", "&", "TT", "=", "STI", "."], "ground_truth": ["getTargetTriple", "(", ")", ";"], "File": "RISCVAsmBackend", "Func": "createRISCVAsmBackend", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1773, "Length": 38, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "X86RegisterInfo (2)", "Func": "trackLivenessAfterRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1774, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsPredicatedOn", "(", "MachineInstr", "*", "MI", ")", "const", "{", "return", "VPST", "->", "Predicates", "."], "ground_truth": ["count", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1775, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "return", "INTERRUPT_HANDLER", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "return", "EXCPT_HANDLER", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")"], "ground_truth": [")", "return", "NMI_HANDLER", ";"], "File": "bfin2", "Func": "funkind", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 1776, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAMXTILE", "(", ")", "const", "{", "return"], "ground_truth": ["HasAMXTILE", ";"], "File": "X86Subtarget101", "Func": "hasAMXTILE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1777, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getConstant", "(", "MulFactor", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getValueType", "(", ")", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "getMultiplierForSHL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1778, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IntrinsicVector", "&", "getMax", "(", ")", "const", "{", "return", "Max"], "ground_truth": [";"], "File": "TPCMapCompoundInst", "Func": "getMax", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1779, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "S2_storerhabs", ":", "case", "S4_storeirh_io", ":", "case", "S2_storerhgp", ":", "case", "S2_storerf_io", ":", "case", "S4_storerf_rr", ":", "case", "S2_storerfabs", ":", "case", "S2_storerfgp", ":", "case", "S2_storeri_io", ":", "case", "S4_storeri_rr", ":", "case", "S2_storeriabs", ":", "case", "S4_storeiri_io", ":", "case", "S2_storerigp", ":", "case", "S2_storerd_io", ":", "case", "S4_storerd_rr", ":", "case", "S2_storerdabs", ":", "case", "S2_storerdgp", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonEarlyIfConv (2)", "Func": "isPredicableStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1780, "Length": 55, "Cover_Rate": 0.514018691588785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLoImm16AndOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "DLXAsmParser", "Func": "addLoImm16AndOperands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1781, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L"], "ground_truth": [",", "Msg", ")", ";"], "File": "MBlazeAsmParser1", "Func": "Error", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1782, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmladavxq_sv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmladavxq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1783, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "::", "<ISA_LIT>GenericDisassembler", "(", "STI", ",", "MODE_32BIT", ",", "T"], "ground_truth": [".", "createMCInstrInfo", "(", ")", ")", ";"], "File": "X86Disassembler1", "Func": "createX86_32Disassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1784, "Length": 17, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vld1_lanedi", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld1_lane_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1785, "Length": 18, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "canRealignStack", "(", "const"], "ground_truth": ["MachineFunction", "&", "MF", ")", "const", "{"], "File": "TPCRegisterInfo", "Func": "canRealignStack", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1786, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "value", "=", "MO", ".", "getImm", "(", ")", ";", "return", "static_cast", "<", "unsigned", ">", "(", "value", "-", "<NUM_LIT>", ")", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "<STR_LIT>", "FixupKind", "=", "<STR_LIT>", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AAPMCCodeEmitter", "Func": "encodeShiftImm6", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1787, "Length": 81, "Cover_Rate": 0.7168141592920354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerATOMIC_CMP_SWAP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "*", "AtomicNode", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "AtomicNode", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "return", "Op", ";", "SDValue", "CmpOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "HighBits", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "MemVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "CmpOp", ",", "HighBits", ")", ")", "return", "Op", ";", "unsigned", "MaskVal", "=", "(", "<NUM_LIT>", "<<", "MemVT", ".", "getSizeInBits", "(", ")", ")", "-", "<NUM_LIT>", ";", "SDValue", "NewCmpOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CmpOp", ",", "DAG", ".", "getConstant", "(", "MaskVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">"], "ground_truth": ["Ops", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerATOMIC_CMP_SWAP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1788, "Length": 163, "Cover_Rate": 0.5905797101449275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")"], "ground_truth": [")", ";"], "File": "VEDisassembler1", "Func": "DecodeMISCRegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1789, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "return", "MAX", "(", "align", ",", "BITS_PER_WORD", ")", ";", "return", "align"], "ground_truth": [";"], "File": "loongarch", "Func": "loongarch_constant_alignment", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1790, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "isV8M", "(", "STI", ")"], "ground_truth": [")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1791, "Length": 346, "Cover_Rate": 0.3777292576419214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useLoc", ",", "bool", "useCFI", ",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "*", "InstPrint", ",", "MCCodeEmitter", "*", "CE", ",", "MCAsmBackend", "*", "TAB", ",", "bool", "ShowInst", ")", "{", "<ISA_LIT>TargetStreamer", "*", "S", "=", "new", "<ISA_LIT>TargetAsmStreamer"], "ground_truth": ["(", "OS", ")", ";"], "File": "PPCMCTargetDesc16", "Func": "createMCAsmStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1792, "Length": 51, "Cover_Rate": 0.6375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", ">=", "<NUM_LIT>", ")", ";", "RegInterval", "Result", ";", "Result", ".", "first", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "Result", ".", "second", "=", "Result", ".", "first", "+", "Size", "/", "<NUM_LIT>", ";", "return"], "ground_truth": ["Result", ";"], "File": "SIInsertWaits13", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1793, "Length": 40, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FirstFeature", "=", "true", ";", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MissingFeatures", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MissingFeatures", "[", "i", "]", ")", "{", "Msg", "+=", "FirstFeature", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "i", ")", ";", "FirstFeature", "=", "false", ";", "}", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ",", "<NUM_LIT>", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Result", ">", "FIRST_TARGET_MATCH_RESULT_TY", ")", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "&&", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_InvalidUImm2", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidUImm2plus1", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "case", "Match_InvalidUImm3", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidUImm5", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidUImm6", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidUImm12", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidUImm15", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidSImm12", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidSImm14lsl2", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm16", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "Match_InvalidSImm16lsl2", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "("], "ground_truth": ["<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "LoongArchAsmParser", "Func": "MatchAndEmitInstruction", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1794, "Length": 504, "Cover_Rate": 0.7390029325513197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "getFP64Imm", "(", "const", "APFloat", "&"], "ground_truth": ["FPImm", ")", "{"], "File": "ARM64AddressingModes", "Func": "getFP64Imm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1795, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxq_lane_f64", "(", "float64x2_t", "__a", ",", "float64x1_t", "__v", ",", "const", "int", "__lane", ")", "{", "return", "vmulxq_f64", "(", "__a", ",", "__aarch64_vdupq_lane_f64", "(", "__v", ",", "__lane", ")"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vmulxq_lane_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1796, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "break", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "IsVarArg", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "SDValue", "ArgVal", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RegVT", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "("], "ground_truth": [")", "<<", "<STR_LIT>", ")", ";"], "File": "RV16KISelLowering", "Func": "LowerFormalArguments", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1797, "Length": 139, "Cover_Rate": 0.38935574229691877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v8hu", "rshift", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v8hi", "result", ";", "if", "(", "__B", "<", "<NUM_LIT>", ")", "{", "if", "(", "__builtin_constant_p", "(", "__B", ")", ")", "rshift", "=", "(", "__v8hu", ")", "vec_splat_s16", "(", "__B", ")", ";", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "__B", ")", ";", "}", "result", "=", "vec_sra", "(", "(", "__v8hi", ")", "__A", ",", "rshift", ")", ";", "return", "(", "__m128i", ")", "result"], "ground_truth": [";"], "File": "emmintrin", "Func": "_mm_srai_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1798, "Length": 79, "Cover_Rate": 0.7745098039215687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isImmSExti32i8Value", "(", "uint64_t", "Value", ")", "{", "return", "(", "(", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>"], "ground_truth": ["<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmParserCommon", "Func": "isImmSExti32i8Value", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1799, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "("], "ground_truth": [")", "const", "{"], "File": "Dcpu16TargetMachine", "Func": "getTargetLowering", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1800, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "<NUM_LIT>", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsShader", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", "&&", "!", "InReg", "&&", "P<ISA_LIT>nputNum", "<=", "<NUM_LIT>", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markP<ISA_LIT>nputEnabled", "(", "P<ISA_LIT>nputNum", ")", ";", "}", "++", "P<ISA_LIT>nputNum", ";", "if", "(", "SkipArg", ")", "{", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "VRegs", "[", "Idx", "]", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "B", ".", "buildUndef", "(", "VRegs", "[", "Idx", "]", "[", "I", "]", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "B", ",", "OrigArg", ",", "OrigArgIdx", ",", "SplitArgs", ",", "DL", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "DstReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "assert", "(", "DstReg", "==", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ")", ";", "packSplitRegsToOrigType", "(", "B", ",", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "if", "(", "(", "Info", "->", "getP<ISA_LIT>nputAddr", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "(", "Info", "->", "getP<ISA_LIT>nputAddr", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Info", "->", "isP<ISA_LIT>nputAllocated", "(", "<NUM_LIT>", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "Info", "->", "markP<ISA_LIT>nputAllocated", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1801, "Length": 382, "Cover_Rate": 0.41431670281995664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "C", "->", "getAPIntValue", "(", ")", ",", "DL", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "Sub", ")"], "ground_truth": [";"], "File": "AVRISelLowering", "Func": "ReplaceNodeResults", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1802, "Length": 88, "Cover_Rate": 0.4861878453038674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vclsq_m_sv4si", "(", "__inactive", ","], "ground_truth": ["__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vclsq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1803, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Filled", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "DSI", "=", "I", ".", "getInstrIterator", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "std", "::", "next", "(", "DSI", ")", ")", "==", "<NUM_LIT>", "&&", "DSI", "->", "isCall", "(", ")", ")", "{", "DSI", "->", "setDesc", "(", "TII", "->", "get", "(", "getEquivalentCallShort", "(", "DSI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "}", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "if", "(", "(", "InMicro<ISA_LIT>Mode", "||", "(", "STI", ".", "has<ISA_LIT>32r6", "(", ")", "&&", "<ISA_LIT>CompactBranchPolicy", "!=", "CB_Never", ")", ")", "&&", "TII", "->", "getEquivalentCompactForm", "(", "I", ")", ")", "{", "I", "=", "replaceWithCompactBranch", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_TYPE", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ")", ";", "TII", "->", "insertNop", "(", "MBB", ",", "std", "::", "next", "(", "I"], "ground_truth": [")", ",", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "File": "MipsDelaySlotFiller34", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1804, "Length": 158, "Cover_Rate": 0.37708830548926014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getShiftRightImm64", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<"], "ground_truth": ["MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "AArch64MCCodeEmitter11", "Func": "getShiftRightImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1805, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vreinterpretv8qiv8qi", "(", "(", "int8x8_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_u8_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1806, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lexer", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Err", "<<", "<STR_LIT>", ";", "return"], "ground_truth": ["false", ";"], "File": "AMDKernelCodeTUtils10", "Func": "expectEqualInt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1807, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM"], "ground_truth": [")", "{"], "File": "LEGTargetMachine", "Func": "createPassConfig", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1808, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "rs6000_keep_leaf_when_profiled", "(", "void"], "ground_truth": [")", "{"], "File": "rs6000-logue", "Func": "rs6000_keep_leaf_when_profiled", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1809, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "SelectConstantFP", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectFrameIndex", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectAdd", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectSHL", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectLoad", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectStore", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMul", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SelectBitOp", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectZeroExtend", "(", "N", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonISelDAGToDAG", "Func": "Select", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1810, "Length": 96, "Cover_Rate": 0.47761194029850745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_RegMask", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_RegMask", ";", "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64"], "ground_truth": [")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";"], "File": "X86RegisterInfo2", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1811, "Length": 121, "Cover_Rate": 0.654054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS"], "ground_truth": [")", ";"], "File": "LC3MCTargetDesc", "Func": "createLC3MCSubtargetInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1812, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "IdentifyIntelInlineAsmOperator", "(", "StringRef", "Name", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_TYPE", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_SIZE", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_LENGTH", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_OFFSET"], "ground_truth": [")", ".", "Default", "(", "IOK_INVALID", ")", ";"], "File": "X86AsmParser (2)5", "Func": "IdentifyIntelInlineAsmOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1813, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "buildMovInstr", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ")", ";", "}", "else", "{", "buildIndirectRead", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "Address", ",", "OffsetReg", ")", ";", "}", "}", "else", "if", "(", "isRegisterStore", "(", "*", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "val", ")", ";", "unsigned", "RegIndex", "=", "MI", "->", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", "->", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", "->", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "<STR_LIT>", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ",", "MI", "->", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "buildIndirectWrite", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ",", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ",", "OffsetReg", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "R600InstrInfo42", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1814, "Length": 200, "Cover_Rate": 0.3590664272890485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "for", "(", "int", "InsertedCount", "=", "<NUM_LIT>", ";", "InsertedCount", "<", "<NUM_LIT>", ";", "InsertedCount", "++", ")", "BuildMI", "("], "ground_truth": ["MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "LeonPasses9", "Func": "runOnMachineFunction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1815, "Length": 98, "Cover_Rate": 0.49, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "reportPackets", "(", ")", "{", "return", "Top", ".", "ResourceModel", "->", "getTotalPackets", "(", ")", "+"], "ground_truth": ["Bot", ".", "ResourceModel", "->", "getTotalPackets", "(", ")", ";"], "File": "HexagonMachineScheduler20", "Func": "reportPackets", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1816, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>SEDAGToDAGISel", "::", "selectAddESubE", "(", "unsigned", "MOp", ",", "SDValue", "InFlag", ",", "SDValue", "CmpLHS", ",", "DebugLoc", "DL", ",", "SDNode", "*", "Node", ")", "const", "{", "unsigned", "Opc", "=", "InFlag", ".", "getOpcode", "(", ")", ";", "(", "void", ")", "Opc", ";", "assert", "(", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpLHS", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "LHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "SDNode", "*", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "SDNode", "*", "AddCarry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "<STR_LIT>"], "ground_truth": [",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";"], "File": "MipsSEISelDAGToDAG48", "Func": "selectAddESubE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1817, "Length": 173, "Cover_Rate": 0.9202127659574468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a"], "ground_truth": [",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vminq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1818, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_reorg_process_insns", "(", ")", ";", "if", "(", "!", "TARGET_MIPS16", "&&", "TARGET_EXPLICIT_RELOCS", "&&", "TUNE_MIPS4130", "&&", "TARGET_VR4130_ALIGN", ")", "vr4130_align_insns", "(", ")", ";", "if", "(", "mips_expand_ghost_gp_insns", "(", ")", ")", "mips_reorg_process_insns"], "ground_truth": ["(", ")", ";"], "File": "mips", "Func": "mips_machine_reorg2", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1819, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "<STR_LIT>", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "("], "ground_truth": ["TRI", ",", "Constraint", ",", "VT", ")", ";"], "File": "AArch64ISelLowering (2)1", "Func": "getRegForInlineAsmConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1820, "Length": 197, "Cover_Rate": 0.5397260273972603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsABICalls", ")", "{", "TS", ".", "emitDirectiveAbiCalls", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "TS", ".", "emitDirectiveOptionPic0", "(", ")", ";", "}", "std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "STI", ".", "isNaN2008", "(", ")", "?", "TS", ".", "emitDirectiveNaN2008", "(", ")", ":", "TS", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "TS", ".", "updateABIInfo", "(", "STI", ")", ";", "if", "(", "ABI", ".", "IsO32", "(", ")", "&&", "(", "STI", ".", "isABI_FPXX", "(", ")", "||"], "ground_truth": ["STI", ".", "isFP64bit", "(", ")", ")", ")", "TS", ".", "emitDirectiveModuleFP", "(", ")", ";"], "File": "MipsAsmPrinter40", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1821, "Length": 119, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_shufflelo_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pshuflw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "("], "ground_truth": ["__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_shufflelo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1822, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1823, "Length": 84, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "__builtin_expect", "(", "__builtin_tbegin", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")"], "ground_truth": [")", "return", "_HTM_TBEGIN_STARTED", ";"], "File": "htmxlintrin", "Func": "__TM_simple_begin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1824, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_BlockAddress"], "ground_truth": [":", "{"], "File": "AArch64AsmPrinter10", "Func": "printOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1825, "Length": 134, "Cover_Rate": 0.8322981366459627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpeq_f64", "(", "float64x2_t", "__a", ")", "{", "return", "__builtin_aarch64_frecpev2df", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vrecpeq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1826, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "L2_loadbzw4_pcr", ":", "case", "L2_loadbzw4_pi", ":", "case", "L2_loadrbgp", ":", "case", "L2_loadrb_io", ":", "case", "L2_loadrb_pbr", ":", "case", "L2_loadrb_pci", ":", "case", "L2_loadrb_pcr", ":", "case", "L2_loadrb_pi", ":", "case", "PS_loadrbabs", ":", "case", "L4_loadrb_ap", ":", "case", "L4_loadrb_rr", ":", "case", "L4_loadrb_ur", ":", "BitNum", "=", "<NUM_LIT>", ";", "SignEx", "=", "true", ";", "break", ";", "case", "L2_loadrubgp", ":", "case", "L2_loadrub_io", ":", "case", "L2_loadrub_pbr", ":", "case", "L2_loadrub_pci", ":", "case", "L2_loadrub_pcr", ":", "case", "L2_loadrub_pi", ":", "case", "PS_loadrubabs", ":", "case", "L4_loadrub_ap", ":", "case", "L4_loadrub_rr", ":", "case", "L4_loadrub_ur", ":", "BitNum", "=", "<NUM_LIT>", ";", "SignEx", "=", "false", ";", "break", ";", "case", "L2_loadrhgp", ":", "case", "L2_loadrh_io", ":", "case", "L2_loadrh_pbr", ":", "case", "L2_loadrh_pci", ":", "case", "L2_loadrh_pcr", ":", "case", "L2_loadrh_pi", ":", "case", "PS_loadrhabs", ":", "case", "L4_loadrh_ap", ":", "case", "L4_loadrh_rr", ":", "case", "L4_loadrh_ur", ":", "BitNum", "=", "<NUM_LIT>", ";", "SignEx", "=", "true", ";", "break", ";", "case", "L2_loadruhgp", ":", "case", "L2_loadruh_io", ":", "case", "L2_loadruh_pbr", ":", "case", "L2_loadruh_pci", ":", "case", "L2_loadruh_pcr", ":", "case", "L2_loadruh_pi", ":", "case", "L4_loadruh_rr", ":", "case", "PS_loadruhabs", ":", "case", "L4_loadruh_ap", ":", "case", "L4_loadruh_ur", ":", "BitNum", "=", "<NUM_LIT>", ";", "SignEx", "=", "false", ";", "break", ";", "case", "L2_loadrigp", ":", "case", "L2_loadri_io", ":", "case", "L2_loadri_pbr", ":", "case", "L2_loadri_pci", ":", "case", "L2_loadri_pcr", ":", "case", "L2_loadri_pi", ":", "case", "L2_loadw_locked", ":", "case", "PS_loadriabs", ":", "case", "L4_loadri_ap", ":", "case", "L4_loadri_rr", ":", "case", "L4_loadri_ur", ":", "case", "LDriw_pred", ":", "BitNum", "=", "<NUM_LIT>", ";", "SignEx", "=", "true", ";", "break", ";", "case", "L2_loadrdgp", ":", "case", "L2_loadrd_io", ":", "case", "L2_loadrd_pbr", ":", "case", "L2_loadrd_pci", ":", "case", "L2_loadrd_pcr", ":", "case", "L2_loadrd_pi", ":", "case", "L4_loadd_locked", ":", "case", "PS_loadrdabs", ":", "case", "L4_loadrd_ap", ":", "case", "L4_loadrd_rr", ":", "case", "L4_loadrd_ur", ":", "BitNum", "=", "<NUM_LIT>", ";", "SignEx", "=", "true", ";", "break", ";", "}", "const", "MachineOperand", "&", "MD", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MD", ".", "isReg", "(", ")", "&&", "MD", ".", "isDef", "(", ")", ")", ";", "RegisterRef", "RD", "=", "MD", ";", "uint16_t", "W", "=", "getRegBitWidth", "(", "RD", ")", ";", "assert", "(", "W", ">=", "BitNum", "&&", "BitNum", ">", "<NUM_LIT>", ")", ";", "RegisterCell", "Res", "(", "W", ")", ";", "for", "(", "uint16_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "BitNum", ";", "++", "i", ")", "Res", "[", "i", "]", "=", "BT", "::", "BitValue", "::", "self", "(", "BT", "::", "BitRef", "(", "RD", ".", "Reg", ",", "i", ")", ")", ";", "if", "(", "SignEx", ")", "{", "const", "BT", "::", "BitValue", "&", "Sign", "=", "Res", "[", "BitNum", "-", "<NUM_LIT>", "]", ";", "for", "(", "uint16_t", "i", "=", "BitNum", ";", "i", "<", "W", ";", "++", "i", ")", "Res", "[", "i", "]", "=", "BT", "::", "BitValue", "::", "ref", "(", "Sign", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "HexagonBitTracker10", "Func": "evaluateLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1827, "Length": 400, "Cover_Rate": 0.6993006993006993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "checkSMRDHazards", "(", "MachineInstr", "*", "SMRD", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "WaitStatesNeeded", "=", "checkSMEMSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")"], "ground_truth": ["!=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer29", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1828, "Length": 51, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseType", "==", "FrameIndexBase"], "ground_truth": [";"], "File": "M680x0ISelDAGToDAG", "Func": "hasFrameIndex", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1829, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "has<ISA_LIT>32r6"], "ground_truth": ["(", ")", ";"], "File": "MipsSubtarget43", "Func": "systemSupportsUnalignedAccess", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1830, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comgt_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomgtd", "(", "(", "__v4si", ")", "__A", ","], "ground_truth": ["(", "__v4si", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comgt_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1831, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "ImmOp64", ")", ";", "ImmOp64", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "convertIntToDoubleImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1832, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpge_ss", "(", "__m128"], "ground_truth": ["__A", ",", "__m128", "__B", ")", "{"], "File": "xmmintrin5", "Func": "_mm_cmpge_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1833, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseRegisterInfo26", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1834, "Length": 44, "Cover_Rate": 0.411214953271028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "splitIntVSETCC", "(", "EVT", "VT", ",", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "<STR_LIT>", "Cond", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "==", "LHS", ".", "getValueType", "(", ")", "&&", "VT", "==", "RHS", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getCondCode", "(", "Cond", ")", ";", "SDValue", "LHS1", ",", "LHS2", ";", "std", "::", "tie", "(", "LHS1", ",", "LHS2", ")", "=", "splitVector", "(", "LHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS1", ",", "RHS2", ";", "std", "::", "tie", "(", "RHS1", ",", "RHS2", ")", "=", "splitVector", "(", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG"], "ground_truth": [".", "GetSplitDestVTs", "(", "VT", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "splitIntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1835, "Length": 130, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "AMDGPUELFObjectWriter", "(", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true"], "ground_truth": [")", ";"], "File": "AMDGPUELFObjectWriter11", "Func": "createAMDGPUELFObjectWriter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1836, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "accessor", ".", "base", "=", "stack_pointer_rtx", ";", "accessor", ".", "base_offset", "=", "<NUM_LIT>", ";", "}", "{", "rtx", "asm_offset", "=", "frv_frame_offset_rtx", "(", "-", "info", "->", "total_size", ")", ";", "rtx", "dwarf_offset", "=", "GEN_INT", "(", "-", "info", "->", "total_size", ")", ";", "frv_frame_insn", "(", "gen_stack_adjust", "(", "sp", ",", "sp", ",", "asm_offset", ")", ",", "gen_rtx_SET", "(", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "dwarf_offset", ")", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "int", "fp_offset", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "rtx", "asm_src", "=", "plus_constant", "(", "Pmode", ",", "accessor", ".", "base", ",", "fp_offset", "-", "accessor", ".", "base_offset", ")", ";", "rtx", "dwarf_src", "=", "plus_constant", "(", "Pmode", ",", "sp", ",", "fp_offset", ")", ";", "frv_frame_access", "(", "&", "accessor", ",", "fp", ",", "fp_offset", ")", ";", "frv_frame_insn", "(", "gen_rtx_SET", "(", "fp", ",", "asm_src", ")", ",", "gen_rtx_SET", "(", "fp", ",", "dwarf_src", ")", ")", ";", "accessor", ".", "base", "=", "fp", ";", "accessor", ".", "base_offset", "="], "ground_truth": ["fp_offset", ";"], "File": "frv", "Func": "frv_expand_prologue", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1837, "Length": 147, "Cover_Rate": 0.42485549132947975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "SystemZCopyPhysRegs", "Func": "getAnalysisUsage", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1838, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SwitchError", "::", "OK", ":", "return", "<STR_LIT>", ";", "case", "SwitchError", "::", "UnknownSwitch", ":", "return", "<STR_LIT>", ";", "case", "SwitchError", "::", "UnsupportedByHardware", ":", "return", "<STR_LIT>", ";", "case", "SwitchError", "::", "UnapplicableForType"], "ground_truth": [":", "return", "<STR_LIT>", ";"], "File": "InstructionDB", "Func": "message", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1839, "Length": 32, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GNULDBackend", "::", "mergeSection", "(", "Module", "&", "pModule", ","], "ground_truth": ["const", "Input", "&", "pInput", ",", "LDSection", "&", "pSection", ")", "{"], "File": "AArch64LDBackend", "Func": "mergeSection", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1840, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "return", "create<ISA_LIT>MachineScheduler", "("], "ground_truth": ["C", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1841, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AltMappings", ";", "}", "case", "TargetOpcode", "::", "G_ICMP", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "nullptr", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "SVMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "nullptr", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SVMapping", ")", ";", "const", "InstructionMapping", "&", "VSMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "nullptr", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VSMapping", ")", ";", "const", "InstructionMapping", "&", "VVMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "nullptr", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VVMapping", ")", ";", "return", "AltMappings", ";", "}", "case", "TargetOpcode", "::", "G_SELECT", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", "(", "<STR_LIT>"], "ground_truth": [",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", "}", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPURegisterBankInfo", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1842, "Length": 311, "Cover_Rate": 0.3031189083820663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target"], "ground_truth": ["(", ")", ")", ";"], "File": "Comet2TargetMachine", "Func": "LLVMInitializeComet2Target", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1843, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumArg", "!=", "<NUM_LIT>", "&&", "NumArg", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "<NUM_LIT>", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Size", "!=", "Align", "||", "!", "isPowerOf2_32", "(", "Size", ")", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "<NUM_LIT>", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "<NUM_LIT>", ")", ";", "else", "PtrElemTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "<NUM_LIT>", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "<ISA_LIT>LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "<ISA_LIT>LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast"], "ground_truth": [")", ";"], "File": "AMDGPULibCalls19", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1844, "Length": 368, "Cover_Rate": 0.7173489278752436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p16_s8", "(", "int8x16_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon_vreinterpretq_p16_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1845, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmpge_epu8_mask", "(", "__mmask16", "__M", ",", "__m128i", "__X"], "ground_truth": [",", "__m128i", "__Y", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmpge_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1846, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "<STR_LIT>", ">", ",", "<NUM_LIT>", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "<NUM_LIT>", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Instr", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub", ")", "{", "<STR_LIT>", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ")", ",", "NewCC", ")", ")", ";", "}", "else", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", "->", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDef", "(", "true", ")", ";", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "OperandsToUpdate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "OperandsToUpdate", "[", "i", "]", ".", "first", "->", "setImm", "(", "OperandsToUpdate", "[", "i", "]", ".", "second", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo52", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1847, "Length": 489, "Cover_Rate": 0.48415841584158414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "getGPRMM16Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addGPRMM16AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1848, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "reverse_instr_iterator", "I", "=", "++", "Slot", ".", "getReverse", "(", ")", ";", "I", "!=", "MBB", ".", "instr_rend", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineBasicBlock", "::", "instr_iterator", "FI", "=", "I", ".", "getReverse", "(", ")", ";", "if", "(", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isLabel", "("], "ground_truth": [")", "||", "FI", "==", "LastFiller", "||", "I", "->", "isPseudo", "(", ")", ")", "break", ";"], "File": "LanaiDelaySlotFiller3", "Func": "findDelayInstr", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1849, "Length": 79, "Cover_Rate": 0.4514285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "'#'", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::"], "ground_truth": ["MO_MachineBasicBlock", ":"], "File": "MSP430AsmPrinter (2)", "Func": "printOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1850, "Length": 72, "Cover_Rate": 0.3317972350230415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "InFlag", "=", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "GOT", "=", "SDValue", "(", "getGlobalBaseReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "GOT"], "ground_truth": [",", "InFlag", ")", ";"], "File": "AlphaISelDAGToDAG7", "Func": "SelectCALL", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1851, "Length": 85, "Cover_Rate": 0.35269709543568467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "const0_rtx", ")", ";", "mod_s", "=", "(", "enum", "memmodel", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod_f", "=", "(", "enum", "memmodel", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "alpha_pre_atomic_barrier", "(", "mod_s", ")", ";", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "<NUM_LIT>", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ";", "x", "=", "gen_lowpart", "(", "DImode", ",", "retval", ")", ";", "if", "(", "oldval", "==", "const0_rtx", ")", "{", "emit_move_insn", "(", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "DImode", ",", "x", ",", "const0_rtx", ")", ";", "}", "else", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "x", ",", "oldval", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "}", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "emit_move_insn", "(", "cond", ",", "newval", ")", ";", "emit_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "gen_lowpart", "(", "mode", ",", "cond", ")", ")", ";", "if", "(", "!", "is_weak", ")", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x"], "ground_truth": [",", "label1", ")", ";"], "File": "alpha4", "Func": "alpha_split_compare_and_swap", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1852, "Length": 243, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "New", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "NewOpc", ",", "dl", ",", "NVT", ",", "New", ")", ",", "<NUM_LIT>", ")", ";", "}", "MachineSDNode", "*", "NewNode", ";", "SDValue", "Input", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ";", "if", "(", "tryFoldLoad", "(", "Node", ",", "N0", ".", "getNode", "(", ")", ",", "Input", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "New", ",", "Input", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "NVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "ReplaceUses", "(", "Input", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "NewNode", ",", "{", "cast", "<", "LoadSDNode", ">", "(", "Input", ")", "->", "getMemOperand", "(", ")", "}", ")", ";", "}", "else", "{", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "ROpc", ",", "dl", ",", "NVT", ",", "<STR_LIT>", ",", "Input"], "ground_truth": [",", "New", ")", ";"], "File": "X86ISelDAGToDAG101", "Func": "matchBEXTRFromAndImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1853, "Length": 187, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV8_6aOps", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget100", "Func": "hasV8_6aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1854, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "<NUM_LIT>", ")", ";", "auto", "DivScale0", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S64", ",", "DivScale0", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "auto", "Rcp", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "DivScale0", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";", "auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "("], "ground_truth": ["S32", ",", "DivScale0", ")", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1855, "Length": 356, "Cover_Rate": 0.5705128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NewReturnAddrFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "(", "int64_t", ")", "FPDiff", "-", "SlotSize", ",", "false", ")", ";", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewReturnAddrFI"], "ground_truth": [",", "PtrVT", ")", ";"], "File": "X86ISelLowering (2)", "Func": "EmitTailCallStoreRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1856, "Length": 35, "Cover_Rate": 0.330188679245283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "List", ".", "resize", "(", "NewTop", "+", "<NUM_LIT>", ")", ";", "return", "NewTop"], "ground_truth": [";"], "File": "HexagonISelDAGToDAGHVX", "Func": "reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1857, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>FI", "->", "hasPreallocatedCall", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "bool", "CantUseFP", "=", "hasStackRealignment", "(", "MF"], "ground_truth": [")", ";"], "File": "X86RegisterInfo (2)1", "Func": "hasBasePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1858, "Length": 38, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream"], "ground_truth": ["&", "O", ")", "{"], "File": "SystemZInstPrinter10", "Func": "printU8ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1859, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ExpandADDSUB", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "XCoreISelLowering59", "Func": "LowerOperation", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1860, "Length": 113, "Cover_Rate": 0.601063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Use", "&", "U", "=", "*", "UI", ";", "++", "UI", ";", "SSA", ".", "Initialize", "(", "I", ".", "getType", "(", ")", ",", "I", ".", "getName", "(", ")", ")", ";", "SSA", ".", "AddAvailableValue", "(", "&", "BB", ",", "&", "I", ")", ";", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "User", "->", "getParent", "(", ")", "==", "&", "BB", ")", "continue", ";", "if", "(", "auto", "*", "UserPN", "=", "dyn_cast", "<", "PHINode", ">", "(", "User", ")", ")", "if", "(", "UserPN", "->", "getIncomingBlock", "(", "U", ")", "==", "&", "BB", ")", "continue", ";", "if", "(", "DT", ".", "dominates", "(", "&", "I", ",", "User", ")"], "ground_truth": [")", "continue", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj20", "Func": "rebuildSSA", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1861, "Length": 109, "Cover_Rate": 0.5477386934673367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcombine_s16", "(", "int16x4_t", "__a", ",", "int16x4_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vcombine_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1862, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "Register", "ScratchRsrcReg", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "ScratchRsrcReg", "=", "getEntryFunctionReservedScratchRsrcReg", "(", "MF", ")", ";", "if", "(", "ScratchRsrcReg", ")", "{", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "!=", "&", "MBB", ")", "{", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "}", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "&&", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg"], "ground_truth": ["(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering12", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1863, "Length": 286, "Cover_Rate": 0.4454828660436137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "tdata_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_tdata", ")", "\\", "{", "\\", "fprintf"], "ground_truth": ["(", "asm_out_file", ",", "<STR_LIT>", ",", "TDATA_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_tdata", ";", "\\", "}", "\\", "}"], "File": "v8504", "Func": "tdata_section", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1864, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_reduce_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ","], "ground_truth": ["int", "__D", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_maskz_reduce_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1865, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHorizontalReduction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", "."], "ground_truth": ["TSFlags", ";"], "File": "ARMLowOverheadLoops", "Func": "isHorizontalReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1866, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "buildMUBUFOffsetLoadStore", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "MachineFrameInfo", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "int64_t", "Offset", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand"], "ground_truth": ["(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "File": "SIRegisterInfo117", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1867, "Length": 190, "Cover_Rate": 0.8225108225108225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OPT_m3dnow", ":", "if", "(", "!", "value", ")", "{", "target_flags", "&=", "~", "MASK_3DNOW_A", ";", "target_flags_explicit", "|=", "MASK_3DNOW_A", ";", "}", "return", "true", ";", "case", "OPT_mmmx", ":", "if", "(", "!", "value", ")", "{", "target_flags", "&=", "~", "(", "MASK_3DNOW", "|", "MASK_3DNOW_A", ")", ";", "target_flags_explicit", "|=", "MASK_3DNOW", "|", "MASK_3DNOW_A", ";", "}", "return", "true", ";", "case", "OPT_msse", ":", "if", "(", "!", "value", ")", "{", "target_flags", "&=", "~", "("], "ground_truth": ["MASK_SSE2", "|", "MASK_SSE3", ")", ";"], "File": "i3863", "Func": "ix86_handle_option", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1868, "Length": 68, "Cover_Rate": 0.5271317829457365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "cfun", "->", "calls_alloca", "||", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "has_nonlocal_label"], "ground_truth": ["||", "crtl", "->", "calls_eh_return", ")", ";"], "File": "cr16", "Func": "cr16_frame_pointer_required", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1869, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "VT", ")", ";"], "File": "MSP430ISelLowering1", "Func": "LowerFRAMEADDR", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1870, "Length": 40, "Cover_Rate": 0.3007518796992481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "emit_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ";", "emit_store_conditional", "(", "mode", ",", "mem", ",", "val", ")", ";", "emit_unlikely_jump", "(", "EQ", ","], "ground_truth": ["label", ")", ";"], "File": "or1k", "Func": "or1k_expand_atomic_exchange", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1871, "Length": 35, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBB", ".", "erase", "(", "I"], "ground_truth": [")", ";"], "File": "TriCoreFrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1872, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "SDValue", "MemcpyCall", "=", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "SDValue", "NewCallSeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "MemcpyCall", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "MemcpyCall", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "CallSeqStart", ".", "getNode", "(", ")", ",", "NewCallSeqStart", ".", "getNode", "(", ")", ")", ";", "Chain", "=", "CallSeqStart", "=", "NewCallSeqStart", ";", "Arg", "=", "PtrOff", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "Arg", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ")", ";", "seenFloatArg", "|=", "VA", ".", "getLocVT", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "CalculateTailCallArgDest", "(", "DAG", ",", "MF", ",", "false", ",", "Arg", ",", "SPDiff", ",", "LocMemOffset", ",", "TailCallArguments", ")", ";", "}", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "PPCISelLowering111", "Func": "LowerCall_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1873, "Length": 381, "Cover_Rate": 0.31909547738693467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "WroteStrtab", ")", ";", "std", "::", "vector", "<", "char", ">", "Strtab", ";", "StrtabBuilder", ".", "finalizeInOrder", "(", ")", ";", "Strtab", ".", "resize", "(", "StrtabBuilder", ".", "getSize", "("], "ground_truth": [")", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeStrtab", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1874, "Length": 31, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "<STR_LIT>", "(", "I", ".", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "<STR_LIT>", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "SCATTER", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "<STR_LIT>", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "<STR_LIT>", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "X86ISelLowering125", "Func": "getTgtMemIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1875, "Length": 265, "Cover_Rate": 0.6134259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_n_uv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1876, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_GOT32", ":", "case", "R_<ISA_LIT>_64_GOT64", ":", "case", "R_<ISA_LIT>_64_GOTPC32", ":", "case", "R_<ISA_LIT>_64_GOTPC64", ":", "case", "R_<ISA_LIT>_64_GOTPLT64", ":", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOT", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_PLT32", ":", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_GLOB_DAT", ":", "case", "R_<ISA_LIT>_64_JUMP_SLOT", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_GOTPCREL", ":", "case", "R_<ISA_LIT>_64_GOTPCREL64", ":", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "Ctx", ")", ";", "break", ";", "case"], "ground_truth": ["R_<ISA_LIT>_64_GOTOFF64", ":"], "File": "X86ELFRelocationInfo3", "Func": "createExprForRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1877, "Length": 126, "Cover_Rate": 0.3378016085790885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_blendmpd_256_mask", "(", "(", "__v4df", ")", "__A", ","], "ground_truth": ["(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_blend_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1878, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitWrapper", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1879, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ra_mem", "=", "gen_rtx_MEM", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "FP_REGNO", ")", ",", "offset", ")", ")", ";", "return", "copy_to_mode_reg", "(", "mode", ","], "ground_truth": ["ra_mem", ")", ";"], "File": "m32c", "Func": "m32c_return_addr_rtx", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1880, "Length": 29, "Cover_Rate": 0.3717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_bf16", "(", "bfloat16_t", "*", "__a", ",", "bfloat16x8_t"], "ground_truth": ["__b", ",", "const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon1_vst1q_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1881, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_type", "type", ";", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "false", ";", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "type", "==", "TYPE_MUL", "||", "type", "==", "TYPE_DIV", "||", "type", "==", "TYPE_SDIV", "||", "type", "==", "TYPE_DDIV", "||", "type", "==", "TYPE_SSQRT", "||", "type", "==", "TYPE_DSQRT", "||", "type", "=="], "ground_truth": ["TYPE_MFCR", "||", "type", "==", "TYPE_MFCRF", "||", "type", "==", "TYPE_MFJMPR", ")", "{"], "File": "rs6000", "Func": "is_nonpipeline_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1882, "Length": 84, "Cover_Rate": 0.8316831683168316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is_store_insn", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "("], "ground_truth": ["insn", ")", ")", "return", "false", ";"], "File": "rs60003", "Func": "is_store_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1883, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_uqshll_di", "(", "value"], "ground_truth": [",", "shift", ")", ";"], "File": "arm", "Func": "mve___arm_uqshll", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1884, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AssemblerImpl", "::", "freeClassObjectBuffer", "(", ")", "{", "if", "(", "classObjectBuffer", ")", "free", "(", "classObjectBuffer"], "ground_truth": [")", ";"], "File": "JVMAssembler", "Func": "freeClassObjectBuffer", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1885, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "nios2_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ","], "ground_truth": ["reg_class_t", "regclass", ")", "{"], "File": "nios2", "Func": "nios2_preferred_reload_class", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1886, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getDepthOfOptCmov", "(", "unsigned", "TrueOpDepth", ",", "unsigned", "FalseOpDepth", ")", "{", "return", "std", "::", "max", "(", "divideCeil", "(", "TrueOpDepth", "*", "<NUM_LIT>", "+", "FalseOpDepth", ",", "<NUM_LIT>", ")", ",", "divideCeil"], "ground_truth": ["(", "FalseOpDepth", "*", "<NUM_LIT>", "+", "TrueOpDepth", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86CmovConversion (2)1", "Func": "getDepthOfOptCmov", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1887, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase"], "ground_truth": ["&", "PM", ")", "{"], "File": "JVMTargetMachine", "Func": "createPassConfig", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1888, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NameDecorationStyle", "getDecorationStyle", "(", ")"], "ground_truth": ["const", "{"], "File": "X86MachineFunctionInfo11", "Func": "getDecorationStyle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1889, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rndscalesh_mask_round", "(", "__B", ",", "__C", ",", "__D", ",", "_mm_setzero_ph", "(", ")", ","], "ground_truth": ["__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_roundscale_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1890, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "insn", "!=", "BB_HEAD", "(", "bb", ")", "&&", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "if", "(", "insn", "==", "BB_HEAD", "(", "bb", ")", "||", "INSN_CODE", "(", "insn", ")", "!=", "CODE_FOR_cbranchsi4_insn", ")", "continue", ";", "cmp", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ";", "op0", "=", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", "||", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "gcc_assert", "(", "insn", "!=", "BB_HEAD", "(", "bb", ")", ")", ";", "for", "(", "prev", "=", "PREV_INSN", "(", "insn", ")", ";", "(", "!", "insn_clobbered", "&&", "prev", "!=", "BB_HEAD", "(", "bb", ")", "&&", "(", "NOTE_P", "(", "prev", ")", "||", "DEBUG_INSN_P", "(", "prev", ")", "||", "(", "(", "set", "=", "single_set", "(", "prev", ")", ")", "!=", "NULL", "&&", "get_attr_conds", "(", "prev", ")", "==", "CONDS_NOCOND", ")", ")", ")", ";", "prev", "=", "PREV_INSN", "(", "prev", ")", ")", "{", "if", "(", "reg_set_p", "(", "op0", ",", "prev", ")", ")", "insn_clobbered", "=", "true", ";", "}", "if", "(", "insn_clobbered", ")"], "ground_truth": ["continue", ";"], "File": "arm", "Func": "thumb1_reorg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1891, "Length": 181, "Cover_Rate": 0.4986225895316804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "WideDstReg", ")", ";", "int", "NumOps", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "RemergeParts", "(", "NumOps", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumOps", ";", "++", "I", ")", "RemergeParts", "[", "I", "]", "=", "B", ".", "buildTrunc", "(", "S16", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildBuildVector", "("], "ground_truth": ["DstReg", ",", "RemergeParts", ")", ";"], "File": "AMDGPULegalizerInfo41", "Func": "repackUnpackedD16Load", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1892, "Length": 81, "Cover_Rate": 0.680672268907563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getMemBarrierOpt", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_MemBarrierOpt", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "getMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1893, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SuperRC", ",", "EltSize", ")", ";", "if", "(", "static_cast", "<", "unsigned", ">", "(", "Offset", ")", ">=", "SubRegs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "IdxReg", ",", "SubRegs", "[", "<NUM_LIT>", "]", ")", ";", "return", "std", "::", "make_pair", "(", "IdxBaseReg", ",", "SubRegs", "[", "Offset", "]"], "ground_truth": [")", ";"], "File": "AMDGPUInstructionSelector5", "Func": "computeIndirectRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1894, "Length": 57, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpcodeIndex", "=", "SOK_CRSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRVectorSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VSXVectorSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRSaveSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SpillToVSR", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Int4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Int8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Float8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Float4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRVectorSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")"], "ground_truth": [")", "{"], "File": "PPCInstrInfo10", "Func": "getLoadOpcodeForSpill", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1895, "Length": 312, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lfrintnuv2dfv2di_us", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon3_vcvtnq_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1896, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getDesc", "(", ")", ".", "getSize", "(", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "("], "ground_truth": [")", ".", "getMCAsmInfo", "(", ")", ")", ";"], "File": "MipsInstrInfo20", "Func": "GetInstSizeInBytes", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1897, "Length": 65, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "StringRef", "CPUName", "=", "<STR_LIT>", "(", "TM", ".", "getTargetTriple", "(", ")", ",", "CPU", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "In<ISA_LIT>16Mode", "&&", "!", "IsSoftFloat", ")", "In<ISA_LIT>16HardFloat", "=", "true", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "="], "ground_truth": ["*", "StackAlignOverride", ";"], "File": "MipsSubtarget (2)2", "Func": "initializeSubtargetDependencies", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1898, "Length": 68, "Cover_Rate": 0.5037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "return", "allocateCCRegs", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "&"], "ground_truth": ["<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering", "Func": "allocateSGPRTuple", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1899, "Length": 40, "Cover_Rate": 0.41237113402061853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "getLdStOffsetOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1900, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", ";", "if", "(", "reg", "==", "NULL_RTX", ")", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tmp", "=", "gen_rtx_CONST", "(", "Pmode", ",", "x", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "tmp", ")"], "ground_truth": [")", ")", ";"], "File": "microblaze", "Func": "load_tls_operand", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1901, "Length": 42, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmBackend28", "Func": "getObjectFormat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1902, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vctp32q_mhi", "(", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vctp32q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1903, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1904, "Length": 13, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ext_code", "==", "SIGN_EXTEND", "||", "ext_code", "==", "ZERO_EXTEND", ")", "&&", "(", "from_mode", "==", "QImode", "||", "from_mode", "==", "HImode", ")", "&&", "set_src", "!=", "NULL", ")"], "ground_truth": ["return", "arith_reg_operand", "(", "XEXP", "(", "set_src", ",", "<NUM_LIT>", ")", ",", "from_mode", ")", ";"], "File": "sh", "Func": "can_use_as_unextended_reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1905, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmlsdhxq_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_mve_vqrdmlsdhxq_sv8hi", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmlsdhxq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1906, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlq_r_uv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_r_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1907, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "NumOp", "=", "MI", ".", "getNumExplicitOperands"], "ground_truth": ["(", ")", ";"], "File": "M88kInstrInfo", "Func": "getBranchDestBlock", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1908, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "core2i7_first_cycle_multipass_fini", "(", "void", "*", "_data", ")", "{", "ix86_first_cycle_multipass_data_t", "data", "=", "(", "ix86_first_cycle_multipass_data_t", ")", "_data", ";", "if", "(", "data", "->", "ready_try_change", ")", "{", "sbitmap_free", "(", "data", "->", "ready_try_change", ")", ";", "data", "->", "ready_try_change"], "ground_truth": ["=", "NULL", ";"], "File": "i3864", "Func": "core2i7_first_cycle_multipass_fini", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1909, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Emitter", "(", "TM", ","], "ground_truth": ["MCE", ")", ";"], "File": "X86CodeEmitter22", "Func": "createX86CodeEmitterPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1910, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")"], "ground_truth": [";"], "File": "MSP430AsmPrinter1", "Func": "EmitInstruction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1911, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtusepi16_epi8", "(", "__m128i", "__O", ",", "__mmask16", "__M", ",", "__m256i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovuswb256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16qi", ")"], "ground_truth": ["__O", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cvtusepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1912, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "c", ">=", "'0'"], "ground_truth": ["&&", "c", "<=", "'9'", ";"], "File": "AMDGPULibFunc", "Func": "isDigit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1913, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")"], "ground_truth": ["__builtin_ia32_loadups", "(", "__P", ")", ";"], "File": "xmmintrin4", "Func": "_mm_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1914, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "word1", "=", "force_reg", "(", "DImode", ",", "gen_const_mem", "(", "DImode", ",", "fnaddr", ")", ")", ";", "word1", "=", "expand_and", "(", "DImode", ",", "word1", ",", "GEN_INT", "(", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ",", "NULL", ")", ";", "}", "else", "{", "word1", "=", "GEN_INT", "(", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ";", "word2", "=", "GEN_INT", "(", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ";", "}", "mem", "=", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "word1", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "word2", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "Pmode"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "alpha4", "Func": "alpha_trampoline_init", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1915, "Length": 104, "Cover_Rate": 0.3525423728813559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "{", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "RISCVInstPrinter (2)", "Func": "printS12ImmOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1916, "Length": 28, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "N", ":", "IdenticalOpNums", ")", "if", "(", "!", "isIdenticalOp", "(", "MI1", ".", "getOperand", "(", "N1", "+", "N", ")", ",", "MI2", ".", "getOperand", "(", "N2", "+", "N", ")", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "Op1", "=", "&", "MI1", ".", "getOperand", "(", "N1", "+", "<STR_LIT>", ")", ";", "const", "MachineOperand", "*", "Op2", "=", "&", "MI2", ".", "getOperand", "(", "N2", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "isIdenticalOp", "(", "*", "Op1"], "ground_truth": [",", "*", "Op2", ")", ")", "{"], "File": "X86OptimizeLEAs (2)", "Func": "isSimilarMemOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1917, "Length": 78, "Cover_Rate": 0.3696682464454976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseMI", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "NextExecReg", ")", ";", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "hasKill", "(", "MI", ".", "getParent", "(", ")", ",", "UseMI", "->", "getParent", "(", ")", ",", "TII", ")", ")", "{", "NeedsKillCleanup", ".", "insert", "(", "&", "*", "UseMI", ")", ";", "SimpleIf", "=", "false", ";", "}", "}", "}", "else", "if", "(", "SimpleIf", ")", "{", "auto", "UseMI", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "SaveExecReg", ")", ";", "SimpleIf", "=", "!", "hasKill", "(", "MI", ".", "getParent", "(", ")", ",", "UseMI", "->", "getParent", "(", ")", ",", "TII", ")", ";", "}", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "LoweredIf", ".", "insert", "(", "CopyReg", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*"], "ground_truth": ["And", ")", ";"], "File": "SILowerControlFlow71", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1918, "Length": 350, "Cover_Rate": 0.5401234567901234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildPtrAdd", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ","], "ground_truth": ["Offset", ")", ";"], "File": "ARMCallLowering30", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1919, "Length": 45, "Cover_Rate": 0.3146853146853147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpeq_u32", "(", "uint32x4_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vrecpeq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1920, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmaxv2df", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon4_vmaxnmq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1921, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "int", "stackGrowth", "=", "(", "TM", ".", "getFrameInfo", "(", ")", "->", "getStackGrowthDirection", "(", ")", "==", "TargetFrameInfo", "::", "StackGrowsUp", "?", "TD", "->", "getPointerSize", "(", ")", ":", "-", "TD", "->", "getPointerSize", "(", ")", ")", ";", "int64_t", "MaxOffset", "=", "<NUM_LIT>", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "MaxOffset", "=", "std", "::", "min", "(", "MaxOffset", ",", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ")", ";", "int64_t", "saveAreaOffset", "=", "(", "HasFP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "stackGrowth", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "Offset", "=", "MaxOffset", "-", "Offset", "+", "saveAreaOffset", ";", "if", "(", "HasFP", "&&", "FramePtr", "==", "Reg", ")", "continue", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP"], "ground_truth": [",", "Offset", ")", ";"], "File": "X86FrameInfo", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1922, "Length": 268, "Cover_Rate": 0.8701298701298701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshll_n_u32", "(", "uint32x2_t", "__a", ",", "const"], "ground_truth": ["int", "__b", ")", "{"], "File": "arm", "Func": "neon_vshll_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1923, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "tryParseSVERegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "unsigned", "ElementWidth", "=", "StringSwitch", "<", "unsigned", ">", "(", "Kind", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "-", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ElementWidth", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "RegKind", "::", "SVEPredicateVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Slash", ")", ")", "return", "MatchOperand_Success", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "auto", "Pred", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "if", "(", "Pred", "!=", "<STR_LIT>", "&&", "Pred", "!=", "<STR_LIT>", ")", "{", "Error", "(", "getLoc", "(", ")"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser18", "Func": "tryParseSVEPredicateVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1924, "Length": 234, "Cover_Rate": 0.7548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Callee", ".", "isReg", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "auto", "TRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "Mask", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "if", "(", "TRI", "->", "isAnyArgRegReserved", "(", "MF", ")", ")", "TRI", "->", "emitReservedArgRegCallError", "(", "MF", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "PhysRegs", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "<NUM_LIT>", ")", ")", ";", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "OrigRet", ".", "Reg", ")", "{", "SplitArgs", ".", "clear", "(", ")", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "RegOffsets", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>"], "ground_truth": [">", "SplitRegs", ";"], "File": "AArch64CallLowering50", "Func": "lowerCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1925, "Length": 268, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "SOffset", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "Store", ")", ";", "IsTailCall", "=", "false", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "SDValue", "Glue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "bool", "IsDirect", "=", "true", ";", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "auto", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "IsDirect", "=", "false", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]"], "ground_truth": [".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "ARCISelLowering", "Func": "LowerCall", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1926, "Length": 300, "Cover_Rate": 0.3033367037411527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "In", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerSIGN_EXTEND_Mask", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "NumElems", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "ShufMask1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask2", "[", "i", "]", "=", "i", "+", "NumElems", "/", "<NUM_LIT>", ";", "SDValue", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ","], "ground_truth": ["Undef", ",", "ShufMask2", ")", ";"], "File": "X86ISelLowering", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1927, "Length": 306, "Cover_Rate": 0.7536945812807881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "F", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "MBB", ")", ";", "if", "(", "Changed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "F", ".", "dump"], "ground_truth": ["(", ")", ")", ";"], "File": "LVLGen2", "Func": "runOnMachineFunction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1928, "Length": 46, "Cover_Rate": 0.3484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create", "(", "VK_<ISA_LIT>_HI", ",", "Expr", ","], "ground_truth": ["IsDarwin", ",", "Ctx", ")", ";"], "File": "PPCMCExpr21", "Func": "createHi", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1929, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "addPass", "(", "createAMDGPUCFGStructurizerPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createR600ExpandSpecialInstrsPass", "(", "*", "TM", ")", ",", "false", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesID", ",", "false", ")", ";", "addPass", "(", "createR600Packetizer", "(", "*", "TM", ")"], "ground_truth": [",", "false", ")", ";"], "File": "AMDGPUTargetMachine35", "Func": "addPreEmitPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1930, "Length": 66, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "else", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrVecReg", "(", "MI", ",", "Reg", ")", ")", "{", "VecPrintList", ".", "push_back", "(", "&", "MI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ")", ";", "}", "}", "}", "Changed", "=", "VecPrintList", ".", "size", "(", ")", ">", "<NUM_LIT>", ";", "if", "(", "!", "Changed", ")", "return", "Changed", ";", "for", "(", "auto", "*", "I", ":", "VecPrintList", ")", "{", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "I", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ")", ";", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "!", "getInstrVecReg", "(", "*", "I", ",", "Reg", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "I", "->", "getIterator", "(", ")", ";", "if", "(", "I", "->", "isInsideBundle", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ")", ";", "while", "(", "MII", "->", "isInsideBundle", "(", ")", ")", "++", "MII", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ")", ";", "MII", "++", ";", "}", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "'\\n'", ")", ";", "addAsmInstr", "(", "MBB", ",", "Reg", ",", "MII", ",", "DL", ",", "QII", ",", "Fn", ")", ";", "}", "else", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "'\\n'", ")", ";", "addAsmInstr", "(", "MBB", ",", "<STR_LIT>", "+", "(", "Reg", "-", "<STR_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "MII", ",", "DL", ",", "QII", ",", "Fn", ")", ";", "addAsmInstr", "(", "MBB", ",", "<STR_LIT>", "+", "(", "Reg", "-", "<STR_LIT>", ")", "*", "<NUM_LIT>", ",", "MII", ",", "DL", ",", "QII", ",", "Fn", ")", ";", "}", "else", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "'\\n'", ")", ";", "addAsmInstr", "(", "MBB", ",", "Reg", ",", "MII", ",", "DL", ",", "QII", ",", "Fn", ")", ";", "}", "else", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonVectorPrint", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1931, "Length": 363, "Cover_Rate": 0.6482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new"], "ground_truth": ["<ISA_LIT>InstPrinter", "(", "TM", ",", "MAI", ")", ";"], "File": "MBlazeAsmPrinter4", "Func": "createMBlazeMCInstPrinter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1932, "Length": 38, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1933, "Length": 127, "Cover_Rate": 0.3097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "getFrameIndexAddress", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Disp", ",", "Base", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "AM", ".", "hasIndexReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "AM", ".", "hasBaseReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "getSymbolicDisplacement", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Disp", ")", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "M68kISelDAGToDAG", "Func": "SelectARID", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1934, "Length": 113, "Cover_Rate": 0.46502057613168724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "materializeExternalCallSym", "(", "MCSymbol", "*", "Sym", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "MFI", "->", "getGlobalBaseReg", "(", "*", "MF", ")", ")", ".", "addSym", "(", "Sym", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["DestReg", ";"], "File": "MipsFastISel26", "Func": "materializeExternalCallSym", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1935, "Length": 54, "Cover_Rate": 0.8852459016393442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getModifier", "(", ")", "const", "{", "return", "Modifier"], "ground_truth": [";"], "File": "CSKYConstantPoolValue", "Func": "getModifier", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1936, "Length": 9, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "LoadOpc", ";", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "LoadOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstR", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";", "return", "true"], "ground_truth": [";"], "File": "HexagonFrameLowering11", "Func": "expandLoadVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1937, "Length": 91, "Cover_Rate": 0.33211678832116787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "lane", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "||", "d", "->", "perm", ".", "encoding", "(", ")", ".", "encoded_nelts", "(", ")", "!=", "<NUM_LIT>", "||", "!", "d", "->", "perm", "[", "<NUM_LIT>", "]", ".", "is_constant", "(", "&", "elt", ")", ")", "return", "false", ";", "if", "(", "(", "d", "->", "vec_flags", "&", "VEC_SVE_DATA", ")", "&&", "elt", "*", "(", "aarch64_sve_container_bits", "(", "vmode", ")", "/", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";", "lane", "=", "GEN_INT", "(", "elt", ")", ";", "rtx", "parallel", "=", "gen_rtx_PARALLEL", "(", "vmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "lane", ")", ")", ";", "rtx", "select", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE_INNER", "(", "vmode", ")", ",", "in0", ",", "parallel", ")", ";", "emit_set_insn", "(", "out", ",", "gen_rtx_VEC_DUPLICATE", "(", "vmode", ",", "select", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "aarch641", "Func": "aarch64_evpc_dup", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1938, "Length": 135, "Cover_Rate": 0.8132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "ADD_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerAND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64ISelLowering149", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1939, "Length": 306, "Cover_Rate": 0.4608433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUOperand", "::", "isSWaitCnt", "(", ")", "const", "{", "return", "isImm", "("], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser18", "Func": "isSWaitCnt", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1940, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_lane_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon_vmull_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1941, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmInstCompress", "::", "rmOpcodeFromBundle", "(", "MCInst", "&", "MI", ",", "unsigned", "opcode", ")", "const", "{", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MI", ")", ")", "{", "MCInst", "&", "BMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "if", "(", "BMI", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "opcode", ")", "{"], "File": "TPCAsmInstCompress", "Func": "rmOpcodeFromBundle", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1942, "Length": 57, "Cover_Rate": 0.7402597402597403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "ID", "<<", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNo", ")"], "ground_truth": [".", "getIndex", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1943, "Length": 64, "Cover_Rate": 0.3516483516483517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "m32r_punct_chars", ",", "<NUM_LIT>", ",", "sizeof", "(", "m32r_punct_chars", ")", ")", ";", "m32r_punct_chars", "[", "'#'", "]", "=", "<NUM_LIT>", ";", "m32r_punct_chars", "[", "'@'", "]"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "m32r", "Func": "m32r_init", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1944, "Length": 26, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmsubaddps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "("], "ground_truth": ["__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmsubadd_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1945, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "WaitStates", "=", "<NUM_LIT>", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkNSAtoVMEMHazard", "(", "MI", ")", ")", ";", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "WaitStates", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std"], "ground_truth": ["::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1946, "Length": 205, "Cover_Rate": 0.3803339517625232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "FrameReg", "=", "<STR_LIT>", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "<STR_LIT>", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "Thumb1RegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1947, "Length": 279, "Cover_Rate": 0.36233766233766235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "getOpcode", "(", ")", "!=", "N", "->", "getOpcode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ShAmt1", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShAmt2", "=", "Src", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CombinedShAmt"], "ground_truth": [";"], "File": "RISCVISelLowering1", "Func": "combineGREVI_GORCI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1948, "Length": 86, "Cover_Rate": 0.4236453201970443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_max_epu8", "(", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxub256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "_mm256_setzero_si256"], "ground_truth": ["(", ")", ",", "(", "__mmask32", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_max_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1949, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitRawByte", "(", "unsigned", "char", "C", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "(", "char", ")", "C", ";", "++", "CurByte"], "ground_truth": [";"], "File": "MBlazeMCCodeEmitter", "Func": "EmitRawByte", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1950, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "signed_compare_p", "(", "enum", "rtx_code", "code", ")", "{", "return", "(", "code", "==", "EQ", "||", "code", "==", "NE", "||", "code", "==", "LT", "||", "code", "=="], "ground_truth": ["LE", "||", "code", "==", "GT", "||", "code", "==", "GE", ")", ";"], "File": "tilepro", "Func": "signed_compare_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1951, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "Opcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "!", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "I", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "I", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "I", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "KillVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "KillVal", "==", "<NUM_LIT>", "||"], "ground_truth": ["KillVal", "==", "-", "<NUM_LIT>", ")", ";"], "File": "SIInsertSkips", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1952, "Length": 337, "Cover_Rate": 0.4535666218034993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isi32Store", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "||", "isT1i32Store", "(", "Opc", ")", "||"], "ground_truth": ["isT2i32Store", "(", "Opc", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1953, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlsl_nv4hi", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vqdmlsl_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1954, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getValueType", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", "}", ";", "SDValue", "BSLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ",", "LD"], "ground_truth": ["->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SystemZISelLowering33", "Func": "combineBSWAP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1955, "Length": 167, "Cover_Rate": 0.5880281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Arg0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Arg1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Arg0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Arg1", ".", "getValueType"], "ground_truth": ["(", ")", "!=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "AGCISelLowering", "Func": "LowerMUL", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1956, "Length": 53, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isBitfieldExtractOp", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Opd0", ",", "Immr", ",", "Imms", ")", ")", "return", "nullptr", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Ops64", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "Immr", ",", "dl", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Imms", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "SDNode", "*", "BFM", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops64", ")", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "Node", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "BFM", ",", "<NUM_LIT>", ")", ",", "SubReg", ")", ";", "return", "Node", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "Immr", ",", "dl", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Imms"], "ground_truth": [",", "dl", ",", "VT", ")", "}", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectBitfieldExtractOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1957, "Length": 177, "Cover_Rate": 0.7662337662337663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getSizeInsEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", ";", "unsigned", "Position", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "-", "<NUM_LIT>"], "ground_truth": [")", ",", "Fixups", ",", "STI", ")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getSizeInsEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1958, "Length": 78, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostRASchedStrategy", "(", ")", ":", "<ISA_LIT>SchedStrategy", "(", ")", "{", "isPostRA", "="], "ground_truth": ["true", ";"], "File": "TPCMachineScheduler", "Func": "TPCPostRASchedStrategy", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1959, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "WidthVal", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "performLoadCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performStoreCombine", "(", "N", ",", "DCI", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AMDGPUISelLowering38", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1960, "Length": 471, "Cover_Rate": 0.3744038155802862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "BPFMCTargetDesc20", "Func": "createBPFMCInstPrinter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1961, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "Y", "(", "The<ISA_LIT>V9Target", ",", "create<ISA_LIT>V9MCAsmInfo", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>Target", ",", "&", "The<ISA_LIT>V9Target", "}", ")", "{", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T"], "ground_truth": [",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "SparcMCTargetDesc25", "Func": "LLVMInitializeSparcTargetMC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1962, "Length": 61, "Cover_Rate": 0.4485294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops"], "ground_truth": [",", "DAG", ")", ";"], "File": "P2ISelLowering", "Func": "LowerAsmOperandForConstraint", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1963, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>_64MachoTargetObjectFile", "::", "getCFIPersonalitySymbol", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang"], "ground_truth": [",", "MachineModuleInfo", "*", "MMI", ")", "const", "{"], "File": "X86TargetObjectFile34", "Func": "getCFIPersonalitySymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1964, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Register", ")", ")", ";"], "File": "AArch64Disassembler15", "Func": "DecodeQQQRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1965, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", ".", "isShift", "(", ")", ")", "continue", ";", "if", "(", "I", ".", "getType", "(", ")", "!=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ")", "continue", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "continue", ";", "ShiftInsts", ".", "push_back", "(", "cast", "<", "BinaryOperator", ">", "(", "&", "I", ")", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "ShiftInsts", ")", "{", "expand", "(", "I", ")", ";", "}", "return", "ShiftInsts", ".", "size", "(", ")", ">"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AVRShiftExpand", "Func": "runOnFunction", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1966, "Length": 84, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitDataMappingSymbol", "(", ")", "{", "if", "(", "LastEMS", "==", "EMS_Data", ")", "return", ";", "EmitMappingSymbol", "(", "<STR_LIT>", ")", ";", "LastEMS", "=", "EMS_Data"], "ground_truth": [";"], "File": "AArch64ELFStreamer19", "Func": "emitDataMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1967, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", "||", "Tail", "->", "isBranch", "(", ")", ")", "{", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "<NUM_LIT>", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "="], "ground_truth": ["<NUM_LIT>", "<<", "Count", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1968, "Length": 205, "Cover_Rate": 0.8070866141732284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "PPCISelLowering (2)1", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1969, "Length": 335, "Cover_Rate": 0.6754032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_ssli_nv8qi", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vsli_n_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1970, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "Arguments", "->", "MI", ";", "const", "ReduceEntry", "&", "Entry", "=", "Arguments", "->", "Entry", ";", "if", "(", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "return", "ReplaceInstruction", "(", "MI", ",", "Entry"], "ground_truth": [")", ";"], "File": "MicroMipsSizeReduction", "Func": "ReduceArithmeticInstructions", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1971, "Length": 63, "Cover_Rate": 0.8513513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm", "(", "int64_t"], "ground_truth": ["imm", ")", "{"], "File": "X86AsmParser (2)4", "Func": "addImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1972, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLDBackend", "*", "create<ISA_LIT>LDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ")", "{", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSDarwin", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86LDBackend", "Func": "createX86LDBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1973, "Length": 59, "Cover_Rate": 0.4068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeSYSInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1974, "Length": 40, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "trySkipId", "(", "Prefix", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "parseId", "(", "Value", ")", "?", "MatchOperand_Success", ":"], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser7", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1975, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "matchRegisterNameAlias", "(", "StringRef", "Name", ",", "bool", "isVector", ")", "{", "unsigned", "RegNum", "=", "isVector", "?", "matchVectorRegName", "(", "Name", ")", ":", "MatchRegisterName", "(", "Name", ")", ";", "RegKind", "Kind", "=", "isVector", "?", "RegKind", "::", "NeonVector", ":", "RegKind"], "ground_truth": ["::", "Scalar", ";"], "File": "AArch64AsmParser59", "Func": "matchRegisterNameAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1976, "Length": 40, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V1", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ")", ".", "addReg", "(", "OffsetReg"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ValueReg", ")", ";"], "File": "SIInstrInfo101", "Func": "buildIndirectWrite", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1977, "Length": 57, "Cover_Rate": 0.4956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringRef", "(", "BTIHint", ".", "Data", ","], "ground_truth": ["BTIHint", ".", "Length", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "getBTIHintName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1978, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}", "return", "Count"], "ground_truth": [";"], "File": "MSP430InstrInfo2", "Func": "RemoveBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1979, "Length": 51, "Cover_Rate": 0.5257731958762887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "second_sew_less_than_first_sew_p", "(", "const", "vector_insn_info", "&", "info1", ",", "const", "vector_insn_info", "&", "info2", ")", "{", "return", "info2", ".", "get_sew", "(", ")", "<", "info1", ".", "get_sew", "("], "ground_truth": [")", ";"], "File": "riscv-vsetvl", "Func": "second_sew_less_than_first_sew_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1980, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF"], "ground_truth": [")", ")", ";"], "File": "SIRegisterInfo10", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1981, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmvnq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1982, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_compressstoreuhi512_mask", "(", "(", "__v32hi", "*", ")", "__A", ",", "(", "__v32hi", ")", "__C"], "ground_truth": [",", "(", "__mmask32", ")", "__B", ")", ";"], "File": "avx512vbmi2intrin", "Func": "_mm512_mask_compressstoreu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1983, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "reload_completed", "||", "!", "safe_group_barrier_needed", "(", "insn", ")", ")", "&&", "(", "!", "mflag_sched_mem_insns_hard_limit", "||", "!", "is_load_p", "(", "insn", ")", "||", "mem_ops_in_group", "[", "current_cycle", "%", "<NUM_LIT>", "]", "<", "ia64_max_memory_insns", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ia64", "Func": "ia64_first_cycle_multipass_dfa_lookahead_guard", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1984, "Length": 39, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FIXUP", ")", ";", "if", "(", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "Kind", "=", "getTargetFixup", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "CSKYMCCodeEmitter", "Func": "getDataSymbolOpValue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1985, "Length": 64, "Cover_Rate": 0.5663716814159292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getStackEntry", "(", "unsigned", "STi", ")", "const", "{", "assert", "(", "STi", "<", "StackTop", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86FloatingPoint21", "Func": "getStackEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1986, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "hexagon", ",", "false", ">", "X", "(", "getThe<ISA_LIT>Target"], "ground_truth": ["(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "HexagonTargetInfo3", "Func": "LLVMInitializeHexagonTargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1987, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "ConstantSDNode", "*", "SizeValue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "char", "*", "bzeroName", "=", "(", "V", "&&", "V", "->", "isZero", "(", ")", ")", "?", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getLibcallName", "(", "RTLIB", "::", "BZERO", ")", ":", "nullptr", ";", "if", "(", "bzeroName", "&&", "(", "!", "SizeValue", "||", "SizeValue", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "STI", ".", "getTargetLowering", "(", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Type", "*", "IntPtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroName", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "AArch64SelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1988, "Length": 298, "Cover_Rate": 0.9966555183946488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "UnmergeDefs", "=", "unmergeDefsSplitHigh", "(", "Unmerge", ")", ";", "SmallVector", "<", "Register", ">", "RestParts", ";", "for", "(", "MachineOperand", "&", "Op", ":", "UnmergeDefs", ".", "Lows", ")", "RestParts", ".", "push_back", "(", "Op", ".", "getReg", "(", ")", ")", ";", "Register", "Rest", "=", "(", "RestParts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "?", "Builder", ".", "buildMerge", "(", "LLT", "::", "scalar", "(", "RestParts", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", ",", "RestParts", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "RestParts", "[", "<NUM_LIT>", "]", ";", "return", "{", "UnmergeDefs", ".", "High", ".", "getReg", "(", ")", ","], "ground_truth": ["Rest", "}", ";"], "File": "MOSLegalizerInfo", "Func": "splitHighRest", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1989, "Length": 91, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", "&&", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "is<ISA_LIT>LowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CmpMI", "<<", "<STR_LIT>", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", "."], "ground_truth": ["addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1990, "Length": 199, "Cover_Rate": 0.31687898089171973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "LL", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop1MBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "LL", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "EmitAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1991, "Length": 281, "Cover_Rate": 0.5090579710144928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "guessRegClass", "(", "DstReg", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "M88kInstructionSelector", "Func": "selectCopy", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1992, "Length": 73, "Cover_Rate": 0.6293103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", "int64_t", "MinValue", ",", "int64_t", "MaxValue", ")"], "ground_truth": ["const", "{"], "File": "VideocoreAsmParser", "Func": "isImm", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1993, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "*", "<NUM_LIT>", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "struct", "SpilledReg", "Spill", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ")", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}", "Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";", "Spill", ".", "Lane", "=", "Lane", ";", "return"], "ground_truth": ["Spill", ";"], "File": "SIMachineFunctionInfo (3)", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1994, "Length": 176, "Cover_Rate": 0.8934010152284264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "AddrVT", "=", "StNode", "->", "getBasePtr", "(", ")", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "AddrVT", ",", "StNode", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "AddrVT", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "StNode", "->", "getChain", "(", ")", ",", "DL", ",", "SDValue", "(", "Hi64", ",", "<NUM_LIT>", ")", ",", "HiPtr", ",", "MachinePointerInfo", "(", ")", ",", "Alignment", ",", "StNode", "->", "isVolatile", "(", ")", "?", "MachineMemOperand", "::", "MOVolatile", ":", "MachineMemOperand", "::", "MONone", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ","], "ground_truth": ["OutChains", ")", ";"], "File": "VEISelLowering1", "Func": "lowerStoreF128", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1995, "Length": 105, "Cover_Rate": 0.3153153153153153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", "<<", "PrintReg"], "ground_truth": ["(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1996, "Length": 243, "Cover_Rate": 0.616751269035533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LDSymbol", "*", "getGOTSymbol", "(", ")", "const", "{", "return", "m_pGOTSymbol"], "ground_truth": [";"], "File": "AArch64LDBackend", "Func": "getGOTSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1997, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "SparcInstrInfo1", "Func": "isUncondBranchOpcode", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1998, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII"], "ground_truth": [",", "STI", ",", "Ctx", ")", ";"], "File": "BPFMCCodeEmitter17", "Func": "createBPFMCCodeEmitter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1999, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", ")", "{", "if", "(", "AfterSet", ".", "count", "(", "&", "*", "InsertPos", ")", ")", "{", "for", "(", "auto", "Pos", "=", "InsertPos", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "Pos", "!=", "E", ";", "++", "Pos", ")", "assert", "(", "!", "BeforeSet", ".", "count", "(", "&", "*", "Pos", ")", ")", ";", "break", ";", "}", "++", "InsertPos"], "ground_truth": [";"], "File": "WebAssemblyCFGStackify15", "Func": "getLatestInsertPos", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2000, "Length": 64, "Cover_Rate": 0.6464646464646465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "&", "gvars", "=", "localDecls", "[", "f", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "gvars", ".", "size", "(", ")"], "ground_truth": [";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "NVPTXAsmPrinter14", "Func": "emitDemotedVars", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2001, "Length": 38, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<ISA_LIT>Subtarget", "::", "get<ISA_LIT>VersionString", "(", ")", "const", "{", "switch", "(", "<ISA_LIT>Version", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>_VERSION_2_0", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "PTXSubtarget", "Func": "getPTXVersionString", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2002, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "(", "Opc", "!=", "<STR_LIT>", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "<STR_LIT>", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "break", ";", "FirstCSPop", "=", "PI", ";", "}", "--", "MBBI", ";", "}", "MBBI", "=", "FirstCSPop", ";", "if", "(", "IsFunclet", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "emitCatchRetReturnValue", "(", "MBB", ",", "FirstCSPop", ",", "&", "*", "Terminator", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "NumBytes", ",", "true", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "CSSize", "-", "SlotSize", ")", ")", ";", "}", "--", "MBBI", ";", "}", "if", "(", "NeedsWin64CFI", "&&", "MF", ".", "hasWinCFI", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "MBBI", "=", "FirstCSPop", ";", "int64_t", "Offset", "=", "-", "CSSize", "-", "SlotSize", ";", "while", "(", "MBBI", "!=", "MBB", "."], "ground_truth": ["end", "(", ")", ")", "{"], "File": "X86FrameLowering10", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2003, "Length": 421, "Cover_Rate": 0.4248234106962664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "GET_MODE_SIZE", "(", "(", "*", "p", ")", "->", "mode", ")", ")", "first_of_size_p", "=", "false", ";", "}", "if", "(", "pool", "->", "first", "==", "<NUM_LIT>", ")", "pool", "->", "highest_address", "=", "pool", "->", "insn_address", "-", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "first_of_size_p", ")", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ";", "c", "=", "XNEW", "(", "struct"], "ground_truth": ["mips16_constant", ")", ";"], "File": "mips", "Func": "mips16_add_constant", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2004, "Length": 78, "Cover_Rate": 0.3482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "lm32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "first_anon_arg", ";", "tree", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "if", "(", "stdarg_p", "(", "fntype", ")", ")", "first_anon_arg", "=", "*", "cum", "+", "LM32_FIRST_ARG_REG", ";", "else", "{", "int", "size", ";", "if", "(", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "first_anon_arg", "=", "*", "cum", "+", "LM32_FIRST_ARG_REG", "+", "(", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "}", "if", "(", "(", "first_anon_arg", "<", "(", "LM32_FIRST_ARG_REG", "+", "LM32_NUM_ARG_REGS", ")", ")", "&&", "!", "no_rtl", ")", "{", "int", "first_reg_offset", "=", "first_anon_arg", ";", "int", "size", "=", "LM32_FIRST_ARG_REG", "+", "LM32_NUM_ARG_REGS", "-", "first_anon_arg", ";", "rtx", "regblock", ";", "regblock", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "size", ")", ";", "*", "pretend_size", "=", "size", "*"], "ground_truth": ["UNITS_PER_WORD", ";"], "File": "lm322", "Func": "lm32_setup_incoming_varargs", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2005, "Length": 171, "Cover_Rate": 0.9884393063583815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>FL", "=", "STI", "->", "getFrameLowering", "(", ")", ";", "bool", "Modified", "=", "ExpandPseudosWhichAffectControlFlow", "(", "MF"], "ground_truth": [")", ";"], "File": "X86ExpandPseudo11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2006, "Length": 65, "Cover_Rate": 0.7738095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmInstrInfo", "III", ";", "bool", "IsVFReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "isVFRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "false", ";", "bool", "HasImmForm", "=", "instrHasImmForm", "(", "MI", ".", "getOpcode", "(", ")", ",", "IsVFReg", ",", "III", ",", "PostRA", ")", ";", "if", "(", "HasImmForm", "&&", "transformToImmFormFedByAdd", "(", "MI", ",", "III", ",", "ForwardingOperand", ",", "*", "DefMI", ",", "KillFwdDefMI", ")", ")", "return", "true", ";", "if", "(", "HasImmForm", "&&", "transformToImmFormFedByLI", "(", "MI", ",", "III", ",", "ForwardingOperand", ",", "*", "DefMI", ")", ")", "return", "true", ";", "if", "(", "!", "HasImmForm", "&&", "simplifyToLI", "(", "MI", ",", "*", "DefMI", ",", "ForwardingOperand", ",", "KilledDef", ")"], "ground_truth": [")", "return", "true", ";"], "File": "PPCInstrInfo", "Func": "convertToImmediateForm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2007, "Length": 111, "Cover_Rate": 0.4051094890510949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptimizeSize", "=", "MinimizeSize", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2008, "Length": 64, "Cover_Rate": 0.8311688311688312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ",", "DAG"], "ground_truth": [")", ")", "{"], "File": "HexagonISelLowering100", "Func": "LowerOperationWrapper", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2009, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VectorList", ".", "Count", "==", "<NUM_LIT>", "&&", "VectorList", "."], "ground_truth": ["LaneIndex", "<=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2010, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align_words", ">=", "GP_ARG_NUM_REG", ")", "return", "NULL_RTX", ";", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", ")", "return", "rs6000_mixed_function_arg", "(", "mode", ",", "type", ",", "align_words", ")", ";", "part_mode", "=", "mode", ";", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "align_words", "+", "n_words", ">", "GP_ARG_NUM_REG", ")", "part_mode", "=", "DImode", ";", "return", "gen_rtx_REG", "(", "part_mode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "}", "}", "else", "if", "(", "abi", "==", "ABI_V4", ")", "{", "if", "(", "abi_v4_pass_in_fpr", "(", "mode", ",", "named", ")", ")", "{", "if", "(", "mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "if", "(", "cum", "->", "fregno", "+", "(", "FLOAT128_2REG_P", "(", "mode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<=", "FP_ARG_V4_MAX_REG", ")", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "fregno", ")", ";", "else", "return", "NULL_RTX", ";", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "return", "NULL_RTX", ";", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", ")", "return", "rs6000_mixed_function_arg", "(", "mode", ",", "type", ",", "gregno", "-", "GP_ARG_MIN_REG", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "gregno", ")", ";", "}", "}", "else", "{", "int", "align_words", "=", "rs6000_parm_start", "(", "mode", ",", "type", ",", "cum", "->", "words", ")", ";", "if", "(", "elt_mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "if", "(", "USE_FP_FOR_ARG_P", "(", "cum", ",", "elt_mode", ")", "&&", "!", "(", "TARGET_AIX", "&&", "!", "TARGET_ELF", "&&", "type", "!=", "NULL", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", ")", "{", "rtx", "rvec", "[", "GP_ARG_NUM_REG", "+", "AGGR_ARG_NUM_REG", "+", "<NUM_LIT>", "]", ";", "rtx", "r", ",", "off", ";", "int", "i", ",", "k", "=", "<NUM_LIT>", ";", "unsigned", "long", "n_fpreg", "=", "(", "GET_MODE_SIZE", "(", "elt_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "int", "fpr_words", ";", "if", "(", "type", "&&", "(", "cum", "->", "nargs_prototype", "<=", "<NUM_LIT>", "||", "(", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "&&", "TARGET_XL_COMPAT", "&&", "align_words", ">=", "GP_ARG_NUM_REG", ")", ")", ")", "k", "=", "rs6000_psave_function_arg", "(", "mode", ",", "type", ",", "align_words", ",", "rvec", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", "&&", "cum", "->", "fregno", "+", "i"], "ground_truth": ["*", "n_fpreg", "<=", "FP_ARG_MAX_REG", ";", "i", "++", ")", "{"], "File": "rs6000-call", "Func": "rs6000_function_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2011, "Length": 382, "Cover_Rate": 0.3404634581105169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVDSPV2", "(", ")", "const", "{", "return", "HasVDSPV2"], "ground_truth": [";"], "File": "CSKYSubtarget2", "Func": "hasVDSPV2", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2012, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "AMDGPUAsmBackend16", "Func": "writeNopData", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2013, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "switch", "(", "offload_abi", ")", "{", "case", "OFFLOAD_ABI_LP64", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "OFFLOAD_ABI_ILP32", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "infile", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "outfile", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "const", "char", "*", "*", "new_argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "const", "char", "*", "*", ")", ";", "fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "CONST_CAST", "(", "char", "*", "*", ",", "new_argv", ")", ",", "true", ",", "<STR_LIT>", ")", ";", "obstack_free", "(", "&", "argv_obstack", ","], "ground_truth": ["NULL", ")", ";"], "File": "mkoffload", "Func": "compile_native", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2014, "Length": 140, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemThumbRIs1Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2015, "Length": 21, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "mode", "==", "SDmode", "||", "mode", "==", "DDmode", ";", "if", "(", "!", "s390_single_field_struct_p", "(", "REAL_TYPE", ",", "type", ",", "false", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "s390", "Func": "s390_function_arg_float", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2016, "Length": 61, "Cover_Rate": 0.8356164383561644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "copyImplicitOps", "(", "*", "I", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "copyImplicitOps", "(", "*", "I", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "isBranch", "(", ")", ")", "{", "if", "(", "J", "->", "isIndirectBranch", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "OtherReference", "=", "true", ";", "}", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "J", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "J", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", "&&", "J", "->", "getOperand", "(", "i", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "OtherReference", "=", "true", ";", "}", "else", "if", "(", "!", "J", "->", "isTerminator", "(", ")", "&&", "!", "J", "->", "isDebugValue", "(", ")", ")", "break", ";", "if", "(", "J", "==", "(", "*", "PI", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "J", ";", "}", "if", "(", "(", "*", "PI", ")", "->", "canFallThrough", "(", ")", "&&", "(", "*", "PI", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "OtherReference", "=", "true", ";", "if", "(", "!", "OtherReference", "&&", "BlockChanged", ")", "{", "PredToRemove", ".", "push_back", "(", "*", "PI", ")", ";", "}", "if", "(", "BlockChanged", ")", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "PredToRemove", ".", "size", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "PredToRemove", "[", "i", "]", "->", "removeSuccessor", "(", "&", "ReturnMBB", ",", "true", ")", ";", "if", "(", "Changed", "&&", "!", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "pred_size", "(", ")", "=="], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "PPCEarlyReturn1", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2017, "Length": 480, "Cover_Rate": 0.5985037406483791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "dims", "=", "attr", "?", "TREE_VALUE", "(", "attr", ")", ":", "NULL_TREE", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ")", ";", "for", "(", ";", "dims", ";", "dims", "=", "TREE_CHAIN", "(", "dims", ")", ")", "{", "int", "size", "=", "TREE_INT_CST_LOW", "(", "TREE_VALUE", "(", "dims", ")", ")", ";", "gcc_assert", "(", "!", "TREE_PURPOSE", "(", "dims", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "size", ")", ";", "}", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")"], "ground_truth": [";"], "File": "nvptx", "Func": "nvptx_record_offload_symbol", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2018, "Length": 86, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Tok"], "ground_truth": [";"], "File": "MSP430AsmParser11", "Func": "isToken", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2019, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Polarity", "=", "(", "Code", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Register", "=", "PredicateTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Register", ")", ")", ";"], "File": "TPCDisassembler", "Func": "decodeSPredicate", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2020, "Length": 31, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isSignedCmp", "=", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ";", "if", "(", "is32BitCmp", ")", "LHS", "=", "EmitSubregExt", "(", "MI", ",", "BB", ",", "LHS", ",", "isSignedCmp", ")", ";", "if", "(", "isSelectRROp", ")", "{", "unsigned", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "is32BitCmp", ")", "RHS", "=", "EmitSubregExt", "(", "MI", ",", "BB", ",", "RHS", ",", "isSignedCmp", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "NewCC", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "Copy1MBB", ")", ";", "}", "else", "{", "int64_t", "imm32", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "imm32", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "NewCC", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addImm", "(", "imm32", ")", ".", "addMBB", "(", "Copy1MBB", ")", ";", "}", "BB", "=", "Copy0MBB", ";", "BB", "->", "addSuccessor", "(", "Copy1MBB", ")", ";", "BB", "=", "Copy1MBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "Copy0MBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "ThisMBB", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "BPFISelLowering20", "Func": "EmitInstrWithCustomInserter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2021, "Length": 267, "Cover_Rate": 0.33883248730964466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&"], "ground_truth": ["JITInfo", ";"], "File": "MipsTargetMachine26", "Func": "getJITInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2022, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Rv", "(", "StackFixup", "::", "pushI", "(", "j", ")", ")", ";", "Rv", "(", "StackFixup", "::", "swap", "(", ")", ")", ";", "return", ";", "}", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "pattern2_px", "(", "Rv", ",", "j", ",", "k", ")", ";", "XchgPairCorrector", "CorrectI", "(", "i", ",", "<NUM_LIT>", ")", ";", "CorrectI", "(", "j", ")", "(", "k", ")", ";", "if", "(", "k", "==", "<NUM_LIT>", ")", "{", "Rv", "(", "StackFixup", "::", "xchg", "(", "i", ",", "<NUM_LIT>", ")", ")", ";", "Rv", "(", "StackFixup", "::", "pushI", "(", "j", ")", ")", ";", "Rv", "(", "StackFixup", "::", "swap", "(", ")", ")", ";", "}", "else", "{", "Rv", "(", "StackFixup", "::", "xcpuxc", "(", "i", ","], "ground_truth": ["j", ",", "k", ")", ")", ";"], "File": "TVMStackPatterns", "Func": "pattern3_xpx", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2023, "Length": 109, "Cover_Rate": 0.7841726618705036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "(", "*", "MCPEs", ")", "[", "CPIndex", "]", ";", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ACPV", "<<", "'\\n'", ";", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "assert", "(", "!", "ACPV", "->", "isStub", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ACPV", "->", "isNonLazyPointer", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "<STR_LIT>", ",", "GV", ",", "(", "intptr_t", ")", "ACPV", ",", "false", ")", ")", ";", "else", "emitGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "ACPV", "->", "isStub", "(", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "assert", "(", "!", "ACPV", "->", "isNonLazyPointer", "(", ")", "&&", "<STR_LIT>", ")", ";", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DOUT", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "("], "ground_truth": [")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter7", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2024, "Length": 231, "Cover_Rate": 0.463855421686747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_SecRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_SecRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4"], "ground_truth": [":"], "File": "M68kFixupKinds", "Func": "getFixupKindLog2Size", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2025, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "ReadCount", "=", "getLexer", "(", ")", ".", "peekTokens", "(", "Buf", ")", ";", "if", "(", "ReadCount", "==", "<NUM_LIT>", "&&", "Buf", "[", "<NUM_LIT>", "]", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", "{", "HadParens", "=", "true", ";", "LParen", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "}", "}", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Identifier", ":", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "MCRegister", "RegNo", ";", "matchRegisterNameHelper", "(", "isRV32E", "(", ")", ",", "RegNo", ",", "Name", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "{", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "HadParens", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "FirstS", ",", "isRV64", "(", ")", ")", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createReg", "(", "RegNo", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "}", "if", "(", "HadParens"], "ground_truth": [")", "{"], "File": "RISCVAsmParser1", "Func": "parseRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2026, "Length": 222, "Cover_Rate": 0.7231270358306189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "inc", "=", "<NUM_LIT>", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand"], "ground_truth": ["::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2027, "Length": 264, "Cover_Rate": 0.5776805251641138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IntelInstPrinter", "::", "printMemOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "printOptionalSegReg", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'['", ";", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "O", "<<", "formatImm", "(", "DispSpec", ".", "getImm", "(", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "X86IntelInstPrinter", "Func": "printMemOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2028, "Length": 68, "Cover_Rate": 0.6868686868686869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_int4", ")", "(", "si_orx", "(", "(", "qword", ")"], "ground_truth": ["(", "a", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_orx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2029, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "__P", ","], "ground_truth": ["(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmp_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2030, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "bool", "isPtrReg", "=", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", ";", "if", "(", "isPtrReg", ")", "{", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AVRInstPrinter5", "Func": "printOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2031, "Length": 54, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmp", "=", "gen_rtx_fmt_ee", "(", "UNORDERED", ",", "VOIDmode", ",", "flag", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "GET_MODE", "(", "set_dst", ")", "!=", "mode", ")", "{", "gcc_assert", "(", "mode", "==", "CCAmode", "||", "mode", "==", "CCCmode", "||", "mode", "==", "CCOmode", "||", "mode", "==", "CCPmode", "||", "mode", "==", "CCSmode", "||", "mode", "==", "CCZmode", ")", ";", "set_dst", "=", "gen_rtx_REG", "(", "mode", ",", "FLAGS_REG"], "ground_truth": [")", ";"], "File": "i386-expand1", "Func": "ix86_ssecom_setcc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2032, "Length": 95, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "Policy", ".", "DisableLatencyHeuristic"], "ground_truth": ["=", "DisableLatencySchedHeuristic", ";"], "File": "AArch64Subtarget52", "Func": "overrideSchedPolicy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2033, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "m32r_rtx_ok_for_base_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "m32r_rtx_ok_for_offset_p", "(", "XEXP", "("], "ground_truth": ["x", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";"], "File": "m32r", "Func": "m32r_legitimate_offset_addres_p", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2034, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "<NUM_LIT>", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering20", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2035, "Length": 494, "Cover_Rate": 0.42512908777969016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "<STR_LIT>", "(", "Arch"], "ground_truth": [")", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2036, "Length": 32, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vbrsrq_x_n_f32", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vbrsrq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2037, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "SrcReg", ")", "SrcReg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "auto", "*", "SI", "=", "cast", "<", "StoreInst", ">", "(", "I", ")", ";", "if", "(", "SI", "->", "isAtomic", "(", ")", ")", "{", "AtomicOrdering", "Ord", "=", "SI", "->", "getOrdering", "(", ")", ";", "if", "(", "isReleaseOrStronger", "(", "Ord", ")", ")", "{", "unsigned", "AddrReg", "=", "getRegForValue", "(", "PtrV", ")", ";", "return", "emitStoreRelease", "(", "VT", ",", "SrcReg", ",", "AddrReg", ",", "createMachineMemOperandFor", "(", "I", ")", ")", ";", "}", "}", "Address", "Addr", ";", "if", "(", "!", "computeAddress", "(", "PtrV", ",", "Addr", ",", "Op0", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "emitStore", "(", "VT", ",", "SrcReg", ",", "Addr", ",", "createMachineMemOperandFor", "(", "I", ")", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64FastISel10", "Func": "selectStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2038, "Length": 130, "Cover_Rate": 0.3551912568306011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "cum", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ft32_pass_by_reference", "(", "cum_v", ",", "mode", ",", "type", ",", "named", ")", ")", "size", "=", "<NUM_LIT>", ";", "else", "if", "(", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "ft322", "Func": "ft32_arg_partial_bytes", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2039, "Length": 43, "Cover_Rate": 0.3467741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Target", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "break", ";", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "fixELFSymbolsInTLSFixupsImpl", "(", "BE", "->", "getLHS", "(", ")"], "ground_truth": [",", "Asm", ")", ";"], "File": "SparcMCExpr (2)1", "Func": "fixELFSymbolsInTLSFixupsImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2040, "Length": 58, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "decl", "==", "NULL_TREE", "&&", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "flags", "|=", "SECTION_RELRO", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", ")", "flags", "|=", "SECTION_BSS", ";", "return", "flags"], "ground_truth": [";"], "File": "i386", "Func": "x86_64_elf_section_type_flags", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2041, "Length": 62, "Cover_Rate": 0.5904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CPN", "->", "getConstVal", "(", ")", ",", "ValTy", ",", "Align", ",", "Offset", ",", "TF", ")", ";", "assert", "(", "cast", "<", "ConstantPoolSDNode", ">", "(", "T", ")", "->", "getTargetFlags", "(", ")", "==", "TF", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsPositionIndependent", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>"], "ground_truth": [",", "SDLoc", "(", "Op", ")", ",", "ValTy", ",", "T", ")", ";"], "File": "HexagonISelLowering114", "Func": "LowerConstantPool", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2042, "Length": 62, "Cover_Rate": 0.33695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "MIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse"], "ground_truth": [")", ";"], "File": "SIRegisterInfo113", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2043, "Length": 101, "Cover_Rate": 0.44298245614035087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MO1", ".", "isImm", "(", ")", "&&", "MO2", ".", "isImm", "(", ")", ")", "||", "(", "MO1", ".", "isCPI", "(", ")", "&&", "MO2", ".", "isCPI", "(", ")", "&&", "MO1", ".", "getIndex", "(", ")", "==", "MO2", ".", "getIndex", "(", ")", ")", "||", "(", "MO1", ".", "isJTI", "(", ")", "&&", "MO2", ".", "isJTI", "(", ")", "&&", "MO1", ".", "getIndex", "(", ")", "==", "MO2", ".", "getIndex", "(", ")", ")", "||", "(", "MO1", ".", "isSymbol", "(", ")", "&&", "MO2", ".", "isSymbol", "(", ")", "&&", "MO1", ".", "getSymbolName", "(", ")", "==", "MO2", ".", "getSymbolName", "(", ")", ")", "||", "(", "MO1", ".", "isGlobal", "(", ")", "&&", "MO2", ".", "isGlobal", "(", ")", "&&", "MO1", ".", "getGlobal", "(", ")", "==", "MO2", ".", "getGlobal", "(", ")", ")", "||", "(", "MO1", ".", "isBlockAddress", "(", ")", "&&", "MO2", ".", "isBlockAddress", "(", ")", "&&", "MO1", ".", "getBlockAddress", "(", ")", "==", "MO2", ".", "getBlockAddress", "(", ")"], "ground_truth": [")", "||", "(", "MO1", ".", "isMCSymbol", "(", ")", "&&", "MO2", ".", "isMCSymbol", "(", ")", "&&", "MO1", ".", "getMCSymbol", "(", ")", "==", "MO2", ".", "getMCSymbol", "(", ")", ")", ";"], "File": "X86OptimizeLEAs1", "Func": "isSimilarDispOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2044, "Length": 171, "Cover_Rate": 0.8465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshl_u16", "(", "uint16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vshluv4hi", "(", "("], "ground_truth": ["int16x4_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vshl_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2045, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "OtherInst", ":", "OtherUseInsts", ")", "{", "OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["*", "TRI", ")", ";"], "File": "SIOptimizeExecMasking21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2046, "Length": 305, "Cover_Rate": 0.399737876802097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getSubReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "FoundSrcOperand", ")", "return", "nullptr", ";", "SrcOperandId", "=", "i", ";", "FoundSrcOperand", "=", "true", ";", "}", "if", "(", "!", "FoundSrcOperand", ")", "return", "nullptr", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "SrcOperandId", ")", ";", "MachineInstr", "*", "FoldMI", "=", "foldMemoryOperand", "(", "MI", ",", "Ops", ",", "DefMI", ")", ";", "if", "(", "FoldMI", ")", "{", "FoldAsLoadDefReg", "=", "<NUM_LIT>", ";", "return", "FoldMI", ";", "}", "return", "nullptr"], "ground_truth": [";"], "File": "X86InstrInfo110", "Func": "optimizeLoadInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2047, "Length": 80, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "resolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg"], "ground_truth": [")", ";"], "File": "AArch64FrameLowering (2)", "Func": "getFrameIndexReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2048, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OpNum", "=", "Ops", "[", "<NUM_LIT>", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "MI", "->", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "const", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "*", "OpcodeTablePtr", "=", "nullptr", ";", "if", "(", "isTwoAddr", "&&", "NumOps", ">=", "<NUM_LIT>", "&&", "OpNum", "<", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable2Addr", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable0", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&"], "ground_truth": ["RegOp2MemOpTable1", ";"], "File": "X86InstrInfo110", "Func": "canFoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2049, "Length": 143, "Cover_Rate": 0.4525316455696203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")"], "ground_truth": [")", "{"], "File": "TLCS900MCInstLower", "Func": "GetBlockAddressSymbol", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2050, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MCI", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateInst", "(", "nullptr", ")", ")", ";"], "File": "HexagonMCInst", "Func": "AppendImplicitOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2051, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_option_save", "(", "struct", "cl_target_option", "*", "ptr", ",", "struct", "gcc_options", "*", "opts", ")", "{", "ptr", "->", "x_arm_arch_string", "=", "opts", "->", "x_arm_arch_string", ";", "ptr", "->", "x_arm_cpu_string", "="], "ground_truth": ["opts", "->", "x_arm_cpu_string", ";"], "File": "arm", "Func": "arm_option_save", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2052, "Length": 31, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>"], "ground_truth": [")", ")", "Bits", "=", "countTrailingZeros", "(", "Size", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2053, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "!", "(", "I", "->", "isBranch", "(", ")", ")", "&&", "!", "(", "I", "->", "isCall", "(", ")", ")", "&&", "!", "(", "I", "->", "isReturn", "(", ")", ")", "&&", "!", "(", "I", "->", "isCompare", "(", ")", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", ")", "{", "int", "distinguishResult", "=", "distinguishInstr", "(", "I", ")", ";", "if", "(", "distinguishResult", "==", "-", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", ";", "exit", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "distinguishResult", "==", "<NUM_LIT>", ")", "{", "InstrsM", ".", "push_back", "(", "I", ")", ";", "}", "else", "if", "(", "distinguishResult", "==", "<NUM_LIT>", ")", "{", "InstrsS1", ".", "push_back", "(", "I", ")", ";", "}", "else", "if", "(", "distinguishResult", "==", "<NUM_LIT>", ")", "{", "InstrsS2", ".", "push_back", "(", "I", ")", ";", "}", "}", "I", "++", ";", "}", "emitInstrs_4Interleaving", "(", "MBB", ",", "I", ",", "InstrsM", ",", "InstrsS1", ",", "InstrsS2", ")", ";", "break", ";", "}", "else", "if", "(", "std", "::", "next", "(", "I", ")", "==", "E", ")", "{", "if", "(", "!", "(", "I", "->", "isBranch", "(", ")", ")", "&&", "!", "(", "I", "->", "isCall", "(", ")", ")", "&&", "!", "(", "I", "->", "isReturn", "(", ")", ")", "&&", "!", "(", "I", "->", "isCompare", "(", ")", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", ")", "{", "int", "distinguishResult", "=", "distinguishInstr", "(", "I", ")", ";", "if", "(", "distinguishResult", "==", "-", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", ";", "exit", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "distinguishResult", "==", "<NUM_LIT>", ")", "{", "InstrsM", ".", "push_back", "(", "I", ")", ";", "}", "else", "if", "(", "distinguishResult", "==", "<NUM_LIT>", ")", "{", "InstrsS1", ".", "push_back", "(", "I", ")", ";", "}", "else", "if", "(", "distinguishResult", "==", "<NUM_LIT>", ")", "{", "InstrsS2", ".", "push_back", "(", "I", ")", ";", "}", "}", "I", "++", ";", "}", "emitInstrs_4Interleaving", "(", "MBB", ",", "I", ",", "InstrsM", ",", "InstrsS1", ",", "InstrsS2", ")", ";", "break", ";", "}", "else", "if", "(", "(", "I", "->", "isBranch", "(", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", ")", "{", "emitInstrs_4Interleaving", "(", "MBB", ",", "I", ",", "InstrsM", ",", "InstrsS1", ",", "InstrsS2", ")", ";", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "NEMESIS", "Func": "interleavingTZDC_4Interleaving", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2054, "Length": 469, "Cover_Rate": 0.5234375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "raw_ostream", "&", "O", ",", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "TargetAsmInfo", "*", "T", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "V", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "T", ",", "OL", ",", "V", ")", ",", "DbgInfo", "(", "O", ",", "T", ")", "{", "PTLI", "=", "TM", "."], "ground_truth": ["getTargetLowering", "(", ")", ";"], "File": "PIC16AsmPrinter3", "Func": "PIC16AsmPrinter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2055, "Length": 53, "Cover_Rate": 0.803030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "it", "!=", "ie", ")", "{", "plt1", "=", "&", "(", "llvm", "::", "cast", "<", "<ISA_LIT>PLT1", ">", "(", "*", "it", ")", ")", ";", "memcpy", "(", "buffer", "+", "result", ",", "plt1", "->", "getValue", "(", ")", ",", "<ISA_LIT>PLT1", "::", "EntrySize", ")", ";", "result", "+=", "<ISA_LIT>PLT1", "::", "EntrySize", ";", "++", "it", ";", "}", "return"], "ground_truth": ["result", ";"], "File": "AArch64PLT", "Func": "emit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2056, "Length": 53, "Cover_Rate": 0.38686131386861317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "LD", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "ET", "||", "LD", "->", "isVolatile", "(", ")", "||", "LD", "->", "isNonTemporal", "(", ")", ")", "return", "false", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "MemVT", ")", "return", "false", ";", "RLI", ".", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "if", "(", "LD", "->", "isIndexed", "(", ")", "&&", "!", "LD", "->", "getOffset", "(", ")", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "LD", "->", "getAddressingMode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RLI", ".", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RLI", ".", "Ptr", ".", "getValueType", "(", ")", ",", "RLI", ".", "Ptr", ",", "LD", "->", "getOffset", "(", ")", ")", ";", "}", "RLI", ".", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "RLI", ".", "MPI", "=", "LD", "->", "getPointerInfo", "("], "ground_truth": [")", ";"], "File": "PPCISelLowering10", "Func": "canReuseLoadAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2057, "Length": 152, "Cover_Rate": 0.48562300319488816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "bool", "CanUseNEON", "=", "Subtarget", "->", "hasNEON", "(", ")", "&&", "CanImplicitFloat", ";", "bool", "CanUseFP", "=", "Subtarget", "->", "hasFPARMv8", "(", ")", "&&", "CanImplicitFloat", ";", "bool", "IsSmallMemset", "=", "IsMemset", "&&", "Size", "<", "<NUM_LIT>", ";", "auto", "AlignmentIsAcceptable", "=", "[", "&", "]", "(", "EVT", "VT", ",", "unsigned", "AlignCheck", ")", "{", "if", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "AlignCheck", ")", ")", "return", "true", ";", "bool", "Fast", ";", "return", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "Fast", ")", "&&", "Fast", ";", "}", ";", "if", "(", "CanUseNEON", "&&", "IsMemset", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "CanUseFP", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering110", "Func": "getOptimalMemOpType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2058, "Length": 144, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2059, "Length": 92, "Cover_Rate": 0.4577114427860697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "N", ".", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "switch", "(", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "PPCISelDAGToDAG48", "Func": "isSWTestOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2060, "Length": 77, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "OffsetNode", ")", "->", "getSExtValue", "(", ")", ";", "EVT", "StoredVT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "HST", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", ".", "isValidAutoIncImm", "(", "StoredVT", ",", "Val", ")", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "ST", "->", "isTruncatingStore", "(", ")", "&&", "ValueVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "StoredVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Value", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ",", "Value", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "ST", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "ST", ",", "Result"], "ground_truth": [")", ";"], "File": "HexagonISelDAGToDAG53", "Func": "SelectIndexedStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2061, "Length": 245, "Cover_Rate": 0.41737649063032367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "LLTy", ".", "isVector", "(", ")", "&&", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "LLTy", ".", "getElementType", "(", ")", "==", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "int", "DstElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "int", "PartElts", "=", "PartLLT", ".", "getNumElements", "(", ")", ";", "if", "(", "DstElts", "%", "PartElts", "==", "<NUM_LIT>", ")", "B", ".", "buildConcatVectors", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ",", "Regs", ")", ";", "else", "{", "assert", "(", "PartElts", "==", "<NUM_LIT>", "&&", "DstElts", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ";", "int", "RoundedElts", "=", "PartElts", "*", "(", "(", "DstElts", "+", "PartElts", "-", "<NUM_LIT>", ")", "/", "PartElts", ")", ";", "LLT", "RoundedDestTy", "=", "LLT", "::", "vector", "(", "RoundedElts", ",", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "auto", "RoundedConcat", "=", "B", ".", "buildConcatVectors", "(", "RoundedDestTy", ",", "Regs", ")", ";", "B", ".", "buildExtract", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ",", "RoundedConcat", ",", "<NUM_LIT>", ")", ";", "}", "return", ";", "}", "assert", "(", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", ";", "LLT", "DstEltTy", "=", "LLTy", ".", "getElementType", "(", ")", ";", "if", "(", "DstEltTy", "==", "PartLLT", ")", "{", "B", ".", "buildBuildVector", "(", "OrigRegs", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "Regs", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "packSplitRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2062, "Length": 193, "Cover_Rate": 0.4541176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "&", "FrameLowering"], "ground_truth": [";"], "File": "MSP430Subtarget2", "Func": "getFrameLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2063, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "TF", "=", "IsPositionIndependent", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "SDValue", "T", ";", "if", "(", "CPN", "->", "isMachineConstantPoolEntry", "(", ")", ")", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CPN", "->", "getMachineCPVal", "(", ")", ",", "ValTy", ",", "Alignment", ",", "Offset", ",", "TF", ")", ";", "else", "if", "(", "isVTi1Type", ")", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CVal", ",", "ValTy", ",", "Alignment", ",", "Offset", ",", "TF", ")", ";", "else", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CPN", "->", "getConstVal", "(", ")", ",", "ValTy", ",", "Alignment", ",", "Offset", ",", "TF", ")", ";", "assert", "(", "cast", "<", "ConstantPoolSDNode", ">", "(", "T", ")", "->", "getTargetFlags", "(", ")", "==", "TF", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsPositionIndependent", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "ValTy", ",", "T", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "ValTy"], "ground_truth": [",", "T", ")", ";"], "File": "HexagonISelLowering100", "Func": "LowerConstantPool", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2064, "Length": 148, "Cover_Rate": 0.4228571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TgtMBB", "->", "setAlignment", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";", "}", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "LongBrMBB", "->", "size", "(", ")", "+", "BalTgtMBB", "->", "size", "(", ")", "==", "LongBranchSeqSize", ")", ";", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")"], "ground_truth": [";"], "File": "MipsLongBranch", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2065, "Length": 370, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";", "assert", "(", "Desc", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Register", "DstReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MBBI", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "isDead", "(", ")", ";"], "File": "RISCVExpandPseudoInsts", "Func": "expandVSetVL", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2066, "Length": 75, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "loopBB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "&", "F", ",", "newBB", ")", ";", "origBB", "->", "getTerminator", "(", ")", "->", "setSuccessor", "(", "<NUM_LIT>", ",", "loopBB", ")", ";", "IRBuilder", "<", ">", "builder", "(", "origBB", ",", "origBB", "->", "getTerminator", "(", ")", ")", ";", "unsigned", "dstAS", "=", "dyn_cast", "<", "PointerType", ">", "(", "dstAddr", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "dstAddr", "=", "builder", ".", "CreateBitCast", "(", "dstAddr", ",", "PointerType", "::", "get", "(", "val", "->", "getType", "(", ")", ",", "dstAS", ")", ")", ";", "IRBuilder", "<", ">", "loop", "(", "loopBB", ")", ";", "PHINode", "*", "ind", "=", "loop", ".", "CreatePHI", "(", "len", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ";", "ind", "->", "addIncoming", "(", "ConstantInt", "::", "get", "(", "len", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ",", "origBB", ")", ";", "loop", ".", "CreateStore", "(", "val", ",", "loop", ".", "CreateGEP", "(", "dstAddr", ",", "ind", ")", ",", "false", ")", ";", "Value", "*", "newind", "=", "loop", ".", "CreateAdd", "(", "ind", ",", "ConstantInt", "::", "get", "(", "len", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "ind", "->", "addIncoming", "("], "ground_truth": ["newind", ",", "loopBB", ")", ";"], "File": "NVPTXLowerAggrCopies1", "Func": "convertMemSetToLoop", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2067, "Length": 182, "Cover_Rate": 0.708171206225681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_isa_flags", "=", "AARCH64_FL_FP", "|", "AARCH64_FL_SIMD", "|", "extra_flags", ";", "global_options", ".", "x_target_flags"], "ground_truth": ["&=", "~", "MASK_GENERAL_REGS_ONLY", ";"], "File": "aarch64-builtins", "Func": "aarch64_simd_switcher", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2068, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "it", "!=", "ie", ")", "{", "plt1", "=", "&", "(", "llvm", "::", "cast", "<", "<ISA_LIT>PLT1", ">", "(", "*", "it", ")", ")", ";", "memcpy", "(", "buffer", "+", "result", ",", "plt1", "->", "getValue", "(", ")", ",", "<ISA_LIT>PLT1", "::", "EntrySize", ")", ";", "result", "+=", "<ISA_LIT>PLT1", "::", "EntrySize", ";", "++"], "ground_truth": ["it", ";"], "File": "HexagonPLT", "Func": "emit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2069, "Length": 49, "Cover_Rate": 0.35766423357664234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getTargetNode", "(", "ConstantPoolSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetConstantPool", "(", "N", "->", "getConstVal", "(", ")", ",", "Ty", ",", "N", "->", "getAlign", "(", ")", ",", "N", "->", "getOffset"], "ground_truth": ["(", ")", ",", "Flag", ")", ";"], "File": "MipsISelLowering107", "Func": "getTargetNode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2070, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI"], "ground_truth": [".", "getLoc", "(", ")", ")", ")", ";"], "File": "AArch64MCCodeEmitter1", "Func": "getAdrLabelOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2071, "Length": 119, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "OR1KISelDAGToDAG1", "Func": "getPassName", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2072, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldMaximizeVectorBandwidth", "(", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "HexagonTargetTransformInfo10", "Func": "shouldMaximizeVectorBandwidth", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2073, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_packs_pu16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "signed", "short", "vm1", ";", "__vector", "unsigned", "char", "vresult", ";", "vm1", "=", "(", "__vector", "signed", "short", ")", "__builtin_pack_vector_int128", "("], "ground_truth": ["__m2", ",", "__m1", ")", ";"], "File": "mmintrin4", "Func": "_mm_packs_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2074, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_min_epu32", "(", "__mmask16", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminud512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ","], "ground_truth": ["__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_min_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2075, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshrq_m_n_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__imm"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrshrq_x_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2076, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "PPCAsmBackend (2)1", "Func": "getNumFixupKinds", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2077, "Length": 10, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "for", "(", "auto", "SB", ":", "MBB", "->", "successors", "(", ")", ")", "{", "auto", "SBA", "=", "Func", ".", "Addr", "->", "findBlock", "(", "SB", ",", "*", "this", ")", ";", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "SBA", ".", "Addr", "->", "members_if", "(", "IsPhi", ",", "*", "this", ")", ")", "{", "for", "(", "auto", "U", ":", "IA", ".", "Addr", "->", "members_if", "(", "IsUseForBA", ",", "*", "this", ")", ")", "{", "NodeAddr", "<", "PhiUseNode", "*", ">", "PUA", "=", "U", ";", "RegisterRef", "RR", "=", "PUA", ".", "Addr", "->", "getRegRef", "(", ")", ";", "linkRefUp", "<", "UseNode", "*", ">", "(", "IA", ",", "PUA", ",", "DefM"], "ground_truth": ["[", "RR", "]", ")", ";"], "File": "RDFGraph", "Func": "linkBlockRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2078, "Length": 115, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PipelinerLoopInfo", "(", "MachineInstr", "*", "Loop", ",", "MachineInstr", "*", "EndLoop", ")", ":", "Loop", "(", "Loop", ")", ",", "EndLoop", "(", "EndLoop", ")", ",", "MF", "(", "Loop", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ",", "TII", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ")", ",", "DL", "(", "Loop", "->", "getDebugLoc", "(", ")", ")", "{", "TripCount", "=", "Loop", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "-", "<NUM_LIT>", ":", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "TripCount", "==", "-", "<NUM_LIT>", ")", "LoopCount", "=", "Loop", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "HexagonInstrInfo15", "Func": "HexagonPipelinerLoopInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2079, "Length": 103, "Cover_Rate": 0.9716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm"], "ground_truth": [",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "getI32Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2080, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovlbq_x_s16", "(", "int16x8_t", "__a", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmovlbq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2081, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "XCoreISelLowering62", "Func": "LowerFRAMEADDR", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2082, "Length": 67, "Cover_Rate": 0.6979166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "emitIntValue", "(", "RsrcReg", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "<NUM_LIT>", ")", "|", "S_STACK_<ISA_LIT>ZE", "(", "MFI", "->", "CFStackSize", ")", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "emitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "alignTo", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "<NUM_LIT>", ")", ">>"], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "R600AsmPrinter10", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2083, "Length": 138, "Cover_Rate": 0.3325301204819277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "SystemZISelLowering18", "Func": "isCheapToSpeculateCtlz", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2084, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "<STR_LIT>", ":", "return", "Subtarget", "->", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering73", "Func": "getRegPressureLimit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2085, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulhq_uv8hi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmulhq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2086, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "gen_calculate_pic_address", "(", "reg", ",", "pic_reg", ",", "orig", ")", ";", "mem", "=", "SET_SRC", "(", "pat", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", "&&", "!", "MEM_VOLATILE_P", "(", "mem", ")", ")", ";", "MEM_READONLY_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "return", "emit_insn", "(", "pat"], "ground_truth": [")", ";"], "File": "arm", "Func": "calculate_pic_address_constant", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2087, "Length": 52, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPreferredADD", "(", "int64_t", "ImmOff", ")", "{", "if", "(", "(", "ImmOff", "&", "<NUM_LIT>"], "ground_truth": [")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "isPreferredADD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2088, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFType", ".", "Type", "=", "RetType", "?", "BDebug", ".", "getTypeId", "(", "RetType", ")", ":", "<NUM_LIT>", ";", "BTFType", ".", "NameOff", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Elements", ".", "size", "(", ")", ";", "I", "<"], "ground_truth": ["N", ";", "++", "I", ")", "{"], "File": "BTFDebug31", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2089, "Length": 44, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "N", "->", "dump", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2090, "Length": 168, "Cover_Rate": 0.31401869158878504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OpVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpVT", "!=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpRHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "(", "OpVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "OpVT", ".", "getVectorElementType", "(", ")", ".", "isInteger", "(", ")", "&&", "OpVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{", "EVT", "WideVT", "=", "OpVT", ".", "widenIntegerVectorElementType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "OpLHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideVT", ",", "OpLHS", ")", ";", "OpRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideVT", ",", "OpRHS", ")", ";", "}", "if", "(", "(", "OpLHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "OpRHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "OpLHS", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "OpRHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "ShiftAmount", ";", "if", "(", "DAG", ".", "isConstantIntSplat", "(", "OpLHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&"], "ground_truth": ["ShiftAmount", ")", ")", "{"], "File": "AArch64ISelLowering102", "Func": "LowerCONCAT_VECTORS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2091, "Length": 208, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "V1", "->", "hasOneUse", "(", ")", "||", "!", "V2", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDValue", "LHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", ")", "&&", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", ")", ")", "return", "false", ";", "if", "(", "!", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", "return", "false", ";", "Opnd0", "=", "LHS", ";", "Opnd1", "=", "RHS", ";", "return", "true"], "ground_truth": [";"], "File": "X86ISelLowering184", "Func": "isAddSubOrSubAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2092, "Length": 206, "Cover_Rate": 0.4327731092436975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "E_HImode", ":", "if", "(", "cc_meaningful", "||", "(", "b0", "!=", "<NUM_LIT>", "&&", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "}", "break", ";", "case", "E_SImode", ":", "lower_half_easy_p", "=", "(", "b0", "==", "<NUM_LIT>", "||", "b1", "==", "<NUM_LIT>", "||", "(", "code", "!=", "IOR", "&&", "w0", "==", "<NUM_LIT>", ")", ")", ";", "upper_half_easy_p", "=", "(", "(", "code", "!=", "IOR", "&&", "w1", "==", "<NUM_LIT>", ")", "||", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "cc_meaningful", "||", "(", "w0", "!=", "<NUM_LIT>", "&&", "w1", "!=", "<NUM_LIT>", "&&", "!", "(", "lower_half_easy_p", "&&", "upper_half_easy_p", ")", "&&", "!", "(", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "lower_half_easy_p", ")", ")", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "else", "{", "if", "(", "w0", "==", "<NUM_LIT>", "&&", "(", "code", "!=", "IOR", ")", ")", "output_asm_insn", "(", "(", "code", "==", "AND", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "operands", ")", ";", "else", "if", "(", "(", "b0", "!=", "<NUM_LIT>", ")", "&&", "(", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "}", "if", "(", "(", "w1", "==", "<NUM_LIT>", ")", "&&", "(", "code", "!=", "IOR", ")", ")", "output_asm_insn", "(", "(", "code", "==", "AND", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "operands", ")", ";", "else", "if", "(", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "else", "if", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "else", "{", "if", "(", "w1", "!=", "<NUM_LIT>", ")", "{", "sprintf", "(", "insn_buf", ",", "<STR_LIT>", ",", "opname", ")", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "}", "}", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")"], "ground_truth": [";"], "File": "h8300", "Func": "output_logical_op", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2093, "Length": 425, "Cover_Rate": 0.61863173216885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{", "(", "void", ")"], "ground_truth": ["MF", ";"], "File": "AArch64MachineFunctionInfo10", "Func": "AArch64FunctionInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2094, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rs", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "<STR_LIT>", "Shift", "=", "<STR_LIT>", ";", "switch", "(", "type", ")", "{", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "ARMDisassembler39", "Func": "DecodeSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2095, "Length": 88, "Cover_Rate": 0.4731182795698925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cum", "->", "nregs", "<", "NUM_ARG_REGS", ")", "*", "pretend_size", "=", "(", "NUM_ARG_REGS"], "ground_truth": ["-", "cum", "->", "nregs", ")", "*", "UNITS_PER_WORD", ";"], "File": "arm3", "Func": "arm_setup_incoming_varargs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2096, "Length": 21, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "SystemRegister"], "ground_truth": [":"], "File": "RISCVAsmParser", "Func": "print", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2097, "Length": 47, "Cover_Rate": 0.618421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "dumpConstPool", "(", ")", "const", "{", "return", "DumpConstPool"], "ground_truth": [";"], "File": "CSKYSubtarget2", "Func": "dumpConstPool", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2098, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int8x16_t", "__res", "=", "__builtin_mve_vshlcq_m_vec_sv16qi", "(", "__a", ",", "*", "__b", ",", "__imm", ",", "__p", ")", ";", "*", "__b", "=", "__builtin_mve_vshlcq_m_carry_sv16qi", "(", "__a", ","], "ground_truth": ["*", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlcq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2099, "Length": 30, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "init_cumulative_args", "(", "struct", "sparc_args", "*", "cum", ",", "tree", "fntype", ",", "rtx", ",", "tree", ")", "{", "cum", "->", "words", "=", "<NUM_LIT>", ";", "cum", "->", "prototype_p", "=", "fntype", "&&", "prototype_p", "(", "fntype", ")", ";", "cum", "->", "libcall_p"], "ground_truth": ["=", "!", "fntype", ";"], "File": "sparc", "Func": "init_cumulative_args", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2100, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ",", "false"], "ground_truth": [",", "true", ")", ";"], "File": "RV16KTargetMachine", "Func": "addPreEmitPass2", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2101, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!="], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsNaClELFStreamer", "Func": "baseRegNeedsLoadStoreMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2102, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fminv2df", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vminnmq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2103, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedCandidate", "TCand", ";", "TCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TCand", ")", ";", "assert", "(", "TCand", ".", "SU", "==", "TopCand", ".", "SU", "&&", "<STR_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "traceCandidate", "(", "TopCand", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "traceCandidate", "(", "BotCand", ")", ";", ")", ";", "SchedCandidate", "Cand", ";", "if", "(", "TopCand", ".", "Reason", "==", "BotCand", ".", "Reason", ")", "{", "Cand", "=", "BotCand", ";", "GenericSchedulerBase", "::", "CandReason", "TopReason", "=", "TopCand", ".", "Reason", ";", "TopCand", ".", "Reason", "=", "NoCand", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "else", "{", "TopCand", ".", "Reason", "=", "TopReason", ";", "}", "}", "else", "{", "if", "(", "TopCand", ".", "Reason", "==", "RegExcess", "&&", "TopCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegExcess", "&&", "BotCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "if", "(", "TopCand", ".", "Reason", "==", "RegCritical", "&&", "TopCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegCritical", "&&", "BotCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "{", "if", "(", "BotCand", ".", "Reason", ">", "TopCand", ".", "Reason", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "{", "Cand", "="], "ground_truth": ["BotCand", ";"], "File": "GCNSchedStrategy14", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2104, "Length": 272, "Cover_Rate": 0.4602368866328257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "encoding", "=", "<STR_LIT>", "(", "MCE", "->"], "ground_truth": ["getValue", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addLogicalImm64Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2105, "Length": 38, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "<STR_LIT>", ")", ";", "CPE", "->", "RefCount"], "ground_truth": ["++", ";"], "File": "ARMConstantIslandPass47", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2106, "Length": 341, "Cover_Rate": 0.41840490797546015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_waccb", "(", "(", "__v8qi", ")", "__A"], "ground_truth": [")", ";"], "File": "mmintrin", "Func": "_mm_acc_pu8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2107, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AI", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "DispatchPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "ImplicitArgPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "WorkGroupIDY", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "const", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "AI", ".", "WorkItemIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>"], "ground_truth": [",", "Mask", ")", ";"], "File": "AMDGPUArgumentUsageInfo5", "Func": "fixedABILayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2108, "Length": 107, "Cover_Rate": 0.6184971098265896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v8hu", "shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v8hu", "result", ";", "rshift", "=", "vec_splat", "(", "(", "__v8hu", ")", "__B", ",", "<NUM_LIT>", ")", ";", "rshift", "=", "vec_splat", "(", "(", "__v8hu", ")", "__B", ",", "<NUM_LIT>", ")", ";", "shmask", "=", "rshift", "<=", "shmax", ";", "result", "=", "vec_vsrh", "(", "(", "__v8hu", ")", "__A", ",", "rshift", ")", ";", "result", "=", "vec_sel", "(", "shmask", ",", "result", ",", "shmask", ")", ";", "return", "(", "__m128i", ")", "result"], "ground_truth": [";"], "File": "emmintrin4", "Func": "_mm_srl_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2109, "Length": 84, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast"], "ground_truth": ["=", "Subtarget", "->", "isUnalignedMemAccessFast", "(", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "allowsUnalignedMemoryAccesses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2110, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MCLDInitialize<ISA_LIT>Emulation", "(", ")", "{", "mcld", "::", "TargetRegistry", "::", "RegisterEmulation", "(", "mcld", "::", "The<ISA_LIT>elTarget", ",", "mcld", "::", "emulate<ISA_LIT>LD", ")", ";", "mcld", "::", "TargetRegistry", "::", "RegisterEmulation", "(", "mcld", "::", "The<ISA_LIT>64elTarget", ",", "mcld", "::"], "ground_truth": ["emulate<ISA_LIT>LD", ")", ";"], "File": "MipsEmulation", "Func": "MCLDInitializeMipsEmulation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2111, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_override_options_after_change"], "ground_truth": ["(", "void", ")", "{"], "File": "arm", "Func": "arm_override_options_after_change", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2112, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "new_opts_set", ".", "x_target_flags", "||", "new_opts_set", ".", "x_s390_arch", "||", "new_opts_set", ".", "x_s390_tune", "||", "new_opts_set", ".", "x_s390_stack_guard", "||", "new_opts_set", ".", "x_s390_stack_size", "||", "new_opts_set", ".", "x_s390_branch_cost", "||", "new_opts_set", ".", "x_s390_warn_framesize", "||", "new_opts_set", ".", "x_s390_warn_dynamicstack_p", ")", "{", "const", "unsigned", "char", "*", "src", "=", "(", "const", "unsigned", "char", "*", ")", "opts_set", ";", "unsigned", "char", "*", "dest", "=", "(", "unsigned", "char", "*", ")", "&"], "ground_truth": ["new_opts_set", ";"], "File": "s390", "Func": "s390_valid_target_attribute_tree", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2113, "Length": 62, "Cover_Rate": 0.3502824858757062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetzOS", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSzOS", "("], "ground_truth": [")", ";"], "File": "SystemZSubtarget", "Func": "isTargetzOS", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2114, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "else", "FPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "if", "(", "RI", ".", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|="], "ground_truth": ["(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::"], "File": "MipsAsmPrinter19", "Func": "printSavedRegsBitmask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2115, "Length": 89, "Cover_Rate": 0.356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "<STR_LIT>", ",", "CPU", ")", ";", "if", "(", "!", "STI", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "STI", ".", "InitMCProcessorInfo", "(", "CPU", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMAsmParser110", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2116, "Length": 66, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "MemARPSI", "(", "b"], "ground_truth": [",", "bsi", ")", ",", "MemARPSJ", "(", "b", ",", "bsj", ")", ")", ";"], "File": "disassembler", "Func": "mov2_ax_mji", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2117, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "ExtensionMap", ")", "{", "if", "(", "Extension", ".", "Name", "!=", "Name", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "Features", "&", "Extension", ".", "Features", ")", ":"], "ground_truth": ["(", "Features", "&", "Extension", ".", "Features", ")", ";"], "File": "AArch64AsmParser95", "Func": "parseDirectiveArchExtension", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2118, "Length": 122, "Cover_Rate": 0.5258620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "createQQuadNode", "(", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant"], "ground_truth": ["(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG65", "Func": "createQQuadNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2119, "Length": 77, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "return", "false", ";", "if", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "==", "-", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "=", "Mask", "[", "i", "]", "<", "Size", "?", "Mask", "[", "i", "]", "%", "LaneSize", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "Size", ";", "else", "if", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "+", "(", "i", "/"], "ground_truth": ["LaneSize", ")", "*", "LaneSize", "!=", "Mask", "[", "i", "]", ")", "return", "false", ";"], "File": "X86ISelLowering171", "Func": "is256BitLaneRepeatedShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2120, "Length": 88, "Cover_Rate": 0.5176470588235295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcreate_s64", "(", "uint64_t", "__a", ")", "{", "return", "(", "int64x1_t", ")", "{", "__a", "}"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vcreate_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2121, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "emitStackMaps", "(", "SM"], "ground_truth": [")", ";"], "File": "AArch64AsmPrinter1", "Func": "emitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2122, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "single_width", "=", "mode", "==", "DImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "(", "mode", "==", "DImode", "?", "split_di", ":", "split_ti", ")", "(", "operands", ",", "<NUM_LIT>", ",", "low", ",", "high", ")", ";", "count", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "(", "single_width", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "if", "(", "count", ">=", "single_width", ")", "{", "emit_move_insn", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ")", ";", "ix86_expand_clear", "(", "high", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "count", ">", "single_width", ")", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_lshrsi3", ":", "gen_lshrdi3", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", "-", "single_width", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_x86_shrd_1", ":", "gen_x86_64_shrd", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_lshrsi3", ":", "gen_lshrdi3", ")", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "}", "}", "else", "{", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "(", "mode", "==", "DImode", "?", "split_di", ":", "split_ti", ")", "(", "operands", ",", "<NUM_LIT>", ",", "low", ",", "high", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_x86_shrd_1", ":", "gen_x86_64_shrd", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_lshrsi3", ":", "gen_lshrdi3", ")", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "TARGET_CMOVE", "&&", "scratch", ")", "{", "ix86_expand_clear", "(", "scratch", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_x86_shift_adj_1", ":", "gen_x86_64_shift_adj", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "scratch", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_x86_shift_adj_2", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "i3863", "Func": "ix86_split_lshr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2123, "Length": 393, "Cover_Rate": 0.9268867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "MipsConstantIslandPass (2)1", "Func": "branchTargetOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2124, "Length": 42, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "RC", ".", "getSize", "(", ")", ")", ";", "if", "(", "Enc", "!=", "~", "<NUM_LIT>", "&&", "(", "Enc", "!=", "<NUM_LIT>", "||", "Desc", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SIMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2125, "Length": 126, "Cover_Rate": 0.4144736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pa_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "if", "(", "code", "==", "'@'", "||", "code", "==", "'#'", "||", "code", "=="], "ground_truth": ["'*'", "||", "code", "==", "'^'", ")", "return", "true", ";"], "File": "pa", "Func": "pa_print_operand_punct_valid_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2126, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "adjustJTTargetBlockForward", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "JTBB", ")", "{", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "("], "ground_truth": ["MBBI", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2127, "Length": 181, "Cover_Rate": 0.6908396946564885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "using", "namespace", "<ISA_LIT>", ";", "if", "(", "isIMUL", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "isBSF", "(", "Opcode", ")", "||", "isBSR", "(", "Opcode", ")", "||", "isLZCNT", "(", "Opcode", ")", "||", "isPOPCNT", "(", "Opcode", ")", "||", "isTZCNT", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "isBLCFILL", "(", "Opcode", ")", "||", "isBLCI", "(", "Opcode", ")", "||", "isBLCIC", "(", "Opcode", ")", "||", "isBLCMSK", "(", "Opcode", ")", "||", "isBLCS", "(", "Opcode", ")", "||", "isBLSFILL", "(", "Opcode", ")", "||", "isBLSI", "(", "Opcode", ")", "||", "isBLSIC", "(", "Opcode", ")", "||", "isBLSMSK", "(", "Opcode", ")", "||", "isBLSR", "(", "Opcode", ")", "||", "isTZMSK", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "isBEXTR", "(", "Opcode", ")", "||", "isBZHI", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "isROL", "(", "Opcode", ")", "||", "isROR", "(", "Opcode", ")", "||", "isSAR", "(", "Opcode", ")", "||", "isSHL", "(", "Opcode", ")", "||", "isSHR", "(", "Opcode", ")", "||", "isSHLD", "(", "Opcode", ")", "||", "isSHRD", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "isADC", "(", "Opcode", ")", "||", "isADD", "(", "Opcode", ")", "||", "isAND", "(", "Opcode", ")", "||", "isOR", "(", "Opcode", ")", "||", "isSBB", "(", "Opcode", ")", "||", "isSUB", "(", "Opcode", ")", "||", "isXOR", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "isADCX", "(", "Opcode", ")", "||", "isADOX", "(", "Opcode", ")", "||", "isANDN", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "isDEC", "(", "Opcode", ")", "||", "isINC", "(", "Opcode", ")", "||", "isNEG"], "ground_truth": ["(", "Opcode", ")", ")", "return", "true", ";"], "File": "X86InstrInfo64", "Func": "isDataInvariant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2128, "Length": 248, "Cover_Rate": 0.6775956284153005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "FeatureBits", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "FeatureBits", "&=", "~", "<ISA_LIT>AssemblerOptions", "::", "AllArchRelatedMask", ";", "STI", ".", "setFeatureBits", "(", "FeatureBits", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ArchFeature", ")", ")", ")", ";", "AssemblerOptions", ".", "back", "(", ")", "->", "setFeatures", "("], "ground_truth": ["STI", ".", "getFeatureBits", "(", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "selectArch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2129, "Length": 59, "Cover_Rate": 0.8805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createGenericToNVVMPass", "("], "ground_truth": [")", ")", ";"], "File": "NVPTXTargetMachine48", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2130, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SectionKind", "Kind", "=", "CPE", ".", "getSectionKind", "(", "&", "DL", ")", ";", "const", "Constant", "*", "C", "=", "CPE", ".", "Val", ".", "ConstVal", ";", "unsigned", "Align", "=", "CPE", ".", "Alignment", ";", "if", "(", "const", "MCSectionCOFF", "*", "S", "=", "dyn_cast", "<", "MCSectionCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ")", ")", ")", "{", "if", "(", "MCSymbol", "*", "Sym", "=", "S", "->", "getCOMDATSymbol", "(", ")", ")", "{", "if", "(", "Sym", "->", "isUndefined", "(", ")", ")", "OutStreamer", "->", "EmitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";", "return", "Sym"], "ground_truth": [";"], "File": "X86AsmPrinter108", "Func": "GetCPISymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2131, "Length": 91, "Cover_Rate": 0.558282208588957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isS16ImmX4", "(", ")"], "ground_truth": ["const", "{"], "File": "PPCAsmParser46", "Func": "isS16ImmX4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2132, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerShuffleWithUNPCK256", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Unpckl", ",", "Unpckh", ";", "createSplat2ShuffleMask", "(", "VT", ",", "Unpckl", ",", "true", ")", ";", "createSplat2ShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ")", ";", "unsigned", "UnpackOpcode", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckl", ",", "V1", ",", "V2"], "ground_truth": [")", ")", "UnpackOpcode", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithUNPCK256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2133, "Length": 77, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_4", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "AMDGPUBaseInfo72", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2134, "Length": 90, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_popcnt_u32", "(", "unsigned", "int", "__X", ")", "{", "return", "__builtin_popcount", "("], "ground_truth": ["__X", ")", ";"], "File": "popcntintrin", "Func": "_mm_popcnt_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2135, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DeadRegisterDefinitions", "::", "processMachineBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "usesFrameIndex", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "definesRegister", "(", "<STR_LIT>", ")", "||", "MI", ".", "definesRegister", "(", "<STR_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "atomicBarrierDroppedOnZero", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "atomicReadDroppedOnZero", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Desc", ".", "getNumDefs"], "ground_truth": ["(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "AArch64DeadRegisterDefinitionsPass17", "Func": "processMachineBasicBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2136, "Length": 147, "Cover_Rate": 0.35853658536585364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", "&&", "!", "VReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "VReg", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VReg", ")", ";", "}", ")", ";", "FuncReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetCC_<ISA_LIT>"], "ground_truth": [")", ";"], "File": "X86CallLowering6", "Func": "lowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2137, "Length": 180, "Cover_Rate": 0.861244019138756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "return", "nullptr", ";", "auto", "Builder", "=", "IRBuilder", "<", ">", "(", "AI", ")", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SynchScope", "=", "AI", "->", "getSynchScope", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "auto", "Ptr", "=", "AI", "->", "getPointerOperand"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering149", "Func": "lowerIdempotentRMWIntoFencedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2138, "Length": 73, "Cover_Rate": 0.3613861386138614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemRegReg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "STI"], "ground_truth": [",", "O", ")", ";"], "File": "PPCInstPrinter18", "Func": "printMemRegReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2139, "Length": 71, "Cover_Rate": 0.9594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "The<ISA_LIT>Target", ","], "ground_truth": ["create<ISA_LIT>AsmTargetStreamer", ")", ";"], "File": "P2MCTargetDesc", "Func": "LLVMInitializeP2TargetMC", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2140, "Length": 36, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmInstrumentation", "*", "Create<ISA_LIT>AsmInstrumentation", "(", "const", "MCTargetOptions", "&", "MCOptions", ",", "const", "MCContext", "&", "Ctx", ",", "const", "MCSubtargetInfo", "*", "&", "STI", ")", "{", "Triple", "T", "(", "STI", "->", "getTargetTriple", "(", ")", ")", ";", "const", "bool", "hasCompilerRTSupport", "=", "T", ".", "isOSLinux", "(", ")", ";", "if", "(", "ClAsanInstrumentAssembly", "&&", "hasCompilerRTSupport", "&&", "MCOptions", ".", "SanitizeAddress", ")", "{", "if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>AddressSanitizer32", "(", "STI", ")", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>AddressSanitizer64", "(", "STI", ")", ";", "}", "return", "new", "<ISA_LIT>AsmInstrumentation", "(", "STI"], "ground_truth": [")", ";"], "File": "X86AsmInstrumentation14", "Func": "CreateX86AsmInstrumentation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2141, "Length": 100, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIndex", "(", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "setImm", "(", "PCLabelId", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2142, "Length": 55, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ","], "ground_truth": ["SMRange", "Range", "=", "None", ")", "{"], "File": "ARMAsmParser (2)2", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2143, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "<STR_LIT>", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "{", "if", "(", "TT", ".", "isMIPS32", "(", ")", ")", "CPU", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsMCTargetDesc34", "Func": "selectMipsCPU", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2144, "Length": 37, "Cover_Rate": 0.7551020408163265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fnmadd_sd"], "ground_truth": ["(", "__mmask8", "__U", ",", "__m128d", "__W", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm_maskz_fnmadd_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2145, "Length": 28, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "HexagonAsmParser (2)", "Func": "addu4ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2146, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptLEA", "=", "ST", ".", "LEAusesAG", "(", ")", "||", "ST", ".", "slowLEA", "(", ")", "||", "ST", ".", "slow3OpsLEA", "(", ")", ";", "if", "(", "!", "OptLEA", "&&", "!", "OptIncDec", ")", "return", "false", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "Func", ".", "begin", "(", ")", ",", "E", "=", "Func", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "processBasicBlock", "(", "Func", ",", "I", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>"], "ground_truth": [";", ")", ";"], "File": "X86FixupLEAs29", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2147, "Length": 94, "Cover_Rate": 0.5875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr"], "ground_truth": ["(", ")", ")", ";"], "File": "NyuziMCExpr", "Func": "visitUsedExpr", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2148, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "DIV", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "MOD", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "ABS", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "ZERO_EXTEND", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SIGN_EXTEND", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "case", "ASHIFTRT", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "=="], "ground_truth": ["QImode", ")", "{"], "File": "pdp113", "Func": "pdp11_rtx_costs", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2149, "Length": 219, "Cover_Rate": 0.46794871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "TargetRegistry", "::", "RegisterTarget", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", "(", "Triple", "::", "ArchType", ")", "{", "return", "false", ";", "}", ",", "true", ")", ";", "RegisterTarget", "<", "Triple", "::", "bpfel", ",", "true", ">", "X", "(", "The<ISA_LIT>leTarget"], "ground_truth": [",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "BPFTargetInfo4", "Func": "LLVMInitializeBPFTargetInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2150, "Length": 48, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetAsmInfo", "::", "getASDirective", "(", "unsigned", "size", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AS", "==", "<STR_LIT>", ")", "return", "getRomDirective", "(", "size"], "ground_truth": [")", ";"], "File": "PIC16TargetAsmInfo1", "Func": "getASDirective", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2151, "Length": 27, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_max_ph", "(", "__mmask32", "__A", ",", "__m512h", "__B"], "ground_truth": [",", "__m512h", "__C", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_max_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2152, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pushTTIStack", "("], "ground_truth": ["this", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "initializePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2153, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vrev16_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2154, "Length": 27, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createBasicTargetTransformInfoPass", "(", "this", ")"], "ground_truth": [")", ";"], "File": "AArch64TargetMachine26", "Func": "addAnalysisPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2155, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::"], "ground_truth": ["FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "File": "ARMAsmBackend81", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2156, "Length": 346, "Cover_Rate": 0.8522167487684729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX3T110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64Subtarget3", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2157, "Length": 206, "Cover_Rate": 0.553763440860215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "<STR_LIT>", "CallType", "=", "LocalDynamic", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "InFlag", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "*", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "CallType", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "CallType", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "}", "MFI", "->", "setAdjustsStack", "("], "ground_truth": ["true", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "GetTLSADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2158, "Length": 121, "Cover_Rate": 0.5353982300884956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VL", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "C", "&&", "C", "->", "isAllOnesValue", "(", ")", ")", "{", "VL", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "RegisterSDNode", ">", "(", "N", ")", "&&", "cast", "<", "RegisterSDNode", ">", "(", "N", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "VL", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "VL", "=", "N", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "RISCVISelDAGToDAG15", "Func": "selectVLOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2159, "Length": 118, "Cover_Rate": 0.7065868263473054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_getmant_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "_MM_MANTISSA_NORM_ENUM", "__C", ","], "ground_truth": ["_MM_MANTISSA_SIGN_ENUM", "__D", ")", "{"], "File": "avx512fintrin", "Func": "_mm_getmant_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2160, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "SystemZISelLowering18", "Func": "getExceptionSelectorRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2161, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "imm", "=", "Val", "&", "<NUM_LIT>", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>"], "ground_truth": [")", ")", "imm", "*=", "-", "<NUM_LIT>", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2162, "Length": 32, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addParam", "(", "MVT", "VT", ")", "{", "Params", ".", "push_back", "(", "VT", ")"], "ground_truth": [";"], "File": "TVMMachineFunctionInfo", "Func": "addParam", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2163, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_gather_shifted_offset_u16", "(", "uint16_t", "const", "*", "__base", ",", "uint16x8_t", "__offset", ")", "{", "return", "__builtin_mve_vldrhq_gather_shifted_offset_uv8hi", "(", "(", "__builtin_neon_hi", "*", ")"], "ground_truth": ["__base", ",", "__offset", ")", ";"], "File": "arm", "Func": "mve___arm_vldrhq_gather_shifted_offset_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2164, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "iq2000_print_operand_punct", "[", "code", "]"], "ground_truth": [";"], "File": "iq2000", "Func": "iq2000_print_operand_punct_valid_p", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2165, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "return", "true", ";", "<STR_LIT>", "BranchCode", "=", "(", "<STR_LIT>", ")", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "return", "true"], "ground_truth": [";"], "File": "SparcInstrInfo13", "Func": "AnalyzeBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2166, "Length": 226, "Cover_Rate": 0.47280334728033474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fntype", ")", "{", "pcum", "->", "force_mem", "=", "(", "(", "TARGET_HITACHI", "||", "pcum", "->", "renesas_abi", ")", "&&", "aggregate_value_p", "(", "TREE_TYPE", "(", "fntype", ")", ",", "fndecl", ")", ")", ";", "pcum", "->", "prototype_p", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", "?", "TRUE", ":", "FALSE", ";", "pcum", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "=", "TARGET_SH5", "&&", "aggregate_value_p", "(", "TREE_TYPE", "(", "fntype", ")", ",", "fndecl", ")", ";", "pcum", "->", "call_cookie", "=", "CALL_COOKIE_RET_TRAMP", "(", "TARGET_SHCOMPACT", "&&", "pcum", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "==", "<NUM_LIT>", "&&", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "fntype", ")", ")", "==", "BLKmode", "?", "int_size_in_bytes", "(", "TREE_TYPE", "(", "fntype", ")", ")", ":", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "fntype", ")", ")", ")", ")", ">", "<NUM_LIT>", "&&", "(", "BASE_RETURN_VALUE_REG", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "fntype", ")", ")", ")", "==", "FIRST_RET_REG", ")", ")", ";", "}", "else", "{", "pcum", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "=", "<NUM_LIT>", ";", "pcum", "->", "prototype_p", "=", "FALSE", ";", "if", "(", "mode", "!=", "VOIDmode"], "ground_truth": [")", "{"], "File": "sh3", "Func": "sh_init_cumulative_args", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2167, "Length": 161, "Cover_Rate": 0.4938650306748466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_prorq128_mask", "(", "(", "__v2di", ")", "__A", ",", "__B", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_ror_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2168, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "UPTFrameLowering", "Func": "stackSlotSize", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2169, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMNaClRewritePass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2170, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float32x2x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}"], "ground_truth": ["__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2171, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "ToRemove", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "Function", "*", "Callee", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "(", "Callee", "->", "getName", "(", ")", "!=", "NVVM_REFLECT_FUNCTION", "&&", "Callee", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", ")", "continue", ";", "assert", "(", "Call", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Value", "*", "Str", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "CallInst", "*", "ConvCall", "=", "dyn_cast", "<", "CallInst", ">", "(", "Str", ")", ")", "{", "Str", "=", "ConvCall", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "}", "assert", "(", "isa", "<", "ConstantExpr", ">", "(", "Str", ")", "&&", "<STR_LIT>", ")", ";", "const", "ConstantExpr", "*", "GEP", "=", "cast", "<", "ConstantExpr", ">", "(", "Str", ")", ";", "const", "Value", "*", "Sym", "=", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "Constant", ">", "(", "Sym", ")", "&&", "<STR_LIT>", ")", ";", "const", "Value", "*", "Operand", "=", "cast", "<", "Constant", ">", "("], "ground_truth": ["Sym", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "NVVMReflect26", "Func": "runNVVMReflect", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2172, "Length": 197, "Cover_Rate": 0.37169811320754714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "short", "vec_vupkhsb", "(", "vector"], "ground_truth": ["signed", "char", "a1", ")", "{"], "File": "altivec4", "Func": "vec_vupkhsb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2173, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "PMO", "=", "MI", ".", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "<NUM_LIT>", ",", "false", ")", ";", "else", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ";", "return", "true"], "ground_truth": [";"], "File": "TeakInstrInfo", "Func": "PredicateInstruction", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2174, "Length": 76, "Cover_Rate": 0.5671641791044776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "}", "else", "{", "rtx", "size_int_rtx", "=", "GEN_INT", "(", "-", "size", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "emit_window_save", "(", "size_int_rtx", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "emit_window_save", "(", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", "-", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "}", "else", "{", "rtx", "size_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "size_rtx", ",", "size_int_rtx", ")", ";", "emit_window_save", "(", "size_rtx", ")", ";", "}", "}", "if", "(", "sparc_leaf_function_p", ")", "{", "sparc_frame_base_reg", "=", "stack_pointer_rtx", ";", "sparc_frame_base_offset", "=", "size", "+", "SPARC_STACK_BIAS", ";", "}", "else", "{", "sparc_frame_base_reg", "="], "ground_truth": ["hard_frame_pointer_rtx", ";"], "File": "sparc1", "Func": "sparc_expand_prologue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2175, "Length": 123, "Cover_Rate": 0.3194805194805195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [",", "unsigned", "Kind", ")", "const", "{"], "File": "RISCVRegisterInfo34", "Func": "getPointerRegClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2176, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "="], "ground_truth": ["new", "MCRegisterInfo", "(", ")", ";"], "File": "VEMCTargetDesc", "Func": "createVEMCRegisterInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2177, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNum", ">", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClass"], "ground_truth": ["(", "RegClass", ")", ".", "getNumRegs", "(", ")", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";"], "File": "MipsAsmParser", "Func": "matchRegisterByNumber", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2178, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "RegisterAggr", "::", "clearIn", "(", "RegisterRef", "RR", ")", "const", "{", "RegisterAggr", "T", "(", "PRI", ")", ";", "T", ".", "insert", "(", "RR", ")", "."], "ground_truth": ["clear", "(", "*", "this", ")", ";"], "File": "RDFRegisters12", "Func": "clearIn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2179, "Length": 29, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void"], "ground_truth": ["*", "Decoder", ")", "{"], "File": "ARMDisassembler28", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2180, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2v8hf", "(", "__a", ")", ";", "return", "__rv", ".", "__i"], "ground_truth": [";"], "File": "arm", "Func": "neon_vld2q_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2181, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ESize16", ":", "return", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "ESize32", ":", "return", "(", "insn", ">>", "<NUM_LIT>", ")", "&"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVLaneDupIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2182, "Length": 24, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_OMIT_LEAF_FRAME_POINTER", "&&", "!", "crtl", "->", "is_leaf", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "bfin", "Func": "bfin_frame_pointer_required", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 2183, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "return", "MaterializeSETB", "(", "DL", ",", "NewEFLAGS", ",", "DAG", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "MaterializeSETB", "(", "DL", ",", "EFLAGS", ",", "DAG", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "Flags", "=", "combineSetCCEFLAGS", "(", "EFLAGS", ",", "CC", ",", "DAG", ")", ")", "return", "getSETCC", "(", "CC", ",", "Flags", ",", "DL", ",", "DAG", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering115", "Func": "combineX86SetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2184, "Length": 201, "Cover_Rate": 0.8445378151260504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_FALLTHROUGH", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "ShiftedFree", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "ICmp", ":", "UnsignedFree", "=", "true", ";", "ImmIdx", "=", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "Instruction", "::", "Select", ":", "ZeroFree", "=", "true", ";", "break", ";", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "break", ";", "}", "if", "(", "ZeroFree", "&&", "Imm", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "Idx", "==", "ImmIdx", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "RunFree", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "(", "isShiftedMask_32", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "||", "isShiftedMask_32", "(", "~", "Imm", "."], "ground_truth": ["getZExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";"], "File": "PPCTargetTransformInfo", "Func": "getIntImmCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2185, "Length": 196, "Cover_Rate": 0.4677804295942721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set1_pch", "(", "_Float16", "_Complex", "__A", ")", "{", "union", "{", "_Float16", "_Complex", "__a", ";", "float", "__b", ";", "}", "__u", "=", "{", ".", "__a", "=", "__A", "}", ";", "return", "(", "__m128h", ")", "_mm_set1_ps", "(", "__u"], "ground_truth": [".", "__b", ")", ";"], "File": "avx512fp16vlintrin1", "Func": "_mm_set1_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2186, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isReassocProfitable", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N0", ",", "SDValue", "N1", ")", "const", "{", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "if", "(", "N0", "->", "isDivergent", "(", ")", "||", "!", "N1", "->", "isDivergent"], "ground_truth": ["(", ")", ")", "return", "true", ";"], "File": "SIISelLowering10", "Func": "isReassocProfitable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2187, "Length": 47, "Cover_Rate": 0.6911764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isPrivateStore", "(", "const", "StoreSDNode", "*", "N", ")", "{", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isPrivateStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2188, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getImmMinusOneOpValue", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter10", "Func": "getImmMinusOneOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2189, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "LLVM_OVERRIDE", "{"], "File": "SystemZRegisterInfo3", "Func": "requiresRegisterScavenging", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2190, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovusdb128mem_mask", "(", "(", "unsigned", "int", "*", ")", "__P", ","], "ground_truth": ["(", "__v4si", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlintrin1", "Func": "_mm_mask_cvtusepi32_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2191, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Base", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "VAListP", ",", "VAListS", ",", "<NUM_LIT>", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VAListP", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Tmp", ",", "NULL", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "DataPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "Offset", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SDValue", "FPDataPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DataPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Offset", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "DataPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CC", ",", "FPDataPtr", ",", "DataPtr", ")", ";", "}", "SDValue", "NewOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Chain", "=", "DAG", ".", "getTruncStore", "(", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "NewOffset", ",", "Tmp", ",", "NULL", ",", "<NUM_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "AlphaISelLowering4", "Func": "LowerVAARG", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2192, "Length": 239, "Cover_Rate": 0.6927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "data_ref_p", "(", "op", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "z8k", "Func": "inside_da_p", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2193, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "showImproveSimpleJumpintoIf", "(", "MachineBasicBlock", "*", "HeadMBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ",", "MachineBasicBlock", "*", "LandMBB", ",", "bool", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "HeadMBB", "->", "size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "HeadMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "TrueMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "TrueMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "}", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "FalseMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "}", "if", "(", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "LandMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "LandMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LandMBB", "->", "print", "(", "dbgs", "(", ")"], "ground_truth": [")", ";"], "File": "TGSICFGStructurizer", "Func": "showImproveSimpleJumpintoIf", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2194, "Length": 247, "Cover_Rate": 0.9427480916030534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "l", "=", "<NUM_LIT>", ";", "l", "<", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLaneElts", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "l", "+", "i", "]", "==", "-", "<NUM_LIT>", ")", "continue", ";", "assert", "(", "Mask", "[", "l", "+", "i", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "LaneIdx", "=", "(", "Mask", "[", "l", "+", "i", "]", "%", "NumElts", ")", "-", "l", ";", "if", "(", "LaneIdx", "<", "<NUM_LIT>", "||", "LaneIdx", ">=", "NumLaneElts", ")", "return", "SDValue", "(", ")", ";", "int", "StartIdx", "=", "i", "-", "LaneIdx", ";", "if", "(", "StartIdx", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int", "CandidateRotation", "=", "StartIdx", "<", "<NUM_LIT>", "?", "-", "StartIdx", ":", "NumLaneElts", "-", "StartIdx", ";", "if", "(", "Rotation", "==", "<NUM_LIT>", ")", "Rotation", "=", "CandidateRotation", ";", "else", "if", "(", "Rotation", "!=", "CandidateRotation", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MaskV", "=", "Mask", "[", "l", "+", "i", "]", "<", "NumElts", "?", "V1", ":", "V2", ";", "SDValue", "&", "TargetV", "=", "StartIdx", "<", "<NUM_LIT>", "?", "Hi", ":", "Lo", ";", "if", "(", "!", "TargetV", ")", "TargetV", "=", "MaskV", ";", "else", "if", "(", "TargetV", "!=", "MaskV", ")", "return", "SDValue", "(", ")", ";", "}", "}", "assert", "(", "Rotation", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Lo", "||", "Hi", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Lo", ")", "Lo", "=", "Hi", ";", "else", "if", "(", "!", "Hi", ")", "Hi", "=", "Lo", ";", "int", "Scale", "=", "<NUM_LIT>", "/", "NumLaneElts", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "{", "MVT", "AlignVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", "*", "NumLanes", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "AlignVT", ","], "ground_truth": ["Lo", ")", ";"], "File": "X86ISelLowering155", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2195, "Length": 273, "Cover_Rate": 0.47810858143607704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "temp", ";", "if", "(", "op_const", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "if", "(", "opint", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "temp", "=", "<NUM_LIT>", ";", "else", "temp", "=", "<NUM_LIT>", "-", "floor_log2", "(", "opint", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ";", "return", "build_int_cst", "(", "alpha_dimode_u", ",", "temp"], "ground_truth": [")", ";"], "File": "alpha", "Func": "alpha_fold_builtin_ctlz", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2196, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isBitwiseNot", "(", "Op0", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "SupportedVectorShiftWithImm", "(", "VT0", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltBitWidth", "=", "VT0", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltBitWidth", "!=", "DAG", ".", "ComputeNumSignBits", "(", "Op0", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "ShiftVal", "=", "SplatVal", ".", "countTrailingOnes", "(", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "EltBitWidth", "-", "ShiftVal", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineAndMaskToShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2197, "Length": 89, "Cover_Rate": 0.3603238866396761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "O", "<<", "'#'", "<<", "Imm", ";", "else", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "llvm_unreachable"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AArch64InstPrinter37", "Func": "printPostIncOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2198, "Length": 36, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "isFI", "(", ")", ")", "return", "true", ";", "return", "Op", "+", "<STR_LIT>", "<=", "MI", "->", "getNumOperands", "(", ")", "&&", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "isScale", "(", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ")", "&&", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "isGlobal", "(", ")", "||", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "isCPI", "("], "ground_truth": [")", "||", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "isJTI", "(", ")", ")", ";"], "File": "X86InstrInfo (2)", "Func": "isLeaMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2199, "Length": 119, "Cover_Rate": 0.7933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_SSE_MATH", ")", "for", "(", "i", "=", "FIRST_STACK_REG", ";", "i", "<=", "LAST_STACK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_SSE_REG", ";", "i", "<=", "LAST_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_REX_SSE_REG", ";", "i", "<=", "LAST_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_EXT_REX_SSE_REG", ";", "i", "<=", "LAST_EXT_REX_SSE_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_MASK_REG", ";", "i", "<=", "LAST_MASK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "if", "(", "TARGET_SSE_MATH", ")", "for", "(", "i", "=", "FIRST_STACK_REG", ";", "i", "<=", "LAST_STACK_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "for", "(", "i", "=", "FIRST_MMX_REG", ";", "i", "<=", "LAST_MMX_REG", ";", "i", "++", ")", "reg_alloc_order", "[", "pos", "++", "]", "=", "i", ";", "while", "(", "pos", "<", "FIRST_PSEUDO_REGISTER", ")", "reg_alloc_order", "[", "pos", "++", "]", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "i3868", "Func": "x86_order_regs_for_local_alloc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2200, "Length": 170, "Cover_Rate": 0.6746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVGPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "MI", ".", "isCopy", "(", ")", ")", ";", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "."], "ground_truth": ["getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo", "Func": "isVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2201, "Length": 49, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "getVectorSplitCost", "("], "ground_truth": [")", "{"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getVectorSplitCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2202, "Length": 5, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getConstantPoolImm", "(", ")", "const", "{", "assert", "(", "isConstantPoolImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Imm"], "ground_truth": [".", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "getConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2203, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Lower", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Lower", ".", "getValueType", "(", ")", "==", "Upper", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Lower", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ",", "Lower", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Vec", "=", "Insert128BitVector", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ",", "Upper", ",", "DAG", ".", "getConstant", "(", "Lower", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "Vec", "=", "Insert128BitVector", "(", "Vec", ",", "Lower", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "Vec"], "ground_truth": [";"], "File": "X86ISelLowering170", "Func": "ConcatVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2204, "Length": 141, "Cover_Rate": 0.8650306748466258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqnegq_s16", "(", "int16x8_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vqnegq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2205, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_maxpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_max_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2206, "Length": 32, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GlobalBase"], "ground_truth": [",", "RelAddr", ")", ";"], "File": "SparcISelLowering41", "Func": "LowerGlobalAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2207, "Length": 82, "Cover_Rate": 0.36771300448430494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2208, "Length": 117, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", "||", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2209, "Length": 56, "Cover_Rate": 0.4028776978417266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLiveIn", "(", "int", "FI", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LiveInFI", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "FI", "==", "LiveInFI", "[", "i", "]", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "TeeRISCMachineFunctionInfo", "Func": "isLiveIn", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2210, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2211, "Length": 22, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "findScratchNonCalleeSaveRegister", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "if", "(", "&", "MF", "->", "front", "(", ")", "==", "MBB", ")", "return", "<STR_LIT>", ";", "RegScavenger", "RS", ";", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "if", "(", "!", "RS", ".", "isRegUsed", "(", "<STR_LIT>", ")", ")", "return", "<STR_LIT>", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "AArch64FrameLowering9", "Func": "findScratchNonCalleeSaveRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2212, "Length": 81, "Cover_Rate": 0.42408376963350786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AnyExt", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Scale", ">", "<NUM_LIT>", ")", "{", "int", "PSHUFDMask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "InputV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InputV", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DAG", ")", ")", ";", "int", "PSHUFHWMask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InputV", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFHWMask", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "Scale", ">", "<NUM_LIT>", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "NumElements", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "(", "i", "%", "Scale", "==", "<NUM_LIT>", ")", "?", "i", "/", "Scale", ":", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "InputV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InputV", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InputV", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "PSHUFBMask", ")", ")", ")", ";", "}", "do", "{", "MVT", "InputVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "EltBits", ")", ",", "NumElements", ")", ";", "SDValue", "Ext", "=", "AnyExt", "?", "DAG", ".", "getUNDEF", "(", "InputVT", ")", ":", "getZeroVector", "(", "InputVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "InputV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InputVT", ",", "InputV", ")", ";", "InputV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InputVT", ",", "InputV", ",", "Ext", ")", ";", "Scale", "/=", "<NUM_LIT>", ";", "EltBits", "*=", "<NUM_LIT>", ";", "NumElements", "/=", "<NUM_LIT>", ";", "}", "while", "(", "Scale", ">", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ","], "ground_truth": ["InputV", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerVectorShuffleAsSpecificZeroOrAnyExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2213, "Length": 357, "Cover_Rate": 0.5417298937784522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_64BIT", "?"], "ground_truth": ["DImode", ":", "SImode", ";"], "File": "s390", "Func": "s390_libgcc_shift_count_mode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2214, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "KindTy", "::", "SpecialCapRegister"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser37", "Func": "getSpecialCapReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2215, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vsras_nv2di", "(", "__a"], "ground_truth": [",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsraq_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2216, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_handle_trap_shadows", "(", "gcc", "::", "context", "*", "ctxt"], "ground_truth": [")", "{"], "File": "alpha", "Func": "make_pass_handle_trap_shadows", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2217, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")"], "ground_truth": [")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2218, "Length": 114, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return"], "ground_truth": ["false", ";"], "File": "FISCAsmBackend", "Func": "mayNeedRelaxation", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2219, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";", "O", "<<"], "ground_truth": ["Imm", ";"], "File": "MSP430InstPrinter10", "Func": "printPCRelImmOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2220, "Length": 40, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "InChain", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first"], "ground_truth": [";"], "File": "ARMISelLowering53", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2221, "Length": 169, "Cover_Rate": 0.34419551934826886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STI", "->", "hasV5TEOps", "(", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "Op0", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "<NUM_LIT>", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "{", "if", "(", "OffImm", "<", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer33", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2222, "Length": 236, "Cover_Rate": 0.48459958932238195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoadStoreOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "SIRegisterInfo28", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2223, "Length": 120, "Cover_Rate": 0.5825242718446602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "("], "ground_truth": ["CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "File": "VETargetMachine8", "Func": "VETargetMachine", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2224, "Length": 103, "Cover_Rate": 0.9537037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_type", "dep_insn_type", ";", "int", "dep_insn_code_number", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "dep_insn_code_number", "=", "recog_memoized", "(", "dep_insn", ")", ";", "if", "(", "dep_insn_code_number", "<", "<NUM_LIT>", "||", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "return", "cost", ";", "dep_insn_type", "=", "get_attr_type", "(", "dep_insn", ")", ";", "if", "(", "dep_insn_type", "==", "TYPE_MOVE", "||", "dep_insn_type", "==", "TYPE_MCLD", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "dep_insn", ")", ";", "rtx", "dest", ",", "src", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "src", "=", "SET_SRC", "(", "pat", ")", ";", "if", "(", "!", "ADDRESS_REGNO_P", "(", "REGNO", "(", "dest", ")", ")", "||", "!", "(", "MEM_P", "(", "src", ")", "||", "D_REGNO_P", "(", "REGNO", "(", "src", ")", ")", ")", ")", "return", "cost", ";", "return", "cost", "+", "(", "dep_insn_type", "==", "TYPE_MOVE"], "ground_truth": ["?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "bfin3", "Func": "bfin_adjust_cost", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 2225, "Length": 150, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vdupq_m_n_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")"], "ground_truth": [",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vdupq_x_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2226, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm512_zextsi256_si512", "(", "__m256i", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_zextsi256_si512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2227, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasSpills", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "return", "FuncInfo", "->", "hasSpills", "(", ")"], "ground_truth": [";"], "File": "PPCFrameLowering (2)", "Func": "hasSpills", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2228, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case"], "ground_truth": ["(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser61", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2229, "Length": 91, "Cover_Rate": 0.7338709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "SVT", ",", "VT", ")", ";", "return", "LowerF128Call", "(", "Op", ","], "ground_truth": ["DAG", ",", "LC", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerFP_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2230, "Length": 59, "Cover_Rate": 0.44696969696969696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "RetOps", "["], "ground_truth": ["<NUM_LIT>", "]", ",", "RetOps", ".", "size", "(", ")", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2231, "Length": 147, "Cover_Rate": 0.40607734806629836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "UnitSz", "=", "(", "AS", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "(", "Sz", "%", "UnitSz", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "(", "AS", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "STI", ".", "getTargetLowering", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "uint64_t", "Val", "=", "V", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "assert", "(", "V", "->", "getZExtValue", "(", ")", "==", "Val", "&&", "<STR_LIT>", ")", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "unsigned", "ValueReg", "=", "MF", ".", "getRegInfo", "(", ")"], "ground_truth": [".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "TPCSelectionDAGInfo", "Func": "EmitTargetCodeForMemset", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2232, "Length": 149, "Cover_Rate": 0.3643031784841076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "return"], "ground_truth": ["Chain", ";"], "File": "rvexISelLowering", "Func": "LowerFormalArguments", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2233, "Length": 43, "Cover_Rate": 0.9347826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "B", ">", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "B", ">", "(", "maskTrailingOnes", "<", "decltype", "(", "InsnS", ")", ">", "(", "B", ")", "&", "InsnS", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARCDisassembler", "Func": "DecodeSignedOperand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2234, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "==", "<STR_LIT>", ")", "{", "std", "::", "string", "ValueStr", "=", "utostr", "(", "Value", ")", ";", "assert", "(", "(", "(", "ValueStr", ".", "size", "(", ")", "+", "<NUM_LIT>", "+", "Offset", ")", "<=", "Data", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "std", "::", "copy", "(", "ValueStr", ".", "begin", "(", ")", ",", "ValueStr", ".", "end", "(", ")", ",", "Data", ".", "begin", "(", ")", "+", "Offset", ")", ";", "Data", "[", "Offset", "+", "ValueStr", ".", "size", "(", ")", "]", "=", "'\\0'", ";", "return", ";", "}", "unsigned", "int", "Bytes", "=", "<NUM_LIT>", ";", "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MOSAsmBackend", "Func": "applyFixup", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2235, "Length": 103, "Cover_Rate": 0.3102409638554217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaskedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src"], "ground_truth": [",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ")", "{"], "File": "HexagonTargetTransformInfo20", "Func": "getMaskedMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2236, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "Start"], "ground_truth": [";"], "File": "MSP430AsmParser11", "Func": "getStartLoc", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2237, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegBankCombiner", "::", "<ISA_LIT>RegBankCombiner", "(", "bool", "IsOptNone", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "IsOptNone", "(", "IsOptNone", ")", "{", "initialize<ISA_LIT>RegBankCombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "AMDGPURegBankCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2238, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "VT", ")", ";", "}", "break", ";", "}", "}", "}", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "if", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "LoadSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int16_t", "ValueofRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ValueofRHS", "<", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "-", "ValueofRHS", ")", ")", "{", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "Cmp", "=", "emitComparison", "(", "SExt", ",", "DAG", ".", "getConstant", "(", "ValueofRHS", ",", "RHS", ".", "getValueType", "(", ")", ")", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>CC", ",", "<STR_LIT>", ")", ";", "return", "Cmp", ";", "}", "}", "}", "}", "Cmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>CC", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering137", "Func": "getAArch64Cmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2239, "Length": 428, "Cover_Rate": 0.5417721518987342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "PHIDest", ")", ";", "unsigned", "NewDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "PHIDest", ",", "NewDestReg", ",", "false", ",", "MRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "EntrySucc", ",", "EntrySucc", "->", "instr_begin", "(", ")", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewDestReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "NewDestReg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "PHISource", ")", ";", "MIB", ".", "addMBB", "(", "Entry", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "PHISource", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "Entry", "->", "getNumber", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "RegionSourceReg", ")", ";", "MIB", ".", "addMBB", "("], "ground_truth": ["RegionSourceMBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitLoopPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2240, "Length": 136, "Cover_Rate": 0.49454545454545457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SNaN", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SNaN", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "return", "SNaN", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SNaN", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "SNaN", ")"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2241, "Length": 158, "Cover_Rate": 0.3305439330543933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Filler", "::", "runOnMachineBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "getDesc", "(", ")", ".", "hasDelaySlot", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "J"], "ground_truth": ["=", "I", ";"], "File": "MipsDelaySlotFiller17", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2242, "Length": 59, "Cover_Rate": 0.6145833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "directive", "=", "I", "->", "isDeclaration", "(", ")", "?", "TAI", "->", "getExternDirective", "(", ")", ":", "TAI", "->", "getGlobalDirective", "(", ")", ";", "O", "<<", "directive", "<<", "Name", "<<", "<STR_LIT>", ";", "O", "<<", "directive", "<<", "PAN", "::", "getRetvalLabel", "(", "Name", ")", "<<", "<STR_LIT>", ";", "O", "<<", "directive", "<<", "PAN", "::", "getArgsLabel", "(", "Name", ")", "<<", "<STR_LIT>", ";", "}", "O", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "PIC16AsmPrinter5", "Func": "EmitFunctionDecls", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2243, "Length": 70, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "TargetLowering", "*", "TLI", "=", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "isConstTrueVal", "(", "N1", ".", "getNode", "(", ")", ")", "&&", "(", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "CanInvertMVEVCMP", "(", "N0", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "getVCMPCondCode", "(", "N0", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">"], "ground_truth": ["Ops", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2244, "Length": 105, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace"], "ground_truth": ["(", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2245, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT"], "ground_truth": [",", "Input", ",", "Val", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2246, "Length": 117, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsVarArg", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i"], "ground_truth": ["]", ";"], "File": "MMIXISelLowering", "Func": "LowerReturn", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2247, "Length": 99, "Cover_Rate": 0.38976377952755903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "KnownBits", "<", "LogAlign", ")", "return", "(", "<NUM_LIT>", "<<", "LogAlign", ")", "-", "(", "<NUM_LIT>", "<<", "KnownBits", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2248, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "RegList1", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "RegList2", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "WebKitRegList1", "[", "]", "=", "{", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "WebKitRegList2", "[", "]", "=", "{", "<STR_LIT>", "}", ";", "const", "MCPhysReg", "*", "List1", "=", "IsWebKitJS", "?", "WebKitRegList1", ":", "RegList1", ";", "const", "MCPhysReg", "*", "List2", "=", "IsWebKitJS", "?", "WebKitRegList2", ":", "RegList2", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "List1", ",", "List2", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "ValVT", "!=", "<STR_LIT>", ")", "{", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "ValVT", "=", "<STR_LIT>", ";", "}", "LocVT", "=", "<STR_LIT>", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ","], "ground_truth": ["LocInfo", ")", ")", ";"], "File": "ARM64CallingConv", "Func": "CC_ARM64_Custom_i1i8i16_Reg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2249, "Length": 183, "Cover_Rate": 0.6879699248120301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "TImode", "||", "(", "TARGET_NEON", "&&", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "arm_address_register_rtx_p", "(", "xop0", ",", "strict_p", ")", "&&", "(", "thumb2_legitimate_index_p", "(", "mode", ",", "xop1", ",", "strict_p", ")", "||", "(", "!", "strict_p", "&&", "will_be_in_index_register", "(", "xop1", ")", ")", ")", ")", "||", "(", "arm_address_register_rtx_p", "(", "xop1", ",", "strict_p", ")", "&&", "thumb2_legitimate_index_p", "(", "mode", ",", "xop0", ",", "strict_p", ")", ")", ")", ";", "}", "else", "if", "(", "can_avoid_literal_pool_for_label_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", "&&", "code", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", "&&", "!", "(", "flag_pic", "&&", "symbol_mentioned_p", "(", "get_pool_constant", "(", "x", ")", ")"], "ground_truth": ["&&", "!", "pcrel_constant_p", "(", "get_pool_constant", "(", "x", ")", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm7", "Func": "thumb2_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2250, "Length": 154, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2251, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ","], "ground_truth": ["Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2252, "Length": 260, "Cover_Rate": 0.6582278481012658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_mov_epi16", "(", "__m512i", "__W", ","], "ground_truth": ["__mmask32", "__U", ",", "__m512i", "__A", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_mask_mov_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2253, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElemBitSize", ",", "true", ")", "&&", "SplatBitSize", "==", "ElemBitSize", ")", "{", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "SplatBits", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ByScalar", ",", "DL", ",", "VT", ",", "Op0", ",", "Shift", ")", ";", "}", "BitVector", "UndefElements", ";", "SDValue", "Splat", "=", "BVN", "->", "getSplatValue", "(", "&", "UndefElements", ")", ";", "if", "(", "Splat", ")", "{", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Splat", ")", ";", "return", "DAG", ".", "getNode", "(", "ByScalar", ",", "DL", ",", "VT", ",", "Op0", ","], "ground_truth": ["Shift", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerShift", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2254, "Length": 118, "Cover_Rate": 0.34705882352941175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "gcc_assert", "(", "get_attr_type", "(", "producer", ")", "==", "TYPE_LOAD"], "ground_truth": [")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n13_load_to_e1_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2255, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DbgInfo", "::", "EndModule", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "EmitDebugDirectives", ")", "return", ";", "EmitVarDebugInfo", "(", "M", ")", ";", "if", "(", "CurFile", "!=", "<STR_LIT>", ")", "OS", "."], "ground_truth": ["EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "PIC16DebugInfo", "Func": "EndModule", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2256, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", "->", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2257, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "PowerOfTwo", "=", "<NUM_LIT>", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "<NUM_LIT>", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "N", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2258, "Length": 123, "Cover_Rate": 0.5720930232558139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetRepo", "(", ")", "const"], "ground_truth": ["{"], "File": "X86Subtarget65", "Func": "isTargetRepo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2259, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO"], "ground_truth": [".", "getGlobal", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2260, "Length": 197, "Cover_Rate": 0.595166163141994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVPERMV", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitVPERMV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2261, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "startswith", "(", "section_name", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "startswith", "(", "section_name", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";", "}", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", "&&"], "ground_truth": ["size", "<=", "g_switch_value", ")", "return", "true", ";"], "File": "frv", "Func": "frv_in_small_data_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2262, "Length": 51, "Cover_Rate": 0.51, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_sra_epi16", "(", "__m256i", "__W", ",", "__mmask16", "__U", ",", "__m256i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_psraw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v16hi", ")"], "ground_truth": ["__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_sra_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2263, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "if", "(", "isCallIndirect", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getCalleeOpNo", "(", "MI", ")", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", ")", ";", "const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "return"], "ground_truth": ["true", ";"], "File": "WebAssemblyUtilities12", "Func": "mayThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2264, "Length": 78, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IN_RANGE", "(", "v", ",", "-", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "xtensa1", "Func": "xtensa_simm8", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2265, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getTLSRegEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "TT", "."], "ground_truth": ["is<ISA_LIT>64", "(", ")", ";"], "File": "PPCMCCodeEmitter19", "Func": "getTLSRegEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2266, "Length": 102, "Cover_Rate": 0.816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_veorq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_veorq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_veorq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2267, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ShortenInstPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ElimComparePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "get<ISA_LIT>TargetMachine", "(", ")"], "ground_truth": [")", ")", ";"], "File": "SystemZTargetMachine18", "Func": "addPreEmitPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2268, "Length": 50, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TARGET_MVCLE", ")", "{", "val", "=", "force_not_mem", "(", "convert_modes", "(", "Pmode", ",", "QImode", ",", "val", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_setmem_long_di", "(", "dst", ",", "convert_to_mode", "(", "Pmode", ",", "len", ",", "<NUM_LIT>", ")", ",", "val", ")", ")", ";", "else", "emit_insn", "(", "gen_setmem_long_si", "(", "dst", ",", "convert_to_mode", "(", "Pmode", ",", "len", ",", "<NUM_LIT>", ")", ",", "val", ")", ")", ";", "}", "else", "{", "rtx", "dst_addr", ",", "count", ",", "blocks", ",", "temp", ",", "dstp1", "=", "NULL_RTX", ";", "rtx_code_label", "*", "loop_start_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "onebyte_end_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "zerobyte_end_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "restbyte_end_label", "=", "gen_label_rtx", "(", ")", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "len", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "Pmode", ";", "dst_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "count", "=", "gen_reg_rtx", "(", "mode", ")", ";", "blocks", "=", "gen_reg_rtx", "(", "mode", ")", ";", "convert_move", "(", "count", ",", "len", ",", "<NUM_LIT>", ")", ";", "emit_cmp_and_jump_insns", "(", "count", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "zerobyte_end_label", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "emit_move_insn", "(", "dst_addr", ",", "force_operand", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "dst", "=", "change_address", "(", "dst", ",", "VOIDmode", ",", "dst_addr", ")", ";", "if", "(", "val", "!=", "const0_rtx", ")", "{", "set_mem_size", "(", "dst", ",", "<NUM_LIT>", ")", ";", "dstp1", "=", "adjust_address", "(", "dst", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "emit_cmp_and_jump_insns", "(", "count", ",", "const1_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "onebyte_end_label", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "}", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "count", ",", "val", "==", "const0_rtx", "?", "constm1_rtx", ":", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "count", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "count", ")", "emit_move_insn", "(", "count", ",", "temp", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "lshr_optab", ",", "count", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "blocks", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "restbyte_end_label", ")", ";", "emit_jump", "(", "loop_start_label", ")", ";", "if", "(", "val", "!=", "const0_rtx", ")", "{", "emit_label", "(", "onebyte_end_label", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "dst", ",", "QImode", ",", "<NUM_LIT>", ")", ",", "val", ")", ";", "emit_jump", "(", "zerobyte_end_label", ")", ";", "}", "emit_label", "(", "loop_start_label"], "ground_truth": [")", ";"], "File": "s3908", "Func": "s390_expand_setmem", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2269, "Length": 400, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>SEInstrInfo", "::", "getRegisterInfo", "(", ")"], "ground_truth": ["const", "{"], "File": "Cpu0SEInstrInfo", "Func": "getRegisterInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2270, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI"], "ground_truth": [")", ";"], "File": "MSP430InstPrinter20", "Func": "printInst", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2271, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInst", "(", "const", "MCInstrDesc", "&", "mcid", ")", ":", "MCInst", "(", ")", ",", "MCID", "(", "&", "mcid", ")", ","], "ground_truth": ["packetStart", "(", "<NUM_LIT>", ")", ",", "packetEnd", "(", "<NUM_LIT>", ")", "{", "}"], "File": "HexagonMCInst", "Func": "HexagonMCInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2272, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_high_u16", "(", "uint16x8_t", "a", ",", "uint16x8_t", "b", ")", "{", "uint32x4_t", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmull_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2273, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "eraseMatchingBitGroups", "(", "function_ref", "<", "bool", "("], "ground_truth": ["const", "BitGroup", "&", ")", ">", "F", ")", "{"], "File": "PPCISelDAGToDAG (2)2", "Func": "eraseMatchingBitGroups", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2274, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*"], "ground_truth": ["this", ")", ";"], "File": "RISCVAsmPrinter", "Func": "lowerOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2275, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "("], "ground_truth": [")", ";"], "File": "AGCTargetMachine", "Func": "getAGCTargetMachine", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2276, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ShiftAmt", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "ShiftAmt", "<", "i", ")", "return", "-", "<NUM_LIT>", ";", "ShiftAmt", "-=", "i", ";", "if", "(", "!", "isUnary", ")", "{", "for", "(", "++", "i", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "ShiftAmt", "+", "i", ")", ")", "return", "-", "<NUM_LIT>", ";", "}", "else", "{", "for", "(", "++", "i", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "(", "ShiftAmt", "+", "i", ")", "&", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "}", "return", "ShiftAmt"], "ground_truth": [";"], "File": "PPCISelLowering120", "Func": "isVSLDOIShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2277, "Length": 107, "Cover_Rate": 0.5752688172043011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isV1", "("], "ground_truth": [")", "const", "{"], "File": "TOYSubtarget", "Func": "isV1", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2278, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "type_signature", "[", "arg_num", "]", "=", "'s'", ";", "if", "(", "qualifiers", "&", "qualifier_internal", ")", "continue", ";", "if", "(", "qualifiers", "&", "qualifier_map_mode", ")", "op_mode", "=", "d", "->", "mode", ";", "if", "(", "qualifiers", "&", "qualifier_predicate", ")", "op_mode", "=", "HImode", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", "&&", "VECTOR_MODE_P", "(", "op_mode", ")", ")", "op_mode", "=", "GET_MODE_INNER", "(", "op_mode", ")", ";", "if", "(", "qualifiers", "&", "qualifier_void_pointer", ")", "eltype", "=", "qualifiers", "&", "qualifier_const", "?", "const_ptr_type_node", ":", "ptr_type_node", ";", "else", "{", "eltype", "=", "arm_simd_builtin_type", "(", "op_mode", ",", "qualifiers", ")", ";", "gcc_assert", "(", "eltype", "!=", "NULL", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "eltype", "=", "build_qualified_type", "(", "eltype", ",", "TYPE_QUAL_CONST", ")", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "eltype", "=", "build_pointer_type", "(", "eltype", ")", ";", "}", "if", "(", "arg_num", "==", "<NUM_LIT>", ")", "return_type", "=", "eltype", ";", "else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype"], "ground_truth": [",", "args", ")", ";"], "File": "arm-builtins1", "Func": "arm_init_builtin", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2279, "Length": 141, "Cover_Rate": 0.3381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DivOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DivOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "Register", "Src0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "Src1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src0Reg", "||", "!", "Src1Reg", ")", "return", "false", ";", "emitInst", "(", "DivOpc", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addReg", "(", "Src1Reg", ")", ";", "emitInst", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Src1Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return"], "ground_truth": ["false", ";"], "File": "MipsFastISel19", "Func": "selectDivRem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2280, "Length": 124, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "NULL", ";", "ZeroDirective", "=", "NULL", ";", "AsciiDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "NULL", ";", "RomData8bitsDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "PIC16TargetAsmInfo", "Func": "PIC16TargetAsmInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2281, "Length": 32, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi32", "(", "__A", ",", "__A", ","], "ground_truth": ["__A", ",", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_set1_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2282, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPackedVectorType", "(", "DataVT", ")", ")", "return", "splitPackedLoadStore", "(", "Op", ",", "CDAG", ")", ";", "return", "legalizePackedAVL", "(", "Op"], "ground_truth": [",", "CDAG", ")", ";"], "File": "VVPISelLowering", "Func": "legalizeInternalLoadStoreOp", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2283, "Length": 23, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FrameReg", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "{", "FrameReg", "=", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "FrameReg", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "FrameReg", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "("], "ground_truth": [")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "X86ISelLowering192", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2284, "Length": 179, "Cover_Rate": 0.7748917748917749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Datasize", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "ShifterVal", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "ImmVal", "=", "Imm", "&", "<NUM_LIT>", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "if", "(", "ShifterVal", "!=", "<NUM_LIT>", "&&", "ShifterVal", "!=", "<NUM_LIT>", ")", "return", "Fail", ";", "if", "(", "Datasize", ")", "{", "if", "(", "Rd", "==", "<NUM_LIT>", "&&", "!", "S", ")", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "}", "else", "{", "if", "(", "Rd", "==", "<NUM_LIT>", "&&", "!", "S", ")", "DecodeGPR32spRegisterClass", "(", "Inst", ","], "ground_truth": ["Rd", ",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler", "Func": "DecodeBaseAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2285, "Length": 129, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")"], "ground_truth": [",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_MCMPEQ_B", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2286, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorRegLo", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "NeonVector", "&&", "<ISA_LIT>MCRegisterClasses"], "ground_truth": ["[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "File": "AArch64AsmParser59", "Func": "isVectorRegLo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2287, "Length": 31, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvttps_epu32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvttps2udq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "__W", ",", "("], "ground_truth": ["__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvttps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2288, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_sqrt_ps", "(", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_sqrtps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf"], "ground_truth": [")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_sqrt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2289, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-"], "ground_truth": ["<NUM_LIT>", ",", "true", ")", ";"], "File": "Dcpu16FrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2290, "Length": 38, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "p0", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ZEXTLOAD", ",", "G_SEXTLOAD", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", "}", ",", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "p0", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UREM", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FABS", ",", "G_FSQRT", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", ",", "{", "s32", ",", "s64", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FCEIL", ",", "G_FFLOOR", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ","], "ground_truth": ["s64", "}", "}", ")", ";"], "File": "MipsLegalizerInfo37", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2291, "Length": 465, "Cover_Rate": 0.7598039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "else", "if", "(", "last", ">=", "<NUM_LIT>", ")", "{", "int", "start", ";", "for", "(", "start", "=", "first", ">=", "<NUM_LIT>", "?", "first", ":", "<NUM_LIT>", ";", "start", "<=", "last", ";", "start", "++", ")", "if", "(", "!", "global_not_special_regno_p", "(", "start", ")", ")", "break", ";", "if", "(", "start", ">", "last", ")", "goto", "emit", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", "+", "(", "start", "-", "first", ")", "*", "UNITS_PER_LONG", ")", ";", "if", "(", "start", "==", "last", ")", "{", "if", "(", "TARGET_64BIT", ")", "note", "=", "gen_movdi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "start", ")", ")", ";", "else", "note", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "start", ")", ")", ";", "note", "=", "PATTERN", "(", "note", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "goto", "emit", ";", "}", "note", "=", "gen_store_multiple", "(", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "start", ")", ",", "GEN_INT", "(", "last", "-", "start", "+", "<NUM_LIT>", ")", ")", ";", "note", "=", "PATTERN", "(", "note", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "note", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "i", ")", ")", "==", "SET", "&&", "!", "global_not_special_regno_p", "(", "REGNO", "(", "SET_SRC", "(", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ","], "ground_truth": ["i", ")", ")", ")", ")", ")", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "i", ")", ")", "=", "<NUM_LIT>", ";"], "File": "s3901", "Func": "save_gprs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2292, "Length": 259, "Cover_Rate": 0.34395750332005315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>InstrInfo", "::", "getPredicationCost", "(", "const", "MachineInstr", "&", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "R600InstrInfo (2)1", "Func": "getPredicationCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2293, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "if", "(", "KillSrc", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ")", ";", "}", "return", ";", "}", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "(", "<STR_LIT>", "-", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "STI", ".", "hasVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "("], "ground_truth": ["SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";"], "File": "SystemZInstrInfo (2)2", "Func": "copyPhysReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2294, "Length": 267, "Cover_Rate": 0.31485849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "avr_out_store_psi", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "base", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "int", "reg_base", "=", "true_regnum", "(", "base", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "base", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "if", "(", "reg_base", ">", "<NUM_LIT>", ")", "{", "if", "(", "AVR_TINY", ")", "return", "avr_out_store_psi_reg_no_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "reg_base", "==", "REG_X", ")", "{", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "base", ",", "src", ")", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "op"], "ground_truth": [",", "plen", ",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "avr_out_store_psi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2295, "Length": 164, "Cover_Rate": 0.34309623430962344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vqshrns_nv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqshrn_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2296, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "Enable<ISA_LIT>32RS", "&&", "!", "TM", ".", "getSubtargetImpl", "(", ")", "->", "is<ISA_LIT>64", "(", ")", ")", "||", "(", "Enable<ISA_LIT>64RS", "&&", "TM", ".", "getSubtargetImpl", "(", ")", "->", "is<ISA_LIT>64", "(", ")", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "{", "unsigned", "ScratchReg", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isDarwinABI", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NewMIs", ".", "push_back", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ")", ";", "if", "(", "SrcReg", "!=", "<STR_LIT>", ")", "{", "unsigned", "ShiftBits", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "SrcReg", ")", "*", "<NUM_LIT>", ";", "NewMIs", ".", "push_back", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "ShiftBits", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", "Reg", "=", "<STR_LIT>", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", "Reg", "=", "<STR_LIT>", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")"], "ground_truth": ["Reg", "=", "<STR_LIT>", ";"], "File": "PPCInstrInfo74", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2297, "Length": 404, "Cover_Rate": 0.41098677517802645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftRImm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "unsigned", "Add", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Add"], "ground_truth": ["-", "Imm", ")", ")", ";"], "File": "ARM64Disassembler", "Func": "DecodeVecShiftRImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2298, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LongBranch", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "ABI", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "("], "ground_truth": [")", ")", ",", "LongBranchSeqSize", "(", "!", "IsPIC", "?", "<NUM_LIT>", ":", "(", "ABI", "==", "<ISA_LIT>Subtarget", "::", "N64", "?", "<NUM_LIT>", ":"], "File": "MipsLongBranch", "Func": "MipsLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2299, "Length": 62, "Cover_Rate": 0.7294117647058823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_srav_epi64", "(", "__m128i", "__X"], "ground_truth": [",", "__m128i", "__Y", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_srav_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2300, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true"], "ground_truth": [";"], "File": "MipsAsmParser18", "Func": "needsExpansion", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2301, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s12_0ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned"], "ground_truth": ["tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "HexagonDisassembler13", "Func": "s12_0ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2302, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "XCoreISelDAGToDAG", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2303, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "TargetMachine", "*", "TM", ","], "ground_truth": ["CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "createAMDGPUISelDag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2304, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ty", ".", "isSimple", "(", ")", "&&", "Subtarget", ".", "isHVXVectorType", "(", "Ty", ".", "getSimpleVT", "(", ")", ",", "true", ")", ";", "}", ";", "auto", "IsHvxOp", "=", "[", "this", "]", "(", "SDValue", "Op", ")", "{", "return", "Subtarget", ".", "isHVXVectorType", "(", "ty", "(", "Op", ")", ",", "true", ")", ";", "}", ";", "return", "llvm", "::", "any_of", "(", "N", "->", "values", "(", ")", ",", "IsHvxTy", ")", "||", "llvm", "::"], "ground_truth": ["any_of", "(", "N", "->", "ops", "(", ")", ",", "IsHvxOp", ")", ";"], "File": "HexagonISelLoweringHVX1", "Func": "isHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2305, "Length": 75, "Cover_Rate": 0.7653061224489796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "B", ";", ")", "{", "--", "I", ";", "assert", "(", "!", "I", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "I", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64ConditionOptimizer12", "Func": "findSuitableCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2306, "Length": 61, "Cover_Rate": 0.3279569892473118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "<", "<STR_LIT>", "||", "Reg", ">", "<STR_LIT>", ")", "return", "Reg", ";", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "for", "(", "MCSubRegIterator", "SubRegs", "(", "Reg", ",", "&", "TRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "{", "if", "(", "hireg", ")", "{", "if", "(", "*", "SubRegs", ">", "RegNo", ")", "RegNo", "=", "*"], "ground_truth": ["SubRegs", ";"], "File": "HexagonFrameLowering10", "Func": "getMax32BitSubRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2307, "Length": 56, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "current_frame_info", ".", "var_size", "+=", "padding_locals", ";", "current_frame_info", ".", "total_size", "=", "current_frame_info", ".", "var_size", "+", "("], "ground_truth": ["ACCUMULATE_OUTGOING_ARGS", "?", "crtl", "->", "outgoing_args_size", ":", "<NUM_LIT>", ")", ";"], "File": "cr162", "Func": "cr16_compute_frame", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2308, "Length": 24, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", "<<", "scale", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", ";", "else", "O", "<<", "<STR_LIT>"], "ground_truth": ["<<", "OffImm", ";"], "File": "ARMInstPrinter (2)", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2309, "Length": 52, "Cover_Rate": 0.46846846846846846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "LanaiMCTargetDesc", "Func": "createLanaiMCInstrInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2310, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ")", ")", "{", "t", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";", "if", "(", "TREE_CODE", "(", "t", ")", "!=", "FUNCTION_DECL", ")", "return", "<NUM_LIT>", ";", "list", "=", "SH_ATTRIBUTES", "(", "t", ")", ";", "while", "(", "list"], "ground_truth": [")", "{"], "File": "sh4", "Func": "sh2a_get_function_vector_number", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2311, "Length": 52, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Size", "/", "UBytes"], "ground_truth": ["(", ")", ";"], "File": "X86SelectionDAGInfo16", "Func": "Count", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2312, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", "&&", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "MCSymbol", "*", "ORSym", "=", "OS", ".", "getContext", "(", ")", ".", "createTempSymbol"], "ground_truth": ["(", ")", ";"], "File": "BTFDebug17", "Func": "processReloc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2313, "Length": 49, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InsertSkips", "::", "kill", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "assert", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_PS", "||", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_GS", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getImm", "("], "ground_truth": [")", "&", "<NUM_LIT>", ")", "{"], "File": "SIInsertSkips16", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2314, "Length": 96, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Attribute", "<<", "<STR_LIT>", "<<"], "ground_truth": ["Twine", "(", "Value", ")", "<<", "<STR_LIT>", ";"], "File": "CSKYTargetStreamer", "Func": "emitAttribute", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2315, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSKY_FUNCTION_IS_INTERRUPT", "(", "func_type", ")", ")", "return", "<STR_LIT>", ";", "else", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "csky", "Func": "csky_output_return_instruction", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2316, "Length": 14, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "return", "(", "SmVersion", ">=", "<NUM_LIT>", ")", ";", "return", "false"], "ground_truth": [";"], "File": "NVPTXSubtarget (2)", "Func": "hasImageHandles", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2317, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "__ev64_opaque__", "__ev_set_acc_s64", "(", "int64_t", "a", ")", "{", "__ev64_opaque__", "ev32", ";", "ev32", "=", "__ev_create_s64", "(", "a", ")", ";", "__ev_mra", "(", "ev32", ")", ";", "return"], "ground_truth": ["ev32", ";"], "File": "spe", "Func": "__ev_set_acc_s64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2318, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilepro_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST"], "ground_truth": [":"], "File": "tilepro", "Func": "tilepro_legitimate_constant_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2319, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind"], "ground_truth": [")", "const", "{"], "File": "Thumb1RegisterInfo17", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2320, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "Addr"], "ground_truth": [")", ",", "<STR_LIT>", ")", ";"], "File": "ARCISelDAGToDAG", "Func": "SelectAddrModeFar", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2321, "Length": 40, "Cover_Rate": 0.31007751937984496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb2", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "Register", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "Register", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering104", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2322, "Length": 509, "Cover_Rate": 0.5209825997952917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "(", "!", "N", "->", "isCompressingStore", "(", ")", "||", "Subtarget", ".", "hasAVX512", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "N", "->", "isCompressingStore", "(", ")", "||", "ScalarVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "ScalarVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "(", "ScalarVT", "==", "<STR_LIT>", "||", "ScalarVT", "==", "<STR_LIT>", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumEltsInWideVec", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "WideDataVT", "=", "<STR_LIT>", "(", "ScalarVT", ",", "NumEltsInWideVec", ")", ";", "assert", "(", "Mask", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "WideMaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumEltsInWideVec", ")", ";", "DataToStore", "=", "ExtendToType", "(", "DataToStore", ",", "WideDataVT", ",", "DAG"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerMSTORE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2323, "Length": 165, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "(", "reg_classes_intersect_p", "(", "class1", ",", "VEC_REGS", ")", "&&", "reg_classes_intersect_p", "(", "class2", ",", "GENERAL_REGS", ")", ")", "||", "(", "reg_classes_intersect_p", "(", "class1", ",", "GENERAL_REGS", ")", "&&", "reg_classes_intersect_p", "(", "class2", ",", "VEC_REGS", ")", ")", ")", "&&", "(", "!", "TARGET_DFP", "||", "!", "TARGET_64BIT", "||", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "!", "TARGET_VX", "||", "(", "SCALAR_FLOAT_MODE_P", "(", "mode", ")"], "ground_truth": ["&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", ")", ")", ";"], "File": "s3907", "Func": "s390_secondary_memory_needed", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2324, "Length": 71, "Cover_Rate": 0.8255813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AllParams", ".", "count", "(", "Param", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "AllParams", ".", "find", "(", "Param", ")", "->", "second", "."], "ground_truth": ["Name", ";"], "File": "PTXParamManager", "Func": "getParamName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2325, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "unsigned", "ResReg", "=", "HEXAGON_RESERVED_REG_1", ";", "if", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "TII", ".", "isValidOffset", "(", "MI", ".", "getOpcode", "(", ")", ",", "(", "FrameSize", "+", "Offset", ")", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "getStackRegister", "(", ")", ",", "false", ",", "false", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "FrameSize", "+", "Offset", ")", ";", "}", "else", "if", "(", "!", "TII", ".", "isValidOffset", "(", "<STR_LIT>", ",", "Offset", ")", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "ResReg", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ResReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ResReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "{", "unsigned", "dstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "dstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "dstReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "dstReg", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "dstReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "HexagonRegisterInfo14", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2326, "Length": 392, "Cover_Rate": 0.30963665086887837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "if", "(", "!", "FPSI", ")", "{", "int", "FPOffset", "=", "<ISA_LIT>FrameLowering", "::", "getFramePointerSaveOffset", "("], "ground_truth": ["is<ISA_LIT>64", ",", "isDarwinABI", ")", ";"], "File": "PPCISelLowering (2)", "Func": "getFramePointerFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2327, "Length": 53, "Cover_Rate": 0.4015151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "getSubtargetImpl", "(", ")", "->", "isTargetCygMing", "(", ")", "||", "getSubtargetImpl", "(", ")", "->", "isTargetWindows", "(", ")", ")", "?", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "STTI", "(", "&", "TLInfo", ")", ","], "ground_truth": ["VTTI", "(", "&", "TLInfo", ")", "{"], "File": "X86TargetMachine106", "Func": "X86_32TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2328, "Length": 61, "Cover_Rate": 0.45185185185185184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Extensions", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_insensitive", "(", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "uint64_t", "FeatureKind", "=", "<STR_LIT>", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "<STR_LIT>", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return"], "ground_truth": ["Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";"], "File": "ARMAsmParser112", "Func": "enableArchExtFeature", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2329, "Length": 337, "Cover_Rate": 0.618348623853211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "MVT", "InnerVT", ":", "<STR_LIT>", "(", ")", ")", "setLoadExtAction", "(", "<STR_LIT>", ",", "InnerVT", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "&&", "VT", ".", "getSimpleVT", "(", ")", "!=", "<STR_LIT>", "&&", "VT", ".", "getSimpleVT", "(", ")", "!=", "<STR_LIT>", ")", "for", "(", "unsigned", "Opcode", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Opcode", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "for", "(", "unsigned", "Opcode", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Opcode", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "if", "(", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "{", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "im", "!=", "(", "unsigned", ")", "<STR_LIT>", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setIndexedStoreAction", "(", "im", ",", "VT", "."], "ground_truth": ["getSimpleVT", "(", ")", ",", "Legal", ")", ";"], "File": "AArch64ISelLowering1", "Func": "addTypeForNEON", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2330, "Length": 321, "Cover_Rate": 0.3459051724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Def", ":", "MRI", ".", "def_instructions", "(", "Reg", ")", ")", "if", "(", "IsArgument", "(", "&", "Def", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "WebAssemblyPrepareForLiveIntervals17", "Func": "HasArgumentDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2331, "Length": 27, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "{", "ALIGN1", "=", "<NUM_LIT>", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>"], "File": "ARMSelectionDAGInfo33", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2332, "Length": 295, "Cover_Rate": 0.5017006802721088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "CUMULATIVE_ARGS", "next_cum", ";", "tree", "fntype", ";", "gcc_assert", "(", "!", "no_rtl", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", ";", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "next_cum", "=", "*", "cum", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", "&&", "stdarg_p", "(", "fntype", ")", ")", "ix86_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "arg", ")", ";", "if", "(", "cum", "->", "call_abi", "==", "MS_ABI", ")", "setup_incoming_varargs_ms_64", "("], "ground_truth": ["&", "next_cum", ")", ";"], "File": "i3861", "Func": "ix86_setup_incoming_varargs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2333, "Length": 81, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Match", ",", "DL", ")", ";", "Match", "=", "DAG", ".", "getNode", "(", "BinOp", ",", "DL", ",", "Lo", ".", "getValueType", "(", ")", ",", "Lo", ",", "Hi", ")", ";", "MatchSizeInBits", "=", "Match", ".", "getValueSizeInBits", "(", ")", ";", "}", "MVT", "MaskSrcVT", ";", "if", "(", "<NUM_LIT>", "==", "BitWidth", "||", "<NUM_LIT>", "==", "BitWidth", ")", "MaskSrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "BitWidth", ")", ",", "MatchSizeInBits", "/", "BitWidth", ")", ";", "else", "MaskSrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MatchSizeInBits", "/", "<NUM_LIT>", ")", ";", "SDValue", "BitcastLogicOp", "=", "DAG", ".", "getBitcast", "(", "MaskSrcVT", ",", "Match", ")", ";", "Movmsk", "=", "getPMOVMSKB", "(", "DL", ",", "BitcastLogicOp", ",", "DAG", ",", "Subtarget", ")", ";", "NumElts", "=", "MaskSrcVT", ".", "getVectorNumElements", "(", ")", ";", "}", "assert", "(", "NumElts", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "{", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Movmsk", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "Mask", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Result", ",", "DL", ",", "ExtractVT", ")", ";", "}", "SDValue", "CmpC", ";", "<STR_LIT>", "CondCode", ";", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "{", "CmpC", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETNE", ";", "}", "else", "{", "CmpC", "=", "DAG", ".", "getConstant", "(", "(", "<NUM_LIT>", "<<", "NumElts", ")", "-", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETEQ", ";", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "SetccVT", "=", "TLI", ".", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Setcc", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetccVT", ",", "Movmsk"], "ground_truth": [",", "CmpC", ",", "CondCode", ")", ";"], "File": "X86ISelLowering108", "Func": "combineHorizontalPredicateResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2334, "Length": 310, "Cover_Rate": 0.3518728717366629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "getNanName", "(", "uint64_t", "flags", ")", "{", "return", "flags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_NAN2008", "?"], "ground_truth": ["<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsLDBackend", "Func": "getNanName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2335, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sec", "->", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "Streamer", "->", "SwitchSection", "(", "Sec", ")", ";", "Streamer", "->", "emitInt8", "(", "ELF", "::", "ODK_REGINFO", ")", ";", "Streamer", "->", "emitInt8", "(", "<NUM_LIT>", ")", ";", "Streamer", "->", "emitInt16", "(", "<NUM_LIT>", ")", ";", "Streamer", "->", "emitInt32", "(", "<NUM_LIT>", ")", ";", "Streamer", "->", "emitInt32", "(", "ri_gprmask", ")", ";", "Streamer", "->", "emitInt32", "(", "<NUM_LIT>", ")", ";", "Streamer", "->", "emitInt32", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ")", ";", "Streamer", "->", "emitInt32", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ")", ";", "Streamer", "->", "emitInt32", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ")", ";", "Streamer", "->", "emitInt32", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ")", ";", "Streamer", "->", "emitIntValue", "(", "ri_gp_value", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "MCSectionELF", "*", "Sec", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_MIPS_REGINFO", ",", "ELF", "::", "SHF_ALLOC", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MCA", ".", "registerSection", "(", "*"], "ground_truth": ["Sec", ")", ";"], "File": "MipsOptionRecord17", "Func": "EmitMipsOptionRecord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2336, "Length": 144, "Cover_Rate": 0.42729970326409494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "("], "ground_truth": ["DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2337, "Length": 307, "Cover_Rate": 0.748780487804878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqaddq_u16", "(", "uint16x8_t", "__a"], "ground_truth": [",", "uint16x8_t", "__b", ")", "{"], "File": "arm", "Func": "mve___arm_vqaddq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2338, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_rcp14_sd", "(", "__mmask8", "__U"], "ground_truth": [",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm_maskz_rcp14_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2339, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "create<ISA_LIT>MacroFusionDAGMutation"], "ground_truth": ["(", ")", "{"], "File": "AArch64MacroFusion", "Func": "createAArch64MacroFusionDAGMutation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2340, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_shldv_epi64", "(", "__mmask8", "__A", ",", "__m128i", "__B"], "ground_truth": [",", "__m128i", "__C", ",", "__m128i", "__D", ")", "{"], "File": "avx512vbmi2vlintrin", "Func": "_mm_maskz_shldv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2341, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getSext", "(", ")", "const", "{", "return"], "ground_truth": ["Sext", ";"], "File": "SIPeepholeSDWA", "Func": "getSext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2342, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "V128Reg", ".", "getValueType", "(", ")", ";", "unsigned", "WideSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "NarrowTy", "=", "<STR_LIT>", "(", "EltTy", ",", "WideSize", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "SDLoc", "("], "ground_truth": ["V128Reg", ")", ",", "NarrowTy", ",", "V128Reg", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "NarrowVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2343, "Length": 60, "Cover_Rate": 0.7792207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ";", "if", "(", "!", "G", ")", "return", "false", ";", "if", "(", "CodeModel", "::", "Medium", "==", "TM", ".", "getCodeModel", "(", ")", "||", "CodeModel", "::", "Large", "==", "TM", ".", "getCodeModel", "(", ")", ")", "return", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "Caller", "->", "getParent", "(", ")", ",", "G", "->", "getGlobal", "(", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "!", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "TM", ".", "getFunctionSections", "(", ")", "||", "GV", "->", "hasComdat", "(", ")", "||", "Caller", "->", "hasComdat", "(", ")", "||", "GV", "->", "getSection", "(", ")", "!=", "Caller", "->", "getSection", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ")", "{", "if", "(", "F", "->", "getSectionPrefix", "(", ")", "!=", "Caller", "->", "getSectionPrefix", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "Caller", "->", "getParent", "(", ")", ",", "GV", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "PPCISelLowering (2)7", "Func": "callsShareTOCBase", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2344, "Length": 173, "Cover_Rate": 0.8871794871794871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "SegmentReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "SegmentReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SegmentReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "if", "(", "SegmentReg", "!=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "(", "SegmentReg", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "MemoryOperand", ">=", "<NUM_LIT>", ")", "{", "unsigned", "BaseRegNum", "=", "MemoryOperand", "+", "<STR_LIT>", ";", "unsigned", "BaseReg", "=", "Inst", ".", "getOperand", "(", "BaseRegNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "}", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "X86AsmBackend", "Func": "determinePaddingPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2345, "Length": 162, "Cover_Rate": 0.5126582278481012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ArchVersion", ">="], "ground_truth": ["<ISA_LIT>1", ";"], "File": "MipsSubtarget (2)", "Func": "hasMips1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2346, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "getFailureReason", "(", ")", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CB", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CB", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{", "auto", "DI", "=", "OptimizationRemark", "(", "DEBUG_TYPE", ",", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "&", "BBs", ".", "front", "(", ")", ")", ";", "if", "(", "DI", ".", "isEnabled", "(", ")", ")", "RemarksEnabled", "=", "true", ";", "}", "OptimizationRemarkEmitter", "ORE", "(", "Caller", ")", ";", "auto", "GetAssumptionCache", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "AssumptionCache", "&", "{", "return", "ACT", "->", "getAssumptionCache", "(", "F", ")", ";", "}", ";", "auto", "IC", "=", "llvm", "::", "getInlineCost", "(", "CB", ",", "Callee", ",", "LocalParams", ",", "TTI", ",", "GetAssumptionCache", ",", "GetTLI", ",", "nullptr", ",", "P<ISA_LIT>", ",", "RemarksEnabled", "?", "&", "ORE", ":", "nullptr", ")", ";", "if", "(", "IC", "&&", "!", "IC", ".", "isAlways", "(", ")", "&&", "!", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "{", "size_t", "Size", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "AMDGPUInline7", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2347, "Length": 210, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "MR", "->"], "ground_truth": ["getEntry", "(", ")", ")", ";"], "File": "Scheduling", "Func": "viewRegionGraph", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2348, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "WebAssemblyISelLowering10", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2349, "Length": 76, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "EVT", "ValTy", "=", "Addr", ".", "getValueType", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ","], "ground_truth": ["ValTy", ")", ";"], "File": "MipsSEISelDAGToDAG33", "Func": "selectAddrFrameIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2350, "Length": 39, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitArrayBound", "(", "MCSymbol", "*", "Sym", ",", "const", "GlobalVariable", "*", "GV", ")", "{", "assert", "(", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ArrayType", "*", "ATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")"], "ground_truth": ["->", "getElementType", "(", ")", ")", ")", "{"], "File": "XCoreAsmPrinter12", "Func": "emitArrayBound", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2351, "Length": 71, "Cover_Rate": 0.4382716049382716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "MipsDisassembler", "Func": "DecodeLiSimm7", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2352, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "temp", "=", "op0", ";", "if", "(", "can_create_pseudo_p", "(", ")", ")", "temp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "{", "gcc_assert", "(", "!", "small_int_operand", "(", "op1", ",", "mode", ")", "&&", "!", "const_high_operand", "(", "op1", ",", "mode", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "GEN_INT", "(", "INTVAL", "(", "op1", ")", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_IOR", "(", "mode", ",", "temp", ",", "GEN_INT", "(", "INTVAL", "(", "op1", ")", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_HIGH", "(", "mode", ",", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LO_SUM", "(", "mode", ",", "temp"], "ground_truth": [",", "op1", ")", ")", ")", ";"], "File": "sparc", "Func": "sparc_emit_set_const32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2353, "Length": 129, "Cover_Rate": 0.86, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "CondNo", "=", "getCondSrcNoFromDesc", "(", "MCID", ")", ";", "if", "(", "CondNo", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "CondNo", "+=", "MCID", ".", "getNumDefs", "(", ")", ";", "return", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", ".", "getOperand", "(", "CondNo", ")", ".", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "X86InstrInfo64", "Func": "getCondFromMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2354, "Length": 54, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64MCCodeEmitter1", "Func": "getVecShifterOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2355, "Length": 48, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitLD_F16_PSEUDO", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Wd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "RegInfo", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "(", "Subtarget", ".", "isABI_O32", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "const", "bool", "Using<ISA_LIT>32", "=", "RC", "==", "&", "<STR_LIT>", ";", "Register", "Rt", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Using<ISA_LIT>32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Rt", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", ".", "operands", "(", ")", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "if", "(", "!", "Using<ISA_LIT>32", ")", "{", "Register", "Tmp", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addReg", "(", "Rt", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Rt", "="], "ground_truth": ["Tmp", ";"], "File": "MipsSEISelLowering18", "Func": "emitLD_F16_PSEUDO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2356, "Length": 229, "Cover_Rate": 0.8120567375886525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDLoc", "dl", "(", "CP", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["Res", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "LowerConstantPool", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2357, "Length": 113, "Cover_Rate": 0.9576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Val", ")", "{", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "getMCReg", "(", "FLAT_SCR", ",", "STI", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "<NUM_LIT>", ":", "return"], "ground_truth": ["createRegOperand", "(", "EXEC", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2358, "Length": 37, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "unsigned", "ABIAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "ABIAlignment", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>FastEmitLoad", "(", "VT", ",", "AM", ",", "createMachineMemOperandFor", "(", "LI", ")", ",", "ResultReg", ",", "Alignment", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg"], "ground_truth": [")", ";"], "File": "X86FastISel (2)6", "Func": "X86SelectLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2359, "Length": 67, "Cover_Rate": 0.432258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RemainingSize", "!=", "<NUM_LIT>", ")", "Changed", "|=", "padInstructionViaRelaxation", "(", "RF", ",", "Emitter", ",", "RemainingSize", ")", ";", "if", "(", "RemainingSize", "!=", "<NUM_LIT>", ")", "Changed", "|=", "padInstructionViaPrefix", "(", "RF", ","], "ground_truth": ["Emitter", ",", "RemainingSize", ")", ";"], "File": "X86AsmBackend (2)1", "Func": "padInstructionEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2360, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isCommutedMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ",", "true", ",", "false", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ",", "dl", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{", "EVT", "NewVT", "=", "NewOp", ".", "getValueType", "(", ")", ";", "if", "(", "isMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}", "}", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering117", "Func": "NormalizeVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2361, "Length": 137, "Cover_Rate": 0.31065759637188206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", "||", "ST", "=="], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "isShifter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2362, "Length": 23, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "TokOp", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Token", ",", "NameLoc", ",", "NameLoc", ")", ";", "TokOp", "->", "Tok", ".", "Data", "=", "Token", ".", "data", "(", ")", ";", "TokOp", "->", "Tok", ".", "Length", "=", "Token", ".", "size"], "ground_truth": ["(", ")", ";"], "File": "Z80Operand", "Func": "CreateToken", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2363, "Length": 41, "Cover_Rate": 0.6612903225806451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "(", "uint8x16_t", ")", "(", "__a", "<"], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vcltq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2364, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitMask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec", ".", "getValueType", "(", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "VT", "==", "SrcVecVT", ".", "getScalarType", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isOnlyUserOf", "(", "SrcVec", ".", "getNode", "(", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "BitMask", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "const", "APInt", "&", "M", ")", "{", "return", "M", ".", "isNullValue", "(", ")", "||", "M", ".", "isAllOnesValue", "(", ")", ";", "}", ")", ")", "{", "unsigned", "NumElts", "=", "SrcVecVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Scale", "=", "SrcVecVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", "*", "Scale", ",", "SM_SentinelUndef", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Scale", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "continue", ";", "int", "VecIdx", "=", "Scale", "*", "Idx", "+", "i", ";", "ShuffleMask", "[", "VecIdx", "]", "=", "EltBits", "[", "i", "]", ".", "isNullValue", "(", ")", "?", "SM_SentinelZero", ":", "VecIdx", ";", "}", "if", "(", "SDValue", "Shuffle", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "SrcVec", "}", ",", "<NUM_LIT>", ",", "SrcVec", ",", "ShuffleMask", ",", "{", "}", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "false", ",", "true", ",", "true", ",", "DAG", ",", "Subtarget", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ","], "ground_truth": ["VT", ",", "Shuffle", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering194", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2365, "Length": 352, "Cover_Rate": 0.33911368015414256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMTargetMachine", "&", "TM", "=", "const_cast", "<", "LLVMTargetMachine", "&", ">", "(", "MF", "->", "getTarget", "(", ")", ")", ";", "<ISA_LIT>TargetMachine", "&", "nvTM", "=", "static_cast", "<", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "char", "*", "Sym", "=", "MFI", "->", "getImageHandleSymbol", "(", "Index", ")", ";", "std", "::", "string", "*", "SymNamePtr", "=", "nvTM", ".", "getManagedStrPool", "(", ")", "->", "getManagedString", "(", "Sym", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "*", "SymNamePtr"], "ground_truth": [")", ")", ")", ";"], "File": "NVPTXAsmPrinter15", "Func": "lowerImageHandleSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2366, "Length": 89, "Cover_Rate": 0.8640776699029126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", ">=", "cfun_frame_layout", ".", "f8_offset", ")", "next_fpr", "=", "i", ";", "}", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_fpr", "=", "cfun_save_high_fprs_p", "?", "FPR15_REGNUM", ":", "<NUM_LIT>", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "if", "(", "cfun_frame_layout", ".", "frame_size", ">", "<NUM_LIT>", ")", "{", "rtx", "frame_off", "=", "GEN_INT", "(", "-", "cfun_frame_layout", ".", "frame_size", ")", ";", "rtx", "real_frame_off", ";", "if", "(", "s390_stack_size", ")", "{", "HOST_WIDE_INT", "stack_guard", ";", "if", "(", "s390_stack_guard", ")", "stack_guard", "=", "s390_stack_guard", ";", "else", "{", "stack_guard", "=", "<NUM_LIT>", ";", "while", "(", "stack_guard", "<", "cfun_frame_layout", ".", "frame_size", ")", "stack_guard", "<<=", "<NUM_LIT>", ";", "}", "if", "(", "cfun_frame_layout", ".", "frame_size", ">=", "s390_stack_size", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "current_function_name", "(", ")", ",", "cfun_frame_layout", ".", "frame_size", ",", "s390_stack_size", ")", ";", "emit_insn", "(", "gen_trap", "(", ")", ")", ";", "}", "else", "{", "if", "(", "stack_guard", ">=", "s390_stack_size", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "current_function_name", "(", ")", ",", "cfun_frame_layout", ".", "frame_size", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "stack_check_mask", "=", "(", "(", "s390_stack_size", "-", "<NUM_LIT>", ")", "&", "~", "(", "stack_guard", "-", "<NUM_LIT>", ")", ")", ";", "rtx", "t", "=", "gen_rtx_AND", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "stack_check_mask", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_ctrapdi4", "(", "gen_rtx_EQ", "(", "VOIDmode", ",", "t", ",", "const0_rtx", ")", ",", "t", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "else", "emit_insn", "(", "gen_ctrapsi4", "(", "gen_rtx_EQ", "(", "VOIDmode", ",", "t", ",", "const0_rtx", ")", ",", "t", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "}", "}", "}", "if", "(", "s390_warn_framesize", ">", "<NUM_LIT>", "&&", "cfun_frame_layout", ".", "frame_size", ">=", "s390_warn_framesize", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "current_function_name", "(", ")", ",", "cfun_frame_layout", ".", "frame_size", ")", ";", "if", "(", "s390_warn_dynamicstack_p", "&&", "cfun", "->", "calls_alloca", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "current_function_name", "(", ")", ")", ";", "if", "(", "TARGET_BACKCHAIN", "||", "next_fpr", ")", "insn", "=", "emit_insn", "(", "gen_move_insn", "(", "temp_reg", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "DISP_IN_RANGE", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "{", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "frame_off", ")", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "}", "else", "{", "if", "(", "!", "CONST_OK_FOR_K", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "frame_off", "=", "force_const_mem", "(", "Pmode", ",", "frame_off", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "stack_pointer_rtx", ",", "frame_off", ")", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "s3904", "Func": "s390_emit_prologue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2367, "Length": 396, "Cover_Rate": 0.3639705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper"], "ground_truth": [")", "const", "{"], "File": "AMDGPURegisterBankInfo", "Func": "applyMappingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2368, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "tc_ab1b5e74", ":", "case", "<STR_LIT>", "::", "tc_b0f50e3c", ":", "case", "<STR_LIT>", "::", "tc_bd16579e", ":", "case", "<STR_LIT>", "::", "tc_c0cd91a8", ":", "case", "<STR_LIT>", "::", "tc_ca280e8b", ":", "case", "<STR_LIT>", "::", "tc_cd321066", ":", "case", "<STR_LIT>", "::", "tc_d95f4e98", ":", "case", "<STR_LIT>", "::", "tc_e17ce9ad", ":", "case", "<STR_LIT>", "::", "tc_f1240c08", ":", "case", "<STR_LIT>", "::", "tc_faab1248", ":", "return", "true", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "HexagonDepTimingClasses10", "Func": "is_TC2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2369, "Length": 58, "Cover_Rate": 0.3036649214659686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op32", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "return", "pseudoToMCOpcode", "(", "Op32", ")"], "ground_truth": ["!=", "-", "<NUM_LIT>", ";"], "File": "SIInstrInfo101", "Func": "hasVALU32BitEncoding", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2370, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "uint32_t", "FP32Denormals", "=", "ST", ".", "hasFP32Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "uint32_t", "FP64Denormals", "=", "ST", ".", "hasFP64Denormals", "("], "ground_truth": [")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2371, "Length": 40, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";", "legalizeOperands", "(", "Inst", ",", "MDT", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "SIInstrInfo111", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2372, "Length": 69, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftL64Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeVecShiftLImm", "(", "Inst", ",", "Imm", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARM64Disassembler", "Func": "DecodeVecShiftL64Imm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2373, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCAsmInfo", "(", "StringRef", "TT", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "BPFMCAsmInfo14", "Func": "BPFMCAsmInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2374, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumBytes", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "std", "::", "string", "msg", ";", "raw_string_ostream", "Msg", "(", "msg", ")", ";", "Msg", "<<", "<STR_LIT>", "<<", "NumBytes", ";", "llvm_report_error", "(", "Msg", ".", "str", "(", ")", ")", ";", "}", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")"], "ground_truth": [".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AlphaRegisterInfo5", "Func": "emitPrologue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2375, "Length": 175, "Cover_Rate": 0.33980582524271846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4v16qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x16_t", ")", "__builtin_aarch64_get_qregxiv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x16_t", ")", "__builtin_aarch64_get_qregxiv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x16_t", ")", "__builtin_aarch64_get_qregxiv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x16_t", ")", "__builtin_aarch64_get_qregxiv16qi"], "ground_truth": ["(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2376, "Length": 83, "Cover_Rate": 0.8469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", ")", "ra_size", "+=", "<NUM_LIT>", ";", "return", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "arg_pointer_rtx", ","], "ground_truth": ["GEN_INT", "(", "-", "ra_size", ")", ")", ")", ";"], "File": "msp430", "Func": "msp430_return_addr_rtx", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2377, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Term", ")", ";", "Cond", "=", "Builder", ".", "CreateNot", "(", "Cond", ")", ";", "Term", "->", "setCondition", "(", "Cond", ")"], "ground_truth": [";"], "File": "TVMLoopPrepare", "Func": "canonicalizeTerminator", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2378, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "SrcIdx", ";", "continue", ";", "}", "if", "(", "Op", ".", "isOff", "(", ")", ")", "{", "++", "SrcIdx", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "<ISA_LIT>Operand", "::", "ImmTyExpTgt", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]"], "ground_truth": ["=", "i", ";"], "File": "AMDGPUAsmParser22", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2379, "Length": 93, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDevice", "::", "isSupported", "(", "<STR_LIT>", "Mode", ")", "const", "{", "return", "getExecutionMode", "(", "Mode"], "ground_truth": [")", "!=", "<STR_LIT>", ";"], "File": "AMDILDevice", "Func": "isSupported", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2380, "Length": 18, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEB", "(", "const", "Target", "&"], "ground_truth": ["T", ",", "StringRef", "TT", ")", "{"], "File": "MipsAsmBackend66", "Func": "createMipsAsmBackendEB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2381, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "bpf_fib_lookup", "(", "void", "*", "ctx", ",", "struct", "bpf_fib_lookup", "*", "param", ",", "int", "plen", ","], "ground_truth": ["unsigned", "int", "flags", ")", "{"], "File": "bpf-helpers", "Func": "bpf_fib_lookup", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2382, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vrsrau_nv2si", "(", "(", "int32x2_t", ")", "__a"], "ground_truth": [",", "(", "int32x2_t", ")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vrsra_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2383, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "getRelaEntrySize", "(", ")", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "HexagonLDBackend", "Func": "getRelaEntrySize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2384, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2385, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout"], "ground_truth": ["(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "!", "RM", ".", "hasValue", "(", ")", "?", "Reloc", "::", "Static", ":", "*", "RM", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", "{"], "File": "CSKYTargetMachine7", "Func": "CSKYTargetMachine", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2386, "Length": 105, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB1", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flags", "=", "MO1", ".", "getTargetFlags", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO1", ".", "isGlobal", "(", ")", ")", "{", "MIB1", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "|", "<STR_LIT>", ")", ";", "MIB2", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO1", ".", "isSymbol", "(", ")", ")", "{", "MIB1", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "|", "<STR_LIT>", ")", ";", "MIB2", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MO1", ".", "isCPI", "(", ")", "&&", "<STR_LIT>", ")", ";", "MIB1", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "|", "<STR_LIT>", ")", ";", "MIB2", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "}", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64ExpandPseudoInsts56", "Func": "expandMI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2387, "Length": 459, "Cover_Rate": 0.3501144164759725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mul", ";", "SDValue", "Other", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Mul", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Other", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Mul", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Other", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LL", ",", "RL", ",", "AddendL", ",", "AddendH", ";", "LL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "RL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "AddendL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "AddendH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "LHSSB", "=", "DAG", ".", "ComputeNumSignBits", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "RHSSB", "=", "DAG", ".", "ComputeNumSignBits", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ")", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AddendH", ",", "AddendL", ",", "LL", ",", "RL", ")", ";", "SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "LHSSB", ">", "<NUM_LIT>", "&&", "RHSSB", ">", "<NUM_LIT>", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AddendH", ",", "AddendL", ",", "LL", ",", "RL", ")", ";", "SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "TryExpandADDWithMul", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2388, "Length": 405, "Cover_Rate": 0.5818965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ","], "ground_truth": ["MCObjectWriter", "*", "OW", ")", "const", "{"], "File": "Z80AsmBackend", "Func": "writeNopData", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2389, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BranchRelaxation", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "TII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "scanFunction", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "relaxBranchInstructions", "(", ")", ")", "MadeChange", "=", "true", ";", "verify", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BlockInfo", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "AArch64BranchRelaxation1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2390, "Length": 107, "Cover_Rate": 0.8492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaesimcq_u8", "(", "uint8x16_t", "__data", ")", "{", "return", "__builtin_arm_crypto_aesimc", "(", "__data"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vaesimcq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2391, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "perm2", "[", "<NUM_LIT>", "]", ";", "rtx", "temp", ";", "bool", "ok", ";", "if", "(", "!", "d", "->", "one_operand_p", ")", "return", "false", ";", "elt", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "elt", ")", "return", "false", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "E_V2SImode", ":", "case", "E_V2SFmode", ":", "perm2", "[", "<NUM_LIT>", "]", "=", "elt", ";", "perm2", "[", "<NUM_LIT>", "]", "=", "elt", "+", "<NUM_LIT>", ";", "ok", "=", "expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op0", ","], "ground_truth": ["perm2", ",", "<NUM_LIT>", ")", ";"], "File": "ia64", "Func": "expand_vec_perm_broadcast", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2392, "Length": 109, "Cover_Rate": 0.49321266968325794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emit_soft_tfmode_unop", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "operands", ")", "{", "const", "char", "*", "func", ";", "gcc_assert", "(", "code", "=="], "ground_truth": ["SQRT", ")", ";"], "File": "sparc", "Func": "emit_soft_tfmode_unop", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2393, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_insn", "(", "gen_gpr_save", "(", "GEN_INT", "(", "mask", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "}", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", "=", "MIN", "(", "size", ",", "riscv_first_stack_step", "(", "frame", ")", ")", ";", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "size", "-=", "step1", ";", "riscv_for_each_saved_reg", "(", "size", ",", "riscv_save_reg", ")", ";", "}", "frame", "->", "mask", "=", "mask"], "ground_truth": [";"], "File": "riscv2", "Func": "riscv_expand_prologue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2394, "Length": 99, "Cover_Rate": 0.31629392971246006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL_V2I64", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerOperation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2395, "Length": 279, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtmq_sv4si", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcvtmq_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2396, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addFastRegAlloc", "("], "ground_truth": ["RegAllocPass", ")", ";"], "File": "PTXTargetMachine2", "Func": "addOptimizedRegAlloc", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2397, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm0_65535", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")"], "ground_truth": [";"], "File": "ARM64AsmParser", "Func": "isImm0_65535", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2398, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterDCInstrSema", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>DCInstrSema", ")", ";", "TargetRegistry", "::", "RegisterDCRegisterSema", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>DCRegisterSema"], "ground_truth": [")", ";"], "File": "X86DCInfo (2)", "Func": "LLVMInitializeX86TargetDC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2399, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vabsq_f32", "(", "__a", ")", "<"], "ground_truth": ["vabsq_f32", "(", "__b", ")", ";"], "File": "arm", "Func": "neon2_vcaltq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2400, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbicq_u64", "(", "uint64x2_t", "__a", ",", "uint64x2_t", "__b", ")", "{", "return", "__a", "&", "~"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vbicq_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2401, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "VTBLMask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode"], "ground_truth": ["(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "VTBLMask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2402, "Length": 128, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Patterns", ".", "push_back", "(", "Pattern", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "typedef", "MachineCombinerPattern", "MCP", ";", "switch", "(", "Root", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Found", "=", "Match", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULv2i32_indexed_OP1", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULv2i32_indexed_OP2", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Found", "=", "Match", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULv2i64_indexed_OP1", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULv2i64_indexed_OP2", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Found", "=", "Match", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULv4i16_indexed_OP1", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["MCP", "::", "FMULv4i16_indexed_OP2", ")", ";"], "File": "AArch64InstrInfo123", "Func": "getFMULPatterns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2403, "Length": 125, "Cover_Rate": 0.3561253561253561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "create<ISA_LIT>A53Fix835769", "(", ")", ")", ";", "if", "(", "EnableBranchTargets", ")", "addPass", "(", "create<ISA_LIT>BranchTargetsPass", "(", ")", ")", ";", "if", "(", "BranchRelaxation", ")", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "addPass", "(", "createCFGuardLongjmpPass", "("], "ground_truth": [")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2404, "Length": 73, "Cover_Rate": 0.5177304964539007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "type_suffix_index", "find_type_suffix_for_scalar_type", "(", "const_tree", "type", ")", "{", "for", "(", "unsigned", "int", "suffix_i", "=", "<NUM_LIT>", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "if", "(", "!", "type_suffixes", "[", "suffix_i", "]", ".", "bool_p", ")", "{", "vector_type_index", "vector_i", "=", "type_suffixes", "[", "suffix_i", "]", ".", "vector_type", ";", "if", "(", "matches_type_p", "(", "scalar_types", "[", "vector_i", "]", ",", "type", ")", ")", "return", "type_suffix_index", "(", "suffix_i", ")", ";", "}", "return", "NUM_TYPE_SUFFIXES"], "ground_truth": [";"], "File": "aarch64-sve-builtins", "Func": "find_type_suffix_for_scalar_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2405, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CFGOptimizer", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "QTM", "(", "TM", ")", ",", "QST", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{", "initialize<ISA_LIT>CFGOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonCFGOptimizer16", "Func": "HexagonCFGOptimizer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2406, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "canPadBranches", "(", "MCObjectStreamer", "&", "OS", ")", "const", "{", "if", "(", "!", "OS", ".", "getAllowAutoPadding", "(", ")", ")", "return", "false", ";", "assert", "(", "allowAutoPadding", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "OS", ".", "getCurrentSectionOnly", "(", ")", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", "false", ";", "if", "(", "OS", ".", "getAssembler", "(", ")", "."], "ground_truth": ["isBundlingEnabled", "(", ")", ")", "return", "false", ";"], "File": "X86AsmBackend", "Func": "canPadBranches", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2407, "Length": 67, "Cover_Rate": 0.6907216494845361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcClass", "==", "RClass"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "isRClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2408, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectSize", "(", "FrameIdx", ")", ">=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">="], "ground_truth": ["Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";"], "File": "X86InstrInfo136", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2409, "Length": 81, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedCPURegs", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedCPURegs", "[", "I", "]", ")", ";", "return"], "ground_truth": ["Reserved", ";"], "File": "SICRegisterInfo", "Func": "getReservedRegs", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2410, "Length": 43, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Imm", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ">", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "Imm", "=", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "vecelem", "[", "Imm", "%", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "Imm", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ">", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "Imm", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ">", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "Imm", "=", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "vecelem", "[", "Imm", "%"], "ground_truth": ["<NUM_LIT>", "]", ";"], "File": "NVPTXAsmPrinter", "Func": "printVecModifiedImmediate", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2411, "Length": 152, "Cover_Rate": 0.5390070921985816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "return", "new", "<ISA_LIT>_64MachoTargetObjectFile", "(", ")", ";", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSLinux", "(", ")", ")", "return", "new", "<ISA_LIT>LinuxTargetObjectFile", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2412, "Length": 48, "Cover_Rate": 0.4485981308411215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "m32c_function_arg", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "rtx", "rv", "=", "NULL_RTX", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ca", "->", "parm_num", ",", "mode_name", "[", "arg", ".", "mode", "]", ",", "arg", ".", "named", ")", ";", "debug_tree", "(", "arg", ".", "type", ")", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "if", "(", "ca", "->", "force_mem", "||", "!", "arg", ".", "named", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ca", "->", "force_mem", ",", "arg", ".", "named", ")", ";", "return", "NULL_RTX", ";", "}", "if", "(", "arg", ".", "type", "&&", "INTEGRAL_TYPE_P", "(", "arg", ".", "type", ")", "&&", "POINTER_TYPE_P", "(", "arg", ".", "type", ")", ")", "return", "NULL_RTX", ";", "if", "(", "arg", ".", "aggregate_type_p", "(", ")", ")", "return", "NULL_RTX", ";", "switch", "(", "ca", "->", "parm_num", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "==", "<NUM_LIT>", ")", "rv", "=", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "TARGET_A16", "?", "R1_REGNO", ":", "R0_REGNO", ")", ";", "break", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "m32c", "Func": "m32c_function_arg", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2413, "Length": 185, "Cover_Rate": 0.8371040723981901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getAddrMode2OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2414, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "(", "<NUM_LIT>", "+", "h8300_constant_length", "(", "offset", ")", "+", "h8300_classify_operand", "(", "src", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "REG_P", "(", "dest", ")", "||", "!", "REG_P", "(", "src", ")", "||", "REGNO", "(", "src", ")", "!=", "REGNO", "(", "dest", ")", ")", "size", "+=", "<NUM_LIT>", ";", "return"], "ground_truth": ["size", ";"], "File": "h8300", "Func": "h8300_mova_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2415, "Length": 57, "Cover_Rate": 0.7402597402597403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "StackSize", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ","], "ground_truth": ["dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "StackSize", ")", ";"], "File": "Mips16FrameLowering28", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2416, "Length": 112, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";", "if", "(", "flags", "&", "CP_PREFETCH_MEMORY"], "ground_truth": [")", "return", "true", ";"], "File": "aarch64-sve-builtins", "Func": "modifies_global_state_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2417, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "I", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "MachineInstrBuilder", "MIB", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "LOADOpc", ")", ",", "AccPhyReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "MachineBasicBlock", "*", "origMainMBB", "=", "mainMBB", ";", "mainMBB", "->", "addLiveIn", "(", "AccPhyReg", ")", ";", "unsigned", "AccReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "AccReg", ")", ".", "addReg", "(", "AccPhyReg", ")", ";", "unsigned", "t1", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ARITHOpc", "=", "getNonAtomicOpcode", "(", "Opc", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "ARITHOpc", ")", ",", "t1", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "AccReg", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "t2", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "NOTOpc", ";", "unsigned", "ANDOpc", "=", "getNonAtomicOpcodeWithExtraOpc", "(", "Opc", ",", "NOTOpc", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "ANDOpc", ")", ",", "t2", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "AccReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "NOTOpc", ")", ",", "t1", ")", ".", "addReg", "(", "t2", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "CMPOpc", ";", "unsigned", "CMOVOpc", "=", "getNonAtomicOpcodeWithExtraOpc", "(", "Opc", ",", "CMPOpc", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "AccReg", ")", ";", "if", "(", "Subtarget", "->", "hasCMov"], "ground_truth": ["(", ")", ")", "{"], "File": "X86ISelLowering121", "Func": "EmitAtomicLoadArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2418, "Length": 453, "Cover_Rate": 0.3522550544323484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_permutex2var_ph", "(", "__m512h", "__A", ",", "__m512i", "__I", ",", "__m512h", "__B", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vpermi2varhi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__I", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_permutex2var_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2419, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CountLeadingOnes_64", "(", "Chunk", ")", "+", "countTrailingZeros", "(", "Chunk", ")"], "ground_truth": [")", "==", "<NUM_LIT>", ";"], "File": "ARM64ExpandPseudoInsts", "Func": "isStartChunk", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2420, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getMinimumVF", "(", "unsigned", "ElemWidth", ")", "const", "{", "return", "(", "<NUM_LIT>", "*", "ST", ".", "getVectorLength"], "ground_truth": ["(", ")", ")", "/", "ElemWidth", ";"], "File": "HexagonTargetTransformInfo", "Func": "getMinimumVF", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2421, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getMemEncodingMMImm4Lsl1", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ","], "ground_truth": ["STI", ")", ">>", "<NUM_LIT>", ";"], "File": "MipsMCCodeEmitter31", "Func": "getMemEncodingMMImm4Lsl1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2422, "Length": 82, "Cover_Rate": 0.8631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "state", ".", "insns_left", "!=", "state", ".", "issue_rate", "&&", "!", "CALL_P", "(", "subinsn", ")", ")", "{", "if", "(", "subinsn", "==", "SEQ_BEGIN", "(", "insn", ")", "&&", "aligned_p", ")", "{", "gcc_assert", "(", "last2", ")", ";", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "last2", ")", ";", "aligned_p", "=", "false", ";", "}", "else", "if", "(", "subinsn", "!=", "SEQ_BEGIN", "(", "insn", ")", "&&", "!", "aligned_p", ")", "{", "gcc_assert", "(", "last", ")", ";", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "last", ")", ";", "aligned_p", "=", "true", ";", "}", "}", "mips_sim_issue_insn", "(", "&", "state", ",", "subinsn", ")", ";", "}", "mips_sim_finish_insn", "(", "&", "state", ",", "insn", ")", ";", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "length", ">", "<NUM_LIT>", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "SEQ_BEGIN", "(", "insn", ")", ")", "&&", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", "||", "length", ">=", "<NUM_LIT>", ")", ")", "{", "next", "=", "emit_insn_after", "(", "gen_align", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "insn", ")", ";", "next", "=", "NEXT_INSN", "(", "next", ")", ";", "mips_sim_next_cycle", "(", "&", "state", ")", ";", "aligned_p", "=", "true", ";", "}", "else", "if", "(", "length", "&", "<NUM_LIT>", ")", "aligned_p", "=", "!", "aligned_p", ";", "last2", "=", "last", ";", "last", "=", "insn", ";", "}", "if", "(", "LABEL_P", "(", "insn", ")", "&&", "label_to_alignment", "(", "insn", ")"], "ground_truth": [">=", "<NUM_LIT>", ")", "aligned_p", "=", "true", ";"], "File": "mips4", "Func": "vr4130_align_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2423, "Length": 209, "Cover_Rate": 0.6147058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", "*", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Rm", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2424, "Length": 210, "Cover_Rate": 0.7023411371237458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "length", ")", ")", "{", "if", "(", "INTVAL", "(", "length", ")", "<=", "MIPS_MAX_MOVE_BYTES_STRAIGHT", ")", "{", "mips_block_move_straight", "(", "dest", ",", "src", ",", "INTVAL", "(", "length", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "optimize", ")", "{", "mips_block_move_loop", "(", "dest", ",", "src", ",", "INTVAL", "(", "length", ")", ",", "MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER", ")", ";", "return", "true", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "mips", "Func": "mips_expand_block_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2425, "Length": 62, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "*", "find_mult_constants_used", "(", "int", "multiplier", ")", "{", "return", "(", "int", "*", ")", "bsearch", "(", "&", "multiplier", ",", "multiply_constants_used", ",", "num_mult_constants_used", ",", "sizeof", "multiply_constants_used"], "ground_truth": ["[", "<NUM_LIT>", "]", ",", "compare_constants", ")", ";"], "File": "gen-mul-tables", "Func": "find_mult_constants_used", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2426, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s6_0ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "HexagonDepDecoders1", "Func": "s6_0ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2427, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "reg_class", "ret", "=", "rs6000_preferred_reload_class", "(", "x", ",", "rclass", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "reg_class_names", "[", "ret", "]", ",", "reg_class_names", "[", "rclass", "]", ",", "GET_MODE_NAME", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "debug_rtx", "(", "x", ")"], "ground_truth": [";"], "File": "rs6000", "Func": "rs6000_debug_preferred_reload_class", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2428, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OTy", "=", "GetRootType", "(", "OTy", ")", ";", "gep_type_iterator", "IdxTyItr", "=", "gep_type_begin", "(", "GI", ")", ";", "assert", "(", "OTy", "==", "IdxTyItr", ".", "getIndexedType", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "getTyIndexInFlattenedType_core", "(", "Func", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "APInt", "(", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ",", "GI", ",", "AccessMemFormFlatStruct", ")", ";"], "File": "JVMCompositeHandler", "Func": "getTyIndexInFlattenedType", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2429, "Length": 52, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "else", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering109", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2430, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReverseIter", "Filler", ";", "RegDU", ".", "init", "(", "Slot", ")", ";", "MachineBasicBlock", "::", "iterator", "SlotI", "=", "Slot", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "++", "SlotI", ".", "getReverse", "(", ")", ",", "MBB", ".", "rend", "(", ")", ",", "RegDU", ",", "MemDU", ",", "Slot", ",", "Filler", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_TYPE", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsDelaySlotFiller12", "Func": "searchBackward", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2431, "Length": 58, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "selectWritelane", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectDivScale", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectIntrinsicIcmp", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectBallot", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectRelocConstant", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectGroupStaticSize", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectReturnAddress", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AMDGPUInstructionSelector16", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2432, "Length": 134, "Cover_Rate": 0.35733333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "T", "=", "nullptr", ";", "if", "(", "match", "(", "ShouldXoredV", ",", "m_Xor", "(", "m_Value", "(", "Y", ")", ",", "m_Value", "(", "Z", ")", ")", ")", ")", "{", "if", "(", "ShouldSameV", "==", "Y", ")", "T", "=", "Z", ";", "else", "if", "(", "ShouldSameV", "==", "Z", ")", "T", "=", "Y", ";", "else", "return", "false", ";", "R", "=", "ShouldSameV", ";", "}", "else", "if", "(", "match", "(", "ShouldSameV", ",", "m_Zero", "(", ")", ")", ")", "{", "if", "(", "!", "SelI", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "T", "=", "ShouldXoredV", ";", "Value", "*", "U", "=", "*", "SelI", "->", "user_begin", "(", ")", ";", "if", "(", "!", "match", "(", "U", ",", "m_Xor", "(", "m_Specific", "(", "SelI", ")", ",", "m_Value", "(", "R", ")", ")", ")", "&&", "!", "match", "(", "U", ",", "m_Xor", "(", "m_Value", "(", "R", ")", ",", "m_Specific", "(", "SelI", ")", ")", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "T", ",", "m_Shl", "(", "m_Value", "(", "Q", ")", ",", "m_Specific", "(", "CIV", ")", ")", ")", "&&", "!", "match", "(", "T", ",", "m_Shl", "(", "m_ZExt", "(", "m_Value", "(", "Q"], "ground_truth": [")", ")", ",", "m_ZExt", "(", "m_Specific", "(", "CIV", ")", ")", ")", ")", ")", "return", "false", ";"], "File": "HexagonLoopIdiomRecognition", "Func": "matchLeftShift", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2433, "Length": 194, "Cover_Rate": 0.3508137432188065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSimm4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Value", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>"], "ground_truth": [">", "(", "Value", ")", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeSimm4", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2434, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "EVT", "MaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "combineBitcastvxi1", "(", "DAG", ",", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ",", "dl", ",", "Subtarget", ")", ";", "if", "(", "Mask", ")", "{", "APInt", "AllBits", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "AllBits", ",", "dl", ",", "MaskVT", ")", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitMask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec", ".", "getValueType", "(", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "VT", "==", "SrcVecVT", ".", "getScalarType", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isOnlyUserOf", "(", "SrcVec", ".", "getNode", "(", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "BitMask", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "APInt", "M", ")", "{", "return", "M", ".", "isNullValue", "(", ")", "||", "M", ".", "isAllOnesValue", "(", ")", ";", "}", ")", ")", "{", "unsigned", "NumElts", "=", "SrcVecVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Scale", "=", "SrcVecVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", "*", "Scale", ","], "ground_truth": ["SM_SentinelUndef", ")", ";"], "File": "X86ISelLowering108", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2435, "Length": 448, "Cover_Rate": 0.4843243243243243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "abi_v4_pass_in_fpr", "(", "mode", ",", "named", ")", ")", "{", "if", "(", "mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "if", "(", "cum", "->", "fregno", "+", "(", "FLOAT128_2REG_P", "(", "mode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<=", "FP_ARG_V4_MAX_REG", ")", "cum", "->", "fregno", "+=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "else", "{", "cum", "->", "fregno", "=", "FP_ARG_V4_MAX_REG", "+", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DFmode", "||", "FLOAT128_IBM_P", "(", "mode", ")", "||", "mode", "==", "DDmode", "||", "mode", "==", "TDmode", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "{", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "n_words", ";", "}", "cum", "->", "sysv_gregno", "=", "gregno", "+", "n_words", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum", "->", "fregno", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "cum", "->", "sysv_gregno", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "start_words", "=", "cum", "->", "words", ";", "int", "align_words", "=", "rs6000_parm_start", "(", "mode", ",", "type", ",", "start_words", ")", ";", "cum", "->", "words", "=", "align_words", "+", "n_words", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "elt_mode", ")", "&&", "TARGET_HARD_FLOAT", ")", "{", "if", "(", "elt_mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "cum", "->", "fregno", "+=", "n_elts", "*", "(", "(", "GET_MODE_SIZE", "(", "elt_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum"], "ground_truth": ["->", "fregno", ")", ";"], "File": "rs60007", "Func": "rs6000_function_arg_advance_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2436, "Length": 369, "Cover_Rate": 0.4122905027932961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", "ATTRIBUTE_UNUSED", ")", "{", "return", "DW_EH_PE_absptr"], "ground_truth": [";"], "File": "mmix", "Func": "mmix_asm_preferred_eh_data_format", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2437, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tmp", ",", "copy_rtx", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")"], "ground_truth": [")", ")", ";"], "File": "s390", "Func": "s390_legitimize_cs_operand", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2438, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVTypeIOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVType", "(", ")"], "ground_truth": [")", ")", ";"], "File": "RISCVAsmParser1", "Func": "addVTypeIOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2439, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isDotNewInst", "(", "const", "MachineInstr", "*", "MI"], "ground_truth": [")", "const", "{"], "File": "HexagonInstrInfo", "Func": "isDotNewInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2440, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerMASSVEntries", "::", "lowerMASSVCall", "(", "CallInst", "*", "CI", ",", "Function", "&", "Func", ",", "Module", "&", "M", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "CI", "->", "use_empty", "(", ")", ")", "return", "false", ";", "std", "::", "string", "MASSVEntryName", "=", "createMASSVFuncName", "(", "Func", ",", "Subtarget", ")", ";", "FunctionCallee", "FCache", "=", "M", ".", "getOrInsertFunction", "(", "MASSVEntryName", ",", "Func", ".", "getFunctionType", "(", ")", ",", "Func", ".", "getAttributes", "(", ")", ")", ";", "CI", "->", "setCalledFunction", "(", "FCache"], "ground_truth": [")", ";"], "File": "PPCLowerMASSVEntries7", "Func": "lowerMASSVCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2441, "Length": 75, "Cover_Rate": 0.9493670886075949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "if", "(", "processBlock", "(", "B", ")", ")", "Changed"], "ground_truth": ["=", "true", ";"], "File": "PPCTLSDynamicCall", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2442, "Length": 81, "Cover_Rate": 0.9418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser43", "Func": "ParseParenSuffix", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2443, "Length": 115, "Cover_Rate": 0.6686046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "isMisaligned128StoreSlow", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "Store", "&&", "LT", ".", "second", ".", "is128BitVector", "(", ")", "&&", "(", "!", "Alignment", "||", "*", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "int", "AmortizationCost", "=", "<NUM_LIT>", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", "*", "AmortizationCost", ";", "}", "if", "(", "useNeonVector", "(", "Ty", ")", "&&", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "ProfitableNumElements", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Store", ")", "ProfitableNumElements", "=", "<NUM_LIT>", ";", "else", "ProfitableNumElements", "=", "<NUM_LIT>", ";", "if", "(", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")"], "ground_truth": ["<", "ProfitableNumElements", ")", "{"], "File": "AArch64TargetTransformInfo27", "Func": "getMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2444, "Length": 114, "Cover_Rate": 0.4470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "if", "(", "SDValue", "SatValue", "=", "LowerSaturatingConditional", "(", "Op", ",", "DAG", ")", ")", "return", "SatValue", ";", "SDValue", "LowerSatConstant", ";", "SDValue", "SatValue", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "Subtarget", "->", "hasV8_1MMainlineOps", "(", ")", "&&", "CFVal", "&&", "CTVal", "&&", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "TVal", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "FVal", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "TVal", "==", "~", "FVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", "==", "~", "FVal", "+", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", "+", "<NUM_LIT>", "==", "FVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", "==", "FVal", "+", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "if", "("], "ground_truth": ["Opcode", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2445, "Length": 399, "Cover_Rate": 0.340153452685422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "usingDefaultRegAlloc", "(", ")", ")", "report_fatal_error", "(", "RegAllocOptNotSupportedMessage", ")", ";", "addPass", "(", "createSGPRAllocPass", "("], "ground_truth": ["false", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegAssignAndRewriteFast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2446, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "CallingConv", "::", "ID", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>Z80MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>Z80MachineFunctionInfo", ">", "(", ")", ";", "int", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", "-", "AFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "const", "<ISA_LIT>Z80Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Z80Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>Z80InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "FrameSize", ")", "{", "return", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "int", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "break", ";", "}", "--", "MBBI", ";", "}", "while", "(", "FrameSize", "!=", "<NUM_LIT>", ")", "{", "int", "ToAdd", "=", "std", "::", "min", "(", "<NUM_LIT>", ",", "FrameSize", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ToAdd"], "ground_truth": [")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "GBZ80FrameLowering", "Func": "emitEpilogue", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2447, "Length": 244, "Cover_Rate": 0.9138576779026217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this"], "ground_truth": [";"], "File": "LanaiSubtarget", "Func": "initializeSubtargetDependencies", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2448, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Shift", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Shift", "<=", "<NUM_LIT>", ")", "return", ";", "Shift", "-=", "<NUM_LIT>", ";", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Shift", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "MipsMCCodeEmitter70", "Func": "LowerLargeShift", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2449, "Length": 112, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "EmitAlignment", "(", "std", "::", "max", "(", "MF", "->", "getAlignment", "(", ")", ",", "MIPS_NACL_BUNDLE_ALIGN", ")", ")", ";", "if", "(", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "TS", ".", "emitDirectiveSetMicro<ISA_LIT>", "(", ")", ";", "else", "TS", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", ";", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "TS", ".", "emitDirectiveSet<ISA_LIT>16", "(", ")", ";", "else", "TS", ".", "emitDirectiveSetNo<ISA_LIT>16", "(", ")", ";", "TS", ".", "emitDirectiveEnt", "(", "*", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitLabel", "("], "ground_truth": ["CurrentFnSym", ")", ";"], "File": "MipsAsmPrinter20", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2450, "Length": 89, "Cover_Rate": 0.9175257731958762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vctp32q_mhi", "(", "__a", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vctp32q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2451, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "ResNode", ";", "ConstantPoolSDNode", "*", "N", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "Constant", "*", "C", "=", "N", "->", "getConstVal", "(", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "<STR_LIT>", ",", "N", "->", "getAlignment", "(", ")", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CP", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CP", ")", ";", "ResNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["HiPart", ",", "Lo", ")", ";"], "File": "MipsISelLowering35", "Func": "LowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2452, "Length": 114, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f", "(", "MI", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addImm", "(", "SREG_ADDR", ")", ".", "addReg", "(", "SCRATCH_REGISTER", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AVRExpandPseudoInsts1", "Func": "expandAtomic", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2453, "Length": 33, "Cover_Rate": 0.33, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MRI", "->", "getSubReg", "(", "QReg", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getDRegFromQReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2454, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "Chain", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i"], "ground_truth": [",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2455, "Length": 95, "Cover_Rate": 0.510752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrnq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2456, "Length": 140, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "updateEntryPaths", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "SaveB", ")", "const", "{", "SetVector", "<", "unsigned", ">", "Worklist", ";", "MachineBasicBlock", "&", "EntryB", "=", "MF", ".", "front", "(", ")", ";", "Worklist", ".", "insert", "(", "EntryB", ".", "getNumber", "(", ")", ")", ";", "unsigned", "SaveN", "=", "SaveB", ".", "getNumber", "(", ")", ";", "auto", "&", "CSI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Worklist", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "BN", "=", "Worklist", "[", "i", "]", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MF", ".", "getBlockNumbered", "(", "BN", ")", ";", "for", "(", "auto", "&", "R", ":", "CSI", ")", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "R", ".", "getReg", "(", ")", ")", ")", "MBB", ".", "addLiveIn", "(", "R", ".", "getReg", "(", ")", ")", ";", "if", "(", "BN", "!=", "SaveN", ")", "for", "(", "auto", "&", "SB", ":", "MBB", ".", "successors", "(", ")", ")", "Worklist", "."], "ground_truth": ["insert", "(", "SB", "->", "getNumber", "(", ")", ")", ";"], "File": "HexagonFrameLowering10", "Func": "updateEntryPaths", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2457, "Length": 166, "Cover_Rate": 0.9880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "SystemZFrameLowering10", "Func": "hasReservedCallFrame", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2458, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "else", "builtin_define", "(", "<STR_LIT>", ")", ";", "{", "const", "char", "*", "version_code", ";", "char", "*", "kernel_version_code", ";", "switch", "(", "bpf_kernel", ")", "{", "case", "LINUX_V4_0", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_1", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_2", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_3", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_4", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_5", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_6", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_7", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_8", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_9", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_10", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_11", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_12", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_13", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_14", ":", "version_code", "=", "<STR_LIT>", ";", "break", ";", "case", "LINUX_V4_15", ":", "version_code", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "bpf", "Func": "bpf_target_macros", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2459, "Length": 179, "Cover_Rate": 0.6258741258741258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI"], "ground_truth": [",", "CPU", ")", ";"], "File": "AAPELFObjectWriter", "Func": "createAAPELFObjectWriter", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2460, "Length": 13, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E"], "ground_truth": ["=", "MBB", ".", "end", "(", ")", ";"], "File": "SIInsertWaits18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2461, "Length": 106, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "("], "ground_truth": ["op2", ")", ",", "SImode", ")", ";"], "File": "tilepro", "Func": "tilepro_expand_mulsi", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2462, "Length": 21, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "opCanUseLiteralConstant", "(", "unsigned", "OpType", ")", "const", "{", "return", "OpType", ">=", "<STR_LIT>", "&&"], "ground_truth": ["OpType", "<=", "<STR_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2463, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedModel", "(", "SM", ")", ",", "TotalPackets", "(", "<NUM_LIT>", ")", "{", "ResourcesModel", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "CreateTargetScheduleState", "(", "&", "TM", ","], "ground_truth": ["nullptr", ")", ";"], "File": "HexagonMachineScheduler18", "Func": "VLIWResourceModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2464, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regY", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "Mips16InstrInfo12", "Func": "ExpandFEXT_CCRX16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2465, "Length": 42, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "++", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "MI"], "ground_truth": ["=", "*", "I", ";"], "File": "X86FloatingPoint15", "Func": "getNextFPInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2466, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MIB", ".", "buildNot", "(", "DstTy", ",", "FCmp", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", ";", "case", "<STR_LIT>", ":", "return", "[", "LHS", ",", "RHS", ",", "IsZero", ",", "DstTy", "]", "(", "MachineIRBuilder", "&", "MIB", ")", "{", "return", "IsZero", "?", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstTy", "}", ",", "{", "RHS", ","], "ground_truth": ["LHS", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "getVectorFCMP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2467, "Length": 279, "Cover_Rate": 0.5334608030592735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EFuncId", "getId", "(", ")", "const", "{", "return", "Impl", "->", "getId", "("], "ground_truth": [")", ";"], "File": "AMDGPULibFunc (2)", "Func": "getId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2468, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vpermilvarpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8di", ")", "__C", ",", "(", "__v8df", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_permutevar_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2469, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RCW", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RCW", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")"], "ground_truth": ["return", ";"], "File": "RISCVISelLowering16", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2470, "Length": 282, "Cover_Rate": 0.6861313868613139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "(", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ")", ";", "else", "return", "nullptr"], "ground_truth": [";"], "File": "HexagonAsmPrinter32", "Func": "createHexagonMCInstPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2471, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Add", "-", "Imm", ")", ")", ";"], "File": "AArch64Disassembler24", "Func": "DecodeVecShiftRImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2472, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "assert", "(", "dag", "->", "hasVRegLiveness", "(", ")", "&&", "<STR_LIT>", ")", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMILive", "*", ">", "(", "dag", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", "->", "TRI", ")", ";", "VLIW5", "=", "!", "ST", ".", "hasCaymanISA", "(", ")", ";", "MRI", "=", "&", "DAG", "->", "MRI", ";", "CurInstKind", "=", "IDOther", ";", "CurEmitted", "=", "<NUM_LIT>", ";", "OccupiedSlotsMask", "=", "<NUM_LIT>", ";", "InstKindLimit", "[", "IDAlu", "]", "=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";", "InstKindLimit", "[", "IDOther", "]", "=", "<NUM_LIT>", ";", "InstKindLimit", "[", "IDFetch", "]", "=", "ST", ".", "getTexVTXClauseSize"], "ground_truth": ["(", ")", ";"], "File": "R600MachineScheduler10", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2473, "Length": 133, "Cover_Rate": 0.9366197183098591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BaseOp", ".", "isReg", "(", ")", "||", "BaseOp", ".", "getReg", "(", ")", "!=", "AddDefR", ")", "return", "false", ";", "MachineOperand", "OffsetOp", "=", "MID", ".", "mayLoad", "(", ")", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OffsetOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "newOffset", "=", "OffsetOp", ".", "getImm", "(", ")", "+", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isValidOffset", "(", "MI", ",", "newOffset", ")", ")", "return", "false", ";", "Register", "BaseReg", "=", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isSafeToExtLR", "(", "AddSN", ",", "AddMI", ",", "BaseReg", ",", "UNodeList", ")", ")", "return", "false", ";", "}", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UseN", "=", "*", "I", ";", "assert", "(", "!", "(", "UseN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "OwnerN", "=", "UseN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "UseMI", "=", "OwnerN", ".", "Addr", "->", "getCode", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UseMI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";", "Changed", "|=", "updateAddUses", "(", "AddMI", ","], "ground_truth": ["UseMI", ")", ";"], "File": "HexagonOptAddrMode11", "Func": "processAddUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2474, "Length": 246, "Cover_Rate": 0.5603644646924829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDPtr", "=", "dyn_cast", "<", "MDNode", ">", "(", "LoopMD", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "MDPtr", ")", "continue", ";", "MDString", "*", "S", "=", "dyn_cast", "<", "MDString", ">", "(", "MDPtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "S", ")", "continue", ";", "if", "(", "S", "->", "getString", "(", ")", ".", "equals", "(", "<STR_LIT>", ")", ")", "{", "assert", "(", "MDPtr", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Count", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "MDPtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "assert", "(", "Count", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "Count", ";", "}", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "TPCIndexSpaceGen", "Func": "getLoopUnrollCount", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2475, "Length": 112, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "MipsCodeEmitter21", "Func": "getJumpTargetOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2476, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V0VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "V0EltVT", "=", "V0VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "V0EltVT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "V0EltSize", "=", "V0EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "V0EltSize", "<=", "EltSize", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "(", "V0EltSize", "%", "EltSize", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "V0Opc", "=", "V0", ".", "getOpcode", "(", ")", ";", "const", "unsigned", "Scale", "="], "ground_truth": ["V0EltSize", "/", "EltSize", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsTruncBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2477, "Length": 109, "Cover_Rate": 0.3824561403508772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal"], "ground_truth": ["(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering60", "Func": "LowerCCCCallTo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2478, "Length": 311, "Cover_Rate": 0.4018087855297158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ","], "ground_truth": ["Fixups", ",", "STI", ")", "-", "<NUM_LIT>", ";"], "File": "MipsMCCodeEmitter31", "Func": "getLSAImmEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2479, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getMinVectorRegisterBitWidth"], "ground_truth": ["(", ")", "const", "{"], "File": "NyuziTargetTransformInfo", "Func": "getMinVectorRegisterBitWidth", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2480, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "notLoop", "=", "true", ";", "if", "(", "std", "::", "find", "(", "BBlist", ".", "begin", "(", ")", ",", "BBlist", ".", "end", "(", ")", ",", "BB", ")", "!=", "BBlist", ".", "end", "(", ")", ")", "notLoop", "=", "false", ";", "BBlist", ".", "push_back", "(", "BB", ")", ";", "nodeContainsSwitchBranch", "(", "BB", ")", ";", "int", "cycle", "=", "getBBCycles", "(", "VMMB", ",", "false", ")", ";", "workingNode", "=", "new", "CostLeaf", "(", "BB", ")", ";", "workingNode", "->", "setMachineBB", "(", "VMMB", ")", ";", "MachineLoop", "*", "loop", "=", "MLI", ".", "getLoopFor", "(", "VMMB", ")", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "VMMB", "->", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "isSwitchNode", "(", "BB", ")", ")", "{", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", ")", "workingNode", "->"], "ground_truth": ["setType", "(", "nodeType", "::", "SWITCH_BRANCH", ")", ";"], "File": "TPCCostModelEmitter", "Func": "createNode", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2481, "Length": 121, "Cover_Rate": 0.3746130030959752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OffsetStride", "=", "IsUnscaled", "?", "getMemScale", "(", "FirstMI", ")", ":", "<NUM_LIT>", ";", "bool", "IsPromotableZeroStore", "=", "isPromotableZeroStoreInst", "(", "FirstMI", ")", ";", "ModifiedRegUnits", ".", "clear", "(", ")", ";", "UsedRegUnits", ".", "clear", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "MemInsns", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "<", "Limit", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "Flags", ".", "setSExtIdx", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "areCandidatesToMergeOrPair", "(", "FirstMI", ",", "MI", ",", "Flags", ",", "TII", ")", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "assert", "(", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "MIBaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "int", "MIOffset", "=", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", ";", "bool", "MIIsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "MI", ")", ";", "if", "(", "IsUnscaled", "!=", "MIIsUnscaled", ")", "{", "int", "MemSize", "=", "getMemScale", "(", "MI", ")", ";", "if", "(", "MIIsUnscaled", ")", "{", "if", "(", "MIOffset", "%", "MemSize", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "MIOffset", "/=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ","], "ground_truth": ["UsedRegUnits", ",", "TRI", ")", ";"], "File": "AArch64LoadStoreOptimizer52", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2482, "Length": 345, "Cover_Rate": 0.47455295735900965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "mprocMCTargetDesc", "Func": "createmprocMCInstrInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2483, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "==", "<STR_LIT>", ")", "return", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "NumBytes", "!=", "<NUM_LIT>", "&&", "hasSP", "(", "MF", ")", ")", "{", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlignment", "(", ")", ":", "NumBytes", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "("], "ground_truth": ["RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";"], "File": "SIFrameLowering15", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2484, "Length": 105, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS1", "=", "Extract128BitVector", "(", "LHS", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "LHS2", "=", "Extract128BitVector", "(", "LHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering117", "Func": "Lower256IntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2485, "Length": 106, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mask", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->"], "ground_truth": ["op_end", "(", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "PerformGatherScatterCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2486, "Length": 32, "Cover_Rate": 0.3516483516483517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "debuggerReserveRegs", "("], "ground_truth": [")", "const", "{"], "File": "AMDGPUSubtarget10", "Func": "debuggerReserveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2487, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCMLA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2488, "Length": 65, "Cover_Rate": 0.4088050314465409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMAsmParser114", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2489, "Length": 78, "Cover_Rate": 0.308300395256917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "RegScavenger", "RS", ";", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "RS", ".", "forward", "(", "MI", ")", ";", "BitVector", "Candidates", "=", "TRI", "->", "getAllocatableSet", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "("], "ground_truth": [")", ")", "{"], "File": "AVRExpandPseudoInsts (2)", "Func": "scavengeGPR8", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2490, "Length": 59, "Cover_Rate": 0.37341772151898733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "param_iterator", "call_arg_begin", "("], "ground_truth": [")", "const", "{"], "File": "HSAILParamManager", "Func": "call_arg_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2491, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OneSubA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OneSubAC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OneSubA", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ")", ",", "OneSubAC", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "LowerIntrinsicLRP", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2492, "Length": 94, "Cover_Rate": 0.7014925373134329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "if", "(", "!", "InConstantPool", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "InConstantPool", "=", "true", ";", "}", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->"], "ground_truth": ["instr_end", "(", ")", ";"], "File": "MipsAsmPrinter64", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2493, "Length": 140, "Cover_Rate": 0.49645390070921985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_wrpkru", "(", "unsigned"], "ground_truth": ["int", "__key", ")", "{"], "File": "pkuintrin", "Func": "_wrpkru", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2494, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "RegCtx", ".", "AddressReg", "!=", "<STR_LIT>", ")", "{", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "RegCtx", ".", "addressReg", "(", "<STR_LIT>", ")", ")", ")", ";", "}", "const", "std", "::", "string", "&", "Fn", "=", "FuncName", "(", "AccessSize", ",", "IsWrite", ")", ";", "MCSymbol", "*", "FnSym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "Fn", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnSym", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "Ctx", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>"], "ground_truth": [")", ".", "addExpr", "(", "FnExpr", ")", ")", ";"], "File": "X86AsmInstrumentation21", "Func": "EmitCallAsanReport", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2495, "Length": 122, "Cover_Rate": 0.6559139784946236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "MMOpc", "=", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "Opc", "=", "Subtarget", ".", "inMicro<ISA_LIT>Mode", "(", ")", "?", "MMOpc", ":", "<STR_LIT>", ";", "return", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")"], "ground_truth": [".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsInstrInfo35", "Func": "insertNop", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2496, "Length": 55, "Cover_Rate": 0.5670103092783505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_fmaddsub_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A"], "ground_truth": [",", "__m256d", "__B", ",", "__m256d", "__C", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_fmaddsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2497, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "createAddu", "(", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "unsigned", "TrgReg", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "MCInst", "AdduInst", ";", "AdduInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "AdduInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DstReg", ")", ")", ";", "AdduInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "SrcReg", ")", ")", ";", "AdduInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "TrgReg", ")", ")", ";", "Instructions", ".", "push_back", "("], "ground_truth": ["AdduInst", ")", ";"], "File": "MipsAsmParser66", "Func": "createAddu", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2498, "Length": 75, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "!", "HasVGPROperand", ")", "{", "bool", "Uniform", "=", "true", ";", "MachineBasicBlock", "*", "Join", "=", "MI", ".", "getParent", "(", ")", ";", "for", "(", "auto", "&", "O", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "if", "(", "O", ".", "isMBB", "(", ")", ")", "{", "MachineBasicBlock", "*", "Source", "=", "O", ".", "getMBB", "(", ")", ";", "SetVector", "<", "MachineBasicBlock", "*", ">", "&", "SourcePDF", "=", "PDF", "[", "Source", "]", ";", "SetVector", "<", "MachineBasicBlock", "*", ">", "&", "JoinPDF", "=", "PDF", "[", "Join", "]", ";", "SetVector", "<", "MachineBasicBlock", "*", ">", "CDList", ";", "for", "(", "auto", "&", "I", ":", "SourcePDF", ")", "{", "if", "(", "!", "JoinPDF", ".", "count", "(", "I", ")", "||", "MDT", "->", "dominates", "(", "Join", ",", "I", ")", ")", "{", "if", "(", "hasTerminatorThatModifiesExec", "(", "*", "I", ",", "*", "TRI", ")", ")", "Uniform", "=", "false", ";", "}", "}", "}", "}", "if", "(", "Uniform", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "SIFixSGPRCopies4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2499, "Length": 505, "Cover_Rate": 0.5764840182648402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "AreGprs64bit", "(", ")", "const", "{", "return", "IsN32", "(", ")"], "ground_truth": ["||", "IsN64", "(", ")", ";"], "File": "MipsABIInfo (2)", "Func": "AreGprs64bit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2500, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_vpermilps256", "(", "("], "ground_truth": ["__v8sf", ")", "__X", ",", "__C", ")", ";"], "File": "avxintrin", "Func": "_mm256_permute_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2501, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Val", "=", "getImm", "(", ")", ";", "return", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "Val", ")", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "BPFAsmParser", "Func": "getConstantImm", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2502, "Length": 24, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pat", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "x", ",", "const0_rtx", ")", ")", ";", "if", "(", "mode", "==", "SImode", "||", "(", "code", "==", "NE", "&&", "TARGET_VIS3", ")", ")", "{", "rtx", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", "==", "SImode", "?", "CCmode", ":", "CCXmode", ",", "SPARC_ICC_REG", ")", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "pat", ",", "clobber", ")", ")", ";", "}", "emit_insn", "(", "pat", ")", ";", "return", "true", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "mode", "==", "DImode", "&&", "!", "(", "(", "code", "==", "LTU", "||", "code", "==", "GTU", ")", "&&", "TARGET_VIS3", ")", "&&", "gen_v9_scc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "x", ",", "y", ")", ")", "return", "true", ";", "if", "(", "code", "==", "GTU", "||", "code", "==", "LEU"], "ground_truth": [")", "{"], "File": "sparc", "Func": "emit_scc_insn", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2503, "Length": 141, "Cover_Rate": 0.31756756756756754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "RTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>Subtarget", "STI", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ",", "<STR_LIT>", ",", "RTM", ")", ";", "RTS", ".", "emitTargetAttributes", "(", "STI"], "ground_truth": [")", ";"], "File": "RISCVAsmPrinter1", "Func": "emitAttributes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2504, "Length": 39, "Cover_Rate": 0.4148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "xmalloc", "(", "sizeof", "(", "rs6000_sched_context_def"], "ground_truth": [")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_alloc_sched_context", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2505, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vcall_offset", ">=", "-", "<NUM_LIT>", "||", "!", "fixed_regs", "[", "<NUM_LIT>"], "ground_truth": ["]", ")", ";"], "File": "sparc3", "Func": "sparc_can_output_mi_thunk", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2506, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "<ISA_LIT>DelaySlotFiller", "::", "getRequiredProperties", "(", ")"], "ground_truth": ["const", "{"], "File": "M88kDelaySlotFiller", "Func": "getRequiredProperties", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2507, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MipsBaseInfo2", "Func": "getMipsRegisterNumbering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2508, "Length": 459, "Cover_Rate": 0.5451306413301663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getLexer", "(", ")", "."], "ground_truth": ["peekTok", "(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "peekToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2509, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "Revert", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RevertWhile", "(", "Start", ")", ";", "else", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "Start", "=", "ExpandLoopStart", "(", "ML", ",", "Start", ",", "InsertPt", ")", ";", "RemoveDeadBranch", "(", "Start", ")", ";", "End", "=", "ExpandLoopEnd", "(", "ML", ",", "Dec", ",", "End"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops35", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2510, "Length": 173, "Cover_Rate": 0.36268343815513626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsB", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesB", ";", "parseOperands", "(", "ProdMI", ",", "DefsA", ",", "UsesA", ")", ";", "parseOperands", "(", "ConsMI", ",", "DefsB", ",", "UsesB", ")", ";", "for", "(", "auto", "&", "RegA", ":", "DefsA", ")", "for", "(", "auto", "&", "RegB", ":", "UsesB", ")", "{", "if", "(", "RegA", "==", "RegB", ")", "return", "true", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "RegA", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegA", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegB", "==", "*", "SubRegs", ")", "return", "true", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "RegB", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegB", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegA", "=="], "ground_truth": ["*", "SubRegs", ")", "return", "true", ";"], "File": "HexagonInstrInfo15", "Func": "isDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2511, "Length": 166, "Cover_Rate": 0.8137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "ResVT", ")", ")", "return", "false", ";", "return", "(", "Index", "==", "<NUM_LIT>", "||", "Index", "=="], "ground_truth": ["ResVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isExtractSubvectorCheap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2512, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "maskcmp", "=", "true", ";", "cmp_mode", "=", "nbits", ">", "<NUM_LIT>", "?", "int_mode_for_size", "(", "nbits", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ":", "E_QImode", ";", "}", "else", "cmp_mode", "=", "cmp_ops_mode", ";", "cmp_op0", "=", "force_reg", "(", "cmp_ops_mode", ",", "cmp_op0", ")", ";", "bool", "(", "*", "op1_predicate", ")", "(", "rtx", ",", "machine_mode", ")", "=", "VECTOR_MODE_P", "(", "cmp_ops_mode", ")", "?", "vector_operand", ":", "nonimmediate_operand", ";", "if", "(", "!", "op1_predicate", "(", "cmp_op1", ",", "cmp_ops_mode", ")", ")", "cmp_op1", "=", "force_reg", "(", "cmp_ops_mode", ",", "cmp_op1", ")", ";", "if", "(", "optimize", "||", "(", "maskcmp", "&&", "cmp_mode", "!=", "mode", ")", "||", "(", "op_true", "&&", "reg_overlap_mentioned_p", "(", "dest", ",", "op_true", ")", ")", "||", "(", "op_false", "&&", "reg_overlap_mentioned_p", "(", "dest", ",", "op_false", ")", ")", ")", "dest", "=", "gen_reg_rtx", "(", "maskcmp", "?", "cmp_mode", ":", "mode", ")", ";", "if", "(", "maskcmp", ")", "{", "bool", "ok", "=", "ix86_expand_mask_vec_cmp", "(", "dest", ",", "code", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "dest"], "ground_truth": [";"], "File": "i386-expand", "Func": "ix86_expand_sse_cmp", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2513, "Length": 149, "Cover_Rate": 0.5359712230215827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitCommonHeader", "(", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", ")", ";", "uint32_t", "TypeLen", "=", "<NUM_LIT>", ",", "StrLen", ";", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")", "TypeLen", "+=", "TypeEntry", "->", "getSize", "(", ")", ";", "StrLen", "=", "StringTable", ".", "getSize", "(", ")", ";", "OS", ".", "emitInt32", "(", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "TypeLen", ")", ";", "OS", ".", "emitInt32", "(", "TypeLen", ")", ";", "OS", ".", "emitInt32", "(", "StrLen", ")", ";", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")", "TypeEntry", "->", "emitType", "(", "OS", ")", ";", "uint32_t", "StringOffset", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "S", ":", "StringTable", ".", "getTable", "(", ")", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "StringOffset", ")", ")", ";", "OS", ".", "emitBytes", "(", "S", ")", ";", "OS", ".", "emitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "StringOffset", "+=", "S", ".", "size", "("], "ground_truth": [")", "+", "<NUM_LIT>", ";"], "File": "BTFDebug1", "Func": "emitBTFSection", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2514, "Length": 149, "Cover_Rate": 0.6681614349775785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "DefMI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "IsRegCR", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", ";", "}", "else", "{", "IsRegCR", "=", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";", "}", "if", "(", "UseMI", ".", "isBranch", "(", ")", "&&", "IsRegCR", ")", "{", "if", "(", "Latency", "<", "<NUM_LIT>", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "unsigned", "Directive", "=", "Subtarget", ".", "getCPUDirective", "(", ")", ";", "switch", "(", "Directive", ")"], "ground_truth": ["{"], "File": "PPCInstrInfo", "Func": "getOperandLatency", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2515, "Length": 108, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "X86FastISel117", "Func": "X86SelectSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2516, "Length": 88, "Cover_Rate": 0.30662020905923343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSetFP", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "check", "(", "!", "UC", ".", "hasFnStart", "(", ")", ",", "L", ",", "<STR_LIT>", ")", "||", "check", "(", "UC", ".", "hasHandlerData", "(", ")", ",", "L", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "SMLoc", "FPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "FPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "check", "(", "FPReg", "==", "-", "<NUM_LIT>", ",", "FPRegLoc", ",", "<STR_LIT>", ")", "||", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "check", "(", "SPReg", "==", "-", "<NUM_LIT>", ",", "SPRegLoc", ",", "<STR_LIT>", ")", "||", "check", "(", "SPReg", "!=", "<STR_LIT>", "&&", "SPReg", "!=", "UC", ".", "getFPReg", "(", ")", ",", "SPRegLoc", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "UC", ".", "saveFPReg", "(", "FPReg", ")", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "Parser", ".", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "ExLoc", ","], "ground_truth": ["<STR_LIT>", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2517, "Length": 297, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>VSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>VSXFMAMutateID", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "PPCTargetMachine", "Func": "addPreRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2518, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtpd_epu64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvtpd2uqq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8di", ")"], "ground_truth": ["__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2519, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL", ")", ";", "OPCODE", "(", "TLS_GDCALL", ")", ";", "OPCODE", "(", "TLS_LDCALL", ")", ";", "OPCODE", "(", "PCREL_WRAPPER", ")", ";", "OPCODE", "(", "PCREL_OFFSET", ")", ";", "OPCODE", "(", "IABS", ")", ";", "OPCODE", "(", "ICMP", ")", ";", "OPCODE", "(", "FCMP", ")", ";", "OPCODE", "(", "TM", ")", ";", "OPCODE", "(", "BR_CCMASK", ")", ";", "OPCODE", "(", "SELECT_CCMASK", ")", ";", "OPCODE", "(", "ADJDYNALLOC", ")", ";", "OPCODE", "(", "POPCNT", ")", ";", "OPCODE", "(", "SMUL_LOHI", ")", ";", "OPCODE", "(", "UMUL_LOHI", ")", ";", "OPCODE", "(", "SDIVREM", ")", ";", "OPCODE", "(", "UDIVREM", ")", ";", "OPCODE", "(", "MVC", ")", ";", "OPCODE", "(", "MVC_LOOP", ")", ";", "OPCODE", "(", "NC", ")", ";", "OPCODE", "(", "NC_LOOP", ")", ";", "OPCODE", "(", "OC", ")", ";", "OPCODE", "(", "OC_LOOP", ")", ";", "OPCODE", "(", "XC", ")", ";", "OPCODE", "(", "XC_LOOP", ")", ";", "OPCODE", "(", "CLC", ")", ";", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "MEMBARRIER", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "BYTE_MASK", ")", ";", "OPCODE", "(", "ROTATE_MASK", ")", ";", "OPCODE", "(", "REPLICATE", ")", ";", "OPCODE", "(", "JOIN_DWORDS", ")", ";", "OPCODE", "(", "SPLAT", ")", ";", "OPCODE", "(", "MERGE_HIGH", ")", ";", "OPCODE", "(", "MERGE_LOW", ")", ";", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";", "OPCODE", "(", "VFEEZ_CC", ")", ";", "OPCODE", "(", "VFENE_CC", ")", ";", "OPCODE", "(", "VFENEZ_CC", ")", ";", "OPCODE", "(", "VISTR_CC", ")", ";", "OPCODE", "(", "VSTRC_CC", ")", ";", "OPCODE", "(", "VSTRCZ_CC", ")", ";", "OPCODE", "(", "TDC", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_SUB", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_AND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_OR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_XOR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_NAND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MAX", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMAX", ")", ";", "OPCODE", "(", "ATOMIC_CMP_SWAPW", ")"], "ground_truth": [";"], "File": "SystemZISelLowering21", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2520, "Length": 485, "Cover_Rate": 0.9168241965973535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "REG", ":", "case", "SUBREG", ":", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "x", ";", "info", "->", "offset", "=", "const0_rtx", ";", "return", "riscv_valid_base_register_p", "(", "info", "->", "reg", ",", "mode", ",", "strict_p", ")", ";", "case", "PLUS", ":", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "info", "->", "offset", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "riscv_valid_base_register_p", "(", "info", "->", "reg", ",", "mode", ",", "strict_p", ")", "&&", "riscv_valid_offset_p", "(", "info", "->", "offset"], "ground_truth": [",", "mode", ")", ")", ";"], "File": "riscv2", "Func": "riscv_classify_address", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2521, "Length": 90, "Cover_Rate": 0.4326923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlq_r_uv16qi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vshlq_r_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2522, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrdq_scatter_base_u64", "(", "uint64x2_t", "__addr", ",", "const", "int", "__offset", ",", "uint64x2_t", "__value", ")", "{", "__builtin_mve_vstrdq_scatter_base_uv2di", "(", "__addr", ",", "__offset", ",", "__value"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vstrdq_scatter_base_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2523, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Start", ",", "End", ";", "if", "(", "TII", "->", "isRxSBGMask", "(", "Value", ",", "BitsPerElement", ",", "Start", ",", "End", ")", ")", "{", "Start", "-=", "<NUM_LIT>", "-", "BitsPerElement", ";", "End", "-=", "<NUM_LIT>", "-", "BitsPerElement", ";", "MVT", "VecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "BitsPerElement", ")", ",", "<STR_LIT>", "/", "BitsPerElement", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getConstant", "(", "Start", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "End", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op"], "ground_truth": [")", ";"], "File": "SystemZISelLowering104", "Func": "tryBuildVectorReplicate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2524, "Length": 99, "Cover_Rate": 0.42127659574468085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "("], "ground_truth": [")", "const", "override", "{"], "File": "AArch64AsmBackend (2)", "Func": "getNumFixupKinds", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2525, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["InstrInfo", ";"], "File": "ARM64TargetMachine", "Func": "getInstrInfo", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2526, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "find_all_hard_regs", "(", "*", "x", ",", "("], "ground_truth": ["HARD_REG_SET", "*", ")", "data", ")", ";"], "File": "frv", "Func": "frv_io_handle_use", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2527, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitARM64WinCFISaveFReg", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "override", "{", "OS", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", "<<", "Offset"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "AArch64ELFStreamer11", "Func": "emitARM64WinCFISaveFReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2528, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "delta", "!=", "<NUM_LIT>", ")", "{", "if", "(", "delta", ">", "maxoff", "||", "delta", "<", "-", "maxoff", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg0", ",", "(", "long", ")", "delta", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "thiz", ",", "thiz", ",", "reg0", ")", ";", "}", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "delta", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "thiz", ",", "thiz", ",", "(", "long", ")", "(", "delta", ">", "<NUM_LIT>", "?", "delta", ":", "-", "delta", ")", ")", ";", "}", "if", "(", "vcall_offset", "!=", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg0", ",", "thiz", ")", ";", "if", "(", "vcall_offset", ">", "maxoff", "||", "vcall_offset", "<", "-", "maxoff", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg1", ",", "(", "long", ")", "vcall_offset", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg0", ",", "reg0", ",", "reg1", ")", ";", "}", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "vcall_offset", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "reg0", ",", "reg0", ",", "(", "long", ")", "(", "vcall_offset", ">", "<NUM_LIT>", "?", "vcall_offset", ":", "-", "vcall_offset", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg0", ",", "reg0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "thiz", ",", "thiz", ",", "reg0", ")", ";", "}", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", ")", "{", "if", "(", "vcall_offset", ">", "maxoff", "||", "vcall_offset", "<", "-", "maxoff", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "csky", "Func": "csky_output_mi_thunk", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2529, "Length": 244, "Cover_Rate": 0.5126050420168067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Zero", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "Drop", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsertAddr", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Zero", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "auto", "*", "MMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")", ".", "getExternalSymbolCallEntry", "(", "ES", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertStore", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Drop", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ".", "addReg", "(", "Zero", ")"], "ground_truth": [".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "WebAssemblyFrameLowering26", "Func": "writeSPToMemory", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2530, "Length": 134, "Cover_Rate": 0.6203703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "or1k_expand_compare", "(", "rtx", "*", "operands", ")", "{", "rtx", "sr_f", "=", "gen_rtx_REG", "(", "BImode", ",", "SR_F_REGNUM", ")", ";", "if", "(", "!", "TARGET_SFIMM", ")", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "=", "force_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "PUT_MODE", "(", "operands", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "BImode", ")", ";"], "File": "or1k2", "Func": "or1k_expand_compare", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2531, "Length": 58, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getFLAGS", "(", "insn", ")", ")", "{", "default", ":", "return", "UNSUPPORTED", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MBlazeDisassembler", "Func": "decodeXOR", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2532, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump"], "ground_truth": ["(", ")", ")", ";"], "File": "Z80oldISelLowering", "Func": "AdjustAdjCallStack", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2533, "Length": 49, "Cover_Rate": 0.4537037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ExpandPseudo"], "ground_truth": ["(", ")", ";"], "File": "RV16KExpandPseudoInsts", "Func": "createRV16KExpandPseudoPass", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2534, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "cfun_gpr_save_slot", "(", "i", ")", "!=", "SAVE_SLOT_NONE", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "(", "cfun_fpr_save_p", "(", "FPR4_REGNUM", ")", "||", "cfun_fpr_save_p", "(", "FPR6_REGNUM", ")", ")"], "ground_truth": [")", "return", "false", ";"], "File": "s390", "Func": "s390_can_use_return_insn", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2535, "Length": 45, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmPrinter", "Func": "MipsAsmPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2536, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "compute_int_layout", "(", "bitpos", ",", "data", ",", "&", "nregs", ")", ")", "return", ";", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "mode", "=", "smallest_mode_for_size", "(", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ",", "MODE_INT", ")", ";", "else", "mode", "=", "word_mode", ";", "const", "int", "this_slotno", "=", "data", "->", "slotno", "+", "intoffset", "/", "BITS_PER_WORD", ";", "unsigned", "int", "regno", "=", "data", "->", "regbase", "+", "this_slotno", ";", "intoffset", "/="], "ground_truth": ["BITS_PER_UNIT", ";"], "File": "sparc5", "Func": "assign_int_registers", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2537, "Length": 67, "Cover_Rate": 0.391812865497076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "saved_regs", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{", "if", "(", "TARGET_H8300S", ")", "{", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", "<<", "<NUM_LIT>", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", "<<", "<NUM_LIT>", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "saved_regs", "<<", "<NUM_LIT>", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "n_regs", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_H8300SX", "&&", "!", "sibcall_p", "&&", "!", "frame_pointer_needed", "&&", "frame_size", "==", "<NUM_LIT>", "&&", "(", "saved_regs", "&", "(", "(", "<NUM_LIT>", "<<", "(", "regno", "-", "n_regs", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "returned_p", "=", "true", ";", "h8300_push_pop", "(", "regno", "-", "n_regs", "+", "<NUM_LIT>", ",", "n_regs", ",", "true", ",", "returned_p", ")", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "TARGET_H8300SX", "&&", "!", "sibcall_p"], "ground_truth": [")", "returned_p", "=", "true", ";"], "File": "h8300", "Func": "h8300_expand_epilogue", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2538, "Length": 188, "Cover_Rate": 0.6438356164383562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "getImm", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ")", "||", "Res", ">", "<NUM_LIT>", ")", "{", "Error", "(", "Op", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "X86AsmParser", "Func": "validateInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2539, "Length": 33, "Cover_Rate": 0.30275229357798167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ExtReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState"], "ground_truth": ["::", "Implicit", ")", ";"], "File": "MipsCallLowering (2)", "Func": "assignValueToReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2540, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "<STR_LIT>", "||", "BinOpcode", "==", "<STR_LIT>", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")"], "ground_truth": [".", "addReg", "(", "ptr", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2541, "Length": 242, "Cover_Rate": 0.3986820428336079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndpq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vrndpq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2542, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vbfcvtsf", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "bf16_vcvth_bf16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2543, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "Triple", "TT", ",", "StringRef", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "select<ISA_LIT>CPU", "(", "TT", ",", "CPU", ")", ";", "IsM68000", "=", "true", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "stackAlignment", "=", "<NUM_LIT>", ";", "return", "*"], "ground_truth": ["this", ";"], "File": "M680x0Subtarget", "Func": "initializeSubtargetDependencies", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2544, "Length": 48, "Cover_Rate": 0.9056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "N", "=", "L", ".", "IsSpecial", "?", "sizeof", "L", ".", "Properties", ":", "L", ".", "Size", "*", "sizeof", "(", "const", "Constant", "*", ")", ";", "memcpy", "(", "Values", ",", "L", ".", "Values", ",", "N", ")", ";", "Kind", "=", "L", "."], "ground_truth": ["Kind", ";"], "File": "HexagonConstPropagation11", "Func": "LatticeCell", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2545, "Length": 40, "Cover_Rate": 0.6557377049180327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TailCallReturnAddrDelta", ",", "false", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "int", "stackGrowth", "=", "-", "SlotSize", ";", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "MMFI", "->", "getRestoreBasePointer", "(", ")", ")", "FrameSize", "+=", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "MMFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MaxAlign", ")", ";", "MFI", ".", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MachineFramePtr", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ")", ";", "int", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "assert", "(", "DwarfFramePtr", ">", "<NUM_LIT>", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfFramePtr", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "EveryMBB", ":", "MF", ")", "EveryMBB", ".", "addLiveIn", "(", "MachineFramePtr", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "MMFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "}", "bool", "PushedRegs", "=", "false", ";", "int", "StackOffset", "=", "<NUM_LIT>", "*", "stackGrowth", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup"], "ground_truth": [")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "M680x0FrameLowering", "Func": "emitPrologue", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2546, "Length": 338, "Cover_Rate": 0.4077201447527141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isVectorLaneType", "(", "*", "getLaneType", "(", "DataType", ")"], "ground_truth": [")", ";"], "File": "VETargetTransformInfo", "Func": "isLegalMaskedLoad", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2547, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A53Fix835769Pass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A57FPLoadBalancingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AdvSIMDScalarPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CollectLOHPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionalComparesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>SIMDInstrOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StorePairSuppressPass", "(", "*", "PR", ")", ";", "initializeFalkorHWPFFixPass", "(", "*", "PR"], "ground_truth": [")", ";"], "File": "AArch64TargetMachine85", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2548, "Length": 105, "Cover_Rate": 0.6730769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "registerAsmPrinter", "("], "ground_truth": ["AsmPrinterCtorFn", "F", ")", "{"], "File": "ARMTargetMachine13", "Func": "registerAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2549, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "unsigned", "long", "long", "__p", "=", "vec_splats", "(", "*", "__P", ")", ";", "__a", "[", "<NUM_LIT>", "]", "=", "__p", "[", "<NUM_LIT>", "]", ";", "return", "(", "__m128", ")", "__a"], "ground_truth": [";"], "File": "xmmintrin", "Func": "_mm_loadl_pi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2550, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LibFunc_fmaxf", ":", "case", "LibFunc_fmaxl", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "Opcode", ")", "{", "EVT", "EVTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "EVTy", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "Opcode", ",", "EVTy", ")", ")", "continue", ";", "else", "if", "(", "EVTy", ".", "isVector", "(", ")", "&&", "TLI", "->", "isOperationLegalOrCustom", "(", "Opcode", ",", "EVTy", ".", "getScalarType", "(", ")", ")", ")", "continue", ";", "return", "true", ";", "}", "}", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "BinaryOperator", ">", "(", "J", ")", "&&", "J", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "is<ISA_LIT>_FP128Ty", "(", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "UIToFPInst", ">", "(", "J", ")", "||", "isa", "<", "SIToFPInst", ">", "(", "J", ")", "||", "isa", "<", "FPToUIInst", ">", "(", "J", ")", "||", "isa", "<", "FPToSIInst", ">", "(", "J", ")", ")", "{", "CastInst", "*", "CI", "=", "cast", "<", "CastInst", ">", "(", "J", ")", ";", "if", "(", "CI", "->", "getSrcTy", "(", ")", "->", "getScalarType", "(", ")", "->", "is<ISA_LIT>_FP128Ty", "(", ")", "||", "CI", "->", "getDestTy", "(", ")", "->", "getScalarType", "(", ")", "->", "is<ISA_LIT>_FP128Ty", "(", ")", "||", "isLargeIntegerTy", "(", "!", "TM", ".", "is<ISA_LIT>64", "(", ")", ",", "CI", "->", "getSrcTy", "(", ")", "->", "getScalarType", "(", ")", ")", "||", "isLargeIntegerTy", "(", "!", "TM", ".", "is<ISA_LIT>64", "(", ")", ",", "CI", "->", "getDestTy", "(", ")", "->", "getScalarType", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "isLargeIntegerTy", "(", "!", "TM", ".", "is<ISA_LIT>64", "(", ")", ",", "J", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "&&", "(", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "UDiv", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SDiv", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "URem", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SRem", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "!", "TM", ".", "is<ISA_LIT>64", "(", ")", "&&", "isLargeIntegerTy", "(", "false", ",", "J", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "&&", "(", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AShr", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "LShr", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "IndirectBrInst", ">", "(", "J", ")", "||", "isa", "<", "InvokeInst", ">", "(", "J", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "SwitchInst", "*", "SI", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "J", ")", ")", "{", "if", "(", "SI", "->", "getNumCases", "(", ")", "+", "<NUM_LIT>", ">=", "(", "unsigned", ")", "TLI", "->", "getMinimumJumpTableEntries", "(", ")", ")", "return", "true", ";", "}", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FRem", ")", "return", "true", ";", "if", "(", "ST", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "J", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::"], "ground_truth": ["FDiv", ":"], "File": "PPCTargetTransformInfo40", "Func": "mightUseCTR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2551, "Length": 497, "Cover_Rate": 0.31238214959145194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPrefLoopLogAlignment", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)3", "Func": "getPrefLoopLogAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2552, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CURegNum", "=", "getCompactUnwindRegNum", "(", "Reg", ")", ";", "if", "(", "CURegNum", "==", "-", "<NUM_LIT>", ")", "return", "~", "<NUM_LIT>", ";", "RegEnc", "|=", "(", "CURegNum", "&", "<NUM_LIT>", ")", "<<", "(", "Idx", "++", "*", "<NUM_LIT>", ")", ";", "}", "assert", "(", "(", "RegEnc", "&", "<NUM_LIT>", ")", "==", "RegEnc", "&&", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["RegEnc", ";"], "File": "X86AsmBackend (2)", "Func": "encodeCompactUnwindRegistersWithFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2553, "Length": 51, "Cover_Rate": 0.5204081632653061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitADDS", "(", "Register", "Dst", ",", "MachineOperand", "&", "LHS", ",", "MachineOperand", "&", "RHS", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "const", "std", "::", "array", "<", "std", "::", "array", "<", "unsigned", ",", "<NUM_LIT>", ">", ",", "<NUM_LIT>", ">", "OpcTable", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", "}", ";", "return", "emitAddSub", "(", "OpcTable", ",", "Dst", ","], "ground_truth": ["LHS", ",", "RHS", ",", "MIRBuilder", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitADDS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2554, "Length": 88, "Cover_Rate": 0.8073394495412844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "M88kTargetMachine", "Func": "addGlobalInstructionSelect", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2555, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "DestVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "updateValueMap", "(", "I"], "ground_truth": [",", "ResultReg", ")", ";"], "File": "AArch64FastISel22", "Func": "selectFPToInt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2556, "Length": 97, "Cover_Rate": 0.383399209486166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FBB", "==", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo16", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2557, "Length": 105, "Cover_Rate": 0.3736654804270463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "e", "->", "src", "->", "index", "==", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "index", ")", "continue", ";", "if", "(", "vsetvl_insn_p", "(", "prop", ".", "get_insn", "(", ")", "->", "rtl", "(", ")", ")", "&&", "propagate_avl_across_demands_p", "(", "prop", ",", "block_info", ".", "reaching_out", ")", ")", "continue", ";", "if", "(", "block_info", ".", "reaching_out", ".", "unknown_p", "(", ")", ")", "continue", ";", "else", "if", "(", "block_info", ".", "reaching_out", ".", "hard_empty_p", "(", ")", ")", "continue", ";", "else", "if", "(", "block_info", ".", "reaching_out", ".", "empty_p", "(", ")", ")", "{", "enum", "fusion_type", "type", "=", "get_backward_fusion_type", "(", "crtl", "->", "ssa", "->", "bb", "(", "e", "->", "src", ")", ",", "prop", ")", ";", "if", "(", "type", "==", "INVALID_FUSION", ")", "continue", ";", "block_info", ".", "reaching_out", "=", "prop", ";", "block_info", ".", "reaching_out", ".", "set_dirty", "(", "type", ")", ";", "if", "(", "prop", ".", "has_avl_reg", "(", ")", "&&", "!", "vlmax_avl_p", "(", "prop", ".", "get_avl", "(", ")", ")", ")", "{", "hash_set", "<", "set_info", "*", ">", "sets", "=", "get_all_sets", "(", "prop", ".", "get_avl_source", "(", ")", ",", "true", ",", "true", ",", "true", ")", ";", "set_info", "*", "set", "=", "get_same_bb_set", "(", "sets", ",", "e", "->", "src", ")", ";", "if", "(", "set", ")", "block_info", ".", "reaching_out", ".", "set_avl_info", "(", "avl_info", "(", "prop", ".", "get_avl", "(", ")", ",", "set", ")", ")", ";", "}", "block_info", ".", "local_dem", "=", "block_info", ".", "reaching_out", ";", "block_info", ".", "probability", "=", "curr_block_info", ".", "probability", ";", "changed_p", "=", "true", ";", "}", "else", "if", "(", "block_info", ".", "reaching_out", ".", "dirty_p", "(", ")", ")", "{", "vector_insn_info", "new_info", ";", "if", "(", "block_info", ".", "reaching_out", ".", "compatible_p", "(", "prop", ")", ")", "{", "if", "(", "block_info", ".", "reaching_out", ".", "available_p", "(", "prop", ")", ")", "continue", ";", "new_info", "=", "block_info", ".", "reaching_out", ".", "merge", "(", "prop", ",", "GLOBAL_MERGE", ")", ";", "new_info", ".", "set_dirty", "(", "block_info", ".", "reaching_out", ".", "dirty_with_killed_avl_p", "(", ")", ")", ";", "block_info", ".", "probability", "+=", "curr_block_info", ".", "probability", ";", "}", "else", "{", "if", "(", "curr_block_info", ".", "probability", ">", "block_info", ".", "probability", ")", "{", "enum", "fusion_type", "type", "=", "get_backward_fusion_type", "(", "crtl", "->", "ssa", "->", "bb", "(", "e", "->", "src", ")", ",", "prop", ")", ";", "if", "(", "type", "==", "INVALID_FUSION", ")", "continue", ";", "new_info", "=", "prop", ";", "new_info", ".", "set_dirty", "(", "type", ")", ";", "block_info", ".", "probability", "=", "curr_block_info", ".", "probability", ";", "}", "else", "continue", ";", "}", "if", "(", "propagate_avl_across_demands_p", "(", "prop", ",", "block_info", ".", "reaching_out", ")", ")", "{", "rtx", "reg", "=", "new_info", ".", "get_avl_reg_rtx", "(", ")", ";", "if", "(", "find_reg_killed_by", "(", "crtl", "->", "ssa", "->", "bb", "(", "e", "->", "src", ")", ",", "reg", ")", ")", "new_info", ".", "set_dirty", "(", "true", ")", ";", "}", "block_info", ".", "local_dem"], "ground_truth": ["=", "new_info", ";"], "File": "riscv-vsetvl", "Func": "backward_demand_fusion", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2558, "Length": 414, "Cover_Rate": 0.490521327014218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_TPREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_HI12", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_LO12_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TLSDESC_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_PAGE", ":", "return", "<STR_LIT>", ";", "case", "VK_ABS_PAGE_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_GOT", ":", "return", "<STR_LIT>", ";", "case", "VK_GOT_PAGE", ":", "return", "<STR_LIT>", ";", "case", "VK_GOT_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_GOTTPREL", ":", "return", "<STR_LIT>", ";", "case", "VK_GOTTPREL_PAGE", ":", "return", "<STR_LIT>", ";", "case", "VK_GOTTPREL_LO12_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_GOTTPREL_G1", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64MCExpr26", "Func": "getVariantKindName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2559, "Length": 96, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "TYPE_DIV", ":", "switch", "(", "get_attr_size", "(", "insn", ")", ")", "{", "case", "SIZE_32", ":", "cost", "=", "COSTS_N_INSNS", "(", "n", "-", "<NUM_LIT>", ")", "+", "rs6000_cost", "->", "divsi", ";", "break", ";", "case", "SIZE_64", ":", "cost", "=", "COSTS_N_INSNS", "(", "n", "-", "<NUM_LIT>", ")", "+", "rs6000_cost", "->", "divdi", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "TYPE_FP", ":", "cost", "=", "n", "*", "rs6000_cost", "->", "fp", ";", "break", ";", "case", "TYPE_DMUL", ":", "cost", "=", "n", "*", "rs6000_cost", "->", "dmul", ";", "break", ";", "case", "TYPE_SDIV", ":", "cost", "=", "n", "*", "rs6000_cost", "->", "sdiv", ";", "break", ";", "case", "TYPE_DDIV", ":", "cost", "=", "n", "*", "rs6000_cost", "->", "ddiv", ";", "break", ";", "case", "TYPE_SYNC", ":", "case", "TYPE_LOAD_L", ":", "case", "TYPE_MFCR", ":", "case"], "ground_truth": ["TYPE_MFCRF", ":"], "File": "rs6000", "Func": "rs6000_insn_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2560, "Length": 123, "Cover_Rate": 0.3236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "FPU", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2561, "Length": 48, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "AMDGPUAsmParser3", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2562, "Length": 135, "Cover_Rate": 0.3638814016172507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ",", "N1", ")", ";"], "File": "X86ISelLowering102", "Func": "combineANDXORWithAllOnesIntoANDNP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2563, "Length": 70, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "XCoreISelLowering17", "Func": "LowerFORMAL_ARGUMENTS", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2564, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "ExperimentalVectorWideningLegalization", "||", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Op", ";", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT"], "ground_truth": [",", "In", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2565, "Length": 210, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TempGPR32", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TempGPR32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BRIG_TYPE_U32", ")", ".", "addImm", "(", "BRIG_TYPE_B1", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TempGPR32", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "MachineOperand", "*", "TypeOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "TypeLength", ")", ";", "TypeOp", "->", "setImm"], "ground_truth": ["(", "BRIG_TYPE_U32", ")", ";"], "File": "HSAILRegisterInfo", "Func": "lowerSpillB1", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2566, "Length": 126, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MipsISelDAGToDAG (2)", "Func": "selectVSplatUimmPow2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2567, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "sparc_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "sparc_function_arg_1", "(", "cum", ",", "arg", ",", "true"], "ground_truth": [")", ";"], "File": "sparc", "Func": "sparc_function_incoming_arg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2568, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InChain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>"], "ground_truth": [",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "WinDBZCheckDenominator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2569, "Length": 83, "Cover_Rate": 0.4911242603550296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "aarch64_parse_opt_result", "res", "=", "aarch64_parse_branch_protection", "(", "const_str", ",", "&", "str", ")", ";", "if", "(", "res", "==", "AARCH64_PARSE_INVALID_ARG", ")", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "else", "if", "(", "res", "==", "AARCH64_PARSE_MISSING_ARG", ")", "error", "(", "<STR_LIT>", ")", ";", "free", "("], "ground_truth": ["str", ")", ";"], "File": "aarch646", "Func": "aarch64_validate_mbranch_protection", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2570, "Length": 42, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCBinaryExpr", "*", "BinOp", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "return", "IsFunctionExpr", "(", "BinOp", "->", "getLHS", "(", ")", ")", "!=", "IsFunctionExpr", "(", "BinOp", "->", "getRHS", "(", ")", ")", ";", "if", "(", "const", "MCUnaryExpr", "*", "UnOp", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "return", "IsFunctionExpr", "(", "UnOp", "->", "getSubExpr", "(", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "WebAssemblyWasmObjectWriter19", "Func": "IsFunctionExpr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2571, "Length": 62, "Cover_Rate": 0.5904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "<ISA_LIT>SPMark", "::", "getCallTargetMF", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "auto", "F", "=", "getCallTarget", "(", "MI", ")", ";", "MachineFunction", "*", "MF"], "ground_truth": [";"], "File": "PatmosSPMark1", "Func": "getCallTargetMF", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2572, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqsub_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vqsub_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2573, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setEmitNOAT", "(", ")", ";", "uint64_t", "Address", "=", "<NUM_LIT>", ";", "for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "Address", "+=", "I", "->", "Size", ",", "++", "I", ")", "I", "->", "Address", "=", "Address", ";", "}", "for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "HasLongBranch", ")", "expandToLongBranch", "(", "*", "I", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "MipsLongBranch16", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2574, "Length": 99, "Cover_Rate": 0.33559322033898303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v16hi", ":", "gen_vec_extract_lo_v16hi", ";", "break", ";", "case", "V16SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx512f_zero_extendv8siv8di2", ";", "else", "unpack", "=", "gen_avx512f_sign_extendv8siv8di2", ";", "halfmode", "=", "V8SImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v16si", ":", "gen_vec_extract_lo_v16si", ";", "break", ";", "case", "V8SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv4siv4di2", ";", "else", "unpack", "=", "gen_avx2_sign_extendv4siv4di2", ";", "halfmode", "=", "V4SImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v8si", ":", "gen_vec_extract_lo_v8si", ";", "break", ";", "case", "V16QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv8qiv8hi2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv8qiv8hi2", ";", "break", ";", "case", "V8HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv4hiv4si2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv4hiv4si2", ";", "break", ";", "case", "V4SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv2siv2di2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv2siv2di2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "<NUM_LIT>", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "halfmode", ")", ";", "emit_insn", "(", "extract", "(", "tmp", ",", "src", ")", ")", ";", "}", "else", "if", "(", "high_p", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp", ",", "gen_lowpart", "(", "V1TImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_lowpart", "(", "imode", ",", "tmp", ")", ";", "}", "else", "tmp", "=", "src", ";", "emit_insn", "(", "unpack", "(", "dest", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "(", "*", "unpack", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "imode", ")", "{", "case", "V16QImode", ":", "if", "(", "high_p", ")"], "ground_truth": ["unpack", "=", "gen_vec_interleave_highv16qi", ";"], "File": "i3864", "Func": "ix86_expand_sse_unpack", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2575, "Length": 249, "Cover_Rate": 0.45108695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BTFDebug", "::", "visitDerivedType", "(", "const", "DIDerivedType", "*", "DTy", ")", "{", "unsigned", "Tag", "=", "DTy", "->", "getTag", "(", ")", ";", "if", "(", "Tag", "==", "dwarf", "::", "DW_TAG_pointer_type", "||", "Tag", "==", "dwarf", "::", "DW_TAG_typedef", "||", "Tag", "==", "dwarf", "::", "DW_TAG_const_type", "||", "Tag", "==", "dwarf", "::", "DW_TAG_volatile_type", "||", "Tag", "==", "dwarf", "::", "DW_TAG_restrict_type", ")", "{", "auto", "TypeEntry", "=", "llvm", "::", "make_unique", "<", "BTFTypeDerived", ">", "(", "DTy", ",", "Tag", ")", ";", "addType", "(", "std", "::", "move", "(", "TypeEntry", ")", ",", "DTy", ")", ";", "}", "else", "if", "(", "Tag", "!=", "dwarf", "::", "DW_TAG_member", ")", "{", "return", ";", "}", "visitTypeEntry", "(", "DTy", "->", "getBaseType", "(", ")"], "ground_truth": [".", "resolve", "(", ")", ")", ";"], "File": "BTFDebug (2)", "Func": "visitDerivedType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2576, "Length": 107, "Cover_Rate": 0.9907407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Lo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "Hi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Bitcast", ")", ".", "addUse", "(", "StoreVal", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Lo", ")", ".", "addUse", "(", "Bitcast", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Hi", ")", ".", "addUse", "(", "Bitcast", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Lo", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Lo", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Hi", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Hi", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["BB", ";"], "File": "MipsISelLowering107", "Func": "emitSTR_D", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2577, "Length": 283, "Cover_Rate": 0.3515527950310559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtsi512_si32", "(", "__m512i", "__A", ")", "{", "__v16si", "__B", "=", "(", "__v16si", ")", "__A", ";", "return", "__B", "[", "<NUM_LIT>", "]"], "ground_truth": [";"], "File": "avx512fintrin1", "Func": "_mm512_cvtsi512_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2578, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Flags", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Flags", "->", "use_begin", "(", ")", ",", "UE", "=", "Flags", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI"], "ground_truth": [";"], "File": "X86ISelLowering (2)5", "Func": "onlyZeroFlagUsed", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2579, "Length": 49, "Cover_Rate": 0.30625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mmix_pass_by_reference", "(", "const", "CUMULATIVE_ARGS", "*", "argsp", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "true", ";", "if", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", "&&", "!", "TARGET_LIBFUNC", "&&", "(", "!", "argsp", "||", "!"], "ground_truth": ["argsp", "->", "lib", ")", ")", "return", "true", ";"], "File": "mmix3", "Func": "mmix_pass_by_reference", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2580, "Length": 64, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFrameDirective", "(", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printSavedRegsBitmask", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>"], "ground_truth": [")", ")", ";"], "File": "MipsAsmPrinter12", "Func": "EmitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2581, "Length": 61, "Cover_Rate": 0.5980392156862745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mips_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as"], "ground_truth": ["ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{"], "File": "mips", "Func": "mips_address_cost", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2582, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParamStr", "<<", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "idx", ";", "ParamStr", ".", "flush", "(", ")", ";", "std", "::", "string", "*", "SavedStr", "=", "nvTM", "->", "getManagedStrPool", "(", ")", "->", "getManagedString", "(", "ParamSym", ".", "c_str", "(", ")", ")", ";", "return", "DAG", ".", "getTargetExternalSymbol", "(", "SavedStr", "->", "c_str", "(", ")", ","], "ground_truth": ["v", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "getParamSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2583, "Length": 57, "Cover_Rate": 0.6627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFPImm", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["k_FPImmediate", ";"], "File": "AArch64AsmParser13", "Func": "isFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2584, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isVirtualSection", "(", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "NVPTXSection13", "Func": "isVirtualSection", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2585, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "build_pointer_type", "("], "ground_truth": ["integer_type_node", ")", ";"], "File": "pdp10", "Func": "pdp10_build_va_list_type", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2586, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x16x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3v16qi", "(", "(", "const", "__builtin_neon_qi"], "ground_truth": ["*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld3q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2587, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibCall", ",", "PtrVT", ")", ";", "Type", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "LHS", ",", "DL", ",", "DAG", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "RHS", ",", "DL", ",", "DAG", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Result", "=", "CallInfo", ".", "first", ";", "switch", "(", "<ISA_LIT>CC", ")", "{", "default", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Mask", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "SparcISelLowering", "Func": "LowerF128Compare", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2588, "Length": 471, "Cover_Rate": 0.5102925243770314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "unsigned", "size", "=", "<NUM_LIT>", ";", "switch", "(", "T", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Reg", ",", "T", ",", "Result"], "ground_truth": [".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2589, "Length": 235, "Cover_Rate": 0.8245614035087719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getIndexedAddressParts", "(", "SDNode", "*", "Ptr", ",", "EVT", "VT", ",", "bool", "isSEXTLoad", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "bool", "&", "isInc", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "&", "HST", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ";", "bool", "UseHVX", "=", "HST", ".", "useHVXOps", "("], "ground_truth": [")", ";"], "File": "HexagonISelLowering (2)", "Func": "getIndexedAddressParts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2590, "Length": 71, "Cover_Rate": 0.30869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSuperRegIterator", "SRI", "(", "Reg", ",", "TRI", ")", ";", "assert", "(", "SRI", ".", "isValid", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "SuperReg", "=", "*", "SRI", ";", "++"], "ground_truth": ["SRI", ";"], "File": "HexagonFrameLowering18", "Func": "uniqueSuperReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2591, "Length": 28, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "("], "ground_truth": [")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm0_127Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2592, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CmpOp", "=", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MRI", ".", "constrainRegClass", "(", "dest", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "stxr_status", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "loop1MBB", ")", ";", "BB", "->", "addSuccessor"], "ground_truth": ["(", "loop1MBB", ")", ";"], "File": "AArch64ISelLowering37", "Func": "emitAtomicCmpSwap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2593, "Length": 193, "Cover_Rate": 0.3580705009276438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cris_max_stackframe", "=", "atoi", "(", "cris_max_stackframe_str", ")", ";", "if", "(", "cris_max_stackframe", "<", "<NUM_LIT>", "||", "cris_max_stackframe", ">", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ",", "cris_max_stackframe", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_SVINTO", "&&", "cris_cpu_version", "<", "CRIS_CPU_SVINTO", ")", "cris_cpu_version", "=", "CRIS_CPU_SVINTO", ";", "else", "if", "(", "TARGET_ETRAX4_ADD", "&&", "cris_cpu_version", "<", "CRIS_CPU_ETRAX4", ")", "cris_cpu_version", "=", "CRIS_CPU_ETRAX4", ";", "if", "(", "cris_cpu_str", ")", "{", "cris_cpu_version", "=", "(", "*", "cris_cpu_str", "==", "'v'", "?", "atoi", "(", "cris_cpu_str", "+", "<NUM_LIT>", ")", ":", "-", "<NUM_LIT>", ")", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", ")", "cris_cpu_version", "=", "<NUM_LIT>", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", ")", "cris_cpu_version", "=", "<NUM_LIT>", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", "==", "<NUM_LIT>", ")", "cris_cpu_version", "=", "<NUM_LIT>", ";", "if", "(", "cris_cpu_version", "<", "<NUM_LIT>", "||", "cris_cpu_version", ">", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "cris_cpu_str", ")", ";", "if", "(", "cris_cpu_version", ">=", "CRIS_CPU_ETRAX4", ")", "target_flags", "|=", "TARGET_MASK_ETRAX4_ADD", ";", "if", "(", "cris_cpu_version", ">=", "CRIS_CPU_SVINTO", ")", "target_flags", "|=", "(", "TARGET_MASK_SVINTO", "|", "TARGET_MASK_ALIGN_BY_32", "|", "TARGET_MASK_STACK_ALIGN", "|", "TARGET_MASK_CONST_ALIGN", "|", "TARGET_MASK_DATA_ALIGN", ")", ";", "}", "if", "(", "cris_tune_str", ")", "{", "int", "cris_tune", "=", "(", "*", "cris_tune_str", "==", "'v'", "?", "atoi", "(", "cris_tune_str", "+", "<NUM_LIT>", ")", ":", "-", "<NUM_LIT>", ")", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_tune_str", ")", "==", "<NUM_LIT>", ")", "cris_tune", "=", "<NUM_LIT>", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_tune_str", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "<STR_LIT>", ",", "cris_tune_str", ")", "==", "<NUM_LIT>", ")", "cris_tune", "=", "<NUM_LIT>", ";", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "cris_tune_str", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "<STR_LIT>", ",", "cris_tune_str", ")", "==", "<NUM_LIT>", ")", "cris_tune", "=", "<NUM_LIT>", ";", "if", "(", "cris_tune", "<", "<NUM_LIT>", "||", "cris_tune", ">", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "cris_tune_str", ")", ";", "if", "(", "cris_tune", ">=", "CRIS_CPU_SVINTO", ")", "target_flags", "|=", "(", "TARGET_MASK_STACK_ALIGN", "|", "TARGET_MASK_CONST_ALIGN", "|", "TARGET_MASK_DATA_ALIGN", "|", "TARGET_MASK_ALIGN_BY_32", ")", ";", "}", "if", "(", "flag_pic", ")", "{", "if", "(", "!", "TARGET_LINUX", ")", "{", "error", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "cris2", "Func": "cris_override_options", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2594, "Length": 327, "Cover_Rate": 0.8650793650793651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "last", "(", ")", "const", "{", "return"], "ground_truth": ["E", ";"], "File": "BitTracker", "Func": "last", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2595, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "SDValue", "Test", "(", "DAG", ".", "getMachineNode", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "FNSTSW", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Test", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FNSTSW", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "ResultVT", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "<STR_LIT>"], "ground_truth": ["::", "SETLE", ")", ";"], "File": "X86ISelLowering146", "Func": "lowerISNAN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2596, "Length": 112, "Cover_Rate": 0.4132841328413284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_pi32", "(", "__m64", "__m1"], "ground_truth": [",", "__m64", "__m2", ")", "{"], "File": "mmintrin", "Func": "_mm_sub_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2597, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TBB", "&&", "TBB", "!=", "MBB", ")", "{", "assert", "(", "(", "FBB", "==", "nullptr", "||", "FBB", "==", "MBB", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "*", "RangeCheck", "=", "MRI", ".", "getVRegDef", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "assert", "(", "RangeCheck", "!=", "nullptr", ")", ";", "if", "(", "RangeCheck", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateMBB", "(", "TBB", ")", ")", ";", "}", "TII", ".", "removeBranch", "(", "*", "HeaderMBB", ","], "ground_truth": ["nullptr", ")", ";"], "File": "WebAssemblyFixBrTableDefaults5", "Func": "fixBrTable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2598, "Length": 132, "Cover_Rate": 0.411214953271028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pcmpeqh_s", "(", "int16x4_t", "s", ",", "int16x4_t", "t", ")", "{", "return", "__builtin_loongson_pcmpeqh_s", "(", "s", ","], "ground_truth": ["t", ")", ";"], "File": "loongson-mmiintrin", "Func": "pcmpeqh_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2599, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "(", "(", "intptr_t", ")", "Fn", "-", "JCE", ".", "getCurrentPCValue", "(", ")", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "==", "(", "(", "intptr_t", ")", "Fn", "-", "JCE", ".", "getCurrentPCValue", "(", ")", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", "-", "JCE", "."], "ground_truth": ["getCurrentPCValue", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "X86JITInfo5", "Func": "emitFunctionStubAtAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2600, "Length": 61, "Cover_Rate": 0.5545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST", "==", "GET_CODE", "(", "x", ")", ")", "x", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "SYMBOL_REF_FLAGS", "(", "x", ")", "&"], "ground_truth": ["AVR_SYMBOL_FLAG_TINY_ABSDATA", ";"], "File": "avr", "Func": "avr_address_tiny_absdata_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2601, "Length": 38, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printIfSet", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream"], "ground_truth": ["&", "O", ",", "StringRef", "Asm", ",", "StringRef", "Default", ")", "{"], "File": "AMDGPUInstPrinter", "Func": "printIfSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2602, "Length": 24, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CVIResource", "::", "SetupTUL", "(", "&", "TUL", ",", "STI", ".", "getCPU"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonShuffler1", "Func": "HexagonShuffler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2603, "Length": 14, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_int64", "h8300_push_rounding", "(", "poly_int64", "bytes", ")", "{", "return", "(", "(", "bytes", "+", "PARM_BOUNDARY", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "&", "(", "-", "PARM_BOUNDARY", "/", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "h8300", "Func": "h8300_push_rounding", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2604, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBits2", "=", "Ty2", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "NumBits1", "<=", "NumBits2", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "X86ISelLowering144", "Func": "isTruncateFree", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2605, "Length": 21, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAMIndexedWB", "(", "MI", ",", "OpNum", ","], "ground_truth": ["<NUM_LIT>", ",", "O", ")", ";"], "File": "ARM64InstPrinter", "Func": "printAMIndexed64WB", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2606, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "const_rtx", "x", "="], "ground_truth": ["*", "iter", ";"], "File": "csky", "Func": "FOR_EACH_SUBRTX", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2607, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "SERIALIZE", ")", ";", "OPCODE", "(", "MEMBARRIER", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "BYTE_MASK", ")", ";", "OPCODE", "(", "ROTATE_MASK", ")", ";", "OPCODE", "(", "REPLICATE", ")", ";", "OPCODE", "(", "JOIN_DWORDS", ")", ";", "OPCODE", "(", "SPLAT", ")", ";", "OPCODE", "(", "MERGE_HIGH", ")", ";", "OPCODE", "(", "MERGE_LOW", ")", ";", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "("], "ground_truth": ["VICMPHS", ")", ";"], "File": "SystemZISelLowering105", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2608, "Length": 180, "Cover_Rate": 0.3339517625231911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCII", "(", "mcii", ")", ",", "Ctx", "(", "Ctx_", ")", ",", "STI", "(", "sti", ")", ",", "IsLittleEndian"], "ground_truth": ["(", "IsLittle", ")", "{"], "File": "MipsMCCodeEmitter60", "Func": "MipsMCCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2609, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v8hi", "__C", "=", "(", "__v8hi", ")", "(", "__v2du", ")", "{", "__A", ",", "__A", "}", ";", "__v8hi", "__D", "=", "(", "__v8hi", ")", "(", "__v2du", ")", "{", "__B", ",", "__B", "}", ";", "__C", "=", "(", "__v8hi", ")", "_mm_sign_epi16", "(", "(", "__m128i", ")", "__C", ",", "(", "__m128i", ")", "__D", ")", ";", "return", "(", "__m64", ")", "(", "(", "__v2du", ")", "("], "ground_truth": ["__C", ")", ")", "[", "<NUM_LIT>", "]", ";"], "File": "tmmintrin", "Func": "_mm_sign_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2610, "Length": 64, "Cover_Rate": 0.6736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind"], "ground_truth": [",", "Expr", ")", ";"], "File": "M88kMCExpr", "Func": "create", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2611, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getTargetDataString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "JITInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", ",", "MachOWriterInfo", "(", "*", "this", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "{", "if", "(", "Subtarget", ".", "isDarwin", "(", ")", ")", "setRelocationModel", "("], "ground_truth": ["Reloc", "::", "DynamicNoPIC", ")", ";"], "File": "PPCTargetMachine17", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2612, "Length": 121, "Cover_Rate": 0.9236641221374046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isHiImm16And", "(", ")", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Value", ")", ";", "if", "(", "ConstExpr", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "isHiImm16And", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2613, "Length": 44, "Cover_Rate": 0.6567164179104478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ret", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "PtrVT", ",", "InFlag", ")", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_HIX22", ",", "DAG", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_LOX10", ",", "DAG", ")", ")", ";", "HiLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Ret", ",", "HiLo", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_ADD", ",", "DAG", ")", ")", ";", "}", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "unsigned", "ldTF", "=", "(", "(", "PtrVT", "==", "<STR_LIT>", ")", "?", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_LDX", ":", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_LD", ")", ";", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setHasCalls", "(", "true", ")", ";", "SDValue", "TGA", "=", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_HI22", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_LO10", ",", "DAG", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Base", ",", "TGA", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "withTargetFlags", "(", "Op", ",", "ldTF", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Offset", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_IE_ADD", ",", "DAG", ")", ")", ";", "}", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LE_HIX22", ",", "DAG", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LE_LOX10", ",", "DAG", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";"], "File": "SparcISelLowering18", "Func": "LowerGlobalTLSAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2614, "Length": 360, "Cover_Rate": 0.4022346368715084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind"], "ground_truth": [";"], "File": "RISCVMCExpr", "Func": "getKind", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2615, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Else", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "--", "Depth", "==", "<NUM_LIT>", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IndirectDst", "(", "MI", ")", ";", "break", ";", "}", "}", "}", "if", "(", "NeedWQM", "&&", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NeedFlat", "&&", "MFI"], "ground_truth": ["->", "IsKernel", ")", "{"], "File": "SILowerControlFlow4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2616, "Length": 235, "Cover_Rate": 0.3549848942598187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vhsubq_sv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhsubq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2617, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "!=", "RB", ".", "getID", "(", ")", ")", "return", "TargetOpcode", "::", "G_ADD", ";", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "STI", ".", "hasAVX512", "(", ")", "&&", "STI", ".", "hasVLX", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "STI", ".", "hasAVX", "(", ")", ")", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "X86InstructionSelector28", "Func": "getAddOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2618, "Length": 61, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "IsIntegerCC", "(", "CC", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CC", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CC", ")", ";", "if", "(", "!", "FBB", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SparcInstrInfo3", "Func": "InsertBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2619, "Length": 74, "Cover_Rate": 0.3645320197044335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getArgumentStackSize", "("], "ground_truth": [")", "const", "{"], "File": "Z80MachineFunctionInfo1", "Func": "getArgumentStackSize", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2620, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BYTES_BIG_ENDIAN", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "next", "++", ",", "i", "++", ")", "{", "if", "(", "next", "==", "<NUM_LIT>", "*", "nelt", ")", "return", "false", ";", "if", "(", "d", "->", "one_vector_p", "&&", "(", "next", "==", "nelt", ")", ")", "{", "if", "(", "(", "nelt", "==", "<NUM_LIT>", ")", "&&", "(", "d", "->", "vmode", "!=", "V2DImode", ")", ")", "return", "false", ";", "else", "next", "=", "<NUM_LIT>", ";", "}", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "next", ")", "return", "false", ";", "}", "location", "=", "d", "->", "perm", "[", "<NUM_LIT>"], "ground_truth": ["]", ";"], "File": "arm6", "Func": "arm_evpc_neon_vext", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2621, "Length": 97, "Cover_Rate": 0.3190789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "BlendMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BlendMask", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "BlendMask", "|=", "<NUM_LIT>", "<<", "i", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "BlendMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "int", "Scale", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MVT", "BlendVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VSELECTMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "VSELECTMask", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", "<", "Size", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "BlendVT"], "ground_truth": [",", "V1", ")", ";"], "File": "X86ISelLowering62", "Func": "lowerVectorShuffleAsBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2622, "Length": 320, "Cover_Rate": 0.31714568880079286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "i", "++", ";", "}", "}", "if", "(", "(", "formula", ".", "length", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "form_inst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "ICmp", ")", ")", "{", "int", "cmp_index", "=", "-", "<NUM_LIT>", ";", "int", "intrins_index", "=", "-", "<NUM_LIT>", ";", "formula", "=", "<STR_LIT>", ";", "ICmpInst", "*", "CI", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "form_inst", ")", ";", "ICmpInst", "::", "Predicate", "Pred", "=", "CI", "->", "getPredicate", "(", ")", ";", "std", "::", "string", "type", "=", "getPredType", "(", "Pred", ")", ";", "if", "(", "type", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "{", "formula", "+=", "type", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "CI", "->", "getNumOperands", "(", ")", ";", "j", "++", ")", "{", "if", "(", "auto", "*", "intrins", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", "->", "getOperand", "(", "j", ")", ")", ")", "{", "<STR_LIT>", "inid", "=", "intrins", "->", "getIntrinsicID", "(", ")", ";", "std", "::", "string", "type", "=", "getLDLOperand", "(", "inid", ")", ";", "if", "(", "type", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "{", "formula", "+=", "type", ";", "if", "(", "auto", "*", "intrins_int", "=", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "intrins_index", "=", "intrins_int", "->"], "ground_truth": ["getZExtValue", "(", ")", ";"], "File": "TPCIndexSpaceGen", "Func": "getFormula", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2623, "Length": 201, "Cover_Rate": 0.43982494529540483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsigned", "MOReg", "=", "MO", ".", "getReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "MOReg", ",", "Reg", ")", ")", "{", "if", "(", "MO", ".", "isUse", "(", ")", ")", "Ref", ".", "Use", "=", "true", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")"], "ground_truth": [")", "Ref", ".", "Def", "=", "true", ";"], "File": "SystemZElimCompare (2)", "Func": "getRegReferences", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2624, "Length": 53, "Cover_Rate": 0.4380165289256198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT"], "ground_truth": ["(", ")", ";"], "File": "ARMFastISel2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2625, "Length": 249, "Cover_Rate": 0.437609841827768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "<STR_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2626, "Length": 100, "Cover_Rate": 0.9345794392523364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "emitFunctionParamList", "(", "F"], "ground_truth": [",", "O", ")", ";"], "File": "NVPTXAsmPrinter", "Func": "emitFunctionParamList", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2627, "Length": 18, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "("], "ground_truth": ["Constraint", ",", "VT", ")", ";"], "File": "AArch64ISelLowering21", "Func": "getRegForInlineAsmConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2628, "Length": 152, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "bool", "IsAllOnes", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "const", "Constant", "*", "C", "=", "IsAllOnes", "?", "Constant", "::", "getAllOnesValue", "(", "Ty", ")", ":", "Constant", "::", "getNullValue", "(", "Ty", ")", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "PICBase", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateCPI", "(", "CPI", ",", "<NUM_LIT>", ")", ")", ";", "MOs", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ")", ";", "break", ";", "}", "default", ":", "{", "if", "(", "(", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "getRegClass", "(", "LoadMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "->", "getSize", "(", ")", ">", "<NUM_LIT>", ")", "return", "NULL", ";", "if", "(", "(", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LoadMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "getRegClass", "(", "LoadMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "->", "getSize", "(", ")", ">", "<NUM_LIT>", ")", "return", "NULL", ";", "for", "(", "unsigned", "i", "=", "NumOps", "-", "<STR_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "MOs", ".", "push_back", "(", "LoadMI", "->", "getOperand", "(", "i", ")", ")", ";", "break", ";", "}", "}", "return", "foldMemoryOperandImpl", "(", "MF", ",", "MI", ",", "Ops", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "MOs", ",", "<NUM_LIT>", ",", "Alignment", ")", ";"], "File": "X86InstrInfo (2)", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2629, "Length": 353, "Cover_Rate": 0.38706140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "<NUM_LIT>", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "(", "NumVecs", "==", "<NUM_LIT>", "||", "NumVecs", "==", "<NUM_LIT>", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "<NUM_LIT>", "&&", "NumVecs", "!=", "<NUM_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "("], "ground_truth": ["Chain", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2630, "Length": 431, "Cover_Rate": 0.448024948024948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>InlinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "Params", "=", "getInlineParams"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUInline", "Func": "AMDGPUInliner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2631, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII"], "ground_truth": [",", "MCI", ")", ".", "TSFlags", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isAccumulator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2632, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setTextFragment", "(", "RegionFragment", "*", "pFragment"], "ground_truth": [")", "{"], "File": "ARMException", "Func": "setTextFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2633, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";", "uint64_t", "Val", "=", "<STR_LIT>", "("], "ground_truth": ["EncodedImm", ",", "EltBits", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2634, "Length": 27, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "removeUnconditionalBranch", "(", "MBB", ")", ";", "removeRedundantConditionalBranch", "(", "MBB", ")"], "ground_truth": [";"], "File": "AMDILCFGStructurizer1", "Func": "prepare", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2635, "Length": 90, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmlaq_rot90_m_fv8hf", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmlaq_rot90_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2636, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";", "}", "for", "(", "Closure", "&", "C", ":", "Closures", ")", "{", "LLVM_DEBUG", "(", "C", ".", "dump", "(", "MRI", ")", ")", ";", "if", "(", "isReassignmentProfitable", "(", "C", ",", "MaskDomain", ")", ")", "{", "reassign", "(", "C", ",", "MaskDomain", ")", ";", "++", "NumClosuresConverted", ";", "Changed", "=", "true"], "ground_truth": [";"], "File": "X86DomainReassignment17", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2637, "Length": 145, "Cover_Rate": 0.45741324921135645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidCLUIImm", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm7Lsb00", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm8Lsb00", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm8Lsb000", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm9Lsb0", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm9Lsb000", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm10Lsb00NonZero", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm10Lsb0000NonZero", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm12", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm12Lsb0", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm13Lsb0", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm20LUI", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "Match_InvalidUImm20AUIPC", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "Match_InvalidSImm21Lsb0JAL", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidCSRSystemRegister", ":", "{", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "case", "Match_InvalidFenceArg", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "return", "Error", "(", "ErrorLoc"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser14", "Func": "MatchAndEmitInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2638, "Length": 439, "Cover_Rate": 0.38074588031222895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvt_n_u64_f64", "(", "float64x1_t", "__a", ","], "ground_truth": ["const", "int", "__b", ")", "{"], "File": "arm", "Func": "neon4_vcvt_n_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2639, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmulhq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t"], "ground_truth": ["__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vqdmulhq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2640, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", "%", "Size", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "Count", "=", "Offset", "/", "Size", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Count"], "ground_truth": [")", ";"], "File": "HexagonInstrInfo36", "Func": "isValidAutoIncImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2641, "Length": 65, "Cover_Rate": 0.3869047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "const", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "bool", "DstIsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "LO16", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "auto", "HI16", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "const", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "const", "unsigned", "Lo16", "=", "Imm", "&", "<NUM_LIT>", ";", "const", "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "LEGInstrInfo1", "Func": "expandPostRAPseudo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2642, "Length": 184, "Cover_Rate": 0.6344827586206897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_shrdi_epi16", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128i", "__C", ",", "__m128i"], "ground_truth": ["__D", ",", "int", "__E", ")", "{"], "File": "avx512vbmi2vlintrin", "Func": "_mm_mask_shrdi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2643, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReplInstrMCID", ".", "push_back", "(", "&", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "ReplInstrMCID", ".", "push_back", "(", "&", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "shouldReplaceInst", "(", "MF", ",", "OriginalMCID", ",", "ReplInstrMCID", ")", ")", "return", "false", ";", "break", ";", "case", "Interleave", ":", "std", "::", "string", "Subtarget", "=", "SchedModel", ".", "getSubtargetInfo", "(", ")", "->", "getCPU", "(", ")", ";", "if", "(", "InterlEarlyExit", ".", "find", "(", "Subtarget", ")", "!=", "InterlEarlyExit", ".", "end", "(", ")", ")", "return", "InterlEarlyExit", "[", "Subtarget", "]", ";", "for", "(", "auto", "&", "I", ":", "IRT", ")", "{", "OriginalMCID", "=", "&", "TII", "->", "get", "(", "I", ".", "OrigOpc", ")", ";", "for", "(", "auto", "&", "Repl", ":", "I", ".", "ReplOpc", ")", "ReplInstrMCID", ".", "push_back", "(", "&", "TII", "->", "get", "(", "Repl", ")", ")", ";", "if", "(", "shouldReplaceInst", "(", "MF", ",", "OriginalMCID"], "ground_truth": [",", "ReplInstrMCID", ")", ")", "{"], "File": "AArch64SIMDInstrOpt (2)", "Func": "shouldExitEarly", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2644, "Length": 137, "Cover_Rate": 0.6199095022624435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ablock", "*", "selectRegion", "(", "ablock_set", "&", "regions", ")", "{", "ablock", "*", "minID", "=", "NULL", ";", "for", "(", "ablock_set", "::", "iterator", "i", "(", "regions", ".", "begin", "(", ")", ")", ",", "ie", "(", "regions", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "if", "(", "!", "minID", "||", "minID", "->", "ID", ">", "(", "*", "i", ")", "->"], "ground_truth": ["ID", ")", "minID", "=", "*", "i", ";"], "File": "PatmosFunctionSplitter", "Func": "selectRegion", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2645, "Length": 67, "Cover_Rate": 0.9305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "Offset", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "RetAddr"], "ground_truth": [";"], "File": "SparcISelLowering78", "Func": "LowerRETURNADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2646, "Length": 91, "Cover_Rate": 0.3807531380753138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "rvexAsmPrinter", "Func": "getDebugValueLocation", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2647, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Sym", "->", "isUndefined", "(", ")", ")", "getTargetStreamer", "(", ")", "->", "emitGlobalType", "(", "Sym", ")", ";", "}", "else", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitTagType", "(", "Sym", ")", ";", "else", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitTableType", "(", "Sym", ")", ";", "}", "DenseSet", "<", "MCSymbol", "*", ">", "InvokeSymbols", ";", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isIntrinsic", "(", ")", ")", "continue", ";", "if", "(", "F", ".", "isDeclarationForLinker", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Results", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Params", ";", "computeSignatureVTs", "(", "F", ".", "getFunctionType", "(", ")", ",", "&", "F", ",", "F", ",", "TM", ",", "Params", ",", "Results", ")", ";", "auto", "Signature", "=", "signatureFromMVTs", "(", "Results", ",", "Params", ")", ";", "bool", "InvokeDetected", "=", "false", ";", "auto", "*", "Sym", "=", "getMCSymbolForFunction", "(", "&", "F", ",", "<STR_LIT>", "||", "<STR_LIT>", ",", "Signature", ".", "get", "(", ")", ",", "InvokeDetected", ")", ";", "if", "(", "InvokeDetected", "&&", "!", "InvokeSymbols", ".", "insert", "(", "Sym", ")", ".", "second", ")", "continue", ";", "Sym", "->", "setType", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Sym", "->", "getSignature", "(", ")", ")", "{", "Sym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "}", "else", "{", "Signature", ".", "reset", "(", ")", ";", "}", "getTargetStreamer", "(", ")", "->", "emitFunctionType", "(", "Sym", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportModule", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportModule", "(", "Sym", ",", "Name", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "InvokeDetected", "?", "Sym", "->", "getName", "(", ")", ":", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "auto", "*", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "getSymbol", "(", "&", "F", ")", ")", ";", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setExportName", "(", "storeName", "(", "Name"], "ground_truth": [")", ")", ";"], "File": "WebAssemblyAsmPrinter13", "Func": "emitExternalDecls", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2648, "Length": 403, "Cover_Rate": 0.7855750487329435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "lsb", "&", "shift_mask", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "c", "==", "-", "lsb", "&&", "lsb", "!=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_DOUBLE", "&&", "(", "GET_MODE", "(", "andop", ")", "==", "VOIDmode", "||", "GET_MODE", "(", "andop", ")", "==", "DImode", ")", ")", "{", "HOST_WIDE_INT", "low", ",", "lsb", ",", "shift_mask_low", ";", "low", "=", "CONST_DOUBLE_LOW", "(", "andop", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "high", ",", "shift_mask_high", ";", "high", "=", "CONST_DOUBLE_HIGH", "(", "andop", ")", ";", "if", "(", "low", "==", "<NUM_LIT>", ")", "{", "shift_mask_high", "=", "~", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "shiftop", ")", ">", "<NUM_LIT>", ")", "shift_mask_high", "<<=", "INTVAL", "(", "shiftop", ")", "-", "<NUM_LIT>", ";", "lsb", "=", "high", "&", "-", "high", ";", "if", "(", "(", "lsb", "&", "shift_mask_high", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "high", "=="], "ground_truth": ["-", "lsb", ";"], "File": "rs60003", "Func": "includes_rldicr_lshift_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2649, "Length": 140, "Cover_Rate": 0.5533596837944664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{", "HasScatteredSymbols", "=", "true", ";", "HasReliableSymbolDifference", "=", "true"], "ground_truth": [";"], "File": "X86AsmBackend37", "Func": "ELFX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2650, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_4fnmaddss_mask", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__v4sf", ")", "__D", ",", "(", "__v4sf", ")", "__E", ",", "(", "__v4sf", ")"], "ground_truth": ["__A", ",", "(", "const", "__v4sf", "*", ")", "__F", ",", "(", "__v4sf", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx5124fmapsintrin", "Func": "_mm_mask_4fnmadd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2651, "Length": 49, "Cover_Rate": 0.5568181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "<NUM_LIT>", "]", ";", "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "clobs", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "vrsave", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "vrsave", ")", ",", "UNSPECV_SET_VRSAVE", ")", ")", ";", "nclobs", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "info", "->", "vrsave_mask", "&", "ALTIVEC_REG_BIT", "(", "i", ")", ")", "{", "if", "(", "!", "epiloguep", "||", "call_used_regs", "[", "i", "]", ")", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ")", ";", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nclobs", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nclobs", ";", "++", "i", ")", "XVECEXP"], "ground_truth": ["(", "insn", ",", "<NUM_LIT>", ",", "i", ")", "=", "clobs", "[", "i", "]", ";"], "File": "powerpcspe", "Func": "generate_set_vrsave", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2652, "Length": 201, "Cover_Rate": 0.9804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_is_reduction", "("], "ground_truth": ["stmt_vec_info", "stmt_info", ")", "{"], "File": "aarch641", "Func": "aarch64_is_reduction", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2653, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const"], "ground_truth": ["MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{"], "File": "XtensaMCTargetDesc", "Func": "createXtensaMCInstPrinter", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2654, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterpfqpd", "(", "mask", ",", "(", "__v8di", ")", "index", ",", "(", "long", "long", "const", "*", ")", "addr", ",", "scale", ","], "ground_truth": ["hint", ")", ";"], "File": "avx512pfintrin4", "Func": "_mm512_mask_prefetch_i64scatter_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2655, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ","], "ground_truth": ["<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SystemZDisassembler12", "Func": "DecodeVR32BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2656, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_div_ps", "(", "__m128", "__W", ",", "__mmask8"], "ground_truth": ["__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_div_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2657, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_tile_loadconfig", "(", "const", "void", "*", "__config", ")", "{", "__asm__", "volatile", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "*", "(", "(", "const", "void", "*", "*"], "ground_truth": [")", "__config", ")", ")", ")", ";"], "File": "amxtileintrin", "Func": "_tile_loadconfig", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2658, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "getSubtarget", "("], "ground_truth": [")", "const", "{"], "File": "JVMAsmPrinter", "Func": "getSubtarget", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2659, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "CPU", "=", "STI", ".", "getCPU", "(", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>_32AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "("], "ground_truth": ["T", ",", "false", ",", "CPU", ")", ";"], "File": "X86AsmBackend (2)", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2660, "Length": 53, "Cover_Rate": 0.3897058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeScalar8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeAllRegRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder"], "ground_truth": [")", ";"], "File": "VideocoreDisassembler", "Func": "DecodeScalar8RegisterClass", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2661, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V2", "=", "(", "Undef2", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "(", "IsUnary", "?", "V1", ":", "V2", ")", ")", ";", "V1", "=", "(", "Undef1", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "V1", ")", ";", "return", "true", ";", "}", "if", "(", "IsUnary", "&&", "(", "Zero1", "||", "Zero2", ")", ")", "{", "if", "(", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isSequentialOrUndefOrZeroInRange", "(", "TargetMask", ",", "<NUM_LIT>", ",", "NumElts", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "MatchLo", "=", "true", ",", "MatchHi", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "(", "i", "!=", "NumElts", ")", "&&", "(", "MatchLo", "||", "MatchHi", ")", ";", "++", "i", ")", "{", "int", "M", "=", "TargetMask", "[", "i", "]", ";", "if", "(", "(", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Zero1", ")", "||", "(", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Zero2", ")", "||", "(", "M", "==", "SM_SentinelUndef", ")", ")", "continue", ";", "MatchLo", "&=", "(", "M", "==", "Unpckl", "[", "i", "]", ")", ";", "MatchHi", "&=", "(", "M", "==", "Unpckh", "[", "i", "]", ")", ";", "}", "if", "(", "MatchLo", "||", "MatchHi", ")", "{", "UnpackOpcode", "=", "MatchLo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "V2", "=", "Zero2", "?", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ":", "V1", ";", "V1", "=", "Zero1", "?", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ":", "V1", ";", "return", "true", ";", "}", "}", "if", "(", "!", "IsUnary", ")", "{", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckl", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "VT", ",", "TargetMask", ",", "Unpckl", ")", ")", "{", "UnpackOpcode", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "true", ";", "}", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckh", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "VT", ",", "TargetMask", ",", "Unpckh", ")", ")", "{", "UnpackOpcode", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "X86ISelLowering (2)5", "Func": "matchShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2662, "Length": 315, "Cover_Rate": 0.5105348460291734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "ix86_varargs_gpr_size", "=", "<NUM_LIT>", ";", "ix86_varargs_fpr_size", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "cum", "->", "regno", ";", "i", "<", "X86_64_MS_REGPARM_MAX", ";", "i", "++", ")", "{", "rtx", "reg", ",", "mem", ";", "mem", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "i", "*", "UNITS_PER_WORD", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "x86_64_ms_abi_int_parameter_registers", "[", "i", "]", ")", ";", "emit_move_insn", "(", "mem", ",", "reg"], "ground_truth": [")", ";"], "File": "i386", "Func": "setup_incoming_varargs_ms_64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2663, "Length": 83, "Cover_Rate": 0.8217821782178217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "CS", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "ReadOnlySection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "LoSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "LoExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_LO", ",", "LoSym", ",", "getContext", "(", ")", ")", ";", "getStreamer", "(", ")", ".", "SwitchSection", "(", "ReadOnlySection", ")", ";", "getStreamer", "(", ")", ".", "EmitLabel", "(", "Sym", ",", "IDLoc", ")", ";", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "getStreamer", "(", ")", ".", "EmitIntValue", "(", "ImmOp64", ",", "<NUM_LIT>", ")", ";", "getStreamer", "(", ")", ".", "SwitchSection", "(", "CS", ")", ";", "if", "(", "emitPartialAddress", "(", "TOut", ",", "IDLoc", ",", "Sym", ")", ")", "return", "true", ";", "if", "(", "isABI_N64", "(", ")", ")", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "TmpReg", ",", "TmpReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "else", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "TmpReg", ",", "TmpReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "FirstReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "FirstReg", ",", "TmpReg", ",", "<NUM_LIT>", ","], "ground_truth": ["IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser84", "Func": "expandLoadDoubleImmToGPR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2664, "Length": 245, "Cover_Rate": 0.4675572519083969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Fast", ";", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "Ext", "==", "<STR_LIT>", "&&", "(", "(", "Ld", "->", "isNonTemporal", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", "&&", "Ld", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "(", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "RegVT", ",", "*", "Ld", "->", "getMemOperand", "(", ")", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", ")", ")", "{", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "HalfOffset", "=", "<NUM_LIT>", ";", "SDValue", "Ptr1", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr2", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr1", ",", "HalfOffset", ",", "dl", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr1", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getOriginalAlign", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr2", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "HalfOffset", ")", ",", "Ld", "->", "getOriginalAlign", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Load1", ",", "Load2", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "TF", ",", "true", ")", ";", "}", "if", "(", "Ext", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "RegVT", ".", "isVector", "(", ")", "&&", "RegVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "unsigned", "NumElts", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "IntVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "("], "ground_truth": ["IntVT", ")", ")", "{"], "File": "X86ISelLowering126", "Func": "combineLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2665, "Length": 376, "Cover_Rate": 0.5537555228276878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "STI", "->", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "(", "Reg", "-", "<STR_LIT>", ")", "*", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "SReg0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SReg0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "(", "Reg", "-", "<STR_LIT>", ")", "*", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SReg0", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "(", "Reg", "-", "<STR_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Reg", "-", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "if", "(", "passesFPReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SpareReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SpareReg", ")", ".", "addReg", "(", "SpareReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts35", "Func": "CMSESaveClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2666, "Length": 416, "Cover_Rate": 0.36651982378854625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "MachineModuleInfo", "*", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "assert", "(", "MMI", ")", ";", "DwarfWriter", "*", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "assert", "(", "DW", "&&", "<STR_LIT>", ")", ";", "DW", "->", "BeginModule", "(", "&", "M", ",", "MMI", ",", "O", ",", "this", ",", "TAI", ")", ";", "for", "(", "Module", "::", "global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "I", "->", "setSection", "(", "TAI", "->", "SectionForGlobal", "(", "I", ")", "->", "getName", "(", ")", ")", ";", "}", "EmitFunctionDecls", "(", "M", ")", ";", "EmitUndefinedVars", "(", "M", ")", ";", "EmitDefinedVars", "(", "M", ")", ";", "EmitIData", "(", "M"], "ground_truth": [")", ";"], "File": "PIC16AsmPrinter2", "Func": "doInitialization", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2667, "Length": 120, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmOp", "=", "Src1", ";", "RegOp", "=", "Src0", ";", "}", "else", "return", "std", "::", "make_pair", "(", "nullptr", ",", "<STR_LIT>", ")", ";", "int", "OMod", "=", "getOModValue", "(", "Op", ",", "ImmOp", "->", "getImm", "(", ")", ")", ";", "if", "(", "OMod", "==", "<STR_LIT>", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "RegOp", ",", "OMod", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "Op", "==", "<STR_LIT>", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "||", "(", "Op", "==", "<STR_LIT>", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "<STR_LIT>", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "("], "ground_truth": ["MI", ",", "<STR_LIT>", "::", "src0", ")", ";"], "File": "SIFoldOperands49", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2668, "Length": 168, "Cover_Rate": 0.32495164410058025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastq512", "(", "(", "__v2di", ")", "__A", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_broadcastq_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2669, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhaddq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vhaddq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhaddq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2670, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'x'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "'d'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'m'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", "-", "<NUM_LIT>", ";", "return", "false", ";", "case", "'y'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "if", "(", "!", "isPowerOf2_64", "(", "MO", ".", "getImm", "(", ")", ")", ")", "return", "true", ";", "O", "<<", "Log2_64", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'z'", ":", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Immediate", "&&", "MO", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "break", ";", "case", "'D'", ":", "case", "'L'", ":", "case", "'M'", ":", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", "->", "isGP64bit", "(", ")", "&&", "NumVals", "==", "<NUM_LIT>", "&&", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "'$'", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "unsigned", "RegOp", "=", "OpNum", ";", "if", "(", "!", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "case", "'M'", ":", "RegOp", "=", "(", "Subtarget", "->", "isLittle", "(", ")", ")", "?", "OpNum", "+", "<NUM_LIT>", ":", "OpNum", ";", "break", ";", "case", "'L'", ":", "RegOp", "=", "(", "Subtarget", "->", "isLittle", "(", ")", ")", "?", "OpNum", ":", "OpNum", "+", "<NUM_LIT>", ";", "break", ";", "case", "'D'", ":", "RegOp", "=", "OpNum", "+"], "ground_truth": ["<NUM_LIT>", ";"], "File": "MipsAsmPrinter25", "Func": "PrintAsmOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2671, "Length": 397, "Cover_Rate": 0.6751700680272109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_maskmovq", "(", "(", "__v8qi", ")", "__A", ",", "(", "__v8qi", ")"], "ground_truth": ["__N", ",", "__P", ")", ";"], "File": "xmmintrin4", "Func": "_mm_maskmove_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2672, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "nios2_large_constant_p", "(", "addr", ")", "||", "nios2_plus_large_constant_p"], "ground_truth": ["(", "addr", ")", ")", ";"], "File": "nios2", "Func": "nios2_large_constant_memory_operand_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2673, "Length": 34, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Prefix", "==", "<STR_LIT>", ")", ";", "RC", "=", "getRegClassFor", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "VT", ")", ";", "assert", "(", "Reg", "<", "RC", "->", "getNumRegs", "(", ")", ")", ";", "return", "std", "::", "make_pair", "(", "*", "(", "RC", "->", "begin", "(", ")", "+"], "ground_truth": ["Reg", ")", ",", "RC", ")", ";"], "File": "FISCISelLowering", "Func": "parseRegForInlineAsmConstraint", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2674, "Length": 52, "Cover_Rate": 0.348993288590604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_broadcastmw_epi32", "(", "__mmask16", "__A", ")", "{"], "File": "avx512cdintrin", "Func": "_mm512_broadcastmw_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2675, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "R", "=", "FlattenVectorShuffle", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ",", "DAG", ")", ")", "return", "R", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op0", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "Op1", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Concat0Op1", ".", "isUndef", "(", ")", "||", "!", "Concat1Op1", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", "."], "ground_truth": ["getTargetLoweringInfo", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2676, "Length": 132, "Cover_Rate": 0.353887399463807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_64bit_and", "(", "rtx", "*", "operands", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "ls0", ",", "ls1", ",", "ms0", ",", "p", ",", "len", ";", "for", "(", "ls0", "=", "<NUM_LIT>", ";", "ls0", "<", "HOST_BITS_PER_WIDE_INT", ";", "ls0", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "ls0", ")", ")", "==", "<NUM_LIT>", ")", "break", ";", "for", "(", "ls1", "=", "ls0", ";", "ls1", "<", "HOST_BITS_PER_WIDE_INT", ";", "ls1", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "ls1"], "ground_truth": [")", ")", "!=", "<NUM_LIT>", ")", "break", ";"], "File": "pa3", "Func": "output_64bit_and", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2677, "Length": 122, "Cover_Rate": 0.5169491525423728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "is<ISA_LIT>CP0", "&&", "!", "is<ISA_LIT>CP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "("], "ground_truth": ["i", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2678, "Length": 219, "Cover_Rate": 0.3656093489148581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_scalefpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ","], "ground_truth": ["(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_scalef_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2679, "Length": 32, "Cover_Rate": 0.5818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CCValidVal", "=", "CCValid", "->", "getZExtValue", "(", ")", ";", "int", "CCMaskVal", "=", "CCMask", "->", "getZExtValue", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCReg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "combineCCMask", "(", "CCReg", ",", "CCValidVal", ",", "CCMaskVal", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "CCValidVal", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "CCMaskVal", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCReg", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "SystemZISelLowering (2)2", "Func": "combineBR_CCMASK", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2680, "Length": 113, "Cover_Rate": 0.5947368421052631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAddress", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ","], "ground_truth": ["MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "O", ")", ";"], "File": "SystemZInstPrinter", "Func": "printBDXAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2681, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "DotExpr", ")", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MCInst", "TmpInst", ";", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "PICBase", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "getOperand", "(", "<NUM_LIT>", ")", "=", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "PICBase", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "isInsideBundle", "(", ")", ")", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", ")", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ","], "ground_truth": ["TmpInst", ")", ";"], "File": "OR1KAsmPrinter1", "Func": "customEmitInstruction", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2682, "Length": 281, "Cover_Rate": 0.49298245614035086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecps_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{", "return", "__builtin_aarch64_frecpsv2sf", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vrecps_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2683, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurType", "."], "ground_truth": ["Size", ";"], "File": "X86AsmParser16", "Func": "getSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2684, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm512_popcnt_epi32", "(", "__m512i", "__A", ")", "{"], "File": "avx512vpopcntdqintrin", "Func": "_mm512_popcnt_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2685, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAlignValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ","], "ground_truth": ["Builder", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2686, "Length": 122, "Cover_Rate": 0.5781990521327014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Visited", ".", "insert", "(", "MemAddr", ")", ".", "second", ")", "return", "false", ";", "const", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "MemAddr", ")", ";", "if", "(", "!", "GV", ")", "{", "if", "(", "const", "auto", "*", "CV", "=", "dyn_cast", "<", "Constant", ">", "(", "MemAddr", ")", ")", "for", "(", "const", "auto", "&", "CO", ":", "CV", "->", "operands", "(", ")", ")", "if", "(", "memAddrUsesCTR", "(", "CO", ",", "TM", ",", "Visited", ")", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "!", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "TLSModel", "::", "Model", "Model", "=", "TM", ".", "getTLSModel", "("], "ground_truth": ["GV", ")", ";"], "File": "PPCTargetTransformInfo1", "Func": "memAddrUsesCTR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2687, "Length": 104, "Cover_Rate": 0.7323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "Fn", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "bool", "Modified", "=", "AsmPrinter", "::", "runOnMachineFunction", "(", "Fn", ")", ";", "emitXRayTable", "("], "ground_truth": [")", ";"], "File": "HexagonAsmPrinter (2)1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2688, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&"], "ground_truth": ["OS", ",", "unsigned", "RegNo", ")", "const", "{"], "File": "WebAssemblyInstPrinter3", "Func": "printRegName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2689, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MVEGatherScatterLowering", "::", "pushOutMul", "(", "PHINode", "*", "&", "Phi", ",", "Value", "*", "IncrementPerRound", ",", "Value", "*", "OffsSecondOperand", ",", "unsigned", "LoopIncrement", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "OffsSecondOperand", ",", "<STR_LIT>", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "IncrementPerRound", ","], "ground_truth": ["OffsSecondOperand", ",", "<STR_LIT>", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2690, "Length": 118, "Cover_Rate": 0.5488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ","], "ground_truth": ["CM", ",", "OL", ")", ";"], "File": "OR1KMCTargetDesc", "Func": "createOR1KMCCodeGenInfo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2691, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_high_u64", "(", "uint64x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vget_high_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2692, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "getPointerWidth", "(", ")", ";", "break", ";", "}", "}", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Match", ";", "FeatureBitset", "ErrorInfoMissingFeatures", ";", "FeatureBitset", "MissingFeatures", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "*", "<ISA_LIT>Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ";", "if", "(", "<ISA_LIT>Op", "->", "isImm", "(", ")", ")", "{", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "<ISA_LIT>Op", "->", "getImm", "(", ")", ")", ";", "unsigned", "Size", "=", "getPointerWidth", "(", ")", ";", "if", "(", "CE", "&&", "(", "isIntN", "(", "Size", ",", "CE", "->", "getValue", "(", ")", ")", "||", "isUIntN", "(", "Size", ",", "CE", "->", "getValue", "(", ")", ")", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Tmp", ";", "Tmp", "+=", "Base", ";", "Tmp", "+=", "(", "is64BitMode", "(", ")", ")", "?", "<STR_LIT>", ":", "(", "is32BitMode", "(", ")", ")", "?", "<STR_LIT>", ":", "(", "is16BitMode", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Op", ".", "setTokenValue", "(", "Tmp", ")", ";", "Match", ".", "push_back", "(", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "false", ")", ")", ";", "Op", ".", "setTokenValue", "(", "Base", ")", ";", "}", "}", "}", "if", "(", "UnsizedMemOp", "&&", "UnsizedMemOp", "->", "isMemUnsized", "(", ")", ")", "{", "static", "const", "unsigned", "MopSizes", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "Size", ":", "MopSizes", ")", "{", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "Size", ";", "uint64_t", "ErrorInfoIgnore", ";", "unsigned", "LastOpcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "M", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfoIgnore", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ";", "if", "(", "Match", ".", "empty", "(", ")", "||", "LastOpcode", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "Match", ".", "push_back", "(", "M", ")", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeatures", "=", "MissingFeatures", ";", "}", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "<NUM_LIT>", ";", "}", "if", "(", "Match", ".", "empty", "(", ")", ")", "{", "Match", ".", "push_back", "(", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ")", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeatures", "=", "MissingFeatures", ";", "}", "if", "(", "UnsizedMemOp", ")", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MnemonicFail", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Mnemonic", "+", "<STR_LIT>", ",", "Op", ".", "getLocRange", "(", ")", ",", "MatchingInlineAsm", ")", ";", "}", "unsigned", "NumSuccessfulMatches", "=", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_Success", ")", ";", "if", "(", "UnsizedMemOp", "&&", "NumSuccessfulMatches", ">", "<NUM_LIT>", "&&", "UnsizedMemOp", "->", "getMemFrontendSize", "(", ")", ")", "{", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "UnsizedMemOp", "->", "getMemFrontendSize", "(", ")", ";", "unsigned", "M", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ","], "ground_truth": ["MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ";"], "File": "X86AsmParser118", "Func": "MatchAndEmitIntelInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2693, "Length": 493, "Cover_Rate": 0.4210076857386849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "LiveIn", "=", "MRI", ".", "getLiveInVirtReg", "(", "Reg", ")", ";", "if", "(", "LiveIn", ")", "return", "LiveIn", ";", "Register", "NewReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "addLiveIn", "(", "Reg", ",", "NewReg"], "ground_truth": [")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "getLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2694, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "<ISA_LIT>ObjectWriter", "::", "ExplicitRelSym", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFragment", "&", "F", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "Target", ".", "isAbsolute", "(", ")", "&&", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", "!=", "MCSymbolRefExpr", "::", "VK_None", "&&"], "ground_truth": ["IsPCRel", ")", "return", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";"], "File": "SystemZMCObjectWriter", "Func": "ExplicitRelSym", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2695, "Length": 73, "Cover_Rate": 0.948051948051948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "This1Reg", ")", ".", "addReg", "(", "Start1Reg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "End1Reg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "This2Reg", ")", ".", "addReg", "(", "Start2Reg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "End2Reg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CharReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "End1Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "End2Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "This1Reg", ")", ".", "addReg", "(", "This2Reg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "DoneMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "emitStringWrapper", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2696, "Length": 230, "Cover_Rate": 0.558252427184466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", "Generation", "<=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "make_unique", "<", "<ISA_LIT>Gfx6CacheControl", ">", "(", "ST", ")", ";", "if", "(", "Generation", "<", "<ISA_LIT>Subtarget", "::", "GFX10", ")"], "ground_truth": ["return", "make_unique", "<", "<ISA_LIT>Gfx7CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer27", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2697, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "<ISA_LIT>PassConfig", "::", "createTargetRegisterAllocator"], "ground_truth": ["(", "bool", ")", "{"], "File": "WebAssemblyTargetMachine (2)", "Func": "createTargetRegisterAllocator", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2698, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_maskz_cvtepu32_ph", "(", "__mmask8", "__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvtepu32_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2699, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask"], "ground_truth": [",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2700, "Length": 216, "Cover_Rate": 0.4920273348519362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "StringRef", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "LEGISelDAGToDAG", "Func": "getPassName", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2701, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "thumb_shiftable_const", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "<NUM_LIT>", ";", "int", "i", ";", "val", "=", "val", "&", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "if", "(", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "val", "&", "(", "mask", "<<", "i", ")", ")", "==", "val", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "arm", "Func": "thumb_shiftable_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2702, "Length": 69, "Cover_Rate": 0.9857142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")"], "ground_truth": ["return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";"], "File": "SparcMCCodeEmitter", "Func": "getBranchTargetOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2703, "Length": 38, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IRB", ".", "CreatePointerCast", "(", "IRB", ".", "CreateConstGEP1_32", "(", "IRB", ".", "CreateCall", "(", "ThreadPointerFunc", ")", ",", "TlsOffset", ")", ",", "Type", "::", "getInt8PtrTy", "(", "IRB", ".", "getContext", "(", ")", ")", "->", "getPointerTo"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)1", "Func": "getSafeStackPointerLocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2704, "Length": 36, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV16I32VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering96", "Func": "lowerV16I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2705, "Length": 55, "Cover_Rate": 0.4365079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminvq", "(", "int32_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__arm_vminvq_s32", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vminvq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2706, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_compresssi512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "("], "ground_truth": ["__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_compress_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2707, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vld1q", "(", "float16_t", "const", "*", "__base", ")", "{", "return", "__arm_vld1q_f16", "(", "__base"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vld1q", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2708, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PLUS", ":", "if", "(", "satisfies_constraint_I", "(", "x", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "satisfies_constraint_J", "(", "x", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "default", ":", "if", "(", "satisfies_constraint_K", "(", "x", ")", "||", "satisfies_constraint_L", "(", "x", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "CONST_DOUBLE", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "FMA", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "case", "MINUS", ":", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case"], "ground_truth": ["DIV", ":"], "File": "ia64", "Func": "ia64_rtx_costs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2709, "Length": 217, "Cover_Rate": 0.6955128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFP<ISA_LIT>v8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget60", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2710, "Length": 176, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCTargetTransformInfo35", "Func": "getMaxInterleaveFactor", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2711, "Length": 34, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?"], "ground_truth": ["<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCISelLowering100", "Func": "getExceptionSelectorRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2712, "Length": 23, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RHS_LO", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ",", "HalfVT", ")", ";", "RHS_HI", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "&", "<NUM_LIT>", ",", "HalfVT", ")", ";", "}", "else", "{", "RHS_LO", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "RHS_HI", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "}", "LO", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_LO", ",", "RHS_LO", ")", ";", "HI", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_HI", ",", "RHS_HI", ")", ";", "Res", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "dl", ",", "VT"], "ground_truth": [",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LO", ")", ";"], "File": "GBZ80ISelLowering (2)", "Func": "LowerBinaryOp", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2713, "Length": 126, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ")", "return", "false", ";", "if", "(", "Res", ".", "getSymA", "(", ")", "&&", "Res", ".", "getSymB", "(", ")", ")", "{", "switch", "(", "getKind", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "VK_<ISA_LIT>_LO", ":", "case", "VK_<ISA_LIT>_HI", ":", "case", "VK_<ISA_LIT>_PCREL_LO", ":", "case"], "ground_truth": ["VK_<ISA_LIT>_PCREL_HI", ":"], "File": "RISCVMCExpr16", "Func": "evaluateAsRelocatableImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2714, "Length": 58, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_name", "(", "file", ",", "buf", ")"], "ground_truth": [";"], "File": "cris", "Func": "cris_asm_output_label_ref", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2715, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "replaceMachineInstructionUsage", "(", "MF", ",", "MI", ")", ";", "RemoveList", ".", "push_back", "(", "&", "MI", ")", ";", "break", ";", "}", "}", "}", "for", "(", "auto", "*", "MI", ":"], "ground_truth": ["RemoveList", ")", "{"], "File": "NVPTXProxyRegErasure", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2716, "Length": 50, "Cover_Rate": 0.3816793893129771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VXWORKS_RTP", ")", "return", "false", ";", "if", "(", "LABEL_REF_NONLOCAL_P", "(", "label", ")", ")", "return", "false", ";", "if", "(", "flag_reorder_blocks_and_partition", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "sparc", "Func": "can_use_mov_pic_label_ref", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2717, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlltq_x", "(", "uint16x8_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vshlltq_x_n_u16", "(", "__a", ",", "__imm"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlltq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2718, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegsViaCopy", "(", "const", "MachineFunction", "*", "MF", ")"], "ground_truth": ["const", "{"], "File": "AMDGPURegisterInfo1", "Func": "getCalleeSavedRegsViaCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2719, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "pass_fma_steering"], "ground_truth": ["(", "ctxt", ")", ";"], "File": "cortex-a57-fma-steering2", "Func": "make_pass_fma_steering", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2720, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "neg", "(", "uint64_t", "&", "Value", ")", "{", "Value", "*=", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SNESAsmBackend", "Func": "neg", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2721, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "WinEHStatePass"], "ground_truth": ["(", ")", ";"], "File": "X86WinEHState (2)", "Func": "createX86WinEHStatePass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2722, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", "++", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", "==", "Reloc", "::", "Static", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering33", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2723, "Length": 126, "Cover_Rate": 0.4632352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "Nd", ".", "getValue", "(", ")", ",", "Ptr", "=", "Nd", ".", "getBasePtr", "(", ")", ",", "Chain", "=", "Nd", ".", "getChain", "(", ")", ";", "EVT", "PtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsSEISelLowering11", "Func": "lowerSTORE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2724, "Length": 88, "Cover_Rate": 0.3003412969283277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fmadd_round_ph", "(", "__mmask32", "__U", ",", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vfmaddph512_maskz", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U"], "ground_truth": [",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_fmadd_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2725, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshlq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "__builtin_aarch64_sqrshlv16qi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vqrshlq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2726, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "write_header_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "header_file", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "write_decls", "(", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "rs6000-gen-builtins", "Func": "write_header_file", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2727, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OldPacket", "=", "Packet"], "ground_truth": [";"], "File": "TPCMachineScheduler", "Func": "savePacket", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2728, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", "||", "SrcPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "AVT", ";", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "AVT", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "CountVal", "=", "SizeVal", "/", "UBytes", ";", "SDValue", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "CountVal", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";", "SDValue", "RepMovs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops"], "ground_truth": [",", "array_lengthof", "(", "Ops", ")", ")", ";"], "File": "X86SelectionDAGInfo21", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2729, "Length": 285, "Cover_Rate": 0.4930795847750865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "TBB", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "SIInstrInfo100", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2730, "Length": 110, "Cover_Rate": 0.6179775280898876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegBankInfo", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "X86Subtarget24", "Func": "getRegBankInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2731, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxvq_s32", "(", "int32x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vmaxvq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2732, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_lzcnt_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U"], "ground_truth": [",", "__m256i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_lzcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2733, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGFX10_3Insts", "(", ")", "const", "{", "return"], "ground_truth": ["GFX10_3Insts", ";"], "File": "AMDGPUSubtarget107", "Func": "hasGFX10_3Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2734, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepu16_ph", "(", "__m512h", "__A", ",", "__mmask32", "__B", ",", "__m512i", "__C", ")", "{", "return", "__builtin_ia32_vcvtuw2ph512_mask_round", "(", "(", "__v32hi", ")", "__C", ",", "__A", ",", "__B"], "ground_truth": [",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtepu16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2735, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Amt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Amt", "=", "Amt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Ratio", "=", "<NUM_LIT>", "/", "Amt", ".", "getScalarValueSizeInBits", "(", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Vals", "(", "Ratio", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Ratio", ";", "++", "i", ")", "Vals", "[", "i", "]", "=", "Amt", ".", "getOperand", "(", "i", ")", ";", "for", "(", "unsigned", "i", "=", "Ratio", ",", "e", "=", "Amt", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "Ratio", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Ratio", ";", "++", "j", ")", "if", "(", "Vals", "[", "j", "]", "!=", "Amt", ".", "getOperand", "(", "i", "+", "j", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SupportedVectorShiftWithBaseAmnt", "(", "VT", ",", "Subtarget", ",", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "("], "ground_truth": ["<ISA_LIT>OpcV", ",", "dl", ",", "VT", ",", "R", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering111", "Func": "LowerScalarVariableShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2736, "Length": 181, "Cover_Rate": 0.3875802997858672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer20", "Func": "SILoadStoreOptimizer", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2737, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VecTy", ",", "PtrTy", "}", ";", "static", "const", "<STR_LIT>", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "LdNFunc", "=", "<STR_LIT>", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "Ptr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "PtrTy", ")", ";", "CallInst", "*", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Ptr", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SVI", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]"], "ground_truth": [";"], "File": "AArch64ISelLowering118", "Func": "lowerInterleavedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2738, "Length": 127, "Cover_Rate": 0.3527777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG"], "ground_truth": ["->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2739, "Length": 25, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "attrs", "=", "get_attributes", "(", "instance", ")", ";", "registered_function", "&", "rfn", "=", "add_function", "(", "instance", ",", "name", ",", "fntype", ",", "attrs", ",", "required_extensions", ",", "false", ",", "false", ")", ";", "hashval_t", "hash", "=", "instance", ".", "hash", "(", ")", ";", "registered_function", "*", "*", "rfn_slot", "=", "function_table", "->", "find_slot_with_hash", "(", "instance", ",", "hash", ",", "INSERT", ")", ";", "gcc_assert", "(", "!", "*", "rfn_slot", ")", ";", "*", "rfn_slot", "=", "&", "rfn", ";", "char", "*", "overload_name", "=", "get_name", "(", "instance", ",", "true", ")", ";", "if", "(", "strcmp", "(", "name", ",", "overload_name", ")", "!=", "<NUM_LIT>", ")", "{", "tree", "attrs", "=", "get_attributes", "(", "instance", ")", ";", "bool", "placeholder_p", "=", "!", "(", "m_direct_overloads", "||", "force_direct_overloads", ")", ";", "add_function", "(", "instance", ",", "overload_name", ",", "fntype", ",", "attrs", ",", "required_extensions"], "ground_truth": [",", "false", ",", "placeholder_p", ")", ";"], "File": "aarch64-sve-builtins1", "Func": "add_unique_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2740, "Length": 125, "Cover_Rate": 0.6476683937823834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "inferAlignmentFromPtrInfo", "(", "MF", ",", "MPO", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "Align", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ","], "ground_truth": ["Addr", ",", "*", "MMO", ")", ";"], "File": "AMDGPUCallLowering30", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2741, "Length": 44, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeList", "CodeNode", "::", "members_if", "(", "Predicate", "P", ",", "const", "DataFlowGraph", "&", "G", ")", "const", "{", "NodeList", "MM", ";", "auto", "M", "=", "getFirstMember", "(", "G", ")", ";", "if", "(", "M", ".", "Id", "==", "<NUM_LIT>", ")"], "ground_truth": ["return", "MM", ";"], "File": "RDFGraph", "Func": "members_if", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2742, "Length": 37, "Cover_Rate": 0.44047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_x_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t"], "ground_truth": ["__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2743, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvttps_epi32", "(", "__mmask8", "__U", ",", "__m256"], "ground_truth": ["__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvttps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2744, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGFX10_3Insts", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>"], "ground_truth": ["]", ";"], "File": "AMDGPUBaseInfo1", "Func": "hasGFX10_3Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2745, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "last_insn", "=", "emit_insn_after", "(", "gen_nopv", "(", ")", ",", "last_insn", ")", ";", "}", "add_reg_note", "(", "last_insn", ",", "REG_SAVE_NOTE", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "loop", "->", "last_insn", "=", "last_insn", ";", "iter_reg", "=", "loop", "->", "iter_reg", ";", "gcc_assert", "(", "REG_P", "(", "iter_reg", ")", ")", ";", "entry_edge", "=", "NULL", ";", "FOR_EACH_VEC_SAFE_ELT", "(", "loop", "->", "incoming", ",", "i", ",", "entry_edge", ")", "if", "(", "entry_edge", "->", "flags", "&", "EDGE_FALLTHRU", ")", "break", ";", "if", "(", "entry_edge", "==", "NULL", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "return", "false", ";", "}", "end_label", "=", "gen_label_rtx", "(", ")", ";", "loop", "->", "end_label", "=", "end_label", ";", "entry_bb", "=", "entry_edge", "->", "src", ";", "start_sequence", "(", ")", ";", "if", "(", "need_fix", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "lp_reg", ",", "iter_reg", ")", ")", ";", "SET_HARD_REG_BIT", "(", "loop", "->", "regs_set_in_loop", ",", "LP_COUNT", ")", ";", "iter_reg", "=", "lp_reg", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "loop_no", ")", ";", "}", "}", "insn", "=", "emit_insn", "(", "gen_arc_lp", "(", "loop", "->", "start_label", ",", "loop", "->", "end_label", ")", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "entry_after", "=", "BB_END", "(", "entry_bb", ")", ";", "if", "(", "!", "single_succ_p", "(", "entry_bb", ")", "||", "vec_safe_length", "(", "loop", "->", "incoming", ")", ">", "<NUM_LIT>", "||", "!", "entry_after", ")", "{", "basic_block", "new_bb", ";", "edge", "e", ";", "edge_iterator", "ei", ";", "emit_insn_before", "(", "seq", ",", "BB_HEAD", "(", "loop", "->", "head", ")", ")", ";", "seq", "=", "emit_label_before", "(", "gen_label_rtx", "(", ")", ",", "seq", ")", ";", "new_bb", "=", "create_basic_block", "(", "seq", ",", "insn", ",", "entry_bb", ")", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "loop", "->", "incoming", ")", "{", "if", "(", "!", "(", "e", "->", "flags", "&", "EDGE_FALLTHRU", ")", ")", "redirect_edge_and_branch_force", "(", "e", ",", "new_bb", ")", ";", "else", "redirect_edge_succ", "(", "e", ",", "new_bb", ")", ";", "}", "make_edge", "(", "new_bb", ",", "loop", "->", "head", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "while", "(", "DEBUG_INSN_P", "(", "entry_after", ")", "||", "(", "NOTE_P", "(", "entry_after", ")", "&&", "NOTE_KIND", "(", "entry_after", ")", "!=", "NOTE_INSN_BASIC_BLOCK", "&&", "NOTE_KIND", "(", "entry_after", ")", "!=", "NOTE_INSN_CALL_ARG_LOCATION", ")", ")", "entry_after", "=", "NEXT_INSN", "(", "entry_after", ")", ";", "entry_after", "=", "next_nonnote_insn_bb", "(", "entry_after", ")", ";", "gcc_assert", "(", "entry_after"], "ground_truth": [")", ";"], "File": "arc", "Func": "hwloop_optimize", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2746, "Length": 359, "Cover_Rate": 0.30142737195633923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getTLSRegEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "("], "ground_truth": ["MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter", "Func": "getTLSRegEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2747, "Length": 82, "Cover_Rate": 0.5942028985507246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Inst", ")", "continue", ";", "if", "(", "auto", "*", "BI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Inst", ")", ")", "{", "traceBitCast", "(", "BI", ",", "Parent", ",", "ParentInfo", ")", ";", "}", "else", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "Inst", ")", ")", "{", "CallInfo", "ChildInfo", ";", "if", "(", "IsPreserveDIAccessIndexCall", "(", "CI", ",", "ChildInfo", ")", "&&", "IsValidAIChain", "(", "ParentInfo", ".", "Metadata", ",", "ParentInfo", ".", "AccessIndex", ",", "ChildInfo", ".", "Metadata", ")", ")", "{", "AIChain", "[", "CI", "]", "=", "std", "::", "make_pair", "(", "Parent", ",", "ParentInfo", ")", ";", "traceAICall", "(", "CI", ",", "ChildInfo", ")", ";", "}", "else", "{", "BaseAICalls", "[", "Parent", "]", "=", "ParentInfo", ";", "}", "}", "else", "if", "(", "auto", "*", "GI", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Inst", ")", ")", "{", "if", "(", "GI", "->", "hasAllZeroIndices", "(", ")", ")", "traceGEP", "(", "GI", ",", "Parent", ",", "ParentInfo", ")", ";", "else", "BaseAICalls", "[", "Parent", "]", "=", "ParentInfo", ";", "}", "else", "{", "BaseAICalls", "[", "Parent", "]", "="], "ground_truth": ["ParentInfo", ";"], "File": "BPFAbstractMemberAccess", "Func": "traceGEP", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2748, "Length": 160, "Cover_Rate": 0.7766990291262136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m32c_promote_prototypes", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "m32c2", "Func": "m32c_promote_prototypes", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2749, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHSID", "==", "(", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "case", "OP_VUZPL", ":", "case", "OP_VUZPR", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS"], "ground_truth": [",", "OpRHS", ")", ".", "getValue", "(", "OpNum", "-", "OP_VUZPL", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2750, "Length": 309, "Cover_Rate": 0.5908221797323135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshlq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrshlq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2751, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mFuncNames", ".", "find", "(", "func", ")", "==", "mFuncNames", ".", "end", "(", ")", ")", "{", "id", "=", "mFuncNames", ".", "size", "(", ")", "+", "RESERVED_FUNCS", "+", "mFuncPtrNames", ".", "size", "(", ")", ";", "mFuncNames", "[", "func", "]", "=", "id", ";", "}", "else", "{", "id", "=", "mFuncNames", "[", "func"], "ground_truth": ["]", ";"], "File": "HSAILModuleInfo", "Func": "getOrCreateFunctionID", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2752, "Length": 49, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "pair", "<", "unsigned", ",", "int", ">", "*", "<ISA_LIT>FrameLowering", "::"], "ground_truth": ["getCalleeSaveSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "{"], "File": "SPUTargetMachine1", "Func": "getCalleeSaveSpillSlots", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2753, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "FrameReg", "=", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "?", "RegInfo", "->", "getStackRegister", "(", ")", ":", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "getFrameIndexOffset", "(", "MF"], "ground_truth": [",", "FI", ")", ";"], "File": "X86FrameLowering47", "Func": "getFrameIndexReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2754, "Length": 55, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPrefetchDistance", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "SystemZTargetTransformInfo20", "Func": "getPrefetchDistance", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2755, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "m68hc11_asm_out_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "default_dtor_section_asm_out_destructor", "(", "symbol", ","], "ground_truth": ["priority", ")", ";"], "File": "m68hc111", "Func": "m68hc11_asm_out_destructor", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2756, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vfnmaddpd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "("], "ground_truth": ["__v2df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_fnmadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2757, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrhq_scatter_shifted_offset_p_u32", "(", "uint16_t", "*", "__base", ",", "uint32x4_t", "__offset", ",", "uint32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{", "__builtin_mve_vstrhq_scatter_shifted_offset_p_uv4si", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ",", "__value", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vstrhq_scatter_shifted_offset_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2758, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine23", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2759, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclarationForLinker", "(", ")", ";", "if", "(", "!", "isTargetMachO", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "isDecl", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMSubtarget23", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2760, "Length": 121, "Cover_Rate": 0.7756410256410257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb1Only", "(", ")", ")", "FramePtr", "=", "<STR_LIT>", ";", "else", "FramePtr", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "FramePtr", "=", "<STR_LIT>", ";", "else", "FramePtr", "=", "STI", ".", "isThumb"], "ground_truth": ["(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMBaseRegisterInfo15", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2761, "Length": 50, "Cover_Rate": 0.4672897196261682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint8_t", "encodeAdvSIMDModImmType7", "("], "ground_truth": ["uint64_t", "Imm", ")", "{"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType7", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2762, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_REGNO_P", "("], "ground_truth": ["regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "{"], "File": "i3864", "Func": "ix86_emit_save_regs_using_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2763, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "reg_class", "ret", ";", "switch", "(", "rclass", ")", "{", "default", ":", "ret", "=", "NO_REGS", ";", "break", ";", "case", "QUAD_REGS", ":", "case", "GPR_REGS", ":", "ret", "=", "NO_REGS", ";", "if", "(", "x", "&&", "GET_CODE", "(", "x", ")", "==", "REG", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "ACC_P", "(", "regno", ")", "||", "ACCG_P", "(", "regno", ")", ")", "ret", "=", "FPR_REGS", ";", "}", "break", ";", "case", "QUAD_FPR_REGS", ":", "if", "(", "x", "&&", "CONSTANT_P", "(", "x", ")", "&&", "!", "ZERO_P", "(", "x", ")", ")", "ret", "=", "GPR_REGS", ";", "else", "ret", "=", "NO_REGS", ";", "break", ";", "case", "ICC_REGS", ":", "case", "FCC_REGS", ":", "case", "CC_REGS", ":", "case", "ICR_REGS", ":", "case", "FCR_REGS", ":", "case", "CR_REGS", ":", "case", "LCR_REG", ":", "case", "LR_REG", ":", "ret", "=", "GPR_REGS", ";", "break", ";", "case", "QUAD_ACC_REGS", ":", "case", "ACCG_REGS", ":", "ret", "=", "FPR_REGS"], "ground_truth": [";"], "File": "frv", "Func": "frv_secondary_reload_class", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2764, "Length": 135, "Cover_Rate": 0.8544303797468354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabdl_s8", "(", "int8x8_t", "__a", ",", "int8x8_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vabdl_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2765, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false"], "ground_truth": [";"], "File": "ARMAsmParser110", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2766, "Length": 147, "Cover_Rate": 0.34507042253521125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShiftRight1Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShiftRight1Lo", ",", "Not", ")", ";", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "Shamt", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShiftLeftHi", ",", "ShiftRightLo", ")", ";", "SDValue", "ShiftLeftLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Shamt", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "ShiftLeftLo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "ShiftLeftLo", ",", "Or", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ","], "ground_truth": ["<NUM_LIT>", ",", "DL", ")", ";"], "File": "MipsISelLowering126", "Func": "lowerShiftLeftParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2767, "Length": 191, "Cover_Rate": 0.60828025477707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_prefetch_i64scatter_ps", "(", "void", "*", "addr", ",", "__m512i", "index", ",", "int", "scale", ",", "int", "hint", ")", "{", "__builtin_ia32_scatterpfqps", "(", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8di", ")", "index", ",", "(", "int", "const", "*", ")", "addr", ","], "ground_truth": ["scale", ",", "hint", ")", ";"], "File": "avx512pfintrin4", "Func": "_mm512_prefetch_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2768, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["imod", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2769, "Length": 132, "Cover_Rate": 0.42996742671009774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "sizeof", "(", "map", ")", "/", "sizeof", "(", "map", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["i", "!=", "e", ";", "++", "i", ")", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{"], "File": "PTXInstrInfo2", "Func": "copyPhysReg", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2770, "Length": 41, "Cover_Rate": 0.37962962962962965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "rs6000_init_machine_status"], "ground_truth": ["(", "void", ")", "{"], "File": "rs60004", "Func": "rs6000_init_machine_status", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2771, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ","], "ground_truth": ["__artificial__", ")", ")", "_mm_abs_epi32", "(", "__m128i", "__A", ")", "{"], "File": "tmmintrin", "Func": "_mm_abs_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2772, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i"], "ground_truth": ["]", "<", "<NUM_LIT>", ")", "continue", ";"], "File": "SystemZISelLowering (2)2", "Func": "isVectorElementSwap", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2773, "Length": 35, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "||", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "FIN", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getMemBasePlusOffset", "(", "FIN", ",", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ",", "DL", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OVFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "OVFIN", ","], "ground_truth": ["FIN", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerVASTART", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2774, "Length": 344, "Cover_Rate": 0.7350427350427351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getHashValue", "(", "<STR_LIT>", "Val", ")", "{", "return", "Val", "."], "ground_truth": ["getHash", "(", ")", ";"], "File": "SPIRVDuplicatesTracker", "Func": "getHashValue", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2775, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "__m256i_u", "*", ")", "__P", "=", "(", "__m256i_u", ")"], "ground_truth": ["__A", ";"], "File": "avx512vlintrin", "Func": "_mm256_storeu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2776, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pmulhw", "(", "(", "__v4hi", ")", "__m1", ",", "("], "ground_truth": ["__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_mulhi_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2777, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_cast", "<", "<ISA_LIT>InstPrinter", "*", ">", "(", "this", ")", "->", "printUpdatePred", "(", "MI", ",", "OpNo", ",", "O"], "ground_truth": [")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printUpdatePred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2778, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", "||", "TARGET_VXWORKS_RTP", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "directive", ",", "LPREFIX", ",", "value", ",", "LPREFIX", ",", "rel", ")", ";", "else", "if", "(", "HAVE_AS_GOTOFF_IN_DATA", ")", "fprintf", "(", "file", ",", "ASM_LONG", "<STR_LIT>", ",", "LPREFIX", ",", "value", ")", ";", "else", "if", "(", "TARGET_MACHO", ")", "{", "fprintf", "(", "file", ",", "ASM_LONG", "<STR_LIT>", ",", "LPREFIX", ",", "value", ")", ";", "machopic_output_function_base_name", "(", "file", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "else", "asm_fprintf", "(", "file", ",", "ASM_LONG", "<STR_LIT>", ",", "GOT_SYMBOL_NAME", ",", "LPREFIX", ","], "ground_truth": ["value", ")", ";"], "File": "i3864", "Func": "ix86_output_addr_diff_elt", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2779, "Length": 86, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vld1v4sf", "(", "(", "const", "__builtin_neon_sf", "*"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2780, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsIEEEMode", "=", "Info", "->", "getMode", "(", ")", ".", "IEEE", ";", "if", "(", "IsIEEEMode", ")", "return", "expandFMINNUM_FMAXNUM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "return", "Op"], "ground_truth": [";"], "File": "SIISelLowering103", "Func": "lowerFMINNUM_FMAXNUM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2781, "Length": 44, "Cover_Rate": 0.4631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ",", "op1", "="], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", ";"], "File": "powerpcspe", "Func": "paired_expand_vector_move", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2782, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "CPUDirectives", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Directive", "=", "Subtarget", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Subtarget", ".", "hasMFOCRF", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Directive", "<", "array_lengthof", "(", "CPUDirectives", ")", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TStreamer", "=", "*", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", ".", "getTargetStreamer", "(", ")", ")", ";", "TStreamer", ".", "emitMachine", "(", "CPUDirectives", "[", "Directive", "]", ")", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")"], "ground_truth": ["==", "Reloc", "::", "PIC_", ")", "{"], "File": "PPCAsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2783, "Length": 200, "Cover_Rate": 0.6369426751592356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "X86IREmitter", "Func": "visitPSHUFB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2784, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getBytesToPopOnReturn", "(", ")", "const", "{", "return", "BytesToPopOnReturn"], "ground_truth": [";"], "File": "Z80oldMachineFunctionInfo", "Func": "getBytesToPopOnReturn", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2785, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "unsigned", "ArgNo", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Arg", ".", "Ty", ")", ";", "MVT", "RegisterVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "F", ".", "getContext", "(", ")"], "ground_truth": [",", "F", ".", "getCallingConv", "(", ")", ",", "VT", ")", ";"], "File": "MipsCallLowering16", "Func": "subTargetRegTypeForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2786, "Length": 78, "Cover_Rate": 0.35944700460829493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", ")", "OutStreamer", "->", "EmitXCOFFLocalCommonSymbol", "(", "GVSym", ",", "Size", ",", "Align", ")", ";", "else", "OutStreamer", "->", "EmitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Align", ")", ";", "return", ";", "}", "const", "unsigned", "AlignLog", "=", "getGVAlignmentLog2", "(", "GV", ",", "DL", ")", ";", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "EmitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "EmitAlignment", "(", "AlignLog", ",", "GV", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "EmittedInitSym", ")", ";", "EmitGlobalConstant", "(", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GV"], "ground_truth": ["->", "getInitializer", "(", ")", ")", ";"], "File": "PPCAsmPrinter75", "Func": "EmitGlobalVariable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2787, "Length": 109, "Cover_Rate": 0.34169278996865204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Expr", "=", "MCBinaryExpr", "::", "create", "(", "MCBinaryExpr", "::", "Sub", ",", "End", ",", "Start", ",", "getContext", "(", ")", ")", ";", "getStreamer", "(", ")", ".", "emitELFSize", "(", "LastFunctionLabel", ",", "Expr"], "ground_truth": [")", ";"], "File": "WebAssemblyAsmParser40", "Func": "onEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2788, "Length": 31, "Cover_Rate": 0.36470588235294116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isADDR128", "(", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "SystemZAsmParser (2)", "Func": "isADDR128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2789, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isInvalidLoopOperation", "(", "&", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI"], "ground_truth": [".", "dump", "(", ")", ";", ")", ";"], "File": "PULPHardwareLoops", "Func": "containsInvalidInstruction", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2790, "Length": 48, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "<NUM_LIT>", ")", "return", "GlobalBaseReg", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister"], "ground_truth": ["(", "&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)", "Func": "getGlobalBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2791, "Length": 38, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_min_round_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ",", "const", "int", "__E", ")", "{", "return", "__builtin_ia32_minsh_mask_round", "(", "__C", ",", "__D", ",", "__A"], "ground_truth": [",", "__B", ",", "__E", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_min_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2792, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_m_n_f32_s32", "(", "float32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "const", "int", "__imm6", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcvtq_m_n_f32_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2793, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "lowerVectorFCMP", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIB", ")", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCMP", ")", ";", "const", "auto", "&", "ST", "=", "MI", ".", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "if", "(", "!", "DstTy", ".", "isVector", "(", ")", "||", "!", "ST", ".", "hasNEON", "(", ")", ")", "return", "false", ";", "const", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "EltSize", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", "!=", "<NUM_LIT>", "&&", "EltSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "Splat", "=", "get<ISA_LIT>VectorSplat", "(", "*", "MRI", ".", "getVRegDef", "(", "RHS", ")", ",", "MRI", ")", ";", "bool", "IsZero", "=", "Splat", "&&", "Splat", "->", "isCst", "(", ")", "&&", "Splat", "->", "getCst", "(", ")", "==", "<NUM_LIT>", ";", "bool", "Invert", ";", "<STR_LIT>", "CC", ",", "CC2", ";", "changeVectorFCMPPredTo<ISA_LIT>CC", "(", "Pred", ",", "CC", ",", "CC2", ",", "Invert", ")", ";", "bool", "NoNans", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "MIB", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "auto", "Cmp", "=", "getVectorFCMP", "(", "CC", ",", "LHS", ",", "RHS", ",", "IsZero", ",", "NoNans", ",", "MRI", ")", ";", "Register", "CmpRes", ";", "if", "(", "CC2", "==", "<STR_LIT>", ")", "CmpRes", "=", "Cmp", "(", "MIB", ")", ";", "else", "{", "auto", "Cmp2", "=", "getVectorFCMP", "(", "CC2", ",", "LHS", ",", "RHS", ",", "IsZero", ",", "NoNans", ",", "MRI", ")", ";", "auto", "Cmp2Dst", "=", "Cmp2", "("], "ground_truth": ["MIB", ")", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "lowerVectorFCMP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2794, "Length": 309, "Cover_Rate": 0.8153034300791556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "NeedAlign", "=", "RC", "->", "getAlignment", "(", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";", "if", "(", "NeedAlign", "<=", "HasAlign", ")", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "StoreOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcR", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "HexagonFrameLowering20", "Func": "expandStoreVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2795, "Length": 130, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "IPM", ",", "DAG", ".", "getConstant", "("], "ground_truth": ["<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "getCCResult", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2796, "Length": 25, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Match_MissingFeature", ":", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_NearMisses", ":", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidTiedOperand", ":", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Parser", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "Operands", "[", "ErrorInfo", "]", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")"], "ground_truth": ["ErrorLoc", "=", "IDLoc", ";"], "File": "WebAssemblyAsmParser26", "Func": "MatchAndEmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2797, "Length": 102, "Cover_Rate": 0.3763837638376384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", ".", "isMIMG", "(", "MI", ")", ")", "{", "uint64_t", "DMaskImm", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "dmask", ")", "->", "getImm", "(", ")", ";", "return", "countPopulation", "(", "DMaskImm", ")", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "return", "<STR_LIT>", "(", "Opc", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "SILoadStoreOptimizer12", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2798, "Length": 66, "Cover_Rate": 0.3402061855670103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "const", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", ";", "if", "(", "<ISA_LIT>Lowering", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "GlobalBaseReg", "=", "<STR_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isSecurePlt", "(", ")", "&&", "M", "->", "getPICLevel", "(", ")", "==", "PICLevel", "::", "SmallPIC", ")", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setUsesPICBase", "(", "true", ")", ";", "}", "else", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "Register", "TempReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setUsesPICBase", "(", "true", ")", ";", "}", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "else", "{", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setShrinkWrapDisabled", "(", "true", ")", ";", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get"], "ground_truth": ["(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "getGlobalBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2799, "Length": 330, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ","], "ground_truth": ["VK", ")", ";"], "File": "RISCVAsmParser", "Func": "isCLUIImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2800, "Length": 36, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_punpckhwd512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi"], "ground_truth": [")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_unpackhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2801, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "loongarch_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "generic_arg", ")", "{", "struct", "loongarch_arg_info", "arg", ";", "loongarch_get_arg_info", "(", "&", "arg", ",", "get_cumulative_args", "(", "cum", ")", ",", "generic_arg", ".", "mode", ",", "generic_arg", "."], "ground_truth": ["type", ",", "generic_arg", ".", "named", ",", "false", ")", ";"], "File": "loongarch", "Func": "loongarch_arg_partial_bytes", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2802, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLVP", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_TLVP", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_SECREL", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSLD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSLDM", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_DTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_NTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTNTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "assert", "(", "MAI", ".", "doesSetDirectiveSuppressReloc", "(", ")", ")", ";", "MCSymbol", "*", "Label", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "AsmPrinter", ".", "OutStreamer", "->", "EmitAssignment", "(", "Label", ",", "Expr", ")", ";", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Label", ",", "Ctx", ")", ";", "}", "break", ";", "}", "if", "(", "!", "Expr", ")", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "!", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr"], "ground_truth": ["(", "Expr", ")", ";"], "File": "X86MCInstLower113", "Func": "LowerSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2803, "Length": 387, "Cover_Rate": 0.8012422360248447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "regs_ever_live", "[", "GLOBAL_POINTER_REGNUM", "]", "&&", "!", "current_function_uses_const_pool", "&&", "!", "mips_function_has_gp_insn", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_NEWABI", "&&", "current_function_is_leaf", ")", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "if", "(", "!", "regs_ever_live", "[", "regno", "]", "&&", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "regno", "!=", "PIC_FUNCTION_ADDR_REGNUM", ")", "return", "regno", ";", "return", "GLOBAL_POINTER_REGNUM"], "ground_truth": [";"], "File": "mips3", "Func": "mips_global_pointer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2804, "Length": 67, "Cover_Rate": 0.6090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>Z80PreRAPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "GBZ80PreRA", "Func": "GBZ80PreRA", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2805, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pcmpgtd", "(", "__m64", "__m1", ",", "__m64"], "ground_truth": ["__m2", ")", "{"], "File": "mmintrin", "Func": "_m_pcmpgtd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2806, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getMOVL", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask"], "ground_truth": [";"], "File": "X86ISelLowering (2)5", "Func": "getMOVL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2807, "Length": 40, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "<ISA_LIT>RegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "Reg", ">=", "BeginReg", "&&", "Reg", "<=", "EndReg", ")", "{", "\\", "unsigned", "Index", "=", "Reg", "-", "BeginReg", ";", "\\", "assert", "(", "Index", "<", "array_lengthof", "(", "RegTable", ")", ")", ";", "\\", "return", "RegTable", "[", "Index", "]", ";", "\\", "}", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR32RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "SGPR32RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR64RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "SGPR64RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR96RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR128RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "SGPR128RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "VGPR256RegNames", ")", ";"], "File": "SIRegisterInfo110", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2808, "Length": 121, "Cover_Rate": 0.51931330472103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->"], "ground_truth": ["getSRetReturnReg", "(", ")", ";"], "File": "MipsISelLowering106", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2809, "Length": 158, "Cover_Rate": 0.36155606407322655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallFrameInformation", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "PassRegistry", "&", "PR", "=", "*", "PassRegistry"], "ground_truth": ["::", "getPassRegistry", "(", ")", ";"], "File": "HexagonFrameLowering (2)3", "Func": "HexagonCallFrameInformation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2810, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "useSubstituteMnemonic", "=", "false", ";", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "<NUM_LIT>", "&&", "ME", "==", "(", "<NUM_LIT>", "-", "SH", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "(", "<NUM_LIT>", "-", "SH", ")", "&&", "ME", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "SH", "=", "<NUM_LIT>", "-", "SH", ";", "}", "if", "(", "useSubstituteMnemonic", ")", "{", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "PPCInstPrinter47", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2811, "Length": 247, "Cover_Rate": 0.3302139037433155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerEXTRACT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isNullConstant", "(", "Idx", ")", ")", "return", "Op", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Op"], "ground_truth": [".", "getValueType", "(", ")", ";"], "File": "RISCVISelLowering", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2812, "Length": 59, "Cover_Rate": 0.4645669291338583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "||", "is<ISA_LIT>SoloInstruction", "(", "MI", ")", ")", "{", "return", "true"], "ground_truth": [";"], "File": "rvexVLIWPacketizer", "Func": "isSoloInstruction", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2813, "Length": 17, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_arc_ifcvt", "(", "gcc", "::", "context", "*", "ctxt", ")", "{", "return", "new", "pass_arc_ifcvt", "(", "ctxt"], "ground_truth": [")", ";"], "File": "arc", "Func": "make_pass_arc_ifcvt", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2814, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Imm", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "SltOpc", "=", "whichOp8u_or_16simm", "(", "SltiOpc", ",", "SltiXOpc", ",", "Imm", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addImm", "(", "Imm", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")"], "ground_truth": [",", "CC", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "Mips16InstrInfo12", "Func": "ExpandFEXT_CCRXI16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2815, "Length": 107, "Cover_Rate": 0.7985074626865671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Defs", "&=", "~", "(", "<NUM_LIT>", "<<", "DReg", ")", ";", "}", "if", "(", "Kills", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I2", "=", "std", "::", "prev", "(", "I", ")", ";", "while", "(", "StackTop", ")", "{", "unsigned", "KReg", "=", "getStackEntry", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "Kills", "&", "(", "<NUM_LIT>", "<<", "KReg", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "KReg", "<<", "<STR_LIT>", ")", ";", "popStackAfter", "(", "I2", ")", ";", "Kills", "&=", "~", "(", "<NUM_LIT>", "<<", "KReg", ")", ";", "}", "}", "while", "(", "Kills", ")", "{", "unsigned", "KReg", "=", "countTrailingZeros", "(", "Kills", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "KReg", "<<", "<STR_LIT>", ")", ";", "freeStackSlotBefore", "(", "I", ",", "KReg", ")", ";", "Kills", "&=", "~", "(", "<NUM_LIT>", "<<", "KReg"], "ground_truth": [")", ";"], "File": "X86FloatingPoint", "Func": "adjustLiveRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2816, "Length": 134, "Cover_Rate": 0.3401015228426396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", ")", "&&", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "FlatForGlobal", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "<NUM_LIT>", ")", "WavefrontSizeLog2", "=", "<NUM_LIT>", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ";", "TargetID", ".", "setTargetIDFromFeaturesString", "(", "FS", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TargetID", "."], "ground_truth": ["getXnackSetting", "(", ")", "<<", "'\\n'", ")", ";"], "File": "AMDGPUSubtarget45", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2817, "Length": 138, "Cover_Rate": 0.3812154696132597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "*", "getAdjustedAnalysisPointer", "(", "const"], "ground_truth": ["void", "*", "ID", ")", "override", "{"], "File": "AMDGPUTargetTransformInfo38", "Func": "getAdjustedAnalysisPointer", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2818, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocation", "*", "dyn_rel", "=", "pParent", ".", "getRelRelMap", "(", ")", ".", "lookUp", "(", "pReloc", ")", ";", "bool", "has_dyn_rel", "=", "(", "dyn_rel", "!=", "NULL", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "<NUM_LIT>", "==", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", ")", "{", "pReloc", ".", "target", "(", ")", "=", "S", "+", "A", ";", "return", "Relocator", "::", "OK", ";", "}", "if", "(", "rsym", "->", "isLocal", "(", ")", "&&", "has_dyn_rel", ")", "{", "dyn_rel", "->", "setAddend", "(", "S", "+", "A", ")", ";", "}", "if", "(", "!", "rsym", "->", "isLocal", "(", ")", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "<ISA_LIT>Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "if", "(", "has_dyn_rel", ")", "{", "if", "(", "llvm", "::", "ELF", "::", "R_AARCH64_ABS64", "==", "pReloc", ".", "type", "(", ")", "&&", "llvm", "::", "ELF", "::", "R_AARCH64_RELATIVE", "==", "dyn_rel", "->", "type", "(", ")", ")", "{", "dyn_rel", "->", "setAddend", "(", "S", "+", "A", ")", ";", "}", "else", "{", "dyn_rel", "->", "setAddend", "(", "A", ")", ";", "return", "Relocator", "::"], "ground_truth": ["OK", ";"], "File": "AArch64Relocator", "Func": "abs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2819, "Length": 220, "Cover_Rate": 0.8365019011406845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerMSASplatZExt", "(", "SDValue", "Op", ",", "unsigned", "OpNr", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "ResVecTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "ViaVecTy", "=", "ResVecTy", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "LaneA", ";", "SDValue", "LaneB", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ResVecTy", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "MipsSEISelLowering39", "Func": "lowerMSASplatZExt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2820, "Length": 56, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vspltw", "(", "(", "vector", "signed", "int", ")"], "ground_truth": ["a1", ",", "a2", ")", ";"], "File": "altivec4", "Func": "vec_splat", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2821, "Length": 18, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "DLXDisassembler", "Func": "decodeRiMemoryValue", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2822, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_crypto_sha1hsi_uu", "("], "ground_truth": ["hash_e", ")", ";"], "File": "arm", "Func": "neon3_vsha1h_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2823, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "CI", "->", "isZero", "(", ")", ")", "return", "Zero", "|", "PosOrZero", "|", "NegOrZero", "|", "Finite", ";", "uint32_t", "Props", "=", "(", "NonZero", "|", "Finite", ")", ";", "if", "(", "CI", "->", "isNegative", "(", ")", ")", "return", "Props", "|", "NegOrZero", ";", "return", "Props", "|", "PosOrZero", ";", "}", "if", "(", "isa", "<", "ConstantFP", ">", "(", "C", ")", ")", "{", "const", "ConstantFP", "*", "CF", "=", "cast", "<", "ConstantFP", ">", "(", "C", ")", ";", "uint32_t", "Props", "=", "CF", "->", "isNegative", "(", ")", "?", "(", "NegOrZero", "|", "NonZero", ")", ":", "PosOrZero", ";", "if", "(", "CF", "->", "isZero", "(", ")", ")", "return", "(", "Props", "&", "~", "NumericProperties", ")", "|", "(", "Zero", "|", "Finite", ")", ";", "Props", "=", "(", "Props", "&", "~", "NumericProperties", ")", "|", "NonZero", ";", "if", "(", "CF", "->", "isNaN", "(", ")", ")", "return", "(", "Props", "&", "~", "NumericProperties", ")", "|", "NaN", ";", "const", "APFloat", "&", "Val", "=", "CF", "->", "getValueAPF", "(", ")", ";", "if", "(", "Val", ".", "isInfinity", "(", ")", ")", "return", "(", "Props", "&", "~", "NumericProperties", ")", "|", "Infinity", ";", "Props", "|=", "Finite", ";", "return", "Props", ";", "}", "return", "Unknown"], "ground_truth": [";"], "File": "HexagonConstPropagation", "Func": "deduce", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2824, "Length": 190, "Cover_Rate": 0.892018779342723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_FP_REG", "-", "<NUM_LIT>", ")"], "ground_truth": ["/", "UNITS_PER_FP_REG", ";"], "File": "riscv2", "Func": "riscv_hard_regno_nregs", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2825, "Length": 21, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isS12Imm", "(", ")"], "ground_truth": ["const", "{"], "File": "RISCVAsmParser (2)1", "Func": "isS12Imm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2826, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BALo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Hi", ",", "Lo", ")", ";", "}", "EVT", "ValTy", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "GOTFlag", "=", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "OFSTFlag", "=", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "BAGOTOffset", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "ValTy", ",", "<NUM_LIT>", ",", "GOTFlag", ")", ";", "BAGOTOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValTy", ",", "GetGlobalReg", "(", "DAG", ",", "ValTy", ")", ",", "BAGOTOffset", ")", ";", "SDValue", "BALOOffset", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "ValTy", ",", "<NUM_LIT>", ",", "OFSTFlag", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "ValTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "BAGOTOffset", ",", "MachinePointerInfo", "(", ")"], "ground_truth": [",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering21", "Func": "LowerBlockAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2827, "Length": 146, "Cover_Rate": 0.45768025078369906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlackfinMCAsmInfo", "::", "BlackfinMCAsmInfo", "(", "const", "Target", "&"], "ground_truth": ["T", ",", "StringRef", "TT", ")", "{"], "File": "BlackfinMCAsmInfo", "Func": "BlackfinMCAsmInfo", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2828, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "ParseMemOperand", "(", ")", ";", "case", "AsmToken", "::", "Percent", ":", "{", "unsigned", "RegNo", ";", "SMLoc", "Start", ",", "End", ";", "if", "(", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";", "}", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")"], "ground_truth": [",", "End", ";"], "File": "X86AsmParser101", "Func": "ParseOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2829, "Length": 78, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "SIISelLowering10", "Func": "performZeroExtendCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2830, "Length": 31, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";", "bool", "CanUseRedZone", "=", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", "&&", "!", "MustSaveLR", "(", "MF", ",", "LR", ")", "&&", "!", "FI", "->", "mustSaveTOC", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "bool", "FitsInRedZone", "=", "FrameSize", "<=", "Subtarget", ".", "getRedZoneSize", "(", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "CanUseRedZone", "&&", "FitsInRedZone", ")", "{", "return", "<NUM_LIT>", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getLinkageSize", "(", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&"], "ground_truth": ["~", "AlignMask", ";"], "File": "PPCFrameLowering4", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2831, "Length": 147, "Cover_Rate": 0.550561797752809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "PPCRegisterInfo (2)1", "Func": "trackLivenessAfterRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2832, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_cmpeq_epi32_mask", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_pcmpeqd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")"], "ground_truth": ["__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cmpeq_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2833, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "{", "OpFlag", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "X86FastISel126", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2834, "Length": 187, "Cover_Rate": 0.35892514395393477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFFBL", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUSubtarget (2)", "Func": "hasFFBL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2835, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Pred2", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred1", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Pred1", "[", "<NUM_LIT>"], "ground_truth": ["]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "PPCInstrInfo (2)2", "Func": "SubsumesPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2836, "Length": 72, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getFunction", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering131", "Func": "getSSPStackGuardCheck", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2837, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>elTarget"], "ground_truth": ["(", ")", ",", "create<ISA_LIT>elDisassembler", ")", ";"], "File": "MipsDisassembler12", "Func": "LLVMInitializeMipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2838, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "pcum", "<", "CSKY_NPARM_REGS", ")", "return", "gen_rtx_REG", "("], "ground_truth": ["mode", ",", "CSKY_FIRST_PARM_REGNUM", "+", "*", "pcum", ")", ";"], "File": "csky2", "Func": "csky_function_arg", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2839, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "data_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "new_mem", ";", "ea_addr", "=", "force_reg", "(", "EAmode", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "optimize_size", "||", "optimize", "==", "<NUM_LIT>", ")", "ea_load_store", "(", "mem", ",", "is_store", ",", "ea_addr", ",", "data_addr", ")", ";", "else", "ea_load_store_inline", "(", "mem", ",", "is_store", ",", "ea_addr", ",", "data_addr", ")", ";", "if", "(", "ea_alias_set", "==", "-", "<NUM_LIT>", ")", "ea_alias_set", "=", "new_alias_set", "(", ")", ";", "new_mem", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "mem", ")", ",", "data_addr", ")", ";", "set_mem_alias_set", "(", "new_mem", ",", "ea_alias_set", ")", ";", "set_mem_align", "(", "new_mem", ",", "MIN", "(", "MEM_ALIGN", "(", "mem", ")", ","], "ground_truth": ["<NUM_LIT>", "*", "<NUM_LIT>", ")", ")", ";"], "File": "spu", "Func": "expand_ea_mem", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2840, "Length": 105, "Cover_Rate": 0.8536585365853658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R", "=", "getRelaxedOpcodeArith", "(", "Inst", ")", ";", "if", "(", "R", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "R", ";", "return", "getRelaxedOpcodeBranch", "(", "Inst"], "ground_truth": [",", "is16BitMode", ")", ";"], "File": "X86AsmBackend (2)", "Func": "getRelaxedOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2841, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "df_ref", "ref", "=", "DF_REG_DEF_CHAIN", "(", "REGNO", "("], "ground_truth": ["reg", ")", ")", ";"], "File": "i386-features1", "Func": "single_def_chain_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2842, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ")", ";"], "File": "RISCVISelDAGToDAG45", "Func": "MatchSLLIUW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2843, "Length": 53, "Cover_Rate": 0.3706293706293706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vset_lanev2sf", "(", "(", "__builtin_neon_sf"], "ground_truth": [")", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vset_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2844, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitCOPY_STRUCT_BYVAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2845, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "C", ";", "raw_svector_ostream", "O", "(", "C", ")", ";", "O", "<<", "<STR_LIT>", "<<", "MF", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "OutStreamer", "->", "emitRawComment", "(", "C", ",", "false", ")", ";", "C", ".", "clear", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "!", "MRI", ".", "livein_empty", "(", ")", ")", "{", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "I", "=", "MRI", ".", "livein_begin", "(", ")", ",", "E", "=", "MRI", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "O", "<<", "printReg", "(", "I", "->", "first", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "if", "(", "std", "::", "next", "(", "I", ")"], "ground_truth": ["!=", "E", ")", "O", "<<", "<STR_LIT>", ";"], "File": "GBZ80AsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2846, "Length": 130, "Cover_Rate": 0.6310679611650486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Mod", ".", "VariantKind", "==", "Kind", ";", "}", ")", ";", "if", "(", "Modifier", "!=", "std", "::", "end"], "ground_truth": ["(", "ModifierNames", ")", ")", "{"], "File": "MCS51MCExpr", "Func": "getName", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2847, "Length": 22, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulx_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{", "return", "__builtin_aarch64_fmulxv2sf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vmulx_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2848, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")"], "ground_truth": [";"], "File": "Tile64RegisterInfo", "Func": "eliminateCallFramePseudoInstr", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2849, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_vcmpgefp_p", "(", "__CR6_EQ", ",", "a1", ",", "a2"], "ground_truth": [")", ";"], "File": "altivec4", "Func": "vec_all_nge", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2850, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "matchAsInsertPS", "=", "[", "&", "]", "(", "SDValue", "VA", ",", "SDValue", "VB", ",", "ArrayRef", "<", "int", ">", "CandidateMask", ")", "{", "unsigned", "ZMask", "=", "<NUM_LIT>", ";", "int", "VADstIndex", "=", "-", "<NUM_LIT>", ";", "int", "VBDstIndex", "=", "-", "<NUM_LIT>", ";", "bool", "VAUsedInPlace", "=", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "{", "ZMask", "|=", "<NUM_LIT>", "<<", "i", ";", "continue", ";", "}", "if", "(", "i", "==", "CandidateMask", "[", "i", "]", ")", "{", "VAUsedInPlace", "=", "true", ";", "continue", ";", "}", "if", "(", "VADstIndex", ">=", "<NUM_LIT>", "||", "VBDstIndex", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CandidateMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "VADstIndex", "=", "i", ";", "}", "else", "{", "VBDstIndex", "=", "i", ";", "}", "}", "if", "(", "VADstIndex", "<", "<NUM_LIT>", "&&", "VBDstIndex", "<", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "VBSrcIndex", "=", "<NUM_LIT>", ";", "if", "(", "VADstIndex", ">=", "<NUM_LIT>", ")", "{", "VBSrcIndex", "=", "CandidateMask", "[", "VADstIndex", "]", ";", "VBDstIndex", "=", "VADstIndex", ";", "VB", "=", "VA", ";", "}", "else", "{", "VBSrcIndex", "=", "CandidateMask", "[", "VBDstIndex", "]", "-", "<NUM_LIT>", ";", "}", "if", "(", "!", "VAUsedInPlace", ")", "VA", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "V1", "=", "VA", ";", "V2", "=", "VB", ";", "InsertPSMask", "=", "VBSrcIndex", "<<", "<NUM_LIT>", "|", "VBDstIndex", "<<", "<NUM_LIT>", "|", "ZMask", ";", "assert", "(", "(", "InsertPSMask", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "true", ";", "}", ";", "if", "(", "matchAsInsertPS", "(", "V1", ",", "V2", ",", "Mask", ")", ")", "return", "true", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "CommutedMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", "."], "ground_truth": ["end", "(", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "matchShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2851, "Length": 268, "Cover_Rate": 0.7243243243243244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "UsePos", "=", "MachineBasicBlock", "::", "iterator", "(", "UseMI", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "InsertPt", "=", "UsePos", ".", "getInstrIterator", "(", ")", ";", "short", "NewOpCode", "=", "getBaseWithLongOffset", "(", "*", "UseMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpStart", ";", "unsigned", "OpEnd", "=", "UseMI", "->", "getNumOperands", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "UseMI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "if", "(", "UseMID", ".", "mayLoad", "(", ")", ")", "{", "MIB", ".", "add", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "ImmOp", ".", "getOffset", "(", ")", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "UseMID", ".", "mayStore", "(", ")", ")", "{", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "ImmOp", ".", "getOffset", "(", ")", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "MIB", ".", "add", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "OpStart", ";", "i", "<", "OpEnd", ";", "++", "i", ")", "MIB", ".", "add", "(", "UseMI", "->", "getOperand", "(", "i", ")", ")", ";", "Deleted", ".", "insert", "("], "ground_truth": ["UseMI", ")", ";"], "File": "HexagonOptAddrMode13", "Func": "changeAddAsl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2852, "Length": 307, "Cover_Rate": 0.5674676524953789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "AnalyzeVarArgs", "(", "CCState", "&", "State", ",", "const"], "ground_truth": ["SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ")", "{"], "File": "MandarinISelLowering", "Func": "AnalyzeVarArgs", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2853, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&"], "ground_truth": ["Subtarget", ";"], "File": "Dcpu16TargetMachine", "Func": "getSubtargetImpl", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2854, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee"], "ground_truth": [".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "PPCISelLowering (2)2", "Func": "isFunctionGlobalAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2855, "Length": 36, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getIORegSPL", "(", "void", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AVRSubtarget11", "Func": "getIORegSPL", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2856, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "="], "ground_truth": ["isSigned", "?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2857, "Length": 69, "Cover_Rate": 0.3670212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isSVECpyImmByte", "(", "int64_t"], "ground_truth": ["Imm", ")", "{"], "File": "AArch64AddressingModes16", "Func": "isSVECpyImmByte", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2858, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";", "return", "X"], "ground_truth": [";"], "File": "PTXMCTargetDesc", "Func": "createPTXMCRegisterInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2859, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "bitpos", "=", "TRI", "->", "getS0Index", "(", "predReg", ")", ";", "assert", "(", "bitpos", ">", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "bitpos", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "InsertedInstrs", "++", ";", "uint32_t", "or_bitmask", "=", "<NUM_LIT>", "<<", "bitpos", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PRTmp", ")", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "or_bitmask", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ".", "addReg", "(", "PRTmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "or_bitmask", ")", ";", "InsertedInstrs", "+=", "<NUM_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ",", "RegState", "::", "Kill", ")", ";", "InsertedInstrs", "+=", "<NUM_LIT>"], "ground_truth": [";"], "File": "PatmosSPReduce1", "Func": "insertDefToS0SpillSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2860, "Length": 253, "Cover_Rate": 0.7737003058103975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsTargetMachine (2)1", "Func": "addGlobalInstructionSelect", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2861, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getTargetJumpTable", "(", "N", "->", "getIndex", "(", ")", ",", "Ty", ","], "ground_truth": ["Flags", ")", ";"], "File": "RISCVISelLowering", "Func": "getTargetNode", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2862, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "*", "regs", ";", "bits", "=", "BITS_PER_WORD", ";", "mode", "=", "int_mode_for_size", "(", "bits", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "}", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ","], "ground_truth": ["offset", ")", ";"], "File": "microblaze5", "Func": "microblaze_block_move_straight", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2863, "Length": 148, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "("], "ground_truth": ["c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vaba_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2864, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "{", "return", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Res"], "ground_truth": [",", "Layout", ",", "Fixup", ")", ";"], "File": "SICMCExpr", "Func": "evaluateAsRelocatableImpl", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2865, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initialize", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "<ISA_LIT>InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "unsigned", "MinGroupSize", ",", "MaxGroupSize", ";", "std", "::", "tie", "(", "MinGroupSize", ",", "MaxGroupSize", ")", "=", "InfoCache", ".", "getFlatWorkGroupSizes"], "ground_truth": ["(", "*", "F", ")", ";"], "File": "AMDGPUAttributor", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2866, "Length": 56, "Cover_Rate": 0.7088607594936709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int64_t", "Offset", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")"], "ground_truth": [".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "Mips16RegisterInfo23", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2867, "Length": 78, "Cover_Rate": 0.3406113537117904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_avg2_pu8", "(", "__m64", "__A", ","], "ground_truth": ["__m64", "__B", ")", "{"], "File": "mmintrin", "Func": "_mm_avg2_pu8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2868, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectADDRrr", "(", "SDValue", "Addr", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", "{", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "SparcISelDAGToDAG15", "Func": "SelectADDRrr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2869, "Length": 62, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "Thumb2ITBlockPass31", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2870, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>ExpandPredSpillCodePass", "(", "Registry"], "ground_truth": [")", ";"], "File": "HexagonExpandPredSpillCode", "Func": "HexagonExpandPredSpillCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2871, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "LeonPasses8", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2872, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "continue", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "("], "ground_truth": [")", ")", ")", ";"], "File": "GBZ80MCInstLower", "Func": "lowerInstruction", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2873, "Length": 156, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "different_mask_policy_p", "(", "const", "vector_insn_info", "&", "info1", ",", "const"], "ground_truth": ["vector_insn_info", "&", "info2", ")", "{"], "File": "riscv-vsetvl", "Func": "different_mask_policy_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2874, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "Binary", "|=", "(", "Reg", "<<", "<NUM_LIT>", ")", ";", "return", "Binary"], "ground_truth": [";"], "File": "ARMMCCodeEmitter13", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2875, "Length": 78, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmsub_round_ss", "(", "__m128", "__W", ",", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_round", "(", "(", "__v4sf", ")", "__W", ",", "-", "(", "__v4sf", ")", "__A", ",", "-", "(", "__v4sf", ")", "__B"], "ground_truth": [",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_fnmsub_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2876, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getIndex", "(", ")", ";"], "File": "AArch64InstrInfo1", "Func": "isStoreToStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2877, "Length": 82, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI"], "ground_truth": [")", ")", ",", "BB", "->", "end", "(", ")", ")", ";"], "File": "CJGISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2878, "Length": 148, "Cover_Rate": 0.45121951219512196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BPReg", "=", "HasBP", "?", "(", "unsigned", ")", "RegInfo", "->", "getBaseRegister", "(", "MF", ")", ":", "FPReg", ";", "unsigned", "BP8Reg", "=", "HasBP", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FPReg", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "BI", "->", "end", "(", ")", ";", "MBBI", "!=", "BI", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FP8Reg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "BPReg", ")", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCFrameLowering10", "Func": "replaceFPWithRealFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2879, "Length": 176, "Cover_Rate": 0.6641509433962264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "Op", ",", "LogicalOpIdx"], "ground_truth": [")", ">", "<NUM_LIT>", ";"], "File": "M68kBaseInfo", "Func": "hasMultiMIOperands", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2880, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pavgb", "(", "(", "__v8qi"], "ground_truth": [")", "__A", ",", "(", "__v8qi", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_avg_pu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2881, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsSubWord", ")", "BitSize", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "BitSize", "<=", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "unsigned", "LOpcode", "=", "BitSize", "<=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CSOpcode", "=", "BitSize", "<=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "LOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "LOpcode", ",", "Disp", ")", ";", "CSOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "CSOpcode", ",", "Disp", ")", ";", "assert", "(", "LOpcode", "&&", "CSOpcode", "&&", "<STR_LIT>", ")", ";", "unsigned", "OrigVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "OldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "NewVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "RotatedOldVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "OldVal", ")", ";", "unsigned", "RotatedAltVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "Src2", ")", ";", "unsigned", "RotatedNewVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "NewVal", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MachineBasicBlock", "*", "UseAltMBB", "=", "emitBlockAfter", "(", "LoopMBB", ")", ";", "MachineBasicBlock", "*", "UpdateMBB", "=", "emitBlockAfter", "(", "UseAltMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "LOpcode", ")", ",", "OrigVal", ")", ".", "addOperand", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "="], "ground_truth": ["LoopMBB", ";"], "File": "SystemZISelLowering (2)1", "Func": "emitAtomicLoadMinMax", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2882, "Length": 255, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEL32", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const"], "ground_truth": ["MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "File": "Cpu0AsmBackend3", "Func": "createCpu0AsmBackendEL32", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2883, "Length": 27, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ">", "LS", "->", "getAlignment", "(", ")", ")", "{", "assert", "(", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "Cpu0ISelDAGToDAG", "Func": "SelectAddr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2884, "Length": 109, "Cover_Rate": 0.3061797752808989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GrpCount", "=", "<NUM_LIT>", ";", "LastFPdOpCycleIdx", "=", "UINT_MAX", ";", "LastEmittedMI", "=", "nullptr", ";", "LLVM_DEBUG", "(", "CurGroupDbg", "=", "<STR_LIT>"], "ground_truth": [";", ")", ";"], "File": "SystemZHazardRecognizer12", "Func": "Reset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2885, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "Position", ";", "while", "(", "Position", "!=", "CurDAG", "->", "allnodes_begin", "(", ")", ")", "{", "SDNode", "*", "N", "=", "&", "*", "--", "Position", ";", "if", "(", "N", "->", "use_empty", "(", ")", "||", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "continue", ";", "if", "(", "N", "->", "getMachineOpcode", "(", ")", "!=", "TargetOpcode", "::", "SUBREG_TO_REG", ")", "continue", ";", "unsigned", "SubRegIdx", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "SubRegIdx", "!=", "<STR_LIT>", "&&", "SubRegIdx", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "Move", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Move", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "switch", "(", "Move", ".", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelDAGToDAG105", "Func": "PostprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2886, "Length": 158, "Cover_Rate": 0.42359249329758714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "Fast", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "first"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)", "Func": "LowerFSINCOS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2887, "Length": 62, "Cover_Rate": 0.30097087378640774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "regno", "=", "REG_R7", "+", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "total", ";", "i", "++", ")", "{", "rtx", "addr", "=", "(", "i", ">", "<NUM_LIT>", "?", "gen_rtx_PLUS", "(", "Pmode", ",", "spreg", ",", "GEN_INT", "(", "i", "*", "<NUM_LIT>", ")", ")", ":", "spreg", ")", ";", "rtx", "memref", "=", "gen_rtx_MEM", "(", "word_mode", ",", "addr", ")", ";", "regno", "--", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ",", "memref", ")", ";", "if", "(", "npregs", ">", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "bfin2", "Func": "expand_epilogue_reg_restore", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 2888, "Length": 91, "Cover_Rate": 0.37916666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Scheduler", "(", ")"], "ground_truth": ["{", "}"], "File": "SIMachineScheduler1", "Func": "~SIScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2889, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_rsqrt14_ps"], "ground_truth": ["(", "__mmask8", "__U", ",", "__m128", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_rsqrt14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2890, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ix86_first_cycle_multipass_data_t", "data", "=", "(", "ix86_first_cycle_multipass_data_t", ")", "_data", ";", "data", "->", "ifetch_block_len", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "i3864", "Func": "core2i7_first_cycle_multipass_init", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2891, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "false", ";", "}", ";", "if", "(", "!", "Disp", ")", "{", "if", "(", "!", "isAtMemOperand", "(", ")", ")", "{", "if", "(", "Parser", ".", "parseTokenLoc", "(", "Loc", ")", "||", "Parser", ".", "parseExpression", "(", "Disp", ",", "EndLoc", ")", ")", "return", "true", ";", "assert", "(", "!", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "Disp", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "Disp", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Parser", ".", "getContext", "(", ")", ")", ";", "}", "}", "if", "(", "!", "parseOptionalToken", "(", "AsmToken", "::", "LParen", ")", ")", "{", "if", "(", "SegReg", "==", "<NUM_LIT>", ")", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "IndexReg", "=", "<NUM_LIT>", ",", "Scale", "=", "<NUM_LIT>", ";", "SMLoc", "BaseLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "E", ";", "StringRef", "ErrMsg", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "Parser", ".", "parseExpression", "(", "E", ",", "EndLoc", ")", "||", "check", "(", "!", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "E", ")", ",", "BaseLoc", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "BaseReg", "=", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "E", ")", "->", "getRegNo", "(", ")", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "Error", "(", "BaseLoc", ",", "<STR_LIT>", ",", "SMRange", "(", "BaseLoc", ",", "EndLoc", ")", ")", ";", "}", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "Parser", ".", "parseTokenLoc", "(", "Loc", ")", "||", "Parser", ".", "parseExpression", "(", "E", ",", "EndLoc", ")", ")", "return", "true", ";", "if", "(", "!", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "E", ")", ")", "{", "int64_t", "ScaleVal", ";", "if", "(", "!", "E", "->", "evaluateAsAbsolute", "(", "ScaleVal", ",", "getStreamer", "(", ")", ".", "getAssemblerPtr", "(", ")", ")", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "else", "{", "IndexReg", "=", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "E", ")", "->", "getRegNo", "(", ")", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "if", "(", "IndexReg", "==", "<STR_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "int64_t"], "ground_truth": ["ScaleVal", ";"], "File": "X86AsmParser (2)4", "Func": "ParseMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2892, "Length": 443, "Cover_Rate": 0.439484126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "NeedFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "RoundedSize", "!=", "<NUM_LIT>", "&&", "hasSP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "<STR_LIT>", ";", "for", "(", "const", "<ISA_LIT>MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "<STR_LIT>", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "true", ",", "Reg", ".", "FI", "."], "ground_truth": ["getValue", "(", ")", ",", "&", "<STR_LIT>", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "SIFrameLowering43", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2893, "Length": 226, "Cover_Rate": 0.3741721854304636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ".", "getOS", "(", ")", ",", "true"], "ground_truth": [",", "false", ")", ";"], "File": "MipsAsmBackend10", "Func": "createMipsAsmBackendEL32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2894, "Length": 17, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "max_copy_size", "=", "max_copy_size", "/", "<NUM_LIT>", ";", "}", "if", "(", "size", ">", "max_copy_size", ")", "return", "false", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "dst", "=", "adjust_automodify_address", "(", "dst", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "src", "=", "adjust_automodify_address", "(", "src", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "int", "n", "=", "size", "*", "BITS_PER_UNIT", ";", "while", "(", "n", ">", "<NUM_LIT>", ")", "{", "opt_scalar_int_mode", "mode_iter", ";", "FOR_EACH_MODE_IN_CLASS", "(", "mode_iter", ",", "MODE_INT", ")", "if", "(", "GET_MODE_BITSIZE", "(", "mode_iter", ".", "require", "(", ")", ")", "<=", "MIN", "(", "n", ",", "copy_bits", ")", ")", "cur_mode", "=", "mode_iter", ".", "require", "(", ")", ";", "gcc_assert", "(", "cur_mode", "!=", "BLKmode", ")", ";", "mode_bits", "=", "GET_MODE_BITSIZE", "(", "cur_mode", ")", ".", "to_constant", "(", ")", ";", "if", "(", "mode_bits", "==", "<NUM_LIT>", "&&", "copy_bits", "==", "<NUM_LIT>", ")", "cur_mode", "=", "V4SImode", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "cur_mode", ")", ";", "n", "-=", "mode_bits", ";", "if", "(", "n", ">", "<NUM_LIT>", "&&", "n", "<", "copy_bits", "/"], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "aarch641", "Func": "aarch64_expand_cpymem", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2895, "Length": 179, "Cover_Rate": 0.5070821529745042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VecOp0", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Op0", ")", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ")", ")", "{", "unsigned", "bytes", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", ">>", "<NUM_LIT>", ";", "unsigned", "bits", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bytes", ",", "ShiftAmtVT", ")", ")", ";", "}", "if", "(", "bits", ">", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "(", "Shift", "!=", "<NUM_LIT>", "?", "Shift", ":", "VecOp0", ")", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bits", ",", "ShiftAmtVT", ")", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "SPUISelDAGToDAG1", "Func": "SelectSRLi64", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2896, "Length": 143, "Cover_Rate": 0.32798165137614677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Val", "=", "<NUM_LIT>", ";", "InlineAsmIdentifierInfo", "Info", ";", "SMLoc", "Start", "=", "Tok", ".", "getLoc", "(", ")", ",", "End", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "true", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "Info", ".", "OpDecl", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "unsigned", "CVal", "=", "<NUM_LIT>", ";", "switch", "("], "ground_truth": ["OpKind", ")", "{"], "File": "X86AsmParser (2)1", "Func": "ParseIntelOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2897, "Length": 73, "Cover_Rate": 0.3443396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ia64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "unsigned", "char", "perm", "[", "MAX_VECT_LEN", "]", ";", "unsigned", "int", "i", ",", "nelt", ",", "which", ";", "d", ".", "target", "=", "target", ";", "if", "(", "op0", ")", "{", "rtx", "nop0", "=", "force_reg", "(", "vmode", ",", "op0", ")", ";", "if", "(", "op0", "==", "op1", ")", "op1", "=", "nop0", ";", "op0", "=", "nop0", ";", "}", "if", "(", "op1", ")", "op1", "=", "force_reg", "(", "vmode", ",", "op1", ")", ";", "d", ".", "op0", "=", "op0", ";", "d", ".", "op1", "=", "op1", ";", "d", ".", "vmode", "=", "vmode", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "d", ".", "vmode", ")", ")", ";", "d", ".", "nelt", "=", "nelt", "=", "GET_MODE_NUNITS", "(", "d", ".", "vmode", ")", ";", "d", ".", "testing_p", "=", "!", "target", ";", "gcc_assert", "(", "sel", ".", "length", "(", ")", "==", "nelt", ")", ";", "gcc_checking_assert", "(", "sizeof", "(", "d", ".", "perm", ")", "==", "sizeof", "(", "perm", ")", ")", ";", "for", "(", "i", "=", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "int", "ei", "=", "sel", "[", "i", "]", "&", "(", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "which", "|=", "(", "ei", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "d", ".", "perm", "[", "i", "]", "=", "ei", ";", "perm", "[", "i", "]", "=", "ei", ";", "}", "switch", "(", "which", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "d", ".", "testing_p", "||", "!", "rtx_equal_p", "(", "d", ".", "op0", ",", "d", ".", "op1", ")", ")", "{", "d", ".", "one_operand_p", "=", "false", ";", "break", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", ".", "perm", "[", "i", "]", ">=", "nelt", ")", "d", ".", "perm", "[", "i", "]", "-=", "nelt", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "ia64", "Func": "ia64_vectorize_vec_perm_const", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2898, "Length": 304, "Cover_Rate": 0.608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "expandBinaryOperation", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "TPCISelLowering", "Func": "lowerFSUB", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2899, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2900, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BranchDelayBase", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", "."], "ground_truth": ["end", "(", ")", ";"], "File": "BranchDelayExpansion", "Func": "runOnMachineFunction", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2901, "Length": 36, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GNULDBackend", "::", "preMergeSections", "(", "Module"], "ground_truth": ["&", "pModule", ")", "{"], "File": "ARMLDBackend", "Func": "preMergeSections", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2902, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", "+", "Offset", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "uintDoesFit", "(", "Size", ",", "Val", ")", ")", ";", "Size", "+=", "Pad", ";", "Buffer", "|=", "Val", "<<", "Offset", ";", "return"], "ground_truth": ["Size", ";"], "File": "M680x0MCCodeEmitter", "Func": "EmitConstant", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2903, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SUnit", "*", "SU", ":", "ScheduledSUnits", ")", "{", "RPTracker", ".", "setPos", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";", "TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";", "BotRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegMaskPair", ".", "RegUnit", ")", ")", "LiveInRegs", ".", "insert", "(", "RegMaskPair", ".", "RegUnit", ")", ";", "}", "LiveOutRegs", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", "{", "unsigned", "Reg", "=", "RegMaskPair", ".", "RegUnit", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "isDefBetween", "(", "Reg", ",", "LIS", "->", "getInstructionIndex", "(", "*", "BeginBlock", ")", ".", "getRegSlot", "(", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "EndBlock", ")", ".", "getRegSlot", "(", ")", ",", "MRI", ",", "LIS", ")", ")", "{", "LiveOutRegs", ".", "insert", "(", "Reg", ")", ";", "}", "}", "LiveInPressure", "=", "TopPressure", ".", "MaxSetPressure", ";", "LiveOutPressure", "=", "BotPressure", "."], "ground_truth": ["MaxSetPressure", ";"], "File": "SIMachineScheduler", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2904, "Length": 189, "Cover_Rate": 0.7026022304832714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PromoteMVEPredVector", "(", "SDLoc", "dl", ",", "SDValue", "Pred", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AllOnes", ")", ";", "SDValue", "AllZeroes", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "AllZeroes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["dl", ",", "<STR_LIT>", ",", "AllZeroes", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PromoteMVEPredVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2905, "Length": 86, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setSchedulingPreference", "(", "Sched", "::", "Source", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setBooleanVectorContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom"], "ground_truth": [")", ";"], "File": "XCoreISelLowering (2)1", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2906, "Length": 229, "Cover_Rate": 0.31029810298102983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "<ISA_LIT>FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "("], "ground_truth": [")", ")", "{"], "File": "ARMISelLowering112", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2907, "Length": 400, "Cover_Rate": 0.5988023952095808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getValueType", "(", ")", "==", "V2", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "SubVT", "=", "V1", ".", "getValueType", "(", ")", ";", "EVT", "SubSVT", "=", "SubVT", ".", "getScalarType", "(", ")", ";", "unsigned", "SubNumElts", "=", "SubVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubVectorWidth", "=", "SubVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "VT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SubSVT", ",", "<NUM_LIT>", "*", "SubNumElts", ")", ";", "SDValue", "V", "=", "insertSubVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ","], "ground_truth": ["V1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SubVectorWidth", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "concatSubVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2908, "Length": 97, "Cover_Rate": 0.7238805970149254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_broadcastsd_pd", "(", "__mmask8", "__M", ",", "__m128d", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_broadcastsd256_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "("], "ground_truth": [")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_broadcastsd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2909, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "I", ":", "B", ")", "{", "if", "(", "const", "auto", "*", "RetInst", "=", "dyn_cast_or_null", "<", "ReturnInst", ">", "(", "&", "I", ")", ")", "{", "Type", "*", "NewRetTy", "=", "classifyPointerType", "(", "RetInst", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "!", "RetTy", ")", "RetTy", "=", "NewRetTy", ";", "else", "if", "(", "RetTy", "!=", "NewRetTy", ")", "RetTy", "=", "TypedPointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "I", ".", "getContext", "(", ")", ")", ",", "F", ".", "getReturnType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ")", ";", "}", "}", "}", "}", "for", "(", "auto", "&", "A", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "A", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isOpaquePointerTy", "(", ")", ")", "{", "TypedPointerType", "*", "NewTy", "=", "classifyPointerType", "(", "&", "A", ")", ";", "Map", "[", "&", "A", "]", "=", "NewTy", ";", "ArgTy", "=", "NewTy", ";", "HasOpaqueTy", "="], "ground_truth": ["true", ";"], "File": "PointerTypeAnalysis", "Func": "classifyFunctionType", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2910, "Length": 146, "Cover_Rate": 0.6083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Barrier"], "ground_truth": [";"], "File": "AArch64AsmParser (2)1", "Func": "isBarrier", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2911, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNamedOpOrImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "bool", "Valid"], "ground_truth": [";"], "File": "AArch64InstPrinter37", "Func": "printNamedOpOrImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2912, "Length": 40, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Mult", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "if", "(", "HasLo", ")", "Lo", "=", "DAG", ".", "getNode", "("], "ground_truth": ["<STR_LIT>", ",", "DL", ",", "Ty", ",", "Mult", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "lowerMulDiv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2913, "Length": 58, "Cover_Rate": 0.3473053892215569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NoFramePointerElim", "||", "MF", ".", "getFrameInfo", "(", ")", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "XCoreRegisterInfo11", "Func": "hasFP", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2914, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cond", "=", "XEXP", "(", "XEXP", "(", "pc_set_rtx", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "bool", "branch_if", ";", "if", "(", "GET_CODE", "(", "cond", ")", "==", "NE", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "m_ccreg", ")", "&&", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "branch_if", "=", "true", ";", "else", "if", "(", "GET_CODE", "(", "cond", ")", "==", "EQ", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "m_ccreg", ")", "&&", "XEXP", "(", "cond", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "branch_if", "=", "false", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "branch_target_bb", "==", "BRANCH_EDGE", "(", "cbranch_insn_bb", ")", "->", "dest", ")", "return", "branch_if", ";", "else", "if", "(", "branch_target_bb", "==", "FALLTHRU_EDGE", "(", "cbranch_insn_bb", ")", "->", "dest", ")", "return", "!", "branch_if", ";", "else", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "sh", "Func": "optimize_sett_clrt_sh_cbranch_ccreg_value", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2915, "Length": 153, "Cover_Rate": 0.7927461139896373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cmp", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "Cmp", "=", "geti8CC", "(", "LHS", ",", "RHS", ",", "CC", ",", "TargetCC", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TrueV", ",", "FalseV", ",", "TargetCC", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "GBZ80ISelLowering", "Func": "LowerSELECT_CC", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2916, "Length": 65, "Cover_Rate": 0.31100478468899523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AvailableDomains"], "ground_truth": ["&", "mask", ";"], "File": "SSEDomainFix", "Func": "getCommonDomains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2917, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "ptr", ",", "frame_pointer_rtx", ")", ")", ";", "if", "(", "fs", ")", "{", "idx", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "pred", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "idx", ",", "GEN_INT", "(", "fs", ")", ")", ")", ";", "rtx", "init", "=", "fn", "(", "tmp", ",", "PM_loop_begin", ",", "fs", ",", "data", ")", ";", "if", "(", "init", ")", "emit_insn", "(", "init", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "++", ";", "emit_insn", "(", "gen_addsi3", "(", "idx", ",", "idx", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "rw", "&", "PM_read", ")", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_MEM", "(", "DImode", ",", "ptr", ")", ")", ")", ";", "emit_insn", "(", "fn", "(", "tmp", ",", "rw", ",", "fs", ",", "data", ")", ")", ";", "if", "(", "rw", "&", "PM_write", ")", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "DImode", ",", "ptr", ")", ",", "tmp", ")", ")", ";", "if", "(", "fs", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "pred", ",", "gen_rtx_NE", "(", "BImode", ",", "idx", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "ptr", ",", "ptr", ",", "GEN_INT", "(", "GET_MODE_SIZE", "(", "DImode", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_br_true_uni", "(", "pred", ",", "label", ")", ")", ";", "rtx", "fini", "=", "fn", "(", "tmp", ",", "PM_loop_end", ",", "fs", ",", "data", ")", ";", "if", "(", "fini", ")", "emit_insn", "(", "fini", ")"], "ground_truth": [";"], "File": "nvptx5", "Func": "nvptx_propagate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2918, "Length": 228, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "FirstMI", "=", "&", "*", "MBB", "->", "begin", "(", ")", ";", "if", "(", "InputReg", ".", "isVirtual", "(", ")", ")", "{", "MachineInstr", "*", "DefInstr", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "assert", "(", "DefInstr", "&&", "DefInstr", "->", "isCopy", "(", ")", ")", ";", "if", "(", "DefInstr", "->", "getParent", "(", ")", "==", "MBB", ")", "{", "if", "(", "DefInstr", "!=", "FirstMI", ")", "{", "DefInstr", "->", "removeFromParent", "(", ")", ";", "MBB", "->", "insert", "(", "FirstMI", ",", "DefInstr", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "DefInstr", ")", ";", "}", "else", "{", "FirstMI", "=", "&", "*", "std", "::", "next", "(", "FirstMI", "->", "getIterator", "(", ")", ")", ";", "}", "}", "}", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "const", "unsigned", "Mask", "=", "(", "WavefrontSize", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "Register", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "BfeMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CountReg", ")", ".", "addReg", "(", "InputReg", ")", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "Mask", ")", "|", "<NUM_LIT>", ")", ";", "if", "(", "LV", ")", "LV", "->", "recomputeForSingleDefVirtReg", "(", "InputReg", ")", ";", "auto", "BfmMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addReg", "(", "CountReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "auto", "CmpMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "WavefrontSize", ")", ";", "if", "(", "LV", ")", "LV", "->", "getVarInfo", "(", "CountReg", ")", ".", "Kills", ".", "push_back", "(", "CmpMI", ")", ";", "auto", "CmovMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "BfeMI", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "("], "ground_truth": ["*", "BfmMI", ")", ";"], "File": "SILowerControlFlow15", "Func": "lowerInitExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2919, "Length": 453, "Cover_Rate": 0.7947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PULPFixupHwLoops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializePULPFixupHwLoopsPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "PULPFixupHwLoops", "Func": "PULPFixupHwLoops", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2920, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "classof", "(", "const", "MCStreamer", "*", "streamer", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "BRIGDwarfStreamer", "Func": "classof", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2921, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GuaranteedTailCallOpt", "&&", "canGuaranteeTCO", "(", "CC"], "ground_truth": [")", ";"], "File": "M68kISelLowering", "Func": "shouldGuaranteeTCO", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2922, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Register", "RegNo", "=", "MatchRegisterName", "(", "Name", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createVecReg", "(", "RegNo", ","], "ground_truth": ["S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";"], "File": "RISCVAsmParser43", "Func": "parseVectorRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2923, "Length": 51, "Cover_Rate": 0.4636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSwift", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)", "Func": "isSwift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2924, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ord", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "return", "callIntrinsic", "(", "Builder", ",", "<STR_LIT>", ")", ";", "if", "(", "isReleaseOrStronger", "(", "Ord", ")", ")", "return", "callIntrinsic"], "ground_truth": ["(", "Builder", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering10", "Func": "emitLeadingFence", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2925, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>RetpolineThunksPass", "(", ")"], "ground_truth": [")", ";"], "File": "X86TargetMachine109", "Func": "addPreEmitPass2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2926, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>"], "ground_truth": [")", "return", "EmitTest", "(", "Op0", ",", "<ISA_LIT>CC", ",", "DAG", ")", ";"], "File": "X86ISelLowering144", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2927, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_paddb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")"], "ground_truth": ["__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_add_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2928, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Context", "=", "Streamer", ".", "getContext", "(", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOT", ",", "Context", ")", ";", "MCSymbol", "*", "PCSym", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "Streamer", ".", "EmitLabel"], "ground_truth": ["(", "PCSym", ")", ";"], "File": "AArch64MCAsmInfo (2)1", "Func": "getExprForPersonalitySymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2929, "Length": 45, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "IDATASections", ".", "size", "(", ")", ";", "i", "++", ")", "delete", "IDATASections", "[", "i", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "AutosSections", ".", "size", "(", ")", ";", "i", "++", ")", "delete", "AutosSections", "[", "i", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ROSections", ".", "size", "(", ")", ";", "i", "++", ")", "delete", "ROSections", "[", "i", "]", ";", "delete", "ExternalVarDecls"], "ground_truth": [";"], "File": "PIC16TargetObjectFile2", "Func": "~PIC16TargetObjectFile", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2930, "Length": 75, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCondBranchOpcode", "(", "int", "opc"], "ground_truth": [")", "{"], "File": "NyuziInstrInfo", "Func": "isCondBranchOpcode", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2931, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printLeaMemReference", "(", "MI", ",", "OpNo", ","], "ground_truth": ["O", ")", ";"], "File": "X86IntelInstPrinter4", "Func": "printlea32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2932, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "isNullConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "NewSetCC", "=", "LowerAndToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ")", "return", "NewSetCC", ";", "}", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "return", "getSETCC", "(", "CCode", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "DAG", ")", ";", "}", "}", "bool", "IsFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "dl", ",", "IsFP"], "ground_truth": [",", "Op0", ",", "Op1", ",", "DAG", ")", ";"], "File": "X86ISelLowering143", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2933, "Length": 235, "Cover_Rate": 0.6657223796033994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LABEL_P", "(", "lab", ")", "&&", "LABEL_NUSES", "(", "lab", ")", "<", "uses_threshold", ")", "return", "<NUM_LIT>", ";", "if", "(", "optimize_size", ")", "return", "<NUM_LIT>", ";", "if", "(", "rx_cpu_type", "==", "RX100", "||", "rx_cpu_type", "==", "RX200", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "rx2", "Func": "rx_align_for_label", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2934, "Length": 37, "Cover_Rate": 0.7254901960784313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createConstantPropagationPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createLoopSimplifyPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createDeadCodeEliminationPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createConstantPropagationPass", "(", ")"], "ground_truth": [")", ";"], "File": "HexagonTargetMachine24", "Func": "addPassesForOptimizations", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2935, "Length": 36, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "toString", "(", "const", "Type", "*", "Ty", ",", "bool", "hasAddr64", ")", "{", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Type", "::", "PointerTyID", ":", "return", "hasAddr64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "Type", "::", "FloatTyID", ":", "return", "<STR_LIT>", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "<STR_LIT>", ";", "case", "Type", "::", "IntegerTyID", ":", "switch", "(", "Ty", "->", "getIntegerBitWidth", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Ty", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmPrinter44", "Func": "toString", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2936, "Length": 129, "Cover_Rate": 0.9699248120300752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "window", "[", "num_insn", "]", ".", "byte_len", "=", "byte_len", ";", "window", "[", "num_insn", "]", ".", "group", "=", "group", ";", "window", "[", "num_insn", "]", ".", "path", "=", "path", ";", "window", "[", "num_insn", "]", ".", "imm_bytes", "=", "imm_size", ";", "window_list", "->", "window_size", "+=", "byte_len", ";", "window_list", "->", "num_insn", "=", "num_insn", "+", "<NUM_LIT>", ";", "window_list", "->", "num_uops", "=", "window_list", "->", "num_uops", "+", "num_uops", ";", "window_list", "->", "imm_size", "+=", "imm_size", ";", "window_list", "->", "num_imm", "+=", "num_imm_operand", ";", "window_list", "->", "num_imm_32", "+="], "ground_truth": ["num_imm32_operand", ";"], "File": "i3864", "Func": "add_insn_window", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2937, "Length": 78, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_all_ge", "(", "vector", "float", "a1", ",", "vector", "float"], "ground_truth": ["a2", ")", "{"], "File": "altivec4", "Func": "vec_all_ge", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2938, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "useMachineCombiner", "(", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "AArch64InstrInfo (2)", "Func": "useMachineCombiner", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2939, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsIndirect", ")", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "erase", "(", "&", "MI", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "DBG_VALUE", ")", ","], "ground_truth": ["IsIndirect", ",", "VReg", ",", "Var", ",", "Expr", ")", ";"], "File": "X86OptimizeLEAs17", "Func": "replaceDebugValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2940, "Length": 56, "Cover_Rate": 0.36129032258064514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "PseudoMI", "=", "MF", "->", "CreateMachineInstr", "(", "QII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "if", "(", "ResourceTracker", "->", "canReserveResources", "(", "PseudoMI", ")", ")", "{", "ResourceTracker", "->", "reserveResources", "(", "PseudoMI", ")", ";", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")"], "ground_truth": ["->", "DeleteMachineInstr", "(", "PseudoMI", ")", ";"], "File": "HexagonVLIWPacketizer14", "Func": "tryAllocateResourcesForConstExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2941, "Length": 68, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pdp11_secondary_memory_needed", "(", "machine_mode", ",", "reg_class_t", "c1", ",", "reg_class_t", "c2", ")", "{", "int", "fromfloat", "=", "(", "c1", "==", "LOAD_FPU_REGS", "||", "c1", "==", "NO_LOAD_FPU_REGS", "||", "c1", "==", "FPU_REGS", ")", ";", "int", "tofloat", "=", "(", "c2", "==", "LOAD_FPU_REGS", "||", "c2", "=="], "ground_truth": ["NO_LOAD_FPU_REGS", "||", "c2", "==", "FPU_REGS", ")", ";"], "File": "pdp11", "Func": "pdp11_secondary_memory_needed", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2942, "Length": 47, "Cover_Rate": 0.8545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGRP32", "=", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "const", "MCRegisterClass", "&", "AGRP32", "=", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Sub", "=", "MRI", "->", "getSubReg", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Sub", ")", "continue", ";", "if", "(", "VGRP32", ".", "contains", "(", "Sub", ")", "&&", "(", "(", "Sub", "-", "<STR_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "AGRP32", ".", "contains", "(", "Sub", ")", "&&", "(", "(", "Sub", "-", "<STR_LIT>", ")", "&"], "ground_truth": ["<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "AMDGPUAsmParser33", "Func": "validateVGPRAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2943, "Length": 146, "Cover_Rate": 0.7564766839378239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>"], "ground_truth": ["(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmls_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2944, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_x1"], "ground_truth": ["(", "Abl", "a", ")", "{"], "File": "disassembler", "Func": "mov_x1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2945, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", "==", "pic_offset_table_rtx", ")", "return", "true", ";", "if", "(", "!", "HARD_REGISTER_P", "(", "pic_offset_table_rtx", ")", "&&", "(", "HARD_REGISTER_P", "(", "x", ")", "||", "lra_in_progress", "||", "reload_in_progress", ")", "&&", "ORIGINAL_REGNO", "(", "x"], "ground_truth": [")", "==", "REGNO", "(", "pic_offset_table_rtx", ")", ")", "return", "true", ";"], "File": "sparc", "Func": "sparc_pic_register_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2946, "Length": 41, "Cover_Rate": 0.6119402985074627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "CreateReg", "(", "unsigned", "RegNo", ")", "{", "<ISA_LIT>Operand", "Res", ";", "Res", ".", "Kind", "=", "Register"], "ground_truth": [";"], "File": "X86AsmParser80", "Func": "CreateReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2947, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", "||", "VK", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "return", "false", ";", "return", "(", "isRV64", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "||", "isUInt", "<"], "ground_truth": ["<NUM_LIT>", ">", "(", "Imm", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "isUImmLog2XLenHalf", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2948, "Length": 68, "Cover_Rate": 0.9066666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "*", "lookupAVX512", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "const", "uint16_t", "(", "&", "Row", ")", "[", "<NUM_LIT>", "]", ":", "ReplaceableInstrsAVX512", ")", "if", "(", "Row", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", "||", "(", "domain", "==", "<NUM_LIT>"], "ground_truth": ["&&", "Row", "[", "<NUM_LIT>", "]", "==", "opcode", ")", ")", "return", "Row", ";"], "File": "X86InstrInfo10", "Func": "lookupAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2949, "Length": 54, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BlackfinFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", ";"], "File": "BlackfinFrameInfo", "Func": "hasFP", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2950, "Length": 23, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nregs", ";", "if", "(", "!", "cum", "->", "caller", "&&", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "return", ";", "if", "(", "mode", "==", "BLKmode", ")", "bytes", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "bytes", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "words", "=", "CEIL", "(", "bytes", ",", "UNITS_PER_WORD", ")", ";", "if", "(", "type", ")", "mode", "=", "type_natural_mode", "(", "type", ",", "NULL", ",", "false", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "enum", "calling_abi", "call_abi", "=", "cum", "?", "cum", "->", "call_abi", ":", "ix86_abi", ";", "if", "(", "call_abi", "==", "MS_ABI", ")", "nregs", "=", "function_arg_advance_ms_64", "(", "cum", ",", "bytes"], "ground_truth": [",", "words", ")", ";"], "File": "i3868", "Func": "ix86_function_arg_advance", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2951, "Length": 99, "Cover_Rate": 0.5351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_split_move", "(", "dest", ",", "src", ","], "ground_truth": ["mips_insn_split_type", "(", "insn", ")", ")", ";"], "File": "mips4", "Func": "mips_split_move_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2952, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "pred", "==", "<NUM_LIT>", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQADDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2953, "Length": 162, "Cover_Rate": 0.8393782383419689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMISelLowering100", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2954, "Length": 175, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Addr", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Addr", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MatchAddressBase", "(", "Addr", ",", "AM12", ")", ";", "Done", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Done", "&&", "MatchAddress", "(", "Addr", ",", "AM12"], "ground_truth": [",", "true", ")", ")", "return", "false", ";"], "File": "SystemZISelDAGToDAG19", "Func": "SelectAddrRRI12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2955, "Length": 112, "Cover_Rate": 0.3929824561403509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDep", "&", "Dep", "=", "SUI", "->", "Preds", "[", "i", "]", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Data", ")", "{", "int", "nopsNeeded", "=", "Dep", ".", "getLatency", "(", ")", "-", "(", "PacketNum", "-", "Dep", ".", "getSUnit", "(", ")", "->", "TopReadyCycle", ")", ";", "if", "(", "nopsNeeded", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "TPCVLIWPacketizer", "Func": "produceLatencyHazard", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2956, "Length": 66, "Cover_Rate": 0.33, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "disp", ")", "==", "UNSPEC", "&&", "XINT", "(", "disp", ",", "<NUM_LIT>"], "ground_truth": [")", "==", "UNSPEC_MACHOPIC_OFFSET", ")", ";"], "File": "i386", "Func": "darwin_local_data_pic", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2957, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "frv_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "ACCG_P", "(", "regno", ")", ")", "return", "GET_MODE_SIZE", "(", "mode"], "ground_truth": [")", ";"], "File": "frv", "Func": "frv_hard_regno_nregs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2958, "Length": 26, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxCallFrameSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getMaxCallFrameSize", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", "->", "end", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", "++", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "LanaiFrameLowering14", "Func": "replaceAdjDynAllocPseudo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2959, "Length": 120, "Cover_Rate": 0.6185567010309279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u64_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2960, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "getStringImm", "(", "const", "MachineInstr"], "ground_truth": ["&", "MI", ",", "unsigned", "StartIndex", ")", "{"], "File": "SPIRVUtils", "Func": "getStringImm", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2961, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isEntryFunctionCC", "(", "CallingConv", "::"], "ground_truth": ["ID", "CC", ")", "{"], "File": "AMDGPUBaseInfo22", "Func": "isEntryFunctionCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2962, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "return", "lowerShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "VPermMask", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ",", "V1", ")", ";", "}", "return", "lowerShuffleAsLanePermuteAndShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ","], "ground_truth": ["Mask", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering125", "Func": "lowerV8F32Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2963, "Length": 209, "Cover_Rate": 0.32554517133956384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_BDVER3", ":", "case", "PROCESSOR_BDVER4", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_CORE2", ":", "case", "PROCESSOR_NEHALEM", ":", "case", "PROCESSOR_SANDYBRIDGE", ":", "case", "PROCESSOR_HASWELL", ":", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case"], "ground_truth": ["PROCESSOR_KNL", ":"], "File": "i3864", "Func": "ia32_multipass_dfa_lookahead", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2964, "Length": 30, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OffsetImmOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "DstReg", "=", "DstRegOp", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "SrcRegOp", ".", "getReg", "(", ")", ";", "int64_t", "OffsetValue", "=", "OffsetImmOp", ".", "getImm", "(", ")", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "bool", "IsLargeOffset", "=", "!", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", "+", "<NUM_LIT>", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "OffsetValue", ")", ")", ";", "if", "(", "IsLargeOffset", ")", "{", "if", "(", "loadImmediate", "(", "OffsetValue", ",", "ATReg", ",", "SrcReg", ",", "!", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "true", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "}", "int64_t", "FirstOffset", "=", "IsLargeOffset", "?", "<NUM_LIT>", ":", "OffsetValue", ";", "int64_t", "SecondOffset", "=", "IsLargeOffset", "?", "<NUM_LIT>", ":", "(", "OffsetValue", "+", "<NUM_LIT>", ")", ";", "if", "(", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "FirstOffset", ",", "SecondOffset", ")", ";", "unsigned", "FirstLbuDstReg", "=", "IsLargeOffset", "?", "DstReg", ":", "ATReg", ";", "unsigned", "SecondLbuDstReg", "=", "IsLargeOffset", "?", "ATReg", ":", "DstReg", ";", "unsigned", "LbuSrcReg", "=", "IsLargeOffset", "?", "ATReg"], "ground_truth": [":", "SrcReg", ";"], "File": "MipsAsmParser (2)4", "Func": "expandUlh", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2965, "Length": 190, "Cover_Rate": 0.4896907216494845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "if", "(", "searchSymbolAlias", "(", "Operands", ")", ")", "return", "MatchOperand_Success", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "OperandMatchResultTy", "ResTy", "=", "matchAnyRegisterWithoutDollar", "(", "Operands", ",", "S", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return"], "ground_truth": ["ResTy", ";"], "File": "MipsAsmParser", "Func": "parseAnyRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2966, "Length": 78, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZInstrInfo24", "Func": "getBranchInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2967, "Length": 237, "Cover_Rate": 0.6546961325966851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target32", "(", ")"], "ground_truth": [",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "WebAssemblyDisassembler (2)", "Func": "LLVMInitializeWebAssemblyDisassembler", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2968, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "(", "(", "__v4du", ")", "__A", "|", "(", "__v4du"], "ground_truth": [")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_or_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2969, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "commuteSHUFP", "=", "[", "&", "VT", ",", "&", "DL", ",", "&", "DAG", "]", "(", "SDValue", "Parent", ",", "SDValue", "V", ")", "{", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Parent", "->", "isOnlyUserOf", "(", "V", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Imm", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "DAG", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "peekThroughOneUseBitcasts", "(", "N0", ")", ",", "Subtarget", ")", "||", "<STR_LIT>", "(", "peekThroughOneUseBitcasts", "(", "N1", ")", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "Imm", "=", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ",", "N0", ",", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", ";", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "SDValue", "NewSHUFP", "=", "commuteSHUFP", "(", "N", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "Imm", "=", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSHUFP", ",", "DAG", ".", "getTargetConstant", "(", "Imm", "^", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Imm", "=", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", "==", "N1", ")", "{", "if", "(", "SDValue", "NewSHUFP", "=", "commuteSHUFP", "(", "N", ",", "N0", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSHUFP", ",", "NewSHUFP", ",", "DAG", ".", "getTargetConstant", "(", "Imm", "^", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "SDValue", "NewSHUFP", "=", "commuteSHUFP", "(", "N", ",", "N0", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSHUFP", ",", "N1", ",", "DAG"], "ground_truth": [".", "getTargetConstant", "(", "Imm", "^", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering104", "Func": "combineCommutableSHUFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2970, "Length": 386, "Cover_Rate": 0.7766599597585513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "<STR_LIT>", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMFastISel (2)1", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2971, "Length": 268, "Cover_Rate": 0.3091118800461361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "I32RegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createReg", "(", "Reg", ")", ")", ";"], "File": "VEDisassembler", "Func": "DecodeI32RegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2972, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "KindA", "=", "A", ".", "Addr", "->", "getKind", "(", ")", ",", "KindB", "=", "B", ".", "Addr", "->", "getKind", "(", ")", ";", "if", "(", "KindA", "==", "NodeAttrs", "::", "Use", "&&", "KindB", "==", "NodeAttrs", "::", "Def", ")", "return", "true", ";", "if", "(", "KindA", "==", "NodeAttrs", "::", "Def", "&&", "KindB", "==", "NodeAttrs", "::", "Use", ")", "return", "false", ";", "return", "A", ".", "Id", "<", "B", ".", "Id", ";", "}", ";", "std", "::", "sort", "(", "DRNs", ".", "begin", "(", ")", ",", "DRNs", ".", "end", "(", ")", ",", "UsesFirst", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "NodeAddr", "<", "RefNode", "*", ">", "RA", ":", "DRNs", ")", "{", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintNode", "<", "RefNode", "*", ">", "(", "RA", ",", "DFG", ")", "<<", "'\\n'", ";", "if", "(", "DFG", ".", "IsUse", "(", "RA", ")", ")", "DFG", ".", "unlinkUse", "(", "RA", ")", ";", "else", "if", "(", "DFG", ".", "IsDef", "(", "RA", ")", ")", "DFG", ".", "unlinkDef", "(", "RA", ")", ";", "}", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "DINs", ")", "{", "NodeAddr", "<", "BlockNode", "*", ">", "BA", "=", "IA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "BA", ".", "Addr", "->", "removeMember", "(", "IA", ",", "DFG", ")", ";", "if", "(", "!", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Stmt", ">", "(", "IA", ")", ")", "continue", ";", "MachineInstr", "*", "MI", "=", "NodeAddr", "<", "StmtNode", "*", ">", "("], "ground_truth": ["IA", ")", ".", "Addr", "->", "getCode", "(", ")", ";"], "File": "RDFDeadCode8", "Func": "erase", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2973, "Length": 243, "Cover_Rate": 0.5214592274678111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ResourceModel", "(", "const", "TargetSubtargetInfo", "&", "STI", ",", "const", "TargetSchedModel", "*", "SM", ")", ":", "SchedModel", "(", "SM", ")", ",", "TotalPackets", "(", "<NUM_LIT>", ")", "{", "ResourcesModel", "=", "STI", ".", "getInstrInfo", "(", ")", "->", "CreateTargetScheduleState", "(", "STI", ")", ";", "assert", "(", "ResourcesModel", "&&", "<STR_LIT>", ")", ";", "Packet", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";", "Packet", ".", "clear", "(", ")", ";", "OldPacket", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";", "OldPacket", ".", "clear", "(", ")", ";", "ResourcesModel", "->", "clearResources"], "ground_truth": ["(", ")", ";"], "File": "TPCMachineScheduler", "Func": "TPCResourceModel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2974, "Length": 83, "Cover_Rate": 0.9880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "return", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "(", ")", ";", "const", "bool", "IsSet", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "for", "(", "auto", "Op", ":", "Ops", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "auto", "MCIB", "=", "MCInstBuilder", "(", "Op", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "IsSet", ")", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "MCIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "++", ")", ".", "getReg", "(", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCIB"], "ground_truth": [")", ";"], "File": "AArch64AsmPrinter15", "Func": "LowerMOPS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2975, "Length": 171, "Cover_Rate": 0.5261538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "CPUString", "(", "<ISA_LIT>_MC", "::", "select<ISA_LIT>CPU", "(", "TT", ",", "CPU", ")", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "RegInfo", "(", "getHwMode", "(", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "CPUString", ")", ")", "{", "assert", "(", "InstrItins", ".", "Itineraries", "!="], "ground_truth": ["nullptr", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonSubtarget12", "Func": "HexagonSubtarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2976, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "count", "++", ";", "}", "stack_bytes", "+=", "count", "*", "<NUM_LIT>", ";", "if", "(", "(", "!", "TARGET_DISABLE_CALLT", ")", "&&", "(", "use_callt", "||", "stack_bytes", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "use_callt", ")", "{", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "buff", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "break", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "sprintf", "(", "buff", ",", "<STR_LIT>", ")", ";", "else", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "i", ",", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "{", "static", "char", "regs", "[", "<NUM_LIT>", "]", ";", "int", "done_one", ";", "regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "done_one", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "int", "first", ";", "if", "(", "done_one", ")", "strcat"], "ground_truth": ["(", "regs", ",", "<STR_LIT>", ")", ";"], "File": "v850", "Func": "construct_prepare_instruction", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2977, "Length": 181, "Cover_Rate": 0.32321428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{"], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vuzpq_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2978, "Length": 70, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasVPOPCNTDQ", "(", ")", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", "||", "(", "NumElems", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", ")", "{", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElems", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NewVT", ",", "Op0", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NewVT", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "}", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Lower256IntUnary", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "Lower512IntUnary", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", ")", "{", "MVT", "ByteVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "ByteOp", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Op0", ")", ";", "SDValue", "PopCnt8", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVT", ",", "ByteOp", ")", ";", "return", "LowerHorizontalByteSum", "(", "PopCnt8", ",", "VT", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSSE3", "("], "ground_truth": [")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerVectorCTPOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2979, "Length": 254, "Cover_Rate": 0.7257142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "create<ISA_LIT>AsmStreamer", "(", "MCContext", "&", "Context", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useLoc", ",", "bool", "useCFI"], "ground_truth": [",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "*", "IP", ",", "MCCodeEmitter", "*", "CE", ",", "MCAsmBackend", "*", "MAB", ",", "bool", "ShowInst", ")", "{"], "File": "PTXMCAsmStreamer", "Func": "createPTXAsmStreamer", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2980, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "<STR_LIT>", "TargetFlags", "=", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", "."], "ground_truth": ["getDataLayout", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2981, "Length": 61, "Cover_Rate": 0.33152173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pminuq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "("], "ground_truth": ["__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_min_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2982, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "crtl", "->", "is_leaf", ")", "if", "(", "r", "==", "LP_REGNO", "||", "IVC2_ISAVED_REG", "(", "r", ")", ")", "return", "true", ";", "if", "(", "!", "crtl", "->", "is_leaf", "||", "cfun", "->", "machine", "->", "doloop_tags", ">", "<NUM_LIT>", ")", "if", "(", "r", "==", "RPB_REGNO", "||", "r", "==", "RPE_REGNO", "||", "r", "==", "RPC_REGNO", ")", "return", "true", ";", "if", "(", "crtl", "->", "is_leaf", "&&", "call_used_regs", "[", "r", "]", "&&", "!", "df_regs_ever_live_p", "(", "r", ")", ")", "return", "false", ";", "if", "(", "call_used_regs", "[", "r", "]", "&&", "!", "fixed_regs", "[", "r", "]", ")"], "ground_truth": ["return", "true", ";"], "File": "mep", "Func": "mep_interrupt_saved_reg", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2983, "Length": 89, "Cover_Rate": 0.489010989010989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4rv8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregxiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["ret", ";"], "File": "arm", "Func": "neon2_vld4q_dup_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2984, "Length": 86, "Cover_Rate": 0.8775510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsriq_n_u64", "(", "uint64x2_t", "__a", ",", "uint64x2_t", "__b", ",", "const"], "ground_truth": ["int", "__c", ")", "{"], "File": "arm", "Func": "neon2_vsriq_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2985, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64Disassembler (2)2", "Func": "DecodeExclusiveLdStInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2986, "Length": 170, "Cover_Rate": 0.36637931034482757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterBankInfo", "::", "getBreakDownCost", "(", "const", "ValueMapping", "&", "ValMapping", ",", "const", "RegisterBank", "*", "CurBank", ")", "const", "{", "assert", "(", "ValMapping", ".", "NumBreakDowns", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "Length", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "Length", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", "==", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPURegisterBankInfo29", "Func": "getBreakDownCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2987, "Length": 91, "Cover_Rate": 0.9891304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPassEnabled", "(", "EnableSDWAPeephole", ")", ")", "{", "addPass", "(", "&", "<ISA_LIT>PeepholeSDWAID", ")", ";", "addPass", "(", "&", "EarlyMachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "<ISA_LIT>FoldOperandsID", ")"], "ground_truth": [";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2988, "Length": 32, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BaseType", "!=", "RegBase", ")", "return", "false", ";", "if", "(", "RegisterSDNode", "*", "RegNode", "=", "dyn_cast_or_null", "<", "RegisterSDNode", ">", "(", "Base_Reg", ".", "getNode", "("], "ground_truth": [")", ")", ")", "return", "RegNode", "->", "getReg", "(", ")", "==", "<STR_LIT>", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "isRIPRelative", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2989, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__TM_suspend", "(", "void", ")", "{", "__builtin_tsuspend", "(", ")"], "ground_truth": [";"], "File": "htmxlintrin", "Func": "__TM_suspend", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2990, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveUnreq", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2991, "Length": 65, "Cover_Rate": 0.7831325301204819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "if", "(", "Shift", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "if", "(", "Invert", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "return", "SR", ";", "}", "else", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "One", ",", "Zero", ",", "TargetCC"], "ground_truth": [",", "Flag", "}", ";"], "File": "MSP430ISelLowering (2)1", "Func": "LowerSETCC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2992, "Length": 145, "Cover_Rate": 0.3318077803203661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useSoftFloat", "(", ")", "const", "{", "return"], "ground_truth": ["IsSoftFloat", ";"], "File": "MipsSubtarget (2)1", "Func": "useSoftFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2993, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "InsertPt", "=", "Start", ";", "for", "(", "auto", "&", "I", ":", "MRI", "->", "def_instructions", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "I", ".", "getParent", "(", ")", "!=", "MBB", ")", "continue", ";", "if", "(", "!", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "I", ".", "getDesc", "(", ")", ".", "isMoveReg", "(", ")", "||", "!", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isIdenticalTo", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "continue", ";", "InsertPt", "=", "&", "I", ";", "break", ";", "}", "unsigned", "Opc", "=", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "InsertPt", "!=", "Start", ")", "InsertPt", "->", "eraseFromParent", "(", ")", ";", "Start", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "MachineLoop", "*", "ML", ",", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2994, "Length": 419, "Cover_Rate": 0.7402826855123675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmullbq_int_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__builtin_mve_vmullbq_int_uv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmullbq_int_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2995, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AluCode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "DLXInstPrinter", "Func": "isPreIncrementForm", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2996, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target"], "ground_truth": ["(", ")", "{"], "File": "MSP430TargetMachine1", "Func": "LLVMInitializeMSP430Target", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2997, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_sub_epi8", "(", "__m256i"], "ground_truth": ["__W", ",", "__mmask32", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_sub_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2998, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_base_wb_u32", "(", "uint32x4_t", "*", "__addr", ",", "const", "int", "__offset", ",", "uint32x4_t", "__value", ")", "{", "__builtin_mve_vstrwq_scatter_base_wb_uv4si", "(", "*", "__addr", ",", "__offset", ",", "__value", ")", ";", "__builtin_mve_vstrwq_scatter_base_wb_add_uv4si", "(", "*", "__addr", ",", "__offset", ","], "ground_truth": ["*", "__addr", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_base_wb_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2999, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "Function", "&", "F", ",", "Type", "*", "Ty", ")", "const", "{", "switch", "(", "Ty", "->", "getScalarType", "(", ")", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "FloatTyID", ":", "case", "Type"], "ground_truth": ["::", "DoubleTyID", ":"], "File": "PPCISelLowering100", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3000, "Length": 39, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "FinalizeISelID", ")", ";", "addPass", "(", "create<ISA_LIT>FixupVectorISelPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AddIMGInitPass", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "AMDGPUTargetMachine106", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3001, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsVTRUNC", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "BitBlend", "=", "lowerShuffleAsBitBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsByteShiftMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "int", "NumEvenDrops", "=", "canLowerByDroppingEvenElements", "(", "Mask", ",", "false", ")", ";", "if", "(", "(", "NumEvenDrops", "==", "<NUM_LIT>", "||", "NumEvenDrops", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "DWordClearOps", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", "<<", "(", "NumEvenDrops", "-", "<NUM_LIT>", ")", ")", "DWordClearOps", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "DWordClearMask", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "DWordClearOps", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "DWordClearMask", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ",", "DWordClearMask", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [",", "V1", ",", "V2", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerV8I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3002, "Length": 383, "Cover_Rate": 0.3606403013182674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "HMB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "*", "Addend", "=", "<NUM_LIT>", ";", "*", "Extended", "=", "false", ";", "*", "CurrentBundle", "=", "&", "MI", ";", "*", "CurrentIndex", "=", "<NUM_LIT>", ";", "size_t", "Last", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "HMB", ")", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "HMB", ")", ")", "{", "MCInst", "&", "HMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "verifyInstructionPredicates", "(", "HMI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "EncodeSingleInstruction", "(", "HMI", ",", "OS", ",", "Fixups", ",", "STI", ",", "parseBits", "("], "ground_truth": ["Last", ",", "HMB", ",", "HMI", ")", ")", ";"], "File": "HexagonMCCodeEmitter6", "Func": "encodeInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3003, "Length": 119, "Cover_Rate": 0.6574585635359116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v8qi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "__vis_fpadds8", "(", "__v8qi", "__A", ",", "__v8qi", "__B", ")", "{"], "File": "visintrin", "Func": "__vis_fpadds8", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3004, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f32_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "float32x2_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon4_vreinterpret_f32_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3005, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "emitRegModRMByte", "(", "const", "MCOperand", "&", "ModRMReg", ",", "unsigned", "RegOpcodeFld", ",", "raw_ostream", "&", "OS"], "ground_truth": [")", "const", "{"], "File": "X86MCCodeEmitter2", "Func": "emitRegModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3006, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "__B", ")", ";", "}", "result", "=", "vec_vsrah", "(", "(", "__v8hi", ")", "__A", ",", "rshift", ")", ";", "return", "(", "__m128i", ")", "result"], "ground_truth": [";"], "File": "emmintrin4", "Func": "_mm_srai_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3007, "Length": 31, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64Subtarget12", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3008, "Length": 214, "Cover_Rate": 0.6925566343042071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "EVT", "RegVT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "MemVT", "=", "Ld", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "dl", "(", "Ld", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "<STR_LIT>", "Ext", "=", "Ld", "->", "getExtensionType", "(", ")", ";", "bool", "Fast", ";", "unsigned", "AddressSpace", "=", "Ld", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Alignment", "=", "Ld", "->", "getAlignment", "(", ")", ";", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "Ext", "==", "<STR_LIT>", "&&", "(", "(", "Ld", "->", "isNonTemporal", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "||", "(", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ","], "ground_truth": ["DAG", ".", "getDataLayout", "(", ")", ",", "RegVT", ",", "AddressSpace", ",", "Alignment", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", ")", ")", "{"], "File": "X86ISelLowering143", "Func": "combineLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3009, "Length": 151, "Cover_Rate": 0.3561320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode"], "ground_truth": ["(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "TLCS900ISelLowering", "Func": "LowerFRAMEADDR", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3010, "Length": 129, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_testc_si256", "(", "__m256i", "__M", ",", "__m256i", "__V", ")", "{", "return", "__builtin_ia32_ptestc256", "(", "(", "__v4di", ")", "__M"], "ground_truth": [",", "(", "__v4di", ")", "__V", ")", ";"], "File": "avxintrin", "Func": "_mm256_testc_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3011, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "DestReg", ")", ";", "Register", "RegO", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RegO", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "DestReg", ")", ")", ";", "unsigned", "ShiftBits", "=", "getEncodingValue", "(", "DestReg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RegO", ")", ".", "addReg", "(", "RegO", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftBits", "?", "<NUM_LIT>", "-", "ShiftBits", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "ShiftBits", ")", ".", "addImm", "(", "ShiftBits", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "getCRFromCRBit", "(", "DestReg", ")", ")", ".", "addReg", "(", "RegO", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "DestReg", ")", ",", "RegState", "::", "Implicit", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["II", ")", ";"], "File": "PPCRegisterInfo (2)3", "Func": "lowerCRBitRestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3012, "Length": 229, "Cover_Rate": 0.5932642487046632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>WinCOFFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsCrossSection", ",", "const", "MCAsmBackend", "&", "MAB", ")", "const", "{", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "IsCrossSection", ")", "{", "if", "(", "FixupKind", "!=", "FK_Data_4", "&&", "FixupKind", "!=", "llvm", "::", "<STR_LIT>", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "}", "FixupKind", "=", "FK_PCRel_4", ";", "}", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_AMD64", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_REL32", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32NB", ";", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_SECREL", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "case", "FK_Data_8", ":", "return", "COFF", "::"], "ground_truth": ["IMAGE_REL_AMD64_ADDR64", ";"], "File": "X86WinCOFFObjectWriter12", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3013, "Length": 192, "Cover_Rate": 0.518918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_smin_scal_v8qi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vminv_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3014, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "int", "x", "=", "<NUM_LIT>", "<<", "i", ";", "bool", "ok", ";", "real_from_integer", "(", "&", "s", ",", "mode", ",", "x", ",", "SIGNED", ")", ";", "if", "(", "real_equal", "(", "r", ",", "&", "s", ")", ")", "return", "true", ";", "ok", "=", "exact_real_inverse", "(", "mode", ",", "&", "s"], "ground_truth": [")", ";"], "File": "vax", "Func": "vax_float_literal", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3015, "Length": 59, "Cover_Rate": 0.3390804597701149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "nds32_force_addi_stack_int", "(", "int", "full_value", ")", "{", "int", "adjust_value", ";", "rtx", "tmp_reg", ";", "rtx", "sp_adjust_insn", ";", "if", "(", "!", "satisfies_constraint_Is15", "(", "GEN_INT", "(", "full_value", ")", ")", ")", "{", "tmp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "TA_REGNUM", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "full_value", ")", ")", ";", "sp_adjust_insn", "=", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ";", "sp_adjust_insn", "=", "emit_insn", "(", "sp_adjust_insn", ")", ";", "if", "(", "full_value", "<", "<NUM_LIT>", ")"], "ground_truth": ["{"], "File": "nds323", "Func": "nds32_force_addi_stack_int", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3016, "Length": 73, "Cover_Rate": 0.5069444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printSysRegOperand", "(", "<STR_LIT>", "(", ")", ","], "ground_truth": ["MI", ",", "OpNum", ",", "O", ")", ";"], "File": "AArch64InstPrinter1", "Func": "printMSROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3017, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "h8300_interrupt_function_p", "(", "current_function_decl", ")", "||"], "ground_truth": ["h8300_monitor_function_p", "(", "current_function_decl", ")", ")", ";"], "File": "h83003", "Func": "h8300_current_function_interrupt_function_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3018, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCII", ".", "getName", "(", "MCI", "."], "ground_truth": ["getOpcode", "(", ")", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "getName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3019, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasNopl", "=", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!="], "ground_truth": ["<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", ";"], "File": "X86AsmBackend18", "Func": "X86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3020, "Length": 66, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mcu", "->", "name", "==", "NULL", ")", "{", "error", "(", "<STR_LIT>", ",", "avr_mmcu", ",", "<STR_LIT>", ")", ";", "avr_inform_core_architectures", "(", ")", ";", "break", ";", "}", "else", "if", "(", "strcmp", "(", "mcu", "->", "name", ",", "avr_mmcu", ")", "==", "<NUM_LIT>", "&&", "mcu", "->", "macro", "==", "NULL", ")", "{", "avr_arch", "=", "&", "avr_arch_types", "[", "mcu", "->", "arch_id", "]", ";", "if", "(", "avr_n_flash", "<", "<NUM_LIT>", ")", "avr_n_flash", "=", "<NUM_LIT>", "+", "(", "mcu"], "ground_truth": ["->", "flash_size", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "File": "avr", "Func": "avr_set_core_architecture", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3021, "Length": 76, "Cover_Rate": 0.6178861788617886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "MaskVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultVT", ",", "Result", ",", "Vec256", ",", "Mask", ")", ";", "}", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ";", "MVT", "CastVT", "=", "Subtarget", ".", "hasAVX2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Vec256", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "Vec256", ")", ";", "Vec256", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CastVT", ",", "Result", ",", "Vec256", ",", "Mask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "ResultVT", ","], "ground_truth": ["Vec256", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3022, "Length": 119, "Cover_Rate": 0.36728395061728397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "contains_core_p", "(", "unsigned", "*", "arr", ",", "unsigned", "core", ")", "{", "if", "(", "arr", "[", "<NUM_LIT>"], "ground_truth": ["]", "!=", "INVALID_CORE", ")", "{"], "File": "driver-aarch64", "Func": "contains_core_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3023, "Length": 22, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ","], "ground_truth": ["Annot", ")", ";"], "File": "MSP430InstPrinter15", "Func": "printInst", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3024, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4HFmode", "||", "mode", "==", "V16QImode", "||", "mode", "==", "V4SFmode", "||", "mode", "==", "V2DImode", "||", "mode", "==", "V8HFmode", "||", "mode", "==", "V4BFmode", "||", "mode", "==", "V8BFmode", ")", ")", "return", "true", ";", "if", "(", "(", "TARGET_NEON", "||", "TARGET_IWMMXT", ")", "&&", "(", "(", "mode", "==", "V2SImode", ")", "||", "(", "mode", "=="], "ground_truth": ["V4HImode", ")", "||", "(", "mode", "==", "V8QImode", ")", ")", ")", "return", "true", ";"], "File": "arm1", "Func": "arm_vector_mode_supported_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3025, "Length": 87, "Cover_Rate": 0.5304878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "__i", "=", "(", "unsigned", "short", ")", "__w", "<<", "<NUM_LIT>", "|", "(", "unsigned", "short", ")", "__w", ";", "return", "_mm_set1_pi32", "(", "__i", ")"], "ground_truth": [";"], "File": "mmintrin4", "Func": "_mm_set1_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3026, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "WidenedVT", "=", "VT", ".", "widenIntegerVectorElementType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WidenedVT", ")", ")", "{", "unsigned", "ExtendOpcode", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOpcode", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOpcode", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "WidenedVT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Div", ")", ";", "}", "SDValue", "Op0", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "UnpkLo", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UnpkHi", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Op0Lo", "=", "DAG", ".", "getNode", "(", "UnpkLo", ",", "dl", ",", "ScalableWidenedVT", ",", "Op0", ")", ";", "SDValue", "Op1Lo", "=", "DAG", ".", "getNode", "(", "UnpkLo", ",", "dl", ",", "ScalableWidenedVT", ",", "Op1", ")", ";", "SDValue", "Op0Hi", "=", "DAG", ".", "getNode", "(", "UnpkHi", ",", "dl", ",", "ScalableWidenedVT", ",", "Op0", ")", ";", "SDValue", "Op1Hi", "=", "DAG", ".", "getNode", "(", "UnpkHi", ",", "dl", ",", "ScalableWidenedVT", ",", "Op1", ")", ";", "Op0Lo", "=", "convertFromScalableVector", "(", "DAG", ",", "FixedWidenedVT", ",", "Op0Lo", ")", ";", "Op1Lo", "=", "convertFromScalableVector", "(", "DAG", ",", "FixedWidenedVT", ",", "Op1Lo", ")", ";", "Op0Hi", "=", "convertFromScalableVector", "(", "DAG", ",", "FixedWidenedVT", ",", "Op0Hi", ")", ";", "Op1Hi", "=", "convertFromScalableVector", "(", "DAG", ",", "FixedWidenedVT", ",", "Op1Hi", ")", ";", "SDValue", "ResultLo", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "FixedWidenedVT", ",", "Op0Lo", ",", "Op1Lo", ")", ";", "SDValue", "ResultHi", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "FixedWidenedVT", ",", "Op0Hi", ",", "Op1Hi", ")", ";", "ResultLo", "=", "convertToScalableVector", "(", "DAG", ",", "ScalableWidenedVT"], "ground_truth": [",", "ResultLo", ")", ";"], "File": "AArch64ISelLowering168", "Func": "LowerFixedLengthVectorIntDivideToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3027, "Length": 332, "Cover_Rate": 0.4911242603550296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "report_missing_extension", "(", "location_t", "location", ",", "tree", "fndecl", ",", "const", "char", "*", "extension", ")", "{", "if", "(", "reported_missing_extension_p", ")", "return", ";", "error_at", "(", "location", ",", "<STR_LIT>", ",", "fndecl", ",", "extension", ")", ";", "inform", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "extension", ")", ";", "reported_missing_extension_p", "=", "true"], "ground_truth": [";"], "File": "aarch64-sve-builtins", "Func": "report_missing_extension", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3028, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Cond", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "SCCSource", "=", "Cond", ".", "getReg", "(", ")", ";", "bool", "IsSCC", "=", "(", "SCCSource", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "IsSCC", "&&", "Src0", ".", "isImm", "(", ")", "&&", "(", "Src0", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "&&", "Src1", ".", "isImm", "(", ")", "&&", "(", "Src1", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "SCCSource", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "TC", "=", "RI", ".", "getRegClass", "(", "<STR_LIT>", ")", ";", "Register", "CopySCC", "=", "MRI", ".", "createVirtualRegister", "(", "TC", ")", ";", "if", "(", "IsSCC", ")", "{", "bool", "CopyFound", "=", "false", ";", "for", "(", "MachineInstr", "&", "CandI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "Inst", ")", ")", ",", "Inst", ".", "getParent", "(", ")", "->", "rend", "(", ")", ")", ")", "{", "if", "(", "CandI", ".", "findRegisterDefOperandIdx", "(", "<STR_LIT>", ",", "false", ",", "false", ",", "&", "RI", ")", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "CandI", ".", "isCopy", "(", ")", "&&", "CandI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "CopySCC", ")", ".", "addReg", "(", "CandI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "CopyFound", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "!", "CopyFound", ")", "{", "unsigned", "Opcode", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "NewSelect", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "CopySCC", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "NewSelect", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "Cond", ".", "isUndef", "("], "ground_truth": [")", ")", ";"], "File": "SIInstrInfo120", "Func": "lowerSelect32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3029, "Length": 320, "Cover_Rate": 0.6387225548902196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op0", ")", "==", "ASHIFT", "&&", "GET_CODE", "(", "op1", ")"], "ground_truth": ["==", "LSHIFTRT", ")", "return", "ASHIFT", ";"], "File": "xtensa1", "Func": "xtensa_shlrd_which_direction", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3030, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "Super", "->", "getSize", "(", ")", "==", "RC", "->", "getSize", "(", ")", ")", "return", "Super", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Super", "->", "getSize", "(", ")", "==", "RC", "->", "getSize", "(", ")", ")", "return", "Super", ";", "}", "Super", "=", "*", "I", "++", ";", "}", "while", "(", "Super", ")", ";", "return"], "ground_truth": ["RC", ";"], "File": "X86RegisterInfo5", "Func": "getLargestLegalSuperClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3031, "Length": 120, "Cover_Rate": 0.4580152671755725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "InstrLatency", ">", "CandLatency", "&&", "!", "TopUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "Q", ".", "getID", "(", ")", "==", "BotQID", "&&", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "InstrLatency", "<", "CandLatency", "&&", "BotUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "InstrLatency", ">", "CandLatency", "&&", "!", "BotUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "(", "Q", ".", "getID", "(", ")", "==", "TopQID", "&&", "(", "*", "I", ")", "->", "Succs", ".", "size", "(", ")", ">", "Candidate", ".", "SU", "->", "Succs", ".", "size", "(", ")", ")", "||", "(", "Q", ".", "getID", "(", ")", "==", "BotQID", "&&", "(", "*", "I", ")", "->", "Preds", ".", "size", "(", ")", "<", "Candidate", ".", "SU", "->", "Preds", ".", "size", "(", ")", ")", ")", "{", "DEBUG", "(", "traceCandidate", "(", "<STR_LIT>", ",", "Q", ",", "*", "I", ",", "CurrentCost", ")", ")", ";", "Candidate", ".", "SU", "="], "ground_truth": ["*", "I", ";"], "File": "HexagonMachineScheduler (2)", "Func": "pickNodeFromQueue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3032, "Length": 281, "Cover_Rate": 0.3952180028129395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_VS_128", "(", "unsigned", "Val"], "ground_truth": [")", "const", "{"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VS_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3033, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_7Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addImm0_7Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3034, "Length": 36, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Range", "->", "second", "==", "<NUM_LIT>", ")", "{", "NewN", "=", "EmitShift", "(", "<STR_LIT>", ",", "X", ",", "<NUM_LIT>", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "}", "else", "if", "(", "Range", "->", "first", "==", "<NUM_LIT>", ")", "{", "NewN", "=", "EmitShift", "(", "<STR_LIT>", ",", "X", ",", "Range", "->", "second", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "}", "else", "if", "(", "Range", "->", "first", "==", "Range", "->", "second", ")", "{", "NewN", "=", "EmitShift", "(", "<STR_LIT>", ",", "X", ",", "<NUM_LIT>", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "SwitchEQNEToPLMI", "=", "true", ";", "}", "else", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "{", "NewN", "=", "EmitShift", "(", "<STR_LIT>", ",", "X", ",", "<NUM_LIT>", "-", "Range", "->", "first", ")", ";", "NewN", "=", "EmitShift", "(", "<STR_LIT>", ",", "SDValue", "(", "NewN", ",", "<NUM_LIT>", ")", ",", "Range", "->", "second", "+", "(", "<NUM_LIT>", "-", "Range", "->", "first", ")", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "("], "ground_truth": [")", ",", "NewN", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3035, "Length": 177, "Cover_Rate": 0.3183453237410072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", "==", "<STR_LIT>", ")", "KnownZero", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCISelLowering (2)", "Func": "computeMaskedBitsForTargetNode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3036, "Length": 91, "Cover_Rate": 0.4619289340101523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "<ISA_LIT>_RegisterStorePseudo", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")"], "ground_truth": [",", "TII", "->", "get", "(", "AMDGPU", "::", "<ISA_LIT>_RegisterStore", ")", ",", "Reg", ")", ";"], "File": "SIISelLowering111", "Func": "EmitInstrWithCustomInserter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3037, "Length": 81, "Cover_Rate": 0.44751381215469616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMISelLowering68", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3038, "Length": 504, "Cover_Rate": 0.3615494978479197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo"], "ground_truth": ["&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "PPCDisassembler", "Func": "createPPCDisassembler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3039, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "(", "(", "SrcVT", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", ")", "&&", "Start", "!=", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "(", "(", "SrcVT", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", ")", "&&", "(", "Start", "==", "<NUM_LIT>", "||", "Start", "==", "<NUM_LIT>", ")", ")", "return", "Op", ";", "DAG", ".", "ExtractVectorElements", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Args", ",", "Start", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc"], "ground_truth": ["(", "Op", ")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3040, "Length": 160, "Cover_Rate": 0.837696335078534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_reduceps512_mask_round", "(", "(", "__v16sf", ")", "__A", ",", "__B", ","], "ground_truth": ["(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "__U", ",", "__R", ")", ";"], "File": "avx512dqintrin1", "Func": "_mm512_maskz_reduce_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3041, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_GENERAL_REGS_ONLY", ")", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "aarch64", "Func": "aarch64_err_no_fpadvsimd", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3042, "Length": 51, "Cover_Rate": 0.864406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "AccessKey", ";", "MDNode", "*", "TypeMeta", "=", "nullptr", ";", "Value", "*", "Base", "=", "computeBaseAndAccessKey", "(", "Call", ",", "AccessKey", ",", "Kind", ",", "TypeMeta", ")", ";", "if", "(", "!", "Base", ")", "return", "false", ";", "BasicBlock", "*", "BB", "=", "Call", "->", "getParent", "(", ")", ";", "GlobalVariable", "*", "GV", ";", "if", "(", "GEPGlobals", ".", "find", "(", "AccessKey", ")", "==", "GEPGlobals", ".", "end", "(", ")", ")", "{", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt64Ty", "(", "BB", "->", "getContext", "(", ")", ")", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "AccessKey", ")", ";", "GV", "->", "addAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "TypeMeta", ")", "GV", "->", "setMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ",", "TypeMeta", ")", ";", "GEPGlobals", "[", "AccessKey", "]", "=", "GV", ";", "}", "else", "{", "GV", "=", "GEPGlobals"], "ground_truth": ["[", "AccessKey", "]", ";"], "File": "BPFAbstractMemberAccess17", "Func": "transformGEPChain", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3043, "Length": 132, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PacketizerList", "(", "MachineFunction", "&", "MF", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{", "VLIW5", "=", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")"], "ground_truth": [".", "hasCaymanISA", "(", ")", ";"], "File": "R600Packetizer24", "Func": "R600PacketizerList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3044, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "CuMode", ")", "{", "if", "(", "(", "Op", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "VMCnt", "|=", "true", ";", "if", "(", "(", "Op", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "VSCnt", "|=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "<STR_LIT>", "(", "IV", ",", "VMCnt", "?", "<NUM_LIT>", ":", "getVmcntBitMask", "(", "IV", ")", ",", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "<NUM_LIT>", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "WaitCntImmediate", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "VSCnt", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "--", "MI", ";", "return", "Changed"], "ground_truth": [";"], "File": "SIMemoryLegalizer14", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3045, "Length": 273, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqz_u64", "(", "uint64x1_t", "__a", ")", "{", "return", "(", "__a", "==", "__AARCH64_UINT64_C", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "neon3_vceqz_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3046, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Preheader", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Preheader", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MI", ".", "removeFromParent"], "ground_truth": ["(", ")", ";"], "File": "SNITCHFrepLoops", "Func": "isMarkedForInference", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3047, "Length": 46, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "int", "__get_cpuid_max", "(", "unsigned", "int", "__ext", ",", "unsigned", "int", "*", "__sig", ")", "{", "unsigned", "int", "__eax", ",", "__ebx", ",", "__ecx", ",", "__edx", ";", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "__eax", ")", ",", "<STR_LIT>", "(", "__ebx", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "__eax", ")", ",", "<STR_LIT>", "(", "__ebx", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "(", "(", "__eax", "^", "__ebx", ")", "&", "<NUM_LIT>"], "ground_truth": [")", ")", "return", "<NUM_LIT>", ";"], "File": "cpuid", "Func": "__get_cpuid_max", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3048, "Length": 100, "Cover_Rate": 0.7936507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "{", "RegPairInfo", "RPI", ";", "RPI", ".", "Reg1", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", "||", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", ";", "RPI", ".", "IsGPR", "=", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "Count", ")", "{", "unsigned", "NextReg", "=", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "(", "RPI", ".", "IsGPR", "&&", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", ")", "||", "(", "!", "RPI", ".", "IsGPR", "&&", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", ")", ")", "RPI", ".", "Reg2", "=", "NextReg", ";", "}", "assert", "(", "(", "!", "RPI", ".", "isPaired", "(", ")", "||", "(", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", "+", "<NUM_LIT>", "==", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "produceCompactUnwindFrame", "(", "MF", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "RPI", ".", "isPaired", "(", ")", "&&", "(", "(", "RPI", ".", "Reg1", "==", "<STR_LIT>", "&&", "RPI", ".", "Reg2", "==", "<STR_LIT>", ")", "||", "RPI", ".", "Reg1", "+", "<NUM_LIT>", "==", "RPI", ".", "Reg2", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "RPI", ".", "FrameIdx", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "if", "(", "Count", "*", "<NUM_LIT>", "!=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "&&", "!", "RPI", ".", "isPaired", "(", ")", ")", "{", "Offset", "-=", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64FrameLowering55", "Func": "computeCalleeSaveRegisterPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3049, "Length": 261, "Cover_Rate": 0.5240963855421686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "emit_insn", "(", "gen_aarch64_load_exclusive", "(", "mode", ",", "rval", ","], "ground_truth": ["mem", ",", "model_rtx", ")", ")", ";"], "File": "aarch646", "Func": "aarch64_emit_load_exclusive", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3050, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Offset", "=", "-", "Offset", ";", "int64_t", "AbsPostOffset", "=", "std", "::", "abs", "(", "Offset", "-", "Size", ")", ";", "const", "int64_t", "kMaxOffset", "=", "<NUM_LIT>", ";", "if", "(", "AbsPostOffset", "<=", "kMaxOffset", "&&", "AbsPostOffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "*", "TotalOffset", "=", "Offset", ";", "return", "true", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "AArch64FrameLowering (2)1", "Func": "canMergeRegUpdate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3051, "Length": 59, "Cover_Rate": 0.3390804597701149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E"], "ground_truth": [";"], "File": "ARMAsmParser46", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3052, "Length": 68, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "CC", ")", ";", "BB", "=", "copy0MBB"], "ground_truth": [";"], "File": "MandarinISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3053, "Length": 157, "Cover_Rate": 0.5032051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCFIInstruction", "llvm", "::", "createDefCFA", "(", "const", "TargetRegisterInfo", "&", "TRI", ",", "unsigned", "FrameReg", ",", "unsigned", "Reg", ",", "const", "StackOffset", "&", "Offset", ",", "bool", "LastAdjustmentWasScalable", ")", "{", "if", "(", "Offset", ".", "getScalable", "(", ")", ")", "return", "createDefCFAExpression", "(", "TRI", ",", "Reg", ",", "Offset", ")", ";", "if", "(", "FrameReg", "==", "Reg", "&&", "!", "LastAdjustmentWasScalable", ")", "return", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "int", "(", "Offset", ".", "getFixed", "(", ")", ")", ")", ";", "unsigned", "DwarfReg", "=", "TRI", ".", "getDwarfRegNum", "(", "Reg"], "ground_truth": [",", "true", ")", ";"], "File": "AArch64InstrInfo51", "Func": "createDefCFA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3054, "Length": 81, "Cover_Rate": 0.801980198019802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "blockIter", "=", "SccNext", ".", "begin", "(", ")", ",", "blockEnd", "=", "SccNext", ".", "end", "(", ")", ";", "blockIter", "!=", "blockEnd", ";", "++", "blockIter", ")", "{", "MBB", "=", "*", "blockIter", ";", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}", "for", "(", "auto", "*", "MBB", ":", "nodes", "(", "MF", ")", ")", "{", "SccNum", "=", "getSCCNum", "(", "MBB"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer11", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3055, "Length": 96, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL"], "ground_truth": [",", "EVT", ")", "const", "{"], "File": "TeakISelLowering", "Func": "getScalarShiftAmountTy", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3056, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "("], "ground_truth": [")", "const", "{"], "File": "MipsSubtarget (2)", "Func": "getFrameLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3057, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LdVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "if", "(", "LdVT", "!=", "<STR_LIT>", "&&", "LdVT", "!=", "<STR_LIT>", "&&", "LdVT", "!=", "<STR_LIT>", "&&", "LdVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Undef", "=", "StoreNode", "->", "getOffset", "(", ")", ";", "if", "(", "Undef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "StoredVal", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "StoredVal", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "LoadNode", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "StoredVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "!=", "LoadNode", ")", "return", "false", ";", "if", "(", "StoreNode", "->", "isNonTemporal", "(", ")", ")", "return", "false", ";", "SDValue", "Address", "=", "StoreNode"], "ground_truth": ["->", "getBasePtr", "(", ")", ";"], "File": "X86ISelDAGToDAG14", "Func": "isLoadIncOrDecStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3058, "Length": 137, "Cover_Rate": 0.479020979020979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "{", "rtx", "zie", "=", "mips_zero_if_equal", "(", "cmp_operands", "[", "<NUM_LIT>", "]", ",", "cmp_operands", "[", "<NUM_LIT>", "]", ")", ";", "mips_emit_binary", "(", "code", ",", "target", ",", "zie"], "ground_truth": [",", "const0_rtx", ")", ";"], "File": "mips3", "Func": "mips_emit_scc", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3059, "Length": 38, "Cover_Rate": 0.35514018691588783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm256_mask_cvtxph_ps", "(", "__m256", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtxph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3060, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "label_align", "&&", "n", ">=", "min_labelno", "&&", "n", "<=", "max_labelno", ")", "return", "MAX", "(", "label_align", "[", "n", "-", "min_labelno", "]", ",", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ")", ";", "return", "align_labels", ".", "levels", "["], "ground_truth": ["<NUM_LIT>", "]", ".", "log", ";"], "File": "nios2", "Func": "nios2_label_align", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3061, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtpd2ph256_mask", "(", "(", "__v4df", ")", "__C", ",", "__A", ","], "ground_truth": ["__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3062, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>"], "ground_truth": [",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";"], "File": "RISCVISelLowering (2)2", "Func": "lowerGlobalTLSAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3063, "Length": 77, "Cover_Rate": 0.3407079646017699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "<STR_LIT>", "Flags", ",", "SelectionDAG"], "ground_truth": ["&", "DAG", ",", "DebugLoc", "dl", ")", "{"], "File": "PPCISelLowering17", "Func": "CreateCopyOfByValArgument", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3064, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_4fmadd_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "__m512", "__D", ",", "__m512", "__E", ",", "__m128", "*", "__F", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_4fmaddps_mask", "(", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__v16sf", ")", "__D", ",", "(", "__v16sf", ")", "__E", ",", "(", "__v16sf", ")", "__A", ","], "ground_truth": ["(", "const", "__v4sf", "*", ")", "__F", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx5124fmapsintrin", "Func": "_mm512_maskz_4fmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3065, "Length": 89, "Cover_Rate": 0.9888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNum", "=", "parseRegisterName", "(", "&", "MatchRegisterName", ")", ";", "if", "(", "RegNum", "==", "<STR_LIT>", ")", "RegNum", "=", "parseRegisterName", "(", "&", "MatchRegisterAltName"], "ground_truth": [")", ";"], "File": "SNESAsmParser", "Func": "parseRegisterName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3066, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getFPOffsetInPrologue", "(", "MachineInstr", "*", "MBBI", ")", "{", "assert", "(", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<", "<NUM_LIT>", "&&", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";", "int", "FPOffset", "=", "-", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "assert", "(", "FPOffset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "FPOffset"], "ground_truth": [";"], "File": "AArch64FrameLowering (2)", "Func": "getFPOffsetInPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3067, "Length": 108, "Cover_Rate": 0.9391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "tmpInst", ";", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "ImmOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "RegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "RegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "ImmValue", "=", "ImmOp", ".", "getImm", "(", ")", ";", "tmpInst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "<NUM_LIT>", "<=", "ImmValue", "&&", "ImmValue", "<=", "<NUM_LIT>", ")", "{", "tmpInst", ".", "setOpcode", "(", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "if", "(", "ImmValue", "<", "<NUM_LIT>"], "ground_truth": ["&&", "ImmValue", ">=", "-", "<NUM_LIT>", ")", "{"], "File": "MipsAsmParser18", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3068, "Length": 156, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_aarch64_usublv2si", "(", "(", "int32x2_t", ")"], "ground_truth": ["__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vsubl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3069, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Cst", "=", "MIB", ".", "buildConstant", "(", "MRI", ".", "cloneVirtualRegister", "(", "RHS", ".", "getReg", "(", ")", ")", ",", "MatchInfo", ".", "first", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "RHS", ".", "setReg", "(", "Cst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setPredicate", "(", "MatchInfo", ".", "second", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64PostLegalizerLowering", "Func": "applyAdjustICmpImmAndPred", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3070, "Length": 70, "Cover_Rate": 0.5426356589147286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmp_epu8_mask", "(", "__mmask32", "__U", ",", "__m512i", "__X", ",", "__m512i", "__Y", ","], "ground_truth": ["const", "int", "__P", ")", "{"], "File": "avx512bwintrin4", "Func": "_mm512_mask_cmp_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3071, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ",", "unsigned", "int", "regno1", ",", "unsigned", "long", "live_regs", ")", "{", "int", "regno", "=", "-", "<NUM_LIT>", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "regno1", "!=", "LR_REGNUM", "&&", "(", "live_regs", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "!=", "<NUM_LIT>", ")", "regno", "=", "LR_REGNUM", ";", "else", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "regno1", "!=", "i", "&&", "(", "live_regs", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ")", "{", "regno", "=", "i", ";", "break", ";", "}", "if", "(", "regno", "<", "<NUM_LIT>", ")", "{", "if", "(", "regno1", "==", "IP_REGNUM", "&&", "IS_NESTED", "(", "arm_current_func_type", "(", ")", ")", ")", "regno1", "=", "<NUM_LIT>", ";", "regno", "=", "(", "regno1", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "sr", "->", "saved", "=", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "regno", ")", ";", "}", "}", "sr", "->", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "if", "(", "sr", "->", "saved", ")", "{", "rtx", "addr", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "rtx", "insn", "=", "emit_set_insn", "(", "gen_frame_mem", "(", "SImode", ",", "addr", ")", ",", "sr", "->", "reg", ")", ";", "rtx", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode"], "ground_truth": [",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "get_scratch_register_on_entry", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3072, "Length": 215, "Cover_Rate": 0.9227467811158798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["Expand", ")", ";"], "File": "BlackfinISelLowering2", "Func": "BlackfinTargetLowering", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3073, "Length": 207, "Cover_Rate": 0.3039647577092511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "St", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3074, "Length": 193, "Cover_Rate": 0.3078149920255183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine"], "ground_truth": [">", "(", ")", ";"], "File": "UPTTargetMachine", "Func": "getUPTTargetMachine", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3075, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoMicrosoft", "::", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "const", "Triple", "&", "Triple", ")", "{", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PointerSize", "=", "<NUM_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "}", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86MCAsmInfo", "Func": "X86MCAsmInfoMicrosoft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3076, "Length": 46, "Cover_Rate": 0.8363636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv"], "ground_truth": ["::", "AnyReg", ")", "return", "CSR_<ISA_LIT>_AllRegs_SaveList", ";"], "File": "ARM64RegisterInfo", "Func": "getCalleeSavedRegs", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3077, "Length": 40, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "gpr_reg_base", "=", "<NUM_LIT>", ";", "fpr_reg_base", "=", "<NUM_LIT>", ";", "}", "if", "(", "mode", "==", "BLKmode", "||", "(", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", ")", ")", "{", "rtx", "loc", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "gpr_reg_base", ")", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "loc", ")", ")", ";", "}", "}", "else", "{", "gpr_reg_base", "=", "<NUM_LIT>", "-", "cum", "->", "words", ";", "fpr_reg_base", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "cum", "->", "words", ";", "}", "}", "if", "(", "(", "(", "TARGET_PORTABLE_RUNTIME", "||", "TARGET_64BIT", "||", "TARGET_ELF32", ")", "&&", "!", "TARGET_SOFT_FLOAT", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "cum", "->", "nargs_prototype", "<=", "<NUM_LIT>", "&&", "type", "!=", "NULL_TREE", "&&", "!", "cum", "->", "incoming", ")", "||", "(", "!", "TARGET_64BIT", "&&", "!", "TARGET_GAS", "&&", "!", "cum", "->", "incoming", "&&", "cum", "->", "indirect", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", ")", "{", "retval", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "fpr_reg_base", ")", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "gpr_reg_base", ")", ",", "const0_rtx", ")", ")", ")", ";", "}", "else", "{", "if", "(", "TARGET_SOFT_FLOAT", "||", "(", "!", "TARGET_PORTABLE_RUNTIME", "&&", "!", "TARGET_64BIT", "&&", "!", "TARGET_ELF32", "&&", "cum", "->", "indirect", ")", "||", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", "||", "(", "type", "&&", "AGGREGATE_TYPE_P", "("], "ground_truth": ["type", ")", ")", ")", "retval", "=", "gen_rtx_REG", "(", "mode", ",", "gpr_reg_base", ")", ";"], "File": "pa1", "Func": "pa_function_arg", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3078, "Length": 246, "Cover_Rate": 0.423407917383821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "constant_address_p", "(", "rtx"], "ground_truth": ["x", ")", "{"], "File": "i386", "Func": "constant_address_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3079, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "IntrinsicData", "*", "getIntrinsicWithoutChain", "(", "unsigned", "IntNo", ")", "{", "const", "IntrinsicData", "*", "Data", "=", "lower_bound", "(", "IntrinsicsWithoutChain", ",", "IntNo", ")", ";", "if", "(", "Data", "!=", "std", "::", "end", "(", "IntrinsicsWithoutChain", ")", "&&", "Data", "->", "Id", "==", "IntNo", ")", "return", "Data", ";", "return", "nullptr"], "ground_truth": [";"], "File": "X86IntrinsicsInfo21", "Func": "getIntrinsicWithoutChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3080, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "("], "ground_truth": [")", ";"], "File": "VETargetMachine", "Func": "addIRPasses", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3081, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsQRegs", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "SubRegs", "=", "<NUM_LIT>", ";", "IsQRegs", "=", "true", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "BeginIdx", "=", "IsQRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "int", "Spacing", "=", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "SubRegs", "-", "<NUM_LIT>", ")", ";", "Spacing", "=", "-", "<NUM_LIT>", ";", "}", "unsigned", "Opc", "=", "IsQRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")"], "ground_truth": [",", "Dst", ")", ".", "addReg", "(", "Src", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "AArch64InstrInfo39", "Func": "CopyPhysRegTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3082, "Length": 253, "Cover_Rate": 0.7312138728323699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLocal", "(", "size_t", "i"], "ground_truth": [",", "MVT", "VT", ")", "{"], "File": "TVMMachineFunctionInfo", "Func": "setLocal", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3083, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vp4dpwssds", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "(", "__v16si", ")", "__D"], "ground_truth": [",", "(", "__v16si", ")", "__E", ",", "(", "__v16si", ")", "__A", ",", "(", "const", "__v4si", "*", ")", "__F", ")", ";"], "File": "avx5124vnniwintrin", "Func": "_mm512_4dpwssds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3084, "Length": 39, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>OMFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "{", "return", "createOMFObjectWriter", "(", "OS", ")"], "ground_truth": [";"], "File": "Z80OMFObjectWriter", "Func": "createZ80OMFObjectWriter", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3085, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MCII", ".", "get", "(", "MCI", ".", "getOpcode", "("], "ground_truth": [")", ")", ")", ";"], "File": "TPCMCInstrInfo", "Func": "getDesc", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3086, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lg2", "=", "Divisor", ".", "countTrailingZeros", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "Pow2MinusOne", "=", "DAG", ".", "getConstant", "(", "(", "<NUM_LIT>", "<<", "Lg2", ")", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "N0", ",", "Zero", ",", "<STR_LIT>", ",", "CCVal", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ",", "Pow2MinusOne", ")", ";", "SDValue", "CSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Add", ",", "N0", ",", "CCVal", ",", "Cmp", ")", ";", "if", "(", "Created", ")", "{", "Created", "->", "push_back", "(", "Cmp", ".", "getNode", "(", ")", ")", ";", "Created", "->", "push_back", "(", "Add", "."], "ground_truth": ["getNode", "(", ")", ")", ";"], "File": "AArch64ISelLowering106", "Func": "BuildSDIVPow2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3087, "Length": 131, "Cover_Rate": 0.35597826086956524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase"], "ground_truth": ["&", "PM", ")", "{"], "File": "OpenRISCTargetMachine", "Func": "createPassConfig", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3088, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "BTI", "=", "<STR_LIT>", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "!", "BTI", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateBTIHint", "(", "BTI", "->", "Encoding", ",", "Tok", ".", "getString", "(", ")", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "AArch64AsmParser104", "Func": "tryParseBTIHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3089, "Length": 60, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "compute_local_properties", "(", ")", ";", "m_vector_manager", "->", "vector_edge_list", "=", "pre_edge_lcm_avs", "(", "m_vector_manager", "->", "vector_exprs", ".", "length", "(", ")", ",", "m_vector_manager", "->", "vector_transp", ",", "m_vector_manager", "->", "vector_comp", ",", "m_vector_manager", "->", "vector_antic", ",", "m_vector_manager", "->", "vector_kill", ",", "m_vector_manager", "->", "vector_avin", ",", "m_vector_manager", "->", "vector_avout", ",", "&", "m_vector_manager", "->", "vector_insert", ",", "&", "m_vector_manager", "->", "vector_del", ")", ";", "if", "(", "dump_file", ")", "m_vector_manager", "->", "dump", "(", "dump_file", ")", ";", "refine_vsetvls", "(", ")", ";", "cleanup_vsetvls", "(", ")", ";", "bool", "need_commit", "=", "commit_vsetvls", "(", ")", ";", "if", "(", "need_commit", ")", "commit_edge_insertions", "("], "ground_truth": [")", ";"], "File": "riscv-vsetvl", "Func": "pre_vsetvl", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3090, "Length": 87, "Cover_Rate": 0.8207547169811321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storeu_pd", "(", "double", "*", "__P", ",", "__m128d", "__A", ")", "{", "__builtin_ia32_storeupd", "(", "__P"], "ground_truth": [",", "__A", ")", ";"], "File": "emmintrin5", "Func": "_mm_storeu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3091, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Value", "[", "SGPR32"], "ground_truth": ["]", ";"], "File": "GCNRegPressure13", "Func": "getSGRPNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3092, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh_lshrsi_clobbers_t_reg_p", "(", "rtx", "shift_amount", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "shift_amount", ")", ")", ";", "const", "int", "shift_amount_i", "=", "std", "::", "abs", "(", "INTVAL", "(", "shift_amount", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "shift_amount_i", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "(", "ashl_lshr_seq", "[", "shift_amount_i", "]", ".", "clobbers_t", "&", "LSHR_CLOBBERS_T"], "ground_truth": [")", "!=", "<NUM_LIT>", ";"], "File": "sh", "Func": "sh_lshrsi_clobbers_t_reg_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3093, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "Reg", "<<", "<NUM_LIT>"], "ground_truth": [")", "|", "Imm8", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3094, "Length": 50, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVectorDataSize", "(", "unsigned", "Sz", ")"], "ground_truth": ["const", "{"], "File": "TPCFrameLowering", "Func": "setVectorDataSize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3095, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "CmpSwap", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3096, "Length": 131, "Cover_Rate": 0.5390946502057613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_fcmul_pch", "(", "__mmask8", "__A", ","], "ground_truth": ["__m256h", "__B", ",", "__m256h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_fcmul_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3097, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectADDRsi64", "(", "SDNode", "*", "OpNode", ",", "SDValue", "Addr", ",", "SDValue", "&", "Base"], "ground_truth": [",", "SDValue", "&", "Offset", ")", "{"], "File": "NVPTXISelDAGToDAG (2)", "Func": "SelectADDRsi64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3098, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsubpd", "(", "(", "__v2df", ")", "__A", ",", "("], "ground_truth": ["__v2df", ")", "__B", ",", "(", "__v2df", ")", "__C", ")", ";"], "File": "fmaintrin", "Func": "_mm_fmaddsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3099, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "MCID", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Cond", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "Cond", "[", "i", "]", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "Cond", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "Cond", "[", "i", "]", ".", "isImm", "(", ")", ")", "MIB", ".", "addImm", "(", "Cond", "[", "i", "]", ".", "getImm", "(", ")", ")", ";", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "}", "MIB", ".", "addMBB"], "ground_truth": ["(", "TBB", ")", ";"], "File": "MipsInstrInfo39", "Func": "BuildCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3100, "Length": 121, "Cover_Rate": 0.8287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Base", ".", "Reg", ".", "getNode", "("], "ground_truth": [")", "!=", "<NUM_LIT>", ";"], "File": "MSP430ISelDAGToDAG12", "Func": "hasBaseReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3101, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_end", ")", "emit_jump_insn", "(", "gen_doloop_end_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tag", ")", ")", ";", "else", "emit_insn", "(", "gen_doloop_begin_internal", "(", "operands", "[", "<NUM_LIT>", "]", ","], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", ",", "tag", ")", ")", ";"], "File": "mep", "Func": "mep_emit_doloop", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3102, "Length": 41, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_roundsd_ss", "(", "__m128", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtsd2ss_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2df", ")", "__B", ","], "ground_truth": ["__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvt_roundsd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3103, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_cmeqhf_uss", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "fp16_vceqh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3104, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StoredVal", ".", "hasOneUse", "(", ")", "&&", "collectConcatOps", "(", "StoredVal", ".", "getNode", "(", ")", ",", "CatOps", ")", ")", "return", "splitVectorStore", "(", "St", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "assert", "(", "StoreVT", ".", "isVector", "(", ")", "&&", "StoreVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TLI", ".", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ")", "==", "TargetLowering", "::", "TypeWidenVector", "&&", "<STR_LIT>", ")", ";", "EVT", "WideVT", "=", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ")", ";", "StoredVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideVT", ",", "StoredVal", ",", "DAG", ".", "getUNDEF", "(", "StoreVT", ")", ")", ";", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "MVT", "StVT", "=", "Subtarget", ".", "is64Bit", "(", ")", "&&", "StoreVT", ".", "isInteger", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "CastVT", "=", "<STR_LIT>", "(", "StVT", ",", "<NUM_LIT>", ")", ";", "StoredVal", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "StoredVal", ")", ";", "StoredVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "StVT", ",", "StoredVal", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "assert", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", "."], "ground_truth": ["getVTList", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering125", "Func": "LowerStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3105, "Length": 264, "Cover_Rate": 0.42443729903536975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Msg", ";", "raw_svector_ostream", "OS", "(", "Msg", ")", ";", "OS", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMatches", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumMatches", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<<", "Base", "<<", "MatchChars", "[", "i", "]", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "Error", "(", "IDLoc", ",", "OS", ".", "str", "(", ")", ",", "EmptyRange", ",", "MatchingInlineAsm", ")", ";", "return", "true", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MnemonicFail", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "WasOriginallyInvalidOperand", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Base", "+", "<STR_LIT>", ",", "Op", ".", "getLocRange", "(", ")", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "EmptyRange", ",", "MatchingInlineAsm", ")", ";", "<ISA_LIT>Operand", "&", "Operand", "=", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ";", "if", "(", "Operand", ".", "getStartLoc", "(", ")", ".", "isValid", "(", ")", ")", "{", "SMRange", "OperandRange", "=", "Operand", ".", "getLocRange", "(", ")", ";", "return", "Error", "(", "Operand", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ",", "OperandRange", ",", "MatchingInlineAsm", ")", ";", "}", "}", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "EmptyRange", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MissingFeature", ")", "==", "<NUM_LIT>", ")", "{", "ErrorInfo", "=", "ErrorInfoMissingFeature", ";", "return", "ErrorMissingFeature", "(", "IDLoc", ",", "ErrorInfoMissingFeature", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_InvalidOperand"], "ground_truth": [")", "==", "<NUM_LIT>", ")", "{"], "File": "X86AsmParser104", "Func": "MatchAndEmitATTInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3106, "Length": 307, "Cover_Rate": 0.38910012674271227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "clearWas<ISA_LIT>F128", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP8Vector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "Subtarget", ".", "hasQPX", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "ValVT", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ByValArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>32_SVR4_ByVal", ")", ";", "unsigned", "MinReservedArea", "=", "CCByValInfo", "."], "ground_truth": ["getNextStackOffset", "(", ")", ";"], "File": "PPCISelLowering119", "Func": "LowerFormalArguments_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3107, "Length": 420, "Cover_Rate": 0.332541567695962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VecTy", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NumOp", ")", "&&", "HwLen", "%", "NumOp", "==", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isHVXVectorType", "(", "ty", "(", "Op0", ")", ",", "true", ")", ")", "{", "if", "(", "NumOp", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "Op0", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ArrayRef", "<", "SDUse", ">", "U", "(", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SV", "(", "U", ".", "begin", "(", ")", ",", "U", ".", "end", "(", ")", ")", ";", "ArrayRef", "<", "SDValue", ">", "Ops", "(", "SV", ")", ";", "MVT", "HalfTy", "=", "typeSplit", "(", "VecTy", ")", ".", "first", ";", "SDValue", "V0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfTy", ",", "Ops", ".", "take_front", "(", "NumOp", "/", "<NUM_LIT>", ")", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfTy", ",", "Ops", ".", "take_back", "(", "NumOp", "/", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "V0", ",", "V1", ")", ";", "}", "unsigned", "BitBytes", "=", "HwLen", "/", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Prefixes", ";", "for", "(", "SDValue", "V", ":", "Op", ".", "getNode", "(", ")", "->", "op_values", "(", ")", ")", "{", "SDValue", "P", "=", "createHvxPrefixPred", "(", "V", ",", "dl", ",", "BitBytes", ",", "true", ",", "DAG", ")", ";", "Prefixes", ".", "push_back", "(", "P", ")", ";", "}", "unsigned", "InpLen", "=", "ty", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "S", "=", "DAG", ".", "getConstant", "(", "InpLen", "*", "BitBytes", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Res", "=", "getZero", "(", "dl", ",", "ByteTy", ",", "DAG", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Prefixes", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "Res", ",", "S", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "Res", ",", "Prefixes", "[", "e", "-", "i", "-", "<NUM_LIT>", "]", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "Res"], "ground_truth": [")", ";"], "File": "HexagonISelLoweringHVX", "Func": "LowerHvxConcatVectors", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3108, "Length": 399, "Cover_Rate": 0.5572625698324022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Update", "=", "findMatchingUpdateInsnBackward", "(", "MBBI", ",", "UpdateLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "true", ")", ";", "return", "true", ";", "}", "int", "UnscaledOffset", "=", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", "*", "TII", "->", "getMemScale", "(", "MI", ")", ";", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "UnscaledOffset", ",", "UpdateLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "AArch64LoadStoreOptimizer11", "Func": "tryToMergeLdStUpdate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3109, "Length": 86, "Cover_Rate": 0.49142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vplzcntq_512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512cdintrin", "Func": "_mm512_lzcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3110, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cc_reg", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "gen_rtx_COMPARE", "(", "mode", ",", "x", ",", "y", ")", ")", ")", ";", "return"], "ground_truth": ["cc_reg", ";"], "File": "arm3", "Func": "arm_gen_compare_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3111, "Length": 32, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "assert", "(", "(", "Binary", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "Binary", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "Binary", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "OpIdx", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "emitWordLE", "("], "ground_truth": ["Binary", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3112, "Length": 135, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UnalignedDSAccess", "&&"], "ground_truth": ["UnalignedAccessMode", ";"], "File": "AMDGPUSubtarget107", "Func": "hasUnalignedDSAccessEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3113, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "NumElts", ";", "MVT", "SVT", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "SVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SVT", ",", "Op0", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ")", ";", "NumElts", "=", "<NUM_LIT>", ";", "SVT", "=", "<STR_LIT>", ";", "}", "Elts", ".", "append", "(", "NumElts", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "dl", ",", "Elts", ")", ";", "SDValue", "ToV2F64", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "BV", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ToV2F64", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "Subtarget", ".", "hasMMX", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "DstVT", "==", "<STR_LIT>", "||", "(", "DstVT", ".", "isVector", "(", ")", "&&", "DstVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", ".", "isVector"], "ground_truth": ["(", ")", ")", "return", "Op", ";"], "File": "X86ISelLowering (3)", "Func": "LowerBITCAST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3114, "Length": 344, "Cover_Rate": 0.7049180327868853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitFMINC", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitFMINC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3115, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "MachineOperand", "&", "FIOp", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ";", "int", "Index", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", "."], "ground_truth": ["getIndex", "(", ")", ";"], "File": "SIRegisterInfo102", "Func": "eliminateFrameIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3116, "Length": 68, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CMPX_LE_F32_e32", ")", ",", "AMDGPU", "::", "VCC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "MI", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SILowerControlFlow34", "Func": "Kill", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3117, "Length": 38, "Cover_Rate": 0.3917525773195876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86RegisterInfo101", "Func": "getSEHRegNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3118, "Length": 84, "Cover_Rate": 0.30656934306569344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_pfnacc", "(", "__m64", "__A", ","], "ground_truth": ["__m64", "__B", ")", "{"], "File": "mm3dnow4", "Func": "_m_pfnacc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3119, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMOVK32Imm", "(", ")", "const", "{", "static", "const", "<ISA_LIT>MCExpr", "::", "VariantKind", "PermittedModifiers", "[", "]", "=", "{", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::"], "ground_truth": ["VK_AARCH64_TPREL_G0_NC", ",", "}", ";"], "File": "AArch64AsmParser13", "Func": "isMOVK32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3120, "Length": 46, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ConstVec", ";", "SDValue", "Arg", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "ConstVec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstVec", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstVec", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstVec", "=", "ConstVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "ConstVec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstVec", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstVec", "=", "ConstVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "ConstVec", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildVectorSDNode", "*", "BCN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ".", "getNode", "(", ")", ")", ";", "assert", "(", "BCN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "APSplatBits", ",", "APSplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "unsigned", "minSplatBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "BCN", "->", "isConstantSplat", "(", "APSplatBits", ",", "APSplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "minSplatBits", ")", "&&", "minSplatBits", "<=", "SplatBitSize", ")", "{", "uint64_t", "SplatBits", "=", "APSplatBits", ".", "getZExtValue", "(", ")", ";", "SDValue", "tc", "=", "DAG", ".", "getTargetConstant", "(", "SplatBits"], "ground_truth": ["&", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SPUISelLowering12", "Func": "LowerByteImmed", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3121, "Length": 238, "Cover_Rate": 0.7212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegWithInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Reg", ".", "Modifiers", "==", "-", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Reg", ".", "Modifiers", ")", ")", ";", "addRegOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "AMDGPUAsmParser60", "Func": "addRegWithInputModsOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3122, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "File": "MicroMipsSizeReduction10", "Func": "ReduceXORtoXOR16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3123, "Length": 38, "Cover_Rate": 0.3247863247863248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "AreAliased", "(", "AliasAnalysis", "*", "AA", ",", "Instructions", "AliasCandidates", ",", "ParallelMACList", "&", "MACCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "*", "I", ":", "AliasCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ")", ";", "for", "(", "auto", "&", "MAC", ":", "MACCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MAC", ".", "Mul", "->", "dump", "(", ")", ")", ";", "assert", "(", "MAC", ".", "MemLocs", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MemLoc", ":", "MAC", ".", "MemLocs", ")", "{", "if", "(", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "I", ",", "MemLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP15", "Func": "AreAliased", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3124, "Length": 135, "Cover_Rate": 0.8881578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "("], "ground_truth": [")", "{"], "File": "PTXAsmPrinter1", "Func": "LLVMInitializePTXAsmPrinter", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3125, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "get<ISA_LIT>Subtarget", "(", ")", "const", "{", "return", "*", "get<ISA_LIT>TargetMachine", "(", ")"], "ground_truth": [".", "getSubtargetImpl", "(", ")", ";"], "File": "rvexTargetMachine", "Func": "getrvexSubtarget", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3126, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeBranchOpcode", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "RISCVInstrInfo", "Func": "reverseBranchCondition", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3127, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "consecutive_zeros", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "val", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ")", "{", "while", "(", "(", "i", "<", "<NUM_LIT>", ")", "&&", "!", "(", "val", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ")", "{", "consecutive_zeros", "+=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ";", "}", "if", "(", "consecutive_zeros", ">", "best_consecutive_zeros", ")", "{", "best_consecutive_zeros", "=", "consecutive_zeros", ";", "best_start", "=", "i", "-", "consecutive_zeros", ";", "}", "i", "-=", "<NUM_LIT>", ";", "}", "}", "}", "insns1", "=", "optimal_immediate_sequence_1", "(", "code", ",", "val", ",", "return_sequence", ",", "best_start", ")", ";", "if", "(", "best_start", "!=", "<NUM_LIT>", "&&", "(", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "best_start", ")", "<", "val", ")", ")", "{", "insns2", "=", "optimal_immediate_sequence_1", "(", "code", ",", "val", ",", "&", "tmp_sequence", ",", "<NUM_LIT>", ")", ";", "if", "(", "insns2", "<=", "insns1"], "ground_truth": [")", "{"], "File": "arm4", "Func": "optimal_immediate_sequence", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3128, "Length": 130, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "unsigned", "LaneSize", "=", "<NUM_LIT>", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVal", "(", "LaneSize", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "LaneSize", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "LaneSize", ";", "++", "i", ")", "{", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "+", "l", "]", ",", "l", ",", "l", "+", "LaneSize", ")", ")", "return", "false", ";", "if", "(", "Mask", "[", "i", "+", "l", "]", "<"], "ground_truth": ["<NUM_LIT>", ")", "continue", ";"], "File": "X86ISelLowering (2)", "Func": "isPermImmMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3129, "Length": 89, "Cover_Rate": 0.326007326007326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "Result", "=", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Range", ")", ";", "eatToEndOfLine", "(", ")", ";", "CurrentSlot", "=", "SlotParser", "::", "Unknown", ";", "Bundle", ".", "clear", "(", ")", ";", "Bundle", ".", "setOpcode", "(", "<NUM_LIT>", ")", ";", "Bundle", ".", "setLoc", "(", "SMLoc"], "ground_truth": ["(", ")", ")", ";"], "File": "TPCAsmParser", "Func": "Error", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3130, "Length": 47, "Cover_Rate": 0.4519230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCDisableArithRelaxation", ")", "return", "false", ";", "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "bool", "hasExp", "=", "false", ";", "bool", "hasRIP", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<"], "ground_truth": ["Inst", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{"], "File": "X86AsmBackend77", "Func": "MayNeedRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3131, "Length": 56, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh2a_get_function_vector_number", "(", "rtx", "x", ")", "{", "int", "num", ";", "tree", "list", ",", "t", ";", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ")", ")", "{", "t", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";", "if", "(", "TREE_CODE", "(", "t", ")", "!=", "FUNCTION_DECL", ")", "return", "<NUM_LIT>", ";", "list", "=", "SH_ATTRIBUTES", "("], "ground_truth": ["t", ")", ";"], "File": "sh4", "Func": "sh2a_get_function_vector_number", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3132, "Length": 62, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", "||", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "X86MCCodeEmitter12", "Func": "Is16BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3133, "Length": 56, "Cover_Rate": 0.3522012578616352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "BytesRemoved", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "getOpcode", "("], "ground_truth": [")", "!=", "<STR_LIT>", ")", "break", ";"], "File": "J2InstrInfo", "Func": "removeBranch", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3134, "Length": 50, "Cover_Rate": 0.5617977528089888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCInstrInfo74", "Func": "GetInstSizeInBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3135, "Length": 58, "Cover_Rate": 0.5742574257425742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "<NUM_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "inputLaneType", "=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "switch", "(", "inputLaneType", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "widenType", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "numElem", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "widenType", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "numElem", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "widenType", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "numElem", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMISelLowering132", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3136, "Length": 265, "Cover_Rate": 0.4740608228980322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "expandStoreInst", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "bool", "IsImmOpnd", ")", "{", "<ISA_LIT>TargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsImmOpnd", ")"], "ground_truth": ["{"], "File": "MipsAsmParser104", "Func": "expandStoreInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3137, "Length": 66, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "<STR_LIT>", ")", ";", "(", "void", ")"], "ground_truth": ["Done", ";"], "File": "Thumb1RegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3138, "Length": 45, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BitWidth", "<=", "<NUM_LIT>", "&&", "Offset", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "BitWidth", "<", "<NUM_LIT>", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "MidRegHi", ")"], "ground_truth": [".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MidRegLo", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3139, "Length": 179, "Cover_Rate": 0.38247863247863245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "SDNode", "*", "N", ",", "bool", "isUnary", ")", "{", "if", "(", "!", "isUnary", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")"], "ground_truth": ["||", "!", "isConstantOrUndef", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "PPCISelLowering123", "Func": "isVPKUHUMShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3140, "Length": 111, "Cover_Rate": 0.940677966101695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_zeroupper", "(", "void", ")", "{", "__builtin_ia32_vzeroupper", "("], "ground_truth": [")", ";"], "File": "avxintrin", "Func": "_mm256_zeroupper", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3141, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_lane_u32", "(", "const", "uint32_t", "*", "__a", ","], "ground_truth": ["uint32x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon_vld1q_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3142, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_checking_assert", "(", "!", "(", "(", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ")", "||", "(", "TARGET_VSX", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "mode", "==", "DFmode", ")", "||", "(", "TARGET_SPE_ABI", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "SPE_CONST_OFFSET_OK", "(", "offset", ")", ")", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "frame_reg", ",", "offset", ")", ")", ";", "return", "rs6000_frame_related", "(", "insn", ",", "frame_reg", ",", "frame_reg_to_sp"], "ground_truth": [",", "NULL_RTX", ",", "NULL_RTX", ")", ";"], "File": "powerpcspe", "Func": "emit_frame_save", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3143, "Length": 86, "Cover_Rate": 0.7678571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBITCAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "ResTy", "=", "ty", "(", "Op", ")", ";", "SDValue", "InpV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "InpTy", "=", "ty", "(", "InpV", ")", ";", "assert", "(", "ResTy", ".", "getSizeInBits", "(", ")", "==", "InpTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "if", "(", "ResTy", "==", "<STR_LIT>", ")", "{", "SDValue", "Sc", "=", "DAG", ".", "getBitcast", "("], "ground_truth": ["tyScalar", "(", "InpTy", ")", ",", "InpV", ")", ";"], "File": "HexagonISelLowering1", "Func": "LowerBITCAST", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3144, "Length": 85, "Cover_Rate": 0.6746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSEmscripten", "(", ")", ")", "{", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "RTLIB", "::", "RETURN_ADDRESS", ",", "Op", ".", "getValueType", "(", ")", ",", "{", "DAG", ".", "getConstant"], "ground_truth": ["(", "Depth", ",", "DL", ",", "<STR_LIT>", ")", "}", ",", "false", ",", "DL", ")", ".", "first", ";"], "File": "WebAssemblyISelLowering11", "Func": "LowerRETURNADDR", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3145, "Length": 105, "Cover_Rate": 0.860655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "C", "=", "isC", "?", "cast", "<", "ConstantSDNode", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ":", "~", "<NUM_LIT>", ";", "if", "(", "C", "<=", "<NUM_LIT>", "&&", "(", "(", "C", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "<STR_LIT>", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "<STR_LIT>", "(", "<STR_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3146, "Length": 237, "Cover_Rate": 0.5602836879432624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";"], "ground_truth": ["++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";"], "File": "PPCAsmBackend23", "Func": "writeNopData", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3147, "Length": 21, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppcle", ")", "Ret", "=", "<STR_LIT>", ";", "else", "Ret", "=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "T", ")", ";", "if", "(", "!", "is64Bit", "||", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "Lv2", ")", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "is64Bit", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ")", "&&", "(", "T", ".", "isOSAIX", "(", ")", "||", "T", ".", "isOSLinux", "(", ")", ")"], "ground_truth": [")", "Ret", "+=", "<STR_LIT>", ";"], "File": "PPCTargetMachine5", "Func": "getDataLayoutString", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3148, "Length": 118, "Cover_Rate": 0.7283950617283951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getTargetNode", "(", "ConstantPoolSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag"], "ground_truth": [")", "const", "{"], "File": "AArch64ISelLowering (2)3", "Func": "getTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3149, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegNo", "=", "getRegPair", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "RegNo", "++", ")", ")", ";"], "File": "MipsAsmParser19", "Func": "addRegPairOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3150, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "unw_reg_info", "*", "r", ";", "if", "(", "!", "desc_is_active", "(", "qp", ",", "t", ",", "sr", ")", ")", "return", ";", "if", "(", "x", ")", "where", "=", "UNW_WHERE_BR", ";", "else", "if", "(", "ytreg", "&", "<NUM_LIT>", ")", "where", "=", "UNW_WHERE_FR", ";", "r", "=", "sr", "->", "curr", ".", "reg", "+", "decode_abreg"], "ground_truth": ["(", "abreg", ",", "<NUM_LIT>", ")", ";"], "File": "unwind-ia64", "Func": "desc_spill_reg_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3151, "Length": 53, "Cover_Rate": 0.42063492063492064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "MinSize", "=", "ST", ".", "hasMinSize", "(", ")", ";", "const", "bool", "HasDivide", "=", "ST", ".", "isThumb", "(", ")", "?", "ST", ".", "hasDivideInThumbMode", "(", ")", ":", "ST", ".", "hasDivideIn<ISA_LIT>Mode", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "BuildSDIVPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3152, "Length": 54, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint"], "ground_truth": ["(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isFNegFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3153, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue"], "ground_truth": ["(", ")", ")", ";"], "File": "SPUISelDAGToDAG", "Func": "isI32IntS10Immediate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3154, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBattery", "(", ")", "const", "{", "return"], "ground_truth": ["m_Battery", ";"], "File": "GBZ80Subtarget", "Func": "hasBattery", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3155, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrwq_s32", "(", "int32_t", "const", "*", "__base"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vldrwq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3156, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "BytesRemoved", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "REnd", "=", "MBB", ".", "rend", "(", ")", ";", "unsigned", "removed", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "REnd", "&&", "removed", "<", "<NUM_LIT>", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "getAnalyzableBrOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "rbegin", "(", ")", ";", "++"], "ground_truth": ["removed", ";"], "File": "LC2200InstrInfo", "Func": "removeBranch", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3157, "Length": 89, "Cover_Rate": 0.8165137614678899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "N", "=", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", ".", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", ".", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "EVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "--"], "ground_truth": ["I", ";"], "File": "X86ISelDAGToDAG13", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3158, "Length": 359, "Cover_Rate": 0.7960088691796009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "VEFrameLowering", "Func": "emitEpilogueInsns", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3159, "Length": 227, "Cover_Rate": 0.7827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "assert", "(", "!", "isVarArg", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "OpenRISCISelLowering", "Func": "LowerCCCArguments", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3160, "Length": 351, "Cover_Rate": 0.6895874263261297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "n_const", "=", "<NUM_LIT>", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "vals", ")", "==", "CONST_VECTOR", ")", "const_vec", "=", "vals", ";", "else", "if", "(", "GET_CODE", "(", "vals", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "++", "i", ")", "{", "rtx", "x", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "CONST_INT_P", "(", "x", ")", "||", "CONST_DOUBLE_P", "(", "x", ")", ")", "n_const", "++", ";", "}", "if", "(", "n_const", "==", "n_elts", ")", "const_vec", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "const_vec", "!=", "NULL", "&&", "simd_immediate_valid_for_move", "(", "const_vec", ",", "mode", ",", "NULL", ",", "NULL", ")", ")", "return", "const_vec", ";", "else", "if", "(", "TARGET_HAVE_MVE", "&&", "VALID_MVE_PRED_MODE", "(", "mode", ")", ")", "return", "mve_bool_vec_to_const", "(", "const_vec", ")", ";", "else", "if", "(", "(", "target", "=", "neon_vdup_constant", "(", "vals"], "ground_truth": [",", "generate", ")", ")", "!=", "NULL_RTX", ")", "return", "target", ";"], "File": "arm1", "Func": "neon_make_constant", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3161, "Length": 155, "Cover_Rate": 0.7451923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epu16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminuw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi"], "ground_truth": [")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_min_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3162, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "I", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "G_FRAME_INDEX", ")", "{", "addOffset", "(", "MIB", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "MachineOperand", "&", "InxOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "I", ".", "addOperand", "(", "InxOp", ")", ";", "InxOp", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86InstructionSelector3", "Func": "selectFrameIndexOrGep", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3163, "Length": 82, "Cover_Rate": 0.3761467889908257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_alignd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "__imm", ",", "(", "__v8si", ")", "_mm256_setzero_si256"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_alignr_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3164, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "BA", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "{", "if", "(", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Stmt", ">", "(", "IA", ")", ")", "{", "NodeAddr", "<", "StmtNode", "*", ">", "SA", "=", "IA", ";", "EqualityMap", "EM", ";", "if", "(", "interpretAsCopy", "(", "SA", ".", "Addr", "->", "getCode", "(", ")", ",", "EM", ")", ")", "recordCopy", "(", "SA", ",", "EM", ")", ";", "}", "updateMap", "(", "IA", ")", ";", "DFG", ".", "pushDefs", "(", "IA", ",", "DefM", ")", ";", "}", "MachineDomTreeNode", "*", "N", "=", "MDT", ".", "getNode", "(", "B"], "ground_truth": [")", ";"], "File": "RDFCopy10", "Func": "scanBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3165, "Length": 95, "Cover_Rate": 0.5491329479768786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ELF<ISA_LIT>AsmBackend", "::", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "const", "MCValue", "&", "Target", ",", "uint64_t"], "ground_truth": ["&", "Value", ",", "bool", "&", "IsResolved", ")", "{"], "File": "ARM64AsmBackend", "Func": "processFixupValue", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3166, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_TPREL", ";", "break", ";", "case", "TLSModel", "::", "LocalDynamic", ":", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_DTPREL", ";", "break", ";", "case", "TLSModel", "::", "GeneralDynamic", ":", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC", ";", "break", ";", "}", "}", "else", "if", "(", "PlatformFlag", "==", "<STR_LIT>", ")", "{", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_SEC", ";", "}", "else", "{", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_ABS", ";", "}", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_PAGE", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_PAGEOFF", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G3", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G2", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G1", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G0", ";", "else", "if", "(", "FragmentFlag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_HI12", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_NC", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "PlatformFlag"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "AArch64MCInstLower1", "Func": "lowerSymbolOperandELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3167, "Length": 230, "Cover_Rate": 0.3058510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "AndN2", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "AndN2", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*"], "ground_truth": ["Branch", ")", ";"], "File": "SILowerControlFlow23", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3168, "Length": 92, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "validateOpSel", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "int", "OpSelIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "OpSel", "&", "~", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "isGFX940", "(", ")", "&&", "(", "MII", ".", "get", "(", "Opc", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{", "int", "OpSelIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "op_sel", ")", ";", "if", "(", "OpSelIdx", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "OpSelHiIdx", "=", "<STR_LIT>", "(", "Opc"], "ground_truth": [",", "<STR_LIT>", "::", "op_sel_hi", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "validateOpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3169, "Length": 140, "Cover_Rate": 0.7329842931937173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInstSyncBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ","], "ground_truth": ["const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3170, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "alpha_align_insns", "(", "void", ")", "{", "if", "(", "alpha_tune", "==", "PROCESSOR_EV4", ")", "alpha_align_insns_1", "(", "<NUM_LIT>", ",", "alphaev4_next_group", ",", "alphaev4_next_nop", ")", ";", "else", "if", "(", "alpha_tune", "==", "PROCESSOR_EV5", ")", "alpha_align_insns_1", "(", "<NUM_LIT>", ",", "alphaev5_next_group", ","], "ground_truth": ["alphaev5_next_nop", ")", ";"], "File": "alpha", "Func": "alpha_align_insns", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3171, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mips_split_move_p", "(", "dest", ",", "src", ","], "ground_truth": ["mips_insn_split_type", "(", "insn", ")", ")", ";"], "File": "mips", "Func": "mips_split_move_insn_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3172, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AS", "get<ISA_LIT>AS", "(", ")", "const", "{", "return"], "ground_truth": ["AS", ";"], "File": "AMDGPUSubtarget", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3173, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", ")", "FrameAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FrameAddr", ",", "DAG", ".", "getValueType", "("], "ground_truth": ["VT", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFRAMEADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3174, "Length": 98, "Cover_Rate": 0.6125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_fixupimmps256_maskz", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "("], "ground_truth": ["__v8si", ")", "__C", ",", "__imm", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_fixupimm_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3175, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "if", "(", "IsPICCall", "&&", "!", "InternalLinkage", ")", "{", "unsigned", "GPReg", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "Ty", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPReg", ",", "getGlobalReg", "(", "CLI", ".", "DAG", ",", "Ty", ")", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", "."], "ground_truth": ["first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";"], "File": "MipsISelLowering126", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3176, "Length": 154, "Cover_Rate": 0.5347222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "eatThatToken", "(", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ","], "ground_truth": ["getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "MOSAsmParser", "Func": "eatThatToken", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3177, "Length": 36, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "return", "isGVStub", "(", "MO", ".", "getGlobal", "(", ")", ",", "TM", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "int", "Idx", "=", "MO", ".", "getIndex", "(", ")", ";", "return", "MFI", ".", "isFixedObjectIndex", "(", "Idx", ")", "&&", "MFI", ".", "isImmutableObjectIndex", "(", "Idx", ")", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "X86InstrInfo101", "Func": "isInvariantLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3178, "Length": 78, "Cover_Rate": 0.5693430656934306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "A", ".", "getSimpleValueType", "(", ")", ";", "return", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ","], "ground_truth": ["B", ")", ";"], "File": "X86ParabixISelLowering", "Func": "UREM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3179, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LazyMachineBlockFrequencyInfoPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LazyMachineBlockFrequencyInfoPass"], "ground_truth": [">", "(", ")", ";"], "File": "X86PadShortFunction12", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3180, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "From", "=", "getSimpleType", "(", "V", "->", "getType", "(", ")", ")", ";", "<STR_LIT>", "To", "=", "getLegalType", "(", "From", ")", ";", "Register", "VReg", "=", "getRegForValue", "(", "V", ")"], "ground_truth": [";"], "File": "WebAssemblyFastISel (2)2", "Func": "getRegForSignedValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3181, "Length": 28, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vfmaddpd256", "(", "-", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ","], "ground_truth": ["-", "(", "__v4df", ")", "__C", ")", ";"], "File": "fma4intrin", "Func": "_mm256_nmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3182, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtractedFromVec", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "iterator", "M", "=", "VecInMap", ".", "find", "(", "ExtractedFromVec", ")", ";", "if", "(", "M", "==", "VecInMap", ".", "end", "(", ")", ")", "{", "VT", "=", "ExtractedFromVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VecInMap", ".", "begin", "(", ")", "!=", "VecInMap", ".", "end", "(", ")", "&&", "VT", "!=", "VecInMap", ".", "begin", "(", ")", "->", "first", ".", "getValueType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "M", "=", "VecInMap", ".", "insert", "(", "std", "::", "make_pair", "(", "ExtractedFromVec", ",", "<NUM_LIT>", ")", ")", ".", "first", ";", "VecIns", ".", "push_back", "(", "ExtractedFromVec", ")", ";", "}", "M", "->", "second", "|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "}", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FullMask", "=", "(", "<NUM_LIT>", "<<", "VT", ".", "getVectorNumElements", "(", ")", ")", "-", "<NUM_LIT>", ";", "for", "(", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "VecInMap", ".", "begin", "(", ")", ",", "E", "=", "VecInMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "!=", "FullMask", ")", "return", "SDValue", "(", ")", ";", "}", "EVT", "TestVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VecIns", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "VecIns", "[", "i", "]", "=", "DAG", ".", "getBitcast", "(", "TestVT", ",", "VecIns", "[", "i", "]", ")", ";", "for", "(", "unsigned", "Slot", "=", "<NUM_LIT>", ",", "e", "=", "VecIns", ".", "size", "(", ")", ";", "e", "-", "Slot", ">", "<NUM_LIT>", ";", "Slot", "+=", "<NUM_LIT>", ",", "e", "+=", "<NUM_LIT>", ")", "{", "SDValue", "LHS", "=", "VecIns", "[", "Slot", "]", ";", "SDValue", "RHS", "=", "VecIns", "[", "Slot", "+", "<NUM_LIT>", "]", ";", "VecIns", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "TestVT", ",", "LHS", ",", "RHS", ")", ")", ";"], "File": "X86ISelLowering1", "Func": "LowerVectorAllZeroTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3183, "Length": 363, "Cover_Rate": 0.5671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "true", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "auto", "MIRRC", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "AVRExpandPseudoInsts11", "Func": "expandLSLB7Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3184, "Length": 165, "Cover_Rate": 0.6962025316455697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", "{"], "File": "SparcInstrInfo", "Func": "isLoadFromStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3185, "Length": 81, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "False", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "!=", "True", ".", "getNode", "(", ")", "||", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "!=", "False", ".", "getNode", "(", ")", "||", "RHS", ".", "getNode", "(", ")", "!=", "False", ".", "getNode", "(", ")", "||", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "CCOpcode", "=", "<STR_LIT>", "(", "CCOpcode", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "return", "DAG", ".", "getSelectCC", "(", "N", "->", "getDebugLoc", "(", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCOpcode", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "SDValue", "NewBldVec", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", "}", ";", "SDValue", "NewArgs", "[", "<NUM_LIT>", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Arg", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Arg", ".", "getOperand", "(", "i", ")", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", ")", "{", "NewArgs", "[", "<NUM_LIT>", "+", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "NewArgs", "[", "<NUM_LIT>", "+", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "NewBldVec", "[", "i", "]", "=", "Arg", ".", "getOperand", "(", "i", ")", ";", "}", "}", "else", "{", "NewBldVec", "[", "i", "]", "=", "Arg", ".", "getOperand", "(", "i", ")", ";", "}", "}", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "NewArgs", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewBldVec", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "NewArgs", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "R600ISelLowering15", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3186, "Length": 473, "Cover_Rate": 0.46831683168316834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "::", "use_iterator", "nextI", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "nextI", ")", "{", "nextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineOperand", "&", "Use", "=", "*", "I", ";", "MachineInstr", "*", "UseMI", "=", "I", "->", "getParent", "("], "ground_truth": [")", ";"], "File": "PULPHardwareLoops", "Func": "removeIfDead", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3187, "Length": 124, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "Token"], "ground_truth": [":"], "File": "CSKYAsmParser6", "Func": "print", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3188, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitCMPFPw0", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPFPw0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3189, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3190, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vorrq_m_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vorrq_m_n_uv4si", "(", "__a", ",", "__imm"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vorrq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3191, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "!", "getHasJmpExt", "(", ")", ")", "NegateCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [")", ",", "Dest", ")", ";"], "File": "BPFISelLowering", "Func": "LowerBR_CC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3192, "Length": 117, "Cover_Rate": 0.8478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3193, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewVec", ")", ";", "}", "if", "(", "convertBuildVectorCastElt", "(", "DAG", ",", "Hi", ",", "Lo", ")", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SL", ",", "{", "Hi", ",", "Lo", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ","], "ground_truth": ["VT", ",", "NewVec", ")", ";"], "File": "SIISelLowering", "Func": "performBuildVectorCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3194, "Length": 59, "Cover_Rate": 0.31382978723404253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__rdtsc"], "ground_truth": ["(", "void", ")", "{"], "File": "ia32intrin", "Func": "__rdtsc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3195, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SparcISelDAGToDAG8", "Func": "SelectADDRrr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3196, "Length": 136, "Cover_Rate": 0.7157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")"], "ground_truth": ["return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "RelaxAll", ")", ";"], "File": "X86MCTargetDesc38", "Func": "createMCStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3197, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NaClDontBreakABI", ")", "{", "PointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "CalleeSaveStackSlotSize", "=", "is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UseIntegratedAssembler", "=", "true"], "ground_truth": [";"], "File": "X86MCAsmInfo46", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3198, "Length": 49, "Cover_Rate": 0.44144144144144143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "tm", "."], "ground_truth": ["getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "File": "MBlazeISelDAGToDAG", "Func": "MBlazeDAGToDAGISel", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3199, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_lane_u64", "(", "uint64_t", "*", "__a", ",", "uint64x1_t", "__b", ",", "const"], "ground_truth": ["int", "__c", ")", "{"], "File": "arm", "Func": "neon_vst1_lane_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3200, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "if", "(", "auto", "allocaInst", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "&", "I", ")", ")", "{", "Changed", "=", "true", ";", "auto", "ETy", "=", "allocaInst", "->", "getAllocatedType", "(", ")", ";", "auto", "LocalAddrTy", "=", "PointerType", "::", "get", "(", "ETy", ",", "ADDRESS_SPACE_LOCAL", ")", ";", "auto", "NewASCToLocal", "=", "new", "AddrSpaceCastInst", "(", "allocaInst", ",", "LocalAddrTy", ",", "<STR_LIT>", ")", ";", "auto", "GenericAddrTy", "=", "PointerType", "::", "get", "(", "ETy", ",", "ADDRESS_SPACE_GENERIC", ")", ";", "auto", "NewASCToGeneric", "=", "new", "AddrSpaceCastInst", "(", "NewASCToLocal", ",", "GenericAddrTy", ",", "<STR_LIT>", ")", ";", "NewASCToLocal", "->", "insertAfter", "(", "allocaInst", ")", ";", "NewASCToGeneric", "->", "insertAfter", "(", "NewASCToLocal", ")", ";", "for", "(", "Value", "::", "use_iterator", "UI", "=", "allocaInst", "->", "use_begin", "(", ")", ",", "UE", "=", "allocaInst", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "const", "auto", "&", "AllocaUse", "=", "*", "UI", "++", ";", "auto", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "AllocaUse", ".", "getUser", "(", ")", ")", ";", "if", "(", "LI", "&&", "LI", "->", "getPointerOperand", "(", ")", "==", "allocaInst", "&&", "!", "LI", "->", "isVolatile", "(", ")", ")", "{", "LI", "->", "setOperand", "(", "LI", "->", "getPointerOperandIndex", "(", ")", ",", "NewASCToGeneric", ")", ";", "continue", ";", "}", "auto", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "AllocaUse", ".", "getUser", "(", ")", ")", ";", "if", "(", "SI", "&&", "SI", "->", "getPointerOperand", "(", ")", "==", "allocaInst", "&&", "!", "SI", "->", "isVolatile", "(", ")", ")", "{", "SI", "->", "setOperand", "(", "SI", "->", "getPointerOperandIndex", "(", ")", ",", "NewASCToGeneric", ")", ";", "continue", ";", "}", "auto", "GI", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "AllocaUse", ".", "getUser", "(", ")", ")", ";", "if", "(", "GI", "&&", "GI", "->", "getPointerOperand", "(", ")", "==", "allocaInst", ")", "{", "GI", "->", "setOperand", "(", "GI", "->", "getPointerOperandIndex", "(", ")", ",", "NewASCToGeneric", ")", ";", "continue", ";", "}", "auto", "BI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "AllocaUse", ".", "getUser", "(", ")", ")", ";", "if", "(", "BI", "&&", "BI", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "allocaInst"], "ground_truth": [")", "{"], "File": "NVPTXLowerAlloca7", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3201, "Length": 335, "Cover_Rate": 0.9203296703296703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Desc", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Register", "DstReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead"], "ground_truth": [")", ")", ".", "add", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVExpandPseudoInsts14", "Func": "expandVSetVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3202, "Length": 86, "Cover_Rate": 0.43, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getFrameLowering"], "ground_truth": ["(", ")", ";"], "File": "NVPTXTargetMachine", "Func": "getFrameLowering", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3203, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "MinusOne", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "Reg"], "ground_truth": [")", ";"], "File": "X86InstrInfo106", "Func": "expandMOV32r1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3204, "Length": 73, "Cover_Rate": 0.6083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "AddrTy", "=", "Addr", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "AddrTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "AddrTy", ")", ";", "}", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "VEISelDAGToDAG", "Func": "matchADDRri", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3205, "Length": 199, "Cover_Rate": 0.8468085106382979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getPSPSlotOffsetFromSP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "WinEHFuncInfo", "&", "Info", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "Register", "SPReg", ";", "int", "Offset", "=", "getFrameIndexReferencePreferSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ","], "ground_truth": ["true", ")", ";"], "File": "X86FrameLowering101", "Func": "getPSPSlotOffsetFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3206, "Length": 43, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDynAllocFI", "(", "int"], "ground_truth": ["FI", ")", "const", "{"], "File": "SICMachineFunction", "Func": "isDynAllocFI", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3207, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfnmaddps128_mask3", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask3_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3208, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")"], "ground_truth": [",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "Cpu0MCTargetDesc3", "Func": "LLVMInitializeCpu0TargetMC", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3209, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcOp", "=", "DAG", ".", "getBitcast", "(", "ShVT", ",", "SrcOp", ")", ";", "assert", "(", "NumBits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ShiftVal", "=", "DAG", ".", "getTargetConstant", "(", "NumBits", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp"], "ground_truth": [",", "ShiftVal", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3210, "Length": 61, "Cover_Rate": 0.48412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "riscv_symbolic_constant_p", "(", "base", ",", "&", "type", ")", ")", "{", "if", "(", "SMALL_OPERAND", "(", "INTVAL", "(", "offset", ")", ")", "&&", "riscv_symbol_insns", "(", "type", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "flag_pic", ")", "return", "true", ";", "}", "if", "(", "tls_referenced_p", "(", "x"], "ground_truth": [")", ")", "return", "true", ";"], "File": "riscv", "Func": "riscv_cannot_force_const_mem", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3211, "Length": 60, "Cover_Rate": 0.6185567010309279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegWidth", "==", "<NUM_LIT>", "&&", "Shift", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "Imm16", ")", ")", ";"], "File": "AArch64Disassembler10", "Func": "DecodeMoveWideImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3212, "Length": 27, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isDef", "(", ")", ")", "return", "true", ";", "MachineInstr", "&", "MI", "=", "*", "Op", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "EXP", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isDS", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "MachineOperand", "*", "Data", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ";", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "if", "(", "Data0", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data0", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName"], "ground_truth": ["::", "data1", ")", ";"], "File": "SIInsertWaits23", "Func": "isOpRelevant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3213, "Length": 148, "Cover_Rate": 0.6016260162601627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering (3)2", "Func": "EmitRDPKRU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3214, "Length": 98, "Cover_Rate": 0.6901408450704225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_base_wb_p_s32", "(", "uint32x4_t", "*", "__addr", ",", "const", "int", "__offset", ",", "int32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{", "__builtin_mve_vstrwq_scatter_base_wb_p_sv4si", "(", "*", "__addr", ",", "__offset"], "ground_truth": [",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_base_wb_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3215, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "(", "LocVT", "==", "<STR_LIT>", "&&", "UseHVX", "&&", "UseHVXDbl", ")", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "RetCC_<ISA_LIT>32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "RetCC_<ISA_LIT>64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "RetCC_<ISA_LIT>Vector", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo"], "ground_truth": [",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";"], "File": "HexagonISelLowering (2)", "Func": "RetCC_Hexagon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3216, "Length": 232, "Cover_Rate": 0.46963562753036436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CI", "!=", "CE", ";", "++", "CI", ")", "{", "SPScope", "*", "CN", "=", "*", "CI", ";", "RI", ".", "Priv", "->", "unifyWithChild", "(", "*", "(", "RAInfos", ".", "at", "(", "CN", ")", ".", "Priv", ")", ")", ";", "}", "}", "unsigned", "spillLocCnt", "=", "<NUM_LIT>", ";", "for", "(", "auto", "iter", "=", "df_begin", "(", "rootScope", ")", ",", "end", "=", "df_end", "(", "rootScope", ")", ";", "iter", "!=", "end", ";", "++", "iter", ")", "{", "auto", "scope", "=", "*", "iter", ";", "RAInfo", "&", "RI", "=", "RAInfos", ".", "at", "(", "scope", ")", ";", "if", "(", "!", "scope", "->", "isTopLevel", "(", ")", ")", "{", "RI", ".", "Priv", "->", "unifyWithParent", "(", "*", "(", "RAInfos", ".", "at", "(", "scope", "->", "getParent", "(", ")", ")", ".", "Priv", ")", ",", "spillLocCnt", ",", "scope", "->", "isTopLevel", "(", ")", ")", ";", "if", "(", "!", "RI", ".", "needsScopeSpill", "(", ")", ")", "NoSpillScopes", "++", ";", "}", "spillLocCnt", "+=", "RI", ".", "neededSpillLocs", "(", ")", ";", "DEBUG", "(", "RI", ".", "dump", "("], "ground_truth": [")", ")", ";"], "File": "RAInfo", "Func": "computeRegAlloc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3217, "Length": 154, "Cover_Rate": 0.5519713261648745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", "->", "insert", "(", "MI", ",", "Ear1MI", ")", ";", "Ear1MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "MF", ",", "Ear1MI", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MachineInstr", "*", "SllgMI", "=", "MF", ".", "CloneMachineInstr", "(", "MI", ")", ";", "MBB", "->", "insert", "(", "MI", ",", "SllgMI", ")", ";", "SllgMI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "MF", ",", "SllgMI", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Ear2MI", "=", "MF", "."], "ground_truth": ["CloneMachineInstr", "(", "MI", ")", ";"], "File": "SystemZInstrInfo24", "Func": "expandLoadStackGuard", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3218, "Length": 94, "Cover_Rate": 0.41228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs"], "ground_truth": ["(", ")", ";"], "File": "SIRegisterInfo88", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3219, "Length": 166, "Cover_Rate": 0.3102803738317757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lg2", "=", "SplatValue", ".", "countTrailingZeros", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Sz", "(", "NumElts", ",", "DAG", ".", "getConstant", "(", "EltTy", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "EltTy", ")", ")", ";", "SDValue", "SGN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "&", "Sz", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Amt", "(", "NumElts", ",", "DAG", ".", "getConstant", "(", "EltTy", ".", "getSizeInBits", "(", ")", "-", "Lg2", ",", "EltTy", ")", ")", ";", "SDValue", "SRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SGN", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "&", "Amt", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", ";", "SDValue", "ADD", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "SRL", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Lg2Amt", "(", "NumElts", ",", "DAG", ".", "getConstant", "(", "Lg2", ",", "EltTy", ")", ")", ";", "SDValue", "SRA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ADD", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "&", "Lg2Amt", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", ";", "if", "(", "SplatValue", ".", "isNonNegative", "(", ")", ")", "return", "SRA", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "NumElts", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "EltTy", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "&", "V", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["VT", ",", "Zero", ",", "SRA", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerSDIV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3220, "Length": 273, "Cover_Rate": 0.6121076233183856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op5", ")", "==", "REG", ")", "regs", "++", ";", "if", "(", "regs", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "(", "(", "GET_CODE", "(", "op4", ")", "==", "MEM", "&&", "reg_mentioned_p", "(", "op0", ",", "XEXP", "(", "op4", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "GET_CODE", "(", "op5", ")", "==", "MEM", "&&", "reg_mentioned_p", "(", "op0", ",", "XEXP", "(", "op5", ",", "<NUM_LIT>", ")", ")"], "ground_truth": [")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "c4x1", "Func": "valid_parallel_operands_6", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 3221, "Length": 77, "Cover_Rate": 0.32217573221757323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ")", "{", "if", "(", "CM", ")", "return"], "ground_truth": ["*", "CM", ";"], "File": "SHUXITargetMachine", "Func": "getEffectiveCodeModel", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3222, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_AAPCS_BASED", ")", "{", "(", "is_ctor", "?", "default_named_section_asm_out_constructor", ":", "default_named_section_asm_out_destructor", ")", "(", "symbol", ",", "priority", ")", ";", "return", ";", "}", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORITY", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "is_ctor", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "priority", ")", ";", "s", "=", "get_section", "(", "buf", ",", "SECTION_WRITE", ",", "NULL_TREE", ")", ";", "}", "else", "if", "(", "is_ctor", ")", "s", "=", "ctors_section", ";", "else", "s", "="], "ground_truth": ["dtors_section", ";"], "File": "arm4", "Func": "arm_elf_asm_cdtor", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3223, "Length": 76, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "J2FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3224, "Length": 71, "Cover_Rate": 0.47651006711409394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "MCRegister", "SP", "=", "MRI", ".", "getDwarfRegNum"], "ground_truth": ["(", "<STR_LIT>", ",", "true", ")", ";"], "File": "RISCVMCTargetDesc", "Func": "createRISCVMCAsmInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3225, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler34", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3226, "Length": 147, "Cover_Rate": 0.4260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pblendd128", "(", "(", "__v4si", ")", "__X"], "ground_truth": [",", "(", "__v4si", ")", "__Y", ",", "__M", ")", ";"], "File": "avx2intrin", "Func": "_mm_blend_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3227, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "match", "(", "GetTuple", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Value", "(", "SetTuple", ")", ",", "m_Value", "(", "SetIndex", ")", ",", "m_Value", "(", "SetValue", ")", ")", ")", "||", "SetValue", "->", "getType", "(", ")", "!=", "II", ".", "getType", "(", ")", ")", "return", "None", ";", "if", "(", "GetIndex", "==", "SetIndex", ")", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ","], "ground_truth": ["SetValue", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "instCombineSVETupleGet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3228, "Length": 60, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "assert", "(", "BaseReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "<=", "<NUM_LIT>", "&&", "NumBytes", ">=", "<NUM_LIT>", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "NumBytes", ">=", "-", "<NUM_LIT>", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")"], "ground_truth": [".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3229, "Length": 136, "Cover_Rate": 0.31336405529953915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopCount", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "PPCInstrInfo", "Func": "disposed", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3230, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printUImm12Offset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "Scale", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "MO", ".", "getImm", "(", ")", "*", "Scale", ")", ";", "}", "else", "{", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MO", ".", "getExpr", "(", ")", "->", "print"], "ground_truth": ["(", "O", ",", "&", "MAI", ")", ";"], "File": "AArch64InstPrinter11", "Func": "printUImm12Offset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3231, "Length": 84, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ParentNode", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "int", "SrcIndices", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_W", ")", "}", ";", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "for", "(", "int", "OtherSrcIdx", ":", "SrcIndices", ")", "{", "int", "OtherSelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OtherSrcIdx", ")", ";", "if", "(", "OtherSrcIdx", "<", "<NUM_LIT>", "||", "OtherSelIdx", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "HasDst", ")", "{", "OtherSrcIdx", "--", ";", "OtherSelIdx", "--", ";", "}", "if", "(", "RegisterSDNode", "*", "Reg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSrcIdx", ")", ")", ")", "{", "if", "(", "Reg", "->", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_CONST", ")", "{", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSelIdx", ")", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "}", "}", "}", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CstOffset", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "fitsConstReadLimitations", "(", "Consts", ")", ")", "{", "return", "false", ";", "}", "Sel", "="], "ground_truth": ["CstOffset", ";"], "File": "R600ISelLowering", "Func": "FoldOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3232, "Length": 324, "Cover_Rate": 0.3834319526627219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeF8RCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ","], "ground_truth": ["RegNo", ",", "FRegs", ")", ";"], "File": "PPCDisassembler16", "Func": "DecodeF8RCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3233, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printMemRegReg", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "SPUAsmPrinter1", "Func": "printMemRegReg", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3234, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vupkhsh", "(", "(", "vector", "signed", "short", ")"], "ground_truth": ["a1", ")", ";"], "File": "altivec4", "Func": "vec_unpackh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3235, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "<ISA_LIT>Lowering", "->", "getPointerTy", "(", ")", ")", "."], "ground_truth": ["getNode", "(", ")", ";"], "File": "PPCISelDAGToDAG17", "Func": "getGlobalBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3236, "Length": 85, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GEU", ":", "case", "GTU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "branch_code", "=", "EQ", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "cmp_mode", "!=", "DImode", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "(", "!", "satisfies_constraint_I", "(", "op1", ")", "||", "code", "==", "LEU", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op1", ")", ",", "SImode", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "!", "(", "symbolic_operand", "(", "op0", ",", "VOIDmode", ")", "||", "(", "REG_P", "(", "op0", ")", "&&", "REG_POINTER", "(", "op0", ")", ")", ")", ")", "{", "HOST_WIDE_INT", "add", ";", "if", "(", "n", "!=", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "add", "=", "-", "n", ";", "else", "add", "=", "n", ";", "op0", "=", "force_reg", "(", "SImode", ",", "op0", ")"], "ground_truth": [";"], "File": "tilepro", "Func": "tilepro_emit_cc_test", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3237, "Length": 127, "Cover_Rate": 0.30676328502415456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseAddress", "(", "Operands", ",", "BDRMem", ",", "<STR_LIT>", ",", "GR64Reg"], "ground_truth": [")", ";"], "File": "SystemZAsmParser7", "Func": "parseBDRAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3238, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmin_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "(", "int32x2_t", ")", "__builtin_neon_vpminsv2si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon_vpmin_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3239, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger"], "ground_truth": ["*", "RS", ")", "const", "{"], "File": "MOSInstrInfo", "Func": "insertIndirectBranch", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3240, "Length": 31, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Is32", "=", "(", "VT", "==", "<STR_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MMOs", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "*", "MMOs", "=", "Mem", "->", "getMemOperand", "(", ")", ";", "CmpSwap", "->", "setMemRefs", "(", "MMOs", ",", "MMOs", "+", "<NUM_LIT>", ")", ";", "unsigned", "SubReg", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Extract", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubReg", ",", "SL", ",", "VT", ",", "SDValue", "(", "CmpSwap"], "ground_truth": [",", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3241, "Length": 322, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "true", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "ArgReg", ")", ";", "CLI", ".", "OutRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "unsigned", "ArgSize", "=", "alignTo", "(", "ArgVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsFastISel19", "Func": "processCallArgs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3242, "Length": 255, "Cover_Rate": 0.3105968331303289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "args", ".", "reserve", "(", "nargs", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nargs", ";", "++", "i", ")", "args", ".", "quick_push", "(", "expand_normal", "(", "CALL_EXPR_ARG", "(", "call_expr", ",", "i", ")", ")", ")", ";", "return", "base", "->", "expand", "("], "ground_truth": ["*", "this", ")", ";"], "File": "aarch64-sve-builtins", "Func": "expand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3243, "Length": 46, "Cover_Rate": 0.7301587301587301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getHwreg", "(", "unsigned", "Id", ",", "const", "MCSubtargetInfo"], "ground_truth": ["&", "STI", ")", "{"], "File": "AMDGPUBaseInfo1", "Func": "getHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3244, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";", "if", "(", "isLittle", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "Triple", ")", ";", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ABI", "!=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ")", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ")", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "Triple", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "if", "(", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMTargetMachine29", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3245, "Length": 112, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", ")", "return", "(", "code", "==", "CONST_INT", "&&", "INTVAL", "(", "index", ")", "<", "CSKY_LD16_MAX_OFFSET", "(", "SImode", ")", "&&", "INTVAL", "(", "index", ")", ">=", "<NUM_LIT>", "&&", "("], "ground_truth": ["INTVAL", "(", "index", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "csky", "Func": "ck801_legitimate_index_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3246, "Length": 44, "Cover_Rate": 0.3697478991596639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "const", "int", "UnpackLoMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "int", "UnpackHiMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Mask", "=", "UnpackLoMask", ";", "else", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Mask", "=", "UnpackHiMask", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1"], "ground_truth": [",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DAG", ")", ")", ";"], "File": "X86ISelLowering188", "Func": "lowerV4I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3247, "Length": 196, "Cover_Rate": 0.4365256124721604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")"], "ground_truth": [".", "lower", "(", ")", ";"], "File": "TL45InstPrinter", "Func": "printRegName", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3248, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "Res", "=", "get<ISA_LIT>SubSuperRegisterOrZero", "(", "Reg", ",", "Size", ",", "High", ")", ";", "assert", "(", "Res", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "Res"], "ground_truth": [";"], "File": "X86MCTargetDesc13", "Func": "getX86SubSuperRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3249, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")"], "ground_truth": ["flushPendingInstructions", "(", "Out", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3250, "Length": 116, "Cover_Rate": 0.3352601156069364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixed_regs", "[", "MEM0_REGNO", "+", "i", "]", "=", "<NUM_LIT>", ";", "CLEAR_HARD_REG_BIT", "(", "reg_class_contents", "[", "MEM_REGS", "]", ",", "MEM0_REGNO", "+", "i", ")", ";", "}", "}", "if", "(", "TARGET_A24", ")", "{", "call_used_regs", "[", "R1_REGNO", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "R2_REGNO", "]", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "m32c", "Func": "m32c_conditional_register_usage", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3251, "Length": 42, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false"], "ground_truth": [")", ";"], "File": "NVPTXRegisterInfo10", "Func": "eliminateFrameIndex", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3252, "Length": 41, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "mode", ",", "rdest", "+", "count", "-", "i", "-", "<NUM_LIT>", ")"], "ground_truth": [",", "gen_rtx_REG", "(", "mode", ",", "rsrc", "+", "count", "-", "i", "-", "<NUM_LIT>", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_simd_emit_reg_reg_move", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3253, "Length": 43, "Cover_Rate": 0.30935251798561153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", "||", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "Idx", "+", "NumElts", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")"], "ground_truth": [".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMISelLowering33", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3254, "Length": 73, "Cover_Rate": 0.5615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableInstrFormPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>LoopInstrFormPrepPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createHardwareLoopsPass"], "ground_truth": ["(", ")", ")", ";"], "File": "PPCTargetMachine11", "Func": "addPreISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3255, "Length": 43, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "I", ":", "NewPreds", ")", "{", "unsigned", "P", "=", "I", ";", "if", "(", "!", "Defs", ".", "count", "(", "P", ")", "||", "LatePreds", ".", "count", "(", "P", ")", ")", "{", "reportErrorNewValue", "(", "P", ")", ";", "return", "false", ";", "}", "}", "for", "(", "const", "auto", "&", "I", ":", "LatePreds", ")", "{", "unsigned", "P", "=", "I", ";", "if", "(", "LatePreds", ".", "count", "(", "P", ")", ">", "<NUM_LIT>", "||", "Defs", ".", "count", "(", "P"], "ground_truth": [")", ")", "{"], "File": "HexagonMCChecker", "Func": "checkPredicates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3256, "Length": 77, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "return", "MCInstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp"], "ground_truth": [")", ";"], "File": "AMDGPUMCInstLower10", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3257, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "getType", "(", ")", "const", "{", "return", "NodeAttrs", "::", "type", "("], "ground_truth": ["Attrs", ")", ";"], "File": "RDFGraph", "Func": "getType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3258, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "IntrinsicInst", ">", "(", "EV", "->", "getAggregateOperand", "(", ")", ")", ")", "return", "false", ";", "const", "auto", "*", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "EV", "->", "getAggregateOperand", "(", ")", ")", ";", "MVT", "RetVT", ";", "const", "Function", "*", "Callee", "=", "II", "->", "getCalledFunction", "(", ")", ";", "Type", "*", "RetTy", "=", "cast", "<", "StructType", ">", "(", "Callee", "->", "getReturnType", "(", ")", ")", "->", "getTypeAtIndex", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "<STR_LIT>", "TmpCC", ";", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "TmpCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "TmpCC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "II", "->", "getParent", "(", ")", "!=", "I", "->", "getParent", "(", ")", ")", "return", "false", ";", "BasicBlock", "::", "const_iterator", "Start", "(", "I", ")", ";", "BasicBlock", "::", "const_iterator", "End", "(", "II", ")", ";", "for", "(", "auto", "Itr", "=", "std", "::", "prev", "(", "Start", ")", ";", "Itr", "!=", "End", ";", "--", "Itr", ")", "{", "if", "(", "!", "isa", "<", "ExtractValueInst", ">", "(", "Itr", ")", ")", "return", "false", ";", "const", "auto", "*", "EVI", "=", "cast", "<", "ExtractValueInst"], "ground_truth": [">", "(", "Itr", ")", ";"], "File": "X86FastISel114", "Func": "foldX86XALUIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3259, "Length": 224, "Cover_Rate": 0.6103542234332425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setFeatures", "(", "*", "NewF", ",", "NewFeatures", ")", ";", "if", "(", "F", ".", "hasName", "(", ")", ")", "{", "std", "::", "string", "NewName", "=", "std", "::", "string", "(", "NewF", "->", "getName", "(", ")", ")", ";", "NewF", "->", "takeName", "(", "&", "F", ")", ";", "F", ".", "setName"], "ground_truth": ["(", "NewName", ")", ";"], "File": "AMDGPUPropagateAttributes6", "Func": "cloneWithFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3260, "Length": 48, "Cover_Rate": 0.40336134453781514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVectorPred", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "VideocoreAsmParser", "Func": "addVectorPred", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3261, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "I", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Temp", "=", "Reg1", ";", "Reg1", "=", "Reg2", ";", "Reg2", "=", "Temp", ";", "}", "I", ".", "setOpcode", "(", "Opcode"], "ground_truth": [")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "EmitInstrRegReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3262, "Length": 31, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regs_available_for_popping", "==", "<NUM_LIT>", "&&", "reg_containing_return_addr", "==", "LAST_ARG_REGNUM", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "LR_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "reg_containing_return_addr", "=", "LR_REGNUM", ";", "}", "else", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "restore_a4", "=", "TRUE", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "IP_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "}", "if", "(", "reg_containing_return_addr", "!=", "LAST_ARG_REGNUM", ")", "{", "regs_available_for_popping", "|=", "<NUM_LIT>", "<<", "LAST_ARG_REGNUM", ";", "--", "pops_needed", ";", "}", "}", "thumb_pushpop", "(", "f", ",", "regs_available_for_popping", ",", "FALSE", ",", "NULL", ",", "regs_available_for_popping", ")", ";", "if", "(", "reg_containing_return_addr", "==", "-", "<NUM_LIT>", ")", "{", "regs_to_pop", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "reg_containing_return_addr", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "regs_available_for_popping", "&=", "~", "(", "<NUM_LIT>", "<<", "reg_containing_return_addr", ")", ";", "}", "if", "(", "regs_available_for_popping", ")", "{", "int", "frame_pointer", ";", "frame_pointer", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "ARM_HARD_FRAME_POINTER_REGNUM", ",", "frame_pointer", ")", ";", "regs_available_for_popping", "&=", "~", "(", "<NUM_LIT>", "<<", "frame_pointer", ")", ";", "regs_to_pop", "&=", "~", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "regs_available_for_popping", ")", "{", "int", "stack_pointer", ";", "stack_pointer", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "SP_REGNUM", ",", "stack_pointer", ")", ";", "}", "else", "{", "regs_available_for_popping", "|=", "(", "<NUM_LIT>", "<<", "frame_pointer", ")", ";", "}", "}", "if", "(", "regs_available_for_popping", "==", "<NUM_LIT>", "&&", "pops_needed", ">", "<NUM_LIT>", ")", "{", "regs_available_for_popping", "|=", "<NUM_LIT>", "<<", "reg_containing_return_addr", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "LR_REGNUM", ",", "reg_containing_return_addr", ")", ";", "reg_containing_return_addr", "=", "LR_REGNUM", ";", "}", "if", "(", "pops_needed", ">", "<NUM_LIT>", ")", "{", "int", "popped_into", ";", "int", "move_to", ";", "thumb_pushpop", "(", "f", ",", "regs_available_for_popping", ",", "FALSE", ",", "NULL", ",", "regs_available_for_popping", ")", ";", "popped_into", "=", "number_of_first_bit_set"], "ground_truth": ["(", "regs_available_for_popping", ")", ";"], "File": "arm3", "Func": "thumb_exit", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3263, "Length": 265, "Cover_Rate": 0.34460338101430427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "select", "<", "<STR_LIT>", ">", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "select", "<", "<STR_LIT>", ">", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "selectMultiplication", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "select", "<", "<STR_LIT>", ">", "(", "N", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AVRISelDAGToDAG1", "Func": "trySelect", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3264, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformSUBECombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "is<ISA_LIT>32", "(", ")", "&&", "SelectMsub", "(", "N", ",", "&", "DAG"], "ground_truth": [")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering36", "Func": "PerformSUBECombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3265, "Length": 61, "Cover_Rate": 0.9104477611940298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "doMaskedAtomicBinOpExpansion", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "MachineInstr", "&", "MI", ",", "DebugLoc", "DL", ",", "MachineBasicBlock", "*", "ThisMBB", ",", "MachineBasicBlock", "*", "LoopMBB", ",", "MachineBasicBlock", "*", "DoneMBB", ",", "AtomicRMWInst", "::", "BinOp", "BinOp", ",", "int", "Width", ")", "{", "assert", "(", "Width", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "IncrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "MaskReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "RISCVExpandPseudoInsts1", "Func": "doMaskedAtomicBinOpExpansion", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3266, "Length": 136, "Cover_Rate": 0.3192488262910798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p8_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "poly8x16_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p8_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3267, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "+", "ShiftOffset", "/", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Shift", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedBits", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "Offset", ",", "<NUM_LIT>", "*", "Offset", "+", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "DemandedSrc", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DAG", ")", ")", "return", "DAG", "."], "ground_truth": ["getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SL", ",", "<STR_LIT>", ",", "DemandedSrc", ")", ";"], "File": "SIISelLowering82", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3268, "Length": 107, "Cover_Rate": 0.33024691358024694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "FoldCmp", "=", "tryFoldIntegerCompare", "(", "LHS", ",", "RHS", ",", "Predicate", ",", "MIRBuilder", ")", ";", "if", "(", "FoldCmp", ")", "return", "{", "FoldCmp", ",", "(", "CmpInst", "::", "Predicate", ")", "Predicate", ".", "getPredicate", "(", ")", "}", ";", "unsigned", "CmpOpc", "=", "<NUM_LIT>", ";", "Register", "ZReg", ";", "LLT", "CmpTy", "=", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "assert", "(", "(", "CmpTy", ".", "isScalar", "(", ")", "||", "CmpTy", ".", "isPointer", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CmpTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "CmpOpc", "=", "<STR_LIT>", ";", "ZReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "CmpTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "||", "CmpTy", ".", "isPointer", "(", ")", ")", "{", "CmpOpc", "=", "<STR_LIT>", ";", "ZReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "}", "else", "{", "return", "{", "nullptr", ",", "CmpInst", "::", "Predicate", "::", "BAD_ICMP_PREDICATE", "}", ";", "}", "MachineInstr", "*", "ImmedCmp", "=", "tryOptArithImmedIntegerCompare", "(", "LHS", ",", "RHS", ",", "Predicate", ",", "MIRBuilder", ")", ";", "if", "(", "ImmedCmp", ")", "return", "{", "ImmedCmp", ",", "(", "CmpInst", "::", "Predicate", ")", "Predicate", ".", "getPredicate", "(", ")", "}", ";", "MachineInstr", "*", "ShiftedCmp", "=", "tryOptArithShiftedCompare", "(", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ";", "if", "(", "ShiftedCmp", ")", "return", "{", "ShiftedCmp", ",", "(", "CmpInst", "::", "Predicate", ")", "Predicate", ".", "getPredicate", "(", ")", "}", ";", "auto", "CmpMI", "=", "MIRBuilder", ".", "buildInstr", "(", "CmpOpc", ",", "{", "ZReg", "}", ",", "{", "LHS", ".", "getReg", "(", ")", ",", "RHS", ".", "getReg", "(", ")", "}", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "CmpMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "{", "&", "*", "CmpMI", ",", "(", "CmpInst", "::", "Predicate", ")"], "ground_truth": ["Predicate", ".", "getPredicate", "(", ")", "}", ";"], "File": "AArch64InstructionSelector42", "Func": "emitIntegerCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3269, "Length": 277, "Cover_Rate": 0.7914285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BranchRelaxation", ")", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCompressJumpTables", ")", "addPass", "(", "create<ISA_LIT>CompressJumpTablesPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "("], "ground_truth": ["nullptr", ")", ")", ";"], "File": "AArch64TargetMachine14", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3270, "Length": 89, "Cover_Rate": 0.6357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "O", "(", "Str", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MFI", "->", "getMaxAlignment", "(", ")", "<<", "<STR_LIT>", "<<", "DEPOTNAME", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NumBytes", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "}", "unsigned", "int", "numVRs", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numVRs", ";", "i", "++", ")", "{", "unsigned", "int", "vr", "=", "TRI", "->", "index2VirtReg", "(", "i", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "vr", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "regmap", "=", "VRegMapping", "[", "RC", "]", ";", "int", "n", "=", "regmap", ".", "size", "(", ")", ";", "regmap", ".", "insert", "(", "std", "::", "make_pair", "(", "vr", ",", "n", "+", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "NVPTXAsmPrinter1", "Func": "setAndEmitFunctionVirtualRegisters", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3271, "Length": 190, "Cover_Rate": 0.5919003115264797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>"], "ground_truth": ["<<", "-", "OffImm", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3272, "Length": 37, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "basic_block", "bb", "=", "bbs", "[", "i", "]", ";", "gimple_stmt_iterator", "gsi", ";", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "gimple", "*", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "stmt_vec_info", "stmt_info", "=", "loop_vinfo", "->", "lookup_stmt", "(", "stmt", ")", ";", "if", "(", "!", "STMT_VINFO_RELEVANT_P", "(", "stmt_info", ")", "&&", "!", "STMT_VINFO_IN_PATTERN_P", "(", "stmt_info", ")", ")", "not_vec_cost", "++", ";", "}", "}", "free", "(", "bbs", ")", ";", "density_pct", "=", "(", "vec_cost", "*", "<NUM_LIT>", ")", "/", "("], "ground_truth": ["vec_cost", "+", "not_vec_cost", ")", ";"], "File": "rs6000", "Func": "rs6000_density_test", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3273, "Length": 90, "Cover_Rate": 0.37344398340248963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isExport", "(", "const"], "ground_truth": ["SUnit", "&", "SU", ")", "{"], "File": "AMDGPUExportClustering", "Func": "isExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3274, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFSRM", "(", ")"], "ground_truth": ["const", "{"], "File": "X86Subtarget101", "Func": "hasFSRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3275, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "oper", "=", "<NUM_LIT>", ";", "oper", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "oper", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "oper", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "HRI", ".", "getMinimalPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "HexagonInstrInfo (2)", "Func": "DefinesPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3276, "Length": 78, "Cover_Rate": 0.6782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L", "->", "getNumBlocks", "("], "ground_truth": [")", "==", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo1", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3277, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "AArch64SLSHardening", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3278, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isShlFixedWidth", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser32", "Func": "isShlImm16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3279, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shift", "=", "true", ";", "break", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "if", "(", "Shift", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "if", "(", "Invert", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "return", "SR", ";", "}", "else", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "("], "ground_truth": [")", ",", "<STR_LIT>", ")", ";"], "File": "MSP430ISelLowering15", "Func": "LowerSETCC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3280, "Length": 148, "Cover_Rate": 0.33109619686800895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16DBL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC24DBL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC32DBL", ";", "}", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SystemZMCObjectWriter15", "Func": "getPCRelReloc", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3281, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "int", "CompareOpc", ";", "bool", "isDot", ";", "if", "(", "!", "getVectorCompareInfo", "(", "Op", ",", "CompareOpc", ",", "isDot", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isDot", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CompareOpc", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Tmp", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CompareOpc", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "EVT", "VTs", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "CompNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "CompNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "BitNo", ";", "bool", "InvertBit", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "false", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "true", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "="], "ground_truth": ["false", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3282, "Length": 290, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "PPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success"], "ground_truth": [";"], "File": "AArch64Disassembler (2)2", "Func": "DecodePPRRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3283, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "ACC_REG_P", "(", "regno", ")", ")", "{", "first", "=", "<NUM_LIT>", ";", "regno", "=", "<NUM_LIT>", ";", "}", "if", "(", "first", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "first", "+"], "ground_truth": ["regno", ";"], "File": "xtensa", "Func": "xtensa_dbx_register_number", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3284, "Length": 34, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedExpandLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "isa", "<", "VectorType", ">", "(", "DataTy", ")", ")", "return", "false", ";", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")", "return", "false", ";", "if", "(", "DataTy", "->", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getVectorElementType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";", "return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", "||", "(", "(", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>"], "ground_truth": [")", "&&", "ST", "->", "hasVBMI2", "(", ")", ")", ";"], "File": "X86TargetTransformInfo100", "Func": "isLegalMaskedExpandLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3285, "Length": 124, "Cover_Rate": 0.992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "LM", "&", "<NUM_LIT>", ")", "&&", "(", "Mask", "&", "VGPR_BANK_MASK", ")", ")", "{", "unsigned", "Shift", "=", "countTrailingZeros", "(", "LM", ")", ";", "if", "(", "Shift", ">=", "NUM_VGPR_BANKS", ")", "return", "<NUM_LIT>", ";", "unsigned", "VB", "=", "FreeBanks", "&", "VGPR_BANK_MASK", ";", "FreeBanks", "=", "(", "(", "VB", ">>", "Shift", ")", "|", "(", "VB", "<<", "(", "NUM_VGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "else", "if", "(", "!", "(", "LM", "&", "<NUM_LIT>", ")", "&&", "(", "Mask", "&", "SGPR_BANK_MASK", ")", ")", "{", "unsigned", "Shift", "=", "countTrailingZeros", "(", "LM", ")", ">>", "<NUM_LIT>", ";", "if", "(", "Shift", ">=", "NUM_SGPR_BANKS", ")", "return", "<NUM_LIT>", ";", "unsigned", "SB", "=", "FreeBanks", ">>", "SGPR_BANK_OFFSET", ";", "FreeBanks", "=", "(", "(", "SB", ">>", "Shift", ")", "|", "(", "SB", "<<", "(", "NUM_SGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";", "FreeBanks", "<<=", "SGPR_BANK_OFFSET", ";", "}", "LLVM_DEBUG", "(", "if", "(", "FreeBanks", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "SubReg", ")", "<<", "<STR_LIT>"], "ground_truth": [";", "dumpFreeBanks", "(", "FreeBanks", ")", ";"], "File": "GCNRegBankReassign", "Func": "getFreeBanks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3286, "Length": 160, "Cover_Rate": 0.7048458149779736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovnbq_m_u16", "(", "uint8x16_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmovnbq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3287, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Register", "DestRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "get<ISA_LIT>SubSuperRegister", "(", "Op", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", "."], "ground_truth": ["getOrCreateSymbol", "(", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower20", "Func": "LowerPATCHABLE_TYPED_EVENT_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3288, "Length": 224, "Cover_Rate": 0.5173210161662818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint64_t", "D", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Lo", "=", "D", "&", "<NUM_LIT>", ";", "unsigned", "Hi", "=", "D", ">>", "<NUM_LIT>", ";", "return", "profitImm", "(", "Lo", ",", "Hi", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "profitImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "ImmX", "++", ";", "case", "<STR_LIT>", ":", "{", "ImmX", "++", ";", "int64_t", "V", "=", "MI", "->", "getOperand", "(", "ImmX", ")", ".", "getImm", "(", ")", ";", "if", "(", "V", "==", "<NUM_LIT>", "||", "V", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonSplitDouble", "Func": "profit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3289, "Length": 155, "Cover_Rate": 0.39948453608247425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MovDualGroup"], "ground_truth": [".", "Val", ")", ")", ";"], "File": "TPCAsmParser", "Func": "addDualGroupOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3290, "Length": 14, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<", "<STR_LIT>", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")"], "ground_truth": [">", "<NUM_LIT>", "||", "StrOpc", "==", "<NUM_LIT>", ")", "{"], "File": "ARMFrameLowering (2)", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3291, "Length": 178, "Cover_Rate": 0.3723849372384937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInlineImmediate", "(", "N", ",", "true"], "ground_truth": [")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "isNegInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3292, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "LaneSelectOp", "=", "TII", "->", "getNamedOperand", "(", "*", "RWLane", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "!", "LaneSelectOp", "->", "isReg", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "LaneSelectOp", "->", "getReg", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "const", "int", "RWLaneWaitStates"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "GCNHazardRecognizer10", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3293, "Length": 81, "Cover_Rate": 0.5704225352112676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "riscv_arg_info", "info", ";", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "!=", "NULL", ")", "{", "riscv_get_arg_info", "(", "&", "info", ",", "cum", ",", "mode", ",", "type", ",", "named"], "ground_truth": [",", "false", ")", ";"], "File": "riscv2", "Func": "riscv_pass_by_reference", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3294, "Length": 36, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "HexagonAsmParser (2)", "Func": "addu6_3ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3295, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "unsigned", "NumArgs", "=", "Args", ".", "size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "Args", ".", "begin", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "MVT", "ValVT", "=", "<STR_LIT>", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "<STR_LIT>", "(", ")", ",", "CCInfo", ")", ";", "assert", "(", "!", "Res"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64CallLowering3", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3296, "Length": 156, "Cover_Rate": 0.44192634560906513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "GlobalPrefix", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "AlignDirective", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "ZeroDirectiveSuffix", "=", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<NUM_LIT>", ";", "Data8bitsDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "X86TargetAsmInfo1", "Func": "X86WinTargetAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3297, "Length": 40, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "const_vector_equal_evenodd_p", "(", "orig_op1", ")", ")", "op1", "=", "expand_binop", "(", "wmode", ",", "lshr_optab", ",", "gen_lowpart", "(", "wmode", ",", "op1", ")", ",", "x", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "!", "const_vector_equal_evenodd_p", "(", "orig_op2", ")", ")", "op2", "=", "expand_binop", "(", "wmode", ",", "lshr_optab", ",", "gen_lowpart", "(", "wmode", ",", "op2", ")", ",", "x", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "op1", "=", "gen_lowpart", "(", "mode", ",", "op1", ")", ";", "op2", "=", "gen_lowpart", "(", "mode", ",", "op2", ")", ";", "}", "if", "(", "mode", "==", "V16SImode", ")", "{", "if", "(", "uns_p", ")", "x", "=", "gen_vec_widen_umult_even_v16si", "(", "dest", ",", "op1", ",", "op2", ")", ";", "else", "x", "=", "gen_vec_widen_smult_even_v16si", "(", "dest", ",", "op1", ",", "op2", ")", ";", "}", "else", "if", "(", "mode", "==", "V8SImode", ")", "{", "if", "(", "uns_p", ")", "x", "=", "gen_vec_widen_umult_even_v8si", "(", "dest", ",", "op1", ",", "op2", ")", ";", "else", "x", "=", "gen_vec_widen_smult_even_v8si", "(", "dest", ",", "op1", ",", "op2", ")", ";", "}", "else", "if", "(", "uns_p", ")", "x", "=", "gen_vec_widen_umult_even_v4si", "(", "dest", ",", "op1", ",", "op2", ")", ";", "else", "if", "(", "TARGET_SSE4_1", ")", "x", "=", "gen_sse4_1_mulv2siv2di3", "(", "dest", ",", "op1", ",", "op2", ")", ";", "else", "{", "rtx", "s1", ",", "s2", ",", "t0", ",", "t1", ",", "t2", ";", "s1", "=", "ix86_expand_sse_cmp", "(", "gen_reg_rtx", "(", "mode", ")", ",", "GT", ",", "CONST0_RTX"], "ground_truth": ["(", "mode", ")", ",", "op1", ",", "pc_rtx", ",", "pc_rtx", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_mul_widen_evenodd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3298, "Length": 222, "Cover_Rate": 0.4228571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "arg", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "arg", ")"], "ground_truth": [",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", "return", "NULL_RTX", ";"], "File": "rx", "Func": "rx_expand_builtin_mvtipl", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3299, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "is<ISA_LIT>64", "?", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["FrameAddr", ";"], "File": "PPCISelLowering15", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3300, "Length": 84, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>WasmObjectWriter", "(", "OS", ",", "Is64Bit"], "ground_truth": [")", ";"], "File": "WebAssemblyAsmBackend26", "Func": "createObjectWriter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3301, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "CP", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "getGlobalWrapperKind", "(", ")", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "("], "ground_truth": ["OpFlag", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "LowerConstantPool", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3302, "Length": 58, "Cover_Rate": 0.4027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "{", "StructType", "*", "ST", "=", "cast", "<", "StructType", ">", "(", "CPV", "->", "getType", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "(", "e", "-", "<NUM_LIT>", ")", ")", "Bytes", "=", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "<NUM_LIT>", ")", "+", "TD", "->", "getTypeAllocSize", "(", "ST", ")", "-", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", ")", ";", "else", "Bytes", "=", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", "+", "<NUM_LIT>", ")", "-", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", ")", ";", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CPV", "->", "getOperand", "(", "i", ")", ")", ",", "Bytes", ",", "aggBuffer", ")", ";", "}", "}", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "NVPTXAsmPrinter1", "Func": "bufferAggregateConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3303, "Length": 150, "Cover_Rate": 0.4573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getParser", "(", ")", ".", "getStreamer", "("], "ground_truth": [")", ".", "getTargetStreamer", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3304, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HITACHI", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "true", ";", "return", "!", "sh_attr_renesas_p", "(", "type"], "ground_truth": [")", ";"], "File": "sh", "Func": "sh_promote_prototypes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3305, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "uint64_t", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VecVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "ElVT", "=", "VecVT", ".", "getVectorElementType"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering114", "Func": "getInsertVINSERTF128Immediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3306, "Length": 68, "Cover_Rate": 0.7157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "SjLj", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "Changed", "|=", "addENDBR", "(", "MBB", ",", "I", ")", ";", "break", ";", "}", "else", "if", "(", "I", "->", "isEHLabel", "(", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";", "if", "(", "!", "MF", ".", "hasCallSiteLandingPad", "(", "Sym", ")", ")", "continue", ";", "Changed", "|=", "addENDBR", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ")", ";", "break", ";", "}", "}", "}", "else", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["++", "I", ")", "{"], "File": "X86IndirectBranchTracking15", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3307, "Length": 161, "Cover_Rate": 0.3554083885209713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "BaseReg", "=", "<STR_LIT>", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", ")", "{", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "(", "ThisVal", "<", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "<NUM_LIT>", ")", ";", "NumBytes", "=", "<NUM_LIT>", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", "(", "NumBytes", ")", "!=", "-", "<NUM_LIT>", ")", "{", "NumBytes", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "<STR_LIT>", "(", "<NUM_LIT>", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "<STR_LIT>", "(", "ThisVal", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", "(", "NumBytes", ")", "!=", "-", "<NUM_LIT>", ")", "{", "NumBytes", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ThisVal", "<", "<NUM_LIT>", ")", "{", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "<STR_LIT>", "(", "<NUM_LIT>", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "<STR_LIT>", "(", "ThisVal", ")", "!=", "-", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "Thumb2InstrInfo4", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3308, "Length": 441, "Cover_Rate": 0.5841059602649007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffsetIsReg", "=", "!", "MaybeParseRegister", "(", "Op", ",", "false", ")", ";", "if", "(", "OffsetIsReg", ")", "OffsetRegNum", "=", "Op", ".", "getReg", "(", ")", ";", "}", "if", "(", "OffsetRegNum", "!=", "-", "<NUM_LIT>", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser79", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3309, "Length": 158, "Cover_Rate": 0.5392491467576792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Extract", "=", "Cast", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "DestVT", "=", "Cast", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Extract", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VecOp", "=", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "FromVT", "=", "VecOp", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumEltsInXMM", "=", "<NUM_LIT>", "/", "FromVT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "Vec128VT", "=", "<STR_LIT>", "(", "FromVT", ".", "getScalarType", "(", ")", ",", "NumEltsInXMM", ")", ";", "MVT", "ToVT", "=", "<STR_LIT>", "(", "DestVT", ",", "NumEltsInXMM", ")", ";", "if", "(", "!", "useVectorCast", "(", "Cast", ".", "getOpcode", "(", ")", ",", "Vec128VT", ",", "ToVT", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Cast", ")", ";", "if", "(", "!", "isNullConstant", "(", "Extract", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "vectorizeExtractedCast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3310, "Length": 145, "Cover_Rate": 0.506993006993007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "HWMultMode", "==", "HWMultIntr", ")", "{", "setLibcallName", "(", "RTLIB", "::", "MUL_I8", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "MUL_I16", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "HWMultMode", "==", "HWMultNoIntr", ")", "{", "setLibcallName", "(", "RTLIB", "::", "MUL_I8", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "MUL_I16"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "MSP430ISelLowering14", "Func": "MSP430TargetLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3311, "Length": 376, "Cover_Rate": 0.3424408014571949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "const0_rtx", ")", ";", "model_rtx", "=", "operands", "[", "<NUM_LIT>", "]", ";", "scratch", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "model", "=", "memmodel_from_int", "(", "INTVAL", "(", "model_rtx", ")", ")", ";", "bool", "strong_zero_p", "=", "!", "is_weak", "&&", "oldval", "==", "const0_rtx", ";", "label1", "=", "NULL", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label1", ")", ";", "}", "label2", "=", "gen_label_rtx", "(", ")", ";", "if", "(", "is_mm_sync", "(", "model", ")", ")", "aarch64_emit_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "GEN_INT", "(", "MEMMODEL_RELAXED", ")", ")", ";", "else", "aarch64_emit_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "model_rtx", ")", ";", "if", "(", "strong_zero_p", ")", "{", "if", "(", "aarch64_track_speculation", ")", "{", "rtx", "cc_reg", "=", "aarch64_gen_compare_reg", "(", "NE", ",", "rval", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "GET_MODE", "(", "cc_reg", ")", ",", "cc_reg", ",", "const0_rtx", ")", ";", "}", "else", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "rval", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label2", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";", "}", "else", "{", "cond", "=", "aarch64_gen_compare_reg_maybe_ze", "(", "NE", ",", "rval", ",", "oldval", ",", "mode", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label2", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";", "}", "aarch64_emit_store_exclusive", "(", "mode", ",", "scratch", ",", "mem", ",", "newval", ",", "model_rtx", ")", ";", "if", "(", "!", "is_weak", ")", "{", "if", "(", "aarch64_track_speculation", ")", "{", "rtx", "cc_reg", "=", "aarch64_gen_compare_reg", "(", "NE", ",", "scratch", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "GET_MODE", "(", "cc_reg", ")", ",", "cc_reg", ",", "const0_rtx", ")", ";", "}", "else", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "scratch", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label1", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x"], "ground_truth": [")", ")", ";"], "File": "aarch646", "Func": "aarch64_split_compare_and_swap", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3312, "Length": 351, "Cover_Rate": 0.7048192771084337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "c", ")", "{", "case", "'G'", ":", "return", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "value", ")", ")", "==", "MODE_FLOAT", "&&", "value", "==", "CONST0_RTX", "(", "GET_MODE", "(", "value", ")", ")", ")", ";", "case", "'H'", ":", "return", "(", "GET_MODE", "(", "value", ")", "==", "VOIDmode", "&&", "zap_mask", "(", "CONST_DOUBLE_LOW", "(", "value", ")", ")", "&&", "zap_mask", "(", "CONST_DOUBLE_HIGH", "(", "value", ")", ")", ")", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "alpha3", "Func": "alpha_const_double_ok_for_letter_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3313, "Length": 65, "Cover_Rate": 0.8441558441558441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "(", "(", "__v8su", ")", "__A"], "ground_truth": ["+", "(", "__v8su", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_add_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3314, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_DATA_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_DATA_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", ",", "}", ";", "rtx", "x", ",", "elts", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "i", ";", "int", "count", ";", "if", "(", "mask", "==", "<NUM_LIT>", ")", "return", ";", "for", "(", "i", "=", "count", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "store_order", ")", ";", "++", "i", ")", "{", "unsigned", "regno", "=", "store_order", "[", "i", "]", ";", "if", "(", "(", "(", "mask", ">>", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "continue", ";", "++", "count", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "count", "*", "-", "<NUM_LIT>", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "elts", "[", "count", "]", "=", "F", "(", "x", ")", ";", "mask", "&=", "~", "(", "<NUM_LIT>", "<<", "regno", ")", ";", "}", "gcc_assert", "(", "mask", "==", "<NUM_LIT>", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "count", "*", "-", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "mn103004", "Func": "mn10300_gen_multiple_store", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3315, "Length": 183, "Cover_Rate": 0.7379032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "Width", ";", "return", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ","], "ground_truth": ["Offset", ",", "Width", ",", "TRI", ")", ";"], "File": "LanaiInstrInfo10", "Func": "getMemOperandWithOffset", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3316, "Length": 38, "Cover_Rate": 0.3619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "DomTree", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LoopInfo", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "WWMs", ".", "push_back", "(", "&", "MI", ")", ";", "else", "{", "for", "(", "MachineOperand", "&", "DefOpnd", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "DefOpnd", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "DefOpnd", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "processDef", "(", "DefOpnd", ")", ";", "}", "}", "}", "}", "}", "if", "(", "!", "WWMs", ".", "empty", "(", ")", ")", "{", "for", "(", "auto", "ThenDef", ":", "ThenDefs", ")", "Modified", "|=", "processThenDef", "(", "ThenDef", ")", ";", "for", "(", "auto", "LoopExitDef", ":", "LoopExitDefs", ")", "Modified", "|=", "processLoopExitDef", "(", "LoopExitDef", ".", "first", ",", "LoopExitDef", ".", "second", ")", ";", "for", "(", "auto", "LoopPhiDef", ":", "LoopPhiDefs", ")", "Modified", "|=", "processLoopPhiDef", "(", "LoopPhiDef", ".", "first", ",", "LoopPhiDef", ".", "second", ")", ";", "}", "WWMs", ".", "clear", "(", ")", ";", "ThenDefs", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "SIFixWWMLiveness3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3317, "Length": 214, "Cover_Rate": 0.7456445993031359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Mapping", "=", "getValueMapping", "(", "OpRegBankIdx", "[", "Idx", "]", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Mapping", "->", "isValid", "(", ")", ")", "return", "false", ";", "OpdsMapping", "[", "Idx", "]", "="], "ground_truth": ["Mapping", ";"], "File": "X86RegisterBankInfo", "Func": "getInstrValueMapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3318, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "override", "{", "return", "true"], "ground_truth": [";"], "File": "LoongArchAsmParser", "Func": "ParseDirective", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3319, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "SDValue", "Upper", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "ShiftAmt", ",", "DAG", ")", ";", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "Lower", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "Lower", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Ex", ")", ";", "}", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "!", "isConstantSplat", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "getZExtValue", "(", ")", ";", "if", "(", "SupportedVectorShiftWithImm", "(", "VT", ",", "Subtarget", ",", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "getTargetVShiftByConstNode", "(", "<ISA_LIT>Opc", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "if", "(", "(", "(", "!", "Subtarget", ".", "hasXOP", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", "&&", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "ArithmeticShiftRight64", "(", "ShiftAmt", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "VT", "==", "<STR_LIT>", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ShiftVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "R", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "CMP", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Zeros", ",", "R", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CMP", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Zeros", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasXOP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SHL", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftVT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "SHL", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "SHL"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerScalarImmediateShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3320, "Length": 462, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "emitARM64WinCFIEpilogEnd", "(", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "InEpilogCFI", "=", "false", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "WinEH", "::", "Instruction", "Inst", "=", "WinEH", "::", "Instruction", "(", "Win64EH"], "ground_truth": ["::", "UOP_End", ",", "Label", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFIEpilogEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3321, "Length": 72, "Cover_Rate": 0.8089887640449438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "&&", "NumVGPRSpillLanes", "<", "WaveSize", ")", "{", "assert", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "==", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ")", ";", "LaneVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "}", "else", "if", "(", "VGPRIndex", "==", "<NUM_LIT>", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "<STR_LIT>", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "SpillFI", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "SpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPR", "(", "LaneVGPR", ",", "SpillFI", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back"], "ground_truth": ["(", ")", ".", "VGPR", ";"], "File": "SIMachineFunctionInfo26", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3322, "Length": 146, "Cover_Rate": 0.41714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "PredMask", "=", "MRI", "->", "getUniqueVRegDef", "(", "Pred", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Mask", "!=", "PredMask", ")", "return", "false", ";", "NewOp", "=", "<STR_LIT>", ";", "OpChanged", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "MaskOp", "=", "Mask", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "MaskOp", "!=", "<STR_LIT>", "&&", "MaskOp", "!=", "<STR_LIT>", "&&", "MaskOp", "!=", "<STR_LIT>", "&&", "MaskOp", "!=", "<STR_LIT>", ")", "||", "(", "Mask", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "if", "(", "Pred", "->", "getParent", "(", ")", "!=", "PTest", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "Pred", ",", "E", "=", "PTest", ";", "++", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineInstr", "&", "Inst", "=", "*", "I", ";", "if", "(", "Inst", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";", "}", "Pred", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOp", ")", ")", ";", "PTest", "->", "eraseFromParent", "(", ")", ";", "if", "(", "OpChanged", ")", "{", "bool", "succeeded", "=", "UpdateOperandRegClass", "(", "Pred", ")", ";", "(", "void", ")", "succeeded", ";", "assert", "(", "succeeded", "&&", "<STR_LIT>", ")", ";", "Pred", "->", "addRegisterDefined", "(", "<STR_LIT>", ",", "TRI", ")", ";", "}", "if", "(", "Pred", "->", "registerDefIsDead", "(", "<STR_LIT>", ",", "TRI", ")", ")", "{", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "="], "ground_truth": ["Pred", "->", "getNumOperands", "(", ")", ";"], "File": "AArch64InstrInfo73", "Func": "optimizePTestInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3323, "Length": 269, "Cover_Rate": 0.5305719921104537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasSSE42", "(", ")", "||", "hasSSE4A", "(", ")", ")", "IsUAMem16Slow", "=", "false", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "In64BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In32BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In16BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "In64BitMode", "||", "Has<ISA_LIT>_64", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "StackAlignOverride", ";", "else", "if", "(", "isTargetDarwin", "(", ")", "||", "isTargetLinux", "(", ")", "||", "isTargetSolaris", "(", ")", "||", "isTargetKFreeBSD", "(", ")", "||", "In64BitMode", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "hasAVX512", "(", ")", "||", "(", "hasAVX2", "(", ")", "&&", "hasFastGather", "(", ")", ")", ")", "GatherOverhead", "=", "<NUM_LIT>", ";", "if", "(", "hasAVX512", "(", ")", ")"], "ground_truth": ["ScatterOverhead", "=", "<NUM_LIT>", ";"], "File": "X86Subtarget111", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3324, "Length": 152, "Cover_Rate": 0.5547445255474452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "Op0Zero", ",", "Op0One", ";", "APInt", "Op1Zero", ",", "Op1One", ";", "DAG", ".", "computeKnownBits", "(", "Op0", ",", "Op0Zero", ",", "Op0One", ",", "Depth", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op1", ",", "Op1Zero", ",", "Op1One", ",", "Depth", ")", ";", "KnownZero", "=", "Op0Zero"], "ground_truth": ["&", "Op1Zero", ";"], "File": "AMDGPUISelLowering100", "Func": "computeKnownBitsForMinMax", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3325, "Length": 42, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "needGPSaveRestore", "(", ")", ")", "MFI", "->", "setObjectOffset", "(", "<ISA_LIT>FI", "->", "getGPFI"], "ground_truth": ["(", ")", ",", "<ISA_LIT>FI", "->", "getGPStackOffset", "(", ")", ")", ";"], "File": "MBlazeRegisterInfo12", "Func": "processFunctionBeforeFrameFinalized", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3326, "Length": 56, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_undefined_si128", "(", "void", ")", "{"], "File": "emmintrin", "Func": "_mm_undefined_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3327, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcge_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "(", "__a"], "ground_truth": [">=", "__b", ")", ";"], "File": "arm", "Func": "neon1_vcge_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3328, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "ScheduleDAG", "*", "DAG_", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG_", ")", ",", "DAG", "(", "DAG_", ")"], "ground_truth": [",", "CurSlots", "(", "<NUM_LIT>", ")", ",", "CurBranches", "(", "<NUM_LIT>", ")", "{"], "File": "PPCHazardRecognizers", "Func": "PPCDispatchGroupSBHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3329, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_HEX_GPREL", ")", ";", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|"], "ground_truth": ["ELF", "::", "SHF_HEX_GPREL", ")", ";"], "File": "HexagonTargetObjectFile (2)1", "Func": "Initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3330, "Length": 54, "Cover_Rate": 0.6835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCoprocReg", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser (2)", "Func": "isCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3331, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "BB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "++", "I", ";", "MachineBasicBlock", "*", "LoopBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "RemBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "LoopBB", ")", ";", "F", "->", "insert", "(", "I", ",", "RemBB", ")", ";", "RemBB", "->", "splice", "(", "RemBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "RemBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "unsigned", "ShiftAmtReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmtReg2", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftReg", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg2", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmtSrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "RemBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftAmtReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ShiftReg2", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg2", ")", ".", "addReg", "(", "ShiftAmtReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>"], "ground_truth": [")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "File": "SNESISelLowering", "Func": "insertShift", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3332, "Length": 440, "Cover_Rate": 0.5706874189364461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NearMissInfo", "::", "NearMissFeature", ":", "{", "const", "FeatureBitset", "&", "MissingFeatures", "=", "I", ".", "getFeatures", "(", ")", ";", "if", "(", "FeatureMissesSeen", ".", "count", "(", "MissingFeatures", ")", ")", "break", ";", "FeatureMissesSeen", ".", "insert", "(", "MissingFeatures", ")", ";", "if", "(", "MissingFeatures", ".", "test", "(", "Feature_Is<ISA_LIT>Bit", ")", "&&", "!", "has<ISA_LIT>", "(", ")", ")", "break", ";", "if", "(", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_Is<ISA_LIT>Bit", ")", "&&", "MissingFeatures", ".", "count", "(", ")", ">", "<NUM_LIT>", ")", "break", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsThumbBit", ")", "&&", "MissingFeatures", ".", "count", "(", ")", ">", "<NUM_LIT>", ")", "break", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsThumb2Bit", ")", "&&", "(", "MissingFeatures", "&", "~", "FeatureBitset", "(", "{", "Feature_IsThumb2Bit", ",", "Feature_IsThumbBit", "}", ")", ")", ".", "any", "(", ")", ")", "break", ";", "if", "(", "isMClass", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_HasNEONBit", ")", ")", "break", ";", "NearMissMessage", "Message", ";", "Message", ".", "Loc", "=", "IDLoc", ";", "raw_svector_ostream", "OS", "(", "Message", ".", "Message", ")", ";", "OS", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MissingFeatures", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MissingFeatures", ".", "test", "(", "i", ")", ")", "OS", "<<", "' '", "<<", "getSubtargetFeatureName", "(", "i", ")", ";", "NearMissesOut", ".", "emplace_back", "(", "Message", ")", ";", "break", ";", "}", "case", "NearMissInfo", "::", "NearMissPredicate", ":", "{", "NearMissMessage", "Message", ";", "Message", ".", "Loc", "=", "IDLoc", ";", "switch", "(", "I", ".", "getPredicateError", "(", ")", ")", "{", "case", "Match_RequiresNotITBlock", ":", "Message", ".", "Message", "=", "<STR_LIT>", ";", "break", ";", "case", "Match_RequiresITBlock", ":", "Message", ".", "Message", "=", "<STR_LIT>", ";", "break", ";", "case", "Match_RequiresV6", ":", "Message", ".", "Message", "=", "<STR_LIT>", ";", "break", ";", "case", "Match_RequiresThumb2", ":", "Message", ".", "Message", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMAsmParser (2)3", "Func": "FilterNearMisses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3333, "Length": 284, "Cover_Rate": 0.376657824933687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResCount", "+=", "(", "SU", "->", "getHeight", "(", ")", "*", "ScaleTwo", ")", ";", "if", "(", "Top", ".", "ResourceModel", "->", "isResourceAvailable", "(", "SU", ")", ")", "ResCount", "<<=", "FactorOne", ";", "}", "else", "{", "ResCount", "+=", "(", "SU", "->", "getDepth", "(", ")", "*", "ScaleTwo", ")", ";", "if", "(", "Bot", ".", "ResourceModel", "->", "isResourceAvailable", "(", "SU", ")", ")", "ResCount", "<<=", "FactorOne", ";", "}", "unsigned", "NumNodesBlocking", "=", "<NUM_LIT>", ";", "if", "(", "Q", ".", "getID", "(", ")", "==", "TopQID", ")", "{", "for", "(", "SUnit", "::", "const_succ_iterator", "I", "=", "SU", "->", "Succs", ".", "begin", "(", ")", ",", "E", "=", "SU", "->", "Succs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "getSingleUnscheduledPred", "(", "I"], "ground_truth": ["->", "getSUnit", "(", ")", ")", "==", "SU", ")", "++", "NumNodesBlocking", ";"], "File": "HexagonMachineScheduler10", "Func": "SchedulingCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3334, "Length": 122, "Cover_Rate": 0.4206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNScheduleDAGMILive", "::", "isTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "{", "if", "(", "!", "TII", "->", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "("], "ground_truth": [")", "&&", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "false", ";"], "File": "GCNSchedStrategy13", "Func": "isTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3335, "Length": 70, "Cover_Rate": 0.9459459459459459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ScheduleDAGPostRA", "::", "startBlock", "(", "MachineBasicBlock", "*", "BB", ")", "{", "ScheduleDAGInstrs", "::", "startBlock", "(", "BB", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "AntiDepBreak", "->"], "ground_truth": ["StartBlock", "(", "BB", ")", ";"], "File": "PatmosPostRAScheduler", "Func": "startBlock", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3336, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getNoPreservedMask"], "ground_truth": ["(", ")", "const", "{"], "File": "MMIXRegisterInfo", "Func": "getNoPreservedMask", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3337, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "convertValVTToLocVT", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Val", ",", "const", "CCValAssign", "&", "VA", ",", "const", "SDLoc", "&", "DL", ")", "{", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::"], "ground_truth": ["Full", ":"], "File": "TL45ISelLowering", "Func": "convertValVTToLocVT", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3338, "Length": 52, "Cover_Rate": 0.6265060240963856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<"], "ground_truth": ["MachineLoopInfo", ">", "(", ")", ";"], "File": "TPCLutCacheCounter", "Func": "getAnalysisUsage", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3339, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon_vreinterpretq_u8_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3340, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getAddressableNumVGPRs", "(", ")", "const"], "ground_truth": ["{"], "File": "AMDGPUSubtarget10", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3341, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "const_vec_duplicate_p", "(", "op", ",", "&", "elt", ")", "||", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "size", "=", "GET_MODE_UNIT_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "return", "false", ";", "mask", "=", "UINTVAL", "(", "elt", ")", ";", "if", "(", "s390_contiguous_bitmask_p", "(", "mask", ",", "size", ",", "start", ",", "end"], "ground_truth": ["!=", "NULL", "?", "&", "length", ":", "NULL", ")", ")", "{"], "File": "s3905", "Func": "s390_contiguous_bitmask_vector_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3342, "Length": 67, "Cover_Rate": 0.38953488372093026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst2_lane_f16", "(", "float16_t", "*", "__a", ",", "float16x4x2_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "float16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst2_lanev4hf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vst2_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3343, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count"], "ground_truth": [")", "const", "{"], "File": "MINA32AsmBackend", "Func": "writeNopData", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3344, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_p8", "(", "poly8_t", "*", "a", ",", "poly8x16_t"], "ground_truth": ["b", ")", "{"], "File": "arm", "Func": "neon2_vst1q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3345, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfnmaddpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")"], "ground_truth": ["__C", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_fnmadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3346, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", "."], "ground_truth": ["getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3347, "Length": 40, "Cover_Rate": 0.33613445378151263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "bool", ",", "bool", ">", "R", "=", "parsePhysicalReg", "(", "C", ",", "Prefix", ",", "Reg", ")", ";", "if", "(", "!", "R", ".", "first", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "!", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "VT", "=", "(", "Subtarget", ".", "hasD", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "RISCVISelLowering75", "Func": "parseRegForInlineAsmConstraint", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3348, "Length": 90, "Cover_Rate": 0.44776119402985076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>"], "ground_truth": [")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering13", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3349, "Length": 190, "Cover_Rate": 0.5974842767295597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "Flags", "&", "GepNode", "::", "Root", ")", "{", "Roots", ".", "push_back", "(", "N", ")", ";", "continue", ";", "}", "GepNode", "*", "PN", "=", "N"], "ground_truth": ["->", "Parent", ";"], "File": "HexagonCommonGEP12", "Func": "invert_find_roots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3350, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Callee", "&&", "Callee", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "if", "(", "!", "Callee", ")", "return", "UnknownCallOutlineType", ";", "MachineFunction", "*", "CalleeMF", "=", "MF", "->", "getMMI", "(", ")", ".", "getMachineFunction", "(", "*", "Callee", ")", ";", "if", "(", "!", "CalleeMF", ")", "return", "UnknownCallOutlineType", ";", "MachineFrameInfo", "&", "MFI", "=", "CalleeMF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "isCalleeSavedInfoValid", "(", ")", "||", "MFI", ".", "getStackSize", "(", ")", ">", "<NUM_LIT>", "||", "MFI", ".", "getNumObjects", "(", ")", ">", "<NUM_LIT>", ")", "return", "UnknownCallOutlineType", ";", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "}", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "&", "getRegisterInfo", "(", ")", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "getRegisterInfo", "(", ")", ")"], "ground_truth": [")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";"], "File": "AArch64InstrInfo (2)1", "Func": "getOutliningType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3351, "Length": 181, "Cover_Rate": 0.3474088291746641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SparcInstrInfo18", "Func": "foldMemoryOperandImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3352, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "setAliasRegs", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "unsigned", "Reg", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "SavedRegs", ".", "set", "("], "ground_truth": ["*", "AI", ")", ";"], "File": "Cpu0SEFrameLowering", "Func": "setAliasRegs", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3353, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "UnscaledLdOffset", "=", "TII", "->", "hasUnscaledLdStOffset", "(", "LoadInst", ")", "?", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";", "return", "(", "UnscaledStOffset", "<=", "UnscaledLdOffset", ")", "&&", "(", "UnscaledLdOffset", "+", "LoadSize"], "ground_truth": ["<=", "(", "UnscaledStOffset", "+", "StoreSize", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "isLdOffsetInRangeOfSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3354, "Length": 49, "Cover_Rate": 0.3769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "<STR_LIT>", "ShOpc", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "<STR_LIT>", ")", "return", ";", "O", "<<", "' '", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3355, "Length": 83, "Cover_Rate": 0.6014492753623188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printAbsAddrOperand", "(", "const", "MachineInstr", "*"], "ground_truth": ["MI", ",", "unsigned", "OpNo", ")", "{"], "File": "PPCAsmPrinter107", "Func": "printAbsAddrOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3356, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "<", "MaskSize", ")", "{", "if", "(", "EltFromOp0", "!=", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "EltFromOp0", "=", "i", ";", "}", "else", "if", "(", "Mask", "[", "i", "]", "!="], "ground_truth": ["i", "+", "MaskSize", ")", "{"], "File": "TPCISelLowering", "Func": "getShuffleMaskIndexOfOneElementFromOp0IntoOp1", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3357, "Length": 46, "Cover_Rate": 0.4742268041237113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "double", "sh_media_FMOV_QD", "(", "long"], "ground_truth": ["long", "mm", ")", "{"], "File": "ushmedia", "Func": "sh_media_FMOV_QD", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3358, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Offset", "->", "isDivergent", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Rsrc", ",", "Offset", ",", "GLC", ",", "DLC", ",", "}", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "<NUM_LIT>", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "unsigned", "NumLoads", "=", "<NUM_LIT>", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "{", "NumLoads", "=", "NumElts", "/", "<NUM_LIT>", ";", "LoadVT", "=", "<STR_LIT>", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "<STR_LIT>", "}", ")", ";", "unsigned", "CachePolicy", "=", "cast", "<", "ConstantSDNode", ">", "("], "ground_truth": ["GLC", ")", "->", "getZExtValue", "(", ")", ";"], "File": "SIISelLowering106", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3359, "Length": 277, "Cover_Rate": 0.46321070234113715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vdup_ndi", "(", "(", "__builtin_neon_di"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vdup_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3360, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vqmovunv2di", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vqmovun_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3361, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Vec", ".", "getValueType", "(", ")", ";", "unsigned", "Elem", "=", "ElemN", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elem", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "SDValue", "Base", ",", "Disp", ",", "Index", ";", "if", "(", "!", "selectBDVAddr12Only", "(", "Store", "->", "getBasePtr", "(", ")", ",", "ElemV", ",", "Base", ",", "Disp", ",", "Index", ")", "||", "Index", ".", "getValueType", "(", ")", "!=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "return", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Store", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Vec", ",", "Base", ",", "Disp", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "Elem", ",", "DL", ",", "<STR_LIT>", ")", ",", "Store", "->", "getChain", "(", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ","], "ground_truth": ["<STR_LIT>", ",", "Ops", ")", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "tryScatter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3362, "Length": 125, "Cover_Rate": 0.5364806866952789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "Upper", "=", "CurDAG", "->", "getConstant", "(", "UpperVal", ",", "DL", ",", "VT", ")", ";", "if", "(", "Op0", ".", "getNode", "(", ")", ")", "Upper", "=", "CurDAG", "->", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Op0", ",", "Upper", ")", ";", "Upper", "=", "SDValue", "(", "Select", "(", "Upper", ".", "getNode", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "CurDAG", "->", "getConstant", "(", "LowerVal", ",", "DL", ",", "VT", ")", ";", "SDValue", "Or", "=", "CurDAG", "->", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ","], "ground_truth": ["Upper", ",", "Lower", ")", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "splitLargeImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3363, "Length": 103, "Cover_Rate": 0.7686567164179104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "LT", ":", "strcpy", "(", "string", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "LE", ":", "strcpy", "(", "string", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "GT", ":", "strcpy", "(", "string", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "p", "=", "strchr", "(", "string", ",", "'\\0'", ")", ";", "if", "(", "annul", "&&", "!", "far", ")", "{", "strcpy", "(", "p", ",", "<STR_LIT>", ")", ";", "p", "+=", "<NUM_LIT>", ";", "}", "if", "(", "insn", "&&", "(", "note", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "NULL_RTX", ")", ")", ")", "{", "strcpy", "(", "p", ",", "(", "(", "XINT", "(", "note", ",", "<NUM_LIT>", ")", ">=", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", ")", "^", "far", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "p", "+=", "<NUM_LIT>", ";", "}", "*", "p", "=", "p", "<", "string", "+", "<NUM_LIT>", "?", "'\\t'", ":", "' '", ";", "p", "++", ";", "*", "p", "++", "=", "'%'", ";", "*", "p", "++", "=", "'0'", "+", "reg", ";", "*", "p", "++", "=", "','", ";", "*", "p", "++", "=", "' '", ";", "if", "(", "far", ")", "{", "int", "veryfar", "=", "<NUM_LIT>", ",", "delta", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "delta", "=", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "dest", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ")", ";", "if", "(", "delta", ">=", "-", "<NUM_LIT>", "&&", "delta", "<", "<NUM_LIT>", ")", "veryfar", "=", "<NUM_LIT>", ";", "}", "strcpy", "(", "p", ",", "<STR_LIT>", ")", ";", "if", "(", "annul", "||", "!", "final_sequence", ")", "p", "[", "<NUM_LIT>", "]", "=", "'6'", ";", "p", "+="], "ground_truth": ["<NUM_LIT>", ";"], "File": "sparc4", "Func": "output_v9branch", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3364, "Length": 245, "Cover_Rate": 0.5408388520971302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "<ISA_LIT>InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "<ISA_LIT>InstrInfo", "::", "isSALU", "(", "MI"], "ground_truth": [")", "||", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3365, "Length": 31, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "basic_block", "bb", "=", "e", "->", "src", ";", "rtx", "ret", "=", "BB_END", "(", "bb", ")", ";", "rtx", "prev", ";", "bool", "replace", "=", "false", ";", "if", "(", "GET_CODE", "(", "ret", ")", "!=", "JUMP_INSN", "||", "GET_CODE", "(", "PATTERN", "(", "ret", ")", ")", "!=", "RETURN", "||", "!", "maybe_hot_bb_p", "(", "bb", ")", ")", "continue", ";", "for", "(", "prev", "=", "PREV_INSN", "(", "ret", ")", ";", "prev", ";", "prev", "=", "PREV_INSN", "(", "prev", ")", ")", "if", "(", "active_insn_p", "(", "prev", ")", "||", "GET_CODE", "(", "prev", ")", "==", "CODE_LABEL", ")", "break", ";", "if", "(", "prev", "&&", "GET_CODE", "(", "prev", ")", "=="], "ground_truth": ["CODE_LABEL", ")", "{"], "File": "i3863", "Func": "ix86_pad_returns", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3366, "Length": 96, "Cover_Rate": 0.38866396761133604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "BPFInstrInfo14", "Func": "storeRegToStackSlot", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3367, "Length": 145, "Cover_Rate": 0.9415584415584416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op2", ";", "rtx", "op3", ";", "op0", "=", "frv_int_to_acc", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "if", "(", "!", "op0", ")", "return", "NULL_RTX", ";", "op1", "=", "frv_int_to_acc", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "if", "(", "!", "op1", ")", "return", "NULL_RTX", ";", "op2", "=", "frv_matching_accg_for_acc", "(", "op0", ")", ";", "op3", "=", "frv_matching_accg_for_acc", "(", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ",", "op2", ",", "op3", ")", ";", "if", "(", "!", "pat", ")", "return"], "ground_truth": ["NULL_RTX", ";"], "File": "frv", "Func": "frv_expand_voidaccop_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3368, "Length": 82, "Cover_Rate": 0.6507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "return", "Builder", ".", "CreateFence", "(", "AtomicOrdering", "::", "Release", ")", ";", "case", "AtomicOrdering", "::"], "ground_truth": ["SequentiallyConsistent", ":"], "File": "VEISelLowering18", "Func": "emitLeadingFence", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3369, "Length": 48, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "("], "ground_truth": [")", ";"], "File": "HexagonRDFOpt", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3370, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FrameIdx", ";", "if", "(", "!", "isVarArg", ")", "{", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "}", "else", "{", "FrameIdx", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ",", "RC", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ",", "false", ")", ";", "}", "XFI", "->", "setUsesLR", "(", "FrameIdx", ")", ";", "XFI", "->", "setLRSpillSlot", "(", "FrameIdx", ")", ";", "}", "if", "(", "RegInfo", "->", "requiresRegisterScavenging", "(", "MF", ")", ")", "{", "RS", "->", "setScavengingFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ",", "RC", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ",", "false", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF"], "ground_truth": [")", ")", "{"], "File": "XCoreFrameLowering15", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3371, "Length": 119, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode"], "ground_truth": ["::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3372, "Length": 62, "Cover_Rate": 0.4305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "op0", ",", "x", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "const0_rtx", ")", ")", ";", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "DImode", ")", "{", "temp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "convert_move", "(", "temp", ",", "op0", ",", "<NUM_LIT>", ")", ";", "}", "else", "temp", "=", "op0", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "dest", ")", ",", "gen_rtx_fmt_ee", "(", "compare_code", ",", "DImode", ",", "temp", ",", "const0_rtx", ")", ",", "const1_rtx", ",", "dest", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "x", "=", "gen_compare_reg_1", "(", "compare_code", ",", "x", ",", "y", ")", ";", "y", "=", "const0_rtx"], "ground_truth": [";"], "File": "sparc4", "Func": "gen_v9_scc", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3373, "Length": 106, "Cover_Rate": 0.3261538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumBytes", "<", "<NUM_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ",", "STI", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ",", "STI", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Dot", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addExpr", "(", "Dot", ")", ",", "STI", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")"], "ground_truth": [";"], "File": "SystemZAsmPrinter (2)1", "Func": "EmitNop", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3374, "Length": 149, "Cover_Rate": 0.8142076502732241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseInstrInfo", "::", "GetInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "MI", "->", "isLabel", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3375, "Length": 343, "Cover_Rate": 0.7130977130977131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MBB", ".", "computeRegisterLiveness", "(", "&", "RI", ",", "<STR_LIT>", ",", "I"], "ground_truth": [",", "<NUM_LIT>", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ";"], "File": "X86InstrInfo (2)2", "Func": "isSafeToClobberEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3376, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "mode", ";", "if", "(", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", "."], "ground_truth": ["predicate", ")", "(", "arg", ",", "mode", ")", ")", "return", "arg", ";"], "File": "frv2", "Func": "frv_legitimize_argument", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3377, "Length": 41, "Cover_Rate": 0.6212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")"], "ground_truth": ["&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{"], "File": "HexagonInstrInfo", "Func": "isLoadFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3378, "Length": 55, "Cover_Rate": 0.4330708661417323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{", "Subtarget", "=", "static_cast", "<", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM"], "ground_truth": [")", ".", "getSubtargetImpl", "(", ")", ";"], "File": "M680x0AsmPrinter", "Func": "M680x0AsmPrinter", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3379, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLI", "."], "ground_truth": ["isPositionIndependent", "(", ")", ";"], "File": "ARMFastISel (2)2", "Func": "isPositionIndependent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3380, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "("], "ground_truth": ["Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "XCoreInstrInfo1", "Func": "InsertBranch", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3381, "Length": 114, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PacketSU", "->", "isSucc", "(", "PacketSUDep", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "PacketSU", "->", "Succs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "auto", "&", "Dep", "=", "PacketSU", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "PacketSUDep", "&&", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::"], "ground_truth": ["Anti", "&&", "Dep", ".", "getReg", "(", ")", "==", "DepReg", ")", "return", "true", ";"], "File": "HexagonVLIWPacketizer34", "Func": "restrictingDepExistInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3382, "Length": 73, "Cover_Rate": 0.5214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "ResultTy", "=", "getSetCCResultType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultTy", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TrueVal", ".", "getValueType", "(", ")", ",", "Cond", ",", "TrueVal", ",", "FalseVal"], "ground_truth": [",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "LM32ISelLowering", "Func": "LowerSELECT_CC", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3383, "Length": 101, "Cover_Rate": 0.6558441558441559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsHigh", "=", "<STR_LIT>", "(", "Reg", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "IsHigh", "?", "HighOpcode", ":", "LowOpcode", ")", ")", ";", "if", "(", "IsHigh", "&&", "ConvertHigh", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "uint32_t", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getImm", "(", ")", ")", ")", ";"], "File": "SystemZInstrInfo16", "Func": "expandRIPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3384, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasTiedUse", "(", "OldR", ",", "MRI", ",", "NewSR", ")", ")", "return", "false", ";", "auto", "Begin", "=", "MRI", ".", "use_begin", "(", "OldR", ")", ",", "End", "=", "MRI", ".", "use_end", "(", ")", ";", "decltype", "(", "End", ")", "NextI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!="], "ground_truth": ["End", ";", "I", "=", "NextI", ")", "{"], "File": "HexagonBitSimplify (2)1", "Func": "replaceRegWithSub", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3385, "Length": 54, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedulingBoundary", "(", "MI", ",", "MBB", ",", "MF", ")", ")", "return", "true", ";", "return", "isSEHInstruction", "("], "ground_truth": ["MI", ")", ";"], "File": "AArch64InstrInfo118", "Func": "isSchedulingBoundary", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3386, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "bitc", "::", "CAST_TRUNC", ";", "case", "Instruction", "::", "ZExt", ":", "return", "bitc", "::", "CAST_ZEXT", ";", "case", "Instruction", "::", "SExt", ":", "return", "bitc", "::", "CAST_SEXT", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "bitc", "::"], "ground_truth": ["CAST_FPTOUI", ";"], "File": "DXILBitcodeWriter", "Func": "getEncodedCastOpcode", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3387, "Length": 52, "Cover_Rate": 0.33986928104575165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "temp2", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tilegx_compute_pcrel_address", "(", "temp", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "op1", ")", ")", ";", "emit_move_insn", "(", "temp2", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "convert_to_mode", "(", "Pmode", ",", "op0", ",", "false", ")", ",", "temp", ")", ")", ";", "op0", "=", "temp2"], "ground_truth": [";"], "File": "tilegx", "Func": "tilegx_expand_tablejump", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3388, "Length": 53, "Cover_Rate": 0.6625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "createAMDGPUMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "new", "AMDGPUInstPrinter", "(", "MAI", ","], "ground_truth": ["MII", ",", "MRI", ")", ";"], "File": "AMDGPUMCTargetDesc23", "Func": "createAMDGPUMCInstPrinter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3389, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "create<ISA_LIT>MCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "("], "ground_truth": ["Emitter", ")", ",", "RelaxAll", ")", ";"], "File": "BPFMCTargetDesc4", "Func": "createBPFMCStreamer", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3390, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "<ISA_LIT>ISelAddressMode", "AM", "(", "<ISA_LIT>ISelAddressMode", "::", "PCD", ")", ";", "if", "(", "!", "matchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "!", "AM", ".", "isPCRelative", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AM", ".", "hasIndexReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "SelectPCD", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3391, "Length": 71, "Cover_Rate": 0.48299319727891155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformSplittingMVETruncToNarrowingStores", "(", "StoreSDNode", "*", "St", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "St", "->", "isSimple", "(", ")", "||", "St", "->", "isTruncatingStore", "(", ")", "||", "!", "St", "->", "isUnindexed", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Trunc", "=", "St", "->", "getValue", "(", ")", ";", "if", "(", "Trunc", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "ToVT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "ToVT", ".", "getVectorElementType", "(", ")", ",", "FromVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>"], "ground_truth": [">", "Stores", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVETruncToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3392, "Length": 185, "Cover_Rate": 0.578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_end_ll_sc_sync_block", "("], "ground_truth": ["void", ")", "{"], "File": "mips", "Func": "mips_end_ll_sc_sync_block", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3393, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "is_thunk", ")", "return", "true", ";", "return", "cfun", "->", "machine", "->", "r2_setup_needed"], "ground_truth": [";"], "File": "rs60005", "Func": "rs6000_global_entry_point_needed_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3394, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "Op1", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op1", ",", "DAG", ",", "Subtarget", ")", ";", "Op2", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op2", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "MaskOpc", ",", "DL", ",", "ContainerVT", ","], "ground_truth": ["Op1", ",", "Op2", ",", "VL", ")", ";"], "File": "RISCVISelLowering20", "Func": "lowerLogicVPOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3395, "Length": 60, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lowerLongBranch", "(", "MI", ",", "OutMI", ")", ")", "return", ";", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e"], "ground_truth": [";", "++", "i", ")", "{"], "File": "Cpu0MCInstLower", "Func": "Lower", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3396, "Length": 45, "Cover_Rate": 0.45918367346938777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vset_lane_p64", "(", "poly64_t", "__a", ",", "poly64x1_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon_vset_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3397, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "hh8", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{", "Value", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "ldi", "::", "fixup", "(", "Size", ",", "Fixup", ","], "ground_truth": ["Value", ",", "Ctx", ")", ";"], "File": "SNESAsmBackend", "Func": "hh8", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3398, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "enum", "machine_mode", "mode", "=", "VOIDmode", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "mode", "=", "V8HImode", ";", "break", ";", "case", "V32QImode", ":", "mode", "=", "V16HImode", ";", "break", ";", "case", "V64QImode", ":", "mode", "=", "V32HImode", ";", "break", ";", "case", "V8HImode", ":", "mode", "=", "V4SImode", ";", "break", ";", "case", "V16HImode", ":", "mode", "=", "V8SImode", ";", "break", ";", "case", "V32HImode", ":", "mode", "=", "V16SImode", ";", "break", ";", "case", "V4SImode", ":", "mode", "=", "V2DImode", ";", "break", ";", "case", "V8SImode", ":", "mode", "=", "V4DImode", ";", "break", ";", "case", "V16SImode", ":", "mode", "=", "V8DImode", ";", "break", ";", "default", ":", "return", "false", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "d", "->", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "(", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", ")", "||", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "!=", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", ")", "return", "false", ";", "nd", "->", "vmode", "=", "mode", ";", "nd", "->", "nelt", "=", "d", "->", "nelt", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nd", "->", "nelt", ";", "i", "++", ")", "nd", "->", "perm", "[", "i", "]", "=", "d", "->", "perm", "[", "<NUM_LIT>", "*", "i", "]", "/", "<NUM_LIT>", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "!=", "DImode", ")", "canonicalize_vector_int_perm", "(", "nd", ",", "nd", ")", ";", "if", "(", "nd", "!=", "d", ")", "{", "nd", "->", "one_operand_p", "=", "d", "->", "one_operand_p", ";", "nd", "->", "testing_p", "=", "d", "->", "testing_p", ";", "if", "(", "d", "->", "op0", "==", "d", "->", "op1", ")", "nd", "->", "op0", "=", "nd", "->", "op1", "=", "gen_lowpart", "("], "ground_truth": ["nd", "->", "vmode", ",", "d", "->", "op0", ")", ";"], "File": "i3865", "Func": "canonicalize_vector_int_perm", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3399, "Length": 270, "Cover_Rate": 0.7563025210084033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "emitLabel", "(", "MCSymbol", "*", "Symbol", ",", "SMLoc", "Loc", ")", "{", "LastLabel", "=", "Symbol", ";", "LastLabelLoc", "=", "Loc"], "ground_truth": [";"], "File": "PPCELFStreamer", "Func": "emitLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3400, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_ADD", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_SUB", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_MUL", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_SDIV", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_SREM", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_UDIV", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_UREM", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_FADD", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_FSUB", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_FMUL", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MSA3OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_FDIV", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMSA3OpIntrinsic", "(", "MI", ",", "<STR_LIT>", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "MSA2OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_FSQRT", ",", "MIRBuilder", ",", "ST", ")", ";", "case", "<STR_LIT>", ":", "return", "MSA2OpIntrinsicToGeneric", "(", "MI", ",", "TargetOpcode", "::", "G_FSQRT", ",", "MIRBuilder", ",", "ST", ")", ";", "default", ":", "break", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "MipsLegalizerInfo21", "Func": "legalizeIntrinsic", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3401, "Length": 451, "Cover_Rate": 0.5281030444964872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Align", ">", "PtrSize", ")", "{", "auto", "AlignMinus1", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "Align", "-", "<NUM_LIT>", ")", ";", "unsigned", "ListTmp", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "ListTmp", ",", "List", ",", "AlignMinus1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DstPtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildPtrMask", "(", "DstPtr", ",", "ListTmp", ",", "Log2_64", "(", "Align", ")", ")", ";", "}", "else", "DstPtr", "=", "List", ";", "uint64_t", "ValSize", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MIRBuilder", ".", "buildLoad", "(", "Dst", ",", "DstPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ","], "ground_truth": ["MachineMemOperand", "::", "MOLoad", ",", "ValSize", ",", "std", "::", "max", "(", "Align", ",", "PtrSize", ")", ")", ")", ";"], "File": "AArch64LegalizerInfo", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3402, "Length": 130, "Cover_Rate": 0.3551912568306011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "NewMI", ")", "{", "unsigned", "Reg0", "=", "ChangeReg0", "?", "Reg2", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Reg0IsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MI", "->", "getDesc", "(", ")", ")", ".", "addReg", "(", "Reg0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "Reg0IsDead", ")", ")", ".", "addReg", "(", "Reg2", ",", "getKillRegState", "(", "Reg2IsKill", ")", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "Reg1IsKill", ")", ")", ".", "addImm", "(", "(", "ME", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "MB", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "if", "(", "ChangeReg0", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "SubReg2", ")", ";", "}", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "("], "ground_truth": ["Reg1", ")", ";"], "File": "PPCInstrInfo106", "Func": "commuteInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3403, "Length": 168, "Cover_Rate": 0.3236994219653179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loc", "=", "RC", "->", "begin", "("], "ground_truth": [")", ";"], "File": "PTXISelLowering1", "Func": "reset", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3404, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "mode_align", "=", "ix86_static_rtx_alignment", "(", "mode", ")", ";", "return", "MAX", "(", "mode_align", ",", "align", ")", ";", "}", "else", "if", "(", "!", "optimize_size", "&&", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "TREE_STRING_LENGTH", "(", "exp", ")", ">=", "<NUM_LIT>"], "ground_truth": ["&&", "align", "<", "BITS_PER_WORD", ")", "return", "BITS_PER_WORD", ";"], "File": "i386", "Func": "ix86_constant_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3405, "Length": 44, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi32_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m256i", "__C", ")", "{", "return", "__builtin_ia32_vcvtdq2ph256_mask", "(", "(", "__v8si", ")"], "ground_truth": ["__C", ",", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtepi32_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3406, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "(", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", ")", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "SRE", "->", "getKind", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "break", ";", "}", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS"], "ground_truth": ["<<", "'+'", ";"], "File": "VideocoreInstPrinter", "Func": "printExpr", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3407, "Length": 86, "Cover_Rate": 0.4673913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAlternativeNZCV", "("], "ground_truth": [")", "const", "{"], "File": "AArch64Subtarget (2)1", "Func": "hasAlternativeNZCV", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3408, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitFnStartLocNotes", "(", ")", "const", "{", "for", "(", "const", "SMLoc", "&", "Loc", ":", "FnStartLocs", ")"], "ground_truth": ["Parser", ".", "Note", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitFnStartLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3409, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ABIInfo", "ABI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getABI", "(", ")", ";", "<ISA_LIT>PtrClass", "PtrClassKind", "=", "static_cast", "<", "<ISA_LIT>PtrClass", ">", "(", "Kind", ")", ";", "switch", "(", "PtrClassKind", ")", "{", "case", "<STR_LIT>", ":", "return", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MipsRegisterInfo (2)2", "Func": "getPointerRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3410, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned"], "ground_truth": ["(", "getProcIFlags", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3411, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BO", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "Changed", "|=", "trySADReplacement", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BO"], "ground_truth": [")", ";"], "File": "X86PartialReduction1", "Func": "trySADPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3412, "Length": 40, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "{", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "continue", ";", "}", "int", "M", "=", "i", "<", "<NUM_LIT>", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "-", "<NUM_LIT>", ";", "assert", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "M", ",", "<STR_LIT>", ")", ";", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "M", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ",", "PSHUFBMask", ")", ")", ")", ";"], "File": "X86ISelLowering225", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3413, "Length": 432, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ".", "getTargetLowering", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "VTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Ty", ",", "VTs", ")", ";", "for", "(", "EVT", "VT", ":", "VTs", ")", "{", "unsigned", "NumRegs", "=", "TLI", ".", "getNumRegisters", "(", "F", ".", "getContext", "(", ")", ",", "VT", ")", ";", "MVT", "RegisterVT", "=", "TLI", ".", "getRegisterType", "(", "F", "."], "ground_truth": ["getContext", "(", ")", ",", "VT", ")", ";"], "File": "WebAssemblyMachineFunctionInfo10", "Func": "computeLegalValueVTs", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3414, "Length": 79, "Cover_Rate": 0.5448275862068965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "X86ISelLowering (2)3", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3415, "Length": 71, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsABICalls", "=", "Subtarget", "->", "isABICalls", "(", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ";", "if", "(", "IsABICalls", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveAbiCalls", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionPic0", "(", ")", ";", "}", "std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "Subtarget", "->", "isNaN2008", "(", ")", "?", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaN2008", "(", ")", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "if", "(", "ABI", ".", "IsEABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isGP32bit", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "else", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*"], "ground_truth": ["Subtarget", ")", ";"], "File": "MipsAsmPrinter20", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3416, "Length": 197, "Cover_Rate": 0.7035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ELFObjectWriter", "::", "needsRelocateWithSymbol", "(", "const", "MCSymbol", "&", "Sym", ",", "unsigned", "Type", ")", "const", "{", "switch", "(", "Type", ")", "{", "default", ":", "return", "false", ";", "case", "ELF", "::", "R_<ISA_LIT>ARC_GOT10", ":", "case", "ELF", "::", "R_<ISA_LIT>ARC_GOT13", ":", "case", "ELF", "::", "R_<ISA_LIT>ARC_GOT22", ":", "case", "ELF", "::", "R_<ISA_LIT>ARC_GOTDATA_HIX22", ":", "case", "ELF", "::", "R_<ISA_LIT>ARC_GOTDATA_LOX10", ":", "case", "ELF", "::", "R_<ISA_LIT>ARC_GOTDATA_OP_HIX22", ":", "case", "ELF", "::", "R_<ISA_LIT>ARC_GOTDATA_OP_LOX10"], "ground_truth": [":"], "File": "SparcELFObjectWriter (2)1", "Func": "needsRelocateWithSymbol", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3417, "Length": 60, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isMem", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "DLXAsmParser", "Func": "getMemOp", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3418, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqsub_u64", "(", "uint64x1_t", "__a", ",", "uint64x1_t", "__b", ")", "{", "return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_uqsubdi_uuu", "(", "__a", "[", "<NUM_LIT>"], "ground_truth": ["]", ",", "__b", "[", "<NUM_LIT>", "]", ")", "}", ";"], "File": "arm", "Func": "neon2_vqsub_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3419, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>V8TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>V9TargetMachine", ">", "Y", "(", "The<ISA_LIT>V9Target", ")", ";", "RegisterAsmInfo", "<", "<ISA_LIT>ELFMCAsmInfo", ">"], "ground_truth": ["A", "(", "The<ISA_LIT>Target", ")", ";"], "File": "SparcTargetMachine12", "Func": "LLVMInitializeSparcTarget", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3420, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Commute", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MVT", "NarrowVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "NarrowSize", ")", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VL", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "Op1", ".", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "VL", ")", "{", "unsigned", "ExtOpc", "=", "Op1", ".", "getOpcode", "(", ")", ";", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getValueType", "(", ")", "!=", "NarrowVT", ")", "Op1", "=", "DAG", ".", "getNode", "(", "ExtOpc", ",", "DL", ",", "NarrowVT", ",", "Op1", ",", "Mask", ",", "VL", ")", ";", "unsigned", "WOpc", ";", "if", "(", "ExtOpc", "==", "<STR_LIT>", ")", "WOpc", "=", "IsAdd"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "RISCVISelLowering3", "Func": "combineADDSUB_VLToVWADDSUB_VL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3421, "Length": 206, "Cover_Rate": 0.6477987421383647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMRSOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeSysRegOperand", "(", "<STR_LIT>", "(", ")", ",", "Inst", ",", "Val", ",", "Address", ",", "Decoder"], "ground_truth": [")", ";"], "File": "AArch64Disassembler10", "Func": "DecodeMRSOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3422, "Length": 38, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtpd2uqq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8di", ")"], "ground_truth": ["__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_cvt_roundpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3423, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "common_object_handler", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", "ATTRIBUTE_UNUSED", ")", "{", "tree", "decl", "=", "*", "node", ";", "gcc_assert", "(", "DECL_P", "(", "decl", ")", ")", ";", "DECL_COMMON", "(", "decl", ")"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "alpha", "Func": "common_object_handler", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3424, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "insertAssignInstr", "(", "Register", "Reg", ",", "Type", "*", "Ty", ",", "<ISA_LIT>Type", "*", "SpirvTy", ",", "<ISA_LIT>GlobalRegistry", "*", "GR", ",", "MachineIRBuilder", "&", "MIB", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "assert", "(", "(", "Ty", "||", "SpirvTy", ")", "&&", "<STR_LIT>", ")", ";", "MIB", ".", "setInsertPt", "(", "*", "Def", "->", "getParent", "(", ")", ",", "(", "Def", "->", "getNextNode", "(", ")", "?", "Def", "->", "getNextNode", "(", ")", "->", "getIterator", "(", ")"], "ground_truth": [":", "Def", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", ";"], "File": "SPIRVPreLegalizer1", "Func": "insertAssignInstr", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3425, "Length": 89, "Cover_Rate": 0.39035087719298245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", ".", "empty", "(", ")", ")", "||", "(", "!", "Val", "&&", "VRegs", ".", "empty", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VRegs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "MIRBuilder", ".", "buildInstr"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "PPCCallLowering2", "Func": "lowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3426, "Length": 49, "Cover_Rate": 0.6125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setError", "(", "unsigned", "Err", ")", "{", "Error", "="], "ground_truth": ["Err", ";", "}"], "File": "HexagonShuffler (2)", "Func": "setError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3427, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "<STR_LIT>", ";", "}", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "AddrMode", "==", "<STR_LIT>", "||", "AddrMode", "==", "<STR_LIT>", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ";", "int", "InstrOffs", "=", "<STR_LIT>", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "Offset", "+=", "InstrOffs", "*", "<NUM_LIT>", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "assert", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "ImmedOffset", "|=", "<NUM_LIT>", "<<"], "ground_truth": ["NumBits", ";"], "File": "Thumb2InstrInfo14", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3428, "Length": 363, "Cover_Rate": 0.3321134492223239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeCell<ISA_LIT>AsmPrinter", "("], "ground_truth": [")", "{"], "File": "SPUAsmPrinter", "Func": "LLVMInitializeCellSPUAsmPrinter", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3429, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFunctionParameterAttribute", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{", "<STR_LIT>", "e", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";"], "File": "SPIRVInstPrinter", "Func": "printFunctionParameterAttribute", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3430, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vcombinev2sf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon_vcombine_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3431, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">="], "ground_truth": ["<NUM_LIT>", ";"], "File": "NVPTXSubtarget (2)", "Func": "hasAtomRedGen32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3432, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MBB", "=", "copy0MBB", ";", "MBB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "MBB", "=", "copy1MBB", ";", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "GBZ80ISelLowering (2)", "Func": "EmitSelectInstr", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3433, "Length": 185, "Cover_Rate": 0.6085526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "MipsInstrInfo19", "Func": "BlockHasNoFallThrough", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3434, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbslq_f16", "(", "uint16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vbslq_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3435, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind"], "ground_truth": ["==", "k_RDOp", ";"], "File": "VEAsmParser (2)", "Func": "isRDOp", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3436, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", ";", "}", "InstrumentMOVSImpl", "(", "AccessSize", ",", "Ctx"], "ground_truth": [",", "Out", ")", ";"], "File": "X86AsmInstrumentation", "Func": "InstrumentMOVS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3437, "Length": 47, "Cover_Rate": 0.46534653465346537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vfmsq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32x4_t", "__c", ")", "{", "return", "__builtin_mve_vfmsq_fv4sf", "(", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vfmsq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3438, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__vector", "unsigned", "int", "zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "short", "result", ";", "a", "=", "(", "__vector", "unsigned", "char", ")", "__builtin_pack_vector_int128", "(", "<NUM_LIT>", ",", "__A", ")", ";", "b", "=", "(", "__vector", "unsigned", "char", ")", "__builtin_pack_vector_int128", "(", "<NUM_LIT>", ",", "__B", ")", ";", "vmin", "=", "vec_min", "(", "a", ",", "b", ")", ";", "vmax", "=", "vec_max", "(", "a", ",", "b", ")", ";", "vabsdiff", "=", "vec_sub", "(", "vmax", ",", "vmin"], "ground_truth": [")", ";"], "File": "xmmintrin4", "Func": "_mm_sad_pu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3439, "Length": 75, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>SinglePathInfo", "::", "isReachable", "(", "MF"], "ground_truth": [".", "getFunction", "(", ")", ")", ";"], "File": "PatmosSinglePathInfo1", "Func": "isReachable", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3440, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple"], "ground_truth": ["::", "sparcv9", ";"], "File": "SparcAsmParser1", "Func": "is64Bit", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3441, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget"], "ground_truth": ["(", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "File": "OR1KISelDAGToDAG", "Func": "OR1KDAGToDAGISel", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3442, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3443, "Length": 55, "Cover_Rate": 0.3900709219858156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Start", ",", "End", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "StringRef", "AsmTokStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOffsetOfOperator", "(", ")", ";", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "IOK_LENGTH", ")", ";", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "IOK_SIZE", ")", ";", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "IOK_TYPE", ")", ";", "}", "unsigned", "Size", "=", "getIntelMemOperandSize", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "Size", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", "&&", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Start", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "AsmToken", "StartTok", "=", "Tok", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";", "else", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "Start", ",", "Len", ",", "Imm", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "SM", ".", "getSym", "(", ")", ")", "return", "<STR_LIT>", "(", "SM", ".", "getSym", "(", ")", ",", "Start", ",", "End", ",", "Size", ")", ";", "const", "MCExpr", "*", "ImmExpr", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "ImmExpr", ",", "Start", ",", "End", ")", ";", "}", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "ParseIntelMemOperand", "(", "Imm", ",", "Start", ",", "Size", ")", ";", "}", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "("], "ground_truth": ["RegNo", ",", "Start", ",", "End", ")", ";"], "File": "X86AsmParser (2)1", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3444, "Length": 427, "Cover_Rate": 0.9008438818565401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_r_u32", "(", "uint32x4_t", "__a", ",", "int32_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vqshlq_r_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3445, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG"], "ground_truth": ["(", ")", ";"], "File": "NOPInsertion", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3446, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_xcoff_declare_object_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "struct", "declare_alias_data", "data", "=", "{", "file", ",", "false", "}", ";", "ASM_OUTPUT_LABEL", "(", "file", ","], "ground_truth": ["name", ")", ";"], "File": "rs6000", "Func": "rs6000_xcoff_declare_object_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3447, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "if", "(", "DisableVSXFMAMutate", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "if", "(", "processBlock", "(", "B"], "ground_truth": [")", ")", "Changed", "=", "true", ";"], "File": "PPCInstrInfo62", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3448, "Length": 54, "Cover_Rate": 0.5242718446601942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Minor", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveMajorMinor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3449, "Length": 63, "Cover_Rate": 0.5478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint16_t", "Register", "=", "getReg", "(", "Decoder"], "ground_truth": [",", "<STR_LIT>", ",", "RegNo", ")", ";"], "File": "AArch64Disassembler10", "Func": "DecodeGPR32wspRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3450, "Length": 23, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VectorT1", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "VectorT2", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "uint64_t", "Size", "=", "VectorT1", ".", "getFixedSizeInBits", "(", ")", ";", "if", "(", "VectorT1", "!=", "VectorT2", "||", "(", "Size", "!=", "<NUM_LIT>", "&&", "Size", "!=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT1", "=", "VectorT1", ".", "getVectorElementType", "(", ")", ";", "if", "(", "VT1", "!=", "<STR_LIT>", "&&", "VT1", "!=", "<STR_LIT>", "&&", "VT1", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "Op0", "=", "Op0", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering10", "Func": "performABSCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3451, "Length": 95, "Cover_Rate": 0.3253424657534247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_movsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__builtin_ia32_cmpltsd", "(", "(", "__v2df", ")"], "ground_truth": ["__B", ",", "(", "__v2df", ")", "__A", ")", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmpgt_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3452, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumVectorInstToHideOverhead", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex"], "ground_truth": [")", "return", "NumVectorInstToHideOverhead", ";"], "File": "AArch64TargetTransformInfo (2)", "Func": "getAddressComputationCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3453, "Length": 18, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target"], "ground_truth": [")", ";"], "File": "MSP430TargetMachine14", "Func": "LLVMInitializeMSP430Target", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3454, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "C", "(", "getThe<ISA_LIT>64LETarget", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>CTRLoopsVerifyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LoopInstrFormPrepPass", "(", "PR", ")", ";", "initialize<ISA_LIT>TOCRegDepsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>EarlyReturnPass", "(", "PR", ")", ";", "initialize<ISA_LIT>VSXCopyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>VSXFMAMutatePass", "(", "PR", ")", ";", "initialize<ISA_LIT>VSXSwapRemovalPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ReduceCRLogicalsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>BSelPass", "(", "PR"], "ground_truth": [")", ";"], "File": "PPCTargetMachine90", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3455, "Length": 67, "Cover_Rate": 0.4962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u64_p16", "(", "poly16x8_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vreinterpretq_u64_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3456, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsRV64", ")", "{", "return", "Align", "(", "cc128_get_required_alignment", "(", "Size", ")", ")", ";", "}", "else", "{", "return", "Align", "(", "cc64_get_required_alignment"], "ground_truth": ["(", "Size", ")", ")", ";"], "File": "RISCVCompressedCap", "Func": "getRequiredAlignment", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3457, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isABI_O32", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsSubtarget (2)", "Func": "isABI_O32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3458, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mov_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_movdqa64_128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di"], "ground_truth": [")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_maskz_mov_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3459, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "(", "(", "__v2di", ")", "__B", ")", "["], "ground_truth": ["<NUM_LIT>", "]", ";"], "File": "emmintrin", "Func": "_mm_movepi64_pi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3460, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_BARRIER", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}", "return", "Changes"], "ground_truth": [";"], "File": "SIInsertWaits34", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3461, "Length": 81, "Cover_Rate": 0.3306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm1_16", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<"], "ground_truth": ["MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3462, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IntrinsicData", "*", "Data", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "IntrinsicsWithoutChain", ")"], "ground_truth": [",", "std", "::", "end", "(", "IntrinsicsWithoutChain", ")", ",", "IntrinsicToFind", ")", ";"], "File": "X86IntrinsicsInfo10", "Func": "getIntrinsicWithoutChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3463, "Length": 26, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "save_mask", "=", "&", "cfun", "->", "machine", "->", "save_mask", ";", "CLEAR_HARD_REG_SET", "(", "*", "save_mask", ")", ";", "var_size", "=", "PRU_STACK_ALIGN", "(", "(", "HOST_WIDE_INT", ")", "get_frame_size", "(", ")", ")", ";", "out_args_size", "=", "PRU_STACK_ALIGN", "(", "(", "HOST_WIDE_INT", ")", "crtl", "->", "outgoing_args_size", ")", ";", "total_size", "=", "var_size", "+", "out_args_size", ";", "save_reg_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_GP_REGNUM", ";", "regno", "++", ")", "if", "(", "prologue_saved_reg_p", "(", "regno", ")", ")", "{", "SET_HARD_REG_BIT", "(", "*", "save_mask", ",", "regno", ")", ";", "save_reg_size", "+=", "<NUM_LIT>", ";", "}", "save_reg_size", "=", "PRU_STACK_ALIGN", "(", "save_reg_size", ")", ";", "total_size", "+=", "save_reg_size"], "ground_truth": [";"], "File": "pru", "Func": "pru_compute_frame_layout", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3464, "Length": 94, "Cover_Rate": 0.4895833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")"], "ground_truth": [";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{"], "File": "PPCInstrInfo (2)", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3465, "Length": 36, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUndefUpperHalf", "(", "Mask", ")", ")", "return", "false", ";", "int", "Len", "=", "HalfSize", ";", "for", "(", ";", "Len", ">", "<NUM_LIT>", ";", "--", "Len", ")", "if", "(", "!", "Zeroable", "[", "Len", "-", "<NUM_LIT>", "]", ")", "break", ";", "assert", "(", "Len", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Src", ";", "int", "Idx", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Len", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "SDValue", "&", "V", "=", "(", "M", "<", "Size", "?", "V1", ":", "V2", ")", ";", "M", "=", "M", "%", "Size", ";", "if", "(", "i", ">", "M", "||", "M", ">=", "HalfSize", ")"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering (2)5", "Func": "matchShuffleAsEXTRQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3466, "Length": 120, "Cover_Rate": 0.40268456375838924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "<NUM_LIT>", ")", "{", "if", "(", "*", "sym", "==", "'*'", ")", "sym", "++", ";", "else", "if", "(", "*", "sym", "==", "'@'", "&&", "sym", "[", "<NUM_LIT>", "]", "==", "'.'", ")"], "ground_truth": ["sym", "+=", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_strip_name_encoding", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3467, "Length": 34, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "iq2000_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPLEX_FLOAT", ")", "==", "(", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode2", ")"], "ground_truth": ["==", "MODE_COMPLEX_FLOAT", ")", ")", ";"], "File": "iq2000", "Func": "iq2000_modes_tieable_p", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3468, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size"], "ground_truth": [")", ";"], "File": "AArch64ELFStreamer28", "Func": "EmitValueImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3469, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "Predicate", "=", "CmpInst", "::", "ICMP_NE", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "Predicate", "=", "CmpInst", "::", "ICMP_NE", ";", "break", ";", "}", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>ConditionCode", "(", "Predicate", ")", ";", "assert", "(", "CC", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "CmpLHS", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CmpLHS", ",", "CmpRHS", ",", "CmpVT", ")", ")", "return", "false", ";", "if", "(", "SETFOpc", ")", "{", "unsigned", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg1", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg2", ")", ";", "auto", "const", "&", "II", "=", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "TmpReg", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "}", "NeedTest", "=", "false", ";", "}", "else", "if", "(", "fold<ISA_LIT>XALUIntrinsic", "(", "CC", ",", "I", ",", "Cond", ")", ")", "{", "unsigned", "TmpReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "TmpReg", "==", "<NUM_LIT>", ")", "return"], "ground_truth": ["false", ";"], "File": "X86FastISel (2)1", "Func": "X86FastEmitCMoveSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3470, "Length": 347, "Cover_Rate": 0.4853146853146853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op"], "ground_truth": [")", ";"], "File": "MipsISelLowering10", "Func": "lowerFRAMEADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3471, "Length": 76, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "unsigned", "TrigNode", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "TrigNode", "=", "<STR_LIT>", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "R600ISelLowering (2)1", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3472, "Length": 84, "Cover_Rate": 0.3514644351464435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "FoldOperands", "(", "unsigned", "Opcode", ",", "const", "R600InstrInfo", "*", "TII", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ")", "{", "int", "OperandIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", "}", ";", "int", "SelIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_sel", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_sel", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2_sel", ")", "}", ";", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2_neg", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_abs", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1_abs", ")", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "OperandIdx", "[", "i", "]", "<", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "&", "Src", "=", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", ";", "SDValue", "&", "Sel", "=", "Ops", "[", "SelIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", ";", "SDValue", "&", "Neg", "=", "Ops", "[", "NegIdx", "[", "i", "]", "-", "<NUM_LIT>", "]", ";", "SDValue"], "ground_truth": ["FakeAbs", ";"], "File": "AMDGPUISelDAGToDAG13", "Func": "FoldOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3473, "Length": 269, "Cover_Rate": 0.8459119496855346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "aarch64_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_define_unconditional_macros", "(", "pfile", ")", ";", "aarch64_update_cpp_builtins", "("], "ground_truth": ["pfile", ")", ";"], "File": "aarch64-c", "Func": "aarch64_cpu_cpp_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3474, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Cond", ")", ";", "return", "Cond"], "ground_truth": [";"], "File": "R600ISelLowering15", "Func": "LowerSETCC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3475, "Length": 149, "Cover_Rate": 0.573076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorIndex32", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";", "return", "VectorIndex", ".", "Val"], "ground_truth": ["<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3476, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "(", "(", "__v8si", ")", "__A", ">"], "ground_truth": ["(", "__v8si", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_cmpgt_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3477, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64LoadStoreOptimizer31", "Func": "isUnscaledLdSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3478, "Length": 33, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "int", "Index", "=", "i", "&", "~", "(", "NumEltsPerLane", "-", "<NUM_LIT>", ")", ";", "uint64_t", "Element", "=", "RawMask", "[", "i", "]", ";", "if", "(", "ElSize", "==", "<NUM_LIT>", ")", "Index", "+=", "(", "Element", ">>", "<NUM_LIT>", ")"], "ground_truth": ["&", "<NUM_LIT>", ";"], "File": "X86ShuffleDecodeConstantPool13", "Func": "DecodeVPERMILPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3479, "Length": 69, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrDispShift", "!=", "<NUM_LIT>", ")", "Expr", "=", "DIExpression", "::", "prepend", "(", "Expr", ",", "DIExpression", "::", "NoDeref", ",", "AddrDispShift", ",", "DIExpression", "::", "WithStackValue", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "IsIndirect", "=", "MI", "."], "ground_truth": ["isIndirectDebugValue", "(", ")", ";"], "File": "X86OptimizeLEAs19", "Func": "replaceDebugValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3480, "Length": 53, "Cover_Rate": 0.3464052287581699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVST3LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3481, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "vec_perm_builder", "perm", "(", "nelt", ",", "nelt", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "perm", ".", "quick_push", "(", "i", "*", "<NUM_LIT>", ")", ";", "rs6000_do_expand_vec_perm", "(", "target", ",", "op0", ",", "op1", ",", "vmode"], "ground_truth": [",", "perm", ")", ";"], "File": "powerpcspe", "Func": "rs6000_expand_extract_even", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3482, "Length": 55, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "-", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon1_vnegq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3483, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_OUTPUT_ALIGN", "(", "file", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "last_assemble_variable_decl", "=", "decl", ";", "ASM_DECLARE_OBJECT_NAME", "(", "file", ",", "name", ",", "decl", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "name"], "ground_truth": [")", ";"], "File": "i386", "Func": "x86_output_aligned_bss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3484, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reorder", "="], "ground_truth": ["false", ";"], "File": "P2AsmParser", "Func": "setNoreorder", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3485, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_n_f32", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ")", "{", "return", "(", "float32x4_t", ")", "__builtin_neon_vmul_nv4sf", "(", "__a", ",", "("], "ground_truth": ["__builtin_neon_sf", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmulq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3486, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "bool", "ForceVOP3", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Op", "->", "Reg", ".", "TRI", "=", "TRI", ";", "Op", "->", "Reg", ".", "STI", "=", "STI", ";", "Op", "->", "Reg", ".", "Modifiers", "=", "<NUM_LIT>", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "AMDGPUAsmParser9", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3487, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64InstrInfo25", "Func": "getLoadStoreImmIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3488, "Length": 54, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "YMMUsed", "=", "FnHasLiveInYmm", ";", "if", "(", "!", "YMMUsed", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "i", "=", "RC", "->", "begin", "(", ")", ",", "e", "=", "RC", "->", "end", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "!", "MRI", ".", "reg_nodbg_empty", "(", "*", "i", ")", ")", "{", "YMMUsed", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "!", "YMMUsed", ")", "{", "return", "false", ";", "}", "assert", "(", "BlockStates", ".", "empty", "(", ")", "&&", "DirtySuccessors", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "BlockStates", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "processBasicBlock", "(", "MBB", ")", ";", "if", "(", "FnHasLiveInYmm", ")", "addDirtySuccessor", "(", "MF", ".", "front", "(", ")", ")", ";", "while", "(", "!", "DirtySuccessors", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "DirtySuccessors", ".", "back", "(", ")", ";", "DirtySuccessors", ".", "pop_back", "(", ")", ";", "BlockState", "&", "BBState", "=", "BlockStates", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "if", "(", "BBState", ".", "FirstUnguardedCall", "!=", "MBB", ".", "end", "(", ")", ")", "insertVZeroUpper", "(", "BBState", ".", "FirstUnguardedCall", ",", "MBB", ")", ";", "if", "(", "BBState", ".", "ExitState", "==", "PASS_THROUGH", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "."], "ground_truth": ["succ_end", "(", ")", ";"], "File": "X86VZeroUpper4", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3489, "Length": 241, "Cover_Rate": 0.6639118457300276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&"], "ground_truth": ["InstrInfo", ";"], "File": "X86Subtarget1", "Func": "getInstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3490, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isMaskAgnostic", "(", "unsigned", "VType", ")", "{", "return", "VType", "&"], "ground_truth": ["<NUM_LIT>", ";"], "File": "RISCVBaseInfo", "Func": "isMaskAgnostic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3491, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "DstSize", "==", "<NUM_LIT>", ")", "RC", "="], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "MipsInstructionSelector15", "Func": "selectCopy", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3492, "Length": 87, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_max_epu16", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "File": "smmintrin2", "Func": "_mm_max_epu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3493, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getAdrLabelOpValue", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3494, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MCInst", "ShlInst", ",", "FenceInst", ";", "bool", "Parse32", "=", "is32BitMode", "(", ")", "||", "Code16GCC", ";", "unsigned", "Basereg", "=", "is64BitMode", "(", ")", "?", "<STR_LIT>", ":", "(", "Parse32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "auto", "ShlMemOp", "=", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "Basereg", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "{", "}", ",", "SMLoc", "{", "}", ",", "<NUM_LIT>", ")", ";", "ShlInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "ShlMemOp", "->", "addMemOperands", "(", "ShlInst", ",", "<NUM_LIT>", ")", ";", "ShlInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "FenceInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Out", ".", "emitInstruction", "(", "ShlInst", ",", "getSTI", "(", ")", ")", ";", "Out", ".", "emitInstruction", "(", "FenceInst", ",", "getSTI", "("], "ground_truth": [")", ")", ";"], "File": "X86AsmParser (2)4", "Func": "applyLVICFIMitigation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3495, "Length": 147, "Cover_Rate": 0.5975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "addMutation", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "UsrOverflowMutation", ">", "("], "ground_truth": [")", ")", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "HexagonPacketizerList", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3496, "Length": 44, "Cover_Rate": 0.35772357723577236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "loongarch_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "loongarch_mode_ok_for_mov_fmt_p", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "FP_REGS", ";", "if", "(", "reg_class_subset_p", "(", "GR_REGS", ",", "rclass", ")", ")", "rclass", "=", "GR_REGS", ";", "return", "rclass"], "ground_truth": [";"], "File": "loongarch", "Func": "loongarch_preferred_reload_class", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3497, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "return", "(", "RegNo", "=="], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SNESAsmParser", "Func": "parseRegister", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3498, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getContext", "(", ")", ".", "reportError", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "FPOInstruction", "Inst", ";", "Inst", ".", "Label", "=", "emitFPOLabel", "(", ")", ";", "Inst", ".", "Op", "=", "FPOInstruction", "::", "StackAlign", ";", "Inst", ".", "RegOrOffset", "=", "Align", ";", "CurFPOData", "->", "Instructions", "."], "ground_truth": ["push_back", "(", "Inst", ")", ";"], "File": "X86WinCOFFTargetStreamer3", "Func": "emitFPOStackAlign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3499, "Length": 49, "Cover_Rate": 0.45794392523364486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)3", "Func": "EmitLoweredCatchPad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3500, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "OpPredicate", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "BinOpCode", "=", "intrinsicIDToBinOpCode", "(", "II", ".", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "BinOpCode", "==", "Instruction", "::", "BinaryOpsEnd", "||", "!", "match", "(", "OpPredicate", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_ConstantInt", "<", "<STR_LIT>", ">", "(", ")", ")", ")", ")", "return", "None", ";", "IRBuilder", "<", ">", "Builder", "(", "II", ".", "getContext"], "ground_truth": ["(", ")", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "instCombineSVEVectorBinOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3501, "Length": 65, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "("], "ground_truth": ["Expr", ",", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3502, "Length": 156, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "BB", ",", "I", ",", "BB", ".", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get"], "ground_truth": ["(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering104", "Func": "AppendS_WAITCNT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3503, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_permutexvar_epi8", "(", "__m256i", "__W", ",", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_permvarqi256_mask", "(", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__W", ","], "ground_truth": ["(", "__mmask32", ")", "__M", ")", ";"], "File": "avx512vbmivlintrin", "Func": "_mm256_mask_permutexvar_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3504, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SPClone", "::", "handleRoot", "(", "Function", "*", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "F", "->", "hasFnAttribute", "("], "ground_truth": ["llvm", "::", "Attribute", "::", "NoInline", ")", ")", "{"], "File": "PatmosSPClone1", "Func": "handleRoot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3505, "Length": 42, "Cover_Rate": 0.6461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "<STR_LIT>", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase"], "ground_truth": ["(", "MergeInstr", ")", ";"], "File": "ARMLoadStoreOptimizer85", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3506, "Length": 307, "Cover_Rate": 0.5695732838589982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addMemSrcOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "AAPAsmParser", "Func": "addMemSrc10PreDecOperands", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3507, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "if", "(", "HasInt256", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "Vec", "=", "Concat128BitVectors", "(", "Vec", ",", "Vec", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "}", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "}", "else", "llvm_unreachable"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering178", "Func": "getOnesVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3508, "Length": 134, "Cover_Rate": 0.6146788990825688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "RA", ",", "<ISA_LIT>_MC", "::", "getDwarfRegFlavour", "(", "TT", ",", "false", ")"], "ground_truth": [",", "<ISA_LIT>_MC", "::", "getDwarfRegFlavour", "(", "TT", ",", "true", ")", ",", "RA", ")", ";"], "File": "X86MCTargetDesc12", "Func": "createX86MCRegisterInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3509, "Length": 36, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "bool", "IsScalableVector", "=", "true", ";", "unsigned", "NF", "=", "<NUM_LIT>", ";", "unsigned", "LMul", "=", "<NUM_LIT>", ";", "unsigned", "SubRegIdx", "=", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "IsScalableVector", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "IsScalableVector", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "IsScalableVector", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "SubRegIdx", "=", "<STR_LIT>", ";", "NF", "=", "<NUM_LIT>", ";", "LMul", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "SubRegIdx", "=", "<STR_LIT>", ";", "NF", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "RISCVInstrInfo26", "Func": "copyPhysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3510, "Length": 313, "Cover_Rate": 0.3243523316062176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "Value", "*", "Cond", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "Cond", ")", ";", "if", "(", "CI", "&&", "(", "CI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", ")", "{", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>ConditionCode", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "CC", ">", "<STR_LIT>", ")", "return", "false", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "CmpLHS", "->", "getType"], "ground_truth": ["(", ")", ")", ";"], "File": "X86FastISel101", "Func": "X86FastEmitPseudoSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3511, "Length": 131, "Cover_Rate": 0.30536130536130535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "MSRMask", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMAsmParser35", "Func": "getMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3512, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->"], "ground_truth": ["decl", ")", ")", ";"], "File": "arm", "Func": "arm_ge_bits_access", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3513, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "TargetInstrInfo", "::", "isStoreToStackSlot", "(", "MI"], "ground_truth": [",", "FrameIndex", ")", ";"], "File": "UPTInstrInfo", "Func": "isStoreToStackSlot", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3514, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "E", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "assert", "(", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "AlignmentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "unsigned", "Align", "=", "<NUM_LIT>", ";", "switch", "(", "CE", "->", "getValue", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Align", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Align", ",", "false", ",", "S", ",", "E", ",", "AlignmentLoc", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser101", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3515, "Length": 476, "Cover_Rate": 0.4142732811140122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperandInfo", "&", "MOI", "=", "this", "->", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpNo", "]", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "bool", "isPtrReg", "=", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", ";", "if", "(", "isPtrReg", ")", "{", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "O", "<<", "getPrettyRegisterName", "(", "Op", ".", "getReg", "("], "ground_truth": [")", ",", "MRI", ")", ";"], "File": "AVRInstPrinter3", "Func": "printOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3516, "Length": 93, "Cover_Rate": 0.4793814432989691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "<ISA_LIT>CodeGenPrepare", "::", "getI32Ty", "(", "IRBuilder", "<", ">", "&", "B", ",", "const", "Type", "*", "T", ")", "const", "{", "assert", "(", "needsPromotionToI32", "(", "T", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "T", "->", "isIntegerTy", "(", ")", ")", "return", "B"], "ground_truth": [".", "getInt32Ty", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getI32Ty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3517, "Length": 44, "Cover_Rate": 0.6376811594202898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "SwitchSection", "(", "fCodeSection", ")", ";", "O", "<<", "<STR_LIT>", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "<<", "<STR_LIT>", ";", "O", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", ";", "DebugLoc", "CurDL", ";", "O", "<<", "<STR_LIT>", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "EmitBasicBlockStart", "(", "I", ")", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";"], "ground_truth": ["++", "II", ")", "{"], "File": "PIC16AsmPrinter3", "Func": "runOnMachineFunction", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3518, "Length": 130, "Cover_Rate": 0.4961832061068702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "SI", "=", "*", "SII", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "SI", ".", "dump", "(", ")", ")", ";", "BuildMI", "(", "*", "SI", ".", "getParent", "(", ")", ",", "SI", ",", "SI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SI"], "ground_truth": [".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "P2ExpandPseudos", "Func": "expand_QUREM", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3519, "Length": 78, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeVPERM2F128Mask", "(", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{", "return", "DecodeVPERM2F128Mask", "(", "<STR_LIT>", ",", "Imm", ",", "ShuffleMask"], "ground_truth": [")", ";"], "File": "X86ShuffleDecode23", "Func": "DecodeVPERM2F128Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3520, "Length": 24, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "return", "create<ISA_LIT>VLIWMachineSched", "(", "C"], "ground_truth": [")", ";"], "File": "PatmosTargetMachine1", "Func": "createMachineScheduler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3521, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>HazardRecognizer970", "::", "GetInstrType", "(", "unsigned", "Opcode", ",", "bool", "&", "isFirst", ",", "bool", "&", "isSingle", ",", "bool", "&", "isCracked", ",", "bool", "&", "isLoad", ",", "bool", "&", "isStore", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "Opcode", ")", ";", "isLoad", "=", "MCID", ".", "mayLoad", "(", ")", ";", "isStore", "=", "MCID", ".", "mayStore", "(", ")", ";", "uint64_t", "TSFlags", "=", "MCID", ".", "TSFlags", ";", "isFirst", "=", "TSFlags", "&", "<STR_LIT>", ";", "isSingle", "=", "TSFlags", "&", "<STR_LIT>", ";", "isCracked", "=", "TSFlags", "&", "<STR_LIT>", ";", "return", "(", "<STR_LIT>", ")", "(", "TSFlags", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "PPCHazardRecognizers16", "Func": "GetInstrType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3522, "Length": 96, "Cover_Rate": 0.8807339449541285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "<ISA_LIT>CC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "<ISA_LIT>CC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueV", ",", "FalseV"], "ground_truth": [",", "<ISA_LIT>CC", ",", "Flag", ")", ";"], "File": "Z80ISelLowering (2)", "Func": "LowerSelectCC", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3523, "Length": 81, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "override"], "ground_truth": ["{"], "File": "AMDGPUAsmParser43", "Func": "getReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3524, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do_load_for_compare_from_addr", "(", "load_mode", ",", "d2", ",", "src2_addr", ",", "orig_src2", ")", ";", "do_sub3", "(", "shift_amount", ",", "GEN_INT", "(", "load_mode_size", ")", ",", "cmp_rem", ")", ";", "if", "(", "word_mode", "==", "DImode", ")", "{", "emit_insn", "(", "gen_ashldi3", "(", "shift_amount", ",", "shift_amount", ",", "GEN_INT", "(", "LOG2_BITS_PER_UNIT", ")", ")", ")", ";", "emit_insn", "(", "gen_lshrdi3", "(", "d1", ",", "d1", ",", "gen_lowpart", "(", "SImode", ",", "shift_amount", ")", ")", ")", ";", "emit_insn", "(", "gen_lshrdi3", "(", "d2", ",", "d2", ",", "gen_lowpart", "(", "SImode", ",", "shift_amount", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_ashlsi3", "(", "shift_amount", ",", "shift_amount", ",", "GEN_INT", "(", "LOG2_BITS_PER_UNIT", ")", ")", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "d1", ",", "d1", ",", "shift_amount", ")", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "d2", ",", "d2", ",", "shift_amount", ")", ")", ";", "}", "if", "(", "TARGET_P9_MISC", ")", "{", "rtx", "cmp", "=", "gen_rtx_COMPARE", "(", "CCUNSmode", ",", "d1", ",", "d2", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dcond", ",", "cmp", ")", ")", ";", "}", "else", "{", "if", "(", "word_mode", "==", "DImode", ")", "emit_insn", "(", "gen_subfdi3_carry", "(", "diff", ",", "d2", ",", "d1", ")", ")", ";", "else", "emit_insn", "(", "gen_subfsi3_carry", "(", "diff", ","], "ground_truth": ["d2", ",", "d1", ")", ")", ";"], "File": "rs6000-string", "Func": "do_load_mask_compare", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3525, "Length": 183, "Cover_Rate": 0.7093023255813954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "<STR_LIT>", "||", "LoadedVT", "==", "<STR_LIT>", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "<STR_LIT>", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "<NUM_LIT>", ")", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "NewOffset", ",", "CurDAG", "->", "getTargetConstant", "(", "Pred", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ",", "PredReg", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "New", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "New", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "New", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "New", ",", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG100", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3526, "Length": 255, "Cover_Rate": 0.33420707732634336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_orx", "(", "spu_rlmask", "(", "spu_cmpgt", "(", "a", ",", "b", ")", ",", "-", "<NUM_LIT>", ")"], "ground_truth": [")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_any_gt", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3527, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "emitDebuggerPrologue", "(", "MF", ",", "MBB", ")", ";", "if", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "return", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "hasOnlySGPRSpills", "(", "MFI", ",", "MF", ".", "getFrameInfo", "(", ")", ")", ")", "return", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "assert", "(", "ScratchRsrcReg", "!=", "<STR_LIT>", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "assert", "(", "ScratchWaveOffsetReg", "!=", "<STR_LIT>", ")", ";", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "<STR_LIT>", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "}", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "{", "DebugLoc", "DL", ";", "unsigned", "FlatScratchInitReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "FLAT_SCRATCH_INIT", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitLo", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "ScratchRsrcReg", "==", "PreloadedPrivateBufferReg", ")", "{", "assert", "(", "ScratchWaveOffsetReg", "==", "PreloadedScratchWaveOffsetReg", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ScratchRsrcReg", "==", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "MCPhysReg", "Reg", ":", "getAllSGPR128", "(", ")", ".", "drop_back", "(", "<NUM_LIT>", ")", ".", "slice", "(", "NumPreloaded", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "assert", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg"], "ground_truth": [",", "Reg", ")", ";"], "File": "SIFrameLowering27", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3528, "Length": 493, "Cover_Rate": 0.4527089072543618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine"], "ground_truth": [")", ";"], "File": "AMDGPUMCInstLower31", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3529, "Length": 305, "Cover_Rate": 0.48031496062992124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "RegOp0", "=", "getLdStRegOp", "(", "*", "RtMI", ")", ";", "MachineOperand", "RegOp1", "=", "getLdStRegOp", "(", "*", "Rt2MI", ")", ";", "if", "(", "RegOp0", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MergeForward", ")", "{", "RegOp0", ".", "setIsKill", "(", "false", ")", ";", "RegOp1", ".", "setIsKill", "(", "false", ")", ";", "}", "else", "{", "Register", "Reg", "=", "getLdStRegOp", "(", "*", "I", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "I", ")", ",", "Paired", ")", ")", "MI", ".", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "}", "}", "unsigned", "int", "MatchPairOpcode", "=", "getMatchingPairOpcode", "(", "Opc", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "MatchPairOpcode", ")", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isPreLdSt", "(", "*", "RtMI", ")", ")", "MIB", ".", "addReg", "(", "BaseRegOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "add", "(", "RegOp0", ")", ".", "add", "(", "RegOp1", ")", ".", "add", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "I", ",", "&", "*", "Paired", "}", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "Paired", ")", ")", ";", "(", "void", ")", "MIB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Paired", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "SExtIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "DstMO", "=", "MIB", "->", "getOperand", "(", "SExtIdx", ")", ";", "Register", "DstRegX", "=", "DstMO", ".", "getReg", "(", ")", ";", "Register", "DstRegW", "=", "TRI", "->", "getSubReg", "(", "DstRegX", ",", "<STR_LIT>", ")", ";", "DstMO", ".", "setReg", "(", "DstRegW", ")", ";", "LLVM_DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIBKill", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "KILL", ")", ",", "DstRegW", ")", ".", "addReg", "(", "DstRegW", ")", ".", "addReg", "(", "DstRegX", ",", "RegState", "::", "Define", ")", ";", "MIBKill", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImplicit", "(", ")", ";", "MachineInstrBuilder", "MIBSXTW", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstRegX", ")", ".", "addReg", "(", "DstRegX", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MIBSXTW", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIBSXTW", ")", "->", "print"], "ground_truth": ["(", "dbgs", "(", ")", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "mergePairedInsns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3530, "Length": 439, "Cover_Rate": 0.3102473498233215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rx_allocate_stack_slots_for_args", "(", "void", ")", "{", "return", "!", "is_naked_func", "("], "ground_truth": ["NULL_TREE", ")", ";"], "File": "rx", "Func": "rx_allocate_stack_slots_for_args", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3531, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SinglePathFIs", "[", "SPCallSpillOffset", "+", "<NUM_LIT>", "]"], "ground_truth": [";"], "File": "PatmosMachineFunctionInfo", "Func": "getSinglePathCallSpillFI", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3532, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LR", "=", "HRI", ".", "getRARegister", "(", ")", ";", "if", "(", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "HMFI", ".", "hasClobberLR", "(", ")", ")", "return", "Op", ";", "unsigned", "NumOps", "=", "Op", ".", "getNumOperands", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "--", "NumOps", ";", "for", "(", "unsigned", "i", "=", "InlineAsm", "::", "Op_FirstOperand", ";", "i", "!=", "NumOps", ";", ")", "{", "unsigned", "Flags", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "++", "i", ";", "switch", "(", "InlineAsm", "::", "getKind", "(", "Flags", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Kind_RegUse", ":", "case", "InlineAsm", "::", "Kind_Imm", ":", "case", "InlineAsm", "::", "Kind_Mem", ":", "i", "+="], "ground_truth": ["NumVals", ";"], "File": "HexagonISelLowering24", "Func": "LowerINLINEASM", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3533, "Length": 151, "Cover_Rate": 0.5298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "isIndex", "(", "Op", ",", "RI", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "Z80InstrInfo2", "Func": "hasIndex", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3534, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>MCInstLower", "::", "LowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "MachineOperandType", "MOTy", "=", "MO", ".", "getType", "(", ")", ";", "switch", "(", "MOTy", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "CreateReg", "(", "MO", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "MipsMCInstLower32", "Func": "LowerOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3535, "Length": 64, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "temp_node", "=", "file_head", ";", "temp_node", "!=", "<NUM_LIT>", ";", "tail_node", "=", "temp_node", ",", "temp_node", "=", "temp_node", "->", "next", ")", "if", "(", "strcmp", "(", "temp_node", "->", "name", ",", "file_name", ")", "==", "<NUM_LIT>", ")", "{", "current_file", "=", "temp_node", ";", "break", ";", "}", "if", "(", "temp_node"], "ground_truth": ["==", "<NUM_LIT>", ")", "{"], "File": "z8k", "Func": "load_source_file", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3536, "Length": 48, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>NaClELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{", "<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler"], "ground_truth": ["(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "MipsNaClELFStreamer4", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3537, "Length": 55, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Packet", ".", "clear", "(", ")", ";", "BundleFlags", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "HexagonShuffler (2)", "Func": "reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3538, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "isPredicated", "(", "*", "I", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "isDebugValue", "(", ")", ")", "{", "bool", "CantAnalyze", "=", "false", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", "||", "!", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "if", "(", "isJumpOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "}", "else", "if", "(", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "!", "isPredicated", "(", "*", "I", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARCInstrInfo10", "Func": "analyzeBranch", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3539, "Length": 258, "Cover_Rate": 0.6433915211970075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performIFJMPCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", "::", "SETNE", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isNullConstant", "(", "LHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "isNullConstant", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "RV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Chain"], "ground_truth": [",", "LHS", ",", "Dest", ")", ";"], "File": "TVMISelLowering", "Func": "performIFJMPCombine", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3540, "Length": 184, "Cover_Rate": 0.863849765258216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "("], "ground_truth": [")", "==", "Triple", "::", "EABIHF", ";"], "File": "ARMSubtarget34", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3541, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "RISCVMCCodeEmitter34", "Func": "getMachineOpValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3542, "Length": 50, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a"], "ground_truth": ["&", "__b", ";"], "File": "arm", "Func": "neon_vand_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3543, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint16_t", "Register", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "AArch64Disassembler10", "Func": "DecodeFPR128RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3544, "Length": 40, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>elTarget", "(", ")", ",", "create<ISA_LIT>elDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64elTarget", "(", ")", ",", "create<ISA_LIT>elDisassembler"], "ground_truth": [")", ";"], "File": "MipsDisassembler1", "Func": "LLVMInitializeMipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3545, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Carry", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3546, "Length": 88, "Cover_Rate": 0.3024054982817869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fmadd_ps", "(", "__m512", "__A", ",", "__mmask16", "__U", ",", "__m512", "__B", ",", "__m512", "__C", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")"], "ground_truth": ["__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_fmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3547, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Flag", ";", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "Op0", ","], "ground_truth": ["Op1", ",", "Flag", ")", ";"], "File": "Z80ISelLowering (2)", "Func": "LowerSUB", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3548, "Length": 65, "Cover_Rate": 0.5038759689922481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GPRDecoderTable", "[", "Register", "]", ")", ")", ";", "unsigned", "Offset", "=", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "LanaiDisassembler11", "Func": "decodeSplsValue", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3549, "Length": 47, "Cover_Rate": 0.5949367088607594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegOrImmWithInputMods", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithInt64InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3550, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqz_f16", "(", "float16x4_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vceqz_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3551, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "unsigned", "encode<ISA_LIT>AluCode", "(", "unsigned", "AluOp", ")", "{", "unsigned", "const", "OP_ENCODING_MASK", "=", "<NUM_LIT>", ";", "return", "AluOp", "&"], "ground_truth": ["OP_ENCODING_MASK", ";"], "File": "LanaiAluCode", "Func": "encodeLanaiAluCode", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3552, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_s32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3553, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF"], "ground_truth": ["||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ";"], "File": "aarch64", "Func": "aarch64_symbolic_address_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3554, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Inst", "=", "IsLittleEndian", "?", "<STR_LIT>", "::", "read32le", "(", "Bytes", ".", "data", "(", ")", ")", ":", "<STR_LIT>", "::", "read32be", "(", "Bytes", ".", "data", "(", ")", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "DecodeStatus", "result", "=", "decodeInstruction", "(", "DecoderTableQPX32", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::"], "ground_truth": ["Fail", ")", "return", "result", ";"], "File": "PPCDisassembler2", "Func": "getInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3555, "Length": 89, "Cover_Rate": 0.5741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSCALAR_TO_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op0", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ConstVecValues", ";", "EVT", "VT", ";", "size_t", "n_copies", ";", "switch", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "CValue", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")"], "ground_truth": [",", "VT", ")", ";"], "File": "SPUISelLowering11", "Func": "LowerSCALAR_TO_VECTOR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3556, "Length": 194, "Cover_Rate": 0.5527065527065527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MetadataStreamer", "::", "emitKernelArg", "(", "const", "Argument", "&", "Arg", ")", "{", "auto", "Func", "=", "Arg", ".", "getParent", "(", ")", ";", "auto", "ArgNo", "=", "Arg", ".", "getArgNo", "(", ")", ";", "const", "MDNode", "*", "Node", ";", "StringRef", "TypeQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "BaseTypeName", ";", "Node", "=", "Func", "->", "getMetadata", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer2", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3557, "Length": 89, "Cover_Rate": 0.3047945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPextr", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "APInt", "::", "getAllOnes", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "EltIdx", ")", "{", "assert", "(", "SrcVT", "==", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Scl", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Scl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ".", "getScalarType", "(", ")", ",", "Scl", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Scl", ",", "dl", ",", "VT", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InputVector", ".", "hasOneUse", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "EltIdx", ")", ")", "{", "SDValue", "MMXSrc", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MMXSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "InputVector", ")", ";", "}", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InputVector", ".", "hasOneUse", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "EltIdx", ")", ")", "{", "SDValue", "MMXSrc", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MMXSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MMXSrc", ")", ";", "}", "if", "(", "SDValue", "SAD", "=", "combineBasicSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SAD", ";", "if", "(", "SDValue", "VPDPBUSD", "=", "combineVPDPBUSDPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "VPDPBUSD", ";", "if", "(", "SDValue", "Cmp", "=", "combinePredicateReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Cmp", ";", "if", "(", "SDValue", "MinMax", "=", "combineMinMaxReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "MinMax", ";", "if", "(", "SDValue", "V", "=", "combineArithReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "scalarizeExtEltFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "IsVar", "=", "!", "CIdx", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "BoolExtracts", ";", "unsigned", "ResNo", "=", "InputVector", ".", "getResNo", "(", ")", ";", "auto", "IsBoolExtract", "=", "[", "&", "BoolExtracts", ",", "&", "ResNo", ",", "&", "IsVar", "]", "(", "SDNode", "*", "Use", ")", "{", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getResNo", "(", ")", "==", "ResNo", "&&", "Use", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "BoolExtracts", ".", "push_back", "(", "Use"], "ground_truth": [")", ";"], "File": "X86ISelLowering104", "Func": "combineExtractVectorElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3558, "Length": 469, "Cover_Rate": 0.3822330888345558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BinOp", "->", "setHasNoSignedWrap", "(", "I", ".", "hasNoSignedWrap", "(", ")", ")", ";", "BinOp", "->", "setHasNoUnsignedWrap", "(", "I", ".", "hasNoUnsignedWrap", "(", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "PossiblyExactOperator", ">", "(", "BinOp", ")", ")", "BinOp", "->", "setIsExact", "(", "I", ".", "isExact", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPUCodeGenPrepare19", "Func": "copyFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3559, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getRawDirectory", "(", ")", ")", ")", ";", "Stream", ".", "EmitRecord", "(", "bitc", "::", "METADATA_FILE", ",", "Record", ",", "Abbrev"], "ground_truth": [")", ";"], "File": "DXILBitcodeWriter", "Func": "writeDIFile", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3560, "Length": 29, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "EReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "NPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "EReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NPReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "NPReg", ")", ".", "addReg", "(", "EReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "case", "CmpInst", "::", "FCMP_UNE", ":", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "NEReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "PReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NEReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "PReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "PReg", ")", ".", "addReg", "(", "NEReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "case", "CmpInst", "::", "FCMP_OGT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OGE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLE", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ONE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UEQ", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGT", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGE", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_EQ", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_NE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>"], "ground_truth": [";", "break", ";"], "File": "X86FastISel (2)", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3561, "Length": 497, "Cover_Rate": 0.5937873357228196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&"], "ground_truth": ["FrameInfo", ";"], "File": "PTXTargetMachine3", "Func": "getFrameInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3562, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "bool", "is_weak", "=", "(", "decl", "&&", "DECL_P", "(", "decl", ")", "&&", "DECL_WEAK", "(", "decl", ")", ")", ";", "if", "(", "!", "is_weak", "&&", "SYMBOL_REF_LOCAL_P", "(", "sym", ")", ")", "emit_insn", "(", "gen_sym_label2reg", "("], "ground_truth": ["reg", ",", "sym", ",", "lab", ")", ")", ";"], "File": "sh", "Func": "sh_expand_sym_label2reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3563, "Length": 47, "Cover_Rate": 0.47474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "PrevCanFallthough", ")", "{", "Changed", "=", "true", ";", "MBB", ".", "setAlignment", "(", "Alignment", ")", ";", "}", "PrevCanFallthough", "=", "MBB", ".", "canFallThrough", "(", ")", ";", "if", "(", "STI", "->", "hasLOB", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "MI", ":", "reverse", "(", "MBB", ".", "terminators", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "MBB", ".", "getNextNode", "(", ")", ")", "continue", ";", "if", "(", "isLoopStart", "(", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "PrevCanFallthough", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass15", "Func": "AlignBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3564, "Length": 119, "Cover_Rate": 0.54337899543379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return", "false", ";", "TfrCounter", "++", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MI", ".", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MachineOperand", "&", "MD", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "MP", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MD", ".", "isDef", "(", ")", ")", ";", "unsigned", "DR", "=", "MD", ".", "getReg", "(", ")", ",", "DSR", "=", "MD", ".", "getSubReg", "(", ")", ";", "bool", "ReadUndef", "=", "MD", ".", "isUndef", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "At", "=", "MI", ";", "auto", "updateRegs", "=", "[", "&", "UpdRegs", "]", "(", "const", "MachineInstr", "&", "MI", ")", "->", "void", "{", "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", ")", "UpdRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", ";", "MachineOperand", "&", "ST", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "SF", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", ".", "isReg", "(", ")", "&&", "SF", ".", "isReg", "(", ")", ")", "{", "RegisterRef", "RT", "(", "ST", ")", ";", "if", "(", "RT", "==", "RegisterRef", "(", "SF", ")", ")", "{", "updateRegs", "(", "MI", ")", ";", "MI", ".", "setDesc", "(", "HII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ";", "unsigned", "S", "=", "getRegState", "(", "ST", ")", ";", "while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "(", "MF", ",", "MI", ")", ".", "addReg", "(", "RT", ".", "Reg", ",", "S", ",", "RT", ".", "Sub", ")", ";", "return", "true"], "ground_truth": [";"], "File": "HexagonExpandCondsets11", "Func": "split", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3565, "Length": 295, "Cover_Rate": 0.7525510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "i", "==", "<NUM_LIT>", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI"], "ground_truth": ["->", "getFlags", "(", ")", ")", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3566, "Length": 265, "Cover_Rate": 0.35618279569892475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_MM_SET_FLUSH_ZERO_MODE", "(", "unsigned", "int", "__mode", ")", "{"], "File": "xmmintrin", "Func": "_MM_SET_FLUSH_ZERO_MODE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3567, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Unsafe", "&&", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}", "const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "if", "(", "Unsafe", "||", "Flags", "->", "hasAllowReciprocal", "(", ")", ")", "{", "SDNodeFlags"], "ground_truth": ["Flags", ";"], "File": "SIISelLowering114", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3568, "Length": 172, "Cover_Rate": 0.5676567656765676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "("], "ground_truth": ["IID", ")", "{"], "File": "HSAILISelLowering", "Func": "PerformIntrinsic_Wo_ChainCombine", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3569, "Length": 25, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "Zext", "=", "VectorZextCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Zext", ";", "if", "(", "SDValue", "R", "=", "CMPEQCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "Subtarget", "->", "hasBMI", "(", ")", "||", "Subtarget", "->", "hasTBM", "(", ")", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "ConstantSDNode", "*", "MaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "ConstantSDNode", "*", "ShiftNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MaskNode", "&&", "ShiftNode", ")", "{", "uint64_t", "Mask", "=", "MaskNode", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Shift", "=", "ShiftNode", "->", "getZExtValue", "(", ")", ";", "if", "(", "isMask_64", "(", "Mask", ")", ")", "{", "uint64_t", "MaskSize", "=", "countPopulation", "(", "Mask", ")", ";", "if", "(", "Shift", "+", "MaskSize", "<=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Shift", "|", "(", "MaskSize", "<<", "<NUM_LIT>", ")", ",", "VT", ")", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering200", "Func": "PerformAndCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3570, "Length": 273, "Cover_Rate": 0.6578313253012048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "island", ".", "size", "(", ")", ">", "stubGroupSize", "(", ")", ")", "{", "error", "(", "diag", "::", "err_no_space_to_place_stubs", ")", "<<", "stubGroupSize", "(", ")", ";", "return", "false", ";", "}", "if", "(", "island", ".", "numOfStubs", "(", ")", "==", "<NUM_LIT>", ")", "{", "continue", ";", "}", "Fragment", "*", "exit", "=", "&", "*", "island", ".", "end", "(", ")", ";", "if", "(", "exit", "==", "&", "*", "island", ".", "begin", "(", ")", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "(", "island", ".", "offset", "(", ")", "+", "island", ".", "size", "(", ")", ")", ">", "exit", "->", "getOffset", "(", ")", ")", "{", "if", "(", "invalid_frags", ".", "empty", "(", ")", "||", "(", "invalid_frags", ".", "back", "(", ")", "->", "getParent", "(", ")", "!=", "island", ".", "getParent", "(", ")", ")", ")", "{", "invalid_frags", ".", "push_back", "(", "exit", ")", ";", "pFinished", "=", "false", ";", "}", "continue", ";", "}", "}", "for", "(", "auto", "it", "=", "invalid_frags", ".", "begin", "(", ")", ",", "ie", "=", "invalid_frags", ".", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ")", "{", "Fragment", "*", "invalid", "=", "*", "it", ";", "while", "(", "invalid", "!=", "NULL", ")", "{", "invalid", "->", "setOffset", "(", "invalid", "->", "getPrevNode", "(", ")", "->", "getOffset", "(", ")", "+"], "ground_truth": ["invalid", "->", "getPrevNode", "(", ")", "->", "size", "(", ")", ")", ";"], "File": "MipsLDBackend", "Func": "doRelax", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3571, "Length": 210, "Cover_Rate": 0.35058430717863104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlq_n_sv16qi", "(", "__a", ",", "__imm", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vshlq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3572, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "orderBlocks", "(", "MachineFunction", "*", "MF", ")", "{", "int", "SccNum", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "*", "MBB", ";", "for", "(", "scc_iterator", "<", "MachineFunction", "*", ">", "It", "=", "scc_begin", "(", "MF", ")", ";", "!", "It", ".", "isAtEnd", "(", ")", ";", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext"], "ground_truth": ["=", "*", "It", ";"], "File": "AMDILCFGStructurizer13", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3573, "Length": 61, "Cover_Rate": 0.3193717277486911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "_U_Qfne", "(", "long", "double", "a", ",", "long", "double", "b", ")", "{", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>"], "ground_truth": [")", "==", "<NUM_LIT>", ")", ";"], "File": "quadlib", "Func": "_U_Qfne", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3574, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "("], "ground_truth": [")", ".", "getRegisterInfo", "(", ")", ";"], "File": "ARM64FrameLowering", "Func": "hasFP", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3575, "Length": 38, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "InstMaskEnd", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "V", ",", "getI32Imm", "(", "RLAmt", ")", ",", "getI32Imm", "(", "InstMaskStart", "-", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "InstMaskEnd", "-", "<NUM_LIT>", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstMaskEnd", "==", "<NUM_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "V", ",", "getI32Imm", "(", "RLAmt", ")", ",", "getI32Imm", "(", "InstMaskStart", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstMaskStart", "==", "<NUM_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "V", ",", "getI32Imm", "(", "RLAmt", ")", ",", "getI32Imm", "(", "InstMaskEnd", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstMaskEnd", "==", "<NUM_LIT>", "-", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "V", ",", "getI32Imm", "(", "RLAmt", ")", ",", "getI32Imm", "(", "InstMaskStart", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "<NUM_LIT>", ";", "unsigned", "RLAmt2", "=", "MaskStart"], "ground_truth": [";"], "File": "PPCISelDAGToDAG32", "Func": "SelectRotMask64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3576, "Length": 211, "Cover_Rate": 0.6098265895953757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vld1q_u16", "(", "uint16_t", "const", "*", "__base", ")"], "ground_truth": ["{"], "File": "arm", "Func": "mve___arm_vld1q_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3577, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "I", "<", "E", ";", "++", "I", ")", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "I", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "SubReg", ")", "{", "auto", "&", "RegOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "I", ")", ";", "return", "getRegOrUndef", "(", "RegOp", ")", ";", "}", "return", "TargetInstrInfo", "::", "RegSubRegPair"], "ground_truth": ["(", ")", ";"], "File": "SIInstrInfo1", "Func": "getRegSequenceSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3578, "Length": 79, "Cover_Rate": 0.7596153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdupq_n_f16", "(", "float16_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "mve___arm_vdupq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3579, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mode_mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "shift", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "gen_lowpart", "(", "SImode", ",", "addr", ")", ",", "mode_mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "shift", "=", "expand_binop", "(", "SImode", ",", "xor_optab", ",", "shift", ",", "mode_mask", ",", "shift", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "shift", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "shift", ",", "GEN_INT", "(", "<NUM_LIT>"], "ground_truth": [")", ",", "shift", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";"], "File": "or1k", "Func": "or1k_adjust_atomic_subword", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3580, "Length": 83, "Cover_Rate": 0.3562231759656652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "insn_name", "=", "TARGET_CB_NEVER", "||", "reg_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "final_sequence", "&&", "(", "TARGET_CB_MAYBE", "||", "(", "ISA_HAS_JRC", "&&", "!", "link_p", "&&", "reg_p", ")", ")", ")", "{", "compact", "=", "<STR_LIT>", ";", "nop", "=", "<STR_LIT>", ";", "}", "if", "(", "TARGET_USE_GOT", "&&", "!", "TARGET_EXPLICIT_RELOCS", ")", "sprintf", "(", "s", ",", "<STR_LIT>", ",", "insn_name", ",", "and_link", ",", "target_opno", ")", ";", "else", "{", "if", "(", "!", "reg_p", "&&", "TARGET_ABICALLS_PIC2", ")", "s", "+=", "sprintf", "(", "s", ",", "<STR_LIT>", ")", ";", "if", "(", "reg_p", "&&", "mips_get_pic_call_symbol", "(", "operands", ",", "size_opno", ")", ")", "{", "s", "+=", "sprintf", "(", "s", ",", "<STR_LIT>", ",", "size_opno", ")", ";", "short_delay", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "mips5", "Func": "mips_output_jump", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3581, "Length": 106, "Cover_Rate": 0.42231075697211157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CC", ".", "UsePush", ")", "{", "Advantage", "-=", "<NUM_LIT>", ";", "}", "else", "{", "Advantage", "-=", "<NUM_LIT>", ";", "if", "(", "!", "isAligned", "(", "StackAlign", ",", "CC", ".", "ExpectedDist", ")", ")", "Advantage", "-=", "<NUM_LIT>", ";", "Advantage", "+=", "(", "CC", ".", "ExpectedDist", ">>", "Log2SlotSize"], "ground_truth": [")", "*", "<NUM_LIT>", ";"], "File": "X86CallFrameOptimization22", "Func": "isProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3582, "Length": 47, "Cover_Rate": 0.3949579831932773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "insn", ")", "return", ";", "if", "(", "arc_verify_short", "(", "insn", ",", "cfun", "->", "machine", "->", "unalign", ",", "<NUM_LIT>", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "arc", "Func": "output_short_suffix", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3583, "Length": 30, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "EmitAlignment", "(", "std", "::", "max", "(", "MF", "->", "getAlignment", "(", ")", ",", "MIPS_NACL_BUNDLE_ALIGN", ")", ")", ";", "if", "(", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "TS", ".", "emitDirectiveSetMicro<ISA_LIT>", "(", ")", ";", "else", "TS", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", ";", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")"], "ground_truth": ["TS", ".", "emitDirectiveSet<ISA_LIT>16", "(", ")", ";"], "File": "MipsAsmPrinter20", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3584, "Length": 59, "Cover_Rate": 0.6082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "andCC", "=", "true", ";", "}", "}", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "bool", "Invert", "=", "false", ";", "bool", "Shift", "=", "false", ";", "bool", "Convert", "=", "true", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "TargetCC", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "Convert", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "andCC", ")", "{", "}", "else", "{", "Shift", "=", "true", ";", "Invert", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Shift", "=", "true", ";", "break", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant"], "ground_truth": ["(", "<NUM_LIT>", ",", "VT", ")", ";"], "File": "TLCS900ISelLowering", "Func": "LowerSETCC", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3585, "Length": 152, "Cover_Rate": 0.316008316008316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "instAccessReg", "(", "MI", "->", "defs", "(", ")"], "ground_truth": [",", "Reg", ",", "SubReg", ")", ";"], "File": "SIShrinkInstructions28", "Func": "instModifiesReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3586, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setMaxCallFrameSize", "(", "unsigned", "S"], "ground_truth": [")", "{"], "File": "MipsMachineFunction13", "Func": "setMaxCallFrameSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3587, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "microblaze_asm_output_ident", "(", "const", "char", "*", "string", ")", "{", "const", "char", "*", "section_asm_op", ";", "int", "size", ";", "char", "*", "buf", ";", "if", "(", "symtab", "->", "state", "!=", "PARSING", ")", "return", ";", "size", "=", "strlen", "(", "string", ")", "+", "<NUM_LIT>", ";", "if", "(", "size", "<=", "microblaze_section_threshold", ")", "section_asm_op", "=", "SDATA2_SECTION_ASM_OP", ";", "else", "section_asm_op", "=", "READONLY_DATA_SECTION_ASM_OP", ";", "buf", "=", "ACONCAT", "(", "(", "<STR_LIT>", ",", "section_asm_op", ",", "<STR_LIT>", ",", "string"], "ground_truth": [",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NULL", ")", ")", ";"], "File": "microblaze", "Func": "microblaze_asm_output_ident", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3588, "Length": 76, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opnd0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Opnd0", "->", "hasNUsesOfValue", "(", "ExpectedUses", ",", "<NUM_LIT>", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "bool", "AllowFusion", "=", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)5", "Func": "isFMAddSubOrFMSubAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3589, "Length": 60, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumVectorInstToHideOverhead", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex", ")", "return", "NumVectorInstToHideOverhead", ";", "return", "TargetTransformInfo", "::", "getAddressComputationCost", "("], "ground_truth": ["Ty", ",", "IsComplex", ")", ";"], "File": "X86TargetTransformInfo112", "Func": "getAddressComputationCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3590, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "Metadata", "*", "isCFProtectionSupported", "=", "MF", ".", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "isCFProtectionSupported", "&&", "!", "IndirectBranchTracking", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "TII", "=", "SubTarget", ".", "getInstrInfo", "(", ")", ";", "EndbrOpcode", "=", "SubTarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "MF", ".", "getFunction", "(", ")", ".", "hasAddressTaken", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "doesNoCfCheck", "(", ")", ")", "{", "auto", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "Changed", "|=", "addENDBR", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "hasAddressTaken", "(", ")", ")", "Changed", "|=", "addENDBR", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["++", "I", ")", "{"], "File": "X86IndirectBranchTracking16", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3591, "Length": 185, "Cover_Rate": 0.7644628099173554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "bool", "IsLocal", "=", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->"], "ground_truth": ["getParent", "(", ")", ",", "GV", ")", ";"], "File": "RISCVISelLowering33", "Func": "lowerGlobalAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3592, "Length": 43, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "sparc_struct_value_rtx", "(", "tree", "fndecl", ",", "int", "incoming", ")", "{", "if", "(", "TARGET_ARCH64", ")", "return", "<NUM_LIT>", ";", "else", "{", "rtx", "mem", ";", "if", "(", "incoming", ")", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "frame_pointer_rtx", ",", "STRUCT_VALUE_OFFSET", ")", ")", ";", "else", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "STRUCT_VALUE_OFFSET", ")", ")", ";", "if", "(", "incoming", "==", "<NUM_LIT>", "&&", "sparc_std_struct_return", "&&", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", "==", "INTEGER_CST", ")", "{", "rtx", "ret_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "rtx", "scratch", "=", "gen_reg_rtx", "(", "SImode"], "ground_truth": [")", ";"], "File": "sparc5", "Func": "sparc_struct_value_rtx", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3593, "Length": 108, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dep_type", "==", "<NUM_LIT>", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "!=", "MODE_FLOAT", ")", "return", "cost", ";", "if", "(", "!", "set_is_load_p", "(", "insn_set", ")", "&&", "!", "set_is_store_p", "(", "insn_set", ")", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "!=", "MODE_INT", ")", "return", "cost", ";", "timings", "=", "get_attr_timings", "(", "insn", ")", ";", "return", "timings", "<", "<NUM_LIT>", "?", "(", "timings", "%", "<NUM_LIT>", ")", ":", "(", "timings", "%"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "mn10300", "Func": "mn10300_adjust_sched_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3594, "Length": 86, "Cover_Rate": 0.36909871244635195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "APFloat", "&", "FloatValue", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "assert", "(", "&", "FloatValue", ".", "getSemantics", "(", ")", "==", "&", "APFloat", "::", "IEEEsingle", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "FloatValue", ".", "convertToFloat", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::"], "ground_truth": ["MO_Immediate", ":"], "File": "AMDGPUMCInstLower28", "Func": "lower", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3595, "Length": 64, "Cover_Rate": 0.3316062176165803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_vfmaddps256_mask3", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf"], "ground_truth": [")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask3_fmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3596, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulq_n_f32", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ")", "{", "return", "__builtin_mve_vmulq_n_fv4sf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmulq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3597, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ","], "ground_truth": ["MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";"], "File": "Dcpu16FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3598, "Length": 47, "Cover_Rate": 0.32867132867132864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSHFMask", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "MipsInstPrinter", "Func": "printSHFMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3599, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", ";", "VGPRSetID", "=", "<ISA_LIT>TRI", "->"], "ground_truth": ["getVGPR32PressureSet", "(", ")", ";"], "File": "SIMachineScheduler15", "Func": "SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3600, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "FBB", "=", "nullptr", ";", "<STR_LIT>", "CondCode", ";", "if", "(", "!", "endsWithCondControlFlow", "(", "MBB", ",", "TBB", ",", "FBB", ",", "CondCode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "<STR_LIT>", "InvCondCode", "=", "<STR_LIT>", "(", "CondCode", ")", ";", "MachineBasicBlock", "*", "SplitEdgeTBB", "=", "MBB", ".", "SplitCriticalEdge", "(", "TBB", ",", "*", "this", ")", ";", "MachineBasicBlock", "*", "SplitEdgeFBB", "=", "MBB", ".", "SplitCriticalEdge", "(", "FBB", ",", "*", "this", ")", ";", "assert", "(", "SplitEdgeTBB", "!=", "nullptr", ")", ";", "assert", "(", "SplitEdgeFBB", "!=", "nullptr", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MBB", ".", "instr_end", "(", ")", "!=", "MBB", ".", "instr_begin", "(", ")", ")", "DL", "=", "(", "--", "MBB", ".", "instr_end", "(", ")", ")", "->", "getDebugLoc", "(", ")", ";", "insertTrackingCode", "(", "*", "SplitEdgeTBB", ",", "CondCode", ",", "DL", ")", ";", "insertTrackingCode", "(", "*", "SplitEdgeFBB", ",", "InvCondCode", ",", "DL", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SplitEdgeTBB", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SplitEdgeFBB", "<<", "<STR_LIT>", ")", ";", "Modified", "=", "true", ";", "}", "SmallVector", "<", "std", "::", "pair", "<", "MachineInstr", "*", ",", "unsigned", ">", ",", "<NUM_LIT>", ">", "ReturnInstructions", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineInstr", "*", ",", "unsigned", ">", ",", "<NUM_LIT>", ">", "CallInstructions", ";", "bool", "TmpRegisterNotAvailableEverywhere", "=", "false", ";", "RegScavenger", "RS", ";", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "++", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "MI", ".", "isReturn", "(", ")", "&&", "!", "MI", ".", "isCall", "(", ")", ")", "continue", ";", "if", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "RS", ".", "forward", "(", "std", "::", "prev", "(", "I", ")", ")", ";", "unsigned", "TmpReg", "=", "RS", ".", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "(", "TmpReg", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "TmpReg", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "printReg", "(", "TmpReg", ",", "TRI", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "if", "(", "TmpReg", "==", "<NUM_LIT>", ")", "TmpRegisterNotAvailableEverywhere", "=", "true", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "ReturnInstructions", ".", "push_back", "(", "{", "&", "MI", ",", "TmpReg", "}", ")", ";", "else", "if", "(", "MI", ".", "isCall", "(", ")", ")", "CallInstructions", ".", "push_back", "(", "{", "&", "MI", ",", "TmpReg", "}", ")", ";", "}", "if", "(", "TmpRegisterNotAvailableEverywhere", ")", "{", "insertFullSpeculationBarrier", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "(", "MBB", ".", "begin", "(", ")", ")", "->", "getDebugLoc", "(", ")", ")", ";", "UsesFullSpeculationBarrier", "=", "true", ";", "Modified", "=", "true", ";", "}", "else", "{", "for", "(", "auto", "MI_Reg", ":", "ReturnInstructions", ")", "{", "assert", "(", "MI_Reg", ".", "second", "!=", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "MI_Reg", ".", "second", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "*", "MI_Reg", ".", "first", ")", ";", "insertRegToSPTaintPropagation", "(", "MBB", ",", "MI_Reg", ".", "first", ",", "MI_Reg", ".", "second", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "auto", "MI_Reg", ":"], "ground_truth": ["CallInstructions", ")", "{"], "File": "AArch64SpeculationHardening3", "Func": "instrumentControlFlow", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3601, "Length": 508, "Cover_Rate": 0.8076311605723371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "auto", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "lshr", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "auto", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND"], "ground_truth": ["->", "getAPIntValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getTargetVShiftByConstNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3602, "Length": 167, "Cover_Rate": 0.3300395256916996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":", "return", "selectG_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX"], "ground_truth": [":"], "File": "AMDGPUInstructionSelector26", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3603, "Length": 276, "Cover_Rate": 0.45320197044334976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCPU16RegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const"], "ground_truth": ["void", "*", "Decoder", ")", "{"], "File": "MipsDisassembler", "Func": "DecodeCPU16RegsRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3604, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "{", "KnownUndef", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "if", "(", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "Size", "&&", "V1IsZero", ")", "||", "(", "M", ">=", "Size", "&&", "V2IsZero", ")", ")", "{", "KnownZero", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "SDValue", "V", "=", "M", "<", "Size", "?", "V1", ":", "V2", ";", "M", "%=", "Size", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "(", "Size", "%", "V", ".", "getNumOperands", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "Size", "/", "V", "->", "getNumOperands", "(", ")", ";", "SDValue", "Op", "=", "V", ".", "getOperand", "(", "M", "/", "Scale", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "KnownUndef", ".", "setBit", "(", "i", ")", ";", "if", "(", "<STR_LIT>", "(", "Op", ")", ")", "KnownZero", ".", "setBit", "(", "i", ")", ";", "else", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "Val", "=", "Cst", "->", "getAPIntValue", "(", ")", ";", "Val", "=", "Val", ".", "extractBits", "(", "ScalarSizeInBits", ",", "(", "M", "%", "Scale", ")", "*", "ScalarSizeInBits", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "KnownZero", ".", "setBit", "(", "i", ")", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "APInt", "Val", "=", "Cst", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "Val", "=", "Val", ".", "extractBits", "(", "ScalarSizeInBits", ",", "(", "M", "%", "Scale", ")", "*", "ScalarSizeInBits", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "KnownZero", ".", "setBit", "(", "i", ")", ";", "}", "continue", ";", "}", "if", "(", "(", "V", ".", "getNumOperands", "(", ")", "%", "Size", ")", "==", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "V", "->", "getNumOperands", "(", ")", "/", "Size", ";", "bool", "AllUndef", "=", "true", ";", "bool", "AllZero", "=", "true", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "{", "SDValue", "Op", "=", "V", ".", "getOperand", "(", "(", "M", "*", "Scale", ")", "+", "j", ")", ";", "AllUndef", "&=", "Op", ".", "isUndef", "(", ")", ";", "AllZero", "&=", "<STR_LIT>", "(", "Op"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)6", "Func": "computeZeroableShuffleElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3605, "Length": 353, "Cover_Rate": 0.6827852998065764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDAG", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "Z80TargetMachine (2)", "Func": "addInstSelector", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3606, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Subtarget", ".", "hasVLX", "(", ")", "||", "Subtarget", ".", "canExtendTo512DQ", "(", ")", "||", "VT", ".", "is512BitVector"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering100", "Func": "useVPTERNLOG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3607, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "operands", "[", "<NUM_LIT>", "]", "!="], "ground_truth": ["const0_rtx", ")", "return", "<STR_LIT>", ";"], "File": "pdp11", "Func": "singlemove_string", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3608, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "TOYISelDAGToDAG", "Func": "Select", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3609, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setr_pi32", "(", "int", "__i0", ",", "int", "__i1", ")", "{", "return", "_mm_set_pi32", "(", "__i1", ",", "__i0"], "ground_truth": [")", ";"], "File": "mmintrin", "Func": "_mm_setr_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3610, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_align", "(", "POINTER_SIZE", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "||", "flag_pic", ">", "<NUM_LIT>", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "symbol", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file"], "ground_truth": [")", ";"], "File": "rs6000", "Func": "rs6000_elf_asm_out_constructor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3611, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16_t", ")", "__builtin_aarch64_sqrdmulhhi", "("], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqrdmulhh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3612, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "StackMaps", "::", "Location", "Location", ";", "assert", "(", "std", "::", "distance", "(", "MOI", ",", "MOE", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "Base", "=", "*", "MOI", ";", "const", "MachineOperand", "&", "Scale", "=", "*", "(", "++", "MOI", ")", ";", "const", "MachineOperand", "&", "Index", "=", "*", "(", "++", "MOI", ")", ";", "const", "MachineOperand", "&", "Disp", "=", "*", "(", "++", "MOI", ")", ";", "const", "MachineOperand", "&", "ZeroReg", "=", "*", "(", "++", "MOI", ")", ";", "assert", "(", "Base", ".", "isReg", "(", ")", "&&", "Scale", ".", "isImm", "(", ")", "&&", "Scale", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "Index", ".", "isReg", "(", ")", "&&", "Index", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")", "&&", "ZeroReg", ".", "isReg", "(", ")", "&&", "(", "ZeroReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "(", "void", ")"], "ground_truth": ["Scale", ";"], "File": "X86MCInstLower86", "Func": "parseMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3613, "Length": 140, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "(", "FullInst", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "FullInst", ".", "endswith", "(", "<STR_LIT>", ")", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>"], "ground_truth": ["||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{"], "File": "ARMAsmParser103", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3614, "Length": 255, "Cover_Rate": 0.46112115732368897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "=", "XSTR", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "name", "[", "strlen", "(", "name", ")", "-", "<NUM_LIT>", "]", "!=", "']'", "&&", "(", "TREE_PUBLIC", "(", "SYMBOL_REF_DECL", "(", "addr", ")", ")", "||", "bss_initializer_p", "(", "SYMBOL_REF_DECL", "(", "addr", ")", ")", ")", ")", "{", "tlsname", "=", "XALLOCAVEC", "(", "char", ",", "strlen", "(", "name", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "tlsname", ",", "name", ")", ";", "strcat", "(", "tlsname", ",", "bss_initializer_p", "(", "SYMBOL_REF_DECL", "(", "addr", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "tlsaddr", "=", "copy_rtx", "(", "addr", ")", ";", "XSTR", "(", "tlsaddr", ",", "<NUM_LIT>", ")", "=", "ggc_strdup", "(", "tlsname", ")", ";", "}", "else", "tlsaddr", "=", "addr", ";", "sym", "=", "force_const_mem", "(", "GET_MODE", "(", "tlsaddr", ")", ",", "tlsaddr", ")", ";", "if", "(", "constant_pool_expr_p", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", "&&", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "get_pool_constant", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ")", ",", "Pmode", ")", ")", "{", "tocref", "=", "create_TOC_reference", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "mem", "=", "gen_const_mem", "(", "Pmode", ",", "tocref", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_TOC_alias_set", "(", ")", ")", ";", "}", "else", "return", "sym"], "ground_truth": [";"], "File": "powerpcspe", "Func": "rs6000_legitimize_tls_address_aix", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3615, "Length": 182, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "{", "Imm", "=", "Val"], "ground_truth": [";"], "File": "SystemZISelDAGToDAG16", "Func": "isImmSExt20", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3616, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")"], "ground_truth": [")", ";"], "File": "disassembler", "Func": "push", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3617, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_sqrt_ph", "(", "__m256h", "__A", ",", "__mmask16", "__B", ",", "__m256h", "__C", ")", "{", "return", "__builtin_ia32_sqrtph256_mask", "(", "__C", ",", "__A", ",", "__B"], "ground_truth": [")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_sqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3618, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshrntq_m_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqshrntq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3619, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCTTZ", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "isScalableVector", "(", ")", "||", "useSVEForFixedLengthVectorVT", "(", "VT", ",", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "RBIT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT"], "ground_truth": [",", "RBIT", ")", ";"], "File": "AArch64ISelLowering69", "Func": "LowerCTTZ", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3620, "Length": 84, "Cover_Rate": 0.9438202247191011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVLDST3Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "align", "&", "<NUM_LIT>", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3621, "Length": 66, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "SDValue", "OffsetSlot", "=", "DAG", ".", "getMemBasePlusOffset", "(", "StackSlot", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Src", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "BuildFILD", "(", "Op", ",", "<STR_LIT>", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";", "return", "Tmp", ".", "first", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "MMO", ")", ";", "Chain", "=", "Fild", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "OpNo", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "PtrVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getSelect", "(", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "FudgePtr", ",", "Offset", ")", ";", "SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool"], "ground_truth": ["(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering134", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3622, "Length": 499, "Cover_Rate": 0.49308300395256915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<ISA_LIT>FrameOffsetCannotUpdate", ";", "}", "TypeSize", "ScaleValue", "(", "<NUM_LIT>", ",", "false", ")", ";", "unsigned", "Width", ";", "int64_t", "MinOff", ",", "MaxOff", ";", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "getMemOpInfo", "(", "MI", ".", "getOpcode", "(", ")", ",", "ScaleValue", ",", "Width", ",", "MinOff", ",", "MaxOff", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "bool", "IsMulVL", "=", "ScaleValue", ".", "isScalable", "(", ")", ";", "unsigned", "Scale", "=", "ScaleValue", ".", "getKnownMinSize", "(", ")", ";", "int64_t", "Offset", "=", "IsMulVL", "?", "SOffset", ".", "getScalableBytes", "(", ")", ":", "SOffset", ".", "getBytes", "(", ")", ";", "const", "MachineOperand", "&", "ImmOpnd", "=", "MI", ".", "getOperand", "(", "<ISA_LIT>InstrInfo", "::", "getLoadStoreImmIdx", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "Offset", "+=", "ImmOpnd", ".", "getImm", "(", ")", "*", "Scale", ";", "Optional", "<", "unsigned", ">", "UnscaledOp", "=", "<ISA_LIT>InstrInfo", "::", "getUnscaledLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "bool", "useUnscaledOp", "=", "UnscaledOp", "&&", "(", "Offset", "%", "Scale", "||", "Offset", "<", "<NUM_LIT>", ")", ";", "if", "(", "useUnscaledOp", "&&", "!", "<ISA_LIT>InstrInfo", "::", "getMemOpInfo", "(", "*", "UnscaledOp", ",", "ScaleValue", ",", "Width", ",", "MinOff", ",", "MaxOff", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "Scale", "=", "ScaleValue", ".", "getKnownMinSize", "(", ")", ";", "assert", "(", "IsMulVL", "==", "ScaleValue", ".", "isScalable", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "Remainder", "=", "Offset", "%", "Scale", ";", "assert", "(", "!", "(", "Remainder", "&&", "useUnscaledOp", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MinOff", "<", "MaxOff", "&&", "<STR_LIT>", ")", ";", "int64_t", "NewOffset", "=", "Offset", "/", "Scale", ";", "if", "(", "MinOff", "<=", "NewOffset", "&&", "NewOffset", "<=", "MaxOff", ")", "Offset", "=", "Remainder", ";", "else", "{", "NewOffset", "=", "NewOffset", "<", "<NUM_LIT>", "?", "MinOff", ":", "MaxOff", ";", "Offset", "=", "Offset", "-", "NewOffset", "*", "Scale", "+", "Remainder", ";", "}", "if", "(", "EmittableOffset", ")", "*"], "ground_truth": ["EmittableOffset", "=", "NewOffset", ";"], "File": "AArch64InstrInfo121", "Func": "isAArch64FrameOffsetLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3623, "Length": 334, "Cover_Rate": 0.6600790513833992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "("], "ground_truth": [")", "->", "getRegInfo", "(", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3624, "Length": 70, "Cover_Rate": 0.3056768558951965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "TargetCC", ",", "DAG", ",", "dl", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "TrueV", ",", "FalseV", ",", "TargetCC", ",", "Cmp", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ","], "ground_truth": ["Ops", ")", ";"], "File": "MCS51ISelLowering", "Func": "LowerSELECT_CC", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3625, "Length": 72, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["OpKind", "::", "MovDGUnpack", ";"], "File": "TPCAsmParser", "Func": "isMovDGUnpack", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3626, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ","], "ground_truth": ["Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3627, "Length": 48, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "("], "ground_truth": [")", ")", "{"], "File": "MVEGatherScatterLowering2", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3628, "Length": 157, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ".", "reg", ")", "]", ")", ";", "return", ";", "case", "ADDRESS_CONST_INT", ":", "output_addr_const", "(", "file", ",", "x", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "case"], "ground_truth": ["ADDRESS_SYMBOLIC", ":"], "File": "mips3", "Func": "print_operand_address", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3629, "Length": 46, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cfun", "->", "calls_alloca", "||", "crtl", "->"], "ground_truth": ["calls_eh_return", ";"], "File": "arc", "Func": "arc_frame_pointer_required", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3630, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_MultipartList", ".", "size", "(", ")"], "ground_truth": [">", "<NUM_LIT>", ";"], "File": "MipsGOT", "Func": "hasMultipleGOT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3631, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpret_f64_u64", "(", "uint64x1_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vreinterpret_f64_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3632, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAttributeItems", "(", "Attribute", ",", "IntValue", ",", "StringValue", ","], "ground_truth": ["true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3633, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "nodes_iterator", "nodes_end", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "G", ".", "getNodes", "("], "ground_truth": [")", ".", "end", "(", ")", ";"], "File": "PatmosStackCacheAnalysis", "Func": "nodes_end", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3634, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BundleFlags", ")", ")", ";", "MCB", ".", "setLoc", "(", "Loc", ")", ";", "for", "(", "<ISA_LIT>Shuffler", "::", "iterator", "I", "=", "begin", "(", ")", ";", "I", "!=", "end", "(", ")", ";", "++", "I", ")", "{", "MCInst", "const", "&", "MI", "=", "I", "->", "getDesc", "(", ")", ";", "MCInst", "const", "*", "Extender", "=", "I", "->", "getExtender", "(", ")", ";", "if", "(", "Extender", ")", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Extender", ")", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "&", "MI", ")"], "ground_truth": [")", ";"], "File": "HexagonMCShuffler", "Func": "copyTo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3635, "Length": 91, "Cover_Rate": 0.8348623853211009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubRegIndex", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "SubRegIndex", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "<STR_LIT>", ")", ";", "SubRegIndex", "=", "<STR_LIT>", ";", "}", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry"], "ground_truth": ["->", "hasWritebackOperand", ")", "{"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3636, "Length": 250, "Cover_Rate": 0.35014005602240894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol1", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "MCSymbol", "*", "Symbol2", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol1", ",", "OutContext", ")", ",", "Subtarget", "."], "ground_truth": ["is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter127", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3637, "Length": 67, "Cover_Rate": 0.3130841121495327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "else", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", "."], "ground_truth": ["get", "(", "<STR_LIT>", ")", ")", ";"], "File": "KudeyarRegisterInfo", "Func": "eliminateFrameIndex", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3638, "Length": 145, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "is_st_tnsr", "(", "const", "MCInstrDesc", "&", "MCInstD", ")", "{", "if", "(", "!", "isStoreInst", "(", "MCInstD", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "TPCMCInstrInfo", "Func": "is_st_tnsr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3639, "Length": 21, "Cover_Rate": 0.45652173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TLSModel", "::", "Model", "Model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "SDValue", "TPOff", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "SDValue", "ThreadBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "TPOff", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "LocalExec", ")", "{", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "HiVar"], "ground_truth": [",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering172", "Func": "LowerGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3640, "Length": 217, "Cover_Rate": 0.30823863636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "-", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vnegq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3641, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R", "=", "getRelaxedOpcodeArith", "(", "Op", ")", ";", "if", "(", "R", "!="], "ground_truth": ["Op", ")", "return", "R", ";"], "File": "X86AsmBackend (2)3", "Func": "getRelaxedOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3642, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AII", "=", "AST", "->", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Changed", "|=", "processBasicBlock", "(", "MBB", ")", ";", "if", "(", "DUMP_AFTER", "(", ")", ")", "MF", ".", "dump", "(", ")", ";", "if", "(", "VIEW_AFTER", "(", ")", ")", "MF", ".", "viewCFG", "(", ")", ";", "return"], "ground_truth": ["Changed", ";"], "File": "ARCOptAddrMode1", "Func": "runOnMachineFunction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3643, "Length": 74, "Cover_Rate": 0.5323741007194245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_comige", "(", "(", "__v4sf", ")", "__A", ",", "("], "ground_truth": ["__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_comige_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3644, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FMUL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTO<ISA_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTO<ISA_LIT>", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "for", "(", "LLT", "PtrTy", ":", "AddrSpaces", ")", "{", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "setAction", "(", "{", "G_GEP", ",", "PtrTy", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "IdxTy", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_ICMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "&", "Ty0", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "switch", "(", "Ty0", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "return", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "default", ":", "return", "false", ";", "}", "}", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "<NUM_LIT>", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SHL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_EXTRACT_VECTOR_ELT", ",", "G_INSERT_VECTOR_ELT", "}", ")", "{", "getActionDefinitionsBuilder", "(", "Op", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "&", "VecTy", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "const", "LLT", "&", "IdxTy", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "return", "VecTy", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "IdxTy"], "ground_truth": [".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";"], "File": "AMDGPULegalizerInfo52", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3645, "Length": 427, "Cover_Rate": 0.39943872778297473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "VOP3LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "isVALU", "(", "MI", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "OpInfo", ")", ")", "{", "if", "(", "isVOP3", "(", "MI", ")", "&&", "isLiteralConstantLike", "(", "*", "MO", ",", "OpInfo", ")", "&&", "!", "VOP3LiteralLimit", "--", ")", "return", "false", ";", "SmallDenseSet", "<", "RegSubRegPair", ">", "SGPRsUsed", ";", "if", "(", "MO", "->", "isReg", "(", ")", ")", "SGPRsUsed", ".", "insert", "(", "RegSubRegPair", "(", "MO", "->", "getReg", "(", ")", ",", "MO", "->", "getSubReg", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "RegSubRegPair", "SGPR", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "SGPR", ")", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "if", "(", "--", "ConstantBusLimit", "<=", "<NUM_LIT>", ")", "return", "false", ";", "SGPRsUsed", ".", "insert", "(", "SGPR", ")", ";", "}", "}", "else", "if", "(", "InstDesc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "if", "(", "--", "ConstantBusLimit", "<=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "if", "(", "isVOP3", "(", "MI", ")", "&&", "<STR_LIT>", "(", "InstDesc", ",", "i", ")", "&&", "isLiteralConstantLike", "(", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "if", "(", "!", "VOP3LiteralLimit", "--", ")", "return", "false", ";", "if", "(", "--", "ConstantBusLimit", "<="], "ground_truth": ["<NUM_LIT>", ")", "return", "false", ";"], "File": "SIInstrInfo111", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3646, "Length": 272, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sub_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psubd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "_mm_setzero_si128"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_sub_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3647, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "i", "++", ")", "{", "unsigned", "int", "test", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "test", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "test", "==", "regno", ")", "return", "true", ";", "}", "}", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return"], "ground_truth": ["false", ";"], "File": "m68k3", "Func": "m68k_save_reg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3648, "Length": 49, "Cover_Rate": 0.3141025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ParseReg", "(", "Operands", ",", "InstType", ")", ")", "return", "true", ";", "auto", "&", "RParen", "=", "Lexer", ".", "getTok", "(", ")", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "RParen", ".", "getLoc", "(", ")", ",", "RParen", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "RParen", ".", "getString", "(", ")", "}", ")", ")", ";", "if", "(", "Expect", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "ParseSingleInteger", "(", "false", ",", "Operands", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "WebAssemblyAsmParser27", "Func": "ParseOperandStartingWithInteger", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3649, "Length": 92, "Cover_Rate": 0.3881856540084388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getADDriOpcode", "(", "int64_t", "Imm", ")", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "M680x0FrameLowering", "Func": "getADDriOpcode", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3650, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "if", "(", "<STR_LIT>", "(", "CallConv", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs"], "ground_truth": [",", "Context", ")", ";"], "File": "SIISelLowering (2)3", "Func": "CanLowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3651, "Length": 63, "Cover_Rate": 0.7590361445783133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&"], "ground_truth": ["MO", ")", "const", ";"], "File": "ARMMCInstLower1", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3652, "Length": 78, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "Expr", "="], "ground_truth": ["MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3653, "Length": 83, "Cover_Rate": 0.3824884792626728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSimm19Lsl2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "MipsDisassembler40", "Func": "DecodeSimm19Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3654, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v4su", ")", "__A", "+", "(", "__v4su"], "ground_truth": [")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_add_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3655, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>6xx", "(", ")", "const", "{", "return", "Is<ISA_LIT>6xx"], "ground_truth": [";"], "File": "PPCSubtarget (2)1", "Func": "isPPC6xx", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3656, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "StaticDtorSection", ";", "delete", "LSDASection", ";", "delete", "EHFrameSection", ";", "delete", "DwarfAbbrevSection", ";", "delete", "DwarfInfoSection", ";", "delete", "DwarfLineSection", ";", "delete", "DwarfFrameSection", ";", "delete", "DwarfPubTypesSection", ";", "delete", "DwarfDebugInlineSection"], "ground_truth": [";"], "File": "NVPTXISelLowering1", "Func": "~NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3657, "Length": 27, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "<STR_LIT>", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "VstNFunc", "=", "<STR_LIT>", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "SubVecTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "*", "i", ",", "NumSubElts", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering136", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3658, "Length": 209, "Cover_Rate": 0.5122549019607843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Amt", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Amt", ".", "getNode", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "MVT", "SVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "SVTBits", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "APInt", "One", "(", "SVTBits", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Amt", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "Op", ")", ";", "continue", ";", "}", "ConstantSDNode", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "APInt", "C", "(", "SVTBits", ",", "ND", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "uint64_t", "ShAmt", "=", "C", ".", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "SVTBits", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "continue", ";", "}", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "One", ".", "shl", "(", "ShAmt", ")", ",", "dl", ",", "SVT", ")", ")", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "dl", ",", "Elts", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Amt", "=", "DAG", ".", "getBitcast"], "ground_truth": ["(", "<STR_LIT>", ",", "Amt", ")", ";"], "File": "X86ISelLowering164", "Func": "convertShiftLeftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3659, "Length": 302, "Cover_Rate": 0.5571955719557196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SCANode", "*", "getCaller"], "ground_truth": ["(", ")", "const", "{"], "File": "PatmosStackCacheAnalysis", "Func": "getCaller", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3660, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1Opc", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "Op0Opc", ",", "Op1Opc", ")", ";", "std", "::", "swap", "(", "TargetMask", ",", "InsertMask", ")", ";", "}", "}", "unsigned", "MB", ",", "ME", ";", "if", "(", "isRunOfOnes", "(", "InsertMask", ",", "MB", ",", "ME", ")", ")", "{", "SDValue", "Tmp1", ",", "Tmp2", ";", "if", "(", "(", "Op1Opc", "==", "<STR_LIT>", "||", "Op1Opc", "==", "<STR_LIT>", ")", "&&", "isInt32Immediate", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "(", "Op1Opc", "==", "<STR_LIT>", ")", "?", "Value", ":", "<NUM_LIT>", "-", "Value", ";", "}", "if", "(", "Op1Opc", "==", "<STR_LIT>", ")", "{", "APInt", "MKZ", ",", "MKO", ";", "CurDAG", "->", "computeKnownBits", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MKZ", ",", "MKO", ")", ";", "bool", "CanFoldMask", "=", "InsertMask", "==", "MKO", ".", "getZExtValue", "(", ")", ";", "unsigned", "SHOpc", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "SHOpc", "==", "<STR_LIT>", "||", "SHOpc", "==", "<STR_LIT>", ")", "&&", "CanFoldMask", "&&", "isInt32Immediate", "(", "Op1", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", ")", ")", "{"], "File": "PPCISelDAGToDAG (2)1", "Func": "SelectBitfieldInsert", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3661, "Length": 218, "Cover_Rate": 0.37137989778534924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printPCD32Mem", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O"], "ground_truth": [")", "{"], "File": "M68kInstPrinter", "Func": "printPCD32Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3662, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cfa_relative_mem", "=", "gen_frame_mem", "(", "Pmode", ",", "cfa_relative_addr", ")", ";", "rtx", "real", "=", "gen_rtx_SET", "(", "cfa_relative_mem", ",", "reg_note", ")", ";", "add_reg_note", "(", "mov", ",", "REG_CFA_OFFSET", ",", "real", ")", ";", "return", "emit_insn", "(", "mov"], "ground_truth": [")", ";"], "File": "tilepro", "Func": "frame_emit_store", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3663, "Length": 35, "Cover_Rate": 0.3153153153153153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "<STR_LIT>", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getZExtOrTrunc", "(", "Arg", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "DAG", ".", "getZExtOrTrunc", "(", "Arg", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "break", ";", "}", "if", "(", "RegsUsed", ".", "count", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "{", "SDValue", "&", "Bits", "=", "std", "::", "find_if", "(", "RetVals", ".", "begin", "(", ")", ",", "RetVals", ".", "end", "(", ")", ",", "[", "=", "]", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", "&", "Elt", ")", "{", "return", "Elt", ".", "first", "==", "VA", ".", "getLocReg", "(", ")", ";", "}", ")", "->", "second", ";", "Bits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Bits", ".", "getValueType", "(", ")", ",", "Bits", ",", "Arg", ")", ";", "}", "else", "{", "RetVals", ".", "emplace_back", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ";", "RegsUsed", ".", "insert", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "auto", "&", "RetVal", ":", "RetVals", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RetVal", ".", "first", ",", "RetVal", ".", "second", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")"], "ground_truth": [";"], "File": "AArch64ISelLowering129", "Func": "LowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3664, "Length": 394, "Cover_Rate": 0.464075382803298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "setComdat", "(", "M", ".", "getOrInsertComdat", "(", "Name", ")", ")", ";", "AttrBuilder", "B", ";", "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "NoUnwind", ")", ";", "B", ".", "addAttribute", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "F", "->", "addAttributes", "(", "llvm", "::", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";", "BasicBlock", "*", "Entry", "=", "BasicBlock", "::", "Create", "(", "Ctx", ",", "<STR_LIT>", ",", "F", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Entry"], "ground_truth": [")", ";"], "File": "X86IndirectThunks3", "Func": "createThunkFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3665, "Length": 73, "Cover_Rate": 0.3054393305439331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GV", "->", "hasInitializer", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";", "assert", "(", "C", "->", "isNullValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetData", "*", "TD", "=", "TM", "->", "getTargetData", "(", ")", ";", "const", "Type", "*", "Ty", "=", "C", "->", "getType", "(", ")", ";", "unsigned", "ValSize", "=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "<ISA_LIT>Section", "*", "Found", "=", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "UDATASections_", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "DataBankSize", "-", "UDATASections_", "[", "i", "]", "->", "getSize", "(", ")", ">=", "ValSize", ")", "{", "Found", "=", "UDATASections_", "["], "ground_truth": ["i", "]", ";"], "File": "PIC16TargetObjectFile", "Func": "allocateUDATA", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3666, "Length": 113, "Cover_Rate": 0.5854922279792746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "logval", "=", "exact_log2", "(", "~", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ">=", "<NUM_LIT>", "&&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "offsettable_memref_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "logval", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", "-", "(", "logval", "/", "<NUM_LIT>", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "("], "ground_truth": ["logval", "%", "<NUM_LIT>", ")", ";"], "File": "m68k3", "Func": "output_andsi3", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3667, "Length": 112, "Cover_Rate": 0.45528455284552843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "Printer", ".", "TM", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "RefKind", ",", "Ctx", ")", ";", "if", "(", "Subtarget", "->", "isSecurePlt", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MCExpr", "*", "PB", "=", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PB", ",", "Ctx", ")", ";", "}", "switch", "(", "access", ")", "{", "case", "<STR_LIT>", ":", "Expr", "=", "<ISA_LIT>MCExpr", "::", "createLo", "(", "Expr", ","], "ground_truth": ["isDarwin", ",", "Ctx", ")", ";"], "File": "PPCMCInstLower (2)1", "Func": "GetSymbolRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3668, "Length": 225, "Cover_Rate": 0.539568345323741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SDATA_SYSV", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ")", ";", "start", "=", "<STR_LIT>", ";", "break", ";", "case", "SDATA_EABI", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ")", ";", "start", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "rs6000_sdata", "&&", "g_switch_value", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ",", "g_switch_value", ")", ";", "start", "=", "<STR_LIT>", ";", "}", "if", "(", "*", "start", "==", "'\\0'", ")", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "if", "(", "!", "(", "rs6000_default_cpu", "&&", "rs6000_default_cpu", "[", "<NUM_LIT>", "]", ")", "&&", "!", "global_options_set", ".", "x_rs6000_cpu_index", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_MODULO", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_DIRECT_MOVE", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_POPCNTD", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_CMPB", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_POPCNTB", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_MFCRF", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_POWERPC64", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ",", "asm_out_file"], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "rs6000_file_start", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3669, "Length": 233, "Cover_Rate": 0.5271493212669683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "has<ISA_LIT>64", "(", ")", "&&", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "lowerFABS64", "(", "Op", ",", "DAG", ",", "Subtarget", "->", "has<ISA_LIT>32r2"], "ground_truth": ["(", ")", ")", ";"], "File": "MipsISelLowering (2)", "Func": "lowerFABS", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3670, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["<STR_LIT>", ",", "Res", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3671, "Length": 68, "Cover_Rate": 0.591304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "unsigned", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "<NUM_LIT>", ",", "SP", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI"], "ground_truth": [";"], "File": "MipsMCTargetDesc1", "Func": "createMipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3672, "Length": 60, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addKind", "(", "<STR_LIT>", "Value", ")", "{", "AlignBranchKind", "|=", "Value"], "ground_truth": [";"], "File": "X86AsmBackend (2)1", "Func": "addKind", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3673, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "h8300_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_H8300", ")", "return", "(", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "mode", "==", "HImode", ")", "||", "(", "mode", "==", "QImode", ")", ";", "else", "return", "regno", "==", "MAC_REG", "?", "mode", "=="], "ground_truth": ["SImode", ":", "<NUM_LIT>", ";"], "File": "h83004", "Func": "h8300_hard_regno_mode_ok", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3674, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PtrValue", "=", "IMemI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "continue", ";", "}", "else", "continue", ";", "unsigned", "PtrAddrSpace", "=", "PtrValue", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "PtrAddrSpace", ")", "continue", ";", "if", "(", "ST", "&&", "ST", "->", "hasAltivec", "(", ")", "&&", "PtrValue", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "isVectorTy", "(", ")", ")", "continue", ";", "if", "(", "L", "->", "isLoopInvariant", "(", "PtrValue", ")", ")", "continue", ";", "const", "SCEV", "*", "LSCEV", "=", "SE", "->", "getSCEVAtScope", "(", "PtrValue", ",", "L", ")", ";", "if", "(", "const", "SCEVAddRecExpr", "*", "LARSCEV", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "LSCEV", ")", ")", "{", "if", "(", "LARSCEV", "->", "getLoop", "(", ")", "!=", "L", ")", "continue", ";", "}", "else", "{", "continue", ";", "}", "bool", "FoundBucket", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Buckets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "for", "(", "Bucket", "::", "iterator", "K", "=", "Buckets", "[", "i", "]", ".", "begin", "(", ")", ",", "KE", "=", "Buckets", "[", "i", "]", ".", "end", "(", ")", ";", "K", "!=", "KE", ";", "++", "K", ")", "{", "const", "SCEV", "*", "Diff", "=", "SE", "->", "getMinusSCEV", "(", "K", "->", "first", ",", "LSCEV", ")", ";", "if", "(", "isa", "<", "SCEVConstant", ">", "(", "Diff", ")", ")", "{", "Buckets", "[", "i", "]", ".", "insert", "(", "std", "::", "make_pair", "(", "LSCEV", ",", "MemI", ")", ")", ";", "FoundBucket", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "FoundBucket", ")", "{", "Buckets", ".", "push_back", "(", "Bucket", "(", "SCEVLess", "(", "SE", ")", ")", ")", ";", "Buckets", "[", "Buckets", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "insert", "(", "std", "::", "make_pair", "(", "LSCEV", ",", "MemI", ")", ")", ";", "}", "}", "}", "if", "(", "Buckets", ".", "empty", "(", ")", "||", "Buckets", ".", "size", "(", ")", ">", "MaxVars", ")", "return", "MadeChange", ";", "BasicBlock", "*", "LoopPredecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "if", "(", "!", "LoopPredecessor", "||", "!", "LoopPredecessor", "->", "getTerminator", "(", ")", "->", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "LoopPredecessor", "=", "InsertPreheaderForLoop", "(", "L", ",", "this", ")", ";", "if", "(", "LoopPredecessor", ")", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "LoopPredecessor", ")", "return", "MadeChange", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Buckets", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "SmallSet", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "BBChanged", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Buckets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SCEVAddRecExpr", "*", "BasePtrSCEV", "=", "cast", "<", "SCEVAddRecExpr", ">", "(", "Buckets", "[", "i", "]", ".", "begin", "(", ")", "->", "first", ")", ";", "if", "(", "!", "BasePtrSCEV", "->", "isAffine", "(", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BasePtrSCEV", "<<", "<STR_LIT>", ")", ";", "assert", "(", "BasePtrSCEV", "->", "getLoop", "(", ")", "==", "L", "&&", "<STR_LIT>", ")", ";", "Instruction", "*", "MemI", "=", "Buckets", "[", "i", "]", ".", "begin", "(", ")", "->", "second", ";", "Value", "*", "BasePtr", "=", "GetPointerOperand", "(", "MemI", ")", ";", "assert", "(", "BasePtr", "&&", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "PPCLoopPreIncPrep15", "Func": "runOnLoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3675, "Length": 496, "Cover_Rate": 0.30097087378640774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilderBase", "&", "Builder", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3676, "Length": 40, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "BPFISelLowering (2)", "Func": "LowerOperation", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3677, "Length": 31, "Cover_Rate": 0.43661971830985913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "T", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "T", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget"], "ground_truth": ["<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter66", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3678, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "(", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ")", ";", "else", "return", "NULL"], "ground_truth": [";"], "File": "HexagonAsmPrinter1", "Func": "createHexagonMCInstPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3679, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "if", "(", "size", "!=", "<NUM_LIT>", "&&", "size", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "(", "GET_CODE", "(", "addr", ")", "==", "inc_code", "||", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "h8300_displacement_length"], "ground_truth": ["(", "addr", ",", "size", ")", "==", "<NUM_LIT>", ")", ")", ";"], "File": "h8300", "Func": "h8300_short_move_mem_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3680, "Length": 63, "Cover_Rate": 0.6057692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", ".", "recalculate", "(", "F", ")", ";", "SSAUpdaterBulk", "SSA", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "unsigned", "VarID", "=", "SSA", ".", "AddVariable", "(", "I", ".", "getName", "(", ")", ",", "I", ".", "getType", "(", ")", ")", ";", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "InvokeInst", ">", "(", "&", "I", ")", ")", "SSA", ".", "AddAvailableValue", "(", "VarID", ",", "II", "->", "getNormalDest", "(", ")", ",", "II", ")", ";", "else", "SSA", ".", "AddAvailableValue", "(", "VarID", ",", "&", "BB", ",", "&", "I", ")", ";", "for", "(", "auto", "&", "U", ":", "I", ".", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "auto", "*", "UserPN", "=", "dyn_cast", "<", "PHINode", ">", "(", "User", ")", ")", "if", "(", "UserPN", "->", "getIncomingBlock", "(", "U", ")", "==", "&", "BB", ")", "continue", ";", "if", "(", "DT", ".", "dominates", "(", "&"], "ground_truth": ["I", ",", "User", ")", ")", "continue", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj10", "Func": "rebuildSSA", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3681, "Length": 163, "Cover_Rate": 0.7725118483412322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_max_pu16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wmaxuh", "(", "(", "__v4hi"], "ground_truth": [")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "File": "mmintrin", "Func": "_mm_max_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3682, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlsldavhxq_p_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vrmlsldavhxq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3683, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_n_u32", "(", "uint32x4_t", "__a", ",", "uint32_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vmulq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3684, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "Thumb1FrameLowering13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3685, "Length": 242, "Cover_Rate": 0.4143835616438356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "TailCallReturnAddrDelta", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "!", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "}", "FrameReg", "=", "TRI", "->", "getStackRegister", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "("], "ground_truth": [")", ";"], "File": "X86FrameLowering (2)4", "Func": "getFrameIndexReferenceFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3686, "Length": 51, "Cover_Rate": 0.4015748031496063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";", "SDValue", "CtPop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";", "SDValue", "UaddLV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "CtPop", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "UaddLV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "UaddLV", ")", ";", "return"], "ground_truth": ["UaddLV", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerCTPOP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3687, "Length": 118, "Cover_Rate": 0.5645933014354066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "HasStmts", "&&", "CanReorder", ")", "{", "MI", "=", "MI", "->", "removeFromParent", "(", ")", ";", "E", "=", "CmpInstr", ";", "CmpInstr", ".", "getParent", "(", ")", "->", "insert", "(", "E", ",", "MI", ")", ";", "}", "I", "=", "CmpInstr", ";", "E", "=", "MI", ";", "}", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "do", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "--", "I", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "Instr", ")", ")", "{", "SubAdd", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "E", ")", "break", ";", "if", "(", "Instr", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";", "}", "while", "(", "I", "!=", "B", ")", ";", "if", "(", "!", "MI", "&&", "!", "SubAdd", ")", "return", "false", ";", "if", "(", "SubAdd", ")", "{", "MI", "=", "SubAdd", ";", "IsThumb1", "=", "false", ";", "}", "if", "(", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "<STR_LIT>", ">", ",", "<NUM_LIT>", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "<NUM_LIT>", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "<STR_LIT>", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "<STR_LIT>", ")", "Instr", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "("], "ground_truth": [")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{"], "File": "ARMBaseInstrInfo72", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3688, "Length": 481, "Cover_Rate": 0.40251046025104603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SuperReg", ")", ";", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectPostLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3689, "Length": 192, "Cover_Rate": 0.7836734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isa", "<", "ConstantAggregate", ">", "(", "V", ")", "||", "isa", "<", "ConstantDataArray", ">", "(", "V", ")", "||", "(", "isa", "<"], "ground_truth": ["ConstantAggregateZero", ">", "(", "V", ")", "&&", "!", "V", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", ";"], "File": "SPIRVEmitIntrinsics", "Func": "isAggrToReplace", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3690, "Length": 38, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2udq512_mask_round", "(", "__C", ",", "(", "__v16si", ")", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION"], "ground_truth": [")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvttph_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3691, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64ELFStreamer19", "Func": "EmitARM64WinCFISetFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3692, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "AVR_HAVE_LPMX", ")", "{", "return", "avr_out_lpm_no_lpmx", "(", "insn", ",", "xop", ",", "plen", ")", ";", "}", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "REG", ":", "gcc_assert", "(", "REG_Z", "==", "REGNO", "(", "addr", ")", ")", ";", "switch", "(", "n_bytes", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "<NUM_LIT>", ":", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "dest", ")", "==", "REG_Z", ")", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "REGNO", "(", "dest", ")", "==", "REG_Z", "-", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "break", ";", "case", "POST_INC", ":", "gcc_assert", "(", "REG_Z", "==", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "n_bytes", "<=", "<NUM_LIT>", ")", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "xop", "[", "<NUM_LIT>", "]", "==", "xstring_e", "&&", "AVR_HAVE_RAMPD", ")", "{", "xop", "[", "<NUM_LIT>", "]"], "ground_truth": ["=", "zero_reg_rtx", ";"], "File": "avr", "Func": "avr_out_lpm", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3693, "Length": 370, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")"], "ground_truth": ["delete", "Operands", "[", "I", "]", ";"], "File": "ARMAsmParser (2)", "Func": "~CleanupObject", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3694, "Length": 28, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-", "delta", ",", "temp1", ","], "ground_truth": ["temp2", ",", "frame_related_p", ",", "emit_move_imm", ")", ";"], "File": "aarch64", "Func": "aarch64_sub_sp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3695, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "MipsAsmParser102", "Func": "tryParseRegisterOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3696, "Length": 28, "Cover_Rate": 0.3218390804597701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "VNx2DImode", "&&", "BYTES_BIG_ENDIAN", ")", "continue", ";", "poly_int64", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "if", "(", "flag_stack_clash_protection", "&&", "maybe_ne", "(", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ",", "<NUM_LIT>", ")", "&&", "known_eq", "(", "offset", ",", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "frame_pointer_needed", ")", "offset", "-=", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ";", "else", "offset", "+=", "crtl", "->", "outgoing_args_size", ";", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", "?", "offset_9bit_signed_scaled_p", "(", "mode", ",", "offset", ")", ":", "offset_12bit_unsigned_scaled_p", "(", "mode", ",", "offset", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "bitmap_clear_bit", "(", "components", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "spare_pred_reg", "!=", "INVALID_REGNUM", ")", "bitmap_clear_bit", "(", "components", ",", "cfun", "->", "machine", "->", "frame", ".", "spare_pred_reg", ")", ";", "unsigned", "reg1", "=", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", ";", "unsigned", "reg2", "=", "cfun", "->", "machine"], "ground_truth": ["->", "frame", ".", "wb_candidate2", ";"], "File": "aarch64", "Func": "aarch64_get_separate_components", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3697, "Length": 158, "Cover_Rate": 0.6220472440944882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_m_u8", "(", "uint8x16_t", "__inactive", ",", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3698, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "vec_uchar16", "v", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "nan_mask", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uint4", "a_inf", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "nan_mask", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "a_nan", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "nan_mask", ")", ";", "a_nan", "=", "vec_or", "(", "a_nan", ",", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_nan", ",", "x", ".", "v", ")", ",", "a_inf", ")", ")", ";", "a_nan", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "a_nan", ",", "(", "vec_uchar16", ")", "a_nan", ",", "splat_hi", ")", ";", "result", "=", "vec_or", "(", "result", ",", "a_nan", ")", ";", "}", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "a_inf", "=", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_inf", ",", "x", ".", "v", ")", ",", "a_inf", ")", ";", "a_inf", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "a_inf", ",", "(", "vec_uchar16", ")", "a_inf", ",", "splat_hi", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_andc", "(", "a_inf", ",", "sign", ")", ",", "result", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_and", "(", "a_inf", ",", "sign", ")", ",", "result", ")", ";", "}", "}", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "iszero", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "(", "vec_uint4", ")", "vec_splat_u32", "(", "<NUM_LIT>", ")", ")", ";", "iszero", "=", "vec_and", "(", "iszero", ",", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "iszero", ",", "x", ".", "v", ")", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "{", "vec_uint4", "denorm_mask", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uint4", "isdenorm", "=", "vec_nor", "(", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "denorm_mask", ")", ",", "iszero", ")", ";", "isdenorm", "=", "(", "vec_uint4", ")", "vec_perm", "(", "(", "vec_uchar16", ")", "isdenorm", ",", "(", "vec_uchar16", ")", "isdenorm", ",", "splat_hi", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_andc", "(", "isdenorm", ",", "sign", ")", ",", "result", ")", ";", "if", "(", "b", "&", "<NUM_LIT>", ")", "result", "=", "vec_or", "(", "vec_and", "(", "isdenorm", ",", "sign", ")", ","], "ground_truth": ["result", ")", ";"], "File": "si2vmx", "Func": "si_dftsv", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3699, "Length": 378, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getNumOfConsecutiveZeros", "(", "SDValue", "Op", ",", "SDValue", "Mask", ",", "unsigned", "NumElems", ",", "bool", "Low", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "NumZeros", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "unsigned", "Index", "=", "Low", "?", "i", ":", "NumElems", "-", "i", "-", "<NUM_LIT>", ";", "SDValue", "Idx", "=", "Mask", ".", "getOperand", "(", "Index", ")", ";", "if", "(", "Idx", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "++", "NumZeros", ";", "continue", ";", "}", "SDValue", "Elt", "=", "DAG", ".", "getShuffleScalarElt", "(", "Op", ".", "getNode", "(", ")", ",", "Index", ")", ";", "if", "(", "Elt", ".", "getNode", "(", ")", "&&", "isZeroNode", "(", "Elt", ")", ")", "++", "NumZeros", ";", "else"], "ground_truth": ["break", ";"], "File": "X86ISelLowering160", "Func": "getNumOfConsecutiveZeros", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3700, "Length": 116, "Cover_Rate": 0.943089430894309, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opc", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "MachineInstr", "&", "CondMI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "CondMI", ")", ";", "if", "(", "!", "FBB", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "CAHPInstrInfo", "Func": "insertBranch", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3701, "Length": 75, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "DisassembleLdMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn"], "ground_truth": [",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3702, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovswb128_mask", "(", "(", "__v8hi", ")", "__A"], "ground_truth": [",", "(", "__v16qi", ")", "__O", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cvtsepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3703, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psllwi"], "ground_truth": ["(", "__m64", "__m", ",", "int", "__count", ")", "{"], "File": "mmintrin", "Func": "_m_psllwi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3704, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "unsigned", "VF", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(", "Args"], "ground_truth": [",", "VF", ")", ";"], "File": "HexagonTargetTransformInfo", "Func": "getOperandsScalarizationOverhead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3705, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "cast", "<", "RegisterSDNode", ">", "(", "UI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "FlagUI", "=", "UI", "->", "use_begin", "(", ")", ",", "FlagUE", "=", "UI", "->", "use_end", "(", ")", ";", "FlagUI", "!=", "FlagUE", ";", "++", "FlagUI", ")", "{", "if", "(", "FlagUI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "FlagUI", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "switch", "(", "FlagUI", "->", "getMachineOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86ISelDAGToDAG", "Func": "hasNoCarryFlagUses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3706, "Length": 389, "Cover_Rate": 0.5938931297709924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "char", "avr_class_max_nregs", "(", "reg_class_t", "rclass"], "ground_truth": [",", "machine_mode", "mode", ")", "{"], "File": "avr", "Func": "avr_class_max_nregs", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3707, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegIdx", ".", "Index", ">=", "<NUM_LIT>", "&&"], "ground_truth": ["RegIdx", ".", "Index", "<=", "<NUM_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "isMM16AsmRegMovePPairFirst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3708, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "&", "<ISA_LIT>RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "<ISA_LIT>", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnoipRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRnoip_and_GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "GPRnoip_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID"], "ground_truth": [":"], "File": "ARMRegisterBankInfo12", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3709, "Length": 59, "Cover_Rate": 0.4609375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "label", ")", ";", "}", "if", "(", "!", "TARGET_ZARCH", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "REG_P", "(", "execute_target", ")", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "REGNO", "(", "execute_target", ")", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "execute_target", ")", ";", "if", "(", "!", "TARGET_ZARCH", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")"], "ground_truth": [";"], "File": "s390", "Func": "s390_indirect_branch_via_inline_thunk", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3710, "Length": 67, "Cover_Rate": 0.6568627450980392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "isInlineConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "MO", ".", "getImm", "(", ")", ",", "true", ")", ")", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "APFloat", "FpImm", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "return", "isInlineConstant", "(", "FpImm", ".", "bitcastToAPInt", "(", ")"], "ground_truth": [")", ";"], "File": "SIInstrInfo116", "Func": "isInlineConstant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3711, "Length": 57, "Cover_Rate": 0.7702702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "ZeroVec", "=", "getOpcodeDef", "(", "G_BUILD_VECTOR", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "ZeroVec", ")", "return", "false", ";", "int64_t", "Zero", "=", "<NUM_LIT>", ";", "if", "(", "!", "mi_match", "(", "ZeroVec", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Zero", ")", ")", "||", "Zero", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ZeroVec", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "ZeroVec", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "!=", "ZeroVec", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "false", ";", "}", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "EltTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "bool", "IsFP", "=", "ScalarRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "Opc", "=", "OpcTable", "[", "IsFP", "]", "[", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "]", ";", "if", "(", "IsFP", ")", "{", "MachineInstr", "*", "Widen", "=", "emitScalarToVector", "(", "EltTy", ".", "getSizeInBits", "(", ")", ",", "&"], "ground_truth": ["<STR_LIT>", ",", "ScalarReg", ",", "MIB", ")", ";"], "File": "AArch64InstructionSelector24", "Func": "tryOptVectorDup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3712, "Length": 255, "Cover_Rate": 0.4894433781190019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "(", "Kind", "!=", "Bottom", ")", ";", "Kind", "=", "Bottom", ";", "Size", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "HexagonConstPropagation", "Func": "setBottom", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3713, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "auto", "CvtHi", "=", "Signed", "?", "B", ".", "build<ISA_LIT>TOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ":", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CvtLo", "=", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "ThirtyTwo", "=", "B", ".", "buildConstant", "("], "ground_truth": ["S32", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3714, "Length": 78, "Cover_Rate": 0.3291139240506329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printAbs", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "AMDGPUInstPrinter12", "Func": "printAbs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3715, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rl78_subreg", "(", "machine_mode", "mode", ",", "rtx", "r", ",", "machine_mode", "omode", ","], "ground_truth": ["int", "byte", ")", "{"], "File": "rl78", "Func": "rl78_subreg", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3716, "Length": 17, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "else", "if", "(", "AllowFloatDomain", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "PermuteImm", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "assert", "(", "(", "(", "M", "/", "<NUM_LIT>", ")", "==", "(", "i", "/", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "PermuteImm", "|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "||", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "ContainsZeros", "&&", "(", "AllowIntDomain", "||", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WordMask", "=", "RepeatedMask", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "WordMask", ")", ";", "Shuffle", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "ShuffleVT", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "WordMask", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "ContainsZeros", "&&", "AllowIntDomain", "&&", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "RepeatedMask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "RepeatedMask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "LoMask", ")", ";", "return", "true", ";", "}", "if", "(", "isUndefOrInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "OffsetHiMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "OffsetHiMask", "[", "i", "]", "=", "(", "HiMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "HiMask", "[", "i", "]", ":", "HiMask", "[", "i", "]", "-", "<NUM_LIT>", ")", ";", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "OffsetHiMask", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "AllowIntDomain", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")"], "ground_truth": ["&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "matchUnaryPermuteShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3717, "Length": 529, "Cover_Rate": 0.5787746170678337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "shouldClusterMemOps", "(", "MachineInstr", "&", "FirstLdSt", ",", "unsigned", "BaseReg1", ",", "MachineInstr", "&", "SecondLdSt", ",", "unsigned", "BaseReg2", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseReg1", ",", "SecondLdSt", ",", "BaseReg2", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "<NUM_LIT>", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::"], "ground_truth": ["vdst", ")", ";"], "File": "SIInstrInfo (2)", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3718, "Length": 237, "Cover_Rate": 0.7292307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshlq_u32", "(", "uint32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vqrshlq_uv4si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqrshlq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3719, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSRA16", "(", "Op", ")", ")", "return", "isSHL16", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", "=="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMISelLowering (2)5", "Func": "isS16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3720, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isInnerLoop", "(", "MCInst", "const", "&", "MCI", ")", "{", "assert", "(", "isBundle", "(", "MCI", ")"], "ground_truth": [")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isInnerLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3721, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "count", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_SSSE3", ")", "count", "=", "<NUM_LIT>", ";", "return", "ix86_vec_cost", "(", "mode", ",", "cost", "->", "sse_op", "*", "count", ",", "true", ")", ";", "}", "else", "return", "ix86_vec_cost", "(", "mode", ",", "cost", "->", "sse_op", ",", "true", ")", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "{", "if", "(", "constant_op1", ")", "{", "if", "(", "op1_val", ">", "<NUM_LIT>", ")", "return", "cost", "->", "shift_const", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "return", "cost", "->", "shift_const", "*", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "and_in_op1", ")", "return", "cost", "->", "shift_var", "*", "<NUM_LIT>", ";", "else", "return", "cost", "->", "shift_var", "*", "<NUM_LIT>", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "constant_op1", ")", "return", "cost", "->", "shift_const", ";", "else", "if", "(", "shift_and_truncate", ")", "{", "if", "(", "skip_op0", ")", "*", "skip_op0", "=", "*", "skip_op1", "=", "true", ";", "return", "cost"], "ground_truth": ["->", "shift_var", ";"], "File": "i3867", "Func": "ix86_shift_rotate_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3722, "Length": 146, "Cover_Rate": 0.512280701754386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "ix86_expand_sse_compare_and_jump", "(", "UNLE", ",", "TWO52", ",", "xa", ",", "false", ")", ";", "xa", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa", ",", "TWO52", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "xa", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa", ",", "TWO52", ",", "xa", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "ix86_sse_copysign_to_positive", "(", "xa", ",", "xa", ",", "res", ",", "mask", ")", ";", "one", "=", "force_reg", "(", "mode", ",", "const_double_from_real_value", "(", "do_floor", "?", "dconst1", ":", "dconstm1", ",", "mode", ")", ")", ";", "tmp", "=", "ix86_expand_sse_compare_mask", "(", "UNGT", ",", "xa"], "ground_truth": [",", "res", ",", "!", "do_floor", ")", ";"], "File": "i3864", "Func": "ix86_expand_floorceildf_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3723, "Length": 94, "Cover_Rate": 0.41228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "RegKind", "=", "RegKind", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", ".", "Index", "=", "Index", ";", "Op", "->", "Mem", ".", "Disp", "="], "ground_truth": ["Disp", ";"], "File": "RISCVAsmParser (2)1", "Func": "createMem", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3724, "Length": 32, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsAsmParser1", "Func": "MatchAndEmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3725, "Length": 69, "Cover_Rate": 0.30131004366812225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "if", "(", "strcmp", "(", "Name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "WasmSym", "->", "setEventType", "(", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "WasmSym", "->", "setWeak", "(", "true", ")", ";", "WasmSym", "->", "setExternal", "(", "true", ")", ";", "Params", ".", "push_back", "(", "Subtarget", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", "::", "I64", ":", "<STR_LIT>", "::", "I32", ")", ";", "}", "else", "{", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "getLibcallSignature", "(", "Subtarget", ",", "Name", ",", "Returns"], "ground_truth": [",", "Params", ")", ";"], "File": "WebAssemblyMCInstLower46", "Func": "GetExternalSymbolSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3726, "Length": 101, "Cover_Rate": 0.36996336996337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "RegNumber", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RegNumber", ")", ")", "RegNumber", "=", "TRI", "->", "getSubReg", "(", "RegNumber", ",", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'L'", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "OS", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegNumber", ")", ";", "return", "false", ";", "}", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "return", "false"], "ground_truth": [";"], "File": "HexagonAsmPrinter", "Func": "PrintAsmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3727, "Length": 101, "Cover_Rate": 0.4105691056910569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_ashl", "(", "tmp", ",", "idx", ",", "GEN_INT", "(", "shift", ")", ")", ")", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_add", "(", "tmp", ",", "tmp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_sub", "(", "tmp", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "width", ")", ",", "tmp", ")", ")", ";", "rtx", "mask", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "rtx", "mask_v2di", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "mode_mask", ")", ";", "}", "else", "{", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "mode_mask", ")", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "}", "emit_insn", "(", "gen_vec_initv2didi", "(", "mask_v2di", ",", "gen_rtx_PARALLEL", "(", "V2DImode", ",", "v", ")", ")", ")", ";", "rtx", "sub_mask", "=", "simplify_gen_subreg", "(", "V16QImode", ",", "mask_v2di", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "sub_mask", ")", ")", ";", "rtx", "tmp_val", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "inner_mode", "==", "E_SFmode", ")", "if", "(", "TARGET_DIRECT_MOVE_64BIT", ")", "emit_insn", "(", "gen_movsi_from_sf", "(", "tmp_val", ",", "val", ")", ")", ";", "else", "{", "rtx", "stack", "=", "rs6000_allocate_stack_temp", "(", "SFmode", ",", "false", ",", "true", ")", ";", "emit_insn", "(", "gen_movsf_hardfloat", "(", "stack", ",", "val", ")", ")", ";", "rtx", "stack2", "=", "copy_rtx", "(", "stack", ")", ";", "PUT_MODE", "(", "stack2", ",", "SImode", ")", ";", "emit_move_insn", "(", "tmp_val", ",", "stack2", ")", ";", "}", "else", "tmp_val", "=", "force_reg", "(", "SImode", ",", "val", ")", ";", "rtx", "val_v16qi", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "rtx", "val_v2di", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "rtvec", "vec_val", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "RTVEC_ELT", "(", "vec_val", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "vec_val", ",", "<NUM_LIT>", ")", "=", "tmp_val", ";", "}", "else", "{", "RTVEC_ELT", "(", "vec_val", ",", "<NUM_LIT>", ")", "=", "tmp_val", ";", "RTVEC_ELT", "(", "vec_val", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CONST_INT", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "}", "emit_insn", "(", "gen_vec_initv2didi", "(", "val_v2di", ",", "gen_rtx_PARALLEL", "(", "V2DImode", ",", "vec_val", ")", ")", ")", ";", "rtx", "sub_val", "=", "simplify_gen_subreg", "(", "V16QImode", ",", "val_v2di", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "val_v16qi", ",", "sub_val", ")", ")", ";", "rtx", "pcv", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "emit_insn", "(", "gen_lvsl", "(", "pcv", ",", "tmp", ")", ")", ";", "rtx", "val_perm", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "rtx", "mask_perm", "=", "gen_reg_rtx", "(", "V16QImode"], "ground_truth": [")", ";"], "File": "rs6000", "Func": "rs6000_expand_vector_set_var_p7", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3728, "Length": 420, "Cover_Rate": 0.611353711790393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "_mm_tandch", "("], "ground_truth": [")", "{"], "File": "mmintrin", "Func": "_mm_tandch", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3729, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isIndirectCall", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonInstrInfo (2)", "Func": "isIndirectCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3730, "Length": 37, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "LowerVectorCTPOP", "(", "Op", ",", "Subtarget"], "ground_truth": [",", "DAG", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerCTPOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3731, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxwd256_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8si", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepi16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3732, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPacketStart", "(", ")", "const", "{", "return", "(", "packetStart"], "ground_truth": [")", ";", "}"], "File": "HexagonMCInst", "Func": "isPacketStart", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3733, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ",", "bool", "IsILP32", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "IsLittleEndian", ",", "IsILP32", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ","], "ground_truth": ["IsLittleEndian", ")", ";"], "File": "AArch64ELFObjectWriter19", "Func": "createAArch64ELFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3734, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_store_pd", "(", "void", "*", "__P", ","], "ground_truth": ["__m512d", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_store_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3735, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget7MM", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", "<<", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeBranchTarget7MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3736, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sminv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vminq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3737, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "(", "__a"], "ground_truth": ["<", "__b", ")", ";"], "File": "arm", "Func": "neon1_vcltq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3738, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s4_3ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "HexagonDisassembler13", "Func": "s4_3ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3739, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreatePrefix", "(", "unsigned", "Prefixes", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "auto", "Res", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Prefix", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "Pref", "."], "ground_truth": ["Prefixes", "=", "Prefixes", ";"], "File": "X86Operand10", "Func": "CreatePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3740, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC"], "ground_truth": [",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "File": "TOYInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3741, "Length": 32, "Cover_Rate": 0.49230769230769234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ShadowRegI8", ")", ")", ";", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "kShadowOffset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "ShadowRegI64", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "EmitInstruction", "(", "Out", ",", "Inst", ")", ";", "}", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI8", ")", ".", "addReg", "(", "ShadowRegI8", ")", ")", ";", "MCSymbol", "*", "DoneSym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "DoneExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DoneSym", ",", "Ctx", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "AddressRegI32", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "switch", "(", "AccessSize"], "ground_truth": [")", "{"], "File": "X86AsmInstrumentation25", "Func": "InstrumentMemOperandSmall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3742, "Length": 189, "Cover_Rate": 0.3236301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ";", "}", "return"], "ground_truth": ["Offset", ";"], "File": "ARMConstantIslandPass", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3743, "Length": 27, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ItaniumMangler", "Mangler", "(", "true", ")", ";", "ParamIterator", "I", "(", "Leads", ",", "manglingRules", "[", "FuncId", "]", ")", ";", "Param", "P", ";", "while", "(", "(", "P", "=", "I", ".", "getNextParam", "(", ")", ")", ".", "ArgType", "!=", "<NUM_LIT>", ")", "Mangler", "(", "S", ",", "P", ")", ";", "return", "S", ".", "str"], "ground_truth": ["(", ")", ";"], "File": "AMDGPULibFunc", "Func": "mangleNameItanium", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3744, "Length": 50, "Cover_Rate": 0.42016806722689076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "("], "ground_truth": ["X", ")", ";"], "File": "KudeyarMCTargetDesc", "Func": "createKudeyarMCInstrInfo", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3745, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "renderTruncImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "=="], "ground_truth": ["-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstructionSelector37", "Func": "renderTruncImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3746, "Length": 39, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsTrivialInst", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "R600EmitClauseMarkers (2)1", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3747, "Length": 27, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "F", "=", "DeadMap", ".", "find", "(", "{", "Reg", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "F", "==", "DeadMap", ".", "end", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "DR", ":", "F", "->", "second", ")", "if", "(", "DR", ".", "contains", "(", "FIR", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "for", "(", "unsigned", "Reg", ":", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ")", "{", "bool", "Dead", "=", "true", ";", "for", "(", "auto", "R", ":", "<ISA_LIT>BlockRanges", "::", "expandToSubRegs", "(", "{", "Reg", ",", "<NUM_LIT>", "}", ",", "MRI", ",", "HRI", ")", ")", "{", "if", "(", "isDead", "(", "R", ".", "Reg", ")", ")", "continue", ";", "Dead", "=", "false"], "ground_truth": [";"], "File": "HexagonFrameLowering10", "Func": "findPhysReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3748, "Length": 108, "Cover_Rate": 0.5346534653465347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOpConstantVarOps", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "StartIndex", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "' '", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", "-", "StartIndex", "==", "<NUM_LIT>", ")", "{", "uint64_t", "Imm", "=", "MI", "->", "getOperand", "(", "StartIndex", ")", ".", "getImm", "(", ")", ";", "Imm", "|=", "(", "MI", "->", "getOperand", "(", "StartIndex", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";", "O", "<<", "Imm", ";", "}", "else"], "ground_truth": ["{"], "File": "SPIRVInstPrinter", "Func": "printOpConstantVarOps", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3749, "Length": 75, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'o'", ":", "case", "'v'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "SelectAddr", "(", "Op", ".", "getNode", "(", ")", ",", "Op", ",", "Op0", ",", "Op1"], "ground_truth": [")", ")", "return", "true", ";"], "File": "HexagonISelDAGToDAG13", "Func": "SelectInlineAsmMemoryOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3750, "Length": 35, "Cover_Rate": 0.39325842696629215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "const4", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4"], "ground_truth": [")", ")", ";"], "File": "TriCoreDisassembler", "Func": "DecodeBRCInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3751, "Length": 83, "Cover_Rate": 0.6240601503759399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "flag_schedule_insns_after_reload", "=", "<NUM_LIT>", ";", "flag_split_wide_types", "=", "<NUM_LIT>", ";", "}", "if", "(", "mn10300_tune_string", ")", "{", "if", "(", "strcasecmp", "(", "mn10300_tune_string", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "mn10300_tune_cpu", "=", "PROCESSOR_MN10300", ";", "else", "if", "(", "strcasecmp", "(", "mn10300_tune_string", ",", "<STR_LIT>"], "ground_truth": [")", "==", "<NUM_LIT>", ")", "mn10300_tune_cpu", "=", "PROCESSOR_AM33", ";"], "File": "mn10300", "Func": "mn10300_option_override", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3752, "Length": 45, "Cover_Rate": 0.4205607476635514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ABIInfo", "(", "ABI", "::", "EABI", ")"], "ground_truth": [";"], "File": "MipsABIInfo (2)", "Func": "EABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3753, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GAN", ")", "return", "true", ";", "const", "GlobalValue", "*", "GV", "=", "GAN", "->", "getGlobal", "(", ")", ";", "unsigned", "Alignment", "=", "GV", "->", "getAlignment", "(", ")", ";", "const", "DataLayout", "*", "DL", "=", "TLI", "->", "getDataLayout", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "Alignment", "=", "DL", "->", "getABITypeAlignment", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "Alignment", ">=", "Size", ")", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "(", "int64_t", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ">>", "Scale", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "SelectAddrModeUnscaled", "(", "N", ",", "Size", ",", "Base"], "ground_truth": [",", "OffImm", ")", ")", "return", "false", ";"], "File": "ARM64ISelDAGToDAG", "Func": "SelectAddrModeIndexed", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3754, "Length": 242, "Cover_Rate": 0.5931372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Op", ":", "Node", "->", "operands", "(", ")", ")", "if", "(", "Op", "->", "getNumOperands", "(", ")", ")", "Printf", ".", "push_back", "(", "Printf", ".", "getDocument", "(", ")", "->", "getNode", "(", "cast", "<", "MDString", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")"], "ground_truth": ["->", "getString", "(", ")", ",", "true", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitPrintf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3755, "Length": 52, "Cover_Rate": 0.5360824742268041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoSWrap", ")", "&&", "canUseNSW", "(", "NewOpcode", ")", "&&", "getSymbolicOperandRequirements", "(", "OperandCategory", "::", "DecorationOperand", ",", "Decoration", "::", "NoSignedWrap", ",", "ST", ")", ".", "isSatisfiable", ")", "buildOpDecorate", "(", "Target", ",", "I"], "ground_truth": [",", "TII", ",", "Decoration", "::", "NoSignedWrap", ",", "{", "}", ")", ";"], "File": "SPIRVInstructionSelector1", "Func": "handleIntegerWrapFlags", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3756, "Length": 49, "Cover_Rate": 0.3828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BestGrowth", "=", "~", "<NUM_LIT>", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "<NUM_LIT>"], "ground_truth": [")", "return", "true", ";"], "File": "MipsConstantIslandPass", "Func": "findAvailableWater", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3757, "Length": 124, "Cover_Rate": 0.7337278106508875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "<ISA_LIT>MCExpr"], "ground_truth": ["::", "VK_<ISA_LIT>_HI16", ";"], "File": "ARMAsmParser (2)1", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3758, "Length": 74, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment"], "ground_truth": ["(", ")", ";"], "File": "PPCMCExpr10", "Func": "findAssociatedFragment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3759, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmull_high_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3760, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcvtmq_m_u32_f32", "(", "__inactive", ",", "__a", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcvtmq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3761, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "MBlazeTargetMachine", "Func": "createPassConfig", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3762, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_n_f16", "(", "float16x8_t", "__a", ",", "float16_t", "__b", ")", "{", "return", "__builtin_mve_vsubq_n_fv8hf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vsubq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3763, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "create<ISA_LIT>WinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>_32Target", ","], "ground_truth": ["create<ISA_LIT>_32AsmBackend", ")", ";"], "File": "X86MCTargetDesc61", "Func": "LLVMInitializeX86TargetMC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3764, "Length": 72, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_slli_epi32", "(", "__A", ","], "ground_truth": ["_mm_cvtsi128_si32", "(", "__B", ")", ")", ";"], "File": "emmintrin4", "Func": "_mm_sll_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3765, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAMVS", "("], "ground_truth": [")", "const", "{"], "File": "AArch64Subtarget (2)1", "Func": "hasAMVS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3766, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "isa", "<", "ConstantStruct", ">", "(", "CPV", ")", ")", "{", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "{", "StructType", "*", "ST", "=", "cast", "<", "StructType", ">", "(", "CPV", "->", "getType", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "(", "e", "-", "<NUM_LIT>", ")", ")", "Bytes", "=", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "<NUM_LIT>", ")", "+", "TD", "->", "getTypeAllocSize", "(", "ST", ")", "-", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", ")", ";", "else", "Bytes", "=", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", "+", "<NUM_LIT>", ")", "-", "TD", "->", "getStructLayout"], "ground_truth": ["(", "ST", ")", "->", "getElementOffset", "(", "i", ")", ";"], "File": "NVPTXAsmPrinter76", "Func": "bufferAggregateConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3767, "Length": 134, "Cover_Rate": 0.4036144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "unsigned", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "break", ";", "imask", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "if", "(", "imask", "||", "fmask", "||", "alpha_ra_ever_killed", "(", ")", ")", "imask", "|=", "(", "<NUM_LIT>", "<<", "REG_RA", ")", ";", "*", "imaskP", "="], "ground_truth": ["imask", ";"], "File": "alpha4", "Func": "alpha_sa_mask", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3768, "Length": 65, "Cover_Rate": 0.32019704433497537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", ">=", "insn", "->", "bytes", ".", "size", "(", ")", ")", "return", "true", ";", "byte", "=", "insn", "->", "bytes"], "ground_truth": ["[", "offset", "]", ";"], "File": "X86Disassembler (2)2", "Func": "peek", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3769, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getExprForDwarfGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "Encoding", "&", "(", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel", ")", ")", "{", "const", "MCSymbol", "*", "Sym", "=", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Res", ",", "Four", ",", "getContext", "("], "ground_truth": [")", ")", ";"], "File": "X86TargetObjectFile9", "Func": "getExprForDwarfGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3770, "Length": 97, "Cover_Rate": 0.8083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetELFStreamer", "::", "getEFlags", "(", ")", "{", "switch", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "r600", ":", "return", "getEFlags<ISA_LIT>", "(", ")", ";", "case", "Triple", "::", "amdgcn", ":", "return", "getEFlagsAMDGCN", "("], "ground_truth": [")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3771, "Length": 47, "Cover_Rate": 0.9591836734693877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering127", "Func": "performOrCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3772, "Length": 83, "Cover_Rate": 0.4029126213592233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rs6000_const_vec", "(", "mode", ")", ")", ";", "return", "gen_rtx_VEC_SELECT", "(", "mode", ",", "source", ","], "ground_truth": ["par", ")", ";"], "File": "rs60005", "Func": "rs6000_gen_le_vsx_permute", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3773, "Length": 25, "Cover_Rate": 0.4098360655737705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount"], "ground_truth": ["=", "-", "Amount", ";"], "File": "Mips16FrameLowering31", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3774, "Length": 55, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "AVRExpandPseudoInsts1", "Func": "expandLSRW12Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3775, "Length": 194, "Cover_Rate": 0.6830985915492958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "JumpTableTargets", ";", "if", "(", "auto", "*", "JTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "auto", "&", "JTE", ":", "JTI", "->", "getJumpTables", "(", ")", ")", "for", "(", "auto", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "JumpTableTargets", ".", "insert", "(", "MBB", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "CouldCall", "=", "false", ",", "CouldJump"], "ground_truth": ["=", "false", ";"], "File": "AArch64BranchTargets9", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3776, "Length": 84, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_rol_epi64", "(", "__m256i", "__A", ",", "const", "int", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_prolq256_mask", "(", "(", "__v4di", ")", "__A", ",", "__B", ",", "("], "ground_truth": ["__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_rol_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3777, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s32_p128", "(", "poly128_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vreinterpretq_s32_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3778, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AT", "==", "<NUM_LIT>", ")", "reportParseError", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "AT"], "ground_truth": [";"], "File": "MipsAsmParser1", "Func": "getATReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3779, "Length": 16, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "RelooperAlgorithm", "R", ";", "std", "::", "map", "<", "const", "BasicBlock", "*", ",", "Block", "*", ">", "BB2B", ";", "std", "::", "map", "<", "const", "Block", "*", ",", "const", "BasicBlock", "*", ">", "B2BB", ";", "for", "(", "const", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Block", "*", "B", "=", "new", "Block", "(", "BB", ".", "getName", "(", ")", ".", "str", "(", ")", ".", "data", "(", ")", ",", "nullptr", ")", ";", "R", ".", "AddBlock", "(", "B", ")", ";", "assert", "(", "BB2B", ".", "find", "(", "&", "BB", ")", "==", "BB2B", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "B2BB", ".", "find", "(", "B", ")", "==", "B2BB", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "BB2B", "[", "&", "BB", "]", "=", "B", ";", "B2BB", "[", "B", "]", "=", "&", "BB", ";", "}", "for", "(", "Block", "*", "B", ":", "R", ".", "Blocks", ")", "{", "const", "BasicBlock", "*", "BB", "=", "B2BB", "[", "B"], "ground_truth": ["]", ";"], "File": "Relooper3", "Func": "runOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3780, "Length": 163, "Cover_Rate": 0.7442922374429224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "lsb", "<=", "msb", "&&", "<STR_LIT>", ")", ";", "for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "Val", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "return", "~"], "ground_truth": ["Val", ";"], "File": "ThumbDisassemblerCore1", "Func": "getBitfieldInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3781, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMELFWriterInfo", "Func": "isPCRelativeRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3782, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DataFlowGraph", "G", "(", "MF", ",", "HII", ",", "HRI", ",", "*", "MDT", ",", "MDF", ",", "HAI", ",", "TOI", ")", ";", "G", ".", "build", "(", ")", ";", "if", "(", "RDFDump", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", "<<", "PrintNode", "<", "FuncNode", "*", ">", "(", "G", ".", "getFunc", "(", ")", ",", "G", ")", "<<", "'\\n'", ";", "<ISA_LIT>CP", "CP", "(", "G", ")", ";", "CP", ".", "trace", "(", "RDFDump", ")", ";", "Changed", "=", "CP", ".", "run", "(", ")", ";", "if", "(", "RDFDump", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", "<<", "PrintNode", "<", "FuncNode", "*", ">", "(", "G", ".", "getFunc", "(", ")", ",", "G", ")", "<<", "'\\n'", ";", "<ISA_LIT>DCE", "DCE", "(", "G", ",", "*", "MRI"], "ground_truth": [")", ";"], "File": "HexagonRDFOpt1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3783, "Length": 125, "Cover_Rate": 0.3434065934065934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "RetVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "NVPTXISelDAGToDAG24", "Func": "SelectLDGLDUVector", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3784, "Length": 277, "Cover_Rate": 0.31053811659192826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "("], "ground_truth": [")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "ARCDisassembler", "Func": "LLVMInitializeARCDisassembler", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3785, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arg0", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "scratch1", "=", "gen_reg_rtx", "(", "mode0", ")", ";", "scratch2", "=", "gen_reg_rtx", "(", "mode0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "scratch1", ",", "scratch2", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "return"], "ground_truth": ["target", ";"], "File": "rs60003", "Func": "altivec_expand_abs_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3786, "Length": 128, "Cover_Rate": 0.624390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "arm_issue_rate", "("], "ground_truth": ["void", ")", "{"], "File": "arm", "Func": "arm_issue_rate", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3787, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++"], "ground_truth": ["i", ")", "{"], "File": "SIInstrInfo100", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3788, "Length": 135, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmpge_epi8_mask", "(", "__mmask16", "__M", ",", "__m128i", "__X", ","], "ground_truth": ["__m128i", "__Y", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmpge_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3789, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "("], "ground_truth": [")", ";"], "File": "AMDGPUAtomicOptimizer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3790, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "Has<ISA_LIT>64", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Opcode", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "if", "(", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "||", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "else", "if", "(", "IsO32", "&&", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg2", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "getNextIntArgReg", "(", "ArgReg", ")", ",", "RC", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg2", ",", "RegVT", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!"], "ground_truth": ["Reg", ")", "{"], "File": "MipsISelLowering24", "Func": "LowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3791, "Length": 438, "Cover_Rate": 0.43931795386158473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "I", "=", "SUI", "->", "getInstr", "(", ")", ";", "assert", "(", "I", "&&", "SUJ", "->", "getInstr", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "isLegalToPruneDependencies", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3792, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "RegNo", "&", "<NUM_LIT>", ")", "||", "RegNo", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["RegisterPair", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3793, "Length": 40, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ")", "{", "auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "std", "::", "move", "(", "MOTW"], "ground_truth": [")", ",", "OS", ",", "true", ")", ";"], "File": "Nios2ELFObjectWriter", "Func": "createNios2ELFObjectWriter", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3794, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val"], "ground_truth": ["<", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isImm0_63", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3795, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "ArgPtr", ";", "if", "(", "DoShiftOpt", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "Builder", ".", "getInt32Ty", "(", ")", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "EltOffset", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "ArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "<NUM_LIT>", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "V4Ty", "->", "getPointerTo", "(", "AS", ")", ")", ";", "}", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "<NUM_LIT>", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "<NUM_LIT>", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}", "else", "if", "(", "IsV3", ")", "{", "Value", "*", "Shuf", "=", "Builder", ".", "CreateShuffleVector", "(", "Load", ",", "UndefValue", "::", "get", "(", "V4Ty", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Arg", ".", "replaceAllUsesWith"], "ground_truth": ["(", "Shuf", ")", ";"], "File": "AMDGPULowerKernelArguments", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3796, "Length": 500, "Cover_Rate": 0.4911591355599214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "APInt", "::", "getAllOnes", "(", "NumBits", ")", ",", "DCI", ")"], "ground_truth": [")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combinePDEP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3797, "Length": 31, "Cover_Rate": 0.38271604938271603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "distance", "(", "std", "::", "begin", "(", "Data", ")", ",", "llvm", "::", "find_or_fail"], "ground_truth": ["(", "Data", ",", "Reg", ")", ")", ";"], "File": "TVMStack", "Func": "position", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3798, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqrdmlah_laneqv4hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vqrdmlah_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3799, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseNamedBit", "(", "<STR_LIT>", ",", "Operands"], "ground_truth": [",", "<ISA_LIT>Operand", "::", "ImmTyDA", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3800, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_f64", "(", "float64x2_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vreinterpretq_u32_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3801, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SwiftSelf", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SwiftError", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", ")", "return", "false", ";", "if", "(", "VT", ">=", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "++", "GPRCnt", ";", "else", "if", "(", "(", "VT", ">=", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "||", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "++", "FPRCnt", ";", "else", "return", "false", ";", "if", "(", "GPRCnt", ">", "<NUM_LIT>", "||", "FPRCnt", ">", "<NUM_LIT>", ")", "return", "false", ";", "}", "static", "const", "MCPhysReg", "Registers", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "GPRIdx", "=", "<NUM_LIT>", ";", "unsigned", "FPRIdx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "MVT", "VT", "=", "TLI", ".", "getSimpleValueType", "(", "DL", ",", "Arg", ".", "getType", "(", ")", ")", ";", "unsigned", "SrcReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "VT", ">=", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "GPRIdx", "++", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "VT", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64FastISel4", "Func": "fastLowerArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3802, "Length": 461, "Cover_Rate": 0.5156599552572707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializePowerPCAsmPrinter", "(", ")", "{", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "The<ISA_LIT>32Target", ","], "ground_truth": ["create<ISA_LIT>AsmPrinterPass", ")", ";"], "File": "PPCAsmPrinter31", "Func": "LLVMInitializePowerPCAsmPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3803, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_vsubsws", "(", "vector", "signed", "int", "a1"], "ground_truth": [",", "vector", "signed", "int", "a2", ")", "{"], "File": "altivec4", "Func": "vec_vsubsws", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3804, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "<ISA_LIT>CC", "<ISA_LIT>CCInfo", "(", "CallConv", ",", "Subtarget", ",", "CCInfo", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeReturn", "(", "Outs", ",", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ",", "MF", ".", "getFunction", "(", ")", "->", "getReturnType", "(", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "V0", "=", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", "."], "ground_truth": ["getValue", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering106", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3805, "Length": 322, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "MI", ".", "setDesc", "(", "MII", ".", "get", "("], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "AAPShortInstrPeephole", "Func": "updateMOV_r", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3806, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isMemOpHasNoClobberedMemOperand", "(", "const", "SDNode", "*", "N", ")", "const", "{", "const", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "const", "Value", "*", "Ptr", "=", "MemNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "const", "Instruction", "*", "I", "=", "dyn_cast_or_null", "<", "Instruction", ">", "(", "Ptr", ")", ";", "return", "I", "&&", "I", "->"], "ground_truth": ["getMetadata", "(", "<STR_LIT>", ")", ";"], "File": "SIISelLowering (2)3", "Func": "isMemOpHasNoClobberedMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3807, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "RISCVAsmPrinter18", "Func": "printOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3808, "Length": 146, "Cover_Rate": 0.8588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "arm", "Func": "neon2_vmovn_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3809, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileWasm", "::", "Initialize", "("], "ground_truth": ["Ctx", ",", "TM", ")", ";"], "File": "WebAssemblyTargetObjectFile", "Func": "Initialize", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3810, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>ConstantPoolSymbol", "::", "getExistingMachineCPValue", "(", "MachineConstantPool", "*", "CP", ",", "unsigned", "Alignment", ")", "{", "unsigned", "AlignMask", "=", "Alignment", "-", "<NUM_LIT>", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "CP", "->", "getConstants", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "(", "<ISA_LIT>ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "<ISA_LIT>ConstantPoolSymbol", "*", "APS", "=", "dyn_cast", "<"], "ground_truth": ["<ISA_LIT>ConstantPoolSymbol", ">", "(", "CPV", ")", ";"], "File": "ARMConstantPoolValue5", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3811, "Length": 114, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Arg", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "Offset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", "."], "ground_truth": ["getDataLayout", "(", ")", ")", ")", ";"], "File": "Cpu0ISelLowering", "Func": "passArgOnStack", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3812, "Length": 104, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pfcmpge", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pfcmpge", "(", "(", "__v2sf", ")", "__A", ","], "ground_truth": ["(", "__v2sf", ")", "__B", ")", ";"], "File": "mm3dnow", "Func": "_m_pfcmpge", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3813, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";"], "ground_truth": ["MII", "=", "NextMII", ")", "{"], "File": "MicroMipsSizeReduction", "Func": "ReduceMBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3814, "Length": 41, "Cover_Rate": 0.41836734693877553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "++", ")", "ShuffleMask"], "ground_truth": [".", "push_back", "(", "SM_SentinelZero", ")", ";"], "File": "X86ShuffleDecode", "Func": "DecodeZeroMoveLowMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3815, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasPackedFP32Ops", "("], "ground_truth": [")", "const", "{"], "File": "GCNSubtarget", "Func": "hasPackedFP32Ops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3816, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Kernel", "(", ")", "{", "curSize", "=", "<NUM_LIT>", ";", "curRSize", "=", "<NUM_LIT>", ";", "curHWSize", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "HSAILKernel", "Func": "HSAILKernel", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3817, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64ISelLowering21", "Func": "getTargetNodeName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3818, "Length": 81, "Cover_Rate": 0.405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord2", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord3", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "false", ")", ";", "}", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SRsrc", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "ImmOffset", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "RI", ".", "getRegClass", "(", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "S_LOAD_DWORDX8_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORDX8_SGPR", ":", "{", "MachineInstr", "*", "Lo", ",", "*", "Hi", ";", "splitSMRD", "(", "MI", ",", "&", "AMDGPU", "::", "SReg_128RegClass", ",", "AMDGPU", "::", "S_LOAD_DWORDX4_IMM", ",", "AMDGPU", "::", "S_LOAD_DWORDX4_SGPR", ",", "Lo", ",", "Hi", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "moveSMRDToVALU", "(", "Lo", ",", "MRI", ")", ";", "moveSMRDToVALU", "(", "Hi", ",", "MRI", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "S_LOAD_DWORDX16_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORDX16_SGPR", ":", "{", "MachineInstr", "*", "Lo", ",", "*"], "ground_truth": ["Hi", ";"], "File": "SIInstrInfo116", "Func": "moveSMRDToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3819, "Length": 418, "Cover_Rate": 0.5648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "const", "auto", "*", "MS", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "I", ")", ")", "{", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MS", "->", "getLength", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "-", "<NUM_LIT>", ";", "const", "unsigned", "Size", "=", "C", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "const", "Align", "DstAlign", "=", "*", "MS", "->", "getDestAlign", "(", ")", ";", "MOp", "=", "MemOp", "::", "Set", "(", "Size", ",", "false", ",", "DstAlign", ",", "false", ",", "false", ")", ";", "DstAddrSpace", "=", "MS", "->", "getDestAddressSpace", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Limit", ",", "Factor", "=", "<NUM_LIT>", ";", "switch", "(", "I", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemcpy", "(", "F", "->", "hasMinSize", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemmove", "(", "F", "->", "hasMinSize", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemset", "(", "F", "->", "hasMinSize", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getNumMemOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3820, "Length": 168, "Cover_Rate": 0.43410852713178294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp"], "ground_truth": [",", "clob", ")", ")", ";"], "File": "i3864", "Func": "ix86_expand_clear", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3821, "Length": 31, "Cover_Rate": 0.3163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MOVE", "=", "ABI", ".", "GetGPRMoveOp", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MOVE", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<", "<NUM_LIT>", ";", "++", "J", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "ABI", ".", "GetEhDataReg", "(", "J", ")", ",", "<ISA_LIT>FI", "->", "getEhDataRegFI", "(", "J", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "emitInterruptEpilogueStub", "(", "MF", ",", "MBB", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "!"], "ground_truth": ["StackSize", ")", "return", ";"], "File": "MipsSEFrameLowering6", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3822, "Length": 217, "Cover_Rate": 0.5880758807588076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "copy_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_SCRATCH", "(", "QImode", ")", ")", ")", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "h83004", "Func": "expand_a_shift", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3823, "Length": 59, "Cover_Rate": 0.42142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i32gather_pd", "(", "double", "const", "*", "base", ",", "__m128i", "index", ",", "const", "int", "scale", ")", "{", "__v4df", "zero", "=", "_mm256_setzero_pd"], "ground_truth": ["(", ")", ";"], "File": "avx2intrin4", "Func": "_mm256_i32gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3824, "Length": 35, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "MachineOperand", "t1CondCodeOp", "(", "bool", "isDead", "="], "ground_truth": ["false", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "t1CondCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3825, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtph_epu16", "(", "__m256i", "__A", ",", "__mmask16", "__B", ",", "__m256h", "__C", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vcvtph2uw256_mask", "(", "__C", ",", "(", "__v16hi", ")", "__A", ","], "ground_truth": ["__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3826, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Size", "<ISA_LIT>Relocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", "."], "ground_truth": ["size", ";"], "File": "AArch64Relocator", "Func": "getSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3827, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "nullptr", ",", "NewRetBlock", ")", ";", "}", "else", "{", "PN", "=", "PHINode", "::", "Create", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "<STR_LIT>", ")", ";", "NewRetBlock", "->", "getInstList", "(", ")", ".", "push_back", "(", "PN", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "("], "ground_truth": [")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes2", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3828, "Length": 116, "Cover_Rate": 0.5631067961165048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ","], "ground_truth": ["WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering69", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3829, "Length": 108, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "DecodeSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Address", ",", "uint64_t", "Value", ","], "ground_truth": ["const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARCDisassembler4", "Func": "DecodeSymbolicOperand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3830, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AlphaRegisterInfo8", "Func": "getReservedRegs", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3831, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV16F32VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ","], "ground_truth": ["V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering148", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3832, "Length": 131, "Cover_Rate": 0.9357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "makeGCNILPScheduler", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "GCNILPScheduler", "S", ";", "return", "S", ".", "schedule", "(", "BotRoots", ","], "ground_truth": ["DAG", ")", ";"], "File": "GCNILPSched", "Func": "makeGCNILPScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3833, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute"], "ground_truth": ["::", "NoUnwind", ")", ";"], "File": "PPCISelLowering107", "Func": "supportSplitCSR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3834, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "MatchAddressBase", "(", "SDValue", "N", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ")", "{", "if", "(", "AM", ".", "BaseType", "!=", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "||", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "{", "return", "true", ";", "}", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ";", "AM", ".", "Base", ".", "Reg", "="], "ground_truth": ["N", ";"], "File": "KudeyarISelDAGToDAG", "Func": "MatchAddressBase", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3835, "Length": 54, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "<NUM_LIT>", ";", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "result", "<<", "<STR_LIT>", ";", "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "result"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3836, "Length": 50, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "*", "cptr", "=", "std", "::", "get", "<", "constant", ">", "(", "*", "idx", ")", ".", "val", ";", "if", "(", "cptr", "->", "getValue", "(", ")", ".", "getActiveBits", "(", ")", ">", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "TVMReFunc", "Func": "process_global", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3837, "Length": 33, "Cover_Rate": 0.35106382978723405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CompareOpc", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "EVT", "VTs", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "CompNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "CompNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "BitNo", ";", "bool", "InvertBit", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "false", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "true", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "false", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "true", ";", "break", ";", "}", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Flags", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "(", "<NUM_LIT>", "-", "BitNo", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Flags", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "InvertBit", ")", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Flags", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "Flags"], "ground_truth": [";"], "File": "PPCISelLowering109", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3838, "Length": 270, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerControlFlow", "::", "skipIfDead", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "NextBB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "<ISA_LIT>_PS", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "SkipBB", "=", "insertSkipBlock", "(", "MBB", ","], "ground_truth": ["MI", ".", "getIterator", "(", ")", ")", ";"], "File": "SILowerControlFlow3", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3839, "Length": 87, "Cover_Rate": 0.348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_madd52lo_epu64", "("], "ground_truth": ["__m512i", "__X", ",", "__m512i", "__Y", ",", "__m512i", "__Z", ")", "{"], "File": "avx512ifmaintrin4", "Func": "_mm512_madd52lo_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3840, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdupq_n_p16", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vmovq_n_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3841, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "V", ".", "getNode", "(", ")", ")", ";", "SDValue", "VLo", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "V", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "VHi", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "RegClass", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "("], "ground_truth": ["<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering11", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3842, "Length": 88, "Cover_Rate": 0.4943820224719101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasTrust", "("], "ground_truth": [")", "const", "{"], "File": "CSKYSubtarget2", "Func": "hasTrust", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3843, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64InstrInfo24", "Func": "isSVEScaledImmInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3844, "Length": 27, "Cover_Rate": 0.3253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "LoadI", ")", ";", "assert", "(", "IsUnscaled", "==", "TII", "->", "isUnscaledLdSt", "(", "StoreI", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LoadSize", "<=", "StoreSize", "&&", "<STR_LIT>", ")", ";", "int", "UnscaledLdOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "LoadI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "LoadI", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";", "int", "UnscaledStOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "StoreI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "StoreI", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";", "int", "Width", "=", "LoadSize", "*", "<NUM_LIT>", ";", "int", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "int", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "unsigned", "DestReg", "=", "IsStoreXReg", "?", "TRI", "->", "getMatchingSuperReg", "(", "LdRt", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ":", "LdRt", ";", "assert", "(", "(", "UnscaledLdOffset", ">=", "UnscaledStOffset", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", ")", "<=", "UnscaledStOffset", "+", "StoreSize", ")", "&&", "<STR_LIT>", ")", ";", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "if", "(", "UnscaledLdOffset", "==", "UnscaledStOffset", ")", "{", "uint32_t", "AndMaskEncoded", "=", "(", "(", "IsStoreXReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Immr", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Imms", ")", "<<", "<NUM_LIT>", ")", ";", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "StRt", ",", "getKillRegState", "(", "StRtIsKill", ")", ")", ".", "addImm", "(", "AndMaskEncoded", ")", ";", "}", "else", "{", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "StRt", ",", "getKillRegState", "(", "StRtIsKill", ")", ")", ".", "addImm", "(", "Immr", ")", ".", "addImm", "(", "Imms", ")", ";", "}", "}", "(", "void", ")", "BitExtMI", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "StoreI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "("], "ground_truth": [")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer33", "Func": "promoteLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3845, "Length": 347, "Cover_Rate": 0.4465894465894466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";"], "File": "LC2200RegisterInfo", "Func": "requiresFrameIndexScavenging", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3846, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ElmTy", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ";", "bool", "exploreArr", "=", "!", "CheckIfFlattendType", "(", "ElmTy", ")", "||", "!", "AccessMemFormFlatStruct", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", "||", "(", "isa", "<", "ArrayType", ">", "(", "ElmTy", ")", "&&", "exploreArr", ")", ")", "{", "int", "NumArrElems", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ";", "NumElems", "+=", "NumArrElems", "*", "getNumElements", "(", "ElmTy", ",", "AccessMemFormFlatStruct", ")", ";", "}", "else", "NumElems", "+=", "exploreArr", "?", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ":", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">"], "ground_truth": ["(", "Ty", ")", ")", "{"], "File": "JVMCompositeHandler", "Func": "getNumElements", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3847, "Length": 110, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "s390_function_and_libcall_value", "(", "machine_mode", "mode", ",", "const_tree", "ret_type", ",", "const_tree", "fntype_or_decl", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ret_type", ")", "{", "int", "unsignedp", "=", "TYPE_UNSIGNED", "(", "ret_type", ")", ";", "mode", "=", "promote_function_mode", "(", "ret_type", ",", "mode", ",", "&", "unsignedp", ",", "fntype_or_decl", ",", "<NUM_LIT>", ")", ";", "}", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "||", "SCALAR_FLOAT_MODE_P", "(", "mode"], "ground_truth": [")", ")", ";"], "File": "s3904", "Func": "s390_function_and_libcall_value", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3848, "Length": 63, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_lzcnt_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vplzcntq_512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512cdintrin", "Func": "_mm512_mask_lzcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3849, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override"], "ground_truth": ["{"], "File": "LM32Subtarget", "Func": "getDataLayout", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3850, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "Ty", ";", "return", "<STR_LIT>", "(", "Ty", ".", "getSizeInBits", "(", ")"], "ground_truth": [")", ";"], "File": "HexagonISelLowering (2)3", "Func": "tyScalar", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3851, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80RegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "LoReg", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "HiReg", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "GBZ80RegisterInfo", "Func": "splitReg", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3852, "Length": 48, "Cover_Rate": 0.8727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand"], "ground_truth": [")", ";"], "File": "RISCVISelLowering50", "Func": "RISCVTargetLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3853, "Length": 171, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LabelInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MAI", "->", "getOrCreateMBBRegister", "(", "MBB", ")", ")", ")", ";", "outputMCInst", "(", "LabelInst", ")"], "ground_truth": [";"], "File": "SPIRVAsmPrinter", "Func": "emitOpLabel", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3854, "Length": 22, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "TypeSplitVector", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getVectorElementType"], "ground_truth": ["(", ")", "!=", "<STR_LIT>", ")", "return", "TypeWidenVector", ";"], "File": "X86ISelLowering101", "Func": "getPreferredVectorAction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3855, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CI", "->"], "ground_truth": ["isTailCall", "(", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "mayBeEmittedAsTailCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3856, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumLoBits", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "NumLoBits", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "SrcVT", ".", "getVectorNumElements", "(", ")", ",", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "computeKnownBits", "(", "Src", ",", "Known", ",", "DemandedElt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "Known", ".", "zextOrTrunc", "(", "BitWidth", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ")", "{", "Known", ".", "setAllZero", "(", ")", ";", "break", ";", "}", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Known", ".", "Zero", "<<=", "ShAmt", ";", "Known", ".", "One", "<<=", "ShAmt", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "ShAmt", ")", ";", "}", "else", "{", "Known", ".", "Zero", ".", "lshrInPlace", "(", "ShAmt", ")", ";", "Known", ".", "One", ".", "lshrInPlace"], "ground_truth": ["(", "ShAmt", ")", ";"], "File": "X86ISelLowering102", "Func": "computeKnownBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3857, "Length": 249, "Cover_Rate": 0.4035656401944895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vgetq_lane_p8", "(", "poly8x16_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "poly8_t", ")", "__builtin_neon_vget_laneuv16qi", "(", "(", "int8x16_t", ")"], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vgetq_lane_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3858, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Done", "=", "false", ";", "if", "(", "!", "Addr", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Addr", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MatchAddressBase", "(", "Addr", ",", "AM", ")", ";", "Done", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Done", "&&", "MatchAddress", "(", "Addr", ",", "AM", ",", "false", ")", ")", "return", "false", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "DEBUG", "(", "AM", ".", "dump", "(", ")", ")", ";", "EVT", "VT", "=", "Addr", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "SystemZISelDAGToDAG40", "Func": "SelectAddrRI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3859, "Length": 154, "Cover_Rate": 0.6260162601626016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment"], "ground_truth": [";"], "File": "X86Subtarget (2)2", "Func": "getStackAlignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3860, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ","], "ground_truth": ["Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "TLCS900ISelLowering", "Func": "LowerFormalArguments", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3861, "Length": 35, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ")", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "MBlazeAsmPrinter14", "Func": "printMemOperand", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3862, "Length": 13, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", ";", "SelectCode", "(", "N"], "ground_truth": [")", ";"], "File": "NyuziISelDAGToDAG", "Func": "Select", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3863, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "this", "->", "getEncodingValue", "("], "ground_truth": ["reg", ")", ">>", "HW_CHAN_SHIFT", ";"], "File": "R600RegisterInfo", "Func": "getHWRegChan", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3864, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Value", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3865, "Length": 59, "Cover_Rate": 0.34104046242774566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "cloneVarName", "=", "Var", ";", "std", "::", "string", "cloneFnName", "=", "getCloneFnName", "(", "Fn", ")", ";", "cloneVarName", ".", "replace", "(", "cloneVarName", ".", "find", "(", "Fn", ")", ",", "Fn", ".", "length", "("], "ground_truth": [")", ",", "cloneFnName", ")", ";"], "File": "PIC16ABINames", "Func": "getCloneVarName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3866, "Length": 37, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "==", "<STR_LIT>", "||", "isT1i32Store", "(", "Opc", ")"], "ground_truth": ["||", "isT2i32Store", "(", "Opc", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3867, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", ",", "bool", "isLittle", ")", "{", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";", "<ISA_LIT>ABIInfo", "ABI", "=", "<ISA_LIT>ABIInfo", "::", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ".", "MCOptions", ")", ";", "if", "(", "isLittle", ")", "Ret", "+="], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsTargetMachine67", "Func": "computeDataLayout", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3868, "Length": 55, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecWidth", "!=", "<NUM_LIT>", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "false", ";", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "EltWidth", "==", "<NUM_LIT>", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "||", "(", "EltWidth", "==", "<NUM_LIT>", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "||"], "ground_truth": ["(", "EltWidth", "==", "<NUM_LIT>", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3869, "Length": 56, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "*", "It", ")", ".", "isImplicitDef", "(", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "R600OptimizeVectorRegisters2", "Func": "isImplicitlyDef", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3870, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getABI", "(", ")", ".", "IsO32", "("], "ground_truth": [")", ";"], "File": "MipsSubtarget (2)1", "Func": "isABI_O32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3871, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")"], "ground_truth": [")", "<<", "<NUM_LIT>", ";"], "File": "MipsCodeEmitter", "Func": "getMemEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3872, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AtomicExpansionKind", "::"], "ground_truth": ["LLSC", ";"], "File": "HexagonISelLowering (2)", "Func": "shouldExpandAtomicRMWInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3873, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm12", "(", ")"], "ground_truth": ["const", "{"], "File": "CSKYAsmParser", "Func": "isUImm12", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3874, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "switch", "(", "p_attr", "->", "attr_type", ")", "{", "case", "aarch64_attr_custom", ":", "gcc_assert", "(", "p_attr", "->", "handler", ")", ";", "if", "(", "!", "p_attr", "->", "handler", "(", "arg", ")", ")", "return", "false", ";", "break", ";", "case", "aarch64_attr_bool", ":", "{", "struct", "cl_decoded_option", "decoded", ";", "generate_option", "(", "p_attr", "->", "opt_num", ",", "NULL", ",", "!", "invert", ",", "CL_TARGET", ",", "&", "decoded", ")", ";", "aarch64_handle_option", "(", "&", "global_options", ",", "&", "global_options_set", ",", "&", "decoded", ",", "input_location", ")", ";", "break", ";", "}", "case", "aarch64_attr_mask", ":", "{", "struct", "cl_decoded_option", "decoded", ";", "decoded", ".", "opt_index", "=", "p_attr", "->", "opt_num", ";", "decoded", ".", "value", "=", "!", "invert", ";", "aarch64_handle_option", "(", "&", "global_options", ",", "&", "global_options_set", ",", "&", "decoded", ",", "input_location", ")", ";", "break", ";", "}", "case", "aarch64_attr_enum", ":", "{", "gcc_assert", "(", "arg", ")", ";", "bool", "valid", ";", "int", "value", ";", "valid", "=", "opt_enum_arg_to_value", "(", "p_attr", "->", "opt_num", ",", "arg", ",", "&", "value", ",", "CL_TARGET", ")", ";", "if", "(", "valid", ")", "{", "set_option", "(", "&", "global_options", ",", "NULL", ",", "p_attr", "->", "opt_num", ",", "value", ",", "NULL", ",", "DK_UNSPECIFIED", ",", "input_location", ",", "global_dc", ")", ";", "}", "else", "{", "error", "(", "<STR_LIT>", ",", "str_to_check", ",", "arg", ")", ";", "}", "break", ";", "}", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "found"], "ground_truth": [";"], "File": "aarch64", "Func": "aarch64_process_one_target_attr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3875, "Length": 203, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_lwxs_address_p", "(", "rtx", "addr", ")", "{", "if", "(", "ISA_HAS_LWXS", "&&", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "MULT", "&&", "REG_P", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "mips", "Func": "mips_lwxs_address_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3876, "Length": 88, "Cover_Rate": 0.9887640449438202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addEarlyCSEOrGVNPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createGVNPass", "("], "ground_truth": [")", ")", ";"], "File": "NVPTXTargetMachine (2)", "Func": "addEarlyCSEOrGVNPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3877, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ";", "I", "!=", "BB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "uint64_t", "Flags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "FPInstClass", "=", "Flags", "&", "<STR_LIT>", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "FPInstClass", "=", "<STR_LIT>", ";", "if", "(", "MI", ".", "isCopy", "(", ")", "&&", "isFPCopy", "(", "MI", ")", ")", "FPInstClass", "=", "<STR_LIT>", ";", "if", "(", "MI", ".", "isImplicitDef", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "FPInstClass", "=", "<STR_LIT>", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "FPInstClass", "=", "<STR_LIT>", ";", "if", "(", "FPInstClass", "==", "<STR_LIT>", ")", "continue", ";", "MachineInstr", "*", "PrevMI", "=", "nullptr", ";", "if", "(", "I", "!=", "BB", ".", "begin", "(", ")", ")", "PrevMI", "=", "&", "*", "std", "::", "prev", "(", "I", ")", ";", "++", "NumFP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DeadRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDead", "(", ")", ")", "DeadRegs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "switch", "(", "FPInstClass", ")", "{", "case", "<STR_LIT>", ":", "handleZeroArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFPRW", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleTwoArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCompareFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCondMovFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleSpecialFP", "(", "I", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DeadRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "DeadRegs", "[", "i", "]", ";", "static_assert", "(", "<STR_LIT>", "-", "<STR_LIT>", "==", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", "&&", "isLive", "(", "Reg", "-", "<STR_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "freeStackSlotAfter", "(", "I", ",", "Reg", "-", "<STR_LIT>", ")", ";", "}", "}", "DEBUG", "(", "{", "MachineBasicBlock", "::", "iterator", "PrevI", "="], "ground_truth": ["PrevMI", ";"], "File": "X86FloatingPoint20", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3878, "Length": 416, "Cover_Rate": 0.7098976109215017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GuaranteedTailCallOpt", "&&", "canGuaranteeTCO", "("], "ground_truth": ["CC", ")", ";"], "File": "Z80oldISelLowering", "Func": "shouldGuaranteeTCO", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3879, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "if", "(", "Ops", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "LoadMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ".", "getSubReg", "(", ")", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<STR_LIT>", ">", "MOs", ";", "switch", "(", "LoadMI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "return", "nullptr", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "PICBase", "=", "<STR_LIT>", ";", "else", "return", "nullptr", ";", "}", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "Type", "*", "Ty", ";", "unsigned", "Opc", "=", "LoadMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", "->"], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3880, "Length": 344, "Cover_Rate": 0.3687031082529475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_empty", "(", "void", ")", "{"], "File": "mmintrin", "Func": "_mm_empty", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3881, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "return", "(", "(", "F", ">>"], "ground_truth": ["<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "File": "HexagonMCInst4", "Func": "hasNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3882, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "buildMovInstr", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock"], "ground_truth": ["::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ")", "const", "{"], "File": "SIInstrInfo101", "Func": "buildMovInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3883, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isWindowsCygwinEnvironment"], "ground_truth": ["(", ")", ";"], "File": "X86Subtarget (2)", "Func": "isTargetWindowsCygwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3884, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCCFIInstruction", "::", "OpOffset", ":", "{", "unsigned", "Reg1", "=", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_DWARF", ";", "const", "MCCFIInstruction", "&", "Inst2", "=", "Instrs", "[", "++", "i", "]", ";", "if", "(", "Inst2", ".", "getOperation", "(", ")", "!=", "MCCFIInstruction", "::", "OpOffset", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_DWARF", ";", "unsigned", "Reg2", "=", "MRI", ".", "getLLVMRegNum", "(", "Inst2", ".", "getRegister", "(", ")", ",", "true", ")", ";", "Reg1", "=", "getXRegFromWReg", "(", "Reg1", ")", ";", "Reg2", "=", "getXRegFromWReg", "(", "Reg2", ")", ";", "if", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", "&&", "(", "CompactUnwindEncoding", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_FRAME_X19_X20_PAIR", ";", "else", "if", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", "&&", "(", "CompactUnwindEncoding", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_FRAME_X21_X22_PAIR", ";", "else", "if", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", "&&", "(", "CompactUnwindEncoding", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_FRAME_X23_X24_PAIR", ";", "else", "if", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", "&&", "(", "CompactUnwindEncoding", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_FRAME_X25_X26_PAIR", ";", "else", "if", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", "&&", "(", "CompactUnwindEncoding", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_ARM64_FRAME_X27_X28_PAIR", ";", "else", "{", "Reg1", "=", "getDRegFromBReg", "("], "ground_truth": ["Reg1", ")", ";"], "File": "AArch64AsmBackend1", "Func": "generateCompactUnwindEncoding", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3885, "Length": 226, "Cover_Rate": 0.31608391608391606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "++", "i", ";", "}", "continue", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgRegs", "=", "makeArrayRef", "(", "ArgGPRs", ")", ";", "unsigned", "Idx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ",", "VarArgsSaveSize", ";", "if", "(", "ArgRegs", ".", "size", "(", ")", "==", "Idx", ")", "{", "VaArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "VarArgsSaveSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VarArgsSaveSize", "=", "XLenInBytes", "*", "(", "ArgRegs", ".", "size", "(", ")", "-", "Idx", ")", ";", "VaArgOffset", "=", "-", "VarArgsSaveSize", ";", "}", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "RVFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "if", "(", "Idx", "%", "<NUM_LIT>", ")", "{", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", "-", "(", "int", ")", "XLenInBytes", ",", "true", ")", ";", "VarArgsSaveSize", "+=", "XLenInBytes", ";", "}", "for", "(", "unsigned", "I", "=", "Idx", ";", "I", "<", "ArgRegs", ".", "size", "(", ")", ";", "++", "I", ",", "VaArgOffset", "+=", "XLenInBytes", ")", "{", "const", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "I", "]", ",", "Reg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "XLenVT", ")", ";", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "cast", "<", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";", "OutChains", ".", "push_back", "("], "ground_truth": ["Store", ")", ";"], "File": "RISCVISelLowering", "Func": "LowerFormalArguments", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3886, "Length": 361, "Cover_Rate": 0.4088335220838052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectCMP_SWAP", "(", "SDNode", "*", "N", ")", "{", "unsigned", "Opcode", ";", "EVT", "MemTy", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemoryVT", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", ")", "return", "false", ";", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectCMP_SWAP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3887, "Length": 88, "Cover_Rate": 0.3295880149812734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSPVFP", "=", "<STR_LIT>", ".", "contains", "(", "RegM", ")", ";", "RegM", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegM", "&", "<NUM_LIT>", ")", ";", "Binary", "|=", "(", "(", "RegM", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "Binary", "|=", "(", "RegM", "&", "<NUM_LIT>", ")"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3888, "Length": 76, "Cover_Rate": 0.628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "NumSubVectors", "==", "<NUM_LIT>", "||", "NumSubVectors", "==", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SubRegValues", ";", "if", "(", "auto", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Ptr", ")", ")", "{", "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "if", "(", "isa", "<", "ConstantAggregateZero", ">", "(", "C", ")", ")", "{", "SDValue", "ZeroSubVector", "=", "DAG", ".", "getConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "DL", ",", "SubVectorTy", ")", ";", "SubRegValues", ".", "append", "(", "NumSubVectors", ",", "ZeroSubVector", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "}", "else", "{", "SDValue", "V0", "=", "DAG", ".", "getLoad", "(", "SubVectorTy", ",", "DL", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LoadNode", "->", "getAAInfo", "(", ")", ")", ";", "SubRegValues", ".", "push_back", "(", "V0", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SubRegSize", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getLoad", "(", "SubVectorTy", ",", "DL", ",", "Chain", ",", "NewPtr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "SubRegSize", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LoadNode", "->", "getAAInfo", "(", ")", ")", ";", "SubRegValues", ".", "push_back", "(", "V1", ")", ";", "if", "(", "NumSubVectors", ">", "<NUM_LIT>", ")", "{", "NewPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "SubRegSize", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "SDValue", "V2", "=", "DAG", ".", "getLoad", "(", "SubVectorTy", ",", "DL", ",", "Chain", ",", "NewPtr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", "*", "SubRegSize", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "("], "ground_truth": [")", ",", "LoadNode", "->", "getAAInfo", "(", ")", ")", ";"], "File": "TPCISelLowering", "Func": "lowerLOAD", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3889, "Length": 347, "Cover_Rate": 0.4832869080779944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_APCS", ":", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "CFGuard_Check", ":", "return", "CC", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CallingConv", "::", "PreserveMost", ";", "case", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "return", "isVarArg", "?", "CallingConv", "::", "<ISA_LIT>_AAPCS", ":", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "<ISA_LIT>_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "<ISA_LIT>_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "("], "ground_truth": [")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";"], "File": "ARMISelLowering123", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3890, "Length": 158, "Cover_Rate": 0.6869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getLocalId", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "Reg2Local"], "ground_truth": [",", "unsigned", "&", "CurLocal", ",", "unsigned", "Reg", ")", "{"], "File": "WebAssemblyExplicitLocals25", "Func": "getLocalId", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3891, "Length": 21, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Rs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Rs", "=", "Tmp", ";", "}", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Using<ISA_LIT>32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Rs", ")", ".", "addReg", "(", "Rt", ")", ".", "addImm", "(", "Imm", ")", ".", "addMemOperand", "(", "BB", "->", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "&", "MMO", ",", "MMO", ".", "getOffset", "(", ")", ",", "MMO", ".", "getSize", "(", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "MipsSEISelLowering15", "Func": "emitST_F16_PSEUDO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3892, "Length": 108, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSPRRegList", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "isSPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3893, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "llvm", "::", "getBLRCallOpcode", "(", "const", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hardenSlsBlr"], "ground_truth": ["(", ")", ")", "return", "<STR_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "getBLRCallOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3894, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegNo", ">>=", "<NUM_LIT>", ";", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3895, "Length": 24, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "Register", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "("], "ground_truth": ["KernArgSegmentPtr", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3896, "Length": 106, "Cover_Rate": 0.6057142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Opc", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "Chain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Callee", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "R20Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "||", "(", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", ")", "{", "SDValue", "GPReg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Callee", ",", "GPReg", ",", "Chain", "}", ";", "SDValue", "Load", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "R20Reg", ",", "Load", ",", "InFlag", ")", ";", "}", "else", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "R20Reg", ",", "Callee", ",", "InFlag", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "R20Reg", ",", "Chain", ")", ";", "Chain", "=", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "InFlag", ")", ";", "return", "ResNode", ";", "}", "}", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "ResNode", "==", "NULL", "||", "ResNode", "==", "Node", ")", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["ResNode", ";"], "File": "MBlazeISelDAGToDAG4", "Func": "Select", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3897, "Length": 349, "Cover_Rate": 0.7122448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeEXTRQIMask", "(", "int", "Len", ",", "int", "Idx", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "Len", "&=", "<NUM_LIT>", ";", "Idx", "&=", "<NUM_LIT>", ";", "if", "(", "<NUM_LIT>", "!=", "(", "Len", "%", "<NUM_LIT>", ")", "||", "<NUM_LIT>", "!=", "(", "Idx", "%", "<NUM_LIT>", ")", ")", "return", ";", "if", "(", "Len", "==", "<NUM_LIT>", ")", "Len", "=", "<NUM_LIT>", ";", "if", "(", "(", "Len", "+", "Idx", ")", ">", "<NUM_LIT>", ")", "{", "ShuffleMask", ".", "append", "(", "<NUM_LIT>", ","], "ground_truth": ["SM_SentinelUndef", ")", ";"], "File": "X86ShuffleDecode", "Func": "DecodeEXTRQIMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3898, "Length": 75, "Cover_Rate": 0.4934210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering120", "Func": "LowerFSINCOS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3899, "Length": 121, "Cover_Rate": 0.587378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMovePRegSingleOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "(", "(", "OpNo", "==", "<NUM_LIT>", ")", "||", "(", "OpNo", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "MCOperand", "Op", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "MipsMCCodeEmitter (2)2", "Func": "getMovePRegSingleOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3900, "Length": 101, "Cover_Rate": 0.6778523489932886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvt_f32_s32", "(", "int32x2_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon_vcvt_f32_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3901, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vcvttph2udq128_mask", "(", "__C", ",", "(", "__v4si"], "ground_truth": [")", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvttph_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3902, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Input", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OrigVector", "=", "Input", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx", "&&", "VT", "==", "OrigVector", ".", "getValueType", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "NumElts", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", "(", "NumElts", ",", "-", "<NUM_LIT>", ")", ";", "unsigned", "ResultInElt", "=", "NumElts", "/", "<NUM_LIT>", ";", "ResultInElt", "-=", "Subtarget", ".", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "NewMask", "[", "ResultInElt", "]", "=", "Idx", "->", "getZExtValue", "(", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "OrigVector", ",", "OrigVector"], "ground_truth": [",", "NewMask", ")", ";"], "File": "PPCISelLowering109", "Func": "getSToVPermuted", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3903, "Length": 118, "Cover_Rate": 0.5566037735849056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrGPRel", "(", "NodeTy", "*", "N", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsN64", ")", "const", "{", "assert", "(", "!", "ABI", ".", "IsCheriPureCap", "(", ")", ")", ";", "assert", "(", "!", "Ty", ".", "isFatPointer", "(", ")", ")", ";", "SDValue", "GPRel", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "DAG", ".", "getRegister", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Ty", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", "."], "ground_truth": ["getVTList", "(", "Ty", ")", ",", "GPRel", ")", ")", ";"], "File": "MipsISelLowering52", "Func": "getAddrGPRel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3904, "Length": 101, "Cover_Rate": 0.9017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "WidthVal", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "Val", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "Val", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "Val", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "APInt", "KnownZero", ",", "KnownOne"], "ground_truth": [";"], "File": "AMDGPUISelLowering107", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3905, "Length": 322, "Cover_Rate": 0.5411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasVPOPCNTDQ", "(", ")", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumElems", "<=", "<NUM_LIT>", ")", "{", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElems", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NewVT", ",", "Op0", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NewVT", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT"], "ground_truth": [",", "Op", ")", ";"], "File": "X86ISelLowering184", "Func": "LowerVectorCTPOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3906, "Length": 102, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Exec", "=", "<STR_LIT>", ";", "}", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "auto", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ","], "ground_truth": ["Exec", ")", ".", "addReg", "(", "Exec", ")", ";"], "File": "SIWholeQuadMode4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3907, "Length": 199, "Cover_Rate": 0.44419642857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{", "if", "(", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "return", "LowerFormalArguments_SVR4", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "else", "{", "return", "LowerFormalArguments_Darwin", "(", "Chain", ",", "CallConv", ",", "isVarArg", ","], "ground_truth": ["Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "PPCISelLowering70", "Func": "LowerFormalArguments", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3908, "Length": 92, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsISelLowering51", "Func": "getTargetNodeName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3909, "Length": 174, "Cover_Rate": 0.44387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "EVT", "getExtensionTo64Bits", "(", "const", "EVT", "&", "OrigVT", ")", "{", "if", "(", "OrigVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "return", "OrigVT", ";", "assert", "(", "OrigVT", ".", "isSimple", "(", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "OrigSimpleTy", "=", "OrigVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "switch", "(", "OrigSimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "getExtensionTo64Bits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3910, "Length": 72, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "==", "<NUM_LIT>", ")", ";", "else", "{", "rtx", "size_int_rtx", ",", "size_rtx", ";", "size_rtx", "=", "size_int_rtx", "=", "GEN_INT", "(", "-", "size", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "size_int_rtx", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", "&&", "!", "frame_pointer_needed", ")", "{", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", "-", "size", ")", ")", ")", ";", "}", "else", "{", "size_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "size_rtx", ",", "size_int_rtx", ")", ";", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "size_rtx", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_stack_pointer_inc", "(", "size_int_rtx", ")", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "hard_frame_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "size", ")", ")", ")", ";", "}", "if", "(", "return_addr_reg_needed_p", "(", "sparc_leaf_function_p", ")", ")", "{", "rtx", "o7", "=", "gen_rtx_REG", "(", "Pmode", ",", "INCOMING_RETURN_ADDR_REGNUM", ")", ";", "rtx", "i7", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "insn", "=", "emit_move_insn", "(", "i7", ",", "o7", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "i7", ",", "o7", ")", ")", ";", "emit_use", "(", "i7"], "ground_truth": [")", ";"], "File": "sparc1", "Func": "sparc_flat_expand_prologue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3911, "Length": 259, "Cover_Rate": 0.6037296037296037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vupklpx", "("], "ground_truth": ["(", "vector", "signed", "short", ")", "a1", ")", ";"], "File": "altivec4", "Func": "vec_vupklpx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3912, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "N", "->", "getMask", "(", "M", ")", ";", "return", "::", "isUNPCKLMask", "(", "M", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ","], "ground_truth": ["V2IsSplat", ")", ";"], "File": "X86ISelLowering144", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3913, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "__builtin_mve_vabdq_uv16qi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vabdq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3914, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "register_ok_for_ldd", "(", "rtx", "reg", ")", "{", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "REGNO", "(", "reg", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "return", "(", "REGNO", "(", "reg", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "sparc", "Func": "register_ok_for_ldd", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3915, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RegList", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RegList", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "UnallocatedRegisterIndex", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "if", "(", "UnallocatedRegisterIndex", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateStack", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "SystemZCallingConv13", "Func": "CC_XPLINK64_Shadow_Stack", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3916, "Length": 86, "Cover_Rate": 0.5119047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&"], "ground_truth": ["TSInfo", ";"], "File": "MSP430Subtarget2", "Func": "getSelectionDAGInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3917, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MIa", ".", "hasOneMemOperand", "(", ")", "||", "!", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "MachineMemOperand", "*", "MMOa", "=", "*", "MIa", ".", "memoperands_begin", "(", ")", ";", "MachineMemOperand", "*", "MMOb", "=", "*", "MIb", ".", "memoperands_begin", "(", ")", ";", "const", "Value", "*", "VALa", "=", "MMOa", "->", "getValue", "(", ")", ";", "const", "Value", "*", "VALb", "=", "MMOb", "->", "getValue", "(", ")", ";", "bool", "SameVal", "=", "(", "VALa", "&&", "VALb", "&&", "(", "VALa", "==", "VALb", ")", ")", ";", "if", "(", "!", "SameVal", ")", "{", "const", "PseudoSourceValue", "*", "PSVa", "=", "MMOa", "->", "getPseudoValue", "(", ")", ";", "const", "PseudoSourceValue", "*", "PSVb", "=", "MMOb", "->", "getPseudoValue", "(", ")", ";", "if", "(", "PSVa", "&&", "PSVb", "&&", "(", "PSVa", "==", "PSVb", ")", ")", "SameVal", "=", "true", ";", "}", "if", "(", "SameVal"], "ground_truth": [")", "{"], "File": "SystemZInstrInfo (2)2", "Func": "areMemAccessesTriviallyDisjoint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3918, "Length": 128, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";"], "File": "DLXFrameLowering", "Func": "hasFP", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3919, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&"], "ground_truth": ["OS", ")", "{"], "File": "Cpu0AsmPrinter", "Func": "PrintDebugValueComment", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3920, "Length": 15, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_u16", "(", "uint16_t", "*", "a", ","], "ground_truth": ["uint16x4_t", "b", ")", "{"], "File": "arm", "Func": "neon2_vst1_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3921, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ".", "getBitWidth", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", ")", ";", "SDValue", "PartialBits", "=", "DAG", ".", "getConstant", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ",", "dl", ",", "MaskVT", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "Mask", ",", "PartialBits", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "PartialBits", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "SDValue", "V", "=", "combineScalarAndWithMaskSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "R", "=", "combineBitOpWithMOVMSK", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitMask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec", ".", "getValueType", "(", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "VT", "==", "SrcVecVT", ".", "getScalarType", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isOnlyUserOf", "(", "SrcVec", ".", "getNode", "(", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "BitMask", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "APInt", "M", ")", "{", "return", "M", ".", "isNullValue", "(", ")", "||", "M", ".", "isAllOnesValue", "(", ")", ";", "}", ")", ")", "{", "unsigned", "NumElts", "=", "SrcVecVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Scale", "=", "SrcVecVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", "*"], "ground_truth": ["Scale", ",", "SM_SentinelUndef", ")", ";"], "File": "X86ISelLowering50", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3922, "Length": 454, "Cover_Rate": 0.43444976076555025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUsedAsMemCpySource", "(", "const", "Value", "*", "V", ",", "bool", "&", "OtherUse", ")", "{", "bool", "UsedAsMemCpySource", "=", "false", ";", "for", "(", "const", "User", "*", "U", ":", "V", "->", "users", "(", ")", ")", "if", "(", "const", "Instruction", "*", "User", "=", "dyn_cast"], "ground_truth": ["<", "Instruction", ">", "(", "U", ")", ")", "{"], "File": "SystemZTargetTransformInfo20", "Func": "isUsedAsMemCpySource", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3923, "Length": 48, "Cover_Rate": 0.366412213740458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LDN", ")", "AddrOp", "=", "LDN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "STN", ")", "AddrOp", "=", "STN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "short", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "AddrOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "AddrOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "unsigned", "SlotAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", "->", "getIndex", "(", ")", ")", ";", "if", "(", "(", "SlotAlign", "%", "Val", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "return", "isIntS16Immediate", "(", "AddrOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", "&&", "!", "(", "Imm", "%", "Val", ")", ";", "}", "return", "AddrOp", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "PPCISelDAGToDAG29", "Func": "isOffsetMultipleOf", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3924, "Length": 136, "Cover_Rate": 0.7472527472527473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "Dividend", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "Divisor", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOpcode", ",", "dl", ",", "VT", ",", "Dividend", ",", "Divisor", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Div", ",", "Divisor", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Dividend", ",", "Mul", ")", ";", "SDValue", "Values", "[", "<NUM_LIT>", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Values", ")", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "getLibcallName", "(", "LC", ")", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "Ty", ",", "Ty", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "InChain", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering95", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3925, "Length": 220, "Cover_Rate": 0.46218487394957986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Type", ")", "{", "case", "ST_ROM0", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ST_ROMX", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ST_VRAM", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ST_SRAM", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ST_WRAM0", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ST_WRAMX", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ST_OAM", ":", "O"], "ground_truth": ["<<", "<STR_LIT>", ";", "break", ";"], "File": "GBZ80TargetObjectFile", "Func": "getAsString", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3926, "Length": 68, "Cover_Rate": 0.384180790960452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", ",", "const", "MCTargetOptions", "&", ")", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "!", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "llvm_unreachable"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "DLXAsmBackend", "Func": "createDLXAsmBackend", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3927, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "frontOperand", ".", "isReg", "(", ")", "&&", "backOperand", ".", "isReg", "(", ")", ")", "||", "(", "frontOperand", ".", "isImm", "(", ")", "&&", "backOperand", ".", "isImm", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "order", ")", "{", "if", "(", "frontOperand", ".", "isReg", "(", ")", "&&", "backOperand", ".", "isReg", "(", ")", "&&", "backOperand", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "frontOperand", ".", "getReg", "(", ")", "!=", "backOperand", ".", "getReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "frontOperand", ".", "isReg", "(", ")", "&&", "backOperand", ".", "isReg", "(", ")", "&&", "frontOperand", ".", "getReg", "(", ")", "!=", "backOperand", ".", "getReg", "(", ")", ")", "return", "false", ";", "}", "if", "(", "frontOperand", ".", "isImm", "(", ")", "&&", "backOperand", ".", "isImm", "(", ")", "&&", "!", "(", "frontOperand", ".", "getImm", "(", ")", "==", "backOperand", ".", "getImm", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "RISCVRemoveRedundancyVSETVL", "Func": "isSameVsetvli", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3928, "Length": 146, "Cover_Rate": 0.6212765957446809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StVal", "=", "St", ".", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "NumVecElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "(", "(", "(", "NumVecElts", "==", "<NUM_LIT>", "||", "NumVecElts", "==", "<NUM_LIT>", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "(", "NumVecElts", "==", "<NUM_LIT>", "||", "NumVecElts", "==", "<NUM_LIT>", "||", "NumVecElts", "==", "<NUM_LIT>", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "StVal", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "St", ".", "isTruncatingStore", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "St"], "ground_truth": [".", "getBasePtr", "(", ")", ")", ")", "{"], "File": "AArch64ISelLowering (2)2", "Func": "replaceZeroVectorStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3929, "Length": 158, "Cover_Rate": 0.46745562130177515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "combineBSWAP", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isVolatile", "(", ")", ")", "{", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getValueType", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", "}", ";", "SDValue", "BSLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "ResVal", "=", "BSLoad", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "ResVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "BSLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "ResVal", ")", ";", "DCI", ".", "CombineTo", "(", "Load", ".", "getNode", "(", ")", ",", "ResVal", ",", "BSLoad", "."], "ground_truth": ["getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZISelLowering104", "Func": "combineBSWAP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3930, "Length": 263, "Cover_Rate": 0.8708609271523179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "getWhileLoopStartTargetBB", "(", "*", "Start", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "TargetBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "TargetBB", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "StartInsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "StartInsertBB", "=", "Start", "->"], "ground_truth": ["getParent", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3931, "Length": 158, "Cover_Rate": 0.5917602996254682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["getCOP2Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "addCOP2AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3932, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "Index", "*", "ElSize", ")", "%", "vecWidth", "=="], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86ISelLowering152", "Func": "isVINSERTIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3933, "Length": 30, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Size", ","], "ground_truth": ["SL", ",", "PtrVT", ")", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3934, "Length": 135, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mode", "==", "DFmode", "?", "loongarch_cost", "->"], "ground_truth": ["fp_div_df", ":", "loongarch_cost", "->", "fp_div_sf", ";"], "File": "loongarch", "Func": "loongarch_fp_div_cost", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3935, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isMaskZeroExtended", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "isLegalMaskCompare", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Subtarget", ")", "||", "isLegalMaskCompare", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Subtarget", ")", ";", "return", "isLegalMaskCompare", "(", "N", ",", "Subtarget"], "ground_truth": [")", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "isMaskZeroExtended", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3936, "Length": 62, "Cover_Rate": 0.9538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectDSReadWrite2", "(", "Addr", ",", "Base", ",", "Offset0", ",", "Offset1", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3937, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "addMBB", "(", "getWhileLoopStartTargetBB", "(", "*", "MI", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MVETailPredUtils", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3938, "Length": 94, "Cover_Rate": 0.3321554770318021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "foo", "=", "__fixdfsi", "(", "(", "double", ")", "ld"], "ground_truth": [")", ";"], "File": "fpgnulib1", "Func": "__fixxfsi", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3939, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrNonPIC", "(", "NodeTy", "*", "N", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty"], "ground_truth": [",", "DAG", ",", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering100", "Func": "getAddrNonPIC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3940, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "<STR_LIT>", "(", "llvm"], "ground_truth": ["::", "abs64", "(", "Imm", ")", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3941, "Length": 22, "Cover_Rate": 0.3188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_load_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_loadapd256_mask", "(", "(", "__v4df", "*", ")", "__P", ",", "(", "__v4df", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_load_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3942, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "LoSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "<STR_LIT>", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "LoSym", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "TmpInst", ".", "clear", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "RegNo", ")", ")", ";"], "File": "MipsTargetStreamer41", "Func": "emitDirectiveCpload", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3943, "Length": 106, "Cover_Rate": 0.3569023569023569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedCPURegs", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedCPURegs", "[", "I", "]", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<"], "ground_truth": ["<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "Cpu0RegisterInfo4", "Func": "getReservedRegs", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3944, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "op", ".", "isImm", "(", ")", "&&", "op"], "ground_truth": [".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "File": "MBlazeInstrInfo", "Func": "isZeroImm", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3945, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrwq_gather_shifted_offset_sv4si", "(", "(", "__builtin_neon_si", "*", ")", "__base"], "ground_truth": [",", "__offset", ")", ";"], "File": "arm", "Func": "mve___arm_vldrwq_gather_shifted_offset_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3946, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "override", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "aarch64-sve-builtins-functions3", "Func": "call_properties", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3947, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HARD_REGISTER_P", "(", "pic_offset_table_rtx", ")", "&&", "(", "HARD_REGISTER_P", "(", "x", ")", "||", "lra_in_progress", ")", "&&", "ORIGINAL_REGNO", "(", "x", ")", "==", "REGNO", "(", "pic_offset_table_rtx"], "ground_truth": [")", ")", "return", "true", ";"], "File": "sparc7", "Func": "sparc_pic_register_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3948, "Length": 30, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "checkForP2AlignIfLoadStore", "(", "OperandVector", "&", "Operands", ",", "StringRef", "InstName", ")", "{", "auto", "IsLoadStore", "=", "InstName", ".", "contains", "(", "<STR_LIT>", ")", "||", "InstName", ".", "contains", "(", "<STR_LIT>", ")", "||", "InstName", ".", "contains", "(", "<STR_LIT>", ")", ";", "auto", "IsAtomic", "=", "InstName", ".", "contains", "(", "<STR_LIT>", ")", ";", "if", "(", "IsLoadStore", "||", "IsAtomic", ")", "{", "if", "(", "IsLoadStore", "&&", "isNext", "(", "AsmToken", "::", "Colon", ")", ")", "{", "auto", "Id", "=", "expectIdent", "(", ")", ";", "if", "(", "Id", "!=", "<STR_LIT>", ")", "return", "error", "(", "<STR_LIT>", "+", "Id", ")", ";", "if", "(", "expect", "(", "AsmToken", "::", "Equal", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "Lexer", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "return", "error", "(", "<STR_LIT>", ")", ";", "parseSingleInteger", "(", "false", ",", "Operands", ")", ";", "}", "else", "{", "auto", "IsLoadStoreLane", "=", "InstName", ".", "contains", "(", "<STR_LIT>", ")", ";", "if", "(", "IsLoadStoreLane", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "auto", "Tok", "=", "Lexer", ".", "getTok", "(", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Tok", ".", "getLoc", "(", ")", ",", "Tok", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "-", "<NUM_LIT>", "}", ")", ")", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "WebAssemblyAsmParser", "Func": "checkForP2AlignIfLoadStore", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3949, "Length": 199, "Cover_Rate": 0.9754901960784313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FromN", "=", "FromB", "->", "getNumber", "(", ")", ",", "ToN", "=", "ToB", "->", "getNumber", "(", ")", ";", "PairMapType", "::", "iterator", "F", "=", "M", ".", "find", "(", "std", "::", "make_pair", "(", "FromN", ",", "ToN", ")", ")", ";", "if", "(", "F", "!=", "M", ".", "end", "(", ")", ")", "return", "F", "->", "second", ";", "unsigned", "ToRPO", "=", "RPO", ".", "lookup", "(", "ToN", ")", ";", "unsigned", "MaxD", "=", "<NUM_LIT>", ";", "using", "pred_iterator", "=", "MachineBasicBlock", "::", "const_pred_iterator", ";", "for", "(", "pred_iterator", "I", "=", "ToB", "->", "pred_begin", "(", ")", ",", "E", "=", "ToB", "->", "pred_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineBasicBlock", "*", "PB", "=", "*", "I", ";", "if", "(", "PB", "==", "FromB", "||", "RPO", ".", "lookup", "(", "PB", "->", "getNumber"], "ground_truth": ["(", ")", ")", ">=", "ToRPO", ")", "continue", ";"], "File": "HexagonGenInsert11", "Func": "distance", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3950, "Length": 129, "Cover_Rate": 0.591743119266055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cfa_relative_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "cfa", ",", "GEN_INT", "(", "cfa_offset", ")", ")", ";", "rtx", "cfa_relative_mem", "=", "gen_frame_mem", "(", "DImode", ",", "cfa_relative_addr", ")", ";", "rtx", "real", "=", "gen_rtx_SET", "(", "cfa_relative_mem", ",", "reg_note", ")", ";", "add_reg_note", "(", "mov", ",", "REG_CFA_OFFSET", ",", "real", ")", ";", "return", "emit_insn", "(", "mov"], "ground_truth": [")", ";"], "File": "tilegx", "Func": "frame_emit_store", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3951, "Length": 50, "Cover_Rate": 0.45045045045045046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtepi16_epi64", "(", "__mmask8", "__U", ",", "__m128i"], "ground_truth": ["__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepi16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3952, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "int", "LaneSize", "=", "Size", "/", "<NUM_LIT>", ";", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "assert", "(", "V2", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FlippedBlendMask", "(", "Size", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "FlippedBlendMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "==", "i", "/", "LaneSize", ")", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Size", ")", ";", "unsigned", "PERMMask", "=", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SDValue", "Flipped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "DAG", ".", "getConstant", "(", "PERMMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL"], "ground_truth": [",", "V1", ",", "Flipped", ",", "FlippedBlendMask", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleAsLanePermuteAndBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3953, "Length": 274, "Cover_Rate": 0.8896103896103896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "'#'", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print"], "ground_truth": ["(", "OS", ",", "MAI", ")", ";"], "File": "M68kAsmPrinter", "Func": "printOperand", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3954, "Length": 70, "Cover_Rate": 0.3723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Z80DAGToDAGISel", "::", "selectIndexedProgMemLoad", "(", "const", "LoadSDNode", "*", "LD", ",", "MVT", "VT", ")", "{", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "AM", "!=", "<STR_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "int", "Offs", "=", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "default", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "GBZ80ISelDAGToDAG", "Func": "selectIndexedProgMemLoad", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3955, "Length": 122, "Cover_Rate": 0.8652482269503546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVACOPY", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3956, "Length": 54, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "NULL_TREE", ")", "{", "tree", "*", "slot", "=", "needed_fndecls_htab", "->", "find_slot", "(", "decl", ",", "INSERT", ")", ";", "if", "(", "*", "slot", "==", "NULL", ")"], "ground_truth": ["*", "slot", "=", "decl", ";"], "File": "nvptx", "Func": "nvptx_record_needed_fndecl", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 3957, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtpbh_ps", "(", "__m256bh", "__A"], "ground_truth": [")", "{"], "File": "avx512bf16intrin2", "Func": "_mm512_cvtpbh_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3958, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "getThe<ISA_LIT>Target", "(", ")", "{", "static", "Target"], "ground_truth": ["The<ISA_LIT>Target", ";"], "File": "AAPTargetInfo", "Func": "getTheAAPTarget", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3959, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "pred", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "imm", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3960, "Length": 129, "Cover_Rate": 0.6262135922330098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VTOp", "=", "DAG", ".", "getValueType", "(", "ExtraVT", ".", "getScalarType", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NElts", ";", "++", "I", ")", "Args", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ScalarVT", ",", "Args", "[", "I", "]", ",", "VTOp", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "Args"], "ground_truth": [")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerSIGN_EXTEND_INREG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3961, "Length": 63, "Cover_Rate": 0.36416184971098264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ConstVecValues", ";", "EVT", "VT", ";", "size_t", "n_copies", ";", "switch", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "n_copies", "=", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "CValue", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "VT", ")", ";", "for", "(", "size_t", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_copies", ";", "++", "j", ")", "ConstVecValues", ".", "push_back", "(", "CValue", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "&", "ConstVecValues", "[", "<NUM_LIT>", "]", ",", "ConstVecValues", ".", "size", "(", ")", ")", ";", "}", "else", "{", "switch", "(", "Op0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "SPUISelLowering11", "Func": "LowerSCALAR_TO_VECTOR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3962, "Length": 209, "Cover_Rate": 0.5954415954415955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "FPKills", "&=", "~", "(", "STDefs", "|", "STClobbers", ")", ";", "unsigned", "char", "STUsesArray", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumSTUses", ";", "++", "I", ")", "STUsesArray", "[", "I", "]", "=", "I", ";", "shuffleStackTop", "(", "STUsesArray", ",", "NumSTUses", ",", "Inst", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dumpStack", "(", ")", ";", "}", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "Op", ")", ";", "if", "(", "FRegIdx", ".", "count", "(", "i", ")", ")", "Op", ".", "setReg", "(", "getSTReg", "(", "FPReg", ")", ")", ";", "else", "Op", ".", "setReg", "(", "<STR_LIT>", "+", "FPReg", ")", ";", "}", "StackTop", "-=", "NumSTPopped", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSTDefs", ";", "++", "i", ")", "pushReg", "(", "NumSTDefs", "-", "i", "-", "<NUM_LIT>", ")", ";", "while", "(", "FPKills", ")", "{", "unsigned", "FPReg", "=", "countTrailingZeros", "(", "FPKills", ")", ";", "if", "(", "isLive", "(", "FPReg", ")", ")", "freeStackSlotAfter", "(", "Inst", ",", "FPReg", ")", ";", "FPKills", "&=", "~", "(", "<NUM_LIT>", "<<", "FPReg", ")", ";", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "FirstFPRegOp", "=", "~", "<NUM_LIT>", ",", "SecondFPRegOp", "=", "~", "<NUM_LIT>", ";", "unsigned", "LiveMask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "assert", "(", "Op", ".", "isUse", "(", ")", "&&", "(", "Op", ".", "isKill", "(", ")", "||", "getFPReg", "(", "Op", ")", "==", "FirstFPRegOp", "||", "MI", "->", "killsRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FirstFPRegOp", "==", "~", "<NUM_LIT>", ")", "FirstFPRegOp", "=", "getFPReg", "(", "Op", ")", ";", "else", "{", "assert", "(", "SecondFPRegOp", "==", "~", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SecondFPRegOp", "=", "getFPReg", "(", "Op", ")", ";", "}", "LiveMask", "|=", "(", "<NUM_LIT>", "<<", "getFPReg", "(", "Op", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "--", "i", ",", "--", "e", ";", "}", "adjustLiveRegs", "(", "LiveMask", ",", "MI", ")", ";", "if", "(", "!", "LiveMask", ")", "return"], "ground_truth": [";"], "File": "X86FloatingPoint", "Func": "handleSpecialFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3963, "Length": 428, "Cover_Rate": 0.3092485549132948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "RHSVal", ")", "return", "LHS", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "RHSVal", "==", "<NUM_LIT>", "&&", "X", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "isOperationLegal", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SL", ",", "{", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ",", "LHS", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", "}", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3964, "Length": 159, "Cover_Rate": 0.3549107142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_clzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "CASE_CFN_CTZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv2si", "]", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "(", "out_mode", "==", "N", "##", "Imode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Fmode", "&&", "in_n", "==", "C", ")", "CASE_CFN_IFLOOR", ":", "CASE_CFN_LFLOOR", ":", "CASE_CFN_LLFLOOR", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "CASE_CFN_ICEIL", ":", "CASE_CFN_LCEIL", ":", "CASE_CFN_LLCEIL", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin"], "ground_truth": ["=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2sfv2si", ";"], "File": "aarch64-builtins3", "Func": "aarch64_builtin_vectorized_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3965, "Length": 194, "Cover_Rate": 0.30793650793650795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstrInfo", ".", "MaskRegOp", "&&", "hasSameVLMAX", "(", "InstrInfo", ")", "&&", "TailAgnostic", "==", "InstrInfo", ".", "TailAgnostic", "&&", "MaskAgnostic", "==", "InstrInfo", ".", "MaskAgnostic", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "RISCVInsertVSETVLI1", "Func": "hasCompatibleVTYPE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3966, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "float", "__vf1", ";", "__vs8", "=", "(", "__vector", "signed", "short", ")", "(", "__vector", "unsigned", "long", "long", ")", "{", "__A", ",", "__A", "}", ";", "__vi4", "=", "vec_vupklsh", "(", "__vs8", ")", ";", "__vf1", "=", "(", "__vector", "float", ")", "vec_ctf"], "ground_truth": ["(", "__vi4", ",", "<NUM_LIT>", ")", ";"], "File": "xmmintrin2", "Func": "_mm_cvtpi16_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3967, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "do", "{", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "(", "uint64_t", ")", "<NUM_LIT>", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "ThisNopLength", "-", "<NUM_LIT>", ";", "for", "(", "uint8_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Prefixes", ";", "i", "++", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "const", "uint8_t", "Rest", "=", "ThisNopLength", "-", "Prefixes", ";", "for", "(", "uint8_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Rest", ";", "i", "++", ")", "OW", "->", "Write8", "(", "Nops", "[", "Rest", "-", "<NUM_LIT>", "]", "[", "i", "]", ")", ";", "Count", "-=", "ThisNopLength"], "ground_truth": [";"], "File": "X86AsmBackend27", "Func": "writeNopData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3968, "Length": 98, "Cover_Rate": 0.3288590604026846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRegisterBitWidth", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "VETargetTransformInfo1", "Func": "getRegisterBitWidth", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3969, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrRI12Only", "(", "SDValue", "Op", ",", "SDValue", "&", "Addr"], "ground_truth": [",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ")", "{"], "File": "SystemZISelDAGToDAG19", "Func": "SelectAddrRI12Only", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3970, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Addend", "=", "<NUM_LIT>", ";", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "AE", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", ")", "{", "ELFRefKind", "=", "AE", "->", "getKind", "(", ")", ";", "Expr", "=", "AE", "->", "getSubExpr", "(", ")", ";", "}", "const", "MCSymbolRefExpr", "*", "SE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "if", "(", "SE", ")", "{", "DarwinRefKind", "=", "SE", "->", "getKind", "(", ")", ";", "return", "true", ";", "}", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "BE", ")", "return", "false", ";", "SE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ";", "if", "(", "!", "SE", ")", "return", "false", ";", "DarwinRefKind", "=", "SE", "->", "getKind", "(", ")", ";", "if", "(", "BE", "->", "getOpcode", "(", ")", "!=", "MCBinaryExpr", "::", "Add", "&&", "BE", "->", "getOpcode", "(", ")", "!=", "MCBinaryExpr", "::", "Sub", ")", "return", "false", ";", "auto", "AddendExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "if", "(", "!", "AddendExpr", ")", "return", "false", ";", "Addend", "=", "AddendExpr", "->", "getValue", "(", ")", ";", "if", "(", "BE", "->", "getOpcode", "(", ")", "==", "MCBinaryExpr", "::", "Sub", ")", "Addend", "=", "-", "Addend", ";", "return", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_INVALID"], "ground_truth": ["||", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_None", ";"], "File": "ARM64AsmParser", "Func": "classifySymbolRef", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3971, "Length": 204, "Cover_Rate": 0.8360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Ctx", "=", "AI", "->", "getContext", "(", ")", ";", "unsigned", "Imm", "=", "countTrailingZeros", "(", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "Function", "*", "BitTest", "=", "<STR_LIT>", "(", "AI", "->", "getModule", "(", ")", ",", "IID", ",", "AI", "->", "getType", "(", ")", ")", ";", "Value", "*", "Addr", "=", "Builder", ".", "CreatePointerCast", "(", "AI", "->", "getPointerOperand", "(", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ";", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "BitTest", ",", "{", "Addr", ",", "Builder", ".", "getInt8", "(", "Imm", ")", "}", ")", ";", "I", "->", "replaceAllUsesWith", "(", "Result", ")", ";", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering100", "Func": "emitBitTestAtomicRMWIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3972, "Length": 111, "Cover_Rate": 0.5186915887850467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixupLEAs", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>EvexToVexInsts"], "ground_truth": ["(", ")", ")", ";"], "File": "X86TargetMachine105", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3973, "Length": 50, "Cover_Rate": 0.4672897196261682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_high_bf16_f32", "(", "bfloat16x8_t", "inactive", ",", "float32x4_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon_vcvtq_high_bf16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3974, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasSwiftAsyncContext", "=", "v"], "ground_truth": [";"], "File": "X86MachineFunctionInfo12", "Func": "setHasSwiftAsyncContext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3975, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ci_opr1", "==", "<NUM_LIT>", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "<ISA_LIT>LibFunc", "(", "<ISA_LIT>LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "*", "opr0", "<<", "<STR_LIT>", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "<NUM_LIT>", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "<ISA_LIT>LibFunc", "(", "<ISA_LIT>LibFunc", "::", "EI_CBRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "*", "opr0", "<<", "<STR_LIT>", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "-", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "*", "opr0", "<<"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDGPULibCalls11", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3976, "Length": 215, "Cover_Rate": 0.4574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__"], "ground_truth": [",", "__artificial__", ")", ")", "_mm_rsqrt_ss", "(", "__m128", "__A", ")", "{"], "File": "xmmintrin", "Func": "_mm_rsqrt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3977, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "s390_first_cycle_multipass_dfa_lookahead", "(", "void"], "ground_truth": [")", "{"], "File": "s390", "Func": "s390_first_cycle_multipass_dfa_lookahead", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3978, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vld1v8qi", "(", "("], "ground_truth": ["const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld1_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3979, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfoImpl"], "ground_truth": [")", ";"], "File": "TL45MCTargetDesc", "Func": "LLVMInitializeTL45TargetMC", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3980, "Length": 40, "Cover_Rate": 0.5194805194805194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sshlv4hi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vshl_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3981, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__blsi_u32", "(", "unsigned", "int", "__X", ")", "{", "return", "(", "__X", "&", "-", "__X", ")"], "ground_truth": [";"], "File": "bmiintrin", "Func": "__blsi_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3982, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Byte", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "IsVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "EVT", "PtrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "if", "(", "IsVolatile", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "CSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "{", "uint64_t", "Bytes", "=", "CSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "CByte", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Byte", ")", ")", "{", "uint64_t", "ByteVal", "=", "CByte", "->", "getZExtValue", "(", ")", ";", "if", "(", "ByteVal", "==", "<NUM_LIT>", "||", "ByteVal", "==", "<NUM_LIT>", "?", "Bytes", "<=", "<NUM_LIT>", "&&", "CountPopulation_64", "(", "Bytes", ")", "<=", "<NUM_LIT>", ":", "Bytes", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Size1", "=", "Bytes", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "<<", "findLastSet", "(", "Bytes", ")", ";", "unsigned", "Size2", "=", "Bytes", "-", "Size1", ";", "SDValue", "Chain1", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size1", ",", "Align", ",", "DstPtrInfo", ")", ";", "if", "(", "Size2", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Size1", ",", "PtrVT", ")", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "Size1", ")", ";", "SDValue", "Chain2", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size2", ",", "std", "::", "min", "(", "Align", ",", "Size1", ")", ",", "DstPtrInfo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "else", "{", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Chain1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst", ",", "DstPtrInfo", ",", "false", ",", "false", ",", "Align", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "SDValue", "Dst2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";"], "File": "SystemZSelectionDAGInfo29", "Func": "EmitTargetCodeForMemset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3983, "Length": 339, "Cover_Rate": 0.6301115241635687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectAddr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0"], "ground_truth": [")", ";"], "File": "OR1KISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3984, "Length": 35, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint32x2x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{"], "ground_truth": ["__b", "}", ";"], "File": "arm", "Func": "neon_vst3_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3985, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "DirtySuccessors", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "DirtySuccessors", ".", "back", "(", ")", ";", "DirtySuccessors", ".", "pop_back", "(", ")", ";", "BlockState", "&", "BBState", "=", "BlockStates", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "if", "(", "BBState", ".", "FirstUnguardedCall", "!=", "MBB", ".", "end", "(", ")", ")", "insertVZeroUpper", "(", "BBState", ".", "FirstUnguardedCall", ",", "MBB", ")", ";", "if", "(", "BBState", ".", "ExitState", "==", "PASS_THROUGH", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "addDirtySuccessor", "(", "*", "*", "SI", ")", ";", "}", "}", "BlockStates", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "X86VZeroUpper30", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3986, "Length": 130, "Cover_Rate": 0.3812316715542522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "computeBytesPoppedByCalleeForSRet", "(", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "CallingConv", "::", "ID", "CC", ",", "ImmutableCallSite", "*", "CS", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC"], "ground_truth": ["||", "CC", "==", "CallingConv", "::", "HiPE", ")", "return", "<NUM_LIT>", ";"], "File": "X86FastISel (2)4", "Func": "computeBytesPoppedByCalleeForSRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3987, "Length": 68, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", "||", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_LOAD", ")", ";", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";", "if", "(", "!", "ValTy", ".", "isVector", "(", ")", "||", "!", "ValTy", ".", "getElementType", "(", ")", ".", "isPointer", "(", ")", "||", "ValTy", ".", "getElementType", "(", ")", ".", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MIRBuilder", ".", "setInstr", "(", "MI", ")", ";", "unsigned", "PtrSize", "=", "ValTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "NewTy", "=", "LLT", "::", "vector", "(", "ValTy", ".", "getNumElements", "(", ")", ",", "PtrSize", ")", ";", "auto", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", ")", "{", "auto", "Bitcast", "=", "MIRBuilder", ".", "buildBitcast", "("], "ground_truth": ["NewTy", ",", "ValReg", ")", ";"], "File": "AArch64LegalizerInfo52", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3988, "Length": 168, "Cover_Rate": 0.6614173228346457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_gather_shifted_offset_z_u16", "(", "uint16_t", "const", "*", "__base", ",", "uint16x8_t", "__offset"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vldrhq_gather_shifted_offset_z_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3989, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Srl_imm", "=", "<NUM_LIT>", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "<NUM_LIT>", "&&", "Srl_imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Width", "=", "CountTrailingOnes_32", "(", "And_imm", ")", "-", "<NUM_LIT>", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "LSB", "+", "Width", "+", "<NUM_LIT>", ")", "==", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "<STR_LIT>", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "<STR_LIT>", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "ShOpcVal", ",", "LSB", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "<STR_LIT>", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "nullptr", ";", "}", "unsigned", "Shl_imm", "=", "<NUM_LIT>", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "<NUM_LIT>", "&&", "Shl_imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Srl_imm", "=", "<NUM_LIT>", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "<NUM_LIT>", "&&", "Srl_imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Width", "=", "<NUM_LIT>", "-", "Srl_imm", "-", "<NUM_LIT>", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "<NUM_LIT>", ")", "return"], "ground_truth": ["nullptr", ";"], "File": "ARMISelDAGToDAG59", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3990, "Length": 394, "Cover_Rate": 0.6334405144694534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_type", "type", ";", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "false", ";", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "type", "==", "TYPE_MUL", "||", "type", "==", "TYPE_DIV", "||", "type", "==", "TYPE_SDIV", "||", "type", "==", "TYPE_DDIV", "||", "type", "==", "TYPE_SSQRT", "||", "type", "==", "TYPE_DSQRT", "||", "type", "==", "TYPE_MFCR", "||", "type", "=="], "ground_truth": ["TYPE_MFCRF", "||", "type", "==", "TYPE_MFJMPR", ")", "{"], "File": "rs6000", "Func": "is_nonpipeline_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3991, "Length": 84, "Cover_Rate": 0.8316831683168316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2uqq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_maskz_cvtps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3992, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMAsmParser32", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3993, "Length": 38, "Cover_Rate": 0.4470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "File": "PatmosAsmBackend1", "Func": "createPatmosAsmBackend", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3994, "Length": 27, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "MachineInstrBuilder", "buildPACIA", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Ptr", ",", "unsigned"], "ground_truth": ["Mod", ",", "MachineInstr", "*", "MI", ")", "const", "{"], "File": "AArch64DummyPA", "Func": "buildPACIA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3995, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffsetPos", "++", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "BasePos", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "OffsetPos", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARCInstrInfo1", "Func": "getBaseAndOffsetPosition", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3996, "Length": 36, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectShiftedRegister", "(", "N", ",", "true"], "ground_truth": [",", "Reg", ",", "Shift", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectLogicalShiftedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3997, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_castsi256_ps", "(", "__m256i", "__A", ")", "{", "return", "(", "__m256", ")"], "ground_truth": ["__A", ";"], "File": "avxintrin", "Func": "_mm256_castsi256_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3998, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "enableRMWCacheBypass", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ")", ";", "}", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "isAtomicRet"], "ground_truth": ["(", "*", "MI", ")", "?", "<STR_LIT>", ":"], "File": "SIMemoryLegalizer", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3999, "Length": 243, "Cover_Rate": 0.745398773006135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getTargetConvertType", "(", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "Subtarget", ".", "hasGaudiISA", "(", ")", ")"], "ground_truth": ["{"], "File": "TPCISelLowering", "Func": "getTargetConvertType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4000, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "-", "<NUM_LIT>", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "!", "Op", ".", "isToken", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "bool", "IsGFX10Plus", "=", "isGFX10Plus", "(", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDMask", ")", ";", "if", "(", "IsGFX10Plus", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDim", ",", "-", "<NUM_LIT>", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyUNorm", ")", ";", "if", "(", "IsGFX10Plus", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyDLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ","], "ground_truth": ["<ISA_LIT>Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4001, "Length": 202, "Cover_Rate": 0.507537688442211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op"], "ground_truth": [")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4002, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "VE1", "Func": "VECondCodeToString", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4003, "Length": 126, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "CInst", ";", "bool", "Res", "=", "compressInst", "(", "CInst", ",", "Inst", ",", "*"], "ground_truth": ["Subtarget", ",", "OutStreamer", "->", "getContext", "(", ")", ")", ";"], "File": "CSKYAsmPrinter1", "Func": "EmitToStreamer", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4004, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--"], "ground_truth": ["I", ";"], "File": "MSP430InstrInfo2", "Func": "RemoveBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4005, "Length": 41, "Cover_Rate": 0.422680412371134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceq_p8", "(", "poly8x8_t", "__a", ",", "poly8x8_t", "__b", ")", "{", "return", "(", "uint8x8_t", ")", "(", "__a", "=="], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vceq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4006, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "add_sub_i_mov_j", "(", "ArpRn1", "a", ",", "ArpStep1", "asi", ",", "ArpStep1", "asj", ",", "Ab", "b", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "MemARPSI", "(", "a", ",", "asi", ")", ",", "R", "(", "b", ")", ",", "<STR_LIT>", ",", "R", "(", "b", ")", ",", "MemARPSJ", "(", "a", ","], "ground_truth": ["asj", ")", ")", ";"], "File": "disassembler", "Func": "add_sub_i_mov_j", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4007, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addArithmeticShifterOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "ARM64AsmParser", "Func": "addArithmeticShifterOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4008, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "<NUM_LIT>", ")", ",", "ReturnRegsCount", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Offset", "(", "<NUM_LIT>", ")", ",", "GPRCS2Offset", "(", "<NUM_LIT>", ")", ",", "DPRCSOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Size", "(", "<NUM_LIT>", ")", ",", "GPRCS2Size", "(", "<NUM_LIT>", ")", ",", "DPRCSAlignGapSize", "(", "<NUM_LIT>", ")", ",", "DPRCSSize", "(", "<NUM_LIT>", ")", ",", "NumAlignedDPRCS2Regs", "(", "<NUM_LIT>", ")", ",", "PICLabelUId", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex"], "ground_truth": ["(", "<NUM_LIT>", ")", ",", "HasITBlocks", "(", "false", ")", ",", "IsSplitCSR", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo2", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4009, "Length": 104, "Cover_Rate": 0.9904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "insn_ptr", "&&", "r10k_needs_protection_p_1", "(", "x", ",", "*"], "ground_truth": ["insn_ptr", ")", ")", "*", "insn_ptr", "=", "NULL", ";"], "File": "mips", "Func": "r10k_needs_protection_p_store", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4010, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "return", "PtrIsCap", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "PtrIsCap", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "Release", ":", "return", "PtrIsCap", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "return", "PtrIsCap", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVExpandAtomicPseudoInsts2", "Func": "getLRForRMW64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4011, "Length": 53, "Cover_Rate": 0.5047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "!", "TLI", ".", "isTypeLegal", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "if", "(", "SDValue", "AddSub", "=", "combineShuffleToAddSub", "(", "N", ",", "Subtarget", ",", "DAG", ")", ")", "return", "AddSub", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "BC0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "BC0", ".", "getValueType", "(", ")", ";", "unsigned", "Opcode", "=", "BC0", ".", "getOpcode", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BC0", ".", "hasOneUse", "(", ")", "&&", "SVT", ".", "isVector", "(", ")", "&&", "SVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", "==", "NumElts", "&&", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", ")", "{", "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering181", "Func": "combineShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4012, "Length": 236, "Cover_Rate": 0.36990595611285265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "nullptr", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AsciiDirective", "=", "nullptr", ";", "AscizDirective", "=", "nullptr", ";", "SupportsQuotedNames", "=", "false", ";", "SupportsExtendedDwarfLocDirective", "=", "false", ";", "SupportsSignedData", "=", "false", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "PrivateGlobalPrefix", ";", "WeakDirective", "=", "<STR_LIT>", ";", "GlobalDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXMCAsmInfo10", "Func": "NVPTXMCAsmInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4013, "Length": 56, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "Op", ";", "}", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ","], "ground_truth": ["Ops", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4014, "Length": 133, "Cover_Rate": 0.5298804780876494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ia64_function_arg_1", "(", "cum", ",", "arg"], "ground_truth": [",", "true", ")", ";"], "File": "ia64", "Func": "ia64_function_incoming_arg", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4015, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MemARS", "(", "b", ",", "bs", ")"], "ground_truth": [",", "R", "(", "c", ")", ")", ";"], "File": "disassembler", "Func": "tst4b", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4016, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", "=", "V", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isVoidTy", "(", ")", "||", "Ty", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<"], "ground_truth": ["IntegerType", ">", "(", "Ty", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4017, "Length": 72, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseDFAHazardRec", ")", "{", "auto", "&", "HST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "new", "<ISA_LIT>HazardRecognizer", "(", "II", ",", "this", ",", "HST", ")", ";", "}", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "("], "ground_truth": ["II", ",", "DAG", ")", ";"], "File": "HexagonInstrInfo10", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4018, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDX", ")", ";", "if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDY", ")", ";", "if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo"], "ground_truth": [".", "WorkGroupIDZ", ")", ";"], "File": "SIISelLowering129", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4019, "Length": 57, "Cover_Rate": 0.32386363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "SIFoldOperands", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4020, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsdw128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ","], "ground_truth": ["__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtsepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4021, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>LoadStoreOptimizer", "::", "getNewOpcode", "(", "const", "CombineInfo", "&", "CI", ")", "{", "const", "unsigned", "Width", "=", "CI", ".", "Width0", "+", "CI", ".", "Width1", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "assert", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "BUFFER_STORE", ")", ";", "return", "<STR_LIT>", "(", "<STR_LIT>", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", ",", "Width", ")", ";", "case"], "ground_truth": ["UNKNOWN", ":"], "File": "SILoadStoreOptimizer21", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4022, "Length": 67, "Cover_Rate": 0.6203703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "expandStoreVec", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "NeedAlign", "=", "RC", "->"], "ground_truth": ["getAlignment", "(", ")", ";"], "File": "HexagonFrameLowering2", "Func": "expandStoreVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4023, "Length": 172, "Cover_Rate": 0.6056338028169014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "Constant", ">", "(", "Icmp1Op1", ")", ")", "return", "false", ";", "isCandidate", "=", "true", ";", "continue", ";", "}", "if", "(", "Inst", "->", "getParent", "(", ")", "==", "I", ".", "getParent", "(", ")", ")", "continue", ";", "for", "(", "auto", "&", "I2", ":", "*", "Inst", "->", "getParent", "(", ")", ")", "{", "if", "(", "dyn_cast", "<", "CallInst", ">", "(", "&", "I2", ")", ")", "return", "false", ";", "if", "(", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I2", ")", "||", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I2", ")", ")", "return", "false", ";", "if", "(", "&", "I2", "==", "Inst", ")", "break", ";", "}", "if", "(", "Inst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "ZExt", "||", "Inst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SExt", ")", "{", "PassThroughInfo", "Info", "(", "&", "I", ",", "Inst"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "BPFAdjustOpt2", "Func": "avoidSpeculation", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4024, "Length": 132, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "supportsGetDoorbellID", "("], "ground_truth": [")", ";"], "File": "AMDGPUAttributor1", "Func": "supportsGetDoorbellID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4025, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vcvts_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4026, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "dst_reg", ")", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "src_reg", ")", ";", "emit_move_insn", "(", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ",", "bytes_rtx", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "replace_equiv_address_nv", "(", "dst", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ",", "replace_equiv_address_nv", "(", "src", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "regno_reg_rtx", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "i", ")", "=", "gen_rtx_CLOBBER", "("], "ground_truth": ["VOIDmode", ",", "regno_reg_rtx", "[", "i", "]", ")", ";"], "File": "visium3", "Func": "expand_block_move_4", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 4027, "Length": 130, "Cover_Rate": 0.40372670807453415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "p", "=", "mips_cpu_info_table", ";", "p", "->", "name", "!=", "<NUM_LIT>", ";", "p", "++", ")", "if", "(", "p", "->", "isa", "==", "isa", ")", "return", "p", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "mips3", "Func": "mips_cpu_info_from_isa", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4028, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ImageHandles", "::", "clearImageArgs"], "ground_truth": ["(", ")", "{"], "File": "HSAILSubtarget", "Func": "clearImageArgs", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4029, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-", "(", "CE", "->", "getValue", "(", ")", "/"], "ground_truth": ["<NUM_LIT>", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4030, "Length": 21, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OffsetRB", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "assert", "(", "OffsetDef", ")", ";", "unsigned", "ImmOffset", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Readfirstlane", "=", "nullptr", ";", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Readfirstlane", "=", "OffsetDef", ";", "BaseOffset", "=", "OffsetDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "}", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ImmOffset", "=", "OffsetDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "std", "::", "tie", "(", "BaseOffset", ",", "ImmOffset", ",", "OffsetDef", ")"], "ground_truth": ["=", "<STR_LIT>", "(", "*", "MRI", ",", "BaseOffset", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4031, "Length": 174, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*"], "ground_truth": ["MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "File": "HSAILInstrInfo", "Func": "isLoadFromStackSlotPostFE", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4032, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>"], "ground_truth": [";"], "File": "PPCRegisterInfo14", "Func": "getPointerRegClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4033, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "STI", ".", "is64Bit", "(", ")", ")", "{", "unsigned", "AddrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MF", ".", "getDataLayout", "(", ")", ".", "getPointerSize", "(", ")", ",", "Align", ")", ";", "LoadInst", "=", "addDirectMem", "(", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ",", "AddrReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "CM", "==", "CodeModel", "::", "Small", "||", "!", "STI", ".", "is64Bit", "(", ")", ")", "{", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", "||", "OpFlag", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "X86InstructionSelector11", "Func": "materializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4034, "Length": 159, "Cover_Rate": 0.35412026726057905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo112", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4035, "Length": 258, "Cover_Rate": 0.30787589498806683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "getI8Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4036, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "parallel_rtx", ")"], "ground_truth": ["==", "PARALLEL", ")", ";"], "File": "nds32-utils", "Func": "parallel_elements", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4037, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "<STR_LIT>", ")", "{", "HiRegsToSave", ".", "insert", "(", "Reg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "ArgReg", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ArgReg", ")", ")", "CopyRegs", ".", "insert", "(", "ArgReg", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "empty", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "if", "(", "LoRegsToSave", ".", "count", "(", "Reg", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDefaultPred", "(", "PushMIB", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", ".", "count", "(", "*", "HiRegToSave", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "("], "ground_truth": ["*", "HiRegToSave", ")", ";"], "File": "Thumb1FrameLowering15", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4038, "Length": 413, "Cover_Rate": 0.5335917312661499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "vax_builtin_setjmp_frame_value", "(", "void", ")"], "ground_truth": ["{"], "File": "vax4", "Func": "vax_builtin_setjmp_frame_value", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4039, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVCVTQ", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "bool", "hasFullFP16", "=", "featureBits", "[", "<STR_LIT>", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4040, "Length": 227, "Cover_Rate": 0.5604938271604938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4041, "Length": 27, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ATTAsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "RegNo", "=", "<NUM_LIT>", ";", "const", "AsmToken", "&", "TokPercent", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "TokPercent", ".", "is", "(", "AsmToken", "::", "Percent", ")", "&&", "<STR_LIT>", ")", ";", "StartLoc", "=", "TokPercent", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "RegNo", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "RegNo", "=", "MatchRegisterName", "(", "LowercaseString", "(", "Tok", ".", "getString", "(", ")", ")", ")", ";", "if", "(", "!", "is64BitMode", "(", ")", ")", "{", "if", "(", "RegNo", "==", "<STR_LIT>", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "RegNo", ")", "||", "<STR_LIT>", "(", "RegNo", ")", "||", "<STR_LIT>", "(", "RegNo", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", "+", "Tok", ".", "getString", "(", ")", "+", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", "&&", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", "||"], "ground_truth": ["Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "File": "X86AsmParser3", "Func": "ParseRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4042, "Length": 220, "Cover_Rate": 0.32884902840059793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIISelLowering113", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4043, "Length": 198, "Cover_Rate": 0.4267241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtepu16_epi32", "(", "__m256i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmovzxwd512_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16si"], "ground_truth": [")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvtepu16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4044, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Hi32", "=", "DAG", ".", "getNode", "(", "opcode", ",", "dl", ",", "<STR_LIT>", ",", "Hi32", ")", ";", "SDValue", "DstReg64", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "DstReg64", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DstReg64", ",", "Hi32", ")", ";", "DstReg64", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DstReg64", ",", "Lo32", ")", ";", "return"], "ground_truth": ["DstReg64", ";"], "File": "SparcISelLowering", "Func": "LowerF64Op", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4045, "Length": 73, "Cover_Rate": 0.39037433155080214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Base", "=", "Addr", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "OR1KISelDAGToDAG", "Func": "SelectAddr", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4046, "Length": 226, "Cover_Rate": 0.510158013544018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "&&", "(", "Info", "->", "P<ISA_LIT>nputAddr", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Info", "->", "P<ISA_LIT>nputAddr", "|=", "<NUM_LIT>", ";", "CCInfo", ".", "AllocateReg", "(", "AMDGPU", "::", "VGPR0", ")", ";", "CCInfo", ".", "AllocateReg", "(", "AMDGPU", "::", "VGPR1", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "if", "(", "Subtarget", "->", "isAmdHsaOS", "(", ")", ")", "Info", "->", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "else", "Info", "->", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "INPUT_PTR", ")", ";", "unsigned", "InputPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "InputPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "SCRATCH_PTR", ")", ";", "unsigned", "ScratchPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegHi", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegHi", ")", ";", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MF", ".", "addLiveIn", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "getOriginalFunctionArgs", "(", "DAG", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Ins", ",", "Splits", ")", ";", "}", "AnalyzeFormalArguments", "(", "CCInfo", ",", "Splits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ",", "ArgIdx", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "<STR_LIT>", "&", "Arg", "=", "Ins", "[", "i", "]", ";", "if", "(", "Skipped", "[", "i", "]", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "Arg", ".", "VT", ")", ")", ";", "continue", ";", "}", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ";", "MVT", "VT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isMemLoc", "("], "ground_truth": [")", ")", "{"], "File": "SIISelLowering137", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4047, "Length": 393, "Cover_Rate": 0.30230769230769233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "I", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "G_FRAME_INDEX", ")", "{", "addOffset", "(", "MIB", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "MachineOperand", "&", "InxOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "I", ".", "addOperand", "(", "InxOp", ")", ";", "InxOp", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ","], "ground_truth": ["RBI", ")", ";"], "File": "X86InstructionSelector11", "Func": "selectFrameIndexOrGep", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4048, "Length": 89, "Cover_Rate": 0.5174418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitHADD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitHADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4049, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arc_pass_by_reference", "(", "cumulative_args_t", "ca_v", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED"], "ground_truth": [",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{"], "File": "arc4", "Func": "arc_pass_by_reference", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4050, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HasCarryIn", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "unsigned", "NoCarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Dst1Reg", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "<STR_LIT>", ",", "*"], "ground_truth": ["MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_UADDO_USUBO_UADDE_USUBE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4051, "Length": 247, "Cover_Rate": 0.49007936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", ".", "Val", "<=", "<NUM_LIT>", "&&", "Imm", ".", "Val", ">=", "-", "<NUM_LIT>", ")", "||", "(", "F", "==", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>", "||", "F", "==", "-", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>"], "ground_truth": ["||", "F", "==", "-", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>", "||", "F", "==", "-", "<NUM_LIT>", "||", "F", "==", "<NUM_LIT>", "||", "F", "==", "-", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4052, "Length": 58, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">"], "ground_truth": ["defaultRhazRsOperands", "(", ")", "{"], "File": "TPCAsmParser", "Func": "defaultRhazRsOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4053, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvt_roundsd_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128"], "ground_truth": ["__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin1", "Func": "_mm_mask_cvt_roundsd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4054, "Length": 32, "Cover_Rate": 0.5423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_rndscalepd_mask", "(", "(", "__v8df", ")", "__B", ",", "__imm", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "("], "ground_truth": ["__mmask8", ")", "__A", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_roundscale_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4055, "Length": 28, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3v2df", "(", "(", "const", "__builtin_aarch64_simd_df", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x2_t", ")", "__builtin_aarch64_get_qregciv2df", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x2_t", ")", "__builtin_aarch64_get_qregciv2df", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x2_t", ")", "__builtin_aarch64_get_qregciv2df", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["ret", ";"], "File": "arm", "Func": "neon2_vld3q_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4056, "Length": 69, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "symbolicAddressesAreRIPRel", "(", ")", "const", "{", "return", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static"], "ground_truth": ["&&", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", ";"], "File": "X86TargetMachine40", "Func": "symbolicAddressesAreRIPRel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4057, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndpq_f64", "(", "float64x2_t", "__a", ")", "{", "return", "__builtin_aarch64_ceilv2df", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vrndpq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4058, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "MVT", "I1ContainerVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "CC", "=", "convertToScalableVector", "(", "I1ContainerVT", ",", "Src", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "SplatZero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "SplatTrueVal", "=", "DAG", ".", "getConstant", "(", "ExtTrueVal", ",", "DL", ",", "XLenVT", ")", ";", "SplatZero", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ","], "ground_truth": ["DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "SplatZero", ",", "VL", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerVectorMaskExt", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4059, "Length": 125, "Cover_Rate": 0.390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "MFI", "->", "isLRSpilled", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "Br", ".", "MaxDisp", "=", "(", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumUBrFixed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<"], "ground_truth": ["*", "MI", ")", ";"], "File": "CSKYConstantIslandPass", "Func": "fixupUnconditionalBr", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4060, "Length": 89, "Cover_Rate": 0.7876106194690266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "ctrStr", "[", "<NUM_LIT>", "]", "=", "{", "'\\0'", "}", ";", "std", "::", "string", "Name", "=", "<STR_LIT>", ";", "Name", "+=", "Prefix", ";", "sprintf", "(", "ctrStr", ",", "<STR_LIT>", ",", "ctr", "++", ")", ";", "Name", "+="], "ground_truth": ["ctrStr", ";"], "File": "JVMX2Java", "Func": "genTempName", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4061, "Length": 35, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "return", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "<NUM_LIT>", "*", "QuarterRateCost", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "<STR_LIT>", "||", "SLT", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "*", "get64BitInstrCost", "(", ")", "+", "<NUM_LIT>", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "<NUM_LIT>", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "<STR_LIT>", "&&", "!", "HasFP32Denormals", ")", "||", "(", "SLT", "==", "<STR_LIT>", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{", "return", "LT", ".", "first", "*", "getQuarterRateInstrCost", "(", ")", "*", "NElts", ";", "}", "}", "if", "(", "SLT", "==", "<STR_LIT>", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "+", "<NUM_LIT>", "*", "getQuarterRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "SLT", "==", "<STR_LIT>", "||", "SLT", "==", "<STR_LIT>", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "+", "<NUM_LIT>", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "HasFP32Denormals", ")", "{", "Cost", "+=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", ";", "}", "return", "LT", ".", "first"], "ground_truth": ["*", "NElts", "*", "Cost", ";"], "File": "AMDGPUTargetTransformInfo82", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4062, "Length": 414, "Cover_Rate": 0.6602870813397129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitFILL_FD", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "return"], "ground_truth": ["BB", ";"], "File": "MipsSEISelLowering34", "Func": "emitFILL_FD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4063, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmLexer", "<", "ThumbAsmLexer", ">", "Y", "("], "ground_truth": ["TheThumbTarget", ")", ";"], "File": "ARMAsmLexer1", "Func": "LLVMInitializeARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4064, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")"], "ground_truth": ["return", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4065, "Length": 32, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_ACC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ClassID", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "getLO32DSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4066, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PICLabelUId"], "ground_truth": ["++", ";"], "File": "CSKYConstantIslandPass", "Func": "createPICLabelUId", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4067, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "n_insns", "=", "<NUM_LIT>", ";", "if", "(", "align", ">", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "align", "=", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "n_insns", "=", "<NUM_LIT>", ";", "if", "(", "n_bytes", "%", "(", "<NUM_LIT>", "*", "align", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "n_bytes", "%", "(", "<NUM_LIT>", "*", "align", ")", ")", ">=", "align", ")", "n_insns", "+=", "<NUM_LIT>", ";", "if", "(", "(", "n_bytes", "%", "align", ")", "!=", "<NUM_LIT>", ")", "n_insns", "+=", "<NUM_LIT>", ";", "}", "return", "n_insns", "*", "<NUM_LIT>"], "ground_truth": [";"], "File": "pa", "Func": "compute_cpymem_length", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4068, "Length": 83, "Cover_Rate": 0.5804195804195804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_InterpSlot", ":", "return", "Operand", ".", "isInterpSlot", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_Attr", ":", "return", "Operand", ".", "isInterpAttr", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_AttrChan", ":", "return", "Operand", ".", "isAttrChan", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_ImmSMEMOffset", ":", "return", "Operand", ".", "isSMEMOffset", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SReg_64", ":", "case", "MCK_SReg_64_XEXEC", ":", "return", "Operand", ".", "isNull", "(", ")"], "ground_truth": ["?", "Match_Success", ":", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser11", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4069, "Length": 154, "Cover_Rate": 0.6209677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Value", "=", "<NUM_LIT>", ";", "if", "(", "OddSPReg", ")", "Value", "|=", "(", "uint32_t", ")", "AFL_FLAGS1_ODDSPREG", ";", "return", "Value"], "ground_truth": [";"], "File": "MipsABIFlagsSection", "Func": "getFlags1Value", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4070, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", ")", "return", "RegStructReturn", ";", "return"], "ground_truth": ["StackStructReturn", ";"], "File": "M680x0ISelLowering", "Func": "argsAreStructReturn", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4071, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sqrt_pd", "(", "__m512d", "__W"], "ground_truth": [",", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_sqrt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4072, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasBWI", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV64I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4073, "Length": 80, "Cover_Rate": 0.6349206349206349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printHex32ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4074, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "{", "int", "size", ";", "if", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", "||", "mode", "==", "DQmode", "||", "mode", "==", "UDQmode", "||", "mode", "==", "DAmode", "||", "mode", "==", "UDAmode", ")", "return", "<NUM_LIT>", ";", "size", "=", "type", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "size", "==", "-", "<NUM_LIT>", "||", "size", ">", "UNITS_PER_WORD", ";", "}", "else", "{", "return", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ","], "ground_truth": ["type", ")", ";"], "File": "mips4", "Func": "mips_pass_by_reference", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4075, "Length": 97, "Cover_Rate": 0.9797979797979798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_CODE", "(", "op", ")", "==", "CONST", "||", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||"], "ground_truth": ["GET_CODE", "(", "op", ")", "==", "LABEL_REF", ";"], "File": "c4x1", "Func": "c4x_U_constraint", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 4076, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "!", "msgSupportsStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ")", "&&", "Stream", ".", "IsDefined", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isValidMsgStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "AMDGPUAsmParser1", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4077, "Length": 109, "Cover_Rate": 0.4801762114537445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Regs", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "Regs", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "LdrOpc", "==", "<STR_LIT>", "||", "LdrOpc", "==", "<STR_LIT>", ")", "{", "MIB", ".", "addReg", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMFrameLowering104", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4078, "Length": 209, "Cover_Rate": 0.36795774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insertCall", "(", "Op1", ")", ";", "return", "true", ";", "}", "default", ":", "break", ";", "}", "errs", "(", ")", "<<", "<STR_LIT>", "+", "utostr", "(", "Opcode", ")", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64DCInstruction", "Func": "translateTargetOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4079, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "AllowFloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "AllowFloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{"], "File": "X86ISelLowering71", "Func": "matchUnaryVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4080, "Length": 306, "Cover_Rate": 0.3388704318936877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "MachineInstrBuilder", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "std", "::", "prev", "(", "MBBI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "MachineInstrBuilder", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "std", "::", "prev", "(", "MBBI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "(", "getKillRegState", "(", "KillSrc", ")", "|", "RegState", "::", "Implicit", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "emitGRX32Move", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "KillSrc", ",", "false", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "unsigned", "SrcRegHi", "=", "RI", ".", "getMatchingSuperReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "SrcRegLo", "=", "RI", ".", "getMatchingSuperReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ","], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "SystemZInstrInfo15", "Func": "copyPhysReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4081, "Length": 259, "Cover_Rate": 0.3582295988934993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "mips_cpu_info", "*", "p", ";", "const", "char", "*", "s", ";", "for", "(", "s", "=", "cpu_string", ";", "*", "s", "!=", "<NUM_LIT>", ";", "s", "++", ")", "if", "(", "ISUPPER", "(", "*", "s", ")", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "mips3", "Func": "mips_parse_cpu", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4082, "Length": 41, "Cover_Rate": 0.3037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "CCState", "&", "State", ")", "{", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "if", "(", "Reg"], "ground_truth": [")", "{"], "File": "LoongArchISelLowering1", "Func": "CC_LoongArch", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4083, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove"], "ground_truth": [")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4084, "Length": 312, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_n_f32", "(", "float32x4_t", "__a", ","], "ground_truth": ["float32_t", "__b", ")", "{"], "File": "arm", "Func": "mve___arm_vcmpneq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4085, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isV8M", "(", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "return", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")"], "ground_truth": ["||", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "isV8M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4086, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "("], "ground_truth": [")", ")", ")", ";"], "File": "TL45TargetMachine", "Func": "addInstSelector", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4087, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Branch", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "isNonUniformBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4088, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "valist", "=", "build_simple_mem_ref", "(", "valist", ")", ";", "args", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_args", ")", ",", "valist", ",", "f_args", ",", "NULL_TREE", ")", ";", "skip", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_skip", ")", ",", "valist", ",", "f_skip", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "args", ")", ",", "nextarg", ")", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", ">", "<NUM_LIT>", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "-", "STACK_POINTER_OFFSET", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "args", ")", ",", "args", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "skip", ")", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "(", "crtl", "->", "args", ".", "pretend_args_size", "-", "STACK_POINTER_OFFSET", ")", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "skip", ")", ",", "skip", ","], "ground_truth": ["t", ")", ";"], "File": "spu", "Func": "spu_va_start", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4089, "Length": 154, "Cover_Rate": 0.7230046948356808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "l", "[", "<NUM_LIT>"], "ground_truth": ["]", ")", ";"], "File": "si2vmx", "Func": "si_to_ullong", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4090, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printLeaMemReference", "(", "MI", ",", "OpNo"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "X86IntelAsmPrinter", "Func": "printlea64_32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4091, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "targetSchedulesPostRAScheduling", "(", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";", "}"], "File": "SystemZTargetMachine1", "Func": "targetSchedulesPostRAScheduling", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4092, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>ELFTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "isConstantInSmallSection", "(", "DL", ",", "C"], "ground_truth": [")", ")", "return", "SmallDataSection", ";"], "File": "RISCVTargetObjectFile7", "Func": "getSectionForConstant", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4093, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<ISA_LIT>mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "("], "ground_truth": ["-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter11", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4094, "Length": 107, "Cover_Rate": 0.46320346320346323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMovWSymbol", "(", "ArrayRef", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "AllowedModifiers", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "!", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "return", "false", ";", "}", "if", "(", "DarwinRefKind", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "AllowedModifiers", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "ELFRefKind", "==", "AllowedModifiers", "[", "i", "]", ")", "return", "Addend", "=="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64AsmParser (2)1", "Func": "isMovWSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4095, "Length": 103, "Cover_Rate": 0.9537037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RI5CYIR", "(", ")", ":", "FunctionPass", "(", "ID"], "ground_truth": [")", "{"], "File": "RISCVRI5CYHelpers", "Func": "RISCVRI5CYIR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4096, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "<STR_LIT>", ":", "SelectAdd", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectBitcast", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectSHL", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectLoad", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectStore", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectMul", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SelectBitOp", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectZeroExtend", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectIntrinsicWChain", "(", "N", ")", ";", "return", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "HexagonISelDAGToDAG4", "Func": "Select", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4097, "Length": 107, "Cover_Rate": 0.481981981981982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "KillsOp0", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "KillsOp0", ")", "freeStackSlotAfter", "(", "I"], "ground_truth": [",", "Op0", ")", ";"], "File": "X86FloatingPoint", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4098, "Length": 83, "Cover_Rate": 0.43005181347150256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80SectionData", "Data", "(", "N", ",", "T", ",", "A", ",", "B", ",", "Align", ",", "GO", ")", ";", "if", "(", "Sections", ".", "count", "(", "Data", ")", ")", "return", "Sections", "[", "Data", "]", ";", "MCSection<ISA_LIT>Z80", "*", "Section", "=", "new", "MCSection<ISA_LIT>Z80", "("], "ground_truth": ["Kind", ",", "Data", ",", "nullptr", ")", ";"], "File": "GBZ80TargetObjectFile", "Func": "getSection", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4099, "Length": 45, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "sdst"], "ground_truth": [")", ";"], "File": "SILoadStoreOptimizer41", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4100, "Length": 170, "Cover_Rate": 0.46831955922865015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "is<ISA_LIT>", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseRegisterInfo1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4101, "Length": 141, "Cover_Rate": 0.4684385382059801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsraq_n_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vrsras_nv16qi", "(", "__a"], "ground_truth": [",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vrsraq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4102, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getFrameIndex", "(", "XFI", "->", "getVarArgsFrameIndex", "("], "ground_truth": [")", ",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "LowerVASTART", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4103, "Length": 39, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSImmWithOffsetAndScale", "(", "MCInst", "&", "Inst", ",", "unsigned", "Value", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "Imm", "=", "SignExtend32", "<", "Bits", ">", "(", "Value", ")", "*", "ScaleBy", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "+", "Offset", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "MipsDisassembler1", "Func": "DecodeSImmWithOffsetAndScale", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4104, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "DI", "=", "MRI", "->", "def_begin", "(", "Reg", ")", ",", "DE", "=", "MRI", "->", "def_end", "(", ")", ";", "DI", "!=", "DE"], "ground_truth": [";", "++", "DI", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "getDefInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4105, "Length": 110, "Cover_Rate": 0.632183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "TARGET_68020", ")", "{", "switch", "(", "flag_pic", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "<STR_LIT>", ";", "}", "}", "}", "gcc_unreachable", "(", ")", ";", "case", "RELOC_TLSGD", ":", "return", "<STR_LIT>", ";", "case", "RELOC_TLSLDM", ":", "return", "<STR_LIT>", ";", "case", "RELOC_TLSLDO", ":", "return", "<STR_LIT>", ";", "case", "RELOC_TLSIE"], "ground_truth": [":"], "File": "m68k", "Func": "m68k_get_reloc_decoration", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4106, "Length": 62, "Cover_Rate": 0.5040650406504065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_V8HImode", ":", "case", "E_V4SFmode", ":", "case", "E_V4SImode", ":", "case", "E_V2DFmode", ":", "case", "E_V2DImode", ":", "case", "E_V1TImode", ":", "case", "E_TImode", ":", "case", "E_TFmode", ":", "case", "E_KFmode", ":", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", ")", "return"], "ground_truth": ["mode_supports_dq_form", "(", "mode", ")", ";"], "File": "rs6000", "Func": "reg_offset_addressing_ok_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4107, "Length": 40, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "OutputIt1", ",", "OutputIt2", ">", "copy_if_else", "(", "InputIt", "First", ",", "InputIt"], "ground_truth": ["Last", ",", "OutputIt1", "d1", ",", "OutputIt2", "d2", ",", "UnaryPredicate", "Predicate", ")", "{"], "File": "MipsELFObjectWriter", "Func": "copy_if_else", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4108, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ca", "->", "start_reg", ">=", "CA_FIRST_REG", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ca", "->", "reg_count", ";", "i", "++", ")", "ca", "->", "reg_used", "[", "i", "+", "ca", "->", "start_reg", "-", "CA_FIRST_REG", "]", "=", "<NUM_LIT>", ";", "ca", "->", "special_p", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "msp4302", "Func": "msp430_function_arg_advance", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4109, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "StackAlign", "=", "RI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", ".", "getMaxAlignment", "(", ")", ":", "getStackAlignment", "(", ")", ";", "FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign"], "ground_truth": [")", ";"], "File": "RV16KFrameLowering", "Func": "determineFrameLayout", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4110, "Length": 59, "Cover_Rate": 0.7564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->"], "ground_truth": ["getInstrInfo", "(", ")", ";"], "File": "NVPTXTargetMachine", "Func": "getInstrInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4111, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "<NUM_LIT>", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "<NUM_LIT>", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "<NUM_LIT>", "||", "!", "(", "PRegNum", "&", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]"], "ground_truth": [".", "Position", ")", "insertAfter", "=", "i", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4112, "Length": 235, "Cover_Rate": 0.47764227642276424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "icode", "=", "cc_mode", "==", "CCFPEmode", "?", "CODE_FOR_fcmpedf", ":", "CODE_FOR_fcmpdf", ";", "break", ";", "default", ":", "end_sequence", "(", ")", ";", "return", "NULL_RTX", ";", "}", "op0", "=", "prepare_operand", "(", "icode", ",", "op0", ",", "<NUM_LIT>", ",", "op_mode", ",", "cmp_mode", ",", "unsignedp", ")", ";", "op1", "=", "prepare_operand", "(", "icode", ",", "op1", ",", "<NUM_LIT>", ",", "op_mode", ",", "cmp_mode", ",", "unsignedp", ")", ";", "if", "(", "!", "op0", "||", "!", "op1", ")", "{", "end_sequence", "(", ")", ";", "return", "NULL_RTX", ";", "}", "*", "prep_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "create_fixed_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "op0", ")", ";", "create_fixed_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "op1", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "{", "end_sequence", "(", ")", ";", "return"], "ground_truth": ["NULL_RTX", ";"], "File": "aarch644", "Func": "aarch64_gen_ccmp_first", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4113, "Length": 130, "Cover_Rate": 0.3672316384180791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW0", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW1", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW2", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW3", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSLDOI4", ":", "return", "BuildVSLDOI", "(", "OpLHS", ",", "OpRHS", ",", "<NUM_LIT>", ",", "OpLHS", ".", "getValueType", "(", ")"], "ground_truth": [",", "DAG", ",", "dl", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "GeneratePerfectShuffle", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4114, "Length": 237, "Cover_Rate": 0.32599724896836313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wcmpeqb", "(", "(", "__v8qi", ")", "__m1", ",", "("], "ground_truth": ["__v8qi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_cmpeq_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4115, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "checkOneUse", "(", "M1", ")", ")", "return", "false", ";", "return", "matchShiftAmt", "(", "M1", ")", ";", "}", ";", "SDValue", "X", ";", "auto", "matchPatternD", "=", "[", "&", "checkOneUse", ",", "&", "checkTwoUse", ",", "matchShiftAmt", ",", "&", "X", "]", "(", "SDNode", "*", "Node", ")", "->", "bool", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "N0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkOneUse", "(", "N0", ")", ")", "return", "false", ";", "SDValue", "N1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", "!=", "N01", "||", "!", "checkTwoUse", "(", "N1", ")", ")", "return", "false", ";", "if", "(", "!", "matchShiftAmt", "(", "N1", ")", ")", "return", "false", ";", "X", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "auto", "matchLowBitMask", "=", "[", "&", "matchPatternA", ",", "&", "matchPatternB", ",", "&", "matchPatternC", "]", "(", "SDValue", "Mask", ")", "->", "bool", "{", "return", "matchPatternA", "(", "Mask", ")", "||", "matchPatternB", "(", "Mask", ")", "||", "matchPatternC", "(", "Mask", ")", ";", "}", ";", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "X", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "matchLowBitMask", "(", "Mask", ")", ")", "{", "}", "else", "{", "std", "::", "swap", "(", "X", ",", "Mask", ")", ";", "if", "(", "!", "matchLowBitMask", "(", "Mask", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "matchPatternD", "(", "Node", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "OrigNBits", "=", "NBits", ";", "if", "(", "NBits", ".", "getValueType", "(", ")", "!=", "NVT", ")", "{", "NBits", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NBits", ")", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "OrigNBits", ",", "NBits", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ","], "ground_truth": ["DL", ",", "NVT", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelDAGToDAG141", "Func": "matchBitExtract", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4116, "Length": 328, "Cover_Rate": 0.3014705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminvq_s8", "(", "int8_t", "__a", ",", "int8x16_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "mve___arm_vminvq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4117, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "xx", "=", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ";", "int", "regno", "=", "REGNO", "(", "xx", ")", ";", "ok", "=", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "regno", "==", "REG_Z", "||", "regno", "==", "REG_Y", "||", "xx", "==", "frame_pointer_rtx", "||", "xx", "==", "arg_pointer_rtx", ")", ";", "if", "(", "avr_log", ".", "constraints", ")", "avr_edump", "(", "<STR_LIT>", ",", "ok", ",", "reload_completed", ",", "reload_in_progress", ",", "x", ")", ";", "}", "return", "ok"], "ground_truth": [";"], "File": "avr", "Func": "extra_constraint_Q", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4118, "Length": 65, "Cover_Rate": 0.47101449275362317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "State", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "unsigned", "RegSizeInBytes", "=", "Subtarget", ".", "getGPRSizeInBytes", "(", ")", ";", "MVT", "RegTy", "=", "<STR_LIT>", "(", "RegSizeInBytes", "*", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ";", "if", "(", "ArgRegs", ".", "size", "(", ")", "==", "Idx", ")", "VaArgOffset", "=", "alignTo", "(", "State", ".", "getNextStackOffset", "(", ")", ",", "RegSizeInBytes", ")", ";", "else", "{", "VaArgOffset", "=", "(", "int", ")", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "State", ".", "getCallingConv", "(", ")", ")", "-", "(", "int", ")", "(", "RegSizeInBytes", "*", "(", "ArgRegs", "."], "ground_truth": ["size", "(", ")", "-", "Idx", ")", ")", ";"], "File": "MipsISelLowering69", "Func": "writeVarArgRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4119, "Length": 133, "Cover_Rate": 0.39002932551319647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LiveMask", "|=", "(", "<NUM_LIT>", "<<", "getFPReg", "(", "Op", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "--", "i", ";", "--", "e", ";", "}", "adjustLiveRegs", "(", "LiveMask", ",", "MI", ")", ";", "if", "(", "!", "LiveMask", ")", "return", ";", "if", "(", "SecondFPRegOp", "==", "~", "<NUM_LIT>", ")", "{", "assert", "(", "StackTop", "==", "<NUM_LIT>", "&&", "FirstFPRegOp", "==", "getStackEntry", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "StackTop", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "StackTop", "==", "<NUM_LIT>", ")", "{", "assert", "(", "FirstFPRegOp", "==", "SecondFPRegOp", "&&", "FirstFPRegOp", "==", "getStackEntry", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewReg", "=", "ScratchFPReg", ";", "duplicateToTop", "(", "FirstFPRegOp", ",", "NewReg", ",", "MI", ")", ";", "FirstFPRegOp", "=", "NewReg", ";", "}", "assert", "(", "StackTop", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "SecondFPRegOp", ")", "{", "assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "FirstFPRegOp", "&&", "<STR_LIT>", ")", ";", "moveToTop", "(", "FirstFPRegOp", ",", "MI", ")", ";", "}", "assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "FirstFPRegOp", "&&", "<STR_LIT>", ")", ";", "assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "SecondFPRegOp", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86FloatingPoint11", "Func": "handleReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4120, "Length": 176, "Cover_Rate": 0.5014245014245015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "vector_size", "(", "<NUM_LIT>", ")", ")", ")", ";", "static", "__inline", "__m64", "_mm_cvtsi64_m64", "(", "__int64", "__i"], "ground_truth": [")", "{"], "File": "mmintrin4", "Func": "_mm_cvtsi64_m64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4121, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "T", "=", "The<ISA_LIT>Target", ";", "RegisterMCAsmInfoFn", "X", "(", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "T", ","], "ground_truth": ["create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "M680x0MCTargetDesc", "Func": "LLVMInitializeM680x0TargetMC", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4122, "Length": 41, "Cover_Rate": 0.4939759036144578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCID", ")", "{", "return", ";", "}", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU"], "ground_truth": [")", ";"], "File": "PPCHazardRecognizers32", "Func": "EmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4123, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op0", "=", "DAG", ".", "getNode", "(", "Extend", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "Extend", ",", "DL", ",", "<STR_LIT>", ",", "Op1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ",", "Op1", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Mul", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerMUL_LOHI32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4124, "Length": 74, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get_memory_region", "(", "region", ","], "ground_truth": ["&", "heap_region", ",", "HSA_REGION_GLOBAL_FLAG_COARSE_GRAINED", ")", ";"], "File": "gcn-run", "Func": "get_heap_region", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4125, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "SIFixWWMLiveness", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4126, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "LHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "LHS", ",", "Flags", ")", ";", "auto", "RHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "RHSExt", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "QUOT", "=", "B", ".", "buildFMul", "(", "S32", ","], "ground_truth": ["LHSExt", ",", "RCP", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4127, "Length": 85, "Cover_Rate": 0.37117903930131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "from", "==", "FLOAT_REGS", ")", "==", "(", "to", "==", "FLOAT_REGS", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_FIX", ")", "return", "(", "from"], "ground_truth": ["==", "FLOAT_REGS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "alpha", "Func": "alpha_register_move_cost", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4128, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "stub_label", ")", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "addr", ")", ";", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "aarch641", "Func": "aarch64_indirect_call_asm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4129, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vceqv4sf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vceqq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4130, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regno", "=", "aarch64_get_next_set_bit", "(", "components", ",", "R0_REGNUM", ")", ";", "rtx_insn", "*", "insn", "=", "NULL", ";", "while", "(", "regno", "!=", "last_regno", ")", "{", "machine_mode", "mode", "=", "GP_REGNUM_P", "(", "regno", ")", "?", "E_DImode", ":", "E_DFmode", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "poly_int64", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "if", "(", "!", "frame_pointer_needed", ")", "offset", "+=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "-", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", ";", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "ptr_reg", ",", "offset", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "mode", ",", "addr", ")", ";", "rtx", "set", "=", "prologue_p", "?", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ":", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "unsigned", "regno2", "=", "aarch64_get_next_set_bit", "(", "components", ",", "regno", "+", "<NUM_LIT>", ")", ";", "if", "(", "regno2", "==", "last_regno", ")", "{", "insn", "=", "emit_insn", "(", "set", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "prologue_p", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "copy_rtx", "(", "set", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "break", ";", "}", "poly_int64", "offset2", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ";", "if", "(", "!", "satisfies_constraint_Ump", "(", "mem", ")", "||", "GP_REGNUM_P", "(", "regno", ")", "!=", "GP_REGNUM_P", "(", "regno2", ")", "||", "maybe_ne", "(", "(", "offset2", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ")", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", "{", "insn", "=", "emit_insn", "(", "set", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "prologue_p", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "copy_rtx", "(", "set", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "regno", "=", "regno2", ";", "continue", ";", "}", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "if", "(", "!", "frame_pointer_needed", ")", "offset2", "+=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "-", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", ";", "rtx", "addr2", "=", "plus_constant", "(", "Pmode", ",", "ptr_reg", ",", "offset2", ")", ";", "rtx", "mem2", "=", "gen_frame_mem", "(", "mode"], "ground_truth": [",", "addr2", ")", ";"], "File": "aarch645", "Func": "aarch64_process_components", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4131, "Length": 343, "Cover_Rate": 0.6846307385229541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVInstPrinter1", "Func": "printAtomicMemOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4132, "Length": 27, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSplitCSR", "(", "FuncInfo", ".", "MF", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>"], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel10", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4133, "Length": 205, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HII", "->", "isIndirectCall", "(", "MI", ")", "&&", "(", "DepType", "==", "SDep", "::", "Data", ")", ")", "{", "const", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "(", "MO", ".", "getReg", "(", ")", "==", "DepReg", ")", ")", "return", "true", ";", "}", "if", "(", "HII", "->", "isJumpR", "(", "MI", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "HII", "->", "isPredicated", "(", "MI", ")", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "HexagonVLIWPacketizer26", "Func": "isCallDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4134, "Length": 93, "Cover_Rate": 0.4386792452830189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", ";"], "File": "MipsRegisterInfo17", "Func": "hasFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4135, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_76", "]", "+", "<NUM_LIT>", ";", "t", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_10", "]", "+", "<NUM_LIT>", ";", "t", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_32", "]", "+", "<NUM_LIT>", ";", "t", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_54", "]", ";", "t", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_76", "]", ";", "return", "(", "__m128i", ")", "vec_perm", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")"], "ground_truth": ["__A", ",", "(", "__vector", "unsigned", "char", ")", "t", ")", ";"], "File": "emmintrin4", "Func": "_mm_shuffle_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4136, "Length": 80, "Cover_Rate": 0.3827751196172249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "peekTokens", "(", "NextToken", ")", ";", "return", "isOperandModifier", "(", "Tok", ",", "NextToken", "[", "<NUM_LIT>", "]", ")", "||", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "isRegOrOperandModifier", "("], "ground_truth": ["NextToken", "[", "<NUM_LIT>", "]", ",", "NextToken", "[", "<NUM_LIT>", "]", ")", ")", "||", "isOpcodeModifierWithVal", "(", "Tok", ",", "NextToken", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4137, "Length": 50, "Cover_Rate": 0.704225352112676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SRetReturnReg", "="], "ground_truth": ["Reg", ";"], "File": "M680x0MachineFunction", "Func": "setSRetReturnReg", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4138, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "<ISA_LIT>MaterializeInt", "(", "const", "Constant", "*", "C", ",", "MVT", "VT", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCFastISel14", "Func": "PPCMaterializeInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4139, "Length": 99, "Cover_Rate": 0.46919431279620855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PLUS", ":", "if", "(", "CONST_OK_FOR_I", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_J", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "default", ":", "if", "(", "CONST_OK_FOR_K", "(", "INTVAL", "(", "x", ")", ")", "||", "CONST_OK_FOR_L", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "CONST_DOUBLE", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "<NUM_LIT>", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "case", "MINUS", ":", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ia643", "Func": "ia64_rtx_costs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4140, "Length": 179, "Cover_Rate": 0.678030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "plus", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", "<=", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "x", ")", ")", ")", ")", "{", "rtx", "xx", "=", "XEXP", "(", "plus", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "avr", "Func": "extra_constraint_Q", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4141, "Length": 70, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_scalefss_round", "(", "(", "__v4sf", ")", "__A", ",", "("], "ground_truth": ["__v4sf", ")", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin4", "Func": "_mm_scalef_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4142, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "encodeMsg", "(", "uint64_t", "MsgId", ",", "uint64_t", "OpId", ",", "uint64_t", "StreamId", ")", "{", "return", "MsgId", "|", "(", "OpId", "<<", "OP_SHIFT_", ")", "|", "(", "StreamId", "<<"], "ground_truth": ["STREAM_ID_SHIFT_", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "encodeMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4143, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "size", ",", "align", "/", "BITS_PER_UNIT"], "ground_truth": [")", ";"], "File": "mmix", "Func": "mmix_asm_output_aligned_common", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4144, "Length": 20, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg0", "=", "ChangeReg0", "?", "Reg2", ":", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Reg0IsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "MI", ".", "getDesc", "(", ")", ")", ".", "addReg", "(", "Reg0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "Reg0IsDead", ")", ")", ".", "addReg", "(", "Reg2", ",", "getKillRegState", "(", "Reg2IsKill", ")", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "Reg1IsKill", ")", ")", ".", "addImm", "(", "(", "ME", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "MB", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "if", "(", "ChangeReg0", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "SubReg2", ")", ";", "}", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg1", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "SubReg1", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "SubReg2", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "Reg1IsKill", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "Reg2IsKill", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "("], "ground_truth": ["ME", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "commuteInstructionImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4145, "Length": 227, "Cover_Rate": 0.39824561403508774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "MCRegister", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "SP", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "("], "ground_truth": ["Inst", ")", ";"], "File": "RISCVMCTargetDesc", "Func": "createRISCVMCAsmInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4146, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t", ")", "__builtin_neon_vreinterpretv8hiv16qi", "(", "("], "ground_truth": ["int8x16_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p16_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4147, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>UseLWSPSWSP", "("], "ground_truth": [")", ";"], "File": "RV16KUseLWSPSWSP", "Func": "createRV16KUseLWSPSWSPPass", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4148, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wcmpgtsh", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")"], "ground_truth": ["__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_cmpgt_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4149, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tryParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", "!=", "MatchOperand_Success", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "false"], "ground_truth": [";"], "File": "BPFAsmParser1", "Func": "ParseRegister", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4150, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "MIaG", "==", "<STR_LIT>", "&&", "MIbG", "==", "<STR_LIT>", ")", "&&", "(", "MIa", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ")", ")", ";"], "File": "HexagonMCCompound", "Func": "isOrderedCompoundPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4151, "Length": 37, "Cover_Rate": 0.30327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", "||", "I", "->", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "!", "isPredicated", "(", "*", "I", ")", ")", "{", "if", "(", "!", "I", "->", "isUnconditionalBranch", "(", ")", ")", "fixOpcodeForGuard", "(", "*", "I", ")", ";", "TBB", "=", "getBranchTarget", "(", "&", "*", "I", ")", ";", "if", "(", "AllowModify", ")", "{", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "isPredicated", "(", "*", "I", ")"], "ground_truth": [")", "{"], "File": "PatmosInstrInfo1", "Func": "analyzeBranch", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4152, "Length": 107, "Cover_Rate": 0.3554817275747508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "clearResources", "(", ")", ";", "PacketNum", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "TPCHazardRecognizer", "Func": "Reset", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4153, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot270_m_f16", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmulq_rot270_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmulq_rot270_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4154, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4155, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ebTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ","], "ground_truth": ["false", ")", "{"], "File": "MipsTargetMachine8", "Func": "MipsebTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4156, "Length": 51, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StorePairSuppressPass", "(", "*", "PR", ")", ";", "initializeFalkorHWPFFixPass", "(", "*", "PR", ")", ";", "initializeFalkorMarkStridedAccessesLegacyPass", "(", "*", "PR", ")", ";", "initializeLDTLSCleanupPass", "(", "*", "PR", ")", ";", "initializeSVEIntrinsicOptsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>SpeculationHardeningPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StackTaggingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StackTaggingPreRAPass", "(", "*", "PR"], "ground_truth": [")", ";"], "File": "AArch64TargetMachine48", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4157, "Length": 66, "Cover_Rate": 0.30697674418604654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NewOpc", "=", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "&", "RegRC", "=", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "DstRB", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "SrcRB", ")", ";", "const", "TargetRegisterClass", "*", "MaskRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "MaskTy", ",", "*", "MaskRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "MaskReg", ",", "*", "MaskRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MaskTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Register", "MaskedLo", ",", "MaskedHi", ";", "if", "(", "CanCopyLow32", ")", "{", "MaskedLo", "=", "LoReg", ";", "}", "else", "{", "Register", "MaskLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MaskLo", ")", ".", "addReg", "(", "MaskReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedLo", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "MaskLo", ")", ";", "}", "if", "(", "CanCopyHi32", ")", "{", "MaskedHi", "=", "HiReg", ";", "}", "else", "{", "Register", "MaskHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MaskHi", ")", ".", "addReg", "(", "MaskReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedHi", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "MaskHi", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "MaskedLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MaskedHi", ")"], "ground_truth": [".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_PTRMASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4158, "Length": 488, "Cover_Rate": 0.5844311377245509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "ix86_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "struct", "ix86_frame", "frame", ";", "ix86_compute_frame_layout", "(", "&", "frame", ")", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "return", "frame", ".", "hard_frame_pointer_offset", ";", "else", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "return", "frame", ".", "hard_frame_pointer_offset", "-"], "ground_truth": ["frame", ".", "frame_pointer_offset", ";"], "File": "i3863", "Func": "ix86_initial_elimination_offset", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4159, "Length": 55, "Cover_Rate": 0.5913978494623656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "End", "=", "KillInst", "?", "KillInstIdx", ":", "LastInstIdx", ";", "unsigned", "OtherEnd", "=", "Other", "->", "KillInst", "?", "Other", "->", "KillInstIdx", ":", "Other", "->", "LastInstIdx", ";", "return", "StartInstIdx", "<=", "OtherEnd", "&&", "Other", "->"], "ground_truth": ["StartInstIdx", "<=", "End", ";"], "File": "AArch64A57FPLoadBalancing24", "Func": "rangeOverlapsWith", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4160, "Length": 35, "Cover_Rate": 0.7954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "<STR_LIT>", ":", "(", "code", "==", "ASHIFTRT", "?", "<STR_LIT>", ":", "(", "code", "==", "LSHIFTRT", "?", "<STR_LIT>", ":", "NULL", ")", ")", ")", ";", "break", ";", "case", "E_PSImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "<STR_LIT>", ":", "(", "code", "==", "ASHIFTRT", "?", "<STR_LIT>", ":", "(", "code", "==", "LSHIFTRT", "?", "<STR_LIT>", ":", "NULL", ")", ")", ")", ";", "const_variant", "=", "false", ";", "break", ";", "case", "E_SImode", ":", "helper_name", "=", "(", "code", "==", "ASHIFT", "?", "<STR_LIT>", ":", "(", "code", "==", "ASHIFTRT", "?", "<STR_LIT>", ":", "(", "code", "==", "LSHIFTRT", "?", "<STR_LIT>", ":", "NULL", ")"], "ground_truth": [")", ")", ";"], "File": "msp430", "Func": "msp430_expand_shift", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4161, "Length": 106, "Cover_Rate": 0.45493562231759654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "__builtin_aarch64_get_dregoiv2sf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["ret", ";"], "File": "arm", "Func": "neon2_vld2_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4162, "Length": 20, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddvaq_p_sv16qi", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vaddvaq_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4163, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>CC", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT"], "ground_truth": [",", "FalseVal", ",", "Tmp3", ",", "<ISA_LIT>CC", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4164, "Length": 133, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "("], "ground_truth": ["X", ")", ";"], "File": "AAPMCTargetDesc", "Func": "createAAPMCInstrInfo", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4165, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmParser", "<", "<ISA_LIT>ATTAsmParser", ">", "X", "(", "The<ISA_LIT>_32Target", ")", ";", "RegisterAsmParser", "<", "<ISA_LIT>ATTAsmParser", ">", "Y", "(", "The<ISA_LIT>_64Target", ")", ";", "LLVMInitialize<ISA_LIT>AsmLexer", "(", ")"], "ground_truth": [";"], "File": "X86AsmParser101", "Func": "LLVMInitializeX86AsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4166, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ",", "frame_off", ",", "cfa", ";", "offset", "=", "area_bottom", "<", "<NUM_LIT>", "?", "-", "area_bottom", ":", "<NUM_LIT>", ";", "frame_off", "=", "GEN_INT", "(", "cfun_frame_layout", ".", "frame_size", "-", "offset", ")", ";", "cfa", "=", "gen_rtx_SET", "(", "frame_pointer", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer", ",", "frame_off", ")", ")", ";", "if", "(", "DISP_IN_RANGE", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "{", "insn", "=", "gen_rtx_SET", "(", "frame_pointer", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer", ",", "frame_off", ")", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "}", "else", "{", "if", "(", "!", "CONST_OK_FOR_K", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "frame_off", "=", "force_const_mem", "(", "Pmode", ",", "frame_off", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "frame_pointer", ",", "frame_off", ")", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "cfa", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "cfun_save_high_fprs_p", ")", "{", "next_offset", "=", "cfun_frame_layout", ".", "f8_offset", ";", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "}", "}", "else", "{", "next_offset", "=", "cfun_frame_layout", ".", "f4_offset", ";", "for", "(", "i", "=", "FPR4_REGNUM", ";", "i", "<=", "FPR4_REGNUM", "+", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "insn", ",", "addr", ";", "int", "i", ";", "for", "(", "i", "=", "cfun_frame_layout", ".", "first_restore_gpr", ";", "i", "<=", "cfun_frame_layout", ".", "last_restore_gpr", ";", "i", "++", ")", "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "i", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "emit_move_insn", "(", "addr", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ")", ";", "}", "else", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "}", "if", "(", "!", "sibcall", ")", "{", "if", "(", "cfun_gpr_save_slot", "(", "RETURN_REGNUM", ")", "==", "SAVE_SLOT_STACK", ")", "{", "int", "return_regnum", "=", "find_unused_clobbered_reg", "(", ")", ";", "if", "(", "!", "return_regnum", ")", "return_regnum", "=", "<NUM_LIT>", ";", "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "return_regnum", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "RETURN_REGNUM", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr"], "ground_truth": [")", ";"], "File": "s3905", "Func": "s390_emit_epilogue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4167, "Length": 492, "Cover_Rate": 0.6533864541832669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isClamp<ISA_LIT>", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUAsmParser1", "Func": "isClampSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4168, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Symbol", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addOperand", "(", "Symbol", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isBlockAddress", "(", ")", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Symbol", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addOperand", "(", "Symbol", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addOperand", "(", "Symbol", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "APFloat", "Val", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "ImmValue", "=", "*", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getRawData", "(", ")", ";", "}", "else", "ImmValue", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "ImmValue", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "APFloat", "Val", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "ImmValue", "=", "*", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getRawData"], "ground_truth": ["(", ")", ";"], "File": "HexagonSplitConst32AndConst6426", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4169, "Length": 373, "Cover_Rate": 0.5366906474820143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Tile64PassConfig", "(", "this", ",", "PM"], "ground_truth": [")", ";"], "File": "Tile64TargetMachine", "Func": "createPassConfig", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4170, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeMemRIHashOperands", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "const", "uint64_t", "Base", "=", "Imm", ">>", "<NUM_LIT>", ";", "const", "int64_t", "Disp", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCDisassembler15", "Func": "decodeMemRIHashOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4171, "Length": 57, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRt", "=", "true", ";", "}", "else", "if", "(", "Rs", "==", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "}", "else", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "HasRt", "=", "true", ";", "}", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "if", "(", "HasRt", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "MipsDisassembler1", "Func": "DecodeBgtzGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4172, "Length": 113, "Cover_Rate": 0.4956140350877193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TLSModel", "::", "GeneralDynamic", ":", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC", ";", "break", ";", "}", "}", "else", "{", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_ABS", ";", "}", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_PAGE", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_PAGEOFF", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G3", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G2", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G1", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_G0", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_NC", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "("], "ground_truth": ["Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";"], "File": "AArch64MCInstLower", "Func": "lowerSymbolOperandELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4173, "Length": 183, "Cover_Rate": 0.40486725663716816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "<ISA_LIT>Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "S", "+", "A", ";", "X", ">>="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMRelocator", "Func": "movt_abs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4174, "Length": 99, "Cover_Rate": 0.6305732484076433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "nbytes", "+=", "(", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", "+"], "ground_truth": ["UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "-", "UNITS_PER_WORD", ")", ";"], "File": "h8300", "Func": "h8300_function_arg_advance", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4175, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "emit_insn", "(", "gen_addsi3", "(", "countreg", ",", "countreg", ",", "GEN_INT", "("], "ground_truth": ["-", "value", ")", ")", ")", ";"], "File": "i3863", "Func": "ix86_adjust_counter", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4176, "Length": 17, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVirtualSection", "("], "ground_truth": [")", "const", "override", "{"], "File": "NVPTXSection", "Func": "isVirtualSection", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4177, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_packus_epi32", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_packusdw256", "(", "(", "__v8si"], "ground_truth": [")", "__A", ",", "(", "__v8si", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_packus_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4178, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pshufhw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "__imm"], "ground_truth": [",", "(", "__v8hi", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_shufflehi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4179, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")"], "ground_truth": ["_mm_sub_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "File": "mmintrin5", "Func": "_mm_sub_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4180, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseOperand", "(", "Operands", ",", "ForceImmediate", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "false", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "RISCVAsmParser2", "Func": "ParseInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4181, "Length": 88, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "ptx_type", "=", "nvptx_ptx_type_from_mode", "(", "mode", ",", "false", ")", ";", "const", "char", "*", "pfx", "=", "<STR_LIT>", ";", "const", "char", "*", "sfx", "=", "<STR_LIT>", ";", "if", "(", "for_proto", ")", "pfx", "=", "<STR_LIT>", ","], "ground_truth": ["sfx", "=", "<STR_LIT>", ";"], "File": "nvptx", "Func": "write_return_mode", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4182, "Length": 38, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseRegister", "(", "Reg", ",", "Group", ",", "Regs", ")", ")", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createReg", "(", "Kind", ",", "Reg", ".", "Num", ",", "Reg", ".", "StartLoc", ",", "Reg", ".", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "SystemZAsmParser7", "Func": "parseRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4183, "Length": 41, "Cover_Rate": 0.4880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget"], "ground_truth": ["(", ")", ".", "getFrameLowering", "(", ")", ";"], "File": "MipsRegisterInfo14", "Func": "getFrameRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4184, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "SDValue", "nextAddr", "=", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CheckEventChainOut", "(", "Addr", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CheckEventChainOut", ".", "use_empty", "(", ")", ")", "{", "SDValue", "CheckEventChainIn", "=", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewChain", "=", "replaceInChain", "(", "CurDAG", ",", "Chain", ",", "CheckEventChainOut", ",", "CheckEventChainIn", ")", ";", "if", "(", "!", "NewChain", ".", "getNode", "(", ")", ")", "return", "nullptr", ";", "Chain", "=", "NewChain", ";", "}", "SDValue", "constOne", "=", "getI32Imm", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "XCoreISelDAGToDAG", "Func": "SelectBRIND", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4185, "Length": 110, "Cover_Rate": 0.3767123287671233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "BBI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "BBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "continue", ";", "assert", "(", "BBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "BBI", "->", "dump", "(", ")", ";", ")", ";", "Register", "Reg", "=", "BBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Imm", "=", "BBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "*", "DeadOrKillToUnset", "=", "nullptr", ";", "if", "(", "BBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "{", "DeadOrKillToUnset", "=", "&", "BBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DeadOrKillToUnset", "<<", "<STR_LIT>", "<<", "*", "BBI", "<<", "<STR_LIT>", ")", ";", "}", "for", "(", "auto", "AfterBBI", "=", "std", "::", "next", "(", "BBI", ")", ";", "AfterBBI", "!=", "MBB", ".", "instr_end", "(", ")", ";", "++", "AfterBBI", ")", "{", "int", "KillIdx", "=", "AfterBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ",", "TRI", ")", ";", "if", "(", "KillIdx", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "DeadOrKillToUnset", "&&", "<STR_LIT>", ")", ";", "DeadOrKillToUnset", "=", "&", "AfterBBI", "->", "getOperand", "(", "KillIdx", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DeadOrKillToUnset", "<<", "<STR_LIT>", "<<", "*", "AfterBBI", "<<", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "AfterBBI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "continue", ";", "assert", "(", "DeadOrKillToUnset", "&&", "<STR_LIT>", ")", ";", "if", "(", "AfterBBI", "->", "getOpcode", "(", ")", "!=", "Opc", ")", "break", ";", "assert", "(", "AfterBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "AfterBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "AfterBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "Imm", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DeadOrKillToUnset", "<<", "<STR_LIT>", "<<", "*", "DeadOrKillToUnset", "->", "getParent", "(", ")", ")", ";", "if", "(", "DeadOrKillToUnset", "->", "isDef", "(", ")", ")", "DeadOrKillToUnset", "->", "setIsDead", "(", "false", ")", ";", "else", "DeadOrKillToUnset", "->", "setIsKill", "(", "false", ")", ";", "DeadOrKillToUnset", "=", "AfterBBI", "->", "findRegisterDefOperand", "(", "Reg", ",", "true", ",", "true", ",", "TRI", ")", ";", "if", "(", "DeadOrKillToUnset", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DeadOrKillToUnset", "<<", "<STR_LIT>", "<<", "*", "AfterBBI", "<<", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "insert", "(", "&", "*", "AfterBBI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "AfterBBI", "->", "dump", "(", ")", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "InstrsToErase", ")", "{", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "PPCPreEmitPeephole17", "Func": "removeRedundantLIs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4186, "Length": 440, "Cover_Rate": 0.8014571948998178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_aarch64_smin_nanv4sf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vminq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4187, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>64LETarget", "("], "ground_truth": [")", "{"], "File": "PowerPCTargetInfo10", "Func": "getThePPC64LETarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4188, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "Opcode", "!=", "Op", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", "->", "getSplatValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrPromote", "(", "Opcode"], "ground_truth": [",", "VT", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerBuildVectorToBitOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4189, "Length": 99, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type1", "==", "NUM_TYPE_SUFFIXES", ")", "return", "report_no_such_form", "(", "type0", ")", ";", "if", "(", "type0", "==", "type_suffix_ids", "[", "<NUM_LIT>", "]", ")", "return", "report_no_such_form", "(", "type1", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "return", "res"], "ground_truth": [";"], "File": "aarch64-sve-builtins", "Func": "resolve_to", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4190, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseOptionalOps", "(", "FlatAtomicOptionalOps"], "ground_truth": [",", "Operands", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseFlatAtomicOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4191, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", ";", "(", "void", ")"], "ground_truth": ["FrameIdx", ";"], "File": "MSP430FrameLowering6", "Func": "processFunctionBeforeFrameFinalized", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4192, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "BasicBlocks", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "Dead", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "<STR_LIT>", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "if", "(", "!", "RDA", ".", "isSafeToRemove", "(", "MI", ",", "Uses", ",", "Ignore", ")", ")", "return", "false", ";", "if", "(", "WontCorruptITs", "(", "Uses", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Uses", ".", "begin", "(", ")", ",", "Uses", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Use", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Killed", ";", "RDA", ".", "collectKilledOperands", "("], "ground_truth": ["MI", ",", "Killed", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "TryRemove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4193, "Length": 337, "Cover_Rate": 0.774712643678161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "ORDERED", ":", "case", "UNORDERED", ":", "case", "UNGT", ":", "case", "UNLT", ":", "case", "UNEQ", ":", "case", "UNGE", ":", "case", "UNLE", ":", "case", "LTGT", ":", "qpfunc", "=", "(", "TARGET_ARCH64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "TARGET_ARCH64", ")", "{", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "tree", "expr", "=", "MEM_EXPR", "(", "x", ")", ";", "if", "(", "expr", ")", "mark_addressable", "(", "expr", ")", ";", "slot0", "=", "x", ";", "}", "else", "{", "slot0", "=", "assign_stack_temp", "(", "TFmode", ",", "GET_MODE_SIZE", "(", "TFmode", ")", ")", ";", "emit_move_insn", "(", "slot0", ",", "x", ")", ";", "}", "if", "(", "MEM_P", "(", "y", ")", ")", "{", "tree", "expr", "=", "MEM_EXPR", "(", "y", ")", ";", "if", "(", "expr", ")", "mark_addressable", "(", "expr", ")", ";", "slot1", "=", "y", ";", "}", "else", "{", "slot1", "=", "assign_stack_temp", "(", "TFmode", ",", "GET_MODE_SIZE", "(", "TFmode", ")", ")", ";", "emit_move_insn", "(", "slot1", ",", "y", ")", ";", "}", "libfunc", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "qpfunc", ")", ";", "emit_library_call", "(", "libfunc", ",", "LCT_NORMAL", ",", "DImode", ",", "XEXP", "(", "slot0", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "XEXP", "(", "slot1", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";", "mode", "=", "DImode", ";", "}", "else", "{", "libfunc", "=", "gen_rtx_SYMBOL_REF", "("], "ground_truth": ["Pmode", ",", "qpfunc", ")", ";"], "File": "sparc", "Func": "sparc_emit_float_lib_cmp", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4194, "Length": 206, "Cover_Rate": 0.3275039745627981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_max_pd", "(", "__m128d"], "ground_truth": ["__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_max_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4195, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "<STR_LIT>", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "<STR_LIT>", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ","], "ground_truth": ["DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4196, "Length": 148, "Cover_Rate": 0.42406876790830944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p64_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4197, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubl_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "(", "uint64x2_t", ")", "__builtin_neon_vsubluv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t"], "ground_truth": [")", "__b", ")", ";"], "File": "arm", "Func": "neon_vsubl_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4198, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "const", "InstrItineraryData", "&", "Itins", "=", "getTargetMachine", "(", ")", ".", "getInstrItineraryData", "(", ")", ";", "if", "(", "!", "Itins", ".", "isEmpty", "(", ")", "&&", "Itins", ".", "getStageLatency", "(", "TID", ".", "getSchedClass", "(", ")", ")", ">", "<NUM_LIT>", ")", "return"], "ground_truth": ["Sched", "::", "Latency", ";"], "File": "ARMISelLowering54", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4199, "Length": 116, "Cover_Rate": 0.6480446927374302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__builtin_aarch64_st2v16qi", "(", "(", "__builtin_aarch64_simd_qi", "*"], "ground_truth": [")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon2_vst2q_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4200, "Length": 52, "Cover_Rate": 0.8253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO"], "ground_truth": [".", "setIsUndef", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4201, "Length": 243, "Cover_Rate": 0.31973684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "ResInst", ";", "if", "(", "IsSgpr", "&&", "TII", ".", "isInlineConstant", "(", "Imm", ")", ")", "{", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ";", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "I", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4202, "Length": 205, "Cover_Rate": 0.37272727272727274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "CSKYAsmParser", "Func": "createImm", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4203, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")"], "ground_truth": [".", "TSFlags", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "hasNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4204, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TypeName", ".", "empty", "(", ")", ")", "return", "true", ";", "auto", "Type", "=", "parseType", "(", "TypeName", ")", ";", "if", "(", "!", "Type", ")", "return", "error", "(", "<STR_LIT>", ",", "TypeTok", ")", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "WasmSym", "->", "setGlobalType", "(", "<STR_LIT>", "{", "uint8_t", "(", "Type", ".", "getValue", "(", ")", ")", ",", "true", "}", ")", ";", "TOut", ".", "emitGlobalType", "(", "WasmSym", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "SymName", "=", "expectIdent", "(", ")", ";", "if", "(", "SymName", ".", "empty", "(", ")", ")", "return", "true", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ")", ";", "if", "(", "CurrentState", "==", "Label", "&&", "WasmSym", "==", "LastLabel", ")", "{", "if", "(", "ensureEmptyNestingStack", "(", ")", ")", "return", "true", ";", "CurrentState", "=", "FunctionStart", ";", "LastFunctionLabel", "=", "LastLabel", ";", "push", "(", "Function", ")", ";", "}", "auto", "Signature", "=", "make_unique", "<", "<STR_LIT>", ">", "(", ")", ";", "if", "(", "parseSignature", "(", "Signature", ".", "get", "(", ")", ")", ")", "return", "true", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "TOut", ".", "emitFunctionType", "(", "WasmSym", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "SymName", "=", "expectIdent", "(", ")", ";", "if", "(", "SymName", ".", "empty", "(", ")", ")", "return", "true", ";", "auto", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ")", ";", "auto", "Signature", "=", "make_unique", "<", "<STR_LIT>", ">", "(", ")", ";", "if", "(", "parseRegTypeList", "(", "Signature", "->", "Params", ")", ")", "return", "true", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "TOut", ".", "emitEventType", "(", "WasmSym", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "CurrentState", "!=", "FunctionStart", ")", "return", "error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Locals", ";", "if", "(", "parseRegTypeList", "(", "Locals", ")", ")", "return", "true", ";", "TOut", ".", "emitLocal", "(", "Locals", ")", ";", "CurrentState", "=", "FunctionLocals", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmParser18", "Func": "ParseDirective", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4205, "Length": 422, "Cover_Rate": 0.5977337110481586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "OffsetExpr", ",", "Ctx", ")", ";", "}", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "Expr", ",", "(", "MCFixupKind", ")", "Kind", ",", "Loc", ")", ")", ";", "if", "(", "AllowTLS", "&&", "OpNum", "+", "<NUM_LIT>", "<", "MI", ".", "getNumOperands", "(", ")", ")", "{", "const", "MCOperand", "&", "MOTLS", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MOTLS", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ",", "Loc", ")", ")", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "SystemZMCCodeEmitter13", "Func": "getPCRelEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4206, "Length": 108, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "nregs", "=", "REG_NREGS", "(", "reg", ")", ";", "while", "(", "nregs", "--", ">", "<NUM_LIT>", ")", "ss", ".", "reg_set_in_cycle", "[", "regno", "+", "nregs", "]"], "ground_truth": ["=", "cycles", ";"], "File": "c6x", "Func": "c6x_mark_reg_written", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4207, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ArgumentUsageInfo", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false"], "ground_truth": [";"], "File": "AMDGPUArgumentUsageInfo", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4208, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "clobbered_regs", "[", "i", "]", "&&", "!", "global_regs", "[", "i", "]", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "TARGET_TPF_PROFILING", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "SAVE_SLOT_NONE", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "s3905", "Func": "s390_optimize_register_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4209, "Length": 57, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMAddressingModes", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4210, "Length": 24, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BranchRelaxation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "if", "(", "!", "BranchRelaxation", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "TII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "MF", "->", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "scanFunction", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "bool", "MadeChange"], "ground_truth": ["=", "false", ";"], "File": "AArch64BranchRelaxation3", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4211, "Length": 84, "Cover_Rate": 0.6461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_function_naked", "(", "const_tree", "fn", ")", "{", "if", "(", "fn", "&&", "lookup_attribute", "(", "<STR_LIT>", ","], "ground_truth": ["DECL_ATTRIBUTES", "(", "fn", ")", ")", ")", "return", "true", ";"], "File": "i386", "Func": "ix86_function_naked", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4212, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET2", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDO", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_LDM32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_JUMP24", ";", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVW_BREL_NC", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_BREL_NC", ";", "break", ";", "}", "break", ";", "}", "}", "return"], "ground_truth": ["Type", ";"], "File": "ARMELFObjectWriter53", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4213, "Length": 328, "Cover_Rate": 0.3474576271186441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeSRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4214, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "char", "OpFlags", "=", "Subtarget", "->", "ClassifyBlockAddressReference", "(", ")", ";", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "getPointerTy", "(", ")", ",", "Offset", ",", "OpFlags", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "="], "ground_truth": ["DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerBlockAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4215, "Length": 132, "Cover_Rate": 0.6567164179104478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>MachObjectWriter", ">", "(", "Is64Bit", ","], "ground_truth": ["CPUType", ",", "CPUSubtype", ")", ";"], "File": "X86MachObjectWriter21", "Func": "createX86MachObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4216, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Instr", "(", "MCInst", "const", "*", "id", ",", "MCInst", "const", "*", "Extender", ",", "unsigned", "s", ",", "bool", "x", "=", "false", ")", ":", "ID", "(", "id", ")", ",", "Extender", "(", "Extender", ")", ",", "Core", "(", "s", ")", ","], "ground_truth": ["SoloException", "(", "x", ")", "{", "}"], "File": "HexagonShuffler12", "Func": "HexagonInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4217, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "s390_override_options_after_change", "(", "void", ")", "{", "s390_default_align", "(", "&", "global_options"], "ground_truth": [")", ";"], "File": "s390", "Func": "s390_override_options_after_change", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4218, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Constant", "*", "FSZero", "=", "Constant", "::", "getNullValue", "(", "LinkTy", "->", "getPointerTo", "(", ")", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Next", "=", "Builder", ".", "CreateLoad", "(", "FSZero", ")", ";", "Builder", ".", "CreateStore", "(", "Next", ",", "Builder", ".", "CreateStructGEP", "(", "LinkTy", ",", "Link", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "X86WinEHState22", "Func": "linkExceptionRegistration", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4219, "Length": 49, "Cover_Rate": 0.4224137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "isLegalMaskedScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4220, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "DAG", "->", "addMutation", "(", "ST", ".", "createFillMFMAShadowMutation", "(", "DAG", "->"], "ground_truth": ["TII", ")", ")", ";"], "File": "AMDGPUTargetMachine89", "Func": "createPostMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4221, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Value", "=", "<NUM_LIT>", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "<NUM_LIT>", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4222, "Length": 47, "Cover_Rate": 0.5595238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtps_epu64", "(", "__mmask8", "__U", ",", "__m128", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvtps2uqq256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_cvtps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4223, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAllocator", "(", "uint32_t", "NPB", "=", "<NUM_LIT>", ")", ":", "NodesPerBlock", "(", "NPB", ")", ",", "BitsPerIndex", "(", "Log2_32", "(", "NPB", ")", ")", ",", "IndexMask", "(", "(", "<NUM_LIT>", "<<"], "ground_truth": ["BitsPerIndex", ")", "-", "<NUM_LIT>", ")", ",", "ActiveEnd", "(", "nullptr", ")", "{"], "File": "RDFGraph", "Func": "NodeAllocator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4224, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "(", "!", "RPI", ".", "isPaired", "(", ")", "||", "(", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", "+", "<NUM_LIT>", "==", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "produceCompactUnwindFrame", "(", "MF", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "RPI", ".", "isPaired", "(", ")", "&&", "(", "(", "RPI", ".", "Reg1", "==", "<STR_LIT>", "&&", "RPI", ".", "Reg2", "==", "<STR_LIT>", ")", "||", "RPI", ".", "Reg1", "+", "<NUM_LIT>", "==", "RPI", ".", "Reg2", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "RPI", ".", "FrameIdx", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "if", "(", "Count", "*", "<NUM_LIT>", "!=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "&&", "!", "RPI", ".", "isPaired", "(", ")", ")", "{", "Offset", "-=", "<NUM_LIT>", ";", "assert", "(", "MFI", ".", "getObjectAlignment", "(", "RPI", ".", "FrameIdx", ")", "<=", "<NUM_LIT>", ")", ";", "MFI", ".", "setObjectAlignment", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";", "AFI", "->", "setCalleeSaveStackHasFreeSpace", "(", "true", ")", ";", "}", "else", "Offset", "-=", "RPI", ".", "isPaired", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "RPI", ".", "Offset", "=", "Offset", "/", "<NUM_LIT>", ";", "assert", "(", "(", "RPI", ".", "Offset", ">=", "-", "<NUM_LIT>", "&&", "RPI", ".", "Offset", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "RegPairs", ".", "push_back", "(", "RPI", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")"], "ground_truth": [")", "++", "i", ";"], "File": "AArch64FrameLowering7", "Func": "computeCalleeSaveRegisterPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4225, "Length": 230, "Cover_Rate": 0.40852575488454707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "return", "emitConstantSizeRepmov", "(", "DAG", ",", "Subtarget", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "ConstantSize", "->", "getZExtValue", "(", ")", ",", "Size", ".", "getValueType", "(", ")", ",", "Alignment", ".", "value", "(", ")", ",", "isVolatile", ",", "AlwaysInline", ",", "DstPtrInfo", ",", "SrcPtrInfo", ")", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "X86SelectionDAGInfo60", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4226, "Length": 79, "Cover_Rate": 0.4114583333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "value", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "value", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "value", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true"], "ground_truth": [";"], "File": "bfin", "Func": "bfin_assemble_integer", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 4227, "Length": 39, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhsubq_n_sv16qi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhsubq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4228, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TT", ".", "getOS", "(", ")", "!=", "Triple", "::"], "ground_truth": ["AMDHSA", ";"], "File": "AMDGPUBaseInfo", "Func": "shouldEmitConstantsToTextSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4229, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "V", ")", ")", "Globals", ".", "insert", "(", "GV", ")", ";", "else", "{", "if", "(", "User", "*", "U", "=", "dyn_cast", "<", "User", ">", "(", "V", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "U", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "DiscoverDependentGlobals", "(", "U", "->", "getOperand", "(", "i"], "ground_truth": [")", ",", "Globals", ")", ";"], "File": "NVPTXAsmPrinter30", "Func": "DiscoverDependentGlobals", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4230, "Length": 73, "Cover_Rate": 0.7849462365591398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmuldq256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "(", "__v4di", ")", "__W"], "ground_truth": [",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_mul_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4231, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op"], "ground_truth": [")", ";"], "File": "ARM64ISelLowering", "Func": "LowerINSERT_VECTOR_ELT", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4232, "Length": 110, "Cover_Rate": 0.5164319248826291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ")", "continue", ";", "SUColors", ".", "first", "=", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "SUColors", ".", "second", "=", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos"], "ground_truth": ["->", "second", ";"], "File": "SIMachineScheduler", "Func": "colorAccordingToReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4233, "Length": 122, "Cover_Rate": 0.6777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpbusd_v4si", "(", "(", "__v4si", ")", "__A", ",", "("], "ground_truth": ["__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C", ")", ";"], "File": "avx512vnnivlintrin", "Func": "_mm_dpbusd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4234, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")"], "ground_truth": [";"], "File": "AMDGPUTargetMachine (2)", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4235, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ClassID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "case", "GPRRC", ":", "return", "<STR_LIT>", ";", "case", "FPRRC", ":", "return", "<STR_LIT>", ";", "case", "VRRC", ":", "return", "<STR_LIT>", ";", "case", "VSXRC", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCTargetTransformInfo1", "Func": "getRegisterClassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4236, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ABIFlagsSection", "&", "getABIFlagsSection", "(", ")", "{", "return"], "ground_truth": ["ABIFlagsSection", ";"], "File": "MipsTargetStreamer", "Func": "getABIFlagsSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4237, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m16_simm8_8", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED"], "ground_truth": [")", "{"], "File": "mips3", "Func": "m16_simm8_8", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4238, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", "true", ",", "isABI_O32", "(", ")", ")", ";", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isABI_O32", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", "false", ",", "isABI_O32", "(", ")", ")", ";", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "return", "parseDirectiveModuleFP", "("], "ground_truth": [")", ";"], "File": "MipsAsmParser19", "Func": "parseDirectiveModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4239, "Length": 150, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitMappingSymbol", "(", "StringRef", "Name", ")", "{", "MCSymbol", "*", "Start", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "Start", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", "+", "<STR_LIT>", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Symbol", ")", ";", "MCELF", "::", "SetType", "(", "SD", ",", "ELF", "::", "STT_NOTYPE", ")", ";", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false"], "ground_truth": [")", ";"], "File": "AArch64ELFStreamer22", "Func": "EmitMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4240, "Length": 88, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "SystemZAsmPrinter (2)", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4241, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "PatmosRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4242, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "mve___arm_vcmpneq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4243, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalMaskedScatter", "(", "Type", "*", "DataType"], "ground_truth": [",", "Align", "Alignment", ")", "{"], "File": "RISCVTargetTransformInfo10", "Func": "isLegalMaskedScatter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4244, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSystemPStateField", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "bool", "Valid", ";", "StringRef", "Name", "=", "<STR_LIT>", "(", ")", ".", "toString", "(", "Val", ",", "Valid", ")", ";", "if", "(", "Valid", ")", "O", "<<", "StringRef", "(", "Name", ".", "str", "(", ")", ")", ".", "upper", "(", ")", ";", "else", "O", "<<", "<STR_LIT>"], "ground_truth": ["<<", "Val", ";"], "File": "AArch64InstPrinter", "Func": "printSystemPStateField", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4245, "Length": 75, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "r", "->", "n_allocated", "==", "r", "->", "n_in_use", ")", "r", "->", "replacement", "[", "r", "->", "n_allocated", "++", "]", "=", "gen_reg_rtx", "(", "r", "->", "mode", ")", ";", "return", "r", "->", "replacement", "[", "r"], "ground_truth": ["->", "n_in_use", "++", "]", ";"], "File": "nvptx", "Func": "get_replacement", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4246, "Length": 38, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIndexSDNode", "*", "FIN", "=", "<NUM_LIT>", ";", "if", "(", "(", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "BlackfinISelDAGToDAG1", "Func": "SelectADDRspii", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4247, "Length": 68, "Cover_Rate": 0.3487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_4dpwssds_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ",", "__m512i", "__D", ",", "__m512i", "__E", ",", "__m128i", "*", "__F", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vp4dpwssds", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "(", "__v16si", ")", "__D", ",", "(", "__v16si", ")", "__E", ",", "(", "__v16si", ")"], "ground_truth": ["__A", ",", "(", "const", "__v4si", "*", ")", "__F", ")", ";"], "File": "avx5124vnniwintrin", "Func": "_mm512_4dpwssds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4248, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "MVT", "IntegerType", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskNode", "=", "DAG", ".", "getConstant", "(", "BlendMask", ",", "DL", ",", "IntegerType", ")", ";", "return", "getVectorMaskingNode", "(", "V2", ",", "MaskNode", ",", "V1", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "int", "Scale", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MVT", "BlendVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VSELECTMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "VSELECTMask", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", "<", "Size", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getSelect", "(", "DL", ",", "BlendVT", ",", "DAG", ".", "getBuildVector", "(", "BlendVT", ",", "DL", ",", "VSELECTMask", ")", ",", "V1", ",", "V2", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering", "Func": "lowerVectorShuffleAsBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4249, "Length": 296, "Cover_Rate": 0.3135593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__builtin_sh_media_LDHI_Q", "(", "(", "char", "*", ")", "p", "+", "<NUM_LIT>", ")", "|", "__builtin_sh_media_LDLO_Q", "(", "p", ")", ")", ";", "return", "(", "__builtin_sh_media_LDLO_Q", "(", "(", "char", "*", ")", "p", "+"], "ground_truth": ["<NUM_LIT>", ")", "|", "__builtin_sh_media_LDHI_Q", "(", "p", ")", ")", ";"], "File": "ushmedia1", "Func": "sh_media_unaligned_LD_Q", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4250, "Length": 38, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_permutevar_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512i", "__C", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vpermilvarps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si"], "ground_truth": [")", "__C", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_permutevar_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4251, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op0SignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "return", "std", "::", "max", "(", "SignBits", ",", "Op0SignBits", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "Width", "?", "<NUM_LIT>", "-", "(", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AMDGPUISelLowering98", "Func": "ComputeNumSignBitsForTargetNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4252, "Length": 75, "Cover_Rate": 0.3865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IndirectThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "auto", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", "."], "ground_truth": ["getMMI", "(", ")", ";"], "File": "AArch64SLSHardening", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4253, "Length": 38, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeGenPrepare", "(", "const", "TargetMachine", "*", "TM", "="], "ground_truth": ["nullptr", ")", ":"], "File": "AMDGPUCodeGenPrepare6", "Func": "AMDGPUCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4254, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "isToken", "(", "const", "AsmToken", "::", "TokenKind"], "ground_truth": ["Kind", ")", "const", "{"], "File": "AMDGPUAsmParser1", "Func": "isToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4255, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_expandloadsi256_mask", "(", "(", "__v8si", "*", ")", "__P", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_expandloadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4256, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitCSetForFCmp", "(", "Register", "Dst", ",", "CmpInst", "::", "Predicate", "Pred", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "*", "MIRBuilder", ".", "getMRI", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "assert", "(", "!", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Register", "ZReg", "=", "<STR_LIT>", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFCMPPredTo<ISA_LIT>CC", "(", "Pred", ",", "CC1", ",", "CC2", ")", ";", "auto", "InvCC1", "=", "<STR_LIT>", "(", "CC1", ")", ";", "if", "(", "CC2", "==", "<STR_LIT>", ")", "return", "emitCSINC", "(", "Dst", ",", "ZReg", ",", "ZReg", ",", "InvCC1", ",", "MIRBuilder", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "Register", "Def1Reg", "=", "MRI", ".", "createVirtualRegister", "("], "ground_truth": ["RC", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitCSetForFCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4257, "Length": 127, "Cover_Rate": 0.5695067264573991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "create<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "MCCodeEmitter", "*", "CE", ",", "raw_ostream", "&", "OS", ",", "bool", "RelaxAll", ")", "{", "<ISA_LIT>WinCOFFStreamer", "*", "S", "=", "new", "<ISA_LIT>WinCOFFStreamer", "(", "C", ",", "AB", ",", "CE", ",", "OS", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "RelaxAll", ")", ";", "return", "S"], "ground_truth": [";"], "File": "X86WinCOFFStreamer", "Func": "createX86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4258, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "if", "(", "isExpandWithZeros", "(", "Op", ")", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "isTypePromotionOfi1ZeroUpBits", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4259, "Length": 65, "Cover_Rate": 0.3140096618357488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";", "if", "(", "Subtarget", ".", "hasStdExtV", "(", ")", ")", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger"], "ground_truth": ["(", ")", ";"], "File": "RISCVISelLowering7", "Func": "getSetCCResultType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4260, "Length": 42, "Cover_Rate": 0.6461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "Ty", ",", "<STR_LIT>", ")", ";", "SDValue", "MatAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "GA", ")", ";", "return", "MatAddr", ";", "}", "if", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", "||", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "JT"], "ground_truth": [")", ",", "GA", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4261, "Length": 87, "Cover_Rate": 0.3210332103321033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "make_byte_type", "(", "char6_signed_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "char6_signed_type_node", ",", "<NUM_LIT>", ")", ";", "char6_unsigned_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char6_unsigned_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "char6_unsigned_type_node", ",", "<NUM_LIT>", ")", ";", "char7_signed_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char7_signed_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "char7_signed_type_node", ",", "<NUM_LIT>", ")", ";", "char7_unsigned_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char7_unsigned_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "char7_unsigned_type_node", ",", "<NUM_LIT>", ")", ";", "char8_signed_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char8_signed_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "char8_signed_type_node", ",", "<NUM_LIT>", ")", ";", "char8_unsigned_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char8_unsigned_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "char8_unsigned_type_node", ",", "<NUM_LIT>", ")", ";", "char9_signed_type_node", "=", "flag_signed_char", "?", "char_type_node", ":", "signed_char_type_node", ";", "ggc_add_tree_root", "(", "&", "char9_signed_type_node", ",", "<NUM_LIT>", ")", ";", "char9_unsigned_type_node", "=", "flag_signed_char", "?", "unsigned_char_type_node", ":", "char_type_node", ";", "ggc_add_tree_root", "(", "&", "char9_unsigned_type_node", ",", "<NUM_LIT>", ")", ";", "if", "(", "pdp10_char_bytesize", "!=", "<NUM_LIT>", ")", "{", "switch", "(", "pdp10_char_bytesize", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "pdp10_string_bytesize", ")", ";", "exit", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "pdp10_char_bytesize", "!=", "<NUM_LIT>", ")", "{", "char_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char_type_node", ",", "pdp10_char_bytesize", ",", "!", "flag_signed_char", ")", ";", "signed_char_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "signed_char_type_node", ",", "pdp10_char_bytesize", ",", "<NUM_LIT>", ")", ";", "unsigned_char_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "unsigned_char_type_node", ",", "pdp10_char_bytesize", ",", "<NUM_LIT>", ")", ";", "}", "}", "short16_integer_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "short16_integer_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "short16_integer_type_node", ",", "<NUM_LIT>", ")", ";", "short16_unsigned_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "short16_unsigned_type_node", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ggc_add_tree_root", "(", "&", "short16_unsigned_type_node", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "pdp10", "Func": "pdp10_build_machine_types", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4262, "Length": 318, "Cover_Rate": 0.8050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "return", "true", ";", "return", "isNoopAddrSpaceCast", "(", "SrcAS"], "ground_truth": [",", "DestAS", ")", ";"], "File": "SIISelLowering", "Func": "isCheapAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4263, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rewriteEdge", "(", "src", ",", "i", "->", "second", "->", "Dst", ")", ";", "}", "}", "else", "if", "(", "src", "->", "Region", "!=", "dst", "->", "Region", ")", "{", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "j", "(", "sbb", "->", "instr_begin", "(", ")", ")", ",", "je", "(", "sbb", "->", "instr_end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "MachineInstr", "*", "mi", "=", "&", "*", "j", ";", "if", "(", "!", "mi", "->", "isTerminator", "(", ")", "||", "mi", "->", "isReturn", "(", ")", "||", "mi", "->", "isBundle", "(", ")", ")", "continue", ";", "switch", "(", "mi", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PatmosFunctionSplitter", "Func": "rewriteEdge", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4264, "Length": 99, "Cover_Rate": 0.3046153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "unsigned", "HOST_WIDE_INT", "elt_size", "=", "int_size_in_bytes", "(", "type", ")", ";", "machine_mode", "elt_mode", "=", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "?", "Pmode", ":", "DImode", ";", "elt_size", "|=", "GET_MODE_SIZE", "(", "elt_mode", ")", ";", "elt_size", "&=", "-", "elt_size", ";", "init_frag", ".", "size", "=", "elt_size", ";", "init_frag", ".", "mask", "=", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "elt_size", "*", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "init_frag", ".", "val", "=", "<NUM_LIT>", ";", "init_frag", ".", "offset", "=", "<NUM_LIT>", ";", "init_frag", ".", "started", "=", "false", ";", "init_frag", ".", "remaining", "=", "(", "size", "+", "elt_size", "-"], "ground_truth": ["<NUM_LIT>", ")", "/", "elt_size", ";"], "File": "nvptx", "Func": "nvptx_assemble_decl_begin", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4265, "Length": 118, "Cover_Rate": 0.44866920152091255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "And1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "||", "!", "isShiftedMask", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos1", ",", "SMSize1", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SMPos0", "!=", "SMPos1", "||", "SMSize0", "!=", "SMSize1", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shl", "=", "And1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Shl", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Shl", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Shamt", "=", "CN", "->", "getZExtValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)", "Func": "performORCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4266, "Length": 138, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertExport", "=", "true", ";", "}", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "DummyReturnBB", "}", ")", ";", "}", "else", "{", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Successors", "(", "succ_begin", "(", "BB", ")", ",", "succ_end", "(", "BB", ")", ")", ";", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "<STR_LIT>", ")", ";", "Updates", ".", "reserve", "(", "Updates", ".", "size", "(", ")", "+", "<NUM_LIT>", "*", "Successors", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "TransitionBB", "}", ")", ";", "for", "(", "BasicBlock", "*", "Successor", ":", "Successors", ")", "{", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "TransitionBB", ",", "Successor", "}", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Delete", ",", "BB", ",", "Successor", "}", ")", ";", "}", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "DummyReturnBB", "}", ")", ";", "}", "Changed", "=", "true", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "Updates", ".", "reserve", "(", "Updates", ".", "size", "(", ")", "+", "UnreachableBlocks", ".", "size", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "UnreachableBlock", "}", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "("], "ground_truth": [")", ";"], "File": "AMDGPUUnifyDivergentExitNodes8", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4267, "Length": 393, "Cover_Rate": 0.42258064516129035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "write_function_decl_and_comment", "(", "std", "::", "stringstream", "&", "s", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ")", "{", "s", "<<", "<STR_LIT>", ";", "if", "(", "TREE_PUBLIC", "(", "decl", ")", ")", "s"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "nvptx2", "Func": "write_function_decl_and_comment", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4268, "Length": 34, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "I", "!=", "G", "->", "getKill", "(", ")", ")", "{", "MachineOperand", "&", "MO", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Change", "=", "TransformAll", "||", "getColor", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "C", ";", "if", "(", "G", "->", "requiresFixup", "(", ")", "&&", "&", "I", "==", "G", "->", "getLast", "(", ")", ")", "Change", "=", "false", ";", "if", "(", "Change", ")", "{", "Substs", "[", "MO", ".", "getReg", "(", ")", "]", "=", "Reg", ";", "MO", ".", "setReg", "(", "Reg", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "assert", "(", "Substs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "G", "->", "getKill", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "return", "Changed"], "ground_truth": [";"], "File": "AArch64A57FPLoadBalancing17", "Func": "colorChain", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4269, "Length": 137, "Cover_Rate": 0.3186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "decl", "=", "def_builtin2", "(", "mask", ",", "name", ",", "tcode", ",", "code", ")", ";", "if", "(", "decl", ")", "DECL_PURE_P", "(", "decl", ")", "=", "<NUM_LIT>", ";", "else", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "pure_p", "="], "ground_truth": ["true", ";"], "File": "i3867", "Func": "def_builtin_pure2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4270, "Length": 38, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64InstrInfo1", "Func": "isGPRCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4271, "Length": 90, "Cover_Rate": 0.4787234042553192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "T", ";", "if", "(", "CPN", "->", "isMachineConstantPoolEntry", "(", ")", ")", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CPN", "->", "getMachineCPVal", "(", ")", ",", "ValTy", ",", "Align", ",", "Offset", ",", "TF", ")", ";", "else", "if", "(", "isVTi1Type", ")", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CVal", ",", "ValTy", ",", "Align", ",", "Offset", ",", "TF", ")", ";", "else", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CPN", "->", "getConstVal", "(", ")", ",", "ValTy", ",", "Align", ",", "Offset", ",", "TF", ")", ";", "assert", "(", "cast", "<", "ConstantPoolSDNode", ">", "(", "T", ")", "->", "getTargetFlags", "(", ")", "==", "TF", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsPositionIndependent", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "ValTy"], "ground_truth": [",", "T", ")", ";"], "File": "HexagonISelLowering60", "Func": "LowerConstantPool", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4272, "Length": 116, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "CC_XPLINK64_Shadow_Reg", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", ".", "is128BitVector", "(", ")", ")", "{", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ";", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<STR_LIT>", ";", "I", "+=", "<NUM_LIT>", ")", "if", "(", "State", ".", "isAllocated", "(", "<STR_LIT>", "[", "I", "]", ")", ")", "State", ".", "AllocateReg", "(", "<STR_LIT>", "[", "I", "+", "<NUM_LIT>", "]", ")", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "SystemZCallingConv13", "Func": "CC_XPLINK64_Shadow_Reg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4273, "Length": 128, "Cover_Rate": 0.847682119205298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "getEnvironment", "(", ")"], "ground_truth": ["==", "Triple", "::", "OpenCL", ";"], "File": "AMDGPUSubtarget112", "Func": "isOpenCLEnv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4274, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ScaledY", "=", "B", ".", "buildFMul", "(", "S32", ",", "RcpIFlag", ",", "Scale", ")", ";", "auto", "Z", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "ScaledY", ")", ";", "auto", "NegY", "=", "B", ".", "buildSub", "(", "S32", ",", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ",", "Y", ")", ";", "auto", "NegYZ", "=", "B", ".", "buildMul", "(", "S32", ",", "NegY", ",", "Z", ")", ";", "Z", "=", "B", ".", "buildAdd", "(", "S32", ",", "Z", ",", "B", ".", "buildUMulH", "(", "S32", ",", "Z", ",", "NegYZ", ")", ")", ";", "auto", "Q", "=", "B", ".", "buildUMulH", "(", "S32", ",", "X", ",", "Z", ")", ";", "auto", "R", "=", "B", ".", "buildSub", "(", "S32", ",", "X", ",", "B", ".", "buildMul", "(", "S32", ",", "Q", ",", "Y", ")", ")", ";", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";", "if", "(", "DstDivReg", ")", "Q", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildSub", "(", "S32", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";", "if", "(", "DstDivReg", ")", "B", ".", "buildSelect", "(", "DstDivReg", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "if", "(", "DstRemReg", ")", "B", ".", "buildSelect", "(", "DstRemReg", ",", "Cond", ",", "B", ".", "buildSub", "(", "S32", ",", "R", ",", "Y", ")", ","], "ground_truth": ["R", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeUnsignedDIV_REM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4275, "Length": 271, "Cover_Rate": 0.7445054945054945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Shl", ":", "ValueShifted", "=", "Builder", ".", "CreateShl", "(", "ValuePHI", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Instruction", "::", "LShr", ":", "ValueShifted", "=", "Builder", ".", "CreateLShr", "(", "ValuePHI", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "ValueShifted", "=", "Builder", ".", "CreateAShr", "(", "ValuePHI", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "ValuePHI", "->", "addIncoming", "(", "ValueShifted", ",", "LoopBB", ")", ";", "Value", "*", "Cmp2", "=", "Builder", ".", "CreateICmpEQ", "(", "ShiftAmountSub", ",", "Int8Zero", ")", ";", "Builder", ".", "CreateCondBr", "(", "Cmp2", ",", "EndBB", ",", "LoopBB", ")", ";", "Builder", ".", "SetInsertPoint", "(", "BI", ")", ";", "PHINode", "*", "Result", "=", "Builder", ".", "CreatePHI", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ";", "Result", "->", "addIncoming", "(", "BI", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ",", "BB", ")", ";"], "File": "AVRShiftExpand", "Func": "expand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4276, "Length": 150, "Cover_Rate": 0.33482142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "FK_Data_4", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_32", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "Type"], "ground_truth": [";"], "File": "DLXELFObjectWriter", "Func": "getRelocType", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4277, "Length": 58, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "gen_frame_store", "(", "rtx", "reg", ",", "rtx", "frame_reg", ",", "int", "offset"], "ground_truth": [")", "{"], "File": "rs6000-logue", "Func": "gen_frame_store", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4278, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmulhh_s16", "(", "int16_t", "__a", ",", "int16_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vqdmulhh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4279, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopUse", "=", "counter", ";", "}", "++", "counter", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Phi", "->", "getOperand", "(", "LoopUse", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefMI", "==", "nullptr", ")", "continue", ";", "for", "(", "MachineOperand", "&", "MO", ":", "DefMI", "->", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "PhiDef", "&&", "<ISA_LIT>II", "::", "isAdd", "(", "DefMI", "->", "getDesc", "(", ")", ")", ")", "{", "if", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "LinearIVs", "[", "DefMI", "]", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "TPCSoftwareLoopPipelining", "Func": "findLinearInduction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4280, "Length": 99, "Cover_Rate": 0.3944223107569721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_rotqmbii", "(", "qword", "a", ",", "int", "count", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_srl", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "si_from_int", "(", "<NUM_LIT>", "-", "count", ")"], "ground_truth": [")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_rotqmbii", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4281, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "CalculateTailCallArgDest", "(", "SelectionDAG", "&", "DAG", ",", "MachineFunction", "&", "MF", ",", "bool", "is<ISA_LIT>64", ",", "SDValue", "Arg", ",", "int", "SPDiff", ",", "unsigned", "ArgOffset", ",", "SmallVector", "<", "TailCallArgumentInfo", ",", "<NUM_LIT>", ">", "&", "TailCallArguments", ")", "{", "int", "Offset", "=", "ArgOffset", "+", "SPDiff", ";", "uint32_t", "OpSize", "=", "(", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "OpSize", ",", "Offset", ",", "true", ")", ";", "EVT", "VT", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "VT", ")", ";", "TailCallArgumentInfo", "Info", ";", "Info", ".", "Arg", "="], "ground_truth": ["Arg", ";"], "File": "PPCISelLowering105", "Func": "CalculateTailCallArgDest", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4282, "Length": 108, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<ISA_LIT>MCExpr", "*", "CreateABS_G1_NC", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext"], "ground_truth": ["&", "Ctx", ")", "{"], "File": "AArch64MCExpr18", "Func": "CreateABS_G1_NC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4283, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "naked_p", ")", "return", ";", "if", "(", "riscv_use_save_libcall", "(", "frame", ")", ")", "{", "rtx", "dwarf", "=", "NULL_RTX", ";", "dwarf", "=", "riscv_adjust_libcall_cfi_prologue", "(", ")", ";", "size", "-=", "frame", "->", "save_libcall_adjustment", ";", "insn", "=", "emit_insn", "(", "riscv_gen_gpr_save_insn", "(", "frame", ")", ")", ";", "frame", "->", "mask", "=", "<NUM_LIT>", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "}", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", "=", "MIN", "(", "size", ",", "riscv_first_stack_step", "(", "frame", ")", ")", ";", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "size", "-="], "ground_truth": ["step1", ";"], "File": "riscv", "Func": "riscv_expand_prologue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4284, "Length": 123, "Cover_Rate": 0.37962962962962965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MRSMapper", "=", "<STR_LIT>", "(", ")", ";", "uint32_t", "MRSReg", "=", "MRSMapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "IsKnown", ")", ";", "assert", "(", "IsKnown", "==", "(", "MRSReg", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "MSRMapper", "=", "<STR_LIT>", "(", ")", ";", "uint32_t", "MSRReg", "=", "MSRMapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "IsKnown", ")", ";", "assert", "(", "IsKnown", "==", "(", "MSRReg", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "PStateMapper", "=", "<STR_LIT>", "(", ")", ";", "uint32_t", "PStateField", "=", "PStateMapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "IsKnown", ")", ";", "assert", "(", "IsKnown", "==", "(", "PStateField", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "getLoc", "(", ")", ","], "ground_truth": ["MRSReg", ",", "MSRReg", ",", "PStateField", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "tryParseSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4285, "Length": 159, "Cover_Rate": 0.7130044843049327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "CC", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OGT", ":", "NeedSwap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "CC", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OGE", ":", "NeedSwap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CmpInst", "::", "FCMP_OLE", ":", "CC", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "CC", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "CC", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULE", ":", "NeedSwap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CmpInst", "::", "FCMP_UGE", ":", "CC", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULT", ":", "NeedSwap", "=", "true"], "ground_truth": [";", "LLVM_FALLTHROUGH", ";"], "File": "X86FastISel (2)4", "Func": "getX86SSEConditionCode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4286, "Length": 117, "Cover_Rate": 0.5763546798029556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "TargetExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "Target", ",", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_None", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TargetExpr", ")", ")", ";", "for", "(", "int8_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";", "if", "(", "!", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "MipsAsmPrinter39", "Func": "EmitSled", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4287, "Length": 169, "Cover_Rate": 0.757847533632287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "recog_memoized", "(", "in_insn", ")", "<", "<NUM_LIT>", "||", "(", "get_attr_type", "(", "in_insn", ")", "!=", "TYPE_FPSTORE", "&&", "get_attr_type", "(", "in_insn", ")", "!=", "TYPE_FPSTORE_LOAD", ")", "||", "recog_memoized", "(", "out_insn", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "store_mode", "=", "GET_MODE", "(", "SET_SRC", "(", "PATTERN", "(", "in_insn", ")", ")", ")", ";", "set", "=", "single_set", "(", "out_insn", ")", ";", "if", "(", "!", "set", ")", "return", "<NUM_LIT>", ";", "other_mode", "=", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", ";", "return", "(", "GET_MODE_SIZE", "(", "store_mode", ")", "=="], "ground_truth": ["GET_MODE_SIZE", "(", "other_mode", ")", ")", ";"], "File": "pa", "Func": "pa_fpstore_bypass_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4288, "Length": 86, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "}", "else", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill"], "ground_truth": [")", "PrivateMemoryInputPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo57", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4289, "Length": 216, "Cover_Rate": 0.32238805970149254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "return", "<NUM_LIT>", ";", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "return", "<NUM_LIT>", ";", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "case", "CallingConv", "::"], "ground_truth": ["<ISA_LIT>_LS", ":"], "File": "SIInstrInfo11", "Func": "getDSShaderTypeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4290, "Length": 29, "Cover_Rate": 0.30526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp3", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp4", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp5", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp6", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp7", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp8", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp9", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp10", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp11", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp12", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp13", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "result_lo", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "sign", ")", "{", "emit_insn", "(", "gen_insn_mulhl_su", "(", "tmp0", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mulhl_su", "(", "tmp1", ",", "op2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_insn_mulll_uu", "(", "tmp2", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mulhh_ss", "(", "tmp3", ",", "op1", ",", "op2", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_insn_mulhl_uu", "(", "tmp0", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mulhl_uu", "(", "tmp1", ",", "op2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_insn_mulll_uu", "(", "tmp2", ",", "op1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_insn_mulhh_uu", "(", "tmp3", ",", "op1", ",", "op2", ")", ")", ";", "}", "emit_move_insn", "(", "tmp4", ",", "(", "gen_rtx_ASHIFT", "(", "SImode", ",", "tmp0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_move_insn", "(", "tmp5", ",", "(", "gen_rtx_ASHIFT", "(", "SImode", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_move_insn", "(", "tmp6", ",", "(", "gen_rtx_PLUS", "(", "SImode", ",", "tmp4", ",", "tmp5"], "ground_truth": [")", ")", ")", ";"], "File": "tilepro", "Func": "tilepro_expand_high_multiply", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4291, "Length": 263, "Cover_Rate": 0.536734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "fnaddr", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ")", ";", "temp1", "=", "gen_rtx_REG", "(", "Pmode", ",", "RISCV_PROLOGUE_TEMP_REGNUM", ")", ";", "temp2", "=", "gen_rtx_REG", "(", "Pmode", ",", "STATIC_CHAIN_REGNUM", ")", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", "+", "<NUM_LIT>", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ";", "if", "(", "delta", "!=", "<NUM_LIT>", ")", "{", "rtx", "offset", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "!", "SMALL_OPERAND", "(", "delta", ")", ")", "{", "riscv_emit_move", "(", "temp1", ",", "offset"], "ground_truth": [")", ";"], "File": "riscv", "Func": "riscv_output_mi_thunk", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4292, "Length": 107, "Cover_Rate": 0.34076433121019106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi32mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo"], "ground_truth": [")", ";"], "File": "X86IntelAsmPrinter", "Func": "printi32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4293, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "MachineInstr", "&", "MI", ":", "make_early_inc_range", "(", "mbb_reverse", "(", "MIS", ")", ")", ")", "{", "if", "(", "isTriviallyDead", "(", "MI", ",", "MRI", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "if", "(", "!", "select", "(", "MI", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "MOSInstructionSelector", "Func": "selectAll", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4294, "Length": 50, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "SHUXITargetMachine", "Func": "addInstSelector", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4295, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MOVQ", ":", "return", "<STR_LIT>", ";", "case", "NOTB", ":", "CC_STATUS_INIT", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "i", "^", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", ";", "case", "NOTW", ":", "CC_STATUS_INIT", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "i", "^", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", ";", "case"], "ground_truth": ["NEGW", ":"], "File": "m68k", "Func": "output_move_const_into_data_reg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4296, "Length": 49, "Cover_Rate": 0.33793103448275863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "true", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "("], "ground_truth": ["Flags", ".", "memcpy_real_source", ")", ")", ";"], "File": "X86ISelLowering15", "Func": "CreateCopyOfByValArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4297, "Length": 39, "Cover_Rate": 0.4431818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "StoreVal", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "StoreVal", ",", "DAG", ".", "getIntPtrConstant"], "ground_truth": ["(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "File": "RISCVISelLowering34", "Func": "lowerFixedLengthVectorStoreToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4298, "Length": 67, "Cover_Rate": 0.3175355450236967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OP", "(", "<NUM_LIT>", ")", "=", "transcode_memory_rtx", "(", "OP", "(", "<NUM_LIT>", ")", ",", "DE", ",", "insn", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "transcode_memory_rtx", "(", "OP", "(", "<NUM_LIT>", ")", ",", "HL", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "if", "(", "recog_data", ".", "constraints", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "==", "'%'", "&&", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "CONSTANT_P", "(", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "tmp", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "tmp", ";", "}", "OP", "(", "<NUM_LIT>", ")", "=", "move_from_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "tmp_id", "=", "get_max_insn_count", "(", ")", ";", "saved_op1", "=", "OP", "(", "<NUM_LIT>", ")", ";", "if", "(", "rtx_equal_p", "(", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "OP", "(", "<NUM_LIT>", ")", ")", "==", "QImode", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_x", "(", "<NUM_LIT>", ",", "insn", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "A", ";", "}", "else", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "if", "(", "tmp_id", "==", "get_max_insn_count", "(", ")", ")", "force_into_acc", "(", "saved_op1", ",", "insn", ")", ";", "if", "(", "prev", ")", "first", "="], "ground_truth": ["next_nonnote_nondebug_insn", "(", "prev", ")", ";"], "File": "rl782", "Func": "rl78_alloc_physical_registers_umul", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4299, "Length": 224, "Cover_Rate": 0.7344262295081967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "setAndEmitFunctionVirtualRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MFI", ".", "getMaxAlign", "(", ")", ".", "value", "(", ")", "<<", "<STR_LIT>", "<<", "DEPOTNAME", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NumBytes", "<<", "<STR_LIT>", ";", "if", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "is64Bit", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXAsmPrinter15", "Func": "setAndEmitFunctionVirtualRegisters", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4300, "Length": 130, "Cover_Rate": 0.3857566765578635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Locals", ".", "resize", "(", "NumLocals", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TVMMachineFunctionInfo", "Func": "setNumLocals", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4301, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_laneq_s16", "(", "int16x8_t", "__a", ",", "const"], "ground_truth": ["int", "__b", ")", "{"], "File": "arm", "Func": "neon2_vdupq_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4302, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Num", "+=", "serialPatternMatch", "(", "*", "HeadMBB", "->", "succ_begin", "(", ")", ")", ";", "Num", "+=", "serialPatternMatch", "(", "*", "std", "::", "next", "(", "HeadMBB", "->", "succ_begin", "(", ")", ")", ")", ";", "Num", "+=", "ifPatternMatch", "(", "HeadMBB", ")", ";", "assert", "(", "Num", ">", "<NUM_LIT>", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "DownBlk", "=", "(", "DownBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "?", "(", "*", "DownBlk", "->", "succ_begin", "("], "ground_truth": [")", ")", ":", "nullptr", ";"], "File": "TGSICFGStructurizer", "Func": "handleJumpintoIfImp", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4303, "Length": 79, "Cover_Rate": 0.3495575221238938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float64x2x3_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_f64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_f64", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_f64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_f64", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_f64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_f64", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv2df", "(", "__o", ",", "(", "float64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vst3_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4304, "Length": 97, "Cover_Rate": 0.60625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewDUP", ";", "if", "(", "IsDUPLANE", ")", "NewDUP", "=", "DAG", ".", "getNode", "(", "N", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewDUPVT", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "NewDUP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewDUPVT", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NarrowTy", ",", "NewDUP", ",", "DAG", ".", "getConstant", "(", "NumElems", ",", "dl"], "ground_truth": [",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering116", "Func": "tryExtendDUPToExtractHigh", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4305, "Length": 84, "Cover_Rate": 0.38009049773755654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "mask2", "=", "shaf_us", "->", "getMask", "(", ")", ";", "Value", "*", "op1_1", "=", "shufinstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "op1_2", "=", "shaf_us", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "mask1", "==", "mask2"], "ground_truth": ["&&", "op1_1", "==", "op1_2", ")", "{"], "File": "TPCSelectorPreshaper", "Func": "unite_shuffle", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4306, "Length": 44, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "T", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "negOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "T", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "T", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "dl", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getMemoryVT", "(", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "negOp", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getSrcValue", "(", ")", ",", "cast", "<", "AtomicSDNode"], "ground_truth": [">", "(", "Node", ")", "->", "getAlignment", "(", ")", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getOrdering", "(", ")", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getSynchScope", "(", ")", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerLOAD_SUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4307, "Length": 126, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "if", "("], "ground_truth": ["ForceEmitWaitcnt", "[", "T", "]", ")", "return", "true", ";"], "File": "SIInsertWaitcnts", "Func": "isForceEmitWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4308, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>ArchVersion", "(", ")", "==", "<STR_LIT>"], "ground_truth": ["::", "V60", ";"], "File": "HexagonSubtarget14", "Func": "hasV60TOpsOnly", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4309, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "UseNode", "*", ">", "UN", "=", "*", "I", ";", "NodeAddr", "<", "StmtNode", "*", ">", "SN", "=", "UN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "MI", "=", "SN", ".", "Addr", "->", "getCode", "(", ")", ";", "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MID", ".", "mayLoad", "(", ")", "||", "MID", ".", "mayStore", "(", ")", ")", ")", "{", "if", "(", "!", "hasRepForm", "(", "MI", ",", "tfrDefR", ")", ")", "{", "KeepTfr", "=", "true", ";", "continue", ";", "}", "SizeInc", "++", ";", "CanBeReplaced", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "NodeList", "AddaslUseList", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "getAllRealUses", "(", "SN", ",", "AddaslUseList", ")", ";", "if", "(", "allValidCandidates", "(", "SN", ",", "AddaslUseList", ")", "&&", "canRemoveAddasl", "(", "SN", ",", "MI", ",", "AddaslUseList", ")", ")", "{", "SizeInc", "+=", "AddaslUseList", ".", "size", "(", ")", ";", "SizeInc", "-=", "<NUM_LIT>", ";", "CanBeReplaced", "="], "ground_truth": ["true", ";"], "File": "HexagonOptAddrMode24", "Func": "analyzeUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4310, "Length": 164, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine28", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4311, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeFPSPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallFrameOptimizationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CmovConverterPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "PR", ")", ";", "initialize<ISA_LIT>DomainReassignmentPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AvoidSFBPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>SpeculativeLoadHardeningPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FlagsCopyLoweringPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CondBrFoldingPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>OptimizeLEAPassPass", "(", "PR"], "ground_truth": [")", ";"], "File": "X86TargetMachine17", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4312, "Length": 102, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "Register", "ResultReg", "=", "createResultReg", "(", "DestVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII"], "ground_truth": [".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "AArch64FastISel18", "Func": "selectFPToInt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4313, "Length": 116, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DemoteRegTo32_", "(", "unsigned", "RegIn", ")", "{", "if", "(", "RegIn", "=="], "ground_truth": ["<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "X86MCNaCl", "Func": "DemoteRegTo32_", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4314, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetAsmInfo", "*", "createTargetAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "<ISA_LIT>DarwinTargetAsmInfo", "(", "TheTriple", ")", ";", "case", "Triple", "::", "MinGW32", ":", "case", "Triple", "::", "MinGW64", ":", "case", "Triple", "::", "Cygwin", ":", "return", "new", "<ISA_LIT>COFFTargetAsmInfo", "(", "TheTriple", ")", ";", "case", "Triple", "::", "Win32", ":", "return", "new", "<ISA_LIT>WinTargetAsmInfo", "(", "TheTriple", ")", ";", "default", ":", "return", "new", "<ISA_LIT>ELFTargetAsmInfo", "(", "TheTriple"], "ground_truth": [")", ";"], "File": "X86TargetMachine52", "Func": "createTargetAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4315, "Length": 87, "Cover_Rate": 0.9775280898876404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering115", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4316, "Length": 116, "Cover_Rate": 0.44106463878326996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasCalls", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack", "(", ")", ")", ")", "return", "true", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken"], "ground_truth": ["(", ")", ";"], "File": "AArch64RegisterInfo (2)", "Func": "cannotEliminateFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4317, "Length": 45, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "CP", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ","], "ground_truth": ["PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerConstantPool", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4318, "Length": 75, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "GetCpuIDAndInfo", "(", "unsigned", "value", ",", "unsigned", "*", "rEAX", ",", "unsigned", "*", "rEBX", ",", "unsigned", "*", "rECX", ",", "unsigned", "*", "rEDX", ")", "{", "asm", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "*", "rEAX", ")", ",", "<STR_LIT>", "(", "*", "rEBX", ")", ",", "<STR_LIT>", "(", "*", "rECX", ")", ",", "<STR_LIT>", "(", "*", "rEDX", ")", ":", "<STR_LIT>", "(", "value", ")", ")", ";", "return", "false", ";", "int", "registers", "[", "<NUM_LIT>", "]", ";", "__cpuid", "(", "registers", ",", "value", ")", ";", "*", "rEAX", "=", "registers", "[", "<NUM_LIT>", "]", ";", "*", "rEBX", "=", "registers", "[", "<NUM_LIT>", "]", ";", "*", "rECX", "=", "registers", "[", "<NUM_LIT>", "]", ";", "*", "rEDX", "=", "registers"], "ground_truth": ["[", "<NUM_LIT>", "]", ";"], "File": "X86Subtarget10", "Func": "GetCpuIDAndInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4319, "Length": 108, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "&", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "true", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "MCE", ".", "emitWordLE", "(", "getBinaryCodeForInstr", "(", "*", "I", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "}", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "("], "ground_truth": [")", ",", "false", ")", ";"], "File": "AlphaCodeEmitter", "Func": "emitBasicBlock", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4320, "Length": 127, "Cover_Rate": 0.9407407407407408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDef", "(", "long", "pos", ")", "const", "{", "return", "defs", ".", "test"], "ground_truth": ["(", "pos", ")", ";"], "File": "RAInfo", "Func": "isDef", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4321, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "x86DisassemblerGetInstrName", "(", "unsigned", "Opcode", ",", "void", "*", "mii", ")", "{", "const", "MCInstrInfo", "*", "MII", "=", "static_cast", "<", "const", "MCInstrInfo", "*", ">", "(", "mii", ")", ";", "return", "MII", "->", "getName", "("], "ground_truth": ["Opcode", ")", ";"], "File": "X86Disassembler18", "Func": "x86DisassemblerGetInstrName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4322, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4323, "Length": 113, "Cover_Rate": 0.9912280701754386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "char", "*", "describe_cache", "(", "unsigned", "l1_sizekb", ",", "unsigned", "l1_line", ",", "unsigned", "l1_assoc", "ATTRIBUTE_UNUSED", ",", "unsigned", "l2_sizekb", ")", "{", "char", "l1size", "[", "<NUM_LIT>", "]", ",", "line", "[", "<NUM_LIT>", "]", ",", "l2size", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "l1size", ",", "<STR_LIT>", ",", "l1_sizekb", ")", ";", "sprintf", "(", "line", ",", "<STR_LIT>", ",", "l1_line"], "ground_truth": [")", ";"], "File": "driver-powerpcspe", "Func": "describe_cache", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4324, "Length": 53, "Cover_Rate": 0.654320987654321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsUnscaled", ")", "{", "int", "elemOffset", "=", "Offset", "/", "OffsetStride", ";", "if", "(", "elemOffset", ">", "<NUM_LIT>", "||", "elemOffset", "<"], "ground_truth": ["-", "<NUM_LIT>", ")", "return", "false", ";"], "File": "AArch64LoadStoreOptimizer24", "Func": "inBoundsForPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4325, "Length": 26, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "cris_asm_output_ident", "(", "const", "char"], "ground_truth": ["*", "string", ")", "{"], "File": "cris", "Func": "cris_asm_output_ident", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4326, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_shuf_i32x4_256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "__imm", ","], "ground_truth": ["(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_shuffle_i32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4327, "Length": 32, "Cover_Rate": 0.5423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "<ISA_LIT>TargetELFStreamer", "*", "S", "=", "new", "<ISA_LIT>TargetELFStreamer", "(", ")", ";", "return", "createELFStreamer", "(", "Ctx", ",", "S", ",", "MAB", ",", "_OS", ","], "ground_truth": ["_Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "File": "PatmosMCTargetDesc", "Func": "createPatmosMCStreamer", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4328, "Length": 33, "Cover_Rate": 0.33, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TII", ".", "isPredicated", "("], "ground_truth": ["&", "In", ")", ";"], "File": "RDFGraph13", "Func": "isPreserving", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4329, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", ".", "getRegClass", "(", "DestReg", ")", ";", "if", "(", "RegClass", "==", "&", "<STR_LIT>", "||", "RegClass", "==", "&", "<STR_LIT>", "||", "RegClass", "==", "&", "<STR_LIT>", "||", "RegClass", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "<STR_LIT>", "||", "RegClass", "==", "&", "<STR_LIT>", "||", "RegClass", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RegClass", ")", ")", "{", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RegClass", ")", ">", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "EltSize", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "SIInstrInfo11", "Func": "materializeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4330, "Length": 223, "Cover_Rate": 0.58994708994709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "sav", ";", "if", "(", "sav_ofs", ")", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "sav", ",", "size_int", "(", "sav_ofs", ")", ")", ";", "u", "=", "build2", "(", "POSTINCREMENT_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "size_int", "(", "n_reg", ")", ")", ";", "u", "=", "build1", "(", "CONVERT_EXPR", ",", "integer_type_node", ",", "u", ")", ";", "u", "=", "build2", "(", "MULT_EXPR", ",", "integer_type_node", ",", "u", ",", "size_int", "(", "sav_scale", ")", ")", ";", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "u", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "append_to_statement_list", "(", "t", ",", "pre_p", ")", ";", "if", "(", "n_reg", ">", "<NUM_LIT>", ")", "{", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "size_int", "(", "<NUM_LIT>", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "}", "t", "=", "ovf", ";", "if", "(", "align", "!=", "<NUM_LIT>", ")", "{", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "size_int", "(", "align", "-", "<NUM_LIT>", ")", ")", ";", "t", "=", "build2", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "align", ")", ")", ";", "}", "gimplify_expr", "(", "&", "t", ",", "pre_p", ",", "NULL", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "u", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "u", ",", "pre_p", ")", ";", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "size_int", "(", "size", ")", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovf", ")", ",", "ovf", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "if", "(", "lab_over", ")", "{", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_over"], "ground_truth": [")", ";"], "File": "rs60003", "Func": "rs6000_gimplify_va_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4331, "Length": 343, "Cover_Rate": 0.343687374749499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_extracti64x2_512_mask", "(", "(", "__v8di", ")", "__A", ",", "__imm", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_maskz_extracti64x2_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4332, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_usra_nv4hi_uuus", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vsra_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4333, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "'v'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "LLVM_FALLTHROUGH", ";", "case", "'x'", ":", "if", "(", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'k'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'I'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "info", ".", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'J'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'K'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getSExtValue", "(", ")", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "C", "->", "getSExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'L'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'M'"], "ground_truth": [":"], "File": "X86ISelLowering (2)6", "Func": "getSingleConstraintMatchWeight", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4334, "Length": 272, "Cover_Rate": 0.35370611183355005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "IsGlobalInSmallSectionImpl", "(", "GO", ",", "TM", ")", "&&", "(", "Kind", ".", "isData", "(", ")", "||", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon"], "ground_truth": ["(", ")", "||", "Kind", ".", "isReadOnly", "(", ")", ")", ")", ";"], "File": "Cpu0TargetObjectFile4", "Func": "IsGlobalInSmallSection", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4335, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "(", "LEGACY_SSE_REGNO_P", "(", "regno", ")", "||", "(", "TARGET_64BIT", "&&", "(", "REX_SSE_REGNO_P", "(", "regno", ")", "||", "(", "TARGET_AVX512F", "&&", "EXT_REX_SSE_REGNO_P", "(", "regno", ")", ")", ")", ")", ")", "&&", "!", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "return", "NULL", ";", "return", "gen_avx_vzeroall", "("], "ground_truth": [")", ";"], "File": "i386", "Func": "zero_all_vector_registers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4336, "Length": 60, "Cover_Rate": 0.7792207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "VideoCore4FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4337, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pabsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_setzero_qi", "(", ")", ",", "("], "ground_truth": ["__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_abs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4338, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "(", "val", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "i", ")", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "c6x", "Func": "c6x_valid_mask_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4339, "Length": 33, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TT", ".", "isArch32Bit", "(", ")", "&&", "!", "TT", ".", "isArch64Bit", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCSection", "*", "Cur", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "Nt", "=", "MMI", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Nt", ")", ";", "int", "WordSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", "+", "WordSize", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "FeatureFlagsAnd", ",", "<NUM_LIT>", ")", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "endSection", "(", "Nt", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Cur", ")", ";", "}", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "int64_t", "Feat00Flags", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{", "Feat00Flags", "|=", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86AsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4340, "Length": 297, "Cover_Rate": 0.6570796460176991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ps", "&", "ConstantProperties", "::", "NaN", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "PosOrZero", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "NegOrZero", ")", "os", "<<", "<STR_LIT>", ";", "os", "<<", "'}'", ";", "return", ";", "}", "os", "<<", "<STR_LIT>", ";", "if", "(", "isBottom", "(", ")", ")", "{", "os", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "isTop", "(", ")", ")", "{", "os", "<<", "<STR_LIT>", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", "(", ")", ";", "++", "i", ")", "{", "const", "Constant", "*", "C", "=", "Values", "[", "i", "]", ";", "if", "(", "i", "!=", "<NUM_LIT>"], "ground_truth": [")", "os", "<<", "<STR_LIT>", ";"], "File": "HexagonConstPropagation", "Func": "print", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4341, "Length": 111, "Cover_Rate": 0.5495049504950495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "BaseVT", "=", "MaskVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "e"], "ground_truth": [";", "++", "i", ")", "{"], "File": "X86ISelLowering160", "Func": "getUnpacklMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4342, "Length": 38, "Cover_Rate": 0.3140495867768595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Value", "=", "Mst", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Value", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "TLI", ".", "isTruncStoreLegal", "(", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Mst", "->", "getMemoryVT", "(", ")", ")", ")", "{", "return", "DAG", ".", "getMaskedStore", "(", "Mst", "->", "getChain", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mst", "->", "getBasePtr", "(", ")", ","], "ground_truth": ["Mask", ",", "Mst", "->", "getMemoryVT", "(", ")", ",", "Mst", "->", "getMemOperand", "(", ")", ",", "true", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "combineMaskedStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4343, "Length": 98, "Cover_Rate": 0.36162361623616235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "mi", "->", "getOpcode", "("], "ground_truth": [")", "==", "<STR_LIT>", ")", "||", "mi", "->", "isCopy", "(", ")", ")", "{"], "File": "VectorElementize", "Func": "isVectorInstr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4344, "Length": 29, "Cover_Rate": 0.4084507042253521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabd_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "(", "int32x2_t", ")", "__builtin_neon_vabdsv2si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon_vabd_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4345, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "uses", "(", ")", ")", "if", "(", "Op", ".", "isFI", "(", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARM64DeadRegisterDefinitionsPass", "Func": "usesFrameIndex", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4346, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "isConcatenatedNot", "=", "[", "]", "(", "SDValue", "V", ")", "{", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "if", "(", "!", "isBitwiseNot", "(", "V", ")", ")", "return", "false", ";", "SDValue", "NotOp", "=", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "peekThroughBitcasts", "(", "NotOp", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "isConcatenatedNot", "(", "WideVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "isConcatenatedNot", "(", "WideVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Concat", "=", "split256IntArith", "(", "WideVec", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Concat", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "OpVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "InVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "InVec", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "InVec", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "OpVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "OpVT", ")", ";", "return", "getOnesVector", "(", "OpVT", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getBuildVector", "(", "OpVT", ",", "SDLoc", "(", "N", ")", ",", "InVec", ".", "getNode", "(", ")", "->", "ops", "(", ")", ".", "slice", "(", "IdxVal", ",", "OpVT", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "InVec", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "InOpcode", "=", "InVec", ".", "getOpcode", "(", ")", ";", "if", "(", "OpVT", "==", "<STR_LIT>", "&&", "InVec", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "OpVT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "OpVT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "(", "InOpcode", "==", "<STR_LIT>", "||", "InOpcode", "==", "<STR_LIT>", ")", "&&", "OpVT", ".", "is128BitVector", "(", ")", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "is128BitVector", "(", ")", ")", "{", "unsigned", "ExtOp", "=", "InOpcode", "==", "<STR_LIT>"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering219", "Func": "combineExtractSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4347, "Length": 461, "Cover_Rate": 0.7317460317460317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumUserSGPRs", "(", ")", "const", "{", "return"], "ground_truth": ["NumUserSGPRs", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "getNumUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4348, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "systemz", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SystemZTargetInfo5", "Func": "LLVMInitializeSystemZTargetInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4349, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MachineConstEvaluator", "::", "evaluateCOPY", "(", "const", "RegisterSubReg", "&", "R1", ",", "const", "CellMap", "&", "Inputs", ",", "LatticeCell", "&", "Result", ")", "{", "return", "getCell", "(", "R1", ",", "Inputs", ","], "ground_truth": ["Result", ")", ";"], "File": "HexagonConstPropagation11", "Func": "evaluateCOPY", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4350, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_min_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_min_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4351, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAddr64", "(", ")", "const", "{", "return", "(", "getGeneration", "(", ")", "<", "VOLCANIC_ISLANDS"], "ground_truth": [")", ";"], "File": "AMDGPUSubtarget10", "Func": "hasAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4352, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_define_type_sizeof", "(", "<STR_LIT>", ",", "wchar_type_node", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_ARCH_PROFILE", ")", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_ARM_ARCH_PROFILE", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_ARCH", ")", "{", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_ARM_ARCH", ")", ";", "}", "if", "(", "arm_arch_notm", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB2", ")", ";", "if", "(", "TARGET_BIG_END", ")", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB", ")", ";", "else", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_THUMB", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_ARCH_ISA_THUMB", ")", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_ARM_ARCH_ISA_THUMB", ")", ";", "if", "(", "TARGET_BIG_END", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_SOFT_FLOAT", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_FP", ")", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_ARM_FP", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "arm_fp16_format", "==", "ARM_FP16_FORMAT_IEEE", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "arm_fp16_format", "==", "ARM_FP16_FORMAT_ALTERNATIVE", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_VFP_FP16INST", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_NEON_FP16INST", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_FP16FML", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_FMA", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_NEON", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_NEON", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_NEON_FP", ")", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "TARGET_NEON_FP", ")", ";", "if", "(", "arm_cpp_interwork", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "arm_arch_name", ")", ";", "if", "(", "arm_arch_xscale", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "arm_arch_iwmmxt", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "arm_arch_iwmmxt2", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "arm_arch6kz", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "arm_pcs_default", "==", "ARM_PCS_AAPCS_VFP", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "arm_pcs_default", "==", "ARM_PCS_AAPCS", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_IDIV", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "TARGET_IDIV", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "<STR_LIT>", ",", "inline_asm_unified", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_32BIT", "&&", "arm_arch4", "&&", "!", "(", "arm_arch8", "&&", "arm_arch_notm", ")", ")", "{", "int", "coproc_level", "=", "<NUM_LIT>", ";", "if", "(", "arm_arch5t", ")", "coproc_level", "|=", "<NUM_LIT>", ";", "if", "(", "arm_arch5te", ")", "coproc_level", "|=", "<NUM_LIT>", ";", "if", "(", "arm_arch6", ")", "coproc_level", "|=", "<NUM_LIT>", ";", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "coproc_level"], "ground_truth": [")", ";"], "File": "arm-c6", "Func": "arm_cpu_builtins", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4353, "Length": 459, "Cover_Rate": 0.684053651266766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "STI", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "STI", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "{", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo113", "Func": "getLoadStoreRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4354, "Length": 464, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "llvm", "::", "getInstrPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "{", "PredReg", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "}", "PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4355, "Length": 55, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_SELECT", ")", "return", "rtx_is_swappable_p", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "special", ")", ";", "else", "return", "<NUM_LIT>", ";", "case", "VEC_SELECT", ":", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE_INNER", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "GET_MODE", "(", "op", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "special", "=", "SH_EXTRACT", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DFmode", "||", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "V4DImode", ")", "&&", "GET_CODE", "(", "(", "parallel", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "special", "=", "SH_XXPERMDI", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "v2df_reduction_p", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "case", "UNSPEC", ":", "{", "int", "val", "=", "XINT", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "val", ")", "{", "default", ":", "break", ";", "case", "UNSPEC_VBPERMQ", ":", "case", "UNSPEC_VMRGH_DIRECT", ":", "case", "UNSPEC_VMRGL_DIRECT", ":", "case", "UNSPEC_VPACK_SIGN_SIGN_SAT", ":", "case", "UNSPEC_VPACK_SIGN_UNS_SAT", ":", "case", "UNSPEC_VPACK_UNS_UNS_MOD", ":", "case", "UNSPEC_VPACK_UNS_UNS_MOD_DIRECT", ":", "case", "UNSPEC_VPACK_UNS_UNS_SAT", ":", "case", "UNSPEC_VPERM", ":", "case", "UNSPEC_VPERM_UNS", ":", "case", "UNSPEC_VPERMHI", ":", "case", "UNSPEC_VPERMSI", ":", "case", "UNSPEC_VPERMXOR", ":", "case", "UNSPEC_VPKPX", ":", "case", "UNSPEC_VSLDOI", ":", "case", "UNSPEC_VSLO", ":", "case", "UNSPEC_VSRO", ":", "case", "UNSPEC_VSUM2SWS", ":", "case", "UNSPEC_VSUM4S", ":", "case", "UNSPEC_VSUM4UBS", ":", "case", "UNSPEC_VSUMSWS", ":", "case", "UNSPEC_VSUMSWS_DIRECT", ":", "case", "UNSPEC_VSX_CONCAT", ":", "case", "UNSPEC_VSX_CVDPSPN", ":", "case", "UNSPEC_VSX_CVSPDP", ":", "case", "UNSPEC_VSX_CVSPDPN", ":", "case", "UNSPEC_VSX_EXTRACT", ":", "case", "UNSPEC_VSX_SET", ":", "case", "UNSPEC_VSX_SLDWI", ":", "case", "UNSPEC_VSX_VSLO", ":", "case", "UNSPEC_VUNPACK_HI_SIGN", ":", "case", "UNSPEC_VUNPACK_HI_SIGN_DIRECT", ":", "case", "UNSPEC_VUNPACK_LO_SIGN"], "ground_truth": [":"], "File": "rs6000-p8swap3", "Func": "rtx_is_swappable_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4356, "Length": 349, "Cover_Rate": 0.4562091503267974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepi64_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask8", "__M", ","], "ground_truth": ["__m512i", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4357, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ShAmt", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SrcOp", ",", "ShAmt", ")", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "ShOps", "[", "<NUM_LIT>", "]", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "ShAmt", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "getTargetVShiftNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4358, "Length": 130, "Cover_Rate": 0.49429657794676807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "<NUM_LIT>", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "<NUM_LIT>", "&&", "VecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "("], "ground_truth": [")", ",", "VecVT", ")", ";"], "File": "SIISelLowering147", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4359, "Length": 209, "Cover_Rate": 0.31101190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "bytes", "=", "Desc", ".", "getSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "<NUM_LIT>", "*", "i", ")", ")", "&", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "return", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "isSrcOperand", "(", "Desc", ",", "i", ")", ")", "continue", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "RC", ".", "getSize", "(", ")", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "MCConstantExpr", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")"], "ground_truth": [")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIMCCodeEmitter34", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4360, "Length": 233, "Cover_Rate": 0.7396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_scalef_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128"], "ground_truth": ["__A", ",", "__m128", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_scalef_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4361, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringBase", "::", "AtomicRMWExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Type", "*", "MemType", "=", "AI", "->", "getType", "(", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "{", "return", "needsCmpXchgNb", "(", "MemType", ")", "?", "AtomicRMWExpansionKind", "::", "CmpXChg", ":", "AtomicRMWExpansionKind", "::", "None", ";", "}", "AtomicRMWInst", "::", "BinOp", "Op", "=", "AI", "->", "getOperation", "(", ")", ";", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Xchg", ":", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::"], "ground_truth": ["Sub", ":"], "File": "X86ISelLowering173", "Func": "shouldExpandAtomicRMWInIR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4362, "Length": 100, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DontExpandCondPseudos16", ")", "return", "BB", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "CC", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "SltOpc", "=", "<ISA_LIT>16WhichOp8uOr16simm", "(", "SltiOpc"], "ground_truth": [",", "SltiXOpc", ",", "Imm", ")", ";"], "File": "MipsISelLowering63", "Func": "EmitFEXT_CCRXI16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4363, "Length": 74, "Cover_Rate": 0.4378698224852071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "::", "iterator", "si", "=", "StackStores", ".", "begin", "(", ")", ",", "se", "=", "StackStores", ".", "end", "(", ")", ";", "si", "!=", "se", ";", "++", "si", ")", "{", "MachineInstr", "*", "Store", "=", "*", "si", ";", "unsigned", "Opc", "=", "Store", "->", "getOpcode", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Ret", "->", "getParent", "(", ")", ";", "int", "FI", "=", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "if", "(", "ZeroedLocations", ".", "count", "(", "FI", ")", ")", "continue", ";", "ZeroedLocations", ".", "insert", "(", "FI", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "(", "F", ",", "Ret", ")", ";", "BuildMI", "(", "MBB", ",", "Ret", ",", "Ret", "->", "getDebugLoc", "(", ")", ",", "InstrInfo", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addMemOperand", "(", "InstrInfo", "->", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "Ret", ",", "Ret", "->", "getDebugLoc", "(", ")", ",", "InstrInfo", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addMemOperand", "(", "InstrInfo", "->", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "CheriStackInvalidatePass", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4364, "Length": 250, "Cover_Rate": 0.4708097928436911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumOps", "==", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")"], "ground_truth": [".", "OpInfo", "[", "NumOps", "-", "<NUM_LIT>", "]", ".", "OperandType", ")", "{"], "File": "NyuziMCTargetDesc", "Func": "evaluateBranch", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4365, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_rangepd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__C", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_range_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4366, "Length": 32, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset"], "ground_truth": ["(", ")", ",", "std", "::", "max", "(", "<NUM_LIT>", ",", "TotalArgRegsSaveSize", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4367, "Length": 37, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "None", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Sign", "*=", "-", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";"], "File": "AArch64InstrInfo124", "Func": "isAddImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4368, "Length": 78, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "immed", ")", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "sprintf", "(", "result", ",", "<STR_LIT>", ",", "op", ",", "(", "TARGET_DENSITY", "&&", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "sprintf", "(", "result", ",", "<STR_LIT>", ",", "op", ")", ";", "}", "else", "sprintf", "(", "result", ",", "<STR_LIT>", ",", "op", ")", ";", "return", "result"], "ground_truth": [";"], "File": "xtensa1", "Func": "xtensa_emit_branch", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4369, "Length": 68, "Cover_Rate": 0.39766081871345027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "AMDGPUMCAsmInfo", "::", "getNonexecutableStackSection", "(", "MCContext", "&", "CTX", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUMCAsmInfo11", "Func": "getNonexecutableStackSection", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4370, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "insn_ptr", "&&", "r10k_needs_protection_p_1", "(", "x", ",", "*", "insn_ptr", ")", ")"], "ground_truth": ["*", "insn_ptr", "=", "NULL", ";"], "File": "mips", "Func": "r10k_needs_protection_p_store", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4371, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "<STR_LIT>", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "{", "ResultReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")"], "ground_truth": [".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4372, "Length": 305, "Cover_Rate": 0.6015779092702169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "Lower<ISA_LIT>GN_EXTEND_INREG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "DAG", ".", "ExtractVectorElements", "(", "Src", ",", "Args", ",", "<NUM_LIT>", ",", "NElts", ")", ";", "SDValue", "VTOp", "=", "DAG", ".", "getValueType", "(", "ExtraVT", ".", "getScalarType", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NElts", ";", "++", "I", ")", "Args", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ScalarVT", ",", "Args", "[", "I", "]", ",", "VTOp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "VT", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "LowerSIGN_EXTEND_INREG", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4373, "Length": 177, "Cover_Rate": 0.9725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TARGET_32BIT", ")", "return", "(", "size", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "else", "return", "(", "size", "+", "<NUM_LIT>"], "ground_truth": [")", ">>", "<NUM_LIT>", ";"], "File": "rs60003", "Func": "rs6000_arg_size", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4374, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "create<ISA_LIT>FPMoverPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "SparcTargetMachine58", "Func": "addPreEmitPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4375, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "LittleEndian", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64TargetMachine10", "Func": "computeDataLayout", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4376, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmladavq_p_s32", "(", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmladavq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4377, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNo", "=", "getRegPair", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNo", "++"], "ground_truth": [")", ")", ";"], "File": "MipsAsmParser", "Func": "addRegPairOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4378, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorn_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vorn_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4379, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "Op", ";", "return", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "(", "Op", "."], "ground_truth": ["getNode", "(", ")", ")", ")", "{"], "File": "X86ISelLowering148", "Func": "materializeVectorConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4380, "Length": 48, "Cover_Rate": 0.3096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ExpandPseudos"], "ground_truth": ["(", ")", ";"], "File": "ARCExpandPseudos", "Func": "createARCExpandPseudosPass", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4381, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM"], "ground_truth": [")", "{"], "File": "SystemZSelectionDAGInfo1", "Func": "SystemZSelectionDAGInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4382, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", ","], "ground_truth": ["Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4383, "Length": 120, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeCPURegsRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ";"], "File": "MipsDisassembler19", "Func": "DecodeDSPRegsRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4384, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_m_n_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vsubq_m_n_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vsubq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4385, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", ",", "MachineFunction", "&", ",", "bool", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext"], "ground_truth": ["&", ")", "const", "{"], "File": "WebAssemblyISelLowering (2)2", "Func": "CanLowerReturn", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4386, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUJ", "->", "Succs", "[", "i", "]", ".", "getSUnit", "(", ")", "!=", "SUI", ")", "{", "continue", ";", "}", "SDep", "Dep", "=", "SUJ", "->", "Succs", "[", "i", "]", ";", "SDep", "::", "Kind", "DepType", "=", "Dep", ".", "getKind", "(", ")", ";", "unsigned", "DepReg", "=", "<NUM_LIT>", ";", "if", "(", "DepType", "!=", "SDep", "::", "Order", ")", "{", "DepReg", "=", "Dep", ".", "getReg", "(", ")", ";", "}", "if", "(", "(", "MCIDI", ".", "isCall", "(", ")", "||", "MCIDI", ".", "isReturn", "(", ")", ")", "&&", "DepType", "==", "SDep", "::", "Order", ")", "{", "}", "else", "if", "(", "isDirectJump", "(", "I", ")", "&&", "!", "MCIDJ", ".", "isBranch", "(", ")", "&&", "!", "MCIDJ", ".", "isCall", "(", ")", "&&", "(", "DepType", "==", "SDep", "::", "Order", ")", ")", "{", "}", "else", "if", "(", "MCIDI", ".", "isConditionalBranch", "(", ")", "&&", "(", "DepType", "!=", "SDep", "::", "Data", ")", "&&", "(", "DepType", "!=", "SDep", "::", "Output", ")", ")", "{", "}", "else", "if", "(", "DepType", "==", "SDep", "::", "Output", "&&", "DepReg", "!=", "<STR_LIT>", ")", "{", "FoundSequentialDependence", "=", "true", ";", "}", "else", "if", "(", "DepType", "==", "SDep", "::", "Order", "&&", "Dep", ".", "isArtificial", "(", ")", ")", "{", "}", "else", "if", "(", "DepType", "!=", "SDep", "::", "Anti", ")", "{", "FoundSequentialDependence", "=", "true", ";", "}", "}", "if", "("], "ground_truth": ["FoundSequentialDependence", ")", "{"], "File": "Tile64VLIWPacketizer", "Func": "isLegalToPacketizeTogether", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4387, "Length": 203, "Cover_Rate": 0.5935672514619883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u8_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "uint8x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_u8_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4388, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ToTHMStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")"], "ground_truth": [",", "fixup_end", "(", ")", ")", ";"], "File": "ARMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4389, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cmp_bytes", "=", "bytes_to_compare", ";", "if", "(", "extra_bytes", "<", "offset", ")", "{", "offset", "-=", "extra_bytes", ";", "cmp_bytes", "=", "load_mode_size", ";", "bytes_to_compare", "=", "cmp_bytes", ";", "}", "}", "else", "cmp_bytes", "=", "bytes_to_compare", ";", "rtx", "offset_rtx", ";", "if", "(", "BYTES_BIG_ENDIAN", "||", "TARGET_AVOID_XFORM", ")", "offset_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "else", "{", "offset_rtx", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "offset_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "}", "rtx", "addr1", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "src1_addr", ",", "offset_rtx", ")", ";", "rtx", "addr2", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "src2_addr", ",", "offset_rtx", ")", ";", "do_load_for_compare_from_addr", "(", "load_mode", ",", "tmp_reg_src1", ",", "addr1", ",", "orig_src1", ")", ";", "do_load_for_compare_from_addr", "(", "load_mode", ",", "tmp_reg_src2", ",", "addr2", ",", "orig_src2", ")", ";", "unsigned", "HOST_WIDE_INT", "remain", "=", "bytes_to_compare", "-", "cmp_bytes", ";", "if", "(", "load_mode_size", "!=", "<NUM_LIT>", ")", "{", "if", "(", "load_mode_size", "<", "word_mode_size", ")", "{", "rtx", "sh", "=", "GEN_INT", "(", "BITS_PER_UNIT", "*", "(", "word_mode_size", "-", "load_mode_size", ")", ")", ";", "do_rotl3", "(", "tmp_reg_src1", ",", "tmp_reg_src1", ",", "sh", ")", ";", "do_rotl3", "(", "tmp_reg_src2", ",", "tmp_reg_src2", ",", "sh", ")", ";", "}", "if", "(", "cmp_bytes", "<", "word_mode_size", ")", "{", "HOST_WIDE_INT", "mb", "=", "BITS_PER_UNIT", "*", "(", "word_mode_size", "-", "cmp_bytes", ")", ";", "rtx", "mask", "=", "GEN_INT", "(", "HOST_WIDE_INT_M1U", "<<", "mb", ")", ";", "do_and3", "(", "tmp_reg_src1", ",", "tmp_reg_src1", ",", "mask", ")", ";", "do_and3", "(", "tmp_reg_src2", ",", "tmp_reg_src2", ",", "mask", ")", ";", "}", "}", "rtx", "dst_label", ";", "if", "(", "remain", ">", "<NUM_LIT>", "||", "equality_compare_rest", ")", "{", "if", "(", "!", "cleanup_label", ")", "cleanup_label", "=", "gen_label_rtx", "(", ")", ";", "dst_label", "=", "cleanup_label", ";", "}", "else", "dst_label", "=", "final_move_label", ";", "if", "(", "load_mode_size", "==", "<NUM_LIT>", ")", "{", "if", "(", "equality_compare_rest", ")", "{", "rtx", "lab_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "final_move_label", ")", ";", "rtx", "cond", "=", "gen_reg_rtx", "(", "CCmode"], "ground_truth": [")", ";"], "File": "rs6000-string", "Func": "expand_strncmp_gpr_sequence", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4390, "Length": 278, "Cover_Rate": 0.3130630630630631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Outs", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>ParamManager", "&", "PM", "=", "MFI", "->", "getParamManager", "(", ")", ";", "SDValue", "Flag", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "useParamSpaceForDeviceArgs", "(", ")", ")", "{", "assert", "(", "Outs", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ParamSize", "=", "OutVals", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Param", "=", "PM", ".", "addReturnParam", "(", "ParamSize", ")", ";", "const", "std", "::", "string", "&", "ParamName", "=", "PM", ".", "getParamName", "(", "Param", ")", ";", "SDValue", "ParamValue", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ParamName", ".", "c_str", "(", ")", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "ParamValue", ",", "OutVals", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "RegVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "TargetRegisterClass", "*", "TRC", "=", "<NUM_LIT>", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "TRC", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "TRC", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "TRC", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "TRC", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "TRC", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "TRC", "=", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "TRC", ")", ";", "SDValue", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "OutVals", "[", "i", "]", ")", ";", "SDValue", "OutReg", "=", "DAG", ".", "getRegister", "(", "Reg", ",", "RegVT", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Copy", ",", "OutReg", ")", ";", "MFI", "->", "addRetReg", "(", "Reg", ")", ";", "}", "}", "if", "(", "Flag", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["Chain", ")", ";"], "File": "PTXISelLowering", "Func": "LowerReturn", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4391, "Length": 403, "Cover_Rate": 0.7057793345008757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ")", "{", "if", "(", "!", "CM", ".", "hasValue", "(", ")", ")", "return", "CodeModel", "::", "Small", ";", "return", "CM", ".", "getValue", "(", ")"], "ground_truth": [";"], "File": "TPCTargetMachine", "Func": "getEffectiveCodeModel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4392, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "unsigned", "opcode", "=", "(", "DestReg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "opcode", ")", ",", "DestReg", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PIC16InstrInfo3", "Func": "loadRegFromStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4393, "Length": 107, "Cover_Rate": 0.4592274678111588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "canonicalize", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineLoop", "*", "InnerLoop", "=", "MLI", ".", "getLoopFor", "(", "MBB", ")", ";", "if", "(", "InnerLoop", "==", "Loop", ")", "{", "return", "MBB", ";", "}", "else", "{", "if", "(", "!", "LoopBlocks", ".", "count", "(", "MBB", ")", ")", "{", "return", "nullptr", ";", "}", "assert", "(", "InnerLoop"], "ground_truth": [")", ";"], "File": "WebAssemblyFixIrreducibleControlFlow", "Func": "canonicalize", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4394, "Length": 53, "Cover_Rate": 0.8548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_maskz_load_epi32", "(", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_load_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4395, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "doFinalization", "(", "Module", "&"], "ground_truth": ["M", ")", "override", "{"], "File": "AttributeAdjuster", "Func": "doFinalization", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4396, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshrq_n_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_aarch64_ashrv8hi", "("], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vshrq_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4397, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckl", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Unpckh", ";", "createUnpackShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ",", "false", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckh", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ","], "ground_truth": ["V1", ",", "V2", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4398, "Length": 77, "Cover_Rate": 0.36492890995260663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RegClass", "=", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", ";", "if", "(", "RegClass", "==", "&", "<STR_LIT>", ")", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RegClass", ")", ";", "}", "unsigned", "LowReg", "=", "MFI", "->", "getLowReg", "(", ")", ",", "HighReg", "=", "MFI", "->", "getHighReg", "(", ")", ";", "unsigned", "StartOffset", "=", "RegSpillOffsets", "[", "LowReg", "]", ";", "if", "(", "StartOffset", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "(", "LowReg", "==", "HighReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "LowReg", ",", "RegState", "::", "Define", ")", ";", "if", "(", "LowReg", "!=", "HighReg", ")", "MIB", ".", "addReg"], "ground_truth": ["(", "HighReg", ",", "RegState", "::", "Define", ")", ";"], "File": "SystemZInstrInfo31", "Func": "restoreCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4399, "Length": 125, "Cover_Rate": 0.3351206434316354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OpInf", ".", "TransferOperands"], "ground_truth": [";"], "File": "MicroMipsSizeReduction", "Func": "TransferOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4400, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttps_pi32", "("], "ground_truth": ["__m128", "__A", ")", "{"], "File": "xmmintrin", "Func": "_mm_cvttps_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4401, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "Register", "CountReg", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent"], "ground_truth": ["(", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4402, "Length": 464, "Cover_Rate": 0.655367231638418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFCPSGN", "(", ")", "const", "{", "return", "HasFCPSGN"], "ground_truth": [";"], "File": "PPCSubtarget (2)", "Func": "hasFCPSGN", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4403, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "EmitAlignment", "(", "F", "->", "getAlignment", "(", ")", ",", "F", ")", ";", "EmitFunctionBodyStart", "(", ")", ";", "EmitFunctionHeader", "(", ")", ";", "MachineFunction", "::", "const_iterator", "MBB", ";", "for", "(", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "MBB", "!=", "MF", ".", "end", "(", ")", ";", "++", "MBB", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "NewLine", ")", ";", "printMBBInfo", "(", "MBB", ")", ";", "if", "(", "MBB", "!=", "MF", ".", "begin", "("], "ground_truth": [")", ")", "{"], "File": "TMS320C64XAsmPrinter", "Func": "runOnMachineFunction", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4404, "Length": 79, "Cover_Rate": 0.33760683760683763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HARD_FLOAT_ABI", "&&", "TARGET_VFP", ")", "size", "+=", "<NUM_LIT>", ";", "if", "(", "TARGET_IWMMXT_ABI", ")", "size", "+=", "<NUM_LIT>", ";", "}", "return", "size"], "ground_truth": [";"], "File": "arm4", "Func": "arm_apply_result_size", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4405, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "||", "MI", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "{", "switch", "(", "getAddrMode", "(", "MI", ")", ")", "{", "case", "<STR_LIT>", ":", "NonExtOpcode", "=", "<STR_LIT>", "(", "MI", "->"], "ground_truth": ["getOpcode", "(", ")", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "hasNonExtEquivalent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4406, "Length": 45, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "parser", ",", "const", "MCInstrInfo", "&", "MII", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "sti", ")", ",", "Parser", "(", "parser", ")", ",", "hasConsumedDollar", "(", "false", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")"], "ground_truth": [")", ";"], "File": "MipsAsmParser16", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4407, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "pa_d_handle_target_float_abi", "}", ",", "{", "<STR_LIT>", ",", "pa_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}"], "ground_truth": [",", "}", ";"], "File": "pa-d", "Func": "pa_d_register_target_info", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4408, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrnq_s32", "(", "int32x4_t", "a", ",", "int32x4_t", "b", ")", "{", "return", "(", "int32x4x2_t", ")", "{", "vtrn1q_s32", "(", "a", ",", "b", ")", ",", "vtrn2q_s32", "(", "a", ",", "b"], "ground_truth": [")", "}", ";"], "File": "arm", "Func": "neon2_vtrnq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4409, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_pmulhuw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "_mm_mulhi_pu16", "(", "__A", ","], "ground_truth": ["__B", ")", ";"], "File": "xmmintrin5", "Func": "_m_pmulhuw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4410, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&"], "ground_truth": ["AU", ")", "const", "{"], "File": "TMS320C64XCallTimer", "Func": "getAnalysisUsage", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4411, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>VSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>VSXFMAMutateID", ")", ";", "if", "(", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "addPass", "(", "create<ISA_LIT>TLSDynamicCallPass"], "ground_truth": ["(", ")", ")", ";"], "File": "PPCTargetMachine32", "Func": "addPreRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4412, "Length": 45, "Cover_Rate": 0.8490566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "(", "char", "*", ")", "&", "ultra_pipe", ",", "<NUM_LIT>"], "ground_truth": [",", "sizeof", "ultra_pipe", ")", ";"], "File": "sparc2", "Func": "ultra_flush_pipeline", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4413, "Length": 15, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "slowLEA", "(", ")", "const", "{", "return", "SlowLEA"], "ground_truth": [";"], "File": "X86Subtarget (2)", "Func": "slowLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4414, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ElfTargetObjectFile", "(", ")"], "ground_truth": ["{"], "File": "ARMTargetObjectFile6", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4415, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "("], "ground_truth": ["I", "->", "getFrameIdx", "(", ")", ")", ";"], "File": "X86FrameLowering115", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4416, "Length": 105, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "SDValue", "(", "SGPROffset", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "V0", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Glue", ";", "if", "(", "HasVSrc", ")", "{", "SDValue", "VSrc0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "V0", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "CopyToV0", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SL", ",", "V0", ",", "VSrc0", ",", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "Chain", "=", "CopyToV0", ";", "Glue", "=", "CopyToV0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "OffsetField", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmOffset", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "GDS", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "const", "unsigned", "Opc", "=", "gwsIntrinToOpcode", "(", "IntrID", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops"], "ground_truth": [";"], "File": "AMDGPUISelDAGToDAG16", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4417, "Length": 294, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "shift", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "shift", "<<=", "<NUM_LIT>", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "Fail", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "shift", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "return", "Fail", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "ARM64Disassembler", "Func": "DecodeMoveImmInstruction", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4418, "Length": 130, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "new", "=", "imports_list", ";", "new", ";", "new", "=", "new", "->", "next", ")", "if", "(", "new", "->", "name", "==", "name", ")", "return", ";", "new", "=", "(", "struct", "import", "*", ")", "xmalloc", "(", "sizeof", "(", "struct", "import", ")", ")", ";", "new", "->", "next", "=", "imports_list", ";", "imports_list", "=", "new", ";", "new", "->", "name"], "ground_truth": ["=", "name", ";"], "File": "arm3", "Func": "aof_add_import", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4419, "Length": 56, "Cover_Rate": 0.7887323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vpselq_uv16qi", "(", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vpselq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4420, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_ostream", "&", ",", "bool", "="], "ground_truth": ["true", ")", "{"], "File": "NVPTXTargetMachine13", "Func": "addPassesToEmitMC", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4421, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer970", "::", "Reset", "(", ")", "{", "LastWasBL8_ELF", "=", "false", ";", "EndDispatchGroup", "("], "ground_truth": [")", ";"], "File": "PPCHazardRecognizers34", "Func": "Reset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4422, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "offset", ">", "<NUM_LIT>", "&&", "offset", "<=", "sh_max_mov_insn_displacement", "(", "mode", ",", "false", ")", ")", "return", "(", "mode", "==", "HImode", "||", "mode", "==", "QImode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "TARGET_SH2A", "&&", "offset", ">", "<NUM_LIT>", "&&", "offset", "<=", "sh_max_mov_insn_displacement", "(", "mode", ",", "true", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "!", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "TARGET_SHMEDIA", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "sh4", "Func": "sh_address_cost", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4423, "Length": 92, "Cover_Rate": 0.40707964601769914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetELF", "("], "ground_truth": [")", "const", "{"], "File": "ARM64Subtarget", "Func": "isTargetELF", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4424, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializePowerPCTarget", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>32TargetMachine", ">", "A", "("], "ground_truth": ["The<ISA_LIT>32Target", ")", ";"], "File": "PPCTargetMachine26", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4425, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32_t", ")", "("], "ground_truth": ["imm", ">>", "<NUM_LIT>", ")", ";"], "File": "VE7", "Func": "HI32", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4426, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SDValue", "ISR", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ISR", ".", "isMachineOpcode", "(", ")", "||", "ISR", ".", "getMachineOpcode", "(", ")", "!=", "TargetOpcode", "::", "INSERT_SUBREG", ")", "continue", ";", "if", "(", "!", "ISR", ".", "hasOneUse", "(", ")", ")", "continue", ";", "if", "(", "ISR", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "IDef", "=", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IDef", ".", "isMachineOpcode", "(", ")", "||", "IDef", ".", "getMachineOpcode", "(", ")", "!=", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "continue", ";", "SDValue", "Op32", "=", "ISR", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op32", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "SmallPtrSet", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "ToPromote", ";", "if", "(", "!", "Peephole<ISA_LIT>64ZExtGather", "(", "Op32", ",", "ToPromote", ")", ")", "continue", ";", "bool", "OutsideUse", "=", "false", ";", "for", "(", "SDNode", "*", "PN", ":", "ToPromote", ")", "{", "for", "(", "SDNode", "*", "UN", ":", "PN", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "ToPromote", ".", "count", "(", "UN", ")", "&&", "UN", "!=", "ISR", ".", "getNode", "(", ")", ")", "{", "OutsideUse", "=", "true", ";", "break", ";", "}", "}", "if", "(", "OutsideUse", ")", "break", ";", "}", "if", "(", "OutsideUse", ")", "continue", ";", "MadeChange", "=", "true", ";", "for", "(", "SDNode", "*", "PN", ":", "ToPromote", ")", "{", "unsigned", "NewOpcode", ";", "switch", "(", "PN", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>"], "ground_truth": [";", "break", ";"], "File": "PPCISelDAGToDAG", "Func": "PeepholePPC64ZExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4427, "Length": 369, "Cover_Rate": 0.40594059405940597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "copy0MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["sinkMBB", ";"], "File": "X86ISelLowering150", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4428, "Length": 139, "Cover_Rate": 0.4199395770392749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "COMMUTATIVE_P", "(", "x", ")", "&&", "(", "TARGET_NO_SPACE_REGS", "||", "(", "outer_code", "!=", "UNKNOWN", "&&", "outer_code", "!=", "MEM", ")", "||", "GET_CODE"], "ground_truth": ["(", "x", ")", "!=", "PLUS", ")", ")", ";"], "File": "pa3", "Func": "pa_commutative_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4429, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "NumElements", "=", "Op", ".", "getNumOperands", "(", ")", ";", "SDValue", "Element", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElements", ";", "++", "i", ")", "if", "(", "Op", ".", "getOperand", "(", "i", ")", "!=", "Element", ")", "return", "false", ";", "El", "=", "Element", ";", "return"], "ground_truth": ["true", ";"], "File": "TPCISelLowering", "Func": "isSplatBuildVector", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4430, "Length": 67, "Cover_Rate": 0.8170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "Idx", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "EVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "EVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG"], "ground_truth": [".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering191", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4431, "Length": 313, "Cover_Rate": 0.44971264367816094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumUse", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Use", ":", "MRI", ".", "use_nodbg_operands", "(", "VReg", ")", ")", "{", "auto", "&", "UseInst", "=", "*", "Use", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", ".", "getParent", "(", ")", "!=", "DefBB", "||", "UseInst", ".", "isPHI", "(", ")", ")", "return", "true", ";", "if", "(", "++", "NumUse", ">", "MaxUseScan", ")", "return", "true", ";", "}", "if", "(", "NumUse", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "int", "MaxInstScan", "=", "<NUM_LIT>", ";", "int", "NumInst", "=", "<NUM_LIT>", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator"], "ground_truth": ["(", ")", ")", ";", ";", "++", "I", ")", "{"], "File": "SIInstrInfo54", "Func": "execMayBeModifiedBeforeAnyUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4432, "Length": 101, "Cover_Rate": 0.37969924812030076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>FrameLowering", "::", "calculateMaxStackAlign", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "MaxAlign", "=", "MFI"], "ground_truth": [".", "getMaxAlignment", "(", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "calculateMaxStackAlign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4433, "Length": 32, "Cover_Rate": 0.3595505617977528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_fixupimmps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16si", ")", "__C"], "ground_truth": [",", "__imm", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_fixupimm_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4434, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N", ";", "return"], "ground_truth": ["true", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "SelectAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4435, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "scalar_store", ":", "return", "costs", "->", "scalar_store_cost", ";", "case", "vector_stmt", ":", "return", "fp", "?", "simd_costs", "->", "fp_stmt_cost", ":", "simd_costs", "->", "int_stmt_cost", ";", "case", "vector_load", ":", "return", "simd_costs", "->", "align_load_cost", ";", "case", "vector_store", ":", "return", "simd_costs", "->", "store_cost", ";", "case", "vec_to_scalar", ":", "return", "simd_costs", "->", "vec_to_scalar_cost", ";", "case", "scalar_to_vec", ":", "return", "simd_costs", "->", "scalar_to_vec_cost", ";", "case", "unaligned_load", ":", "case", "vector_gather_load", ":", "return", "simd_costs", "->", "unalign_load_cost", ";", "case", "unaligned_store", ":", "case"], "ground_truth": ["vector_scatter_store", ":"], "File": "aarch641", "Func": "aarch64_builtin_vectorization_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4436, "Length": 71, "Cover_Rate": 0.31555555555555553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createMachObjectWriter", "(", "OS", ",", "true", ",", "object", "::", "mach", "::", "CTM_x86_64", ",", "object", "::"], "ground_truth": ["mach", "::", "CS<ISA_LIT>_ALL", ",", "true", ")", ";"], "File": "X86AsmBackend37", "Func": "createObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4437, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "sym", "=", "x", ";", "else", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "offset", "=", "INTVAL", "(", "x", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "offset", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "if", "(", "sym", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "TARGET_MACHO", "&&", "flag_pic", "&&", "!", "machopic_offs_p", ")", "return", "false", ";", "if", "(", "MACHO_SYMBOL_INDIRECTION_P", "(", "sym", ")", ")", ";", "else", "if", "(", "decl", "&&", "DECL_ALIGN", "(", "decl", ")", ")", "align", "=", "DECL_ALIGN_UNIT", "(", "decl", ")", ";", "}", "unsigned", "int", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "case", "E_DDmode", ":", "case", "E_DImode", ":", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "!", "TARGET_POWERPC64", ")", "extra", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "offset", "&", "<NUM_LIT>", ")", "||", "(", "align", "&", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "E_TFmode", ":", "case", "E_IFmode", ":", "case", "E_KFmode", ":", "case", "E_TDmode", ":", "case", "E_TImode", ":", "case", "E_PTImode"], "ground_truth": [":"], "File": "rs6000", "Func": "darwin_rs6000_legitimate_lo_sum_const_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4438, "Length": 191, "Cover_Rate": 0.4935400516795866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "strncmp", "(", "DLL_IMPORT_PREFIX", ",", "symbol", ",", "strlen", "("], "ground_truth": ["DLL_IMPORT_PREFIX", ")", ")", "==", "<NUM_LIT>", ")", ";"], "File": "winnt3", "Func": "i386_pe_dllimport_name_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4439, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", ";", "unsigned", "Align", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Align", "=", "ST", "->", "getAlignment", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Align", ",", "isSEXTLoad", ",", "Subtarget", "->", "isLittle", "("], "ground_truth": [")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering101", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4440, "Length": 159, "Cover_Rate": 0.5559440559440559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_getexp_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_getexppd256_mask", "(", "(", "__v4df", ")", "__A", ",", "("], "ground_truth": ["__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_getexp_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4441, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "int64_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->"], "ground_truth": ["getZExtValue", "(", ")", ";"], "File": "PPCISelDAGToDAG29", "Func": "selectI64Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4442, "Length": 21, "Cover_Rate": 0.45652173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getPtrSizedStackRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "StackReg", "=", "getStackRegister"], "ground_truth": ["(", ")", ";"], "File": "X86RegisterInfo102", "Func": "getPtrSizedStackRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4443, "Length": 33, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "tmpSPVReg", ")", ".", "addReg", "(", "physSPReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SPLimitVReg", ")", ".", "addReg", "(", "tmpSPVReg", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "TlsOffset", ")", ".", "addReg", "(", "TlsReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mallocMBB", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "physSPReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "bumpSPPtrVReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "continueMBB", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "CallingConv", "::", "C", ")", ";", "if", "(", "Is64Bit", ")", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "!", "Is64Bit", ")", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "mallocPtrVReg", ")", ".", "addReg", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "continueMBB", ")", ";", "BB", "->", "addSuccessor", "(", "bumpMBB", ")", ";", "BB", "->", "addSuccessor", "(", "mallocMBB", ")", ";", "mallocMBB", "->", "addSuccessor", "("], "ground_truth": ["continueMBB", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "EmitLoweredSegAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4444, "Length": 453, "Cover_Rate": 0.5298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "<NUM_LIT>", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "<NUM_LIT>", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "<NUM_LIT>", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->"], "ground_truth": ["getContext", "(", ")", ",", "None", ")", ";"], "File": "AMDGPUPromoteAlloca48", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4445, "Length": 157, "Cover_Rate": 0.4460227272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Bid", "(", "unsigned", "B", ")", "{", "Bid", "=", "B", "?", "MAX", "/"], "ground_truth": ["countPopulation", "(", "B", ")", ":", "<NUM_LIT>", ";", "}"], "File": "HexagonShuffler (2)", "Func": "HexagonBid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4446, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "FeatureKind", "=", "<STR_LIT>", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "<STR_LIT>", ")", "{", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";", "return", "false", ";", "}", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "{", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";", "return", "false", ";", "}", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "="], "ground_truth": ["copySTI", "(", ")", ";"], "File": "ARMAsmParser105", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4447, "Length": 159, "Cover_Rate": 0.5282392026578073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_ops", ";", "i", "++", ")", "{", "if", "(", "!", "can_create_pseudo", ")", "x", "=", "riscv_emit_set", "(", "temp", ",", "x", ")", ";", "else", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";", "codes", "[", "i", "]", ".", "value", "=", "trunc_int_for_mode", "(", "codes", "[", "i", "]", ".", "value", ",", "mode", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "codes", "[", "i", "]", ".", "code", ",", "mode", ",", "x", ",", "GEN_INT", "(", "codes", "[", "i", "]", ".", "value", ")", ")", ";", "}", "}", "riscv_emit_set", "(", "dest", ","], "ground_truth": ["x", ")", ";"], "File": "riscv1", "Func": "riscv_move_integer", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4448, "Length": 92, "Cover_Rate": 0.42790697674418604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "assert", "(", "MI", ".", "isInlineAsm", "(", ")", ")", ";", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "MFI", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "isVRegStackified", "(", "OldReg", ")", ")", "{", "InsertPt", "=", "findStartOfTree", "(", "MO", ",", "MRI", ",", "MFI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "MFI", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "MFI", ",", "CurLocal", ",", "OldReg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ";", "Register", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Opc", "=", "getLocalGetOpcode", "(", "RC", ")", ";", "InsertPt", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "NewReg", ")", ".", "addImm", "(", "LocalId", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "MFI", ".", "setNumLocals", "(", "CurLocal", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "auto", "RL", "=", "Reg2Local", ".", "find", "(", "Reg", ")", ";", "if", "(", "RL", "==", "Reg2Local", ".", "end", "(", ")", "||", "RL", "->", "second", "<", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", "continue", ";", "MFI", ".", "setLocal", "(", "RL", "->", "second", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ",", "typeForRegClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isLabel", "(", ")", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "assert", "(", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MRI", ".", "use_empty", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MFI", ".", "isVRegStackified", "(", "MO", ".", "getReg", "(", ")", ")"], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyExplicitLocals19", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4449, "Length": 484, "Cover_Rate": 0.3415666901905434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "StackSlotSize", ")", "{", "cerr", "<<", "<STR_LIT>", "<<", "VA", ".", "getLocVT", "(", ")", ".", "getSimpleVT", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "LRSaveSize", "+", "VA", ".", "getLocMemOffset", "(", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ArgValues", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "array_lengthof", "(", "ArgRegs", ")", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ")", ";", "if", "(", "i", "==", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering17", "Func": "LowerCCCArguments", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4450, "Length": 283, "Cover_Rate": 0.38346883468834686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isEndLoopN", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "int", "EndLoopOp", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isMBB", "(", ")", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "VisitedBBs", ";", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "VisitedBBs", ")", ";", "assert", "(", "Loop", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "EndLoopOp", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isNewValueJump", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Flags1", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", ";", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "{", "unsigned", "Flags2", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags2", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addImm", "(", "Cond"], "ground_truth": ["[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "HexagonInstrInfo72", "Func": "InsertBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4451, "Length": 314, "Cover_Rate": 0.39006211180124223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerUMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "SystemZISelLowering (2)3", "Func": "LowerOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4452, "Length": 343, "Cover_Rate": 0.3983739837398374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RI", ";"], "File": "KudeyarInstrInfo", "Func": "getRegisterInfo", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4453, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "="], "ground_truth": ["CPU", ";"], "File": "SystemZSubtarget (2)1", "Func": "initializeSubtargetDependencies", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4454, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "<STR_LIT>", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Alignment", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "CM", "==", "CodeModel", "::", "Large", ")", "{", "Register", "AddrReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ","], "ground_truth": ["TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "File": "X86FastISel104", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4455, "Length": 234, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "matchAsmImpl", "(", "StringRef", "s", ",", "ArrayRef", "<", "const", "StringRef", "*", ">", "args", ")", "{", "s", "=", "s", ".", "substr", "(", "s", ".", "find_first_not_of", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "StringRef", "piece", "(", "*", "args", "[", "i", "]", ")", ";", "if", "(", "!", "s", ".", "startswith", "(", "piece", ")", ")", "return", "false", ";", "s", "=", "s", ".", "substr", "(", "piece", ".", "size", "(", ")", ")", ";", "StringRef", "::", "size_type", "pos", "=", "s", ".", "find_first_not_of", "(", "<STR_LIT>", ")", ";", "if", "(", "pos", "==", "<NUM_LIT>", ")", "return", "false", ";", "s", "=", "s", ".", "substr", "(", "pos"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)", "Func": "matchAsmImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4456, "Length": 118, "Cover_Rate": 0.9291338582677166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_round_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int"], "ground_truth": ["__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm_sub_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4457, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "{", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "X86ISelLowering (2)5", "Func": "combineADC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4458, "Length": 77, "Cover_Rate": 0.3092369477911647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "&&", "TYPE_PRECISION", "(", "type", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "TYPE_NAME", "(", "type", ")", "!=", "NULL", ")", "{", "const", "char", "*", "res", "=", "<STR_LIT>", "("], "ground_truth": ["type", ")", ";"], "File": "riscv1", "Func": "riscv_mangle_type", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4459, "Length": 39, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "("], "ground_truth": [")", ")", "{"], "File": "ARMFrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4460, "Length": 215, "Cover_Rate": 0.315712187958884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "isAtomicRet", "(", "*", "MI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER"], "ground_truth": [")", ";"], "File": "SIMemoryLegalizer10", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4461, "Length": 167, "Cover_Rate": 0.6653386454183267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "LanaiAsmParser (2)", "Func": "isMem", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4462, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "loadInputValue", "(", "Register", "DstReg", ",", "MachineIRBuilder", "&", "B", ",", "<STR_LIT>", "ArgType", ")", "const", "{", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "assert", "(", "ArgType", "==", "<STR_LIT>", ")", ";", "B", ".", "buildConstant", "(", "DstReg", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4463, "Length": 88, "Cover_Rate": 0.6567164179104478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rmap_ty", "::", "iterator", "iter", "=", "RegisterMap", ".", "find", "(", "Name", ".", "str", "(", ")", ")", ";", "if", "(", "iter", "!=", "RegisterMap", ".", "end", "(", ")", ")", "return", "iter", "->", "second", ";", "else", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMAsmLexer", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4464, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "unsigned", "AddOpc", "=", "<STR_LIT>", ",", "SubOpc", "=", "<STR_LIT>", ";", "int", "AddOffset", "=", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "(", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "{", "AddOpc", "=", "<STR_LIT>", ";", "SubOpc", "=", "<STR_LIT>", ";", "AddOffset", "=", "-", "AddOffset", ";", "}", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "AddOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AddOffset", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "New", "=", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "SubOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "("], "ground_truth": ["Offset", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AVRRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4465, "Length": 232, "Cover_Rate": 0.3473053892215569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel"], "ground_truth": [")", ";"], "File": "AVRISelDAGToDAG", "Func": "createAVRISelDag", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4466, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_secondary_reload_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ",", "bool", "altivec_p", ")", "{", "if", "(", "to_type", "==", "NO_REG_TYPE", "||", "from_type", "==", "NO_REG_TYPE", ")", "return", "false", ";", "if", "(", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "from_type", "==", "PSEUDO_REG_TYPE", ")", "||", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "from_type", ")", ")", "||", "(", "from_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", ")", "return", "true", ";", "if", "(", "to_type", "==", "from_type", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", "return", "true", ";", "if", "(", "rs6000_secondary_reload_simple_move", "(", "to_type", ",", "from_type", ",", "mode", ")", ")", "{", "if", "(", "sri"], "ground_truth": [")", "{"], "File": "powerpcspe", "Func": "rs6000_secondary_reload_move", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4467, "Length": 104, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "OperandMatchResultTy", "ResTy", ";", "if", "(", "Kind", "==", "MCK_AnyReg", ")", "ResTy", "=", "parseAnyReg", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_VR128", ")", "ResTy", "=", "parseVR128", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_BDXAddr64Disp12", "||", "Kind", "==", "MCK_BDXAddr64Disp20", ")", "ResTy", "=", "parseBDXAddr64", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_BDAddr64Disp12", "||", "Kind", "==", "MCK_BDAddr64Disp20", ")", "ResTy", "=", "parseBDAddr64", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_BDVAddr64Disp12", ")", "ResTy", "=", "parseBDVAddr64", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_PCRel32", ")", "ResTy", "=", "parsePCRel32", "(", "Operands", ")", ";", "else", "if", "(", "Kind", "==", "MCK_PCRel16", ")", "ResTy", "=", "parsePCRel16", "(", "Operands", ")", ";", "else", "{", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Expr", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "ResTy", "=", "MatchOperand_Success", ";", "}", "if", "(", "ResTy", "!=", "MatchOperand_Success", ")", "return", "true", ";", "}", "MCInst", "Inst", "=", "MCInstBuilder", "(", "Entry", "->", "Opcode", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Operands", ".", "size", "(", ")", ";", "i", "++", ")", "{", "MCParsedAsmOperand", "&", "Operand", "=", "*", "Operands", "["], "ground_truth": ["i", "]", ";"], "File": "SystemZAsmParser1", "Func": "ParseDirectiveInsn", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4468, "Length": 277, "Cover_Rate": 0.46166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "ret", "(", "Cond", "c", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "c"], "ground_truth": [")", ";"], "File": "disassembler", "Func": "ret", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4469, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "builder", "::", "len", "(", ")", "const", "{", "return", "len_visitor", "{", "}", "(", "*"], "ground_truth": ["this", ")", ";"], "File": "TVMReFunc", "Func": "len", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4470, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool", "chkR", "=", "checkRegisters", "(", ")", ";", "bool", "chkS", "=", "checkSolo", "(", ")", ";", "bool", "chkSh", "=", "checkShuffle", "(", ")", ";", "bool", "chkSl", "=", "checkSlots", "("], "ground_truth": [")", ";"], "File": "HexagonMCChecker11", "Func": "check", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4471, "Length": 42, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s8_u32", "(", "uint32x2_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vreinterpret_s8_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4472, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InvMask", "=", "DAG", ".", "getNOT", "(", "DL", ",", "Mask", ",", "VT", ")", ";", "SDValue", "Sel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Mask", ",", "In1", ")", ";", "SDValue", "SelInv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InvMask", ",", "In2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["VT", ",", "Sel", ",", "SelInv", ")", ";"], "File": "AArch64ISelLowering69", "Func": "performBSPExpandForSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4473, "Length": 66, "Cover_Rate": 0.3626373626373626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vpadd_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4474, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "NULL", ")", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "orig", ")", ",", "UNSPEC_GOTOFF", ")", ";", "x", "=", "gen_rtx_CONST", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "reg", ",", "x", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "pic_offset_table_rtx", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "reg", "==", "NULL", ")", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "orig", ")", ",", "UNSPEC_GOT", ")", ";", "x", "=", "gen_rtx_CONST", "(", "SImode", ",", "x", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "pic_offset_table_rtx", ",", "x", ")", ";", "x", "=", "gen_const_mem", "(", "SImode", ",", "x"], "ground_truth": [")", ";"], "File": "mn10300", "Func": "mn10300_legitimize_pic_address", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4475, "Length": 129, "Cover_Rate": 0.6292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "maxStoresPerMemset", "=", "<NUM_LIT>", ";", "maxStoresPerMemmove", "=", "maxStoresPerMemcpy", "=", "<NUM_LIT>", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "XCoreISelLowering15", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4476, "Length": 218, "Cover_Rate": 0.3562091503267974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TLSModel", "::", "Model", "model", "=", "DAG", ".", "getTarget", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "SDValue", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ")", ";", "SDValue", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPLo", ")", ";", "SDValue", "TPHiShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "TP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHiShifted", ",", "TPLo", ")", ";", "SDValue", "Offset", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "lowerTLSGetOffset", "(", "Node", ",", "DAG", ",", "<STR_LIT>", ",", "Offset", ")", ";", "break", ";", "}", "case", "TLSModel", "::", "LocalDynamic", ":", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "lowerTLSGetOffset", "(", "Node", ",", "DAG", ",", "<STR_LIT>", ",", "Offset", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "incNumLocalDynamicTLSAccesses", "(", ")", ";", "CPV", "=", "<ISA_LIT>ConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "SDValue", "DTPOffset", "=", "DAG", ".", "getConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "DTPOffset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DTPOffset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Offset", ",", "DTPOffset", ")", ";", "break", ";", "}", "case", "TLSModel", "::"], "ground_truth": ["InitialExec", ":", "{"], "File": "SystemZISelLowering (2)1", "Func": "lowerGlobalTLSAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4477, "Length": 430, "Cover_Rate": 0.6160458452722063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isConstantImm", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "getImm", "(", ")", "->", "getKind", "(", ")", "==", "MCExpr", "::"], "ground_truth": ["Constant", ";"], "File": "AGCAsmParser", "Func": "isConstantImm", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4478, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "EmitBasicBlockEnd", "(", "MBB", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", "(", "MBB", ".", "empty", "(", ")", ")", "TS", "."], "ground_truth": ["emitDirectiveInsn", "(", ")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "EmitBasicBlockEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4479, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_PREFI", "(", "void", "*", "mm", ",", "int", "s", ")", "{", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "(", "(", "char", "*", ")", "mm", ")"], "ground_truth": ["[", "s", "]", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_PREFI", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4480, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "unsigned", "Align", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ListPtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "ListPtr", ")", ";", "LLT", "IntPtrTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Register", "List", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "List", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "PtrSize", ",", "PtrSize", ")", ")", ";", "Register", "DstPtr", ";", "if", "(", "Align", ">", "PtrSize", ")", "{", "auto", "AlignMinus1", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "Align", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AArch64LegalizerInfo19", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4481, "Length": 149, "Cover_Rate": 0.430635838150289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "("], "ground_truth": ["Inst", ")", ";"], "File": "LM32MCTargetDesc", "Func": "createLM32MCAsmInfo", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4482, "Length": 21, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expandLogic", "(", "unsigned", "Op", ",", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "Register", "SrcLoReg", ",", "SrcHiReg", ",", "DstLoReg", ",", "DstHiReg", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "SrcReg", ",", "SrcLoReg", ",", "SrcHiReg", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "auto", "MIBLO", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "Op", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill"], "ground_truth": [")", ")", ".", "addReg", "(", "SrcLoReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandLogic", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4483, "Length": 181, "Cover_Rate": 0.6804511278195489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "unsigned", "SlotSize", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getSlotSize", "(", ")", ";", "const", "bool", "Is64Bit", "=", "STI", ".", "is64Bit", "(", ")", ";", "DebugLoc", "DL", ";", "const", "unsigned", "HipeLeafWords", "=", "<NUM_LIT>", ";", "const", "unsigned", "CCRegisteredArgs", "=", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "unsigned", "Guaranteed", "=", "HipeLeafWords", "*", "SlotSize", ";", "unsigned", "CallerStkArity", "=", "MF", ".", "getFunction", "(", ")", "->", "arg_size", "(", ")", ">", "CCRegisteredArgs", "?", "MF", ".", "getFunction", "(", ")", "->", "arg_size", "(", ")", "-", "CCRegisteredArgs", ":", "<NUM_LIT>", ";", "unsigned", "MaxStack", "=", "MFI", "->", "getStackSize", "(", ")", "+", "CallerStkArity", "*", "SlotSize", "+", "SlotSize", ";", "assert", "(", "STI", ".", "isTargetLinux", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "{", "unsigned", "MoreStackForCalls", "=", "<NUM_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "MBBE", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBBI", "->", "begin", "(", ")", ",", "ME", "=", "MBBI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "continue", ";", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "continue", ";", "if", "(", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find_first_of", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "continue", ";", "unsigned", "CalleeStkArity", "=", "F", "->", "arg_size", "(", ")", ">", "CCRegisteredArgs", "?", "F", "->", "arg_size", "(", ")", "-", "CCRegisteredArgs", ":", "<NUM_LIT>", ";", "if", "(", "HipeLeafWords", "-", "<NUM_LIT>", ">", "CalleeStkArity", ")", "MoreStackForCalls", "=", "std", "::", "max", "(", "MoreStackForCalls", ",", "(", "HipeLeafWords", "-", "<NUM_LIT>", "-", "CalleeStkArity", ")", "*", "SlotSize", ")", ";", "}", "MaxStack", "+=", "MoreStackForCalls", ";", "}", "if", "(", "MaxStack", ">", "Guaranteed", ")", "{", "MachineBasicBlock", "&", "prologueMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "*", "stackCheckMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "incStackMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "livein_iterator", "I", "=", "prologueMBB", ".", "livein_begin", "(", ")", ",", "E", "=", "prologueMBB", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "stackCheckMBB", "->", "addLiveIn", "(", "*", "I", ")", ";", "incStackMBB", "->", "addLiveIn", "(", "*"], "ground_truth": ["I", ")", ";"], "File": "X86FrameLowering (2)", "Func": "adjustForHiPEPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4484, "Length": 430, "Cover_Rate": 0.5341614906832298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrRRI12", "(", "SDValue", "Op", ",", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Index", ")", "{", "<ISA_LIT>RRIAddressMode", "AM20", ",", "AM12", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "Addr", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Addr", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MatchAddressBase", "(", "Addr", ",", "AM12", ")", ";", "Done", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Done", "&&", "MatchAddress", "(", "Addr", ",", "AM12", ",", "true", ")", ")", "return", "false", ";", "if", "(", "!", "Done", "&&", "!", "MatchAddress", "(", "Addr", ",", "AM20", ",", "false", ")", ")", "if", "(", "AM12", ".", "Disp", "==", "<NUM_LIT>", "&&", "AM20", ".", "Disp", "!=", "<NUM_LIT>", ")", "return", "false", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "DEBUG", "(", "AM12", ".", "dump", "(", ")", ")", ";", "EVT", "VT", "=", "Addr", ".", "getValueType", "("], "ground_truth": [")", ";"], "File": "SystemZISelDAGToDAG40", "Func": "SelectAddrRRI12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4485, "Length": 206, "Cover_Rate": 0.7079037800687286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "true", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "if", "(", "!", "NoLoadRelaxation", ")", "{", "result", "=", "findLongFormInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "!=", "<NUM_LIT>", ")", "return", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "unsigned", "ID", "=", "createPICLabelUId", "(", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ","], "ground_truth": ["ID", ",", "<NUM_LIT>", ")", ")", ";"], "File": "MipsConstantIslandPass14", "Func": "handleConstantPoolUser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4486, "Length": 303, "Cover_Rate": 0.603585657370518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "needsTwoConstNR", "(", ")", "const", "{", "return", "NeedsTwoConstNR"], "ground_truth": [";"], "File": "PPCSubtarget12", "Func": "needsTwoConstNR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4487, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isGFX10Plus"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasSGPR104_SGPR105", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4488, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MFI", "->", "getBufferPSV", "(", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "ConstantSDNode", "*", "DMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering114", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4489, "Length": 371, "Cover_Rate": 0.6042345276872965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printLeaMemReference", "(", "MI"], "ground_truth": [",", "OpNo", ")", ";"], "File": "X86IntelAsmPrinter", "Func": "printlea32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4490, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "microblaze_adjust_cost", "(", "rtx_insn", "*", ",", "int", "dep_type", ",", "rtx_insn", "*", ","], "ground_truth": ["int", "cost", ",", "unsigned", "int", ")", "{"], "File": "microblaze", "Func": "microblaze_adjust_cost", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4491, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "rs6000_xcoff_strip_name_encoding", "(", "const", "char", "*", "name", ")", "{", "size_t", "len", ";", "if", "(", "*", "name", "=="], "ground_truth": ["'*'", ")", "name", "++", ";"], "File": "rs6000", "Func": "rs6000_xcoff_strip_name_encoding", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4492, "Length": 25, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "true", ")", ";", "case", "SImode", ":", "if", "(", "!", "arm_add_operand", "(", "oldval", ",", "SImode", ")", ")", "oldval", "=", "force_reg", "(", "SImode", ",", "oldval", ")", ";", "break", ";", "case", "DImode", ":", "if", "(", "!", "cmpdi_operand", "(", "oldval", ",", "mode", ")", ")", "oldval", "=", "force_reg", "(", "mode", ",", "oldval", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "gen", "=", "gen_atomic_compare_and_swapqi_1", ";", "break", ";", "case", "HImode", ":", "gen", "=", "gen_atomic_compare_and_swaphi_1", ";", "break", ";", "case", "SImode", ":", "gen", "=", "gen_atomic_compare_and_swapsi_1", ";", "break", ";", "case", "DImode", ":", "gen", "=", "gen_atomic_compare_and_swapdi_1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen", "(", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ","], "ground_truth": ["mod_s", ",", "mod_f", ")", ")", ";"], "File": "arm5", "Func": "arm_expand_compare_and_swap", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4493, "Length": 143, "Cover_Rate": 0.3994413407821229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>SSELevel", ">="], "ground_truth": ["SSE41", ";"], "File": "X86Subtarget (2)", "Func": "hasSSE41", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4494, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0", ",", "}", ";", "const", "unsigned", "NumModifiers", "=", "llvm", "::", "array_lengthof", "(", "PermittedModifiers", ")", ";", "return", "isMoveWideImm", "(", "<NUM_LIT>", ","], "ground_truth": ["PermittedModifiers", ",", "NumModifiers", ")", ";"], "File": "AArch64AsmParser13", "Func": "isMOVZ32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4495, "Length": 59, "Cover_Rate": 0.7763157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "AllocateFloatsInIntReg", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F32Regs", ",", "FloatRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "}", "else", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F64Regs", ",", "FloatRegsSize", ")", ";", "unsigned", "Reg2", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "Reg2", "==", "<STR_LIT>", "||", "Reg2", "==", "<STR_LIT>", ")", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "SizeInBytes", "=", "ValVT", ".", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "SizeInBytes", ",", "OrigAlign", ")", ";", "if", "(", "!", "Reg", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem"], "ground_truth": ["(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "MipsISelLowering109", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4496, "Length": 196, "Cover_Rate": 0.3250414593698176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaeseq_u8", "(", "uint8x16_t", "data", ","], "ground_truth": ["uint8x16_t", "key", ")", "{"], "File": "arm", "Func": "neon3_vaeseq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4497, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMMIO_ST", "(", "SUnit", "*", "SU", ")", "{", "assert", "(", "SU", "->", "getInstr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "MC", "=", "SU", "->", "getInstr", "(", ")", "->", "getDesc", "(", ")", ";", "if", "(", "!", "<ISA_LIT>II", "::", "isStoreInst", "(", "MC", ")", "||", "(", "<ISA_LIT>II", "::", "getSlotOpCode", "(", "MC", ")", "!="], "ground_truth": ["<ISA_LIT>II", "::", "ST_L", ")", ")", "{"], "File": "TPCSubtarget", "Func": "isMMIO_ST", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4498, "Length": 59, "Cover_Rate": 0.4645669291338583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "MEM_P", "(", "x", ")", "||", "(", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "||", "REG_P", "(", "x", ")", ")", "&&", "(", "true_regnum", "(", "x", ")", "==", "-", "<NUM_LIT>", "||", "true_regnum", "(", "x", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", ")", "&&", "!", "reg_class_subset_p", "(", "rclass", ",", "EIGHT_REGS", ")", ")", "return", "EIGHT_REGS", ";", "return", "NO_REGS"], "ground_truth": [";"], "File": "stormy16", "Func": "xstormy16_secondary_reload_class", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4499, "Length": 56, "Cover_Rate": 0.7671232876712328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_tuple", "(", "ImplicitBufferPtr", "?", "&", "ImplicitBufferPtr", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "WorkGroupIDX", "?", "&", "WorkGroupIDX", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "WorkGroupIDY", "?", "&", "WorkGroupIDY", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "WorkGroupIDZ", "?", "&", "WorkGroupIDZ", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "PrivateSegmentWaveByteOffset", "?", "&", "PrivateSegmentWaveByteOffset", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "KernargSegmentPtr", "?", "&", "KernargSegmentPtr", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "ImplicitArgPtr", "?", "&", "ImplicitArgPtr", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "DispatchID", "?", "&", "DispatchID", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "FlatScratchInit", "?", "&", "FlatScratchInit", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "DispatchPtr", "?", "&", "DispatchPtr", ":", "nullptr", ",", "&", "<STR_LIT>", ",", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AMDGPUArgumentUsageInfo3", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4500, "Length": 276, "Cover_Rate": 0.5401174168297456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Register", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4501, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useMemOps", "(", ")", "const", "{", "return", "UseMemOps"], "ground_truth": [";"], "File": "HexagonSubtarget", "Func": "useMemOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4502, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseMI", ".", "isInlineAsm", "(", ")", ")", "{", "return", "getDefOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ")", ";", "}", "return", "TargetInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx"], "ground_truth": [",", "UseMI", ",", "UseIdx", ")", ";"], "File": "PatmosInstrInfo1", "Func": "getOperandLatency", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4503, "Length": 36, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "aarch64_emit_store_exclusive", "(", "mode", ",", "scratch", ",", "mem", ",", "newval", ",", "model_rtx", ")", ";", "if", "(", "!", "is_weak", ")", "{", "if", "(", "aarch64_track_speculation", ")", "{", "rtx", "cc_reg", "=", "aarch64_gen_compare_reg", "(", "NE", ",", "scratch", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "GET_MODE", "(", "cc_reg", ")", ",", "cc_reg", ",", "const0_rtx", ")", ";", "}", "else", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "scratch", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label1", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";", "}", "else", "{", "cond", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "scratch", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ",", "x", ")", ")", ";", "}", "emit_label", "(", "label2", ")", ";", "if", "(", "strong_zero_p", ")", "{", "cond", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "rval", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ","], "ground_truth": ["x", ")", ")", ";"], "File": "aarch646", "Func": "aarch64_split_compare_and_swap", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4504, "Length": 166, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Align", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Align", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Align", "<", "<NUM_LIT>"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonInstrInfo21", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4505, "Length": 273, "Cover_Rate": 0.39280575539568346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ","], "ground_truth": ["false", ")", ";"], "File": "PPCDisassembler", "Func": "createPPCDisassembler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4506, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "auto", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "addAllocaAdjustInst", "(", "&", "MI"], "ground_truth": [")", ";"], "File": "HexagonISelLowering (2)", "Func": "EmitInstrWithCustomInserter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4507, "Length": 31, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "get<ISA_LIT>BLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ")", ";", "}", "return", "MO", ".", "getImm", "("], "ground_truth": [")", ">>", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4508, "Length": 85, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "I", ">=", "<NUM_LIT>", ")", "&&", "("], "ground_truth": ["I", "<=", "<NUM_LIT>", ")", ";"], "File": "AAP", "Func": "isShiftImm6", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4509, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ","], "ground_truth": ["MCContext", "*", "C", ")", "{"], "File": "Cpu0MCInstLower1", "Func": "Initialize", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4510, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "(", ")", ")", ";", "NewSTI", ".", "setFeatureBits", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "MCSTI", "=", "&", "NewSTI", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "emitFunctionBody", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "RISCVAsmPrinter", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4511, "Length": 64, "Cover_Rate": 0.8533333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_function_ms_hook_prologue", "(", "const_tree", "fn", ")", "{", "if", "(", "fn", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fn", ")", ")", ")", "{", "if", "(", "decl_function_context", "(", "fn", ")", "!=", "NULL_TREE", ")", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "fn", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "else", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "i386", "Func": "ix86_function_ms_hook_prologue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4512, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_iscompact", "iscompact", ";", "struct", "machine_function", "*", "machine", ";", "if", "(", "check_attr", ">", "<NUM_LIT>", ")", "{", "iscompact", "=", "get_attr_iscompact", "(", "insn", ")", ";", "if", "(", "iscompact", "==", "ISCOMPACT_FALSE"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "arc4", "Func": "arc_verify_short", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4513, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ","], "ground_truth": ["uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4514, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "locality", ")", "<=", "<NUM_LIT>", ")", "return", "GEN_INT", "(", "INTVAL", "(", "write", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "locality", ")", "<=", "<NUM_LIT>", ")", "return"], "ground_truth": ["write", ";"], "File": "mips", "Func": "mips_prefetch_cookie", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4515, "Length": 32, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitTESTNM", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "X86IREmitter", "Func": "visitTESTNM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4516, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmax_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vmax_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4517, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaq_n_sv8hi", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vmlaq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4518, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Val", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ")", ")", "{", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "ErrMsg", ")", ")", "{", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "}", "else", "break", ";", "}", "if", "(", "unsigned", "OpKind", "=", "IdentifyIntelInlineAsmOperator", "(", "Identifier", ")", ")", "{", "if", "(", "OpKind", "==", "IOK_OFFSET", ")", "return", "Error", "(", "IdentLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "int64_t", "Val", "=", "ParseIntelInlineAsmOperator", "(", "OpKind", ")", ")", "{", "if", "(", "SM", ".", "onInteger", "(", "Val", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "}", "else", "return", "true", ";", "break", ";", "}", "if", "(", "Identifier", ".", "count", "(", "'.'", ")", "&&", "PrevTK", "==", "AsmToken", "::", "RBrac", ")", "{", "if", "(", "ParseIntelDotOperator", "(", "SM", ",", "End", ")", ")", "return", "true", ";", "break", ";", "}", "if", "(", "ParseIntelInlineAsmIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "true", ";", "else", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "true", ",", "ErrMsg", ")", ")", "return", "Error", "(", "IdentLoc", ",", "ErrMsg", ")", ";", "break", ";", "}", "case", "AsmToken", "::", "Integer", ":", "{", "SMLoc", "Loc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", "=", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "UpdateLocLex", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "StringRef", "IDVal", "=", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getDirectionalLocalSymbol", "(", "IntVal", ",", "IDVal", "==", "<STR_LIT>", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Variant", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "const", "MCExpr", "*", "Val", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Variant", ",", "getContext", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "&&", "Sym", "->", "isUndefined", "(", ")", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "StringRef", "Identifier", "=", "Sym", "->", "getName", "(", ")", ";", "InlineAsmIdentifierInfo", "Info", ";", "if", "(", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ",", "Info", ",", "isParsingInlineAsm", "(", ")", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "break", ";", "}", "case", "AsmToken", "::"], "ground_truth": ["Plus", ":"], "File": "X86AsmParser125", "Func": "ParseIntelExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4519, "Length": 452, "Cover_Rate": 0.45656565656565656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "AArch64AdvSIMDScalarPass1", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4520, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "("], "ground_truth": ["MF", ".", "addFrameInst", "(", "CFIInst", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "SIFrameLowering", "Func": "buildCFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4521, "Length": 36, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "{"], "File": "X86NaClRewritePass", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4522, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "HexagonAsmPrinter2", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4523, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Node", ")", ";", "const", "GlobalValue", "*", "GV", "=", "Node", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "Node", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "isPC32DBLSymbol", "(", "GV", ",", "RM", ",", "CM", ")", ")", "{", "uint64_t", "Anchor", "=", "Offset", "&", "~", "uint64_t", "(", "<NUM_LIT>", ")", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "Offset", "-=", "Anchor"], "ground_truth": [";"], "File": "SystemZISelLowering103", "Func": "lowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4524, "Length": 117, "Cover_Rate": 0.39, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrdq_gather_offset_uv2di", "(", "(", "__builtin_neon_di", "*", ")", "__base", ",", "__offset"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vldrdq_gather_offset_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4525, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCK803S", "(", ")", "const", "{", "return", "<ISA_LIT>ProcFamily", "=="], "ground_truth": ["CK803S", ";"], "File": "CSKYSubtarget2", "Func": "isCK803S", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4526, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "const", "unsigned", "MemAlign", "=", "<NUM_LIT>", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Size", ")", ")", "{", "LegalizerHelper", "Helper", "(", "MF", ",", "*", "this"], "ground_truth": [",", "Observer", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4527, "Length": 101, "Cover_Rate": 0.4353448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return"], "ground_truth": ["AmdhsaCodeObjectVersion", ";"], "File": "AMDGPUBaseInfo3", "Func": "getAmdhsaCodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4528, "Length": 3, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI"], "ground_truth": ["!=", "E", ")", "{"], "File": "AArch64ExpandPseudoInsts (2)1", "Func": "expandMBB", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4529, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "InsertITBlocks", "("], "ground_truth": ["MBB", ")", ";"], "File": "Thumb2ITBlockPass22", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4530, "Length": 60, "Cover_Rate": 0.5309734513274337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "min_fpr", ";", "int", "max_fpr", ";", "if", "(", "!", "cfun", "->", "stdarg", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "cfun", "->", "va_list_fpr_size", "||", "crtl", "->", "args", ".", "info", ".", "fprs", ">=", "FP_ARG_NUM_REG", ")", "return", ";", "min_fpr", "=", "crtl", "->", "args", ".", "info", ".", "fprs", ";", "max_fpr", "=", "min_fpr", "+", "cfun"], "ground_truth": ["->", "va_list_fpr_size", ";"], "File": "s3904", "Func": "s390_register_info_stdarg_fpr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4531, "Length": 51, "Cover_Rate": 0.5604395604395604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "BLKmode", ")", "words", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "words", "+", "UNITS_PER_WORD", "-"], "ground_truth": ["<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "File": "ia64", "Func": "ia64_function_arg_words", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4532, "Length": 32, "Cover_Rate": 0.6808510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TargetJT", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "unsigned", "NumEntries", "=", "MJTI", "->", "getJumpTables", "(", ")", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", ";", "if", "(", "NumEntries", "<=", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "TargetJT", ",", "Index", ")", ";", "}", "assert", "(", "(", "NumEntries", ">>", "<NUM_LIT>", ")", "=="], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "LowerBR_JT", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4533, "Length": 71, "Cover_Rate": 0.3183856502242152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "Inst2Replace", "=", "ReuseCandidate", ".", "Inst2Replace", ";", "Instruction", "*", "BEInst", "=", "ReuseCandidate", ".", "BackedgeInst", ";", "int", "NumOperands", "=", "Inst2Replace", "->", "getNumOperands", "(", ")", ";", "std", "::", "map", "<", "Instruction", "*", ",", "DepChain", "*", ">", "DepChains", ";", "int", "Iterations", "=", "-", "<NUM_LIT>", ";", "BasicBlock", "*", "LoopPH", "=", "CurLoop", "->", "getLoopPreheader", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "++", "i", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Inst2Replace", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "else", "{", "Instruction", "*", "J", "=", "cast", "<", "Instruction", ">", "(", "BEInst", "->", "getOperand", "(", "i", ")", ")", ";", "DepChain", "*", "D", "=", "getDepChainBtwn", "(", "I", ",", "J", ")", ";", "assert", "(", "D", "&&", "<STR_LIT>", ")", ";", "if", "(", "Iterations", "==", "-", "<NUM_LIT>", ")", "Iterations", "=", "D", "->", "iterations", "(", ")", ";", "assert", "(", "Iterations", "==", "D", "->", "iterations", "(", ")", "&&", "<STR_LIT>", ")", ";", "DepChains", "[", "I", "]", "=", "D", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "InstsInPreheader", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Iterations", ";", "++", "i", ")", "{", "Instruction", "*", "InstInPreheader", "=", "Inst2Replace", "->", "clone", "(", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumOperands", ";", "++", "j", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Inst2Replace", "->", "getOperand", "(", "j", ")", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "DepChain", "&", "D", "=", "*", "DepChains", "[", "I", "]", ";", "Value", "*", "ValInPreheader", "=", "findValueInBlock", "(", "D", "[", "i", "]", ",", "LoopPH", ")", ";", "InstInPreheader", "->", "setOperand", "(", "j", ",", "ValInPreheader"], "ground_truth": [")", ";"], "File": "HexagonVectorLoopCarriedReuse1", "Func": "reuseValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4534, "Length": 290, "Cover_Rate": 0.5753968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MI", "->", "getMF", "(", ")", "->", "getSubtarget", "(", ")", ")", ";", "if", "(", "MMO", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "STI", ".", "systemSupportsUnalignedAccess", "(", ")", "&&", "MMO", "->", "getSize", "(", ")", ">", "MMO", "->", "getAlignment", "(", ")", ")"], "ground_truth": [")", "return", "true", ";"], "File": "MipsRegisterBankInfo22", "Func": "isGprbTwoInstrUnalignedLoadOrStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4535, "Length": 67, "Cover_Rate": 0.638095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "&&", "TYPE_TRANSPARENT_AGGR", "(", "type", ")", ")", "type", "=", "TREE_TYPE", "(", "first_field", "(", "type", ")", ")", ";", "if", "(", "pass_by_reference", "(", "get_cumulative_args", "(", "args_so_far", ")", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "true", ")", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";", "unsignedp", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "mode", "=", "promote_mode", "(", "type", ",", "TYPE_MODE", "(", "type", ")", ",", "&", "unsignedp", ")", ";", "if", "(", "rs6000_must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "true", ";", "entry_parm", "=", "rs6000_function_arg", "(", "args_so_far", ",", "mode", ",", "type", ",", "true", ")", ";", "if", "(", "entry_parm", "==", "NULL", ")"], "ground_truth": ["return", "true", ";"], "File": "powerpcspe", "Func": "rs6000_parm_needs_stack", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4536, "Length": 115, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "IdxVal", ".", "getValue", "(", ")", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", ".", "getValue", "(", ")", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4537, "Length": 106, "Cover_Rate": 0.5760869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_fixupimmps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4si", ")", "__C", ",", "__imm", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_fixupimm_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4538, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_castpd_ph", "(", "__m512d", "__a", ")", "{", "return", "(", "__m512h"], "ground_truth": [")", "__a", ";"], "File": "avx512fp16intrin", "Func": "_mm512_castpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4539, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<"], "ground_truth": ["<STR_LIT>", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter18", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4540, "Length": 40, "Cover_Rate": 0.5633802816901409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "allowIllegalIntegerIV", "(", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "MOSTargetTransformInfo", "Func": "allowIllegalIntegerIV", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4541, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "memset", "(", "LOHInfos", ",", "<NUM_LIT>", ",", "sizeof", "(", "LOHInfos", ")", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "LI", ":", "Succ", "->", "liveins", "(", ")", ")", "{", "int", "RegIdx", "=", "mapRegToGPRIndex", "(", "LI", ".", "PhysReg", ")", ";", "if", "(", "RegIdx", ">=", "<NUM_LIT>", ")", "LOHInfos", "[", "RegIdx", "]", ".", "OneUser", "=", "true", ";", "}", "}", "for", "(", "const", "MachineInstr", "&", "MI", ":", "make_range", "(", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ")", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode"], "ground_truth": ["(", ")", ";"], "File": "AArch64CollectLOH27", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4542, "Length": 123, "Cover_Rate": 0.3245382585751979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon1_vcltq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4543, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "disassembler", "Func": "trap", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4544, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "(", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "VecRegDecoderTable"], "ground_truth": [",", "sizeof", "(", "VecRegDecoderTable", ")", ")", ")", ";"], "File": "HexagonDisassembler26", "Func": "DecodeVectorRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4545, "Length": 82, "Cover_Rate": 0.47126436781609193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter26", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4546, "Length": 156, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "arm_cortex_m7_branch_cost", "(", "bool", "speed_p", ",", "bool", "predictable_p", ")", "{", "return", "speed_p", "?", "<NUM_LIT>", ":", "arm_default_branch_cost", "(", "speed_p", ",", "predictable_p"], "ground_truth": [")", ";"], "File": "arm", "Func": "arm_cortex_m7_branch_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4547, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "mallocPtrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "bumpSPPtrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "tmpSPVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "SPLimitVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "sizeVReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "physSPReg", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "BB", ";", "++", "MBBIter", ";", "MF", "->", "insert", "(", "MBBIter", ",", "bumpMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "mallocMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "continueMBB", ")", ";", "continueMBB", "->", "splice", "(", "continueMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "continueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "tmpSPVReg", ")", ".", "addReg", "(", "physSPReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SPLimitVReg", ")", ".", "addReg", "(", "tmpSPVReg", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "TlsOffset", ")", ".", "addReg", "(", "TlsReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mallocMBB", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "physSPReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode"], "ground_truth": ["::", "COPY", ")", ",", "bumpSPPtrVReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";"], "File": "X86ISelLowering114", "Func": "EmitLoweredSegAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4548, "Length": 313, "Cover_Rate": 0.36780258519388953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Kill", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "AVRExpandPseudoInsts11", "Func": "expandLSRW12Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4549, "Length": 240, "Cover_Rate": 0.8480565371024735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", "%", "Size", "!=", "<NUM_LIT>", ")", "return", "None", ";", "auto", "GV", "=", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "None", ";", "auto", "&", "MF", "=", "*", "RootDef", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "GV", "->", "getPointerAlignment", "(", "MF", ".", "getDataLayout", "(", ")", ")", "<", "Size", ")", "return", "None", ";", "unsigned", "OpFlags", "=", "STI", ".", "ClassifyGlobalReference", "(", "GV", ",", "MF", ".", "getTarget", "(", ")", ")", ";", "MachineIRBuilder", "MIRBuilder", "(", "RootDef", ")", ";", "Register", "AdrpReg", "=", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addUse", "(", "AdrpReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder"], "ground_truth": ["&", "MIB", ")", "{"], "File": "AArch64InstructionSelector (2)", "Func": "tryFoldAddLowIntoImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4550, "Length": 135, "Cover_Rate": 0.5532786885245902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "CSR_Darwin64_RegMask", ":", "CSR_Darwin32_RegMask", ";", "return", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?"], "ground_truth": ["CSR_SVR464_RegMask", ":", "CSR_SVR432_RegMask", ";"], "File": "PPCRegisterInfo1", "Func": "getCallPreservedMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4551, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "aarch64_sub_sp", "(", "rtx", "temp1", ",", "rtx", "temp2", ",", "poly_int64", "delta", ",", "bool", "frame_related_p", ")", "{", "aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-", "delta", ",", "temp1", ",", "temp2"], "ground_truth": [",", "frame_related_p", ")", ";"], "File": "aarch645", "Func": "aarch64_sub_sp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4552, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvtph2uw512_mask_round", "(", "__C", ",", "(", "__v32hi", ")", "__A"], "ground_truth": [",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4553, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM"], "ground_truth": [")", ";"], "File": "AlphaISelDAGToDAG1", "Func": "getTargetMachine", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4554, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GTU", ":", "return", "reg_or_0_operand", "(", "cmp1", ",", "VOIDmode", ")", ";", "case", "GE", ":", "case", "GEU", ":", "return", "!", "TARGET_MIPS16", "&&", "cmp1", "==", "const1_rtx", ";", "case", "LT", ":", "case"], "ground_truth": ["LTU", ":"], "File": "mips3", "Func": "mips_relational_operand_ok_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4555, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_lane_f16", "(", "const", "float16_t", "*", "__a", ",", "float16x8x3_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "float16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "float16x8x3_t", "__i", ";", "__builtin_neon_ci"], "ground_truth": ["__o", ";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld3q_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4556, "Length": 41, "Cover_Rate": 0.6612903225806451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printDecoration", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{", "<STR_LIT>", "e", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";"], "File": "SPIRVInstPrinter", "Func": "printDecoration", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4557, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMemNoShuf", "(", ")", "const", "{", "return", "HasMemNoShuf"], "ground_truth": [";"], "File": "HexagonSubtarget (2)1", "Func": "hasMemNoShuf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4558, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", "->", "add", "(", "create<ISA_LIT>MFInfoExtract", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "create<ISA_LIT>FPRoundingModePass", "(", "get<ISA_LIT>TargetMachine", "(", ")"], "ground_truth": [",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "PTXTargetMachine4", "Func": "addPreEmitPass", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4559, "Length": 32, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", "-", "<STR_LIT>", ";", "if", "(", "R", "<", "<NUM_LIT>", ")", "{", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "<ISA_LIT>_RegCall", ")", "{", "assert", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", ";", "}", "STReturns", "|=", "<NUM_LIT>", "<<", "R", ";", "}", "}", "unsigned", "N", "=", "countTrailingOnes", "(", "STReturns", ")", ";", "assert", "(", "STReturns", "==", "<NUM_LIT>", "||", "(", "isMask_32", "(", "STReturns", ")", "&&", "N", "<=", "<NUM_LIT>", ")", ")", ";", "while", "(", "StackTop", ">", "<NUM_LIT>", ")", "popReg", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "N", ";", "++", "I", ")", "pushReg", "(", "N", "-", "I", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86FloatingPoint11", "Func": "handleCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4560, "Length": 129, "Cover_Rate": 0.7247191011235955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Mapping", "=", "InstructionMapping", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "nullptr", ",", "MI", ".", "getNumOperands", "(", ")", "}", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "<NUM_LIT>", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OpdsMapping", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";", "return", "Mapping", ";", "}", "case", "<STR_LIT>", ":", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OpdsMapping", "[", "i", "]", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "}", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";", "return", "Mapping", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "const", "ValueMapping", "*", "PtrMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "OpdsMapping", "[", "<NUM_LIT>", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "<NUM_LIT>", "]", "=", "PtrMapping", ";", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";", "return", "Mapping", ";", "}", "case", "<STR_LIT>", ":", "return", "getInstrMappingForLoad", "(", "MI", ")", ";", "}", "unsigned", "BankID", "=", "<STR_LIT>", ";", "Mapping", "=", "InstructionMapping", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "nullptr", ",", "MI", ".", "getNumOperands", "(", ")", "}", ";", "unsigned", "Size", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "Idx", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "Idx", ")", ".", "isReg", "(", ")", ")", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "("], "ground_truth": ["Idx", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";"], "File": "AMDGPURegisterBankInfo31", "Func": "getInstrMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4561, "Length": 387, "Cover_Rate": 0.7849898580121704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">"], "ground_truth": ["NewMIs", ";"], "File": "PPCInstrInfo22", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4562, "Length": 50, "Cover_Rate": 0.4065040650406504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "uses", "(", ")", ")", "if", "(", "Op", ".", "isFI", "(", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARM64DeadRegisterDefinitionsPass", "Func": "usesFrameIndex", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4563, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Str", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "int", "Slot", "=", "StringSwitch", "<", "int", ">", "(", "Str", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")"], "ground_truth": [".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4564, "Length": 81, "Cover_Rate": 0.6183206106870229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "Res", "=", "tryParseScalarRegister", "(", "RegNum", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "!", "ParseShiftExtend", "||", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "RegKind", "::", "Scalar", ",", "StartLoc", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ",", "EqTy", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Lex", "(", ")"], "ground_truth": [";"], "File": "AArch64AsmParser1", "Func": "tryParseGPROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4565, "Length": 70, "Cover_Rate": 0.36649214659685864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LT", ":", "case", "GE", ":", "return", "y", "==", "const0_rtx", "?", "CC_NZmode", ":", "CCmode", ";", "case", "GTU", ":", "case", "GEU", ":", "case", "LTU", ":", "case", "LEU", ":", "return", "y", "==", "const0_rtx", "?", "CC_NZmode"], "ground_truth": [":", "CC_UNSmode", ";"], "File": "frv", "Func": "frv_select_cc_mode", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4566, "Length": 36, "Cover_Rate": 0.43373493975903615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "modifiesRegister", "(", "CalleeSavedReg", ",", "TRI", ")", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonVLIWPacketizer15", "Func": "DoesModifyCalleeSavedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4567, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "LRUsed", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "LRUsed", ")", "{", "MF", ".", "getRegInfo", "(", ")"], "ground_truth": [".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";"], "File": "XCoreFrameLowering36", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4568, "Length": 76, "Cover_Rate": 0.31020408163265306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter"], "ground_truth": [")", ";"], "File": "Z80MCTargetDesc (2)", "Func": "LLVMInitializeZ80TargetMC", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4569, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_lane_u8", "(", "uint8x8_t", "__a", ",", "const", "int"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vdup_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4570, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";", "return", "__builtin_mve_vdwdupq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__c"], "ground_truth": [",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vdwdupq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4571, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16_t", ")", "__builtin_aarch64_sqsubhi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vqsubh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4572, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ","], "ground_truth": ["Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", "{"], "File": "WebAssemblyTargetMachine2", "Func": "WebAssemblyTargetMachine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4573, "Length": 80, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "if", "(", "NoFloat", ")", "{", "unsigned", "MaxIntSize", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxIntSize", ")", ";", "}", "if", "(", "MemVT", ".", "getSizeInBits", "(", ")", ">", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "X86ISelLowering (2)6", "Func": "canMergeStoresTo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4574, "Length": 88, "Cover_Rate": 0.9887640449438202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Data", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Opc", "=", "MRI", "->", "getType", "(", "Data", ")", ".", "isVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Addr", ".", "first", ")", ".", "addReg", "(", "Data", ")", ".", "addImm", "(", "Addr", ".", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII"], "ground_truth": [",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectGlobalAtomicFaddIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4575, "Length": 102, "Cover_Rate": 0.4636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CopyPhysRegs"], "ground_truth": ["(", ")", ";"], "File": "SystemZCopyPhysRegs", "Func": "createSystemZCopyPhysRegsPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4576, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ")", "&&", "<STR_LIT>", ")", ";", "TableChecked", "=", "true", ";", "}", "auto", "I", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")"], "ground_truth": [",", "Opcode", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4577, "Length": 53, "Cover_Rate": 0.5353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "report_non_ice", "(", "location_t", "location", ",", "tree"], "ground_truth": ["fndecl", ",", "unsigned", "int", "argno", ")", "{"], "File": "aarch64-sve-builtins", "Func": "report_non_ice", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4578, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIDATA_Type", "("], "ground_truth": [")", "const", "{"], "File": "PIC16Section", "Func": "isIDATA_Type", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4579, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Header", ".", "amd_machine_version_stepping", "=", "ISA", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "<NUM_LIT>", ";", "Header", ".", "call_convention", "=", "-", "<NUM_LIT>", ";", "Header", ".", "kernarg_segment_alignment", "=", "<NUM_LIT>", ";", "Header", ".", "group_segment_alignment", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo26", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4580, "Length": 42, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasImplicitBufferPtr", "(", ")", "const", "{", "return"], "ground_truth": ["ImplicitBufferPtr", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "hasImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4581, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4_dupv8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "neon_vld4_dup_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4582, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "len", ",", "pos", ";", "if", "(", "!", "ISA_HAS_EXT_INS", "||", "!", "register_operand", "(", "op", ",", "VOIDmode", ")", "||", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", ">", "BITS_PER_WORD", ")", "return", "false", ";", "len", "=", "INTVAL", "(", "size", ")", ";", "pos", "=", "INTVAL", "(", "position", ")", ";", "if", "(", "len", "<=", "<NUM_LIT>", "||", "len", ">=", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", "||", "pos", "<", "<NUM_LIT>", "||", "pos", "+", "len", ">", "GET_MODE_BITSIZE", "("], "ground_truth": ["GET_MODE", "(", "op", ")", ")", ")", "return", "false", ";"], "File": "mips3", "Func": "mips_use_ins_ext_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4583, "Length": 80, "Cover_Rate": 0.8247422680412371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "target", ")", ";", "instr2", ".", "addOperand", "(", "base", ")", ";", "instr2", ".", "addOperand", "(", "name", ")", ";", "instr3", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr3", ".", "addOperand", "(", "target", ")", ";", "instr3", ".", "addOperand", "(", "atReg", ")", ";", "instr3", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "instr3", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "base", ".", "getReg", "(", ")", "!=", "target", ".", "getReg", "(", ")", ")", ";", "two_instructions", "=", "true", ";", "MCOperand", "adj_name", "=", "LowerOperand", "(", "unloweredName", ",", "<NUM_LIT>", ")", ";", "instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr1", ".", "addOperand", "(", "target", ")", ";", "instr1", ".", "addOperand", "(", "base", ")", ";", "instr1", ".", "addOperand", "(", "adj_name", ")", ";", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "target", ")", ";", "instr2", ".", "addOperand", "(", "base", ")", ";", "instr2", ".", "addOperand", "(", "name", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "adj_name", "=", "LowerOperand", "(", "unloweredName", ",", "<NUM_LIT>", ")", ";", "instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr1", ".", "addOperand", "(", "target", ")", ";", "instr1", ".", "addOperand", "(", "base", ")", ";", "instr1", ".", "addOperand", "(", "name", ")", ";", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "atReg", ")", ";", "instr2", ".", "addOperand", "(", "target", ")", ";", "instr2", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "instr3", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr3", ".", "addOperand", "(", "atReg", ")", ";", "instr3", ".", "addOperand", "(", "base", ")", ";", "instr3", ".", "addOperand", "(", "adj_name", ")", ";", "break", ";", "}", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "MCInsts", ".", "push_back", "("], "ground_truth": ["instr1", ")", ";"], "File": "MipsMCInstLower5", "Func": "LowerUnalignedLoadStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4584, "Length": 291, "Cover_Rate": 0.39972527472527475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "addPassesToEmitMachineCode", "(", "PassManagerBase", "&", ",", "JITCodeEmitter", "&", ",", "bool", "=", "true", ")", "override", "{", "return", "true"], "ground_truth": [";"], "File": "NVPTXTargetMachine", "Func": "addPassesToEmitMachineCode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4585, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t_naked", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";", "t_no_prologue", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";", "return", "(", "(", "t_naked", "!=", "NULL_TREE", ")", "||"], "ground_truth": ["(", "t_no_prologue", "!=", "NULL_TREE", ")", ")", ";"], "File": "nds32", "Func": "nds32_naked_function_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4586, "Length": 39, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setBytesToPopOnReturn", "(", "unsigned"], "ground_truth": ["bytes", ")", "{"], "File": "Z80MachineFunctionInfo1", "Func": "setBytesToPopOnReturn", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4587, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "("], "ground_truth": [")", ")", "{"], "File": "ARMISelLowering109", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4588, "Length": 87, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "("], "ground_truth": ["MF", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo10", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4589, "Length": 49, "Cover_Rate": 0.4224137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86InstrInfo112", "Func": "isTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4590, "Length": 33, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "hasExp", "=", "true", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "("], "ground_truth": [")", "==", "<STR_LIT>", ")", "hasRIP", "=", "true", ";"], "File": "X86AsmBackend32", "Func": "MayNeedRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4591, "Length": 44, "Cover_Rate": 0.32592592592592595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";", "if", "(", "!", "ValTy", ".", "isVector", "(", ")", "||", "!", "ValTy", ".", "getElementType", "(", ")", ".", "isPointer", "(", ")", "||", "ValTy", ".", "getElementType", "(", ")", ".", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MIRBuilder", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "unsigned", "PtrSize", "=", "ValTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "NewTy", "=", "LLT", "::", "vector", "(", "ValTy", ".", "getNumElements", "(", ")", ",", "PtrSize", ")", ";", "auto", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE"], "ground_truth": [")", "{"], "File": "AArch64LegalizerInfo18", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4592, "Length": 119, "Cover_Rate": 0.468503937007874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "else", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true"], "ground_truth": [";"], "File": "TPCPipelineRegs", "Func": "isFullNopInstr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4593, "Length": 44, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DECL_P", "(", "td", ")", ")", "td", "=", "TREE_TYPE", "(", "td", ")", ";", "if", "(", "td", "==", "error_mark_node", ")", "return", "false", ";", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "("], "ground_truth": ["td", ")", ")", "!=", "NULL_TREE", ";"], "File": "sh", "Func": "sh_attr_renesas_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4594, "Length": 36, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "DiviserReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "RegTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "assert", "(", "RegTy", "==", "MRI", ".", "getType", "(", "DividentReg", ")", "&&", "RegTy", "==", "MRI", ".", "getType", "(", "DiviserReg", ")", "&&", "<STR_LIT>", ")", ";", "const", "RegisterBank", "&", "RegRB", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "static", "struct", "SDivEntry", "{", "unsigned", "SizeInBits", ";", "unsigned", "QuotientReg", ";", "unsigned", "DividentRegUpper", ";", "unsigned", "DividentRegLower", ";", "unsigned", "OpSignExtend", ";", "unsigned", "OpCopy", ";", "unsigned", "OpDiv", ";", "}", "OpTable", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TargetOpcode", "::", "COPY", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TargetOpcode", "::", "COPY", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TargetOpcode", "::", "COPY", ",", "<STR_LIT>", "}", "}", ";", "if", "(", "RegRB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "SDivEntryIt", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "OpTable", ")", ",", "std", "::", "end", "(", "OpTable", ")", ",", "[", "RegTy", "]", "(", "const", "SDivEntry", "&", "El", ")", "{", "return", "El", ".", "SizeInBits", "==", "RegTy", ".", "getSizeInBits", "(", ")", ";", "}", ")", ";", "if", "(", "SDivEntryIt", "==", "std", "::", "end", "(", "OpTable", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "getRegClass", "(", "RegTy", ",", "RegRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DividentReg", ",", "*", "RegRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DiviserReg", ",", "*", "RegRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RegRC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "SDivEntryIt", "->", "OpCopy", ")", ",", "SDivEntryIt", "->", "DividentRegLower", ")", ".", "addReg", "(", "DividentReg", ")", ";", "if", "(", "SDivEntryIt", "->", "DividentRegUpper", "!=", "<STR_LIT>", ")", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "("], "ground_truth": ["SDivEntryIt", "->", "OpSignExtend", ")", ")", ";"], "File": "X86InstructionSelector18", "Func": "selectSDiv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4595, "Length": 392, "Cover_Rate": 0.6782006920415224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "(", "depth", "||", "AlwaysFlush", ")", "?", "getFLUSHW", "(", "Op", ",", "DAG", ")", ":", "DAG", ".", "getEntryNode", "(", ")", ";", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "unsigned", "Offset", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "?", "(", "stackBias", "+", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "while", "(", "depth", "--", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ","], "ground_truth": ["DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "getFRAMEADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4596, "Length": 86, "Cover_Rate": 0.37554585152838427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", "==", "<STR_LIT>", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "if", "(", "RI", ".", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getFrameRegister", "("], "ground_truth": ["*", "MF", ")", ")", ")", ";"], "File": "MBlazeAsmPrinter1", "Func": "printSavedRegsBitmask", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4597, "Length": 91, "Cover_Rate": 0.4312796208530806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "bool", "isPred", "=", "MI", "->", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ";", "if", "(", "!", "isPred", ")", "return", "false", ";", "const", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "HexagonInstrInfo41", "Func": "isPredicable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4598, "Length": 335, "Cover_Rate": 0.6492248062015504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "XCoreTargetTransformInfo (2)", "Func": "getNumberOfRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4599, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "<ISA_LIT>FixSGPRCopiesID", ")", ";", "addPass", "(", "create<ISA_LIT>LowerI1CopiesPass"], "ground_truth": ["(", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4600, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "int64_t", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")"], "ground_truth": [".", "getObjectOffset", "(", "FrameIndex", ")", ";"], "File": "Cpu0RegisterInfo4", "Func": "eliminateFrameIndex", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4601, "Length": 132, "Cover_Rate": 0.3687150837988827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "I", ";", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr"], "ground_truth": [":"], "File": "ARMISelLowering103", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4602, "Length": 200, "Cover_Rate": 0.30165912518853694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectBrCondImm", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "return", "selectSbc", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "return", "selectFrameIndex", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "selectAddr", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "selectStore", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "selectLshrShlE", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "return", "selectMergeValues", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "return", "selectTrunc", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "selectAddE", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "selectIncDecMB", "(", "MI"], "ground_truth": [")", ";"], "File": "MOSInstructionSelector", "Func": "select", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4603, "Length": 108, "Cover_Rate": 0.34394904458598724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TPNumElements", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "StartInsertPt", "=", "Start", ";", "StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB"], "ground_truth": [",", "NumElements", ")", ")", "{"], "File": "ARMLowOverheadLoops27", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4604, "Length": 394, "Cover_Rate": 0.36179981634527086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_uqsub8", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "acle___uqsub8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4605, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSmallTypeLdMerge", "(", "MachineInstr", "*", "MI", ")"], "ground_truth": ["{"], "File": "AArch64LoadStoreOptimizer35", "Func": "isSmallTypeLdMerge", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4606, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantOpNo", "==", "III", ".", "OpNoForForwarding", ")", "{", "if", "(", "SpecialShift32", "||", "SpecialShift64", ")", "{", "LoadImmediateInfo", "LII", ";", "LII", ".", "Imm", "=", "<NUM_LIT>", ";", "LII", ".", "SetCR", "=", "SetCR", ";", "LII", ".", "Is64Bit", "=", "SpecialShift64", ";", "uint64_t", "ShAmt", "=", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "replaceInstrWithLI", "(", "MI", ",", "LII", ")", ";", "else", "if", "(", "!", "SetCR", "&&", "ShAmt", "==", "<NUM_LIT>", "&&", "!", "PostRA", ")", "{", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "SpecialShift32", ")", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "MB", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", ";", "uint64_t", "ME", "=", "RightShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "-", "ShAmt", ";", "replaceInstrOperandWithImm", "(", "MI", ",", "III", ".", "OpNoForForwarding", ",", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "MB", ")", ".", "addImm", "(", "ME", ")", ";", "}", "else", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "ME", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", "-", "ShAmt", ";", "replaceInstrOperandWithImm", "(", "MI", ",", "III", ".", "OpNoForForwarding", ",", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "ME", ")", ";", "}", "}", "}", "else", "replaceInstrOperandWithImm", "(", "MI", ",", "ConstantOpNo", ",", "Imm", ")", ";", "}", "else", "if", "(", "III", ".", "IsCommutative", ")", "{", "replaceInstrOperandWithImm", "(", "MI", ",", "ConstantOpNo", ",", "Imm"], "ground_truth": [")", ";"], "File": "PPCInstrInfo118", "Func": "transformToImmFormFedByLI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4607, "Length": 264, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "microblaze_asm_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this_rtx", ",", "funexp", ";", "rtx_insn", "*", "insn", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "MB_ABI_FIRST_ARG_REGNUM", "+", "<NUM_LIT>", ")", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "MB_ABI_FIRST_ARG_REGNUM", ")", ";", "if", "(", "delta", ")", "emit_insn", "(", "gen_addsi3", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "delta", ")", ")", ")", ";", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "temp1", "=", "gen_rtx_REG", "(", "Pmode", ",", "MB_ABI_TEMP1_REGNUM", ")", ";", "emit_move_insn", "(", "temp1", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "rtx", "loc", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "temp1", ",", "vcall_offset_rtx", ")", ";", "emit_move_insn", "(", "temp1", ",", "gen_rtx_MEM", "(", "Pmode", ",", "loc", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "this_rtx", ",", "this_rtx", ",", "temp1", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "temp2", "=", "gen_rtx_REG", "(", "Pmode", ",", "MB_ABI_TEMP2_REGNUM", ")", ";", "if", "(", "flag_pic", ")", "emit_move_insn", "(", "temp2", ",", "expand_pic_symbol_ref", "(", "Pmode", ",", "funexp", ")", ")", ";", "else", "emit_move_insn", "(", "temp2", ",", "funexp", ")", ";", "emit_insn", "(", "gen_indirect_jump", "(", "temp2", ")", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")"], "ground_truth": [";"], "File": "microblaze2", "Func": "microblaze_asm_output_mi_thunk", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4608, "Length": 282, "Cover_Rate": 0.9690721649484536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NaCl<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ",", "bool", "isLittle", ")", ":", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "_OSABI", ",", "isLittle", ")", ",", "STI", "(", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", "(", "TT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "assert", "(", "isLittle", "&&", "<STR_LIT>", ")", ";", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "State", ".", "I", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMAsmBackend74", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4609, "Length": 62, "Cover_Rate": 0.8985507246376812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "assert", "(", "Ret", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "Ret"], "ground_truth": [";"], "File": "PPCInstrInfo (2)2", "Func": "getCRBitValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4610, "Length": 164, "Cover_Rate": 0.6776859504132231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "or1k_return_in_memory", "(", "const_tree", "type", ",", "const_tree", ")", "{", "const", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type"], "ground_truth": [")", ";"], "File": "or1k", "Func": "or1k_return_in_memory", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4611, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "auto", "CvtHi", "=", "Signed", "?", "B", ".", "build<ISA_LIT>TOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ":", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CvtLo", "=", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "ThirtyTwo", "=", "B", ".", "buildConstant", "("], "ground_truth": ["S32", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4612, "Length": 110, "Cover_Rate": 0.4641350210970464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Addr", ".", "Offset", ")", ")", "UseOffset", "=", "false", ";", "if", "(", "!", "UseOffset", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "!", "UseOffset", ")", "{", "IntegerType", "*", "OffsetTy", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "*", "Context", ")", ")", ";", "const", "ConstantInt", "*", "Offset", "=", "ConstantInt", "::", "getSigned", "(", "OffsetTy", ",", "(", "int64_t", ")", "(", "Addr", ".", "Offset", ")", ")", ";", "IndexReg", "=", "<ISA_LIT>MaterializeInt", "(", "Offset", ",", "<STR_LIT>", ")", ";", "assert", "(", "IndexReg", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCFastISel (2)", "Func": "PPCSimplifyAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4613, "Length": 165, "Cover_Rate": 0.8418367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "order", ";", "for", "(", "df_iterator", "<", "MachineBasicBlock", "*", ">", "I", "=", "df_begin", "(", "&", "MF", ".", "front", "(", ")", ")", ",", "E", "=", "df_end", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "order", ".", "push_back", "(", "*", "I", ")", ";", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "I", "=", "order", ".", "begin", "(", ")", ",", "E", "=", "order", ".", "end", "(", ")", ";", "MachineBasicBlock", "*", "BaseMBB", "=", "*", "I", ";", "auto", "BaseBlock", "=", "RootScope", "->", "findBlockOf", "(", "BaseMBB", ")", ";", "DEBUG_TRACE", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BaseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "while", "(", "++", "I", "!=", "E", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "I", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG_TRACE", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "BaseMBB", "->", "splice", "(", "BaseMBB", "->", "end", "(", ")", ",", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "BaseMBB", "->", "removeSuccessor", "(", "MBB", ")", ";", "BaseMBB", "->", "transferSuccessors", "(", "MBB", ")", ";", "MF", ".", "erase", "(", "MBB", ")", ";", "auto", "MBBBlock", "=", "RootScope", "->", "findBlockOf", "(", "MBB", ")", ";", "if", "(", "BaseBlock", ")", "{", "if", "(", "MBBBlock", ")", "{", "RootScope", "->", "merge", "(", "BaseBlock", ",", "MBBBlock", ")", ";", "}", "}", "else", "{", "if", "(", "MBBBlock", ")", "{", "MBBBlock", "->", "replaceMbb", "(", "BaseMBB", ")", ";", "}", "}", "if", "(", "BaseMBB", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "BaseMBB", "=", "*", "(", "++", "I", ")", ";", "DEBUG_TRACE", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BaseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "BaseMBB", "=", "MBB", ";", "DEBUG_TRACE", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<"], "ground_truth": ["BaseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "PatmosSPReduce1", "Func": "mergeMBBs", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4614, "Length": 313, "Cover_Rate": 0.821522309711286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "EntryBlkIter", "=", "++", "EntryBlk", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "GuardedRegsBlk", "=", "Func", "->", "CreateMachineBasicBlock", "(", "LLVMBlk", ")", ";", "MachineBasicBlock", "*", "TailBlk", "=", "Func", "->", "CreateMachineBasicBlock", "(", "LLVMBlk", ")", ";", "Func", "->", "insert", "(", "EntryBlkIter", ",", "GuardedRegsBlk", ")", ";", "Func", "->", "insert", "(", "EntryBlkIter", ",", "TailBlk", ")", ";", "TailBlk", "->", "splice", "(", "TailBlk", "->", "begin", "(", ")", ",", "EntryBlk", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "VAStartPseudoInstr", ")", ")", ",", "EntryBlk", "->", "end", "(", ")", ")", ";", "TailBlk", "->", "transferSuccessorsAndUpdatePHIs", "(", "EntryBlk", ")", ";", "uint64_t", "FrameOffset", "=", "VAStartPseudoInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "uint64_t", "VarArgsRegsOffset", "=", "VAStartPseudoInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "MOVOpc", "=", "STI", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "int64_t", "OpndIdx", "=", "<NUM_LIT>", ",", "RegIdx", "=", "<NUM_LIT>", ";", "OpndIdx", "<", "VAStartPseudoInstr", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "OpndIdx", "++", ",", "RegIdx", "++", ")", "{", "auto", "NewMI", "=", "BuildMI", "(", "GuardedRegsBlk", ",", "DL", ","], "ground_truth": ["TII", "->", "get", "(", "MOVOpc", ")", ")", ";"], "File": "X86ExpandPseudo11", "Func": "ExpandVastartSaveXmmRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4615, "Length": 176, "Cover_Rate": 0.3205828779599271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getSGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "{", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIRegisterInfo112", "Func": "getSGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4616, "Length": 81, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isZero", "(", "Elt", ")", ")", "return", "true", ";", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Elt", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "X86ISelLowering (2)", "Func": "isZeroNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4617, "Length": 38, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ExtractedFromVec", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExtIdx", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ExtIdx", ")", ")", "return", "SDValue", "(", ")", ";", "int", "Idx", "=", "getUnderlyingExtractedFromVec", "(", "ExtractedFromVec", ",", "ExtIdx", ")", ";", "if", "(", "ExtractedFromVec", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VecIn1", ".", "getNode", "(", ")", ")", "VecIn1", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn1", "!=", "ExtractedFromVec", ")", "{", "if", "(", "!", "VecIn2", ".", "getNode", "(", ")", ")", "VecIn2", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn2", "!=", "ExtractedFromVec", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ExtractedFromVec", "==", "VecIn1", ")", "Mask", "[", "i", "]", "=", "Idx", ";", "else", "if", "(", "ExtractedFromVec", "==", "VecIn2", ")", "Mask", "[", "i", "]", "=", "Idx", "+", "NumElems", ";", "}", "if", "(", "!", "VecIn1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "VecIn2", "=", "VecIn2", ".", "getNode", "(", ")", "?", "VecIn2", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "SDValue", "NV", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "VecIn1", ",", "VecIn2", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "InsertIndices", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "InsertIndices", "[", "i", "]", ";", "NV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NV", ",", "Op", ".", "getOperand", "(", "Idx", ")", ",", "DAG", "."], "ground_truth": ["getIntPtrConstant", "(", "Idx", ",", "DL", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "buildFromShuffleMostly", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4618, "Length": 263, "Cover_Rate": 0.6018306636155606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", ")", "return", "false", ";", "return", "!", "isa", "<", "UndefValue", ">", "(", "GVar", "->"], "ground_truth": ["getInitializer", "(", ")", ")", ";"], "File": "AMDGPUISelLowering", "Func": "hasDefinedInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4619, "Length": 29, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Disp", "<<", "'\\n'", ";", "if", "(", "GV", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "GV", "->", "dump", "(", ")", ";", "}", "else", "if", "(", "CP", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "CP", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<"], "ground_truth": ["Align", "<<", "'\\n'", ";"], "File": "mprocISelDAGToDAG", "Func": "dump", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4620, "Length": 56, "Cover_Rate": 0.3236994219653179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4621, "Length": 118, "Cover_Rate": 0.8309859154929577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "In64BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "In32BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "CODE16", ")", ",", "In16BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ",", "getStackAlignment", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "is64Bit", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ")", "setPICStyle"], "ground_truth": ["(", "PICStyles", "::", "StubPIC", ")", ";"], "File": "X86Subtarget109", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4622, "Length": 203, "Cover_Rate": 0.9311926605504587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Amt", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "(", "Val", ">>", "Amt", ")", "|", "(", "Val", "<<", "(", "("], "ground_truth": ["<NUM_LIT>", "-", "Amt", ")", "&", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAddressingModes", "Func": "rotr32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4623, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitValue", "(", "PersonalityRef", ",", "<NUM_LIT>", ")", ";", "}", "assert", "(", "(", "Opcodes", ".", "size", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Opcodes", ".", "size", "(", ")", ";", "I", "+=", "<NUM_LIT>", ")", "{", "uint64_t", "Intval", "=", "Opcodes", "[", "I", "]", "|", "Opcodes", "[", "I", "+", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Opcodes", "[", "I", "+", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Opcodes", "[", "I", "+", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ";", "EmitIntValue", "(", "Intval", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "NoHandlerData", "&&", "!", "Personality", ")", "EmitIntValue", "(", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4624, "Length": 102, "Cover_Rate": 0.42323651452282157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST"], "ground_truth": [",", "Mode", ")", ";"], "File": "AMDGPULegalizerInfo33", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4625, "Length": 225, "Cover_Rate": 0.4343629343629344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SFmode", ":", "return", "gen_aarch64_rsqrts_sf3", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrts_v2df3", ";", "case", "V2SFmode", ":", "return"], "ground_truth": ["gen_aarch64_rsqrts_v2sf3", ";"], "File": "aarch643", "Func": "get_rsqrts_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4626, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_UGE", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "case", "CmpInst", "::", "FCMP_ULT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "case", "CmpInst", "::", "FCMP_ULE", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "case", "CmpInst", "::", "ICMP_NE", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARM64FastISel", "Func": "getCompareCC", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4627, "Length": 66, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "rtx", "tmp", ";", "emit_insn", "(", "gen_load_tp_soft", "(", ")", ")", ";", "tmp", "=", "gen_rtx_REG", "(", "SImode"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "arm3", "Func": "arm_load_tp", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4628, "Length": 22, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WeakRefDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "if", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "&&", "T", ".", "getArch"], "ground_truth": ["(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo18", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4629, "Length": 48, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpeq_epi32_mask", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_pcmpeqd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")"], "ground_truth": ["__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmpeq_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4630, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "}", "loopInfo", "=", "CFGTraits", "::", "getLoopInfo", "(", "pass", ")", ";", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "PrintLoopinfo", "(", "*", "loopInfo", ",", "errs", "(", ")", ")", ";", "}", "orderBlocks", "(", ")", ";", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "printOrderedBlocks", "(", "errs", "(", ")", ")", ";", "}", "SmallVector", "<", "BlockT", "*", ",", "DEFAULT_VEC_SLOTS", ">", "retBlks", ";", "for", "(", "typename", "LoopInfoT", "::", "iterator", "iter", "=", "loopInfo", "->", "begin", "(", ")", ",", "iterEnd", "=", "loopInfo", "->", "end", "(", ")", ";", "iter", "!=", "iterEnd", ";", "++", "iter", ")", "{", "LoopT", "*", "loopRep", "=", "(", "*", "iter", ")", ";", "BlockTSmallerVector", "exitingBlks", ";", "loopRep", "->", "getExitingBlocks"], "ground_truth": ["(", "exitingBlks", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "prepare", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4631, "Length": 124, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "I", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";", "else", "++"], "ground_truth": ["I", ";"], "File": "R600EmitClauseMarkers10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4632, "Length": 86, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "bool", "HasBaseReg", "=", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ";", "if", "(", "HasBaseReg", "&&", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "HasBaseReg", "=", "false", ";", "bool", "HasParenPart", "=", "IndexReg", ".", "getReg", "(", ")", "||", "HasBaseReg", ";", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "int", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "!", "HasParenPart", ")", "O", "<<", "DispVal", ";", "}", "else", "{", "assert", "(", "DispSpec", ".", "isGlobal", "(", ")", "||", "DispSpec", ".", "isCPI", "(", ")", "||", "DispSpec", ".", "isJTI", "(", ")", "||", "DispSpec", ".", "isSymbol", "(", ")", ")", ";", "printSymbolOperand", "(", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "HasParenPart", ")", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "'('", ";", "if", "(", "HasBaseReg", ")", "printOperand", "(", "MI", ",", "Op", ",", "Modifier", ")", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "Op"], "ground_truth": ["+", "<NUM_LIT>", ",", "Modifier", ")", ";"], "File": "X86AsmPrinter58", "Func": "printLeaMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4633, "Length": 193, "Cover_Rate": 0.6967509025270758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "SIRegisterInfo10", "Func": "trackLivenessAfterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4634, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_REL32", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32NB", ";", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_SECREL", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "case", "FK_Data_8", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR64", ";", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_I386", ")", "{", "switch", "(", "FixupKind"], "ground_truth": [")", "{"], "File": "X86WinCOFFObjectWriter1", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4635, "Length": 118, "Cover_Rate": 0.3430232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "opCanUseLiteralConstant", "(", "OpType", ")", ")", "return", "true", ";", "return", "OpType", "==", "AMDGPU", "::"], "ground_truth": ["OPERAND_REG_INLINE_C", ";"], "File": "SIRegisterInfo100", "Func": "opCanUseInlineConstant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4636, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "write_symbols", "!=", "NO_DEBUG", "||", "current_function_profile", "||", "get_pool_size", "(", ")", "!=", "<NUM_LIT>"], "ground_truth": ["||", "romp_makes_calls", "(", ")", ")", ";"], "File": "romp", "Func": "romp_using_r14", "Target": "romp", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4637, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BitSimplify", "::", "replaceSubWithSub", "(", "unsigned", "OldR", ",", "unsigned", "OldSR", ",", "unsigned", "NewR", ",", "unsigned", "NewSR", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OldR", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "NewR", ")", ")", "return", "false", ";", "auto", "Begin", "=", "MRI", ".", "use_begin", "(", "OldR", ")", ",", "End", "=", "MRI", ".", "use_end", "(", ")", ";", "decltype", "(", "End", ")", "NextI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!="], "ground_truth": ["End", ";", "I", "=", "NextI", ")", "{"], "File": "HexagonBitSimplify (2)", "Func": "replaceSubWithSub", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4638, "Length": 83, "Cover_Rate": 0.664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64InstructionSelector56", "Func": "selectVectorAshrLshr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4639, "Length": 152, "Cover_Rate": 0.32340425531914896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value2", "=", "Value", ">>", "<NUM_LIT>", ";", "if", "(", "(", "(", "Value", "&", "(", "int64_t", ")", "maskTrailingZeros", "<", "uint64_t", ">", "(", "<NUM_LIT>", ")", ")", "==", "Value", ")", "&&", "(", "(", "Value2", ">=", "<NUM_LIT>", "&&", "Value2", "<=", "<NUM_LIT>", ")", "||", "(", "Value2", ">=", "-", "<NUM_LIT>", "&&", "Value2", "<=", "-", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "MicroMipsSizeReduction", "Func": "AddiuspImmValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4640, "Length": 58, "Cover_Rate": 0.8656716417910447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "BlockAddressSDNode", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "return", "getAddrLarge", "(", "BA", ",", "DAG", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "AArch64ISelLowering", "Func": "LowerBlockAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4641, "Length": 59, "Cover_Rate": 0.855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpleq_m_sv4si", "(", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpleq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4642, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B", ".", "buildTrunc", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ",", "Widened", ")", ";", "}", "return", ";", "}", "if", "(", "LLTy", ".", "isVector", "(", ")", "&&", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "OrigRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "LLTy", ".", "getElementType", "(", ")", "==", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "mergeVectorRegsToResultRegs", "(", "B", ",", "OrigRegs", ",", "Regs", ")", ";", "return", ";", "}", "assert", "(", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", ";", "LLT", "DstEltTy", "=", "LLTy", ".", "getElementType", "(", ")", ";", "LLT", "RealDstEltTy", "=", "MRI", ".", "getType", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ")", ".", "getElementType", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "==", "RealDstEltTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DstEltTy", "==", "PartLLT", ")", "{", "if", "(", "RealDstEltTy", ".", "isPointer", "(", ")", ")", "{", "for", "(", "Register", "Reg", ":", "Regs", ")", "MRI", ".", "setType", "(", "Reg", ",", "RealDstEltTy", ")", ";", "}", "B", ".", "buildBuildVector", "(", "OrigRegs", "[", "<NUM_LIT>", "]", ",", "Regs", ")", ";", "}", "else", "if", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", ">", "PartLLT", ".", "getSizeInBits", "(", ")", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "EltMerges", ";", "int", "PartsPerElt", "=", "DstEltTy", ".", "getSizeInBits", "(", ")", "/", "PartLLT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "%", "PartLLT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "NumElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "{", "auto", "Merge", "=", "B", ".", "buildMerge", "(", "RealDstEltTy", ",", "Regs", ".", "take_front", "(", "PartsPerElt", ")", ")", ";", "MRI", ".", "setType", "(", "Merge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "RealDstEltTy", ")", ";", "EltMerges", ".", "push_back", "(", "Merge", "."], "ground_truth": ["getReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "packSplitRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4643, "Length": 294, "Cover_Rate": 0.592741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI"], "ground_truth": [",", "MII", ",", "MRI", ")", ";"], "File": "BPFMCTargetDesc", "Func": "createBPFMCInstPrinter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4644, "Length": 17, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "short", "w", ";", "w", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__w", ")", ";", "return", "(", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128_t", ")", "w", ",", "<NUM_LIT>", ")", ")", ";", "__m64_union", "res"], "ground_truth": [";"], "File": "mmintrin4", "Func": "_mm_set1_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4645, "Length": 34, "Cover_Rate": 0.35051546391752575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ConvergingVLIWScheduler", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "IsTopNode", ")", "{", "Top", ".", "bumpNode", "("], "ground_truth": ["SU", ")", ";"], "File": "HexagonMachineScheduler11", "Func": "schedNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4646, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::"], "ground_truth": ["MO_BlockAddress", ":"], "File": "Cpu0MCInstLower1", "Func": "LowerOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4647, "Length": 56, "Cover_Rate": 0.4628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmla_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4648, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s390_expand_cs_tdsi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "is_weak", ")", ";", "break", ";", "case", "HImode", ":", "case", "QImode", ":", "s390_expand_cs_hqi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "is_weak", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "s3906", "Func": "s390_expand_cs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4649, "Length": 50, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Size", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "("], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4650, "Length": 86, "Cover_Rate": 0.43, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "return", "M", ".", "getFunction", "(", "<STR_LIT>", ")", ";", "return", "TargetLowering", "::", "getSSPStackGuardCheck", "("], "ground_truth": ["M", ")", ";"], "File": "X86ISelLowering (3)", "Func": "getSSPStackGuardCheck", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4651, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "UseImm", "=", "false", ";", "if", "(", "const", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "RHS", ")", ")", "if", "(", "CFP", "->", "isZero", "(", ")", "&&", "!", "CFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "Register", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "if", "(", "!", "LHSReg", ")", "return", "false", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "LHSReg", ")", ";", "return", "true", ";", "}", "Register", "RHSReg", "=", "getRegForValue", "(", "RHS"], "ground_truth": [")", ";"], "File": "AArch64FastISel18", "Func": "emitFCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4652, "Length": 124, "Cover_Rate": 0.5767441860465117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "MJ", ".", "isInlineAsm", "(", ")", "||", "MJ", ".", "isBranch", "(", ")", "||", "MJ", ".", "isBarrier", "(", ")", "||", "MJ", ".", "isCall", "(", ")", "||", "MJ", ".", "isTerminator", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "(", "<STR_LIT>", ")", ":", "case", "(", "<STR_LIT>", ")", ":", "case", "(", "<STR_LIT>", ")", ":", "case", "(", "<STR_LIT>"], "ground_truth": [")", ":"], "File": "HexagonVLIWPacketizer46", "Func": "cannotCoexistAsymm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4653, "Length": 68, "Cover_Rate": 0.37988826815642457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4654, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo"], "ground_truth": ["(", ")", ";"], "File": "TOYPreEmit", "Func": "runOnMachineFunction", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4655, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "WDC65816ISelDAGToDAG", "Func": "getPassName", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4656, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ReadByValArg", "(", "MachineFunction", "&", "MF", ",", "SDValue", "Chain", ",", "DebugLoc", "dl", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutChains", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NumWords", ",", "SDValue", "FIN", ",", "const", "CCValAssign", "&", "VA", ",", "const", "<STR_LIT>", "&", "Flags", ")", "{", "unsigned", "LocMem", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "FirstWord", "=", "LocMem", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumWords", ";", "++", "i", ")", "{", "unsigned", "CurWord", "=", "FirstWord", "+", "i", ";", "if", "(", "CurWord", ">=", "O32IntRegsSize", ")", "break", ";", "unsigned", "SrcReg", "=", "O32IntRegs", "["], "ground_truth": ["CurWord", "]", ";"], "File": "MipsISelLowering109", "Func": "ReadByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4657, "Length": 98, "Cover_Rate": 0.5130890052356021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx"], "ground_truth": ["op1", ")", "{"], "File": "mips3", "Func": "mips_emit_binary", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4658, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "R", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasXOP", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Lower256IntArith", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "BVAmt", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Amt", ")", ")", "{", "if", "(", "auto", "*", "RotateConst", "=", "BVAmt", "->", "getConstantSplatNode", "("], "ground_truth": [")", ")", "{"], "File": "X86ISelLowering41", "Func": "LowerRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4659, "Length": 131, "Cover_Rate": 0.5796460176991151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "NewOcc", ")", "break", ";", "DEBUG", "(", "printRegion", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "<NUM_LIT>", ")", ";", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*"], "ground_truth": ["this", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4660, "Length": 88, "Cover_Rate": 0.3562753036437247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "&", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>UnifyMetadataPass", "(", ")"], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine36", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4661, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "VTList", ".", "NumVTs", "==", "<NUM_LIT>", ")", ";", "SDVTList", "WidenedVTList", "=", "DAG", ".", "getVTList", "(", "WidenedVT", ",", "VTList", ".", "VTs", "[", "<NUM_LIT>", "]", ")", ";", "auto", "NewOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "WidenedVTList", ",", "Ops", ",", "WidenedMemVT", ",", "MMO", ")", ";", "if", "(", "WidenedVT", "!=", "VT", ")", "{", "auto", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ","], "ground_truth": ["NewOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "File": "SIISelLowering10", "Func": "getMemIntrinsicNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4662, "Length": 79, "Cover_Rate": 0.316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbslq_f16", "(", "uint16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ")", "{", "return", "__builtin_aarch64_simd_bslv8hf_suss", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vbslq_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4663, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmsubph512_maskz", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B"], "ground_truth": [",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_fmsub_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4664, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "canReuseLoadAddress", "(", "SDValue", "Op", ",", "EVT", "MemVT", ",", "ReuseLoadInfo", "&", "RLI", ",", "SelectionDAG", "&", "DAG", ",", "<STR_LIT>", "ET", ")", "const", "{", "if", "(", "Op", "->", "isStrictFPOpcode", "(", ")", ")", "return", "false", ";", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "ValidFPToUint", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Subtarget", ".", "hasFPCVT", "(", ")", "||", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "ET", "==", "<STR_LIT>", "&&", "(", "ValidFPToUint", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "isOperationLegalOrCustom", "(", "Op", ".", "getOpcode", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "LowerFP_TO_INTForReuse", "(", "Op", ",", "RLI", ",", "DAG", ",", "dl", ")", ";", "return", "true", ";", "}", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "LD", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "ET", "||", "LD"], "ground_truth": ["->", "isVolatile", "(", ")", "||", "LD", "->", "isNonTemporal", "(", ")", ")", "return", "false", ";"], "File": "PPCISelLowering109", "Func": "canReuseLoadAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4665, "Length": 162, "Cover_Rate": 0.4343163538873995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Root", ".", "isReg", "(", ")", ")", "return", "None", ";", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "ShiftInst", "=", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "ShiftInst", ")", "return", "None", ";", "<STR_LIT>", "ShType", "=", "getShiftTypeForInst", "(", "*", "ShiftInst", ")", ";", "if", "(", "ShType", "==", "<STR_LIT>", ")", "return", "None", ";", "if", "(", "!", "isWorthFoldingIntoExtendedReg", "(", "*", "ShiftInst", ",", "MRI", ")", ")", "return", "None", ";", "MachineOperand", "&", "ShiftRHS", "=", "ShiftInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Immed", "=", "getImmedFromMO", "(", "ShiftRHS", ")", ";", "if", "(", "!", "Immed", ")", "return", "None", ";", "MachineOperand", "&", "ShiftLHS", "=", "ShiftInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "ShiftReg", "=", "ShiftLHS", ".", "getReg", "(", ")", ";", "unsigned", "NumBits", "=", "MRI", ".", "getType", "(", "ShiftReg", ")", ".", "getSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "selectShiftedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4666, "Length": 150, "Cover_Rate": 0.6437768240343348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "AMDGPUSubtarget102", "Func": "getInstrItineraryData", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4667, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Register", ",", "Ctx", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "Reg", ".", "isVector", "=", "isVector", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "AArch64AsmParser45", "Func": "CreateReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4668, "Length": 43, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsISR", "="], "ground_truth": ["true", ";"], "File": "MipsMachineFunction10", "Func": "setISR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4669, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ShortenInst", "::", "shortenSelect", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MI", ".", "tieOperands", "("], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SystemZShortenInst26", "Func": "shortenSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4670, "Length": 59, "Cover_Rate": 0.45384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitMEMBARRIER_MCR", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitMEMBARRIER_MCR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4671, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectArithImmed", "(", "MachineOperand", "&", "Root", ")", "const", "{", "auto", "MaybeImmed", "=", "getImmedFromMO", "(", "Root"], "ground_truth": [")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectArithImmed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4672, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "combineShiftLeft", "(", "N"], "ground_truth": [",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering184", "Func": "combineShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4673, "Length": 49, "Cover_Rate": 0.44144144144144143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "TGA", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "MipsISelLowering126", "Func": "lowerGlobalTLSAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4674, "Length": 200, "Cover_Rate": 0.3184713375796178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB"], "ground_truth": ["->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "File": "JVMCopyElision", "Func": "EnterScope", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4675, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovusdb512mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "("], "ground_truth": ["__v16si", ")", "__A", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtusepi32_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4676, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "TmpReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "expandDMULMacro", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4677, "Length": 42, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "&", "NextBB", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get"], "ground_truth": ["(", "<STR_LIT>", ")", ")", ";"], "File": "SIInsertSkips10", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4678, "Length": 122, "Cover_Rate": 0.5169491525423728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "(", "__m64", ")", "__builtin_ia32_punpcklbw", "(", "(", "__v8qi", ")", "__A", ",", "__sign", ")", ";", "return", "_mm_cvtpi16_ps", "("], "ground_truth": ["__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtpi8_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4679, "Length": 21, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "auto", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "->", "isPHI", "(", ")", "&&", "I", "->", "readsReg", "(", ")", ")", "{", "if", "(", "Visited", ".", "contains", "(", "UseMI", "->", "getParent", "(", ")", ")", ")", "PHIIncoming", ".", "insert", "(", "UseMI", "->", "getOperand", "(", "I", ".", "getOperandNo", "(", ")", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "}", "Visited", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first_ext", "(", "ThenEntry", ",", "Visited", ")", ")", "{", "if", "(", "MBB", "==", "Flow", ")", "break", ";", "SmallVector", "<", "MachineInstr", "*", ">", "Uses", ";", "findNonPHIUsesInBlock", "(", "Reg", ",", "MBB", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "'\\n'"], "ground_truth": [")", ";"], "File": "SIOptimizeVGPRLiveRange1", "Func": "updateLiveRangeInThenRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4680, "Length": 163, "Cover_Rate": 0.3528138528138528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_uchar16", "spu_cntb", "(", "vec_char16", "a", ")", "{", "return", "(", "(", "vec_uchar16", ")", "(", "si_cntb", "(", "("], "ground_truth": ["qword", ")", "(", "a", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_cntb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4681, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitOffset", "(", "int64_t", "Amount", ",", "const", "SDLoc", "&", "DL", ",", "SDValue"], "ground_truth": ["Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "File": "Z80oldISelLowering", "Func": "EmitOffset", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4682, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_test_epi64_mask", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmq256", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_test_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4683, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "parseComma", "(", ")"], "ground_truth": ["||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHSaveFRegPX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4684, "Length": 25, "Cover_Rate": 0.4098360655737705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vpermt2varpd512_mask", "(", "(", "__v8di", ")", "__I", ",", "(", "__v8df", ")", "__A", ",", "(", "__v8df"], "ground_truth": [")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_permutex2var_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4685, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "darwin64Offsets", ";", "}", "else", "{", "static", "const", "SpillSlot", "darwinOffsets", "=", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "return", "&", "darwinOffsets", ";", "}", "}", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "NumEntries", "=", "<NUM_LIT>", ";", "return", "nullptr", ";", "}", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "-", "<NUM_LIT>", "}", "}", ";", "static", "const", "SpillSlot", "Offsets64", "["], "ground_truth": ["]", "=", "{"], "File": "PPCFrameLowering26", "Func": "getCalleeSavedSpillSlots", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4686, "Length": 410, "Cover_Rate": 0.39575289575289574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "<ISA_LIT>EmitIntrinsics", "::", "visitInsertValueInst", "(", "InsertValueInst", "&", "I", ")", "{", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", "=", "{", "I", ".", "getInsertedValueOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ")", ")", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "Args", ".", "push_back", "(", "UndefValue", "::", "get", "(", "IRB", "->", "getInt32Ty", "(", ")", ")", ")", ";", "else", "Args", ".", "push_back", "(", "Op", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "indices", "(", ")", ")", "Args", ".", "push_back", "(", "IRB", "->"], "ground_truth": ["getInt32", "(", "Op", ")", ")", ";"], "File": "SPIRVEmitIntrinsics", "Func": "visitInsertValueInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4687, "Length": 109, "Cover_Rate": 0.7676056338028169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "DstTy", "==", "S16", ")", "return", "legalizeFDIV16", "(", "MI", ",", "MRI", ",", "B", ")", ";", "if", "(", "DstTy", "==", "S32", ")", "return", "legalizeFDIV32", "(", "MI", ",", "MRI", ",", "B", ")", ";", "if", "(", "DstTy", "==", "S64", ")", "return", "legalizeFDIV64", "(", "MI", ",", "MRI"], "ground_truth": [",", "B", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4688, "Length": 58, "Cover_Rate": 0.464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsetq_lane_u64", "(", "uint64_t", "__a", ",", "uint64x2_t", "__b", ",", "const", "int", "__idx", ")", "{", "__ARM_CHECK_LANEQ", "(", "__b", ",", "__idx", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vsetq_lane_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4689, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "SN", "->", "hasOneUse", "(", ")", ")", "CurDAG", "->", "SelectNodeTo", "(", "SN", ",", "Opc", ",", "N", "->"], "ground_truth": ["getValueType", "(", "<NUM_LIT>", ")", ",", "TFI", ",", "getSmallIPtrImm", "(", "Offset", ",", "dl", ")", ")", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "selectFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4690, "Length": 66, "Cover_Rate": 0.4647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op12", "=", "gen_rtx_CONST", "(", "HImode", ",", "op12", ")", ";", "}", "else", "{", "op10", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "op12", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "op02", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op12", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op00", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op10", ";", "}", "else", "if", "(", "rtx_equal_p", "(", "op00", ",", "op12", ")", "||", "(", "REG_P", "(", "op00", ")", "&&", "reg_mentioned_p", "(", "op00", ",", "op10", ")", ")", "||", "(", "REG_P", "(", "op10", ")", "&&", "reg_mentioned_p", "(", "op10", ",", "op00", ")", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]"], "ground_truth": ["=", "op02", ";"], "File": "msp430", "Func": "msp430_split_movsi", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4691, "Length": 136, "Cover_Rate": 0.43174603174603177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_unpackel_pi8", "("], "ground_truth": ["__m64", "__m1", ")", "{"], "File": "mmintrin", "Func": "_mm_unpackel_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4692, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "limitOccupancy", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "("], "ground_truth": [")", ")", ")", ";"], "File": "SIMachineFunctionInfo51", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4693, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4694, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "TempGPR32", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "++", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BRIG_TYPE_B1", ")", ".", "addImm", "(", "BRIG_TYPE_U32", ")", ".", "addReg", "(", "TempGPR32", ",", "RegState", "::", "Kill", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TempGPR32", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDef", "(", ")", ";", "MachineOperand", "*", "TypeOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::"], "ground_truth": ["TypeLength", ")", ";"], "File": "HSAILRegisterInfo", "Func": "lowerRestoreB1", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4695, "Length": 149, "Cover_Rate": 0.7233009708737864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpNum", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isUndef", "(", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "return", "UndefRegClearance", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86InstrInfo106", "Func": "getUndefRegClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4696, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "("], "ground_truth": ["GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "Function", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectFrameIndex", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4697, "Length": 63, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmp_pd_mask", "(", "__mmask8", "__U", ",", "__m512d"], "ground_truth": ["__X", ",", "__m512d", "__Y", ",", "const", "int", "__P", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_cmp_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4698, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "OpKind", "::"], "ground_truth": ["SwitchSet", ";"], "File": "TPCAsmParser", "Func": "isSwitchSet", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4699, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "("], "ground_truth": ["__a", ">", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vcgtz_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4700, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableIfConversion", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")"], "ground_truth": ["PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4701, "Length": 27, "Cover_Rate": 0.32926829268292684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true"], "ground_truth": [";"], "File": "SIInstrInfo (2)", "Func": "changesVGPRIndexingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4702, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpretq_f64_u64", "(", "uint64x2_t", "__a", ")", "{", "return", "(", "float64x2_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vreinterpretq_f64_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4703, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>AddressTypePromotionPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandLoadLinkedPass", "(", "TM"], "ground_truth": [")", ")", ";"], "File": "ARM64TargetMachine", "Func": "addPreISel", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4704, "Length": 47, "Cover_Rate": 0.5949367088607594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "return", "GlobalBaseReg", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "Cpu0MachineFunction", "Func": "getGlobalBaseReg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4705, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SPRRegs", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "RegNo", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs"], "ground_truth": [";"], "File": "ARMMCCodeEmitter11", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4706, "Length": 85, "Cover_Rate": 0.31716417910447764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "="], "ground_truth": ["EABI", "::", "EABI5", ";"], "File": "ARMTargetMachine24", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4707, "Length": 99, "Cover_Rate": 0.31629392971246006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "getTargetStreamer", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")"], "ground_truth": [".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";"], "File": "RISCVAsmParser", "Func": "getTargetStreamer", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4708, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbols", ".", "push_back", "(", "GVar", ")", ";", "numSymbols", "++"], "ground_truth": [";"], "File": "NVPTXAsmPrinter1", "Func": "addSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4709, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4710, "Length": 102, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "!", "ObjType", "->", "isSized", "(", ")", "||", "DL", ".", "getTypeAllocSize", "(", "ObjType", ")", "<", "CodeModelLargeSize", ")", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySection", ":", "DataRelROSection", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "return", "BSSSection", ";", "if", "(", "Kind", ".", "isData", "(", ")", ")", "return", "DataSection", ";", "if", "(", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "return", "DataRelROSection", ";", "}", "else", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySectionLarge", ":", "DataRelROSectionLarge", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "return", "BSSSectionLarge", ";", "if", "(", "Kind", ".", "isData", "(", ")", ")", "return", "DataSectionLarge", ";", "if", "(", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "return", "DataRelROSectionLarge", ";", "}", "assert", "(", "(", "Kind", ".", "isThreadLocal", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "XCoreTargetObjectFile (2)", "Func": "SelectSectionForGlobal", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4711, "Length": 165, "Cover_Rate": 0.5612244897959183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "aarch64_print_hint_for_core", "(", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_FEATURE", ":", "error", "(", "<STR_LIT>", ",", "invalid_extension", ".", "c_str", "(", ")", ",", "str", ")", ";", "aarch64_print_hint_for_extensions", "(", "invalid_extension", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "aarch646", "Func": "aarch64_validate_mcpu", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4712, "Length": 48, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?"], "ground_truth": ["i", ":", "<NUM_LIT>", "-", "i", ";"], "File": "SparcAsmBackend2", "Func": "applyFixup", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4713, "Length": 35, "Cover_Rate": 0.330188679245283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getGlobalBaseReg", "(", ")"], "ground_truth": ["const", "{"], "File": "CSKYMachineFunctionInfo", "Func": "getGlobalBaseReg", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4714, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", "."], "ground_truth": ["addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "TLCS900InstrInfo", "Func": "loadRegFromStackSlot", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4715, "Length": 139, "Cover_Rate": 0.6714975845410628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_i32scatter_epi32", "(", "void", "*", "__addr", ",", "__m512i", "__index", ",", "__m512i", "__v1", ",", "int", "__scale", ")", "{", "__builtin_ia32_scattersiv16si", "(", "__addr", ",", "(", "__mmask16", ")", "<NUM_LIT>", ",", "(", "__v16si", ")", "__index", ",", "("], "ground_truth": ["__v16si", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_i32scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4716, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "CRLogicalOpInfo", "CRI", "=", "AllCRLogicalOps", "[", "Idx", "]", ";", "if", "(", "CRI", ".", "IsBinary", "&&", "CRI", ".", "ContainedInBlock", "&&", "CRI", ".", "SingleUse", "&&", "CRI", ".", "FeedsBR", "&&", "CRI", ".", "DefsSingleUse", ")", "{", "Changed", "=", "splitBlockOnBinaryCROp", "(", "CRI", ")", ";", "if", "(", "Changed", ")", "NumBlocksSplitOnBinaryCROp", "++", ";", "}", "return"], "ground_truth": ["Changed", ";"], "File": "PPCReduceCRLogicals11", "Func": "handleCROp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4717, "Length": 54, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "LC2200MCTargetDesc", "Func": "createLC2200MCInstrInfo", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4718, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Alignment", ")", ";", "const", "bool", "HasSPE", "=", "Subtarget", "->", "hasSPE", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "HasSPE", ")", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "else", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "(", "VT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Alignment", ")", ";", "unsigned", "Opc", ";", "if", "(", "HasSPE", ")", "Opc", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "Opc", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>FuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "PPCFastISel37", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4719, "Length": 274, "Cover_Rate": 0.5341130604288499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "Opc", ")", ";", "unsigned", "DescSize", "=", "Desc", ".", "getSize", "(", ")", ";", "if", "(", "DescSize", "!=", "<NUM_LIT>", "&&", "DescSize", "!=", "<NUM_LIT>", ")", "return", "DescSize", ";", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "<NUM_LIT>", ";", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "DescSize", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode"], "ground_truth": ["::", "BUNDLE", ":"], "File": "SIInstrInfo18", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4720, "Length": 210, "Cover_Rate": 0.7291666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ","], "ground_truth": ["create<ISA_LIT>Disassembler", ")", ";"], "File": "M68kDisassembler (2)", "Func": "LLVMInitializeM68kDisassembler", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4721, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetDarwin", "("], "ground_truth": [")", "const", "{"], "File": "X86Subtarget28", "Func": "isTargetDarwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4722, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Match_InvalidFPImm", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexedSImm9", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed4SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed8SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed16SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend128", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend128", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed1", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed2", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed4", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case"], "ground_truth": ["Match_InvalidMemoryIndexed8", ":"], "File": "AArch64AsmParser (2)1", "Func": "showMatchError", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4723, "Length": 201, "Cover_Rate": 0.3424190800681431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vmls_nv4sf", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_sf", ")"], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "neon_vmlsq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4724, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LoadValueInjectionLoadHardeningUnoptimizedPass", "(", ")", "{", "return", "new", "<ISA_LIT>LoadValueInjectionLoadHardeningUnoptimizedPass", "("], "ground_truth": [")", ";"], "File": "X86LoadValueInjectionLoadHardening2", "Func": "createX86LoadValueInjectionLoadHardeningUnoptimizedPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4725, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rclass", "==", "ACCG_REGS", ")"], "ground_truth": ["return", "GET_MODE_SIZE", "(", "mode", ")", ";"], "File": "frv", "Func": "frv_class_max_nregs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4726, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4727, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u64_p128", "(", "poly128_t", "__a", ")", "{", "return", "(", "uint64x2_t", ")", "__builtin_neon_vreinterpretv2diti", "("], "ground_truth": ["(", "__builtin_neon_ti", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u64_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4728, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "internal_label", ";", "rtx"], "ground_truth": ["symbol", ";"], "File": "pa3", "Func": "GTY", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4729, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVolatile", "=", "ST", "->", "isVolatile", "(", ")", ";", "bool", "isNonTemporal", "=", "ST", "->", "isNonTemporal", "(", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp3", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getStore", "(", "Tmp1", ",", "dl", ",", "Tmp3", ",", "Tmp2", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "isVolatile", ",", "isNonTemporal", ",", "Alignment", ")", ";", "return", "Result"], "ground_truth": [";"], "File": "NVPTXISelLowering4", "Func": "LowerSTOREi1", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4730, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AVRInstrInfo15", "Func": "isStoreToStackSlot", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4731, "Length": 113, "Cover_Rate": 0.9576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh_expand_strlen", "(", "rtx", "*", "operands", ")", "{", "rtx", "addr1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "current_addr", "=", "copy_addr_to_reg", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "start_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx_code_label", "*", "L_return", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "L_loop_byte", "=", "gen_label_rtx", "(", ")", ";", "rtx", "jump", ";", "rtx_code_label", "*", "L_loop_long", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "L_end_loop_long", "=", "gen_label_rtx", "(", ")", ";", "int", "align", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "start_addr", ",", "current_addr", ")", ";", "if", "(", "align", "<", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_tstsi_t", "(", "current_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "jump", "=", "emit_jump_insn", "(", "gen_branch_false", "(", "L_loop_byte", ")", ")", ";", "add_int_reg_note", "(", "jump", ",", "REG_BR_PROB", ",", "prob_likely", ")", ";", "}", "emit_move_insn", "(", "tmp0", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "addr1", "=", "adjust_automodify_address", "(", "addr1", ",", "SImode", ",", "current_addr", ",", "<NUM_LIT>", ")", ";", "emit_label", "(", "L_loop_long", ")", ";", "emit_move_insn", "(", "tmp1", ",", "addr1", ")", ";", "emit_move_insn", "(", "current_addr", ",", "plus_constant", "(", "Pmode", ",", "current_addr", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_cmpstr_t", "(", "tmp0", ",", "tmp1", ")", ")", ";", "jump", "=", "emit_jump_insn", "(", "gen_branch_false", "(", "L_loop_long", ")", ")", ";", "add_int_reg_note", "(", "jump", ",", "REG_BR_PROB", ",", "prob_likely", ")", ";", "emit_label", "(", "L_end_loop_long", ")", ";", "emit_move_insn", "(", "current_addr", ",", "plus_constant", "(", "Pmode", ",", "current_addr", ",", "-", "<NUM_LIT>", ")", ")", ";", "addr1", "=", "adjust_address", "(", "addr1", ",", "QImode", ",", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "emit_insn", "(", "gen_extendqisi2", "(", "tmp1", ",", "addr1", ")", ")", ";", "emit_move_insn", "(", "current_addr", ",", "plus_constant", "(", "Pmode", ",", "current_addr", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_cmpeqsi_t", "(", "tmp1", ",", "const0_rtx", ")", ")", ";", "jump", "=", "emit_jump_insn", "(", "gen_branch_true", "(", "L_return", ")", ")", ";", "add_int_reg_note", "(", "jump", ",", "REG_BR_PROB", ",", "prob_likely", ")", ";", "}", "emit_barrier_after", "(", "jump", ")", ";", "emit_label", "(", "L_loop_byte", ")", ";", "emit_insn", "(", "gen_extendqisi2", "(", "tmp1", ",", "addr1", ")", ")", ";", "emit_move_insn", "(", "current_addr", ",", "plus_constant", "(", "Pmode", ",", "current_addr", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_cmpeqsi_t", "(", "tmp1", ",", "const0_rtx", ")", ")", ";", "jump", "=", "emit_jump_insn", "(", "gen_branch_false", "(", "L_loop_byte", ")", ")", ";", "add_int_reg_note", "(", "jump", ",", "REG_BR_PROB", ",", "prob_likely", ")", ";", "emit_label", "(", "L_return", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "start_addr", ",", "start_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")"], "ground_truth": [")", ")", ";"], "File": "sh-mem4", "Func": "sh_expand_strlen", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4732, "Length": 421, "Cover_Rate": 0.9568181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "TT", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "("], "ground_truth": ["Emitter", ")", ",", "RelaxAll", ")", ";"], "File": "MINA32MCTargetDesc", "Func": "createMCStreamer", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4733, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>FlagsCopyLoweringPass"], "ground_truth": ["(", ")", "{"], "File": "X86FlagsCopyLowering", "Func": "createX86FlagsCopyLoweringPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4734, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ALTIVEC", "&&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "RS6000_SYMBOL_REF_TLS_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "legitimate_indirect_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "!", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&&", "!", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "(", "TARGET_E500_DOUBLE", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", ")", "&&", "TARGET_UPDATE", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs6000_legitimate_small_data_p", "(", "mode", ",", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "legitimate_constant_pool_address_p", "(", "x"], "ground_truth": [")", ")", "return", "<NUM_LIT>", ";"], "File": "rs60003", "Func": "rs6000_legitimate_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4735, "Length": 156, "Cover_Rate": 0.4984025559105431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "TRI", ";", "unsigned", "mainDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "restoreDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "mainMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "restoreMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "restoreMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "restoreMBB", "->", "setHasAddressTaken", "(", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "unsigned", "LabelReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "LabelReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "BufReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "FP", "=", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "FP", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LabelReg", ",", "RegState", "::", "Define", ")", ".", "addMBB", "(", "restoreMBB", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LabelReg2", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "LabelReg", ",", "RegState", "::", "Kill", ")", ".", "addMBB", "(", "restoreMBB", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "RegSize", ")", ".", "addReg", "(", "LabelReg2", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "<ISA_LIT>", "=", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "RegSize", ")", ".", "addReg", "(", "<ISA_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "RegSize", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "restoreMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mainMBB", ")"], "ground_truth": [".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "SparcISelLowering14", "Func": "emitEHSjLjSetJmp", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4736, "Length": 494, "Cover_Rate": 0.5902031063321386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";", "std", "::", "string", "Ret", ";", "if", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", "Ret", "=", "<STR_LIT>", ";", "else", "Ret", "=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "("], "ground_truth": ["T", ")", ";"], "File": "PPCSubtarget28", "Func": "getDataLayoutString", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4737, "Length": 58, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vld1q_z_u16", "(", "uint16_t", "const", "*", "__base", ",", "mve_pred16_t", "__p", ")", "{", "return", "vldrhq_z_u16", "(", "__base", ",", "__p", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vld1q_z_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4738, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshlq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqshlq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4739, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DirectXTargetMachine", "&", "getDirectXTargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "DirectXTargetMachine"], "ground_truth": [">", "(", ")", ";"], "File": "DirectXTargetMachine", "Func": "getDirectXTargetMachine", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4740, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", ")", "return", "false", ";", "rtx", "src", "=", "SET_SRC", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "SUBREG", ")", "return", "false", ";", "rtx", "inner", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "return", "(", "GET_CODE", "(", "inner", ")", "=="], "ground_truth": ["MULT", ")", ";"], "File": "rs6000-p8swap", "Func": "has_part_mult", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4741, "Length": 52, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "if", "(", "IsVGPR", ")", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "*"], "ground_truth": ["MRI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_GLOBAL_VALUE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4742, "Length": 85, "Cover_Rate": 0.6910569105691057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FIST", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op"], "ground_truth": [")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerFP_TO_UINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4743, "Length": 52, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetFrameLowering", "::", "noFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getSubtarget"], "ground_truth": ["<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useFastISel", "(", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "noFramePointerElim", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4744, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmphiq_v8hi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmphiq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4745, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDVTList", "ResultVTs", "=", "DAG", ".", "getVTList", "(", "XLenVT", ",", "XLenVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResultVTs"], "ground_truth": [",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVISelLowering78", "Func": "lowerSETVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4746, "Length": 46, "Cover_Rate": 0.7301587301587301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";", "Idx", "+="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMISelLowering (2)", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4747, "Length": 93, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>FastISel", "::", "CCAssignFnForCall", "(", "unsigned", "CC", ",", "bool", "isTaillCall", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "return", "CC_<ISA_LIT>_Win64_C", ";", "else", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "isTaillCall", ")", "return", "CC_<ISA_LIT>_64_TailCall", ";", "else", "return", "CC_<ISA_LIT>_64_C", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_FastCall", ")", "return", "CC_<ISA_LIT>_32_FastCall", ";", "else", "if", "(", "CC", "==", "CallingConv", "::", "Fast", ")", "return"], "ground_truth": ["CC_<ISA_LIT>_32_FastCC", ";"], "File": "X86FastISel41", "Func": "CCAssignFnForCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4748, "Length": 75, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "double", "value", ";", "__asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "value", ")", ":", "<STR_LIT>", "(", "x", ")"], "ground_truth": [")", ";"], "File": "math-3300", "Func": "sin", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4749, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "MipsTargetMachine86", "Func": "addInstSelector", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4750, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "isUnpackWdShuffleMask", "(", "Mask", ",", "<STR_LIT>", ")", "&&", "!", "V2", ".", "isUndef", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ",", "V1", ")", ";", "}", "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{", "SDValue", "CastV1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "SDValue", "CastV2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";", "SDValue", "ShufPS", "=", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "CastV1", ",", "CastV2", ","], "ground_truth": ["DAG", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4751, "Length": 490, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsStore", ")", "{", "Src", "=", "Ldst", ".", "getOperand", "(", "BasePos", "-", "<NUM_LIT>", ")", ";", "Ldst", ".", "RemoveOperand", "(", "BasePos", "-", "<NUM_LIT>", ")", ";", "}", "Ldst", ".", "setDesc", "(", "AST", "->", "getInstrInfo", "(", ")", "->", "get", "(", "NewOpcode", ")", ")", ";", "Ldst", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "NewBase", ",", "true", ")", ")", ";", "if", "(", "IsStore", ")", "Ldst", ".", "addOperand", "(", "Src", ")", ";", "Ldst", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "BaseReg", ",", "false", ")", ")", ";", "Ldst", ".", "addOperand", "(", "NewOffset", ")"], "ground_truth": [";"], "File": "ARCOptAddrMode10", "Func": "changeToAddrMode", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4752, "Length": 88, "Cover_Rate": 0.4808743169398907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "*", "G", "=", "new", "Chain", "(", "MI", ",", "Idx", ",", "getColor", "(", "DestReg", ")", ")", ";", "ActiveChains", "[", "DestReg", "]", "=", "G", ";", "AllChains", ".", "insert", "(", "G", ")", ";", "}", "else", "if", "(", "isMla", "(", "MI", ")", ")", "{", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "AccumReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "maybeKillChain", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ",", "ActiveChains", ")", ";", "maybeKillChain", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ",", "ActiveChains", ")", ";", "if", "(", "DestReg", "!=", "AccumReg", ")", "maybeKillChain", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ",", "ActiveChains", ")", ";", "if", "(", "ActiveChains", ".", "find", "(", "AccumReg", ")", "!=", "ActiveChains", ".", "end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TRI", "->", "getName", "(", "AccumReg", ")", "<<", "<STR_LIT>"], "ground_truth": ["<<", "*", "MI", ")", ";"], "File": "AArch64A57FPLoadBalancing24", "Func": "scanInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4753, "Length": 154, "Cover_Rate": 0.36492890995260663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "X86FrameLowering (2)4", "Func": "enableShrinkWrapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4754, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshrq_m_n_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a"], "ground_truth": [",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshrq_x_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4755, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "LoadVal", "->", "use_begin", "(", ")", ";", "!", "I", ".", "atEnd", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "*", "I"], "ground_truth": [")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering (2)", "Func": "usesAllNormalStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4756, "Length": 36, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "printUImmOperand", "(", "const", "MCInst", "*", "MI", ","], "ground_truth": ["int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "File": "SystemZInstPrinter10", "Func": "printUImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4757, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>HazardRecognizer", "::", "atIssueLimit", "("], "ground_truth": [")", "const", "{"], "File": "TPCHazardRecognizer", "Func": "atIssueLimit", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4758, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ")", "||", "(", "lookup_attribute", "(", "<STR_LIT>", ","], "ground_truth": ["TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ")", ";"], "File": "c4x", "Func": "c4x_assembler_function_p", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 4759, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetInstrInfo", "::", "isSchedulingBoundary", "(", "MI", ",", "MBB", ",", "MF", ")", ")", "return", "true", ";", "return", "isSEHInstruction", "("], "ground_truth": ["MI", ")", ";"], "File": "AArch64InstrInfo118", "Func": "isSchedulingBoundary", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4760, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumDataVectors", "=", "<NUM_LIT>", ";", "NumPredicateVectors", "=", "Offset", ".", "getScalable", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "NumPredicateVectors", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "||", "NumPredicateVectors", "<", "-", "<NUM_LIT>", "||", "NumPredicateVectors", ">", "<NUM_LIT>", ")", "{", "NumDataVectors", "=", "NumPredicateVectors", "/", "<NUM_LIT>", ";", "NumPredicateVectors", "-=", "NumDataVectors"], "ground_truth": ["*", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "decomposeStackOffsetForFrameOffsets", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4761, "Length": 44, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "assert", "(", "(", "!", "isVarArg", "||", "CalleeCC", "==", "CallingConv", "::", "C", ")", "&&", "<STR_LIT>", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "true", ")", ")", ";", "for", "(", "const", "CCValAssign", "&", "ArgLoc", ":", "ArgLocs", ")", "if", "(", "!", "ArgLoc", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForCall", "(", "CallerCC", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->"], "ground_truth": ["getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";"], "File": "AArch64ISelLowering105", "Func": "isEligibleForTailCallOptimization", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4762, "Length": 229, "Cover_Rate": 0.43045112781954886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "ARMDisassembler15", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4763, "Length": 177, "Cover_Rate": 0.43703703703703706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SVEIntrinsicOpts", "::", "optimizeConvertFromSVBool", "(", "IntrinsicInst", "*", "I", ")", "{", "assert", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ")", "return", "processPhiNode", "(", "I", ")", ";"], "File": "SVEIntrinsicOpts", "Func": "optimizeConvertFromSVBool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4764, "Length": 44, "Cover_Rate": 0.3464566929133858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseType", "==", "FrameIndexBase", "||", "BaseReg", ".", "getNode", "(", ")", "!="], "ground_truth": ["nullptr", ";"], "File": "M680x0ISelDAGToDAG", "Func": "hasBase", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4765, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCVals", "[", "CC", "]", "=", "CCV", ";", "if", "(", "!", "CCV", "->", "hasName", "(", ")", ")", "CCV", "->", "setName", "(", "(", "Twine", "(", "getCCName", "(", "CC", ")", ")", "+", "<STR_LIT>", "+", "utostr", "(", "CCAssignments", "[", "CC", "]"], "ground_truth": ["++", ")", ")", ".", "str", "(", ")", ")", ";"], "File": "X86DCBasicBlock", "Func": "setCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4766, "Length": 46, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isBaseImmOffset", "(", "const", "MachineInstr", "&", "MI", ")"], "ground_truth": ["const", "{"], "File": "HexagonInstrInfo (2)2", "Func": "isBaseImmOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4767, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CF", "!=", "NCM", ".", "end", "(", ")", ")", "{", "NodeVect", "&", "Cs", "=", "CF", "->", "second", ";", "for", "(", "GepNode", "*", "C", ":", "Cs", ")", "recalculatePlacementRec"], "ground_truth": ["(", "C", ",", "NCM", ",", "Loc", ")", ";"], "File": "HexagonCommonGEP12", "Func": "recalculatePlacementRec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4768, "Length": 36, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", "->", "getZExtValue"], "ground_truth": ["(", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isLegalMUBUFImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4769, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")"], "ground_truth": [")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "SystemZAsmParser12", "Func": "MatchAndEmitInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4770, "Length": 104, "Cover_Rate": 0.3365695792880259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "next", "==", "NULL", ")", "return", "false", ";", "return", "INSN_P", "(", "next", ")", "&&", "GET_CODE", "("], "ground_truth": ["PATTERN", "(", "next", ")", ")", "==", "SEQUENCE", ";"], "File": "sh4", "Func": "sequence_insn_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4771, "Length": 25, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "PPCPredicates", "Func": "InvertPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4772, "Length": 126, "Cover_Rate": 0.47547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")"], "ground_truth": ["?", "<STR_LIT>", "(", "MI", ")", ":", "<STR_LIT>", ";"], "File": "X86InstrInfo64", "Func": "getCondFromSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4773, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_loadl_pd", "(", "__m128d"], "ground_truth": ["__A", ",", "double", "const", "*", "__B", ")", "{"], "File": "emmintrin4", "Func": "_mm_loadl_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4774, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVTBL2", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVTBL2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4775, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "ARMISelLowering (2)3", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4776, "Length": 105, "Cover_Rate": 0.30791788856304986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmUnsignedi8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "return", "isImmUnsignedi8Value", "(", "CE", "->", "getValue"], "ground_truth": ["(", ")", ")", ";"], "File": "X86Operand (2)", "Func": "isImmUnsignedi8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4777, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ","], "ground_truth": ["OptLevel", ")", ";"], "File": "MSP430ISelDAGToDAG11", "Func": "createMSP430ISelDag", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4778, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ST", ".", "add", "(", "TD", ",", "MF", ","], "ground_truth": ["R", ")", ";"], "File": "SPIRVDuplicatesTracker", "Func": "add", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4779, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM"], "ground_truth": [")", ";"], "File": "MBlazeISelDAGToDAG", "Func": "getTargetMachine", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4780, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFROUND32", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFROUND64", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4781, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UserStack", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "UserStack", ".", "empty", "(", ")", ")", "{", "auto", "*", "UU", "=", "UserStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "VisitedUsers", ".", "insert", "(", "UU", ")", ".", "second", ")", "continue", ";", "if", "(", "isa", "<", "GlobalValue", ">", "(", "UU", ")", ")", "continue", ";", "if", "(", "isa", "<", "Constant", ">", "(", "UU", ")", ")", "{", "append_range", "(", "UserStack", ",", "UU", "->", "users", "(", ")", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "UU", ")", ";", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "CollectKernelInsts", ")", "{", "if", "(", "!", "llvm", "::", "<STR_LIT>", "(", "F", ")", ")", "{", "continue", ";", "}", "}", "else", "{", "if", "(", "llvm", "::", "<STR_LIT>", "(", "F", ")", ")", "{", "continue", ";", "}", "}", "FunctionToInsts", ".", "insert", "(", "std", "::", "make_pair", "(", "F", ",", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "getFunctionToInstsMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4782, "Length": 158, "Cover_Rate": 0.683982683982684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printThumbAddrModeS2Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4783, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";", "if", "(", "UseMovt", ")", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Offset", ")", ";", "OffsetMIB", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Offset", ")", ";", "addOpsForConstantPoolLoad", "(", "OffsetMIB", ",", "GV", ",", "true", ")", ";", "}", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "OffsetMIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", ")", "{", "if", "(", "UseMovt", ")", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "addOpsForConstantPoolLoad", "(", "MIB", ",", "GV", ",", "false", ")", ";", "}", "}", "else", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "{", "if", "(", "UseMovt", ")", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4784, "Length": 269, "Cover_Rate": 0.32566585956416466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "SDValue", "FPConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewOp0", ")", ";", "return", "FPConv", ";", "}", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "RISCVISelLowering13", "Func": "LowerOperation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4785, "Length": 95, "Cover_Rate": 0.31456953642384106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_u32", "(", "uint32x2_t", "__a", ")", "{", "return", "(", "int32x2_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon_vreinterpret_s32_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4786, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "set", "<", "unsigned", ">", "getBlockPredicates", "(", ")", "const", "{", "std", "::", "set", "<", "unsigned", ">", "result", ";", "for", "(", "auto", "const", "&", "pair", ":"], "ground_truth": ["InstrPred", ")", "{"], "File": "PredicatedBlock", "Func": "getBlockPredicates", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4787, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "rtx", "shifts", "=", "aarch64_convert_mult_to_shift", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ")", ")", "{", "rtx", "product", "=", "expand_binop", "(", "mode", ",", "vashl_optab", ",", "operands", "[", "<NUM_LIT>", "]", ",", "shifts", ",", "NULL_RTX", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "force_expand_binop", "(", "mode", ",", "code", "==", "PLUS", "?", "add_optab", ":", "sub_optab", ",", "operands", "[", "<NUM_LIT>", "]", ",", "product", ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "return", "true", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "aarch64", "Func": "aarch64_prepare_sve_int_fma", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4788, "Length": 101, "Cover_Rate": 0.8938053097345132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAndOrOfSetCCs", "(", "SDValue", "Op", ",", "unsigned", "&", "Opc", ")", "{", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "return", "false", ";", "return", "(", "<STR_LIT>", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "<STR_LIT>", "(", "Op", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ";"], "File": "M680x0ISelLowering", "Func": "isAndOrOfSetCCs", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4789, "Length": 86, "Cover_Rate": 0.9052631578947369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ",", "op", ","], "ground_truth": ["mode", ",", "false", ")", ")", "return", "false", ";"], "File": "aarch64", "Func": "aarch64_sve_prefetch_operand_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4790, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_unpackhi_epi32", "(", "__m512i"], "ground_truth": ["__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_unpackhi_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4791, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlsldavhaq", "(", "int64_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ")", "{", "return", "__arm_vrmlsldavhaq_s32", "(", "__a", ",", "__b", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "mve___arm_vrmlsldavhaq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4792, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "cast", "<", "Operator", ">", "(", "V", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "case", "Instruction", "::", "GetElementPtr", ":", "return", "true"], "ground_truth": [";"], "File": "NVPTXInferAddressSpaces", "Func": "isAddressExpression", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4793, "Length": 38, "Cover_Rate": 0.5507246376811594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "?", "<NUM_LIT>", ":", "ST", ".", "getWavefrontSize"], "ground_truth": ["(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getMaximumWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4794, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op1", ".", "isSymbol", "(", ")", ")", "return", "false", ";", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "bool", "CallReturnsInput", "=", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ";", "if", "(", "!", "CallReturnsInput", ")", "return", "false", ";", "LibFunc", "Func", ";", "if", "(", "!", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "return", "false", ";", "unsigned", "FromReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ToReg", "=", "MI", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "WebAssemblyMemIntrinsicResults2", "Func": "optimizeCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4795, "Length": 112, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "<NUM_LIT>", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF"], "ground_truth": [")", ";"], "File": "ARMFrameLowering102", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4796, "Length": 150, "Cover_Rate": 0.37220843672456577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ref", ".", "Def", "."], "ground_truth": ["DU", "=", "U", ";"], "File": "RDFGraph", "Func": "setReachedUse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4797, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getTheThumbBETarget", "(", ")", "{", "static", "Target", "TheThumbBETarget", ";", "return"], "ground_truth": ["TheThumbBETarget", ";"], "File": "ARMTargetInfo (2)", "Func": "getTheThumbBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4798, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vclsq_m_s32", "(", "__inactive", ","], "ground_truth": ["__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vclsq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4799, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "MII", "=", "MF", ".", "begin", "(", ")", "->", "begin", "(", ")", ",", "MIE", "=", "MF", ".", "begin", "(", ")", "->", "end", "(", ")", ";", "MII", "!=", "MIE", ";", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MII", "++", ";", "if", "(", "MI", "->", "isImplicitDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "{", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LIS", ".", "removeVRegDefAt", "(", "LI", ",", "LIS", ".", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ")", ";", "LIS", ".", "RemoveMachineInstrFromMaps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "WebAssemblyOptimizeLiveIntervals", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4800, "Length": 120, "Cover_Rate": 0.45977011494252873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int", ")", "__builtin_c6x_saddu4", "(", "(", "__uv4qi", ")", "src1"], "ground_truth": [",", "(", "__uv4qi", ")", "src2", ")", ";"], "File": "c6x", "Func": "intrinsics__saddu4", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4801, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeId", "getReachingDef", "(", ")", "const", "{", "return", "Ref", "."], "ground_truth": ["RD", ";"], "File": "RDFGraph", "Func": "getReachingDef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4802, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEPairVectorIndexOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4803, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "from", "==", "FP_REGS", "&&", "to", "!=", "FP_REGS", ")", "||", "(", "from", "!=", "FP_REGS", "&&", "to", "==", "FP_REGS", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "HIGH_REGS", "||", "to", "==", "HIGH_REGS", ")", "return", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "nds325", "Func": "nds32_register_move_cost", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4804, "Length": 47, "Cover_Rate": 0.746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CustomListScheduler", "::", "DelayForLiveRegsBottomUp", "(", "SUnit", "*", "SU", ",", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "LRegs", ")", "{", "return", "false"], "ground_truth": [";"], "File": "TMS320C64XScheduler", "Func": "DelayForLiveRegsBottomUp", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4805, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "Pic", "=", "MCA", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "isPositionIndependent", "(", ")", ";", "const", "FeatureBitset", "&", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "ABI", "=", "<ISA_LIT>ABIInfo", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "ArchType", "::", "mipsel", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "ArchType", "::", "mips", "?", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ":", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ")", ";", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64R6", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", "||", "Features", "[", "<STR_LIT>", "]", "||", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64R2", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_5", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_4", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags"], "ground_truth": ["|=", "ELF", "::", "EF_MIPS_ARCH_3", ";"], "File": "MipsTargetStreamer (2)1", "Func": "MipsTargetELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4806, "Length": 190, "Cover_Rate": 0.5307262569832403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")"], "ground_truth": ["->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4807, "Length": 186, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerELFTLSDescCallSeq", "(", "SDValue", "SymAddr", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys"], "ground_truth": [",", "{", "Chain", ",", "SymAddr", "}", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerELFTLSDescCallSeq", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4808, "Length": 71, "Cover_Rate": 0.6698113207547169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "IntegerType", "*", "I16", "=", "Type", "::", "getInt16Ty", "(", "Ctx", ")", ";", "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ",", "I16", "}", ",", "false", ")", ";", "Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "SymName", ",", "FnType", ")", ";", "Value", "*", "FunctionName", "=", "CreateStringPtr", "(", "BB"], "ground_truth": [",", "F", ".", "getName", "(", ")", ")", ";"], "File": "SNESInstrumentFunctions", "Func": "BuildSignatureCall", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4809, "Length": 82, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq_m_u16", "(", "uint16x8_t", "__inactive", ",", "uint16x8_t", "__a", ","], "ground_truth": ["uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vabdq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4810, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "ExpandMI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "isMem", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "isMem", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "if", "(", "StackAdj", ")", "{", "StackAdj", "+=", "<ISA_LIT>FL", "->", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "<ISA_LIT>FL", "->", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackAdj", ",", "true", ")", ";", "}", "bool", "IsWin64", "=", "STI", "->", "isTargetWin64", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "NewMI", "->", "copyImplicitOps", "(", "*", "MBBI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "Uses64BitFramePtr", "=", "STI", "->", "isTarget64BitLP64", "("], "ground_truth": [")", "||", "STI", "->", "isTargetNaCl64", "(", ")", ";"], "File": "X86ExpandPseudo22", "Func": "ExpandMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4811, "Length": 513, "Cover_Rate": 0.7633928571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "BitWidth", ")", "{", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>"], "ground_truth": [";"], "File": "SIRegisterInfo58", "Func": "getAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4812, "Length": 68, "Cover_Rate": 0.6017699115044248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndaq_m_f32", "(", "float32x4_t", "__inactive", ",", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrndaq_m_fv4sf", "(", "__inactive", ",", "__a", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vrndaq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4813, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "clear", "(", ")", ";", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "while", "(", "Result", "==", "Success", "&&", "Complete", "==", "false", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "HEXAGON_INSTR_SIZE", ")", "return", "MCDisassembler", "::", "Fail", ";", "MCInst", "*", "Inst", "=", "new", "(", "getContext", "(", ")", ")", "MCInst", ";", "Result", "=", "getSingleInstruction", "(", "*", "Inst", ",", "MI", ",", "Bytes", ",", "Address", ",", "os", ","], "ground_truth": ["cs", ",", "Complete", ")", ";"], "File": "HexagonDisassembler35", "Func": "getInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4814, "Length": 83, "Cover_Rate": 0.4911242603550296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasQPX", "(", ")", "||", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "SelectAddressRegRegOnly", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "{", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "||", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "||", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}", "AM", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCISelLowering", "Func": "getPreIndexedAddressParts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4815, "Length": 300, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "label2", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "emit_insn", "(", "gen_absxf2", "(", "tmp", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_cmpxf", "(", "tmp", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "XFmode", ")", ",", "XFmode", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_bge", "(", "label1", ")", ")", ";", "emit_move_insn", "(", "tmp2", ",", "standard_80387_constant_rtx", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_fyl2xp1_xf3", "(", "op0", ",", "tmp2", ",", "op1"], "ground_truth": [")", ")", ";"], "File": "i3863", "Func": "ix86_emit_i387_log1p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4816, "Length": 83, "Cover_Rate": 0.51875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", "const", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "MCOperand", "MCOp"], "ground_truth": [";"], "File": "StackPU2MCInstLower", "Func": "lowerInstruction", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4817, "Length": 44, "Cover_Rate": 0.34108527131782945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "short", ")"], "ground_truth": ["__builtin_altivec_vspltish", "(", "a1", ")", ";"], "File": "altivec4", "Func": "vec_splat_s16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4818, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrhaddq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vrhaddq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4819, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rx_function_arg_boundary", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_GCC_ABI", ")", "return", "STACK_BOUNDARY", ";", "if", "(", "type", ")", "{", "if", "(", "DECL_P", "(", "type", ")", ")", "return", "DECL_ALIGN"], "ground_truth": ["(", "type", ")", ";"], "File": "rx", "Func": "rx_function_arg_boundary", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4820, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitW64Tables", "(", ")", ";", "MCWinCOFFStreamer", "::", "FinishImpl"], "ground_truth": ["(", ")", ";"], "File": "X86WinCOFFStreamer", "Func": "FinishImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4821, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M"], "ground_truth": [",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4822, "Length": 119, "Cover_Rate": 0.3371104815864023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vfmaddpd256_maskz", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "-", "(", "__v4df", ")", "__C"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_maskz_fmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4823, "Length": 28, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "replaceConstantUsesInFunction", "(", "ConstantExpr", "*", "C", ",", "const", "Function", "*", "F", ")", "{", "SetVector", "<", "Instruction", "*", ">"], "ground_truth": ["InstUsers", ";"], "File": "AMDGPULDSUtils", "Func": "replaceConstantUsesInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4824, "Length": 20, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "unsigned", "int", ")", "align_functions", "<", "max_align", ")", "align", "=", "align_functions", ";", "else", "align", "=", "max_align", ";", "ofs", "=", "prev_in_use", "=", "<NUM_LIT>", ";", "i", "=", "get_insns", "(", ")", ";", "if", "(", "GET_CODE", "(", "i", ")", "==", "NOTE", ")", "i", "=", "next_nonnote_insn", "(", "i", ")", ";", "ldgp", "=", "alpha_function_needs_gp", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "while", "(", "i", ")", "{", "next", "=", "(", "*", "next_group", ")", "(", "i", ",", "&", "in_use", ",", "&", "len", ")", ";", "if", "(", "GET_CODE", "(", "i", ")", "==", "CODE_LABEL", ")", "{", "unsigned", "int", "new_align", "=", "<NUM_LIT>", "<<", "label_to_alignment", "(", "i", ")", ";", "if", "(", "new_align", ">=", "align", ")", "{", "align", "=", "new_align", "<", "max_align", "?", "new_align", ":", "max_align", ";", "ofs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ofs", "&", "(", "new_align", "-", "<NUM_LIT>", ")", ")", "ofs", "=", "(", "ofs", "|", "(", "new_align", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "gcc_assert", "(", "!", "len", ")", ";", "}", "else", "if", "(", "in_use", "==", "<NUM_LIT>", ")", "{", "if", "(", "len", "<", "<NUM_LIT>", ")", "{", "ofs", "=", "<NUM_LIT>", ";", "align", "=", "<NUM_LIT>", ";", "len", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "(", "int", ")", "align", "<", "len", ")", "{", "unsigned", "int", "new_log_align", "=", "len", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "rtx", "prev", ",", "where", ";", "where", "=", "prev", "=", "prev_nonnote_insn", "(", "i", ")", ";", "if", "(", "!", "where", "||", "GET_CODE", "(", "where", ")", "!=", "CODE_LABEL", ")", "where", "=", "i", ";", "if", "(", "!", "(", "TARGET_EXPLICIT_RELOCS", "&&", "prev", "&&", "GET_CODE", "(", "prev", ")", "==", "CALL_INSN", ")", ")", "{", "emit_insn_before", "(", "gen_realign", "(", "GEN_INT", "(", "new_log_align", ")", ")", ",", "where", ")", ";", "align", "=", "<NUM_LIT>", "<<", "new_log_align", ";", "ofs", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "ldgp", ">", "<NUM_LIT>", ")", "ldgp", "-=", "len", ";", "else", "if", "(", "ofs", "+", "len", ">", "(", "int", ")", "align", ")", "{", "int", "nop_count", "=", "(", "align", "-", "ofs", ")", "/", "<NUM_LIT>", ";", "rtx", "where", ";", "where", "=", "prev_nonnote_insn", "(", "i", ")", ";", "if", "(", "where", ")", "{", "if", "(", "GET_CODE", "(", "where", ")", "==", "CODE_LABEL", ")", "{", "rtx", "where2", "=", "prev_nonnote_insn", "(", "where", ")", ";", "if", "(", "where2", "&&", "GET_CODE", "(", "where2", ")", "==", "JUMP_INSN", ")", "where", "=", "where2", ";", "}", "else", "if", "(", "GET_CODE", "(", "where", ")", "==", "INSN", ")", "where", "=", "i", ";", "}", "else", "where", "=", "i", ";", "do", "emit_insn_before", "(", "(", "*", "next_nop", ")"], "ground_truth": ["(", "&", "prev_in_use", ")", ",", "where", ")", ";"], "File": "alpha3", "Func": "alpha_align_insns", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4825, "Length": 395, "Cover_Rate": 0.7868525896414342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_COFFSTUB", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "}", ",", "{", "MO_S", ",", "<STR_LIT>"], "ground_truth": ["}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", "}", ";"], "File": "AArch64InstrInfo (2)1", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4826, "Length": 58, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "IntFAbs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "SrcVT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>"], "ground_truth": [",", "SL", ",", "SrcVT", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performFAbsCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4827, "Length": 52, "Cover_Rate": 0.3270440251572327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "short", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOp2", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc"], "ground_truth": ["(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "getNewValueOp2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4828, "Length": 32, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint8_t", "name", "(", "struct", "InternalInstruction", "*", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "*", "valid", ")", "{", "\\", "*", "valid", "=", "<NUM_LIT>", ";", "\\", "switch", "(", "type", ")", "{", "\\", "default", ":", "\\", "debug", "(", "<STR_LIT>", ")", ";", "\\", "*", "valid", "=", "<NUM_LIT>", ";", "\\", "return", "<NUM_LIT>", ";", "\\", "case", "TYPE_Rv", ":", "\\", "return", "base", "+", "index", ";", "\\", "case", "TYPE_R8", ":", "\\", "if", "(", "insn", "->", "rexPrefix", "&&", "\\", "index", ">=", "<NUM_LIT>", "&&", "index", "<=", "<NUM_LIT>", ")", "{", "\\", "return", "prefix", "##", "_SPL", "+", "(", "index", "-", "<NUM_LIT>", ")", ";", "\\", "}", "else", "{", "\\", "return", "prefix", "##", "_AL", "+", "index", ";", "\\", "}", "\\", "case", "TYPE_R16", ":", "\\", "return", "prefix", "##", "_AX", "+", "index", ";", "\\", "case", "TYPE_R32", ":", "\\", "return", "prefix", "##", "_EAX", "+", "index", ";", "\\", "case", "TYPE_R64", ":", "\\", "return", "prefix", "##", "_RAX", "+", "index", ";", "\\", "case", "TYPE_XMM512", ":", "\\", "return", "prefix", "##", "_ZMM0", "+", "index", ";", "\\", "case", "TYPE_XMM256", ":", "\\", "return", "prefix", "##", "_YMM0", "+", "index", ";", "\\", "case", "TYPE_XMM128", ":", "\\", "case", "TYPE_XMM64", ":", "\\", "case", "TYPE_XMM32", ":", "\\", "case", "TYPE_XMM", ":", "\\", "return", "prefix", "##", "_XMM0", "+", "index", ";", "\\", "case", "TYPE_VK1", ":", "\\", "case", "TYPE_VK8", ":", "\\", "case", "TYPE_VK16", ":", "\\", "if", "(", "index", ">", "<NUM_LIT>", ")", "\\", "*", "valid", "=", "<NUM_LIT>", ";", "\\", "return", "prefix", "##", "_K0", "+", "index", ";", "\\", "case", "TYPE_MM64", ":", "\\", "return", "prefix", "##", "_MM0", "+", "(", "index", "&", "<NUM_LIT>", ")", ";", "\\", "case", "TYPE_SEGMENTREG", ":", "\\", "if", "(", "index", ">", "<NUM_LIT>"], "ground_truth": [")", "\\", "*", "valid", "=", "<NUM_LIT>", ";", "\\", "return", "prefix", "##", "_ES", "+", "index", ";", "\\", "case", "TYPE_DEBUGREG", ":", "\\", "return", "prefix", "##", "_DR0", "+", "index", ";", "\\", "case", "TYPE_CONTROLREG", ":", "\\", "return", "prefix", "##", "_CR0", "+", "index", ";", "\\", "}", "\\", "}"], "File": "X86DisassemblerDecoder21", "Func": "name", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4829, "Length": 297, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "pru_file_start", "("], "ground_truth": ["void", ")", "{"], "File": "pru", "Func": "pru_file_start", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4830, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "MipsDisassembler1", "Func": "DecodeDAHIDATI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4831, "Length": 36, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clonei", "->", "vecsize_float", "=", "<NUM_LIT>", ";", "break", ";", "case", "'d'", ":", "clonei", "->", "vecsize_int", "=", "<NUM_LIT>", ";", "clonei", "->", "vecsize_float", "=", "<NUM_LIT>", ";", "break", ";", "case", "'e'", ":", "clonei", "->", "vecsize_int", "=", "<NUM_LIT>", ";", "clonei", "->", "vecsize_float", "=", "<NUM_LIT>", ";", "if", "(", "TYPE_MODE", "(", "base_type", ")", "==", "QImode", ")", "clonei", "->", "mask_mode", "=", "DImode", ";", "else", "clonei", "->", "mask_mode", "=", "SImode", ";", "break", ";", "}", "if", "(", "clonei", "->", "simdlen", "==", "<NUM_LIT>", ")", "{", "if", "(", "SCALAR_INT_MODE_P", "(", "TYPE_MODE", "(", "base_type", ")", ")", ")", "clonei", "->", "simdlen", "=", "clonei", "->", "vecsize_int", ";", "else", "clonei", "->", "simdlen", "=", "clonei", "->", "vecsize_float", ";", "clonei", "->", "simdlen", "=", "clonei", "->", "simdlen", "/", "GET_MODE_BITSIZE", "(", "TYPE_MODE", "(", "base_type", ")", ")", ";", "}", "else", "if", "(", "clonei", "->", "simdlen", ">", "<NUM_LIT>", ")", "{", "tree", "ctype", "=", "ret_type", ";", "if", "(", "TREE_CODE", "(", "ret_type", ")", "==", "VOID_TYPE", ")", "ctype", "=", "base_type", ";", "int", "cnt", "=", "GET_MODE_BITSIZE", "(", "TYPE_MODE", "(", "ctype", ")", ")", "*", "clonei", "->", "simdlen", ";", "if", "(", "SCALAR_INT_MODE_P", "(", "TYPE_MODE", "(", "ctype", ")", ")", ")", "cnt", "/=", "clonei", "->", "vecsize_int", ";", "else", "cnt", "/=", "clonei", "->", "vecsize_float", ";", "if", "(", "cnt", ">", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "if", "(", "explicit_p", ")", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>"], "ground_truth": [",", "<STR_LIT>", ",", "clonei", "->", "simdlen", ".", "to_constant", "(", ")", ")", ";"], "File": "i3861", "Func": "ix86_simd_clone_compute_vecsize_and_simdlen", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4832, "Length": 223, "Cover_Rate": 0.3241279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Is<ISA_LIT>64", "&&", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "true", ";", "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";", "IsQPXStackUnaligned", "=", "QPXStackUnaligned", ";", "StackAlignment", "=", "getPlatformStackAlignment", "(", ")", ";", "IsLittleEndian", "=", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple"], "ground_truth": ["::", "ppc64le", ")", ";"], "File": "PPCSubtarget (2)", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4833, "Length": 46, "Cover_Rate": 0.4144144144144144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "true", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "auto", "MIRRC", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "setIsDead", "(", ")", ";"], "File": "AVRExpandPseudoInsts8", "Func": "expandLSLB7Rd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4834, "Length": 193, "Cover_Rate": 0.8041666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ISASupported", "=", "!", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", "&&", "!", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", "&&", "Subtarget", "->", "has<ISA_LIT>32", "(", ")", ";", "TargetSupported", "=", "ISASupported", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", "."], "ground_truth": ["getABI", "(", ")", ".", "IsO32", "(", ")", ")", ";"], "File": "MipsFastISel37", "Func": "MipsFastISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4835, "Length": 53, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS"], "ground_truth": ["&&", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ";"], "File": "X86ISelLowering", "Func": "supportSplitCSR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4836, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "getTM", "(", ")", "{", "return", "static_cast", "<", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM"], "ground_truth": [")", ";"], "File": "SPUAsmPrinter1", "Func": "getTM", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4837, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")"], "ground_truth": [")", ";"], "File": "Z80oldTargetMachine", "Func": "LLVMInitializeZ80oldTarget", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4838, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMISelLowering176", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4839, "Length": 492, "Cover_Rate": 0.4066115702479339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags"], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "isWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4840, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX20Reserved", "(", ")", ")", "markSuperRegs"], "ground_truth": ["(", "Reserved", ",", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo37", "Func": "getReservedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4841, "Length": 88, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VPTStates", ".", "pop_back"], "ground_truth": ["(", ")", ";"], "File": "ARMDisassembler15", "Func": "advanceVPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4842, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmlaq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4843, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMCodeEmitter10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4844, "Length": 115, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemoryNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4845, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__GET_HIGH", "(", "u8"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vget_high_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4846, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "FPReg", ")", ")", "{", "CSI", ".", "erase", "(", "CSI", ".", "begin", "(", ")", "+", "i", ")", ";", "break", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "SpillSlotOffset", "-=", "SlotSize", ";", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "MFI", ".", "setCVBytesOfCalleeSavedRegisters", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ",", "Size", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "TRI", "->", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "int", "Remainder", "=", "SpillSlotOffset", "%", "Align", ";", "if", "(", "Remainder", "<", "<NUM_LIT>", ")", "SpillSlotOffset", "-=", "Align", "+", "Remainder", ";", "else", "SpillSlotOffset", "-=", "Remainder", ";", "MFI", ".", "ensureMaxAlignment", "("], "ground_truth": ["Align", ")", ";"], "File": "X86FrameLowering7", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4847, "Length": 253, "Cover_Rate": 0.3553370786516854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegToRegMap", "::", "iterator", "F", "=", "G2P", ".", "find", "(", "Reg", ")", ";", "if", "(", "F", "!=", "G2P", ".", "end", "(", ")", ")", "return", "F", "->", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "__func__", "<<", "<STR_LIT>", "<<", "PrintRegister", "(", "Reg", ",", "*", "TRI", ")", ")", ";", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ".", "R", ")", ";", "assert", "(", "DefI", ")", ";", "unsigned", "Opc", "=", "DefI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "TargetOpcode", "::", "COPY", ")", "{", "assert", "(", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUse", "(", ")", ")", ";", "RegisterSubReg", "PR", "=", "DefI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "G2P", ".", "insert", "(", "std", "::", "make_pair", "(", "Reg", ",", "PR", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintRegister", "(", "PR", ",", "*", "TRI", ")", "<<", "'\\n'", ")", ";", "return", "PR", ";", "}", "MachineBasicBlock", "&", "B", "=", "*", "DefI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "DefI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "PredRC", "=", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "HexagonGenPredicate20", "Func": "getPredRegFor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4848, "Length": 186, "Cover_Rate": 0.5670731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCalculatedTID", "(", ")", "const", "{", "return", "TIDReg", "!=", "<NUM_LIT>"], "ground_truth": [";", "}"], "File": "SIMachineFunctionInfo", "Func": "hasCalculatedTID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4849, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "XCoreISelLowering", "Func": "LowerCallResult", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4850, "Length": 120, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "CPUDirective", "=", "<STR_LIT>", ";", "HasMFOCRF", "=", "false", ";", "Has64BitSupport", "=", "false", ";", "Use64BitRegs", "=", "false", ";", "UseCRBits", "=", "false", ";", "HasHardFloat", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasFPU", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "AllowsUnalignedFPAccess", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasLazyResolverStubs", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";", "HasPartwordAtomics", "=", "false", ";", "HasDirectMove", "=", "false", ";", "IsQPXStackUnaligned", "=", "false"], "ground_truth": [";"], "File": "PPCSubtarget42", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4851, "Length": 195, "Cover_Rate": 0.8091286307053942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmPrinter", "(", "TM", ",", "std"], "ground_truth": ["::", "move", "(", "Streamer", ")", ")", ";"], "File": "R600AsmPrinter", "Func": "createR600AsmPrinterPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4852, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "getThe<ISA_LIT>64Target"], "ground_truth": ["(", ")", ")", ";"], "File": "RISCVAsmParser", "Func": "LLVMInitializeRISCVAsmParser", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4853, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget70", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4854, "Length": 88, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "Info", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "Info", ")", ";", "return"], "ground_truth": ["Info", ";"], "File": "CSKYMCTargetDesc", "Func": "createCSKYMCInstrInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4855, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrImm", "(", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue", "&"], "ground_truth": ["Base", ")", "{"], "File": "PPCISelDAGToDAG106", "Func": "SelectAddrImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4856, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LineReader", "(", "std", "::", "string", "filename", ")", "{", "theCurLine", "=", "<NUM_LIT>", ";", "fstr", ".", "open", "(", "filename", "."], "ground_truth": ["c_str", "(", ")", ")", ";"], "File": "NVPTXAsmPrinter", "Func": "LineReader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4857, "Length": 23, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "}", "}", "if", "(", "ST", "->", "getProcFamily", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "Others", "&&", "!", "ST", "->", "getSchedModel", "("], "ground_truth": [")", ".", "isOutOfOrder", "(", ")", ")", "{"], "File": "AArch64TargetTransformInfo27", "Func": "getUnrollingPreferences", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4858, "Length": 103, "Cover_Rate": 0.45982142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isImmSExti16i8Value", "(", "uint64_t", "Value", ")", "{", "return", "(", "(", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>"], "ground_truth": [")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmParser (2)2", "Func": "isImmSExti16i8Value", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4859, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "lmul", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "RISCVAsmParser43", "Func": "getLMUL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4860, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ","], "ground_truth": ["unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4861, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "is<ISA_LIT>_64ExtendedReg", "(", "unsigned", "RegNo", ")", "{", "switch", "(", "RegNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86BaseInfo37", "Func": "isX86_64ExtendedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4862, "Length": 102, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Value", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Amt", ";", "SDValue", "Call", "=", "Make<ISA_LIT>Libcall", "(", "CallCode", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "true", ",", "DAG", ",", "N", "->", "getDebugLoc", "(", ")", ")", ";", "return", "Call"], "ground_truth": [";"], "File": "PIC16ISelLowering1", "Func": "LowerShift", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4863, "Length": 76, "Cover_Rate": 0.4021164021164021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ","], "ground_truth": ["CodeGenOpt", "::", "Level", "OL", ")", ":"], "File": "MBlazeTargetMachine12", "Func": "MBlazeTargetMachine", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4864, "Length": 34, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLoop", "*", "LoopRep", "=", "MLI", "->", "getLoopFor", "(", "MBB", ")", ";", "while", "(", "LoopRep", "&&", "LoopRep", "->", "getHeader", "(", ")", "==", "MBB", ")", "{", "MachineBasicBlock", "*", "LoopLand", "=", "getLoopLandInfo", "(", "LoopRep", ")", ";", "if", "(", "!", "LoopLand", ")", "return", "true", ";", "if", "(", "!", "isRetiredBlock", "(", "LoopLand", ")", ")", "return", "true", ";", "LoopRep", "=", "LoopRep", "->", "getParentLoop"], "ground_truth": ["(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "isActiveLoophead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4865, "Length": 60, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DestBB", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "softenSetCCOperands", "(", "DAG", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "SDValue", "A64cc", ";", "SDValue", "CmpOp", "=", "getSelectableIntSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "A64cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "CmpOp", ",", "A64cc", ",", "DestBB", ")", ";", "}", "<STR_LIT>", "CondCode", ",", "Alternative", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64ISelLowering109", "Func": "LowerBR_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4866, "Length": 185, "Cover_Rate": 0.5362318840579711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmp_epu8_mask"], "ground_truth": ["(", "__m512i", "__X", ",", "__m512i", "__Y", ",", "const", "int", "__P", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_cmp_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4867, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "<STR_LIT>", ")"], "ground_truth": [",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "AArch64MCCodeEmitter1", "Func": "getMoveWideImmOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4868, "Length": 55, "Cover_Rate": 0.5339805825242718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "if", "(", "TID", ".", "Opcode", "==", "<STR_LIT>", "||", "TID", ".", "Opcode", "==", "<STR_LIT>", ")", "Binary", "|=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "<STR_LIT>", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4869, "Length": 70, "Cover_Rate": 0.35353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "RM", "=", "Reloc", "::", "Static", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM"], "ground_truth": [")", ";"], "File": "SystemZMCTargetDesc", "Func": "createSystemZMCCodeGenInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4870, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printDstIdx16", "(", "const", "MCInst", "*", "MI", ",", "unsigned"], "ground_truth": ["OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "File": "X86ATTInstPrinter (2)", "Func": "printDstIdx16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4871, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "MaxReg", ")", ")", "break", ";", "if", "(", "!", "MRI", "->", "isAllocatable", "(", "Reg", ")", "||", "getPhysRegBank", "(", "Reg", ",", "SubReg", ")", "!=", "Bank", ")", "continue", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "LRM", "->", "checkInterference", "(", "LI", ",", "Reg", ")", ")"], "ground_truth": ["return", "Reg", ";"], "File": "GCNRegBankReassign4", "Func": "scavengeReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4872, "Length": 113, "Cover_Rate": 0.553921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "lower", "=", "INTVAL", "(", "XEXP", "(", "ad", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "HOST_WIDE_INT", "upper", "=", "INTVAL", "(", "XEXP", "(", "ad", ",", "<NUM_LIT>", ")", ")", "^", "lower", ";", "rtx", "cst", ",", "tem", ",", "new", ";", "cst", "=", "GEN_INT", "(", "upper", ")", ";", "if", "(", "!", "legitimate_reload_constant_p", "(", "cst", ")", ")", "cst", "=", "force_const_mem", "(", "Pmode", ",", "cst", ")", ";", "tem", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "ad", ",", "<NUM_LIT>", ")", ",", "cst", ")", ";", "new", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tem", ",", "GEN_INT", "(", "lower", ")", ")", ";", "push_reload", "(", "XEXP", "(", "tem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "&", "XEXP", "(", "tem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "BASE_REG_CLASS", ",", "Pmode", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "new", ";", "}", "return", "NULL_RTX"], "ground_truth": [";"], "File": "s3903", "Func": "legitimize_reload_address", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4873, "Length": 138, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVECTOR_SHUFFLE_ILVEV", "(", "SDValue", "Op", ",", "EVT", "ResTy", ",", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Indices", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "(", "Indices", ".", "size", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "int", "WsIdx", "=", "<NUM_LIT>", ";", "int", "WtIdx", "=", "ResTy", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Indices", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Indices", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Indices", "[", "i", "]", "!=", "WsIdx", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Indices", "[", "i", "+", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "Indices", "[", "i", "+"], "ground_truth": ["<NUM_LIT>", "]", "!=", "WtIdx", ")", "return", "SDValue", "(", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "lowerVECTOR_SHUFFLE_ILVEV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4874, "Length": 120, "Cover_Rate": 0.7453416149068323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "epilogue_completed", ")", ";", "s390_regs_ever_clobbered", "(", "clobbered_regs", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "clobbered_regs", "[", "i", "]", "&&", "!", "global_not_special_regno_p", "(", "i", ")", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "TARGET_TPF_PROFILING", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "SAVE_SLOT_NONE", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!"], "ground_truth": ["clobbered_regs", "[", "i", "]", ")", "cfun_gpr_save_slot", "(", "i", ")", "=", "SAVE_SLOT_NONE", ";"], "File": "s390", "Func": "s390_optimize_register_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4875, "Length": 95, "Cover_Rate": 0.7983193277310925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_cvtt_roundsh_i64", "(", "__m128h", "__A", ",", "const"], "ground_truth": ["int", "__R", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_cvtt_roundsh_i64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4876, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")"], "ground_truth": ["<<", "'\\n'", ")", ";"], "File": "Z80ISelDAGToDAG2", "Func": "Select", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4877, "Length": 53, "Cover_Rate": 0.6162790697674418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep"], "ground_truth": [";"], "File": "ARMFastISel (2)1", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4878, "Length": 262, "Cover_Rate": 0.3753581661891118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "("], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "rs6000_init_machine_status", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4879, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Inverted", ")", "MxCond", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MxCond", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "MxOp", "=", "DAG", ".", "getNode", "(", "MxOpcode", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "Cond", "=", "MxOp", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "else", "Cond", "=", "MxOp", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "MxCond", ",", "DL", ",", "<STR_LIT>", ")", ";", "AddTest", "=", "false", ";", "}", "else", "{", "unsigned", "CondOpc", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", "&&", "isAndOrOfSetCCs", "(", "Cond", ",", "CondOpc", ")", ")", "{", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CondOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", ")", "{", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "Cmp", ";", "AddTest", "=", "false", ";", "}", "}", "else", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", "&&", "Op", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "FalseBB", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBR", "=", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "assert", "(", "NewBR", "==", "User", ")", ";", "(", "void", ")", "NewBR", ";", "Dest", "=", "FalseBB", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getConstantOperandVal", "(", "<NUM_LIT>", ")", ";"], "File": "M68kISelLowering1", "Func": "LowerBRCOND", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4880, "Length": 460, "Cover_Rate": 0.3484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "else", "{", "bool", "LaneUsed", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneUsed", "[", "(", "Mask", "[", "i", "]", "/", "LaneSize", ")", "]", "=", "true", ";", "if", "(", "!", "LaneUsed", "[", "<NUM_LIT>", "]", "||", "!", "LaneUsed", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "assert", "(", "V2", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FlippedBlendMask", "(", "Size", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "FlippedBlendMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "(", "Mask", "[", "i", "]", "%", "Size"], "ground_truth": [")", "/", "LaneSize", "==", "i", "/", "LaneSize", ")", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Size", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsLanePermuteAndBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4881, "Length": 271, "Cover_Rate": 0.6317016317016317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "msgpack", "::", "MapDocNode", "<ISA_LIT>PALMetadata", "::", "getShaderFunction", "(", "StringRef", "Name", ")", "{", "auto", "Functions", "="], "ground_truth": ["getShaderFunctions", "(", ")", ";"], "File": "AMDGPUPALMetadata12", "Func": "getShaderFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4882, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "}", "else", "{", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "MF", ".", "dump", "(", ")", ";", "if", "(", "DisasmEnabled", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "<STR_LIT>", "+", "HexLines", "[", "i", "]"], "ground_truth": ["+", "<STR_LIT>", ";"], "File": "AMDGPUAsmPrinter66", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4883, "Length": 229, "Cover_Rate": 0.531322505800464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i386_pe_dllimport_name_p", "(", "oldname", ")", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "decl", ")", ";", "oldname", "+=", "strlen", "(", "DLL_IMPORT_PREFIX", ")", ";", "}", "else", "if", "(", "i386_pe_dllexport_name_p", "(", "oldname", ")", ")", "return", ";", "newname", "=", "alloca", "(", "strlen", "(", "DLL_EXPORT_PREFIX", ")", "+", "strlen", "(", "oldname", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "newname", ",", "<STR_LIT>", ",", "DLL_EXPORT_PREFIX", ",", "oldname", ")", ";", "idp", "=", "get_identifier", "(", "newname", ")", ";", "symref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "SYMBOL_REF_DECL", "(", "symref", ")", "=", "decl", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")"], "ground_truth": [",", "<NUM_LIT>", ")", "=", "symref", ";"], "File": "winnt3", "Func": "i386_pe_mark_dllexport", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4884, "Length": 101, "Cover_Rate": 0.5706214689265536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "ImmInstrInfo", "III", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "ConvertibleImmForm", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "!", "instrHasImmForm", "(", "MI", ",", "III", ",", "true", ")", "&&", "!", "ConvertibleImmForm", ")", "return", "nullptr", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "nullptr", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "SeenIntermediateUse", "=", "false", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "rend", "(", ")", ",", "It", "=", "MI", ";", "It", "++", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "Reg", "=", "Reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "{", "switch", "(", "It", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCInstrInfo (2)2", "Func": "getForwardingDefMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4885, "Length": 301, "Cover_Rate": 0.4918300653594771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", "||", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "<STR_LIT>", ")", ";", "Binary", "|=", "Lo16", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "<STR_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "Binary", "|=", "Hi16", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMCodeEmitter2", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4886, "Length": 263, "Cover_Rate": 0.4208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NF", "=", "Node", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "EVT", "VT", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "<ISA_LIT>VLMUL", "LMUL", "=", "getLMUL", "(", "VT", ")", ";", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";", "SDValue", "StoreVal", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SDValue", "Operands", "[", "]", "=", "{", "StoreVal", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "SEW", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "EVT", "IndexVT", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>VLMUL", "IndexLMUL", "=", "getLMUL", "(", "IndexVT", ")", ";", "unsigned", "IndexScalarSize", "=", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "IntNo", ",", "IndexScalarSize", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "IndexLMUL", ")", ")", ";", "SDNode", "*", "Store", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Operands", ")", ";", "ReplaceNode", "(", "Node"], "ground_truth": [",", "Store", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVSXSEG", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4887, "Length": 246, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "gen_compare_reg", "(", "rtx", "cmp", ")", "{", "return", "gen_compare_reg_1", "(", "GET_CODE", "(", "cmp", ")", ",", "XEXP", "(", "cmp", ","], "ground_truth": ["<NUM_LIT>", ")", ",", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ")", ";"], "File": "sparc", "Func": "gen_compare_reg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4888, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "elementTy", "->", "isSingleValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "arraySize", "=", "(", "elementTy", "->", "getPrimitiveSizeInBits", "(", ")", ">>", "<NUM_LIT>", ")", "*", "numElements", ";", "decl", "+=", "utostr", "(", "arraySize", ")", ";", "}", "decl", "+=", "<STR_LIT>", ";", "if", "(", "gv", "->", "hasInitializer", "(", ")", ")", "{", "const", "Constant", "*", "C", "=", "gv", "->", "getInitializer", "(", ")", ";", "if", "(", "const", "ConstantArray", "*", "CA", "=", "dyn_cast", "<", "ConstantArray", ">", "(", "C", ")", ")", "{", "decl", "+=", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "C", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", ">", "<NUM_LIT>", ")", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", "+", "utohexstr", "(", "cast", "<", "ConstantInt", ">", "(", "CA", "->", "getOperand", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "}", "decl", "+=", "<STR_LIT>", ";", "}", "}", "}", "else", "{", "decl", "+=", "getTypeName", "(", "gv", "->", "getType"], "ground_truth": ["(", ")", ")", ";"], "File": "PTXAsmPrinter6", "Func": "EmitVariableDeclaration", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4889, "Length": 156, "Cover_Rate": 0.3270440251572327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "GPREven3", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPROdd3", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPREven4", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPROdd4", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPREven5", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPROdd5", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPREven6", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "GPROdd6", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "HintType", "==", "<STR_LIT>", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "allocation_order_begin", "(", "MF", ")", ",", "RC", "->", "allocation_order_end", "(", "MF", ")", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven1", ",", "GPREven1", "+", "(", "sizeof", "(", "GPREven1", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven4", ",", "GPREven4", "+", "(", "sizeof", "(", "GPREven4", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven2", ",", "GPREven2", "+", "(", "sizeof", "(", "GPREven2", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven5", ",", "GPREven5", "+", "(", "sizeof", "(", "GPREven5", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven3", ",", "GPREven3", "+", "(", "sizeof", "(", "GPREven3", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven6", ",", "GPREven6", "+", "(", "sizeof", "(", "GPREven6", ")", "/", "sizeof", "(", "unsigned", ")"], "ground_truth": [")", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "getAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4890, "Length": 500, "Cover_Rate": 0.39588281868566905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseMemBarrierOptOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "<NUM_LIT>", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "<STR_LIT>", "||", "Opt", "==", "<STR_LIT>", "||", "Opt", "==", "<STR_LIT>", "||", "Opt", "==", "<STR_LIT>", ")", ")", "Opt", "=", "~", "<NUM_LIT>", ";", "if", "(", "Opt", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", "<STR_LIT>", "+"], "ground_truth": ["Val", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4891, "Length": 413, "Cover_Rate": 0.855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "SetCCOpc", ";", "bool", "SwapArgs", ";", "switch", "(", "CI", "->", "getPredicate", "(", ")", ")", "{", "case", "CmpInst", "::", "FCMP_OEQ", ":", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "EReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "NPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "EReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NPReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "NPReg", ")", ".", "addReg", "(", "EReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "case", "CmpInst", "::", "FCMP_UNE", ":", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "NEReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "PReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NEReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "PReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "PReg", ")", ".", "addReg", "(", "NEReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "case", "CmpInst", "::", "FCMP_OGT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OGE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLE", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ONE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UEQ", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "X86FastISel41", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4892, "Length": 402, "Cover_Rate": 0.5121019108280255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvth_f16_s32", "(", "int32_t", "__a", ")", "{", "return", "__builtin_aarch64_floatsihf", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "fp16_vcvth_f16_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4893, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_4fnmaddss_mask", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__v4sf", ")", "__D", ",", "(", "__v4sf", ")", "__E", ",", "(", "__v4sf", ")", "__A", ",", "(", "const", "__v4sf", "*", ")", "__F", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx5124fmapsintrin", "Func": "_mm_maskz_4fnmadd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4894, "Length": 51, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCmseNSCallFunction", "("], "ground_truth": [")", "const", "{"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSCallFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4895, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddcph128", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf"], "ground_truth": [")", "__C", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_fmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4896, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNEONi16splatNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16splatNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4897, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutVT", "=", "<STR_LIT>", ";", "}", "unsigned", "SubSizeInBits", "=", "SrcSizeInBits", "/", "<NUM_LIT>", ";", "InVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "InVT", ",", "SubSizeInBits", "/", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "OutVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "OutVT", ",", "SubSizeInBits", "/", "OutVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Lo", "=", "extractSubVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "SubSizeInBits", ")", ";", "SDValue", "Hi", "=", "extractSubVector", "(", "In", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "SubSizeInBits", ")", ";", "if", "(", "SrcVT", ".", "is256BitVector", "(", ")", "&&", "DstVT", ".", "is128BitVector", "(", ")", ")", "{", "Lo", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "("], "ground_truth": ["InVT", ",", "Hi", ")", ";"], "File": "WebAssemblyISelLowering18", "Func": "truncateVectorWithNARROW", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4898, "Length": 121, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "smalloffset_mem_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "rtx", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "return", "BASE_REG_P", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "offset", "=", "XEXP", "(", "addr", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "xtensa1", "Func": "smalloffset_mem_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4899, "Length": 64, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "OpFI", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpFI", ".", "isFI", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "OpOff", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpOff", ".", "isImm", "(", ")", "||", "OpOff", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "FrameIndex", "=", "OpFI", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonInstrInfo (2)", "Func": "isLoadFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4900, "Length": 127, "Cover_Rate": 0.3670520231213873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "MEM_P", "(", "SET_DEST", "(", "set", ")", ")", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_DEST", "(", "set", ")", ")", ")", "return", "true", ";", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "{", "rtx", "set", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "code", "=", "GET_CODE", "(", "insn", ")", ";", "if", "(", "code", "==", "CODE_LABEL", ")", "return", "<NUM_LIT>", ";", "if", "(", "code", "==", "JUMP_INSN", ")", "return", "false", ";", "else", "if", "(", "code", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", ")", "{", "rtx_sequence", "*", "seq", "=", "as_a", "<", "rtx_sequence", "*", ">", "(", "PATTERN", "(", "insn", ")", ")", ";", "int", "i", ";", "int", "retval", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "seq", "->", "len", "(", ")", ";", "i", "++", ")", "{", "rtx_insn", "*", "this_insn", "=", "seq", "->", "insn", "(", "i", ")", ";", "rtx", "set", "=", "single_set", "(", "this_insn", ")", ";", "if", "(", "CALL_P", "(", "this_insn", ")", ")", "code", "=", "CALL_INSN", ";", "else", "if", "(", "JUMP_P", "(", "this_insn", ")", ")", "{", "if", "(", "INSN_ANNULLED_BRANCH_P", "(", "this_insn", ")", ")", "return", "false", ";", "code", "="], "ground_truth": ["JUMP_INSN", ";"], "File": "sh4", "Func": "reg_unused_after", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4901, "Length": 196, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "UsesWinAAPCS", "=", "isTargetWindows", "(", "MF", ")", ";", "if", "(", "UsesWinAAPCS", "&&", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasSwiftAsyncContext", "(", ")", ")", "{", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "true", ")", ";", "AFI", "->", "setSwiftAsyncContextFrameIdx", "(", "FrameIdx", ")", ";", "if", "(", "(", "unsigned", ")", "FrameIdx", "<", "MinCSFrameIndex", ")", "MinCSFrameIndex", "=", "FrameIdx", ";", "if", "(", "(", "unsigned", ")", "FrameIdx", ">", "MaxCSFrameIndex", ")", "MaxCSFrameIndex", "=", "FrameIdx", ";", "}", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfo", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "RegInfo", "->", "getSpillSize", "(", "*", "RC", ")", ";", "Align", "Alignment", "(", "RegInfo", "->", "getSpillAlign", "(", "*", "RC", ")", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "true", ")", ";", "CS", ".", "setFrameIdx", "("], "ground_truth": ["FrameIdx", ")", ";"], "File": "AArch64FrameLowering47", "Func": "assignCalleeSavedSpillSlots", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4902, "Length": 162, "Cover_Rate": 0.4682080924855491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAddrRegExtendOperand", "(", "MI", ",", "OpNum", ",", "O", ",", "MemSize", ","], "ground_truth": ["RmSize", ")", ";"], "File": "AArch64InstPrinter1", "Func": "printAddrRegExtendOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4903, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TOCRegDeps", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>TOCRegDepsPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "PPCTOCRegDeps", "Func": "PPCTOCRegDeps", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4904, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "parts", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "words", ";", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "if", "(", "TARGET_SPE", "&&", "regno", "<", "<NUM_LIT>", "&&", "(", "SPE_VECTOR_MODE", "(", "GET_MODE", "(", "reg", ")", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "FLOAT_MODE_P", "(", "mode", ")", "&&", "mode", "!=", "SFmode", "&&", "mode", "!=", "SDmode", "&&", "mode", "!=", "SCmode", ")", ")", ")", ";", "else", "return", "NULL_RTX", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "words", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_FP_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_FP_WORD", ";", "gcc_assert", "(", "words", "<=", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "i", "++", ",", "regno", "++", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";", "parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "}", "else", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";", "}", "}", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "words"], "ground_truth": ["*", "<NUM_LIT>", ",", "parts", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_dwarf_register_span", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4905, "Length": 206, "Cover_Rate": 0.958139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "ParseSImm19Value", "(", "OperandVector", "&", "Operands", ")", "{", "return", "ParseImmediate", "(", "Operands", ","], "ground_truth": ["<NUM_LIT>", ",", "false", ")", ";"], "File": "NyuziAsmParser", "Func": "ParseSImm19Value", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4906, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpcsq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve2___arm_vcmpcsq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4907, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "RISCVMCInstLower15", "Func": "lowerSymbolOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4908, "Length": 74, "Cover_Rate": 0.334841628959276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FrameAnalyzer", "(", ")"], "ground_truth": [";"], "File": "AVRFrameLowering (2)", "Func": "createAVRFrameAnalyzerPass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4909, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbicq_s64", "(", "int64x2_t", "__a", ",", "int64x2_t", "__b", ")", "{", "return", "__a", "&"], "ground_truth": ["~", "__b", ";"], "File": "arm", "Func": "neon2_vbicq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4910, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mul_round_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ",", "const", "int", "__D", ")", "{", "return", "__builtin_ia32_mulsh_mask_round", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A"], "ground_truth": [",", "__D", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_mul_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4911, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u64_u16", "(", "uint16x8_t", "__a", ")", "{", "return", "(", "uint64x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_u64_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4912, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ImmTyR128A16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyNegHi", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySwizzle", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGprIdxMode", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHigh", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyBLGP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyCBSZ", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyABID", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyEndpgm", ":", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser13", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4913, "Length": 198, "Cover_Rate": 0.3852140077821012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitByte", "(", "unsigned", "char", "C", ","], "ground_truth": ["raw_ostream", "&", "OS", ")", "const", "{"], "File": "ARMMCCodeEmitter1", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4914, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseNonLazyBind", "&&", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", "&&", "!", "TM", "."], "ground_truth": ["shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "<STR_LIT>", ";"], "File": "AArch64Subtarget34", "Func": "classifyGlobalFunctionReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4915, "Length": 33, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "("], "ground_truth": ["EVT", "VT", ")", "const", "{"], "File": "PTXISelLowering", "Func": "getSetCCResultType", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4916, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "auto", "CC", "=", "(", "<STR_LIT>", ")", "Op", ".", "getImm", "(", ")", ";", "const", "char", "*", "Str", "=", "condCodeToString", "(", "CC", ")", ";", "O", "<<", "Str"], "ground_truth": [";"], "File": "UPTInstPrinter", "Func": "printCondCode", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4917, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "DImode", ";", "if", "(", "TARGET_BIG_ENDIAN", "?", "!", "high_p", ":", "high_p", ")", "byte", "=", "UNITS_PER_WORD", ";", "else", "byte", "=", "<NUM_LIT>", ";", "if", "(", "MEM_P", "(", "op", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "REG_P", "(", "addr", ")", ")", "return"], "ground_truth": ["adjust_address", "(", "op", ",", "word_mode", ",", "byte", ")", ";"], "File": "c6x", "Func": "c6x_subword", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4918, "Length": 70, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrhadd_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vrhadduv4hi", "(", "(", "int16x4_t", ")", "__a", ","], "ground_truth": ["(", "int16x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vrhadd_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4919, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t"], "ground_truth": ["__b", ",", "int32x4_t", "__c", ")", "{"], "File": "arm", "Func": "neon_vmlaq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4920, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "J2AsmPrinter", "Func": "getPassName", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4921, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "verify", "(", ")"], "ground_truth": [";"], "File": "AArch64BranchFixupPass1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4922, "Length": 87, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "strcpy", "(", "filename_buff", ",", "filespec", ")", ";", "decc$to_vms", "(", "filespec", ",", "translate_unix", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "strcpy", "(", "new_host_filespec", ",", "filename_buff"], "ground_truth": [")", ";"], "File": "vms-ld", "Func": "to_host_file_spec", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 4923, "Length": 27, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1_lanev8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "(", "int8x8_t", ")", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst1_lane_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4924, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_ucomieq", "(", "(", "__v4sf", ")", "__A", ","], "ground_truth": ["(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_ucomieq_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4925, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "x", "=", "emit_insn", "(", "gen_addhi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "sign", "*", "size", ")", ")", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "F", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "else", "F", "(", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "sign", "*", "size", ")"], "ground_truth": [")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "h83001", "Func": "h8300_emit_stack_adjustment", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4926, "Length": 58, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsqaddq_u64", "(", "uint64x2_t", "__a", ",", "int64x2_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vsqaddq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4927, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCELFStreamer", "(", "Context", ",", "MAB", ","], "ground_truth": ["OS", ",", "CE", ")", ";"], "File": "HexagonMCELFStreamer15", "Func": "createHexagonELFStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4928, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uint4", "v", ";", "unsigned", "short", "s", "[", "<NUM_LIT>", "]", ";", "}", "shmask", ";", "shmask", ".", "v", "=", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "shmask", ".", "s", "[", "(", "(", "si_to_uint", "(", "a", ")", "+", "(", "unsigned", "int", ")", "(", "imm", ")", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>"], "ground_truth": ["]", "=", "<NUM_LIT>", ";"], "File": "si2vmx", "Func": "si_chd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4929, "Length": 60, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetStackID", "::", "Default", ":", "case", "TargetStackID", "::", "<ISA_LIT>Vector", ":", "case", "TargetStackID", "::"], "ground_truth": ["NoAlloc", ":"], "File": "RISCVFrameLowering10", "Func": "isSupportedStackID", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4930, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getGlobalAddressWrapper", "(", "SDValue", "GA", ",", "const", "GlobalValue", "*", "GV", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "GA", ".", "getDebugLoc", "(", ")", ";", "if", "(", "isa", "<", "Function", ">", "(", "GV", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "GA", ")", ";"], "File": "XCoreISelLowering5", "Func": "getGlobalAddressWrapper", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4931, "Length": 49, "Cover_Rate": 0.30625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "Loc", ","], "ground_truth": ["Msg", ")", ";"], "File": "X86AsmParser55", "Func": "ErrorOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4932, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "return", "LowerGlobalAddress", "(", "GV", ",", "SDLoc", "(", "Op", ")"], "ground_truth": [",", "Offset", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerGlobalAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4933, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi64mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI"], "ground_truth": [",", "OpNo", ")", ";"], "File": "X86IntelAsmPrinter", "Func": "printi64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4934, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "LHS", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "LHS", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "hasOneUse", "(", ")", "&&", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "RHS", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "RHS"], "ground_truth": [")", ";"], "File": "X86ISelLowering151", "Func": "combinePMULDQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4935, "Length": 178, "Cover_Rate": 0.3991031390134529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vpermilpd512_mask", "(", "(", "__v8df", ")", "__X", ",", "__C", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")"], "ground_truth": ["__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_permute_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4936, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdwdupq_x_n_u8", "(", "uint32_t", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b"], "ground_truth": [")", "<<", "<NUM_LIT>", ";"], "File": "arm", "Func": "mve___arm_vdwdupq_x_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4937, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RegNo", ")", "{", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "res", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "PatmosRegisterInfo", "Func": "getS0Index", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4938, "Length": 77, "Cover_Rate": 0.652542372881356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vextv8hf", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vextq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4939, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmovsxwd512_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "("], "ground_truth": [")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepi16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4940, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "(", "Subtarget", ".", "hasP9Vector", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MCID", ",", "DestReg"], "ground_truth": [")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "PPCInstrInfo12", "Func": "copyPhysReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4941, "Length": 322, "Cover_Rate": 0.33471933471933474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitBranchInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "<STR_LIT>", ")", "abort", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "("], "ground_truth": ["MI", ")", ";"], "File": "ARMCodeEmitter7", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4942, "Length": 45, "Cover_Rate": 0.5921052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "<STR_LIT>", "::", "ID_MEM_BASES", "<<", "<STR_LIT>", "::", "ID_SHIFT_", "|", "Offset", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "EncodingImm", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR", ",", "<STR_LIT>", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "QueuePtr", ",", "TypeSize", "::", "Fixed", "(", "StructOffset", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "return", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "QueuePtr", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "PtrInfo", ",", "commonAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ",", "StructOffset", ")", ",", "MachineMemOperand"], "ground_truth": ["::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering12", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4943, "Length": 247, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "is<ISA_LIT>LowRegister", "(", "unsigned", "Reg", ")", "{", "using", "namespace", "<ISA_LIT>", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":", "return", "true", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInfo", "Func": "isARMLowRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4944, "Length": 50, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "if", "(", "!", "T", ".", "isOSBinFormatELF", "("], "ground_truth": [")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "LanaiMCTargetDesc11", "Func": "createMCStreamer", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4945, "Length": 59, "Cover_Rate": 0.6629213483146067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addShifterOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Imm", "=", "<STR_LIT>", "(", "getShiftExtendType", "("], "ground_truth": [")", ",", "getShiftExtendAmount", "(", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addShifterOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4946, "Length": 35, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "("], "ground_truth": [")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";"], "File": "ARMBaseRegisterInfo6", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4947, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Idx", ",", "Color", "C", ")", ":", "StartInst", "(", "MI", ")", ",", "LastInst", "(", "MI", ")", ",", "KillInst", "(", "nullptr", ")", ",", "StartInstIdx", "(", "Idx", ")", ",", "LastInstIdx", "(", "Idx", ")", ",", "KillInstIdx", "(", "<NUM_LIT>", ")", ",", "LastColor", "(", "C", ")", "{", "Insts", ".", "insert", "("], "ground_truth": ["MI", ")", ";"], "File": "AArch64A57FPLoadBalancing", "Func": "Chain", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4948, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "n", "=", "riscv_save_libcall_count", "(", "mask", ")", ";", "ssize_t", "bytes", "=", "snprintf", "(", "s", ",", "sizeof", "(", "s", ")"], "ground_truth": [",", "<STR_LIT>", ",", "n", ")", ";"], "File": "riscv", "Func": "riscv_output_gpr_save", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4949, "Length": 25, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "HasDef", ")", "return", "false", ";", "HasDef", "=", "true", ";", "}", "for", "(", "auto", "&", "Mo", ":", "MI", "->", "memoperands", "(", ")", ")", "if", "(", "Mo", "->", "isVolatile", "(", ")", "||", "Mo", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "HexagonExpandCondsets14", "Func": "isPredicable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4950, "Length": 75, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "unsigned", "CallOp", "=", "Subtarget", "->", "is64Bit", "(", ")"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelDAGToDAG124", "Func": "EmitSpecialCodeForMain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4951, "Length": 37, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpmadd52huq512_maskz", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ","], "ground_truth": ["(", "__v8di", ")", "__Z", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512ifmaintrin", "Func": "_mm512_maskz_madd52hi_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4952, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "regset", "==", "<NUM_LIT>", ")", "{", "if", "(", "CDX_LDSTWM_VALID_REGS_0", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "*", "regset", "=", "CDX_LDSTWM_VALID_REGS_0", ";", "else", "if", "(", "CDX_LDSTWM_VALID_REGS_1", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "*", "regset", "=", "CDX_LDSTWM_VALID_REGS_1", ";", "else", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "nios2", "Func": "nios2_ldstwm_regset_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4953, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction"], "ground_truth": ["&", "MF", ")", "const", "{"], "File": "Mips16RegisterInfo", "Func": "requiresFrameIndexScavenging", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4954, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "setRelocationModel"], "ground_truth": ["(", "Reloc", "::", "Static", ")", ";"], "File": "SystemZTargetMachine29", "Func": "SystemZTargetMachine", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4955, "Length": 84, "Cover_Rate": 0.9882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "if", "(", "OffsetOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "Offset", "=", "OffsetOp", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";", "O", "<<", "Offset", ";", "}", "else", "if", "(", "OffsetOp", ".", "isExpr", "("], "ground_truth": [")", ")", "{"], "File": "MCS51InstPrinter", "Func": "printMemri", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4956, "Length": 82, "Cover_Rate": 0.6890756302521008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "return", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "<NUM_LIT>", "*", "QuarterRateCost", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "CxtI", "&&", "CxtI", "->", "hasOneUse", "(", ")", ")", "if", "(", "const", "auto", "*", "FAdd", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "*", "CxtI", "->", "user_begin", "(", ")", ")", ")", "{", "const", "int", "OPC", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "FAdd", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "OPC", "==", "<STR_LIT>", "||", "OPC", "==", "<STR_LIT>", ")", "{", "if", "(", "ST", "->", "hasMadMacF32Insts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", "&&", "!", "HasFP32Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", "&&", "!", "HasFP64FP16Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "const", "TargetOptions", "&", "Options", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "FAdd", "->", "hasAllowContract", "(", ")", "&&", "CxtI", "->", "hasAllowContract", "(", ")", ")", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "SLT", "==", "<STR_LIT>", "||", "SLT", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "*", "get64BitInstrCost", "(", ")", "+", "<NUM_LIT>", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "<NUM_LIT>"], "ground_truth": ["*", "getFullRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo43", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4957, "Length": 413, "Cover_Rate": 0.44940152339499456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MI", "->", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "MMO", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "STI", ".", "systemSupportsUnalignedAccess", "(", ")", "&&", "MMO", "->", "getAlign", "(", ")", "<", "MMO", "->", "getSize", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "MipsRegisterBankInfo15", "Func": "isGprbTwoInstrUnalignedLoadOrStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4958, "Length": 56, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "<STR_LIT>", "(", "In", ".", "getNode", "(", ")", ")", "&&", "In", ".", "hasOneUse", "(", ")", ")", "{", "auto", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "In", ")", ";", "if", "(", "Ld", "->", "isSimple", "(", ")", ")", "{", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "<STR_LIT>", "Ext", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "TLI", ".", "isLoadExtLegal", "(", "Ext", ",", "VT", ",", "MemVT", ")", ")", "{", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "Ext", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "Ld", "->", "getOriginalAlign", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "Load", ";", "}", "}", "}", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "N", "->", "getOpcode", "(", ")"], "ground_truth": ["!=", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering125", "Func": "combineExtInVec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4959, "Length": 217, "Cover_Rate": 0.6676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "SpillOffsetTable", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "RegSpillOffsets", ".", "grow", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SystemZFrameLowering55", "Func": "SystemZFrameLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4960, "Length": 127, "Cover_Rate": 0.5183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "VTs", "[", "]", "=", "{", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ptr", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "VTs", ",", "Ops", ")", ";"], "File": "JVMISelLowering", "Func": "LowerLOAD", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4961, "Length": 61, "Cover_Rate": 0.48031496062992124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_reducesd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__C", ",", "(", "__v2df"], "ground_truth": [")", "__W", ",", "__U", ",", "__R", ")", ";"], "File": "avx512dqintrin1", "Func": "_mm_mask_reduce_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4962, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>"], "ground_truth": ["]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4963, "Length": 107, "Cover_Rate": 0.66875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Type", "*", "InitTy", "=", "GV", "->", "getInitializer", "(", ")", "->", "getType", "(", ")", ";", "GlobalVariable", "*", "ClonedGV", "=", "new", "GlobalVariable", "(", "InitTy", ",", "false", ",", "GV", "->", "getLinkage", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "ClonedGV", "->", "setName", "(", "PAN", "::", "getCloneVarName", "(", "FnName", ",", "VarName", ")", ")", ";", "Globals", ".", "push_back"], "ground_truth": ["(", "ClonedGV", ")", ";"], "File": "PIC16Cloner2", "Func": "CloneAutos", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4964, "Length": 60, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FunctionInfo", "::", "createLRSpillSlot", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "LRSpillSlotSet", ")", "{", "return", "LRSpillSlot", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", ")", "{", "LRSpillSlot", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", ".", "getSpillSize", "(", "RC", ")", ",", "<NUM_LIT>", ",", "true", ")", ";", "}", "else", "{", "LRSpillSlot", "=", "MFI", ".", "CreateStackObject", "(", "TRI", ".", "getSpillSize", "(", "RC"], "ground_truth": [")", ",", "TRI", ".", "getSpillAlignment", "(", "RC", ")", ",", "true", ")", ";"], "File": "XCoreMachineFunctionInfo19", "Func": "createLRSpillSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4965, "Length": 110, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "BRANCH_COND_f32", ":", "return", "AMDGPU", "::", "IF_LOGICALZ_f32", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "-", "<NUM_LIT>"], "ground_truth": [";"], "File": "AMDILCFGStructurizer1", "Func": "getBranchZeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4966, "Length": 22, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCR64BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo"], "ground_truth": [",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SystemZDisassembler12", "Func": "DecodeCR64BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4967, "Length": 32, "Cover_Rate": 0.9142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "*", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "node_v", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "first_v", "=", "NULL", ";", "tree", "dispatch_decl", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "default_version_info", "=", "NULL", ";", "gcc_assert", "(", "fn", "!=", "NULL", "&&", "DECL_FUNCTION_VERSIONED", "(", "fn", ")", ")", ";", "node", "=", "cgraph_node", "::", "get", "(", "fn", ")", ";", "gcc_assert", "(", "node", "!=", "NULL", ")", ";", "node_v", "=", "node", "->", "function_version", "(", ")", ";", "gcc_assert", "(", "node_v", "!=", "NULL", ")", ";", "if", "(", "node_v", "->", "dispatcher_resolver", "!=", "NULL", ")", "return", "node_v", "->", "dispatcher_resolver", ";", "first_v", "=", "node_v", ";", "while", "(", "first_v", "->", "prev", "!=", "NULL", ")", "first_v", "=", "first_v", "->", "prev", ";", "default_version_info", "=", "first_v", ";", "while", "(", "default_version_info", "!=", "NULL", ")", "{", "if", "(", "is_function_default_version", "(", "default_version_info", "->", "this_node", "->", "decl", ")", ")", "break", ";", "default_version_info", "=", "default_version_info", "->", "next", ";", "}", "if", "(", "default_version_info", "==", "NULL", ")", "return", "NULL", ";", "if", "(", "first_v", "!=", "default_version_info", ")", "{", "default_version_info", "->", "prev", "->", "next", "=", "default_version_info", "->", "next", ";", "if", "(", "default_version_info", "->", "next", ")", "default_version_info", "->", "next", "->", "prev", "=", "default_version_info", "->", "prev", ";", "first_v", "->", "prev", "=", "default_version_info", ";", "default_version_info", "->", "next", "=", "first_v", ";", "default_version_info", "->", "prev", "=", "NULL", ";", "}", "default_node", "=", "default_version_info", "->", "this_node", ";", "if", "(", "targetm", ".", "has_ifunc_p", "(", ")", ")", "{", "struct", "cgraph_function_version_info", "*", "it_v", "=", "NULL", ";", "struct", "cgraph_node", "*", "dispatcher_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "dispatcher_version_info", "=", "NULL", ";", "dispatch_decl", "=", "make_dispatcher_decl", "(", "default_node", "->", "decl", ")", ";", "dispatcher_node", "=", "cgraph_node", "::", "get_create", "(", "dispatch_decl"], "ground_truth": [")", ";"], "File": "i3864", "Func": "ix86_get_function_versions_dispatcher", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4968, "Length": 268, "Cover_Rate": 0.7549295774647887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_types", "[", "type", "]", ".", "scalar_ptr", "=", "build_pointer_type", "(", "eltype", ")", ";", "builtin_types", "[", "type", "]", ".", "scalar_const_ptr", "=", "build_const_pointer", "(", "eltype", ")", ";", "if", "(", "!", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "return", ";", "tree", "vectype", "=", "build_vector_type_for_mode", "(", "eltype", ",", "mode", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "TYPE_MODE", "(", "vectype", ")", ")", "&&", "TYPE_MODE", "(", "vectype", ")", "==", "mode", "&&", "TYPE_MODE_RAW", "(", "vectype", ")", "==", "mode", "&&", "TYPE_ALIGN", "(", "vectype", ")", "<=", "<NUM_LIT>", "&&", "known_eq", "(", "tree_to_poly_uint64", "(", "TYPE_SIZE", "(", "vectype", ")", ")", ",", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ")", ";", "vectype", "=", "build_distinct_type_copy", "(", "vectype", ")", ";", "gcc_assert", "(", "vectype", "==", "TYPE_MAIN_VARIANT", "(", "vectype", ")", ")", ";", "SET_TYPE_STRUCTURAL_EQUALITY", "(", "vectype", ")", ";", "TYPE_ARTIFICIAL", "(", "vectype", ")", "=", "<NUM_LIT>", ";", "TYPE_INDIVISIBLE_P", "(", "vectype", ")", "=", "<NUM_LIT>", ";", "add_vector_type_attribute", "(", "vectype", ",", "vector_types", "[", "type", "]", ".", "mangled_name", ")", ";", "make_type_sizeless", "(", "vectype", ")", ";", "abi_vector_types", "[", "type", "]", "="], "ground_truth": ["vectype", ";"], "File": "riscv-vector-builtins", "Func": "register_builtin_type", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4969, "Length": 152, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "castRequiresQueuePtr", "(", "ASC", "->", "getSrcAddressSpace", "(", ")"], "ground_truth": [",", "AS", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "castRequiresQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4970, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "translateShiftImm", "(", "unsigned", "imm", ")", "{", "if", "(", "imm", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return"], "ground_truth": ["imm", ";"], "File": "ARMInstPrinter18", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4971, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SystemZRegisterInfo", "Func": "getReservedRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4972, "Length": 59, "Cover_Rate": 0.48360655737704916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", "."], "ground_truth": ["getFeatureBits", "(", ")", ")", ")", ";"], "File": "X86AsmParser14", "Func": "X86ATTAsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4973, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_permutex2var_ps", "(", "__m128", "__A", ","], "ground_truth": ["__m128i", "__I", ",", "__m128", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_permutex2var_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4974, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "return_type", "=", "DECL_RESULT", "(", "current_function_decl", ")", ";", "return", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "&&", "!", "aggregate_value_p", "(", "return_type", ",", "current_function_decl", ")", "&&", "mips_return_mode_in_fpr_p", "(", "DECL_MODE"], "ground_truth": ["(", "return_type", ")", ")", ")", ";"], "File": "mips", "Func": "mips16_cfun_returns_in_fpr_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4975, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "("], "ground_truth": ["L", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4976, "Length": 42, "Cover_Rate": 0.5316455696202531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "if", "(", "Fixup", ".", "getTargetKind", "(", ")", "==", "<STR_LIT>", ")", "FixupOffset", "&=", "~", "uint32_t", "(", "<NUM_LIT>", ")", ";", "return", "FixupOffset"], "ground_truth": [";"], "File": "PPCMachObjectWriter12", "Func": "getFixupOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4977, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "i", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "UserReservedRegister", "[", "i", "]"], "ground_truth": [";"], "File": "RISCVSubtarget (2)", "Func": "isRegisterReservedByUser", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4978, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psignd", "(", "(", "__v2si", ")", "__X", ",", "("], "ground_truth": ["__v2si", ")", "__Y", ")", ";"], "File": "tmmintrin", "Func": "_mm_sign_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4979, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strncmp", "(", "name", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "DECL_INITIAL", "(", "decl", ")", "=="], "ground_truth": ["NULL_TREE", ")", "flags", "|=", "SECTION_BSS", ";"], "File": "avr3", "Func": "avr_section_type_flags", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4980, "Length": 36, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";", "if", "(", "SPARC_SYMBOL_REF_TLS_P", "(", "x", ")", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "SPARC_SYMBOL_REF_TLS_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "sparc3", "Func": "legitimate_pic_operand_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4981, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_smladx", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "acle___smladx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4982, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "TrueValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FalseValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "FalseValue", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "TrueValue", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "ConditionCode", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "auto", "TrueValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FalseValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "FalseValue", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "TrueValue", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineOperand", "&", "op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "op", ".", "isMBB", "(", ")", ")", "{", "MachineBasicBlock", "*", "dst", "=", "op", ".", "getMBB", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "dst", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "LC2200InstrInfo1", "Func": "expandPostRAPseudo", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4983, "Length": 415, "Cover_Rate": 0.5732044198895028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SomeVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "SomeVT", ".", "getVectorElementType", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "VECustomDAG1", "Func": "isMaskType", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4984, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmulhw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "("], "ground_truth": ["__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4985, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printMemOffset", "(", "MI", ",", "OpNo"], "ground_truth": [",", "O", ")", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printMemOffs32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4986, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass"], "ground_truth": ["(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "File": "SIInstrInfo101", "Func": "usesConstantBus", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4987, "Length": 61, "Cover_Rate": 0.3128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__enables_save", ".", "__fpscr", "=", "__fpscr_save", ".", "__fpscr", "&", "<NUM_LIT>", ";", "__fpscr_save", ".", "__fr", "=", "__builtin_mffs", "(", ")", ";", "__enables_save", ".", "__fpscr", "=", "__fpscr_save", ".", "__fpscr", "&", "<NUM_LIT>", ";", "__fpscr_save", ".", "__fpscr", "&=", "~", "<NUM_LIT>", ";", "__builtin_mtfsf", "(", "<NUM_LIT>", ",", "__fpscr_save", ".", "__fr", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__A", ")", ")", ";", "}", "switch", "(", "__rounding", ")", "{", "case", "_MM_FROUND_TO_NEAREST_INT", ":", "__fpscr_save", ".", "__fr", "=", "__builtin_mffsl", "(", ")", ";", "__attribute__", "(", "(", "fallthrough", ")", ")", ";", "case", "_MM_FROUND_TO_NEAREST_INT", "|", "_MM_FROUND_NO_EXC", ":", "__builtin_set_fpscr_rn", "(", "<NUM_LIT>", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__A", ")", ")", ";", "__r", "=", "vec_rint", "(", "(", "__v2df", ")", "__A", ")", ";", "__asm__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "__r", ")", ")", ";", "__builtin_set_fpscr_rn", "(", "__fpscr_save", ".", "__fpscr", ")", ";", "break", ";", "case", "_MM_FROUND_TO_NEG_INF", ":", "case", "_MM_FROUND_TO_NEG_INF", "|", "_MM_FROUND_NO_EXC", ":", "__r", "=", "vec_floor", "(", "(", "__v2df", ")", "__A", ")", ";", "break", ";", "case", "_MM_FROUND_TO_POS_INF", ":", "case", "_MM_FROUND_TO_POS_INF", "|", "_MM_FROUND_NO_EXC", ":", "__r", "=", "vec_ceil", "(", "(", "__v2df", ")", "__A", ")", ";", "break", ";", "case", "_MM_FROUND_TO_ZERO"], "ground_truth": [":"], "File": "smmintrin2", "Func": "_mm_round_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4988, "Length": 171, "Cover_Rate": 0.5463258785942492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_R16", ":", "case", "TYPE_R32", ":", "case", "TYPE_R64", ":", "case", "TYPE_Rv", ":", "case", "TYPE_MM64", ":", "case", "TYPE_XMM", ":", "case", "TYPE_XMM32", ":", "case", "TYPE_XMM64", ":", "case", "TYPE_XMM128", ":", "case", "TYPE_XMM256", ":", "case", "TYPE_XMM512", ":", "case", "TYPE_VK1", ":", "case", "TYPE_VK8", ":", "case", "TYPE_VK16", ":", "case", "TYPE_DEBUGREG", ":", "case", "TYPE_CONTROLREG", ":", "return", "translateRMRegister", "(", "mcInst", ",", "insn", ")", ";", "case", "TYPE_M", ":", "case", "TYPE_M8", ":", "case", "TYPE_M16", ":", "case", "TYPE_M32", ":", "case", "TYPE_M64", ":", "case", "TYPE_M128", ":", "case", "TYPE_M256", ":", "case", "TYPE_M512", ":", "case"], "ground_truth": ["TYPE_Mv", ":"], "File": "X86Disassembler19", "Func": "translateRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4989, "Length": 83, "Cover_Rate": 0.5220125786163522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "len", "=", "<NUM_LIT>", ";", "sysctlbyname", "(", "<STR_LIT>", ",", "&", "l1_line", ",", "&", "len", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "l1_sizekb", "=", "<NUM_LIT>", ";", "l1_assoc", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "driver-rs6000", "Func": "detect_caches_freebsd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4990, "Length": 28, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "LLVMDisassembler_VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind_None", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "LLVMDisassembler_VariantKind_ARM64_PAGE", ":", "return", "MCSymbolRefExpr", "::", "VK_PAGE", ";", "case", "LLVMDisassembler_VariantKind_ARM64_PAGEOFF", ":", "return", "MCSymbolRefExpr", "::", "VK_PAGEOFF", ";", "case", "LLVMDisassembler_VariantKind_ARM64_GOTPAGE", ":", "return", "MCSymbolRefExpr"], "ground_truth": ["::", "VK_GOTPAGE", ";"], "File": "AArch64ExternalSymbolizer", "Func": "getVariant", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4991, "Length": 37, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MDOperand", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "{", "const", "ConstantInt", "*", "CI", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", ";", "V", ".", "push_back", "(", "CI", "->", "getZExtValue"], "ground_truth": ["(", ")", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "getThreeInt32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4992, "Length": 40, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsATT", ")", "O", "<<", "'%'", ";", "O", "<<", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "IsATT", ")", "O", "<<", "'$'", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "if", "(", "IsATT", ")", "O", "<<", "'$'", ";", "PrintSymbolOperand", "(", "MO", ","], "ground_truth": ["O", ")", ";"], "File": "X86AsmPrinter (2)2", "Func": "PrintOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4993, "Length": 73, "Cover_Rate": 0.41714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "::", "Kernel", "::", "CodeProps", "::", "Metadata", "<ISA_LIT>AsmPrinter", "::", "getHSACodeProps", "(", "const", "MachineFunction", "&", "MF", ",", "const", "<ISA_LIT>ProgramInfo", "&", "ProgramInfo", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "HSAMD", "::", "Kernel", "::", "CodeProps", "::", "Metadata", "HSACodeProps", ";", "HSACodeProps", ".", "mKernargSegmentSize", "=", "STM", ".", "getKernArgSegmentSize", "(", "MF", ",", "MFI", ".", "getABIArgOffset", "(", ")", ")", ";", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "uint32_t", "(", "<NUM_LIT>", ")", ",", "MFI", ".", "getMaxKernArgAlign", "(", ")", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "="], "ground_truth": ["ProgramInfo", ".", "DynamicCallStack", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4994, "Length": 158, "Cover_Rate": 0.8144329896907216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFixedLengthVectorIntExtendToSVE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "isFixedLengthVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Val", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "Val", ".", "getValueType", "(", ")", ")", ";", "Val", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Val", ")", ";", "bool", "Signed", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "ExtendOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "switch", "(", "ContainerVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFixedLengthVectorIntExtendToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4995, "Length": 113, "Cover_Rate": 0.45934959349593496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "fixMulHigh", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "EncodedValue", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "EncodedValue"], "ground_truth": [";"], "File": "ARM64MCCodeEmitter", "Func": "fixMulHigh", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4996, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "&", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FI", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ImmOpIdx", "=", "FIOperandNum", "+", "<NUM_LIT>", ";", "break", ";", "}", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand"], "ground_truth": ["(", "ImmOpIdx", ")", ";"], "File": "TOYRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4997, "Length": 93, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNPassConfig", "::", "addRegAssignAndRewriteOptimized", "(", ")", "{", "if", "(", "!", "usingDefaultRegAlloc", "(", ")", ")", "report_fatal_error", "(", "RegAllocOptNotSupportedMessage", ")", ";", "addPass", "(", "createSGPRAllocPass", "(", "true", ")", ")", ";", "addPass", "(", "createVirtRegRewriter", "(", "false", ")", ")", ";", "addPass", "(", "&", "<ISA_LIT>LowerSGPRSpillsID", ")", ";", "addPass", "(", "createVGPRAllocPass", "(", "true"], "ground_truth": [")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegAssignAndRewriteOptimized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4998, "Length": 49, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "SDep", "&", "PI", ":", "SU", "->", "Preds", ")", "{", "unsigned", "PredReadyCycle", "=", "PI", ".", "getSUnit", "(", ")", "->", "TopReadyCycle", ";", "unsigned", "MinLatency", "=", "PI", ".", "getLatency", "(", ")", ";", "Top", ".", "MaxMinLatency", "=", "std", "::", "max", "(", "MinLatency", ",", "Top", ".", "MaxMinLatency", ")", ";", "if", "(", "SU", "->", "TopReadyCycle", "<", "PredReadyCycle", "+", "MinLatency", ")", "SU", "->", "TopReadyCycle", "=", "PredReadyCycle", "+", "MinLatency", ";", "}", "Top", ".", "releaseNode", "(", "SU", ",", "SU"], "ground_truth": ["->", "TopReadyCycle", ")", ";"], "File": "HexagonMachineScheduler (2)", "Func": "releaseTopNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4999, "Length": 77, "Cover_Rate": 0.8020833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "Reg", ";", "std", "::", "pair", "<", "bool", ",", "bool", ">", "R", "=", "parsePhysicalReg", "(", "C", ",", "Prefix", ",", "Reg", ")", ";", "if", "(", "!", "R", ".", "first", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "(", "Prefix", "==", "<STR_LIT>", "||", "Prefix", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "RC", "=", "TRI", "->", "getRegClass", "(", "Prefix", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "*", "(", "RC", "->", "begin", "(", ")", ")", ",", "RC", ")", ";", "}", "else", "if", "(", "Prefix", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "Reg", "=", "StringSwitch", "<", "unsigned", "long", "long", ">", "(", "Prefix", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Reg", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr"], "ground_truth": [")", ";"], "File": "MipsISelLowering106", "Func": "parseRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5000, "Length": 224, "Cover_Rate": 0.4392156862745098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", ">", "<NUM_LIT>", ")", "return"], "ground_truth": ["false", ";"], "File": "MipsAsmParser19", "Func": "setATReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5001, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonRegisterInfo5", "Func": "getReservedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5002, "Length": 63, "Cover_Rate": 0.36416184971098264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";", "break", ";"], "File": "AMDGPUAsmParser27", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5003, "Length": 180, "Cover_Rate": 0.5389221556886228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "ENCODING_IB", ":", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "type", "=", "TYPE_MOFFS8", ";", "break", ";", "case", "ENCODING_IW", ":", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "ENCODING_ID", ":", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "ENCODING_IO", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "switch", "(", "type", ")", "{", "case", "TYPE_XMM128", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_XMM256", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case"], "ground_truth": ["TYPE_MOFFS8", ":"], "File": "X86Disassembler37", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5004, "Length": 164, "Cover_Rate": 0.4049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isHsaAbiVersion3", "(", "STI", ")", "||"], "ground_truth": ["isHsaAbiVersion4", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isHsaAbiVersion3Or4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5005, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSGetReg", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "GCNHazardRecognizer (2)", "Func": "isSGetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5006, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxInstLength", "=", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "GlobalDirective", "=", "<STR_LIT>", ";", "HasSetDirective", "=", "false", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false"], "ground_truth": [";"], "File": "AMDGPUMCAsmInfo10", "Func": "AMDGPUMCAsmInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5007, "Length": 72, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "if", "(", "Offset", ")"], "ground_truth": ["O", "<<", "')'", ";"], "File": "MSP430AsmPrinter (2)1", "Func": "PrintSymbolOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5008, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "{", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment"], "ground_truth": ["(", ")", ",", "CP", "->", "getOffset", "(", ")", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerConstantPool", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5009, "Length": 48, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "TT", "[", "<NUM_LIT>", "]", "==", "'v'", ")", "Idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">", "'4'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "SubVer", ">=", "'6'", ")", "<ISA_LIT>ArchVersion", "=", "V6", ";", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "<ISA_LIT>ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'e'", ")", "<ISA_LIT>ArchVersion", "=", "V5TE", ";", "}", "}", "}", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "{", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "else", "if", "(", "TT", ".", "empty", "(", ")", ")", "{", "TargetType", "="], "ground_truth": ["isDarwin", ";"], "File": "ARMSubtarget57", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5010, "Length": 142, "Cover_Rate": 0.4303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "<ISA_LIT>_ELSE", ":", "Else", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_BREAK", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_IF_BREAK", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_ELSE_BREAK", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_LOOP", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_END_CF", ":", "if", "(", "--", "Depth", "==", "<NUM_LIT>", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_KILL", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BRANCH", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_SRC", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V2", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V4", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V8", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V16"], "ground_truth": [":"], "File": "SILowerControlFlow69", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5011, "Length": 167, "Cover_Rate": 0.5284810126582279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_mask_cvtepi64_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ")", "{"], "File": "avx512dqintrin", "Func": "_mm512_mask_cvtepi64_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5012, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "Subtarget", ".", "hasMVEIntegerOps", "(", ")", "&&", "shouldGenerateInlineTPLoop", "(", "Subtarget", ",", "DAG", ",", "ConstantSize", ",", "Alignment", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getZExtOrTrunc", "(", "Size", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMCPY", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMCPY", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "<NUM_LIT>", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "<NUM_LIT>", ";", "unsigned", "EmittedNumMemOps", "=", "<NUM_LIT>", ";", "EVT", "VT", "=", "<STR_LIT>", ";", "unsigned", "VTSize", "=", "<NUM_LIT>", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "unsigned", "MaxLoadsInLDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "TFOps", "[", "<NUM_LIT>", "]", ";", "SDValue", "Loads", "[", "<NUM_LIT>", "]", ";", "uint64_t", "SrcOff", "=", "<NUM_LIT>", ",", "DstOff", "=", "<NUM_LIT>", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "<NUM_LIT>", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "<NUM_LIT>", "&&", "Subtarget", ".", "hasMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "<NUM_LIT>", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>"], "ground_truth": [")", "return", "Chain", ";"], "File": "ARMSelectionDAGInfo29", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5013, "Length": 409, "Cover_Rate": 0.5291073738680466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")"], "ground_truth": [";"], "File": "SystemZAsmPrinter2", "Func": "EmitInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5014, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII"], "ground_truth": [".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5015, "Length": 167, "Cover_Rate": 0.36542669584245074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtneeph_ps", "(", "const", "__m256h", "*", "__A", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vcvtneeph2ps256", "(", "(", "const", "__v16hf", "*"], "ground_truth": [")", "__A", ")", ";"], "File": "avxneconvertintrin", "Func": "_mm256_cvtneeph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5016, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "REG", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "HImode", ",", "REGNO", "(", "operands", "[", "i", "]", ")", ")", ";", "break", ";", "case", "CONST_INT", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "INTVAL", "(", "operands", "[", "i", "]", ")", "&", "<NUM_LIT>", ")", "+", "(", "(", "char", ")", "INTVAL", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case"], "ground_truth": ["MEM", ":"], "File": "rl78", "Func": "rl78_setup_peep_movhi", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5017, "Length": 72, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDotInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "("], "ground_truth": ["*", "this", ",", "TM", ")", ")", ";"], "File": "AMDGPUSubtarget28", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5018, "Length": 368, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "In", "=", "extractSubVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "std", "::", "max", "(", "<NUM_LIT>", ",", "(", "unsigned", ")", "VT", ".", "getSizeInBits", "(", ")", "/", "Scale", ")", ")", ";", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "}", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "InVT", ".", "getVectorNumElements", "(", ")", ")", "Opcode", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "Opcode", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT"], "ground_truth": [",", "In", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getEXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5019, "Length": 75, "Cover_Rate": 0.38860103626943004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getNonZeroByValAlign", "(", ")", ",", "false", ",", "true", ",", "false", ",", "MachinePointerInfo", "(", ")"], "ground_truth": [",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "X86ISelLowering125", "Func": "CreateCopyOfByValArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5020, "Length": 54, "Cover_Rate": 0.6352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemS15", "(", ")", "const"], "ground_truth": ["{"], "File": "NyuziAsmParser", "Func": "isMemS15", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5021, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSymbols", ".", "lookup"], "ground_truth": ["(", "Section", ")", ";"], "File": "ARMELFStreamer3", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5022, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmq128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_test_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5023, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", ">", "<NUM_LIT>", ")", "{", "return", "Relocator", "::", "Unknown", ";", "}", "return", "ApplyFunctions", "[", "type", "]", ".", "func", "(", "pRelocation", ",", "*", "this"], "ground_truth": [")", ";"], "File": "HexagonRelocator", "Func": "applyRelocation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5024, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "RegOp", ",", "OMod", ")", "=", "isOMod", "(", "MI", ")", ";", "if", "(", "OMod", "==", "<STR_LIT>", "||", "!", "RegOp", "->", "isReg", "(", ")", "||", "RegOp", "->", "getSubReg", "(", ")", "!=", "<STR_LIT>", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "RegOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "RegOp", "->", "getReg", "(", ")", ")", ";", "MachineOperand", "*", "DefOMod", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "<STR_LIT>", "::", "omod", ")", ";", "if", "(", "!", "DefOMod", "||", "DefOMod", "->", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "<STR_LIT>", "::", "clamp", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "*"], "ground_truth": ["Def", ")", ";"], "File": "SIFoldOperands11", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5025, "Length": 130, "Cover_Rate": 0.5855855855855856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpillGPRRegs", ".", "HighGPR", "=", "High", ";", "SpillGPRRegs", ".", "GPROffset", "=", "Offs"], "ground_truth": [";"], "File": "SystemZMachineFunctionInfo19", "Func": "setSpillGPRRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5026, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "AMDGPUInstrInfo10", "Func": "DefinesPredicate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5027, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "FixedVectorType", "*", "PtrTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "PtrTy", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "nullptr", ";", "Value", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "BasePtr", "=", "Builder", ".", "CreateIntToPtr", "(", "Zero", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Offsets", "=", "Builder", ".", "CreatePtrToInt", "(", "Ptr", ",", "FixedVectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5028, "Length": 94, "Cover_Rate": 0.46766169154228854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>65816Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget"], "ground_truth": [";"], "File": "WDC65816TargetMachine", "Func": "getSubtargetImpl", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5029, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setHasCopyImplyingStackAdjustment", "(", "true", ")", ";", "}", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF"], "ground_truth": [")", ";"], "File": "X86ISelLowering102", "Func": "finalizeLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5030, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>OptimizePICCallPass", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "OptimizePICCall"], "ground_truth": ["(", "TM", ")", ";"], "File": "MipsOptimizePICCall11", "Func": "createMipsOptimizePICCallPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5031, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "mode", "==", "VOIDmode", "&&", "UHWORD_INT", "(", "INTVAL", "(", "x", ")", ")", ")", "||", "(", "mode", "!=", "VOIDmode", "&&", "const_uhword_operand", "(", "x", ",", "mode", ")", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "outer_code", "==", "MEM", "&&", "ctable_addr_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "CONST_DOUBLE", ":", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "CONST_WIDE_INT", ":", "{", "gcc_unreachable", "(", ")", ";", "return", "true", ";", "}", "case", "SET", ":", "{", "int", "factor", ";", "mode", "=", "GET_MODE", "(", "SET_DEST", "(", "x", ")", ")", ";", "factor", "=", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "GET_MODE_SIZE", "(", "SImode", ")", ")", ";", "*", "total", "=", "factor", "*", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "MULT", ":", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "machine_mode", "op1_mode", "=", "GET_MODE"], "ground_truth": ["(", "op1", ")", ";"], "File": "pru1", "Func": "pru_rtx_costs", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5032, "Length": 228, "Cover_Rate": 0.3665594855305466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_smusd", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "acle___smusd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5033, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "int", ")", "CI", "->", "getSExtValue", "(", ")", "==", "CI", "->", "getSExtValue", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Opc", ")", "{", "addFullAddress", "(", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ",", "AM", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "return", "true", ";", "}", "}", "unsigned", "ValReg", "=", "getRegForValue", "(", "Val", ")", ";", "if", "(", "ValReg", "==", "<NUM_LIT>", ")", "return"], "ground_truth": ["false", ";"], "File": "X86FastISel41", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5034, "Length": 91, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "MipsAsmParser79", "Func": "regKindToRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5035, "Length": 54, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ","], "ground_truth": ["<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon4_vmlsl_high_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5036, "Length": 26, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "(", "(", "__a", "&"], "ground_truth": ["__b", ")", "!=", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "neon2_vtstq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5037, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", "."], "ground_truth": ["contains", "(", "RegNo", ")", ")", "{"], "File": "AMDGPUInstPrinter16", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5038, "Length": 293, "Cover_Rate": 0.5034364261168385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", ";", "Imm8", "=", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5039, "Length": 72, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CONST_INT_P", "(", "y_hi", ")", ")", "insn", "=", "emit_insn", "(", "gen_cmpsi3_imm_carryin_CC_NVout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "else", "insn", "=", "emit_insn", "(", "gen_cmpsi3_carryin_CC_NVout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "return", "SET_DEST", "(", "single_set", "(", "insn", ")", ")", ";", "}", "case", "LE", ":", "case", "GT", ":", "{", "gcc_assert", "(", "arm_const_double_prefer_rsbs_rsc", "(", "y", ")", ")", ";", "if", "(", "!", "const_ok_for_arm", "(", "INTVAL", "(", "y_lo", ")", ")", ")", "y_lo", "=", "force_reg", "(", "SImode", ",", "y_lo", ")", ";", "rtx", "cmp1", "=", "gen_rtx_LTU", "(", "DImode", ",", "arm_gen_compare_reg", "(", "LTU", ",", "y_lo", ",", "x_lo", ",", "scratch", ")", ",", "const0_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_rscsi3_CC_NVout_scratch", "(", "scratch", ",", "y_hi", ",", "x_hi", ",", "cmp1", ")", ")", ";", "return", "SET_DEST", "(", "single_set", "(", "insn", ")", ")", ";", "}", "case", "LTU", ":", "case", "GEU", ":", "{", "if", "(", "y_lo", "==", "const0_rtx", ")", "{", "if", "(", "!", "arm_add_operand", "(", "y_hi", ",", "SImode", ")", ")", "y_hi", "=", "force_reg", "(", "SImode", ",", "y_hi", ")", ";", "return", "arm_gen_compare_reg", "(", "code", ",", "x_hi", ",", "y_hi", ",", "NULL_RTX", ")", ";", "}", "if", "(", "!", "arm_add_operand", "(", "y_lo", ",", "SImode", ")", ")", "y_lo", "=", "force_reg", "(", "SImode", ",", "y_lo", ")", ";", "rtx", "cmp1", "=", "gen_rtx_LTU", "(", "DImode", ",", "arm_gen_compare_reg", "(", "LTU", ",", "x_lo", ",", "y_lo", ",", "NULL_RTX", ")", ",", "const0_rtx", ")", ";", "if", "(", "!", "scratch", ")", "scratch", "=", "gen_rtx_SCRATCH", "(", "SImode", ")", ";", "if", "(", "!", "arm_not_operand", "(", "y_hi", ",", "SImode", ")", ")", "y_hi", "=", "force_reg", "(", "SImode", ",", "y_hi", ")", ";", "rtx_insn", "*", "insn", ";", "if", "(", "y_hi", "==", "const0_rtx", ")", "insn", "=", "emit_insn", "(", "gen_cmpsi3_0_carryin_CC_Bout", "(", "scratch", ",", "x_hi", ",", "cmp1", ")", ")", ";", "else", "if", "(", "CONST_INT_P", "(", "y_hi", ")", ")", "{", "y_hi", "=", "GEN_INT", "(", "UINTVAL", "(", "y_hi", ")", "&", "<NUM_LIT>", ")", ";", "insn", "=", "emit_insn", "(", "gen_cmpsi3_imm_carryin_CC_Bout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "}", "else", "insn", "=", "emit_insn", "(", "gen_cmpsi3_carryin_CC_Bout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "return", "SET_DEST", "(", "single_set", "(", "insn", ")", ")", ";", "}", "case", "LEU", ":", "case", "GTU", ":", "{", "gcc_assert", "(", "arm_const_double_prefer_rsbs_rsc", "(", "y", ")", ")", ";", "if", "(", "!", "const_ok_for_arm", "(", "INTVAL", "(", "y_lo", ")", ")", ")", "y_lo", "=", "force_reg", "(", "SImode", ",", "y_lo", ")", ";", "rtx", "cmp1", "=", "gen_rtx_LTU", "(", "DImode", ",", "arm_gen_compare_reg", "(", "LTU", ",", "y_lo", ",", "x_lo", ",", "scratch", ")"], "ground_truth": [",", "const0_rtx", ")", ";"], "File": "arm", "Func": "arm_gen_dicompare_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5040, "Length": 397, "Cover_Rate": 0.3727699530516432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TmpLB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "LB", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "bool", "BadLB", "=", "TII", "->", "analyzeBranch", "(", "*", "TmpLB", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "BadLB", "||", "Cond", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "if", "(", "!", "TII", "->", "PredOpcodeHasJMP_c", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "return", ";", "if", "(", "TB", "!=", "HB", "&&", "FB", "!=", "HB", ")", "return", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "PR", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", "->", "getRegClass", "(", "PR", ")", "==", "&", "<STR_LIT>", ")", ";", "unsigned", "CmpR1", "=", "<NUM_LIT>", ",", "CmpR2", "=", "<NUM_LIT>", ";", "const", "MachineInstr", "*", "CmpI", "=", "MRI", "->", "getVRegDef", "(", "PR", ")", ";", "while", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "CmpI", "=", "MRI", "->", "getVRegDef", "(", "CmpI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "Val", "=", "<NUM_LIT>", ";", "bool", "OkCI", "=", "TII", "->", "analyzeCompare", "(", "*", "CmpI", ",", "CmpR1", ",", "CmpR2", ",", "Mask", ",", "Val", ")", ";", "if", "(", "!", "OkCI", ")", "return", ";", "if", "(", "CmpR1", "&&", "MRI", "->", "getRegClass", "(", "CmpR1", ")", "!=", "DoubleRC", ")", "CmpR1", "=", "<NUM_LIT>", ";", "if", "(", "CmpR2", "&&", "MRI", "->", "getRegClass", "(", "CmpR2", ")", "!=", "DoubleRC", ")", "CmpR2", "=", "<NUM_LIT>", ";", "if", "(", "!", "CmpR1", "&&"], "ground_truth": ["!", "CmpR2", ")", "return", ";"], "File": "HexagonSplitDouble14", "Func": "collectIndRegsForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5041, "Length": 252, "Cover_Rate": 0.43448275862068964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getRelaxedOpcodeBranch", "(", "Inst", ",", "false", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";", "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "RelaxableOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "Inst", ".", "getOperand", "(", "RelaxableOp", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "X86AsmBackend (2)1", "Func": "mayNeedRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5042, "Length": 64, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx"], "ground_truth": [")", ";"], "File": "MBlazeMCCodeEmitter", "Func": "createMBlazeMCCodeEmitter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5043, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopData", "(", ")"], "ground_truth": ["{", "}"], "File": "TPCLoopData", "Func": "LoopData", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5044, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpsd_f64", "(", "float64_t", "__a"], "ground_truth": [",", "float64_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vrecpsd_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5045, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pcmpeqw128", "(", "(", "__v8hi", ")", "__A", ","], "ground_truth": ["(", "__v8hi", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmpeq_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5046, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Carry", ",", "DAG", ".", "getConstant", "(", "CCValid", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CCMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "SetCC", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CCValid", ",", "CCMask", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["<STR_LIT>", ",", "SetCC", ")", ";"], "File": "SystemZISelLowering", "Func": "lowerADDSUBCARRY", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5047, "Length": 117, "Cover_Rate": 0.3588957055214724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>MCExpr", "::", "create", "(", "const", "MCExpr", "*", "Expr", ",", "VariantKind", "Kind", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Expr", ","], "ground_truth": ["Kind", ")", ";"], "File": "CAHPMCExpr", "Func": "create", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5048, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addVectorLoadStoreOperands", "(", "Node", ",", "Log2SEW", ",", "DL", ",", "CurOp", ",", "IsMasked", ",", "false", ",", "Operands", ",", "true", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "NF", ",", "IsMasked", ",", "false", ",", "true", ",", "Log2SEW", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ")", ";", "MachineSDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Operands", ")", ";", "SDNode", "*", "ReadVL", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "*", "MemOp", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Node", ")", ")", "CurDAG", "->", "setNodeMemRefs", "(", "Load", ",", "{", "MemOp", "->", "getMemOperand", "(", ")", "}", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Load", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVLSEGFF", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5049, "Length": 129, "Cover_Rate": 0.33858267716535434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "TargetFrameInfo"], "ground_truth": ["::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", "{"], "File": "SystemZTargetMachine11", "Func": "SystemZTargetMachine", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5050, "Length": 74, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "PassThru", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ContainerVT", ")", ";", "else", "PassThru", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "ContainerVT", ")", ";", "if", "(", "isZerosVector", "(", "Load", "->", "getPassThru", "(", ")", ".", "getNode", "(", ")", ")", ")", "IsPassThruZeroOrUndef", "=", "true", ";", "}", "auto", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "ContainerVT", ",", "DL", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "Load", "->", "getOffset", "(", ")", ",", "Mask", ",", "PassThru", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", ",", "Load", "->", "getAddressingMode", "(", ")", ",", "Load", "->", "getExtensionType", "(", ")", ")", ";", "if", "(", "!", "IsPassThruZeroOrUndef"], "ground_truth": [")", "{"], "File": "AArch64ISelLowering100", "Func": "LowerFixedLengthVectorMLoadToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5051, "Length": 122, "Cover_Rate": 0.391025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PartVT", "=", "TLI", ".", "getRegisterType", "(", "Context", ",", "VT", ")", ";", "Type", "*", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Context", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "ArgInfo", "Info", "=", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", "}", ";", "SplitArgs", ".", "push_back", "(", "Info", ")", ";", "SplitRegs", ".", "push_back", "(", "Info", ".", "Reg", ")", ";", "}", "PerformArgSplit", "(", "SplitRegs", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "X86CallLowering10", "Func": "splitToValueTypes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5052, "Length": 88, "Cover_Rate": 0.3424124513618677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnspilledCSGPR", "=", "Reg", ";", "UnspilledCSGPRPaired", "=", "PairedReg", ";", "}", "continue", ";", "}", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", "&&", "PairedReg", "!=", "<STR_LIT>", "&&", "!", "SavedRegs", ".", "test", "(", "PairedReg", ")", ")", "{", "SavedRegs", ".", "set", "(", "PairedReg", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "PairedReg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "PairedReg", ")", ")", "ExtraCSSpill", "=", "PairedReg", ";", "}", "}", "unsigned", "CSStackSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ".", "set_bits", "(", ")", ")", "CSStackSize", "+=", "TRI", "->", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumSavedRegs", "=", "SavedRegs", ".", "count", "(", ")", ";", "unsigned", "EstimatedStackSize", "=", "MFI", ".", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "windowsRequiresStackProbe", "(", "MF", ",", "EstimatedStackSize", "+", "CSStackSize", "+", "<NUM_LIT>", ")", ")", "{", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ".", "set_bits", "(", ")", ")", "dbgs", "(", ")", "<<", "' '", "<<", "printReg", "(", "Reg", ",", "RegInfo", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "bool", "CanEliminateFrame", "=", "SavedRegs", ".", "count", "(", ")", "==", "<NUM_LIT>", ";", "unsigned", "EstimatedStackSizeLimit", "=", "estimateRSStackSizeLimit", "(", "MF", ")", ";", "bool", "BigStack", "=", "(", "EstimatedStackSize", "+", "CSStackSize", ")", ">", "EstimatedStackSizeLimit", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "BigStack", ")", "{", "if", "(", "!", "ExtraCSSpill", "&&", "UnspilledCSGPR", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "UnspilledCSGPR", ",", "RegInfo", ")", "<<", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "UnspilledCSGPR", ")", ";", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "UnspilledCSGPRPaired", ")", ";", "ExtraCSSpill", "=", "UnspilledCSGPRPaired", ";", "}", "if", "(", "!", "ExtraCSSpill", "||", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "ExtraCSSpill", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "RC", ")", ";", "unsigned", "Align", "=", "TRI", "->", "getSpillAlignment", "(", "RC", ")", ";", "int", "FI", "=", "MFI", ".", "CreateStackObject", "("], "ground_truth": ["Size", ",", "Align", ",", "false", ")", ";"], "File": "AArch64FrameLowering105", "Func": "determineCalleeSaves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5053, "Length": 395, "Cover_Rate": 0.5470914127423823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isDarwin", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCInstrInfo60", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5054, "Length": 297, "Cover_Rate": 0.5033898305084745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "GeneralSubRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "return", "DecodeRegisterClass", "(", "Inst", ","], "ground_truth": ["RegNo", ",", "GeneralSubRegDecoderTable", ")", ";"], "File": "HexagonDisassembler", "Func": "DecodeGeneralSubRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5055, "Length": 52, "Cover_Rate": 0.49523809523809526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">"], "ground_truth": ["(", ")", ";"], "File": "BPFTargetMachine (2)", "Func": "getBPFTargetMachine", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5056, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "elt", ";", "bool", "b", ";", "op", "=", "gen_lowpart", "(", "related_int_vector_mode", "(", "GET_MODE", "(", "op", ")", ")", ".", "require", "(", ")", ",", "op", ")", ";", "gcc_assert", "(", "!", "!", "start", "==", "!", "!", "end", ")", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "op", ",", "&", "elt", ")", "||", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "size", "=", "GET_MODE_UNIT_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "return"], "ground_truth": ["false", ";"], "File": "s390", "Func": "s390_contiguous_bitmask_vector_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5057, "Length": 75, "Cover_Rate": 0.47770700636942676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "else", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "if", "(", "HasStackObjects", "&&", "!", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ScratchWaveOffsetReg", "=", "Info", ".", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "SIISelLowering", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5058, "Length": 144, "Cover_Rate": 0.49146757679180886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "fixLoadStoreExclusive", "(", "const", "MCInst", "&", "MI", ",", "unsigned"], "ground_truth": ["EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "AArch64MCCodeEmitter (2)", "Func": "fixLoadStoreExclusive", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5059, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon3_vreinterpretq_p8_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5060, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mips_ls2", ".", "alu1_turn_p", ")", "{", "if", "(", "cpu_unit_reservation_p", "(", "curr_state", ",", "mips_ls2", ".", "alu1_core_unit_code", ")", ")", "mips_ls2", ".", "alu1_turn_p", "=", "false", ";", "}", "else", "{", "if", "(", "cpu_unit_reservation_p", "(", "curr_state", ",", "mips_ls2", ".", "alu2_core_unit_code", ")", ")", "mips_ls2", ".", "alu1_turn_p", "=", "true", ";", "}", "if", "(", "mips_ls2", ".", "falu1_turn_p", ")", "{", "if", "(", "cpu_unit_reservation_p", "(", "curr_state", ",", "mips_ls2", ".", "falu1_core_unit_code", ")", ")", "mips_ls2", ".", "falu1_turn_p", "=", "false", ";", "}", "else", "{", "if", "(", "cpu_unit_reservation_p", "(", "curr_state", ",", "mips_ls2", ".", "falu2_core_unit_code", ")", ")", "mips_ls2", ".", "falu1_turn_p"], "ground_truth": ["=", "true", ";"], "File": "mips", "Func": "mips_ls2_variable_issue", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5061, "Length": 89, "Cover_Rate": 0.7295081967213115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "MipsRegisterInfo18", "Func": "getEHExceptionRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5062, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PRE_DEC", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "case", "POST_INC", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "default", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "ops", "[", "<NUM_LIT>", "]", "=", "mem", ";", "break", ";", "}", "sprintf", "(", "buff", ",", "templ", ",", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dp", "?", "<STR_LIT>", ":", "sp", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dp", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "integer_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "buff", ",", "ops"], "ground_truth": [")", ";"], "File": "arm", "Func": "output_move_vfp", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5063, "Length": 146, "Cover_Rate": 0.44108761329305135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_ucomile_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_ucomile_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5064, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>"], "ground_truth": [")", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "getRegisterByName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5065, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_gathersiv4sf", "(", "(", "__v4sf", ")", "src", ",", "base", ",", "(", "__v4si", ")", "index"], "ground_truth": [",", "(", "__v4sf", ")", "mask", ",", "scale", ")", ";"], "File": "avx2intrin4", "Func": "_mm_mask_i32gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5066, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "=", "strlen", "(", "const_str", ")", ";", "str", "=", "(", "char", "*", ")", "alloca", "(", "i", "+", "<NUM_LIT>", ")", ";", "memcpy", "(", "str", ",", "const_str", ",", "i", "+", "<NUM_LIT>", ")", ";", "while", "(", "<NUM_LIT>", ")", "{", "dash", "=", "strchr", "(", "str", ",", "'-'", ")", ";", "if", "(", "!", "dash", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "*", "dash", "=", "'\\0'", ";", "comma", "=", "strchr", "(", "dash", "+", "<NUM_LIT>", ",", "','", ")", ";", "if", "(", "comma", ")", "*", "comma", "=", "'\\0'", ";", "first", "=", "decode_reg_name", "(", "str", ")", ";", "if", "(", "first", "<", "<NUM_LIT>", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "str", ")", ";", "return", ";", "}", "last", "=", "decode_reg_name", "(", "dash", "+", "<NUM_LIT>", ")", ";", "if", "(", "last", "<", "<NUM_LIT>", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "dash", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "*", "dash", "="], "ground_truth": ["'-'", ";"], "File": "ia64", "Func": "fix_range", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5067, "Length": 147, "Cover_Rate": 0.620253164556962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDNode", "*", "U", ":", "DAG", ".", "getEntryNode", "(", ")", ".", "getNode", "(", ")", "->", "uses", "(", ")", ")", "{", "if", "(", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "U", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "L", "->", "getBasePtr", "(", ")", ")", ")", "{", "if", "(", "FI", "->", "getIndex", "(", ")", "<", "<NUM_LIT>", ")", "{", "int64_t", "InFirstByte", "=", "MFI", ".", "getObjectOffset", "(", "FI", "->", "getIndex", "(", ")", ")", ";", "int64_t", "InLastByte", "=", "InFirstByte", ";", "InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI"], "ground_truth": ["->", "getIndex", "(", ")", ")", "-", "<NUM_LIT>", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "addTokenForArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5068, "Length": 100, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute"], "ground_truth": ["(", "<STR_LIT>", ",", "CPU", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5069, "Length": 35, "Cover_Rate": 0.8536585365853658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "ReturnStackOffsetSet", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgFrameBytes", "(", "<NUM_LIT>", ")", ",", "ReturnStackOffset", "(", "-", "<NUM_LIT>", ")", ",", "MaxCallStackReq", "(", "<NUM_LIT>", ")", "{", "MF", ".", "setAlignment"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "ARCMachineFunctionInfo", "Func": "ARCFunctionInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5070, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "&", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", ")", "Imm", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "Imm", ")", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeSImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5071, "Length": 39, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_mve_vld2qv8hf", "(", "__addr", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "mve___arm_vld2q_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5072, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "AddNextRegisterToList", "(", "unsigned", "&", "Reg", ",", "unsigned", "&", "RegWidth", ",", "RegisterKind", "RegKind", ",", "unsigned", "Reg1", ",", "unsigned", "RegNum", ")", "{", "switch", "(", "RegKind", ")", "{", "case", "IS_SPECIAL", ":", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&"], "ground_truth": ["Reg1", "==", "<STR_LIT>", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5073, "Length": 65, "Cover_Rate": 0.30092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "<NUM_LIT>", ",", "SMLoc", "(", ")"], "ground_truth": [",", "SMLoc", "(", ")", ")", ";"], "File": "TPCAsmParser", "Func": "defaultBiasedOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5074, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pminuw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_di"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_maskz_min_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5075, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "NegateCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "("], "ground_truth": ["LHS", ")", ";"], "File": "BPFISelLowering38", "Func": "LowerSELECT_CC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5076, "Length": 107, "Cover_Rate": 0.4692982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gen_shrd", "=", "mode", "==", "DImode", "?", "gen_x86_shrd", ":", "gen_x86_64_shrd", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_shrd", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "emit_insn", "(", "gen_ashr3", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "}", "}", "else", "{", "gen_shrd", "=", "mode", "==", "DImode", "?", "gen_x86_shrd", ":", "gen_x86_64_shrd", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "split_double_mode", "(", "mode", ",", "operands", ",", "<NUM_LIT>", ",", "low", ",", "high", ")", ";", "emit_insn", "(", "gen_shrd", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_ashr3", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "TARGET_CMOVE", "&&", "scratch", ")", "{", "rtx", "(", "*", "gen_x86_shift_adj_1", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", "=", "mode", "==", "DImode", "?", "gen_x86_shiftsi_adj_1", ":", "gen_x86_shiftdi_adj_1", ";", "emit_move_insn", "(", "scratch", ",", "high", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_ashr3", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "half_width", "-", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_x86_shift_adj_1", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "scratch", ")", ")", ";"], "File": "i3864", "Func": "ix86_split_ashr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5077, "Length": 259, "Cover_Rate": 0.45200698080279234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeGenPrepare", "::", "numBitsUnsigned", "(", "Value"], "ground_truth": ["*", "Op", ")", "const", "{"], "File": "AMDGPUCodeGenPrepare13", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5078, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "-", "<NUM_LIT>", ")", ":", "C", "-", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "}", "}", "}", "SDValue", "Cmp", ";", "<STR_LIT>", "<ISA_LIT>CC", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "const", "ConstantSDNode", "*", "RHSC", "=", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "RHSC", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "LoadSDNode", ">", "(", "LHS", ")", "&&", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int16_t", "ValueofRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ValueofRHS", "<", "<NUM_LIT>", "&&", "isLegalArithImmed", "("], "ground_truth": ["-", "ValueofRHS", ")", ")", "{"], "File": "AArch64ISelLowering (2)1", "Func": "getAArch64Cmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5079, "Length": 378, "Cover_Rate": 0.441073512252042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ","], "ground_truth": ["computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", "{"], "File": "RISCVTargetMachine29", "Func": "RISCVTargetMachine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5080, "Length": 83, "Cover_Rate": 0.9431818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Instr", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "*", "id", ",", "MCInst", "const", "*", "Extender", ",", "unsigned", "s", ",", "bool", "x", "=", "false", ")", ":", "ID", "(", "id", ")", ",", "Extender", "(", "Extender", ")", ",", "Core", "("], "ground_truth": ["s", ")", ",", "CVI", "(", "MCII", ",", "s", ",", "id", ")", ",", "SoloException", "(", "x", ")", "{", "}"], "File": "HexagonShuffler (2)", "Func": "HexagonInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5081, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseNamedBit", "(", "<STR_LIT>", ",", "Operands"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5082, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "*", "expandedp", "=", "true", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")"], "ground_truth": [")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";"], "File": "powerpcspe", "Func": "altivec_expand_ld_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5083, "Length": 99, "Cover_Rate": 0.34256055363321797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorn_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{", "return", "__a", "|"], "ground_truth": ["~", "__b", ";"], "File": "arm", "Func": "neon2_vorn_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5084, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "int16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev8hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "neon_vld3q_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5085, "Length": 51, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSKY_VREG_P", "(", "dstreg", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "src", ")", "==", "CONST_DOUBLE", ")", "{", "split_double", "(", "src", ",", "operands", "+", "<NUM_LIT>", ",", "operands", "+", "<NUM_LIT>", ")", ";", "if", "(", "CSKY_CONST_OK_FOR_N", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "&&", "CSKY_CONST_OK_FOR_N", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "dst", ")", "==", "MEM", "&&", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "rtx", "memexp", "=", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ";", "int", "srcreg", "=", "REGNO", "(", "src", ")", ";", "int", "offset", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSKY_VREG_P", "(", "srcreg", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "memexp", ")", "==", "REG", ")", "offset", "=", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "memexp", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "memexp", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "offset", "=", "INTVAL", "(", "XEXP", "(", "memexp", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "memexp", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "offset", "=", "INTVAL", "(", "XEXP", "(", "memexp", ",", "<NUM_LIT>", ")", ")", ";", "else", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "csky", "Func": "csky_get_movedouble_length", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5086, "Length": 226, "Cover_Rate": 0.5380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")"], "ground_truth": ["__B", ",", "<NUM_LIT>", ",", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmpgt_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5087, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "MI", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>"], "ground_truth": [")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AVRISelLowering12", "Func": "insertCopyR1", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5088, "Length": 56, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "function_builder", "::", "add_unique_function", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ",", "uint64_t", "required_extensions", ",", "bool", "force_direct_overloads", ")", "{", "char", "*", "name", "=", "get_name", "(", "instance", ",", "false", ")", ";", "tree", "fntype", "=", "build_function_type_array", "(", "return_type", ",", "argument_types", ".", "length", "(", ")", ",", "argument_types", ".", "address", "(", ")", ")", ";", "tree", "attrs", "=", "get_attributes", "(", "instance", ")", ";", "registered_function", "&", "rfn", "=", "add_function", "(", "instance", ",", "name", ",", "fntype", ",", "attrs", ",", "required_extensions", ",", "false", ",", "false", ")", ";", "hashval_t", "hash", "=", "instance", ".", "hash", "(", ")", ";", "registered_function", "*", "*", "rfn_slot", "=", "function_table", "->", "find_slot_with_hash", "(", "instance", ",", "hash", ",", "INSERT", ")", ";", "gcc_assert", "(", "!", "*"], "ground_truth": ["rfn_slot", ")", ";"], "File": "aarch64-sve-builtins1", "Func": "add_unique_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5089, "Length": 119, "Cover_Rate": 0.616580310880829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolData", "&", "Data", "=", "getOrCreateSymbolData", "(", "Sym", ")", ";", "MCELF", "::", "setOther", "(", "Data", ",", "Val", ">>", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "MipsELFStreamer26", "Func": "emitMipsSTOCG", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5090, "Length": 20, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dumpCurrGroup", "(", "<STR_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "CurGroupDbg", "=", "<STR_LIT>", ";", ")", ";", "GrpCount", "++", ";", "CurrGroupSize", "=", "<NUM_LIT>", ";", "CurrGroupHas4RegOps", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "ProcResourceCounters", "[", "i", "]", "--", ";", "if", "(", "CriticalResourceIdx", "!=", "UINT_MAX", "&&", "(", "ProcResourceCounters", "[", "CriticalResourceIdx", "]", "<=", "ProcResCostLim", ")", ")", "CriticalResourceIdx", "=", "UINT_MAX", ";", "LLVM_DEBUG", "(", "dumpState", "(", ")"], "ground_truth": [";", ")", ";"], "File": "SystemZHazardRecognizer3", "Func": "nextGroup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5091, "Length": 87, "Cover_Rate": 0.8446601941747572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>GenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getDwarfRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5092, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>64", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "is<ISA_LIT>64", "(", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "?", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "?"], "ground_truth": ["(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":"], "File": "PPCInstrInfo60", "Func": "InsertBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5093, "Length": 284, "Cover_Rate": 0.5182481751824818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "XEXP", "(", "orig_mem", ",", "<NUM_LIT>", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "DImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "MEM_VOLATILE_P", "(", "orig_mem", ")", ";", "if", "(", "MEM_ALIAS_SET", "(", "orig_mem", ")", "==", "ALIAS_SET_MEMORY_BARRIER", ")", "set_mem_alias_set", "(", "mem", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "alpha_pre_atomic_barrier", "(", "model", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_load_locked", "(", "DImode", ",", "scratch", ",", "mem", ")", ")", ";", "width", "=", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "alpha", "Func": "alpha_split_atomic_exchange_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5094, "Length": 105, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "<STR_LIT>", "||", "SpecReg", "==", "<STR_LIT>", ")", "{", "if", "(", "Flags", "==", "<STR_LIT>", ")", "Flags", "=", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "FlagsVal", ")", "FlagsVal", "=", "<NUM_LIT>", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "FlagsVal", "|=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5095, "Length": 219, "Cover_Rate": 0.40555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>GenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "SPURegisterInfo1", "Func": "getDwarfRegNum", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5096, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "APInt", "KnownZero", "[", "<NUM_LIT>", "]", ",", "KnownOne", "[", "<NUM_LIT>", "]", ";", "DAG", ".", "ComputeMaskedBits", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "KnownZero", "[", "<NUM_LIT>", "]", ",", "KnownOne", "[", "<NUM_LIT>", "]", ")", ";", "DAG", ".", "ComputeMaskedBits", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "KnownZero", "[", "<NUM_LIT>", "]", ",", "KnownOne", "[", "<NUM_LIT>", "]", ")", ";", "uint64_t", "Masks", "[", "]", "=", "{", "KnownZero", "[", "<NUM_LIT>", "]", ".", "getZExtValue", "(", ")", ",", "KnownZero", "[", "<NUM_LIT>", "]", ".", "getZExtValue", "(", ")", "}", ";", "unsigned", "High", ",", "Low", ";", "if", "(", "(", "Masks", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "uint32_t", "(", "Masks", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "High", "=", "<NUM_LIT>", ",", "Low", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "Masks", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "uint32_t", "(", "Masks", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "High", "=", "<NUM_LIT>", ",", "Low", "=", "<NUM_LIT>", ";", "else", "return", "Op", ";", "SDValue", "LowOp", "=", "Ops", "[", "Low", "]", ";", "SDValue", "HighOp", "=", "Ops", "[", "High", "]", ";", "if", "(", "HighOp", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "return", "Op", ";"], "File": "SystemZISelLowering19", "Func": "lowerOR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5097, "Length": 225, "Cover_Rate": 0.5610972568578554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtnq_s64_f64", "(", "float64x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vcvtnq_s64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5098, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "current_file", "=", "temp_node", ";", "break", ";", "}", "if", "(", "temp_node", "==", "<NUM_LIT>", ")", "{", "temp_node", "=", "(", "file_node", "*", ")", "(", "alloca", "(", "sizeof", "(", "file_node", ")", ")", ")", ";", "temp_node", "->", "next", "=", "<NUM_LIT>", ";", "temp_node", "->", "name", "=", "(", "char", "*", ")", "(", "alloca", "(", "strlen", "(", "file_name", ")", "+", "<NUM_LIT>", ")", ")", ";", "strcpy", "(", "temp_node", "->", "name", ",", "file_name", ")", ";", "temp_node", "->", "head", "=", "temp_node", "->", "current_line", "=", "<NUM_LIT>", ";", "if", "(", "file_head", ")", "tail_node"], "ground_truth": ["->", "next", "=", "temp_node", ";"], "File": "z8k", "Func": "load_source_file", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5099, "Length": 85, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "<NUM_LIT>", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "<NUM_LIT>", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD"], "ground_truth": [")", ";"], "File": "AMDGPUPromoteAlloca21", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5100, "Length": 142, "Cover_Rate": 0.3697916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "I", ","], "ground_truth": ["STI", ")", ";"], "File": "MipsAsmPrinter", "Func": "EmitJal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5101, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5102, "Length": 40, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srlv_epi64", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrlv8di_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_srlv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5103, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s16_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5104, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visittCALL", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visittCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5105, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "NumRegIndex", "=", "NumRegs", "-", "<NUM_LIT>", ";", "assert", "(", "NumRegIndex", "<", "array_lengthof", "(", "SubRegFromChannelTable", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Channel", "<", "array_lengthof", "("], "ground_truth": ["SubRegFromChannelTable", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "AMDGPURegisterInfo1", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5106, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HasCarryIn", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "unsigned", "NoCarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Dst1Reg", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "HasCarryIn", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>"], "ground_truth": [",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_UADDO_USUBO_UADDE_USUBE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5107, "Length": 311, "Cover_Rate": 0.6170634920634921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI"], "ground_truth": [";"], "File": "BPFInstrInfo", "Func": "getRegisterInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5108, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "!=", "nullptr", ")", ";", "N", "->", "Height", "=", "<NUM_LIT>", "+", "std", "::", "max", "(", "height", "(", "N", "->", "Left", ")", ",", "height", "(", "N", "->", "Right", ")", ")", ";", "if", "(", "N", "->", "Left", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ","], "ground_truth": ["N", "->", "Left", "->", "MaxEnd", ")", ";"], "File": "HexagonConstExtenders (2)", "Func": "update", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5109, "Length": 57, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "Kind", "==", "k_Mem", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MSP430AsmParser", "Func": "addMemOperands", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5110, "Length": 21, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "const", "std", "::", "string", "FuncName", "=", "Func", "->", "getName", "(", ")", ";", "const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getTempdataLabel", "(", "FuncName", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "PIC16InstrInfo2", "Func": "storeRegToStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5111, "Length": 113, "Cover_Rate": 0.424812030075188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SubusRHS", "=", "Op1", ";", "SDValue", "MaxLHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MaxRHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MaxLHS", "==", "Op1", ")", "SubusLHS", "=", "MaxRHS", ";", "else", "if", "(", "MaxRHS", "==", "Op1", ")", "SubusLHS", "=", "MaxLHS", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SubusLHS", "=", "Op0", ";", "SDValue", "MinLHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MinRHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MinLHS", "==", "Op0", ")", "SubusRHS", "=", "MinRHS", ";", "else", "if", "(", "MinRHS", "==", "Op0", ")", "SubusRHS", "=", "MinLHS", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "SubusLHS", ",", "SubusRHS", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SubusLHS", ")", ";", "unsigned", "NumZeros", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "NumZeros", "<", "<NUM_LIT>", ")", "||"], "ground_truth": ["NumZeros", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineSubToSubus", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5112, "Length": 210, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitLabel", "(", "Start", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", "+", "<STR_LIT>", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Symbol", ")", ";", "MCELF", "::", "SetType", "(", "SD", ",", "ELF", "::", "STT_NOTYPE", ")", ";", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ",", "getContext", "(", ")", ")", ";", "Symbol", "->", "setVariableValue", "("], "ground_truth": ["Value", ")", ";"], "File": "AArch64ELFStreamer14", "Func": "EmitMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5113, "Length": 103, "Cover_Rate": 0.8373983739837398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "e0", ";", "rtx", "e1", ";", "unsigned", "reg", ";", "e0", "=", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ";", "e1", "=", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "e0", ")", ")", "{", "case", "MEM", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "e0", ",", "<NUM_LIT>", ")", ")", "!=", "PRE_DEC", "||", "!", "REG_P", "(", "XEXP", "(", "XEXP", "(", "e0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "||", "REGNO", "(", "XEXP", "(", "XEXP", "(", "e0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "SP_REGNUM", ")", "abort", "(", ")", ";", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "IS_VFP_REGNUM", "(", "REGNO", "(", "e1", ")", ")", ")", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "(", "REGNO", "(", "e1", ")", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ")", ";", "else", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "REGNO", "(", "e1", ")", ")", ";", "break", ";", "case", "REG", ":", "if", "(", "REGNO", "(", "e0", ")", "==", "SP_REGNUM", ")", "{", "if", "(", "GET_CODE", "(", "e1", ")", "!=", "PLUS", "||", "!", "REG_P", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", "||", "REGNO", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", "!=", "SP_REGNUM", "||", "!", "CONST_INT_P", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", ")", "abort", "(", ")", ";", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "-", "INTVAL", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "REGNO", "(", "e0", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "HOST_WIDE_INT", "offset", ";", "if", "(", "GET_CODE", "(", "e1", ")", "==", "PLUS", ")", "{", "if", "(", "!", "REG_P", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", "||", "!", "CONST_INT_P", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", ")", "abort", "(", ")", ";", "reg", "=", "REGNO", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", ";", "offset", "=", "INTVAL", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", ";", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "HARD_FRAME_POINTER_REGNUM", ",", "reg", ",", "offset", ")", ";", "}", "else", "if", "(", "REG_P", "(", "e1", ")", ")", "{", "reg", "=", "REGNO", "(", "e1", ")", ";", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "HARD_FRAME_POINTER_REGNUM", ",", "reg", ")", ";", "}", "else", "abort", "(", ")", ";", "}", "else", "if", "(", "REG_P", "(", "e1", ")", "&&", "REGNO", "(", "e1", ")", "==", "SP_REGNUM", ")", "{", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "REGNO", "(", "e0", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "e1", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", "==", "SP_REGNUM", "&&", "CONST_INT_P", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", ")", "{", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "REGNO", "(", "e0", ")", ",", "(", "int", ")", "INTVAL", "(", "XEXP", "(", "e1", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "abort", "("], "ground_truth": [")", ";"], "File": "arm", "Func": "arm_unwind_emit_set", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5114, "Length": 445, "Cover_Rate": 0.9528907922912205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdupq_n_p16", "(", "*"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vld1q_dup_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5115, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "!", "call_really_used_regs", "[", "regno", "]", "&&", "cfun_gpr_save_slot", "(", "regno", ")", "==", "<NUM_LIT>", ")"], "ground_truth": ["return", "false", ";"], "File": "s3904", "Func": "s390_hard_regno_scratch_ok", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5116, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "XtensaRegisterInfo1", "Func": "getFrameRegister", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5117, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MRI", "=", "*", "MIRBuilder", ".", "getMRI", "(", ")", ";", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "Dst", ")", ";", "unsigned", "Size", ";", "if", "(", "const", "auto", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ")", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "else", "Size", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Opc", "=", "OpcTable", "[", "Size", "==", "<NUM_LIT>", "]", ";", "auto", "CSINC", "=", "MIRBuilder", ".", "buildInstr", "(", "Opc", ",", "{", "Dst", "}", ",", "{", "Src1", ",", "Src2", "}", ")", ".", "addImm", "(", "Pred", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "CSINC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "&", "*", "CSINC"], "ground_truth": [";"], "File": "AArch64InstructionSelector (2)", "Func": "emitCSINC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5118, "Length": 143, "Cover_Rate": 0.8218390804597702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptForSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ";", "AvailableFeatures", "=", "computeAvailableFeatures", "(", "&", "MF", ",", "&", "STI"], "ground_truth": [")", ";"], "File": "X86InstructionSelector28", "Func": "beginFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5119, "Length": 35, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "mips_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ")", ";", "return", ";", "}", "if", "(", "mips_split_symbol", "(", "dest", ",", "src", ",", "MAX_MACHINE_MODE", ",", "&", "src", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "src", ")", ")", ";", "return", ";", "}", "if", "(", "mips_tls_symbol_p", "(", "src", ")", ")", "{", "mips_emit_move", "(", "dest", ",", "mips_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "(", "!", "TARGET_MIPS16", "&&", "can_create_pseudo_p", "(", ")", ")", ")", ")", "{", "base", "=", "mips_force_temporary", "(", "dest", ","], "ground_truth": ["base", ")", ";"], "File": "mips", "Func": "mips_legitimize_const_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5120, "Length": 121, "Cover_Rate": 0.6080402010050251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "default", ":", "break", ";", "}", "}", "const", "auto", "checkNoAlias", "=", "[", "AA", ",", "Ptr", "]", "(", "auto", "I", ")", "->", "bool", "{", "return", "I", "&&", "AA", "->", "isNoAlias", "(", "I", "->", "getPointerOperand", "(", ")", ",", "Ptr", ")", ";", "}", ";", "if", "(", "checkNoAlias", "(", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "DefInst", ")", ")", "||", "checkNoAlias", "(", "dyn_cast", "<", "AtomicRMWInst"], "ground_truth": [">", "(", "DefInst", ")", ")", ")", "return", "false", ";"], "File": "AMDGPUMemoryUtils1", "Func": "isReallyAClobber", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5121, "Length": 70, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "any_condjump_p", "(", "curr", ")", ")", "return", "false", ";", "if", "(", "!", "arm_macro_fusion_p", "(", ")", ")", "return", "false", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_AES_AESMC", "&&", "aarch_crypto_can_dual_issue", "(", "prev", ",", "curr", ")", ")", "return", "true", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_MOVW_MOVT", ")", "{", "set_dest", "=", "SET_DEST", "(", "curr_set", ")", ";", "if", "(", "GET_MODE", "(", "set_dest", ")", "!=", "SImode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "set_dest", ")", "==", "ZERO_EXTRACT", ")", "{", "if", "(", "CONST_INT_P", "(", "SET_SRC", "(", "curr_set", ")", ")", "&&", "CONST_INT_P", "(", "SET_SRC", "(", "prev_set", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "set_dest", ",", "<NUM_LIT>", ")", ")", "&&", "REG_P", "(", "SET_DEST", "(", "prev_set", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "set_dest", ","], "ground_truth": ["<NUM_LIT>", ")", ")", "==", "REGNO", "(", "SET_DEST", "(", "prev_set", ")", ")", ")", "return", "true", ";"], "File": "arm5", "Func": "aarch_macro_fusion_pair_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5122, "Length": 137, "Cover_Rate": 0.5614754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "<STR_LIT>", "(", ")", "{", "if", "(", "FpABI", "==", "FpABIKind", "::", "XX", ")", "return", "(", "uint8_t", ")", "AFL_REG_32", ";", "return", "(", "uint8_t"], "ground_truth": [")", "CPR1Size", ";"], "File": "MipsABIFlagsSection10", "Func": "getCPR1SizeValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5123, "Length": 25, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printUnsignedImm", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "(", "uint32_t", ")", "MO", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "LM32InstPrinter", "Func": "printUnsignedImm", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5124, "Length": 46, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_loadh_pi", "(", "__m128", "__A", ",", "__m64", "const", "*", "__P", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_loadhps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2si"], "ground_truth": ["*", ")", "__P", ")", ";"], "File": "xmmintrin5", "Func": "_mm_loadh_pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5125, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "{", "if", "(", "is64Bit", ")", "return", "new", "<ISA_LIT>64_MachoTargetObjectFile", "(", ")", ";", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "("], "ground_truth": [")", ")", "{"], "File": "X86ISelLowering170", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5126, "Length": 35, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "TargetMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "AI", ")", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "("], "ground_truth": ["AI", ")", ";"], "File": "ARMFastISel41", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5127, "Length": 67, "Cover_Rate": 0.42138364779874216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddr", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "LEGISelDAGToDAG2", "Func": "SelectAddr", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5128, "Length": 98, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "Create<ISA_LIT>ToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "Create<ISA_LIT>ToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "<NUM_LIT>", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "FQM", "}", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo<ISA_LIT>", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "FR", "}", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "FB", "}", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{", "Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ","], "ground_truth": ["Den", ")", ";"], "File": "AMDGPUCodeGenPrepare34", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5129, "Length": 286, "Cover_Rate": 0.49912739965095987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5130, "Length": 42, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "FDiv", ".", "getType", "(", ")", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", "=", "nullptr", ";", "if", "(", "UseFDivFast", "&&", "!", "shouldKeepFDivF32", "(", "NumEltI", ",", "FastUnsafeRcpLegal", ",", "HasFP32Denormals", ")", ")", "{", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ",", "<STR_LIT>", ",", "FPMath", ")", ";", "}", "if", "(", "!", "NewElt", ")", "NewElt", "=", "performRCPOpt", "(", "NumEltI", ",", "DenEltI", ",", "FastUnsafeRcpLegal", ",", "Builder", ",", "FPMath", ",", "Mod", ",", "HasFP32Denormals", ",", "NeedHighAccuracy", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ",", "<STR_LIT>", ",", "FPMath", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "UseFDivFast", "&&", "!", "shouldKeepFDivF32", "(", "Num", ",", "FastUnsafeRcpLegal", ",", "HasFP32Denormals", ")", ")", "{", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ",", "<STR_LIT>", ",", "FPMath", ")", ";", "}", "if", "(", "!", "NewFDiv"], "ground_truth": [")", "{"], "File": "AMDGPUCodeGenPrepare46", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5131, "Length": 250, "Cover_Rate": 0.4780114722753346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "LM32ISelDAGToDAG", "Func": "getPassName", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5132, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_phsubw", "(", "(", "__v4hi", ")", "__X", ",", "(", "__v4hi"], "ground_truth": [")", "__Y", ")", ";"], "File": "tmmintrin", "Func": "_mm_hsub_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5133, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerLiteralConstantsPass", "(", "TargetMachine"], "ground_truth": ["&", "tm", ")", ":"], "File": "SILowerLiteralConstants", "Func": "SILowerLiteralConstantsPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5134, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "EltType", "==", "<STR_LIT>", "||", "EltType", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)2", "Func": "getDUPLANEOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5135, "Length": 48, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "<STR_LIT>", "CondCode", ",", "CondCode2", ";", "FPCCTo<ISA_LIT>CC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ","], "ground_truth": ["RHS", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5136, "Length": 178, "Cover_Rate": 0.36105476673427994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "resolveCrossBlockLatency", "(", "MBB", ",", "&", "MBB", ",", "topdown", ",", "deep", ",", "<NUM_LIT>", ",", "check_only", ",", "ignore_loop_instr"], "ground_truth": [",", "ProcessedBB", ")", ";"], "File": "TPCLatencyResolver", "Func": "resolveCrossBlockLatency", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5137, "Length": 38, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_stack_clash_protection", "&&", "maybe_ne", "(", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ",", "<NUM_LIT>", ")", "&&", "known_eq", "(", "offset", ",", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "frame_pointer_needed", ")", "offset", "-=", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ";", "else", "offset", "+=", "crtl", "->", "outgoing_args_size", ";", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", "?", "offset_9bit_signed_scaled_p", "(", "mode", ",", "offset", ")", ":", "offset_12bit_unsigned_scaled_p", "(", "mode", ",", "offset", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "bitmap_clear_bit", "(", "components", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "spare_pred_reg", "!=", "INVALID_REGNUM", ")", "bitmap_clear_bit", "(", "components", ",", "cfun"], "ground_truth": ["->", "machine", "->", "frame", ".", "spare_pred_reg", ")", ";"], "File": "aarch64", "Func": "aarch64_get_separate_components", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5138, "Length": 112, "Cover_Rate": 0.4409448818897638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "Register", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "AddrReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "isThumb2", "||", "Subtarget", "->"], "ground_truth": ["hasV4TOps", "(", ")", ")", ";"], "File": "ARMFastISel36", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5139, "Length": 53, "Cover_Rate": 0.4076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HI22", "("], "ground_truth": ["~", "imm", ")", ";"], "File": "WDC65816", "Func": "HIX22", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5140, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "InChain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrVT", "=", "VAListPtr", ".", "getValueType", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "InChain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getIntPtrConstant", "(", "VT", ".", "getSizeInBits"], "ground_truth": ["(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5141, "Length": 135, "Cover_Rate": 0.645933014354067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SignExtend", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "unsigned", "LegalShiftVal", "=", "Log2_32", "(", "Size", ")", ";", "unsigned", "ShiftVal", "=", "CSD", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", "&&", "ShiftVal", "!=", "LegalShiftVal", ")", "return", "false", ";", "if", "(", "isWorthFolding", "(", "N", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectExtendedSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5142, "Length": 67, "Cover_Rate": 0.3073394495412844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>NaClRewritePass", "::", "ApplyStackSFI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "{", "TraceLog", "(", "<STR_LIT>", ",", "MBB", ",", "MBBI", ")", ";", "assert", "(", "Is64Bit", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "IsStackChange", "(", "MI", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IsPushPop", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "NewOpc", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "assert", "(", "Opc", "!=", "<STR_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86NaClRewritePass4", "Func": "ApplyStackSFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5143, "Length": 321, "Cover_Rate": 0.41796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMemSrcValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ")", "const", "{"], "File": "TeakMCCodeEmitter", "Func": "getMemSrcValue", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5144, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "&", "S", "=", "getParser", "(", ")", ".", "getStreamer", "(", ")", ";", "if", "(", "S", ".", "getTargetStreamer", "(", ")", "==", "nullptr", ")", "new", "<ISA_LIT>TargetStreamer", "(", "S", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "AArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5145, "Length": 40, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "OffKill", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ","], "ground_truth": ["Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";"], "File": "ARMLoadStoreOptimizer44", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5146, "Length": 453, "Cover_Rate": 0.49508196721311476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StackPointer", ",", "Size", ")", ";", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CopyChain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "TM", ".", "getRegisterInfo", "(", ")", "->", "getStackRegister", "(", ")", ",", "Sub", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "ArgAdjust"], "ground_truth": [",", "CopyChain", "}", ";"], "File": "HexagonISelLowering112", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5147, "Length": 79, "Cover_Rate": 0.47305389221556887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "("], "ground_truth": ["ArgVT", ",", "ArgVT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5148, "Length": 281, "Cover_Rate": 0.5841995841995842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "MaskImm", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskLSB2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AlignedAddr", ")", ".", "addReg", "(", "Ptr", ")", ".", "addReg", "(", "MaskLSB2", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrLSB2", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "Off", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Off", ")", ".", "addReg", "(", "PtrLSB2", ")", ".", "addImm", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ".", "addReg", "(", "Off", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskUpper", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask", ")", ".", "addReg", "(", "MaskUpper", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Mask", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskedCmpVal", ")", ".", "addReg", "(", "CmpVal", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftedCmpVal", ")", ".", "addReg", "(", "MaskedCmpVal", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskedNewVal", ")", ".", "addReg", "(", "NewVal", ")", ".", "addImm", "(", "MaskImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftedNewVal", ")", ".", "addReg", "(", "MaskedNewVal", ")", ".", "addReg", "(", "ShiftAmt", ")", ";", "BB", "=", "loop1MBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "AlignedAddr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskedOldVal0", ")", ".", "addReg", "(", "OldVal", ")", "."], "ground_truth": ["addReg", "(", "Mask", ")", ";"], "File": "MipsISelLowering106", "Func": "emitAtomicCmpSwapPartword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5149, "Length": 439, "Cover_Rate": 0.36952861952861954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple"], "ground_truth": ["::", "FreeBSD", ";"], "File": "X86Subtarget1", "Func": "isTargetFreeBSD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5150, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpngt_pd", "(", "__m128d"], "ground_truth": ["__A", ",", "__m128d", "__B", ")", "{"], "File": "emmintrin", "Func": "_mm_cmpngt_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5151, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "HeadMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TailMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "IfFalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "IfFalseMBB", ")", ";", "F", "->", "insert", "(", "I", ",", "TailMBB", ")", ";", "for", "(", "MachineInstr", "*", "DebugInstr", ":", "SelectDebugValues", ")", "{", "TailMBB", "->", "push_back", "(", "DebugInstr", "->", "removeFromParent", "(", ")", ")", ";", "}", "TailMBB", "->", "splice", "(", "TailMBB", "->", "end", "(", ")", ",", "HeadMBB", ",", "std", "::", "next", "(", "LastSelectPseudo", "->", "getIterator", "(", ")", ")", ",", "HeadMBB", "->", "end", "(", ")", ")", ";", "TailMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "HeadMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "IfFalseMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "BuildMI", "(", "HeadMBB", ",", "DL", ",", "TII", ".", "getBrCond", "(", "CC", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "TailMBB", ")", ";", "IfFalseMBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "auto", "SelectMBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "auto", "SelectEnd", "=", "std", "::", "next", "(", "LastSelectPseudo", "->", "getIterator", "(", ")", ")", ";", "auto", "InsertionPoint", "=", "TailMBB", "->", "begin", "(", ")", ";", "while", "(", "SelectMBBI", "!=", "SelectEnd", ")", "{", "auto", "Next", "=", "std", "::", "next", "(", "SelectMBBI", ")", ";", "if", "(", "isSelectPseudo", "(", "*", "SelectMBBI", ")", ")", "{", "BuildMI", "(", "*", "TailMBB", ",", "InsertionPoint", ",", "SelectMBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "HeadMBB", ")", ".", "addReg", "(", "SelectMBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "IfFalseMBB", ")", ";", "SelectMBBI", "->", "eraseFromParent", "(", ")", ";", "}", "SelectMBBI", "=", "Next", ";", "}", "F", "->", "getProperties", "(", ")", ".", "reset", "(", "MachineFunctionProperties", "::", "Property"], "ground_truth": ["::", "NoPHIs", ")", ";"], "File": "RISCVISelLowering33", "Func": "emitSelectPseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5152, "Length": 331, "Cover_Rate": 0.47285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "<NUM_LIT>", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "<NUM_LIT>", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "<NUM_LIT>", ";", "Value", "|=", "tmp", "&"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5153, "Length": 108, "Cover_Rate": 0.9391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getVRegDef", "(", "R", ")", ";", "if", "(", "!", "MI", ")", "continue", ";", "Reg2Entry", "[", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "]"], "ground_truth": ["=", "&", "TPair", ".", "second", ";"], "File": "SPIRVDuplicatesTracker", "Func": "prebuildReg2Entry", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5154, "Length": 38, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Instruction", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "Instruction", ";", "if", "(", "Instruction", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "Instruction", ")", ")", "break", ";", "if", "(", "!", "Instruction", "->", "isBranch", "(", ")", ")", "return", "true", ";", "if", "(", "Instruction", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TrueBlock", "=", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "Instruction", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "Instruction", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Condition", ".", "clear", "(", ")", ";", "FalseBlock", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TrueBlock", "=", "nullptr", ";", "Instruction", "->", "eraseFromParent", "(", ")", ";", "Instruction", "=", "MBB", ".", "end", "(", ")"], "ground_truth": [";"], "File": "LanaiInstrInfo (2)", "Func": "analyzeBranch", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5155, "Length": 155, "Cover_Rate": 0.4983922829581994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrdq_scatter_offset_p_s64", "(", "int64_t", "*", "__base", ",", "uint64x2_t", "__offset", ",", "int64x2_t", "__value", ",", "mve_pred16_t", "__p", ")", "{", "__builtin_mve_vstrdq_scatter_offset_p_sv2di", "(", "(", "__builtin_neon_di", "*", ")", "__base", ",", "__offset", ",", "__value"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vstrdq_scatter_offset_p_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5156, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CodePrinterPass", "(", "raw_ostream", "&", "o", ",", "TargetMachine", "&", "tm", ",", "CodeGenOpt"], "ground_truth": ["::", "Level", "OptLevel", ",", "bool", "verbose", ")", "{"], "File": "AlphaAsmPrinter3", "Func": "createAlphaCodePrinterPass", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5157, "Length": 23, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadh_pi", "(", "__m128", "__A", ",", "__m64", "const", "*", "__P", ")", "{", "__vector", "unsigned", "long", "long", "__a", "=", "(", "__vector", "unsigned", "long", "long", ")", "__A", ";", "__vector", "unsigned", "long", "long", "__p", "=", "vec_splats", "(", "*", "__P", ")", ";", "__a", "[", "<NUM_LIT>", "]", "=", "__p", "[", "<NUM_LIT>"], "ground_truth": ["]", ";"], "File": "xmmintrin", "Func": "_mm_loadh_pi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5158, "Length": 60, "Cover_Rate": 0.8955223880597015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "cfun", "->", "machine", "->", "no_drap_save_restore", "=", "true", ";", "frame_pointer_needed", "=", "false", ";", "stack_realign", "=", "false", ";", "crtl", "->", "max_used_stack_slot_alignment", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_needed", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_estimated", "=", "incoming_stack_boundary", ";", "if", "(", "crtl", "->", "preferred_stack_boundary", ">", "incoming_stack_boundary", ")", "crtl", "->", "preferred_stack_boundary", "=", "incoming_stack_boundary", ";", "df_finish_pass", "(", "true", ")", ";", "df_scan_alloc", "(", "NULL", ")", ";", "df_scan_blocks", "(", ")", ";", "df_compute_regs_ever_live", "(", "true", ")", ";", "df_analyze", "(", ")", ";", "if", "(", "flag_var_tracking", ")", "{", "df_ref", "ref", ",", "next", ";", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";", "ref", ";", "ref", "=", "next", ")", "{", "next", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ";", "if", "(", "!", "DF_REF_INSN_INFO", "(", "ref", ")", ")", "continue", ";", "rtx_insn", "*", "insn", "=", "DF_REF_INSN", "(", "ref", ")", ";", "while", "(", "next", "&&", "DF_REF_INSN", "(", "next", ")", "==", "insn", ")", "next", "=", "DF_REF_NEXT_REG", "(", "next", ")", ";", "if", "(", "DEBUG_INSN_P", "(", "insn", ")", ")", "{", "bool", "changed", "=", "false", ";", "for", "(", ";", "ref", "!=", "next", ";", "ref", "="], "ground_truth": ["DF_REF_NEXT_REG", "(", "ref", ")", ")", "{"], "File": "i3868", "Func": "ix86_finalize_stack_frame_flags", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5159, "Length": 171, "Cover_Rate": 0.3172541743970315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "adds4_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5160, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BlackfinRegisterInfo", "::", "loadConstant", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "int", "value", ")", "const", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "value", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "value", ")", ";", "return", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "value", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm"], "ground_truth": ["(", "value", ")", ";"], "File": "BlackfinRegisterInfo1", "Func": "loadConstant", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5161, "Length": 96, "Cover_Rate": 0.40336134453781514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonRegisterInfo (2)", "Func": "getRARegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5162, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "DefMI", ")", ";", "if", "(", "!", "DefMI", "->", "mayLoad", "(", ")", "||", "DefMI", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "Flags", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ";", "if", "(", "Flags", "!=", "<STR_LIT>", "&&", "Flags", "!=", "<STR_LIT>", ")", "return", "true", ";", "assert", "(", "DefMI", "->"], "ground_truth": ["hasOneMemOperand", "(", ")", ")", ";"], "File": "MipsOptimizePICCall15", "Func": "isCallViaRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5163, "Length": 61, "Cover_Rate": 0.3160621761658031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMVE_MEM_3_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_3_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5164, "Length": 20, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset", ")", ")", "{", "FIOp", "->", "ChangeToRegister", "(", "BaseReg"], "ground_truth": [",", "false", ")", ";"], "File": "SIRegisterInfo69", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5165, "Length": 99, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "Cold", ")", "{", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR64_ColdCC_Altivec_RegMask", ":", "CSR_SVR64_ColdCC_RegMask", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR32_ColdCC_Altivec_RegMask", ":", "(", "Subtarget", ".", "hasSPE", "(", ")", "?", "CSR_SVR32_ColdCC_SPE_RegMask", ":", "CSR_SVR32_ColdCC_RegMask", ")", ")", ";", "}", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_<ISA_LIT>64_Altivec_RegMask", ":", "CSR_<ISA_LIT>64_RegMask", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR432_Altivec_RegMask", ":", "(", "Subtarget", ".", "hasSPE"], "ground_truth": ["(", ")", "?", "CSR_SVR432_SPE_RegMask", ":", "CSR_SVR432_RegMask", ")", ")", ";"], "File": "PPCRegisterInfo10", "Func": "getCallPreservedMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5166, "Length": 92, "Cover_Rate": 0.4742268041237113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "{", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ")", ";", "Labels", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "MipsELFStreamer1", "Func": "EmitValueImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5167, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isFCmpOrdCheaperThanFCmpZero", "("], "ground_truth": ["Type", "*", "Ty", ")", "{"], "File": "X86TargetTransformInfo (2)", "Func": "isFCmpOrdCheaperThanFCmpZero", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5168, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level"], "ground_truth": ["OL", ")", "{"], "File": "NVPTXMCTargetDesc9", "Func": "createNVPTXMCCodeGenInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5169, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "EltLog2Size", "=", "<NUM_LIT>", ";", "InsertOp", "=", "<STR_LIT>", ";", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "EltLog2Size", "=", "<NUM_LIT>", ";", "InsertOp", "=", "<STR_LIT>", ";", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "EltLog2Size", "=", "<NUM_LIT>", ";", "InsertOp", "=", "<STR_LIT>", ";", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "EltLog2Size", "=", "<NUM_LIT>", ";", "InsertOp", "=", "<STR_LIT>", ";", "InsveOp", "=", "<STR_LIT>", ";", "VecRC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "IsFP", ")", "{", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcValReg", ")", ".", "addImm", "(", "EltSizeInBytes", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SrcValReg", "=", "Wt", ";", "}", "if", "(", "EltSizeInBytes", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LaneTmp1", "=", "RegInfo", ".", "createVirtualRegister", "(", "GPRRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LaneTmp1", ")", ".", "addReg", "(", "LaneReg", ")", ".", "addImm", "(", "EltLog2Size", ")", ";", "LaneReg", "=", "LaneTmp1", ";", "}", "unsigned", "WdTmp1", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "WdTmp1", ")", ".", "addReg", "(", "SrcVecReg", ")", ".", "addReg", "(", "SrcVecReg", ")", ".", "addReg", "(", "LaneReg", ")", ";", "unsigned", "WdTmp2", "=", "RegInfo", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "if", "(", "IsFP", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "InsveOp", ")", ",", "WdTmp2", ")", ".", "addReg", "(", "WdTmp1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcValReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "InsertOp", ")", ",", "WdTmp2", ")", ".", "addReg", "("], "ground_truth": ["WdTmp1", ")", ".", "addReg", "(", "SrcValReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering27", "Func": "emitINSERT_DF_VIDX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5170, "Length": 335, "Cover_Rate": 0.5317460317460317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{", "break", ";", "}", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "MOTy", ",", "offset", ")", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "break", ";", "}", "return", "MCOperand", "("], "ground_truth": [")", ";"], "File": "LC3MCInstLower", "Func": "LowerOperand", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5171, "Length": 96, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "N0", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "N1", ")", ";", "if", "(", "ExperimentalVectorWideningLegalization", "||", "NumElts", ">=", "OpsVT", ".", "getVectorNumElements", "(", ")", ")", "{", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "return", "DAG", ".", "getNode", "(", "(", "Mode", "==", "MULU8", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MulLo", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", ";", "}", "SDValue", "ResLo", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResLo", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "ResLo", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", "+", "NumElts", "/", "<NUM_LIT>", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "}", "SDValue", "ResHi", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL"], "ground_truth": [",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5172, "Length": 285, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpgt_epi16_mask", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_pcmpgtw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B"], "ground_truth": [",", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmpgt_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5173, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "case", "AtomicRMWInst", "::", "BinOp", "::", "And", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "Or", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "Xor", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "Xchg", ":", "switch", "(", "ITy", "->", "getBitWidth", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "case", "<NUM_LIT>", ":", "return", "AtomicExpansionKind", "::", "None", ";", "case", "<NUM_LIT>", ":", "if", "(", "STI", ".", "hasAtomBitwise64", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "case", "AtomicRMWInst", "::", "BinOp", "::", "Add", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "Max", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "Min", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "UMax", ":", "case", "AtomicRMWInst", "::", "BinOp", "::", "UMin", ":", "switch", "(", "ITy", "->", "getBitWidth", "(", ")", ")", "{", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "NVPTXISelLowering41", "Func": "shouldExpandAtomicRMWInIR", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5174, "Length": 146, "Cover_Rate": 0.45482866043613707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printARIMem", "(", "MI", ",", "opNum", ",", "O"], "ground_truth": [")", ";"], "File": "M680x0InstPrinter", "Func": "printARI8Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5175, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "(", "delta", "<", "-", "<NUM_LIT>", "||", "delta", ">", "<NUM_LIT>", ")", "&&", "(", "TARGET_COLDFIRE", "||", "USE_MOVQ", "(", "delta", ")", ")", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "D0_REG", ")", ",", "offset", ")", ";", "offset", "=", "gen_rtx_REG", "(", "Pmode", ",", "D0_REG", ")", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "copy_rtx", "(", "this_slot", ")", ",", "copy_rtx", "(", "this_slot", ")", ",", "offset", ")", ")", ";", "}", "if", "(", "vcall_offset", "!=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "tmp", ",", "this_slot", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp", ")", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "tmp", ",", "vcall_offset", ")", ";", "if", "(", "!", "m68k_legitimate_address_p", "(", "Pmode", ",", "addr", ",", "true", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "addr", ")", ")", ";", "addr", "=", "tmp", ";", "}", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "D0_REG", ")", ",", "gen_rtx_MEM", "(", "Pmode", ","], "ground_truth": ["addr", ")", ")", ";"], "File": "m68k4", "Func": "m68k_output_mi_thunk", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5176, "Length": 155, "Cover_Rate": 0.3944020356234097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tensor1Info", ".", "Name", "+=", "IndexStr", ";", "Input", ".", "push_back", "(", "Tensor1Info", ")", ";", "}", "if", "(", "Tensor1Info", ".", "Type", "==", "TensorType", "::", "Output", ")", "{", "Tensor1Info", ".", "Name", "+=", "<STR_LIT>", ";", "Tensor1Info", ".", "Name", "+=", "IndexStr", ";", "Output", ".", "push_back", "(", "Tensor1Info", ")", ";", "}", "break", ";", "}", "else", "if", "(", "auto", "*", "InstrPtr", "=", "dyn_cast", "<", "Instruction", ">", "(", "GenAddrUser", ")", ")", "{", "if", "(", "InstrPtr", "->", "getParent", "(", ")", "!=", "I", "->", "getParent", "(", ")", ")", "{", "bool", "FindOneUse", "=", "false", ";", "for", "(", "const", "Use", "&", "IUse", ":", "I", "->", "uses", "(", ")", ")", "{", "User", "*", "IUser", "=", "IUse", ".", "getUser", "(", ")", ";", "if", "(", "InstrPtr", "=", "dyn_cast", "<", "Instruction", ">", "(", "IUser", ")", ")", "{", "if", "(", "InstrPtr", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", "{", "I", "=", "InstrPtr", ";", "if", "(", "std", "::", "find", "(", "PreventCycle", ".", "begin", "(", ")", ",", "PreventCycle", ".", "end", "(", ")", ",", "InstrPtr", ")", "!=", "PreventCycle", ".", "end", "(", ")", ")", "break", ";", "else", "PreventCycle", ".", "push_back", "(", "InstrPtr", ")", ";", "IntrinsUsage", "=", "true", ";", "FindOneUse", "="], "ground_truth": ["true", ";"], "File": "TPCIndexSpaceGen", "Func": "analyseGenAddr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5177, "Length": 185, "Cover_Rate": 0.32342657342657344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RewriteOutArguments", "::", "doInitialization", "(", "Module", "&"], "ground_truth": ["M", ")", "{"], "File": "AMDGPURewriteOutArguments (2)", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5178, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "IntTy8", "=", "Type", "::", "getInt8Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "auto", "*", "ShufTy", "=", "FixedVectorType", "::", "get", "(", "IntTy8", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "Length", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", "+", "Index", ")", ";", "for", "(", "int", "i", "=", "Length", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "Value", "*", "SV", "=", "Builder", ".", "CreateShuffleVector", "(", "Builder", ".", "CreateBitCast", "(", "Op0", ",", "ShufTy", ")", ",", "ConstantAggregateZero", "::", "get", "(", "ShufTy", ")", ",", "ShuffleMask", ")", ";", "return", "Builder", ".", "CreateBitCast", "(", "SV", ",", "II", ".", "getType", "(", ")", ")", ";", "}", "if", "(", "CI0", ")", "{", "APInt", "Elt", "=", "CI0", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "X86InstCombineIntrinsic1", "Func": "simplifyX86extrq", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5179, "Length": 163, "Cover_Rate": 0.32023575638506874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ITStates", ".", "size", "(", ")", "==", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "instrLastInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5180, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeFMem2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5181, "Length": 52, "Cover_Rate": 0.416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", "&&", "GET_CODE", "(", "x", ")", "==", "REG", ")", "{", "int", "regno", "=", "REGNO"], "ground_truth": ["(", "x", ")", ";"], "File": "frv2", "Func": "if", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5182, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setDesc", "(", "get", "(", "LII", ".", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "LII", ".", "Imm", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "MI", ".", "setDesc", "(", "get", "(", "LII", ".", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", "."], "ground_truth": ["addImm", "(", "LII", ".", "Imm", ")", ";"], "File": "PPCInstrInfo", "Func": "replaceInstrWithLI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5183, "Length": 91, "Cover_Rate": 0.558282208588957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "<NUM_LIT>", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "<NUM_LIT>", "*", "ScalingUpFactor", ";", "UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "*", "ScalingUpFactor"], "ground_truth": ["/", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo103", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5184, "Length": 67, "Cover_Rate": 0.6036036036036037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Narrow", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Narrow", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Narrow", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "Narrow", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Narrow", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Narrow", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "WideVT", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "WideVT", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "bool", "RHSTrunc", "=", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "bool", "RHSConst", "=", "(", "isSplatVector", "(", "N1", ".", "getNode", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "!", "RHSTrunc", "&&", "!", "RHSConst", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrPromote", "(", "Narrow", "->", "getOpcode", "(", ")", ",", "WideVT", ")", ")", "return", "SDValue", "(", ")", ";", "N0", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering120", "Func": "WidenMaskArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5185, "Length": 190, "Cover_Rate": 0.34296028880866425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_insertf64x2_256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__imm", ",", "(", "__v4df", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_insertf64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5186, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_z_s16", "(", "int16_t", "const", "*", "__base", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vldrhq_z_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5187, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", ".", "adjustsStack", "("], "ground_truth": [")", ")", "return", "true", ";"], "File": "AArch64RegisterInfo", "Func": "cannotEliminateFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5188, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "*", "i", "+", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "nelt", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "*", "i", "+", "!", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0"], "ground_truth": [";"], "File": "arm", "Func": "arm_evpc_neon_vzip", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5189, "Length": 100, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "return", "false", ";", "if", "(", "!", "isHardwareLoopProfitable", "(", "L", ",", "*", "SE", ",", "*", "AC", ",", "LibInfo", ",", "HWLoopInfo", ")", ")", "return", "false", ";", "if", "(", "!", "HWLoopInfo", ".", "isHardwareLoopCandidate", "(", "*", "SE", ",", "*", "LI", ",", "*", "DT", ")", ")", "return", "false", ";", "*", "BI", "=", "HWLoopInfo"], "ground_truth": [".", "ExitBranch", ";"], "File": "PPCTargetTransformInfo14", "Func": "canSaveCmp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5190, "Length": 68, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "break", ";", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "OS"], "ground_truth": [")", ";"], "File": "HexagonAsmPrinter36", "Func": "PrintAsmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5191, "Length": 86, "Cover_Rate": 0.5276073619631901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode2", "==", "XFmode", ")", "return", "mode1", "==", "SFmode", "||", "mode1", "==", "DFmode", ";", "if", "(", "mode2", "==", "DFmode", ")", "return", "mode1", "==", "SFmode", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode1", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode1", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode1", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "i3864", "Func": "ix86_modes_tieable_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5192, "Length": 128, "Cover_Rate": 0.7852760736196319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "msp430_function_arg", "(", "cumulative_args_t", "cap", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "cap", ")", ";", "msp430_evaluate_arg", "(", "cap", ",", "mode", ",", "type", ",", "named", ")", ";", "if", "(", "ca", "->", "reg_count", ")", "return", "gen_rtx_REG"], "ground_truth": ["(", "mode", ",", "ca", "->", "start_reg", ")", ";"], "File": "msp4302", "Func": "msp430_function_arg", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5193, "Length": 52, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "OldMI", ".", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "Desc", ".", "getNumOperands", "(", ")", ",", "e", "=", "OldMI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "OldMI", ".", "getOperand", "(", "i", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "addOperand", "(", "MO", ")", ";", "else", "DefMI", ".", "addOperand", "(", "MO"], "ground_truth": [")", ";"], "File": "ARM64ExpandPseudoInsts", "Func": "transferImpOps", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5194, "Length": 88, "Cover_Rate": 0.822429906542056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_s32", "(", "int32x4_t", "__a", ")", "{", "return", "(", "poly128_t", ")", "__builtin_neon_vreinterprettiv4si", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p128_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5195, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "ScratchReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addDef", "(", "ResultReg1", ")", ".", "addDef", "(", "ScratchReg", ")", ".", "addUse", "(", "AddrReg", ")", ".", "addUse", "(", "DesiredReg", ")", ".", "addUse", "(", "NewReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addDef", "(", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addUse", "(", "ResultReg1", ")", ".", "addUse", "(", "DesiredReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResultReg2", ")", ".", "addUse", "(", "<STR_LIT>"], "ground_truth": [")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel10", "Func": "selectAtomicCmpXchg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5196, "Length": 139, "Cover_Rate": 0.3082039911308204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "HasStackArgs", "=", "true", ";", "break", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "if", "(", "HasStackArgs", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", ";", "AI", "!=", "AE", ";", "AI", "++", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "AI", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "AI", "]", ";", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "<NUM_LIT>", ",", "DL", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "("], "ground_truth": ["Callee", ")", ";"], "File": "AVRISelLowering18", "Func": "LowerCall", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5197, "Length": 310, "Cover_Rate": 0.31376518218623484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "rs6000_builtin_mask_for_load", "(", "void", ")", "{", "if", "(", "(", "TARGET_ALTIVEC", "&&", "!", "TARGET_VSX", ")", "||", "(", "TARGET_VSX", "&&", "!"], "ground_truth": ["TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "return", "altivec_builtin_mask_for_load", ";"], "File": "rs6000", "Func": "rs6000_builtin_mask_for_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5198, "Length": 26, "Cover_Rate": 0.8387096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_insertf32x8", "(", "__m512", "__A", ",", "__m256", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_insertf32x8_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "__imm", ",", "(", "__v16sf"], "ground_truth": [")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_insertf32x8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5199, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level"], "ground_truth": ["OptLevel", ",", "JITCodeEmitter", "&", "JCE", ")", "{"], "File": "ARMTargetMachine87", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5200, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "ThumbTargetMachine", ">", "Y", "("], "ground_truth": ["TheThumbTarget", ")", ";"], "File": "ARMTargetMachine100", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5201, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Log2Size", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Symbol", ".", "isInSection", "(", ")", ")", "return", "true", ";", "const", "MCSectionMachO", "&", "RefSec", "=", "cast", "<", "MCSectionMachO", ">", "(", "Symbol", ".", "getSection", "(", ")", ")", ";", "if", "(", "RefSec", ".", "getType", "(", ")", "==", "MachO", "::"], "ground_truth": ["S_CSTRING_LITERALS", ")", "return", "false", ";"], "File": "AArch64MachObjectWriter11", "Func": "canUseLocalRelocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5202, "Length": 53, "Cover_Rate": 0.4818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "&", "<ISA_LIT>TargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&"], "ground_truth": [">", "(", "Streamer", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "getStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5203, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86AsmBackend (2)1", "Func": "getMaximumNopSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5204, "Length": 45, "Cover_Rate": 0.4368932038834951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "&", "Flags", "=", "Ins", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", "||", "IsMCU"], "ground_truth": [")", "return", "RegStructReturn", ";"], "File": "X86ISelLowering (2)6", "Func": "argsAreStructReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5205, "Length": 37, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "updateMask", "(", "M", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Type", "==", "Descending", "&&", "O", "==", "Start", "-", "<NUM_LIT>", ")", "{", "Start", "-=", "<NUM_LIT>", ";", "updateMask", "(", "M", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Type", "==", "Ascending", "&&", "O", "==", "Stop", "+", "<NUM_LIT>", ")", "{", "Stop", "+=", "<NUM_LIT>"], "ground_truth": [";"], "File": "M68kCollapseMOVEMPass", "Func": "update", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5206, "Length": 54, "Cover_Rate": 0.5046728971962616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "matchRegisterNameHelper", "(", "MCRegister", "&", "RegNo", ",", "StringRef", "Name", ")", "{", "RegNo", "=", "MatchRegisterName", "(", "Name", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "RegNo", "=", "MatchRegisterAltName", "(", "Name", ")", ";", "return", "RegNo"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "CSKYAsmParser6", "Func": "matchRegisterNameHelper", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5207, "Length": 37, "Cover_Rate": 0.8809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_string_ostream", "ISAVersionStream", "(", "ISAVersionString", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ISAVersionStream", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", "ISAVersionStream", ".", "str", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", "->", "end", "(", ")", ";", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";", "(", "void", ")"], "ground_truth": ["Success", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5208, "Length": 72, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "int", "INSTR_DISTANCE_THRESHOLD", "=", "<NUM_LIT>", ";", "CurInst", "=", "I", ";", "bool", "Found", ";", "Found", "=", "getPreviousInstr", "(", "CurInst", ",", "MFI", ")", ";", "while", "(", "Found", "&&", "I", "!=", "CurInst", ")", "{", "if", "(", "CurInst", "->", "isCall", "(", ")", "||", "CurInst", "->", "isInlineAsm", "(", ")", ")", "break", ";", "if", "(", "InstrDistance", ">", "INSTR_DISTANCE_THRESHOLD", ")", "break", ";", "if", "(", "usesRegister", "(", "p", ",", "CurInst", ")", "==", "RU_Write", ")", "{", "return", "CurInst", ";", "}", "InstrDistance", "+=", "TII", "->", "getInstrLatency", "(", "MF", "->", "getSubtarget", "(", ")", "."], "ground_truth": ["getInstrItineraryData", "(", ")", ",", "*", "CurInst", ")", ";"], "File": "X86FixupLEAs13", "Func": "searchBackwards", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5209, "Length": 92, "Cover_Rate": 0.6433566433566433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpbusd_v8si", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")"], "ground_truth": ["__B", ",", "(", "__v8si", ")", "__C", ")", ";"], "File": "avx512vnnivlintrin", "Func": "_mm256_dpbusd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5210, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Inc", "=", "IncVal", "->", "getSExtValue", "(", ")", ";", "if", "(", "Inc", "!=", "<NUM_LIT>", "&&", "Inc", "!=", "<NUM_LIT>", "&&", "Inc", "!=", "<NUM_LIT>", "&&", "Inc", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "getIndexedAddressParts", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5211, "Length": 39, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallSite", "CS", "(", "CI", ")", ";", "CallingConv", "::", "ID", "CalleeCC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "X86ISelLowering (2)3", "Func": "mayBeEmittedAsTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5212, "Length": 28, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "MxPCD32", ":", "case", "<STR_LIT>", "::", "MxPCD16", ":", "case", "<STR_LIT>", "::", "MxPCD8", ":", "case", "<STR_LIT>", "::", "MxPCI32", ":", "case", "<STR_LIT>"], "ground_truth": ["::", "MxPCI16", ":"], "File": "M680x0BaseInfo", "Func": "isPCRelOpd", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5213, "Length": 30, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u32_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5214, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setSchedulingPreference", "(", "Sched", "::", "Source", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setBooleanVectorContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand"], "ground_truth": [")", ";"], "File": "XCoreISelLowering31", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5215, "Length": 290, "Cover_Rate": 0.4190751445086705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_x_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vaddq_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5216, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeIntRegsLow8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ","], "ground_truth": ["uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "HexagonDisassembler1", "Func": "DecodeIntRegsLow8RegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5217, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64bit", ")", ",", "DL", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ",", "is64bit", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "NVPTXTargetMachine3", "Func": "NVPTXTargetMachine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5218, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "fpr_base", "=", "return_p", "?", "FP_RETURN", ":", "FP_ARG_FIRST", ";", "unsigned", "gpr_base", "=", "return_p", "?", "GP_RETURN", ":", "GP_ARG_FIRST", ";", "unsigned", "alignment", "=", "riscv_function_arg_boundary", "(", "mode", ",", "type", ")", ";", "memset", "(", "info", ",", "<NUM_LIT>", ",", "sizeof", "(", "*", "info", ")", ")", ";", "info", "->", "gpr_offset", "=", "cum", "->", "num_gprs", ";", "info", "->", "fpr_offset", "=", "cum", "->", "num_fprs", ";", "if", "(", "named", ")", "{", "riscv_aggregate_field", "fields", "[", "<NUM_LIT>", "]", ";", "unsigned", "fregno", "=", "fpr_base", "+", "info", "->", "fpr_offset", ";", "unsigned", "gregno", "=", "gpr_base", "+", "info", "->", "gpr_offset", ";", "if", "(", "(", "info", "->", "num_fprs", "=", "riscv_pass_aggregate_in_fpr_pair_p", "(", "type", ",", "fields", ")", ")", "&&", "info", "->", "fpr_offset", "+", "info", "->", "num_fprs", "<=", "MAX_ARGS_IN_REGISTERS", ")", "switch", "(", "info", "->", "num_fprs", ")", "{", "case", "<NUM_LIT>", ":", "return", "riscv_pass_fpr_single", "(", "mode", ",", "fregno", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ")", ";", "case", "<NUM_LIT>", ":", "return", "riscv_pass_fpr_pair", "(", "mode", ",", "fregno", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ",", "fregno", "+", "<NUM_LIT>", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "(", "info", "->", "num_fprs", "=", "riscv_pass_mode_in_fpr_p", "(", "mode", ")", ")", "&&", "info", "->", "fpr_offset", "+", "info", "->", "num_fprs", "<=", "MAX_ARGS_IN_REGISTERS", ")", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "return", "gen_rtx_REG", "(", "mode", ",", "fregno"], "ground_truth": [")", ";"], "File": "riscv", "Func": "riscv_get_arg_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5219, "Length": 244, "Cover_Rate": 0.46476190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "this", ",", "MF", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")"], "ground_truth": [".", "addImm", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo22", "Func": "materializeFrameBaseRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5220, "Length": 112, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opcode", "==", "Instruction", "::", "Load", "?", "SVEGatherOverhead", ":"], "ground_truth": ["SVEScatterOverhead", ";"], "File": "AArch64TargetTransformInfo24", "Func": "getSVEGatherScatterOverhead", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5221, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "ARCompactInstrInfo", "Func": "AnalyzeBranch", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5222, "Length": 177, "Cover_Rate": 0.46335078534031415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_option_override", "(", "void", ")", "{", "init_machine_status", "=", "nvptx_init_machine_status", ";", "if", "(", "!", "global_options_set", ".", "x_flag_toplevel_reorder", ")", "flag_toplevel_reorder", "=", "<NUM_LIT>", ";", "debug_nonbind_markers_p", "=", "<NUM_LIT>", ";", "if", "(", "!", "global_options_set", ".", "x_flag_no_common", ")", "flag_no_common", "=", "<NUM_LIT>", ";", "if", "(", "function_entry_patch_area_size", ">", "<NUM_LIT>", ")", "sorry", "(", "<STR_LIT>", ")", ";", "flag_var_tracking", "=", "<NUM_LIT>", ";", "if", "(", "nvptx_optimize", "<", "<NUM_LIT>", ")", "nvptx_optimize", "=", "optimize", ">", "<NUM_LIT>", ";", "declared_fndecls_htab", "=", "hash_table", "<", "tree_hasher", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "needed_fndecls_htab", "=", "hash_table", "<", "tree_hasher", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "declared_libfuncs_htab", "=", "hash_table", "<", "declared_libfunc_hasher", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "worker_bcast_sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SET_SYMBOL_DATA_AREA", "(", "worker_bcast_sym", ",", "DATA_AREA_SHARED", ")", ";", "worker_bcast_align", "=", "GET_MODE_ALIGNMENT", "(", "SImode", ")", "/", "BITS_PER_UNIT", ";", "worker_red_sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SET_SYMBOL_DATA_AREA", "(", "worker_red_sym", ",", "DATA_AREA_SHARED", ")", ";", "worker_red_align", "=", "GET_MODE_ALIGNMENT", "(", "SImode", ")", "/", "BITS_PER_UNIT", ";", "diagnose_openacc_conflict", "(", "TARGET_GOMP", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "nvptx5", "Func": "nvptx_option_override", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5223, "Length": 157, "Cover_Rate": 0.8626373626373627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "const", "BitVector", "AllSavedRegs"], "ground_truth": ["=", "SavedRegs", ";"], "File": "SIFrameLowering59", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5224, "Length": 66, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "D", "=", "HII", "->", "get", "(", "Opc", ")", ";", "if", "(", "const", "MCPhysReg", "*", "R", "=", "D", ".", "ImplicitDefs", ")", "while", "(", "*", "R", ")", "expandReg", "(", "*", "R", "++", ",", "Defs", ")", ";", "if", "(", "const", "MCPhysReg", "*", "R", "=", "D", ".", "ImplicitUses", ")", "while", "(", "*", "R", ")", "expandReg", "(", "*", "R", "++", ",", "Uses", ")", ";", "for", "(", "ConstMIOperands", "Mo", "(", "MI", ")", ";", "Mo", ".", "isValid", "(", ")", ";", "++", "Mo", ")", "{", "if", "(", "!", "Mo", "->", "isReg", "(", ")", "||", "Mo", "->", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Mo", "->", "getReg", "(", ")", ";", "BitVector", "&", "Set", "=", "Mo", "->", "isDef", "("], "ground_truth": [")", "?", "Defs", ":", "Uses", ";"], "File": "HexagonGenMux (2)", "Func": "getDefsUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5225, "Length": 129, "Cover_Rate": 0.8164556962025317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ","], "ground_truth": ["bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "File": "BPFISelLowering (2)", "Func": "getOptimalMemOpType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5226, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SIInstrInfo111", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5227, "Length": 158, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "sh_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", "(", "TARGET_FPU_DOUBLE", "&&", "mode", "==", "DFmode", ")", "||", "(", "TARGET_SH2E", "&&", "mode", "==", "SFmode", ")", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "BASE_REGISTER_RTX_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "struct", "disp_adjust", "adj", "=", "sh_find_mov_disp_adjust", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "adj", ".", "offset_adjust", "!=", "NULL_RTX", "&&", "adj", ".", "mov_disp", "!=", "NULL_RTX", ")", "{", "rtx", "sum", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "adj", ".", "offset_adjust", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "sum", ",", "adj", ".", "mov_disp", ")", ";", "}", "}", "return", "x"], "ground_truth": [";"], "File": "sh", "Func": "sh_legitimize_address", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5228, "Length": 158, "Cover_Rate": 0.9937106918238994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BlockAddress", "*", "<ISA_LIT>ConstantPoolValue", "::"], "ground_truth": ["getBlockAddress", "(", ")", "const", "{"], "File": "ARMConstantPoolValue10", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5229, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB"], "ground_truth": [";"], "File": "XCoreISelLowering33", "Func": "EmitInstrWithCustomInserter", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5230, "Length": 129, "Cover_Rate": 0.4069400630914827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isa", "<", "PointerType", ">", "(", "Ty", ")", "&&", "Ty", "->", "getPointerAddressSpace", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "WebAssemblyTypeUtilities", "Func": "isExternrefType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5231, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_x1_to", "(", "Ab", "b", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "("], "ground_truth": ["b", ")", ")", ";"], "File": "disassembler", "Func": "mov_x1_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5232, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_SBREL", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", ",", "{", "MO_SECREL", ",", "<STR_LIT>", "}", ",", "{", "MO_NONLAZY", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "("], "ground_truth": ["TargetFlags", ")", ";"], "File": "ARMBaseInstrInfo18", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5233, "Length": 37, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regi", "=", "pru_function_arg_regi", "(", "cum_v", ",", "arg", ".", "mode", ","], "ground_truth": ["arg", ".", "type", ",", "arg", ".", "named", ")", ";"], "File": "pru", "Func": "pru_function_arg", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5234, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5235, "Length": 122, "Cover_Rate": 0.5922330097087378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "ANY_FP_REG_P", "(", "x", ")", ")", "putc", "(", "code", "==", "<NUM_LIT>", "&&", "TARGET_64BIT", "?", "'r'", ":", "'e'", ",", "file", ")", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "normal", ":", "fputs", "(", "hi_reg_name", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "x", ")", ">=", "ARRAY_SIZE", "(", "qi_reg_name", ")", ")", "goto", "normal", ";", "fputs", "(", "qi_reg_name", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "x", ")", ">=", "ARRAY_SIZE", "(", "qi_high_reg_name", ")", ")", "goto", "normal", ";", "fputs", "(", "qi_high_reg_name", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")"], "ground_truth": [";"], "File": "i3863", "Func": "print_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5236, "Length": 137, "Cover_Rate": 0.3215962441314554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TheTriple", ")", "{", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "IsLittleEndian", "=", "false", ";", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64el", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", ")", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "}", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "GPRel32Directive", "=", "<STR_LIT>", ";", "GPRel64Directive", "=", "<STR_LIT>", ";", "UseAssignmentForEHBegin", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "DwarfRegNumForCFI", "=", "true", ";", "if", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")"], "ground_truth": ["UseIntegratedAssembler", "=", "true", ";"], "File": "MipsMCAsmInfo7", "Func": "MipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5237, "Length": 186, "Cover_Rate": 0.9946524064171123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ","], "ground_truth": ["Imm", ")", ";"], "File": "M88kDisassembler", "Func": "decodeVec9Operand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5238, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", "OrigArgs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "isDirect", "?", "<STR_LIT>", ":", "STI", ".", "hasV5TOps", "(", ")", "?", "<STR_LIT>", ":", "STI", ".", "hasV4TOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "<NUM_LIT>", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg"], "ground_truth": [")", ";"], "File": "ARMCallLowering13", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5239, "Length": 356, "Cover_Rate": 0.5650793650793651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "getRealIndexedOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "Dest", ";", "MCInstLowering", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "Dest", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "Callee", ",", "Sym", ";", "MCInstLowering", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Callee", ")", ";", "MCInstLowering", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sym", ")", ";", "MCInst", "TLSDescCall", ";", "TLSDescCall", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TLSDescCall", ".", "addOperand", "(", "Sym", ")", ";", "EmitToStreamer", "(", "OutStreamer"], "ground_truth": [",", "TLSDescCall", ")", ";"], "File": "ARM64AsmPrinter1", "Func": "EmitInstruction", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5240, "Length": 260, "Cover_Rate": 0.36262203626220363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Predicate", ")", "{", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SETFOpc", ")", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "unsigned", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg1", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg2", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FlagReg1", ")", ".", "addReg", "(", "FlagReg2", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "<STR_LIT>", "CC", ";", "bool"], "ground_truth": ["SwapArgs", ";"], "File": "X86FastISel (2)4", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5241, "Length": 203, "Cover_Rate": 0.31768388106416273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Immediate", ")", "O", "<<", "(", "unsigned", "int", ")", "MO", ".", "getImm", "(", ")", ";", "else", "printOperand", "(", "MI", ",", "opNum"], "ground_truth": [",", "O", ")", ";"], "File": "MBlazeAsmPrinter1", "Func": "printUnsignedImm", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5242, "Length": 46, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "==", "<NUM_LIT>", "||", "Imm", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->"], "ground_truth": ["user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5243, "Length": 239, "Cover_Rate": 0.5704057279236276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "if", "(", "statep", ")", "arc_ccfsm_post_advance", "(", "insn", ",", "statep", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "!", "insn", "||", "BARRIER_P", "(", "insn", ")", ")", "return", "NULL", ";", "if", "(", "statep", ")", "arc_ccfsm_advance", "(", "insn", ",", "statep", ")", ";", "}", "while", "(", "NOTE_P", "(", "insn", ")", "||", "(", "cfun", "->", "machine", "->", "arc_reorg_started", "&&", "LABEL_P", "(", "insn", ")", "&&", "!", "label_to_alignment", "(", "insn", ")", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", ")", ")", ";", "if", "(", "!", "LABEL_P", "(", "insn", ")", ")", "{", "gcc_assert", "(", "INSN_P", "(", "insn", ")", ")", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "ADDR_VEC", "||", "GET_CODE", "(", "pat", ")", "==", "ADDR_DIFF_VEC", ")", "return", "NULL", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SEQUENCE", ")", "return", "as_a", "<", "rtx_insn", "*", ">", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "insn"], "ground_truth": [";"], "File": "arc4", "Func": "arc_next_active_insn", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5244, "Length": 174, "Cover_Rate": 0.9015544041450777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "(", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", "&&", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "Changed", ";", "MaskValue", "=", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "MaskValue", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "else", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "MaskValue", "=", "Op2", ".", "getImm", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "assert", "(", "MaskValue", "==", "<NUM_LIT>", "||", "MaskValue", "==", "-", "<NUM_LIT>", ")", ";", "if", "(", "A", "->", "getOpcode", "(", ")", "==", "AndN2", ")", "MaskValue", "=", "~", "MaskValue", ";", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "<STR_LIT>", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "IsVCCZ", "&&", "MaskValue", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "Parent", "=", "MI", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToRemove", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineInstr", "&", "Term", ":", "Parent", "->", "terminators", "(", ")", ")", "{", "if", "(", "Found", ")", "{", "if", "(", "Term", ".", "isBranch", "(", ")", ")", "ToRemove", ".", "push_back", "(", "&", "Term", ")", ";", "}", "else", "{", "Found", "=", "Term", ".", "isIdenticalTo", "(", "MI", ")", ";", "}", "}", "assert", "(", "Found", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "BranchMI", ":", "ToRemove", ")", "{", "MachineOperand", "&", "Dst", "=", "BranchMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "Parent", "->", "removeSuccessor", "(", "Dst", ".", "getMBB", "(", ")", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "MachineBasicBlock", "*", "Succ", "=", "Parent", "->", "getFallThrough", "(", ")", ")", "{", "Parent", "->", "removeSuccessor", "(", "Succ", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "!", "IsVCCZ", "&&", "MaskValue", "==", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst", ".", "isMBB", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "SIPreEmitPeephole5", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5245, "Length": 459, "Cover_Rate": 0.4766355140186916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "internalKnownBits", "(", ")", "const", "{", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", ")", "Bits", "=", "CountTrailingZeros_32", "(", "Size", ")", ";", "return", "Bits"], "ground_truth": [";"], "File": "ARMConstantIslandPass12", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5246, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitFMADDSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5247, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "num", ",", "val", ")", ";", "if", "(", "flag_verbose_asm", "||", "flag_debug_asm", ")", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>"], "ground_truth": [",", "ASM_COMMENT_START", ",", "name", ")", ";"], "File": "arm", "Func": "arm_emit_eabi_attribute", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5248, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "<STR_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "<NUM_LIT>", "&&", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "RI", ".", "hasAGPRs", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "!", "isOperandLegal", "(", "MI", ",", "Idx", ",", "&", "MO", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "SGPRsUsed", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "ConstantBusLimit", ">"], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "SIInstrInfo55", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5249, "Length": 226, "Cover_Rate": 0.40574506283662476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "ChunkVal", "=", "Chunk", "->", "first", ";", "const", "unsigned", "Count", "=", "Chunk", "->", "second", ";", "uint64_t", "Encoding", "=", "<NUM_LIT>", ";", "if", "(", "(", "Count", "!=", "<NUM_LIT>", "&&", "Count", "!=", "<NUM_LIT>", ")", "||", "!", "canUseOrr", "(", "ChunkVal", ",", "Encoding", ")", ")", "continue", ";", "const", "bool", "CountThree", "=", "Count", "==", "<NUM_LIT>", ";", "Insn", ".", "push_back", "(", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Encoding", "}", ")", ";", "unsigned", "ShiftAmt", "=", "<NUM_LIT>", ";", "uint64_t", "Imm16", "=", "<NUM_LIT>", ";", "for", "(", ";", "ShiftAmt", "<", "<NUM_LIT>"], "ground_truth": [";", "ShiftAmt", "+=", "<NUM_LIT>", ")", "{"], "File": "AArch64ExpandImm", "Func": "tryToreplicateChunks", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5250, "Length": 86, "Cover_Rate": 0.3006993006993007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "Function", "*", ",", "<NUM_LIT>", ">", "Functions", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "getFunctionList", "(", ")", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "SVEIntrinsicOpts", "Func": "runOnModule", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5251, "Length": 56, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_s8_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5252, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "try_constant_tricks", "(", "value", ",", "&", "x"], "ground_truth": [",", "&", "y", ")", ">", "<NUM_LIT>", ";"], "File": "mcore3", "Func": "mcore_const_ok_for_inline", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5253, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "false", ";", "*", "ref", "=", "XVECEXP", "(", "*", "ref", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "REG_P", "(", "*", "ref", ")", "||", "GET_MODE", "(", "*", "ref", ")", "!=", "Pmode", ")", "return", "false", ";", "if", "(", "REGNO", "(", "*", "ref", ")", "==", "STACK_POINTER_REGNUM", "||", "REGNO", "(", "*", "ref", ")", "==", "FRAME_POINTER_REGNUM", "||", "(", "(", "reload_completed", "||", "reload_in_progress", ")", "&&", "frame_pointer_needed", "&&", "REGNO", "(", "*", "ref", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", "||", "REGNO", "(", "*", "ref", ")", "==", "ARG_POINTER_REGNUM", "||", "(", "flag_pic", "&&", "REGNO", "(", "*", "ref", ")"], "ground_truth": ["==", "PIC_OFFSET_TABLE_REGNUM", ")", ")", "*", "is_ptr", "=", "*", "is_base_ptr", "=", "true", ";"], "File": "s390", "Func": "s390_decompose_constant_pool_ref", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5254, "Length": 109, "Cover_Rate": 0.47391304347826085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ParamManager", "::", "addParamName", "(", "std", "::", "string", "Name", ",", "unsigned", "Index", ")", "{", "char", "*", "name", "=", "(", "char", "*", ")", "malloc", "("], "ground_truth": ["Name", ".", "length", "(", ")", "+", "<NUM_LIT>", ")", ";"], "File": "HSAILParamManager", "Func": "addParamName", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5255, "Length": 33, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CASDesired", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s128", ")", ";", "auto", "CASNew", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s128", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "{", "CASDesired", "}", ",", "{", "}", ")", ".", "addUse", "(", "DesiredI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addUse", "(", "DesiredI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "{", "CASNew", "}", ",", "{", "}", ")", ".", "addUse", "(", "NewI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addUse", "(", "NewI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "CAS", "=", "MIRBuilder", ".", "buildInstr", "(", "Opcode", ",", "{", "CASDst", "}", ",", "{", "CASDesired", ",", "CASNew", ",", "Addr", "}", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "{", "DstLo", "}", ",", "{", "CASDst", "}", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "{", "DstHi", "}", ",", "{", "CASDst", "}", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "auto", "Ordering", "=", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getMergedOrdering", "(", ")", ";", "unsigned", "Opcode", ";", "switch", "(", "Ordering", ")", "{", "case", "AtomicOrdering", "::", "Acquire", ":", "Opcode", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64LegalizerInfo12", "Func": "legalizeAtomicCmpxchg128", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5256, "Length": 215, "Cover_Rate": 0.3478964401294498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getCurPos", "("], "ground_truth": [")", "const", "{"], "File": "TriCoreCallingConvHook", "Func": "getCurPos", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5257, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Br", ".", "MaxDisp", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "<NUM_LIT>", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "<NUM_LIT>", ")", ";", "HasFarJump", "=", "true", ";", "++", "NumUBrFixed"], "ground_truth": [";"], "File": "ARMConstantIslandPass14", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5258, "Length": 49, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sh_check_add_incdec_notes", "(", "emit_move_insn", "(", "dst", ",", "sh_remove_overlapping_post_inc", "("], "ground_truth": ["dst", ",", "src", ")", ")", ")", ";"], "File": "sh", "Func": "sh_peephole_emit_move_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5259, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Result", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "Computed", "=", "evaluateHexCompare2", "(", "Opc", ",", "Src1", ",", "Src2", ",", "Inputs", ",", "Result", ")", ";", "if", "(", "Computed", ")", "{", "RegisterSubReg", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LatticeCell", "L", "=", "Outputs", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "uint32_t", "P", "=", "Result", "?", "ConstantProperties", "::", "NonZero", ":", "ConstantProperties", "::", "Zero", ";", "L", ".", "add", "(", "P", ")", ";", "Outputs", ".", "update", "(", "DefR", ".", "Reg", ","], "ground_truth": ["L", ")", ";"], "File": "HexagonConstPropagation11", "Func": "evaluateHexCompare", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5260, "Length": 99, "Cover_Rate": 0.4479638009049774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_setr_pd", "(", "double", "__W", ",", "double", "__X", ")", "{"], "File": "emmintrin", "Func": "_mm_setr_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5261, "Length": 22, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32_t", ")", "__builtin_neon_vget_lanev2sf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon4_vget_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5262, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "MultOpc", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "InGlue", "=", "Mul", ";", "if", "(", "!", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "CopyFromLo", "=", "DAG", ".", "getCopyFromReg", "(", "InChain", ",", "dl", ",", "<STR_LIT>", ",", "Ty", ",", "InGlue", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CopyFromLo", ")", ";", "InChain", "=", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "CopyFromHi", "=", "DAG", ".", "getCopyFromReg", "(", "InChain", ",", "dl", ",", "<STR_LIT>", ",", "Ty", ",", "InGlue", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", ",", "CopyFromHi", ")", ";"], "File": "PatmosISelLowering", "Func": "LowerMUL_LOHI", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5263, "Length": 155, "Cover_Rate": 0.670995670995671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "r10k_needs_protection_p_call", "(", "const_rtx", "x", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "{", "const_rtx", "mem", "="], "ground_truth": ["*", "iter", ";"], "File": "mips", "Func": "r10k_needs_protection_p_call", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5264, "Length": 30, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OrigTy", ".", "isSimple", "(", ")", ")", "{", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "<STR_LIT>", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "ICA", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "InstRate", "=", "ST", "->", "hasFastFMAF32", "(", ")", "?", "getHalfRateInstrCost", "(", ")", ":", "getQuarterRateInstrCost"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUTargetTransformInfo75", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5265, "Length": 147, "Cover_Rate": 0.6504424778761062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpRef", "P", "=", "packs", "(", "SM", ",", "Va", ",", "Vb", ",", "Results", ",", "PackedMask", ")", ";", "if", "(", "P", ".", "isValid", "(", ")", ")", "return", "shuffs1", "(", "ShuffleMask", "(", "PackedMask", ")", ",", "P", ",", "Results", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskL", "(", "VecLen", ")", ",", "MaskR", "(", "VecLen", ")", ";", "splitMask", "(", "SM", ".", "Mask", ",", "MaskL", ",", "MaskR", ")", ";", "OpRef", "L", "=", "shuffs1", "(", "ShuffleMask", "(", "MaskL", ")", ",", "Va", ",", "Results", ")", ";", "OpRef", "R", "=", "shuffs1", "(", "ShuffleMask", "(", "MaskR", ")", ",", "Vb", ",", "Results", ")", ";", "if", "(", "!", "L", ".", "isValid", "(", ")", "||", "!", "R", ".", "isValid", "(", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "Bytes", "(", "VecLen", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "++", "I", ")", "{", "if", "(", "MaskL", "[", "I", "]", "!=", "-", "<NUM_LIT>", ")", "Bytes", "[", "I"], "ground_truth": ["]", "=", "<NUM_LIT>", ";"], "File": "HexagonISelDAGToDAGHVX14", "Func": "shuffs2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5266, "Length": 160, "Cover_Rate": 0.5755395683453237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "continue", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHIOrDbg", "(", ")", ")", ";", "for", "(", "Function", "::", "iterator", "BBI", "=", "I", "->", "begin", "(", ")", ",", "BBE", "=", "I", "->", "end", "(", ")", ";", "BBI", "!=", "BBE", ";", "++", "BBI", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BBI", "->", "begin", "(", ")", ",", "IE", "=", "BBI", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Operand", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "Operand", ")", ")", "{", "II", "->", "setOperand", "(", "i", ",", "remapConstant", "(", "&", "M", ",", "I", ",", "cast", "<", "Constant", ">", "(", "Operand", ")", ",", "Builder", ")", ")", ";", "}", "}", "}", "}", "ConstantToValueMap", ".", "clear", "(", ")", ";", "}", "for", "(", "Module", "::", "named_metadata_iterator", "I", "=", "M", ".", "named_metadata_begin", "(", ")", ",", "E", "=", "M", ".", "named_metadata_end", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "remapNamedMDNode", "(", "&", "M", ",", "I", ")", ";", "}", "for", "(", "GVMapTy", "::", "iterator", "I", "=", "GVMap", ".", "begin", "(", ")", ",", "E", "=", "GVMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "GlobalVariable", "*", "GV", "=", "I", "->", "first", ";", "GlobalVariable", "*", "NewGV", "=", "I", "->", "second", ";", "++", "I", ";", "Constant", "*", "BitCastNewGV", "=", "ConstantExpr", "::", "getPointerCast", "(", "NewGV", ",", "GV", "->", "getType", "(", ")", ")", ";", "for", "(", "Value", "::", "use_iterator", "UI", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "(", "UI", "++", ")", "->", "set", "(", "BitCastNewGV", ")", ";", "std", "::", "string", "Name", "=", "GV", "->", "getName", "(", ")", ";", "GV", "->", "removeDeadConstantUsers", "(", ")", ";", "GV", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "NVPTXGenericToNVVM2", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5267, "Length": 327, "Cover_Rate": 0.5902527075812274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op2", "=", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ";", "bool", "PrintedFirstOperand", "=", "false", ";", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "printOperand", "(", "MI", ",", "opNum", ",", "STI", ",", "O", ")", ";", "PrintedFirstOperand", "=", "true", ";", "}", "const", "bool", "SkipSecondOperand", "=", "PrintedFirstOperand", "&&", "(", "(", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SkipSecondOperand", ")", "{", "if", "(", "PrintedFirstOperand", ")", "O", "<<"], "ground_truth": ["'+'", ";"], "File": "SparcInstPrinter7", "Func": "printMemOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5268, "Length": 106, "Cover_Rate": 0.507177033492823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_storeu_epi64", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_storedqudi512_mask", "(", "(", "__v8di", "*", ")", "__P", ",", "(", "__v8di", ")", "__A", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_mask_storeu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5269, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "STI", ".", "getCPU", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V5", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V5", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V55", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V60", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V62", ")", ".", "Case"], "ground_truth": ["(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V65", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V66", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V67", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V67T", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V68", ")", ".", "Case", "(", "<STR_LIT>", ",", "llvm", "::", "ELF", "::", "EF_HEXAGON_MACH_V69", ")", ";"], "File": "HexagonMCTargetDesc15", "Func": "GetELFFlags", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5270, "Length": 134, "Cover_Rate": 0.9178082191780822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "("], "ground_truth": [")", ".", "TSFlags", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isSolo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5271, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg"], "ground_truth": ["(", ")", ")", ")", "continue", ";"], "File": "SIFoldOperands", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5272, "Length": 145, "Cover_Rate": 0.4882154882154882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "MSP430AsmPrinter (2)1", "Func": "getPassName", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5273, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNum", "=", "parseRegisterName", "(", "&", "MatchRegisterName", ")", ";", "if", "(", "RegNum", "==", "<STR_LIT>", ")", "RegNum"], "ground_truth": ["=", "parseRegisterName", "(", "&", "MatchRegisterAltName", ")", ";"], "File": "SNESAsmParser", "Func": "parseRegisterName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5274, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isOff", "(", ")", ")", "{", "assert", "(", "SrcIdx", "<", "<NUM_LIT>", ")", ";", "OperandIdx", "[", "SrcIdx", "]", "=", "Inst", ".", "size", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "++", "SrcIdx", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "<ISA_LIT>Operand", "::", "ImmTyExpTgt", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "(", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", ")", "continue", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "assert", "(", "SrcIdx", "==", "<NUM_LIT>", ")", ";", "bool", "Compr", "=", "false", ";", "if", "(", "OptionalIdx", ".", "find", "(", "<ISA_LIT>Operand", "::", "ImmTyExpCompr", ")", "!=", "OptionalIdx", ".", "end", "(", ")", ")", "{", "Compr", "=", "true", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", "=", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "<NUM_LIT>", "]", ")", ".", "setReg"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5275, "Length": 200, "Cover_Rate": 0.47961630695443647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARCBranchFinalize", "Func": "getPassName", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5276, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands"], "ground_truth": ["(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser", "Func": "cvtT2StrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5277, "Length": 54, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "loongarch_split_move_insn_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "return", "loongarch_split_move_p", "(", "dest"], "ground_truth": [",", "src", ")", ";"], "File": "loongarch1", "Func": "loongarch_split_move_insn_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5278, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "["], "ground_truth": ["CPI", "]", ".", "getAlignment", "(", ")", ";"], "File": "MipsConstantIslandPass11", "Func": "getCPELogAlign", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5279, "Length": 33, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "short", "w", ";", "w", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__w", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "w", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "__res", ";", "__res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__w", ";", "__res", ".", "as_short", "[", "<NUM_LIT>"], "ground_truth": ["]", "=", "__w", ";"], "File": "mmintrin2", "Func": "_mm_set1_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5280, "Length": 54, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "CurOp", "+=", "<NUM_LIT>", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "CurOp", "+=", "<NUM_LIT>", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "return"], "ground_truth": ["CurOp", ";"], "File": "X86BaseInfo (2)", "Func": "getOperandBias", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5281, "Length": 131, "Cover_Rate": 0.8675496688741722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "ME", "=", "MCBinaryExpr", "::", "createAdd", "(", "ME", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "Kind", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "ME", "=", "<ISA_LIT>MCExpr", "::"], "ground_truth": ["create", "(", "ME", ",", "Kind", ",", "Ctx", ")", ";"], "File": "CAHPMCInstLower", "Func": "LowerSymbolOperand", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5282, "Length": 60, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_sqrtpd256", "(", "("], "ground_truth": ["__v4df", ")", "__A", ")", ";"], "File": "avxintrin", "Func": "_mm256_sqrt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5283, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CallIndirectFixup"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyCallIndirectFixup", "Func": "createWebAssemblyCallIndirectFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5284, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCPR1SizeFromPredicates", "(", "const", "PredicateLibrary", "&", "P", ")", "{", "if", "(", "P", ".", "mipsSEUsesSoftFloat", "(", ")", ")", "CPR1Size", "=", "AFL_REG_NONE", ";", "else", "if", "(", "P", ".", "hasMSA", "(", ")", ")", "CPR1Size", "=", "AFL_REG_128", ";", "else", "CPR1Size", "=", "P", ".", "isFP64bit", "(", ")"], "ground_truth": ["?", "AFL_REG_64", ":", "AFL_REG_32", ";"], "File": "MipsABIFlagsSection", "Func": "setCPR1SizeFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5285, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegPressureTracker", "&", "TempTracker", "=", "const_cast", "<", "RegPressureTracker", "&", ">", "(", "RPTracker", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "Pressure", ";", "std", "::", "vector", "<", "unsigned", ">", "MaxPressure", ";", "if", "(", "AtTop", ")", "TempTracker", ".", "getDownwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "else", "{", "TempTracker", ".", "getUpwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "}", "int", "NewSGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "int", "NewVGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "const", "int", "MaxVGPRPressureInc", "=", "<NUM_LIT>", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "const", "int", "ErrorMargin", "=", "<NUM_LIT>", ";", "VGPRExcessLimit", "-=", "ErrorMargin", ";", "SGPRExcessLimit", "-=", "ErrorMargin", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}", "if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewSGPRPressure", "=", "SGPRExcessLimit", ")", ";", "}", "VGPRCriticalLimit", "-=", "ErrorMargin", ";", "SGPRCriticalLimit", "-=", "ErrorMargin", ";", "int", "SGPRDelta", "=", "NewSGPRPressure", "-", "SGPRCriticalLimit", ";", "int", "VGPRDelta", "=", "NewVGPRPressure", "-", "VGPRCriticalLimit", ";", "if", "(", "SGPRDelta", ">=", "<NUM_LIT>", "||", "VGPRDelta", ">=", "<NUM_LIT>", ")", "{", "if", "(", "SGPRDelta", ">", "VGPRDelta"], "ground_truth": [")", "{"], "File": "GCNSchedStrategy20", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5286, "Length": 245, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Mul", ":", "return", "false", ";", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "*", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ">=", "<NUM_LIT>", ";", "case", "Instruction", "::", "ICmp", ":", "return", "(", "ScalarBits", "<", "<NUM_LIT>", ")", "&&", "(", "ScalarBits", "*", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ">=", "<NUM_LIT>", ")", ";", "case", "Instruction", "::", "FCmp", ":", "return", "Flags", ".", "NoNaN", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "AArch64TargetTransformInfo20", "Func": "useReductionIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5287, "Length": 81, "Cover_Rate": 0.5328947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM"], "ground_truth": [")", ";"], "File": "Dcpu16TargetMachine", "Func": "createPassConfig", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5288, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "SparcISelDAGToDAG2", "Func": "SelectADDRrr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5289, "Length": 145, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitFEXP2_D_1", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "Register", "Ws1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "Ws2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws2", ")", ".", "addReg", "(", "Ws1", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Ws2", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "MipsSEISelLowering18", "Func": "emitFEXP2_D_1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5290, "Length": 179, "Cover_Rate": 0.93717277486911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TREE_PUBLIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_MACHO", ")", "{", "switch_to_section", "(", "darwin_sections", "[", "text_coal_section", "]", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "i3865", "Func": "ix86_code_end", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5291, "Length": 128, "Cover_Rate": 0.3069544364508393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src0", ")", ")", "{", "if", "(", "isOperandLegal", "(", "MI", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "src0", ")", ",", "Src1", ")", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")"], "ground_truth": [".", "add", "(", "*", "Src2", ")", ";"], "File": "SIInstrInfo (2)", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5292, "Length": 353, "Cover_Rate": 0.5414110429447853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<STR_LIT>", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "I32", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "I64", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "F32", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "F64", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>"], "ground_truth": ["::", "V128", ";"], "File": "WebAssemblyMCInstLower1", "Func": "getType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5293, "Length": 70, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "MSP430InstrInfo13", "Func": "AnalyzeBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5294, "Length": 148, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_or_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "(", "(", "__v4du", ")", "__A", "|", "("], "ground_truth": ["__v4du", ")", "__B", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5295, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_c6x_sadd", "(", "src1"], "ground_truth": [",", "src2", ")", ";"], "File": "c6x", "Func": "intrinsics__sadd", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5296, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "to_add", ";", "rtx", "imm_rtx", "=", "gen_int_si", "(", "offset", ")", ";", "rtx_insn", "*", "insn", ";", "if", "(", "satisfies_constraint_J", "(", "imm_rtx", ")", ")", "{", "to_add", "=", "imm_rtx", ";", "}", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "*", "next_scratch_regno"], "ground_truth": [")", "--", ")", ";"], "File": "tilepro2", "Func": "emit_sp_adjust", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5297, "Length": 44, "Cover_Rate": 0.3120567375886525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabdq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_neon_vabduv8hi", "(", "(", "int16x8_t", ")", "__a"], "ground_truth": [",", "(", "int16x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vabdq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5298, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseDataRegionDirectives", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "if", "(", "Enable<ISA_LIT>Assembler", ")", "{", "EnableInMemoryAsmEmit", "=", "true", ";", "AsmMemoryBuffer", "=", "new", "std", "::", "string", "(", "<STR_LIT>", ")", ";", "}", "AlignmentIsInBytes", "=", "false", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::"], "ground_truth": ["Log2Alignment", ";"], "File": "JVMMCAsmInfo", "Func": "JVMMCAsmInfo", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5299, "Length": 46, "Cover_Rate": 0.5679012345679012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "NegSize", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ",", "Size", ")", ";", "SDValue", "FPSIdx", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ","], "ground_truth": ["NegSize", ",", "FPSIdx", "}", ";"], "File": "PPCISelLowering105", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5300, "Length": 79, "Cover_Rate": 0.5524475524475524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FixupLEAPass", "::", "processBasicBlock", "(", "MachineFunction", "&", "MF", ",", "MachineFunction", "::", "iterator", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MFI", "->", "begin", "(", ")", ";", "I", "!=", "MFI", "->", "end", "(", ")"], "ground_truth": [";", "++", "I", ")", "processInstruction", "(", "I", ",", "MFI", ")", ";"], "File": "X86FixupLEAs12", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5301, "Length": 46, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "isNarrowLoad", "(", "*", "MBBI", ")", "||", "isPromotableZeroStoreOpcode", "(", "*", "MBBI", ")", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "if", "(", "!", "TII", "->", "isCandidateToMergeOrPair", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "isPromotableZeroStoreOpcode", "(", "MI", ")", "&&", "getLdStRegOp", "(", "MI", ")", ".", "getReg"], "ground_truth": ["(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "tryToMergeLdStInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5302, "Length": 75, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "SystemZISelLowering103", "Func": "mayBeEmittedAsTailCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5303, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "startPacket", "=", "'{'", ",", "endPacket", "=", "'}'", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "isPacketEnd", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isPacketStart", "(", ")", ")", "{", "<ISA_LIT>MCInst", "Nop", ";", "StringRef", "NoAnnot", ";", "Nop", ".", "setOpcode", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonInstPrinter", "Func": "printInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5304, "Length": 54, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "("], "ground_truth": ["BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";"], "File": "ARMISelLowering148", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5305, "Length": 167, "Cover_Rate": 0.41959798994974873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRelocationInfo", "*", "create<ISA_LIT>MCRelocationInfo", "(", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isEnvironmentMachO", "(", ")", ")", "return", "create<ISA_LIT>MachORelocationInfo", "(", "Ctx", ")", ";", "return", "llvm", "::", "createMCRelocationInfo", "("], "ground_truth": ["TT", ",", "Ctx", ")", ";"], "File": "ARMMCTargetDesc3", "Func": "createARMMCRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5306, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", "||", "SrcPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "unsigned", "ClobberSet", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "AVT", ";", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "AVT", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "CountVal", "=", "SizeVal", "/", "UBytes", ";", "SDValue", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "CountVal", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "SDValue", "InFlag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";", "SDValue", "RepMovs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Results", ";", "Results", ".", "push_back", "(", "RepMovs", ")", ";", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft"], "ground_truth": [";"], "File": "X86SelectionDAGInfo17", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5307, "Length": 391, "Cover_Rate": 0.6286173633440515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "(", "Src1Mod", "&&", "Src1Mod", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "clamp", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "SIShrinkInstructions10", "Func": "canShrink", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5308, "Length": 88, "Cover_Rate": 0.5057471264367817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "addr", ")", "==", "MEM", ")", "addr", "=", "XEXP"], "ground_truth": ["(", "addr", ",", "<NUM_LIT>", ")", ";"], "File": "rl78", "Func": "rl78_es_addr", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5309, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "Val", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", ")", "+", "imm", "+", "<NUM_LIT>", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5310, "Length": 42, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";", "return", "new", "<ISA_LIT>TargetWasmStreamer", "("], "ground_truth": ["S", ")", ";"], "File": "WebAssemblyMCTargetDesc14", "Func": "createObjectTargetStreamer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5311, "Length": 33, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineOperand", "*", "LaneSelectOp", "=", "TII", "->", "getNamedOperand", "(", "*", "RWLane", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "!", "LaneSelectOp", "->", "isReg", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "LaneSelectOp", "->", "getReg", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "Register", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "("], "ground_truth": ["*", "MI", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5312, "Length": 95, "Cover_Rate": 0.6597222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>SLSHardening", "(", ")"], "ground_truth": [";"], "File": "AArch64SLSHardening", "Func": "createAArch64SLSHardeningPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5313, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isNarrowStore", "(", "Opc", ")", "||", "Opc", "==", "<STR_LIT>", "||"], "ground_truth": ["Opc", "==", "<STR_LIT>", ";"], "File": "AArch64LoadStoreOptimizer4", "Func": "isPromotableZeroStoreOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5314, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "{", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "(", "unsigned", ")", "DL", ".", "getStackAlignment", "("], "ground_truth": [")", ".", "value", "(", ")", ")", ";"], "File": "ARMISelLowering101", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5315, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCalculatedTID", "(", ")", "const", "{"], "ground_truth": ["return", "TIDReg", "!=", "<STR_LIT>", ";", "}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasCalculatedTID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5316, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_UADDO", ",", "G_UADDE", ",", "G_USUBO", ",", "G_USUBE", ",", "G_UMULO", "}", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s1", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UMULH", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "p0", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ZEXTLOAD", ",", "G_SEXTLOAD", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", "}", ",", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "p0", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UREM", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{"], "ground_truth": ["p0", "}", ")", ";"], "File": "MipsLegalizerInfo37", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5317, "Length": 419, "Cover_Rate": 0.684640522875817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasByvalArg", "(", ")", "const", "{", "return"], "ground_truth": ["HasByvalArg", ";"], "File": "Cpu0MachineFunction", "Func": "hasByvalArg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5318, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ";", "Register", "SrcOddReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ";", "MachineInstr", "*", "StMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcEvenReg", ")", ";", "replaceFI", "(", "MF", ",", "*", "StMI", ",", "*", "StMI", ",", "dl", ",", "<NUM_LIT>", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SrcOddReg", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DestEvenReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ";", "Register", "DestOddReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", ")", ";", "MachineInstr", "*", "LdMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestEvenReg", ")", ".", "addReg", "("], "ground_truth": ["FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SparcRegisterInfo18", "Func": "eliminateFrameIndex", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5319, "Length": 203, "Cover_Rate": 0.4211618257261411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcaddq_rot90_m_f16", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5320, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "SystemZMCCodeEmitter1", "Func": "getPC32DBLEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5321, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "expandLoadImm", "(", "MCInst", "&", "Inst", ",", "bool", "Is32BitImm", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "ImmOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser (2)4", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5322, "Length": 106, "Cover_Rate": 0.9724770642201835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "RI", "->", "getStackRegister", "(", ")", ",", "stackGrowth", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ")", ";", "MachineLocation", "CSDst", "(", "RI", "->", "getStackRegister", "(", ")", ",", "stackGrowth", ")", ";", "MachineLocation", "CSSrc", "(", "RI", "->", "getRARegister"], "ground_truth": ["(", ")", ")", ";"], "File": "X86FrameInfo", "Func": "getInitialFrameState", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5323, "Length": 67, "Cover_Rate": 0.5826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_ENDGROUP", ")", "==", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "if", "(", "sched_state", ".", "group_of_two", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPOFTWO", ")", "!=", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_CRACKED", ")", "==", "<NUM_LIT>", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_EXPANDED", ")", "==", "<NUM_LIT>", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPALONE", ")", "==", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_ENDGROUP", ")", "!=", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPOFTWO", ")", "!=", "<NUM_LIT>", ")", "score", "=", "MAX", "(", "<NUM_LIT>", ",", "score", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "s390_tune", ">=", "PROCESSOR_2964_Z13", ")", "{", "int", "units", ",", "i", ";", "unsigned", "unit_mask", ",", "m", "=", "<NUM_LIT>", ";", "unit_mask", "=", "s390_get_unit_mask", "(", "insn", ",", "&", "units", ")", ";", "gcc_assert", "(", "units", "<=", "MAX_SCHED_UNITS", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", ";", "i", "++", ",", "m", "<<=", "<NUM_LIT>", ")", "if", "(", "m", "&", "unit_mask", ")", "score", "+=", "(", "last_scheduled_unit_distance", "[", "i", "]", "["], "ground_truth": ["sched_state", ".", "side", "]", "*", "MAX_SCHED_MIX_SCORE", "/", "MAX_SCHED_MIX_DISTANCE", ")", ";"], "File": "s390", "Func": "s390_sched_score", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5324, "Length": 182, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "limit", "=", "gen_reg_rtx", "(", "mode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "limit", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "mode", ")", ",", "mode", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "limit", ",", "GE", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "in", ")", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab"], "ground_truth": [")", ")", ";"], "File": "sparc3", "Func": "sparc_emit_fixunsdi", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5325, "Length": 78, "Cover_Rate": 0.3183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_rcp28_round_ss", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ","], "ground_truth": ["int", "__R", ")", "{"], "File": "avx512erintrin1", "Func": "_mm_maskz_rcp28_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5326, "Length": 28, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Intr", "=", "<STR_LIT>", "(", "F", "->", "getParent", "(", ")", ",", "IntID", ",", "Types", ")", ";", "return", "CallInst", "::", "Create", "(", "Intr", "->", "getFunctionType", "("], "ground_truth": [")", ",", "Intr", ",", "Args", ")", ";"], "File": "SVEExpandLibCall", "Func": "CreatePNext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5327, "Length": 33, "Cover_Rate": 0.3626373626373626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "m32r2", "Func": "m32r_first_insn_address", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5328, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "decodeDepCtr", "(", "unsigned", "Code", ",", "int", "&", "Id", ",", "StringRef", "&", "Name", ",", "unsigned", "&", "Val", ",", "bool", "&", "IsDefault"], "ground_truth": [",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "File": "AMDGPUBaseInfo33", "Func": "decodeDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5329, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "QImode", "||", "!", "is_virtual_register", "(", "OP", "(", "opno", ")", ")", ")", "{", "OP", "(", "opno", ")", "=", "move_to_acc", "(", "opno", ",", "before", ")", ";", "OP", "(", "opno", ")", "=", "move_acc_to_reg", "(", "OP"], "ground_truth": ["(", "opno", ")", ",", "X_REG", ",", "before", ")", ";"], "File": "rl78", "Func": "move_to_x", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5330, "Length": 45, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlsdavxq_p_sv4si", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmlsdavxq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5331, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoSmall", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Shift", ")", ";", "LoSmall", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LoSmall", ",", "Overflow", ")", ";", "SDValue", "LoBig", "=", "DAG", ".", "getNode", "(", "SRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "BigShift", ")", ";", "SDValue", "HiBig", "=", "SRA", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "Width1", ")", ":", "Zero", ";", "Hi", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Shift", ",", "Width", ",", "HiSmall", ",", "HiBig", ",", "<STR_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Shift", ",", "Width", ",", "LoSmall", ",", "LoBig", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")"], "ground_truth": [",", "Lo", ",", "Hi", ")", ";"], "File": "R600ISelLowering", "Func": "LowerSRXParts", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5332, "Length": 140, "Cover_Rate": 0.356234096692112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgtq_f16", "(", "float16x8_t", "__a", ","], "ground_truth": ["float16x8_t", "__b", ")", "{"], "File": "arm", "Func": "neon_vcgtq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5333, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "("], "ground_truth": ["b", ")", ")", ";"], "File": "disassembler", "Func": "movs_r6_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5334, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">"], "ground_truth": ["(", "OSABI", ")", ";"], "File": "NyuziELFObjectWriter", "Func": "createNyuziELFObjectWriter", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5335, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "-", "Offset", ")", ";", "else", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate"], "ground_truth": ["(", "Offset", ")", ";"], "File": "MSP430RegisterInfo24", "Func": "eliminateFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5336, "Length": 169, "Cover_Rate": 0.46685082872928174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vresult", "=", "vec_vpkswss", "(", "vm1", ",", "vm1", ")", ";", "return", "(", "(", "__m64", ")", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128", ")"], "ground_truth": ["vresult", ",", "<NUM_LIT>", ")", ")", ";"], "File": "mmintrin4", "Func": "_mm_packs_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5337, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "FRem", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "default", ":", ";", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Function", "&", "F_", "=", "*", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "needsFPFromSig", "(", "F_", ")", ")", "return", "true", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "MipsOs162", "Func": "needsFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5338, "Length": 100, "Cover_Rate": 0.4694835680751174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "regs", "=", "Val", "&", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "regs"], "ground_truth": ["-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5339, "Length": 69, "Cover_Rate": 0.5798319327731093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "while", "(", "field", "!=", "NULL", "&&", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "field", "=", "DECL_CHAIN", "(", "field", ")", ";", "if", "(", "field", "!=", "NULL", "&&", "field", "!=", "type", ")", "{", "type", "=", "TREE_TYPE", "(", "field", ")", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type"], "ground_truth": ["=", "TREE_TYPE", "(", "type", ")", ";"], "File": "powerpcspe", "Func": "rs6000_special_round_type_align", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5340, "Length": 89, "Cover_Rate": 0.7672413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "s2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "disp4", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "TriCoreDisassembler", "Func": "DecodeSBRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5341, "Length": 36, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "In64BitMode", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "In64BitMode", "&&", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "Split", "=", "true", ";", "}", "EVT", "EltVT", "=", "ConstVecVT", ".", "getScalarType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "bool", "IsUndef", "=", "Values", "[", "i", "]", "<", "<NUM_LIT>", "&&", "IsMask", ";", "SDValue", "OpNode", "=", "IsUndef", "?", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ":", "DAG", ".", "getConstant", "(", "Values", "[", "i", "]", ",", "dl", ",", "EltVT", ")", ";", "Ops", ".", "push_back", "(", "OpNode", ")", ";", "if", "(", "Split", ")", "Ops", ".", "push_back", "(", "IsUndef", "?", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "EltVT"], "ground_truth": [")", ")", ";"], "File": "X86ISelLowering37", "Func": "getConstVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5342, "Length": 151, "Cover_Rate": 0.6265560165975104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "DstTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "DstTy", ",", "DstVT", ")", ")", "return", "false", ";", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "SrcTy", "=", "Src", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "SrcTy", ",", "SrcVT", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src"], "ground_truth": [")", ";"], "File": "MipsFastISel11", "Func": "selectFPToInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5343, "Length": 87, "Cover_Rate": 0.3972602739726027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*"], "ground_truth": ["Result", ";"], "File": "AMDGPUAliasAnalysis (2)", "Func": "getResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5344, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "addr_rtx", "=", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr_rtx", ")", "==", "PRE_MODIFY", ")", "addr_rtx", "=", "XEXP", "(", "addr_rtx", ",", "<NUM_LIT>", ")", ";", "while", "(", "GET_CODE", "(", "addr_rtx", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr_rtx", ",", "<NUM_LIT>", ")", ")", ")", "addr_rtx", "=", "XEXP", "(", "addr_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "addr_rtx"], "ground_truth": [")", ")", "return", "NULL_RTX", ";"], "File": "rs6000-pcrel-opt", "Func": "get_mem_base_reg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5345, "Length": 69, "Cover_Rate": 0.40828402366863903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parseLiteralValues", "(", "SIZE_LONG", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", "||", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{", "parseLiteralValues", "(", "SIZE_WORD", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "if", "(", "IDVal", ".", "lower"], "ground_truth": ["(", ")", "==", "<STR_LIT>", ")", "{"], "File": "AVRAsmParser", "Func": "ParseDirective", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5346, "Length": 56, "Cover_Rate": 0.5436893203883495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_n_s8", "(", "int8x16_t", "__a", ",", "int8_t", "__b", ")", "{", "return", "__builtin_mve_vcmpneq_n_v16qi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve2___arm_vcmpneq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5347, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitterEL", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI"], "ground_truth": [",", "MCContext", "&", "Ctx", ")", "{"], "File": "MipsMCCodeEmitter12", "Func": "createMipsMCCodeEmitterEL", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5348, "Length": 26, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "<STR_LIT>", "&&", "OpOpcode", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "<STR_LIT>", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", "."], "ground_truth": ["getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5349, "Length": 184, "Cover_Rate": 0.5542168674698795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetRegisterClass", "*", "const", "SingleFloatOnlyCalleeSavedRC", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&"], "ground_truth": ["<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "MipsRegisterInfo38", "Func": "getCalleeSavedRegClasses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5350, "Length": 70, "Cover_Rate": 0.31390134529147984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVectorShift", "(", "SDValue", "Op", ",", "SDValue", "Mask", ",", "SelectionDAG", "&", "DAG", ",", "bool", "&", "isLeft", ",", "SDValue", "&", "ShVal", ",", "unsigned", "&", "ShAmt", ")", "{", "unsigned", "NumElems", "=", "Mask", ".", "getNumOperands", "(", ")", ";", "isLeft", "=", "true", ";", "unsigned", "NumZeros", "=", "getNumOfConsecutiveZeros", "(", "Op", ",", "Mask", ",", "NumElems", ",", "true", ",", "DAG", ")", ";", "if", "(", "!", "NumZeros", ")", "{", "isLeft", "=", "false", ";", "NumZeros", "=", "getNumOfConsecutiveZeros", "(", "Op", ",", "Mask", ",", "NumElems", ",", "false", ",", "DAG", ")", ";", "if", "(", "!", "NumZeros", ")", "return", "false", ";", "}", "bool", "SeenV1", "=", "false", ";", "bool", "SeenV2", "=", "false", ";", "for", "(", "unsigned", "i", "=", "NumZeros", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "unsigned", "Val", "=", "isLeft", "?", "(", "i", "-", "NumZeros", ")", ":", "i", ";", "SDValue", "Idx", "=", "Mask", ".", "getOperand", "(", "isLeft", "?", "i", ":", "(", "i", "-", "NumZeros", ")", ")", ";", "if", "(", "Idx", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "unsigned", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Index", "<", "NumElems", ")", "SeenV1", "=", "true", ";", "else", "{", "Index", "-=", "NumElems"], "ground_truth": [";"], "File": "X86ISelLowering160", "Func": "isVectorShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5351, "Length": 189, "Cover_Rate": 0.7842323651452282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSBitModifierOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<"], "ground_truth": ["'s'", ";"], "File": "ARMInstPrinter (2)", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5352, "Length": 54, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nds32_can_use_bclr_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "~", "ival"], "ground_truth": [")", ")", ";"], "File": "nds32-predicates5", "Func": "nds32_can_use_bclr_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5353, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "unsigned", "Kind", "=", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "Type", "=", "ELF", "::", "R_MIPS_32", ";", "break", ";", "case", "FK_GPRel_4", ":", "Type", "=", "ELF", "::", "R_MIPS_GPREL32", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GPREL16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_26", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_CALL16", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_GD", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::"], "ground_truth": ["R_MIPS_TLS_LDM", ";"], "File": "MipsELFObjectWriter23", "Func": "GetRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5354, "Length": 178, "Cover_Rate": 0.44168734491315137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_laneq_p8", "(", "poly8x16_t", "__a", ",", "const", "int", "__lane1", ",", "poly8x16_t", "__b", ",", "const", "int", "__lane2", ")", "{", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ","], "ground_truth": ["__a", ",", "__lane1", ")", ";"], "File": "arm", "Func": "neon4_vcopyq_laneq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5355, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVoidFunc", "=", "(", "F", "->", "getReturnType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", ";", "if", "(", "isVoidFunc", ")", "FuncInfo", "->", "setReservedFrameCount"], "ground_truth": ["(", "NumArgs", ")", ";"], "File": "PIC16ISelLowering1", "Func": "InitReservedFrameCount", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5356, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitSled", "(", "MI", ",", "SledKind"], "ground_truth": ["::", "FUNCTION_EXIT", ")", ";"], "File": "AArch64AsmPrinter1", "Func": "LowerPATCHABLE_FUNCTION_EXIT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5357, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "<NUM_LIT>", ">", "Result", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0_X", ",", "<STR_LIT>", "::", "src0_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src0_Y", ",", "<STR_LIT>", "::", "src0_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src0_Z", ",", "<STR_LIT>", "::", "src0_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src0_W", ",", "<STR_LIT>", "::", "src0_sel_W", "}", ",", "{", "<STR_LIT>", "::", "src1_X", ",", "<STR_LIT>", "::", "src1_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src1_Y", ",", "<STR_LIT>", "::", "src1_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src1_Z", ",", "<STR_LIT>", "::", "src1_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src1_W", ",", "<STR_LIT>", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "const", "auto", "&", "Op", ":", "OpTable", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "<NUM_LIT>", "]", ")", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "<NUM_LIT>", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0", ",", "<STR_LIT>", "::", "src0_sel", "}", ",", "{", "<STR_LIT>", "::", "src1", ",", "<STR_LIT>", "::", "src1_sel", "}", ",", "{", "<STR_LIT>", "::", "src2", ",", "<STR_LIT>", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "const", "auto", "&", "Op", ":", "OpTable", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "<NUM_LIT>", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "literal", ")", ")", ";", "if", "(", "Operand", ".", "isImm", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Operand", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "assert", "(", "Operand", ".", "isGlobal", "(", ")", ")", ";", "}", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "Result"], "ground_truth": [";"], "File": "R600InstrInfo17", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5358, "Length": 460, "Cover_Rate": 0.8534322820037106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumVals", "!=", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "RegOp", "=", "OpNo", "+", "<NUM_LIT>", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "O", ")", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "LanaiAsmPrinter14", "Func": "PrintAsmOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5359, "Length": 105, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "break", ";", "case", "REG", ":", "ret", "=", "frv_regno_ok_for_base_p", "(", "REGNO", "(", "x", ")", ",", "strict_p", ")", ";", "break", ";", "case", "PRE_MODIFY", ":", "x0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x0", ")", "!=", "REG", "||", "!", "frv_regno_ok_for_base_p", "(", "REGNO", "(", "x0", ")", ",", "strict_p", ")", "||", "GET_CODE", "(", "x1", ")", "!=", "PLUS", "||", "!", "rtx_equal_p", "(", "x0", ",", "XEXP", "(", "x1", ",", "<NUM_LIT>", ")", ")", "||", "GET_CODE", "(", "XEXP", "(", "x1", ",", "<NUM_LIT>", ")", ")", "!=", "REG", "||", "!", "frv_regno_ok_for_base_p", "(", "REGNO", "(", "XEXP", "(", "x1", ",", "<NUM_LIT>", ")", ")", ",", "strict_p", ")", ")", "break", ";", "ret", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONST_INT", ":", "if", "(", "condexec_p", ")", "ret", "=", "FALSE", ";", "else", "{", "ret", "=", "IN_RANGE_P", "(", "INTVAL", "(", "x", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "ret", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "ret", "=", "IN_RANGE_P", "(", "INTVAL", "(", "x", ")", "+", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "PLUS", ":", "x0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x0", ")", "==", "SUBREG", ")", "x0", "=", "SUBREG_REG", "(", "x0", ")", ";", "if", "(", "GET_CODE", "(", "x0", ")", "!=", "REG", ")", "break", ";", "regno0", "=", "REGNO", "(", "x0", ")", ";", "if", "(", "!", "frv_regno_ok_for_base_p", "(", "regno0"], "ground_truth": [",", "strict_p", ")", ")", "break", ";"], "File": "frv2", "Func": "frv_legitimate_address_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5360, "Length": 256, "Cover_Rate": 0.4866920152091255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonRegisterInfo24", "Func": "getReservedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5361, "Length": 147, "Cover_Rate": 0.4106145251396648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_64BIT", ")"], "ground_truth": ["return", "false", ";"], "File": "i386", "Func": "ix86_is_empty_record", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5362, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";", "t", "=", "__ev_mwhssf", "(", "a", ",", "b", ")", ";", "return", "__ev_mwsmian", "(", "t", ",", "(", "(", "__ev64_s32__", ")", "{"], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";"], "File": "spe", "Func": "__internal_ev_mwhgssfan", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5363, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SystemZInstPrinter", "Func": "printAccessRegOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5364, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective"], "ground_truth": ["(", "AsmToken", "DirectiveID", ")", "{"], "File": "TeakAsmParser", "Func": "ParseDirective", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5365, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MaxLHS", "==", "Op1", ")", "SubusLHS", "=", "MaxRHS", ";", "else", "if", "(", "MaxRHS", "==", "Op1", ")", "SubusLHS", "=", "MaxLHS", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SubusLHS", "=", "Op0", ";", "SDValue", "MinLHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MinRHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MinLHS", "==", "Op0", ")", "SubusRHS", "=", "MinRHS", ";", "else", "if", "(", "MinRHS", "==", "Op0", ")", "SubusRHS", "=", "MinLHS", ";", "else", "return", "SDValue", "(", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "SubusLHS", ",", "SubusRHS", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "SubusLHS", ",", "Known", ")", ";", "unsigned", "NumZeros", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "NumZeros", "<", "<NUM_LIT>", ")", "||", "NumZeros", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ExtType", "=", "SubusLHS", ".", "getValueType", "(", ")", ";", "EVT", "ShrinkedType", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "ShrinkedType", "=", "<STR_LIT>", ";", "else", "ShrinkedType", "=", "NumZeros", ">=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "SaturationConst", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getLowBitsSet", "(", "ExtType", ".", "getScalarSizeInBits", "(", ")", ",", "ShrinkedType", ".", "getScalarSizeInBits", "(", ")"], "ground_truth": [")", ",", "SDLoc", "(", "SubusLHS", ")", ",", "ExtType", ")", ";"], "File": "X86ISelLowering143", "Func": "combineSubToSubus", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5366, "Length": 242, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "riscv_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ",", "mode", ",", "FALSE", ")", ";", "return", ";", "}", "if", "(", "riscv_split_symbol", "(", "dest", ",", "src", ",", "MAX_MACHINE_MODE", ",", "&", "src", ",", "FALSE", ")", ")", "{", "riscv_emit_set", "(", "dest", ",", "src", ")", ";", "return", ";", "}", "if", "(", "riscv_tls_symbol_p", "(", "src", ")", ")", "{", "riscv_emit_move", "(", "dest", ",", "riscv_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "can_create_pseudo_p", "(", ")", ")", ")", "{", "base", "=", "riscv_force_temporary", "(", "dest", ",", "base", ",", "FALSE", ")", ";", "riscv_emit_move", "(", "dest", ",", "riscv_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "src", "=", "force_const_mem", "(", "mode", ",", "src"], "ground_truth": [")", ";"], "File": "riscv", "Func": "riscv_legitimize_const_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5367, "Length": 140, "Cover_Rate": 0.6965174129353234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "imm", "=", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", "return", "false", ";", "imm", "=", "(", "imm", "<<", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "RestoreMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "RestoreMI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "("], "ground_truth": ["reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";"], "File": "DelaySlotFiller17", "Func": "combineRestoreSETHIi", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5368, "Length": 94, "Cover_Rate": 0.4973544973544973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo"], "ground_truth": ["(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5369, "Length": 56, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Waitcnt", "=", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShiftLo", "(", "Version", ".", "Major", ")", ",", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ")", ";", "return", "packBits", "(", "Vmcnt", ">>", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ",", "Waitcnt", ",", "getVmcntBitShiftHi", "(", "Version", "."], "ground_truth": ["Major", ")", ",", "getVmcntBitWidthHi", "(", "Version", ".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5370, "Length": 52, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "return", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", "?", "CSR_Interrupt_64R6_SaveList", ":", "CSR_Interrupt_64_SaveList", ";", "else", "return", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "?", "CSR_Interrupt_32R6_SaveList", ":", "CSR_Interrupt_32_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")"], "ground_truth": ["return", "CSR_N64_SaveList", ";"], "File": "MipsRegisterInfo (2)1", "Func": "getCalleeSavedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5371, "Length": 89, "Cover_Rate": 0.6357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "SMLoc", "VIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "expr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "expr", "||", "!", "validateMSAIndex", "(", "(", "int", ")", "expr", "->", "getValue", "(", ")", ",", "Kind", ")", ")", "{", "Error", "(", "VIdx", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "bool", "insve", "=", "Mnemonic", "->", "getToken", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", "->", "getToken", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", "->", "getToken", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", "->", "getToken", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "insve", "&&", "Operands", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "if", "(", "expr", "->", "getValue", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "VIdx", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "VIdx", ")", ")", ";", "}", "else", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "expr", ",", "VIdx", ",", "E", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "MipsAsmParser29", "Func": "parseMSARegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5372, "Length": 265, "Cover_Rate": 0.31812725090036015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isText", "(", ")", ")", "return", "TextSection", ";", "if", "(", "UseCPRel", ")", "{", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "CStringSection", ";", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "return", "MergeableConst8Section", ";", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";", "}", "Type", "*", "ObjType", "=", "GV", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "auto", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "!", "ObjType", "->", "isSized", "(", ")", "||", "DL", ".", "getTypeAllocSize", "(", "ObjType", ")", "<", "CodeModelLargeSize", ")", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySection", ":", "DataRelROSection", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "return", "BSSSection", ";", "if", "(", "Kind", ".", "isDataRel", "(", ")", ")", "return", "DataSection", ";", "if", "(", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "return", "DataRelROSection", ";", "}", "else", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySectionLarge", ":", "DataRelROSectionLarge", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind"], "ground_truth": [".", "isCommon", "(", ")", ")", "return", "BSSSectionLarge", ";"], "File": "XCoreTargetObjectFile19", "Func": "SelectSectionForGlobal", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5373, "Length": 207, "Cover_Rate": 0.7040816326530612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "Ext", ")", "{", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<"], "ground_truth": ["<STR_LIT>", ";", "break", ";"], "File": "AArch64InstPrinter17", "Func": "printRegExtendOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5374, "Length": 78, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flag", "==", "<NUM_LIT>", ")", "return", "CC_<ISA_LIT>32_SVR4", ";", "else", "if", "(", "Flag", "==", "<NUM_LIT>", ")", "return", "CC_<ISA_LIT>32_SVR4_ByVal", ";", "else", "if", "(", "Flag", "==", "<NUM_LIT>", ")"], "ground_truth": ["return", "CC_<ISA_LIT>32_SVR4_VarArg", ";"], "File": "PPCFastISel (2)", "Func": "usePPC32CCs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5375, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "."], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "WebAssemblyFrameLowering", "Func": "hasReservedCallFrame", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5376, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UI", "!=", "UE", ";", ")", "{", "MachineOperand", "&", "StoreMO", "=", "*", "UI", "++", ";", "MachineInstr", "&", "StoreMI", "=", "*", "StoreMO", ".", "getParent", "(", ")", ";", "if", "(", "StoreMI", ".", "getParent", "(", ")", "==", "MI", ".", "getParent", "(", ")", "&&", "isPotentialBlockedMemCpyPair", "(", "MI", ".", "getOpcode", "(", ")", ",", "StoreMI", ".", "getOpcode", "(", ")", ")", "&&", "isRelevantAddressingMode", "(", "&", "MI", ")", "&&", "isRelevantAddressingMode", "(", "&", "StoreMI", ")", ")", "{", "assert", "(", "MI", ".", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "StoreMI", ".", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86AvoidStoreForwardingBlocks1", "Func": "findPotentiallylBlockedCopies", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5377, "Length": 89, "Cover_Rate": 0.40825688073394495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "OffsetSGPR", ")", ".", "addImm", "(", "HiOffset", ")", ";", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfSGPROp", ")", ",", "RegHi", ")", ".", "addOperand", "(", "*", "SBase", ")", ".", "addReg", "(", "OffsetSGPR", ")", ";", "}", "else", "{", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfImmOp", ")", ",", "RegHi", ")", ".", "addOperand", "(", "*", "SBase", ")", ".", "addImm", "(", "HiOffset", "/", "OffScale", ")", ";", "}", "}", "else", "{", "MachineOperand", "*", "SOff", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "soff", ")", ";", "Lo", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfSGPROp", ")", ",", "RegLo", ")", ".", "addOperand", "(", "*", "SBase", ")", ".", "addOperand", "(", "*", "SOff", ")", ";", "unsigned", "OffsetSGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_I32", ")", ",", "OffsetSGPR", ")", ".", "addOperand", "(", "*", "SOff", ")", ".", "addImm", "(", "HalfSize", ")", ";", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfSGPROp", ")", ")", ".", "addOperand", "(", "*", "SBase", ")", ".", "addReg", "(", "OffsetSGPR", ")", ";", "}", "unsigned", "SubLo", ",", "SubHi", ";", "switch", "(", "HalfSize", ")", "{", "case", "<NUM_LIT>", ":", "SubLo", "=", "AMDGPU", "::", "sub0", ";", "SubHi", "=", "AMDGPU", "::", "sub1", ";", "break", ";", "case", "<NUM_LIT>", ":", "SubLo", "=", "AMDGPU", "::", "sub0_sub1", ";", "SubHi", "=", "AMDGPU", "::", "sub2_sub3", ";", "break", ";", "case", "<NUM_LIT>", ":", "SubLo", "=", "AMDGPU", "::", "sub0_sub1_sub2_sub3", ";", "SubHi", "=", "AMDGPU", "::", "sub4_sub5_sub6_sub7", ";", "break", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "SIInstrInfo119", "Func": "splitSMRD", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5378, "Length": 276, "Cover_Rate": 0.46464646464646464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "lowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "Cpu0ISelLowering4", "Func": "LowerOperation", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5379, "Length": 84, "Cover_Rate": 0.8842105263157894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSlot", "(", "RegNo", ")"], "ground_truth": ["==", "StackTop", "-", "<NUM_LIT>", ";"], "File": "X86FloatingPoint", "Func": "isAtTop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5380, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV4I64VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "int", "PSHUFDMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "{", "PSHUFDMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "<NUM_LIT>", "*", "RepeatedMask", "[", "i", "]", ";", "PSHUFDMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "*", "RepeatedMask", "[", "i", "]", "+", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "}", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "!", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2"], "ground_truth": [",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering24", "Func": "lowerV4I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5381, "Length": 475, "Cover_Rate": 0.9350393700787402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerI1Copies", "(", ")", ":"], "ground_truth": ["MachineFunctionPass", "(", "ID", ")", "{"], "File": "SILowerI1Copies20", "Func": "SILowerI1Copies", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5382, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg"], "ground_truth": [")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SIRegisterInfo111", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5383, "Length": 136, "Cover_Rate": 0.6355140186915887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_AVX", ")", "return", "-", "<NUM_LIT>", ";", "return", "TARGET_AVX512F", "?", "<NUM_LIT>", ":", "TARGET_AVX2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "'d'", ":", "if", "(", "!", "TARGET_AVX2", ")", "return", "-", "<NUM_LIT>", ";", "return", "TARGET_AVX512F", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "'e'", ":", "if", "(", "!", "TARGET_AVX512F", ")", "return", "-", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "i386", "Func": "ix86_simd_clone_usable", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5384, "Length": 54, "Cover_Rate": 0.46956521739130436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getBuildVector", "(", "ViaVecTy", ",", "DL", ",", "makeArrayRef", "(", "Ops", ",", "ViaVecTy", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "if", "(", "ViaVecTy", "!=", "ResVecTy", ")", "{", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ViaVecTy", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVecTy", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ViaVecTy", ",", "Result", ",", "One", ")", ")", ";", "}", "return", "Result"], "ground_truth": [";"], "File": "MipsSEISelLowering18", "Func": "lowerMSASplatZExt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5385, "Length": 76, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getConstantImm", "(", ")", "const", "{", "const", "MCExpr", "*", "Val", "="], "ground_truth": ["getImm", "(", ")", ";"], "File": "RV16KAsmParser", "Func": "getConstantImm", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5386, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbic_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{", "return", "__a", "&"], "ground_truth": ["~", "__b", ";"], "File": "arm", "Func": "neon_vbic_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5387, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_dest", "!=", "reg_base", "-", "<NUM_LIT>", "&&", "!", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "{", "avr_asm_len", "(", "TINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ",", "op", ",", "plen"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "avr_out_load_psi_reg_no_disp_tiny", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5388, "Length": 55, "Cover_Rate": 0.3216374269005848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isTailCall", "&&", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "CallOpc", "==", "<STR_LIT>", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "InFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "}", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant"], "ground_truth": ["(", "BytesCalleePops", ",", "true", ")", ",", "InFlag", ")", ";"], "File": "PPCISelLowering113", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5389, "Length": 267, "Cover_Rate": 0.483695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vclzq_m_u8", "(", "uint8x16_t", "__inactive", ",", "uint8x16_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vclzq_m_uv16qi", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vclzq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5390, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", ";"], "File": "XNCMFrameLowering", "Func": "hasReservedCallFrame", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5391, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>PEI"], "ground_truth": ["(", ")", "{"], "File": "WebAssemblyPEI", "Func": "createWebAssemblyPEI", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5392, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const"], "ground_truth": ["Function", "&", "F", ")", "{"], "File": "TGSITargetMachine", "Func": "getTargetIRAnalysis", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5393, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "MaskInReg", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "RetOps", "[", "]", "=", "{", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "array_lengthof", "(", "RetOps", ")"], "ground_truth": [",", "dl", ")", ";"], "File": "X86ISelLowering163", "Func": "getMGatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5394, "Length": 115, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetData", "*", "TD", "=", "TM", "->", "getTargetData", "(", ")", ";", "const", "Type", "*", "Ty", "=", "C", "->", "getType", "(", ")", ";", "unsigned", "ValSize", "=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "<ISA_LIT>Section", "*", "Found", "=", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "IDATASections_", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "DataBankSize", "-", "IDATASections_", "[", "i", "]", "->", "getSize", "(", ")", ">=", "ValSize", ")", "{", "Found", "=", "IDATASections_", "[", "i", "]", ";", "break", ";", "}", "}", "if", "(", "!", "Found", ")", "{", "std", "::", "string", "name", "=", "PAN", "::", "getIdataSectionName", "(", "IDATASections_", ".", "size", "(", ")", ")", ";", "Found", "=", "get<ISA_LIT>DataSection", "(", "name", ".", "c_str", "(", ")", ",", "IDATA", ")", ";", "}", "Found", "->", "Items", ".", "push_back", "("], "ground_truth": ["GV", ")", ";"], "File": "PIC16TargetObjectFile", "Func": "allocateIDATA", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5395, "Length": 129, "Cover_Rate": 0.6056338028169014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_asm_declare_constant_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const_tree", "exp", ",", "HOST_WIDE_INT", "obj_size", ")", "{", "write_var_marker", "(", "file", ",", "true", ",", "false", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "tree", "type", "=", "TREE_TYPE", "(", "exp", ")", ";", "nvptx_assemble_decl_begin", "(", "file", ",", "name", ",", "<STR_LIT>", ",", "type"], "ground_truth": [",", "obj_size", ",", "TYPE_ALIGN", "(", "type", ")", ")", ";"], "File": "nvptx", "Func": "nvptx_asm_declare_constant_name", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5396, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "return", "AsmPrinter", "::", "doFinalization", "("], "ground_truth": ["M", ")", ";"], "File": "PIC16AsmPrinter5", "Func": "doFinalization", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5397, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DataSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "DataSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "BSSSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "BSSSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "if", "(", "T", ".", "isArch64Bit", "(", ")", "&&", "(", "Features", "&", "<STR_LIT>", ")", ")", "{", "const", "MCSectionELF", "*", "Sec", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_MIPS_OPTIONS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MIPS_NOSTRIP", ",", "SectionKind", "::", "getMetadata", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MCA", ".", "getOrCreateSectionData", "(", "*", "Sec", ")", ".", "setAlignment", "(", "<NUM_LIT>", ")", ";", "OS", ".", "SwitchSection", "(", "Sec", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "MipsTargetStreamer11", "Func": "finish", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5398, "Length": 168, "Cover_Rate": 0.3644251626898048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "-", "MFI", ".", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "const", "MCPhysReg", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "{", "unsigned", "Size", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "*", "R", ")", "->"], "ground_truth": ["getSize", "(", ")", ";"], "File": "MipsFrameLowering11", "Func": "estimateStackSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5399, "Length": 72, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", "::", "offset16_8", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset32_8", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset64_8", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset16_16", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset32_16", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset64_16", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset16_32", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset32_32", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset64_32", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset32_64", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "offset64_64", ":", "Res", "=", "translateMemOffset", "(", "MIOpNo", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "SSECC", ":", "case", "<STR_LIT>", "::", "u8imm", ":", "case", "<STR_LIT>", "::", "i1imm", ":", "case", "<STR_LIT>", "::", "i8imm", ":", "case", "<STR_LIT>", "::", "i16imm", ":", "case", "<STR_LIT>", "::", "i16i8imm", ":", "case", "<STR_LIT>", "::", "i32imm", ":", "case", "<STR_LIT>", "::", "i32i8imm", ":", "case", "<STR_LIT>", "::", "i32u8imm", ":", "case", "<STR_LIT>", "::", "i64i8imm", ":", "case", "<STR_LIT>", "::", "i64i32imm", ":", "case", "<STR_LIT>", "::", "i64imm", ":", "{", "Res", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "getResultTy", "(", "<NUM_LIT>", ")", ")", ",", "getImmOp", "(", "MIOpNo", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "i64i32imm_pcrel", ":", "case", "<STR_LIT>", "::", "brtarget", ":", "case", "<STR_LIT>", "::", "brtarget8", ":", "case", "<STR_LIT>", "::", "brtarget16", ":", "case", "<STR_LIT>", "::"], "ground_truth": ["brtarget32", ":", "{"], "File": "X86DCInstruction", "Func": "translateCustomOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5400, "Length": 290, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vld4q_u32", "(", "uint32_t", "const", "*", "__addr", ")", "{", "union", "{", "uint32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_mve_vld4qv4si", "(", "(", "__builtin_neon_si", "*", ")", "__addr", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "mve___arm_vld4q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5401, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "AM2Opc", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "?", "sub", ":"], "ground_truth": ["add", ";"], "File": "ARMAddressingModes", "Func": "getAM2Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5402, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon2_vandq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5403, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "OS", ".", "str", "(", ")", ")", ")", ";", "}", "return", ";", "case", "<STR_LIT>", ":", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "StringRef", "(", "<STR_LIT>", ")", "+", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerTlsAddr", "(", "OutStreamer", ",", "MCInstLowering", ",", "*", "MI", ")", ";", "case", "<STR_LIT>", ":", "{", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "("], "ground_truth": ["PICBase", ")", ";"], "File": "X86MCInstLower102", "Func": "EmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5404, "Length": 172, "Cover_Rate": 0.3598326359832636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AssemblerOptions", ".", "back", "(", ")", "->", "isReorder", "(", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "AssemblerOptions", ".", "back", "(", ")", "->", "setNoMacro", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetNoMacro", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser (2)4", "Func": "parseSetNoMacroDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5405, "Length": 58, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "<STR_LIT>", "||", "CopyVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "CopyVT", "=", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "InFlag", "}", ";", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "CopyVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "X86ISelLowering116", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5406, "Length": 172, "Cover_Rate": 0.4562334217506631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BucketChain", ".", "Elements", "[", "j", "]", ".", "Offset", ")", "RemainderOffsetInfo", "[", "<NUM_LIT>", "]", "=", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "{", "unsigned", "Remainder", "=", "cast", "<", "SCEVConstant", ">", "(", "BucketChain", ".", "Elements", "[", "j", "]", ".", "Offset", ")", "->", "getAPInt", "(", ")", ".", "urem", "(", "Form", ")", ";", "if", "(", "RemainderOffsetInfo", ".", "find", "(", "Remainder", ")", "==", "RemainderOffsetInfo", ".", "end", "(", ")", ")", "RemainderOffsetInfo", "[", "Remainder", "]", "=", "std", "::", "make_pair", "(", "j", ",", "<NUM_LIT>", ")", ";", "else", "RemainderOffsetInfo", "[", "Remainder", "]", ".", "second", "++", ";", "}", "}", "unsigned", "MaxCountRemainder", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "(", "unsigned", ")", "Form", ";", "j", "++", ")", "if", "(", "(", "RemainderOffsetInfo", ".", "find", "(", "j", ")", "!=", "RemainderOffsetInfo", ".", "end", "(", ")", ")", "&&", "RemainderOffsetInfo", "[", "j", "]", ".", "second", ">", "RemainderOffsetInfo"], "ground_truth": ["[", "MaxCountRemainder", "]", ".", "second", ")", "MaxCountRemainder", "=", "j", ";"], "File": "PPCLoopInstrFormPrep", "Func": "prepareBaseForDispFormChain", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5407, "Length": 152, "Cover_Rate": 0.4393063583815029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddInst", "=", "RI", ".", "getUniqueVRegDef", "(", "vreg", ")", ";", "if", "(", "AddInst", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "reg", ";", "int64_t", "off", ";", "switch", "(", "AddInst", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "AddInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "reg", "=", "AddInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "off", "=", "AddInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "CheriAddressingModeFolder", "Func": "tryToFoldAdd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5408, "Length": 89, "Cover_Rate": 0.5816993464052288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "JITInfo"], "ground_truth": [";"], "File": "SparcSubtarget11", "Func": "getJITInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5409, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "offset", "=", "<NUM_LIT>", ",", "chainp", "=", "&", "aof_pic_chain", ";", "*", "chainp", ";", "offset", "+=", "<NUM_LIT>", ",", "chainp", "=", "&", "(", "*", "chainp", ")", "->", "next", ")", "if", "(", "(", "*", "chainp", ")", "->", "symname", "==", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", "return", "plus_constant", "(", "aof_pic_label", ",", "offset", ")", ";", "*", "chainp", "=", "(", "struct", "pic_chain", "*", ")", "xmalloc", "(", "sizeof", "(", "struct", "pic_chain", ")", ")", ";", "(", "*", "chainp", ")", "->", "next", "=", "NULL", ";", "(", "*", "chainp", ")", "->", "symname", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "plus_constant", "(", "aof_pic_label", ","], "ground_truth": ["offset", ")", ";"], "File": "arm3", "Func": "aof_pic_entry", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5410, "Length": 100, "Cover_Rate": 0.746268656716418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine"], "ground_truth": ["(", ")", "const", "{"], "File": "VideocoreTargetMachine", "Func": "getVideocoreTargetMachine", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5411, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot90_m_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcmlaq_rot90_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5412, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "LT", ":", "return", "<STR_LIT>", ";", "case", "GE", ":", "return", "<STR_LIT>", ";", "case", "LE", ":", "return", "<STR_LIT>", ";", "case", "ORDERED", ":", "return", "<STR_LIT>", ";", "case", "UNORDERED", ":", "return", "<STR_LIT>", ";", "case", "UNEQ", ":", "return", "<STR_LIT>", ";", "case", "UNGE", ":", "return", "<STR_LIT>", ";", "case", "UNGT", ":", "return", "<STR_LIT>", ";", "case", "UNLE", ":", "return", "<STR_LIT>", ";", "case", "UNLT", ":", "return", "<STR_LIT>", ";", "case", "LTGT", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "m68k", "Func": "m68k_output_branch_float_rev", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5413, "Length": 69, "Cover_Rate": 0.6509433962264151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitLabel", "(", "Symbol", ",", "Loc", ",", "F", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL"], "ground_truth": [")", ";"], "File": "ARMELFStreamer11", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5414, "Length": 27, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "SelectGlobalValueVariableOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "BaseReg", "="], "ground_truth": ["Addr", ";"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectGlobalValueVariableOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5415, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Immediate", "|=", "(", "cast", "<", "ConstantSDNode", ">", "(", "In", ")", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "<<", "idx", ";", "HasConstElts", "=", "true", ";", "}", "if", "(", "SplatIdx", "<", "<NUM_LIT>", ")", "SplatIdx", "=", "idx", ";", "else", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsSplat", ")", "{", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ";", "assert", "(", "Cond", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getSelect", "(", "dl", ",", "VT", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "SDValue", "DstVec", ";", "if", "(", "HasConstElts", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "ImmL", "=", "DAG", ".", "getConstant", "(", "Lo_32", "(", "Immediate", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ImmH", "=", "DAG", ".", "getConstant", "(", "Hi_32", "(", "Immediate", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "ImmL", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ImmL", ")", ";", "ImmH", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ImmH", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["<STR_LIT>", ",", "ImmL", ",", "ImmH", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5416, "Length": 246, "Cover_Rate": 0.4026186579378069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "SlotWithTag", "getTombstoneKey"], "ground_truth": ["(", ")", "{"], "File": "AArch64StackTaggingPreRA1", "Func": "getTombstoneKey", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5417, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpeq_epi8_mask", "(", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_pcmpeqb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi"], "ground_truth": [")", "__B", ",", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmpeq_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5418, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "return", "false", ";", "if", "(", "flag_pic", "&&", "!", "(", "strict_p", "&&", "TARGET_PCREL", ")", "&&", "symbolic_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "M68K_OFFSETS_MUST_BE_WITHIN_SECTIONS_P", "&&", "reach"], "ground_truth": [">", "<NUM_LIT>", ")", "{"], "File": "m68k", "Func": "m68k_legitimate_constant_address_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5419, "Length": 41, "Cover_Rate": 0.37272727272727274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "I", "->", "isBranch", "(", ")", ")", "&&", "!", "(", "I", "->", "mayLoad", "(", ")", ")", "&&", "!", "(", "I", "->", "mayStore", "(", ")", ")", "&&", "!", "(", "I", "->", "isCall", "(", ")", ")", "&&", "!", "(", "I", "->", "isReturn", "(", ")", ")", "&&", "!", "(", "I", "->", "isCompare", "(", ")", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", ")", "{", "MachineInstr", "*", "slaveinst1", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "slaveinst2", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "I", ")", ";", "slaveinst1", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "slaveinst2", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "opcount", "=", "<NUM_LIT>", ";", "opcount", "<", "I", "->", "getNumOperands", "(", ")", ";", "opcount", "++", ")", "{", "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "slaveinst1", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg1", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "slaveinst2", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg2", "(", "I"], "ground_truth": ["->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";"], "File": "NEMESIS", "Func": "triplicateInstructionsSWIFT", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5420, "Length": 208, "Cover_Rate": 0.6933333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "find_addr_reg", "(", "rtx", "addr", ")", "{", "while", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "addr", "=", "XEXP", "(", "addr", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "m68k", "Func": "find_addr_reg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5421, "Length": 65, "Cover_Rate": 0.5038759689922481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "ShiftAmount", "=", "ShiftAmount", "%", "VT", ".", "getSizeInBits", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "ShiftAmount", "&&", "ShiftAmount", "<", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "ShiftAmount", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "ShiftAmount", "&&", "ShiftAmount", "<", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "ShiftAmount", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmount", "==", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "ShiftAmount", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmount", "==", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "ShiftAmount", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmount", "==", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "ShiftAmount", "=", "<NUM_LIT>", ";", "}", "}", "while", "(", "ShiftAmount", "--", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "Opc8", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "}", "return"], "ground_truth": ["Victim", ";"], "File": "AVRISelLowering35", "Func": "LowerShifts", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5422, "Length": 321, "Cover_Rate": 0.40632911392405063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_PCRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "FK_Data_4", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86MachObjectWriter (2)", "Func": "getFixupKindLog2Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5423, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_laneq_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16x8_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "(", "__a", "-", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c"], "ground_truth": [",", "__lane", ")", ")", ")", ";"], "File": "arm", "Func": "neon2_vmls_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5424, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "MaxAlign", "=", "calculateMaxStackAlign", "(", "MF", ")", ";", "unsigned", "CSSize", "=", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "RetOpcode", "&&", "*", "RetOpcode", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "MF", ".", "getFunction", "(", ")", "->", "getPersonalityFn", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "TargetMBB", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "if", "(", "RetOpcode", "&&", "*", "RetOpcode", "==", "<STR_LIT>", ")", "{", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "alignTo", "(", "FrameSize", ",", "MaxAlign", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "("], "ground_truth": [")", ";"], "File": "X86FrameLowering102", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5425, "Length": 300, "Cover_Rate": 0.30643513789581206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdwdupq_x_u8", "(", "uint32_t", "*", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vdwdupq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5426, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")"], "ground_truth": ["__builtin_aarch64_sqnegv2si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vqneg_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5427, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "LoadOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "StoreOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "LoadOpcode", ",", "DstReg", ")", ".", "addReg", "(", "PtrOp", ".", "getReg", "(", ")", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "ArithOpcode", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", "."], "ground_truth": ["addReg", "(", "SrcReg", ")", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandAtomicArithmeticOp", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5428, "Length": 81, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MovMI", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstReg", "}", ",", "{", "}", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "<STR_LIT>", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MovMI", ",", "TII", ","], "ground_truth": ["TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectJumpTable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5429, "Length": 52, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>FPMoverPass", "(", "*", "this", ")", ")", ";", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "*"], "ground_truth": ["this", ")", ")", ";"], "File": "SparcTargetMachine", "Func": "addPreEmitPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5430, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPIC", "=", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "bool", "isCodeLarge", "=", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "if", "(", "(", "isPIC", ")", "&&", "(", "isCodeLarge", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "closeP", "=", "true", ";", "}", "else", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "const", "MachineOperand", "&", "firstMO", "=", "MI", "->", "getOperand", "(", "opNum", "-", "<NUM_LIT>", ")", ";", "if", "(", "firstMO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "closeP", "=", "true", ";", "}", "else", "if", "(", "(", "isPIC", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "!", "MO", ".", "isReg"], "ground_truth": ["(", ")", ")", "&&", "(", "!", "MO", ".", "isImm", "(", ")", ")", ")", "{"], "File": "MipsAsmPrinter31", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5431, "Length": 181, "Cover_Rate": 0.3062605752961083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SRegLoc", "=", "getLoc", "(", ")", ";", "int", "RegNum", "=", "tryParseRegister", "(", ")", ";", "RegKind", "RegisterKind", "=", "RegKind", "::", "Scalar", ";", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "{", "StringRef", "Kind", ";", "RegisterKind", "=", "RegKind", "::", "NeonVector", ";", "OperandMatchResultTy", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "NeonVector", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "Res", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "{", "StringRef", "Kind", ";", "RegisterKind", "=", "RegKind", "::", "SVEDataVector", ";", "OperandMatchResultTy", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEDataVector", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "Res", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "{", "StringRef", "Kind"], "ground_truth": [";"], "File": "AArch64AsmParser12", "Func": "parseDirectiveReq", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5432, "Length": 170, "Cover_Rate": 0.5414012738853503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "value0", "=", "expand_normal", "(", "arg0", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "return", "target"], "ground_truth": [";"], "File": "nds32-intrinsic2", "Func": "nds32_expand_builtin_null_ftype_reg", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5433, "Length": 46, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_slli_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "const", "int", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psllwi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_slli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5434, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "Super", "->", "getSize", "(", ")", "==", "RC", "->", "getSize", "(", ")", ")", "return", "Super", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "Super", "->", "getSize", "(", ")", "==", "RC", "->", "getSize", "(", ")", ")", "return", "Super", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86RegisterInfo82", "Func": "getLargestLegalSuperClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5435, "Length": 117, "Cover_Rate": 0.4398496240601504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb1", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "isThumb1", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "Align", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMConstantIslandPass15", "Func": "getCPEAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5436, "Length": 41, "Cover_Rate": 0.3082706766917293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerBRCOND", "(", "SDValue", "Op", ","], "ground_truth": ["SelectionDAG", "&", "DAG", ")", "const", "{"], "File": "Cpu0ISelLowering1", "Func": "LowerBRCOND", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5437, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", "."], "ground_truth": ["addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "File": "J2FrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5438, "Length": 53, "Cover_Rate": 0.30994152046783624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ">=", "VRegStackified", ".", "size", "(", ")", ")", "VRegStackified", ".", "resize", "(", "I", "+", "<NUM_LIT>", ")", ";", "VRegStackified", ".", "set", "("], "ground_truth": ["I", ")", ";"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "stackifyVReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5439, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_gatherpfdps", "(", "(", "__mmask16", ")", "<NUM_LIT>", ",", "(", "__v16si", ")", "__index", ",", "__addr", ",", "__scale", ","], "ground_truth": ["__hint", ")", ";"], "File": "avx512pfintrin", "Func": "_mm512_prefetch_i32gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5440, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAbsoluteCall", "(", ")", "const", "{", "return"], "ground_truth": ["HasAbsoluteCall", ";", "}"], "File": "MipsSubtarget20", "Func": "hasAbsoluteCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5441, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcFamily", "=="], "ground_truth": ["CortexA7", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5442, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}"], "ground_truth": [";"], "File": "AMDGPUInstructionSelector15", "Func": "selectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5443, "Length": 38, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N1", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "if", "(", "ConstantSDNode", "*", "Y1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "Y1C", "->", "getAPIntValue", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ")", "{", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")"], "ground_truth": [",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "performIntegerAbsCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5444, "Length": 154, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ")", "{", "gcc_assert", "(", "i", "<", "MAX_REGS", ")", ";", "if", "(", "REG_ORDER", "[", "i", "]", "==", "BP_REG", "&&", "hfp"], "ground_truth": [")", "++", "count", ";"], "File": "i386-features", "Func": "is_stub_managed_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5445, "Length": 38, "Cover_Rate": 0.5066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5446, "Length": 40, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "hashval_t", "wrapped_symbol_hasher", "::", "hash", "(", "const", "value_type", "*", "v", ")", "{", "return", "htab_hash_string", "(", "v"], "ground_truth": [")", ";"], "File": "winnt4", "Func": "hash", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5447, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setHasStackArgs", "(", "bool"], "ground_truth": ["B", ")", "{"], "File": "GBZ80MachineFunctionInfo", "Func": "setHasStackArgs", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5448, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "imm32", "=", "imm_values", ".", "imm32", ";", "*", "imm64", "=", "imm_values", ".", "imm64", ";", "return", "imm_values", ".", "imm32", "*", "<NUM_LIT>", "+", "imm_values", "."], "ground_truth": ["imm64", "*", "<NUM_LIT>", ";"], "File": "i3865", "Func": "get_num_immediates", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5449, "Length": 27, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Offset", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "!", "<STR_LIT>", "(", "STI", ")", "||", "isUInt", "<", "<NUM_LIT>"], "ground_truth": [">", "(", "Offset", ")", ")", ";"], "File": "SIMCCodeEmitter10", "Func": "getSMEMOffsetEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5450, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "temp", ";", "if", "(", "op_const", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "temp", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "temp", "|=", "(", "opint", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "build_int_cst", "(", "alpha_dimode_u"], "ground_truth": [",", "temp", ")", ";"], "File": "alpha", "Func": "alpha_fold_builtin_pklb", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5451, "Length": 43, "Cover_Rate": 0.7413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "&", "DL", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "IsTailCall", "="], "ground_truth": ["false", ";"], "File": "LanaiISelLowering1", "Func": "LowerCall", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5452, "Length": 83, "Cover_Rate": 0.503030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getMemOperandsWithOffsetWidth", "(", "MIa", ",", "BaseOps0", ",", "Offset0", ",", "Offset0IsScalable", ",", "Dummy0", ",", "&", "RI", ")", "||", "!", "getMemOperandsWithOffsetWidth", "(", "MIb", ",", "BaseOps1", ",", "Offset1", ",", "Offset1IsScalable", ",", "Dummy1", ",", "&", "RI", ")", ")", "return", "false", ";", "if", "(", "!", "memOpsHaveSameBaseOperands", "(", "BaseOps0", ",", "BaseOps1"], "ground_truth": [")", ")", "return", "false", ";"], "File": "SIInstrInfo11", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5453, "Length": 52, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getIntImmCostIntrin", "(", "<STR_LIT>", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm"], "ground_truth": [",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{"], "File": "LanaiTargetTransformInfo10", "Func": "getIntImmCostIntrin", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5454, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreservedAnalyses", "<ISA_LIT>AbstractMemberAccessPass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "<ISA_LIT>AbstractMemberAccess", "(", "TM", ")", ".", "run", "(", "F", ")", "?"], "ground_truth": ["PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "File": "BPFAbstractMemberAccess1", "Func": "run", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5455, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "N00VT", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "MatchingVecType", "=", "N00VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "if", "(", "Size", "!=", "MatchingVecType", ".", "getSizeInBits"], "ground_truth": ["(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineExtSetcc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5456, "Length": 151, "Cover_Rate": 0.48089171974522293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAISrc_1024V2F16", "(", ")", "const"], "ground_truth": ["{"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5457, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIFrameLowering5", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5458, "Length": 129, "Cover_Rate": 0.3944954128440367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arc_set_default_type_attributes", "(", "tree"], "ground_truth": ["type", "ATTRIBUTE_UNUSED", ")", "{"], "File": "arc4", "Func": "arc_set_default_type_attributes", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5459, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")"], "ground_truth": [")", ";"], "File": "RISCVDisassembler", "Func": "DecodeFPR64CRegisterClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5460, "Length": 19, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isPCREL", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "PCREL_WRAPPER", "||", "Opcode"], "ground_truth": ["==", "PCREL_OFFSET", ";"], "File": "SystemZISelLowering (2)", "Func": "isPCREL", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5461, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Res", "||", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "MRI", "->", "replaceRegWith", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "I", ".", "removeFromParent", "(", ")", ";", "}", "else", "if", "(", "I", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "{", "MRI", "->", "setType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "true", ";", "}", "if", "(", "I", ".", "getNumOperands", "(", ")", "!="], "ground_truth": ["I", ".", "getNumExplicitOperands", "(", ")", ")", "{"], "File": "SPIRVInstructionSelector1", "Func": "select", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5462, "Length": 112, "Cover_Rate": 0.32748538011695905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "uint8_t", ">", "(", "Data", "[", "Offset", "+", "Idx", "]", ")", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "static_cast", "<", "uint64_t", ">", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value"], "ground_truth": ["&", "Mask", ";"], "File": "LanaiAsmBackend17", "Func": "applyFixup", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5463, "Length": 70, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p", "=", "ggc_alloc", "<", "extern_list", ">", "(", ")", ";", "p", "->", "next"], "ground_truth": ["=", "extern_head", ";"], "File": "winnt", "Func": "i386_pe_record_external_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5464, "Length": 15, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "int", "MCOp", "=", "<STR_LIT>", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "<NUM_LIT>", ")", "return", "Opcode", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "uint16_t", "NMCOp", "=", "(", "uint16_t", ")", "-", "<NUM_LIT>", ";", "NMCOp", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NMCOp", "==", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", "NMCOp", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NMCOp", "!=", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", "MCOp", "=", "NMCOp", ";", "}", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "isAsmOnlyOpcode", "(", "MCOp", ")", ")", "return", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SIInstrInfo120", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5465, "Length": 108, "Cover_Rate": 0.416988416988417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeRVCInstrRdRs1UImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeGPRRegisterClass", "(", "Inst", ",", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "uint64_t", "UImm6", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "Result", "=", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "UImm6", ",", "Address", ",", "Decoder", ")", ";", "(", "void", ")", "Result", ";", "assert", "(", "Result", "==", "MCDisassembler", "::", "Success", "&&", "<STR_LIT>", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "RISCVDisassembler8", "Func": "decodeRVCInstrRdRs1UImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5466, "Length": 104, "Cover_Rate": 0.9904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_Blackfin", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "TargetRegisterClass", "*", "RC", "=", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "RC", "->", "contains", "(", "VA", ".", "getLocReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RC", "->", "hasType", "(", "RegVT", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "Reg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "BlackfinISelLowering2", "Func": "LowerFormalArguments", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5467, "Length": 306, "Cover_Rate": 0.6442105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "ShOpcVal", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "isCortexA9", "(", ")", "||", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG74", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5468, "Length": 288, "Cover_Rate": 0.44929797191887677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "handleSlot", "(", "[", "this", "]", "(", "auto", "&", "I", ")", "->", "bool", "{", "return", "TII", "->", "HasFPUDelaySlot", "(", "I", ")", ";"], "ground_truth": ["}", ",", "[", "this", "]", "(", "auto", "&", "IInSlot", ",", "auto", "&", "I", ")", "->", "bool", "{"], "File": "MipsBranchExpansion (2)", "Func": "handleFPUDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5469, "Length": 39, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pshufb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")"], "ground_truth": [",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_shuffle_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5470, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", ")", "&&", "!"], "ground_truth": ["shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "File": "SIISelLowering114", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5471, "Length": 54, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vandq_u64", "(", "uint64x2_t", "__a", ",", "uint64x2_t", "__b", ")", "{", "return", "__a"], "ground_truth": ["&", "__b", ";"], "File": "arm", "Func": "neon_vandq_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5472, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "MVT", "IntScalar", "=", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "MVT", "IntVT", "=", "<STR_LIT>", "(", "IntScalar", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "IntOpcode", "=", "<NUM_LIT>", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "IntOp", "=", "DAG", ".", "getNode", "(", "IntOpcode", ",", "dl", ",", "IntVT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "IntOp", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering149", "Func": "lowerX86FPLogicOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5473, "Length": 170, "Cover_Rate": 0.7053941908713693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RHSC", ">>=", "<NUM_LIT>", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5474, "Length": 87, "Cover_Rate": 0.3118279569892473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vreinterpretv4siv4sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5475, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvt_roundph_epi16", "(", "__m512i", "__A", ",", "__mmask32", "__B", ",", "__m512h"], "ground_truth": ["__C", ",", "int", "__D", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvt_roundph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5476, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsra_n_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ","], "ground_truth": ["const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon_vrsra_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5477, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMRSOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser13", "Func": "addMRSOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5478, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectGlobalAddress", "(", "N", ",", "R", ",", "false", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "HexagonISelDAGToDAG10", "Func": "SelectAddrGA", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5479, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CV0", ";", "CV0", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "CV0", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "CV0", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "CV0", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "Constant", "*", "C0", "=", "ConstantVector", "::", "get", "(", "CV0", ")", ";", "SDValue", "CPIdx0", "=", "DAG", ".", "getConstantPool", "(", "C0", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CV1", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "X86ISelLowering94", "Func": "LowerUINT_TO_FP_i64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5480, "Length": 181, "Cover_Rate": 0.32379248658318427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch_to_section", "(", "bss_section", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", ",", "MAX", "(", "size", ","], "ground_truth": ["align", "/", "BITS_PER_UNIT", ")", ")", ";"], "File": "pa4", "Func": "pa_asm_output_aligned_common", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5481, "Length": 31, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "begin", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NumRegionInstrs", "<<", "'\\n'", ")", ";", "schedule", "(", ")", ";", "exitRegion", "(", ")", ";", "++"], "ground_truth": ["RegionIdx", ";"], "File": "GCNSchedStrategy11", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5482, "Length": 211, "Cover_Rate": 0.4081237911025145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "triple", "(", "TT", ")", ";", "bool", "isThumb", "=", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ";", "bool", "NoCPU", "=", "CPU", "==", "<STR_LIT>", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "<ISA_LIT>ArchFeature", ";", "switch", "(", "triple", ".", "getSubArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v8", ":", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v8_1a", ":", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "break", ";", "case", "Triple", "::", "<ISA_LIT>SubArch_v7em", ":", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMMCTargetDesc44", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5483, "Length": 142, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "<STR_LIT>", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++"], "ground_truth": ["I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";"], "File": "ARMAsmParser103", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5484, "Length": 94, "Cover_Rate": 0.376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "getRegClass", "(", "CondReg", ")", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "KCondReg", "=", "CondReg", ";", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CondReg", ")", ".", "addReg", "(", "KCondReg", ")", ";", "CondReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "CondReg", ",", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "Register", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "if", "(", "!", "LHSReg", "||", "!", "RHSReg", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "Register", "ResultReg", "=", "fastEmitInst_rri", "(", "Opc", ",", "RC", ",", "RHSReg", ","], "ground_truth": ["LHSReg", ",", "CC", ")", ";"], "File": "X86FastISel114", "Func": "X86FastEmitPseudoSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5485, "Length": 179, "Cover_Rate": 0.3516699410609037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aarch64_struct_value_rtx", "(", "tree", "fndecl", "ATTRIBUTE_UNUSED", ","], "ground_truth": ["int", "incoming", "ATTRIBUTE_UNUSED", ")", "{"], "File": "aarch64", "Func": "aarch64_struct_value_rtx", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5486, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "WinEHXMMSlotInfo", "=", "<ISA_LIT>FI", "->", "getWinEHXMMSlotInfo", "(", ")", ";", "const", "auto", "it", "=", "WinEHXMMSlotInfo", ".", "find", "(", "FI", ")", ";", "if", "(", "it", "==", "WinEHXMMSlotInfo", ".", "end", "(", ")", ")", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";", "FrameReg", "=", "TRI", "->", "getStackRegister", "("], "ground_truth": [")", ";"], "File": "X86FrameLowering101", "Func": "getWin64EHFrameIndexRef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5487, "Length": 64, "Cover_Rate": 0.5470085470085471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ar", "=", "shift_alg_si", "[", "cpu", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "count", "]", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "type", "==", "CLOBBER", ")", "return", "(", "a", "==", "SHIFT_LOOP", "||", "lr", "==", "SHIFT_LOOP", "||", "ar", "==", "SHIFT_LOOP", "||", "(", "TARGET_H8300H", "&&", "mode", "==", "SImode", "&&", "count", "==", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "type", "==", "ASHIFT", ")", "return", "(", "a", "==", "SHIFT_LOOP", "||", "(", "TARGET_H8300H", "&&", "mode", "==", "SImode", "&&", "count", "==", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "type", "==", "LSHIFTRT", ")", "return", "(", "lr", "==", "SHIFT_LOOP", "||", "(", "TARGET_H8300H", "&&", "mode", "==", "SImode", "&&", "count", "==", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "type", "==", "ASHIFTRT", ")", "return", "(", "ar", "==", "SHIFT_LOOP", "||", "(", "TARGET_H8300H", "&&", "mode", "=="], "ground_truth": ["SImode", "&&", "count", "==", "<NUM_LIT>", ")", ")", ";"], "File": "h8300", "Func": "h8300_shift_needs_scratch_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5488, "Length": 133, "Cover_Rate": 0.4290322580645161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_u64", "(", "uint64_t", "*", "__a", ",", "uint64x2x3_t", "val", ")", "{", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregciv2di", "(", "__o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv2di", "(", "__o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv2di", "(", "__o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>"], "ground_truth": ["]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3q_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5489, "Length": 70, "Cover_Rate": 0.8536585365853658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ";", "if", "(", "(", "Reg", "=", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", ")", "return", "Reg", ";", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy"], "ground_truth": [",", "FrameIndex", ")", ";"], "File": "X86InstrInfo", "Func": "isLoadFromStackSlotPostFE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5490, "Length": 34, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "return", "new", "yaml", "::", "<ISA_LIT>MachineFunctionInfo", "(", "*", "MFI"], "ground_truth": [")", ";"], "File": "RISCVTargetMachine10", "Func": "convertFuncInfoToYAML", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5491, "Length": 24, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isShifter", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "ST", "=", "getShiftExtendType", "(", ")", ";", "return", "(", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>"], "ground_truth": ["||", "ST", "==", "<STR_LIT>", ")", "&&", "getShiftExtendAmount", "(", ")", "<", "width", ";"], "File": "AArch64AsmParser (2)1", "Func": "isLogicalShifter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5492, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "beyond", "=", "next_active_insn", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "beyond", "&&", "(", "GET_CODE", "(", "beyond", ")", "==", "JUMP_INSN", "||", "(", "(", "beyond", "=", "next_active_insn", "(", "beyond", ")", ")", "&&", "GET_CODE", "(", "beyond", ")", "==", "JUMP_INSN", ")", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "beyond", ")", ")", "==", "SET", "&&", "recog_memoized", "(", "beyond", ")", "==", "CODE_FOR_jump_compact", "&&", "(", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "beyond", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "+", "(", "unsigned", ")", "<NUM_LIT>", ")", ">", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "gen_block_redirect", "(", "beyond", ",", "INSN_ADDRESSES", "(", "INSN_UID", "(", "beyond", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "next", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "(", "GET_CODE", "(", "next", ")", "==", "JUMP_INSN", "||", "(", "(", "next", "=", "next_active_insn", "(", "next", ")", ")", "&&", "GET_CODE", "(", "next", ")", "==", "JUMP_INSN", ")", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "next", ")", ")", "==", "SET", "&&", "recog_memoized", "(", "next", ")", "==", "CODE_FOR_jump_compact", "&&", "(", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "next", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "+", "(", "unsigned", ")", "<NUM_LIT>", ")", ">", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "gen_block_redirect", "(", "next", ",", "INSN_ADDRESSES", "(", "INSN_UID", "(", "next", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "type", "==", "TYPE_JUMP", "||", "type", "==", "TYPE_RETURN", ")", "{", "int", "addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "rtx", "far_label", "=", "<NUM_LIT>", ";", "int", "dest_uid", "=", "<NUM_LIT>", ";", "struct", "far_branch", "*", "bp", ";", "if", "(", "type", "==", "TYPE_JUMP", ")", "{", "far_label", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ";", "dest_uid", "=", "get_dest_uid", "(", "far_label", ",", "max_uid", ")", ";", "if", "(", "!", "dest_uid", ")", "{", "if", "(", "!", "NEXT_INSN", "(", "far_label", ")", ")", "continue", ";", "if", "(", "!", "optimize", ")", "{", "JUMP_LABEL", "(", "insn", ")", "="], "ground_truth": ["far_label", ";"], "File": "sh3", "Func": "split_branches", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5493, "Length": 341, "Cover_Rate": 0.305829596412556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "SystemZISelLowering104", "Func": "lowerINTRINSIC_WO_CHAIN", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5494, "Length": 153, "Cover_Rate": 0.3135245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printASROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printShiftOperand", "(", "<STR_LIT>", ",", "MI", ",", "OpNum", ",", "O"], "ground_truth": [")", ";"], "File": "AArch64InstPrinter1", "Func": "printASROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5495, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ADJUST_LEN_UFRACT", ":", "avr_out_fract", "(", "insn", ",", "op", ",", "false", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ROUND", ":", "avr_out_round", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_TSTHI", ":", "avr_out_tsthi", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_TSTPSI", ":", "avr_out_tstpsi", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_TSTSI", ":", "avr_out_tstsi", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_COMPARE", ":", "avr_out_compare", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_COMPARE64", ":", "avr_out_compare64", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_LSHRQI", ":", "lshrqi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_LSHRHI", ":", "lshrhi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_LSHRSI", ":", "lshrsi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHRQI", ":", "ashrqi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHRHI", ":", "ashrhi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHRSI", ":", "ashrsi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHLQI", ":", "ashlqi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHLHI", ":", "ashlhi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHLSI", ":", "ashlsi3_out", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHLPSI", ":", "avr_out_ashlpsi3", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_ASHRPSI", ":", "avr_out_ashrpsi3", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_LSHRPSI", ":", "avr_out_lshrpsi3", "(", "insn", ",", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_CALL", ":", "len", "=", "AVR_HAVE_JMP_CALL", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "break", ";", "case", "ADJUST_LEN_INSERT_BITS", ":", "avr_out_insert_bits", "(", "op", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_INSV_NOTBIT", ":", "avr_out_insert_notbit", "(", "insn", ",", "op", ",", "NULL_RTX", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_INSV_NOTBIT_0", ":", "avr_out_insert_notbit", "(", "insn", ",", "op", ",", "const0_rtx", ",", "&", "len", ")", ";", "break", ";", "case", "ADJUST_LEN_INSV_NOTBIT_7", ":", "avr_out_insert_notbit", "(", "insn", ",", "op", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "&", "len", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return"], "ground_truth": ["len", ";"], "File": "avr", "Func": "avr_adjust_insn_length", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5496, "Length": 377, "Cover_Rate": 0.5552282768777614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "getReg"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5497, "Length": 54, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectMUBUF", "(", "SDValue", "Addr", ",", "SDValue", "&", "Ptr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Offen", ",", "SDValue", "&", "Idxen", ",", "SDValue", "&", "Addr64", ",", "SDValue", "&", "GLC", ",", "SDValue", "&", "SLC", ",", "SDValue", "&", "TFE", ")", "const", "{", "if", "(", "Subtarget", "->", "useFlatForGlobal", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "!", "GLC", ".", "getNode", "(", ")", ")", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "SLC", ".", "getNode", "(", ")", ")", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5498, "Length": 239, "Cover_Rate": 0.4509433962264151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepu16_epi32", "(", "__m128i"], "ground_truth": ["__X", ")", "{"], "File": "avx2intrin", "Func": "_mm256_cvtepu16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5499, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "findScratchRegister", "(", "RegScavenger", "*", "RS", ",", "const", "TargetRegisterClass", "*", "RC", ",", "<ISA_LIT>FunctionInfo", "*", "AFI", ")", "{", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "return"], "ground_truth": ["Reg", ";"], "File": "ARMBaseRegisterInfo20", "Func": "findScratchRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5500, "Length": 48, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "<ISA_LIT>LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent", ")"], "ground_truth": ["{"], "File": "ARMFastISel36", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5501, "Length": 254, "Cover_Rate": 0.3735294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrmulhq_m_u16", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrmulhq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5502, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "("], "ground_truth": ["X", ")", ";"], "File": "rvexMCTargetDesc", "Func": "creatervexMCInstrInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5503, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "return", "false", ";", "unsigned", "InputReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "InputReg", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "updateValueMap", "(", "I", ",", "InputReg", ")", ";", "return", "true", ";", "}", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "CopyRC", "=", "(", "SrcVT", "==", "<STR_LIT>", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "CopyReg", "=", "createResultReg", "("], "ground_truth": ["CopyRC", ")", ";"], "File": "X86FastISel110", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5504, "Length": 97, "Cover_Rate": 0.40756302521008403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "NVPTXAllocaHoisting2", "Func": "getAnalysisUsage", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5505, "Length": 25, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DAG", ")", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "]", "-=", "<NUM_LIT>", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ","], "ground_truth": ["V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering225", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5506, "Length": 302, "Cover_Rate": 0.5431654676258992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "minus_one_vec", "=", "build_minus_one_cst", "(", "type", ")", ";", "tree", "temp", "=", "create_tmp_reg_or_ssa_name", "(", "cmp_type", ")", ";", "gimple", "*", "g", "=", "gimple_build_assign", "(", "temp", ",", "code", ",", "arg0", ",", "arg1", ")", ";", "gsi_insert_before", "(", "gsi", ",", "g", ",", "GSI_SAME_STMT"], "ground_truth": [")", ";"], "File": "rs6000-builtin", "Func": "fold_build_vec_cmp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5507, "Length": 40, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs"], "ground_truth": [")", ";"], "File": "TeakOptimizeMovImmPass", "Func": "getRequiredProperties", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5508, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi32_pd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_cvtdq2pd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v2df", ")", "__W", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepi32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5509, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "func_type", "&", "(", "ARM_FT_VOLATILE", "|", "ARM_FT_NAKED", "|", "ARM_FT_STACKALIGN", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", "&&", "(", "frame_pointer_needed", "||", "TARGET_THUMB", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_LDRD", "&&", "current_tune", "->", "prefer_ldrd_strd", "&&", "!", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "<NUM_LIT>", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", "||", "cfun", "->", "machine", "->", "uses_anonymous_args", "||", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "calls_alloca", "||", "!", "(", "stack_adjust", "==", "<NUM_LIT>", "||", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "stack_adjust", "==", "<NUM_LIT>", ")", ")", "||", "(", "!", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", ")", "&&", "arm_compute_static_chain_stack_bytes", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "saved_int_regs", "=", "offsets", "->", "saved_regs_mask", ";", "if", "(", "stack_adjust", "==", "<NUM_LIT>", "&&", "!", "arm_arch5t", "&&", "TARGET_ARM", ")", "{", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "arm_size_return_regs", "(", ")", ">=", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "sibling"], "ground_truth": [")", "{"], "File": "arm", "Func": "use_return_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5510, "Length": 203, "Cover_Rate": 0.5126262626262627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredMBB", "->", "addSuccessor", "(", "CloneMBB", ")", ";", "cloneSuccessorList", "(", "CloneMBB", ",", "MBB", ")", ";", "numClonedInstr", "+=", "MBB", "->", "size", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "SHOWNEWBLK", "(", "CloneMBB", ",", "<STR_LIT>", ")", ";", "return", "CloneMBB"], "ground_truth": [";"], "File": "AMDILCFGStructurizer", "Func": "cloneBlockForPredecessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5511, "Length": 60, "Cover_Rate": 0.5309734513274337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "X86FastISel117", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5512, "Length": 80, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVSrcB16", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUAsmParser1", "Func": "isVSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5513, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize"], "ground_truth": ["(", ")", ";"], "File": "SparcFrameLowering (2)", "Func": "emitEpilogue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5514, "Length": 76, "Cover_Rate": 0.40860215053763443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "O", "<<", "<ISA_LIT>CondCodeToString"], "ground_truth": ["(", "CC", ")", ";"], "File": "ARMInstPrinter23", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5515, "Length": 30, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "if", "(", "(", "firstMVT", "==", "<STR_LIT>", ")", "||", "(", "firstMVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "ArgVT", "==", "<STR_LIT>", ")", "{", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", "==", "<STR_LIT>", ")", "{", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "(", "(", "ArgVT", "==", "<STR_LIT>", ")", "||", "(", "ArgVT", "==", "<STR_LIT>", ")", "||", "(", "ArgVT", "==", "<STR_LIT>", ")", "||", "(", "ArgVT", "==", "<STR_LIT>", ")", ")", "&&", "VA", ".", "isMemLoc", "(", ")", ")", "{", "switch", "(", "VA", ".", "getLocMemOffset", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "unsigned", "ArgReg", "=", "getRegForValue", "(", "ArgVal", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "true", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "ArgReg", ")", ";", "CLI", ".", "OutRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "unsigned", "ArgSize", "=", "RoundUpToAlignment", "(", "ArgVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Addr", ".", "setOffset", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "BEAlign", ")", ";", "unsigned", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgVal"], "ground_truth": ["->", "getType", "(", ")", ")", ";"], "File": "MipsFastISel", "Func": "processCallArgs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5516, "Length": 480, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "bytes", "[", "<NUM_LIT>", "]", ";", "int", "ret", "=", "region", ".", "readBytes", "(", "address", ",", "<NUM_LIT>", ",", "("], "ground_truth": ["uint8_t", "*", ")", "bytes", ",", "NULL", ")", ";"], "File": "VideocoreBinaryInstruction", "Func": "le_int", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5517, "Length": 26, "Cover_Rate": 0.3291139240506329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCAsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5518, "Length": 170, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";"], "File": "SPUAsmPrinter", "Func": "PrintAsmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5519, "Length": 79, "Cover_Rate": 0.632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "return", "Ret", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "NVPTXISelLowering (2)", "Func": "PerformSHLCombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5520, "Length": 17, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "NarrowTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "WideTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "(", "void", ")", "WideTy", ";", "assert", "(", "WideTy", ".", "getSizeInBits", "(", ")", ">=", "NarrowTy", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "NarrowTy", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "LaneIdxOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "LaneIdxOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectExtractElt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5521, "Length": 125, "Cover_Rate": 0.4844961240310077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "return", "false", ";", "}", "int64_t", "TV", ";", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "R", "==", "<STR_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "R", ")", ";", "unsigned", "DOpc", "=", "DI", "->", "getOpcode", "(", ")", ";", "switch", "(", "DOpc", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "if", "(", "!", "checkForImmediate", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "TV", ")", ")", "{", "return", "false", ";", "}", "else", "{", "Val", "=", "TV", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "checkForImmediate", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "TV", ")", ")", "{", "return", "false", ";", "}", "else", "{", "Val", "=", "TV", ";", "}", "}", "else", "if", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "checkForImmediate", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "TV", ")", ")", "{", "return", "false", ";", "}", "else", "{", "Val", "=", "TV", ";", "}", "}", "else", "{", "return", "false", ";", "}", "break", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "PULPHardwareLoops", "Func": "checkForImmediate", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5522, "Length": 245, "Cover_Rate": 0.8477508650519031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser32", "Func": "parseSetNoMips16Directive", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5523, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveSetSoftFloat", "("], "ground_truth": [")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetSoftFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5524, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")"], "ground_truth": [",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabdl_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5525, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "+", "mbb", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getName"], "ground_truth": ["(", ")", "+", "<STR_LIT>", ")", ";"], "File": "SPScope1", "Func": "getPredicatedParent", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5526, "Length": 23, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "HexagonBitSimplify", "Func": "getInstrUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5527, "Length": 27, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "SU", "=", "PendingQueue", "[", "i", "]", ";", "if", "(", "SU", "->", "getHeight", "(", ")", "<=", "CurrCycle", ")", "{", "avail", "++", ";", "PendingQueue", "[", "i", "]", "=", "*", "(", "PendingQueue", ".", "end", "(", ")", "-", "avail", ")", ";", "i", "--", ";", "AvailableQueue", ".", "push_back", "(", "SU", ")", ";", "std", "::", "inplace_merge", "(", "AvailableQueue", ".", "begin", "(", ")", ",", "AvailableQueue", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "AvailableQueue", ".", "end", "(", ")", ",", "Cmp", ")", ";", "}", "}", "PendingQueue", ".", "resize", "(", "PendingQueue", ".", "size", "("], "ground_truth": [")", "-", "avail", ")", ";"], "File": "PatmosSchedStrategy", "Func": "recedeCycle", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5528, "Length": 91, "Cover_Rate": 0.7165354330708661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "AMDGPUTargetMachine", ">", "X", "("], "ground_truth": ["TheAMDGPUTarget", ")", ";"], "File": "AMDGPUTargetMachine100", "Func": "LLVMInitializeR600Target", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5529, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasPOPCNTFalseDeps", "(", ")", "const", "{", "return", "HasPOPCNTFalseDeps"], "ground_truth": [";"], "File": "X86Subtarget100", "Func": "hasPOPCNTFalseDeps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5530, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Preds", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "BB", ")", ")", "{", "if", "(", "!", "is_contained", "(", "Latches", ",", "Pred", ")", ")", "Preds", ".", "push_back", "(", "Pred", ")", ";", "}", "BB", "=", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "<STR_LIT>", ",", "DT", ",", "LI", ",", "nullptr", ",", "false", ")", ";", "}", "Value", "*", "Exec", "=", "popSaved", "(", ")", ";", "Instruction", "*", "FirstInsertionPt", "=", "&", "*", "BB"], "ground_truth": ["->", "getFirstInsertionPt", "(", ")", ";"], "File": "SIAnnotateControlFlow16", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5531, "Length": 79, "Cover_Rate": 0.4438202247191011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "FrameReg", ",", "PtrVT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ","], "ground_truth": ["MachinePointerInfo", "(", ")", ")", ";"], "File": "VEISelLowering11", "Func": "lowerFRAMEADDR", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5532, "Length": 62, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "bool", "avx_upper_reg_found", "=", "false", ";", "note_stores", "(", "pat", ",", "ix86_check_avx_upper_stores", ",", "&", "avx_upper_reg_found"], "ground_truth": [")", ";"], "File": "i3868", "Func": "ix86_avx_u128_mode_after", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5533, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", "=", "Imm", "|", "(", "Imm", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Vs", "==", "u", ")", "return", "(", "(", "(", "Vs", "==", "V", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "Imm", ";", "if", "(", "Vs", "==", "(", "u", "|", "(", "u", "<<", "<NUM_LIT>", ")", ")", ")", "return", "(", "<NUM_LIT>", "<<"], "ground_truth": ["<NUM_LIT>", ")", "|", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5534, "Length": 58, "Cover_Rate": 0.5043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "EVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus"], "ground_truth": [":"], "File": "MBlazeAsmParser2", "Func": "ParseImmediate", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5535, "Length": 36, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO"], "ground_truth": [".", "getSymbolName", "(", ")", ")", ";"], "File": "J2MCInstLower", "Func": "GetExternalSymbolSymbol", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5536, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumMatch", "+=", "loopendPatternMatch", "(", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "MBB"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer1", "Func": "patternMatchGroup", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5537, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "*", "__src", ",", "__vec", ",", "__lane"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vld1_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5538, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CModel", "==", "CodeModel", "::", "Large", "||", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", "||", "GVar", "->", "hasCommonLinkage", "(", ")", "||", "GVar", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "HighPartReg", ")", ";", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "}", "return"], "ground_truth": ["DestReg", ";"], "File": "PPCFastISel34", "Func": "PPCMaterializeGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5539, "Length": 101, "Cover_Rate": 0.31076923076923074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "Loc", ";", "MachineBasicBlock", "&", "Entry", "=", "*", "MF", ".", "begin", "(", ")", ";", "auto", "EntryInsertPt", "=", "Entry", ".", "SkipPHIsLabelsAndDebug", "(", "Entry", ".", "begin", "(", ")", ")", ";", "bool", "HasVulnerableLoad", "=", "hasVulnerableLoad", "(", "MF", ")", ";", "SmallVector", "<", "BlockCondInfo", ",", "<NUM_LIT>", ">", "Infos", "=", "collectBlockCondInfo", "(", "MF", ")", ";", "if", "(", "!", "HasVulnerableLoad", "&&", "Infos", ".", "empty", "(", ")", ")", "return", "true", ";", "const", "int", "PoisonVal", "=", "-", "<NUM_LIT>", ";", "PS", "->", "PoisonReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "BuildMI", "(", "Entry", ",", "EntryInsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PS", "->", "PoisonReg", ")", ".", "addImm", "(", "PoisonVal", ")", ";", "++", "NumInstsInserted", ";", "if", "(", "HasVulnerableLoad", "&&", "FenceCallAndRet", ")", "{", "BuildMI", "(", "Entry", ",", "EntryInsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "NumInstsInserted", ";", "++", "NumLFENCEsInserted", ";", "}", "if", "(", "FenceCallAndRet", "&&", "Infos", ".", "empty", "(", ")", ")", "return", "true", ";", "if", "(", "HardenInterprocedurally", "&&", "!", "FenceCallAndRet", ")", "{", "PS", "->", "InitialReg", "=", "extractPredStateFromSP", "(", "Entry", ",", "EntryInsertPt", ",", "Loc", ")", ";", "}", "else", "{", "PS", "->", "InitialReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "unsigned", "PredStateSubReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "ZeroI", "=", "BuildMI", "(", "Entry", ",", "EntryInsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PredStateSubReg", ")", ";", "++", "NumInstsInserted", ";", "MachineOperand", "*", "ZeroEFLAGSDefOp", "=", "ZeroI", "->", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ";", "assert", "(", "ZeroEFLAGSDefOp", "&&", "ZeroEFLAGSDefOp", "->", "isImplicit", "(", ")", "&&", "<STR_LIT>", ")", ";", "ZeroEFLAGSDefOp", "->", "setIsDead", "(", "true", ")", ";", "BuildMI", "(", "Entry", ",", "EntryInsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PS", "->", "InitialReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "PredStateSubReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "canonicalizePHIOperands", "(", "MF", ")", ";", "PS", "->", "SSA", ".", "Initialize", "(", "PS", "->", "InitialReg", ")", ";", "PS", "->", "SSA", ".", "AddAvailableValue", "(", "&", "Entry", ",", "PS", "->", "InitialReg", ")", ";", "auto", "CMovs", "=", "tracePredStateThroughCFG", "(", "MF", ",", "Infos", ")", ";", "if", "(", "HardenInterprocedurally", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "!", "MBB", ".", "isEHScopeEntry", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "MBB", ".", "isEHFuncletEntry", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "MBB", ".", "isCleanupFuncletEntry", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MBB", ".", "isEHPad", "(", ")", ")", "continue", ";", "PS", "->", "SSA", ".", "AddAvailableValue", "(", "&", "MBB", ",", "extractPredStateFromSP", "(", "MBB", ",", "MBB", ".", "SkipPHIsAndLabels", "(", "MBB", ".", "begin", "(", ")", ")", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "HardenIndirectCallsAndJumps", ")", "unfoldCallAndJumpLoads", "(", "MF", ")", ";", "tracePredStateThroughBlocksAndHarden", "(", "MF", ")", ";", "for", "(", "MachineInstr", "*", "CMovI", ":", "CMovs", ")", "for", "(", "MachineOperand", "&", "Op"], "ground_truth": [":", "CMovI", "->", "operands", "(", ")", ")", "{"], "File": "X86SpeculativeLoadHardening", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5540, "Length": 459, "Cover_Rate": 0.7072419106317411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", "||", "Inst", ".", "Opc", "==", "<STR_LIT>", "||", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Inst", ".", "Opc", ")", ",", "Result", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Inst", ".", "Opc", ")", ",", "Result", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Inst", ".", "Imm", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "SrcReg", "="], "ground_truth": ["Result", ";"], "File": "RISCVInstrInfo43", "Func": "movImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5541, "Length": 146, "Cover_Rate": 0.3989071038251366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isValidMsgId", "(", "Msg", ".", "Id", ",", "getSTI", "(", ")", ")", ")", "{", "Error", "(", "Msg", ".", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "if", "(", "Strict", "&&", "(", "msgRequiresOp", "(", "Msg", ".", "Id", ",", "getSTI", "(", ")", ")", "!=", "Op", ".", "IsDefined", ")", ")", "{", "if", "(", "Op", ".", "IsDefined", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Error", "(", "Msg", ".", "Loc", ",", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "!", "msgSupportsStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ")", "&&", "Stream", ".", "IsDefined", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isValidMsgStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ",", "getSTI"], "ground_truth": ["(", ")", ",", "Strict", ")", ")", "{"], "File": "AMDGPUAsmParser40", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5542, "Length": 181, "Cover_Rate": 0.6856060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "STI", ".", "in<ISA_LIT>16Mode", "("], "ground_truth": [")", ")", "return", "<STR_LIT>", ";"], "File": "MipsMachineFunction22", "Func": "getGlobalBaseRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5543, "Length": 29, "Cover_Rate": 0.31868131868131866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "In", "=", "extractSubVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "std", "::", "max", "(", "<NUM_LIT>", ",", "(", "unsigned", ")", "VT", ".", "getSizeInBits", "(", ")", "/", "Scale", ")", ")", ";", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "}", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "InVT", ".", "getVectorNumElements", "(", ")", ")", "Opcode", "="], "ground_truth": ["getOpcode_EXTEND_VECTOR_INREG", "(", "Opcode", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getEXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5544, "Length": 61, "Cover_Rate": 0.3160621761658031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMInstPrinter24", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5545, "Length": 158, "Cover_Rate": 0.30210325047801145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties"], "ground_truth": ["::", "Property", "::", "NoVRegs", ")", ";"], "File": "TPCVLIWPacketizer", "Func": "getRequiredProperties", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5546, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_u8_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5547, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "credit", "-=", "get_attr_length", "(", "prev", ")", ";", "}", "if", "(", "prev", "&&", "jump_to_label_p", "(", "prev", ")", ")", "{", "rtx_insn", "*", "x", ";", "if", "(", "jump_to_next", "||", "next_real_insn", "(", "JUMP_LABEL", "(", "prev", ")", ")", "==", "next", "||", "JUMP_LABEL", "(", "prev", ")", "==", "next_nonnote_insn", "(", "next", ")", "||", "(", "x", "=", "(", "NEXT_INSN", "(", "NEXT_INSN", "(", "PREV_INSN", "(", "prev", ")", ")", ")", ")", ",", "(", "INSN_P", "(", "x", ")", "&&", "(", "INSN_CODE", "(", "x", ")", "==", "CODE_FOR_block_branch_redirect", "||", "INSN_CODE", "(", "x", ")", "==", "CODE_FOR_indirect_jump_scratch", "||", "INSN_CODE", "(", "x", ")", "==", "CODE_FOR_stuff_delay_slot", ")", ")", ")", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "prev", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "credit", "-", "slot", ">=", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "PC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "}", "return", "align_jumps_log"], "ground_truth": [";"], "File": "sh6", "Func": "barrier_align", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5548, "Length": 153, "Cover_Rate": 0.31097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Y", "=", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "PeekedThroughZext", "=", "true", ";", "}", "if", "(", "!", "IsSub", "&&", "!", "PeekedThroughZext", "&&", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Y", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "X", ",", "Y", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Y", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Y", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "SDValue", "SBB", "=", "materializeSBB", "(", "Y", ".", "getNode", "(", ")", ",", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "SBB", ".", "getValueSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "SBB", "=", "DAG", ".", "getZExtOrTrunc", "(", "SBB", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "IsSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "SBB", ")", ";", "}", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "SDValue", "EFLAGS", "=", "Y", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "SDValue", "SBB", "=", "materializeSBB", "(", "Y", ".", "getNode", "(", ")", ",", "NewEFLAGS", ",", "DAG", ")", ";", "if", "(", "SBB", ".", "getValueSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "SBB", "=", "DAG", ".", "getZExtOrTrunc", "(", "SBB", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "IsSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "SBB", ")", ";", "}", "}", "if", "(", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cmp", "=", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Cmp", ".", "hasOneUse", "(", ")", "||", "!", "<STR_LIT>", "(", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Z", "=", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ZVT", "=", "Z", ".", "getValueType", "(", ")", ";", "if", "(", "auto", "*", "ConstantX", "=", "dyn_cast", "<", "ConstantSDNode"], "ground_truth": [">", "(", "X", ")", ")", "{"], "File": "X86ISelLowering61", "Func": "combineAddOrSubToADCOrSBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5549, "Length": 462, "Cover_Rate": 0.48125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BP", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "HFI", ".", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "BP", ")", ";", "int", "RealOffset", "=", "Offset", "+", "MI", ".", "getOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "IsKill", "=", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "MI", ".", "RemoveOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "if", "(", "!", "HII", ".", "isValidOffset", "(", "Opc", ",", "RealOffset", ",", "this", ")", ")", "{", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MB", ",", "II", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpR", ")"], "ground_truth": [".", "addReg", "(", "BP", ")", ".", "addImm", "(", "RealOffset", ")", ";"], "File": "HexagonRegisterInfo31", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5550, "Length": 201, "Cover_Rate": 0.5677966101694916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_AAPCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo"], "ground_truth": ["LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5551, "Length": 26, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}", "bool", "InMicro<ISA_LIT>Mode", "=", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "(", "*", "Slot", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "CurrI", ")", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "continue", ";", "Filler", "=", "CurrI", ";", "return", "true"], "ground_truth": [";"], "File": "MipsDelaySlotFiller2", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5552, "Length": 127, "Cover_Rate": 0.40063091482649843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "Passv64i1ArgInRegs", "(", "const", "SDLoc", "&", "Dl", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Arg", ",", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "CCValAssign", "&", "VA", ",", "CCValAssign", "&", "NextVA", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "is32Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Arg", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Arg", ")", ";", "SDValue", "Lo", ","], "ground_truth": ["Hi", ";"], "File": "X86ISelLowering (2)6", "Func": "Passv64i1ArgInRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5553, "Length": 112, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ITCounter", "==", "<NUM_LIT>", ")", "ITState", "=", "<NUM_LIT>", ";", "else", "{", "unsigned", "short", "NewITState4_0", "=", "slice", "(", "ITState", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "ARMDisassembler11", "Func": "UpdateIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5554, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Index", ">=", "<NUM_LIT>", ")", "return", "MI", ".", "getOperand", "(", "Index", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "LVLGen", "Func": "getVL", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5555, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "NumVIndexOps", "=", "IsCmpSwap", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "<NUM_LIT>", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MMO", "->", "getSize", "(", ")", ")", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal"], "ground_truth": [")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5556, "Length": 219, "Cover_Rate": 0.5544303797468354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "IsBufferInv"], "ground_truth": [":", "false", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMUBUFIsBufferInv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5557, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "get", "(", "Opcode", ")", "."], "ground_truth": ["TSFlags", ";"], "File": "HexagonInstrInfo14", "Func": "isPredicateLate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5558, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGLOBALADDRESS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Result", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "(", "<ISA_LIT>TargetObjectFile", "&", ")", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "IsGlobalInSmallSection", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")"], "ground_truth": [",", "Result", ")", ";"], "File": "HexagonISelLowering15", "Func": "LowerGLOBALADDRESS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5559, "Length": 117, "Cover_Rate": 0.841726618705036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "shift", "=", "Log2_64", "(", "NumBytes", ")", ";", "if", "(", "NumBytes", "&&", "Offset", ">", "<NUM_LIT>", "&&", "(", "Offset", "/", "NumBytes", ")", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "(", "Offset", ">>", "shift", ")", "<<", "shift", "==", "Offset", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "!", "AM", ".", "Scale", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "(", "AM", ".", "Scale"], "ground_truth": [">", "<NUM_LIT>", "&&", "(", "uint64_t", ")", "AM", ".", "Scale", "==", "NumBytes", ")", ")", "return", "true", ";"], "File": "ARM64ISelLowering", "Func": "isLegalAddressingMode", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5560, "Length": 80, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "NeedTrunc", "=", "true", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "NeedTrunc", "=", "true", ";", "Mask", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":"], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "AArch64FastISel21", "Func": "emitLSL_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5561, "Length": 87, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_aarch64_sqaddv8hi", "("], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqaddq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5562, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isDoLoopStart", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [")", "{"], "File": "MVETailPredUtils", "Func": "isDoLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5563, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "BV", "->", "isConstant", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "IntVT", "=", "BV", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "SourceConst", ";", "if", "(", "IsStrict", ")", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", "}", ")", ";", "else", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskConst", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "SourceConst", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaskConst", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getBitcast"], "ground_truth": ["(", "VT", ",", "NewAnd", ")", ";"], "File": "X86ISelLowering128", "Func": "combineVectorCompareAndMaskUnaryOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5564, "Length": 166, "Cover_Rate": 0.5533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreFromStackSlot", "(", "const", "MachineInstr", "*", "MI"], "ground_truth": [",", "int", "&", "FrameIndex", ")", "const", "{"], "File": "AMDGPUInstrInfo", "Func": "isStoreFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5565, "Length": 16, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_loadu_epi64", "("], "ground_truth": ["__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_loadu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5566, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "pdp11_function_arg", "(", "cumulative_args_t"], "ground_truth": [",", "const", "function_arg_info", "&", ")", "{"], "File": "pdp11", "Func": "pdp11_function_arg", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5567, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "Dcpu16MCTargetDesc", "Func": "createDCPU16MCInstPrinter", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5568, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Dirname", "(", "DIUnit", ".", "getDirectory", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "FullPathName", "=", "Dirname", ";", "if", "(", "!", "Dirname", ".", "empty", "(", ")", "&&", "!", "sys", "::", "path", "::", "is_absolute", "(", "Filename", ")", ")", "{", "sys", "::", "path", "::", "append", "(", "FullPathName", ",", "Filename", ")", ";", "Filename", "=", "FullPathName", ";", "}", "if", "(", "filenameMap", ".", "find", "(", "Filename", ")", "!=", "filenameMap", ".", "end", "(", ")", ")", "continue", ";", "filenameMap", "[", "Filename", "]", "=", "i", ";", "OutStreamer", ".", "EmitDwarfFileDirective", "(", "i", ",", "<STR_LIT>", ",", "Filename", ")", ";", "++", "i", ";", "}", "for", "(", "DISubprogram", "SP", ":", "DbgFinder", ".", "subprograms", "(", ")", ")", "{", "StringRef", "Filename", "(", "SP", ".", "getFilename", "(", ")", ")", ";", "StringRef", "Dirname", "(", "SP", ".", "getDirectory", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "FullPathName", "=", "Dirname", ";", "if", "(", "!", "Dirname", ".", "empty", "(", ")", "&&", "!", "sys", "::", "path", "::", "is_absolute", "(", "Filename"], "ground_truth": [")", ")", "{"], "File": "NVPTXAsmPrinter44", "Func": "recordAndEmitFilenames", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5569, "Length": 153, "Cover_Rate": 0.6244897959183674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "AddLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "assert", "(", "RC", "->", "contains", "(", "PReg"], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "Cpu0ISelLowering1", "Func": "AddLiveIn", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5570, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*"], "ground_truth": [")", "this", ";"], "File": "PPCTargetTransformInfo (2)", "Func": "getAdjustedAnalysisPointer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5571, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "llvm", "::", "create<ISA_LIT>SEInstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>SEInstrInfo"], "ground_truth": ["(", "STI", ")", ";"], "File": "MipsSEInstrInfo", "Func": "createMipsSEInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5572, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "E", "=", "CurrentISELList", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "E", ")", "{", "assert", "(", "isISEL", "(", "*", "*", "I", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Dest", "=", "(", "*", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "TrueValue", "=", "(", "*", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "FalseValue", "=", "(", "*", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "useSameRegister", "(", "Dest", ",", "TrueValue", ")", "&&", "useSameRegister", "(", "Dest", ",", "FalseValue", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "*", "I", "<<", "<STR_LIT>", ")", ";", "NumRemoved", "++", ";", "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";", "I", "++", ";", "}", "else", "if", "(", "useSameRegister", "(", "TrueValue", ",", "FalseValue", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "(", "*", "I", ")", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>"], "ground_truth": ["<<", "*", "*", "I", "<<", "<STR_LIT>", ")", ";"], "File": "PPCExpandISEL8", "Func": "expandAndMergeISELs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5573, "Length": 166, "Cover_Rate": 0.4181360201511335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "<ISA_LIT>To<ISA_LIT>Stub", "::", "size", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMToARMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5574, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitBytes", "(", "StringRef", "Data", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Data", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EmitValue", "(", "MCConstantExpr", "::", "create", "(", "(", "unsigned", "char", ")", "Data", "[", "i", "]", ","], "ground_truth": ["getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "F2003fMCAsmStreamer", "Func": "EmitBytes", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5575, "Length": 55, "Cover_Rate": 0.9649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>WinCOFFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", ")", "{", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>WinCOFFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createWinCOFFObjectWriter", "(", "MOTW", ","], "ground_truth": ["OS", ")", ";"], "File": "X86WinCOFFObjectWriter", "Func": "createX86WinCOFFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5576, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "iter", "=", "Definitions", ".", "begin", "(", ")", ",", "end", "=", "Definitions", ".", "end", "(", ")", ";", "iter", "!=", "end", ";", "iter", "++", ")", "{", "if", "(", "(", "*", "iter", ")", ".", "useBlock", "==", "oldBlock", ")", "{", "(", "*", "iter", ")", ".", "useBlock", "=", "newBlock", ";", "}", "}", "for", "(", "auto", "iter", "=", "ExitTargets", ".", "begin", "(", ")", ",", "end", "=", "ExitTargets", ".", "end", "(", ")", ";", "iter", "!=", "end", ";", "iter", "++", ")", "{", "if", "(", "*", "iter"], "ground_truth": ["==", "oldBlock", ")", "{"], "File": "PredicatedBlock", "Func": "replaceUseOfBlockWith", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5577, "Length": 85, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "push", "(", "unsigned", "Weight", ",", "const", "Candidate", "&&", "C"], "ground_truth": [")", "{"], "File": "GCNRegBankReassign4", "Func": "push", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5578, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ATTRIBUTE_UNUSED", "nvptx_mach_max_workers", "(", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "axis_dim_init_p", ")"], "ground_truth": ["init_axis_dim", "(", ")", ";"], "File": "nvptx", "Func": "nvptx_mach_max_workers", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5579, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasSSE41", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "HasVLX", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasSSE41", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "HasVLX", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "HasVLX", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "HasVLX", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "HasVLX", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "X86FastISel10", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5580, "Length": 451, "Cover_Rate": 0.39840989399293286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpopcountd_v8si_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si"], "ground_truth": [")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vpopcntdqvlintrin", "Func": "_mm256_maskz_popcnt_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5581, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "The<ISA_LIT>beTarget"], "ground_truth": [")", ";"], "File": "AArch64AsmParser32", "Func": "LLVMInitializeAArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5582, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["Imm", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "getI32Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5583, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBranchDivergence", "(", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "TGSITargetTransformInfo", "Func": "hasBranchDivergence", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5584, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "yaml", "::", "MachineFunctionInfo", "*", "<ISA_LIT>TargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::", "<ISA_LIT>FunctionInfo"], "ground_truth": ["(", ")", ";"], "File": "AArch64TargetMachine1", "Func": "createDefaultFuncInfoYAML", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5585, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "("], "ground_truth": [")", "const", "override", "{"], "File": "TGSISubtarget", "Func": "getTargetLowering", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5586, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpCode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "DstReg", "==", "SrcReg", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "Inst", ".", "getLoc", "(", ")", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "ImmReg", "=", "ATReg", ";", "}", "if", "(", "loadImmediate", "(", "ImmValue", ",", "ImmReg", ",", "<STR_LIT>", ",", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ",", "false", ",", "IDLoc", ",", "Out", ","], "ground_truth": ["STI", ")", ")", "return", "true", ";"], "File": "MipsAsmParser (2)4", "Func": "expandSgtImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5587, "Length": 84, "Cover_Rate": 0.30656934306569344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReadCount", "==", "<NUM_LIT>", "&&", "Buf", "[", "<NUM_LIT>", "]", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", "{", "HadParens", "=", "true", ";", "LParen", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "}", "}", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Identifier", ":", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "unsigned", "RegNo"], "ground_truth": [";"], "File": "RISCVAsmParser15", "Func": "ParseRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5588, "Length": 96, "Cover_Rate": 0.31475409836065577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "To", ".", "pred_size", "(", ")"], "ground_truth": ["==", "<NUM_LIT>", ";"], "File": "TVMInstrInfo", "Func": "canFallthrough", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5589, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getSlotOpCode", "(", "MCInstD", ")", ")", "{", "case", "LD_L", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "TPCMCInstrInfo", "Func": "is_ld_l", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5590, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getADDriOpcode", "(", "unsigned", "is64Bit", ",", "int64_t", "Imm", ")", "{", "if", "(", "is64Bit", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "X86FrameInfo", "Func": "getADDriOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5591, "Length": 51, "Cover_Rate": 0.8360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpaddq_f64", "(", "float64x2_t", "a", ",", "float64x2_t", "b", ")", "{", "float64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "("], "ground_truth": ["b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vpaddq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5592, "Length": 33, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "Zero", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "SPOffset", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")"], "ground_truth": [",", "Zero", ",", "Chain", "}", ";"], "File": "X86ISelLowering (2)6", "Func": "emitLockedStackOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5593, "Length": 102, "Cover_Rate": 0.32903225806451614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printImmScale", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'#'", "<<", "Scale", "*", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "AArch64InstPrinter", "Func": "printImmScale", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5594, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "code", "=", "alt_code", ";", "*", "op2", "=", "alt_op2", ";", "goto", "rebuild_cmp", ";", "}", "if", "(", "!", "nios2_simple_const_p", "(", "*", "op2", ")", "&&", "nios2_simple_const_p", "(", "alt_op2", ")", ")", "{", "code", "=", "alt_code", ";", "*", "op2", "=", "alt_op2", ";", "}", "*", "op2", "=", "force_reg", "(", "SImode", ",", "*", "op2", ")", ";", "}", "check_rebuild_cmp", ":", "if", "(", "code", "==", "GT", "||", "code", "==", "GTU", "||", "code", "==", "LE", "||", "code", "==", "LEU", ")", "{", "rtx", "t", "=", "*", "op1", ";", "*", "op1", "=", "*"], "ground_truth": ["op2", ";", "*", "op2", "=", "t", ";"], "File": "nios22", "Func": "nios2_validate_compare", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5595, "Length": 88, "Cover_Rate": 0.3534136546184739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_kmovd", "(", "("], "ground_truth": ["__mmask32", ")", "__A", ")", ";"], "File": "avx512bwintrin", "Func": "_cvtu32_mask32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5596, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Lane", ")", ";", "}", "return"], "ground_truth": ["Op", ";"], "File": "ARMISelLowering (3)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5597, "Length": 45, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectT2CMOVSoImmOp", "(", "SDNode", "*", "N", ",", "SDValue", "FalseVal", ",", "SDValue", "TrueVal", ",", "<STR_LIT>", "CCVal", ",", "SDValue", "CCR", ",", "SDValue", "InFlag", ")", "{", "ConstantSDNode", "*", "T", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "!", "T", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectT2CMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5598, "Length": 46, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReportErrors", ")", "Context", ".", "reportError", "(", "Loc"], "ground_truth": [",", "Msg", ")", ";"], "File": "HexagonMCChecker17", "Func": "reportError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5599, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_rdrand64_step", "(", "unsigned", "long", "long", "*", "__P", ")", "{"], "File": "immintrin", "Func": "_rdrand64_step", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5600, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ret", ")", "++", "(", "insn", "->", "readerCursor", ")", ";", "return"], "ground_truth": ["ret", ";"], "File": "X86DisassemblerDecoder", "Func": "consumeByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5601, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "s", "->", "m_num_vals", ";", "i", "++", ")", "{", "Expr", "*", "e", "=", "&", "s"], "ground_truth": ["->", "m_exprs", "[", "i", "]", ";"], "File": "gen-mul-tables", "Func": "num_ops", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5602, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "(", "__a"], "ground_truth": ["==", "__b", ")", ";"], "File": "arm", "Func": "neon2_vceq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5603, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "AnalyzeReturn", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>"], "ground_truth": [">", "&", "Outs", ")", "const", "{"], "File": "AMDGPUISelLowering102", "Func": "AnalyzeReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5604, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNScheduleDAGMILive", "::", "computeBlockPressure", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "GCNDownwardRPTracker", "RPTracker", "(", "*", "LIS", ")", ";", "const", "MachineBasicBlock", "*", "OnlySucc", "=", "nullptr", ";", "if", "(", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "!", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", "->", "empty", "(", ")", ")", "{", "SlotIndexes", "*", "Ind", "=", "LIS", "->", "getSlotIndexes", "(", ")", ";", "if", "(", "Ind", "->", "getMBBStartIdx", "(", "MBB", ")", "<", "Ind", "->", "getMBBStartIdx", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ")", "OnlySucc", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "}", "size_t", "CurRegion", "=", "RegionIdx", ";", "for", "(", "size_t", "E", "=", "Regions", ".", "size", "(", ")", ";", "CurRegion", "!=", "E", ";", "++", "CurRegion", ")", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "--", "CurRegion", ";", "auto", "I", "=", "MBB", "->", "begin", "(", ")", ";", "auto", "LiveInIt", "=", "MBBLiveIns", ".", "find", "(", "MBB", ")", ";", "if", "(", "LiveInIt", "!=", "MBBLiveIns", ".", "end", "(", ")", ")", "{", "auto", "LiveIn", "=", "std", "::", "move", "(", "LiveInIt", "->", "second", ")", ";", "RPTracker", ".", "reset", "(", "*", "MBB", "->", "begin", "(", ")", ",", "&", "LiveIn", ")", ";", "MBBLiveIns", ".", "erase", "(", "LiveInIt", ")", ";", "}", "else", "{", "auto", "&", "Rgn", "=", "Regions", "[", "CurRegion", "]", ";", "I", "=", "Rgn", ".", "first", ";", "auto", "*", "NonDbgMI", "=", "&", "*", "skipDebugInstructionsForward", "(", "Rgn", ".", "first", ",", "Rgn", ".", "second", ")", ";", "auto", "LRS", "=", "BBLiveInMap", ".", "lookup", "(", "NonDbgMI", ")", ";", "assert", "(", "isEqual", "(", "getLiveRegsBefore", "(", "*", "NonDbgMI", ",", "*", "LIS", ")", ",", "LRS", ")", ")", ";", "RPTracker", ".", "reset", "(", "*", "I", ",", "&", "LRS", ")", ";", "}", "for", "(", ";", ";", ")", "{", "I", "=", "RPTracker", ".", "getNext", "(", ")", ";", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "==", "I", ")", "{", "LiveIns", "[", "CurRegion", "]", "=", "RPTracker", ".", "getLiveRegs", "(", ")", ";", "RPTracker", ".", "clearMaxPressure", "(", ")", ";", "}", "if", "(", "Regions", "[", "CurRegion", "]", ".", "second", "==", "I", ")", "{", "Pressure", "[", "CurRegion", "]", "=", "RPTracker", ".", "moveMaxPressure", "(", ")", ";", "if", "(", "CurRegion", "--", "==", "RegionIdx", ")", "break", ";", "}", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";", "}", "if", "(", "OnlySucc", ")", "{", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", ")", "{", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advance", "(", "MBB", "->", "end", "(", ")", ")", ";", "}", "RPTracker", ".", "reset", "(", "*", "OnlySucc", "->", "begin", "(", ")", ",", "&", "RPTracker", ".", "getLiveRegs", "(", ")", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";", "MBBLiveIns", "[", "OnlySucc", "]", "=", "RPTracker", "."], "ground_truth": ["moveLiveRegs", "(", ")", ";"], "File": "GCNSchedStrategy", "Func": "computeBlockPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5605, "Length": 432, "Cover_Rate": 0.9953917050691244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "bitmap_bit_p", "(", "edge_components", ",", "<NUM_LIT>", ")", "&&", "bitmap_bit_p", "(", "DF_LIVE_IN", "(", "e", "->", "dest", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "e", "->", "dest", "->", "index", ")", ";", "bitmap_clear_bit", "(", "components", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "rs6000-logue", "Func": "rs6000_disqualify_components", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5606, "Length": 47, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "TARGET_ADDR32", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "sym", "=", "op", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "!", "flag_pic", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "return", "<NUM_LIT>", ";", "return", "(", "!", "addr24_operand", "(", "sym", ",", "mode", ")", "&&", "!", "small_data_operand", "(", "sym", ","], "ground_truth": ["mode", ")", ")", ";"], "File": "m32r3", "Func": "addr32_operand", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5607, "Length": 121, "Cover_Rate": 0.8897058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmax_s32", "(", "int32x2_t", "a", ",", "int32x2_t", "b", ")", "{", "return", "__builtin_aarch64_smaxpv2si", "(", "a", ",", "b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vpmax_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5608, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArtCombiner", ".", "tryCombineMerges", "(", "MI", ",", "DeadInstrs", ",", "UpdatedDefs", ")", ";", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")"], "ground_truth": ["DeadMI", "->", "eraseFromParent", "(", ")", ";"], "File": "MipsRegisterBankInfo25", "Func": "combineAwayG_UNMERGE_VALUES", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5609, "Length": 25, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregoiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>"], "ground_truth": ["]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst2q_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5610, "Length": 22, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "SegmentReg", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "NumPrefixes", "=", "std", "::", "min", "(", "NumBytes", "-", "NopSize", ",", "<NUM_LIT>", ")", ";", "NopSize", "+=", "NumPrefixes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumPrefixes", ";", "++", "i", ")", "OS", ".", "EmitBytes", "(", "<STR_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "Opc", ")", ",", "STI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "Opc", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ",", "STI", ")", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86MCInstLower39", "Func": "EmitNop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5611, "Length": 194, "Cover_Rate": 0.4217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_packed", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "(", "wi", "::", "to_widest", "(", "TYPE_SIZE", "("], "ground_truth": ["type", ")", ")", "!=", "aarch64_vectorize_preferred_vector_alignment", "(", "type", ")", ")", ")", "return", "false", ";"], "File": "aarch645", "Func": "aarch64_simd_vector_alignment_reachable", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5612, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printNamedBit", "(", "MI", ",", "OpNo", ","], "ground_truth": ["O", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5613, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RetAddr", ";", "}", "SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "Offset", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "("], "ground_truth": [")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering78", "Func": "LowerRETURNADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5614, "Length": 91, "Cover_Rate": 0.3807531380753138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "riscv_selftest_arch_abi_setter", "(", ")", "{", "riscv_parse_arch_string", "(", "m_arch_backup", ".", "c_str", "(", ")", ",", "&", "global_options", ",", "UNKNOWN_LOCATION", ")", ";", "riscv_abi", "=", "m_abi_backup"], "ground_truth": [";"], "File": "riscv-selftests", "Func": "~riscv_selftest_arch_abi_setter", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5615, "Length": 23, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lceilhfhi", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "fp16_vcvtph_s16_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5616, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PredOpc", "=", "getCondOpcode", "(", "Opc", ",", "invertJump", ")", ";", "MachineInstrBuilder", "T", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "NOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "while", "(", "NOp", "<", "NumOps", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "NOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "break", ";", "T", ".", "addOperand", "(", "Op", ")", ";", "NOp", "++", ";", "}", "unsigned", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ";", "bool", "GotPredReg", "=", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ")", ";", "(", "void", ")"], "ground_truth": ["GotPredReg", ";"], "File": "HexagonInstrInfo", "Func": "PredicateInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5617, "Length": 139, "Cover_Rate": 0.3839779005524862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegAreaSize", "=", "NumRegs", "*", "GPRSizeInBytes", ";", "unsigned", "FrameObjSize", "=", "std", "::", "max", "(", "Flags", ".", "getByValSize", "(", ")", ",", "RegAreaSize", ")", ";", "int", "FrameObjOffset", ";", "ArrayRef", "<", "MCPhysReg", ">", "ByValArgRegs", "=", "ABI", ".", "GetByValArgRegs", "(", ")", ";", "if", "(", "RegAreaSize", ")", "FrameObjOffset", "=", "(", "int", ")", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "State", ".", "getCallingConv", "(", ")", ")", "-", "(", "int", ")", "(", "(", "ByValArgRegs", ".", "size", "(", ")", "-", "FirstReg", ")", "*", "GPRSizeInBytes", ")", ";", "else", "FrameObjOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "FrameObjSize", ",", "FrameObjOffset", ",", "false", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "if", "(", "!", "NumRegs", ")", "return", ";", "MVT", "RegTy", "=", "<STR_LIT>", "(", "GPRSizeInBytes", "*", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "{", "unsigned", "ArgReg", "=", "ByValArgRegs", "[", "FirstReg", "+", "I", "]", ";", "unsigned", "VReg", "=", "addLiveIn", "(", "MF", ","], "ground_truth": ["ArgReg", ",", "RC", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "copyByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5618, "Length": 195, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")"], "ground_truth": [")", ";"], "File": "rs60003", "Func": "rs6000_emit_stack_tie", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5619, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "TargetExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "Target", ",", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_None", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TargetExpr", ")", ")", ";", "for", "(", "int8_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";", "if", "(", "!", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")"], "ground_truth": [".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "EmitSled", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5620, "Length": 129, "Cover_Rate": 0.583710407239819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "flag_pic", "&&", "!", "TARGET_PIC_DATA_TEXT_REL"], "ground_truth": [")", ";"], "File": "microblaze", "Func": "microblaze_gen_pic_addr_dif_vec", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5621, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pinsrw", "(", "__m64", "const", "__A", ",", "int", "const", "__D", ",", "int", "const", "__N", ")", "{", "return", "_mm_insert_pi16", "(", "__A", ",", "__D", ",", "__N"], "ground_truth": [")", ";"], "File": "xmmintrin", "Func": "_m_pinsrw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5622, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&"], "ground_truth": ["O", ",", "StringRef", "Annot", ")", "{"], "File": "Cpu0InstPrinter2", "Func": "printInst", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5623, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sparc_emit_set_const64_quick2", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_immediate", ",", "int", "shift_count", ")", "{", "rtx", "temp2", "=", "op0", ";", "if", "(", "(", "high_bits", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ","], "ground_truth": ["high_bits", ")", ")", ";"], "File": "sparc3", "Func": "sparc_emit_set_const64_quick2", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5624, "Length": 48, "Cover_Rate": 0.3221476510067114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPCRel8", "(", ")"], "ground_truth": ["const", "{"], "File": "MOSAsmParser", "Func": "isPCRel8", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5625, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_div_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_divpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ","], "ground_truth": ["(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_div_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5626, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vpnotv16bi", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve3___arm_vpnot", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5627, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_movdqa32load512_mask", "(", "(", "const", "__v16si", "*", ")", "__P", ",", "(", "__v16si"], "ground_truth": [")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_load_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5628, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "<ISA_LIT>AsmParser", "::", "ParseIntelOffsetOfOperator", "(", "SMLoc", "Start", ")", "{", "SMLoc", "OffsetOfLoc", "=", "Start", ";", "Parser", ".", "Lex", "(", ")", ";", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", ")", ";", "SMLoc", "End", ";", "const", "MCExpr", "*"], "ground_truth": ["Val", ";"], "File": "X86AsmParser22", "Func": "ParseIntelOffsetOfOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5629, "Length": 59, "Cover_Rate": 0.4609375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "ScalarEvolution", "*", "SE", ",", "const", "SCEV", "*", "Ptr", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "<NUM_LIT>", ";", "int", "MaxMergeDistance", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "<NUM_LIT>", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5630, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "KindRes", ")", "return", "true", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "Reg", ",", "RegKind", "::", "NeonVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Kind", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "tryParseVectorIndex", "(", "Operands", ")", "=="], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "AArch64AsmParser1", "Func": "tryParseNeonVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5631, "Length": 78, "Cover_Rate": 0.5032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opnum", "=", "nonvoid", ";", "FOR_EACH_CALL_EXPR_ARG", "(", "arg", ",", "iter", ",", "exp", ")", "{", "const", "struct", "insn_operand_data", "*", "insn_op", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "if", "(", "opnum", ">", "MAX_BUILTIN_ARGS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ";", "op", "[", "opnum", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "machine_mode", "opmode", "=", "insn_op", "->", "mode", ";", "if", "(", "opmode", "==", "VOIDmode", ")", "{", "machine_mode", "m", "=", "GET_MODE", "(", "op", "[", "opnum", "]", ")", ";", "gcc_assert", "(", "m", "==", "Pmode", "||", "m", "==", "VOIDmode", ")", ";", "opmode", "=", "Pmode", ";", "}", "op", "[", "opnum", "]", "=", "copy_to_mode_reg", "(", "opmode", ",", "op", "[", "opnum", "]", ")", ";", "}", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "error_at", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "opnum", "++", ";", "}", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "{", "if", "(", "tmode", "==", "VOIDmode", ")", "{", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", ";", "}", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "}", "op", "[", "<NUM_LIT>", "]", "=", "target", ";", "}", "fn", "=", "GEN_FCN", "(", "icode", ")", ";", "switch", "(", "opnum", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "NULL_RTX"], "ground_truth": [")", ";"], "File": "tilegx2", "Func": "tilegx_expand_builtin", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5632, "Length": 298, "Cover_Rate": 0.5050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "active_insn_p", "(", "use_insn", ")", ")", "return", ";", "if", "(", "!", "nds32_float_reg_load_store_p", "(", "use_insn", ")", "||", "find_post_update_rtx", "(", "use_insn", ")", "!=", "-", "<NUM_LIT>", ")", "return", ";", "}", "group_id", "=", "GEN_INT", "(", "nds32_alloc_relax_group_id", "(", ")", ")", ";", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "insn", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "emit_insn_before", "(", "gen_relax_group", "(", "group_id"], "ground_truth": [")", ",", "use_insn", ")", ";"], "File": "nds32-relax-opt", "Func": "nds32_group_float_insns", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5633, "Length": 97, "Cover_Rate": 0.4511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "NewOpcode", "=", "<STR_LIT>", ";", "Start", "&=", "<NUM_LIT>", ";", "End", "&=", "<NUM_LIT>", ";", "}", "MachineOperand", "&", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpcode", ")", ")", ".", "add", "(", "Dest", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Src", ".", "isKill", "(", ")", ")", ",", "Src", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Start", ")", ".", "addImm", "(", "End", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "LV", ")", "{", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand"], "ground_truth": ["(", "I", ")", ";"], "File": "SystemZInstrInfo16", "Func": "convertToThreeAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5634, "Length": 151, "Cover_Rate": 0.4253521126760563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "cfun", "->", "machine", "->", "is_signal", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "if", "(", "ACCUMULATE_OUTGOING_ARGS", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "avr_outgoing_args_size", "(", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "(", "HOST_WIDE_INT", ")", "get_frame_size", "(", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "gasisr", ".", "yes", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "stack_usage", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "stack_usage", ")", ";", "}", "else", "{", "int", "used_by_gasisr", "=", "<NUM_LIT>", "+", "(", "cfun", "->", "machine", "->", "gasisr", "."], "ground_truth": ["regno", "!=", "AVR_TMP_REGNO", ")", ";"], "File": "avr", "Func": "avr_asm_function_end_prologue", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5635, "Length": 135, "Cover_Rate": 0.678391959798995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TrueOpDepth", "+", "FalseOpDepth"], "ground_truth": ["+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "File": "X86CmovConversion (2)", "Func": "getDepthOfOptCmov", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5636, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Lo", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Lo", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Add1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Add", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "MipsISelLowering126", "Func": "performADDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5637, "Length": 79, "Cover_Rate": 0.4438202247191011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isExport", "(", "const", "SUnit", "&", "SU", ")", "{", "const", "MachineInstr", "*", "MI", "=", "SU", ".", "getInstr", "(", ")", ";", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->"], "ground_truth": ["getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "AMDGPUExportClustering4", "Func": "isExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5638, "Length": 38, "Cover_Rate": 0.8837209302325582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getLoadStoreRegOpcode", "(", "DestReg", ",", "RC", ","], "ground_truth": ["isStackAligned", ",", "STI", ",", "true", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "getLoadRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5639, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "value", "=", "real_to_integer", "(", "&", "r0", ")", ";", "value", "=", "value", "&", "<NUM_LIT>", ";", "if", "(", "(", "value", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "value", "&"], "ground_truth": ["(", "value", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ")", "{"], "File": "arm", "Func": "vfp3_const_double_for_fract_bits", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5640, "Length": 38, "Cover_Rate": 0.304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "v", ";", "int16_t", "i", "[", "<NUM_LIT>", "]", ";", "}", "u", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "a", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "b", ";", "u", ".", "i", "[", "<NUM_LIT>"], "ground_truth": ["]", "=", "c", ";"], "File": "spe", "Func": "__ev_create_s16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5641, "Length": 39, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "ConstantPoolSDNode", "*", "N", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "{", "const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";", "if", "(", "TLOF", "->", "IsConstantInSmallSection", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "N", "->", "getConstVal", "(", ")", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ","], "ground_truth": ["ABI", ".", "IsN64", "(", ")", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5642, "Length": 105, "Cover_Rate": 0.6104651162790697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "found", "=", "false", ";", "int", "(", "*", "getAltOpcode", ")", "(", "uint16_t", ",", "<STR_LIT>", ")", ";", "int", "(", "*", "getAltOpcodeGen", ")", "(", "uint16_t", ",", "<STR_LIT>", ")", "=", "nullptr", ";", "int", "(", "*", "getAltOpcodeGenEx", ")", "(", "uint16_t", ",", "<STR_LIT>", ")", "=", "nullptr", ";", "if", "(", "<ISA_LIT>II", "::", "isVPUInst", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "{", "getAltOpcode", "=", "llvm", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<ISA_LIT>II", "::", "isSPUInst", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "{", "getAltOpcode", "=", "llvm", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<ISA_LIT>II", "::", "isLoadInst", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "{", "getAltOpcode", "=", "llvm", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<ISA_LIT>II", "::", "isStoreInst", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "{", "getAltOpcode", "=", "llvm", "::", "<STR_LIT>", ";", "}", "else", "{", "return", "found", ";", "}", "<STR_LIT>", "slots", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i"], "ground_truth": ["++", ")", "{"], "File": "TPCInstrInfo", "Func": "getOtherSlotOpcodes", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5643, "Length": 166, "Cover_Rate": 0.44986449864498645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hw_before", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "function_alignment", ";", "int", "i", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "hw_before", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "hw_before", ";", "i", "++", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "function_alignment", "=", "MAX", "(", "<NUM_LIT>", ",", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", "function_alignment", "=", "MAX", "(", "function_alignment", ",", "(", "unsigned", "int", ")", "align_functions", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "floor_log2", "(", "function_alignment", ")", ")", ";", "}", "if", "(", "S390_USE_TARGET_ATTRIBUTE", "&&", "TARGET_DEBUG_ARG", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_arch"], "ground_truth": [")", ";"], "File": "s3905", "Func": "s390_asm_output_function_label", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5644, "Length": 115, "Cover_Rate": 0.34124629080118696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "nullptr", ";", "}", "MCSubtargetInfo", "*", "X", "=", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPUName", ",", "ArchFS", ")", ";", "if", "(", "X", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "llvm", "::", "FeatureBitset", "Features", "=", "X", "->", "getFeatureBits", "(", ")", ";", "X", "->", "setFeatureBits", "(", "Features", ".", "set"], "ground_truth": ["(", "<STR_LIT>", ")", ")", ";"], "File": "HexagonMCTargetDesc22", "Func": "createHexagonMCSubtargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5645, "Length": 52, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "(", ")", "const", "{", "return"], "ground_truth": ["SRetReturnReg", ";"], "File": "MipsMachineFunction", "Func": "getSRetReturnReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5646, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "M88kAsmParser", "Func": "getReg", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5647, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TARGET_PORTABLE_RUNTIME", "||", "!", "TARGET_GAS", "||", "!", "TARGET_SOM", ")", "&&", "!", "IN_NAMED_SECTION_P", "("], "ground_truth": ["cfun", "->", "decl", ")", ")", "{"], "File": "pa", "Func": "update_total_code_bytes", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5648, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Imm", ">>=", "shift", ";", "if", "(", "!", "isAdd", ")", "Imm", "=", "-", "(", "uint32_t", ")", "Imm", ";", "Imm", "&=", "<NUM_LIT>", ";", "if", "(", "isAdd", ")", "Imm", "|=", "<NUM_LIT>", ";", "assert", "(", "Qm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "(", "Qm", "<<", "<NUM_LIT>"], "ground_truth": [")", "|", "Imm", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5649, "Length": 47, "Cover_Rate": 0.34814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ReplaceREADCYCLECOUNTER", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", "}", ";", "Cycles32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "OutChain", "=", "Cycles32", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5650, "Length": 153, "Cover_Rate": 0.6270491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "LD", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "High", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "HighAddr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "High", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ",", "HighShifted", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "High", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "BasePtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "IntPtrTy", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">"], "ground_truth": ["CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "XCoreISelLowering61", "Func": "LowerLOAD", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5651, "Length": 342, "Cover_Rate": 0.48169014084507045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mcore_function_value", "(", "tree", "valtype", ",", "tree", "func", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "PROMOTE_MODE", "(", "mode", ",", "unsigned_p", ",", "NULL", ")", ";", "return", "handle_structs_in_regs", "(", "mode", ",", "valtype", ",", "FIRST_RET_REG"], "ground_truth": [")", ";"], "File": "mcore3", "Func": "mcore_function_value", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5652, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "code", "==", "'.'", "||", "code", "==", "'#'", "||", "code", "==", "'*'", "||", "code"], "ground_truth": ["==", "'^'", "||", "code", "==", "'!'", ")", ";"], "File": "mcore", "Func": "mcore_print_operand_punct_valid_p", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5653, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "unsigned", "OpCode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MCInst", "Ret", ";", "Ret", ".", "setOpcode", "(", "OpCode", ")", ";", "for", "(", "auto", "&", "MO", ":", "drop_begin", "(", "MI", ".", "operands", "(", ")", ")", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MO", ")", ")", "Ret", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "Ret"], "ground_truth": [",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower107", "Func": "LowerPATCHABLE_RET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5654, "Length": 95, "Cover_Rate": 0.6209150326797386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5655, "Length": 103, "Cover_Rate": 0.403921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "V2", "=", "V1", ";", "if", "(", "SVN", "->", "isSplat", "(", ")", ")", "{", "int", "Lane", "=", "SVN", "->", "getSplatIndex", "(", ")", ";", "if", "(", "Lane", "==", "-", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "bool", "IsScalarToVector", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "V1", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "V1", ".", "getOperand", "(", "i", ")", "."], "ground_truth": ["isUndef", "(", ")", ")", "{"], "File": "HexagonISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLE", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5656, "Length": 146, "Cover_Rate": 0.5177304964539007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_f64_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5657, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "poly64x1_t", ")"], "ground_truth": ["__builtin_neon_vreinterpretdidi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p64_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5658, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegNo", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "R0AsZero", "&&", "RegNo", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "RegNo", ")", ";", "if", "(", "!", "Subtarget", ".", "isDarwin", "(", ")", ")"], "ground_truth": ["RegName", "=", "stripRegisterPrefix", "(", "RegName", ")", ";"], "File": "PPCAsmPrinter11", "Func": "printRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5659, "Length": 54, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_max_epu64", "(", "__mmask8"], "ground_truth": ["__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_max_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5660, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdup_n_u64", "(", "*", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vld1_dup_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5661, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set_ps", "(", "const", "float", "__Z", ",", "const", "float", "__Y", ",", "const", "float", "__X", ",", "const", "float", "__W", ")", "{", "return", "__extension__", "(", "__m128", ")", "(", "__v4sf", ")", "{"], "ground_truth": ["__W", ",", "__X", ",", "__Y", ",", "__Z", "}", ";"], "File": "xmmintrin", "Func": "_mm_set_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5662, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maccs_epi16", "(", "__m128i"], "ground_truth": ["__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ")", "{"], "File": "xopintrin", "Func": "_mm_maccs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5663, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "ix86_stack_protect_fail", "(", "void", ")"], "ground_truth": ["{"], "File": "i3863", "Func": "ix86_stack_protect_fail", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5664, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "MinParameterSaveAreaSize", "=", "<NUM_LIT>", "*", "PtrByteSize", ";", "const", "unsigned", "NumBytes", "=", "LinkageSize", "+", "MinParameterSaveAreaSize", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "for", "(", "CCValAssign", "&", "VA", ":", "ArgLocs", ")", "{", "SDValue", "Arg", "=", "OutVals", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "SDValue"], "ground_truth": ["InFlag", ";"], "File": "PPCISelLowering151", "Func": "LowerCall_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5665, "Length": 192, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Ty", "->", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering7", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5666, "Length": 129, "Cover_Rate": 0.8113207547169812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DestRC", "!=", "SrcRC", ")", "{", "if", "(", "(", "(", "DestRC", "==", "<STR_LIT>", ")", "&&", "(", "SrcRC", "==", "<STR_LIT>", ")", ")", "||", "(", "(", "SrcRC", "==", "<STR_LIT>", ")", "&&", "(", "DestRC", "==", "<STR_LIT>", ")", ")", ")", "{", "}", "else", "{", "return", "false", ";", "}", "}", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "(", "DestRC", "==", "<STR_LIT>", ")", "||", "(", "DestRC", "==", "<STR_LIT>", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "("], "ground_truth": ["SrcReg", ")", ")", ";"], "File": "ARMBaseInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5667, "Length": 154, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter"], "ground_truth": [">", "(", "OSABI", ")", ";"], "File": "LanaiELFObjectWriter10", "Func": "createLanaiELFObjectWriter", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5668, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "+", "avr_outgoing_args_size"], "ground_truth": ["(", ")", ";"], "File": "avr", "Func": "avr_starting_frame_offset", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5669, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false"], "ground_truth": [",", "false", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "isu4Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5670, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "->", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "unsigned", "LongFormBits", "=", "<NUM_LIT>", ";", "unsigned", "LongFormScale", "=", "<NUM_LIT>", ";", "unsigned", "LongFormOpcode", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "LongFormOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "unsigned", "LongFormMaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "LongFormBits", ")", "-", "<NUM_LIT>"], "ground_truth": [")", "*", "LongFormScale", ";"], "File": "MipsConstantIslandPass31", "Func": "initializeFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5671, "Length": 258, "Cover_Rate": 0.5341614906832298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Type", "=", "MachO", "::", "<ISA_LIT>_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "<ISA_LIT>_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "="], "ground_truth": ["Value", ";"], "File": "ARMMachObjectWriter22", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5672, "Length": 212, "Cover_Rate": 0.507177033492823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV9_2aOps", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget102", "Func": "hasV9_2aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5673, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Arg", ")", ";", "Ops", ".", "push_back", "(", "PtrLo", ")", ";", "Ops", ".", "push_back", "(", "PtrHi", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "StoreRet", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Chain", "=", "getChain", "(", "StoreRet", ")", ";", "InFlag", "=", "getOutFlag", "(", "StoreRet", ")", ";", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Size", "=", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "Size", "=", "Size"], "ground_truth": ["/", "<NUM_LIT>", ";"], "File": "PIC16ISelLowering", "Func": "LowerDirectCallArguments", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5674, "Length": 116, "Cover_Rate": 0.4027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "++", "Count", ";", "}", "return", "Count"], "ground_truth": [";"], "File": "mprocInstrInfo", "Func": "InsertBranch", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5675, "Length": 71, "Cover_Rate": 0.696078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "{", "unsigned", "Action", "=", "getPreferredHvxVectorAction", "(", "VT", ")", ";", "if", "(", "Action", "!=", "~", "<NUM_LIT>", ")", "return", "static_cast", "<", "TargetLoweringBase", "::", "LegalizeTypeAction", ">", "(", "Action", ")", ";", "}", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "return", "TargetLoweringBase"], "ground_truth": ["::", "TypeWidenVector", ";"], "File": "HexagonISelLowering110", "Func": "getPreferredVectorAction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5676, "Length": 47, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Res", "=", "SelectVOP3Mods0", "(", "In", ",", "Src", ",", "SrcMods", ",", "Clamp", ",", "Omod", ")", ";", "return", "Res", "&&", "cast", "<", "ConstantSDNode", ">", "(", "SrcMods", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Clamp", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<"], "ground_truth": ["ConstantSDNode", ">", "(", "Omod", ")", "->", "isNullValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3NoMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5677, "Length": 55, "Cover_Rate": 0.6707317073170732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "expandMemInst", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "*"], "ground_truth": ["STI", ",", "bool", "IsLoad", ",", "bool", "IsImmOpnd", ")", "{"], "File": "MipsAsmParser104", "Func": "expandMemInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5678, "Length": 28, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "<STR_LIT>", "(", "Value", ")", ";", "MovTy", "=", "isWide", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "isAdvSIMDModImm", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Mov", "=", "DAG", ".", "getNode", "(", "NewOp", ",", "dl", ",", "MovTy", ",", "DAG", ".", "getConstant", "(", "Value", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Mov", ")", ";", "}", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "AArch64ISelLowering175", "Func": "tryAdvSIMDModImmFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5679, "Length": 73, "Cover_Rate": 0.33796296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "ZExt", "=", "lowerShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ","], "ground_truth": ["Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering232", "Func": "lowerV32I8Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5680, "Length": 204, "Cover_Rate": 0.35664335664335667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", "&&", "(", "cum", "->", "intoffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "||", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", "&&", "final", ")", ")", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "if", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", ")", "return", ";", "intoffset", "=", "cum", "->", "intoffset", ";", "cum", "->", "intoffset", "=", "-", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "{", "unsigned", "int", "bits", "=", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ";", "if", "(", "!", "int_mode_for_size", "(", "bits", ",", "<NUM_LIT>", ")", ".", "exists", "(", ")", ")", "{", "intoffset", "=", "ROUND_DOWN", "(", "intoffset", ",", "BITS_PER_WORD", ")", ";", "}", "}", "startbit", "=", "ROUND_DOWN", "(", "intoffset", ",", "BITS_PER_WORD", ")", ";", "endbit", "=", "ROUND_UP", "(", "bitpos", ",", "BITS_PER_WORD", ")", ";", "intregs", "=", "(", "endbit", "-", "startbit", ")", "/", "BITS_PER_WORD", ";", "cum", "->", "words", "+=", "intregs", ";", "if", "(", "(", "unsigned", ")", "cum", "->", "words", "<", "(", "endbit"], "ground_truth": ["/", "BITS_PER_WORD", ")", ")", "{"], "File": "rs6000-call", "Func": "rs6000_darwin64_record_arg_advance_flush", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5681, "Length": 178, "Cover_Rate": 0.8317757009345794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "("], "ground_truth": [")", ")", ";"], "File": "AArch64AsmParser103", "Func": "LLVMInitializeAArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5682, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ")", ":"], "File": "MBlazeDisassembler", "Func": "MBlazeDisassembler", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5683, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ia64_asm_unwind_emit", "(", "FILE", "*", "out_file", ",", "rtx_insn", "*", "insn", ")", "{", "bool", "unwind", "=", "ia64_except_unwind_info", "(", "&", "global_options", ")", "==", "UI_TARGET", ";", "bool", "frame", "=", "dwarf2out_do_frame", "(", ")", ";", "rtx", "note", ",", "pat", ";", "bool", "handled_one", ";", "if", "(", "!", "unwind", "&&", "!", "frame", ")", "return", ";", "if", "(", "NOTE_INSN_BASIC_BLOCK_P", "(", "insn", ")", ")", "{", "last_block", "=", "NOTE_BASIC_BLOCK", "(", "insn", ")", "->", "next_bb", "==", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ";", "if", "(", "need_copy_state", ")", "{", "if", "(", "unwind", ")", "{", "fprintf", "(", "out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "state_num", ")", ";", "}", "need_copy_state", "=", "false", ";", "}", "}", "if", "(", "NOTE_P", "(", "insn", ")", "||", "!", "RTX_FRAME_RELATED_P", "(", "insn", ")", ")", "return", ";", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_alloc", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "int", "dest_regno", "=", "REGNO", "(", "dest", ")", ";", "if", "(", "dest_regno", "==", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", ")", "{", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "ia64_debugger_regno", "(", "dest_regno", ")", ")", ";", "}", "else", "{", "if", "(", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", "&&", "!", "frame_pointer_needed", ")", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "handled_one", "=", "false", ";", "for", "(", "note", "=", "REG_NOTES", "(", "insn", ")", ";", "note", ";", "note", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", "switch", "(", "REG_NOTE_KIND", "(", "note", ")", ")", "{", "case", "REG_CFA_ADJUST_CFA", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "pat", "=", "PATTERN", "(", "insn", ")", ";", "process_cfa_adjust_cfa", "(", "out_file", ",", "pat", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "handled_one", "=", "true", ";", "break", ";", "case", "REG_CFA_OFFSET", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "pat", "=", "PATTERN", "(", "insn", ")", ";", "process_cfa_offset", "(", "out_file", ",", "pat", ",", "unwind", ")", ";", "handled_one", "=", "true", ";", "break", ";", "case", "REG_CFA_REGISTER", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "pat", "=", "PATTERN", "(", "insn", ")", ";", "process_cfa_register", "(", "out_file", ",", "pat", ","], "ground_truth": ["unwind", ")", ";"], "File": "ia641", "Func": "ia64_asm_unwind_emit", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5684, "Length": 377, "Cover_Rate": 0.9128329297820823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "FPZero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "Op", ","], "ground_truth": ["FPZero", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getSqrtInputTest", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5685, "Length": 51, "Cover_Rate": 0.5795454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clear", "(", "RegisterRef", "(", "i", ",", "LaneBitmask", "::", "getAll", "(", ")", ")", ")", ";", "}", "return", "*", "this", ";", "}", "RegisterRef", "NR", "=", "PRI", ".", "normalize", "(", "RR", ")", ";", "auto", "F", "=", "Masks", ".", "find", "(", "NR", ".", "Reg", ")", ";", "if", "(", "F", "==", "Masks", ".", "end", "(", ")", ")", "return", "*", "this", ";", "LaneBitmask", "NewM", "=", "F", "->", "second", "&", "~", "NR", ".", "Mask", ";", "if", "(", "NewM", ".", "none", "(", ")", ")", "Masks", ".", "erase", "(", "F", ")", ";", "else", "F", "->", "second", "="], "ground_truth": ["NewM", ";"], "File": "RDFRegisters12", "Func": "clear", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5686, "Length": 90, "Cover_Rate": 0.5027932960893855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ","], "ground_truth": ["const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "File": "BPFMCTargetDesc10", "Func": "createBPFMCInstPrinter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5687, "Length": 34, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolRefExpr", "::", "VariantKind", "Kind", ";", "const", "MCSymbol", "*", "Symbol", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "break", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "LC3bMCInstLower", "Func": "LowerSymbolOperand", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5688, "Length": 46, "Cover_Rate": 0.32167832167832167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "*", "g", "=", "gimple_build_assign", "(", "lhs", ",", "cmp", ")", ";", "gimple_set_location", "(", "g", ",", "gimple_location", "(", "stmt", ")", ")", ";", "gsi_replace", "(", "gsi", ",", "g", ","], "ground_truth": ["true", ")", ";"], "File": "rs6000-call", "Func": "fold_compare_helper", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5689, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "O", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Register", ":", "O", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", ";", "break", ";", "case", "k_Immediate", ":", "O", "<<", "<STR_LIT>", "<<", "*", "getImm", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Memri", ":"], "ground_truth": ["{"], "File": "SNESAsmParser", "Func": "print", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5690, "Length": 53, "Cover_Rate": 0.5955056179775281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "("], "ground_truth": [")", ";"], "File": "AArch64FalkorHWPFFix22", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5691, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DOUT", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMConstantIslandPass11", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5692, "Length": 215, "Cover_Rate": 0.7933579335793358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "x", "=", "gen_rtx_CONST_VECTOR", "(", "imode", ",", "gen_rtvec_v", "(", "nelt", ",", "perm", ")", ")", ";", "x", "=", "expand_vec_perm", "(", "vmode", ",", "op0", ",", "op1", ",", "x", ",", "target", ")", ";", "if", "(", "x", "!=", "target", ")", "emit_move_insn", "("], "ground_truth": ["target", ",", "x", ")", ";"], "File": "rs60004", "Func": "rs6000_do_expand_vec_perm", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5693, "Length": 43, "Cover_Rate": 0.36134453781512604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Register", "MaskedLo", ",", "MaskedHi", ";", "if", "(", "CanCopyLow32", ")", "{", "MaskedLo", "=", "LoReg", ";", "}", "else", "{", "Register", "MaskLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MaskLo", ")", ".", "addReg", "(", "MaskReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedLo", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "MaskLo", ")", ";", "}", "if", "(", "CanCopyHi32", ")", "{", "MaskedHi", "=", "HiReg", ";", "}", "else", "{", "Register", "MaskHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MaskHi", ")", ".", "addReg", "(", "MaskReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedHi", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "MaskHi", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "MaskedLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MaskedHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "I", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectG_PTRMASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5694, "Length": 327, "Cover_Rate": 0.38744075829383884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ","], "ground_truth": ["InFlag", ")", ";"], "File": "AlphaISelLowering2", "Func": "LowerCall", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5695, "Length": 265, "Cover_Rate": 0.3496042216358839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f16_u16", "(", "uint16x8_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon3_vreinterpretq_f16_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5696, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NotA", "=", "notValue", "(", "DAG", ",", "DL", ",", "VT", ",", "LHS", ")", ";", "SDValue", "NotB", "=", "notValue", "(", "DAG", ",", "DL", ",", "VT", ",", "RHS", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NotA", ","], "ground_truth": ["NotB", ")", ";"], "File": "TL45ISelLowering", "Func": "lowerOr", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5697, "Length": 61, "Cover_Rate": 0.6039603960396039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_andps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf"], "ground_truth": [")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_and_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5698, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "landBlk", "==", "NULL", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "landBlk", "->", "getNumber", "(", ")", ";", "}", "errs", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "oldOpcode", "=", "branchInstr", "->", "getOpcode", "(", ")", ";", "DebugLoc", "branchDL", "=", "branchInstr", "->", "getDebugLoc", "(", ")", ";", "typename", "BlockT", "::", "iterator", "branchInstrPos", "=", "CFGTraits", "::", "getInstrPos", "(", "curBlk", ",", "branchInstr", ")", ";", "CFGTraits", "::", "insertCondBranchBefore", "(", "branchInstrPos", ",", "CFGTraits", "::", "getBranchNzeroOpcode", "(", "oldOpcode", ")", ",", "passRep", ",", "branchDL", ")", ";", "if", "(", "trueBlk", ")", "{", "curBlk", "->", "splice", "(", "branchInstrPos", ",", "trueBlk", ",", "trueBlk", "->", "begin", "(", ")", ",", "trueBlk", "->", "end", "(", ")", ")", ";", "curBlk", "->", "removeSuccessor", "(", "trueBlk", ")", ";", "if", "(", "landBlk", "&&", "trueBlk", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "trueBlk", "->", "removeSuccessor", "(", "landBlk", ")", ";", "}", "retireBlock", "(", "curBlk", ",", "trueBlk", ")", ";", "}", "CFGTraits", "::", "insertInstrBefore", "(", "branchInstrPos", ",", "AMDGPU", "::", "ELSE", ",", "passRep", ")", ";", "if", "(", "falseBlk", ")", "{", "curBlk", "->", "splice", "(", "branchInstrPos", ",", "falseBlk", ",", "falseBlk", "->", "begin", "(", ")", ",", "falseBlk", "->", "end", "(", ")", ")", ";", "curBlk", "->", "removeSuccessor", "(", "falseBlk", ")", ";", "if", "(", "landBlk", "&&", "falseBlk", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "falseBlk", "->", "removeSuccessor", "(", "landBlk", ")", ";", "}", "retireBlock", "(", "curBlk", ",", "falseBlk", ")", ";", "}", "CFGTraits", "::", "insertInstrBefore", "(", "branchInstrPos", ",", "AMDGPU", "::", "ENDIF"], "ground_truth": [",", "passRep", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "mergeIfthenelseBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5699, "Length": 237, "Cover_Rate": 0.6353887399463807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fcmul_sch", "(", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfcmulcsh_round", "(", "(", "__v8hf", ")", "__A", ","], "ground_truth": ["(", "__v8hf", ")", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_fcmul_sch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5700, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolXCOFF", "*", "FSym", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "getSymbol", "(", "F", ")", ")", ";", "if", "(", "!", "FSym", "->", "hasContainingCsect", "(", ")", ")", "{", "MCSectionXCOFF", "*", "Csect", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "F", "->", "isDeclaration", "(", ")", "?", "getObjFileLowering", "(", ")", ".", "getSectionForExternalReference", "(", "F", ",", "TM", ")", ":", "getObjFileLowering", "(", ")", ".", "getSectionForFunctionDescriptor", "(", "FSym", ")", ")", ";", "FSym", "->", "setContainingCsect"], "ground_truth": ["(", "Csect", ")", ";"], "File": "PPCAsmPrinter124", "Func": "lowerConstant", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5701, "Length": 68, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "AttributeList", ">", "&", "Attrs", "=", "VE", ".", "getAttributeLists", "(", ")", ";", "if", "(", "Attrs", ".", "empty", "(", ")", ")", "return", ";", "Stream", ".", "EnterSubblock", "(", "bitc", "::", "PARAMATTR_BLOCK_ID", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Record", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Attrs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "AttributeList", "AL", "=", "Attrs", "[", "i", "]", ";", "for", "(", "unsigned", "i", ":", "AL", ".", "indexes", "(", ")", ")", "{", "AttributeSet", "AS", "=", "AL", ".", "getAttributes", "(", "i", ")", ";", "if", "(", "AS", ".", "hasAttributes", "(", ")", ")", "Record", ".", "push_back", "(", "VE", ".", "getAttributeGroupID", "(", "{", "i", ",", "AS", "}", ")", ")", ";", "}", "Stream", ".", "EmitRecord", "(", "bitc", "::", "PARAMATTR_CODE_ENTRY", ",", "Record", ")", ";", "Record", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeAttributeTable", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5702, "Length": 140, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "short", ")", "__builtin_altivec_vmuleub", "(", "(", "vector", "signed", "char", ")", "a1", ",", "("], "ground_truth": ["vector", "signed", "char", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_vmuleub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5703, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB"], "ground_truth": ["->", "back", "(", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5704, "Length": 313, "Cover_Rate": 0.563963963963964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "handleAttr", "(", "Parent", ",", "Callee", ",", "<STR_LIT>", ")", ")", "NeedQueuePtr", "=", "true", ";", "for", "(", "StringRef", "AttrName", ":", "AttrNames", ")", "handleAttr", "(", "Parent", ","], "ground_truth": ["Callee", ",", "AttrName", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures17", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5705, "Length": 50, "Cover_Rate": 0.6493506493506493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MF", ".", "getInfo"], "ground_truth": ["<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ";"], "File": "M680x0FrameLowering", "Func": "hasReservedCallFrame", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5706, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "simpleCC", ")", "*", "simpleCC", "=", "<STR_LIT>", ";", "if", "(", "reverseCC", ")", "*", "reverseCC", "=", "<STR_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "simpleCC", ")", "*", "simpleCC", "=", "<STR_LIT>", ";", "if", "(", "reverseCC", ")", "*", "reverseCC", "=", "<STR_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "simpleCC", ")", "*", "simpleCC", "=", "<STR_LIT>", ";", "if", "(", "reverseCC", ")", "*", "reverseCC", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "Dcpu16ISelLowering", "Func": "NeedsAdditionalEqualityCC", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5707, "Length": 78, "Cover_Rate": 0.36792452830188677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_m", "(", "uint16x8_t", "__inactive", ",", "uint16x8_t", "__a", ",", "int"], "ground_truth": ["__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve1___arm_vaddq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5708, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Scalar", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "splatPartsI64WithVL", "(", "DL", ",", "VT", ",", "Lo", ",", "Hi"], "ground_truth": [",", "VL", ",", "DAG", ")", ";"], "File": "RISCVISelLowering1", "Func": "splatSplitI64WithVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5709, "Length": 43, "Cover_Rate": 0.35537190082644626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_m_pmulhuw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "File": "xmmintrin", "Func": "_m_pmulhuw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5710, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "__P", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmp_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5711, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cond", ".", "size", "(", ")", "&&", "Cond", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "GetOppositeBranchOpc", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsInstrInfo26", "Func": "ReverseBranchCondition", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5712, "Length": 44, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "PrologEnd", "=", "Label", ";", "WinEH", "::", "Instruction", "Inst", "=", "WinEH", "::", "Instruction", "(", "Win64EH", "::", "UOP_End", ",", "nullptr", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "auto", "it", "=", "CurFrame", "->", "Instructions", ".", "begin", "(", ")", ";", "CurFrame", "->", "Instructions", ".", "insert", "(", "it", ","], "ground_truth": ["Inst", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5713, "Length": 89, "Cover_Rate": 0.8476190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b"], "ground_truth": [")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabdl_high_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5714, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Size", "=", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "!", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "Size"], "ground_truth": ["=", "alignTo", "(", "Size", ",", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "getInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5715, "Length": 94, "Cover_Rate": 0.4563106796116505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_INTEGER", ":", "case", "IES_RPAREN", ":", "case", "IES_REGISTER"], "ground_truth": [":"], "File": "X86AsmParser (2)", "Func": "onAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5716, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "Default", "(", ")", ";", "}", "if", "(", "Shl_0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sub_0", "=", "Shl_0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Sub_1", "=", "Shl_0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Sub_0", ")", ")", "{", "if", "(", "C1", "->", "getSExtValue", "(", ")", "!=", "<NUM_LIT>", "||", "Sub_1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Default", "(", ")", ";", "SDValue", "Shl2_0", "=", "Sub_1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shl2_1", "=", "Sub_1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Shl2_1", ")", ")", "{", "int32_t", "ValConst", "=", "<NUM_LIT>", "<<", "(", "ShlConst", "+", "C2", "->", "getSExtValue", "(", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "ValConst", ")", ")", "{", "SDValue", "Val", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "ValConst", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ","], "ground_truth": ["dl", ",", "<STR_LIT>", ",", "Shl2_0", ",", "Val", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "SelectSHL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5717, "Length": 172, "Cover_Rate": 0.4105011933174224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "auto", "Lead", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "<NUM_LIT>", "||", "Lead", "==", "E", "||", "!", "isEndCF", "(", "*", "Lead", ",", "TRI", ")", ")", "continue", ";", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ")", "continue", ";", "auto", "I", "=", "std", "::", "next", "(", "Lead", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "!", "TII", "->", "isSALU", "(", "*", "I", ")", "||", "I", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "break", ";", "if", "(", "I", "!=", "E", ")", "continue", ";", "const", "auto", "NextLead", "=", "Succ", "->", "begin", "(", ")", ";", "if", "(", "NextLead", "==", "Succ", "->", "end", "(", ")", "||", "!", "isEndCF", "(", "*", "NextLead", ",", "TRI", ")", "||", "!", "getOrExecSource", "(", "*", "NextLead", ",", "*", "TII", ",", "MRI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Lead", "<<", "'\\n'", ")", ";", "auto", "SaveExec", "=", "getOrExecSource", "(", "*", "Lead", ",", "*", "TII", ",", "MRI", ")", ";", "unsigned", "SaveExecReg", "=", "getOrNonExecReg", "(", "*"], "ground_truth": ["Lead", ",", "*", "TII", ")", ";"], "File": "SIOptimizeExecMaskingPreRA1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5718, "Length": 308, "Cover_Rate": 0.341842397336293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>ElfTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";", "return", "TargetLoweringObjectFileELF", "::", "getExplicitSectionGlobal", "(", "GO", ",", "SK", ","], "ground_truth": ["TM", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getExplicitSectionGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5719, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "REG_P", "(", "exp", ")", "&&", "VALID_AVX256_REG_OR_OI_MODE", "(", "GET_MODE", "(", "exp"], "ground_truth": [")", ")", ")", ";"], "File": "i3865", "Func": "ix86_check_avx256_register", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5720, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "File": "TOYAsmBackend", "Func": "getFixupKindInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5721, "Length": 45, "Cover_Rate": 0.5232558139534884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseSymbolicOrNumericFormat", "(", "int64_t", "&", "Format", ")", "{", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "if", "(", "!", "trySkipId", "(", "<STR_LIT>", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "StringRef", "FormatStr", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseId", "(", "FormatStr", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "auto", "Res", "=", "parseSymbolicUnifiedFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "Res", "=", "parseSymbolicSplitFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "AMDGPUAsmParser1", "Func": "parseSymbolicOrNumericFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5722, "Length": 120, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_f32", "(", "float32_t", "*", "__a", ",", "float32x4_t", "__b", ",", "const", "int", "__lane"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon3_vst1q_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5723, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTargetWin64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "const", "Function", "*", "F", "=", "MF", "."], "ground_truth": ["getFunction", "(", ")", ";"], "File": "X86RegisterInfo2", "Func": "getPointerRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5724, "Length": 77, "Cover_Rate": 0.4967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "stackReg", ")", ")", ".", "lower", "(", ")", "+", "<STR_LIT>"], "ground_truth": ["+", "Twine", "(", "stackSize", ")", "+", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "returnReg", ")", ")", ".", "lower", "(", ")", ")", ";"], "File": "Cpu0AsmPrinter1", "Func": "emitFrameDirective", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5725, "Length": 97, "Cover_Rate": 0.9238095238095239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlal_laneqv2si", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon2_vqdmlal_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5726, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", "!=", "<NUM_LIT>", ")", "return"], "ground_truth": ["const0_rtx", ";"], "File": "aarch64", "Func": "aarch64_return_addr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5727, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "auto", "IsDead", "=", "[", "this", "]", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ")", "->", "bool", "{", "return", "getDeadNodes", "(", ")", ".", "count", "(", "DA", ".", "Id", ")", ";", "}", ";", "NodeList", "Defs", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ":", "IA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsDef", ",", "DFG", ")", ")", "{", "if", "(", "&", "DA", ".", "Addr", "->", "getOp", "(", ")", "!=", "&", "Op", ")", "continue", ";", "Defs", "=", "DFG", ".", "getRelatedRefs", "(", "IA", ",", "DA", ")", ";", "if", "(", "!", "llvm", "::", "all_of", "(", "Defs", ",", "IsDead", ")", ")", "return", "false", ";", "break", ";", "}", "for", "(", "auto", "D", ":", "Defs", ")", "Remove", ".", "insert", "(", "D", ".", "Id", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ";", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "removeOperand", "(", "IA", ",", "OpNum", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ";", "return"], "ground_truth": ["true", ";"], "File": "HexagonRDFOpt10", "Func": "rewrite", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5728, "Length": 270, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "supportedVectorShiftWithImm", "(", "VT", ",", "Subtarget", ","], "ground_truth": ["Opcode", ")", ";"], "File": "X86ISelLowering100", "Func": "supportedVectorShiftWithBaseAmnt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5729, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ",", "T", ".", "createMCInstrInfo", "("], "ground_truth": [")", ")", ";"], "File": "RISCVDisassembler", "Func": "createRISCVDisassembler", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5730, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "=="], "ground_truth": ["<NUM_LIT>", "?", "<NUM_LIT>", ":", "Value", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodePOOL16BEncodedField", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5731, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "INTVAL", "(", "in0_idx0", ")", "!=", "INTVAL", "(", "in0_idx1", ")", "&&", "INTVAL", "(", "in1_idx0", ")", "!=", "INTVAL", "(", "in1_idx1", ")", ")", "{", "if", "(", "INTVAL", "(", "in0_idx0", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "}", "gcc_unreachable", "(", ")", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_sms", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5732, "Length": 87, "Cover_Rate": 0.5058139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "ArgInGlobal", "=", "new", "AddrSpaceCastInst", "(", "Arg", ",", "PointerType", "::", "get", "(", "Arg", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "ADDRESS_SPACE_GLOBAL", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "Value", "*", "ArgInGeneric", "=", "new", "AddrSpaceCastInst", "(", "ArgInGlobal", ",", "Arg", "->", "getType", "(", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "Arg", "->", "replaceAllUsesWith"], "ground_truth": ["(", "ArgInGeneric", ")", ";"], "File": "NVPTXLowerKernelArgs2", "Func": "handlePointerParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5733, "Length": 66, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_slli_epi64", "(", "__m128i", "__A", ",", "int", "__B", ")", "{", "__v2du", "lshift", ";", "__v2di", "result", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "__B", ">=", "<NUM_LIT>", "&&", "__B", "<", "<NUM_LIT>", ")", "{", "if", "(", "__builtin_constant_p", "(", "__B", ")", "&&", "__B", "<", "<NUM_LIT>", ")", "lshift", "=", "(", "__v2du", ")", "vec_splat_s32", "(", "__B", ")", ";", "else", "lshift", "=", "(", "__v2du", ")", "vec_splats", "(", "(", "unsigned", "int", ")", "__B", ")", ";", "result", "=", "vec_sl", "(", "(", "__v2di", ")", "__A", ",", "lshift", ")", ";", "}", "return", "(", "__m128i"], "ground_truth": [")", "result", ";"], "File": "emmintrin", "Func": "_mm_slli_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5734, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "PredOpc", "=", "HII", "->", "getCondOpcode", "(", "Opc", ",", "!", "Cond", ")", ";", "MachineInstrBuilder", "MB", "=", "BuildMI", "(", "B", ",", "Where", ",", "DL", ",", "HII", "->", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "Ox", "=", "<NUM_LIT>", ",", "NP", "=", "MI", "->", "getNumOperands", "(", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "break", ";", "Ox", "++", ";", "}", "MB", ".", "addReg", "(", "DefOp", ".", "getReg", "(", ")", ",", "getRegState", "(", "DefOp", ")", ",", "DefOp", ".", "getSubReg", "(", ")", ")", ";", "MB", ".", "addReg", "(", "PredOp", ".", "getReg", "(", ")", ",", "PredOp", ".", "isUndef", "(", ")", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ",", "PredOp", ".", "getSubReg", "(", ")", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", ")", "MB", ".", "addOperand", "(", "MO", ")", ";", "Ox", "++", ";", "}", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", "->", "memoperands_begin", "(", ")", ";", "unsigned", "NR", "=", "std", "::", "distance", "(", "I", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MachineInstr", "::", "mmo_iterator", "MemRefs", "=", "MF", ".", "allocateMemRefsArray", "(", "NR", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR", ";", "++", "i", ")", "MemRefs", "[", "i", "]", "=", "*", "I", "++", ";", "MB", ".", "setMemRefs", "(", "MemRefs", ",", "MemRefs", "+", "NR", ")", ";", "MachineInstr", "*", "NewI", "=", "MB", ";", "NewI", "->", "clearKillInfo", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";", "for", "(", "auto", "&", "Op", ":", "NewI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", ")", "UpdRegs", "."], "ground_truth": ["insert", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "File": "HexagonExpandCondsets32", "Func": "predicateAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5735, "Length": 325, "Cover_Rate": 0.8485639686684073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "const", "auto", "&", "Users", "=", "P", "->", "users", "(", ")", ";", "const", "auto", "&", "Operands", "=", "P", "->", "operands", "(", ")", ";", "if", "(", "!", "std", "::", "all_of", "(", "Users", ".", "begin", "(", ")", ",", "Users", ".", "end", "(", ")", ",", "IsValidUser", ")", "||", "!", "std", "::", "all_of", "(", "Operands", ".", "begin", "(", ")", ",", "Operands", ".", "end", "(", ")", ",", "IsValidOperand", ")", ")", "ToRemove", ".", "push_back", "(", "P", ")", ";", "}", "auto", "IsPromotable", "=", "[", "&", "Promotable", "]", "(", "const", "Value", "*", "V", ")", "->", "bool", "{", "const", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ";", "return", "!", "Phi", "||", "Promotable", ".", "count", "(", "Phi", ")", ";", "}", ";", "while", "(", "!", "ToRemove", ".", "empty", "(", ")"], "ground_truth": [")", "{"], "File": "PPCBoolRetToInt1", "Func": "getPromotablePHINodes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5736, "Length": 126, "Cover_Rate": 0.3036144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "mips_spill_class", "(", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ","], "ground_truth": ["machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{"], "File": "mips", "Func": "mips_spill_class", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5737, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "reg_frame", "=", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", ";", "const", "char", "*", "reg_sspslot", "=", "reg_names", "[", "SOFTSTACK_SLOT_REGNUM", "]", ";", "const", "char", "*", "reg_sspprev", "=", "reg_names", "[", "SOFTSTACK_PREV_REGNUM", "]", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_stack", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_frame", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_sspslot", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_sspprev", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "bits", "/", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_sspslot", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_sspprev", ",", "reg_sspslot", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "bits", ",", "reg_frame", ",", "reg_sspprev", ",", "size", ")", ";", "if", "(", "alignment", ">", "keep_align", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_frame", ",", "reg_frame", ",", "-", "alignment", ")", ";", "size", "=", "crtl", "->", "outgoing_args_size", ";", "gcc_assert", "(", "size", "%", "keep_align", "==", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "bits", ",", "reg_stack", ",", "reg_frame", ",", "size", ")", ";", "if", "(", "!", "crtl", "->", "is_leaf", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "reg_sspslot", ",", "reg_stack", ")", ";", "fprintf", "(", "file"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "nvptx", "Func": "init_softstack_frame", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5738, "Length": 263, "Cover_Rate": 0.8167701863354038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SI", ".", "isUnordered", "(", ")", ")", "return", "false", ";", "return", "ExperimentalUnorderedISEL"], "ground_truth": [";"], "File": "X86ISelLowering (2)5", "Func": "lowerAtomicStoreAsStoreSDNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5739, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "V", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "First", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "ThisIsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "ThisIsNonZero", "&&", "First", ")", "{", "if", "(", "NumZero", ")", "V", "=", "getZeroVector", "(", "<STR_LIT>", ",", "true", ",", "DAG", ",", "dl", ")", ";", "else", "V", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "First", "=", "false", ";", "}", "if", "(", "(", "i", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "ThisElt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LastElt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "LastIsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "LastIsNonZero", ")", "{", "LastElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "ThisIsNonZero", ")", "{", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ThisElt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "LastIsNonZero", ")", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ThisElt", ",", "LastElt", ")", ";", "}", "else", "ThisElt", "=", "LastElt", ";", "if", "(", "ThisElt", ".", "getNode", "(", ")", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "ThisElt", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "/", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "V", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerBuildVectorv16i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5740, "Length": 290, "Cover_Rate": 0.8100558659217877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "SDValue", "Vec", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Elt0", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Elt0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "EltVT", ".", "getFixedSizeInBits", "(", ")", ")", "{", "if", "(", "EltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Elt0", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Elt0", ")", ";", "}", "}", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "auto", "K", "=", "isConstOrConstSplat", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "<NUM_LIT>", "*", "K", "->", "getZExtValue", "(", ")", "==", "Src", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SDValue", "BV", "=", "stripBitcast", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BV", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "SrcElt", "=", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcEltVT", "=", "SrcElt", ".", "getValueType", "(", ")", ";", "if", "(", "SrcEltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "SrcElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "SrcEltVT", ".", "changeTypeToInteger", "(", ")", ",", "SrcElt", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "SrcElt", ")", ";", "}", "}", "}", "}", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Amt", "=", "Src", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5741, "Length": 353, "Cover_Rate": 0.5515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGFX9Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isGFX9", "(", "STI", ")", "||", "isGFX10"], "ground_truth": ["(", "STI", ")", ";"], "File": "AMDGPUBaseInfo5", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5742, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "in_section", "=", "NULL", ";", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "ASM_OUTPUT_LABEL", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "alpha_procedure_type", "==", "PT_STACK", "?", "<STR_LIT>", ":", "alpha_procedure_type", "==", "PT_REGISTER", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "cfun", "->", "machine"], "ground_truth": ["->", "links", ")", "{"], "File": "alpha", "Func": "alpha_write_linkage", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5743, "Length": 76, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxvq_p_uv8hi", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmaxvq_p_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5744, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vclzq_u16", "(", "uint16x8_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "mve___arm_vclzq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5745, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["<STR_LIT>", "]", ";"], "File": "X86AsmParser (2)4", "Func": "is32BitMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5746, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vec_lvsr", "(", "a", ",", "(", "unsigned", "char"], "ground_truth": ["*", ")", "b", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_lvsr", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5747, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsTailCall", ")", "++", "NumTailCalls", ";", "unsigned", "StackAlignment", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "NextStackOffset", "=", "RoundUpToAlignment", "(", "NextStackOffset", ",", "StackAlignment", ")", ";", "SDValue", "NextStackOffsetVal", "=", "DAG", ".", "getIntPtrConstant", "(", "NextStackOffset", ",", "true", ")", ";", "if", "(", "!", "IsTailCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NextStackOffsetVal", ",", "DL", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "<STR_LIT>", "ByValArg", "=", "<ISA_LIT>CCInfo", ".", "byval_begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ",", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByValArg", "!=", "<ISA_LIT>CCInfo", ".", "byval_end", "(", ")", ")", ";", "assert", "(", "!", "IsTailCall", "&&", "<STR_LIT>", ")", ";", "passByValArg", "(", "Chain", ",", "DL", ",", "RegsToPass", ",", "MemOpChains", ",", "StackPtr", ",", "MFI", ",", "DAG", ",", "Arg", ",", "<ISA_LIT>CCInfo", ",", "*", "ByValArg", ",", "Flags", ",", "Subtarget", ".", "isLittle", "(", ")", ")", ";", "++", "ByValArg", ";", "continue", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "unsigned", "LocRegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "LocRegHigh", "=", "getNextIntArgReg", "(", "LocRegLo", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegLo", ",", "Lo", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegHigh", ",", "Hi", ")", ")", ";", "continue", ";", "}", "}", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::"], "ground_truth": ["ZExt", ":"], "File": "MipsISelLowering54", "Func": "LowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5748, "Length": 492, "Cover_Rate": 0.3360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "LoadOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadOp", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "LoadOp", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "LoadOp", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "LoadOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadOp", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "LoadOp", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "LoadOp", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "LoadOp", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "LoadOp", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "LoadOp", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "LoadOp", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "LoadOp", ")", ",", "DestReg", ")", ";", "NewMI", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addMemOperand", "(", "MMO"], "ground_truth": [")", ";"], "File": "AArch64InstrInfo39", "Func": "loadRegFromStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5749, "Length": 260, "Cover_Rate": 0.5450733752620545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_u32", "(", "uint32x2_t", "__a", ")", "{", "return", "(", "uint64x1_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u64_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5750, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "WordSize", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "FeatureFlagsAnd", ",", "WordSize", ")", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "endSection", "(", "Nt", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Cur", ")", ";", "}", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "int64_t", "Feat00Flags", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{", "Feat00Flags", "|=", "<NUM_LIT>", ";", "}", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "Feat00Flags"], "ground_truth": ["|=", "<NUM_LIT>", ";"], "File": "X86AsmPrinter26", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5751, "Length": 171, "Cover_Rate": 0.3886363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "end_reg", "-", "start_reg", ";", "i", "++", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_set", "(", "gen_rtx_REG", "(", "reg_mode", ",", "start_reg", "+", "i", ")", ",", "frame_reg_rtx", ",", "save_area_offset", "+", "reg_size", "*", "i", ",", "(", "sel", "&", "SAVRES_SAVE", ")", "!=", "<NUM_LIT>", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_store", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "frame_reg_rtx", ",", "lr_offset", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ","], "ground_truth": ["p", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_savres_rtx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5752, "Length": 160, "Cover_Rate": 0.33542976939203356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBBI", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "FallthroughMap", "[", "&", "MBBI", "]"], "ground_truth": ["=", "MBB", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "initFallthroughMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5753, "Length": 34, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "early_op", "=", "arm_find_shift_sub_rtx", "(", "op", ")", ")", ")", "return", "!", "reg_overlap_mentioned_p", "(", "value", ",", "early_op", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "aarch-common", "Func": "arm_no_early_alu_shift_dep", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5754, "Length": 23, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCInstrInfo", "::", "slotsConsumed", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCSubtargetInfo", "const", "&", "STI", ",", "MCInst", "const", "&", "MCI", ")", "{", "unsigned", "slotsUsed", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "HexagonMCInstrInfo1", "Func": "slotsConsumed", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5755, "Length": 26, "Cover_Rate": 0.3132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Modified", "=", "false"], "ground_truth": [";"], "File": "AMDGPUFixFunctionBitcasts", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5756, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest"], "ground_truth": [",", "TargetCC", ",", "Flag", ")", ";"], "File": "MandarinISelLowering", "Func": "LowerBR_CC", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5757, "Length": 42, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ","], "ground_truth": ["create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "TLCS900MCTargetDesc", "Func": "LLVMInitializeTLCS900TargetMC", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5758, "Length": 45, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "<NUM_LIT>", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMFrameLowering100", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5759, "Length": 144, "Cover_Rate": 0.3436754176610978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "E", "==", "VMEM_ACCESS", ")", "return", "VM_CNT", ";", "if", "(", "WaitEventMaskForInst", "[", "LGKM_CNT", "]", "&", "(", "<NUM_LIT>", "<<", "E", ")", ")", "return", "LGKM_CNT", ";", "assert", "(", "WaitEventMaskForInst", "[", "EXP_CNT", "]", "&", "("], "ground_truth": ["<NUM_LIT>", "<<", "E", ")", ")", ";"], "File": "SIInsertWaitcnts", "Func": "eventCounter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5760, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ReplaceCallInst", "(", "CallInst", "&", "I", ",", "FunctionType", "*", "FT", ",", "const", "char", "*", "Name", ",", "unsigned", "SrcSelect", "[", "<NUM_LIT>", "]", ",", "Value", "*", "Offset", "[", "<NUM_LIT>", "]", ",", "Value", "*", "Resource", ",", "Value", "*", "Sampler", ",", "unsigned", "CT", "[", "<NUM_LIT>", "]", ",", "Value", "*", "Coord", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Constant", "*", "Mask", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "<NUM_LIT>", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "<NUM_LIT>", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "<NUM_LIT>", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "<NUM_LIT>", "]", ")", "}", ";", "Value", "*", "SwizzleMask", "=", "ConstantVector", "::", "get", "(", "Mask", ")", ";", "Value", "*", "SwizzledCoord", "=", "Builder", ".", "CreateShuffleVector", "(", "Coord", ",", "Coord", ",", "SwizzleMask", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "SwizzledCoord", ",", "Offset", "[", "<NUM_LIT>", "]", ",", "Offset", "[", "<NUM_LIT>", "]", ",", "Offset", "[", "<NUM_LIT>", "]", ",", "Resource", ",", "Sampler", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "<NUM_LIT>", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "<NUM_LIT>", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "<NUM_LIT>", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "<NUM_LIT>", "]", ")", "}", ";", "Function", "*", "F", "=", "Mod", "->", "getFunction", "(", "Name", ")", ";", "if", "(", "!", "F", ")", "{", "F", "=", "Function", "::", "Create", "(", "FT", ",", "GlobalValue", "::", "ExternalLinkage", ",", "Name", ",", "Mod", ")", ";", "F", "->", "addFnAttr", "("], "ground_truth": ["Attribute", "::", "ReadNone", ")", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5761, "Length": 259, "Cover_Rate": 0.9217081850533808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "MVT", "LaneVT", "=", "<STR_LIT>", "(", "VT", ".", "isFloatingPoint", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LaneMask", ";", "LaneMask", ".", "resize", "(", "NumLanes", "*", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLanes", ";", "++", "i", ")", "if", "(", "Lanes", "[", "i", "]", ">=", "<NUM_LIT>", ")", "{", "LaneMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "*", "Lanes", "[", "i", "]", "+", "<NUM_LIT>", ";", "LaneMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "*", "Lanes", "[", "i", "]", "+", "<NUM_LIT>", ";", "}", "V1", "=", "DAG", ".", "getBitcast", "(", "LaneVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "LaneVT", ",", "V2", ")", ";", "SDValue", "LaneShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "LaneVT", ",", "DL", ",", "V1", ",", "V2", ",", "LaneMask", ")", ";", "LaneShuffle", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "LaneShuffle"], "ground_truth": [")", ";"], "File": "X86ISelLowering148", "Func": "lowerVectorShuffleByMerging128BitLanes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5762, "Length": 158, "Cover_Rate": 0.3134920634920635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "int", "CompareOpc", ";", "bool", "isDot", ";", "if", "(", "!", "getVectorCompareInfo", "(", "Op", ",", "CompareOpc", ",", "isDot", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isDot", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CompareOpc", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Tmp", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CompareOpc", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "EVT", "VTs", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";"], "File": "PPCISelLowering10", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5763, "Length": 156, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Strict", "&&", "(", "msgRequiresOp", "(", "Msg", ".", "Id", ")", "!=", "Op", ".", "IsDefined", ")", ")", "{", "Error", "(", "S", ",", "Op", ".", "IsDefined", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Strict", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "AMDGPUAsmParser11", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5764, "Length": 75, "Cover_Rate": 0.3694581280788177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeIntRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodePredRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "|=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeIntRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "shift", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeDoubleRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeDoubleRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "shift", ")", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeIntRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ","], "ground_truth": ["nullptr", ")", ";"], "File": "HexagonDisassembler13", "Func": "decodeSpecial", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5765, "Length": 470, "Cover_Rate": 0.3300561797752809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint8_t", "*", "THMToTHMStub", "::", "getContent", "(", ")"], "ground_truth": ["const", "{"], "File": "THMToTHMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5766, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_p8", "(", "poly8x8_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "~", "(", "("], "ground_truth": ["int8x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon1_vmvn_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5767, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "Index", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "buildScratchLoadStore", "(", "MI", ",", "<STR_LIT>", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", "+", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "offset", ")", "->", "getImm", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "buildScratchLoadStore", "(", "MI", ",", "<STR_LIT>", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "dst", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", "+", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "offset", ")", "->", "getImm", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ";", "FIOp", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "TII", "->", "isImmOperandLegal", "(", "MI", ",", "FIOperandNum"], "ground_truth": [",", "FIOp", ")", ")", "{"], "File": "SIRegisterInfo69", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5768, "Length": 415, "Cover_Rate": 0.35409556313993173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "delayHasHazard", "(", "*", "CurrI", ",", "RegDU", ",", "IM", ")", ")", "continue", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}", "bool", "InMicro<ISA_LIT>Mode", "=", "STI"], "ground_truth": [".", "inMicro<ISA_LIT>Mode", "(", ")", ";"], "File": "MipsDelaySlotFiller28", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5769, "Length": 100, "Cover_Rate": 0.30959752321981426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "name"], "ground_truth": [";"], "File": "nvptx", "Func": "nvptx_name_replacement", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 5770, "Length": 59, "Cover_Rate": 0.8194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256bh", ")", "__builtin_ia32_cvtneps2bf16_v16sf_mask", "(", "__C", ","], "ground_truth": ["__A", ",", "__B", ")", ";"], "File": "avx512bf16intrin", "Func": "_mm512_mask_cvtneps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5771, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Writemask", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "BitsSet", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "BitsSet", "+=", "Writemask", "&", "(", "<NUM_LIT>", "<<", "i", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "BitsSet", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_32RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_96RegClass", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "("], "ground_truth": ["NewOpcode", ")", ")", ";"], "File": "SIISelLowering146", "Func": "AdjustInstrPostInstrSelection", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5772, "Length": 140, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "selectBDXAddr12Pair", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue"], "ground_truth": ["&", "Disp", ",", "SDValue", "&", "Index", ")", "{"], "File": "SystemZISelDAGToDAG1", "Func": "selectBDXAddr12Pair", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5773, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isHWFalseValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">"], "ground_truth": ["(", "Op", ")", ")", "{"], "File": "AMDGPUISelLowering1", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5774, "Length": 52, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitSled", "(", "MI", ","], "ground_truth": ["SledKind", "::", "TAIL_CALL", ")", ";"], "File": "AArch64AsmPrinter", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5775, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bundle_pos", "++", ";", "}", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "CODE_LABEL", ")", "b", "=", "bundle", "+", "INTVAL", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "else", "b", "=", "<NUM_LIT>", ";", "bundle_pos", "=", "<NUM_LIT>", ";", "continue", ";", "}", "else", "if", "(", "GET_CODE", "(", "pat", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "pat", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "t", "=", "INTVAL", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "b", ")", "while", "(", "bundle_pos", "<", "t", ")", "{", "emit_insn_before", "(", "gen_nop_type", "(", "b", "->", "t", "[", "bundle_pos", "]", ")", ",", "insn", ")", ";", "bundle_pos", "++", ";", "}", "continue", ";", "}", "if", "(", "bundle_pos", "==", "<NUM_LIT>", ")", "b", "=", "<NUM_LIT>", ";", "if", "(", "b", "&&", "INSN_P", "(", "insn", ")", ")", "{", "t", "=", "ia64_safe_type"], "ground_truth": ["(", "insn", ")", ";"], "File": "ia642", "Func": "ia64_emit_nops", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5776, "Length": 136, "Cover_Rate": 0.33497536945812806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_isel_cc_di", "(", "dest", ",", "cmp", ",", "src_t", ","], "ground_truth": ["src_f", ",", "cr", ")", ")", ";"], "File": "rs6000-string1", "Func": "do_isel", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5777, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExitMBB", "->", "splice", "(", "ExitMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "ExitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopCmpMBB", ")", ";", "MachineBasicBlock", "*", "CurrentMBB", "=", "LoopCmpMBB", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "LL", ",", "Old", ")", ".", "addReg", "(", "RA", ")", ".", "addReg", "(", "RB", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchLo", ")", ".", "addReg", "(", "OldLo", ")", ".", "addReg", "(", "CmpLo", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchHi", ")", ".", "addReg", "(", "OldHi", ")", ".", "addReg", "(", "CmpHi", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchLo", ")", ".", "addReg", "(", "ScratchLo", ")", ".", "addReg", "(", "ScratchHi", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "CmpFailMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "CmpSuccMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "CmpFailMBB", ")", ";", "CurrentMBB", "=", "CmpSuccMBB", ";", "PairedCopy", "(", "TII", ",", "*", "CurrentMBB", ",", "CurrentMBB", "->", "end", "(", ")", ",", "DL", ",", "ScratchHi", ",", "ScratchLo", ",", "NewHi", ",", "NewLo", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "SC", ")", ".", "addReg", "(", "Scratch", ")", ".", "addReg", "(", "RA", ")", ".", "addReg", "(", "RB", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopCmpMBB", ")", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "ExitMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "LoopCmpMBB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "ExitMBB", ")", ";", "CurrentMBB", "=", "CmpFailMBB", ";", "BuildMI", "(", "CurrentMBB", ",", "DL", ",", "SC", ")", ".", "addReg", "(", "Old", ")", ".", "addReg", "(", "RA", ")", ".", "addReg", "(", "RB", ")", ";", "CurrentMBB", "->", "addSuccessor", "(", "ExitMBB", ")", ";", "recomputeLiveIns", "(", "*", "LoopCmpMBB", ")"], "ground_truth": [";"], "File": "PPCExpandAtomicPseudoInsts (2)", "Func": "expandAtomicCmpSwap128", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5778, "Length": 349, "Cover_Rate": 0.4697173620457604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_rcp14_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_rcp14pd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")"], "ground_truth": ["_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_rcp14_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5779, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "<STR_LIT>", ",", "Src", ",", "FlatNullPtr", ",", "<STR_LIT>", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")"], "ground_truth": ["==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{"], "File": "SIISelLowering (2)3", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5780, "Length": 145, "Cover_Rate": 0.34441805225653205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "{", "assert", "(", "I", ".", "isCopy", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "const", "RegisterBank", "&", "RegBank", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "||", "I", ".", "isCopy", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ","], "ground_truth": ["MRI", ",", "TRI", ")", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstructionSelector (2)", "Func": "selectCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5781, "Length": 154, "Cover_Rate": 0.3556581986143187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasWorkGroupIDY", "(", ")", "const", "{", "return", "WorkGroupIDY"], "ground_truth": [";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkGroupIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5782, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "N0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&"], "ground_truth": ["(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "{"], "File": "X86ISelLowering (2)3", "Func": "PerformZExtCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5783, "Length": 306, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "dest", ")", "||", "SUBREG_P", "(", "dest", ")", ")", "{", "int", "d_regno", "=", "regno_or_subregno", "(", "dest", ")", ";", "rtx", "scalar1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "scalar2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "scalar3", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "scalar4", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "tmp1", "=", "operands"], "ground_truth": ["[", "<NUM_LIT>", "]", ";"], "File": "powerpcspe", "Func": "rs6000_split_v4si_init", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5784, "Length": 61, "Cover_Rate": 0.30808080808080807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ordering", "!="], "ground_truth": ["AtomicOrdering", "::", "NotAtomic", ";"], "File": "SIMemoryLegalizer", "Func": "isAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5785, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5786, "Length": 66, "Cover_Rate": 0.3905325443786982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqdmlsdhxq_s32", "(", "__inactive", ",", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqdmlsdhxq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5787, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_u32", "(", "uint32_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon2_vdup_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5788, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss10_6Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ","], "ground_truth": ["false", ",", "false", ")", ";"], "File": "HexagonAsmParser", "Func": "iss10_6Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5789, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "NVPTXSubtarget", "Func": "getTargetLowering", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5790, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any"], "ground_truth": ["(", "__c", ",", "__lane", ")", ")", ")", ";"], "File": "arm", "Func": "neon2_vmla_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5791, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_usri_nv16qi_uuus", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vsriq_n_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5792, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "GPRel32Directive", "=", "<STR_LIT>", ";", "GPRel64Directive", "=", "<STR_LIT>", ";", "DTPRel32Directive", "=", "<STR_LIT>", ";", "DTPRel64Directive", "=", "<STR_LIT>", ";", "TPRel32Directive", "=", "<STR_LIT>", ";", "TPRel64Directive", "=", "<STR_LIT>", ";", "UseAssignmentForEHBegin", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "DwarfRegNumForCFI", "=", "true", ";", "Has<ISA_LIT>Expressions", "=", "true", ";", "if", "(", "TheTriple", ".", "isMIPS32", "(", ")", ")"], "ground_truth": ["UseIntegratedAssembler", "=", "true", ";"], "File": "MipsMCAsmInfo16", "Func": "MipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5793, "Length": 78, "Cover_Rate": 0.4083769633507853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "("], "ground_truth": [")", "const", "{"], "File": "IA64TargetMachine", "Func": "getSubtargetImpl", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5794, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "("], "ground_truth": [")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5795, "Length": 130, "Cover_Rate": 0.5349794238683128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OEQ_F64", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "UNE_F32", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "UNE_F64", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OGE_F32", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OGE_F64", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OLT_F32", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OLT_F64", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OLE_F32", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OLE_F64", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OGT_F32", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "OGT_F64", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "UO_F32", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "UO_F64", ",", "<STR_LIT>", ")", ";", "set<ISA_LIT>16LibcallName", "(", "RTLIB", "::", "O_F32", ",", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "Mips16ISelLowering", "Func": "setMips16HardFloatLibCalls", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5796, "Length": 126, "Cover_Rate": 0.42567567567567566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "<STR_LIT>", "]", ";"], "File": "MipsAsmParser (2)4", "Func": "hasMips32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5797, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isZeroImm", "(", "const", "MachineOperand", "&", "op", ")", "const", "{", "return", "op", ".", "isImm", "(", ")", "&&", "op", ".", "getImm", "(", ")"], "ground_truth": ["==", "<NUM_LIT>", ";"], "File": "MipsInstrInfo (2)", "Func": "isZeroImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5798, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nios2_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "nios2_simple_const_p", "(", "x", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case"], "ground_truth": ["AND", ":"], "File": "nios22", "Func": "nios2_rtx_costs", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5799, "Length": 120, "Cover_Rate": 0.547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "Subtarget", "->", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasInt256", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "("], "ground_truth": ["Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "File": "X86ISelLowering116", "Func": "PerformAddCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5800, "Length": 99, "Cover_Rate": 0.7279411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Subtarget", ".", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shamt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Not", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftRight1Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftRight1Lo", ",", "Not", ")", ";", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["VT", ",", "Hi", ",", "Shamt", ")", ";"], "File": "MipsISelLowering114", "Func": "lowerShiftLeftParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5801, "Length": 129, "Cover_Rate": 0.41883116883116883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_adds_epi8", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_paddsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_si512"], "ground_truth": ["(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_adds_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5802, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "Opc1", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Is64Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc1", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "return", "ResultReg", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "Is64Bit", "?"], "ground_truth": ["<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64FastISel10", "Func": "materializeFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5803, "Length": 242, "Cover_Rate": 0.5475113122171946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerArgs", "::", "handleByValParam", "(", "Argument", "*", "Arg", ")", "{", "Function", "*", "Func", "=", "Arg", "->", "getParent", "(", ")", ";", "Instruction", "*", "FirstInst", "=", "&", "(", "Func", "->", "getEntryBlock", "(", ")", ".", "front", "(", ")", ")", ";", "PointerType", "*", "PType", "=", "dyn_cast", "<", "PointerType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ";", "assert", "(", "PType", "&&", "<STR_LIT>", ")", ";", "Type", "*", "StructType", "=", "PType", "->", "getElementType", "(", ")", ";", "unsigned", "AS", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getAllocaAddrSpace", "(", ")", ";", "AllocaInst", "*", "AllocA", "=", "new", "AllocaInst", "(", "StructType", ",", "AS", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "AllocA", "->", "setAlignment", "(", "Func", "->", "getParamAlignment", "(", "Arg", "->", "getArgNo", "(", ")", "+", "<NUM_LIT>", ")", ")", ";", "Arg", "->", "replaceAllUsesWith", "(", "AllocA", ")", ";", "Value", "*", "ArgInParam", "=", "new", "AddrSpaceCastInst", "(", "Arg", ",", "PointerType", "::", "get", "(", "StructType", ",", "ADDRESS_SPACE_PARAM", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "LoadInst", "*", "LI", "=", "new", "LoadInst", "(", "ArgInParam", ",", "Arg", "->", "getName", "(", ")", ","], "ground_truth": ["FirstInst", ")", ";"], "File": "NVPTXLowerArgs13", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5804, "Length": 177, "Cover_Rate": 0.9414893617021277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>InstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "}", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "RCID", "=", "adjustAllocatableRegClass", "(", "ST", ",", "MRI"], "ground_truth": [",", "Desc", ",", "RCID", ",", "true", ")", ";"], "File": "SIInstrInfo120", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5805, "Length": 145, "Cover_Rate": 0.9415584415584416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__A", "[", "<NUM_LIT>", "]", "!="], "ground_truth": ["__B", "[", "<NUM_LIT>", "]", ")", ";"], "File": "emmintrin", "Func": "_mm_ucomineq_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5806, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "RealignStack", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseRegisterInfo26", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5807, "Length": 54, "Cover_Rate": 0.5046728971962616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opnds", "[", "<NUM_LIT>", "]", "=", "N", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getSignExtendVectorInReg", "(", "ExOp", ",", "DL", ",", "VT", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "!", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumSubElts", "=", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumSubElts", ")", ";", "EVT", "InSubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubElts", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i"], "ground_truth": ["!=", "NumVecs", ";"], "File": "X86ISelLowering197", "Func": "PerformSExtCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5808, "Length": 363, "Cover_Rate": 0.44485294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_lane_f64", "(", "float64x1_t", "__a", ",", "float64x1_t", "__b"], "ground_truth": [",", "const", "int", "__lane", ")", "{"], "File": "arm", "Func": "neon2_vmul_lane_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5809, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ",", "CostKind"], "ground_truth": [",", "I", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5810, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R3IsLiveIn", "=", "l"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo10", "Func": "setR3IsLiveIn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5811, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_lqd", "(", "qword", "a", ",", "unsigned", "int", "imm", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_ld", "(", "si_to_uint", "(", "a", ")", "&", "~", "<NUM_LIT>", ",", "(", "vector", "unsigned", "char", "*", ")"], "ground_truth": ["(", "imm", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_lqd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5812, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "(", "unsigned", "short", ")", "Op", ".", "getImm", "(", ")", ")", ";", "return", ";", "}", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "printExpr", "(", "Op", ".", "getExpr", "("], "ground_truth": [")", ",", "O", ")", ";"], "File": "TeakInstPrinter", "Func": "printOperand", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5813, "Length": 53, "Cover_Rate": 0.4953271028037383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "from", "==", "current_frame_info", ".", "reg_fp", "||", "from", "==", "current_frame_info", ".", "reg_save_b0", "||", "from", "==", "current_frame_info", ".", "reg_save_pr", "||", "from", "==", "current_frame_info", ".", "reg_save_ar_pfs", "||", "from", "==", "current_frame_info", ".", "reg_save_ar_unat", "||", "from", "==", "current_frame_info", ".", "reg_save_ar_lc", ")", "return", "<NUM_LIT>", ";", "if", "(", "OUT_REGNO_P", "(", "to", ")", "&&", "to", ">=", "OUT_REG", "("], "ground_truth": ["current_frame_info", ".", "n_output_regs", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ia643", "Func": "ia64_hard_regno_rename_ok", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5814, "Length": 60, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "assert", "(", "CC", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "HasMemoryOperand", "?", "<NUM_LIT>", "+", "CC", ":", "CC", ";", "switch", "(", "RegBytes", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "case", "<NUM_LIT>", ":", "return", "Opc", "[", "Idx"], "ground_truth": ["]", "[", "<NUM_LIT>", "]", ";"], "File": "X86InstrInfo (2)1", "Func": "getCMovFromCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5815, "Length": 313, "Cover_Rate": 0.5732600732600732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "%", "MinNopLen", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", ";", "Count", ">=", "<NUM_LIT>", ";", "Count", "-=", "<NUM_LIT>"], "ground_truth": [")", "OS", ".", "write", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVAsmBackend", "Func": "writeNopData", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5816, "Length": 33, "Cover_Rate": 0.3707865168539326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_base_wb_f32", "(", "__addr", ",", "__offset", ",", "__value"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_base_wb", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5817, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_mve_vbicq_fv4sf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vbicq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5818, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "||", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&"], "ground_truth": ["isInt", "<", "<NUM_LIT>", ">", "(", "static_cast", "<", "int32_t", ">", "(", "Value", ")", ")", ")", ";"], "File": "X86AsmParserCommon4", "Func": "isImmSExti32i8Value", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5819, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminq_s16", "(", "int16x8_t", "__a"], "ground_truth": [",", "int16x8_t", "__b", ")", "{"], "File": "arm", "Func": "neon_vminq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5820, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "this_arg", "=", "operands", "[", "i", "]", ";", "rtx", "this_slot", ";", "if", "(", "GET_MODE", "(", "this_arg", ")", "==", "TFmode", ")", "{", "int", "force_stack_temp", ";", "force_stack_temp", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_BUGGY_QP_LIB", "&&", "i", "==", "<NUM_LIT>", ")", "force_stack_temp", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "this_arg", ")", "==", "MEM", "&&", "!", "force_stack_temp", ")", "{", "tree", "expr", "=", "MEM_EXPR", "(", "this_arg", ")", ";", "if", "(", "expr", ")", "mark_addressable", "(", "expr", ")", ";", "this_arg", "=", "XEXP", "(", "this_arg", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "CONSTANT_P", "(", "this_arg", ")", "&&", "!", "force_stack_temp", ")", "{", "this_slot", "=", "force_const_mem", "(", "TFmode", ",", "this_arg", ")", ";", "this_arg", "=", "XEXP", "(", "this_slot", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "this_slot", "=", "assign_stack_temp", "(", "TFmode", ",", "GET_MODE_SIZE", "(", "TFmode", ")", ")", ";", "if", "(", "i", ">", "<NUM_LIT>", ")", "emit_move_insn", "(", "this_slot", ",", "this_arg", ")", ";", "else", "ret_slot", "=", "this_slot", ";", "this_arg", "=", "XEXP", "(", "this_slot", ",", "<NUM_LIT>", ")", ";", "}", "}", "arg", "[", "i", "]", "=", "this_arg", ";", "}", "func_sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "func_name", ")", ";", "if", "(", "GET_MODE", "(", "operands", "["], "ground_truth": ["<NUM_LIT>", "]", ")", "==", "TFmode", ")", "{"], "File": "sparc", "Func": "emit_soft_tfmode_libcall", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5821, "Length": 184, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "op02", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SYMBOL_REF", ")", "{", "op10", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "op10", "=", "gen_rtx_CONST", "(", "HImode", ",", "op10", ")", ";", "op12", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "op12", "=", "gen_rtx_CONST", "(", "HImode", ",", "op12", ")", ";", "}", "else", "{", "op10", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "op12", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "op02", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op12", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op00", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op10", ";", "}", "else", "if", "(", "rtx_equal_p", "(", "op00", ",", "op12", ")", "||", "(", "REG_P", "(", "op00", ")", "&&", "reg_mentioned_p", "(", "op00", ",", "op10", ")", ")", "||", "("], "ground_truth": ["REG_P", "(", "op10", ")", "&&", "reg_mentioned_p", "(", "op10", ",", "op00", ")", ")", ")", "{"], "File": "msp4302", "Func": "msp430_split_movsi", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5822, "Length": 246, "Cover_Rate": 0.780952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_roundscale_sh", "(", "__m128h", "__A", ","], "ground_truth": ["__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ",", "int", "__E", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_mask_roundscale_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5823, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cost", ">", "maxPathCost", ")", "{", "maxPathCost", "=", "cost", ";", "indexPath", "=", "route", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "setMaxPath", "(", "route", ".", "at", "(", "indexPath", ")"], "ground_truth": [")", ";"], "File": "TPCCostModelEmitter", "Func": "pushToAllPath", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5824, "Length": 31, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "opcode", "=", "<NUM_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "}", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "opcode", ",", "HImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "offset", "+=", "size", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "disp", ",", "chain", ";", "chain", "=", "ix86_static_chain", "(", "fndecl", ",", "true", ")", ";", "if", "(", "REG_P", "(", "chain", ")", ")", "{", "switch", "(", "REGNO", "(", "chain", ")", ")", "{", "case", "AX_REG", ":", "opcode", "=", "<NUM_LIT>", ";", "break", ";", "case", "CX_REG", ":", "opcode", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "opcode", "=", "<NUM_LIT>", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "QImode", ",", "offset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_int_mode", "(", "opcode", ",", "QImode", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "offset", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem"], "ground_truth": [",", "chain_value", ")", ";"], "File": "i3864", "Func": "ix86_trampoline_init", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5825, "Length": 192, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasReservedCallFrame", "(", "const", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "override", "{"], "File": "HexagonFrameLowering10", "Func": "hasReservedCallFrame", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5826, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MemOpInfo", "(", "AtomicOrdering", "Ordering", "=", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "<ISA_LIT>AtomicScope", "Scope", "=", "<STR_LIT>", ",", "<ISA_LIT>AtomicAddrSpace", "OrderingAddrSpace", "=", "<STR_LIT>", ",", "<ISA_LIT>AtomicAddrSpace", "InstrAddrSpace", "=", "<STR_LIT>", ",", "bool", "IsCrossAddressSpaceOrdering", "=", "true", ",", "AtomicOrdering", "FailureOrdering", "=", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "bool", "IsVolatile", "=", "false", ",", "bool", "IsNonTemporal", "=", "false", ")", ":", "Ordering", "(", "Ordering", ")", ",", "FailureOrdering", "(", "FailureOrdering", ")", ",", "Scope", "(", "Scope", ")", ",", "OrderingAddrSpace", "(", "OrderingAddrSpace", ")", ",", "InstrAddrSpace", "(", "InstrAddrSpace", ")", ",", "IsCrossAddressSpaceOrdering", "(", "IsCrossAddressSpaceOrdering", ")", ",", "IsVolatile", "(", "IsVolatile", ")", ",", "IsNonTemporal", "(", "IsNonTemporal", ")", "{", "if", "(", "(", "OrderingAddrSpace", "==", "InstrAddrSpace", ")", "&&", "isPowerOf2_32", "(", "uint32_t", "(", "InstrAddrSpace", ")", ")"], "ground_truth": [")", "this", "->", "IsCrossAddressSpaceOrdering", "=", "false", ";"], "File": "SIMemoryLegalizer10", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5827, "Length": 109, "Cover_Rate": 0.9396551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "<ISA_LIT>TargetMachine"], "ground_truth": ["&", ">", "(", "TM", ")", ";"], "File": "P2ISelDAGToDAG", "Func": "getTargetMachine", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5828, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm256_cmplt_epu32_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_cmplt_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5829, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "Op0Opc", ",", "Op1Opc", ")", ";", "std", "::", "swap", "(", "TargetMask", ",", "InsertMask", ")", ";", "}", "}", "unsigned", "MB", ",", "ME", ";", "if", "(", "InsertMask", "&&", "isRunOfOnes", "(", "InsertMask", ",", "MB", ",", "ME", ")", ")", "{", "SDValue", "Tmp1", ",", "Tmp2", ";", "if", "(", "(", "Op1Opc", "==", "<STR_LIT>", "||", "Op1Opc", "==", "<STR_LIT>", ")", "&&", "isInt32Immediate", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "(", "Op1Opc", "==", "<STR_LIT>", ")", "?", "Value", ":", "<NUM_LIT>", "-", "Value", ";", "}", "if", "(", "Op1Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "SHOpc", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "SHOpc", "==", "<STR_LIT>", "||", "SHOpc", "==", "<STR_LIT>", ")", "&&", "isInt32Immediate", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "(", "SHOpc", "==", "<STR_LIT>", ")", "?"], "ground_truth": ["Value", ":", "<NUM_LIT>", "-", "Value", ";"], "File": "PPCISelDAGToDAG116", "Func": "SelectBitfieldInsert", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5830, "Length": 172, "Cover_Rate": 0.3065953654188948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "<NUM_LIT>", "||", "Addr", ".", "Offset", "<", "-", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address"], "ground_truth": ["::", "RegBase", ";"], "File": "ARMFastISel (2)", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5831, "Length": 212, "Cover_Rate": 0.6563467492260062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "type", "=", "ARM_FT_UNKNOWN", ";", "tree", "a", ";", "tree", "attr", ";", "gcc_assert", "(", "TREE_CODE", "(", "current_function_decl", ")", "==", "FUNCTION_DECL", ")", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "(", "TREE_NOTHROW", "(", "current_function_decl", ")", "||", "!", "(", "flag_unwind_tables", "||", "(", "flag_exceptions", "&&", "arm_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_SJLJ", ")", ")", ")", "&&", "TREE_THIS_VOLATILE", "(", "current_function_decl", ")", ")", "type", "|=", "ARM_FT_VOLATILE", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "type", "|=", "ARM_FT_NESTED", ";", "attr", "=", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "if", "(", "a", "!=", "NULL_TREE", ")", "type", "|=", "ARM_FT_NAKED", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "if", "(", "a", "==", "NULL_TREE", ")", "a", "="], "ground_truth": ["lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";"], "File": "arm4", "Func": "arm_compute_func_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5832, "Length": 123, "Cover_Rate": 0.76875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Is32bit", "?", "subreg_hl32", ":", "subreg_h64"], "ground_truth": [";"], "File": "SystemZRegisterInfo (2)", "Func": "even128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5833, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "isa", "<", "CastInst", ">", "(", "V", ")", ")", "V", "=", "cast", "<", "CastInst", ">", "(", "V", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "V"], "ground_truth": [";"], "File": "JVMLowerMemoryIntrinsics", "Func": "GetUnwrappedValue", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5834, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SUPERSCALAR", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "sh", "Func": "sh_issue_rate", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5835, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5836, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SAddr", "||", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SAddr", "->", "getReg", "(", ")", ")", ")", ")", "return", ";", "if", "(", "moveFlatAddrToVGPR", "(", "MI"], "ground_truth": [")", ")", "return", ";"], "File": "SIInstrInfo11", "Func": "legalizeOperandsFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5837, "Length": 32, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "||", "(", "nullify", "&&", "forward_branch_p", "(", "insn", ")", ")", ")", "{", "nullify", "=", "<NUM_LIT>", ";", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "}", "else", "{", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "nullify", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "xdelay", ")", ";", "}", "}", "else", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "length", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length"], "ground_truth": [")", ";"], "File": "pa", "Func": "pa_output_movb", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5838, "Length": 263, "Cover_Rate": 0.47387387387387386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TL45InstrInfo", "Func": "loadRegFromStackSlot", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5839, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CalleeCC", "=", "TheCall", "->", "getCallingConv", "(", ")", ";", "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "CallerCC", "==", "CalleeCC", ")", "{", "SDValue", "Callee", "=", "TheCall", "->", "getCallee", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "||", "!"], "ground_truth": ["Subtarget", "->", "isPICStyleGOT", "(", ")", "||", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "true", ";"], "File": "X86ISelLowering160", "Func": "IsEligibleForTailCallOptimization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5840, "Length": 62, "Cover_Rate": 0.38271604938271603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>InstrInfo", "::", "getTailDuplicateSize", "(", "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{", "return", "OptLevel", ">=", "CodeGenOpt", "::"], "ground_truth": ["Aggressive", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "getTailDuplicateSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5841, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_set_ph", "(", "_Float16", "__A15", ",", "_Float16", "__A14", ",", "_Float16", "__A13", ",", "_Float16", "__A12", ",", "_Float16", "__A11", ",", "_Float16", "__A10", ",", "_Float16", "__A9", ",", "_Float16", "__A8", ",", "_Float16", "__A7"], "ground_truth": [",", "_Float16", "__A6", ",", "_Float16", "__A5", ",", "_Float16", "__A4", ",", "_Float16", "__A3", ",", "_Float16", "__A2", ",", "_Float16", "__A1", ",", "_Float16", "__A0", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm256_set_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5842, "Length": 64, "Cover_Rate": 0.5981308411214953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Reg", "=", "matchRegisterByNumber", "(", "IntVal", ",", "<STR_LIT>", ")", ";", "<ISA_LIT>Operand", "*", "Op", "=", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "Op", "->", "setRegKind", "(", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "("], "ground_truth": ["Op", ")", ";"], "File": "MipsAsmParser11", "Func": "parseACRegsDSP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5843, "Length": 59, "Cover_Rate": 0.3155080213903743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "C", ")", ")", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "<ISA_LIT>ScalarSSEf32", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "<ISA_LIT>ScalarSSEf64", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Opc", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "return", "ResultReg", ";", "}", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86FastISel59", "Func": "fastMaterializeConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5844, "Length": 115, "Cover_Rate": 0.46184738955823296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_demands", "[", "type", "]"], "ground_truth": ["=", "true", ";"], "File": "riscv-vsetvl", "Func": "demand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5845, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "prefersVectorizedAddressing", "("], "ground_truth": [")", "{"], "File": "HexagonTargetTransformInfo1", "Func": "prefersVectorizedAddressing", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5846, "Length": 5, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "AddrReg", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "addr", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdst", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?"], "ground_truth": ["&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5847, "Length": 208, "Cover_Rate": 0.3432343234323432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef"], "ground_truth": ["<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{"], "File": "RISCVCallLowering", "Func": "lowerFormalArguments", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5848, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r"], "ground_truth": [")", ":", "<STR_LIT>", "(", "x", ")", ")", ";"], "File": "ppu", "Func": "intrinsics___fabs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5849, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isNarrowLoad", "(", "MI", "."], "ground_truth": ["getOpcode", "(", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "isNarrowLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5850, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_n_s32_f32", "(", "float32x4_t", "__a", ",", "const", "int", "__imm6", ")", "{", "return", "__builtin_mve_vcvtq_n_from_f_sv4si", "(", "__a"], "ground_truth": [",", "__imm6", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_n_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5851, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ".", "Major", "<", "<NUM_LIT>", ")", "return", "true", ";", "auto", "SymbolName", "=", "getGprCountSymbolName", "(", "RegKind", ")", ";", "if", "(", "!", "SymbolName", ")", "return", "true", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "*", "SymbolName", ")", ";", "int64_t", "NewMax", "=", "DwordRegIndex", "+", "RegWidth"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser26", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5852, "Length": 57, "Cover_Rate": 0.3413173652694611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RBI", ".", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "TRI", ")", "->", "getID"], "ground_truth": ["(", ")", "==", "<STR_LIT>", ";"], "File": "AMDGPUInstructionSelector10", "Func": "isSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5853, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G2_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G3", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0_NC", ",", "}", ";", "const", "unsigned", "NumModifiers", "=", "llvm", "::", "array_lengthof", "(", "PermittedModifiers", ")", ";", "return", "isMoveWideImm", "(", "<NUM_LIT>", ",", "PermittedModifiers"], "ground_truth": [",", "NumModifiers", ")", ";"], "File": "AArch64AsmParser13", "Func": "isMOVK64Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5854, "Length": 59, "Cover_Rate": 0.7763157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rs", ">=", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "}", "else", "if", "(", "Rs", "!=", "<NUM_LIT>", "&&", "Rs", "<", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "}", "else", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm"], "ground_truth": [")", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeDaddiGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5855, "Length": 105, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "*", "Offset", "==", "<NUM_LIT>", "&&", "*", "Width", "==", "<NUM_LIT>", ")", "SrcSel", "=", "WORD_0", ";", "else", "if", "(", "*", "Offset", "==", "<NUM_LIT>", "&&", "*", "Width", "==", "<NUM_LIT>", ")", "SrcSel", "=", "DWORD", ";", "else", "if", "(", "*", "Offset", "==", "<NUM_LIT>", "&&", "*", "Width", "==", "<NUM_LIT>", ")", "SrcSel", "=", "BYTE_1", ";", "else", "if", "(", "*", "Offset", "==", "<NUM_LIT>", "&&", "*", "Width", "==", "<NUM_LIT>", ")", "SrcSel", "=", "BYTE_2", ";", "else", "if", "(", "*", "Offset", "==", "<NUM_LIT>", "&&", "*", "Width", "==", "<NUM_LIT>", ")", "SrcSel", "=", "WORD_1", ";", "else", "if", "(", "*", "Offset", "==", "<NUM_LIT>", "&&", "*", "Width", "==", "<NUM_LIT>", ")", "SrcSel", "=", "BYTE_3", ";", "else", "break", ";", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "||", "TRI", "->", "isPhysicalRegister", "(", "Dst", "->", "getReg", "(", ")", ")", ")", "break", ";", "auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src0", ",", "Dst", ",", "SrcSel", ",", "false", ",", "false", ",", "Opcode", "==", "<STR_LIT>", "?", "false", ":", "true", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "*", "SDWASrc", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWASrc", ")", ";", "++", "NumSDWAPatternsFound", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "auto", "Imm", "=", "foldToImm", "(", "*", "Src0", ")", ";", "if", "(", "!", "Imm", ")", "break", ";", "if", "(", "*", "Imm", "!=", "<NUM_LIT>", "&&", "*", "Imm", "!=", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "||", "TRI", "->", "isPhysicalRegister", "(", "Dst", "->", "getReg", "(", ")", ")", ")", "break", ";", "auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src1", ",", "Dst", ",", "*", "Imm", "=="], "ground_truth": ["<NUM_LIT>", "?", "WORD_0", ":", "BYTE_0", ")", ";"], "File": "SIPeepholeSDWA21", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5856, "Length": 352, "Cover_Rate": 0.332703213610586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Mask", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Mask", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SplatVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SplatVal", ")", "return", "false", ";", "if", "(", "SplatVal", "->", "getZExtValue", "(", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", "{"], "File": "AArch64ISelDAGToDAG60", "Func": "SelectVectorUxtwLslImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5857, "Length": 80, "Cover_Rate": 0.39408866995073893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AnalyzeImmediate", "::", "GetInstSeqLsADDiu", "(", "uint64_t", "Imm", ",", "unsigned", "RemSize", ",", "InstSeqLs", "&", "SeqLs", ")", "{", "GetInstSeqLs", "(", "(", "Imm", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "RemSize", ",", "SeqLs", ")", ";", "AddInstr", "(", "SeqLs", ",", "Inst", "(", "ADDiu", ","], "ground_truth": ["Imm", "&", "<NUM_LIT>", ")", ")", ";"], "File": "Cpu0AnalyzeImmediate", "Func": "GetInstSeqLsADDiu", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5858, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s16_f64", "(", "float64x1_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vreinterpret_s16_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5859, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_getexp_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_getexpps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")"], "ground_truth": ["__W", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_getexp_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5860, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "AArch64TargetMachine22", "Func": "getRegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5861, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "GlobalAddressSDNode", "*", "GSDN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "PPCISelLowering100", "Func": "combineADDToMAT_PCREL_ADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5862, "Length": 85, "Cover_Rate": 0.3744493392070485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectMUBUFScratchOffset", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Reg", "=", "Root", ".", "getReg", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "Register", "WaveBase", "=", "getWaveAddress", "(", "Def", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "WaveBase", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", ";", "}", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "Register", "BasePtr", ";", "if", "(", "mi_match", "(", "Reg", ",", "*", "MRI", ",", "m_GPtrAdd", "(", "m_Reg", "(", "BasePtr", ")", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", ")", "{", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "return", "{", "}", ";", "const", "MachineInstr", "*", "BasePtrDef", "=", "MRI", "->", "getVRegDef", "(", "BasePtr", ")", ";", "Register", "WaveBase", "=", "getWaveAddress", "(", "BasePtrDef", ")", ";", "if", "(", "!", "WaveBase", ")", "return"], "ground_truth": ["{", "}", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5863, "Length": 201, "Cover_Rate": 0.556786703601108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "allowPositionIndependentMovt", "(", ")", "const", "{", "return", "isROPI", "(", ")", "||"], "ground_truth": ["!", "isTargetELF", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "allowPositionIndependentMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5864, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>UnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "BreakCriticalEdgesID", ")", ";", "AU", ".", "addPreservedID", "(", "LowerSwitchID", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5865, "Length": 59, "Cover_Rate": 0.855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "<ISA_LIT>SubTarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSX", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "OpFlags", "=", "<STR_LIT>", ";", "}", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "Callee", ".", "getValueType", "(", ")", ",", "OpFlags", ")", ";", "needIndirectCall", "=", "false", ";", "}", "if", "(", "needIndirectCall", ")", "{", "SDValue", "MTCTROps", "[", "]", "=", "{", "Chain", ",", "Callee", ",", "InFlag", "}", ";", "if", "(", "isSVR4ABI", "&&", "is<ISA_LIT>64", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoadFuncPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "ArrayRef", "<", "SDValue", ">", "(", "MTCTROps", ",", "InFlag", ".", "getNode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "Chain", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "AddPtr", ",", "InFlag", ")", ";", "Chain", "=", "LoadEnvPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadEnvPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "LoadEnvPtr", ",", "InFlag", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoadTOCPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Callee", ",", "InFlag", ")", ";", "Chain", "=", "LoadTOCPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadTOCPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "MTCTROps", "[", "<NUM_LIT>", "]"], "ground_truth": ["=", "LoadFuncPtr", ";"], "File": "PPCISelLowering89", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5866, "Length": 349, "Cover_Rate": 0.38351648351648354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtph2psx512_mask_round", "(", "__B", ",", "_mm512_setzero_ps", "(", ")", ","], "ground_truth": ["__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvtxph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5867, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "data", ".", "segment_base", "=", "segment_base", ";", "data", ".", "gp", "=", "gp", ";", "data", ".", "ret", "=", "NULL", ";", "if", "(", "dl_iterate_phdr", "(", "_Unwind_IteratePhdrCallback", ",", "&", "data"], "ground_truth": [")", "<", "<NUM_LIT>", ")", "return", "NULL", ";"], "File": "fde-glibc", "Func": "_Unwind_FindTableEntry", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5868, "Length": 33, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsSMRD", "!=", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addClauseInst", "(", "*", "MI", ")", ";", "}", "if", "(", "ClauseDefs", ".", "none", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "MEM", "->", "mayStore"], "ground_truth": ["(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "GCNHazardRecognizer", "Func": "checkSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5869, "Length": 43, "Cover_Rate": 0.3739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "finitReachingDef", "(", "BlockToSetOfInstrsPerColor", "&", "In", ",", "BlockToSetOfInstrsPerColor", "&", "Out", ",", "BlockToInstrPerColor", "&", "Gen", ",", "BlockToSetOfInstrsPerColor", "&", "ReachableUses", ")", "{", "for", "(", "auto", "&", "IT", ":", "Out", ")", "delete", "[", "]", "IT", ".", "second", ";", "for", "(", "auto", "&", "IT", ":", "In", ")", "delete", "[", "]", "IT", ".", "second", ";", "for", "(", "auto", "&", "IT", ":", "ReachableUses", ")", "delete", "[", "]", "IT", ".", "second", ";", "for", "(", "auto", "&", "IT", ":", "Gen", ")", "delete", "[", "]", "IT"], "ground_truth": [".", "second", ";"], "File": "AArch64CollectLOH24", "Func": "finitReachingDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5870, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits"], "ground_truth": ["(", ")", "&", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5871, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "pos", "=", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "int64_t", "size", "=", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "if", "(", "pos", "<", "<NUM_LIT>", ")", "return", ";", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "pos", "-", "<NUM_LIT>", ")", ";", "InstIn", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "pos", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "size", "-", "<NUM_LIT>", ")", ";", "InstIn", ".", "setOpcode", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "LowerDins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5872, "Length": 111, "Cover_Rate": 0.7207792207792207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>InstrInfo", "::", "getIndirectIndexBegin", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "-", "<NUM_LIT>", ";", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "MRI", ".", "livein_empty", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "LI", ":", "MRI", ".", "liveins", "(", ")", ")", "{", "unsigned", "Reg", "=", "LI", ".", "first", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "<NUM_LIT>", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{", "if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";", "}", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "(", "int", ")", "RegIndex", ")", ";", "}", "return", "Offset", "+"], "ground_truth": ["<NUM_LIT>", ";"], "File": "R600InstrInfo12", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5873, "Length": 185, "Cover_Rate": 0.9946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "ExpandMBB", "(", "MBB", ")", ";", "return"], "ground_truth": ["Modified", ";"], "File": "Z80ExpandPseudo1", "Func": "runOnMachineFunction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5874, "Length": 23, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBrTarget", "(", ")", "{", "return", "isBrImm", "(", ")", "||", "isToken", "("], "ground_truth": [")", ";"], "File": "LanaiAsmParser (2)", "Func": "isBrTarget", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5875, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_override_options_after_change", "("], "ground_truth": ["void", ")", "{"], "File": "i3865", "Func": "ix86_override_options_after_change", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5876, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_xor", "(", "qword", "a", ",", "qword", "b"], "ground_truth": [")", "{"], "File": "si2vmx", "Func": "si_xor", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5877, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_any_ge", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{", "return", "__builtin_altivec_vcmpgefp_p", "(", "__CR6_EQ_REV", ",", "a1"], "ground_truth": [",", "a2", ")", ";"], "File": "altivec4", "Func": "vec_any_ge", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5878, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_max_epu32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmaxud512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "("], "ground_truth": [")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_max_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5879, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream"], "ground_truth": ["&", "OS", ")", "const", "{"], "File": "Cpu0AsmBackend1", "Func": "createObjectWriter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5880, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "NumBytes", ">=", "ALLOCFRAME_MAX", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HEXAGON_RESERVED_REG_1", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "QRI", "->", "getStackRegister", "(", ")", ")", ".", "addReg", "(", "QRI", "->", "getStackRegister", "(", ")", ")", ".", "addReg", "(", "HEXAGON_RESERVED_REG_1", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "("], "ground_truth": ["<STR_LIT>", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "File": "HexagonFrameLowering33", "Func": "emitPrologue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5881, "Length": 127, "Cover_Rate": 0.3307291666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")"], "ground_truth": ["return", "status", ";"], "File": "TriCoreDisassembler", "Func": "DecodeRRRRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5882, "Length": 83, "Cover_Rate": 0.43005181347150256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Imm", ";", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "ImmVal", "=", "CN", "->", "getSExtValue", "(", ")", ";", "if", "(", "ImmVal", ">=", "-", "<NUM_LIT>", "&&", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["{"], "File": "AArch64ISelLowering154", "Func": "tryConvertSVEWideCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5883, "Length": 118, "Cover_Rate": 0.31891891891891894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getRegOperandNumElts", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "ScalarSize", ",", "unsigned", "OperandIndex", ")", "{", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "OperandIndex", ")", ".", "getReg", "(", ")", ";", "return", "getVectorRegSize", "(", "OpReg"], "ground_truth": [")", "/", "ScalarSize", ";"], "File": "X86InstComments1", "Func": "getRegOperandNumElts", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5884, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Dep", ".", "getReg", "(", ")", "!=", "SrcInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", ";", "}", "else", "if", "(", "QII", "->", "isPostIncrement", "(", "*", "DstInst", ")", "&&", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", ")", "{", "if", "(", "DstInst", "->", "mayStore", "(", ")", ")", "return", ";", "if", "(", "Dep", ".", "getReg", "(", ")", "!=", "DstInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", ";", "}", "else", "if", "(", "QII", "->", "isPostIncrement", "(", "*", "DstInst", ")", "&&", "DstInst", "->", "mayStore", "(", ")", "&&", "Dep", ".", "isAssignedRegDep", "(", ")", ")", "{", "MachineOperand", "&", "Op", "=", "DstInst", "->", "getOperand", "(", "DstInst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Dep", ".", "getReg", "(", ")", "!=", "Op", ".", "getReg", "(", ")", ")", "return", ";", "}", "if", "(", "useBSBScheduling", "(", ")", "&&", "SrcInst", "->", "isPHI", "(", ")", ")", "{", "changePhiLatency", "(", "*", "SrcInst", ",", "Dst", ",", "Dep", ")", ";", "return", ";", "}", "if", "(", "DstInst", "->", "isRegSequence", "(", ")", "&&", "Dst", "->", "NumSuccs", "==", "<NUM_LIT>", ")", "DstInst", "=", "Dst", "->", "Succs", "[", "<NUM_LIT>", "]", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ";", "if", "(", "EnableDotCurSched", "&&", "QII", "->", "isToBeScheduledASAP", "(", "*", "SrcInst", ",", "*", "DstInst", ")", "&&"], "ground_truth": ["isBestZeroLatency", "(", "Src", ",", "Dst", ",", "QII", ")", ")", "{"], "File": "HexagonSubtarget", "Func": "adjustSchedDependency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5885, "Length": 222, "Cover_Rate": 0.5736434108527132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getScalableBytes", "("], "ground_truth": [")", "const", "{"], "File": "AArch64StackOffset", "Func": "getScalableBytes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5886, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "bool", "UsePlt", "=", "Subtarget", ".", "is32BitELFABI", "(", ")", "&&", "!", "isLocalCallee", "(", ")", "&&", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "const", "auto", "getAIXFuncEntryPointSymbolSDNode", "=", "[", "&", "]", "(", "const", "GlobalValue", "*", "GV", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Subtarget", ".", "getTargetMachine", "(", ")", ";", "const", "TargetLoweringObjectFile", "*", "TLOF", "=", "TM", ".", "getObjFileLowering", "(", ")", ";", "MCSymbolXCOFF", "*", "S", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "TLOF", "->", "getFunctionEntryPointSymbol", "(", "GV", ",", "TM", ")", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getMCSymbol", "(", "S", ",", "PtrVT", ")", ";", "}", ";", "if", "(", "isFunctionGlobalAddress", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "assert", "(", "!", "isa", "<", "GlobalIFunc", ">", "(", "GV", ")", "&&", "<STR_LIT>", ")", ";", "return", "getAIXFuncEntryPointSymbolSDNode", "("], "ground_truth": ["GV", ")", ";"], "File": "PPCISelLowering100", "Func": "transformCallee", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5887, "Length": 169, "Cover_Rate": 0.30727272727272725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", "||", "BaseReg", ".", "getReg", "(", ")", ")", "{", "O", "<<", "'('", ";", "if", "(", "BaseReg", ".", "getReg", "(", ")", ")", "printOperand", "(", "MI", ",", "Op", "+", "<STR_LIT>", ",", "O", ")", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "Op", "+", "<STR_LIT>", ",", "O", ")", ";", "unsigned", "ScaleVal", "=", "MI", "->", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "','", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "ScaleVal", "<<", "markup", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ATTInstPrinter1", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5888, "Length": 102, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "AArch64StorePairSuppress1", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5889, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "IdxOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "IdxOp", ")", ";", "assert", "(", "CN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "(", "CN", "->", "getSExtValue", "(", ")", ")", "*", "eltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "}", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "Pointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "PtrVT", ")", ")", ";", "EVT", "maskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "(", "DAG", ".", "getContext", "(", ")", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", "/", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShufMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "maskVT", ",", "Pointer", ")", ";"], "File": "SPUISelLowering11", "Func": "LowerINSERT_VECTOR_ELT", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5890, "Length": 152, "Cover_Rate": 0.5371024734982333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>OpLoweringLegacy", "("], "ground_truth": [")", ";"], "File": "DXILOpLowering", "Func": "createDXILOpLoweringLegacyPass", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5891, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "GoodInputs", "=", "MoveToLo", "?", "LoInputs", ":", "HiInputs", ";", "ArrayRef", "<", "int", ">", "BadInputs", "=", "MoveToLo", "?", "HiInputs", ":", "LoInputs", ";", "if", "(", "BadInputs", ".", "empty", "(", ")", ")", "return", "V", ";", "int", "MoveMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "int", "MoveOffset", "=", "MoveToLo", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "GoodInputs", ".", "empty", "(", ")", ")", "{", "for", "(", "int", "BadInput", ":", "BadInputs", ")", "{", "MoveMask", "[", "Mask", "[", "BadInput", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "]", "=", "Mask", "[", "BadInput", "]", "-", "MaskOffset", ";", "Mask", "[", "BadInput", "]", "=", "Mask", "[", "BadInput", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "+", "MaskOffset", ";", "}", "}", "else", "{", "if", "(", "GoodInputs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MoveMask", "[", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "MoveMask", "[", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "+", "MaskOffset", ";", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "=", "Mask", "[", "GoodInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MoveOffset", "+", "MaskOffset", ";", "}", "else", "{", "for", "(", "int", "GoodInput", ":", "GoodInputs", ")", "MoveMask", "[", "Mask", "[", "GoodInput", "]", "-", "MaskOffset", "]", "=", "Mask", "[", "GoodInput", "]", "-", "MaskOffset", ";", "}", "int", "MoveMaskIdx", "=", "std", "::", "find", "(", "std", "::", "begin", "(", "MoveMask", ")", "+", "MoveOffset", ",", "std", "::", "end", "(", "MoveMask", ")", ",", "-", "<NUM_LIT>", ")", "-", "std", "::", "begin", "(", "MoveMask", ")", ";", "assert", "(", "MoveMaskIdx", ">=", "MoveOffset", "&&", "<STR_LIT>", ")", ";", "if", "(", "BadInputs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MoveMask", "[", "MoveMaskIdx", "]", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MoveMask", "[", "MoveMaskIdx", "+", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MoveMask", "[", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "]", "=", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "MoveMask", "[", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "]", "=", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "=", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MaskOffset", ";", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "=", "MoveMaskIdx", "+", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "%", "<NUM_LIT>", "+", "MaskOffset", ";", "}", "else", "{", "assert", "(", "BadInputs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MoveMask", "[", "MoveMaskIdx", "]", "=", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "-", "MaskOffset", ";", "Mask", "[", "BadInputs", "[", "<NUM_LIT>", "]", "]", "=", "MoveMaskIdx", "+", "MaskOffset", ";", "}", "}", "return", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "V", ",", "DAG", ".", "getUNDEF"], "ground_truth": ["(", "<STR_LIT>", ")", ",", "MoveMask", ")", ";"], "File": "X86ISelLowering (2)", "Func": "lowerV8I16BasicBlendVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5892, "Length": 506, "Cover_Rate": 0.5440860215053763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SUnit", "::", "pred_iterator", "I", "=", "ExitSU", ".", "Preds", ".", "begin", "(", ")", ",", "E", "=", "ExitSU", ".", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "SUnits", "[", "<NUM_LIT>", "]", ".", "addPred", "(", "SDep", "(", "I", "->", "getSUnit", "(", ")", ",", "SDep", "::", "Order", ",", "<NUM_LIT>", ")", ")", ";", "ExitSU", ".", "addPred", "(", "SDep", "(", "&", "SUnits", "[", "<NUM_LIT>", "]", ",", "SDep", "::", "Order", ",", "<NUM_LIT>", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "SUnits", "[", "i", "]", ".", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "SUnits", "[", "i", "]", ".", "Succs", ".", "empty", "(", ")", ")", "{", "int", "lat", "=", "SUnits", "[", "i", "]", ".", "Latency", ";", "if", "(", "firstTerm", ")", "firstTerm", "->", "addPred", "(", "SDep", "(", "&", "SUnits"], "ground_truth": ["[", "i", "]", ",", "SDep", "::", "Order", ",", "lat", ")", ")", ";"], "File": "TMS320C64XScheduler", "Func": "BuildSchedGraph", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5893, "Length": 166, "Cover_Rate": 0.302367941712204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsudotq_lane_s32", "(", "int32x4_t", "__r", ",", "int8x16_t", "__a", ",", "uint8x8_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_sudot_lanev16qi_sssus", "(", "__r", ",", "__a", ",", "__b", ","], "ground_truth": ["__index", ")", ";"], "File": "arm", "Func": "neon_vsudotq_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5894, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI"], "ground_truth": [",", "IsLittle", ")", ";"], "File": "AArch64AsmBackend16", "Func": "createObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5895, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_M44", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_L44", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_HH", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_HM", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_PC22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_PC10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_GOT22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_GOT10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_GOT13", ":", "return", "false", ";", "case", "VK_<ISA_LIT>_13", ":", "return", "false", ";", "case", "VK_Sparc_WDI<ISA_LIT>30", ":", "return", "false", ";", "case", "VK_<ISA_LIT>_WPLT30", ":", "return", "false", ";", "case", "VK_Sparc_R_DI<ISA_LIT>32", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_HI22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_LO10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_ADD", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_LDM_HI22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_LDM_LO10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_LDM_ADD", ":", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";", "return", "true", ";"], "File": "SparcMCExpr21", "Func": "printVariantKind", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5896, "Length": 184, "Cover_Rate": 0.5183098591549296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TYPE_MODE", "(", "op_info", "->", "args", "[", "<NUM_LIT>", "]", ".", "get_tree_type", "(", "type"], "ground_truth": [".", "index", ")", ")", ";"], "File": "riscv-vector-builtins", "Func": "index_mode", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5897, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MovInst", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MovInst", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Result32", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovInst", ")", ",", "Result32", ")", ".", "addReg", "(", "ResultReg", ")", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "("], "ground_truth": ["Result32", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "X86FastISel111", "Func": "X86SelectZExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5898, "Length": 130, "Cover_Rate": 0.39274924471299094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Info", "?", "Info", "->", "BaseOpcode", ":", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFBaseOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5899, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LTU", ":", "rtx", "geu", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "(", "rtx_equal_p", "(", "op1", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "||", "rtx_equal_p", "(", "op1", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "CCCmode", ";", "else", "if", "(", "code", "==", "LTU", "&&", "GET_CODE", "(", "op0", ")", "==", "NEG", "&&", "GET_CODE", "(", "geu", "=", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "GEU", "&&", "REG_P", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "&&", "(", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "CCCmode", "||", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "CCmode", ")", "&&", "REGNO", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "FLAGS_REG", "&&", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "&&", "GET_CODE", "(", "op1", ")", "==", "LTU", "&&", "REG_P", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "FLAGS_REG", "&&", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "return", "CCCmode", ";", "else", "return", "CCmode", ";", "case", "GTU", ":", "case", "LEU", ":", "return", "CCmode", ";", "case"], "ground_truth": ["GE", ":"], "File": "i386", "Func": "ix86_cc_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5900, "Length": 206, "Cover_Rate": 0.653968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "NewMI", "->", "dump", "(", ")", ")", ";", "FalseMBB", "->", "insert", "(", "FalseInsertionPoint", ",", "NewMI", ")", ";", "for", "(", "auto", "&", "MOp", ":", "NewMI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "MOp", ".", "isReg", "(", ")", ")", "continue", ";", "auto", "It", "=", "FalseBBRegRewriteTable", ".", "find", "(", "MOp", ".", "getReg", "(", ")", ")", ";", "if", "(", "It", "==", "FalseBBRegRewriteTable", ".", "end", "(", ")", ")", "continue", ";", "MOp", ".", "setReg", "(", "It", "->", "second", ")", ";", "MOp", ".", "setIsKill", "(", "false", ")", ";", "}", "}", "MBB", "->", "erase", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "FalseBBRegRewriteTable", "[", "NewCMOV", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", "=", "TmpReg", ";", "}", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RegRewriteTable", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", "++", "MIIt", ")", "{", "Register", "DestReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op1Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op2Reg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "*", "MIIt", ")", "==", "OppCC", ")", "std", "::", "swap", "(", "Op1Reg", ",", "Op2Reg", ")", ";", "auto", "Op1Itr", "=", "RegRewriteTable", ".", "find", "(", "Op1Reg", ")", ";", "if", "(", "Op1Itr", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "Op1Reg", "=", "Op1Itr", "->", "second", ".", "first", ";", "auto", "Op2Itr", "=", "RegRewriteTable", ".", "find", "(", "Op2Reg", ")", ";", "if", "(", "Op2Itr", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "Op2Reg", "=", "Op2Itr", "->", "second", ".", "second", ";", "MIB", "=", "BuildMI", "(", "*", "SinkMBB", ",", "SinkInsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addMBB", "(", "FalseMBB", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addMBB", "(", "MBB", ")", ";", "(", "void", ")", "MIB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MIIt", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MIB", "->", "dump", "(", ")", ")", ";", "RegRewriteTable", "[", "DestReg", "]", "=", "std", "::", "make_pair", "(", "Op1Reg", ",", "Op2Reg", ")", ";", "}", "MBB", "->", "erase", "(", "MIItBegin", ",", "MIItEnd", ")", ";", "if", "(", "MachineLoop", "*", "L", "=", "MLI", "->", "getLoopFor", "(", "MBB", ")", ")", "{", "L", "->", "addBasicBlockToLoop", "(", "FalseMBB", ",", "MLI", "->", "getBase", "(", ")", ")", ";", "L", "->", "addBasicBlockToLoop", "(", "SinkMBB", ",", "MLI", "->", "getBase", "(", ")"], "ground_truth": [")", ";"], "File": "X86CmovConversion11", "Func": "convertCmovInstsToBranches", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5901, "Length": 421, "Cover_Rate": 0.37656529516994636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCI", ")", ")", "return", "false", ";", "for", "(", "const", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MCI", ")", ")", "{", "if", "(", "isImmext", "(", "*", "I", ".", "getInst", "(", ")", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "HexagonMCInstrInfo13", "Func": "hasImmExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5902, "Length": 43, "Cover_Rate": 0.7288135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "Subtarget", ")", ":"], "ground_truth": ["(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine109", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5903, "Length": 176, "Cover_Rate": 0.9943502824858758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "return", "PerformVMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "<NUM_LIT>", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5904, "Length": 478, "Cover_Rate": 0.8968105065666041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BasicBlockUtils", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "const", "{", "unsigned", "PCAdj", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "MaxDisp", "<<", "<STR_LIT>", "<<", "getOffsetOf", "(", "MI", ")", "<<", "<STR_LIT>", "<<", "DestOffset", "<<", "<STR_LIT>", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBasicBlockInfo", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5905, "Length": 128, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsInSmallSection", "(", "uint64_t", "Size"], "ground_truth": [")", "{"], "File": "HexagonTargetObjectFile", "Func": "IsInSmallSection", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5906, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "CIdx", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "ResultVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ResultVT", ",", "Result", ")", ";", "}", "SDValue", "Sixteen", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Idx", ",", "Sixteen", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>"], "ground_truth": [",", "BC", ",", "ScaledIdx", ")", ";"], "File": "SIISelLowering114", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5907, "Length": 146, "Cover_Rate": 0.453416149068323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvttps2qq512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_cvtt_roundps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5908, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegOrImmWithFP64InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithFP64InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5909, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int", ")", "__builtin_ia32_vcvttsd2si32", "(", "(", "__v2df"], "ground_truth": [")", "__A", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvtt_roundsd_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5910, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InterleavedAccessGroup", "::", "interleave8bitStride3", "(", "ArrayRef", "<", "Instruction", "*", ">", "InVec", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "TransposedMatrix", ",", "unsigned", "VecElems", ")", "{", "TransposedMatrix", ".", "resize", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "GroupSize", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VPShuf", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VPAlign", "[", "<NUM_LIT>", "]", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VPAlign2", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VPAlign3", ";", "Value", "*", "Vec", "[", "<NUM_LIT>", "]", ",", "*", "TempVector", "[", "<NUM_LIT>", "]", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecElems", ")", ";", "setGroupSize", "(", "VT", ",", "GroupSize", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "i", "]", ",", "VPAlign", "[", "i", "]", ")", ";", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "<NUM_LIT>", "]", "+", "GroupSize", "[", "<NUM_LIT>", "]", ",", "VPAlign2"], "ground_truth": [",", "false", ",", "true", ")", ";"], "File": "X86InterleavedAccess14", "Func": "interleave8bitStride3", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5911, "Length": 154, "Cover_Rate": 0.41397849462365593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "QCMP_EQ", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", ";"], "File": "quadlib1", "Func": "_U_Qfne", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5912, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "n", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "src", ";", "xop", "[", "<NUM_LIT>", "]", "=", "clobber_reg", ";", "avr_asm_len", "(", "asm_code", "[", "n", "]", "[", "ldreg_p", "]", ",", "xop", ",", "len", ",", "ldreg_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "continue", ";", "}", "xval", "=", "simplify_gen_subreg", "(", "QImode", ",", "src", ",", "mode", ",", "n", ")", ";", "ival", "[", "n", "]", "=", "INTVAL", "(", "xval", ")", ";", "if", "(", "n", "==", "<NUM_LIT>", "&&", "n_bytes", ">=", "<NUM_LIT>", "&&", "AVR_HAVE_MOVW", ")", "{", "rtx", "lo16", "=", "simplify_gen_subreg", "(", "HImode", ",", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "rtx", "hi16", "=", "simplify_gen_subreg", "(", "HImode", ",", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "lo16", ")", "==", "INTVAL", "(", "hi16", ")", ")", "{", "if", "(", "<NUM_LIT>", "!=", "INTVAL", "(", "lo16", ")", "||", "!", "clear_p", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "&", "op", "[", "<NUM_LIT>", "]", ",", "len", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "}", "if", "(", "ival", "[", "n", "]", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "clear_p", ")", "avr_asm_len", "(", "ldreg_p", "?", "<STR_LIT>", ":", "AVR_ZERO_REGNO", "==", "REGNO", "(", "xdest", "[", "n", "]", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "&", "xdest", "[", "n", "]", ",", "len", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "clobber_val", "==", "ival", "[", "n", "]", "&&", "REGNO", "(", "clobber_reg", ")", "==", "REGNO", "(", "xdest", "[", "n", "]", ")", ")", "{", "continue", ";", "}", "if", "(", "ldreg_p", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "n", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xval", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "len", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "n", ";", "j", "++", ")", "if", "(", "ival", "[", "j", "]", "==", "ival", "[", "n", "]", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "n", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xdest", "[", "j", "]", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "len", ",", "<NUM_LIT>", ")", ";", "done_byte", "=", "true", ";", "break", ";", "}", "if", "(", "done_byte", ")"], "ground_truth": ["continue", ";"], "File": "avr4", "Func": "output_reload_in_const", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5913, "Length": 372, "Cover_Rate": 0.38390092879256965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is32BitMode", "(", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ")", "const", "{"], "File": "X86MCCodeEmitter12", "Func": "is32BitMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5914, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "GPR3", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Opc1", ",", "Opc2", ";", "const", "unsigned", "OrigRegs", "[", "]", "=", "{", "OutReg", ",", "InReg", ",", "GPR3", "}", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "Call", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OutReg", ")", ".", "addReg", "(", "GPR3", ")", ";", "MachineBasicBlock", "::", "iterator", "Last", "=", "I", ";", "--", "Last", ";", "++", "I", ";", "MI", ".", "removeFromParent", "(", ")", ";", "LIS", "->", "repairIntervalsInRange", "(", "&", "MBB", ","], "ground_truth": ["First", ",", "Last", ",", "OrigRegs", ")", ";"], "File": "PPCTLSDynamicCall1", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5915, "Length": 320, "Cover_Rate": 0.6374501992031872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "V4SFmode", "&&", "all_const_zero", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_XOR", "(", "mode", ",", "target", ",", "target", ")", ")", ")", ";", "return", ";", "}", "else", "if", "(", "mode", "!=", "V4SFmode", "&&", "easy_vector_constant", "(", "vals", ",", "mode", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "vals", ")", ")", ";", "return", ";", "}", "else", "if", "(", "all_same", ")", ";", "else", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "}", "if", "(", "all_same", ")", "{", "mem", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "inner_mode", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "mem", ",", "inner_mode", ",", "<NUM_LIT>", ")", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_LVE", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "mem", ")", ",", "x", ")", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "inner_mode", ",", "target", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "x", ")", ")", ")", ";", "return", ";", "}", "if", "(", "n_var", "==", "<NUM_LIT>", ")", "{", "rtx", "copy", "=", "copy_rtx", "(", "vals", ")", ";", "XVECEXP", "(", "copy", ",", "<NUM_LIT>", ",", "one_var", ")", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "one_var", "+", "<NUM_LIT>", ")", "%", "n_elts", ")", ";", "rs6000_expand_vector_init", "(", "target", ",", "copy", ")", ";", "rs6000_expand_vector_set", "(", "target", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "one_var", ")", ",", "one_var", ")", ";", "return", ";", "}", "mem", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "mem", ",", "inner_mode", ",", "i"], "ground_truth": ["*", "GET_MODE_SIZE", "(", "inner_mode", ")", ")", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";"], "File": "rs60003", "Func": "rs6000_expand_vector_init", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5916, "Length": 329, "Cover_Rate": 0.675564681724846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "decoder", "=", "Decode", "<", "Disassembler", ">"], "ground_truth": ["(", "opcode", ")", ";"], "File": "disassembler", "Func": "NeedExpansion", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5917, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "AliasCandidates", "(", "BasicBlock", "*", "Header", ",", "Instructions", "&", "Reads", ",", "Instructions", "&", "Writes", ")", "{", "for", "(", "auto", "&", "I"], "ground_truth": [":", "*", "Header", ")", "{"], "File": "ARMParallelDSP", "Func": "AliasCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5918, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtt_ps2pi", "(", "__m128", "__A", ")", "{", "return", "_mm_cvttps_pi32", "("], "ground_truth": ["__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtt_ps2pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5919, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_iterator", "end", "(", ")", "const", "{", "return", "Blocks", ".", "end", "("], "ground_truth": [")", ";"], "File": "HexagonVectorCombine", "Func": "end", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5920, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "const", "uint32_t", "FixupOffset", "=", "getFixupOffset", "(", "Layout", ",", "Fragment", ",", "Fixup", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "RelocType", ";", "const", "MCSymbolData", "*", "RelSymbol", "=", "nullptr", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "RelSymbol", "=", "SD", ";", "if", "(", "!", "SD", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment"], "ground_truth": ["->", "getParent", "(", ")", ")", ";"], "File": "PPCMachObjectWriter15", "Func": "RecordPPCRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5921, "Length": 221, "Cover_Rate": 0.5637755102040817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "("], "ground_truth": [")", "const", "override", "{"], "File": "SparcTargetMachine (2)", "Func": "getObjFileLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5922, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "AMDGPUTargetMachine32", "Func": "addInstSelector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5923, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combine<ISA_LIT>GatherScatter", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "auto", "*", "MemOp", "=", "cast", "<", "<ISA_LIT>MaskedGatherScatterSDNode", ">", "(", "N", ")", ";", "SDValue", "BasePtr", "=", "MemOp", "->", "getBasePtr", "(", ")", ";", "SDValue", "Index", "=", "MemOp", "->", "getIndex", "(", ")", ";", "SDValue", "Scale", "=", "MemOp", "->", "getScale", "(", ")", ";", "SDValue", "Mask", "=", "MemOp", "->", "getMask", "(", ")", ";", "if", "(", "(", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Scale", ")", "&&", "BasePtr", ".", "getScalarValueSizeInBits", "(", ")", "==", "Index", ".", "getScalarValueSizeInBits", "(", ")", ")", "{", "unsigned", "ShiftAmt", "=", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "Index", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "ScaleAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Scale", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "NewScaleAmt", "=", "ScaleAmt", "*", "(", "<NUM_LIT>", "<<", "ShiftAmt", ")", ";", "if", "(", "isPowerOf2_64", "(", "NewScaleAmt", ")", "&&", "NewScaleAmt", "<=", "<NUM_LIT>", ")", "{", "SDValue", "NewIndex", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewScale", "=", "DAG", ".", "getTargetConstant", "(", "NewScaleAmt", ",", "SDLoc", "(", "N", ")", ",", "Scale", ".", "getValueType", "(", ")", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "getAVX2GatherNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "MemOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ",", "MemOp", "->", "getBasePtr", "(", ")", ",", "NewIndex", ",", "NewScale", ",", "MemOp", "->", "getChain", "(", ")", ",", "Subtarget", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "getScatterNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "MemOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ",", "MemOp", "->", "getBasePtr", "(", ")", ",", "NewIndex", ",", "NewScale", ",", "MemOp", "->", "getChain", "(", ")", ",", "Subtarget", ")", ";", "}", "}", "if", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getSignMask", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "("], "ground_truth": ["N", ")", ";"], "File": "X86ISelLowering100", "Func": "combineX86GatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5924, "Length": 400, "Cover_Rate": 0.9345794392523364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Filler"], "ground_truth": ["(", ")", ";"], "File": "LanaiDelaySlotFiller", "Func": "createLanaiDelaySlotFillerPass", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5925, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "(", "void", ")", "NoBRIters", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange"], "ground_truth": ["=", "false", ";"], "File": "MipsConstantIslandPass31", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5926, "Length": 167, "Cover_Rate": 0.40047961630695444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "S", ")", ";", "int64_t", "v", "=", "(", "int64_t", ")", "N", "->"], "ground_truth": ["getSExtValue", "(", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "IsS11_2_Offset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5927, "Length": 24, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "StoreInst", "*", "S", "=", "cast", "<", "StoreInst", ">", "(", "I", ")", ";", "if", "(", "S", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "unsigned", "SABIAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "S", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "S", "->", "getAlignment", "(", ")", "!=", "<NUM_LIT>", "&&", "S", "->", "getAlignment", "(", ")", "<", "SABIAlignment", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM"], "ground_truth": [";"], "File": "X86FastISel103", "Func": "X86SelectStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5928, "Length": 93, "Cover_Rate": 0.6739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget"], "ground_truth": ["<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter30", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5929, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "<ISA_LIT>mm", "=", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ";", "if", "(", "<ISA_LIT>mm", ">=", "-", "<NUM_LIT>", "&&", "<ISA_LIT>mm", "<=", "<NUM_LIT>", ")", "{", "O", "<<", "<ISA_LIT>mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "<NUM_LIT>", ")"], "ground_truth": [")", "O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter1", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5930, "Length": 115, "Cover_Rate": 0.49783549783549785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_VectorList", "&&", "VectorList", ".", "Count", "==", "NumRegs"], "ground_truth": ["&&", "!", "VectorList", ".", "ElementKind", ";"], "File": "AArch64AsmParser (2)1", "Func": "isImplicitlyTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5931, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAnyImmediate", "(", "N", ",", "R", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG10", "Func": "SelectAnyImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5932, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ","], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "File": "NVPTXFrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5933, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decltype", "(", "End", ")", "NextI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "End", ";", "I", "=", "NextI", ")", "{", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "I", "->", "getSubReg", "(", ")", "!=", "OldSR", ")", "continue", ";", "I", "->", "setReg", "("], "ground_truth": ["NewR", ")", ";"], "File": "HexagonBitSimplify (2)", "Func": "replaceSubWithSub", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5934, "Length": 50, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "CLI", ".", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "CLI", ".", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "CLI", ".", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "CLI", ".", "DL", ",", "getPointerTy", "(", ")", ",", "G", "->", "getOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")"], "ground_truth": ["Ops", ".", "push_back", "(", "InFlag", ")", ";"], "File": "BPFISelLowering36", "Func": "LowerCall", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5935, "Length": 342, "Cover_Rate": 0.41605839416058393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsdavq_p_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmlsdavq_p_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5936, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Result", "=", "LHS", "^", "RHS", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Result", "=", "LHS", "<<", "(", "RHS", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Result", "=", "RHS", "<<", "(", "LHS", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Result", "=", "LHS", ">>", "(", "RHS", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Result", "=", "RHS", ">>", "(", "LHS", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Result", "=", "static_cast", "<", "int32_t", ">", "(", "LHS", ")", ">>", "(", "RHS", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIFoldOperands", "Func": "evalBinaryInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5937, "Length": 134, "Cover_Rate": 0.50187265917603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "In1", ",", "In2L", ",", "In2H", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Result", "."], "ground_truth": ["getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "X86ISelLowering170", "Func": "ReplaceATOMIC_BINARY_64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5938, "Length": 82, "Cover_Rate": 0.3082706766917293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sign", "=", "SIGNBIT", ";", "a1", "=", "(", "long", ")", "-", "(", "unsigned", "long", ")", "a1", ";", "if", "(", "a1", "<", "<NUM_LIT>", ")", "{", "dl", ".", "l", ".", "upper", "=", "SIGNBIT", "|", "(", "(", "<NUM_LIT>", "+", "EXCESSD", ")", "<<", "<NUM_LIT>", ")", ";", "dl", ".", "l", ".", "lower", "=", "<NUM_LIT>", ";", "return", "dl", ".", "d", ";", "}", "}", "while", "(", "a1", "<", "<NUM_LIT>", ")", "{", "a1", "<<=", "<NUM_LIT>", ";", "exp", "-=", "<NUM_LIT>", ";", "}", "while", "(", "a1", "<", "<NUM_LIT>", ")", "{", "a1", "<<=", "<NUM_LIT>", ";", "exp", "--"], "ground_truth": [";"], "File": "fpgnulib1", "Func": "__floatsidf", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5939, "Length": 86, "Cover_Rate": 0.450261780104712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndx_f32", "(", "float32x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vrndx_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5940, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "EltTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "selectVSplat", "(", "N", ".", "getNode", "(", ")", ",", "ImmValue", ",", "EltTy", ".", "getSizeInBits", "(", ")", ")", "&&", "ImmValue", ".", "getBitWidth", "(", ")", "==", "EltTy", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "ImmValue", "==", "(", "ImmValue", "&", "~", "(", "ImmValue", "+"], "ground_truth": ["<NUM_LIT>", ")", ")", ")", "{"], "File": "MipsSEISelDAGToDAG10", "Func": "selectVSplatMaskR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5941, "Length": 81, "Cover_Rate": 0.6183206106870229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const"], "ground_truth": ["MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "RV16KDisassembler", "Func": "createRV16KDisassembler", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5942, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tp", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Kind", "==", "TargetTransformInfo", "::", "SK_Broadcast", "?", "NumVectors", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "switch", "(", "Kind", ")", "{", "case", "TargetTransformInfo", "::", "SK_ExtractSubvector", ":", "return", "(", "Index", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "NumVectors", ")", ";", "case", "TargetTransformInfo", "::", "SK_Broadcast", ":", "return", "NumVectors", "-", "<NUM_LIT>", ";", "default", ":", "return", "NumVectors"], "ground_truth": [";"], "File": "SystemZTargetTransformInfo30", "Func": "getShuffleCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5943, "Length": 63, "Cover_Rate": 0.4632352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isThumb", ")", ",", "FrameInfo", "(", "Subtarget", ")", ",", "JITInfo", "(", ")", ",", "InstrItins"], "ground_truth": ["(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "File": "ARMTargetMachine16", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5944, "Length": 61, "Cover_Rate": 0.8970588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_ternarylogic_epi64", "(", "__m128i", "__A", ",", "__mmask8", "__U", ",", "__m128i", "__B", ",", "__m128i", "__C"], "ground_truth": [",", "const", "int", "imm", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_mask_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5945, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["true", ";"], "File": "HexagonInstrInfo43", "Func": "isExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5946, "Length": 177, "Cover_Rate": 0.3127208480565371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCSR", "=", "!", "isFixed", "&&", "ObjectOffset", ">=", "-", "(", "(", "int", ")", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ")", ";", "const", "StackOffset", "&", "SVEStackSize", "=", "getSVEStackSize", "(", "MF", ")", ";", "if", "(", "SVEStackSize", ")", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "bool", "UseFP", "=", "false", ";", "if", "(", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", ")", "{", "UseFP", "=", "hasFP", "(", "MF", ")", ";", "}", "else", "if", "(", "isCSR", "&&", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "UseFP", "=", "true", ";", "}", "else", "if", "(", "hasFP", "(", "MF", ")", "&&", "!", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "bool", "FPOffsetFits", "=", "!", "ForSimm", "||", "FPOffset", ">=", "-", "<NUM_LIT>", ";", "PreferFP", "|=", "Offset", ">", "-", "FPOffset", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "bool", "CanUseBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "if", "(", "FPOffsetFits", "&&", "CanUseBP", ")", "UseFP", "=", "PreferFP", ";", "else", "if", "(", "!", "CanUseBP", ")", "UseFP", "=", "true", ";", "}", "else", "if", "(", "FPOffset", ">=", "<NUM_LIT>", ")", "{", "UseFP", "=", "true", ";", "}", "else", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "(", "void", ")"], "ground_truth": ["Subtarget", ";"], "File": "AArch64FrameLowering30", "Func": "resolveFrameOffsetReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5947, "Length": 206, "Cover_Rate": 0.4309623430962343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "HexagonInstrInfo (2)", "Func": "isIndirectCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5948, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg", "=", "load_tls_operand", "(", "sum", ",", "reg", ")", ";", "if", "(", "TARGET_ARM", ")", "emit_insn", "(", "gen_pic_add_dot_plus_eight", "(", "reg", ",", "reg", ",", "labelno", ")", ")", ";", "else", "emit_insn", "(", "gen_pic_add_dot_plus_four", "(", "reg", ",", "reg", ",", "labelno", ")", ")", ";", "*", "valuep", "=", "emit_library_call_value", "(", "get_tls_get_addr", "(", ")", ",", "NULL_RTX", ",", "LCT_PURE", ",", "Pmode", ",", "<NUM_LIT>", ",", "reg", ",", "Pmode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "insns"], "ground_truth": [";"], "File": "arm3", "Func": "arm_call_tls_get_addr", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5949, "Length": 73, "Cover_Rate": 0.4294117647058823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrbq_scatter_offset_u32", "(", "uint8_t", "*", "__base", ",", "uint32x4_t", "__offset", ","], "ground_truth": ["uint32x4_t", "__value", ")", "{"], "File": "arm", "Func": "mve___arm_vstrbq_scatter_offset_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5950, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "JumpTableSDNode", "*", "N", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ","], "ground_truth": ["SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";"], "File": "MipsISelLowering102", "Func": "lowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5951, "Length": 64, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoSWrap", ")", "&&", "canUseNSW", "(", "NewOpcode", ")", "&&", "getSymbolicOperandRequirements", "(", "OperandCategory", "::", "DecorationOperand", ",", "Decoration", "::", "NoSignedWrap", ",", "ST", ")", ".", "isSatisfiable", ")", "buildOpDecorate", "(", "Target", ",", "I", ",", "TII", ",", "Decoration", "::"], "ground_truth": ["NoSignedWrap", ",", "{", "}", ")", ";"], "File": "SPIRVInstructionSelector1", "Func": "handleIntegerWrapFlags", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5952, "Length": 49, "Cover_Rate": 0.3828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumHalfElts", "=", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumHalfElts", ";", "++", "l", ")", "ShuffleMask", ".", "push_back", "(", "l", "+", "NumHalfElts", ")", ";", "for", "(", "unsigned", "h", "=", "<NUM_LIT>", ";", "h", "!=", "NumHalfElts", ";", "++", "h", ")", "ShuffleMask", ".", "push_back"], "ground_truth": ["(", "h", ")", ";"], "File": "X86ShuffleDecode10", "Func": "DecodePSWAPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5953, "Length": 51, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5954, "Length": 158, "Cover_Rate": 0.48024316109422494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "Candidates", ".", "reset", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "BitVector", "Available", "=", "RS", ".", "getRegsAvailable", "(", "&", "<STR_LIT>", ")", ";", "Available", "&=", "Candidates", ";", "signed", "Reg", "=", "Available", "."], "ground_truth": ["find_first", "(", ")", ";"], "File": "AVRExpandPseudoInsts12", "Func": "scavengeGPR8", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5955, "Length": 71, "Cover_Rate": 0.44936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "V2", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "<STR_LIT>", ")", ")", ";", "}", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>"], "ground_truth": ["]", ";"], "File": "ARMISelLowering137", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5956, "Length": 407, "Cover_Rate": 0.34697357203751067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_movdquqi128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__W", ",", "(", "__mmask16"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_mov_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5957, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["mode", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5958, "Length": 216, "Cover_Rate": 0.8089887640449438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxFlatWorkGroupSize", "(", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUSubtarget36", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5959, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind"], "ground_truth": ["==", "k_Imm", ";"], "File": "MSP430AsmParser11", "Func": "isImm", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5960, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminnmq_f16", "(", "float16x8_t", "__a", ","], "ground_truth": ["float16x8_t", "__b", ")", "{"], "File": "arm", "Func": "mve___arm_vminnmq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5961, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "empty", "(", ")", "const"], "ground_truth": ["{"], "File": "HexagonISelDAGToDAGHVX", "Func": "empty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5962, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "isImplicitDef", "(", ")", ")", "{", "unsigned", "R", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "R", ")", ")", "{", "MCSuperRegIterator", "S", "(", "R", ",", "HRI", ",", "false", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "*", "S", ",", "true", ",", "true", ")", ")", ";", "}", "return", "MII", ";", "}", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "MI", ")", ")", ";", "bool", "ExtMI", "=", "HII", "->", "isExtended", "(", "MI", ")", "||", "HII", "->", "isConstExtended", "(", "MI", ")", ";", "bool", "Good", "=", "true", ";", "if", "(", "GlueToNewValueJump", ")", "{", "MachineInstr", "&", "NvjMI", "=", "*", "++", "MII", ";", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "if", "(", "ExtMI", ")", "Good", "=", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "bool", "ExtNvjMI", "=", "HII", "->", "isExtended", "(", "NvjMI", ")", "||", "HII", "->", "isConstExtended", "(", "NvjMI", ")", ";", "if", "(", "Good", ")", "{", "if", "(", "ResourceTracker", "->", "canReserveResources", "(", "NvjMI", ")", ")", "ResourceTracker", "->", "reserveResources", "(", "NvjMI", ")", ";", "else", "Good", "=", "false", ";", "}", "if", "(", "Good", "&&", "ExtNvjMI", ")", "Good", "=", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "if", "(", "!", "Good", ")", "{", "endPacket", "(", "MBB", ",", "MI", ")", ";", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "MI", ")", ")", ";", "ResourceTracker", "->", "reserveResources", "(", "MI", ")", ";", "if", "(", "ExtMI", ")", "{", "assert", "(", "canReserveResourcesForConstExt", "(", ")", ")", ";", "tryAllocateResourcesForConstExt", "(", "true", ")", ";", "}", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "NvjMI", ")", ")", ";", "ResourceTracker", "->", "reserveResources", "(", "NvjMI", ")", ";", "if", "(", "ExtNvjMI"], "ground_truth": [")", "{"], "File": "HexagonVLIWPacketizer23", "Func": "addToPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5963, "Length": 265, "Cover_Rate": 0.6691919191919192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psrawi128_mask", "(", "(", "__v8hi", ")", "__A", ",", "__imm", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_srai_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5964, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getBaseRegister", "(", ")", "const", "{", "return"], "ground_truth": ["BasePtr", ";"], "File": "X86RegisterInfo (2)", "Func": "getBaseRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5965, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vcgeuv4si", "(", "(", "int32x4_t", ")", "__b", ",", "(", "int32x4_t", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vcleq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5966, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "PtrTy", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "TlsReadTp", ",", "Args", ",", "DAG", ",", "DL", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "ThreadPointer", "=", "CallResult", ".", "first", ";", "}", "else", "{", "ThreadPointer", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "}", "return", "ThreadPointer"], "ground_truth": [";"], "File": "MipsISelLowering63", "Func": "GetNaClThreadPointer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5967, "Length": 89, "Cover_Rate": 0.3308550185873606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STM", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->"], "ground_truth": ["hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5968, "Length": 221, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p8_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5969, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "Shift", "=", "<NUM_LIT>", ";", "Shift", "<=", "RegWidth", "-", "<NUM_LIT>", ";", "Shift", "+=", "<NUM_LIT>", ")", "if", "(", "(", "Value", "&", "~", "(", "<NUM_LIT>"], "ground_truth": ["<<", "Shift", ")", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "AArch64AddressingModes", "Func": "isAnyMOVZMovAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5970, "Length": 35, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment"], "ground_truth": [")", ";"], "File": "AArch64TargetTransformInfo", "Func": "isLegalMaskedStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5971, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NewOpcode", ")", "{", "uint64_t", "NumBytes", "=", "Offset", "-", "<NUM_LIT>", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MBBI", "->", "getOperand", "(", "AddrOpNo", ")", ".", "getReg", "(", ")", ",", "NumBytes", ",", "ZII", ")", ";", "Offset", "-=", "NumBytes", ";", "NewOpcode", "=", "ZII", "->", "getOpcodeForOffset", "(", "Opcode", ",", "Offset", ")", ";", "assert", "(", "NewOpcode", "&&", "<STR_LIT>", ")", ";", "}", "MBBI", "->", "setDesc", "(", "ZII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MBBI", "->", "getOperand", "(", "AddrOpNo", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "if", "(", "StackSize", ")", "{", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "StackSize", ",", "ZII"], "ground_truth": [")", ";"], "File": "SystemZFrameLowering36", "Func": "emitEpilogue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5972, "Length": 117, "Cover_Rate": 0.41785714285714287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getSimpleType", "(", "Type", "*", "Ty", ")", "{", "EVT", "VT", "=", "TLI", ".", "getValueType", "("], "ground_truth": ["DL", ",", "Ty", ",", "true", ")", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "getSimpleType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5973, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "HOST_WIDE_INT", "b0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "b1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "int", "lower_half_easy_p", "=", "<NUM_LIT>", ";", "int", "upper_half_easy_p", "=", "<NUM_LIT>", ";", "enum", "attr_old_cc", "cc", "=", "OLD_CC_CLOBBER", ";", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "if", "(", "b0", "!=", "<NUM_LIT>", "&&", "b1", "!=", "<NUM_LIT>", ")", "{", "cc", "=", "OLD_CC_SET_ZNV", ";", "}", "break", ";", "case", "E_SImode"], "ground_truth": [":"], "File": "h83001", "Func": "compute_logical_op_cc", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5974, "Length": 97, "Cover_Rate": 0.313915857605178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "PBPSI", "=", "FI", "->", "getPICBasePointerSaveIndex", "(", ")", ";", "PBPSI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", ";", "FI", "->", "setPICBasePointerSaveIndex", "(", "PBPSI", ")", ";", "}", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "MFI", "->", "CreateFixedObject", "(", "-", "<NUM_LIT>", "*", "TCSPDelta", ",", "TCSPDelta", ",", "true", ")", ";", "}", "if", "(", "!", "is<ISA_LIT>64", "&&", "!", "isDarwinABI", "&&", "(", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", ")", ")", "{", "int", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "(", "uint64_t", ")", "<NUM_LIT>", ",", "(", "int64_t", ")", "-", "<NUM_LIT>", ",", "true", ")", ";", "FI", "->", "setCRSpillFrameIndex", "("], "ground_truth": ["FrameIdx", ")", ";"], "File": "PPCFrameLowering12", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5975, "Length": 136, "Cover_Rate": 0.3665768194070081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getTarget<ISA_LIT>Version", "(", ")", "const", "{", "return"], "ground_truth": ["Target<ISA_LIT>Version", ";", "}"], "File": "SPIRVSubtarget1", "Func": "getTargetSPIRVVersion", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5976, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_mask_cvtepu32_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128i", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvtepu32_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5977, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "false", ",", "STI", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "if", "(", "TheTriple", ".", "isOSIAMCU", "(", ")", ")", "return", "new", "ELF<ISA_LIT>_IAMCUAsmBackend", "(", "T", ",", "OSABI", ",", "STI", ")", ";", "return", "new", "ELF<ISA_LIT>_32AsmBackend", "(", "T", ",", "OSABI"], "ground_truth": [",", "STI", ")", ";"], "File": "X86AsmBackend (2)2", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5978, "Length": 69, "Cover_Rate": 0.5433070866141733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AvailableDomains", "|=", "<NUM_LIT>", "<<"], "ground_truth": ["domain", ";"], "File": "SSEDomainFix", "Func": "addDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5979, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r3", "=", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "r12", "=", "MIPS_PROLOGUE_TEMP2", "(", "Pmode", ")", ";", "gcc_assert", "(", "first", "<=", "<NUM_LIT>", ")", ";", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "PROBE_INTERVAL", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "r3", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ")", ";", "if", "(", "rounded_size", ">", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "r12", ",", "GEN_INT"], "ground_truth": ["(", "rounded_size", ")", ")", ";"], "File": "mips", "Func": "mips_emit_probe_stack_range", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5980, "Length": 72, "Cover_Rate": 0.30638297872340425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPostIndRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "Base", ".", "getReg"], "ground_truth": ["(", ")", ")", "<<", "<STR_LIT>", ";"], "File": "MSP430InstPrinter10", "Func": "printPostIndRegOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5981, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsDirectBranch", "(", "const", "MachineInstr"], "ground_truth": ["&", "MI", ")", "{"], "File": "X86NaClRewritePass", "Func": "IsDirectBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5982, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter"], "ground_truth": [")", ";"], "File": "ARCMCTargetDesc", "Func": "LLVMInitializeARCTargetMC", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5983, "Length": 44, "Cover_Rate": 0.6567164179104478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "("], "ground_truth": ["create<ISA_LIT>CTRLoops", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "PPCTargetMachine13", "Func": "addPreISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5984, "Length": 23, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GNULDBackend", "::", "initTargetSymbols", "(", "IRBuilder", "&", "pBuilder", ",", "Module", "&", "pModule", ")", "{", "if", "(", "LinkerConfig", "::", "Object", "!=", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "{", "m_pGOTSymbol", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Null", "(", ")", ","], "ground_truth": ["ResolveInfo", "::", "Hidden", ")", ";"], "File": "AArch64LDBackend", "Func": "initTargetSymbols", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5985, "Length": 73, "Cover_Rate": 0.9733333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXISelLowering27", "Func": "getTargetNodeName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5986, "Length": 159, "Cover_Rate": 0.45170454545454547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "CodeGenOpt", "::", "Level", "OptLevel", "=", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "nvptxSubtarget", ",", "OptLevel", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "NVPTXISelLowering37", "Func": "PerformDAGCombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5987, "Length": 62, "Cover_Rate": 0.5486725663716814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")"], "ground_truth": ["const", "{"], "File": "ARCMachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5988, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclz_u32", "(", "uint32x2_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vclz_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5989, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_THUMB", ")", "memcpy", "(", "reg_alloc_order", ",", "thumb_core_reg_alloc_order"], "ground_truth": [",", "sizeof", "(", "thumb_core_reg_alloc_order", ")", ")", ";"], "File": "arm", "Func": "arm_order_regs_for_local_alloc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5990, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "(", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", "+", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ")", ".", "str", "(", ")", ")", ";", "}", "auto", "PALMetadata", "=", "getTargetStreamer", "(", ")", ".", "getPALMetadata", "(", ")", ";", "PALMetadata", "->", "setLegacy", "(", ")", ";", "for", "(", ";", ";", ")", "{", "uint32_t", "Key", ",", "Value", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Key", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::"], "ground_truth": ["AssemblerDirective", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5991, "Length": 99, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "!"], "ground_truth": ["CurFPOData", ";"], "File": "X86WinCOFFTargetStreamer", "Func": "haveOpenFPOData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5992, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumIntermediates", "=", "VT", ".", "getSizeInBits", "(", ")", "<", "RegisterVT", ".", "getSizeInBits", "(", ")", "?", "VT", ".", "getVectorNumElements", "(", ")", ":", "VT", ".", "getSizeInBits", "(", ")", "/", "RegisterVT", ".", "getSizeInBits", "(", ")", ";", "return", "NumIntermediates"], "ground_truth": [";"], "File": "MipsISelLowering (2)4", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5993, "Length": 35, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "forward_branch_p", "(", "rtx", "insn", ")", "{", "rtx", "label", "=", "JUMP_LABEL", "(", "insn", ")", ";", "while", "(", "insn", ")", "{", "if", "(", "insn", "==", "label"], "ground_truth": [")", "break", ";"], "File": "pa3", "Func": "forward_branch_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5994, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_expandloadsf512_maskz", "(", "(", "const", "__v16sf", "*", ")", "__P", ","], "ground_truth": ["(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_expandloadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5995, "Length": 26, "Cover_Rate": 0.5098039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", ";", "FILE", "*", "f", "=", "asm_out_file", ";", "gcc_assert", "(", "MEM_P", "(", "DECL_RTL", "(", "current_function_decl", ")", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", ";", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")"], "ground_truth": [",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "thumb1_output_interwork", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5996, "Length": 57, "Cover_Rate": 0.41007194244604317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "candidate", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "if", "(", "candidate", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "const", "MCInstrDesc", "&", "prevdesc", "=", "(", "--", "candidate", ")", "->", "getDesc", "(", ")", ";", "return", "prevdesc", "."], "ground_truth": ["hasDelaySlot", "(", ")", ";"], "File": "DelaySlotFiller40", "Func": "isDelayFiller", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5997, "Length": 47, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getDispSize", "(", ")", "==", "<NUM_LIT>"], "ground_truth": [";"], "File": "M68kISelDAGToDAG", "Func": "isDisp32", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5998, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>MachObjectWriter", ">", "(", "Is64Bit", ","], "ground_truth": ["CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "File": "ARMMachObjectWriter21", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5999, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetTransformInfo1", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6000, "Length": 79, "Cover_Rate": 0.3969849246231156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_max_pd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ","], "ground_truth": ["__m128d", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_max_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6001, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc"], "ground_truth": [",", "SMLoc", "&", "EndLoc", ")", "{"], "File": "Z80AsmParser1", "Func": "ParseRegister", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6002, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "&"], "ground_truth": ["TLInfo", ";"], "File": "Z80TargetMachine (2)", "Func": "getTargetLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6003, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "file_format", "->", "getRelaPlt", "(", ")", ".", "setSize", "(", "m_pRelaPLT", "->", "numOfRelocs", "("], "ground_truth": [")", "*", "getRelaEntrySize", "(", ")", ")", ";"], "File": "HexagonLDBackend", "Func": "setRelaPLTSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6004, "Length": 19, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Res", "=", "splatPartsI64WithVL", "(", "DL", ",", "ContainerVT", ",", "SDValue", "(", ")", ",", "Lo", ",", "Hi", ",", "VL", ",", "DAG", ")", ";", "return", "convertFromScalableVector", "(", "VecVT", ",", "Res", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Lo", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Hi", ")", ")", "{", "int32_t", "LoC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Lo", ")", "->", "getSExtValue", "(", ")", ";", "int32_t", "HiC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Hi", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "LoC", ">>", "<NUM_LIT>", ")", "==", "HiC", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Lo", ",", "DAG", ".", "getRegister"], "ground_truth": ["(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerSPLAT_VECTOR_PARTS", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6005, "Length": 184, "Cover_Rate": 0.4804177545691906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "useIndirectThunkBranches", "("], "ground_truth": [")", ";"], "File": "X86Subtarget (2)2", "Func": "enableIndirectBrExpand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6006, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "&&", "FeatureBits", "[", "<STR_LIT>", "]", ")", "report_fatal_error", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "RISCVBaseInfo", "Func": "validate", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6007, "Length": 18, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getFiFromFiMalkrz", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "F2003fInstrInfo", "Func": "getFiFromFiMalkrz", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6008, "Length": 95, "Cover_Rate": 0.3815261044176707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "In64BitMode", "&&", "(", "!", "TargetTriple", ".", "isX32", "(", ")", "&&"], "ground_truth": ["!", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";"], "File": "X86Subtarget107", "Func": "isTarget64BitLP64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6009, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "LowerVASTART", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6010, "Length": 57, "Cover_Rate": 0.4672131147540984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MemOp", ".", "isUnordered", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "MemOp", ".", "getAlign", "(", ")", "<", "Ty", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "unsigned", "NewOpc", "=", "getLoadStoreOp", "(", "Ty", ",", "RB", ",", "Opc", ",", "MemOp", ".", "getAlign", "(", ")", ")", ";", "if", "(", "NewOpc", "==", "Opc", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";", "<ISA_LIT>SelectAddress", "(", "*", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "MRI", ",", "AM", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "I", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::"], "ground_truth": ["G_LOAD", ")", "{"], "File": "X86InstructionSelector1", "Func": "selectLoadStoreOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6011, "Length": 137, "Cover_Rate": 0.43769968051118213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGFX940Insts", "(", ")"], "ground_truth": ["const", "{"], "File": "GCNSubtarget", "Func": "hasGFX940Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6012, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "mapper", ".", "fromString", "(", "RegString", "->", "getString", "(", ")", ",", "Subtarget", "->", "getFeatureBits", "(", ")", ",", "IsValidSpecialReg", ")", ";", "if", "(", "IsValidSpecialReg", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return"], "ground_truth": ["nullptr", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectReadRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6013, "Length": 65, "Cover_Rate": 0.32663316582914576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "return"], "ground_truth": ["BB", ";"], "File": "Z80oldISelLowering", "Func": "EmitLoweredCmp0", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6014, "Length": 104, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GOT", ",", "GPRelNode", ")", ";", "}", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HiPart", ",", "Lo", ")", ";", "}", "else", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "NULL", ",", "<NUM_LIT>", ",", "false"], "ground_truth": [",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering9", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6015, "Length": 143, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setPriority", "(", "PriorityFunction", "p", ")", "{", "PF", "="], "ground_truth": ["p", ";"], "File": "ClusterDAG", "Func": "setPriority", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6016, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "<STR_LIT>", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "<STR_LIT>", "<<", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "<<", "getOccupancy", "(", "*", "ST"], "ground_truth": [")", ";"], "File": "GCNRegPressure", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6017, "Length": 55, "Cover_Rate": 0.47413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "rtx", "prev_dest", "=", "SET_DEST", "(", "prev_set", ")", ";", "rtx", "prev_src", "=", "SET_SRC", "(", "prev_set", ")", ";", "bool", "src_same", "=", "rtx_equal_p", "(", "prev_src", ",", "reg", ")", ";", "if", "(", "REG_P", "(", "prev_dest", ")", "&&", "!", "reg_set_p", "(", "reg", ",", "prev_src", ")", "&&", "!", "reg_set_between_p", "(", "reg", ",", "prev_cc_outer", ",", "outer_insn", ")", "&&", "(", "src_same", "||", "rtx_equal_p", "(", "prev_dest", ",", "reg", ")", ")", ")", "{", "machine_mode", "ccmode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "modeadjusted_dccr", "=", "(", "ccmode", "==", "CCmode", "?", "dccr", ":", "gen_rtx_REG", "(", "CCmode", ",", "CRIS_CC0_REGNUM", ")", ")", ";", "rtx", "compare", "=", "(", "src_same", "?", "pat", ":", "gen_rtx_SET", "(", "modeadjusted_dccr", ",", "gen_rtx_COMPARE", "(", "ccmode", ",", "copy_rtx", "(", "prev_src", ")", ",", "const0_rtx", ")", ")", ")", ";", "validate_change", "(", "prev_cc_setter", ",", "&", "XVECEXP", "(", "PATTERN", "(", "prev_cc_setter", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "compare", ","], "ground_truth": ["true", ")", ";"], "File": "cris", "Func": "cris_postdbr_cmpelim", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6018, "Length": 147, "Cover_Rate": 0.3114406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "FIXUPBW_DESC"], "ground_truth": [";"], "File": "X86FixupBWInsts", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6019, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__v4si", ")", "__X", ")"], "ground_truth": ["[", "__N", "&", "<NUM_LIT>", "]", ";"], "File": "smmintrin", "Func": "_mm_extract_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6020, "Length": 13, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "SET_DEST", "(", "pat", ")", "!=", "pc_rtx", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "LABEL_REF", ")", "{", "label", "=", "&", "SET_SRC", "(", "pat", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "IF_THEN_ELSE", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "&", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "&", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "else", "continue", ";", "}", "else", "continue", ";", "if", "(", "get_attr_length", "(", "insn", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "cfun_frame_layout", ".", "save_return_addr_p", "=", "<NUM_LIT>", ";", "if", "(", "!", "flag_pic", ")", "{", "new_literal", "=", "<NUM_LIT>", ";", "rtx", "mem", "=", "force_const_mem", "(", "Pmode", ",", "*", "label", ")", ";", "rtx_insn", "*", "set_insn", "=", "emit_insn_before", "(", "gen_rtx_SET", "(", "temp_reg", ",", "mem", ")", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "set_insn", ",", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "s3905", "Func": "s390_split_branches", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6021, "Length": 211, "Cover_Rate": 0.47737556561085975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "DFPRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg"], "ground_truth": [")", ")", ";"], "File": "SparcDisassembler (2)", "Func": "DecodeDFPRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6022, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTargetMachine", "(", ")", "."], "ground_truth": ["isPositionIndependent", "(", ")", ";"], "File": "MipsISelLowering100", "Func": "isJumpTableRelative", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6023, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_cvtsi64x_ss", "(", "__m128", "__A", ",", "long", "long", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_cvtsi64x_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6024, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_any_nan", "(", "vector", "float", "a1"], "ground_truth": [")", "{"], "File": "altivec4", "Func": "vec_any_nan", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6025, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>5", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "<ISA_LIT>ABI", "!=", "UnknownABI", ")", ";", "assert", "(", "(", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "(", "(", "!", "isGP64bit", "(", ")", "&&", "(", "isABI_O32", "(", ")", "||", "isABI_EABI", "(", ")", ")", ")", "||", "(", "isGP64bit", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "IsFPXX", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")"], "ground_truth": [")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";"], "File": "MipsSubtarget23", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6026, "Length": 174, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBGP", "(", ")", "const", "{", "return", "TargetTriple", ".", "getVendor", "(", ")", "==", "Triple", "::"], "ground_truth": ["BGP", ";"], "File": "PPCSubtarget10", "Func": "isBGP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6027, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "&", "<ISA_LIT>LongBranchStub", "::", "name", "(", ")", "const", "{", "return"], "ground_truth": ["m_Name", ";"], "File": "AArch64LongBranchStub", "Func": "name", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6028, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "DAGInstrs", "->", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "return", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "const", "TargetSchedModel", "*", "TSchedModel", "=", "DAGInstrs", "->", "getSchedModel", "(", ")", ";", "if", "(", "!", "TSchedModel", "||", "DAG", "->", "SUnits", ".", "empty", "(", ")", ")", "return", ";", "const", "IsInstructionType", "isMFMAFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "TII", "->", "isMAI", "(", "MI", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "MFMASUnits", "(", "isMFMAFn", ",", "MFMAGroupMaxSize", ")", ";", "const", "IsInstructionType", "isVMEMReadFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "(", "(", "TII", "->", "isFLAT", "(", "MI", ")", "&&", "!", "TII", "->", "isDS", "(", "MI", ")", ")", "||", "TII", "->", "isVMEM", "(", "MI", ")", ")", "&&", "MI", ".", "mayLoad", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "VMEMReadSUnits", "(", "isVMEMReadFn", ",", "VMEMGroupMaxSize", ")", ";", "const", "IsInstructionType", "isDSWriteFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "TII", "->", "isDS", "(", "MI", ")", "&&", "MI", ".", "mayStore", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "DSWriteSUnits", "(", "isDSWriteFn", ",", "LDWGroupMaxSize", ")", ";", "const", "IsInstructionType", "isDSReadFn", "=", "[", "this", "]", "(", "const"], "ground_truth": ["MachineInstr", "&", "MI", ")", "{"], "File": "AMDGPUMFMAIGroupLP", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6029, "Length": 286, "Cover_Rate": 0.7467362924281984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSubtargetInfo", "&", "STI", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ";", "Imm", "|=", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "bool", "ValidNamed", ";", "(", "void", ")", "<STR_LIT>", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ".", "toString", "(", "Imm"], "ground_truth": [",", "ValidNamed", ")", ";"], "File": "ARM64Disassembler1", "Func": "DecodeMRSSystemRegister", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6030, "Length": 49, "Cover_Rate": 0.5104166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "isSoloInstruction", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "return", "true", ";", "}", "else", "{", "assert", "(", "ResourceTracker", "->", "getInstrItins", "(", ")", "->", "beginStage", "(", "MI", "->", "getDesc", "("], "ground_truth": [")", ".", "getSchedClass", "(", ")", ")", "->", "getUnits", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "rvexVLIWPacketizer", "Func": "ignorePseudoInstruction", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6031, "Length": 54, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasStructRetAttr", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "Reg", "=", "<ISA_LIT>MFI", "->", "getSRetReturnReg", "(", ")", ";", "assert", "(", "Reg", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "LanaiISelLowering12", "Func": "LowerReturn", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6032, "Length": 151, "Cover_Rate": 0.38817480719794345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "UserMBB", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "<STR_LIT>", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", "<<", "LogAlign", "<<", "<STR_LIT>", "<<", "KnownBits", "<<", "<STR_LIT>", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "<NUM_LIT>", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "<NUM_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "UPad", "+", "CPEMI", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6033, "Length": 215, "Cover_Rate": 0.31432748538011696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ClUncheckedLdSt", "==", "UncheckedAlways", ")", "return", "true", ";", "unsigned", "FrameSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "FrameSize", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";"], "File": "AArch64StackTaggingPreRA", "Func": "mayUseUncheckedLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6034, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAMXTILE", "("], "ground_truth": [")", "const", "{"], "File": "X86Subtarget101", "Func": "hasAMXTILE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6035, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64Subtarget3", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6036, "Length": 121, "Cover_Rate": 0.32526881720430106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "dm_off_reg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "addr_bound", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "addr_stride", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "addr_bound", ")", ".", "addReg", "(", "dm_off_reg", ")", ".", "addImm", "(", "(", "(", "<NUM_LIT>", "+", "(", "dim", "-", "<NUM_LIT>", ")", ")", "<<", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "addr_stride", ")", ".", "addReg", "(", "dm_off_reg", ")", ".", "addImm", "(", "(", "(", "<NUM_LIT>", "+", "(", "dim", "-", "<NUM_LIT>", ")", ")", "<<", "<NUM_LIT>", ")", ")", ";", "Register", "BoundReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BoundReg", ")", ".", "addReg", "(", "addr_bound", ",", "RegState", "::", "Kill", ")", ";", "Register", "StrideReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StrideReg", ")", ".", "addReg", "(", "addr_stride", ",", "RegState", "::", "Kill", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "RISCVExpandSSRInsts", "Func": "expandSSR_BoundStride", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6037, "Length": 213, "Cover_Rate": 0.6191860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "term", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "has_hard_reg_initial_val", "(", "Pmode", ",", "TP_REGNO", ")", "&&", "base", "==", "mep_tp_rtx", "(", ")", ")", "unspec", "=", "UNS_TPREL", ";", "else", "if", "(", "has_hard_reg_initial_val", "(", "Pmode", ",", "GP_REGNO", ")", "&&", "base", "==", "mep_gp_rtx", "(", ")", ")", "unspec", "=", "UNS_GPREL", ";", "else", "return", "x", ";", "if", "(", "GET_CODE", "(", "term", ")", "!=", "CONST", ")", "return", "x", ";", "term", "=", "XEXP", "(", "term", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "term", ")", "!=", "UNSPEC", "||", "XINT", "(", "term", ",", "<NUM_LIT>", ")", "!=", "unspec", ")", "return", "x", ";", "return", "XVECEXP", "(", "term", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "mep", "Func": "mep_find_base_term", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6038, "Length": 104, "Cover_Rate": 0.7375886524822695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sh_symbian_dllexport_p", "(", "decl", ")", ")", "sh_symbian_mark_dllexport", "(", "decl", ")", ";", "else", "if", "(", "sh_symbian_dllimport_p", "(", "decl", ")", ")", "sh_symbian_mark_dllimport", "(", "decl", ")", ";", "else", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "&&", "DECL_RTL", "(", "decl", ")", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "DECL_RTL", "(", "decl", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "sh_symbian_dllimport_name_p", "("], "ground_truth": ["XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{"], "File": "symbian", "Func": "sh_symbian_encode_section_info", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6039, "Length": 120, "Cover_Rate": 0.47808764940239046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "RegClassIDs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "SubRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", "}", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "createDTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6040, "Length": 32, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Imm16", "=", "getChunk", "(", "UImm", ",", "ChunkIdx", ")", ";", "const", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Imm16", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "ShiftAmt", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB", ",", "MIB1", ")", ";", "MI", ".", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "AArch64ExpandPseudoInsts10", "Func": "tryOrrMovk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6041, "Length": 113, "Cover_Rate": 0.46887966804979253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>WinCOFFStreamer", "::", "emitWinEHHandlerData", "(", "SMLoc", "Loc", ")", "{", "MCStreamer", "::", "emitWinEHHandlerData"], "ground_truth": ["(", "Loc", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitWinEHHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6042, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "<STR_LIT>", ")", ";", "auto", "Ret", "=", "AddDefaultPred", "(", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6043, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uint4", "neg_b", ";", "vec_uint4", "mask", ";", "neg_b", "=", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_int", "(", "-", "b", ")", ")", ",", "<NUM_LIT>", ")", ";", "mask", "=", "vec_sra", "(", "vec_sl", "(", "neg_b", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";"], "File": "si2vmx", "Func": "si_rotmai", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6044, "Length": 64, "Cover_Rate": 0.6095238095238096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>"], "ground_truth": [",", "Addr", ",", "<STR_LIT>", ")", ";"], "File": "LEGISelDAGToDAG", "Func": "SelectAddr", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6045, "Length": 44, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "signBitIsZero", "(", "const", "MachineOperand", "&"], "ground_truth": ["Op", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "signBitIsZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6046, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSignExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isExtendedBUILD_VECTOR", "(", "N", ","], "ground_truth": ["DAG", ",", "true", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "isSignExtended", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6047, "Length": 31, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ","], "ground_truth": ["true", ",", "true", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "iss11_2Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6048, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "unsigned", "ExtraCondLat", "=", "Cond", ".", "size", "(", ")", "!=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "CondCycles", "=", "<NUM_LIT>", "+", "ExtraCondLat", ";", "TrueCycles", "=", "FalseCycles", "=", "<NUM_LIT>", ";", "if", "(", "canFoldIntoCSel", "(", "MRI", ",", "TrueReg", ")", ")", "TrueCycles", "=", "<NUM_LIT>", ";", "else", "if", "(", "canFoldIntoCSel", "(", "MRI", ",", "FalseReg", ")", ")", "FalseCycles", "=", "<NUM_LIT>", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64InstrInfo (2)", "Func": "canInsertSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6049, "Length": 102, "Cover_Rate": 0.5125628140703518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Match", ")", "continue", ";", "if", "(", "Match", ".", "getScalarValueSizeInBits", "(", ")", "!=", "BitWidth", ")", "continue", ";", "unsigned", "MatchSizeInBits", "=", "Match", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "(", "MatchSizeInBits", "==", "<NUM_LIT>", "||", "(", "MatchSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "BitWidth", ">=", "<NUM_LIT>", ")", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Match", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "Match", ")", "!=", "BitWidth", ")", "return", "SDValue", "(", ")", ";", "MVT", "MaskVT", ";", "if", "(", "<NUM_LIT>", "==", "BitWidth", "||", "<NUM_LIT>", "==", "BitWidth", ")", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "BitWidth", ")", ",", "MatchSizeInBits", "/", "BitWidth", ")", ";", "else", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MatchSizeInBits", "/", "<NUM_LIT>", ")", ";", "APInt", "CompareBits", ";", "<STR_LIT>", "CondCode", ";", "if", "(", "Op", "==", "<STR_LIT>", ")", "{", "CompareBits", "=", "APInt", "::", "getNullValue", "(", "<NUM_LIT>", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETNE", ";", "}", "else", "{", "CompareBits", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "MaskVT", ".", "getVectorNumElements", "(", ")", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETEQ", ";", "}", "unsigned", "ResWidth", "=", "std", "::", "max", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "APInt", "ResOnes", "=", "APInt", "::", "getAllOnesValue", "(", "ResWidth", ")", ";", "APInt", "ResZero", "=", "APInt", "::", "getNullValue", "(", "ResWidth", ")", ";", "EVT", "ResVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ResWidth", ")", ";", "SDLoc", "DL", "(", "Extract", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getBitcast"], "ground_truth": ["(", "MaskVT", ",", "Match", ")", ";"], "File": "X86ISelLowering236", "Func": "combineHorizontalPredicateResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6050, "Length": 262, "Cover_Rate": 0.5458333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "MINA32ISelDAGToDAG", "Func": "getPassName", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6051, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FourReg", "=", "NumOps", ">", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "FourReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return"], "ground_truth": ["true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2Mul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6052, "Length": 119, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "<<", "align"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6053, "Length": 56, "Cover_Rate": 0.5045045045045045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insertDAGNode", "(", "*", "CurDAG", ",", "OrigShiftAmt", ",", "X", ")", ";", "}", "else", "return", "false", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "SubVT", ")", ";", "SDValue", "Neg", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "Zero", ",", "X", ")", ";", "NewShiftAmt", "=", "Neg", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "OrigShiftAmt", ",", "Zero", ")", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "OrigShiftAmt", ",", "Neg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "return", "false", ";", "if", "(", "NewShiftAmt", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "{", "NewShiftAmt", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewShiftAmt", ")", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "OrigShiftAmt", ",", "NewShiftAmt", ")", ";", "}", "NewShiftAmt", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewShiftAmt", ",", "CurDAG", "->", "getConstant", "(", "Size", "-", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "insertDAGNode", "(", "*", "CurDAG", ",", "OrigShiftAmt", ",", "NewShiftAmt", ")", ";", "SDNode", "*", "UpdatedNode", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewShiftAmt", ")", ";", "if", "(", "UpdatedNode", "!=", "N", ")", "{", "ReplaceNode", "(", "N", ",", "UpdatedNode", ")", ";", "return", "true", ";", "}", "if", "(", "OrigShiftAmt", ".", "getNode", "(", ")", "->", "use_empty", "(", ")", ")", "CurDAG", "->", "RemoveDeadNode", "(", "OrigShiftAmt", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "N", ")", ";", "return", "true"], "ground_truth": [";"], "File": "X86ISelDAGToDAG102", "Func": "tryShiftAmountMod", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6054, "Length": 225, "Cover_Rate": 0.40613718411552346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NegA", "=", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "invertIfNegative", "(", "A", ")", ";", "bool", "NegB", "=", "invertIfNegative", "(", "B", ")", ";", "bool", "NegC", "=", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "invertIfNegative", "(", "C", ")", ";", "bool", "NegMul", "=", "(", "NegA", "!=", "NegB", ")", ";", "unsigned", "NewOpcode", ";", "if", "(", "!", "NegMul", ")", "NewOpcode", "=", "(", "!", "NegC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "NewOpcode", "=", "(", "!", "NegC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "NewOpcode", ")", "{", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "NewOpcode", ")", "{", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "NewOpcode", ")", "{", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "="], "ground_truth": ["<STR_LIT>", ";", "break", ";"], "File": "X86ISelLowering115", "Func": "combineFMA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6055, "Length": 242, "Cover_Rate": 0.44567219152854515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_sra_pi32", "(", "__m64", "__m", ",", "__m64", "__count"], "ground_truth": [")", "{"], "File": "mmintrin", "Func": "_mm_sra_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6056, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "mask2", "==", "<NUM_LIT>", "||", "(", "mask2", "&", "ix86_isa_flags2", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "mask", "==", "<NUM_LIT>", "||", "(", "mask", "&", "ix86_isa_flags", ")", "!=", "<NUM_LIT>", ")", ")", "||", "(", "(", "mask", "&", "OPTION_MASK_ISA_MMX", ")", "!=", "<NUM_LIT>", "&&", "TARGET_MMX_WITH_SSE", ")", "||", "(", "mask2", "==", "OPTION_MASK_ISA2_AVXVNNI", ")", "||", "(", "mask2", "==", "OPTION_MASK_ISA2_AVXIFMA", ")", "||", "(", "mask2", "==", "(", "OPTION_MASK_ISA2_AVXNECONVERT", "|", "OPTION_MASK_ISA2_AVX512BF16", ")", ")", "||", "(", "lang_hooks", ".", "builtin_function", "==", "lang_hooks", ".", "builtin_function_ext_scope", ")", ")", "{", "tree", "type", "=", "ix86_get_builtin_func_type", "(", "tcode", ")", ";", "decl", "=", "add_builtin_function", "(", "name", ",", "type", ",", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "false", ";", "}", "else", "{", "deferred_isa_values", "|=", "mask", ";", "deferred_isa_values2", "|=", "mask2", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "NULL_TREE", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "tcode", "=", "tcode", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "name", "=", "name", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "const_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "pure_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p"], "ground_truth": ["=", "true", ";"], "File": "i386-builtins1", "Func": "def_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6057, "Length": 205, "Cover_Rate": 0.640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "EVT", "IdxVT", "=", "EVT", "::", "getEVT", "(", "Idx", "->", "getType", "(", ")", ",", "false", ")", ";", "if", "(", "IdxVT", ".", "bitsLT", "(", "PtrVT", ")", ")", "{", "IdxN", "=", "emitIntExt", "(", "IdxVT", ".", "getSimpleVT", "(", ")", ",", "IdxN", ",", "PtrVT", ",", "false", ")", ";", "IdxNIsKill", "=", "true", ";", "}", "else", "if", "(", "IdxVT", ".", "bitsGT", "(", "PtrVT", ")", ")", "llvm_unreachable"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel22", "Func": "getRegForGEPIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6058, "Length": 72, "Cover_Rate": 0.5034965034965035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrnq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6059, "Length": 153, "Cover_Rate": 0.6954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6060, "Length": 24, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "stmt_cost", "=", "ix86_cost", "->", "add", ";", "break", ";", "case", "TRUNC_DIV_EXPR", ":", "case", "CEIL_DIV_EXPR", ":", "case", "FLOOR_DIV_EXPR", ":", "case", "ROUND_DIV_EXPR", ":", "case", "TRUNC_MOD_EXPR", ":", "case", "CEIL_MOD_EXPR", ":", "case", "FLOOR_MOD_EXPR", ":", "case", "RDIV_EXPR", ":", "case", "ROUND_MOD_EXPR", ":", "case", "EXACT_DIV_EXPR", ":", "stmt_cost", "=", "ix86_division_cost", "(", "ix86_cost", ",", "mode", ")", ";", "break", ";", "case", "RSHIFT_EXPR", ":", "case", "LSHIFT_EXPR", ":", "case", "LROTATE_EXPR", ":", "case", "RROTATE_EXPR", ":", "{", "tree", "op2", "=", "gimple_assign_rhs2", "(", "stmt_info", "->", "stmt", ")", ";", "stmt_cost", "=", "ix86_shift_rotate_cost", "(", "ix86_cost", ",", "mode", ",", "TREE_CODE", "(", "op2", ")", "==", "INTEGER_CST", ",", "cst_and_fits_in_hwi", "(", "op2", ")", "?", "int_cst_value", "(", "op2", ")", ":", "-", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ",", "NULL", ",", "NULL", ")", ";", "}", "break", ";", "case", "NOP_EXPR", ":", "if", "(", "tree_nop_conversion_p", "(", "TREE_TYPE", "(", "gimple_assign_lhs", "(", "stmt_info", "->", "stmt", ")", ")", ",", "TREE_TYPE", "(", "gimple_assign_rhs1", "(", "stmt_info", "->", "stmt", ")", ")", ")", ")", "stmt_cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "BIT_IOR_EXPR", ":", "case", "ABS_EXPR", ":", "case", "ABSU_EXPR", ":", "case", "MIN_EXPR", ":", "case", "MAX_EXPR", ":", "case", "BIT_XOR_EXPR", ":", "case", "BIT_AND_EXPR", ":", "case", "BIT_NOT_EXPR", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_SSE_MATH", ")", "stmt_cost", "=", "ix86_cost", "->", "sse_op", ";", "else", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "stmt_cost", "=", "ix86_vec_cost", "(", "mode", ",", "ix86_cost", "->", "sse_op", ")", ";", "else", "stmt_cost", "=", "ix86_cost", "->", "add", ";", "break", ";", "default", ":", "break", ";", "}", "}", "combined_fn", "cfn", ";", "if", "(", "(", "kind", "==", "vector_stmt", "||", "kind", "==", "scalar_stmt", ")", "&&", "stmt_info", "&&", "stmt_info", "->", "stmt", "&&", "(", "cfn", "=", "gimple_call_combined_fn", "(", "stmt_info", "->", "stmt", ")", ")", "!=", "CFN_LAST", ")", "switch", "(", "cfn", ")", "{", "case", "CFN_FMA", ":", "stmt_cost", "=", "ix86_vec_cost", "(", "mode", ",", "mode", "==", "SFmode", "?", "ix86_cost", "->", "fmass", ":", "ix86_cost", "->", "fmasd", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "(", "kind", "==", "vec_construct", "||", "kind", "==", "vec_to_scalar", ")", "&&", "stmt_info", "&&", "(", "STMT_VINFO_TYPE", "(", "stmt_info", ")", "==", "load_vec_info_type", "||", "STMT_VINFO_TYPE", "(", "stmt_info", ")", "==", "store_vec_info_type", ")", "&&", "STMT_VINFO_MEMORY_ACCESS_TYPE", "(", "stmt_info", ")", "==", "VMAT_ELEMENTWISE", "&&", "TREE_CODE", "(", "DR_STEP", "(", "STMT_VINFO_DATA_REF", "(", "stmt_info", ")", ")", ")", "!=", "INTEGER_CST", ")", "{", "stmt_cost", "=", "ix86_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";", "stmt_cost", "*=", "(", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "stmt_cost", "==", "-", "<NUM_LIT>", ")", "stmt_cost", "=", "ix86_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";", "if", "(", "TARGET_BONNELL", "&&", "kind", "==", "vector_stmt", "&&", "vectype", "&&", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "vectype", ")", ")", "==", "DFmode", ")", "stmt_cost", "*=", "<NUM_LIT>", ";", "if", "(", "where", "==", "vect_body", "&&", "stmt_info", "&&", "stmt_in_inner_loop_p", "(", "stmt_info", ")", ")", "count", "*=", "<NUM_LIT>", ";", "retval", "=", "(", "unsigned", ")", "(", "count", "*", "stmt_cost", ")", ";", "if", "(", "(", "TARGET_SILVERMONT", "||", "TARGET_GOLDMONT", "||", "TARGET_GOLDMONT_PLUS", "||", "TARGET_TREMONT", "||", "TARGET_INTEL", ")", "&&", "stmt_info", "&&", "stmt_info", "->", "stmt", ")", "{", "tree", "lhs_op", "=", "gimple_get_lhs", "(", "stmt_info", "->", "stmt", ")", ";", "if", "(", "lhs_op", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "lhs_op", ")", ")", "==", "INTEGER_TYPE", ")", "retval", "=", "(", "retval", "*", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "}", "cost", "[", "where", "]", "+=", "retval", ";", "return", "retval"], "ground_truth": [";"], "File": "i386", "Func": "ix86_add_stmt_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6061, "Length": 500, "Cover_Rate": 0.6127450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVCLTZ", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVCLTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6062, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtuw2ph512_mask_round", "(", "(", "__v32hi", ")", "__A", ",", "_mm512_setzero_ph", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>"], "ground_truth": [",", "__B", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_cvt_roundepu16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6063, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vfmal_lane_lowv2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon7_vfmlal_lane_low_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6064, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "S", "->", "Reg", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedSpillStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "S", "->", "Offset", ")", ";", "MinOffset", "=", "std", "::", "min", "(", "MinOffset", ",", "S", "->", "Offset", ")", ";", "CSI", ".", "push_back", "(", "CalleeSavedInfo", "(", "S", "->", "Reg", ",", "FI", ")", ")", ";", "SRegs", "[", "S", "->", "Reg", "]", "=", "false", ";", "}", "for", "(", "int", "x", "=", "SRegs", ".", "find_first", "(", ")", ";", "x", ">=", "<NUM_LIT>", ";", "x", "=", "SRegs", ".", "find_next", "(", "x", ")", ")", "{", "unsigned", "R", "=", "x", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "R", ")", ";", "int", "Off", "=", "MinOffset", "-", "RC", "->", "getSize", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "RC", "->", "getAlignment", "(", ")", ",", "getStackAlignment", "(", ")", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", ")", ";", "Off", "&=", "-", "Align", ";", "int", "FI", "=", "MFI", "->", "CreateFixedSpillStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "Off", ")", ";", "MinOffset", "=", "std", "::", "min", "(", "MinOffset", ",", "Off", ")", ";", "CSI", ".", "push_back", "(", "CalleeSavedInfo", "(", "R", ",", "FI", ")", ")", ";", "SRegs", "[", "R", "]", "=", "false", ";", "}", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "CSI", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "int", "Off", "=", "MFI", "->", "getObjectOffset", "(", "FI", ")", ";", "dbgs", "(", ")", "<<", "' '", "<<", "PrintReg", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", ";", "if", "(", "Off", ">=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "'+'", ";", "dbgs", "(", ")", "<<", "Off"], "ground_truth": [";"], "File": "HexagonFrameLowering (2)3", "Func": "assignCalleeSavedSpillSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6065, "Length": 298, "Cover_Rate": 0.3117154811715481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "Predicate", "::", "BAD_FCMP_PREDICATE", ":", "ExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "static", "const", "CostTblEntry", "SLMCostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512BWCostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE41CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE2CostTbl"], "ground_truth": ["[", "]", "=", "{"], "File": "X86TargetTransformInfo10", "Func": "getCmpSelInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6066, "Length": 466, "Cover_Rate": 0.3051735428945645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "rn", "=", "<NUM_LIT>", ";", "rn", "<", "FIRST_PSEUDO_REGISTER", ";", "rn", "++", ")", "if", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "rn", ")", ")", "if", "(", "!", "m32c_hard_regno_mode_ok", "(", "rn", ",", "to", ")", ")", "return", "false", ";", "if", "(", "to", "==", "QImode", ")", "return", "(", "class_contents", "[", "rclass"], "ground_truth": ["]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "m32c", "Func": "m32c_can_change_mode_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6067, "Length": 63, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsdb128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v16qi", ")"], "ground_truth": ["_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtsepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6068, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Get_mode", "(", "rtx"], "ground_truth": ["x", ")", "{"], "File": "cris", "Func": "Get_mode", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6069, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "CN", "=", "<NUM_LIT>", ";", "if", "(", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "->", "getSExtValue", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "XCoreISelDAGToDAG27", "Func": "SelectADDRdpii", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6070, "Length": 85, "Cover_Rate": 0.5182926829268293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_shufps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "__imm", ",", "("], "ground_truth": ["__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_shuffle_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6071, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "isXS1A", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "}", "if", "(", "Subtarget", ".", "isXS1A", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "Custom", ")", ";"], "File": "XCoreISelLowering59", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6072, "Length": 305, "Cover_Rate": 0.478806907378336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_sra_pi16", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psraw", "(", "(", "__v4hi", ")", "__m"], "ground_truth": [",", "__count", ")", ";"], "File": "mmintrin4", "Func": "_mm_sra_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6073, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLegalMUBUFImmOffset", "(", "const", "ConstantSDNode"], "ground_truth": ["*", "Imm", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isLegalMUBUFImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6074, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "XCoreISelLowering1", "Func": "getScalarShiftAmountTy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6075, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "AssemblerOptions", ".", "back", "(", ")", "->", "setReorder", "(", ")", ";", "getTargetStreamer", "(", ")", "."], "ground_truth": ["emitDirectiveSetReorder", "(", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseSetReorderDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6076, "Length": 27, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "("], "ground_truth": ["TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6077, "Length": 33, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "{", "if", "(", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "unsigned", "Idx", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "HexagonVLIWPacketizer1", "Func": "endPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6078, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "<ISA_LIT>_RegCall", "||", "CC", "==", "CallingConv", "::", "HiPE", "||", "CC", "==", "CallingConv", "::", "HHVM", "||", "CC", "=="], "ground_truth": ["CallingConv", "::", "Tail", "||", "CC", "==", "CallingConv", "::", "SwiftTail", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "canGuaranteeTCO", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6079, "Length": 45, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isScalarVecReg", "(", "unsigned", "Reg", ")", "{", "return", "(", "isRegInClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", "||", "isRegInClass", "(", "Reg", ","], "ground_truth": ["&", "<STR_LIT>", ")", ")", ";"], "File": "PPCVSXSwapRemoval", "Func": "isScalarVecReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6080, "Length": 26, "Cover_Rate": 0.8387096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORITY", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "is_ctor", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "priority", ")", ";", "s", "=", "get_section", "(", "buf", ",", "SECTION_WRITE"], "ground_truth": [",", "NULL_TREE", ")", ";"], "File": "rx", "Func": "rx_elf_asm_cdtor", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6081, "Length": 39, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "short", "vec_vadduhs", "(", "vector", "unsigned", "short", "a1", ",", "vector", "unsigned", "short"], "ground_truth": ["a2", ")", "{"], "File": "altivec4", "Func": "vec_vadduhs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6082, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VCTPs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "VCTPs", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ";", "}", "if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "ARMLowOverheadLoops", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6083, "Length": 65, "Cover_Rate": 0.5855855855855856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mulhrs_epi16", "(", "__m512i", "__A", ",", "__m512i"], "ground_truth": ["__B", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_mulhrs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6084, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "miE", "=", "BB", "->", "end", "(", ")", ";", "miI", "!=", "miE", ";", "++", "miI", ")", "{", "const", "MachineInstr", "&", "mi", "=", "*", "miI", ";", "if", "(", "mi", ".", "readsRegister", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "mi", ".", "definesRegister", "(", "<STR_LIT>", ")", ")", "break", ";", "}", "if", "(", "miI", "==", "BB", "->", "end", "(", ")", ")", "for", "(", "const", "auto", "*", "SBB", ":", "BB", "->", "successors", "(", ")", ")", "if", "(", "SBB", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "SelectItr", "->", "addRegisterKilled", "(", "<STR_LIT>", ",", "TRI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "M68kISelLowering", "Func": "checkAndUpdateCCRKill", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6085, "Length": 100, "Cover_Rate": 0.7092198581560284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "rv", "=", "<NUM_LIT>", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "rv", "=", "get<ISA_LIT>RegNumber", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "rv", "=", "MO", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "MO", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ";", "unsigned", "Reloc", "=", "<NUM_LIT>", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "bool", "useGOT", "=", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AlphaCodeEmitter6", "Func": "getMachineOpValue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6086, "Length": 173, "Cover_Rate": 0.3861607142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ALFWriter", "::", "shouldSetCondFlags", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "setsStatusFlags", "=", "false"], "ground_truth": [";"], "File": "ARMALFWriter", "Func": "shouldSetCondFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6087, "Length": 39, "Cover_Rate": 0.3786407766990291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vsubluv2si", "(", "(", "int32x2_t", ")"], "ground_truth": ["__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vsubl_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6088, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "HalfVT", "=", "VT", ".", "getHalfSizedIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "one", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfVT", ")", ";", "SDValue", "zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfVT", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "zero", ")", ";", "SDValue", "LHS_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "one", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "zero", ")", ";", "SDValue", "RHS_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "one", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "RHS", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "LHS", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "DIV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "zero", ")", ";", "SDValue", "REM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "zero", ")", ";", "Results", ".", "push_back", "(", "DIV", ")", ";", "Results", ".", "push_back"], "ground_truth": ["(", "REM", ")", ";"], "File": "AMDGPUISelLowering40", "Func": "LowerUDIVREM64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6089, "Length": 264, "Cover_Rate": 0.35106382978723405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "("], "ground_truth": ["thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";"], "File": "MipsISelLowering63", "Func": "EmitSelT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6090, "Length": 160, "Cover_Rate": 0.47337278106508873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "<NUM_LIT>", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "<NUM_LIT>"], "ground_truth": [";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6091, "Length": 261, "Cover_Rate": 0.40717628705148207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "<NUM_LIT>", "||", "CE", "->", "getValue", "(", ")", ">", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "("], "ground_truth": [")", ".", "getEndLoc", "(", ")", ";"], "File": "ARMAsmParser50", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6092, "Length": 86, "Cover_Rate": 0.4174757281553398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64el", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "{", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", ")", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "}", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "CommentString", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsMCAsmInfo21", "Func": "MipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6093, "Length": 90, "Cover_Rate": 0.44776119402985076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "StVT", "=", "Mst", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "dl", "(", "Mst", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "<STR_LIT>", ")", ";", "unsigned", "FromSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ToSz", "=", "StVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isTruncStoreLegal", "(", "VT", ",", "StVT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NumElems", "*", "FromSz", "*", "ToSz", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "NumElems", "*", "FromSz", ")", "%", "ToSz", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SizeRatio", "=", "FromSz", "/", "ToSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mst", "->", "getValue", "(", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "assert", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WideVecVT", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "TruncatedVal", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "NewMask", ";", "SDValue", "Mask", "=", "Mst", "->", "getMask", "(", ")", ";", "if", "(", "Mask", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "NewMask", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mask", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "*", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";", "SDValue", "ZeroVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Mask", ".", "getValueType", "(", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumConcat", ";", "++"], "ground_truth": ["i", ")", "Ops", "[", "i", "]", "=", "ZeroVal", ";"], "File": "X86ISelLowering148", "Func": "combineMaskedStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6094, "Length": 506, "Cover_Rate": 0.812199036918138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "V1", ".", "getValueSizeInBits", "(", ")", "<", "Width", ")", "V1", "=", "insertSubVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "BV", ")", ",", "Width", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "BV", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "DemandedElts", ".", "clearBit", "(", "i", ")", ";", "unsigned", "HalfNumElts", "=", "NumElts", "/", "<NUM_LIT>", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "DemandedElts", ".", "lshr", "(", "HalfNumElts", ")", "==", "<NUM_LIT>", ")", "{", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarType", "(", ")", ",", "HalfNumElts", ")", ";", "V0", "=", "extractSubVector", "(", "V0", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "BV", ")", ",", "<NUM_LIT>", ")", ";", "V1", "=", "extractSubVector", "(", "V1", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "BV", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "HOpcode", ",", "SDLoc", "(", "BV", ")", ",", "HalfVT", ",", "V0", ",", "V1", ")", ";", "return", "insertSubVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Half", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "BV", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "HOpcode", ",", "SDLoc", "(", "BV", ")", ",", "VT", ",", "V0"], "ground_truth": [",", "V1", ")", ";"], "File": "X86ISelLowering108", "Func": "getHopForBuildVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6095, "Length": 229, "Cover_Rate": 0.6256830601092896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "addOpsFromMDNode", "(", "cast", "<", "MDNode", ">", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ",", "Inst", ",", "MAI", ")", ";", "outputMCInst", "(", "Inst", ")", ";", "}", "}", "for", "(", "auto", "FI", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "FI", "!=", "E", ";", "++", "FI", ")", "{", "const", "Function", "&", "F", "=", "*", "FI", ";", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "Register", "FReg", "=", "MAI", "->", "getFuncReg", "(", "F", ".", "getGlobalIdentifier", "(", ")", ")", ";", "assert", "(", "FReg", ".", "isValid", "(", ")", ")", ";", "if", "(", "MDNode", "*", "Node", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "outputExecutionModeFromMDNode", "(", "FReg", ",", "Node", ",", "ExecutionMode"], "ground_truth": ["::", "LocalSize", ")", ";"], "File": "SPIRVAsmPrinter1", "Func": "outputExecutionMode", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6096, "Length": 129, "Cover_Rate": 0.4174757281553398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";", "return", "lowerVectorShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ","], "ground_truth": ["Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering71", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6097, "Length": 272, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtstq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vtstq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6098, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "M68kRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6099, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>InstrInfo", "::", "getOpcodeForSide", "(", "int", "Opcode", ",", "int", "Side", ")", "const", "{", "DenseMap", "<", "unsigned", "*", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Pseudo2ClusteredTable", ".", "find", "(", "(", "unsigned", "*", ")", "Opcode", ")", ";", "if", "(", "I", "==", "Pseudo2ClusteredTable", ".", "end", "(", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Side", "==", "<NUM_LIT>", ")", "return", "I", "->", "second"], "ground_truth": [".", "first", ";"], "File": "TMS320C64XInstrInfo", "Func": "getOpcodeForSide", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6100, "Length": 69, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCTargetStreamer", "*", "TS", "=", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";", "assert", "(", "TS", "&&", "<STR_LIT>", ")", ";", "return", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "TS"], "ground_truth": [")", ";"], "File": "SystemZAsmPrinter10", "Func": "getTargetStreamer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6101, "Length": 27, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isD16", "(", ")", "const"], "ground_truth": ["{"], "File": "AMDGPUAsmParser1", "Func": "isD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6102, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isEqual", "(", "getLiveRegsBefore", "(", "*", "NonDbgMI", ",", "*", "LIS", ")", ",", "LRS", ")", ")", ";", "RPTracker", ".", "reset", "(", "*", "I", ",", "&", "LRS", ")", ";", "}", "for", "(", ";", ";", ")", "{", "I", "=", "RPTracker", ".", "getNext", "(", ")", ";", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "==", "I", "||", "NonDbgMI", "==", "I", ")", "{", "LiveIns", "[", "CurRegion", "]", "=", "RPTracker", ".", "getLiveRegs", "(", ")", ";", "RPTracker", ".", "clearMaxPressure", "(", ")", ";", "}", "if", "(", "Regions", "[", "CurRegion", "]", ".", "second", "==", "I", ")", "{", "Pressure", "[", "CurRegion", "]", "=", "RPTracker", ".", "moveMaxPressure", "(", ")", ";", "if", "(", "CurRegion", "--", "==", "RegionIdx", ")", "break", ";", "}", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";", "}", "if", "(", "OnlySucc", ")", "{", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", ")", "{", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advance", "(", "MBB", "->", "end", "(", ")", ")", ";", "}", "RPTracker", ".", "reset", "(", "*", "OnlySucc", "->", "begin", "(", ")", ",", "&"], "ground_truth": ["RPTracker", ".", "getLiveRegs", "(", ")", ")", ";"], "File": "GCNSchedStrategy13", "Func": "computeBlockPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6103, "Length": 176, "Cover_Rate": 0.4018264840182648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64Target"], "ground_truth": ["(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "RISCVDisassembler", "Func": "LLVMInitializeRISCVDisassembler", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6104, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPR32ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "GPR64ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Idx", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC32", "=", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC64", "=", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "I", "->", "use_empty", "(", ")", ")", "continue", ";", "bool", "is32Bit", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", "==", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is32Bit", "?", "RC32", ":", "RC64", ";", "unsigned", "SrcReg", "=", "is32Bit", "?", "GPR32ArgRegs", "[", "Idx", "]", ":", "GPR64ArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg"], "ground_truth": [")", ";"], "File": "X86FastISel132", "Func": "FastLowerArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6105, "Length": 410, "Cover_Rate": 0.7721280602636534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")"], "ground_truth": ["const", "{"], "File": "X86FastISel110", "Func": "getInstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6106, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshlq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_aarch64_sshlv4si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vshlq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6107, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performMULCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>SETargetLowering", "*", "TL", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "genConstMult", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "C", "->", "getAPIntValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "TL", "->", "getScalarShiftAmountTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ")", ",", "DAG", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "MipsSEISelLowering29", "Func": "performMULCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6108, "Length": 110, "Cover_Rate": 0.990990990990991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "int", "EltBits", "=", "EltVT", ".", "getSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "shouldExpandBuildVectorWithShuffles", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6109, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmppd512_mask", "(", "(", "__v8df", ")", "__X", ",", "(", "__v8df", ")"], "ground_truth": ["__Y", ",", "_CMP_NLT_US", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpnlt_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6110, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_m_sv4si", "(", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpneq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6111, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", "&&", "!"], "ground_truth": ["regs_ever_live", "[", "new_reg", "]", ")", "return", "<NUM_LIT>", ";"], "File": "sh3", "Func": "sh_hard_regno_rename_ok", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6112, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "setKind", "(", "Address", "::", "FrameIndexBase", ")", ";", "Addr", ".", "setFI", "(", "SI", "->", "second", ")", ";", "return", "true", ";", "}", "break", ";", "}", "}", "if", "(", "!", "Addr", ".", "isValid", "(", ")", ")", "Addr", ".", "setReg", "(", "getRegForValue", "(", "Obj", ")", ")", ";", "return", "Addr", ".", "isValid", "("], "ground_truth": [")", ";"], "File": "AArch64FastISel1", "Func": "ComputeAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6113, "Length": 359, "Cover_Rate": 0.5506134969325154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AddIMGInitPass", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "AMDGPUTargetMachine94", "Func": "addGlobalInstructionSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6114, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "("], "ground_truth": ["S", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6115, "Length": 44, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectAddrModeXRO", "(", "MachineOperand", "&", "Root", ",", "unsigned", "SizeInBytes", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "MRI", ")", ")", "return", "None", ";", "auto", "AddrModeFns", "=", "selectAddrModeShiftedExtendXReg", "(", "Root", ",", "SizeInBytes", ")", ";", "if", "(", "AddrModeFns", ")", "return"], "ground_truth": ["AddrModeFns", ";"], "File": "AArch64InstructionSelector10", "Func": "selectAddrModeXRO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6116, "Length": 63, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "decodeWaitcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "&", "Vmcnt", ",", "unsigned", "&", "Expcnt", ",", "unsigned", "&", "Lgkmcnt", ")", "{", "Vmcnt", "=", "decodeVmcnt", "("], "ground_truth": ["Version", ",", "Waitcnt", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "decodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6117, "Length": 31, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rclass", "==", "NO_REGS", "&&", "TARGET_SHMEDIA", "&&", "(", "CONST_DOUBLE_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "PIC_ADDR_P", "(", "x", ")", ")", ")", "return", "GENERAL_REGS", ";", "return", "rclass"], "ground_truth": [";"], "File": "sh4", "Func": "sh_preferred_reload_class", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6118, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVSHL", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVSHL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6119, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_SHIFT", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "(", "CPU", "==", "<STR_LIT>", ")", "?", "UnitsAndLanes", "(", "CVI_SHIFT", ",", "<NUM_LIT>", ")", ":", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_NONE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_NONE", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "HexagonShuffler", "Func": "SetupTUL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6120, "Length": 183, "Cover_Rate": 0.4197247706422018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_AV_128", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPW128"], "ground_truth": [",", "Val", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AV_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6121, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "initM0", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "&&", "STI"], "ground_truth": [".", "ldsRequiresM0Init", "(", ")", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "initM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6122, "Length": 93, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "WarnSize", "(", "int", "Offset", ",", "MachineFunction", "&", "MF", ",", "DebugLoc", "&", "DL", ")", "{", "if", "(", "Offset", "<=", "-", "<NUM_LIT>", ")", "{", "auto", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "DiagStackSize", "(", "*", "F", ",", "<STR_LIT>", "<STR_LIT>", ",", "DL", ")", ";", "F", "->", "getContext", "(", ")", "."], "ground_truth": ["diagnose", "(", "DiagStackSize", ")", ";"], "File": "BPFRegisterInfo13", "Func": "WarnSize", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6123, "Length": 56, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "R600TargetLowering", "::", "LowerFPTOUINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "("], "ground_truth": ["Op", ")", ";"], "File": "R600ISelLowering70", "Func": "LowerFPTOUINT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6124, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFPCloseToIncomingSP", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "LC2200FrameLowering", "Func": "isFPCloseToIncomingSP", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6125, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "IndexReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "bool", "HasBaseReg", "=", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ";", "if", "(", "HasBaseReg", "&&", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "HasBaseReg", "=", "false", ";", "bool", "HasParenPart", "=", "IndexReg", ".", "getReg", "(", ")", "||", "HasBaseReg", ";", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "int", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "!", "HasParenPart", ")", "O", "<<", "DispVal", ";", "}", "else", "{", "assert", "(", "DispSpec", ".", "isGlobal", "(", ")", "||", "DispSpec", ".", "isCPI", "(", ")", "||", "DispSpec", ".", "isJTI", "(", ")", "||", "DispSpec", ".", "isSymbol", "(", ")", ")", ";", "printSymbolOperand", "(", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ",", "O", ")", ";", "}", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "HasParenPart", ")", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "'('", ";", "if", "(", "HasBaseReg", ")", "printOperand", "(", "MI", ",", "Op", ",", "O", ",", "Modifier", ")", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ",", "Modifier", ")", ";", "unsigned", "ScaleVal", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "','", "<<", "ScaleVal", ";", "}", "O", "<<"], "ground_truth": ["')'", ";"], "File": "X86AsmPrinter101", "Func": "printLeaMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6126, "Length": 263, "Cover_Rate": 0.8651315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "MCInst", "const", "&", ",", "MCInst", "&", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonAsmBackend13", "Func": "relaxInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6127, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "u", "=", "XEXP", "(", "*", "x", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "u", ")", "==", "ZERO_EXTEND", ")", "u", "=", "XEXP", "(", "u", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "u", ")", "==", "UNSPEC", "&&", "XINT", "(", "u", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TP", ")", "{", "addr_space_t", "as", "=", "DEFAULT_TLS_SEG_REG", ";", "*", "x", "=", "XEXP", "(", "*", "x", ",", "<NUM_LIT>", "-", "i", ")", ";", "*", "loc", "=", "replace_equiv_address_nv", "(", "*", "loc", ",", "addr", ",", "true", ")", ";", "set_mem_addr_space", "(", "*", "loc", ",", "as", ")", ";", "return", ";", "}", "}", "x", "=", "&", "XEXP", "(", "*", "x", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "i386", "Func": "ix86_rewrite_tls_address_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6128, "Length": 102, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", ".", "getNumElements", "("], "ground_truth": [")", ">", "<NUM_LIT>", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isWideVec16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6129, "Length": 49, "Cover_Rate": 0.8166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "TargetLowering", "::", "getNumRegistersForCallingConv", "("], "ground_truth": ["Context", ",", "VT", ")", ";"], "File": "X86ISelLowering102", "Func": "getNumRegistersForCallingConv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6130, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end"], "ground_truth": ["(", ")", ";"], "File": "SparcInstrInfo", "Func": "RemoveBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6131, "Length": 66, "Cover_Rate": 0.616822429906542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expand_set_cint64", "(", "op0", ",", "op1", ")", ";", "}", "else", "{", "rtx", "temp", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "op0", ")", ";", "if", "(", "TARGET_32BIT", ")", "{", "emit_insn", "(", "gen_mov_address_32bit_step1", "(", "temp", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_mov_address_32bit_step2", "(", "op0", ","], "ground_truth": ["temp", ",", "op1", ")", ")", ";"], "File": "tilegx", "Func": "tilegx_expand_set_const64", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6132, "Length": 47, "Cover_Rate": 0.40869565217391307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndmh_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_aarch64_floorhf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "fp16_vrndmh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6133, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmp_epi8_mask", "(", "__mmask64", "__U", ",", "__m512i"], "ground_truth": ["__X", ",", "__m512i", "__Y", ",", "const", "int", "__P", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmp_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6134, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshluq_n_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__imm", ")", "{", "return", "__builtin_mve_vqshluq_n_sv8hi", "(", "__a", ","], "ground_truth": ["__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vqshluq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6135, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", ",", "TT", ",", "CPU", ","], "ground_truth": ["FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "File": "XCoreTargetMachine15", "Func": "XCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6136, "Length": 90, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_n_u16_f16", "(", "float16x8_t", "__a", ",", "const"], "ground_truth": ["int", "__imm6", ")", "{"], "File": "arm", "Func": "mve___arm_vcvtq_n_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6137, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GVMap", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "for", "(", "Module", "::", "iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "continue", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHIOrDbg", "(", ")", ")", ";", "for", "(", "Function", "::", "iterator", "BBI", "=", "I", "->", "begin", "(", ")", ",", "BBE", "=", "I", "->", "end", "(", ")", ";", "BBI", "!=", "BBE", ";", "++", "BBI", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BBI", "->", "begin", "(", ")", ",", "IE", "=", "BBI", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Operand", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "Operand", ")", ")", "{", "II", "->", "setOperand", "(", "i", ",", "remapConstant", "(", "&", "M", ",", "I", ",", "cast", "<", "Constant", ">", "(", "Operand", ")", ",", "Builder", ")", ")", ";", "}", "}", "}", "}", "ConstantToValueMap", ".", "clear", "(", ")", ";", "}", "for", "(", "Module", "::", "named_metadata_iterator", "I", "=", "M", ".", "named_metadata_begin", "(", ")", ",", "E", "=", "M", ".", "named_metadata_end", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "remapNamedMDNode", "(", "&", "M", ",", "I", ")", ";", "}", "for", "(", "GVMapTy", "::", "iterator", "I", "=", "GVMap", ".", "begin", "(", ")", ",", "E", "=", "GVMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "GlobalVariable", "*", "GV", "=", "I", "->", "first", ";", "GlobalVariable", "*", "NewGV", "=", "I", "->", "second", ";", "++", "I", ";", "Constant", "*", "BitCastNewGV", "=", "ConstantExpr", "::", "getBitCast", "(", "NewGV", ",", "GV", "->", "getType", "(", ")", ")", ";", "for", "(", "Value", "::", "use_iterator", "UI", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "Use", "&", "U", "=", "(", "UI", "++", ")", ".", "getUse", "(", ")", ";", "U", ".", "set", "(", "BitCastNewGV", ")", ";", "}", "std", "::", "string", "Name", "=", "GV", "->", "getName", "(", ")", ";", "GV", "->", "removeDeadConstantUsers", "(", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";", "NewGV", "->", "setName", "(", "Name", ")", ";", "}", "GVMap", ".", "clear", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "NVPTXGenericToNVVM28", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6138, "Length": 398, "Cover_Rate": 0.7031802120141343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "next_cum", ".", "words", "<", "MAX_ARGUMENT_SLOTS", ")", "{", "int", "n", "=", "MAX_ARGUMENT_SLOTS", "-", "next_cum", ".", "words", ";", "*", "pretend_size", "=", "n", "*"], "ground_truth": ["UNITS_PER_WORD", ";"], "File": "ia64", "Func": "ia64_setup_incoming_varargs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6139, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Rs", "==", "Rt", ")", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "{", "HasRs", "=", "true", ";", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>"], "ground_truth": [",", "Rt", ")", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodePOP75GroupBranchMMR6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6140, "Length": 70, "Cover_Rate": 0.3626943005181347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "break", ";", "}", "if", "(", "uses_spr", ")", "{", "machine_mode", "mode", "=", "(", "TARGET_POWERPC64", ")", "?", "DImode", ":", "SImode", ";", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_CONST_INT", "(", "mode", ",", "htm_spr_num", "(", "fcode", ")", ")", ";", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_REG", "(", "mode", ",", "htm_spr_regno", "(", "fcode", ")", ")", ";", "}", "else", "if", "(", "attr", "&", "RS6000_BTC_CR", ")", "{", "cr", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "op", "[", "nopnds", "++", "]", "=", "cr", ";", "}", "if", "(", "flag_checking", ")", "{", "int", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_UNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_BINARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_TERNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "attr", "&", "RS6000_BTC_VOID", ")", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "if", "(", "uses_spr", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "gcc_assert", "(", "nopnds", "==", "expected_nopnds", "&&", "nopnds", "<=", "MAX_HTM_OPERANDS", ")", ";", "}", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "if", "(", "attr", "&", "RS6000_BTC_CR", ")", "{", "if", "(", "fcode", "==", "HTM_BUILTIN_TBEGIN", ")", "{", "rtx", "scratch", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_EQ", "(", "SImode", ",", "cr", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_XOR", "(", "SImode", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "rtx", "scratch1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "scratch2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "subreg", "=", "simplify_gen_subreg", "(", "CCmode", ",", "scratch1", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_movcc", "(", "subreg", ","], "ground_truth": ["cr", ")", ")", ";"], "File": "powerpcspe", "Func": "htm_expand_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6141, "Length": 396, "Cover_Rate": 0.42038216560509556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFlatScratchSTMode", "(", ")", "const", "{", "return", "hasFlatScratchInsts", "(", ")", "&&", "hasGFX10_3Insts"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "hasFlatScratchSTMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6142, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["k_CondCode", ";"], "File": "ARMAsmParser (2)", "Func": "isCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6143, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclassss", "(", "(", "__v4sf", ")", "__A"], "ground_truth": [",", "__imm", ")", ";"], "File": "avx512dqintrin4", "Func": "_mm_fpclass_ss_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6144, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInterleavedLoadCombinePass", "(", ")", ")", ";", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")"], "ground_truth": [")", ";"], "File": "AArch64TargetMachine53", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6145, "Length": 65, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createMacroFusionDAGMutation", "("], "ground_truth": ["shouldScheduleAdjacent", ")", ";"], "File": "AArch64MacroFusion10", "Func": "createAArch64MacroFusionDAGMutation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6146, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ")", ";", "<STR_LIT>", "Ext", "=", "<STR_LIT>", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "<STR_LIT>", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ","], "ground_truth": ["PartOffset", "-", "ValBase", ")", ";"], "File": "R600ISelLowering49", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6147, "Length": 144, "Cover_Rate": 0.3150984682713348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "(", "!", "N", "->", "isCompressingStore", "(", ")", "||", "Subtarget", ".", "hasAVX512", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "N", "->", "isCompressingStore", "(", ")", "||", "ScalarVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "N", "->", "isCompressingStore", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Op", ";", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "ScalarVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "(", "ScalarVT", "==", "<STR_LIT>", "||", "ScalarVT", "==", "<STR_LIT>", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumEltsInWideVec", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "WideDataVT", "=", "<STR_LIT>", "(", "ScalarVT", ",", "NumEltsInWideVec", ")", ";", "MVT", "MaskEltTy", "=", "Mask", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "assert", "(", "(", "MaskEltTy", "==", "<STR_LIT>", "||", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "WideMaskVT", "=", "<STR_LIT>", "(", "MaskEltTy", ",", "NumEltsInWideVec", ")", ";", "DataToStore", "=", "ExtendToType", "(", "DataToStore", ",", "WideDataVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "WideMaskVT", ",", "DAG", ",", "true", ")", ";", "if", "(", "MaskEltTy", "!=", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumEltsInWideVec", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getMaskedStore", "(", "N", "->", "getChain", "(", ")", ",", "dl", ",", "DataToStore", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "isTruncatingStore"], "ground_truth": ["(", ")", ",", "N", "->", "isCompressingStore", "(", ")", ")", ";"], "File": "X86ISelLowering115", "Func": "LowerMSTORE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6148, "Length": 287, "Cover_Rate": 0.7653333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Imm", ".", "Value", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "if", "(", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Imm", ".", "Value", ")", ")", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "return", "false"], "ground_truth": [";"], "File": "LanaiAsmParser (2)", "Func": "isLoImm16", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6149, "Length": 79, "Cover_Rate": 0.5766423357664233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "IsF128", "?", "APFloat", "::", "IEEEquad", ":", "APFloat", "::", "IEEEsingle", ")", ";", "const", "unsigned", "SizeInBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "CV", "(", "VT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "(", "IsF128", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV", "[", "<NUM_LIT>", "]", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "::", "getHighBitsSet", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ")", ")", ";", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "auto", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "MVT", "LogicVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsF128", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsF128", ")", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Op1", ")", ";", "SDValue", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Op1", ",", "Mask1", ")", ";", "if", "(", "ConstantFPSDNode", "*", "Op0CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op0", ")", ")", "{", "APFloat", "APF", "=", "Op0CN", "->", "getValueAPF", "(", ")", ";", "if", "(", "APF", ".", "isPosZero", "(", ")", ")", "return", "IsF128", "?", "SignBit", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "SignBit", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "APF", ".", "clearSign", "(", ")", ";", "CV", "[", "<NUM_LIT>", "]", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APF", ")", ";", "}", "else", "{", "CV", "[", "<NUM_LIT>", "]", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "Sem", ",", "APInt", "::", "getLowBitsSet", "(", "SizeInBits", ",", "SizeInBits", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "Op0", ")", ")", "{", "if", "(", "!", "IsF128", ")", "Op0", "=", "DAG", ".", "getNode"], "ground_truth": ["(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Op0", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerFCOPYSIGN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6150, "Length": 422, "Cover_Rate": 0.5977337110481586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitProgramInfo<ISA_LIT>", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "LDSSize", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRFirst", ")"], "ground_truth": [",", "false", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6151, "Length": 273, "Cover_Rate": 0.3796940194714882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ","], "ground_truth": ["FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", ")", ",", "ELFArch", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", "{"], "File": "SNESSubtarget", "Func": "SNESSubtarget", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6152, "Length": 64, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol"], "ground_truth": ["(", "Op", ",", "DAG", ")", ";"], "File": "SHUXIISelLowering", "Func": "LowerOperation", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6153, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "return", "!", "isa", "<", "OverflowingBinaryOperator", ">"], "ground_truth": ["(", "V", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6154, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "split_di", "(", "&", "operand", ",", "<NUM_LIT>", ",", "operands", ",", "operands", "+", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "break", ";", "case", "HImode", ":", "operand", "=", "gen_lowpart", "(", "SImode", ",", "operand", ")", ";", "case", "SImode"], "ground_truth": [":"], "File": "i3863", "Func": "ix86_force_to_memory", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6155, "Length": 89, "Cover_Rate": 0.3272058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DstReg", ",", "SrcReg", ",", "KillSrc", ",", "MachineInstr", "::", "NoFlags"], "ground_truth": [")", ";"], "File": "RISCVInstrInfo14", "Func": "copyPhysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6156, "Length": 19, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MADD_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>"], "ground_truth": ["(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_MADD_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6157, "Length": 43, "Cover_Rate": 0.9148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createCleanupLocalDynamicTLSPass", "(", ")", "{", "return", "new", "LDTLSCleanup", "(", ")"], "ground_truth": [";"], "File": "X86InstrInfo (2)", "Func": "createCleanupLocalDynamicTLSPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6158, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "KindImm", "&&", "inRange", "("], "ground_truth": ["Imm", ",", "MinValue", ",", "MaxValue", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "isImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6159, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CPU_PPC7400", ":", "case", "CPU_PPC8540", ":", "case", "CPU_PPC8548", ":", "case", "CPU_CELL", ":", "case", "CPU_PPCE300C2", ":", "case", "CPU_PPCE300C3", ":", "case", "CPU_PPCE500MC", ":", "case", "CPU_PPCE500MC64", ":", "case", "CPU_PPCE5500", ":", "case", "CPU_PPCE6500", ":", "case", "CPU_TITAN", ":", "return", "<NUM_LIT>", ";", "case", "CPU_PPC476", ":", "case", "CPU_PPC604", ":", "case", "CPU_PPC604E", ":", "case", "CPU_PPC620", ":", "case", "CPU_PPC630", ":", "return", "<NUM_LIT>", ";", "case", "CPU_POWER4", ":", "case", "CPU_POWER5", ":", "case", "CPU_POWER6", ":", "case", "CPU_POWER7", ":", "return", "<NUM_LIT>", ";", "case", "CPU_POWER8", ":", "return", "<NUM_LIT>", ";", "case", "CPU_POWER9", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "powerpcspe", "Func": "rs6000_issue_rate", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6160, "Length": 86, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Imm", "+"], "ground_truth": ["Add", ")", "&", "(", "Add", "-", "<NUM_LIT>", ")", ")", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeVecShiftLImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6161, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MulCandidate", "(", "Instruction", "*", "I", ",", "ValueList", "&", "lhs", ",", "ValueList", "&", "rhs"], "ground_truth": [")", ":"], "File": "ARMParallelDSP1", "Func": "MulCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6162, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "ShuffleVectorSDNode", "*", "N", ",", "unsigned", "UnitSize", ",", "unsigned", "ShuffleKind", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "return", "false", ";", "}", "else", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "return", "false"], "ground_truth": [";"], "File": "PPCISelLowering148", "Func": "isVMRGLShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6163, "Length": 120, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "for", "(", "auto", "*", "GV", ":", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ")", "PromotedGlobals", ".", "insert", "(", "GV", ")", ";", "unsigned", "OptimizationGoal", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "if", "(", "F", ".", "optForMinSize", "(", ")", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "if", "(", "F", ".", "optForSize", "(", ")", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "OptimizationGoal", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMAsmPrinter103", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6164, "Length": 129, "Cover_Rate": 0.35149863760217986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NumVGScaledBytes", ")", "return", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "NumBytes", ")", ";", "std", "::", "string", "CommentBuffer", ";", "llvm", "::", "raw_string_ostream", "Comment", "(", "CommentBuffer", ")", ";", "Comment", "<<", "printReg", "(", "Reg", ",", "&", "TRI", ")", "<<", "<STR_LIT>", ";", "SmallString", "<", "<NUM_LIT>", ">", "OffsetExpr", ";", "appendVGScaledOffsetExpr", "(", "OffsetExpr", ",", "NumBytes", ",", "NumVGScaledBytes", ",", "TRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "Comment", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "CfaExpr", ";", "CfaExpr", ".", "push_back", "(", "dwarf", "::", "DW_CFA_expression", ")", ";", "uint8_t", "buffer", "["], "ground_truth": ["<NUM_LIT>", "]", ";"], "File": "AArch64FrameLowering (2)1", "Func": "createCfaOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6165, "Length": 89, "Cover_Rate": 0.42995169082125606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "HasSSE", "=", "Subtarget", ".", "hasSSE1", "(", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_RegMask", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_RegMask", ";", "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_TLS_Darwin_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_RegCall", ":", "if", "(", "Is64Bit"], "ground_truth": [")", "{"], "File": "X86RegisterInfo100", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6166, "Length": 206, "Cover_Rate": 0.5215189873417722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s64_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6167, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "ix86_reset_previous_fndecl", "(", ")", ";", "return", ";", "}", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_type", "(", "fndecl", ")", ";", "tree", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "!=", "new_tree", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";", "else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";", "}", "ix86_previous_fndecl", "=", "fndecl", ";", "static", "bool", "prev_no_caller_saved_registers", ";", "if", "(", "TARGET_64BIT", "&&", "(", "call_used_regs", "[", "SI_REG", "]", "==", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", ")", ")", ")", "reinit_regs", "(", ")", ";", "else", "if", "(", "prev_no_caller_saved_registers", "!=", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "reinit_regs", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", "||", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "const", "char", "*", "isa", ";", "if", "(", "TARGET_SSE", ")", "isa", "=", "<STR_LIT>", ";", "else", "if", "(", "TARGET_MMX", ")", "isa", "=", "<STR_LIT>", ";", "else", "if", "(", "TARGET_80387", ")", "isa", "=", "<STR_LIT>", ";", "else", "isa", "=", "NULL", ";", "if", "(", "isa", "!=", "NULL", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "sorry", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_EXCEPTION", "?", "G_", "(", "<STR_LIT>", "<STR_LIT>", ")", ":", "G_", "("], "ground_truth": ["<STR_LIT>", "<STR_LIT>", ")", ",", "isa", ")", ";"], "File": "i3868", "Func": "ix86_set_current_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6168, "Length": 248, "Cover_Rate": 0.7025495750708215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "si_from_uchar", "(", "b", ")", ")", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_clgtbi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6169, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVMULLs", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMULLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6170, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "align_rtx", "=", "operands", "[", "<NUM_LIT>", "]", ";", "int", "constp", "=", "GET_CODE", "(", "bytes_rtx", ")", "==", "CONST_INT", ";", "HOST_WIDE_INT", "bytes", "=", "constp", "?", "INTVAL", "(", "bytes_rtx", ")", ":", "<NUM_LIT>", ";", "int", "align", "=", "INTVAL", "(", "align_rtx", ")", ";", "int", "leftover", ";", "rtx", "src_reg", ";", "rtx", "dst_reg", ";", "if", "(", "constp", "&&", "bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "dst_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "orig_dst", ",", "<NUM_LIT>", ")", ")", ";", "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "orig_src", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "align", ">", "UNITS_PER_WORD", ")", "align", "=", "UNITS_PER_WORD", ";", "if", "(", "optimize_size", "||", "!", "constp", "||", "align", "!=", "UNITS_PER_WORD", ")", "{", "block_move_call", "(", "dst_reg", ",", "src_reg", ",", "bytes_rtx", ")", ";", "return", "<NUM_LIT>", ";", "}", "leftover", "=", "bytes", "%"], "ground_truth": ["MAX_MOVE_BYTES", ";"], "File": "m32r3", "Func": "m32r_expand_block_move", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6171, "Length": 123, "Cover_Rate": 0.3219895287958115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "__ev64_opaque__", "__internal_ev_mwhssfaaw", "(", "__ev64_opaque__", "a", ",", "__ev64_opaque__", "b", ")", "{", "__ev64_opaque__"], "ground_truth": ["t", ";"], "File": "spe", "Func": "__internal_ev_mwhssfaaw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6172, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMHazardRecognizer20", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6173, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isRegMaskId", "(", "RA", ".", "Reg", ")", ")", "return", "!", "isRegMaskId", "(", "RB", ".", "Reg", ")", "?", "aliasRR", "(", "RA", ",", "RB", ")", ":", "aliasRM", "(", "RA", ",", "RB", ")", ";", "return", "!", "isRegMaskId", "(", "RB", ".", "Reg", ")", "?", "aliasRM", "(", "RB", ",", "RA", ")", ":", "aliasMM", "("], "ground_truth": ["RA", ",", "RB", ")", ";"], "File": "RDFRegisters", "Func": "alias", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6174, "Length": 56, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "get_attr_type", "(", "insn", ")", ";", "return", "is_fmac_op", "(", "t", ")", "||", "(", "fmul_ok", "&&"], "ground_truth": ["is_fmul_op", "(", "t", ")", ")", ";"], "File": "cortex-a57-fma-steering", "Func": "is_fmul_fmac_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6175, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_MatrixRegister", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64AsmParser1", "Func": "getMatrixElementWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6176, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "cc_mode", "=", "GET_MODE", "(", "cc_reg", ")", ";", "if", "(", "GET_CODE", "(", "src1", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "src2", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "value1", "=", "INTVAL", "(", "src1", ")", ";", "HOST_WIDE_INT", "value2", "=", "INTVAL", "(", "src2", ")", ";", "if", "(", "value1", "==", "<NUM_LIT>", "||", "value2", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "IN_RANGE_P", "(", "value1", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "IN_RANGE_P", "(", "value2", "-", "value1", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "else", "{", "src1", "=", "force_reg", "(", "GET_MODE", "(", "dest", ")", ",", "src1", ")", ";", "src2", "=", "force_reg", "(", "GET_MODE", "(", "dest", ")", ",", "src2", ")", ";", "}", "}", "else", "{", "if", "(", "GET_CODE", "(", "src1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "src1", ")", "!=", "<NUM_LIT>", ")", "src1", "=", "force_reg", "(", "GET_MODE", "(", "dest", ")", ",", "src1", ")", ";", "if", "(", "GET_CODE", "(", "src2", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "src2", ")", "!=", "<NUM_LIT>", ")", "src2", "=", "force_reg", "(", "GET_MODE", "(", "dest", ")", ",", "src2", ")", ";", "}", "test2", "=", "gen_rtx_fmt_ee", "(", "test", ",", "cc_mode", ",", "cc_reg", ",", "const0_rtx", ")", ";", "if_rtx", "=", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "dest", ")", ",", "test2"], "ground_truth": [",", "src1", ",", "src2", ")", ";"], "File": "frv2", "Func": "frv_emit_cond_move", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6177, "Length": 195, "Cover_Rate": 0.6170886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AluKind", "AK", "=", "getAluKind", "(", "QSrc", "[", "i", "]", ")", ";", "AvailableAlus", "[", "AK", "]", ".", "push_back", "(", "QSrc", "["], "ground_truth": ["i", "]", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "LoadAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6178, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "arm_disable_literal_pool", ")", "sorry", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "arm7", "Func": "FOR_EACH_SUBRTX", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6179, "Length": 36, "Cover_Rate": 0.4931506849315068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "getUndefRegState", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "ShiftAmt", ")", ";", "return", "true"], "ground_truth": [";"], "File": "X86InstrInfo64", "Func": "expandSHXDROT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6180, "Length": 36, "Cover_Rate": 0.45569620253164556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "VectorDecoderTable"], "ground_truth": ["[", "RegNo", "]", ";"], "File": "ARM64Disassembler", "Func": "DecodeVectorRegisterClass", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6181, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_pandn_uh", "(", "s", ",", "t"], "ground_truth": [")", ";"], "File": "loongson-mmiintrin", "Func": "pandn_uh", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6182, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "QDst", ".", "insert", "(", "QDst", ".", "end", "(", ")", ",", "QSrc", ".", "begin", "(", ")", ",", "QSrc", ".", "end", "(", ")", ")", ";", "QSrc", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "R600MachineScheduler1", "Func": "MoveUnits", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6183, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "unsignedp", ";", "rtx", "entry_parm", ";", "if", "(", "type", "==", "NULL", "||", "type", "==", "error_mark_node", ")", "return", "true", ";", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "VOIDmode", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "return", "(", "rs6000_parm_needs_stack", "(", "args_so_far", ",", "TREE_TYPE", "(", "type", ")", ")", "||", "rs6000_parm_needs_stack", "(", "args_so_far", ",", "TREE_TYPE", "(", "type", ")", ")", ")", ";", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "&&", "TYPE_TRANSPARENT_AGGR", "(", "type", ")", ")", "type", "=", "TREE_TYPE", "(", "first_field", "(", "type", ")", ")", ";", "if", "(", "pass_by_reference", "(", "get_cumulative_args", "(", "args_so_far", ")", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "true", ")", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";", "unsignedp", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "mode", "=", "promote_mode", "(", "type", ",", "TYPE_MODE", "(", "type", ")", ",", "&", "unsignedp", ")", ";", "if", "(", "rs6000_must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "true", ";", "entry_parm", "=", "rs6000_function_arg", "(", "args_so_far", ",", "mode", ",", "type", ",", "true", ")", ";", "if", "(", "entry_parm", "==", "NULL", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "entry_parm", ")", "==", "PARALLEL", "&&", "XEXP", "(", "XVECEXP", "(", "entry_parm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "NULL_RTX", ")", "return", "true", ";", "if", "(", "rs6000_arg_partial_bytes", "(", "args_so_far", ",", "mode", ",", "type", ",", "true", ")", "!="], "ground_truth": ["<NUM_LIT>", ")", "return", "true", ";"], "File": "rs60004", "Func": "rs6000_parm_needs_stack", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6184, "Length": 224, "Cover_Rate": 0.8853754940711462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "DebugLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "AM", "."], "ground_truth": ["Disp", ",", "AM", ".", "SymbolFlags", ")", ";"], "File": "X86ISelDAGToDAG103", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6185, "Length": 172, "Cover_Rate": 0.5771812080536913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmulq_rot90_fv8hf", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmulq_rot90_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6186, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "base0", ";", "int", "base1", ";", "int", "incdec0", ";", "int", "incdec1", ";", "int", "index0", ";", "int", "index1", ";", "int", "disp0", ";", "int", "disp1", ";", "if", "(", "MEM_VOLATILE_P", "(", "op0", ")", "&&", "MEM_VOLATILE_P", "(", "op1", ")", ")", "return", "<NUM_LIT>", ";", "c4x_S_address_parse", "(", "op0", ",", "&", "base0", ",", "&", "incdec0", ",", "&", "index0", ",", "&", "disp0", ")", ";", "c4x_S_address_parse", "(", "op1", ",", "&", "base1", ",", "&", "incdec1", ",", "&", "index1", ",", "&", "disp1"], "ground_truth": [")", ";"], "File": "c4x1", "Func": "c4x_address_conflict", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 6187, "Length": 73, "Cover_Rate": 0.4269005847953216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "float32x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_f32_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6188, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ElemWidth", "==", "<NUM_LIT>", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "?", "<NUM_LIT>"], "ground_truth": [":", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo36", "Func": "getMaximumVF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6189, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int64_t", "ImmVal", "=", "ValAndVReg", "->", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "OffsetOpc", "==", "TargetOpcode", "::", "G_MUL", ")", "{", "if", "(", "!", "isPowerOf2_32", "(", "ImmVal", ")", ")", "return", "None", ";", "ImmVal", "=", "Log2_32", "(", "ImmVal", ")", ";", "}", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "!=", "ImmVal", ")", "return", "None", ";", "if", "(", "ImmVal", "!=", "LegalShiftVal", ")", "return", "None", ";", "unsigned", "SignExtend", "=", "<NUM_LIT>", ";", "if", "(", "WantsExt", ")", "{", "if", "(", "!", "LookedThroughZExt", ")", "{", "MachineInstr", "*", "ExtInst", "=", "getDefIgnoringCopies", "(", "OffsetReg", ",", "MRI", ")", ";", "auto", "Ext", "=", "getExtendTypeForInst", "(", "*", "ExtInst", ",", "MRI", ",", "true", ")", ";", "if", "(", "Ext", "==", "<STR_LIT>", ")", "return", "None", ";", "SignExtend", "=", "isSignExtendShiftType", "(", "Ext", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "SignExtend", "&&", "Ext", "!=", "<STR_LIT>", ")", "return", "None", ";", "OffsetReg", "=", "ExtInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "MachineIRBuilder", "MIB", "(", "*", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", ";", "OffsetReg", "=", "moveScalarRegClass", "(", "OffsetReg", ",", "<STR_LIT>", ",", "MIB", ")", ";", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addUse", "(", "Base", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addUse", "(", "OffsetReg", ")", ";", "}", ",", "[", "=", "]"], "ground_truth": ["(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AArch64InstructionSelector1", "Func": "selectExtendedSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6190, "Length": 227, "Cover_Rate": 0.41651376146788993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "SSAUpdater", ".", "Initialize"], "ground_truth": ["(", "DstReg", ")", ";"], "File": "SILowerI1Copies34", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6191, "Length": 264, "Cover_Rate": 0.5986394557823129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "set_info", "*", "set", ":", "sets", ")", "if", "(", "set", "->", "bb", "(", ")", "->", "index", "(", ")", "==", "bb", "->", "index", "(", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "riscv-vsetvl", "Func": "any_set_in_bb_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6192, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_andnot_ps", "(", "__m512", "__A", ","], "ground_truth": ["__m512", "__B", ")", "{"], "File": "avx512dqintrin", "Func": "_mm512_andnot_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6193, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "EVal", ")", ")", "return", "<NUM_LIT>", ";", "int64_t", "ans", ";", "EVal", "->", "EvaluateAsAbsolute", "(", "ans", ")", ";", "return", "<STR_LIT>", "(", "EVal", ",", "S", ",", "E"], "ground_truth": [")", ";"], "File": "OR1KAsmParser", "Func": "ParseImmediate", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6194, "Length": 54, "Cover_Rate": 0.453781512605042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X"], "ground_truth": ["(", "The<ISA_LIT>Target", ")", ";"], "File": "KudeyarTargetMachine", "Func": "LLVMInitializeKudeyarTarget", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6195, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Idx", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "sbase", ")", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "auto", "RCID", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", "[", "Idx", "]"], "ground_truth": [".", "RegClass", ";"], "File": "SIInstrInfo1", "Func": "isBufferSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6196, "Length": 43, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmav2sf", "(", "__b", ",", "__c", ","], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vfma_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6197, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_min_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminsq512_mask", "(", "(", "__v8di", ")", "__A", ",", "("], "ground_truth": ["__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_min_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6198, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "="], "ground_truth": ["JTBBs", "[", "i", "]", ";"], "File": "ARMAsmPrinter66", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6199, "Length": 104, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Next", "=", "Bits", ".", "find_next", "(", "v2x", "(", "Prev"], "ground_truth": [")", ")", ";"], "File": "HexagonBitSimplify20", "Func": "find_next", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6200, "Length": 13, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "<STR_LIT>", "|", "<STR_LIT>", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertCacheInvalidate", "(", "MI", ",", "MOI", ".", "getScope"], "ground_truth": ["(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "BEFORE", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "expandAtomicFence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6201, "Length": 143, "Cover_Rate": 0.7258883248730964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtDPP", "(", "Inst", ","], "ground_truth": ["Operands", ",", "false", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "cvtDPP_nomod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6202, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";", "default", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "mcore", "Func": "mcore_symbolic_address_p", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6203, "Length": 58, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "MaskElt", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "MaskElt", "<", "<NUM_LIT>", ")", "continue", ";", "MaskElt", "%=", "LaneSize", ";", "unsigned", "Shamt", "=", "i", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")"], "ground_truth": ["Shamt", "%=", "LaneSize", ";"], "File": "X86ISelLowering198", "Func": "getShuffleVPERMILPImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6204, "Length": 52, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MILOHContainer", "&", "getLOHContainer"], "ground_truth": ["(", ")", "const", "{"], "File": "ARM64MachineFunctionInfo", "Func": "getLOHContainer", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6205, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "|=", "Mask", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||"], "ground_truth": ["VT", "==", "<STR_LIT>", ")", "{"], "File": "AArch64ISelLowering (2)3", "Func": "computeKnownBitsForTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6206, "Length": 185, "Cover_Rate": 0.4223744292237443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x1_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_f64_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6207, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "unsigned", "ConstantBusUseCount", "=", "<NUM_LIT>", ";", "if", "(", "Desc", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "imm", ")", "!=", "-", "<NUM_LIT>", ")", "{", "++", "ConstantBusUseCount", ";", "}", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "<STR_LIT>", ")", "{", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opcode"], "ground_truth": [",", "<STR_LIT>", "::", "src1", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6208, "Length": 102, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVectorIndexHOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")"], "ground_truth": [")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addVectorIndexHOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6209, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "e", "+", "i", ")", ","], "ground_truth": ["i", ")", ")", "return", "false", ";"], "File": "X86ISelLowering150", "Func": "isMOVDDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6210, "Length": 66, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_extracti64x2_epi64", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_extracti64x2_256_mask", "(", "(", "__v4di", ")", "__A", ",", "__imm", ",", "(", "__v2di", ")"], "ground_truth": ["_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_extracti64x2_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6211, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "get_jump_table_size", "(", "rtx", "insn", ")", "{", "if", "(", "JUMP_TABLES_IN_TEXT_SECTION", "||", "<NUM_LIT>", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "int", "elt", "=", "GET_CODE", "(", "body", ")", "=="], "ground_truth": ["ADDR_DIFF_VEC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "arm3", "Func": "get_jump_table_size", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6212, "Length": 37, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumEltsPer128BitChunk", "=", "NumElts", "/", "Num128BitChunks", ";", "unsigned", "NumEltsPer64BitChunk", "=", "NumEltsPer128BitChunk", "/", "<NUM_LIT>", ";", "assert", "(", "(", "NumEltsPer128BitChunk", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElts", ";", "j", "+=", "NumEltsPer128BitChunk", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumEltsPer128BitChunk", ";", "++", "i", ")", "{", "int", "LIdx", "=", "LMask", "[", "i", "+", "j", "]", ",", "RIdx", "=", "RMask", "[", "i", "+", "j", "]", ";", "if", "(", "LIdx", "<", "<NUM_LIT>", "||", "RIdx", "<", "<NUM_LIT>", "||", "(", "!", "A", ".", "getNode", "(", ")", "&&", "(", "LIdx", "<", "(", "int", ")", "NumElts", "||", "RIdx", "<", "(", "int", ")", "NumElts", ")", ")", "||", "(", "!", "B", ".", "getNode", "(", ")", "&&", "(", "LIdx", ">=", "(", "int", ")", "NumElts", "||", "RIdx", ">=", "(", "int", ")", "NumElts", ")", ")", ")", "continue", ";", "if", "(", "!", "(", "(", "RIdx", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "LIdx", "+", "<NUM_LIT>", ")", "==", "RIdx", ")", "&&", "!", "(", "(", "LIdx", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "RIdx", "+", "<NUM_LIT>", ")", "==", "LIdx", "&&", "IsCommutative", ")", ")", "return", "false", ";", "int", "Base", "=", "LIdx", "&", "~", "<NUM_LIT>", ";", "int", "Index", "=", "(", "(", "Base", "%", "NumEltsPer128BitChunk", ")", "/", "<NUM_LIT>", ")", "+", "(", "(", "Base", "%", "NumElts", ")", "&", "~", "(", "NumEltsPer128BitChunk", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "B", "&&", "Base", ">=", "(", "int", ")", "NumElts", ")", "||", "(", "!", "B", "&&", "i", ">=", "NumEltsPer64BitChunk", ")", ")", "Index", "+=", "NumEltsPer64BitChunk", ";", "PostShuffleMask", "[", "i", "+", "j", "]", "=", "Index", ";", "}", "}", "SDValue", "NewLHS", "=", "A", ".", "getNode", "(", ")", "?", "A", ":", "B", ";", "SDValue", "NewRHS", "=", "B", ".", "getNode", "(", ")", "?", "B", ":", "A", ";", "bool", "IsIdentityPostShuffle", "=", "isSequentialOrUndefInRange", "(", "PostShuffleMask", ",", "<NUM_LIT>", ",", "NumElts", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsIdentityPostShuffle", ")", "PostShuffleMask", ".", "clear", "(", ")", ";", "if", "(", "!", "IsIdentityPostShuffle", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "VT", ".", "isFloatingPoint", "(", ")", "&&", "isMultiLaneShuffleMask", "(", "<NUM_LIT>", ",", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "PostShuffleMask", ")", ")", "return", "false", ";", "if", "(", "!", "shouldUseHorizontalOp", "(", "NewLHS", "==", "NewRHS", "&&", "(", "NumShuffles", "<", "<NUM_LIT>", "||", "!", "IsIdentityPostShuffle", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "false", ";", "LHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "NewLHS"], "ground_truth": [")", ";"], "File": "X86ISelLowering118", "Func": "isHorizontalBinOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6213, "Length": 378, "Cover_Rate": 0.3351063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ","], "ground_truth": ["Size", ",", "<NUM_LIT>", ")", ";"], "File": "X86CallLowering25", "Func": "assignValueToAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6214, "Length": 48, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isGFX10", "(", "*", "STI", ")", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo10", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6215, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "CalculateStackSlotSize", "(", "EVT", "ArgVT", ",", "<STR_LIT>", "Flags", ",", "unsigned", "PtrByteSize", ")", "{", "unsigned", "ArgSize", "=", "ArgVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "ArgSize", "=", "Flags", ".", "getByValSize", "(", ")", ";", "ArgSize", "=", "(", "(", "ArgSize", "+", "PtrByteSize", "-", "<NUM_LIT>", ")", "/", "PtrByteSize", ")", "*", "PtrByteSize", ";", "return"], "ground_truth": ["ArgSize", ";"], "File": "PPCISelLowering (2)1", "Func": "CalculateStackSlotSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6216, "Length": 60, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lbtruncv2dfv2di", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vcvtq_s64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6217, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "=", "this", "->", "Reserved", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "reserveAllSubregs", "(", "&", "Reserved", ",", "getFrameRegister", "(", "MF", ")", ")", ";", "return", "Reserved"], "ground_truth": [";"], "File": "MOSRegisterInfo", "Func": "getReservedRegs", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6218, "Length": 40, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MinValue", "=", "getMinValue", "(", ")", ";", "int", "MaxValue", "=", "getMaxValue", "(", ")", ";", "const", "MCOperand", "&", "MO", "=", "getOperand", "(", "ExtOpNum", ")", ";", "if", "(", "MO", ".", "isExpr", "("], "ground_truth": [")", ")", "return", "true", ";"], "File": "HexagonMCInst", "Func": "isConstExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6219, "Length": 35, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getFunctionAlignment", "(", "const", "Function", "*", "F", ")", "const", "{", "return", "F", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")"], "ground_truth": ["?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "MSP430ISelLowering13", "Func": "getFunctionAlignment", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6220, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "("], "ground_truth": ["TM", ")", ";"], "File": "BPFISelDAGToDAG", "Func": "createBPFISelDag", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6221, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser", "Func": "matchVectorRegName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6222, "Length": 242, "Cover_Rate": 0.7682539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", "==", "<NUM_LIT>", ")", "NumLanes", "=", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts"], "ground_truth": ["/", "NumLanes", ";"], "File": "X86ShuffleDecode12", "Func": "DecodeUNPCKHMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6223, "Length": 37, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vqnegv4hi"], "ground_truth": ["(", "__a", ")", ";"], "File": "arm", "Func": "neon_vqneg_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6224, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cfun", "->", "machine"], "ground_truth": ["->", "must_initialize_gp_p", ";"], "File": "mips", "Func": "mips_must_initialize_gp_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6225, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "CapabilityList", "&", "getMinimalCapabilities", "(", ")", "const", "{"], "ground_truth": ["return", "minimalCaps", ";", "}"], "File": "SPIRVCapabilityUtils", "Func": "getMinimalCapabilities", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6226, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetReorderDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "Cpu0AsmParser", "Func": "parseDirectiveSet", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6227, "Length": 40, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "curPos", "=", "<NUM_LIT>", ";", "curArg", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "TriCoreCallingConvHook", "Func": "init", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6228, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";", "OS", "<<", "Offset"], "ground_truth": [";"], "File": "MipsInstPrinter4", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6229, "Length": 189, "Cover_Rate": 0.5206611570247934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addOperands", "(", "MachineInstrBuilder", "&", "MIB", ",", "ArrayRef", "<", "MachineOperand", ">", "MOs", ",", "int", "PtrOffset", "=", "<NUM_LIT>", ")", "{", "unsigned", "NumAddrOps", "=", "MOs", ".", "size", "(", ")", ";", "if", "(", "NumAddrOps", "<", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumAddrOps", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MOs", "[", "i", "]", ")", ";", "addOffset", "(", "MIB", ",", "PtrOffset", ")", ";", "}", "else", "{", "assert", "(", "MOs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumAddrOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MOs", "[", "i", "]", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "PtrOffset", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "isImm", "("], "ground_truth": [")", ")", "{"], "File": "X86InstrInfo96", "Func": "addOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6230, "Length": 147, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegOrImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "isReg", "(", ")", ")"], "ground_truth": ["addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "addRegOrImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6231, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_bf16", "(", "bfloat16_t", "__a", ")", "{", "return", "__builtin_neon_vdup_nv4bf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vdup_n_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6232, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "-", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vnegq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6233, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isITCondCodeRestrictedFP", "(", ")", "const", "{", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC"], "ground_truth": ["==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6234, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SrcVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ")", ";", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "if", "(", "!", "VecLT", ".", "second", ".", "isVector", "(", ")", "||", "!", "TLI", "->", "isTypeLegal", "(", "DstVT", ")", ")", "return", "Cost", "+", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ",", "TTI", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";", "if", "(", "DstVT", ".", "getFixedSizeInBits", "(", ")", "<", "SrcVT", ".", "getFixedSizeInBits", "(", ")", ")", "return", "Cost", "+", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ",", "TTI", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "SExt", ":", "return", "Cost", ";", "case", "Instruction", "::", "ZExt", ":", "if", "(", "DstVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "SrcVT", "."], "ground_truth": ["getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Cost", ";"], "File": "AArch64TargetTransformInfo31", "Func": "getExtractWithExtendCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6235, "Length": 140, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_LAKEMONT", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_K6", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_BDVER1", ":", "case", "PROCESSOR_BDVER2", ":", "case", "PROCESSOR_BDVER3", ":", "case", "PROCESSOR_BDVER4", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_CORE2", ":", "case", "PROCESSOR_NEHALEM", ":", "case", "PROCESSOR_SANDYBRIDGE", ":", "case", "PROCESSOR_HASWELL", ":", "case", "PROCESSOR_BONNELL"], "ground_truth": [":"], "File": "i3865", "Func": "ia32_multipass_dfa_lookahead", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6236, "Length": 48, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_i64gather_epi64", "(", "__m256i", "__src", ",", "long", "long", "int", "const", "*", "__base", ",", "__m256i", "__index", ",", "__m256i", "__mask", ",", "const", "int", "__scale", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_gatherdiv4di", "(", "(", "__v4di", ")", "__src", ",", "__base", ",", "(", "__v4di", ")"], "ground_truth": ["__index", ",", "(", "__v4di", ")", "__mask", ",", "__scale", ")", ";"], "File": "avx2intrin", "Func": "_mm256_mask_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6237, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrbq_scatter_offset_p_sv16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__base", ",", "__offset", ",", "__value"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vstrbq_scatter_offset_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6238, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")"], "ground_truth": ["MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";"], "File": "SparcInstrInfo17", "Func": "storeRegToAddr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6239, "Length": 55, "Cover_Rate": 0.31976744186046513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering85", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6240, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCRC", "(", ")", "const", "{", "return"], "ground_truth": ["HasCRC", ";"], "File": "MipsSubtarget (2)3", "Func": "hasCRC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6241, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq512_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "<NUM_LIT>"], "ground_truth": [",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cmple_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6242, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "<NUM_LIT>", ";", "unsigned", "StartBit", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "if", "(", "Reg", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "Size", "/=", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "Size", ")", "-", "<NUM_LIT>", ";", "unsigned", "Used", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "StartBit", "+", "Reg", "+", "I", ")", ")", "Used", "|=", "<NUM_LIT>", "<<", "I", ";", "RegsUsed", ".", "set", "(", "StartBit", "+", "Reg", ",", "StartBit", "+", "Reg", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "<NUM_LIT>", ")", "?", "Reg", "%", "NUM_SGPR_BANKS", ":", "unsigned", "(", "Bank", "-", "SGPR_BANK_OFFSET", ")", ";", "Mask", "=", "(", "Mask", "|", "(", "Mask", ">>", "NUM_SGPR_BANKS", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";", "return", "Mask"], "ground_truth": ["<<", "SGPR_BANK_OFFSET", ";"], "File": "GCNRegBankReassign1", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6243, "Length": 153, "Cover_Rate": 0.4005235602094241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_m_n_s16_f16", "(", "int16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "const", "int", "__imm6", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcvtq_m_n_from_f_sv8hi", "(", "__inactive", ",", "__a", ",", "__imm6", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_m_n_s16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6244, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "IntVT", ",", "Extract", ")", ";", "ArgVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "MemVT", ",", "ArgVal", ")", ";", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL"], "ground_truth": [",", "Load", ",", "Signed", ",", "Arg", ")", ";"], "File": "SIISelLowering47", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6245, "Length": 132, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv4hi", "(", "(", "const", "__builtin_neon_hi"], "ground_truth": ["*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld3_dup_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6246, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseType", "==", "Base", "::"], "ground_truth": ["FrameIndexBase", ";"], "File": "M68kISelDAGToDAG", "Func": "hasFrameIndex", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6247, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ")", "&&", "mode_supports_pre_incdec_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "false", ")", ")", "return", "true", ";", "if", "(", "address_is_prefixed", "(", "addr", ",", "mode", ",", "NON_PREFIXED_DS", ")", ")", "return", "true", ";", "if", "(", "TARGET_MACHO", "&&", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "return", "darwin_rs6000_legitimate_lo_sum_const_p", "(", "XEXP"], "ground_truth": ["(", "addr", ",", "<NUM_LIT>", ")", ",", "mode", ")", ";"], "File": "rs6000", "Func": "mem_operand_gpr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6248, "Length": 95, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RS", ".", "forward", "(", "MachineBasicBlock", "::", "iterator", "(", "G", "->", "getStart", "(", ")", ")", ")", ";", "unsigned", "RegClassID", "=", "G", "->", "getStart", "(", ")", "->", "getDesc", "(", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ";", "BitVector", "AvailableRegs", "=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "G", "->", "getStart", "(", ")", ",", "E", "=", "G", "->", "getEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RS", ".", "forward", "(", "I", ")", ";", "AvailableRegs", "&=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "auto", "J", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "J", ".", "isRegMask", "(", ")", ")", "AvailableRegs", ".", "clearBitsNotInMask", "(", "J", ".", "getRegMask", "(", ")", ")", ";", "if", "(", "J", ".", "isReg", "(", ")", "&&", "J", ".", "isDef", "(", ")", "&&", "AvailableRegs", "[", "J", "."], "ground_truth": ["getReg", "(", ")", "]", ")", "{"], "File": "AArch64A57FPLoadBalancing10", "Func": "scavengeRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6249, "Length": 156, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering144", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6250, "Length": 44, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "m_pRelocator", "!=", "NULL", ")", ";", "return", "m_pRelocator"], "ground_truth": [";"], "File": "AArch64LDBackend", "Func": "getRelocator", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6251, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "RegNo", ">=", "<STR_LIT>", "&&", "RegNo", "<=", "<STR_LIT>", ")", "||", "(", "RegNo", ">=", "<STR_LIT>", "&&"], "ground_truth": ["RegNo", "<=", "<STR_LIT>", ")", "||", "(", "RegNo", ">=", "<STR_LIT>", "&&", "RegNo", "<=", "<STR_LIT>", ")", ")", ";"], "File": "X86BaseInfo11", "Func": "is32ExtendedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6252, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitADD", "(", "Register", "DefReg", ",", "MachineOperand", "&", "LHS", ",", "MachineOperand", "&", "RHS", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "const", "std", "::", "array", "<", "std", "::", "array", "<", "unsigned", ",", "<NUM_LIT>", ">", ",", "<NUM_LIT>", ">", "OpcTable", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", "}", "}", "}", ";"], "File": "AArch64InstructionSelector50", "Func": "emitADD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6253, "Length": 62, "Cover_Rate": 0.6966292134831461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "<ISA_LIT>Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{", "if", "(", "!", "isCortexA57", "(", ")", ")", "return", "nullptr", ";", "return", "llvm", "::", "make_unique", "<", "A57ChainingConstraint"], "ground_truth": [">", "(", ")", ";"], "File": "AArch64Subtarget11", "Func": "getCustomPBQPConstraints", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6254, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFP<ISA_LIT>v8", "=", "false", ";", "HasNEON", "=", "false", ";", "MinSize", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget28", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6255, "Length": 140, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "cerr", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "cerr", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "N", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Op0", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Base", "=", "Op0", ";", "Index", "=", "Zero", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "{", "GlobalAddressSDNode", "*", "GSDN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op0", ")", ";", "GlobalValue", "*", "GV", "=", "GSDN", "->", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "Base", "=", "Op0", ";", "Index", "=", "Zero", ";", "return", "true", ";", "}", "break", ";", "}", "}", "}", "break", ";", "}", "return", "false"], "ground_truth": [";"], "File": "SPUISelDAGToDAG3", "Func": "SelectAFormAddr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6256, "Length": 141, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vmulxd_f64", "(", "__a", ",", "__aarch64_vget_lane_any", "(", "__v", ",", "__lane", ")"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vmulxd_lane_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6257, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rotation", "==", "<NUM_LIT>", ")", "Rotation", "=", "CandidateRotation", ";", "else", "if", "(", "Rotation", "!=", "CandidateRotation", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MaskV", "=", "Mask", "[", "l", "+", "i", "]", "<", "NumElts", "?", "V1", ":", "V2", ";", "SDValue", "&", "TargetV", "=", "StartIdx", "<", "<NUM_LIT>", "?", "Hi", ":", "Lo", ";", "if", "(", "!", "TargetV", ")", "TargetV", "=", "MaskV", ";", "else", "if", "(", "TargetV", "!=", "MaskV", ")", "return", "SDValue", "(", ")", ";", "}", "}", "assert", "(", "Rotation", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Lo", "||", "Hi", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Lo", ")", "Lo", "=", "Hi", ";", "else", "if", "(", "!", "Hi", ")", "Hi", "=", "Lo", ";", "MVT", "ByteVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", "*", "NumLanes", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Hi", ")", ";", "int", "Scale", "=", "<NUM_LIT>", "/", "NumLaneElts", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVT", ",", "Lo", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "Rotation", "*", "Scale", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")"], "ground_truth": ["<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6258, "Length": 243, "Cover_Rate": 0.43315508021390375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Iterator", "&", "down", "(", ")", "{", "Pos", "=", "DS", ".", "nextDown", "(", "Pos", ")"], "ground_truth": [";", "return", "*", "this", ";"], "File": "RDFGraph", "Func": "down", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6259, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrwq_gather_offset_z_s32", "(", "int32_t", "const", "*", "__base", ",", "uint32x4_t", "__offset", ",", "mve_pred16_t", "__p"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vldrwq_gather_offset_z_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6260, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "AArch64Subtarget1", "Func": "getTargetLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6261, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<"], "ground_truth": ["<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "File": "OR1KDisassembler1", "Func": "readInstruction32", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6262, "Length": 38, "Cover_Rate": 0.4367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "maxCallFrameSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc"], "ground_truth": ["(", ")", ";"], "File": "PPCRegisterInfo12", "Func": "lowerDynamicAreaOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6263, "Length": 83, "Cover_Rate": 0.6058394160583942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")"], "ground_truth": [";"], "File": "LEGMCTargetDesc", "Func": "createLEGMCInstrInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6264, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoTrap", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoTrap", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ","], "ground_truth": ["Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering101", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6265, "Length": 65, "Cover_Rate": 0.7738095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasStackRealignment", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasSVE", "(", ")", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasCalculatedStackSizeSVE", "(", ")", "||", "AFI", "->", "getStackSizeSVE", "(", ")", ")", "return", "true", ";", "}", "return", "MFI", ".", "getLocalFrameSize"], "ground_truth": ["(", ")", ">=", "<NUM_LIT>", ";"], "File": "AArch64RegisterInfo25", "Func": "hasBasePointer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6266, "Length": 68, "Cover_Rate": 0.6126126126126126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "VA", ".", "getLocReg", "("], "ground_truth": [")", ",", "VA", ")", ";"], "File": "M88kCallLowering", "Func": "assignCustomValue", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6267, "Length": 86, "Cover_Rate": 0.3706896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSMEI64", "(", ")", "const", "{", "return"], "ground_truth": ["HasSMEI64", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasSMEI64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6268, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">"], "ground_truth": ["(", "Inst", ",", "Imm", ")", ";"], "File": "M88kDisassembler", "Func": "decodeBFOffsetOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6269, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ShortenInst", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "F", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Changed", "="], "ground_truth": ["false", ";"], "File": "SystemZShortenInst1", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6270, "Length": 35, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_code_label", "*", "ix86_expand_aligntest", "(", "rtx", "variable", ",", "int", "value", ",", "bool", "epilogue", ")", "{", "rtx_code_label", "*", "label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmpcount", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "variable", ")", ")", ";", "if", "(", "GET_MODE", "(", "variable", ")", "==", "DImode", ")", "emit_insn", "(", "gen_anddi3", "(", "tmpcount", ",", "variable", ",", "GEN_INT", "(", "value", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_andsi3", "(", "tmpcount", ",", "variable", ",", "GEN_INT", "(", "value", ")", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "tmpcount", ",", "const0_rtx", ",", "EQ", ",", "<NUM_LIT>", ",", "GET_MODE", "(", "variable", ")", ",", "<NUM_LIT>", ",", "label", ")", ";", "if", "(", "epilogue", ")", "predict_jump", "(", "REG_BR_PROB_BASE"], "ground_truth": ["*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_aligntest", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6271, "Length": 107, "Cover_Rate": 0.8842975206611571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "this", "->", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "fixFSMULD", "(", ")", ")", "{", "addPass", "(", "new", "FixFSMULD", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "}", "if", "(", "this", "->", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl"], "ground_truth": ["(", ")", "->", "replaceFMULS", "(", ")", ")", "{"], "File": "SparcTargetMachine51", "Func": "addPreEmitPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6272, "Length": 47, "Cover_Rate": 0.35074626865671643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLO32DSPAsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addLO32DSPAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6273, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CmpMI", "=", "MIRBuilder", ".", "buildInstr", "(", "Opc", ",", "{", "ZReg", "}", ",", "{", "LHS", ".", "getReg", "(", ")", "}", ")", ";", "if", "(", "ImmFns", ")", "{", "for", "(", "auto", "&", "RenderFn", ":", "*", "ImmFns", ")", "RenderFn", "(", "CmpMI", ")", ";", "}", "else", "{", "CmpMI", ".", "addUse", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", "constrainSelectedInstRegOperands", "(", "*", "CmpMI", ",", "TII"], "ground_truth": [",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector11", "Func": "emitCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6274, "Length": 68, "Cover_Rate": 0.31627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "MachineFunction", "*", "MF", "=", "MMI", "->", "getMachineFunction", "(", "F", ")", ";", "assert", "(", "MF", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "PMFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "PMFI", "->", "setSinglePath", "(", ")", ";", "NumSPTotal", "++", ";", "W", ".", "push_back", "(", "MF", ")", ";", "}", "}", "while", "(", "!", "W", ".", "empty", "(", ")", ")", "{", "MachineFunction", "*", "MF", "=", "W", ".", "front", "(", ")", ";", "W", ".", "pop_front", "("], "ground_truth": [")", ";"], "File": "PatmosSPMark", "Func": "runOnMachineModule", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6275, "Length": 90, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isPowerOf2_32", "(", "LMUL", ")", "&&", "LMUL", "<=", "<NUM_LIT>", "&&", "(", "!", "Fractional", "||"], "ground_truth": ["LMUL", "!=", "<NUM_LIT>", ")", ";"], "File": "RISCVBaseInfo", "Func": "isValidLMUL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6276, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "(", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6277, "Length": 99, "Cover_Rate": 0.3018292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>Target", "(", ")", "{", "static", "Target"], "ground_truth": ["The<ISA_LIT>Target", ";"], "File": "LanaiTargetInfo10", "Func": "getTheLanaiTarget", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6278, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM"], "ground_truth": [")", ";"], "File": "JVMTargetMachine", "Func": "createPassConfig", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6279, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "<NUM_LIT>", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "VLdDup", ";", "if", "(", "is64BitVector", "||", "NumVecs", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "<NUM_LIT>", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred"], "ground_truth": [",", "Reg0", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6280, "Length": 409, "Cover_Rate": 0.4106425702811245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "T", ",", "TT", ")", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "XCoreMCTargetDesc21", "Func": "createXCoreMCAsmInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6281, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return"], "ground_truth": ["EndLoc", ";"], "File": "Cpu0AsmParser", "Func": "getEndLoc", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6282, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32_t", ")", "__builtin_neon_vget_lanev4sf", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon4_vgetq_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6283, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "MO", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6284, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "new_reg", ")", "{", "new_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "and_base", ")", ")", ";", "and_mask", "=", "XEXP", "(", "and_op", ",", "<NUM_LIT>", ")", ";", "}", "rtx", "copy", "=", "gen_rtx_SET", "(", "new_reg", ",", "and_base", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_after", "(", "copy", ",", "and_insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "and_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "}", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "=", "gen_rtx_AND", "(", "GET_MODE", "(", "new_reg", ")", ",", "new_reg", ",", "and_mask", ")", ";", "SET_SRC", "(", "body", ")", "="], "ground_truth": ["src_reg", ";"], "File": "rs6000-p8swap", "Func": "FOR_EACH_INSN_INFO_USE", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6285, "Length": 89, "Cover_Rate": 0.326007326007326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "get<ISA_LIT>AS", "(", ")", ".", "PRIVATE_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "<STR_LIT>", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "("], "ground_truth": ["V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo74", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6286, "Length": 131, "Cover_Rate": 0.9562043795620438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "Subtarget", "->", "is64Bit", "(", ")", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", "&&", "AM", ".", "SymbolFlags", "==", "<STR_LIT>", "&&", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "X86ISelDAGToDAG125", "Func": "MatchAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6287, "Length": 88, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";", "return", ";", "}", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "getLinkage", "(", ")", "==", "GlobalValue", "::", "PrivateLinkage", ")", "{", "AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", "(", "GV", ")", ")", "return", ";", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "isModuleLinkage", "(", "GV", ")", ")", "{", "TS", "->", "Emit<ISA_LIT>HsaModuleScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "TS", "->", "Emit<ISA_LIT>HsaProgramScopeGlobal", "(", "GV"], "ground_truth": ["->", "getName", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter1", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6288, "Length": 98, "Cover_Rate": 0.4016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>RegisterInfo", "::", "getFrameIndexOffset", "(", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FI", ")", "+", "MFI", "->", "getOffsetAdjustment", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "<NUM_LIT>", ")", "StackSize", "-=", "<ISA_LIT>MFI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "Offset", "+=", "StackSize", "-", "TFI", ".", "getOffsetOfLocalArea", "(", ")", ";", "if", "(", "StackSize", "||", "MFI", "->", "hasCalls", "(", ")", ")", "Offset", "-=", "TFI", ".", "getOffsetOfLocalArea", "(", ")", ";", "return", "Offset"], "ground_truth": [";"], "File": "SystemZRegisterInfo37", "Func": "getFrameIndexOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6289, "Length": 123, "Cover_Rate": 0.9919354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "Entry", ":", "Pred", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Entries", ".", "count", "(", "Entry", ")", "||", "Map", ".", "count", "(", "std", "::", "make_pair", "(", "InLoop", ".", "count", "(", "Pred", ")", ",", "Entry", ")", ")", ")", "continue", ";", "if", "(", "EntryToLayoutPred", ".", "count", "(", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", ")", "&&", "EntryToLayoutPred", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", "]", "!=", "Pred", ")", "continue", ";", "MachineBasicBlock", "*", "Routing", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "Pred", "->", "isLayoutSuccessor", "(", "Entry", ")", "?", "MachineFunction", "::", "iterator", "(", "Entry", ")", ":", "MF", ".", "end", "(", ")", ",", "Routing", ")", ";", "Blocks", ".", "insert", "(", "Routing", ")", ";", "BuildMI", "(", "Routing", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Indices", "[", "Entry", "]", ")", ";", "BuildMI", "(", "Routing", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Dispatch", ")", ";", "Routing", "->", "addSuccessor", "(", "Dispatch", ")", ";", "Map", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", "]", "=", "Routing", ";", "}", "}", "for", "(", "auto", "*", "Pred", ":", "AllPreds", ")", "{", "bool", "PredInLoop", "=", "InLoop", ".", "count", "(", "Pred", ")", ";", "for", "(", "MachineInstr", "&", "Term", ":", "Pred", "->", "terminators", "(", ")", ")", "for", "(", "auto", "&", "Op", ":", "Term", ".", "explicit_uses", "(", ")", ")", "if", "(", "Op", ".", "isMBB", "(", ")", "&&", "Indices", ".", "count", "(", "Op", ".", "getMBB", "(", ")", ")", ")", "Op", ".", "setMBB", "(", "Map", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Op", ".", "getMBB", "(", ")", ")", "]", ")", ";", "for", "(", "auto", "*", "Succ", ":", "Pred", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Entries", ".", "count", "(", "Succ", ")", ")", "continue", ";", "auto", "*", "Routing", "=", "Map", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Succ", ")", "]", ";", "Pred", "->", "replaceSuccessor", "(", "Succ", ","], "ground_truth": ["Routing", ")", ";"], "File": "WebAssemblyFixIrreducibleControlFlow21", "Func": "makeSingleEntryLoop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6290, "Length": 323, "Cover_Rate": 0.3382198952879581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "A", "=", "LHS", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "LMask", "[", "i", "]", "=", "i", ";", "}", "SDValue", "C", ",", "D", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RMask", "(", "NumElts", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "C", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "D", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "RHS", ".", "getNode", "(", ")", ")", "->", "getMask", "(", ")", ";", "std", "::", "copy", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "RMask", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "C", "=", "RHS", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "RMask", "[", "i", "]", "=", "i", ";", "}", "if", "(", "!", "(", "A", "==", "C", "&&", "B", "==", "D", ")", "&&", "!", "(", "A", "==", "D", "&&", "B", "==", "C", ")", ")", "return", "false", ";", "if", "(", "!", "A", ".", "getNode", "(", ")", "&&", "!", "B", ".", "getNode", "(", ")", ")", "return", "false", ";", "if", "(", "A", "!=", "C", ")", "CommuteVectorShuffleMask", "(", "RMask", ",", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "LIdx", "=", "LMask", "[", "i", "]", ",", "RIdx", "=", "RMask", "[", "i", "]", ";", "if", "(", "LIdx", "<", "<NUM_LIT>", "||", "RIdx", "<", "<NUM_LIT>", "||", "(", "!", "A", ".", "getNode", "(", ")", "&&", "(", "LIdx", "<", "(", "int", ")", "NumElts", "||", "RIdx", "<", "(", "int", ")", "NumElts", ")", ")", "||", "(", "!", "B", ".", "getNode", "(", ")"], "ground_truth": ["&&", "(", "LIdx", ">=", "(", "int", ")", "NumElts", "||", "RIdx", ">=", "(", "int", ")", "NumElts", ")", ")", ")", "continue", ";"], "File": "X86ISelLowering114", "Func": "isHorizontalBinOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6291, "Length": 349, "Cover_Rate": 0.49715099715099714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "return", "Error", "(", "StartLoc", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AGCAsmParser", "Func": "ParseRegister", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6292, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "frv_start_packet", "(", "void", ")", "{", "enum", "frv_insn_group", "group", ";", "memset", "(", "frv_packet", ".", "regstate", ",", "<NUM_LIT>", ",", "sizeof", "(", "frv_packet", ".", "regstate", ")", ")", ";", "frv_packet", ".", "num_mems", "=", "<NUM_LIT>", ";", "frv_packet", ".", "num_insns", "=", "<NUM_LIT>", ";", "for", "(", "group", "=", "GROUP_I", ";", "group", "<"], "ground_truth": ["NUM_GROUPS", ";"], "File": "frv", "Func": "frv_start_packet", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6293, "Length": 49, "Cover_Rate": 0.6712328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseOptionalOpr", "(", "OperandVector", "&", "Operands", ")", "{", "OperandMatchResultTy", "res", ";", "for", "(", "const", "OptionalOperand", "&", "Op", ":", "<ISA_LIT>OptionalOperandTable", ")", "{", "if", "(", "Op", ".", "IsBit", ")", "{", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyDim", ")", "{", "res", "=", "parseDim", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyCPol", ")", "{", "res", "=", "parseCPol", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::"], "ground_truth": ["ImmTyBLGP", "&&", "res", "==", "MatchOperand_NoMatch", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6294, "Length": 262, "Cover_Rate": 0.888135593220339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "LanaiFrameLowering6", "Func": "replaceAdjDynAllocPseudo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6295, "Length": 57, "Cover_Rate": 0.3630573248407643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "MovY", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MovY", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "!", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "T", "||", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "Tsub", "||", "MovY", "->", "hasRegisterImplicitUseOperand", "(", "<STR_LIT>", ")", ")", "continue", ";", "Register", "Y", "=", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ysub", "=", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "Y", ")", ")", "continue", ";", "MachineInstr", "*", "MovX", "=", "nullptr", ";", "for", "(", "auto", "IY", "=", "MovY", "->", "getIterator", "(", ")", ",", "I", "=", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "IY", ";", "++", "I", ")", "{", "if", "(", "instReadsReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "T", ",", "Tsub", ",", "TRI", ")", "||", "(", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "!", "instReadsReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", ")", "{", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "||", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "X", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "continue", ";", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MovT", "<<", "*", "MovX", "<<", "*", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MovT", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", "."], "ground_truth": ["addReg", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";"], "File": "SIShrinkInstructions13", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6296, "Length": 531, "Cover_Rate": 0.5462962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MC", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup"], "ground_truth": [">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "Z80MCCodeEmitter1", "Func": "encodeInstruction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6297, "Length": 28, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LE", ".", "write", "<", "uint8_t", ">", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "LE", ".", "write", "<", "uint8_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "else", "LE", ".", "write", "<", "uint8_t", ">", "(", "SwapBits", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", ";", "LE", ".", "write", "<", "uint16_t", ">", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "LE", ".", "write", "<", "uint32_t", ">", "(", "Value", "&", "<NUM_LIT>", ")", ";", "else", "BE", ".", "write", "<", "uint32_t", ">", "(", "Value", "&", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Imm", "=", "MO", ".", "isImm", "(", ")", "?", "MO", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint16_t", ">", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "LE", ".", "write", "<", "uint32_t", ">", "(", "Imm", ">>", "<NUM_LIT>", ")", ";", "else", "BE", ".", "write", "<", "uint32_t", ">", "(", "Imm", ">>", "<NUM_LIT>", ")", ";", "}", "else", "{", "uint64_t", "Value", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "{", "LE", ".", "write", "<", "uint8_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint16_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")"], "ground_truth": ["&", "<NUM_LIT>", ")", ";"], "File": "BPFMCCodeEmitter12", "Func": "encodeInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6298, "Length": 243, "Cover_Rate": 0.5841346153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", "."], "ground_truth": ["BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetTOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6299, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "buildAUTIA", "(", "MBB", ",", "DL", ",", "MI", ")", ".", "addReg", "(", "Ptr", ",", "RegState", "::"], "ground_truth": ["Define", ")", ".", "addUse", "(", "Mod", ")", ";"], "File": "AArch64DummyPA", "Func": "buildAUTIA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6300, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getTargetShuffleNode", "(", "unsigned", "Opc", ",", "DebugLoc", "dl", ",", "EVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering114", "Func": "getTargetShuffleNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6301, "Length": 51, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "if", "(", "CALL_P", "(", "insn", ")", ")", "callee_abis", ".", "note_callee_abi", "(", "insn_callee_abi", "(", "insn", ")", ")", ";", "HARD_REG_SET", "extra_caller_saves", "=", "callee_abis", ".", "caller_save_regs", "(", "*", "crtl", "->", "abi", ")", ";", "for", "(", "unsigned", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "crtl", "->", "abi", "->", "clobbers_full_reg_p", "(", "regno", ")", "&&", "(", "TEST_HARD_REG_BIT", "(", "extra_caller_saves", ",", "regno", ")", "||", "bitmap_bit_p", "(", "in", ",", "regno", ")", "||", "bitmap_bit_p", "(", "gen", ",", "regno", ")", "||", "bitmap_bit_p", "(", "kill", ",", "regno", ")", ")", ")", "{", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "poly_int64", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "unsigned", "regno2", "=", "multiple_p", "(", "offset", ",", "<NUM_LIT>", ")", "?", "regno", "+", "<NUM_LIT>", ":"], "ground_truth": ["regno", "-", "<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_components_for_bb", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6302, "Length": 138, "Cover_Rate": 0.5247148288973384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "AddrTmp", ",", "false", ",", "false", ",", "true", ")", ";", "}", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MO", ",", "LabelOffset", ")", ";", "else", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "SP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "SPOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOs"], "ground_truth": [")", ";"], "File": "X86ISelLowering205", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6303, "Length": 278, "Cover_Rate": 0.383448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "rs6000_init_stack_protect_guard", "(", "void", ")", "{", "if", "(", "rs6000_stack_protector_guard", "==", "SSP_GLOBAL", ")", "return", "default_stack_protect_guard", "(", ")", ";", "return", "NULL_TREE"], "ground_truth": [";"], "File": "powerpcspe", "Func": "rs6000_init_stack_protect_guard", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6304, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII"], "ground_truth": [",", "Ctx", ")", ";"], "File": "RISCVMCCodeEmitter34", "Func": "createRISCVMCCodeEmitter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6305, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "Match_InvalidOperand", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "bool", "IsRegFPR32", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "IsRegFPR32C", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "if", "(", "(", "IsRegFPR32", "&&", "Kind", "==", "MCK_FPR64", ")", "||", "(", "IsRegFPR32C", "&&", "Kind", "==", "MCK_FPR64C", ")", ")", "{", "Op", ".", "Reg", ".", "RegNum", "=", "convertFPR32ToFPR64", "(", "Reg", ")", ";", "return", "Match_Success", ";", "}", "return"], "ground_truth": ["Match_InvalidOperand", ";"], "File": "RISCVAsmParser", "Func": "validateTargetOperandClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6306, "Length": 110, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "mayStore", "(", ")", ")", "{", "DebugLoc", "DL3", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";", "int", "storeOpcode", "=", "I", "->", "getOpcode", "(", ")", ";", "int", "loadOpcode", "=", "<NUM_LIT>", ";", "int", "cmpOpcode", "=", "<NUM_LIT>", ";", "switch", "(", "storeOpcode", ")", "{", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "check", "=", "false", ";", "}", "}", "if", "(", "check", ")", "{", "assert", "(", "loadOpcode", "!=", "<NUM_LIT>", ")", ";", "assert", "(", "cmpOpcode", "!=", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "MIload", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "loadOpcode", ")", ")", ";", "MIload", "->", "setFlags"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "ZDC", "Func": "insertZDCErrorDetectors", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6307, "Length": 177, "Cover_Rate": 0.30998248686514884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAddCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSubCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADCCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDNCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSIGN_EXTEND_INREGCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformTruncateCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformISDSETCCCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSETCCCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBrCondCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performVZEXTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShuffleCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFMACombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformINTRINSIC_WO_CHAINCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformINSERTPSCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering188", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6308, "Length": 508, "Cover_Rate": 0.7405247813411079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rtx_equal_p", "(", "p1"], "ground_truth": [",", "p2", ")", ";"], "File": "arm", "Func": "equal", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6309, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "BB", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "MBB", "=", "BB", ".", "getMBB", "(", ")", ";", "Info", "[", "MBB", "]", ".", "Instructions", ".", "push_back"], "ground_truth": ["(", "&", "MI", ")", ";"], "File": "TVMContinuationsHoist", "Func": "collectInstr", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6310, "Length": 33, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "rtx", "tem", "=", "adjust_address_nv", "(", "x", ",", "reg_mode", ",", "i", "*", "GET_MODE_SIZE", "(", "reg_mode", ")", ")", ";", "if", "(", "reload_completed", ")", "{", "if", "(", "!", "strict_memory_address_p", "(", "reg_mode", ",", "XEXP", "(", "tem", ",", "<NUM_LIT>", ")", ")", ")", "tem", "=", "NULL_RTX", ";", "else", "tem", "=", "simplify_gen_subreg", "(", "reg_mode", ",", "x", ",", "BLKmode", ","], "ground_truth": ["i", "*", "GET_MODE_SIZE", "(", "reg_mode", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_move_block_from_reg", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6311, "Length": 74, "Cover_Rate": 0.5103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arc_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL"], "ground_truth": ["(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", ";"], "File": "arc", "Func": "arc_symbol_binds_local_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6312, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCOperand", "GetSymbolRef", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCSymbol", "*", "Symbol", ",", "<ISA_LIT>AsmPrinter", "&", "Printer", ")", "{", "MCContext", "&", "MC", "=", "Printer", ".", "OutContext", ";", "const", "MCExpr", "*", "ME", ";", "ME", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol"], "ground_truth": [",", "MCSymbolRefExpr", "::", "VK_None", ",", "MC", ")", ";"], "File": "HexagonMCInstLower32", "Func": "GetSymbolRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6313, "Length": 47, "Cover_Rate": 0.4845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RemapSwizzle", ".", "empty", "(", ")", ")", ";", "SDValue", "NewBldVec", "[", "<NUM_LIT>", "]", "=", "{", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RemapSwizzle", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "NewBldVec", "[", "i", "]", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "<NUM_LIT>", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "RemapSwizzle", "[", "i", "]"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "R600ISelLowering (2)", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6314, "Length": 145, "Cover_Rate": 0.48494983277591974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setIntDivIsCheap", "(", "false", ")", ";", "setShiftAmountType", "(", "<STR_LIT>", ")", ";", "setShiftAmountFlavor", "(", "Extend", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setSchedulingPreference", "(", "SchedulingForRegPressure", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "isXS1A", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "}", "if", "(", "Subtarget", ".", "isXS1A", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom"], "ground_truth": [")", ";"], "File": "XCoreISelLowering17", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6315, "Length": 357, "Cover_Rate": 0.5881383855024712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "(", "(", "__v32hu", ")", "__A", "*", "(", "__v32hu"], "ground_truth": [")", "__B", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mullo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6316, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "sibcall_blocked", ")", "return", "false", ";", "if", "(", "TARGET_THUMB1", ")", "return", "false", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "decl", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_APCS_FRAME", "&&", "TARGET_ARM", "&&", "TARGET_HARD_FLOAT", "&&", "decl", "&&", "arm_is_long_call_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_INTERWORK", "&&", "decl", "&&", "TREE_PUBLIC", "(", "decl", ")", "&&", "!", "TREE_ASM_WRITTEN", "(", "decl", ")", ")", "return", "false", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "return", "false", ";", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "CALL_EXPR", ")", "{", "tree", "fntype", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "return", "false", ";", "}", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", "{", "rtx", "a", ",", "b", ";", "tree", "decl_or_type", "=", "decl", ";", "if", "(", "!", "decl", ")", "decl_or_type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "a", "=", "arm_function_value", "(", "TREE_TYPE", "(", "exp", ")", ",", "decl_or_type", ",", "false", ")", ";", "b", "=", "arm_function_value", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ",", "cfun", "->", "decl", ",", "false", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";", "}", "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "return", "false", ";", "if", "(", "TARGET_AAPCS_BASED", "&&", "arm_abi", "==", "ARM_ABI_AAPCS", "&&", "decl", "&&", "DECL_WEAK", "(", "decl", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "arm6", "Func": "arm_function_ok_for_sibcall", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6317, "Length": 265, "Cover_Rate": 0.6511056511056511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "SILowerI1Copies", "Func": "SILowerI1Copies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6318, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDNode", "*", ",", "SDNode", "*", ">", "<ISA_LIT>16DAGToDAGISel", "::", "selectMULT", "(", "SDNode", "*", "N", ",", "unsigned", "Opc", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "bool", "HasLo", ",", "bool", "HasHi", ")", "{", "SDNode", "*", "Lo", "=", "nullptr", ",", "*", "Hi", "=", "nullptr", ";", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "InFlag", "=", "SDValue", "(", "Mul"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "Mips16ISelDAGToDAG (2)", "Func": "selectMULT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6319, "Length": 84, "Cover_Rate": 0.5060240963855421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmpgt_epu16_mask", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B"], "ground_truth": [",", "<NUM_LIT>", ",", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmpgt_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6320, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTSYM_OFF", ")", "{", "assemble_name", "(", "fp", ",", "<STR_LIT>", ")", ";", "if", "(", "GOT_PCREL", ")", "fputs", "(", "<STR_LIT>", ",", "fp", ")", ";", "fputs", "(", "<STR_LIT>", ",", "fp", ")", ";", "output_addr_const", "(", "fp", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputc", "(", "')'", ",", "fp", ")", ";", "return", "TRUE", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")"], "ground_truth": ["==", "UNSPEC_SYMBOL_OFFSET", ")", "{"], "File": "arm", "Func": "arm_output_addr_const_extra", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6321, "Length": 90, "Cover_Rate": 0.3358208955223881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "TMS320C64XIfConversion", "Func": "getPassName", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6322, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ",", "false"], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6323, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ";", "if", "(", "STy", ")", "{", "unsigned", "int", "alignStruct", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "STy", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "Type", "*", "ETy", "=", "STy", "->", "getElementType", "(", "i", ")", ";", "unsigned", "int", "align", "=", "getOpenCLAlignment", "(", "DL", ",", "ETy", ")", ";", "if", "(", "align", ">", "alignStruct", ")", "alignStruct", "=", "align", ";", "}", "return", "alignStruct", ";", "}", "auto", "*", "FTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "Ty", ")", ";", "if", "(", "FTy", ")", "return", "DL", ".", "getPointerPrefAlignment", "(", "DL", ".", "getProgramAddressSpace", "(", ")"], "ground_truth": [")", ".", "value", "(", ")", ";"], "File": "NVPTXAsmPrinter42", "Func": "getOpenCLAlignment", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6324, "Length": 115, "Cover_Rate": 0.6284153005464481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printARIIMem", "(", "MI", ",", "opNum", ","], "ground_truth": ["O", ")", ";"], "File": "M680x0InstPrinter", "Func": "printARII32Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6325, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_knot_mask8", "(", "__mmask8", "__A", ")", "{"], "File": "avx512dqintrin", "Func": "_knot_mask8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6326, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtmd_u64_f64", "(", "float64_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vcvtmd_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6327, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isArch64Bit", "("], "ground_truth": [")", ";"], "File": "WebAssemblySubtarget", "Func": "hasAddr64", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6328, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", "."], "ground_truth": ["args", "(", ")", ")", "{"], "File": "X86CallLowering6", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6329, "Length": 99, "Cover_Rate": 0.4194915254237288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImplicitSReg", "!=", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "<NUM_LIT>", ",", "SrcLane", "=", "<NUM_LIT>", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "DSrc", "==", "DDst", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DDst", ",", "getUndefRegState", "(", "!", "MI", "->", "readsRegister", "(", "DDst", ",", "TRI", ")", ")", ")", ".", "addImm", "(", "SrcLane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "MachineInstrBuilder", "NewMIB", ";", "NewMIB", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DDst", ")", ";", "unsigned", "CurReg", "=", "SrcLane", "==", "<NUM_LIT>", "&&", "DstLane", "==", "<NUM_LIT>", "?", "DSrc", ":", "DDst", ";", "bool", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "<NUM_LIT>", "&&", "DstLane", "==", "<NUM_LIT>", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "NewMIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "NewMIB", ")", ";", "if", "(", "SrcLane", "==", "DstLane", ")", "NewMIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo120", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6330, "Length": 403, "Cover_Rate": 0.37074517019319225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "grtop", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_grtop", ")", ",", "valist", ",", "f_grtop", ",", "NULL_TREE", ")", ";", "vrtop", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_vrtop", ")", ",", "valist", ",", "f_vrtop", ",", "NULL_TREE", ")", ";", "groff", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_groff", ")", ",", "valist", ",", "f_groff", ",", "NULL_TREE", ")", ";", "vroff", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_vroff", ")", ",", "valist", ",", "f_vroff", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "stack", ")", ",", "virtual_incoming_args_rtx", ")", ";", "if", "(", "cum", "->", "aapcs_stack_size", ">", "<NUM_LIT>", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "cum", "->", "aapcs_stack_size", "*", "UNITS_PER_WORD", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "stack", ")", ",", "stack", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "grtop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "grtop", ")", ",", "grtop", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "vrtop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "vr_offset", "=", "ROUND_UP", "(", "gr_save_area_size", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "vr_offset", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "-", "vr_offset", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "vrtop", ")", ",", "vrtop", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "groff", ")", ",", "groff", ",", "build_int_cst", "(", "TREE_TYPE", "("], "ground_truth": ["groff", ")", ",", "-", "gr_save_area_size", ")", ")", ";"], "File": "aarch643", "Func": "aarch64_expand_builtin_va_start", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6331, "Length": 260, "Cover_Rate": 0.5591397849462365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setForcedDPP", "("], "ground_truth": ["bool", "ForceDPP_", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "setForcedDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6332, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasStackObject", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFFrame", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "MFFrame", ".", "isDeadObjectIndex", "(", "i", ")", ")", "{", "HasStackObject", "=", "true", ";", "break", ";", "}", "if", "(", "HasStackObject", "||", "MFFrame", ".", "hasCalls", "(", ")", ")", "StackSize", "+=", "<STR_LIT>", ";", "StackSize", "=", "StackSize", ">", "<STR_LIT>", "?", "StackSize", "-", "<STR_LIT>", ":", "<NUM_LIT>", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ")", ";", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "continue", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "IgnoredFrameReg", ";", "int64_t", "Offset", "=", "getFrameIndexReference", "(", "MF", ",", "Save"], "ground_truth": [".", "getFrameIdx", "(", ")", ",", "IgnoredFrameReg", ")", ";"], "File": "SystemZFrameLowering30", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6333, "Length": 512, "Cover_Rate": 0.523517382413088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "uid", "=", "INSN_UID", "(", "within", ")", ";", "int", "this_rsrv", ",", "side", ";", "int", "icode", ";", "enum", "attr_units", "units", ";", "enum", "attr_type", "type", ";", "int", "j", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "within", ")", ")", "continue", ";", "icode", "=", "recog_memoized", "(", "within", ")", ";", "if", "(", "icode", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "reservation", "!=", "<NUM_LIT>", ")", "continue", ";", "units", "=", "get_attr_units", "(", "within", ")", ";", "type", "=", "get_attr_type", "(", "within", ")", ";", "this_rsrv", "=", "get_reservation_flags", "(", "units", ")", ";", "if", "(", "this_rsrv", "==", "<NUM_LIT>", ")", "continue", ";", "side", "=", "get_insn_side", "(", "within", ",", "units", ")", ";", "if", "(", "(", "type", "==", "TYPE_ADDDP", "||", "type", "==", "TYPE_FP4", ")", "&&", "units", "==", "UNITS_LS", ")", "{", "int", "test1_code", "=", "(", "(", "type", "==", "TYPE_FP4", "?", "UNIT_QID_FPL1", ":", "UNIT_QID_ADDDPL1", ")", "+", "side", "*", "UNIT_QID_SIDE_OFFSET", ")", ";", "int", "test2_code", "=", "(", "(", "type", "==", "TYPE_FP4", "?", "UNIT_QID_FPS1", ":", "UNIT_QID_ADDDPS1", ")", "+", "side", "*", "UNIT_QID_SIDE_OFFSET", ")", ";", "if", "(", "(", "sched_mask", "&", "(", "<NUM_LIT>", "<<", "test1_code", ")", ")", "!=", "<NUM_LIT>", ")", "{", "this_rsrv", "=", "RESERVATION_FLAG_L", ";", "sched_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "test1_code", ")", ";", "}", "else", "if", "(", "(", "sched_mask", "&", "(", "<NUM_LIT>", "<<", "test2_code", ")", ")", "!=", "<NUM_LIT>", ")", "{", "this_rsrv", "=", "RESERVATION_FLAG_S", ";", "sched_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "test2_code", ")", ";", "}", "}", "if", "(", "(", "this_rsrv", "&", "(", "this_rsrv", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "int", "t", "=", "exact_log2", "(", "this_rsrv", ")", "+", "side", "*", "UNIT_QID_SIDE_OFFSET", ";", "rsrv", "[", "side", "]", "|=", "this_rsrv", ";", "INSN_INFO_ENTRY", "(", "uid", ")", ".", "reservation", "=", "t", ";", "continue", ";", "}", "if", "(", "pass", "==", "<NUM_LIT>", ")", "{", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "if", "(", "this_rsrv", "&", "(", "<NUM_LIT>", "<<", "j", ")", ")", "rsrv_count", "[", "side", "]", "[", "j", "]", "++", ";", "continue", ";", "}", "if", "(", "(", "pass", "==", "<NUM_LIT>", "&&", "this_rsrv", "!=", "RESERVATION_FLAG_DLS", ")", "||", "(", "pass", "=="], "ground_truth": ["<NUM_LIT>", "&&", "this_rsrv", "==", "RESERVATION_FLAG_DLS", ")", ")", "{"], "File": "c6x", "Func": "assign_reservations", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6334, "Length": 329, "Cover_Rate": 0.3954326923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ",", "AP", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")"], "ground_truth": [")", ",", "AP", ",", "isDarwin", ")", ";"], "File": "PPCMCInstLower1", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6335, "Length": 168, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vreinterpret_u32_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6336, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpleq_n_f32", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ")", "{", "return", "__builtin_mve_vcmpleq_n_fv4sf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcmpleq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6337, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "tc_002cb246", ":", "case", "<STR_LIT>", "::", "tc_14b5c689", ":", "case", "<STR_LIT>", "::", "tc_1c80410a", ":", "case", "<STR_LIT>", "::", "tc_4414d8b1", ":", "case", "<STR_LIT>", "::", "tc_6132ba3d", ":", "case", "<STR_LIT>", "::", "tc_61830035", ":", "case", "<STR_LIT>", "::", "tc_679309b8", ":", "case", "<STR_LIT>", "::", "tc_703e822c", ":", "case", "<STR_LIT>", "::", "tc_779080bf", ":", "case", "<STR_LIT>", "::", "tc_784490da", ":", "case", "<STR_LIT>"], "ground_truth": ["::", "tc_88b4f13d", ":"], "File": "HexagonDepTimingClasses2", "Func": "is_TC2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6338, "Length": 55, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Dst", "&&", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "sdst", ")", "!=", "-", "<NUM_LIT>", ")", ";", "SDWAInst", ".", "add", "(", "*", "Dst", ")", ";", "}", "else", "{", "assert", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "sdst", ")", "!=", "-", "<NUM_LIT>", ")", ";", "SDWAInst", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "}", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "assert", "(", "Src0", "&&", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src0", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src0_modifiers", ")", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src0", ")", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src1", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src1_modifiers", ")", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src1", ")", ";", "}", "if", "(", "SDWAOpcode", "==", "<STR_LIT>", "||", "SDWAOpcode", "==", "<STR_LIT>", ")", "{", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "assert", "(", "Src2", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src2", ")", ";", "}", "assert", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "clamp", ")", "!=", "-", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Clamp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ";", "if", "(", "Clamp", ")", "{", "SDWAInst", ".", "add", "(", "*", "Clamp", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "omod", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "*", "OMod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ";", "if", "(", "OMod", ")", "{", "SDWAInst", ".", "add", "(", "*", "OMod", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "dst_sel", ")", "!=", "-", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "SIPeepholeSDWA16", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6339, "Length": 399, "Cover_Rate": 0.47613365155131265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "GA", ")", "return", "false", ";", "Optional", "<", "ConstantRange", ">", "CR", "=", "GA", "->", "getGlobal", "(", ")", "->", "getAbsoluteSymbolRange"], "ground_truth": ["(", ")", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "isSExtAbsoluteSymbolRef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6340, "Length": 54, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getManipulatesSP", "(", ")", "const", "{", "return", "ManipulatesSP"], "ground_truth": [";"], "File": "RISCVMachineFunctionInfo3", "Func": "getManipulatesSP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6341, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqmovntq_m_sv4si", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqmovntq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6342, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "AGCDisassembler", "Func": "decodeMem10Operand", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6343, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAddrMode2", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory"], "ground_truth": [".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6344, "Length": 22, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "B", ".", "buildInstr", "(", "MatchInfo", ".", "Opc", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "{", "MatchInfo", ".", "Val0", ",", "MatchInfo", ".", "Val1", ",", "MatchInfo", ".", "Val2", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "AMDGPURegBankCombiner4", "Func": "applyMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6345, "Length": 51, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vmaxuv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "("], "ground_truth": ["int16x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmax_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6346, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalSMRDImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";", "return", "is<ISA_LIT>", "(", "ST", ")", "||", "isCI", "(", "ST", ")", "?", "isUInt"], "ground_truth": ["<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ":"], "File": "AMDGPUBaseInfo12", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6347, "Length": 41, "Cover_Rate": 0.82, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "MCS51Subtarget", "Func": "getRegisterInfo", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6348, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "EmitARM64WinCFISaveFReg", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64WinCOFFStreamer11", "Func": "EmitARM64WinCFISaveFReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6349, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getPCRelReloc", "(", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_390_PC16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_390_PC32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_390_PC64", ";", "case", "<STR_LIT>", ":", "return", "ELF"], "ground_truth": ["::", "R_390_PC12DBL", ";"], "File": "SystemZMCObjectWriter15", "Func": "getPCRelReloc", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6350, "Length": 45, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>PALMetadata", "::", "getType", "(", ")", "const", "{", "return"], "ground_truth": ["BlobType", ";"], "File": "AMDGPUPALMetadata", "Func": "getType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6351, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::"], "ground_truth": ["SOUTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget100", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6352, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Definitions", ".", "insert", "(", "Definitions", ".", "end", "(", ")"], "ground_truth": [",", "newDef", ")", ";"], "File": "PredicatedBlock", "Func": "addDefinition", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6353, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "riscv_unspec_offset_high", "(", "rtx", "temp", ",", "rtx", "addr", ",", "enum", "riscv_symbol_type", "symbol_type", ")", "{", "addr", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "riscv_unspec_address"], "ground_truth": ["(", "addr", ",", "symbol_type", ")", ")", ";"], "File": "riscv2", "Func": "riscv_unspec_offset_high", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6354, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>BranchRelaxationPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "AArch64BranchRelaxation", "Func": "AArch64BranchRelaxation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6355, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "prefersSlot3", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI"], "ground_truth": [")", ".", "TSFlags", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "prefersSlot3", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6356, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "unsigned", "SPReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "SPReg", ",", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s32", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MachinePointerInfo", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "Offset", ")", ";", "unsigned", "Size", "=", "alignTo", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "Align", "=", "MinAlign", "(", "TFL", "->", "getStackAlignment", "(", ")", ",", "Offset", ")", ";", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "return"], "ground_truth": ["AddrReg", ";"], "File": "MipsCallLowering27", "Func": "getStackAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6357, "Length": 185, "Cover_Rate": 0.9068627450980392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ViableForN", "[", "<NUM_LIT>", "]", "=", "{", "true", ",", "true", ",", "true", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "bool", "IsAnyViable", "=", "false", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "array_lengthof", "(", "ViableForN", ")", ";", "++", "j", ")", "if", "(", "ViableForN", "[", "j", "]", ")", "{", "uint64_t", "N", "=", "j", "+", "<NUM_LIT>", ";", "if", "(", "(", "uint64_t", ")", "Mask", "[", "i", "]", "==", "(", "(", "(", "uint64_t"], "ground_truth": [")", "i", "<<", "N", ")", "&", "ModMask", ")", ")", "IsAnyViable", "=", "true", ";"], "File": "X86ISelLowering (2)5", "Func": "canLowerByDroppingEvenElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6358, "Length": 112, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "I", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV"], "ground_truth": ["=", "nullptr", ";"], "File": "MVETailPredication12", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6359, "Length": 273, "Cover_Rate": 0.6080178173719376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "<ISA_LIT>JITInfo", "*", "getJITInfo", "(", ")", "{", "return", "&"], "ground_truth": ["JITInfo", ";"], "File": "AlphaTargetMachine1", "Func": "getJITInfo", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6360, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRegScavengingFI", "(", ")", "const", "{", "return", "RegScavengingFI"], "ground_truth": [";"], "File": "PatmosMachineFunctionInfo", "Func": "getRegScavengingFI", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6361, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "(", "F", ".", "getParent", "("], "ground_truth": [")", "->", "getDataLayout", "(", ")", ")", ";"], "File": "MipsTargetMachine27", "Func": "getTargetTransformInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6362, "Length": 23, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "DescSize", "+", "<NUM_LIT>", ";", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "<NUM_LIT>", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "DescSize", "+", "<NUM_LIT>", ";", "return", "DescSize", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getSymbolName", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6363, "Length": 150, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_extractf32x4_mask", "(", "(", "__v16sf", ")", "__A", ",", "__imm", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_extractf32x4_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6364, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "code", "=", "reverse_condition", "(", "code", ")", ";", "std", "::", "swap", "(", "t", ",", "f", ")", ";", "diff", "=", "-", "diff", ";", "}", "subtarget", "=", "target", "=", "dest", ";", "if", "(", "mode", "!=", "DImode", ")", "{", "target", "=", "gen_lowpart", "(", "DImode", ",", "dest", ")", ";", "if", "(", "can_create_pseudo_p", "(", ")", ")", "subtarget", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "else", "subtarget", "=", "target", ";", "}", "if", "(", "f", "==", "<NUM_LIT>", "&&", "exact_log2", "(", "diff", ")", ">", "<NUM_LIT>", "&&", "(", "diff", "<=", "<NUM_LIT>", "||", "alpha_tune", "==", "PROCESSOR_EV6", ")", ")", "{", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "t", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "tmp", ")", ")", ";", "}", "else", "if", "(", "f", "==", "<NUM_LIT>", "&&", "t", "==", "-", "<NUM_LIT>", ")", "{", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "emit_insn", "(", "gen_negdi2", "(", "target", ",", "copy_rtx", "(", "subtarget", ")", ")", ")", ";", "}", "else", "if", "(", "diff", "==", "<NUM_LIT>", "||", "diff", "==", "<NUM_LIT>", "||", "diff", "==", "<NUM_LIT>", ")", "{", "rtx", "add_op", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "if", "(", "diff", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_adddi3", "(", "target", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "f", ")", ")", ")", ";", "else", "{", "add_op", "=", "GEN_INT", "(", "f", ")", ";", "if", "(", "sext_add_operand", "(", "add_op", ",", "mode", ")", ")", "{", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "diff", ")", ")", ")", ";", "tmp", "=", "gen_rtx_PLUS", "(", "DImode", ",", "tmp", ",", "add_op", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "tmp", ")", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "}", "else", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "alpha", "Func": "alpha_split_conditional_move", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6365, "Length": 337, "Cover_Rate": 0.7764976958525346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "customEmitInstruction", "(", "I"], "ground_truth": ["++", ")", ";"], "File": "BPFAsmPrinter16", "Func": "EmitInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6366, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vldrdq_gather_offset_z_u64", "(", "__base", ",", "__offset"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vldrdq_gather_offset_z", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6367, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", "<<", "<STR_LIT>", ";", "else", "if", "(", "OffImm", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>"], "ground_truth": ["<<", "OffImm", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6368, "Length": 85, "Cover_Rate": 0.8173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "true", ",", "false", ")", ";", "auto", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "Top", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "}", "RegionBegin", "=", "getMachineInstr", "(", "Schedule", ".", "front", "(", ")", ")", ";", "if", "(", "!", "std", "::", "is_same", "<", "decltype", "(", "*", "Schedule", ".", "begin", "(", ")", ")", ",", "MachineInstr", "*", ">", "::", "value", ")", "{", "placeDebugValues", "(", ")", ";", "RegionEnd", "=", "R", ".", "End", ";", "}", "R", ".", "Begin", "=", "RegionBegin", ";", "R", ".", "MaxPressure", "=", "MaxRP", ";", "const", "auto", "RegionMaxRP", "=", "getRegionPressure", "(", "R", ")", ";", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<"], "ground_truth": ["<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "GCNIterativeScheduler11", "Func": "scheduleRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6369, "Length": 208, "Cover_Rate": 0.5174129353233831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getReg", "(", ")", ")", ")", "return", "true", ";"], "File": "PPCInstrInfo74", "Func": "canFoldMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6370, "Length": 76, "Cover_Rate": 0.562962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "P<ISA_LIT>nputAddr", "=", "<STR_LIT>", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "<STR_LIT>", ";", "ScratchWaveOffsetReg", "=", "<STR_LIT>", ";", "FrameOffsetReg", "=", "<STR_LIT>", ";", "StackPtrOffsetReg", "=", "<STR_LIT>", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_HS", "||", "CC", "==", "CallingConv", "::", "<ISA_LIT>_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "auto", "hasNonSpillStackObjects", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "HasStackObjects", ")", "return", "false", ";", "for", "(", "auto", "OI", "=", "FrameInfo", ".", "getObjectIndexBegin", "(", ")", ",", "OE", "=", "FrameInfo", ".", "getObjectIndexEnd", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "if", "(", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "OI", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "if", "(", "hasNonSpillStackObjects", "(", ")", "||", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "StringRef", "S", "=", "A", "."], "ground_truth": ["getValueAsString", "(", ")", ";"], "File": "SIMachineFunctionInfo13", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6371, "Length": 515, "Cover_Rate": 0.6543837357052097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgeq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon1_vcgeq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6372, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", ".", "back", "(", ")", ".", "getImm", "(", ")", ")", ";", "Cond", ".", "back", "(", ")", "=", "MachineOperand", "::", "CreateImm", "(", "Opposite<ISA_LIT>CC", "("], "ground_truth": ["CC", ")", ")", ";"], "File": "F2003fInstrInfo", "Func": "reverseBranchCondition", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6373, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")"], "ground_truth": [")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SIRegisterInfo24", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6374, "Length": 66, "Cover_Rate": 0.30414746543778803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "try_issue_insn", "(", "struct", "bundle_state", "*", "curr_state"], "ground_truth": [",", "rtx", "insn", ")", "{"], "File": "ia64", "Func": "try_issue_insn", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6375, "Length": 13, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "RISCVFrameLowering", "Func": "hasReservedCallFrame", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6376, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "make_tree", "(", "ptr_type_node", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "offset", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "base_field", ")", ",", "base_field", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "build_int_cst", "(", "NULL_TREE", ",", "NUM_ARGS", "*", "UNITS_PER_WORD", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "offset_field", ")", ",", "offset_field", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t"], "ground_truth": [")", "=", "<NUM_LIT>", ";"], "File": "alpha", "Func": "alpha_va_start", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6377, "Length": 86, "Cover_Rate": 0.3049645390070922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "shift_cnt", "=", "<NUM_LIT>", ";", "FOR_EACH_VEC_ELT", "(", "LOOP_VINFO_LENS", "(", "loop_vinfo", ")", ",", "num_vectors_m1", ",", "rgc", ")", "if", "(", "rgc", "->", "type", ")", "shift_cnt", "+=", "num_vectors_m1", "+", "<NUM_LIT>", ";", "add_stmt_cost", "(", "shift_cnt", ",", "scalar_stmt", ",", "NULL", ","], "ground_truth": ["NULL", ",", "NULL_TREE", ",", "<NUM_LIT>", ",", "vect_body", ")", ";"], "File": "rs6000", "Func": "adjust_vect_cost_per_loop", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6378, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "processFunctionAfterISel", "(", "MF", ")", ";", "return", "Ret"], "ground_truth": [";"], "File": "MipsISelDAGToDAG34", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6379, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "("], "ground_truth": [")", ";"], "File": "CSKYAsmParser", "Func": "isUImm12Shift2", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6380, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "DecodeSymbolicOperandOff", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "nextAddress", "=", "Address"], "ground_truth": ["+", "Offset", ";"], "File": "ARCDisassembler10", "Func": "DecodeSymbolicOperandOff", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6381, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "->", "replaceAllUsesWith", "(", "AllocA", ")", ";", "Value", "*", "ArgInParam", "=", "new", "AddrSpaceCastInst", "(", "Arg", ",", "PointerType", "::", "get", "(", "StructType", ",", "ADDRESS_SPACE_PARAM", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "LoadInst", "*", "LI", "=", "new", "LoadInst", "(", "ArgInParam", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "new", "StoreInst", "(", "LI", ",", "AllocA", ",", "FirstInst"], "ground_truth": [")", ";"], "File": "NVPTXLowerKernelArgs", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6382, "Length": 62, "Cover_Rate": 0.3668639053254438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "checkBoolTestSetCCCombine", "(", "SDValue", "Cmp"], "ground_truth": [",", "<STR_LIT>", "&", "CC", ")", "{"], "File": "M680x0ISelLowering", "Func": "checkBoolTestSetCCCombine", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6383, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ompactDAGToDAGISel", "::", "SelectADDRrli", "(", "SDValue", "Addr", ",", "SDValue", "&", "R1", ",", "SDValue"], "ground_truth": ["&", "Offset", ")", "{"], "File": "ARCompactISelDAGToDAG", "Func": "SelectADDRrli", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6384, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "PrepareCall", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Callee", ",", "SDValue", "&", "InFlag", ",", "SDValue", "&", "Chain", ",", "SDLoc", "dl", ",", "int", "SPDiff", ",", "bool", "isTailCall", ",", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "vector", "<", "EVT", ">", "&", "NodeTys", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "isSVR4ABI", "=", "Subtarget", ".", "isSVR4ABI", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "unsigned", "CallOpc", "=", "<STR_LIT>", ";", "bool", "needIndirectCall", "=", "true", ";", "if", "(", "!", "isSVR4ABI", "||", "!", "is<ISA_LIT>64", ")", "if", "(", "SDNode", "*", "Dest", "=", "isBLACompatibleAddress", "(", "Callee", ",", "DAG", ")", ")", "{", "Callee", "=", "SDValue", "(", "Dest", ",", "<NUM_LIT>", ")", ";", "needIndirectCall", "=", "false", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isJITCodeModel", "(", ")", ")", "{", "unsigned", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSX", "(", ")", "&&", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "(", "G", "->", "getGlobal", "(", ")", "->", "isDeclaration", "(", ")", "||", "G", "->", "getGlobal", "(", ")", "->", "isWeakForLinker", "(", ")", ")", ")", "{", "OpFlags", "=", "<STR_LIT>", ";", "}", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "Callee", ".", "getValueType", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "needIndirectCall", "=", "false", ";", "}", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSX", "(", ")", "&&", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "OpFlags", "=", "<STR_LIT>", ";", "}", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "Callee", ".", "getValueType", "(", ")", ",", "OpFlags", ")", ";", "needIndirectCall", "=", "false", ";", "}", "if", "(", "needIndirectCall", ")", "{", "SDValue", "MTCTROps", "[", "]", "=", "{", "Chain", ",", "Callee", ",", "InFlag", "}", ";", "if", "(", "isSVR4ABI", "&&", "is<ISA_LIT>64", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoadFuncPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "makeArrayRef", "(", "MTCTROps", ",", "InFlag", ".", "getNode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "Chain", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["Callee", ",", "PtrOff", ")", ";"], "File": "PPCISelLowering71", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6385, "Length": 505, "Cover_Rate": 0.534957627118644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>SinglePathInfo", "::", "isMaybe", "(", "MF", "."], "ground_truth": ["getFunction", "(", ")", ")", ";"], "File": "PatmosSinglePathInfo1", "Func": "isMaybe", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6386, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vrsqrtev4si", "(", "(", "int32x4_t", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vrsqrteq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6387, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "__ev64_opaque__", "__internal_ev_mwhgsmfan", "(", "__ev64_opaque__", "a", ",", "__ev64_opaque__", "b", ")", "{", "__ev64_opaque__", "t", ";", "t", "=", "__ev_mwhsmf", "(", "a", ",", "b", ")", ";", "return", "__ev_mwsmian", "(", "t", ",", "(", "(", "__ev64_s32__", ")"], "ground_truth": ["{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";"], "File": "spe", "Func": "__internal_ev_mwhgsmfan", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6388, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")"], "ground_truth": ["const", "override", "{"], "File": "MipsISelLowering (2)", "Func": "getScalarShiftAmountTy", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6389, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "Subtarget", ".", "hasCheri", "(", ")", "?", "CSR_XLEN_CLEN_F64_Interrupt_SaveList", ":", "CSR_XLEN_F64_Interrupt_SaveList", ";", "if", "(", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "Subtarget", ".", "hasCheri", "(", ")", "?", "CSR_XLEN_CLEN_F32_Interrupt_SaveList", ":", "CSR_XLEN_F32_Interrupt_SaveList", ";", "return", "Subtarget", ".", "hasCheri", "(", ")", "?", "CSR_XLEN_CLEN_Interrupt_SaveList", ":", "CSR_Interrupt_SaveList", ";", "}", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32_LP64_SaveList", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["CSR_IL32PC64_L64PC128_SaveList", ";"], "File": "RISCVRegisterInfo17", "Func": "getCalleeSavedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6390, "Length": 84, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "encoding", "=", "<STR_LIT>", "(", "Val", ",", "sizeof", "(", "T", ")", "*", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "encoding", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addLogicalImmNotOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6391, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "bool", "JIT", ",", "bool", "Is64Bit", ")", "{", "if", "(", "CM", ")"], "ground_truth": ["return", "*", "CM", ";"], "File": "X86TargetMachine101", "Func": "getEffectiveCodeModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6392, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "getLoopBreakInstr", "(", "MachineBasicBlock", "*", "blk", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "iter", "=", "blk", "->", "begin", "(", ")", ";", "(", "iter", "!=", "blk", "->", "end", "(", ")", ")", ";", "++", "iter", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "iter", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "PREDICATED_BREAK", ")", "{", "return", "instr", ";", "}", "}", "return"], "ground_truth": ["NULL", ";"], "File": "AMDILCFGStructurizer16", "Func": "getLoopBreakInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6393, "Length": 68, "Cover_Rate": 0.9855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCalleeSavedFrameSize", "(", ")", "const", "{", "return"], "ground_truth": ["CalleeSavedFrameSize", ";"], "File": "TLCS900MachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6394, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "(", "NeedsWinCFI", "&&", "(", "NumPredicateVectors", "||", "NumDataVectors", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumDataVectors", ")", "{", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "NumDataVectors", ",", "<STR_LIT>", ",", "TII", ",", "Flag", ",", "NeedsWinCFI", ",", "nullptr", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "if", "(", "NumPredicateVectors", ")", "{", "assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "NumPredicateVectors", ",", "<STR_LIT>", ",", "TII", ",", "Flag", ","], "ground_truth": ["NeedsWinCFI", ",", "nullptr", ")", ";"], "File": "AArch64InstrInfo104", "Func": "emitFrameOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6395, "Length": 90, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "("], "ground_truth": [")", ";"], "File": "Thumb2RegisterInfo11", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6396, "Length": 46, "Cover_Rate": 0.304635761589404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SelectionDAGTargetInfo", "*", "getSelectionDAGInfo", "("], "ground_truth": [")", "const", "override", "{"], "File": "TVMSubtarget", "Func": "getSelectionDAGInfo", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6397, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "*", "__aarch64_vget_lane_any", "(", "__b"], "ground_truth": [",", "__lane", ")", ";"], "File": "arm", "Func": "neon2_vmul_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6398, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops64", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "<STR_LIT>", ")", "}", ";", "SDNode", "*", "BFM", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Ops64", ")", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "Node", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "SDValue", "(", "BFM", ",", "<NUM_LIT>", ")", ",", "SubReg", ")", ";", "return", "Node", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ","], "ground_truth": ["VT", ")", "}", ";"], "File": "ARM64ISelDAGToDAG", "Func": "SelectBitfieldExtractOp", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6399, "Length": 119, "Cover_Rate": 0.5336322869955157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<STR_LIT>", "AddSub", "=", "Val", "<", "<NUM_LIT>", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "ARMAsmParser111", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6400, "Length": 39, "Cover_Rate": 0.33620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNTTIImpl", "::", "isLegalToVectorizeLoadChain", "(", "unsigned", "ChainSizeInBytes", ",", "Align", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ","], "ground_truth": ["AddrSpace", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6401, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ExtReg", "=", "extendRegisterMin32", "(", "ValVReg", ",", "VA", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ","], "ground_truth": ["ExtReg", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6402, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", ".", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", ".", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!"], "ground_truth": ["DstIsSSE", ")", "{"], "File": "X86ISelDAGToDAG103", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6403, "Length": 153, "Cover_Rate": 0.33406113537117904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "OS", ".", "str", "(", ")", ")", ")", ";", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "Dest", ";", "MCInstLowering", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "Dest", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "MO_Sym", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "MO_TLSDESC_LO12", "(", "MO_Sym", ")", ",", "MO_TLSDESC", "(", "MO_Sym", ")", ";", "MCOperand", "Sym", ",", "SymTLSDescLo12", ",", "SymTLSDesc", ";", "MO_TLSDESC_LO12", ".", "setTargetFlags", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "MO_TLSDESC", ".", "setTargetFlags", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "MCInstLowering", ".", "lowerOperand", "(", "MO_Sym", ",", "Sym", ")", ";", "MCInstLowering", ".", "lowerOperand", "(", "MO_TLSDESC_LO12", ",", "SymTLSDescLo12", ")", ";", "MCInstLowering", ".", "lowerOperand", "(", "MO_TLSDESC", ",", "SymTLSDesc", ")", ";", "MCInst", "Adrp", ";", "Adrp", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Adrp", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Adrp", ".", "addOperand", "(", "SymTLSDesc", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "Adrp", ")", ";", "MCInst", "Ldr", ";", "Ldr", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Ldr", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Ldr", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Ldr", ".", "addOperand", "(", "SymTLSDescLo12", ")", ";", "Ldr", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "Ldr", ")"], "ground_truth": [";"], "File": "AArch64AsmPrinter (2)", "Func": "EmitInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6404, "Length": 299, "Cover_Rate": 0.4776357827476038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "X86MCCodeEmitter (2)", "Func": "is32BitMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6405, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvt_roundepu64_ph", "(", "__m512i", "__A", ",", "int", "__B", ")", "{", "return", "__builtin_ia32_vcvtuqq2ph512_mask_round", "(", "(", "__v8di", ")", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_cvt_roundepu64_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6406, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isPositionIndependent", "(", ")", "const", "{", "return", "TM", "."], "ground_truth": ["isPositionIndependent", "(", ")", ";"], "File": "X86Subtarget101", "Func": "isPositionIndependent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6407, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6408, "Length": 42, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_ms_bitfield_layout_p", "(", "const_tree", "record_type", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "TARGET_SH5", "||", "TARGET_HITACHI", "||", "sh_attr_renesas_p", "(", "record_type"], "ground_truth": [")", ")", ";"], "File": "sh4", "Func": "sh_ms_bitfield_layout_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6409, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{", "Error", "(", "Loc"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser122", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6410, "Length": 128, "Cover_Rate": 0.40634920634920635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovltq_m_u8", "(", "uint16x8_t", "__inactive", ",", "uint8x16_t", "__a"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmovltq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6411, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "int", ">", "getMaskPos", "(", "unsigned", "Opc", ")", "{", "auto", "PosOpt", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "PosOpt", ")", "return", "*", "PosOpt", ";", "if", "(", "isVVPBinaryOp", "(", "Opc", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "VECustomDAG1", "Func": "getMaskPos", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6412, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "("], "ground_truth": [")", "const", "override", "{"], "File": "RV16KSubtarget", "Func": "getInstrInfo", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6413, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsrlhi", "(", "(", "__v4hi"], "ground_truth": [")", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_mm_srli_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6414, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Expr", "==", "nullptr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand"], "ground_truth": ["(", "MCOperand", "::", "createImm", "(", "static_cast", "<", "int32_t", ">", "(", "ConstExpr", "->", "getValue", "(", ")", ")", ")", ")", ";"], "File": "DLXAsmParser", "Func": "addExpr", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6415, "Length": 56, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "mask", "&", "OPTION_MASK_ISA_64BIT", ")", "||", "TARGET_64BIT", ")", "{", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "isa", "=", "mask", ";", "if", "(", "mask", "&", "ix86_isa_flags", "&", "OPTION_MASK_ISA_AVX512VL", ")", "mask", "&=", "~", "OPTION_MASK_ISA_AVX512VL", ";", "mask", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "mask", "==", "<NUM_LIT>", "||", "(", "mask", "&", "ix86_isa_flags", ")", "!=", "<NUM_LIT>", "||", "(", "lang_hooks", ".", "builtin_function", "==", "lang_hooks", ".", "builtin_function_ext_scope", ")", ")", "{", "tree", "type", "=", "ix86_get_builtin_func_type", "(", "tcode", ")", ";", "decl", "=", "add_builtin_function", "(", "name", ",", "type", ",", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "false", ";", "}", "else", "{", "deferred_isa_values", "|=", "mask", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "="], "ground_truth": ["NULL_TREE", ";"], "File": "i3865", "Func": "def_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6416, "Length": 131, "Cover_Rate": 0.5550847457627118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "Op", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "EXP", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaits10", "Func": "isOpRelevant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6417, "Length": 42, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "timode_scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", ")", "{", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "i386-features", "Func": "mark_dual_mode_def", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6418, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", "."], "ground_truth": ["getMachineFunction", "(", ")", ";"], "File": "RISCVISelLowering (2)2", "Func": "lowerRETURNADDR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6419, "Length": 50, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast"], "ground_truth": ["<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6420, "Length": 140, "Cover_Rate": 0.7650273224043715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm256_shufflehi_epi16", "(", "__m256i", "__A", ",", "const", "int", "__mask", ")", "{"], "File": "avx2intrin", "Func": "_mm256_shufflehi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6421, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Test", "=", "[", "=", "]", "(", "const", "<ISA_LIT>Operand", "&", "Op", ")", "{", "return", "Op", ".", "isImmTy", "(", "Type", ")", ";", "}", ";", "return", "getOperandLoc", "(", "Test", ",", "Operands"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser1", "Func": "getImmLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6422, "Length": 31, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "llvm", "::", "isStoreCandidate", "(", "*", "MI", ")", ")", "continue", ";", "unsigned", "NumDefs", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ";", "if", "(", "<NUM_LIT>", "!=", "NumDefs", ")", "continue", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineInstr", "&", "UseMI", "=", "*", "MRI", "->", "use_instr_begin", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "UseMI", ".", "getOpcode", "(", ")", ")", "||", "&"], "ground_truth": ["UseMI", "!=", "MI", "->", "getNextNode", "(", ")", ")", "continue", ";"], "File": "JVMLoadStoreEliminationOpt", "Func": "ProcessBlock", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6423, "Length": 117, "Cover_Rate": 0.42391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeFDIV", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B"], "ground_truth": [")", "const", "{"], "File": "AMDGPULegalizerInfo16", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6424, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mmix_get_hard_reg_initial_val", "(", "enum", "machine_mode", "mode", ",", "int", "regno", ")", "{", "return", "get_hard_reg_initial_val", "(", "mode", ","], "ground_truth": ["regno", ")", ";"], "File": "mmix3", "Func": "mmix_get_hard_reg_initial_val", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6425, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovntq_m_u16", "(", "uint8x16_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqmovntq_m_uv8hi", "(", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqmovntq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6426, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_SEP_DATA", "&&", "TARGET_ID_SHARED_LIBRARY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SEP_DATA", "||", "TARGET_ID_SHARED_LIBRARY", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_68020", "&&", "!", "TARGET_COLDFIRE", "&&", "(", "flag_pic", "==", "<NUM_LIT>", ")"], "ground_truth": [")", "error", "(", "<STR_LIT>", ")", ";"], "File": "m68k3", "Func": "override_options", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6427, "Length": 46, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitSFENCE", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitSFENCE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6428, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "<NUM_LIT>", "*", "(", "int", ")", "NumRegs", "+", "<NUM_LIT>", ")", "{", "if", "(", "isThumb2", ")", "return", "false", ";", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "<NUM_LIT>", "*", "(", "int", ")", "NumRegs", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "NumRegs", "<=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "(", "(", "Base", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "(", "(", "Base", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "<STR_LIT>", "(", "Offset", ")", ":", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "isDef", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ")", ";", "MachineInstrBuilder", "MIB", "=", "(", "isAM4", ")", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")"], "ground_truth": [")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "Mode", ",", "false", ",", "isDPR", "?", "NumRegs", "<<", "<NUM_LIT>", ":", "NumRegs", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6429, "Length": 383, "Cover_Rate": 0.6513605442176871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "SparcFrameInfo", "Func": "hasFP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6430, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "Register<ISA_LIT>Streamer", "(", "*", "T", ",", "create<ISA_LIT>MCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>InstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T"], "ground_truth": [",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "SPIRVMCTargetDesc", "Func": "LLVMInitializeSPIRVTargetMC", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6431, "Length": 60, "Cover_Rate": 0.47244094488188976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC"], "ground_truth": [")", "return", "CSR_NoRegs_RegMask", ";"], "File": "X86RegisterInfo36", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6432, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetELF", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "TM", "."], "ground_truth": ["shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "<STR_LIT>", ";"], "File": "ARMSubtarget21", "Func": "getCPModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6433, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "emit_move_insn", "(", "temp", ",", "addr", ")", ";", "if", "(", "offset", ")", "temp", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "temp", ",", "offset", ")", ";", "x", "=", "gen_rtx_MEM", "(", "DImode", ",", "temp", ")", ";", "}", "return", "x"], "ground_truth": [";"], "File": "vax", "Func": "fixup_mathdi_operand", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6434, "Length": 50, "Cover_Rate": 0.4132231404958678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "fcode", "=", "(", "unsigned", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "unsigned", "i", ";", "struct", "builtin_description", "*", "d", ";", "if", "(", "fcode", "<", "FRV_BUILTIN_FIRST_NONMEDIA", "&&", "!", "TARGET_MEDIA", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "switch", "(", "fcode", ")", "{", "case", "FRV_BUILTIN_MCOP1", ":", "case", "FRV_BUILTIN_MCOP2", ":", "case", "FRV_BUILTIN_MDUNPACKH", ":", "case", "FRV_BUILTIN_MBTOHE", ":", "if", "(", "!", "TARGET_MEDIA_REV1", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_MQXMACHS", ":", "case", "FRV_BUILTIN_MQXMACXHS", ":", "case", "FRV_BUILTIN_MQMACXHS", ":", "case", "FRV_BUILTIN_MADDACCS", ":", "case", "FRV_BUILTIN_MSUBACCS", ":", "case", "FRV_BUILTIN_MASACCS", ":", "case", "FRV_BUILTIN_MDADDACCS", ":", "case", "FRV_BUILTIN_MDSUBACCS", ":", "case", "FRV_BUILTIN_MDASACCS", ":", "case", "FRV_BUILTIN_MABSHS", ":", "case", "FRV_BUILTIN_MDROTLI", ":", "case", "FRV_BUILTIN_MCPLHI", ":", "case", "FRV_BUILTIN_MCPLI", ":", "case", "FRV_BUILTIN_MDCUTSSI", ":", "case", "FRV_BUILTIN_MQSATHS", ":", "case", "FRV_BUILTIN_MHSETLOS", ":", "case", "FRV_BUILTIN_MHSETLOH", ":", "case", "FRV_BUILTIN_MHSETHIS", ":", "case", "FRV_BUILTIN_MHSETHIH", ":", "case", "FRV_BUILTIN_MHDSETS", ":", "case", "FRV_BUILTIN_MHDSETH", ":", "if", "(", "!", "TARGET_MEDIA_REV2", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_SMASS", ":", "case", "FRV_BUILTIN_SMSSS", ":", "case", "FRV_BUILTIN_SMU", ":", "case", "FRV_BUILTIN_ADDSS", ":", "case", "FRV_BUILTIN_SUBSS", ":", "case", "FRV_BUILTIN_SLASS", ":", "case", "FRV_BUILTIN_SCUTSS", ":", "case", "FRV_BUILTIN_IACCreadll", ":", "case", "FRV_BUILTIN_IACCreadl", ":", "case", "FRV_BUILTIN_IACCsetll", ":", "case", "FRV_BUILTIN_IACCsetl", ":", "if", "(", "!", "TARGET_FR405_BUILTINS", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_PREFETCH", ":", "if", "(", "!", "TARGET_FR500_FR550_BUILTINS", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_MQLCLRHS", ":", "case", "FRV_BUILTIN_MQLMTHS", ":", "case", "FRV_BUILTIN_MQSLLHI", ":", "case", "FRV_BUILTIN_MQSRAHI", ":", "if", "(", "!", "TARGET_MEDIA_FR450", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "fcode", ")", "{", "case", "FRV_BUILTIN_MTRAP", ":", "return", "frv_expand_noargs_builtin", "(", "CODE_FOR_mtrap", ")", ";", "case", "FRV_BUILTIN_MCLRACC", ":", "return", "frv_expand_mclracc_builtin", "(", "exp", ")", ";", "case", "FRV_BUILTIN_MCLRACCA", ":", "if", "(", "TARGET_ACC_8", ")", "return", "frv_expand_noargs_builtin", "(", "CODE_FOR_mclracca8", ")", ";", "else", "return", "frv_expand_noargs_builtin", "(", "CODE_FOR_mclracca4", ")", ";", "case", "FRV_BUILTIN_MRDACC", ":", "return", "frv_expand_mrdacc_builtin", "(", "CODE_FOR_mrdacc", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MRDACCG", ":", "return", "frv_expand_mrdacc_builtin", "(", "CODE_FOR_mrdaccg", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MWTACC", ":", "return", "frv_expand_mwtacc_builtin", "(", "CODE_FOR_mwtacc", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MWTACCG", ":", "return", "frv_expand_mwtacc_builtin", "(", "CODE_FOR_mwtaccg", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MDPACKH", ":", "return", "frv_expand_mdpackh_builtin", "(", "exp", ",", "target", ")", ";", "case", "FRV_BUILTIN_IACCreadll", ":", "{", "rtx", "src", "=", "frv_read_iacc_argument", "(", "DImode", ",", "exp", ",", "<NUM_LIT>", ")", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "!", "REG_P", "(", "target", ")", ")", "target", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "frv_split_iacc_move", "(", "target", ",", "src", ")", ";", "return", "target", ";", "}", "case", "FRV_BUILTIN_IACCreadl", ":", "return", "frv_read_iacc_argument", "(", "SImode", ",", "exp", ",", "<NUM_LIT>", ")", ";", "case", "FRV_BUILTIN_IACCsetll", ":", "{", "rtx", "dest", "=", "frv_read_iacc_argument", "(", "DImode", ",", "exp"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "frv7", "Func": "frv_expand_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6435, "Length": 445, "Cover_Rate": 0.4210028382213813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "&&", "!", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", ")", ";", "SDValue", "CondRes", "=", "createFPCmp", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CondRes", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "CCNode", "=", "CondRes", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "cast", "<", "ConstantSDNode", ">", "(", "CCNode", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opc", "=", "invertFPCondCodeUser", "(", "CC", ")", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "MipsISelLowering (2)4", "Func": "lowerBRCOND", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6436, "Length": 85, "Cover_Rate": 0.4336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "<STR_LIT>"], "ground_truth": [",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";"], "File": "ARMInstrInfo2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6437, "Length": 123, "Cover_Rate": 0.32625994694960214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Modified", "=", "true", ";", "break", ";", "}", "++", "MBBI", ";", "break", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "enableNarrowLdOpt", "&&", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isPromotableZeroStoreOpcode", "(", "Opc", ")", "||", "(", "EnableNarrowLdMerge", "&&", "isNarrowLoad", "(", "Opc", ")", ")", ")", "{", "if", "(", "tryToMergeLdStInst", "(", "MBBI", ")", ")", "{", "Modified", "=", "true", ";", "}", "else", "++", "MBBI", ";", "}", "else", "++", "MBBI", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "++", "MBBI", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "tryToPairLdStInst", "(", "MBBI", ")", ")", "{", "Modified", "=", "true", ";", "break", ";", "}", "++", "MBBI", ";", "break", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "++", "MBBI", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64LoadStoreOptimizer33", "Func": "optimizeBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6438, "Length": 358, "Cover_Rate": 0.4419753086419753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_srai_pi32", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psrad", "(", "(", "__v2si", ")", "__m"], "ground_truth": [",", "__count", ")", ";"], "File": "mmintrin5", "Func": "_mm_srai_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6439, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "pa", "Func": "pa_mem_shadd_constant_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6440, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "IsVarArg", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", ")", "{", "if", "(", "CLI", ".", "IsPatchPoint", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "return", "false", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ")", ";", "}", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ",", "IE", "=", "RegArgs", ".", "size", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "II", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "CLI", ".", "Call", "=", "MIB", ";", "return", "finishCall", "(", "RetVT", ",", "CLI", ","], "ground_truth": ["NumBytes", ")", ";"], "File": "PPCFastISel51", "Func": "fastLowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6441, "Length": 222, "Cover_Rate": 0.32791728212703103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Imm", "|=", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "Imm", "|=", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "Imm", "|=", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>"], "ground_truth": ["]", ")", "<<", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)6", "Func": "getV4X86ShuffleImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6442, "Length": 60, "Cover_Rate": 0.31088082901554404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", ";", "unsigned", "Value", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", ";", "Value", "-=", "Offset", ";", "return"], "ground_truth": ["Value", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getUImmWithOffsetEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6443, "Length": 40, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "return", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "SILoadStoreOptimizer", "Func": "extractConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6444, "Length": 55, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "PPCRegisterInfo (2)3", "Func": "offsetMinAlignForOpcode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6445, "Length": 48, "Cover_Rate": 0.34532374100719426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP16Denormals", "=", "false", ";", "FP32Denormals", "=", "false", ";", "FP64Denormals", "="], "ground_truth": ["false", ";"], "File": "AMDGPUSubtarget38", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6446, "Length": 55, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "orig_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp", ")", ")", ";", "}", "return"], "ground_truth": ["tmp", ";"], "File": "i3863", "Func": "gen_reg_or_parallel", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6447, "Length": 29, "Cover_Rate": 0.3815789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "ModifierName", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "ModifierKind", "=", "<ISA_LIT>MCExpr", "::", "getKindByName", "(", "ModifierName", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "ModifierKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "<ISA_LIT>Streamer", ".", "EmitValueForModiferKind", "(", "Symbol", ",", "SizeInBytes", ",", "L", ",", "ModifierKind", ")", ";", "return", "false", ";", "}", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*"], "ground_truth": ["Value", ";"], "File": "AVRAsmParser15", "Func": "parseLiteralValues", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6448, "Length": 128, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HandlerDataLocs", ".", "push_back", "(", "L"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "recordHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6449, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sad_pu8", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psadbw", "(", "(", "__v8qi", ")", "__A", ",", "(", "__v8qi", ")", "__B"], "ground_truth": [")", ";"], "File": "xmmintrin5", "Func": "_mm_sad_pu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6450, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addCCRAsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addCCRAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6451, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "expandMOV32r1", "(", "MIB", ",", "*", "this", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "expandMOV32r1", "(", "MIB", ",", "*", "this", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ExpandMOVImmSExti8", "(", "MIB", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86InstrInfo145", "Func": "expandPostRAPseudo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6452, "Length": 165, "Cover_Rate": 0.3044280442804428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ",", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "}", ";", "unsigned", "EltIdx", "=", "Log2_32", "(", "SrcEltSize", "/", "<NUM_LIT>", ")", ";", "unsigned", "NumEltsIdx", "=", "Log2_32", "(", "NumElts", "/", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "OpcTable", "[", "EltIdx", "]", "[", "NumEltsIdx", "]", "[", "PredIdx", "]", ";", "if", "(", "!", "Opc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "VecRB", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClassForTypeOnBank", "(", "SrcTy", ",", "VecRB", ",", "RBI", ",", "true", ")", ";", "if", "(", "!", "SrcRC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "NotOpc", "=", "Pred", "==", "ICmpInst", "::", "ICMP_NE", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "SrcTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "NotOpc", "=", "NotOpc", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "SwapOperands", ")", "std", "::", "swap", "(", "SrcReg", ",", "Src2Reg", ")", ";", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "auto", "Cmp", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "SrcRC", "}", ",", "{", "SrcReg", ",", "Src2Reg", "}", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "Cmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "if", "(", "NotOpc", ")", "{", "Cmp", "=", "MIB", ".", "buildInstr", "(", "NotOpc", ",", "{", "DstReg", "}", ","], "ground_truth": ["{", "Cmp", "}", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "selectVectorICmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6453, "Length": 459, "Cover_Rate": 0.45808383233532934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isGPRAsmReg", "(", ")", "&&", "RegIdx", ".", "Index", "=="], "ground_truth": ["<NUM_LIT>", ")", "return", "true", ";"], "File": "MipsAsmParser", "Func": "isReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6454, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "group1_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "("], "ground_truth": ["op", ")", ")", "return", "<NUM_LIT>", ";"], "File": "c4x1", "Func": "group1_reg_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 6455, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getT2AddrModeImm0_1020s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6456, "Length": 68, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_srlv_epi32", "(", "__mmask8"], "ground_truth": ["__U", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_srlv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6457, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "!", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "return", "false", ";", "}", "if", "(", "DarwinRefKind", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "AllowedModifiers", ".", "size", "(", ")", ";", "++"], "ground_truth": ["i", ")", "{"], "File": "AArch64AsmParser (2)2", "Func": "isMovWSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6458, "Length": 66, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "int", "cr16_ret_register", "(", "void", ")", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "cr16", "Func": "cr16_ret_register", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6459, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex"], "ground_truth": [";"], "File": "PPCMachineFunctionInfo (2)", "Func": "getVarArgsFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6460, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TID", ".", "isConditionalBranch", "(", ")", "||", "QII", "->", "isConditionalTransfer", "(", "MI", ")", "||", "QII", "->", "isConditionalALU32", "(", "MI", ")", "||", "QII", "->", "isConditionalLoad", "(", "MI", ")", "||", "QII", "->", "isConditionalStore"], "ground_truth": ["(", "MI", ")", ")", "{"], "File": "HexagonVLIWPacketizer", "Func": "isCondInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6461, "Length": 37, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "HexagonTargetMachine2", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6462, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "call", ",", "temp", ";", "machine_mode", "mode", ";", "gcc_assert", "(", "MEM_P", "(", "dest", ")", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "dest", ")", "&&", "!", "REG_P", "(", "dest", ")", ")", "dest", "=", "force_reg", "(", "Pmode", ",", "dest", ")", ";", "if", "(", "retval", "==", "NULL", ")", "mode", "=", "VOIDmode", ";", "else", "mode", "=", "GET_MODE", "(", "retval", ")", ";", "call", "=", "gen_rtx_CALL", "(", "mode", ",", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "dest", ")", ",", "counter", ")", ";", "if", "(", "retval", ")", "call", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "retval", ",", "call", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "dest", ")", ")", "{", "temp", "=", "gen_reg_rtx", "(", "HImode"], "ground_truth": [")", ";"], "File": "stormy164", "Func": "xstormy16_expand_call", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6463, "Length": 113, "Cover_Rate": 0.6807228915662651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "GVSym", "=", "P", ".", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", "+", "GVSym", "->", "getName", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "GVSym", "=", "P", ".", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", "+", "GVSym", "->", "getName", "(", ")", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "P", ".", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "P", ".", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "P", ".", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "if", "(", "GVSym", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'$'", ")", "GVSym", "->", "print", "(", "O", ",", "P", ".", "MAI", ")", ";", "else", "{", "O", "<<", "'('", ";", "GVSym", "->", "print", "(", "O", ",", "P", ".", "MAI", ")", ";", "O", "<<", "')'", ";", "}", "P", ".", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "break", ";", "}", "}", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86AsmPrinter", "Func": "printSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6464, "Length": 239, "Cover_Rate": 0.3637747336377473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vorrq_s32", "(", "int32x4_t", "__a"], "ground_truth": [",", "int32x4_t", "__b", ")", "{"], "File": "arm", "Func": "mve___arm_vorrq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6465, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rcpsh_mask", "(", "__C", ",", "__B", ",", "_mm_setzero_ph", "(", ")", ","], "ground_truth": ["__A", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_rcp_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6466, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo"], "ground_truth": [">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_<ISA_LIT>_CXX_TLS_Darwin_PE_SaveList", ":"], "File": "AArch64RegisterInfo (2)", "Func": "getCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6467, "Length": 32, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpps512_mask", "(", "(", "__v16sf", ")", "__X", ",", "(", "__v16sf", ")", "__Y", ",", "_CMP_EQ_OQ", ",", "(", "__mmask16", ")", "__U", ","], "ground_truth": ["_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpeq_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6468, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CONST_INT_P", "(", "operand1", ")", "&&", "CONST_INT_P", "(", "operand2", ")", "&&", "(", "(", "(", "INTVAL", "(", "operand1", ")", "==", "<NUM_LIT>", ")", "&&", "(", "INTVAL", "(", "operand2", ")", "==", "<NUM_LIT>", ")", ")", "||", "("], "ground_truth": ["(", "INTVAL", "(", "operand1", ")", "==", "<NUM_LIT>", ")", "&&", "(", "INTVAL", "(", "operand2", ")", "==", "<NUM_LIT>", ")", ")", ")", ";"], "File": "m32r", "Func": "zero_and_one", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6469, "Length": 53, "Cover_Rate": 0.828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "invertBccCondition", "(", "MachineInstr", "*", "MI", ")", "{", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CC", "=", "<STR_LIT>", "("], "ground_truth": ["CC", ")", ";"], "File": "AArch64BranchRelaxation", "Func": "invertBccCondition", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6470, "Length": 47, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "TGSIMCTargetDesc", "Func": "createTGSIMCInstrInfo", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6471, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")"], "ground_truth": [")", ";"], "File": "MipsAsmPrinter12", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6472, "Length": 27, "Cover_Rate": 0.38571428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";"], "File": "X86CallLowering14", "Func": "isIncomingArgumentHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6473, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CallingConv", "::", "SPIR_KERNEL", "==", "F", "->", "getCallingConv", "(", ")", ")", "return", "true", ";", "return", "isKernelFunc", "(", "F", "->", "getName", "(", ")"], "ground_truth": [")", ";"], "File": "HSAILUtilityFunctions", "Func": "isKernelFunc", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6474, "Length": 25, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "v850_gen_float_compare", "(", "cond", ",", "mode", ",", "op0", ",", "op1", ")", ";", "cc_reg", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mode", ",", "cc_reg", ",", "gen_rtx_REG", "(", "mode", ",", "FCC_REGNUM", ")", ")", ")", ";", "return", "gen_rtx_fmt_ee", "(", "cond", ",", "mode"], "ground_truth": [",", "cc_reg", ",", "const0_rtx", ")", ";"], "File": "v8504", "Func": "v850_gen_compare", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6475, "Length": 51, "Cover_Rate": 0.4396551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "score", "=", "<NUM_LIT>", ";", "switch", "(", "s390_sched_state", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_CRACKED", ")", "!=", "<NUM_LIT>", "||", "(", "mask", "&", "S390_SCHED_ATTR_MASK_EXPANDED", ")", "!=", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPALONE", ")", "!=", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_CRACKED", ")", "==", "<NUM_LIT>", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_EXPANDED", ")", "==", "<NUM_LIT>", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPALONE", ")", "==", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_ENDGROUP", ")", "==", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_CRACKED", ")", "==", "<NUM_LIT>", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_EXPANDED", ")", "==", "<NUM_LIT>", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPALONE", ")", "==", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_ENDGROUP", ")", "!=", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "break", ";", "case", "S390_SCHED_STATE_NORMAL", ":", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_CRACKED", ")", "==", "<NUM_LIT>", "&&", "(", "mask", "&", "S390_SCHED_ATTR_MASK_EXPANDED", ")", "==", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPALONE", ")", "!=", "<NUM_LIT>", ")", "score", "+=", "<NUM_LIT>", ";", "break", ";", "case"], "ground_truth": ["S390_SCHED_STATE_CRACKED", ":"], "File": "s3905", "Func": "s390_sched_score", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6476, "Length": 191, "Cover_Rate": 0.6141479099678456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "*", "cum", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "*", "pretend_size"], "ground_truth": [",", "second_time", ")", ";"], "File": "frv2", "Func": "frv_setup_incoming_varargs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6477, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isConstExtended", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasV4TOps", "(", ")", ")", "return", "false", ";", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isExtended", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "if", "(", "isExtended", ")", "return", "true", ";", "unsigned", "isExtendable", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "if", "(", "!", "isExtendable", ")", "return", "false", ";", "short", "ExtOpNum", "=", "getCExtOpNum", "(", "MI", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ExtOpNum", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", ")", "return", "true", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "MinValue", "=", "getMinValue", "(", "MI", ")", ";", "int", "MaxValue", "=", "getMaxValue", "("], "ground_truth": ["MI", ")", ";"], "File": "HexagonInstrInfo11", "Func": "isConstExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6478, "Length": 160, "Cover_Rate": 0.837696335078534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isPC32DBLSymbol", "(", "const", "GlobalValue", "*", "GV", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "const", "{", "if", "(", "GV", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CM", "==", "CodeModel", "::", "Small", ")", "return", "bindsLocally", "(", "GV", ",", "RM", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "RISCVSubtarget (2)1", "Func": "isPC32DBLSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6479, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ")", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ","], "ground_truth": ["Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "File": "PPCTargetTransformInfo", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6480, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "}", "return", "dFormOpcode"], "ground_truth": [";"], "File": "SPURegisterInfo11", "Func": "convertDFormToXForm", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6481, "Length": 61, "Cover_Rate": 0.43884892086330934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cmp", ";", "if", "(", "GET_MODE", "(", "*", "op0", ")", "==", "BImode", ")", "{", "gcc_assert", "(", "(", "code", "==", "NE", "||", "code", "==", "EQ", ")", "&&", "*", "op1", "==", "const0_rtx", ")", ";", "cmp", "=", "*", "op0", ";", "}", "else", "if", "(", "TARGET_HPUX", "&&", "GET_MODE", "(", "*", "op0", ")", "==", "TFmode", ")", "{", "enum", "qfcmp_magic", "{", "QCMP_INV", "=", "<NUM_LIT>", ",", "QCMP_UNORD", "=", "<NUM_LIT>", ",", "QCMP_EQ", "=", "<NUM_LIT>", ",", "QCMP_LT", "=", "<NUM_LIT>", ",", "QCMP_GT", "=", "<NUM_LIT>", "}", ";", "int", "magic", ";", "enum", "rtx_code", "ncode", ";", "rtx", "ret", ",", "insns", ";", "gcc_assert", "(", "cmptf_libfunc", "&&", "GET_MODE", "(", "*", "op1", ")", "==", "TFmode", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "magic", "=", "QCMP_EQ", ";", "ncode", "=", "NE", ";", "break", ";", "case", "NE", ":", "magic", "=", "QCMP_EQ", ";", "ncode", "=", "EQ", ";", "break", ";", "case", "UNORDERED", ":", "magic", "=", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "ORDERED", ":", "magic", "=", "QCMP_UNORD", ";", "ncode", "=", "EQ", ";", "break", ";", "case", "LT", ":", "magic", "=", "QCMP_LT", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "LE", ":", "magic", "=", "QCMP_LT", "|", "QCMP_EQ", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "GT", ":", "magic", "=", "QCMP_GT", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "GE", ":", "magic", "=", "QCMP_GT", "|", "QCMP_EQ", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNLT", ":", "magic", "=", "QCMP_LT", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNLE", ":", "magic", "=", "QCMP_LT", "|", "QCMP_EQ", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNGT", ":", "magic", "=", "QCMP_GT", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNGE", ":", "magic", "=", "QCMP_GT", "|", "QCMP_EQ", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "start_sequence", "(", ")", ";", "ret", "=", "emit_library_call_value", "(", "cmptf_libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "DImode", ",", "<NUM_LIT>", ",", "*", "op0", ",", "TFmode", ",", "*", "op1", ",", "TFmode", ",", "GEN_INT", "(", "magic", ")", ",", "DImode", ")", ";", "cmp", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "ncode", ",", "BImode", ",", "ret", ",", "const0_rtx"], "ground_truth": [")", ")", ")", ";"], "File": "ia645", "Func": "ia64_expand_compare", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6482, "Length": 361, "Cover_Rate": 0.7458677685950413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "LoadInst", "->", "getParent", "(", ")", ";", "MachineMemOperand", "*", "LMMO", "=", "*", "LoadInst", "->", "memoperands_begin", "(", ")", ";", "MachineMemOperand", "*", "SMMO", "=", "*", "StoreInst", "->", "memoperands_begin", "(", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "TII", "->", "get", "(", "NLoadOpcode", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "(", "MBB", "->", "getParent", "(", ")", ")", ")", ")", ";", "MachineInstr", "*", "NewLoad", "=", "BuildMI", "(", "*", "MBB", ",", "LoadInst", ",", "LoadInst", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NLoadOpcode", ")", ",", "Reg1", ")", ".", "add", "(", "LoadBase", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "LoadDisp", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMemOperand", "(", "MBB", "->", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "LMMO", ",", "LMMOffset", ",", "Size", ")", ")", ";", "if", "(", "LoadBase", ".", "isReg", "(", ")", ")", "getBaseOperand", "(", "NewLoad", ")", ".", "setIsKill", "(", "false", ")", ";", "LLVM_DEBUG", "(", "NewLoad", "->", "dump", "(", ")", ")", ";", "MachineInstr", "*", "StInst", "=", "StoreInst", ";", "auto", "PrevInstrIt", "=", "skipDebugInstructionsBackward", "(", "std", "::", "prev", "(", "MachineBasicBlock", "::", "instr_iterator", "(", "StoreInst", ")", ")", ",", "MBB", "->", "instr_begin", "(", ")", ")", ";", "if", "(", "PrevInstrIt", ".", "getNodePtr", "(", ")", "==", "LoadInst", ")", "StInst", "=", "LoadInst", ";", "MachineInstr", "*", "NewStore", "=", "BuildMI", "(", "*", "MBB", ",", "StInst", ",", "StInst", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NStoreOpcode", ")", ")", ".", "add", "(", "StoreBase", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StoreDisp", ")", "."], "ground_truth": ["addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg1", ")", ".", "addMemOperand", "(", "MBB", "->", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "SMMO", ",", "SMMOffset", ",", "Size", ")", ")", ";"], "File": "X86AvoidStoreForwardingBlocks11", "Func": "buildCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6483, "Length": 279, "Cover_Rate": 0.6804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "K0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "K0", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasMed3_16", "("], "ground_truth": [")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering114", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6484, "Length": 92, "Cover_Rate": 0.368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_adds_epi16", "(", "__mmask16", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_paddsw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "("], "ground_truth": [")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_adds_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6485, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "S", "->", "setAbsolute", "(", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "OutStreamer", ".", "EmitAssignment", "(", "S", ",", "MCConstantExpr", "::", "Create", "(", "int64_t", "(", "<NUM_LIT>", ")", ",", "MMI"], "ground_truth": ["->", "getContext", "(", ")", ")", ")", ";"], "File": "X86AsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6486, "Length": 69, "Cover_Rate": 0.4928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyMDVersion", ",", "RuntimeMD", "::", "MDVersion", "<<", "<NUM_LIT>", "|", "RuntimeMD", "::", "MDRevision", ",", "<NUM_LIT>", ")", ";", "if", "(", "auto", "MD", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "MD", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "{", "auto", "Node", "=", "MD", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Node", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "AMDGPUAsmPrinter45", "Func": "emitStartOfRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6487, "Length": 67, "Cover_Rate": 0.35638297872340424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_p8_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6488, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcle_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{", "return", "(", "__a", "<="], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vcle_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6489, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "return", "true", ";", "return", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS"], "ground_truth": [")", ";"], "File": "SIISelLowering", "Func": "isCheapAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6490, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", ";", "for", "(", "auto", "*", "Use", ":", "V", ".", "getNode", "(", ")", "->", "uses", "(", ")", ")", "if", "(", "auto", "*", "MemNode", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Use", ")", ")", "if", "("], "ground_truth": ["MemNode", "->", "getMemoryVT", "(", ")", "!=", "VT", "&&", "VT", "!=", "EVT", "(", ")", ")", "return", "false", ";"], "File": "AArch64ISelDAGToDAG60", "Func": "isWorthFolding", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6491, "Length": 52, "Cover_Rate": 0.5252525252525253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "IJmpOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "addOperand", "(", "MI"], "ground_truth": [".", "getOperand", "(", "i", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6492, "Length": 163, "Cover_Rate": 0.3247011952191235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_sqrt_ph"], "ground_truth": ["(", "__mmask16", "__A", ",", "__m256h", "__B", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_sqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6493, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_lane_s16", "(", "const", "int16_t", "*", "__a", ",", "int16x8x3_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "int16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "int16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o"], "ground_truth": [";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld3q_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6494, "Length": 41, "Cover_Rate": 0.6119402985074627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "auto", "SEH", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isSEHInstruction", "(", "*", "SEH", ")", ")", "SEH", "->", "eraseFromParent", "(", ")", ";", "}", "TypeSize", "Scale", "=", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ";", "unsigned", "Width", ";", "int64_t", "MinOffset", ",", "MaxOffset", ";", "bool", "Success", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", "->", "getMemOpInfo", "(", "NewOpc", ",", "Scale", ",", "Width", ",", "MinOffset", ",", "MaxOffset", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", ")", ";", "if", "(", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "CSStackSizeInc", "<", "MinOffset", "||", "CSStackSizeInc", ">", "MaxOffset", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "StackOffset", "::", "getFixed", "(", "CSStackSizeInc", ")", ",", "TII", ",", "InProlog", "?", "MachineInstr", "::", "FrameSetup", ":", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", "std", "::", "prev", "(", "MBBI", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "unsigned", "OpndIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpndEnd", "=", "MBBI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "OpndIdx", "<", "OpndEnd", ";", "++", "OpndIdx", ")", "MIB", ".", "add", "(", "MBBI", "->", "getOperand", "(", "OpndIdx", ")", ")", ";", "assert", "(", "MBBI", "->", "getOperand", "(", "OpndIdx", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "MBBI", "->", "getOperand", "(", "OpndIdx", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "CSStackSizeInc", "%", "Scale", "==", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "CSStackSizeInc", "/", "(", "int", ")"], "ground_truth": ["Scale", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "convertCalleeSaveRestoreToSPPrePostIncDec", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6495, "Length": 388, "Cover_Rate": 0.6024844720496895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "hasMips32r6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6496, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmlsldavaxq_p_s16", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlsldavaxq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6497, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLogicalImmInstruction", "(", "MCInst", "&", "Inst", ",", "uint32_t", "insn", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Datasize", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", ";", "if", "(", "Datasize", ")", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "imm", ",", "<NUM_LIT>", ")", ")", "return"], "ground_truth": ["Fail", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeLogicalImmInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6498, "Length": 132, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_shuffle_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__M", ",", "__m512d"], "ground_truth": ["__V", ",", "const", "int", "__imm", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_shuffle_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6499, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>"], "ground_truth": [")", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "X86ISelLowering178", "Func": "lowerZERO_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6500, "Length": 83, "Cover_Rate": 0.35319148936170214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "Tile64FrameLowering", "Func": "hasFP", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6501, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "cr16_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "if", "(", "(", "rclass", ")", "==", "SHORT_REGS", "||", "(", "rclass", ")", "==", "DOUBLE_BASE_REGS", "||", "("], "ground_truth": ["rclass", ")", "==", "LONG_REGS", "||", "(", "rclass", ")", "==", "GENERAL_REGS", ")", "return", "true", ";"], "File": "cr16", "Func": "cr16_class_likely_spilled_p", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6502, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutMI", ".", "addOperand", "(", "createSub", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "MI", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ")", ")", ";"], "File": "MipsMCInstLower", "Func": "lowerLongBranchLUi", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6503, "Length": 34, "Cover_Rate": 0.4533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "No<ISA_LIT>", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget56", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6504, "Length": 92, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSDWAClampVOPC", "(", ")", "const", "{", "return"], "ground_truth": ["HasSDWAClampVOPC", ";"], "File": "AMDGPUSubtarget10", "Func": "hasSDWAClampVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6505, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DestRC", "->", "getSize", "(", ")", "!=", "SrcRC", "->", "getSize", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "Op", ";", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "{", "Op", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "{", "Op", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "NVPTXInstrInfo30", "Func": "copyPhysReg", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6506, "Length": 127, "Cover_Rate": 0.4456140350877193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_s16", "(", "int16x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__aarch64_vget_lane_any", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vget_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6507, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "ExplicitArgBytes", "=", "<NUM_LIT>", ";", "MaxAlign", "=", "<NUM_LIT>", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "("], "ground_truth": ["ArgTy", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6508, "Length": 58, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "lo", "|=", "cum", ".", "num_reg_words", ";", "hi", "=", "(", "cum", ".", "num_args", "<<", "<NUM_LIT>", ")", "|", "cum", ".", "num_arg_words", ";", "lo", "=", "lo", "|", "(", "(", "HOST_WIDE_INT", ")", "cum", ".", "num_args", "<<", "<NUM_LIT>", ")", "|", "(", "(", "HOST_WIDE_INT", ")", "cum", ".", "num_arg_words", "<<", "<NUM_LIT>", ")", ";", "hi", "=", "<NUM_LIT>", ";", "ciw", "=", "immed_double_const", "(", "lo", ",", "hi", ",", "DImode", ")", ";", "return", "gen_rtx_UNSPEC", "(", "DImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "ciw", ")", ",", "UNSPEC_UMK_LOAD_CIW", ")", ";", "}", "size", "=", "ALPHA_ARG_SIZE", "(", "mode", ",", "type", ",", "named", ")", ";", "num_args", "=", "cum", ".", "num_reg_words", ";", "if", "(", "cum", ".", "force_stack", "||", "cum", ".", "num_reg_words", "+", "size", ">", "<NUM_LIT>", "||", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "NULL_RTX", ";", "else", "if", "(", "type", "&&", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "{", "rtx", "reg1", ",", "reg2", ";", "reg1", "=", "gen_rtx_REG", "(", "DImode", ",", "num_args", "+", "<NUM_LIT>", ")", ";", "reg1", "=", "gen_rtx_EXPR_LIST", "(", "DImode", ",", "reg1", ",", "const0_rtx", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "else", "if", "(", "size", "==", "<NUM_LIT>", ")", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg1", ")", ")", ";", "else", "{", "reg2", "=", "gen_rtx_REG", "(", "DImode", ",", "num_args", "+", "<NUM_LIT>", ")", ";", "reg2", "=", "gen_rtx_EXPR_LIST", "(", "DImode", ",", "reg2"], "ground_truth": [",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";"], "File": "alpha3", "Func": "function_arg", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6509, "Length": 219, "Cover_Rate": 0.44969199178644764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMem32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "X86AsmParser (2)2", "Func": "addMem32Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6510, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setShuffleError", "(", "unsigned", "e", ")", "{", "s", "."], "ground_truth": ["ShuffleError", "=", "e", ";", "}"], "File": "HexagonMCChecker1", "Func": "setShuffleError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6511, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVSrcF32", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUAsmParser14", "Func": "isVSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6512, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Index", "<", "<ISA_LIT>Relocs", ".", "size", "(", ")", "&&", "!", "<ISA_LIT>Relocs", "[", "Index", "]", ".", "HasMatchingHi", "&&", "!", "isPrecededByMatchingHi", "(", "Asm"], "ground_truth": [",", "Index", ",", "<ISA_LIT>Relocs", ")", ";"], "File": "MipsELFObjectWriter10", "Func": "isFreeLo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6513, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RHS", ")", "return", "false", ";", "if", "(", "RHS", "->", "countTrailingOnes", "(", ")", ">=", "ShAmtBits", ")", "return", "true", ";", "const", "APInt", "&", "LHSKnownZeros", "=", "KnownBits", "->", "getKnownZeroes", "(", "MI", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "isUnneededShiftMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6514, "Length": 42, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vneg_f64", "(", "float64x1_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vneg_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6515, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "ARMISelLowering108", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6516, "Length": 402, "Cover_Rate": 0.4491620111731844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "MMIXMCTargetDesc", "Func": "createMMIXMCRegisterInfo", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6517, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Base", ")", ";", "return"], "ground_truth": ["Base", ";"], "File": "M680x0CollapseMOVEMPass", "Func": "GetBase", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6518, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI"], "ground_truth": [")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6519, "Length": 50, "Cover_Rate": 0.684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec"], "ground_truth": [",", "Elt", ",", "Idx", ")", ";"], "File": "X86ParabixISelLowering", "Func": "INSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6520, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredOpc", "=", "HII", "->", "getCondOpcode", "(", "Opc", ",", "!", "Cond", ")", ";", "MachineInstrBuilder", "MB", "=", "BuildMI", "(", "B", ",", "Where", ",", "DL", ",", "HII", "->", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "Ox", "=", "<NUM_LIT>", ",", "NP", "=", "MI", ".", "getNumOperands", "(", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "break", ";", "Ox", "++", ";", "}", "MB", ".", "addReg", "(", "DefOp", ".", "getReg", "(", ")", ",", "getRegState", "(", "DefOp", ")", ",", "DefOp", ".", "getSubReg", "(", ")", ")", ";", "MB", ".", "addReg", "(", "PredOp", ".", "getReg", "(", ")", ",", "PredOp", ".", "isUndef", "(", ")", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ","], "ground_truth": ["PredOp", ".", "getSubReg", "(", ")", ")", ";"], "File": "HexagonExpandCondsets12", "Func": "predicateAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6521, "Length": 145, "Cover_Rate": 0.3785900783289817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasTinyEncoding", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>"], "ground_truth": [";"], "File": "AVRSubtarget11", "Func": "getRegZeroIndex", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6522, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ExtInstSet", "::", "OpenCL_std", ":", "return", "getOpenCL_stdName", "(", "inst", ")", ";", "case", "ExtInstSet", "::", "GLSL_std_450", ":", "return", "getGLSL_std_450Name", "(", "inst", ")", ";", "case", "ExtInstSet", "::", "SPV_AMD_shader_trinary_minmax", ":", "return", "getSPV_AMD_shader_trinary_minmaxName", "(", "inst", ")"], "ground_truth": [";"], "File": "SPIRVExtInsts", "Func": "getExtInstName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6523, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_lane_s8", "(", "int8_t", "*", "__a", ",", "int8x8_t"], "ground_truth": ["__b", ",", "const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon_vst1_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6524, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitsSet", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "BitsSet", "+=", "Writemask", "&", "(", "<NUM_LIT>", "<<", "i", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "BitsSet", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_32RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&"], "ground_truth": ["AMDGPU", "::", "VReg_96RegClass", ";", "break", ";"], "File": "SIISelLowering156", "Func": "AdjustInstrPostInstrSelection", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6525, "Length": 83, "Cover_Rate": 0.4797687861271676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "buildInstr", "(", "NewOpc", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ImmDef", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "AArch64PostLegalizerCombiner14", "Func": "applyVAshrLshrImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6526, "Length": 36, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ","], "ground_truth": ["MCContext", "&", "ctx", ",", "bool", "IsLittle", ")", ":"], "File": "Cpu0MCCodeEmitter1", "Func": "Cpu0MCCodeEmitter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6527, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DAG", ",", "DCI", ","], "ground_truth": ["Subtarget", ")", ";"], "File": "MipsISelLowering101", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6528, "Length": 60, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LaneBitmask", "M", "=", "AR", ".", "Mask", "&", "BR", ".", "Mask", ";", "return", "M", ".", "any", "(", ")", "?", "RegisterRef", "(", "AR", ".", "Reg", ",", "M", ")", ":", "RegisterRef", "(", ")", ";", "}", "RegisterRef", "NAR", "=", "normalizeRef", "(", "AR"], "ground_truth": [")", ";"], "File": "RDFGraph6", "Func": "restrictRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6529, "Length": 40, "Cover_Rate": 0.37383177570093457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_n_u32", "(", "uint32x4_t", "__a", ","], "ground_truth": ["uint32_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vmulq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6530, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "override", "{", "return"], "ground_truth": ["ReadOnlySection", ";"], "File": "HSAILTargetObjectFile", "Func": "getSectionForConstant", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6531, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", "||", "!", "insn_entry", "[", "uid2", "]", ".", "is_swap", ")", "return", "false", ";", "rtx", "body", "=", "PATTERN", "(", "def_insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "VEC_SELECT", "||", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "!=", "MEM", ")", "return", "false", ";", "rtx", "mem", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "df_ref", "base_use", ";", "insn_info", "=", "DF_INSN_INFO_GET", "(", "def_insn", ")", ";", "FOR_EACH_INSN_INFO_USE", "(", "base_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "base_use", ")", ",", "base_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "base_def_link", "=", "DF_REF_CHAIN", "(", "base_use", ")", ";", "if", "(", "!", "base_def_link", "||", "base_def_link", "->", "next", ")", "return", "false", ";", "rtx", "tocrel_insn", "=", "DF_REF_INSN", "(", "base_def_link", "->", "ref", ")", ";", "rtx", "tocrel_body", "=", "PATTERN", "(", "tocrel_insn", ")", ";", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "tocrel_body", ")", "!=", "SET", ")", "return", "false", ";", "rtx", "tocrel_expr", "=", "SET_SRC", "(", "tocrel_body", ")", ";", "if", "(", "GET_CODE", "(", "tocrel_expr", ")", "==", "MEM", ")", "tocrel_expr", "=", "XEXP", "(", "tocrel_expr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "toc_relative_expr_p", "(", "tocrel_expr", ",", "false", ")", ")", "return", "false", ";", "split_const", "(", "XVECEXP", "(", "tocrel_base", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "!=", "SYMBOL_REF", "||", "!", "CONSTANT_POOL_ADDRESS_P", "(", "base", ")", ")", "return", "false", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "rs60005", "Func": "const_load_sequence_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6532, "Length": 258, "Cover_Rate": 0.7186629526462396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")"], "ground_truth": [",", "__a", ",", "__lane1", ")", ";"], "File": "arm", "Func": "neon4_vcopy_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6533, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "X86IREmitter", "Func": "visitMOVSHDUP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6534, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src0Idx", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "*", "Dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "Src0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "Src1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "Src2", ")", ".", "addImm", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo41", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6535, "Length": 184, "Cover_Rate": 0.673992673992674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Name", "=", "Tok", ".", "getString", "(", ")", ";", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "unsigned", "RegNum", "=", "matchRegisterNameAlias", "(", "Head", ",", "MatchKind", ")", ";", "if", "(", "RegNum", ")", "{", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Kind", "=", "Name", ".", "slice", "(", "Next", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "isValidVectorKind", "(", "Kind", ",", "MatchKind", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "Reg", "=", "RegNum"], "ground_truth": [";"], "File": "AArch64AsmParser12", "Func": "tryParseVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6536, "Length": 128, "Cover_Rate": 0.7950310559006211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_getmantps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B"], "ground_truth": [",", "(", "__v16sf", ")", "__W", ",", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_getmant_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6537, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "<ISA_LIT>AsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS"], "ground_truth": [",", "OSABI", ")", ";"], "File": "CJGAsmBackend", "Func": "createObjectWriter", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6538, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setBytesToPopOnReturn", "(", "unsigned"], "ground_truth": ["bytes", ")", "{"], "File": "M68kMachineFunction (2)", "Func": "setBytesToPopOnReturn", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6539, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emit_frame_store", "(", "unsigned", "int", "regno", ",", "rtx", "base_reg", ",", "HOST_WIDE_INT", "frame_bias", ",", "HOST_WIDE_INT", "base_ofs", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "emit_frame_store_1", "(", "reg", ",", "base_reg", ",", "frame_bias", ",", "base_ofs", ",", "reg"], "ground_truth": [")", ";"], "File": "alpha", "Func": "emit_frame_store", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6540, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ImmToReg", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>ImmToRegPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "registerInstructionsForXform", "("], "ground_truth": [")", ";"], "File": "TPCImmToReg", "Func": "TPCImmToReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6541, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "getFrameInfo", "(", ")", ".", "setAdjustsStack", "(", "true", ")", ";", "const", "GlobalValue", "&", "GV", "=", "*", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ";", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "<STR_LIT>", "}", ",", "{", "}", ")", ".", "addGlobalAddress", "(", "&", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "auto", "Load", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "Register", "(", "<STR_LIT>", ")", "}"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64InstructionSelector3", "Func": "selectTLSGlobalValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6542, "Length": 85, "Cover_Rate": 0.36796536796536794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmlaq_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6543, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ",", "Shift32", ")", ";", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ")", ";", "}", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "ResVT", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "U64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "In64", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "U64", ",", "<NUM_LIT>", ")", ",", "In", ")", ";", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ",", "Shift32", ")", ";", "SDValue", "Out", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [",", "Shift", ")", ";"], "File": "SystemZISelLowering19", "Func": "lowerBITCAST", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6544, "Length": 150, "Cover_Rate": 0.5154639175257731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "DOUBLE_INT_ASM_OP", ",", "file", ")", ";", "rs6000_output_function_entry", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "DOT_SYMBOLS", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "TREE_PUBLIC", "(", "decl", ")", "&&", "!", "DECL_WEAK", "(", "decl", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "}", "else", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "name", ",", "<STR_LIT>", ")", ";", "ASM_DECLARE_RESULT", "(", "file", ",", "DECL_RESULT", "(", "decl", ")", ")", ";", "rs6000_output_function_entry", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "||", "flag_pic", ">", "<NUM_LIT>", ")", "&&", "!", "TARGET_SECURE_PLT", "&&", "(", "!", "constant_pool_empty_p", "(", ")", "||", "crtl", "->", "profile", ")", "&&", "uses_TOC", "(", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "toc_label_name", ")", ";", "need_toc_init", "=", "<NUM_LIT>", ";", "putc", "(", "'-'", ",", "file", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "name", ",", "<STR_LIT>", ")", ";", "ASM_DECLARE_RESULT", "(", "file", ",", "DECL_RESULT", "(", "decl", ")", ")", ";", "if", "(", "TARGET_CMODEL", "==", "CMODEL_LARGE", "&&", "rs6000_global_entry_point_needed_p", "(", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", ")", "{", "const", "char", "*", "desc_name", ",", "*", "orig_name", ";", "orig_name", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "name", ")", ";", "desc_name", "=", "orig_name", ";", "while", "(", "*", "desc_name", "=="], "ground_truth": ["'.'", ")", "desc_name", "++", ";"], "File": "rs60006", "Func": "rs6000_elf_declare_function_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6545, "Length": 363, "Cover_Rate": 0.7642105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")"], "ground_truth": [".", "getOS", "(", ")", ")", ";"], "File": "PatmosAsmBackend", "Func": "createPatmosAsmBackend", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6546, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "(", ")"], "ground_truth": [")", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm0_65535Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6547, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "!", "AMDGPU", "::", "R600_Reg128RegClass", ".", "contains", "(", "DestReg", ")", "&&", "!", "AMDGPU", "::", "R600_Reg128RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "AMDGPU", "::", "MOV", ",", "DestReg", ",", "SrcReg", ")", ";", "NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ")", ".", "setIsKill", "("], "ground_truth": ["KillSrc", ")", ";"], "File": "R600InstrInfo19", "Func": "copyPhysReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6548, "Length": 67, "Cover_Rate": 0.3602150537634409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "break", ";", "}", "int", "FI", "=", "INT_MAX", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Opcode", "=", "Def", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FI", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "}", "else", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Flags"], "ground_truth": [".", "isByVal", "(", ")", ")", "{"], "File": "X86ISelLowering148", "Func": "MatchingStackOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6549, "Length": 249, "Cover_Rate": 0.4446428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "(", "unsigned", ")", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_APCS_STACK", ")", "{", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_APCS_FRAME", "||", "TARGET_CALLER_INTERWORKING", "||", "TARGET_TPCS_FRAME", "||", "TARGET_TPCS_LEAF_FRAME", ")", "{", "fixed_regs", "[", "ARM_HARD_FRAME_POINTER_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "ARM_HARD_FRAME_POINTER_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_CALLER_INTERWORKING", ")", "global_regs", "[", "ARM_HARD_FRAME_POINTER_REGNUM"], "ground_truth": ["]", "=", "<NUM_LIT>", ";"], "File": "arm8", "Func": "arm_conditional_register_usage", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6550, "Length": 84, "Cover_Rate": 0.32684824902723736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_p16", "(", "poly16x8_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon4_vreinterpretq_p128_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6551, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "{", "if", "(", "Regs", ".", "back", "(", ")", ".", "second", "==", "<STR_LIT>", ")", "Kind", "=", "k_FPSRegisterListWithVPR", ";", "else", "Kind", "=", "k_SPRRegisterList", ";", "}", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "<STR_LIT>", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "std", "::", "is_sorted", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["StartLoc", ";"], "File": "ARMAsmParser (2)4", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6552, "Length": 124, "Cover_Rate": 0.5367965367965368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo"], "ground_truth": [">", "(", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6553, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUCFGStructurizer", "::", "mergeSerialBlock", "(", "MachineBasicBlock", "*", "DstMBB", ",", "MachineBasicBlock", "*", "SrcMBB", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DstMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "SrcMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "DstMBB", "->", "splice", "(", "DstMBB", "->", "end", "(", ")", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SrcMBB", "->", "end", "(", ")", ")", ";", "DstMBB", "->", "removeSuccessor", "(", "SrcMBB", ")", ";", "cloneSuccessorList", "(", "DstMBB", ",", "SrcMBB", ")", ";", "removeSuccessor", "(", "SrcMBB", ")", ";", "MLI", "->", "removeBlock", "(", "SrcMBB", ")", ";", "retireBlock", "(", "SrcMBB"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer1", "Func": "mergeSerialBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6554, "Length": 96, "Cover_Rate": 0.9896907216494846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TrueMBB", "==", "FalseMBB", ")", "return", "<NUM_LIT>", ";", "MigrateTrue", "=", "needMigrateBlock", "(", "TrueMBB", ")", ";", "MigrateFalse", "=", "needMigrateBlock", "(", "FalseMBB", ")", ";", "if", "(", "!", "MigrateTrue", "&&", "!", "MigrateFalse", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "MigrateTrue", "&&", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "MigrateTrue", "=", "true", ";", "if", "(", "!", "MigrateFalse", "&&", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "MigrateFalse", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "<NUM_LIT>", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "<NUM_LIT>", ";", "}", "int", "NumNewBlk", "=", "<NUM_LIT>", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "<STR_LIT>", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "Register", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "<STR_LIT>", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "Register", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "<STR_LIT>", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "insertInstrBefore", "(", "I", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6555, "Length": 259, "Cover_Rate": 0.5995370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRRestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRBitSpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRBitRestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerVRSAVESpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerVRSAVERestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "getBaseRegister", "(", "MF", ")", ":", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "bool", "noImmForm", "=", "!", "MI", ".", "isInlineAsm", "(", ")", "&&", "OpC", "!=", "TargetOpcode", "::", "STACKMAP", "&&", "OpC", "!=", "TargetOpcode", "::", "PATCHPOINT", "&&", "!", "ImmToIdxMap", ".", "count", "(", "OpC", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "{", "if", "(", "!", "(", "hasBasePointer", "(", "MF", ")", "&&", "FrameIndex", "<", "<NUM_LIT>", ")", ")", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "assert", "(", "OpC", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "noImmForm", "&&", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "(", "Offset", "%", "offsetMinAlign", "(", "MI", ")", ")", "==", "<NUM_LIT>", ")", ")", "||", "OpC", "==", "TargetOpcode", "::", "STACKMAP", "||", "OpC", "==", "TargetOpcode", "::", "PATCHPOINT", ")", ")", "{", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "is64Bit", "=", "TM", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is64Bit", "?", "G8RC", ":", "GPRC", ";", "unsigned", "SRegHi", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ",", "SReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SRegHi", ")", ".", "addImm", "(", "Offset", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SReg"], "ground_truth": [")", ".", "addReg", "(", "SRegHi", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo (2)2", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6556, "Length": 422, "Cover_Rate": 0.5403329065300896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "AnalyzeCondBr", "(", "const", "MachineInstr", "*", "Inst", ",", "unsigned", "Opc", ",", "MachineBasicBlock", "*", "&", "BB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "getAnalyzableBrOpc", "(", "Opc", ")", "&&", "<STR_LIT>", ")", ";", "int", "NumOp", "=", "Inst", "->"], "ground_truth": ["getNumExplicitOperands", "(", ")", ";"], "File": "MipsInstrInfo (2)3", "Func": "AnalyzeCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6557, "Length": 46, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsi64_si32", "(", "__m64", "__i", ")", "{", "return", "(", "(", "int", ")"], "ground_truth": ["__i", ")", ";"], "File": "mmintrin", "Func": "_mm_cvtsi64_si32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6558, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "const", "Value", "*", "Callee", "=", "CLI", ".", "Callee", ";", "MCSymbol", "*", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "!", "Callee", "&&", "!", "Symbol", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "return", "false", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "Callee", ")", ";", "if", "(", "FuncInfo", ".", "MF", "->", "getFunction", "(", ")", ".", "isPagerando", "(", ")", "||", "(", "F", "&&", "F", "->", "isPagerando", "(", ")", ")", ")", "return", "false", ";", "MVT", "RetVT", ";", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "||", "Flag", ".", "isSRet", "(", ")", "||", "Flag", ".", "isNest", "(", ")", "||", "Flag", ".", "isByVal", "(", ")", "||", "Flag", ".", "isSwiftSelf", "(", ")", "||", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "*", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "isAnyArgRegReserved", "(", "*", "MF", ")", ")", "RegInfo", "->", "emitReservedArgRegCallError", "(", "*", "MF", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "("], "ground_truth": ["Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64FastISel2", "Func": "fastLowerCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6559, "Length": 465, "Cover_Rate": 0.5747836835599506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmladavxq_s32", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmladavxq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6560, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";"], "File": "ARMISelLowering133", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6561, "Length": 285, "Cover_Rate": 0.3242320819112628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDX", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDY", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDZ", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupInfo", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentWaveByteOffset", "(", ")", ")", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", ";", "if", "("], "ground_truth": ["IsShader", ")", "{"], "File": "SIISelLowering11", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6562, "Length": 152, "Cover_Rate": 0.5868725868725869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_offset", "(", "Relocator", "::", "DWord", "pUpper16", ",", "Relocator", "::", "DWord", "pLower16", ")", "{", "uint32_t", "s", "=", "(", "pUpper16", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "j1", "=", "(", "pLower16", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "j2", "=", "(", "pLower16", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "lower", "=", "("], "ground_truth": ["pLower16", "&", "<NUM_LIT>", ")", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6563, "Length": 59, "Cover_Rate": 0.5619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "Sinks", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "continue", ";", "++", "ToPromote", ";", "}", "if", "(", "ToPromote", "<", "<NUM_LIT>", ")", "return", "false", ";", "Promoter", "->", "Mutate", "(", "OrigTy", ",", "CurrentVisited", ",", "Sources", ",", "Sinks", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCodeGenPrepare", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6564, "Length": 365, "Cover_Rate": 0.6886792452830188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mips_split_move_p", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "if", "(", "mips_mult_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", "return", "false", ";", "unsigned", "int", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "FP_REG_RTX_P", "(", "src", ")", "&&", "FP_REG_RTX_P", "(", "dest", ")", ")", "return", "false", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "ISA_HAS_LDC1_SDC1", ")", "{", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", "&&", "MEM_P", "(", "src", ")", ")", "return", "false", ";", "if", "(", "FP_REG_RTX_P", "(", "src", ")", "&&", "MEM_P", "(", "dest", ")", ")", "return", "false", ";", "}", "if", "(", "MSA_SUPPORTED_MODE_P", "(", "GET_MODE", "(", "dest", ")", ")", ")", "return", "mips_split_128bit_move_p", "(", "dest", ",", "src", ")", ";", "return", "size", ">", "UNITS_PER_WORD"], "ground_truth": [";"], "File": "mips", "Func": "mips_split_move_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6565, "Length": 122, "Cover_Rate": 0.991869918699187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "<NUM_LIT>", "/", "numbers", "::", "log2ef", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "Lower<ISA_LIT>NT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_<ISA_LIT>NT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return"], "ground_truth": ["Op", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6566, "Length": 236, "Cover_Rate": 0.6465753424657534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "reg_class", "alpha_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "class", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "||", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "{", "if", "(", "class", "==", "FLOAT_REGS", ")", "return", "NO_REGS", ";", "if", "(", "class", "==", "ALL_REGS", ")", "return", "GENERAL_REGS", ";", "return", "class"], "ground_truth": [";"], "File": "alpha3", "Func": "alpha_preferred_reload_class", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6567, "Length": 72, "Cover_Rate": 0.7578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sparc_cpu", "==", "PROCESSOR_NIAGARA", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA2", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA3", ")", "return", "<NUM_LIT>", ";", "if", "(", "sparc_cpu", "==", "PROCESSOR_NIAGARA4", "||", "sparc_cpu", "==", "PROCESSOR_NIAGARA7", ")", "return", "<NUM_LIT>", ";", "if", "(", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC", "||", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC3", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "<NUM_LIT>", "<<", "sparc_cpu", ")", "&", "(", "(", "<NUM_LIT>", "<<", "PROCESSOR_SUPERSPARC", ")", "|", "(", "<NUM_LIT>", "<<", "PROCESSOR_HYPERSPARC", ")", "|", "(", "<NUM_LIT>", "<<", "PROCESSOR_SPARCLITE86X", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "sparc6", "Func": "sparc_use_sched_lookahead", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6568, "Length": 77, "Cover_Rate": 0.9058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>InstrInfo", "::", "nextNonPseudo", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "MachineBasicBlock"], "ground_truth": ["::", "iterator", "&", "II", ")", "const", "{"], "File": "PatmosInstrInfo1", "Func": "nextNonPseudo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6569, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p8_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vreinterpret_p8_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6570, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrStage", "*", "IS", "=", "II", "->", "beginStage", "(", "QII", "->", "get", "(", "this", "->", "getOpcode", "(", ")", ")", ".", "getSchedClass", "(", ")", ")", ";", "return", "(", "IS", "->"], "ground_truth": ["getUnits", "(", ")", ")", ";"], "File": "HexagonMCInst2", "Func": "getUnits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6571, "Length": 34, "Cover_Rate": 0.44155844155844154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "xtensa_return_in_msb", "(", "tree"], "ground_truth": ["valtype", ")", "{"], "File": "xtensa3", "Func": "xtensa_return_in_msb", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6572, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->"], "ground_truth": ["getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering (2)2", "Func": "lowerFRAMEADDR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6573, "Length": 40, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "loongarch_signed_immediate_p", "(", "unsigned", "HOST_WIDE_INT", "x", ",", "int", "bits", ",", "int", "shift", "=", "<NUM_LIT>", ")", "{", "x", "+=", "<NUM_LIT>", "<<", "(", "bits", "+", "shift"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "loongarch", "Func": "loongarch_signed_immediate_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6574, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*"], "ground_truth": ["IP", ";"], "File": "ARMConstantIslandPass10", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6575, "Length": 204, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "selectIntAddr11MM", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset"], "ground_truth": [")", "const", "{"], "File": "MipsSEISelDAGToDAG10", "Func": "selectIntAddr11MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6576, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const"], "ground_truth": ["MachineFunction", "&", "MF", ")", "const", "{"], "File": "VideoCore4RegisterInfo", "Func": "getFrameRegister", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6577, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "expandLOCPseudo", "(", "MachineInstr", "&", "MI", ",", "unsigned", "LowOpcode", ",", "unsigned", "HighOpcode", ")", "const", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Opcode", "=", "isHighReg", "(", "Reg", ")", "?", "HighOpcode", ":", "LowOpcode", ";", "MI", ".", "setDesc", "(", "get", "("], "ground_truth": ["Opcode", ")", ")", ";"], "File": "SystemZInstrInfo30", "Func": "expandLOCPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6578, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "AMSubMode", ")", "(", "(", "AM5Opc", ">>", "<NUM_LIT>", ")"], "ground_truth": ["&", "<NUM_LIT>", ")", ";"], "File": "ARMAddressingModes3", "Func": "getAM5SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6579, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "const_cast", "<", "<ISA_LIT>TargetLowering", "*", ">", "(", "&", "TLInfo"], "ground_truth": [")", ";"], "File": "NVPTXTargetMachine18", "Func": "getTargetLowering", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6580, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "_URC_END_OF_STACK", ";", "new_cfa", "=", "(", "_Unwind_Ptr", ")", "sc", ";", "fs", "->", "cfa_how", "=", "CFA_REG_OFFSET", ";", "fs", "->", "cfa_reg", "=", "STACK_POINTER_REGNUM", ";", "fs", "->", "cfa_offset", "=", "new_cfa", "-", "(", "_Unwind_Ptr", ")", "context", "->", "cfa", ";", "new_cfa", "-=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "fs", "->", "regs", ".", "reg", "[", "i", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "i", "]", ".", "loc", ".", "offset", "=", "(", "_Unwind_Ptr", ")", "&", "(", "sc", "->", "sc_regs", "[", "i", "]", ")", "-", "new_cfa", ";", "}", "fs", "->", "regs", ".", "reg", "[", "SIGNAL_UNWIND_RETURN_COLUMN", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "SIGNAL_UNWIND_RETURN_COLUMN", "]", ".", "loc", ".", "offset", "=", "(", "_Unwind_Ptr", ")", "&", "(", "sc"], "ground_truth": ["->", "sc_pc", ")", "-", "new_cfa", ";"], "File": "linux-unwind", "Func": "mips_fallback_frame_state", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6581, "Length": 134, "Cover_Rate": 0.4734982332155477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCDisassembler", "*", "create<ISA_LIT>_32Disassembler", "(", "const", "Target", "&", "T", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "::"], "ground_truth": ["<ISA_LIT>_32Disassembler", ";"], "File": "X86Disassembler54", "Func": "createX86_32Disassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6582, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "r", "]", ">", "<NUM_LIT>", ")", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "GET_MODE_NAME", "(", "m", ")", ",", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "r", "]", ")", ";", "else", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "call_used_regs", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "len", "=", "<NUM_LIT>", ";", "comma", "=", "<STR_LIT>", ";", "}", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "<STR_LIT>", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "fixed_regs", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")"], "ground_truth": ["{"], "File": "rs60004", "Func": "rs6000_debug_reg_print", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6583, "Length": 123, "Cover_Rate": 0.3360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "func", "&&", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "func", ")", ")", ")", ")", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "A0_REG", ")", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "D0_REG", ")"], "ground_truth": [",", "const0_rtx", ")", ")", ")", ";"], "File": "m68k4", "Func": "m68k_function_value", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6584, "Length": 54, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CodeGenOpt"], "ground_truth": ["::", "Aggressive", ";"], "File": "MipsSubtarget (2)1", "Func": "getOptLevelToEnablePostRAScheduler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6585, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")"], "ground_truth": [",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6586, "Length": 166, "Cover_Rate": 0.9707602339181286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "IsStack"], "ground_truth": [")", ";"], "File": "AMDGPUArgumentUsageInfo10", "Func": "getRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6587, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "MSP430MCTargetDesc", "Func": "createMSP430MCCodeGenInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6588, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumb2Instruction16", "(", "MI", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "ITBlock", ".", "empty", "(", ")", ")", "result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "firstcond", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Mask", ">>", "<NUM_LIT>", "&", "<NUM_LIT>", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Pos", "=", "<NUM_LIT>", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "<NUM_LIT>", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITBlock", ".", "insert", "(", "ITBlock", ".", "begin", "(", ")", ",", "firstcond", ")", ";", "else", "ITBlock", ".", "insert", "(", "ITBlock", ".", "begin", "(", ")", ",", "firstcond", "^", "<NUM_LIT>", ")", ";", "}", "ITBlock", ".", "push_back", "(", "firstcond", ")", ";", "}", "return", "result", ";", "}", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "<NUM_LIT>", ",", "(", "uint8_t", "*", ")", "bytes", ",", "NULL", ")", "==", "-", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumbInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "bool", "InITBlock", "=", "ITBlock", ".", "size", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result"], "ground_truth": [";"], "File": "ARMDisassembler10", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6589, "Length": 347, "Cover_Rate": 0.3961187214611872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isMovRegOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6590, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "SelectAddr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";", "break", ";", "}", "OutOps", ".", "push_back"], "ground_truth": ["(", "Op0", ")", ";"], "File": "XNCMISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6591, "Length": 63, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_i64scatter_epi32", "(", "int", "*", "__addr", ",", "__m512i", "__index", ",", "__m256i", "__v1", ",", "int", "__scale", ")", "{", "__builtin_ia32_scatterdiv16si", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8di", ")", "__index", ",", "(", "__v8si", ")"], "ground_truth": ["__v1", ",", "__scale", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_i64scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6592, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitcntsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ModeRegisterPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MemoryLegalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPass", "(", "*"], "ground_truth": ["PR", ")", ";"], "File": "AMDGPUTargetMachine108", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6593, "Length": 114, "Cover_Rate": 0.3089430894308943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Waitcnt", "allZero", "(", ")", "{", "return", "Waitcnt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUBaseInfo1", "Func": "allZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6594, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrhq_scatter_shifted_offset_p_u16", "(", "uint16_t", "*", "__base", ",", "uint16x8_t", "__offset", ",", "uint16x8_t", "__value"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vstrhq_scatter_shifted_offset_p_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6595, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "TARGET_MIX_SSE_I387", ")", "{", "if", "(", "!", "(", "TARGET_SSE", "&&", "TARGET_SSE_MATH", ")", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_LONG_DOUBLE", ";", "else", "if", "(", "TARGET_SSE2"], "ground_truth": [")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";"], "File": "i386", "Func": "ix86_excess_precision", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6596, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_punpckhwd", "(", "(", "__v4hi", ")", "__m1", ",", "("], "ground_truth": ["__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin4", "Func": "_mm_unpackhi_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6597, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsdavaxq_p_s32", "(", "int32_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmlsdavaxq_p_sv4si", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlsdavaxq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6598, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "VALUE", "&&", "CSELIB_VAL_PTR", "(", "x", ")", ")", "return", "(", "pic_offset_table_rtx", "&&", "rtx_equal_for_cselib_p", "(", "x", ",", "pic_offset_table_rtx", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SET_GOT", ")", "return", "true", ";", "else", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "false", ";", "else", "if", "(", "pic_offset_table_rtx", ")", "{", "if", "(", "REGNO", "(", "x", ")", "==", "REGNO", "(", "pic_offset_table_rtx", ")", ")", "return", "true", ";", "if", "(", "HARD_REGISTER_P", "(", "x", ")", "&&", "!", "HARD_REGISTER_P", "(", "pic_offset_table_rtx", ")", "&&", "ORIGINAL_REGNO", "(", "x", ")", "==", "REGNO", "(", "pic_offset_table_rtx", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "i386", "Func": "ix86_pic_register_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6599, "Length": 110, "Cover_Rate": 0.8527131782945736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OpVT", "==", "<STR_LIT>", "||", "(", "OpVT", "==", "<STR_LIT>", ")", ")", ";", "EVT", "floatVT", "=", "(", "OpVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "!", "hasHardQuad", "||", "!", "TLI", ".", "isTypeLegal", "(", "OpVT", ")", ")", ")", "{", "const", "char", "*", "libName", "=", "TLI", ".", "getLibcallName", "(", "OpVT", "==", "<STR_LIT>", "?", "RTLIB", "::", "SINTTOFP_I32_F128", ":", "RTLIB", "::", "SINTTOFP_I64_F128", ")", ";", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "libName", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "("], "ground_truth": ["OpVT", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerSINT_TO_FP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6600, "Length": 102, "Cover_Rate": 0.4700460829493088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrPrinter", "*", "createNPEngineMCInstrPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCASMInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "NPEngineInstrPrinter", "(", "MAI", ",", "MII", ",", "MRI"], "ground_truth": [")", ";"], "File": "NPEngineMCTargetDesc", "Func": "createNPEngineMCInstrPrinter", "Target": "NPEngine", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6601, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetStackID", "::", "NoAlloc", ":", "case", "TargetStackID", "::", "SGPRSpill", ":", "return", "true", ";", "case", "TargetStackID", "::"], "ground_truth": ["ScalableVector", ":"], "File": "SIFrameLowering24", "Func": "isSupportedStackID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6602, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg"], "ground_truth": [",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "M88kInstrInfo", "Func": "copyPhysReg", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6603, "Length": 181, "Cover_Rate": 0.46770025839793283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "&", "IsFast", ")", ")", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";", "bool", "OtherUses", "=", "!", "Val", ".", "hasOneUse", "(", ")", ";", "SDValue", "CastVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "Val", ")", ";", "if", "(", "OtherUses", ")", "{", "SDValue", "CastBack", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "CastVal", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "CastBack"], "ground_truth": [")", ";"], "File": "AMDGPUISelLowering102", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6604, "Length": 127, "Cover_Rate": 0.4409722222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab"], "ground_truth": [".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vqtbl2q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6605, "Length": 38, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "CodeModel", "::", "Model", "CM", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", "||", "CM", "==", "CodeModel", "::", "JITDefault", ")", "return", "Reloc", "::", "Static", ";", "return", "*"], "ground_truth": ["RM", ";"], "File": "MipsTargetMachine10", "Func": "getEffectiveRelocModel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6606, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__smlald", "(", "int16x2_t", "__a", ",", "int16x2_t", "__b", ",", "int64_t", "__c", ")", "{", "return", "__builtin_arm_smlald", "(", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "acle___smlald", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6607, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_VReg_256", "(", "unsigned", "Val", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6608, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StVal", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "StVal", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "St", ".", "getBasePtr", "(", ")", ")", ")", "{", "int64_t", "Offset", "=", "St", ".", "getBasePtr", "(", ")", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Offset", "<", "-", "<NUM_LIT>", "||", "Offset", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I"], "ground_truth": ["<", "NumVecElts", ";", "++", "I", ")", "{"], "File": "AArch64ISelLowering105", "Func": "replaceZeroVectorStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6609, "Length": 89, "Cover_Rate": 0.3212996389891697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "section", "*", "s", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", ",", "priority", ")", ";", "s", "=", "get_section", "(", "buf", ",", "SECTION_WRITE", ",", "NULL", ")", ";", "switch_to_section", "(", "s", ")"], "ground_truth": [";"], "File": "aarch644", "Func": "aarch64_elf_asm_destructor", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6610, "Length": 42, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVariadicGPRSize", "("], "ground_truth": [")", "const", "{"], "File": "AArch64MachineFunctionInfo6", "Func": "getVariadicGPRSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6611, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mips_issue_rate", "(", "void", ")", "{", "switch", "(", "mips_tune", ")", "{", "case", "PROCESSOR_R4130", ":", "case", "PROCESSOR_R5400", ":", "case", "PROCESSOR_R5500", ":", "case", "PROCESSOR_R7000", ":", "case", "PROCESSOR_R9000", ":", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "mips3", "Func": "mips_issue_rate", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6612, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ",", "bool", "IsRelocWithSymbol", ",", "int64_t", "Addend", ")", "const", "{", "unsigned", "Kind", "=", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ";", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "VideocoreELFObjectWriter", "Func": "GetRelocType", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6613, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TTI", "("], "ground_truth": ["TM", ")", ";"], "File": "AArch64TargetTransformInfo1", "Func": "createAArch64TargetTransformInfoPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6614, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerEXTRACT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "ExtractVectorElements", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ","], "ground_truth": ["Args", ",", "Start", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "AMDGPUISelLowering108", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6615, "Length": 73, "Cover_Rate": 0.6822429906542056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "bool", "IsLegalInsert", "=", "Subtarget", ".", "is64Bit", "(", ")", "||", "Val", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ";", "if", "(", "!", "IsLegalInsert", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "{", "const", "auto", "*", "CVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CVal", "->", "getSExtValue", "(", ")", ")", ")", "{", "IsLegalInsert", "=", "true", ";", "Val", "=", "DAG", ".", "getConstant", "(", "CVal", "->", "getSExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "}", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "ValInVec", ";", "if", "(", "IsLegalInsert", ")", "{", "unsigned", "Opc", "=", "VecVT", ".", "isFloatingPoint", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isNullConstant", "(", "Idx", ")", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "ContainerVT", ",", "Vec", ",", "Val", ",", "VL", ")", ";", "if", "(", "!", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "return", "Vec", ";", "return", "convertFromScalableVector", "(", "VecVT", ",", "Vec", ",", "DAG", ",", "Subtarget", ")", ";", "}", "ValInVec", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "Val", ",", "VL", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "ValLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [",", "Val", ",", "Zero", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerINSERT_VECTOR_ELT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6616, "Length": 265, "Cover_Rate": 0.37535410764872523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "Aggressive", ")", "return", "false", ";", "return", "TargetInstrInfo", "::", "getMachineCombinerPatterns", "(", "Root"], "ground_truth": [",", "Patterns", ")", ";"], "File": "PPCInstrInfo64", "Func": "getMachineCombinerPatterns", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6617, "Length": 29, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pdp11_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "from", ")", "!=", "FLOAT_MODE_P", "(", "to", ")", ")", "return", "false", ";", "return", "!", "reg_classes_intersect_p", "(", "FPU_REGS", ",", "rclass"], "ground_truth": [")", ";"], "File": "pdp11", "Func": "pdp11_can_change_mode_class", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6618, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_int_order_operand_ok_p", "(", "*", "code", ",", "*", "cmp1", ")", ")", "return", "true", ";", "if", "(", "CONST_INT_P", "(", "*", "cmp1", ")", ")", "switch", "(", "*", "code", ")", "{", "case", "LE", ":", "plus_one", "=", "trunc_int_for_mode", "(", "UINTVAL", "(", "*", "cmp1", ")", "+", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "INTVAL", "(", "*", "cmp1", ")", "<", "plus_one", ")", "{", "*", "code", "=", "LT", ";", "*", "cmp1", "=", "force_reg", "(", "mode", ",", "GEN_INT", "(", "plus_one", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "riscv2", "Func": "riscv_canonicalize_int_order_test", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6619, "Length": 78, "Cover_Rate": 0.4875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "<NUM_LIT>", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "<STR_LIT>", ";", "Tys", "[", "n", "]", "=", "<STR_LIT>", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering149", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6620, "Length": 320, "Cover_Rate": 0.3143418467583497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "FP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "FP", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasCalls", "(", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "else", "{", "MRI", ".", "setPhysRegUnused"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "MipsFrameLowering25", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6621, "Length": 80, "Cover_Rate": 0.8080808080808081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "<ISA_LIT>v6T2_NopEncoding", ":", "<ISA_LIT>v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "ARMAsmBackend69", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6622, "Length": 92, "Cover_Rate": 0.4577114427860697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv4si", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v2di", ")", "__index", ",", "(", "__v4si"], "ground_truth": [")", "__v1", ",", "__scale", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_i64scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6623, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Info", "->", "getDecorationStyle", "(", ")", ")", "{", "case", "None", ":", "break", ";", "case", "StdCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'@'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "break", ";", "case", "FastCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'@'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'_'", ")", "{", "Name", "[", "<NUM_LIT>", "]", "=", "'@'", ";", "}", "else", "{", "Name", "=", "'@'", "+", "Name", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86ATTAsmPrinter2", "Func": "DecorateCygMingName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6624, "Length": 154, "Cover_Rate": 0.48427672955974843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "<ISA_LIT>Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Inst", "=", "IsLittleEndian", "?", "<STR_LIT>", "::", "read32le", "(", "Bytes", ".", "data", "(", ")", ")", ":", "<STR_LIT>", "::", "read32be", "(", "Bytes", ".", "data", "(", ")", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "DecodeStatus", "result", "=", "decodeInstruction", "(", "DecoderTableQPX32", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "result", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "DecodeStatus", "result", "=", "decodeInstruction", "(", "DecoderTableSPE32", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "result", ";", "}", "return", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Inst", ",", "Address"], "ground_truth": [",", "this", ",", "STI", ")", ";"], "File": "PPCDisassembler", "Func": "getInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6625, "Length": 185, "Cover_Rate": 0.9536082474226805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has64BitDPP", "(", ")", "const", "{", "return"], "ground_truth": ["Has64BitDPP", ";"], "File": "GCNSubtarget", "Func": "has64BitDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6626, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>HazardRecognizer", "(", "II", ","], "ground_truth": ["DAG", ",", "postRA", ")", ";"], "File": "TPCHazardRecognizer", "Func": "createTPCHazardRecognizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6627, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SetOfMachineInstr", "&", "BBReachableUses", "=", "getSet", "(", "ReachableUses", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "SetOfMachineInstr", "&", "BBOutSet", "=", "getSet", "(", "Out", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ";", "unsigned", "Size", "=", "BBOutSet", ".", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "PredMBB", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "SetOfMachineInstr", "&", "PredOutSet", "=", "getSet", "(", "Out", ",", "*", "PredMBB", ",", "CurReg", ",", "NbReg", ")", ";", "BBInSet", ".", "insert", "(", "PredOutSet", ".", "begin", "(", ")", ",", "PredOutSet", ".", "end", "(", ")", ")", ";", "}", "for", "(", "const", "MachineInstr", "*", "MI", ":", "BBInSet", ")", "{", "SetOfMachineInstr", "&", "OpReachedUses", "=", "getUses", "(", "ColorOpToReachedUses", ",", "CurReg", ",", "*", "MI", ")", ";", "OpReachedUses", ".", "insert", "(", "BBReachableUses", ".", "begin", "(", ")", ",", "BBReachableUses", ".", "end", "(", ")", ")", ";", "}", "if", "(", "!", "Kill", "[", "&", "MBB", "]", ".", "test", "(", "CurReg", ")", ")", "BBOutSet", ".", "insert"], "ground_truth": ["(", "BBInSet", ".", "begin", "(", ")", ",", "BBInSet", ".", "end", "(", ")", ")", ";"], "File": "ARM64CollectLOH", "Func": "reachingDefAlgorithm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6628, "Length": 159, "Cover_Rate": 0.5501730103806228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Identifier", ":", "SMLoc", "E", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ",", "E", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "EVal", ",", "S", ",", "E", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "PatmosAsmParser1", "Func": "ParseImmediate", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6629, "Length": 71, "Cover_Rate": 0.5966386554621849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isArgPassedInSGPR", "(", "const", "Argument", "*", "A", ")", "{", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "<ISA_LIT>_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "case", "CallingConv", "::"], "ground_truth": ["<ISA_LIT>_PS", ":"], "File": "AMDGPUBaseInfo1", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6630, "Length": 79, "Cover_Rate": 0.5851851851851851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtsepi64_epi16"], "ground_truth": ["(", "__mmask8", "__M", ",", "__m512i", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtsepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6631, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VisitedIndex", "=", "<NUM_LIT>", ";", "while", "(", "VisitedIndex", "<", "PHIs", ".", "size", "(", ")", ")", "{", "MachineInstr", "*", "VisitedPHI", "=", "PHIs", "[", "VisitedIndex", "]", ";", "for", "(", "unsigned", "PHIOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "VisitedPHI", "->", "getNumOperands", "(", ")", ";", "PHIOp", "!=", "NumOps", ";", "PHIOp", "+=", "<NUM_LIT>", ")", "{", "Register", "RegOp", "=", "VisitedPHI", "->", "getOperand", "(", "PHIOp", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister"], "ground_truth": ["(", "RegOp", ")", ")", "return", "false", ";"], "File": "PPCMIPeephole12", "Func": "collectUnprimedAccPHIs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6632, "Length": 76, "Cover_Rate": 0.329004329004329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_max_epu64", "(", "__m512i", "__A"], "ground_truth": [",", "__m512i", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_max_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6633, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "*", "gimple_fold_builtin", "(", "unsigned", "int", "code", ",", "gimple_stmt_iterator", "*", "gsi", ",", "gcall", "*", "stmt", ")", "{", "registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ";", "return", "gimple_folder", "(", "rfn", ".", "instance", ",", "rfn", ".", "decl", ",", "gsi", ","], "ground_truth": ["stmt", ")", ".", "fold", "(", ")", ";"], "File": "riscv-vector-builtins", "Func": "gimple_fold_builtin", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6634, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>16InstrInfo", "::"], "ground_truth": ["getRegisterInfo", "(", ")", "const", "{"], "File": "Mips16InstrInfo (2)", "Func": "getRegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6635, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "("], "ground_truth": ["Op", ")", "->", "getGlobal", "(", ")", ";"], "File": "MSP430ISelLowering (2)", "Func": "LowerGlobalAddress", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6636, "Length": 31, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "x", ";", "int", "cnt", ";", "vec_uchar16", "mask", ";", "x", ".", "v", "=", "(", "vec_uchar16", ")", "(", "count", ")", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "cnt", "=", "(", "<NUM_LIT>", "-", "x", ".", "i", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "x", ".", "v", "=", "vec_splat", "(", "x", ".", "v", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "si2vmx", "Func": "si_rotqmby", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6637, "Length": 55, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64InstPrinter", "Func": "printImplicitlyTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6638, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ElemTy", "=", "ty", "(", "InpV", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", "&&", "Subtarget", ".", "isHVXVectorType", "(", "ResTy", ")", ")", "return", "extendHvxVectorPred", "(", "InpV", ",", "SDLoc", "(", "Op", ")", ",", "ty", "(", "Op", ")", ",", "true", ",", "DAG", ")", ";", "return", "Op"], "ground_truth": [";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxZeroExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6639, "Length": 48, "Cover_Rate": 0.5783132530120482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DisassemblerBase", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "*", "Info", ",", "bool", "bigEndian", ")", ":", "MCDisassembler", "(", "STI", ")", ",", "RegInfo", "(", "Info", ")", ",", "IsN64", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ","], "ground_truth": ["isBigEndian", "(", "bigEndian", ")", "{"], "File": "MipsDisassembler14", "Func": "MipsDisassemblerBase", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6640, "Length": 42, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AnnotateControlFlow", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "Int64", "=", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "UndefValue", "::", "get", "(", "Boolean", ")", ";", "Int64Zero", "=", "ConstantInt", "::", "get", "(", "Int64", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "SIAnnotateControlFlow14", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6641, "Length": 102, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "req", "=", "(", "units", "==", "UNITS_D", "?", "UNIT_REQ_D", ":", "units", "==", "UNITS_D_ADDR", "?", "UNIT_REQ_D", ":", "units", "==", "UNITS_DL", "?", "UNIT_REQ_DL", ":", "units", "==", "UNITS_DS", "?", "UNIT_REQ_DS", ":", "units", "==", "UNITS_L", "?", "UNIT_REQ_L", ":", "units", "==", "UNITS_LS", "?", "UNIT_REQ_LS", ":", "units", "==", "UNITS_S", "?", "UNIT_REQ_S", ":", "units", "==", "UNITS_M", "?", "UNIT_REQ_M", ":", "units", "==", "UNITS_DLS", "?", "UNIT_REQ_DLS", ":", "-", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "req", "!=", "-", "<NUM_LIT>", ")", ";", "*", "req1", "=", "req", ";", "*", "side1", "=", "side"], "ground_truth": [";"], "File": "c6x", "Func": "get_unit_reqs", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6642, "Length": 79, "Cover_Rate": 0.35267857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86FixupBWInsts3", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6643, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "("], "ground_truth": [")", ")", ")", ";"], "File": "AArch64MCCodeEmitter1", "Func": "getBranchTargetOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6644, "Length": 85, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_madd52hi_epu64", "(", "__m128i", "__X", ",", "__m128i", "__Y", ",", "__m128i", "__Z", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpmadd52huq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y"], "ground_truth": [",", "(", "__v2di", ")", "__Z", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512ifmavlintrin4", "Func": "_mm_madd52hi_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6645, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "SrcMBB", "=", "*", "block", "->", "getMBB", "(", ")", ";", "if", "(", "predType", "==", "RAInfo", "::", "Register", ")", "{", "RAInfo", "&", "RI", "=", "S", "->", "isSubheader", "(", "block", ")", "?", "RAInfos", ".", "at", "(", "S", "->", "findScopeOf", "(", "block", ")", ")", ":", "RAInfos", ".", "at", "(", "S", ")", ";", "if", "(", "!", "S", "->", "isSubheader", "(", "block", ")", "||", "!", "RI", ".", "needsScopeSpill", "(", ")", ")", "{", "assert", "(", "!", "S", "->", "isSubheader", "(", "block", ")", "||", "(", "RI", ".", "Scope", "->", "getParent", "(", ")", "==", "S", ")", ")", ";", "insertDefToRegLoc", "(", "SrcMBB", ",", "predLoc", ",", "guardLoc", ",", "cond", ",", "!", "first_def", "||", "S"], "ground_truth": ["->", "isSubheader", "(", "block", ")", ")", ";"], "File": "PatmosSPReduce", "Func": "insertDefEdge", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6646, "Length": 112, "Cover_Rate": 0.4628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "WorkStack", ".", "push_back", "(", "*", "AI", ")", ";", "GroupInst", "=", "AI", "->", "Inst", ";", "}", "AddrGroups", "[", "GroupInst", "]", ".", "push_back", "(", "*", "AI", ")", ";", "}", "for", "(", "DomTreeNode", "*", "C", ":", "DomN", "->", "children", "(", ")", ")", "Visit", "(", "C", ",", "Visit", ")", ";", "while", "(", "!", "WorkStack", ".", "empty", "(", ")", "&&", "WorkStack", ".", "back", "(", ")", ".", "Inst", "->", "getParent", "(", ")", "==", "&", "Block", ")", "WorkStack", ".", "pop_back", "(", ")", ";", "}", ";", "traverseBlock", "(", "HVC", ".", "DT", ".", "getRootNode", "(", ")", ",", "traverseBlock", ")", ";", "assert", "(", "WorkStack", ".", "empty", "(", ")", ")", ";", "erase_if", "(", "AddrGroups", ",", "[", "]", "(", "auto", "&", "G", ")", "{", "return", "G", ".", "second", ".", "size", "(", ")", "==", "<NUM_LIT>", ";", "}", ")", ";", "erase_if", "(", "AddrGroups", ",", "[", "&", "]", "(", "auto", "&", "G", ")", "{", "return", "llvm", "::", "none_of", "(", "G", ".", "second", ",", "[", "&", "]", "(", "auto", "&", "I", ")", "{", "return", "HVC", ".", "HST", ".", "isTypeForHVX", "(", "I", ".", "ValTy", ")", ";", "}", ")", ";", "}", ")", ";", "return", "!", "AddrGroups", ".", "empty", "(", ")"], "ground_truth": [";"], "File": "HexagonVectorCombine1", "Func": "createAddressGroups", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6647, "Length": 186, "Cover_Rate": 0.510989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "ACC_P", "(", "regno", ")", "||", "ACCG_P"], "ground_truth": ["(", "regno", ")", ")", "ret", "=", "FPR_REGS", ";"], "File": "frv2", "Func": "if", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6648, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL_V2I64", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerOperation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6649, "Length": 297, "Cover_Rate": 0.4206798866855524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "tryParseRegisterOperand", "(", "Operands", ")", ")", "{", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "return", "tryParseExpression", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "{", "switch", "(", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "BigNum", ":", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken"], "ground_truth": ["::", "Real", ":"], "File": "AVRAsmParser8", "Func": "parseOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6650, "Length": 105, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "RelocSymbol", ")", ";", "const", "MCExpr", "*", "OffsExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "OffsExpr", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "return", ";", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "MCSectionSubPair", "Current", "=", "OutStreamer", ".", "getCurrentSection", "(", ")", ";", "const", "MCSectionELF", "*", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol1", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol1", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol2", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol2", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOCBASE", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Current", ".", "first", ",", "Current", ".", "second", ")", ";", "MCSymbol", "*", "RealFnSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "RealFnSym", ")", ";", "CurrentFnSymForSize", "="], "ground_truth": ["RealFnSym", ";"], "File": "PPCAsmPrinter103", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6651, "Length": 285, "Cover_Rate": 0.7460732984293194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">"], "ground_truth": ["(", ")", ";"], "File": "Z80FrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6652, "Length": 61, "Cover_Rate": 0.324468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "list", "<", "fma_node", "*", ">", "*", "fma_node", "::", "get_children", "(", ")", "{", "return", "this", "->"], "ground_truth": ["m_children", ";"], "File": "cortex-a57-fma-steering", "Func": "get_children", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6653, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrImmShift", "(", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue"], "ground_truth": ["&", "Base", ")", "{"], "File": "PPCISelDAGToDAG106", "Func": "SelectAddrImmShift", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6654, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmWithOptionalShiftOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "auto", "ShiftedVal", "=", "getShiftedVal", "<", "Shift", ">", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ShiftedVal", "->", "first", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ShiftedVal", "->", "second", ")", ")", ";", "}", "else", "if", "(", "isShiftedImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getShiftedImmVal", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getShiftedImmShift", "(", ")", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "AArch64AsmParser (2)2", "Func": "addImmWithOptionalShiftOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6655, "Length": 97, "Cover_Rate": 0.8083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "<STR_LIT>", "[", "I", "]", ",", "true", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")"], "ground_truth": [";"], "File": "SystemZFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6656, "Length": 215, "Cover_Rate": 0.3944954128440367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pabsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6657, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errors", "=", "true", ";", "}", "break", ";", "}", "if", "(", "!", "flag_unsafe_math_optimizations", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_UNSAFE_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "!", "flag_finite_math_only", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_FINITE_P", "(", "i", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "if", "(", "flag_errno_math", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "N2FPU_ENABLED_P", "(", "i", ")", "&&", "N2FPU_NO_ERRNO_P", "(", "i", ")", ")", "warning", "("], "ground_truth": ["<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";"], "File": "nios22", "Func": "nios2_custom_check_insns", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6658, "Length": 145, "Cover_Rate": 0.5846774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getShuffleSHUFImmediate", "(", "ShuffleVectorSDNode", "*", "N", ")", "{", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "assert", "(", "(", "NumLaneElts", "==", "<NUM_LIT>", "||", "NumLaneElts", "==", "<NUM_LIT>", "||", "NumLaneElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Shift", "=", "(", "NumLaneElts", ">=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "Elt", "=", "N", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "Elt", "<", "<NUM_LIT>"], "ground_truth": [")", "continue", ";"], "File": "X86ISelLowering (2)", "Func": "getShuffleSHUFImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6659, "Length": 131, "Cover_Rate": 0.8238993710691824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "regno", ">=", "<NUM_LIT>", ";", "regno", "--", ")", "if", "(", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "nregs", "++", ";", "return"], "ground_truth": ["nregs", ";"], "File": "i3863", "Func": "ix86_nsaved_regs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6660, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CommonGEP", "("], "ground_truth": [")", ";"], "File": "HexagonCommonGEP", "Func": "createHexagonCommonGEP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6661, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "addr_helper", "=", "gen_reg_rtx", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ";", "target", "=", "nds32_legitimize_target", "(", "icode", ",", "target", ")", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "addr_helper", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_move_insn", "(", "addr_helper", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "pat", ")", ";", "return"], "ground_truth": ["target", ";"], "File": "nds32-intrinsic", "Func": "nds32_expand_builtin_load", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6662, "Length": 88, "Cover_Rate": 0.822429906542056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "misalignment", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "rs6000_vector_alignment_reachable", "(", "type", ",", "is_packed", ")", ")", "{", "int", "element_size", "=", "TREE_INT_CST_LOW", "(", "TYPE_SIZE", "(", "type", ")", ")", ";", "if", "(", "element_size", "==", "<NUM_LIT>", "||", "element_size", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "misalignment", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return"], "ground_truth": ["true", ";"], "File": "powerpcspe", "Func": "rs6000_builtin_support_vector_misalignment", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6663, "Length": 58, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InvISelDAG", "::", "SelectAddrMode3", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return", "true"], "ground_truth": [";"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6664, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "bool", "is<ISA_LIT>64", "=", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "is<ISA_LIT>64", ",", "TheTriple", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>LinuxMCAsmInfo", "(", "is<ISA_LIT>64", ","], "ground_truth": ["TheTriple", ")", ";"], "File": "PPCMCTargetDesc", "Func": "createPPCMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6665, "Length": 64, "Cover_Rate": 0.5203252032520326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "noreturnStackElim", "("], "ground_truth": [")", "const", "{"], "File": "HexagonSubtarget (2)1", "Func": "noreturnStackElim", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6666, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>"], "ground_truth": [")", "OS", "<<", "'+'", ";"], "File": "MipsInstPrinter19", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6667, "Length": 233, "Cover_Rate": 0.45866141732283466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "Cpu0AsmPrinter1", "Func": "getDebugValueLocation", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6668, "Length": 40, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecEVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VecEVT", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VecVT", "=", "VecEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "VecEltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "RVVOpcode", "=", "getRVVVPReductionOp", "(", "Op", ".", "getOpcode", "(", ")", ")", ";", "MVT", "ContainerVT", "=", "VecVT", ";", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "Vec", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Vec", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "M1VT", "=", "getLMUL1VT", "(", "ContainerVT", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "MVT", "ResVT", "=", "!", "VecVT", ".", "isInteger", "(", ")", "||", "VecEltVT", ".", "bitsGE", "(", "XLenVT", ")", "?", "VecEltVT", ":", "XLenVT", ";", "SDValue", "StartSplat", "=", "lowerScalarSplat", "(", "SDValue", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ",", "M1VT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Reduction", "=", "DAG", ".", "getNode", "(", "RVVOpcode", ",", "DL", ",", "M1VT", ",", "StartSplat", ",", "Vec", ",", "StartSplat", ",", "Mask", ",", "VL", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Reduction"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerVPREDUCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6669, "Length": 248, "Cover_Rate": 0.8464163822525598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storel_epi64", "(", "__m128i_u", "*", "__P", ",", "__m128i", "__B", ")", "{", "*", "(", "__m64_u", "*", ")", "__P", "=", "(", "__m64", ")", "(", "(", "__v2di"], "ground_truth": [")", "__B", ")", "[", "<NUM_LIT>", "]", ";"], "File": "emmintrin", "Func": "_mm_storel_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6670, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecTy", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{", "assert", "(", "(", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpsPerWord", "=", "(", "ElemSize", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MVT", "PartVT", "=", "<STR_LIT>", "(", "VecTy", ".", "getVectorElementType", "(", ")", ",", "OpsPerWord", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecLen", ";", "i", "+=", "OpsPerWord", ")", "{", "SDValue", "W", "=", "buildVector32", "(", "Values", ".", "slice", "(", "i", ",", "OpsPerWord", ")", ",", "dl", ",", "PartVT", ",", "DAG", ")", ";", "Words", ".", "push_back", "(", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "W", ")", ")", ";", "}", "}", "else", "{", "Words", ".", "assign", "(", "Values", ".", "begin", "(", ")", ",", "Values", ".", "end", "(", ")", ")", ";", "}", "unsigned", "NumWords", "=", "Words", ".", "size", "(", ")", ";", "bool", "IsSplat", "=", "true", ",", "IsUndef", "=", "true", ";", "SDValue", "SplatV", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumWords", "&&", "IsSplat", ";", "++", "i", ")", "{", "if", "(", "isUndef", "(", "Words", "[", "i", "]", ")", ")", "continue", ";", "IsUndef", "=", "false", ";", "if", "(", "!", "SplatV", ".", "getNode", "(", ")", ")", "SplatV", "=", "Words", "[", "i", "]", ";", "else", "if", "(", "SplatV", "!=", "Words", "[", "i", "]", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VecTy", ")", ";", "if", "(", "IsSplat", ")", "{", "assert", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "if", "(", "IdxN", "&&", "IdxN", "->", "isNullValue", "(", ")", ")", "return", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ";", "MVT", "WordTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", "/", "<NUM_LIT>", ")", ";", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WordTy", ",", "SplatV", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VecTy", ",", "S", ")", ";", "}", "SmallVector", "<", "ConstantInt", "*", ",", "<NUM_LIT>", ">", "Consts", "(", "VecLen", ")", ";", "bool", "AllConst", "=", "getBuildVectorConstInts", "(", "Values", ",", "VecTy", ",", "DAG", ",", "Consts", ")", ";", "if", "(", "AllConst", ")", "{", "ArrayRef", "<", "Constant", "*", ">", "Tmp", "(", "(", "Constant", "*", "*", ")", "Consts", ".", "begin", "(", ")", ",", "(", "Constant", "*", "*", ")", "Consts", ".", "end", "(", ")", ")", ";", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Tmp", ")", ";", "Align", "Alignment", "(", "HwLen", ")", ";", "SDValue", "CP", "=", "LowerConstantPool", "(", "DAG", ".", "getConstantPool", "(", "CV", ",", "VecTy", ",", "Alignment", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "VecTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "Alignment", ")", ";", "}", "auto", "IsBuildFromExtracts", "=", "[", "this", ",", "&", "Values", "]", "(", "SDValue", "&", "SrcVec", ",", "SmallVectorImpl", "<", "int", ">", "&", "SrcIdx", ")", "{", "SDValue", "Vec", ";", "for", "(", "SDValue", "V", ":", "Values", ")", "{", "if", "(", "isUndef", "(", "V", ")", ")", "{", "SrcIdx", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "T", "=", "V", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "HexagonISelLoweringHVX16", "Func": "buildHvxVectorReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6671, "Length": 512, "Cover_Rate": 0.44716157205240176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "Subtarget", ".", "isTarget64BitILP32", "(", ")", ")", "FrameReg", "="], "ground_truth": ["get<ISA_LIT>SubSuperRegister", "(", "FrameReg", ",", "<STR_LIT>", ",", "false", ")", ";"], "File": "X86RegisterInfo52", "Func": "getPtrSizedFrameRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6672, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "csky", ">", "X", "(", "getThe<ISA_LIT>Target"], "ground_truth": ["(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "CSKYTargetInfo2", "Func": "LLVMInitializeCSKYTargetInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6673, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Base", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM", ")", ";", "}", "if", "(", "!", "<ISA_LIT>TM", ".", "getSubtargetImpl", "(", ")", "->", "hasELPM", "(", ")", "&&", "<STR_LIT>", "(", "GO", ")", "!=", "<STR_LIT>", ")", "{", "getContext", "(", ")", ".", "reportError", "(", "SMLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "ProgmemDataSection", ";", "}", "switch", "(", "<STR_LIT>", "(", "GO", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "ProgmemDataSection", ";", "case", "<STR_LIT>", ":", "return", "Progmem1DataSection", ";", "case", "<STR_LIT>", ":", "return", "Progmem2DataSection", ";", "case", "<STR_LIT>", ":", "return", "Progmem3DataSection", ";", "case", "<STR_LIT>", ":", "return", "Progmem4DataSection", ";", "case", "<STR_LIT>", ":", "return", "Progmem5DataSection", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "return", "Base", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM"], "ground_truth": [")", ";"], "File": "AVRTargetObjectFile4", "Func": "SelectSectionForGlobal", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6674, "Length": 117, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "MIbG", "=", "getDuplexCandidateGroup", "(", "MIb", ")", ";", "return", "(", "isDuplexPairMatch", "(", "MIaG", ",", "MIbG", ")", "||", "isDuplexPairMatch", "("], "ground_truth": ["MIbG", ",", "MIaG", ")", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "isDuplexPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6675, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getMemoryOpOffset", "(", "const", "MachineInstr", "*", "MI", ")", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isAM3", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "OffField", ";", "int", "Offset", "=", "isAM3", "?", "<STR_LIT>", "(", "OffField", ")", ":", "<STR_LIT>", "(", "OffField", ")", "*", "<NUM_LIT>", ";", "if", "(", "isAM3", ")", "{", "if", "(", "<STR_LIT>", "(", "OffField", ")", "==", "<STR_LIT>", ")", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "if", "(", "<STR_LIT>", "(", "OffField", ")", "==", "<STR_LIT>", ")", "Offset", "=", "-", "Offset", ";", "}", "return"], "ground_truth": ["Offset", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6676, "Length": 153, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useHVXDblOps", "(", ")", "const", "{", "return", "UseHVXOps", "&&"], "ground_truth": ["UseHVXDblOps", ";"], "File": "HexagonSubtarget", "Func": "useHVXDblOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6677, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldSplitVectorType", "(", "EVT", "VT", ")", "const", "{", "return", "VT", ".", "getScalarType", "(", ")"], "ground_truth": [".", "bitsLE", "(", "<STR_LIT>", ")", ";"], "File": "SIISelLowering102", "Func": "shouldSplitVectorType", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6678, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcreateq_u64", "(", "uint64_t", "__a", ",", "uint64_t", "__b", ")", "{", "return", "__builtin_mve_vcreateq_uv2di", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcreateq_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6679, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitGlobalType", "(", "const", "MCSymbolWasm", "*", "Sym", ")", "{", "assert", "(", "Sym", "->", "isGlobal", "(", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "Sym", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "Sym", "->", "getGlobalType", "("], "ground_truth": [")", ".", "Type", ")", ")", ";"], "File": "WebAssemblyTargetStreamer12", "Func": "emitGlobalType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6680, "Length": 49, "Cover_Rate": 0.6712328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "AArch64InstrInfo (2)", "Func": "isSubregFoldable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6681, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "(", "unsigned", "int"], "ground_truth": [")", "Value", ";"], "File": "PPCInstPrinter18", "Func": "printU5ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6682, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "CanAcceptCarrySet", "=", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic"], "ground_truth": ["==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6683, "Length": 139, "Cover_Rate": 0.31096196868008946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "DRC", "=", "getFinalVRegClass", "(", "RD", ",", "MRI", ")", ";", "if", "(", "!", "DRC", ")", "return", "false", ";", "return", "DRC", "==", "getFinalVRegClass", "(", "RS", ",", "MRI"], "ground_truth": [")", ";"], "File": "HexagonBitSimplify", "Func": "isTransparentCopy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6684, "Length": 29, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "false", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "!", "FIST", ".", "getNode", "(", ")", ")", "return", "Op", ";", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "return"], "ground_truth": ["FIST", ";"], "File": "X86ISelLowering10", "Func": "LowerFP_TO_UINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6685, "Length": 82, "Cover_Rate": 0.845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Src", "=", "mN", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "MemSDNode", "*", "mN", "=", "dyn_cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "spN", "==", "<NUM_LIT>", "&&", "mN", "->", "getMemOperand", "(", ")", "->", "getPseudoValue", "(", ")", ")", "return", "true", ";", "Src", "=", "mN", "->", "getMemOperand", "(", ")", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "NVPTXISelDAGToDAG17", "Func": "ChkMemSDNodeAddressSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6686, "Length": 60, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsLoad", "=", "TII", "->", "get", "(", "LoadStoreOp", ")", ".", "mayLoad", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "<NUM_LIT>", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "SIRegisterInfo", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6687, "Length": 149, "Cover_Rate": 0.382051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "N0Opc", "==", "N1Opc", "&&", "(", "N0Opc", "==", "<STR_LIT>", "||", "N0Opc", "==", "<STR_LIT>", "||", "N0Opc", "==", "<STR_LIT>", "||", "N0Opc", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N00VT", "=", "N00", ".", "getValueType", "(", ")", ";", "EVT", "N10VT", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N01", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N10", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N11", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N00VT", "==", "N10VT", ")", "{", "SDValue", "N00Source", "=", "N00", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01Source", "=", "N01", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10Source", "=", "N10", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11Source", "=", "N11", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00Source", "==", "N10Source", "&&", "N01Source", "==", "N11Source", "&&", "N00Source", ".", "getValueType", "(", ")", "==", "VT", "&&", "N01Source", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "assert", "(", "N0", ".", "getValueType", "(", ")", "==", "N1", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "N00Index", "=", "N00", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "N01Index", "=", "N01", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "N10Index", "=", "N10", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "N11Index", "=", "N11", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00Index", "==", "N01Index", "&&", "N10Index", "==", "N11Index", "&&", "N00Index", "==", "<NUM_LIT>", "&&", "N10Index", "==", "N00VT", ".", "getVectorNumElements", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "N0Opc", ",", "dl", ",", "VT", ",", "N00Source", ",", "N01Source", ")", ";", "}", "}", "}", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "N0", "==", "N1", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WidenVector", "(", "N0", ",", "DAG", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "N", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "N1Opc", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "RHSTy", "=", "RHS", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "RHSTy", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MVT", "ConcatTy", "=", "<STR_LIT>", "(", "RHSTy", ".", "getVectorElementType", "(", ")", ",", "RHSTy", "."], "ground_truth": ["getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering78", "Func": "performConcatVectorsCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6688, "Length": 457, "Cover_Rate": 0.40840035746201964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "UNSPEC", "||", "XINT", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_GOTPCREL", "||", "GET_CODE", "(", "orig_x", ")", "!=", "MEM", ")", "return", "orig_x", ";", "return", "XVECEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST", ")", "return", "orig_x", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PIC_OFFSET_TABLE_REGNUM", ")", "y", "=", "NULL", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>"], "ground_truth": [")", ")", "==", "PLUS", ")", "{"], "File": "i3863", "Func": "ix86_delegitimize_address", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6689, "Length": 154, "Cover_Rate": 0.30196078431372547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AddressSpace", "=", "getAddressSpace", "(", ")", ";", "Module", "*", "M", "=", "IRB", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "int", "Offset", "=", "M", "->", "getStackProtectorGuardOffset", "(", ")", ";", "if", "(", "Offset", "==", "INT_MAX", ")", "Offset", "=", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "StringRef", "GuardReg", "=", "M", "->", "getStackProtectorGuardReg", "(", ")", ";", "if", "(", "GuardReg", "==", "<STR_LIT>", ")", "AddressSpace", "=", "<STR_LIT>", ";", "else", "if", "(", "GuardReg", "==", "<STR_LIT>", ")", "AddressSpace", "=", "<STR_LIT>", ";", "return", "SegmentOffset", "(", "IRB", ",", "Offset", ",", "AddressSpace", ")", ";", "}", "}", "return", "TargetLowering", "::", "getIRStackGuard"], "ground_truth": ["(", "IRB", ")", ";"], "File": "X86ISelLowering106", "Func": "getIRStackGuard", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6690, "Length": 104, "Cover_Rate": 0.6540880503144654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "adjustStackWithPops", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "int", "Offset", ")", "const", "{", "if", "(", "Offset", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Offset", "%", "SlotSize", ")", "return", "false", ";", "int", "NumPops", "=", "Offset", "/", "SlotSize", ";", "if", "(", "NumPops", "!=", "<NUM_LIT>", "&&", "NumPops", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Prev", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "Prev", "->", "isCall", "(", ")", "||", "!", "Prev", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isRegMask", "(", ")", ")", "return", "false", ";", "unsigned", "Regs", "[", "<NUM_LIT>", "]", ";", "unsigned", "FoundRegs", "=", "<NUM_LIT>", ";", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "auto", "RegMask", "=", "Prev", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "adjustStackWithPops", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6691, "Length": 146, "Cover_Rate": 0.4147727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ScheduleBlock", "*", "Block", "=", "ScheduledBlocks", "[", "b", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "SUs", ")", "Res", ".", "SUs", ".", "push_back", "(", "SU", "->", "NodeNum", ")", ";", "}", "Res", ".", "MaxSGPRUsage", "=", "Scheduler", ".", "getSGPRUsage", "(", ")", ";", "Res", ".", "MaxVGPRUsage", "=", "Scheduler", ".", "getVGPRUsage", "(", ")", ";", "return", "Res"], "ground_truth": [";"], "File": "SIMachineScheduler", "Func": "scheduleVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6692, "Length": 67, "Cover_Rate": 0.475177304964539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "Tys", "[", "<NUM_LIT>", "]", "=", "PointerType", "::", "get", "(", "I8Ty", ",", "i", ")", ";", "Name", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Tys", ")", ";", "ReflectFunction", "=", "M", ".", "getFunction", "(", "Name", ")", ";", "if", "(", "ReflectFunction", "!=", "<NUM_LIT>", ")", "{", "Res", "|=", "handleFunction", "(", "ReflectFunction", ")", ";", "}", "}", "ReflectFunction", "=", "M", ".", "getFunction", "(", "NVVM_REFLECT_FUNCTION", ")", ";", "if", "(", "ReflectFunction", "!=", "<NUM_LIT>", ")", "Res", "|=", "handleFunction", "(", "ReflectFunction", ")", ";", "return"], "ground_truth": ["Res", ";"], "File": "NVVMReflect", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6693, "Length": 88, "Cover_Rate": 0.5827814569536424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF"], "ground_truth": [",", "SavedRegs", ",", "RS", ")", ";"], "File": "SNESFrameLowering", "Func": "determineCalleeSaves", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6694, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "*", "Op", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "MachineInstr", "*", "UseMI", "=", "Op", "->", "getParent", "(", ")", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "!", "Op", "->", "getSubReg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "Op", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "UseMI", "=", "Op", "->", "getParent", "(", ")", ";", "}", "if", "(", "Op", "->", "getSubReg", "(", ")", ")", "return", "false", ";", "unsigned", "OpIdx", "=", "Op", "-", "&", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVectorSuperClass", "(", "TRI", "->", "getRegClass", "(", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ")", ")", ")", "return", "false", ";", "const", "auto", "*", "NewDstRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "auto", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "NewDstRC", ")", ";", "auto", "RS", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "MachineOperand", "*", "Def", "=", "Defs", "[", "I", "]", ".", "first", ";", "Def", "->", "setIsKill", "(", "false", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Def", "->", "getReg", "(", ")", ")", ")", "{", "RS", ".", "add", "(", "*", "Def", ")", ";", "}", "else", "{", "MachineInstr", "*", "SubDef", "=", "MRI", "->", "getVRegDef", "("], "ground_truth": ["Def", "->", "getReg", "(", ")", ")", ";"], "File": "SIFoldOperands14", "Func": "tryFoldRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6695, "Length": 293, "Cover_Rate": 0.4521604938271605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_Q", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_Z", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_Zy", ";", "return", "TargetLowering", "::", "getInlineAsmMemConstraint"], "ground_truth": ["(", "ConstraintCode", ")", ";"], "File": "PPCISelLowering (2)1", "Func": "getInlineAsmMemConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6696, "Length": 44, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmin_s8", "(", "int8x8_t", "__a", ",", "int8x8_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vmin_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6697, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeUNPCKLPMask", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "NElts", ")", ","], "ground_truth": ["ShuffleMask", ")", ";"], "File": "X86ShuffleDecode26", "Func": "DecodeUNPCKLPDMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6698, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "ImmOp", ".", "isImm", "(", ")", "||", "ImmOp", ".", "isExpr", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "ImmOp", ".", "isImm", "(", ")", ")", "{", "if", "(", "loadAndAddSymbolAddress", "(", "ImmOp", ".", "getExpr", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser6", "Func": "expandLoadAddressImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6699, "Length": 115, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ExpPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "FractBits", "-", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ExpBits", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "ExpPart", ",", "DAG"], "ground_truth": [".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "extractF64Exponent", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6700, "Length": 67, "Cover_Rate": 0.5982142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>FrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "-", "MFI", "->", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "const", "MCPhysReg", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "{", "unsigned", "Size", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "*", "R", ")"], "ground_truth": ["->", "getSize", "(", ")", ";"], "File": "MipsFrameLowering (2)", "Func": "estimateStackSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6701, "Length": 112, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxDisp", "(", ")", "const", "{", "return", "MaxDisp", "-", "<NUM_LIT>"], "ground_truth": [";"], "File": "CSKYConstantIslandPass", "Func": "getMaxDisp", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6702, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64TargetTransformInfo (2)", "Func": "getNumberOfRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6703, "Length": 26, "Cover_Rate": 0.8387096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "Warning", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "loadImmediate", "(", "<NUM_LIT>", ",", "DstReg", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "return", "false", ";", "}", "unsigned", "Opc", ";", "if", "(", "ImmValue", ">", "-", "<NUM_LIT>", "&&", "ImmValue", "<", "<NUM_LIT>", ")", "{", "ImmValue", "=", "-", "ImmValue", ";", "Opc", "=", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "TOut", ".", "emitRRI", "(", "Opc", ",", "DstReg", ",", "SrcReg", ",", "ImmValue", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "<STR_LIT>", ",", "DstReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "if", "(", "loadImmediate", "(", "ImmValue", ",", "ATReg", ",", "<STR_LIT>", ",", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "SrcReg", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "<STR_LIT>", ",", "DstReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser22", "Func": "expandSneI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6704, "Length": 212, "Cover_Rate": 0.5367088607594936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "true", ";", "case", "ELF", "::", "R_<ISA_LIT>_PREL31", ":", "case", "ELF", "::", "R_<ISA_LIT>_ABS32"], "ground_truth": [":"], "File": "ARMELFObjectWriter11", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6705, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pcmpgtd", "("], "ground_truth": ["__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "File": "mmintrin", "Func": "_m_pcmpgtd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6706, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "=="], "ground_truth": ["SplitEVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86CallLowering", "Func": "lowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6707, "Length": 118, "Cover_Rate": 0.3586626139817629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "arc_legitimize_address", "(", "rtx", "orig_x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "rtx", "new_x", "=", "arc_legitimize_address_0", "(", "orig_x", ",", "oldx", ",", "mode", ")", ";", "if", "(", "new_x", ")", "return", "new_x", ";", "return"], "ground_truth": ["orig_x", ";"], "File": "arc", "Func": "arc_legitimize_address", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6708, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasWinAlloca", "=", "v"], "ground_truth": [";"], "File": "X86MachineFunctionInfo", "Func": "setHasWinAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6709, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "unsigned", "RemovedSize", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "RemovedSize", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "I", "=", "Next", ";", "}", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "="], "ground_truth": ["RemovedSize", ";"], "File": "SIInstrInfo120", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6710, "Length": 90, "Cover_Rate": 0.9574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "return", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")"], "ground_truth": ["->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", ";"], "File": "HexagonISelLowering (2)", "Func": "shouldExpandAtomicStoreInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6711, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "<ISA_LIT>MCInstLower", "InstLower", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "InstLower", ".", "Lower", "(", "MI"], "ground_truth": [",", "TmpInst", ")", ";"], "File": "JVMAsmPrinter", "Func": "EmitInstruction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6712, "Length": 35, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "MemR", "(", "a", ",", "as", ")", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "mov_r6", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6713, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "COFF<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "bool", "IsILP32", "=", "Options", ".", "getABIName", "(", ")", "==", "<STR_LIT>", ";", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ",", "true", ","], "ground_truth": ["IsILP32", ")", ";"], "File": "AArch64AsmBackend11", "Func": "createAArch64leAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6714, "Length": 83, "Cover_Rate": 0.7280701754385965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetTransformInfo", "::", "RGK_Scalar", ":", "return", "TypeSize", "::", "getFixed", "(", "ST", "->", "getXLen", "(", ")", ")", ";", "case", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ":", "return", "TypeSize", "::", "getFixed", "(", "ST", "->", "hasStdExtV", "(", ")", "?", "ST", "->", "getMinRVVVectorSizeInBits"], "ground_truth": ["(", ")", ":", "<NUM_LIT>", ")", ";"], "File": "RISCVTargetTransformInfo6", "Func": "getRegisterBitWidth", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6715, "Length": 42, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyTargetMachine", "Func": "getObjFileLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6716, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "msp430_warn_devices_csv", "=", "atoi", "(", "argv", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "msp430_devices_csv_loc", "=", "argv", "[", "<NUM_LIT>", "]", ";", "else", "error", "(", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "argv", "[", "<NUM_LIT>", "]", ")", ";", "return", "NULL"], "ground_truth": [";"], "File": "driver-msp430", "Func": "msp430_set_driver_var", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6717, "Length": 66, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "AmtBV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Amt", ")", ")", "if", "(", "auto", "*", "AmtSplat", "=", "AmtBV", "->", "getConstantSplatNode", "(", ")", ")", "{", "APInt", "ShiftAmt", "=", "AmtSplat", "->", "getAPIntValue", "(", ")", ";", "unsigned", "MaxAmount", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftAmt", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "uge", "(", "MaxAmount", ")", ")", "return", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering148", "Func": "performShiftToAllZeros", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6718, "Length": 89, "Cover_Rate": 0.4734042553191489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "IsGlobalInSmallSectionImpl", "(", "GV", ",", "TM", ")", "&&", "(", "Kind", ".", "isDataRel", "(", ")", "||", "Kind", "."], "ground_truth": ["isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", ")", ";"], "File": "MipsTargetObjectFile16", "Func": "IsGlobalInSmallSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6719, "Length": 30, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "insn", "->", "can_be_optimized", "(", ")", "||", "insn", "->", "is_asm", "(", ")", "||", "insn"], "ground_truth": ["->", "has_volatile_refs", "(", ")", "||", "insn", "->", "has_pre_post_modify", "(", ")", ")", "return", "NULL_RTX", ";"], "File": "aarch64-cc-fusion", "Func": "optimizable_set", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6720, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setRAStackOffset", "(", "int", "Off", ")"], "ground_truth": ["{"], "File": "MipsMachineFunction11", "Func": "setRAStackOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6721, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "BPFISelDAGToDAG24", "Func": "getPassName", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6722, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V55", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V60"], "ground_truth": ["}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "}", ";"], "File": "HexagonMCTargetDesc49", "Func": "GetELFFlags", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6723, "Length": 54, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "(", "(", "char", "*", ")", "p", ")", "["], "ground_truth": ["s", "]", ")", ":", "<STR_LIT>", "(", "mw", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_STLO_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6724, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg"], "ground_truth": [",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "RV16KInstrInfo", "Func": "copyPhysReg", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6725, "Length": 40, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "array_lengthof", "(", "HardFloatLibCalls", ")", ";", "++", "I", ")", "{", "assert", "(", "(", "I", "==", "<NUM_LIT>", "||", "HardFloatLibCalls", "[", "I", "-", "<NUM_LIT>", "]", "<", "HardFloatLibCalls", "[", "I", "]", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "HardFloatLibCalls", "[", "I", "]", ".", "Libcall", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", ")", "setLibcallName", "(", "HardFloatLibCalls", "[", "I", "]", ".", "Libcall", ",", "HardFloatLibCalls", "[", "I", "]"], "ground_truth": [".", "Name", ")", ";"], "File": "Mips16ISelLowering16", "Func": "setMips16HardFloatLibCalls", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6726, "Length": 71, "Cover_Rate": 0.8875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_mem_size", "(", "mem", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "do_load_for_compare", "(", "dest", ","], "ground_truth": ["mem", ",", "mode", ")", ";"], "File": "rs6000-string", "Func": "do_load_for_compare_from_addr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6727, "Length": 19, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtsepi64_epi8", "(", "__m512i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqb512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvtsepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6728, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";", "return", "<NUM_LIT>", "*", "NumLoads", ";", "}", "unsigned", "Cost", "=", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", "?", "FloatFactor", ":", "<NUM_LIT>", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "<NUM_LIT>", ")", ";", "unsigned", "AlignWidth", "=", "<NUM_LIT>", "*", "std", "::", "max", "(", "<NUM_LIT>", ",", "Alignment", ")", ";", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", "||", "Alignment", "==", "<NUM_LIT>"], "ground_truth": [")", "return", "Cost", "*", "NumLoads", ";"], "File": "HexagonTargetTransformInfo15", "Func": "getMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6729, "Length": 87, "Cover_Rate": 0.30633802816901406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "isRegSequence", "(", ")", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "DstReg", ")", ")", "return", "false", ";", "MachineInstr", "&", "CopyUse", "=", "*", "MRI", ".", "use_instr_begin", "(", "DstReg", ")", ";", "if", "(", "!", "CopyUse", ".", "isCopy", "(", ")", ")", "return", "false", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "CopyUse", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "CopyUse", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "!", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "return", "false", ";", "if", "(", "tryChangeVGPRtoSGPRinCopy", "(", "CopyUse", ",", "TRI", ",", "TII", ")", ")", "return", "true", ";", "unsigned", "SubReg", "=", "CopyUse", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "<STR_LIT>", ")", "return", "false", ";", "MRI", ".", "setRegClass", "(", "DstReg", ",", "DstRC", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "CopyUse", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "bool", "IsAGPR", "=", "TRI", "->", "hasAGPRs", "(", "DstRC", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "<NUM_LIT>", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "<STR_LIT>", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "unsigned", "Opc", "=", "NewSrcRC", "==", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ","], "ground_truth": ["TmpAReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFixSGPRCopies21", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6730, "Length": 442, "Cover_Rate": 0.878727634194831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "auto", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")"], "ground_truth": [",", "VT", ")", ";"], "File": "Comet2ISelDAGToDAG", "Func": "SelectAddr", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6731, "Length": 48, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxSVEVectorSizeInBits", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64Subtarget (2)1", "Func": "getMaxSVEVectorSizeInBits", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6732, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "forwardVPTPosition", "(", ")", "{", "if", "(", "!", "inVPTBlock", "(", ")"], "ground_truth": [")", "return", ";"], "File": "ARMAsmParser (2)3", "Func": "forwardVPTPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6733, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "ARMMCTargetDesc31", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6734, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqsubd_u64", "(", "uint64_t", "__a", ",", "uint64_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vqsubd_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6735, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aapcs_cp_arg_layout", "[", "pcum", "->", "aapcs_cprc_slot", "]", ".", "advance", "(", "pcum", ",", "mode", ",", "type", ")", ";", "pcum", "->", "aapcs_cprc_slot", "=", "-", "<NUM_LIT>", ";", "}", "pcum", "->", "aapcs_arg_processed", "=", "false", ";", "pcum", "->", "aapcs_ncrn", "=", "pcum", "->", "aapcs_next_ncrn", ";", "pcum", "->", "aapcs_reg", "=", "NULL_RTX", ";", "pcum", "->", "aapcs_partial", "=", "<NUM_LIT>", ";", "}", "else", "{", "pcum", "->", "nargs", "+=", "<NUM_LIT>", ";", "if", "(", "arm_vector_mode_supported_p", "(", "mode", ")", "&&", "pcum", "->", "named_count", ">", "pcum", "->", "nargs", "&&", "TARGET_IWMMXT_ABI", ")", "pcum", "->", "iwmmxt_nregs", "+=", "<NUM_LIT>", ";", "else", "pcum", "->", "nregs", "+=", "ARM_NUM_REGS2", "(", "mode"], "ground_truth": [",", "type", ")", ";"], "File": "arm4", "Func": "arm_function_arg_advance", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6736, "Length": 94, "Cover_Rate": 0.6225165562913907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_movntdqa", "(", "(", "__v2di"], "ground_truth": ["*", ")", "__X", ")", ";"], "File": "smmintrin", "Func": "_mm_stream_load_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6737, "Length": 13, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "PostRA", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "unsigned", "DefReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Comparand", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "SExtComparand", "=", "(", "(", "uint64_t", ")", "Comparand", "&", "~", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "(", "Comparand", "|", "<NUM_LIT>", ")", ":", "Comparand", ";", "for", "(", "auto", "&", "CompareUseMI", ":", "MRI", "->", "use_instructions", "(", "DefReg", ")", ")", "{", "unsigned", "UseOpc", "=", "CompareUseMI", ".", "getOpcode", "(", ")", ";", "if", "(", "UseOpc", "!=", "<STR_LIT>", "&&", "UseOpc", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "CRSubReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "unsigned", "TrueReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "FalseReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegToCopy", "=", "selectReg", "(", "SExtImm", ",", "SExtComparand", ",", "Opc", ",", "TrueReg", ",", "FalseReg", ",", "CRSubReg", ")", ";", "if", "(", "RegToCopy", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "RegToCopy", "==", "<STR_LIT>", "||", "RegToCopy", "==", "<STR_LIT>", ")", "{", "CompareUseMI", ".", "setDesc", "(", "get", "(", "UseOpc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", "->", "dump", "(", ")", ";", "MI", ".", "dump", "(", ")", ";", "CompareUseMI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "CompareUseMI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "RegToCopy", "==", "TrueReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "CmpIselsConverted", "++", ";", "Changed", "=", "true", ";", "LLVM_DEBUG", "(", "CompareUseMI", ".", "dump", "(", ")", ")", ";", "}", "if", "(", "Changed", ")", "return", "true", ";", "MissedConvertibleImmediateInstrs", "++", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Addend", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Addend", "+", "SExtImm", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "<STR_LIT>", ";", "NewImm", "=", "Addend", "+", "SExtImm", ";", "break", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", "."], "ground_truth": ["rotl", "(", "SH", ")", ";"], "File": "PPCInstrInfo120", "Func": "convertToImmediateForm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6738, "Length": 474, "Cover_Rate": 0.332398316970547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "("], "ground_truth": [")", "const", "{"], "File": "Cpu0AsmParser", "Func": "getParser", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6739, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUAsmPrinter", "::", "AMDGPUAsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{", "DisasmEnabled", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ".", "dumpCode", "("], "ground_truth": [")", ";"], "File": "AMDGPUAsmPrinter32", "Func": "AMDGPUAsmPrinter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6740, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "UseOffset", ",", "IndexReg", ")", ";", "bool", "IsVSFRC", "=", "(", "ResultReg", "!=", "<NUM_LIT>", ")", "&&", "isVSFRCRegister", "(", "ResultReg", ")", ";", "if", "(", "IsVSFRC", "&&", "(", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "Addr", ".", "BaseType", "!=", "Address", "::", "FrameIndexBase", ")", "&&", "UseOffset", "&&", "(", "Addr", ".", "Offset", "==", "<NUM_LIT>", ")", ")", "{", "UseOffset", "=", "false", ";", "}", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "ResultReg", "=", "createResultReg", "(", "UseRC", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "IsVSFRC", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "IsVSFRC", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsVSFRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ".", "addReg", "(", "IndexReg", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "PPCFastISel17", "Func": "PPCEmitLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6741, "Length": 427, "Cover_Rate": 0.5258620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getUsesLR", "(", ")", "const"], "ground_truth": ["{"], "File": "XCoreMachineFunctionInfo13", "Func": "getUsesLR", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6742, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getUsefulBits", "(", "Op", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Mask", "=", "Mask", ".", "lshr", "(", "ShiftAmt", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "ShiftTypeAndValue", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "ShiftAmt", "=", "<STR_LIT>", "(", "ShiftTypeAndValue", ")", ";", "Mask", "=", "Mask", ".", "lshr", "(", "ShiftAmt", ")", ";", "getUsefulBits", "(", "Op", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Mask", "=", "Mask", ".", "shl", "(", "ShiftAmt", ")", ";", "}", "else"], "ground_truth": ["return", ";"], "File": "AArch64ISelDAGToDAG", "Func": "getUsefulBitsFromOrWithShiftedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6743, "Length": 73, "Cover_Rate": 0.41714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "GlobalVariable", "(", "M", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "false", ",", "GlobalValue", "::", "WeakODRLinkage", ",", "IRB", ".", "getInt32"], "ground_truth": ["(", "<NUM_LIT>", ")", ",", "Name", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj41", "Func": "createGlobalVariableI32", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6744, "Length": 28, "Cover_Rate": 0.4057971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X"], "ground_truth": ["(", "The<ISA_LIT>Target", ")", ";"], "File": "TLCS900TargetMachine", "Func": "LLVMInitializeTLCS900Target", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6745, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "*", "N", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "N", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N"], "ground_truth": [")", ",", "<STR_LIT>", ",", "GA", ")", ";"], "File": "P2ISelLowering", "Func": "lowerJumpTable", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6746, "Length": 59, "Cover_Rate": 0.8939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFastFMAF32", "("], "ground_truth": [")", "const", "{"], "File": "AMDGPUSubtarget30", "Func": "hasFastFMAF32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6747, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "<STR_LIT>", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OS", "<<", "'\\0'", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "<ISA_LIT>v6T2_NopEncoding", ":", "<ISA_LIT>v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "<STR_LIT>", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "'\\0'", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", ".", "write", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", ".", "write", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmBackend (2)2", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6748, "Length": 154, "Cover_Rate": 0.7549019607843137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "llvm", "::", "ELF", "::", "R_386_32", "==", "pReloc", ".", "type", "(", ")", "&&", "helper_use_relative_reloc", "(", "*", "rsym", ",", "*", "this", ")", ")", "{", "Relocation", "&", "reloc", "=", "helper_DynRel_init", "(", "rsym", ",", "*", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", ",", "pReloc", ".", "targetRef", "(", ")", ".", "offset", "(", ")", ",", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_RELATIVE", ",", "*", "this", ")", ";", "getRelRelMap", "(", ")", ".", "record", "(", "pReloc", ",", "reloc", ")", ";", "}", "else", "{", "Relocation", "&", "reloc", "=", "helper_DynRel_init", "(", "rsym", ",", "*", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", ",", "pReloc", ".", "targetRef", "(", ")", ".", "offset", "(", ")", ",", "pReloc", ".", "type", "(", ")", ",", "*", "this", ")", ";", "getRelRelMap", "(", ")", ".", "record", "(", "pReloc", ",", "reloc", ")", ";", "}", "getTarget", "(", ")", ".", "checkAndSetHasTextRel", "(", "*", "pSection", ".", "getLink", "(", ")", ")", ";", "}", "}", "return", ";", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_GOTPCREL", ":", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "ReserveGOT", ")", "return", ";", "if", "(", "!", "getTarget", "(", ")", ".", "symbolFinalValueIsKnown", "(", "*", "rsym", ")", ")", "helper_GOT_init", "(", "pReloc", ",", "true", ",", "*", "this", ")", ";", "else", "helper_GOT_init", "(", "pReloc", ",", "false", ",", "*", "this", ")", ";", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReserveGOT", ")", ";", "return", ";", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PLT32", ":", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "ReservePLT", ")", "return", ";", "if", "(", "getTarget", "(", ")", ".", "symbolFinalValueIsKnown", "(", "*", "rsym", ")", ")", "return", ";", "if", "(", "rsym", "->", "isDefine", "(", ")", "&&", "!", "rsym", "->", "isDyn", "(", ")", "&&", "!", "getTarget", "(", ")", ".", "isSymbolPreemptible", "(", "*", "rsym", ")", ")", "{", "return", ";", "}", "helper_PLT_init", "(", "pReloc", ",", "*", "this", ")", ";", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReservePLT", ")", ";", "return", ";", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PC32", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PC16", ":", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_PC8", ":", "if", "(", "getTarget", "(", ")", ".", "symbolNeedsPLT", "(", "*", "rsym", ")", "&&", "LinkerConfig", "::"], "ground_truth": ["DynObj", "!=", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "{"], "File": "X86Relocator", "Func": "scanGlobalReloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6749, "Length": 346, "Cover_Rate": 0.48324022346368717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "splitMove", "(", "MI", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "splitMove", "(", "MI", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "splitAdjDynAlloc", "(", "MI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "SystemZInstrInfo (2)", "Func": "expandPostRAPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6750, "Length": 37, "Cover_Rate": 0.3394495412844037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Address", "(", ")"], "ground_truth": ["{"], "File": "WebAssemblyFastISel (2)2", "Func": "Address", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6751, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_prorvq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_rorv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6752, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "RegEndLoc2", ",", "LayoutLoc2", ";", "SMLoc", "RegLoc2", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "!", "TryParseVector", "(", "Reg2", ",", "RegEndLoc2", ",", "LayoutStr2", ",", "LayoutLoc2", ")", ")", "return", "MatchOperand_ParseFail", ";", "unsigned", "Space", "=", "(", "Reg", "<", "Reg2", ")", "?", "(", "Reg2", "-", "Reg", ")", ":", "(", "Reg2", "+", "<NUM_LIT>", "-", "Reg", ")", ";", "if", "(", "LayoutStr", "!=", "LayoutStr2", ")", "{", "Error", "(", "LayoutLoc2", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Space", "==", "<NUM_LIT>", "||", "Space", ">", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc2", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Count", "+=", "Space", ";", "}", "else", "{", "unsigned", "LastReg", "=", "Reg", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "Reg2", ";", "StringRef", "LayoutStr2", ";", "SMLoc", "RegEndLoc2", ",", "LayoutLoc2", ";", "SMLoc", "RegLoc2", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "!", "TryParseVector", "(", "Reg2", ",", "RegEndLoc2", ",", "LayoutStr2", ",", "LayoutLoc2", ")", ")", "return", "MatchOperand_ParseFail", ";", "unsigned", "Space", "=", "(", "LastReg", "<", "Reg2", ")", "?", "(", "Reg2", "-", "LastReg", ")", ":", "(", "Reg2", "+", "<NUM_LIT>", "-", "LastReg", ")", ";", "Count", "++", ";", "if", "(", "Space", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc2", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "LayoutStr", "!=", "LayoutStr2", ")", "{", "Error", "(", "LayoutLoc2", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Count", ">", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc2", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "LastReg", "="], "ground_truth": ["Reg2", ";"], "File": "AArch64AsmParser68", "Func": "ParseVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6753, "Length": 257, "Cover_Rate": 0.42549668874172186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "const", "<ISA_LIT>TargetMachine", "&", "targetmachine", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "targetmachine", ",", "OptLevel", ")", ",", "Subtarget", "(", "targetmachine", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TM", "(", "targetmachine", ")", "{", "initialize<ISA_LIT>DAGToDAGISelPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")"], "ground_truth": [")", ";"], "File": "HexagonISelDAGToDAG73", "Func": "HexagonDAGToDAGISel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6754, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")"], "ground_truth": ["!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6755, "Length": 121, "Cover_Rate": 0.5084033613445378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", "||", "VRegs", "[", "Idx", "]", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++"], "ground_truth": [";"], "File": "X86CallLowering13", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6756, "Length": 154, "Cover_Rate": 0.4967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "unpackFromRegLoc", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Chain", ",", "const", "CCValAssign", "&", "VA", ",", "const", "SDLoc", "&", "DL", ",", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Val", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "("], "ground_truth": ["LocVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "unpackFromRegLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6757, "Length": 75, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isV60VectorInstruction", "(", "MI", ")", "&&"], "ground_truth": ["isAccumulator", "(", "MI", ")", ";"], "File": "HexagonInstrInfo21", "Func": "isVecAcc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6758, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "isInvariantLoad", "(", "AA", ")", ")", "{", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "ReMatPICStubLoad", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "regIsPICBase", "(", "BaseReg", ",", "MRI", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")"], "ground_truth": ["==", "<NUM_LIT>", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", ")", "{"], "File": "X86InstrInfo10", "Func": "isReallyTriviallyReMaterializable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6759, "Length": 253, "Cover_Rate": 0.3815987933634992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "DebugLoc", "dl", "=", "N", ".", "getDebugLoc", "(", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86ISelDAGToDAG109", "Func": "MatchAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6760, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCTargetStreamer", "*", "llvm", "::", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetWinCOFFStreamer", "("], "ground_truth": ["S", ")", ";"], "File": "AArch64TargetStreamer13", "Func": "createAArch64ObjectTargetStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6761, "Length": 57, "Cover_Rate": 0.9344262295081968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "CSKYAsmParser", "Func": "isImm", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6762, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "LC2200AsmParser", "Func": "isReg", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6763, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "LdRt", ")", ".", "addReg", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addReg", "(", "StRt", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "NextI", ";", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "*", "LoadI", ")", ";", "assert", "(", "IsUnscaled", "==", "TII", "->", "isUnscaledLdSt", "(", "*", "StoreI", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LoadSize", "<=", "StoreSize", "&&", "<STR_LIT>", ")", ";", "int", "UnscaledLdOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "*", "LoadI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "*", "LoadI", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";", "int", "UnscaledStOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "*", "StoreI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "*", "StoreI", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";", "int", "Width", "=", "LoadSize", "*", "<NUM_LIT>", ";", "int", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "int", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "unsigned", "DestReg", "=", "IsStoreXReg", "?", "TRI", "->", "getMatchingSuperReg", "(", "LdRt", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ":", "LdRt", ";", "assert", "(", "(", "UnscaledLdOffset", ">=", "UnscaledStOffset", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", ")", "<=", "UnscaledStOffset", "+", "StoreSize", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer17", "Func": "promoteLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6764, "Length": 229, "Cover_Rate": 0.3128415300546448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SHL", "||", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ASHR", "||", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_LSHR", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "static", "struct", "ShiftEntry", "{", "unsigned", "SizeInBits", ";", "unsigned", "CReg", ";", "unsigned", "OpLSHR", ";", "unsigned", "OpASHR", ";", "unsigned", "OpSHL", ";", "}", "OpTable", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "if", "(", "DstRB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "ShiftEntryIt", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "OpTable", ")", ",", "std", "::", "end", "(", "OpTable", ")", ",", "[", "DstTy", "]", "(", "const", "ShiftEntry", "&", "El", ")", "{", "return", "El", ".", "SizeInBits", "==", "DstTy", ".", "getSizeInBits", "(", ")", ";", "}", ")", ";", "if", "(", "ShiftEntryIt", "==", "std", "::", "end", "(", "OpTable", ")", ")", "return", "false", ";", "unsigned", "CReg", "=", "ShiftEntryIt", "->", "CReg", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_SHL", ":", "Opcode", "=", "ShiftEntryIt", "->", "OpSHL", ";", "break", ";", "case", "TargetOpcode", "::", "G_ASHR", ":", "Opcode", "=", "ShiftEntryIt", "->", "OpASHR", ";", "break", ";", "case", "TargetOpcode", "::", "G_LSHR", ":", "Opcode", "=", "ShiftEntryIt", "->", "OpLSHR", ";", "break", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "X86InstructionSelector11", "Func": "selectShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6765, "Length": 291, "Cover_Rate": 0.5650485436893203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "HeadMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TailMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "IfFalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "IfFalseMBB", ")", ";", "F", "->", "insert", "(", "I", ",", "TailMBB", ")", ";", "TailMBB", "->", "splice", "(", "TailMBB", "->", "begin", "(", ")", ",", "HeadMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")"], "ground_truth": [")", ",", "HeadMBB", "->", "end", "(", ")", ")", ";"], "File": "RISCVISelLowering17", "Func": "EmitInstrWithCustomInserter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6766, "Length": 132, "Cover_Rate": 0.35967302452316074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_s16_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6767, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hardenSlsBlr", "(", ")", "const", "{", "return", "HardenSlsBlr"], "ground_truth": [";"], "File": "ARMSubtarget100", "Func": "hardenSlsBlr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6768, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCLowerMASSVEntries", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6769, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrhaddq_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrhaddq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6770, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "<STR_LIT>", ":", "break", ";", "}", "return", "nullptr"], "ground_truth": [";"], "File": "AMDGPUISelLowering102", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6771, "Length": 306, "Cover_Rate": 0.8619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntValTy", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntValTy", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "And0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntValTy", ",", "Op0"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "Mask", "-", "<NUM_LIT>", ",", "IntValTy", ")", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "LowerFCOPYSIGNLargeIntReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6772, "Length": 69, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "impl_ptr", "clone", "(", ")", "const", "{", "return", "impl_ptr", "(", "ptr_", "?", "copier_", "(", "ptr_", ".", "get", "(", ")", ")", ":", "nullptr", ",", "ptr_", ".", "get_deleter", "("], "ground_truth": [")", ",", "copier_", ")", ";"], "File": "spimpl", "Func": "clone", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6773, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "buildLoad", "(", "unsigned", "Val", ",", "const", "CCValAssign", "&", "VA", ")", "{", "MachineMemOperand", "*", "MMO", ";", "unsigned", "Addr", "=", "getStackAddress", "(", "VA", ",", "MMO", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ","], "ground_truth": ["*", "MMO", ")", ";"], "File": "MipsCallLowering1", "Func": "buildLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6774, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_dup_u64", "(", "const", "uint64_t", "*", "__a", ")", "{", "union", "{", "uint64x1x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_dupdi", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";", "return", "__rv", "."], "ground_truth": ["__i", ";"], "File": "arm", "Func": "neon_vld2_dup_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6775, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "<ISA_LIT>TargetLowering", "*", "<ISA_LIT>Lowering", "=", "(", "<ISA_LIT>TargetLowering", "*", ")", "getTargetLowering", "(", ")", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "("], "ground_truth": [")", "==", "<STR_LIT>", ")", "continue", ";"], "File": "X86ISelDAGToDAG4", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6776, "Length": 143, "Cover_Rate": 0.3004201680672269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "symbol", ";", "if", "(", "mem", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "mem", ")", "==", "MEM", "&&", "GET_CODE", "(", "symbol", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "SYMBOL_FLAG_XSTORMY16_BELOW100", ")", "{", "const", "char", "*", "name2", ";", "int", "p2align", "=", "<NUM_LIT>", ";", "bss100_section", "(", ")", ";", "while", "(", "align", ">", "<NUM_LIT>", ")", "{", "align", "/=", "<NUM_LIT>", ";", "p2align", "++", ";", "}", "name2", "=", "default_strip_name_encoding", "(", "name", ")", ";", "if", "(", "global", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name2", ")", ";", "if", "(", "p2align", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "p2align", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name2", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name2", ",", "size", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name2", ",", "size", ")", ";", "return", ";", "}", "if", "(", "!", "global", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "stormy163", "Func": "xstormy16_asm_output_aligned_common", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6777, "Length": 161, "Cover_Rate": 0.7219730941704036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "CntOp", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MSP430AsmParser14", "Func": "parseRptDirective", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6778, "Length": 108, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintMB", "(", "B", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "NextI", ",", "NonPHI", "=", "B", "->", "getFirstNonPHI", "(", ")", ";", "for", "(", "I", "=", "B", "->", "begin", "(", ")", ";", "I", "!=", "NonPHI", ";", "I", "=", "NextI", ")", "{", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "*", "PN", "=", "&", "*", "I", ";", "assert", "(", "PN", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonEarlyIfConv28", "Func": "eliminatePhis", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6779, "Length": 80, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6780, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "HST", "->", "getVectorLength", "(", ")", "*", "<NUM_LIT>", "==", "ResTy", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "C", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "R", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue"], "ground_truth": ["(", "R", ",", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "SelectQ2V", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6781, "Length": 78, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_min_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ")", "{", "return", "__builtin_ia32_minph128_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B"], "ground_truth": [")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_min_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6782, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mergeStoresAfterLegalization", "(", "EVT"], "ground_truth": ["MemVT", ")", "const", "override", "{"], "File": "TPCISelLowering", "Func": "mergeStoresAfterLegalization", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6783, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printUImm12Offset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "AArch64InstPrinter (2)", "Func": "printUImm12Offset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6784, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Z", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_INFO", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_VGPR_WORKITEM_ID", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "NextVGPR", "<<", "'\\n'", ";", "OS", "<<", "<STR_LIT>", "<<", "NextSGPR", "<<", "'\\n'", ";", "if", "(", "!", "ReserveVCC", ")", "OS", "<<", "<STR_LIT>", "<<", "ReserveVCC", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", "&&", "!", "ReserveFlatScr", ")", "OS", "<<", "<STR_LIT>", "<<", "ReserveFlatScr", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", "&&", "ReserveXNACK", "!=", "hasXNACK", "(", "STI", ")", ")", "OS", "<<", "<STR_LIT>", "<<", "ReserveXNACK", "<<", "'\\n'", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ")", ";", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "<NUM_LIT>", ")", "PRINT_FIELD", "(", "OS", ",", "<STR_LIT>", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FP16_OVFL", ")", ";", "if", "(", "IVersion", ".", "Major", ">="], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "AMDGPUTargetStreamer23", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6785, "Length": 238, "Cover_Rate": 0.371875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "temp", "|=", "(", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "temp", "|=", "(", "opint", "[", "<NUM_LIT>", "]", "&"], "ground_truth": ["<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "alpha3", "Func": "alpha_fold_builtin_unpkbw", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6786, "Length": 35, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ",", "AP", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ","], "ground_truth": ["isDarwin", ")", ";"], "File": "PPCMCInstLower35", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6787, "Length": 166, "Cover_Rate": 0.5286624203821656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "N1", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{", "unsigned", "<ISA_LIT>Opc", "=", "getTargetVShiftUniformOpcode", "(", "N", "->", "getOpcode", "(", ")", ",", "false", ")", ";", "return", "getTargetVShiftByConstNode", "(", "<ISA_LIT>Opc", ",", "SDLoc", "(", "N", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "N0", ",", "EltBits", "[", "<NUM_LIT>", "]", ".", "getZExtValue", "(", ")", ",", "DAG", ")", ";", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", "."], "ground_truth": ["getTargetLoweringInfo", "(", ")", ";"], "File": "X86ISelLowering100", "Func": "combineVectorShiftVar", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6788, "Length": 172, "Cover_Rate": 0.688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "emitIntrinsicWithGlue", "(", "DAG", ",", "C", ".", "Op0", ",", "C", ".", "Opcode", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "Op", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "C", ".", "Op0", ",", "C", ".", "Op1", ",", "DAG", ".", "getConstant", "(", "C", ".", "ICmpType", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "bool", "RegisterOnly", "=", "(", "bool", "(", "C", ".", "CCMask", "&", "<STR_LIT>", ")"], "ground_truth": ["!=", "bool", "(", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "emitCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6789, "Length": 122, "Cover_Rate": 0.46387832699619774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_bextr_u32", "(", "unsigned", "int", "__X"], "ground_truth": [",", "unsigned", "int", "__Y", ",", "unsigned", "__Z", ")", "{"], "File": "bmiintrin", "Func": "_bextr_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6790, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMCodeEmitter12", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6791, "Length": 185, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSampler", "(", "*", "TexHandle", ")", ")", "{", "replaceWith", "(", "&", "I", ",", "ConstantInt", "::", "getTrue", "(", "I", ".", "getContext", "(", ")", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isImage", "(", "*", "TexHandle", ")", ")", "{", "replaceWith", "(", "&", "I", ",", "ConstantInt", "::", "getFalse", "(", "I", ".", "getContext", "(", ")", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "NVPTXImageOptimizer (2)1", "Func": "replaceIsTypePSampler", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6792, "Length": 63, "Cover_Rate": 0.6847826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "const", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "const", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "const", "MCSymbol", "*", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "const", "MCSymbol", "*", "AnonSymbol", "=", "GetAnonSym", "(", "Stub", ",", "OutContext", ")", ";", "O", "<<", "*", "Stub", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "*", "RawSym", "<<", "'\\n'", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "*", "AnonSymbol", "<<", "'\\n'", ";", "O", "<<", "*", "AnonSymbol", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "*", "LazyPtr", "<<", "'-'", "<<", "*", "AnonSymbol", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "*", "LazyPtr", "<<", "'-'", "<<", "*", "AnonSymbol", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "OutStreamer", ".", "SwitchSection", "(", "LSPSection", ")", ";", "O", "<<", "*", "LazyPtr", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "*", "RawSym", "<<", "'\\n'", ";", "O", "<<", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "}", "O", "<<", "'\\n'", ";", "return", ";", "}", "const", "MCSection", "*", "StubSection", "=", "TLOFMacho", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "const", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "const", "MCSymbol", "*", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "O", "<<", "*", "Stub", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "*", "RawSym", "<<", "'\\n'", ";", "O", "<<", "<STR_LIT>", "<<", "*", "LazyPtr"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "PPCAsmPrinter71", "Func": "EmitFunctionStubs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6793, "Length": 310, "Cover_Rate": 0.6163021868787276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "GPR3", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Opc1", ",", "Opc2", ";", "const", "unsigned", "OrigRegs", "[", "]", "=", "{", "OutReg", ",", "InReg", ",", "GPR3", "}", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")"], "ground_truth": [",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";"], "File": "PPCTLSDynamicCall6", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6794, "Length": 205, "Cover_Rate": 0.4124748490945674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastd256_gpr_mask", "(", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256"], "ground_truth": ["(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_set1_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6795, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ElemTy", "=", "VecTy", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemWidth", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "ElemWidth", ")", ")", ";", "auto", "getIdx", "=", "[", "]", "(", "unsigned", "Code", ")", "{", "static", "const", "unsigned", "Idx", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "array_lengthof", "(", "Idx", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "Code", "==", "Idx", "[", "I", "]", ")", "return", "I", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "static", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "CmpOpc", "=", "OpcTable", "[", "Log2_32", "(", "ElemWidth", ")", "-", "<NUM_LIT>"], "ground_truth": ["]", "[", "getIdx", "(", "CC", ")", "]", ";"], "File": "HexagonISelLoweringHVX23", "Func": "LowerHvxSetCC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6796, "Length": 146, "Cover_Rate": 0.32229580573951433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "shouldAddToPacket", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "!", "producesStall", "("], "ground_truth": ["MI", ")", ";"], "File": "HexagonVLIWPacketizer10", "Func": "shouldAddToPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6797, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "MIs", ")", "{", "CounterPropagateAddr", "(", "*", "MI", ",", "Addr"], "ground_truth": [")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "CounterPropagateAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6798, "Length": 17, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_srai_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ",", "unsigned"], "ground_truth": ["int", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_srai_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6799, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", ".", "Reg", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsFastISel10", "Func": "Address", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6800, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "new_base", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "new_base", ")", ")", ")", ";", "return", "new_base"], "ground_truth": [";"], "File": "sparc", "Func": "emit_adjust_base_to_offset", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6801, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Emitter", "(", "TM", ","], "ground_truth": ["MCE", ")", ";"], "File": "X86CodeEmitter22", "Func": "createX86CodeEmitterPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6802, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "MipsInstructionSelector", "Func": "selectCopy", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6803, "Length": 53, "Cover_Rate": 0.4818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mips_hard_regno_caller_save_mode", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "nregs", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "return", "choose_hard_reg_mode", "(", "regno", ",", "nregs", ",", "NULL", ")", ";", "else", "return"], "ground_truth": ["mode", ";"], "File": "mips", "Func": "mips_hard_regno_caller_save_mode", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6804, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_movsldup", "(", "(", "__v4sf"], "ground_truth": [")", "__X", ")", ";"], "File": "pmmintrin4", "Func": "_mm_moveldup_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6805, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>FrameLowering", "::", "buildCFIForRegToRegSpill", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "const"], "ground_truth": ["Register", "Reg", ",", "const", "Register", "RegCopy", ")", "const", "{"], "File": "SIFrameLowering", "Func": "buildCFIForRegToRegSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6806, "Length": 30, "Cover_Rate": 0.30927835051546393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegalMaskedGather", "(", "Ty"], "ground_truth": [",", "Alignment", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6807, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset"], "ground_truth": ["(", ")", ",", "true", ")", ";"], "File": "MSP430ISelLowering43", "Func": "LowerCCCArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6808, "Length": 254, "Cover_Rate": 0.49901768172888017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbic_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vbic_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6809, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "PostOperandDecodeAdjust", "(", "Instr", ","], "ground_truth": ["Insn", ")", ";"], "File": "LanaiDisassembler (2)", "Func": "getInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6810, "Length": 46, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ENCODING_IB", ":", "case", "ENCODING_IW", ":", "case", "ENCODING_ID", ":", "case", "ENCODING_IO", ":", "case", "ENCODING_Iv", ":", "case", "ENCODING_Ia", ":", "translateImmediate", "(", "mcInst", ",", "insn", ".", "immediates", "[", "insn", ".", "numImmediatesTranslated", "++", "]", ",", "operand", ",", "insn", ")", ";", "return", "false", ";", "case", "ENCODING_RB", ":", "case", "ENCODING_RW", ":", "case", "ENCODING_RD", ":", "case", "ENCODING_RO", ":", "translateRegister", "(", "mcInst", ",", "insn", ".", "opcodeRegister", ")", ";", "return", "false", ";", "case", "ENCODING_I", ":", "return", "translateFPRegister", "(", "mcInst", ",", "insn", ".", "opcodeModifier", ")", ";", "case", "ENCODING_Rv"], "ground_truth": [":"], "File": "X86Disassembler14", "Func": "translateOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6811, "Length": 80, "Cover_Rate": 0.3883495145631068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeCTPOP", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "LegalizerHelper", "&", "Helper", ")", "const", "{", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "return", "false", ";", "MachineIRBuilder", "&", "MIRBuilder", "=", "Helper", ".", "MIRBuilder", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Val", ")", ";", "assert", "(", "!", "Ty", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Ty", "==", "MRI", ".", "getType", "(", "Dst", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "Val", "=", "MIRBuilder", ".", "buildZExt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Val", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "V8S8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "Val", "=", "MIRBuilder", ".", "buildBitcast", "(", "V8S8", ",", "Val", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "CTPOP", "=", "MIRBuilder", ".", "buildCTPOP", "(", "V8S8", ",", "Val", ")", ";", "auto", "UADDLV", "=", "MIRBuilder", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "}", ",", "false", ")", ".", "addUse", "(", "CTPOP", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "MIRBuilder", ".", "buildZExt"], "ground_truth": ["(", "Dst", ",", "UADDLV", ")", ";"], "File": "AArch64LegalizerInfo24", "Func": "legalizeCTPOP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6812, "Length": 263, "Cover_Rate": 0.9131944444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "StackAlignment", "(", "<NUM_LIT>", ")", ",", "ProcDirective", "(", "<STR_LIT>", ")", ",", "UseLargeMem", "(", "false", ")", "{", "std", "::", "string", "default_cpu", "(", "<STR_LIT>", ")", ";", "ParseSubtargetFeatures", "(", "default_cpu", ","], "ground_truth": ["FS", ")", ";"], "File": "SPUSubtarget1", "Func": "SPUSubtarget", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6813, "Length": 65, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "TeakAsmParser", "Func": "addImmOperands", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6814, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t"], "ground_truth": ["Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "PPCDisassembler1", "Func": "DecodeGPRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6815, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "NyuziSubtarget", "Func": "getFrameLowering", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6816, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">="], "ground_truth": ["<NUM_LIT>", ";"], "File": "NVPTXSubtarget32", "Func": "hasAtomSemantics", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6817, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "hasVGPRs", "(", "RC"], "ground_truth": [")", ";"], "File": "SIRegisterInfo (2)", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6818, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Modifier", "==", "<NUM_LIT>", "||", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", "."], "ground_truth": ["isReg", "(", ")", ")", "{"], "File": "OR1KInstPrinter", "Func": "printOperand", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6819, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", "&", "<STR_LIT>"], "ground_truth": ["::", "ALL", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "renderExtractCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6820, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "MinOffset", "=", "std", "::", "min", "(", "Op1", ".", "getOffset", "(", ")", ",", "Op2", ".", "getOffset", "(", ")", ")", ";", "int64_t", "Overlapa", "=", "Op1", ".", "getSize", "(", ")", "+", "Op1", ".", "getOffset", "(", ")", "-", "MinOffset", ";", "int64_t", "Overlapb", "=", "Op2", ".", "getSize", "(", ")", "+", "Op2", ".", "getOffset", "(", ")", "-", "MinOffset", ";", "return", "!", "AA", "->", "isNoAlias", "(", "MemoryLocation", "(", "Op1", ".", "getValue", "(", ")", ",", "Overlapa", ",", "Op1", ".", "getAAInfo", "(", ")", ")", ",", "MemoryLocation", "(", "Op2", "."], "ground_truth": ["getValue", "(", ")", ",", "Overlapb", ",", "Op2", ".", "getAAInfo", "(", ")", ")", ")", ";"], "File": "X86AvoidStoreForwardingBlocks10", "Func": "alias", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6821, "Length": 95, "Cover_Rate": 0.7196969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinWavesPerEU", "(", ")"], "ground_truth": ["const", "{"], "File": "SIMachineFunctionInfo (2)1", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6822, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BitcodeWriter", "::", "pushValueSigned", "(", "const", "Value", "*", "V", ",", "unsigned", "InstID", ",", "SmallVectorImpl", "<"], "ground_truth": ["uint64_t", ">", "&", "Vals", ")", "{"], "File": "DXILBitcodeWriter", "Func": "pushValueSigned", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6823, "Length": 21, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64LoadStoreOptimizer", "Func": "getMemScale", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6824, "Length": 99, "Cover_Rate": 0.3707865168539326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm256_mask_cmpneq_epu8_mask", "(", "__mmask32", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cmpneq_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6825, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ")", "{", "bool", "is<ISA_LIT>64", "=", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "is<ISA_LIT>64", ",", "TheTriple", ")", ";", "else", "if", "(", "TheTriple", ".", "isOSBinFormatXCOFF", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>XCOFFMCAsmInfo", "(", "is<ISA_LIT>64", ",", "TheTriple", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "is<ISA_LIT>64", ",", "TheTriple", ")", ";", "unsigned", "Reg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI"], "ground_truth": [";"], "File": "PPCMCTargetDesc56", "Func": "createPPCMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6826, "Length": 133, "Cover_Rate": 0.9637681159420289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSize", ")", "{", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "else", "{", "MachineLocation", "SPDst", "(", "StackPtr", ")", ";", "MachineLocation", "SPSrc", "(", "StackPtr", ",", "stackGrowth", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "MachineLocation", "FPDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ";", "MachineLocation", "FPSrc", "(", "FramePtr", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "FPDst", ",", "FPSrc", ")", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addReg", "(", "StackPtr", ")", ";", "if", "(", "needsFrameMoves", ")", "{", "unsigned", "FrameLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameLabelId", ")", ";", "MachineLocation", "FPDst", "(", "FramePtr", ")", ";", "MachineLocation", "FPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "FPDst", ",", "FPSrc", ")", ")", ";", "}", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "llvm", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "FramePtr", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "-", "MaxAlign", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "}", "bool", "PushedRegs", "=", "false", ";", "int", "StackOffset", "=", "<NUM_LIT>", "*", "stackGrowth", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "PushedRegs", "=", "true", ";", "++", "MBBI", ";", "if", "(", "!", "HasFP", "&&", "needsFrameMoves", ")", "{", "unsigned", "LabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LabelId", ")", ";", "unsigned", "Ptr", "=", "StackSize", "?", "MachineLocation", "::", "VirtualFP", ":", "StackPtr", ";", "MachineLocation", "SPDst", "(", "Ptr", ")", ";", "MachineLocation", "SPSrc", "(", "Ptr", ",", "StackOffset", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "LabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "StackOffset", "+=", "stackGrowth", ";", "}", "}", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "bool", "isEAXAlive", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "II", "=", "MF", ".", "getRegInfo", "(", ")", ".", "livein_begin", "(", ")", ",", "EE", "=", "MF", ".", "getRegInfo", "(", ")", ".", "livein_end", "(", ")", ";", "(", "II", "!=", "EE", ")", "&&", "!", "isEAXAlive", ";", "++", "II", ")", "{", "unsigned", "Reg", "=", "II", "->"], "ground_truth": ["first", ";"], "File": "X86RegisterInfo60", "Func": "emitPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6827, "Length": 513, "Cover_Rate": 0.3415446071904128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "SwitchSection", "(", "cast", "<", "MCSymbolXCOFF", ">", "(", "CurrentFnDescSym", ")", "->", "getContainingCsect", "(", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnDescSym", ")", ";", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "CurrentFnSym", ",", "OutContext", ")", ",", "PointerSize", ")", ";", "const", "MCSymbol", "*", "TOCBaseSym", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", "(", ")", ")", "->", "getQualNameSymbol", "(", ")", ";", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCBaseSym", ",", "OutContext", ")", ",", "PointerSize", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>"], "ground_truth": [",", "PointerSize", ")", ";"], "File": "PPCAsmPrinter124", "Func": "EmitFunctionDescriptor", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6828, "Length": 88, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "set_empty"], "ground_truth": ["(", ")", "{"], "File": "riscv-vsetvl", "Func": "set_empty", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6829, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "LoOffset", "=", "OffsetOp", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "int64_t", "HiOffset", "=", "OffsetOp", ".", "getImm", "(", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "LoOffset", "&", "<NUM_LIT>", ")", "HiOffset", "+=", "<NUM_LIT>", ";", "bool", "IsLargeOffset", "=", "HiOffset", "!=", "<NUM_LIT>", ";", "if", "(", "IsLargeOffset", ")", "{", "bool", "Is32BitImm", "=", "(", "HiOffset", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "loadImmediate", "(", "HiOffset", ",", "TmpReg", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "true", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", ";", "}", "if", "(", "BaseReg", "!=", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "TOut", ".", "emitRRR", "(", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "TmpReg", ",", "TmpReg", ",", "BaseReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Inst", ".", "getOpcode", "(", ")", ",", "DstReg", ",", "TmpReg", ",", "LoOffset", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "assert", "(", "OffsetOp", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "ExprOffset", "=", "OffsetOp", ".", "getExpr", "(", ")", ";", "MCOperand", "LoOperand", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_LO", ",", "ExprOffset", ",", "getContext", "(", ")", ")", ")", ";", "MCOperand", "HiOperand", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_HI", ",", "ExprOffset", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "IsLoad", ")", "TOut", ".", "emitLoadWithSymOffset", "(", "Inst", ".", "getOpcode", "(", ")", ",", "DstReg", ",", "BaseReg", ",", "HiOperand", ",", "LoOperand", ",", "TmpReg", ",", "IDLoc", ",", "STI", ")", ";", "else", "TOut", ".", "emitStoreWithSymOffset", "(", "Inst", ".", "getOpcode", "(", ")", ",", "DstReg", ",", "BaseReg", ",", "HiOperand", ",", "LoOperand", ",", "TmpReg", ","], "ground_truth": ["IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser103", "Func": "expandMemInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6830, "Length": 260, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return"], "ground_truth": ["true", ";"], "File": "z8k", "Func": "address", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6831, "Length": 46, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "(", "char", ")", "C", ";", "++"], "ground_truth": ["CurByte", ";"], "File": "X86MCCodeEmitter (2)", "Func": "EmitByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6832, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PredMBBInfo", "->", "Modified", ")", "fixupModifiedCond", "(", "PredMBB", ")", ";", "CC", "=", "PredMBBInfo", "->", "BranchCode", ";", "if", "(", "!", "(", "CC", "==", "<STR_LIT>", "&&", "BranchPath", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ")", "replaceBrDest", "(", "PredMBB", ",", "&", "MBB", ",", "MBBInfo", "->", "FBB", ")", ";", "MachineBasicBlock", "*", "RootMBB", "=", "BranchPath", ".", "back", "(", ")", ";", "TargetMBBInfo", "*", "RootMBBInfo", "=", "getMBBInfo", "(", "RootMBB", ")", ";", "assert", "(", "RootMBBInfo", "&&", "<STR_LIT>", ")", ";", "if", "(", "RootMBBInfo", "->", "Modified", ")", "fixupModifiedCond", "(", "RootMBB", ")", ";", "CC", "=", "RootMBBInfo", "->", "BranchCode", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "UncondBrI", "=", "findUncondBrI", "(", "RootMBB", ")", ";", "<STR_LIT>", "NewCC", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "NewCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "*", "RootMBB", ",", "UncondBrI", ",", "RootMBB", "->", "findDebugLoc", "(", "UncondBrI", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "RootMBBInfo", "->", "FBB", ")", ".", "addImm", "(", "NewCC", ")", ";", "BuildMI", "(", "*", "RootMBB", ",", "UncondBrI", ",", "RootMBB", "->", "findDebugLoc", "(", "UncondBrI", ")", ",", "TII"], "ground_truth": ["->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetMBB", ")", ";"], "File": "X86CondBrFolding", "Func": "optimizeCondBr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6833, "Length": 201, "Cover_Rate": 0.3200636942675159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ",", "true", ")", ")", "nregs", "++", ";", "return", "nregs"], "ground_truth": [";"], "File": "i386", "Func": "ix86_nsaved_regs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6834, "Length": 38, "Cover_Rate": 0.7450980392156863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "reg_name_with_mode", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "mlen", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "mlen", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "(", "mlen", "==", "<NUM_LIT>", "||", "mlen", "==", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "mlen", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "mlen", "==", "<NUM_LIT>"], "ground_truth": [")", "return", "<STR_LIT>", ";"], "File": "m32c", "Func": "reg_name_with_mode", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6835, "Length": 79, "Cover_Rate": 0.5683453237410072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSPMX", "(", ")"], "ground_truth": ["const", "{"], "File": "MCS51Subtarget", "Func": "hasSPMX", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6836, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "adjustLiveRegs", "(", "Bundle", ".", "Mask", ",", "Term", ")", ";", "if", "(", "!", "Bundle", ".", "Mask", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BundleIdx", "<<", "<STR_LIT>", ")", ";", "if", "(", "Bundle", ".", "isFixed", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "shuffleStackTop", "(", "Bundle", ".", "FixStack", ",", "Bundle", ".", "FixCount", ",", "Term", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "X86FloatingPoint5", "Func": "finishBlockStack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6837, "Length": 85, "Cover_Rate": 0.43147208121827413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "avr_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ",", "location_t", ")", "{", "clobbers", ".", "safe_push", "(", "cc_reg_rtx"], "ground_truth": [")", ";"], "File": "avr", "Func": "avr_md_asm_adjust", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6838, "Length": 52, "Cover_Rate": 0.8253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CallerPreserved", ")", "return", "false", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "IsVarArg", ")", "return", "false", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "CallerF", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "Ctx", "=", "*", "DAG"], "ground_truth": [".", "getContext", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "isEligibleForTailCallOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6839, "Length": 158, "Cover_Rate": 0.4146981627296588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "selectMBB", "(", "MBB", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "SystemZPostRewrite", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6840, "Length": 43, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI"], "ground_truth": [";"], "File": "MipsInstrInfo12", "Func": "getRegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6841, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v8hi", "__C", "=", "vec_perm", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "__P", ")", ";", "__v8hi", "__D", "=", "vec_perm", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "__Q", ")", ";", "return", "(", "__m128i", ")", "vec_add", "("], "ground_truth": ["__C", ",", "__D", ")", ";"], "File": "tmmintrin", "Func": "_mm_hadd_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6842, "Length": 47, "Cover_Rate": 0.3219178082191781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasVFPv4D16SP"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget47", "Func": "hasVFP4Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6843, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "="], "ground_truth": ["false", ";"], "File": "PPCSubtarget (2)", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6844, "Length": 80, "Cover_Rate": 0.40404040404040403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "setLibcallName", "(", "RTLIB", "::", "MEMSET", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "UDIVREM_I8", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "UDIVREM_I16", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "UDIVREM_I32", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "UDIVREM_I64", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "SDIVREM_I8", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "SDIVREM_I16", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "SDIVREM_I32", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::"], "ground_truth": ["SDIVREM_I64", ",", "<STR_LIT>", ")", ";"], "File": "MOSISelLowering", "Func": "MOSTargetLowering", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6845, "Length": 90, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "U", "=", "I", ";", "}", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "auto", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "return", "false", ";", "Addr", ".", "setGlobalValue", "(", "GV", ")", ";", "return", "true", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "{", "return", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "}", "case", "Instruction", "::", "IntToPtr", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "uint64_t", "TmpOffset", "=", "Addr", ".", "getOffset", "(", ")", ";", "for", "(", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ",", "E", "=", "gep_type_end", "(", "U", ")", ";", "GTI", "!=", "E", ";", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "GTI", ".", "getOperand", "(", ")", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "S", "==", "<NUM_LIT>", "&&", "Addr", ".", "isRegBase", "(", ")", "&&", "Addr", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "Addr", ".", "setReg", "(", "getRegForValue", "(", "Op", ")", ")", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")"], "ground_truth": ["->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyFastISel", "Func": "computeAddress", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6846, "Length": 479, "Cover_Rate": 0.5292817679558011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AttributeSet", "AF", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "("], "ground_truth": [")", ";"], "File": "HexagonFrameLowering52", "Func": "isMinSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6847, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">"], "ground_truth": ["RVLocs", ";"], "File": "X86ISelLowering (2)1", "Func": "CanLowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6848, "Length": 39, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{", "return", "&"], "ground_truth": ["TSInfo", ";"], "File": "Cpu0TargetMachine1", "Func": "getSelectionDAGInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6849, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasSameArgumentList", "(", "const", "Function", "*", "CallerFn", ",", "ImmutableCallSite", "*", "CS", ")", "{", "if", "(", "CS", "->", "arg_size", "(", ")", "!=", "CallerFn", "->", "arg_size", "(", ")", ")", "return", "false", ";", "ImmutableCallSite", "::", "arg_iterator", "CalleeArgIter", "=", "CS", "->", "arg_begin", "("], "ground_truth": [")", ";"], "File": "PPCISelLowering135", "Func": "hasSameArgumentList", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6850, "Length": 42, "Cover_Rate": 0.30656934306569344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "Nios2MCTargetDesc3", "Func": "createNios2MCRegisterInfo", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6851, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "Use", "&", "RootInstUse", ":", "RootInst", "->", "uses", "(", ")", ")", "{", "User", "*", "RootInstUser", "=", "RootInstUse", ".", "getUser", "(", ")", ";", "if", "(", "auto", "*", "InsertUserCast", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "RootInstUser", ")", ")", "{", "processInsertElementNode", "(", "InsertUserCast", ",", "CurrLoop", ",", "PHI", ",", "TensorId", ")", ";", "RootInst", "=", "InsertUserCast", ";", "Nested_Ins", "=", "true", ";", "break", ";", "}", "else", "if", "(", "auto", "*", "Intrins", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "RootInstUser", ")", ")", "{", "<STR_LIT>", "Inid", "=", "Intrins", "->", "getIntrinsicID", "(", ")", ";", "int", "index", "=", "-", "<NUM_LIT>", ";", "if", "(", "Inid", "==", "<STR_LIT>", "||", "Inid", "==", "<STR_LIT>", ")", "{", "if", "(", "Inid", "==", "<STR_LIT>", ")", "{", "int", "OperandIndex", "=", "<NUM_LIT>", ";", "if", "(", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "Intrins", "->", "getOperand", "(", "OperandIndex", ")", ")", ")", "{", "if", "(", "dyn_cast", "<", "Instruction", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "dyn_cast", "<", "ICmpInst", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "FallBackVec", ".", "insert", "(", "TensorId", ")", ";", "else", "{", "if", "(", "auto", "*", "Icmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "dyn_cast", "<", "ConstantInt", ">", "(", "Icmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "FallBackVec", ".", "insert", "(", "TensorId", ")", ";", "}", "}", "index", "=", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "Intrins", "->", "getOperand", "(", "OperandIndex", ")", ")", "->", "getZExtValue", "(", ")", ";", "CurrLoop", "=", "compareStepValuesForAddMask", "(", "PHI", ",", "CurrLoop", ")", ";", "int64_t", "AddMaskStep", "=", "getAddMaskStepVar", "(", "Intrins", ")", ";", "if", "(", "AddMaskStep", "!=", "INVALID_STRIDE", ")", "{", "unsigned", "Count", "=", "fetchIndexFromOperand", "(", "index", ")", ";", "unsigned", "UnrollCount", "=", "<NUM_LIT>", ";", "if", "(", "getScevInfo", "(", "CurrLoop", ")", ")", "{", "UnrollCount", "=", "getScevInfo", "(", "CurrLoop", ")", "->", "getLoopUnrollCount", "(", "CurrLoop", ")", ";", "}", "if", "(", "UnrollCount", ")", "AddMaskStep", "=", "AddMaskStep", "*", "UnrollCount", ";", "UpdateDiffCoords", "(", "TensorId", ",", "Count", ",", "AddMaskStep", ",", "<STR_LIT>", ",", "CurrLoop", ",", "PHI", ")", ";", "if", "(", "(", "<NUM_LIT>", "<<", "Count", ")", "<", "index", ")", "{", "auto", "Remaining", "=", "fetchIndexFromOperand", "(", "index", "-", "(", "<NUM_LIT>", "<<", "Count", ")", ")", ";", "UpdateDiffCoords", "(", "TensorId", ",", "Remaining", ",", "AddMaskStep", ",", "<STR_LIT>", ",", "CurrLoop", ",", "PHI", ")", ";", "}", "prepareLoopIvCoordMap", "(", "TensorId", ",", "nullptr", ",", "Count", ")", ";", "RootInst", "=", "Intrins", ";", "Nested_Ins", "=", "true", ";", "break", ";", "}", "}", "else", "{", "IncorrectIndexSpace", "=", "true", ";", "return", ";", "}", "if", "(", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "("], "ground_truth": ["Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "TPCIndexSpaceGen", "Func": "processNestedInstructions", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6852, "Length": 411, "Cover_Rate": 0.5956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "BBI", ".", "Size", "=", "<NUM_LIT>", ";", "BBI", ".", "Unalign", "=", "<NUM_LIT>", ";", "BBI", ".", "PostAlign", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "ARMBasicBlockInfo2", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6853, "Length": 110, "Cover_Rate": 0.6962025316455697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_u16", "(", "uint16x4_t", "__a", ")", "{", "return", "~", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon1_vmvn_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6854, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_type", "getEdgeIndex", "(", "const", "Edge", "&", "E", ")", "const", "{", "return", "std", "::", "distance", "(", "edges_begin", "(", ")"], "ground_truth": [",", "&", "E", ")", ";"], "File": "ImmutableGraph", "Func": "getEdgeIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6855, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", "||", "Ld", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LoadRes", "=", "DAG", ".", "getExtLoad", "(", "Ld", "->", "getExtensionType", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Ld", "->", "getAAInfo", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LoadRes", ")", ";", "Results", ".", "push_back", "("], "ground_truth": ["Res", ")", ";"], "File": "SparcISelLowering14", "Func": "ReplaceNodeResults", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6856, "Length": 126, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "searchSymbolAlias", "(", "Operands", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_Success", ";", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser102", "Func": "parseCPURegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6857, "Length": 40, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "EVT", "NodeTy", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "MultOpc", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "InFlag", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CmpLHS", ";", "unsigned", "Opc", "=", "InFlag", ".", "getOpcode", "(", ")", ";", "(", "void", ")", "Opc", ";", "assert", "(", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MOp", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "CmpLHS", "=", "InFlag", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MOp", "=", "<STR_LIT>", ";", "}", "else", "{", "CmpLHS", "=", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MOp", "=", "<STR_LIT>", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "CmpLHS", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "LHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "unsigned", "Sltu_op", "=", "<STR_LIT>", ";", "SDNode", "*", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "Sltu_op", ",", "DL", ",", "VT", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "unsigned", "Addu_op", "=", "<STR_LIT>", ";", "SDNode", "*", "AddCarry", "=", "CurDAG", "->", "getMachineNode", "(", "Addu_op", ",", "DL", ",", "VT", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "<STR_LIT>", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";", "return", "std", "::", "make_pair", "(", "true", ",", "Result", ")", ";", "}", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "Mips16ISelDAGToDAG", "Func": "selectNode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6858, "Length": 278, "Cover_Rate": 0.5235404896421846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getT2SOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "SoImm", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "unsigned", "Encoded", "=", "<STR_LIT>", "("], "ground_truth": ["SoImm", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6859, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ".", "terminators", "(", ")", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "==", "Tgt", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "MOSLowerSelect", "Func": "referencesSuccessor", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6860, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "check_use_sfunc_addr", "(", "rtx", "insn", ",", "rtx", "reg", ")", "{", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", "||", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", ")", "break", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", ")", "insn", "=", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "PARALLEL"], "ground_truth": ["||", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SFUNC", ")", "continue", ";"], "File": "sh3", "Func": "check_use_sfunc_addr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6861, "Length": 97, "Cover_Rate": 0.8508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "v", "=", "a", ";", "return", "u", ".", "i", "["], "ground_truth": ["pos", "]", ";"], "File": "spe", "Func": "__ev_get_s32_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6862, "Length": 14, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vclzv16qi", "(", "(", "int8x16_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vclzq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6863, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "make_range", "(", "cbegin", "(", ")", ",", "cend", "(", ")"], "ground_truth": [")", ";"], "File": "HexagonShuffler15", "Func": "insts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6864, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "?", "default_hidden_stack_protect_fail", "("], "ground_truth": [")", ":", "default_external_stack_protect_fail", "(", ")", ";"], "File": "rs60003", "Func": "rs6000_stack_protect_fail", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6865, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "("], "ground_truth": ["SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "MSP430InstrInfo", "Func": "copyPhysReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6866, "Length": 94, "Cover_Rate": 0.912621359223301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "SUBREG", ":", "if", "(", "!", "REG_P", "(", "SUBREG_REG", "(", "op", ")", ")", ")", "return", "<NUM_LIT>", ";", "case", "REG", ":", "if", "(", "!", "base", ")", "base", "=", "op", ";", "else", "if", "(", "!", "index", ")", "index", "=", "op", ";", "else", "return", "<NUM_LIT>", ";", "break", ";", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "if", "(", "disp", ")", "return", "<NUM_LIT>", ";", "disp", "=", "op", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "}", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "MULT", ")", "{", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "scale_rtx", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "ASHIFT", ")", "{", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "tmp", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "tmp", ")", ")", "return", "<NUM_LIT>", ";", "scale", "=", "INTVAL", "(", "tmp", ")", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "scale", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "scale", "=", "<NUM_LIT>", "<<", "scale", ";", "retval", "=", "-", "<NUM_LIT>", ";", "}", "else", "disp", "=", "addr", ";", "if", "(", "index", ")", "{", "if", "(", "REG_P", "(", "index", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "index", ")", "==", "SUBREG", "&&", "REG_P", "(", "SUBREG_REG", "(", "index", ")", ")", ")", ";", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "scale_rtx", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "scale_rtx", ")", ")", "return", "<NUM_LIT>", ";", "scale", "=", "INTVAL", "(", "scale_rtx", ")", ";", "}", "base_reg", "=", "base", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", "?", "SUBREG_REG", "(", "base", ")", ":", "base", ";", "index_reg", "=", "index", "&&", "GET_CODE", "(", "index", ")", "==", "SUBREG", "?", "SUBREG_REG", "(", "index", ")", ":", "index", ";", "if", "(", "disp", "==", "const0_rtx", "&&", "(", "base", "||", "index", ")", ")", "disp", "=", "NULL_RTX", ";", "if", "(", "base_reg", "&&", "index_reg", "&&", "scale", "==", "<NUM_LIT>", "&&", "(", "index_reg", "==", "arg_pointer_rtx", "||", "index_reg", "==", "frame_pointer_rtx", "||", "(", "REG_P", "(", "index_reg", ")", "&&", "REGNO", "(", "index_reg", ")", "==", "STACK_POINTER_REGNUM", ")", ")", ")", "{", "std", "::", "swap", "(", "base", ",", "index", ")", ";", "std", "::", "swap", "(", "base_reg", ",", "index_reg", ")", ";", "}", "if", "(", "!", "disp", "&&", "base_reg", "&&", "(", "base_reg", "==", "hard_frame_pointer_rtx", "||", "base_reg", "==", "frame_pointer_rtx", "||", "base_reg", "==", "arg_pointer_rtx", "||", "(", "REG_P", "(", "base_reg", ")", "&&", "(", "REGNO", "(", "base_reg", ")", "==", "HARD_FRAME_POINTER_REGNUM", "||", "REGNO", "(", "base_reg", ")", "==", "R13_REG", ")", ")", ")", ")", "disp", "=", "const0_rtx", ";", "if", "(", "TARGET_K6", "&&", "cfun", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "base_reg", "&&", "!", "index_reg", "&&", "!", "disp", "&&", "REG_P", "(", "base_reg", ")", "&&", "REGNO", "(", "base_reg", ")", "==", "SI_REG", ")", "disp", "=", "const0_rtx", ";", "if", "(", "!", "base", "&&", "index", "&&", "scale", "==", "<NUM_LIT>", ")", "base", "=", "index", ",", "base_reg", "=", "index_reg", ",", "scale", "=", "<NUM_LIT>", ";", "if", "(", "!", "base", "&&", "!", "disp", "&&", "index", "&&", "scale", "!=", "<NUM_LIT>", ")", "disp", "=", "const0_rtx", ";", "out", "->", "base", "=", "base", ";", "out", "->", "index", "=", "index", ";", "out", "->", "disp"], "ground_truth": ["=", "disp", ";"], "File": "i3864", "Func": "ix86_decompose_address", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6867, "Length": 496, "Cover_Rate": 0.4760076775431862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Pair", ":", "Stack", ")", "if", "(", "Pair", ".", "first", "==", "MBB"], "ground_truth": [")", "return", "true", ";"], "File": "WebAssemblyCFGStackify (3)", "Func": "IsOnStack", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6868, "Length": 20, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "BlockIter", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "BlockIter", "!=", "MBB", ".", "end", "(", ")", ")", "{", "auto", "&", "MI", "=", "*", "BlockIter", "++", ";", "if", "(", "isCVTAToLocalCombinationCandidate", "(", "MI", ")", ")", "{", "CombineCVTAToLocal", "(", "MI"], "ground_truth": [")", ";"], "File": "NVPTXPeephole13", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6869, "Length": 41, "Cover_Rate": 0.3014705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NF", "=", "Node", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "IsMasked", ")", "--", "NF", ";", "MVT", "VT", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Log2SEW", "=", "Log2_32", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "<STR_LIT>", "LMUL", "=", "<ISA_LIT>TargetLowering", "::", "getLMUL", "(", "VT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";", "SDValue", "StoreVal", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", ";", "Operands", ".", "push_back", "(", "StoreVal", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", "+", "NF", ";", "MVT", "IndexVT", ";", "addVectorLoadStoreOperands", "(", "Node", ",", "Log2SEW", ",", "DL", ",", "CurOp", ",", "IsMasked", ",", "true", ",", "Operands", ",", "&", "IndexVT", ")", ";", "assert", "(", "VT", ".", "getVectorElementCount", "(", ")", "==", "IndexVT", ".", "getVectorElementCount", "(", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "IndexLMUL", "=", "<ISA_LIT>TargetLowering", "::", "getLMUL", "(", "IndexVT", ")", ";", "unsigned", "IndexLog2EEW", "=", "Log2_32", "(", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "NF", ",", "IsMasked", ",", "IsOrdered", ",", "IndexLog2EEW", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "IndexLMUL", ")", ")", ";", "MachineSDNode", "*", "Store", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Operands", ")", ";", "if", "(", "auto", "*", "MemOp", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Node", ")", ")", "CurDAG", "->", "setNodeMemRefs", "(", "Store", ",", "{", "MemOp", "->", "getMemOperand", "(", ")", "}", ")", ";", "ReplaceNode", "(", "Node", ",", "Store"], "ground_truth": [")", ";"], "File": "RISCVISelDAGToDAG16", "Func": "selectVSXSEG", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6870, "Length": 273, "Cover_Rate": 0.8980263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addACC64DSPAsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getACC64DSPReg", "(", ")"], "ground_truth": [")", ")", ";"], "File": "MipsAsmParser1", "Func": "addACC64DSPAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6871, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "RelTy", "==", "ELF", "::", "R_MICROBLAZE_32_PCREL", "||", "RelTy", "==", "ELF", "::", "R_MICROBLAZE_64_PCREL", ")", "&&", "<STR_LIT>", ")", ";", "return", "SymOffset", "-", "(", "RelOffset", "+"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "MBlazeELFWriterInfo4", "Func": "computeRelocation", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6872, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "frv_function_arg_1", "(", "cum", ",", "mode", ",", "type"], "ground_truth": [",", "named", ",", "true", ")", ";"], "File": "frv3", "Func": "frv_function_incoming_arg", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6873, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_n_sv8hi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vbrsrq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6874, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "spu_addr_space_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ",", "addr_space_t", "as", ")", "{", "if", "(", "as", "==", "ADDR_SPACE_EA", ")", "return", "(", "REG_P", "(", "x", ")", "&&", "(", "GET_MODE", "(", "x", ")", "==", "EAmode", ")", ")", ";", "else", "if", "(", "as", "!=", "ADDR_SPACE_GENERIC", ")"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "spu", "Func": "spu_addr_space_legitimate_address_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6875, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "doFinalization", "(", "Module", "&"], "ground_truth": ["M", ")", "{"], "File": "PIC16AsmPrinter4", "Func": "doFinalization", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6876, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maddd_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpmadcswd", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ","], "ground_truth": ["(", "__v4si", ")", "__C", ")", ";"], "File": "xopintrin", "Func": "_mm_maddd_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6877, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ")", ";", "return"], "ground_truth": ["FrameAddr", ";"], "File": "MipsISelLowering (2)5", "Func": "lowerFRAMEADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6878, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Context", "=", "M", "->", "getContext", "(", ")", ";", "bool", "LE", "=", "Subtarget", ".", "isLittle", "(", ")", ";", "std", "::", "string", "Name", "=", "F", ".", "getName", "(", ")", ";", "std", "::", "string", "SectionName", "=", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "StubName", "=", "<STR_LIT>", "+", "Name", ";", "Function", "*", "FStub", "=", "M", "->", "getFunction", "(", "StubName", ")", ";", "if", "(", "FStub", "&&", "!", "FStub", "->", "isDeclaration", "(", ")", ")", "return", ";", "FStub", "=", "Function", "::", "Create", "(", "F", ".", "getFunctionType", "(", ")", ",", "Function", "::", "InternalLinkage", ",", "StubName", ",", "M", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoInline", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoUnwind", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "setSection", "(", "SectionName", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "FStub", ")", ";", "InlineAsmHelper", "IAH", "(", "Context", ",", "BB", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "FPReturnVariant", "RV", "=", "whichFPReturnVariant", "(", "FStub", "->", "getReturnType", "(", ")", ")", ";", "FPParamVariant", "PV", "=", "whichFPParamVariantNeeded", "(", "F", ")", ";", "swapFPIntParams", "(", "PV", ",", "M", ",", "IAH", ",", "LE", ",", "true", ")", ";", "if", "(", "RV", "!=", "NoFPRet", ")", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "Name", ")"], "ground_truth": [";"], "File": "Mips16HardFloat17", "Func": "assureFPCallStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6879, "Length": 233, "Cover_Rate": 0.4678714859437751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "OutlineFromLinkOnceODRs", "&&", "F", ".", "hasLinkOnceODRLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "hasSection", "(", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "RISCVInstrInfo (2)", "Func": "isFunctionSafeToOutlineFrom", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6880, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineDominanceFrontier", "&", "getDF", "(", ")", "const", "{", "return"], "ground_truth": ["MDF", ";"], "File": "RDFGraph", "Func": "getDF", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6881, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_2", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMAsmBackend48", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6882, "Length": 103, "Cover_Rate": 0.5421052631578948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "X"], "ground_truth": [";"], "File": "MBlazeMCTargetDesc", "Func": "createMBlazeMCSubtargetInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6883, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "argument_list", "=", "TREE_CHAIN", "(", "argument_list", ")", ";", "gcc_assert", "(", "parameter", ")", ";", "if", "(", "TREE_CODE", "(", "parameter", ")", "==", "ERROR_MARK", ")", "return", "true", ";", "type", "=", "TREE_TYPE", "(", "parameter", ")", ";", "gcc_assert", "(", "type", ")", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "gcc_assert", "(", "mode", ")", ";", "if", "(", "pass_by_reference", "(", "&", "cum", ",", "mode", ",", "type", ",", "true", ")", ")", "{", "mode", "=", "Pmode", ";", "type", "=", "build_pointer_type", "(", "type", ")", ";", "}", "parm_rtx", "=", "s390_function_arg", "(", "&", "cum", ",", "mode", ",", "type", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "s3903", "Func": "s390_call_saved_register_used", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6884, "Length": 89, "Cover_Rate": 0.4258373205741627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printDisp", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "')'"], "ground_truth": [";"], "File": "M68kInstPrinter", "Func": "printARIDMem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6885, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", ".", "getNamedGlobal", "(", "<STR_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "Type", "*", "Params", "[", "]", "=", "{", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", "."], "ground_truth": ["getVoidTy", "(", ")", ",", "Params", ",", "false", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj41", "Func": "createSetTempRet0Function", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6886, "Length": 47, "Cover_Rate": 0.31333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsLargeCodeModel", "=", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "CallOp", ";", "if", "(", "Is64Bit", ")", "CallOp", "=", "IsLargeCodeModel", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CallOp", "=", "<STR_LIT>", ";", "const", "char", "*", "Symbol", ";", "if", "(", "Is64Bit", ")", "{", "if", "(", "STI", ".", "isTargetCygMing", "(", ")", ")", "{", "Symbol", "=", "<STR_LIT>", ";", "}", "else", "{", "Symbol", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "STI", ".", "isTargetCygMing", "(", ")", ")", "Symbol", "=", "<STR_LIT>", ";", "else", "Symbol", "=", "<STR_LIT>", ";", "MachineInstrBuilder", "CI", ";", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "}", "unsigned", "AX", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SP", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CI", ".", "addReg", "(", "AX", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AX", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "Is64Bit", ")"], "ground_truth": ["{"], "File": "X86FrameLowering124", "Func": "emitStackProbeCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6887, "Length": 287, "Cover_Rate": 0.6966019417475728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "MSP430ISelLowering39", "Func": "LowerOperation", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6888, "Length": 114, "Cover_Rate": 0.6993865030674846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "PLUS", ":", "x0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x0", ")", "==", "SUBREG", ")", "x0", "=", "SUBREG_REG", "(", "x0", ")", ";", "if", "(", "GET_CODE", "(", "x0", ")", "!=", "REG", ")", "break", ";", "regno0", "=", "REGNO", "(", "x0", ")", ";", "if", "(", "!", "frv_regno_ok_for_base_p", "(", "regno0", ",", "strict_p", ")", ")", "break", ";", "switch", "(", "GET_CODE", "(", "x1", ")", ")", "{", "default", ":", "break", ";", "case", "SUBREG", ":", "x1", "=", "SUBREG_REG", "(", "x1", ")", ";", "if", "(", "GET_CODE", "(", "x1", ")", "!=", "REG", ")", "break", ";", "case", "REG", ":", "if", "(", "!", "allow_double_reg_p", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "ret", "=", "FALSE", ";", "else", "ret", "=", "frv_regno_ok_for_base_p", "(", "REGNO", "(", "x1", ")", ",", "strict_p", ")", ";", "break", ";", "case", "CONST_INT", ":", "if", "(", "condexec_p", ")", "ret", "=", "FALSE", ";", "else", "{", "value", "=", "INTVAL", "(", "x1", ")", ";", "ret", "=", "IN_RANGE", "(", "value", ","], "ground_truth": ["-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "frv", "Func": "frv_legitimate_address_p_1", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6889, "Length": 168, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "PPCTargetMachine31", "Func": "addInstSelector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6890, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData"], "ground_truth": ["(", ")", "const", "{"], "File": "Tile64TargetMachine", "Func": "getInstrItineraryData", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6891, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_broadcastss512", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_broadcastss_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6892, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";", "Cnt", "=", "SplatBits", ".", "getSExtValue", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering109", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6893, "Length": 42, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "ImmOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "SrcRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "SrcRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "ImmValue", "=", "ImmOp", ".", "getImm", "(", ")", ";", "if", "(", "-", "<NUM_LIT>", "<=", "ImmValue", "&&", "ImmValue", "<=", "<NUM_LIT>", ")", "{", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "DstRegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "SrcRegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "{", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "DstRegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "("], "ground_truth": ["ImmValue", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAsmParser44", "Func": "expandLoadAddressReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6894, "Length": 192, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "ReduceType", "RType", "("], "ground_truth": [")", "const", "{"], "File": "MicroMipsSizeReduction", "Func": "RType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6895, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["Register", ";"], "File": "HexagonAsmParser (2)", "Func": "isReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6896, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pa_file_start_level", "(", ")", ";", "if", "(", "profile_flag", ")", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "pa_file_start_file", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "pa", "Func": "pa_hpux64_gas_file_start", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6897, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget"], "ground_truth": [";"], "File": "RISCVISelLowering", "Func": "getSubtarget", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6898, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "AMDGPUInstrInfo10", "Func": "canFoldMemoryOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6899, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst3_lanev2si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ","], "ground_truth": ["__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst3_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6900, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "isSingleInputShuffleMask", "("], "ground_truth": ["Mask", ")", ")", "{"], "File": "X86ISelLowering200", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6901, "Length": 242, "Cover_Rate": 0.3903225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "("], "ground_truth": ["Mode", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6902, "Length": 42, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetName", "=", "std", "::", "string", "(", "CPU", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "CPU", ")", ";", "ParseSubtargetFeatures", "(", "TargetName", ",", "TargetName", ",", "FS", ")", ";", "if", "(", "PTXVersion", "=="], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "NVPTXSubtarget (2)1", "Func": "initializeSubtargetDependencies", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6903, "Length": 33, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "<STR_LIT>", "CondCode", "=", "IntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "<STR_LIT>", "CondCode", ",", "CondCode2", ";", "FPCCTo<ISA_LIT>CC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "{", "if", "(", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "LHS", "==", "FalseVal", "&&", "RHS", "==", "TrueVal", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", "||", "CondCode", "==", "<STR_LIT>", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6904, "Length": 468, "Cover_Rate": 0.6324324324324324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getOutFlag", "(", "SDValue", "&", "Op", ")", "{", "SDValue", "Flag", "=", "Op", ".", "getValue", "(", "Op", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "assert", "(", "Flag", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["Flag", ";"], "File": "PIC16ISelLowering", "Func": "getOutFlag", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6905, "Length": 45, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ScheduleDAGInstrs", "*", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "ScheduleDAGMILive", "(", "C", ",", "llvm", "::", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII"], "ground_truth": [",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine33", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6906, "Length": 46, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "!", "getDesc", "(", ")", ".", "isPseudo", "(", ")", "&&", "!", "isPrefix", "(", ")", "&&", "getType", "(", ")", "!="], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonMCInst", "Func": "isCanon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6907, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBTMemSlow", "("], "ground_truth": [")", "const", "{"], "File": "X86Subtarget (2)", "Func": "isBTMemSlow", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6908, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "isSingleInputShuffleMask", "("], "ground_truth": ["Mask", ")", ")", "{"], "File": "X86ISelLowering24", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6909, "Length": 218, "Cover_Rate": 0.42829076620825146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "OR1KAsmParser1", "Func": "isMem", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6910, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "::", "Initialize", "(", "Ctx", ",", "TM"], "ground_truth": [")", ";"], "File": "SNESTargetObjectFile", "Func": "Initialize", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6911, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "new_addr", "=", "scratch", ";", "}", "break", ";", "case", "REG", ":", "case", "SUBREG", ":", "if", "(", "!", "base_reg_operand", "(", "addr", ",", "GET_MODE", "(", "addr", ")", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "break", ";", "case", "PLUS", ":", "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "base_reg_operand", "(", "op0", ",", "Pmode", ")", ")", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "else", "if", "(", "int_reg_operand", "(", "op1", ",", "Pmode", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_INDEXED", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "if", "(", "mode_supports_vsx_dform_quad", "(", "mode", ")", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "if", "(", "(", "(", "addr_mask", "&", "RELOAD_REG_QUAD_OFFSET", ")", "==", "<NUM_LIT>", ")", "||", "!", "quad_address_p", "(", "addr", ",", "mode", ",", "false", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "if", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "addr", ",", "false", ",", "true", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "break", ";", "case", "LO_SUM", ":", "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "base_reg_operand", "(", "op0", ",", "Pmode", ")", ")", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "else", "if", "(", "int_reg_operand", "(", "op1", ",", "Pmode", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_INDEXED", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "if", "(", "mode_supports_vsx_dform_quad", "(", "mode", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "else", "if", "(", "legitimate_lo_sum_address_p", "(", "mode", ",", "addr", ",", "false", ")", ")", "{", "if", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "addr", ")", ")", ";", "new_addr", "=", "scratch", ";", "}", "}", "else", "rs6000_secondary_reload_fail", "(", "__LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "case"], "ground_truth": ["LABEL_REF", ":"], "File": "powerpcspe", "Func": "rs6000_secondary_reload_inner", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6912, "Length": 408, "Cover_Rate": 0.3915547024952015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OperandNo", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", "==", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", "[", "OperandNo", "]", ".", "OperandType", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "P2Align", "=", "Log2_64", "(", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->"], "ground_truth": ["getAlignment", "(", ")", ")", ";"], "File": "WebAssemblySetP2AlignOperands", "Func": "RewriteP2Align", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6913, "Length": 102, "Cover_Rate": 0.6623376623376623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "microblaze_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "microblaze_elf_asm_cdtor", "(", "symbol", ","], "ground_truth": ["priority", ",", "false", ")", ";"], "File": "microblaze", "Func": "microblaze_elf_asm_destructor", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6914, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isGlobalType", "(", "Target", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isFunctionType", "(", "Target", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", ";", "if", "(", "isEventType", "(", "Target", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "FK_Data_4", ":", "if", "(", "IsFunction"], "ground_truth": [")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyWasmObjectWriter27", "Func": "getRelocType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6915, "Length": 74, "Cover_Rate": 0.34579439252336447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>CodeEmitterPass", "(", "*", "this", ",", "MCE", ")", ")", ";", "if", "(", "DumpAsm", ")", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "errs", "(", ")", ",", "*", "this", ",", "Fast", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "AlphaTargetMachine6", "Func": "addCodeEmitter", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6916, "Length": 37, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpwssd_v8si_maskz", "(", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__C", ",", "(", "__v8si", ")", "__D", ",", "(", "__mmask8", ")"], "ground_truth": ["__A", ")", ";"], "File": "avx512vnnivlintrin", "Func": "_mm256_maskz_dpwssd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6917, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")"], "ground_truth": ["const", "{"], "File": "rvexRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6918, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6919, "Length": 37, "Cover_Rate": 0.30833333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->"], "ground_truth": ["getParent", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering (2)1", "Func": "mayBeEmittedAsTailCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6920, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "RISCVAsmParser20", "Func": "createReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6921, "Length": 31, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DataSecEntries", "[", "std", "::", "string", "(", "SecName", ")", "]", "=", "std", "::", "make_unique", "<", "BTFKindDataSec", ">", "(", "Asm", ",", "std", "::", "string", "(", "SecName", ")", ")", ";", "}", "}", "SmallVector", "<", "DIGlobalVariableExpression", "*", ",", "<NUM_LIT>", ">", "GVs", ";", "Global", ".", "getDebugInfo", "(", "GVs", ")", ";", "if", "(", "GVs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "uint32_t", "GVTypeId", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "GVE", ":", "GVs", ")", "{", "if", "(", "SecName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "visitMapDefType", "(", "GVE", "->", "getVariable", "(", ")", "->", "getType", "(", ")", ",", "GVTypeId", ")", ";", "else", "visitTypeEntry", "(", "GVE", "->", "getVariable", "(", ")", "->", "getType", "(", ")", ",", "GVTypeId", ",", "false", ",", "false", ")", ";", "break", ";", "}", "auto", "Linkage", "=", "Global", ".", "getLinkage", "(", ")", ";", "if", "(", "Linkage", "!=", "GlobalValue", "::", "InternalLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "ExternalLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "WeakAnyLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "ExternalWeakLinkage", ")", "continue", ";", "uint32_t", "GVarInfo", ";", "if", "(", "Linkage", "==", "GlobalValue", "::", "InternalLinkage", ")", "{", "GVarInfo", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Global", ".", "hasInitializer", "(", ")", ")", "{", "GVarInfo", "=", "<STR_LIT>", ";", "}", "else", "{", "GVarInfo", "=", "<STR_LIT>", ";", "}", "auto", "VarEntry", "=", "std", "::", "make_unique", "<", "BTFKindVar", ">", "(", "Global", ".", "getName", "(", ")"], "ground_truth": [",", "GVTypeId", ",", "GVarInfo", ")", ";"], "File": "BTFDebug24", "Func": "processGlobals", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6922, "Length": 215, "Cover_Rate": 0.4048964218455744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "override", "{"], "File": "PPCRegisterInfo (2)1", "Func": "requiresVirtualBaseRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6923, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "RetAddrReg", ",", "<STR_LIT>", ")", ")", ";", "int", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "RetAddrReg", ",", "<STR_LIT>", ")", ")", ";", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "false", ")", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";", "}", "if", "(", "EXECSaveIndex", "&&", "spilledToMemory", "(", "MF", ",", "*", "EXECSaveIndex", ")", ")", "{", "const", "int", "FI", "=", "*", "EXECSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FI", ")", ")", ";", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "int", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "if", "(", "!", "ST", ".", "isWave32", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "}", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "false", ")", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "emitSpillsToMem", ")", "{", "if", "(", "RASaveIndex", "&&", "!", "spilledToMemory", "(", "MF", ",", "*", "RASaveIndex", ")", ")", "{", "MCRegister", "RetAddrReg", "=", "TRI", ".", "getReturnAddressReg", "(", "MF", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "RetAddrReg", ")", ")", "MBB", ".", "addLiveIn", "("], "ground_truth": ["RetAddrReg", ")", ";"], "File": "SIFrameLowering", "Func": "emitCFISavedRegSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6924, "Length": 460, "Cover_Rate": 0.4453049370764763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "return", "(", "__m64", ")", "res", "."], "ground_truth": ["as_m64", ";"], "File": "mmintrin", "Func": "_mm_unpacklo_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6925, "Length": 36, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "isPIC", "=", "GetLabelAccessInfo", "(", "DAG", ".", "getTarget", "(", ")", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "TgtBAHi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOHiFlag", ")", ";", "SDValue", "TgtBALo", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOLoFlag", ")", ";", "return", "LowerLabelRef", "(", "TgtBAHi", ",", "TgtBALo"], "ground_truth": [",", "isPIC", ",", "DAG", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerBlockAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6926, "Length": 105, "Cover_Rate": 0.9905660377358491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVSHLLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6927, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlow", "::", "emitElseBreak", "(", "MachineInstr"], "ground_truth": ["&", "MI", ")", "{"], "File": "SILowerControlFlow50", "Func": "emitElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6928, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DA", "->", "isUniform", "(", "T", ")", "||", "T", "->"], "ground_truth": ["getMetadata", "(", "<STR_LIT>", ")", "!=", "nullptr", ";"], "File": "SIAnnotateControlFlow19", "Func": "isUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6929, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")"], "ground_truth": [";"], "File": "TriCoreTargetMachine", "Func": "createPassConfig", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6930, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt"], "ground_truth": ["::", "None", ")", "{"], "File": "AArch64TargetMachine42", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6931, "Length": 85, "Cover_Rate": 0.40669856459330145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "Optional", "<", "MCFixupKind", ">>", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", "."], "ground_truth": ["Case", "(", "<STR_LIT>", ",", "FK_Data_4", ")", ".", "Default", "(", "MCAsmBackend", "::", "getFixupKind", "(", "Name", ")", ")", ";"], "File": "MipsAsmBackend10", "Func": "getFixupKind", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6932, "Length": 38, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_n10_last_load_to_ex_p", "(", "rtx_insn", "*", "producer", ","], "ground_truth": ["rtx_insn", "*", "consumer", ")", "{"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n10_last_load_to_ex_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6933, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u16_u32", "(", "uint32x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon4_vreinterpretq_u16_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6934, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "The<ISA_LIT>Target"], "ground_truth": [")", ";"], "File": "HexagonAsmParser (2)", "Func": "LLVMInitializeHexagonAsmParser", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6935, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86AsmBackend20", "Func": "getRelaxedOpcodeArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6936, "Length": 216, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_ldcl", "(", "__coproc", ",", "__CRd", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "acle6___arm_ldcl", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6937, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayInfo", ".", "IndexType", "=", "BDebug", "."], "ground_truth": ["getArrayIndexTypeId", "(", ")", ";"], "File": "BTFDebug28", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6938, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "Op", ",", "OS", ")", ";", "OS", "<<", "')'", "<<", "markup"], "ground_truth": ["(", "<STR_LIT>", ")", ";", ";"], "File": "Z80InstPrinterBase", "Func": "printMem", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6939, "Length": 19, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "HSADebugProps", ".", "mReservedNumVGPRs", "=", "ProgramInfo", ".", "ReservedVGPRCount", ";", "HSADebugProps", ".", "mReservedFirstVGPR", "=", "ProgramInfo", ".", "ReservedVGPRFirst", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";", "}", "return"], "ground_truth": ["HSADebugProps", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6940, "Length": 63, "Cover_Rate": 0.5080645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "O", "<<", "utohexstr", "(", "(", "Value", "&", "(", "<NUM_LIT>", "<<", "(", "i", "*", "<NUM_LIT>", ")"], "ground_truth": [")", ")", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAsmPrinter21", "Func": "printHex32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6941, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "always_inline", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "callee", ")", ")", ";", "if", "(", "always_inline", ")", "return", "true", ";", "if", "(", "caller_opts", "->", "x_aarch64_cmodel_var", "!=", "callee_opts", "->", "x_aarch64_cmodel_var", ")", "return", "false", ";", "if", "(", "caller_opts", "->", "x_aarch64_tls_dialect", "!=", "callee_opts", "->", "x_aarch64_tls_dialect", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err835769", ",", "callee_opts", "->", "x_aarch64_fix_a53_err835769", ",", "<NUM_LIT>", ",", "TARGET_FIX_ERR_A53_835769_DEFAULT", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err843419", ",", "callee_opts", "->", "x_aarch64_fix_a53_err843419", ",", "<NUM_LIT>", ",", "TARGET_FIX_ERR_A53_843419", ")"], "ground_truth": [")", "return", "false", ";"], "File": "aarch643", "Func": "aarch64_can_inline_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6942, "Length": 88, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseMSARegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsAsmParser29", "Func": "parseMSA128DRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6943, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Base", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VIdx", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VMask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "Scale", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Scale", ")", "return", "nullptr", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "VSrc", ".", "getValueType", "(", ")", ",", "VSrc", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "VSrc", ",", "Base", ",", "getI8Imm", "(", "Scale", "->", "getSExtValue", "(", ")", ",", "DL", ")", ",", "VIdx", ",", "Disp", ",", "Segment", ",", "VMask", ",", "Chain", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTs", ",", "Ops", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "return", "ResNode"], "ground_truth": [";"], "File": "X86ISelDAGToDAG110", "Func": "SelectGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6944, "Length": 196, "Cover_Rate": 0.8270042194092827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "T"], "ground_truth": [".", "createMCRegInfo", "(", "<STR_LIT>", ")", ")", ";"], "File": "SparcDisassembler1", "Func": "createSparcDisassembler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6945, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "{", "OpNum", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "setMBB", "(", "&", "NewDestBB"], "ground_truth": [")", ";"], "File": "AArch64BranchRelaxation2", "Func": "changeBranchDestBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6946, "Length": 59, "Cover_Rate": 0.7108433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "riscv_pass_fpr_single", "(", "enum", "machine_mode", "type_mode", ",", "unsigned", "regno", ",", "enum", "machine_mode", "value_mode", ")", "{", "rtx", "x", "=", "gen_rtx_REG", "(", "value_mode", ",", "regno"], "ground_truth": [")", ";"], "File": "riscv2", "Func": "riscv_pass_fpr_single", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6947, "Length": 26, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Name", ")", "{", "if", "(", "isParsingIntelSyntax", "(", ")", ")", "return", "parseIntelOperand", "(", "Operands", ",", "Name", ")", ";", "return", "parseATTOperand", "("], "ground_truth": ["Operands", ")", ";"], "File": "X86AsmParser (2)4", "Func": "parseOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6948, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVINSERTIndex", "(", "SDNode", "*", "N", ",", "unsigned", "vecWidth", ")", "{", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "||", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getNode", "(", ")", ")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)", "Func": "isVINSERTIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6949, "Length": 50, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "iq2000_emit_frame_related_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "dwarf_address", "=", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ";", "rtx", "dwarf_mem", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "reg"], "ground_truth": [")", ",", "dwarf_address", ")", ";"], "File": "iq20002", "Func": "iq2000_emit_frame_related_store", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6950, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getPointerAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", "&&", "canWidenScalarExtLoad", "(", "I", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "PT", "=", "PointerType", "::", "get", "(", "I32Ty", ",", "I", ".", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "I", ".", "getPointerOperand", "(", ")", ",", "PT", ")", ";", "Value", "*", "WidenLoad", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";", "Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";", "Value", "*", "ValOrig", "=", "Builder", ".", "CreateBitCast", "(", "ValTrunc", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "ValOrig", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "AMDGPUCodeGenPrepare15", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6951, "Length": 172, "Cover_Rate": 0.9398907103825137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GPRSrc", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "assert", "(", "<STR_LIT>", "+", "<NUM_LIT>", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "EndSubReg", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<STR_LIT>", ",", "e", "=", "EndSubReg", "+", "<NUM_LIT>", ";", "i", "!=", "e"], "ground_truth": [";", "++", "i", ")", "{"], "File": "ARMBaseInstrInfo108", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6952, "Length": 282, "Cover_Rate": 0.5862785862785863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_ursra_ndi_uuus", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vrsrad_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6953, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SignBits", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "bool", "IsPositive", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "Opd", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Opd", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Opd", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "SignBits", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "if", "(", "Opd", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "SignBits", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "IsPositive", "[", "i", "]", "=", "true", ";", "}", "else", "{", "SignBits", "[", "i", "]", "=", "DAG", ".", "ComputeNumSignBits", "(", "Opd", ")", ";", "if", "(", "DAG", ".", "SignBitIsZero", "(", "Opd", ")", ")", "IsPositive", "[", "i", "]", "=", "true", ";", "}", "}", "bool", "AllPositive", "=", "IsPositive", "[", "<NUM_LIT>", "]", "&&", "IsPositive", "[", "<NUM_LIT>", "]", ";", "unsigned", "MinSignBits", "=", "std", "::", "min", "(", "SignBits", "[", "<NUM_LIT>", "]", ",", "SignBits", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULS8", ";", "else", "if", "(", "AllPositive", "&&", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULU8", ";", "else", "if", "(", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULS16", ";", "else", "if", "(", "AllPositive", "&&", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULU16", ";", "else", "return"], "ground_truth": ["false", ";"], "File": "X86ISelLowering219", "Func": "canReduceVMulWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6954, "Length": 252, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "Src", "(", "AccMO", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "&", "MI", ")", ".", "add", "(", "Src", ")", ".", "add", "(", "Lhs"], "ground_truth": [")", ".", "add", "(", "Rhs", ")", ";"], "File": "SystemZShortenInst (2)1", "Func": "shortenFusedFPOp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6955, "Length": 71, "Cover_Rate": 0.3302325581395349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ndregs", "--", ";", "}", "}", "if", "(", "total_consec", "!=", "<NUM_LIT>", ")", "{", "rtx", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "total_consec", "+", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "spreg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "spreg", ",", "GEN_INT", "(", "total_consec", "*", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "npregs_consec", ">", "<NUM_LIT>", ")", "regno", "=", "REG_P5", "+", "<NUM_LIT>", ";", "else", "regno", "=", "REG_R7", "+", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "total_consec", ";", "i", "++", ")", "{", "rtx", "addr", "=", "(", "i", ">", "<NUM_LIT>", "?", "gen_rtx_PLUS", "(", "Pmode", ",", "spreg", ",", "GEN_INT", "(", "i", "*", "<NUM_LIT>", ")", ")", ":", "spreg", ")", ";", "rtx", "memref", "=", "gen_rtx_MEM", "(", "word_mode", ",", "addr", ")", ";", "regno", "--", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ",", "memref", ")", ";", "if", "(", "npregs_consec", ">", "<NUM_LIT>", ")", "{", "if", "(", "--", "npregs_consec", "==", "<NUM_LIT>", ")", "regno", "=", "REG_R7", "+", "<NUM_LIT>", ";", "}", "}", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "saveall", "||", "is_inthandler", ")", "{", "for", "(", "regno", "=", "REG_LB1", ";", "regno", ">=", "REG_LT0", ";", "regno", "--", ")", "if", "(", "!", "crtl", "->", "is_leaf", "||", "cfun", "->", "machine", "->", "has_hardware_loops", "||", "cfun", "->", "machine", "->", "has_loopreg_clobber", "||", "(", "ENABLE_WA_05000257", "&&", "(", "regno", "==", "REG_LC0", "||", "regno", "==", "REG_LC1", ")", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "postinc", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "REG_ASTAT", ")", ","], "ground_truth": ["postinc", ")", ";"], "File": "bfin4", "Func": "expand_epilogue_reg_restore", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 6956, "Length": 263, "Cover_Rate": 0.47048300536672627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "Is64Bit"], "ground_truth": [")", ";"], "File": "LoongArchAsmBackend", "Func": "createObjectTargetWriter", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6957, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "LLT", "s128", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "CASDst", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s128", ")", ";", "auto", "CASDesired", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s128", ")", ";", "auto", "CASNew", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s128", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "{", "CASDesired", "}", ",", "{", "}", ")", ".", "addUse", "(", "DesiredI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addUse", "(", "DesiredI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "{", "CASNew", "}", ",", "{", "}", ")", ".", "addUse", "(", "NewI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addUse", "(", "NewI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "CAS", "=", "MIRBuilder", ".", "buildInstr", "(", "Opcode", ",", "{", "CASDst", "}", ",", "{", "CASDesired", ",", "CASNew", ",", "Addr", "}", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "{", "DstLo", "}", ",", "{", "CASDst", "}", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "{", "DstHi", "}", ",", "{", "CASDst", "}", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "auto", "Scratch", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "CAS", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DstLo", ",", "DstHi", ",", "Scratch", "}", ",", "{", "Addr", ",", "DesiredI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DesiredI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewI", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "}", "CAS", ".", "cloneMemRefs", "(", "MI", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "CAS", ",", "*", "ST", "->", "getInstrInfo", "(", ")", ",", "*", "MRI", ".", "getTargetRegisterInfo", "(", ")", ",", "*", "ST", "->", "getRegBankInfo", "(", ")", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ",", "{", "DstLo", ",", "DstHi", "}", ")", ";"], "File": "AArch64LegalizerInfo24", "Func": "legalizeAtomicCmpxchg128", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6958, "Length": 326, "Cover_Rate": 0.6025878003696857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", ")", "return", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "StackSize", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ","], "ground_truth": ["dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "StackSize", ")", ";"], "File": "Mips16FrameLowering26", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6959, "Length": 47, "Cover_Rate": 0.3949579831932773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_crypto_aesimc", "("], "ground_truth": ["__data", ")", ";"], "File": "arm", "Func": "neon_vaesimcq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6960, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s8_s32", "(", "int32x2_t", "__a", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_neon_vreinterpretv8qiv2si", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s8_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6961, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")"], "ground_truth": [";"], "File": "LanaiISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6962, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "total", "=", "IN_NAMED_SECTION_P", "(", "cfun", "->", "decl", ")", "?", "<NUM_LIT>", ":", "total_code_bytes", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "distance", "=", "(", "total", "+", "insn_current_reference_address", "(", "insn", ")", ")", ";", "if", "(", "distance", "<", "total", ")", "distance", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_FAST_INDIRECT_CALLS", "||", "(", "!", "TARGET_PORTABLE_RUNTIME", "&&", "(", "(", "TARGET_PA_20", "&&", "!", "TARGET_SOM", "&&", "distance", "<", "<NUM_LIT>", ")", "||", "distance", "<", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "flag_pic", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "pa3", "Func": "attr_length_indirect_call", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6963, "Length": 88, "Cover_Rate": 0.7787610619469026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "BlockNode", "*", ">", "FuncNode", "::", "getEntryBlock", "(", "const", "DataFlowGraph", "&", "G", ")", "{", "MachineBasicBlock", "*", "EntryB", "=", "&", "getCode", "(", ")", "->", "front", "(", ")", ";", "return", "findBlock", "(", "EntryB", ","], "ground_truth": ["G", ")", ";"], "File": "RDFGraph", "Func": "getEntryBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6964, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "StringRef", "CPU", "=", "<STR_LIT>", "(", "TT", ",", "TM", ".", "getTargetCPU", "(", ")", ")", ";", "StringRef", "FS", "=", "TM", ".", "getTargetFeatureString", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "MTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>Subtarget", "STI", "(", "TT", ",", "CPU", ",", "FS", ",", "MTM", ".", "isLittleEndian", "(", ")", ",", "MTM", ")", ";", "bool", "IsABICalls", "=", "STI", ".", "isABICalls", "(", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "MTM", ".", "getABI", "(", ")", ";", "if", "(", "IsABICalls", ")", "{", "TS", ".", "emitDirectiveAbiCalls", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "TS", ".", "emitDirectiveOptionPic0", "(", ")", ";", "}", "std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "STI", ".", "isNaN2008", "(", ")", "?", "TS", ".", "emitDirectiveNaN2008", "(", ")", ":", "TS", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "if", "(", "ABI", ".", "IsEABI", "(", ")", ")", "{", "if", "(", "STI", ".", "isGP32bit", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "else", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>"], "ground_truth": [",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAsmPrinter57", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6965, "Length": 238, "Cover_Rate": 0.7020648967551623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performSTORECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "SDValue", "Split", "=", "splitStores", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Split", ";", "if", "(", "Subtarget", "->", "supportsAddressTopByteIgnored", "(", ")", "&&", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "performSTORECombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6966, "Length": 73, "Cover_Rate": 0.9240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isCCRegNumber", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser1", "Func": "getCCReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6967, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "F", ":", "Functions", ")", "{", "DominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "*", "F", ")", ".", "getDomTree", "(", ")", ";", "BasicBlock", "*", "Root", "=", "DT", "->", "getRoot", "(", ")", ";", "ReversePostOrderTraversal", "<", "BasicBlock", "*", ">", "RPOT", "(", "Root", ")", ";", "for", "(", "auto", "*", "BB", ":", "RPOT", ")", "for", "(", "Instruction", "&", "I", ":", "make_early_inc_range", "(", "*", "BB", ")", ")", "Changed", "|=", "optimizeIntrinsic", "(", "&", "I", ")", ";", "}", "return", "Changed"], "ground_truth": [";"], "File": "SVEIntrinsicOpts", "Func": "optimizeFunctions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6968, "Length": 79, "Cover_Rate": 0.7821782178217822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "<ISA_LIT>MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";", "return", "<ISA_LIT>MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")"], "ground_truth": [";"], "File": "SIMemoryLegalizer15", "Func": "getAtomicRmwInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6969, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_f16", "(", "float16_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vmovq_n_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6970, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FastPreTileConfig", "("], "ground_truth": [")", ";"], "File": "X86FastPreTileConfig", "Func": "createX86FastPreTileConfigPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6971, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Z80Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "("], "ground_truth": ["MF", ")", ";"], "File": "GBZ80ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6972, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshrntq_n_sv4si", "(", "__a", ",", "__b", ",", "__imm"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqshrntq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6973, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "E", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "X", ")", ")", "return", "getRegNo", "(", ")", "==", "E", "->", "getRegNo", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "X86MCExpr (2)", "Func": "isEqualTo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6974, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "S390_OVERLOADED_BUILTIN_s390_vec_find_any_eq_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_find_any_ne_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_find_any_eq_or_0_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_find_any_ne_or_0_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_find_any_eq_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_find_any_ne_cc", ":", "if", "(", "dest_arg_index", "==", "<NUM_LIT>", ")", "{", "folded_args", "->", "quick_push", "(", "build_int_cst", "(", "integer_type_node", ",", "s390_get_vstring_flags", "(", "ob_fcode", ")", ")", ")", ";", "arg_assigned_p", "=", "true", ";", "}", "break", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmprg_idx", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmpnrg_idx", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmprg_or_0_idx", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmpnrg_or_0_idx", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmprg", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmpnrg", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmprg_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmpnrg_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmprg_or_0_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmpnrg_or_0_idx_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmprg_cc", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmpnrg_cc", ":", "if", "(", "dest_arg_index", "==", "<NUM_LIT>", ")", "{", "folded_args", "->", "quick_push", "(", "build_int_cst", "(", "integer_type_node", ",", "s390_get_vstring_flags", "(", "ob_fcode", ")", ")", ")", ";", "arg_assigned_p", "=", "true", ";", "}", "break", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_sel", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_insert", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_load_len", ":", "if", "(", "dest_arg_index", "<", "<NUM_LIT>", ")", "{", "folded_args", "->", "quick_push", "(", "fully_fold_convert", "(", "TREE_VALUE", "(", "arg_chain", ")", ",", "(", "*", "*", "arglist", ")", "[", "<NUM_LIT>", "-", "dest_arg_index", "]", ")", ")", ";", "src_arg_index", "++", ";", "arg_assigned_p", "=", "true", ";", "}", "break", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_store_len", ":", "if", "(", "dest_arg_index", "==", "<NUM_LIT>", "||", "dest_arg_index", "==", "<NUM_LIT>", ")", "{", "folded_args", "->", "quick_push", "(", "fully_fold_convert", "(", "TREE_VALUE", "(", "arg_chain", ")", ",", "(", "*", "*", "arglist", ")", "[", "<NUM_LIT>", "-", "dest_arg_index", "]", ")", ")", ";", "src_arg_index", "++", ";", "arg_assigned_p", "=", "true", ";", "}", "break", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_load_bndry", ":", "{", "int", "code", ";", "if", "(", "dest_arg_index", "==", "<NUM_LIT>", ")", "{", "tree", "arg", "=", "(", "*", "*", "arglist", ")", "[", "src_arg_index", "]", ";", "if", "(", "TREE_CODE", "(", "arg", ")", "!=", "INTEGER_CST", ")", "{", "error", "(", "<STR_LIT>", ",", "decl", ",", "src_arg_index", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "switch", "(", "tree_to_uhwi", "("], "ground_truth": ["arg", ")", ")", "{"], "File": "s390-c", "Func": "s390_adjust_builtin_arglist", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6975, "Length": 268, "Cover_Rate": 0.46286701208981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "set_color", "(", "auto_vec", "<", "unsigned", ">", "&", "color_counts", ")", "{", "color", "=", "brackets", ".", "last", "(", ")", ".", "get_color", "(", "color_counts", ",", "brackets", ".", "length"], "ground_truth": ["(", ")", ")", ";"], "File": "nvptx", "Func": "set_color", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 6976, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvaq_u32", "(", "uint64_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__builtin_mve_vaddlvaq_uv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vaddlvaq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6977, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_expandhi128_mask", "(", "(", "__v8hi", ")", "__C", ",", "(", "__v8hi", ")", "__A"], "ground_truth": [",", "(", "__mmask8", ")", "__B", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm_mask_expand_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6978, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "core2i7_first_cycle_multipass_issue", "(", "void", "*", "_data", ",", "signed", "char", "*", "ready_try", ",", "int", "n_ready", ",", "rtx_insn", "*", "insn", ",", "const", "void", "*", "_prev_data", ")", "{", "ix86_first_cycle_multipass_data_t", "data", "=", "(", "ix86_first_cycle_multipass_data_t", ")", "_data", ";", "const_ix86_first_cycle_multipass_data_t", "prev_data", "=", "(", "const_ix86_first_cycle_multipass_data_t", ")", "_prev_data", ";", "int", "insn_size", "=", "ix86_min_insn_size", "(", "insn", ")", ";", "data", "->", "ifetch_block_len", "=", "prev_data", "->", "ifetch_block_len", "+", "insn_size", ";", "data", "->", "ifetch_block_n_insns", "=", "prev_data", "->", "ifetch_block_n_insns", "+", "<NUM_LIT>", ";", "gcc_assert", "(", "data", "->", "ifetch_block_len", "<=", "core2i7_ifetch_block_size", "&&", "data", "->", "ifetch_block_n_insns", "<=", "core2i7_ifetch_block_max_insns", ")", ";", "if", "(", "!", "data", "->", "ready_try_change", ")", "{", "data", "->", "ready_try_change", "=", "sbitmap_alloc", "(", "n_ready"], "ground_truth": [")", ";"], "File": "x86-tune-sched-core", "Func": "core2i7_first_cycle_multipass_issue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6979, "Length": 102, "Cover_Rate": 0.6375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")"], "ground_truth": [";"], "File": "X86ISelLowering200", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6980, "Length": 70, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "sdata2_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_sdata2", ")", "\\", "{", "\\", "in_section", "=", "in_sdata2", ";", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>"], "ground_truth": [",", "SDATA2_SECTION_ASM_OP", ")", ";", "\\", "}", "\\", "}"], "File": "sysv44", "Func": "sdata2_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6981, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "CSKYSubtarget", "Func": "getTargetLowering", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6982, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getTargetTriple", "(", ")", ".", "startswith", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SparcAsmParser11", "Func": "is64Bit", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6983, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "numBitsUnsigned", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "("], "ground_truth": ["Op", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6984, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "transferSuccessor", "(", "Pred", ",", "MBB", ",", "newBB", ")", ";", "}", "newBB", "->", "addSuccessor", "(", "MBB", ",", "BranchProbability", "::", "getOne", "(", ")", ")", ";", "MF", "->", "insert", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ",", "newBB", ")", ";", "return", "newBB"], "ground_truth": [";"], "File": "PatmosFunctionSplitter1", "Func": "splitBlockAtStart", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6985, "Length": 51, "Cover_Rate": 0.5543478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "isResourceAvailable", "(", "SU", ")", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ResourcesModel", "->", "reserveResources", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "Packet", ".", "push_back", "(", "SU", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TotalPackets", "<<", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonMachineScheduler20", "Func": "reserveResources", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6986, "Length": 131, "Cover_Rate": 0.4712230215827338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BitcodeWriter", "::", "writeDIGlobalVariable", "(", "const", "DIGlobalVariable", "*", "N", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Record", ",", "unsigned", "Abbrev", ")", "{", "Record", ".", "push_back", "(", "N", "->", "isDistinct", "(", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getScope", "(", ")", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getRawName", "(", ")", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getRawLinkageName", "(", ")", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getFile", "(", ")", ")", ")", ";", "Record", ".", "push_back", "(", "N", "->", "getLine", "(", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->"], "ground_truth": ["getType", "(", ")", ")", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeDIGlobalVariable", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6987, "Length": 123, "Cover_Rate": 0.6542553191489362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PTM", ".", "getInstrInfo", "(", ")", "->"], "ground_truth": ["mayFallthrough", "(", "*", "MBB", ")", ";"], "File": "PatmosFunctionSplitter", "Func": "mayFallThrough", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6988, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "SIInsertSkips10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6989, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_loongarch_iocsrwr_h", "(", "(", "unsigned", "short", ")", "_1", ","], "ground_truth": ["(", "unsigned", "int", ")", "_2", ")", ";"], "File": "larchintrin", "Func": "__iocsrwr_h", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6990, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", "--", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "else", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "(", "stack_space_to_deallocate", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ",", "stack_space_to_deallocate", ")", ";", "for", "(", "regno", "=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "{", "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "mmix_emit_sp_add", "(", "offset", ")", ";", "stack_space_to_deallocate", "-=", "offset", ";", "offset", "=", "<NUM_LIT>", ";", "}", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ",", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "offset", "+=", "(", "locals_size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "offset", "+=", "<NUM_LIT>", ";", "else", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "offset", "+=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "mmix_emit_sp_add", "(", "offset", ")", ";", "stack_space_to_deallocate", "-=", "offset", ";", "offset", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "mmix", "Func": "mmix_expand_epilogue", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6991, "Length": 224, "Cover_Rate": 0.6607669616519174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ThisABI", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "SICABIInfo", "Func": "IsO32", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6992, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "appendCandidate", "(", "MachineInstr", "*", "MI", ")", "{", "Candidates", ".", "push_back"], "ground_truth": ["(", "MI", ")", ";"], "File": "PatmosDelaySlotFiller", "Func": "appendCandidate", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6993, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "Size", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";", "unsigned", "ShiftValue", "=", "(", "Size"], "ground_truth": ["*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "File": "SystemZMCAsmBackend36", "Func": "applyFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6994, "Length": 71, "Cover_Rate": 0.47651006711409394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ",", "UnCondBrIter", "=", "I", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "{", "break", ";", "}", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "{", "return", "true", ";", "}", "if", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "{", "return", "true", ";", "}", "if", "(", "I", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "UnCondBrIter", "=", "I", ";", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "I", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "<STR_LIT>", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB"], "ground_truth": ["(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";"], "File": "Z80oldInstrInfo", "Func": "analyzeBranch", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6995, "Length": 348, "Cover_Rate": 0.7219917012448133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "KindImm", ",", "StartLoc", ",", "EndLoc", ")", ";", "Op", "->", "Imm", "=", "Expr", ";", "return", "Op"], "ground_truth": [";"], "File": "SystemZAsmParser10", "Func": "createImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6996, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "AddrOpIdx", "=", "isUpdating", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTys", ".", "push_back", "(", "VT", ")", ";", "else", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "else", "{", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "is64BitVector", "?", "NumVecs", ":", "NumVecs", "*", "<NUM_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64ISelDAGToDAG65", "Func": "SelectVLD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6997, "Length": 299, "Cover_Rate": 0.5292035398230088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6998, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "Info", ".", "CallConv", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "const", "char", "*", "Call", "=", "Info", ".", "Callee", ".", "isSymbol", "(", ")", "?", "Info", ".", "Callee", ".", "getSymbolName", "(", ")", ":", "nullptr", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ",", "FuncOrigArgs", ",", "Call", ")", ";", "setLocInfo", "(", "ArgLocs", ",", "Outs", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "MIB", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "ArgInfos", ")", ")", "{", "return", "false", ";", "}", "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlignment", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "NextStackOffset", "=", "alignTo", "(", "NextStackOffset", ",", "StackAlignment", ")", ";", "CallSeqStart", ".", "addImm", "(", "NextStackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsCalleeGlobalPIC", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "Register", "(", "<STR_LIT>", ")", ",", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getGlobalBaseRegForGlobalISel", "(", "MF", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "MIB", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "(", ")", ")", ";", "MIB", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";", "}", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigRetIndices", ";", "splitToValueTypes", "(", "DL", ",", "Info", ".", "OrigRet", ",", "<NUM_LIT>", ",", "ArgInfos", ",", "OrigRetIndices", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Ins", ";", "subTargetRegTypeForCallingConv", "(", "F", ",", "ArgInfos", ",", "OrigRetIndices", ",", "Ins", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "TLI", ".", "CCAssignFnForReturn", "(", ")"], "ground_truth": [",", "Info", ".", "OrigRet", ".", "Ty", ",", "Call", ")", ";"], "File": "MipsCallLowering39", "Func": "lowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6999, "Length": 376, "Cover_Rate": 0.3693516699410609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Last", "=", "&", "MBB", "->", "back", "(", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", ";", "if", "(", "Last", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Ignore", ".", "insert", "(", "Last", ")", ";", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "<STR_LIT>", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "if", "(", "SetFlags", ")"], "ground_truth": ["{"], "File": "ARMLowOverheadLoops22", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7000, "Length": 135, "Cover_Rate": 0.6490384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AVRRegisterInfo", "Func": "getFrameRegister", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7001, "Length": 40, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": ["}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{"], "File": "PPCAsmBackend36", "Func": "getFixupKindInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7002, "Length": 75, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InThumbMode", "&&"], "ground_truth": ["!", "HasThumb2", ";"], "File": "ARMSubtarget (2)", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7003, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmToken", "<STR_LIT>", "(", ")", "{", "const", "AsmToken", "&", "lexedToken", "=", "lexDefinite", "(", ")", ";", "switch", "(", "lexedToken", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "lexedToken", ";", "case", "AsmToken", "::", "Error", ":", "SetError", "(", "Lexer", "->", "getErrLoc", "(", ")", ",", "Lexer", "->", "getErr", "(", ")", ")", ";", "return", "lexedToken", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "std", "::", "string", "upperCase", "=", "lexedToken", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "StringRef", "lowerRef", "(", "lowerCase", ")", ";", "unsigned", "regID", "=", "MatchRegisterName", "(", "lowerRef", ")", ";", "if", "(", "regID", ")", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "lexedToken", ".", "getString", "(", ")", ","], "ground_truth": ["static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";"], "File": "X86AsmLexer1", "Func": "LexTokenIntel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7004, "Length": 122, "Cover_Rate": 0.9384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isNegative", ")", "{", "return", "-", "Contents", ".", "ImmVal", ";", "}", "return", "Contents", "."], "ground_truth": ["ImmVal", ";"], "File": "PPCCTRLoops2", "Func": "getImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7005, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "const", "<ISA_LIT>FunctionInfo", "&", "AFI", "=", "*", "C", ".", "getMF", "(", ")", "->"], "ground_truth": ["getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7006, "Length": 188, "Cover_Rate": 0.4113785557986871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "code", "==", "SUBREG", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "unsigned", "int", "index", "=", "SUBREG_BYTE", "(", "op", ")", ";", "if", "(", "index", "<", "<NUM_LIT>", ")", "index", "+=", "<NUM_LIT>", ";", "else", "index", "-=", "<NUM_LIT>", ";", "SUBREG_BYTE", "(", "op", ")", "=", "index", ";", "}", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "int", "i", ","], "ground_truth": ["j", ";"], "File": "powerpcspe", "Func": "adjust_subreg_index", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7007, "Length": 86, "Cover_Rate": 0.4858757062146893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterRef", "RD", "(", "MO", ")", ";", "assert", "(", "RD", ".", "Sub", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "RD", ".", "Reg", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "if", "(", "!", "Eval", "||", "ResMap", ".", "count", "(", "RD", ".", "Reg", ")", "==", "<NUM_LIT>", ")", "{", "uint16_t", "DefBW", "=", "ME", ".", "getRegBitWidth", "(", "RD", ")", ";", "RegisterCell", "RefC", "=", "RegisterCell", "::", "self", "(", "RD", ".", "Reg", ",", "DefBW", ")", ";", "if", "(", "RefC", "!=", "ME", ".", "getCell", "(", "RD", ",", "Map", ")", ")", "{", "ME", ".", "putCell", "(", "RD", ",", "RefC", ",", "Map", ")", ";", "Changed", "=", "true", ";", "}", "}", "else", "{", "RegisterCell", "DefC", "=", "ME", ".", "getCell", "(", "RD"], "ground_truth": [",", "Map", ")", ";"], "File": "BitTracker14", "Func": "visitNonBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7008, "Length": 156, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLO", ".", "ShrinkDemandedConstant", "(", "Op1", ",", "DemandedMask", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "Op1", ",", "DemandedMask", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")"], "ground_truth": [")", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformBTCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7009, "Length": 44, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Loop", "*", "CurrLoop", "=", "LI", "->", "getLoopFor", "(", "Phi", "->", "getParent", "(", ")", ")", ";", "Optional", "<", "Loop", "::", "LoopBounds", ">", "LB", "=", "CurrLoop", "->", "getBounds", "(", "*", "SE", ")", ";", "PHINode", "*", "LoopPHI", "=", "CurrLoop", "->", "getInductionVariable", "(", "*", "SE", ")", ";", "if", "(", "LB", "&&", "(", "LoopPHI", "!=", "nullptr", ")", ")", "{", "Value", "&", "Initial", "=", "LB", "->", "getInitialIVValue", "(", ")", ";", "Value", "&", "Final", "=", "LB", "->", "getFinalIVValue", "(", ")", ";", "if", "(", "dyn_cast", "<", "llvm", "::", "ExtractElementInst", ">", "(", "&", "Initial", ")", ")", "{", "updateCoordFactor", "(", "TensorId", ",", "index", ",", "INVALID_SCEV", ","], "ground_truth": ["<STR_LIT>", ",", "nullptr", ")", ";"], "File": "TPCIndexSpaceGen", "Func": "innerLoopUpdates", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7010, "Length": 101, "Cover_Rate": 0.404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vqshlq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7011, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MipsSEISelDAGToDAG (2)", "Func": "selectAddrRegReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7012, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "I", ".", "getNumMemOperands", "(", ")", ")", "addMemoryOperands", "(", "*", "I", ".", "memoperands_begin", "(", ")", ",", "MIB", ")", ";", "bool", "Result", "=", "MIB", ".", "constrainAllUses", "(", "TII", ",", "TRI"], "ground_truth": [",", "RBI", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectMemOperation", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7013, "Length": 99, "Cover_Rate": 0.518324607329843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addReg", "(", "Src1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "R600InstrInfo11", "Func": "buildDefaultInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7014, "Length": 123, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpge_epi8_mask", "(", "__m128i", "__X"], "ground_truth": [",", "__m128i", "__Y", ")", "{"], "File": "avx512vlbwintrin4", "Func": "_mm_cmpge_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7015, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SHUXIAsmBackend", "Func": "relaxInstruction", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7016, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "avr_out_reload_inpsi", "(", "rtx", "*", "op"], "ground_truth": [",", "rtx", "clobber_reg", ",", "int", "*", "len", ")", "{"], "File": "avr", "Func": "avr_out_reload_inpsi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7017, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setMaxCallFrameSize", "(", "unsigned"], "ground_truth": ["S", ")", "{"], "File": "SICMachineFunction", "Func": "setMaxCallFrameSize", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7018, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "<STR_LIT>", ")", ";", "auto", "LanguageVersion", "=", "Kern", ".", "getDocument", "(", ")", "->", "getArrayNode", "(", ")", ";", "LanguageVersion", ".", "push_back", "(", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "LanguageVersion", ".", "push_back", "(", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "Kern", "[", "<STR_LIT>", "]", "="], "ground_truth": ["LanguageVersion", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7019, "Length": 102, "Cover_Rate": 0.6035502958579881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fmsubadd_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ",", "__mmask8", "__U", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmsubaddpd128_mask3", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")"], "ground_truth": ["__B", ",", "(", "__v2df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask3_fmsubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7020, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "gcc_assert", "(", "real_equal", "(", "r", ","], "ground_truth": ["&", "value_fp0", ")", ")", ";"], "File": "arm", "Func": "fp_const_from_val", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7021, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndpq_m_f16", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrndpq_m_fv8hf", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrndpq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7022, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lfrintnudfdi_us", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon3_vcvtnd_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7023, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getArgsLabel", "(", "const", "std", "::", "string", "&", "Func", ")", "{", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";", "std", "::", "string", "tag", "=", "getTagName"], "ground_truth": ["(", "ARGS_LABEL", ")", ";"], "File": "PIC161", "Func": "getArgsLabel", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7024, "Length": 34, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", ")", "{", "rtx", "op", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "{", "rtx", "x", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "y", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "REGNO", "(", "y", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "swap", "=", "true", ";", "}", "}", "if", "(", "swap", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["mode", ")", ";"], "File": "visium4", "Func": "visium_split_double_move", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 7025, "Length": 230, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Imm", ".", "Value", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "if", "(", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Imm", ".", "Value", ")", ")", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "return", "false"], "ground_truth": [";"], "File": "DLXAsmParser", "Func": "isLoImm16Signed", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7026, "Length": 79, "Cover_Rate": 0.5766423357664233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddInstr", "(", "SeqLs", ",", "Inst", "(", "ORi"], "ground_truth": [",", "Imm", "&", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAnalyzeImmediate10", "Func": "GetInstSeqLsORi", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7027, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_64BIT", "?", "default_external_stack_protect_fail", "("], "ground_truth": [")", ":", "default_hidden_stack_protect_fail", "(", ")", ";"], "File": "i386", "Func": "ix86_stack_protect_fail", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7028, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fromfloat", "=", "(", "c1", "==", "LOAD_FPU_REGS", "||", "c1", "==", "NO_LOAD_FPU_REGS", "||", "c1", "==", "FPU_REGS", ")", ";", "int", "tofloat", "=", "(", "c2", "==", "LOAD_FPU_REGS", "||", "c2", "==", "NO_LOAD_FPU_REGS", "||", "c2", "==", "FPU_REGS", ")", ";", "return", "(", "fromfloat"], "ground_truth": ["!=", "tofloat", ")", ";"], "File": "pdp114", "Func": "pdp11_secondary_memory_needed", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7029, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", ";", "RegMaskStartIdx", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "RegMaskStartIdx", ")", "OriginalCall", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "RegMaskStartIdx", ")", ")", ";", "auto", "*", "Marker", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "getInstr", "(", ")", ";", "if", "(", "MI", ".", "shouldUpdateCallSiteInfo", "(", ")", ")", "MBB", ".", "getParent", "(", ")", "->", "moveCallSiteInfo", "(", "&", "MI"], "ground_truth": [",", "Marker", ")", ";"], "File": "AArch64ExpandPseudoInsts16", "Func": "expandCALL_RVMARKER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7030, "Length": 101, "Cover_Rate": 0.3247588424437299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "return", "false", ";", "}", "materializeLoadStoreOperands", "(", "Addr", ")", ";", "unsigned", "ValueReg", "=", "getRegForValue", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "VTIsi1", ")", "ValueReg", "=", "maskI1Value", "(", "ValueReg", ",", "Store", "->", "getValueOperand", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addLoadStoreOperands", "(", "Addr", ",", "MIB", ",", "createMachineMemOperandFor", "(", "Store", ")", ")", ";", "MIB", ".", "addReg", "(", "ValueReg", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "WebAssemblyFastISel44", "Func": "selectStore", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7031, "Length": 98, "Cover_Rate": 0.3161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "FrameSize", "&&", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", "{", "restoreStatusRegister", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "int", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "break", ";", "}", "--", "MBBI", ";", "}", "if", "(", "FrameSize", ")", "{", "unsigned", "Opcode", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "{", "Opcode", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "AVRFrameLowering (2)", "Func": "emitEpilogue", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7032, "Length": 119, "Cover_Rate": 0.3342696629213483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMachineVerifierClean", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "GBZ80TargetMachine", "Func": "isMachineVerifierClean", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7033, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetDsp", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetMicro<ISA_LIT>", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>16", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>1", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>3", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>4", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>5", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R6", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64", "(", ")", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MipsAsmParser92", "Func": "parseSetFeature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7034, "Length": 216, "Cover_Rate": 0.6646153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCK__35_24", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_3", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_32", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_4", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_48", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_6", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_64", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_8", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "Op", "->", "isImm", "(", ")", ")", "return", "Match_InvalidOperand", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "->", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "Match_InvalidOperand", ";", "if", "(", "CE", "->", "getValue", "(", ")", "==", "ExpectedVal"], "ground_truth": [")", "return", "Match_Success", ";"], "File": "ARM64AsmParser", "Func": "validateTargetOperandClass", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7035, "Length": 125, "Cover_Rate": 0.5924170616113744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")"], "ground_truth": ["->", "getMemOperand", "(", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7036, "Length": 108, "Cover_Rate": 0.484304932735426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "const", "uint16_t", "*", "SuperReg", "=", "TRI", "->", "getSuperRegisters", "(", "Reg", ")", ";", "assert", "(", "SuperReg", "[", "<NUM_LIT>", "]", "&&", "!", "SuperReg", "[", "<NUM_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "bool", "CanUseDblStore", "=", "false", ";", "const", "TargetRegisterClass", "*", "SuperRegClass", "=", "<NUM_LIT>", ";", "if", "(", "ContiguousRegs", "&&", "(", "i", "<", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", "{", "const", "uint16_t", "*", "SuperRegNext", "=", "TRI", "->", "getSuperRegisters", "(", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "assert", "(", "SuperRegNext", "[", "<NUM_LIT>", "]", "&&", "!", "SuperRegNext", "[", "<NUM_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "SuperRegClass", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "SuperReg", "[", "<NUM_LIT>", "]", ")", ";", "CanUseDblStore", "=", "(", "SuperRegNext", "[", "<NUM_LIT>", "]", "==", "SuperReg", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "CanUseDblStore", ")", "{", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "SuperReg", "[", "<NUM_LIT>", "]", ",", "true", ",", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "SuperRegClass", ",", "TRI", ")", ";", "MBB", ".", "addLiveIn", "(", "SuperReg", "[", "<NUM_LIT>", "]", ")", ";", "++", "i", ";", "}", "else", "{", "ContiguousRegs", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI"], "ground_truth": ["->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "File": "HexagonFrameLowering7", "Func": "spillCalleeSavedRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7037, "Length": 220, "Cover_Rate": 0.6586826347305389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "k_Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "case", "k_VectorListIndexed", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "ISBOpt", "=", "o", ".", "ISBOpt", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask"], "ground_truth": [":"], "File": "ARMAsmParser (2)", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7038, "Length": 142, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_memsp_to", "(", "Register", "b", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "("], "ground_truth": ["b", ")", ")", ";"], "File": "disassembler", "Func": "mov_memsp_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7039, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ","], "ground_truth": ["Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser38", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7040, "Length": 94, "Cover_Rate": 0.4413145539906103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDNode", "*", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "VectorSz", "=", "readIntFromMetadata", "(", "V", ")", ";", "}", "unsigned", "MaxScalarSz", "=", "Subtarget", "->", "getFrameLowering", "(", ")", "->", "getMaxScalarMemory", "(", ")", ";", "if", "(", "ScalarSz", ">", "MaxScalarSz", ")", "{", "std", "::", "ostringstream", "Msg", ";", "Msg", "<<", "<STR_LIT>", "<<", "ScalarSz", "<<", "<STR_LIT>", "<<", "MaxScalarSz", "<<", "<STR_LIT>", ";", "if", "(", "!", "IgnoreMemOverflow", ")", "{", "report_fatal_error", "(", "Msg", ".", "str", "(", ")", ",", "false", ")", ";", "}", "else", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Msg", ".", "str", "(", ")", ";", "}", "}", "unsigned", "MaxVectorSz", "=", "Subtarget", "->", "getFrameLowering", "(", ")", "->", "getMaxVectorMemory"], "ground_truth": ["(", ")", ";"], "File": "TPCMemorySize", "Func": "setMemorySize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7041, "Length": 103, "Cover_Rate": 0.3527397260273973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "InsertionPt", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "InsertionPt", "--", ";", "bool", "DefSCC", ",", "UseSCC", ";", "instrDefsUsesSCC", "(", "*", "InsertionPt", ",", "DefSCC", ",", "UseSCC", ")", ";", "if", "(", "DefSCC", ")", "return", "InsertionPt", ";", "}", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SILowerI1Copies1", "Func": "getSaluInsertionAtEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7042, "Length": 42, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "ix86_expand_int_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "cmpmode", ";", "rtx", "tmp", ",", "flags", ";", "cmpmode", "=", "SELECT_CC_MODE", "(", "code", ",", "op0", ",", "op1", ")", ";", "flags", "=", "gen_rtx_REG", "(", "cmpmode", ",", "FLAGS_REG", ")", ";", "tmp", "=", "gen_rtx_COMPARE", "(", "cmpmode", ","], "ground_truth": ["op0", ",", "op1", ")", ";"], "File": "i3864", "Func": "ix86_expand_int_compare", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7043, "Length": 54, "Cover_Rate": 0.6835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasVariant", ")", "OS", "<<", "'%'", "<<", "getVariantKindName", "(", "getKind", "(", ")", ")", "<<", "'('", ";", "Expr", "->", "print", "(", "OS", ",", "MAI", ")", ";", "if", "(", "Kind", "==", "VK_<ISA_LIT>_CALL_PLT", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "HasVariant", ")", "OS", "<<"], "ground_truth": ["')'", ";"], "File": "RISCVMCExpr11", "Func": "printImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7044, "Length": 44, "Cover_Rate": 0.4835164835164835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "REG_P", "(", "op0", ")", "&&", "REG_P", "(", "op1", ")", "&&", "(", "(", "INT_REG_OK_FOR_BASE_P", "(", "op0", ",", "strict", ")", "&&", "INT_REG_OK_FOR_INDEX_P", "(", "op1", ",", "strict"], "ground_truth": [")", ")", "||", "(", "INT_REG_OK_FOR_BASE_P", "(", "op1", ",", "strict", ")", "&&", "INT_REG_OK_FOR_INDEX_P", "(", "op0", ",", "strict", ")", ")", ")", ")", ";"], "File": "rs60003", "Func": "legitimate_indexed_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7045, "Length": 47, "Cover_Rate": 0.3821138211382114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "unsigned", "Align", "=", "LN", "->", "getAlignment", "(", ")", ";", "if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "else", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]"], "ground_truth": [")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering121", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7046, "Length": 144, "Cover_Rate": 0.4198250728862974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntID", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "(", "RecKind", "==", "RecurrenceDescriptor", "::", "RK_FloatMinMax", ")", "||", "(", "RecKind", "==", "RecurrenceDescriptor", "::", "RK_IntegerMinMax", ")", ")", "{", "switch", "(", "Desc", ".", "getMinMaxRecurrenceKind", "(", ")", ")", "{", "default", ":", "IntID", "=", "<STR_LIT>", ";", "break", ";", "case", "RecurrenceDescriptor", "::", "MRK_SIntMax", ":", "IntID", "=", "<STR_LIT>", ";", "break", ";", "case", "RecurrenceDescriptor", "::", "MRK_SIntMin", ":", "IntID", "=", "<STR_LIT>", ";", "break", ";", "case", "RecurrenceDescriptor", "::", "MRK_UIntMax", ":", "IntID", "=", "<STR_LIT>", ";", "break", ";", "case", "RecurrenceDescriptor", "::", "MRK_UIntMin", ":", "IntID", "=", "<STR_LIT>", ";", "break", ";", "case", "RecurrenceDescriptor", "::", "MRK_FloatMin", ":", "IntID", "=", "NoNaN", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "RecurrenceDescriptor", "::", "MRK_FloatMax", ":", "IntID", "=", "NoNaN", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "IntID", "==", "<STR_LIT>", ")", "return", "nullptr", ";", "Constant", "*", "Pred", "=", "ConstantInt", "::", "getTrue", "(", "VectorType", "::", "getBool", "(", "VTy", ")", ")", ";", "if", "(", "VTy", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "Type", "*", "SrcTy", "=", "VectorType", "::", "get", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "VTy", "->", "getElementCount", "(", ")", ")", ";", "Src", "=", "Builder", ".", "CreateZExt", "(", "Src", ",", "SrcTy", ")", ";", "}", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "("], "ground_truth": [")", "->", "getParent", "(", ")", ";"], "File": "AArch64TargetTransformInfo45", "Func": "getReductionIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7047, "Length": 209, "Cover_Rate": 0.4613686534216336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "utostr", "(", "PM", ".", "getParamSize", "(", "*", "i", ")", ")", ";", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "PM", ".", "getParamName", "(", "*", "i", ")", ";", "}", "}", "else", "{", "for", "(", "<ISA_LIT>MachineFunctionInfo", "::", "reg_iterator", "i", "=", "MFI", "->", "retreg_begin", "(", ")", ",", "e", "=", "MFI", "->", "retreg_end", "(", ")", ",", "b", "=", "i", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "b", ")", "{", "decl", "+=", "<STR_LIT>", ";", "}", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "getRegisterTypeName", "(", "*", "i", ",", "MRI", ")", ";", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "MFI", "->", "getRegisterName", "(", "*", "i", ")", ";", "}", "}", "decl", "+=", "<STR_LIT>", ";", "}", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "CurrentFnSym", "->", "getName", "(", ")", ".", "str", "(", ")", ";", "decl", "+=", "<STR_LIT>", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "isKernel", "||", "ST", ".", "useParamSpaceForDeviceArgs", "(", ")", ")", "{", "int", "Counter", "=", "<NUM_LIT>", ";", "for", "(", "Function", "::", "const_arg_iterator", "i", "=", "F", "->", "arg_begin", "(", ")", ",", "e", "=", "F", "->", "arg_end", "(", ")", ",", "b", "=", "i", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "b", ")", "decl", "+=", "<STR_LIT>", ";", "const", "Type", "*", "ArgType", "=", "(", "*", "i", ")", ".", "getType", "(", ")", ";", "decl", "+=", "<STR_LIT>", ";", "if", "(", "ArgType", "->", "isPointerTy", "(", ")", ")", "{", "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "decl", "+=", "<STR_LIT>", ";", "else", "decl", "+=", "<STR_LIT>", ";", "}", "else", "{", "decl", "+=", "utostr", "(", "ArgType", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";", "}", "if", "(", "ArgType", "->", "isPointerTy", "(", ")", "&&", "ST", ".", "emitPtrAttribute", "(", ")", ")", "{", "const", "PointerType", "*", "PtrType", "=", "dyn_cast", "<", "const", "PointerType", ">", "(", "ArgType", ")", ";", "decl", "+=", "<STR_LIT>", ";", "switch", "(", "PtrType", "->", "getAddressSpace", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "decl", "+=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "decl", "+=", "<STR_LIT>"], "ground_truth": [";"], "File": "PTXAsmPrinter6", "Func": "EmitFunctionEntryLabel", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7048, "Length": 330, "Cover_Rate": 0.5374592833876222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveNaN2008", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "Flags", "|=", "ELF", "::", "EF_MIPS_NAN2008", ";", "MCA", ".", "setELFHeaderEFlags"], "ground_truth": ["(", "Flags", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveNaN2008", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7049, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixupBWInstPass", "(", ")", ":"], "ground_truth": ["MachineFunctionPass", "(", "ID", ")", "{"], "File": "X86FixupBWInsts1", "Func": "FixupBWInstPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7050, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "N", "->", "child_begin", "("], "ground_truth": [")", ";"], "File": "PatmosSinglePathInfo", "Func": "child_begin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7051, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumOps", "==", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Imm8", "=", "getT1Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Opcode", "==", "<STR_LIT>", "?", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm8", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ":", "(", "int", ")", "Imm8", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";", "return", "true"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1CondBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7052, "Length": 82, "Cover_Rate": 0.5734265734265734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")"], "ground_truth": [",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7053, "Length": 70, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "vector_insn_info", "get_hard_empty", "(", ")", "{", "vector_insn_info", "info"], "ground_truth": [";"], "File": "riscv-vsetvl", "Func": "get_hard_empty", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7054, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "if", "(", "Is<ISA_LIT>64", "&&", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "true", ";", "if", "(", "(", "TargetTriple", ".", "isOSFreeBSD", "(", ")", "&&", "TargetTriple", ".", "getOSMajorVersion", "(", ")", ">=", "<NUM_LIT>", ")", "||", "TargetTriple", ".", "isOSNetBSD", "(", ")", "||", "TargetTriple", ".", "isOSOpenBSD", "(", ")", "||", "TargetTriple", ".", "isMusl", "(", ")", ")", "SecurePlt", "=", "true", ";", "if", "(", "HasSPE", "&&", "Is<ISA_LIT>64", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "||", "HasVSX", "||", "HasFPU", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "HasSPE", ")", "HasFPU"], "ground_truth": ["=", "true", ";"], "File": "PPCSubtarget13", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7055, "Length": 109, "Cover_Rate": 0.545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psubusw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_subs_pu16", "(", "__m1"], "ground_truth": [",", "__m2", ")", ";"], "File": "mmintrin", "Func": "_m_psubusw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7056, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVec", ";", "SVOp", "->", "getMask", "(", "MaskVec", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "if", "(", "MaskVec", "[", "i", "]", ">", "(", "int", ")", "NumElems", ")", "{", "MaskVec", "[", "i", "]", "=", "NumElems", ";", "Changed", "=", "true", ";", "}", "}", "if", "(", "Changed", ")", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SVOp", "->", "getDebugLoc", "(", ")", ",", "SVOp", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ",", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering144", "Func": "NormalizeMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7057, "Length": 94, "Cover_Rate": 0.6714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pabsq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")"], "ground_truth": ["_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_abs_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7058, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineLoop", "*", "L", ":", "LoopInfo", ")", "L", "->", "print", "(", "dbgs", "("], "ground_truth": [")", ")", ";"], "File": "AMDILCFGStructurizer36", "Func": "PrintLoopinfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7059, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "{", "APInt", "KnownZero2", ",", "KnownOne2", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero2", ",", "KnownOne2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownZero", "&=", "KnownZero2", ";", "KnownOne", "&=", "KnownOne2", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64ISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7060, "Length": 174, "Cover_Rate": 0.44050632911392407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pSym", ".", "isDyn", "(", ")", "||", "pSym", ".", "isUndef", "(", ")", "||", "pFactory", ".", "getTarget", "("], "ground_truth": [")", ".", "isSymbolPreemptible", "(", "pSym", ")", ")", "return", "false", ";"], "File": "X86Relocator", "Func": "helper_use_relative_reloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7061, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO0", ".", "getOffset", "(", ")", "!=", "MO1", ".", "getOffset", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "is<ISA_LIT>CP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "is<ISA_LIT>CP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "is<ISA_LIT>CP0", "&&", "is<ISA_LIT>CP1", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "is<ISA_LIT>CP0", "&&", "!", "is<ISA_LIT>CP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "Register", "Addr0", "=", "MI0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Addr1", "=", "MI1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!="], "ground_truth": ["Addr1", ")", "{"], "File": "ARMBaseInstrInfo128", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7062, "Length": 342, "Cover_Rate": 0.5579119086460033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalBaseReg", "=", "Reg"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo", "Func": "setGlobalBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7063, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "rvexMCTargetDesc", "Func": "creatervexMCCodeGenInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7064, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm1_31Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "addImm1_31Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7065, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ","], "ground_truth": ["<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering148", "Func": "emitWRPKRU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7066, "Length": 104, "Cover_Rate": 0.5810055865921788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "CurReg", "=", "MO", ".", "getReg", "(", ")", ";", "MapRegToId", "::", "const_iterator", "ItCurRegId", "=", "RegToId", ".", "find", "(", "CurReg", ")", ";", "if", "(", "ItCurRegId", "==", "RegToId", ".", "end", "(", ")", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "CurReg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "{", "MapRegToId", "::", "const_iterator", "ItRegId", "=", "RegToId", ".", "find", "(", "*", "AI", ")", ";", "if", "(", "ItRegId", "==", "RegToId", ".", "end", "(", ")", ")", "continue", ";", "BBKillSet", ".", "set", "(", "ItRegId", "->", "second", ")", ";", "BBGen", "[", "ItRegId", "->", "second", "]", "=", "&", "MI", ";", "}", "BBGen", "[", "ItCurRegId", "->", "second", "]", "=", "&", "MI", ";", "}", "}", "if", "(", "!", "ADRPMode", "&&", "DummyOp", "&&", "!", "MBB", ".", "succ_empty", "(", ")", ")", "for", "(", "unsigned", "CurReg", "=", "<NUM_LIT>", ";", "CurReg", "<", "NbReg", ";", "++", "CurReg", ")", "if", "("], "ground_truth": ["BBGen", "[", "CurReg", "]", ")", "getUses", "(", "ColorOpToReachedUses", ",", "CurReg", ",", "*", "BBGen", "[", "CurReg", "]", ")", ".", "insert", "(", "DummyOp", ")", ";"], "File": "AArch64CollectLOH", "Func": "initReachingDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7067, "Length": 183, "Cover_Rate": 0.30247933884297523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_punpckhhw_u", "(", "s"], "ground_truth": [",", "t", ")", ";"], "File": "loongson-mmiintrin", "Func": "punpckhhw_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7068, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "return", "<NUM_LIT>", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "TPCTargetTransformInfo", "Func": "getNumberOfRegisters", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7069, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pternlogq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__C", ",", "__imm", ","], "ground_truth": ["(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7070, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "from", "==", "ARG_POINTER_REGNUM", "||", "from", "==", "FRAME_POINTER_REGNUM", ")", ";", "gcc_assert", "(", "to", "==", "FRAME_POINTER_REGNUM", "||", "to", "==", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "to", "==", "STACK_POINTER_REGNUM", ")", "diff", "=", "mn10300_frame_size", "("], "ground_truth": [")", ";"], "File": "mn10300", "Func": "mn10300_initial_offset", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7071, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mask", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "Store", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", ")", ";", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "Store", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", ")", ";", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "OldChain", "=", "Store", "->", "getChain", "(", ")", ";", "bool", "VectorTrunc", "=", "(", "OldChain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "VectorTrunc", "?", "OldChain", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "OldChain", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "Store", "->", "getOffset", "(", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT"], "ground_truth": [")", ";"], "File": "R600ISelLowering22", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7072, "Length": 325, "Cover_Rate": 0.5603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineOperand", "&", "FIOp", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "unsigned", "FI", "=", "FIOp", ".", "getIndex", "(", ")", ";", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SHUXIRegisterInfo", "Func": "eliminateFrameIndex", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7073, "Length": 103, "Cover_Rate": 0.533678756476684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLoadInst", "(", "MCInstD", ")", ")", "return", "false", ";", "switch", "(", "getSlotOpCode", "(", "MCInstD", ")", ")", "{", "case", "LOOKUP_C1C2", ":", "case", "LOOKUP_C0", ":", "case", "LOOKUP", ":", "return", "true"], "ground_truth": [";"], "File": "TPCMCInstrInfo", "Func": "isLookup", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7074, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "prev_set", "=", "single_set", "(", "prev", ")", ";", "rtx", "curr_set", "=", "single_set", "(", "curr", ")", ";", "if", "(", "!", "prev_set", "||", "!", "curr_set", ")", "return", "false", ";", "if", "(", "any_condjump_p", "(", "curr", ")", ")", "return", "false", ";", "if", "(", "!", "arm_macro_fusion_p", "(", ")", ")", "return", "false", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_MOVW_MOVT", "&&", "arm_sets_movw_movt_fusible_p", "(", "prev_set", ",", "curr_set", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "arm", "Func": "aarch_macro_fusion_pair_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7075, "Length": 70, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GenerateSignBits", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V"], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMCodeGenPrepare10", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7076, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hwloops", "[", "inu", "]", ".", "spoiled", "=", "true", ";", "inu", "=", "hwloops", "[", "inu", "]", ".", "UpLoop", ";", "}", "while", "(", "inu", "!=", "EMPTYREF", ")", ";", "}", "if", "(", "ForceUnHardwareLoops", "&&", "!", "nomorelimitcorrection", "&&", "hwloops", "[", "li", "]", ".", "transform", ")", "{", "unsigned", "son", "=", "hwloops", "[", "li", "]", ".", "DownLoop", ";", "if", "(", "son", "!=", "EMPTYREF", ")", "{", "if", "(", "!", "hwloops", "[", "son", "]", ".", "transform", "&&", "hwloops", "[", "son", "]", ".", "RightLoop", "==", "EMPTYREF", ")", "{", "if", "(", "hwloops", "[", "li", "]", ".", "InstrNumber", "<", "<NUM_LIT>", "*", "limitsize", ")", "{", "limitsize", "=", "hwloops", "[", "li", "]", ".", "InstrNumber", ";", "hwloops", "[", "li", "]", ".", "transform", "=", "false", ";", "nomorelimitcorrection", "=", "true", ";", "}", "}", "}", "}", "CurrentTopLoop", "=", "hwloops", "[", "li", "]", ".", "UpLoop", ";", "unsigned", "int", "grand", "=", "CurrentTopLoop", ";", "while", "(", "grand", "!=", "EMPTYREF", ")", "{", "if", "(", "hwloops", "[", "grand", "]", ".", "LastClosedSon", "==", "EMPTYREF", ")", "{", "hwloops", "[", "grand", "]", ".", "LastClosedSon"], "ground_truth": ["=", "li", ";"], "File": "TPCUnHardwareLoops", "Func": "ProcessEndLoop", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7077, "Length": 162, "Cover_Rate": 0.4954128440366973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIInstrInfo54", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7078, "Length": 45, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "KindImm"], "ground_truth": [";"], "File": "SystemZAsmParser10", "Func": "isImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7079, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "return", "RM", ".", "getValueOr", "(", "Reloc", "::", "Static"], "ground_truth": [")", ";"], "File": "MCS51TargetMachine", "Func": "getEffectiveRelocModel", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7080, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpss_mask", "(", "(", "__v4sf", ")", "__X", ",", "(", "__v4sf", ")", "__Y", ",", "__P", ",", "("], "ground_truth": ["__mmask8", ")", "__M", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_cmp_round_ss_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7081, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "D", "(", "T", "...", "t", ")", "{", "return", "std", "::", "vector", "<", "std", "::", "string", ">", "{", "Dsm", "(", "t"], "ground_truth": [")", "...", "}", ";"], "File": "disassembler", "Func": "D", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7082, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sym", "->", "setModuleName", "("], "ground_truth": ["ModuleName", ")", ";"], "File": "WebAssemblyTargetStreamer10", "Func": "emitImportModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7083, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>"], "ground_truth": ["||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "File": "VEInstrInfo12", "Func": "isUncondBranchOpcode", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7084, "Length": 49, "Cover_Rate": 0.5975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "S_LOAD_DWORDX4_SGPR", ":", "unsigned", "NewOpcode", "=", "getVALUOp", "(", "*", "MI", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "unsigned", "DWord0", "=", "Offset", ";", "unsigned", "DWord1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "DWord2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord2", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord3", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "NewOpcode"], "ground_truth": [")", ")", ";"], "File": "SIInstrInfo90", "Func": "moveSMRDToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7085, "Length": 258, "Cover_Rate": 0.7247191011235955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_or_ps", "(", "__m128"], "ground_truth": ["__A", ",", "__m128", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_or_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7086, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getSysReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_SysReg", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "getSysReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7087, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ")", "{", "unsigned", "Cost", "=", "BasicTTIImplBase", "<", "<ISA_LIT>TTIImpl", ">", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ","], "ground_truth": ["Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "File": "WebAssemblyTargetTransformInfo2", "Func": "getArithmeticInstrCost", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7088, "Length": 64, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "}", "SDValue", "FIPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Tmp", ",", "FIPtr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "FIPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "FIPtr", ".", "getValueType", "(", ")", ",", "FIPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "FIPtr"], "ground_truth": [".", "getValueType", "(", ")", ")", ")", ";"], "File": "PPCISelLowering54", "Func": "LowerFP_TO_INT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7089, "Length": 133, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "<NUM_LIT>", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "MBB", ")", "<<", "<STR_LIT>", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "<NUM_LIT>", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "MBB", ")", "<<", "<STR_LIT>", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "Finish", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "<NUM_LIT>", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";", "for", "(", "MBBInfoMap", "::", "iterator", "It", "=", "BlockInfoMap", ".", "begin", "(", ")", ",", "E", "=", "BlockInfoMap", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "(", "*", "It", ")", ".", "second", "&&", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ")", "{", "assert", "(", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "!=", "-", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "(", "*", "It", ")", ".", "first", "->", "eraseFromParent", "(", ")", ";", "}", "delete", "(", "*", "It", ")", ".", "second", ";", "}", "BlockInfoMap", ".", "clear", "(", ")", ";", "LLInfoMap", ".", "clear", "(", ")", ";", "if", "(", "!", "Finish", ")", "{", "LLVM_DEBUG", "(", "FuncRep", "->"], "ground_truth": ["viewCFG", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7090, "Length": 411, "Cover_Rate": 0.6391912908242613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo64", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LdNode", "->", "getChain", "(", ")", ",", "LoPtr", ",", "LdNode", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "Alignment", ")", ";", "SDValue", "SubRegEven", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubRegOdd", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "<STR_LIT>", ")", ";", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "InFP128", ",", "<NUM_LIT>", ")", ",", "Hi64", ",", "SubRegEven", ")", ";", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "InFP128", ",", "<NUM_LIT>", ")", ",", "Lo64", ",", "SubRegOdd", ")", ";", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", "=", "{", "SDValue", "(", "Hi64", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo64", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "OutChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "SDValue", "("], "ground_truth": ["InFP128", ",", "<NUM_LIT>", ")", ",", "OutChain", "}", ";"], "File": "SparcISelLowering26", "Func": "LowerF128Load", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7091, "Length": 193, "Cover_Rate": 0.5258855585831063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "float", ")", "__builtin_altivec_vrsqrtefp", "(", "(", "vector"], "ground_truth": ["float", ")", "a1", ")", ";"], "File": "altivec4", "Func": "vec_rsqrte", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7092, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<STR_LIT>", "(", "SDNode", "*", "N", ")", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "("], "ground_truth": [")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "getExtractVEXTRACTF128Immediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7093, "Length": 33, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";", "Base2", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Base1", ")", "||", "isa"], "ground_truth": ["<", "UndefValue", ">", "(", "Base2", ")", ")", "return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7094, "Length": 140, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "FpABIKind", "::", "S32", ":", "return", "<STR_LIT>", ";", "case", "FpABIKind", "::", "S64", ":", "if", "(", "Is32BitABI", ")", "return", "OddSPReg"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsABIFlagsSection (2)", "Func": "getFpABIValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7095, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IdxN", "->", "isNullValue", "(", ")", "&&", "ValTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "}", "if", "(", "ValWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "A0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "VecV", "}", ",", "DAG", ")", ";", "SDValue", "M0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "/", "VecWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "I0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "M0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A0", ",", "I0", ")", ";", "}", "unsigned", "Scale", "=", "VecWidth", "/", "ValWidth", ";", "assert", "(", "ty", "(", "IdxV", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "VecRep", "=", "<NUM_LIT>", "/", "VecWidth", ";", "SDValue", "S0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "VecRep", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T0", ",", "S0", ")", ";", "while", "(", "Scale", ">", "<NUM_LIT>", ")", "{", "T1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T1", ")", ";", "T1", "=", "expandPredicate", "(", "T1", ",", "dl", ",", "DAG", ")", ";", "Scale", "/=", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "T1", ")", ";", "}", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", ")", ";", "MVT", "ScalarTy", "=", "tyScalar", "(", "VecTy", ")", ";", "VecV", "=", "DAG", ".", "getBitcast", "(", "ScalarTy", ",", "VecV", ")", ";", "SDValue", "WidthV", "=", "DAG", ".", "getConstant", "(", "ValWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ExtV", ";", "if", "(", "IdxN", ")", "{", "unsigned", "Off", "=", "IdxN", "->", "getZExtValue", "(", ")", "*", "ElemWidth", ";", "if", "(", "VecWidth", "==", "<NUM_LIT>", "&&", "ValWidth", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Off", "==", "<NUM_LIT>", "||", "Off", "==", "<NUM_LIT>", ")", ";", "unsigned", "SubIdx", "=", "Off", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ExtV", "=", "DAG", ".", "getTargetExtractSubreg", "(", "SubIdx", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "}", "else", "if", "(", "Off", "==", "<NUM_LIT>", "&&", "(", "ValWidth", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "ExtV", "=", "DAG", ".", "getZeroExtendInReg", "(", "VecV", ",", "dl", ",", "tyScalar", "(", "ValTy", ")", ")", ";", "}", "else", "{", "SDValue", "OffV", "=", "DAG", ".", "getConstant", "(", "Off", ",", "dl", ",", "<STR_LIT>", ")", ";", "ExtV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ScalarTy", ",", "{", "VecV", ",", "WidthV", ",", "OffV", "}", ")", ";", "}", "}", "else", "{", "if", "(", "ty", "(", "IdxV", ")", "!=", "<STR_LIT>", ")", "IdxV", "=", "DAG", ".", "getZExtOrTrunc", "(", "IdxV", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "OffV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "ElemWidth", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "HexagonISelLowering1", "Func": "extractVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7096, "Length": 482, "Cover_Rate": 0.6418109187749668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MUST_SAVE_ACC_REGISTER", "&&", "bit_count", "(", "save_mask", ")", "<", "<NUM_LIT>", ")", "{", "save_mask", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "if", "(", "low", "==", "<NUM_LIT>", ")", "low", "=", "<NUM_LIT>", ";", "if", "(", "high", "==", "<NUM_LIT>", "||", "low", "==", "high", ")", "high", "=", "low", "+", "<NUM_LIT>", ";", "}", "pushed_mask", "=", "(", "-", "<NUM_LIT>", "<<", "low", ")", "&", "~", "(", "-", "<NUM_LIT>", "<<", "(", "high", "+", "<NUM_LIT>", ")", ")", ";", "unneeded_pushes", "=", "(", "pushed_mask", "&", "(", "~", "save_mask", ")", ")", "&", "pushed_mask", ";", "if", "(", "(", "fixed_reg", "&&", "fixed_reg", "<=", "high", ")", "||", "(", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "bit_count", "(", "save_mask", ")", "<", "bit_count", "(", "unneeded_pushes", ")", ")", ")", "{", "*", "lowest", "=", "<NUM_LIT>", ";", "*", "highest", "=", "<NUM_LIT>", ";", "*", "register_mask", "=", "save_mask", ";", "}", "else", "{", "*", "lowest", "=", "low", ";", "*", "highest", "=", "high", ";", "*", "register_mask", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "rx2", "Func": "rx_get_stack_layout", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7097, "Length": 148, "Cover_Rate": 0.3523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLO32DSPRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "MipsDisassembler10", "Func": "DecodeLO32DSPRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7098, "Length": 60, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallLoweringInfo", ".", "get", "("], "ground_truth": [")", ";"], "File": "M88kSubtarget", "Func": "getCallLowering", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7099, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Blob", ".", "size", "(", ")", "/", "sizeof", "(", "uint32_t", ")", "/", "<NUM_LIT>", ";", "++", "I", ")", "setRegister", "(", "Data", "[", "I", "*", "<NUM_LIT>", "]", ",", "Data", "[", "I", "*"], "ground_truth": ["<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "setFromLegacyBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7100, "Length": 44, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isa", "<", "BitCastInst", ">", "(", "&", "I", ")", ")", "{", "AddToLazyDeletionSet", "(", "&", "I", ")", ";", "for", "(", "auto", "*", "BCUser", ":", "cast", "<", "BitCastInst", ">", "(", "&", "I", ")", "->", "users", "(", ")", ")", "RetVal", "&="], "ground_truth": ["ProcessUser", "(", "MemOpOffsetMap", ",", "*", "BCUser", ",", "Offset", ",", "isStruct", ")", ";"], "File": "JVMMemIntrinsicsHandler", "Func": "ProcessUser", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7101, "Length": 52, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "{", "tree", "decl", "=", "MEM_EXPR", "(", "mem", ")", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "GET_MODE", "(", "mem", ")", "==", "TYPE_MODE", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", "return", "<NUM_LIT>", ";", "decl", "=", "SYMBOL_REF_DECL"], "ground_truth": ["(", "addr", ")", ";"], "File": "spu", "Func": "store_with_one_insn_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7102, "Length": 64, "Cover_Rate": 0.48854961832061067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "&", "EltRB", "=", "*", "RBI", ".", "getRegBank", "(", "EltReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "Dst", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "EltRB", "!=", "DstRB", ")", "return", "false", ";", "if", "(", "any_of", "(", "make_range", "(", "I", ".", "operands_begin", "(", ")", "+", "<NUM_LIT>", ",", "I", ".", "operands_end", "(", ")", ")", ",", "[", "&", "MRI", "]", "(", "const", "MachineOperand", "&", "Op", ")", "{", "return", "!", "getOpcodeDef", "(", "TargetOpcode", "::", "G_IMPLICIT_DEF", ",", "Op", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "}", ")", ")", "return", "false", ";", "unsigned", "SubReg", ";", "const", "TargetRegisterClass", "*", "EltRC", "=", "getRegClassForTypeOnBank", "(", "EltTy", ",", "EltRB", ")", ";", "if", "(", "!", "EltRC", ")", "return", "false"], "ground_truth": [";"], "File": "AArch64InstructionSelector (2)", "Func": "tryOptBuildVecToSubregToReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7103, "Length": 121, "Cover_Rate": 0.4336917562724014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "("], "ground_truth": ["__v2di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cmpge_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7104, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAList", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "Stack", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVariadicStackIdx", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Stack", ",", "VAList", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "int", "GPRSize", "=", "FuncInfo", "->", "getVariadicGPRSize", "(", ")", ";", "if", "(", "GPRSize", ">", "<NUM_LIT>", ")", "{", "SDValue", "GRTop", ",", "GRTopAddr", ";", "GRTopAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "GRTop", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVariadicGPRIdx", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "GRTop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "GRTop", ",", "DAG", ".", "getConstant", "(", "GPRSize", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "GRTop", ",", "GRTopAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering123", "Func": "LowerVASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7105, "Length": 244, "Cover_Rate": 0.4236111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand"], "ground_truth": ["(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getMemEncodingMMImm16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7106, "Length": 42, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasUnalignedScratchAccess", "(", ")", "const", "{", "return", "UnalignedScratchAccess"], "ground_truth": [";"], "File": "AMDGPUSubtarget", "Func": "hasUnalignedScratchAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7107, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rest_of_insert_bti", "("], "ground_truth": [")", ";"], "File": "aarch-bti-insert", "Func": "execute", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7108, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint32x4x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "="], "ground_truth": ["{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7109, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp3", "=", "ST", "->", "getValue", "(", ")", ";", "assert", "(", "Tmp3", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "bool", "isVolatile", "=", "ST", "->", "isVolatile", "(", ")", ";", "bool", "isNonTemporal", "=", "ST", "->", "isNonTemporal", "(", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp3"], "ground_truth": [")", ";"], "File": "NVPTXISelLowering73", "Func": "LowerSTOREi1", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7110, "Length": 64, "Cover_Rate": 0.3878787878787879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "avr_out_movsi_mr_r_reg_disp_tiny", "(", "rtx", "op", "[", "]", ",", "int", "*", "l", ")", "{", "rtx", "dest", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "base", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "int", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "int", "reg_src", "=", "true_regnum", "(", "src", ")", ";", "if", "(", "reg_base", "==", "reg_src", ")", "{", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", ")", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>"], "ground_truth": ["CR_TAB", "<STR_LIT>", "CR_TAB", "TINY_SBIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", "+", "<NUM_LIT>", ")", ")", ";"], "File": "avr", "Func": "avr_out_movsi_mr_r_reg_disp_tiny", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7111, "Length": 118, "Cover_Rate": 0.5339366515837104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_rsqrt14_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_rsqrt14sd", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")"], "ground_truth": ["__A", ")", ";"], "File": "avx512fintrin", "Func": "_mm_rsqrt14_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7112, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "NewOpcode", "=", "TII", "->", "getEquivalentCompactForm", "(", "Branch", ")", ";", "Branch", "=", "TII", "->", "genInstrWithNewOpc", "(", "NewOpcode", ",", "Branch", ")", ";", "std", "::", "next", "(", "Branch", ")", "->", "eraseFromParent", "(", ")", ";", "return", "Branch"], "ground_truth": [";"], "File": "MipsDelaySlotFiller14", "Func": "replaceWithCompactBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7113, "Length": 64, "Cover_Rate": 0.7710843373493976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "return", "new", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "if", "(", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!="], "ground_truth": ["<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", ")", "{"], "File": "PPCInstrInfo1", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7114, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reloc", "=", "hi_reloc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", ",", "hi_reloc", "?", "'h'", ":", "'R'", ")", ";", "return", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reloc", ")", ";", "output_addr_const", "(", "file", ",", "riscv_strip_unspec_address", "(", "op", ")", ")", ";", "fputc", "(", "')'"], "ground_truth": [",", "file", ")", ";"], "File": "riscv", "Func": "riscv_print_operand_reloc", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7115, "Length": 52, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override"], "ground_truth": ["{"], "File": "AAPISelDAGToDAG", "Func": "getPassName", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7116, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "symb", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "symb", ")", ";", "length", "=", "strlen", "(", "symb", ")", ";", "symbol_name", "=", "alloca", "(", "length", "+", "<NUM_LIT>", ")", ";", "GEN_SYMBOL_NAME_FOR_SYMBOL", "(", "symbol_name", ",", "symb", ",", "length", ")", ";", "lazy_ptr_name", "=", "alloca", "(", "length", "+", "<NUM_LIT>", ")", ";", "GEN_LAZY_PTR_NAME_FOR_SYMBOL", "(", "lazy_ptr_name", ",", "symb", ",", "length", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "machopic_picsymbol_stub1_section", "(", ")", ";", "else", "machopic_symbol_stub1_section", "(", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "stub", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "symbol_name", ")", ";", "label", "++", ";", "local_label_0", "=", "alloca", "(", "sizeof", "(", "<STR_LIT>", ")", ")", ";", "sprintf", "(", "local_label_0", ",", "<STR_LIT>", ",", "label", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "lazy_ptr_name", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "TARGET_64BIT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "lazy_ptr_name", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "stub", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "symbol_name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "lazy_ptr_name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "TARGET_64BIT"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "lazy_ptr_name", ")", ";"], "File": "rs60003", "Func": "machopic_output_stub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7117, "Length": 254, "Cover_Rate": 0.7341040462427746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "expandedp", "=", "false", ";", "d", "=", "bdesc_dst", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_dst", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "*", "expandedp", "=", "true", ";", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", "&", "~", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ","], "ground_truth": ["d", "->", "name", ")", ";"], "File": "powerpcspe", "Func": "altivec_expand_dst_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7118, "Length": 171, "Cover_Rate": 0.48857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "Lower<ISA_LIT>_KIL", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "&", "BB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "BuildMI", "(", "BB", ",", "I", ",", "BB", ".", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CMPX_LE_F32_e32", ")", ",", "AMDGPU", "::", "VCC", ")", ".", "addReg", "("], "ground_truth": ["AMDGPU", "::", "SREG_LIT_0", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering104", "Func": "LowerSI_KIL", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7119, "Length": 68, "Cover_Rate": 0.9066666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mul_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "__m128", "a", ",", "b", ",", "c", ";", "static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";", "b", "=", "vec_splat", "(", "__B", ",", "<NUM_LIT>", ")", ";", "c", "=", "a", "*", "b", ";", "return", "(", "vec_sel", "(", "__A", ",", "c", ",", "mask", ")", ")", ";", "__A", "[", "<NUM_LIT>", "]", "=", "__A", "[", "<NUM_LIT>", "]", "*", "__B", "[", "<NUM_LIT>", "]", ";", "return", "("], "ground_truth": ["__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_mul_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7120, "Length": 102, "Cover_Rate": 0.9902912621359223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", "!=", "VA", ".", "getValVT", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass"], "ground_truth": ["(", "SrcReg", ")", ";"], "File": "X86FastISel51", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7121, "Length": 192, "Cover_Rate": 0.4146868250539957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vdupq_n_uv16qi", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vdupq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7122, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "JVMAsmPrinter", "Func": "EmitTypeString", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7123, "Length": 57, "Cover_Rate": 0.32571428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isEliminableAddrSpaceCast", "(", "V", ")", ")", "return", "true", ";", "const", "int", "MaxDepth", "=", "<NUM_LIT>", ";", "if", "(", "Depth", ">=", "MaxDepth", ")", "return", "false", ";", "if", "(", "GEPOperator", "*", "GEP", "=", "dyn_cast", "<", "GEPOperator", ">", "(", "V", ")", ")", "return", "hoistAddrSpaceCastFromGEP", "(", "GEP", ",", "Depth", ")", ";", "if", "(", "BitCastOperator", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "V", ")", ")", "return", "hoistAddrSpaceCastFromBitCast", "(", "BC", ",", "Depth", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "NVPTXFavorNonGenericAddrSpaces6", "Func": "hoistAddrSpaceCastFrom", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7124, "Length": 72, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSIAMCU"], "ground_truth": ["(", ")", ";"], "File": "X86Subtarget (2)", "Func": "isTargetMCU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7125, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ","], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "AAPDisassembler", "Func": "createAAPDisassembler", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7126, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasCMOV", "(", ")", "||", "hasSSE1", "(", ")", "||", "is64Bit"], "ground_truth": ["(", ")", ";"], "File": "X86Subtarget (2)2", "Func": "canUseCMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7127, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ResourcesModel", "->", "reserveResources", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "CFI_INSTRUCTION", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "Packet", ".", "push_back", "(", "SU", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TotalPackets", "<<", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "Packet", "[", "i", "]", "->", "NodeNum", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Packet", "[", "i", "]", "->", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "}", "if", "(", "Packet", ".", "size", "(", ")", ">=", "SchedModel", "->"], "ground_truth": ["getIssueWidth", "(", ")", ")", "{"], "File": "HexagonMachineScheduler (2)2", "Func": "reserveResources", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7128, "Length": 193, "Cover_Rate": 0.6942446043165468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XVECLEN", "(", "addr", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "==", "ARC_UNSPEC_GOT", "&&", "GET_CODE", "(", "XVECEXP", "(", "addr", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", ";"], "File": "arc4", "Func": "arc_legitimate_pc_offset_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7129, "Length": 43, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "unsigned", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64NonExtLowByteReg", "(", "Reg", ")", ")", "continue", ";", "REX", "|=", "<NUM_LIT>", ";", "break", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MO", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "unsigned", "Bit", "=", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MO", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "Bit", ";", "Bit", "++"], "ground_truth": [";"], "File": "X86MCCodeEmitter17", "Func": "DetermineREXPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7130, "Length": 312, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleHazardRecognizer", "*", "<ISA_LIT>InstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*"], "ground_truth": ["II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{"], "File": "TPCInstrInfo", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7131, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoopMap", ".", "count", "(", "ML", ")", ")", "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";", "LoopMap", "[", "ML", "]", "=", "std", "::", "make_unique", "<", "ConcreteRegion", "<", "MachineLoop", ">>", "(", "ML", ")", ";", "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";", "}", "else", "{", "if", "(", "ExceptionMap", ".", "count", "(", "WE", ")", ")", "return", "ExceptionMap", "[", "WE", "]", ".", "get", "(", ")", ";", "ExceptionMap", "[", "WE", "]", "=", "std", "::", "make_unique", "<", "ConcreteRegion", "<", "<ISA_LIT>Exception", ">>", "(", "WE", ")", ";", "return", "ExceptionMap", "[", "WE", "]", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyCFGSort13", "Func": "getRegionFor", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7132, "Length": 95, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isUnmovable", "[", "Idx", "]", ")", "{", "std", "::", "swap", "(", "NewBldVec", "[", "Idx", "]", ",", "NewBldVec", "[", "i", "]", ")", ";", "RemapSwizzle", "[", "Idx", "]", "="], "ground_truth": ["i", ";"], "File": "R600ISelLowering1", "Func": "ReorganizeVector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7133, "Length": 68, "Cover_Rate": 0.30493273542600896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Iter", "Filler", ";", "RegDU", ".", "setCallerSaved", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "std", "::", "next", "(", "Slot", ")", ",", "MBB", ".", "end", "(", ")", ",", "RegDU", ",", "NM", ",", "Slot", ",", "Filler", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["DEBUG_TYPE", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "MipsDelaySlotFiller12", "Func": "searchForward", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7134, "Length": 52, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")"], "ground_truth": ["==", "NULL_TREE", ";"], "File": "csky", "Func": "csky_warn_func_return", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7135, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*"], "ground_truth": ["this", ")", ")", ";"], "File": "SPUTargetMachine1", "Func": "addInstSelector", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7136, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCInstrDesc", "*", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "if", "(", "!", "MCID", ")", "return", ";", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU"], "ground_truth": [")", ";"], "File": "PPCHazardRecognizers26", "Func": "EmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7137, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs"], "ground_truth": [";"], "File": "MBlazeRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7138, "Length": 30, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "s390_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "if", "(", "TARGET_TPF_PROFILING", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "decl", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_INDIRECT_BRANCH_NOBP_CALL", "&&", "!", "TARGET_CPU_Z10", "&&"], "ground_truth": ["!", "decl", ")", "return", "false", ";"], "File": "s390", "Func": "s390_function_ok_for_sibcall", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7139, "Length": 51, "Cover_Rate": 0.864406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mips_cpu_info_from_isa", "(", "ABI_NEEDS_32BIT_REGS", "?", "<NUM_LIT>", ":", "ABI_NEEDS_64BIT_REGS", "?", "<NUM_LIT>", ":", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "mips", "Func": "mips_cpu_info_from_opt", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7140, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BitcodeWriter", "::", "getEncodedLinkage", "(", "const", "GlobalValue", "&", "GV"], "ground_truth": [")", "{"], "File": "DXILBitcodeWriter", "Func": "getEncodedLinkage", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7141, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")"], "ground_truth": ["const", "{"], "File": "X86ISelLowering117", "Func": "isLegalAddImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7142, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "maybe_eh_return", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ";", "rtx", "insn", ",", "mem", ";", "mem", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "mem", ")", ";", "insn", "=", "emit_move_insn", "(", "reg", ",", "mem", ")", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "crtl", "->", "drap_reg", "&&", "regno", "==", "REGNO", "("], "ground_truth": ["crtl", "->", "drap_reg", ")", ")", "{"], "File": "i3864", "Func": "ix86_emit_restore_regs_using_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7143, "Length": 104, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CL", "==", "nullptr", ")", "return", ";", "children", ".", "push_back"], "ground_truth": ["(", "CL", ")", ";"], "File": "TPCCostModelEmitter", "Func": "pushChild", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7144, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "getOperand", "(", "Operand", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "getOperand", "(", "Operand", "+", "<NUM_LIT>", ")", ".", "setReg"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "X86InstrBuilder19", "Func": "setDirectAddressInInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7145, "Length": 28, "Cover_Rate": 0.3218390804597701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nvptx_modes_tieable_p", "(", "machine_mode", ",", "machine_mode"], "ground_truth": [")", "{"], "File": "nvptx", "Func": "nvptx_modes_tieable_p", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 7146, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "QPRs", "=", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ";", "SetVector", "<", "MachineInstr", "*", ">", "FalseLanesUnknown", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode"], "ground_truth": ["(", ")", ")", ")", "continue", ";"], "File": "ARMLowOverheadLoops23", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7147, "Length": 95, "Cover_Rate": 0.3345070422535211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getScatterNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Src", ",", "SDValue", "Mask", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", "Chain", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG"], "ground_truth": [".", "getDataLayout", "(", ")", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7148, "Length": 104, "Cover_Rate": 0.4094488188976378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumLanes", "==", "<NUM_LIT>", ")", "NumLanes", "=", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "unsigned", "NewImm", "=", "Imm", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "NewImm", "%", "NumLaneElts", "+"], "ground_truth": ["l", ")", ";"], "File": "X86ShuffleDecode10", "Func": "DecodePSHUFMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7149, "Length": 64, "Cover_Rate": 0.5565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vset_lanev2sf", "(", "(", "__builtin_neon_sf", ")", "__a", ",", "__b", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "neon_vset_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7150, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*"], "ground_truth": ["BB", ")", "const", "{"], "File": "TL45ISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7151, "Length": 16, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7152, "Length": 166, "Cover_Rate": 0.7614678899082569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "PostOperandDecodeAdjust", "(", "Instr", ",", "Insn", ")", ";", "Size", "=", "<NUM_LIT>", ";", "return", "Result"], "ground_truth": [";"], "File": "LanaiDisassembler4", "Func": "getInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7153, "Length": 53, "Cover_Rate": 0.48623853211009177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getNodeLabel", "(", "const", "SUnit", "*", "SU", ",", "const", "ScheduleDAG"], "ground_truth": ["*", "G", ")", "{"], "File": "PatmosPostRAScheduler", "Func": "getNodeLabel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7154, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtsepi32_epi16", "(", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ","], "ground_truth": ["__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtsepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7155, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";", "CodeEmitter", ".", "reset", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCCodeEmitter", "(", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ",", "MF", ".", "getContext", "(", ")", ")", ")", ";", "EmitFPOData", "=", "Subtarget", "->", "isTargetWin32", "(", ")", "&&", "MF", ".", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getCodeViewFlag", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Local", "=", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "emitCOFFSymbolStorageClass", "(", "Local", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";", "OutStreamer", "->", "emitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "emitFunctionBody", "("], "ground_truth": [")", ";"], "File": "X86AsmPrinter50", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7156, "Length": 141, "Cover_Rate": 0.8650306748466258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", ")", "ResultReg", "=", "emitAdd", "(", "VT", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Sub", ")", "ResultReg", "=", "emitSub", "(", "VT", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "assert", "(", "ResultReg"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel64", "Func": "selectAddSub", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7157, "Length": 83, "Cover_Rate": 0.664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSETCC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "PTXISelLowering4", "Func": "LowerSETCC", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7158, "Length": 37, "Cover_Rate": 0.3854166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getWavefrontSize", "(", ")", "const", "{", "return", "WavefrontSize"], "ground_truth": [";"], "File": "AMDGPUSubtarget (2)", "Func": "getWavefrontSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7159, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "MSP430TargetMachine", "Func": "getSubtargetImpl", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7160, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReturnAddrIndex", "="], "ground_truth": ["Index", ";"], "File": "TLCS900MachineFunctionInfo", "Func": "setRAIndex", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7161, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLOLoop", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "S", ";", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "true", ",", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "true", ",", "<NUM_LIT>"], "ground_truth": [">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7162, "Length": 226, "Cover_Rate": 0.5635910224438903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "ET", "=", "getShiftExtendType", "(", ")", ";", "bool", "IsSigned", "=", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "IsSigned"], "ground_truth": [")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addMemExtendOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7163, "Length": 39, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BaseRegister", "=", "FP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BaseRegister", ",", "false", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "if", "(", "Offset", "<=", "<NUM_LIT>", "&&", "Offset", ">=", "-", "<NUM_LIT>", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "BaseRegister", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")"], "ground_truth": [".", "addReg", "(", "BaseRegister", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "IA64RegisterInfo", "Func": "eliminateFrameIndex", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7164, "Length": 268, "Cover_Rate": 0.8375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "FastEmitInst_rf", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "const", "ConstantFP", "*", "FPImm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel23", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7165, "Length": 171, "Cover_Rate": 0.9941860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this"], "ground_truth": [",", "PM", ")", ";"], "File": "VideoCore4TargetMachine", "Func": "createPassConfig", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7166, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "nbytes", "+=", "(", "mode", "!=", "BLKmode", "?", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ":", "(", "int_size_in_bytes", "(", "type", ")"], "ground_truth": ["+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ";"], "File": "mn103004", "Func": "mn10300_function_arg_advance", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7167, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{", "getStreamer", "(", ")", ".", "setAttributeItem", "(", "Attribute"], "ground_truth": [",", "Value", ",", "true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7168, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLiveInstr", "(", "MachineInstr", "*"], "ground_truth": ["MI", ")", "{"], "File": "regAlloc", "Func": "addLiveInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7169, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_storeu_ps", "(", "float", "*", "__P", ",", "__m256", "__A", ")", "{", "*", "(", "__m256_u", "*", ")", "__P", "="], "ground_truth": ["__A", ";"], "File": "avxintrin", "Func": "_mm256_storeu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7170, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "__m1", ";", "m2", ".", "as_m64", "=", "__m2", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "="], "ground_truth": ["m1", ".", "as_int", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin", "Func": "_mm_unpackhi_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7171, "Length": 33, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getFunction", "("], "ground_truth": [")", ".", "optForMinSize", "(", ")", ";"], "File": "AArch64InstrInfo (2)1", "Func": "shouldOutlineFromFunctionByDefault", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7172, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "sort", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "NewEnd", "=", "std", "::", "unique", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "MaxRefs", ".", "erase", "(", "NewEnd", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "Aliased", "=", "[", "this", ",", "&", "MaxRefs", "]", "(", "RegisterRef", "RR", ",", "std", "::", "vector", "<", "unsigned", ">", "&", "Closure", ")", "->", "bool", "{", "for", "(", "auto", "I", ":", "Closure", ")", "if", "(", "RAI", ".", "alias", "(", "RR", ",", "MaxRefs", "[", "I", "]", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "std", "::", "vector", "<", "NodeId", ">", "PredList", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "for", "(", "auto", "PB", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "auto", "B", "=", "Func", ".", "Addr", "->", "findBlock", "(", "PB", ",", "*", "this", ")", ";", "PredList", ".", "push_back", "(", "B", ".", "Id", ")", ";", "}", "while", "(", "!", "MaxRefs", ".", "empty", "(", ")", ")", "{", "std", "::", "vector", "<", "unsigned", ">", "ClosureIdx", "=", "{", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "MaxRefs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Aliased", "(", "MaxRefs", "[", "i", "]", ",", "ClosureIdx", ")", ")", "ClosureIdx", ".", "push_back", "(", "i", ")", ";", "unsigned", "CS", "=", "ClosureIdx", ".", "size", "(", ")", ";", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "newPhi", "(", "BA", ")", ";", "for", "(", "unsigned", "X", "=", "<NUM_LIT>", ";", "X", "!=", "CS", ";", "++", "X", ")", "{", "RegisterRef", "RR", "=", "MaxRefs", "[", "ClosureIdx", "[", "X", "]", "]", ";", "uint16_t", "PhiFlags", "=", "NodeAttrs", "::", "PhiRef", "|", "NodeAttrs", "::", "Preserving", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "newDef", "(", "PA", ",", "RR", ",", "PhiFlags", ")", ";", "PA", ".", "Addr", "->", "addMember", "(", "DA"], "ground_truth": [",", "*", "this", ")", ";"], "File": "RDFGraph", "Func": "buildPhis", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7173, "Length": 307, "Cover_Rate": 0.518581081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7174, "Length": 42, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool"], "ground_truth": ["isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "File": "LC3InstrInfo", "Func": "storeRegToStackSlot", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7175, "Length": 35, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "vax_mode_dependent_address_p", "(", "rtx", "x", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "<NUM_LIT>", ";", "xfoo0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "xfoo1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "xfoo0", ")", "&&", "GET_CODE", "(", "xfoo1", ")", "==", "REG", ")", "return", "<NUM_LIT>", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "xfoo1", ")", "&&", "GET_CODE", "(", "xfoo0", ")", "=="], "ground_truth": ["REG", ")", "return", "<NUM_LIT>", ";"], "File": "vax3", "Func": "vax_mode_dependent_address_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7176, "Length": 95, "Cover_Rate": 0.9595959595959596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "register", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "reg_alloc_order", "[", "i", "]", "=", "i", ";", "if", "(", "TARGET_MIPS16", ")", "{", "reg_alloc_order", "[", "<NUM_LIT>", "]", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "mips2", "Func": "mips_order_regs_for_local_alloc", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7177, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sandboxBaseDisp", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "II", ",", "unsigned", "BaseReg", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "switch", "(", "BaseReg", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7178, "Length": 35, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "IsUnitSplat", "(", "OpMultiplier", ")", ")", "{", "OpMultiplicand", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "OpMultiplicand", ")", ";", "}", "else", "if", "(", "IsUnitDup", "(", "OpMultiplier", ")", ")", "{", "auto", "*", "DupInst", "=", "cast", "<", "IntrinsicInst", ">", "(", "OpMultiplier", ")", ";", "auto", "*", "DupPg", "=", "DupInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "OpPredicate", "==", "DupPg", ")", "{", "OpMultiplicand", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "OpMultiplicand", ")", ";", "}", "}", "return", "instCombineSVEVectorBinOp", "(", "IC", ","], "ground_truth": ["II", ")", ";"], "File": "AArch64TargetTransformInfo15", "Func": "instCombineSVEVectorMul", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7179, "Length": 96, "Cover_Rate": 0.3344947735191638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", ">", "i", "&&", "cfun_gpr_save_slot", "(", "j", ")", "!=", "SAVE_SLOT_STACK", ";", "j", "--", ")", ";", "cfun_frame_layout", ".", "first_restore_gpr", "=", "(", "i", "==", "<NUM_LIT>", ")"], "ground_truth": ["?", "-", "<NUM_LIT>", ":", "i", ";"], "File": "s390", "Func": "s390_register_info_set_ranges", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7180, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DestSrc", ")", "return", "None", ";", "Register", "DestReg", "=", "DestSrc", "->", "Destination", "->", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "DestSrc", "->", "Source", "->", "getReg", "(", ")", ";", "auto", "Expr", "=", "DIExpression", "::", "get", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "{", "}", ")", ";", "if", "(", "DestReg", "==", "DescribedReg", ")", "return", "ParamLoadedValue", "(", "MachineOperand", "::", "CreateReg", "(", "SrcReg", ",", "false", ")", ",", "Expr", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "TRI", "->", "isSuperRegister", "(", "DestReg", ",", "DescribedReg", ")", ")", "return", "ParamLoadedValue", "(", "MachineOperand", "::", "CreateReg", "(", "SrcReg", ",", "false", ")", ",", "Expr", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "TRI", "->", "isSubRegister", "(", "DestReg", ",", "DescribedReg", ")", ")", "{", "Register", "SrcSubReg", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ";", "return", "ParamLoadedValue", "(", "MachineOperand", "::", "CreateReg", "(", "SrcSubReg", ",", "false"], "ground_truth": [")", ",", "Expr", ")", ";"], "File": "AArch64InstrInfo104", "Func": "describeORRLoadedValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7181, "Length": 157, "Cover_Rate": 0.7168949771689498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getBoundedStrlen", "(", "DAG", ",", "DL", ",", "Chain", ",", "Src", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ","], "ground_truth": ["PtrVT", ")", ")", ";"], "File": "SystemZSelectionDAGInfo1", "Func": "EmitTargetCodeForStrlen", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7182, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psrav8si", "(", "(", "__v8si", ")", "__X"], "ground_truth": [",", "(", "__v8si", ")", "__Y", ")", ";"], "File": "avx2intrin", "Func": "_mm256_srav_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7183, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF"], "ground_truth": ["::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";"], "File": "RISCVTargetObjectFile8", "Func": "Initialize", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7184, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "("], "ground_truth": [")", "->", "getStackSize", "(", ")", ";"], "File": "MBlazeAsmPrinter1", "Func": "emitFrameDirective", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7185, "Length": 52, "Cover_Rate": 0.611764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_unpacklo_epi8", "(", "__m128i", "__A", ","], "ground_truth": ["__m128i", "__B", ")", "{"], "File": "emmintrin4", "Func": "_mm_unpacklo_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7186, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "getOS", "(", ")"], "ground_truth": ["==", "Triple", "::", "Cygwin", ";"], "File": "X86Subtarget105", "Func": "isTargetCygwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7187, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v16qi", "__selectneg", "=", "(", "__v16qi", ")", "vec_cmplt", "(", "(", "__v16qi", ")", "__B", ",", "__zero", ")", ";", "__v16qi", "__selectpos", "=", "(", "__v16qi", ")", "vec_neg", "(", "(", "__v16qi", ")", "vec_cmpgt", "(", "(", "__v16qi", ")", "__B"], "ground_truth": [",", "__zero", ")", ")", ";"], "File": "tmmintrin", "Func": "_mm_sign_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7188, "Length": 38, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm256_castpd_ph", "(", "__m256d", "__a", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_castpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7189, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Imm", "=", "ConvertI1VectorToInteger", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Imm", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Imm", ")", ";", "SDValue", "ExtVec", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Imm", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ExtVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "uint64_t", "Immediate", "=", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "NonConstIdx", ";", "bool", "IsSplat", "=", "true", ";", "bool", "HasConstElts", "=", "false", ";", "int", "SplatIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "idx", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "idx", "<", "e", ";", "++", "idx", ")", "{", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "idx", ")", ";", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "In", ")", ")", "NonConstIdx", ".", "push_back", "(", "idx", ")", ";", "else", "{", "Immediate", "|=", "cast", "<", "ConstantSDNode", ">", "(", "In", ")", "->", "getZExtValue", "(", ")", "<<", "idx", ";", "HasConstElts", "=", "true", ";", "}", "if", "(", "SplatIdx", "==", "-", "<NUM_LIT>", ")", "SplatIdx", "=", "idx", ";", "else", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsSplat", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "SplatIdx", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "SDValue", "DstVec", ";", "SDValue", "Imm", ";", "if", "(", "Immediate", ")", "{", "MVT", "ImmVT", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "Imm", "=", "DAG", ".", "getConstant", "(", "Immediate", ",", "dl", ",", "ImmVT", ")", ";", "}", "else", "if", "(", "HasConstElts", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "Imm", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Imm", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "DstVec", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Imm", ")", ";", "else", "{", "SDValue", "ExtVec", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Imm", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ExtVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NonConstIdx", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "InsertIdx", "=", "NonConstIdx", "["], "ground_truth": ["i", "]", ";"], "File": "X86ISelLowering24", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7190, "Length": 428, "Cover_Rate": 0.7254237288135593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvt_ss2si"], "ground_truth": ["(", "__m128", "__A", ")", "{"], "File": "xmmintrin5", "Func": "_mm_cvt_ss2si", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7191, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", "%", "Angle", "==", "Remainder", "&&", "Value", "<=", "<NUM_LIT>", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";", "return", "DiagnosticPredicateTy", "::"], "ground_truth": ["NearMatch", ";"], "File": "AArch64AsmParser (2)2", "Func": "isComplexRotation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7192, "Length": 68, "Cover_Rate": 0.9066666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtt_roundph_epu16", "(", "__m512i", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ","], "ground_truth": ["int", "__D", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtt_roundph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7193, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "reg", ")", "reg", "=", "gen_rtx_POST_INC", "(", "SImode", ",", "reg", ")", ";", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "++", "i", ")", "if", "(", "regs_ever_live", "[", "i", "]", "&&", "!", "call_used_regs", "[", "i", "]", ")", "{", "rtx", "addr", ";", "if", "(", "reg", ")", "addr", "=", "reg", ";", "else", "if", "(", "size", ")", "{", "addr", "=", "gen_rtx_PLUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "size", ")", ")", ";", "}", "else", "addr", "=", "stack_pointer_rtx", ";", "size", "+=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_movsi", "(", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "addr", ")", ")", ")", ";", "}", "if", "(", "!", "frame_pointer_needed", "&&", "reg", "&&", "size", "+", "REG_SAVE_BYTES", ">", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "stack_pointer_rtx", ",", "XEXP", "(", "reg", ",", "<NUM_LIT>", ")", ")", ";", "size", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "emit_move_insn", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ";", "size", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "size", "+", "REG_SAVE_BYTES", ">", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "size", "=", "<NUM_LIT>", ";", "}", "if", "(", "size", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "regs_ever_live", "["], "ground_truth": ["<NUM_LIT>", "]", "||", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "frame_pointer_needed", ")", "emit_jump_insn", "(", "gen_return_internal_regs", "(", "GEN_INT", "(", "size", "+", "REG_SAVE_BYTES", ")", ")", ")", ";"], "File": "mn103003", "Func": "expand_epilogue", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7194, "Length": 241, "Cover_Rate": 0.34576757532281205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "AVRDisassembler (2)", "Func": "decodeFRd", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7195, "Length": 22, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_f64", "(", "const", "float64_t", "*"], "ground_truth": ["a", ")", "{"], "File": "arm", "Func": "neon2_vld1q_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7196, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddhn_u64", "(", "uint64x2_t", "__a", ",", "uint64x2_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vaddhn_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7197, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instructions", ".", "push_back", "(", "Inst", ")", ";", "MCInst", "NopInst", ";", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "NopInst", ")", ";", "return", "false", ";", "}", "if", "(", "MCID", ".", "mayLoad", "(", ")", "||", "MCID", ".", "mayStore", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "const", "MCOperandInfo", "&", "OpInfo", "=", "MCID", ".", "OpInfo", "[", "i", "]", ";", "if", "(", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_MEMORY", ")", "||", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_UNKNOWN", ")", ")", "{", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int", "MemOffset", "=", "Op", ".", "getImm", "(", ")", ";", "if", "(", "MemOffset", "<", "-", "<NUM_LIT>", "||", "MemOffset", ">", "<NUM_LIT>", ")", "{", "expandMemInst", "(", "Inst", ",", "IDLoc", ",", "Instructions", ",", "MCID", ".", "mayLoad", "(", ")", ",", "true", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "Op", ".", "getExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "const", "MCSymbolRefExpr", "*", "SR", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "Expr", ")", ";", "if", "(", "SR", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "expandMemInst", "(", "Inst", ",", "IDLoc", ",", "Instructions", ",", "MCID", ".", "mayLoad", "(", ")", ",", "false", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "isEvaluated", "(", "Expr", ")", ")", "{", "expandMemInst", "(", "Inst", ",", "IDLoc", ",", "Instructions", ",", "MCID", ".", "mayLoad", "(", ")", ",", "false", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser1", "Func": "processInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7198, "Length": 310, "Cover_Rate": 0.39948453608247425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "alpha_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "alpha_hard_regno_mode_ok", "(", "<NUM_LIT>", ",", "mode1", ")", "?", "alpha_hard_regno_mode_ok", "(", "<NUM_LIT>", ","], "ground_truth": ["mode2", ")", ":", "true", ")", ";"], "File": "alpha", "Func": "alpha_modes_tieable_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7199, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_mulpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ","], "ground_truth": ["(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_mul_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7200, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasZ180Ops", "("], "ground_truth": [")", "const", "{"], "File": "Z80Subtarget2", "Func": "hasZ180Ops", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7201, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "Binary", "|=", "(", "RegM", "&", "<NUM_LIT>"], "ground_truth": [")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7202, "Length": 33, "Cover_Rate": 0.3626373626373626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "const", "unsigned", "Limit", "=", "SimplifyLimit", ";", "while", "(", "!", "Q", ".", "empty", "(", ")", ")", "{", "if", "(", "Count", "++", ">=", "Limit", ")", "break", ";", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "Q", ".", "pop_front_val", "(", ")", ")", ";", "if", "(", "!", "U", "||", "U", "->", "getParent", "(", ")", "||", "!", "C", ".", "Used", ".", "count", "(", "U", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "for", "(", "Rule", "&", "R", ":", "Rules", ")", "{", "Value", "*", "W", "=", "R", "(", "U", ",", "C", ".", "Ctx", ")", ";", "if", "(", "!", "W", ")", "continue", ";", "Changed", "=", "true", ";", "C", ".", "record", "(", "W", ")", ";", "C", ".", "replace", "(", "U"], "ground_truth": [",", "W", ")", ";"], "File": "HexagonLoopIdiomRecognition3", "Func": "simplify", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7203, "Length": 146, "Cover_Rate": 0.7411167512690355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "("], "ground_truth": ["OSABI", ")", ";"], "File": "MMIXELFObjectWriter", "Func": "createMMIXELFObjectWriter", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7204, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const"], "ground_truth": ["char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "File": "RISCVInstrInfo", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7205, "Length": 40, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "shouldTransformMulToShiftsAddsSubs", "(", "C", "->", "getAPIntValue", "(", ")", ",", "VT", ",", "DAG", ",", "Subtarget", ")", ")", "{", "assert", "(", "VT", ".", "isInteger", "(", ")", ")", ";", "return", "genConstMult", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "C", "->", "getAPIntValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "TL", "->", "getScalarShiftAmountTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ")", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", "N"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering41", "Func": "performMULCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7206, "Length": 111, "Cover_Rate": 0.7816901408450704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAlignedLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isImm"], "ground_truth": ["(", ")", ")", "{"], "File": "AArch64InstPrinter16", "Func": "printAlignedLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7207, "Length": 44, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIISelLowering118", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7208, "Length": 377, "Cover_Rate": 0.6241721854304636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "match_cond_p", "(", "const", "bool", "*", "dems1", ",", "const", "bool", "*", "dems2", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_DEMAND", ";", "i", "++", ")", "{", "if", "(", "first", "[", "i", "]", "!=", "DEMAND_ANY", "&&", "first", "[", "i", "]", "!=", "dems1", "[", "i", "]", ")"], "ground_truth": ["return", "false", ";"], "File": "riscv-vsetvl", "Func": "match_cond_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7209, "Length": 52, "Cover_Rate": 0.6582278481012658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_expandloaddf256_mask", "(", "(", "__v4df", "*", ")", "__P", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_expandloadu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7210, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printWrite", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "static_cast", "<", "<ISA_LIT>InstPrinter", "*", ">", "(", "this", ")", "->", "printWrite"], "ground_truth": ["(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7211, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "SDValue", "Width", "=", "DAG", ".", "getConstant", "(", "VecVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Shifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Width", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ConstVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "W", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Width", ")", ";", "ConstantSDNode", "*", "S", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Shifted", ")", ";", "if", "(", "(", "VecVT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "NElts", "==", "<NUM_LIT>", ")", "&&", "W", "&&", "S", ")", "{", "if", "(", "(", "W", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "S", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "SDValue", "Vec0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Combined", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec0", ",", "Vec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT"], "ground_truth": [",", "Combined", ")", ";"], "File": "HexagonISelLowering", "Func": "LowerCONCAT_VECTORS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7212, "Length": 184, "Cover_Rate": 0.3129251700680272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModuleDirectiveAllowed", "="], "ground_truth": ["true", ";"], "File": "MipsTargetStreamer", "Func": "reallowModuleDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7213, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "MMIXAsmParser", "Func": "createImm", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7214, "Length": 36, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFMAFasterThanFMulAndFAdd", "(", "const", "MachineFunction", "&", "MF", ",", "EVT", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "NVPTXISelLowering10", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7215, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDILCFGStructurizer10", "Func": "getBranchZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7216, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_AVX512DQ", "&&", "TARGET_AVX512VL", "&&", "mode", "==", "V2DImode", ")", "emit_insn", "(", "gen_avx512dq_mulv2di3", "(", "op0", ",", "op1", ",", "op2", ")", ")", ";", "else", "if", "(", "TARGET_XOP", "&&", "mode", "==", "V2DImode", ")", "{", "op1", "=", "gen_lowpart", "(", "V4SImode", ",", "op1", ")", ";", "op2", "=", "gen_lowpart", "(", "V4SImode", ",", "op2", ")", ";", "t1", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "t2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "t3", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "t4", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_insn", "(", "gen_sse2_pshufd_1", "(", "t1", ",", "op1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_mulv4si3", "(", "t2", ",", "t1", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_xop_phadddq", "(", "t3", ",", "t2", ")", ")", ";", "emit_insn", "(", "gen_ashlv2di3", "(", "t4", ",", "t3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "t5", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_insn", "(", "gen_vec_widen_umult_even_v4si", "(", "t5", ",", "gen_lowpart", "(", "V4SImode", ",", "op1", ")", ",", "gen_lowpart", "(", "V4SImode", ",", "op2", ")", ")", ")", ";", "op0", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "t5", ",", "t4", ",", "op0", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "}", "else", "{", "machine_mode", "nmode", ";", "rtx", "(", "*", "umul", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "mode", "==", "V2DImode", ")", "{", "umul", "=", "gen_vec_widen_umult_even_v4si", ";", "nmode", "=", "V4SImode", ";", "}", "else", "if", "(", "mode", "==", "V4DImode", ")", "{", "umul", "=", "gen_vec_widen_umult_even_v8si", ";", "nmode", "="], "ground_truth": ["V8SImode", ";"], "File": "i3864", "Func": "ix86_expand_sse2_mulvxdi3", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7217, "Length": 245, "Cover_Rate": 0.4438405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "IsIEEEMode", "=", "Subtarget", "->", "enableIEEEBit", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "IsIEEEMode", ")", "{", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "true", ";", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "return", "DAG", ".", "isKnownNeverSNaN", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "DAG", ".", "isKnownNeverSNaN", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "SrcOp", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isCanonicalized", "(", "DAG", ",", "SrcOp", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIISelLowering", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7218, "Length": 416, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getS<ISA_LIT>D", "(", ")", "==", "SyncScope", "::", "System", "||", "MOI", ".", "getS<ISA_LIT>D", "(", ")", "==", "MMI", "->", "getAgentS<ISA_LIT>D", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertVmem<ISA_LIT>MDCacheInvalidate", "(", "MI", ")", ";", "AtomicPseudoMIs", ".", "push_back", "(", "MI", ")", ";", "return"], "ground_truth": ["Changed", ";"], "File": "SIMemoryLegalizer22", "Func": "expandAtomicFence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7219, "Length": 137, "Cover_Rate": 0.6008771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useMulOps", "(", ")", "const", "{", "return"], "ground_truth": ["UseMulOps", ";"], "File": "ARMSubtarget (2)", "Func": "useMulOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7220, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGFNI", "(", ")", "const", "{", "return", "HasGFNI"], "ground_truth": [";"], "File": "X86Subtarget100", "Func": "hasGFNI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7221, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>"], "ground_truth": ["-", "imm", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7222, "Length": 100, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writesElement0", "(", ")", "const", "{", "return", "WritesElement0"], "ground_truth": [";"], "File": "RISCVBaseInfo39", "Func": "writesElement0", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7223, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>beMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>leTarget", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>beAsmBackend", ")", ";", "if", "(", "sys", "::", "IsLittleEndianHost", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "BPFMCTargetDesc11", "Func": "LLVMInitializeBPFTargetMC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7224, "Length": 65, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "if", "(", "isFPCmp", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "else", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI"], "ground_truth": [".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "emitPseudoSELECT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7225, "Length": 285, "Cover_Rate": 0.7640750670241286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "Ctx", ")", ";", "IdxList", "[", "IdxC", "++", "]", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ";", "}", "while", "(", "++", "nax", "<=", "Num", ")", "{", "GepNode", "*", "N", "=", "NA", "[", "nax", "-", "<NUM_LIT>", "]", ";", "IdxList", "[", "IdxC", "++", "]", "=", "N", "->", "Idx", ";", "if", "(", "nax", "<", "Num", ")", "{", "Type", "*", "NextTy", "=", "next_type", "(", "N", "->", "PTy", ",", "N", "->", "Idx", ")", ";", "if", "(", "NextTy", "!=", "NA", "[", "nax", "]", "->", "PTy", ")", "break", ";", "}", "}", "ArrayRef", "<", "Value", "*", ">", "A", "(", "IdxList", ",", "IdxC", ")", ";", "Type", "*", "InpTy", "=", "Input", "->", "getType", "(", ")", ";", "Type", "*", "ElTy", "=", "cast", "<", "PointerType", ">", "(", "InpTy", "->", "getScalarType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "NewInst", "=", "GetElementPtrInst", "::", "Create", "(", "ElTy", ",", "Input", ",", "A", ",", "<STR_LIT>", ",", "At", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewInst", "<<", "'\\n'", ")", ";", "Input", "=", "NewInst", ";", "}", "while", "(", "nax"], "ground_truth": ["<=", "Num", ")", ";"], "File": "HexagonCommonGEP1", "Func": "fabricateGEP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7226, "Length": 179, "Cover_Rate": 0.5682539682539682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "avr_rtx_costs", "(", "rtx", "x", ",", "int", "codearg", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "bool", "done", "=", "avr_rtx_costs_1", "(", "x", ",", "codearg", ",", "outer_code", ",", "opno", ",", "total", ",", "speed", ")", ";", "if", "(", "avr_log", ".", "rtx_costs"], "ground_truth": [")", "{"], "File": "avr4", "Func": "avr_rtx_costs", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7227, "Length": 49, "Cover_Rate": 0.6621621621621622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isOSCygMing", "(", ")", "||", "TheTriple", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "unsigned", "StackPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ",", "-", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "unsigned", "InstPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst2", "=", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "InstPtr", ",", "true", ")", ",", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst2"], "ground_truth": [")", ";"], "File": "X86MCTargetDesc1", "Func": "createX86MCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7228, "Length": 142, "Cover_Rate": 0.6016949152542372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__andn_u64", "(", "unsigned", "long"], "ground_truth": ["long", "__X", ",", "unsigned", "long", "long", "__Y", ")", "{"], "File": "bmiintrin", "Func": "__andn_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7229, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "SrcReg", ")", ")", ";", "unsigned", "Reg1", "=", "Reg", ";", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "getEncodingValue", "(", "SrcReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "("], "ground_truth": ["Reg", ",", "RegState", "::", "Kill", ")", ",", "FrameIndex", ")", ";"], "File": "PPCRegisterInfo68", "Func": "lowerCRBitSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7230, "Length": 135, "Cover_Rate": 0.41284403669724773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "("], "ground_truth": [")", ",", "Val", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerCallResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7231, "Length": 175, "Cover_Rate": 0.4156769596199525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "LC2200ISelDAGToDAG", "Func": "SelectAddrFI", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7232, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7233, "Length": 146, "Cover_Rate": 0.38522427440633245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_packs_epi16", "(", "__m256i", "__W", ",", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_packsswb256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B"], "ground_truth": [",", "(", "__v32qi", ")", "__W", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_packs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7234, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "<NUM_LIT>", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "<STR_LIT>", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "VCTPID", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "VCTPID", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "VCTPID", "=", "<STR_LIT>", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "<STR_LIT>", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";", "NewPredicates", "[", "Predicate", "]", "=", "cast", "<", "Instruction", ">", "("], "ground_truth": ["TailPredicate", ")", ";"], "File": "MVETailPredication23", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7235, "Length": 170, "Cover_Rate": 0.5923344947735192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "TriCoreDisassembler", "Func": "DecodeRRR2Instruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7236, "Length": 64, "Cover_Rate": 0.3316062176165803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GPReg", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "Ty", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPReg", ",", "getGlobalReg", "(", "CLI", ".", "DAG", ",", "Ty", ")", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "DAG", ".", "getMachineFunction", "(", ")", ",", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsISelLowering (2)4", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7237, "Length": 207, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_aarch64_uminv8hi", "(", "(", "int16x8_t", ")", "__a"], "ground_truth": [",", "(", "int16x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vminq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7238, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_input_operand", "(", "mode", ",", "CONSTM1_RTX", "(", "mode", ")"], "ground_truth": [")", ";"], "File": "riscv-vector-builtins", "Func": "add_all_one_mask_operand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7239, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ia64_spec_check_src_p", "(", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "IF_THEN_ELSE", ")", "{", "rtx", "t", ";", "t", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "t", ")", "==", "NE", ")", "{", "t", "=", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "t", ")", "==", "UNSPEC", ")", "{", "int", "code", ";", "code", "=", "XINT", "(", "t", ",", "<NUM_LIT>", ")", ";", "if", "(", "code", "==", "UNSPEC_LDCCLR", "||", "code", "==", "UNSPEC_LDCNC", "||", "code", "==", "UNSPEC_CHKACLR", "||", "code", "==", "UNSPEC_CHKANC", "||", "code", "==", "UNSPEC_CHKS", ")", "{", "gcc_assert", "(", "code", "!=", "<NUM_LIT>", ")", ";", "return", "code", ";", "}", "}", "}", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ia64", "Func": "ia64_spec_check_src_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7240, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Result", "=", "BaseT", "::", "getNumberOfRegisters", "(", "Vector", ")", ";", "if", "(", "Vector", ")", "Result", "=", "std", "::", "max", "(", "Result", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "WebAssemblyTargetTransformInfo (2)", "Func": "getNumberOfRegisters", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7241, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerELFTLSLocalExec", "(", "GV", ",", "ThreadBase", ",", "DL", ",", "DAG", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "TPOff", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "<ISA_LIT>FunctionInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MFI", "->", "incNumLocalDynamicTLSAccesses", "(", ")", ";", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "LowerELFTLSDescCallSeq", "(", "SymAddr", ",", "DL", ",", "DAG", ")", ";", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::"], "ground_truth": ["GeneralDynamic", ")", "{"], "File": "AArch64ISelLowering (2)2", "Func": "LowerELFGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7242, "Length": 233, "Cover_Rate": 0.4874476987447699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCASI32", "(", "MCInst", "&", "MI", ",", "uint64_t", "insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeCAS", "(", "MI", ",", "insn", ",", "Address", ",", "Decoder"], "ground_truth": [",", "false", ",", "false", ",", "DecodeI32RegisterClass", ")", ";"], "File": "VEDisassembler1", "Func": "DecodeCASI32", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7243, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "if", "(", "SDValue", "Store", "=", "PerformTruncatingStoreCombine", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "Store", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "if", "(", "!", "<STR_LIT>", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SelectionDAG", "&", "DAG", "="], "ground_truth": ["DCI", ".", "DAG", ";"], "File": "ARMISelLowering14", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7244, "Length": 328, "Cover_Rate": 0.5264847512038523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "PPCAsmBackend12", "Func": "writeNopData", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7245, "Length": 31, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsraq_n_s64", "(", "int64x2_t", "__a", ",", "int64x2_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon2_vrsraq_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7246, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psubw", "(", "(", "__v4hi", ")", "__m1", ","], "ground_truth": ["(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin4", "Func": "_mm_sub_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7247, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__t", "=", "vsetq_lane_u32", "(", "__hash_e", ",", "__t", ",", "<NUM_LIT>", ")", ";", "return", "__builtin_arm_crypto_sha1c", "(", "__hash_abcd", ",", "__t", ",", "__wk"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vsha1cq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7248, "Length": 21, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo"], "ground_truth": [";"], "File": "MSP430TargetMachine10", "Func": "getFrameInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7249, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Flags", ".", "IsGV", "="], "ground_truth": ["V", ";"], "File": "SPIRVDuplicatesTracker", "Func": "setIsGV", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7250, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "Register", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "GPRC", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "PPCRegisterInfo10", "Func": "lowerVRSAVERestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7251, "Length": 100, "Cover_Rate": 0.5235602094240838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVISelLowering1", "Func": "getRegisterTypeForCallingConv", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7252, "Length": 41, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dest_gpr_p", "=", "dest_fp_p", "=", "dest_vmx_p", "=", "dest_vsx_p", "=", "false", ";", "}", "if", "(", "REG_P", "(", "src", ")", ")", "{", "src_regno", "=", "REGNO", "(", "src", ")", ";", "src_gpr_p", "=", "INT_REGNO_P", "(", "src_regno", ")", ";", "src_fp_p", "=", "FP_REGNO_P", "(", "src_regno", ")", ";", "src_vmx_p", "=", "ALTIVEC_REGNO_P", "(", "src_regno", ")", ";", "src_vsx_p", "=", "src_fp_p", "|", "src_vmx_p", ";", "}", "else", "{", "src_regno", "=", "-", "<NUM_LIT>", ";", "src_gpr_p", "=", "src_fp_p", "=", "src_vmx_p", "=", "src_vsx_p", "=", "false", ";", "}", "if", "(", "dest_regno", ">=", "<NUM_LIT>", "&&", "src_regno", ">=", "<NUM_LIT>", ")", "{", "if", "(", "dest_gpr_p", ")", "{", "if", "(", "src_gpr_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "TARGET_DIRECT_MOVE", "&&", "src_vsx_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_VSX", "&&", "dest_vsx_p", ")", "{", "if", "(", "src_vsx_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_DIRECT_MOVE", "&&", "src_gpr_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", "&&", "src_vmx_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "dest_fp_p", "&&", "src_fp_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "dest_regno", ">=", "<NUM_LIT>", "&&", "MEM_P", "(", "src", ")", ")", "{", "if", "(", "dest_gpr_p", ")", "{", "if", "(", "TARGET_QUAD_MEMORY", "&&", "quad_load_store_p", "(", "dest", ",", "src", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", "&&", "altivec_indexed_or_indirect_operand", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "dest_vsx_p", ")", "{", "if", "(", "mode", "==", "V16QImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4SImode", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "dest_fp_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "src_regno", ">=", "<NUM_LIT>", "&&", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "src_gpr_p", ")", "{", "if", "(", "TARGET_QUAD_MEMORY", "&&", "quad_load_store_p", "(", "dest", ",", "src", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "src_vmx_p", "&&", "altivec_indexed_or_indirect_operand", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "src_vsx_p", ")", "{", "if", "(", "mode", "==", "V16QImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4SImode", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "src_vmx_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "src_fp_p", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "dest_regno", ">=", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "src", ")", "==", "CONST_WIDE_INT", "||", "GET_CODE", "(", "src", ")", "==", "CONST_DOUBLE", "||", "GET_CODE", "(", "src", ")", "==", "CONST_VECTOR", ")", ")", "{", "if", "(", "dest_gpr_p", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "dest_vsx_p", "&&", "zero_constant", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", ")", "return", "output_vec_const_move", "(", "operands", ")", ";", "}", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "src", ")", ")", ";", "}", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "rs60004", "Func": "rs6000_output_move_128bit", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7253, "Length": 468, "Cover_Rate": 0.8096885813148789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "S_MAX_I32", ":", "return", "AMDGPU", "::", "V_MAX_I32_e32", ";", "case", "AMDGPU", "::", "S_MAX_U32", ":", "return", "AMDGPU", "::", "V_MAX_U32_e32", ";", "case", "AMDGPU", "::", "S_ASHR_I32", ":", "return", "AMDGPU", "::", "V_ASHR_I32_e32", ";", "case", "AMDGPU", "::", "S_ASHR_I64", ":", "return", "AMDGPU", "::", "V_ASHR_I64", ";", "case", "AMDGPU", "::", "S_LSHL_B32", ":", "return", "AMDGPU", "::", "V_LSHL_B32_e32", ";", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "return", "AMDGPU", "::", "V_LSHL_B64", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "return", "AMDGPU", "::", "V_LSHR_B32_e32", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "return", "AMDGPU", "::", "V_LSHR_B64", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I8", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I16", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_BFE_U32", ":", "return", "AMDGPU", "::", "V_BFE_U32", ";", "case", "AMDGPU", "::", "S_BFE_I32", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_BREV_B32", ":", "return", "AMDGPU", "::", "V_BFREV_B32_e32", ";", "case", "AMDGPU", "::", "S_NOT_B32", ":", "return", "AMDGPU", "::", "V_NOT_B32_e32", ";", "case", "AMDGPU", "::", "S_NOT_B64", ":", "return", "AMDGPU", "::", "V_NOT_B32_e32", ";", "case", "AMDGPU", "::", "S_CMP_EQ_I32", ":", "return", "AMDGPU", "::", "V_CMP_EQ_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LG_I32", ":", "return", "AMDGPU", "::", "V_CMP_NE_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_GT_I32", ":", "return", "AMDGPU", "::", "V_CMP_GT_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_GE_I32", ":", "return", "AMDGPU", "::", "V_CMP_GE_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LT_I32", ":", "return", "AMDGPU", "::", "V_CMP_LT_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LE_I32", ":", "return", "AMDGPU", "::", "V_CMP_LE_I32_e32", ";", "case", "AMDGPU", "::", "S_LOAD_DWORD_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORD_SGPR", ":", "return"], "ground_truth": ["AMDGPU", "::", "BUFFER_LOAD_DWORD_ADDR64", ";"], "File": "SIInstrInfo135", "Func": "getVALUOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7254, "Length": 225, "Cover_Rate": 0.47974413646055436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "SHOWNEWBLK", "(", "CloneMBB", ",", "<STR_LIT>", ")", ";", "return", "CloneMBB"], "ground_truth": [";"], "File": "AMDILCFGStructurizer1", "Func": "cloneBlockForPredecessor", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7255, "Length": 38, "Cover_Rate": 0.336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Val", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7256, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "'q'", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "'Q'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'r'", ":", "case", "'l'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'R'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'y'", ":", "if", "(", "!", "Subtarget", "->", "hasMMX", "(", ")", ")", "break", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'Y'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "break", ";", "case", "'x'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", "break", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering171", "Func": "getRegForInlineAsmConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7257, "Length": 500, "Cover_Rate": 0.30156815440289503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNo", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "RegNo", ",", "<STR_LIT>", ")", ";", "}", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ","], "ground_truth": ["UserSGPR", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering69", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7258, "Length": 86, "Cover_Rate": 0.3467741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")"], "ground_truth": [")", ";"], "File": "HexagonInstrInfo10", "Func": "xformRegToImmOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7259, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "+=", "HEXAGON_INSTR_SIZE", ";", "Bytes", "=", "Bytes", ".", "slice", "(", "HEXAGON_INSTR_SIZE", ")", ";", "}", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "if", "(", "Size", ">", "HEXAGON_MAX_PACKET_SIZE", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "auto", "ArchSTI", "=", "<ISA_LIT>_MC", "::", "getArchSubtarget", "(", "&", "STI", ")", ";", "const", "auto", "STI_", "=", "(", "ArchSTI", "!=", "nullptr", ")", "?", "*", "ArchSTI", ":", "STI", ";", "<ISA_LIT>MCChecker", "Checker", "(", "getContext", "(", ")", ",", "*", "MCII", ",", "STI_", ",", "MI", ",", "*", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "false", ")", ";", "if", "(", "!", "Checker", ".", "check", "(", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "HexagonDisassembler1", "Func": "getInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7260, "Length": 103, "Cover_Rate": 0.4087301587301587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmSExt8Operands", "(", "MCInst", "&", "Inst", ","], "ground_truth": ["unsigned", "N", ")", "const", "{"], "File": "X86AsmParser101", "Func": "addImmSExt8Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7261, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_65535", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7262, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isFMAFasterThanMulAndAdd", "("], "ground_truth": ["EVT", ")", "const", "{"], "File": "X86ISelLowering123", "Func": "isFMAFasterThanMulAndAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7263, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>beAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", "."], "ground_truth": ["getOS", "(", ")", ",", "false", ")", ";"], "File": "ARM64AsmBackend", "Func": "createARM64beAsmBackend", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7264, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "loadStoreRegStackSlot", "(", "MBB", ",", "MI", ",", "DestReg", ",", "false", ",", "FrameIndex", ",", "RC", ",", "TRI"], "ground_truth": [",", "true", ")", ";"], "File": "MOSInstrInfo", "Func": "loadRegFromStackSlot", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7265, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValidEndState", "(", ")", "{", "return", "State", "=="], "ground_truth": ["IES_RBRAC", ";"], "File": "X86AsmParser84", "Func": "isValidEndState", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7266, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegImm", "=", "{", "RegNo", ","], "ground_truth": ["Imm", "}", ";"], "File": "MCS51AsmParser", "Func": "makeMemri", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7267, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCGSite", "*", "getSite", "("], "ground_truth": [")", "const", "{"], "File": "PatmosStackCacheAnalysis", "Func": "getSite", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7268, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorIndex16", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7269, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "{", "switch", "(", "getKind", "(", ")", ")", "{", "case", "CEK_None", ":", "case", "CEK_Special", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CEK_ABS_HI", ":", "case"], "ground_truth": ["CEK_ABS_LO", ":"], "File": "Nios2MCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7270, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", "||", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "&&", "isGVStub", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "TM", ")", ")", ")", ")", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "!", "ReMatPICStubLoad", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isPICBase", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "def_iterator", "I", "=", "MRI", ".", "def_begin", "(", "BaseReg", ")", ",", "E", "=", "MRI", ".", "def_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "DefMI", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "!", "isPICBase", "&&", "<STR_LIT>", ")", ";", "isPICBase", "=", "true", ";", "}", "return", "isPICBase", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "X86InstrInfo101", "Func": "isReallyTriviallyReMaterializable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7271, "Length": 356, "Cover_Rate": 0.731006160164271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMRSSystemRegister", "(", ")", "const", "{", "if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";", "bool", "IsKnownRegister", ";", "<STR_LIT>", "(", ")", ".", "fromString", "(", "getSysReg", "(", ")", ",", "IsKnownRegister", ")", ";", "return", "IsKnownRegister"], "ground_truth": [";"], "File": "ARM64AsmParser", "Func": "isMRSSystemRegister", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7272, "Length": 35, "Cover_Rate": 0.9210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InferredAddrSpace", ".", "count", "(", "PtrOperand", ")", ")", "OperandAS", "=", "InferredAddrSpace", ".", "lookup", "(", "PtrOperand", ")", ";", "else", "OperandAS", "=", "PtrOperand", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "NewAS", "=", "joinAddressSpaces", "(", "NewAS", ",", "OperandAS", ")", ";", "if", "(", "NewAS", "==", "AddressSpace", "::", "ADDRESS_SPACE_GENERIC", ")", "break", ";", "}", "unsigned", "OldAS", "=", "InferredAddrSpace", ".", "lookup", "(", "&", "V", ")", ";", "assert", "(", "OldAS", "!=", "AddressSpace", "::", "ADDRESS_SPACE_GENERIC", ")", ";", "if", "(", "OldAS", "==", "NewAS", ")", "return", "None", ";", "return", "NewAS"], "ground_truth": [";"], "File": "NVPTXInferAddressSpaces", "Func": "updateAddressSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7273, "Length": 83, "Cover_Rate": 0.6194029850746269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "^", "Cond", "["], "ground_truth": ["<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "File": "SystemZInstrInfo (2)", "Func": "ReverseBranchCondition", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7274, "Length": 39, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__t1mskc_u32"], "ground_truth": ["(", "unsigned", "int", "__X", ")", "{"], "File": "tbmintrin", "Func": "__t1mskc_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7275, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "SDValue", "getSPDenormModeValue", "(", "int", "SPDenormMode", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "const", "GCNSubtarget", "*", "ST", ")", "{", "assert", "(", "ST", "->", "hasDenormModeInst", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "DPDenormModeDefault", "=", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault"], "ground_truth": ["<<", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering106", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7276, "Length": 61, "Cover_Rate": 0.8026315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "formatImm", "(", "MO2", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "O", "<<", "<STR_LIT>", "<<", "markup"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7277, "Length": 37, "Cover_Rate": 0.31896551724137934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_conflict_epi64", "("], "ground_truth": ["__m256i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_conflict_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7278, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vmls_lanev2si", "(", "__a", ",", "__b", ","], "ground_truth": ["__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon_vmls_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7279, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16InstrInfo", "::", "ExpandFEXT_CCRX16_ins", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SltOpc", ")", "const", "{", "unsigned", "CC", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regY", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "SltOpc", ")", ")", ".", "addReg"], "ground_truth": ["(", "regX", ")", ".", "addReg", "(", "regY", ")", ";"], "File": "Mips16InstrInfo12", "Func": "ExpandFEXT_CCRX16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7280, "Length": 89, "Cover_Rate": 0.7478991596638656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "Stalls", "&&", "--", "Stalls", "==", "<NUM_LIT>", ")", "LastMI", "=", "<NUM_LIT>", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "("], "ground_truth": [")", ";"], "File": "ARMHazardRecognizer10", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7281, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getHighSavedGPR", "("], "ground_truth": [")", "const", "{"], "File": "RISCVMachineFunctionInfo3", "Func": "getHighSavedGPR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7282, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "-"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vnegq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7283, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["Custom", ")", ";"], "File": "R600ISelLowering63", "Func": "R600TargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7284, "Length": 225, "Cover_Rate": 0.4491017964071856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CCReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "CCReg", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7285, "Length": 135, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_iterator", "cbegin", "("], "ground_truth": [")", "const", "{"], "File": "HexagonShuffler15", "Func": "cbegin", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7286, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIInstrInfo", "Func": "isDisableWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7287, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MVEVPTOptimisations", "::", "ReplaceRegisterUseWithVPNOT", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "Instr", ",", "MachineOperand", "&", "User", ",", "Register", "Target", ")", "{", "Register", "NewResult", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "Target", ")", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "NewResult", ")", ".", "addReg", "(", "Target", ")", ";", "addUnpredicatedMveVpredNOp", "("], "ground_truth": ["MIBuilder", ")", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ReplaceRegisterUseWithVPNOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7288, "Length": 76, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TM", ".", "resetSubtarget", "(", "&", "MF", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MipsModuleISelDAGToDAG16", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7289, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "result", ";", "if", "(", "debug_m6811", ")", "{", "printf", "(", "<STR_LIT>", ")", ";", "fflush", "(", "stdout", ")", ";", "debug_rtx", "(", "operand", ")", ";", "}", "result", "=", "go_if_legitimate_address_internal", "(", "operand", ",", "mode", ",", "strict", ")", ";", "if", "("], "ground_truth": ["debug_m6811", ")", "{"], "File": "m68hc111", "Func": "m68hc11_go_if_legitimate_address", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7290, "Length": 40, "Cover_Rate": 0.36036036036036034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", "."], "ground_truth": ["get", "(", ")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7291, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pabsb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")"], "ground_truth": [",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_abs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7292, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "needsFP", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF"], "ground_truth": [".", "getFrameInfo", "(", ")", ";"], "File": "PPCRegisterInfo23", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7293, "Length": 21, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "a29k_debug_reg_map", "[", "i", "]", "=", "i", ";", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", "=", "reg_names", "[", "R_LR", "(", "a29k_regstack_size", "-", "<NUM_LIT>", ")", "]", ";", "a29k_debug_reg_map", "[", "FRAME_POINTER_REGNUM", "]", "=", "R_LR", "(", "a29k_regstack_size", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "reg_names", "[", "R_AR", "(", "i", ")", "]", "=", "reg_names", "[", "R_LR", "(", "a29k_regstack_size", "+", "i", "+", "<NUM_LIT>", ")", "]", ";", "a29k_debug_reg_map", "[", "R_AR", "(", "i", ")", "]", "="], "ground_truth": ["R_LR", "(", "a29k_regstack_size", "+", "i", "+", "<NUM_LIT>", ")", ";"], "File": "a29k", "Func": "a29k_compute_reg_names", "Target": "a29k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7294, "Length": 98, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "std", "::", "pair", "<", "MCPhysReg", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "const", "MachineBasicBlock", "&", "B", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Regs", ".", "addLiveIns", "(", "B", ")", ";", "auto", "E", "=", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "for", "(", "auto", "I", "=", "B", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "++"], "ground_truth": ["I", ")", "{"], "File": "HexagonInstrInfo15", "Func": "getLiveInRegsAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7295, "Length": 69, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vrshluv2si", "(", "("], "ground_truth": ["int32x2_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vrshl_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7296, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "const", "Value", "*", "V", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "V", ")", ",", "false", ",", "false", ","], "ground_truth": ["false", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7297, "Length": 108, "Cover_Rate": 0.5167464114832536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "<ISA_LIT>ExceptionInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "<ISA_LIT>ExceptionInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "WebAssemblyCFGSort", "Func": "getAnalysisUsage", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7298, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>SEISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "new", "<ISA_LIT>SEDAGToDAGISel", "("], "ground_truth": ["TM", ",", "OptLevel", ")", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "createMipsSEISelDag", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7299, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "step", ";", "++", "i", ")", "if", "(", "!", "d", "->", "perm", ".", "series_p", "(", "i", ",", "step", ",", "diff", "-", "i", ",", "step", ")", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", ")", "{", "machine_mode", "int_mode", "=", "aarch64_sve_int_mode", "(", "pred_mode", ")", ";", "rtx", "target", "=", "gen_reg_rtx", "(", "int_mode", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_aarch64_sve_reinterpret", "(", "int_mode", ",", "target", ",", "d", "->", "op0", ")", ")", ";", "else", "{", "int", "unspec", "=", "aarch64_sve_rev_unspec", "(", "d", "->", "vmode", ")", ";", "rtx", "pred", "=", "aarch64_ptrue_reg", "(", "pred_mode", ")", ";", "emit_insn", "(", "gen_aarch64_pred", "(", "unspec", ",", "int_mode", ",", "target", ",", "pred", ",", "gen_lowpart", "(", "int_mode", ",", "d", "->", "op0", ")", ")", ")", ";", "}", "emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "d", "->", "vmode", ",", "target", ")", ")", ";", "return", "true", ";", "}", "rtx", "src", "=", "gen_rtx_UNSPEC", "(", "d", "->", "vmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "d", "->", "op0", ")", ",", "unspec", ")", ";", "emit_set_insn", "(", "d", "->", "target", ",", "src", ")", ";", "return", "true"], "ground_truth": [";"], "File": "aarch64", "Func": "aarch64_evpc_rev_local", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7300, "Length": 185, "Cover_Rate": 0.583596214511041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "rtx", "offset", ";", "offset", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "s390_got_symbol", "(", ")", ")", ",", "UNSPEC_LTREL_OFFSET", ")", ";", "offset", "=", "gen_rtx_CONST", "(", "Pmode", ",", "offset", ")", ";", "offset", "=", "force_const_mem", "(", "Pmode", ",", "offset", ")", ";", "emit_move_insn", "(", "got_rtx", ",", "offset", ")", ";", "offset", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ")", ",", "UNSPEC_LTREL_BASE", ")", ";", "offset", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "got_rtx", ",", "offset", ")", ";", "emit_move_insn", "(", "got_rtx", ",", "offset"], "ground_truth": [")", ";"], "File": "s3907", "Func": "s390_load_got", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7301, "Length": 87, "Cover_Rate": 0.6126760563380281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f16_u16", "(", "uint16x4_t", "__a", ")", "{", "return", "(", "float16x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon3_vreinterpret_f16_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7302, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "_mm_sfence", "(", "void", ")", "{", "__builtin_ia32_sfence", "("], "ground_truth": [")", ";"], "File": "xmmintrin4", "Func": "_mm_sfence", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7303, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>SrcOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "return", "OpType", ">=", "<STR_LIT>", "&&", "OpType", "<=", "<STR_LIT>"], "ground_truth": [";"], "File": "AMDGPUBaseInfo53", "Func": "isSISrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7304, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_n_s8", "(", "int8x16_t", "__a", ","], "ground_truth": ["int8_t", "__b", ")", "{"], "File": "arm", "Func": "mve___arm_vaddq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7305, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp", "=", "b", ".", "XOR", "(", "A1", ",", "A2", ")", ";", "return", "b", ".", "IFH1", "(", "b", ".", "HiMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "b", ".", "XOR", "(", "Tmp", ",", "b", ".", "SHL", "<", "<NUM_LIT>", ">", "(", "b", ".", "AND", "(", "b", ".", "NOT", "(", "A1", ")", ",", "A2", ")", ")", ")", ",", "Tmp", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ParabixGeneratedFuncs", "Func": "GENLowerSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7306, "Length": 64, "Cover_Rate": 0.423841059602649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "MIRBuilder", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "<NUM_LIT>", ",", "MinAlign", "(", "<NUM_LIT>", ","], "ground_truth": ["StructOffset", ")", ")", ";"], "File": "AMDGPULegalizerInfo51", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7307, "Length": 146, "Cover_Rate": 0.34352941176470586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScaleFactor", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "UseUnscaled", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "ScaleFactor", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "UseUnscaled", ")", "{", "int64_t", "Offset", "=", "Addr", ".", "getOffset", "(", ")", ";", "if", "(", "Offset", "&", "(", "ScaleFactor", "-", "<NUM_LIT>", ")", ")", "return", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "true", ")", ";", "Addr", ".", "setOffset", "(", "Offset", "/", "ScaleFactor", ")", ";", "}", "if", "(", "!", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "UseUnscaled", "?", "<NUM_LIT>", ":", "ScaleFactor", ",", "UseUnscaled", ")", ")", "return", "false", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "UseUnscaled", ")", ";", "if", "(", "VTIsi1", ")", "{", "MRI", ".", "constrainRegClass", "(", "ResultReg", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "ANDReg", "=", "createResultReg"], "ground_truth": ["(", "&", "<STR_LIT>", ")", ";"], "File": "ARM64FastISel1", "Func": "EmitLoad", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7308, "Length": 171, "Cover_Rate": 0.37748344370860926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "<NUM_LIT>", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter6", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7309, "Length": 73, "Cover_Rate": 0.8690476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CollapseMOVEM"], "ground_truth": ["(", ")", ";"], "File": "M68kCollapseMOVEMPass", "Func": "createM68kCollapseMOVEMPass", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7310, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sha_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpshab", "(", "(", "__v16qi", ")", "__A", ",", "("], "ground_truth": ["__v16qi", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_sha_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7311, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "arm_compute_static_chain_stack_bytes", "(", "void", ")", "{", "if", "(", "IS_NESTED", "(", "arm_current_func_type", "(", ")", ")", "&&", "(", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "TARGET_ARM", ")", "||", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", "&&", "!", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", ")", "&&", "arm_r3_live_at_start_p", "(", ")", "&&", "crtl", "->", "args", ".", "pretend_args_size"], "ground_truth": ["==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "arm5", "Func": "arm_compute_static_chain_stack_bytes", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7312, "Length": 53, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>HazardRecognizer", "::", "getNumDecoderSlots", "(", "SUnit", "*", "SU", ")", "const", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", "<NUM_LIT>", ";", "assert", "(", "(", "SC", "->", "NumMicroOps", "!=", "<NUM_LIT>", "||", "(", "SC", "->", "BeginGroup"], "ground_truth": ["&&", "!", "SC", "->", "EndGroup", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZHazardRecognizer", "Func": "getNumDecoderSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7313, "Length": 57, "Cover_Rate": 0.5229357798165137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7314, "Length": 55, "Cover_Rate": 0.7236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerANDOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering32", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7315, "Length": 77, "Cover_Rate": 0.41397849462365593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>leTarget", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "The<ISA_LIT>beTarget"], "ground_truth": [")", ";"], "File": "AArch64AsmPrinter20", "Func": "LLVMInitializeAArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7316, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isPatchPoint", ")", "{", "needIndirectCall", "=", "false", ";", "}", "if", "(", "needIndirectCall", ")", "{", "SDValue", "MTCTROps", "[", "]", "=", "{", "Chain", ",", "Callee", ",", "InFlag", "}", ";", "if", "(", "isSVR4ABI", "&&", "is<ISA_LIT>64", "&&", "!", "isELFv2ABI", ")", "{", "SDValue", "LDChain", "=", "CallSeqStart", ".", "getValue", "(", "CallSeqStart", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "LDChain", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LDChain", "=", "CallSeqStart", ".", "getValue", "(", "CallSeqStart", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "MMOFlags", "=", "Subtarget", ".", "hasInvariantFunctionDescriptors", "(", ")", "?", "(", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ":", "MachineMemOperand", "::", "MONone", ";", "MachinePointerInfo", "MPI", "(", "CS", "?", "CS", "->", "getCalledValue", "(", ")", ":", "nullptr", ")", ";", "SDValue", "LoadFuncPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "Callee", ",", "MPI", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "AddPtr", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "TOCOff", ")", ";", "SDValue", "TOCPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "AddTOC", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "TOCVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "TOCPtr", ",", "InFlag", ")", ";", "Chain", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "hasNest", ")", "{", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "LoadEnvPtr", ",", "InFlag", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "LoadFuncPtr", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "makeArrayRef", "(", "MTCTROps", ",", "InFlag", ".", "getNode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "PPCISelLowering135", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7317, "Length": 402, "Cover_Rate": 0.3839541547277937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fmsub_round_ph", "(", "__m512h"], "ground_truth": ["__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "const", "int", "__R", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_fmsub_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7318, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Items", ".", "empty", "(", ")", "||", "(", "Items", ".", "back", "(", ")", "->", "getOpCode", "(", ")", "==", "TI", "->", "getOpCode", "(", ")", ")", "&&", "Items", ".", "back", "(", ")", "->", "getScalar", "(", ")", "==", "TI", "->", "getScalar", "("], "ground_truth": [")", "&&", "TI", "->", "isInTheSameChainAs", "(", "Items", ".", "back", "(", ")", ")", ";"], "File": "ScalarToIRF", "Func": "mayAdd", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7319, "Length": 52, "Cover_Rate": 0.8253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_low_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vget_lowv4si", "(", "(", "int32x4_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vget_low_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7320, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TheModule", "==", "&", "M", ")", ";", "TheModule", "=", "nullptr", ";", "EHLinkRegistrationTy", "=", "nullptr", ";", "CXXEHRegistrationTy", "="], "ground_truth": ["nullptr", ";"], "File": "X86WinEHState (2)", "Func": "doFinalization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7321, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isNewValueStore", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&"], "ground_truth": ["MCI", ")", "{"], "File": "HexagonMCInstrInfo1", "Func": "isNewValueStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7322, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getRegClass", "(", ")", "const", "{", "assert", "(", "Kind", "==", "OpKind", "::", "Reg", "&&", "<STR_LIT>", ")", ";", "return", "Reg", "."], "ground_truth": ["Class", ";"], "File": "TPCAsmParser", "Func": "getRegClass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7323, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_n_v16qi", "(", "(", "int8x16_t", ")", "__a", ","], "ground_truth": ["(", "int8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmpneq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7324, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__r", "=", "vec_rint", "(", "(", "__v4sf", ")", "__A", ")", ";", "__asm__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "__r", ")", ")", ";", "__builtin_set_fpscr_rn", "(", "__fpscr_save", ".", "__fpscr", ")", ";", "break", ";", "case", "_MM_FROUND_TO_NEG_INF", ":", "case", "_MM_FROUND_TO_NEG_INF", "|", "_MM_FROUND_NO_EXC", ":", "__r", "=", "vec_floor", "(", "(", "__v4sf", ")", "__A", ")", ";", "break", ";", "case", "_MM_FROUND_TO_POS_INF", ":", "case", "_MM_FROUND_TO_POS_INF", "|", "_MM_FROUND_NO_EXC", ":", "__r", "=", "vec_ceil", "(", "(", "__v4sf", ")", "__A", ")", ";", "break", ";", "case", "_MM_FROUND_TO_ZERO", ":", "case", "_MM_FROUND_TO_ZERO", "|", "_MM_FROUND_NO_EXC", ":", "__r", "=", "vec_trunc", "(", "(", "__v4sf", ")", "__A", ")", ";", "break", ";", "case", "_MM_FROUND_CUR_DIRECTION", ":", "__r", "=", "vec_rint", "(", "(", "__v4sf", ")", "__A", ")", ";", "break", ";", "}", "if", "(", "__rounding", "&", "_MM_FROUND_NO_EXC", ")", "{", "__asm__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "__r", ")", ")", ";", "__fpscr_save", ".", "__fr", "=", "__builtin_mffsl"], "ground_truth": ["(", ")", ";"], "File": "smmintrin2", "Func": "_mm_round_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7325, "Length": 132, "Cover_Rate": 0.4217252396166134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "bool", "OnlyLMuxes", "=", "true", ";", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "VirtReg", ")", ")", "if", "(", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "OnlyLMuxes", "=", "false", ";", "if", "(", "OnlyLMuxes", ")", "{", "addHints", "(", "Order", ",", "Hints", ",", "&", "<STR_LIT>", ",", "MRI", ")", ";", "return", "false", ";", "}", "}", "}", "}", "}", "}", "if", "(", "VRM", "==", "nullptr", ")", "return", "BaseImplRetVal", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "TwoAddrHints", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "reg_nodbg_instructions", "(", "VirtReg", ")", ")", "if", "(", "<STR_LIT>", "(", "Use", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "*", "VRRegMO", "=", "nullptr", ";", "const", "MachineOperand", "*", "OtherMO", "=", "nullptr", ";", "const", "MachineOperand", "*", "CommuMO", "=", "nullptr", ";", "if", "(", "VirtReg", "==", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "VRRegMO", "=", "&", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OtherMO", "=", "&", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Use", ".", "isCommutable", "(", ")", ")", "CommuMO", "=", "&", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VirtReg", "==", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "VRRegMO", "=", "&", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OtherMO", "=", "&", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VirtReg", "==", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "Use", ".", "isCommutable", "(", ")", ")", "{", "VRRegMO", "=", "&", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OtherMO", "=", "&", "Use", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "continue", ";", "auto", "tryAddHint", "=", "[", "&", "]", "(", "const", "MachineOperand", "*", "MO", ")", "->", "void", "{", "Register", "Reg", "=", "MO", "->", "getReg", "(", ")", ";", "Register", "PhysReg", "=", "isPhysicalRegister", "(", "Reg", ")", "?", "Reg", ":", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "PhysReg", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", ")", "PhysReg", "=", "getSubReg", "(", "PhysReg", ",", "MO", "->", "getSubReg", "(", ")", ")", ";", "if", "(", "VRRegMO", "->", "getSubReg", "(", ")", ")", "PhysReg", "=", "getMatchingSuperReg", "(", "PhysReg", ",", "VRRegMO", "->", "getSubReg", "(", ")", ",", "MRI", "->", "getRegClass", "(", "VirtReg", ")", ")", ";", "if", "(", "!", "MRI", "->", "isReserved", "(", "PhysReg", ")", "&&", "!", "is_contained", "(", "Hints", ",", "PhysReg", ")", ")"], "ground_truth": ["TwoAddrHints", ".", "insert", "(", "PhysReg", ")", ";"], "File": "SystemZRegisterInfo9", "Func": "getRegAllocationHints", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7326, "Length": 400, "Cover_Rate": 0.4784688995215311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "x", ",", "GEN_INT", "(", "offset", ")", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "type_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x"], "ground_truth": [")", ")", ";"], "File": "loongarch", "Func": "loongarch_pass_fpr_single", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7327, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "SysCRImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "AArch64AsmParser1", "Func": "CreateSysCR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7328, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfms_lane_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ",", "float32x2_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "__builtin_aarch64_fmav2sf", "(", "-", "__b", ",", "__aarch64_vdup_lane_f32", "(", "__c", ",", "__lane", ")", ","], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vfms_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7329, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "__volatile__", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "sshmedia", "Func": "sh_media_SLEEP", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7330, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVISrc_128B32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_128B32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7331, "Length": 14, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "if", "(", "UserSGPR", "==", "<STR_LIT>", ")", "{", "QueuePtr", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR", ",", "<STR_LIT>", ")", ";", "}", "}", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "lowerTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7332, "Length": 83, "Cover_Rate": 0.3360323886639676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCOp", ".", "isReg", "(", ")", "||", "MCOp", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "Inst", ",", "MCOp", ",", "Fixups", ",", "SubtargetInfo", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MCOp", ".", "getExpr", "(", ")"], "ground_truth": [",", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ")", ")", ";"], "File": "LanaiMCCodeEmitter10", "Func": "getCallTargetOpValue", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7333, "Length": 52, "Cover_Rate": 0.5360824742268041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LegalizerInfo", "::", "SizeAndActionsVec", "widen_1_8", "(", "const", "LegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{", "assert", "(", "v", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", ";", "assert", "(", "v", "[", "<NUM_LIT>", "]", ".", "first", ">", "<NUM_LIT>", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back"], "ground_truth": ["(", ")", ".", "first", ";"], "File": "AArch64LegalizerInfo39", "Func": "widen_1_8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7334, "Length": 94, "Cover_Rate": 0.831858407079646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmaddubsw512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")"], "ground_truth": [",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_maddubs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7335, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "UseFP", "&&", "!", "UseAP", ")", "RealOffset", "=", "FrameSize", "+", "Offset", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "MI", ".", "RemoveOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "unsigned", "BP", "=", "<NUM_LIT>", ";", "bool", "Valid", "=", "false", ";", "if", "(", "UseFP", ")", "{", "BP", "=", "FP", ";", "Valid", "=", "ValidFP", ";", "}", "else", "if", "(", "UseAP", ")", "{", "BP", "=", "AP", ";", "Valid", "=", "ValidFP", ";", "}", "else", "{", "BP", "=", "SP", ";", "Valid", "=", "ValidSP", ";", "}", "if", "(", "Valid", ")", "{", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToRegister", "(", "BP", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "return", ";", "}", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "F", ")", "dbgs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MB", "."], "ground_truth": ["getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ";"], "File": "HexagonRegisterInfo41", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7336, "Length": 215, "Cover_Rate": 0.34846029173419774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "Disp", ".", "isImm", "(", ")", ")", "{", "if", "(", "!", "HasEVEX", "&&", "isDisp8", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "EmitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "int", "CDisp8", "=", "<NUM_LIT>", ";", "if", "(", "HasEVEX", "&&", "isCDisp8", "(", "TSFlags", ",", "Disp", ".", "getImm", "(", ")", ",", "CDisp8", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "EmitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "CurByte", ",", "OS", ",", "Fixups", ",", "CDisp8", "-", "Disp", ".", "getImm", "(", ")", ")", ";", "return", ";", "}", "}", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "EmitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ForceDisp32", "=", "false", ";", "bool", "ForceDisp8", "=", "false", ";", "int", "CDisp8", "=", "<NUM_LIT>", ";", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "!", "Disp", ".", "isImm", "(", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "}", "else", "if", "(", "!", "HasEVEX", "&&", "isDisp8", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp8", "=", "true", ";", "}", "else", "if", "(", "HasEVEX", "&&", "isCDisp8", "(", "TSFlags", ",", "Disp", ".", "getImm", "(", ")", ",", "CDisp8", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte"], "ground_truth": [",", "OS", ")", ";"], "File": "X86MCCodeEmitter (2)", "Func": "EmitMemModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7337, "Length": 432, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Copy", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Copy", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Copy", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Copy", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Copy", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "NewCopy", "=", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "NewCopy", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7338, "Length": 127, "Cover_Rate": 0.7298850574712644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "case", "TargetOpcode", "::", "G_OR", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I"], "ground_truth": [")", ";"], "File": "AMDGPUInstructionSelector11", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7339, "Length": 117, "Cover_Rate": 0.8540145985401459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "insn_type", ")", "{", "case", "TYPE_STORE", ":", "if", "(", "dep_type", "==", "TYPE_IALU", "||", "dep_type", "==", "TYPE_SHIFT", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "GET_CODE", "(", "dep_pat", ")", "!=", "SET", ")", "break", ";", "if", "(", "rtx_equal_p", "(", "SET_DEST", "(", "dep_pat", ")", ",", "SET_SRC", "(", "pat"], "ground_truth": [")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "leon5_adjust_cost", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7340, "Length": 55, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BT", "::", "visitUsesOf", "(", "Register", "Reg", ")", "{", "if", "(", "Trace", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>", "<<", "ME", "."], "ground_truth": ["getCell", "(", "Reg", ",", "Map", ")", "<<", "'\\n'", ";"], "File": "BitTracker10", "Func": "visitUsesOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7341, "Length": 42, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst"], "ground_truth": [";"], "File": "RISCVAsmPrinter13", "Func": "emitInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7342, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "Num", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "OR1KAsmParser1", "Func": "createReg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7343, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "ReMatPICStubLoad", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isPICBase", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "def_iterator", "I", "=", "MRI", ".", "def_begin", "(", "BaseReg", ")", ",", "E", "=", "MRI", ".", "def_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "DefMI", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "!", "isPICBase", "&&", "<STR_LIT>", ")", ";", "isPICBase", "=", "true", ";", "}", "return", "isPICBase", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{"], "File": "X86InstrInfo132", "Func": "isReallyTriviallyReMaterializable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7344, "Length": 213, "Cover_Rate": 0.40417457305502846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isSMEMOffset", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyNone", ")", "||"], "ground_truth": ["isImmTy", "(", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "isSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7345, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShiftTy", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "OwningPtr", "<", "<ISA_LIT>Operand", ">", "PrevOp", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "int", "ShiftReg", "=", "<NUM_LIT>", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "<NUM_LIT>", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "<NUM_LIT>", "||", "(", "(", "ShiftTy", "==", "<STR_LIT>", "||", "ShiftTy", "==", "<STR_LIT>", ")", "&&", "Imm", ">", "<NUM_LIT>", ")", "||", "(", "(", "ShiftTy", "==", "<STR_LIT>", "||", "ShiftTy", "==", "<STR_LIT>", ")", "&&", "Imm", ">", "<NUM_LIT>", ")", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "Imm", "==", "<NUM_LIT>", ")"], "ground_truth": ["ShiftTy", "=", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7346, "Length": 270, "Cover_Rate": 0.4671280276816609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemDefaultBaseReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Memory"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "X86Operand15", "Func": "getMemDefaultBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7347, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUOperand", "::", "isMubufOffset", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "isMubufOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7348, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg1", "=", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ";", "offset1", "=", "INTVAL", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "if", "(", "REG_P", "(", "addr2", ")", ")", "{", "reg2", "=", "addr2", ";", "offset2", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr2", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "reg2", "=", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ";", "offset2", "=", "INTVAL", "(", "XEXP", "(", "addr2", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "h8300", "Func": "byte_accesses_mergeable_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7349, "Length": 97, "Cover_Rate": 0.4511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RewriteOutArguments", "::", "isVec3ToVec4Shuffle", "(", "Type", "*", "Ty0", ",", "Type", "*", "Ty1", ")", "const", "{", "auto", "*", "VT0", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty0", ")", ";", "auto", "*", "VT1", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty1", ")", ";", "if", "(", "!", "VT0", "||", "!", "VT1", ")", "return", "false", ";", "if", "(", "VT0", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "VT1", "->", "getNumElements", "(", ")"], "ground_truth": ["!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "AMDGPURewriteOutArguments10", "Func": "isVec3ToVec4Shuffle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7350, "Length": 71, "Cover_Rate": 0.7473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroName", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "AArch64SelectionDAGInfo15", "Func": "EmitTargetCodeForMemset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7351, "Length": 113, "Cover_Rate": 0.3779264214046823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Token", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "getToken", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7352, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtsd_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128d", "__D", ")", "{", "return", "__builtin_ia32_vcvtsd2sh_mask_round", "(", "__D", ",", "__C", ","], "ground_truth": ["__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_cvtsd_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7353, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Pair", "(", "<NUM_LIT>", ",", "VT", "==", "<STR_LIT>", "?", "D16RegisterClass", ":", "DPRegisterClass", ")", ";", "case", "'a'", ":", "return", "Pair", "(", "<NUM_LIT>", ",", "PRegisterClass", ")", ";", "case", "'d'", ":", "return", "Pair", "(", "<NUM_LIT>", ",", "DRegisterClass", ")", ";", "case", "'e'", ":", "return", "Pair", "(", "<NUM_LIT>", ",", "AccuRegisterClass", ")", ";", "case", "'A'", ":", "return", "Pair", "(", "A0", ",", "AccuRegisterClass", ")", ";", "case", "'B'", ":", "return", "Pair", "(", "A1", ",", "AccuRegisterClass", ")", ";", "case", "'b'", ":", "return", "Pair", "(", "<NUM_LIT>", ",", "IRegisterClass", ")", ";", "case", "'v'", ":", "return", "Pair", "(", "<NUM_LIT>"], "ground_truth": [",", "BRegisterClass", ")", ";"], "File": "BlackfinISelLowering2", "Func": "getRegForInlineAsmConstraint", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7354, "Length": 91, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const"], "ground_truth": ["{"], "File": "ARM64InstrInfo", "Func": "getRegisterInfo", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7355, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "(", "Domain", "&", "<STR_LIT>", ")", "||", "(", "Domain", "&", "<STR_LIT>", ")", ")", "return", "MI", "->", "readsRegister", "("], "ground_truth": ["Reg", ",", "TRI", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7356, "Length": 37, "Cover_Rate": 0.3523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Metadata", "*", "get", "(", "ArrayRef", "<", "const", "Metadata", "*", ">", "MDs", ")", "const", "{", "assert", "(", "ID"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "DXILValueEnumerator", "Func": "get", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7357, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "FrameOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "ConstFrameOffset", "=", "DAG", ".", "getConstant", "(", "FrameOffset", ",", "dl", ",", "PtrVT", ")", ";", "uint64_t", "StackOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "SDValue", "ConstStackOffset", "=", "DAG", ".", "getConstant", "(", "StackOffset", ",", "dl", ",", "PtrVT", ")", ";", "uint64_t", "FPROffset", "=", "<NUM_LIT>", ";", "SDValue", "ConstFPROffset", "=", "DAG", ".", "getConstant", "(", "FPROffset", ",", "dl", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDValue", "firstStore", "=", "DAG", ".", "getTruncStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "ArgGPR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "uint64_t", "nextOffset", "=", "FPROffset", ";", "SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ConstFPROffset", ")", ";", "SDValue", "secondStore", "=", "DAG", ".", "getTruncStore", "(", "firstStore", ",", "dl", ",", "ArgFPR", ",", "nextPtr", ",", "MachinePointerInfo", "(", "SV", ",", "nextOffset", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "nextOffset", "+=", "StackOffset", ";", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["PtrVT", ",", "nextPtr", ",", "ConstStackOffset", ")", ";"], "File": "PPCISelLowering130", "Func": "LowerVASTART", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7358, "Length": 212, "Cover_Rate": 0.4108527131782946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_loadu_epi32", "("], "ground_truth": ["void", "const", "*", "__P", ")", "{"], "File": "avx512vlintrin1", "Func": "_mm256_loadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7359, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "<NUM_LIT>", ";", "unsigned", "SubRegs", "=", "<NUM_LIT>", ";", "int", "Spacing", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx"], "ground_truth": ["=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7360, "Length": 303, "Cover_Rate": 0.38161209068010077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "const", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7361, "Length": 47, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "dispatch_function_versions", "(", "tree", "dispatch_decl", ",", "void", "*", "fndecls_p", ",", "basic_block", "*", "empty_bb", ")", "{", "int", "ix", ";", "tree", "ele", ";", "vec", "<", "tree", ">", "*", "fndecls", ";", "tree", "clones", "[", "CLONE_MAX", "]", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "gcc_assert", "(", "dispatch_decl", "!=", "NULL", "&&", "fndecls_p", "!=", "NULL", "&&", "empty_bb", "!=", "NULL", ")", ";", "fndecls", "=", "static_cast", "<", "vec", "<", "tree", ">", "*", ">", "(", "fndecls_p", ")", ";", "gcc_assert", "(", "fndecls", "->", "length", "(", ")", ">=", "<NUM_LIT>", ")", ";", "memset", "(", "(", "void", "*", ")", "clones", ",", "'\\0'", ",", "sizeof", "(", "clones", ")", ")", ";", "clones", "[", "CLONE_DEFAULT", "]", "=", "(", "*", "fndecls", ")", "[", "<NUM_LIT>", "]", ";", "for", "(", "ix", "=", "<NUM_LIT>", ";", "fndecls", "->", "iterate", "(", "ix", ",", "&", "ele", ")", ";", "++", "ix", ")", "{", "int", "priority", "=", "rs6000_clone_priority", "(", "ele", ")", ";", "if", "(", "!", "clones", "[", "priority", "]", ")", "clones", "[", "priority", "]", "=", "ele", ";", "}", "for", "(", "ix", "=", "CLONE_MAX", "-", "<NUM_LIT>", ";", "ix", ">=", "<NUM_LIT>", ";", "ix", "--", ")", "if", "(", "clones", "[", "ix", "]", ")", "{", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ix", ",", "get_decl_name", "(", "clones", "[", "ix"], "ground_truth": ["]", ")", ")", ";"], "File": "rs6000", "Func": "dispatch_function_versions", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7362, "Length": 203, "Cover_Rate": 0.8982300884955752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_64_VectorCall", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "ArgFlags", ".", "isSecArgPass", "(", ")", ")", "{", "if", "(", "ArgFlags", ".", "isHva", "(", ")", ")", "return", "CC_<ISA_LIT>_VectorCallAssignRegister", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ";", "return", "true", ";", "}", "if", "(", "!", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "||", "(", "ValVT", ".", "isVector", "(", ")", "&&"], "ground_truth": ["ValVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", "{"], "File": "X86CallingConv (2)", "Func": "CC_X86_64_VectorCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7363, "Length": 96, "Cover_Rate": 0.35424354243542433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "("], "ground_truth": [")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo32", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7364, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t2", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "t2", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "t1", ",", "t2", ")", ")", ";", "}", "}", "if", "(", "orig_mode", "==", "BLKmode", ")", "{", "if", "(", "bytes", ">", "<NUM_LIT>", "&&", "bytes", "<=", "<NUM_LIT>", ")", "mode", "=", "(", "bytes", ">", "<NUM_LIT>", "?", "DImode", ":", "SImode", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "mode", "=", "DImode", ";", "}", "return", "gen_reg_or_parallel", "(", "mode", ","], "ground_truth": ["orig_mode", ",", "regno", ")", ";"], "File": "i386", "Func": "function_arg_ms_64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7365, "Length": 78, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "aarch64_min_divisions_for_recip_mul", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "==", "<NUM_LIT>"], "ground_truth": [")", "return", "aarch64_tune_params", ".", "min_div_recip_mul_sf", ";"], "File": "aarch643", "Func": "aarch64_min_divisions_for_recip_mul", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7366, "Length": 24, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_shrdi_epi16", "(", "__mmask16", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ",", "int", "__D", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrd_v16hi_mask", "(", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__C", ",", "__D", ",", "("], "ground_truth": ["__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__A", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_maskz_shrdi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7367, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "IntCCTo<ISA_LIT>CC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ","], "ground_truth": ["<STR_LIT>", ",", "Cmp", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSETCCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7368, "Length": 143, "Cover_Rate": 0.5335820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFlavorIntel", "(", ")"], "ground_truth": ["const", "{"], "File": "X86Subtarget36", "Func": "isFlavorIntel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7369, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getPointerSize", "(", ")", ",", "Align", ")", ";", "MIB", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "MMO", ")", ";", "return", "ResultReg", ";", "}", "addConstantPoolReference", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc"], "ground_truth": [")", ",", "ResultReg", ")", ",", "CPI", ",", "PICBase", ",", "OpFlag", ")", ";"], "File": "X86FastISel110", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7370, "Length": 168, "Cover_Rate": 0.32245681381957775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNTTIImpl", "::", "GCNTTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F"], "ground_truth": [")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphics", "(", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7371, "Length": 76, "Cover_Rate": 0.7378640776699029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "op", ")", ")", "regnum", "=", "REGNO", "(", "op", ")", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "regnum", "=", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "else", "return", "false"], "ground_truth": [";"], "File": "rs6000", "Func": "virtual_stack_registers_memory_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7372, "Length": 60, "Cover_Rate": 0.7228915662650602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "VReg", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "MVT", "VMVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "V", "->"], "ground_truth": ["getType", "(", ")", ",", "true", ")", ".", "getSimpleVT", "(", ")", ";"], "File": "MipsFastISel14", "Func": "getRegEnsuringSimpleIntegerWidening", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7373, "Length": 39, "Cover_Rate": 0.31451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint32x2x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst2_lanev2si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ",", "__bu", ".", "__o", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "neon_vst2_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7374, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RestoreBasePointerOffset"], "ground_truth": ["!=", "<NUM_LIT>", ";"], "File": "X86MachineFunctionInfo (2)", "Func": "getRestoreBasePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7375, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "OfsOp", "=", "LdSt", ".", "getOperand", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "assert", "(", "OfsOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["OfsOp", ";"], "File": "AArch64InstrInfo (2)", "Func": "getMemOpBaseRegImmOfsOffsetOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7376, "Length": 31, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ","], "ground_truth": ["Kind", ",", "<NUM_LIT>", ")", ";"], "File": "ARMMCInstLower34", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7377, "Length": 65, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "MEM_P", "(", "mem_rtx", ")", ")", ";", "if", "(", "REG_P", "(", "XEXP", "(", "mem_rtx", ",", "<NUM_LIT>", ")", ")", ")", "return", "NULL_RTX", ";", "plus_rtx", "=", "XEXP", "(", "mem_rtx", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "plus_rtx", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "case", "POST_INC", ":", "case", "POST_DEC", ":", "return", "NULL_RTX", ";", "case", "PLUS", ":", "if", "(", "REG_P", "(", "XEXP", "(", "plus_rtx", ",", "<NUM_LIT>", ")"], "ground_truth": [")", ")", "offset_rtx", "=", "XEXP", "(", "plus_rtx", ",", "<NUM_LIT>", ")", ";"], "File": "nds32-utils", "Func": "extract_offset_rtx", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7378, "Length": 88, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RA", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "BP", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "RA", ")", ";", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "FP", ")", ";", "}", "if", "(", "hasBP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "BP", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "<ISA_LIT>FI", "->", "createEhDataRegsFI", "(", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "isISR", "(", ")"], "ground_truth": [")", "<ISA_LIT>FI", "->", "createISRRegFI", "(", ")", ";"], "File": "MipsSEFrameLowering11", "Func": "determineCalleeSaves", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7379, "Length": 106, "Cover_Rate": 0.31085043988269795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dst", "=", "change_address", "(", "dst", ",", "VOIDmode", ",", "dst_addr", ")", ";", "src", "=", "change_address", "(", "src", ",", "VOIDmode", ",", "src_addr", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "count", ",", "constm1_rtx", ",", "count", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "count", ")", "emit_move_insn", "(", "count", ",", "temp", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "lshr_optab", ",", "count", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "blocks", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_label", "(", "loop_start_label", ")", ";", "if", "(", "TARGET_Z10", "&&", "(", "GET_CODE", "(", "len", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "len", ")", ">", "<NUM_LIT>", ")", ")", "{", "rtx", "prefetch", ";", "prefetch", "=", "gen_prefetch", "(", "gen_rtx_PLUS", "(", "Pmode", ",", "src_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "const0_rtx", ",", "const0_rtx", ")", ";", "PREFETCH_SCHEDULE_BARRIER_P", "(", "prefetch", ")", "=", "true", ";", "emit_insn", "(", "prefetch", ")", ";", "prefetch", "=", "gen_prefetch", "(", "gen_rtx_PLUS", "(", "Pmode", ",", "dst_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "const1_rtx", ",", "const0_rtx", ")", ";", "PREFETCH_SCHEDULE_BARRIER_P", "(", "prefetch", ")", "=", "true", ";", "emit_insn", "(", "prefetch", ")", ";", "}", "emit_insn", "(", "gen_movmem_short", "(", "dst", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")"], "ground_truth": [")", ")", ";"], "File": "s3904", "Func": "s390_expand_movmem", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7380, "Length": 217, "Cover_Rate": 0.3580858085808581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AnnotateKernelFeatures", "::", "doInitialization", "(", "CallGraph", "&", "CG", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable"], "ground_truth": ["<", "TargetPassConfig", ">", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7381, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", ".", "Group", "!=", "RegV", "&&", "Reg", ".", "Group", "!=", "RegFP", ")", "{", "Error", "(", "Reg", ".", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "break", ";", "}", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "parseIntegerRegister", "(", "Reg", ",", "Group", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "return", "MatchOperand_NoMatch", ";", "const", "unsigned", "*", "Regs", ";", "switch", "(", "Kind", ")", "{", "case", "GR32Reg", ":", "Regs", "=", "<STR_LIT>", ";", "break", ";", "case", "GRH32Reg", ":", "Regs", "=", "<STR_LIT>", ";", "break", ";", "case", "GR64Reg", ":", "Regs", "=", "<STR_LIT>", ";", "break", ";", "case", "GR128Reg", ":", "Regs", "=", "<STR_LIT>", ";", "break", ";", "case", "FP32Reg", ":", "Regs", "=", "<STR_LIT>", ";", "break", ";", "case", "FP64Reg", ":", "Regs", "=", "<STR_LIT>"], "ground_truth": [";", "break", ";"], "File": "SystemZAsmParser23", "Func": "parseRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7382, "Length": 130, "Cover_Rate": 0.3051643192488263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", "+", "i", ")", ")", "{", "FPIsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "FPIsUsed", ")", "return", "false", ";", "Bundles", "=", "&", "getAnalysis", "<", "EdgeBundles", ">", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bundleCFG", "(", "MF", ")", ";", "StackTop", "=", "<NUM_LIT>", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Processed", ";", "MachineBasicBlock", "*", "Entry", "=", "MF", ".", "begin", "(", ")", ";", "bool", "Changed"], "ground_truth": ["=", "false", ";"], "File": "X86FloatingPoint55", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7383, "Length": 100, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "ReplacedZeroSplat", "=", "replaceZeroVectorStore", "(", "DAG", ",", "*", "S", ")", ")", "return", "ReplacedZeroSplat", ";", "if", "(", "!", "Subtarget", "->", "isMisaligned128StoreSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "*", "S", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "("], "ground_truth": ["S", ")", ";"], "File": "AArch64ISelLowering99", "Func": "splitStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7384, "Length": 146, "Cover_Rate": 0.33640552995391704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ScopeTops", "(", "MF", ".", "getNumBlockIDs", "(", ")", "+", "<NUM_LIT>", ")", ";", "DenseMap", "<", "const", "MachineInstr", "*", ",", "const", "MachineBasicBlock", "*", ">", "LoopTops", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "PlaceLoopMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "LoopTops", ",", "TII", ",", "MLI", ")", ";", "PlaceBlockMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "TII", ",", "MLI", ",", "MDT", ")", ";", "}", "SmallVector", "<", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Stack", ";", "for", "(", "auto", "&", "MBB", ":", "reverse", "(", "MF", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "reverse", "(", "MBB", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "ScopeTops", "[", "Stack", ".", "back", "(", ")", "->", "getNumber", "(", ")", "]", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Stack", ".", "back", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyCFGStackify4", "Func": "PlaceMarkers", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7385, "Length": 168, "Cover_Rate": 0.4732394366197183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_simd_bslv16qi_suss", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vbslq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7386, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARCompact", "Func": "ARCCCToString", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7387, "Length": 84, "Cover_Rate": 0.5419354838709678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ",", "LIS", "->", "getSlotIndexes", "(", ")", ")", ")", ";", "bool", "Changed", "=", "false", ";", "Changed", "|=", "coalesceSegments", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Changed", "|=", "splitInBlock", "(", "*", "I", ")", ";", "Changed", "|=", "predicateInBlock", "(", "*"], "ground_truth": ["I", ")", ";"], "File": "HexagonExpandCondsets24", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7388, "Length": 86, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "isConstantImm", "(", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getConstantImm"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "RV16KAsmParser", "Func": "isSImm4", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7389, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CCVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDLoc", "DL", "(", "N0", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SrcVT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CCVT", ",", "LHS", ",", "RHS", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "DUPMask", "(", "CCVT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getVectorShuffle", "(", "CCVT", ",", "DL", ",", "SetCC", ",", "SetCC", ",", "DUPMask", ".", "data", "("], "ground_truth": [")", ")", ";"], "File": "AArch64ISelLowering137", "Func": "performSelectCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7390, "Length": 121, "Cover_Rate": 0.4033333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBDRAddr64Disp12", "(", ")"], "ground_truth": ["const", "{"], "File": "SystemZAsmParser1", "Func": "isBDRAddr64Disp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7391, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset"], "ground_truth": [",", "true", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7392, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RLI", ".", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "if", "(", "LD", "->", "isIndexed", "(", ")", "&&", "LD", "->", "getOffset", "(", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "assert", "(", "LD", "->", "getAddressingMode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RLI", ".", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RLI", ".", "Ptr", ".", "getValueType", "(", ")", ",", "RLI", ".", "Ptr", ",", "LD", "->", "getOffset", "(", ")", ")", ";", "}", "RLI", ".", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "RLI", ".", "MPI", "=", "LD", "->", "getPointerInfo", "(", ")", ";", "RLI", ".", "IsInvariant", "=", "LD", "->", "isInvariant", "(", ")", ";", "RLI", ".", "Alignment", "=", "LD", "->", "getAlignment", "(", ")", ";", "RLI", ".", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "RLI", ".", "Ranges", "=", "LD"], "ground_truth": ["->", "getRanges", "(", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "canReuseLoadAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7393, "Length": 136, "Cover_Rate": 0.43037974683544306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printDstIdx64", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "X86IntelInstPrinter (2)", "Func": "printDstIdx64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7394, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "bool", "ReqIndirectLoad", "=", "Func", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "&&", "(", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", "||", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsSEInstrInfo31", "Func": "loadRegFromStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7395, "Length": 381, "Cover_Rate": 0.5737951807228916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NaCl<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ",", "StringRef", "CPU", ")", ":", "ELF<ISA_LIT>_64AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ",", "STI"], "ground_truth": ["(", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", "(", "<STR_LIT>", ",", "CPU", ",", "<STR_LIT>", ")", ")", "{"], "File": "X86AsmBackend83", "Func": "NaClX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7396, "Length": 37, "Cover_Rate": 0.6607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getFramePointerReg", "(", "const", "<ISA_LIT>Subtarget", "&"], "ground_truth": ["STI", ")", "{"], "File": "ARMBaseRegisterInfo10", "Func": "getFramePointerReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7397, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFunction", "("], "ground_truth": [")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyRegisterInfo13", "Func": "canRealignStack", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7398, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "||", "GET_CODE"], "ground_truth": ["(", "x", ")", "==", "PRE_INC", ";"], "File": "m68hc111", "Func": "m68hc11_auto_inc_p", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7399, "Length": 29, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "Helper", "[", "NoFPRet", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "char", "*", "Name", "=", "Helper", "[", "RV", "]", ";", "AttributeList", "A", ";", "Value", "*", "Params", "[", "]", "=", "{", "RVal", "}", ";", "Modified", "=", "true", ";", "A", "=", "A", ".", "addFnAttribute", "(", "C", ",", "<STR_LIT>", ")", ";", "A", "=", "A", ".", "addFnAttribute", "(", "C", ",", "Attribute", "::", "ReadNone", ")", ";", "A", "=", "A", ".", "addFnAttribute", "(", "C", ",", "Attribute", "::", "NoInline", ")", ";", "FunctionCallee", "F", "=", "(", "M", "->", "getOrInsertFunction", "(", "Name", ",", "A", ",", "MyVoid", ",", "T", ")", ")", ";", "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", ",", "&", "I", ")", ";", "}", "else", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "FunctionType", "*", "FT", "=", "CI", "->", "getFunctionType", "(", ")", ";", "Function", "*", "F_", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "needsFPReturnHelper", "(", "*", "FT", ")", "&&", "!", "(", "F_", "&&", "isIntrinsicInline", "(", "F_", ")", ")", ")", "{", "Modified", "=", "true", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "F_", "&&", "!", "isIntrinsicInline", "(", "F_", ")", ")", "{", "if", "(", "needsFPReturnHelper", "(", "*", "F_", ")", ")", "{", "Modified", "=", "true", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "needsFPHelperFromSig", "(", "*"], "ground_truth": ["F_", ")", ")", "{"], "File": "Mips16HardFloat14", "Func": "fixupFPReturnAndCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7400, "Length": 237, "Cover_Rate": 0.6220472440944882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsQPXType", "=", "ST", "->", "hasQPX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "unsigned", "MemBytes", "=", "Src", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", "&&", "(", "MemBytes", "==", "<NUM_LIT>", "||", "(", "ST", "->", "hasP8Vector", "(", ")", "&&", "MemBytes", "==", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "!", "SrcBytes", "||", "!", "Alignment", "||", "Alignment", ">=", "SrcBytes", ")", "return", "Cost", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "(", "(", "!", "ST", "->", "hasP8Vector", "(", ")", "&&", "IsAltivecType", ")", "||", "IsQPXType", ")", "&&", "Alignment", ">=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "getStoreSize", "(", ")", ")", "return", "Cost", "+", "LT", ".", "first", ";", "if", "(", "IsVSXType", "||", "(", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", ")", ")", "return", "Cost", ";", "if", "(", "TLI", "->", "allowsMisalignedMemoryAccesses", "(", "LT", ".", "second", ",", "<NUM_LIT>", ")", ")", "return", "Cost", ";", "assert", "(", "Alignment", ")", ";", "Cost", "+=", "LT", ".", "first", "*", "(", "(", "SrcBytes", "/", "Alignment", "->", "value", "(", ")", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "PPCTargetTransformInfo43", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7401, "Length": 197, "Cover_Rate": 0.4679334916864608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "renderLogicalImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "I", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "CstVal", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "("], "ground_truth": [")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "renderLogicalImm32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7402, "Length": 57, "Cover_Rate": 0.7402597402597403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "push_buf", "[", "<NUM_LIT>", "]", ";", "enum", "indirect_thunk_prefix", "need_prefix", "=", "indirect_thunk_need_prefix", "(", "current_output_insn", ")", ";", "int", "regno", "=", "-", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "!=", "indirect_branch_thunk_inline", ")", "{", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_branch_thunk", ")", "indirect_thunk_needed", "=", "true", ";", "indirect_thunk_name", "(", "thunk_name_buf", ",", "regno", ",", "need_prefix", ",", "false", ")", ";", "thunk_name", "=", "thunk_name_buf", ";", "}", "else", "thunk_name", "=", "NULL", ";", "snprintf", "(", "push_buf", ",", "sizeof", "(", "push_buf", ")", ",", "<STR_LIT>", ",", "TARGET_64BIT", "?", "'q'", ":", "'l'", ",", "xasm", ")", ";", "if", "(", "sibcall_p", ")", "{", "output_asm_insn", "(", "push_buf", ",", "&", "call_op", ")", ";", "if", "(", "thunk_name", "!=", "NULL", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "thunk_name", ")", ";", "else", "output_indirect_thunk", "(", "regno", ")", ";", "}", "else", "{", "char", "indirectlabel1", "[", "<NUM_LIT>", "]", ";", "char", "indirectlabel2", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "indirectlabel1", ",", "INDIRECT_LABEL", ",", "indirectlabelno", "++", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "indirectlabel2", ",", "INDIRECT_LABEL", ",", "indirectlabelno", "++", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "indirectlabel2", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "indirectlabel1", ")", ";", "if", "(", "MEM_P", "(", "call_op", ")", ")", "{", "struct", "ix86_address", "parts", ";", "rtx", "addr", "=", "XEXP", "(", "call_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "ix86_decompose_address", "(", "addr", ",", "&", "parts", ")", "&&", "parts", ".", "base", "==", "stack_pointer_rtx", ")", "{", "if", "(", "parts", ".", "index", ")", "{", "addr", "=", "gen_rtx_MULT", "(", "Pmode", ",", "parts", ".", "index", ",", "GEN_INT", "(", "parts", ".", "scale", ")", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "addr", ")", ";", "}", "else", "addr", "=", "stack_pointer_rtx", ";", "rtx", "disp", ";", "if", "(", "parts", ".", "disp", "!=", "NULL_RTX", ")", "disp", "=", "plus_constant", "(", "Pmode", ",", "parts", ".", "disp", ",", "UNITS_PER_WORD", ")", ";", "else", "disp", "=", "GEN_INT", "(", "UNITS_PER_WORD", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ",", "disp", ")", ";", "call_op", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "call_op", ")", ",", "addr", ")", ";", "}", "}", "output_asm_insn", "(", "push_buf", ",", "&", "call_op", ")", ";", "if", "(", "thunk_name", "!=", "NULL", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "thunk_name", ")", ";", "else", "output_indirect_thunk", "(", "regno", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "indirectlabel2"], "ground_truth": [")", ";"], "File": "i3868", "Func": "ix86_output_indirect_branch_via_push", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7403, "Length": 358, "Cover_Rate": 0.8796068796068796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "("], "ground_truth": [")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ";"], "File": "LC3bFrameLowering", "Func": "hasFP", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7404, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "maxDForm2Offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "return", "DFormAddressPredicate", "(", "Op", ",", "N", ",", "Disp", ","], "ground_truth": ["Base", ",", "minDForm2Offset", ",", "maxDForm2Offset", ")", ";"], "File": "SPUISelDAGToDAG", "Func": "SelectDForm2Addr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7405, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64RedundantCopyElimination", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7406, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_load_epi32", "(", "__mmask8", "__U", ",", "void", "const", "*"], "ground_truth": ["__P", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_load_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7407, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "Legalizer"], "ground_truth": ["(", ")", ")", ";"], "File": "M68kTargetMachine", "Func": "addLegalizeMachineIR", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7408, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Address", ",", "Predicate", ",", "Base", ",", "Modifier", ",", "Offset", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ","], "ground_truth": ["VTs", ",", "Ops", ")", ";"], "File": "HexagonISelDAGToDAGHVX1", "Func": "SelectV65GatherPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7409, "Length": 88, "Cover_Rate": 0.3176895306859206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "num_of_st", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "int", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "(", "STACK_REGNO_P", "(", "regno", ")", "||", "MMX_REGNO_P", "(", "regno", ")", ")", "&&", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "{", "num_of_st", "++", ";", "break", ";", "}", "if", "(", "num_of_st", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "return_with_x87", "=", "false", ";", "return_with_x87", "=", "(", "crtl", "->", "return_rtx", "&&", "(", "STACK_REG_P", "(", "crtl", "->", "return_rtx", ")", ")", ")", ";", "bool", "complex_return", "=", "false", ";", "complex_return", "=", "(", "crtl", "->", "return_rtx", "&&", "COMPLEX_MODE_P", "(", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ")", ")", ";", "if", "(", "return_with_x87", ")", "if", "(", "complex_return", ")", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "rtx", "st_reg", "=", "gen_rtx_REG", "(", "XFmode", ",", "FIRST_STACK_REG", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "CONST0_RTX", "(", "XFmode", ")", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ","], "ground_truth": ["st_reg", ")", ")", ";"], "File": "i3861", "Func": "zero_all_st_registers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7410, "Length": 194, "Cover_Rate": 0.8508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ";", "assert", "(", "Reg", "&&", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "Val", ",", "Flag", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7411, "Length": 220, "Cover_Rate": 0.3017832647462277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ImageTy", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "ImageTypeDescriptor", "TD", "(", "SampledTy", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "("], "ground_truth": [")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ImageTy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "SPIRVDuplicatesTracker", "Func": "SampledImageTypeDescriptor", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7412, "Length": 94, "Cover_Rate": 0.7401574803149606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "avoid_collisions", "(", "tag_map", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "num", ")", ";", "tag_map", ".", "traverse", "<", "void", "*", ",", "dump_insn_list", ">", "(", "NULL", ")", ";", "}", "tag_map", ".", "traverse", "<", "void", "*", ","], "ground_truth": ["free_insn_info", ">", "(", "NULL", ")", ";"], "File": "falkor-tag-collision-avoidance", "Func": "FOR_EACH_LOOP", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7413, "Length": 48, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ENCODING_CO", ":", "case", "ENCODING_CT", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "ENCODING_IB", ":", "case", "ENCODING_IW", ":", "case", "ENCODING_ID", ":", "case", "ENCODING_IO", ":", "case", "ENCODING_Iv", ":", "case", "ENCODING_Ia", ":", "translateImmediate", "(", "mcInst", ",", "insn", ".", "immediates", "[", "insn", ".", "numImmediatesTranslated", "++", "]", ",", "operand", ",", "insn", ",", "Dis", ")", ";", "return", "false", ";", "case", "ENCODING_SI", ":", "return", "translateSrcIndex", "(", "mcInst", ",", "insn", ")", ";", "case", "ENCODING_DI", ":", "return", "translateDstIndex", "(", "mcInst", ",", "insn", ")", ";", "case", "ENCODING_RB", ":", "case", "ENCODING_RW", ":", "case", "ENCODING_RD", ":", "case"], "ground_truth": ["ENCODING_RO", ":"], "File": "X86Disassembler (2)1", "Func": "translateOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7414, "Length": 90, "Cover_Rate": 0.35019455252918286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVarArg", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "if", "(", "CallerCC", "!=", "CalleeCC", ")", "return", "false", ";", "if", "(", "CalleeCC", "!=", "CallingConv", "::", "Fast", "&&", "CalleeCC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "if", "(", "any_of", "(", "Ins", ",", "[", "]", "(", "const", "<STR_LIT>", "&", "IA", ")", "{", "return", "IA", ".", "Flags", "."], "ground_truth": ["isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";"], "File": "PPCISelLowering144", "Func": "IsEligibleForTailCallOptimization_64SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7415, "Length": 88, "Cover_Rate": 0.31654676258992803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "insert", "(", "Mang", "->", "makeNameProper", "(", "F", "->", "getName", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "emitFunctionHeader", "(", "MF", ")", ";", "if", "(", "TAI", "->", "doesSupportDebugInformation", "(", ")", "||", "TAI", "->", "doesSupportExceptionHandling", "(", ")", ")", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "bool", "hasAnyRealCode", "=", "false", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "VerboseAsm", "&&", "(", "I", "->", "pred_empty", "(", ")", "||", "I", "->", "isOnlyReachableByFallthrough", "(", ")", ")", ")", "{", "}", "else", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "IE", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "if", "(", "!", "II", "->", "isLabel", "(", ")", ")", "hasAnyRealCode", "=", "true", ";", "printMachineInstruction", "(", "II", ")", ";", "}", "}", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "!", "hasAnyRealCode", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'\\n'", ";", "if", "(", "TAI", "->", "doesSupportDebugInformation", "(", ")", ")", "DW", "->", "EndFunction", "(", "&", "MF", ")", ";", "EmitJumpTableInfo", "(", "MF", ".", "getJumpTableInfo", "("], "ground_truth": [")", ",", "MF", ")", ";"], "File": "X86ATTAsmPrinter", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7416, "Length": 239, "Cover_Rate": 0.7177177177177178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TM", "->", "getValue", "(", ")", ")", ";", "return", "C", "->"], "ground_truth": ["getZExtValue", "(", ")", ";"], "File": "TPCMemorySize", "Func": "readIntFromMetadata", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7417, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrq_n_u8", "(", "uint8x16_t", "__a", ",", "const", "int", "__imm"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vrshrq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7418, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint8_t"], "ground_truth": ["OSABI", ")", "{"], "File": "PPCELFObjectWriter1", "Func": "createPPCELFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7419, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumFixedFPRs", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDValue", "ArgValue", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "LocVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NumFixedGPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumFixedGPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "convertLocVTToValVT", "(", "DAG", ",", "DL", ",", "VA", ",", "Chain", ",", "ArgValue", ")", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "FuncInfo", "->", "setVarArgsFirstGPR", "(", "NumFixedGPRs", ")", ";", "FuncInfo", "->", "setVarArgsFirstFPR", "(", "NumFixedFPRs", ")", ";", "int64_t", "StackSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "int64_t", "RegSaveOffset", "=", "TFL", "->", "getOffsetOfLocalArea", "(", ")", ";", "unsigned", "RegSaveIndex", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", ",", "true", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "RegSaveIndex", ")", ";", "if", "(", "NumFixedFPRs", "<", "<STR_LIT>", ")", "{", "SDValue", "MemOps", "[", "<STR_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "NumFixedFPRs", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "{", "unsigned", "Offset", "=", "TFL", "->", "getRegSpillOffset", "(", "<STR_LIT>", "[", "I", "]", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", "+", "Offset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "("], "ground_truth": [")", ")", ";"], "File": "SystemZISelLowering36", "Func": "LowerFormalArguments", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7420, "Length": 468, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrq_m_n_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vrshrq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7421, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddcsh_round", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C"], "ground_truth": [",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_fmadd_sch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7422, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ia64_reloc_rw_mask", "(", "void", ")", "{", "return", "flag_pic", "?", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ia64", "Func": "ia64_reloc_rw_mask", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7423, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "SwitchSection", "(", "<STR_LIT>", "(", "OS", ".", "getContext", "(", ")", ")", ")", ";", "OS", ".", "EmitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "Header", ",", "sizeof", "(", "Header", ")", ")", ")", ";", "OS", ".", "PopSection", "(", ")"], "ground_truth": [";"], "File": "AMDGPUTargetStreamer20", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7424, "Length": 55, "Cover_Rate": 0.7971014492753623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "doesIgnoreDataTypeSuffix", "(", "StringRef", "Mnemonic", ","], "ground_truth": ["StringRef", "DT", ")", "{"], "File": "ARMAsmParser (2)", "Func": "doesIgnoreDataTypeSuffix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7425, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "function_resolver", "::", "report_no_such_form", "(", "type_suffix_index", "type", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", ",", "fndecl", ",", "get_vector_type", "(", "type", ")", ")", ";", "return", "error_mark_node"], "ground_truth": [";"], "File": "aarch64-sve-builtins", "Func": "report_no_such_form", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7426, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>3DNowLevel", "=", "NoThreeDNow", ";", "HasX87", "=", "false", ";", "HasCMov", "=", "false", ";", "Has<ISA_LIT>_64", "=", "false", ";", "HasPOPCNT", "=", "false", ";", "HasSSE4A", "=", "false", ";", "HasAES", "=", "false", ";", "HasFXSR", "=", "false", ";", "HasXSAVE", "=", "false", ";", "HasXSAVEOPT", "=", "false", ";", "HasXSAVEC", "=", "false", ";", "HasXSAVES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasLWP", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasVPOPCNTDQ", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "="], "ground_truth": ["false", ";"], "File": "X86Subtarget24", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7427, "Length": 168, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "hasVecPolicyOp", "(", "uint64_t", "TSFlags", ")", "{", "return", "TSFlags", "&", "HasVecPolicyOpMask"], "ground_truth": [";"], "File": "RISCVBaseInfo", "Func": "hasVecPolicyOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7428, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "ARMLegalizerInfo1", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7429, "Length": 77, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "DFmode", ":", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "DImode", ":", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_rtx_MEM", "(", "QImode", ",", "func", ")", ";", "tmp", "=", "emit_call_insn", "(", "gen_call_value", "(", "reg", ",", "tmp", ",", "const0_rtx", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "CALL_INSN_FUNCTION_USAGE", "(", "tmp", ")", "=", "usage", ";", "RTL_CONST_CALL_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "tmp", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")"], "ground_truth": [";"], "File": "alpha5", "Func": "alpha_emit_xfloating_libcall", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7430, "Length": 88, "Cover_Rate": 0.31095406360424027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__c", "=", "(", "__v4sf", ")", "vec_cmpeq", "(", "__a", ",", "__b", ")", ";", "return", "(", "(", "__m128", ")", "vec_sel", "(", "(", "__v4sf", ")", "__A", ",", "__c", ","], "ground_truth": ["__mask", ")", ")", ";"], "File": "xmmintrin2", "Func": "_mm_cmpeq_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7431, "Length": 42, "Cover_Rate": 0.4158415841584158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstSize", "!=", "<NUM_LIT>", "&&", "DstSize", "!=", "<NUM_LIT>", "&&", "DstSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Register", "Src1Op1", "=", "FAddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Op2", "=", "FAddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Shuffle", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ",", "Src1Op2", ",", "MRI", ")", ";", "MachineInstr", "*", "Other", "=", "MRI", ".", "getVRegDef", "(", "Src1Op1", ")", ";", "if", "(", "!", "Shuffle", ")", "{", "Shuffle", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ",", "Src1Op1", ",", "MRI", ")", ";", "Other", "=", "MRI", ".", "getVRegDef", "(", "Src1Op2", ")", ";", "}", "if", "(", "Shuffle", "&&", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getShuffleMask", "(", ")", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Other", "==", "MRI", ".", "getVRegDef", "(", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "std", "::", "get", "<", "<NUM_LIT>", ">", "("], "ground_truth": ["MatchInfo", ")", "=", "TargetOpcode", "::", "G_FADD", ";"], "File": "AArch64PostLegalizerCombiner (2)", "Func": "matchExtractVecEltPairwiseAdd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7432, "Length": 153, "Cover_Rate": 0.4751552795031056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Wd", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wd_in", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Lane", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Fs", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "Subtarget", ".", "useOddSPReg", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Fs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "Wd_in", ")"], "ground_truth": [".", "addImm", "(", "Lane", ")", ".", "addReg", "(", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "emitINSERT_FW", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7433, "Length": 183, "Cover_Rate": 0.8356164383561644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srai_epi32"], "ground_truth": ["(", "__m512i", "__A", ",", "unsigned", "int", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_srai_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7434, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateShiftedRegister", "(", "<STR_LIT>", "ShTy", ",", "unsigned", "SrcReg", ",", "unsigned", "ShiftReg", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_ShiftedRegister", ")", ";", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg"], "ground_truth": ["=", "SrcReg", ";"], "File": "ARMAsmParser (2)", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7435, "Length": 50, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "assert", "(", "ResourceTracker", "->", "canReserveResources", "(", "MI", ")", ")", ";", "ResourceTracker", "->", "reserveResources", "("], "ground_truth": ["MI", ")", ";"], "File": "TPCVLIWPacketizer", "Func": "addToPacket", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7436, "Length": 28, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "Sym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "ATy", "->", "getNumElements", "(", ")", ")", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "MAI", "->", "getWeakDefDirective", "(", ")", "+", "Twine", "(", "Sym", "->", "getName", "(", ")", ")", "+"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "XCoreAsmPrinter12", "Func": "emitArrayBound", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7437, "Length": 79, "Cover_Rate": 0.4876543209876543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "msp430_pass_by_reference", "(", "cumulative_args_t", "cap", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool"], "ground_truth": ["named", "ATTRIBUTE_UNUSED", ")", "{"], "File": "msp4302", "Func": "msp430_pass_by_reference", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7438, "Length": 19, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ia64_function_arg_offset", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "const_tree", "type", ",", "int", "words", ")", "{", "if", "(", "TARGET_ABI_OPEN_VMS", "||", "(", "cum", "->", "words", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")"], "ground_truth": ["!=", "REAL_TYPE", ")", "return", "TYPE_ALIGN", "(", "type", ")", ">", "<NUM_LIT>", "*", "BITS_PER_UNIT", ";"], "File": "ia64", "Func": "ia64_function_arg_offset", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7439, "Length": 61, "Cover_Rate": 0.8970588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "{", "auto", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MI", ".", "getMF", "(", ")", "->", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "isPowerOf2_64", "(", "MMO", "->", "getSize", "(", ")", ")", ")", "return", "false", ";", "bool", "isUnaligned", "=", "MMO", "->", "getSize", "(", ")", ">", "MMO", "->", "getAlignment", "(", ")", ";", "if", "(", "!", "STI", ".", "systemSupportsUnalignedAccess", "(", ")", "&&"], "ground_truth": ["isUnaligned", ")", "return", "false", ";"], "File": "MipsPreLegalizerCombiner9", "Func": "combine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7440, "Length": 88, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "DstReg", "==", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "AArch64InstrInfo114", "Func": "foldMemoryOperandImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7441, "Length": 91, "Cover_Rate": 0.6148648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "("], "ground_truth": [")", ";"], "File": "MipsTargetMachine19", "Func": "getTargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7442, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "rmw", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "errata_skip", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "wrap_k", "=", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "||", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "(", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "||", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "||", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "wrap_k", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "wrap_k", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "LINK_RELAX_SPEC", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "LINK_ARCH_SPEC", ")", ";", "if", "(", "is_device", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "mcu", "->", "data_section_start", "!=", "arch", "->", "default_data_section_start", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "<NUM_LIT>", "+", "mcu", "->", "data_section_start", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "mcu", "->", "text_section_start", "!=", "<NUM_LIT>", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "<NUM_LIT>", "+", "mcu", "->", "text_section_start", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "is_device", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "arch", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "sp8_spec", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "help_dev_lib_name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "mcu", "->", "macro", ",", "mcu", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "f", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "gen-avr-mmcu-specs3", "Func": "print_mcu", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7443, "Length": 307, "Cover_Rate": 0.4442836468885673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_cvtmask2b256", "(", "__A"], "ground_truth": [")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_movm_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7444, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")"], "ground_truth": ["!=", "<STR_LIT>", ";"], "File": "ARMBaseInstrInfo22", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7445, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "int", ">", "FI", ";", "if", "(", "FuncInfo", "->", "isCalleeSavedReg", "(", "CSRegs", ",", "LowestAvailableVGPR", ")", ")", "FI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "const", "auto", "*", "ReservedVGPRInfoItr", "=", "std", "::", "find_if", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ",", "[", "PreReservedVGPR", "]", "(", "const", "auto", "&", "SpillRegInfo", ")", "{", "return", "SpillRegInfo", ".", "VGPR", "==", "PreReservedVGPR", ";", "}", ")", ";", "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";", "auto", "Index", "=", "std", "::", "distance", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "ReservedVGPRInfoItr", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "Index", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "return", "true"], "ground_truth": [";"], "File": "SILowerSGPRSpills2", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7446, "Length": 152, "Cover_Rate": 0.5801526717557252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return"], "ground_truth": ["InstrItins", ";"], "File": "AMDGPUTargetMachine", "Func": "getInstrItineraryData", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7447, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Chain", "=", "Store", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->"], "ground_truth": ["getPointerInfo", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7448, "Length": 157, "Cover_Rate": 0.4577259475218659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "NumBytes", "=", "AFI"], "ground_truth": ["->", "getLocalStackSize", "(", ")", ";"], "File": "AArch64FrameLowering10", "Func": "canUseRedZone", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7449, "Length": 72, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["k_Tok", ";"], "File": "MSP430AsmParser", "Func": "isToken", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7450, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ADDR16_HI", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR16_HI", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ADDR24_BANK", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR24_BANK", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ADDR24_SEGMENT_LO", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR24_SEGMENT_LO", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ADDR24_SEGMENT_HI", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR24_SEGMENT_HI", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR16", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ADDR24_SEGMENT", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR24_SEGMENT", ";", "}", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_IMM8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR8", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR16_LO", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR16_HI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR24", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR24_BANK", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_ADDR24_SEGMENT", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MOSELFObjectWriter", "Func": "getRelocType", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7451, "Length": 144, "Cover_Rate": 0.4458204334365325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_palignr128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__N", "*", "<NUM_LIT>", ",", "(", "__v2di", ")", "__W", ","], "ground_truth": ["(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_alignr_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7452, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "&", "getHSAMetadataRoot", "(", ")", "{", "return", "HSAMetadataRoot"], "ground_truth": [";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "getHSAMetadataRoot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7453, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitRawBytes", "(", "StringRef", "Data", ")", "{", "MCTargetStreamer", "::", "emitRawBytes", "(", "Data", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", ";", "const", "char", "*", "Directive", "=", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "unsigned", "NumElements", "=", "Data", ".", "size", "(", ")", ";", "const", "unsigned", "MaxLen", "=", "<NUM_LIT>", ";", "unsigned", "NumChunks", "=", "<NUM_LIT>", "+", "(", "(", "NumElements", "-", "<NUM_LIT>", ")", "/", "MaxLen", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumChunks", ";", "++", "I", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "("], "ground_truth": ["Str", ")", ";"], "File": "NVPTXTargetStreamer9", "Func": "emitRawBytes", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7454, "Length": 99, "Cover_Rate": 0.4876847290640394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "PTXISelLowering5", "Func": "LowerOperation", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7455, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "compute_total_frame_size", "(", "void", ")", "{", "int", "total_size", "=", "(", "get_frame_size", "(", ")", "+", "tilepro_saved_regs_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "if", "(", "!", "tilepro_current_function_is_leaf", "(", ")", "||", "cfun", "->", "calls_alloca", ")", "{", "total_size", "+=", "STACK_POINTER_OFFSET"], "ground_truth": [";"], "File": "tilepro", "Func": "compute_total_frame_size", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7456, "Length": 46, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", ";", "PB", ".", "registerOptimizerLastEPCallback", "(", "[", "=", "]", "(", "ModulePassManager", "&", "MPM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "LoopPassManager", "LPM", "(", "DebugPassManager", ")", ";", "FunctionPassManager", "FPM", "(", "DebugPassManager", ")", ";", "LPM", ".", "addPass", "(", "<ISA_LIT>VectorLoopCarriedReusePass", "(", ")", ")", ";", "FPM", ".", "addPass", "(", "createFunctionToLoopPassAdaptor", "(", "std", "::", "move", "(", "LPM", ")", ")", ")", ";", "MPM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}"], "ground_truth": [")", ";"], "File": "HexagonTargetMachine33", "Func": "registerPassBuilderCallbacks", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7457, "Length": 75, "Cover_Rate": 0.646551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "ix86_eax_live_at_start_p", "(", ")", ")", ";", "gcc_assert", "(", "m", "->", "fs", ".", "sp_offset", ">=", "frame", ".", "sse_reg_save_offset", ")", ";", "align", "=", "GET_MODE_ALIGNMENT", "(", "V4SFmode", ")", ";", "addr", "=", "choose_baseaddr", "(", "frame", ".", "stack_realign_offset", "+", "xlogue", ".", "get_stub_ptr_offset", "(", ")", ",", "&", "align", ",", "AX_REG", ")", ";", "gcc_assert", "(", "align", ">=", "GET_MODE_ALIGNMENT", "(", "V4SFmode", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "rax", ",", "addr", ")", ")", ";", "sym", "=", "xlogue", ".", "get_stub_rtx", "(", "frame_pointer_needed", "?", "XLOGUE_STUB_SAVE_HFP", ":", "XLOGUE_STUB_SAVE", ")", ";", "RTVEC_ELT", "(", "v", ",", "vi", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "sym", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ncregs", ";", "++", "i", ")", "{", "const", "xlogue_layout", "::", "reginfo", "&", "r", "=", "xlogue", ".", "get_reginfo", "(", "i", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "(", "SSE_REGNO_P", "(", "r", ".", "regno", ")"], "ground_truth": ["?", "V4SFmode", ":", "word_mode", ")", ",", "r", ".", "regno", ")", ";"], "File": "i386", "Func": "ix86_emit_outlined_ms2sysv_save", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7458, "Length": 147, "Cover_Rate": 0.5212765957446809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vaddcuw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector"], "ground_truth": ["signed", "int", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_addc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7459, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "xstormy16_carry_plus_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "("], "ground_truth": ["x", ",", "<NUM_LIT>", ")", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">", "<NUM_LIT>", ")", ")", ";"], "File": "stormy163", "Func": "xstormy16_carry_plus_operand", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7460, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "{", "scalar_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "REAL_VALUE_TYPE", "f", "=", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "inner_mode", ")", ";", "rtx", "ele", "=", "const_double_from_real_value", "(", "f", ",", "inner_mode", ")", ";", "start_sequence", "(", ")", ";", "rtx", "dest", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "dup", "=", "gen_const_vec_duplicate", "(", "mode", ",", "ele", ")", ";", "emit_move_insn", "(", "dest", ",", "dup", ")", ";", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "rtx", "src", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ";", "ASSERT_TRUE", "(", "rtx_equal_p", "(", "src", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "end_sequence", "(", ")", ";", "}", "}", "FOR_EACH_MODE_IN_CLASS", "(", "mode", ",", "MODE_VECTOR_BOOL", ")", "{", "if", "(", "riscv_v_ext_vector_mode_p", "(", "mode", ")", ")", "{", "start_sequence", "(", ")", ";", "rtx", "dest", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "dest", ",", "CONSTM1_RTX", "(", "mode", ")", ")", ";", "rtx_insn", "*", "insn", "="], "ground_truth": ["get_last_insn", "(", ")", ";"], "File": "riscv-selftests", "Func": "run_const_vector_selftests", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7461, "Length": 160, "Cover_Rate": 0.40302267002518893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", "->", "isFPOnlySP", "(", ")", "?", "TargetTransformInfo", "::", "TCC_Expensive", ":", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "}", "return", "TargetTransformInfo", "::", "TCC_Expensive"], "ground_truth": [";"], "File": "ARMTargetTransformInfo (2)", "Func": "getFPOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7462, "Length": 22, "Cover_Rate": 0.3013698630136986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "<NUM_LIT>", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Colon", ":", "{", "<ISA_LIT>MCExpr", "::"], "ground_truth": ["VariantKind", "RefKind", ";"], "File": "ARMAsmParser85", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7463, "Length": 388, "Cover_Rate": 0.6953405017921147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86MCTargetDesc23", "Func": "isDependencyBreaking", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7464, "Length": 162, "Cover_Rate": 0.43315508021390375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parsePCRel", "(", "Operands", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "SystemZAsmParser3", "Func": "parsePCRel32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7465, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "int64_t", "TV", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "false", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "R", ")", ";", "unsigned", "DOpc", "=", "DI", "->", "getOpcode", "(", ")", ";", "switch", "(", "DOpc", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "checkForImmediate", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "TV", ")", ")", "return", "false", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "S1", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "S2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V1", ",", "V2", ";", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S2", ",", "V2", ")", ")", "return", "false", ";", "TV", "=", "V2", "|", "(", "V1", "<<", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "{", "const", "MachineOperand", "&", "S1", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "S3", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V1", ",", "V3", ";", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S3", ",", "V3", ")", ")", "return", "false", ";", "unsigned", "Sub2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Sub4", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V1", "|", "(", "V3", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V3", "|", "(", "V1", "<<", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "switch", "(", "MO", ".", "getSubReg"], "ground_truth": ["(", ")", ")", "{"], "File": "HexagonHardwareLoops10", "Func": "checkForImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7466, "Length": 341, "Cover_Rate": 0.7839080459770115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "-", "<NUM_LIT>", ":", "*", "total", "=", "<NUM_LIT>", "+", "(", "outer_code", "==", "SET", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "case", "-", "<NUM_LIT>", ":", "if", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "*", "total", "=", "<NUM_LIT>", "+", "(", "outer_code", "==", "SET", ")", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "TARGET_H8300SX", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "COMPARE", ":", "if", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "*", "total", "=", "<NUM_LIT>", ";", "return", "false", ";", "case", "AND", ":", "if", "(", "!", "h8300_dst_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "||", "!", "h8300_src_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "return", "false", ";", "*", "total", "=", "COSTS_N_INSNS", "(", "h8300_and_costs", "(", "x", ")", ")", ";", "return", "true", ";", "case", "MOD", ":", "case", "DIV", ":", "case", "UMOD", ":", "case", "UDIV", ":", "if", "(", "TARGET_H8300SX", ")", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "!", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "!", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "TARGET_H8300SX", ")", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "if", "(", "h8sx_binary_shift_operator", "(", "x", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "(", "h8sx_unary_shift_operator", "(", "x", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "h8300_shift_costs", "(", "x", ")", ")", ";", "return", "true", ";", "case", "ROTATE", ":", "case", "ROTATERT", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "default", ":", "*", "total", "=", "COSTS_N_INSNS", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "h83005", "Func": "h8300_rtx_costs", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7467, "Length": 424, "Cover_Rate": 0.7186440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getSpecialRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser57", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7468, "Length": 253, "Cover_Rate": 0.790625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "gp_reg_size", ";", "HOST_WIDE_INT", "fp_reg_size", ";", "long", "mask", ";", "gp_reg_size", "=", "<NUM_LIT>", ";", "fp_reg_size", "=", "<NUM_LIT>", ";", "mask", "=", "<NUM_LIT>", ";", "extra_size", "=", "IQ2000_STACK_ALIGN", "(", "(", "<NUM_LIT>", ")", ")", ";", "var_size", "=", "IQ2000_STACK_ALIGN", "(", "size", ")", ";", "args_size", "=", "IQ2000_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "if", "(", "args_size", "==", "<NUM_LIT>", "&&", "cfun", "->", "calls_alloca", ")", "args_size", "=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "total_size", "=", "var_size", "+", "args_size", "+", "extra_size", ";", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "gp_reg_size", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ";", "}", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "(", "int", ")", "INVALID_REGNUM", ")", "break", ";", "gp_reg_size", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ";", "}", "}", "gp_reg_rounded", "=", "IQ2000_STACK_ALIGN", "(", "gp_reg_size", ")", ";", "total_size", "+=", "gp_reg_rounded", "+", "IQ2000_STACK_ALIGN", "(", "fp_reg_size", ")", ";", "if", "(", "total_size", "==", "extra_size", "&&", "!", "profile_flag", ")", "total_size", "=", "extra_size", "=", "<NUM_LIT>", ";", "total_size", "+=", "IQ2000_STACK_ALIGN", "(", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "cfun", "->", "machine", "->", "total_size", "=", "total_size", ";", "cfun", "->", "machine", "->", "var_size", "=", "var_size", ";", "cfun", "->", "machine", "->", "args_size", "=", "args_size", ";", "cfun", "->", "machine", "->", "extra_size", "=", "extra_size", ";", "cfun", "->", "machine", "->", "gp_reg_size", "=", "gp_reg_size", ";", "cfun", "->", "machine", "->", "fp_reg_size", "=", "fp_reg_size", ";", "cfun", "->", "machine", "->", "mask", "=", "mask", ";", "cfun", "->", "machine", "->", "initialized", "=", "reload_completed", ";", "cfun", "->", "machine", "->", "num_gp", "=", "gp_reg_size", "/", "UNITS_PER_WORD", ";", "if", "(", "mask", ")", "{", "unsigned", "long", "offset", ";", "offset", "=", "(", "args_size", "+", "extra_size", "+", "var_size", "+", "gp_reg_size", "-", "GET_MODE_SIZE", "(", "gpr_mode", ")", ")", ";", "cfun", "->", "machine", "->", "gp_sp_offset", "=", "offset", ";", "cfun", "->", "machine", "->", "gp_save_offset", "=", "offset"], "ground_truth": ["-", "total_size", ";"], "File": "iq2000", "Func": "compute_frame_size", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7469, "Length": 330, "Cover_Rate": 0.8354430379746836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "AlwaysUseMutable", "=", "(", "CallConv", "==", "CallingConv", "::", "Fast", ")", "&&", "PerformTailCallOpt", ";", "bool", "isImmutable", "=", "!", "AlwaysUseMutable", "&&", "!", "Flags", ".", "isByVal", "(", ")", ";", "EVT", "ValVT", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "ValVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "else", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", "."], "ground_truth": ["getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";"], "File": "X86ISelLowering94", "Func": "LowerMemArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7470, "Length": 92, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SCAEdge", "newEdge", "(", "parent", ",", "this", ",", "site", ")", ";", "parent", "->", "Children", ".", "insert", "(", "newEdge", ")", ";", "Parents", ".", "insert", "(", "newEdge"], "ground_truth": [")", ";"], "File": "PatmosStackCacheAnalysis", "Func": "addParent", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7471, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_lane_u64", "(", "uint64_t", "*", "__a", ",", "uint64x1_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon_vst1_lane_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7472, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vddupq_x_u8", "(", "uint32_t", "*", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vddupq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7473, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX9_", ";", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";", "else", "return"], "ground_truth": ["ID_SYMBOLIC_LAST_", ";"], "File": "AMDGPUBaseInfo10", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7474, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering", "Func": "getPassThru", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7475, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rs6000_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "rs60006", "Func": "rs6000_expand_unop_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7476, "Length": 75, "Cover_Rate": 0.30364372469635625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ",", "CurrCodeEnd", "(", "<NUM_LIT>", ")", "{", "if", "(", "!", "(", "PTM", "=", "static_cast", "<", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "TM", ")", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PatmosAsmPrinter1", "Func": "PatmosAsmPrinter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7477, "Length": 63, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGCNNSAReassignPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "GCNNSAReassign", "Func": "GCNNSAReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7478, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "EmitPersonalityIndex", "(", "unsigned", "PI", ")", "{", "assert", "(", "PI", "<", "<STR_LIT>", "::", "NUM_PERSONALITY_INDEX", "&&", "<STR_LIT>", ")", ";", "EmitByte", "(", "<STR_LIT>", "::", "EHT_COMPACT", "|"], "ground_truth": ["PI", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7479, "Length": 28, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>"], "ground_truth": [",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7480, "Length": 62, "Cover_Rate": 0.5040650406504065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "nvptx64", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "AllowPeriodsInName", "=", "false"], "ground_truth": [";"], "File": "NVPTXMCAsmInfo14", "Func": "NVPTXMCAsmInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7481, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "DominatorTreeWrapperPass", "*", "const", "DTW", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTW", "?", "&", "DTW", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "const", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "HasDPP", "=", "ST", ".", "hasDPP", "("], "ground_truth": [")", ";"], "File": "AMDGPUAtomicOptimizer20", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7482, "Length": 87, "Cover_Rate": 0.49714285714285716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ST", "->", "useHVXOps", "(", ")", ")", ";", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "DoubleDestReg", ")", ".", "addReg", "(", "HiReg", ",", "HiRegKillFlag", ")", "."], "ground_truth": ["addReg", "(", "LoReg", ",", "LoRegKillFlag", ")", ";"], "File": "HexagonCopyToCombine10", "Func": "emitCombineRR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7483, "Length": 53, "Cover_Rate": 0.3028571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "n_pieces", ";", "int", "piece", "=", "align", ";", "rtx", "store", "[", "<NUM_LIT>", "]", ";", "rtx", "tmpx", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "size", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "align", ">=", "<NUM_LIT>", ")", "n_pieces", "=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "+", "(", "size", "&", "<NUM_LIT>", ")", ";", "else", "if", "(", "align", "==", "<NUM_LIT>", ")", "n_pieces", "=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "n_pieces", "=", "size", ";", "if", "(", "n_pieces", ">=", "(", "unsigned", "int", ")", "(", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "piece", ">", "<NUM_LIT>", ")", "piece", "=", "<NUM_LIT>", ";", "dst_addr", "=", "force_offsettable", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "size", ",", "<NUM_LIT>", ")", ";", "src_addr", "=", "force_offsettable", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "size", ",", "<NUM_LIT>", ")", ";", "store", "[", "<NUM_LIT>", "]", "=", "store", "[", "<NUM_LIT>", "]", "=", "NULL_RTX", ";", "tmpx", "[", "<NUM_LIT>", "]", "=", "tmpx", "[", "<NUM_LIT>", "]", "=", "NULL_RTX", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "size", ">", "<NUM_LIT>", ";", "i", "^=", "<NUM_LIT>", ",", "size", "-=", "piece", ")", "{", "rtx", "tmp", ";", "machine_mode", "mode", ";", "if", "(", "piece", ">", "size", ")", "piece", "=", "size", "&", "-", "size", ";", "mode", "=", "smallest_mode_for_size", "(", "piece", "*", "BITS_PER_UNIT", ",", "MODE_INT", ")", ";", "if", "(", "<NUM_LIT>", "&&", "tmpx", "[", "i", "]", "&&", "GET_MODE", "(", "tmpx", "[", "i", "]", ")", "==", "mode", ")", "tmp", "=", "tmpx", "[", "i", "]", ";", "else", "tmpx", "[", "i", "]", "=", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "dst_addr", "=", "force_offsettable", "(", "dst_addr", ",", "piece", ",", "<NUM_LIT>", ")", ";", "src_addr", "=", "force_offsettable", "(", "src_addr", ",", "piece", ",", "<NUM_LIT>", ")", ";", "if", "(", "store", "[", "i", "]", ")", "emit_insn", "(", "store", "[", "i", "]", ")", ";", "emit_move_insn", "(", "tmp", ",", "change_address", "(", "src", ",", "mode", ",", "src_addr", ")", ")", ";", "store", "[", "i", "]", "=", "gen_move_insn", "(", "change_address", "(", "dst", ",", "mode", ",", "dst_addr", ")", ",", "tmp", ")", ";", "dst_addr", "=", "plus_constant", "(", "Pmode", ",", "dst_addr", ",", "piece", ")", ";", "src_addr", "=", "plus_constant", "(", "Pmode", ",", "src_addr", ",", "piece", ")", ";", "}", "if", "(", "store", "[", "i", "]", ")", "emit_insn", "(", "store", "[", "i", "]", ")", ";", "if", "(", "store", "[", "i", "^", "<NUM_LIT>", "]", ")", "emit_insn", "(", "store", "[", "i", "^", "<NUM_LIT>", "]", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "arc4", "Func": "arc_expand_movmem", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7484, "Length": 400, "Cover_Rate": 0.9009009009009009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "Function", "*", "Callee", "=", "I", ".", "getCalledFunction", "(", ")", ";", "const", "Type", "*", "RetTy", "=", "cast", "<", "StructType", ">", "(", "Callee", "->", "getReturnType", "(", ")", ")", "->", "getTypeAtIndex", "(", "unsigned", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "const", "Value", "*", "Op1", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "Op2", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg1", "=", "getRegForValue", "(", "Op1", ")", ";", "unsigned", "Reg2", "=", "getRegForValue", "(", "Op2", ")", ";", "if", "(", "Reg1", "==", "<NUM_LIT>", "||", "Reg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OpC", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "OpC", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg1", ")", ".", "addReg", "(", "Reg2", ")", ";", "unsigned", "DestReg1", "=", "UpdateValueMap", "(", "&", "I", ",", "ResultReg", ")", ";", "if", "(", "DestReg1", "!=", "ResultReg", ")", "ResultReg", "=", "DestReg1", "+", "<NUM_LIT>", ";", "else", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII"], "ground_truth": [".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "File": "X86FastISel39", "Func": "X86VisitIntrinsicCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7485, "Length": 291, "Cover_Rate": 0.418705035971223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "calls_eh_return", "&&", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "true", ";", "return", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "df_regs_ever_live_p"], "ground_truth": ["(", "regno", ")", ";"], "File": "xtensa", "Func": "xtensa_call_save_reg", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7486, "Length": 29, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "PerformSRACombine", "(", "N", ",", "DCI", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Cnt", ")", ")", "{", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Cnt", ")", ")", "{", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "}", "break", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "AArch64ISelLowering31", "Func": "PerformShiftCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7487, "Length": 278, "Cover_Rate": 0.8660436137071651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PerformADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "MipsISelLowering101", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7488, "Length": 111, "Cover_Rate": 0.6453488372093024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "<NUM_LIT>", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "<NUM_LIT>", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "addOperand", "(", "MO", ")"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7489, "Length": 219, "Cover_Rate": 0.49547511312217196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_store_ps", "("], "ground_truth": ["void", "*", "__P", ",", "__mmask8", "__U", ",", "__m256", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_store_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7490, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn", "!=", "BB_END", "(", "bb", ")", ")", "distance", "=", "distance_agu_use_in_bb", "(", "regno0", ",", "insn", ",", "distance", ",", "NEXT_INSN", "(", "insn", ")", ",", "&", "found", ",", "&", "redefined", ")", ";", "if", "(", "!", "found", "&&", "!", "redefined", "&&", "distance", "<", "LEA_SEARCH_THRESHOLD", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "bool", "simple_loop", "=", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "succs", ")", "if", "(", "e", "->", "dest", "==", "bb", ")", "{", "simple_loop", "=", "true", ";", "break", ";", "}", "if", "(", "simple_loop", ")", "distance", "=", "distance_agu_use_in_bb", "(", "regno0", ",", "insn", ",", "distance", ",", "BB_HEAD", "(", "bb", ")", ",", "&", "found", ",", "&", "redefined", ")", ";", "else", "{", "int", "shortest_dist", "=", "-", "<NUM_LIT>", ";", "bool", "found_in_bb", "=", "false", ";", "bool", "redefined_in_bb", "=", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "succs", ")", "{", "int", "bb_dist", "=", "distance_agu_use_in_bb", "(", "regno0", ",", "insn", ",", "distance", ",", "BB_HEAD"], "ground_truth": ["(", "e", "->", "dest", ")", ",", "&", "found_in_bb", ",", "&", "redefined_in_bb", ")", ";"], "File": "i386", "Func": "distance_agu_use", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7491, "Length": 161, "Cover_Rate": 0.6264591439688716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "vmlal_n_s16", "(", "int32x4_t", "a", ",", "int16x4_t", "b", ",", "int16_t", "c", ")", "{", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "arm", "Func": "neon4_vmlal_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7492, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", "!=", "<STR_LIT>", ";"], "File": "ARMFeatures5", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7493, "Length": 124, "Cover_Rate": 0.31876606683804626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_shrdv_epi16", "("], "ground_truth": ["__m256i", "__A", ",", "__mmask16", "__B", ",", "__m256i", "__C", ",", "__m256i", "__D", ")", "{"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_shrdv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7494, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", "&&"], "ground_truth": ["<STR_LIT>", "(", "TT", ")", ";"], "File": "SIISelLowering114", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7495, "Length": 20, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "false", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "false", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "true", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "true", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "true", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "true", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "WebAssemblyISelLowering79", "Func": "EmitInstrWithCustomInserter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7496, "Length": 184, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "defined", "(", "__ppc__", ")", "||", "defined", "(", "__powerpc__", ")", ")", "if", "(", "CPUName", "==", "<STR_LIT>", ")", "CPUName", "=", "sys", "::", "getHostCPUName", "(", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "std", "::", "string", "FullFS", "=", "FS", ";", "if", "(", "Is<ISA_LIT>64", ")", "{", "Has64BitSupport", "=", "true", ";", "Use64BitRegs", "=", "true", ";", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";", "else", "FullFS", "=", "<STR_LIT>", ";", "}", "if", "(", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ")", "{", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";", "else", "FullFS", "=", "<STR_LIT>", ";", "}", "ParseSubtargetFeatures", "(", "CPUName", ",", "FullFS"], "ground_truth": [")", ";"], "File": "PPCSubtarget67", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7497, "Length": 110, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "V2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "V2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", "||", "!", "isUndefOrEqual", "(", "SVOp", "->", "getMaskElt", "(", "i", "+", "NumElems", "/", "<NUM_LIT>", ")", ",", "NumElems", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Ld", "->", "hasNUsesOfValue", "(", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ")", "{"], "File": "X86ISelLowering (2)3", "Func": "PerformShuffleCombine256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7498, "Length": 153, "Cover_Rate": 0.3084677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "Imm", "<<", "<STR_LIT>", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "<STR_LIT>", "(", "Imm", ",", "Rot", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "<<", "Imm"], "ground_truth": [";"], "File": "ARMInstPrinter14", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7499, "Length": 45, "Cover_Rate": 0.39823008849557523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_rotqbi", "(", "qword", "a", ",", "qword", "count", ")", "{", "vec_uchar16", "x", ",", "y", ";", "vec_uchar16", "result", ";", "x", "=", "vec_and", "(", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "count", ")", ",", "<NUM_LIT>", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ";", "y", "=", "(", "vec_uchar16", ")", "(", "vec_sr", "(", "(", "vec_uint4", ")", "vec_sro", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "(", "vec_uchar16", ")", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ","], "ground_truth": ["(", "vec_uint4", ")", "vec_sub", "(", "vec_splat_u8", "(", "<NUM_LIT>", ")", ",", "x", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_rotqbi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7500, "Length": 98, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pdp11_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", "||", "legitimate_const_double_p", "(", "x"], "ground_truth": [")", ";"], "File": "pdp11", "Func": "pdp11_legitimate_constant_p", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7501, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_add_constant_internal", "(", "mode", ",", "regnum", ",", "scratchreg", ",", "delta"], "ground_truth": [",", "false", ",", "true", ")", ";"], "File": "aarch644", "Func": "aarch64_add_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7502, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "ST"], "ground_truth": [".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "File": "SIRegisterInfo114", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7503, "Length": 48, "Cover_Rate": 0.384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveNodes", ".", "insert", "(", "N", ")", ";", "auto", "RA", "=", "DFG", ".", "addr", "<", "RefNode", "*", ">", "(", "N", ")", ";", "if", "(", "DFG", ".", "IsDef", "(", "RA", ")", ")", "processDef", "(", "RA", ",", "WorkQ", ")", ";", "else", "processUse", "(", "RA", ",", "WorkQ", ")", ";", "}", "if", "(", "trace", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "NodeId", "N", ":", "LiveNodes", ")", "{", "auto", "RA", "=", "DFG", ".", "addr", "<", "RefNode", "*", ">", "(", "N", ")", ";", "dbgs", "(", ")", "<<", "PrintNode", "<", "RefNode", "*", ">", "(", "RA", ",", "DFG", ")", "<<", "<STR_LIT>", ";", "}", "}", "auto", "IsDead", "=", "[", "this", "]", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ")", "->", "bool", "{", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ":", "IA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsDef", ",", "DFG", ")", ")", "if", "(", "LiveNodes", ".", "count", "(", "DA", ".", "Id", ")", ")", "return", "false", ";", "return", "true", ";", "}", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "DFG", ".", "getFunc", "(", ")", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "{", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "BA", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "{", "for", "(", "NodeAddr", "<", "RefNode", "*", ">", "RA", ":", "IA", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "if", "(", "!", "LiveNodes", ".", "count", "(", "RA", ".", "Id", ")", ")", "DeadNodes", ".", "insert", "(", "RA", ".", "Id", ")", ";", "if", "(", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Stmt", ">", "(", "IA", ")", ")", "if", "(", "isLiveInstr", "(", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCode", "(", ")", ")", ")", "continue", ";", "if", "(", "IsDead", "(", "IA", ")", ")", "{", "DeadInstrs", ".", "insert", "(", "IA", ".", "Id", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintNode", "<", "InstrNode", "*", ">", "(", "IA", ",", "DFG", ")", "<<", "<STR_LIT>", ";", "}", "}", "}", "return", "!", "DeadNodes", ".", "empty", "("], "ground_truth": [")", ";"], "File": "RDFDeadCode", "Func": "collect", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7504, "Length": 328, "Cover_Rate": 0.7922705314009661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "("], "ground_truth": ["SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ";"], "File": "SparcInstrInfo36", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7505, "Length": 84, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "getTargetStreamer", "(", ")", "{", "return", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", ".", "getTargetStreamer"], "ground_truth": ["(", ")", ")", ";"], "File": "SparcAsmPrinter10", "Func": "getTargetStreamer", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7506, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "TriCoreDisassembler (2)", "Func": "readInstruction16", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7507, "Length": 24, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "ShouldPrintNextBlock", "(", "const", "MachineBasicBlock", "&", "CurMBB", ")", "const", "{", "auto", "Term", "=", "CurMBB", ".", "terminators", "(", ")", ";", "if", "(", "Term", ".", "begin", "(", ")", "==", "Term", ".", "end", "(", ")", "||", "Term", ".", "begin", "(", ")", "->", "getOpcode", "(", ")"], "ground_truth": ["==", "<STR_LIT>", "||", "Term", ".", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "TVMAsmPrinter", "Func": "ShouldPrintNextBlock", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7508, "Length": 62, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "(", "Suffix", "==", "'n'", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ",", "IE", "=", "Size", ";", "II", "!=", "IE", ";", "II", "=", "II", "+", "<NUM_LIT>", ")", "{", "const", "unsigned", "I0", "=", "LittleEndian", "?", "II", "+", "<NUM_LIT>", ":", "II", "+", "<NUM_LIT>", ";", "const", "unsigned", "I1", "=", "LittleEndian", "?", "II", "+", "<NUM_LIT>", ":", "II", "+", "<NUM_LIT>", ";", "Buffer", "[", "Size", "-", "II", "-", "<NUM_LIT>", "]", "=", "uint8_t", "(", "Inst", ">>", "I0", "*", "CHAR_BIT", ")", ";", "Buffer", "[", "Size", "-", "II", "-", "<NUM_LIT>", "]", "=", "uint8_t", "(", "Inst", ">>", "I1", "*", "CHAR_BIT", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer12", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7509, "Length": 108, "Cover_Rate": 0.45188284518828453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__crc32d", "(", "uint32_t", "__a", ",", "uint64_t", "__b", ")", "{", "uint32_t", "__d", ";", "__d", "=", "__crc32w", "(", "__crc32w", "(", "__a", ",", "__b", "&", "<NUM_LIT>", ")", ",", "__b", ">>", "<NUM_LIT>", ")", ";", "return", "__d"], "ground_truth": [";"], "File": "arm", "Func": "acle___crc32d", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7510, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_cvtsi64_ss", "(", "__m128", "__A", ",", "long", "long", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_cvtsi64_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7511, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "("], "ground_truth": [")", "const", "{"], "File": "ARCompactMachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7512, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Indirect", "=", "gvNeedsNonLazyPtr", "(", "RelocOp", "->", "getGlobal", "(", ")", ")", ";", "emitGlobalAddress", "(", "RelocOp", "->", "getGlobal", "(", ")", ",", "rt", ",", "RelocOp", "->", "getOffset", "(", ")", ",", "PCAdj", ",", "NeedStub", ",", "Indirect", ")", ";", "}", "else", "if", "(", "RelocOp", "->", "isCPI", "(", ")", ")", "{", "unsigned", "rt", "=", "Is64BitMode", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitConstPoolAddress", "(", "RelocOp", "->", "getIndex", "(", ")", ",", "rt", ",", "RelocOp", "->", "getOffset", "(", ")", ",", "PCAdj", ")", ";", "}", "else", "if", "(", "RelocOp", "->", "isJTI", "(", ")", ")", "{", "unsigned", "rt", "=", "Is64BitMode", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitJumpTableAddress", "(", "RelocOp", "->", "getIndex", "(", ")", ",", "rt"], "ground_truth": [",", "PCAdj", ")", ";"], "File": "X86CodeEmitter22", "Func": "emitDisplacementField", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7513, "Length": 107, "Cover_Rate": 0.5219512195121951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSGPR32PressureSet", "(", ")", "const", "{", "return", "SGPR32SetID"], "ground_truth": [";", "}"], "File": "SIRegisterInfo43", "Func": "getSGPR32PressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7514, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectVOP3PModsDOT", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue"], "ground_truth": ["&", "SrcMods", ")", "const", "{"], "File": "AMDGPUISelDAGToDAG37", "Func": "SelectVOP3PModsDOT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7515, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "PredNum", ")", ";", "switch", "(", "Pred", ")", "{", "case", "CmpInst", "::", "ICMP_EQ", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_NE", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SPIRVInstructionSelector", "Func": "getBoolCmpOpcode", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7516, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "const", "Module", "*", "M", "=", "Fn", "->", "getParent", "(", ")", ";", "CalleeFn", "=", "M", "->", "getFunction", "(", "E", "->", "getSymbol", "(", ")", ")", ";", "}", "if", "(", "!", "CalleeFn", ")", "return", "<NUM_LIT>", ";", "assert", "(", "CalleeFn", "->", "hasStructRetAttr", "(", ")", "&&", "<STR_LIT>", ")", ";", "PointerType", "*", "Ty", "=", "cast", "<", "PointerType", ">", "(", "CalleeFn", "->", "arg_begin", "(", ")", "->", "getType", "(", ")", ")", ";", "Type", "*", "ElementTy", "=", "Ty", "->", "getElementType", "("], "ground_truth": [")", ";"], "File": "SparcISelLowering1", "Func": "getSRetArgSize", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7517, "Length": 89, "Cover_Rate": 0.5329341317365269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ML", "->", "contains", "(", "Bottom", ")", "&&", "ML", "->", "isLoopLatch", "(", "Bottom", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "X86PreTileConfig", "Func": "isLoopBackEdge", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7518, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return"], "ground_truth": ["End", ";"], "File": "MSP430AsmParser11", "Func": "getEndLoc", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7519, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "location", "=", "d", "->", "perm", ".", "length", "(", ")", ".", "to_constant", "(", ")", "-", "location", ";", "}", "offset", "=", "GEN_INT", "(", "location", ")", ";", "emit_set_insn", "(", "d", "->", "target", ",", "gen_rtx_UNSPEC", "(", "d", "->", "vmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ","], "ground_truth": ["d", "->", "op0", ",", "d", "->", "op1", ",", "offset", ")", ",", "UNSPEC_EXT", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_evpc_ext", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7520, "Length": 68, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CmpValue", "!=", "ExpectedValue", ")", "{", "if", "(", "!", "IsReversable", ")", "return", "false", ";", "IsReversedCC", "=", "CmpValue", "==", "(", "ExpectedValue", "^", "Mask", ")", ";", "if", "(", "!", "IsReversedCC", ")", "return", "false", ";", "}", "Register", "DefReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsReversedCC", "&&", "!", "MRI", "->", "hasOneNonDBGUse", "(", "DefReg", ")", ")", "return", "false", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "Def", "->", "getIterator", "(", ")", ")", ",", "E", "=", "CmpInstr", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", "||", "I", "->", "killsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", ")", "return", "false", ";", "}", "MachineOperand", "*", "SccDef", "=", "Def", "->", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ";", "SccDef", "->", "setIsDead", "(", "false", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "DefReg", ")", ")", "{", "assert", "(", "!", "IsReversedCC", ")", ";", "return", "true", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "Def", "->", "getParent", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "SrcSize", "==", "<NUM_LIT>", ")", "?", "IsReversedCC", "?", "<STR_LIT>", ":", "<STR_LIT>", ":", "IsReversedCC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "Def", ",", "Def", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "SrcOp", ")", ".", "addImm", "(", "Log2_64", "(", "Mask", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", ";", "switch", "(", "CmpInstr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIInstrInfo53", "Func": "optimizeCompareInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7521, "Length": 317, "Cover_Rate": 0.41492146596858637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "uint32x4_t", "vsha1su1q_u32", "(", "uint32x4_t", "tw0_3", ",", "uint32x4_t", "w12_15", ")", "{", "return", "__builtin_aarch64_crypto_sha1su1v4si_uuu", "(", "tw0_3", ","], "ground_truth": ["w12_15", ")", ";"], "File": "arm", "Func": "neon2_vsha1su1q_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7522, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")"], "ground_truth": [";"], "File": "ARMCallLowering", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7523, "Length": 69, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_popcnt_epi64", "(", "__m128i", "__A", ",", "__mmask8", "__U", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpopcountq_v2di_mask", "(", "(", "__v2di", ")", "__A", ",", "("], "ground_truth": ["__v2di", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vpopcntdqvlintrin4", "Func": "_mm_mask_popcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7524, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lroundsfsi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vcvtas_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7525, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "*", "Mang", "=", "AP", ".", "Mang", ";", "const", "DataLayout", "&", "DL", "=", "AP", ".", "getDataLayout", "(", ")", ";", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", ";", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "{", "assert", "(", "MO", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ",", "DL", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "TM", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "*", "Mang", ")", ";", "}", "Name", "+=", "Suffix", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "MachineModuleInfoMachO", "&", "MachO", "=", "getMachOMMI", "(", "AP", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MachO", ".", "getGVStubEntry", "("], "ground_truth": ["Sym", ")", ";"], "File": "PPCMCInstLower7", "Func": "GetSymbolFromOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7526, "Length": 187, "Cover_Rate": 0.7056603773584905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Y", ")", ")", "return", "C", "->", "getAPIntValue"], "ground_truth": ["(", ")", ".", "ule", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering53", "Func": "hasBitTest", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7527, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>MIPeepholeOptPass", "(", ")"], "ground_truth": [")", ";"], "File": "AArch64TargetMachine1", "Func": "addMachineSSAOptimization", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7528, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rclass", "==", "CCREGS", ")", "return", "mode", "==", "BImode", ";", "if", "(", "mode", "==", "PDImode", "||", "mode", "==", "V2PDImode", ")", "return", "regno", "==", "REG_A0", "||", "regno", "==", "REG_A1", ";", "if", "(", "mode", "==", "DImode"], "ground_truth": [")", "return", "regno", "<", "REG_M3", ";"], "File": "bfin3", "Func": "hard_regno_mode_ok", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 7529, "Length": 41, "Cover_Rate": 0.36607142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "Context", "=", "&", "funcInfo", ".", "Fn", "->", "getContext", "(", ")", ";", "TargetSupported", "=", "(", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "(", "(", "Subtarget", "->", "has<ISA_LIT>32r2", "(", ")", "||", "Subtarget", "->", "has<ISA_LIT>32", "(", ")", ")", "&&", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">"], "ground_truth": ["(", "TM", ")", ".", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", ")", ")", ";"], "File": "MipsFastISel11", "Func": "MipsFastISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7530, "Length": 76, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4di", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "__builtin_aarch64_get_dregxidi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "__builtin_aarch64_get_dregxidi"], "ground_truth": ["(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7531, "Length": 49, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "real_insn_and_same_bb_p", "(", "const", "insn_info", "*", "insn", ",", "const", "bb_info", "*", "bb", ")", "{", "return", "insn", "!=", "nullptr", "&&", "insn", "->", "is_real", "(", ")", "&&"], "ground_truth": ["insn", "->", "bb", "(", ")", "==", "bb", ";"], "File": "riscv-vsetvl", "Func": "real_insn_and_same_bb_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7532, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastb512_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ","], "ground_truth": ["__M", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_broadcastb_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7533, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HAS_VLINDEX", "(", "MCID", ".", "TSFlags", ")", ")", "return", "GET_VLINDEX", "(", "MCID", ".", "TSFlags", ")", ";", "return", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "LVLGen", "Func": "getVLIndex", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7534, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "printImm", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O"], "ground_truth": [",", "&", "MAI", ")", ";"], "File": "AArch64InstPrinter11", "Func": "printOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7535, "Length": 66, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "Items", "=", "ExternalVarDefs", ";", "if", "(", "!", "Items", ".", "size", "(", ")", ")", "return", ";", "O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getCommentString", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", "<<", "<STR_LIT>", ";"], "File": "PIC16AsmPrinter3", "Func": "EmitDefinedVars", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7536, "Length": 37, "Cover_Rate": 0.38144329896907214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "multiple_operation_profitable_p", "(", "false", ",", "count", ",", "<NUM_LIT>", ")", ")", "{", "rtx", "seq", ";", "start_sequence", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regs", "[", "i", "]", ")", ",", "mems", "[", "i", "]", ")", ";", "if", "(", "wback_offset", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "basereg", ",", "plus_constant", "(", "Pmode", ",", "basereg", ",", "wback_offset", ")", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "seq", ";", "}", "result", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "count", "+", "(", "wback_offset", "!=", "<NUM_LIT>", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";"], "File": "arm4", "Func": "arm_gen_load_multiple_1", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7537, "Length": 107, "Cover_Rate": 0.4692982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "p", "=", "getenv", "(", "<STR_LIT>", ")", ";", "val", "=", "p", "&&", "strlen", "(", "p", ")", ";", "}", "return", "!", "val"], "ground_truth": [";"], "File": "ARMAsmPrinter41", "Func": "check_annotate_envvar", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7538, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC"], "ground_truth": [")", ")", "return", "<STR_LIT>", ";"], "File": "Thumb1RegisterInfo17", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7539, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ","], "ground_truth": ["Ranges", ")", ";"], "File": "ARMAsmParser (2)", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7540, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*"], "ground_truth": ["PersonalityFn", ")", "const", "override", "{"], "File": "SystemZISelLowering18", "Func": "getExceptionSelectorRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7541, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "(", "i", "!=", "e", ")", "&&", "(", "In", "[", "i", "]", ".", "PartOffset", "==", "Offset", ")", ")", "{", "Offset", "+=", "In", "[", "i", "]", ".", "VT"], "ground_truth": [".", "getStoreSize", "(", ")", ";"], "File": "GBZ80ISelLowering", "Func": "parseExternFuncCallArgs", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7542, "Length": 33, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNameEqual", "(", "const", "std", "::", "string", "&", "Other", ",", "const", "FeatureBitset", "&", "FeatureBits", ")", "const", "{", "if", "(", "FeatureBitSet", ".", "any", "(", ")", "&&", "(", "FeatureBitSet", "&", "FeatureBits", ")", ".", "none", "(", ")", ")", "return", "false", ";", "return", "Name", "=="], "ground_truth": ["Other", ";"], "File": "AArch64BaseInfo45", "Func": "isNameEqual", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7543, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getShiftRightImm16", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "<NUM_LIT>", "-", "MI", ".", "getOperand", "(", "Op"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "AArch64MCCodeEmitter11", "Func": "getShiftRightImm16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7544, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "c6x_print_operand_punct_valid_p", "(", "unsigned", "char", "c", ")", "{", "return", "c", "==", "'$'", "||", "c", "=="], "ground_truth": ["'.'", "||", "c", "==", "'|'", ";"], "File": "c6x", "Func": "c6x_print_operand_punct_valid_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7545, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "BTIHint", ".", "Val", "=", "Val", "|", "<NUM_LIT>", ";", "Op", "->", "BTIHint", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "BTIHint", ".", "Length", "=", "Str", ".", "size", "("], "ground_truth": [")", ";"], "File": "AArch64AsmParser1", "Func": "CreateBTIHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7546, "Length": 34, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["FrameLowering", ";"], "File": "MSP430Subtarget (2)1", "Func": "getFrameLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7547, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", ";", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "CurDAG", "->", "haveNoCommonBitsSet", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "VEISelDAGToDAG2", "Func": "matchADDRrr", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7548, "Length": 148, "Cover_Rate": 0.8087431693989071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "||", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "||", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", ")", "DefFP", "=", "true", ";", "continue", ";", "}", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "int", "R", "=", "Reg", "-", "<STR_LIT>", ";", "ClearRegs", ".", "reset", "(", "R", "*", "<NUM_LIT>", ",", "(", "R", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Reg", ">=", "<STR_LIT>", "&&"], "ground_truth": ["Reg", "<=", "<STR_LIT>", ")", "{"], "File": "ARMExpandPseudoInsts35", "Func": "determineFPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7549, "Length": 87, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "rinsn", ";", "if", "(", "vector_config_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", ")", "{", "rinsn", "=", "insn", "->", "rtl", "(", ")", ";", "gcc_assert", "(", "vsetvl_insn_p", "(", "rinsn", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "has_vtype_op", "(", "insn", "->", "rtl", "(", ")", ")", ")", ";", "rinsn", "=", "PREV_INSN", "(", "insn"], "ground_truth": ["->", "rtl", "(", ")", ")", ";"], "File": "riscv-vsetvl", "Func": "change_vsetvl_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7550, "Length": 60, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isProperty", "(", ")", ")", "return", "Properties", ";", "assert", "(", "!", "isTop", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isBottom", "(", ")", ")", "return", "ConstantProperties", "::", "Unknown", ";", "assert", "(", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint32_t", "Ps", "=", "ConstantProperties", "::", "deduce", "(", "Values", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", "(", ")", ";", "++"], "ground_truth": ["i", ")", "{"], "File": "HexagonConstPropagation", "Func": "properties", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7551, "Length": 71, "Cover_Rate": 0.6698113207547169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Fmt", "=", "UFMT_UNDEF", ";", "if", "(", "!", "tryParseFmt", "(", "<STR_LIT>", ",", "UFMT_MAX", ",", "Fmt", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Fmt", "==", "UFMT_UNDEF", ")", "return"], "ground_truth": ["MatchOperand_NoMatch", ";"], "File": "AMDGPUAsmParser1", "Func": "parseUfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7552, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_bti_enabled", "("], "ground_truth": ["void", ")", "{"], "File": "aarch64", "Func": "aarch64_bti_enabled", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7553, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "MaskVT", ";", "if", "(", "<NUM_LIT>", "==", "BitWidth", "||", "<NUM_LIT>", "==", "BitWidth", ")", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "BitWidth", ")", ",", "MatchSizeInBits", "/", "BitWidth", ")", ";", "else", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MatchSizeInBits", "/", "<NUM_LIT>", ")", ";", "APInt", "CompareBits", ";", "<STR_LIT>", "CondCode", ";", "if", "(", "BinOp", "==", "<STR_LIT>", ")", "{", "CompareBits", "=", "APInt", "::", "getNullValue", "(", "<NUM_LIT>", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETNE", ";", "}", "else", "{", "CompareBits", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "MaskVT", ".", "getVectorNumElements", "(", ")", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETEQ", ";", "}", "unsigned", "ResWidth", "=", "std", "::", "max", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "EVT", "ResVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ResWidth", ")", ";", "SDLoc", "DL", "(", "Extract", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ResVT", ")", ";", "SDValue", "Ones", "=", "DAG", ".", "getAllOnesConstant", "(", "DL"], "ground_truth": [",", "ResVT", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineHorizontalPredicateResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7554, "Length": 153, "Cover_Rate": 0.32762312633832974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "("], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer12", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7555, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getOffset", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "OffsetFitsS11", "(", "LoadedVT", ",", "Offset", ")", ")", "{", "MVT", "PointerTy", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getGlobal", "(", ")", ";", "SDValue", "TargAddr", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PointerTy", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBase", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "PointerTy", ",", "TargAddr", ")", ";", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "TargetConstOff", "=", "CurDAG", "->", "getTargetConstant", "(", "Offset", ",", "PointerTy", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "SDValue", "(", "NewBase", ",", "<NUM_LIT>", ")", ",", "TargetConstOff", ",", "Chain", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG19", "Func": "SelectBaseOffsetLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7556, "Length": 205, "Cover_Rate": 0.5959302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrhadd_u8", "(", "uint8x8_t", "__a"], "ground_truth": [",", "uint8x8_t", "__b", ")", "{"], "File": "arm", "Func": "neon_vrhadd_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7557, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "csky_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ","], "ground_truth": ["rtx", "x", ")", "{"], "File": "csky", "Func": "csky_cannot_force_const_mem", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7558, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "current_frame_info", ".", "gr_used_mask", "="], "ground_truth": ["spill_fill_data", ".", "save_gr_used_mask", ";"], "File": "ia64", "Func": "finish_spill_pointers", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7559, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "<STR_LIT>", "<", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "RegNo", "=", "MatchRegisterAltName", "(", "Name", ")", ";", "if", "(", "IsRV32E", "&&", "RegNo", ">=", "<STR_LIT>", "&&", "RegNo", "<=", "<STR_LIT>", ")", "RegNo", "=", "<STR_LIT>", ";", "return", "RegNo", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVAsmParser13", "Func": "matchRegisterNameHelper", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7560, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsISR", "&&", "(", "FI", "==", "ISRDataRegFI", "[", "<NUM_LIT>", "]", "||"], "ground_truth": ["FI", "==", "ISRDataRegFI", "[", "<NUM_LIT>", "]", ")", ";"], "File": "MipsMachineFunction (2)", "Func": "isISRRegFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7561, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "if", "(", "lowerOperand", "(", "MO", ",", "MCOp", ")"], "ground_truth": [")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "NVPTXAsmPrinter10", "Func": "lowerToMCInst", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7562, "Length": 54, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "dstl", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "dsth", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "insl", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "insh", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "dsta", "=", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "dsta", ")", "==", "LO_SUM", ")", "dsta", "=", "force_reg", "(", "Pmode", ",", "dsta", ")", ";", "meml", "=", "change_address", "(", "dst", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "DImode", ",", "dsta", ",", "ofs", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "meml", ",", "<NUM_LIT>", ")", ";", "memh", "=", "change_address", "(", "dst", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "DImode", ",", "dsta", ",", "ofs", "+", "size", "-", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "memh", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "dsth", ",", "memh", ")", ";", "emit_move_insn", "(", "dstl", ",", "meml", ")", ";", "addr", "=", "copy_addr_to_reg", "(", "plus_constant", "(", "Pmode", ",", "dsta", ",", "ofs", ")", ")", ";", "if", "(", "src", "!=", "CONST0_RTX", "(", "GET_MODE", "(", "src", ")", ")", ")", "{", "emit_insn", "(", "gen_insxh", "(", "insh", ",", "gen_lowpart", "(", "DImode", ",", "src", ")", ",", "GEN_INT", "(", "size", "*", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "switch", "(", "(", "int", ")", "size", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_inswl", "(", "insl", ",", "gen_lowpart", "(", "HImode", ",", "src", ")", ",", "addr", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_insll", "(", "insl", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ",", "addr", ")", ")", ";", "break", ";", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "alpha", "Func": "alpha_expand_unaligned_store", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7563, "Length": 254, "Cover_Rate": 0.4471830985915493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsub_f64", "(", "float64x1_t", "__a", ","], "ground_truth": ["float64x1_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vsub_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7564, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "Id", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "hasFPUv2DoubleFloat", "(", ")", "||", "STI", ".", "hasFPUv3DoubleFloat", "(", ")", ")"], "ground_truth": ["return", "CSR_GPR_FPR64_RegMask", ";"], "File": "CSKYRegisterInfo1", "Func": "getCallPreservedMask", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7565, "Length": 50, "Cover_Rate": 0.704225352112676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "emit_insn", "(", "gen_vsx_xxpermdi_v2di", "(", "rtx_tmp0", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_vsx_xxpermdi_v2di", "(", "rtx_tmp1", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "rtx_tmp2", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx_tmp3", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "if", "(", "signed_convert", ")", "{", "emit_insn", "(", "gen_vsx_xvcvsxdsp", "(", "rtx_tmp2", ",", "rtx_tmp0", ")", ")", ";", "emit_insn", "(", "gen_vsx_xvcvsxdsp", "(", "rtx_tmp3", ",", "rtx_tmp1", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_vsx_xvcvuxdsp", "(", "rtx_tmp2", ",", "rtx_tmp0"], "ground_truth": [")", ")", ";"], "File": "rs60007", "Func": "rs6000_generate_float2_code", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7566, "Length": 90, "Cover_Rate": 0.430622009569378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmphiq_m_uv8hi", "(", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmphiq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7567, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "*", "AddrIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "*", "AddrIdx", "=", "<NUM_LIT>", ";", "break", ";", "}", "switch", "(", "MI", ".", "getOperand", "(", "*", "AddrIdx", ")", ".", "getReg", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MipsNaClRewritePass", "Func": "IsDangerousStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7568, "Length": 46, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemSrc10", "(", ")", "const", "{", "if", "(", "Kind", "!=", "MemSrc", "||", "Mem", ".", "WithPreDec", "||", "Mem", ".", "WithPostInc", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "AAPAsmParser", "Func": "isMemSrc10", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7569, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MBB", "=", "I", "->", "first", ";", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugValue", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "<STR_LIT>", ")", ";", "addPadding", "(", "MBB", ",", "ReturnLoc"], "ground_truth": [",", "Threshold", "-", "Cycles", ")", ";"], "File": "X86PadShortFunction23", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7570, "Length": 116, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ArchVersion"], "ground_truth": [">=", "<ISA_LIT>32", ";"], "File": "MipsSubtarget11", "Func": "hasMips32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7571, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "subtree", "->", "str", ")", ";", "rbt_dump", "(", "t", ",", "subtree", "->"], "ground_truth": ["right", ")", ";"], "File": "rbtree", "Func": "rbt_dump", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7572, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u", "."], "ground_truth": ["v", ";"], "File": "spe", "Func": "__ev_set_u32_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7573, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemOp", "(", ")", "const", "{", "assert", "(", "isMem", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Mem", "."], "ground_truth": ["AluOp", ";"], "File": "LanaiAsmParser (2)", "Func": "getMemOp", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7574, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEntryFunctionPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "AMDGPUA<ISA_LIT>", "=", "ST", ".", "get<ISA_LIT>AS", "(", ")", ";", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "emitDebuggerPrologue", "(", "MF", ",", "MBB", ")", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "emitFlatScratchInit", "(", "ST", ",", "MF", ",", "MBB", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "SPReg", "!=", "<STR_LIT>", ")", "{", "assert", "(", "MRI", ".", "isReserved", "(", "SPReg", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "<STR_LIT>", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "<STR_LIT>", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "<STR_LIT>", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "<STR_LIT>", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "("], "ground_truth": ["MF", ")", ")", ";"], "File": "SIFrameLowering40", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7575, "Length": 447, "Cover_Rate": 0.3927943760984183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAddress", "(", "&", "MAI", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>"], "ground_truth": [")", ".", "getReg", "(", ")", ",", "O", ")", ";"], "File": "SystemZInstPrinter6", "Func": "printBDVAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7576, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getExtendedAddReductionCost", "(", "bool", "IsMLA", ",", "bool", "IsUnsigned", ",", "Type", "*", "ResTy", ",", "VectorType", "*", "ValTy", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "ValVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "EVT", "ResVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ResTy", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValVT", "."], "ground_truth": ["isSimple", "(", ")", "&&", "ResVT", ".", "isSimple", "(", ")", ")", "{"], "File": "ARMTargetTransformInfo14", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7577, "Length": 70, "Cover_Rate": 0.3723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getInvalidInstructionMapping", "(", ")", ";", "default", ":", "break", ";", "}", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OpSize", "(", "NumOperands", ")", ";", "SmallVector", "<", "PartialMappingIdx", ",", "<NUM_LIT>", ">", "OpRegBankIdx", "(", "NumOperands", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumOperands", ";", "++", "Idx", ")", "{", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ";", "OpSize", "[", "Idx", "]", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Ty", ".", "isVector", "(", ")", "||", "isPreISelGenericFloatingPointOpcode", "(", "Opc", ")", ")", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstFPR", ";", "else", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstGPR", ";", "}", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstFPR", ",", "PMI_FirstGPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FCMP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_None", ",", "PMI_FirstFPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ")", "Cost", "=", "copyCost", "(", "*", "<ISA_LIT>GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "*", "<ISA_LIT>GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "OpSize", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "PMI_FirstGPR", ")", "Cost", "=", "<NUM_LIT>", ";", "else", "for", "(", "const", "MachineInstr", "&", "UseMI", ":", "MRI", ".", "use_instructions", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "isPreISelGenericFloatingPointOpcode"], "ground_truth": ["(", "UseMI", ".", "getOpcode", "(", ")", ")", ")", "{"], "File": "AArch64RegisterBankInfo1", "Func": "getInstrMapping", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7578, "Length": 317, "Cover_Rate": 0.3837772397094431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">"], "ground_truth": ["(", ")", ";"], "File": "ARM64TargetMachine", "Func": "getARM64TargetMachine", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7579, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->"], "ground_truth": ["getType", "(", ")", ")", ";"], "File": "ARMCallLowering18", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7580, "Length": 60, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "IntSVT", "=", "<STR_LIT>", "(", "IntBits", ")", ";", "MVT", "IntVT", "=", "<STR_LIT>", "(", "IntSVT", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "IntBits", ")", ";", "SDValue", "Op0", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "IntOpcode", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "IntOpcode"], "ground_truth": ["=", "<STR_LIT>", ";", "break", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerX86FPLogicOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7581, "Length": 86, "Cover_Rate": 0.3788546255506608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PrepareForLiveIntervals", "("], "ground_truth": [")", "{"], "File": "WebAssemblyPrepareForLiveIntervals", "Func": "createWebAssemblyPrepareForLiveIntervals", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7582, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrshrunbq_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqrshrunbq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7583, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&"], "ground_truth": ["InVals", ")", "const", "{"], "File": "VideocoreISelLowering", "Func": "LowerFormalArguments", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7584, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_por", "(", "__m64"], "ground_truth": ["__m1", ",", "__m64", "__m2", ")", "{"], "File": "mmintrin5", "Func": "_m_por", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7585, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_unpackhi_epi64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_punpckhqdq128", "(", "(", "__v2di", ")", "__A"], "ground_truth": [",", "(", "__v2di", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_unpackhi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7586, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isNarrowLoad", "(", "Opc", ")", "||", "isNarrowStore"], "ground_truth": ["(", "Opc", ")", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "isNarrowLoadOrStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7587, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_shuffle_epi8", "("], "ground_truth": ["__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_shuffle_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7588, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "("], "ground_truth": ["<STR_LIT>", ")", ")", ".", "addImm", "(", "delay", ")", ")", ";"], "File": "TMS320C64XInstrInfo", "Func": "insertNoop", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7589, "Length": 22, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsorted_regs", "[", "i", "]", "<", "<NUM_LIT>", "||", "(", "TARGET_THUMB1", "&&", "unsorted_regs", "[", "i", "]", ">", "LAST_LO_REGNUM", ")", "||", "unsorted_regs", "[", "i", "]", ">", "<NUM_LIT>", "||", "(", "i", "!=", "nops", "-", "<NUM_LIT>", "&&", "unsorted_regs", "[", "i", "]", "==", "base_reg", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "unsorted_regs", "[", "i", "]", "==", "SP_REGNUM", "&&", "base_reg", "!=", "SP_REGNUM", ")", "return", "<NUM_LIT>", ";", "unsorted_offsets", "[", "i", "]", "=", "INTVAL", "(", "offset", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "||", "unsorted_offsets", "[", "i", "]", "<", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ")", "order", "[", "<NUM_LIT>", "]", "=", "i", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "compute_offset_order", "(", "nops", ",", "unsorted_offsets", ",", "order", ",", "check_regs", "?", "unsorted_regs", ":", "NULL", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "saved_order", ")", "memcpy", "(", "saved_order", ",", "order", ",", "sizeof", "order", ")", ";", "if", "(", "base", ")", "{", "*", "base", "=", "base_reg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "i", "++", ")", "regs", "[", "i", "]", "=", "unsorted_regs", "[", "check_regs", "?", "order", "[", "i", "]", ":", "i", "]", ";", "*", "load_offset", "=", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ";", "}", "if", "(", "TARGET_THUMB1", "&&", "!", "peep2_reg_dead_p", "(", "nops", ",", "base_reg_rtx", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_ARM", "&&", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_ARM", "&&", "unsorted_offsets", "[", "order", "[", "nops", "-", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_32BIT", "&&", "unsorted_offsets", "[", "order", "[", "nops", "-", "<NUM_LIT>", "]", "]", "==", "-", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "const_ok_for_arm", "(", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ")", "||", "const_ok_for_arm", "(", "-", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ")", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "!", "multiple_operation_profitable_p", "(", "false", ",", "nops", ",", "ldm_case", "==", "<NUM_LIT>", "?", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]"], "ground_truth": [":", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm4", "Func": "load_multiple_sequence", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7590, "Length": 344, "Cover_Rate": 0.4693042291950887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "rs6000_d_handle_target_float_abi", "}", ",", "{", "<STR_LIT>", ",", "rs6000_d_handle_target_object_format", "}", ","], "ground_truth": ["{", "NULL", ",", "NULL", "}", ",", "}", ";"], "File": "rs6000-d", "Func": "rs6000_d_register_target_info", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7591, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OP", "(", "<NUM_LIT>", ")", "=", "transcode_memory_rtx", "(", "OP", "(", "<NUM_LIT>", ")", ",", "HL", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "if", "(", "recog_data", ".", "constraints", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "==", "'%'", "&&", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "CONSTANT_P", "(", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "tmp", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "tmp", ";", "}", "OP", "(", "<NUM_LIT>", ")", "=", "move_from_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "tmp_id", "=", "get_max_insn_count", "(", ")", ";", "saved_op1", "=", "OP", "(", "<NUM_LIT>", ")", ";", "if", "(", "rtx_equal_p", "(", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "OP", "(", "<NUM_LIT>", ")", ")", "==", "QImode", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_x", "(", "<NUM_LIT>", ",", "insn", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "A", ";", "}", "else", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "if", "(", "tmp_id", "==", "get_max_insn_count", "(", ")", ")", "force_into_acc", "(", "saved_op1", ",", "insn", ")", ";", "if", "(", "prev", ")", "first", "=", "next_nonnote_nondebug_insn", "(", "prev", ")", ";", "else", "for", "(", "first", "=", "insn", ";", "prev_nonnote_nondebug_insn", "(", "first", ")", ";", "first", "=", "prev_nonnote_nondebug_insn", "(", "first", ")", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_x", "(", "<NUM_LIT>", ",", "first"], "ground_truth": [")", ";"], "File": "rl78", "Func": "rl78_alloc_physical_registers_umul", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7592, "Length": 239, "Cover_Rate": 0.7785016286644951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Negated", ")", "Value", "*=", "-", "<NUM_LIT>", ";", "switch", "(", "Kind", ")", "{", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO8", ":", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HHI8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PM_LO8"], "ground_truth": [":"], "File": "SNESMCExpr", "Func": "evaluateAsInt64", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7593, "Length": 59, "Cover_Rate": 0.49166666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ";", "I", "!=", "MBB", ".", "rend", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "NewMI", "=", "nullptr", ";", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "MachineLoop", "*", "ML", "=", "MLI", "->", "getLoopFor", "(", "&", "MBB", ")", ")", "{", "if", "(", "ML", "->", "begin", "(", ")", "==", "ML", "->", "end", "(", ")", "&&", "!", "OptForSize", ")", "NewMI", "=", "tryReplaceLoad", "(", "<STR_LIT>", ",", "MI", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NewMI", "=", "tryReplaceLoad", "(", "<STR_LIT>", ",", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NewMI", "=", "tryReplaceCopy"], "ground_truth": ["(", "MI", ")", ";"], "File": "X86FixupBWInsts19", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7594, "Length": 120, "Cover_Rate": 0.44776119402985076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_IS", ")", "{", "const", "char", "*", "cpu", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "cpuid", "=", "NULL_RTX", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_is_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "cpu", ",", "cpu_is_info", "[", "i", "]", ".", "cpu", ")", "==", "<NUM_LIT>", ")", "{", "cpuid", "=", "GEN_INT", "(", "cpu_is_info", "[", "i", "]", ".", "cpuid", "+", "_DL_FIRST_PLATFORM", ")", ";", "break", ";", "}", "if", "(", "cpuid", "==", "NULL_RTX", ")", "{", "error", "(", "<STR_LIT>", ",", "cpu", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "platform", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "TCB_PLATFORM_OFFSET", ")", ")", ")", ";", "emit_move_insn", "(", "platform", ",", "tcbmem", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "target", ",", "platform", ",", "cpuid", ")", ")", ";", "}", "else", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_SUPPORTS", ")", "{", "const", "char", "*", "hwcap", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "mask", "=", "NULL_RTX", ";", "int", "hwcap_offset", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_supports_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "hwcap", ",", "cpu_supports_info", "[", "i", "]", ".", "hwcap", ")", "==", "<NUM_LIT>", ")", "{", "mask", "=", "GEN_INT", "(", "cpu_supports_info", "[", "i", "]", ".", "mask", ")", ";", "hwcap_offset", "=", "TCB_HWCAP_OFFSET", "(", "cpu_supports_info", "[", "i", "]", ".", "id", ")", ";", "break", ";", "}", "if", "(", "mask", "==", "NULL_RTX", ")", "{", "error", "(", "<STR_LIT>", ",", "hwcap", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "tcb_hwcap", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "hwcap_offset", ")", ")", ")", ";", "emit_move_insn", "(", "tcb_hwcap", ",", "tcbmem", ")", ";", "rtx", "scratch1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch1", ",", "gen_rtx_AND", "(", "SImode", ",", "tcb_hwcap", ",", "mask", ")", ")", ")", ";", "rtx", "scratch2", "=", "gen_reg_rtx", "(", "SImode", ")"], "ground_truth": [";"], "File": "rs60005", "Func": "cpu_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7595, "Length": 342, "Cover_Rate": 0.7139874739039666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{", "return", "__builtin_mve_vcmpeqq_n_uv8hi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcmpeqq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7596, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getFramePointerRegister", "(", ")", "override", "final", "{", "return", "<STR_LIT>"], "ground_truth": [";", "}"], "File": "SystemZRegisterInfo (2)1", "Func": "getFramePointerRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7597, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "NumVecs", "!=", "<NUM_LIT>", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "<NUM_LIT>", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "<NUM_LIT>", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "<STR_LIT>", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7598, "Length": 255, "Cover_Rate": 0.409967845659164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "thumb1_base_register_rtx_p", "(", "x", ",", "QImode"], "ground_truth": [",", "strict_p", ")", ";"], "File": "arm", "Func": "thumb1_index_register_rtx_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7599, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getFnAttributes", "(", ")", ".", "hasStackAlignmentAttr", "(", ")", ")", ";", "if", "(", "ForceStackAlign", ")", "return", "canRealignStack", "(", "MF", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "("], "ground_truth": ["MF", ")", ";"], "File": "X86RegisterInfo50", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7600, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitUMAX", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "X86IREmitter", "Func": "visitUMAX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7601, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128bh", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtneps_pbh", "(", "__m128bh", "__A", ",", "__mmask8", "__B", ",", "__m256", "__C", ")", "{", "return", "(", "__m128bh", ")", "__builtin_ia32_cvtneps2bf16_v8sf_mask", "(", "__C", ",", "__A", ","], "ground_truth": ["__B", ")", ";"], "File": "avx512bf16vlintrin", "Func": "_mm256_mask_cvtneps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7602, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CmpVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "AlignedAddr", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmt", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask3", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftedCmpVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "OldVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftedNewVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "PtrLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskUpper", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedCmpVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedNewVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskedOldVal1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "SrlRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB"], "ground_truth": [")", ";"], "File": "Cpu0ISelLowering", "Func": "emitAtomicCmpSwapPartword", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7603, "Length": 448, "Cover_Rate": 0.36304700162074555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "switch", "(", "type", ")", "{", "case", "TYPE_MOFFS8", ":", "case", "TYPE_REL8", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "TYPE_MOFFS16", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case"], "ground_truth": ["TYPE_MOFFS32", ":"], "File": "X86Disassembler14", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7604, "Length": 58, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_blsmsk_u32", "("], "ground_truth": ["unsigned", "int", "__X", ")", "{"], "File": "bmiintrin", "Func": "_blsmsk_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7605, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->"], "ground_truth": ["hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "File": "X86RegisterInfo36", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7606, "Length": 71, "Cover_Rate": 0.6635514018691588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "gen_raw_REG", "(", "SImode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "SFmode", ":", "emit_insn", "(", "gen_movsf_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "SImode", ":", "emit_insn", "(", "gen_movsi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "HImode", ":", "emit_insn", "(", "gen_movhi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "QImode", ":", "emit_insn", "(", "gen_movqi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "cfun", "->", "machine", "->", "set_frame_ptr_insn", "=", "emit_insn", "(", "gen_set_frame_ptr", "(", ")", ")", ";", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "A7_REG", "-", "<NUM_LIT>", ")", ")", ")", ";", "entry_insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "vararg_a7", ")", "{", "cfun", "->", "machine", "->", "vararg_a7_copy", "=", "entry_insns", ";", "}", "else", "{", "push_topmost_sequence", "("], "ground_truth": [")", ";"], "File": "xtensa4", "Func": "xtensa_copy_incoming_a7", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7607, "Length": 192, "Cover_Rate": 0.514745308310992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "rs6000_builtin_is_supported_p", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "HOST_WIDE_INT", "fnmask", "=", "rs6000_builtin_info", "[", "fncode", "]", ".", "mask", ";", "if", "(", "(", "fnmask", "&", "rs6000_builtin_mask", ")", "!=", "fnmask", ")", "return", "false", ";", "else", "return", "true"], "ground_truth": [";"], "File": "rs6000-call", "Func": "rs6000_builtin_is_supported_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7608, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_xrstor"], "ground_truth": ["(", "void", "*", "__P", ",", "long", "long", "__M", ")", "{"], "File": "xsaveintrin4", "Func": "_xrstor", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7609, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">"], "ground_truth": ["(", ")", ";"], "File": "SparcTargetMachine (2)1", "Func": "getSparcTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7610, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "if", "(", "letter", "==", "<NUM_LIT>", "||", "letter", "==", "'z'", "||", "letter", "==", "'y'", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "]", ")", ";", "return", ";", "}", "else", "if", "(", "letter", "==", "'D'", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "+", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "break", ";", "case", "CONST_INT", ":", "{", "rtx", "int_rtx", "=", "op", ";", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "int_rtx", ")", ";", "HOST_WIDE_INT", "low", "=", "val", "&", "<NUM_LIT>", ";", "HOST_WIDE_INT", "high", "=", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "letter", "==", "'y'", ")", "{", "if", "(", "val", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "{", "if", "(", "high", "!=", "<NUM_LIT>", ")", "{", "if", "(", "low", "!=", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "TARGET_ARCH_R2", ")", ";", "if", "(", "high", "==", "<NUM_LIT>", ")", "int_rtx", "=", "gen_int_mode", "(", "low", ",", "SImode", ")", ";", "else", "if", "(", "low", "==", "<NUM_LIT>", ")", "int_rtx", "=", "gen_int_mode", "(", "high", ",", "SImode", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "int_rtx", "=", "gen_int_mode", "(", "high", ",", "SImode", ")", ";", "}", "else", "int_rtx", "=", "gen_int_mode", "(", "low", ",", "SImode", ")", ";", "output_addr_const", "(", "file", ",", "int_rtx", ")", ";", "}", "return", ";", "}", "else", "if", "(", "letter", "==", "'z'", ")", "{", "if", "(", "val", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "{", "if", "(", "low", "==", "<NUM_LIT>", "&&", "high", "!=", "<NUM_LIT>", ")", "int_rtx", "=", "gen_int_mode", "(", "high", ",", "SImode", ")", ";", "else", "if", "(", "low", "!=", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "high", "==", "<NUM_LIT>", "||", "high", "==", "<NUM_LIT>", ")", ";", "int_rtx", "=", "gen_int_mode", "(", "low", ",", "high", "==", "<NUM_LIT>", "?", "SImode", ":", "HImode", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "output_addr_const", "(", "file", ",", "int_rtx", ")", ";", "}", "return", ";", "}", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "case", "CONST_DOUBLE", ":", "if", "(", "letter", "==", "<NUM_LIT>", "||", "letter", "==", "'z'", ")", "{", "output_addr_const", "(", "file", ",", "op", ")", ";", "return", ";", "}", "else", "if", "(", "letter", "==", "'H'", "||", "letter", "==", "'L'", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", "{", "rtx", "unspec", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "int", "unspec_reloc", "=", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "nios2_large_offset_p", "(", "unspec_reloc", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "nios2_unspec_reloc_name", "(", "unspec_reloc", ")", ")", ";", "op", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "fprintf", "(", "file", ",", "letter", "==", "'H'", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "op", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "nios2", "Func": "nios2_print_operand", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7611, "Length": 468, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7612, "Length": 60, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mask", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "Sem", ",", "MaskElt", ")", ",", "dl", ",", "LogicVT", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "LogicOp", "=", "IsFABS", "?", "<STR_LIT>", ":", "IsFNABS", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Operand", "=", "IsFNABS", "?", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "Op0", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "IsF128", ")", "return", "DAG", ".", "getNode", "(", "LogicOp", ",", "dl", ",", "LogicVT", ",", "Operand", ",", "Mask", ")", ";", "Operand", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Operand", ")", ";", "SDValue", "LogicNode", "=", "DAG", ".", "getNode", "(", "LogicOp", ",", "dl", ",", "LogicVT", ",", "Operand", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LogicNode", ","], "ground_truth": ["DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "File": "X86ISelLowering115", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7613, "Length": 154, "Cover_Rate": 0.3765281173594132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>64", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>30", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>19", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_PC22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_PC10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WPLT30", ";", "}", "}", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_8", ";", "case", "FK_Data_2", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA16", ":", "ELF", "::", "R_<ISA_LIT>ARC_16", ")", ";", "case", "FK_Data_4", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA32", ":", "ELF", "::", "R_<ISA_LIT>ARC_32", ")", ";", "case", "FK_Data_8", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA64", ":", "ELF", "::", "R_<ISA_LIT>ARC_64", ")", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_HI22", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["ELF", "::", "R_<ISA_LIT>ARC_LO10", ";"], "File": "SparcELFObjectWriter13", "Func": "getRelocType", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7614, "Length": 189, "Cover_Rate": 0.33992805755395683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "modr", "(", "Rn", "a", ",", "StepZIDS", "as", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "MemR", "(", "a", ",", "as", ")"], "ground_truth": [")", ";"], "File": "disassembler", "Func": "modr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7615, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Occupancy", ">", "Limit"], "ground_truth": [")", "Occupancy", "=", "Limit", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7616, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getTCReturnAddrDelta", "(", ")", "const", "{", "return"], "ground_truth": ["TailCallReturnAddrDelta", ";"], "File": "M680x0MachineFunction", "Func": "getTCReturnAddrDelta", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7617, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DPDenormModeDefault", "=", "Mode", ".", "FP64FP16Denormals", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "unsigned", "NewDenormModeValue", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "<NUM_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NewDenormModeValue", ")", ";", "}", "else", "{", "unsigned", "SPDenormModeBitField", "=", "<STR_LIT>", "::", "ID_MODE", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::"], "ground_truth": ["OFFSET_SHIFT_", ")", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ";"], "File": "AMDGPULegalizerInfo13", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7618, "Length": 60, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "StructType", ">", "(", "SrcTy", ")", "&&", "<STR_LIT>", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "cast"], "ground_truth": ["<", "StructType", ">", "(", "SrcTy", ")", ")", ";"], "File": "JVMCastHandler", "Func": "ProcessStructures", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7619, "Length": 46, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhaddq_m_n_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a"], "ground_truth": [",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vhaddq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7620, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "LoopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoopMBB", ")", ";", "MF", "->", "insert", "(", "++", "LoopMBB", "->", "getIterator", "(", ")", ",", "DoneMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "DoneMBB", "->", "splice", "(", "DoneMBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopMBB", ")", ";", "Register", "R", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "R", ")", ".", "addImm", "(", "streamer", ")", ";", "Register", "Rs", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Rs", ")", ".", "addReg", "(", "R", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Rs", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LivePhysRegs"], "ground_truth": ["LiveRegs", ";"], "File": "RISCVExpandSSRInsts", "Func": "expandSSR_Barrier", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7621, "Length": 230, "Cover_Rate": 0.6515580736543909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MBlazeBaseInfo1", "Func": "getSpecialMBlazeRegisterFromNumbering", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7622, "Length": 66, "Cover_Rate": 0.30275229357798167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "<STR_LIT>", "(", "const", "Type", "*", "Ty", ")", "const", "->", "int", "{", "return", "DL", ".", "getTypeStoreSize", "(", "const_cast", "<", "Type", "*"], "ground_truth": [">", "(", "Ty", ")", ")", ".", "getFixedValue", "(", ")", ";"], "File": "HexagonVectorCombine", "Func": "getSizeOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7623, "Length": 31, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "match", "(", "SplatValue", ",", "m_FPOne", "(", ")", ")", "||", "match", "(", "SplatValue", ",", "m_One", "(", ")", ")", ";", "}", ";", "auto", "IsUnitDup", "=", "[", "]", "(", "auto", "*", "I", ")", "{", "auto", "*", "IntrI", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ";", "if", "(", "!", "IntrI", "||", "IntrI", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "SplatValue", "=", "IntrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "match", "(", "SplatValue", ",", "m_FPOne", "(", ")", ")", "||", "match", "(", "SplatValue", ",", "m_One", "(", ")", ")", ";", "}", ";", "if", "(", "IsUnitDup", "(", "OpMultiplicand", ")", "||", "IsUnitSplat", "(", "OpMultiplicand", ")", ")", "std", "::", "swap", "(", "OpMultiplier", ",", "OpMultiplicand", ")", ";", "if", "(", "IsUnitSplat", "(", "OpMultiplier", ")", ")", "{", "OpMultiplicand", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "OpMultiplicand", ")", ";", "}", "else", "if", "(", "IsUnitDup", "(", "OpMultiplier", ")", ")", "{", "auto", "*", "DupInst", "=", "cast", "<", "IntrinsicInst", ">", "(", "OpMultiplier", ")", ";", "auto", "*", "DupPg", "=", "DupInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "OpPredicate", "==", "DupPg", ")", "{", "OpMultiplicand", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "OpMultiplicand", ")", ";", "}", "}", "return", "None"], "ground_truth": [";"], "File": "AArch64TargetTransformInfo54", "Func": "instCombineSVEVectorMul", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7624, "Length": 202, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", "(", "val", ")"], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7625, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FIXUP", ")", ";", "if", "(", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "Kind", "=", "getTargetFixup", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ","], "ground_truth": ["MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "CSKYMCCodeEmitter", "Func": "getConstpoolSymbolOpValue", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7626, "Length": 61, "Cover_Rate": 0.5398230088495575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Alignment", ")", "{", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdOpc", "=", "<STR_LIT>", ";", "StOpc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "IterationNum", "=", "CopyLen", ">>", "Log2_64", "(", "Alignment", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "IterationNum", ";", "++", "I", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "LdOpc", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "I", "*", "Alignment", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "I", "*", "Alignment", ")", ";", "}", "unsigned", "BytesLeft", "=", "CopyLen", "&", "(", "Alignment", "-", "<NUM_LIT>", ")", ";", "unsigned", "Offset", "=", "IterationNum", "*", "Alignment", ";", "bool", "Hanging4Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "bool", "Hanging2Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "bool", "Hanging1Byte", "=", "BytesLeft", "&", "<NUM_LIT>", ";", "if", "(", "Hanging4Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "Hanging2Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "Hanging1Byte", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ")", "."], "ground_truth": ["addImm", "(", "Offset", ")", ";"], "File": "BPFInstrInfo18", "Func": "expandMEMCPY", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7627, "Length": 431, "Cover_Rate": 0.7508710801393729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "{", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "continue", ";", "}", "int", "M", "=", "i", "<", "<NUM_LIT>", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "-", "<NUM_LIT>", ";", "assert", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "M", ",", "DL", ",", "<STR_LIT>", ")", ";", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "M", "+", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ","], "ground_truth": ["DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "PSHUFBMask", ")", ")", ")", ";"], "File": "X86ISelLowering24", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7628, "Length": 193, "Cover_Rate": 0.3158756137479542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "haveFeatures", "(", "FeatureBitset", "ActiveFeatures", ")", "const", "{", "return", "(", "FeaturesRequired", "&", "ActiveFeatures", ")", "=="], "ground_truth": ["FeaturesRequired", ";"], "File": "AArch64BaseInfo (2)1", "Func": "haveFeatures", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7629, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "sh_pr_n_sets", "(", "void"], "ground_truth": [")", "{"], "File": "sh", "Func": "sh_pr_n_sets", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7630, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewLLT", ".", "getNumElements", "(", ")", ">", "OldLLT", ".", "getNumElements", "(", ")", ")", "{", "if", "(", "NewLLT", ".", "getNumElements", "(", ")", "!=", "OldLLT", ".", "getNumElements", "(", ")", "*", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "Undef", "=", "MIRBuilder", ".", "buildUndef", "(", "{", "OldLLT", "}", ")", ";", "CurVReg", "=", "MIRBuilder", ".", "buildMerge", "(", "{", "NewLLT", "}", ",", "{", "CurVReg", ",", "Undef", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "CurVReg", "=", "MIRBuilder", ".", "buildInstr", "(", "ExtendOp", ",", "{", "NewLLT", "}", ",", "{", "CurVReg", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "NewLLT", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Undef", "=", "MIRBuilder", ".", "buildUndef", "(", "{", "OldLLT", "}", ")", ";", "CurVReg", "=", "MIRBuilder", ".", "buildBuildVector", "(", "{", "NewLLT", "}", ",", "{", "CurVReg", ",", "Undef", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "{", "if", "(", "NewLLT", "!=", "MRI", ".", "getType", "(", "CurVReg", ")", ")", "{", "CurVReg", "=", "MIRBuilder", ".", "buildInstr", "(", "ExtendOp", ",", "{", "NewLLT", "}", ",", "{", "CurVReg", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "}", "if", "(", "CurVReg", "!=", "CurArgInfo", ".", "Regs", "[", "<NUM_LIT>", "]", ")", "{", "CurArgInfo", ".", "Regs", "[", "<NUM_LIT>", "]", "=", "CurVReg", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "}", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitArgs", ",", "DL", ",", "CC", ")", ";", "}", "<ISA_LIT>OutgoingValueAssigner", "Assigner", "(", "AssignFn", ",", "AssignFn", ","], "ground_truth": ["Subtarget", ",", "true", ")", ";"], "File": "AArch64CallLowering17", "Func": "lowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7631, "Length": 273, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>AtomicExpandPass", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ")", "{", "return", "new", "<ISA_LIT>AtomicExpandPass", "("], "ground_truth": ["TM", ")", ";"], "File": "X86AtomicExpandPass", "Func": "createX86AtomicExpandPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7632, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X"], "ground_truth": [")", ";"], "File": "SPUMCTargetDesc", "Func": "createSPUMCInstrInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7633, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtpd_epu32", "(", "__mmask8", "__U"], "ground_truth": [",", "__m256d", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtpd_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7634, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "HexagonAsmPrinter", "Func": "printOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7635, "Length": 61, "Cover_Rate": 0.3719512195121951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "i", "=", "<NUM_LIT>", ";", "for", "(", "typename", "SmallVectorImpl", "<", "BlockT", "*", ">", "::", "const_iterator", "iterBlk", "=", "orderedBlks", ".", "begin", "(", ")", ",", "iterBlkEnd", "=", "orderedBlks", ".", "end", "(", ")", ";", "iterBlk", "!=", "iterBlkEnd", ";", "++", "iterBlk", ",", "++", "i", ")", "{", "os", "<<", "<STR_LIT>", "<<", "(", "*", "iterBlk", ")", "->", "getNumber", "(", ")", ";", "os", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "*", "iterBlk", ")", "<<", "<STR_LIT>", "<<", "(", "*", "iterBlk", ")", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "i", "!=", "<NUM_LIT>", "&&", "i", "%", "<NUM_LIT>", "==", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "AMDILCFGStructurizer9", "Func": "printOrderedBlocks", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7636, "Length": 91, "Cover_Rate": 0.7583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", "."], "ground_truth": ["getFeatureBits", "(", ")", ")", ")", ";"], "File": "CSKYAsmParser1", "Func": "CSKYAsmParser", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7637, "Length": 29, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "JUMP_P", "(", "branch", ")", ")", ";", "if", "(", "single_set", "(", "branch", ")", "==", "NULL_RTX", "||", "!", "any_condjump_p", "(", "branch", ")", ")", "reason", "=", "<STR_LIT>", ";", "else", "{", "rtx_insn", "*", "label", ";", "if", "(", "dump_file", ")", "flow_loop_dump", "(", "loop", ",", "dump_file", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "label", "=", "BB_HEAD", "(", "loop", "->", "header", ")", ";", "gcc_assert", "(", "LABEL_P", "(", "label", ")", ")", ";", "mn10300_insert_setlb_lcc", "(", "label"], "ground_truth": [",", "branch", ")", ";"], "File": "mn10300", "Func": "mn10300_scan_for_setlb_lcc", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7638, "Length": 72, "Cover_Rate": 0.3302752293577982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__i", ";", "__m1", ".", "as_m64", "=", "__A", ";", "__m2", ".", "as_m64", "=", "__B", ";", "for", "(", "__i", "=", "<NUM_LIT>", ";", "__i", "<", "<NUM_LIT>", ";", "__i", "++", ")", "__res", ".", "as_char", "[", "__i", "]", "=", "(", "(", "unsigned", "char", ")", "__m1", ".", "as_char", "[", "__i", "]", ">", "(", "unsigned", "char", ")", "__m2", ".", "as_char", "[", "__i", "]", ")", "?", "__m1", ".", "as_char", "[", "__i", "]", ":", "__m2"], "ground_truth": [".", "as_char", "[", "__i", "]", ";"], "File": "xmmintrin2", "Func": "_mm_max_pu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7639, "Length": 73, "Cover_Rate": 0.38421052631578945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "RegSet"], "ground_truth": [".", "count", "(", "*", "AI", ")", ")", "return", "true", ";"], "File": "M88kDelaySlotFiller", "Func": "isRegInSet", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7640, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "-", "countTrailingZeros", "<", "uint64_t", ">", "(", "Imm", "."], "ground_truth": ["Val", ")", ";"], "File": "PPCAsmParser (2)", "Func": "getCRBitMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7641, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshlq_x_u32", "(", "uint32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrshlq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrshlq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7642, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "O", "<<"], "ground_truth": ["Value", ";"], "File": "LC3bAsmPrinter", "Func": "printDecimal16", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7643, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OrigAlignment", "=", "St", "->", "getAlignment", "(", ")", ";", "unsigned", "EltOffset", "=", "NumVecElts", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Alignment", "=", "std", "::", "min", "(", "OrigAlignment", ",", "EltOffset", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SplatVal", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "unsigned", "Offset", "=", "EltOffset", ";", "while", "(", "--", "NumVecElts", ")", "{", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "<STR_LIT>", ")", ")", ";", "NewST1", "=", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "SplatVal", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "Alignment", ")", ";", "Offset", "+="], "ground_truth": ["EltOffset", ";"], "File": "AArch64ISelLowering117", "Func": "replaceSplatVectorStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7644, "Length": 171, "Cover_Rate": 0.5059171597633136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")"], "ground_truth": [",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "SparcMCCodeEmitter14", "Func": "getBranchTargetOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7645, "Length": 88, "Cover_Rate": 0.9361702127659575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "usePackedStack", "(", "MF", ")", "?", "<STR_LIT>"], "ground_truth": ["-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "SystemZFrameLowering36", "Func": "getBackchainOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7646, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "reload_in_progress", "&&", "!", "REG_P", "(", "op0", ")", "&&", "!", "REG_P", "(", "op1", ")", "&&", "!", "(", "stik_const_operand", "(", "op1", ",", "mode", ")", "&&", "!", "push_operand", "(", "op0", ",", "mode", ")", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "LO_SUM", "&&", "GET_MODE", "(", "op1", ")", "==", "Pmode", "&&", "dp_reg_operand", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "mode", ")", ")", "{", "op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "symbolic_address_operand", "(", "op1", ",", "mode", ")", ")", "{", "if", "(", "TARGET_LOAD_ADDRESS", ")", "{", "emit_insn", "(", "gen_load_immed_address", "(", "op0", ",", "op1", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "op1", "=", "force_const_mem", "(", "Pmode", ",", "op1", ")", ";", "}", "}", "else", "if", "(", "mode", "==", "HFmode", "&&", "CONSTANT_P", "(", "op1", ")", "&&", "!", "LEGITIMATE_CONSTANT_P", "(", "op1", ")", ")", "{", "op1", "=", "force_const_mem", "(", "mode", ",", "op1", ")", ";", "}", "if", "(", "TARGET_EXPOSE_LDP", "&&", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "MEM", "&&", "symbolic_address_operand", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ")", "{", "rtx", "dp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "DP_REGNO", ")", ";", "if", "(", "!", "TARGET_SMALL", ")", "emit_insn", "(", "gen_set_ldp", "(", "dp_reg", ",", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", ")", ";", "op1", "=", "change_address", "(", "op1", ",", "mode", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "dp_reg", ",", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "TARGET_EXPOSE_LDP", "&&", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "GET_CODE", "(", "op0", ")", "==", "MEM", "&&", "symbolic_address_operand", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "Pmode", ")", ")", "{"], "File": "c4x1", "Func": "c4x_emit_move_sequence", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 7647, "Length": 278, "Cover_Rate": 0.4161676646706587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "RF", "=", "cast", "<", "MCRelaxableFragment", ">", "(", "*", "K", ")", ";", "auto", "&", "Inst", "=", "const_cast", "<", "MCInst", "&", ">", "(", "RF", ".", "getInst", "(", ")", ")", ";", "while", "(", "Size", ">", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Inst", ")", "<", "MaxPacketSize", ")", "{", "MCInst", "*", "Nop", "=", "Context", ".", "createMCInst", "(", ")", ";", "Nop", "->", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Nop", ")", ")", ";", "Size", "-=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>MCChecker", "(", "Context", ",", "*", "MCII", ",", "*", "RF", ".", "getSubtargetInfo", "(", ")", ",", "Inst", ",", "*", "Context", ".", "getRegisterInfo", "(", ")", ",", "false", ")", ".", "check", "(", ")", ")", "{", "Inst", ".", "erase", "(", "Inst", ".", "end", "(", ")", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "HexagonAsmBackend14", "Func": "finishLayout", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7648, "Length": 126, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameIndex", "="], "ground_truth": ["Index", ";"], "File": "FISCMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7649, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "uint32x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_u32_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7650, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MCELFStreamer", "::", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", "MCFragment", "*", "InstructionFragment", "=", "getCurrentFragment", "(", ")", ";", "SMLoc", "InstLoc", "=", "Inst", ".", "getLoc", "(", ")", ";", "if", "(", "LastLabel", "&&", "!", "LastLabel", "->", "isUnset", "(", ")", "&&", "LastLabelLoc", ".", "isValid", "(", ")", "&&", "InstLoc", ".", "isValid", "(", ")", ")", "{", "const", "SourceMgr", "*", "SourceManager", "=", "getContext", "(", ")"], "ground_truth": [".", "getSourceManager", "(", ")", ";"], "File": "PPCELFStreamer5", "Func": "emitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7651, "Length": 73, "Cover_Rate": 0.42441860465116277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "MCOperand", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "unsigned", "Bits", "=", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "unsigned", "Rot", "=", "(", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "bool", "PrintUnsigned"], "ground_truth": ["=", "false", ";"], "File": "ARMInstPrinter1", "Func": "printModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7652, "Length": 84, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "EVT", "LHSVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHSVT", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "<STR_LIT>", ")", ";", "softenSetCCOperands", "(", "DAG", ",", "LHSVT", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ",", "Chain", ",", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "RHS", ".", "getNode", "(", ")", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getCondCode", "(", "CC", ")", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "LHS", ",", "Chain", "}", ",", "dl", ")", ";", "return", "LHS", ";", "}", "assert", "(", "!", "IsStrict", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "PPCISelLowering109", "Func": "LowerSETCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7653, "Length": 170, "Cover_Rate": 0.35639412997903563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "{", "return", "true", ";", "}", "}", "if", "(", "isDeadBranch", "(", "*", "I", ")", ")", "{", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "NewI", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "NewI", ";", "}", "continue", ";", "}", "if", "(", "!", "LastTerminator", ")", "{", "LastTerminator", "=", "&", "*", "I", ";", "continue", ";", "}", "if", "(", "isUnconditionalBranch", "(", "*", "I", ")", ")", "{", "if", "(", "AllowModify", ")", "LastTerminator", "->", "eraseFromParent", "(", ")", ";", "LastTerminator", "=", "&", "*", "I", ";", "continue", ";", "}", "MachineInstr", "*", "FirstTerminator", "=", "&", "*", "I", ";", "if", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "{", "if", "(", "isUnconditionalBranch", "(", "*", "I", ")", ")", "{", "if", "(", "AllowModify", ")", "{", "LastTerminator", "->", "eraseFromParent", "(", ")", ";", "FirstTerminator", "->", "eraseFromParent", "(", ")", ";", "}", "LastTerminator", "=", "&", "*", "I", ";", "continue", ";", "}", "return", "true", ";", "}", "if", "(", "!", "isUnconditionalBranch", "(", "*", "LastTerminator", ")", "||", "!", "isConditionalBranch", "(", "*", "FirstTerminator", ")", ")", "return", "true", ";", "parseCondBranch", "(", "*", "FirstTerminator", ",", "TrueBB", ",", "Cond", ")", ";", "TrueBB", "=", "getBranchTarget", "(", "*", "FirstTerminator", ")", ";", "FalseBB", "=", "getBranchTarget", "(", "*", "LastTerminator", ")", ";", "return", "false", ";", "}", "if", "(", "!", "LastTerminator", ")", "{", "assert", "(", "!", "TrueBB", "&&", "!", "FalseBB", ")", ";", "return", "false", ";", "}", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "getBranchTarget", "(", "*", "LastTerminator", ")", ")", ")", "{", "LastTerminator", "->", "eraseFromParent", "(", ")", ";", "assert", "(", "!", "TrueBB", "&&", "!"], "ground_truth": ["FalseBB", ")", ";"], "File": "TPCInstrInfo", "Func": "analyzeBranch", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7654, "Length": 386, "Cover_Rate": 0.6831858407079646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "new", "<ISA_LIT>_MachoTargetObjectFile", "(", ")", ";", "return", "new", "<ISA_LIT>_ELFTargetObjectFile", "("], "ground_truth": [")", ";"], "File": "AArch64ISelLowering84", "Func": "createTLOF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7655, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SrcReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7656, "Length": 289, "Cover_Rate": 0.40646976090014064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Bit", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "UseWReg", "=", "Bit", "<", "<NUM_LIT>", ";", "unsigned", "NecessarySize", "=", "UseWReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Size", "!=", "NecessarySize", ")", "TestReg", "=", "moveScalarRegClass", "(", "TestReg", ",", "UseWReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "MIB", ")", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "Opc", "=", "OpcTable", "[", "UseWReg", "]", "[", "IsNegative", "]", ";", "auto", "TestBitMI", "=", "MIB", ".", "buildInstr", "(", "Opc", ")", ".", "addReg", "(", "TestReg", ")", ".", "addImm", "(", "Bit", ")", ".", "addMBB", "(", "DstMBB", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "TestBitMI", ",", "TII", ",", "TRI", ","], "ground_truth": ["RBI", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitTestBit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7657, "Length": 119, "Cover_Rate": 0.5107296137339056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "BB", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "MLI", "->", "getLoopDepth", "(", "BB", ")", "<<", "<STR_LIT>", ")", ";", "buildDAGWithRegPressure", "(", ")", ";", "SmallVector", "<", "SUnit", "*", ",", "<NUM_LIT>", ">", "TopRoots", ",", "BotRoots", ";", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "DEBUG", "(", "unsigned", "maxH", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ">", "maxH", ")", "maxH", "=", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxH", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "unsigned", "maxD", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxD", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", "."], "ground_truth": ["dumpAll", "(", "this", ")", ")", ";"], "File": "HexagonMachineScheduler35", "Func": "schedule", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7658, "Length": 240, "Cover_Rate": 0.6469002695417789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "push", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "addr", ")", ";", "if", "(", "REGNO", "(", "addr", ")", "==", "SP_REG", ")", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "plus_constant"], "ground_truth": ["(", "hard_frame_pointer_rtx", ",", "GET_MODE_SIZE", "(", "word_mode", ")", ")", ")", ";"], "File": "h83003", "Func": "h8300_swap_into_er6", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7659, "Length": 36, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "<NUM_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "O", "<<", "<STR_LIT>", "<<", "markup", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7660, "Length": 77, "Cover_Rate": 0.4425287356321839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")"], "ground_truth": [")", ";"], "File": "MipsDisassembler", "Func": "DecodeMSA128BRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7661, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB"], "ground_truth": ["(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";"], "File": "XtensaMCInstLower", "Func": "Lower", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7662, "Length": 142, "Cover_Rate": 0.6283185840707964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ",", "STI", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "LPAC", "::", "makePreOp", "(", "LPAC", "::", "ADD", ")", ")", ",", "STI", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "LanaiAsmPrinter3", "Func": "emitCallInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7663, "Length": 109, "Cover_Rate": 0.47391304347826085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&"], "ground_truth": ["MsgPackDoc", ";"], "File": "AMDGPUPALMetadata", "Func": "getMsgPackDoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7664, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_aarch64_sqrshrun_nv8hi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vqrshrun_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7665, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "validateCCReservedRegs", "(", "const", "SmallVectorImpl", "<", "std", "::", "pair", "<", "llvm", "::", "Register", ",", "llvm", "::", "SDValue", ">>", "&", "Regs", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "std", "::", "any_of", "(", "std", "::", "begin", "(", "Regs", ")", ",", "std", "::", "end", "(", "Regs", ")", ",", "[", "&", "STI", "]", "(", "auto", "Reg", ")", "{", "return", "STI", ".", "isRegisterReservedByUser", "(", "Reg", ".", "first", ")", ";", "}", ")", ")", "F", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "F", ",", "<STR_LIT>"], "ground_truth": ["}", ")", ";"], "File": "RISCVISelLowering11", "Func": "validateCCReservedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7666, "Length": 112, "Cover_Rate": 0.9911504424778761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__TM_is_user_abort", "(", "void", "*", "const", "TM_buff", ")", "{", "texasru_t", "texasru", "=", "*", "_TEXASRU_PTR", "(", "TM_buff"], "ground_truth": [")", ";"], "File": "htmxlintrin", "Func": "__TM_is_user_abort", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7667, "Length": 30, "Cover_Rate": 0.8108108108108109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseBDXAddr64", "(", "OperandVector", "&", "Operands"], "ground_truth": [")", "{"], "File": "SystemZAsmParser1", "Func": "parseBDXAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7668, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmaxsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")"], "ground_truth": [",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_max_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7669, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", "[", "i", "]", ">=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "MaskIdx", "=", "Mask", "[", "i", "]", ";", "int", "ExpectedIdx", "=", "ExpectedMask", "[", "i", "]", ";", "if", "(", "<NUM_LIT>", "<=", "MaskIdx", "&&", "MaskIdx", "!=", "ExpectedIdx", ")", "{", "SDValue", "MaskV", "=", "MaskIdx", "<", "Size", "?", "V1", ":", "V2", ";", "SDValue", "ExpectedV", "=", "ExpectedIdx", "<", "Size", "?", "V1", ":", "V2", ";", "MaskIdx", "=", "MaskIdx", "<", "Size", "?", "MaskIdx", ":", "(", "MaskIdx", "-"], "ground_truth": ["Size", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "isShuffleEquivalent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7670, "Length": 76, "Cover_Rate": 0.40860215053763443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_x_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_n_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vaddq_x_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7671, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "TargetMachine", "&"], "ground_truth": ["TM", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "createAMDGPUISelDag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7672, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TT", ")", "{", "IsLittleEndian", "=", "false", ";", "UseIntegratedAssembler", "=", "true", ";", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "MMIXMCAsmInfo", "Func": "MMIXMCAsmInfo", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7673, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const"], "ground_truth": ["{"], "File": "P2MachineFunctionInfo", "Func": "getMaxCallFrameSize", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7674, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDarwinABI", "(", ")", "const", "{", "return", "isTargetMachO", "(", ")", "||", "isDarwin", "("], "ground_truth": [")", ";"], "File": "PPCSubtarget (2)1", "Func": "isDarwinABI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7675, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "if", "(", "EscapeCall", ")", "{", "auto", "Ops", "=", "EscapeCall", "->", "arg_operands", "(", ")", ";", "Args", ".", "append", "(", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "end", "(", ")", ")", ";", "}", "Args", ".", "push_back", "(", "RegNode", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "F", ".", "getEntryBlock", "(", ")", ",", "EscapeCall", "?", "EscapeCall", ":", "F", "."], "ground_truth": ["getEntryBlock", "(", ")", ".", "end", "(", ")", ")", ";"], "File": "X86WinEHState22", "Func": "escapeRegNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7676, "Length": 75, "Cover_Rate": 0.42134831460674155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")"], "ground_truth": ["==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "AVRDisassembler (2)", "Func": "decodeFWRdK", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7677, "Length": 44, "Cover_Rate": 0.3464566929133858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI"], "ground_truth": [";", "}"], "File": "TGSITargetTransformInfo", "Func": "getTLI", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7678, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getRomdataSectionName", "(", "unsigned", "num", ",", "std", "::", "string", "prefix", "=", "<STR_LIT>", ")", "{", "std", "::", "ostringstream", "o"], "ground_truth": [";"], "File": "PIC161", "Func": "getRomdataSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7679, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "is64Bit"], "ground_truth": ["(", ")", ")", "{"], "File": "X86AsmPrinter19", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7680, "Length": 50, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "tmpreg", ",", "retreg", ")", ";", "insn", "=", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "tmpreg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "retreg", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "offset", "-=", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "{", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "stack_chunk", "=", "stack_space_to_allocate", ">", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ":", "stack_space_to_allocate", ";", "mmix_emit_sp_add", "(", "-", "stack_chunk", ")", ";", "total_allocated_stack_space", "+=", "stack_chunk", ";", "offset", "+=", "stack_chunk", ";", "stack_space_to_allocate", "-=", "stack_chunk", ";", "}", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "MMIX_rO_REGNUM", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "offset", "-=", "(", "locals_size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", ">=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "--", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "{", "rtx", "insn", ";", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "stack_chunk", "=", "(", "stack_space_to_allocate", ">", "(", "<NUM_LIT>", "-", "offset", "-", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "-", "offset", "-", "<NUM_LIT>", ")", ":", "stack_space_to_allocate", ")", ";", "mmix_emit_sp_add", "(", "-", "stack_chunk", ")", ";", "total_allocated_stack_space", "+=", "stack_chunk", ";", "offset", "+=", "stack_chunk", ";", "stack_space_to_allocate", "-=", "stack_chunk", ";", "}", "insn", "=", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "gen_rtx_REG"], "ground_truth": ["(", "DImode", ",", "regno", ")", ")", ";"], "File": "mmix", "Func": "mmix_expand_prologue", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7681, "Length": 309, "Cover_Rate": 0.38625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcge_f64", "(", "float64x1_t", "__a", ",", "float64x1_t", "__b", ")", "{", "return", "(", "uint64x1_t", ")", "(", "__a", ">="], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vcge_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7682, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "Mang", ",", "&", "MF", "->", "getContext", "("], "ground_truth": [")", ")", ";"], "File": "TeakAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7683, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imm8", "==", "<NUM_LIT>", "&&", "pred", "!=", "<NUM_LIT>", "&&", "(", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")"], "ground_truth": ["!=", "<NUM_LIT>", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7684, "Length": 70, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "F", ">>", "SoloPos"], "ground_truth": [")", "&", "SoloMask", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "isTile64SoloInstruction", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7685, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adjustArgFlags", "(", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "LLT", "Ty", ")", "{", "if", "(", "!", "Ty", ".", "isPointer", "(", ")", ")", "return", ";", "auto", "&", "Flags", "=", "Arg", ".", "Flags"], "ground_truth": ["[", "<NUM_LIT>", "]", ";"], "File": "MOSCallLowering", "Func": "adjustArgFlags", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7686, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "is64Bit", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "="], "ground_truth": ["true", ";"], "File": "X86MCAsmInfo43", "Func": "X86MCAsmInfoDarwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7687, "Length": 25, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "processMachineBasicBlock", "(", "MBB", ")", ";", "return", "Changed"], "ground_truth": [";"], "File": "AArch64DeadRegisterDefinitionsPass (2)1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7688, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDT", "=", "getAnalysisIfAvailable", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "BoolRC", "=", "TRI", "->", "getBoolRC", "(", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "<STR_LIT>", ";", "OrOpc", "=", "<STR_LIT>", ";", "XorOpc", "=", "<STR_LIT>", ";", "MovTermOpc", "=", "<STR_LIT>", ";", "Andn2TermOpc", "=", "<STR_LIT>", ";", "XorTermrOpc", "=", "<STR_LIT>", ";", "OrTermrOpc", "=", "<STR_LIT>", ";", "OrSaveExecOpc", "=", "<STR_LIT>", ";", "Exec", "=", "<STR_LIT>", ";", "}", "else", "{", "AndOpc", "=", "<STR_LIT>", ";", "OrOpc", "=", "<STR_LIT>", ";", "XorOpc", "=", "<STR_LIT>", ";", "MovTermOpc", "=", "<STR_LIT>", ";", "Andn2TermOpc", "=", "<STR_LIT>", ";", "XorTermrOpc", "=", "<STR_LIT>", ";", "OrTermrOpc", "=", "<STR_LIT>", ";", "OrSaveExecOpc", "=", "<STR_LIT>", ";", "Exec", "=", "<STR_LIT>", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SILowerControlFlow15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7689, "Length": 376, "Cover_Rate": 0.6416382252559727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")"], "ground_truth": ["||", "MO", ".", "isRegMask", "(", ")", ")", "NewMI", ".", "addOperand", "(", "MF", ",", "MO", ")", ";"], "File": "SIShrinkInstructions28", "Func": "copyExtraImplicitOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7690, "Length": 43, "Cover_Rate": 0.3524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID"], "ground_truth": [")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";"], "File": "X86TargetTransformInfo113", "Func": "getAdjustedAnalysisPointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7691, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "SubMode", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "<STR_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "unsigned", "char", "Imm8", "=", "insn", "&", "<NUM_LIT>", ";", "unsigned", "Regs", "=", "isSPVFP", "?", "Imm8", ":"], "ground_truth": ["Imm8", "/", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7692, "Length": 131, "Cover_Rate": 0.34203655352480417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "ConditionCode", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "TrueValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FalseValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "FalseValue", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "TrueValue", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "ConditionCode", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "auto", "TrueValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FalseValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "LC2200InstrInfo1", "Func": "expandPostRAPseudo", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7693, "Length": 328, "Cover_Rate": 0.4530386740331492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TlsFree", "(", "key", ")", "!=", "<NUM_LIT>", ")", "?", "<NUM_LIT>"], "ground_truth": [":", "(", "int", ")", "GetLastError", "(", ")", ";"], "File": "gthr-win32", "Func": "__gthr_win32_key_delete", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7694, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMem", "(", "MCInst", "&", "MI", ",", "uint64_t", "insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ",", "bool", "isLoad", ",", "DecodeFunc", "DecodeSX", ")", "{", "unsigned", "sx", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "status", ";", "if", "(", "isLoad", ")", "{", "status", "=", "DecodeSX", "(", "MI", ",", "sx", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "status", "=", "DecodeASX", "(", "MI", ",", "insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "if", "(", "!", "isLoad", ")", "{", "status", "=", "DecodeSX", "(", "MI", ",", "sx", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")"], "ground_truth": ["return", "status", ";"], "File": "VEDisassembler1", "Func": "DecodeMem", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7695, "Length": 125, "Cover_Rate": 0.946969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "WideRes", "=", "getSETCCInGPR", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "SetccInGPROpts", "::", "SExtOrig", ":", "SetccInGPROpts", "::", "ZExtOrig", ")", ";", "if", "(", "!", "WideRes", ")", "return", "false", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "Inputs32Bit", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ";", "bool", "Output32Bit", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ";", "NumSextSetcc", "+=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "tryEXTEND", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7696, "Length": 90, "Cover_Rate": 0.30716723549488056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "IRFLengthStore", "=", "findIRF", "(", "IRFStore", ",", "StoreIRF", ")", ";", "if", "(", "IRFLengthLoad", "==", "IRFLengthStore", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "IRFLengthStore", ";", "i", "++", ")", "{", "SCEVParser", "scevRunerLoad", "(", "SE", "->", "getSCEV", "(", "LoadIRF", "[", "i", "]", ")", ",", "SE", ",", "F", ".", "getParent", "("], "ground_truth": [")", ")", ";"], "File": "TPCIndexSpace", "Func": "computeIndexMap", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7697, "Length": 54, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "MachineInstr", "*", "And", "=", "nullptr", ",", "*", "Or", "=", "nullptr", ";", "if", "(", "!", "SkipAnding", ")", "{", "Register", "AndReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", "."], "ground_truth": ["addReg", "(", "AndReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7698, "Length": 101, "Cover_Rate": 0.3423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_rol_epi32", "(", "__m512i", "__A", ",", "const", "int", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_prold512_mask", "(", "(", "__v16si", ")", "__A", ",", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "("], "ground_truth": [")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_rol_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7699, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumPackedSignBits", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumPackedZeroBits", "=", "Subtarget", ".", "hasSSE41", "(", ")", "?", "NumPackedSignBits", ":", "<NUM_LIT>", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "In", ")", ";", "unsigned", "NumLeadingZeroBits", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "NumLeadingZeroBits", ">=", "(", "InSVT", ".", "getSizeInBits", "(", ")", "-", "NumPackedZeroBits", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", ";", "if", "(", "NumSignBits", ">", "(", "InSVT", ".", "getSizeInBits", "(", ")", "-", "NumPackedSignBits", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ","], "ground_truth": ["DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering136", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7700, "Length": 252, "Cover_Rate": 0.6379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ikind", "=", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "MCII"], "ground_truth": [",", "MI", ")", ";"], "File": "TPCMCCodeEmitter", "Func": "isLoadInst", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7701, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "IGSrcs", ";", "ValidSwizzle", ".", "clear", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "IG", "[", "i", "]", ",", "PV", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "("], "ground_truth": ["Op", ")", ".", "getImm", "(", ")", ")", ";"], "File": "R600InstrInfo3", "Func": "fitsReadPortLimitations", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7702, "Length": 109, "Cover_Rate": 0.6449704142011834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FixedNum", "=", "<NUM_LIT>", ",", "SplitNum", "=", "<NUM_LIT>", ",", "LoopPhiNum", "=", "<NUM_LIT>", ";", "int32_t", "TotalP", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "DR", ":", "Part", ")", "{", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "DR", ")", ";", "int32_t", "P", "=", "profit", "(", "DefI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "if", "(", "isInduction", "(", "DR", ",", "IRM", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "U", "!=", "W", ";", "++"], "ground_truth": ["U", ")", "{"], "File": "HexagonSplitDouble14", "Func": "isProfitable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7703, "Length": 108, "Cover_Rate": 0.34726688102893893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitBasicBlockStart", "(", "const", "MachineBasicBlock", "&"], "ground_truth": ["MBB", ")", "const", "{"], "File": "TVMAsmPrinter", "Func": "EmitBasicBlockStart", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7704, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "(", "VT", "==", "<STR_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mask", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "X", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Mask", ")", "Y", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Y", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Mask", "=", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Y", "=", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering24", "Func": "combineLogicBlendIntoPBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7705, "Length": 244, "Cover_Rate": 0.3475783475783476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>II", "::", "getImmEnd", "(", "getDesc", "("], "ground_truth": ["MCII", ",", "MCI", ")", ")", ";"], "File": "TPCMCInstrInfo", "Func": "getImmFieldEnd", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7706, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "SetCCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "SDValue", "NotOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "SDValue", "NotOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "NotOp1", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NotOp0", ",", "Op1", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering (2)3", "Func": "LowerBoolVSETCC_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7707, "Length": 194, "Cover_Rate": 0.5542857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__popcntq", "("], "ground_truth": ["unsigned", "long", "long", "__X", ")", "{"], "File": "ia32intrin", "Func": "__popcntq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7708, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "MipsISelLowering32", "Func": "LowerCallResult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7709, "Length": 94, "Cover_Rate": 0.573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineLoopInfo"], "ground_truth": [">", "(", ")", ";"], "File": "X86FixupBWInsts1", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7710, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Adjust", "%", "ElemSize", "==", "<NUM_LIT>", ")", "{", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateGEP", "(", "Ptr", ",", "HVC", ".", "getConstInt", "(", "Adjust", "/", "ElemSize", ")", ")", ";", "return", "Builder", ".", "CreatePointerCast", "(", "Tmp0", ",", "ValTy", "->", "getPointerTo", "(", ")", ")", ";", "}", "PointerType", "*", "CharPtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "HVC", "."], "ground_truth": ["F", ".", "getContext", "(", ")", ")", ";"], "File": "HexagonVectorCombine11", "Func": "createAdjustedPointer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7711, "Length": 61, "Cover_Rate": 0.3719512195121951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ".", "getCPU", "(", ")", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "bool", "IsLittleEndian", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::"], "ground_truth": ["ppc64le", ";"], "File": "PPCAsmBackend17", "Func": "createPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7712, "Length": 48, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "llvm", "::", "ADDRESS_SPACE_GENERIC", "&&", "!", "llvm", "::", "isTexture", "(", "GV", ")", "&&", "!", "llvm", "::", "isSurface", "(", "GV", ")", "&&", "!", "llvm", "::", "isSampler", "(", "GV", ")", "&&", "!", "GV", ".", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "GlobalVariable", "*", "NewGV", "=", "new", "GlobalVariable", "(", "M", ",", "GV", ".", "getValueType", "(", ")", ",", "GV", ".", "isConstant", "(", ")", ",", "GV", ".", "getLinkage", "(", ")", ",", "GV", ".", "hasInitializer", "(", ")", "?", "GV", ".", "getInitializer", "(", ")", ":", "nullptr", ",", "<STR_LIT>", ",", "&", "GV", ",", "GV", ".", "getThreadLocalMode", "(", ")", ",", "llvm", "::", "ADDRESS_SPACE_GLOBAL", ")", ";", "NewGV", "->", "copyAttributesFrom", "(", "&", "GV", ")", ";", "GVMap", "[", "&", "GV", "]", "=", "NewGV", ";", "}", "}", "if", "(", "GVMap", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "for", "(", "Module", "::", "iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "continue", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHIOrDbg", "(", ")", ")", ";", "for", "(", "Function", "::", "iterator", "BBI", "=", "I", "->", "begin", "(", ")", ",", "BBE", "=", "I", "->", "end", "(", ")", ";", "BBI", "!=", "BBE", ";", "++", "BBI", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BBI", "->", "begin", "(", ")", ",", "IE", "=", "BBI", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Operand", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "Operand", ")", ")", "{", "II", "->", "setOperand", "(", "i", ",", "remapConstant", "(", "&", "M", ",", "&", "*", "I", ",", "cast", "<", "Constant", ">", "(", "Operand", ")", ",", "Builder", ")", ")", ";", "}", "}", "}", "}", "ConstantToValueMap", ".", "clear", "(", ")", ";", "}", "ValueToValueMapTy", "VM", ";", "for", "(", "auto", "I", "=", "GVMap", ".", "begin", "(", ")", ",", "E", "=", "GVMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VM", "[", "I", "->", "first", "]", "=", "I", "->", "second", ";", "for", "(", "GVMapTy", "::", "iterator", "I", "=", "GVMap", ".", "begin", "(", ")", ",", "E", "=", "GVMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "GlobalVariable", "*", "GV", "=", "I", "->", "first", ";", "GlobalVariable", "*", "NewGV", "=", "I", "->", "second", ";", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "GVMap", ".", "erase", "(", "I", ")", ";", "I", "=", "Next", ";", "Constant", "*", "BitCastNewGV", "=", "ConstantExpr", "::", "getPointerCast", "(", "NewGV", ",", "GV", "->", "getType", "(", ")", ")", ";", "GV", "->", "replaceAllUsesWith", "(", "BitCastNewGV", ")", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "GV", "->", "getName", "(", ")", ")", ";", "GV", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "NVPTXGenericToNVVM", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7713, "Length": 489, "Cover_Rate": 0.9055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__builtin_mve_vqsubq_uv8hi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqsubq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7714, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "JT", ")", ",", "<STR_LIT>", ",", "GA", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "isPIC", "=", "GetLabelAccessInfo", "(", "DAG", ".", "getTarget", "(", ")", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOHiFlag", ")", ";", "SDValue", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ","], "ground_truth": ["MOLoFlag", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7715, "Length": 115, "Cover_Rate": 0.672514619883041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "int", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "spOffset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "stackSize", "<<", "<STR_LIT>", ")", ";", "int", "Offset", "=", "(", "(", "spOffset", "<", "<NUM_LIT>", ")", "?", "(", "stackSize", "+", "(", "-", "(", "spOffset", "+", "<NUM_LIT>", ")", ")", ")", ":", "(", "spOffset", ")", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "MipsRegisterInfo4", "Func": "eliminateFrameIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7716, "Length": 138, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_maskz_cvtpd_epi32", "(", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7717, "Length": 22, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSALUInstr", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [")", "const", "{"], "File": "SIInstrInfo116", "Func": "isSALUInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7718, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setGlobalRetAddr", "(", "unsigned", "Reg", ")", "{", "GlobalRetAddr", "="], "ground_truth": ["Reg", ";"], "File": "AlphaMachineFunctionInfo", "Func": "setGlobalRetAddr", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7719, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "const_section", "(", ")", "\\", "{", "\\", "text_section", "(", ")"], "ground_truth": [";", "\\", "}"], "File": "m88k", "Func": "const_section", "Target": "m88k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7720, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rndscaleps_128_mask", "(", "(", "__v4sf", ")", "__A", ",", "__imm", ","], "ground_truth": ["(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_roundscale_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7721, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4si", "__B", "=", "(", "__v4si", ")", "(", "__v2du", ")", "{", "__A", ",", "__A", "}", ";", "return", "(", "__m64", ")", "(", "(", "__v2du", ")", "vec_abs", "("], "ground_truth": ["__B", ")", ")", "[", "<NUM_LIT>", "]", ";"], "File": "tmmintrin", "Func": "_mm_abs_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7722, "Length": 32, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "LIs", "=", "LI", ";", "DEBUG", "(", "MF", "->", "dump", "(", ")", ";", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "mbbItr", "=", "MF", "->", "begin", "(", ")", ",", "mbbEnd", "=", "MF", "->", "end", "(", ")", ";", "mbbItr", "!=", "mbbEnd", ";", "++", "mbbItr", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "mbbItr", ";", "Chains", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "miItr", "=", "MBB", "->", "begin", "(", ")", ",", "miEnd", "=", "MBB", "->", "end", "(", ")", ";", "miItr", "!=", "miEnd", ";", "++", "miItr", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "miItr", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64PBQPRegAlloc13", "Func": "build", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7723, "Length": 135, "Cover_Rate": 0.32066508313539194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "create<ISA_LIT>LowerKernelArgumentsPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "("], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7724, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'#'", "<<", "formatImm", "(", "Scale", "*", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "AArch64InstPrinter11", "Func": "printImmScale", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7725, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isImm", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "setImmKindNone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7726, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vreinterpretv4siv4sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7727, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "sparc_asan_shadow_offset", "(", "void"], "ground_truth": [")", "{"], "File": "sparc", "Func": "sparc_asan_shadow_offset", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7728, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", ".", "IndexReg", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", "."], "ground_truth": ["Index", "=", "Index", ";"], "File": "VEAsmParser (2)", "Func": "MorphToMEMrii", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7729, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "BO", ".", "size", "(", ")", ";", "++", "i", ")", "{", "BasicBlock", "*", "B", "=", "cast", "<", "BasicBlock", ">", "(", "BO", "[", "i", "]", ")", ";", "for", "(", "auto", "DTN", ":", "children", "<", "DomTreeNode", "*", ">", "(", "DT", "->", "getNode", "(", "B", ")", ")", ")", "BO", ".", "push_back", "(", "DTN", "->", "getBlock", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "BO", ".", "size", "(", ")", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "BasicBlock", "*", "B", "=", "cast", "<", "BasicBlock", ">", "(", "BO", "[", "i", "-", "<NUM_LIT>", "]", ")", ";", "BasicBlock", "::", "InstListType", "&", "IL", "=", "B", "->", "getInstList", "(", ")", ";", "typedef", "BasicBlock", "::", "InstListType", "::", "reverse_iterator", "reverse_iterator", ";", "ValueVect", "Ins", ";", "for", "(", "reverse_iterator", "I", "=", "IL", ".", "rbegin", "(", ")", ",", "E", "=", "IL", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Ins", ".", "push_back", "(", "&", "*", "I", ")", ";", "for", "(", "ValueVect", "::", "iterator", "I", "=", "Ins", ".", "begin", "(", ")", ",", "E", "=", "Ins", "."], "ground_truth": ["end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "HexagonCommonGEP18", "Func": "removeDeadCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7730, "Length": 200, "Cover_Rate": 0.8368200836820083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fmsub_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "__m512"], "ground_truth": ["__C", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7731, "Length": 25, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "unsigned", "PtrSize", "=", "ValTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "NewTy", "=", "LLT", "::", "vector", "(", "ValTy", ".", "getElementCount", "(", ")", ",", "PtrSize", ")", ";", "auto", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "MMO", ".", "setType", "(", "NewTy", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", ")", "{", "auto", "Bitcast", "=", "MIRBuilder", ".", "buildBitcast", "(", "NewTy", ",", "ValReg", ")", ";", "MIRBuilder", ".", "buildStore", "(", "Bitcast", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "AArch64LegalizerInfo22", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7732, "Length": 102, "Cover_Rate": 0.4015748031496063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "return", "LowerFixedLengthVECTOR_SHUFFLEToSVE", "(", "Op", ",", "DAG", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "V1", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ShuffleMask", ".", "size", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SVN", "->", "isSplat", "(", ")", ")", "{", "int", "Lane", "=", "SVN", "->", "getSplatIndex", "(", ")", ";", "if", "(", "Lane", "==", "-", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "Lane", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "Lane", ")", ")", ";", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "V1", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ")", ";", "return", "constructDup", "(", "V1", ",", "Lane", ",", "dl", ",", "VT", ",", "Opcode", ",", "DAG", ")", ";", "}", "for", "(", "unsigned", "LaneSize", ":", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "{", "unsigned", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "isWideDUPMask", "(", "ShuffleMask", ",", "VT", ",", "LaneSize", ",", "Lane", ")", ")", "{", "unsigned", "Opcode", "=", "LaneSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "LaneSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "NewEltTy", "=", "<STR_LIT>", "(", "LaneSize", ")", ";", "unsigned", "NewEltCount", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "LaneSize", ";", "MVT", "NewVecTy", "=", "<STR_LIT>", "(", "NewEltTy", ",", "NewEltCount", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "NewVecTy", ",", "V1", ")", ";", "V1", "=", "constructDup", "(", "V1", ",", "Lane", ",", "dl", ",", "NewVecTy", ",", "Opcode", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V1", ")", ";", "}", "}", "if", "(", "isREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ")", ";", "if", "(", "isREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ")", ";", "if", "(", "isREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ")", ";", "if", "(", "(", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>"], "ground_truth": [")", ")", "&&", "ShuffleVectorInst", "::", "isReverseMask", "(", "ShuffleMask", ")", ")", "{"], "File": "AArch64ISelLowering87", "Func": "LowerVECTOR_SHUFFLE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7733, "Length": 504, "Cover_Rate": 0.36389891696750903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "customEmitInstruction", "(", "I", "++", ")", ";", "}", "while", "(", "(", "I", "!=", "E", ")", "&&", "I", "->"], "ground_truth": ["isInsideBundle", "(", ")", ")", ";"], "File": "OR1KAsmPrinter", "Func": "EmitInstruction", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7734, "Length": 39, "Cover_Rate": 0.6724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "HWMultMode", "==", "HWMultIntr", ")", "{", "setLibcallName", "(", "RTLIB", "::", "MUL_I8"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "MSP430ISelLowering21", "Func": "MSP430TargetLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7735, "Length": 439, "Cover_Rate": 0.3765008576329331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "invertAndChangeJumpTarget", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "NewTarget", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "NewTarget", ")", ";", "MI", ".", "dump", "(", ")", ";", ")", ";", "assert", "(", "MI", ".", "isBranch", "(", ")", ")", ";", "unsigned", "NewOpcode", "=", "getInvertedPredicatedOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "int", "TargetPos", "=", "MI", ".", "getNumOperands", "(", ")"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo13", "Func": "invertAndChangeJumpTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7736, "Length": 69, "Cover_Rate": 0.4394904458598726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Entry", "=", "PrevNode", "->", "getEntry", "(", ")", ";", "if", "(", "!", "PrevNode", "->", "isSubRegion", "(", ")", ")", "{", "killTerminator", "(", "Entry", ")", ";", "if", "(", "!", "NeedEmpty", "||", "Entry", "->", "getFirstInsertionPt", "(", ")", "==", "Entry", "->", "end", "(", ")", ")", "return", "Entry", ";", "}", "BasicBlock", "*", "Flow", "=", "getNextFlow", "(", "Entry", ")", ";", "changeExit", "(", "PrevNode", ","], "ground_truth": ["Flow", ",", "true", ")", ";"], "File": "AMDGPUStructurizeCFG", "Func": "needPrefix", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7737, "Length": 64, "Cover_Rate": 0.735632183908046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo31", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7738, "Length": 246, "Cover_Rate": 0.5707656612529002, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}", "}", "FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";", "if", "(", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", "||", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "||", "!", "AllSGPRSpilledToVGPRs", "||", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", ".", "getSpillSize", "(", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI"], "ground_truth": [")", ";"], "File": "SIFrameLowering64", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7739, "Length": 163, "Cover_Rate": 0.43466666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LoadInst", "*", "CreateLoadIns", "(", "IRBuilder", "<", "NoFolder", ">", "&", "IRB", ",", "LoadInst", "&", "BaseLoad", ",", "Type", "*", "LoadTy", ")", "{", "const", "unsigned", "AddrSpace", "=", "BaseLoad", "."], "ground_truth": ["getPointerAddressSpace", "(", ")", ";"], "File": "ARMParallelDSP30", "Func": "CreateLoadIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7740, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BaseRegister", "=", "FP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BaseRegister", ",", "false", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", "->", "getStackSize", "(", ")", ";"], "File": "IA64RegisterInfo", "Func": "eliminateFrameIndex", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7741, "Length": 141, "Cover_Rate": 0.440625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "isLegal", ")", "{", "AM", "=", "isInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering124", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7742, "Length": 103, "Cover_Rate": 0.5597826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FpFormat"], "ground_truth": [";"], "File": "MipsAsmParser102", "Func": "getFpFormat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7743, "Length": 3, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumRegs", "<=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "(", "(", "Base", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "(", "(", "Base", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "<STR_LIT>", "(", "Offset", ")", ":", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Base", "=", "NewBase"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer7", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7744, "Length": 175, "Cover_Rate": 0.30017152658662094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "BlackfinTargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "const_cast", "<", "BlackfinTargetLowering", "*", ">", "(", "&", "TLInfo"], "ground_truth": [")", ";"], "File": "BlackfinTargetMachine1", "Func": "getTargetLowering", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7745, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "mode_supports_pre_incdec_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_INCDEC", ")"], "ground_truth": ["!=", "<NUM_LIT>", ")", ";"], "File": "rs6000", "Func": "mode_supports_pre_incdec_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7746, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*", "this", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MBlazeTargetMachine1", "Func": "addInstSelector", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7747, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "addTokenForArgument", "(", "SDValue", "Chain", ",", "SelectionDAG", "&", "DAG", ",", "MachineFrameInfo", "&", "MFI", ",", "int", "ClobberedFI", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ArgChains", ";", "int64_t", "FirstByte", "=", "MFI", ".", "getObjectOffset", "(", "ClobberedFI", ")", ";", "int64_t", "LastByte", "=", "FirstByte", "+", "MFI", ".", "getObjectSize", "(", "ClobberedFI", ")", "-", "<NUM_LIT>", ";", "ArgChains", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "U", "=", "DAG", ".", "getEntryNode", "(", ")", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "DAG", ".", "getEntryNode", "(", ")", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "if", "(", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "*", "U", ")", ")", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "L", "->", "getBasePtr", "(", ")", ")", ")", "if", "(", "FI", "->", "getIndex", "(", ")", "<", "<NUM_LIT>", ")", "{", "int64_t", "InFirstByte", "=", "MFI", ".", "getObjectOffset", "(", "FI", "->", "getIndex", "(", ")", ")", ";", "int64_t", "InLastByte", "=", "InFirstByte", ";", "InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "InFirstByte", "<=", "FirstByte", "&&", "FirstByte", "<=", "InLastByte", ")", "||", "(", "FirstByte", "<=", "InFirstByte", "&&", "InFirstByte", "<=", "LastByte", ")", ")", "ArgChains", ".", "push_back", "(", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Chain"], "ground_truth": [")", ",", "<STR_LIT>", ",", "ArgChains", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "addTokenForArgument", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7748, "Length": 234, "Cover_Rate": 0.9790794979079498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s390_def_or_undef_macro", "(", "pfile", ",", "MASK_ZVECTOR", ",", "old_opts", ",", "opts", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "s390_def_or_undef_macro", "(", "pfile", ",", "MASK_ZVECTOR", ",", "old_opts", ",", "opts", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ZVECTOR_P", "(", "opts", "->", "x_target_flags", ")", "&&", "__vector_keyword", "==", "NULL", ")", "{", "__vector_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "vector_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "vector_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "__bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "__bool_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "bool_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "_Bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "_Bool_keyword", ")"], "ground_truth": ["->", "flags", "|=", "NODE_CONDITIONAL", ";"], "File": "s390-c3", "Func": "s390_cpu_cpp_builtins_internal", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7749, "Length": 124, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM"], "ground_truth": [")", ";"], "File": "CSKYISelDAGToDAG", "Func": "createCSKYISelDag", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7750, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "G_SELECT", ":", "{", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "}", "case", "G_ICMP", ":", "{", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "}", "case", "G_FCMP", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty1", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Ty1", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "}", "case", "G_UNMERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>"], "ground_truth": [")", "return", "getInvalidInstructionMapping", "(", ")", ";"], "File": "ARMRegisterBankInfo8", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7751, "Length": 456, "Cover_Rate": 0.4774869109947644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getFrameIndexOffset", "(", "MF", ",", "-", "<NUM_LIT>", ")", ";", "return", "getIndirectIndexBegin", "(", "MF", ")", "+"], "ground_truth": ["Offset", ";"], "File": "AMDGPUInstrInfo2", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7752, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhcaddq_rot270_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "__builtin_mve_vhcaddq_rot270_sv16qi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhcaddq_rot270_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7753, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "using", "MachineFlowGraphTraits", "=", "GraphTraits", "<", "const", "MachineFunction", "*", ">", ";", "const", "MachineBasicBlock", "*", "Entry", "=", "MachineFlowGraphTraits", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "MaxBN", "=", "<NUM_LIT>", ";", "for", "(", "const", "MachineBasicBlock", "&"], "ground_truth": ["B", ":", "MF", ")", "{"], "File": "BitTracker5", "Func": "run", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7754, "Length": 58, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv"], "ground_truth": [":"], "File": "ARMISelDAGToDAG10", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7755, "Length": 52, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setGlobalValue", "(", "const", "GlobalValue"], "ground_truth": ["*", "G", ")", "{"], "File": "MipsFastISel", "Func": "setGlobalValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7756, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "Register", "Numer", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Denom", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ChooseDenom", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectDivScale", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7757, "Length": 101, "Cover_Rate": 0.39920948616600793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "needsRelocateWithSymbol", "(", "const", "MCSymbol", "&", "Sym", ",", "unsigned"], "ground_truth": ["Type", ")", "const", "override", "{"], "File": "RISCVELFObjectWriter", "Func": "needsRelocateWithSymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7758, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "EDInstInfo", "*", "<ISA_LIT>Disassembler", "::", "getEDInfo", "(", ")", "const", "{", "return"], "ground_truth": ["instInfo<ISA_LIT>", ";"], "File": "MBlazeDisassembler1", "Func": "getEDInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7759, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ret", "=", "<NUM_LIT>", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "abort", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "break", ";", "case"], "ground_truth": ["ABI_DARWIN", ":"], "File": "rs60002", "Func": "rs6000_trampoline_size", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7760, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "SystemZDisassembler (2)1", "Func": "createSystemZDisassembler", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7761, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "IsGlobalInSmallSectionImpl", "(", "GO", ",", "TM", ")", "&&", "(", "Kind", ".", "isData", "(", ")", "||", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")"], "ground_truth": ["||", "Kind", ".", "isReadOnly", "(", ")", ")", ";"], "File": "Cpu0TargetObjectFile", "Func": "IsGlobalInSmallSection", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7762, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Slot", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "Slot", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyInterpSlot", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7763, "Length": 42, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "builtin_define", "(", "<STR_LIT>", ")", ";", "RS6000_CPU_CPP_ENDIAN_BUILTINS", "(", ")", ";", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_IEEEQUAD", ")", "builtin_define", "(", "<STR_LIT>", ")", ";", "else", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "TARGET_CMODEL", ")", "{", "case", "CMODEL_MEDIUM", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CMODEL_LARGE", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "rs6000_current_abi", ")", "{", "case", "ABI_V4", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "ABI_AIX", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "ABI_ELFv2"], "ground_truth": [":"], "File": "rs6000-c4", "Func": "rs6000_cpu_cpp_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7764, "Length": 204, "Cover_Rate": 0.36493738819320215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rvv_switcher", "rvv", ";", "if", "(", "!", "TARGET_VECTOR", ")", "return", ";", "register_builtin_types", "("], "ground_truth": [")", ";"], "File": "riscv-vector-builtins", "Func": "init_builtins", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7765, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ParseMemoryOperand", "(", "Operands", ",", "<NUM_LIT>", ",", "false"], "ground_truth": [")", ";"], "File": "NyuziAsmParser", "Func": "ParseMemoryOperandS14", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7766, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "section", "*", "aarch64_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "aarch64_can_use_per_function_literal_pools_p", "(", ")", ")", "return"], "ground_truth": ["function_section", "(", "current_function_decl", ")", ";"], "File": "aarch64", "Func": "aarch64_select_rtx_section", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7767, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "Subtarget", "->", "has<ISA_LIT>Ops", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "("], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter78", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7768, "Length": 291, "Cover_Rate": 0.41810344827586204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "initializeEnvironment", "(", ")", "{", "UseSjLjEH", "=", "isTargetDarwin", "(", ")", "&&"], "ground_truth": ["!", "isTargetWatchABI", "(", ")", ";"], "File": "ARMSubtarget24", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7769, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ExpandADDSUB", "(", "Op", ".", "getNode", "("], "ground_truth": [")", ",", "DAG", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerOperation", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7770, "Length": 117, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "_U_Qfle", "(", "long", "double", "a", ",", "long", "double", "b", ")", "{", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "QCMP_INV", "|", "QCMP_EQ", "|", "QCMP_LT", ")"], "ground_truth": ["!=", "<NUM_LIT>", ")", ";"], "File": "quadlib1", "Func": "_U_Qfle", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7771, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BSSSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";", "ReadOnlySection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "StaticCtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "StaticDtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "LSDASection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "EHFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfAbbrevSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfInfoSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfPubTypesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfDebugInlineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfStrSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLocSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfARangesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfRangesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind"], "ground_truth": ["::", "getMetadata", "(", ")", ")", ";"], "File": "TGSITargetObjectFile", "Func": "Initialize", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7772, "Length": 256, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "i", "=", "<NUM_LIT>", ";", "i", "<", "latency", ";", "i", "++", ")", "{", "TM", ".", "getInstrInfo", "(", ")", "->", "insertNoop", "(", "*", "mbb", ",", "std", "::", "next", "(", "instrIter", ")", ")", ";", "}", "instrIter", "=", "std", "::", "next", "(", "instrIter", ",", "<NUM_LIT>", "+", "latency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "mf", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "rootScope", "->", "dump", "(", "dbgs", "(", ")", ",", "<NUM_LIT>", ",", "true", ")", ";", "}", ")"], "ground_truth": [";"], "File": "SPScheduler1", "Func": "runOnMachineFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7773, "Length": 90, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "break", ";", "}", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "MipsInstPrinter12", "Func": "printMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7774, "Length": 41, "Cover_Rate": 0.39805825242718446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "Extract256BitVector", "(", "SDValue", "Vec", ",", "unsigned", "IdxVal", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{", "assert", "(", "Vec", ".", "getValueType", "(", ")", ".", "is512BitVector", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "Extract256BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7775, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "opts", "->", "x_flag_align_labels", "&&", "!", "opts", "->", "x_str_align_labels", ")", "opts", "->", "x_str_align_labels", "=", "processor_cost_table", "[", "ix86_tune", "]", "->", "align_label", ";", "if", "(", "opts", "->", "x_flag_align_functions", "&&", "!", "opts", "->", "x_str_align_functions", ")", "opts", "->", "x_str_align_functions", "=", "processor_cost_table", "[", "ix86_tune"], "ground_truth": ["]", "->", "align_func", ";"], "File": "i386-options", "Func": "ix86_default_align", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7776, "Length": 44, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtpq_s32_f32", "(", "float32x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vcvtpq_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7777, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_update", "=", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_regs", "+", "emit_update", "+", "offset_adj", ")", ")", ";", "if", "(", "return_in_pc", ")", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "if", "(", "emit_update", ")", "{", "tmp", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "num_regs", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "offset_adj", ")", "=", "tmp", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "j", "<", "num_regs", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "if", "(", "(", "num_regs", "==", "<NUM_LIT>", ")", "&&", "emit_update", "&&", "!", "return_in_pc", ")", "{", "tmp", "=", "gen_frame_mem", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "tmp", "=", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "tmp", ")", ")", ";", "REG_NOTES", "(", "tmp", ")", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "return", ";", "}", "tmp", "=", "gen_rtx_SET", "(", "reg", ",", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "j", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "+", "emit_update", "+", "offset_adj", ")", "=", "tmp", ";", "if", "(", "i", "!=", "PC_REGNUM", ")", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "j", "++", ";", "}", "if", "(", "return_in_pc", ")", "par"], "ground_truth": ["=", "emit_jump_insn", "(", "par", ")", ";"], "File": "arm", "Func": "arm_emit_multi_reg_pop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7778, "Length": 260, "Cover_Rate": 0.6735751295336787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m32c_trampoline_alignment", "(", "void"], "ground_truth": [")", "{"], "File": "m32c", "Func": "m32c_trampoline_alignment", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7779, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "DecodeGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["Reg", ")", ")", ";"], "File": "DLXDisassembler", "Func": "DecodeGPRRegisterClass", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7780, "Length": 48, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Imm", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "MVT", "(", "From", ")", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "Left", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Left", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "Imm", ")", ";", "unsigned", "Right", "=", "createResultReg", "("], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFastISel1", "Func": "signExtendToI32", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7781, "Length": 97, "Cover_Rate": 0.45539906103286387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u", "."], "ground_truth": ["v", ";"], "File": "spe", "Func": "__ev_set_s32_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7782, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Out"], "ground_truth": [")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7783, "Length": 36, "Cover_Rate": 0.45569620253164556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitConst32AndConst64", "(", ")", ":", "MachineFunctionPass", "("], "ground_truth": ["ID", ")", "{"], "File": "HexagonSplitConst32AndConst6411", "Func": "HexagonSplitConst32AndConst64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7784, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "if", "(", "IsBrOnExn", ")", "{", "const", "char", "*", "CPPExnSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addExternalSymbol", "(", "CPPExnSymbol", ",", "<STR_LIT>", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "assert", "(", "!", "IsBrOnExn", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "FBB", ")", "return", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", "."], "ground_truth": ["addMBB", "(", "FBB", ")", ";"], "File": "WebAssemblyInstrInfo17", "Func": "insertBranch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7785, "Length": 154, "Cover_Rate": 0.4873417721518987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "RegisterList", "||", "Kind", "==", "DPRRegisterList", "||", "Kind"], "ground_truth": ["==", "SPRRegisterList", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser35", "Func": "getRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7786, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "&", "Interesting", "=", "ValueEntry", "->", "first", ";", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "&", "Bits", "=", "ValueEntry", "->", "second", ";", "Bits", ".", "resize", "(", "NumBits", ")", ";", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "RotAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "auto", "&", "LHSBits", "=", "*", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ".", "second", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBits", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "<", "RotAmt", "?", "i", "+", "(", "NumBits", "-", "RotAmt", ")", ":", "i", "-", "RotAmt", "]", ";", "return", "std", "::", "make_pair", "(", "Interesting", "=", "true", ",", "&", "Bits", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ShiftAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "auto", "&", "LHSBits", "=", "*", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits", ")", ".", "second", ";", "for", "(", "unsigned", "i", "=", "ShiftAmt", ";", "i", "<", "NumBits", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "-", "ShiftAmt", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ShiftAmt", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "return", "std", "::", "make_pair", "(", "Interesting", "=", "true", ",", "&", "Bits", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ShiftAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "auto", "&", "LHSBits", "=", "*", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NumBits"], "ground_truth": [")", ".", "second", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "getValueBits", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7787, "Length": 310, "Cover_Rate": 0.40897097625329815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerPATCHABLE_FUNCTION_ENTER", "(", "const", "MachineInstr", "&", "MI", ",", "<ISA_LIT>MCInstLower", "&", "MCIL", ")", "{", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "<STR_LIT>", ")", ";", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "FUNCTION_ENTER"], "ground_truth": [")", ";"], "File": "X86MCInstLower (2)2", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7788, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_use_shadow_register_set_p", "("], "ground_truth": ["tree", "type", ")", "{"], "File": "mips4", "Func": "mips_use_shadow_register_set_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7789, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "c6x_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED"], "ground_truth": [",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{"], "File": "c6x", "Func": "c6x_legitimate_constant_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7790, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "Dl", "(", "Op", ")", ";", "SDValue", "Victim", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "int", "ShiftAmount", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftAmount", "==", "<NUM_LIT>", ")", "return", "shiftBy8", "(", "Op", ",", "DAG", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "MSP430ISelLowering67", "Func": "lowerShiftToRxxX", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7791, "Length": 78, "Cover_Rate": 0.37681159420289856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_OLDABI", ")", "return", "(", "VECTOR_FLOAT_TYPE_P", "(", "type", ")", "||", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", ";", "return", "(", "!", "IN_RANGE", "(", "int_size_in_bytes", "(", "type", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": ["*", "UNITS_PER_WORD", ")", ")", ";"], "File": "mips", "Func": "mips_return_in_memory", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7792, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ",", "<STR_LIT>", ")", ";", "}", ")", ")", "{", "return", "true", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "arg1", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "arg1", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "eliminate_mem_intrinsic", "(", "F", ",", "II", ",", "<STR_LIT>", ",", "[", "&", "]", "(", "auto", "*", "arg0", ",", "auto", "*", "arg2", ",", "auto", "len", ")", "{", "eliminate", "<", "std", "::", "pair", "<", "Value", "*", ",", "Value", "*", ">", ",", "PHINode", "*", ">", "(", "F", ",", "BB", ",", "instr_iter", ",", "len", ",", "<NUM_LIT>", ",", "[", "&", "]", "(", "auto", "&", "builder", ",", "auto", "entry_block", ")", "{", "Value", "*", "val_i32_done", ";", "if", "(", "auto", "*", "set_to_const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "arg1", ")", ")", "{", "auto", "set_to_val", "=", "set_to_const", "->", "getValue", "(", ")", ".", "getLimitedValue", "(", "std", "::", "numeric_limits", "<", "uint16_t", ">", "::", "max", "(", ")", ")", ";", "assert", "(", "set_to_val", "<=", "std", "::", "numeric_limits", "<", "uint8_t", ">", "::", "max", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "set_to_shl8", "=", "set_to_val", "<<", "<NUM_LIT>", ";", "auto", "set_to_half", "=", "set_to_shl8", "+", "set_to_val", ";", "auto", "set_to_upper", "=", "set_to_half", "<<", "<NUM_LIT>", ";", "val_i32_done", "=", "builder", ".", "getInt32", "(", "set_to_upper", "+", "set_to_half", ")", ";", "}", "else", "{", "auto", "*", "val_i32", "=", "builder", ".", "CreateZExt", "(", "arg1", ",", "Type", "::", "getInt32Ty", "(", "F", ".", "getContext", "(", ")", ")", ")", ";", "auto", "*", "val_shl8", "=", "builder", ".", "CreateShl", "(", "val_i32", ",", "builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "val_halfword", "=", "builder", ".", "CreateAdd", "(", "val_shl8", ",", "val_i32", ")", ";", "auto", "*", "val_upper", "=", "builder", ".", "CreateShl", "(", "val_halfword", ",", "builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "val_i32_done_instr", "=", "builder", ".", "CreateAdd", "(", "val_halfword", ",", "val_upper", ",", "<STR_LIT>", ")", ";", "val_i32_done", "=", "val_i32_done_instr", ";", "}", "auto", "*", "dest_i32", "=", "builder", ".", "CreateBitCast", "(", "arg0", ",", "PointerType", "::", "get", "(", "builder", ".", "getInt32Ty", "(", ")", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "dest_i32", ",", "val_i32_done", ")", ";", "}", ",", "[", "&", "]", "(", "auto", "&", "builder", ",", "auto", "entry_block", ",", "auto", "entry_ret", ",", "auto", "condition_block", ")", "{", "auto", "*", "dest_phi", "=", "builder", ".", "CreatePHI", "(", "PointerType", "::", "get", "(", "builder", ".", "getInt32Ty", "(", ")", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "PatmosIntrinsicElimination", "Func": "eliminateIntrinsic", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7793, "Length": 377, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "Subtarget", "->", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ";", "return", "ResultReg"], "ground_truth": [";"], "File": "WebAssemblyFastISel (2)2", "Func": "fastMaterializeAlloca", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7794, "Length": 109, "Cover_Rate": 0.8934426229508197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_add2", "(", "int", "src1", ",", "int", "src2"], "ground_truth": [")", "{"], "File": "c6x", "Func": "intrinsics__add2", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7795, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrwq_scatter_base_wb_add_sv4si", "(", "*", "__addr", ","], "ground_truth": ["__offset", ",", "*", "__addr", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_base_wb_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7796, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadsToReplace", ".", "push_back", "(", "LD", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "&", "Node", ")", ")", "{", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "ST", "->", "isTruncatingStore", "(", ")", ")", "continue", ";", "StoresToReplace", ".", "push_back", "(", "ST", ")", ";", "}", "}", "for", "(", "LoadSDNode", "*", "LD", ":", "LoadsToReplace", ")", "{", "SDLoc", "SL", "(", "LD", ")", ";", "SDValue", "NewLoad", "=", "CurDAG", "->", "getLoad", "(", "<STR_LIT>", ",", "SL", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NewLoad", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "BitCast", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "StoreSDNode", "*", "ST", ":", "StoresToReplace"], "ground_truth": [")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7797, "Length": 169, "Cover_Rate": 0.4884393063583815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ","], "ground_truth": ["ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "File": "AArch64ISelLowering (2)2", "Func": "isVShiftLImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7798, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbx2_u8", "(", "uint8x8_t", "__a", ",", "uint8x8x2_t", "__b", ",", "uint8x8_t", "__c", ")", "{", "union", "{", "uint8x8x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu"], "ground_truth": ["=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vtbx2_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7799, "Length": 27, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_encodekey256_u32", "(", "unsigned", "int"], "ground_truth": ["__I", ",", "__m128i", "__A", ",", "__m128i", "__B", ",", "void", "*", "__P", ")", "{"], "File": "keylockerintrin", "Func": "_mm_encodekey256_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7800, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hash_rtx", "(", "p1", ",", "VOIDmode", ",", "NULL", ","], "ground_truth": ["NULL", ",", "FALSE", ")", ";"], "File": "arm", "Func": "hash", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7801, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isCopy", "(", ")", ")", "CopySrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "{", "assert", "(", "MI", "->", "isSubregToReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "CopySrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "CopySrcReg", ")", ")", "return", "CopySrcReg", ";", "SrcReg", "="], "ground_truth": ["CopySrcReg", ";"], "File": "PPCInstrInfo102", "Func": "lookThruCopyLike", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7802, "Length": 65, "Cover_Rate": 0.5803571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSubRegIterator", "SubRegs", "(", "VA", ".", "getLocReg", "(", ")", ",", "TRI", ",", "true", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "RegMask", "[", "*", "SubRegs", "/", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "<<", "(", "*", "SubRegs", "%", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "else", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "VA", ".", "getLocReg", "(", ")", ")", "&&", "CopyVT", "==", "<STR_LIT>", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "else", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "bool", "RoundAfterCopy", "=", "false", ";", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasX87", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CopyVT", "=", "<STR_LIT>", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Val", "=", "getv64i1Argument", "(", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Chain", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "&", "InFlag", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "X86ISelLowering (2)5", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7803, "Length": 281, "Cover_Rate": 0.394109396914446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LABEL_P", "(", "lab", ")", "&&", "LABEL_NUSES", "(", "lab", ")", "<", "uses_threshold", ")", "return", "<NUM_LIT>", ";", "if", "(", "optimize_size", ")", "return", "<NUM_LIT>", ";", "int", "max_skip", "=", "rx_max_skip_for_label", "(", "lab", ")", ";", "if", "(", "max_skip", "<=", "<NUM_LIT>"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "rx", "Func": "rx_align_log_for_label", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7804, "Length": 41, "Cover_Rate": 0.5857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GETTER", "("], "ground_truth": [")", "const", "{"], "File": "X86Subtarget (2)2", "Func": "GETTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7805, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "U", ":", "V", ".", "users", "(", ")", ")", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "if", "(", "hasVolatileAccess", "(", "I", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "TPCTools", "Func": "isVolatileVariable", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7806, "Length": 38, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorListOneAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "("], "ground_truth": [")", ")", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7807, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sigstk", ".", "ss_sp", "=", "xmalloc", "(", "SIGSTKSZ", ")", ";", "sigstk", ".", "ss_size", "=", "SIGSTKSZ", ";", "sigstk", ".", "ss_flags", "=", "<NUM_LIT>", ";", "if", "(", "sigaltstack", "(", "&", "sigstk", ",", "NULL", ")", "<", "<NUM_LIT>", ")", "fatal_error", "(", "<STR_LIT>", ")", ";", "sigemptyset", "(", "&", "sact", ".", "sa_mask", ")", ";", "sact", ".", "sa_flags", "=", "SA_ONSTACK", "|", "SA_SIGINFO", ";", "sact", ".", "sa_sigaction", "="], "ground_truth": ["segv_handler", ";"], "File": "host-darwin2", "Func": "darwin_rs6000_extra_signals", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7808, "Length": 60, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "addp4_optimize_ok", "(", "rtx", "op1", ",", "rtx", "op2", ")", "{", "return", "(", "basereg_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", "!=", "basereg_operand", "(", "op2", ",", "GET_MODE", "(", "op2"], "ground_truth": [")", ")", ")", ";"], "File": "ia64", "Func": "addp4_optimize_ok", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7809, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtpd_u64_f64", "(", "float64_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon3_vcvtpd_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7810, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "<ISA_LIT>_RELOC_VANILLA", ")", "Offset", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "A", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "*", "A", ")", ")", "return", "Record<ISA_LIT>ScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "const", "MCSymbol", "*", "RelSymbol", "=", "nullptr", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "A", "->", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "A", "->", "getVariableValue", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "*", "A", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "FixedValue", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "FixedValue", "&", "<NUM_LIT>", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";", "MREPair", ".", "r_word0", "=", "Value", ";", "MREPair", ".", "r_word1", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "<ISA_LIT>_RELOC_PAIR", "<<", "<NUM_LIT>", ")", ")", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MREPair", ")", ";", "}", "Writer", "->", "addRelocation", "(", "RelSymbol", ",", "Fragment", "->", "getParent", "("], "ground_truth": [")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter10", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7811, "Length": 416, "Cover_Rate": 0.6720516962843296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "("], "ground_truth": [")", "<", "<NUM_LIT>", ")", "break", ";"], "File": "AMDGPUDisassembler9", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7812, "Length": 167, "Cover_Rate": 0.37276785714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetElementPtrInst", "*", "GEP", "=", "cast", "<", "GetElementPtrInst", ">", "(", "stripBitcasts", "(", "Ptr", ")", ")", ";", "auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";", "return", "I", "==", "GEPIdx", ".", "end", "(", ")", "?"], "ground_truth": ["nullptr", ":", "I", "->", "second", ";"], "File": "AMDGPUPromoteAlloca29", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7813, "Length": 40, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ")", "return", "true", ";", "StackSize", "=", "std", "::", "max", "(", "StackSize", ",", "static_cast", "<", "uint64_t", ">", "(", "State", ".", "getNextStackOffset", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMCallLowering (2)", "Func": "assignArg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7814, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comtrue_epu32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomtrueud", "(", "(", "__v4si", ")", "__A", ","], "ground_truth": ["(", "__v4si", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comtrue_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7815, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_simd_bslv4hi_uuuu", "(", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vbsl_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7816, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitCalleeSavedSVERestores", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "emitCalleeSavedRestores", "(", "MBB", ",", "MBBI"], "ground_truth": [",", "true", ")", ";"], "File": "AArch64FrameLowering38", "Func": "emitCalleeSavedSVERestores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7817, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "Register", "FuncReg", "=", "MAI", "->", "getFuncReg", "(", "MO", ".", "getGlobal", "(", ")", "->", "getGlobalIdentifier", "(", ")", ")", ";", "assert", "(", "FuncReg", ".", "isValid", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "FuncReg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MAI", "->", "getOrCreateMBBRegister", "(", "*"], "ground_truth": ["MO", ".", "getMBB", "(", ")", ")", ")", ";"], "File": "SPIRVMCInstLower", "Func": "lower", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7818, "Length": 90, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "unsigned", "LoSrc", "=", "HRI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "HiSrc", "=", "HRI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "HiSrc", ",", "KillFlag", ")", ".", "addReg", "(", "LoSrc", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo10", "Func": "copyPhysReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7819, "Length": 259, "Cover_Rate": 0.30186480186480186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbicq_m_fv4sf", "(", "__inactive", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vbicq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7820, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "Tok", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)4", "Func": "parseTraceSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7821, "Length": 61, "Cover_Rate": 0.6161616161616161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "FOR_EACH_DEP", "(", "insn1", ",", "SD_LIST_FORW", ",", "sd_it", ",", "dep", ")", "if", "(", "DEP_TYPE", "(", "dep", ")", "==", "REG_DEP_ANTI", "&&", "INSN_PRIORITY", "(", "DEP_CON", "(", "dep", ")", ")", ">", "INSN_PRIORITY", "(", "insn2", ")", "&&", "recog_memoized", "(", "DEP_CON", "(", "dep", ")", ")", ">=", "<NUM_LIT>", "&&", "get_attr_vr4130_class", "(", "DEP_CON", "(", "dep", ")", ")", "==", "VR4130_CLASS_ALU", ")", "return", "false", ";", "if", "(", "vr4130_last_insn", "!=", "<NUM_LIT>", "&&", "recog_memoized", "(", "insn1", ")", ">=", "<NUM_LIT>", "&&", "recog_memoized", "(", "insn2", ")", ">=", "<NUM_LIT>", ")", "{", "enum", "attr_vr4130_class", "class1", "=", "get_attr_vr4130_class", "(", "insn1", ")", ";", "enum", "attr_vr4130_class", "class2", "="], "ground_truth": ["get_attr_vr4130_class", "(", "insn2", ")", ";"], "File": "mips", "Func": "vr4130_swap_insns_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7822, "Length": 100, "Cover_Rate": 0.5617977528089888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "MAdd", "=", "matchPMADDWD", "(", "DAG", ",", "Op0", ",", "Op1", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "MAdd", ";", "if", "(", "SDValue", "MAdd", "=", "matchPMADDWD_2", "(", "DAG", ",", "Op0", ",", "Op1", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "MAdd", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "DAG", ",", "Subtarget", ",", "true", ")", ")", "{", "auto", "HADDBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", ";", "return", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "{", "Op0", ",", "Op1", "}", ",", "HADDBuilder", ")", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op1", ",", "SExt", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7823, "Length": 339, "Cover_Rate": 0.6766467065868264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "auto", "*", "VTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "Num", "=", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "Cost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "return", "getScalarizationOverhead", "(", "VTy", ",", "Args", ")", "+", "Num", "*", "Cost", ";", "}", "return", "OpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "<STR_LIT>", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "return", "get64BitInstrCost", "(", "CostKind", ")", "*", "LT", ".", "first", "*", "NElts", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "return", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";", "if", "(", "SLT", "==", "<STR_LIT>", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "<NUM_LIT>", "*", "QuarterRateCost", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "CxtI", "&&", "CxtI", "->", "hasOneUse", "(", ")", ")", "if", "(", "const", "auto", "*", "FAdd", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "*", "CxtI", "->", "user_begin", "(", ")", ")", ")", "{", "const", "int", "OPC", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "FAdd", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "OPC", "==", "<STR_LIT>", "||", "OPC", "==", "<STR_LIT>", ")", "{", "if", "(", "ST", "->", "hasMadMacF32Insts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", "&&", "!", "HasFP32Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", "&&", "!", "HasFP64FP16Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "const", "TargetOptions", "&", "Options", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "FAdd", "->", "hasAllowContract", "(", ")", "&&", "CxtI", "->", "hasAllowContract", "(", ")", ")", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AMDGPUTargetTransformInfo2", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7824, "Length": 508, "Cover_Rate": 0.45075421472937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "F", "->", "getRegInfo", "(", ")", ";", "unsigned", "TmpReg", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "is64bit", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dest", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";", "if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", "."], "ground_truth": ["addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "loopMBB", ")", ";"], "File": "PPCISelLowering (2)", "Func": "EmitAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7825, "Length": 263, "Cover_Rate": 0.6188235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveAttribute", "("], "ground_truth": [")", ";"], "File": "CSKYAsmParser1", "Func": "ParseDirective", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7826, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vqshlq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7827, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx"], "ground_truth": [")", ";"], "File": "AArch64Disassembler (2)2", "Func": "createAArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7828, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Indent", "=", "<NUM_LIT>", ";", "SelectRoot", "(", "*", "CurDAG", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "MipsISelDAGToDAG47", "Func": "InstructionSelect", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7829, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitHandlerDataLocNotes", "(", ")", "const", "{", "for", "(", "const", "SMLoc", "&", "Loc", ":", "HandlerDataLocs", ")", "Parser", ".", "Note", "("], "ground_truth": ["Loc", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitHandlerDataLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7830, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "NumIssued", "==", "<NUM_LIT>", ")", "return", "Hazard", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "NumIssued", ">=", "<NUM_LIT>", ")", "return", "Hazard", ";", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "HasCTRSet", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "return", "NoopHazard", ";", "if", "(", "isLoad", "&&", "NumStores", ")", "{", "unsigned", "LoadSize", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LoadSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LoadSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LoadSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LoadSize", "=", "<NUM_LIT>", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCHazardRecognizers12", "Func": "getHazardType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7831, "Length": 236, "Cover_Rate": 0.48360655737704916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "type", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "decl", ")", "return", "<NUM_LIT>", ";", "cgraph_node", "*", "target", "=", "cgraph_node", "::", "get", "(", "decl", ")", ";", "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->", "x_ix86_fpmath", "&", "FPMATH_SSE", ")", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "cgraph_local_info", "*", "i", "=", "&", "target", "->", "local", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "{", "if", "(", "!", "TARGET_SSE", "&&", "warn", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "decl", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "TARGET_SSE2_P", "(", "target_opts_for_fn", "(", "target", "->", "decl", ")", "->"], "ground_truth": ["x_ix86_isa_flags", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "i3864", "Func": "ix86_function_sseregparm", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7832, "Length": 143, "Cover_Rate": 0.6777251184834123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "return", "OpcodesForSpill", "[", "(", "Subtarget", ".", "hasP9Vector", "("], "ground_truth": [")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";"], "File": "PPCInstrInfo (2)2", "Func": "getStoreOpcodesForSpillArray", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7833, "Length": 85, "Cover_Rate": 0.4941860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmullsi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqdmulls_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7834, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Field", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "AVRDisassembler (2)", "Func": "decodeCallTarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7835, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmphiq_n_v4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmphiq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7836, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "hasOneUse", "(", ")", "&&", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "}", "else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "Op", ",", "Op", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "Op", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "Z80ISelLowering2", "Func": "EmitSignToCarry", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7837, "Length": 125, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7838, "Length": 218, "Cover_Rate": 0.7171052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getGSScalarCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "unsigned", "AddressSpace", ")", "{", "unsigned", "VF", "=", "cast", "<", "FixedVectorType", ">", "(", "SrcVTy", ")", "->", "getNumElements", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnes", "(", "VF", ")", ";", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "InstructionCost", "MaskUnpackCost", "=", "<NUM_LIT>", ";", "if", "(", "VariableMask", ")", "{", "auto", "*", "MaskTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "VF", ")", ";", "MaskUnpackCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ","], "ground_truth": ["false", ",", "true", ")", ";"], "File": "X86TargetTransformInfo101", "Func": "getGSScalarCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7839, "Length": 101, "Cover_Rate": 0.39763779527559057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "checkSig", "(", "ErrorLoc", ",", "*", "Sig", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "ErrorLoc", ",", "Inst", ",", "SymRef", ")", ")", "return", "true", ";", "const", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "&", "SymRef", "->", "getSymbol", "(", ")", ")", ";", "const", "auto", "*", "Sig", "=", "WasmSym", "->", "getSignature", "(", ")", ";", "if", "(", "!", "Sig", "||", "WasmSym", "->", "getType", "(", ")", "!=", "<STR_LIT>", ")", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", ")", "+", "WasmSym", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Stack", ".", "insert", "(", "Stack", ".", "end", "(", ")", ",", "Sig", "->", "Params", ".", "begin", "(", ")", ",", "Sig", "->", "Params", ".", "end", "(", ")", ")", ";", "}", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "auto", "VT", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "Stack", ".", "push_back", "(", "VT", ")", ";", "}", "else", "{", "auto", "RegOpc", "=", "<STR_LIT>", "(", "Opc", ")", ";", "assert", "(", "RegOpc", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "auto", "&", "II", "=", "MII", ".", "get", "(", "RegOpc", ")", ";", "for", "(", "unsigned", "I", "=", "II", ".", "getNumOperands", "(", ")", ";", "I", ">", "II", ".", "getNumDefs", "(", ")", ";", "I", "--", ")", "{", "const", "auto", "&", "Op", "=", "II", ".", "OpInfo", "[", "I", "-", "<NUM_LIT>", "]", ";", "if", "(", "Op", ".", "OperandType", "==", "MCOI", "::", "OPERAND_REGISTER", ")", "{", "auto", "VT", "=", "<STR_LIT>", "(", "Op", ".", "RegClass", ")", ";", "if", "(", "popType", "(", "ErrorLoc", ",", "VT", ")", ")", "return", "true", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "II", ".", "getNumDefs", "(", ")", ";", "I", "++", ")", "{", "const", "auto", "&", "Op", "=", "II", ".", "OpInfo", "[", "I", "]", ";", "assert", "(", "Op", ".", "OperandType", "==", "MCOI"], "ground_truth": ["::", "OPERAND_REGISTER", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmTypeCheck", "Func": "typeCheck", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7840, "Length": 314, "Cover_Rate": 0.4181091877496671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_u64", "(", "uint64x1_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_u32_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7841, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LSDAEncoding", "=", "dwarf", "::", "DW_EH_PE_pcrel", "|", "dwarf", "::", "DW_EH_PE_sdata4", ";", "PersonalityEncoding", "=", "dwarf", "::", "DW_EH_PE_indirect", "|", "dwarf", "::", "DW_EH_PE_pcrel", "|", "dwarf", "::", "DW_EH_PE_sdata4", ";", "TTypeEncoding", "=", "dwarf", "::", "DW_EH_PE_indirect", "|", "dwarf", "::"], "ground_truth": ["DW_EH_PE_pcrel", "|", "dwarf", "::", "DW_EH_PE_sdata4", ";"], "File": "CSKYTargetObjectFile", "Func": "Initialize", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7842, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Pred2", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred1", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Pred1", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Pred2", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Pred2", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "return", "false", ";"], "File": "PPCInstrInfo (2)", "Func": "SubsumesPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7843, "Length": 103, "Cover_Rate": 0.43829787234042555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Tmp", "=", "std", "::", "min", "(", "Tmp0", ",", "Tmp1", ")", ";", "if", "(", "Tmp", ">", "(", "SrcBits", "-", "VTBits", ")", ")", "return", "Tmp", "-", "(", "SrcBits", "-", "VTBits", ")", ";", "return", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "ShiftVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "ShiftVal", ".", "uge", "(", "VTBits", ")", ")", "return", "VTBits", ";", "unsigned", "Tmp", "=", "DAG", ".", "ComputeNumSignBits", "(", "Src", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "ShiftVal", ".", "uge", "(", "Tmp", ")", ")", "return", "<NUM_LIT>", ";", "return", "Tmp", "-", "ShiftVal", ".", "getZExtValue", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "ShiftVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "ShiftVal", ".", "uge", "(", "VTBits", "-", "<NUM_LIT>", ")", ")", "return", "VTBits", ";", "unsigned", "Tmp", "=", "DAG", ".", "ComputeNumSignBits", "(", "Src", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "ShiftVal", "+=", "Tmp", ";", "return", "ShiftVal", ".", "uge", "(", "VTBits", ")", "?", "VTBits", ":", "ShiftVal", ".", "getZExtValue", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering223", "Func": "ComputeNumSignBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7844, "Length": 216, "Cover_Rate": 0.40601503759398494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "Char", ",", "SDValue", "Length", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "EVT", "PtrVT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "PtrVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Length", "=", "DAG", ".", "getZExtOrTrunc", "(", "Length", ",", "DL", ",", "PtrVT", ")", ";", "Char", "=", "DAG", ".", "getZExtOrTrunc", "(", "Char", ",", "DL", ",", "<STR_LIT>", ")", ";", "Char", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Char", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Limit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT"], "ground_truth": [",", "Src", ",", "Length", ")", ";"], "File": "SystemZSelectionDAGInfo2", "Func": "EmitTargetCodeForMemchr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7845, "Length": 131, "Cover_Rate": 0.48880597014925375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16InstrInfo", "::", "adjustStackPtrBigUnrestricted", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&"], "ground_truth": ["MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "File": "Mips16InstrInfo (2)", "Func": "adjustStackPtrBigUnrestricted", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7846, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getDirectBrEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "(", "MCFixupKind", ")", "<STR_LIT>", ":", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "PPCMCCodeEmitter26", "Func": "getDirectBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7847, "Length": 121, "Cover_Rate": 0.8962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ImmTyDFMT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyNFMT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClamp<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOMod<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";", "break", ";"], "File": "AMDGPUAsmParser23", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7848, "Length": 261, "Cover_Rate": 0.6027713625866051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "aarch64_sve_int_mode", "(", "machine_mode", "mode", ")", "{", "scalar_int_mode", "int_mode", "=", "aarch64_sve_element_int_mode", "(", "mode", ")", ";", "return", "aarch64_sve_data_mode", "(", "int_mode", ",", "GET_MODE_NUNITS", "(", "mode", ")"], "ground_truth": [")", ".", "require", "(", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_int_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7849, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "while", "(", "num_args", ">", "<NUM_LIT>", "&&", "h", ".", "mode", "[", "num_args", "]", "==", "VOIDmode", ")", "num_args", "--", ";", "ret_type", "=", "builtin_mode_to_type", "[", "h", ".", "mode", "[", "<NUM_LIT>", "]", "]", "[", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "]", ";", "if", "(", "!", "ret_type", "&&", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", ")", "ret_type", "=", "builtin_mode_to_type", "[", "h", ".", "mode", "[", "<NUM_LIT>", "]", "]", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "ret_type", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "name", ",", "GET_MODE_NAME", "(", "h", ".", "mode", "[", "<NUM_LIT>", "]", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "ARRAY_SIZE", "(", "arg_type", ")", ";", "i", "++", ")", "arg_type", "[", "i", "]", "=", "NULL_TREE", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_args", ";", "i", "++", ")", "{", "int", "m", "=", "(", "int", ")", "h", ".", "mode", "[", "i", "+", "<NUM_LIT>", "]", ";", "int", "uns_p", "=", "h", ".", "uns_p", "[", "i", "+", "<NUM_LIT>", "]", ";", "arg_type", "[", "i", "]", "=", "builtin_mode_to_type", "[", "m", "]", "[", "uns_p", "]", ";", "if", "(", "!", "arg_type", "[", "i", "]", "&&", "uns_p", ")", "arg_type", "[", "i", "]", "=", "builtin_mode_to_type", "[", "m", "]", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "arg_type", "[", "i", "]", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "name", ",", "i", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "}", "builtin_hash_struct", "*", "*", "found", "=", "builtin_hash_table", "->", "find_slot", "(", "&", "h", ",", "INSERT", ")", ";", "if", "(", "*", "found", "==", "NULL", ")", "{", "h2", "=", "ggc_alloc", "<", "builtin_hash_struct", ">", "(", ")", ";", "*", "h2", "=", "h", ";", "*", "found", "=", "h2", ";", "h2", "->", "type", "=", "build_function_type_list", "(", "ret_type", ",", "arg_type", "[", "<NUM_LIT>", "]", ",", "arg_type", "[", "<NUM_LIT>", "]", ",", "arg_type", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "}", "return", "(", "*", "found", ")"], "ground_truth": ["->", "type", ";"], "File": "powerpcspe", "Func": "builtin_function_type", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7850, "Length": 299, "Cover_Rate": 0.3695920889987639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV8F32VectorShuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "SmallBitVector", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "true", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "VPermMask", ")", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ",", "V1", ")", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG"], "ground_truth": [",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering115", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7851, "Length": 478, "Cover_Rate": 0.8400702987697716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")"], "ground_truth": [".", "getInstrInfo", "(", ")", ";"], "File": "X86PreTileConfig1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7852, "Length": 56, "Cover_Rate": 0.38620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VecOnes", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "Operands", "[", "<NUM_LIT>", "]", ",", "VecOnes", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "IsConstVectorInRange", "(", "Operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "continue", ";", "std", "::", "swap", "(", "Operands", "[", "i", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "if", "(", "Operands", "[", "j", "]", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Operands", "[", "j", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Operands", "[", "<NUM_LIT>"], "ground_truth": ["]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering148", "Func": "detectAVGPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7853, "Length": 290, "Cover_Rate": 0.36523929471032746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "LHSValBits", "=", "<NUM_LIT>", "-", "std", "::", "max", "(", "LHSKnown", ".", "countMinSignBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "RHSValBits", "=", "<NUM_LIT>", "-", "std", "::", "max", "(", "RHSKnown", ".", "countMinSignBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "<NUM_LIT>", ")", ";", "if", "(", "MaxValBits", ">=", "<NUM_LIT>", ")", "break", ";", "bool", "Negative", "=", "false", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "bool", "LHSNegative", "=", "!", "!", "(", "LHSKnown", ".", "One", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "bool", "LHSPositive", "=", "!", "!", "(", "LHSKnown", ".", "Zero", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "bool", "RHSNegative", "=", "!", "!", "(", "RHSKnown", ".", "One", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "bool", "RHSPositive", "=", "!", "!", "(", "RHSKnown", ".", "Zero", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "||", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "||", "(", "LHSPositive", "&&", "RHSNegative", ")", ";", "}", "if", "(", "Negative", ")", "Known", ".", "One", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "else", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "<NUM_LIT>", ";", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{", "SelBits", "*="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUISelLowering106", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7854, "Length": 388, "Cover_Rate": 0.46522781774580335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "Op", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";", "}", "assert", "(", "Op", ".", "isExpr", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "TriCoreInstPrinter", "Func": "printOperand", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7855, "Length": 54, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "FuncInfo", ".", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", ")", "return"], "ground_truth": ["new", "<ISA_LIT>FastISel", "(", "FuncInfo", ",", "LibInfo", ")", ";"], "File": "PPCFastISel (2)2", "Func": "createFastISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7856, "Length": 47, "Cover_Rate": 0.8867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "<STR_LIT>", "*", "Info", "=", "<STR_LIT>", "(", "Opc", ")", ";", "const", "<STR_LIT>", "*", "BaseOpcode", "=", "<STR_LIT>", "(", "Info", "->", "BaseOpcode", ")", ";", "if", "(", "!", "BaseOpcode", "->", "MSAA", ")", "return", "true", ";", "int", "DimIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "dim", ")", ";", "assert", "(", "DimIdx", "!=", "-", "<NUM_LIT>", ")", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGMSAA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7857, "Length": 93, "Cover_Rate": 0.6283783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "d16PreservesUnusedBits", "(", ")", "const", "{", "return", "hasD16LoadStore", "(", ")", "&&", "!", "TargetID", "."], "ground_truth": ["isSramEccOnOrAny", "(", ")", ";"], "File": "GCNSubtarget", "Func": "d16PreservesUnusedBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7858, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAddLogicalFusion", "("], "ground_truth": [")", "const", "{"], "File": "PPCSubtarget18", "Func": "hasAddLogicalFusion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7859, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "FlagsVal", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasThumb2DSP", "(", ")", "&&", "(", "FlagsVal", "&", "<NUM_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "<NUM_LIT>", "&&", "FlagsVal", "<=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser101", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7860, "Length": 332, "Cover_Rate": 0.50920245398773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_reduce_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ",", "int", "__E", ")", "{", "return", "__builtin_ia32_reducesh_mask_round", "(", "__C", ",", "__D", ",", "__E", ",", "__A", ","], "ground_truth": ["__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_reduce_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7861, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Rotate", "=", "(", "DestIsHigh", "!=", "SrcIsHigh", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "("], "ground_truth": ["KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "Size", ")", ".", "addImm", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "Rotate", ")", ";"], "File": "SystemZInstrInfo18", "Func": "emitGRX32Move", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7862, "Length": 68, "Cover_Rate": 0.35051546391752575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast"], "ground_truth": ["<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7863, "Length": 127, "Cover_Rate": 0.46691176470588236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")"], "ground_truth": [".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7864, "Length": 154, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "*", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLRLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLRLabel", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "XCoreFrameLowering15", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7865, "Length": 385, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7866, "Length": 89, "Cover_Rate": 0.7739130434782608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "RC", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", "."], "ground_truth": ["addImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7867, "Length": 230, "Cover_Rate": 0.9236947791164659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOREACH_FUNCTION_ARGS", "(", "m_fntype", ",", "type", ",", "iter", ")", "{", "if", "(", "type", "==", "void_type_node", "||", "i", ">=", "m_nargs", ")", "break", ";", "if", "(", "i", ">=", "m_base_arg", "&&", "TREE_CODE", "(", "type", ")", "==", "ENUMERAL_TYPE", "&&", "!", "require_immediate_enum", "(", "i", "-", "m_base_arg", ",", "type", ")", ")", "return", "false", ";", "i", "+="], "ground_truth": ["<NUM_LIT>", ";"], "File": "aarch64-sve-builtins", "Func": "FOREACH_FUNCTION_ARGS", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7868, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtbq_m_f32_f16v4sf", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtbq_m_f32_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7869, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "addRegAssignmentOptimized", "(", ")", "override", "{", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "NVPTXTargetMachine2", "Func": "addRegAssignmentOptimized", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7870, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "["], "ground_truth": ["i", "]", ".", "CPEMI", ";"], "File": "MipsConstantIslandPass31", "Func": "findLongFormInRangeCPEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7871, "Length": 137, "Cover_Rate": 0.45514950166112955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpcode", ")", ")", ".", "add", "(", "Dest", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Src", ".", "isKill", "(", ")", ")", ",", "Src", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Start", ")", ".", "addImm", "(", "End", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "LV", ")", "{", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isKill", "(", ")", ")", "LV", "->", "replaceKillInstruction", "(", "Op", ".", "getReg", "(", ")", ",", "MI", ",", "*", "MIB", ")", ";", "}", "}", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps"], "ground_truth": ["(", "MI", ",", "*", "MIB", ")", ";"], "File": "SystemZInstrInfo16", "Func": "convertToThreeAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7872, "Length": 159, "Cover_Rate": 0.447887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "TYPE_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "record", ")", ";", "f_next_o", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_o_limit", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_fp", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_fp_limit", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ","], "ground_truth": ["get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";"], "File": "sh4", "Func": "sh_build_builtin_va_list", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7873, "Length": 94, "Cover_Rate": 0.3805668016194332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printDisp", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "M68kInstPrinter", "Func": "printPCDMem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7874, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtw2ph256_mask", "(", "(", "__v16hi", ")", "__B"], "ground_truth": [",", "_mm256_setzero_ph", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_cvtepi16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7875, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Sparc22", "Func": "SPARCCondCodeToString", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7876, "Length": 107, "Cover_Rate": 0.42971887550200805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CPUDirectives", "[", "Directive", "]", ")", ")", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")"], "ground_truth": [".", "getTextSection", "(", ")", ")", ";"], "File": "PPCAsmPrinter38", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7877, "Length": 178, "Cover_Rate": 0.6334519572953736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemVZ32", "(", ")", "const", "{", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", "&&"], "ground_truth": ["getMemIndexReg", "(", ")", ">=", "<STR_LIT>", "&&", "getMemIndexReg", "(", ")", "<=", "<STR_LIT>", ";"], "File": "X86AsmParser (2)2", "Func": "isMemVZ32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7878, "Length": 36, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtph2qq128_mask", "(", "__B", ",", "_mm_setzero_si128", "(", ")"], "ground_truth": [",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvtph_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7879, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_ph", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "__F", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_set_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7880, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "&", "multiple", ")", "&&", "IN_RANGE", "(", "multiple"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "aarch64", "Func": "offset_6bit_unsigned_scaled_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7881, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32Disassembler", "(", ")", ":", "<ISA_LIT>GenericDisassembler", "(", "MODE_32BIT"], "ground_truth": [")", "{"], "File": "X86Disassembler1", "Func": "X86_32Disassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7882, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "TM", ")", ")", ";", "addPass", "(", "create<ISA_LIT>HazardSchedule", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "TM", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ConstantIslandPass"], "ground_truth": ["(", ")", ")", ";"], "File": "MipsTargetMachine46", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7883, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "*=", "(", "<NUM_LIT>", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", "&&", "Rm", "!=", "<NUM_LIT>", "&&", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass"], "ground_truth": ["(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7884, "Length": 287, "Cover_Rate": 0.8541666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "addIPMSequence", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "Glue", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "IPM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Glue", ")", ";", "SDValue", "SRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "IPM", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ROTL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SRL", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "ROTL"], "ground_truth": [";"], "File": "SystemZSelectionDAGInfo20", "Func": "addIPMSequence", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7885, "Length": 90, "Cover_Rate": 0.8256880733944955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "mode", "==", "Pmode", "||", "mode", "==", "ptr_mode", ";", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "mode", "==", "Pmode", ";", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "{", "if", "(", "vec_flags", "&", "VEC_ANY_SVE", ")", "return", "false", ";", "if", "(", "known_le", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "known_le", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", ")", "return", "(", "regno", "&", "<NUM_LIT>"], "ground_truth": [")", "==", "<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_hard_regno_mode_ok", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7886, "Length": 83, "Cover_Rate": 0.4256410256410256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateToken", "(", "StringRef", "Str", ",", "SMLoc", "Loc", ")", "{", "auto", "Res", "=", "llvm", "::", "make_unique", "<", "AMDGPUOperand", ">", "(", "Token", ")", ";", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Res", "->", "Tok", ".", "Length", "=", "Str", "."], "ground_truth": ["size", "(", ")", ";"], "File": "AMDGPUAsmParser43", "Func": "CreateToken", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7887, "Length": 53, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>beAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI"], "ground_truth": [",", "const", "MCTargetOptions", "&", ")", "{"], "File": "BPFAsmBackend8", "Func": "createBPFbeAsmBackend", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7888, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrNonPICSym64", "(", "NodeTy", "*", "N", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "!", "ABI", ".", "IsCheriPureCap", "(", ")", ")", ";", "assert", "(", "!", "Ty", ".", "isFatPointer", "(", ")", ")", ";", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "Highest", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Higher", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "HigherPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Highest", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Higher", ")", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "HigherPart", ",", "Cst", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Shift", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ")", ")", ";", "SDValue", "Shift2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Add", ",", "Cst", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Shift2", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ","], "ground_truth": ["Lo", ")", ")", ";"], "File": "MipsISelLowering52", "Func": "getAddrNonPICSym64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7889, "Length": 243, "Cover_Rate": 0.8933823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SET_PREV_INSN", "(", "queue", ")", "=", "insn", ";", "queue", "=", "next_queue", ";", "}", "in_bundle", "=", "false", ";", "}", "else", "if", "(", "GET_MODE", "(", "insn", ")", "==", "SImode", ")", "in_bundle", "=", "true", ";", "}", "else", "if", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_VAR_LOCATION", ")", "{", "if", "(", "in_bundle", ")", "{", "rtx_insn", "*", "prev", "=", "PREV_INSN", "(", "insn", ")", ";", "SET_PREV_INSN", "(", "next", ")", "=", "prev", ";", "SET_NEXT_INSN", "(", "prev", ")", "=", "next", ";", "SET_PREV_INSN", "(", "insn", ")", "=", "queue", ";", "queue", "="], "ground_truth": ["insn", ";"], "File": "tilepro", "Func": "FOR_EACH_BB_FN", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7890, "Length": 87, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshrq_m_n_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ","], "ground_truth": ["__a", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrshrq_x_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7891, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7892, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCompute", "(", "CallingConv", "::", "ID", "cc", ")", "{", "return", "!", "isShader", "(", "cc", ")", "||", "cc"], "ground_truth": ["==", "CallingConv", "::", "<ISA_LIT>_CS", ";"], "File": "AMDGPUBaseInfo", "Func": "isCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7893, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "(", "(", "Field", "<<", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "(", "(", "Field", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend64", "<"], "ground_truth": ["<NUM_LIT>", ">", "(", "Disp", ")", ")", ")", ";"], "File": "SystemZDisassembler1", "Func": "decodeBDAddr20Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7894, "Length": 71, "Cover_Rate": 0.7029702970297029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "TargetOpcode", "::", "G_VAARG", ":", "return", "legalizeVaArg", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "legalizeLoadStore", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "return", "legalizeShlAshrLshr", "(", "MI", ",", "MRI"], "ground_truth": [",", "MIRBuilder", ",", "Observer", ")", ";"], "File": "AArch64LegalizerInfo18", "Func": "legalizeCustom", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7895, "Length": 69, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>FlagsCopyLoweringPass", "(", ")", "{", "return", "new", "<ISA_LIT>FlagsCopyLoweringPass", "("], "ground_truth": [")", ";"], "File": "X86FlagsCopyLowering", "Func": "createX86FlagsCopyLoweringPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7896, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Addr", "||", "!", "Addr", "->", "isFI", "(", ")", ")", "return", "<STR_LIT>", ";", "assert", "(", "!", "MI", ".", "memoperands_empty", "(", ")", "&&", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "FrameIndex", "=", "Addr", "->", "getIndex", "(", ")", ";", "return", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata"], "ground_truth": [")", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "isStackAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7897, "Length": 64, "Cover_Rate": 0.6336633663366337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrItins", "(", "&", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "setMCUseCFI", "(", "false", ")", ";", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "HexagonTargetMachine16", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7898, "Length": 113, "Cover_Rate": 0.9912280701754386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getFrameOffsetReg", "("], "ground_truth": [")", "const", "{"], "File": "SIMachineFunctionInfo (2)2", "Func": "getFrameOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7899, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x16x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4v16qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";", "return", "__rv"], "ground_truth": [".", "__i", ";"], "File": "arm", "Func": "neon_vld4q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7900, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>64Disassembler", "(", "const", "Target", "&", "T", ",", "const"], "ground_truth": ["MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "MipsDisassembler10", "Func": "createMips64Disassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7901, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Divisor", ".", "isPowerOf2", "(", ")", "||", "Divisor", ".", "isNegatedPowerOf2", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasCMov", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "!", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Lg2", "=", "Divisor", ".", "countTrailingZeros", "(", ")", ";", "if", "(", "Lg2", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "APInt", "Lg2Mask", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "Lg2", ")", ";", "SDValue", "Pow2MinusOne", "=", "DAG", ".", "getConstant", "(", "Lg2Mask", ",", "DL", ",", "VT", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "<STR_LIT>", ",", "N0", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ",", "Pow2MinusOne", ")", ";", "SDValue", "CMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cmp", ",", "Add", ",", "N0", ")", ";", "Created", ".", "push_back", "(", "Cmp", ".", "getNode", "(", ")", ")", ";", "Created", ".", "push_back", "(", "Add", "."], "ground_truth": ["getNode", "(", ")", ")", ";"], "File": "X86ISelLowering174", "Func": "BuildSDIVPow2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7902, "Length": 229, "Cover_Rate": 0.5826972010178118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "("], "ground_truth": ["uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vtrn1_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7903, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "InsertPos", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "InsertPos", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "InsertPos", ";", "}", "else", "{", "InsertPos", "=", "Header", "->", "getFirstTerminator", "(", ")", ";", "while", "(", "InsertPos", "!=", "Header", "->", "begin", "(", ")", "&&", "<STR_LIT>", "(", "*", "std", "::", "prev", "(", "InsertPos", ")", ",", "MFI", ")", "&&", "std", "::", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "std", "::", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "std", "::", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "--", "InsertPos", ";", "}", "assert", "(", "InsertPos", "!=", "Header", "->", "end", "(", ")", ")", ";", "MachineInstr", "*", "Begin", "=", "BuildMI", "(", "*", "Header", ",", "InsertPos", ",", "Header", "->", "findDebugLoc", "(", "InsertPos", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "int64_t", "(", "<STR_LIT>", "::", "Void", ")", ")", ";", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LoopTops", "[", "&", "*", "InsertPos", "]", "->", "getParent", "("], "ground_truth": [")", "->", "getNumber", "(", ")", ">=", "Header", "->", "getNumber", "(", ")", ")", "++", "InsertPos", ";"], "File": "WebAssemblyCFGStackify8", "Func": "PlaceBlockMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7904, "Length": 195, "Cover_Rate": 0.3277310924369748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vfmsq_fv4sf", "(", "__a", ",", "__b", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "mve___arm_vfmsq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7905, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "UnspilledCSGPR", "=", "<STR_LIT>", ";", "unsigned", "UnspilledCSGPRPaired", "=", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "unsigned", "BasePointerReg", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "?", "RegInfo", "->", "getBaseRegister", "(", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "unsigned", "SpillEstimate", "=", "SavedRegs", ".", "count", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "unsigned", "PairedReg", "=", "CSRegs", "[", "i", "^", "<NUM_LIT>", "]", ";", "if", "(", "Reg", "==", "BasePointerReg", ")", "SpillEstimate", "++", ";", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", "&&", "!", "SavedRegs", ".", "test", "(", "PairedReg", ")", ")", "SpillEstimate", "++", ";", "}", "SpillEstimate", "+=", "<NUM_LIT>", ";", "unsigned", "StackEstimate", "=", "MFI", ".", "estimateStackSize", "(", "MF", ")", "+", "<NUM_LIT>", "*", "SpillEstimate", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "windowsRequiresStackProbe", "(", "MF", ",", "StackEstimate", ")", ")", "{", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "ExtraCSSpill", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "const", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "if", "(", "Reg", "==", "BasePointerReg", ")", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "bool", "RegUsed", "=", "SavedRegs", ".", "test", "(", "Reg", ")", ";", "unsigned", "PairedReg", "=", "CSRegs", "[", "i", "^", "<NUM_LIT>", "]", ";", "if", "(", "!", "RegUsed", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "{", "UnspilledCSGPR", "=", "Reg", ";", "UnspilledCSGPRPaired", "=", "PairedReg", ";", "}", "continue", ";", "}", "if", "(", "produceCompactUnwindFrame", "(", "MF", ")", "&&", "!", "SavedRegs", ".", "test", "(", "PairedReg", ")", ")", "{", "SavedRegs", ".", "set", "(", "PairedReg", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "PairedReg", ")", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "PairedReg", ")", ")", "ExtraCSSpill", "=", "PairedReg", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ".", "set_bits", "(", ")", ")", "dbgs", "(", ")", "<<", "' '", "<<", "printReg", "(", "Reg", ",", "RegInfo", ")", ";", "dbgs", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", ";", ")", ";"], "File": "AArch64FrameLowering10", "Func": "determineCalleeSaves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7906, "Length": 375, "Cover_Rate": 0.5193905817174516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MigrateTrue", "&&", "!", "MigrateFalse", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "MigrateTrue", "&&", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "MigrateTrue", "=", "true", ";", "if", "(", "!", "MigrateFalse", "&&", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "MigrateFalse", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "<NUM_LIT>", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "<NUM_LIT>", ";", "}", "int", "NumNewBlk", "=", "<NUM_LIT>", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "<STR_LIT>", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", "."], "ground_truth": ["createVirtualRegister", "(", "I32RC", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7907, "Length": 155, "Cover_Rate": 0.33916849015317285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSrcMemOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MCOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MCOperand", "&", "Disp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "Base", ".", "getReg", "(", ")", ")", "O", "<<", "'&'", ";", "if", "(", "Disp", ".", "isExpr", "(", ")", ")", "O", "<<", "*", "Disp", ".", "getExpr", "("], "ground_truth": [")", ";"], "File": "mprocInstPrinter", "Func": "printSrcMemOperand", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7908, "Length": 79, "Cover_Rate": 0.632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "NeedFence", "=", "false", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "NeedFence", "=", "true", ";", "++", "I", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "unsigned", "OutReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "InReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "GPR3", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Opc1", ",", "Opc2", ";", "const", "unsigned", "OrigRegs", "[", "]", "=", "{", "OutReg", ",", "InReg", ",", "GPR3", "}", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First"], "ground_truth": ["=", "I", ";"], "File": "PPCTLSDynamicCall17", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7909, "Length": 325, "Cover_Rate": 0.593065693430657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "ZeroReg", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ","], "ground_truth": ["get", "(", "Opc", ")", ")", ";"], "File": "MipsSEInstrInfo23", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7910, "Length": 438, "Cover_Rate": 0.5046082949308756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvttq_m_f32_f16v4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvttq_x_f32_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7911, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshrn_n_s32", "(", "int32x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_aarch64_sqshrn_nv4si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vqshrn_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7912, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "intersects", "(", "const", "RegisterSet", "&", "Rs", ")", "const", "{", "return", "Bits", ".", "anyCommon", "(", "Rs", "."], "ground_truth": ["Bits", ")", ";"], "File": "HexagonBitSimplify20", "Func": "intersects", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7913, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "!=", "<STR_LIT>", ")", "&&", "(", "VT", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "bool", "isSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "ExtHiOpc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ExtLoOpc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MaxFactor", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Res", "(", "MaxFactor", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Op0", "(", "MaxFactor", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Op1", "(", "MaxFactor", ")", ";", "unsigned", "Factors", "=", "<NUM_LIT>", ";", "Op0", "[", "<NUM_LIT>", "]", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "[", "<NUM_LIT>", "]", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", ";", "Factors", "<", "MaxFactor", ";", "Factors", "*=", "<NUM_LIT>", ")", "{", "VT", "=", "getDoubleWidthHalfCountVectorVT", "(", "DAG", ",", "VT", ")", ";", "for", "(", "unsigned", "i", "=", "Factors", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "Op0", "[", "<NUM_LIT>", "*", "i", "-", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ExtHiOpc", ",", "DL", ",", "VT", ",", "Op0", "[", "i", "-", "<NUM_LIT>", "]", ")", ";", "Op0", "[", "<NUM_LIT>", "*", "i", "-", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ExtLoOpc", ",", "DL", ",", "VT", ",", "Op0", "[", "i", "-", "<NUM_LIT>", "]", ")", ";", "Op1", "[", "<NUM_LIT>", "*", "i", "-", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ExtHiOpc", ",", "DL", ",", "VT"], "ground_truth": [",", "Op1", "[", "i", "-", "<NUM_LIT>", "]", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerDIV", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7914, "Length": 284, "Cover_Rate": 0.6200873362445415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_p64", "(", "poly64x1_t", "__a", ","], "ground_truth": ["const", "int", "__b", ")", "{"], "File": "arm", "Func": "neon_vget_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7915, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "s390_decompose_address", "(", "addr", ",", "&", "ad", ")", "||", "(", "ad", ".", "base", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "ad", ".", "base", ")", ")", ")", "||", "(", "ad", ".", "indx", "&&", "!", "REGNO_OK_FOR_INDEX_P", "(", "REGNO", "(", "ad", ".", "indx", ")", ")", ")", ")", "output_operand_lossage", "(", "<STR_LIT>", ")", ";", "if", "(", "ad", ".", "disp", ")", "output_addr_const", "(", "file", ",", "ad", "."], "ground_truth": ["disp", ")", ";"], "File": "s3904", "Func": "print_operand_address", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7916, "Length": 65, "Cover_Rate": 0.34759358288770054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>MemIntrinsicResults", "(", ")", "{", "return", "new", "<ISA_LIT>MemIntrinsicResults", "("], "ground_truth": [")", ";"], "File": "WebAssemblyMemIntrinsicResults", "Func": "createWebAssemblyMemIntrinsicResults", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7917, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "ClassID"], "ground_truth": [")", ".", "getRegister", "(", "RegIdx", ".", "Index", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "getACC64DSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7918, "Length": 17, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Mods", "=", "getNamedOperand"], "ground_truth": ["(", "MI", ",", "OpName", ")", ";"], "File": "SIInstrInfo (2)", "Func": "hasModifiersSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7919, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printanymem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", ",", "O"], "ground_truth": [")", ";"], "File": "X86ATTInstPrinter", "Func": "printanymem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7920, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", "."], "ground_truth": ["Size", "==", "<NUM_LIT>", ")", ";"], "File": "X86AsmParser (2)2", "Func": "isMem256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7921, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lFromVEX2of2", "(", "insn", "->", "vexPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "}", "else", "{", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "insn", "->", "rexPrefix", "&", "<NUM_LIT>", ")", "attrMask", "|=", "ATTR_REXW", ";", "if", "(", "isPrefixAtLocation", "(", "insn", ",", "<NUM_LIT>", ",", "insn", "->", "necessaryPrefixLocation", ")", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "else", "if", "(", "isPrefixAtLocation", "(", "insn", ",", "<NUM_LIT>", ",", "insn", "->", "necessaryPrefixLocation", ")", ")", "attrMask", "|=", "ATTR_XS", ";", "else", "if", "(", "isPrefixAtLocation", "(", "insn", ",", "<NUM_LIT>", ",", "insn", "->", "necessaryPrefixLocation", ")", ")", "attrMask", "|=", "ATTR_XD", ";", "}", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "(", "attrMask", "&", "ATTR_XD", ")", "&&", "(", "attrMask", "&", "ATTR_REXW", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithREXw", ";", "const", "struct", "InstructionSpecifier", "*", "specWithREXw", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithREXw", ",", "insn", ",", "attrMask", "&", "(", "~", "ATTR_XD", ")", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specWithREXw", "=", "specifierForUID", "(", "instructionIDWithREXw", ")", ";", "if", "(", "is64BitEquivalent", "(", "spec", "->", "name", ",", "specWithREXw", "->", "name", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithREXw", ";", "insn", "->", "spec", "=", "specWithREXw", ";", "}", "else", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn", "->", "prefixPresent", "[", "<NUM_LIT>", "]", "&&", "!", "(", "attrMask", "&", "ATTR_OPSIZE", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithOpsize", ";", "const", "struct", "InstructionSpecifier", "*", "specWithOpsize", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithOpsize", ",", "insn", ",", "attrMask", "|", "ATTR_OPSIZE", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "="], "ground_truth": ["spec", ";"], "File": "X86DisassemblerDecoder6", "Func": "getID", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7922, "Length": 299, "Cover_Rate": 0.5329768270944741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "("], "ground_truth": ["a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabds_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7923, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "insn", ".", "eaBase", ")", "{", "case", "EA_BASE_NONE", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "ALL_EA_BASES", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_REG_", "##", "x", ":", "\\", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "ALL_REGS", "default"], "ground_truth": [":"], "File": "X86Disassembler54", "Func": "translateRMRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7924, "Length": 49, "Cover_Rate": 0.5568181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "EdgeVal", "=", "(", "*", "E", ".", "getCurrent", "(", ")", ")", ".", "getValue"], "ground_truth": ["(", ")", ";"], "File": "X86LoadValueInjectionLoadHardening", "Func": "getEdgeAttributes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7925, "Length": 16, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4_dupv4hf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vld4_dup_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7926, "Length": 20, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_far_type_p", "(", "const_tree", "type", ")", "{", "return", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", "||", "lookup_attribute", "("], "ground_truth": ["<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ")", ";"], "File": "mips", "Func": "mips_far_type_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7927, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "SystemZRegisterInfo24", "Func": "getReservedRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7928, "Length": 39, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "("], "ground_truth": ["OpKind", "::", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "TPCAsmParser", "Func": "CreateReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7929, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vnegq_s32", "(", "int32x4_t", "__a", ")", "{", "return", "-", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon1_vnegq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7930, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerEXTRACT_SUBVECTOR_HVX", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "UseHVX", "=", "Subtarget", ".", "useHVXOps", "(", ")", ";", "bool", "UseHVXSgl", "=", "Subtarget", ".", "useHVXSglOps", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "UseHVX", ")", "return", "SDValue", "(", ")", ";", "EVT", "ResVT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "ResSize", "=", "ResVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "VectorSizeInBits", "=", "UseHVXSgl", "?", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "unsigned", "OpSize", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "(", "ResVT", ".", "isByteSized", "(", ")", "&&", "ResSize", "==", "VectorSizeInBits", ")", "||", "!", "(", "VT", ".", "isByteSized", "(", ")", "&&", "OpSize", "==", "<NUM_LIT>", "*", "VectorSizeInBits", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "("], "ground_truth": ["Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonISelLowering114", "Func": "LowerEXTRACT_SUBVECTOR_HVX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7931, "Length": 165, "Cover_Rate": 0.6297709923664122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "A", "->", "mayStore", "(", ")", "||", "B", "->", "mayStore", "(", ")", ")", "||", "!"], "ground_truth": ["A", "->", "mayAlias", "(", "AA", ",", "*", "B", ",", "true", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "memAccessesCanBeReordered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7932, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "n_pregs_to_save", "(", "bool", "is_inthandler", ",", "bool", "consecutive", ")", "{", "int", "count", "=", "<NUM_LIT>", ";", "unsigned"], "ground_truth": ["i", ";"], "File": "bfin", "Func": "n_pregs_to_save", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 7933, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_lzcnt_epi64", "("], "ground_truth": ["__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_lzcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7934, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iq2000_annotate_frame_insn", "(", "emit_move_insn", "(", "mem", ",", "reg", ")", ",", "gen_rtx_SET", "(", "GET_MODE", "("], "ground_truth": ["reg", ")", ",", "dwarf_mem", ",", "reg", ")", ")", ";"], "File": "iq20002", "Func": "iq2000_emit_frame_related_store", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7935, "Length": 22, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decl", "=", "exp", ";", "}", "else", "{", "type", "=", "exp", ";", "decl", "=", "NULL", ";", "}", "if", "(", "!", "TARGET_64BIT", "&&", "align", "==", "<NUM_LIT>", "&&", "ix86_preferred_stack_boundary", "<", "<NUM_LIT>", "&&", "(", "mode", "==", "DImode", "||", "(", "type", "&&", "TYPE_MODE", "(", "type", ")", "==", "DImode", ")", ")", "&&", "(", "!", "type", "||", "!", "TYPE_USER_ALIGN", "(", "type", ")", ")", "&&", "(", "!", "decl", "||", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", ")", "align", "=", "<NUM_LIT>", ";", "if", "(", "!", "type", ")", "{", "if", "(", "mode", "==", "XFmode", "&&", "align", "<", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ")", "align", "=", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ";", "return", "align", ";", "}", "if", "(", "TARGET_IAMCU", ")", "return", "align", ";", "if", "(", "TARGET_64BIT", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "TARGET_SSE", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "va_list_type_node", "==", "NULL_TREE", "||", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "!=", "TYPE_MAIN_VARIANT", "(", "va_list_type_node", ")", ")", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "wi", "::", "geu_p", "(", "TYPE_SIZE", "(", "type", ")", ",", "<NUM_LIT>", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "TYPE_MODE", "(", "type", ")", "==", "XCmode", "||", "TYPE_MODE", "(", "type", ")", "==", "TCmode", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "QUAL_UNION_TYPE", ")", "&&", "TYPE_FIELDS", "(", "type", ")", ")", "{", "if", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", ")"], "ground_truth": ["&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "i3866", "Func": "ix86_local_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7936, "Length": 355, "Cover_Rate": 0.7785087719298246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u16_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7937, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "EmitLoweredSelect", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitLoweredSegAlloca", "(", "MI", ","], "ground_truth": ["BB", ")", ";"], "File": "M680x0ISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7938, "Length": 22, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Encoding", ")", ";", "const", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "unsigned", "ShiftAmt", "=", "<NUM_LIT>", ";", "uint64_t", "Imm16", "=", "<NUM_LIT>", ";", "for", "(", ";", "ShiftAmt", "<", "<NUM_LIT>", ";", "ShiftAmt", "+=", "<NUM_LIT>", ")", "{", "Imm16", "=", "(", "UImm", ">>", "ShiftAmt", ")", "&", "<NUM_LIT>", ";", "if", "(", "Imm16", "!=", "ChunkVal", ")", "break", ";", "}", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "CountThree", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Imm16", ")", ".", "addImm", "(", "<STR_LIT>"], "ground_truth": ["(", "<STR_LIT>", ",", "ShiftAmt", ")", ")", ";"], "File": "AArch64ExpandPseudoInsts (2)1", "Func": "tryToreplicateChunks", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7939, "Length": 173, "Cover_Rate": 0.3665254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsCall", "=", "In", ".", "isCall", "(", ")", ",", "IsReturn", "=", "In", ".", "isReturn", "(", ")", ";", "bool", "IsPredicated", "=", "TII", ".", "isPredicated", "(", "&", "In", ")", ";", "unsigned", "NumOps", "=", "In", ".", "getNumOperands", "(", ")", ";", "RegisterSet", "DoneDefs", ";", "for", "(", "unsigned", "OpN", "=", "<NUM_LIT>", ";", "OpN", "<", "NumOps", ";", "++", "OpN", ")", "{", "MachineOperand", "&", "Op", "=", "In", ".", "getOperand", "(", "OpN", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "{", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", "}", ";", "uint16_t", "Flags", "=", "NodeAttrs", "::", "None", ";", "if", "(", "TOI", ".", "isPreserving", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Preserving", ";", "if", "(", "TOI", ".", "isClobbering", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Clobbering", ";", "if", "(", "TOI", ".", "isFixedReg", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Fixed", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "newDef", "(", "SA", ",", "Op", ",", "Flags", ")", ";", "SA", ".", "Addr", "->", "addMember", "(", "DA", ",", "*", "this", ")", ";", "DoneDefs", ".", "insert", "(", "RR", ")", ";", "}", "for", "(", "unsigned", "OpN", "=", "<NUM_LIT>", ";", "OpN", "<", "NumOps", ";", "++", "OpN", ")", "{", "MachineOperand", "&", "Op", "=", "In", ".", "getOperand", "(", "OpN", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "!", "Op", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "{", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", "}", ";", "if", "(", "!", "IsCall", "&&", "!", "ImpDefs", ".", "count", "(", "RR", ")", ")", "continue", ";", "if", "(", "DoneDefs", ".", "count", "(", "RR", ")", ")", "continue", ";", "uint16_t", "Flags", "=", "NodeAttrs", "::", "None", ";", "if", "(", "TOI", ".", "isPreserving", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Preserving", ";", "if", "(", "TOI", ".", "isClobbering", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Clobbering", ";", "if", "(", "TOI", ".", "isFixedReg", "(", "In", ",", "OpN", ")", ")", "Flags", "|=", "NodeAttrs", "::", "Fixed", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "newDef", "(", "SA", ",", "Op", ",", "Flags", ")", ";", "SA", ".", "Addr", "->", "addMember", "(", "DA", ",", "*", "this", ")", ";", "DoneDefs", ".", "insert", "(", "RR", ")", ";", "}", "for", "(", "unsigned", "OpN", "=", "<NUM_LIT>", ";", "OpN", "<", "NumOps", ";", "++", "OpN", ")", "{", "MachineOperand", "&", "Op", "=", "In", ".", "getOperand", "(", "OpN", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "{", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", "}", ";", "bool", "Implicit", "=", "Op", ".", "isImplicit", "(", ")", ";", "bool", "TakeImplicit", "=", "IsReturn", "||", "IsCall", "||", "IsPredicated", ";", "if", "(", "Implicit", "&&", "!", "TakeImplicit", "&&", "!", "ImpUses", ".", "count", "(", "RR", ")", ")", "continue", ";", "uint16_t", "Flags", "=", "NodeAttrs"], "ground_truth": ["::", "None", ";"], "File": "RDFGraph13", "Func": "buildStmt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7940, "Length": 492, "Cover_Rate": 0.7616099071207431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Len", "/=", "<NUM_LIT>", ";", "Idx", "/=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Len", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", "+", "Idx", ")", ";", "for", "(", "int", "i", "=", "Len", ";", "i", "!=", "<NUM_LIT>", ";", "++"], "ground_truth": ["i", ")", "ShuffleMask", ".", "push_back", "(", "SM_SentinelZero", ")", ";"], "File": "X86ShuffleDecode", "Func": "DecodeEXTRQIMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7941, "Length": 52, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pabsd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")"], "ground_truth": [",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_abs_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7942, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM"], "ground_truth": [")", ";"], "File": "OR1KISelDAGToDAG", "Func": "createOR1KISelDag", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7943, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpconflictsi_256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_conflict_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7944, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rs6000_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "INT_REGNO_P", "(", "regno", ")", ")", "return", "INT_REGNO_P", "(", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "FP_REGNO_P", "(", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", "-", "<NUM_LIT>", ")", ")", "||", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "UNITS_PER_FP_WORD", ")", ";", "if", "(", "CR_REGNO_P", "(", "regno", ")", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "XER_REGNO_P", "(", "regno", ")", ")", "return", "mode", "==", "PSImode", ";", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "return", "ALTIVEC_VECTOR_MODE"], "ground_truth": ["(", "mode", ")", ";"], "File": "rs60003", "Func": "rs6000_hard_regno_mode_ok", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7945, "Length": 121, "Cover_Rate": 0.8231292517006803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMInstructionSelector13", "Func": "selectLoadOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7946, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPR32RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["Reg", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodeGPR32RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7947, "Length": 55, "Cover_Rate": 0.873015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitComment", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "dl", ",", "const", "<ISA_LIT>ompactInstrInfo", "&", "TII", ",", "std", "::", "string", "Comment", ")", "{", "MDNode", "*", "CommentMDNode", "=", "MDNode", "::", "get", "(", "getGlobalContext", "(", ")", ",", "ArrayRef", "<", "Value", "*", ">", "(", "MDString", "::", "get", "(", "getGlobalContext", "(", ")", ",", "Comment", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMetadata", "("], "ground_truth": ["CommentMDNode", ")", ";"], "File": "ARCompactFrameLowering", "Func": "EmitComment", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7948, "Length": 79, "Cover_Rate": 0.9634146341463414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_macro_fusion_pair_p", "(", "rtx_insn", "*", "condgen", ",", "rtx_insn", "*", "condjmp", ")", "{", "rtx", "src", ",", "dest", ";", "enum", "rtx_code", "ccode", ";", "rtx", "compare_set", "=", "NULL_RTX", ",", "test_if", ",", "cond", ";", "rtx", "alu_set", "=", "NULL_RTX", ",", "addr", "=", "NULL_RTX", ";", "if", "(", "!", "any_condjump_p", "(", "condjmp", ")", ")", "return", "false", ";", "if", "(", "get_attr_type", "(", "condgen", ")", "!=", "TYPE_TEST", "&&", "get_attr_type", "(", "condgen", ")", "!=", "TYPE_ICMP", "&&", "get_attr_type", "(", "condgen", ")", "!=", "TYPE_INCDEC", "&&", "get_attr_type", "(", "condgen", ")", "!=", "TYPE_ALU", ")", "return", "false", ";", "compare_set", "=", "single_set", "(", "condgen", ")", ";", "if", "(", "compare_set", "==", "NULL_RTX", "&&", "!", "TARGET_FUSE_ALU_AND_BRANCH", ")", "return", "false", ";", "if", "(", "compare_set", "==", "NULL_RTX", ")", "{", "int", "i", ";", "rtx", "pat", "=", "PATTERN", "(", "condgen", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ")", "==", "SET", ")", "{", "rtx", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "if", "(", "GET_CODE", "(", "set_src", ")", "==", "COMPARE", ")", "compare_set", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "else", "alu_set", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "}", "}", "if", "(", "compare_set", "==", "NULL_RTX", ")", "return", "false", ";", "src", "=", "SET_SRC", "(", "compare_set", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "COMPARE", ")", "return", "false", ";", "if", "(", "(", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";", "if", "(", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "addr", "=", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "addr", "=", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "addr", ")", "{", "ix86_address", "parts", ";", "int", "ok", "=", "ix86_decompose_address", "(", "addr", ",", "&", "parts", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "rip_relative_addr_p", "(", "&", "parts", ")", ")", "return", "false", ";", "}", "test_if", "=", "SET_SRC", "(", "pc_set", "(", "condjmp", ")", ")", ";", "cond", "=", "XEXP", "(", "test_if", ",", "<NUM_LIT>", ")", ";", "ccode", "=", "GET_CODE", "(", "cond", ")", ";", "if", "(", "!", "TARGET_FUSE_CMP_AND_BRANCH_SOFLAGS", "&&", "(", "ccode", "==", "GE", "||", "ccode", "==", "GT", "||", "ccode", "==", "LE", "||", "ccode", "==", "LT", ")", ")", "return", "false", ";", "if", "(", "get_attr_type", "(", "condgen", ")", "==", "TYPE_TEST", "||", "get_attr_type", "(", "condgen", ")", "==", "TYPE_ICMP", ")", "return", "true", ";", "if", "(", "!", "TARGET_FUSE_ALU_AND_BRANCH", "||", "!", "alu_set", ")", "return", "false", ";", "dest", "=", "SET_DEST", "(", "alu_set", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "return", "false", ";", "if", "(", "get_attr_type", "(", "condgen", ")", "==", "TYPE_INCDEC", "&&", "(", "ccode", "==", "GEU", "||", "ccode", "==", "GTU", "||", "ccode", "==", "LEU"], "ground_truth": ["||", "ccode", "==", "LTU", ")", ")", "return", "false", ";"], "File": "i3864", "Func": "ix86_macro_fusion_pair_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7949, "Length": 500, "Cover_Rate": 0.9920634920634921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "compute_current_alignment", "(", "unsigned", "HOST_WIDE_INT", "base_align", ",", "unsigned"], "ground_truth": ["HOST_WIDE_INT", "offset", ")", "{"], "File": "powerpcspe", "Func": "compute_current_alignment", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7950, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "op", ".", "getDebugLoc", "(", ")", ",", "Chain", ",", "op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "("], "ground_truth": ["SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "TMS320C64XLowering", "Func": "LowerVASTART", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7951, "Length": 61, "Cover_Rate": 0.3567251461988304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "vec_sel", "(", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ",", "vec_sr", "(", "(", "vec_uchar16", ")", "(", "pattern", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ",", "vec_sra", "(", "(", "vec_uchar16", ")", "(", "pattern", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_perm", "(", "vec_perm", "(", "a", ",", "b", ",", "pattern", ")", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ",", "pat", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_shufb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7952, "Length": 135, "Cover_Rate": 0.8766233766233766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "getSmVersion", "(", ")", "const"], "ground_truth": ["{"], "File": "NVPTXSubtarget (2)", "Func": "getSmVersion", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7953, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "MCFixupKind", ">", "ELF<ISA_LIT>AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "TT", ".", "is<ISA_LIT>64", "(", ")"], "ground_truth": [")", "{"], "File": "PPCAsmBackend35", "Func": "getFixupKind", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7954, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "("], "ground_truth": [")", ";"], "File": "MipsModuleISelDAGToDAG10", "Func": "getAnalysisUsage", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7955, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7956, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "Inst", ";", "if", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ","], "ground_truth": ["this", "->", "STI", ")", ";"], "File": "LC2200AsmParser", "Func": "MatchAndEmitInstruction", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7957, "Length": 28, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "LE", ":", "case", "LEU", ":", "case", "GT", ":", "case", "GTU", ":", "std", "::", "swap", "(", "lo", "[", "<NUM_LIT>", "]", ",", "lo", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "case", "LT", ":", "case", "LTU", ":", "case", "GE", ":", "case", "GEU", ":", "{", "bool", "uns", "=", "(", "code", "==", "LTU", "||", "code", "==", "GEU", ")", ";", "rtx", "(", "*", "sbb_insn", ")", "(", "machine_mode", ",", "rtx", ",", "rtx", ",", "rtx", ")", "=", "uns", "?", "gen_sub3_carry_ccc", ":", "gen_sub3_carry_ccgz", ";", "if", "(", "!", "nonimmediate_operand", "(", "lo", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "lo", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "lo", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "x86_64_general_operand", "(", "lo", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "lo", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "lo", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "register_operand", "(", "hi", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "hi", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "hi", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "uns", "&&", "!", "nonimmediate_operand", "(", "hi", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", "||", "(", "!", "uns", "&&", "!", "x86_64_general_operand", "(", "hi", "[", "<NUM_LIT>", "]", ",", "submode", ")", ")", ")", "hi", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "submode", ",", "hi", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_cmp_1", "(", "submode", ",", "lo", "[", "<NUM_LIT>", "]", ",", "lo", "[", "<NUM_LIT>", "]", ")", ")", ";", "tmp", "=", "gen_rtx_SCRATCH", "(", "submode", ")", ";", "emit_insn", "(", "sbb_insn", "(", "submode", ",", "tmp", ",", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ")", ")", ";", "tmp", "=", "gen_rtx_REG", "(", "uns", "?", "CCCmode", ":", "CCGZmode", ",", "FLAGS_REG", ")", ";", "ix86_expand_branch", "(", "code", ",", "tmp", ",", "const0_rtx", ",", "label", ")", ";", "return", ";", "}", "default", ":", "break", ";", "}", "label2", "=", "gen_label_rtx", "(", ")", ";", "code1", "=", "code", ";", "code2", "=", "swap_condition", "(", "code", ")", ";", "code3", "=", "unsigned_condition", "(", "code", ")", ";", "switch", "(", "code", ")", "{", "case", "LT", ":", "case", "GT", ":", "case", "LTU", ":", "case", "GTU", ":", "break", ";", "case", "LE", ":", "code1", "=", "LT", ";", "code2", "=", "GT", ";", "break", ";", "case", "GE", ":", "code1", "=", "GT", ";", "code2", "=", "LT", ";", "break", ";", "case", "LEU", ":", "code1", "=", "LTU", ";", "code2", "=", "GTU", ";", "break", ";", "case", "GEU", ":", "code1", "=", "GTU", ";", "code2", "=", "LTU", ";", "break", ";", "case", "EQ", ":", "code1", "=", "UNKNOWN", ";", "code2", "=", "NE", ";", "break", ";", "case", "NE", ":", "code2", "=", "UNKNOWN", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "code1", "!=", "UNKNOWN", ")", "ix86_expand_branch", "(", "code1", ",", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ",", "label", ")", ";", "if", "(", "code2", "!=", "UNKNOWN", ")", "ix86_expand_branch", "(", "code2", ",", "hi", "[", "<NUM_LIT>", "]", ",", "hi", "[", "<NUM_LIT>", "]", ",", "label2", ")", ";", "ix86_expand_branch", "(", "code3", ",", "lo", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "lo", "[", "<NUM_LIT>", "]", ",", "label", ")", ";"], "File": "i386-expand1", "Func": "ix86_expand_branch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7958, "Length": 497, "Cover_Rate": 0.46361940298507465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Shift1Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Incr2Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask2Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Mask3Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Tmp2Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Tmp3Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Tmp4Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "TmpDestReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Ptr1Reg", ";", "unsigned", "TmpReg", "=", "(", "!", "BinOpcode", ")", "?", "Incr2Reg", ":", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "if", "(", "ptrA", "!=", "ZeroReg", ")", "{", "Ptr1Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Ptr1Reg", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";", "}", "else", "{", "Ptr1Reg", "=", "ptrB", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "Shift1Reg", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "is64bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Incr2Reg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "if", "(", "is8bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "{", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2Reg", ")", ".", "addReg", "(", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ","], "ground_truth": ["MaskReg", ")", ".", "addReg", "(", "Mask2Reg", ")", ".", "addReg", "(", "ShiftReg", ")", ";"], "File": "PPCISelLowering (2)1", "Func": "EmitPartwordAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7959, "Length": 454, "Cover_Rate": 0.43528283796740175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitDataMappingSymbol", "(", ")", "{", "if", "(", "LastEMS", "==", "EMS_Data", ")", "return", ";", "EmitMappingSymbol", "(", "<STR_LIT>", ")", ";", "LastEMS", "="], "ground_truth": ["EMS_Data", ";"], "File": "AArch64ELFStreamer (2)", "Func": "EmitDataMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7960, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MOImm8", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "Imm8", "=", "MOImm8", ".", "getImm", "(", ")", ";", "uint32_t", "Fraction", "=", "Imm8", "&", "<NUM_LIT>", ";", "uint32_t", "Exponent", "=", "(", "Imm8", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint32_t", "Negative", "=", "(", "Imm8", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "float", "Val", "=", "<NUM_LIT>", "+", "Fraction", "/", "<NUM_LIT>", ";", "if", "(", "Exponent", "&", "<NUM_LIT>", ")", "{", "Val", "/=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "Exponent", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "AArch64InstPrinter17", "Func": "printFPImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7961, "Length": 78, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PrevElt", ")", "{", "int64_t", "Diff", "=", "SignExtend64", "(", "Val", "-", "PrevElt", "->", "first", ",", "EltSizeInBits", ")", ";", "if", "(", "Diff", "%", "(", "Idx", "-", "PrevElt", "->", "second", ")", "!=", "<NUM_LIT>", ")", "return", "None", ";", "int64_t", "Step", "=", "Diff", "/", "(", "Idx", "-", "PrevElt", "->", "second", ")", ";", "if", "(", "Step", "==", "<NUM_LIT>", ")", "return", "None", ";", "if", "(", "!", "SeqStep", ")", "SeqStep", "=", "Step", ";", "else", "if", "(", "Step", "!=", "SeqStep", ")", "return", "None", ";", "}", "if", "(", "SeqStep", ")", "{", "int64_t", "Addend", "=", "SignExtend64", "(", "Val", "-", "(", "Idx", "*", "(", "uint64_t", ")", "*", "SeqStep", ")", ",", "EltSizeInBits", ")", ";", "if", "(", "!", "SeqAddend", ")", "SeqAddend", "=", "Addend", ";", "else", "if", "(", "SeqAddend", "!=", "Addend", ")", "return", "None", ";", "}", "PrevElt", "=", "std", "::", "make_pair", "(", "Val"], "ground_truth": [",", "Idx", ")", ";"], "File": "RISCVISelLowering35", "Func": "isSimpleVIDSequence", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7962, "Length": 134, "Cover_Rate": 0.43506493506493504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCRetInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign"], "ground_truth": ["::", "SExt", ":"], "File": "PPCISelLowering105", "Func": "LowerCallResult", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7963, "Length": 206, "Cover_Rate": 0.5722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isReg", "(", "GR64Reg"], "ground_truth": [")", ";"], "File": "RISCVAsmParser (2)1", "Func": "isGR64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7964, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectPred", "(", "SDValue", "N", ",", "SDValue", "&", "Reg", ",", "SDValue", "&", "Inv", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "ConstantSDNode", "*", "Imm", "=", "dyn_cast", "<", "ConstantSDNode", ">"], "ground_truth": ["(", "N", ".", "getNode", "(", ")", ")", ")", "{"], "File": "PatmosISelDAGToDAG1", "Func": "SelectPred", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7965, "Length": 42, "Cover_Rate": 0.37168141592920356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfnmsubss3", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")"], "ground_truth": ["__C", ")", ";"], "File": "fmaintrin", "Func": "_mm_fnmsub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7966, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", ",", "Parser", "(", "Parser", ")", ",", "Lexer", "(", "Parser", ".", "getLexer", "(", ")", ")", ",", "is64", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isArch64Bit", "(", ")", ")", ",", "TC", "(", "Parser", ",", "MII", ",", "is64", ")", ",", "SkipTypeCheck", "(", "Options", ".", "MCNoTypeCheck", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "auto", "&", "SM", "=", "Parser", ".", "getSourceManager", "(", ")", ";", "auto", "BufferName", "=", "SM", ".", "getBufferInfo", "(", "SM", ".", "getMainFileID", "(", ")", ")", ".", "Buffer"], "ground_truth": ["->", "getBufferIdentifier", "(", ")", ";"], "File": "WebAssemblyAsmParser", "Func": "WebAssemblyAsmParser", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7967, "Length": 116, "Cover_Rate": 0.9133858267716536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "replaced_dots", ")", "name", "=", "replaced_dots", ";", "}", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'*'", ")", "name", "++", ";", "if", "(", "is_defn", ")", "write_fn_proto_1", "(", "s", ",", "false", ","], "ground_truth": ["name", ",", "decl", ")", ";"], "File": "nvptx", "Func": "write_fn_proto", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 7968, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "<NUM_LIT>", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "<NUM_LIT>", ",", "ArgOffset", ",", "ForceMutable", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ";"], "File": "ARMISelLowering137", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7969, "Length": 48, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "pad_direction", "spu_function_arg_padding", "(", "machine_mode"], "ground_truth": [",", "const_tree", ")", "{"], "File": "spu3", "Func": "spu_function_arg_padding", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7970, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "MO", ".", "getExpr", "(", ")", "->", "print"], "ground_truth": ["(", "O", ",", "&", "MAI", ")", ";"], "File": "HexagonInstPrinter11", "Func": "printOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7971, "Length": 57, "Cover_Rate": 0.5377358490566038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "pool_size", ";", "i", "++", ")", "{", "pool_node", "*", "p", "=", "&", "pool_vector", "[", "i", "]", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "p", "->", "label", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "p", "->", "value", ")", ";", "}", "pool_size", "=", "<NUM_LIT>", ";", "}", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "sh", "Func": "output_jump_label_table", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7972, "Length": 72, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "expand_vec_perm_d", "d", ";", "rtx", "t1", ";", "bool", "ok", ";", "if", "(", "elt", "!=", "const0_rtx", ")", "elt", "=", "force_reg", "(", "GET_MODE_INNER", "(", "vmode", ")", ",", "elt", ")", ";", "if", "(", "REG_P", "(", "elt", ")", ")", "elt", "=", "gen_lowpart", "(", "DImode", ",", "elt", ")", ";", "t1", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "switch", "(", "vmode", ")", "{", "case"], "ground_truth": ["V8QImode", ":"], "File": "mips4", "Func": "mips_expand_vi_broadcast", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7973, "Length": 59, "Cover_Rate": 0.34104046242774566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", ">", "WaveSize", ")", "return", "false", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "<NUM_LIT>", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "SIMachineFunctionInfo15", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7974, "Length": 144, "Cover_Rate": 0.4311377245508982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_mask_reduce_or_epi64", "(", "__mmask8", "__U", ",", "__m512i", "__A", ")", "{", "__A", "=", "_mm512_maskz_mov_epi64", "(", "__U", ",", "__A", ")", ";", "__MM512_REDUCE_OP", "(", "|", ")"], "ground_truth": [";"], "File": "avx512fintrin", "Func": "_mm512_mask_reduce_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7975, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "base", "=", "high", "?", "high_base", ":", "low_base", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", "/", "<NUM_LIT>", ";", "i", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "base"], "ground_truth": ["+", "i", ")", ";"], "File": "arm", "Func": "arm_simd_vect_par_cnst_half", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7976, "Length": 38, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "uint64_t", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AMDGPUMCCodeEmitter", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7977, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8_t", ")", "__builtin_aarch64_uqmovnhi"], "ground_truth": ["(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vqmovnh_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7978, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "decl", "||", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "return", "NULL_TREE", ";", "}", "*", "no_add_attrs", "|=", "cmse_func_args_or_return_in_stack", "(", "NULL", ",", "name", ",", "fntype", ")", ";", "if", "(", "*", "no_add_attrs", ")", "return", "NULL_TREE", ";", "type", "=", "TREE_TYPE", "(", "decl", ")", ";", "type", "=", "build_distinct_type_copy", "(", "type", ")", ";", "TREE_TYPE", "(", "decl", ")", "=", "type", ";", "fntype", "=", "type", ";", "while", "(", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "type", "=", "fntype"], "ground_truth": [";"], "File": "arm6", "Func": "arm_handle_cmse_nonsecure_call", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7979, "Length": 91, "Cover_Rate": 0.364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "--", "MBBI", ";", "if", "(", "CompleteCCUsers", "&&", "(", "MI", ".", "isCompare", "(", ")", "||", "isLoadAndTestAsCmp", "(", "MI", ")", ")", "&&", "(", "optimizeCompareZero", "(", "MI", ",", "CCUsers", ")", "||", "fuseCompareOperations", "(", "MI", ",", "CCUsers", ")", ")", ")", "{", "++", "MBBI", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "CCUsers", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "SystemZElimCompare (2)1", "Func": "processBlock", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7980, "Length": 83, "Cover_Rate": 0.49404761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI"], "ground_truth": [";"], "File": "ARCMCTargetDesc", "Func": "createARCMCAsmInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7981, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM"], "ground_truth": [")", ";"], "File": "WebAssemblyTargetMachine", "Func": "createPassConfig", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7982, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SlotIndex", "UseIdx", "=", "LIS", "->", "getInstructionIndex", "(", "Use", ")", ";", "SlotIndex", "DefIdx", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "nullptr", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "LaneBitmask", "SubLanes", "=", "SubReg", "?", "getSubRegIndexLaneMask", "(", "SubReg", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "VNInfo", "*", "V", "=", "nullptr", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "(", "S", ".", "LaneMask", "&", "SubLanes", ")", "==", "SubLanes", ")", "{", "V", "=", "S", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "break", ";", "}", "}", "}"], "ground_truth": ["else", "{"], "File": "SIRegisterInfo (3)", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7983, "Length": 120, "Cover_Rate": 0.3669724770642202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ScopedHT", ".", "lookup", "(", "Entry", ")", "."], "ground_truth": ["first", ";"], "File": "MipsOptimizePICCall15", "Func": "getCount", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7984, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "suffix", "==", "'q'", ")", "return", "TFmode", ";", "if", "(", "suffix", "==", "'w'"], "ground_truth": [")", "return", "XFmode", ";"], "File": "ia64", "Func": "ia64_c_mode_for_suffix", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7985, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAddr", "||", "!", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "IsCopyFromSGPR", "(", "*", "TRI", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "SOffset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "return", "false", ";", "}", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7986, "Length": 143, "Cover_Rate": 0.4831081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_mask_cmpneq_epi16_mask", "(", "__mmask8", "__M", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmpneq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7987, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "nds32_return_addr_rtx", "(", "int", "count", ",", "rtx", "frameaddr", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!="], "ground_truth": ["<NUM_LIT>", ")", "return", "NULL_RTX", ";"], "File": "nds322", "Func": "nds32_return_addr_rtx", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7988, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MCOp", ".", "getExpr", "(", ")", ",", "Kind", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "MMIXMCCodeEmitter", "Func": "getJumpTargetOpValue", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7989, "Length": 23, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ompactRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "{"], "File": "ARCompactRegisterInfo", "Func": "getFrameRegister", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7990, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_cmpge_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_cmpge_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7991, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_compressed_reg_p", "(", "regno", ")", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "riscv", "Func": "riscv_register_priority", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7992, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_srl_epi16"], "ground_truth": ["(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_srl_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7993, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "ConstantSDNode", "*", "LHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "LHSC", "=", "LHS", "?", "LHS", "->", "getZExtValue", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "RHSC", "=", "RHS", "?", "RHS", "->", "getZExtValue", "(", ")"], "ground_truth": [":", "<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7994, "Length": 197, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "<NUM_LIT>", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]"], "ground_truth": [")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7995, "Length": 62, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_READONLY", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "TARGET_VOLATILE_CACHE_SET", "&&", "TREE_THIS_VOLATILE", "(", "decl", ")", ")", "return", "false", ";", "attr", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ")", "return", "false", ";", "attr", "=", "DECL_ATTRIBUTES", "(", "decl", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ")", "return", "false", ";", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "<NUM_LIT>", ")", "{", "const", "char", "*", "name", "=", "DECL_SECTION_NAME"], "ground_truth": ["(", "decl", ")", ";"], "File": "arc", "Func": "arc_in_small_data_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7996, "Length": 84, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "(", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ")", ";", "else", "return", "NULL"], "ground_truth": [";"], "File": "rvexAsmPrinter", "Func": "creatervexMCInstPrinter", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7997, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "checkHighLaneIndex", "(", "Op0", ".", "getNode", "(", ")", ",", "LaneOp", ",", "LaneIdx", ")", ")", "return", "false", ";", "}", "StdOp", "=", "Op1"], "ground_truth": [";"], "File": "ARM64ISelDAGToDAG", "Func": "checkV64LaneV128", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7998, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState"], "ground_truth": ["(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts16", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7999, "Length": 172, "Cover_Rate": 0.4398976982097187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLoadStoreTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", "||", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")"], "ground_truth": [";"], "File": "ARM64FastISel", "Func": "SelectLoad", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8000, "Length": 75, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMInstrInfo31", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8001, "Length": 58, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulhq_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmulhq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8002, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'H'", ":", "mode", "=", "HImode", ";", "break", ";", "case", "'S'", ":", "mode", "=", "SImode", ";", "break", ";", "case", "'D'", ":", "mode", "=", "DImode", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "switch", "(", "str", "[", "<NUM_LIT>", "]", ")", "{", "case", "'0'", ":", "def", "=", "<NUM_LIT>", ";", "break", ";", "case", "'F'", ":", "def", "=", "-", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "GET_MODE_SIZE", "(", "part_mode", ")", ")", "return", "<NUM_LIT>", ";", "part", "=", "s390_single_part", "(", "GEN_INT", "(", "value", ")", ",", "mode", ",", "part_mode", ",", "def", ")", ";", "if", "(", "part", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "part_goal", "!=", "-", "<NUM_LIT>", "&&", "part_goal", "!=", "part", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "'O'", ":", "if", "(", "!", "TARGET_EXTIMM", ")", "return", "<NUM_LIT>", ";", "switch", "(", "str", "[", "<NUM_LIT>", "]", ")", "{", "case", "'s'", ":", "return", "trunc_int_for_mode", "(", "value", ",", "SImode", ")", "==", "value", ";", "case", "'p'", ":", "return", "value", "==", "<NUM_LIT>", "||", "s390_single_part", "(", "GEN_INT", "(", "value", ")", ",", "DImode", ",", "SImode", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "'n'", ":", "return", "value", "==", "-", "<NUM_LIT>", "||", "s390_single_part", "(", "GEN_INT", "(", "value", ")", ",", "DImode", ",", "SImode", ",", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case"], "ground_truth": ["'P'", ":"], "File": "s3903", "Func": "s390_const_ok_for_constraint_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8003, "Length": 216, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", "if", "(", "!", "LA", ")", "return", "PO", ";", "return", "PO", "+", "UnknownPadding", "(", "LA", ",", "internalKnownBits", "(", ")"], "ground_truth": [")", ";"], "File": "ARMBasicBlockInfo", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8004, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcRC", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "SrcRC", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["nullptr", ";"], "File": "X86DomainReassignment14", "Func": "getDstRC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8005, "Length": 30, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_float4", "*", "p", "=", "(", "vec_float4", "*", ")", "(", "(", "unsigned", "char", "*", ")", "(", "c", ")", "+", "b", ")", ";", "shift", "=", "<NUM_LIT>", "-", "(", "(", "int", ")", "p", "&", "<NUM_LIT>", ")", ";", "*", "p", "=", "spu_sel", "(", "*", "p", ",", "spu_slqwbyte", "(", "a", ",", "shift", ")", ",", "spu_slqwbyte", "(", "spu_splats", "(", "(", "unsigned", "int", ")"], "ground_truth": ["<NUM_LIT>", ")", ",", "shift", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_stvrx", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8006, "Length": 64, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "emitFrameIndexDebugValue", "(", "MachineFunction", "&", "MF", ",", "int", "FrameIx", ",", "uint64_t", "Offset", ",", "const", "MDNode", "*", "MDPtr", ",", "DebugLoc", "DL", ")", "const", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addMetadata", "(", "MDPtr", ")", ";", "return", "&", "*", "MIB"], "ground_truth": [";"], "File": "MipsInstrInfo11", "Func": "emitFrameIndexDebugValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8007, "Length": 66, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printARIPI8Mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "M68kInstPrinter", "Func": "printARIPI8Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8008, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_x_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vshlq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8009, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&"], "ground_truth": ["FrameLowering", ";"], "File": "AArch64Subtarget1", "Func": "getFrameLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8010, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewMask", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewAnd", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewMask", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewAnd", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewShift", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewShift", ")", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "ShiftAmt", ";", "AM", ".", "IndexReg", "=", "NewAnd", ";", "return"], "ground_truth": ["false", ";"], "File": "X86ISelDAGToDAG103", "Func": "FoldMaskedShiftToScaledMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8011, "Length": 94, "Cover_Rate": 0.4069264069264069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetShuffle", "(", "U", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "isUseOfShuffle", "(", "U", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "X86ISelLowering (2)8", "Func": "isUseOfShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8012, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isRegisterSize", "(", "unsigned"], "ground_truth": ["Size", ")", "{"], "File": "AMDGPULegalizerInfo1", "Func": "isRegisterSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8013, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'n'", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'w'", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveTLSDescSeq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveObjectArch"], "ground_truth": ["(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8014, "Length": 335, "Cover_Rate": 0.5564784053156147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "ForceAllBaseRegAlloc", ")", "return", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "<NUM_LIT>", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "<NUM_LIT>", ";", "Offset", "="], "ground_truth": ["-", "Offset", ";"], "File": "ARMBaseRegisterInfo29", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8015, "Length": 97, "Cover_Rate": 0.30218068535825543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HiSR", "=", "subreg_hireg", ";", "if", "(", "S", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_or", ")", ",", "LoR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_or", ")", ",", "HiR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", ",", "HiSR", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", ",", "HiSR", ")", ";", "}", "else", "if", "(", "S", "<", "<NUM_LIT>", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "S2_asl_i_r_or", ")", ",", "LoR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addImm", "(", "S", ")", ";", "unsigned", "TmpR1", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "S2_extractu", ")", ",", "TmpR1", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ".", "addImm", "(", "S", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "S", ")", ";", "unsigned", "TmpR2", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_or", ")", ",", "TmpR2", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", ",", "HiSR", ")", ".", "addReg", "(", "TmpR1", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "S2_asl_i_r_or", ")", ",", "HiR", ")", ".", "addReg", "(", "TmpR2", ")", ".", "addReg", "(", "Op2", ".", "getReg", "(", ")", ",", "RS2", ",", "HiSR", ")", ".", "addImm", "(", "S", ")", ";", "}", "else", "if", "(", "S", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "LoR", ")", "."], "ground_truth": ["addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS1", "&", "~", "RegState", "::", "Kill", ",", "LoSR", ")", ";"], "File": "HexagonSplitDouble", "Func": "splitAslOr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8016, "Length": 370, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offsettable_p", "&&", "!", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "addr", ",", "strict_p", ",", "true", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "else", "if", "(", "reg_reg_p", "&&", "!", "legitimate_indexed_address_p", "(", "addr", ",", "strict_p", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "}", "return", "stack"], "ground_truth": [";"], "File": "rs6000", "Func": "rs6000_allocate_stack_temp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8017, "Length": 57, "Cover_Rate": 0.5181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getVShift", "(", "bool", "isLeft", ",", "EVT", "VT", ",", "SDValue", "SrcOp", ",", "unsigned", "NumBits", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ",", "SDLoc", "dl", ")", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "ShVT", "=", "<STR_LIT>", ";", "unsigned", "Opc", "=", "isLeft", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SrcOp", "=", "DAG", ".", "getBitcast", "(", "ShVT", ","], "ground_truth": ["SrcOp", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8018, "Length": 65, "Cover_Rate": 0.47101449275362317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "getAlign", "(", "const", "CallInst", "&", "I", ",", "unsigned", "index", ",", "unsigned", "&", "align", ")", "{", "if", "(", "MDNode", "*", "alignNode", "=", "I", ".", "getMDNode", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "n", "=", "alignNode", "->", "getNumOperands", "(", ")", ";", "i", "<", "n"], "ground_truth": [";", "i", "++", ")", "{"], "File": "NVPTXUtilities28", "Func": "getAlign", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8019, "Length": 55, "Cover_Rate": 0.4296875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_addpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")"], "ground_truth": ["__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_add_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8020, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "string", "Reg", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "string", "RegOff", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "select", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ctx", "->", "u_mul", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ctx", "->", "load", "(", "<NUM_LIT>", ",", "RegOff", ")", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "SExpr", "*", "bytes_to_bits", "=", "ctx", "->", "select", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ctx", "->", "u_mul", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ctx", "->", "load", "(", "<NUM_LIT>", ",", "Reg", ")", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "SExpr", "*", "add", "=", "ctx", "->", "add", "(", "<NUM_LIT>", ",", "bytes_to_bits", ",", "offset", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_rr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8021, "Length": 139, "Cover_Rate": 0.5889830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "char", "vec_srl", "(", "vector", "signed", "char", "a1", ","], "ground_truth": ["vector", "unsigned", "char", "a2", ")", "{"], "File": "altivec4", "Func": "vec_srl", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8022, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "map", "<", "StringRef", ",", "<STR_LIT>", ">", "CpuTable", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "::", "V60", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "::", "V5", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "::", "V55", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "::", "V60", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "::", "V62", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "::", "V65", "}", ",", "}", ";", "auto", "FoundIt", "=", "CpuTable", ".", "find", "(", "CPUString", ")", ";", "if", "(", "FoundIt", "!=", "CpuTable", ".", "end", "(", ")", ")", "<ISA_LIT>ArchVersion", "=", "FoundIt", "->", "second", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "UseHVX128BOps", "=", "false", ";", "UseHVX64BOps", "=", "false", ";", "UseLongCalls", "=", "false", ";", "UseBSBScheduling", "=", "hasV60Ops", "(", ")", "&&", "EnableBSBSched", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "FeatureBitset", "Features", "="], "ground_truth": ["getFeatureBits", "(", ")", ";"], "File": "HexagonSubtarget47", "Func": "initializeSubtargetDependencies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8023, "Length": 139, "Cover_Rate": 0.6984924623115578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrwq_fv4sf", "(", "(", "__builtin_neon_si", "*", ")", "__addr", ",", "__value"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8024, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Lo", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "LoDst", ")", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "HiDst", ")", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Dst", ")", ".", "addReg", "(", "LoDst", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "HiDst", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Worklist", ".", "push_back", "(", "Lo", ")", ";", "Worklist", ".", "push_back", "("], "ground_truth": ["Hi", ")", ";"], "File": "SIInstrInfo102", "Func": "split64BitImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8025, "Length": 117, "Cover_Rate": 0.536697247706422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "HexagonPeephole11", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8026, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_sub_epi16", "(", "__m256i", "__A", ","], "ground_truth": ["__m256i", "__B", ")", "{"], "File": "avx2intrin", "Func": "_mm256_sub_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8027, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovn_s16", "(", "int16x8_t", "a", ")", "{", "int8x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmovn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8028, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "ShOpc", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "translateShiftImm", "(", "<STR_LIT>", "("], "ground_truth": ["MO2", ".", "getImm", "(", ")", ")", ")", ";"], "File": "ARMInstPrinter18", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8029, "Length": 54, "Cover_Rate": 0.432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "INSN_P", "(", "cur_insn", ")", ")", "continue", ";", "pat", "=", "PATTERN", "(", "cur_insn", ")", ";", "if", "(", "epilogue_completed", "&&", "RTX_FRAME_RELATED_P", "(", "cur_insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", "&&", "GENERAL_REG_P", "(", "SET_DEST", "(", "pat", ")", ")", ")", "{", "if", "(", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "DImode", "&&", "FP_REG_P", "(", "SET_SRC", "(", "pat", ")", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "MEM", ")", "continue", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&"], "ground_truth": ["load_multiple_operation", "(", "pat", ",", "VOIDmode", ")", ")", "continue", ";"], "File": "s3904", "Func": "FOR_EACH_BB_FN", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8030, "Length": 100, "Cover_Rate": 0.7751937984496124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "expandExtractElementF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "bool", "FP64", ")", "const", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "N", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "N", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SubReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ";", "if", "(", "SubIdx", "==", "<STR_LIT>"], "ground_truth": ["&&", "FP64", ")", "{"], "File": "MipsSEInstrInfo15", "Func": "expandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8031, "Length": 111, "Cover_Rate": 0.6342857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setHasSpilledSGPRs", "(", "bool", "Spill", "=", "true", ")", "{", "HasSpilledSGPRs", "="], "ground_truth": ["Spill", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "setHasSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8032, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Sym", "->", "getName", "("], "ground_truth": [")", "<<", "<STR_LIT>", "<<", "ExportName", "<<", "'\\n'", ";"], "File": "WebAssemblyTargetStreamer12", "Func": "emitExportName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8033, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateR<ISA_LIT>", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R<ISA_LIT>", ",", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR<ISA_LIT>", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R<ISA_LIT>", ",", "&", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ";", "trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R<ISA_LIT>", ",", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR<ISA_LIT>", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R<ISA_LIT>", ",", "&", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ";", "trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";", "continue", ";", "}", "trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8034, "Length": 142, "Cover_Rate": 0.3497536945812808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X"], "ground_truth": ["(", "The<ISA_LIT>Target", ")", ";"], "File": "M680x0TargetMachine", "Func": "LLVMInitializeM680x0Target", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8035, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isISA2_06", "(", ")"], "ground_truth": ["const", "{"], "File": "PPCSubtarget18", "Func": "isISA2_06", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8036, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ")", "{", "if", "(", "CM", ")", "return", "*", "CM", ";", "return", "CodeModel", "::"], "ground_truth": ["Small", ";"], "File": "MSP430TargetMachine23", "Func": "getEffectiveCodeModel", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8037, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sub_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psubq", "(", "(", "long", "long", ")"], "ground_truth": ["__m1", ",", "(", "long", "long", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_sub_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8038, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_extracti128_si256", "(", "__m256i"], "ground_truth": ["__X", ",", "const", "int", "__M", ")", "{"], "File": "avx2intrin", "Func": "_mm256_extracti128_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8039, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_<ISA_LIT>_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_<ISA_LIT>_AllRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_<ISA_LIT>_CXX_TLS_Darwin_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", "."], "ground_truth": ["hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_AAPCS_SwiftError_RegMask", ";"], "File": "AArch64RegisterInfo17", "Func": "getCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8040, "Length": 91, "Cover_Rate": 0.8504672897196262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rs6000_emit_eqne", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "scratch", ")", "{", "if", "(", "op2", "==", "const0_rtx", ")", "return", "op1", ";", "if", "(", "GET_CODE", "(", "scratch", ")", "==", "SCRATCH", ")", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_PLUS", "(", "mode", ","], "ground_truth": ["op1", ",", "negate_rtx", "(", "mode", ",", "op2", ")", ")", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_eqne", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8041, "Length": 90, "Cover_Rate": 0.9574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__a"], "ground_truth": ["-", "__b", ";"], "File": "arm", "Func": "neon2_vsubq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8042, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_porq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8043, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodePSHUFMask", "(", "unsigned", "NumElts", ",", "unsigned", "ScalarBits", ",", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "unsigned", "Size", "=", "NumElts", "*", "ScalarBits", ";", "unsigned", "NumLanes", "=", "Size", "/"], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86ShuffleDecode16", "Func": "DecodePSHUFMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8044, "Length": 34, "Cover_Rate": 0.3063063063063063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "NewVT", "=", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "PIC16ISelLowering1", "Func": "GetExpandedParts", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8045, "Length": 44, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Opc", "=", "CI", ".", "I", "->", "getOpcode", "(", ")", ";", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "Opc", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "{", "return", "false", ";", "}", "const", "unsigned", "InstSubclass", "=", "getInstSubclass", "(", "Opc", ",", "*", "TII", ")", ";", "int", "Swizzled", "=", "<STR_LIT>", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "<NUM_LIT>", "&&", "CI", ".", "I", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "<STR_LIT>", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "<NUM_LIT>", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "CI", ".", "hasSameBaseAddress", "(", "*", "MBBI", ")", ";", "if", "(", "Match", ")", "{", "CI", ".", "setPaired", "(", "MBBI", ",", "*", "TII", ")", ";", "bool", "canBeCombined", "=", "CI", ".", "InstClass", "==", "MIMG", "?", "dmasksCanBeCombined", "(", "CI", ",", "*", "TII", ")", ":", "widthsFit", "(", "*", "STM", ",", "CI", ")", "&&", "offsetsCanBeCombined", "(", "CI", ",", "*", "STI", ")", ";", "if", "(", "canBeCombined", "&&", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA"], "ground_truth": [")", ")", "return", "true", ";"], "File": "SILoadStoreOptimizer42", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8046, "Length": 397, "Cover_Rate": 0.8202479338842975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "imm", ",", "ShOp", ")", ";", "else", "shift", "=", "<STR_LIT>", "(", "<STR_LIT>", ","], "ground_truth": ["imm", ",", "ShOp", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8047, "Length": 79, "Cover_Rate": 0.316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8048, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")"], "ground_truth": [":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vpaddl_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8049, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")"], "ground_truth": ["return", "Reloc", "::", "Static", ";"], "File": "RISCVTargetMachine", "Func": "getEffectiveRelocModel", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8050, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "FPNeedsSetting", "=", "hasFP", "(", "MF", ")", ";", "for", "(", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MBBI", ")", "{", "if", "(", "FPNeedsSetting", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "X29FrameIdx", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "FuncInfo", "->", "setFramePointerOffset", "(", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ")", ";", "++", "MBBI", ";", "emitRegUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumInitialBytes", "+", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "MFI", "->", "setOffsetAdjustment", "(", "-", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", "-", "MFI", "->", "getStackSize", "(", ")", ")", ";", "if", "(", "NeedsFrameMoves", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "X29FrameIdx", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "FPNeedsSetting", "=", "false", ";", "}", "if", "(", "!", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "break", ";", "}", "assert", "(", "!", "FPNeedsSetting", "&&", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ",", "<STR_LIT>", ",", "-", "NumResidualBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "NeedsFrameMoves", ")", "return", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NumResidualBytes", ")", "{", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "unsigned", "Reg", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "Offset", "=", "NumResidualBytes", "+", "NumInitialBytes"], "ground_truth": [";"], "File": "AArch64FrameLowering24", "Func": "emitPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8051, "Length": 291, "Cover_Rate": 0.3784135240572172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", ".", "setReg", "(", "NewReg", ")", ";", "MachineInstr", "*", "Clone", "=", "&", "*", "std", "::", "prev", "(", "MachineBasicBlock", "::", "instr_iterator", "(", "Insert", ")", ")", ";", "LIS", ".", "InsertMachineInstrInMaps", "(", "Clone", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "ImposeStackOrdering", "(", "Clone", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", "{", "SlotIndex", "Idx", "=", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getRegSlot", "(", ")", ";", "LIS", ".", "removePhysRegDefAt", "(", "<STR_LIT>", ",", "Idx", ")", ";", "LIS", ".", "removeVRegDefAt", "(", "LIS", ".", "getInterval", "(", "Reg", ")", ",", "Idx", ")", ";", "LIS", ".", "removeInterval", "(", "Reg", ")", ";", "LIS", ".", "RemoveMachineInstrFromMaps", "(", "Def", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "LIS", ".", "shrinkToUses", "(", "&", "LIS", "."], "ground_truth": ["getInterval", "(", "Reg", ")", ")", ";"], "File": "WebAssemblyRegStackify21", "Func": "RematerializeCheapDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8052, "Length": 134, "Cover_Rate": 0.6063348416289592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "MI", ".", "setDesc", "(", "MII", ".", "get", "(", "Opcode", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AAPShortInstrPeephole", "Func": "updateSHIFT_i6", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8053, "Length": 57, "Cover_Rate": 0.36538461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGR32", "("], "ground_truth": [")", "const", "{"], "File": "RISCVAsmParser (2)1", "Func": "isGR32", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8054, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExtractInsert", "(", ")", "const", "{", "return", "!", "in<ISA_LIT>16Mode", "(", ")", "&&", "has<ISA_LIT>32r2"], "ground_truth": ["(", ")", ";"], "File": "MipsSubtarget (2)", "Func": "hasExtractInsert", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8055, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPartialUpdateClearance", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "getPartialUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8056, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sizeof", "(", "*", "this", ")", "+", "alignTo", "(", "namesz", ",", "ALIGN", ")"], "ground_truth": ["+", "alignTo", "(", "descsz", ",", "ALIGN", ")", ";"], "File": "CodeObject", "Func": "getSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8057, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "cris_operand_lossage", "(", "const", "char", "*", "msgid", ",", "rtx", "op", ")", "{", "debug_rtx", "(", "op", ")", ";", "output_operand_lossage", "(", "<STR_LIT>"], "ground_truth": [",", "msgid", ")", ";"], "File": "cris", "Func": "cris_operand_lossage", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8058, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comieq_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__A", "[", "<NUM_LIT>", "]", "==", "__B"], "ground_truth": ["[", "<NUM_LIT>", "]", ")", ";"], "File": "xmmintrin", "Func": "_mm_comieq_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8059, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_min_epu16", "(", "__mmask16", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pminuw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ","], "ground_truth": ["(", "__mmask16", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_min_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8060, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsl_n_s32", "(", "int64x2_t", "__a", ",", "int32x2_t", "__b", ",", "int32_t", "__c"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vmlsl_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8061, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8062, "Length": 115, "Cover_Rate": 0.6647398843930635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RedundantCopyElimination", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Changed", "|=", "optimizeBlock", "(", "MBB", ")", ";", "return"], "ground_truth": ["Changed", ";"], "File": "RISCVRedundantCopyElimination", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8063, "Length": 68, "Cover_Rate": 0.9855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "high_part_offset", "=", "subreg_highpart_offset", "(", "SImode", ",", "DImode", ")", ";", "return", "simplify_gen_subreg", "(", "SImode", ",", "reg", ",", "DImode", ",", "high_part_offset"], "ground_truth": [")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_di_high_part_subreg", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8064, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned"], "ground_truth": ["Reg", ")", "{"], "File": "VideocoreMachineFunctionInfo", "Func": "setSRetReturnReg", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8065, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";", "}"], "File": "AMDGPUAsmBackend (2)", "Func": "getNumFixupKinds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8066, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createToken", "(", "StringRef", "Str", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Token", ")", ";", "Op", "->", "Tok"], "ground_truth": ["=", "Str", ";"], "File": "BPFAsmParser1", "Func": "createToken", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8067, "Length": 35, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "(", "(", "__a", "&", "__b", ")", "!="], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vtstq_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8068, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressImmediate", "(", "llvm", "::", "GlobalValue", "*", "GV"], "ground_truth": [")", "const", "{"], "File": "PPCISelLowering107", "Func": "isLegalAddressImmediate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8069, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Str", "+=", "<STR_LIT>", ";", "Str", "+=", "nextTok", ".", "getIdentifier", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "LParen", ")", "return", "true", ";", "}", "else", "break", ";", "}", "if", "(", "getParser", "(", ")", ".", "ParseParenExpression", "(", "IdVal", ",", "EndLoc", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "IdVal", ")", ")", "{", "int", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "Val", "&", "<NUM_LIT>", ";", "}", "else", "if", "(", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "(", "Val", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "}", "Res", "=", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "const", "MCSymbolRefExpr", "*", "MSRE", "=", "dyn_cast"], "ground_truth": ["<", "MCSymbolRefExpr", ">", "(", "IdVal", ")", ")", "{"], "File": "MipsAsmParser18", "Func": "parseRelocOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8070, "Length": 172, "Cover_Rate": 0.47513812154696133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoABICalls", "&&", "TM", ".", "isPositionIndependent", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "isABI_N64", "(", ")", "&&", "!", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "hasSym32", "(", ")", ")", "NoABICalls", "=", "true", ";", "UseSmallSection", "=", "GPOpt", ";", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "UseSmallSection", "=", "false", ";", "}", "if", "(", "hasDSPR2", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "}", "else", "if", "(", "hasDSP", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "}", "StringRef", "ArchName", "=", "has<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "has<ISA_LIT>32r5", "(", ")", "&&", "hasMSA", "(", ")", "&&", "!", "MSAWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "MSAWarningPrinted", "=", "true", ";", "}", "if", "(", "!", "has<ISA_LIT>32r5", "(", ")", "&&", "hasVirt", "(", ")", "&&", "!", "VirtWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "VirtWarningPrinted", "=", "true", ";", "}", "if", "(", "!", "has<ISA_LIT>32r6", "(", ")", "&&", "hasCRC", "(", ")", "&&", "!", "CRCWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "CRCWarningPrinted", "=", "true", ";", "}", "if", "(", "!", "has<ISA_LIT>32r6", "(", ")", "&&", "hasGINV", "(", ")", "&&", "!", "GINVWarningPrinted", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ArchName", "<<", "<STR_LIT>", ";", "GINVWarningPrinted", "=", "true", ";", "}", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo"], "ground_truth": ["(", "*", "this", ")", ")", ";"], "File": "MipsSubtarget (2)2", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8071, "Length": 344, "Cover_Rate": 0.35137895812053116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";", "if", "(", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "("], "ground_truth": ["MI", ")", ";"], "File": "SIFixSGPRCopies19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8072, "Length": 235, "Cover_Rate": 0.3435672514619883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DECL_FIELD_CONTEXT", "(", "f_args", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_skip", ")", "=", "record", ";", "TREE_CHAIN", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record", ")", "=", "type_decl", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_args", ";", "TREE_CHAIN", "(", "f_args", ")", "=", "f_skip", ";", "owp", "="], "ground_truth": ["warn_padded", ";"], "File": "tilepro", "Func": "tilepro_build_builtin_va_list", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8073, "Length": 46, "Cover_Rate": 0.3262411347517731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "scalar_int_mode", "libval_mode", "=", "smallest_int_mode_for_size", "(", "<NUM_LIT>", "*", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "rtx", "libval", "=", "emit_library_call_value", "(", "libfunc", ",", "NULL_RTX", ",", "LCT_CONST", ",", "libval_mode", ",", "op0", ",", "mode", ",", "op1", ",", "mode", ")", ";", "rtx", "quotient", "=", "simplify_gen_subreg", "(", "mode", ",", "libval", ",", "libval_mode", ",", "<NUM_LIT>", ")", ";", "rtx", "remainder", "=", "simplify_gen_subreg", "(", "mode", ",", "libval", ",", "libval_mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "gcc_assert", "(", "quotient", ")", ";", "gcc_assert", "(", "remainder", ")", ";", "*", "quot_p", "=", "quotient"], "ground_truth": [";"], "File": "arm", "Func": "arm_expand_divmod_libfunc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8074, "Length": 81, "Cover_Rate": 0.6532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isScalarFPTypeInSSEReg", "(", "MVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf64", ")"], "ground_truth": ["||", "(", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf32", ")", ";"], "File": "X86FastISel41", "Func": "isScalarFPTypeInSSEReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8075, "Length": 25, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VMVT", "=", "TLI", ".", "getValueType", "(", "V", "->", "getType", "(", ")", ",", "true", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "(", "VMVT", "==", "<STR_LIT>", ")", "||", "(", "VMVT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "TempReg", "=", "createResultReg", "("], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "MipsFastISel11", "Func": "getRegEnsuringSimpleIntegerWidening", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8076, "Length": 44, "Cover_Rate": 0.3963963963963964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftLeft1Hi", ",", "Not", ")", ";", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Shamt", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftLeftHi", ",", "ShiftRightLo", ")", ";", "SDValue", "ShiftRightHi", "=", "DAG", ".", "getNode", "(", "IsSRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "Shamt", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Shift31", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cond", ",", "ShiftRightHi", ",", "Or", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cond", ",", "IsSRA", "?", "Shift31", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "ShiftRightHi", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ","], "ground_truth": ["DL", ")", ";"], "File": "MipsISelLowering114", "Func": "lowerShiftRightParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8077, "Length": 197, "Cover_Rate": 0.5660919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK"], "ground_truth": ["==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isUImm9Lsb000", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8078, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_INCOMING_RETURN_ADDRESS_REGNUM", ")"], "ground_truth": [";"], "File": "mmix2", "Func": "mmix_eh_return_handler_rtx", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8079, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "Reg", "-", "<STR_LIT>"], "ground_truth": ["+", "<STR_LIT>", ";"], "File": "LoongArchAsmParser1", "Func": "convertFPR32ToFPR64", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8080, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")"], "ground_truth": [";"], "File": "XNCMTargetMachine", "Func": "getXNCMTargetMachine", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8081, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "flags", "&", "SECTION_DEBUG", ")", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "flags", "&", "SECTION_WRITE", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "flags", "&", "SECTION_TLS", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "flags", "&", "SECTION_CODE", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "HAVE_AS_SPARC_NOBITS", ")", "{", "if", "(", "flags", "&", "SECTION_BSS", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ","], "ground_truth": ["asm_out_file", ")", ";"], "File": "sparc4", "Func": "sparc_solaris_elf_asm_named_section", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8082, "Length": 81, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isImm", "(", ")"], "ground_truth": ["const", "{"], "File": "M68kAsmParser", "Func": "isImm", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8083, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreservedAnalyses", "<ISA_LIT>UnifyMetadataPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager"], "ground_truth": ["&", "AM", ")", "{"], "File": "AMDGPUUnifyMetadata1", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8084, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", "&&", "I", "->", "getOperand", "(", "PIdx", ")"], "ground_truth": [".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8085, "Length": 89, "Cover_Rate": 0.7007874015748031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOffs64_16", "(", ")", "const", "{", "return", "isMemOffs", "(", ")", "&&", "Mem", ".", "ModeSize", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size"], "ground_truth": ["||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "File": "X86Operand (2)", "Func": "isMemOffs64_16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8086, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src1ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "int", "Src2ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2_modifiers", ")", ";", "MI", ".", "RemoveOperand", "(", "Src2ModIdx", ")", ";", "MI", ".", "RemoveOperand", "(", "Src1ModIdx", ")", ";", "MI", ".", "RemoveOperand", "("], "ground_truth": ["Src0ModIdx", ")", ";"], "File": "SIInstrInfo (2)", "Func": "removeModOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8087, "Length": 45, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "if", "(", "flag_pic", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "LPREFIX", ",", "labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "MCOUNT_NAME", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "LPREFIX", ",", "labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "MCOUNT_NAME", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "LPREFIX", ",", "labelno", ",", "PROFILE_COUNT_REGISTER", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ","], "ground_truth": ["MCOUNT_NAME", ")", ";"], "File": "i3863", "Func": "x86_function_profiler", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8088, "Length": 81, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "["], "ground_truth": ["<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst4q_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8089, "Length": 38, "Cover_Rate": 0.37623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MO", ".", "getImm", "(", ")", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MO", ".", "getExpr", "(", ")", ",", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "Offset", "+="], "ground_truth": ["<NUM_LIT>", ";"], "File": "MSP430MCCodeEmitter", "Func": "getMachineOpValue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8090, "Length": 55, "Cover_Rate": 0.4330708661417323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "AArch64ISelLowering", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8091, "Length": 11, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LegalizerInfo", "*", "getLegalizerInfo", "(", ")", "const", "override"], "ground_truth": ["{"], "File": "M88kSubtarget", "Func": "getLegalizerInfo", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8092, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "FP", "-", "DefaultSafety", ";", "}", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCRegisterInfo (2)1", "Func": "getRegPressureLimit", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8093, "Length": 55, "Cover_Rate": 0.3216374269005848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CacheControl", "::", "<ISA_LIT>CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "IV", "=", "getIsaVersion", "(", "ST", ".", "getCPU", "(", ")"], "ground_truth": [")", ";"], "File": "SIMemoryLegalizer14", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8094, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isPositionIndependent", "(", ")", "const", "{", "return", "TM", ".", "isPositionIndependent", "("], "ground_truth": [")", ";"], "File": "Cpu0Subtarget", "Func": "isPositionIndependent", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8095, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getTheARM64Target", "(", ")", "{", "static", "Target"], "ground_truth": ["TheARM64Target", ";"], "File": "AArch64TargetInfo13", "Func": "getTheARM64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8096, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaskOpIdx", "=", "I", "->", "MaskOpIdx", ";", "if", "(", "!", "isa", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "MaskOpIdx", ")", ")", "||", "cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "MaskOpIdx", ")", ")", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "auto", "*", "Glued", "=", "N", "->", "getGluedNode", "(", ")", ";", "if", "(", "!", "Glued", "||", "Glued", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "RegisterSDNode", ">", "(", "Glued", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "cast", "<", "RegisterSDNode", ">", "(", "Glued", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "MaskSetter", "=", "Glued", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "auto", "IsVMSet", "=", "[", "]", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "!", "MaskSetter", "->", "isMachineOpcode", "(", ")", "||", "!", "IsVMSet", "(", "MaskSetter", ".", "getMachineOpcode", "(", ")", ")", ")", "return", "false", ";", "Optional", "<", "unsigned", ">", "TailPolicyOpIdx", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "CurDAG", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MaskedMCID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "bool", "IsTA", "=", "true", ";", "if", "(", "<STR_LIT>", "(", "MaskedMCID", ".", "TSFlags", ")", ")", "{", "TailPolicyOpIdx", "=", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "N", "->", "getOperand", "(", "*", "TailPolicyOpIdx", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "(", "*", "TailPolicyOpIdx", ")", "--", ";", "if", "(", "N", "->", "getOperand", "(", "*", "TailPolicyOpIdx", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "(", "*", "TailPolicyOpIdx", ")", "--", ";", "if", "(", "!", "(", "N", "->", "getConstantOperandVal", "(", "*", "TailPolicyOpIdx", ")", "&", "<STR_LIT>", ")", ")", "{", "if", "(", "I", "->", "UnmaskedTUPseudo", "==", "I", "->", "MaskedPseudo", "&&", "!", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "!", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "IsTA", "=", "false", ";", "}", "}", "if", "(", "IsTA", ")", "{", "uint64_t", "TSFlags", "=", "TII", "->", "get", "(", "I", "->", "UnmaskedPseudo", ")", ".", "TSFlags", ";", "assert", "(", "!", "<STR_LIT>", "(", "TSFlags", ")", "&&", "<STR_LIT>", "(", "TSFlags", ")", "&&", "!"], "ground_truth": ["<STR_LIT>", "(", "TSFlags", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVISelDAGToDAG17", "Func": "doPeepholeMaskedRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8097, "Length": 400, "Cover_Rate": 0.5934718100890207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Cursor", "=", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "EarliestReplacement", "=", "nullptr", ";", "const", "auto", "*", "IVTy", "=", "cast", "<", "VectorType", ">", "(", "II", ".", "getType", "(", ")", ")", ";", "while", "(", "Cursor", ")", "{", "const", "auto", "*", "CursorVTy", "=", "cast", "<", "VectorType", ">", "(", "Cursor", "->", "getType", "(", ")", ")", ";", "if", "(", "CursorVTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", "<", "IVTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue"], "ground_truth": ["(", ")", ")", "break", ";"], "File": "AArch64TargetTransformInfo24", "Func": "instCombineConvertFromSVBool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8098, "Length": 79, "Cover_Rate": 0.3278008298755187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_x_s32", "(", "int32x4_t", "__a", ",", "int32x4_t"], "ground_truth": ["__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8099, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtZve64d"], "ground_truth": ["&&", "HasStdExtD", ";"], "File": "RISCVSubtarget (2)", "Func": "hasVInstructionsF64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8100, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "UsePrefetching", "=", "EnablePrefetch", ";", "if", "(", "UsePrefetching", ")", "addPass", "(", "create<ISA_LIT>LoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ","], "ground_truth": ["true", ")", ")", ";"], "File": "PPCTargetMachine61", "Func": "addIRPasses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8101, "Length": 50, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "true", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", ";", "emitWord", "(", "getBinaryCodeForInstr", "(", "MI", ")", ")", ";", "++", "NumEmitted", ";", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ","], "ground_truth": ["false", ")", ";"], "File": "MipsCodeEmitter10", "Func": "emitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8102, "Length": 89, "Cover_Rate": 0.9468085106382979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SVEIntrinsicOpts", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">"], "ground_truth": ["(", ")", ";"], "File": "SVEIntrinsicOpts", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8103, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_MACHO", "&&", "darwin_local_data_pic", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>"], "ground_truth": [")", ")", "{"], "File": "i3863", "Func": "legitimate_constant_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8104, "Length": 68, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", "Version", ".", "Major", ")", ",", "getLgkmcntBitWidth", "(", "Version"], "ground_truth": [".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8105, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "BB", "->", "getParent", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "MachineInstrBuilder", "CallseqStart", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ","], "ground_truth": ["CallseqStart", ")", ";"], "File": "X86ISelLowering (3)", "Func": "EmitLoweredTLSAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8106, "Length": 70, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Seq", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "||", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "Opc", "!=", "ADDiu", ")", "||", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "Opc", "!=", "SHL", ")", "||", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "ImmOperand", "<", "<NUM_LIT>", ")", ")", "return", ";", "int64_t", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "ImmOperand", ")", ";", "int64_t", "ShiftedImm", "=", "(", "uint64_t", ")", "Imm", "<<", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "ImmOperand", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "ShiftedImm", ")", ")", "return", ";", "Seq", "[", "<NUM_LIT>", "]", ".", "Opc"], "ground_truth": ["=", "LUi", ";"], "File": "Cpu0AnalyzeImmediate2", "Func": "ReplaceADDiuSHLWithLUi", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8107, "Length": 104, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshluq_m", "(", "uint32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "const", "int", "__imm"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vqshluq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8108, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "(", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "Uses64BitFramePtr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "{", "}", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "-", "Offset", ")", ")", ";", "emitCalleeSavedFrameMoves", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "{"], "ground_truth": ["}", ",", "true", ")", ";"], "File": "X86FrameLowering104", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8109, "Length": 55, "Cover_Rate": 0.30726256983240224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "getThumbInstruction", "(", "MI", ",", "Size", ",", "Bytes", ",", "Address", ",", "CS", ")", ";", "return", "get<ISA_LIT>Instruction", "(", "MI", ",", "Size", ",", "Bytes", ","], "ground_truth": ["Address", ",", "CS", ")", ";"], "File": "ARMDisassembler15", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8110, "Length": 39, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Reg"], "ground_truth": [",", "RegState", "::", "Kill", ")", ";"], "File": "CookieSetter", "Func": "ClearRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8111, "Length": 47, "Cover_Rate": 0.618421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "Val", ")", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ECLairAsmParser", "Func": "getConstantImm", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8112, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrte_u32", "(", "uint32x2_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vrsqrtev2si", "(", "(", "int32x2_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vrsqrte_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8113, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "assert", "(", "CC", "!=", "CallingConv", "::", "GHC", "&&", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["CSR_<ISA_LIT>_AAPCS_ThisReturn_RegMask", ";"], "File": "AArch64RegisterInfo63", "Func": "getThisReturnPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8114, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pcmpeqd", "(", "(", "__v2si"], "ground_truth": [")", "__m1", ",", "(", "__v2si", ")", "__m2", ")", ";"], "File": "mmintrin4", "Func": "_mm_cmpeq_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8115, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "return"], "ground_truth": ["CPU", ";"], "File": "AVRTargetMachine", "Func": "getCPU", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8116, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "StructT", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "StructT", "->", "getElementType", "(", "i", ")", "!=", "StructT", "->", "getElementType", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "return", "true", ";", "}", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "("], "ground_truth": [")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMCallLowering (2)", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8117, "Length": 92, "Cover_Rate": 0.4946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasJAVA", "(", ")", "const", "{", "return", "HasJAVA"], "ground_truth": [";"], "File": "CSKYSubtarget1", "Func": "hasJAVA", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8118, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsadhz", "(", "(", "__v4hi", ")"], "ground_truth": ["__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "File": "mmintrin", "Func": "_mm_sadz_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8119, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_u64", "(", "uint64_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon2_vdupq_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8120, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ExpandPseudo", "::", "expandLoadACC", "(", "MachineBasicBlock", "&", "MBB", ",", "Iter", "I", ",", "unsigned", "RegSize", ")", "{", "assert", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfo", ".", "intRegClass", "(", "RegSize", ")", ";", "unsigned", "VR0", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "VR1", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Dst", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Lo", "=", "RegInfo", ".", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "unsigned", "Hi", "=", "RegInfo", ".", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "TII", ".", "loadRegFromStack", "(", "MBB", ",", "I", ",", "VR0", ",", "FI", ",", "RC", ",", "&", "RegInfo"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "MipsSEFrameLowering", "Func": "expandLoadACC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8121, "Length": 167, "Cover_Rate": 0.7076271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "("], "ground_truth": ["MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8122, "Length": 41, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_permutex2var_ps", "(", "__m128", "__A", ",", "__mmask8", "__U", ",", "__m128i", "__I", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vpermt2varps128_mask", "(", "(", "__v4si", ")", "__I", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_permutex2var_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8123, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getShuffleAlignrImmediate", "(", "SVOp"], "ground_truth": [",", "false", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "getShufflePALIGNRImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8124, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Chain", "=", "ST", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "ST", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "Value", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoreLow", ",", "StoreHigh", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "BasePtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Value", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "DAG"], "ground_truth": [".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "XCoreISelLowering52", "Func": "LowerSTORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8125, "Length": 330, "Cover_Rate": 0.7112068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "OtherOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OtherOps", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "OtherOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "LD", "->", "getExtensionType", "(", ")", ")", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "LdResVTs", ",", "&", "OtherOps", "[", "<NUM_LIT>", "]", ",", "OtherOps", ".", "size", "(", ")", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ScalarRes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Res", "=", "NewLD", ".", "getValue", "(", "i", ")", ";", "if", "(", "NeedTrunc", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", "."], "ground_truth": ["getVectorElementType", "(", ")", ",", "Res", ")", ";"], "File": "NVPTXISelLowering73", "Func": "ReplaceLoadVector", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8126, "Length": 164, "Cover_Rate": 0.33884297520661155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "valtype_map", "[", "i", "]", ".", "valtype", "==", "VT", ")", "{", "retval", "=", "valtype_map", "+", "i", ";", "break", ";", "}", "}", "if", "(", "retval", "==", "<NUM_LIT>", ")", "{", "cerr", "<<", "<STR_LIT>", "<<", "VT", ".", "getMVTString", "(", ")", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "}", "return", "retval"], "ground_truth": [";"], "File": "SPUISelLowering12", "Func": "getValueTypeMapEntry", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8127, "Length": 49, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "(", "MFFrame", "->", "getObjectOffset", "(", "FI", ")", "+", "MFFrame", "->", "getOffsetAdjustment", "(", ")", ")", ";", "Offset", "-=", "getOffsetOfLocalArea", "(", ")", ";", "Offset", "+=", "getAllocatedStackSize", "(", "MF", ")", ";", "return"], "ground_truth": ["Offset", ";"], "File": "SystemZFrameLowering", "Func": "getFrameIndexOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8128, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "rs6000_call_template_1", "(", "rtx", "*", "operands", ",", "unsigned", "int", "funop", ",", "bool", "sibcall", ")", "{", "gcc_assert", "(", "funop", "<=", "MAX_RECOG_OPERANDS", ")", ";", "char", "arg", "[", "<NUM_LIT>", "]", ";", "arg", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "funop", "+", "<NUM_LIT>", "]", ")", "==", "UNSPEC", ")", "{", "if", "(", "XINT", "(", "operands", "[", "funop", "+", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLSGD", ")", "sprintf", "(", "arg", ",", "<STR_LIT>", ",", "funop", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "XINT", "(", "operands", "[", "funop", "+", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLSLD", ")", "sprintf", "(", "arg", ",", "<STR_LIT>", ")", ";", "}", "char", "z", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "z", ",", "<STR_LIT>", ",", "funop", ",", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_call_template_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8129, "Length": 136, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "&", "RBFPR", "=", "getRegBank", "(", "<STR_LIT>", ")", ";", "(", "void", ")", "RBFPR", ";", "assert", "(", "RBFPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBFPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBFPR", ".", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "createRegisterBank", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "addRegBankCoverage", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "RBCCR", "=", "getRegBank", "(", "<STR_LIT>", ")", ";", "(", "void", ")", "RBCCR", ";", "assert", "(", "RBCCR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RBCCR", ".", "getSize", "(", ")", "==", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64RegisterBankInfo3", "Func": "AArch64RegisterBankInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8130, "Length": 126, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "uint64_t", "UImm6", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "RISCVDisassembler", "Func": "decodeRVCInstrRdRs1UImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8131, "Length": 35, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "unsigned", "WideOpLen", "=", "(", "<NUM_LIT>", "*", "HwLen", ")", "/", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "WideOpLen", "*", "ElemTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "*", "HwLen", ")", ";", "MVT", "WideOpTy", "=", "<STR_LIT>", "(", "ElemTy", ",", "WideOpLen", ")", ";", "if", "(", "!", "Subtarget", ".", "isHVXVectorType", "(", "WideOpTy", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "WideOp0", "=", "appendUndef", "(", "Op0", ",", "WideOpTy", ",", "DAG", ")", ";", "SDValue", "WideOp1", "=", "appendUndef", "(", "Op1", ",", "WideOpTy", ",", "DAG", ")", ";", "EVT", "ResTy", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "WideOpTy", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "WideOp0", ",", "WideOp1", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "EVT", "RetTy", "=", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ty", "(", "Op", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RetTy", ",", "{", "SetCC", ",", "getZero", "(", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["DAG", ")", "}", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "WidenHvxSetCC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8132, "Length": 181, "Cover_Rate": 0.7448559670781894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "<NUM_LIT>", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "<STR_LIT>", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "{", "MBB", ".", "addLiveIn", "(", "NextReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "(", "NextReg", "-", "R4BaseReg", ")", "*", "<NUM_LIT>", ")", ")", ";", "}", "llvm", "::", "prior", "(", "MI", ")", "->", "addRegisterKilled", "(", "<STR_LIT>"], "ground_truth": [",", "TRI", ")", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8133, "Length": 480, "Cover_Rate": 0.6374501992031872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmull_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8134, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "Register", "FrameReg", ";", "int", "Offset", "=", "getFrameLowering", "(", "MF", ")", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", "+", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "bool", "FrameRegIsKill", "=", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "TII", "->", "movImm", "(", "MBB", ",", "II", ",", "DL", ",", "ScratchReg", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "FrameReg", "=", "ScratchReg", ";", "FrameRegIsKill", "=", "true"], "ground_truth": [";"], "File": "RISCVRegisterInfo19", "Func": "eliminateFrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8135, "Length": 244, "Cover_Rate": 0.8026315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcVT", "=", "<STR_LIT>", "(", "ScalarTy", ",", "SrcSize", "/", "MaskEltSize", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "MaskVT", ".", "getSizeInBits", "(", ")", ")", "V1", "=", "extractSubVector", "(", "V1", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "SrcSize", ")", ";", "Shuffle", "=", "unsigned", "(", "MatchAny", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", ".", "getVectorNumElements", "(", ")", "!=", "NumDstElts", ")", "Shuffle", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "Shuffle", ")", ";", "DstVT", "=", "<STR_LIT>", "(", "Scale", "*", "MaskEltSize", ")", ";", "DstVT", "=", "<STR_LIT>", "(", "DstVT", ",", "NumDstElts", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "(", "(", "MaskEltSize", "==", "<NUM_LIT>", ")", "||", "(", "MaskEltSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskEltSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", ")", "&&", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "&&", "isUndefOrZeroInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumMaskElts", "-", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "MaskEltSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "!", "Subtarget", ".", "hasSSE2", "(", ")", "?", "<STR_LIT>", ":", "MaskVT", ";", "return", "true", ";", "}", "if", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "AllowFloatDomain", ")", "{", "if", "(", "isTargetShuffleEquivalent", "(", "MaskVT", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "MaskVT", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "MaskVT", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "AllowFloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "MaskVT", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "MaskVT", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ")", ")", "{"], "File": "X86ISelLowering70", "Func": "matchUnaryShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8136, "Length": 387, "Cover_Rate": 0.3580018501387604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtV", "&&", "hasStdExtZfh"], "ground_truth": ["(", ")", ";"], "File": "RISCVSubtarget40", "Func": "hasVInstructionsF16", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8137, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "<NUM_LIT>", ";", "return", "BaseCost", "*", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ","], "ground_truth": ["ValTy", ",", "CondTy", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8138, "Length": 96, "Cover_Rate": 0.3779527559055118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveFnEnd", "(", "SMLoc", "L", ")", "{", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "resetUnwindDirectiveParserState", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8139, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndnq_f64", "(", "float64x2_t", "__a", ")", "{", "return", "__builtin_aarch64_frintnv2df", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vrndnq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8140, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_aarch64_umaxv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "("], "ground_truth": ["int8x16_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vmaxq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8141, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "SystemZISelLowering104", "Func": "prepareVolatileOrAtomicLoad", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8142, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_ps2pi"], "ground_truth": ["(", "__m128", "__A", ")", "{"], "File": "xmmintrin", "Func": "_mm_cvt_ps2pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8143, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewSrc", "=", "get<ISA_LIT>SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "("], "ground_truth": ["NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "<STR_LIT>", ")", ".", "add", "(", "Src", ")", ";"], "File": "X86InstrInfo1", "Func": "classifyLEAReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8144, "Length": 98, "Cover_Rate": 0.30625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "buildNot", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sbc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "auto", "Sbc", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S8", ",", "S1", ",", "S1", ",", "S1", ",", "S1", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CarryIn", "}", ")", ";", "Builder", ".", "setInsertPt", "(", "Builder", ".", "getMBB", "(", ")", ",", "std", "::", "next", "(", "Builder", ".", "getInsertPt", "(", ")", ")", ")", ";", "Builder", ".", "buildCopy", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sbc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Builder", ".", "buildCopy", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sbc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeSubE", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8145, "Length": 143, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "HALF", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_POW", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_POWR", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_FMA", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_MAD", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_NFMA", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_fma_mad", "("], "ground_truth": ["CI", ",", "B", ",", "FInfo", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8146, "Length": 161, "Cover_Rate": 0.32525252525252524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cmp", ";", "if", "(", "GET_MODE", "(", "*", "op0", ")", "==", "BImode", ")", "{", "gcc_assert", "(", "(", "code", "==", "NE", "||", "code", "==", "EQ", ")", "&&", "*", "op1", "==", "const0_rtx", ")", ";", "cmp", "=", "*", "op0", ";", "}", "else", "if", "(", "TARGET_HPUX", "&&", "GET_MODE", "(", "*", "op0", ")", "==", "TFmode", ")", "{", "enum", "qfcmp_magic", "{", "QCMP_INV", "=", "<NUM_LIT>", ",", "QCMP_UNORD", "=", "<NUM_LIT>", ",", "QCMP_EQ", "=", "<NUM_LIT>", ",", "QCMP_LT", "=", "<NUM_LIT>", ",", "QCMP_GT", "=", "<NUM_LIT>", "}", ";", "int", "magic", ";", "enum", "rtx_code", "ncode", ";", "rtx", "ret", ",", "insns", ";", "gcc_assert", "(", "cmptf_libfunc", "&&", "GET_MODE", "(", "*", "op1", ")", "==", "TFmode", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "magic", "=", "QCMP_EQ", ";", "ncode", "=", "NE", ";", "break", ";", "case", "NE", ":", "magic", "=", "QCMP_EQ", ";", "ncode", "=", "EQ", ";", "break", ";", "case", "UNORDERED", ":", "magic", "=", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "ORDERED", ":", "magic", "=", "QCMP_UNORD", ";", "ncode", "=", "EQ", ";", "break", ";", "case", "LT", ":", "magic", "=", "QCMP_LT", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "LE", ":", "magic", "=", "QCMP_LT", "|", "QCMP_EQ", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "GT", ":", "magic", "=", "QCMP_GT", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "GE", ":", "magic", "=", "QCMP_GT", "|", "QCMP_EQ", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNLT", ":", "magic", "=", "QCMP_LT", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNLE", ":", "magic", "=", "QCMP_LT", "|", "QCMP_EQ", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNGT", ":", "magic", "=", "QCMP_GT", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNGE", ":", "magic", "=", "QCMP_GT", "|", "QCMP_EQ", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "start_sequence", "(", ")", ";", "ret", "=", "emit_library_call_value", "(", "cmptf_libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "DImode", ",", "<NUM_LIT>", ",", "*", "op0", ",", "TFmode", ",", "*", "op1", ",", "TFmode", ",", "GEN_INT", "(", "magic", ")", ",", "DImode", ")", ";", "cmp", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "ncode", ",", "BImode", ",", "ret", ",", "const0_rtx", ")", ")", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_libcall_block", "(", "insns", ",", "cmp", ",", "cmp", ",", "gen_rtx_fmt_ee", "(", "code", ",", "BImode", ",", "*", "op0", ",", "*", "op1", ")", ")", ";", "code", "=", "NE", ";", "}", "else", "{", "cmp", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "code", ",", "BImode", ",", "*", "op0", ",", "*", "op1", ")", ")", ")", ";", "code", "="], "ground_truth": ["NE", ";"], "File": "ia645", "Func": "ia64_expand_compare", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8147, "Length": 432, "Cover_Rate": 0.8925619834710744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo"], "ground_truth": [";"], "File": "LC3Subtarget", "Func": "getInstrInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8148, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isTargetWindowsMSVC", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Arg", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "Alignment", "=", "MaybeAlign", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack"], "ground_truth": ["(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ",", "Alignment", ")", ";"], "File": "X86ISelLowering100", "Func": "LowerMemOpCallTo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8149, "Length": 59, "Cover_Rate": 0.34705882352941175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "reg_classes_intersect_p", "(", "rclass", ",", "ADDR_REGS", ")", "&&", "!", "(", "INT_REGNO_P", "(", "regno", ")", "||", "CONSTANT_P", "("], "ground_truth": ["x", ")", ")", ")", "return", "DATA_REGS", ";"], "File": "m68k", "Func": "m68k_secondary_reload_class", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8150, "Length": 39, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtpd_epu64", "(", "__m256i", "__W"], "ground_truth": [",", "__mmask8", "__U", ",", "__m256d", "__A", ")", "{"], "File": "avx512vldqintrin", "Func": "_mm256_mask_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8151, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "OpenRISCTargetMachine", "Func": "createPassConfig", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8152, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "BPFAsmParser", "Func": "isToken", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8153, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "cris_conditional_register_usage", "(", ")", "{", "if", "(", "flag_pic", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_used_regs"], "ground_truth": ["[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";"], "File": "cris2", "Func": "cris_conditional_register_usage", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8154, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubIdx", "==", "AMDGPU", "::", "sub1", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "SubReg", "=", "buildExtractSubReg", "(", "MII", ",", "MRI", ",", "Op", ",", "SuperRC", ",", "SubIdx"], "ground_truth": [",", "SubRC", ")", ";"], "File": "SIInstrInfo101", "Func": "buildExtractSubRegOrImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8155, "Length": 46, "Cover_Rate": 0.38016528925619836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "TIdZ", "=", "Builder", ".", "CreateCall", "(", "ReadTIDIGZ", ",", "{", "}", ")", ";", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "TCntY", ",", "TCntZ", ")", ";", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "Tmp0", ",", "TIdX", ")", ";", "Value", "*", "Tmp1", "=", "Builder", ".", "CreateMul", "(", "TIdY", ",", "TCntZ", ")", ";", "Value", "*", "TID", "=", "Builder", ".", "CreateAdd", "(", "Tmp0", ",", "Tmp1", ")", ";", "TID", "=", "Builder", ".", "CreateAdd", "(", "TID", ",", "TIdZ", ")", ";", "std", "::", "vector", "<", "Value", "*", ">", "Indices", ";", "Indices", ".", "push_back", "(", "Constant", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ")", ")", ";", "Indices", ".", "push_back", "(", "TID", ")", ";", "Value", "*", "Offset", "=", "Builder", ".", "CreateGEP", "(", "GVTy", ",", "GV", ",", "Indices", ")", ";", "I", ".", "mutateType", "(", "Offset", "->", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "Offset", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "i", "=", "WorkList", ".", "begin", "(", ")", ",", "e", "=", "WorkList", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "*", "i", ";", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "Type", "*", "EltTy", "=", "V", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "get", "(", "EltTy", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", ";", "if", "(", "isa", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "continue", ";", "V", "->", "mutateType", "(", "NewTy", ")", ";", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "<NUM_LIT>", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";", "Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C"], "ground_truth": [")", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "visitAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8156, "Length": 405, "Cover_Rate": 0.41581108829568786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegOut", "=", "get<ISA_LIT>SubSuperRegister", "(", "RegIn", ",", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "RegOut"], "ground_truth": ["!=", "<NUM_LIT>", ")", ";"], "File": "X86NaClRewritePass", "Func": "PromoteRegTo64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8157, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "cbs", "(", "ArpRn1", "a", ",", "ArpStep1", "asi", ",", "ArpStep1", "asj", ",", "CbsCond"], "ground_truth": ["c", ")", "{"], "File": "disassembler", "Func": "cbs", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8158, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "X86AsmParser114", "Func": "ParseDirective", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8159, "Length": 80, "Cover_Rate": 0.33613445378151263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeSrcOp", "(", "OPW64", ",", "Val"], "ground_truth": [")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_64_XEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8160, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSCSrcB64", "(", ")", "||", "isLiteralImm"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcF64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8161, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpunord_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "__v2df", "r", ";", "r", "=", "_mm_cmpunord_pd", "(", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ","], "ground_truth": ["vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "emmintrin", "Func": "_mm_cmpunord_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8162, "Length": 46, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CT", ",", "CBO", ",", "*", "DL", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "FoldedT", ")", ")", "return", "false", ";", "Constant", "*", "FoldedF", "=", "SelOpNo", "?", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CBO", ",", "CF", ",", "*", "DL", ")", ":", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CF", ",", "CBO", ",", "*", "DL", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "FoldedF", ")", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "BO", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "BO", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "&", "BO", ")", ")", "Builder", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "NewSelect", "=", "Builder", ".", "CreateSelect", "(", "Sel", "->", "getCondition", "(", ")", ",", "FoldedT", ",", "FoldedF", ")", ";", "NewSelect", "->", "takeName", "(", "&", "BO", ")", ";", "BO", ".", "replaceAllUsesWith"], "ground_truth": ["(", "NewSelect", ")", ";"], "File": "AMDGPUCodeGenPrepare9", "Func": "foldBinOpIntoSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8163, "Length": 162, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_VectorList", "&&", "<STR_LIT>", ")", ";", "return", "VectorList", "."], "ground_truth": ["RegNum", ";"], "File": "ARM64AsmParser", "Func": "getVectorListStart", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8164, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ArgDescriptor", "(", "Offset", ",", "Mask", ",", "true"], "ground_truth": [",", "true", ")", ";"], "File": "AMDGPUArgumentUsageInfo16", "Func": "createStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8165, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCInstrInfo118", "Func": "isReallyTriviallyReMaterializable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8166, "Length": 48, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPrefetch", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Prefetch", "&&", "<STR_LIT>", ")", ";", "return", "Prefetch", "."], "ground_truth": ["Val", ";"], "File": "AArch64AsmParser (2)1", "Func": "getPrefetch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8167, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpge_epi8_mask", "(", "__mmask64", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_cmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ","], "ground_truth": ["(", "__mmask64", ")", "__M", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmpge_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8168, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "disassembler", "Func": "push_x0", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8169, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "off", "=", "unw_decode_uleb128", "(", "&", "dp", ")", ";", "abreg", "=", "(", "byte1", "&", "<NUM_LIT>", ")", ";", "if", "(", "byte1", "&", "<NUM_LIT>", ")", "UNW_DEC_SPILL_SPREL", "(", "X1", ",", "t"], "ground_truth": [",", "abreg", ",", "off", ",", "arg", ")", ";"], "File": "unwind-ia64", "Func": "unw_decode_x1", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8170, "Length": 35, "Cover_Rate": 0.33653846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "unsigned", "TempReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setUsesPICBase", "(", "true", ")", ";", "}", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "else", "{", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setShrinkWrapDisabled", "(", "true", ")", ";", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get"], "ground_truth": ["(", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelDAGToDAG104", "Func": "getGlobalBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8171, "Length": 167, "Cover_Rate": 0.4043583535108959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "("], "ground_truth": ["The<ISA_LIT>Target", ")", ";"], "File": "Z80AsmParser", "Func": "LLVMInitializeZ80AsmParser", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8172, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "override", "{", "int", "unspec", "=", "(", "e", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "unsigned_p", "?", "m_unspec_for_uint", ":", "m_unspec_for_sint", ")", ";", "machine_mode", "pred_mode", "=", "e", ".", "vector_mode", "(", "<NUM_LIT>", ")", ";", "scalar_mode", "reg_mode", "=", "GET_MODE_INNER", "(", "e", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";", "return", "e", ".", "use_exact_insn", "(", "code_for_while", "(", "unspec", ",", "reg_mode", ","], "ground_truth": ["pred_mode", ")", ")", ";"], "File": "aarch64-sve-builtins-functions3", "Func": "expand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8173, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMAsmPrinter13", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8174, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DestReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "TrueReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "FalseReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "(", "CCValid", "^", "CCMask", ")", ")", "std", "::", "swap", "(", "TrueReg", ",", "FalseReg", ")", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "TrueReg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "TrueReg", "=", "RegRewriteTable", "[", "TrueReg", "]", ".", "first", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "FalseReg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "FalseReg", "=", "RegRewriteTable", "["], "ground_truth": ["FalseReg", "]", ".", "second", ";"], "File": "SystemZISelLowering108", "Func": "createPHIsForSelects", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8175, "Length": 118, "Cover_Rate": 0.3597560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "flatScratchIsArchitected", "(", ")", "||", "(", "EnableFlatScratch", "&&", "hasFlatScratchInsts", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "enableFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8176, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "<STR_LIT>"], "ground_truth": [")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "X86ISelLowering150", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8177, "Length": 112, "Cover_Rate": 0.3660130718954248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptSize", "=", "Attr", ".", "hasFnAttr", "(", "Attribute"], "ground_truth": ["::", "MinSize", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "isIntDivCheap", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8178, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDNode", "*", "CU", "=", "*", "DbgFinder", ".", "compile_unit_begin", "(", ")", ";", "EmitDebugDirectives", "=", "true", ";", "SwitchToCU", "(", "CU", ")"], "ground_truth": [";"], "File": "PIC16DebugInfo", "Func": "BeginModule", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8179, "Length": 20, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgeq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_mve_vcmpgeq_fv4sf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpgeq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8180, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DenseSet", "<", "StringRef", ">", "&", "getAttributes", "(", ")", "const", "override", "{", "return"], "ground_truth": ["Attributes", ";"], "File": "AMDGPUAttributor5", "Func": "getAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8181, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "assert", "(", "(", "(", "isFixed", "||", "isCSR", ")", "||", "!", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "!", "UseFP", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "isSVE", ")", "{", "int64_t", "OffsetToSVEArea", "=", "MFI", ".", "getStackSize", "(", ")", "-", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ";", "StackOffset", "FPOffset", "=", "{", "ObjectOffset", ",", "<STR_LIT>", "}", ";", "StackOffset", "SPOffset", "=", "SVEStackSize", "+", "StackOffset", "(", "ObjectOffset", ",", "<STR_LIT>", ")", "+", "StackOffset", "(", "OffsetToSVEArea", ",", "<STR_LIT>", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "&&", "(", "SPOffset", ".", "getBytes", "(", ")", "||", "FPOffset", ".", "getScalableBytes", "(", ")", "<", "SPOffset", ".", "getScalableBytes", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "FrameReg", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "?", "RegInfo", "->", "getBaseRegister", "(", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "return", "SPOffset", ";", "}", "StackOffset", "ScalableOffset", "=", "{", "}", ";", "if", "(", "UseFP", "&&", "!", "(", "isFixed", "||", "isCSR", ")", ")", "ScalableOffset", "=", "-", "SVEStackSize", ";", "if", "(", "!", "UseFP", "&&", "(", "isFixed", "||", "isCSR", ")", ")", "ScalableOffset", "=", "SVEStackSize", ";", "if", "(", "UseFP", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "StackOffset", "(", "FPOffset", ",", "<STR_LIT>", ")", "+", "ScalableOffset", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", ")", ";", "FrameReg", "=", "<STR_LIT>", ";", "if", "(", "canUseRedZone", "(", "MF", ")", ")", "Offset", "-=", "AFI", "->", "getLocalStackSize", "(", ")", ";", "}", "return", "StackOffset", "(", "Offset", ","], "ground_truth": ["<STR_LIT>", ")", "+", "ScalableOffset", ";"], "File": "AArch64FrameLowering104", "Func": "resolveFrameOffsetReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8182, "Length": 270, "Cover_Rate": 0.40971168437025796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "isLegalT1ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "<NUM_LIT>", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "ARMISelLowering (2)5", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8183, "Length": 124, "Cover_Rate": 0.4542124542124542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "appendFoldCandidate", "(", "SmallVectorImpl", "<", "FoldCandidate", ">", "&", "FoldList", ",", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "MachineOperand", "*", "FoldOp", ",", "bool", "Commuted", "=", "false", ",", "int", "ShrinkOp"], "ground_truth": ["=", "-", "<NUM_LIT>", ")", "{"], "File": "SIFoldOperands11", "Func": "appendFoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8184, "Length": 34, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "F2003fInstrInfo", "Func": "loadRegFromStackSlot", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8185, "Length": 154, "Cover_Rate": 0.9808917197452229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "const", "<ISA_LIT>MachineFunctionInfo", "&", "PMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "PMFI", ".", "getS0SpillReg", "(", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "PatmosRegisterInfo1", "Func": "hasReservedSpillSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8186, "Length": 61, "Cover_Rate": 0.8840579710144928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";", "else", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "Start", ",", "Len", ",", "Imm", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "SM", ".", "getSym", "(", ")", ")", "return", "<STR_LIT>", "(", "SM", ".", "getSym", "(", ")", ",", "Start", ",", "End", ",", "Size", ")", ";", "const", "MCExpr", "*", "ImmExpr", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "ImmExpr", ",", "Start", ",", "End", ")", ";", "}", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "ParseIntelMemOperand", "(", "Imm", ",", "Start", ",", "Size", ")", ";", "}", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";", "return", "ParseIntelSegmentOverride", "(", "RegNo", ","], "ground_truth": ["Start", ",", "Size", ")", ";"], "File": "X86AsmParser (2)", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8187, "Length": 237, "Cover_Rate": 0.48466257668711654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "<STR_LIT>", ",", "DT", ",", "LI", ",", "false", ")", ";", "}", "Value", "*", "Exec", "=", "popSaved", "(", ")", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "Exec", ")", ")", "CallInst", "::", "Create", "(", "EndCf", ",", "Exec", ",", "<STR_LIT>", ",", "&", "*"], "ground_truth": ["BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow24", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8188, "Length": 136, "Cover_Rate": 0.6974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "S", "!=", "MCDisassembler", "::", "Success", ")", "return", "Decode2OpInstructionFail", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "return", "S"], "ground_truth": [";"], "File": "XCoreDisassembler", "Func": "DecodeR2RInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8189, "Length": 45, "Cover_Rate": 0.5421686746987951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachO", "::", "CPUSubType<ISA_LIT>", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType<ISA_LIT>", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_64_H", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_64_ALL", ")", ";", "return", "new", "Darwin<ISA_LIT>_64AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ",", "TheTriple", ".", "isMacOSX", "(", ")", "&&"], "ground_truth": ["!", "TheTriple", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "CS", ")", ";"], "File": "X86AsmBackend34", "Func": "createX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8190, "Length": 79, "Cover_Rate": 0.5096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec", "<", "cl_deferred_option", ">", "*", "v", "=", "(", "vec", "<", "cl_deferred_option", ">", "*", ")", "mep_deferred_options", ";", "if", "(", "v", ")", "FOR_EACH_VEC_ELT", "(", "*", "v", ",", "i", ",", "opt", ")", "{", "switch", "(", "opt", "->", "opt_index", ")", "{", "case", "OPT_mivc2", ":", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "fixed_regs", "[", "j", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "call_used_regs", "[", "j", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "call_used_regs", "[", "j", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RN", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fpic", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fPIC", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_S", "&&", "TARGET_M"], "ground_truth": [")", "error", "(", "<STR_LIT>", ")", ";"], "File": "mep", "Func": "mep_option_override", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8191, "Length": 314, "Cover_Rate": 0.6541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psrawi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")"], "ground_truth": ["__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_srai_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8192, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "RISCVAsmParser43", "Func": "getEDIV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8193, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xa", "=", "ix86_expand_sse_fabs", "(", "res", ",", "&", "mask", ")", ";", "label", "=", "ix86_expand_sse_compare_and_jump", "(", "UNLE", ",", "TWO52", ",", "xa", ",", "false", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa", ",", "TWO52", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa2", ",", "TWO52", ",", "xa2", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "dxa", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa2", ",", "xa", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "half", "=", "force_reg", "(", "mode", ",", "const_double_from_real_value", "(", "dconsthalf", ",", "mode", ")", ")", ";", "one", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "half", ",", "half", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "mhalf", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "half", ",", "one", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "tmp", "=", "ix86_expand_sse_compare_mask", "(", "UNGT", ",", "dxa", ",", "half", ",", "false", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_AND", "(", "mode", ",", "one", ",", "tmp", ")", ")", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa2", ",", "tmp", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "tmp", "=", "ix86_expand_sse_compare_mask", "(", "UNGE", ",", "mhalf", ",", "dxa", ",", "false", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_AND", "(", "mode", ",", "one", ",", "tmp", ")", ")", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa2", ",", "tmp", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "ix86_sse_copysign_to_positive", "(", "res", ",", "xa2", ",", "force_reg", "(", "mode", ","], "ground_truth": ["operand1", ")", ",", "mask", ")", ";"], "File": "i3864", "Func": "ix86_expand_rounddf_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8194, "Length": 257, "Cover_Rate": 0.7536656891495601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getHwregId", "(", "const", "StringRef", "Name", ")", "{", "for", "(", "int", "Id", "=", "ID_SYMBOLIC_FIRST_", ";", "Id", "<", "ID_SYMBOLIC_LAST_", ";", "++", "Id", ")", "{", "if", "(", "IdSymbolic", "[", "Id", "]", "&&", "Name", "=="], "ground_truth": ["IdSymbolic", "[", "Id", "]", ")", "return", "Id", ";"], "File": "AMDGPUBaseInfo1", "Func": "getHwregId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8195, "Length": 40, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "LiveInterval", "::", "iterator", "I", "=", "LI", ".", "begin", "(", ")", ",", "E", "=", "LI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "start", ".", "isRegister", "(", ")", "||", "!", "I", "->", "end", ".", "isBlock", "(", ")", ")", "continue", ";", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "I", "->", "start", ")", ";", "Defs", ".", "push_back", "(", "MI", ")", ";", "}", "}", "else", "if", "(", "S", ".", "isRegister", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "S", ")", ";", "Defs", ".", "push_back", "(", "MI", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Defs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "Defs", "[", "i", "]", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||"], "ground_truth": ["Op", ".", "getReg", "(", ")", "!=", "Reg", ")", "continue", ";"], "File": "HexagonExpandCondsets1", "Func": "makeUndead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8196, "Length": 184, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "insertCSRRestoresInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "CSIVect", "&", "CSI", ",", "const", "<ISA_LIT>RegisterInfo", "&", "HRI", ")", "const", ";", "void", "updateEntryPaths", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "SaveB", ")", "const", ";", "bool", "updateExitPaths", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "RestoreB", ",", "BitVector", "&", "DoneT", ",", "BitVector", "&", "DoneF", ",", "BitVector", "&", "Path", ")", "const", ";", "void", "insertCFIInstructionsAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "At", ")", "const", ";", "void", "adjustForCalleeSavedRegsSpillCall", "(", "MachineFunction", "&", "MF", ")", "const", ";", "bool", "expandCopy", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandStoreInt", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandLoadInt", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandStoreVecPred", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandLoadVecPred", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandStoreVec2", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandLoadVec2", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandStoreVec", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandLoadVec", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "bool", "expandSpillMacros", "(", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", ";", "unsigned", "findPhysReg", "(", "MachineFunction", "&", "MF", ",", "<ISA_LIT>BlockRanges", "::", "IndexRange", "&", "FIR", ",", "<ISA_LIT>BlockRanges", "::", "InstrIndexMap", "&", "IndexMap", ",", "<ISA_LIT>BlockRanges", "::", "RegToRangeMap", "&", "DeadMap", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ";", "void", "optimizeSpillSlots", "(", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", ";", "void", "findShrunkPrologEpilog", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "*", "&", "PrologB", ",", "MachineBasicBlock", "*", "&", "EpilogB", ")", "const", ";", "void", "addCalleeSaveRegistersAsImpOperand", "(", "MachineInstr", "*", "MI", ",", "const", "CSIVect", "&", "CSI", ",", "bool", "IsDef", ",", "bool", "IsKill", ")", "const", ";", "bool", "shouldInlineCSR", "(", "const", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "bool", "useSpillFunction", "(", "const", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "bool", "useRestoreFunction", "(", "const", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "bool", "mayOverflowFrameOffset", "(", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", ";"], "File": "HexagonFrameLowering9", "Func": "getCalleeSavedSpillSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8197, "Length": 507, "Cover_Rate": 0.5985832349468713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DbgInfo", "::", "PopulateEnumTypeInfo", "(", "DIType", "Ty", ",", "unsigned", "short", "&", "TypeNo", ")", "{", "TypeNo", "=", "TypeNo"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "PIC16DebugInfo", "Func": "PopulateEnumTypeInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8198, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HeadCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "HeadCond", ",", "HeadCmp", ")", ")", "{", "continue", ";", "}", "<STR_LIT>", "TrueCmp", ";", "if", "(", "TrueCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "TrueCond", ",", "TrueCmp", ")", ")", "{", "continue", ";", "}", "const", "int", "HeadImm", "=", "(", "int", ")", "HeadCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "int", "TrueImm", "=", "(", "int", ")", "TrueCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "HeadCmp", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadImm", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "TrueCmp", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueImm", "<<", "'\\n'", ")", ";", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{", "CmpInfo", "HeadCmpInfo", "=", "adjustCmp", "(", "HeadCmpMI", ",", "HeadCmp", ")", ";", "CmpInfo", "TrueCmpInfo", "=", "adjustCmp", "(", "TrueCmpMI", ",", "TrueCmp"], "ground_truth": [")", ";"], "File": "AArch64ConditionOptimizer5", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8199, "Length": 211, "Cover_Rate": 0.3470394736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "opcode", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "Thumb2InstrInfo11", "Func": "negativeOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8200, "Length": 77, "Cover_Rate": 0.5310344827586206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getFnAttributes"], "ground_truth": ["(", ")", ".", "hasStackAlignmentAttr", "(", ")", ")", ";"], "File": "OR1KRegisterInfo", "Func": "needsStackRealignment", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8201, "Length": 23, "Cover_Rate": 0.30666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_zero_extendqisi2", "(", "reg", "[", "<NUM_LIT>", "]", ",", "sub_reg", ")", ")", ";", "while", "(", "width", ">", "<NUM_LIT>", ")", "{", "offset", "=", "offset", "+", "offset_adj", ";", "shift", "++", ";", "width", "--", ";", "mem", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "QImode", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "temp_sub_reg", ",", "mem", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "temp_reg", ",", "temp_reg", ",", "GEN_INT", "(", "shift", "*", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "reg", "[", "<NUM_LIT>", "]", ",", "reg", "[", "<NUM_LIT>", "]", ",", "temp_reg", ")", ")", ";", "}", "if", "(", "mode", "==", "DImode", ")", "{", "reg", "[", "<NUM_LIT>", "]", "=", "reg", "[", "<NUM_LIT>", "]", ";", "shift", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "nds32-md-auxiliary5", "Func": "nds32_expand_unaligned_load", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8202, "Length": 121, "Cover_Rate": 0.32266666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve1___arm_vcaddq_rot90_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8203, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T"], "ground_truth": [",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "Nios2MCTargetDesc3", "Func": "LLVMInitializeNios2TargetMC", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8204, "Length": 40, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "*"], "ground_truth": ["getRegisterInfo", "(", ")", "const", "{"], "File": "AZPRTargetMachine", "Func": "getRegisterInfo", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8205, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "ARMTargetStreamer10", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8206, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "EmitAlignment", "(", "std", "::", "max", "(", "MF", "->", "getAlignment", "(", ")", ",", "MIPS_NACL_BUNDLE_ALIGN", ")", ")", ";", "TS", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "("], "ground_truth": [")", ";"], "File": "MipsAsmPrinter43", "Func": "EmitFunctionEntryLabel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8207, "Length": 38, "Cover_Rate": 0.5671641791044776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "("], "ground_truth": ["CurDAG", "->", "getEntryNode", "(", ")", ")", ",", "AMDGPU", "::", "ZERO", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG102", "Func": "SelectADDRVTX_READ", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8208, "Length": 60, "Cover_Rate": 0.31088082901554404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "CU64BitRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "uint16_t", "*", "CURegs", "=", "(", "Is64Bit", "?", "CU64BitRegs", ":", "CU32BitRegs", ")", ";", "uint32_t", "RegEnc", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "CU_NUM_SAVED_REGS", "-", "<NUM_LIT>", ",", "Idx", "=", "<NUM_LIT>", ";", "I", "!=", "-", "<NUM_LIT>", ";", "--", "I", ")", "{", "unsigned", "Reg", "=", "SavedRegs", "[", "I", "]", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "continue", ";", "int", "CURegNum", "=", "getCompactUnwindRegNum", "(", "CURegs"], "ground_truth": [",", "Reg", ")", ";"], "File": "X86FrameLowering100", "Func": "encodeCompactUnwindRegistersWithFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8209, "Length": 89, "Cover_Rate": 0.4587628865979381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectVSplatSimm5", "(", "SDValue", "N", ",", "SDValue", "&", "SplatVal", ")", "{", "return", "selectVSplatSimmHelper", "(", "N", ",", "SplatVal", ",", "*", "CurDAG", ",", "*", "Subtarget", ",", "[", "]", "(", "int64_t", "Imm", ")", "{", "return", "isInt"], "ground_truth": ["<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVSplatSimm5", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8210, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallFrameOptimizationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CmovConverterPassPass", "(", "PR"], "ground_truth": [")", ";"], "File": "X86TargetMachine20", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8211, "Length": 57, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{", "StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")"], "ground_truth": ["->", "getStackAlignment", "(", ")", ";"], "File": "PatmosRegisterInfo", "Func": "PatmosRegisterInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8212, "Length": 41, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreatePSBHint", "(", "PSB", "->", "Encoding", ",", "Tok", ".", "getString", "(", ")", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Lex", "(", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "AArch64AsmParser1", "Func": "tryParsePSBHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8213, "Length": 37, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Sym", "=", "addPrefix", "(", "Sym1", ")", ";", "size_t", "func_name_end", "=", "Sym", ".", "find", "("], "ground_truth": ["'.'", ")", ";"], "File": "PIC161", "Func": "getFuncNameForSym", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8214, "Length": 20, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_SImm5_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_1", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_32", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_33", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_0_Report_UImm6", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_Lsl2", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImmRange2_64", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm6_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm6_Lsl2", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_SImm6_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm7_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm7_N1", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_SImm7_Lsl2", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm8_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm10_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_SImm10_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_SImm11_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm16", ":", "case", "Match_UImm16_Relaxed", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_SImm16", ":", "case", "Match_SImm16_Relaxed", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm20_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm26_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsAsmParser56", "Func": "MatchAndEmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8215, "Length": 417, "Cover_Rate": 0.4638487208008899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "emitUMULL_rr", "(", "MVT", "RetVT", ",", "unsigned", "Op0", ",", "unsigned", "Op1", ")", "{", "if", "(", "RetVT", "!=", "<STR_LIT>"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "AArch64FastISel18", "Func": "emitUMULL_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8216, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer", ".", "getContext", "("], "ground_truth": [")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8217, "Length": 25, "Cover_Rate": 0.3048780487804878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Swap", "=", "false", ";", "unsigned", "LittleEndianShifts", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "BigEndianShifts", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "int", "OriginalOrder", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "bool", "FoundCandidate", "=", "false", ";", "unsigned", "VINSERTBSrcElem", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "BytesInVector", ";"], "ground_truth": ["++", "i", ")", "{"], "File": "PPCISelLowering (2)7", "Func": "lowerToVINSERTB", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8218, "Length": 163, "Cover_Rate": 0.3041044776119403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsliq_n_uv8hi", "(", "__a", ",", "__b", ","], "ground_truth": ["__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vsliq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8219, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "MIMG", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "TBUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferLoadPair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "TBUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferStorePair", "("], "ground_truth": ["CI", ",", "Paired", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8220, "Length": 230, "Cover_Rate": 0.49356223175965663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "M88kDisassembler", "Func": "decodeUImmOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8221, "Length": 17, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isiOS"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetIOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8222, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DIVREM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "Res", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Res", ",", "DL", ")", ";", "}", "SDValue", "LHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "LHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "RHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "DSign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHSign", ",", "RHSign", ")", ";", "SDValue", "RSign", "=", "LHSign", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Rem", "=", "Div", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";", "SDValue", "Res", "[", "<NUM_LIT>"], "ground_truth": ["]", "=", "{"], "File": "AMDGPUISelLowering (2)", "Func": "LowerSDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8223, "Length": 321, "Cover_Rate": 0.5681415929203539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_member_type_forces_blk", "(", "const_tree", "field", ",", "machine_mode", "mode", ")", "{", "return", "(", "(", "TARGET_SPE", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "VECTOR_TYPE", ")", "||"], "ground_truth": ["(", "TARGET_E500_DOUBLE", "&&", "mode", "==", "DFmode", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_member_type_forces_blk", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8224, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_f32", "(", "float32x4_t", "__a"], "ground_truth": [",", "float32x4_t", "__b", ")", "{"], "File": "arm", "Func": "mve___arm_vcmpgtq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8225, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "ShouldUseMOV16PIC", ")", "{", "AddPICADD_MOVi16_PICID", "(", "MI", ",", "MBB", ",", "MBBI", ",", "!", "isThumb2", ",", "PredReg", ",", "Pred", ",", "DstReg", ",", "DstIsDead", ",", "LO16", ",", "HI16", ")", ";", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")"], "ground_truth": [".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMExpandPseudoInsts75", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8226, "Length": 307, "Cover_Rate": 0.3358862144420131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegNo", "==", "<STR_LIT>", "||", "RegNo"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "AArch64InstPrinter1", "Func": "isStackReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8227, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "if", "(", "doesNotReturn", "(", "MI", ")", ")", "return", "true", ";", "for", "(", "auto", "I", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "I", "->", "isEHPad"], "ground_truth": ["(", ")", ")", "return", "true", ";"], "File": "HexagonInstrInfo10", "Func": "isSchedulingBoundary", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8228, "Length": 41, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::"], "ground_truth": ["create<ISA_LIT>OpLoweringLegacyPass", "(", ")", "{"], "File": "DXILOpLowering", "Func": "createDXILOpLoweringLegacyPass", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8229, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8230, "Length": 77, "Cover_Rate": 0.3168724279835391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerFixedLengthVectorLoadToRVV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "assert", "(", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "*", "Load", "->", "getMemOperand", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "{", "ContainerVT", ",", "<STR_LIT>", "}", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "{", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "VL", "}", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Result", "=", "convertFromScalableVector", "(", "VT", ",", "NewLoad", ",", "DAG", ",", "Subtarget", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Load", "->", "getChain", "(", ")", "}", ","], "ground_truth": ["DL", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerFixedLengthVectorLoadToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8231, "Length": 193, "Cover_Rate": 0.9747474747474747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "atLeastM68040", "(", ")"], "ground_truth": ["const", "{"], "File": "M68kSubtarget", "Func": "atLeastM68040", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8232, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printT2AddrModeImm8s4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", "*", "<NUM_LIT>", ";", "else", "if", "(", "OffImm", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "OffImm", "*", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8233, "Length": 101, "Cover_Rate": 0.9901960784313726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "TOYPreRegAlloc", "Func": "getPassName", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8234, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "ThirtyTwoV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecVT", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SplatVal", ",", "Zero", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SplatVal", ",", "One", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Lo", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Lo", ",", "ThirtyTwoV", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT"], "ground_truth": [",", "Lo", ",", "ThirtyTwoV", ")", ";"], "File": "RISCVISelLowering70", "Func": "lowerSPLATVECTOR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8235, "Length": 128, "Cover_Rate": 0.33507853403141363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Abs", "=", "Imm", ".", "Modifiers", "&", "<NUM_LIT>", ";", "if", "(", "Imm", ".", "IsFPImm", ")", "{", "APFloat", "F", "(", "BitsToFloat", "(", "Val", ")", ")", ";", "if", "(", "Abs", ")", "{", "F", ".", "clearSign", "(", ")", ";", "}", "if", "(", "Negate", ")", "{", "F", ".", "changeSign", "(", ")", ";", "}", "Val", "=", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "AMDGPUAsmParser52", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8236, "Length": 64, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ","], "ground_truth": ["F", ")", ")", ";"], "File": "SystemZTargetMachine38", "Func": "getTargetIRAnalysis", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8237, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "fixELFSymbolsInTLSFixupsImpl", "(", "BE", "->", "getLHS", "(", ")", ",", "Asm", ")", ";", "fixELFSymbolsInTLSFixupsImpl", "(", "BE", "->", "getRHS", "(", ")", ",", "Asm", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "&", "SymRef", "=", "*", "cast", "<"], "ground_truth": ["MCSymbolRefExpr", ">", "(", "Expr", ")", ";"], "File": "AArch64MCExpr (2)", "Func": "fixELFSymbolsInTLSFixupsImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8238, "Length": 58, "Cover_Rate": 0.36024844720496896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmp_round_sh_mask", "(", "__mmask8", "__A", ",", "__m128h", "__B"], "ground_truth": [",", "__m128h", "__C", ",", "const", "int", "__D", ",", "const", "int", "__E", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_mask_cmp_round_sh_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8239, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addIRTranslator"], "ground_truth": ["(", ")", "{"], "File": "AArch64TargetMachine (2)3", "Func": "addIRTranslator", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8240, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", "||", "T", ".", "getArch"], "ground_truth": ["(", ")", "==", "Triple", "::", "ppcle", ";"], "File": "PPCTargetMachine40", "Func": "isLittleEndianTriple", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8241, "Length": 21, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Pred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "<STR_LIT>", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "BlockMask", "<<", "<STR_LIT>", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "VCMP", "->", "getIterator", "(", ")", ",", "MI", "->", "getIterator", "(", ")", ")", ")", "{", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "}", "finalizeBundle", "(", "Block", ",", "MachineBasicBlock", "::", "instr_iterator", "(", "MIBuilder", ".", "getInstr", "(", ")", ")", ",", "MBIter", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstructions", ")", "{", "if", "(", "DeadMI", "->", "isInsideBundle", "(", ")", ")", "DeadMI", "->", "eraseFromBundle", "(", ")", ";", "else", "DeadMI", "->", "eraseFromParent", "(", ")", ";", "}", "return"], "ground_truth": ["Modified", ";"], "File": "MVEVPTBlockPass", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8242, "Length": 305, "Cover_Rate": 0.7625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "_U_Qfge", "(", "long", "double", "a"], "ground_truth": [",", "long", "double", "b", ")", "{"], "File": "quadlib1", "Func": "_U_Qfge", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8243, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isHVXVectorType", "(", "Ty", ",", "true", ")", ")", "return", "Align"], "ground_truth": ["(", "getVectorLength", "(", ")", ")", ";"], "File": "HexagonSubtarget12", "Func": "getTypeAlignment", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8244, "Length": 17, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}", "if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks", "("], "ground_truth": ["LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass16", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8245, "Length": 234, "Cover_Rate": 0.6157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CmpVT", "=", "LHS", ".", "getValueType", "(", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "<ISA_LIT>CC", ",", "false", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getSExtOrTrunc", "(", "Cmp", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "const", "bool", "FullFP16", "=", "DAG", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SDValue", "NewSetcc", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "NewSetcc", ")", ";", "CmpVT", "=", "<STR_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ","], "ground_truth": ["NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering87", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8246, "Length": 297, "Cover_Rate": 0.5479704797047971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";", "OS", ".", "flush", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter81", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8247, "Length": 186, "Cover_Rate": 0.43356643356643354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srli_epi32", "(", "__m512i", "__A", ",", "unsigned", "int", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrldi512_mask", "(", "(", "__v16si", ")", "__A", ",", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_si512"], "ground_truth": ["(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_srli_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8248, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setLibCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first"], "ground_truth": [";"], "File": "AVRISelLowering9", "Func": "LowerDivRem", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8249, "Length": 129, "Cover_Rate": 0.33858267716535434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return"], "ground_truth": ["this", ";"], "File": "AArch64TargetTransformInfo1", "Func": "getAdjustedAnalysisPointer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8250, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getFCCReg"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "addFCCAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8251, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerSize", "=", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "IsLittleEndian", "=", "false", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "SystemZMCAsmInfo1", "Func": "SystemZMCAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8252, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "<NUM_LIT>", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "lowerCopyInstrs", "(", ")", ";", "return", "true", ";", "}", "}", "LLVM_DEBUG", "(", "printInfo", "(", ")", ")", ";", "lowerCopyInstrs", "(", ")", ";", "for", "(", "auto", "BII", ":", "Blocks", ")", "processBlock", "(", "*", "BII", ".", "first", ",", "LiveMaskReg", ",", "BII", ".", "first", "==", "&", "*", "MF", ".", "begin", "(", ")", ")", ";", "LIS", "->", "removeRegUnit", "(", "*", "MCRegUnitIterator", "(", "<STR_LIT>", ",", "TRI"], "ground_truth": [")", ")", ";"], "File": "SIWholeQuadMode20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8253, "Length": 276, "Cover_Rate": 0.7225130890052356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "ret", ";", "ret", "=", "alpha_sa_size", "(", ")", ";", "ret", "+=", "ALPHA_ROUND", "(", "crtl", "->", "outgoing_args_size", ")", ";", "switch", "(", "from", ")", "{", "case", "FRAME_POINTER_REGNUM", ":", "break", ";", "case", "ARG_POINTER_REGNUM", ":", "ret", "+=", "(", "ALPHA_ROUND", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "args", ".", "pretend_args_size", ")", "-", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return"], "ground_truth": ["ret", ";"], "File": "alpha4", "Func": "alpha_initial_elimination_offset", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8254, "Length": 66, "Cover_Rate": 0.825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo"], "ground_truth": ["(", ")", ";"], "File": "XCoreInstrInfo18", "Func": "loadRegFromStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8255, "Length": 49, "Cover_Rate": 0.3223684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ","], "ground_truth": ["Expr", ",", "Negated", ")", ";"], "File": "MCS51MCExpr", "Func": "create", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8256, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vuninitializedq_s64", "(", "void", ")", "{", "int64x2_t", "__uninit", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__uninit", ")", ")", ";", "return"], "ground_truth": ["__uninit", ";"], "File": "arm", "Func": "mve_types___arm_vuninitializedq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8257, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SECONDARY_MEMORY_NEEDED", "(", "from", ",", "to", ",", "mode"], "ground_truth": [")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "riscv2", "Func": "riscv_register_move_cost", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8258, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "int16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i"], "ground_truth": [";"], "File": "arm", "Func": "neon_vld2_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8259, "Length": 51, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_x_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmulq_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ","], "ground_truth": ["__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmulq_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8260, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4rv8qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")"], "ground_truth": ["__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4_dup_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8261, "Length": 66, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequiredID", "(", "LCSSAID", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "("], "ground_truth": [")", ";"], "File": "HexagonLoopIdiomRecognition1", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8262, "Length": 25, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Relocator", "::", "addCopyReloc", "(", "ResolveInfo", "&", "pSym", ")", "{", "Relocation", "&", "rel_entry", "=", "*", "getTarget", "(", ")", ".", "getRelaDyn", "(", ")", ".", "create", "(", ")", ";", "rel_entry", ".", "setType", "(", "llvm"], "ground_truth": ["::", "ELF", "::", "R_AARCH64_COPY", ")", ";"], "File": "AArch64Relocator", "Func": "addCopyReloc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8263, "Length": 38, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering6", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8264, "Length": 101, "Cover_Rate": 0.36462093862815886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulq_sv8hi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmulq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8265, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "useAA"], "ground_truth": ["(", ")", "const", "{"], "File": "AArch64Subtarget (2)1", "Func": "useAA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8266, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "sym", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dst_reg", ",", "Pmode", ",", "value_rtx", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";", "if", "(", "rem", "==", "<NUM_LIT>"], "ground_truth": [")", "return", ";"], "File": "visium2", "Func": "expand_block_set_2", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8267, "Length": 63, "Cover_Rate": 0.4405594405594406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isValidDecodeLogicalImmediate", "(", "uint64_t", "val", ",", "unsigned", "regSize", ")", "{", "unsigned", "N", "=", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "imms", "=", "val", "&", "<NUM_LIT>", ";", "if", "(", "regSize", "==", "<NUM_LIT>", "&&", "N"], "ground_truth": ["!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARM64AddressingModes", "Func": "isValidDecodeLogicalImmediate", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8268, "Length": 43, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "RISCVISelLowering", "Func": "shouldExpandAtomicRMWInIR", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8269, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SItype", "__umodsi3", "(", "SItype", "a"], "ground_truth": [",", "SItype", "b", ")", "{"], "File": "lib2extra-funcs", "Func": "__umodsi3", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8270, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerSINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8271, "Length": 28, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGridWorkgroupCountY", "("], "ground_truth": [")", "const", "{"], "File": "SIMachineFunctionInfo (2)", "Func": "hasGridWorkgroupCountY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8272, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws2", ")", ".", "addReg", "(", "Ws1", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "("], "ground_truth": ["Ws2", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "emitFEXP2_D_1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8273, "Length": 95, "Cover_Rate": 0.49222797927461137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "l", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", ")", ";", "if", "(", "bits_set", "[", "xx", "&", "<NUM_LIT>", "]", "<=", "<NUM_LIT>", ")", "{", "if", "(", "(", "~", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "&=", "<NUM_LIT>", ";", "else", "if", "(", "(", "~", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "&=", "<NUM_LIT>", ";", "l", "=", "exact_log2", "(", "xx", ")", ";", "}", "else", "{", "if", "(", "(", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "else", "if", "(", "(", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "l", "=", "exact_log2", "(", "~", "xx", ")", ";", "}", "if", "(", "l", "==", "-", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "IMMEDIATE_PREFIX", "HOST_WIDE_INT_PRINT_DEC", ",", "l", ")", ";", "return", ";", "}", "case", "'C'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "assemble_name", "(", "file", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "LABEL_P", "(", "x", ")", ")", "output_asm_label", "(", "x", ")", ";", "else", "xstormy16_print_operand_address", "(", "file", ",", "x", ")", ";", "return", ";", "case", "'o'", ":", "case", "'O'", ":", "{", "HOST_WIDE_INT", "xx", "=", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", ")", ";", "if", "(", "code", "==", "'O'", ")", "xx", "=", "-", "xx", ";", "fprintf", "(", "file", ",", "IMMEDIATE_PREFIX", "HOST_WIDE_INT_PRINT_DEC", ",", "xx"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "stormy164", "Func": "xstormy16_print_operand", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8274, "Length": 265, "Cover_Rate": 0.5773420479302832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vsbcq_u32", "(", "__a", ","], "ground_truth": ["__b", ",", "__carry", ")", ";"], "File": "arm", "Func": "mve___arm_vsbcq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8275, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "SGPR64RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR96RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR128RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "SGPR128RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR256RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "VGPR512RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "SGPR256RegNames", ")", ";", "REG_RANGE", "(", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["SGPR512RegNames", ")", ";"], "File": "SIRegisterInfo101", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8276, "Length": 72, "Cover_Rate": 0.3090128755364807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_unpackh", "(", "vec_perm", "(", "av", ",", "av", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", "}", ")", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_xshw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8277, "Length": 57, "Cover_Rate": 0.7215189873417721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Blocks", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "collectCmovCandidates", "(", "Blocks", ",", "AllCmovGroups", ",", "true", ")", ")", "{", "for", "(", "auto", "&", "Group", ":", "AllCmovGroups", ")", "{", "if", "(", "!", "llvm", "::", "any_of", "(", "Group", ",", "[", "&", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "I", "->", "mayLoad", "(", ")", ";", "}", ")", ")", "continue", ";", "Changed", "=", "true", ";", "convertCmovInstsToBranches", "(", "Group", ")", ";", "}", "}", "}", "SmallVector", "<", "MachineLoop", "*", ",", "<NUM_LIT>", ">", "Loops", "(", "MLI", ".", "begin", "(", ")", ",", "MLI", ".", "end", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "Loops", ".", "size", "(", ")", ";", "++", "i", ")", "for", "(", "MachineLoop", "*", "Child", ":", "Loops", "[", "i", "]", "->", "getSubLoops", "(", ")", ")", "Loops", ".", "push_back", "(", "Child", ")", ";", "for", "(", "MachineLoop", "*", "CurrLoop", ":", "Loops", ")", "{", "if", "(", "!", "CurrLoop", "->", "getSubLoops", "(", ")", ".", "empty", "(", ")", ")", "continue", ";", "CmovGroups", "CmovInstGroups", ";", "if", "(", "!", "collectCmovCandidates", "(", "CurrLoop", "->", "getBlocks", "(", ")", ",", "CmovInstGroups", ")", ")", "continue", ";", "if", "(", "!", "checkForProfitableCmovCandidates", "(", "CurrLoop", "->", "getBlocks", "(", ")", ",", "CmovInstGroups", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "&", "Group", ":", "CmovInstGroups", ")", "convertCmovInstsToBranches", "(", "Group", ")", ";", "}", "return", "Changed"], "ground_truth": [";"], "File": "X86CmovConversion", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8278, "Length": 224, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", ";", "if", "(", "UA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "{", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "UA", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "NodeId", "id", "=", "PA", ".", "Id", ";", "const", "Liveness", "::", "RefMap", "&", "phiUse", "=", "LV", "->", "getRealUses", "(", "id", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "Liveness", "::", "RefMap", ">", "(", "phiUse", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "phiUse", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "for", "(", "auto", "I", ":", "phiUse", ")", "{", "if", "(", "DR", "!=", "I", ".", "first", ")", "continue", ";", "auto", "phiUseSet", "=", "I", ".", "second", ";", "for", "(", "auto", "phiUI", ":", "phiUseSet", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "phiUA", "=", "DFG", "->", "addr", "<", "UseNode", "*", ">", "(", "phiUI", ")", ";", "UNodeList", ".", "push_back", "(", "phiUA", ")", ";", "}", "}", "}", "}", "else", "UNodeList", ".", "push_back"], "ground_truth": ["(", "UA", ")", ";"], "File": "HexagonOptAddrMode", "Func": "getAllRealUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8279, "Length": 161, "Cover_Rate": 0.5015576323987538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ",", "bool", "ForceVOP3", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<"], "ground_truth": ["AMDGPUOperand", ">", "(", "Register", ")", ";"], "File": "AMDGPUAsmParser60", "Func": "CreateReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8280, "Length": 40, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "narrowLoadToVZLoad", "(", "LoadSDNode", "*", "LN", ",", "MVT", "MemVT", ",", "MVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "LN", "->", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "LN", ")", ",", "Tys", ",", "Ops", ",", "MemVT", ",", "LN", "->", "getPointerInfo", "(", ")", ",", "LN", "->", "getOriginalAlign", "(", ")", ",", "LN"], "ground_truth": ["->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "narrowLoadToVZLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8281, "Length": 105, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "arcompact", ">", "X", "("], "ground_truth": ["The<ISA_LIT>ompactEncoreTarget", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARCompactTargetInfo", "Func": "LLVMInitializeARCompactTargetInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8282, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "LD", "->", "getAlignment", "(", ")", "/", "<NUM_LIT>", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLD2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8283, "Length": 138, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "any_of", "(", "std", "::", "begin", "(", "ArchList", ")", ",", "std", "::", "end", "(", "ArchList", ")", ",", "[", "HexArch", "]", "(", "Val", "V", ")"], "ground_truth": ["{", "return", "V", "==", "HexArch", ";", "}", ")", ";"], "File": "HexagonArch", "Func": "ValidArch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8284, "Length": 35, "Cover_Rate": 0.7291666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cached_match", "=", "target_mcu", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "msp430_extract_mcu_data", "(", "target_mcu", ")", ";", "if", "(", "extracted_mcu_data", ".", "name", "!=", "NULL", ")", "return", "cached_result", "=", "extracted_mcu_data", ".", "hwmpy", "==", "<NUM_LIT>", ";", "return", "cached_result", "="], "ground_truth": ["false", ";"], "File": "msp430", "Func": "msp430_use_f5_series_hwmult", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8285, "Length": 85, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpshld_v8hi", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B"], "ground_truth": [",", "__C", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm_shldi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8286, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "eliminate_mem_intrinsic", "(", "Function", "&", "F", ",", "IntrinsicInst", "*", "II", ",", "StringRef", "name", ",", "L", "should_eliminate_call", ")", "{", "assert", "(", "II", "->", "arg_size", "(", ")", ">=", "<NUM_LIT>", ")", ";", "auto", "arg0", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "auto", "arg2", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "cast", "<", "PointerType", ">", "(", "arg0", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "arg0", "->", "getType", "(", ")", "->", "getContainedType", "(", "<NUM_LIT>", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "arg2", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "arg2", "->"], "ground_truth": ["getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", ";"], "File": "PatmosIntrinsicElimination", "Func": "eliminate_mem_intrinsic", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8287, "Length": 115, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", ",", "index", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "REG", ":", "case", "SUBREG", ":", "case", "POST_INC", ":", "return", "<NUM_LIT>", ";", "case", "POST_MODIFY", ":", "i", "=", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "?", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ":", "<NUM_LIT>", ")", ";", "if", "(", "IN_RANGE", "(", "i", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "speed", ")", "return", "<NUM_LIT>", ";", "if", "(", "IN_RANGE", "(", "i", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case"], "ground_truth": ["PLUS", ":"], "File": "mn10300", "Func": "mn10300_address_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8288, "Length": 117, "Cover_Rate": 0.4076655052264808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "Idx", "==", "<NUM_LIT>", ")", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TCC_Free", ";", "break", ";", "}", "return", "<ISA_LIT>TTI", "::", "getIntImmCost", "("], "ground_truth": ["Imm", ",", "Ty", ")", ";"], "File": "PPCTargetTransformInfo27", "Func": "getIntImmCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8289, "Length": 50, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "::", "Ptr", "CreateImm", "(", "const", "<ISA_LIT>AsmParser", "*", "AsmParser", ",", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool"], "ground_truth": ["IsFPImm", "=", "false", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8290, "Length": 28, "Cover_Rate": 0.3010752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_64_CXX_TLS_Darwin_PE_SaveList", ":", "CSR_64_TLS_Darwin_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_SaveList", ":", "CSR_Win64_RegCall_NoSSE_SaveList", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_SaveList", ":", "CSR_SysV64_RegCall_NoSSE_SaveList", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_SaveList", ":", "CSR_32_RegCall_NoSSE_SaveList", ")", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_Win64", ":", "if", "(", "!", "HasSSE", ")", "return", "CSR_Win64_NoSSE_SaveList", ";", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")"], "ground_truth": ["return", "CSR_64_AllRegs_AVX512_SaveList", ";"], "File": "X86RegisterInfo20", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8291, "Length": 240, "Cover_Rate": 0.48582995951417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "llvm", "::", "any_of", "(", "F", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "A", ")", "{", "return", "isa", "<", "ScalableVectorType", ">", "(", "A", ".", "getType", "(", ")", ")", ";", "}", ")", ")", "return", "true", ";", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasNEON", "(", ")", "||", "!", "ST", ".", "hasFPARMv8", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "("], "ground_truth": [")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64CallLowering13", "Func": "fallBackToDAGISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8292, "Length": 80, "Cover_Rate": 0.6299212598425197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Shuffler", "::", "ValidResourceUsage", "(", "<ISA_LIT>PacketSummary", "const", "&", "Summary", ")", "{", "Optional", "<", "<ISA_LIT>Packet", ">", "ShuffledPacket", "=", "tryAuction", "(", "Summary", ")", ";", "if", "(", "!", "ShuffledPacket", ")", "{", "reportError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "Packet", "=", "*", "ShuffledPacket", ";", "}", "llvm", "::", "stable_sort", "(", "*", "this", ",", "<STR_LIT>", ")", ";", "HVXInstsT", "hvxInsts", ";", "hvxInsts", ".", "clear", "(", ")", ";", "for", "(", "const_iterator", "I", "=", "cbegin", "(", ")", ";", "I", "!=", "cend", "(", ")", ";", "++", "I", ")", "{", "struct", "CVIUnits", "inst", ";", "inst", ".", "Units", "=", "I", "->", "CVI", ".", "getUnits", "(", ")", ";", "inst", ".", "Lanes", "=", "I", "->", "CVI", ".", "getLanes", "(", ")", ";", "if", "(", "inst", ".", "Units", "==", "<NUM_LIT>", ")", "continue", ";", "hvxInsts", ".", "push_back", "(", "inst", ")", ";", "}", "if", "(", "hvxInsts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "startIdx", ",", "usedUnits", ";", "startIdx", "=", "usedUnits", "=", "<NUM_LIT>", ";", "if", "(", "!", "checkHVXPipes", "(", "hvxInsts", ",", "startIdx", ",", "usedUnits", ")", ")", "{", "reportError", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "HexagonShuffler10", "Func": "ValidResourceUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8293, "Length": 175, "Cover_Rate": 0.9562841530054644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "PreHeader", "=", "L", "->", "getLoopPreheader", "(", ")", ")", "if", "(", "!", "VisitedBlocks", ".", "count", "(", "PreHeader", ")", ")", "Worklist", ".", "push_back", "(", "PreHeader", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "BB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "LoopOptimized", "|=", "Optimize_PreWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "|=", "Optimize_PostWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "|=", "Transform_StructAddressing", "(", "BB", ")", ";", "VisitedBlocks", ".", "insert", "(", "BB", ")", ";", "}", "++", "NumVisited", ";", "if", "(", "LoopOptimized", ")", "++"], "ground_truth": ["NumOptimized", ";"], "File": "SVEPostVectorize", "Func": "runOnLoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8294, "Length": 86, "Cover_Rate": 0.5408805031446541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AddressTypePromotion", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "return", "false", ";", "Func", "="], "ground_truth": ["&", "F", ";"], "File": "AArch64AddressTypePromotion2", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8295, "Length": 36, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "insertEdge", "(", "Register", "Reg", ")"], "ground_truth": ["{"], "File": "X86DomainReassignment11", "Func": "insertEdge", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8296, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mips16_expand_set_fcsr", "(", "rtx", "newval", ")", "{", "if", "(", "!", "mips16_set_fcsr_stub", ")", "mips16_set_fcsr_stub", "=", "new", "mips16_set_fcsr_one_only_stub", "(", ")", ";", "rtx", "fn", "=", "mips16_stub_call_address"], "ground_truth": ["(", "mips16_set_fcsr_stub", ")", ";"], "File": "mips", "Func": "mips16_expand_set_fcsr", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8297, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cbranch_trace", "(", "rtx_insn", "*", "insn", ")", ":", "cbranch_insn", "(", "insn", ")", ",", "condition_rtx_in_insn", "(", "NULL", ")", ",", "cbranch_type", "(", "unknown_branch_condition", ")", ",", "setcc", "(", ")", "{", "if", "(", "is_conditional_insn", "(", "cbranch_insn", ")", ")", "condition_rtx_in_insn", "=", "&", "XEXP", "(", "XEXP", "(", "PATTERN", "(", "cbranch_insn", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "rtx", "x", "=", "pc_set", "(", "cbranch_insn", ")", ")", "condition_rtx_in_insn", "=", "&", "XEXP", "("], "ground_truth": ["XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "sh", "Func": "treg_combine_cbranch_trace", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8298, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "si_stqx", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{", "vec_st", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "si_to_uint", "(", "(", "qword", ")", "(", "vec_add", "(", "(", "vec_uint4", ")", "(", "b", ")", ",", "(", "vec_uint4", ")", "("], "ground_truth": ["c", ")", ")", ")", ")", ",", "(", "vector", "unsigned", "char", "*", ")", "(", "<NUM_LIT>", ")", ")", ";"], "File": "si2vmx", "Func": "si_stqx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8299, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsConstantInc", "=", "false", ";", "const", "SCEV", "*", "BasePtrIncSCEV", "=", "BasePtrSCEV", "->", "getStepRecurrence", "(", "*", "SE", ")", ";", "Value", "*", "IncNode", "=", "getNodeForInc", "(", "L", ",", "BaseMemI", ",", "BasePtrIncSCEV", ")", ";", "const", "SCEVConstant", "*", "BasePtrIncConstantSCEV", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "BasePtrIncSCEV", ")", ";", "if", "(", "BasePtrIncConstantSCEV", ")", "IsConstantInc", "=", "true", ";", "if", "(", "!", "IncNode", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "nullptr", ",", "nullptr", ")", ";", "}", "const", "SCEV", "*", "BasePtrStartSCEV", "=", "nullptr", ";", "if", "(", "CanPreInc", ")", "{", "assert", "(", "SE", "->", "isLoopInvariant", "(", "BasePtrIncSCEV", ",", "L", ")", "&&", "<STR_LIT>", ")", ";", "BasePtrStartSCEV", "=", "SE", "->", "getMinusSCEV", "(", "BasePtrSCEV", "->", "getStart", "(", ")", ",", "IsConstantInc", "?", "BasePtrIncConstantSCEV", ":", "BasePtrIncSCEV", ")", ";", "}", "else", "BasePtrStartSCEV", "=", "BasePtrSCEV", "->", "getStart", "(", ")", ";", "if", "(", "alreadyPrepared", "(", "L", ",", "BaseMemI", ",", "BasePtrStartSCEV", ",", "BasePtrIncSCEV", ",", "Form", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "nullptr", ",", "nullptr", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BasePtrStartSCEV", "<<", "<STR_LIT>", ")", ";", "BasicBlock", "*", "Header", "=", "L", "->", "getHeader", "(", ")", ";", "unsigned", "HeaderLoopPredCount", "=", "pred_size", "(", "Header", ")", ";", "BasicBlock", "*", "LoopPredecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "PHINode", "*", "NewPHI", "=", "PHINode", "::", "Create", "(", "I8PtrTy", ",", "HeaderLoopPredCount", ",", "getInstrName", "(", "BaseMemI", ",", "PHINodeNameSuffix", ")", ",", "Header", "->", "getFirstNonPHI", "(", ")", ")", ";", "Value", "*", "BasePtrStart", "=", "SCEVE", ".", "expandCodeFor", "(", "BasePtrStartSCEV", ",", "I8PtrTy", ",", "LoopPredecessor", "->", "getTerminator", "(", ")", ")", ";", "for", "(", "auto", "PI", ":", "predecessors", "(", "Header", ")", ")", "{", "if", "(", "PI", "!=", "LoopPredecessor", ")", "continue", ";", "NewPHI", "->", "addIncoming", "(", "BasePtrStart", ",", "LoopPredecessor", ")", ";", "}", "Instruction", "*", "PtrInc", "=", "nullptr", ";", "Instruction", "*", "NewBasePtr"], "ground_truth": ["=", "nullptr", ";"], "File": "PPCLoopInstrFormPrep", "Func": "rewriteForBase", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8300, "Length": 297, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_cvtpd2uqq256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8301, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "M", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", "==", "C", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", "&&", "<STR_LIT>", ")", ";", "return", "OR", "(", "XOR", "(", "ADD", "(", "AND", "(", "M", ",", "C", ")", ",", "C", ")", ",", "C"], "ground_truth": [")", ",", "M", ")", ";"], "File": "X86ParabixISelLowering", "Func": "MatchStar", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8302, "Length": 44, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "constant_pool", "*", "curr_pool", "=", "NULL", ";", "rtx", "insn", ";", "for", "(", "curr_pool", "=", "pool_list", ";", "curr_pool", ";", "curr_pool", "=", "curr_pool", "->", "next", ")", "{", "rtx", "barrier", "=", "PREV_INSN", "(", "curr_pool", "->", "pool_insn", ")", ";", "rtx", "jump", "=", "barrier", "?", "PREV_INSN", "(", "barrier", ")", ":", "NULL_RTX", ";", "rtx", "label", "=", "NEXT_INSN", "(", "curr_pool", "->", "pool_insn", ")", ";", "if", "(", "jump", "&&", "GET_CODE", "(", "jump", ")", "==", "JUMP_INSN", "&&", "barrier", "&&", "GET_CODE", "(", "barrier", ")", "==", "BARRIER", "&&", "label", "&&", "GET_CODE", "(", "label", ")", "==", "CODE_LABEL", "&&", "GET_CODE", "(", "PATTERN", "(", "jump", ")", ")", "==", "SET", "&&", "SET_DEST", "(", "PATTERN", "(", "jump", ")", ")", "==", "pc_rtx", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "jump", ")", ")", ")", "==", "LABEL_REF", "&&", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "jump", ")", ")", ",", "<NUM_LIT>", ")", "==", "label", ")", "{", "remove_insn", "(", "jump", ")", ";", "remove_insn", "(", "barrier", ")", ";", "remove_insn", "(", "label", ")", ";", "}", "remove_insn", "(", "curr_pool", "->", "pool_insn", ")", ";", "}", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", ")", "{", "rtx", "next_insn", "=", "NEXT_INSN", "(", "insn"], "ground_truth": [")", ";"], "File": "s3903", "Func": "s390_chunkify_cancel", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8303, "Length": 179, "Cover_Rate": 0.6605166051660517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target32", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "The<ISA_LIT>Target64", ")", ";", "initialize<ISA_LIT>LowerEmscriptenEHSjLjPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "WebAssemblyTargetMachine50", "Func": "LLVMInitializeWebAssemblyTarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8304, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm8s4", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser111", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8305, "Length": 38, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "true", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFrameLowering3", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8306, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_ZEXT", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUCallLowering", "Func": "extOpcodeToISDExtOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8307, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "B", "=", "&", "MBB", ";", "do", "{", "if", "(", "!", "Visited", ".", "insert", "(", "B", ")", ".", "second", ")", "return", "MBB", ".", "end", "(", ")", ";", "auto", "E", "=", "B", "->", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "It", ")", ")", "break", ";", "}", "if", "(", "It", "!=", "E", ")", "return", "It", ";", "if", "(", "B", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "B", "->", "succ_begin", "(", ")", ";", "It", "=", "Succ", "->", "begin", "(", ")", ";", "B", "=", "Succ", ";", "}", "while", "(", "true"], "ground_truth": [")", ";"], "File": "SILowerControlFlow11", "Func": "skipIgnoreExecInstsTrivialSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8308, "Length": 131, "Cover_Rate": 0.808641975308642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setReg", "(", "unsigned", "Val", ")", "{", "Contents", ".", "RegNum", "="], "ground_truth": ["Val", ";"], "File": "PPCCTRLoops2", "Func": "setReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8309, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["PASS_NAME", ";"], "File": "SIDebuggerInsertNops1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8310, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")"], "ground_truth": [",", "Reg", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering", "Func": "forceReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8311, "Length": 49, "Cover_Rate": 0.4049586776859504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Reg", ":", "RegClassInfo", ".", "getOrder", "(", "&", "RegClass", ")", ")", "if", "(", "LiveRegs", ".", "available", "(", "MF", "->", "getRegInfo", "(", ")", ",", "Reg", ")", ")", "return", "Reg", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer19", "Func": "findFreeReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8312, "Length": 34, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "TII", ".", "makeFrame", "(", "<STR_LIT>", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "("], "ground_truth": ["Reg", ",", "true", ")", ";"], "File": "Mips16FrameLowering31", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8313, "Length": 209, "Cover_Rate": 0.529113924050633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is128BitUnpackShuffleMask", "(", "ArrayRef", "<", "int", ">", "Mask", ")", "{", "MVT", "EltVT", "=", "<STR_LIT>", "(", "<NUM_LIT>", "/", "Mask", ".", "size", "(", ")", ")", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "EltVT", ",", "Mask", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>"], "ground_truth": [">", "UnpackMask", ";"], "File": "X86ISelLowering129", "Func": "is128BitUnpackShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8314, "Length": 62, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "table", "=", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ")", ";", "if", "(", "!", "table", ")", "{", "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "||", "Domain", "<", "<NUM_LIT>", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "setExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8315, "Length": 39, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CCSI", ".", "getReg", "(", ")", ";", "assert", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII"], "ground_truth": [".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ";"], "File": "MCS51FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8316, "Length": 47, "Cover_Rate": 0.3092105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pure_scalable_type_info", "::", "analysis_result", "pure_scalable_type_info", "::", "analyze", "(", "const_tree", "type", ")", "{", "gcc_assert", "(", "pieces", ".", "is_empty", "(", ")", ")", ";", "if", "(", "type", "==", "error_mark_node", ")", "return", "NO_ABI_IDENTITY", ";", "if", "(", "TYPE_SIZE", "(", "type", ")", "&&", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "return", "NO_ABI_IDENTITY", ";", "piece", "p", "="], "ground_truth": ["{", "}", ";"], "File": "aarch64", "Func": "analyze", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8317, "Length": 53, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InVT", ".", "changeVectorElementTypeToInteger", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cv", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "Op", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerVectorFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8318, "Length": 203, "Cover_Rate": 0.7328519855595668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "'i'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'o'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'r'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'w'", ":", "Imm"], "ground_truth": ["|=", "<STR_LIT>", ";", "break", ";"], "File": "RISCVAsmParser", "Func": "addFenceArgOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8319, "Length": 43, "Cover_Rate": 0.3412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovusqb512mem_mask", "(", "(", "unsigned", "long", "long", "*", ")", "__P", ",", "(", "__v8di"], "ground_truth": [")", "__A", ",", "__M", ")", ";"], "File": "avx512fintrin1", "Func": "_mm512_mask_cvtusepi64_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8320, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "*", "opr0", "<<", "<STR_LIT>", ")", ";", "replaceCall", "(", "opr0", ")", ";", "return", "true", ";", "}", "if", "(", "ci_opr1", "==", "<NUM_LIT>", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "<ISA_LIT>LibFunc", "(", "<ISA_LIT>LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "*", "opr0", "<<", "<STR_LIT>", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "<NUM_LIT>", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule"], "ground_truth": ["(", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8321, "Length": 149, "Cover_Rate": 0.3170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "VecSize", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "const", "int", "LUT", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "int", "NumByteElts", "=", "VecSize", "/", "<NUM_LIT>", ";", "MVT", "ByteVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumByteElts", ")", ";", "SDValue", "In", "=", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LUTVec", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumByteElts", ";", "++", "i", ")", "LUTVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "LUT", "[", "i", "%", "<NUM_LIT>", "]", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "InRegLUT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "LUTVec", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Mask0F", "(", "NumByteElts", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "M0F", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "Mask0F", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Four", "(", "NumByteElts", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FourV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "Four", ")", ";", "SDValue", "HighNibbles", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "In", ",", "FourV", ")", ";", "SDValue", "LowNibbles", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "In", ",", "M0F", ")", ";", "SDValue", "HighPopCnt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["ByteVecVT", ",", "InRegLUT", ",", "HighNibbles", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerVectorCTPOPInRegLUT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8322, "Length": 277, "Cover_Rate": 0.7066326530612245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "state", "->", "insns_left", "=", "state", "->", "issue_rate", ";", "memset", "(", "&", "state", "->", "last_set", ",", "<NUM_LIT>", ",", "sizeof", "(", "state", "->", "last_set", ")", ")", ";", "state_reset", "(", "state", "->"], "ground_truth": ["dfa_state", ")", ";"], "File": "mips3", "Func": "mips_sim_reset", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8323, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getPacketBits", "(", "MCInst", "const", "&", "HMI", ")", "{", "unsigned", "const", "ParseFieldOffset", "=", "<NUM_LIT>", ";", "ParseField", "Field", "=", "<ISA_LIT>MCInstrInfo", "::", "isPacketEnd", "(", "HMI", ")", "?", "ParseField", "::"], "ground_truth": ["end", ":", "ParseField", "::", "last0", ";"], "File": "HexagonMCCodeEmitter22", "Func": "getPacketBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8324, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "vl_vtype_info", "::", "same_vtype_p", "(", "const", "vl_vtype_info", "&", "other", ")", "const", "{", "return", "get_sew", "(", ")", "==", "other", ".", "get_sew", "(", ")", "&&", "get_vlmul", "(", ")", "==", "other", ".", "get_vlmul", "(", ")", "&&", "get_ta", "(", ")", "==", "other"], "ground_truth": [".", "get_ta", "(", ")", "&&", "get_ma", "(", ")", "==", "other", ".", "get_ma", "(", ")", ";"], "File": "riscv-vsetvl", "Func": "same_vtype_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8325, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_arm_set_fpscr_nzcvqc", "(", "(", "__builtin_arm_get_fpscr_nzcvqc", "(", ")", "&", "~", "<NUM_LIT>", ")", "|", "(", "*", "__carry", "<<", "<NUM_LIT>", ")", ")", ";", "int32x4_t", "__res", "=", "__builtin_mve_vadcq_sv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vadcq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8326, "Length": 29, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "EltVT", "=", "<STR_LIT>", ";", "MaskVT", "=", "<STR_LIT>", "(", "EltVT", ",", "Mask", ".", "size", "(", ")", ")", ";", "}", "MVT", "LogicVT", "=", "VT", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ";", "APFloat", "AllOnesValue", "=", "APFloat", "::", "getAllOnesValue", "(", "SelectionDAG", "::", "EVTToAPFloatSemantics", "(", "EltVT", ")", ",", "EltVT", ".", "getSizeInBits", "(", ")", ")", ";", "AllOnes", "=", "DAG", ".", "getConstantFP", "(", "AllOnesValue", ",", "DL", ",", "EltVT", ")", ";", "LogicVT", "=", "<STR_LIT>", "(", "EltVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "}", "else", "{", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ";", "AllOnes", "=", "DAG", ".", "getAllOnesConstant", "(", "DL", ",", "EltVT", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VMaskOps", "(", "Mask", ".", "size", "(", ")", ",", "Zero", ")", ";", "SDValue", "V", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "if", "(", "Mask", "[", "i", "]", "%", "Size", "!=", "i", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "V", ")", "V", "=", "Mask", "[", "i", "]", "<", "Size", "?", "V1", ":", "V2", ";", "else", "if", "(", "V", "!=", "(", "Mask", "[", "i", "]", "<", "Size", "?", "V1", ":", "V2", ")", ")", "return", "SDValue", "(", ")", ";", "VMaskOps", "[", "i", "]", "=", "AllOnes", ";", "}", "if", "(", "!", "V", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "lowerShuffleAsBitMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8327, "Length": 269, "Cover_Rate": 0.6529126213592233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFIMachineFrame"], "ground_truth": ["(", ")", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHMachineFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8328, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "GBZ80ISelLowering", "Func": "getScalarShiftAmountTy", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8329, "Length": 16, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "SETCC", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "M680x0InstrInfo", "Func": "IsSETCC", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8330, "Length": 103, "Cover_Rate": 0.44017094017094016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepu64_ph", "(", "__mmask8", "__A", ",", "__m128i", "__B", ")", "{", "return", "__builtin_ia32_vcvtuqq2ph128_mask", "(", "(", "__v2di", ")", "__B"], "ground_truth": [",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvtepu64_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8331, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGR128", "("], "ground_truth": [")", "const", "{"], "File": "SystemZAsmParser (2)", "Func": "isGR128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8332, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "get_attr_cannot_copy"], "ground_truth": ["(", "insn", ")", ";"], "File": "powerpcspe", "Func": "rs6000_cannot_copy_insn_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8333, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName"], "ground_truth": ["(", ")", "const", "{"], "File": "Tile64ISelDAGToDAG", "Func": "getPassName", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8334, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C"], "ground_truth": [")", "const", "override", "{"], "File": "PPCTargetMachine1", "Func": "createPostMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8335, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "+=", "skip", ";", "}", "if", "(", "verbatim", ")", "fputs", "(", "name", ",", "stream", ")", ";", "else", "asm_fprintf", "(", "stream", ","], "ground_truth": ["<STR_LIT>", ",", "name", ")", ";"], "File": "arm", "Func": "arm_asm_output_labelref", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8336, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "createMachObjectWriter", "(", "new", "<ISA_LIT>MachObjectWriter", "(", "CPUType", ",", "CPUSubtype"], "ground_truth": [")", ",", "OS", ",", "true", ")", ";"], "File": "ARM64MachObjectWriter", "Func": "createARM64MachObjectWriter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8337, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_FVCOPY_S", "(", "const", "void", "*", "fvg", ","], "ground_truth": ["void", "*", "fvf", ")", "{"], "File": "ushmedia", "Func": "sh_media_FVCOPY_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8338, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint32_t", "helper_reencode_ldst_pos_imm", "(", "uint32_t", "pInst", ",", "uint32_t", "pImm", ")", "{", "return", "(", "pInst", "&", "~", "(", "get_mask", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")"], "ground_truth": ["|", "(", "(", "pImm", "&", "get_mask", "(", "<NUM_LIT>", ")", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "AArch64RelocationHelpers", "Func": "helper_reencode_ldst_pos_imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8339, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nios2_large_constant_p", "(", "rtx", "x", ")", "{", "return", "(", "nios2_symbolic_constant_p", "(", "x", ")", "||", "nios2_large_unspec_reloc_p", "(", "x", ")", "||", "(", "CONST_INT_P", "(", "x", ")", "&&"], "ground_truth": ["!", "SMALL_INT", "(", "INTVAL", "(", "x", ")", ")", ")", ")", ";"], "File": "nios2", "Func": "nios2_large_constant_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8340, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "expandExtractElementF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "bool", "FP64", ")", "const", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "N", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "N", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SubReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ";", "assert", "(", "!", "(", "Subtarget", ".", "isABI_FPXX", "(", ")", "&&", "!", "Subtarget", ".", "has<ISA_LIT>32r2", "(", ")", ")", ")", ";", "assert", "(", "!", "(", "Subtarget", ".", "isFP64bit", "(", ")", "&&"], "ground_truth": ["!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", ")", ";"], "File": "MipsSEInstrInfo", "Func": "expandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8341, "Length": 140, "Cover_Rate": 0.6542056074766355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "TT", ".", "isArch64Bit", "(", ")"], "ground_truth": [",", "TT", ".", "isOSBinFormatELF", "(", ")", ")", ";"], "File": "WebAssemblyAsmBackend20", "Func": "createWebAssemblyAsmBackend", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8342, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "flag_delete_null_pointer_checks", "=", "<NUM_LIT>", ";", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "<NUM_LIT>", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "<NUM_LIT>", ",", "global_options", ".", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "(", "flag_unwind_tables", "||", "flag_non_call_exceptions", "||", "flag_asynchronous_unwind_tables", ")", "&&", "!", "ACCUMULATE_OUTGOING_ARGS", ")", "{", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fpic", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fPIC", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pie", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fpie", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pie", "==", "<NUM_LIT>", ")", "warning", "(", "OPT_fPIE", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "avr_set_core_architecture", "(", ")", ")", "return", ";", "avr_addr", ".", "sreg", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampx", "=", "<NUM_LIT>"], "ground_truth": ["+", "avr_arch", "->", "sfr_offset", ";"], "File": "avr5", "Func": "avr_option_override", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8343, "Length": 154, "Cover_Rate": 0.7230046948356808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_ES0", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", "."], "ground_truth": ["name", ",", "<STR_LIT>", ")", ")", "error", "(", "<STR_LIT>", ")", ";"], "File": "rl782", "Func": "rl78_option_override", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8344, "Length": 48, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmStreamer", "::", "<ISA_LIT>MCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "formatted_raw_ostream", ">", "os", ",", "bool", "isVerboseAsm", ",", "MCInstPrinter", "*", "printer", ",", "bool", "showInst", ")", ":", "MCStreamer", "(", "Ctx", ")", ",", "OSOwner", "(", "std", "::", "move", "(", "os", ")", ")", ",", "OS", "(", "*", "OSOwner", ")", ",", "MAI", "(", "Ctx", ".", "getAsmInfo", "(", ")", ")", ",", "InstPrinter", "(", "printer", ")", ",", "CommentStream", "(", "CommentToEmit", ")", ",", "IsVerboseAsm", "(", "isVerboseAsm", ")", ",", "ShowInst", "(", "showInst", ")", "{", "assert", "(", "InstPrinter", ")"], "ground_truth": [";"], "File": "F2003fMCAsmStreamer", "Func": "F2003fMCAsmStreamer", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8345, "Length": 82, "Cover_Rate": 0.9879518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vreinterpretv8qiv8qi", "(", "("], "ground_truth": ["int8x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s8_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8346, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "IntVal", ";", "if", "(", "!", "MatchRegisterName", "(", "Parser", ".", "getTok", "(", ")", ",", "RegNo", ",", "IntVal", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Op", "=", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "Dot", ":", "case", "AsmToken", "::", "Dollar", ":", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ")", ")", "break", ";", "default", ":", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "EVal", ")", ")", "Op", "=", "<ISA_LIT>Operand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ";", "else", "Op", "=", "<ISA_LIT>Operand", "::", "CreateExpr", "(", "EVal", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "Op", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Percent", ":", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "if", "(", "MatchRegisterName", "(", "Parser", ".", "getTok", "(", ")", ",", "RegNo", ",", "IntVal", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", "||", "IntVal", "<", "<NUM_LIT>", "||", "IntVal", ">", "<NUM_LIT>", ")", "return"], "ground_truth": ["Error", "(", "S", ",", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser45", "Func": "ParseOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8347, "Length": 306, "Cover_Rate": 0.6375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ImmReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CI", "->", "isZero", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ImmReg", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":"], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "PPCFastISel25", "Func": "PPCMaterializeInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8348, "Length": 88, "Cover_Rate": 0.3308270676691729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalAddressSDNode", "*", "GN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GN", "->", "getGlobal", "(", ")", ";", "unsigned", "Alignment", "=", "GV", "->", "getAlignment", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "GV", "->", "isWeakForLinker", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "SDValue", "PoolAddr", ";", "PoolAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "GlobalAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "PoolAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "true", ",", "true", ",", "<NUM_LIT>", ")", ";", "if", "(", "GN", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GlobalAddr", ",", "DAG", ".", "getConstant", "(", "GN", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ")", ";", "return", "GlobalAddr", ";", "}", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "{", "const", "PointerType", "*", "GVPtrTy", "=", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "GVPtrTy", "->", "getElementType", "(", ")", "->", "isSized", "(", ")", ")", "{", "Alignment", "=", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "GVPtrTy", "->", "getElementType", "(", ")", ")", ";", "}", "else", "{", "Alignment", "=", "<NUM_LIT>", ";", "}", "}", "unsigned", "char", "HiFixup", ",", "LoFixup", ";", "bool", "UseGOT", "=", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "if", "(", "UseGOT", ")", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64ISelLowering123", "Func": "LowerGlobalAddressELFSmall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8349, "Length": 320, "Cover_Rate": 0.6438631790744467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "R16_REG", ";", "i", "<=", "R25_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HS", ")", "for", "(", "regno", "=", "R1_REG", ";", "regno", "<", "R32_REG", ";", "regno", "+=", "<NUM_LIT>", ")", "arc_hard_regno_modes", "[", "regno", "]", "=", "S_MODES", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "i", "<", "ILINK1_REG", ")", "{", "if", "(", "(", "TARGET_Q_CLASS", "||", "TARGET_RRQ_CLASS", ")", "&&", "(", "(", "i", "<=", "R3_REG", ")", "||", "(", "(", "i", ">=", "R12_REG", ")", "&&", "(", "i", "<=", "R15_REG", ")", ")", ")", ")", "arc_regno_reg_class", "[", "i", "]", "=", "ARCOMPACT16_REGS", ";", "else", "arc_regno_reg_class", "[", "i", "]", "=", "GENERAL_REGS", ";", "}", "else", "if", "(", "i", "<", "LP_COUNT", ")", "arc_regno_reg_class", "[", "i", "]", "=", "GENERAL_REGS", ";", "else", "arc_regno_reg_class", "[", "i", "]", "=", "NO_REGS", ";", "arc_regno_reg_class", "[", "CC_REG", "]", "=", "NO_REGS", ";", "arc_regno_reg_class", "[", "FRAME_POINTER_REGNUM", "]", "=", "GENERAL_REGS", ";", "arc_regno_reg_class", "[", "ARG_POINTER_REGNUM", "]", "=", "GENERAL_REGS", ";", "if", "(", "TARGET_DPFP", ")", "for", "(", "i", "=", "R40_REG", ";", "i", "<", "R44_REG", ";", "++", "i", ")", "{", "arc_regno_reg_class", "[", "i", "]", "=", "DOUBLE_REGS", ";", "if", "(", "!", "TARGET_ARGONAUT_SET", ")", "CLEAR_HARD_REG_BIT", "(", "reg_class_contents", "[", "GENERAL_REGS", "]", ",", "i", ")", ";", "}", "else", "{", "arc_regno_reg_class", "[", "R40_REG", "]", "=", "ALL_REGS", ";", "arc_regno_reg_class", "[", "R41_REG", "]", "=", "ALL_REGS", ";", "arc_regno_reg_class", "[", "R42_REG", "]", "=", "ALL_REGS", ";", "arc_regno_reg_class", "[", "R43_REG", "]", "=", "ALL_REGS", ";", "fixed_regs", "[", "R40_REG", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "R41_REG", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "R42_REG", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "R43_REG", "]", "=", "<NUM_LIT>", ";", "arc_hard_regno_modes", "[", "R40_REG", "]", "=", "<NUM_LIT>", ";", "arc_hard_regno_modes", "[", "R42_REG", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_SIMD_SET", ")", "{", "gcc_assert", "(", "ARC_FIRST_SIMD_VR_REG", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ARC_LAST_SIMD_VR_REG", "==", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "ARC_FIRST_SIMD_VR_REG", ";", "i", "<=", "ARC_LAST_SIMD_VR_REG", ";", "i", "++", ")", "arc_regno_reg_class", "[", "i", "]", "=", "SIMD_VR_REGS", ";", "gcc_assert", "(", "ARC_FIRST_SIMD_DMA_CONFIG_REG", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ARC_FIRST_SIMD_DMA_CONFIG_IN_REG", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ARC_FIRST_SIMD_DMA_CONFIG_OUT_REG", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ARC_LAST_SIMD_DMA_CONFIG_REG", "==", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "ARC_FIRST_SIMD_DMA_CONFIG_REG", ";", "i", "<=", "ARC_LAST_SIMD_DMA_CONFIG_REG", ";", "i", "++", ")", "arc_regno_reg_class", "[", "i", "]", "=", "SIMD_DMA_CONFIG_REGS", ";", "}", "arc_regno_reg_class", "[", "PCL_REG", "]", "=", "NO_REGS", ";", "if", "(", "(", "TARGET_V2", "&&", "(", "TARGET_FP_DP_FUSED", "||", "TARGET_FP_SP_FUSED", ")", ")", "||"], "ground_truth": ["TARGET_PLUS_DMPY", ")", "{"], "File": "arc8", "Func": "arc_conditional_register_usage", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8350, "Length": 384, "Cover_Rate": 0.5423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "XNCMISelLowering", "Func": "getTargetNodeName", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8351, "Length": 42, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtaq_u64_f64", "(", "float64x2_t", "__a", ")", "{", "return", "__builtin_aarch64_lrounduv2dfv2di_us", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vcvtaq_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8352, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter"], "ground_truth": [")", ";"], "File": "MipsELFStreamer21", "Func": "createMipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8353, "Length": 13, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticInfoUnsupported", "Diag", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->"], "ground_truth": ["getFunction", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "reportUnknownSyncScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8354, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreAllocLoadStoreOpt", "::", "RescheduleLoadStoreInstrs", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "bool", "RetVal", "=", "false", ";", "DenseMap", "<", "MachineInstr", "*", ",", "unsigned", ">", "MI2LocMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", ">", "Base2LdsMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", ">", "Base2StsMap", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "LdBases", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "StBases", ";", "unsigned", "Loc", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "continue", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isi32Load", "(", "Opc", ")", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", "."], "ground_truth": ["find", "(", "Base", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8355, "Length": 278, "Cover_Rate": 0.3871866295264624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantArray", "*", "InitList", "=", "dyn_cast", "<", "ConstantArray", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ";", "if", "(", "!", "InitList"], "ground_truth": [")", "return", "true", ";"], "File": "NVPTXAsmPrinter15", "Func": "isEmptyXXStructor", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8356, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtps_pd"], "ground_truth": ["(", "__m256", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_cvtps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8357, "Length": 19, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>EmitStore", "(", "EVT", "VT", ",", "unsigned", "SrcReg", ",", "Address", "&", "Addr", ",", "unsigned", "Alignment", ")", "{", "unsigned", "StrOpc", ";", "bool", "useAM3", "=", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "<STR_LIT>", ";", "StrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "StrOpc", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMFastISel41", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8358, "Length": 381, "Cover_Rate": 0.7728194726166329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasArithmeticCbzFusion", "(", ")", "const", "{", "return"], "ground_truth": ["HasArithmeticCbzFusion", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasArithmeticCbzFusion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8359, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "RefMap", ">", "(", "LiveIn", ",", "DFG", ")", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "RegisterAggr", ">", "(", "LiveMap", "[", "B", "]", ",", "DFG", ")", "<<", "'\\n'", ";", "}", "RefMap", "LiveInCopy", "=", "LiveIn", ";", "LiveIn", ".", "clear", "(", ")", ";", "for", "(", "const", "std", "::", "pair", "<", "RegisterId", ",", "NodeRefSet", ">", "&", "LE", ":", "LiveInCopy", ")", "{", "RegisterRef", "LRef", "(", "LE", ".", "first", ")", ";", "NodeRefSet", "&", "NewDefs", "=", "LiveIn", "[", "LRef", ".", "Reg", "]", ";", "const", "NodeRefSet", "&", "OldDefs", "=", "LE", ".", "second", ";", "for", "(", "NodeRef", "OR", ":", "OldDefs", ")", "{", "auto", "DA", "=", "DFG", ".", "addr", "<", "DefNode", "*", ">", "(", "OR", ".", "first", ")", ";", "NodeAddr", "<", "InstrNode", "*", ">", "IA", "=", "DA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "NodeAddr", "<", "BlockNode", "*", ">", "BA", "=", "IA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "if", "(", "B", "!=", "BA", ".", "Addr", "->", "getCode", "(", ")", ")", "{", "NewDefs", ".", "insert", "(", "OR", ")", ";", "continue", ";", "}", "RegisterAggr", "RRs", "(", "TRI", ")", ";", "LRef", ".", "Mask", "=", "OR", ".", "second", ";", "if", "(", "!", "DFG", ".", "IsPreservingDef", "(", "DA", ")", ")", "{", "assert", "(", "!", "(", "IA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "Phi", ")", ")", ";", "if", "(", "RRs", ".", "insert", "(", "DA", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", ")", ".", "hasCoverOf", "(", "LRef", ")", ")", "continue", ";", "}", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "TA", ":", "getAllReachingDefs", "(", "DA", ")", ")", "{", "NodeAddr", "<", "InstrNode", "*", ">", "ITA", "=", "TA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "NodeAddr", "<", "BlockNode", "*", ">", "BTA", "=", "ITA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "if", "(", "BTA", ".", "Addr", "->", "getCode", "(", ")", "!=", "B", ")", "{", "RegisterAggr", "L", "(", "TRI", ")", ";", "L", ".", "insert", "(", "LRef", ")", ".", "clear", "(", "RRs", ")", ";", "assert", "(", "!", "L", ".", "empty", "(", ")", ")", ";", "NewDefs", ".", "insert", "(", "{", "TA", ".", "Id", ",", "L", ".", "begin", "(", ")", "->", "second", "}", ")", ";", "break", ";", "}", "if", "(", "!", "(", "TA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "Preserving", ")", ")", "RRs", ".", "insert", "(", "TA", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", ")", ";", "if", "(", "RRs", ".", "hasCoverOf", "(", "LRef", ")", ")", "break", ";", "}", "}", "}", "emptify", "(", "LiveIn", ")", ";", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "RefMap", ">", "(", "LiveIn", ",", "DFG", ")", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "RegisterAggr", ">", "(", "LiveMap", "[", "B", "]", ",", "DFG"], "ground_truth": [")", "<<", "'\\n'", ";"], "File": "RDFLiveness10", "Func": "traverse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8360, "Length": 458, "Cover_Rate": 0.4232902033271719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_andnot_ps", "("], "ground_truth": ["__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ")", "{"], "File": "avx512dqintrin", "Func": "_mm512_mask_andnot_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8361, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignment", "=", "TYPE_ALIGN", "(", "TYPE_MAIN_VARIANT"], "ground_truth": ["(", "type", ")", ")", ";"], "File": "loongarch", "Func": "loongarch_function_arg_boundary", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8362, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV16F32VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ","], "ground_truth": ["V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8363, "Length": 115, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NONE", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET2", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDO", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "ARMELFObjectWriter35", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8364, "Length": 382, "Cover_Rate": 0.4993464052287582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector"], "ground_truth": ["(", ")", ")", "{"], "File": "AAPISelLowering", "Func": "getSetCCResultType", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8365, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_min_epi16", "(", "__m128i", "__W", ",", "__mmask8"], "ground_truth": ["__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_min_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8366, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCmpxchg8b", "(", ")"], "ground_truth": ["const", "{"], "File": "X86Subtarget100", "Func": "hasCmpxchg8b", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8367, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "addTargetIndex", "(", "AMDGPU", "::", "TI_CONSTDATA_START", ")", ".", "addReg", "(", "AMDGPU", "::", "SCC", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADDC_U32", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "SCC", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "SCC", ",", "RegState", "::", "Implicit", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SGPR_USE", ":", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "{", "unsigned", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "AMDGPU", "::", "sub0", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "AMDGPU", "::", "sub1", ")", ";", "const", "MachineOperand", "&", "SrcOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "!", "SrcOp", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "SrcOp", ".", "isImm", "(", ")", ")", "{", "APInt", "Imm", "(", "<NUM_LIT>", ",", "SrcOp", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DstLo", ")", ".", "addImm", "(", "Imm", ".", "getLoBits", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DstHi", ")", ".", "addImm", "(", "Imm", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "SIInstrInfo119", "Func": "expandPostRAPseudo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8368, "Length": 297, "Cover_Rate": 0.5614366729678639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_loadu_epi16", "(", "__mmask8"], "ground_truth": ["__U", ",", "void", "const", "*", "__P", ")", "{"], "File": "avx512vlbwintrin4", "Func": "_mm_maskz_loadu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8369, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", "==", "<STR_LIT>", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "if", "(", "TuneCPU", ".", "empty", "(", ")", ")", "TuneCPU", "=", "CPU", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FS", ")", ";", "if", "(", "Is64Bit", ")", "{", "XLenVT", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "RISCVSubtarget", "Func": "initializeSubtargetDependencies", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8370, "Length": 52, "Cover_Rate": 0.37410071942446044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Subtarget", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo113", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8371, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "recog_memoized", "(", "succ", ")", "==", "CODE_FOR_doloop_end_i", "&&", "(", "JUMP_P", "(", "pred", ")", "||", "CALL_P", "(", "pred", ")", "||", "GET_CODE", "(", "PATTERN", "("], "ground_truth": ["pred", ")", ")", "==", "SEQUENCE", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arc4", "Func": "arc_hazard", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8372, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "IVIdx", "=", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "MCSection", "*", "IV", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", "+", "IVIdx", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF"], "ground_truth": ["::", "SHF_EXECINSTR", ")", ";"], "File": "MSP430AsmPrinter22", "Func": "EmitInterruptVectorSection", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8373, "Length": 43, "Cover_Rate": 0.32575757575757575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "ImmVal", "=", "CN", "->", "getSExtValue", "(", ")", ";", "if", "(", "ImmVal", ">=", "-", "<NUM_LIT>", "&&", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ImmVal", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "else", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "}", "SDValue", "Splat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CmpVT", ",", "Imm", ")", ";", "SDValue", "ID", "=", "DAG", ".", "getTargetConstant", "(", "ReplacementIID", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Op0", ",", "Op1", ";", "if", "(", "Invert", ")", "{", "Op0", "=", "Splat", ";", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "Splat", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ID"], "ground_truth": [",", "Pred", ",", "Op0", ",", "Op1", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "tryConvertSVEWideCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8374, "Length": 264, "Cover_Rate": 0.6330935251798561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "HexagonHardwareLoops", "Func": "isInvalidLoopOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8375, "Length": 64, "Cover_Rate": 0.48120300751879697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DCI", ".", "CombineTo", "(", "OrigOp", ".", "getNode", "(", ")", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Op2", ")", ")", ";", "return", "true", ";", "}", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "EltVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "!=", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", ")", "return", "false", ";", "return", "BitcastAndCombineShuffle", "(", "Opcode", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>"], "ground_truth": [":", "{"], "File": "X86ISelLowering143", "Func": "combineBitcastForMaskedOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8376, "Length": 125, "Cover_Rate": 0.30413625304136255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "readInstruction32", "(", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "uint64_t", "&", "size", ",", "uint32_t", "&", "insn", ",", "bool", "isBigEndian", ")", "{", "uint8_t", "Bytes", "[", "<NUM_LIT>", "]", ";", "if", "(", "region", ".", "readBytes", "(", "address", ",", "<NUM_LIT>", ",", "(", "uint8_t", "*", ")", "Bytes", ",", "NULL", ")", "==", "-", "<NUM_LIT>", ")", "{", "size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "MipsDisassembler23", "Func": "readInstruction32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8377, "Length": 62, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallFrameOptimization", "(", ")", ":", "MachineFunctionPass"], "ground_truth": ["(", "ID", ")", "{"], "File": "X86CallFrameOptimization1", "Func": "X86CallFrameOptimization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8378, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "<NUM_LIT>", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Cost", "<<", "<STR_LIT>", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "<NUM_LIT>", ";", "UP", ".", "UnrollAndJam", "=", "true"], "ground_truth": [";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8379, "Length": 190, "Cover_Rate": 0.5654761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MinOffset", "=", "-", "<NUM_LIT>", ";", "for", "(", "SDNode", "*", "N", ":", "GN", "->", "uses", "(", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "MinOffset", "=", "std", "::", "min", "(", "MinOffset", ",", "C", "->"], "ground_truth": ["getZExtValue", "(", ")", ")", ";"], "File": "AArch64ISelLowering47", "Func": "performGlobalAddressCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8380, "Length": 96, "Cover_Rate": 0.3096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Commute", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Commute", "&&", "MayFoldLoad", "(", "N1", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N1", ")", "||", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N1", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ")", "||", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "Promote", "="], "ground_truth": ["true", ";"], "File": "X86ISelLowering102", "Func": "IsDesirableToPromoteOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8381, "Length": 111, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sym", "=", "XEXP", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "gcc_assert", "(", "SPARC_SYMBOL_REF_TLS_P", "(", "sym", ")", ")", ";", "sym", "=", "legitimize_tls_address", "(", "sym", ")", ";", "if", "(", "addend", ")", "{", "sym", "=", "gen_rtx_PLUS", "(", "mode", ",", "sym", ",", "addend", ")", ";", "sym", "=", "force_operand", "(", "sym", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "sym", ";", "}", "if", "(", "flag_pic", "&&", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "pic_address_needs_scratch", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LABEL_REF", "&&", "mode", "==", "SImode", ")", "{", "emit_insn", "(", "gen_movsi_pic_label_ref", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LABEL_REF", "&&", "mode", "==", "DImode", ")", "{", "gcc_assert", "(", "TARGET_ARCH64", ")", ";", "emit_insn", "(", "gen_movdi_pic_label_ref", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "true", ";", "}", "if", "(", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "(", "reload_in_progress", "?", "operands", "[", "<NUM_LIT>", "]", ":", "NULL_RTX", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "SPARC_FP_REG_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "||", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", "||", "VECTOR_MODE_P", "(", "mode", ")", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "mode", ")", ";", "if", "(", "(", "TARGET_VIS", "||", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "SPARC_FIRST_FP_REG", ")", "&&", "const_zero_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "SPARC_FIRST_FP_REG", "&&", "(", "mode", "==", "SFmode", "||", "(", "mode", "==", "DFmode", "&&", "(", "reload_completed", "||", "reload_in_progress", ")", ")", ")", ")", "return", "false", ";", "operands", "[", "<NUM_LIT>", "]", "=", "force_const_mem", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "reload_in_progress", ")", "operands", "[", "<NUM_LIT>", "]", "=", "validize_mem", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "false", ";", "}", "if", "(", "!", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "HIGH", "||", "input_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "break", ";", "case", "HImode", ":", "case"], "ground_truth": ["SImode", ":"], "File": "sparc3", "Func": "sparc_expand_move", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8382, "Length": 440, "Cover_Rate": 0.6853582554517134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "llvm_report_error", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "GVStubs", ".", "insert", "(", "Name", ")", ";", "O", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "TAI", "->", "getGlobalPrefix", "(", ")", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress"], "ground_truth": [":", "{"], "File": "SPUAsmPrinter1", "Func": "printOp", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8383, "Length": 164, "Cover_Rate": 0.5578231292517006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZksed", "(", ")", "const", "{", "return"], "ground_truth": ["HasStdExtZksed", ";"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZksed", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8384, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tryParseRegisterOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "bool", "is64BitReg", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "RegNo", "=", "-", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsAsmParser44", "Func": "tryParseRegisterOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8385, "Length": 33, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getFPImm", "(", ")"], "ground_truth": [")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addFPImmOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8386, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "NewMI", ")", ";", "return"], "ground_truth": ["SplitBB", ";"], "File": "SILowerControlFlow30", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8387, "Length": 80, "Cover_Rate": 0.3524229074889868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ")", "<<", "<NUM_LIT>", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "(", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "RegBits", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")"], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter1", "Func": "getMemRIXEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8388, "Length": 100, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Arg", "=", "ShAmtOp", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "Arg", "!=", "BaseShAmt", ")", "{", "return", "SDValue", "(", ")", ";", "}", "}", "}", "else", "if", "(", "ShAmtOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSplatMask", "(", "ShAmtOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "ShAmtOp", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "EltVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "else", "if", "(", "EltVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BaseShAmt", ")", ";", "SDValue", "ValOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "ValOp", ",", "BaseShAmt", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "ValOp", ",", "BaseShAmt", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "ValOp", ",", "BaseShAmt", ")", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86ISelLowering160", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8389, "Length": 272, "Cover_Rate": 0.38472418670438474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_alignr_epi64", "(", "__m512i", "__A", ",", "__m512i", "__B"], "ground_truth": [",", "const", "int", "__imm", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_alignr_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8390, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind"], "ground_truth": [")", "const", "{"], "File": "MipsTargetObjectFile", "Func": "IsGlobalInSmallSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8391, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_i64scatter_pd", "(", "double", "*", "__addr", ",", "__mmask8", "__mask", ",", "__m256i", "__index", ",", "__m256d", "__v1", ",", "const", "int", "__scale", ")", "{", "__builtin_ia32_scatterdiv4df", "(", "__addr", ",", "__mask", ",", "(", "__v4di", ")", "__index", ","], "ground_truth": ["(", "__v4df", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mask_i64scatter_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8392, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodePSHUFHWMask", "(", "unsigned", "NumElts", ",", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";"], "ground_truth": ["l", "+=", "<NUM_LIT>", ")", "{"], "File": "X86ShuffleDecode10", "Func": "DecodePSHUFHWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8393, "Length": 33, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rx_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "ret_type", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", "&&", "!", "COMPLEX_MODE_P", "(", "mode", ")", "&&", "!", "VECTOR_TYPE_P", "(", "ret_type", ")", "&&", "!"], "ground_truth": ["VECTOR_MODE_P", "(", "mode", ")", ")", "return", "gen_rtx_REG", "(", "SImode", ",", "FUNC_RETURN_REGNUM", ")", ";"], "File": "rx", "Func": "rx_function_value", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8394, "Length": 66, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "if", "(", "!", "CallingConvSupported", "(", "CallConv", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "for", "(", "const", "<STR_LIT>", "&", "In", ":", "Ins", ")", "{", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL"], "ground_truth": [",", "DAG", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering21", "Func": "LowerFormalArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8395, "Length": 179, "Cover_Rate": 0.45897435897435895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "<ISA_LIT>AnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "<ISA_LIT>AnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "||", "(", "Seq", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill"], "ground_truth": [")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";"], "File": "MipsSEInstrInfo10", "Func": "loadImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8396, "Length": 272, "Cover_Rate": 0.8071216617210683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "InputVector", ".", "getResNo", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "Extract", "=", "*", "UI", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "|=", "<NUM_LIT>", "<<", "Extract", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "InputVector", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "EVT", "VecIdxTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getVectorIdxTy", "(", "DL", ")", ";", "SDValue", "BottomHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "TopHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "<STR_LIT>", ",", "DL", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ",", "ShAmt", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ",", "ShAmt", ")", ")", ";", "}", "else", "{", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "SrcVT", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl"], "ground_truth": [",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "X86ISelLowering115", "Func": "combineExtractVectorElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8397, "Length": 473, "Cover_Rate": 0.46418056918547596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UP", ".", "UpperBound", "=", "true", ";", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "BasicTTIImplBase", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";", "UP", ".", "OptSizeThreshold", "=", "<NUM_LIT>", ";", "UP", ".", "PartialOptSizeThreshold", "=", "<NUM_LIT>", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "<STR_LIT>", ")", ")", "return", ";", "InstructionCost", "Cost", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo41", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8398, "Length": 148, "Cover_Rate": 0.3064182194616977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "checkGetRegHazards", "(", "MachineInstr", "*", "GetRegInstr", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "GetRegHWReg", "=", "getHWReg", "(", "TII", ",", "*"], "ground_truth": ["GetRegInstr", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "checkGetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8399, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_comgt_epu64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "xopintrin", "Func": "_mm_comgt_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8400, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "best", "=", "<NUM_LIT>", ";", "int", "cost", ",", "best_cost", "=", "<NUM_LIT>", ";", "int", "best_right", "=", "<NUM_LIT>", ",", "best_len", "=", "<NUM_LIT>", ";", "int", "i", ";", "int", "can_ext", ";", "if", "(", "left", "<", "<NUM_LIT>", "||", "left", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "mask_rtx", ")", ")", "mask", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "mask_rtx", ")", ">>", "left", ";", "else", "mask", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "GET_MODE_MASK", "(", "SImode", ")", ">>", "left", ";", "lsb", "=", "(", "(", "mask", "^", "(", "mask", "-", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "right", "=", "exact_log2", "(", "lsb", ")", ";", "mask2", "=", "~", "(", "mask", "+", "lsb", "-", "<NUM_LIT>", ")", ";", "lsb2", "=", "(", "(", "mask2", "^", "(", "mask2", "-", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "mask2", ")", "best_cost", "=", "ashl_lshr_seq", "[", "right", "]", ".", "insn_count", "+", "ashl_lshr_seq", "[", "right", "+", "left", "]", ".", "insn_count", ";", "else", "if", "(", "!", "right", "&&", "mask2", "==", "~", "(", "lsb2", "-", "<NUM_LIT>", ")", ")", "{", "int", "late_right", "=", "exact_log2", "(", "lsb2", ")", ";", "best_cost", "=", "ashl_lshr_seq", "[", "left", "+", "late_right", "]", ".", "insn_count", "+", "ashl_lshr_seq", "[", "late_right", "]", ".", "insn_count", ";", "}", "if", "(", "mask2", "==", "~", "(", "lsb2", "-", "<NUM_LIT>", ")", ")", "{", "int", "width", ",", "first", ";", "for", "(", "width", "=", "<NUM_LIT>", ";", "width", "<=", "<NUM_LIT>", ";", "width", "+=", "<NUM_LIT>", ")", "{", "if", "(", "lsb2", "==", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "width", ")", "{", "cost", "=", "<NUM_LIT>", "+", "ext_ashl_lshr_seq", "[", "right", "]", ".", "insn_count"], "ground_truth": ["+", "ext_ashl_lshr_seq", "[", "left", "+", "right", "]", ".", "insn_count", ";"], "File": "sh", "Func": "shl_and_kind", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8401, "Length": 259, "Cover_Rate": 0.40092879256965946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo21", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8402, "Length": 37, "Cover_Rate": 0.30833333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFTypeFunc", "::", "BTFTypeFunc", "(", "StringRef", "FuncName", ",", "uint32_t", "ProtoTypeId", ",", "uint32_t", "Scope", ")"], "ground_truth": [":", "Name", "(", "FuncName", ")", "{"], "File": "BTFDebug1", "Func": "BTFTypeFunc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8403, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "DispOp", ".", "isImm", "(", ")", ")", "{", "if", "(", "FixupKind", "!=", "FK_PCRel_1", "&&", "FixupKind", "!=", "FK_PCRel_2", "&&", "FixupKind", "!=", "FK_PCRel_4", ")", "{", "EmitConstant", "(", "DispOp", ".", "getImm", "(", ")", "+", "ImmOffset", ",", "Size", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}", "Expr", "=", "MCConstantExpr", "::", "create", "(", "DispOp", ".", "getImm", "(", ")", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "DispOp", ".", "getExpr", "(", ")", ";", "}", "if", "(", "(", "FixupKind", "==", "FK_Data_4", "||", "FixupKind", "==", "FK_Data_8", "||", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", "{", "GlobalOffsetTableExprKind", "Kind", "=", "StartsWithGlobalOffsetTable", "(", "Expr", ")", ";", "if", "(", "Kind", "!=", "GOT_None", ")", "{", "assert", "(", "ImmOffset", "==", "<NUM_LIT>", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "FixupKind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Size", "==", "<NUM_LIT>", ")", ";", "FixupKind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Kind", "==", "GOT_Normal", ")", "ImmOffset", "=", "CurByte", ";", "}", "else", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "if", "(", "HasSecRelSymbolRef", "(", "Expr", ")", ")", "{", "FixupKind", "=", "MCFixupKind", "(", "FK_SecRel_4", ")", ";", "}", "}", "else", "if", "(", "Expr", "->", "getKind", "(", ")", "=="], "ground_truth": ["MCExpr", "::", "Binary", ")", "{"], "File": "X86MCCodeEmitter12", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8404, "Length": 208, "Cover_Rate": 0.4964200477326969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "JmpOpcode", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JmpOpcode", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "JmpOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "ConditionCode", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "int", "JmpOpcode", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JmpOpcode", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "JmpOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineOperand", "&", "dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "imm", ".", "isImm", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TL45InstrInfo", "Func": "expandPostRAPseudo", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8405, "Length": 189, "Cover_Rate": 0.5067024128686327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")"], "ground_truth": ["==", "CodeGenOpt", "::", "None", ";"], "File": "AArch64TargetMachine33", "Func": "addPreLegalizeMachineIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8406, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "DataSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getData", "(", ")", ")", ";", "BSSSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";", "ReadOnlySection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "StaticCtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "StaticDtorSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "LSDASection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "EHFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfAbbrevSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfInfoSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfPubTypesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfDebugInlineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfStrSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::"], "ground_truth": ["getMetadata", "(", ")", ")", ";"], "File": "NVPTXTargetObjectFile (2)", "Func": "Initialize", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8407, "Length": 249, "Cover_Rate": 0.7980769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_DOUBLE", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "AND", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "mcore_and_cost", "(", "x", ")", ")", ";", "return", "true", ";", "case", "IOR", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "mcore_ior_cost", "(", "x", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "mcore4", "Func": "mcore_rtx_costs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8408, "Length": 45, "Cover_Rate": 0.30201342281879195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";", "return", "MIB", ".", "addReg", "(", "Reg"], "ground_truth": [",", "State", ",", "SubIdx", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "AddSubReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8409, "Length": 38, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>OptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>MemIntrinsicResults", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGSort", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::"], "ground_truth": ["None", ")", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine17", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8410, "Length": 74, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasZeroCycleZeroingFPWorkaround", "(", ")", "const", "{", "return", "HasZeroCycleZeroingFPWorkaround"], "ground_truth": [";"], "File": "AArch64Subtarget (2)1", "Func": "hasZeroCycleZeroingFPWorkaround", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8411, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "(", "unsigned", ")", "SU", "->", "Preds", ".", "size", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "{", "const", "MCInstrDesc", "*", "PredMCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", "->", "Preds", "[", "i", "]", ".", "getSUnit", "(", ")", ")", ";", "if", "(", "!", "PredMCID", "||", "PredMCID", "->", "getSchedClass", "(", ")", "!=", "<STR_LIT>", "::", "IIC_SprMTSPR", ")", "continue", ";", "if", "(", "SU", "->", "Preds", "[", "i", "]", ".", "isCtrl", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CurGroup", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "if", "(", "SU", "->", "Preds", "[", "i", "]", ".", "getSUnit", "(", ")", "=="], "ground_truth": ["CurGroup", "[", "j", "]", ")", "return", "true", ";"], "File": "PPCHazardRecognizers", "Func": "isBCTRAfterSet", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8412, "Length": 124, "Cover_Rate": 0.7167630057803468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "getLastNonDebugInstr", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBlockInRange", "(", "MI", ",", "NewDest", ",", "getBranchDisplacementBits", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "unsigned", "OpNum", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "invertBccCondition", "(", "MI", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond"], "ground_truth": [";"], "File": "AArch64BranchRelaxation1", "Func": "fixupConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8413, "Length": 227, "Cover_Rate": 0.36553945249597425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Or", "=", "N", ";", "if", "(", "Or", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Srl", "=", "Or", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Or", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint32_t", "VC1", "=", "Or", ".", "getConstantOperandVal", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "RISCVISelDAGToDAG23", "Func": "SelectSROIW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8414, "Length": 70, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "NumElts", "=", "VVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "EltVT", "=", "VVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "VVT", ".", "is512BitVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "if", "(", "EltVT", "=="], "ground_truth": ["<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "switch", "(", "NumElts", ")", "{"], "File": "X86ISelLowering152", "Func": "getSetCCResultType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8415, "Length": 95, "Cover_Rate": 0.31456953642384106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabavq_p_u8", "(", "uint32_t", "__a", ",", "uint8x16_t", "__b", ",", "uint8x16_t"], "ground_truth": ["__c", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vabavq_p_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8416, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Is64Bit", "&&", "(", "!", "TargetTriple", ".", "isX32", "(", ")", "&&", "!", "TargetTriple", ".", "isOSNaCl"], "ground_truth": ["(", ")", ")", ";"], "File": "X86Subtarget (2)2", "Func": "isTarget64BitLP64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8417, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "fini_section", "(", ")", "\\", "{", "\\", "if", "(", "(", "!", "TARGET_ELF", ")", "&&", "in_section", "!=", "in_fini", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "FINI_SECTION_ASM_OP", ")", ";"], "ground_truth": ["\\", "in_section", "=", "in_fini", ";", "\\", "}", "\\", "}"], "File": "sco5", "Func": "fini_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8418, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName"], "ground_truth": ["(", ")", "const", "override", "{"], "File": "SIInsertWaits15", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8419, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo"], "ground_truth": ["&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{"], "File": "P2MCTargetDesc", "Func": "createP2MCInstPrinter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8420, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulhq_x_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmulhq_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8421, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tryOptCompareBranchFedByICmp", "(", "I", ",", "ICmp", ",", "MIB", ")", ")", "return", "true", ";", "MachineBasicBlock", "*", "DestMBB", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "auto", "PredOp", "=", "ICmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "emitIntegerCompare", "(", "ICmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ICmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "PredOp", ",", "MIB", ")", ";", "const", "<STR_LIT>", "CC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "PredOp", ".", "getPredicate", "(", ")", ")", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")"], "ground_truth": [".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "DestMBB", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectCompareBranchFedByICmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8422, "Length": 104, "Cover_Rate": 0.6380368098159509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "<NUM_LIT>", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")"], "ground_truth": [")", "imm", "*=", "-", "<NUM_LIT>", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8423, "Length": 25, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":"], "ground_truth": ["<STR_LIT>", "(", "fg", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_FMOV_SL", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8424, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "{"], "File": "NVPTXLowerAggrCopies1", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8425, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "is2Addr", "&&", "Entry", ".", "PredCC2", "==", "<NUM_LIT>", ")", "||", "(", "!", "is2Addr", "&&", "Entry", ".", "PredCC1", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "Pred", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "HasCC", ")", "{", "if", "(", "!", "LiveCPSR", ")", "{", "HasCC", "=", "true", ";", "CCDead", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";", "}", "}", "else", "{", "if", "(", "HasCC"], "ground_truth": [")", "return", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyPredAndCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8426, "Length": 69, "Cover_Rate": 0.3988439306358382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "|"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vorrq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8427, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PO", "+", "UnknownPadding", "(", "LogAlign"], "ground_truth": [",", "internalKnownBits", "(", ")", ")", ";"], "File": "AArch64BranchFixupPass1", "Func": "postOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8428, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ApplyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t"], "ground_truth": ["Value", ")", "const", "{"], "File": "PPCAsmBackend26", "Func": "ApplyFixup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8429, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_loadsd_mask", "(", "__P", ","], "ground_truth": ["(", "__v2df", ")", "__W", ",", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_load_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8430, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLocalMemorySize", "(", ")", "const"], "ground_truth": ["{"], "File": "AMDGPUSubtarget1", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8431, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has65C02", "(", ")", "const", "{", "return", "Has65C02Insns"], "ground_truth": [";"], "File": "MOSSubtarget", "Func": "has65C02", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8432, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Base", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", ".", "IndexReg", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", ".", "Index", "=", "nullptr", ";", "Op", "->", "Mem", ".", "Offset", "=", "Imm", ";", "return"], "ground_truth": ["Op", ";"], "File": "VEAsmParser (2)", "Func": "MorphToMEMzi", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8433, "Length": 35, "Cover_Rate": 0.49295774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "if", "(", "!", "AllowSideEntry", "&&", "SrcMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")"], "ground_truth": ["return", "Not_SinglePath", ";"], "File": "AMDILCFGStructurizer", "Func": "singlePathTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8434, "Length": 34, "Cover_Rate": 0.33663366336633666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rounded", "=", "vec_rint", "(", "__A", ")", ";", "temp", "=", "vec_cts", "(", "rounded", ",", "<NUM_LIT>", ")", ";", "result", "=", "(", "__vector", "unsigned", "long", "long", ")", "vec_pack", "(", "temp", ",", "temp", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "result", ")", "["], "ground_truth": ["<NUM_LIT>", "]", ";"], "File": "xmmintrin", "Func": "_mm_cvtps_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8435, "Length": 47, "Cover_Rate": 0.5802469135802469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "IsN64", ")", "return", "getAddrNonPIC", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "MipsISelLowering (2)", "Func": "lowerBlockAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8436, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>ScalarSSEf64", "&&", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "const", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "X86FastISel103", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8437, "Length": 104, "Cover_Rate": 0.832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "auto", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "switch", "(", "Def", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "None", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "RISCVInstrInfo26", "Func": "getAsIntImmediate", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8438, "Length": 52, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_s32", "(", "int32x2_t", "__a", ")", "{", "return", "(", "poly16x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_p16_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8439, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDValue", "Elt", ":", "Op", "->", "ops", "(", ")", ")", "{", "SDValue", "LHS", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "LHSElts", ".", "push_back", "(", "LHS", ")", ";", "RHSElts", ".", "push_back", "(", "RHS", ")", ";", "}", "SDValue", "LHS", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "LHSElts", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "RHSElts", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL"], "ground_truth": [",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "File": "X86ISelLowering115", "Func": "lowerBuildVectorToBitOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8440, "Length": 107, "Cover_Rate": 0.4083969465648855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "BPFRegisterInfo12", "Func": "hasBasePointer", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8441, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>ResourceModel", "(", ")", "{", "delete", "ResourcesModel"], "ground_truth": [";"], "File": "TPCMachineScheduler", "Func": "~TPCResourceModel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8442, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc"], "ground_truth": ["=", "<STR_LIT>", ";"], "File": "ARMFastISel15", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8443, "Length": 245, "Cover_Rate": 0.4029605263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "<NUM_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma"], "ground_truth": [")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "File": "MBlazeAsmParser1", "Func": "ParseDirectiveWord", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8444, "Length": 78, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "isa_str", "(", "const", "struct", "loongarch_isa", "*", "isa", ",", "char", "separator", ")", "{", "APPEND_STRING", "(", "loongarch_isa_base_strings", "[", "isa", "->", "base", "]", ")", "APPEND1", "(", "separator", ")", "if", "(", "isa", "->", "fpu", "==", "ISA_EXT_NOFPU", ")", "{", "APPEND_STRING", "(", "<STR_LIT>", "OPTSTR_ISA_EXT_FPU", ")", "}", "else", "{", "APPEND_STRING", "(", "OPTSTR_ISA_EXT_FPU", ")", "APPEND_STRING", "(", "loongarch_isa_ext_strings", "[", "isa"], "ground_truth": ["->", "fpu", "]", ")", "}"], "File": "loongarch-opts", "Func": "isa_str", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8445, "Length": 60, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "input", "=", "gen_rtx_REG", "(", "vecmode", ",", "REGNO", "(", "input", ")", ")", ";", "emit_move_insn", "(", "value", ",", "CONST0_RTX", "(", "vecmode", ")", ")", ";", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_sse_movss", "(", "value", ",", "value", ",", "input", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_movsd", "(", "value", ",", "value", ",", "input", ")", ")", ";", "}", "emit_move_insn", "(", "large", ",", "two31", ")", ";", "emit_move_insn", "(", "zero_or_two31", ",", "MEM_P", "(", "two31", ")", "?", "large", ":", "two31", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "LE", ",", "vecmode", ",", "large", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "large", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vecmode", ",", "zero_or_two31", ",", "large", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "zero_or_two31"], "ground_truth": [",", "x", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_split_convert_uns_si_sse", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8446, "Length": 119, "Cover_Rate": 0.3439306358381503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "~", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ";", "return", "<STR_LIT>", "(", "Val", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "isLogicalImm32Not", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8447, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getDispSize", "(", ")"], "ground_truth": ["==", "<NUM_LIT>", ";"], "File": "M68kISelDAGToDAG", "Func": "isDisp8", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8448, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "TD", "->", "getPointerSize", "(", ")", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ","], "ground_truth": ["MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8449, "Length": 112, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm7", "(", ")", "const", "{", "return", "isImmediate", "<", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8450, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm12Lsb0", "(", ")", "const", "{", "return", "isBareSimmNLsb0", "<", "<NUM_LIT>", ">", "("], "ground_truth": [")", ";"], "File": "RISCVAsmParser", "Func": "isSImm12Lsb0", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8451, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcled_u64", "(", "uint64_t", "__a", ",", "uint64_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vcled_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8452, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "ObjectOffset", "+", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")"], "ground_truth": [",", "<STR_LIT>", "}", ";"], "File": "AArch64FrameLowering103", "Func": "getStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8453, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "emitInt32", "(", "R_00B860_COMPUTE_TMPRING_<ISA_LIT>ZE", ")", ";", "OutStreamer", "->", "emitInt32", "(", "S_00B860_WAVE<ISA_LIT>ZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ")", ";", "}", "else", "{", "OutStreamer", "->", "emitInt32", "(", "RsrcReg", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_0286E8_SPI_TMPRING_<ISA_LIT>ZE", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_0286E8_WAVE<ISA_LIT>ZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "OutStreamer", "->", "emitInt32", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ")", ";", "OutStreamer", "->", "emitInt32", "(", "S_00B02C_EXTRA_LDS_<ISA_LIT>ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks"], "ground_truth": [")", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8454, "Length": 108, "Cover_Rate": 0.38848920863309355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&"], "ground_truth": ["OS", ")", "const", "override", "{"], "File": "AMDGPUAsmBackend11", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8455, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "StructType", "=", "PType", "->", "getElementType", "(", ")", ";", "unsigned", "AS", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getAllocaAddrSpace", "(", ")", ";", "AllocaInst", "*", "AllocA", "=", "new", "AllocaInst", "(", "StructType", ",", "AS", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "AllocA", "->", "setAlignment", "(", "Func", "->", "getParamAlignment", "(", "Arg", "->", "getArgNo", "(", ")", ")", ")", ";", "Arg", "->", "replaceAllUsesWith", "(", "AllocA", ")", ";", "Value", "*", "ArgInParam", "=", "new", "AddrSpaceCastInst", "(", "Arg", ",", "PointerType", "::", "get", "(", "StructType", ",", "ADDRESS_SPACE_PARAM", ")", ","], "ground_truth": ["Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";"], "File": "NVPTXLowerArgs1", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8456, "Length": 97, "Cover_Rate": 0.521505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Out", ".", "EmitInstruction", "(", "Inst", ",", "*", "STI"], "ground_truth": [",", "PrintSchedInfoEnabled", ")", ";"], "File": "X86AsmInstrumentation1", "Func": "EmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8457, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeUImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Imm", "+", "P", ")", ")", ";"], "File": "LoongArchDisassembler", "Func": "decodeUImmOperand", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8458, "Length": 47, "Cover_Rate": 0.8867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "imm", "|=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm8", "(", "Inst", ",", "imm", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8459, "Length": 92, "Cover_Rate": 0.5644171779141104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "CGBR", "("], "ground_truth": [")", ";"], "File": "M68kInstrInfo (2)", "Func": "createM68kGlobalBaseRegPass", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8460, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "-", "MFI", ".", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "const", "MCPhysReg", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "{", "unsigned", "Size", "=", "TRI", ".", "getSpillSize", "(", "*", "TRI", ".", "getMinimalPhysRegClass", "(", "*", "R", ")", ")", ";", "Offset", "=", "alignTo", "(", "Offset", "+", "Size", ",", "Size", ")", ";", "}", "unsigned", "MaxAlign", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "MFI", ".", "getObjectIndexEnd", "(", ")", "||", "MaxAlign", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Offset", "=", "alignTo", "(", "Offset", "+", "MFI", ".", "getObjectSize", "(", "I", ")", ",", "MaxAlign", ")", ";", "if", "(", "MFI", ".", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "Offset", "=", "alignTo", "(", "Offset", "+", "MFI", ".", "getMaxCallFrameSize", "(", ")", ",", "std", "::", "max", "(", "MaxAlign", ",", "getStackAlignment", "(", ")", ")", ")", ";", "return", "alignTo", "(", "Offset", ",", "getStackAlignment"], "ground_truth": ["(", ")", ")", ";"], "File": "MipsFrameLowering35", "Func": "estimateStackSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8461, "Length": 197, "Cover_Rate": 0.8454935622317596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsCheriPurecapABI", "=", "ABI", "!=", "<STR_LIT>", "&&", "<STR_LIT>", "(", "ABI", ")", ";", "CommentString", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["DwarfCFI", ";"], "File": "RISCVMCAsmInfo5", "Func": "RISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8462, "Length": 29, "Cover_Rate": 0.4084507042253521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseVector", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "VideocoreAsmParser", "Func": "parseVector", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8463, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "short", ")", "__builtin_altivec_vmuloub", "(", "(", "vector", "signed", "char", ")", "a1"], "ground_truth": [",", "(", "vector", "signed", "char", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_vmuloub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8464, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "("], "ground_truth": [")", ";"], "File": "ARCOptAddrMode", "Func": "getAnalysisUsage", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8465, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "std", "::", "string", "addPrefix", "(", "const", "std", "::", "string", "&", "Name", ")", "{", "std", "::", "string", "prefix", "=", "getTagName", "(", "PREFIX_SYMBOL", ")", ";", "if", "(", "Name", ".", "compare", "(", "<NUM_LIT>", ",", "prefix", ".", "size", "(", ")", ",", "prefix", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", "return", "Name", ";"], "File": "PIC161", "Func": "addPrefix", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8466, "Length": 47, "Cover_Rate": 0.8867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isFixedLengthVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "X", "=", "convertToScalableVector", "(", "ContainerVT", ",", "X", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "SplatZero", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ")", ";", "SDValue", "NegX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "SplatZero", ",", "X", ",", "Mask"], "ground_truth": [",", "VL", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerABS", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8467, "Length": 117, "Cover_Rate": 0.5939086294416244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "void", "\\", "NAME", "(", "TYPE", "*", "_PTR", ",", "TYPE", "_VALUE", ")", "\\", "{", "\\", "__asm__", "volatile", "(", "OPCODE", "<STR_LIT>", "\\", ":", "<STR_LIT>", "(", "_PTR", "[", "<NUM_LIT>", "]"], "ground_truth": [")", "\\", ":", "<STR_LIT>", "(", "_VALUE", ")", ",", "<STR_LIT>", "(", "FC", ")", ")", ";", "\\", "return", ";", "\\", "}"], "File": "amo", "Func": "void", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8468, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFloatRoundMode", "(", ")", "const", "{", "if", "(", "!", "isConstantImm", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "MMIXAsmParser", "Func": "isFloatRoundMode", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8469, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_TLS_LABEL", ")", ";", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "reloc", ")", ",", "label", ")", ",", "UNSPEC_TLS", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "reg", ",", "unspec", ")", ";", "emit_move_insn", "(", "tmp", ",", "label", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "tmp", ")", ")", ";", "*", "valuep", "=", "emit_library_call_value", "(", "get_tls_get_addr", "(", ")", ",", "NULL_RTX", ",", "LCT_PURE", ",", "Pmode", ",", "reg", ",", "Pmode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return"], "ground_truth": ["insns", ";"], "File": "csky", "Func": "csky_call_tls_get_addr", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8470, "Length": 105, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Kind", "getNegatedComparison", "(", "Kind", "Cmp", ")", "{", "if", "(", "(", "Cmp", "&", "L", ")", "||", "(", "Cmp", "&", "G", ")", ")", "return", "(", "Kind", ")", "(", "(", "Cmp", "^", "(", "L", "|", "G", ")", ")", "^", "EQ", ")", ";", "if", "(", "(", "Cmp", "&", "NE", ")", "||", "(", "Cmp", "&", "EQ", ")", ")", "return", "(", "Kind", ")", "(", "Cmp", "^", "(", "EQ", "|", "NE", ")", ")", ";", "return", "(", "Kind", ")", "<NUM_LIT>"], "ground_truth": [";"], "File": "HexagonHardwareLoops1", "Func": "getNegatedComparison", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8471, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMBC1", "(", ")", "const", "{", "return", "m_MBC1"], "ground_truth": [";"], "File": "GBZ80Subtarget", "Func": "hasMBC1", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8472, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValidForTie", "(", "const", "<ISA_LIT>Operand", "&", "Other", ")", "const", "{", "if", "(", "Kind", "!=", "Other", ".", "Kind", ")", "return", "false", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "k_RegisterIndex"], "ground_truth": [":", "{"], "File": "MipsAsmParser (2)4", "Func": "isValidForTie", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8473, "Length": 40, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "assert", "(", "WidenedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "bool", "IsInsert", "=", "true", ";", "int", "V2Index", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "assert", "(", "WidenedMask", "[", "i", "]", ">=", "-", "<NUM_LIT>", ")", ";", "if", "(", "WidenedMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "WidenedMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "if", "(", "WidenedMask", "[", "i", "]", "!=", "i", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "}", "else", "{", "if", "(", "V2Index", ">=", "<NUM_LIT>", "||", "WidenedMask", "[", "i", "]", "!=", "<NUM_LIT>", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "V2Index", "=", "i", ";", "}", "}", "if", "(", "IsInsert", "&&", "V2Index", ">=", "<NUM_LIT>", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Subvec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "insert128BitVector", "(", "V1", ",", "Subvec", ",", "V2Index", "*", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "}", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", "}", ";", "unsigned", "PermMask", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "assert", "(", "WidenedMask", "[", "i", "]", ">=", "-", "<NUM_LIT>", ")", ";", "if", "(", "WidenedMask", "[", "i"], "ground_truth": ["]", "<", "<NUM_LIT>", ")", "continue", ";"], "File": "X86ISelLowering108", "Func": "lowerV4X128Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8474, "Length": 377, "Cover_Rate": 0.5280112044817927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_miaph_si64", "(", "__m64", "__A", ","], "ground_truth": ["int", "__B", ",", "int", "__C", ")", "{"], "File": "mmintrin", "Func": "_mm_miaph_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8475, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->"], "ground_truth": ["eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8476, "Length": 344, "Cover_Rate": 0.6907630522088354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vbslv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b"], "ground_truth": [",", "(", "int8x16_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vbslq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8477, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClamp<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOMod<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";", "break", ";"], "File": "AMDGPUAsmParser26", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8478, "Length": 252, "Cover_Rate": 0.5943396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>PostLegalizeCombiner", "(", "bool", "IsOptNone"], "ground_truth": [")", "{"], "File": "AArch64PostLegalizerCombiner", "Func": "createAArch64PostLegalizeCombiner", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8479, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonDisassembler13", "Func": "adjustExtendedInstructions", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8480, "Length": 99, "Cover_Rate": 0.39919354838709675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_div_round_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_divss_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")"], "ground_truth": ["__B", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_div_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8481, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", "."], "ground_truth": ["addImm", "(", "Arg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "insertWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8482, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "!", "flag_pic", "&&", "!", "TARGET_TOC", "&&", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "&&"], "ground_truth": ["small_data_operand", "(", "x", ",", "mode", ")", ")", ";"], "File": "rs60003", "Func": "rs6000_legitimate_small_data_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8483, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", ".", "Reg", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64FastISel10", "Func": "Address", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8484, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS1", "=", "Extract128BitVector", "(", "LHS", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "LHS2", "=", "Extract128BitVector", "(", "LHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS1", "=", "Extract128BitVector", "(", "RHS", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS2", "=", "Extract128BitVector", "(", "RHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT"], "ground_truth": [",", "LHS2", ",", "RHS2", ")", ")", ";"], "File": "X86ISelLowering116", "Func": "Lower256IntArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8485, "Length": 199, "Cover_Rate": 0.9212962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNRegPressure", "::", "getRegKind", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "Reg", ".", "isVirtual", "(", ")", ")", ";", "const", "auto", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "auto", "STI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":", "STI", "->", "isAGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "=="], "ground_truth": ["<NUM_LIT>", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure26", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8486, "Length": 114, "Cover_Rate": 0.991304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCInst", "::", "getType", "(", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", "->", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", ")"], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "HexagonMCInst2", "Func": "getType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8487, "Length": 27, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "cris_init_machine_status", "("], "ground_truth": ["void", ")", "{"], "File": "cris3", "Func": "cris_init_machine_status", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8488, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "("], "ground_truth": ["create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ")", ")", ";"], "File": "TOYAsmBackend1", "Func": "createObjectWriter", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8489, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsWrite", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Code", "=", "IsWrite", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "*", "Node", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "Code", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op"], "ground_truth": [".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerPREFETCH", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8490, "Length": 77, "Cover_Rate": 0.4556213017751479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "rvexTargetMachine", "Func": "createPassConfig", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8491, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFlatScratchSTMode", "(", ")", "const", "{", "return", "hasFlatScratchInsts", "(", ")", "&&", "(", "hasGFX10_3Insts", "("], "ground_truth": [")", "||", "hasGFX940Insts", "(", ")", ")", ";"], "File": "GCNSubtarget", "Func": "hasFlatScratchSTMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8492, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLDSTUI", "("], "ground_truth": ["InsnType", "insn", ")", "{"], "File": "AArch64InsnHelpers", "Func": "isLDSTUI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8493, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype", ",", "IX86_BUILTIN_NANSQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_NANSQ", "]", "=", "decl", ";", "ftype", "=", "ix86_get_builtin_func_type", "(", "FLOAT128_FTYPE_FLOAT128", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype", ",", "IX86_BUILTIN_FABSQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_FABSQ", "]", "="], "ground_truth": ["decl", ";"], "File": "i386-builtins", "Func": "ix86_init_builtins", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8494, "Length": 75, "Cover_Rate": 0.3393665158371041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "CC", ")", ")", ";", "}", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "BPFISelLowering38", "Func": "EmitInstrWithCustomInserter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8495, "Length": 313, "Cover_Rate": 0.5462478184991274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "Concat256BitVectors", "(", "SDValue", "V1", ",", "SDValue", "V2", ",", "EVT", "VT", ",", "unsigned", "NumElems", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{", "SDValue", "V", "=", "Insert256BitVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "<NUM_LIT>", ","], "ground_truth": ["DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)", "Func": "Concat256BitVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8496, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "S", ";", "if", "(", "!", "Triple", "(", "TT", ")", ".", "isOSNaCl", "(", ")", ")", "S", "=", "createELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ","], "ground_truth": ["Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "File": "MipsMCTargetDesc1", "Func": "createMCStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8497, "Length": 33, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction"], "ground_truth": ["(", "MF", ")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8498, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "isInsertSubregLike", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "const", "MachineOperand", "&", "MOBaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "SubIdx", "=", "<STR_LIT>", "+", "MOIndex", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInsertSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8499, "Length": 165, "Cover_Rate": 0.9116022099447514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "auto", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "VT", "==", "XLenVT", "&&", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT"], "ground_truth": [")", ";"], "File": "RISCVISelDAGToDAG43", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8500, "Length": 116, "Cover_Rate": 0.4793388429752066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Op", "==", "Other", ".", "Op", "&&", "ShAmt", "=="], "ground_truth": ["Other", ".", "ShAmt", "&&", "IsSHL", "!=", "Other", ".", "IsSHL", ";"], "File": "RISCVISelLowering1", "Func": "formsPairWith", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8501, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isAISrc_512B16", "(", ")"], "ground_truth": [";"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8502, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base"], "ground_truth": [")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeMemMMImm16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8503, "Length": 70, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>UnifyMetadataPass", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPUTargetMachine33", "Func": "addEarlyAsPossiblePasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8504, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "G", ".", "Nodes", "."], "ground_truth": ["begin", "(", ")", ";"], "File": "PatmosCallGraphBuilder", "Func": "nodes_begin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8505, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMAI", "(", "MI", ")", "&&", "ST", ".", "hasMFMAInlineLiteralBug", "(", ")", "&&", "OpNo", "==", "(", "unsigned", ")", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "src2", ")", ")", "return", "false", ";", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";", "}", "if", "(", "!", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ")", "return", "false", ";", "if", "(", "!", "isVOP3", "(", "MI", ")", "||", "!", "<STR_LIT>", "(", "InstDesc", ",", "OpNo", ")", ")", "return", "true", ";", "return", "ST", ".", "hasVOP3Literal", "("], "ground_truth": [")", ";"], "File": "SIInstrInfo11", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8506, "Length": 86, "Cover_Rate": 0.4236453201970443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "SingleMemOpTy", ",", "Alignment", ",", "AddressSpace", ")", ";", "VectorType", "*", "VT", "=", "VectorType", "::", "get", "(", "ScalarTy", ",", "VF", ")", ";", "EVT", "ETy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "VT", ")", ";", "if", "(", "!", "ETy", ".", "isSimple", "(", ")", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";", "static", "const", "CostTblEntry", "AVX2InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "AVX2InterleavedStoreTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2InterleavedLoadTbl", ",", "Factor", ",", "ETy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "<STR_LIT>", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2InterleavedStoreTbl", ",", "Factor", ",", "ETy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices"], "ground_truth": [",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "X86TargetTransformInfo (2)2", "Func": "getInterleavedMemoryOpCostAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8507, "Length": 392, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "FusedOpcode", "=", "TII", "->", "getFusedCompare", "(", "Compare", "->", "getOpcode", "(", ")", ",", "Type", ",", "Compare", ")", ";", "if", "(", "!", "FusedOpcode", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg2", "=", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "MBBI", "->", "modifiesRegister", "(", "SrcReg", ",", "TRI", ")", "||", "(", "SrcReg2", "&&", "MBBI", "->", "modifiesRegister", "(", "SrcReg2", ",", "TRI", ")", ")", ")", "return", "false", ";", "MachineOperand", "CCMask", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "(", "CCMask", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "Target", "(", "MBBI", "->", "getOperand", "(", "Type", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "const", "uint32_t", "*", "RegMask", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "RegMask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getRegMask", "(", ")", ";", "int", "CCUse", "=", "MBBI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ",", "false", ",", "TRI", ")", ";", "assert", "(", "CCUse", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "CCUse", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", ")", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "FusedOpcode", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ";", "MIB", ".", "addOperand", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "CCMask", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "{", "MIB", ".", "addOperand", "(", "Target", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "if", "(", "Type", "==", "<STR_LIT>", ")", "MIB", ".", "addRegMask", "(", "RegMask", ")", ";", "MBBI", "=", "Compare", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI"], "ground_truth": [")", "{"], "File": "SystemZElimCompare38", "Func": "fuseCompareOperations", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8508, "Length": 394, "Cover_Rate": 0.7504761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "resize", "(", "LaneCount", ",", "false", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneInputs", "[", "Mask", "[", "i", "]", "/", "Size", "]", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "count", "(", ")", "<=", "<NUM_LIT>", "&&", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "count", "(", ")", "<=", "<NUM_LIT>", ")", "return"], "ground_truth": ["splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsSplitOrBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8509, "Length": 99, "Cover_Rate": 0.3046153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>Disassebler"], "ground_truth": [")", ";"], "File": "FISCDisassembler", "Func": "LLVMInitializeFISCDisassembler", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8510, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstructionSelector", "*", "getInstructionSelector", "("], "ground_truth": [")", "const", "override", "{"], "File": "AMDGPUSubtarget", "Func": "getInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8511, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "isInlineConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "MO", ".", "getImm", "(", ")"], "ground_truth": [",", "true", ")", ")", ";"], "File": "SIInstrInfo119", "Func": "isInlineConstant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8512, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setStackPointerRegisterToSaveRestore", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSIMD128", "(", ")", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "computeRegisterProperties", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "for", "(", "auto", "CC", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setCondCodeAction", "(", "CC", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ","], "ground_truth": ["Expand", ")", ";"], "File": "WebAssemblyISelLowering19", "Func": "WebAssemblyTargetLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8513, "Length": 320, "Cover_Rate": 0.362400906002265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "udivmodsi4", "(", "a", ","], "ground_truth": ["b", ",", "<NUM_LIT>", ")", ";"], "File": "stormy16-lib2", "Func": "__udivsi3", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8514, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "llvm", "::", "any_of", "(", "CSI", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "C", ")", "{", "return", "C", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&"], "ground_truth": ["is<ISA_LIT>Area1Register", ",", "<NUM_LIT>", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering103", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8515, "Length": 98, "Cover_Rate": 0.3391003460207612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "!", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "isNullConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewSetCC", ")", ";", "return", "NewSetCC", ";", "}", "}", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CCode", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SetCC", ")", ";", "return", "SetCC", ";", "}", "}", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "isOneConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "NewCC", ")", ";", "}", "bool", "isFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "unsigned", "<ISA_LIT>CC", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "dl", ",", "isFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8516, "Length": 387, "Cover_Rate": 0.6742160278745645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm"], "ground_truth": ["::", "Constraint_m", ":"], "File": "CAHPISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8517, "Length": 38, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "encodeNEONRd", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "RegD", "=", "get<ISA_LIT>RegisterNumbering", "(", "RegD", ")", ";", "Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "(", "RegD", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8518, "Length": 63, "Cover_Rate": 0.8873239436619719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFrameAccessInstr", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "GBZ80PostPEI", "Func": "isFrameAccessInstr", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8519, "Length": 38, "Cover_Rate": 0.8444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_args_iterator", "args_iter", ";", "tree", "type", ";", "int", "nvreg", "=", "<NUM_LIT>", ";", "FOREACH_FUNCTION_ARGS", "(", "fntype", ",", "type", ",", "args_iter", ")", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "nvreg", "++", ";", "FOREACH_FUNCTION_ARGS", "(", "TREE_TYPE", "(", "current_function_decl", ")", ",", "type", ",", "args_iter", ")", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "nvreg", "--", ";", "if", "(", "nvreg", ">", "<NUM_LIT>", ")"], "ground_truth": ["return", "false", ";"], "File": "rs60004", "Func": "rs6000_function_ok_for_sibcall", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8520, "Length": 79, "Cover_Rate": 0.33905579399141633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "Callee", ".", "getValueType", "(", ")", ",", "<NUM_LIT>", ",", "UsePlt", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "char", "*", "SymName", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "const", "Module", "*", "Mod", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "Mod", "->", "getNamedValue", "(", "SymName", ")", ")", ")", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "F", ")", ";", "const", "auto", "getExternalFunctionEntryPointSymbol", "=", "[", "&", "]", "(", "StringRef", "SymName", ")", "{", "auto", "&", "Context", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionXCOFF", "*", "Sec", "=", "Context", ".", "getXCOFFSection", "(", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "SymName", ")", ")", ".", "str", "(", ")", ",", "SectionKind", "::", "getMetadata", "(", ")", ",", "XCOFF", "::", "CsectProperties", "(", "XCOFF", "::", "XMC_PR", ",", "XCOFF", "::", "XTY_ER", ")", ")", ";", "return", "Sec", "->", "getQualNameSymbol", "(", ")", ";", "}", ";", "SymName", "=", "getExternalFunctionEntryPointSymbol", "(", "SymName", ")", "->", "getName", "(", ")", ".", "data", "(", ")", ";", "}", "return", "DAG", ".", "getTargetExternalSymbol", "(", "SymName", ",", "Callee", ".", "getValueType", "(", ")", ","], "ground_truth": ["UsePlt", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering11", "Func": "transformCallee", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8521, "Length": 224, "Cover_Rate": 0.4036036036036036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "gcn_reduction_update", "(", "location_t", "loc", ",", "gimple_stmt_iterator", "*", "gsi", ",", "tree", "ptr", ",", "tree", "var", ",", "tree_code", "op", ")", "{", "tree", "type", "=", "TREE_TYPE"], "ground_truth": ["(", "var", ")", ";"], "File": "gcn-tree", "Func": "gcn_reduction_update", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8522, "Length": 29, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HasAlloca", "||", "!", "NeedsAlign", ")", "return", ";", "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "unsigned", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlignment", "(", "i", ")", ",", "<NUM_LIT>", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "<NUM_LIT>", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+"], "ground_truth": ["S", ",", "A", ")", ";"], "File": "HexagonFrameLowering39", "Func": "processFunctionBeforeFrameFinalized", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8523, "Length": 108, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{"], "ground_truth": ["return", "GlobalBaseReg", ";", "}"], "File": "TeeRISCMachineFunctionInfo", "Func": "getGlobalBaseReg", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8524, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "partial_subreg_p", "(", "int_mode", ",", "SImode", ")", ")", "{", "gcc_assert", "(", "base", "==", "const0_rtx", ")", ";", "dest", "=", "gen_lowpart", "(", "SImode", ",", "dest", ")", ";", "int_mode", "=", "SImode", ";", "}", "if", "(", "base", "!=", "const0_rtx", ")", "{", "base", "=", "aarch64_force_temporary", "(", "int_mode", ",", "dest", ",", "base", ")", ";", "aarch64_add_offset", "(", "int_mode", ",", "dest", ",", "base", ",", "offset", ",", "NULL_RTX", ",", "NULL_RTX", ",", "false", ")", ";", "}", "else", "aarch64_add_offset", "(", "int_mode", ",", "dest", ",", "base", ",", "offset", ",", "dest", ",", "NULL_RTX", ",", "false", ")", ";", "}", "return", ";", "}", "sty", "=", "aarch64_classify_symbol", "(", "base", ",", "const_offset", ")", ";", "switch", "(", "sty", ")", "{", "case", "SYMBOL_FORCE_TO_MEM", ":", "if", "(", "const_offset", "!=", "<NUM_LIT>", "&&", "targetm", ".", "cannot_force_const_mem", "(", "int_mode", ",", "imm", ")", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "base", "=", "aarch64_force_temporary", "(", "int_mode", ",", "dest", ",", "base", ")", ";", "aarch64_add_offset", "(", "int_mode", ",", "dest", ",", "base", ",", "const_offset", ",", "NULL_RTX", ",", "NULL_RTX", ",", "false", ")", ";", "return", ";", "}", "mem", "=", "force_const_mem", "(", "ptr_mode", ",", "imm", ")", ";", "gcc_assert", "(", "mem", ")", ";", "if", "(", "!", "aarch64_pcrelative_literal_loads", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "base", "=", "gen_reg_rtx", "(", "ptr_mode", ")", ";", "aarch64_expand_mov_immediate", "(", "base", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "ptr_mode", "!=", "Pmode", ")", "base", "=", "convert_memory_address", "(", "Pmode", ",", "base", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "ptr_mode", ",", "base", ")", ";", "}", "if", "(", "int_mode", "!=", "ptr_mode", ")", "mem", "=", "gen_rtx_ZERO_EXTEND", "(", "int_mode", ",", "mem", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "mem", ")", ")", ";", "return", ";", "case", "SYMBOL_SMALL_TLSGD", ":", "case", "SYMBOL_SMALL_TLSDESC", ":", "case", "SYMBOL_SMALL_TLSIE", ":", "case", "SYMBOL_SMALL_GOT_28K", ":", "case", "SYMBOL_SMALL_GOT_4G", ":", "case", "SYMBOL_TINY_GOT", ":", "case", "SYMBOL_TINY_TLSIE", ":", "if", "(", "const_offset", "!=", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "base", "=", "aarch64_force_temporary", "(", "int_mode", ","], "ground_truth": ["dest", ",", "base", ")", ";"], "File": "aarch645", "Func": "aarch64_expand_mov_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8525, "Length": 306, "Cover_Rate": 0.42090784044016505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU"], "ground_truth": [",", "FS", ")", ";"], "File": "NVPTXMCTargetDesc12", "Func": "createNVPTXMCSubtargetInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8526, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";", "if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset"], "ground_truth": [",", "<NUM_LIT>", ")", ")", "return", "true", ";"], "File": "MipsSEISelDAGToDAG (2)", "Func": "selectAddrRegImm16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8527, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "<NUM_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "OffsetWidth", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "OffsetWidth", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "=="], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "ARMAsmPrinter21", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8528, "Length": 154, "Cover_Rate": 0.40848806366047746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "<=", "MsgId", "&&", "MsgId", "<", "ID_GAPS_LAST_", ")", ";", "return", "IdSymbolic", "["], "ground_truth": ["MsgId", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMsgName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8529, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", "&&", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", "||", "VK", "==", "<ISA_LIT>MCExpr"], "ground_truth": ["::", "VK_<ISA_LIT>_CALL_PLT", ")", ";"], "File": "RISCVAsmParser15", "Func": "isCallSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8530, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InvISelDAG", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N"], "ground_truth": [",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8531, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "need_address_override", ";", "uint64_t", "AdSize", "=", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "AdSize", "==", "<STR_LIT>", ")", "||", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "AdSize", "==", "<STR_LIT>", ")", "||", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "AdSize", "==", "<STR_LIT>", ")", ")", "{", "need_address_override", "=", "true", ";", "}", "else", "if", "(", "MemoryOperand", "<", "<NUM_LIT>", ")", "{", "need_address_override", "=", "false", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "{", "assert", "(", "!", "is16BitMemOperand", "(", "MI", ",", "MemoryOperand", ",", "STI", ")", ")", ";", "need_address_override", "=", "is32BitMemOperand", "(", "MI", ",", "MemoryOperand", ")", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "{", "assert", "(", "!", "is64BitMemOperand", "(", "MI", ",", "MemoryOperand", ")", ")", ";", "need_address_override", "=", "is16BitMemOperand", "(", "MI", ",", "MemoryOperand", ",", "STI", ")", ";", "}", "else", "{", "assert", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", ";", "assert", "(", "!", "is64BitMemOperand", "(", "MI", ",", "MemoryOperand", ")", ")", ";", "need_address_override", "=", "!", "is16BitMemOperand", "(", "MI", ",", "MemoryOperand", ",", "STI", ")", ";", "}", "if", "(", "need_address_override", ")", "emitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "uint64_t", "Encoding", "=", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "Encoding", "==", "<NUM_LIT>", ")", "Rex", "=", "emitOpcodePrefix", "(", "TSFlags", ",", "CurByte", ",", "MemoryOperand", ",", "MI", ",", "Desc", ",", "STI", ",", "OS", ")", ";", "else", "emitVEXOpcodePrefix", "(", "TSFlags", ",", "CurByte", ",", "MemoryOperand", ",", "MI", ",", "Desc", ",", "OS", ")", ";", "uint64_t", "Form", "=", "TSFlags", "&", "<STR_LIT>", ";", "switch", "(", "Form", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["{"], "File": "X86MCCodeEmitter40", "Func": "emitPrefixImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8532, "Length": 255, "Cover_Rate": 0.32734274711168165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_andqi3", "(", "ret", ",", "gen_lowpart", "(", "QImode", ",", "tag", ")", ",", "gen_int_mode", "(", "and_imm", ",", "QImode", ")", ")", ")", ";", "}", "else", "emit_move_insn", "(", "ret", ",", "gen_lowpart", "(", "QImode", ",", "tag", ")", ")", ";", "return", "ret"], "ground_truth": [";"], "File": "i3861", "Func": "ix86_memtag_extract_tag", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8533, "Length": 39, "Cover_Rate": 0.39, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "if", "(", "SDValue", "V", "=", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ","], "ground_truth": ["<NUM_LIT>", ">", "PSHUFDMask", ";"], "File": "X86ISelLowering (3)", "Func": "lowerV4I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8534, "Length": 179, "Cover_Rate": 0.41627906976744183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_p16", "(", "poly16_t", "*", "__a", ",", "poly16x4x3_t", "__b", ")", "{", "union", "{", "poly16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o"], "ground_truth": [";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8535, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "_mm512_and_epi64", "(", "(", "__m512i", ")", "__A", ",", "_mm512_set1_epi64", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "avx512fintrin6", "Func": "_mm512_abs_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8536, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "<ISA_LIT>MCExpr", "*", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "SparcMCExpr", "Func": "classof", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8537, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PtrStoreOpc", "=", "<NUM_LIT>", ";", "unsigned", "LabelReg", "=", "<NUM_LIT>", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "MF", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", ";", "bool", "UseImmLabel", "=", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "&&", "(", "RM", "==", "Reloc", "::", "Static", "||", "RM", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "if", "(", "!", "UseImmLabel", ")", "{", "PtrStoreOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "LabelReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LabelReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "<ISA_LIT>InstrInfo", "*", "XII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LabelReg", ")", ".", "addReg", "(", "XII", "->", "getGlobalBaseReg", "(", "MF", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ",", "Subtarget", "->", "ClassifyBlockAddressReference", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "PtrStoreOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrStoreOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", "->", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "}", "if", "(", "!", "UseImmLabel", ")", "MIB", ".", "addReg", "(", "LabelReg", ")", ";", "else", "MIB", ".", "addMBB", "("], "ground_truth": ["restoreMBB", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "emitEHSjLjSetJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8538, "Length": 344, "Cover_Rate": 0.34228855721393037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "LI", ".", "removeSegment", "(", "LIS", ".", "getInstructionIndex", "(", "*", "Def", ")", ".", "getRegSlot", "(", ")", ",", "LIS", ".", "getInstructionIndex", "(", "*", "Op", ".", "getParent", "(", ")", ")", ".", "getRegSlot", "(", ")", ",", "true", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Def", "->", "dump"], "ground_truth": ["(", ")", ")", ";"], "File": "WebAssemblyRegStackify10", "Func": "MoveForSingleUse", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8539, "Length": 112, "Cover_Rate": 0.5137614678899083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getStackOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "ObjectOffset", ")", "{", "const", "auto", "&", "MFI", "="], "ground_truth": ["MF", ".", "getFrameInfo", "(", ")", ";"], "File": "AArch64FrameLowering78", "Func": "getStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8540, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "SelectOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "const", "Value", "*", "Cond", "=", "SI", "->", "getCondition", "(", ")", ";", "bool", "NeedTest", "=", "true", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "if", "(", "foldXALUIntrinsic", "(", "CC", ",", "I", ",", "Cond", ")", ")", "NeedTest", "=", "false", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "!", "CondReg", ")", "return", "false", ";", "bool", "CondIsKill", "=", "hasTrivialKill", "(", "Cond", ")", ";", "if", "(", "NeedTest", ")", "{", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "CondReg", ",", "CondIsKill", ",", "<NUM_LIT>", ")", ";", "assert", "(", "ANDReg", "&&", "<STR_LIT>", ")", ";", "emitICmp_ri", "(", "<STR_LIT>", ",", "ANDReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "TrueReg", "=", "getRegForValue", "(", "SI", "->", "getTrueValue", "(", ")", ")", ";", "bool", "TrueIsKill", "=", "hasTrivialKill", "(", "SI", "->"], "ground_truth": ["getTrueValue", "(", ")", ")", ";"], "File": "AArch64FastISel29", "Func": "selectSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8541, "Length": 137, "Cover_Rate": 0.35218508997429304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!="], "ground_truth": ["MEM", ")", "return", "false", ";"], "File": "z8k", "Func": "x_p", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8542, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddq_m_sv4si", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vaddq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8543, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsTargetMachine", "Func": "getSelectionDAGInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8544, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Begin", "=", "<NUM_LIT>", ";", "Width", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "return", "true", ";", "}", "Begin", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Width", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegSizeInBits", "(", "*", "RC", ")", "/", "<NUM_LIT>", ";", "if", "(", "RR", ".", "Sub", "==", "<STR_LIT>", "||", "RR", ".", "Sub", "==", "<STR_LIT>", ")", "Begin", "=", "Width", ";", "break", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "HexagonBitSimplify (2)1", "Func": "getSubregMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8545, "Length": 85, "Cover_Rate": 0.5743243243243243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmulh_lane_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "__builtin_aarch64_sqdmulh_lanev4hi", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vqdmulh_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8546, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "inline_secondary_memory_needed", "(", "class1", ",", "class2", ",", "mode", ","], "ground_truth": ["strict", ")", ";"], "File": "i3864", "Func": "ix86_secondary_memory_needed", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8547, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "MBB", "=", "From", ";", "MBB", "!=", "To", "&&", "!", "MBB", "->", "succ_empty", "(", ")", ";", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++"], "ground_truth": ["I", ")", "{"], "File": "SILowerControlFlow16", "Func": "shouldSkip", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8548, "Length": 62, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", "&&", "DstRC", "!=", "&", "<STR_LIT>", ")", "FoldImmediate", "(", "*", "Copy", ",", "*"], "ground_truth": ["Def", ",", "OpReg", ",", "&", "MRI", ")", ";"], "File": "SIInstrInfo91", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8549, "Length": 132, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "CE", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Constant", "*", "C", "=", "ConstantFoldConstant", "(", "CE", ",", "getDataLayout", "(", ")", ")", ")", "if", "(", "C", "&&", "C", "!=", "CE", ")", "return", "lowerConstantForGV", "(", "C", ",", "ProcessingGeneric", ")", ";", "{", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "<STR_LIT>", ";", "CE", "->", "printAsOperand", "(", "OS", ",", "false", ",", "!", "MF", "?", "nullptr", ":", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", ";", "report_fatal_error", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "case", "Instruction", "::", "AddrSpaceCast", ":", "{", "PointerType", "*", "DstTy", "=", "cast", "<", "PointerType", ">", "(", "CE", "->", "getType", "(", ")", ")", ";", "if", "(", "DstTy", "->", "getAddressSpace", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "lowerConstantForGV", "(", "cast", "<", "const", "Constant", ">", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "true", ")", ";", "}", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "<STR_LIT>", ";", "CE", "->", "printAsOperand", "(", "OS", ",", "false", ",", "!", "MF", "?", "<NUM_LIT>", ":", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", ";", "report_fatal_error", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "APInt", "OffsetAI", "(", "DL", ".", "getPointerTypeSizeInBits", "(", "CE", "->", "getType", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "cast", "<", "GEPOperator", ">", "(", "CE", ")", "->", "accumulateConstantOffset", "(", "DL", ",", "OffsetAI", ")", ";", "const", "MCExpr", "*", "Base", "=", "lowerConstantForGV", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ProcessingGeneric", ")", ";", "if", "(", "!", "OffsetAI", ")", "return", "Base", ";", "int64_t", "Offset", "=", "OffsetAI", ".", "getSExtValue", "(", ")", ";", "return", "MCBinaryExpr", "::", "createAdd", "(", "Base", ",", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "BitCast", ":", "return", "lowerConstantForGV", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ProcessingGeneric", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", "=", "ConstantExpr", "::", "getIntegerCast", "(", "Op", ",", "DL", ".", "getIntPtrType", "(", "CV", "->", "getType", "(", ")", ")", ",", "false", ")", ";", "return", "lowerConstantForGV", "(", "Op"], "ground_truth": [",", "ProcessingGeneric", ")", ";"], "File": "NVPTXAsmPrinter5", "Func": "lowerConstantForGV", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8550, "Length": 376, "Cover_Rate": 0.5150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::"], "ground_truth": ["getNoPreservedMask", "(", ")", "const", "{"], "File": "MMIXRegisterInfo", "Func": "getNoPreservedMask", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8551, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Imm64", ";", "if", "(", "!", "isInt64Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm64", ")", ")", "return", "false", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm64", ")", ")", "return", "false", ";", "SDLoc", "Loc", "(", "N", ")", ";", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumOfLeadingZeros", "=", "countLeadingZeros", "(", "Imm64", ")", ";", "if", "(", "NumOfLeadingZeros", "!=", "<NUM_LIT>", ")", "Imm64", "|=", "maskLeadingOnes", "<", "uint64_t", ">", "(", "NumOfLeadingZeros", ")", ";", "unsigned", "MB", ",", "ME", ";", "if", "(", "!", "isRunOfOnes64", "(", "Imm64", ",", "MB", ",", "ME", ")", ")", "return", "false", ";", "unsigned", "OnesOnLeft", "=", "ME"], "ground_truth": ["+", "<NUM_LIT>", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryAsPairOfRLDICL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8552, "Length": 118, "Cover_Rate": 0.5198237885462555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_broadcasti64x2_256_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256"], "ground_truth": ["(", ")", ",", "__M", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_broadcast_i64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8553, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uchar16", "x", ";", "x", "=", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "count", ")", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_sll", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x"], "ground_truth": [")", ")", ")", ";"], "File": "si2vmx", "Func": "si_shlqbi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8554, "Length": 37, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_load_mask8", "(", "__mmask8"], "ground_truth": ["*", "__A", ")", "{"], "File": "avx512dqintrin", "Func": "_load_mask8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8555, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "call_used_regs", "[", "R1_REGNO", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "R2_REGNO", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "R3_REGNO", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "A0_REGNO", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "A1_REGNO", "]", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "m32c", "Func": "m32c_conditional_register_usage", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8556, "Length": 35, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "getPC16DBLEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const"], "ground_truth": ["MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "SystemZMCCodeEmitter10", "Func": "getPC16DBLEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8557, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "rs1", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "isImm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "rs2", "=", "<NUM_LIT>", ";", "unsigned", "simm13", "=", "<NUM_LIT>", ";", "if", "(", "isImm", ")", "simm13", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "else", "rs2", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rd", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs1", ","], "ground_truth": ["Address", ",", "Decoder", ")", ";"], "File": "SparcDisassembler", "Func": "DecodeJMPL", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8558, "Length": 105, "Cover_Rate": 0.5329949238578681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpValue", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "AnalyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8559, "Length": 51, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "IsMulVL", "?", "SOffset", ".", "getScalable", "(", ")", ":", "SOffset", ".", "getFixed", "(", ")", ";", "const", "MachineOperand", "&", "ImmOpnd", "=", "MI", ".", "getOperand", "(", "<ISA_LIT>InstrInfo", "::", "getLoadStoreImmIdx", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "Offset", "+=", "ImmOpnd", ".", "getImm", "(", ")", "*", "Scale", ";", "Optional", "<", "unsigned", ">", "UnscaledOp", "=", "<ISA_LIT>InstrInfo", "::", "getUnscaledLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "bool", "useUnscaledOp", "=", "UnscaledOp", "&&", "(", "Offset", "%", "Scale", "||", "Offset", "<", "<NUM_LIT>", ")", ";", "if", "(", "useUnscaledOp", "&&", "!", "<ISA_LIT>InstrInfo", "::", "getMemOpInfo", "(", "*", "UnscaledOp", ",", "ScaleValue", ",", "Width", ",", "MinOff", ",", "MaxOff", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "Scale", "=", "ScaleValue", ".", "getKnownMinSize", "(", ")", ";", "assert", "(", "IsMulVL", "==", "ScaleValue", ".", "isScalable", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "Remainder", "=", "Offset", "%", "Scale", ";", "assert", "(", "!", "(", "Remainder", "&&", "useUnscaledOp", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MinOff", "<"], "ground_truth": ["MaxOff", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo105", "Func": "isAArch64FrameOffsetLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8560, "Length": 155, "Cover_Rate": 0.3176229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "FCInstr", "instr", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "PREDICATED_BREAK", ":", "instr", "=", "FC_BREAK_PREDICATE", ";", "break", ";", "case", "AMDGPU", "::", "CONTINUE", ":", "instr", "=", "FC_CONTINUE", ";", "break", ";", "case", "AMDGPU", "::", "IF_PREDICATE_SET", ":", "instr", "=", "FC_IF_PREDICATE", ";", "break", ";", "case", "AMDGPU", "::", "ELSE", ":", "instr", "=", "FC_ELSE", ";", "break", ";", "case", "AMDGPU", "::", "ENDIF", ":", "instr", "=", "FC_ENDIF", ";", "break", ";", "case", "AMDGPU", "::", "ENDLOOP", ":", "instr", "=", "FC_ENDLOOP", ";", "break", ";", "case", "AMDGPU", "::", "WHILELOOP", ":", "instr", "=", "FC_BGNLOOP"], "ground_truth": [";"], "File": "R600MCCodeEmitter11", "Func": "EmitFCInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8561, "Length": 88, "Cover_Rate": 0.5086705202312138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeUImmWithOffsetAndScale", "(", "MCInst", "&", "Inst", ",", "unsigned", "Value", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "Value", "&=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", ";", "Value", "*=", "Scale", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "+", "Offset", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeUImmWithOffsetAndScale", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8562, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewOp0", "=", "DAG", ".", "getNode", "(", "ExtOpc", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewOp1", "=", "DAG", ".", "getNode", "(", "ExtOpc", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewRes", "=", "DAG", ".", "getNode", "(", "WOpcode", ",", "DL", ",", "<STR_LIT>", ",", "NewOp0", ",", "NewOp1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "NewRes", ")", ";"], "File": "RISCVISelLowering1", "Func": "customLegalizeToWOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8563, "Length": 79, "Cover_Rate": 0.6171875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "epiphany_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v"], "ground_truth": [")", ";"], "File": "epiphany2", "Func": "epiphany_function_arg", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8564, "Length": 27, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "X86CodeEmitter", "Func": "emitSegmentOverridePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8565, "Length": 60, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vreinterpretv16qiv16qi", "("], "ground_truth": ["(", "int8x16_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_s8_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8566, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "MVT", "SVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "SVT", ".", "getSizeInBits", "(", ")", ">", "InSVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "&&", "!", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "&&", "!", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "int", "InSize", "=", "InSVT", ".", "getSizeInBits", "(", ")", "*", "VT", ".", "getVectorNumElements", "(", ")", ";", "In", "=", "extractSubVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "std", "::", "max", "(", "InSize", ",", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "InVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "ExtOpc", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "ExtOpc", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Curr", "=", "In", ";", "MVT", "CurrVT", "=", "InVT", ";", "while", "(", "CurrVT", "!=", "VT", "&&", "CurrVT", ".", "getVectorElementType"], "ground_truth": ["(", ")", "!=", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering", "Func": "LowerEXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8567, "Length": 302, "Cover_Rate": 0.5041736227045075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "AbsOffset", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "("], "ground_truth": [")", ";"], "File": "M680x0FrameLowering", "Func": "BuildStackAdjustment", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8568, "Length": 42, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")"], "ground_truth": [";"], "File": "AlphaInstrInfo5", "Func": "loadRegFromAddr", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8569, "Length": 65, "Cover_Rate": 0.42207792207792205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "c_register_pragma", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "mep_pragma_io_volatile", ")", ";", "c_register_pragma", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "mep_pragma_coprocessor", ")", ";", "c_register_pragma", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "mep_pragma_disinterrupt", ")", ";", "c_register_pragma", "(", "<NUM_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["mep_pragma_call", ")", ";"], "File": "mep-pragma", "Func": "mep_register_pragmas", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8570, "Length": 36, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsxbw128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v8hi", ")", "__W", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cvtepi8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8571, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMExpandPseudoInsts13", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8572, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_debug_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "bool", "ret", "=", "rs6000_can_change_mode_class", "(", "from", ",", "to", ",", "rclass", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "from", ")", ","], "ground_truth": ["GET_MODE_NAME", "(", "to", ")", ",", "reg_class_names", "[", "rclass", "]", ")", ";"], "File": "powerpcspe", "Func": "rs6000_debug_can_change_mode_class", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8573, "Length": 55, "Cover_Rate": 0.9322033898305084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "return", "true", ";", "return", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken"], "ground_truth": ["(", ")", ")", ";"], "File": "AArch64FrameLowering1", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8574, "Length": 84, "Cover_Rate": 0.9882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI"], "ground_truth": ["->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "MipsISelLowering24", "Func": "EmitSeliT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8575, "Length": 153, "Cover_Rate": 0.4526627218934911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RegNo", "<", "NumFPRegs", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86FloatingPoint", "Func": "getSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8576, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::"], "ground_truth": ["G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":"], "File": "AMDGPUInstructionSelector12", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8577, "Length": 148, "Cover_Rate": 0.8087431693989071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrdq_scatter_base_p", "(", "uint64x2_t", "__addr", ",", "const", "int", "__offset", ",", "uint64x2_t", "__value", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vstrdq_scatter_base_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8578, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVectorDataSize", "(", ")", "const", "{", "return"], "ground_truth": ["VectorDataSize", ";"], "File": "TPCFrameLowering", "Func": "getVectorDataSize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8579, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "isMemorySIMDNoIndex", "(", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", "."], "ground_truth": ["BaseRegNum", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addMemorySIMDNoIndexOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8580, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "edges", ")", "{", "basic_block", "target", "=", "*", "(", "basic_block", "*", ")", "(", "(", "char", "*", ")", "e", "+", "offset", ")", ";", "if", "(", "bb_sese", "*", "t_sese", "=", "BB_GET_SESE", "(", "target", ")", ")", "{", "if", "(", "t_sese", "->", "node", "<", "sese", "->", "node", "+", "dir", "&&", "!", "(", "dir", "<", "<NUM_LIT>", "&&", "sese", "->", "parent", "==", "t_sese", "->", "node", ")", ")", "sese", "->", "push", "(", "pseudo_node_t", "(", "target", ",", "usd", "*", "t_sese", "->", "dir", ")", ")", ";", "}", "else", "{", "sese", "->", "push", "(", "pseudo_node_t", "(", "nullptr", ",", "<NUM_LIT>", ")"], "ground_truth": [")", ";"], "File": "nvptx", "Func": "FOR_EACH_EDGE", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8581, "Length": 97, "Cover_Rate": 0.9797979797979798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "__builtin_neon_vqrshludi", "(", "(", "int64x1_t", ")", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqrshl_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8582, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setMachineBB", "(", "MachineBasicBlock", "*", "value"], "ground_truth": [")", "{"], "File": "TPCCostModelEmitter", "Func": "setMachineBB", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8583, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_INTEGER", ":", "case", "IES_REGISTER", ":", "case", "IES_RPAREN", ":", "State", "="], "ground_truth": ["IES_MULTIPLY", ";"], "File": "X86AsmParser (2)", "Func": "onStar", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8584, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_m_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmpneq_m_uv4si", "(", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpneq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8585, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "m32r2", "Func": "m32r_first_insn_address", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8586, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "FalseV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "("], "ground_truth": [")", ",", "<STR_LIT>", ")", ";"], "File": "SNESISelLowering", "Func": "LowerSETCC", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8587, "Length": 52, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "bool", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "Is64BitMode", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "is64Bit", "(", ")", ";", "unsigned", "Size", "=", "GetInstSizeWithDesc", "(", "*", "MI", ",", "&", "Desc"], "ground_truth": [",", "IsPIC", ",", "Is64BitMode", ")", ";"], "File": "X86InstrInfo108", "Func": "GetInstSizeInBytes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8588, "Length": 53, "Cover_Rate": 0.5247524752475248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "code", ")", "{", "case", "OPT_mabi_", ":", "if", "(", "strcmp", "(", "arg", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "mips_abi", "=", "ABI_32", ";", "else", "if", "(", "strcmp", "(", "arg", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "mips_abi", "=", "ABI_O64", ";", "else", "if", "(", "strcmp", "(", "arg", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>"], "ground_truth": [")", "mips_abi", "=", "ABI_N32", ";"], "File": "mips3", "Func": "mips_handle_option", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8589, "Length": 55, "Cover_Rate": 0.3313253012048193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IRDecorator", "::", "ReplaceConstantGlobsRefs", "(", "GlobalVariable", "*", "GV", ",", "GlobalVariable", "*", "GCStruct", ",", "GlobFieldOffsetMap", "&", "GlobOffsetMap", ")", "{", "LLVMContext", "&", "Cxt", "=", "Func", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Type", "*", "TargetIdxTy", "=", "GetTargetIndexType", "(", "DL", ",", "Cxt", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "RemoveList", ";", "SmallVector", "<", "std", "::", "pair", "<", "Instruction", "*", ",", "Value", "*", ">", ",", "<NUM_LIT>", ">", "UserGEPClonePairVec", ";", "for", "(", "auto", "Use", "=", "GV", "->", "use_begin", "(", ")", ";", "Use", "!=", "GV", "->", "use_end", "(", ")", ";", "Use", "++", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Indices", ";", "unsigned", "FldIndex", "=", "GlobOffsetMap", "[", "GV", "]", ";", "Indices", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "TargetIdxTy", ",", "<NUM_LIT>", ")", ")", ";", "Indices", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "TargetIdxTy", ",", "FldIndex", ")"], "ground_truth": [")", ";"], "File": "JVMIRDecorator", "Func": "ReplaceConstantGlobsRefs", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8590, "Length": 148, "Cover_Rate": 0.3894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasVInstructions", "(", ")", "&&", "(", "VT", ".", "isScalableVector", "(", ")", "||", "Subtarget", ".", "useRVVForFixedLengthVectors", "(", ")", ")", ")", "return", "EVT", "::", "getVectorVT", "(", "Context", ",", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger"], "ground_truth": ["(", ")", ";"], "File": "RISCVISelLowering18", "Func": "getSetCCResultType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8591, "Length": 45, "Cover_Rate": 0.5487804878048781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackSlot", ",", "Four", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Store", ",", "Addr", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "SDValue", "CWD1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerFLT_ROUNDS_", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8592, "Length": 192, "Cover_Rate": 0.5065963060686016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "}", "else", "if", "(", "V1", ".", "getOpcode", "(", ")", "!=", "ExpectedOpcode", "||", "V2", ".", "getOpcode", "(", ")", "!=", "NextExpectedOpcode", ")", "return", "false", ";", "if", "(", "!", "V1", "->", "hasOneUse", "(", ")", "||", "!", "V2", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDValue", "LHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", ")", "&&", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", ")", ")", "return", "false", ";", "if", "(", "!", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", "return", "false", ";", "Opnd0", "=", "LHS"], "ground_truth": [";"], "File": "X86ISelLowering238", "Func": "isAddSubOrSubAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8593, "Length": 231, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Threshold", "=", "isOptSize", "(", "MF", ")", "?", "SpillFuncThresholdOs", "-", "<NUM_LIT>", ":", "SpillFuncThreshold", ";", "return", "Threshold"], "ground_truth": ["<", "NumCSI", ";"], "File": "HexagonFrameLowering (2)3", "Func": "useRestoreFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8594, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Strex", "=", "<STR_LIT>", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Strex", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")"], "ground_truth": ["}", ";"], "File": "ARMISelLowering121", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8595, "Length": 203, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "<NUM_LIT>", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->"], "ground_truth": ["eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8596, "Length": 192, "Cover_Rate": 0.4201312910284464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I"], "ground_truth": [";"], "File": "PPCInstrInfo (2)2", "Func": "removeBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8597, "Length": 99, "Cover_Rate": 0.4008097165991903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vtrn1_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8598, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple"], "ground_truth": ["&", "TT", ")", "{"], "File": "TVMMCAsmInfo", "Func": "TVMMCAsmInfo", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8599, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f64_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "float64x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_f64_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8600, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "CompareVT", "=", "CurDAG", "->", "getVTList", "(", "CompareTys", ")", ";", "SDValue", "CompareOps", "[", "]", "=", "{", "LHS", ",", "RHS", ",", "Chain", "}", ";", "SDNode", "*", "Compare", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "N", ",", "CompareVT", ",", "CompareOps", ")", ";", "CondCodeSDNode", "*", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getNode", "(", ")", ")", ";", "uint64_t", "TargetCCode", ";", "switch", "(", "CC", "->", "get", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "SETOEQ", ":", "case", "<STR_LIT>", "::", "SETUEQ", ":", "case", "<STR_LIT>", "::", "SETEQ", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETONE", ":", "case", "<STR_LIT>", "::", "SETUNE", ":", "case", "<STR_LIT>", "::", "SETNE", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETOLT", ":", "case", "<STR_LIT>", "::", "SETULT", ":", "case", "<STR_LIT>", "::", "SETLT", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETOLE", ":", "case", "<STR_LIT>", "::", "SETULE", ":", "case", "<STR_LIT>", "::", "SETLE", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETOGT", ":", "case", "<STR_LIT>", "::", "SETUGT", ":", "case", "<STR_LIT>", "::", "SETGT", ":", "TargetCCode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "SETOGE", ":", "case", "<STR_LIT>", "::", "SETUGE", ":", "case", "<STR_LIT>", "::", "SETGE", ":"], "ground_truth": ["TargetCCode", "=", "<STR_LIT>", ";", "break", ";"], "File": "FISCISelDAGToDAG", "Func": "SelectConditionalBranch", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8601, "Length": 194, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "__builtin_neon_vqshl_u_ndi", "(", "(", "int64x1_t"], "ground_truth": [")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqshl_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8602, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "SIFixControlFlowLiveIntervals1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8603, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "useDef", ":", "regInfo", ".", "reg_operands", "(", "virtReg", ")", ")", "{", "(", "void", ")", "useDef", ";", "++"], "ground_truth": ["useDefCount", ";"], "File": "regAlloc", "Func": "calculateAndGetCostRatio", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8604, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UniquedVals", "[", "i", "]", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "LeadingZero", "&=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "i", "]", ")", "->", "isNullValue", "(", ")", ";", "LeadingOnes", "&=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "i", "]", ")", "->", "isAllOnesValue", "(", ")", ";", "}", "if", "(", "LeadingZero", ")", "{", "if", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "LeadingOnes", ")", "{", "if", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "~", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N", "->", "getOperand", "(", "i", ")", "."], "ground_truth": ["getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";"], "File": "PPCISelLowering107", "Func": "get_VSPLTI_elt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8605, "Length": 232, "Cover_Rate": 0.3097463284379172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "*", "II", "=", "<STR_LIT>", "(", "IntNo", ")", ";", "if", "(", "!", "II", ")", "return", "SDValue", "(", ")", ";", "return", "Op", ".", "getOperand", "(", "II", "->", "VLOperand", "+", "<NUM_LIT>", "+"], "ground_truth": ["HasChain", ")", ";"], "File": "RISCVISelLowering20", "Func": "getVLOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8606, "Length": 34, "Cover_Rate": 0.33663366336633666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_TYPE", "r_pow", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "rtx", "elt", ";", "rtx", "scale_vec", "=", "gen_reg_rtx", "(", "V2DFmode", ")", ";", "(", "void", ")", "real_powi", "(", "&", "r_pow", ",", "DFmode", ",", "&", "dconst2", ",", "hwi_scale", ")", ";", "elt", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "r_pow", ",", "DFmode", ")", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "elt", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "elt", ";", "rs6000_expand_vector_init", "(", "scale_vec", ",", "gen_rtx_PARALLEL", "(", "V2DFmode", ",", "v", ")", ")", ";", "emit_insn", "(", "gen_mulv2df3", "(", "tgt", ","], "ground_truth": ["src", ",", "scale_vec", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_scale_v2df", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8607, "Length": 89, "Cover_Rate": 0.8165137614678899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBufferStoreOpcode", "(", "Ty", ",", "MemSize", ",", "Offen", ")", ";", "if", "(", "Opc", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "Offen", ")", "MIB", ".", "addUse", "(", "VOffset", ")", ";", "MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "extractGLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "extractDLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSWZ", "(", "AuxiliaryData", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII"], "ground_truth": [",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectStoreIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8608, "Length": 123, "Cover_Rate": 0.3565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "ThisCond", ";", "ThisCond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "const", "MachineOperand", "*", "ThisTarget", ";", "if", "(", "!", "isBranch", "(", "I", ",", "ThisCond", ",", "ThisTarget", ")", ")", "return", "true", ";", "if", "(", "!", "ThisTarget", "->", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "ThisCond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "ThisTarget", "->", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "TBB", "=", "ThisTarget", "->", "getMBB", "(", ")", ";", "continue", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "ThisTarget", "->", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "ThisCond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "I", "->", "getNumExplicitOperands", "(", ")", ")", ";", "i", "++", ")"], "ground_truth": ["Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "RISCVInstrInfo4", "Func": "analyzeBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8609, "Length": 280, "Cover_Rate": 0.8092485549132948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFIEpilogStart", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHEpilogStart", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8610, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ValVT", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "SDValue", "Res", "=", "implicitlyClearTop", "(", "Val", ",", "DAG", ")", ")", "{", "DCI", ".", "CombineTo", "(", "N", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getNode", "(", ")", ",", "Val", ")", ";"], "File": "Z80ISelLowering2", "Func": "combineZeroExtend", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8611, "Length": 61, "Cover_Rate": 0.5304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "isa", "<", "ConstantFPSDNode", ">", "(", "Elt"], "ground_truth": [")", "&&", "cast", "<", "ConstantFPSDNode", ">", "(", "Elt", ")", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ")", ")", ";"], "File": "X86ISelLowering144", "Func": "isZeroNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8612, "Length": 53, "Cover_Rate": 0.8412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockPosition", "Position", "(", "MF", "->", "getAlignment", "(", ")", ")", ";", "for", "(", "SmallVector", "<", "MBBInfo", ",", "<NUM_LIT>", ">", "::", "iterator", "BI", "=", "MBBs", ".", "begin", "(", ")", ",", "BE", "=", "MBBs", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";"], "ground_truth": ["++", "BI", ")", "{"], "File": "SystemZLongBranch1", "Func": "relaxBranches", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8613, "Length": 44, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "|=", "U", ".", "LaneMask", ";", "CurPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}", "assert", "(", "CurPressure", "==", "getRegPressure", "(", "*"], "ground_truth": ["MRI", ",", "LiveRegs", ")", ")", ";"], "File": "GCNRegPressure24", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8614, "Length": 103, "Cover_Rate": 0.3515358361774744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nios2_option_save", "(", "struct", "cl_target_option", "*", "ptr", ",", "struct", "gcc_options", "*", "opts", "ATTRIBUTE_UNUSED", ",", "struct", "gcc_options", "*", "opts_set", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "i"], "ground_truth": [";"], "File": "nios2", "Func": "nios2_option_save", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8615, "Length": 26, "Cover_Rate": 0.3132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Value", ")", ";", "uint64_t", "IntValue", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "!", "isUIntN", "(", "Size", ",", "IntValue", ")", "&&", "!", "isIntN", "(", "Size", ",", "IntValue", ")", ")", "return", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "MaxBytesToFill", "=", "IntValue", ";", "Lex", "(", ")", ";", "}", "else", "{", "return", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "}", "}", "getTargetStreamer", "(", ")", ".", "emitFAlign", "(", "<NUM_LIT>", ",", "MaxBytesToFill", ")", ";", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "HexagonAsmParser", "Func": "ParseDirectiveFalign", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8616, "Length": 100, "Cover_Rate": 0.704225352112676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Disassembler"], "ground_truth": ["(", ")", "{"], "File": "XCoreDisassembler (2)", "Func": "LLVMInitializeXCoreDisassembler", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8617, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SIInstrInfo (3)", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8618, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "init_machine_status", "="], "ground_truth": ["nds32_init_machine_status", ";"], "File": "nds32", "Func": "nds32_init_expanders", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8619, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBDAddrOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printAddress", "(", "&", "MAI", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ",", "MI", "->"], "ground_truth": ["getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ",", "O", ")", ";"], "File": "SystemZInstPrinter9", "Func": "printBDAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8620, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "}", "return"], "ground_truth": ["Res", ";"], "File": "ARMISelLowering107", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8621, "Length": 120, "Cover_Rate": 0.3069053708439898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "*", "Dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "Src0", ")", ".", "addImm", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "addOperand", "(", "*", "Src1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "Src2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo100", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8622, "Length": 97, "Cover_Rate": 0.4311111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "st", ")", ":", "<ISA_LIT>GenInstrInfo", "(", ")", ",", "RI", "(", "st"], "ground_truth": [")", "{"], "File": "HSAILInstrInfo", "Func": "HSAILInstrInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8623, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V0", ",", "V1", ",", "V2", ",", "V3", ",", "V4", ",", "V5", ",", "V6", ",", "V7", ",", "V8", ",", "V9", ",", "V10", ",", "V11", ",", "V12", ",", "V13", ",", "V14", ",", "V15", ",", "V16", ",", "V17", ",", "V18", ",", "V19", ",", "V20", ",", "V21", ",", "V22", ",", "V23", ",", "V24", ",", "V25", ",", "V26", ",", "V27", ",", "V28", ",", "V29", ",", "V30", ",", "V31", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "VecDbl", "[", "]", "=", "{", "W0", ",", "W1", ",", "W2", ",", "W3", ",", "W4", ",", "W5", ",", "W6", ",", "W7", ",", "W8", ",", "W9", ",", "W10", ",", "W11", ",", "W12", ",", "W13", ",", "W14", ",", "W15", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "VecPred", "[", "]", "=", "{", "Q0", ",", "Q1", ",", "Q2", ",", "Q3", ",", "<NUM_LIT>", "}", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "IntRegsRegClassID", ":", "return", "Int32", ";", "case", "DoubleRegsRegClassID", ":", "return", "Int64", ";", "case", "PredRegsRegClassID", ":", "return", "Pred", ";", "case", "HvxVRRegClassID", ":", "return", "VecSgl", ";", "case", "HvxWRRegClassID", ":", "return", "VecDbl", ";", "case", "HvxQRRegClassID", ":", "return", "VecPred", ";", "default", ":", "break", ";", "}", "static", "const", "MCPhysReg", "Empty", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getRegClassName", "(", "RC", ")", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "HexagonRegisterInfo24", "Func": "getCallerSavedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8624, "Length": 203, "Cover_Rate": 0.6114457831325302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a"], "ground_truth": ["-", "__b", ";"], "File": "arm", "Func": "neon_vsub_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8625, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getBankedReg", "(", ")", ")", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "addBankedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8626, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__smuadx", "(", "int16x2_t", "__a", ",", "int16x2_t", "__b", ")", "{", "return", "__builtin_arm_smuadx", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "acle___smuadx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8627, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float16x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_f16_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8628, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PAGE", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "RefKind", "="], "ground_truth": ["MCSymbolRefExpr", "::", "VK_PAGEOFF", ";"], "File": "ARM64MCInstLower", "Func": "lowerSymbolOperandDarwin", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8629, "Length": 116, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Node", ")", ";", "const", "BlockAddress", "*", "BA", "=", "Node", "->", "getBlockAddress", "(", ")", ";", "int64_t", "Offset", "=", "Node", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "Offset", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "return", "Result"], "ground_truth": [";"], "File": "SystemZISelLowering (2)", "Func": "lowerBlockAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8630, "Length": 65, "Cover_Rate": 0.7831325301204819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovlbq_m_s8", "(", "int16x8_t", "__inactive", ",", "int8x16_t", "__a", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmovlbq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8631, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "MRSReg", "=", "MSRReg", "=", "<STR_LIT>", "(", "Tok", ".", "getString", "(", ")", ")", ";", "auto", "PState", "=", "<STR_LIT>", "(", "Tok", ".", "getString", "(", ")", ")", ";", "unsigned", "PStateImm", "=", "-", "<NUM_LIT>", ";", "if", "(", "PState", "&&", "PState", "->", "haveFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "PStateImm", "=", "PState", "->", "Encoding", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "getLoc", "(", ")", ",", "MRSReg", ",", "MSRReg", ",", "PStateImm", ",", "getContext"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "AArch64AsmParser58", "Func": "tryParseSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8632, "Length": 86, "Cover_Rate": 0.38738738738738737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::"], "ground_truth": ["MO_ConstantPoolIndex", ":"], "File": "MSP430MCInstLower17", "Func": "Lower", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8633, "Length": 108, "Cover_Rate": 0.38162544169611307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vduph_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8634, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringMap", "<", "int", ">", "Map", "(", "array_lengthof", "(", "manglingRules", ")", ")", ";", "int", "Id", "=", "<NUM_LIT>", ";", "for", "(", "auto", "Rule", ":", "manglingRules", ")", "Map", ".", "insert", "(", "{", "Rule", ".", "Name", ",", "Id", "++", "}", ")", ";", "return"], "ground_truth": ["Map", ";"], "File": "AMDGPULibFunc (2)", "Func": "buildManglingRulesMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8635, "Length": 41, "Cover_Rate": 0.7884615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_scalef_round_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d"], "ground_truth": ["__A", ",", "__m512d", "__B", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_scalef_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8636, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "is<ISA_LIT>", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI"], "ground_truth": [",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8637, "Length": 499, "Cover_Rate": 0.8443316412859561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_scalef_pd", "(", "__mmask8", "__U", ","], "ground_truth": ["__m256d", "__A", ",", "__m256d", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_scalef_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8638, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "regno", "==", "R0_REG"], "ground_truth": [")", ";"], "File": "h8300", "Func": "h8300_function_value_regno_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8639, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "SDValue", "Elt", ")", "{", "return", "isNullConstant", "(", "Elt", ")", "||", "isNullFPConstant", "("], "ground_truth": ["Elt", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "isZeroNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8640, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_F<ISA_LIT>N", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "default", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8641, "Length": 327, "Cover_Rate": 0.6606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VecVT", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "(", "is64Bit", "(", ")", "||", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_VectorCall", "||", "CallConv", "==", "CallingConv", "::", "Intel_OCL_BI", ")", ")", ")", "VecVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "VecVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "VecVT", "=", "<STR_LIT>", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "RegParmTypes", ";", "MVT", "IntVT", "=", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RegParmTypes", ".", "push_back", "(", "IntVT", ")", ";", "if", "(", "VecVT", "!=", "<STR_LIT>", ")", "RegParmTypes", ".", "push_back", "(", "VecVT", ")", ";", "SmallVectorImpl", "<", "ForwardedRegister", ">", "&", "Forwards", "=", "FuncInfo", "->", "getForwardedMustTailRegParms", "(", ")", ";", "CCInfo", ".", "analyzeMustTailForwardedRegisters", "(", "Forwards", ",", "RegParmTypes", ",", "CC_<ISA_LIT>", ")", ";", "if", "(", "is64Bit", "(", ")", "&&", "!", "isWin64", "(", ")"], "ground_truth": ["&&", "!", "CCInfo", ".", "isAllocated", "(", "<STR_LIT>", ")", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "forwardMustTailParameters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8642, "Length": 146, "Cover_Rate": 0.5251798561151079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Pattern", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "getPTrue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8643, "Length": 23, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", ".", "insert", "(", "result", ".", "end", "(", ")", ",", "Definitions", ".", "begin", "(", ")", ","], "ground_truth": ["Definitions", ".", "end", "(", ")", ")", ";"], "File": "PredicatedBlock", "Func": "getDefinitions", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8644, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isThumb", "&&", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "Id", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMFastISel34", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8645, "Length": 197, "Cover_Rate": 0.6566666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "isLoopFeeder", "(", "L", ",", "MBB", ",", "Phi", ",", "&", "(", "Phi", "->", "getOperand", "(", "i", ")", ")", ",", "LoopFeederPhi", ")", ")", "if", "(", "loopCountMayWrapOrUnderFlow", "(", "&", "(", "Phi", "->", "getOperand", "(", "i", ")", ")", ",", "EndVal", ",", "Phi", "->", "getParent", "(", ")", ",", "L", ",", "LoopFeederPhi", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "HexagonHardwareLoops1", "Func": "phiMayWrapOrUnderflow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8646, "Length": 79, "Cover_Rate": 0.6638655462184874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", ";", "if", "(", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "REG_P", "(", "reg", "=", "SET_DEST", "(", "set", ")", ")", "&&", "find_reg_note", "(", "insn", ",", "REG_UNUSED", ",", "reg", ")", "==", "NULL_RTX", ")", "{", "emit_insn_after", "(", "nvptx_gen_shuffle", "(", "reg", ",", "reg", ",", "master", ",", "SHUFFLE_IDX", ")", ",", "insn", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "nvptx", "Func": "nvptx_unisimt_handle_set", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8647, "Length": 53, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "<ISA_LIT>cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "get<ISA_LIT>XALUOOp", "(", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "<ISA_LIT>cc", ")", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "<STR_LIT>", "CondCode", "=", "(", "<STR_LIT>", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "<ISA_LIT>cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "<STR_LIT>", "(", "CondCode", ")", ";", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "<ISA_LIT>cc", ")", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ","], "ground_truth": ["<ISA_LIT>cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8648, "Length": 382, "Cover_Rate": 0.5218579234972678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86InstrInfo (2)", "Func": "shouldScheduleAdjacent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8649, "Length": 264, "Cover_Rate": 0.34966887417218545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "emitAnd_ri", "(", "MVT", "RetVT", ",", "unsigned", "LHSReg", ",", "bool", "LHSIsKill", ",", "uint64_t", "Imm", ")", "{", "return", "emitLogicalOp_ri", "(", "<STR_LIT>", ",", "RetVT", ",", "LHSReg"], "ground_truth": [",", "LHSIsKill", ",", "Imm", ")", ";"], "File": "AArch64FastISel (2)", "Func": "emitAnd_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8650, "Length": 32, "Cover_Rate": 0.9142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rtx_equal_p", "(", "p1", ",", "p2"], "ground_truth": [")", ";"], "File": "arm", "Func": "equal", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8651, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "annotationCache", ")", ".", "find", "(", "m", ")", "==", "(", "*", "annotationCache", ")", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";", "else", "if", "(", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "find", "(", "gv", ")", "==", "(", "*", "annotationCache", ")", "[", "m", "]", ".", "end", "(", ")", ")", "cacheAnnotationFromMD", "(", "m", ",", "gv", ")", ";", "if", "(", "(", "*", "annotationCache", ")", "[", "m", "]", "[", "gv", "]", ".", "find", "(", "prop", ")", "==", "(", "*", "annotationCache", ")", "[", "m", "]"], "ground_truth": ["[", "gv", "]", ".", "end", "(", ")", ")", "return", "false", ";"], "File": "NVPTXUtilities22", "Func": "findOneNVVMAnnotation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8652, "Length": 99, "Cover_Rate": 0.6149068322981367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "value", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ";", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "if", "(", "currently_expanding_to_rtl", ")", "{", "emit_insn", "(", "gen_cmpgtsi_t", "(", "force_reg", "(", "SImode", ",", "CONST0_RTX", "(", "SImode", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_mov_neg_si_t", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_ashrsi2_31", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "value", ">=", "<NUM_LIT>", "&&", "value", "<=", "<NUM_LIT>", ")", "{", "wrk", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_ashrsi2_16", "(", "wrk", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "value", "-=", "<NUM_LIT>", ";", "while", "(", "value", "--", ")", "gen_ashift", "(", "ASHIFTRT", ",", "<NUM_LIT>", ",", "wrk", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "wrk", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "value", "<=", "<NUM_LIT>", ")", "{", "wrk", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "wrk", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "while", "(", "value", "--", ")", "gen_ashift", "(", "ASHIFTRT", ",", "<NUM_LIT>", ",", "wrk", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "wrk", ")", ";", "return", "<NUM_LIT>", ";", "}", "wrk", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "sprintf", "(", "func", ",", "<STR_LIT>", ","], "ground_truth": ["value", ")", ";"], "File": "sh3", "Func": "expand_ashiftrt", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8653, "Length": 244, "Cover_Rate": 0.5609195402298851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "SIWholeQuadMode1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8654, "Length": 43, "Cover_Rate": 0.5308641975308642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAddrModeRO", "(", "N", ",", "<NUM_LIT>", ",", "Base"], "ground_truth": [",", "Offset", ",", "Imm", ")", ";"], "File": "ARM64ISelDAGToDAG", "Func": "SelectAddrModeRO64", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8655, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_Unwind_Word", "_Unwind_GetCFA", "(", "_Unwind_Context", "*", "context", ")", "{", "return", "(", "(", "phase1_vrs", "*", ")", "context", ")"], "ground_truth": ["->", "prev_sp", ";"], "File": "unwind-arm", "Func": "_Unwind_GetCFA", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8656, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "static_cast", "<", "int", ">", "(", "RCID", ")", "==", "-", "<NUM_LIT>", ")"], "ground_truth": ["return", "false", ";"], "File": "SIRegisterInfo21", "Func": "isSGPRClassID", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8657, "Length": 16, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DemoteRegTo32", "(", "SrcReg", ")", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "FlagUseZeroBasedSandbox", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86NaClRewritePass", "Func": "ApplyFrameSFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8658, "Length": 261, "Cover_Rate": 0.6069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "AlignVectors", "::", "getAddrInfo", "(", "Instruction", "&", "In", ")", "const", "->", "Optional", "<", "AddrInfo", ">", "{", "if", "(", "auto", "*", "L", "=", "isCandidate", "<", "LoadInst", ">", "(", "&", "In", ")", ")", "return", "AddrInfo", "(", "HVC", ",", "L", ",", "L", "->", "getPointerOperand", "(", ")", ",", "L", "->", "getType", "(", ")", ",", "L", "->", "getAlign", "(", ")", ")", ";", "if", "(", "auto", "*", "S", "=", "isCandidate", "<", "StoreInst", ">", "(", "&", "In", ")", ")", "return", "AddrInfo", "(", "HVC", ",", "S", ",", "S", "->", "getPointerOperand", "(", ")", ",", "S", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ",", "S", "->", "getAlign", "(", ")", ")", ";", "if", "(", "auto", "*", "II", "=", "isCandidate", "<", "IntrinsicInst", ">", "(", "&", "In", ")", ")", "{", "<STR_LIT>", "ID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "ID"], "ground_truth": [")", "{"], "File": "HexagonVectorCombine", "Func": "getAddrInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8659, "Length": 132, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sh_add_function_attribute", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "sh-c", "Func": "sh_pr_interrupt", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8660, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "SetBlendDomain", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SetBlendDomain", "(", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", ")", "return", "false", ";", "const", "uint16_t", "*", "table", "=", "lookupAVX512", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ",", "ReplaceableCustomAVX512LogicInstrs", ")", ";", "assert", "(", "table", "&&", "<STR_LIT>", ")", ";", "if", "(", "Domain", "==", "<NUM_LIT>", "&&", "(", "dom", "==", "<NUM_LIT>", "||", "table", "[", "<NUM_LIT>", "]", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", "Domain", "=", "<NUM_LIT>", ";", "MI", ".", "setDesc", "(", "get", "(", "table", "[", "Domain", "-", "<NUM_LIT>", "]", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Domain", "!=", "dom", "&&", "Domain", "!=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "commuteInstruction", "(", "MI", ",", "false", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Domain", "=="], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "X86InstrInfo (2)3", "Func": "setExecutionDomainCustom", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8661, "Length": 315, "Cover_Rate": 0.32710280373831774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ConstantAddressBlock", "(", "unsigned", "AddressSpace", ",", "<ISA_LIT>AS", "AMDGPUA<ISA_LIT>", ")", "{", "switch", "(", "AddressSpace", ")", "{", "case", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_BUFFER_0", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_BUFFER_1", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_BUFFER_2", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "case", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_BUFFER_3", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "case", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_BUFFER_4", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>"], "ground_truth": ["*", "<NUM_LIT>", ";"], "File": "R600ISelLowering (2)1", "Func": "ConstantAddressBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8662, "Length": 70, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "j", "++", ")", "{", "if", "(", "j", "->", "isCall", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "p", "(", "llvm", "::", "next", "(", "j", ")", ")", ";", "emitSTC", "(", "MF", ",", "*", "i", ",", "p", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PatmosFrameLowering", "Func": "patchCallSites", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8663, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "PrevChain", "=", "Chain", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", "=", "Chain", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ThenBr", "=", "Chain", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ElseBr", "=", "Dest", ";", "ThenBr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ThenBr", ",", "Zero", ")", ";", "ElseBr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ElseBr", ",", "Zero", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "PrevChain", ",", "Cond"], "ground_truth": [",", "ThenBr", ",", "ElseBr", ")", ";"], "File": "TVMISelLowering", "Func": "LowerBR", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8664, "Length": 97, "Cover_Rate": 0.46190476190476193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ","], "ground_truth": ["<NUM_LIT>", ",", "FIOp", ",", "RS", ")", ";"], "File": "SIFrameLowering22", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8665, "Length": 232, "Cover_Rate": 0.464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FoldOperands", "("], "ground_truth": [")", ";"], "File": "SIFoldOperands", "Func": "createSIFoldOperandsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8666, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_loadu_epi32", "(", "__mmask16", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_loaddqusi512_mask", "(", "(", "const", "int", "*", ")", "__P", ",", "("], "ground_truth": ["__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_loadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8667, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getRestoreBasePointerOffset", "(", ")"], "ground_truth": ["const", "{"], "File": "M68kMachineFunction (2)", "Func": "getRestoreBasePointerOffset", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8668, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "addr", ")", "return", "FALSE", ";", "tree", "fntype", "=", "TREE_TYPE"], "ground_truth": ["(", "addr", ")", ";"], "File": "arm", "Func": "detect_cmse_nonsecure_call", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8669, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_alignr_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i"], "ground_truth": ["__B", ",", "const", "int", "__imm", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_alignr_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8670, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "CRRegs", "["], "ground_truth": ["getCRBitMask", "(", ")", "]", ")", ")", ";"], "File": "PPCAsmParser (2)", "Func": "addCRBitMaskOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8671, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::"], "ground_truth": ["create<ISA_LIT>FloatingPointStackifierPass", "(", ")", "{"], "File": "X86FloatingPoint", "Func": "createX86FloatingPointStackifierPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8672, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_compress_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_compresssi512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__W", ",", "("], "ground_truth": ["__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_compress_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8673, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "imm", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "imm", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd"], "ground_truth": [",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler5", "Func": "DecodeAdrInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8674, "Length": 63, "Cover_Rate": 0.48091603053435117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")"], "ground_truth": [";"], "File": "RISCVISelDAGToDAG", "Func": "createRISCVISelDag", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8675, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", ".", "second", ")", "Ty", ".", "second", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", ")"], "ground_truth": [";"], "File": "JVMCompositeHandler", "Func": "dump", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8676, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "o", "<<", "getTagName", "(", "PREFIX_SYMBOL", ")", "<<", "prefix", "<<", "<STR_LIT>", "<<", "num", "<<", "<STR_LIT>", ";", "return", "o", "."], "ground_truth": ["str", "(", ")", ";"], "File": "PIC161", "Func": "getUdataSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8677, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "-=", "Anchor", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Full", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", "+", "Offset", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Full", ",", "Result", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::"], "ground_truth": ["getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "SystemZISelLowering", "Func": "lowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8678, "Length": 124, "Cover_Rate": 0.42033898305084744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")"], "ground_truth": ["{"], "File": "Z80oldRegisterInfo", "Func": "getPointerRegClass", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8679, "Length": 22, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AddrOp", ";", "if", "(", "LDN", ")", "AddrOp", "=", "LDN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "STN", ")", "AddrOp", "=", "STN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "short", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "AddrOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "AddrOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "unsigned", "SlotAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", "->", "getIndex", "(", ")", ")", ";", "if", "(", "(", "SlotAlign", "%", "Val", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "return", "isIntS16Immediate", "(", "AddrOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")"], "ground_truth": ["&&", "!", "(", "Imm", "%", "Val", ")", ";"], "File": "PPCISelDAGToDAG29", "Func": "isOffsetMultipleOf", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8680, "Length": 129, "Cover_Rate": 0.7087912087912088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "maybeUpdateTerminator", "(", "MBB", ")", ";", "break", ";", "}", "for", "(", ";", ";", ")", "{", "Next", "=", "Ready", ".", "top", "(", ")", ";", "Ready", ".", "pop", "(", ")", ";", "if", "(", "!", "Entries", ".", "empty", "(", ")", "&&", "!", "MDT", ".", "dominates", "(", "Entries", ".", "back", "(", ")", ".", "TheRegion", "->", "getHeader", "(", ")", ",", "Next", ")", ")", "{", "Entries", ".", "back", "(", ")", ".", "Deferred", ".", "push_back", "(", "Next", ")", ";", "continue", ";", "}", "break", ";", "}", "}", "Next", "->", "moveAfter", "(", "MBB", ")", ";", "maybeUpdateTerminator", "(", "MBB", ")", ";", "MBB", "=", "Next", ";", "}", "assert", "(", "Entries", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "SmallSetVector", "<", "const", "Region", "*", ",", "<NUM_LIT>", ">", "OnStack", ";", "OnStack", ".", "insert", "(", "nullptr", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "MBB", ".", "getNumber", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Region", "*", "Region", "=", "RI", ".", "getRegionFor", "(", "&", "MBB", ")", ";", "if", "(", "Region", "&&", "&", "MBB", "==", "Region", "->", "getHeader", "(", ")", ")", "{", "if", "(", "Region", "->", "isLoop", "(", ")", ")", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "||", "Region", "->", "contains", "(", "Pred", ")", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "assert", "(", "OnStack", ".", "insert", "(", "Region", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "OnStack", ".", "count", "(", "RI", ".", "getRegionFor", "(", "&", "MBB"], "ground_truth": [")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyCFGSort13", "Func": "sortBlocks", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8681, "Length": 318, "Cover_Rate": 0.350606394707828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "A", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ahi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Bhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "B", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "AloBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "B", ")", ";", "SDValue", "AloBhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "A", ",", "Bhi", ")", ";", "SDValue", "AhiBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ahi", ",", "B", ")", ";", "AloBhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AloBhi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "AhiBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AhiBlo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "AloBlo", ",", "AloBhi", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ",", "AhiBlo", ")", ";", "return", "Res"], "ground_truth": [";"], "File": "X86ISelLowering198", "Func": "LowerMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8682, "Length": 300, "Cover_Rate": 0.4143646408839779, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "state", "->", "insns_left", "=", "state", "->", "issue_rate", ";", "advance_state", "(", "curr_state", ")"], "ground_truth": [";"], "File": "mips", "Func": "mips_sim_next_cycle", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8683, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", "&&", "current_frame_info", ".", "gmask", ")", "abort", "(", ")", ";", "if", "(", "current_frame_info", ".", "pretend_size", ")", "{", "int", "regs_to_save", "=", "current_frame_info", ".", "pretend_size", "/", "UNITS_PER_WORD", ";", "for", "(", "regno", "=", "FIRST_ARG_REGNUM", "+", "FR30_NUM_ARG_REGS", ";", "regno", "--", ",", "regs_to_save", "--", ";", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi_push", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "current_frame_info", ".", "gmask", ")", "{", "for", "(", "regno", "=", "STACK_POINTER_REGNUM", ";", "regno", "--", ";", ")", "{", "if", "(", "(", "current_frame_info", ".", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi_push", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "current_frame_info", ".", "save_rp", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi_push", "(", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_POINTER_REGNUM", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "current_frame_info", ".", "save_fp", ")", "{", "if", "(", "current_frame_info", ".", "frame_size", "<", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "UNITS_PER_WORD", ")", ")", "{", "int", "enter_size", "=", "current_frame_info", ".", "frame_size", "+", "UNITS_PER_WORD", ";", "rtx", "pattern", ";", "insn", "=", "emit_insn", "(", "gen_enter_func", "(", "GEN_INT", "(", "enter_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", "{", "int", "x", ";", "for", "(", "x", "=", "XVECLEN", "(", "pattern", ",", "<NUM_LIT>", ")", ";", "x", "--", ";", ")", "{", "rtx", "part", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "x", ")", ";", "if", "(", "!", "frame_pointer_needed", "&&", "GET_CODE", "(", "part", ")", "==", "SET", "&&", "REGNO", "(", "SET_DEST", "(", "part", ")", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", "RTX_FRAME_RELATED_P", "(", "part", ")", "=", "<NUM_LIT>", ";", "else", "RTX_FRAME_RELATED_P", "(", "part", ")", "=", "<NUM_LIT>", ";", "}", "}", "}", "else", "{", "insn", "=", "emit_insn", "(", "gen_movsi_push", "(", "frame_pointer_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx"], "ground_truth": [")", ")", ";"], "File": "fr302", "Func": "fr30_expand_prologue", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 8684, "Length": 342, "Cover_Rate": 0.66796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Lo12", ">>", "<NUM_LIT>", ")", "==", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Hi20", ")", ")", "Insts", ".", "push_back", "(", "Inst", "(", "<STR_LIT>", ",", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Lo12", ")", ")", ")", ";", "else", "{", "Insts", ".", "push_back", "(", "Inst", "(", "<STR_LIT>", ",", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Hi20", ")", ")", ")", ";", "if", "(", "Lo12", "!=", "<NUM_LIT>", ")", "Insts", ".", "push_back", "(", "Inst", "(", "<STR_LIT>", ",", "Lo12", ")", ")", ";", "}", "if", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Hi20", ">>", "<NUM_LIT>", ")", "!=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Higher20", ")", ")", "Insts", ".", "push_back", "(", "Inst", "(", "<STR_LIT>", ",", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Higher20", ")", ")", ")", ";", "if", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Higher20", ">>", "<NUM_LIT>", ")", "!=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Highest12", ")", ")", "Insts", ".", "push_back", "(", "Inst", "(", "<STR_LIT>", ",", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Highest12", ")", ")", ")", ";", "return", "Insts"], "ground_truth": [";"], "File": "LoongArchMatInt", "Func": "generateInstSeq", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8685, "Length": 157, "Cover_Rate": 0.5587188612099644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", ")", ";", "if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", "&&", "Cnt", "<="], "ground_truth": ["-", "<NUM_LIT>", ")", "{"], "File": "ARMISelLowering (3)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8686, "Length": 45, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTransformInfo", "<ISA_LIT>BaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function"], "ground_truth": ["&", "F", ")", "const", "{"], "File": "ARMTargetMachine41", "Func": "getTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8687, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "recordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "return", ";", "}", "const", "MCSymbol", "*", "A", "=", "nullptr", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", ")", "Offset", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "A", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "*", "A", ")", "&&", "recordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ")", "return", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "const", "MCSymbol", "*", "RelSymbol"], "ground_truth": ["=", "nullptr", ";"], "File": "X86MachObjectWriter18", "Func": "RecordX86Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8688, "Length": 148, "Cover_Rate": 0.3148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "BranchOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AAPInstrInfo", "Func": "isBranchOffsetInRange", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8689, "Length": 30, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseDataRegionDirectives", "=", "true", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "Log2Alignment", ";", "SupportsDebugInformation", "="], "ground_truth": ["true", ";"], "File": "WebAssemblyMCAsmInfo15", "Func": "WebAssemblyMCAsmInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8690, "Length": 42, "Cover_Rate": 0.6268656716417911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vctp32q", "(", "uint32_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve3___arm_vctp32q", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8691, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_multishift_epi64_epi8", "(", "__m512i", "__W", ",", "__mmask64", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpmultishiftqb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ","], "ground_truth": ["(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__M", ")", ";"], "File": "avx512vbmiintrin", "Func": "_mm512_mask_multishift_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8692, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align", ">", "MOVE_MAX", ")", "align", "=", "MOVE_MAX", ";", "move_ratio", "=", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", ")", "move_ratio", "=", "LARGEST_MOVE_RATIO", ";", "num_pieces", "=", "(", "bytes", "/", "align", ")", "+", "(", "(", "bytes", "%", "align", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "num_pieces", ">", "move_ratio", ")", "return", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "dst_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "dst_mem", "=", "replace_equiv_address", "(", "dst_mem", ",", "x", ")", ";", "}", "x", "=", "XEXP", "(", "src_mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "{", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";", "src_mem", "=", "replace_equiv_address", "(", "src_mem", ",", "x", ")", ";", "}", "active", "[", "<NUM_LIT>", "]", "=", "active", "[", "<NUM_LIT>", "]", "=", "false", ";", "do", "{", "next", "=", "phase", ";", "phase", "^=", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "int", "next_amount", ";", "next_amount", "=", "(", "bytes", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "bytes", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "next_amount", "=", "MIN", "(", "next_amount", ",", "align", ")", ";", "amount", "[", "next", "]", "=", "next_amount", ";", "mode", "[", "next", "]", "=", "mode_from_align", "[", "next_amount"], "ground_truth": ["]", ";"], "File": "xtensa1", "Func": "xtensa_expand_block_move", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8693, "Length": 205, "Cover_Rate": 0.43991416309012876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64MCAsmInfo22", "Func": "AArch64MCAsmInfoCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8694, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_n_s32", "(", "int32x2_t", "__a", ",", "int32_t", "__b", ")", "{", "return", "(", "int64x2_t", ")", "__builtin_neon_vmulls_nv2si", "(", "__a", ",", "(", "__builtin_neon_si"], "ground_truth": [")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmull_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8695, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "readsReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "MI", ".", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["PartialRegUpdateClearance", ";"], "File": "X86InstrInfo (2)3", "Func": "getPartialRegUpdateClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8696, "Length": 39, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i2", "=", "prev_nonnote_insn", "(", "i3", ")", ";", "if", "(", "i2", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";", "i1", "=", "prev_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i1", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";", "return", "(", "INSN_P", "(", "i1", ")", "&&", "rtx_equal_p", "(", "PATTERN", "(", "i1", ")", ",", "PATTERN", "(", "i3", ")", ")"], "ground_truth": ["&&", "any_condjump_p", "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";"], "File": "h83003", "Func": "same_cmp_preceding_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8697, "Length": 63, "Cover_Rate": 0.8289473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N00", ")", ",", "VT", ",", "N00", ")", ";", "}", "unsigned", "FPOpcode", ";", "switch", "(", "N0", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LogicOp0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LogicOp1", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL0", "(", "N0"], "ground_truth": [")", ";"], "File": "X86ISelLowering115", "Func": "combineBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8698, "Length": 145, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FenceOrdering", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "&&", "FenceSSID", "==", "SyncScope", "::", "System", ")", "{", "if", "(", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "SDValue", "(", "Res", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering", "Func": "LowerATOMIC_FENCE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8699, "Length": 151, "Cover_Rate": 0.5451263537906137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "break", ";", "PotentialBlockers", ".", "push_back", "(", "&", "MI", ")", ";", "}", "if", "(", "BlockLimit", "<", "LIMIT", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "LoadInst", "->", "getParent", "(", ")", ";", "int", "LimitLeft", "=", "LIMIT", "-", "BlockLimit", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PB", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PE", "=", "MBB", "->", "pred_end", "(", ")", ";", "PB", "!=", "PE", ";", "++", "PB", ")", "{", "MachineBasicBlock", "*", "PMBB"], "ground_truth": ["=", "*", "PB", ";"], "File": "X86FixupSFB", "Func": "findPotentialBlockers", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8700, "Length": 83, "Cover_Rate": 0.3547008547008547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cmpunordss", "(", "(", "__v4sf", ")", "__A"], "ground_truth": [",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_cmpunord_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8701, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "RegionEnd", ";", "for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "RemainingCount", ")", "{", "if", "(", "TII", "->", "isSchedulingBoundary", "(", "llvm", "::", "prior", "(", "I", ")", ",", "MBB", ",", "Fn", ")", ")", "break", ";", "}", "I", "=", "MBB", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "RegionEnd", ")", "{", "RegionEnd", "=", "llvm", "::", "prior", "(", "RegionEnd", ")", ";", "--"], "ground_truth": ["RemainingCount", ";"], "File": "R600Packetizer2", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8702, "Length": 135, "Cover_Rate": 0.3609625668449198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->"], "ground_truth": ["get", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8703, "Length": 91, "Cover_Rate": 0.7583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "assert", "(", "(", "(", "FrameReg", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "FrameReg", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>"], "ground_truth": [")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering213", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8704, "Length": 99, "Cover_Rate": 0.4900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "compression_flags", "=", "mips_get_compress_on_flags", "(", "*", "attributes", ")", ";", "nocompression_flags", "=", "mips_get_compress_off_flags", "(", "*", "attributes", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "{", "if", "(", "nocompression_flags", ")", "error", "(", "<STR_LIT>", ",", "mips_get_compress_off_name", "(", "nocompression_flags", ")", ")", ";", "if", "(", "compression_flags", ")", "error", "(", "<STR_LIT>", ",", "mips_get_compress_on_name", "(", "nocompression_flags", ")", ")", ";", "}", "else", "{", "compression_flags", "|=", "mips_get_compress_on_flags", "(", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "nocompression_flags", "|=", "mips_get_compress_off_flags", "(", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "if", "(", "compression_flags", "&&", "nocompression_flags", ")", "error", "(", "<STR_LIT>", ",", "DECL_NAME", "(", "decl", ")", ",", "mips_get_compress_on_name", "(", "compression_flags", ")", ",", "mips_get_compress_off_name", "(", "nocompression_flags", ")", ")", ";", "if", "(", "compression_flags", "&", "MASK_MIPS16", "&&", "compression_flags", "&", "MASK_MICROMIPS", ")", "error", "(", "<STR_LIT>", ",", "DECL_NAME", "(", "decl", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FLIP_MIPS16", "&&", "!", "DECL_ARTIFICIAL", "(", "decl", ")", "&&", "compression_flags", "==", "<NUM_LIT>", "&&", "nocompression_flags", "==", "<NUM_LIT>", ")", "{", "name", "=", "mflip_mips16_use_mips16_p", "(", "decl", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "*", "attributes", "=", "tree_cons", "(", "get_identifier", "(", "name", ")", ",", "NULL", ",", "*"], "ground_truth": ["attributes", ")", ";"], "File": "mips", "Func": "mips_insert_attributes", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8705, "Length": 173, "Cover_Rate": 0.7899543378995434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "M", "!=", "E", ";", "++", "M", ")", "{", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "Changed", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "-", "<NUM_LIT>", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "<STR_LIT>", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "SIInsertSkips11", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8706, "Length": 200, "Cover_Rate": 0.35335689045936397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "Base_Reg", ".", "getNode", "(", ")", ")", "Base_Reg", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "BaseType", "==", "FrameIndexBase", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Base_FrameIndex", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Scale", "<<", "'\\n'", "<<", "<STR_LIT>", ";", "if", "(", "IndexReg", ".", "getNode", "(", ")", ")", "IndexReg", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Disp", "<<", "'\\n'", "<<", "<STR_LIT>", ";", "if", "(", "GV", ")", "GV", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "CP", ")", "CP", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "'\\n'", "<<", "<STR_LIT>", ";", "if", "(", "ES", ")", "dbgs", "(", ")", "<<", "ES", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "MCSym", ")", "dbgs", "(", ")", "<<", "MCSym", ";", "else", "dbgs", "("], "ground_truth": [")", "<<", "<STR_LIT>", ";"], "File": "X86ISelDAGToDAG122", "Func": "dump", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8707, "Length": 199, "Cover_Rate": 0.9299065420560748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_shrdi_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "int", "__C", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpshrd_v32hi", "(", "(", "__v32hi", ")", "__A", ","], "ground_truth": ["(", "__v32hi", ")", "__B", ",", "__C", ")", ";"], "File": "avx512vbmi2intrin", "Func": "_mm512_shrdi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8708, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumLFENCEsInserted", ";", "return", ";", "}", "unsigned", "StateReg", "=", "PS", "->", "SSA", ".", "GetValueAtEndOfBlock", "(", "&", "MBB", ")", ";", "mergePredStateIntoSP", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "StateReg", ")", ";", "if", "(", "MI", ".", "isReturn", "(", ")", "||", "(", "std", "::", "next", "(", "InsertPt", ")", "==", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", ")", ")", "return", ";", "MCSymbol", "*", "RetSymbol", "=", "MF", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "MI", ".", "setPostInstrSymbol", "(", "MF", ",", "RetSymbol", ")", ";", "const", "TargetRegisterClass", "*", "AddrRC", "=", "&", "<STR_LIT>", ";", "unsigned", "ExpectedRetAddrReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "getFrameLowering", "(", ")", "->", "has128ByteRedZone", "(", "MF", ")", "||", "MF", ".", "exposesReturnsTwice", "(", ")", ")", "{", "ExpectedRetAddrReg", "=", "MRI", "->", "createVirtualRegister", "(", "AddrRC", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "!", "Subtarget", "->", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addSym", "(", "RetSymbol", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ExpectedRetAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "RetSymbol", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "++", "InsertPt"], "ground_truth": [";"], "File": "X86SpeculativeLoadHardening11", "Func": "tracePredStateThroughCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8709, "Length": 228, "Cover_Rate": 0.3313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNSubtarget", "::", "getPostRAMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{", "Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";", "Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "FillMFMAShadowMutation", ">"], "ground_truth": ["(", "&", "InstrInfo", ")", ")", ";"], "File": "AMDGPUSubtarget106", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8710, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "name", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "*", "type", ")", ")", ")", "||", "(", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "name", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "*", "type", ")", ")", ")", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "name"], "ground_truth": [")", ")", ";"], "File": "i3863", "Func": "ix86_handle_struct_attribute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8711, "Length": 64, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVLD3DUP_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD3DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8712, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "ix86_vectorize_builtin_gather", "(", "const_tree", "mem_vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX2", "||", "!", "TARGET_USE_GATHER", ")", "return", "NULL_TREE", ";", "if", "(", "(", "TREE_CODE", "(", "index_type", ")", "!=", "INTEGER_TYPE", "&&", "!", "POINTER_TYPE_P", "(", "index_type", ")", ")", "||", "(", "TYPE_MODE", "(", "index_type", ")", "!=", "SImode", "&&", "TYPE_MODE", "(", "index_type", ")", "!=", "DImode", ")", ")", "return", "NULL_TREE", ";", "if", "(", "TYPE_PRECISION", "(", "index_type", ")", ">", "POINTER_SIZE", ")", "return", "NULL_TREE", ";", "if", "(", "TYPE_PRECISION", "(", "index_type", ")", "<", "POINTER_SIZE", "&&", "TYPE_UNSIGNED", "(", "index_type", ")", ")", "return", "NULL_TREE", ";", "if", "(", "scale", "<=", "<NUM_LIT>", "||", "scale", ">", "<NUM_LIT>", "||", "(", "scale", "&", "(", "scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "NULL_TREE", ";", "si", "=", "TYPE_MODE", "(", "index_type", ")", "==", "SImode", ";", "switch", "(", "TYPE_MODE", "(", "mem_vectype", ")", ")", "{", "case", "E_V2DFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV2DF", ":", "IX86_BUILTIN_GATHER3DIV2DF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV2DF", ":", "IX86_BUILTIN_GATHERDIV2DF", ";", "break", ";", "case", "E_V4DFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3ALTSIV4DF", ":", "IX86_BUILTIN_GATHER3DIV4DF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERALTSIV4DF", ":", "IX86_BUILTIN_GATHERDIV4DF", ";", "break", ";", "case", "E_V2DImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV2DI", ":", "IX86_BUILTIN_GATHER3DIV2DI", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV2DI", ":", "IX86_BUILTIN_GATHERDIV2DI", ";", "break", ";", "case", "E_V4DImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3ALTSIV4DI", ":", "IX86_BUILTIN_GATHER3DIV4DI", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERALTSIV4DI", ":", "IX86_BUILTIN_GATHERDIV4DI", ";", "break", ";", "case", "E_V4SFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV4SF", ":", "IX86_BUILTIN_GATHER3DIV4SF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV4SF", ":", "IX86_BUILTIN_GATHERDIV4SF", ";", "break", ";", "case", "E_V8SFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV8SF", ":", "IX86_BUILTIN_GATHER3ALTDIV8SF", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV8SF", ":", "IX86_BUILTIN_GATHERALTDIV8SF", ";", "break", ";", "case", "E_V4SImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_GATHER3SIV4SI", ":", "IX86_BUILTIN_GATHER3DIV4SI", ";", "else", "code", "=", "si", "?", "IX86_BUILTIN_GATHERSIV4SI"], "ground_truth": [":", "IX86_BUILTIN_GATHERDIV4SI", ";"], "File": "i3867", "Func": "ix86_vectorize_builtin_gather", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8713, "Length": 319, "Cover_Rate": 0.7184684684684685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{", "Base", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Base", ",", "CurDAG", "->"], "ground_truth": ["getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelDAGToDAG100", "Func": "SelectLEA64_32Addr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8714, "Length": 84, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->"], "ground_truth": ["isFrameAddressTaken", "(", ")", ";"], "File": "WDC65816FrameLowering", "Func": "hasFP", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8715, "Length": 37, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "Filler", "::", "selectSuccBB", "(", "MachineBasicBlock", "&", "B", ")", "const", "{", "if", "(", "B", ".", "succ_empty", "(", ")", ")", "return", "nullptr", ";", "auto", "&", "Prob", "=", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "MachineBasicBlock", "*", "S", "=", "*", "std", "::", "max_element", "(", "B", ".", "succ_begin", "(", ")", ",", "B", ".", "succ_end", "(", ")", ",", "[", "&", "]", "(", "const", "MachineBasicBlock", "*", "Dst0", ",", "const", "MachineBasicBlock", "*", "Dst1", ")", "{", "return", "Prob", ".", "getEdgeWeight", "(", "&", "B", ",", "Dst0", ")", "<", "Prob", ".", "getEdgeWeight", "(", "&", "B", ",", "Dst1", ")", ";", "}", ")"], "ground_truth": [";"], "File": "MipsDelaySlotFiller", "Func": "selectSuccBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8716, "Length": 94, "Cover_Rate": 0.8867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get"], "ground_truth": ["(", "Opcode", ")", ",", "DestReg", ")", ";"], "File": "SIInstrInfo72", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8717, "Length": 145, "Cover_Rate": 0.3553921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "prefersVectorizedAddressing", "(", ")"], "ground_truth": ["{"], "File": "HexagonTargetTransformInfo20", "Func": "prefersVectorizedAddressing", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8718, "Length": 5, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "+"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vadd_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8719, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Subtarget", ".", "isTargetMachO", "(", ")", "&&", "!", "(", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")"], "ground_truth": ["&&", "Attrs", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", ";"], "File": "AArch64FrameLowering39", "Func": "produceCompactUnwindFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8720, "Length": 29, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZfinx", "("], "ground_truth": [")", "const", "{"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZfinx", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8721, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "--", "I"], "ground_truth": [";"], "File": "X86ISelDAGToDAG100", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8722, "Length": 145, "Cover_Rate": 0.30145530145530147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src_high_part", ",", "src_low_part", ";", "rtx", "dst_high_part", ",", "dst_low_part", ";", "dst_high_part", "=", "nds32_di_high_part_subreg", "(", "dst", ")", ";", "dst_low_part", "=", "nds32_di_low_part_subreg", "(", "dst", ")", ";", "src_high_part", "=", "nds32_di_high_part_subreg", "(", "src", ")", ";", "src_low_part", "=", "nds32_di_low_part_subreg", "(", "src", ")", ";", "if", "(", "CONST_INT_P", "(", "shiftamount", ")", ")", "{", "if", "(", "INTVAL", "(", "shiftamount", ")", "<", "<NUM_LIT>", ")", "{", "rtx", "ext_start", ";", "ext_start", "=", "gen_int_mode", "(", "<NUM_LIT>", "-", "INTVAL", "(", "shiftamount", ")", ",", "SImode", ")", ";", "emit_insn", "(", "gen_wext", "(", "dst_high_part", ",", "src", ",", "ext_start", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "dst_low_part", ",", "src_low_part", ",", "shiftamount", ")", ")", ";", "}", "else", "{", "rtx", "new_shift_amout", "=", "gen_int_mode", "(", "INTVAL", "(", "shiftamount", ")", "-", "<NUM_LIT>", ",", "SImode", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "dst_high_part", ",", "src_low_part", ",", "new_shift_amout", ")", ")", ";", "emit_move_insn", "(", "dst_low_part", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "rtx", "dst_low_part_l32", ",", "dst_high_part_l32", ";", "rtx", "dst_low_part_g32", ",", "dst_high_part_g32", ";", "rtx", "new_shift_amout", ",", "select_reg", ";", "dst_low_part_l32", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "dst_high_part_l32", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "dst_low_part_g32", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "dst_high_part_g32", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "new_shift_amout", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "select_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "ext_start", ";", "ext_start", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "ext_start", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "shiftamount", ")", ")", ";", "emit_insn", "(", "gen_wext", "(", "dst_high_part_l32", ",", "src", ",", "ext_start", ")", ")", ";", "emit_insn", "(", "gen_cmovzsi", "(", "dst_high_part_l32", ",", "shiftamount", ",", "src_high_part", ",", "dst_high_part_l32"], "ground_truth": [")", ")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_split_ashiftdi3", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8723, "Length": 251, "Cover_Rate": 0.7070422535211267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerBITCAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "OpVT", "!=", "<STR_LIT>", "&&", "OpVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ","], "ground_truth": ["Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering10", "Func": "LowerBITCAST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8724, "Length": 78, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumMaskElts", "=", "Mask", ".", "size", "(", ")", ";", "unsigned", "NumLanes", "=", "MaskVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumEltsPerLane", "=", "NumMaskElts", "/", "NumLanes", ";", "bool", "FloatDomain", "=", "MaskVT", ".", "isFloatingPoint", "(", ")", ";", "if", "(", "!", "FloatDomain", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", ")", ")", "{", "for", "(", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "Shift", "!=", "NumEltsPerLane", ";", "++", "Shift", ")", "{", "bool", "IsVSHLDQ", "=", "true", ";", "bool", "IsVSRLDQ", "=", "true", ";", "for", "(", "unsigned", "Lane", "=", "<NUM_LIT>", ";", "Lane", "!=", "NumLanes", ";", "++", "Lane", ")", "{", "unsigned", "Base", "=", "Lane", "*", "NumEltsPerLane", ";", "unsigned", "Ofs", "=", "NumEltsPerLane", "-", "Shift", ";", "IsVSHLDQ", "&=", "isUndefOrZeroInRange", "(", "Mask", ",", "Base", ",", "Shift", ")", ";", "IsVSHLDQ", "&=", "isSequentialOrUndefInRange", "(", "Mask", ",", "Base", "+", "Shift", ",", "Ofs", ",", "Base", ")", ";", "IsVSRLDQ", "&=", "isUndefOrZeroInRange", "(", "Mask", ",", "Base", "+", "Ofs", ",", "Shift", ")", ";", "IsVSRLDQ", "&=", "isSequentialOrUndefInRange", "(", "Mask", ",", "Base", ",", "Ofs", ",", "Base", "+", "Shift", ")", ";", "if", "(", "!", "IsVSHLDQ", "&&", "!", "IsVSRLDQ", ")", "break", ";", "}", "if", "(", "IsVSHLDQ", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumLanes", "*", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "Shift", "*", "(", "MaskVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "IsVSRLDQ", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumLanes", "*", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "Shift", "*", "(", "MaskVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "for", "(", "int", "M", ":", "Mask", ")", "{", "if", "(", "M", "==", "SM_SentinelZero", ")", "return", "false", ";", "assert", "(", "SM_SentinelUndef", "<=", "M", "&&", "M", "<", "(", "int", ")", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "InputSizeInBits", "=", "MaskVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "MaskScalarSizeInBits", "=", "InputSizeInBits", "/", "Mask", ".", "size", "(", ")", ";", "MVT", "MaskEltVT", "=", "<STR_LIT>", "(", "MaskScalarSizeInBits", ")", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{"], "File": "X86ISelLowering181", "Func": "matchUnaryPermuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8725, "Length": 419, "Cover_Rate": 0.41691542288557215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Bytes", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "emitCLC", "(", "DAG", ",", "DL", ",", "Chain", ",", "Src1", ",", "Src2", ",", "Bytes", ")", ";", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "addIPMSequence", "(", "DL", ",", "Glue", ","], "ground_truth": ["DAG", ")", ",", "Chain", ")", ";"], "File": "SystemZSelectionDAGInfo (2)", "Func": "EmitTargetCodeForMemcmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8726, "Length": 53, "Cover_Rate": 0.4015151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ADDC", ":", "return", "<STR_LIT>", ";", "case", "SUB", ":", "return", "<STR_LIT>", ";", "case", "SUBB", ":", "return", "<STR_LIT>", ";", "case", "AND", ":", "return", "<STR_LIT>", ";", "case", "OR", ":", "return", "<STR_LIT>", ";", "case", "XOR"], "ground_truth": [":"], "File": "LanaiAluCode", "Func": "lanaiAluCodeToString", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8727, "Length": 33, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "auto", "&", "CondMI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "CondMI", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "auto", "&", "MI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+="], "ground_truth": ["getInstSizeInBytes", "(", "MI", ")", ";"], "File": "SNESInstrInfo", "Func": "insertBranch", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8728, "Length": 102, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "("], "ground_truth": ["FalseReg", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8729, "Length": 301, "Cover_Rate": 0.7270531400966184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>AsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AMDGPUAsmPrinter45", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8730, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "stackAlignment", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "M68kSubtarget", "Func": "initializeSubtargetDependencies", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8731, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AMDGPUISelLowering18", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8732, "Length": 93, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_m_n", "(", "uint16x8_t", "__inactive", ",", "uint16x8_t", "__a", ",", "const"], "ground_truth": ["int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vshlq_m_n", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8733, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "CC", "==", "<STR_LIT>", ")", "&&", "!", "(", "(", "<STR_LIT>", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "SplatVal", ")", "&&", "SplatVal", ".", "isOneValue", "(", ")", ")", "||", "(", "<STR_LIT>", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", ")", "&&", "!", "(", "<STR_LIT>", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "||", "<STR_LIT>", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "SelectOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Op0", "=", "SelectOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "SelectOp1", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "detectZextAbsDiff", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8734, "Length": 127, "Cover_Rate": 0.3281653746770026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "SystemZMCTargetDesc", "Func": "createSystemZMCRegisterInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8735, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "*", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ")", ";", "GlobalsEmitted", "=", "true", ";", "}", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "emitLinkageDirective", "(", "F", ",", "O", ")", ";", "if", "(", "llvm", "::", "isKernelFunction", "(", "*", "F", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", ";", "printReturnValStr", "(", "*", "MF", ","], "ground_truth": ["O", ")", ";"], "File": "NVPTXAsmPrinter64", "Func": "EmitFunctionEntryLabel", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8736, "Length": 77, "Cover_Rate": 0.5273972602739726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectFlatOffset", "<", "true", ">", "(", "N", ",", "Addr", ","], "ground_truth": ["VAddr", ",", "Offset", ",", "SLC", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectFlatAtomicSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8737, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MBlazeTargetMachine2", "Func": "addPreEmitPass", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8738, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresThumb2"], "ground_truth": [":"], "File": "ARMAsmParser", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8739, "Length": 207, "Cover_Rate": 0.5136476426799007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "ParamVal", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Flag", ")", ";", "Optional", "<", "unsigned", ">", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "switch", "(", "NumElts", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "pickOpcodeForVT", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "pickOpcodeForVT", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "pickOpcodeForVT", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "None", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "None", ")", ";", "break", ";", "}", "if", "(", "!", "Opcode", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "Opcode", "=", "<STR_LIT>", ";", "SDValue", "CvtNone", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "NONE", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Cvt", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "CvtNone", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "Cvt", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "Opcode", "=", "<STR_LIT>", ";", "SDValue", "CvtNone", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "NONE", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Cvt", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "CvtNone", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "SDValue"], "ground_truth": ["(", "Cvt", ",", "<NUM_LIT>", ")", ";"], "File": "NVPTXISelDAGToDAG12", "Func": "tryStoreParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8740, "Length": 358, "Cover_Rate": 0.5173410404624278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "if", "(", "val", "==", "NULL_RTX", "||", "INTVAL", "(", "val", ")", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "dest", "!=", "src", ")", ";", "insn", "=", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}", "else", "if", "(", "ok_for_max_constant", "(", "INTVAL", "(", "val", ")", ")", ")", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src", ",", "val", ")", ")", ";", "else", "{", "val", "=", "gen_rtx_CONST", "(", "SImode", ",", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "val", ")", ",", "UNSPEC_CONST", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src"], "ground_truth": [",", "val", ")", ")", ";"], "File": "rx2", "Func": "gen_safe_add", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8741, "Length": 96, "Cover_Rate": 0.6114649681528662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false"], "ground_truth": [",", "DecodeDFPRegsRegisterClass", ")", ";"], "File": "SparcDisassembler (2)1", "Func": "DecodeStoreDFP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8742, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "insn", ">>"], "ground_truth": ["<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "decodeN3VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8743, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "riscv_arg_info", "arg", ";", "riscv_get_arg_info", "(", "&", "arg", ",", "get_cumulative_args", "(", "cum", ")", ",", "mode", ",", "type", ",", "named"], "ground_truth": [",", "false", ")", ";"], "File": "riscv3", "Func": "riscv_arg_partial_bytes", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8744, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8745, "Length": 42, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_shuffle_ps", "("], "ground_truth": ["__m512", "__M", ",", "__m512", "__V", ",", "const", "int", "__imm", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_shuffle_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8746, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "m32c_pushm_popm", "(", "Push_Pop_Type", "ppt", ")", "{", "int", "reg_mask", "=", "<NUM_LIT>", ";", "int", "byte_count", "=", "<NUM_LIT>", ",", "bytes", ";", "int", "i", ";", "rtx", "dwarf_set", "[", "PUSHM_N", "]", ";", "int", "n_dwarfs", "=", "<NUM_LIT>", ";", "int", "nosave_mask", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "return_rtx", "&&", "GET_CODE", "(", "crtl", "->", "return_rtx", ")", "==", "PARALLEL", "&&", "!", "(", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "machine", "->", "is_interrupt", ")", ")", "{", "rtx", "exp", "=", "XVECEXP", "(", "crtl", "->", "return_rtx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "rtx", "rv", "=", "XEXP", "(", "exp", ",", "<NUM_LIT>", ")", ";", "int", "rv_bytes", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "rv", ")", ")", ";", "if", "(", "rv_bytes", ">", "<NUM_LIT>", ")", "nosave_mask", "|=", "<NUM_LIT>", ";", "else", "nosave_mask", "|=", "<NUM_LIT>", ";", "if", "(", "rv_bytes", ">", "<NUM_LIT>", ")", "nosave_mask", "|=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "PUSHM_N", ";", "i", "++", ")", "{", "if", "(", "!", "need_to_save", "(", "pushm_info", "[", "i", "]", ".", "reg1", ")", ")", "continue", ";", "if", "(", "pushm_info", "[", "i", "]", ".", "bit", "&", "nosave_mask", ")", "continue", ";", "reg_mask", "|=", "pushm_info", "[", "i", "]", ".", "bit", ";", "bytes", "=", "TARGET_A16", "?", "pushm_info", "[", "i", "]", ".", "a16_bytes", ":", "pushm_info", "[", "i", "]", ".", "a24_bytes", ";", "if", "(", "ppt", "==", "PP_pushm", ")", "{", "machine_mode", "mode", "=", "(", "bytes", "==", "<NUM_LIT>", ")", "?", "HImode", ":", "SImode", ";", "rtx", "addr", ";", "addr", "=", "stack_pointer_rtx", ";", "if", "(", "byte_count", "!=", "<NUM_LIT>", ")", "addr", "=", "gen_rtx_PLUS", "(", "GET_MODE", "(", "addr", ")", ",", "addr", ",", "GEN_INT", "(", "byte_count", ")", ")", ";", "dwarf_set", "[", "n_dwarfs", "++", "]", "=", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ",", "gen_rtx_REG", "(", "mode", ",", "pushm_info", "[", "i", "]", ".", "reg1", ")", ")", ";", "F", "(", "dwarf_set", "[", "n_dwarfs", "-", "<NUM_LIT>", "]", ")", ";", "}", "byte_count", "+=", "bytes", ";", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "{", "cfun", "->", "machine", "->", "intr_pushm", "=", "reg_mask", "&", "<NUM_LIT>", ";", "reg_mask", "=", "<NUM_LIT>", ";", "byte_count", "=", "<NUM_LIT>", ";", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "for", "(", "i", "=", "MEM0_REGNO", ";", "i", "<=", "MEM7_REGNO", ";", "i", "++", ")", "if", "(", "need_to_save", "(", "i", ")", ")", "{", "byte_count", "+=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "intr_pushmem", "[", "i", "-", "MEM0_REGNO", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "ppt", "==", "PP_pushm", "&&", "byte_count", ")", "{", "rtx", "note", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", "n_dwarfs", "+", "<NUM_LIT>", ")", ")", ";", "rtx", "pushm", ";", "if", "(", "reg_mask", ")", "{", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "stack_pointer_rtx", ")", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "byte_count", ")", ")", ")", ";", "F", "(", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_dwarfs", ";", "i", "++", ")", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "dwarf_set", "[", "i", "]", ";", "pushm", "=", "F", "(", "emit_insn", "(", "gen_pushm", "(", "GEN_INT", "(", "reg_mask", ")"], "ground_truth": [")", ")", ")", ";"], "File": "m32c", "Func": "m32c_pushm_popm", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8747, "Length": 489, "Cover_Rate": 0.7276785714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "int_size_in_bytes", "(", "type", ")", ">", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", "||", "(", "int_size_in_bytes", "(", "type", ")", "=="], "ground_truth": ["-", "<NUM_LIT>", ")", ")", ";"], "File": "iq2000", "Func": "iq2000_return_in_memory", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8748, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "recog_memoized", "(", "prev", ")", "==", "CODE_FOR_block_branch_redirect", ")", "need_block", "=", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "PATTERN", "(", "jump", ")", ")", "==", "RETURN", ")", "{", "if", "(", "!", "need_block", ")", "return", "prev", ";", "return", "emit_insn_before", "(", "gen_block_branch_redirect", "(", "const0_rtx", ")", ",", "jump", ")", ";", "}", "dest", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "jump", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "optimize", "&&", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "dest", ")", ")", "-", "addr", "+", "(", "unsigned", ")", "<NUM_LIT>", ">", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "{", "rtx_insn", "*", "scan", ";", "unsigned", "attempt", "=", "<NUM_LIT>", ",", "used", ";", "int", "jump_left", "=", "flag_expensive_optimizations", "+", "<NUM_LIT>", ";", "for", "(", "scan", "=", "jump", ";", "(", "scan", "=", "PREV_INSN", "(", "scan", ")", ")", ";", ")", "{", "enum", "rtx_code", "code", ";", "if", "(", "scan", "->", "deleted", "(", ")", ")", "continue", ";", "code", "=", "GET_CODE", "(", "scan", ")", ";", "if", "(", "code", "==", "CODE_LABEL", "||", "code", "==", "JUMP_INSN", ")", "break", ";", "if", "(", "code", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "scan", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "scan", ")", ")", "!=", "CLOBBER", "&&", "get_attr_in_delay_slot", "(", "scan", ")", "==", "IN_DELAY_SLOT_YES", ")", "{", "attempt", "&=", "~", "regs_used", "(", "PATTERN", "(", "scan", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "for", "(", "used", "=", "dead", "=", "<NUM_LIT>", ",", "scan", "=", "JUMP_LABEL_AS_INSN", "(", "jump", ")", ";", "(", "scan", "=", "NEXT_INSN", "(", "scan", ")", ")", ";", ")", "{", "enum", "rtx_code", "code", ";", "if", "(", "scan", "->", "deleted", "(", ")", ")", "continue", ";", "code", "=", "GET_CODE", "(", "scan", ")", ";", "if", "(", "INSN_P", "(", "scan", ")", ")", "{", "used", "|=", "regs_used", "(", "PATTERN", "(", "scan", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "code", "==", "CALL_INSN", ")", "used", "|=", "regs_used", "(", "CALL_INSN_FUNCTION_USAGE", "(", "scan", ")", ",", "<NUM_LIT>", ")", ";", "dead", "|=", "(", "used", ">>", "<NUM_LIT>", ")", "&"], "ground_truth": ["~", "used", ";"], "File": "sh4", "Func": "gen_block_redirect", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8749, "Length": 304, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "=", "expand_binop", "(", "SImode", ",", "lshr_optab", ",", "n", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "emit_move_insn", "(", "o", ",", "gen_lowpart", "(", "mode"], "ground_truth": [",", "n", ")", ")", ";"], "File": "or1k", "Func": "or1k_finish_atomic_subword", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8750, "Length": 31, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ThumbBit", "=", "<NUM_LIT>", ";", "unsigned", "MovtBit", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "MovtBit", "=", "<NUM_LIT>", ";", "if", "(", "A_SD", "->", "getFlags", "(", ")", "&", "SF_ThumbFunc", ")", "FixedValue", "&=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "A_SD", "->", "getFlags", "(", ")", "&", "SF_ThumbFunc", ")", "FixedValue", "&=", "<NUM_LIT>", ";", "MovtBit", "=", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "ThumbBit", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "<ISA_LIT>_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "<NUM_LIT>", ")", ":", "(", "(", "FixedValue", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "<ISA_LIT>_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "|", "(", "MovtBit", "<<", "<NUM_LIT>", ")", "|", "(", "ThumbBit", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "MovtBit", "<<", "<NUM_LIT>", ")", "|", "(", "ThumbBit", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")"], "ground_truth": [",", "MRE", ")", ";"], "File": "ARMMachObjectWriter18", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8751, "Length": 241, "Cover_Rate": 0.4538606403013183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "TargetRegistry", "::", "RegisterTarget", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", "(", "Triple", "::", "ArchType", ")", "{"], "ground_truth": ["return", "false", ";", "}", ",", "false", ")", ";"], "File": "J2TargetInfo", "Func": "LLVMInitializeJ2TargetInfo", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8752, "Length": 35, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "}", "}", "}", "if", "(", "!", "ContainsFPCode", ")", "{", "const", "BasicBlock", "*", "LLVMBB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "PHINode", "*", "PN", ";", "for", "(", "succ_const_iterator", "SI", "=", "succ_begin", "(", "LLVMBB", ")", ",", "E", "=", "succ_end", "(", "LLVMBB", ")", ";", "!", "ContainsFPCode", "&&", "SI", "!=", "E", ";", "++", "SI", ")", "{", "for", "(", "BasicBlock", "::", "const_iterator", "II", "=", "SI", "->", "begin", "(", ")", ";", "(", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "II", ")", ")", ";", "++", "II", ")", "{", "if", "(", "PN", "->", "getType", "(", ")", "==", "Type", "::", "<ISA_LIT>_FP80Ty", "||", "(", "!", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "PN", "->", "getType", "(", ")", "->", "isFloatingPoint", "(", ")", ")", "||", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "PN", "->", "getType", "(", ")", "==", "Type", "::", "DoubleTy", ")", ")", "{", "ContainsFPCode", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "ContainsFPCode", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MBBI", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "NumFPKill", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed"], "ground_truth": [";"], "File": "X86FloatingPointRegKill2", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8753, "Length": 196, "Cover_Rate": 0.36704119850187267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovqd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8si", ")"], "ground_truth": ["_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8754, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "TpcLoopOpt", "::", "prologue", "(", "BasicBlock", "*", "outerBB", ",", "BasicBlock", "*", "innerBB", ")", "{", "Instruction", "*", "insertElement1", "=", "dyn_cast", "<", "Instruction", ">", "(", "LoadPtrList", "[", "<NUM_LIT>", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "clone", "(", ")", ";", "InsertElement2", "=", "dyn_cast", "<", "Instruction", ">", "(", "StorePtrList", "[", "<NUM_LIT>", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "clone", "(", ")", ";", "insertElement1", "->", "setOperand", "(", "<NUM_LIT>", ",", "dyn_cast", "<", "Instruction", ">", "(", "insertElement1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "InsertElement2", "->", "setOperand", "(", "<NUM_LIT>", ",", "dyn_cast", "<", "Instruction", ">", "(", "InsertElement2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "insertElement1", "->", "setOperand", "(", "<NUM_LIT>", ",", "InducationPhi", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "InsertElement2", "->", "setOperand", "(", "<NUM_LIT>", ",", "InducationPhi", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Instruction", "*", "lastAdd", "=", "incInstruction", "(", "innerBB", ",", "outerBB", ",", "LoadId", ",", "insertElement1", ","], "ground_truth": ["insertElement1", ")", ";"], "File": "TPCoptimization", "Func": "prologue", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8755, "Length": 156, "Cover_Rate": 0.7123287671232876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "||", "TREE_TYPE", "("], "ground_truth": ["decl", ")", "==", "error_mark_node", ")", "{"], "File": "avr", "Func": "avr_decl_flash_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8756, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "Optional", "<", "unsigned", ">", "FirstMaskArgument", ";", "if", "(", "Subtarget", ".", "hasVInstructions", "(", ")", ")", "FirstMaskArgument", "=", "preAssignMask", "(", "Outs", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MVT", "VT", "=", "Outs", "["], "ground_truth": ["i", "]", ".", "VT", ";"], "File": "RISCVISelLowering18", "Func": "CanLowerReturn", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8757, "Length": 107, "Cover_Rate": 0.5783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LCurly", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "<NUM_LIT>", "||", "CE", "->"], "ground_truth": ["getValue", "(", ")", ">", "<NUM_LIT>", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8758, "Length": 113, "Cover_Rate": 0.5380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMISelLowering36", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8759, "Length": 330, "Cover_Rate": 0.34663865546218486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ListPtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "ListPtr", ")", ";", "LLT", "IntPtrTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "List", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "List", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "PtrSize", ",", "PtrSize", ")", ")", ";", "unsigned", "DstPtr", ";", "if", "(", "Align", ">", "PtrSize", ")", "{", "auto", "AlignMinus1", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "Align", "-", "<NUM_LIT>", ")", ";", "unsigned", "ListTmp", "=", "MRI", ".", "createGenericVirtualRegister", "("], "ground_truth": ["PtrTy", ")", ";"], "File": "AArch64LegalizerInfo34", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8760, "Length": 135, "Cover_Rate": 0.3729281767955801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ","], "ground_truth": ["FP128Reg", ")", ";"], "File": "SystemZAsmParser1", "Func": "parseFP128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8761, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "M", ".", "getOrInsertGlobal", "(", "Name", ",", "IRB", ".", "getInt32Ty", "(", ")", ")", ")", ";", "if", "(", "!", "GV", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Name"], "ground_truth": [")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj13", "Func": "getGlobalVariableI32", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8762, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BlendMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "BlendMask", ".", "push_back", "(", "i", "==", "IdxVal", "?", "i", "+", "NumElts", ":", "i", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "N0", ",", "N1SplatVec", ",", "BlendMask", ")", ";", "}", "SDValue", "V", "=", "extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "unsigned", "IdxIn128", "=", "IdxVal", "&", "(", "NumEltsIn128", "-", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "IdxIn128", ",", "dl", ")", ")", ";", "return", "insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N1", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "MVT", "ShufVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShufVT", ",", "N1", ")", ";", "N1", "=", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "N1", ")", ";", "}", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "assert", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getTargetConstant", "(", "IdxVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "bool", "MinSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "(", "!", "MinSize", "||", "!", "MayFoldLoad", "(", "N1", ")", ")", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>"], "ground_truth": [",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering103", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8763, "Length": 513, "Cover_Rate": 0.38484621155288823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ">", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ContainerVT", "=", "VT", ";", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "ContainerVT", "=", "getSVEContainerType", "(", "ContainerVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "ContainerVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "VT", ")", "}", ";", "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "LoadChain", "=", "SDValue", "(", "Load", ".", "getNode", "(", ")"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering169", "Func": "performLDNF1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8764, "Length": 126, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "^", "__b"], "ground_truth": [";"], "File": "arm", "Func": "neon_veor_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8765, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrbq_scatter_offset_u16", "(", "uint8_t", "*", "__base", ",", "uint16x8_t", "__offset", ",", "uint16x8_t"], "ground_truth": ["__value", ")", "{"], "File": "arm", "Func": "mve___arm_vstrbq_scatter_offset_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8766, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isAllOnesConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Zext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Zext", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineToExtendVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineToExtendBoolVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI"], "ground_truth": [",", "Subtarget", ")", ")", "return", "R", ";"], "File": "X86ISelLowering184", "Func": "combineSext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8767, "Length": 172, "Cover_Rate": 0.6209386281588448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectShiftedRegister", "(", "Root", ",", "true", ")"], "ground_truth": [";"], "File": "AArch64InstructionSelector (2)", "Func": "selectLogicalShiftedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8768, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "GPRC", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["II", ")", ";"], "File": "PPCRegisterInfo68", "Func": "lowerVRSAVERestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8769, "Length": 105, "Cover_Rate": 0.580110497237569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "!", "Binary", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI"], "ground_truth": [".", "getOpcode", "(", ")", ")", ";"], "File": "Cpu0MCCodeEmitter", "Func": "encodeInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8770, "Length": 84, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_expandloadu_epi8", "(", "__mmask32", "__A", ",", "const", "void", "*", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_expandloadqi256_maskz", "(", "(", "const", "__v32qi", "*", ")", "__B", ","], "ground_truth": ["(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__A", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_maskz_expandloadu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8771, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "MemOp", ",", "s1", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "MemOp", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s1", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s64", "}", ",", "NarrowScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "{", "setAction", "(", "{", "G_ZEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "{", "setAction", "(", "{", "G_ZEXT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal"], "ground_truth": [")", ";"], "File": "X86LegalizerInfo5", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8772, "Length": 303, "Cover_Rate": 0.6446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "SegReg", "||", "BaseReg", "||", "IndexReg", "||", "DefaultBaseReg", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Memory", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "Mem", ".", "SegReg", "=", "SegReg", ";", "Res", "->", "Mem", "."], "ground_truth": ["Disp", "=", "Disp", ";"], "File": "X86Operand15", "Func": "CreateMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8773, "Length": 73, "Cover_Rate": 0.3201754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "MachineInstr", "*", "AMI", "=", "ASU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "AMI", "||", "AMI", "->", "isPseudo", "(", ")", "||", "AMI", "->", "isTransient", "(", ")", "||", "(", "Preds", "&&", "!", "shouldScheduleAdjacent", "(", "*", "TII", ",", "ST", ",", "nullptr", ",", "AMI", ")", ")", "||", "(", "!", "Preds", "&&", "!", "shouldScheduleAdjacent", "(", "*", "TII", ",", "ST", ",", "AMI", ",", "nullptr", ")", ")", ")", "return", "false", ";", "for", "(", "SDep", "&", "BDep", ":", "APreds", ")", "{", "if", "(", "BDep", ".", "isWeak", "(", ")", ")", "continue", ";", "SUnit", "*", "BSU", "=", "BDep", ".", "getSUnit", "(", ")", ";", "const", "MachineInstr", "*", "BMI", "=", "BSU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "BMI", "||", "BMI", "->", "isPseudo", "(", ")", "||", "BMI", "->", "isTransient", "(", ")", "||", "(", "Preds", "&&", "!", "shouldScheduleAdjacent", "(", "*", "TII", ",", "ST", ",", "BMI", ",", "AMI", ")", ")", "||", "(", "!", "Preds", "&&", "!", "shouldScheduleAdjacent", "(", "*", "TII", ",", "ST", ",", "AMI", ",", "BMI", ")", ")", ")", "continue", ";", "if", "(", "Preds", ")", "DAG", "->", "addEdge", "(", "ASU", ",", "SDep", "(", "BSU", ",", "SDep", "::", "Cluster", ")", ")", ";", "else", "DAG", "->", "addEdge", "(", "BSU", ",", "SDep", "(", "ASU", ",", "SDep", "::", "Cluster", ")", ")", ";", "for", "(", "SDep", "&", "Dep", ":", "APreds", ")", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "BSU", ")", "Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";", "auto", "&", "BSuccs", "=", "Preds", "?", "BSU", "->", "Succs", ":", "BSU", "->", "Preds", ";", "for", "(", "SDep", "&", "Dep", ":", "BSuccs", ")", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "ASU", ")", "Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";", "++"], "ground_truth": ["NumFused", ";"], "File": "AArch64MacroFusion13", "Func": "scheduleAdjacentImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8774, "Length": 280, "Cover_Rate": 0.7052896725440806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseIntelMemoryOperandSize", "(", "unsigned", "&", "Size", ")", "{", "Size", "=", "StringSwitch", "<", "unsigned", ">", "(", "getTok", "(", ")", ".", "getString", "(", ")", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "-", "<NUM_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Size", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Lex"], "ground_truth": ["(", ")", ";"], "File": "X86AsmParser125", "Func": "ParseIntelMemoryOperandSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8775, "Length": 181, "Cover_Rate": 0.7903930131004366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MBlazeDisassembler", "Func": "decodeGETD", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8776, "Length": 174, "Cover_Rate": 0.424390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasCalls", "(", ")", ")", "MRI", ".", "setPhysRegUsed"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "rvexFrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8777, "Length": 41, "Cover_Rate": 0.6949152542372882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "Dcpu16TargetMachine", "Func": "createPassConfig", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8778, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "PatmosInstrInfo", "Func": "canRemoveFromSchedule", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8779, "Length": 35, "Cover_Rate": 0.33980582524271846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsLE", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", ";", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "{", "if", "(", "IsLE", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "IsLE", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "{", "unsigned", "j", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", "+"], "ground_truth": ["<NUM_LIT>", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", "+", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "PPCISelLowering (2)2", "Func": "isVPKUWUMShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8780, "Length": 270, "Cover_Rate": 0.9246575342465754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmlsdhxq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vqrdmlsdhxq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8781, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_pwrite_stream", "&", "OS"], "ground_truth": [",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "File": "X86MachObjectWriter14", "Func": "createX86MachObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8782, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "return", "IsPCRel", "?", "ELF", "::", "R_386_GOTPC", ":", "ELF", "::", "R_386_GOT32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_GOTOFF", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LE_32", ";", "case", "MCSymbolRefExpr", "::", "VK_DTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_LDO_32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_GD", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "assert", "(", "Type", "==", "RT32_32", ")", ";", "assert", "(", "!", "IsPCRel", ")", ";", "return", "ELF", "::", "R_386_TLS_IE_32", ";", "case", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_PLT", ":"], "File": "X86ELFObjectWriter (2)", "Func": "getRelocType32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8783, "Length": 143, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "LLVMTy", "=", "IntegerType", "::", "get", "(", "CurMF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "BitWidth", ")", ";", "Register", "Reg", ";", "if", "(", "DT", ".", "find", "(", "LLVMTy", ",", "CurMF", ",", "Reg", ")", ")", "{", "return", "get<ISA_LIT>TypeForVReg", "(", "Reg", ")", ";", "}", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "("], "ground_truth": [")", ")", ")", ".", "addImm", "(", "BitWidth", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SPIRVGlobalRegistry1", "Func": "getOrCreateSPIRVIntegerType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8784, "Length": 101, "Cover_Rate": 0.7709923664122137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VSX_BUILTIN_XXSEL_2DI_UNS", ":", "case", "CRYPTO_BUILTIN_VPERMXOR", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V2DI", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V4SI", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V8HI", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V16QI", ":", "case", "CRYPTO_BUILTIN_VSHASIGMAW", ":", "case", "CRYPTO_BUILTIN_VSHASIGMAD", ":", "case", "CRYPTO_BUILTIN_VSHASIGMA", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "ALTIVEC_BUILTIN_VPERM_16QI", ":", "case", "ALTIVEC_BUILTIN_VPERM_8HI", ":", "case", "ALTIVEC_BUILTIN_VPERM_4SI", ":", "case", "ALTIVEC_BUILTIN_VPERM_4SF", ":", "case", "ALTIVEC_BUILTIN_VPERM_2DI", ":", "case", "ALTIVEC_BUILTIN_VPERM_2DF", ":", "case", "VSX_BUILTIN_VPERM_16QI", ":", "case", "VSX_BUILTIN_VPERM_8HI", ":", "case", "VSX_BUILTIN_VPERM_4SI", ":", "case", "VSX_BUILTIN_VPERM_4SF", ":", "case", "VSX_BUILTIN_VPERM_2DI", ":", "case", "VSX_BUILTIN_VPERM_2DF", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "VSX_BUILTIN_XVCVUXDSP", ":", "case", "VSX_BUILTIN_XVCVUXDDP_UNS", ":", "case", "ALTIVEC_BUILTIN_UNSFLOAT_V4SI_V4SF", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "VSX_BUILTIN_XVCVDPUXDS_UNS", ":", "case", "ALTIVEC_BUILTIN_FIXUNS_V4SF_V4SI", ":", "case", "MISC_BUILTIN_UNPACK_TD", ":", "case", "MISC_BUILTIN_UNPACK_V1TI", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "ALTIVEC_BUILTIN_VCMPEQUB", ":", "case", "ALTIVEC_BUILTIN_VCMPEQUH", ":", "case", "ALTIVEC_BUILTIN_VCMPEQUW", ":", "case", "P8V_BUILTIN_VCMPEQUD", ":", "case", "VSX_BUILTIN_CMPGE_U16QI", ":", "case", "VSX_BUILTIN_CMPGE_U8HI", ":", "case", "VSX_BUILTIN_CMPGE_U4SI", ":", "case", "VSX_BUILTIN_CMPGE_U2DI", ":", "case", "ALTIVEC_BUILTIN_VCMPGTUB", ":", "case", "ALTIVEC_BUILTIN_VCMPGTUH", ":", "case", "ALTIVEC_BUILTIN_VCMPGTUW", ":", "case", "P8V_BUILTIN_VCMPGTUD", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "MISC_BUILTIN_PACK_TD", ":", "case", "MISC_BUILTIN_PACK_V1TI", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "ALTIVEC_BUILTIN_VSRB", ":", "case", "ALTIVEC_BUILTIN_VSRH", ":", "case", "ALTIVEC_BUILTIN_VSRW", ":", "case", "P8V_BUILTIN_VSRD", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "while", "(", "num_args", ">", "<NUM_LIT>", "&&", "h", ".", "mode", "[", "num_args", "]", "==", "VOIDmode", ")", "num_args", "--", ";", "ret_type", "=", "builtin_mode_to_type", "[", "h", ".", "mode", "[", "<NUM_LIT>", "]", "]", "[", "h", "."], "ground_truth": ["uns_p", "[", "<NUM_LIT>", "]", "]", ";"], "File": "rs60007", "Func": "builtin_function_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8785, "Length": 303, "Cover_Rate": 0.33223684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "false", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "true", ";", "return", "true"], "ground_truth": [";"], "File": "XtensaInstrInfo", "Func": "analyzeBranch", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8786, "Length": 86, "Cover_Rate": 0.7049180327868853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_x_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vandq_m_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vandq_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8787, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "MO", ".", "getExpr", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "printImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "HexagonInstPrinter14", "Func": "printOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8788, "Length": 54, "Cover_Rate": 0.5346534653465347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "multimap", "<", "int", ",", "std", "::", "tuple", "<", "int", ",", "std", "::", "string", ",", "std", "::", "string", ">>", "&", "getStartBEndBCoords", "(", ")", "{", "return", "StartBEndBCoords"], "ground_truth": [";"], "File": "TPCIndexSpaceGen", "Func": "getStartBEndBCoords", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8789, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_abs_epi16", "(", "__m256i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pabsw256", "(", "(", "__v16hi", ")"], "ground_truth": ["__A", ")", ";"], "File": "avx2intrin", "Func": "_mm256_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8790, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo"], "ground_truth": [",", "O", ")", ";"], "File": "X86ATTInstPrinter (2)", "Func": "printi256mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8791, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "frv_must_pass_in_stack", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "mode", "==", "BLKmode", ")"], "ground_truth": ["return", "true", ";"], "File": "frv2", "Func": "frv_must_pass_in_stack", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8792, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "std", "::", "begin", "(", "GPR64ArgRegsWin64", ")", ",", "std", "::", "end", "(", "GPR64ArgRegsWin64", ")", ")", ";", "}", "static", "const", "MCPhysReg", "GPR64ArgRegs64Bit", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "X86ISelLowering (2)5", "Func": "get64BitArgumentGPRs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8793, "Length": 40, "Cover_Rate": 0.3007518796992481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResVT", "=", "<STR_LIT>", ";", "TruncVT", "=", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ResVT", ",", "Src", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TruncVT", ",", "Res", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "assert", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "!", "VT", ".", "isVector", "(", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "IsSigned", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals"], "ground_truth": [".", "second", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerFP_TO_INT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8794, "Length": 218, "Cover_Rate": 0.5253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Value", ")", ";", "if", "(", "ConstExpr", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "return", "(", "Value", "!=", "<NUM_LIT>", ")", "&&", "(", "("], "ground_truth": ["Value", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "DLXAsmParser", "Func": "isHiImm16And", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8795, "Length": 57, "Cover_Rate": 0.8507462686567164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "value", ",", "op", ";", "rtx", "early_op", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ","], "ground_truth": ["&", "op", ")", ")", "return", "<NUM_LIT>", ";"], "File": "aarch-common", "Func": "arm_no_early_alu_shift_value_dep", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8796, "Length": 27, "Cover_Rate": 0.38571428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "unsigned", "StackOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Register", "StackReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SPReg", "=", "Subtarget", ".", "is<ISA_LIT>64", "("], "ground_truth": [")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCInstrInfo", "Func": "isTOCSaveMI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8797, "Length": 54, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "imm", "=", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", "return", "false", ";", "imm", "=", "(", "imm", "<<", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "RestoreMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "RestoreMI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "DelaySlotFiller17", "Func": "combineRestoreSETHIi", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8798, "Length": 106, "Cover_Rate": 0.5608465608465608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SparcAsmBackend14", "Func": "adjustFixupValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8799, "Length": 148, "Cover_Rate": 0.4228571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is64Bit", ")", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+="], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXTargetMachine16", "Func": "computeDataLayout", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8800, "Length": 13, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_paddd", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_add_pi32", "(", "__m1", ","], "ground_truth": ["__m2", ")", ";"], "File": "mmintrin5", "Func": "_m_paddd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8801, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PReg", "<", "<STR_LIT>", ";", "++", "PReg", ")", "{", "if", "(", "PReg", "==", "<STR_LIT>", "||", "PReg", "==", "<STR_LIT>", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "PReg", ")", ";", "unsigned", "VReg", "=", "<STR_LIT>", ";", "for", "(", "MachineOperand", "&", "MO", ":", "llvm", "::", "make_early_inc_range", "(", "MRI", ".", "reg_operands", "(", "PReg", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "if", "(", "VReg", "==", "<STR_LIT>", ")", "{", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "PReg", "==", "TRI", ".", "getFrameRegister", "(", "MF", ")", ")", "{", "auto", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "FI", "->", "isFrameBaseVirtual", "(", ")", ")", ";", "FI", "->", "setFrameBaseVreg", "(", "VReg", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PReg", "<<", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", "<<", "Register", "::", "virtReg2Index", "(", "VReg", ")", "<<", "<STR_LIT>", ";", "}", ")", ";", "}", "}", "MO", ".", "setReg", "(", "VReg", ")", ";", "if", "(", "MO", ".", "getParent", "(", ")", "->", "isDebugValue", "(", ")", ")", "MO", ".", "setIsDebug", "(", ")", ";", "Changed", "="], "ground_truth": ["true", ";"], "File": "WebAssemblyReplacePhysRegs9", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8802, "Length": 183, "Cover_Rate": 0.6120401337792643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "initialize<ISA_LIT>PostRAScavengingPass", "(", "*", "PassRegistry"], "ground_truth": ["::", "getPassRegistry", "(", ")", ")", ";"], "File": "MOSPostRAScavenging", "Func": "MOSPostRAScavenging", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8803, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{", "MCSymbol", "*", "BA", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "O", "<<", "BA", "->", "getName", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", "<<", "<STR_LIT>", ";", "else", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber"], "ground_truth": ["(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "File": "OR1KAsmPrinter", "Func": "printOperand", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8804, "Length": 130, "Cover_Rate": 0.4377104377104377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Pg", "=", "getPredicateForVector", "(", "DAG", ",", "DL", ",", "VT", ")", ";", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "{", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", "=", "{", "Pg", "}", ";", "for", "(", "const", "SDValue", "&", "V", ":", "Op", "->", "op_values", "(", ")", ")", "{", "if", "(", "isa", "<", "CondCodeSDNode", ">", "(", "V", ")", ")", "{", "Operands", ".", "push_back", "(", "V", ")", ";", "continue", ";", "}", "assert", "(", "useSVEForFixedLengthVectorVT", "(", "V", ".", "getValueType", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "V", ")"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering135", "Func": "LowerToPredicatedOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8805, "Length": 105, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VT", ".", "isSimple", "(", ")", "||", "!", "isOperationExpand", "("], "ground_truth": ["Opcode", ",", "VT", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "shouldFormOverflowOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8806, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true"], "ground_truth": [")", ";"], "File": "BPFELFObjectWriter20", "Func": "createBPFELFObjectWriter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8807, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "prefix", "=", "<STR_LIT>", ";", "const", "char", "*", "suffix", "=", "<STR_LIT>", ";", "if", "(", "TARGET_SPE", ")", "{", "gcc_assert", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_SAVE", ")", ")", "prefix", "=", "info", "->", "spe_64bit_regs_used", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "prefix", "=", "info", "->", "spe_64bit_regs_used", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "sel", "&", "SAVRES_LR", ")", ")", "suffix", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "TARGET_64BIT", ")", "goto", "aix_names", ";", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", ")", "prefix", "=", "(", "sel", "&", "SAVRES_SAVE", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", ")", "prefix", "=", "(", "sel", "&", "SAVRES_SAVE", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", ")", "prefix", "=", "(", "sel", "&", "SAVRES_SAVE", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "abort", "("], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "rs6000_savres_routine_name", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8808, "Length": 160, "Cover_Rate": 0.3007518796992481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "SecondOpcode", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "FirstMI", ")", "return", "true", ";", "if", "(", "FirstMI", "->", "definesRegister", "(", "<STR_LIT>", ")", ")", "switch", "(", "FirstMI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "(", "!", "<ISA_LIT>InstrInfo", "::", "hasShiftedReg", "(", "*", "FirstMI", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "!", "<ISA_LIT>InstrInfo", "::", "hasExtendedReg", "(", "*", "FirstMI", ")", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64MacroFusion12", "Func": "isCCSelectPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8809, "Length": 70, "Cover_Rate": 0.33980582524271846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "e", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "i", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "e", ")", "==", "SET", "&&", "MEM_P", "(", "SET_DEST", "(", "e", ")", ")", "&&", "REG_P", "(", "SET_SRC", "(", "e", ")", ")", ")", ";", "reg", "=", "REGNO", "(", "SET_SRC", "(", "e", ")", ")", ";", "gcc_assert", "(", "reg", ">=", "lastreg", ")", ";", "if", "(", "i", "!=", "<NUM_LIT>", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "IS_VFP_REGNUM", "(", "reg", ")", ")", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "(", "reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ")", ";", "else", "asm_fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "reg", ")", ";", "if", "(", "flag_checking", ")", "{", "e", "=", "XEXP", "(", "SET_DEST", "(", "e", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "e", ")", "==", "PLUS", ")", "gcc_assert", "(", "REG_P", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "==", "SP_REGNUM", "&&", "CONST_INT_P", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", "&&", "offset", "==", "INTVAL", "(", "XEXP", "(", "e", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "gcc_assert", "(", "i", "==", "<NUM_LIT>", "&&", "REG_P", "(", "e", ")", "&&", "REGNO", "(", "e", ")", "==", "SP_REGNUM", ")", ";", "offset", "+=", "reg_size", ";", "}", "}", "fprintf", "(", "out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "padfirst", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ","], "ground_truth": ["padfirst", ")", ";"], "File": "arm", "Func": "arm_unwind_emit_sequence", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8810, "Length": 218, "Cover_Rate": 0.37521514629948366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "ChkStkStub", "=", "nullptr", ";", "for", "(", "MachineInstr", "&", "MI", ":", "PrologMBB", ")", "{", "if", "(", "MI", ".", "isCall", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isSymbol", "(", ")", "&&", "ChkStkStubSymbol", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ")", "{", "ChkStkStub", "=", "&"], "ground_truth": ["MI", ";"], "File": "X86FrameLowering112", "Func": "inlineStackProbe", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8811, "Length": 53, "Cover_Rate": 0.3271604938271605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmovzxbw512_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")"], "ground_truth": [",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_cvtepu8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8812, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vsub_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8813, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PhysRegs", ".", "resize", "(", "<STR_LIT>"], "ground_truth": [",", "-", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyMachineFunctionInfo18", "Func": "WebAssemblyFunctionInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8814, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Root", "->", "replaceAllUsesWith", "(", "SMLAD"], "ground_truth": [")", ";"], "File": "ARMParallelDSP1", "Func": "UpdateRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8815, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "("], "ground_truth": ["char", ")", "C", ";"], "File": "ARM64MCCodeEmitter", "Func": "EmitByte", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8816, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvt_high_f64_f32", "(", "float32x4_t", "__a", ")", "{", "return", "__builtin_aarch64_vec_unpacks_hi_v4sf", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vcvt_high_f64_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8817, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "setLatency", "(", "Lat", ")", ";", "SUnit", "*", "UpdateDst", "=", "I", ".", "getSUnit", "(", ")", ";", "updateLatency", "(", "SrcI", ",", "UpdateDst", "->", "getInstr", "(", ")", ",", "I", ")", ";", "for", "(", "auto", "&", "PI", ":", "UpdateDst", "->", "Preds", ")", "{", "if", "(", "PI", ".", "getSUnit", "(", ")", "!=", "Src", "||", "!", "PI", ".", "isAssignedRegDep", "(", ")", ")", "continue", ";", "PI", ".", "setLatency", "(", "Lat", ")", ";", "updateLatency", "(", "SrcI", ",", "UpdateDst", "->", "getInstr", "("], "ground_truth": [")", ",", "PI", ")", ";"], "File": "HexagonSubtarget48", "Func": "changeLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8818, "Length": 80, "Cover_Rate": 0.5673758865248227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEB32", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT"], "ground_truth": [",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "File": "MipsAsmBackend10", "Func": "createMipsAsmBackendEB32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8819, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "BitLen", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "BitIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", ";", "if", "(", "SDValue", "ExtrQ", "=", "LowerAsEXTRQ", "(", ")", ")", "return", "ExtrQ", ";", "auto", "LowerAsInsertQ", "=", "[", "&", "]", "(", ")", "{", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "!=", "HalfSize", ";", "++", "Idx", ")", "{", "SDValue", "Base", ";", "if", "(", "isUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Idx", ")", ")", "{", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Idx", ",", "<NUM_LIT>", ")", ")", "{", "Base", "=", "V1", ";", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Idx", ",", "Size", ")", ")", "{", "Base", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "for", "(", "int", "Hi", "=", "Idx", "+", "<NUM_LIT>", ";", "Hi", "<=", "HalfSize", ";", "++", "Hi", ")", "{", "SDValue", "Insert", ";", "int", "Len", "=", "Hi", "-", "Idx", ";", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "Idx", ",", "Len", ",", "<NUM_LIT>", ")", ")", "{", "Insert", "=", "V1", ";", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "Idx", ",", "Len", ",", "Size", ")", ")", "{", "Insert", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "if", "(", "isUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ")", ")", "{", "}", "else", "if", "(", "(", "!", "Base", "||", "(", "Base", "==", "V1", ")", ")", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ",", "Hi", ")", ")", "{", "Base", "=", "V1", ";", "}", "else", "if", "(", "(", "!", "Base", "||", "(", "Base", "==", "V2", ")", ")", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ",", "Size", "+", "Hi", ")", ")", "{", "Base", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "if", "(", "!", "Base", ")", "Base", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "int", "BitLen", "=", "(", "Len", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";", "int", "BitIdx", "=", "(", "Idx", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Base", ",", "Insert", ",", "DAG", ".", "getConstant", "(", "BitLen", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [")", ",", "DAG", ".", "getConstant", "(", "BitIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering172", "Func": "lowerVectorShuffleWithSSE4A", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8820, "Length": 376, "Cover_Rate": 0.5193370165745856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_abss_v4si", "(", "a1"], "ground_truth": [")", ";"], "File": "altivec4", "Func": "vec_abss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8821, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vclzq", "(", "uint32x4_t", "__a", ")", "{", "return", "__arm_vclzq_u32", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vclzq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8822, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "RetI", "=", "getReturn", "(", "MBB", ")", ";", "unsigned", "RetOpc", "=", "RetI", "?", "RetI", "->", "getOpcode", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "RetOpc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "RetOpc", "==", "<STR_LIT>", "||", "RetOpc", "==", "<STR_LIT>", "||", "RetOpc", "==", "<STR_LIT>", "||", "RetOpc", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "RetI", ";", "++", "It", ";", "while", "(", "It", "!=", "MBB", ".", "end", "(", ")", ")", "{", "if", "(", "!", "It", "->", "isLabel", "(", ")", ")", "It", "=", "MBB", ".", "erase", "(", "It", ")", ";", "else", "++", "It", ";", "}", "return", ";", "}", "bool", "NeedsDeallocframe", "=", "true", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "InsertPt", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevIt", "=", "std", "::", "prev", "(", "InsertPt", ")", ";", "unsigned", "COpc", "=", "PrevIt", "->", "getOpcode", "(", ")", ";", "if", "(", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", "||"], "ground_truth": ["COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", ")", "NeedsDeallocframe", "=", "false", ";"], "File": "HexagonFrameLowering13", "Func": "insertEpilogueInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8823, "Length": 227, "Cover_Rate": 0.4340344168260038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAllocated", "(", "unsigned", "Reg", ")", "const", "{", "return", "UsedRegs", "[", "Reg", "/", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "(", "Reg", "&"], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "HexagonCallingConvLower", "Func": "isAllocated", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8824, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_u32_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8825, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>"], "ground_truth": ["(", "ArchExt", ")", "<<", "<STR_LIT>", ";"], "File": "ARMELFStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8826, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8827, "Length": 86, "Cover_Rate": 0.7889908256880734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "Subtarget"], "ground_truth": [".", "isABI_N32", "(", ")", "||", "Subtarget", ".", "isABI_N64", "(", ")", ")", ";"], "File": "MipsISelLowering122", "Func": "lowerBlockAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8828, "Length": 72, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ELFDynamic", "&", "<ISA_LIT>LDBackend", "::", "dynamic", "(", ")", "const", "{", "assert", "(", "m_pDynamic", "!=", "NULL", ")", ";", "return", "*"], "ground_truth": ["m_pDynamic", ";"], "File": "HexagonLDBackend", "Func": "dynamic", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8829, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8830, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RegisterInfo", ";"], "File": "DLXInstrInfo", "Func": "getRegisterInfo", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8831, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformAddCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering198", "Func": "PerformAddCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8832, "Length": 48, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "cvtD<ISA_LIT>mpl", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "bool", "IsGdsHardcoded", ")", "{", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "IsGdsHardcoded", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "IsGdsHardcoded", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyGDS", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser22", "Func": "cvtDSImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8833, "Length": 162, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPROutRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeCPURegsRegisterClass", "(", "Inst", ",", "RegNo"], "ground_truth": [",", "Address", ",", "Decoder", ")", ";"], "File": "Cpu0Disassembler", "Func": "DecodeGPROutRegisterClass", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8834, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmovntq_m_u32", "(", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmovntq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8835, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "const", "BitTracker", "::", "RegisterCell", "&", "BitTracker", "::", "lookup"], "ground_truth": ["(", "unsigned", "Reg", ")", "const", "{"], "File": "BitTracker", "Func": "lookup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8836, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "K0", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "<NUM_LIT>", ")", ")", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "<NUM_LIT>", ")", ")", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>"], "ground_truth": [",", "Trunc", ",", "K0", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFP64_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8837, "Length": 90, "Cover_Rate": 0.3629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVSHLLi", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVSHLLi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8838, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "<NUM_LIT>", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "<NUM_LIT>", ")", "{", "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "<STR_LIT>", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "BI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Result", "[", "Dst", "]", "=", "<STR_LIT>", ";", "continue", ";", "}", "if", "(", "Dst", "==", "<STR_LIT>", ")", "{", "continue", ";", "}", "unsigned", "PVReg", "=", "<NUM_LIT>", ";", "switch", "(", "TRI", ".", "getHWRegChan", "(", "Dst", ")", ")", "{", "case", "<NUM_LIT>", ":", "PVReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "PVReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "PVReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "PVReg", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "R600Packetizer26", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8839, "Length": 193, "Cover_Rate": 0.5258855585831063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft"], "ground_truth": [")", "{"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8840, "Length": 247, "Cover_Rate": 0.35953420669577874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "nvptxSubtarget", ".", "getTargetName", "(", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "nvptxSubtarget", ".", "hasDouble", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "NVPTXAsmPrinter1", "Func": "emitHeader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8841, "Length": 92, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_vec_init_v8qi", "(", "__b0", ",", "__b1", ",", "__b2", ",", "__b3", ",", "__b4", ",", "__b5", ",", "__b6", ","], "ground_truth": ["__b7", ")", ";"], "File": "mmintrin5", "Func": "_mm_set_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8842, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "return", "AMDGPU", "::", "V_LSHL_B64", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "return", "AMDGPU", "::", "V_LSHR_B32_e32", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "return", "AMDGPU", "::", "V_LSHR_B64", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I8", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I16", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_BFE_U32", ":", "return", "AMDGPU", "::", "V_BFE_U32", ";", "case", "AMDGPU", "::", "S_BFE_I32", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_NOT_B32", ":", "return", "AMDGPU", "::", "V_NOT_B32_e32", ";", "case", "AMDGPU", "::", "S_CMP_EQ_I32", ":", "return", "AMDGPU", "::", "V_CMP_EQ_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LG_I32", ":", "return", "AMDGPU", "::", "V_CMP_NE_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_GT_I32", ":", "return", "AMDGPU", "::", "V_CMP_GT_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_GE_I32", ":", "return", "AMDGPU", "::", "V_CMP_GE_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LT_I32", ":", "return", "AMDGPU", "::", "V_CMP_LT_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LE_I32", ":", "return", "AMDGPU", "::", "V_CMP_LE_I32_e32", ";", "case", "AMDGPU", "::", "S_LOAD_DWORD_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORD_SGPR", ":", "return", "AMDGPU", "::", "BUFFER_LOAD_DWORD_ADDR64", ";", "case", "AMDGPU", "::", "S_LOAD_DWORDX2_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORDX2_SGPR", ":", "return", "AMDGPU", "::", "BUFFER_LOAD_DWORDX2_ADDR64", ";", "case", "AMDGPU", "::", "S_LOAD_DWORDX4_IMM"], "ground_truth": [":"], "File": "SIInstrInfo65", "Func": "getVALUOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8843, "Length": 175, "Cover_Rate": 0.41766109785202865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtnq_x_u32_f32", "(", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcvtnq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtnq_x_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8844, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "F", "==", "<STR_LIT>", "||", "F", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "!", "llvm", "::", "count_if", "(", "Features", ".", "getFeatures", "(", ")", ",", "IsQFloatFS", ")", ")", "{", "auto", "getHvxVersion", "=", "[", "&", "Features", "]", "(", "StringRef", "FS", ")", "->", "StringRef", "{", "for", "(", "StringRef", "F", ":", "llvm", "::", "reverse", "(", "Features", ".", "getFeatures", "(", ")", ")", ")", "{", "if", "(", "F", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "F", ";", "}", "for", "(", "StringRef", "F", ":", "llvm", "::", "reverse", "(", "Features", ".", "getFeatures", "(", ")", ")", ")", "{", "if", "(", "F", "==", "<STR_LIT>", ")", "return", "StringRef", "(", ")", ";", "if", "(", "F", ".", "startswith", "(", "<STR_LIT>", ")", "||", "F", "==", "<STR_LIT>", ")", "return", "F", ".", "take_front", "(", "<NUM_LIT>", ")", ";", "}", "return", "StringRef", "(", ")", ";", "}", ";", "bool", "AddQFloat", "=", "false", ";", "StringRef", "HvxVer", "=", "getHvxVersion", "(", "FS", ")", ";", "if", "(", "HvxVer", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "int", "Ver", "=", "<NUM_LIT>", ";", "if", "(", "!", "HvxVer", ".", "drop_front", "(", "<NUM_LIT>", ")", ".", "consumeInteger", "(", "<NUM_LIT>", ",", "Ver", ")", "&&", "Ver", ">=", "<NUM_LIT>", ")", "AddQFloat", "=", "true", ";", "}", "else", "if", "(", "HvxVer", "==", "<STR_LIT>", ")", "{", "if", "(", "hasV68Ops", "(", ")", ")", "AddQFloat", "="], "ground_truth": ["true", ";"], "File": "HexagonSubtarget (2)1", "Func": "initializeSubtargetDependencies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8845, "Length": 201, "Cover_Rate": 0.45475113122171945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "DefReg", "=", "SrcReg", ";", "if", "(", "DstTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "DefReg", "=", "MRI", ".", "createVirtualRegister", "(", "getRegClass", "(", "DstTy", ",", "DstReg", ",", "MRI", ")", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "MachineInstr", "&", "AndInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "AndInst", ",", "TII", ",", "TRI", ",", "RBI"], "ground_truth": [")", ";"], "File": "X86InstructionSelector (2)", "Func": "selectZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8846, "Length": 183, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hsub_epi32", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_phsubd128", "(", "(", "__v4si", ")"], "ground_truth": ["__X", ",", "(", "__v4si", ")", "__Y", ")", ";"], "File": "tmmintrin", "Func": "_mm_hsub_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8847, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")"], "ground_truth": [",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmlal_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8848, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_m_pmaddwd", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "File": "mmintrin", "Func": "_m_pmaddwd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8849, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "auto", "&", "MI", "=", "*"], "ground_truth": ["I", "++", ";"], "File": "GCNDPPCombine19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8850, "Length": 64, "Cover_Rate": 0.3248730964467005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "=", "MachO", "::", "GENERIC_RELOC_VANILLA", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "MachO", "::", "GENERIC_RELOC_VANILLA"], "ground_truth": [";"], "File": "X86MachObjectWriter", "Func": "RecordX86Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8851, "Length": 168, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Inst", "<<", "'\\n'", ")", ";", "MemAccessInfo", "MAI", "=", "makeMemAccessInfo", "(", "const_cast", "<", "Instruction", "*", ">", "(", "Inst", ")", ")", ";", "bool", "IsLargeStride", "=", "MAI", ".", "isLargeStride", "("], "ground_truth": ["LastAccess", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isLargeStride", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8852, "Length": 39, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_n_s8", "(", "int8x16_t", "__a", ","], "ground_truth": ["int8_t", "__b", ")", "{"], "File": "arm", "Func": "mve___arm_vqsubq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8853, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrMode2ShOp", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&"], "ground_truth": ["Offset", ",", "SDValue", "&", "Opc", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2ShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8854, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "named", ")", "return", "gen_reg_rtx", "(", "mode", ")", ";", "return", "NULL_RTX"], "ground_truth": [";"], "File": "nvptx2", "Func": "nvptx_function_arg", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8855, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_packsswh", "(", "s", ",", "t", ")"], "ground_truth": [";"], "File": "loongson-mmiintrin", "Func": "packsswh", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8856, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformShiftCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "PerformSHLCombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "performShiftToAllZeros", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "X86ISelLowering1", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8857, "Length": 81, "Cover_Rate": 0.9418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINTRINSIC_W_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "IntNo", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "auto", "Node", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Node", "->", "getChain", "(", ")", ";", "SDValue", "Dst", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Val", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Val", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Alignment", "=", "Node", "->", "getMemOperand", "(", ")", "->", "getAlign", "(", ")", ";", "bool", "IsVol", "=", "Node", "->", "isVolatile", "(", ")", ";", "auto", "DstPtrInfo", "=", "Node", "->"], "ground_truth": ["getPointerInfo", "(", ")", ";"], "File": "AArch64ISelLowering45", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8858, "Length": 144, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple"], "ground_truth": ["::", "NativeClient", ";"], "File": "ARMSubtarget10", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8859, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8860, "Length": 184, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "checkADDrr", "(", "MRI", ",", "RelocOp", ",", "GVal", ")", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "checkShift", "(", "MRI", ",", "*", "Inst", "->", "getParent", "(", ")", ",", "RelocOp", ",", "GVal", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "checkShift", "(", "MRI", ",", "*", "Inst", "->", "getParent", "(", ")", ",", "RelocOp", ",", "GVal", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "checkShift", "(", "MRI", ",", "*", "Inst", "->", "getParent", "(", ")", ",", "RelocOp", ","], "ground_truth": ["GVal", ",", "<STR_LIT>", ")", ";"], "File": "BPFMISimplifyPatchable", "Func": "processInst", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8861, "Length": 90, "Cover_Rate": 0.656934306569343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NegSize", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ",", "Size", ")", ";", "SDValue", "FPSIdx", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "NegSize", ",", "FPSIdx"], "ground_truth": ["}", ";"], "File": "PPCISelLowering107", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8862, "Length": 47, "Cover_Rate": 0.33098591549295775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmovsxwq512_mask", "(", "(", "__v8hi", ")", "__A", ",", "("], "ground_truth": ["__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_cvtepi16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8863, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LoadVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "BufferLoad", ")", ";", "LoadVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LoadVT", ",", "LoadVal", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "LoadVal", ",", "BufferLoad", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering10", "Func": "handleByteShortBufferLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8864, "Length": 50, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string"], "ground_truth": [">", "modr_i2_dmod", "(", "Rn", "a", ")", "{"], "File": "disassembler", "Func": "modr_i2_dmod", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8865, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "AtomicInsts", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "for", "(", "Instruction", "&", "Inst", ":", "BB", ")", "{", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "&", "Inst", ")", "||", "(", "isa", "<", "StoreInst", ">", "(", "&", "Inst", ")", "&&", "cast", "<", "StoreInst", ">", "(", "&", "Inst", ")", "->", "isAtomic", "(", ")", ")", ")", "AtomicInsts", ".", "push_back", "(", "&", "Inst", ")", ";", "}", "bool", "MadeChange", "=", "false", ";", "for", "(", "Instruction", "*", "Inst", ":", "AtomicInsts", ")", "{", "if", "(", "!", "shouldExpand", "(", "Inst", ")", ")", "continue", ";", "if", "(", "AtomicRMWInst", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "Inst", ")", ")", "MadeChange", "|=", "expandAtomicRMW", "(", "AI", ")", ";", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "MadeChange", "|=", "expandAtomicStore", "(", "SI", ")", ";", "assert", "(", "MadeChange", "&&", "<STR_LIT>", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "}", "return", "MadeChange"], "ground_truth": [";"], "File": "X86AtomicExpandPass", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8866, "Length": 153, "Cover_Rate": 0.9329268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_ror_epi64", "(", "__m512i", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_prorq512_mask", "(", "(", "__v8di", ")", "__A", ",", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_ror_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8867, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "PseudoReg", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "Mask", "[", "PseudoReg", "/", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "<<", "(", "PseudoReg"], "ground_truth": ["%", "<NUM_LIT>", ")", ")", ";"], "File": "PPCRegisterInfo (2)1", "Func": "adjustStackMapLiveOutMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8868, "Length": 31, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "SHUXIInstrInfo", "Func": "analyzeBranch", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8869, "Length": 151, "Cover_Rate": 0.4015957446808511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepu64_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtuqq2ps128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4sf", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_mask_cvtepu64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8870, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformEXTRACT_VECTOR_ELTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAddCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSubCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADCCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDNCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering (2)1", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8871, "Length": 308, "Cover_Rate": 0.48427672955974843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "<STR_LIT>", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "<NUM_LIT>", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "<STR_LIT>", "::", "EXIDX_CANTUNWIND", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "ExTab"], "ground_truth": [")", "{"], "File": "ARMELFStreamer27", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8872, "Length": 73, "Cover_Rate": 0.33796296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", "*", "RC", ")", "if", "(", "!", "MRI"], "ground_truth": [".", "isPhysRegUsed", "(", "Reg", ")", ")", "return", "Reg", ";"], "File": "SIRegisterInfo (2)", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8873, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "GetOppositeBranchCondition", "(", "CC", ")"], "ground_truth": [")", ";"], "File": "SparcInstrInfo1", "Func": "reverseBranchCondition", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8874, "Length": 42, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "ArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "MaybeAlign", "Alignment", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":"], "ground_truth": ["None", ";"], "File": "AMDGPUSubtarget1", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8875, "Length": 55, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_u8", "(", "uint8x8_t", "__a", ")", "{", "return", "~", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon4_vmvn_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8876, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ",", "ArrayRef", "<", "uint64_t", ">", "Offsets", ")", "{", "MIRBuilder", ".", "buildExtract", "(", "Regs", ",", "Offsets", ",", "VReg", ")", ";", "}", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "Success", "=", "handleAssignments", "(", "MIRBuilder", ",", "AssignFn", ",", "SplitArgs", ",", "Handler", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "return"], "ground_truth": ["Success", ";"], "File": "AArch64CallLowering22", "Func": "lowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8877, "Length": 147, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "if", "(", "NumBytes", ")", "*", "NumBytes", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "if", "(", "NumBytes", ")", "*", "NumBytes", "-=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "X86FrameLowering (2)1", "Func": "mergeSPUpdatesUp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8878, "Length": 152, "Cover_Rate": 0.7414634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "isLoweredToCall", "(", "F", ")", ")", "HasCall", "=", "true", ";", "if", "(", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "NumStores", "++", ";", "}", "else", "{", "HasCall", "=", "true", ";", "}", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "{", "Type", "*", "MemAccessTy", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType"], "ground_truth": ["(", ")", ";"], "File": "SystemZTargetTransformInfo30", "Func": "getUnrollingPreferences", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8879, "Length": 88, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "EVT", "VT", "=", "TLI", "->", "getValueType"], "ground_truth": ["(", "DL", ",", "DataType", ")", ";"], "File": "MipsTargetTransformInfo", "Func": "hasDivRemOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8880, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "isDSOffsetLegal", "(", "N0", ",", "C1", "->", "getSExtValue", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N0", ";", "Offset", "=", "N1", ";", "return", "true", ";", "}", "}", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "V_MOV_B32_e32", ",", "SDLoc", "("], "ground_truth": ["Addr", ")", ",", "<STR_LIT>", ",", "Zero", ")", ";"], "File": "AMDGPUISelDAGToDAG104", "Func": "SelectDS1Addr1Offset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8881, "Length": 136, "Cover_Rate": 0.6903553299492385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "legalizeOperands", "(", "Inst", ")", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "*", "Inst", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "PHI", ":", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "continue", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "NewDstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{", "Worklist", ".", "push_back", "("], "ground_truth": ["&", "UseMI", ")", ";"], "File": "SIInstrInfo16", "Func": "moveToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8882, "Length": 170, "Cover_Rate": 0.38724373576309795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "ObjSize", "=", "cast", "<", "ConstantSDNode", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ";", "assert", "(", "ObjSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineMemOperand", "*", "BaseMemOperand", "=", "MF", ".", "getMachineMemOperand", "(", "DstPtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "ObjSize", ",", "<NUM_LIT>", ")", ";", "bool", "UseSetTagRangeLoop", "=", "kSetTagLoopThreshold", ">=", "<NUM_LIT>", "&&", "(", "int", ")", "ObjSize", ">=", "kSetTagLoopThreshold", ";", "if", "(", "!", "UseSetTagRangeLoop", ")", "return", "EmitUnrolledSetTag", "(", "DAG", ",", "dl", ",", "Chain", ",", "Addr", ",", "ObjSize", ",", "BaseMemOperand", ",", "ZeroData", ")", ";", "if", "(", "ObjSize", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "SDNode", "*", "St1", "=", "DAG", ".", "getMachineNode", "(", "ZeroData", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "Addr", ",", "Addr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Chain", "}", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "St1", ")", ",", "{", "BaseMemOperand", "}", ")", ";", "ObjSize", "-=", "<NUM_LIT>", ";", "Addr", "=", "SDValue", "(", "St1", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "St1", ",", "<NUM_LIT>", ")", ";", "}", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getConstant", "(", "ObjSize", ",", "dl", ",", "<STR_LIT>", ")", ",", "Addr", ","], "ground_truth": ["Chain", "}", ";"], "File": "AArch64SelectionDAGInfo28", "Func": "EmitTargetCodeForSetTag", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8883, "Length": 217, "Cover_Rate": 0.6845425867507886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IN_RANGE", "(", "ival", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "SFmode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "VOIDmode", ":", "case", "DFmode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "||", "symbolic_operand", "(", "op", ",", "VOIDmode", ")", "||", "LABEL_P", "(", "op", ")", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "QImode", ":", "return", "OP_TYPE_IMM_Q", ";", "case", "HImode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "SImode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "if", "(", "symbolic_operand", "(", "m68k_unwrap_symbol", "(", "op", ",", "false", ")", ",", "VOIDmode", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "}", "gcc_assert", "(", "!", "reload_completed", ")", ";", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "op", ")"], "ground_truth": [")", ")", "return", "OP_TYPE_FPN", ";"], "File": "m68k4", "Func": "sched_attr_op_type", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8884, "Length": 158, "Cover_Rate": 0.40616966580976865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_<ISA_LIT>ZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVE<ISA_LIT>ZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_<ISA_LIT>ZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVE<ISA_LIT>ZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::"], "ground_truth": ["PIXEL", ")", "{"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8885, "Length": 115, "Cover_Rate": 0.44573643410852715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arm_pr_no_long_calls", "(", "struct", "cpp_reader", "*", "pfile", "ATTRIBUTE_UNUSED"], "ground_truth": [")", "{"], "File": "arm", "Func": "arm_pr_no_long_calls", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8886, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "DestReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCExpr", "*", "Symbol", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ";", "emitAuipcInstPair", "(", "DestReg", ",", "DestReg", ",", "Symbol", ",", "<ISA_LIT>MCExpr"], "ground_truth": ["::", "VK_<ISA_LIT>_PCREL_HI", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ")", ";"], "File": "RISCVAsmParser", "Func": "emitLoadLocalAddress", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8887, "Length": 45, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitLinkage", "(", "name", ",", "GV", "->", "getLinkage", "(", ")", ")", ";", "EmitAlignment", "(", "TD", "->", "getPreferredAlignmentLog", "(", "GV", ")", ",", "GV", ")", ";", "printVisibility", "(", "name", ",", "GV", "->", "getVisibility", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "','", "<<", "TD", "->", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", "<<", "'\\n'", ";", "O", "<<", "name", "<<", "<STR_LIT>", ";", "EmitGlobalConstant", "(", "C", ")"], "ground_truth": [";"], "File": "BlackfinAsmPrinter1", "Func": "PrintGlobalVariable", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8888, "Length": 74, "Cover_Rate": 0.48366013071895425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FPToUI", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "SIToFP", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "UIToFP", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FDiv", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FDiv", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FDiv", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "SPC_Reciprocal", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "SPC_Reciprocal", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "SPC_Reciprocal", ",", "FTZ_MustBeOn", "}", ";", "default", ":", "return", "{", "}", ";", "}", "}", "(", ")", ";", "if", "(", "Action", ".", "FtzRequirement", "!=", "FTZ_Any", ")", "{", "StringRef", "Attr", "=", "II", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "DenormalMode", "Mode", "=", "parseDenormalFPAttribute", "(", "Attr", ")", ";", "bool", "FtzEnabled", "=", "Mode", ".", "Output", "!=", "DenormalMode", "::", "IEEE", ";", "if", "(", "FtzEnabled", "!=", "(", "Action", ".", "FtzRequirement", "==", "FTZ_MustBeOn", ")", ")", "return", "nullptr", ";", "}", "if", "(", "Action", ".", "IID", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "(", "II", "->", "args", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "}", ";", "return", "CallInst", "::", "Create", "(", "<STR_LIT>", "(", "II", "->", "getModule", "(", ")", ",", "*", "Action", ".", "IID", ",", "Tys", ")", ",", "Args", ")", ";", "}", "if", "(", "Action", ".", "BinaryOp", ")", "return", "BinaryOperator", "::", "Create", "(", "*", "Action", ".", "BinaryOp", ",", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getName", "(", ")", ")", ";", "if", "(", "Action", ".", "CastOp", ")", "return", "CastInst", "::", "Create", "(", "*", "Action", ".", "CastOp", ",", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getType", "(", ")", ",", "II", "->", "getName", "(", ")", ")", ";", "if", "(", "!", "Action", ".", "Special", ")", "return", "nullptr", ";", "switch", "(", "*", "Action", ".", "Special", ")"], "ground_truth": ["{"], "File": "NVPTXTargetTransformInfo19", "Func": "simplifyNvvmIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8889, "Length": 426, "Cover_Rate": 0.37934105075690117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LutCacheCounterPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "TPCLutCacheCounter", "Func": "TPCLutCacheCounter", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8890, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "("], "ground_truth": ["__a", "<", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vcltzq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8891, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMCOpcodeGen", "(", "Opcode", ",", "(", "enum", "Subtarget", ")"], "ground_truth": ["Gen", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "getMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8892, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned", "Reg"], "ground_truth": [")", "{"], "File": "SICMachineFunction", "Func": "setSRetReturnReg", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8893, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "VT", ",", "Offset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["VT", ",", "Result", ")", ";"], "File": "Z80ISelLowering (2)", "Func": "LowerGlobalAddress", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8894, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isCall", "(", ")", ")", "RegDefs", ".", "insert", "(", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isReturn", "(", ")", ")", "RegUses", ".", "insert", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i"], "ground_truth": [")", ";"], "File": "OR1KDelaySlotFiller", "Func": "insertDefsUses", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8895, "Length": 57, "Cover_Rate": 0.30978260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "Cur", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "Nt", "=", "MMI", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Nt", ")", ";", "EmitAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "Flags"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmPrinter43", "Func": "EmitStartOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8896, "Length": 120, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "isDisp8", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "EmitImmediate", "(", "Disp", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "CurByte", ",", "OS", ")", ";", "EmitImmediate", "(", "Disp", ",", "<NUM_LIT>", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ",", "CurByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ForceDisp32", "=", "false", ";", "bool", "ForceDisp8", "=", "false", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "!", "Disp", ".", "isImm", "(", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "}", "else", "if", "(", "isDisp8", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "ForceDisp8", "=", "true", ";", "}", "else", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "}", "static", "const", "unsigned", "SSTable", "[", "]", "=", "{", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "SS", "=", "SSTable", "[", "Scale", ".", "getImm", "(", ")", "]", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "unsigned", "IndexRegNo", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "IndexRegNo", "=", "Get<ISA_LIT>RegNum", "(", "IndexReg", ")", ";", "else", "IndexRegNo", "=", "<NUM_LIT>", ";", "EmitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "}", "else", "{", "unsigned", "IndexRegNo", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "IndexRegNo", "=", "Get<ISA_LIT>RegNum", "(", "IndexReg", ")", ";", "else", "IndexRegNo", "=", "<NUM_LIT>", ";", "EmitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "Get<ISA_LIT>RegNum", "(", "Base", ")", ",", "CurByte", ",", "OS", ")", ";", "}", "if", "(", "ForceDisp8", ")", "EmitImmediate", "(", "Disp", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "CurByte", ","], "ground_truth": ["OS", ",", "Fixups", ")", ";"], "File": "X86MCCodeEmitter64", "Func": "EmitMemModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8897, "Length": 418, "Cover_Rate": 0.5192546583850932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f_gpr", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "va_list_type_node", ")", ")", ";", "f_fpr", "=", "DECL_CHAIN", "(", "f_gpr", ")", ";", "f_res", "=", "DECL_CHAIN", "(", "f_fpr", ")", ";", "f_ovf", "=", "DECL_CHAIN", "(", "f_res", ")", ";", "f_sav", "=", "DECL_CHAIN", "(", "f_ovf", ")", ";", "valist", "=", "build_simple_mem_ref", "(", "valist", ")", ";", "gpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gpr", ")", ",", "valist", ",", "f_gpr", ",", "NULL_TREE", ")", ";", "fpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fpr", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fpr", ",", "NULL_TREE", ")", ";", "ovf", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovf", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_ovf", ",", "NULL_TREE", ")", ";", "sav", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_sav", ",", "NULL_TREE", ")", ";", "words", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "n_gpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "sysv_gregno", "-", "GP_ARG_MIN_REG", ",", "GP_ARG_NUM_REG", ")", ";", "n_fpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "fregno", "-", "FP_ARG_MIN_REG", ",", "FP_ARG_NUM_REG", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "words", ",", "n_gpr", ",", "n_fpr", ")", ";", "if", "(", "cfun", "->", "va_list_gpr_size"], "ground_truth": [")", "{"], "File": "rs6000-call", "Func": "rs6000_va_start", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8898, "Length": 200, "Cover_Rate": 0.3898635477582846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "pstate_field", "==", "<STR_LIT>", "||", "pstate_field", "==", "<STR_LIT>", "||", "pstate_field", "==", "<STR_LIT>", ")", "&&", "crm", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "pstate_field", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "crm", ")", ")", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "auto", "PState", "=", "<STR_LIT>", "(", "pstate_field", ")", ";", "if", "(", "PState", "&&", "PState", "->", "haveFeatures", "(", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "return", "Success", ";", "return", "Fail"], "ground_truth": [";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeSystemPStateInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8899, "Length": 95, "Cover_Rate": 0.510752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "parseString", "(", "VendorName", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "parseString", "(", "ArchName", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISAV2", "(", "Major", ",", "Minor", ",", "Stepping", ","], "ground_truth": ["VendorName", ",", "ArchName", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8900, "Length": 104, "Cover_Rate": 0.5279187817258884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ctx", "=", "&", "M", "->", "getContext", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SPIRVLowerConstExpr", "Func": "runLowerConstExpr", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8901, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "TM", ")", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasStandardEncoding", "(", ")", ")", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "TM", ")", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "addPass", "(", "create<ISA_LIT>ConstantIslandPass"], "ground_truth": ["(", "TM", ")", ")", ";"], "File": "MipsTargetMachine80", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8902, "Length": 54, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Insert", "=", "Order", ".", "empty", "(", ")", "?", "ParentRegion", "->", "getExit", "(", ")", ":", "Order", ".", "back", "(", ")", "->", "getEntry", "(", ")", ";", "BasicBlock", "*", "Flow", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "FlowBlockName", ",", "Func", ",", "Insert", ")", ";", "DT", "->", "addNewBlock", "(", "Flow", ",", "Dominator", ")", ";", "ParentRegion", "->", "getRegionInfo", "(", ")", "->", "setRegionFor", "(", "Flow", ",", "ParentRegion", ")", ";", "return"], "ground_truth": ["Flow", ";"], "File": "AMDGPUStructurizeCFG", "Func": "getNextFlow", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8903, "Length": 68, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Res", "=", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "(", "Res", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "return", "Res", ">>", "<NUM_LIT>", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsMCCodeEmitter2", "Func": "getSimm19Lsl2Encoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8904, "Length": 96, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getBits", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AArch64InsnHelpers", "Func": "getRt2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8905, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "BitSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "Size", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SystemZMCAsmBackend15", "Func": "applyFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8906, "Length": 84, "Cover_Rate": 0.5029940119760479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVDUP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL"], "ground_truth": [";"], "File": "ARMIREmitter", "Func": "visitVDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8907, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_permutex_pd", "(", "__mmask8", "__U", ",", "__m512d", "__X", ","], "ground_truth": ["const", "int", "__M", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_permutex_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8908, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isGeneric", "(", ")", "||", "isCortexA53", "(", ")", "||", "isCortexA57"], "ground_truth": ["(", ")", "||", "isKryo", "(", ")", ";"], "File": "AArch64Subtarget13", "Func": "enablePostRAScheduler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8909, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "rclass", "==", "GENERAL_REGS", "||", "rclass", "==", "BASE_REGS", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_MODIFY", ")", "{", "gcc_assert", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "scratch_or_premodify", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "HARD_REGISTER_P", "(", "scratch_or_premodify", ")", ")", "scratch_or_premodify", "=", "find_replacement", "(", "&", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", ";", "rs6000_emit_move", "(", "scratch_or_premodify", ",", "addr", ","], "ground_truth": ["Pmode", ")", ";"], "File": "rs60005", "Func": "rs6000_secondary_reload_gpr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8910, "Length": 140, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "s390_unwind_word_mode", "(", "void"], "ground_truth": [")", "{"], "File": "s3904", "Func": "s390_unwind_word_mode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8911, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm0_7", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8912, "Length": 47, "Cover_Rate": 0.8245614035087719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnwindOpcodeAssembler", "(", ")", ":", "HasPersonality", "(", "<NUM_LIT>", ")", "{", "OpBegins", ".", "push_back", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8913, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AddrOp", ";", "if", "(", "LDN", "||", "(", "MIN", "&&", "MIN", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "AddrOp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "STN", ")", "AddrOp", "=", "STN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "short", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "AddrOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "AddrOp", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ":"], "File": "PPCISelDAGToDAG113", "Func": "isOffsetMultipleOf", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8914, "Length": 73, "Cover_Rate": 0.3080168776371308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mangler", "*", "Mang", "=", "AP", ".", "Mang", ";", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "bool", "isDarwin", "=", "Triple", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ".", "isOSDarwin", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isDarwin", ")", "Suffix", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", ";", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "{", "assert", "(", "MO", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "Mang", "->", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal"], "ground_truth": ["(", ")", ";"], "File": "PPCMCInstLower49", "Func": "GetSymbolFromOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8915, "Length": 165, "Cover_Rate": 0.3525641025641026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "current_file_function_operand", "(", "rtx", "sym_ref", ")", "{", "if", "(", "ENCODED_SHORT_CALL_ATTR_P", "(", "XSTR", "(", "sym_ref", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm3", "Func": "current_file_function_operand", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8916, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon_vreinterpretq_u8_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8917, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentStream", "=", "&", "cStream", ";", "InternalInstruction", "internalInstr", ";", "dlog_t", "loggerFn", "=", "logger", ";", "if", "(", "&", "vStream", "==", "&", "nulls", "(", ")", ")", "loggerFn", "=", "nullptr", ";", "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", "regionReader", ",", "(", "const", "void", "*", ")", "&", "region", ",", "loggerFn", ",", "(", "void", "*", ")", "&", "vStream", ",", "(", "const"], "ground_truth": ["void", "*", ")", "MII", ".", "get", "(", ")", ",", "address", ",", "fMode", ")", ";"], "File": "X86Disassembler", "Func": "getInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8918, "Length": 70, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LatticeCell", "LSL", ",", "LSH", ";", "if", "(", "!", "getCell", "(", "RL", ",", "Inputs", ",", "LSL", ")", "||", "!", "getCell", "(", "RH", ",", "Inputs", ",", "LSH", ")", ")", "return", "false", ";", "if", "(", "LSL", ".", "isProperty", "(", ")", "||", "LSH", ".", "isProperty", "(", ")", ")", "return", "false", ";", "unsigned", "LN", "=", "LSL", ".", "size", "(", ")", ",", "HN", "=", "LSH", ".", "size", "(", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "LoVs", "(", "LN", ")", ",", "HiVs", "(", "HN", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSL", ".", "Values", "[", "i", "]", ",", "LoVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "assert", "(", "LoVs", "[", "i", "]", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "HN", ";", "++", "i", ")", "{", "bool", "Eval", "=", "constToInt", "(", "LSH", ".", "Values", "[", "i", "]", ",", "HiVs", "[", "i", "]", ")", ";", "if", "(", "!", "Eval", ")"], "ground_truth": ["return", "false", ";"], "File": "HexagonConstPropagation11", "Func": "evaluateHexRSEQ32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8919, "Length": 177, "Cover_Rate": 0.5190615835777126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "VL", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering114", "Func": "isVEXTRACTF128Index", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8920, "Length": 38, "Cover_Rate": 0.3486238532110092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_laid_out", ")", "return", "cfun", "->", "machine", "->", "current_frame_size", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "size", "+=", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "cfun", "->", "machine", "->", "callee_save_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER"], "ground_truth": [";", "++", "regno", ")", "{"], "File": "xtensa", "Func": "compute_frame_size", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8921, "Length": 58, "Cover_Rate": 0.4172661870503597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return"], "ground_truth": ["CalleeSavedRegs", ";"], "File": "XNCMRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8922, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "getStackSize", "(", ")", "&&", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ")", ";"], "File": "SPUFrameInfo", "Func": "hasFP", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8923, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVFRegister", "(", "unsigned", "Reg", ")", "{", "return", "Reg", ">=", "<STR_LIT>", "&&"], "ground_truth": ["Reg", "<=", "<STR_LIT>", ";"], "File": "PPCInstrInfo (2)2", "Func": "isVFRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8924, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VandOpc", "=", "!", "Is128B", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "VandOpc", ")", ",", "TmpR1", ")", ".", "addReg", "(", "SrcR", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "TmpR0", ",", "RegState", "::", "Kill", ")", ";", "auto", "*", "HRI", "=", "B", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "HII", ".", "storeRegToStackSlot", "(", "B", ",", "It", ",", "TmpR1", ",", "true", ",", "FI", ",", "RC", ",", "HRI", ")", ";", "expandStoreVec", "(", "B", ",", "std", "::", "prev", "(", "It", ")", ","], "ground_truth": ["MRI", ",", "HII", ",", "NewRegs", ")", ";"], "File": "HexagonFrameLowering2", "Func": "expandStoreVecPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8925, "Length": 105, "Cover_Rate": 0.31626506024096385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_emit_restore_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "maybe_eh_return", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SFmode", ",", "regno", ")", ";", "rtx", "mem", ";", "mem", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "V4SFmode"], "ground_truth": [",", "mem", ")", ";"], "File": "i3864", "Func": "ix86_emit_restore_sse_regs_using_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8926, "Length": 72, "Cover_Rate": 0.7128712871287128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>3DNowLevel", "=", "NoThreeDNow", ";", "HasCMov", "=", "false", ";", "Has<ISA_LIT>_64", "=", "false", ";", "HasPOPCNT", "=", "false", ";", "HasSSE4A", "=", "false", ";", "HasAES", "=", "false", ";", "HasFXSR", "=", "false", ";", "HasXSAVE", "=", "false", ";", "HasXSAVEOPT", "=", "false", ";", "HasXSAVEC", "=", "false", ";", "HasXSAVES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "="], "ground_truth": ["false", ";"], "File": "X86Subtarget65", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8927, "Length": 80, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Val", ")", ";", "assert", "(", "!", "Ty", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Ty", "==", "MRI", ".", "getType", "(", "Dst", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "Val", "=", "MIRBuilder", ".", "buildZExt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Val", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "V8S8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "Val", "=", "MIRBuilder", ".", "buildBitcast", "(", "V8S8", ",", "Val", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "CTPOP", "=", "MIRBuilder", ".", "buildCTPOP", "(", "V8S8"], "ground_truth": [",", "Val", ")", ";"], "File": "AArch64LegalizerInfo24", "Func": "legalizeCTPOP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8928, "Length": 147, "Cover_Rate": 0.5104166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeFixupBWInstPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "X86FixupBWInsts1", "Func": "FixupBWInstPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8929, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseSetNoReorderDirective", "(", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement"], "ground_truth": [")", ")", "{"], "File": "Cpu0AsmParser", "Func": "parseSetNoReorderDirective", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8930, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT"], "ground_truth": ["!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "PPCISelLowering103", "Func": "allowsMisalignedMemoryAccesses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8931, "Length": 43, "Cover_Rate": 0.3467741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hash_rtx", "(", "p1", ",", "VOIDmode", ",", "NULL", ",", "NULL", ",", "FALSE"], "ground_truth": [")", ";"], "File": "arm", "Func": "hash", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8932, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SaveExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "XorTermOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "AndOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "Register", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcSub3", ")", "."], "ground_truth": ["addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo131", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8933, "Length": 286, "Cover_Rate": 0.4079885877318117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", "->", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "&&", "STI", "->", "getFeatureBits", "(", ")", ".", "test"], "ground_truth": ["(", "FeatureCodeObjectV3", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8934, "Length": 26, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtt_roundph_epi16", "(", "__m512i", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ",", "int", "__D", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2w512_mask_round", "(", "__C", ",", "(", "__v32hi", ")", "__A", ",", "__B"], "ground_truth": [",", "__D", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtt_roundph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8935, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "WorkQ", ".", "size", "(", ")", ";", "++", "I", ")", "{", "Node", "N", "=", "WorkQ", "[", "I", "]", ";", "NodeSet", "&", "Ns", "=", "Edges", "[", "N", "]", ";", "auto", "P", "=", "getUniqueColor", "(", "Ns", ")", ";", "if", "(", "P", ".", "first", ")", "{", "Colors", "[", "N", "]", "=", "other", "(", "P", ".", "second", ")", ";", "continue", ";", "}", "Node", "C", "=", "conj", "(", "N", ")", ";", "uint8_t", "ColorN", "=", "other", "(", "None", ")", ";", "uint8_t", "ColorC", "=", "other", "(", "ColorN", ")", ";", "NodeSet", "&", "Cs", "=", "Edges", "[", "C", "]", ";", "NodeSet", "CopyNs", "=", "Ns", ";", "for", "(", "Node", "M", ":", "CopyNs", ")", "{", "uint8_t", "ColorM", "=", "getColor", "(", "M", ")", ";", "if", "(", "ColorM", "==", "ColorC", ")", "{", "Cs", ".", "insert", "(", "M", ")", ";", "Edges", "[", "M", "]", ".", "insert", "(", "C", ")", ";", "Ns", ".", "erase", "(", "M", ")", ";", "Edges", "[", "M", "]", ".", "erase", "(", "N", ")", ";", "}", "}", "Colors", "[", "N", "]", "=", "ColorN", ";", "Colors", "[", "C", "]", "=", "ColorC", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Order", ".", "size", "(", ")", ";", "++", "I", ")", "if", "(", "Colors", ".", "count", "(", "I", ")", "==", "<NUM_LIT>", ")", "Colors"], "ground_truth": ["[", "I", "]", "=", "None", ";"], "File": "HexagonISelDAGToDAGHVX16", "Func": "color", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8936, "Length": 215, "Cover_Rate": 0.42322834645669294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "HSAMetadataString", ")", ";", "yaml", "::", "Output", "YOut", "(", "StrOS", ")", ";", "YOut", "<<"], "ground_truth": ["HSAMetadataRoot", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8937, "Length": 23, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";", "rtx", "sym", ",", "addend", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "split_const", "(", "addr", ",", "&", "sym", ",", "&", "addend", ")", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF"], "ground_truth": [")", "tls_kind", "=", "SYMBOL_REF_TLS_MODEL", "(", "sym", ")", ";"], "File": "aarch642", "Func": "tls_symbolic_operand_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8938, "Length": 48, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "advanceTo", "(", "MBB", "->", "getFirstTerminator"], "ground_truth": ["(", ")", ")", ";"], "File": "SystemZMachineScheduler4", "Func": "leaveMBB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8939, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8940, "Length": 68, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "Val", "=", "(", "(", "MCE", "->", "getValue", "(", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "return", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ";", "}", "if", "(", "const", "MCSymbolRefExpr", "*", "MSRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", "{", "StringRef", "Symbol", "=", "MSRE", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "VK", "=", "getVariantKind", "(", "RelocStr", ")", ";", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "VK", ",", "getContext", "(", ")", ")", ";", "return", "Res", ";", "}", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "MCSymbolRefExpr", "::", "VariantKind", "VK", "=", "getVariantKind", "(", "RelocStr", ")", ";", "if", "(", "<ISA_LIT>MCExpr", "::", "isSupportedBinaryExpr", "(", "VK", ",", "BE", ")", ")", "return", "<ISA_LIT>MCExpr", "::", "create", "("], "ground_truth": ["VK", ",", "Expr", ",", "getContext", "(", ")", ")", ";"], "File": "MipsAsmParser66", "Func": "evaluateRelocExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8941, "Length": 157, "Cover_Rate": 0.4067357512953368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_fmsubadd_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256"], "ground_truth": ["__B", ",", "__m256", "__C", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_fmsubadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8942, "Length": 28, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "lowerShuffleWithSHUFPD", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "!", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", ")", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleByMerging128BitLanes", "("], "ground_truth": ["DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering129", "Func": "lowerV4F64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8943, "Length": 251, "Cover_Rate": 0.3952755905511811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "W"], "ground_truth": ["<", "NUM_WAIT_EVENTS", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "getEventUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8944, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Cc", "=", "ConvertCcString", "(", "Format", ")", ";", "if", "(", "Cc", "==", "-", "<NUM_LIT>", ")", "{", "return", "Error", "(", "NameLoc", ",", "<STR_LIT>", ")", ";", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "Create", "(", "Cc", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "E", ")", ")", ";", "}", "else", "{", "return", "parseMathOperation", "(", "Name", ",", "NameLoc", ",", "Operands", ")", ";", "}", "Format", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Format", ",", "NameLoc", ")", ")", ";", "}", "setFpFormat", "(", "Format", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser102", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8945, "Length": 168, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "("], "ground_truth": ["<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "FrameReg", ")", ";"], "File": "BPFRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8946, "Length": 307, "Cover_Rate": 0.7561576354679803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maddsub_ps", "(", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddsubps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "("], "ground_truth": ["__v4sf", ")", "__C", ")", ";"], "File": "fma4intrin", "Func": "_mm_maddsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8947, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "{", "if", "(", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_FPREG"], "ground_truth": ["-", "<NUM_LIT>", ")", "/", "UNITS_PER_FPREG", ";"], "File": "mips6", "Func": "mips_hard_regno_nregs", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8948, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "CSKYISelLowering", "Func": "getExceptionPointerRegister", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8949, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", ">>", "<NUM_LIT>"], "ground_truth": [")", "*", "<NUM_LIT>", ";"], "File": "ARMAddressingModes", "Func": "getSOImmValRot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8950, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "TT", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::"], "ground_truth": ["move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "File": "MINA32MCTargetDesc", "Func": "createMCStreamer", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8951, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<"], "ground_truth": ["<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "LoongArchISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8952, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AMDGPU", "::", "S_MOV_B64", ";", "}", "else", "if", "(", "DstRC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "AMDGPU"], "ground_truth": ["::", "V_MOV_B64_PSEUDO", ";"], "File": "SIInstrInfo101", "Func": "getMovOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8953, "Length": 31, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCAnchorOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Callee", ",", "TOCOff", ")", ";", "SDValue", "TOCPtr", "=", "DAG", ".", "getLoad", "(", "RegVT", ",", "dl", ",", "LDChain", ",", "AddTOC", ",", "MPI", ".", "getWithOffset", "(", "TOCAnchorOffset", ")", ",", "Alignment", ",", "MMOFlags", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "EnvPtrOffset", ",", "dl", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getLoad", "(", "RegVT", ",", "dl", ",", "LDChain", ",", "AddPtr", ",", "MPI", ".", "getWithOffset", "(", "EnvPtrOffset", ")", ",", "Alignment", ",", "MMOFlags", ")", ";", "SDValue", "TOCVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "TOCReg", ",", "TOCPtr", ",", "Glue", ")", ";", "Chain", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Glue", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "!", "hasNest", "||", "!", "Subtarget", ".", "isAIXABI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasNest", ")", "{", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "EnvPtrReg", ",", "LoadEnvPtr", ",", "Glue", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Glue", "=", "EnvVal", ".", "getValue"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering100", "Func": "prepareDescriptorIndirectCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8954, "Length": 209, "Cover_Rate": 0.511002444987775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "switch", "(", "DestTy", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "switch", "(", "DestTy", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "switch", "(", "DestTy", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXISelDAGToDAG (2)", "Func": "GetConvertOpcode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8955, "Length": 154, "Cover_Rate": 0.5082508250825083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ChangeSection", "(", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "Subsection", ")", "override", "{", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "std", "::", "move", "("], "ground_truth": ["LastEMSInfo", ")", ";"], "File": "ARMELFStreamer54", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8956, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", ")", "{", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", "[", "<NUM_LIT>", "]", ")", ",", "UNSPEC_PLT", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CONST", "(", "Pmode", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "}", "else", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "}", "else", "if", "(", "!", "flag_pic", ")", "{", "op", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "targetm", ".", "asm_out", ".", "internal_label", "(", "file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "op", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "op"], "ground_truth": [")", ";"], "File": "s3905", "Func": "s390_function_profiler", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8957, "Length": 201, "Cover_Rate": 0.4388646288209607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ","], "ground_truth": ["__artificial__", ")", ")", "_mm256_movm_epi16", "(", "__mmask16", "__A", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm256_movm_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8958, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";", "if", "(", "pSD", ".", "getSection", "(", ")", ".", "type", "(", ")", "==", "llvm", "::", "ELF", "::", "SHT_NOBITS", ")", "{", "frag", "=", "new", "FillFragment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "size", ")", ";", "}", "else", "{", "llvm", "::", "StringRef", "region", "=", "pInput", ".", "memArea", "(", ")", "->", "request", "(", "offset", ",", "size", ")", ";", "if", "(", "region", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "frag", "=", "new", "FillFragment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "HexagonLDBackend", "Func": "readSection", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8959, "Length": 88, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_loadu_epi32", "(", "__mmask8", "__U", ",", "void", "const", "*"], "ground_truth": ["__P", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_maskz_loadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8960, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64BaseInfo11", "Func": "A64CondCodeToString", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8961, "Length": 48, "Cover_Rate": 0.3096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uchar16", "d", ";", "d", "=", "vec_and", "(", "(", "vec_uchar16", ")", "(", "a", ")", ","], "ground_truth": ["(", "vec_uchar16", ")", "(", "b", ")", ")", ";"], "File": "si2vmx", "Func": "si_nand", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8962, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isSoloAX", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const"], "ground_truth": ["&", "MCI", ")", "{"], "File": "HexagonMCInstrInfo (2)1", "Func": "isSoloAX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8963, "Length": 16, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Opcode", "=", "decodeThumbSideEffect", "(", "IsThumb2", ",", "insn", ")", ";", "if", "(", "Thumb2PreloadOpcodeNoPCI", "(", "Opcode", ")", "&&", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "T2Morph2Preload2PCI", "(", "Opcode", ")", ";", "<ISA_LIT>Format", "Format", "=", "<ISA_LIT>Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Opcode", ")", "<<", "<STR_LIT>", "<<", "stringFor<ISA_LIT>Format", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "<STR_LIT>", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "<ISA_LIT>BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";", "if", "(", "!", "Builder", ")", "return", "false", ";", "Builder", "->", "SetSession", "(", "const_cast", "<", "Session", "*", ">", "(", "&", "SO", ")", ")", ";", "if", "(", "!", "Builder", "->", "Build", "(", "MI", ",", "insn", ")", ")", "return", "false", ";", "delete", "Builder"], "ground_truth": [";"], "File": "ARMDisassembler24", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8964, "Length": 150, "Cover_Rate": 0.45592705167173253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X"], "ground_truth": ["(", "The<ISA_LIT>Target", ")", ";"], "File": "mprocTargetMachine", "Func": "LLVMInitializemprocTarget", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8965, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["true", ";"], "File": "HexagonNewValueJump (2)1", "Func": "isNewValueJumpCandidate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8966, "Length": 48, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsGDS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "selectDS1Addr1OffsetImpl", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ")", ")", "{", "PtrBase", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opc", "=", "IsAppend", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "PtrBase", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "PtrBase", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "IsGDS", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8967, "Length": 196, "Cover_Rate": 0.7596899224806202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "rounded_size", "=", "(", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "if", "(", "rounded_size", "&", "<NUM_LIT>", ")", "rounded_size", "++", ";", "(", "*", "cum", ")", "+="], "ground_truth": ["rounded_size", ";"], "File": "rl782", "Func": "rl78_function_arg_advance", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8968, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSpvIntrinsic", "(", "MachineInstr", "&", "MI", ",", "<STR_LIT>", "IntrinsicID", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", "&&", "MI", ".", "getIntrinsicID", "(", ")", "==", "IntrinsicID"], "ground_truth": [")", "return", "true", ";"], "File": "SPIRVPreLegalizer", "Func": "isSpvIntrinsic", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8969, "Length": 35, "Cover_Rate": 0.8536585365853658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "x86_print_call_or_nop", "(", "FILE", "*", "file", ",", "const", "char", "*", "target", ")", "{", "if", "(", "flag_nop_mcount", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "target"], "ground_truth": [")", ";"], "File": "i3864", "Func": "x86_print_call_or_nop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8970, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vgetq_lane_s8", "(", "int8x16_t", "__a", ",", "const", "int", "__idx", ")", "{", "__ARM_CHECK_LANEQ", "(", "__a", ","], "ground_truth": ["__idx", ")", ";"], "File": "arm", "Func": "mve___arm_vgetq_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8971, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "CAHPTargetMachine", "Func": "CAHPTargetMachine", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8972, "Length": 112, "Cover_Rate": 0.9911504424778761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GVSym", "->", "setContainingCsect", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GVKind", ".", "isCommon", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", ")", "{", "unsigned", "Align", "=", "GV", "->", "getAlignment", "(", ")", "?", "GV", "->", "getAlignment", "(", ")", ":", "DL", ".", "getPreferredAlignment", "(", "GV", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", ")", "OutStreamer", "->", "EmitXCOFFLocalCommonSymbol", "(", "GVSym", ",", "Size", ",", "Csect", "->", "getQualNameSymbol", "(", ")", ",", "Align", ")", ";", "else", "OutStreamer", "->", "EmitCommonSymbol", "(", "Csect", "->", "getQualNameSymbol", "(", ")", ",", "Size", ",", "Align", ")", ";", "return", ";", "}", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "EmitLinkage", "(", "GV", ",", "EmittedInitSym"], "ground_truth": [")", ";"], "File": "PPCAsmPrinter123", "Func": "EmitGlobalVariable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8973, "Length": 134, "Cover_Rate": 0.40978593272171254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhsubq_m_n_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhsubq_x_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8974, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", "-"], "ground_truth": ["<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG19", "Func": "XformSToSM2Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8975, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "featureBits", "[", "<STR_LIT>", "]", "&&", "!", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "featureBits", "[", "<STR_LIT>", "]", "&&", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler34", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8976, "Length": 115, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "loop_label", ",", "tmp", ";", "if", "(", "optimize_size", "||", "optimize", "<", "<NUM_LIT>", ")", "return", "false", ";", "gcc_assert", "(", "MEM_P", "(", "str", ")", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "target_char", ")", "||", "REG_P", "(", "target_char", ")", ")", ";", "base_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "str", ",", "<NUM_LIT>", ")", ")", ";", "loop_label", "=", "gen_label_rtx", "(", ")", ";", "ffb_result", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "backup_base_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "backup_base_reg", ",", "base_reg", ")", ";", "emit_label", "(", "loop_label", ")", ";", "emit_insn", "(", "gen_unaligned_load_update_base_w", "(", "base_reg", ",", "tmp", ",", "base_reg", ")", ")", ";", "emit_insn", "(", "gen_unspec_ffb", "(", "ffb_result", ",", "tmp", ",", "target_char", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "ffb_result", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "SImode", ",", "<NUM_LIT>", ",", "loop_label", ")", ";", "target_char_ptr", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "base_reg", ",", "ffb_result", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "length", "=", "expand_binop", "(", "Pmode", ",", "sub_optab", ",", "target_char_ptr", ",", "backup_base_reg", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "result", ",", "length"], "ground_truth": [")", ";"], "File": "nds32-memory-manipulation", "Func": "nds32_expand_strlen", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8977, "Length": 176, "Cover_Rate": 0.8380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseScaled", "=", "false", ";", "ScaleFactor", "=", "<NUM_LIT>", ";", "}", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "bool", "VTIsi1", "=", "false", ";", "bool", "UseRegOffset", "=", "Addr", ".", "isRegBase", "(", ")", "&&", "!", "Addr", ".", "getOffset", "(", ")", "&&", "Addr", ".", "getReg", "(", ")", "&&", "Addr", ".", "getOffsetReg", "(", ")", ";", "unsigned", "Idx", "=", "UseRegOffset", "?", "<NUM_LIT>", ":", "UseScaled", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "Idx", "++", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VTIsi1", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>"], "ground_truth": ["]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";"], "File": "AArch64FastISel56", "Func": "emitLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8978, "Length": 274, "Cover_Rate": 0.45666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemV10", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["K_Memory", ";"], "File": "NyuziAsmParser", "Func": "isMemV10", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8979, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBaseNum", "(", ")"], "ground_truth": [")", ")", ";"], "File": "OR1KAsmParser1", "Func": "addMemOperands", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8980, "Length": 14, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "CCR", ")", ")", "return", "Flags", ";", "if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "CCR", ",", "CC", ")", ")", "return"], "ground_truth": ["R", ";"], "File": "M680x0ISelLowering", "Func": "combineSetCCCCR", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8981, "Length": 34, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MMI", ".", "callsUnwindInit", "(", ")", "||", "MMI", ".", "hasEHFunclets", "(", ")", "||"], "ground_truth": ["MMI", ".", "callsEHReturn", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ";"], "File": "X86FrameLowering102", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8982, "Length": 112, "Cover_Rate": 0.896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useHVXOps", "(", ")", ")", "return", "CCInfo", "."], "ground_truth": ["CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>_HVX", ")", ";"], "File": "HexagonISelLowering1", "Func": "CanLowerReturn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8983, "Length": 78, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "if", "("], "ground_truth": ["Succ", "!=", "MBB", ")", "findReturns", "(", "Succ", ",", "Cycles", ")", ";"], "File": "X86PadShortFunction12", "Func": "findReturns", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8984, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Address", ",", "ImmOperand", ",", "Predicate", ",", "Base", ",", "Modifier", ",", "Offset", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "("], "ground_truth": ["Result", ")", ",", "{", "MemOp", "}", ")", ";"], "File": "HexagonISelDAGToDAGHVX7", "Func": "SelectV65GatherPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8985, "Length": 94, "Cover_Rate": 0.3418181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "Pos", ",", "e", "=", "Pos", "+", "Size", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "Low", ",", "Hi"], "ground_truth": [")", ")", "return", "false", ";"], "File": "X86ISelLowering191", "Func": "isUndefOrInRange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8986, "Length": 38, "Cover_Rate": 0.5671641791044776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ".", "Named", ".", "VM", "=", "!", "!", "(", "TSFlags", "&", "<STR_LIT>", ")", ";", "Result", ".", "Named", ".", "EXP", "=", "!", "!", "(", "TSFlags", "&", "<STR_LIT>", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "EXP", "||", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", ")", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else"], "ground_truth": ["{"], "File": "SIInsertWaits3", "Func": "getHwCounts", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8987, "Length": 119, "Cover_Rate": 0.7125748502994012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "machine_mode", "rs6000_eh_return_filter_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode"], "ground_truth": [":", "word_mode", ";"], "File": "rs60003", "Func": "rs6000_eh_return_filter_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8988, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockToSetOfInstrsPerColor", "Out", ",", "In", ",", "ReachableUses", ";", "BlockToInstrPerColor", "Gen", ";", "BlockToRegSet", "Kill", ";", "initReachingDef", "(", "MF", ",", "ColorOpToReachedUses", ",", "Gen", ",", "Kill", ",", "ReachableUses", ",", "RegToId", ",", "DummyOp", ","], "ground_truth": ["ADRPMode", ")", ";"], "File": "AArch64CollectLOH10", "Func": "reachingDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8989, "Length": 32, "Cover_Rate": 0.3516483516483517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineSelectAndUseCommutative", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "AllOnes", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DAG", ","], "ground_truth": ["AllOnes", ")", ")", "return", "Result", ";"], "File": "RISCVISelLowering1", "Func": "combineSelectAndUseCommutative", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8990, "Length": 57, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "X", "(", "getThe<ISA_LIT>LETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "Y", "(", "getThe<ISA_LIT>BETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine22", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8991, "Length": 65, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getXLen", "("], "ground_truth": [")", "const", "{"], "File": "RISCVSubtarget", "Func": "getXLen", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8992, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Register", "&&", "<STR_LIT>", ")", ";", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["getReg", "(", ")", ")", ")", ";"], "File": "MCS51AsmParser", "Func": "addRegOperands", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8993, "Length": 32, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_storeu_epi32", "(", "void", "*", "__P", ",", "__mmask16", "__U"], "ground_truth": [",", "__m512i", "__A", ")", "{"], "File": "avx512fintrin4", "Func": "_mm512_mask_storeu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8994, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "alpha_split_lock_test_and_set_12", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "addr", ",", "rtx", "val", ",", "rtx", "align", ",", "rtx", "scratch", ")", "{", "rtx", "label", ",", "mem", ",", "width", ",", "mask", ",", "x", ";", "mem", "=", "gen_rtx_MEM", "(", "DImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "emit_load_locked", "(", "DImode", ",", "scratch", ",", "mem", ")", ";", "width", "=", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "WORDS_BIG_ENDIAN", ")", "{", "emit_insn", "(", "gen_extxl_be", "(", "dest", ",", "scratch", ",", "width", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_mskxl_be", "(", "scratch", ",", "scratch", ",", "mask", ",", "addr", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_extxl_le", "(", "dest", ",", "scratch", ",", "width", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_mskxl_le", "(", "scratch", ",", "scratch", ",", "mask", ",", "addr", ")", ")", ";", "}", "emit_insn", "(", "gen_iordi3", "(", "scratch", ",", "scratch", ",", "val"], "ground_truth": [")", ")", ";"], "File": "alpha3", "Func": "alpha_split_lock_test_and_set_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8995, "Length": 187, "Cover_Rate": 0.8617511520737328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "FrameReg", "=", "RI", "->", "getFrameRegister"], "ground_truth": ["(", "MF", ")", ";"], "File": "SIFrameLowering", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8996, "Length": 27, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<"], "ground_truth": ["<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", "||", "N", "->", "getMemoryVT", "(", ")", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isGlobalLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8997, "Length": 38, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "UNGT", ":", "case", "UNGE", ":", "break", ";", "case", "EQ", ":", "case", "NE", ":", "case", "UNORDERED", ":", "case", "ORDERED", ":", "if", "(", "TARGET_AVX", ")", "break", ";", "if", "(", "!", "dest", "||", "!", "rtx_equal_p", "(", "dest", ",", "*", "pop1", ")", ")", "break", ";", "case", "GE", ":", "case", "GT", ":", "case", "UNLE", ":", "case", "UNLT", ":", "std", "::", "swap", "(", "*", "pop0", ",", "*", "pop1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")"], "ground_truth": [";"], "File": "i386-expand", "Func": "ix86_prepare_sse_fp_compare_args", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8998, "Length": 80, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoAliases", ")", "Res", "=", "uncompressInst", "(", "UncompressedMI", ",", "*", "MI", ",", "MRI", ",", "STI", ")", ";", "if", "(", "Res", ")", "NewMI", "=", "const_cast", "<", "MCInst", "*", ">", "(", "&"], "ground_truth": ["UncompressedMI", ")", ";"], "File": "RISCVInstPrinter", "Func": "printInst", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8999, "Length": 35, "Cover_Rate": 0.3153153153153153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MBBI", "->", "isTerminator", "(", ")", ")", "MBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "--", "MBBI", ";", "}", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "auto", "LastFrameDestroy", "=", "MBBI", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "RealStackSize", "=", "StackSize", "+", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "RealStackSize", "-", "RVFI"], "ground_truth": ["->", "getVarArgsSaveSize", "(", ")", ";"], "File": "RISCVFrameLowering19", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9000, "Length": 178, "Cover_Rate": 0.4797843665768194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "FrameReg", "=", "RI", "->", "getFrameRegister"], "ground_truth": ["(", "MF", ")", ";"], "File": "SIFrameLowering11", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9001, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "rtx", "insn", "=", "group_insns", "[", "i", "]", ";", "if", "(", "!", "insn", ")", "continue", ";", "FOR_EACH_DEP", "(", "insn", ",", "SD_LIST_RES_FORW", ",", "sd_it", ","], "ground_truth": ["dep", ")", "{"], "File": "rs6000", "Func": "is_costly_group", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9002, "Length": 46, "Cover_Rate": 0.44660194174757284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmaxvq_p_s32", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmaxvq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9003, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsTarget", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "static_assert", "(", "(", "array_lengthof", "(", "Infos", ")", ")", "==", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "RISCVAsmBackend20", "Func": "getFixupKindInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9004, "Length": 492, "Cover_Rate": 0.8801431127012522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "Register", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", ">", "<NUM_LIT>", ";", "--", "I", ")", "MI", "->", "removeOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "Old", ".", "isTied", "(", ")", ")", "{", "int", "NewMFMAOpc", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "NewMFMAOpc", ")", ")", ";", "MI", "->", "untieRegOperand", "(", "<NUM_LIT>", ")", ";", "}", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isGlobal", "(", ")", ")", "{", "Old", ".", "ChangeToGA", "(", "Fold", ".", "OpToFold", "->", "getGlobal", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getOffset", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getTargetFlags", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true"], "ground_truth": [";"], "File": "SIFoldOperands25", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9005, "Length": 480, "Cover_Rate": 0.502092050209205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtt_roundph_epi32", "(", "__m256h", "__A", ","], "ground_truth": ["int", "__B", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_cvtt_roundph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9006, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSymbolizer", "*", "create<ISA_LIT>ExternalSymbolizer", "(", "StringRef", "TT", ",", "LLVMOpInfoCallback", "GetOpInfo", ",", "LLVMSymbolLookupCallback", "SymbolLookUp", ",", "void", "*", "DisInfo", ",", "MCContext", "*", "Ctx", ",", "MCRelocationInfo", "*", "RelInfo", ")", "{", "return", "new", "llvm", "::", "<ISA_LIT>ExternalSymbolizer", "(", "*", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">"], "ground_truth": ["(", "RelInfo", ")", ",", "GetOpInfo", ",", "SymbolLookUp", ",", "DisInfo", ")", ";"], "File": "ARM64Disassembler", "Func": "createARM64ExternalSymbolizer", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9007, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_getmant_ss", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "_MM_MANTISSA_NORM_ENUM"], "ground_truth": ["__C", ",", "_MM_MANTISSA_SIGN_ENUM", "__D", ")", "{"], "File": "avx512fintrin", "Func": "_mm_maskz_getmant_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9008, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_broadcast_f64x2", "(", "__m256d", "__O", ",", "__mmask8", "__M", ",", "__m128d", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_broadcastf64x2_256_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4df", ")", "__O"], "ground_truth": [",", "__M", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_broadcast_f64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9009, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "("], "ground_truth": ["Imm", ")", ";"], "File": "RISCVISelLowering", "Func": "isLegalICmpImmediate", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9010, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ","], "ground_truth": ["OpNo", ")", ";"], "File": "X86ATTAsmPrinter2", "Func": "printi128mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9011, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShiftElts", "=", "IsLE", "?", "LittleEndianShifts", "[", "M0", "&", "<NUM_LIT>", "]", ":", "BigEndianShifts", "[", "M0", "&", "<NUM_LIT>", "]", ";", "InsertAtByte", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Swap", "=", "M0", "<", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "(", "M1", ">", "<NUM_LIT>", "&&", "M0", "==", "<NUM_LIT>", "&&", "M2", "==", "<NUM_LIT>", "&&", "M3", "==", "<NUM_LIT>", ")", "||", "(", "M1", "<", "<NUM_LIT>", "&&", "M0", "==", "<NUM_LIT>", "&&", "M2", "==", "<NUM_LIT>", "&&", "M3", "==", "<NUM_LIT>", ")", ")", "{", "ShiftElts", "=", "IsLE", "?", "LittleEndianShifts", "[", "M1", "&", "<NUM_LIT>", "]", ":", "BigEndianShifts", "[", "M1", "&", "<NUM_LIT>", "]", ";", "InsertAtByte", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Swap", "=", "M1", "<", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "(", "M2", ">", "<NUM_LIT>", "&&", "M0", "==", "<NUM_LIT>", "&&", "M1", "==", "<NUM_LIT>", "&&", "M3", "==", "<NUM_LIT>", ")", "||", "(", "M2", "<", "<NUM_LIT>", "&&", "M0", "==", "<NUM_LIT>", "&&", "M1", "==", "<NUM_LIT>", "&&", "M3", "==", "<NUM_LIT>", ")", ")", "{", "ShiftElts", "=", "IsLE", "?", "LittleEndianShifts", "[", "M2", "&", "<NUM_LIT>", "]", ":", "BigEndianShifts", "[", "M2", "&", "<NUM_LIT>", "]", ";", "InsertAtByte", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Swap", "=", "M2", "<", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "(", "M3", ">", "<NUM_LIT>", "&&", "M0", "==", "<NUM_LIT>", "&&", "M1", "==", "<NUM_LIT>", "&&", "M2", "==", "<NUM_LIT>", ")", "||", "(", "M3", "<", "<NUM_LIT>", "&&", "M0", "==", "<NUM_LIT>", "&&", "M1", "==", "<NUM_LIT>", "&&", "M2", "==", "<NUM_LIT>", ")", ")", "{", "ShiftElts", "=", "IsLE", "?", "LittleEndianShifts", "[", "M3", "&", "<NUM_LIT>", "]", ":", "BigEndianShifts", "[", "M3", "&", "<NUM_LIT>", "]", ";", "InsertAtByte", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Swap", "=", "M3", "<", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "{", "ShiftElts", "=", "<NUM_LIT>", ";", "Swap", "=", "true", ";", "unsigned", "XXINSERTWSrcElem", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "M0", "==", "XXINSERTWSrcElem", "&&", "M1", "==", "<NUM_LIT>", "&&", "M2", "==", "<NUM_LIT>", "&&", "M3", "==", "<NUM_LIT>", ")", "{", "InsertAtByte", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "M0", "==", "<NUM_LIT>", "&&", "M1", "==", "XXINSERTWSrcElem", "&&", "M2", "==", "<NUM_LIT>", "&&", "M3", "==", "<NUM_LIT>", ")", "{", "InsertAtByte", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "M0", "==", "<NUM_LIT>", "&&", "M1", "==", "<NUM_LIT>", "&&", "M2", "==", "XXINSERTWSrcElem", "&&", "M3", "==", "<NUM_LIT>", ")", "{", "InsertAtByte", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "M0", "==", "<NUM_LIT>", "&&", "M1", "==", "<NUM_LIT>", "&&", "M2", "==", "<NUM_LIT>", "&&"], "ground_truth": ["M3", "==", "XXINSERTWSrcElem", ")", "{"], "File": "PPCISelLowering (2)7", "Func": "isXXINSERTWMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9012, "Length": 404, "Cover_Rate": 0.698961937716263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu1Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false"], "ground_truth": [")", ";"], "File": "HexagonAsmParser (2)", "Func": "isu1Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9013, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint64x1x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_dupdi", "(", "("], "ground_truth": ["const", "__builtin_neon_di", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld2_dup_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9014, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "status", "=", "DecodeI64RegisterClass", "(", "MI", ",", "sy", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "sy", ")", ")", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "simm32", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "VEDisassembler1", "Func": "DecodeASX", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9015, "Length": 63, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bytes", "=", "INTVAL", "(", "bytes_rtx", ")", ";", "if", "(", "bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_ALTIVEC", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "clear_step", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_POWERPC64", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "clear_step", "=", "<NUM_LIT>", ";", "else", "clear_step", "=", "<NUM_LIT>", ";", "if", "(", "optimize_size", "&&", "bytes", ">", "<NUM_LIT>", "*", "clear_step", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "optimize_size", "&&", "bytes", ">", "<NUM_LIT>", "*", "clear_step", ")", "return", "<NUM_LIT>", ";", "for", "(", "offset", "=", "<NUM_LIT>", ";", "bytes", ">", "<NUM_LIT>", ";", "offset", "+=", "clear_bytes", ",", "bytes", "-=", "clear_bytes", ")", "{", "machine_mode", "mode", "=", "BLKmode", ";", "rtx", "dest", ";", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_ALTIVEC", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "V4SImode", ";", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_POWERPC64", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "DImode", ";", "if", "(", "offset", "==", "<NUM_LIT>", "&&", "align", "<", "<NUM_LIT>", ")", "{", "rtx", "addr", ";", "addr", "=", "XEXP", "(", "orig_dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "addr", "=", "copy_addr_to_reg", "(", "addr", ")", ";", "orig_dest", "=", "replace_equiv_address", "(", "orig_dest", ",", "addr", ")", ";", "}", "}", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "SImode"], "ground_truth": [";"], "File": "rs6000-string2", "Func": "expand_block_clear", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9016, "Length": 276, "Cover_Rate": 0.6463700234192038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "bfin_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "bytes", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "int", "bytes_left", "=", "get_cumulative_args", "(", "cum", ")", "->", "nregs", "*", "UNITS_PER_WORD", ";", "if", "(", "bytes", "==", "-", "<NUM_LIT>", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "bfin", "Func": "bfin_arg_partial_bytes", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9017, "Length": 44, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHEpilogStart", "("], "ground_truth": ["SMLoc", "L", ")", "{"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHEpilogStart", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9018, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "tryAdvSIMDModImm8", "(", "unsigned", "NewOp", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "APInt", "&", "Bits", ")", "{", "if", "(", "Bits", ".", "getHiBits", "(", "<NUM_LIT>", ")", "==", "Bits", ".", "getLoBits", "(", "<NUM_LIT>", ")", ")", "{", "uint64_t", "Value", "=", "Bits", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "MVT", "MovTy", "=", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", "(", "Value", ")", ")", "{", "Value", "=", "<STR_LIT>", "(", "Value", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Mov", "=", "DAG", ".", "getNode", "(", "NewOp", ",", "dl", ",", "MovTy", ",", "DAG", ".", "getConstant", "(", "Value", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Mov", ")", ";", "}", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "tryAdvSIMDModImm8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9019, "Length": 144, "Cover_Rate": 0.9171974522292994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "track", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "BitTracker", "Func": "track", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9020, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "U", ":", "V", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "for", "(", "auto", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "UU", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "I", "||", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "F"], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "allUsersAreInFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9021, "Length": 104, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "GetPackNode", "=", "[", "]", "(", "SDValue", "V", ")", "{", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "return", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "V", ":", "SDValue", "(", ")", ";", "}", ";", "if", "(", "SDValue", "V1Pack", "=", "GetPackNode", "(", "V1", ")", ")", "if", "(", "SDValue", "V2Pack", "=", "GetPackNode", "(", "V2", ")", ")", "{", "EVT", "PackVT", "=", "V1Pack", ".", "getValueType", "(", ")", ";", "if", "(", "PackVT", "==", "V2Pack", ".", "getValueType", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PackVT", ",", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "V1Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "V1Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "V2Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "V2Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ","], "ground_truth": ["V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "File": "X86ISelLowering115", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9022, "Length": 495, "Cover_Rate": 0.6952247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "CallTargetMCOp", ";", "unsigned", "CallOpcode", ";", "switch", "(", "CallTarget", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "CallTargetMCOp", "=", "MCIL", ".", "LowerSymbolOperand", "(", "CallTarget", ",", "MCIL", ".", "GetSymbolFromOperand", "(", "CallTarget", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "CallTargetMCOp", "=", "MCOperand", "::", "createImm", "(", "CallTarget", ".", "getImm", "(", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "Subtarget", "->", "useRetpolineIndirectCalls", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "MCInst", "CallInst", ";", "CallInst", ".", "setOpcode", "(", "CallOpcode", ")", ";", "CallInst", ".", "addOperand", "(", "CallTargetMCOp", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "CallInst", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "auto", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";", "MCSymbol", "*", "MILabel", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "MILabel", ")"], "ground_truth": [";"], "File": "X86MCInstLower123", "Func": "LowerSTATEPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9023, "Length": 175, "Cover_Rate": 0.6505576208178439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "RetCC_<ISA_LIT>", ",", "RetCC_<ISA_LIT>", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "unsigned", "StackArgsSize", "=", "<NUM_LIT>", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "if", "(", "IsCalleeWin64", ")", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "StackArgsSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ",", "VA", ")", ")", "return", "false", ";", "}", "}", "}", "bool", "PositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "||", "PositionIndependent", ")", ")", "{", "unsigned", "NumInRegs", "=", "<NUM_LIT>", ";", "unsigned", "MaxInRegs", "=", "PositionIndependent"], "ground_truth": ["?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "IsEligibleForTailCallOptimization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9024, "Length": 413, "Cover_Rate": 0.3892554194156456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "visium_function_arg_advance", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "size", "=", "(", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "int", "stack_size", "=", "<NUM_LIT>", ";", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "if", "(", "TARGET_FPU", "&&", "(", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", ")", "||", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "&&", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", "*", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ca", "->", "frcount", "+", "size", "<=", "MAX_ARGS_IN_FP_REGISTERS", ")", "ca", "->", "frcount", "+=", "size", ";", "else", "{", "stack_size", "=", "size", ";", "ca", "->", "frcount", "=", "MAX_ARGS_IN_FP_REGISTERS", ";", "}", "}", "else", "{", "if", "(", "ca", "->", "grcount", "+", "size", "<=", "MAX_ARGS_IN_GP_REGISTERS", ")", "ca"], "ground_truth": ["->", "grcount", "+=", "size", ";"], "File": "visium", "Func": "visium_function_arg_advance", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9025, "Length": 142, "Cover_Rate": 0.8402366863905325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pa_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "TARGET_64BIT", ")", "return"], "ground_truth": ["size", "<=", "<NUM_LIT>", ";"], "File": "pa4", "Func": "pa_pass_by_reference", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9026, "Length": 50, "Cover_Rate": 0.819672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "VEISelLowering1", "Func": "LowerOperation", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9027, "Length": 115, "Cover_Rate": 0.7098765432098766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInlineAsmMemConstraint", "(", "const", "std", "::", "string", "&", "ConstraintCode", ")", "const", "override", "{", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return"], "ground_truth": ["InlineAsm", "::", "Constraint_Q", ";"], "File": "AArch64ISelLowering22", "Func": "getInlineAsmMemConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9028, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrmlsldavhxq_s32", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vrmlsldavhxq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9029, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_dup_bf16", "(", "const", "bfloat16_t", "*", "__ptr", ")", "{", "union", "{", "bfloat16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv8bf", "(", "("], "ground_truth": ["const", "__builtin_neon_bf", "*", ")", "__ptr", ")", ";"], "File": "arm", "Func": "neon_vld3q_dup_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9030, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", ";", ")", "{", "int", "t", "=", "get_jump_cycle", "(", "n", ")", ";", "if", "(", "t", "<=", "clock_var", ")", "break", ";", "retval", "=", "n", ";", "n"], "ground_truth": ["++", ";"], "File": "c6x", "Func": "first_jump_index", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9031, "Length": 29, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "Op", ".", "isGlobal", "(", ")", "||", "Op", ".", "isSymbol", "(", ")"], "ground_truth": [")", "return", "true", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isTailCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9032, "Length": 29, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "j", "=", "<NUM_LIT>", ";", "uint64_t", "MergedSize", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "if", "(", "MergedSize", ">", "MaxOffset", ")", "{", "break", ";", "}", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "<STR_LIT>", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "Constant", "*", "Idx", "[", "<NUM_LIT>", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "k", "-", "i", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getInBoundsGetElementPtr", "(", "MergedGV", ",", "Idx", ")", ";", "Globals", "[", "k", "]", "->", "replaceAllUsesWith", "(", "GEP"], "ground_truth": [")", ";"], "File": "ARMGlobalMerge3", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9033, "Length": 219, "Cover_Rate": 0.6479289940828402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseRegisterInfo", "::", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9034, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isImm", "(", ")", ")", ";", "return", "Imm", "."], "ground_truth": ["Val", ";"], "File": "AMDGPUAsmParser1", "Func": "getImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9035, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dwarf_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "num_dwarf_regs", "++", ";", "}", "gcc_assert", "(", "num_regs", "&&", "num_regs", "<=", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "(", "dwarf_regs_mask", "&", "~", "mask", ")", "==", "<NUM_LIT>", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_regs", ")", ")", ";", "dwarf", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_dwarf_regs", "+", "<NUM_LIT>", ")", ")", ";", "dwarf_par_index", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "{", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "BLKmode", ",", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "num_regs", ")", ")", ")", ",", "gen_rtx_UNSPEC", "(", "BLKmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "UNSPEC_PUSH_MULT", ")", ")", ";", "if", "(", "dwarf_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "tmp", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "SImode", ",", "stack_pointer_rtx", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "dwarf_par_index", "++", ")", "=", "tmp", ";", "}", "break", ";", "}", "}", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "++", ";", "j", "<", "num_regs", ";", "i", "++", ")", "{", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "reg", ")", ";", "if", "(", "dwarf_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "tmp", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "j", ")", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "dwarf_par_index", "++", ")", "=", "tmp", ";", "}", "j", "++"], "ground_truth": [";"], "File": "arm", "Func": "emit_multi_reg_push", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9036, "Length": 308, "Cover_Rate": 0.6921348314606741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC1", "[", "B1", "+", "i", "]", ".", "Type", "==", "BitTracker", "::", "BitValue", "::", "Ref", "&&", "RC1", "[", "B1", "+", "i", "]", ".", "RefI", ".", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "RC2", "[", "B2", "+", "i", "]", ".", "Type", "==", "BitTracker", "::", "BitValue", "::", "Ref", "&&", "RC2", "[", "B2", "+", "i", "]", ".", "RefI", ".", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "RC1", "[", "B1", "+", "i", "]", "!=", "RC2", "[", "B2", "+", "i", "]", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "HexagonBitSimplify (2)", "Func": "isEqual", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9037, "Length": 89, "Cover_Rate": 0.664179104477612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "LSDASection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "EHFrameSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfAbbrevSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfInfoSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfLineSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfFrameSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfPubTypesSection", ")", ";", "delete", "static_cast", "<", "const", "<ISA_LIT>Section", "*", ">", "(", "DwarfDebugInlineSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfStrSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfLocSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfARangesSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfRangesSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "("], "ground_truth": ["DwarfMacinfoSection", ")", ";"], "File": "NVPTXISelLowering (2)1", "Func": "~NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9038, "Length": 131, "Cover_Rate": 0.6582914572864321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SYMBOL_TLS_IE", ":", "case", "SYMBOL_TLS_LE", ":", "return", "<NUM_LIT>", ";", "case", "SYMBOL_TLSGD", ":", "case", "SYMBOL_TLSLDM", ":", "return", "<NUM_LIT>", ";", "case", "SYMBOL_PCREL64", ":", "return", "<NUM_LIT>", ";", "case"], "ground_truth": ["SYMBOL_TLS", ":"], "File": "loongarch1", "Func": "loongarch_symbol_insns", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9039, "Length": 27, "Cover_Rate": 0.36486486486486486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ",", "CC", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ","], "ground_truth": ["dl", ",", "NewVT", ",", "LHS2", ",", "RHS2", ",", "CC", ")", ")", ";"], "File": "X86ISelLowering82", "Func": "Lower256IntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9040, "Length": 79, "Cover_Rate": 0.3347457627118644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")"], "ground_truth": [".", "getInstrInfo", "(", ")", ";"], "File": "WebAssemblyFrameLowering3", "Func": "eliminateCallFramePseudoInstr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9041, "Length": 62, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst3v8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu"], "ground_truth": [".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst3q_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9042, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrnbq_n_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b"], "ground_truth": [",", "const", "int", "__imm", ")", "{"], "File": "arm", "Func": "mve___arm_vrshrnbq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9043, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmphiq_m_n_u32", "(", "uint32x4_t", "__a", ",", "uint32_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcmphiq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9044, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAM2PreOrOffsetIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMInstPrinter18", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9045, "Length": 121, "Cover_Rate": 0.587378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "Width", ";", "return", "getMemOpBaseRegImmOfsWidth", "(", "LdSt", ",", "BaseReg", ",", "Offset", ",", "Width"], "ground_truth": [",", "TRI", ")", ";"], "File": "AArch64InstrInfo18", "Func": "getMemOpBaseRegImmOfs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9046, "Length": 52, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "getCurrentWinFrameInfo", "(", ")"], "ground_truth": [")", "EHStreamer", ".", "EmitUnwindInfo", "(", "*", "this", ",", "CurFrame", ")", ";"], "File": "X86WinCOFFStreamer1", "Func": "EmitWinEHHandlerData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9047, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF"], "ground_truth": [")", "{"], "File": "SIFrameLowering57", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9048, "Length": 254, "Cover_Rate": 0.5194274028629857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Strex", "=", "<STR_LIT>", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std"], "ground_truth": ["::", "swap", "(", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9049, "Length": 105, "Cover_Rate": 0.3804347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvttpd2uqq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_mask_cvttpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9050, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PackedOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OutVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "InVT", "=", "PackedOp", ".", "getValueType", "(", ")", ";", "unsigned", "ToBits", "=", "OutVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "("], "ground_truth": [")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerExtendVectorInreg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9051, "Length": 41, "Cover_Rate": 0.3203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVarArgsGPRSize", "("], "ground_truth": [")", "const", "{"], "File": "AArch64MachineFunctionInfo", "Func": "getVarArgsGPRSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9052, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "CalleeCC", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "OutLocs", ";", "CCState", "OutInfo", "(", "CalleeCC", ",", "false", ",", "MF", ",", "OutLocs", ",", "CallerF", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "analyzeArgInfo", "(", "OutInfo", ",", "OutArgs", ",", "*", "AssignFnFixed", ",", "*", "AssignFnVarArg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "OutInfo", ".", "getNextStackOffset", "(", ")", ">", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "TRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreservedMask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Info", ".", "IsVarArg", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "OutLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "auto", "&", "ArgLoc", "=", "OutLocs"], "ground_truth": ["[", "i", "]", ";"], "File": "AArch64CallLowering26", "Func": "areCalleeOutgoingArgsTailCallable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9053, "Length": 210, "Cover_Rate": 0.6752411575562701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "<NUM_LIT>", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";", "unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "LdrOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "FltOpc", "=", "<STR_LIT>", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "<NUM_LIT>", ",", "isVarArg", ",", "true", ",", "&", "is<ISA_LIT>Area3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "is<ISA_LIT>Area2Register", ",", "<NUM_LIT>", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false"], "ground_truth": [",", "&", "is<ISA_LIT>Area1Register", ",", "<NUM_LIT>", ")", ";"], "File": "ARMFrameLowering101", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9054, "Length": 169, "Cover_Rate": 0.7934272300469484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9055, "Length": 36, "Cover_Rate": 0.3956043956043956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dc", "=", "vec_sel", "(", "vec_sub", "(", "bc", ",", "ac", ")", ",", "vec_sub", "(", "ac", ",", "bc", ")", ",", "vec_cmpgt", "(", "ac", ",", "bc", ")", ")", ";", "return", "(", "(", "qword", ")", "(", "dc"], "ground_truth": [")", ")", ";"], "File": "si2vmx", "Func": "si_absdb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9056, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonMCInst", "Func": "hasNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9057, "Length": 11, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", "->", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "<STR_LIT>", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "<STR_LIT>", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "<STR_LIT>", ",", "SrcSubRC", ")", ";", "MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "<STR_LIT>", ",", "SrcSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "MidReg", ")", ".", "addOperand", "(", "SrcRegSub0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "ResultReg", ")", ".", "addOperand", "(", "SrcRegSub1", ")", ".", "addReg", "(", "MidReg", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist"], "ground_truth": [")", ";"], "File": "SIInstrInfo (3)", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9058, "Length": 227, "Cover_Rate": 0.8345588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "int64_t", "OffsetVal", "=", "<NUM_LIT>", ";", "if", "(", "ST", ".", "hasFlatInstOffsets", "(", ")", "&&", "(", "!", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "||", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "&&", "DAG", ".", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "if", "(", "(", "IsSigned", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", "||", "(", "!", "IsSigned", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "else", "{", "if", "(", "(", "IsSigned", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", "||", "(", "!", "IsSigned", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "DAG", ".", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc"], "ground_truth": ["(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering101", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9059, "Length": 222, "Cover_Rate": 0.844106463878327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr"], "ground_truth": ["(", ")", ")", ";"], "File": "MCS51MCExpr", "Func": "visitUsedExpr", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9060, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "I", ":", "LI", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "I", ")", ",", "LE", "=", "df_end", "(", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "if", "(", "L", "->", "empty", "("], "ground_truth": [")", ")", "runOnLoop", "(", "*", "*", "L", ",", "Fn", ")", ";"], "File": "AArch64FalkorHWPFFix12", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9061, "Length": 53, "Cover_Rate": 0.35570469798657717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "getStackValueStoreSize", "(", "const", "DataLayout", "&", ",", "const", "CCValAssign", "&", "VA"], "ground_truth": [")", "const", "override", "{"], "File": "AArch64CallLowering30", "Func": "getStackValueStoreSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9062, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorAND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64ISelLowering23", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9063, "Length": 205, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vld1_dupv8hi", "(", "(", "const"], "ground_truth": ["__builtin_neon_hi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_dup_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9064, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "if", "(", "epilogue_completed", "&&", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "||", "(", "!", "crtl", "->", "is_leaf", "&&", "call_used_or_fixed_reg_p", "("], "ground_truth": ["regno", ")", ")", ")", "return", "true", ";"], "File": "riscv", "Func": "riscv_epilogue_uses", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9065, "Length": 42, "Cover_Rate": 0.7636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "idx", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Source", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "Source", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "SVT", ".", "isVector", "(", ")", "||", "SVT", ".", "getVectorNumElements", "(", ")", "!=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "idx", ")", "{", "SDValue", "HalfIdx", "=", "DAG", ".", "getConstant", "(", "NumElements", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "VT", ",", "Source", ",", "HalfIdx", ")", ";"], "File": "AArch64ISelLowering", "Func": "performBitcastCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9066, "Length": 161, "Cover_Rate": 0.40759493670886077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "PacketMI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{", "if", "(", "PacketMI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", ")", "predRegNumSrc", "=", "PacketMI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ";", "predRegClass", "=", "QRI", "->", "getMinimalPhysRegClass", "(", "predRegNumSrc", ")", ";", "if", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "{", "break", ";", "}", "}", "assert", "(", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", ")", "predRegNumDst", "=", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", ";", "predRegClass", "=", "QRI", "->", "getMinimalPhysRegClass", "(", "predRegNumDst", ")", ";", "if", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "{", "break", ";", "}", "}", "assert", "(", "(", "predRegClass", "==", "&", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "(", "predRegNumDst", "!=", "predRegNumSrc", ")", "||", "QII", "->", "isDotNewInst", "(", "PacketMI", ")", "!=", "QII", "->", "isDotNewInst", "(", "MI", ")", "||", "getPredicateSense", "(", "MI", ",", "QII", ")", "!=", "getPredicateSense", "(", "PacketMI", ",", "QII", ")", ")", "{", "return", "false", ";", "}", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VI", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "::", "iterator", "VE", ";", "unsigned", "StartCheck", "=", "<NUM_LIT>", ";", "for", "(", "VI", "=", "CurrentPacketMIs", ".", "begin", "(", ")", ",", "VE", "=", "CurrentPacketMIs", ".", "end", "(", ")", ";", "(", "VI", "!=", "VE", ")", ";", "++", "VI", ")", "{", "SUnit", "*", "TempSU", "=", "MIToSUnit", ".", "find", "(", "*", "VI", ")", "->", "second", ";", "MachineInstr", "*", "TempMI", "=", "TempSU", "->", "getInstr", "(", ")", ";", "if", "(", "TempMI", "!=", "PacketMI", "&&", "!", "StartCheck", ")", "continue", ";", "StartCheck", "=", "<NUM_LIT>", ";", "if", "(", "TempMI", "==", "PacketMI", ")", "continue", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum"], "ground_truth": ["++", ")", "{"], "File": "HexagonVLIWPacketizer18", "Func": "CanPromoteToNewValueStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9067, "Length": 323, "Cover_Rate": 0.36292134831460676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";", "return", "<STR_LIT>", ".", "getRegister", "(", "Reg"], "ground_truth": [")", ";"], "File": "SIRegisterInfo111", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9068, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "RR", "=", "{", "I", "->", "first", ",", "<NUM_LIT>", "}", ";", "uint16_t", "PhiFlags", "=", "NodeAttrs", "::", "PhiRef", "|", "NodeAttrs", "::", "Preserving", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "newDef", "(", "PA", ",", "RR", ",", "PhiFlags", ")", ";", "PA", ".", "Addr", "->", "addMember", "(", "DA", ",", "*", "this", ")", ";", "}", "BlockRefsMap", "PhiM", ";", "auto", "Blocks", "=", "Func", ".", "Addr", "->", "members", "(", "*", "this", ")", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "Blocks"], "ground_truth": [")", "recordDefsForDF", "(", "PhiM", ",", "RefM", ",", "BA", ")", ";"], "File": "RDFGraph1", "Func": "build", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9069, "Length": 87, "Cover_Rate": 0.3020833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "User", "&&", "<STR_LIT>", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "FSub", "&&", "User", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "FAdd", ")", "return", "true", ";", "const", "TargetOptions", "&", "Options", "=", "getTargetMachine", "(", ")", ".", "Options", ";", "const", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", "->", "getParent", "(", ")", "->"], "ground_truth": ["getDataLayout", "(", ")", ";"], "File": "PPCISelLowering101", "Func": "isProfitableToHoist", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9070, "Length": 69, "Cover_Rate": 0.3988439306358382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mmix_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "return", "count", "==", "<NUM_LIT>", "?", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", "?", "validize_mem", "(", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "frame_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", ")"], "ground_truth": [":", "get_hard_reg_initial_val", "(", "Pmode", ",", "MMIX_INCOMING_RETURN_ADDRESS_REGNUM", ")", ")", ":", "NULL_RTX", ";"], "File": "mmix3", "Func": "mmix_return_addr_rtx", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9071, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "get_amd_kernel_code_t_FieldName", "(", "int", "index", ")", "{", "return", "get_amd_kernel_code_t_FldNames", "(", ")", "["], "ground_truth": ["index", "+", "<NUM_LIT>", "]", ";"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FieldName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9072, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "Reserved", ".", "set", "("], "ground_truth": ["*", "R", ")", ";"], "File": "R600RegisterInfo1", "Func": "reserveRegisterTuples", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9073, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "StringRef", "Name", "=", "TheTarget", ".", "getName", "(", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "assert", "(", "Name", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "PPCAsmBackend1", "Func": "getPointerSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9074, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "Val", ":", "DeletionSet", ")", "{", "SmallVector", "<", "User", "*", ",", "<NUM_LIT>", ">", "Users", ";", "PopulateEraseUsers", "(", "Val", ",", "Users", ")", ";", "Users", ".", "push_back"], "ground_truth": ["(", "Val", ")", ";"], "File": "JVMMemIntrinsicsHandler", "Func": "ProcessLazyDeletionSet", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9075, "Length": 32, "Cover_Rate": 0.3595505617977528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "Node", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "<NUM_LIT>", ",", "!", "Subtarget", ".", "isLittle", "(", ")", ")", ")", "return", "false", ";", "Imm", "=", "SplatValue", ";", "return", "true"], "ground_truth": [";"], "File": "MipsSEISelDAGToDAG38", "Func": "selectVSplat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9076, "Length": 41, "Cover_Rate": 0.43617021276595747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ok_for_simple_arith_logic_operands", "(", "rtx", "*", ",", "enum", "machine_mode", ")", "{", "return", "!", "visium_flags_exposed"], "ground_truth": [";"], "File": "visium2", "Func": "ok_for_simple_arith_logic_operands", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9077, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "create<ISA_LIT>MCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "_OS", ",", "MCCodeEmitter", "*", "_Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "return", "createELFStreamer", "(", "Ctx", ",", "<NUM_LIT>", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "RelaxAll"], "ground_truth": [",", "NoExecStack", ")", ";"], "File": "BPFMCTargetDesc20", "Func": "createBPFMCStreamer", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9078, "Length": 70, "Cover_Rate": 0.9859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_DImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "src", ",", "mode", ")", ")", "src", "=", "copy_to_mode_reg", "(", "mode", ",", "src", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "frv", "Func": "frv_emit_move", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9079, "Length": 50, "Cover_Rate": 0.36496350364963503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_laneq_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__lane1", ",", "int16x8_t", "__b"], "ground_truth": [",", "const", "int", "__lane2", ")", "{"], "File": "arm", "Func": "neon4_vcopyq_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9080, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "PI", "=", "doMergeWithPrevious", "?", "std", "::", "prev", "(", "MBBI", ")", ":", "MBBI", ";", "MachineBasicBlock", "::", "iterator", "NI", "=", "doMergeWithPrevious", "?", "nullptr", ":", "std", "::", "next", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Offset", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "="], "ground_truth": ["NI", ";"], "File": "X86FrameLowering90", "Func": "mergeSPUpdates", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9081, "Length": 117, "Cover_Rate": 0.4517374517374517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isFlatStore", "("], "ground_truth": ["const", "StoreSDNode", "*", "N", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isFlatStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9082, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isShiftOrExtend", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "Ext", "=", "ShiftExtend", ".", "ShiftType", ";", "if", "(", "RmSize", "==", "<NUM_LIT>", "&&", "!", "(", "Ext", "==", "<STR_LIT>", "||", "Ext", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "RmSize", "==", "<NUM_LIT>", "&&", "!", "(", "Ext", "==", "<STR_LIT>", "||", "Ext", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "ShiftExtend", ".", "Amount", "==", "Log2_32", "(", "MemSize", ")", "||", "ShiftExtend", "."], "ground_truth": ["Amount", "==", "<NUM_LIT>", ";"], "File": "AArch64AsmParser13", "Func": "isAddrRegExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9083, "Length": 73, "Cover_Rate": 0.8111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ext", "=", "!", "V", ".", "isUndef", "(", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "V", ",", "dl", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "B", "=", "<NUM_LIT>", ";", "B", "!=", "BitBytes", ";", "++", "B", ")", "Bytes", ".", "push_back", "(", "Ext", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "B", "=", "<NUM_LIT>", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "{", "if", "(", "!", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", ")", "break", ";", "}", "SDValue", "F", "=", "Values", "[", "I", "+", "B", "]", ";", "AllT", "&=", "IsTrue", "(", "F", ")", ";", "AllF", "&=", "IsFalse", "(", "F", ")", ";", "SDValue", "Ext", "=", "(", "B", "<", "<NUM_LIT>", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "F", ",", "dl", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "Bytes", ".", "push_back", "(", "Ext", ")", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "assert", "(", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", "||", "Values", "[", "I", "+", "B", "]", "==", "F", ")", ";", "}", "}", "if", "(", "AllT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ")", ";", "if", "(", "AllF", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ")", ";", "MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ","], "ground_truth": ["HwLen", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "buildHvxVectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9084, "Length": 237, "Cover_Rate": 0.488659793814433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_i64scatter_epi32", "(", "void", "*", "__addr", ",", "__m512i"], "ground_truth": ["__index", ",", "__m256i", "__v1", ",", "int", "__scale", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_i64scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9085, "Length": 29, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x16_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ","], "ground_truth": ["<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabaq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9086, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "E", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Target", ":", "case", "MCExpr", "::", "Constant", ":", "return", "nullptr", ";", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "*", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "E", ")", ";", "switch", "(", "SRE", "->", "getKind", "(", ")", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HA", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HA", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHER", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHERA", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHERA", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHEST", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHESTA", ":", "Variant", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHESTA", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "return", "MCSymbolRefExpr", "::", "create", "(", "&", "SRE", "->", "getSymbol", "(", ")", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":", "{", "const", "MCUnaryExpr", "*", "UE", "=", "cast", "<", "MCUnaryExpr", ">", "(", "E", ")", ";", "const", "MCExpr", "*", "Sub", "=", "ExtractModifierFromExpr", "(", "UE", "->", "getSubExpr", "(", ")", ",", "Variant", ")", ";", "if", "(", "!", "Sub", ")", "return", "nullptr", ";", "return", "MCUnaryExpr", "::", "create", "(", "UE", "->", "getOpcode", "(", ")", ",", "Sub", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "E", ")", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "LHSVariant", ",", "RHSVariant", ";", "const", "MCExpr", "*", "LHS", "=", "ExtractModifierFromExpr", "(", "BE", "->", "getLHS", "(", ")", ",", "LHSVariant", ")", ";", "const", "MCExpr", "*", "RHS", "=", "ExtractModifierFromExpr", "(", "BE", "->", "getRHS", "(", ")", ",", "RHSVariant", ")", ";", "if", "(", "!", "LHS", "&&", "!", "RHS", ")", "return", "nullptr", ";", "if", "(", "!", "LHS", ")", "LHS", "=", "BE", "->", "getLHS", "(", ")", ";", "if", "(", "!", "RHS", ")", "RHS", "=", "BE", "->"], "ground_truth": ["getRHS", "(", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "ExtractModifierFromExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9087, "Length": 318, "Cover_Rate": 0.7553444180522565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqb128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cvtsepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9088, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "neg", "(", "uint64_t", "&"], "ground_truth": ["Value", ")", "{"], "File": "AVRAsmBackend1", "Func": "neg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9089, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRB", ".", "SetInsertPoint", "(", "CI", ")", ";", "Value", "*", "Env", "=", "IRB", ".", "CreatePtrToInt", "(", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "getAddrIntType", "(", "M", ")", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCall", "(", "EmLongjmpF", ",", "{", "Env", ",", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "ToErase", ".", "push_back", "(", "CI", ")", ";", "}", "}", "for", "(", "auto", "*", "I", ":", "ToErase", ")", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj18", "Func": "replaceLongjmpWithEmscriptenLongjmp", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9090, "Length": 71, "Cover_Rate": 0.3463414634146341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "}", "if", "(", "AllowFloatDomain", "&&", "EltSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", ")", "{", "if", "(", "matchShuffleWithSHUFPD", "(", "MaskVT", ",", "V1", ",", "V2", ",", "PermuteImm", ",", "Mask", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MaskVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "AllowFloatDomain", "&&", "EltSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "isRepeatedTargetShuffleMask", "(", "<NUM_LIT>", ",", "MaskVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "auto", "MatchHalf", "=", "[", "&", "]", "(", "unsigned", "Offset", ",", "int", "&", "S0", ",", "int", "&", "S1", ")", "{", "int", "M0", "=", "RepeatedMask", "[", "Offset", "]", ";", "int", "M1", "=", "RepeatedMask", "[", "Offset", "+", "<NUM_LIT>", "]", ";", "if", "(", "isUndefInRange", "(", "RepeatedMask", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "MaskVT", ")", ";", "}", "else", "if", "(", "isUndefOrZeroInRange", "(", "RepeatedMask", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "{", "S0", "=", "(", "SM_SentinelUndef", "==", "M0", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "S1", "=", "(", "SM_SentinelUndef", "==", "M1", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "getZeroVector", "(", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "}", "else", "if", "(", "isUndefOrInRange", "(", "M0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isUndefOrInRange", "(", "M1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "S0", "=", "(", "SM_SentinelUndef", "==", "M0", "?", "-", "<NUM_LIT>", ":", "M0", "&", "<NUM_LIT>", ")", ";", "S1", "=", "(", "SM_SentinelUndef", "==", "M1", "?", "-", "<NUM_LIT>", ":", "M1", "&", "<NUM_LIT>", ")", ";", "return", "V1", ";", "}", "else", "if", "(", "isUndefOrInRange", "(", "M0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isUndefOrInRange", "(", "M1", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "S0", "=", "(", "SM_SentinelUndef", "==", "M0", "?", "-", "<NUM_LIT>", ":", "M0", "&", "<NUM_LIT>", ")", ";", "S1", "=", "(", "SM_SentinelUndef", "==", "M1", "?", "-", "<NUM_LIT>", ":", "M1", "&", "<NUM_LIT>", ")", ";", "return", "V2", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "int", "ShufMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Lo", "=", "MatchHalf", "(", "<NUM_LIT>", ",", "ShufMask", "[", "<NUM_LIT>", "]", ",", "ShufMask", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "Hi", "=", "MatchHalf", "(", "<NUM_LIT>", ",", "ShufMask", "[", "<NUM_LIT>", "]", ",", "ShufMask", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Lo", "&&", "Hi", ")", "{", "V1", "=", "Lo", ";", "V2", "=", "Hi", ";", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MaskVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "ShufMask", ")", ";", "return", "true", ";", "}", "}", "}", "return", "false"], "ground_truth": [";"], "File": "X86ISelLowering108", "Func": "matchBinaryPermuteShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9091, "Length": 508, "Cover_Rate": 0.49034749034749037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTI", "::", "getMaximumUnrollFactor", "(", ")", "const", "{", "if", "(", "ST", "->", "isCortexA57", "(", ")", "||", "ST", "->", "isCyclone", "("], "ground_truth": [")", ")", "return", "<NUM_LIT>", ";"], "File": "AArch64TargetTransformInfo76", "Func": "getMaximumUnrollFactor", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9092, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ExpandPseudoPass", "(", ")", "{", "return", "new", "<ISA_LIT>ExpandPseudo"], "ground_truth": ["(", ")", ";"], "File": "MipsExpandPseudo10", "Func": "createMipsExpandPseudoPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9093, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_madd_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wmadds", "(", "(", "__v4hi", ")", "__m1", ",", "("], "ground_truth": ["__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_madd_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9094, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "DCPU16Peephole", "Func": "getPassName", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9095, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "N", ">", "(", "Imm", "<<", "<NUM_LIT>", ")", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "RISCVDisassembler8", "Func": "decodeSImmOperandAndLsl1", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9096, "Length": 25, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_shufflehi_epi16", "(", "__m128i"], "ground_truth": ["__A", ",", "const", "int", "__mask", ")", "{"], "File": "emmintrin", "Func": "_mm_shufflehi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9097, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "}", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "getImplicitArgPtr", "(", "DstReg", ",", "MRI", ",", "B", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9098, "Length": 79, "Cover_Rate": 0.7821782178217822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasCTRSet", "=", "false", ";", "NumStores", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "PPCHazardRecognizers19", "Func": "EndDispatchGroup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9099, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseDim", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "trySkipId", "(", "<STR_LIT>", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Encoding", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseDimId", "(", "Encoding", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "AMDGPUAsmParser1", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9100, "Length": 71, "Cover_Rate": 0.7395833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "has<ISA_LIT>64", "(", ")", "&&", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "return"], "ground_truth": ["LowerFABS64", "(", "Op", ",", "DAG", ",", "Subtarget", "->", "has<ISA_LIT>32r2", "(", ")", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerFABS", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9101, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_blsi_u32"], "ground_truth": ["(", "unsigned", "int", "__X", ")", "{"], "File": "bmiintrin", "Func": "_blsi_u32", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9102, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "useCRBits", "(", ")", ")", "return", "false", ";", "long", "Imm", "=", "<NUM_LIT>", ";", "bool", "UseImm", "=", "false", ";", "const", "bool", "HasSPE", "=", "Subtarget", "->", "hasSPE", "(", ")", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SrcValue2", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "IsZExt", ")", "?", "(", "long", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "long", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "(", "IsZExt", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "||", "(", "!", "IsZExt", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", ")", "UseImm", "=", "true", ";", "}", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "SrcValue1", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "SrcValue2", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", ";", "bool", "NeedsExt", "=", "false", ";", "auto", "RC1", "=", "MRI", ".", "getRegClass", "(", "SrcReg1", ")", ";", "auto", "RC2", "=", "SrcReg2", "!=", "<NUM_LIT>", "?", "MRI", ".", "getRegClass", "(", "SrcReg2", ")", ":", "nullptr", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "HasSPE", ")", "{", "switch", "(", "Pred", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "{", "CmpOpc", "=", "<STR_LIT>", ";", "if", "(", "isVSSRCRegClass", "(", "RC1", ")", ")", "SrcReg1", "=", "copyRegToRegClass", "(", "&", "<STR_LIT>", ",", "SrcReg1", ")", ";", "if", "(", "RC2", "&&", "isVSSRCRegClass", "(", "RC2", ")", ")", "SrcReg2", "=", "copyRegToRegClass", "(", "&", "<STR_LIT>", ",", "SrcReg2", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "HasSPE", ")", "{", "switch", "(", "Pred", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CmpOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "if", "(", "isVSFRCRegClass", "(", "RC1", ")", "||", "(", "RC2", "&&", "isVSFRCRegClass", "(", "RC2", ")", ")", ")", "{", "CmpOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "CmpOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCFastISel25", "Func": "PPCEmitCmp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9103, "Length": 431, "Cover_Rate": 0.5497448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", "."], "ground_truth": ["getFrameInfo", "(", ")", ";"], "File": "MipsSEFrameLowering", "Func": "hasReservedCallFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9104, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsLogical", "=", "(", "Compare", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "if", "(", "Value", "==", "<NUM_LIT>", "&&", "!", "IsLogical", "&&", "removeIPMBasedCompare", "(", "Compare", ",", "SrcReg", ",", "MRI", ",", "TM", ".", "getRegisterInfo", "(", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "SystemZInstrInfo11", "Func": "optimizeCompareInstr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9105, "Length": 47, "Cover_Rate": 0.5465116279069767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "rv", ";", "saved_first", "=", "crtl", "->", "emit", ".", "x_first_insn", ";", "saved_last", "=", "crtl", "->", "emit", ".", "x_last_insn", ";", "for", "(", "seq", "=", "crtl", "->", "emit", ".", "sequence_stack", ";", "seq", "&&", "seq", "->", "next", ";", "seq", "=", "seq", "->", "next", ")", ";", "if", "(", "seq", ")", "{", "crtl", "->", "emit", ".", "x_first_insn", "=", "seq", "->", "first", ";", "crtl", "->", "emit", ".", "x_last_insn"], "ground_truth": ["=", "seq", "->", "last", ";"], "File": "m32c3", "Func": "m32c_leaf_function_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9106, "Length": 67, "Cover_Rate": 0.5929203539823009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LHS", ".", "isReg", "(", ")", "&&", "RHS", ".", "isReg", "(", ")", "&&", "LHS", ".", "getReg", "(", ")", "==", "RHS", ".", "getReg", "(", ")", "&&", "LHS", ".", "getSubReg", "("], "ground_truth": [")", "==", "RHS", ".", "getSubReg", "(", ")", ";"], "File": "SIPeepholeSDWA", "Func": "isSameReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9107, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "<ISA_LIT>FI", "->", "adjustLoadArgsFI", "(", "MFI", ")", ";", "<ISA_LIT>FI", "->", "adjustStoreVarArgsFI", "(", "MFI", ")", ";", "unsigned", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "int", "FPOffset", "=", "<ISA_LIT>FI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "<ISA_LIT>FI", "->", "getRAStackOffset", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "StackSize", ")", ";", "if", "(", "MFI", "->", "adjustsStack"], "ground_truth": ["(", ")", ")", "{"], "File": "MBlazeFrameInfo", "Func": "emitPrologue", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9108, "Length": 139, "Cover_Rate": 0.43302180685358255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCBinaryExpr", "::", "Opcode", "::", "Add", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCBinaryExpr", "::", "Opcode", "::", "Sub", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "printExpr", "(", "BinExp", "->", "getRHS", "(", ")", ",", "OS", ")", ";", "break", ";", "case", "MCExpr", "::", "ExprKind", "::", "Constant", ":", "OS", "<<", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "Z80InstPrinter1", "Func": "printExpr", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9109, "Length": 68, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "mips16_call_stub_mode_suffix", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "SCmode", ")"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "mips", "Func": "mips16_call_stub_mode_suffix", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9110, "Length": 39, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseGRH32", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseRegister", "(", "Operands", ",", "GRH32Reg"], "ground_truth": [")", ";"], "File": "SystemZAsmParser1", "Func": "parseGRH32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9111, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "<NUM_LIT>", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "FlatWorkGroupSizes", "=", "getFlatWorkGroupSizes", "(", "F", ")", ";", "unsigned", "MinImpliedByFlatWorkGroupSize", "=", "getMaxWavesPerEU", "(", "FlatWorkGroupSizes", ".", "second", ")", ";", "bool", "RequestedFlatWorkGroupSize", "=", "false", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "RequestedFlatWorkGroupSize", "=", "true", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second"], "ground_truth": [")", "return", "Default", ";"], "File": "AMDGPUSubtarget", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9112, "Length": 113, "Cover_Rate": 0.6108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "I", ":", "Lds", ")", "Loads", ".", "push_back", "("], "ground_truth": ["I", ")", ";"], "File": "ARMParallelDSP1", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9113, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "Subtarget", ".", "hasVector", "(", ")", "?", "CSR_<ISA_LIT>_AllRegs_Vector_RegMask", ":", "CSR_<ISA_LIT>_AllRegs_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")"], "ground_truth": [".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_SwiftError_RegMask", ";"], "File": "SystemZRegisterInfo16", "Func": "getCallPreservedMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9114, "Length": 88, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTI", "::", "hasBranchDivergence", "(", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "NVPTXTargetTransformInfo21", "Func": "hasBranchDivergence", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9115, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pextrw", "(", "__m64", "const", "__A", ",", "int"], "ground_truth": ["const", "__N", ")", "{"], "File": "xmmintrin", "Func": "_m_pextrw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9116, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")"], "ground_truth": [")", ";"], "File": "SPIRVTargetMachine", "Func": "addLegalizeMachineIR", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9117, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshrnbq_n_uv4si", "(", "__a", ","], "ground_truth": ["__b", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vrshrnbq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9118, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "bool", "NeedsDisjointWritebackTransfer", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "Fail", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedsDisjointWritebackTransfer", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedsDisjointWritebackTransfer", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeFPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeFPR32RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn"], "ground_truth": [",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler", "Func": "DecodePairLdStInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9119, "Length": 382, "Cover_Rate": 0.5710014947683109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvt_n_f32_u32", "(", "uint32x2_t", "__a", ",", "const", "int"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon4_vcvt_n_f32_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9120, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttribute", "("], "ground_truth": ["Attribute", "::", "StackAlignment", ")", ")", ";"], "File": "PPCRegisterInfo58", "Func": "needsStackRealignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9121, "Length": 65, "Cover_Rate": 0.7558139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsra_n_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int32x2_t", ")", "__builtin_neon_vrsras_nv2si", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vrsra_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9122, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_u32", "(", "float32x4_t", "__a", ")", "{", "return", "__arm_vreinterpretq_u32_f32", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9123, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImmMO", ".", "isGlobal", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "ImmMO", ".", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "ImmMO", ".", "getGlobal", "(", ")", "->", "getPointerAlignment", "(", "DL", ")", "<", "III", ".", "ImmMustBeMultipleOf", ")", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "ImmMO", ".", "isImm", "(", ")", ")", "{", "APInt", "ActualValue", "(", "<NUM_LIT>", ",", "ImmMO", ".", "getImm", "(", ")", "+", "BaseImm", ",", "true", ")", ";", "if", "(", "III", ".", "SignedImm", "&&", "!", "ActualValue", ".", "isSignedIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";", "if", "(", "!", "III", ".", "SignedImm", "&&", "!", "ActualValue", ".", "isIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "ImmMO", ".", "getImm", "(", ")", "+", "BaseImm", ")", ";", "if", "(", "Imm", "%", "III", ".", "ImmMustBeMultipleOf", ")", "return", "false", ";", "if", "(", "III", ".", "TruncateImmTo", ")", "Imm", "&=", "(", "(", "<NUM_LIT>", "<<", "III", ".", "TruncateImmTo", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "return", "false"], "ground_truth": [";"], "File": "PPCInstrInfo", "Func": "isImmElgibleForForwarding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9124, "Length": 169, "Cover_Rate": 0.6869918699186992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "strip_offset_and_salt", "(", "x", ",", "&", "offset", ")", ";", "if", "(", "!", "offset", ".", "is_constant", "(", ")", "&&", "aarch64_offset_temporaries", "(", "true", ",", "offset", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "maybe_ne", "(", "offset", ",", "<NUM_LIT>", ")", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_ANCHOR_P", "(", "x", ")", ")", "return", "false", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "&&", "!", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "true", ";", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "aarch641", "Func": "aarch64_legitimate_constant_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9125, "Length": 82, "Cover_Rate": 0.37104072398190047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumHex", "=", "<NUM_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Ignored", ")", ";", "break", ";", "}", "APInt", "API", "=", "APF", ".", "bitcastToAPInt", "(", ")", ";", "std", "::", "string", "HexStr", "(", "utohexstr", "(", "API", ".", "getZExtValue", "(", ")", ")", ")", ";", "if", "(", "HexStr", ".", "length", "(", ")", "<", "NumHex", ")", "OS", "<<", "std", "::", "string", "(", "NumHex", "-", "HexStr", ".", "length", "(", ")", ",", "'0'", ")", ";", "OS", "<<", "utohexstr", "(", "API", "."], "ground_truth": ["getZExtValue", "(", ")", ")", ";"], "File": "NVPTXMCExpr", "Func": "PrintImpl", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9126, "Length": 85, "Cover_Rate": 0.5379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mmask_i32gather_epi32", "(", "__m128i", "__v1_old"], "ground_truth": [",", "__mmask8", "__mask", ",", "__m128i", "__index", ",", "int", "const", "*", "__addr", ",", "int", "__scale", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_mmask_i32gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9127, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "MorphToMEMri", "(", "unsigned", "Base", ",", "<ISA_LIT>Operand", "*", "Op", ")", "{", "const", "MCExpr", "*", "Imm", "=", "Op", "->", "getImm", "(", ")", ";", "Op", "->", "Kind", "=", "k_MemoryImm", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", "."], "ground_truth": ["OffsetReg", "=", "<NUM_LIT>", ";"], "File": "SparcAsmParser11", "Func": "MorphToMEMri", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9128, "Length": 46, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "ProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "ProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledSGPRs", "=", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledVGPRs", "=", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ";", "return", "HSACodeProps"], "ground_truth": [";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9129, "Length": 77, "Cover_Rate": 0.35648148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtvec", "v", ";", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ";", "dmode", "=", "mode_for_vector", "(", "GET_MODE_INNER", "(", "vmode", ")", ",", "<NUM_LIT>", ")", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "dmode", ",", "op0", ",", "op1", ")", ";", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "perm0", ")", ",", "GEN_INT", "(", "perm1", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "vmode", ",", "x", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "v", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "}", "return", "true"], "ground_truth": [";"], "File": "rs60004", "Func": "rs6000_expand_vec_perm_const_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9130, "Length": 92, "Cover_Rate": 0.3881856540084388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtss_si64", "(", "__m128", "__A", ")", "{", "__m64", "res", "=", "<NUM_LIT>", ";", "__m128", "vtmp"], "ground_truth": [";"], "File": "xmmintrin4", "Func": "_mm_cvtss_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9131, "Length": 24, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smaxpv8qi", "(", "a", ","], "ground_truth": ["b", ")", ";"], "File": "arm", "Func": "neon2_vpmax_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9132, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "tmps", ";", "SWAP_INT", "(", "fixed_regs", "[", "i", "]", ",", "fixed_regs", "[", "i", "+", "<NUM_LIT>", "]", ")", ";", "SWAP_INT", "(", "call_used_regs", "[", "i", "]", ",", "call_used_regs", "["], "ground_truth": ["i", "+", "<NUM_LIT>", "]", ")", ";"], "File": "mips", "Func": "mips_swap_registers", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9133, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "findAvailableReg", "(", "MI", ",", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "TPCInstrInfo", "Func": "findAvailableVRF", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9134, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "hasRelocationAddend", "(", ")"], "ground_truth": ["const", "{"], "File": "MBlazeELFWriterInfo", "Func": "hasRelocationAddend", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9135, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_fma", "(", "-", "__b", ",", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane"], "ground_truth": [")", ",", "__a", ")", ";"], "File": "arm", "Func": "neon2_vfmsd_laneq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9136, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__addr", "=", "__builtin_mve_vstrdq_scatter_base_wb_sv2di", "(", "*", "__addr", ","], "ground_truth": ["__offset", ",", "__value", ")", ";"], "File": "arm", "Func": "mve1___arm_vstrdq_scatter_base_wb_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9137, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FrameObjOffset", "=", "ByVal", ".", "Address", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "FrameObjSize", ",", "FrameObjOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "if", "(", "!", "ByVal", ".", "NumRegs", ")", "return", ";", "MVT", "RegTy", "=", "<STR_LIT>", "(", "CC", ".", "regSize", "(", ")", "*", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "ByVal", ".", "NumRegs", ";", "++", "I", ")", "{", "unsigned", "ArgReg", "=", "CC", ".", "intArgRegs", "(", ")", "[", "ByVal", ".", "FirstIdx", "+", "I", "]", ";", "unsigned", "VReg", "=", "addLiveIn", "(", "MF", ",", "ArgReg", ",", "RC", ")", ";", "unsigned", "Offset", "=", "I", "*", "CC", ".", "regSize", "(", ")", ";", "SDValue", "StorePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "PtrTy", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getRegister", "(", "VReg", ",", "RegTy", ")", ",", "StorePtr"], "ground_truth": [",", "MachinePointerInfo", "(", "FuncArg", ",", "Offset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering126", "Func": "copyByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9138, "Length": 197, "Cover_Rate": 0.5549295774647888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vrev64q_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9139, "Length": 30, "Cover_Rate": 0.8108108108108109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset", ")", ")", "{", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false"], "ground_truth": [")", ";"], "File": "SIRegisterInfo106", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9140, "Length": 152, "Cover_Rate": 0.4887459807073955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "return", "false", ";", "Imm", "=", "M", "[", "<NUM_LIT>", "]", ";", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "++", "ExpectedElt", ";", "if", "(", "ExpectedElt", "==", "NumElts", ")", "ExpectedElt", "=", "<NUM_LIT>", ";", "if", "(", "M", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "ExpectedElt", "!=", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "]"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARM64ISelLowering", "Func": "isSingletonEXTMask", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9141, "Length": 90, "Cover_Rate": 0.7964601769911505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sign_pi32", "(", "__m64", "__X", ",", "__m64", "__Y", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psignd", "(", "(", "__v2si", ")", "__X", ","], "ground_truth": ["(", "__v2si", ")", "__Y", ")", ";"], "File": "tmmintrin", "Func": "_mm_sign_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9142, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ".", "indent", "(", "<NUM_LIT>", "-", "O", ".", "GetNumBytesInBuffer", "(", ")", ")", ",", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstPrinter25", "Func": "printLast", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9143, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_abs_epi8"], "ground_truth": ["(", "__m256i", "__A", ")", "{"], "File": "avx2intrin", "Func": "_mm256_abs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9144, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ElimComparePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "get<ISA_LIT>TargetMachine", "(", ")"], "ground_truth": [")", ")", ";"], "File": "SystemZTargetMachine (2)", "Func": "addPreEmitPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9145, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTargetWatchABI", "(", ")", "||", "(", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction", "("], "ground_truth": [")", ".", "optForMinSize", "(", ")", ")", ";"], "File": "ARMSubtarget61", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9146, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "GetNonPseudoCallIndirectOpcode", "(", "MI", ")", ")", ";", "MI", ".", "setDesc", "(", "Desc", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "make_range", "(", "MI", ".", "operands_begin", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ",", "MI", ".", "operands_begin", "(", ")", "+", "MI", ".", "getNumExplicitOperands", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "MO", ")", ";", "Ops", ".", "push_back", "(", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ")", ")", ";", "while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyCallIndirectFixup16", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9147, "Length": 152, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TYPE_MODE", "(", "op_info", "->", "args", "[", "<NUM_LIT>", "]", ".", "get_tree_type", "(", "type", "."], "ground_truth": ["index", ")", ")", ";"], "File": "riscv-vector-builtins", "Func": "index_mode", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9148, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "isId", "("], "ground_truth": ["const", "StringRef", "Id", ")", "const", "{"], "File": "AMDGPUAsmParser1", "Func": "isId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9149, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "Register", "DestReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "->", "contains", "(", "DestReg", ")", ")", "return", "false", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "RVEVT", ".", "isVector", "(", ")", "&&", "RVEVT", ".", "getVectorElementCount", "(", ")", ".", "isVector", "(", ")", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "RVVT", "==", "<STR_LIT>", ")", "return", "false", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "bool", "IsZExt", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ";", "SrcReg", "=", "emitIntExt", "(", "RVVT", ",", "SrcReg", ","], "ground_truth": ["DestVT", ",", "IsZExt", ")", ";"], "File": "AArch64FastISel21", "Func": "selectRet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9150, "Length": 201, "Cover_Rate": 0.30923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__builtin_mve_vcmpeqq_uv4si", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vcmpeqq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9151, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "emitPseudoIndirectBranch", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "isPseudo", "(", ")", "&&", "!", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "&&", "!", "isLongBranchPseudo", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "*", "I", ",", "TmpInst0", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst0", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->"], "ground_truth": ["isInsideBundle", "(", ")", ")", ";"], "File": "MipsAsmPrinter27", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9152, "Length": 176, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "this_slotno", "=", "data", "->", "slotno", "+", "bitpos", "/", "BITS_PER_WORD", ";", "machine_mode", "mode", "=", "DECL_MODE", "(", "field", ")", ";", "int", "nregs", ",", "nslots", ";", "if", "(", "VECTOR_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", "&&", "mode", "==", "BLKmode", ")", "{", "mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "field", ")", ")", ")", ";", "nregs", "=", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "field", ")", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "COMPLEX_TYPE", ")", "{", "mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "field", ")", ")", ")", ";", "nregs", "=", "<NUM_LIT>", ";", "}", "else", "nregs", "=", "<NUM_LIT>", ";", "nslots", "=", "CEIL_NWORDS", "(", "nregs", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "if", "(", "nslots", ">", "SPARC_FP_ARG_MAX", "-", "this_slotno", ")", "{", "nslots", "=", "SPARC_FP_ARG_MAX", "-", "this_slotno", ";", "nregs", "=", "(", "nslots", "*", "UNITS_PER_WORD", ")", "/", "GET_MODE_SIZE", "(", "mode", ")", ";", "data", "->", "stack", "=", "<NUM_LIT>", ";", "if", "(", "nregs", "<=", "<NUM_LIT>", ")"], "ground_truth": ["return", "false", ";"], "File": "sparc", "Func": "compute_fp_layout", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9153, "Length": 156, "Cover_Rate": 0.8041237113402062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "Node", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ","], "ground_truth": ["Offset", ")", ";"], "File": "RISCVISelLowering (2)2", "Func": "lowerBlockAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9154, "Length": 35, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ShuffleVectorInst", "*", "Shuffle", "=", "cast", "<", "ShuffleVectorInst", ">", "(", "I", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getType", "(", ")", ")", ";", "auto", "*", "SrcTy", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "int", "SubIndex", ";", "if", "(", "Shuffle", "->", "isExtractSubvectorMask", "(", "SubIndex", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "SrcTy", ",", "SubIndex", ",", "Ty", ")", ";", "if", "(", "Shuffle", "->", "changesLength", "(", ")", ")", "return", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";", "if", "(", "Shuffle", "->", "isIdentity", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Shuffle", "->", "isReverse", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Reverse", ",", "Ty", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSelect", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Select", ",", "Ty", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isTranspose", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Transpose", ",", "Ty", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isZeroEltSplat", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Broadcast", ",", "Ty", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSingleSource", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "Ty", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "Ty", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "}", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "FPTo<ISA_LIT>", ":", "case", "Instruction", "::", "FPExt", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "<ISA_LIT>ToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "{", "return", "getCastInstrCost", "(", "I", "->", "getOpcode", "(", ")", ",", "I", "->", "getType", "(", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "I", ")", ";", "}", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction"], "ground_truth": ["::", "UDiv", ":"], "File": "AMDGPUTargetTransformInfo44", "Func": "getUserCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9155, "Length": 363, "Cover_Rate": 0.4671814671814672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ELF", "&&", "RS6000_SYMBOL_REF_TLS_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "legitimate_indirect_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "mode_supports_pre_incdec_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "virtual_stack_registers_memory_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_small_data_p", "(", "mode", ",", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_constant_pool_address_p", "(", "x", ",", "mode", ",", "reg_ok_strict", "||", "lra_in_progress", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "reg_addr", "[", "mode", "]", ".", "fused_toc", "&&", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", "&&", "TARGET_QUAD_MEMORY", "&&", "TARGET_VSX_TIMODE", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "reg_ok_strict", "&&", "reg_offset_p", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "virtual_stack_vars_rtx", "||", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "arg_pointer_rtx", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "FLOAT128_2REG_P", "(", "mode", ")", "&&", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "||", "TARGET_POWERPC64", "||", "(", "mode", "!=", "DFmode", "&&", "mode", "!=", "DDmode", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "mode", "!=", "DDmode", ")", ")", "&&", "(", "TARGET_POWERPC64", "||", "mode", "!=", "DImode", ")", "&&", "(", "mode", "!=", "TImode", "||", "VECTOR_MEM_VSX_P", "(", "TImode", ")", ")", "&&", "mode", "!=", "PTImode", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", "&&", "mode_supports_pre_modify_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", "&&", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ",", "false", ")", "||", "(", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", ")", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_lo_sum_address_p", "(", "mode", ",", "x", ","], "ground_truth": ["reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";"], "File": "rs60005", "Func": "rs6000_legitimate_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9156, "Length": 410, "Cover_Rate": 0.8471074380165289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_ptestnmw512", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ","], "ground_truth": ["__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_testn_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9157, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_broadcasti32x8_512_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v16si", ")", "__O", ","], "ground_truth": ["__M", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_broadcast_i32x8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9158, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "initializeEnvironment", "(", ")", "{", "<ISA_LIT>SSELevel", "=", "NoSSE", ";", "<ISA_LIT>3DNowLevel", "=", "NoThreeDNow", ";", "HasX87", "=", "false", ";", "HasNOPL", "=", "false", ";", "HasCMov", "=", "false", ";", "Has<ISA_LIT>_64", "=", "false", ";", "HasPOPCNT", "=", "false", ";", "HasSSE4A", "=", "false", ";", "HasAES", "=", "false", ";", "HasVAES", "=", "false", ";", "HasFXSR", "=", "false", ";", "HasXSAVE", "=", "false", ";", "HasXSAVEOPT", "=", "false", ";", "HasXSAVEC", "=", "false", ";", "HasXSAVES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasVPCLMULQDQ", "=", "false", ";", "HasGFNI", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasLWP", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasVBMI2", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasVPOPCNTDQ", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasVNNI", "=", "false", ";", "HasBITALG", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPREFETCHWT1", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasCLZERO", "=", "false", ";", "HasMPX", "=", "false", ";", "HasSHSTK", "=", "false", ";", "HasIBT", "=", "false", ";", "HasSGX", "=", "false", ";", "HasCLFLUSHOPT", "=", "false", ";", "HasCLWB", "=", "false", ";", "HasRDPID", "="], "ground_truth": ["false", ";"], "File": "X86Subtarget19", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9159, "Length": 243, "Cover_Rate": 0.6262886597938144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "FPReg", "=", "getFPReg", "(", "STI", ")", ";", "Register", "SPReg", "=", "getSPReg", "(", "STI", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MBBI", "->", "isTerminator", "(", ")", ")", "MBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "--", "MBBI", ";", "}", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MF", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "auto", "LastFrameDestroy", "=", "MBBI", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", "+", "RVFI", "->", "getRVVPadding", "(", ")", ";", "uint64_t", "RealStackSize", "=", "StackSize", "+", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "RealStackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "uint64_t", "RVVStackSize", "=", "RVFI", "->", "getRVVStackSize", "(", ")", ";", "if", "(", "RI", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "if", "(", "RVVStackSize", ")", "adjustStackForRVV", "(", "MF", ",", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "RVVStackSize", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "MFI", ".", "getStackSize", "(", ")", "-", "FirstSPAdjustAmount", ";", "assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "SecondSPAdjustAmount", ","], "ground_truth": ["MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "RISCVFrameLowering11", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9160, "Length": 375, "Cover_Rate": 0.8503401360544217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_load_si128", "(", "__m128i", "const", "*", "__P", ")", "{", "return", "*"], "ground_truth": ["__P", ";"], "File": "emmintrin4", "Func": "_mm_load_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9161, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler18", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9162, "Length": 81, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SinglePathInfo", "::", "isMaybe", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "PatmosSinglePathInfo", "Func": "isMaybe", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9163, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "num_matches", "=", "<NUM_LIT>", ";", "last_match_type", "=", "match_type", ";", "last_match_fntype_index", "=", "type_index", ";", "last_match_index", "=", "bindex", ";", "}", "else", "if", "(", "match_type", "==", "last_match_type", ")", "num_matches", "++", ";", "}", "if", "(", "last_match_type", "==", "INT_MAX", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "ob_fndecl", ")", ")", ")", ";", "return", "error_mark_node", ";", "}", "else", "if", "(", "num_matches", ">", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "ob_fndecl", ")", ")", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "bt_for_overloaded_builtin_var", "[", "last_match_index", "]", "==", "S390_BUILTIN_MAX", ")", "target_builtin_decl", "=", "ob_fndecl", ";", "else", "target_builtin_decl", "=", "s390_builtin_decls", "[", "bt_for_overloaded_builtin_var", "[", "last_match_index", "]", "]", ";", "all_op_flags", "=", "opflags_overloaded_builtin_var", "[", "last_match_index", "]", ";", "return_type", "=", "s390_builtin_types", "[", "s390_builtin_ov_types", "[", "last_match_fntype_index", "]", "[", "<NUM_LIT>", "]", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ob_args_num", ";", "i", "++", ")", "{", "unsigned", "int", "op_flags", "=", "all_op_flags", "&", "(", "(", "<NUM_LIT>", "<<", "O_SHIFT", ")", "-", "<NUM_LIT>", ")", ";", "tree", "arg", "=", "(", "*", "arglist", ")", "[", "i", "]", ";", "tree", "type", "=", "s390_builtin_types", "[", "s390_builtin_ov_types", "[", "last_match_fntype_index", "]", "[", "i", "+", "<NUM_LIT>", "]", "]", ";", "all_op_flags", "=", "all_op_flags", ">>", "O_SHIFT", ";", "if", "(", "op_flags", "==", "O_ELEM", ")", "{", "int", "n_elem", "=", "s390_vec_n_elem", "(", "target_builtin_decl", ")", ";", "gcc_assert", "(", "n_elem", ">", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "type", "==", "integer_type_node", ")", ";", "(", "*", "arglist", ")", "[", "i", "]", "=", "build2", "(", "BIT_AND_EXPR", ",", "integer_type_node", ",", "fold_convert", "(", "integer_type_node", ",", "arg", ")", ",", "build_int_cst", "(", "NULL_TREE", ",", "n_elem", "-", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "TREE_CODE", "(", "arg", ")", "!=", "INTEGER_CST", "||", "!", "O_IMM_P", "(", "op_flags", ")", ")", "continue", ";", "if", "(", "(", "TYPE_UNSIGNED", "(", "type", ")", "&&", "!", "int_fits_type_p", "(", "arg", ",", "c_common_unsigned_type", "(", "type", ")", ")", ")", "||", "(", "!", "TYPE_UNSIGNED", "(", "type", ")", "&&", "!", "int_fits_type_p", "(", "arg", ",", "c_common_signed_type", "(", "type", ")", ")", ")", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "i", "+", "<NUM_LIT>", ",", "target_builtin_decl", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "TREE_CODE", "(", "arg", ")", "==", "INTEGER_CST", "&&", "!", "s390_const_operand_ok", "(", "arg", ",", "i", "+", "<NUM_LIT>", ",", "op_flags", ",", "target_builtin_decl", ")", ")", "return", "error_mark_node", ";", "}", "if", "(", "bt_for_overloaded_builtin_var", "[", "last_match_index", "]", "==", "S390_BUILTIN_MAX", ")", "return", "s390_expand_overloaded_builtin", "(", "loc", ",", "ob_fcode", ",", "arglist", ",", "return_type", ")", ";", "s390_adjust_builtin_arglist", "(", "ob_fcode", ",", "target_builtin_decl", ",", "&", "arglist", ")", ";", "if", "(", "VOID_TYPE_P", "(", "return_type", ")", ")", "return", "build_function_call_vec", "("], "ground_truth": ["loc", ",", "vNULL", ",", "target_builtin_decl", ",", "arglist", ",", "NULL", ")", ";"], "File": "s390-c2", "Func": "s390_resolve_overloaded_builtin", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9164, "Length": 401, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "callsEhReturn", "("], "ground_truth": [")", "const", "{"], "File": "Cpu0MachineFunction", "Func": "callsEhReturn", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9165, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shouldForceImediateOperand", "(", "StringRef", "Name", ",", "unsigned", "OperandIdx", ")", "{", "switch", "(", "OperandIdx", ")", "{", "case", "<NUM_LIT>", ":", "return", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Name", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVAsmParser11", "Func": "shouldForceImediateOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9166, "Length": 36, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "<ISA_LIT>CSR_RegMask"], "ground_truth": [";"], "File": "HexagonRegisterInfo12", "Func": "getCallPreservedMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9167, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgumentStackSize", "="], "ground_truth": ["size", ";"], "File": "Z80oldMachineFunctionInfo", "Func": "setArgumentStackSize", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9168, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "E", ";", "++", "F", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "usingMask", ")", "{", "if", "(", "functionIndex", "==", "<ISA_LIT>32FunctionMask", ".", "length", "(", ")", ")", "functionIndex", "=", "<NUM_LIT>", ";", "if", "(", "<ISA_LIT>32FunctionMask", "[", "functionIndex", "]", "=="], "ground_truth": ["'1'", ")", "{"], "File": "MipsOs162", "Func": "runOnModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9169, "Length": 85, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "AMDGPUCFGStructurizer", "::", "getContinueZeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "AMDGPU", "::", "JUMP_COND", ":", "case", "AMDGPU", "::", "JUMP", ":", "return"], "ground_truth": ["AMDGPU", "::", "CONTINUE_LOGICALZ_i32", ";"], "File": "AMDILCFGStructurizer1", "Func": "getContinueZeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9170, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scattersiv2di", "(", "__addr", ",", "__mask", ",", "(", "__v4si", ")", "__index", ","], "ground_truth": ["(", "__v2di", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_i32scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9171, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmsub_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "__mmask32", "__U", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vfmsubph512_mask3", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")"], "ground_truth": ["__C", ",", "(", "__mmask32", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask3_fmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9172, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_p_f32", "(", "float32_t", "*", "__addr", ","], "ground_truth": ["float32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve3___arm_vst1q_p_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9173, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_arc_ifcvt", "(", "gcc", "::", "context"], "ground_truth": ["*", "ctxt", ")", "{"], "File": "arc", "Func": "make_pass_arc_ifcvt", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9174, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["getCOP3Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "addCOP3AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9175, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Flag", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "MipsISelLowering93", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9176, "Length": 144, "Cover_Rate": 0.36272040302267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Value", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ")", ";", "SDValue", "FPHalfs", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "FPHalfs", ",", "FPHalfs", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Value", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FrameIdx", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG"], "ground_truth": [".", "getDataLayout", "(", ")", ")", ";"], "File": "PPCISelLowering111", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9177, "Length": 168, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MaxMask", "==", "LaneBitmask", "::", "getLane", "(", "<NUM_LIT>", ")", ")", "return", "MaxMask", ";", "auto", "<ISA_LIT>", "=", "LIS", ".", "getInstructionIndex", "(", "*", "MO", ".", "getParent"], "ground_truth": ["(", ")", ")", ".", "getBaseIndex", "(", ")", ";"], "File": "GCNRegPressure24", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9178, "Length": 47, "Cover_Rate": 0.3533834586466165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AMDGPUBaseInfo1", "Func": "getRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9179, "Length": 201, "Cover_Rate": 0.4797136038186158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "uint64_t", "Len", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Len", ")", ")", ";", "return", "(", "Len", "<<", "<NUM_LIT>", ")", "|", "(", "Base", "<<", "<NUM_LIT>"], "ground_truth": [")", "|", "Disp", ";"], "File": "SystemZMCCodeEmitter10", "Func": "getBDRAddr12Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9180, "Length": 84, "Cover_Rate": 0.6412213740458015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_f64", "(", "float64_t", "*", "a"], "ground_truth": [",", "float64x1_t", "b", ")", "{"], "File": "arm", "Func": "neon2_vst1_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9181, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vreinterpretv8hiti", "(", "("], "ground_truth": ["__builtin_neon_ti", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u16_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9182, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "=="], "ground_truth": ["k_Register", ";"], "File": "AVRAsmParser10", "Func": "isReg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9183, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "usesTOCBasePtr", "(", ")"], "ground_truth": ["const", "{"], "File": "PPCMachineFunctionInfo (2)", "Func": "usesTOCBasePtr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9184, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeIntrinsic", "(", "LegalizerHelper", "&", "Helper"], "ground_truth": [",", "MachineInstr", "&", "MI", ")", "const", "{"], "File": "X86LegalizerInfo12", "Func": "legalizeIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9185, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "LdrexOp", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "DoneBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";", "StoreBB", "->", "clearLiveIns", "(", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "LoadCmpBB", "->", "clearLiveIns", "(", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ","], "ground_truth": ["*", "LoadCmpBB", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9186, "Length": 436, "Cover_Rate": 0.5669700910273082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AllParams", ".", "count", "(", "Param", ")", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "PTXParamManager", "Func": "getParamName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9187, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "FirstWord", "=", "(", "NumWords", "<<", "<NUM_LIT>", ")", "|", "OpCode", ";", "OSE", ".", "write", "<", "uint32_t", ">", "(", "FirstWord", ")", ";", "if", "(", "hasType", "(", "MI", ",", "MCII", ")", ")", "emitTypedInstrOperands", "(", "MI", ",", "OSE", ")", ";", "else", "emitUntypedInstrOperands", "(", "MI", ",", "OSE"], "ground_truth": [")", ";"], "File": "SPIRVMCCodeEmitter", "Func": "encodeInstruction", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9188, "Length": 46, "Cover_Rate": 0.35658914728682173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "getRegAsVR128", "(", "unsigned", "Reg", ")", "{", "return", "VR128Regs", "[", "getFirstReg", "("], "ground_truth": ["Reg", ")", "]", ";"], "File": "SystemZMCTargetDesc1", "Func": "getRegAsVR128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9189, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FPReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "FlushPendingOffset", "(", ")", ";", "FPReg", "=", "Reg", ";", "FPOffset", "=", "SPOffset", "+", "Offset", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg"], "ground_truth": [")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9190, "Length": 48, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PointerSize", "=", "<NUM_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "}", "else", "{", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "}", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86MCAsmInfo", "Func": "X86MCAsmInfoGNUCOFF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9191, "Length": 32, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v8qi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpsubus8", "(", "__v8qi", "__A", ",", "__v8qi", "__B", ")", "{", "return", "__builtin_vis_fpsubus8", "(", "__A", ",", "__B"], "ground_truth": [")", ";"], "File": "visintrin", "Func": "__vis_fpsubus8", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9192, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "<STR_LIT>", ",", "N", "->", "getAlign", "(", ")", ",", "N", "->", "getOffset", "(", ")", ",", "OpFlagHi", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "<STR_LIT>", ",", "N", "->", "getAlign", "(", ")", ",", "N", "->", "getOffset", "(", ")", ",", "OpFlagLo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "Lo", ")", ";", "return", "Result"], "ground_truth": [";"], "File": "LanaiISelLowering", "Func": "LowerConstantPool", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9193, "Length": 103, "Cover_Rate": 0.3366013071895425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "false", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPR32ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "GPR64ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Idx", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC32", "=", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC64", "=", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "bool", "is32Bit", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", "==", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is32Bit", "?", "RC32", ":", "RC64", ";", "unsigned", "SrcReg", "=", "is32Bit", "?", "GPR32ArgRegs", "[", "Idx"], "ground_truth": ["]", ":", "GPR64ArgRegs", "[", "Idx", "]", ";"], "File": "X86FastISel4", "Func": "FastLowerArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9194, "Length": 381, "Cover_Rate": 0.7312859884836852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["Ret", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9195, "Length": 122, "Cover_Rate": 0.3253333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "."], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "RISCVFrameLowering", "Func": "hasReservedCallFrame", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9196, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "Nodes", ".", "get", "("], "ground_truth": [")", ",", "NodesSize", ")", ";"], "File": "ImmutableGraph", "Func": "nodes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9197, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "if", "(", "!", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ")", "return", "false", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "<NUM_LIT>", "&&", "isVarArg", ")", "return"], "ground_truth": ["false", ";"], "File": "FISCISelLowering", "Func": "CanLowerReturn", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9198, "Length": 52, "Cover_Rate": 0.5842696629213483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", "::", "V60", ":", "Result", ".", "push_back", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "V62", ":", "Result", ".", "push_back", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "V65", ":", "Result", ".", "push_back", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "V66", ":", "Result", ".", "push_back", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "V67", ":", "Result", ".", "push_back", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "V68", ":", "Result", ".", "push_back", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "V69", ":", "Result", ".", "push_back", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonMCTargetDesc15", "Func": "selectHexagonFS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9199, "Length": 98, "Cover_Rate": 0.32666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_blsmsk_u32", "(", "unsigned", "int", "__X", ")", "{", "return", "__blsmsk_u32", "("], "ground_truth": ["__X", ")", ";"], "File": "bmiintrin", "Func": "_blsmsk_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9200, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NewOpcode", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "NewOpcode", "=", "QII", "->", "GetDotNewPredOp", "(", "MI", ",", "MBPI", ")", ";", "else", "NewOpcode", "=", "QII", "->", "GetDotNewOp", "(", "MI", ")", ";", "MI", "->", "setDesc", "(", "QII", "->", "get", "("], "ground_truth": ["NewOpcode", ")", ")", ";"], "File": "HexagonVLIWPacketizer", "Func": "PromoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9201, "Length": 43, "Cover_Rate": 0.4479166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCONCAT_VECTORS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "&&"], "ground_truth": ["isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering10", "Func": "LowerCONCAT_VECTORS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9202, "Length": 38, "Cover_Rate": 0.5352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ar2_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "return", "c4x_arn_reg_operand", "(", "op", ",", "mode", ","], "ground_truth": ["AR2_REGNO", ")", ";"], "File": "c4x1", "Func": "ar2_reg_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9203, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", "."], "ground_truth": ["addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";"], "File": "MBlazeInstrInfo5", "Func": "loadRegFromStackSlot", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9204, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9205, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrbq_scatter_offset_p_uv4si", "(", "(", "__builtin_neon_qi", "*", ")", "__base"], "ground_truth": [",", "__offset", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vstrbq_scatter_offset_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9206, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_or_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_porq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "("], "ground_truth": ["__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9207, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-"], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "X86ISelDAGToDAG131", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9208, "Length": 110, "Cover_Rate": 0.3536977491961415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "ContMBB", ".", "begin", "(", ")", ",", "E", "=", "ContMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "(", "*", "It", ")", "->", "removeSuccessor", "(", "LoopHeader", ")", ";", "}", "numLoopcontPatternMatch", "+=", "NumCont", ";", "return"], "ground_truth": ["NumCont", ";"], "File": "AMDILCFGStructurizer1", "Func": "loopcontPatternMatch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9209, "Length": 51, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_s8", "(", "int8_t", "*", "__a", ",", "int8x16x3_t", "__b", ")", "{", "union", "{", "int8x16x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst3v16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu"], "ground_truth": [".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst3q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9210, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "CmpVT", "==", "<STR_LIT>", "||", "CmpVT", "==", "<STR_LIT>", "||", "CmpVT", "==", "<STR_LIT>", "||", "CmpVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CmpVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "isAtom", "(", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "{", "ConstantSDNode", "*", "COp0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ";", "ConstantSDNode", "*", "COp1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "if", "(", "(", "COp0", "&&", "!", "COp0", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "||", "(", "COp1", "&&", "!", "COp1", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCSigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "In", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "EffBits", "=", "In", ".", "getScalarValueSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "+", "<NUM_LIT>", ";", "if", "(", "EffBits", "<=", "<NUM_LIT>", ")", "ExtendOp", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "In", "=", "Op1", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering128", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9211, "Length": 206, "Cover_Rate": 0.3249211356466877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Exit", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "(", "*", "(", "Entry", "->", "pred_begin", "(", ")", ")", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "int", "NumSources", "=", "<NUM_LIT>", ";", "auto", "SE", "=", "PHIInfo", ".", "sources_end", "(", "DestReg", ")", ";", "for", "(", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "SRI", "!=", "SE", ";", "++", "SRI", ")", "{", "NumSources", "++", ";", "}", "if", "(", "NumSources", "==", "<NUM_LIT>", ")", "{", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "replaceRegisterWith", "(", "DestReg", ",", "SourceReg", ")", ";", "}", "else", "{", "const", "DebugLoc", "&", "DL", "=", "Entry", "->", "findDebugLoc", "(", "Entry", "->", "begin", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Entry", ",", "Entry", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "CurrentBackedgeReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "SRI", "!=", "SE", ";", "++", "SRI", ")", "{", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "if", "(", "CurrentRegion", "->", "contains", "(", "(", "*", "SRI", ")", ".", "second", ")", ")", "{", "if", "(", "CurrentBackedgeReg", "==", "<NUM_LIT>", ")", "{", "CurrentBackedgeReg", "=", "SourceReg", ";", "}", "else", "{", "MachineInstr", "*", "PHIDefInstr", "=", "getDefInstr", "(", "SourceReg", ")", ";", "MachineBasicBlock", "*", "PHIDefMBB", "=", "PHIDefInstr", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "CurrentBackedgeReg", ")", ";", "unsigned", "NewBackedgeReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "MachineInstrBuilder", "BackedgePHI", "=", "BuildMI", "(", "*", "PHIDefMBB", ",", "PHIDefMBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewBackedgeReg", ")", ";", "BackedgePHI", ".", "addReg", "(", "CurrentBackedgeReg"], "ground_truth": [")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "createEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9212, "Length": 312, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ",", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "<STR_LIT>", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["dl", ",", "<STR_LIT>", ",", "JTI", ",", "Hi", ")", ";"], "File": "AlphaISelLowering1", "Func": "LowerJumpTable", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9213, "Length": 87, "Cover_Rate": 0.7699115044247787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "k_Barrier", ":", "{", "bool", "Valid", ";", "StringRef", "Name", "=", "<STR_LIT>", "(", ")", ".", "toString", "(", "getBarrier", "(", ")", ",", "Valid", ")", ";", "if", "(", "Valid", ")", "OS", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", "<<", "getBarrier", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_ShiftedImm", ":", "{", "unsigned", "Shift", "=", "getShiftedImmShift", "(", ")", ";", "OS", "<<", "<STR_LIT>", ";", "getShiftedImmVal", "(", ")", "->", "print", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Shift", ")", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_CondCode", ":", "OS", "<<", "<STR_LIT>", "<<", "getCondCode", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_VectorList", ":", "{", "OS", "<<", "<STR_LIT>", ";", "unsigned", "Reg", "=", "getVectorListStart", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "getVectorListCount", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OS", "<<", "Reg", "+", "i", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_VectorIndex", ":", "OS", "<<", "<STR_LIT>", "<<", "getVectorIndex", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_SysReg", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "("], "ground_truth": [")", "<<", "'>'", ";"], "File": "AArch64AsmParser (2)1", "Func": "print", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9214, "Length": 209, "Cover_Rate": 0.5514511873350924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9215, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "<ISA_LIT>AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "const", "static", "MCFixupKindInfo", "InfosBE"], "ground_truth": ["[", "<STR_LIT>", "]", "=", "{"], "File": "ARMAsmBackend48", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9216, "Length": 372, "Cover_Rate": 0.4875491480996068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "addr", "(", ")", "+", "(", "<ISA_LIT>GOTPLT0Num", "+"], "ground_truth": ["num", ")", "*", "GOTPLTEntry", "::", "EntrySize", ";"], "File": "MipsGOTPLT", "Func": "getEntryAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9217, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "call_really_used_regs", "[", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", "]", "&&", "!", "fixed_regs", "[", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", "]", ")", "{", "this_strategy_size", "=", "<NUM_LIT>", ";", "if", "(", "size", ")", "{", "this_strategy_size", "+=", "SIZE_ADD_AX", "(", "size", ")", ";", "}", "this_strategy_size", "+=", "<NUM_LIT>", "*", "num_regs_to_save", ";", "if", "(", "size", "+", "<NUM_LIT>", "*", "num_regs_to_save", "+", "reg_save_bytes", ">", "<NUM_LIT>", ")", "{", "this_strategy_size", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "reg_save_bytes", ")", "this_strategy_size", "--", ";", "if", "(", "this_strategy_size", "<", "strategy_size", ")", "{", "strategy", "=", "restore_a1", ";", "strategy_size", "=", "this_strategy_size", ";", "}", "}", "switch", "(", "strategy", ")", "{", "case", "restore_sp_post_adjust", ":", "break", ";", "case", "restore_sp_pre_adjust", ":", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "restore_sp_partial_adjust", ":", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "size", "+", "<NUM_LIT>", "*", "num_regs_to_save", "+", "reg_save_bytes", "-", "<NUM_LIT>", ")", ")", ")", ";", "size", "=", "<NUM_LIT>", "-", "reg_save_bytes", "-", "<NUM_LIT>", "*", "num_regs_to_save", ";", "break", ";", "case", "restore_a1", ":", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_movsi", "(", "reg", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "size", ")", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "reg", ")", "reg", "=", "gen_rtx_POST_INC", "(", "SImode", ",", "reg", ")", ";", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "++", "i", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_really_used_regs", "[", "i", "]", ")", "{", "rtx", "addr", ";", "if", "(", "reg", ")", "addr"], "ground_truth": ["=", "reg", ";"], "File": "mn103004", "Func": "mn10300_expand_epilogue", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9218, "Length": 262, "Cover_Rate": 0.40061162079510704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_unpackhi_epi64", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_punpckhqdq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ","], "ground_truth": ["(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_unpackhi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9219, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "RegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "RegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "ImmValue", "=", "ImmOp", ".", "getImm", "(", ")", ";", "if", "(", "-", "<NUM_LIT>", "<=", "ImmValue", "&&", "ImmValue", "<=", "<NUM_LIT>", ")", "{", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "MipsAsmParser102", "Func": "expandLoadAddressImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9220, "Length": 101, "Cover_Rate": 0.3726937269372694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "EltNo", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "EltNo", ")", ")", "return", "false", ";", "bool", "HasShuffleIntoBitcast", "=", "false", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "SrcVT", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getVectorNumElements", "(", ")", "!=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "false", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "HasShuffleIntoBitcast", "=", "true", ";", "}", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Elt", "=", "cast", "<", "ConstantSDNode", ">", "(", "EltNo", ")", "->", "getZExtValue", "(", ")", ";", "int", "Idx", "=", "(", "Elt", ">", "NumElems", ")", "?", "-", "<NUM_LIT>", ":", "SVOp", "->", "getMaskElt", "(", "Elt", ")", ";", "V", "=", "(", "Idx", "<", "(", "int", ")", "NumElems", ")", "?", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V"], "ground_truth": ["=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering170", "Func": "CanXFormVExtractWithShuffleIntoLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9221, "Length": 172, "Cover_Rate": 0.4738292011019284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MBlazeISelLowering", "Func": "LowerVASTART", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9222, "Length": 94, "Cover_Rate": 0.7899159663865546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info"], "ground_truth": [",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{"], "File": "PPCTargetTransformInfo22", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9223, "Length": 33, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "VEAsmParser (2)", "Func": "addExpr", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9224, "Length": 32, "Cover_Rate": 0.4155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "WeightedLeaf", "&"], "ground_truth": ["top", "(", ")", "{"], "File": "HexagonISelDAGToDAG1", "Func": "top", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9225, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_add_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_addsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_add_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9226, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableMachineScheduler", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "LanaiSubtarget", "Func": "enableMachineScheduler", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9227, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "riscv_emit_int_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "rtx", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1"], "ground_truth": [")", ";"], "File": "riscv", "Func": "riscv_expand_conditional_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9228, "Length": 29, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand"], "ground_truth": ["(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9229, "Length": 300, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA"], "ground_truth": [",", "CostKind", ")", ";"], "File": "PPCTargetTransformInfo12", "Func": "getIntrinsicInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9230, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_smpyhl", "(", "int", "src1", ",", "int", "src2", ")", "{", "return", "__builtin_c6x_smpyhl", "(", "src1"], "ground_truth": [",", "src2", ")", ";"], "File": "c6x", "Func": "intrinsics__smpyhl", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9231, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_rolv_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_prolvq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_rolv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9232, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HS", "&&", "(", "arc_tune", "==", "ARC_TUNE_ARCHS4X_REL31A", ")", ")", "switch", "(", "get_attr_type", "(", "pred", ")", ")", "{", "case", "TYPE_STORE", ":", "switch", "(", "get_attr_type", "(", "succ", ")", ")", "{", "case", "TYPE_BRCC", ":", "case", "TYPE_BRCC_NO_DELAY_SLOT", ":", "case", "TYPE_LOOP_END", ":", "return", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "break", ";", "case", "TYPE_BRCC"], "ground_truth": [":"], "File": "arc1", "Func": "arc_check_release31a", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9233, "Length": 51, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerArgs", "::", "handleByValParam", "(", "Argument", "*", "Arg", ")", "{", "Function", "*", "Func", "=", "Arg", "->", "getParent", "(", ")", ";", "Instruction", "*", "FirstInst", "=", "&", "(", "Func", "->", "getEntryBlock", "(", ")", ".", "front", "(", ")", ")", ";", "PointerType", "*", "PType", "=", "dyn_cast", "<", "PointerType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ";", "assert", "(", "PType", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "NVPTXLowerArgs11", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9234, "Length": 60, "Cover_Rate": 0.31413612565445026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "DecVal", "=", "(", "Val", "<<", "<NUM_LIT>", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "DecVal", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst"], "ground_truth": [".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "isNeg", "?", "-", "DecVal", ":", "DecVal", ")", ")", ";"], "File": "ARMDisassembler34", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9235, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitEndFunc", "(", ")", "{", "Streamer", ".", "EmitIntValue", "(", "<STR_LIT>", ",", "sizeof", "(", "uint64_t", ")"], "ground_truth": [")", ";"], "File": "WebAssemblyTargetStreamer21", "Func": "emitEndFunc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9236, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmulhq_n_sv4si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqdmulhq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9237, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "<NUM_LIT>", ")", "||", "Idx1", "==", "Idx2"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering10", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9238, "Length": 173, "Cover_Rate": 0.3326923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ConstVec", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "IntrinsicOpcode", "=", "isSigned"], "ground_truth": ["?", "<STR_LIT>", ":"], "File": "ARMISelLowering (2)", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9239, "Length": 115, "Cover_Rate": 0.36741214057507987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getSubReg", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "MCPhysReg", "*", "ImpR", "=", "Op", ".", "isDef", "(", ")", "?", "D", ".", "getImplicitDefs", "("], "ground_truth": [")", ":", "D", ".", "getImplicitUses", "(", ")", ";"], "File": "RDFGraph", "Func": "isFixedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9240, "Length": 45, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "Abs", "=", "B", ".", "buildFAbs", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "const", "APFloat", "C0Val", "(", "<NUM_LIT>", ")", ";", "auto", "C0", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "C1", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "C2", "=", "B", ".", "buildConstant", "(", "S32", ",", "FloatToBits", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Abs"], "ground_truth": [",", "C0", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIVFastIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9241, "Length": 123, "Cover_Rate": 0.44565217391304346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "Copy", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "TVMISelLowering", "Func": "LowerCopyToReg", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9242, "Length": 54, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW"], "ground_truth": [")", "const", "{"], "File": "VideocoreAsmBackend", "Func": "writeNopData", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9243, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "PHIRes", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "PHIRes", ")", ";", "if", "(", "AllAGPRUses", "&&", "numVGPRUses", "&&", "!", "TRI", "->", "isAGPRClass", "(", "RC0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "PHIRes", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC0", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefMI", "&&", "DefMI", "->", "isPHI", "(", ")", ")", "PHIOperands", ".", "insert", "(", "DefMI", ")", ";", "}", "}", "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "<STR_LIT>", ")", "&&", "(", "hasVGPRInput", "||", "numVGPRUses", ">", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "CreatedBB", "=", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ",", "MDT", ")", ";", "}", "while", "(", "!", "PHIOperands", ".", "empty", "(", ")", ")", "{", "processPHINode", "(", "*", "PHIOperands", ".", "pop_back_val", "(", ")"], "ground_truth": [")", ";"], "File": "SIFixSGPRCopies14", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9244, "Length": 477, "Cover_Rate": 0.5631641086186541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>HWWAGeneral", "(", ")", ")", ";", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt"], "ground_truth": ["::", "None", ")", "{"], "File": "TPCTargetMachine", "Func": "addMachineSSAOptimization", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9245, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_f32", "(", "float32_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vdup_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9246, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo"], "ground_truth": ["(", ")", ";"], "File": "HexagonMCTargetDesc33", "Func": "createHexagonMCCodeGenInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9247, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "override", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "("], "ground_truth": [")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";"], "File": "AArch64ISelLowering5", "Func": "shouldExpandShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9248, "Length": 33, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepu64_ps"], "ground_truth": ["(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "File": "avx512vldqintrin", "Func": "_mm_maskz_cvtepu64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9249, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", ")", "Mnemonic", "=", "<STR_LIT>", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "Cpu0AsmParser", "Func": "ParseInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9250, "Length": 212, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getReturnAddrSaveIndex", "(", ")", "const", "{", "return"], "ground_truth": ["ReturnAddrSaveIndex", ";"], "File": "PPCMachineFunctionInfo (2)", "Func": "getReturnAddrSaveIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9251, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";", "return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ","], "ground_truth": ["*", "MMO", ")", ";"], "File": "ARMCallLowering", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9252, "Length": 36, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "PVT", "==", "<STR_LIT>", "||", "PVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "FP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SP", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "IJmpOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin"], "ground_truth": [",", "MMOEnd", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9253, "Length": 263, "Cover_Rate": 0.5239043824701195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirectiveISAVersion", "(", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "!=", "Triple", "::", "amdgcn", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "auto", "ISAVersionStringFromASM", "=", "getToken", "(", ")", ".", "getStringContents", "(", ")", ";", "std", "::", "string", "ISAVersionStringFromSTI", ";", "raw_string_ostream", "ISAVersionStreamFromSTI", "(", "ISAVersionStringFromSTI", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "&", "getSTI", "(", ")", ",", "ISAVersionStreamFromSTI", ")", ";", "if", "(", "ISAVersionStringFromASM", "!=", "ISAVersionStreamFromSTI", ".", "str"], "ground_truth": ["(", ")", ")", "{"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9254, "Length": 83, "Cover_Rate": 0.7155172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "("], "ground_truth": [")", "{"], "File": "CSKYTargetMachine (2)", "Func": "addPreEmitPass", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9255, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorIndexD", "(", ")", "const"], "ground_truth": ["{"], "File": "ARM64AsmParser", "Func": "isVectorIndexD", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9256, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_offset", "(", "float32_t", "*", "__base", ",", "uint32x4_t", "__offset"], "ground_truth": [",", "float32x4_t", "__value", ")", "{"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_offset", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9257, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "__res", "=", "__builtin_mve_vidupq_m_n_uv8hi", "(", "__inactive", ",", "*", "__a", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "+=", "__imm", "*", "<NUM_LIT>", ";", "return", "__res"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vidupq_m_wb_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9258, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "flag_pic", ")", "x", "=", "sparc_legitimize_pic_address", "(", "x", ",", "NULL_RTX", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "x", "=", "copy_to_suggested_reg", "(", "x", ",", "NULL_RTX", ",", "Pmode", ")", ";", "return", "x"], "ground_truth": [";"], "File": "sparc", "Func": "sparc_legitimize_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9259, "Length": 144, "Cover_Rate": 0.37402597402597404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")"], "ground_truth": [";"], "File": "JVMTargetMachine", "Func": "getObjFileLowering", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9260, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x1_t", ")", "{", "__builtin_aarch64_frintndf", "(", "__a", "[", "<NUM_LIT>"], "ground_truth": ["]", ")", "}", ";"], "File": "arm", "Func": "neon2_vrndn_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9261, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "||"], "ground_truth": ["(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isIntRegForSubInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9262, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OutStreamer", "."], "ground_truth": ["hasRawTextSupport", "(", ")", ")", "{"], "File": "LC3bAsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9263, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OA", "=", "TRI", ".", "getSubRegIdxOffset", "(", "RA", ".", "Sub", ")", ";", "unsigned", "SB", "=", "TRI", ".", "getSubRegIdxSize", "(", "RB", ".", "Sub", ")", ";", "unsigned", "OB", "=", "TRI", ".", "getSubRegIdxOffset", "(", "RB", ".", "Sub", ")", ";", "if", "(", "OA", "<=", "OB", "&&", "OA", "+", "SA", ">", "OB", ")", "return", "true", ";", "if", "(", "OB", "<=", "OA", "&&", "OB", "+", "SB", ">", "OA", ")", "return", "true", ";", "return", "false", ";", "}", "assert", "(", "PhysA", "&&", "PhysB", ")", ";", "(", "void", ")", "PhysA", ",", "(", "void", ")", "PhysB", ";", "unsigned", "A", "=", "RA", ".", "Sub", "?", "TRI", ".", "getSubReg", "(", "RA", ".", "Reg", ",", "RA", ".", "Sub", ")", ":", "RA", ".", "Reg", ";", "unsigned", "B", "=", "RB", ".", "Sub", "?", "TRI", ".", "getSubReg", "(", "RB", ".", "Reg", ",", "RB", ".", "Sub", ")", ":", "RB", ".", "Reg", ";", "for", "(", "MCRegAliasIterator", "I", "(", "A", ",", "&", "TRI", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "if", "(", "B", "==", "*"], "ground_truth": ["I", ")", "return", "true", ";"], "File": "RDFGraph", "Func": "alias", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9264, "Length": 167, "Cover_Rate": 0.5798611111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "("], "ground_truth": ["MII", ")", ";"], "File": "OR1KMCCodeEmitter1", "Func": "createOR1KMCCodeEmitter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9265, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", "}", ";"], "File": "AArch64InstrInfo104", "Func": "isCopyInstrImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9266, "Length": 74, "Cover_Rate": 0.5323741007194245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "bool", "MadeChange", "=", "false", ";", "const", "bool", "SpillToAGPR", "=", "EnableSpillVGPRToAGPR", "&&", "ST", ".", "hasMAIInsts", "(", ")", ";", "std", "::", "unique_ptr", "<", "RegScavenger", ">", "RS", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", "||", "SpillVGPRToAGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "SpillToAGPR", "&&", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr"], "ground_truth": [")", ";"], "File": "SILowerSGPRSpills3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9267, "Length": 195, "Cover_Rate": 0.31001589825119236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "*", "Addr", "=", "(", "void", "*", ")", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "for", "(", "int", "x", "=", "<NUM_LIT>", ";", "x", "<", "<NUM_LIT>", ";", "++", "x", ")", "JCE", ".", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "EmitBranchToAt", "(", "Addr", ",", "Fn"], "ground_truth": [")", ";"], "File": "AlphaJITInfo4", "Func": "emitFunctionStub", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9268, "Length": 45, "Cover_Rate": 0.4368932038834951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsSERegisterInfo24", "Func": "getLoadStoreOffsetAlign", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9269, "Length": 51, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["Reg", ")", ")", ";"], "File": "RISCVDisassembler11", "Func": "DecodeGPRCRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9270, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "unsigned", "Hi4", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Lo12", "=", "Value", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Hi4", "<<", "<NUM_LIT>", ")", "|", "(", "Lo12", ")", ";", "return", "Value", ";", "}", "return", "Value"], "ground_truth": [";"], "File": "LEGAsmBackend", "Func": "adjustFixupValue", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9271, "Length": 59, "Cover_Rate": 0.6413043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64TargetTransformInfo18", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9272, "Length": 318, "Cover_Rate": 0.6625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";", "}", "if", "(", "HasDstSel", "&&", "(", "Ops", "[", "<NUM_LIT>", "]", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "AMDGPUInstPrinter1", "Func": "allOpsDefaultValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9273, "Length": 40, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ToW", "==", "<NUM_LIT>", "&&", "isNEONi64splat"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9274, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg2_stmt", "=", "va_list_skip_additions", "(", "gimple_phi_arg_def", "(", "offset_stmt", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "arg1_stmt", "==", "NULL", "||", "!", "is_gimple_assign", "(", "arg1_stmt", ")", "||", "arg2_stmt", "==", "NULL", "||", "!", "is_gimple_assign", "(", "arg2_stmt", ")", ")", "goto", "escapes", ";", "code1", "=", "gimple_assign_rhs_code", "(", "arg1_stmt", ")", ";", "code2", "=", "gimple_assign_rhs_code", "(", "arg2_stmt", ")", ";", "if", "(", "code1", "==", "COMPONENT_REF", "&&", "(", "code2", "==", "MINUS_EXPR", "||", "code2", "==", "PLUS_EXPR", ")", ")", ";", "else", "if", "(", "code2", "==", "COMPONENT_REF", "&&", "(", "code1", "==", "MINUS_EXPR", "||", "code1", "==", "PLUS_EXPR", ")", ")", "{", "gimple", "tem", "=", "arg1_stmt", ";", "code2", "=", "code1", ";", "arg1_stmt", "=", "arg2_stmt", ";", "arg2_stmt", "=", "tem", ";", "}", "else", "goto", "escapes", ";", "if", "(", "!", "tree_fits_shwi_p", "(", "gimple_assign_rhs2", "(", "arg2_stmt", ")", ")", ")", "goto", "escapes", ";", "sub", "=", "tree_to_shwi", "(", "gimple_assign_rhs2", "(", "arg2_stmt", ")", ")", ";", "if", "(", "code2", "==", "MINUS_EXPR", ")", "sub", "=", "-", "sub", ";", "if", "(", "sub", "<", "-", "<NUM_LIT>", "||", "sub", ">", "-", "<NUM_LIT>", ")", "goto", "escapes", ";", "arg1", "=", "gimple_assign_rhs1", "(", "arg1_stmt", ")", ";", "arg2", "=", "gimple_assign_rhs1", "(", "arg2_stmt", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "==", "SSA_NAME", ")", "{", "arg2_stmt", "=", "va_list_skip_additions", "(", "arg2", ")", ";", "if", "(", "arg2_stmt", "==", "NULL", "||", "!", "is_gimple_assign", "(", "arg2_stmt", ")", "||", "gimple_assign_rhs_code", "(", "arg2_stmt", ")", "!=", "COMPONENT_REF", ")", "goto", "escapes", ";", "arg2", "=", "gimple_assign_rhs1", "(", "arg2_stmt", ")", ";", "}", "if", "(", "arg1", "!=", "arg2", ")", "goto", "escapes", ";", "if", "(", "TREE_CODE", "(", "arg1", ")", "!=", "COMPONENT_REF", "||", "TREE_OPERAND", "(", "arg1", ",", "<NUM_LIT>", ")", "!=", "va_list_gpr_counter_field", "||", "get_base_address", "(", "arg1", ")", "!=", "base", ")", "goto", "escapes", ";", "cfun", "->", "va_list_fpr_size", "|=", "<NUM_LIT>", ";", "return", "false", ";", "}", "if", "(", "offset_stmt", "&&", "is_gimple_assign", "(", "offset_stmt", ")", "&&", "gimple_assign_rhs_code", "(", "offset_stmt", ")", "==", "COMPONENT_REF", ")", "offset", "=", "gimple_assign_rhs1", "(", "offset_stmt", ")", ";", "}", "if", "(", "TREE_CODE", "(", "offset", ")", "!=", "COMPONENT_REF", "||", "TREE_OPERAND", "(", "offset", ",", "<NUM_LIT>", ")", "!=", "va_list_gpr_counter_field", "||", "get_base_address", "(", "offset", ")", "!=", "base", ")", "goto", "escapes", ";", "else", "cfun", "->", "va_list_fpr_size", "|=", "<NUM_LIT>", ";", "return", "false", ";", "escapes", ":", "si", "->", "va_list_escapes", "=", "true", ";", "return", "false"], "ground_truth": [";"], "File": "alpha4", "Func": "alpha_stdarg_optimize_hook", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9275, "Length": 339, "Cover_Rate": 0.46502057613168724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_vsx_xxpermdi_v2df", "(", "rtx_tmp0", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_vsx_xxpermdi_v2df", "(", "rtx_tmp1", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "rtx_tmp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "rtx_tmp3", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "if", "(", "signed_convert"], "ground_truth": [")", "{"], "File": "rs6000", "Func": "rs6000_generate_vsigned2_code", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9276, "Length": 53, "Cover_Rate": 0.35570469798657717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "n", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "+"], "ground_truth": ["intlog2", "(", "n", "/", "<NUM_LIT>", ")", ";"], "File": "operand", "Func": "intlog2", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9277, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind"], "ground_truth": [")", "const", "override", "{"], "File": "VEAsmBackend1", "Func": "getFixupKindInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9278, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STI", ".", "hasLoadStoreOnCond", "(", ")", ")", "return", "false", ";", "if", "(", "Pred", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "(", "STI", ".", "hasLoadStoreOnCond2", "(", ")", "&&", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "CondCycles", "=", "<NUM_LIT>", ";", "TrueCycles", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "SystemZInstrInfo42", "Func": "canInsertSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9279, "Length": 112, "Cover_Rate": 0.6627218934911243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameObjSize", "=", "std", "::", "max", "(", "Flags", ".", "getByValSize", "(", ")", ",", "RegAreaSize", ")", ";", "int", "FrameObjOffset", ";", "if", "(", "RegAreaSize", ")", "FrameObjOffset", "=", "(", "int", ")", "CC", ".", "reservedArgArea", "(", ")", "-", "(", "int", ")", "(", "(", "CC", ".", "intArgRegs", "(", ")", ".", "size", "(", ")", "-", "FirstReg", ")", "*", "GPRSizeInBytes", ")", ";", "else", "FrameObjOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "FrameObjSize", ",", "FrameObjOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "if", "(", "!", "NumRegs"], "ground_truth": [")", "return", ";"], "File": "MipsISelLowering127", "Func": "copyByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9280, "Length": 111, "Cover_Rate": 0.31092436974789917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setParent", "(", "nullptr", ")", ";", "setBBSelectRegOut", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "MBBMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9281, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasDisp", "&&", "MSrc", ".", "isReg", "(", ")", ")", "MSrc", ".", "setIsKill", "(", "false", ")", ";", "MachineInstrBuilder", "MIM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "MOp", ")", ")", ".", "addOperand", "(", "MSrc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addDisp", "(", "hasDisp", "?", "Disp", ":", "ZeroDisp", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "MIO", "=", "BuildMI", "(", "*", "BB", ",", "(", "MachineInstr", "*", ")", "MIM", ",", "DL", ",", "TII", "->", "get", "(", "FOp", ")", ",", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "VSrc", ")", ")", ")", ".", "addReg", "(", "VSrc", ")", ".", "addOperand", "(", "MSrc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addDisp", "(", "hasDisp", "?", "Disp", ":", "ZeroDisp", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIM", ".", "addReg", "(", "MIO", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg"], "ground_truth": ["(", ")", ",", "RegState", "::", "Kill", ")", ";"], "File": "X86ISelLowering149", "Func": "EmitLoweredAtomicFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9282, "Length": 161, "Cover_Rate": 0.47076023391812866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "return", "Reloc", "::"], "ground_truth": ["Static", ";"], "File": "Z80oldTargetMachine", "Func": "getEffectiveRelocModel", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9283, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX9_DL64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "<NUM_LIT>", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>64", ",", "MI", ",", "QW", ","], "ground_truth": ["Address", ")", ";"], "File": "AMDGPUDisassembler", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9284, "Length": 210, "Cover_Rate": 0.3553299492385787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "::", "getAddressableNumVGPRs", "(", "MCSubtargetInfo"], "ground_truth": ["::", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9285, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "::", "Ptr", "CreateImm", "(", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "enum", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool", "IsFPImm", "=", "false", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "="], "ground_truth": ["IsFPImm", ";"], "File": "AMDGPUAsmParser52", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9286, "Length": 53, "Cover_Rate": 0.6235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::"], "ground_truth": ["MO_RegisterLiveOut", ":"], "File": "ARMExpandPseudoInsts73", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9287, "Length": 46, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Params", ".", "clear", "(", ")", ";", "Results", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "clearParamsAndResults", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9288, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ContainerVT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "VL", "=", "VecVT", ".", "isFixedLengthVector", "(", ")", "?", "DAG", ".", "getConstant", "(", "VecVT", ".", "getVectorNumElements", "(", ")", ","], "ground_truth": ["DL", ",", "XLenVT", ")", ":", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ")", ";"], "File": "RISCVISelLowering1", "Func": "getDefaultVLOps", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9289, "Length": 55, "Cover_Rate": 0.4198473282442748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "(", "GET_MODE_SIZE", "(", "mode", ")"], "ground_truth": ["+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "File": "frv", "Func": "frv_class_max_nregs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9290, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "epilogue_p", "<", "<NUM_LIT>", "||", "current_function_interrupt", "||", "!", "call_used_regs", "[", "temp", "]", "||", "fixed_regs", "[", "temp", "]", ")", "temp", "=", "-", "<NUM_LIT>", ";", "if", "(", "temp", "<", "<NUM_LIT>", "&&", "!", "current_function_interrupt", "&&", "epilogue_p", ">=", "<NUM_LIT>", ")", "{", "HARD_REG_SET", "temps", "=", "(", "regs_invalidated_by_call", "&", "~", "fixed_reg_set", "&", "savable_regs", ")", ";", "if", "(", "epilogue_p", ">", "<NUM_LIT>", ")", "{", "int", "nreg", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "return_rtx", ")", "{", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ";", "if", "(", "BASE_RETURN_VALUE_REG", "(", "mode", ")", "==", "FIRST_RET_REG", ")", "nreg", "=", "hard_regno_nregs", "(", "FIRST_RET_REG", ",", "mode", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nreg", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "FIRST_RET_REG", "+", "i", ")", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "EH_RETURN_STACKADJ_REGNO", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "EH_RETURN_DATA_REGNO", "(", "i", ")", ")", ";", "}", "}", "if", "(", "epilogue_p", "<=", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "FIRST_PARM_REG", ";", "i", "<", "FIRST_PARM_REG", "+", "NPARM_REGS", "(", "SImode", ")", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "i", ")", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "STATIC_CHAIN_REGNUM", ")", ";", "}", "temp", "=", "scavenge_reg", "(", "&", "temps", ")", ";", "}", "if", "(", "temp", "<", "<NUM_LIT>", "&&", "live_regs_mask", ")", "{", "HARD_REG_SET", "temps", ";", "temps", "=", "*", "live_regs_mask", ";", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "REGNO", "(", "reg", ")", ")", ";", "temp", "=", "scavenge_reg", "(", "&", "temps"], "ground_truth": [")", ";"], "File": "sh", "Func": "output_stack_adjust", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9291, "Length": 253, "Cover_Rate": 0.3337730870712401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "<STR_LIT>", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ","], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9292, "Length": 126, "Cover_Rate": 0.34332425068119893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ASM_WEAKEN_DECL", "(", "asm_out_file", ",", "decl", ",", "name", ",", "<NUM_LIT>", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "targetm", ".", "asm_out", ".", "assemble_visibility", "(", "decl", ",", "VISIBILITY_HIDDEN", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "name", ",", "decl", ")", ";", "}", "else", "{", "switch_to_section", "(", "text_section", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "}", "DECL_INITIAL", "(", "decl", ")", "=", "make_node", "(", "BLOCK", ")", ";", "current_function_decl", "="], "ground_truth": ["decl", ";"], "File": "rs60005", "Func": "rs6000_code_end", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9293, "Length": 122, "Cover_Rate": 0.4728682170542636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "Function", "::", "WeakAnyLinkage", ":", "case", "Function", "::", "WeakODRLinkage", ":", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "}", "else", "{", "O", "<<", "TAI", "->", "getWeakRefDirective", "(", ")", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "}", "break", ";", "}", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ",", "AFI", "->", "getAlign", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", ";", "O", "<<", "<STR_LIT>", ";", "InCPMode", "=", "false", ";", "}", "else", "{", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ")", ";", "}", "O", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "if", "(", "++", "I", "==", "MF", ".", "end", "(", ")", "&&", "MF", ".", "front", "(", ")", ".", "empty", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";"], "ground_truth": ["++", "II", ")", "{"], "File": "ARMAsmPrinter20", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9294, "Length": 293, "Cover_Rate": 0.6425438596491229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "insertComparison", "(", "CmpConstants", "Helper", ",", "InsertInfo", "I", ",", "unsigned", "ResReg", ",", "<STR_LIT>", "Cond", ",", "unsigned", "LHSReg", ",", "unsigned", "RHSReg", ",", "unsigned", "PrevRes", ")", "const", "{", "auto", "CmpI", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "ComparisonOpcode", ")", ")", ".", "addUse", "(", "LHSReg", ")", ".", "addUse", "(", "RHSReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "if", "(", "Helper", ".", "ReadFlagsOpcode", "!=", "<STR_LIT>", ")", "{", "auto", "ReadI", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "ReadFlagsOpcode", ")", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMInstructionSelector1", "Func": "insertComparison", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9295, "Length": 135, "Cover_Rate": 0.5672268907563025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int32_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "<NUM_LIT>", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMISelLowering186", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9296, "Length": 102, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "IsLittleEndian", "=", "true", ";", "StackGrowsUp", "=", "false", ";", "DollarIsPC", "="], "ground_truth": ["false", ";"], "File": "UPTMCAsmInfo", "Func": "UPTMCAsmInfo", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9297, "Length": 22, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "HasHardFloat"], "ground_truth": [";"], "File": "PPCSubtarget", "Func": "useSoftFloat", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9298, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isKZeroMasked", "(", ")", "const"], "ground_truth": ["{"], "File": "X86InstrFMA3Info", "Func": "isKZeroMasked", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9299, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")"], "ground_truth": ["__builtin_neon_vclsv8hi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vclsq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9300, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v1si", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpsub32s", "(", "__v1si", "__A", ",", "__v1si", "__B", ")", "{", "return", "__builtin_vis_fpsub32s", "(", "__A", ",", "__B", ")"], "ground_truth": [";"], "File": "visintrin", "Func": "__vis_fpsub32s", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9301, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "gbz80", ",", "false", ">"], "ground_truth": ["X", "(", "The<ISA_LIT>Z80Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "GBZ80TargetInfo (2)", "Func": "LLVMInitializeGBZ80TargetInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9302, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "PPCInstrInfo (3)", "Func": "RemoveBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9303, "Length": 193, "Cover_Rate": 0.8212765957446808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "TD", "->", "getPointerSize", "(", ")", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FrameAddr", ",", "Offset", ")", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ",", "NULL"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9304, "Length": 142, "Cover_Rate": 0.8765432098765432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "ClassifyGlobalReference", "(", "GV", ",", "MF", ".", "getTarget", "(", ")", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "MinOffset", "=", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "UseInstr", ":", "MRI", ".", "use_nodbg_instructions", "(", "Dst", ")", ")", "{", "if", "(", "UseInstr", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_PTR_ADD", ")", "return", "false", ";", "auto", "Cst", "=", "getIConstantVRegValWithLookThrough", "(", "UseInstr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Cst", ")", "return", "false", ";", "MinOffset", "=", "std", "::", "min", "(", "MinOffset", ",", "Cst", "->", "Value", ".", "getZExtValue", "(", ")", ")", ";", "}", "uint64_t", "CurrOffset", "=", "GlobalOp", "."], "ground_truth": ["getOffset", "(", ")", ";"], "File": "AArch64PreLegalizerCombiner2", "Func": "matchFoldGlobalOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9305, "Length": 141, "Cover_Rate": 0.47796610169491527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer"], "ground_truth": [")", ";"], "File": "SHUXITargetStreamer", "Func": "getStreamer", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9306, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "gen_frame_mem", "(", "Pmode", ",", "addr", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "nios2", "Func": "save_reg", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9307, "Length": 23, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sra_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psrad128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B"], "ground_truth": [",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_sra_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9308, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_srlv_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psrlv4si_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")"], "ground_truth": ["__Y", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_srlv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9309, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pops_needed", "=", "<NUM_LIT>", ";", "if", "(", "reg_containing_return_addr", "==", "-", "<NUM_LIT>", ")", "{", "regs_to_pop", "|=", "<NUM_LIT>", "<<", "LR_REGNUM", ";", "++", "pops_needed", ";", "}", "if", "(", "TARGET_BACKTRACE", ")", "{", "regs_to_pop", "|=", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", "|", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ";", "pops_needed", "+=", "<NUM_LIT>", ";", "}", "if", "(", "pops_needed", "==", "<NUM_LIT>", ")", "{", "if", "(", "crtl", "->", "calls_eh_return", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "SP_REGNUM", ",", "ARM_EH_STACKADJ_REGNUM", ")", ";", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_containing_return_addr", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_containing_return_addr", ")", ";", "}", "else", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_containing_return_addr", ")", ";", "return", ";", "}", "else", "if", "(", "!", "TARGET_INTERWORK", "&&", "!", "TARGET_BACKTRACE", "&&", "!", "is_called_in_ARM_mode", "(", "current_function_decl", ")", "&&", "!", "crtl", "->", "calls_eh_return", "&&", "!", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "PC_REGNUM", ")", ";", "return", ";", "}", "regs_available_for_popping", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "size", "=", "<NUM_LIT>", ";", "else", "{", "if", "(", "crtl", "->", "return_rtx", "!=", "<NUM_LIT>", ")", "mode", "=", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ";", "else", "mode", "=", "DECL_MODE", "(", "DECL_RESULT", "(", "current_function_decl", ")", ")", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "else", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", "|", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "regs_available_for_popping", "=", "(", "<NUM_LIT>", "<<", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";", "}", "for", "(", "available", "=", "regs_available_for_popping", ",", "required", "=", "regs_to_pop", ";", "required", "!=", "<NUM_LIT>", "&&", "available", "!=", "<NUM_LIT>", ";", "available", "&=", "~", "(", "available", "&", "-", "available", ")", ",", "required", "&=", "~", "(", "required", "&", "-", "required", ")", ")", "--", "pops_needed", ";", "if", "(", "available", ">", "<NUM_LIT>", ")", "regs_available_for_popping", "&=", "~", "available", ";", "else", "if", "(", "pops_needed", ")", "{", "if", "(", "regs_available_for_popping", "==", "<NUM_LIT>", "&&", "reg_containing_return_addr", "=="], "ground_truth": ["LAST_ARG_REGNUM", ")", "{"], "File": "arm6", "Func": "thumb_exit", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9310, "Length": 383, "Cover_Rate": 0.4537914691943128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "uint32_t", "FP32Denormals", "=", "ST", ".", "hasFP32Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "uint32_t", "FP64Denormals", "=", "ST", ".", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "("], "ground_truth": ["FP64Denormals", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9311, "Length": 61, "Cover_Rate": 0.8472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "return", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ","], "ground_truth": ["false", ")", ";"], "File": "M88kAsmParser", "Func": "parseRegister", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9312, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64TargetMachine15", "Func": "getSubtargetImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9313, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", "==", "<STR_LIT>", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "else", "FPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "if", "(", "RI", ".", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getRARegister", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printHex32", "(", "CPUBitmask", ")", ";", "O", "<<", "','", "<<", "<ISA_LIT>FI", "->", "getCPUTopSavedRegOff", "(", ")", "<<", "'\\n'", ";", "O", "<<", "<STR_LIT>", ";", "printHex32", "(", "FPUBitmask", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>FI", "->"], "ground_truth": ["getFPUTopSavedRegOff", "(", ")", "<<", "'\\n'", ";"], "File": "MipsAsmPrinter54", "Func": "printSavedRegsBitmask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9314, "Length": 144, "Cover_Rate": 0.5950413223140496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "<NUM_LIT>", "-", "TFI", "->", "hasFP", "(", "MF", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "<NUM_LIT>", "-", "TFI", "->", "hasFP", "(", "MF", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsRegisterInfo30", "Func": "getRegPressureLimit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9315, "Length": 69, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_extractf64x2_pd", "(", "__m256d", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_extractf64x2_256_mask", "(", "(", "__v4df", ")", "__A", ",", "__imm", ","], "ground_truth": ["(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_extractf64x2_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9316, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_aarch64_addhn2v2di", "(", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vaddhn_high_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9317, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "assert", "(", "!", "BytesAdded", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "TBB", ")", "return", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "WebAssemblyInstrInfo1", "Func": "insertBranch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9318, "Length": 135, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "switch", "(", "fcode", ")", "{", "case", "IA64_BUILTIN_BSP", ":", "if", "(", "!", "target", "||", "!", "register_operand", "(", "target", ",", "DImode", ")", ")", "target", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_bsp_value", "(", "target", ")", ")", ";", "target", "=", "convert_memory_address", "(", "ptr_mode", ",", "target", ")", ";", "return", "target", ";", "case", "IA64_BUILTIN_FLUSHRS", ":", "emit_insn", "(", "gen_flushrs", "(", ")", ")", ";", "return", "const0_rtx", ";", "case", "IA64_BUILTIN_INFQ", ":", "case", "IA64_BUILTIN_HUGE_VALQ", ":", "{", "machine_mode", "target_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "REAL_VALUE_TYPE", "inf", ";", "rtx", "tmp", ";", "real_inf", "(", "&", "inf", ")", ";", "tmp", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "inf", ",", "target_mode", ")", ";", "tmp", "=", "validize_mem", "(", "force_const_mem", "(", "target_mode", ",", "tmp", ")", ")", ";", "if", "(", "target", "==", "<NUM_LIT>", ")", "target", "=", "gen_reg_rtx", "(", "target_mode", ")", ";", "emit_move_insn", "(", "target", ",", "tmp", ")", ";", "return", "target", ";", "}", "case", "IA64_BUILTIN_FABSQ", ":", "case", "IA64_BUILTIN_COPYSIGNQ"], "ground_truth": [":"], "File": "ia644", "Func": "ia64_expand_builtin", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9319, "Length": 151, "Cover_Rate": 0.7294685990338164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Index", "=", "Base", "+", "M", ";", "assert", "(", "(", "Index", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "Index", "<", "RawMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "ShuffleMask", ".", "push_back", "("], "ground_truth": ["Index", ")", ";"], "File": "X86ShuffleDecode34", "Func": "DecodePSHUFBMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9320, "Length": 36, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLoadData", "(", "LoopData"], "ground_truth": ["*", "val", ")", "{"], "File": "TPCCostModelEmitter", "Func": "setLoadData", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9321, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "=", "Fn", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions"], "ground_truth": ["(", "MBB", ")", ";"], "File": "Thumb2ITBlockPass2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9322, "Length": 111, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "int", "c", ";", "__vector", "signed", "int", "zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "a", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m1", ")", ";", "b", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m2", ")", ";", "c", "=", "vec_vmsumshm", "(", "a", ",", "b", ",", "zero", ")", ";", "return", "(", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128_t", ")", "c", ",", "<NUM_LIT>", ")"], "ground_truth": [")", ";"], "File": "mmintrin4", "Func": "_mm_madd_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9323, "Length": 69, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Ws2", ")", ".", "addReg", "(", "Ws1", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Ws2", ")", ".", "addReg", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "emitFEXP2_W_1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9324, "Length": 95, "Cover_Rate": 0.49222797927461137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "StartIdx", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "std", "::", "find", "(", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "end", "(", ")", ",", "i", ")", "!=", "Ops", ".", "end", "(", ")", ")", "{", "MIB", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "StackMaps", "::", "IndirectMemRefOp", ")", ")", ";", "MIB", ".", "addOperand", "(", "MachineOperand", "::", "CreateFI"], "ground_truth": ["(", "FrameIndex", ")", ")", ";"], "File": "X86InstrInfo103", "Func": "foldPatchpoint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9325, "Length": 84, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "&&", "!"], "ground_truth": ["df_regs_ever_live_p", "(", "new_reg", ")", ")", "return", "<NUM_LIT>", ";"], "File": "m32r", "Func": "m32r_hard_regno_rename_ok", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9326, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>CallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "return", "CC_<ISA_LIT>"], "ground_truth": [";"], "File": "AMDGPUISelLowering103", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9327, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_x_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ","], "ground_truth": ["mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vhsubq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9328, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "VT", ".", "isScalarInteger", "(", ")", "&&", "TLI", "->", "isTypeLegal", "(", "VT"], "ground_truth": [")", ")", ";"], "File": "SystemZTargetTransformInfo", "Func": "hasDivRemOp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9329, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addHiImm16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ConstExpr", "->", "getValue", "(", ")", ">>", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "SymbolRefExpr", "&&", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_HI", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "LanaiAsmParser10", "Func": "addHiImm16Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9330, "Length": 144, "Cover_Rate": 0.7024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getVType", "(", "SmallString", "<", "<NUM_LIT>", ">", "&", "Buf", ")", "const", "{", "assert", "(", "Kind", "==", "KindTy", "::", "VType", "&&", "<STR_LIT>", ")", ";", "Buf", ".", "append", "(", "getSEWStr", "(", "VType", ".", "Sew", ")", ")", ";", "Buf", ".", "append", "(", "<STR_LIT>", ")", ";", "Buf", ".", "append", "(", "getLMULStr", "(", "VType", ".", "Lmul", ")", ")", ";", "return", "Buf", ".", "str"], "ground_truth": ["(", ")", ";"], "File": "RISCVAsmParser36", "Func": "getVType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9331, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "EVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskInReg", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ";", "if", "(", "MaskC", ")", "MaskInReg", "=", "DAG", ".", "getTargetConstant", "(", "MaskC", "->", "getSExtValue", "("], "ground_truth": [")", ",", "dl", ",", "MaskVT", ")", ";"], "File": "X86ISelLowering171", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9332, "Length": 80, "Cover_Rate": 0.33195020746887965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgezq_f64", "(", "float64x2_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vcgezq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9333, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "hasExtenderForIndex", "(", "MCInst", "const", "&", "MCB", ",", "size_t", "Index", ")", "{", "return", "extenderForIndex", "(", "MCB", ",", "Index", ")", "!="], "ground_truth": ["nullptr", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "hasExtenderForIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9334, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "VOIDmode", ":", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "case", "DImode", ":", "cum", "->", "arg_words", "+=", "(", "cum", "->", "arg_words", "&", "<NUM_LIT>", ")", ";", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "case", "TImode", ":", "cum", "->", "arg_words", "+=", "(", "cum", "->", "arg_words", "&", "<NUM_LIT>", ")", ";", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "}", "if", "(", "*", "arg_words", ">=", "(", "unsigned", ")", "MAX_ARGS_IN_REGISTERS", ")", "{", "if", "(", "TARGET_DEBUG_D_MODE", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "struct_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ret", "=", "<NUM_LIT>", ";", "}", "else", "{", "gcc_assert", "(", "regbase", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "type", "||", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", "||", "!", "named", "||", "!", "TYPE_SIZE_UNIT", "(", "type", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_SIZE_UNIT", "(", "type", ")", ")", ")", "ret", "=", "gen_rtx_REG", "(", "mode", ",", "regbase", "+", "*", "arg_words", "+", "bias", ")", ";", "else", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "REAL_TYPE", "&&", "TYPE_PRECISION", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "BITS_PER_WORD", "&&", "tree_fits_shwi_p", "(", "bit_position", "(", "field", ")", ")", "&&", "int_bit_position", "(", "field", ")", "%", "BITS_PER_WORD", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "!", "field", "||", "mode", "==", "DFmode", ")", "ret", "=", "gen_rtx_REG", "(", "mode", ",", "regbase", "+", "*", "arg_words", "+", "bias", ")", ";", "else", "{", "unsigned", "int", "chunks", ";", "HOST_WIDE_INT", "bitpos", ";", "unsigned", "int", "regno", ";", "unsigned", "int", "i", ";", "chunks", "=", "tree_to_uhwi", "(", "TYPE_SIZE_UNIT", "(", "type", ")", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "chunks", "+", "*", "arg_words", "+", "bias", ">", "(", "unsigned", ")", "MAX_ARGS_IN_REGISTERS", ")", "chunks", "=", "MAX_ARGS_IN_REGISTERS", "-", "*", "arg_words", "-", "bias", ";", "ret", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "chunks", ")", ")", ";", "bitpos", "=", "<NUM_LIT>", ";", "regno", "=", "regbase", "+", "*", "arg_words", "+", "bias", ";", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<"], "ground_truth": ["chunks", ";", "i", "++", ")", "{"], "File": "iq20003", "Func": "iq2000_function_arg", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9335, "Length": 342, "Cover_Rate": 0.45118733509234826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Idx", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "SubVec", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering114", "Func": "LowerINSERT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9336, "Length": 51, "Cover_Rate": 0.3722627737226277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MachineInstr", "*", "ZExt", "=", "nullptr", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ZExt", "=", "&", "Use", ";", "if", "(", "!", "ZExt", ")", "continue", ";", "MachineInstr", "*", "FlagsDefMI", "=", "findFlagsImpDef", "(", "MI", ".", "getParent", "(", ")", ",", "MachineBasicBlock", "::", "reverse_iterator", "(", "&", "MI", ")", ")", ";", "if", "(", "!", "FlagsDefMI", ")", "continue", ";", "if", "(", "impUsesFlags", "(", "FlagsDefMI", ")", ")", "continue", ";", "++", "NumSubstZexts", ";", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "Register", "ZeroReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "InsertReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "FlagsDefMI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->"], "ground_truth": ["get", "(", "<STR_LIT>", ")", ",", "ZeroReg", ")", ";"], "File": "X86FixupSetCC11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9337, "Length": 214, "Cover_Rate": 0.6149425287356322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_QImode", ":", "gen", "=", "gen_aarch64_atomic_casqi", ";", "break", ";", "case", "E_HImode", ":", "gen", "=", "gen_aarch64_atomic_cashi", ";", "break", ";", "case", "E_SImode", ":", "gen", "=", "gen_aarch64_atomic_cassi", ";", "break", ";", "case", "E_DImode", ":", "gen", "=", "gen_aarch64_atomic_casdi", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "rval", ",", "expected", ")", ")", ";", "emit_insn", "(", "gen", "(", "rval", ",", "mem", ",", "desired"], "ground_truth": [",", "model", ")", ")", ";"], "File": "aarch645", "Func": "aarch64_gen_atomic_cas", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9338, "Length": 67, "Cover_Rate": 0.5317460317460317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "vec_ste", "(", "vec_float4", "a", ",", "int", "b", ",", "float", "*", "c", ")", "{", "vec_ste", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "b", ",", "("], "ground_truth": ["unsigned", "int", "*", ")", "(", "c", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_ste", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9339, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "UseContinueLogical", ")", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ":", "getBranchZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "<STR_LIT>", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "<STR_LIT>", ",", "DL", ")", ";", "}", "else", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getContinueNzeroOpcode", "(", "OldOpcode", ")", ":", "getContinueZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "R600MachineCFGStructurizer", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9340, "Length": 86, "Cover_Rate": 0.38738738738738737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mask", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "rtx", "bi", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "static", "unsigned", "char", "const", "shufa", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "unsigned", "char", "const", "insna", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STATIC_CHAIN_REGNUM", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STATIC_CHAIN_REGNUM", "}", ";", "shufc", "=", "force_reg", "(", "TImode", ",", "array_to_constant", "(", "TImode", ",", "shufa", ")", ")", ";", "insnc", "=", "force_reg", "(", "V4SImode", ",", "array_to_constant", "(", "V4SImode", ",", "insna", ")", ")", ";", "emit_insn", "(", "gen_shufb", "(", "shuf", ",", "fnaddr", ",", "cxt", ",", "shufc", ")", ")", ";", "emit_insn", "(", "gen_vrotlv4si3", "(", "rotl", ",", "shuf", ",", "spu_const", "(", "V4SImode", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ")", ";"], "File": "spu", "Func": "spu_trampoline_init", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9341, "Length": 161, "Cover_Rate": 0.3138401559454191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "suffix", "=", "<STR_LIT>", ";", "switch", "(", "(", "sz", "<<", "<NUM_LIT>", ")", "|", "(", "regi", "%", "<NUM_LIT>", ")", ")", "{", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "continue", ";", "}", "sprintf", "(", "&", "canon_reg_names", "[", "speci", "]", "[", "regi", "]", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "regi", "/", "<NUM_LIT>", ",", "suffix", ")", ";", "}", "}", "switch", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "speci", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "pru", "Func": "pru_asm_regname", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9342, "Length": 192, "Cover_Rate": 0.49740932642487046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "value", "*", "merge_cells", "(", "value", "*", "cl1", ",", "value", "*", "cl2", ")", "const", "{", "auto", "b1", "=", "std", "::", "get", "<", "cell", ">", "(", "*", "cl1", ")", ".", "b", ";", "auto", "b2", "=", "std", "::", "get", "<", "cell", ">", "(", "*"], "ground_truth": ["cl2", ")", ".", "b", ";"], "File": "TVMReFunc", "Func": "merge_cells", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9343, "Length": 46, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", ".", "usesFunctionDescriptors", "(", ")", "&&", "!", "hasNest", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "isTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "RegVT", ")", ")", ";", "}", "if", "(", "isTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SPDiff", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", "||", "Subtarget", ".", "isAIXABI", "(", ")", ")", "&&", "!", "isPatchPoint", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "RegVT", ")", ")", ";", "if", "(", "isVarArg", "&&", "Subtarget", ".", "is32BitELFABI", "(", ")", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "("], "ground_truth": [")", ",", "CallConv", ")", ";"], "File": "PPCISelLowering151", "Func": "buildCallOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9344, "Length": 209, "Cover_Rate": 0.4336099585062241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>"], "ground_truth": [")", ">=", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo (2)", "Func": "hasPseudoInstrPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9345, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "Instruction", "::", "Mul", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Start", ",", "End", ";", "if", "(", "TII", "->", "isRxSBGMask", "(", "Imm", ".", "getZExtValue", "(", ")", ",", "BitSize", ",", "Start", ",", "End", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr"], "ground_truth": [":"], "File": "SystemZTargetTransformInfo", "Func": "getIntImmCostInst", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9346, "Length": 239, "Cover_Rate": 0.3842443729903537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "XCoreTargetMachine1", "Func": "createPassConfig", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9347, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "avr_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "regno", ">=", "REG_X"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "avr4", "Func": "avr_hard_regno_mode_ok", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9348, "Length": 38, "Cover_Rate": 0.8085106382978723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ImmVal", "&", "SupportedMask", ")", "!=", "ImmVal", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "uint64_t", "LoMask", "=", "<NUM_LIT>", ";", "uint64_t", "HiMask", "=", "<NUM_LIT>", ";", "uint64_t", "ImmLo", "=", "(", "ImmVal", "&", "LoMask", ")", ";", "uint64_t", "ImmHi", "=", "(", "ImmVal", "&", "HiMask", ")", ";", "SDValue", "ConstLo", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmLo", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "Move", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "N", ",", "<STR_LIT>", ",", "ConstLo", ")", ";", "if", "(", "ImmHi", ")", "{", "SDValue", "ConstHi", "=", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["ImmHi", ">>", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "LEGISelDAGToDAG2", "Func": "SelectMoveImmediate", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9349, "Length": 94, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBrigMachineModel", "(", "const", "MCInst", "*", "MI", ","], "ground_truth": ["unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "File": "HSAILInstPrinter", "Func": "printBrigMachineModel", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9350, "Length": 18, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "if", "(", "HasDisplacement", ")", "{", "MemOp", ".", "Op", "=", "<STR_LIT>", "::", "Addr", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createMemOp", "(", "MemOp", ",", "Start", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "if", "(", "IsPD", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "return", "MatchOperand_NoMatch", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "HasDisplacement", "&&", "isExpr", "(", ")", ")", "{", "if", "(", "Parser", ".", "parseExpression", "(", "MemOp", ".", "OuterDisp", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "HasDisplacement", "=", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "MemOp", ".", "Op", "=", "<STR_LIT>", "::", "Addr", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createMemOp", "(", "MemOp", ",", "Start", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Result", "=", "parseRegister", "(", "MemOp", ".", "OuterReg", ")", ";", "if", "(", "Result", "==", "MatchOperand_ParseFail", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Result", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "bool", "HasIndex", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Result", "=", "parseRegister", "(", "MemOp", ".", "InnerReg", ")", ";", "if", "(", "Result", "==", "MatchOperand_ParseFail", ")", "{", "return", "Result", ";", "}", "if", "(", "Result", "==", "MatchOperand_NoMatch", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "M68kAsmParser", "Func": "parseMemOp", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9351, "Length": 285, "Cover_Rate": 0.43577981651376146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_getmant_ph", "(", "__m512h", "__W", ","], "ground_truth": ["__mmask32", "__U", ",", "__m512h", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_mask_getmant_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9352, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OutSVT", "=", "OutVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "(", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", "&&", "(", "OutSVT", "==", "<STR_LIT>", "||", "OutSVT", "==", "<STR_LIT>", ")", "&&", "isPowerOf2_32", "(", "NumElems", ")", "&&", "NumElems", ">=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "NumElems", "==", "<NUM_LIT>", "&&", "(", "(", "OutSVT", "==", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "||", "(", "InSVT", "==", "<STR_LIT>", "&&", "OutSVT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "OutSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKUS", "(", "N", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "InSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKSS", "("], "ground_truth": ["N", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering101", "Func": "combineVectorTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9353, "Length": 148, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "("], "ground_truth": [")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering153", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9354, "Length": 238, "Cover_Rate": 0.6197916666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "("], "ground_truth": ["AsmToken", "::", "Comma", ")", ")", "{"], "File": "ARMAsmParser101", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9355, "Length": 66, "Cover_Rate": 0.4714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsRegisterInfo18", "Func": "getFrameRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9356, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateToken", "(", "StringRef", "Str", ",", "SMLoc", "Loc", ",", "bool", "HasExplicitEncodingSize", "=", "true", ")", "{", "auto", "Res", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Token"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9357, "Length": 34, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MSP430ISelLowering67", "Func": "getTargetNodeName", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9358, "Length": 71, "Cover_Rate": 0.3817204301075269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFrameIndex", "(", "int", "idx", ")", "{", "VarArgsFrameIndex", "="], "ground_truth": ["idx", ";"], "File": "P2MachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9359, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_mullo_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wmulul", "(", "(", "__v4hi", ")", "__m1", ",", "("], "ground_truth": ["__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_mullo_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9360, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "if", "(", "WithPreDec", ")", "{", "O", "<<", "'-'", ";", "}", "if", "(", "Base", ".", "getReg", "(", ")", ")", "{", "printRegister", "(", "Base", ".", "getReg", "(", ")", ",", "O", ")", ";", "}", "if", "(", "WithPostInc", ")", "{", "O", "<<", "'+'"], "ground_truth": [";"], "File": "AAPInstPrinter", "Func": "printMemSrcOperand", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9361, "Length": 54, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lmul", "=", "Imm", "&", "<NUM_LIT>", ";", "Sew", "=", "<NUM_LIT>", "<<", "(", "Sew", "+", "<NUM_LIT>", ")", ";", "Lmul", "=", "<NUM_LIT>", "<<", "Lmul", ";", "Ediv", "=", "<NUM_LIT>", "<<", "Ediv", ";", "O", "<<", "<STR_LIT>", "<<"], "ground_truth": ["Sew", ";"], "File": "RISCVInstPrinter20", "Func": "printVTypeImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9362, "Length": 35, "Cover_Rate": 0.32710280373831774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get_hard_reg_initial_val", "(", "word_mode"], "ground_truth": [",", "PIC_OFFSET_TABLE_REGNUM", ")", ";"], "File": "pa2", "Func": "hppa_pic_save_rtx", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9363, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "isRegKind", "(", ")", "&&", "!", "hasModifiers"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9364, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_pExIdxFragment", "=", "pFragment"], "ground_truth": [";"], "File": "ARMException", "Func": "setExIdxFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9365, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "TOYTargetMachine", "Func": "addInstSelector", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9366, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_nmsub", "(", "vec_double2", "a", ","], "ground_truth": ["vec_double2", "b", ",", "vec_double2", "c", ")", "{"], "File": "spu2vmx", "Func": "spu_nmsub", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9367, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegister", "convertFPR64ToFPR32", "(", "MCRegister", "Reg", ")", "{", "assert", "(", "Reg", ">=", "<STR_LIT>", "&&"], "ground_truth": ["Reg", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser", "Func": "convertFPR64ToFPR32", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9368, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "<NUM_LIT>", ";", "rtx", "vector", ";", "vector", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "count", ")", ")", ";", "XVECEXP", "(", "vector", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx"], "ground_truth": [",", "(", "count", "-", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ")", ")", ";"], "File": "rx2", "Func": "gen_rx_popm_vector", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9369, "Length": 58, "Cover_Rate": 0.41134751773049644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getRARegister"], "ground_truth": ["(", ")", "const", "{"], "File": "AlphaRegisterInfo2", "Func": "getRARegister", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9370, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "H8OP_REGISTER", ":", "return", "<NUM_LIT>", ";", "case", "H8OP_MEM_BASE", ":", "return", "(", "size", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "case", "H8OP_MEM_ABSOLUTE", ":", "return", "operand_length", "+", "(", "size", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "case", "H8OP_MEM_COMPLEX", ":", "return", "operand_length", "+", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "static", "unsigned", "int", "h8300_short_immediate_length", "(", "rtx", "op", ")", "{", "enum", "h8300_operand_class", "class", ";", "unsigned", "int", "size", ",", "operand_length", ";", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE"], "ground_truth": ["(", "op", ")", ")", ";"], "File": "h83003", "Func": "h8300_unary_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9371, "Length": 81, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constant", "*", "Mask", "=", "dyn_cast", "<", "Constant", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "assert", "(", "cast", "<", "FixedVectorType", ">", "(", "Mask", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "AllEltsOk", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "Constant", "*", "Elt", "=", "Mask", "->", "getAggregateElement", "(", "i", ")", ";", "if", "(", "!", "Elt", "||", "!", "(", "isa", "<", "ConstantInt", ">", "(", "Elt", ")", "||", "isa", "<", "UndefValue", ">", "(", "Elt", ")", ")", ")", "{", "AllEltsOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "AllEltsOk", ")", "{", "Value", "*", "Op0", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "->", "getType", "(", ")", ")", ";", "Value", "*", "Op1", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "->", "getType", "(", ")", ")", ";", "Value", "*", "Result", "=", "UndefValue", "::", "get", "(", "Op0", "->", "getType", "(", ")", ")", ";", "Value", "*", "ExtractedElts", "[", "<NUM_LIT>", "]", ";", "memset", "(", "ExtractedElts", ",", "<NUM_LIT>", ",", "sizeof", "(", "ExtractedElts", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "isa", "<", "UndefValue", ">", "(", "Mask", "->", "getAggregateElement", "(", "i", ")", ")", ")", "continue", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Mask", "->", "getAggregateElement", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ";", "Idx", "&=", "<NUM_LIT>", ";", "if", "(", "DL", ".", "isLittleEndian", "(", ")", ")", "Idx"], "ground_truth": ["=", "<NUM_LIT>", "-", "Idx", ";"], "File": "PPCTargetTransformInfo1", "Func": "instCombineIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9372, "Length": 264, "Cover_Rate": 0.3312421580928482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Lo_32", "(", "ImmOp64", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "TmpReg", "!=", "<STR_LIT>", "&&", "loadImmediate", "(", "ImmOp32", ",", "TmpReg", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "TOut", ".", "emitRR", "(", "<STR_LIT>", ",", "FirstReg", ",", "TmpReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "MCSection", "*", "CS", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "ReadOnlySection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "LoSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "LoExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_LO", ",", "LoSym", ",", "getContext", "(", ")", ")", ";", "getStreamer", "(", ")", ".", "SwitchSection", "(", "ReadOnlySection", ")", ";", "getStreamer", "(", ")", ".", "EmitLabel", "(", "Sym", ",", "IDLoc", ")", ";", "getStreamer", "(", ")", ".", "EmitIntValue", "(", "ImmOp32", ",", "<NUM_LIT>", ")", ";", "getStreamer", "(", ")", ".", "SwitchSection", "(", "CS", ")", ";", "if", "(", "emitPartialAddress", "(", "TOut", ",", "IDLoc"], "ground_truth": [",", "Sym", ")", ")", "return", "true", ";"], "File": "MipsAsmParser (2)4", "Func": "expandLoadSingleImmToFPR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9373, "Length": 196, "Cover_Rate": 0.5254691689008043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AddendDef", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", ";", "MachineOperand", "PHISrcOp", "=", "AddendDef", ".", "getOperand", "(", "i", ")", ";", "MachineInstr", "&", "PHISrcInst", "=", "*", "MRI", ".", "def_instr_begin", "(", "PHISrcOp", ".", "getReg", "(", ")", ")", ";", "if", "(", "&", "PHISrcInst", "==", "MI", ")", "{", "unsigned", "NewFMAOpc", "=", "<NUM_LIT>", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewFMAOpc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "TargetInstrInfo", "&", "TII", "=", "*"], "ground_truth": ["Subtarget", "->", "getInstrInfo", "(", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "emitFMA3Instr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9374, "Length": 370, "Cover_Rate": 0.5189340813464236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm256_extracti64x2_epi64", "(", "__m256i", "__A", ",", "const", "int", "__imm", ")", "{"], "File": "avx512vldqintrin", "Func": "_mm256_extracti64x2_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9375, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'5'", ":", "return", "<NUM_LIT>", ";", "case", "'6'", ":", "return", "<NUM_LIT>", ";", "case", "'7'", ":", "return", "<NUM_LIT>", ";", "case", "'8'", ":", "return", "<NUM_LIT>", ";", "case", "'9'", ":", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "Name", "[", "<NUM_LIT>", "]", "!=", "CoprocOp", "||", "Name", "[", "<NUM_LIT>", "]", "!=", "'1'", ")", "return", "-", "<NUM_LIT>", ";", "switch", "(", "Name", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "-", "<NUM_LIT>", ";", "case", "'0'", ":", "return", "<NUM_LIT>", ";", "case", "'1'", ":", "return", "<NUM_LIT>", ";", "case", "'2'", ":", "return", "<NUM_LIT>", ";", "case", "'3'", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMAsmParser111", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9376, "Length": 94, "Cover_Rate": 0.4723618090452261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";", "Register", "ArgReg", "=", "OrigArgRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", "?", "OrigArgRegs", "[", "<NUM_LIT>", "]", ":", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "ArgTy", ",", "DL", ")", ")", ";", "unsigned", "Align", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "ArgOffset", "=", "alignTo", "(", "ArgOffset", ",", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "lowerParameter", "(", "MIRBuilder", ",", "ArgTy", ",", "ArgOffset", ",", "Align", ",", "ArgReg", ")", ";", "if", "(", "OrigArgRegs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "unpackRegs", "(", "OrigArgRegs", ",", "ArgReg", ",", "ArgTy", ","], "ground_truth": ["MIRBuilder", ")", ";"], "File": "AMDGPUCallLowering44", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9377, "Length": 121, "Cover_Rate": 0.3086734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "softenSetCCOperands", "(", "DAG", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "Op", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "LHS", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "<STR_LIT>", "(", "CC", ",", "true", ")", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FVal", ",", "TVal", ",", "CCVal", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ")", ";", "if", "(", "CC2", "==", "<STR_LIT>", ")", "{", "changeFPCCTo<ISA_LIT>CC", "(", "<STR_LIT>", "(", "CC", ",", "false", ")", ",", "CC1", ",", "CC2", ")", ";", "SDValue", "CC1Val", "=", "DAG", ".", "getConstant", "(", "CC1", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FVal", ",", "TVal", ",", "CC1Val", ",", "Cmp", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "AArch64ISelLowering117", "Func": "LowerSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9378, "Length": 262, "Cover_Rate": 0.6009174311926605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_cvtpd_epu64", "(", "__m128d", "__A", ")", "{"], "File": "avx512vldqintrin", "Func": "_mm_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9379, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "<ISA_LIT>FastEmitLoad", "(", "VT", ",", "AM"], "ground_truth": [",", "ResultReg", ")", ")", "{"], "File": "X86FastISel51", "Func": "X86SelectLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9380, "Length": 71, "Cover_Rate": 0.8255813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tryInlineAsm", "(", "N", ")", ")", "return", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "ReplaceNode", "(", "N", ",", "getGlobalBaseReg", "(", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "break", ";", "SDValue", "DivLHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DivRHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TopPart", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TopPart", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DivLHS", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "SparcISelDAGToDAG12", "Func": "Select", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9381, "Length": 114, "Cover_Rate": 0.36421725239616615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "V2HImode", ")", "return", "D_REGNO_P", "(", "regno", ")", ";", "if", "(", "class", "==", "CCREGS", ")", "return", "mode", "==", "BImode", ";", "if", "(", "mode", "==", "PDImode", ")", "return", "regno", "=="], "ground_truth": ["REG_A0", "||", "regno", "==", "REG_A1", ";"], "File": "bfin2", "Func": "hard_regno_mode_ok", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9382, "Length": 38, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "ArgUsageInfo", "=", "DAG", ".", "getPass", "(", ")", "->", "getAnalysis", "<", "<ISA_LIT>ArgumentUsageInfo", ">", "(", ")", ";", "const", "<ISA_LIT>FunctionArgInfo", "&", "CalleeArgInfo", "=", "ArgUsageInfo", ".", "lookupFuncArgInfo", "(", "*", "CalleeFunc", ")", ";", "const", "<ISA_LIT>FunctionArgInfo", "&", "CallerArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "<STR_LIT>", "InputRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "auto", "InputID", ":", "InputRegs", ")", "{", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "if", "(", "!", "OutgoingArg", ")", "continue", ";", "const", "ArgDescriptor", "*", "IncomingArg", ";", "const", "TargetRegisterClass", "*", "IncomingArgRC", ";", "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "*", "ArgRC", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "InputReg"], "ground_truth": [";"], "File": "SIISelLowering", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9383, "Length": 164, "Cover_Rate": 0.42159383033419023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">"], "ground_truth": ["(", "OSABI", ")", ";"], "File": "AVRELFObjectWriter", "Func": "createAVRELFObjectWriter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9384, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">"], "ground_truth": ["(", "Value", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZInstPrinter", "Func": "printS16ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9385, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_dpbsud_epi32", "(", "__m256i", "__W", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpbsud256", "(", "(", "__v8si", ")", "__W", ",", "(", "__v8si", ")", "__A", ",", "(", "__v8si"], "ground_truth": [")", "__B", ")", ";"], "File": "avxvnniint8intrin", "Func": "_mm256_dpbsud_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9386, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGuestRegs64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "using", "namespace", "<ISA_LIT>", ";", "static", "const", "MCPhysReg", "GuestReg64DecoderTable", "[", "]", "=", "{", "G1_0", ",", "<NUM_LIT>", ",", "G3_2", ",", "<NUM_LIT>", ",", "G5_4", ",", "<NUM_LIT>", ",", "G7_6", ",", "<NUM_LIT>", ",", "G9_8", ",", "<NUM_LIT>", ",", "G11_10", ",", "<NUM_LIT>", ",", "G13_12", ",", "<NUM_LIT>", ",", "G15_14", ",", "<NUM_LIT>", ",", "G17_16", ",", "<NUM_LIT>", ",", "G19_18", ",", "<NUM_LIT>", ",", "G21_20", ",", "<NUM_LIT>", ",", "G23_22", ",", "<NUM_LIT>", ",", "G25_24", ",", "<NUM_LIT>", ",", "G27_26", ",", "<NUM_LIT>", ",", "G29_28", ",", "<NUM_LIT>", ",", "G31_30", ",", "<NUM_LIT>", "}", ";", "if", "(", "RegNo", ">=", "array_lengthof", "(", "GuestReg64DecoderTable", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "GuestReg64DecoderTable", "[", "RegNo", "]", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GuestReg64DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")"], "ground_truth": [")", ";"], "File": "HexagonDisassembler", "Func": "DecodeGuestRegs64RegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9387, "Length": 144, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getParser", "(", ")", ".", "Note", "("], "ground_truth": ["L", ",", "Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9388, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FiTmpOffsetMap", ".", "clear", "(", ")", ";", "SetTmpSize", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "PIC16ISelLowering1", "Func": "ResetTmpOffsetMap", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9389, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_8", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "PPCAsmBackend59", "Func": "getFixupKindNumBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9390, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "(", "(", "__a", "&", "__b", ")"], "ground_truth": ["!=", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vtst_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9391, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR"], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine96", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9392, "Length": 42, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCProcResourceDesc", "&", "PRD", "=", "*", "SchedModel", "->", "getProcResource", "(", "PI", "->", "ProcResourceIdx", ")", ";", "std", "::", "string", "FU", "(", "PRD", ".", "Name", ")", ";", "FU", "=", "FU", ".", "substr", "(", "FU", ".", "find", "(", "<STR_LIT>", ")", "+", "<NUM_LIT>", ")", ";", "FU", ".", "resize", "(", "FU", ".", "find", "(", "<STR_LIT>", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "FU", ";", "if", "(", "PI", "->", "Cycles", ">", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", "<<", "PI", "->", "Cycles", "<<", "<STR_LIT>", ";", "}", "if", "(", "SC", "->", "NumMicroOps", ">", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", "<<", "SC", "->", "NumMicroOps", "<<", "<STR_LIT>", ";", "if", "(", "SC", "->", "BeginGroup", "&&", "SC", "->", "EndGroup", ")", "OS", "<<", "<STR_LIT>", ";", "else", "if", "(", "SC", "->", "BeginGroup"], "ground_truth": [")", "OS", "<<", "<STR_LIT>", ";"], "File": "SystemZHazardRecognizer4", "Func": "dumpSU", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9393, "Length": 121, "Cover_Rate": 0.49794238683127573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "DecodeMemBarrierOption", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ";", "}", "unsigned", "brtarget", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2BROperand", "(", "Inst", ",", "brtarget", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumb2BCCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9394, "Length": 152, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "unsigned", "FrameSize", "=", "determineFrameLayout", "(", "MF", ",", "false", ")", ";", "int", "NegFrameSize", "=", "-", "FrameSize", ";", "bool", "IsLargeFrame", "=", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "NegFrameSize", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", ".", "getMaxAlignment"], "ground_truth": ["(", ")", ";"], "File": "PPCFrameLowering23", "Func": "twoUniqueScratchRegsRequired", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9395, "Length": 57, "Cover_Rate": 0.4351145038167939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TT", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL"], "ground_truth": [")", ";"], "File": "X86AsmPrinter89", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9396, "Length": 96, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "const", "BasicBlock", "*", "SuccBB", ":", "IB", "->", "successors", "(", ")", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor"], "ground_truth": ["(", "FuncInfo", ".", "MBBMap", "[", "SuccBB", "]", ")", ";"], "File": "PPCFastISel12", "Func": "SelectIndirectBr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9397, "Length": 96, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "<STR_LIT>", ",", "DenHi", ",", "Scale0Hi"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9398, "Length": 375, "Cover_Rate": 0.5795981452859351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getBranchTargetOpValueMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9399, "Length": 40, "Cover_Rate": 0.3883495145631068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x4_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_p16_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9400, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "areCFlagsAliveInSuccessors", "(", "CmpInstr", "->", "getParent", "(", ")", ")", ")", "return", "false", ";", "AccessKind", "AccessToCheck", "=", "AK_Write", ";", "if", "(", "sForm", "(", "*", "MI", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "AccessToCheck", "=", "AK_All", ";", "if", "(", "areCFlagsAccessedBetweenInstrs", "(", "MI", ",", "CmpInstr", ",", "TRI", ",", "AccessToCheck", ")", ")", "return", "false", ";", "UsedNZCV", "NZCVUsedAfterCmp", ";", "for", "(", "const", "MachineInstr", "&", "Instr", ":", "instructionsWithoutDebug", "(", "std", "::", "next", "(", "CmpInstr", "->", "getIterator", "(", ")", ")", ",", "CmpInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ")", "{", "if", "(", "Instr", ".", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "{", "<STR_LIT>", "CC", "=", "findCondCodeUsedByInstr", "(", "Instr", ")", ";", "if", "(", "CC", "=="], "ground_truth": ["<STR_LIT>", ")", "return", "false", ";"], "File": "AArch64InstrInfo107", "Func": "canInstrSubstituteCmpInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9401, "Length": 117, "Cover_Rate": 0.47950819672131145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMRegisterInfo13", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9402, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "Imm", "&", "<NUM_LIT>"], "ground_truth": [")", "==", "Imm", ")", ";"], "File": "X86ATTInstPrinter40", "Func": "printAVXCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9403, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "&"], "ground_truth": ["TLInfo", ";"], "File": "SystemZSubtarget16", "Func": "getTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9404, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "(", "int16_t", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "SystemZAsmPrinter21", "Func": "printS16ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9405, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SExpr", "*", "load1", "=", "ctx", "->", "load", "(", "<NUM_LIT>", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "load2", "=", "ctx", "->", "load", "(", "<NUM_LIT>", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "andexpr", "=", "ctx", "->", "and_", "(", "<NUM_LIT>", ",", "load1", ",", "load2", ")", ";", "SExpr", "*", "stor", "=", "calcNZCV", "(", "ctx", ",", "load1", ",", "load2", ",", "andexpr", ",", "ctx", "->", "dec_unsigned", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "("], "ground_truth": ["MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tTST_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9406, "Length": 119, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "SVEExpandLibCall", "::", "CreateCall", "(", "<STR_LIT>", "Id", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Value", "*", ">", "Ops", ")", "{", "auto", "Callee", "=", "<STR_LIT>", "(", "F", "->", "getParent", "(", ")", ",", "Id"], "ground_truth": [",", "Ops", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ")", ";"], "File": "SVEExpandLibCall", "Func": "CreateCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9407, "Length": 44, "Cover_Rate": 0.5432098765432098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZvl", "(", ")", "const"], "ground_truth": ["{"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZvl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9408, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "getRelocationInfo", "(", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMConstantPoolValue10", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9409, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "Func", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "Diag", "(", "Func", ",", "Msg", ",", "MI", "->", "getDebugLoc"], "ground_truth": ["(", ")", ")", ";"], "File": "SIMemoryLegalizer", "Func": "reportUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9410, "Length": 33, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_movepi64_pi64", "(", "__m128i", "__B", ")", "{", "return", "(", "__m64", ")", "(", "(", "__v2di"], "ground_truth": [")", "__B", ")", "[", "<NUM_LIT>", "]", ";"], "File": "emmintrin", "Func": "_mm_movepi64_pi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9411, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "numArgs", "=", "mInstr", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "numArgs", ";", "++", "i", ")", "argOpers", "[", "i", "]", "=", "&", "mInstr", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "int", "lastAddrIndx", "=", "<NUM_LIT>", ";", "int", "valArgIndx", "=", "<NUM_LIT>", ";", "unsigned", "t1", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "newMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "t1", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "lastAddrIndx", ";", "++", "i", ")", "(", "*", "MIB", ")", ".", "addOperand", "(", "*", "argOpers", "[", "i", "]", ")", ";", "assert", "(", "(", "argOpers", "[", "valArgIndx", "]", "->", "isReg", "(", ")", "||", "argOpers", "[", "valArgIndx", "]", "->", "isImm", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "t2", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "if", "(", "argOpers", "[", "valArgIndx", "]", "->", "isReg", "(", ")", ")", "MIB", "=", "BuildMI", "(", "newMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "t2", ")", ";", "else", "MIB", "=", "BuildMI", "(", "newMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "t2", ")", ";", "(", "*", "MIB", ")", ".", "addOperand", "(", "*", "argOpers", "[", "valArgIndx", "]", ")", ";", "MIB", "=", "BuildMI", "(", "newMBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>"], "ground_truth": [")", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering160", "Func": "EmitAtomicMinMaxWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9412, "Length": 230, "Cover_Rate": 0.3511450381679389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "k_CondCode", ":", "CC", "=", "o", ".", "CC", ";", "break", ";", "case", "k_ITCondMask", ":", "ITMask", "=", "o", ".", "ITMask", ";", "break", ";", "case", "k_Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_FPImmediate", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate"], "ground_truth": [":"], "File": "ARMAsmParser114", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9413, "Length": 183, "Cover_Rate": 0.6466431095406361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return"], "ground_truth": ["false", ";"], "File": "SPIRVFrameLowering", "Func": "hasFP", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9414, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_UNIT_BITSIZE", "(", "mem_mode", ")", "<", "type_suffix", "(", "<NUM_LIT>", ")", ".", "element_bits", ")", "add_input_operand", "(", "icode", ",", "CONSTM1_RTX", "(", "VNx16BImode", ")", ")", ";", "return", "generate_insn", "(", "icode"], "ground_truth": [")", ";"], "File": "aarch64-sve-builtins", "Func": "use_contiguous_load_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9415, "Length": 30, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerInterruptReturn", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "RetOps", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", ")", "LROffset", "=", "<NUM_LIT>", ";", "else", "if", "(", "IntKind", "==", "<STR_LIT>", "||", "IntKind", "==", "<STR_LIT>", ")", "LROffset", "=", "<NUM_LIT>", ";", "else", "report_fatal_error", "(", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMISelLowering126", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9416, "Length": 102, "Cover_Rate": 0.6496815286624203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inMicro<ISA_LIT>Mode", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "<STR_LIT>", "]", ";"], "File": "MipsAsmParser (2)4", "Func": "inMicroMipsMode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9417, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "_Float16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_reduce_add_ph", "(", "__m256h", "__A", ")", "{", "_MM256_REDUCE_OP", "(", "+", ")"], "ground_truth": [";"], "File": "avx512fp16vlintrin", "Func": "_mm256_reduce_add_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9418, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode"], "ground_truth": ["(", ")", "==", "<STR_LIT>", ")", "{"], "File": "ARMISelDAGToDAG23", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9419, "Length": 117, "Cover_Rate": 0.3926174496644295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "llvm_unreachable"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9420, "Length": 424, "Cover_Rate": 0.3035075161059413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhsubq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhsubq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9421, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "StartSrcReg", "=", "forceReg", "(", "MI", ",", "SrcBase", ",", "TII", ")", ";", "uint64_t", "StartDestReg", "=", "(", "HaveSingleBase", "?", "StartSrcReg", ":", "forceReg", "(", "MI", ",", "DestBase", ",", "TII", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "uint64_t", "ThisSrcReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "uint64_t", "ThisDestReg", "=", "(", "HaveSingleBase", "?", "ThisSrcReg", ":", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ")", ";", "uint64_t", "NextSrcReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "uint64_t", "NextDestReg", "=", "(", "HaveSingleBase", "?", "NextSrcReg", ":", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ")", ";", "RC", "=", "&", "<STR_LIT>", ";", "uint64_t", "ThisCountReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "uint64_t", "NextCountReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MachineBasicBlock", "*", "NextMBB", "=", "(", "EndMBB", "?", "emitBlockAfter", "(", "LoopMBB", ")", ":", "LoopMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ThisDestReg", ")", ".", "addReg", "(", "StartDestReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "NextDestReg", ")", ".", "addMBB", "(", "NextMBB", ")", ";", "if", "(", "!", "HaveSingleBase", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ThisSrcReg", ")", ".", "addReg", "(", "StartSrcReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "NextSrcReg", ")", ".", "addMBB", "(", "NextMBB", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ThisCountReg", ")", ".", "addReg", "(", "StartCountReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "NextCountReg", ")", ".", "addMBB", "(", "NextMBB", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ThisDestReg", ")", ".", "addImm", "(", "DestDisp", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "ThisDestReg", ")", ".", "addImm", "(", "DestDisp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ThisSrcReg", ")", ".", "addImm", "(", "SrcDisp", ")", ";", "if", "(", "EndMBB", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "NextMBB", ")", ";", "}", "MBB", "=", "NextMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NextDestReg", ")", ".", "addReg", "(", "ThisDestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "HaveSingleBase", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NextSrcReg", ")", ".", "addReg", "(", "ThisSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NextCountReg", ")", ".", "addReg"], "ground_truth": ["(", "ThisCountReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "emitMemMemWrapper", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9422, "Length": 508, "Cover_Rate": 0.42796967144060655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasMPX", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMem16Slow", "=", "false", ";", "IsUAMem32Slow", "=", "false", ";", "HasSSEUnalignedMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasFastPartialYMMWrite", "=", "false", ";", "HasFastScalarFSQRT", "=", "false", ";", "HasFastVectorFSQRT", "=", "false", ";", "HasSlowDivide32", "="], "ground_truth": ["false", ";"], "File": "X86Subtarget45", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9423, "Length": 120, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "LocalSData", "&&", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ExternSData", "&&", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", ")", "||", "GV", "->"], "ground_truth": ["hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsTargetObjectFile32", "Func": "IsGlobalInSmallSectionImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9424, "Length": 65, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "In", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "(", "!", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue"], "ground_truth": [">", "ConcatOps", ";"], "File": "X86ISelLowering20", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9425, "Length": 174, "Cover_Rate": 0.3901345291479821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "ArgSize", "=", "Flags", ".", "getByValSize", "(", ")", ";", "ArgSize", "=", "(", "(", "ArgSize", "+", "PtrByteSize", "-", "<NUM_LIT>", ")", "/", "PtrByteSize"], "ground_truth": [")", "*", "PtrByteSize", ";"], "File": "PPCISelLowering123", "Func": "CalculateStackSlotSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9426, "Length": 32, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "long", "long", ")", "__builtin_ia32_vcvttsd2si64", "(", "("], "ground_truth": ["__v2df", ")", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvttsd_i64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9427, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallEntry", "::", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "MipsMachineFunction", "Func": "isAliased", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9428, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";", "unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";", "unsigned", "Offset", "=", "TFL", "->", "getFrameIndexOffset", "("], "ground_truth": ["MF", ",", "FrameIndex", ")", ";"], "File": "AMDGPUISelLowering107", "Func": "LowerFrameIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9429, "Length": 33, "Cover_Rate": 0.3113207547169811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "findImplicitSGPRReadInVOP", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "const", "unsigned", "Num", "=", "Desc", ".", "getNumImplicitUses", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "Desc", ".", "ImplicitUses", "[", "i", "]", ";", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AMDGPUAsmParser15", "Func": "findImplicitSGPRReadInVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9430, "Length": 86, "Cover_Rate": 0.7610619469026548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtmh_u64_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_aarch64_lflooruhfdi_us", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "fp16_vcvtmh_u64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9431, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeR600TargetMC", "(", ")", "{", "RegisterMCAsmInfo", "<", "AMDGPUMCAsmInfo", ">", "Y", "(", "TheAMDGPUTarget", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheAMDGPUTarget", ",", "createAMDGPUMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheAMDGPUTarget", ",", "createAMDGPUMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheAMDGPUTarget", ",", "createAMDGPUMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheAMDGPUTarget", ",", "createAMDGPUMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheAMDGPUTarget", ",", "createAMDGPUMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheAMDGPUTarget", ",", "createAMDGPUMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheAMDGPUTarget", ",", "createAMDGPUAsmBackend"], "ground_truth": [")", ";"], "File": "AMDGPUMCTargetDesc", "Func": "LLVMInitializeR600TargetMC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9432, "Length": 77, "Cover_Rate": 0.8850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";", "Symbol", "->", "setExternal", "("], "ground_truth": ["false", ")", ";"], "File": "AArch64ELFStreamer11", "Func": "emitMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9433, "Length": 25, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateBarrier", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Barrier", ",", "Ctx", ")", ";", "Op", "->", "Barrier", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "AArch64AsmParser (2)1", "Func": "CreateBarrier", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9434, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "<ISA_LIT>MoveToFPReg", "(", "MVT", "SrcVT", ",", "unsigned", "SrcReg", ",", "bool", "IsSigned", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "<STR_LIT>", ",", "SrcReg", ",", "<STR_LIT>", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "<NUM_LIT>", ";", "SrcReg", "=", "TmpReg", ";", "}", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "false", ")", ";"], "File": "PPCFastISel (2)", "Func": "PPCMoveToFPReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9435, "Length": 84, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CFGStructurizer", "::", "isRetiredBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "MBBInfoMap", "::", "const_iterator", "It", "=", "BlockInfoMap", ".", "find", "(", "MBB", ")", ";", "if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "TGSICFGStructurizer", "Func": "isRetiredBlock", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9436, "Length": 36, "Cover_Rate": 0.7659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useOddSPReg", "("], "ground_truth": [")", "const", "{"], "File": "MipsSubtarget (2)", "Func": "useOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9437, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc"], "ground_truth": [",", "false", ")", ";"], "File": "M88kAsmParser", "Func": "parseRegister", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9438, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst3_lanev2si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ",", "__bu", ".", "__o", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "neon_vst3_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9439, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "SHUXIISelDAGToDAG", "Func": "getPassName", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9440, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "cl_target_option", "*", "cur_opt", ";", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "<NUM_LIT>", ";", "cpp_force_token_locations", "(", "parse_in", ",", "BUILTINS_LOCATION", ")", ";", "s390_cpu_cpp_builtins_internal", "(", "parse_in", ",", "cur_opt", ",", "prev_opt", ")", ";", "cpp_stop_forcing_token_locations", "(", "parse_in"], "ground_truth": [")", ";"], "File": "s390-c", "Func": "s390_pragma_target_parse", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9441, "Length": 63, "Cover_Rate": 0.37058823529411766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "VendorNameSize", "=", "VendorName", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "uint16_t", "ArchNameSize", "=", "ArchName", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "unsigned", "DescSZ", "=", "sizeof", "(", "VendorNameSize", ")", "+", "sizeof", "(", "ArchNameSize", ")", "+", "sizeof", "(", "Major", ")", "+", "sizeof", "(", "Minor", ")", "+", "sizeof", "(", "Stepping", ")", "+", "VendorNameSize", "+", "ArchNameSize", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "DescSZ", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_<ISA_LIT>_HSA_ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitIntValue", "(", "VendorNameSize", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AMDGPUTargetStreamer27", "Func": "EmitDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9442, "Length": 93, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCISelLowering (2)2", "Func": "enableAggressiveFMAFusion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9443, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_VectorListIndexed", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "LaneIndex", "=", "Index", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorListIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9444, "Length": 55, "Cover_Rate": 0.632183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ImmVal", "=", "ValAndVReg", "->", "Value", ";", "if", "(", "OffsetOpc", "==", "TargetOpcode", "::", "G_MUL", ")", "{", "if", "(", "!", "isPowerOf2_32", "(", "ImmVal", ")", ")", "return", "None", ";", "ImmVal", "=", "Log2_32", "(", "ImmVal", ")", ";", "}", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "!=", "ImmVal", ")", "return", "None", ";", "if", "(", "ImmVal", "!=", "LegalShiftVal", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addUse", "(", "Gep", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addUse", "(", "OffsetReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["}", ";"], "File": "AArch64InstructionSelector11", "Func": "selectAddrModeShiftedExtendXReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9445, "Length": 132, "Cover_Rate": 0.34554973821989526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "VEAsmPrinter", "Func": "getPassName", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9446, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseCondCode", "(", "OperandVector", "&", "Operands", ",", "bool", "invertCondCode", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "Cond", "=", "Tok", "."], "ground_truth": ["getString", "(", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "parseCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9447, "Length": 62, "Cover_Rate": 0.3924050632911392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_aarch64_srhaddv4hi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vrhadd_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9448, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "CI", "->", "isRegion"], "ground_truth": ["(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "structurizeRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9449, "Length": 32, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrshrq_m_n_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a"], "ground_truth": [",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrshrq_x_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9450, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "SrcInst", "=", "*", "Src", "->", "getInstr", "(", ")", ";", "MachineInstr", "&", "DstInst", "=", "*", "Dst", "->", "getInstr", "(", ")", ";", "if", "(", "Dst", "->", "isBoundaryNode", "(", ")", ")", "return", "false", ";", "if", "(", "SrcInst", ".", "isPHI", "(", ")", "||", "DstInst", ".", "isPHI", "(", ")", ")", "return", "false", ";", "SUnit", "*", "Best", "=", "nullptr", ";", "SUnit", "*", "DstBest", "=", "nullptr", ";", "SUnit", "*", "SrcBest", "=", "getZeroLatency", "(", "Dst", ",", "Dst", "->", "Preds", ")", ";", "if", "(", "SrcBest", "==", "nullptr", "||", "Src", "->", "NodeNum", ">=", "SrcBest", "->", "NodeNum", ")", "{", "DstBest", "=", "getZeroLatency", "(", "Src", ",", "Src", "->", "Succs", ")", ";", "if", "(", "DstBest", "==", "nullptr", "||", "Dst", "->", "NodeNum", "<=", "DstBest", "->", "NodeNum", ")", "Best", "=", "Dst", ";", "}", "if", "(", "Best", "!=", "Dst", ")", "return", "false", ";", "if", "(", "Src", "==", "SrcBest", "&&", "Dst", "==", "DstBest", ")", "return", "true", ";", "if", "(", "SrcBest", "!=", "nullptr", ")", "changeLatency", "(", "SrcBest", ",", "SrcBest", "->", "Succs", ",", "Dst", ",", "<NUM_LIT>", ")", ";", "if", "(", "DstBest", "!=", "nullptr", ")", "changeLatency", "(", "Src", ",", "Src", "->", "Succs", ",", "DstBest"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "HexagonSubtarget15", "Func": "isBestZeroLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9451, "Length": 180, "Cover_Rate": 0.8071748878923767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "DstReg", "-", "SrcReg", ")"], "ground_truth": ["&", "<NUM_LIT>", ")", "<", "NumRegs", ";"], "File": "RISCVInstrInfo (2)", "Func": "forwardCopyWillClobberTuple", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9452, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "llvm", "::"], "ground_truth": ["create<ISA_LIT>16InstrInfo", "(", "STI", ")", ";"], "File": "MipsInstrInfo (2)", "Func": "create", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9453, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "SchedModel", ".", "init", "(", "&", "ST", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "const", "MachineOperand", "*", "BaseOp", ";", "int64_t", "Offset", ";", "if", "(", "TII", "->", "getMemOperandWithOffset", "(", "MI", ",", "BaseOp", ",", "Offset", ",", "TRI", ")", "&&", "BaseOp", "->", "isReg", "(", ")", ")", "{", "unsigned", "BaseReg", "=", "BaseOp", "->", "getReg", "(", ")", ";", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>"], "ground_truth": ["<<", "MI", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64StorePairSuppress22", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9454, "Length": 198, "Cover_Rate": 0.7148014440433214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "cc", "=", "static_cast", "<", "<ISA_LIT>CondCode", ">", "(", "ccValue"], "ground_truth": [")", ";"], "File": "Z80MCExpr", "Func": "Z80BrCCMCExpr", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9455, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "auto", "BlockIter", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "BlockIter", "!=", "MBB", ".", "end", "(", ")", ")", "{", "auto", "&", "MI", "=", "*", "BlockIter", "++", ";", "if", "(", "isCVTAToLocalCombinationCandidate", "(", "MI", ")", ")", "{", "CombineCVTAToLocal", "(", "MI", ")"], "ground_truth": [";"], "File": "NVPTXPeephole", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9456, "Length": 69, "Cover_Rate": 0.43125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "CreateReg", "(", "unsigned", "RegNo", ")", "{", "<ISA_LIT>Operand", "Res", ";", "Res", ".", "Kind", "=", "Register", ";", "Res", ".", "Reg", ".", "RegNo", "="], "ground_truth": ["RegNo", ";"], "File": "X86AsmParser80", "Func": "CreateReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9457, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "targetmachine", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "targetmachine", ",", "OptLevel", ")", ","], "ground_truth": ["TM", "(", "targetmachine", ")", "{"], "File": "HexagonISelDAGToDAG19", "Func": "HexagonDAGToDAGISel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9458, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ","], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "NyuziMCCodeEmitter", "Func": "createNyuziMCCodeEmitter", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9459, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Address", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Offset", "(", "<NUM_LIT>", ")", "{", "Base", ".", "Reg", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "PPCFastISel (2)", "Func": "Address", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9460, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo"], "ground_truth": [",", "Opd2PropInfo", ")", ";"], "File": "PPCTargetTransformInfo22", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9461, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createMachOStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false"], "ground_truth": [",", "DWARFMustBeAtTheEnd", ")", ";"], "File": "ARMMCTargetDesc24", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9462, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqzq_p8", "(", "poly8x16_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vceqzq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9463, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "Src", ",", "Elts", ")", ";", "else", "Elts", ".", "push_back", "(", "Src", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "SrcVT", ".", "getScalarType", "(", ")", ")", ";", "while", "(", "ExtraElts", "--", ")", "Elts", ".", "push_back", "("], "ground_truth": ["Undef", ")", ";"], "File": "SIISelLowering10", "Func": "padEltsToUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9464, "Length": 59, "Cover_Rate": 0.5673076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ValWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "A0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "VecV", "}", ",", "DAG", ")", ";", "SDValue", "M0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "/", "VecWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "I0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "M0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A0", ",", "I0", ")", ";", "}", "unsigned", "Scale", "=", "VecWidth", "/", "ValWidth", ";", "assert", "(", "ty", "(", "IdxV", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "S0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "Scale", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T0", ",", "S0", ")", ";", "while", "(", "Scale", ">", "<NUM_LIT>", ")", "{", "T1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T1", ")", ";", "T1", "=", "expandPredicate", "(", "T1", ",", "dl", ",", "DAG", ")", ";", "Scale", "/=", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "T1", ")", ";", "}", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", ")", ";", "MVT", "ScalarTy", "=", "tyScalar", "(", "VecTy", ")", ";", "VecV", "=", "DAG", ".", "getBitcast", "(", "ScalarTy", ",", "VecV", ")", ";", "SDValue", "WidthV", "=", "DAG", ".", "getConstant", "(", "ValWidth", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ExtV", ";", "if", "(", "IdxN", ")", "{", "unsigned", "Off", "=", "IdxN", "->", "getZExtValue", "(", ")", "*", "ElemWidth", ";", "if", "(", "VecWidth", "==", "<NUM_LIT>", "&&", "ValWidth", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Off", "==", "<NUM_LIT>", "||"], "ground_truth": ["Off", "==", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering12", "Func": "extractVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9465, "Length": 295, "Cover_Rate": 0.396505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TensorId", "=", "std", "::", "lower_bound", "(", "ArchLdStLVec", ".", "begin", "(", ")", ",", "ArchLdStLVec", ".", "end", "(", ")", ",", "NumVal", ")", "-", "ArchLdStLVec", ".", "begin", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "TensorId", "==", "-", "<NUM_LIT>", ")", "TensorId", "=", "<NUM_LIT>", ";", "StLTensors", ".", "insert", "(", "(", "TensorId", ")", ")", ";", "if", "(", "BailoutReason", ".", "empty", "("], "ground_truth": [")", ")", "BailoutReason", "=", "<STR_LIT>", ";"], "File": "TPCIndexSpaceGen", "Func": "prepareStLData", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9466, "Length": 62, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UNSPEC_COND_NE", ";", "case", "EQ", ":", "return", "UNSPEC_COND_EQ", ";", "case", "LT", ":", "return", "UNSPEC_COND_LT", ";", "case", "GT", ":", "return", "UNSPEC_COND_GT", ";", "case", "LE"], "ground_truth": [":"], "File": "aarch646", "Func": "aarch64_unspec_cond_code", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9467, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OpToFold", ".", "isFI", "(", ")", "&&", "TII", "->", "isMUBUF", "(", "UseMI", ")", "&&", "OpNo", "==", "<STR_LIT>", "(", "UseMI", ".", "getOpcode", "("], "ground_truth": [")", ",", "<STR_LIT>", "::", "vaddr", ")", ";"], "File": "SIFoldOperands31", "Func": "frameIndexMayFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9468, "Length": 29, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Interm", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ";", "Worklist", ".", "insert", "(", "&", "Op", ")", ";", "Worklist", ".", "insert", "("], "ground_truth": ["&", "Not", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalarNotBinop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9469, "Length": 117, "Cover_Rate": 0.536697247706422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmavq_f16", "(", "float16_t", "__a", ",", "float16x8_t", "__b", ")", "{", "return", "__builtin_mve_vmaxnmavq_fv8hf", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmavq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9470, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "ArgRegEnd", "=", "<NUM_LIT>", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "StackLoc", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "<NUM_LIT>", ",", "true", ")", ";", "TFI", "->", "recordLoadArgsFI", "(", "FI", ",", "-", "StackLoc", ")", ";", "TFI", "->", "recordLiveIn", "(", "FI", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "(", "isVarArg", ")", "&&", "ArgRegEnd", ")", "{", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getRegister", "(", "StackReg", ",", "getPointerTy", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "Begin", "=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", ";", "unsigned", "Start", "=", "get<ISA_LIT>RegisterNumbering", "(", "ArgRegEnd", "+", "<NUM_LIT>", ")", ";", "unsigned", "End", "=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", ";", "unsigned", "StackLoc", "=", "Start", "-", "Begin", "+", "<NUM_LIT>", ";", "for", "(", ";", "Start", "<=", "End", ";", "++", "Start", ",", "++", "StackLoc", ")", "{", "unsigned", "Reg", "=", "get<ISA_LIT>RegisterFromNumbering", "(", "Start", ")", ";", "unsigned", "LiveReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "LiveReg", ",", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "TFI", "->", "recordStoreVarArgsFI", "(", "FI", ",", "-"], "ground_truth": ["(", "StackLoc", "*", "<NUM_LIT>", ")", ")", ";"], "File": "TeeRISCISelLowering", "Func": "LowerFormalArguments", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9471, "Length": 276, "Cover_Rate": 0.3520408163265306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask2_permutex2var_epi64", "("], "ground_truth": ["__m128i", "__A", ",", "__m128i", "__I", ",", "__mmask8", "__U", ",", "__m128i", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask2_permutex2var_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9472, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "addr", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "base", ";", "SDNode", "*", "add", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "base", "=", "addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "base", ".", "dump", "(", ")", ")", ";", "SDValue", "off", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "DL"], "ground_truth": [",", "vt", ")", ";"], "File": "P2ISelDAGToDAG", "Func": "selectAddr", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9473, "Length": 103, "Cover_Rate": 0.36917562724014336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "int", "sh_media_FMOV_SL", "(", "float", "fg", ")", "{", "int", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "fg", ")", ")", ";", "return", "res"], "ground_truth": [";"], "File": "ushmedia", "Func": "sh_media_FMOV_SL", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9474, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "delta", ">=", "<NUM_LIT>", "&&", "delta", "<", "<NUM_LIT>", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "regname", ",", "(", "int", ")", "delta", ")", ";", "else", "if", "(", "delta", "<", "<NUM_LIT>", "&&", "delta", ">=", "-", "<NUM_LIT>", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "regname", ",", "regname", ",", "(", "int", ")", "-", "delta", ")", ";", "else", "{", "mmix_output_register_setting", "(", "stream", ",", "<NUM_LIT>", ",", "delta", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "regname", ",", "regname", ")", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "func", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "mmix", "Func": "mmix_asm_output_mi_thunk", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9475, "Length": 112, "Cover_Rate": 0.6473988439306358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "TPCAsmParser", "Func": "getStartLoc", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9476, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isStartChunk", "(", "uint64_t", "Chunk", ")", "{", "if", "(", "Chunk", "==", "<NUM_LIT>", "||", "Chunk", "==", "UINT64_MAX", ")", "return", "false", ";", "return", "(", "CountLeadingOnes_64", "(", "Chunk", ")", "+", "countTrailingZeros"], "ground_truth": ["(", "Chunk", ")", ")", "==", "<NUM_LIT>", ";"], "File": "AArch64ExpandPseudoInsts", "Func": "isStartChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9477, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9478, "Length": 54, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasModifier", "(", ")", "const", "{", "return", "Modifier"], "ground_truth": ["!=", "NULL", ";"], "File": "ARMConstantPoolValue10", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9479, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isDisp8", "(", "int", "Value", ")", "{", "return", "Value", "==", "(", "signed"], "ground_truth": ["char", ")", "Value", ";"], "File": "X86CodeEmitter", "Func": "isDisp8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9480, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "CCFunction", "=", "CCAssignFnForReturn", "(", "CallConv", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCFunction", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "if", "(", "e", ">", "<NUM_LIT>", ")", "{", "std", "::", "reverse", "(", "RVLocs", ".", "begin", "(", ")", ",", "RVLocs", ".", "end", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "("], "ground_truth": [")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "AVRISelLowering1", "Func": "LowerReturn", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9481, "Length": 241, "Cover_Rate": 0.7005813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__qsub8", "(", "int8x4_t", "__a"], "ground_truth": [",", "int8x4_t", "__b", ")", "{"], "File": "arm", "Func": "acle___qsub8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9482, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARM64DeadRegisterDefinitionsPass", "Func": "implicitlyDefinesOverlappingReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9483, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pbsada_rb", "=", "XVECEXP", "(", "unspec_rtx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "rtx_equal_p", "(", "def_reg", ",", "pbsada_ra", ")", "||", "rtx_equal_p", "(", "def_reg", ",", "pbsada_rb"], "ground_truth": [")", ")", "return", "true", ";"], "File": "nds32-pipelines-auxiliary", "Func": "pbsada_insn_ra_rb_dep_reg_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9484, "Length": 31, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "<ISA_LIT>ConstantPoolValue", "*", ">", "(", "MCPV", ")", ";", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "OS", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", ";", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "MCSym", "=", "Get<ISA_LIT>GVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "<ISA_LIT>ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV"], "ground_truth": ["->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter104", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9485, "Length": 321, "Cover_Rate": 0.6458752515090543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shmedia_builtin_p"], "ground_truth": ["(", "void", ")", "{"], "File": "sh4", "Func": "shmedia_builtin_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9486, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_conj_pch", "(", "__m256h", "__A", ")", "{", "return", "(", "__m256h", ")", "_mm256_xor_epi32", "(", "(", "__m256i", ")", "__A", ",", "_mm256_set1_epi32", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")"], "ground_truth": [")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_conj_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9487, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "FPRValueMapping", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "FPRValueMapping", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_FCMP", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "FPRValueMapping", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "FPRValueMapping", ",", "FPRValueMapping", "}", ")", ";", "break", ";", "}", "case", "G_FPEXT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "case", "G_FPTRUNC", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE", ":", "case", "G_BRCOND", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_ICMP", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "&"], "ground_truth": ["<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";"], "File": "MipsRegisterBankInfo38", "Func": "getInstrMapping", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9488, "Length": 276, "Cover_Rate": 0.41317365269461076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "c_mask", ";", "if", "(", "cfun", "&&", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "!", "fixed_regs", "[", "i", "]", "&&", "!", "ix86_function_value_regno_p", "(", "i", ")", ")", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_64BIT", ")", "{", "for", "(", "i", "=", "FIRST_REX_INT_REG", ";", "i", "<=", "LAST_REX_INT_REG", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "accessible_reg_set", ",", "i", ")", ";", "for", "(", "i", "=", "FIRST_REX_SSE_REG", ";", "i", "<=", "LAST_REX_SSE_REG", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "accessible_reg_set", ",", "i", ")", ";", "for", "(", "i", "=", "FIRST_EXT_REX_SSE_REG", ";", "i", "<=", "LAST_EXT_REX_SSE_REG", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "accessible_reg_set", ",", "i", ")", ";", "}", "c_mask", "=", "CALL_USED_REGISTERS_MASK", "(", "TARGET_64BIT_MS_ABI", ")", ";", "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "(", "int", ")", "CLOBBERED_REGS", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i"], "ground_truth": ["<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{"], "File": "i386", "Func": "ix86_conditional_register_usage", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9489, "Length": 148, "Cover_Rate": 0.5051194539249146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "FuncName", "=", "Mang", "->", "getValueName", "(", "F", ")", ";", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "const", "char", "*", "SectionName", "=", "PAN", "::", "getFrameSectionName", "(", "CurrentFnName", ")", ".", "c_str", "(", ")", ";", "const", "Section", "*", "fPDataSection", "=", "TAI", "->", "getNamedSection", "(", "SectionName", ",", "SectionFlags", "::", "Writeable", ")", ";", "SwitchToSection", "(", "fPDataSection", ")", ";", "O", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "<STR_LIT>", ";", "const", "Type", "*", "RetType", "=", "F", "->", "getReturnType", "(", ")", ";", "unsigned", "RetSize", "=", "<NUM_LIT>", ";", "if", "(", "RetType", "->", "getTypeID", "(", ")", "!=", "Type", "::", "VoidTyID", ")", "RetSize", "="], "ground_truth": ["TD", "->", "getTypeAllocSize", "(", "RetType", ")", ";"], "File": "PIC16AsmPrinter2", "Func": "EmitFunctionFrame", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9490, "Length": 112, "Cover_Rate": 0.41947565543071164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "LowerOperand", "(", "MO", ")", ";", "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "{", "OutMI", ".", "addOperand", "(", "MCOp", ")"], "ground_truth": [";"], "File": "PatmosMCInstLower", "Func": "Lower", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9491, "Length": 59, "Cover_Rate": 0.6629213483146067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVectorShuffleAsBitBlend", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "int", "NumEltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "NumEltBits", ")", ",", "DL", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleAsBitBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9492, "Length": 152, "Cover_Rate": 0.5409252669039146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";", "return", "TargetLowering", "::", "getJumpTableEncoding"], "ground_truth": ["(", ")", ";"], "File": "MipsISelLowering106", "Func": "getJumpTableEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9493, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "store", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "tmp", ")", ";", "rtx", "stvx", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "unspec", ")", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "store", ",", "stvx", ")", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";", "rtx", "vperm", ";", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "par", ")"], "ground_truth": [";"], "File": "rs60004", "Func": "altivec_expand_stvx_be", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9494, "Length": 102, "Cover_Rate": 0.8031496062992126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>DCInstruction", "::", "translateScaledImmediate", "(", "unsigned", "MIOperandNo", ",", "unsigned", "Scale", ",", "unsigned", "Bits", ")", "{", "APInt", "Val", "=", "APInt", "(", "Bits", ","], "ground_truth": ["getImmOp", "(", "MIOperandNo", ")", ")", ";"], "File": "AArch64DCInstruction", "Func": "translateScaledImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9495, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")"], "ground_truth": [";"], "File": "X86FlagsCopyLowering2", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9496, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "state_reset", "(", "curr_state", ")", ";", "targetm", ".", "sched", ".", "init", "(", "<NUM_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";", "advance_state", "(", "curr_state"], "ground_truth": [")", ";"], "File": "mips", "Func": "mips_sim_reset", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9497, "Length": 23, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__TM_resume", "(", "void", ")", "{", "__builtin_tresume", "("], "ground_truth": [")", ";"], "File": "htmxlintrin", "Func": "__TM_resume", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9498, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpshldv_v2di_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__C", ",", "(", "__v2di", ")"], "ground_truth": ["__D", ",", "(", "__mmask8", ")", "__B", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm_mask_shldv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9499, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", "&&", "needsSPWriteback", "(", "MF", ",", "*", "MF", ".", "getFrameInfo", "(", ")", ")", ")", "{", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyFrameLowering21", "Func": "eliminateCallFramePseudoInstr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9500, "Length": 76, "Cover_Rate": 0.608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PredB", "!=", "Latch", ")", "{", "PN", "->", "RemoveOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "PN", "->", "RemoveOperand", "(", "i", ")", ";", "}", "}", "PN", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "NewPR", ",", "false", ")", ")", ";", "PN", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "NewPH", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "Header", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "PN", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "PN", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "getMBB", "(", ")", "!=", "Latch", ")", "MO", ".", "setMBB", "(", "NewPH", ")", ";", "}", "}", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Tmp2", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "EmptyCond", ";", "TB", "=", "FB", "=", "<NUM_LIT>", ";", "for", "(", "MBBVector", "::", "iterator", "I", "=", "Preds", ".", "begin", "(", ")", ",", "E", "=", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "PB", "=", "*", "I", ";", "if", "(", "PB", "!=", "Latch", ")", "{", "Tmp2", ".", "clear", "(", ")", ";", "bool", "NotAnalyzed", "=", "TII", "->", "AnalyzeBranch", "(", "*", "PB", ",", "TB", ",", "FB", ",", "Tmp2", ",", "false", ")", ";", "(", "void", ")", "NotAnalyzed", ";", "assert", "(", "!", "NotAnalyzed", "&&", "<STR_LIT>", ")", ";", "if", "(", "TB", "!=", "Header", "&&", "(", "Tmp2", ".", "empty", "(", ")", "||", "FB", "!=", "Header", ")", ")", "TII", "->", "InsertBranch", "(", "*", "PB", ",", "NewPH", ",", "<NUM_LIT>", ",", "EmptyCond", ",", "DL", ")", ";", "PB", "->", "ReplaceUsesOfBlockWith", "(", "Header", ",", "NewPH", ")", ";", "}", "}", "TB", "=", "FB", "=", "<NUM_LIT>", ";", "bool", "LatchNotAnalyzed", "=", "TII", "->", "AnalyzeBranch", "(", "*", "Latch", ",", "TB", ",", "FB", ",", "Tmp2", ",", "false", ")", ";", "(", "void", ")", "LatchNotAnalyzed", ";", "assert", "(", "!", "LatchNotAnalyzed", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "TB", "&&", "!", "FB", ")", "TII", "->", "InsertBranch", "(", "*", "Latch", ",", "Header", ",", "<NUM_LIT>", ",", "EmptyCond", ",", "DL", ")", ";", "TII", "->", "InsertBranch", "(", "*", "NewPH", ",", "Header", ",", "<NUM_LIT>", ",", "EmptyCond", ",", "DL", ")", ";", "NewPH", "->", "addSuccessor", "(", "Header", ")", ";", "return", "NewPH"], "ground_truth": [";"], "File": "HexagonHardwareLoops11", "Func": "createPreheaderForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9501, "Length": 400, "Cover_Rate": 0.4410143329658214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FnStoreVarArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MFI", "->", "setObjectOffset", "(", "FnStoreVarArgs", "["], "ground_truth": ["i", "]", ".", "FI", ",", "FnStoreVarArgs", "[", "i", "]", ".", "SPOffset", ")", ";"], "File": "MipsMachineFunction11", "Func": "adjustStoreVarArgsFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9502, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__tzmsk_u64", "(", "unsigned", "long", "long", "__X", ")", "{", "return", "~", "__X", "&", "(", "__X"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "tbmintrin", "Func": "__tzmsk_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9503, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Addr", "=", "Load", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Addr", ".", "getSimpleValueType", "(", ")", ",", "Addr", ",", "DAG", ".", "getConstant", "(", "Index", "*", "EVT", ".", "getStoreSize", "(", ")", ",", "Addr"], "ground_truth": [".", "getSimpleValueType", "(", ")", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "NarrowVectorLoadToElement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9504, "Length": 58, "Cover_Rate": 0.4172661870503597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src1ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "int", "Src0ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ";", "if", "(", "Src1", "->", "isIdenticalTo", "(", "*", "Src0", ")", "&&", "(", "Src1ModIdx", "==", "-", "<NUM_LIT>", "||", "!", "MI", "->", "getOperand", "(", "Src1ModIdx", ")", ".", "getImm", "(", ")", ")", "&&", "(", "Src0ModIdx", "==", "-", "<NUM_LIT>", "||", "!", "MI", "->", "getOperand", "(", "Src0ModIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "auto", "&", "NewDesc", "=", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "getMovOpc", "(", "false", ")", ")", ";", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", ")", "MI", "->", "RemoveOperand", "(", "Src2Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "<STR_LIT>", "(", "Opc", ","], "ground_truth": ["<STR_LIT>", "::", "src1", ")", ")", ";"], "File": "SIFoldOperands12", "Func": "tryFoldInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9505, "Length": 152, "Cover_Rate": 0.4919093851132686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T"], "ground_truth": [",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "AMDGPUMCTargetDesc20", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9506, "Length": 50, "Cover_Rate": 0.390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address"], "ground_truth": [",", "Decoder", ",", "true", ",", "DecodeIntPairRegisterClass", ")", ";"], "File": "SparcDisassembler (2)", "Func": "DecodeLoadIntPair", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9507, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "TLCS900RegisterInfo", "Func": "getFrameRegister", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9508, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "memory_vector_mode", "(", "const", "function_instance", "&", ")", "const", "override", "{", "return", "m_mode"], "ground_truth": [";"], "File": "aarch64-sve-builtins-base3", "Func": "memory_vector_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9509, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "STI", ","], "ground_truth": ["Ctx", ")", ";"], "File": "X86MCCodeEmitter21", "Func": "createX86MCCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9510, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMISelLowering (3)", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9511, "Length": 450, "Cover_Rate": 0.40394973070017953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Sube", "=", "(", "size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Subo", "=", "(", "size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Even", "=", "MRI", ".", "getSubReg"], "ground_truth": ["(", "Reg", ",", "Sube", ")", ";"], "File": "AArch64InstPrinter (2)", "Func": "printGPRSeqPairsClassOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9512, "Length": 38, "Cover_Rate": 0.3089430894308943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "Thumb1FrameLowering (2)1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9513, "Length": 81, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "MRI", ",", "Arg", "->", "getRegister", "(", ")", ",", "Ty", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "auto", "LShr", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ";", "B", ".", "buildAnd", "(", "DstReg", ",", "LShr", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "OrigInsBB", "=", "B", ".", "getMBB", "(", ")", ";", "auto", "OrigInsPt", "=", "B", ".", "getInsertPt", "("], "ground_truth": [")", ";"], "File": "AMDGPULegalizerInfo51", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9514, "Length": 155, "Cover_Rate": 0.541958041958042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "GVStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "HiddenGVStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "FnStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'$'", ")", "O", "<<", "'('", "<<", "Name", "<<", "')'", ";", "else", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "std", "::", "string", "Name", "=", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "FnStubs", "[", "Name", "+", "<STR_LIT>", "]", "=", "Name", ";", "Name", "+=", "<STR_LIT>", ";", "}", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'$'", ")", "O", "<<", "'('", "<<", "Name", "<<", "')'", ";", "else", "O", "<<", "Name", ";", "break", ";", "}", "}", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "PrintPICBaseSymbol", "(", ")", ";", "O", "<<", "']'", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "O", "<<", "'-'", ";", "PrintPICBaseSymbol", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O"], "ground_truth": ["<<", "<STR_LIT>", ";", "break", ";"], "File": "X86ATTAsmPrinter2", "Func": "printSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9515, "Length": 280, "Cover_Rate": 0.445859872611465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Register", "ReturnAddrVReg", "=", "getFunctionLiveInPhysReg", "(", "MF", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "MIRBuilder", ".", "getDebugLoc", "(", ")", ")", ";", "MRI", ".", "setType", "(", "ReturnAddrVReg", ",", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "bool", "Success", "=", "true", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "ArgInfo", "OrigArg", "{", "VRegs", ",", "Val", "->", "getType", "(", ")", ",", "<NUM_LIT>", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "RetCC_<ISA_LIT>", ")", ";", "OutgoingArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "Success", "=", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "}", "MIRBuilder", ".", "buildCopy", "("], "ground_truth": ["<STR_LIT>", ",", "ReturnAddrVReg", ")", ";"], "File": "M88kCallLowering", "Func": "lowerReturn", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9516, "Length": 262, "Cover_Rate": 0.9323843416370107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ErrorMissingFeature", "(", "SMLoc", "IDLoc", ",", "uint64_t", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "assert", "(", "ErrorInfo", "&&", "<STR_LIT>", ")", ";", "ArrayRef", "<", "SMRange", ">", "EmptyRanges", "=", "None", ";", "SmallString", "<", "<NUM_LIT>", ">", "Msg", ";", "raw_svector_ostream", "OS", "(", "Msg", ")", ";", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86AsmParser (2)3", "Func": "ErrorMissingFeature", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9517, "Length": 46, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvttq_m", "(", "float32x4_t", "__inactive", ",", "float16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcvttq_m_f32_f16", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvttq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9518, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CheckCopy", "=", "[", "&", "]", "(", ")", "{", "assert", "(", "(", "I", ".", "isCopy", "(", ")", "||", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "KnownValid", "||", "isValidCopy", "(", "I", ",", "DstRegBank", ",", "MRI", ",", "TRI", ",", "RBI", ")", ")", ";", "return", "true", ";", "}", ";", "if", "(", "I", ".", "isCopy", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getMinClassForRegBank", "(", "SrcRegBank", ",", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ",", "true", ")", ";", "if", "(", "!", "SrcRC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstRegBank", ".", "getID", "(", ")", "!=", "SrcRegBank", ".", "getID", "(", ")", ")", "{", "unsigned", "SrcSize", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "SrcRC", ")", ";", "unsigned", "DstSize", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", ";", "if", "(", "SrcSize", ">", "DstSize", ")", "{", "const", "TargetRegisterClass", "*", "SubregRC", "=", "getMinClassForRegBank", "(", "DstRegBank", ",", "SrcSize", ",", "true", ")", ";", "assert", "(", "SubregRC", "&&", "<STR_LIT>", ")", ";", "unsigned", "SubReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "getSubRegForClass", "(", "DstRC", ",", "TRI", ",", "SubReg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false"], "ground_truth": [";"], "File": "AArch64InstructionSelector25", "Func": "selectCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9519, "Length": 227, "Cover_Rate": 0.38803418803418804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "<STR_LIT>", "AM", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "<STR_LIT>", "AddSub", "=", "(", "AM", "==", "<STR_LIT>", "||", "AM", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Val", ")", ")", "return", "false", ";", "Offset", "=", "N", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N"], "ground_truth": [".", "getOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9520, "Length": 117, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "printWarningWithFixIt", "(", "const", "Twine", "&", "Msg", ",", "const", "Twine", "&", "FixMsg", ",", "SMRange", "Range", ",", "bool", "ShowColors", ")", "{", "getSourceManager", "(", ")", ".", "PrintMessage", "(", "Range", ".", "Start", ",", "SourceMgr", "::", "DK_Warning", ",", "Msg", ",", "Range", ",", "SMFixIt", "(", "Range", ",", "FixMsg", ")"], "ground_truth": [",", "ShowColors", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "printWarningWithFixIt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9521, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16InstrInfo", "::", "adjustStackPtrBigUnrestricted", "(", "unsigned", "SP", ",", "int64_t", "Amount", ","], "ground_truth": ["MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "File": "Mips16InstrInfo (2)", "Func": "adjustStackPtrBigUnrestricted", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9522, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi8_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsxbd128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepi8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9523, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "std", "::", "pair", "<", "Register", ",", "<STR_LIT>", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn", ".", "first", "==", "VReg", ")", "return", "LiveIn", ".", "second", ".", "isSExt", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "PPCMachineFunctionInfo10", "Func": "isLiveInSExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9524, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "("], "ground_truth": [")", ",", "VK", ")", ";"], "File": "RISCVAsmParser", "Func": "isSImm12", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9525, "Length": 42, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "CC_<ISA_LIT>_32_VectorCallIndirect", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "Indirect", ";", "ArgFlags", ".", "setInReg", "(", ")"], "ground_truth": [";"], "File": "X86CallingConv2", "Func": "CC_X86_32_VectorCallIndirect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9526, "Length": 47, "Cover_Rate": 0.8545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>OptimizeLiveIntervalsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>StoreResultsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>RegStackifyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>RegColoringPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExplicitLocalsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FixIrreducibleControlFlowPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LateEHPreparePass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExceptionInfoPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CFGSortPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CFGStackifyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LowerBrUnlessPass", "(", "PR", ")", ";", "initialize<ISA_LIT>RegNumberingPass", "(", "PR", ")", ";", "initialize<ISA_LIT>PeepholePass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallIndirectFixupPass", "(", "PR", ")"], "ground_truth": [";"], "File": "WebAssemblyTargetMachine43", "Func": "LLVMInitializeWebAssemblyTarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9527, "Length": 70, "Cover_Rate": 0.4697986577181208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_pi2ps", "(", "__m128", "__A", ",", "__m64"], "ground_truth": ["__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_cvt_pi2ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9528, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VTy", "->", "getElementType", "(", ")", "==", "Type", "::", "getInt64Ty", "(", "VTy", "->", "getContext", "(", ")", ")", ")", "return", "ScalableVectorType", "::", "get", "(", "VTy", "->", "getElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "VTy", "->", "getElementType", "(", ")", "==", "Type", "::", "getInt32Ty", "(", "VTy", "->", "getContext", "(", ")", ")", ")", "return", "ScalableVectorType", "::", "get", "(", "VTy", "->", "getElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "VTy", "->", "getElementType", "(", ")", "==", "Type", "::", "getInt16Ty", "(", "VTy", "->", "getContext", "(", ")", ")", ")", "return", "ScalableVectorType", "::", "get", "(", "VTy"], "ground_truth": ["->", "getElementType", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering168", "Func": "getSVEContainerIRType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9529, "Length": 99, "Cover_Rate": 0.3535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_aarch64_get_qregciv8hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_aarch64_get_qregciv8hf", "(", "__o"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vld3q_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9530, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "microblaze_expand_conditional_branch_reg", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "cmp_op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "cmp_op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "label1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "comp_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "condition", ";", "gcc_assert", "(", "(", "GET_CODE", "(", "cmp_op0", ")", "==", "REG", ")", "||", "(", "GET_CODE", "(", "cmp_op0", ")", "==", "SUBREG", ")", ")", ";", "if", "(", "cmp_op1", "==", "const0_rtx", ")", "{", "comp_reg", "=", "cmp_op0", ";", "condition", "=", "gen_rtx_fmt_ee", "(", "signed_condition", "(", "code", ")", ",", "SImode", ",", "comp_reg", ",", "const0_rtx", ")", ";", "emit_jump_insn", "(", "gen_condjump", "(", "condition", ","], "ground_truth": ["label1", ")", ")", ";"], "File": "microblaze", "Func": "microblaze_expand_conditional_branch_reg", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9531, "Length": 117, "Cover_Rate": 0.4834710743801653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "isPIC", "=", "GetLabelAccessInfo", "(", "DAG", ".", "getTarget", "(", ")", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "CPIHi", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ",", "MOHiFlag", ")", ";", "SDValue", "CPILo", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ",", "MOLoFlag", ")", ";", "return", "LowerLabelRef", "(", "CPIHi", ",", "CPILo", ","], "ground_truth": ["isPIC", ",", "DAG", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerConstantPool", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9532, "Length": 77, "Cover_Rate": 0.39690721649484534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "EhHandlerReg", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", ";", "}", "bool", "restoreLR", "=", "XFI", "->", "hasLRSpillSlot", "(", ")", ";", "bool", "UseRETSP", "=", "restoreLR", "&&", "RemainingAdj", "&&", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "UseRETSP", ")", "restoreLR", "=", "false", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "FP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FramePtr", ")", ";", "SmallVector", "<", "StackSlotInfo", ",", "<NUM_LIT>", ">", "SpillList", ";", "GetSpillList", "(", "SpillList", ",", "MFI", ",", "XFI", ",", "restoreLR", ",", "FP", ")", ";", "RestoreSpillList", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "RemainingAdj", ",", "SpillList", ")", ";", "if", "(", "RemainingAdj", ")", "{", "IfNeededLDAWSP", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "<NUM_LIT>", ",", "RemainingAdj", ")", ";", "if", "(", "UseRETSP"], "ground_truth": [")", "{"], "File": "XCoreFrameLowering", "Func": "emitEpilogue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9533, "Length": 164, "Cover_Rate": 0.3106060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "case", "<STR_LIT>", ":", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "IntId", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumLoBits", "=", "<NUM_LIT>", ";", "switch", "(", "IntId", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "switch", "(", "IntId", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>"], "ground_truth": [";", "break", ";"], "File": "X86ISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9534, "Length": 168, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetIndices", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetIndices"], "ground_truth": [")", ";"], "File": "AMDGPUInstrInfo31", "Func": "getSerializableTargetIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9535, "Length": 73, "Cover_Rate": 0.8690476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "xtensa_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "IN_RANGE", "(", "regno", ",", "GP_RETURN_FIRST"], "ground_truth": [",", "GP_RETURN_LAST", ")", ";"], "File": "xtensa1", "Func": "xtensa_function_value_regno_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9536, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MLxExpansion", "::", "getDefReg", "(", "MachineInstr", "*", "MI", ")", "const", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")"], "ground_truth": ["return", "Reg", ";"], "File": "MLxExpansionPass11", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9537, "Length": 81, "Cover_Rate": 0.5126582278481012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Lo", "=", "Mask", ".", "equals", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Shuffle", "=", "Lo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "ShuffleVT", "=", "<STR_LIT>", ";", "if", "(", "Depth", "==", "<NUM_LIT>", "&&", "Root", "->", "getOpcode", "(", ")", "==", "Shuffle", ")", "return", "false", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ShuffleVT", ",", "Input", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "Shuffle", ",", "DL", ",", "ShuffleVT", ",", "Op", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "CombineTo", "(", "Root", ".", "getNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RootVT", ",", "Op", ")", ",", "true", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "FloatDomain", "&&", "(", "Mask", ".", "equals", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "Mask", ".", "equals", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "Mask", ".", "equals", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "Mask", ".", "equals", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "bool", "Lo", "=", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ";", "unsigned", "Shuffle", "=", "Lo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Depth", "==", "<NUM_LIT>", "&&", "Root", "->", "getOpcode", "(", ")", "==", "Shuffle", ")", "return", "false", ";", "MVT", "ShuffleVT", ";", "switch", "(", "Mask", ".", "size", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "ShuffleVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ShuffleVT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ShuffleVT", ",", "Input", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "Shuffle", ",", "DL", ",", "ShuffleVT", ",", "Op", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "CombineTo", "(", "Root", ".", "getNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RootVT", ",", "Op", ")", ",", "true", ")", ";", "return", "true", ";", "}", "if", "(", "Depth", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "(", "Depth", ">=", "<NUM_LIT>", "||", "HasPSHUFB", ")"], "ground_truth": ["&&", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "{"], "File": "X86ISelLowering (2)4", "Func": "combineX86ShuffleChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9538, "Length": 441, "Cover_Rate": 0.3413312693498452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "ARCSubtarget", "Func": "getRegisterInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9539, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_il", "(", "signed", "short", "imm", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_int4", ")", "(", "si_from_int", "(", "(", "signed", "int", ")", "("], "ground_truth": ["imm", ")", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_il", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9540, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "f", "=", "BBNumToRegMap", ".", "find", "(", "MBB", ".", "getNumber", "(", ")", ")", ";", "if", "(", "f", "!=", "BBNumToRegMap", ".", "end", "(", ")", ")", "return", "f", "->", "second", ";", "Register", "NewReg", "=", "Register", "::", "index2VirtReg", "(", "getNextID", "(", ")", ")", ";", "BBNumToRegMap", "[", "MBB", ".", "getNumber", "(", ")", "]", "=", "NewReg", ";", "return", "NewReg"], "ground_truth": [";"], "File": "SPIRVModuleAnalysis", "Func": "getOrCreateMBBRegister", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9541, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "A", "&", "~"], "ground_truth": ["KindMask", ")", "|", "K", ";"], "File": "RDFGraph", "Func": "set_kind", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9542, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmArcp", ")", ")", "flags", "|=", "FPFastMathMode", "::", "AllowRecip", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", ")", "flags", "|=", "FPFastMathMode", "::", "Fast", ";", "return", "flags"], "ground_truth": [";"], "File": "SPIRVGenerateDecorations", "Func": "getFastMathFlags", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9543, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "!", "produceCompactUnwindFrame", "(", "MF", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "Count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "int", "Offset", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ";", "unsigned", "GPRSaveSize", "=", "AFI", "->", "getVarArgsGPRSize", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isTargetWindows", "(", ")", ")", "Offset", "-=", "alignTo", "(", "GPRSaveSize", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "{", "RegPairInfo", "RPI", ";", "RPI", ".", "Reg1", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", "||", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", ";", "RPI", ".", "IsGPR", "=", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "Count", ")", "{", "unsigned", "NextReg", "=", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getReg", "("], "ground_truth": [")", ";"], "File": "AArch64FrameLowering64", "Func": "computeCalleeSaveRegisterPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9544, "Length": 164, "Cover_Rate": 0.3048327137546468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU"], "ground_truth": ["::", "VGPR0", ",", "VT", ")", ";"], "File": "SIISelLowering34", "Func": "LowerOperation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9545, "Length": 103, "Cover_Rate": 0.6477987421383647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpe_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "float32x2_t", ")", "__builtin_neon_vrecpev2sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vrecpe_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9546, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "<STR_LIT>", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", ")", "{", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "(", "ThisVal", "<", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "<NUM_LIT>", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", "(", "NumBytes", ")", "!=", "-"], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "Thumb2InstrInfo17", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9547, "Length": 373, "Cover_Rate": 0.47275031685678076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Z80SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{", "return", "&", "TSInfo"], "ground_truth": [";"], "File": "GBZ80TargetMachine (2)", "Func": "getSelectionDAGInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9548, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering"], "ground_truth": [";"], "File": "LEGSubtarget", "Func": "getFrameLowering", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9549, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "create<ISA_LIT>OverlayPass"], "ground_truth": ["(", ")", "{"], "File": "PIC16Overlay", "Func": "createPIC16OverlayPass", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9550, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegClassWeight", "&", "R600RegisterInfo", "::", "getRegClassWeight", "(", "const", "TargetRegisterClass", "*", "RC"], "ground_truth": [")", "const", "{"], "File": "R600RegisterInfo", "Func": "getRegClassWeight", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9551, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType"], "ground_truth": [",", "Align", "Alignment", ")", "const", "{"], "File": "AArch64TargetTransformInfo", "Func": "isLegalMaskedGather", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9552, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fast", ")", "{", "*", "Fast", "=", "!", "Subtarget", "->", "isCyclone", "(", ")", "||", "VT", ".", "getStoreSize", "(", ")", "!=", "<NUM_LIT>", "||", "Align"], "ground_truth": ["<=", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)1", "Func": "allowsMisalignedMemoryAccesses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9553, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstMaskEnd", "==", "<NUM_LIT>", "-", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "ExtendToInt64", "(", "Base", ",", "dl", ")", ",", "ExtendToInt64", "(", "V", ",", "dl", ")", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskStart", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "<NUM_LIT>", ";", "unsigned", "RLAmt2", "="], "ground_truth": ["MaskStart", ";"], "File": "PPCISelDAGToDAG1", "Func": "SelectRotMaskIns64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9554, "Length": 98, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshld_u64", "(", "uint64_t", "__a", ",", "uint64_t", "__b", ")", "{", "return", "__builtin_aarch64_ushldi_uus", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vshld_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9555, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ",", "Spacing", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ",", "Spacing", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ",", "Spacing", "=", "<NUM_LIT>", ";", "if", "(", "Opc", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";"], "ground_truth": ["i", "!=", "SubRegs", ";", "++", "i", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9556, "Length": 213, "Cover_Rate": 0.31140350877192985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "[", "arity", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "CONST_INT_P", "(", "op", "[", "arity", "]", ")", "&&", "SCALAR_INT_MODE_P", "(", "insn_op", "->", "mode", ")", "&&", "GET_MODE", "(", "op", "[", "arity", "]", ")", "!=", "insn_op", "->", "mode", ")", "op", "[", "arity", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "INTVAL", "(", "op", "[", "arity", "]", ")", ",", "insn_op", "->", "mode", ")", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "arg", ")", ")", "&&", "insn_op", "->", "predicate", "!=", "address_operand", ")", "op", "[", "arity", "]", "=", "gen_rtx_MEM", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "if", "(", "op_flags", "==", "O_ELEM", ")", "{", "gcc_assert", "(", "last_vec_mode", "!=", "VOIDmode", ")", ";", "op", "[", "arity", "]", "=", "simplify_expand_binop", "(", "SImode", ",", "code_to_optab", "(", "AND", ")", ",", "op", "[", "arity", "]", ",", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "last_vec_mode", ")", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "}", "if", "(", "VECTOR_MODE_P", "(", "insn_op", "->", "mode", ")", ")", "last_vec_mode", "=", "insn_op", "->", "mode", ";", "if", "(", "insn_op", "->", "predicate", "(", "op", "[", "arity", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "arity", "++"], "ground_truth": [";"], "File": "s390", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9557, "Length": 189, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{", "return", "&", "DataLayout"], "ground_truth": [";"], "File": "OpenRISCTargetMachine", "Func": "getTargetData", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9558, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fnmsub_ss", "(", "__mmask8", "__U", ",", "__m128", "__W", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_maskz", "(", "(", "__v4sf", ")", "__W", ",", "-", "(", "__v4sf", ")", "__A", ",", "-", "(", "__v4sf", ")", "__B"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_fnmsub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9559, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "return"], "ground_truth": ["Chain", ";"], "File": "J2ISelLowering", "Func": "LowerFormalArguments", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9560, "Length": 71, "Cover_Rate": 0.36787564766839376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ";", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "N32", "(", ")", ";", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ";", "if", "(", "TT", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "GNUABIN32", ")", "return", "<ISA_LIT>ABIInfo", "::", "N32", "(", ")", ";", "assert", "(", "Options", ".", "getABIName", "(", ")", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "TT", ".", "isMIPS64", "(", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ";", "return", "<ISA_LIT>ABIInfo", "::", "O32", "("], "ground_truth": [")", ";"], "File": "MipsABIInfo1", "Func": "computeTargetABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9561, "Length": 118, "Cover_Rate": 0.855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP", ".", "SplitB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "MachineBasicBlock", "*", "SB", "=", "*", "FP", ".", "SplitB", "->", "succ_begin", "(", ")", ";", "if", "(", "SB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "if", "(", "!", "hasEHLabel", "(", "SB", ")", "||", "hasUncondBranch", "(", "SB", ")", ")", "mergeBlocks", "(", "FP", ".", "SplitB"], "ground_truth": [",", "SB", ")", ";"], "File": "HexagonEarlyIfConv1", "Func": "simplifyFlowGraph", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9562, "Length": 61, "Cover_Rate": 0.5083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_or", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_uchar16", ")"], "ground_truth": ["(", "si_from_uchar", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_orbi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9563, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I8Ptr", "=", "Builder", ".", "CreateBitCast", "(", "AllocaAddr", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "}", ";", "if", "(", "Bitcast", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "{", "Use", "&", "U", "=", "*", "(", "Bitcast", "->", "use_begin", "(", ")", ")", ";", "unsigned", "OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", ")", ";", "Builder", ".", "CreateStore", "(", "Src", ",", "AllocaAddr", ")", ";", "Value", "*", "Row", "=", "nullptr", ",", "*", "Col", "=", "nullptr", ";", "std", "::", "tie", "(", "Row", ",", "Col", ")", "=", "getShape", "(", "II", ",", "OpNo", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Stride", "}", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "Bitcast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "}", "else", "{", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Src", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", ")", ";", "Value", "*", "Row", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Col", "=", "II"], "ground_truth": ["->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86LowerAMXType8", "Func": "transformBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9564, "Length": 217, "Cover_Rate": 0.6271676300578035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI"], "ground_truth": [")", ";"], "File": "ARMISelLowering11", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9565, "Length": 136, "Cover_Rate": 0.48056537102473496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vctp64q", "(", "uint32_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vctp64q", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9566, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mul_y0_r6", "(", "Mul3", "op", ","], "ground_truth": ["Ax", "a", ")", "{"], "File": "disassembler", "Func": "mul_y0_r6", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9567, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseBDLAddr64", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseAddress", "(", "Operands", ","], "ground_truth": ["BDLMem", ",", "GR64Reg", ")", ";"], "File": "SystemZAsmParser1", "Func": "parseBDLAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9568, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "(", "(", "__v16su", ")", "__A", "&", "(", "__v16su"], "ground_truth": [")", "__B", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_and_si512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9569, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SVE2", ")", "current_tune", "."], "ground_truth": ["extra_tuning_flags", "&=", "~", "AARCH64_EXTRA_TUNE_CSE_SVE_VL_CONSTANTS", ";"], "File": "aarch641", "Func": "aarch64_adjust_generic_arch_tuning", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9570, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvttps2udq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cvttps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9571, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MayStore", ")", "return", "!", "Defs", ".", "insert", "(", "V", ")", "||", "Uses", ".", "count", "(", "V", ")", "||", "SeenNoObjStore", "||", "SeenNoObjLoad", ";", "Uses", ".", "insert", "(", "V"], "ground_truth": [")", ";"], "File": "MipsDelaySlotFiller19", "Func": "updateDefsUses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9572, "Length": 31, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m256h", "a", "[", "<NUM_LIT>", "]", ";", "__m512h", "v", ";", "}", "u", ";", "u", ".", "a", "[", "<NUM_LIT>", "]", "=", "__A", ";", "return", "u", ".", "v"], "ground_truth": [";"], "File": "avx512fp16intrin", "Func": "_mm512_castph256_ph512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9573, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTgSplitEnabled", "(", ")", "const", "{", "return", "EnableTgSplit"], "ground_truth": [";"], "File": "GCNSubtarget", "Func": "isTgSplitEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9574, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOT", "||", "XINT", "(", "x", ","], "ground_truth": ["<NUM_LIT>", ")", "==", "UNSPEC_GOTOFF", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PLT", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTSYM_OFF", ")", ")", "return", "<NUM_LIT>", ";"], "File": "mn10300", "Func": "mn10300_legitimate_pic_operand_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9575, "Length": 81, "Cover_Rate": 0.3932038834951456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand"], "ground_truth": ["(", "opNum", ")", ";"], "File": "M68kInstPrinter", "Func": "printImmediate", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9576, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "<STR_LIT>", "]", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Info", "=", "<STR_LIT>", "<STR_LIT>", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMMCTargetDesc (2)", "Func": "getITDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9577, "Length": 50, "Cover_Rate": 0.684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Start", "=", "Lex", "(", ")", ".", "getLoc", "(", ")", ";", "}", "IntelExprStateMachine", "SM", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "RewriteIntelExpression", "(", "SM", ",", "Start", ",", "Tok", ".", "getLoc", "(", ")", ")", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "const", "MCExpr", "*", "Disp", "=", "SM", ".", "getSym", "(", ")", ";", "const", "MCExpr", "*", "ImmDisp", "=", "MCConstantExpr", "::", "create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "if", "(", "Disp", "&&", "Imm", ")", "Disp", "=", "MCBinaryExpr", "::", "createAdd", "(", "Disp", ",", "ImmDisp", ",", "getContext", "(", ")", ")", ";", "if", "(", "!", "Disp", ")", "Disp", "=", "ImmDisp", ";", "if", "(", "!", "SM", ".", "isMemExpr", "(", ")", "&&", "!", "RegNo", ")", "return", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ")", ";", "StringRef", "ErrMsg", ";", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "(", "BaseReg", "||", "IndexReg", ")", "&&", "CheckBaseRegAndIndexRegAndScale", "(", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "ErrMsg", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "ErrMsg", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "return", "CreateMemForInlineAsm", "(", "RegNo", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "SM", ".", "getSymName", "(", ")", ",", "SM", ".", "getIdentifierInfo", "(", ")", ")", ";", "if", "(", "!", "(", "BaseReg", "||", "IndexReg", "||", "RegNo", ")", ")", "return", "<STR_LIT>"], "ground_truth": ["(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";"], "File": "X86AsmParser20", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9578, "Length": 255, "Cover_Rate": 0.5029585798816568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "not_rc_reg", "(", "rtx", "op", ",", "enum", "machine_mode"], "ground_truth": ["mode", "ATTRIBUTE_UNUSED", ")", "{"], "File": "c4x1", "Func": "not_rc_reg", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9579, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "getIntOperandsFromRegisterString", "(", "StringRef", "RegString", ",", "SelectionDAG", "*", "CurDAG", ",", "const", "SDLoc", "&", "DL", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ")", "{", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "Fields", ";", "RegString", ".", "split", "(", "Fields", ","], "ground_truth": ["':'", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9580, "Length": 43, "Cover_Rate": 0.35833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_RegList", ",", "Parser", ")", ";", "Op", "->", "RegList", ".", "List", "=", "new", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";", "return"], "ground_truth": ["Op", ";"], "File": "MipsAsmParser103", "Func": "CreateRegList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9581, "Length": 57, "Cover_Rate": 0.5816326530612245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "unsigned", "SAVEri", "=", "<STR_LIT>", ";", "unsigned", "SAVErr", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "SAVEri", "=", "<STR_LIT>", ";", "SAVErr", "=", "<STR_LIT>", ";", "}", "if", "(", "MFI", ".", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "NumBytes", "+=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "NumBytes", "=", "Subtarget", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "if", "(", "MFI", ".", "getMaxAlignment", "(", ")", ">", "<NUM_LIT>", ")", "{", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emit<ISA_LIT>Adjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "NumBytes", ",", "SAVErr", ",", "SAVEri", ")", ";", "unsigned", "regFP", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "regFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createWindowSave", "(", "nullptr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "unsigned", "regInRA", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "regOutRA", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "nullptr", ",", "regOutRA", ",", "regInRA", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "if", "(", "NeedsStackRealignment", ")", "{", "int64_t", "Bias", "=", "Subtarget", ".", "getStackPointerBias", "(", ")", ";", "unsigned", "regUnbiased"], "ground_truth": [";"], "File": "SparcFrameLowering (2)1", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9582, "Length": 297, "Cover_Rate": 0.48848684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TII", "->", "isLDSRetInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "NumLiteral", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "It", "!=", "E"], "ground_truth": [";", "++", "It", ")", "{"], "File": "R600EmitClauseMarkers", "Func": "OccupiedDwords", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9583, "Length": 86, "Cover_Rate": 0.4942528735632184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "ShaderType", ")", ";", "}", "if", "(", "ShaderType", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";", "visit", "(", "F", ")", ";", "visit", "(", "F", ")", ";", "return", "false"], "ground_truth": [";"], "File": "SITypeRewriter", "Func": "runOnFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9584, "Length": 34, "Cover_Rate": 0.3655913978494624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPUv3", "("], "ground_truth": [")", "const", "{"], "File": "CSKYSubtarget1", "Func": "hasFPUv3", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9585, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VTBLMask", ";", "for", "(", "int", "I", ":", "ShuffleMask", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "VTBLMask", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "VTBLMask"], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9586, "Length": 101, "Cover_Rate": 0.6558441558441559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMUBUF", "(", "uint16_t"], "ground_truth": ["Opcode", ")", "const", "{"], "File": "SIInstrInfo109", "Func": "isMUBUF", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9587, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitFSETCC", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "X86IREmitter", "Func": "visitFSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9588, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPUBitmask", "=", "<NUM_LIT>", ";", "int", "CPUTopSavedRegOff", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "unsigned", "CPURegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "<STR_LIT>"], "ground_truth": [")", "/", "<NUM_LIT>", ";"], "File": "Cpu0AsmPrinter3", "Func": "printSavedRegsBitmask", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9589, "Length": 62, "Cover_Rate": 0.4397163120567376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>", ";", "static", "const", "unsigned", "Regs01", "[", "]", "=", "{", "LC0", ",", "SA0", ",", "LC1", ",", "SA1", "}", ";", "static", "const", "unsigned", "Regs1", "[", "]", "=", "{", "LC1", ",", "SA1", "}", ";", "auto", "CheckRegs", "=", "IsInnerHWLoop", "?", "makeArrayRef", "(", "Regs01", ",", "array_lengthof", "(", "Regs01", ")", ")", ":", "makeArrayRef", "(", "Regs1", ",", "array_lengthof", "(", "Regs1", ")", ")", ";", "for", "(", "unsigned", "R", ":", "CheckRegs", ")", "if", "(", "MI", "->", "modifiesRegister", "(", "R", ",", "TRI", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "HexagonHardwareLoops1", "Func": "isInvalidLoopOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9590, "Length": 83, "Cover_Rate": 0.6859504132231405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "fini_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_fini", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "FINI_SECTION_ASM_OP", ")", ";", "\\", "in_section", "="], "ground_truth": ["in_fini", ";", "\\", "}", "\\", "}"], "File": "c4x", "Func": "fini_section", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9591, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshlq_n_s64", "(", "int64x2_t", "__a", ","], "ground_truth": ["const", "int", "__b", ")", "{"], "File": "arm", "Func": "neon_vshlq_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9592, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "PatmosTargetMachine1", "Func": "createPostMachineScheduler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9593, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ","], "ground_truth": ["EndLoc", ")", ";"], "File": "SystemZAsmParser (2)1", "Func": "getLocRange", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9594, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "SVEPostVectorize"], "ground_truth": ["(", ")", ";"], "File": "SVEPostVectorize", "Func": "createSVEPostVectorizePass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9595, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "<ISA_LIT>PropagateAttributes", "::", "findFunction", "(", "const", "FeatureBitset", "&", "FeaturesNeeded", ",", "Function", "*", "OrigF", ")", "{", "for", "(", "Clone", "&", "C", ":", "Clones", ")", "if", "(", "C", ".", "OrigF", "==", "OrigF", "&&", "FeaturesNeeded", "==", "C", ".", "FeatureMask", ")", "return", "C", ".", "NewF", ";", "return", "nullptr"], "ground_truth": [";"], "File": "AMDGPUPropagateAttributes12", "Func": "findFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9596, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "<STR_LIT>", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "<STR_LIT>", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "<STR_LIT>", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "<STR_LIT>", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "<STR_LIT>", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "<NUM_LIT>", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmBackend51", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9597, "Length": 128, "Cover_Rate": 0.4429065743944637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getMemOff", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";", "return", "Mem", ".", "Off"], "ground_truth": [";"], "File": "PatmosAsmParser", "Func": "getMemOff", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9598, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setOffset", "(", "int64_t", "Offset_", ")", "{", "assert", "(", "Offset_", ">=", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFastISel10", "Func": "setOffset", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9599, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9600, "Length": 48, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getBoolVecToIntConversionCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Dst", ",", "const", "Instruction", "*", "I", ")", "{", "assert", "(", "Dst", "->", "isVectorTy", "(", ")", ")", ";", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "Dst", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ",", "VF", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", ")", "Cost", "=", "getVectorBitmaskConversionCost", "(", "CmpOpTy", ","], "ground_truth": ["Dst", ")", ";"], "File": "SystemZTargetTransformInfo28", "Func": "getBoolVecToIntConversionCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9601, "Length": 83, "Cover_Rate": 0.7685185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")"], "ground_truth": ["const", "override", "{"], "File": "RISCVAsmBackend10", "Func": "mayNeedRelaxation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9602, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "getPredType", "(", "ICmpInst", "::", "Predicate", "Pred", ")", "{", "std", "::", "string", "type", "=", "<STR_LIT>", ";", "if", "(", "Pred", "==", "CmpInst"], "ground_truth": ["::", "ICMP_SLT", ")", "{"], "File": "TPCIndexSpaceGen", "Func": "getPredType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9603, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getJumpTargetOpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter2", "Func": "getJumpTargetOpValueMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9604, "Length": 64, "Cover_Rate": 0.6213592233009708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "(", "Opc", ">=", "<STR_LIT>", "&&", "Opc", "<=", "<STR_LIT>", ")", "||", "(", "Opc", ">=", "<STR_LIT>", "&&", "Opc", "<=", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "Scaled", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "const", "bool", "Signed", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "const", "bool", "Extended", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Pg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ty", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ResVT", "=", "N", "->", "getValueType"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performGLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9605, "Length": 146, "Cover_Rate": 0.41359773371104813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "unsigned", "PTXVersion", "=", "nvptxSubtarget", ".", "getPTXVersion", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "PTXVersion", "/", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "PTXVersion", "%", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "nvptxSubtarget", ".", "getTargetName", "(", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "nvptxSubtarget", ".", "hasDouble", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXAsmPrinter30", "Func": "emitHeader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9606, "Length": 137, "Cover_Rate": 0.85625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformBUILD_VECTORCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG"], "ground_truth": ["&", "DAG", ")", "{"], "File": "ARMISelLowering71", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9607, "Length": 13, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "std", "::", "vector", "<", "EVT", ">", "NodeTys", ";", "SDValue", "MFFSreg", ",", "InFlag", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "InFlag", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackSlot", ",", "Four", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Store", ",", "Addr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "CWD1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelLowering69", "Func": "LowerFLT_ROUNDS_", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9608, "Length": 274, "Cover_Rate": 0.6954314720812182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "TargetBBInMI", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "TargetBBInMI", "=", "<NUM_LIT>", ";", "IsNegativeBranch", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "TargetBBInMI", "=", "<NUM_LIT>", ";", "IsTestAndBranch", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "TargetBBInMI", "=", "<NUM_LIT>", ";", "IsNegativeBranch", "=", "true", ";", "IsTestAndBranch", "=", "true", ";", "break", ";", "}", "if", "(", "IsTestAndBranch", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", ".", "getParent", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "VReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "VReg", ")", ")", "return", "false", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "VReg", ")", ";", "while", "(", "DefMI", "->", "isCopy", "(", ")", ")", "{", "Register", "CopyVReg", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "CopyVReg", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "CopyVReg", ")", ")", "return", "false", ";", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "CopyVReg", ")", ";", "}", "switch", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "IsTestAndBranch", ")", "return", "false", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "VReg", ")", ")", "return", "false", ";", "bool", "Is32Bit", "=", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "uint64_t", "Mask", "=", "<STR_LIT>", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "Is32Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "isPowerOf2_64", "(", "Mask", ")", ")", "return", "false", ";", "MachineOperand", "&", "MO", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "NewReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "NewReg", ")", ")", "return", "false", ";", "assert", "(", "!", "MRI", "->", "def_empty", "(", "NewReg", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "RefToMBB", "=", "*", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Imm", "=", "Log2_64", "(", "Mask", ")", ";", "unsigned", "Opc", "=", "(", "Imm", "<", "<NUM_LIT>", ")", "?", "(", "IsNegativeBranch", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsNegativeBranch", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "RefToMBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "NewReg", ")", ".", "addImm", "(", "Imm", ")", ".", "addMBB", "(", "TBB", ")", ";", "MO", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "!", "Is32Bit", "&&", "Imm", "<", "<NUM_LIT>", ")", "NewMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "AArch64InstrInfo104", "Func": "optimizeCondBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9609, "Length": 497, "Cover_Rate": 0.6128236744759556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrAnalyzer", "*", "PIA", "=", "new", "<ISA_LIT>InstrAnalyzer", "(", "Ctx", ")", ";", "const", "MCSection", "*", "TS", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "PIA", "->", "SwitchSection", "(", "TS", ")", ";", "return", "PIA"], "ground_truth": [";"], "File": "PatmosInstrInfo", "Func": "createPatmosInstrAnalyzer", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9610, "Length": 44, "Cover_Rate": 0.7719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "nullptr", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getHeader", "(", ")", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "ML", "->", "contains", "(", "MBB", ")", ")", "{", "if", "(", "Pred", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Start", "=", "nullptr", ";", "break", ";", "}", "Pred", "=", "MBB", ";", "Start", "=", "SearchForStart", "(", "MBB", ")", ";", "}", "}", "}", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End"], "ground_truth": [")", ")", "{"], "File": "ARMLowOverheadLoops7", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9611, "Length": 250, "Cover_Rate": 0.42517006802721086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqshlv2si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vqshl_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9612, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "FoundLocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "FGV", "=", "FoundLocalVars", "[", "I", "]", ";", "Align", "DataAlign", "=", "<STR_LIT>", "(", "DL", ",", "FGV", ")", ";", "uint64_t", "DataAlignV", "=", "DataAlign", ".", "value", "(", ")", ";", "if", "(", "uint64_t", "Rem", "=", "CurrentOffset", "%", "DataAlignV", ")", "{", "uint64_t", "Padding", "=", "DataAlignV", "-", "Rem", ";", "Type", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ",", "Padding", ")", ";", "LocalVars", ".", "push_back", "(", "new", "GlobalVariable", "(", "M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "ATy", ")", ",", "<STR_LIT>", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ",", "false", ")", ")", ";", "CurrentOffset", "+=", "Padding", ";", "}", "LocalVars", ".", "push_back", "(", "FGV", ")", ";", "CurrentOffset", "+=", "DL", ".", "getTypeAllocSize", "(", "FGV", "->", "getValueType", "(", ")", ")", ";", "}", "}", "std", "::", "vector", "<", "Type", "*", ">", "LocalVarTypes", ";", "LocalVarTypes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "std", "::", "transform", "(", "LocalVars", ".", "cbegin", "(", ")", ",", "LocalVars", ".", "cend", "(", ")", ",", "std", "::", "back_inserter", "(", "LocalVarTypes", ")", ",", "[", "]", "(", "const", "GlobalVariable", "*", "V", ")", "->", "Type", "*", "{", "return", "V", "->", "getValueType", "(", ")", ";", "}", ")", ";", "std", "::", "string", "VarName", "(", "F", "?", "(", "Twine", "(", "<STR_LIT>", ")", "+", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ":", "<STR_LIT>", ")", ";", "StructType", "*", "LDSTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "LocalVarTypes", ",", "VarName", "+", "<STR_LIT>", ")", ";", "Align", "MaxAlign", "=", "<STR_LIT>", "(", "DL", ",", "LocalVars", "[", "<NUM_LIT>", "]", ")", ";", "GlobalVariable", "*", "SGV", "=", "new", "GlobalVariable", "(", "M", ",", "LDSTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "LDSTy", ")", ",", "VarName", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ",", "false", ")", ";", "SGV", "->", "setAlignment", "(", "MaxAlign", ")", ";", "if", "(", "!", "F", ")", "{", "appendToCompilerUsed", "(", "M", ",", "{", "static_cast", "<", "GlobalValue", "*", ">", "(", "ConstantExpr", "::", "getPointerBitCastOrAddrSpaceCast", "(", "cast", "<", "Constant", ">", "(", "SGV", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ")", "}", ")", ";", "}", "removeFromUsedLists", "(", "M", ",", "LocalVars", ")", ";", "Type", "*", "I32", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "GV", "=", "LocalVars", "[", "I", "]", ";", "Constant", "*", "GEPIdx", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "I32", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "I32", ",", "I", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "LDSTy", ",", "SGV", ",", "GEPIdx", ")", ";", "if", "(", "F", ")", "{", "GV", "->", "replaceUsesWithIf", "(", "GEP", ",", "[", "F", "]", "(", "Use", "&", "U", ")", "{", "return", "<STR_LIT>", "(", "U", ".", "getUser", "(", ")", ",", "F", ")", ";", "}", ")", ";", "}", "else", "{", "GV", "->", "replaceAllUsesWith", "(", "GEP"], "ground_truth": [")", ";"], "File": "AMDGPULowerModuleLDSPass3", "Func": "processUsedLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9613, "Length": 492, "Cover_Rate": 0.6014669926650367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumFound", "=", "<NUM_LIT>", ";", "unsigned", "MemOp", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", ")", "{", "if", "(", "isMem", "(", "&", "MI"], "ground_truth": [",", "i", ")", ")", "{"], "File": "X86NaClRewritePass1", "Func": "FindMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9614, "Length": 38, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", "&&", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "&&", "!", "Subtarget", ".", "isAtom", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp"], "ground_truth": [",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ";"], "File": "X86ISelLowering148", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9615, "Length": 129, "Cover_Rate": 0.45907473309608543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "M88kRegisterInfo", "Func": "getPointerRegClass", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9616, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getShiftRightImm8", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<"], "ground_truth": ["MCFixup", ">", "&", "Fixups", ")", "const", "{"], "File": "AArch64MCCodeEmitter36", "Func": "getShiftRightImm8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9617, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_minpd256", "(", "(", "__v4df", ")"], "ground_truth": ["__A", ",", "(", "__v4df", ")", "__B", ")", ";"], "File": "avxintrin", "Func": "_mm256_min_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9618, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MultOpc", "!=", "<STR_LIT>", "&&", "MultOpc", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "MultHi", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", "||", "MultLo", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "MultHi", ".", "hasOneUse", "(", ")", "||", "!", "MultLo", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDValue", "Chain", "=", "CurDAG", "->", "getEntryNode", "(", ")", ";", "DebugLoc", "dl", "=", "SUBENode", "->", "getDebugLoc", "(", ")", ";", "MultOpc", "=", "MultOpc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "MSub", "=", "CurDAG", "->", "getNode", "(", "MultOpc", ",", "dl", ",", "<STR_LIT>", ",", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MultNode"], "ground_truth": ["->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SUBCNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SUBENode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MipsISelLowering101", "Func": "SelectMsub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9619, "Length": 123, "Cover_Rate": 0.35755813953488375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")"], "ground_truth": [";"], "File": "ARMCallLowering1", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9620, "Length": 99, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg_reg", "=", "ROUND_REG", "(", "*", "get_cumulative_args", "(", "cum", ")", ",", "mode", ")", ";", "if", "(", "arg_reg", "<", "NPARM_REGS", ")", "return", "handle_structs_in_regs", "(", "mode", ",", "type", ",", "FIRST_PARM_REG", "+", "arg_reg", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "mcore4", "Func": "mcore_function_arg", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9621, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "EHInfoLabel", "=", "TargetLoweringObjectFileXCOFF", "::", "getEHInfoTableSymbol", "(", "MF", ")", ";", "OutStreamer", "->", "emitLabel", "(", "EHInfoLabel", ")", ";", "OutStreamer", "->", "emitInt32", "(", "<NUM_LIT>", ")", ";", "const", "DataLayout", "&", "DL", "=", "MMI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "unsigned", "PointerSize", "=", "DL", ".", "getPointerSize"], "ground_truth": ["(", ")", ";"], "File": "PPCAsmPrinter (2)3", "Func": "emitFunctionBodyEnd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9622, "Length": 50, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExactFPImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "bool", "(", "isExactFPImm", "<", "ImmIs0", ",", "ImmIs1", ">", "(", ")", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addExactFPImmOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9623, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "selectCall", "(", "I", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Select", ":", "return", "selectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "selectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "selectZExt", "(", "I", ")", ";", "case", "Instruction", "::", "SExt", ":", "return", "selectSExt", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "return", "selectICmp", "(", "I", ")", ";", "case", "Instruction", "::", "FCmp", ":", "return", "selectFCmp", "(", "I", ")", ";", "case", "Instruction", "::", "BitCast", ":", "return", "selectBitCast", "("], "ground_truth": ["I", ")", ";"], "File": "WebAssemblyFastISel", "Func": "fastSelectInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9624, "Length": 89, "Cover_Rate": 0.47593582887700536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "(", "<NUM_LIT>", ")", ",", "TII", "(", "<NUM_LIT>", ")", ",", "TRI", "(", "<NUM_LIT>", ")", ",", "MRI", "("], "ground_truth": ["<NUM_LIT>", ")", "{"], "File": "R600MachineScheduler1", "Func": "R600SchedStrategy", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9625, "Length": 20, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "MF", "->", "front", "(", ")", "==", "MBB", ")", "return", "<STR_LIT>", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "*", "MBB", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "("], "ground_truth": [")", ";"], "File": "AArch64FrameLowering10", "Func": "findScratchNonCalleeSaveRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9626, "Length": 102, "Cover_Rate": 0.5930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "o", "<<", "getTagName", "(", "PREFIX_SYMBOL", ")", "<<", "prefix", "<<", "<STR_LIT>", "<<", "num", "<<", "<STR_LIT>", ";", "return", "o", "."], "ground_truth": ["str", "(", ")", ";"], "File": "PIC16ABINames", "Func": "getRomdataSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9627, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseInvNum", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "const", "MCExpr", "*", "IdVal", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "IdVal", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", "-", "Val", ",", "getContext", "(", ")", ")"], "ground_truth": [",", "S", ",", "E", ",", "*", "this", ")", ")", ";"], "File": "MipsAsmParser43", "Func": "parseInvNum", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9628, "Length": 147, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "totalsize", "==", "<NUM_LIT>", "||", "elementsize", "==", "<NUM_LIT>", ")", "return", "false", ";", "auto", "lane", "=", "wi", "::", "to_widest", "(", "arg2", ")", ";", "auto", "high", "=", "wi", "::", "udiv_trunc", "(", "totalsize"], "ground_truth": [",", "elementsize", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_fold_builtin_lane_check", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9629, "Length": 35, "Cover_Rate": 0.3017241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "is_altivec_return_reg", "(", "rtx", "reg", ",", "void", "*", "xyes", ")", "{", "bool", "*", "yes", "=", "("], "ground_truth": ["bool", "*", ")", "xyes", ";"], "File": "rs6000-logue", "Func": "is_altivec_return_reg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9630, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine"], "ground_truth": [">", "(", ")", ";"], "File": "DLXTargetMachine", "Func": "getDLXTargetMachine", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9631, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nios2_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x"], "ground_truth": [")", "{"], "File": "nios2", "Func": "nios2_cannot_force_const_mem", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9632, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "return", "<NUM_LIT>", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "symbol_mentioned_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "symbol_mentioned_p", "(", "XEXP", "(", "x", ",", "i", ")", ")"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "arm", "Func": "symbol_mentioned_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9633, "Length": 145, "Cover_Rate": 0.9235668789808917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "canCombineStoreAndExtract", "(", "Type", "*", "VectorTy", ",", "Value", "*", "Idx", ",", "unsigned", "&", "Cost", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "false", ";", "if", "(", "VectorTy", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "return", "false", ";", "assert", "(", "VectorTy", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "BitWidth", "=", "cast", "<", "VectorType", ">", "(", "VectorTy", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", "||"], "ground_truth": ["BitWidth", "==", "<NUM_LIT>", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "canCombineStoreAndExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9634, "Length": 93, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s8_f16", "(", "float16x8_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s8_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9635, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction"], "ground_truth": ["(", "MF", ")", ";"], "File": "LC3bAsmPrinter", "Func": "runOnMachineFunction", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9636, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_punpcklqdq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_unpacklo_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9637, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFrameIndex", "(", "int", "Index"], "ground_truth": [")", "{"], "File": "RISCVMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9638, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<ISA_LIT>MCExpr", "*", "CreateGOTTPREL", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "Create", "(", "VK_AARCH64_GOTTPREL", ",", "Expr"], "ground_truth": [",", "Ctx", ")", ";"], "File": "AArch64MCExpr", "Func": "CreateGOTTPREL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9639, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset", ")", "&&", "<STR_LIT>", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg"], "ground_truth": [",", "false", ")", ";"], "File": "SIRegisterInfo111", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9640, "Length": 81, "Cover_Rate": 0.36160714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isTailCall", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isBranch"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "HexagonInstrInfo (2)", "Func": "isTailCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9641, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "("], "ground_truth": [")", ">>", "<NUM_LIT>", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9642, "Length": 45, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nvptx_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "pass_in_memory", "(", "arg", ".", "mode", ","], "ground_truth": ["arg", ".", "type", ",", "false", ")", ";"], "File": "nvptx", "Func": "nvptx_pass_by_reference", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9643, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a"], "ground_truth": [")", ",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "mov_dvm", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9644, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "readsLDSSrcReg", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "I"], "ground_truth": ["!=", "E", ";", "++", "I", ")", "{"], "File": "R600InstrInfo (2)", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9645, "Length": 58, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_code_label", "*", "neglab", ",", "*", "donelab", ";", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "machine_mode", "mode", ",", "inmode", ";", "inmode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "gcc_assert", "(", "inmode", "==", "SImode", "||", "inmode", "==", "DImode", ")", ";", "out", "=", "operands", "[", "<NUM_LIT>", "]", ";", "in", "=", "force_reg", "(", "inmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mode", "=", "GET_MODE", "(", "out", ")", ";", "neglab", "=", "gen_label_rtx", "(", ")", ";", "donelab", "=", "gen_label_rtx", "(", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "inmode", ",", "<NUM_LIT>"], "ground_truth": [",", "neglab", ")", ";"], "File": "i386", "Func": "x86_emit_floatuns", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9646, "Length": 106, "Cover_Rate": 0.4588744588744589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm512_cvtepi8_epi32", "(", "__m128i", "__A", ")", "{"], "File": "avx512fintrin6", "Func": "_mm512_cvtepi8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9647, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_div_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_divss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf"], "ground_truth": [")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_div_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9648, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "<ISA_LIT>COFFMachineModuleInfo", "&", "COFFMMI", "=", "MMI", "->", "getObjFileInfo", "<", "<ISA_LIT>COFFMachineModuleInfo", ">", "(", ")", ";", "for", "(", "<ISA_LIT>COFFMachineModuleInfo", "::", "stub_iterator", "I", "=", "COFFMMI", ".", "stub_begin", "(", ")", ",", "E", "=", "COFFMMI", ".", "stub_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "O", "<<", "<STR_LIT>", "<<", "I", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", "<<", "COFF", "::", "C_EXT", "<<", "<STR_LIT>", "<<", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getCOFFSection", "(", "<STR_LIT>", ",", "true", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedGlobals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "O", "<<", "<STR_LIT>", "<<", "*", "DLLExportedGlobals", "[", "i", "]", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedFns", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "O", "<<", "<STR_LIT>", "<<", "*", "DLLExportedFns", "[", "i", "]", "<<", "<STR_LIT>", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "TargetLoweringObjectFileELF", "&", "TLOFELF", "=", "static_cast", "<", "TargetLoweringObjectFileELF", "&"], "ground_truth": [">", "(", "getObjFileLowering", "(", ")", ")", ";"], "File": "X86AsmPrinter90", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9649, "Length": 361, "Cover_Rate": 0.36761710794297353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "<NUM_LIT>", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "<NUM_LIT>", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill"], "ground_truth": [")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9650, "Length": 110, "Cover_Rate": 0.4435483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmBackend38", "Func": "fixupNeedsRelaxation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9651, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "C", "->", "isStaticAlloca", "(", ")", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "C", ",", "AM", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "TLI", ".", "getPointerTy", "(", "DL", ")", "==", "<STR_LIT>", "?", "(", "Subtarget", "->", "isTarget64BitILP32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";", "return", "ResultReg"], "ground_truth": [";"], "File": "X86FastISel104", "Func": "fastMaterializeAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9652, "Length": 109, "Cover_Rate": 0.7569444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSysCROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ","], "ground_truth": ["raw_ostream", "&", "O", ")", "{"], "File": "AArch64InstPrinter", "Func": "printSysCROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9653, "Length": 18, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "fitsIntoFixup", "(", "const", "int64_t", "SignedValue", ",", "const", "bool", "IsPCRel16", ")", "{", "return", "SignedValue", ">=", "(", "IsPCRel16", "?", "INT16_MIN", ":", "INT8_MIN", ")", "&&", "SignedValue"], "ground_truth": ["<=", "(", "IsPCRel16", "?", "INT16_MAX", ":", "INT8_MAX", ")", ";"], "File": "MOSAsmBackend", "Func": "fitsIntoFixup", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9654, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminavq_sv16qi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vminavq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9655, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "OffR30", "=", "MCCFIInstruction", "::", "createOffset", "(", "FrameLabel", ",", "DwFPReg", ",", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "At", ",", "DL", ",", "CFID", ")", ".", "addCFIIndex", "(", "MF", ".", "addFrameInst", "(", "OffR30", ")", ")", ";", "}", "static", "unsigned", "int", "RegsToMove", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "RegsToMove", "[", "i", "]", "!=", "<STR_LIT>", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "RegsToMove", "[", "i", "]", ";", "auto", "IfR", "=", "[", "Reg", "]", "(", "const", "CalleeSavedInfo", "&", "C", ")", "->", "bool", "{", "return", "C", ".", "getReg", "(", ")", "==", "Reg", ";", "}", ";", "auto", "F", "=", "find_if", "(", "CSI", ",", "IfR", ")", ";", "if", "(", "F", "==", "CSI", ".", "end", "(", ")", ")", "continue", ";", "int64_t", "Offset", ";", "if", "(", "HasFP", ")", "{", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "F", "->", "getFrameIdx", "(", ")", ")", ";", "}", "else", "{", "Register", "FrameReg", ";", "Offset", "=", "getFrameIndexReference", "(", "MF", ",", "F", "->", "getFrameIdx", "(", ")", ",", "FrameReg", ")", ";", "}", "Offset", "-=", "<NUM_LIT>", ";", "if", "(", "Reg", "<", "<STR_LIT>", "||", "Reg", ">", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "HexagonFrameLowering64", "Func": "insertCFIInstructionsAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9656, "Length": 244, "Cover_Rate": 0.34560906515580736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminnmq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__arm_vminnmq_f32", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vminnmq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9657, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PackedRegs", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "<NUM_LIT>", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Reg", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "S16", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "return", "B", ".", "buildBitcast", "(", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "<NUM_LIT>", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9658, "Length": 292, "Cover_Rate": 0.5328467153284672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BasePtr", "=", "(", "TFI", ".", "hasFP", "(", "MF", ")", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isOnStackCache", ")", "BasePtr", "=", "<STR_LIT>", ";", "unsigned", "opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "Offset", "=", "(", "Offset", ">>", "<NUM_LIT>", ")", "+", "FrameDisplacement", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "computeLargeFIOffset", "(", "MRI", ",", "Offset", ",", "BasePtr", ",", "II", ",", "<NUM_LIT>", ")", ";", "computedLargeOffset", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "Offset", "=", "(", "Offset", ">>", "<NUM_LIT>", ")", "+", "FrameDisplacement", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "computeLargeFIOffset", "(", "MRI", ",", "Offset", ",", "BasePtr", ",", "II", ",", "<NUM_LIT>", ")", ";", "computedLargeOffset", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "+=", "FrameDisplacement", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "computeLargeFIOffset", "(", "MRI", ",", "Offset", ",", "BasePtr", ",", "II", ",", "<NUM_LIT>", ")", ";", "computedLargeOffset", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Offset", "+=", "FrameDisplacement", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "const", "MCInstrDesc", "&", "newMCID", "=", "TII", ".", "get", "(", "<STR_LIT>", ")", ";", "MI", ".", "setDesc", "(", "newMCID", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "+=", "FrameDisplacement", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "opcode", "==", "<STR_LIT>", "||", "opcode", "==", "<STR_LIT>", ")", "{", "expandPseudoPregInstr", "(", "II", ",", "Offset", ",", "BasePtr", ",", "isOnStackCache", ")", ";", "return", ";", "}", "switch", "(", "opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "PatmosRegisterInfo", "Func": "eliminateFrameIndex", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9659, "Length": 347, "Cover_Rate": 0.4242053789731051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "::", "iterator", "nextIfDebug", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "End", ")", "{", "for", "(", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->"], "ground_truth": ["isDebugValue", "(", ")", ")", "break", ";"], "File": "PatmosPostRAScheduler", "Func": "nextIfDebug", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9660, "Length": 39, "Cover_Rate": 0.8863636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ia32_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "return", "ix86_issue_rate", "(", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "x86-tune-sched", "Func": "ia32_multipass_dfa_lookahead", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9661, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Record", ".", "reserve", "(", "N", "->", "getElements", "(", ")", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "Record", ".", "push_back", "(", "N", "->", "isDistinct", "("], "ground_truth": [")", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeDIExpression", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9662, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hi", "=", "(", "(", "(", "delta", "-", "lo", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "hi", "+", "lo", "==", "delta", ")", "{", "if", "(", "hi", ")", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "hi", ")", ")", ")", ";", "if", "(", "lo", ")", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "lo", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "alpha_emit_set_long_const", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "delta", ",", "-", "(", "delta", "<", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "tmp", ",", "tmp2", ";", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "lo", "=", "(", "(", "vcall_offset", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "hi", "=", "(", "(", "(", "vcall_offset", "-", "lo", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "hi", "+", "lo", "==", "vcall_offset", ")", "{", "if", "(", "hi", ")", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "GEN_INT", "(", "hi", ")", ")", ")", ";", "}", "else", "{", "tmp2", "=", "alpha_emit_set_long_const", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "vcall_offset", ",", "-", "(", "vcall_offset", "<", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "tmp2", ")", ")", ";", "lo", "=", "<NUM_LIT>", ";", "}", "if", "(", "lo", ")", "tmp2", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp", ",", "GEN_INT", "(", "lo", ")", ")", ";", "else", "tmp2", "=", "tmp", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ","], "ground_truth": ["tmp2", ")", ")", ";"], "File": "alpha4", "Func": "alpha_output_mi_thunk_osf", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9663, "Length": 270, "Cover_Rate": 0.5684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ","], "ground_truth": ["__artificial__", ")", ")", "_mm512_set1_ps", "(", "float", "__A", ")", "{"], "File": "avx512fintrin1", "Func": "_mm512_set1_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9664, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "prev_tree", "=", "target_option_current_node", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt", ";", "struct", "cl_target_option", "*", "cur_opt", ";", "if", "(", "!", "args", ")", "{", "cur_tree", "=", "(", "(", "pop_target", ")", "?", "pop_target", ":", "target_option_default_node", ")", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "cur_tree", "=", "arm_valid_target_attribute_tree", "(", "args", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "if", "(", "cur_tree", "==", "NULL_TREE", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ")", ";", "return", "false", ";", "}", "target_option_current_node", "=", "cur_tree", ";", "arm_configure_build_target", "(", "&", "arm_active_target", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ",", "false", ")", ";", "arm_option_reconfigure_globals", "(", ")", ";", "}", "prev_opt", "=", "TREE_TARGET_OPTION"], "ground_truth": ["(", "prev_tree", ")", ";"], "File": "arm-c", "Func": "arm_pragma_target_parse", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9665, "Length": 120, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OSABI"], "ground_truth": [")", ";"], "File": "M88kMCAsmBackend", "Func": "createObjectTargetWriter", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9666, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GISel", "&&", "<STR_LIT>", ")", ";", "return", "GISel", "->", "getMachineLegalizer"], "ground_truth": ["(", ")", ";"], "File": "AArch64Subtarget4", "Func": "getMachineLegalizer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9667, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind"], "ground_truth": ["==", "k_Token", ";"], "File": "SNESAsmParser", "Func": "isToken", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9668, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printMandatoryPredicateOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9669, "Length": 31, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoadVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "LoadVT", "==", "<STR_LIT>", ")", "LoadVT", "=", "<STR_LIT>", ";", "SDValue", "BSLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "LoadVT", ",", "<STR_LIT>", ")", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "ResVal", "=", "BSLoad", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "ResVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "BSLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "ResVal", ")", ";", "DCI", ".", "CombineTo", "(", "Load", ".", "getNode", "(", ")", ",", "ResVal", ",", "BSLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "N"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering", "Func": "combineBSWAP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9670, "Length": 129, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Context", "=", "M", "->", "getContext", "(", ")", ";", "bool", "LE", "=", "TM", ".", "isLittleEndian", "(", ")", ";", "std", "::", "string", "Name", "=", "F", ".", "getName", "(", ")", ";", "std", "::", "string", "SectionName", "=", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "StubName", "=", "<STR_LIT>", "+", "Name", ";", "Function", "*", "FStub", "=", "M", "->", "getFunction", "(", "StubName", ")", ";", "if", "(", "FStub", "&&", "!", "FStub", "->", "isDeclaration", "(", ")", ")", "return", ";", "FStub", "=", "Function", "::", "Create", "(", "F", ".", "getFunctionType", "(", ")", ",", "Function", "::", "InternalLinkage", ",", "StubName", ",", "M", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "addFnAttr", "(", "Attribute", "::", "Naked", ")", ";", "FStub", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "FStub", "->", "addFnAttr", "(", "Attribute", "::", "NoUnwind", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "setSection", "(", "SectionName", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "FStub", ")", ";", "FPReturnVariant", "RV", "=", "whichFPReturnVariant", "(", "FStub", "->", "getReturnType", "("], "ground_truth": [")", ")", ";"], "File": "Mips16HardFloat11", "Func": "assureFPCallStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9671, "Length": 168, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9672, "Length": 495, "Cover_Rate": 0.8935018050541517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "nullptr", ";", "if", "(", "!", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "nullptr", ";", "bool", "SaveR2", "=", "!", "getReservedRegs", "(", "*", "MF"], "ground_truth": [")", ".", "test", "(", "<STR_LIT>", ")", ";"], "File": "PPCRegisterInfo10", "Func": "getCalleeSavedRegsViaCopy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9673, "Length": 53, "Cover_Rate": 0.42063492063492064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TySize", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "RootTy", ")", "/", "<NUM_LIT>", ";", "IRBuilder", "<", ">", "IRB", "(", "CI", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Size", ")", "&&", "TySize", "==", "cast", "<", "ConstantInt", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ")", "{", "copyMemory", "(", "Dst", ",", "Src", ",", "Ty", ",", "ValArr", ",", "IRB", ")", ";", "RemoveInstrs", ".", "push_back", "(", "CI", ")", ";", "for", "(", "auto", "Val", ":", "RemoveInstrs", ")", "InsertIntoSet", "(", "LazyRemovalSet", ",", "Val", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "JVMCompositeHandler", "Func": "replaceMemoryIntrinsics", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9674, "Length": 95, "Cover_Rate": 0.36964980544747084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>"], "ground_truth": [";"], "File": "SIRegisterInfo58", "Func": "getVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9675, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHSetFP", "(", "SMLoc", "L"], "ground_truth": [")", "{"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSetFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9676, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&"], "ground_truth": ["TLInfo", ";"], "File": "RISCVSubtarget (2)1", "Func": "getTargetLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9677, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "Changed", "|=", "enableSC1Bit", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "SIMemoryLegalizer11", "Func": "enableRMWCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9678, "Length": 60, "Cover_Rate": 0.5504587155963303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is_imported_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_DLLIMPORT_DECL_ATTRIBUTES", "||", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_DLLIMPORT_P", "(", "x", ")", "||", "SYMBOL_REF_STUBVAR_P"], "ground_truth": ["(", "x", ")", ";"], "File": "i386", "Func": "is_imported_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9679, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Ret", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "<STR_LIT>"], "ground_truth": [";"], "File": "M88kTargetMachine", "Func": "computeDataLayout", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9680, "Length": 22, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "OSCFIInst", "(", "CFIInst", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Block", ";", "raw_svector_ostream", "OSBlock", "(", "Block", ")", ";", "OSCFIInst", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_expression", ")", ";", "encodeULEB128", "(", "DwarfSGPR", ",", "OSCFIInst", ")", ";", "for", "(", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", ":", "VGPRSpills", ")", "{", "encodeDwarfRegisterLocation", "(", "MCRI", ".", "getDwarfRegNum", "(", "Spill", ".", "VGPR", ",", "false", ")", ",", "OSBlock", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "const", "unsigned", "SGPRBitSize", "=", "<NUM_LIT>", ";", "encodeULEB128", "(", "SGPRBitSize", ",", "OSBlock", ")", ";", "encodeULEB128", "(", "SGPRBitSize", "*", "Spill", ".", "Lane", ",", "OSBlock", ")", ";", "}", "encodeULEB128", "(", "Block", ".", "size", "(", ")", ","], "ground_truth": ["OSCFIInst", ")", ";"], "File": "SIFrameLowering", "Func": "buildCFIForSGPRToVGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9681, "Length": 105, "Cover_Rate": 0.49295774647887325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createLowerInvokePass", "(", ")", ")", ";", "addPass", "(", "createUnreachableBlockEliminationPass", "(", ")", ")", ";", "}", "if", "(", "EnableEmException", "||", "EnableEmSjLj", ")", "addPass", "(", "create<ISA_LIT>LowerEmscriptenEHSjLj", "(", "EnableEmException", ",", "EnableEmSjLj", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")"], "ground_truth": [";"], "File": "WebAssemblyTargetMachine12", "Func": "addIRPasses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9682, "Length": 37, "Cover_Rate": 0.3592233009708738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "EFLAGS", ",", "DAG", ")", ")", "return", "Flags", ";", "if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS"], "ground_truth": [",", "CC", ")", ")", "return", "R", ";"], "File": "X86ISelLowering (2)6", "Func": "combineSetCCEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9683, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MF", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MF", ".", "erase", "(", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ")", ";", "MachineBasicBlock", "*", "CaptureSpec", "=", "MF", ".", "CreateMachineBasicBlock", "(", "Entry", "->", "getBasicBlock", "(", ")", ")", ";", "MachineBasicBlock", "*", "CallTarget", "=", "MF", ".", "CreateMachineBasicBlock", "(", "Entry", "->", "getBasicBlock", "(", ")", ")", ";", "MCSymbol", "*", "TargetSym", "=", "MF", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "MF", ".", "push_back", "(", "CaptureSpec", ")", ";", "MF", ".", "push_back", "(", "CallTarget", ")", ";", "const", "unsigned", "CallOpc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "RetOpc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Entry", "->", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "CallOpc", ")", ")", ".", "addSym", "(", "TargetSym", ")", ";", "Entry", "->", "addSuccessor", "(", "CaptureSpec", ")", ";", "BuildMI", "(", "CaptureSpec", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "CaptureSpec", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "CaptureSpec", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "CaptureSpec", ")", ";", "CaptureSpec", "->", "setHasAddressTaken", "(", ")", ";", "CaptureSpec", "->", "addSuccessor", "(", "CaptureSpec", ")", ";", "CallTarget", "->", "addLiveIn", "(", "Reg", ")", ";", "CallTarget", "->", "setHasAddressTaken", "(", ")", ";", "CallTarget", "->", "setLogAlignment", "(", "<NUM_LIT>", ")", ";", "insertRegReturnAddrClobber", "(", "*", "CallTarget", ",", "Reg", ")", ";", "CallTarget", "->", "back", "(", ")", ".", "setPreInstrSymbol", "(", "MF", ",", "TargetSym", ")", ";", "BuildMI", "(", "CallTarget", ",", "DebugLoc", "(", ")", ","], "ground_truth": ["TII", "->", "get", "(", "RetOpc", ")", ")", ";"], "File": "X86RetpolineThunks6", "Func": "populateThunk", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9684, "Length": 262, "Cover_Rate": 0.8136645962732919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "unsigned", "CallType", "=", "LocalDynamic", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "CallType", "=", "Opcode", ";", "if", "(", "InFlag", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "*", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "CallType", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "CallType", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "}", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "SDValue", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "ReturnReg", ","], "ground_truth": ["PtrVT", ",", "Flag", ")", ";"], "File": "X86ISelLowering213", "Func": "GetTLSADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9685, "Length": 165, "Cover_Rate": 0.7081545064377682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "uint64_t", "SlotSize", "=", "TD", "->", "getPointerSize", "("], "ground_truth": [")", ";"], "File": "TLCS900ISelLowering", "Func": "getReturnAddressFrameIndex", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9686, "Length": 38, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", "-", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "vector", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_MINUS", "("], "ground_truth": ["SImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "(", "i", "+", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ")", ")", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "high", "-", "i", ")", ")", ";"], "File": "rx2", "Func": "gen_rx_store_vector", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9687, "Length": 63, "Cover_Rate": 0.43448275862068964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "ATReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "BaseReg", "=", "ATReg", ";", "MCInsts", ".", "resize", "(", "<NUM_LIT>", ")", ";", "CreateMCInst", "(", "MCInsts", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "ATReg", ",", "ZEROReg", ",", "MCOperand", "::", "CreateImm", "(", "Hi", ")", ")", ";", "CreateMCInst", "(", "MCInsts", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "SPReg", ")", ";", "}", "MCInst", "St"], "ground_truth": [";"], "File": "Cpu0MCInstLower1", "Func": "LowerCPRESTORE", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9688, "Length": 62, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "_mm512_mask_and_epi64", "(", "(", "__m512i", ")", "__W", ",", "__U", ",", "(", "__m512i", ")", "__A", ","], "ground_truth": ["_mm512_set1_epi64", "(", "<NUM_LIT>", ")", ")", ";"], "File": "avx512fintrin6", "Func": "_mm512_mask_abs_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9689, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "uint64_t", "NumElts", "=", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "("], "ground_truth": [")", ")", ";"], "File": "AArch64ISelLowering116", "Func": "getTgtMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9690, "Length": 428, "Cover_Rate": 0.5631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{"], "ground_truth": ["__a", "}", ";"], "File": "arm", "Func": "neon1_vcreate_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9691, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW", "(", "Ordering", ",", "Width", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "switch", "(", "BinOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Nand", ":", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "IncrReg", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg"], "ground_truth": ["(", "ScratchReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "doAtomicBinOpExpansion", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9692, "Length": 96, "Cover_Rate": 0.3416370106761566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", "elt_mode", ",", "&", "n_elts", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "||", "(", "TARGET_HARD_FLOAT", "&&", "!", "is_complex_IBM_long_double", "(", "mode", ")", "&&", "FLOAT128_2REG_P", "(", "mode", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "FLOAT128_VECTOR_P", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "PAIRED_VECTOR_MODE", "(", "mode", ")", "||", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">=", "<NUM_LIT>", "&&", "int_size_in_bytes", "(", "type", ")", "<", "<NUM_LIT>"], "ground_truth": [")", ")", "return", "<NUM_LIT>", ";"], "File": "rs60007", "Func": "rs6000_function_arg_boundary", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9693, "Length": 99, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sym", ".", "getSection", "(", ")", ".", "getKind", "(", ")", ".", "isMergeableCString", "(", ")", "||", "Sym", ".", "getSection", "(", ")"], "ground_truth": [".", "getKind", "(", ")", ".", "isMergeableConst", "(", ")", ")", "return", "&", "Sym", ";"], "File": "MipsELFObjectWriter18", "Func": "ExplicitRelSym", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9694, "Length": 34, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LivePhysRegs", "LPR", "(", "HRI", ")", ";", "LPR", ".", "addLiveIns", "(", "B", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "for", "(", "auto", "R", "=", "B", ".", "begin", "(", ")", ";", "R", "!=", "It", ";", "++", "R", ")", "{", "Clobbers", ".", "clear", "(", ")", ";", "LPR", ".", "stepForward", "(", "*", "R", ",", "Clobbers", ")", ";", "for", "(", "auto", "&", "C", ":", "Clobbers", ")", "if", "(", "C", ".", "second", "->", "isReg", "(", ")", "&&", "C", ".", "second", "->", "isDead", "(", ")", ")", "LPR", ".", "removeReg", "(", "C", ".", "first", ")", ";", "}", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcLo", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "unsigned", "SrcHi", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex"], "ground_truth": ["(", ")", ";"], "File": "HexagonFrameLowering16", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9695, "Length": 176, "Cover_Rate": 0.3659043659043659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")", ")", "imm", "*=", "-", "<NUM_LIT>", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "<NUM_LIT>", "<<", "shift", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9696, "Length": 46, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh_cfun_trap_exit_p", "(", "void", ")", "{", "return", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")"], "ground_truth": [")", "==", "NULL_TREE", ")", ";"], "File": "sh3", "Func": "sh_cfun_trap_exit_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9697, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "CJGRegisterInfo", "Func": "getReservedRegs", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9698, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "gate", "(", "function"], "ground_truth": ["*", ")", "{"], "File": "falkor-tag-collision-avoidance", "Func": "gate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9699, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixNoReturn", "(", "MF", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "SgxMCPasses", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9700, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0_X", ",", "<STR_LIT>", "::", "src0_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src0_Y", ",", "<STR_LIT>", "::", "src0_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src0_Z", ",", "<STR_LIT>", "::", "src0_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src0_W", ",", "<STR_LIT>", "::", "src0_sel_W", "}", ",", "{", "<STR_LIT>", "::", "src1_X", ",", "<STR_LIT>", "::", "src1_sel_X", "}", ",", "{", "<STR_LIT>", "::", "src1_Y", ",", "<STR_LIT>", "::", "src1_sel_Y", "}", ",", "{", "<STR_LIT>", "::", "src1_Z", ",", "<STR_LIT>", "::", "src1_sel_Z", "}", ",", "{", "<STR_LIT>", "::", "src1_W", ",", "<STR_LIT>", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0", ",", "<STR_LIT>", "::", "src0_sel", "}", ",", "{", "<STR_LIT>", "::", "src1", ",", "<STR_LIT>", "::", "src1_sel", "}", ",", "{", "<STR_LIT>", "::", "src2", ",", "<STR_LIT>", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "R600InstrInfo10", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9701, "Length": 329, "Cover_Rate": 0.5864527629233511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>AnnotateKernelFeaturesPass", "(", ")", "{", "return", "new", "<ISA_LIT>AnnotateKernelFeatures", "(", ")"], "ground_truth": [";"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "createAMDGPUAnnotateKernelFeaturesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9702, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "("], "ground_truth": [")", ")", ")", ";"], "File": "MipsTargetMachine45", "Func": "addIRPasses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9703, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "PtrVT", ")", ",", "Hi", ")", ";", "}", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Hi"], "ground_truth": [",", "Lo", ")", ";"], "File": "PPCISelLowering54", "Func": "LowerConstantPool", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9704, "Length": 76, "Cover_Rate": 0.30278884462151395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableLongBranchPass", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsSubtarget (2)", "Func": "enableLongBranchPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9705, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeShiftRightImm8", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "AArch64Disassembler10", "Func": "DecodeShiftRightImm8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9706, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry"], "ground_truth": ["::", "getPassRegistry", "(", ")", ";"], "File": "HexagonTargetMachine3", "Func": "LLVMInitializeHexagonTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9707, "Length": 27, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "VTYPEImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "PrevVTYPEImm", "!=", "VTYPEImm", ")", "return", "false", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "PrevVSETVLI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "return", "PrevVSETVLI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Register", "AVLReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "PrevOutVL", "=", "PrevVSETVLI", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "RISCVCleanupVSETVLI", "Func": "isRedundantVSETVLI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9708, "Length": 110, "Cover_Rate": 0.4263565891472868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FirstNonZeroIdx", "=", "i", ";", "}", "}", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "FirstNonZero", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Elt", ";", "unsigned", "EltMaskIdx", ",", "EltIdx", ";", "int", "Mask", "[", "<NUM_LIT>", "]", ";", "for", "(", "EltIdx", "=", "<NUM_LIT>", ";", "EltIdx", "<", "<NUM_LIT>", ";", "++", "EltIdx", ")", "{", "if", "(", "Zeroable", "[", "EltIdx", "]", ")", "{", "Mask", "[", "EltIdx", "]", "=", "EltIdx", "+", "<NUM_LIT>", ";", "continue", ";", "}", "Elt", "=", "Op", "->", "getOperand", "(", "EltIdx", ")", ";", "EltMaskIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V1", "||", "EltMaskIdx", "!=", "EltIdx", ")", "break", ";", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "VT", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "VT", ",", "V1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "V1", ")", ",", "V1", ",", "VZero", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elt", "==", "FirstNonZero", "&&", "EltIdx", "==", "FirstNonZeroIdx", ")", "V1", "=", "SDValue", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "EltIdx", "+", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "CanFold", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Current", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "SDValue", "SrcVector", "=", "Current", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "V1", ".", "getNode", "(", ")", ")", "V1", "=", "SrcVector", ";", "CanFold", "=", "SrcVector", "==", "V1", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Current", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "i", ";", "}", "if", "(", "!", "CanFold", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "V1", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "V2", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V2", ")", ",", "<STR_LIT>", ",", "V2", ")", ";", "unsigned", "ZMask", "=", "Zeroable", ".", "to_ulong", "(", ")", ";", "unsigned", "InsertPSMask", "=", "EltMaskIdx", "<<", "<NUM_LIT>", "|", "EltIdx", "<<", "<NUM_LIT>", "|"], "ground_truth": ["ZMask", ";"], "File": "X86ISelLowering149", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9709, "Length": 444, "Cover_Rate": 0.6065573770491803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCSymbol", "*", "GetLazyPtr", "(", "const", "MCSymbol", "*", "Sym", ",", "MCContext", "&", "Ctx", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "TmpStr", "(", "Sym", "->", "getName", "(", ")", ".", "begin", "(", ")", ",", "Sym", "->", "getName", "(", ")", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", ";", "TmpStr", "+=", "<STR_LIT>", ";", "return", "Ctx", ".", "GetOrCreateSymbol", "(", "TmpStr", ".", "str", "(", ")"], "ground_truth": [")", ";"], "File": "PPCAsmPrinter71", "Func": "GetLazyPtr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9710, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OW", "->", "WriteZeros", "(", "Count", "%", "<NUM_LIT>", ")", ";", "Count", "/=", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Count", ";", "++", "i", ")", "OW", "->", "write32"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmBackend (2)", "Func": "writeNopData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9711, "Length": 34, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "(", "*", "PI", ")", "!=", "EndMBB", ")", "{", "Succs", ".", "insert", "(", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "(", "*", "PI", ",", "StartMBB", ")", ")", ";", "}", "}", "for", "(", "auto", "<ISA_LIT>", ":", "Succs", ")", "{", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "Edge", "=", "<ISA_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "Edge", ".", "first", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "Edge", "."], "ground_truth": ["second", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "removeExternalCFGEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9712, "Length": 93, "Cover_Rate": 0.35094339622641507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Val", "=", "performANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "performORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performMULCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "this", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "Val", "=", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performSRACombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSRLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSELECTCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "Val", "=", "performXORCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "performSETCCCombine", "(", "N", ",", "DAG", ")", ";", "break", ";", "}", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "N", "->", "printrWithDepth", "(", "dbgs", "(", ")", ",", "&", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Val", ".", "getNode", "(", ")", "->", "printrWithDepth", "(", "dbgs", "(", ")", ",", "&", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Val"], "ground_truth": [";"], "File": "MipsSEISelLowering18", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9713, "Length": 239, "Cover_Rate": 0.8884758364312267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "<NUM_LIT>", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9714, "Length": 81, "Cover_Rate": 0.4308510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mask", ".", "resize", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "(", "int", ")", "NumElts", ";", "++", "i", ")", "{", "Mask", "[", "i", "]", "=", "i", ";", "if", "(", "UndefElts", "[", "i", "]", "||", "(", "!", "IsBLENDV", "&&", "EltBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "||", "(", "IsBLENDV", "&&", "EltBits", "[", "i", "]", ".", "isNonNegative", "(", ")"], "ground_truth": [")", ")", "Mask", "[", "i", "]", "+=", "NumElts", ";"], "File": "X86ISelLowering100", "Func": "createShuffleMaskFromVSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9715, "Length": 75, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeCondBrTarget", "(", "MCInst", "&", "Inst", ",", "unsigned"], "ground_truth": ["Imm", ",", "uint64_t", ",", "const", "void", "*", ")", "{"], "File": "PPCDisassembler11", "Func": "decodeCondBrTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9716, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")"], "ground_truth": [")", "Size", "/=", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo110", "Func": "predictBranchSizeForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9717, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Prefix", "=", "<STR_LIT>", ";", "Name", "+=", "Prefix", ";", "Name", "+=", "I", ".", "first", ".", "first", "->", "getName", "(", ")", ";", "MCSymbol", "*", "S", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "TCEntry", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForTOCEntry", "(", "S", ",", "TM", ")", ")", ";", "}", "else", "{", "TCEntry", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForTOCEntry", "(", "I", ".", "first", ".", "first", ",", "TM", ")", ")", ";", "}", "OutStreamer", "->", "SwitchSection", "(", "TCEntry", ")", ";", "OutStreamer", "->", "emitLabel", "(", "I", ".", "second", ")", ";", "if", "(", "TS", "!=", "nullptr", ")", "TS", "->", "emitTCEntry", "(", "*", "I", ".", "first", ".", "first", ",", "I", ".", "first", ".", "second", ")", ";", "}", "for", "(", "const", "auto", "*", "GV", ":", "TOCDataGlobalVars", ")"], "ground_truth": ["emitGlobalVariableHelper", "(", "GV", ")", ";"], "File": "PPCAsmPrinter122", "Func": "emitEndOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9718, "Length": 139, "Cover_Rate": 0.6205357142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getSymbolicOperandMinVersion", "(", "::", "OperandCategory", "::", "OperandCategory", "Category", ",", "uint32_t"], "ground_truth": ["Value", ")", "{"], "File": "SPIRVBaseInfo1", "Func": "getSymbolicOperandMinVersion", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9719, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->"], "ground_truth": ["getStackSize", "(", ")", ";"], "File": "Mips16FrameLowering31", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9720, "Length": 42, "Cover_Rate": 0.30656934306569344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "cmode", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "cmode", "==", "<NUM_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9721, "Length": 75, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "InstructionSelector", "::", "ComplexRendererFns", "Default", "=", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Root", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")"], "ground_truth": ["->", "getAddrSpace", "(", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9722, "Length": 195, "Cover_Rate": 0.6310679611650486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "MDs", ")", ".", "slice", "(", "NumModuleMDs"], "ground_truth": [")", ".", "slice", "(", "NumMDStrings", ")", ";"], "File": "DXILValueEnumerator", "Func": "getNonMDStrings", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9723, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CanUseBFC", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "<NUM_LIT>", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMFrameLowering (2)1", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9724, "Length": 213, "Cover_Rate": 0.5788043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isSupportedExtend", "(", "Op", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "if", "(", "ConstantSDNode", "*", "ShiftCst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Shift", "=", "ShiftCst", "->", "getZExtValue", "(", ")", ";", "if", "(", "isSupportedExtend", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "(", "Shift", "<=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Shift", "<=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Shift", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getCmpOperandFoldingProfit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9725, "Length": 137, "Cover_Rate": 0.5661157024793388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", "||", "CModel", "==", "CodeModel", "::", "JITDefault", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "{", "unsigned", "HighPartReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HighPartReg", ")"], "ground_truth": [".", "addReg", "(", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "GV", ")", ";"], "File": "PPCFastISel33", "Func": "PPCMaterializeGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9726, "Length": 133, "Cover_Rate": 0.4716312056737589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "InputLoad", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Input", ")", ";", "if", "(", "InputLoad", "&&", "InputLoad", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "return", "Input", ";", "ConstantSDNode", "*", "InputConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Input", ")", ";", "if", "(", "InputConst", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||"], "ground_truth": ["Opc", "==", "<STR_LIT>", ")", "return", "Input", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "signExtendInputIfNeeded", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9727, "Length": 58, "Cover_Rate": 0.3314285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>GOTPLT", "::", "emit", "(", "MemoryRegion", "&", "pRegion", ")", "{", "uint32_t", "*", "buffer", "=", "reinterpret_cast", "<", "uint32_t", "*", ">", "(", "pRegion", ".", "begin", "(", ")", ")", ";", "uint64_t", "result", "=", "<NUM_LIT>", ";", "for", "(", "iterator", "it", "=", "begin", "(", ")", ",", "ie", "=", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "GOTPLTEntry", "*", "got", "=", "&", "(", "llvm", "::", "cast", "<", "GOTPLTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "result", "+=", "got", "->", "size", "(", ")"], "ground_truth": [";"], "File": "MipsGOTPLT", "Func": "emit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9728, "Length": 101, "Cover_Rate": 0.9528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "NumElements", "<", "<NUM_LIT>", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "NumElements", "<", "<NUM_LIT>", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS"], "ground_truth": ["::", "REGION_ADDRESS", ")", "{"], "File": "SIISelLowering154", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9729, "Length": 360, "Cover_Rate": 0.36253776435045315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "regs_ever_live", "[", "i", "]", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "s3902", "Func": "save_fprs_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9730, "Length": 38, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FixupLocsForFn", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "AESFixupLocation", "&", "FixupLoc", ":", "FixupLocsForFn", ")", "{", "insertAESFixup", "(", "FixupLoc", ",", "TII", ",", "TRI", ")", ";", "Changed", "|=", "true", ";", "}", "return"], "ground_truth": ["Changed", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9731, "Length": 48, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "base", "=", "get_formal_tmp_var", "(", "base_field", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "build_nonstandard_integer_type", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "offset_field", ")", ";", "offset", "=", "get_initialized_tmp_var", "(", "t", ",", "pre_p", ",", "NULL", ")", ";", "indirect", "=", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ";", "if", "(", "indirect", ")", "type", "=", "build_pointer_type_for_mode", "(", "type", ",", "ptr_mode", ",", "true", ")", ";", "r", "=", "alpha_gimplify_va_arg_1", "(", "type", ",", "base", ","], "ground_truth": ["offset", ",", "pre_p", ")", ";"], "File": "alpha4", "Func": "alpha_gimplify_va_arg", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9732, "Length": 78, "Cover_Rate": 0.3644859813084112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSramEccOnOrAny", "(", ")", "const", "{", "return", "SramEccSetting", "==", "TargetIDSetting", "::", "On", "||", "SramEccSetting", "=="], "ground_truth": ["TargetIDSetting", "::", "Any", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccOnOrAny", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9733, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "short", "vec_vcmpequh", "(", "vector", "unsigned", "short", "a1", ",", "vector"], "ground_truth": ["unsigned", "short", "a2", ")", "{"], "File": "altivec4", "Func": "vec_vcmpequh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9734, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "ldi", "::", "lo8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "lo8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "ldi", "::", "hi8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "hi8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "hh8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "ldi", "::", "ms8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "neg", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "lo8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "neg", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "hi8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Kind", "==", "<STR_LIT>", ")", "adjust", "::", "pm", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "neg", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "hh8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "ldi", "::", "neg", "(", "Value", ")", ";", "adjust", "::", "ldi", "::", "ms8", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "unsigned_width", "(", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "adjust", "::", "unsigned_width", "(", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "adjust", "::", "fixup_6", "(", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "break", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MCS51AsmBackend", "Func": "adjustFixupValue", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9735, "Length": 403, "Cover_Rate": 0.6032934131736527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestnmd128", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B"], "ground_truth": [",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_testn_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9736, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PhysReg", "==", "<STR_LIT>"], "ground_truth": ["||", "PhysReg", "==", "<STR_LIT>", ";"], "File": "PatmosRegisterInfo1", "Func": "isConstantPhysReg", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9737, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST"], "ground_truth": ["->", "hasFP64", "(", ")", ")", "return", "true", ";"], "File": "ARMTargetTransformInfo14", "Func": "maybeLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9738, "Length": 137, "Cover_Rate": 0.363395225464191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_u8_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9739, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_p64", "(", "poly64x1_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "poly64_t", ")", "__builtin_neon_vget_lanedi", "(", "(", "int64x1_t", ")", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vget_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9740, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Flags", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ConvertCarryFlagToBooleanCarry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9741, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "int64_t", "SplatImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "("], "ground_truth": ["SplatImm", ")", ")", "return", "false", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVSplatUimm5", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9742, "Length": 79, "Cover_Rate": 0.6475409836065574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeOptimizeReturnedPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ArgumentMovePass", "(", "PR", ")", ";", "initialize<ISA_LIT>SetP2AlignOperandsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>EHRestoreStackPointerPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ReplacePhysRegsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>PrepareForLiveIntervalsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>OptimizeLiveIntervalsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>StoreResultsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>RegStackifyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>RegColoringPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExplicitLocalsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FixIrreducibleControlFlowPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LateEHPreparePass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExceptionInfoPass", "("], "ground_truth": ["PR", ")", ";"], "File": "WebAssemblyTargetMachine", "Func": "LLVMInitializeWebAssemblyTarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9743, "Length": 70, "Cover_Rate": 0.44025157232704404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psubd", "(", "__m64", "__m1", ",", "__m64"], "ground_truth": ["__m2", ")", "{"], "File": "mmintrin4", "Func": "_m_psubd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9744, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset"], "ground_truth": [")", ")", ";"], "File": "loongarch", "Func": "loongarch_save_restore_reg", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9745, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Val", ")", "{", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "FLAT_SCR_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "FLAT_SCR_HI", ")", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return"], "ground_truth": ["createRegOperand", "(", "TBA_HI", ")", ";"], "File": "AMDGPUDisassembler7", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9746, "Length": 83, "Cover_Rate": 0.3577586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}", "return"], "ground_truth": ["Count", ";"], "File": "TLCS900InstrInfo", "Func": "RemoveBranch", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9747, "Length": 81, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_mask_cmplt_epu8_mask", "(", "__mmask16", "__M", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cmplt_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9748, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "<NUM_LIT>", ">", "OpdsMapping", "(", "NumOps", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumOps", ";", "++", "I", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "OpReg", "=", "MI", ".", "getOperand", "(", "I"], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getImageMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9749, "Length": 68, "Cover_Rate": 0.3253588516746411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI_end", "=", "MBB", ".", "end", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>"], "ground_truth": [")", ")", ";"], "File": "HexagonFrameLowering71", "Func": "emitEpilogue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9750, "Length": 148, "Cover_Rate": 0.37, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCondBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "||", "Opc"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "ARCInstrInfo", "Func": "isCondBranchOpcode", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9751, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ";", "i", "<", "max_regs", ";", "i", "++", ")", "if", "(", "REG_N_SETS", "(", "i", ")", "==", "<NUM_LIT>", "&&", "REG_N_REFS", "(", "i", ")", "==", "<NUM_LIT>", ")", "regno_reg_rtx", "[", "i", "]", "=", "const0_rtx", ";", "tree", "attr", "=", "get_oacc_fn_attrib", "(", "current_function_decl", ")", ";", "if", "(", "attr", ")", "{", "unsigned", "mask", "=", "<NUM_LIT>", ";", "tree", "dims", "=", "TREE_VALUE", "(", "attr", ")", ";", "unsigned", "ix", ";", "for", "(", "ix", "=", "<NUM_LIT>", ";", "ix", "!=", "GOMP_DIM_MAX", ";", "ix", "++", ",", "dims", "=", "TREE_CHAIN", "(", "dims", ")", ")", "{", "int", "size", "=", "TREE_INT_CST_LOW", "(", "TREE_VALUE", "(", "dims", ")", ")", ";", "tree", "allowed", "=", "TREE_PURPOSE", "(", "dims", ")", ";", "if", "(", "size", "!=", "<NUM_LIT>", "&&", "!", "(", "allowed", "&&", "integer_zerop", "(", "allowed", ")", ")", ")", "mask", "|=", "GOMP_DIM_MASK", "(", "ix", ")", ";", "}", "gcc_assert", "(", "!", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", ")", "||", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", ")", ";", "parallel", "*", "pars", "=", "nvptx_discover_pars", "(", "&", "bb_insn_map", ")", ";", "nvptx_process_pars", "(", "pars", ")", ";", "nvptx_neuter_pars", "(", "pars", ",", "mask", ",", "<NUM_LIT>", ")", ";", "delete", "pars", ";", "}", "nvptx_reorg_subreg", "(", ")", ";", "regstat_free_n_sets_and_refs", "("], "ground_truth": [")", ";"], "File": "nvptx3", "Func": "nvptx_reorg", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9752, "Length": 190, "Cover_Rate": 0.7196969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "(", "MMO", ")"], "ground_truth": [";"], "File": "ARMFastISel15", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9753, "Length": 106, "Cover_Rate": 0.39849624060150374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeS8ImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeSImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm"], "ground_truth": [")", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodeS8ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9754, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "MRI", "->", "getRegClass", "(", "SrcReg", ")", "!=", "&", "<STR_LIT>", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "MRI", "->", "getRegClass", "(", "DstReg", ")", "==", "&", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadCopies", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "SILowerI1Copies23", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9755, "Length": 242, "Cover_Rate": 0.9343629343629344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*"], "ground_truth": ["this", ",", "PM", ")", ";"], "File": "RV16KTargetMachine", "Func": "createPassConfig", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9756, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TSTInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "if", "(", "FlagSfiZeroMask", ")", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Mask", ")", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9757, "Length": 51, "Cover_Rate": 0.45535714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "yaml", "::", "MachineFunctionInfo", "*", "<ISA_LIT>TargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::"], "ground_truth": ["<ISA_LIT>FunctionInfo", "(", ")", ";"], "File": "WebAssemblyTargetMachine13", "Func": "createDefaultFuncInfoYAML", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9758, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_abs2", "(", "int", "src"], "ground_truth": [")", "{"], "File": "c6x", "Func": "intrinsics__abs2", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9759, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "PPCInstrInfo (2)2", "Func": "isZeroExtendingOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9760, "Length": 289, "Cover_Rate": 0.4816666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op_false", "==", "CONST0_RTX", "(", "mode", ")", "||", "op_true", "==", "CONST0_RTX", "(", "mode", ")", "||", "(", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "(", "op_true", "==", "CONSTM1_RTX", "(", "mode", ")", "||", "op_false", "==", "CONSTM1_RTX", "(", "mode", ")", ")", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "i386-expand", "Func": "ix86_use_mask_cmp_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9761, "Length": 45, "Cover_Rate": 0.33088235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "addBFIWidthOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9762, "Length": 18, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "if", "(", "restore_p", ")", "{", "mips_add_cfa_restore", "(", "reg", ")", ";", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "mem", ")", ";", "}", "if", "(", "reg_parm_p", ")", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ","], "ground_truth": ["reg", ")", ";"], "File": "mips4", "Func": "mips16e_save_restore_reg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9763, "Length": 60, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInlineAsmMemConstraint", "(", "const", "std", "::", "string", "&", "ConstraintCode", ")", "const", "override", "{", "return", "InlineAsm"], "ground_truth": ["::", "Constraint_m", ";"], "File": "NVPTXISelLowering34", "Func": "getInlineAsmMemConstraint", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9764, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", "%", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Dis", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MCRegister", "Reg", "=", "RI", "->", "getMatchingSuperReg", "(", "<STR_LIT>", "+", "RegNo", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "RISCVDisassembler8", "Func": "DecodeVRM4RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9765, "Length": 78, "Cover_Rate": 0.6724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "case", "TImode", ":", "return"], "ground_truth": ["true", ";"], "File": "tilegx2", "Func": "tilegx_scalar_mode_supported_p", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9766, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>SEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "("], "ground_truth": [")", ";"], "File": "MipsSEInstrInfo", "Func": "isStoreToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9767, "Length": 124, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PreAllocateWWMRegsPass", "(", ")", "{", "return", "new", "<ISA_LIT>PreAllocateWWMRegs"], "ground_truth": ["(", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "createSIPreAllocateWWMRegsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9768, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Specifier", "!=", "'s'", ")", "return", "false", ";", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "OpType", ")", ";", "if", "(", "!", "PT", "||", "PT", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "return", "false", ";", "Type", "*", "ElemType", "=", "PT", "->", "getContainedType"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "shouldPrintAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9769, "Length": 51, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "const", "auto", "&", "WEI", "=", "getAnalysis", "<", "<ISA_LIT>ExceptionInfo", ">", "(", ")", ";", "auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "SortBlocks", "(", "MF", ",", "MLI", ",", "WEI", ",", "MDT", ")", ";", "return", "true"], "ground_truth": [";"], "File": "WebAssemblyCFGSort", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9770, "Length": 59, "Cover_Rate": 0.6704545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_smusdx", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "acle___smusdx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9771, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCDisassembler", "::", "DecodeStatus", "<ISA_LIT>Disassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", "cStream", ")", "const", "{", "MCDisassembler", "::", "DecodeStatus", "Result", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Fail", ";", "}", "uint8_t", "DecodeByte", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "if", "(", "DecodeByte", "<", "<NUM_LIT>", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Fail", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "uint64_t", "Insn64", ";", "if", "(", "!", "readInstruction64", "(", "Bytes", ",", "Address", ",", "Size", ","], "ground_truth": ["Insn64", ")", ")", "return", "Fail", ";"], "File": "ARCDisassembler8", "Func": "getInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9772, "Length": 129, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ParallelDSPPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ConstantIslandsPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVETPAndVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>LowOverheadLoopsPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>BlockPlacementPass", "(", "Registry", ")", ";", "initializeMVEGatherScatterLoweringPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>SLSHardeningPass", "(", "Registry", ")", ";", "initializeMVELaneInterleavingPass", "(", "Registry", ")"], "ground_truth": [";"], "File": "ARMTargetMachine1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9773, "Length": 65, "Cover_Rate": 0.45774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMemEncodingMMImm9", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "OffBits", "&", "<NUM_LIT>", ")"], "ground_truth": ["|", "RegBits", ";"], "File": "MipsMCCodeEmitter59", "Func": "getMemEncodingMMImm9", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9774, "Length": 92, "Cover_Rate": 0.989247311827957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "Reloc", "::", "Model", "RM", ",", "bool", "JIT", ")", "{", "if", "(", "CM", ")"], "ground_truth": ["return", "*", "CM", ";"], "File": "Nios2TargetMachine1", "Func": "getEffectiveCodeModel", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9775, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ";", "return", "false"], "ground_truth": [";"], "File": "HexagonGenInsert10", "Func": "isDebug", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9776, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["true", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "isPairedLdSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9777, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VPTState", "(", "MachineInstr"], "ground_truth": ["*", "MI", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "VPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9778, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "Predicate", "::", "ICMP_SLE", ":", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "Predicate", "::", "FCMP_ONE", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_ORD", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_UEQ", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_UNO", ":", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "unsigned", "CmpCostPerVector", "=", "(", "ValTy", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "NumVecs_cmp", "=", "getNumberOfParts", "(", "ValTy", ")", ";", "unsigned", "Cost", "=", "(", "NumVecs_cmp", "*", "(", "CmpCostPerVector", "+", "PredicateExtraCost", ")", ")", ";", "return", "Cost", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "Instruction", "::", "Select", ")", ";", "unsigned", "PackCost", "=", "<NUM_LIT>", ";", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ",", "VF", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", ")", "PackCost", "=", "getVectorBitmaskConversionCost", "(", "CmpOpTy", ",", "ValTy", ")", ";", "return", "getNumberOfParts", "(", "ValTy", ")", "+", "PackCost", ";", "}", "}", "else", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ICmp", ":", "{", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "ValTy", "->", "isIntegerTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "Cost", "+=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "case", "Instruction"], "ground_truth": ["::", "Select", ":"], "File": "SystemZTargetTransformInfo (2)1", "Func": "getCmpSelInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9779, "Length": 206, "Cover_Rate": 0.5754189944134078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "buildRSRC", "(", "B", ",", "MRI", ",", "-", "<NUM_LIT>", ",", "Hi_32", "(", "DefaultFormat"], "ground_truth": [")", ",", "BasePtr", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "buildOffsetSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9780, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_maskz_rorv_epi32", "(", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_rorv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9781, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "riscv_symbol_type", "riscv_classify_symbol", "(", "const_rtx", "x", ")", "{", "if", "(", "riscv_tls_symbol_p", "(", "x", ")", ")"], "ground_truth": ["return", "SYMBOL_TLS", ";"], "File": "riscv", "Func": "riscv_classify_symbol", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9782, "Length": 19, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "readPrefixes", "(", "struct", "InternalInstruction", "*", "insn", ")", "{", "BOOL", "isPrefix", "=", "TRUE", ";", "BOOL", "prefixGroups", "[", "<NUM_LIT>", "]", "=", "{", "FALSE", "}", ";", "uint64_t", "prefixLocation", ";", "uint8_t", "byte", "=", "<NUM_LIT>", ";", "BOOL", "hasAdSize", "=", "FALSE", ";", "BOOL", "hasOpSize", "=", "FALSE", ";", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "while", "(", "isPrefix", ")", "{", "prefixLocation", "=", "insn", "->", "readerCursor", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "byte", ")", ")", "return", "-", "<NUM_LIT>", ";", "switch", "(", "byte", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "prefixGroups", "[", "<NUM_LIT>", "]", ")", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "prefixGroups", "[", "<NUM_LIT>", "]", "=", "TRUE", ";", "setPrefixPresent", "(", "insn", ",", "byte", ",", "prefixLocation", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "switch", "(", "byte", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "segmentOverride", "=", "SEG_OVERRIDE_CS", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "segmentOverride", "=", "SEG_OVERRIDE_SS", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "segmentOverride", "=", "SEG_OVERRIDE_DS", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "segmentOverride", "=", "SEG_OVERRIDE_ES", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "segmentOverride", "=", "SEG_OVERRIDE_FS", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "segmentOverride", "=", "SEG_OVERRIDE_GS", ";", "break", ";", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "prefixGroups", "[", "<NUM_LIT>", "]", ")", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "prefixGroups", "[", "<NUM_LIT>", "]", "=", "TRUE", ";", "setPrefixPresent", "(", "insn", ",", "byte", ",", "prefixLocation", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "prefixGroups", "[", "<NUM_LIT>", "]", ")", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "prefixGroups", "[", "<NUM_LIT>", "]", "=", "TRUE", ";", "hasOpSize", "=", "TRUE", ";", "setPrefixPresent", "(", "insn", ",", "byte", ",", "prefixLocation", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "prefixGroups", "[", "<NUM_LIT>", "]", ")", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "prefixGroups", "[", "<NUM_LIT>", "]", "=", "TRUE", ";", "hasAdSize", "=", "TRUE", ";", "setPrefixPresent", "(", "insn", ",", "byte", ",", "prefixLocation", ")", ";", "break", ";", "default", ":", "isPrefix", "=", "FALSE", ";", "break", ";", "}", "if", "(", "isPrefix", ")", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "byte", ")", ";", "}", "if", "(", "insn", "->", "mode", "==", "MODE_64BIT", ")", "{", "if", "(", "(", "byte", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "uint8_t", "opcodeByte", ";", "if", "(", "lookAtByte", "(", "insn", ",", "&", "opcodeByte", ")", "||", "(", "(", "opcodeByte", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "insn", "->", "rexPrefix", "=", "byte", ";", "insn", "->", "necessaryPrefixLocation", "=", "insn", "->", "readerCursor", "-", "<NUM_LIT>", ";", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "byte", ")", ";", "}", "else", "{", "unconsumeByte", "(", "insn", ")", ";", "insn", "->", "necessaryPrefixLocation", "=", "insn", "->", "readerCursor", "-", "<NUM_LIT>", ";", "}", "}", "else", "{", "unconsumeByte", "(", "insn", ")", ";", "insn", "->", "necessaryPrefixLocation", "=", "insn", "->", "readerCursor", "-", "<NUM_LIT>", ";", "}", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "{", "insn", "->", "registerSize", "=", "(", "hasOpSize", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "insn", "->", "addressSize", "=", "(", "hasAdSize", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "X86DisassemblerDecoder14", "Func": "readPrefixes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9783, "Length": 507, "Cover_Rate": 0.6679841897233202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFTypeDerived", "::", "BTFTypeDerived", "(", "unsigned", "NextTypeId", ",", "unsigned", "Tag", ",", "StringRef", "Name", ")", ":", "DTy", "(", "nullptr", ")", ",", "NeedsFixup", "(", "false", ")", ",", "Name", "(", "Name", ")", "{", "Kind", "=", "<STR_LIT>", ";", "BTFType", ".", "Info", "="], "ground_truth": ["Kind", "<<", "<NUM_LIT>", ";"], "File": "BTFDebug12", "Func": "BTFTypeDerived", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9784, "Length": 41, "Cover_Rate": 0.82, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "CV", "->", "isNullValue", "(", ")", ")", "{", "if", "(", "DstSize", "==", "<NUM_LIT>", ")", "{", "auto", "Mov", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "Dst", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "Mov", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "&", "*", "Mov", ";", "}", "if", "(", "DstSize", "==", "<NUM_LIT>", ")", "{", "auto", "Mov", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "auto", "Copy", "=", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "{", "Dst", "}", ",", "{", "}", ")", ".", "addReg", "(", "Mov", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "<STR_LIT>", ",", "MRI", ")", ";", "return", "&", "*", "Copy", ";", "}", "}", "auto", "*", "CPLoad", "=", "emitLoadFromConstantPool", "(", "CV", ",", "MIRBuilder", ")", ";", "if", "(", "!", "CPLoad", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "auto", "Copy", "=", "MIRBuilder", ".", "buildCopy", "(", "Dst", ",", "CPLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "*", "MRI", ".", "getRegClass", "(", "CPLoad", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "MRI", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitConstantVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9785, "Length": 219, "Cover_Rate": 0.8202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "h8300_rtx_ok_for_base_p", "(", "h8300_get_index", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ","], "ground_truth": ["<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";"], "File": "h8300", "Func": "h8300_legitimate_address_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9786, "Length": 41, "Cover_Rate": 0.3153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "u32", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "result", "|=", "(", "(", "value", ">>", "i", ")", "&", "<NUM_LIT>", ")", "<<", "(", "<NUM_LIT>", "-", "i", ")", ";", "}", "return", "result"], "ground_truth": [";"], "File": "common", "Func": "types_BitReverse", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9787, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubl_s8", "(", "int8x8_t", "__a", ",", "int8x8_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vsubl_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9788, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "CountInput", "=", "IsRHSZero", "?", "LHS", ":", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Cntlzw", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CountInput", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SHLOps", "[", "]", "=", "{", "Cntlzw", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "SDValue", "Sldi", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SHLOps", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sldi", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Xor", "=", "IsRHSZero", "?", "LHS", ":", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Clz", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Xor", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ShiftOps", "[", "]", "=", "{", "Clz", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "SDValue", "Shift", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShiftOps", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Xori", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Shift", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "<STR_LIT>", ",", "Xori", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "get32BitSExtCompare", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9789, "Length": 280, "Cover_Rate": 0.7821229050279329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>RelaxMemPass", "(", ")", "{", "return", "new", "<ISA_LIT>RelaxMem"], "ground_truth": ["(", ")", ";"], "File": "MCS51RelaxMemOperations", "Func": "createMCS51RelaxMemPass", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9790, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getModImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "ST", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", "."], "ground_truth": ["getLoc", "(", ")", ")", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9791, "Length": 87, "Cover_Rate": 0.8613861386138614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "target", ".", "the_registerFile", "=", "<STR_LIT>", ";", "target", ".", "the_isVectorPipe", "=", "true", ";", "target", ".", "the_slotID", "=", "<STR_LIT>", ";", "}", "else", "{", "target", ".", "the_slotID", "=", "<STR_LIT>", ";", "target", ".", "the_registerFile", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "TPCTargetTransformInfo", "Func": "getVectorScalarInfo", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9792, "Length": 33, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmulld128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "_mm_setzero_si128"], "ground_truth": ["(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_mullo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9793, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "return", "ST", ".", "getL1CacheLineSize", "("], "ground_truth": [")", ";"], "File": "HexagonTargetTransformInfo", "Func": "getCacheLineSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9794, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Sad", "=", "createPSADBW", "(", "DAG", ",", "SadOp0", ",", "SadOp1", ",", "DL", ",", "Subtarget", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Sad", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "Sad", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Sad", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "ResVT", ".", "getSizeInBits", "(", ")", ")", "{", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "ResVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumConcats", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "ResVT", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcats", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>"], "ground_truth": [",", "DL", ",", "ResVT", ")", ")", ";"], "File": "X86ISelLowering130", "Func": "combineLoopSADPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9795, "Length": 118, "Cover_Rate": 0.3064935064935065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "offset", "=", "const0_rtx", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "base", "=", "XEXP", "(", "addr"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "aarch64", "Func": "extract_base_offset_in_addr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9796, "Length": 49, "Cover_Rate": 0.392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "InVT", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Scale", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "InVT", ".", "getScalarSizeInBits", "(", ")", ";", "In", "=", "extractSubVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "std", "::", "max", "(", "<NUM_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "Scale", ")", ")", ";", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "}", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "InVT", ".", "getVectorNumElements", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>"], "ground_truth": [",", "DL", ",", "VT", ",", "In", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "getExtendInVec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9797, "Length": 129, "Cover_Rate": 0.6861702127659575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitCounts", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Extended", ","], "ground_truth": ["DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "lowerCTPOP16BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9798, "Length": 46, "Cover_Rate": 0.32167832167832167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "raw_ostream", "&", "Out", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "SparcTargetMachine37", "Func": "addAssemblyEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9799, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "int", "Immed", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Immed", "!=", "<NUM_LIT>", ")", "{", "unsigned", "TrueReg1", "=", "lookThruCopyLike", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "TrueReg2", "=", "lookThruCopyLike", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TrueReg1", "==", "TrueReg2", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "TrueReg1", ")", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "TrueReg1", ")", ";", "if", "(", "DefMI", "&&", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "FeedImmed", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "FeedReg1", "=", "lookThruCopyLike", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "FeedReg2", "=", "lookThruCopyLike", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "(", "FeedImmed", "==", "<NUM_LIT>", "||", "FeedImmed", "==", "<NUM_LIT>", ")", "&&", "FeedReg1", "==", "FeedReg2", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ToErase", "=", "&", "MI", ";", "Simplified", "=", "true", ";", "}", "else", "if", "(", "(", "Immed", "==", "<NUM_LIT>", "||", "Immed", "==", "<NUM_LIT>", ")", "&&", "FeedImmed", "==", "<NUM_LIT>", "&&", "FeedReg1", "==", "FeedReg2", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "PPCMIPeephole (2)", "Func": "simplifyCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9800, "Length": 288, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NeedMask", "=", "false", ";", "RLAmt", ".", "resize", "(", "Bits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Bits", "[", "i", "]", ".", "hasValue", "(", ")", ")", "{", "unsigned", "VBI", "=", "Bits", "[", "i", "]", ".", "getValueBitIndex", "(", ")", ";", "if", "(", "i", ">=", "VBI", ")", "RLAmt", "[", "i", "]", "=", "i", "-", "VBI", ";", "else", "RLAmt", "[", "i", "]", "=", "Bits", ".", "size", "(", ")", "-", "(", "VBI", "-", "i", ")", ";", "}", "else", "if", "(", "Bits", "[", "i", "]", ".", "isZero", "(", ")", ")", "{", "NeedMask", "=", "true", ";", "RLAmt", "[", "i", "]", "=", "UINT32_MAX"], "ground_truth": [";"], "File": "PPCISelDAGToDAG1", "Func": "computeRotationAmounts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9801, "Length": 115, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "addr_reg", ")", ")", "{", "reg", "=", "addr_reg", ";", "}", "else", "if", "(", "(", "GET_CODE", "(", "addr_reg", ")", "==", "SUBREG", "&&", "REG_P", "(", "SUBREG_REG", "(", "addr_reg", ")", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "addr_reg", ")", ")", ")", "<=", "UNITS_PER_WORD", ")", ")", "{", "reg", "=", "SUBREG_REG", "(", "addr_reg", ")", ";", "}", "else", "return", "FALSE", ";", "if", "(", "GET_MODE", "(", "addr_reg", ")", "!=", "Pmode", ")", "{", "return", "FALSE"], "ground_truth": [";"], "File": "crx", "Func": "crx_addr_reg_p", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9802, "Length": 72, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "':'", ";", "}", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "O", "<<", "DispVal", ";", "}"], "ground_truth": ["else", "{"], "File": "X86ATTInstPrinter32", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9803, "Length": 105, "Cover_Rate": 0.36971830985915494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["AAResults", "*", "AA", ")", "const", "{"], "File": "MOSInstrInfo", "Func": "isReallyTriviallyReMaterializable", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9804, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&"], "ground_truth": ["O", ")", "const", "{"], "File": "ARMConstantPoolValue35", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9805, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "flags", "=", "fieldFromInstruction16", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9806, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->"], "ground_truth": ["getStackRegister", "(", ")", ";"], "File": "X86FrameLowering (2)", "Func": "getFrameIndexReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9807, "Length": 35, "Cover_Rate": 0.3645833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGCNPreRAOptimizationsPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "GCNPreRAOptimizations", "Func": "GCNPreRAOptimizations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9808, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["R", "(", "b", ")", ")", ";"], "File": "disassembler", "Func": "mov_p0h_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9809, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "<NUM_LIT>", ";", "int64_t", "IntVal", ";", "if", "(", "!", "MatchRegisterName", "(", "Tok", ",", "RegNo", ",", "IntVal", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "PPCAsmParser (2)", "Func": "ParseRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9810, "Length": 45, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "addOperand", "(", "MO", ")", ";", "else", "DefMI", ".", "addOperand", "("], "ground_truth": ["MO", ")", ";"], "File": "ARM64ExpandPseudoInsts", "Func": "transferImpOps", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9811, "Length": 38, "Cover_Rate": 0.35514018691588783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_f32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9812, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffective<ISA_LIT>CodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "bool", "JIT", ",", "bool", "Is64Bit", ")", "{", "if", "(", "CM"], "ground_truth": [")", "{"], "File": "X86TargetMachine105", "Func": "getEffectiveX86CodeModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9813, "Length": 26, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "default", ":", "if", "(", "Size", "<", "<NUM_LIT>", ")", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>"], "ground_truth": ["?", "&", "<STR_LIT>", ":"], "File": "SIRegisterInfo107", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9814, "Length": 128, "Cover_Rate": 0.39263803680981596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["OpNo", ")", "const", "{"], "File": "MipsCodeEmitter21", "Func": "getBranchTargetOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9815, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "Amount", "*=", "getScratchScaleFactor", "(", "ST", ")", ";", "if", "(", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "<NUM_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "MBB", ".", "erase"], "ground_truth": ["(", "I", ")", ";"], "File": "SIFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9816, "Length": 247, "Cover_Rate": 0.988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ")", "{", "if", "(", "!", "isa", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ")", "return", "false", ";", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ";", "}", "return", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", "&&"], "ground_truth": ["isa", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ")", ";"], "File": "MipsMCExpr (2)", "Func": "isSupportedBinaryExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9817, "Length": 93, "Cover_Rate": 0.744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext"], "ground_truth": ["&", "Ctx", ")", "{"], "File": "ARCDisassembler", "Func": "createARCDisassembler", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9818, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Init", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "I", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "!", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "I", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Def0", ")", "return", "false", ";", "Def0", "=", "&", "I", ";", "Init", "|=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Def1", ")", "return", "false", ";", "Def1", "=", "&", "I", ";", "Init", "|=", "static_cast", "<", "uint64_t", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "<<", "<NUM_LIT>", ";", "break", ";", "}", "}", "if", "(", "!", "Def0", "||", "!", "Def1", "||", "Def0", "->", "getParent", "(", ")", "!=", "Def1", "->", "getParent", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Def0", "<<", "<STR_LIT>", "<<", "*", "Def1", "<<", "<STR_LIT>", ")", ";", "if", "(", "SlotIndex", "::", "isEarlierInstr", "(", "LIS", "->", "getInstructionIndex", "(", "*", "Def1", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "Def0", ")", ")", ")", "std", "::", "swap", "(", "Def0", ",", "Def1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def0", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def1", ")", ";", "auto", "NewI", "=", "BuildMI", "(", "*", "Def0", "->", "getParent", "(", ")", ",", "*", "Def0", ",", "Def0", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Init", ")", ";", "Def0", "->", "eraseFromParent", "(", ")", ";", "Def1", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewI"], "ground_truth": [")", ";"], "File": "GCNPreRAOptimizations3", "Func": "processReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9819, "Length": 328, "Cover_Rate": 0.9085872576177285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "RegKind_FCC", ",", "RegInfo", ",", "S", ",", "E", ","], "ground_truth": ["Parser", ")", ";"], "File": "MipsAsmParser43", "Func": "CreateFCCReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9820, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int", ")", "__builtin_loongarch_crc_w_h_w", "(", "(", "short", ")", "_1", ",", "(", "int"], "ground_truth": [")", "_2", ")", ";"], "File": "larchintrin", "Func": "__crc_w_h_w", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9821, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "VecVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "VecVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Res", "=", "splatPartsI64WithVL", "(", "DL", ",", "ContainerVT", ",", "Lo", ",", "Hi", ","], "ground_truth": ["VL", ",", "DAG", ")", ";"], "File": "RISCVISelLowering32", "Func": "lowerSPLAT_VECTOR_PARTS", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9822, "Length": 136, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">"], "ground_truth": ["(", ")", ";"], "File": "PPCBoolRetToInt", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9823, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "createPSADBW", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDValue", "&", "Zext0", ",", "const", "SDValue", "&", "Zext1", ",", "const", "SDLoc", "&", "DL", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "EVT", "InVT", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "RegSize", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "(", "unsigned", ")", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumConcat", "=", "RegSize", "/", "InVT", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ExtendedVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "SadOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SadOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "auto", "PSADBWBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&"], "ground_truth": ["DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "createPSADBW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9824, "Length": 185, "Cover_Rate": 0.6826568265682657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["TLInfo", ";"], "File": "OR1KSubtarget1", "Func": "getTargetLowering", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9825, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "getRelaEntrySize", "(", ")", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "HexagonLDBackend", "Func": "getRelaEntrySize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9826, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_lane_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b"], "ground_truth": [",", "const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon_vmull_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9827, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "HII", "->", "isMemOp", "(", "*", "MJ", ")", ")", "continue", ";", "if", "(", "MJ", "->", "mayLoad", "(", ")", ")", "FoundLoad", "=", "true", ";", "if", "(", "MJ", "->", "mayStore", "(", ")", "&&", "!", "HII", "->", "isNewValueStore", "(", "*", "MJ", ")", ")", "FoundStore", "=", "true", ";", "}", "return", "FoundLoad", "&&"], "ground_truth": ["FoundStore", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "foundLSInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9828, "Length": 63, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddsubpd512_maskz", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U"], "ground_truth": [",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_fmaddsub_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9829, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegMap", "[", "Stack", "[", "--", "StackTop", "]", "]", "=", "~", "<NUM_LIT>", ";", "int", "Opcode", "=", "Lookup", "(", "PopTable", ",", "array_lengthof", "(", "PopTable", ")", ",", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", "{", "I", "->", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "I", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "X86FloatingPoint", "Func": "popStackAfter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9830, "Length": 67, "Cover_Rate": 0.46853146853146854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "unicosmk_output_default_externs", "(", "asm_out_file"], "ground_truth": [")", ";"], "File": "alpha3", "Func": "unicosmk_file_start", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9831, "Length": 54, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>OffsetAllocatorPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "JVMOffsetAllocator", "Func": "JVMOffsetAllocator", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9832, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerMemoryIntrinsics", "::", "AddToLazyDeletionSet", "(", "User", "*", "Elm", ")", "{", "if", "(", "DeletionSet", ".", "find", "(", "Elm", ")", "==", "DeletionSet", ".", "end", "("], "ground_truth": [")", ")", "DeletionSet", ".", "insert", "(", "Elm", ")", ";"], "File": "JVMLowerMemoryIntrinsics", "Func": "AddToLazyDeletionSet", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9833, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";", "t", "=", "__ev_mwhumi", "(", "a", ",", "b", ")", ";", "return", "__ev_mwumiaa", "(", "t", ",", "(", "(", "__ev64_s32__", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}"], "ground_truth": [")", ")", ";"], "File": "spe", "Func": "__internal_ev_mwhgumiaa", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9834, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "||", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsSEInstrInfo14", "Func": "storeRegToStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9835, "Length": 209, "Cover_Rate": 0.5414507772020726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isIntS16Immediate", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "imm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isIntS16Immediate", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "imm", ")", ")", "return", "false", ";", "APInt", "LHSKnownZero", ","], "ground_truth": ["LHSKnownOne", ";"], "File": "PPCISelLowering (2)", "Func": "SelectAddressRegReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9836, "Length": 102, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "SD", "->", "getAlignment", "(", ")", ">=", "MemVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "||", "(", "(", "MemVT", "!=", "<STR_LIT>", ")", "&&", "(", "MemVT", "!=", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLittle", "=", "Subtarget", "->", "isLittle", "(", ")", ";", "SDValue", "Value", "=", "SD", "->", "getValue", "(", ")", ",", "Chain", "=", "SD", "->", "getChain", "(", ")", ";", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "||", "SD", "->", "isTruncatingStore", "(", ")", ")", "{", "SDValue", "SWL", "=", "CreateStoreLR", "(", "<STR_LIT>", ",", "DAG", ",", "SD", ",", "Chain", ",", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "CreateStoreLR", "(", "<STR_LIT>", ",", "DAG", ",", "SD", ",", "SWL", ",", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "assert", "(", "VT", "==", "<STR_LIT>", ")", ";", "SDValue", "SDL", "=", "CreateStoreLR", "(", "<STR_LIT>", ",", "DAG", ",", "SD", ",", "Chain", ",", "IsLittle"], "ground_truth": ["?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering126", "Func": "lowerSTORE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9837, "Length": 153, "Cover_Rate": 0.6860986547085202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "fnmask", "&", "RS6000_BTM_CELL", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_VSX", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HTM", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_ALTIVEC", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_PAIRED", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_SPE", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "==", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_DFP", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P8_VECTOR", ")", "!=", "<NUM_LIT>", ")", "error"], "ground_truth": ["(", "<STR_LIT>", ",", "name", ")", ";"], "File": "rs60004", "Func": "rs6000_invalid_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9838, "Length": 170, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsra_n_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_neon_vsras_nv4hi", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vsra_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9839, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitFrames", "(", "nullptr", ")", ";", "MCWinCOFFStreamer", "::", "FinishImpl", "("], "ground_truth": [")", ";"], "File": "ARMWinCOFFStreamer12", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9840, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "return", "(", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "RVFI", "->", "hasSpillVRs", "(", ")", ")", "&&", "TRI", "->", "needsStackRealignment", "("], "ground_truth": ["MF", ")", ")", ";"], "File": "RISCVFrameLowering20", "Func": "hasBP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9841, "Length": 37, "Cover_Rate": 0.5138888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vextq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon_vextq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9842, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vshlq_n_s32", "(", "__a", ","], "ground_truth": ["__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_n", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9843, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u16_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9844, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonRegisterInfo1", "Func": "getFrameRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9845, "Length": 40, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ",", "true", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "Preheader", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", ";", "}", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "Changed", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":"], "ground_truth": ["*", "MBB", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9846, "Length": 201, "Cover_Rate": 0.35638297872340424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "u", ";", "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u"], "ground_truth": [".", "v", ";"], "File": "spe", "Func": "__ev_set_s32_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9847, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "regRecord", "[", "pos"], "ground_truth": ["]", ".", "fName", ";"], "File": "TriCoreCallingConvHook", "Func": "getFunctionName", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9848, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "St", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "ReplaceNode", "(", "N", ",", "St"], "ground_truth": [")", ";"], "File": "AArch64ISelDAGToDAG17", "Func": "SelectStoreLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9849, "Length": 106, "Cover_Rate": 0.4472573839662447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "ST", "->", "getMcpu", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "PPCTargetTransformInfo15", "Func": "getUnrollingPreferences", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9850, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateExpr", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc"], "ground_truth": ["E", ",", "bool", "Is<ISA_LIT>64", ")", "{"], "File": "PPCAsmParser1", "Func": "CreateExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9851, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "}", ";", "if", "(", "SDValue", "ExtSrc", "=", "IsAnyExt64", "(", "peekThroughOneUseBitcasts", "(", "Src", ")", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getAnyExtOrTrunc", "(", "ExtSrc", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "Src", ".", "getValueType", "(", ")", ")", "for", "(", "SDNode", "*", "User", ":", "Src", "->", "uses", "(", ")", ")", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", "==", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "SizeInBits", "=", "VT", ".", "getFixedSizeInBits", "(", ")", ";", "unsigned", "BroadcastSizeInBits", "=", "User", "->", "getValueSizeInBits", "(", "<NUM_LIT>", ")", ".", "getFixedSize", "(", ")", ";", "if", "(", "BroadcastSizeInBits", "==", "SizeInBits", ")", "return", "SDValue", "(", "User", ",", "<NUM_LIT>", ")", ";", "if", "(", "BroadcastSizeInBits", ">", "SizeInBits", ")", "return", "extractSubVector", "(", "SDValue", "(", "User", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "SizeInBits", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering103", "Func": "combineScalarToVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9852, "Length": 211, "Cover_Rate": 0.36316695352839934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "PPCInstrInfo4", "Func": "isReallyTriviallyReMaterializable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9853, "Length": 49, "Cover_Rate": 0.35766423357664234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "PredicateOp", "Pred", "=", "getPredicate", "(", ")", ";", "assert", "(", "Pred", ".", "IsVector", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Pred", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Pred"], "ground_truth": [".", "Polarity", ")", ")", ";"], "File": "TPCAsmParser", "Func": "addVPredicateOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9854, "Length": 51, "Cover_Rate": 0.796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_sra_epi16", "(", "__m512i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psraw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v32hi"], "ground_truth": [")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_sra_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9855, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "true"], "ground_truth": [")", ";"], "File": "X86ISelLowering", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9856, "Length": 249, "Cover_Rate": 0.3890625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "EVT", "PtrVT", "=", "<STR_LIT>", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", "<NUM_LIT>", ")", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/"], "ground_truth": ["<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";"], "File": "RISCVISelLowering", "Func": "unpackFromMemLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9857, "Length": 69, "Cover_Rate": 0.3556701030927835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "HeadMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TailMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "IfFalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "IfFalseMBB", ")", ";", "F", "->", "insert", "(", "I", ",", "TailMBB", ")", ";", "TailMBB", "->", "splice", "(", "TailMBB", "->", "begin", "(", ")", ",", "HeadMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "HeadMBB", "->", "end", "(", ")", ")", ";", "TailMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "HeadMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "IfFalseMBB", ")", ";", "HeadMBB", "->", "addSuccessor"], "ground_truth": ["(", "TailMBB", ")", ";"], "File": "RISCVISelLowering17", "Func": "EmitInstrWithCustomInserter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9858, "Length": 153, "Cover_Rate": 0.41689373297002724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_floatv2siv2sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vcvt_f32_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9859, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fnmsub_round_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ","], "ground_truth": ["const", "int", "__R", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_fnmsub_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9860, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", "->", "isIdenticalTo", "(", "*", "Src0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", ")", "MI", "->", "RemoveOperand", "(", "Src2Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "getMovOpc", "(", "false"], "ground_truth": [")", ")", ")", ";"], "File": "SIFoldOperands", "Func": "tryFoldInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9861, "Length": 150, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "(", "(", "__v16su", ")", "__A"], "ground_truth": ["^", "(", "__v16su", ")", "__B", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_xor_si512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9862, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s2", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRRR2Instruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9863, "Length": 96, "Cover_Rate": 0.49740932642487046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "llvm", "::", "findOneNVVMAnnotation", "(", "&", "F", ",", "llvm", "::", "PropertyAnnotationNames", "[", "llvm", "::"], "ground_truth": ["PROPERTY_MAXNTID_X", "]", ",", "x", ")", ")", ";"], "File": "NVPTXUtilities", "Func": "getMaxNTIDx", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9864, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "llvm", "::", "getBLXOpcode", "(", "const"], "ground_truth": ["MachineFunction", "&", "MF", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "getBLXOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9865, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getTCReturnAddrDelta", "(", ")", "const"], "ground_truth": ["{"], "File": "M680x0MachineFunction", "Func": "getTCReturnAddrDelta", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9866, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "isStackAligned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "abort", "("], "ground_truth": [")", ";"], "File": "X86InstrInfo101", "Func": "getLoadRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9867, "Length": 172, "Cover_Rate": 0.6254545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurInfo", ".", "isCompatible", "(", "Require", ")", ")", "return", "false", ";", "if", "(", "!", "CurInfo", ".", "isUnknown", "(", ")", "&&", "Require", ".", "hasAVLReg", "(", ")", "&&", "Require", ".", "getAVLReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "!", "CurInfo", ".", "hasSEWLMULRatioOnly", "(", ")", "&&", "Require", ".", "hasSameVTYPE", "(", "CurInfo", ")", ")", "{", "if", "(", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Require", ".", "getAVLReg", "(", ")", ")", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefMI", "->", "getOpcode", "("], "ground_truth": [")", "==", "<STR_LIT>", ")", "{"], "File": "RISCVInsertVSETVLI10", "Func": "needVSETVLI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9868, "Length": 97, "Cover_Rate": 0.6298701298701299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "WebAssemblyInstrInfo", "Func": "ReverseBranchCondition", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9869, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>Z80MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>Z80MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setCalleeSavedFrameSize", "(", "CSI", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "i"], "ground_truth": ["--", ")", "{"], "File": "GBZ80FrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9870, "Length": 72, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "offset", ";", "bool", "interrupt_save_prologue_temp", "=", "false", ";", "unsigned", "int", "regno", ",", "i", ",", "num_x_saved", "=", "<NUM_LIT>", ",", "num_f_saved", "=", "<NUM_LIT>", ";", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "{", "HOST_WIDE_INT", "step1", "=", "riscv_first_stack_step", "(", "frame", ")", ";", "if", "(", "!", "SMALL_OPERAND", "(", "frame", "->", "total_size", "-", "step1", ")", ")", "interrupt_save_prologue_temp", "=", "true", ";", "}", "memset", "(", "frame", ",", "<NUM_LIT>", ",", "sizeof", "(", "*", "frame", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "naked_p", ")", "{", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "if", "(", "riscv_save_reg_p", "(", "regno", ")", "||", "(", "interrupt_save_prologue_temp", "&&", "(", "regno", "==", "RISCV_PROLOGUE_TEMP_REGNUM", ")", ")", ")", "frame", "->", "mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ",", "num_x_saved", "++", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "(", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ")", "!=", "INVALID_REGNUM", ";", "i", "++", ")", "frame", "->", "mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ",", "num_x_saved", "++", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "for", "(", "regno", "=", "FP_REG_FIRST", ";", "regno", "<=", "FP_REG_LAST", ";", "regno", "++", ")", "if", "(", "riscv_save_reg_p", "(", "regno", ")", ")", "frame", "->", "fmask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "FP_REG_FIRST", ")", ",", "num_f_saved", "++", ";", "}", "offset", "=", "RISCV_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "offset", "+=", "RISCV_STACK_ALIGN", "(", "get_frame_size", "(", ")", ")", ";", "frame", "->", "frame_pointer_offset", "=", "offset", ";", "if", "(", "frame", "->", "fmask", ")", "offset", "+=", "RISCV_STACK_ALIGN", "(", "num_f_saved", "*", "UNITS_PER_FP_REG", ")", ";", "frame", "->", "fp_sp_offset", "=", "offset", "-", "UNITS_PER_FP_REG", ";", "if", "(", "frame", "->", "mask", ")", "{", "unsigned", "x_save_size", "=", "RISCV_STACK_ALIGN", "(", "num_x_saved", "*", "UNITS_PER_WORD", ")", ";", "unsigned", "num_save_restore", "=", "<NUM_LIT>", "+", "riscv_save_libcall_count", "(", "frame", "->", "mask", ")", ";", "if", "(", "RISCV_STACK_ALIGN", "(", "num_save_restore", "*", "UNITS_PER_WORD", ")", "==", "x_save_size", ")", "{", "if", "(", "TARGET_RVE", ")", "x_save_size", "=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "frame", "->", "save_libcall_adjustment", "=", "x_save_size", ";", "}", "offset", "+=", "x_save_size", ";", "}", "frame", "->", "gp_sp_offset", "=", "offset", "-", "UNITS_PER_WORD", ";", "frame", "->", "hard_frame_pointer_offset", "=", "offset", ";", "offset", "+=", "RISCV_STACK_ALIGN", "(", "cfun", "->", "machine", "->", "varargs_size", ")", ";", "offset", "+=", "RISCV_STACK_ALIGN", "(", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "frame", "->", "arg_pointer_offset", "=", "offset", "-", "crtl", "->"], "ground_truth": ["args", ".", "pretend_args_size", ";"], "File": "riscv", "Func": "riscv_compute_frame_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9871, "Length": 372, "Cover_Rate": 0.914004914004914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "NonexecutableStackDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "SystemZTargetAsmInfo", "Func": "SystemZTargetAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9872, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ";", "AM", ".", "Base", ".", "FrameIndex", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "return", "false", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "AM", ")", ")", "return", "false", ";"], "File": "mprocISelDAGToDAG", "Func": "MatchAddress", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9873, "Length": 150, "Cover_Rate": 0.4437869822485207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ArgsParts", ";", "ParseFunctionArgs", "(", "Args", ",", "ArgsParts", ")", ";", "unsigned", "RegsLeft", "=", "NbRegs", ";", "bool", "UseStack", "=", "false", ";", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgsParts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "MVT", "ArgVT", "=", "Args", "[", "ValNo", "]", ".", "VT", ";", "<STR_LIT>", "ArgFlags", "=", "Args", "[", "ValNo", "]", ".", "Flags", ";", "MVT", "LocVT", "=", "ArgVT", ";", "CCValAssign", "::", "LocInfo", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "if", "(", "ArgFlags", ".", "isByVal", "(", ")", ")", "{", "State", ".", "HandleByVal", "(", "ValNo", "++", ",", "ArgVT", ",", "LocVT", ",", "LocInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ArgFlags", ")", ";", "continue", ";", "}", "unsigned", "Parts", "=", "ArgsParts", "[", "i", "]", ";", "if", "(", "!", "UseStack", "&&", "Parts", "<=", "RegsLeft", ")", "{", "unsigned", "FirstVal", "=", "ValNo", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Parts", ";", "j", "++", ")", "{", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", "++", ",", "ArgVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "RegsLeft", "--", ";", "}", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "B", "=", "ArgLocs", ".", "begin", "(", ")", "+", "FirstVal", ";", "std", "::", "reverse", "(", "B", ",", "B", "+", "Parts", ")", ";", "}", "else", "{", "UseStack", "=", "true", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Parts", ";", "j", "++", ")", "CC_<ISA_LIT>_AssignStack", "(", "ValNo", "++", ",", "ArgVT"], "ground_truth": [",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ";"], "File": "MSP430ISelLowering (2)", "Func": "AnalyzeArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9874, "Length": 307, "Cover_Rate": 0.7851662404092071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "&", "TFI", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "unsigned", "ProbeSize", "=", "getStackProbeSize", "(", "*", "MF", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "*", "testMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "tailMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "blockMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "testMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "blockMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "tailMBB", ")", ";", "Register", "sizeVReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "physSPReg", "=", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "TmpStackPtr", "=", "MRI", ".", "createVirtualRegister", "(", "TFI", ".", "Uses64BitFramePtr", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "Register", "FinalStackPtr", "=", "MRI", ".", "createVirtualRegister", "(", "TFI", ".", "Uses64BitFramePtr", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "{", "MI", "}", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TmpStackPtr", ")", ".", "addReg", "(", "physSPReg", ")", ";", "{", "const", "unsigned", "Opc", "=", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "{", "MI", "}", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "FinalStackPtr", ")", ".", "addReg", "(", "TmpStackPtr", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "}", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", "->", "get", "(", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addReg", "(", "FinalStackPtr", ")", ";", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "tailMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "testMBB", "->", "addSuccessor", "(", "blockMBB", ")", ";", "testMBB", "->", "addSuccessor", "(", "tailMBB", ")", ";", "BuildMI", "(", "blockMBB", ",", "DL", ",", "TII", "->", "get", "(", "getSUBriOpcode", "(", "TFI", ".", "Uses64BitFramePtr", ",", "ProbeSize", ")", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "ProbeSize", ")", ";", "const", "unsigned", "MovMIOpc", "=", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "addRegOffset", "(", "BuildMI", "(", "blockMBB", ",", "DL", ",", "TII", "->", "get", "(", "MovMIOpc", ")", ")", ",", "physSPReg", ",", "false", ",", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "blockMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "testMBB", ")", ";", "blockMBB", "->", "addSuccessor", "(", "testMBB"], "ground_truth": [")", ";"], "File": "X86ISelLowering215", "Func": "EmitLoweredProbedAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9875, "Length": 436, "Cover_Rate": 0.7530224525043178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pternlogq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__C", ",", "imm", ","], "ground_truth": ["(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9876, "Length": 30, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_orpd256", "(", "(", "__v4df", ")"], "ground_truth": ["__A", ",", "(", "__v4df", ")", "__B", ")", ";"], "File": "avxintrin", "Func": "_mm256_or_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9877, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Fmt", "=", "UFMT_UNDEF", ";", "if", "(", "!", "tryParseFmt", "(", "<STR_LIT>", ",", "UFMT_MAX", ",", "Fmt", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Fmt", "==", "UFMT_UNDEF", ")", "return", "MatchOperand_NoMatch", ";", "Format", "=", "Fmt", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseUfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9878, "Length": 36, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectUnmergeValues", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_UNMERGE_VALUES", ")", "return", "false", ";", "unsigned", "NumDefs", "=", "I", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "NumDefs", ")", ".", "getReg", "(", ")", ";", "unsigned", "DefSize", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumDefs", ";", "++", "Idx", ")", "{", "MachineInstr", "&", "ExtrInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "G_EXTRACT", ")", ",", "I", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Idx", "*", "DefSize", ")", ";", "if", "(", "!", "select", "(", "ExtrInst", ")", ")", "return", "false", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "X86InstructionSelector (2)", "Func": "selectUnmergeValues", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9879, "Length": 173, "Cover_Rate": 0.9942528735632183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->"], "ground_truth": ["getValue", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG104", "Func": "isFlatLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9880, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_roundps256", "(", "(", "__v8sf", ")"], "ground_truth": ["__V", ",", "__M", ")", ";"], "File": "avxintrin", "Func": "_mm256_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9881, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "unsigned", "NumArgs", "=", "F", ".", "arg_size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "unsigned", "P<ISA_LIT>nputNum", "=", "<NUM_LIT>", ";", "BitVector", "Skipped", "(", "NumArgs", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "<STR_LIT>", "Flags", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", "[", "<NUM_LIT>", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", "&&", "!", "OrigArg", ".", "Flags", ".", "isInReg", "(", ")", "&&", "!", "OrigArg", ".", "Flags", ".", "isByVal", "(", ")", "&&", "P<ISA_LIT>nputNum", "<=", "<NUM_LIT>", ")", "{", "if", "(", "CurOrigArg", "->", "use_empty", "(", ")", "&&", "!", "Info", "->", "isP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ")", "{", "Skipped", ".", "set", "(", "i", ")", ";", "++", "P<ISA_LIT>nputNum", ";", "continue", ";", "}", "Info", "->", "markP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ";", "if", "(", "!", "CurOrigArg", "->", "use_empty", "(", ")", ")", "Info", "->", "markP<ISA_LIT>nputEnabled", "(", "P<ISA_LIT>nputNum", ")", ";", "++", "P<ISA_LIT>nputNum", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "if", "(", "ValEVT", ".", "isVector", "(", ")", ")", "{", "EVT", "ElemVT", "=", "ValEVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ElemVT", ".", "getSimpleVT", "(", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "!", "Res", ")", "return", "false", ";", "}", "else", "{", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "Res", ")", "return", "false", ";", "}", "}", "Function", "::", "const_arg_iterator", "Arg", "=", "F", ".", "arg_begin", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_VS", "||", "F", ".", "getCallingConv", "(", ")"], "ground_truth": ["==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{"], "File": "AMDGPUCallLowering7", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9882, "Length": 417, "Cover_Rate": 0.4001919385796545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">"], "ground_truth": ["X", "(", "The<ISA_LIT>Target", ")", ";"], "File": "AVRTargetMachine2", "Func": "LLVMInitializeAVRTarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9883, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getFPUTopSavedRegOff", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsMachineFunction11", "Func": "getFPUTopSavedRegOff", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9884, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isEmscriptenInvokeName", "(", "StringRef", "Name", ")", "{", "if", "(", "Name", ".", "front", "(", ")", "==", "'\"'", "&&", "Name", ".", "back", "(", ")", "==", "'\"'", ")", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "return", "Name", ".", "startswith", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "WebAssemblyAsmPrinter (2)1", "Func": "isEmscriptenInvokeName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9885, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "The<ISA_LIT>Target", ","], "ground_truth": ["create<ISA_LIT>ElfRelocation", ")", ";"], "File": "LanaiMCTargetDesc17", "Func": "LLVMInitializeLanaiTargetMC", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9886, "Length": 97, "Cover_Rate": 0.9065420560747663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSetendOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ","], "ground_truth": ["raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printSetendOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9887, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Kind", "==", "k_Register", "&&", "Reg", "."], "ground_truth": ["Kind", "==", "rk_FloatReg", ")", ";"], "File": "SparcAsmParser", "Func": "isFloatReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9888, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddValueSymbolsImpl", "(", "getSubExpr", "(", ")", ","], "ground_truth": ["Asm", ")", ";"], "File": "ARM64MCExpr", "Func": "AddValueSymbols", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9889, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "short", "vec_madds", "(", "vector", "signed", "short", "a1", ",", "vector", "signed", "short", "a2", ","], "ground_truth": ["vector", "signed", "short", "a3", ")", "{"], "File": "altivec4", "Func": "vec_madds", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9890, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "mode", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "m32r", "Func": "m32r_libcall_value", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9891, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "("], "ground_truth": [")", ")", ",", "TII", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ")", "{"], "File": "ARMFastISel89", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9892, "Length": 78, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ELFTargetObjectFile", "::", "isInSmallSection", "(", "uint64_t"], "ground_truth": ["Size", ")", "const", "{"], "File": "RISCVTargetObjectFile2", "Func": "isInSmallSection", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9893, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", "=", "build_variant_type_copy", "(", "result", ")", ";", "add_builtin_type", "(", "name", ",", "result", ")", ";", "return", "result"], "ground_truth": [";"], "File": "rs6000-builtin", "Func": "rs6000_vector_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9894, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshr_n_s32", "(", "int32x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int32x2_t", ")", "__builtin_aarch64_ashrv2si", "("], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vshr_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9895, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ArgBytes", "=", "ArgSizeInBits", ">>", "<NUM_LIT>", ";", "EVT", "ArgVT", ";", "if", "(", "ArgSizeInBits", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "assert", "(", "!", "ArgType", "->", "isFloatTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "<STR_LIT>", "(", "ArgSizeInBits", ")", ";", "}", "else", "{", "ArgVT", "=", "VT", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getRoot", "(", ")", ",", "DAG", ".", "getConstant", "(", "ParamOffsetBytes", ",", "<STR_LIT>", ")"], "ground_truth": [",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "ArgVT", ",", "false", ",", "false", ",", "ArgBytes", ")", ";"], "File": "R600ISelLowering15", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9896, "Length": 118, "Cover_Rate": 0.4354243542435424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrntq_m_n_u32", "(", "uint16x8_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int", "__imm"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vshrntq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9897, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmah_f16", "(", "float16_t", "__a", ",", "float16_t", "__b", ",", "float16_t", "__c", ")", "{", "return", "__builtin_aarch64_fmahf", "(", "__b", ",", "__c", ","], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "fp16_vfmah_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9898, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Size", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "BinaryOpCode", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "emitInstruction", "(", "BinaryOpCode", ",", "Size", ",", "STI", ","], "ground_truth": ["OS", ")", ";"], "File": "SNESMCCodeEmitter", "Func": "encodeInstruction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9899, "Length": 85, "Cover_Rate": 0.9883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "TARGET_VX_ABI", "&&", "typelist", "==", "<NUM_LIT>", "&&", "VECTOR_TYPE_P", "(", "TREE_TYPE", "(", "val", ")", ")", "&&", "(", "funcdecl", "==", "NULL_TREE", "||", "(", "TREE_CODE", "(", "funcdecl", ")", "==", "FUNCTION_DECL", "&&", "DECL_BUILT_IN_CLASS", "(", "funcdecl", ")", "!=", "BUILT_IN_MD", ")", ")", ")"], "ground_truth": ["?", "N_", "(", "<STR_LIT>", ")", ":", "NULL", ")", ";"], "File": "s390", "Func": "s390_invalid_arg_for_unprototyped_fn", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9900, "Length": 48, "Cover_Rate": 0.7384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "CC_FPmode", ")", "{", "cr_class", "=", "FCR_REGS", ";", "p_new_cr", "=", "&", "frv_ifcvt", ".", "extra_fp_cr", ";", "}", "else", "goto", "fail", ";", "new_cr", "=", "*", "p_new_cr", ";", "if", "(", "!", "new_cr", ")", "{", "new_cr", "=", "*", "p_new_cr", "=", "frv_alloc_temp_reg", "(", "&", "frv_ifcvt", ".", "tmp_reg", ",", "cr_class", ",", "CC_CCRmode", ",", "TRUE", ",", "TRUE", ")", ";", "if", "(", "!", "new_cr", ")", "goto", "fail", ";", "}", "if", "(", "ce_info", "->", "and_and_p", ")", "{", "old_test", "=", "old_false", ";", "test_expr", "=", "true_expr", ";", "logical_func", "=", "(", "GET_CODE", "(", "old_true", ")", "==", "EQ", ")", "?", "gen_andcr", ":", "gen_andncr", ";", "*", "p_true", "=", "gen_rtx_NE", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "*", "p_false", "=", "gen_rtx_EQ", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "}", "else", "{", "old_test", "=", "old_false", ";", "test_expr", "=", "false_expr", ";", "logical_func", "=", "(", "GET_CODE", "(", "old_false", ")", "==", "EQ", ")", "?", "gen_orcr", ":", "gen_orncr", ";", "*", "p_true", "=", "gen_rtx_EQ", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "*", "p_false", "=", "gen_rtx_NE", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "}", "frv_ifcvt_add_insn", "(", "(", "*", "logical_func", ")", "(", "cr", ",", "cr", ",", "new_cr", ")", ",", "BB_END", "(", "bb", ")", ",", "TRUE", ")", ";", "cc", "=", "XEXP", "(", "test_expr", ",", "<NUM_LIT>", ")", ";", "compare", "=", "gen_rtx_fmt_ee", "(", "GET_CODE", "(", "test_expr", ")", ",", "CC_CCRmode", ",", "cc", ",", "const0_rtx", ")", ";", "if_else", "=", "gen_rtx_IF_THEN_ELSE", "(", "CC_CCRmode", ",", "old_test", ",", "compare", ",", "const0_rtx", ")", ";", "check_insn", "=", "gen_rtx_SET", "(", "new_cr", ",", "if_else", ")", ";", "frv_ifcvt_add_insn", "(", "check_insn", ",", "BB_END", "(", "bb", ")", ",", "TRUE", ")", ";", "if", "(", "TARGET_DEBUG_COND_EXEC", ")", "{", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "debug_rtx", "(", "*", "p_true", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "debug_rtx", "(", "*", "p_false", ")", ";", "}", "return", ";", "fail", ":", "*", "p_true", "=", "*", "p_false", "=", "NULL_RTX", ";", "if", "(", "new_cr", ")", "{", "CLEAR_HARD_REG_BIT", "(", "frv_ifcvt", ".", "tmp_reg", ".", "regs", ",", "REGNO", "(", "new_cr", ")", ")", ";", "*", "p_new_cr", "=", "NULL_RTX", ";", "}", "if", "(", "TARGET_DEBUG_COND_EXEC", ")", "fputs", "(", "<STR_LIT>"], "ground_truth": [",", "stderr", ")", ";"], "File": "frv", "Func": "frv_ifcvt_modify_multiple_tests", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9901, "Length": 331, "Cover_Rate": 0.5996376811594203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isT2MemRegOffset", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "==", "<STR_LIT>", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9902, "Length": 42, "Cover_Rate": 0.6268656716417911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ".", "push_back", "(", "StringSwitch", "<", "StringRef", ">", "(", "CPU", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "NoArch", ":", "break", ";", "}", "return", "join", "(", "Result", ".", "begin", "(", ")", ",", "Result", ".", "end", "(", ")", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonMCTargetDesc11", "Func": "selectHexagonFS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9903, "Length": 70, "Cover_Rate": 0.3465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I"], "ground_truth": ["->", "isDebugInstr", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9904, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "OpC", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "OpC", ")", ",", "ResultReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "UpdateValueMap", "(", "&", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "DbgDeclareInst", "*", "DI", "=", "cast", "<", "DbgDeclareInst", ">", "(", "&", "I", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "assert", "(", "DI", "->", "getAddress", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "DI", "->", "getAddress", "(", ")", ",", "AM", ")", ")", "return", "false", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "TargetOpcode", "::", "DBG_VALUE", ")", ";", "addFullAddress", "(", "BuildMI", "(", "MBB", ",", "DL", ",", "II", ")", ",", "AM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMetadata", "(", "DI", "->", "getVariable", "(", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "Function", "*", "Callee", "=", "I", ".", "getCalledFunction", "(", ")", ";", "const", "Type", "*", "RetTy", "=", "cast", "<", "StructType", ">", "(", "Callee", "->", "getReturnType", "(", ")", ")", "->", "getTypeAtIndex", "(", "unsigned", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "Value", "*", "Op1", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op2", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg1", "=", "getRegForValue", "(", "Op1", ")", ";", "unsigned", "Reg2", "=", "getRegForValue", "(", "Op2", ")", ";", "if", "(", "Reg1", "==", "<NUM_LIT>", "||", "Reg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OpC", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "OpC", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg1", ")", ".", "addReg", "(", "Reg2", ")", ";", "unsigned", "DestReg1", "=", "UpdateValueMap", "(", "&", "I", ",", "ResultReg", ")", ";", "if", "(", "DestReg1", "!=", "ResultReg", ")", "ResultReg", "=", "DestReg1", "+", "<NUM_LIT>", ";", "else", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>"], "ground_truth": [")", "Opc", "=", "<STR_LIT>", ";"], "File": "X86FastISel117", "Func": "X86VisitIntrinsicCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9905, "Length": 450, "Cover_Rate": 0.7785467128027682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>GlobalBaseRegPass", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "OR1KTargetMachine", "Func": "addInstSelector", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9906, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "expandOffset", "(", "<ISA_LIT>AddressingMode", "&", "AM", ",", "bool", "IsBase", ",", "SDValue", "Op0", ",", "ConstantSDNode", "*", "Op1", ")", "{", "int64_t", "TestOffset", "=", "AM", ".", "Offset", "+", "Op1", "->", "getSExtValue", "(", ")", ";", "if", "(", "selectOffset", "(", "AM", ".", "OffR", ",", "TestOffset", ")", ")", "{", "AM", ".", "Base", "=", "Op0", ";", "AM", ".", "Offset", "="], "ground_truth": ["TestOffset", ";"], "File": "RISCVISelDAGToDAG (2)", "Func": "expandOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9907, "Length": 56, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "LP64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "DestReg", ")", ";", "unsigned", "RegO", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RegO", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "DestReg", ")", ")", ";", "unsigned", "ShiftBits", "=", "getEncodingValue", "(", "DestReg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RegO", ")", ".", "addReg", "(", "RegO", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftBits", "?", "<NUM_LIT>", "-", "ShiftBits", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "ShiftBits", ")", ".", "addImm", "(", "ShiftBits", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "getCRFromCRBit", "(", "DestReg", ")", ")", ".", "addReg", "(", "RegO", ",", "RegState", "::", "Kill", ")"], "ground_truth": [".", "addReg", "(", "getCRFromCRBit", "(", "DestReg", ")", ",", "RegState", "::", "Implicit", ")", ";"], "File": "PPCRegisterInfo (2)", "Func": "lowerCRBitRestore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9908, "Length": 304, "Cover_Rate": 0.8085106382978723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectADDRsi_imp", "(", "OpNode", ",", "Addr", ",", "Base", ",", "Offset", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "NVPTXISelDAGToDAG (2)", "Func": "SelectADDRsi", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9909, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "TranslateInteger<ISA_LIT>CC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ";", "EVT", "CarryVT", "=", "Carry", ".", "getValueType", "(", ")", ";", "APInt", "NegOne", "=", "APInt", "::", "getAllOnesValue", "(", "CarryVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "CarryVT", ",", "<STR_LIT>", ")", ",", "Carry", ",", "DAG", ".", "getConstant", "(", "NegOne", ",", "DL", ",", "CarryVT", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "SetCC", "=", "getSETCC", "(", "CC", ",", "Cmp", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ")", ";", "if", "(", "Op", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["<STR_LIT>", ",", "SetCC", ")", ";"], "File": "X86ISelLowering152", "Func": "LowerSETCCCARRY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9910, "Length": 179, "Cover_Rate": 0.7075098814229249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "=", "riscv_flatten_aggregate_field", "(", "TREE_TYPE", "(", "f", ")", ",", "fields", ",", "n", ",", "pos", ",", "ignore_zero_width_bit_field_p", ")", ";", "}", "if", "(", "n", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "}", "return", "n", ";", "case", "ARRAY_TYPE", ":", "{", "HOST_WIDE_INT", "n_elts", ";", "riscv_aggregate_field", "subfields", "[", "<NUM_LIT>", "]", ";", "tree", "index", "=", "TYPE_DOMAIN", "(", "type", ")", ";", "tree", "elt_size", "=", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "type", ")", ")", ";", "int", "n_subfields", "=", "riscv_flatten_aggregate_field", "(", "TREE_TYPE", "(", "type", ")", ",", "subfields", ",", "<NUM_LIT>", ",", "offset", ",", "ignore_zero_width_bit_field_p", ")", ";", "if", "(", "n_subfields", "<=", "<NUM_LIT>", "||", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", "||", "!", "index", "||", "!", "TYPE_MAX_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "||", "!", "TYPE_MIN_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", "||", "!", "tree_fits_uhwi_p", "(", "elt_size", ")", ")", "return", "-", "<NUM_LIT>", ";", "n_elts", "=", "<NUM_LIT>", "+", "tree_to_uhwi", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "-", "tree_to_uhwi", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", ";", "gcc_assert", "(", "n_elts", ">=", "<NUM_LIT>", ")", ";", "for", "(", "HOST_WIDE_INT", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_subfields", ";", "j", "++", ")", "{", "if", "(", "n", ">=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "fields", "[", "n", "]", "=", "subfields", "[", "j", "]", ";", "fields", "[", "n", "++", "]", ".", "offset", "+=", "i", "*", "tree_to_uhwi", "(", "elt_size", ")", ";", "}", "return", "n", ";", "}", "case", "COMPLEX_TYPE", ":", "{", "if", "(", "n", "!=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "elt_size", "=", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", ";", "if", "(", "elt_size", "<=", "UNITS_PER_FP_ARG", ")", "{", "fields", "[", "<NUM_LIT>", "]", ".", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "fields", "[", "<NUM_LIT>", "]", ".", "offset", "=", "offset", ";", "fields", "[", "<NUM_LIT>", "]", ".", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "fields", "[", "<NUM_LIT>", "]", ".", "offset"], "ground_truth": ["=", "offset", "+", "elt_size", ";"], "File": "riscv", "Func": "riscv_flatten_aggregate_field", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9911, "Length": 324, "Cover_Rate": 0.5816876122082585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load"], "ground_truth": [",", "Signed", ",", "Arg", ")", ";"], "File": "SIISelLowering114", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9912, "Length": 129, "Cover_Rate": 0.6898395721925134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arc_write_ext_corereg", "(", "rtx", "insn", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "NONCONST", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SET", ":", "case", "POST_INC", ":", "case", "POST_DEC", ":", "case", "PRE_INC", ":"], "ground_truth": ["case", "PRE_DEC", ":"], "File": "arc", "Func": "arc_write_ext_corereg", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9913, "Length": 55, "Cover_Rate": 0.5445544554455446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "arg", ")", "!=", "INTEGER_CST", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "}", "if", "(", "TREE_CODE", "(", "*", "node", ")", "==", "VAR_DECL", ")", "{", "tree", "fntype", "=", "TREE_TYPE", "(", "*", "node", ")", ";", "if", "(", "fntype", "&&", "TREE_CODE", "(", "fntype", ")", "==", "POINTER_TYPE", ")", "{", "tree", "attrs", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ";", "TYPE_ATTRIBUTES", "(", "fntype", ")", "=", "attrs", ";", "}", "}", "}", "return"], "ground_truth": ["NULL_TREE", ";"], "File": "arc", "Func": "arc_handle_aux_attribute", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9914, "Length": 90, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "F", "(", "emit_insn", "(", "x", ")", ",", "<NUM_LIT>", ")", ";", "add_reg_note", "(", "x", ",", "REG_INC"], "ground_truth": [",", "stack_pointer_rtx", ")", ";"], "File": "h83001", "Func": "push", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9915, "Length": 21, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "Ret", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ";", "return", "Ret"], "ground_truth": [";"], "File": "RISCVTargetMachine (2)1", "Func": "computeDataLayout", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9916, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_pfcmpge", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pfcmpge", "(", "(", "__v2sf", ")", "__A", ",", "(", "__v2sf", ")"], "ground_truth": ["__B", ")", ";"], "File": "mm3dnow4", "Func": "_m_pfcmpge", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9917, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_Success", ";", "}", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_NoMatch", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "Name", ".", "consume_front", "(", "<STR_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "APInt", "Lmul", "(", "<NUM_LIT>", ",", "Name", ",", "<NUM_LIT>", ")", ";", "if", "(", "Lmul", "!=", "<NUM_LIT>", "&&", "Lmul", "!=", "<NUM_LIT>", "&&", "Lmul", "!=", "<NUM_LIT>", "&&", "Lmul", "!=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "getLexer", "(", ")", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "RISCVAsmParser66", "Func": "parseVTypeI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9918, "Length": 95, "Cover_Rate": 0.3242320819112628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "<NUM_LIT>"], "ground_truth": [";"], "File": "microblaze", "Func": "microblaze_function_arg_advance", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9919, "Length": 98, "Cover_Rate": 0.392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sri", "->", "icode", "=", "(", "in_p", "?", "CODE_FOR_reload_noff_load", ":", "CODE_FOR_reload_noff_store", ")", ";", "sri", "->", "extra_cost", "=", "<NUM_LIT>", ";", "return", "NO_REGS", ";", "}", "if", "(", "mode", "==", "QImode", "&&", "(", "MAYBE_MASK_CLASS_P", "(", "rclass", ")", "||", "(", "!", "TARGET_64BIT", "&&", "!", "in_p", "&&", "INTEGER_CLASS_P", "(", "rclass", ")", "&&", "MAYBE_NON_Q_CLASS_P", "(", "rclass", ")", ")", ")", ")", "{", "int"], "ground_truth": ["regno", ";"], "File": "i3864", "Func": "ix86_secondary_reload", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9920, "Length": 57, "Cover_Rate": 0.3081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "MemARPSJ", "(", "xy", ",", "yjs", ")", ",", "MemARPSI", "(", "xy"], "ground_truth": [",", "xis", ")", ",", "R", "(", "a", ")", ")", ";"], "File": "disassembler", "Func": "mac1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9921, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_dpbusds_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpdpbusds_v16si", "(", "(", "__v16si", ")", "__A", ","], "ground_truth": ["(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ")", ";"], "File": "avx512vnniintrin", "Func": "_mm512_dpbusds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9922, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "use_movml", "=", "false", ";", "if", "(", "TARGET_SH2A", ")", "{", "unsigned", "int", "count", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "i", ")", ")", "count", "++", ";", "else", "break", ";", "if", "(", "count", "==", "LAST_BANKED_REG", "-", "FIRST_BANKED_REG", "+", "<NUM_LIT>", ")", "use_movml", "=", "true", ";", "}", "if", "(", "sh_cfun_resbank_handler_p", "(", ")", ")", ";", "else", "if", "(", "use_movml", ")", "{", "rtx", "x", ",", "mem", ",", "reg", ",", "set", ";", "rtx", "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "x", "=", "gen_movml_push_banked", "(", "sp_reg", ")", ";", "x", "=", "frame_insn", "(", "x", ")", ";", "for", "(", "i", "=", "FIRST_BANKED_REG", ";", "i", "<=", "LAST_BANKED_REG", ";", "i", "++", ")", "{", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp_reg", ",", "i", "*", "<NUM_LIT>", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "set", "=", "gen_rtx_SET", "(", "sp_reg", ",", "plus_constant", "(", "Pmode", ",", "sp_reg", ",", "-", "<NUM_LIT>", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_ADJUST_CFA", ",", "set", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")"], "ground_truth": [")", ";"], "File": "sh5", "Func": "push_regs", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9923, "Length": 202, "Cover_Rate": 0.4867469879518072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "}", "if", "(", "!", "VL", ")", "VL", "=", "getDefaultVLOps", "(", "VT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ".", "second", ";", "unsigned", "IntID", "=", "IsUnmasked", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "IntID", ",", "DL", ",", "XLenVT", ")", "}", ";", "Ops", ".", "push_back", "(", "Val", ")", ";", "Ops", ".", "push_back", "(", "BasePtr", ")", ";", "if", "(", "!", "IsUnmasked", ")", "Ops", ".", "push_back", "(", "Mask", ")", ";", "Ops", ".", "push_back", "(", "VL", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>"], "ground_truth": [")", ",", "Ops", ",", "MemVT", ",", "MMO", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerMaskedStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9924, "Length": 138, "Cover_Rate": 0.3699731903485255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>BranchCoalescing", "("], "ground_truth": [")", ";"], "File": "PPCBranchCoalescing", "Func": "createPPCBranchCoalescingPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9925, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering (2)", "Func": "performMin3Max3Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9926, "Length": 96, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "insn_can_be_in_speculative_p", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "ds_t", "ds"], "ground_truth": ["ATTRIBUTE_UNUSED", ")", "{"], "File": "ia64", "Func": "insn_can_be_in_speculative_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9927, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "("], "ground_truth": [")", "{"], "File": "MBlazeTargetMachine8", "Func": "addInstSelector", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9928, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_fpclass_ph_mask", "(", "__mmask16", "__U", ",", "__m256h"], "ground_truth": ["__A", ",", "const", "int", "__imm", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_fpclass_ph_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9929, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "half_elts", ",", "j", "=", "<NUM_LIT>", ";", "j", "<", "half_elts", ";", "++", "i", ",", "++", "j", ")", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "i", ")", "=", "GEN_INT", "(", "j", ")", ";", "rtx", "sel", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "src_reg", ",", "par", ")", ";", "SET_SRC", "(", "body", ")", "=", "sel", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "df_insn_rescan", "(", "insn"], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "permute_store", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9930, "Length": 66, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_shufflelo_epi16", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ","], "ground_truth": ["const", "int", "__imm", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_shufflelo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9931, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", "=", "DF_REF_REG", "(", "def", ")", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "=="], "ground_truth": ["<NUM_LIT>", ")", "return", "false", ";"], "File": "rs6000-logue", "Func": "FOR_EACH_INSN_DEF", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9932, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{", "return", "__builtin_mve_vaddq_n_uv8hi", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vaddq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9933, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "const", "MachineInstrBuilder", "&", "addOffset", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "int", "Offset", ")", "{", "return", "MIB", ".", "addImm", "("], "ground_truth": ["Offset", ")", ";"], "File": "M68kInstrBuilder", "Func": "addOffset", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9934, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "loopMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "F", "->", "getRegInfo", "(", ")", ";", "unsigned", "TmpReg", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "is64bit", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dest", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";", "if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", "."], "ground_truth": ["addMBB", "(", "loopMBB", ")", ";"], "File": "PPCISelLowering148", "Func": "EmitAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9935, "Length": 254, "Cover_Rate": 0.5920745920745921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "double", "sh_media_FMOV_QD", "(", "long", "long", "mm", ")", "{", "double", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ")", ";", "return"], "ground_truth": ["res", ";"], "File": "ushmedia", "Func": "sh_media_FMOV_QD", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9936, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*"], "ground_truth": ["Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{"], "File": "M88kMCAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9937, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "<STR_LIT>", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "SIISelLowering139", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9938, "Length": 298, "Cover_Rate": 0.7163461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_OMIT_LEAF_FRAME_POINTER", ")", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";", "if", "(", "bfin_lib_id_given", "&&", "!", "TARGET_ID_SHARED_LIBRARY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ID_SHARED_LIBRARY", ")", "flag_pic", "=", "<NUM_LIT>", ";", "flag_schedule_insns", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "bfin2", "Func": "override_options", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9939, "Length": 32, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRegOpcode", "(", ")", "const", "{"], "ground_truth": ["return", "I", "->", "first", ";", "}"], "File": "X86InstrFMA3Info", "Func": "getRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9940, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new"], "ground_truth": ["MCInstrInfo", "(", ")", ";"], "File": "VEMCTargetDesc", "Func": "createVEMCInstrInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9941, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9942, "Length": 132, "Cover_Rate": 0.4342105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "(", "unsigned", "short", "int", ")", "MO", ".", "getImm", "(", ")", ";", "else", "printOperand", "(", "MI", ",", "opNum", ",", "O"], "ground_truth": [")", ";"], "File": "SICInstPrinter", "Func": "printUnsignedImm", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9943, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "<STR_LIT>"], "ground_truth": [";"], "File": "LeonPasses", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9944, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_fnmadd_pd", "(", "__m256d", "__A", ",", "__mmask8", "__U", ",", "__m256d", "__B", ",", "__m256d", "__C", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_vfnmaddpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__C", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_fnmadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9945, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x1_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_p64_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9946, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "ArgValue", "=", "OutVals", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "Indirect", ":", "{", "SDValue", "SpillSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "Outs", "[", "i", "]", ".", "ArgVT", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "SpillSlot", ")", "->", "getIndex", "(", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "SpillSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Outs", "[", "i", "]", ".", "OrigArgIndex", ";", "assert", "(", "Outs", "[", "i", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "i", "+", "<NUM_LIT>", "!=", "e", "&&", "Outs", "[", "i", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "SDValue", "PartValue", "=", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Outs", "[", "i", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "SpillSlot", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "PartValue", ",", "Address", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ")", ";", "++", "i", ";", "}", "ArgValue", "=", "SpillSlot", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "ArgValue", "=", "ByValArgs", "[", "j", "++", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ArgValue", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "SDValue", "Glue", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "RISCVISelLowering17", "Func": "LowerCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9947, "Length": 441, "Cover_Rate": 0.3539325842696629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fractional", ")", "{", "Lmul", "=", "<NUM_LIT>", "-", "Lmul", ";", "Lmul", "=", "<NUM_LIT>", "<<", "Lmul", ";", "O", "<<", "<STR_LIT>", "<<", "Lmul", ";", "}", "else", "{", "Lmul", "=", "<NUM_LIT>", "<<", "Lmul", ";", "O", "<<", "<STR_LIT>", "<<", "Lmul", ";", "}", "bool", "TailAgnostic", "=", "Imm", "&", "<NUM_LIT>", ";", "bool", "MaskedoffAgnostic", "=", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "TailAgnostic", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "if", "(", "MaskedoffAgnostic", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "RISCVInstPrinter23", "Func": "printVTypeI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9948, "Length": 79, "Cover_Rate": 0.4876543209876543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_float4", "msb", "=", "(", "vec_float4", ")", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "vec_andc", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "msb"], "ground_truth": [")", ",", "vec_andc", "(", "(", "vec_float4", ")", "(", "b", ")", ",", "msb", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_fcmgt", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9949, "Length": 56, "Cover_Rate": 0.8115942028985508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isVOPC", "(", "uint16_t"], "ground_truth": ["Opcode", ")", "const", "{"], "File": "SIInstrInfo116", "Func": "isVOPC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9950, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optab_handler", "(", "movmisalign_optab", ",", "mode", ")", "==", "CODE_FOR_nothing", ")", "return", "false", ";", "if", "(", "misalignment", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "rs6000_vector_alignment_reachable", "(", "type"], "ground_truth": [",", "is_packed", ")", ")", "{"], "File": "rs60004", "Func": "rs6000_builtin_support_vector_misalignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9951, "Length": 32, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "b", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "c", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "d", ";", "return", "u", "."], "ground_truth": ["v", ";"], "File": "spe", "Func": "__ev_create_s16", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9952, "Length": 32, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "loongarch_zero_extend_cost", "(", "rtx", "op", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "loongarch", "Func": "loongarch_zero_extend_cost", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9953, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tree_fits_uhwi_p", "(", "nelts_minus_one", ")", ")", "return", "DOESNT_MATTER", ";", "unsigned", "HOST_WIDE_INT", "count", "=", "tree_to_uhwi", "(", "nelts_minus_one", ")", ";", "if", "(", "count", ">", "MAX_PIECES", ")", "return", "DOESNT_MATTER", ";", "count", "+=", "<NUM_LIT>", ";", "if", "(", "count", "*", "element_info", ".", "pieces", ".", "length", "(", ")", ">", "MAX_PIECES", ")", "return", "DOESNT_MATTER", ";", "poly_uint64", "element_bytes", ";", "if", "(", "!", "poly_int_tree_p", "(", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "type", ")", ")", ",", "&", "element_bytes", ")", ")", "gcc_unreachable", "(", ")", ";", "gcc_assert", "(", "!", "element_info", ".", "pieces", ".", "is_empty", "(", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ")", "for", "(", "unsigned", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "element_info", ".", "pieces", ".", "length", "(", ")", ";", "++", "j", ")", "{", "piece", "p", "=", "element_info", ".", "pieces", "[", "j", "]", ";", "p", ".", "offset", "+=", "i", "*", "element_bytes", ";", "add_piece", "(", "p"], "ground_truth": [")", ";"], "File": "aarch64", "Func": "analyze_array", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9954, "Length": 146, "Cover_Rate": 0.7487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "cop", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["cop", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9955, "Length": 64, "Cover_Rate": 0.3121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "isSplatVector", "(", "V", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Ld", "->", "hasNUsesOfValue", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "if", "(", "(", "!", "SVOp", "->", "isSplat", "(", ")", ")", "||", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sc", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "Sc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Sc", ".", "hasOneUse", "(", ")", "||", "!", "Ld", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "!", "<STR_LIT>", "(", "Ld", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "Is256", "=", "VT", "."], "ground_truth": ["getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";"], "File": "X86ISelLowering150", "Func": "isVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9956, "Length": 198, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::"], "ground_truth": ["Target", ";"], "File": "PPCMCExpr", "Func": "classof", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9957, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandSDMA", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>ExpandSDMAPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "RISCVExpandSDMAInsts", "Func": "RISCVExpandSDMA", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9958, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FeatureBitset", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "OldMode", ".", "flip", "(", "mode", ")", ")", ")", ";", "setAvailableFeatures", "(", "FB", ")", ";", "assert", "(", "FeatureBitset", "(", "{", "mode", "}", ")", "==", "(", "STI", "."], "ground_truth": ["getFeatureBits", "(", ")", "&", "AllModes", ")", ")", ";"], "File": "X86AsmParser (2)5", "Func": "SwitchMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9959, "Length": 43, "Cover_Rate": 0.48863636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "p", "=", "PATTERN", "(", "i", ")", ";", "return", "GET_CODE", "(", "p", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP"], "ground_truth": ["(", "p", ",", "<NUM_LIT>", ")", ")", "==", "IF_THEN_ELSE", ";"], "File": "sh", "Func": "treg_combine_is_conditional_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9960, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "&", "TRI", ",", "false", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "AS", ".", "insert", "(", "RegisterRef", "(", "*", "AI", ")", ")", ";", "return", "AS"], "ground_truth": [";"], "File": "RDFGraph6", "Func": "getAliasSet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9961, "Length": 46, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VShiftOpc", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9962, "Length": 341, "Cover_Rate": 0.4411384217335058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint32_t", "getIntInlineImmEncoding", "(", "IntTy", "Imm", ")", "{", "if", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "+", "Imm", ";", "if", "(", "Imm", ">=", "-", "<NUM_LIT>", "&&", "Imm", "<=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "+", "std", "::", "abs", "(", "Imm", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "SIMCCodeEmitter12", "Func": "getIntInlineImmEncoding", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9963, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_mov_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_movdqa64_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_mov_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9964, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "n_const", "==", "n_elts", ")", "const_vec", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "const_vec", "!=", "NULL_RTX", "&&", "aarch64_simd_valid_immediate", "(", "const_vec", ",", "NULL", ")", ")", "return", "const_vec", ";", "else", "if", "(", "(", "const_dup", "=", "aarch64_simd_dup_constant", "(", "vals", ")", ")", "!=", "NULL_RTX", ")", "return", "const_dup", ";", "else", "if", "(", "const_vec", "!=", "NULL_RTX", ")", "return", "const_vec", ";", "else", "return", "NULL_RTX"], "ground_truth": [";"], "File": "aarch64", "Func": "aarch64_simd_make_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9965, "Length": 74, "Cover_Rate": 0.4065934065934066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "checkSoftClauseHazards", "(", "MachineInstr", "*", "MEM", ")", "{", "if", "(", "!", "ST", ".", "isXNACKEnabled", "(", ")", ")", "return", "<NUM_LIT>", ";", "bool", "IsSMRD", "=", "TII", ".", "isSMRD", "(", "*", "MEM", ")", ";", "resetClause", "(", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "!", "MI", ")", "break", ";", "if", "(", "IsSMRD", "?", "breaksSMEMSoftClause", "(", "MI", ")", ":", "breaksVMEMSoftClause", "(", "MI", ")", ")", "break", ";", "addClauseInst", "(", "*", "MI", ")", ";", "}", "if", "(", "ClauseDefs", ".", "none", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "MEM", "->", "mayStore", "(", ")", ")", "return", "<NUM_LIT>", ";", "addClauseInst", "(", "*", "MEM", ")"], "ground_truth": [";"], "File": "GCNHazardRecognizer (2)", "Func": "checkSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9966, "Length": 104, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "}", "else", "{", "AM", ".", "BlockAddr", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getBlockAddress", "(", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "Dcpu16ISelDAGToDAG", "Func": "MatchWrapper", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9967, "Length": 77, "Cover_Rate": 0.39690721649484534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", ")", "{", "if", "(", "Optional", "<", "ConstantRange", ">", "CR", "=", "GV", "->", "getAbsoluteSymbolRange", "(", ")", ")", "{", "if", "(", "CR", "->", "getUnsignedMax", "(", ")", ".", "ult", "(", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "return", "classifyLocalReference", "(", "GV", ")", ";", "if", "(", "isTargetCOFF", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "isOSWindows", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "isTargetELF", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86Subtarget (2)3", "Func": "classifyGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9968, "Length": 121, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isMyDuty", "(", "pSrcFragRef", ")", ")", ";", "std", "::", "string", "sym_name", "(", "<STR_LIT>", ")", ";", "sym_name", ".", "append", "(", "name", "(", ")", ")", ".", "append", "(", "llvm", "::", "utohexstr", "(", "pIsland", ".", "numOfStubs", "(", ")", ")", ")", ".", "append", "(", "<STR_LIT>", ")", ".", "append", "(", "pIsland", ".", "name", "(", ")", ")", ";", "LDSymbol", "*", "stub_sym", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Unresolve", ">", "(", "sym_name", ",", "ResolveInfo", "::", "NoType", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "size", "(", ")", ",", "initSymValue", "(", ")", ",", "FragmentRef", "::", "Create", "(", "*", "this", ",", "initSymValue", "(", ")", ")", ",", "ResolveInfo", "::", "Default", ")", ";", "setSymInfo", "(", "stub_sym", "->", "resolveInfo", "(", ")", ")", ";", "FragmentRef", "*", "target", "=", "FragmentRef", "::", "Create", "(", "*", "pSrcFragRef", ".", "frag", "(", ")", ",", "pSrcFragRef", ".", "offset", "(", ")", "+", "getErratumInsnOffset", "(", ")", "+", "<ISA_LIT>InsnHelpers", "::", "InsnSize", ")", ";", "ResolveInfo", "*", "target_info", "=", "pBuilder", ".", "CreateLocalSymbol", "(", "*", "target", ")", ";", "fixup_iterator", "it", "=", "fixup_begin", "(", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "(", "*", "it", ")", "->", "type", "(", ")", ",", "*", "(", "FragmentRef", "::", "Create", "(", "*", "this", ",", "(", "*", "it", ")", "->", "offset", "(", ")", ")", ")", ",", "(", "*", "it", ")", "->", "addend", "(", ")", ")", ";", "reloc", "->", "setSymInfo", "(", "target_info", ")", ";", "std", "::", "unique_ptr", "<", "unsigned", "[", "]", ">", "code", "(", "new", "unsigned", "[", "getErratumSequenceSize", "(", ")", "/", "<NUM_LIT>", "]", ")", ";", "pSrcFragRef", ".", "memcpy", "(", "code", ".", "get", "(", ")", ",", "getErratumSequenceSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "reloc", "->", "target", "(", ")", "=", "code", "[", "getErratumInsnOffset", "(", ")", "/", "<ISA_LIT>InsnHelpers", "::", "InsnSize", "]", ";", "pIsland", ".", "addRelocation", "(", "*", "reloc", ")", ";", "++", "it", ";", "reloc", "=", "Relocation", "::", "Create", "(", "(", "*", "it", ")", "->", "type", "(", ")", ",", "*", "(", "FragmentRef", "::", "Create", "(", "*", "this", ",", "(", "*", "it", ")", "->", "offset", "(", ")", ")", ")", ",", "(", "*", "it", ")", "->", "addend", "(", ")", ")", ";", "reloc", "->", "setSymInfo", "(", "target_info", ")", ";", "reloc", "->", "target", "(", ")", "=", "<ISA_LIT>InsnHelpers", "::", "buildBranchInsn", "(", ")", ";", "pIsland", ".", "addRelocation", "(", "*"], "ground_truth": ["reloc", ")", ";"], "File": "AArch64CA53ErratumStub", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9969, "Length": 359, "Cover_Rate": 0.9205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "readJmpInstruction", "(", "Bytes", ",", "Extra", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "isFakePass", ")", "{", "Instr", ".", "setOpcode", "(", "<ISA_LIT>II", "::", "spuJMPR", ")", ";", "int64_t", "*", "point", "=", "(", "int64_t", "*", ")", "Extra", ".", "Address", ";", "*", "point", "=", "Extra", ".", "Imm", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "if", "(", "isFakePass", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableScalarSlot64", ",", "*", "SPUSubInst", ",", "InsnSPU", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Instr", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "SPUSubInst", ")", ")", ";", "MCInst", "*", "VPUSubInst", "=", "new", "(", "getContext", "(", ")", ")", "MCInst", ";", "VPUSubInst", "->", "setFlags", "(", "FlagVPU", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableVectorSlot64", ",", "*", "VPUSubInst", ",", "InsnVPU", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "SoftFail", ")", "Result", "=", "decodeInstruction", "(", "DecoderTableVectorSlot64", ",", "*", "VPUSubInst", ",", "InsnVPU", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Instr", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "VPUSubInst", ")", ")", ";", "MCInst", "*", "LDSubInst", "=", "new", "(", "getContext", "(", ")", ")", "MCInst", ";", "LDSubInst", "->", "setFlags", "(", "FlagLDU", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableLoadSlot64", ",", "*", "LDSubInst", ",", "InsnLoad", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Instr", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "LDSubInst", ")", ")", ";", "MCInst", "*", "STSubInst", "=", "new", "(", "getContext", "(", ")"], "ground_truth": [")", "MCInst", ";"], "File": "TPCDisassembler", "Func": "getInstruction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9970, "Length": 278, "Cover_Rate": 0.3921015514809591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasBWI", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV32I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9971, "Length": 74, "Cover_Rate": 0.5873015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeThumbBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9972, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "}", "if", "(", "const", "NamedMDNode", "*", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "*", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "MDTuple", "*", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "||", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "*", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "||", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "*", "mySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "("], "ground_truth": ["mySection", ")", ";"], "File": "WebAssemblyAsmPrinter4", "Func": "EmitEndOfAsmFile", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9973, "Length": 222, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveCPU", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>"], "ground_truth": [")", "parseDirectiveInst", "(", "Loc", ")", ";"], "File": "AArch64AsmParser107", "Func": "ParseDirective", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9974, "Length": 64, "Cover_Rate": 0.31840796019900497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")"], "ground_truth": [")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo109", "Func": "CopyToFromAsymmetricReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9975, "Length": 71, "Cover_Rate": 0.3021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "RegNo", "&", "<NUM_LIT>", ")", "||", "RegNo", "==", "<NUM_LIT>", ")", "S", "="], "ground_truth": ["MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9976, "Length": 29, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "ABIName", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "IsRV64", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";", "TargetABI", "=", "ABI_Unknown", ";", "}", "else", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "!", "IsRV64", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVBaseInfo", "Func": "computeTargetABI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9977, "Length": 57, "Cover_Rate": 0.3352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_sim_wait_regs", "(", "struct", "mips_sim"], "ground_truth": ["*", "state", ",", "rtx", "insn", ")", "{"], "File": "mips3", "Func": "mips_sim_wait_regs", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9978, "Length": 13, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering143", "Func": "combineFMinNumFMaxNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9979, "Length": 102, "Cover_Rate": 0.3722627737226277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_u32", "(", "const", "uint32_t", "*", "__a", ")", "{", "union", "{", "uint32x2x2_t", "__i", ";"], "ground_truth": ["__builtin_neon_ti", "__o", ";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld2_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9980, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "false", ")", ";", "unsigned", "FPAdjust", "=", "isTargetDarwin", "(", "MF", ")", "?", "<NUM_LIT>", ":", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", "."], "ground_truth": ["getFrameInfo", "(", ")", ")", ";"], "File": "AArch64FrameLowering100", "Func": "getFPOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9981, "Length": 53, "Cover_Rate": 0.49074074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "val", ">", "-", "<NUM_LIT>", ")", "&&", "(", "val", "<", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ","], "ground_truth": ["val", ")", ";"], "File": "xtensa", "Func": "printx", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9982, "Length": 24, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Extract", "=", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "||", "Extract", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "InnerSetCC", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InnerSetCC", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "InnerPred", "=", "InnerSetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Pred", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InnerPred", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Pred", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "InnerPred", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "&&", "Pred", "->"], "ground_truth": ["getConstantOperandVal", "(", "<NUM_LIT>", ")", ">=", "<STR_LIT>", "&&", "Pred", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "<=", "<STR_LIT>", ")", "return", "Extract", ";"], "File": "AArch64ISelLowering168", "Func": "performSetCCPunpkCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9983, "Length": 136, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InlineAsmIdentifierInfo", "&", "getIdentifierInfo"], "ground_truth": ["(", ")", "const", "{"], "File": "X86AsmParser (2)4", "Func": "getIdentifierInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9984, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "("], "ground_truth": [")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";"], "File": "RISCVAsmParser", "Func": "isBareSymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9985, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fmul_pch", "(", "__mmask16", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vfmulcph512_mask_round", "(", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "_mm512_setzero_ph", "("], "ground_truth": [")", ",", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_fmul_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9986, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "AccessSize", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "HexagonInstrInfo (2)", "Func": "getMemOpBaseRegImmOfs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9987, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitPRELOAD", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitPRELOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9988, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printS16X4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "(", "short", ")", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm"], "ground_truth": ["(", ")", "*", "<NUM_LIT>", ")", ";"], "File": "PPCInstPrinter16", "Func": "printS16X4ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9989, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "count", "++", ";", "return", "count", ";", "}", "return", "InsertBranchAtInst", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "TBB", ",", "Cond"], "ground_truth": [",", "DL", ")", ";"], "File": "RISCVInstrInfo4", "Func": "InsertBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9990, "Length": 43, "Cover_Rate": 0.42574257425742573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->"], "ground_truth": ["getValue", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser2", "Func": "addImm1_63Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9991, "Length": 47, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchToCU", "(", "DL", ".", "getScope", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ")", ";", "SwitchToLine", "(", "DL", ".", "getLine"], "ground_truth": ["(", ")", ",", "IsInBeginFunction", ")", ";"], "File": "PIC16DebugInfo", "Func": "ChangeDebugLoc", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9992, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshrn_n_u16", "(", "uint16x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint8x8_t", ")", "__builtin_neon_vrshrn_nv8hi", "(", "(", "int16x8_t", ")", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon_vrshrn_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9993, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "="], "ground_truth": ["true", ";"], "File": "ARMSelectionDAGInfo23", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9994, "Length": 110, "Cover_Rate": 0.3216374269005848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "eraseMatchingBitGroups", "(", "function_ref", "<", "bool", "(", "const", "BitGroup", "&", ")", ">", "F", ")", "{", "erase_if", "(", "BitGroups", ","], "ground_truth": ["F", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "eraseMatchingBitGroups", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9995, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeCondition"], "ground_truth": ["(", "CC", ")", ")", ";"], "File": "SNESInstrInfo", "Func": "reverseBranchCondition", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9996, "Length": 44, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolELF", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getStreamer", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "GlobalName", ")", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL"], "ground_truth": [")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDGPUHsaModuleScopeGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9997, "Length": 41, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_2intersect_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "__mmask8", "*", "__U", ",", "__mmask8", "*", "__M", ")", "{", "__builtin_ia32_2intersectq256", "(", "__U", ",", "__M", ",", "(", "__v4di", ")"], "ground_truth": ["__A", ",", "(", "__v4di", ")", "__B", ")", ";"], "File": "avx512vp2intersectvlintrin", "Func": "_mm256_2intersect_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9998, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "SNESInstrInfo", "Func": "getOppositeCondition", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9999, "Length": 55, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Val", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "CanNegate", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "SDValue", "O0", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O1", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "CanNegateL", ";", "if", "(", "!", "isConjunctionDisjunctionTree", "(", "O0", ",", "CanNegateL", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "CanNegateR", ";", "if", "(", "!", "isConjunctionDisjunctionTree", "(", "O1", ",", "CanNegateR", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "CanNegateL", "&&", "!", "CanNegateR", ")", "return", "false", ";", "CanNegate", "=", "CanNegateL", "&&", "CanNegateR", ";", "}", "else", "{", "bool", "NeedsNegOutL", "=", "O0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "bool", "NeedsNegOutR", "=", "O1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "NeedsNegOutL", "&&", "NeedsNegOutR", ")", "return", "false", ";", "CanNegate", "=", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)", "Func": "isConjunctionDisjunctionTree", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10000, "Length": 188, "Cover_Rate": 0.7932489451476793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ELF", "::", "R_<ISA_LIT>_64_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>_64_64", ";", "case", "FK_Data_4", ":", "if", "(", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ")", "{", "if", "(", "A", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", ")"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_NONE", ";"], "File": "BPFELFObjectWriter19", "Func": "getRelocType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10001, "Length": 47, "Cover_Rate": 0.41964285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsesLR", "=", "U"], "ground_truth": [";"], "File": "SPUMachineFunction", "Func": "setUsesLR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10002, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "bool", "IsTopNode", "=", "false", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SUnit", "*", "SU", "=", "SchedImpl", "->", "pickNode", "(", "IsTopNode", ")", ";", "if", "(", "!", "SU", ")", "break", ";", "if", "(", "!", "checkSchedLimit", "(", ")", ")", "break", ";", "scheduleMI", "(", "SU", ",", "IsTopNode", ")", ";", "updateQueues", "(", "SU", ",", "IsTopNode", ")", ";", "SchedImpl", "->", "schedNode", "(", "SU", ",", "IsTopNode", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "<STR_LIT>", ")", ";", "placeDebugValues", "(", ")", ";", "DEBUG", "(", "{", "unsigned", "BBNum", "=", "begin", "(", ")", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BBNum", "<<", "<STR_LIT>", ";", "dumpSchedule", "("], "ground_truth": [")", ";"], "File": "HexagonMachineScheduler (2)", "Func": "schedule", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10003, "Length": 122, "Cover_Rate": 0.3185378590078329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "GPRIdx", ",", "PtrVT", ")", ";", "for", "(", "unsigned", "i", "=", "FirstVariadicGPR", ";", "i", "<", "NumGPRArgRegs", ";", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Val", ",", "FIN", ",", "Subtarget", "->", "isTargetWindows", "(", ")", "?", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "GPRIdx", ",", "(", "i", "-", "FirstVariadicGPR", ")", "*", "<NUM_LIT>", ")", ":", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "i", "*", "<NUM_LIT>", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "}", "}", "FuncInfo", "->", "setVarArgsGPRIndex", "(", "GPRIdx", ")", ";", "FuncInfo", "->", "setVarArgsGPRSize", "(", "GPRSaveSize", ")", ";", "if", "(", "Subtarget", "->", "hasFPARMv8", "(", ")", "&&", "!", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "{", "static", "const", "MCPhysReg", "FPRArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "NumFPRArgRegs", "=", "array_lengthof", "(", "FPRArgRegs", ")", ";", "unsigned", "FirstVariadicFPR", "=", "CCInfo", ".", "getFirstUnallocated", "(", "FPRArgRegs", ")", ";", "unsigned", "FPRSaveSize", "=", "<NUM_LIT>", "*", "(", "NumFPRArgRegs", "-", "FirstVariadicFPR", ")", ";", "int", "FPRIdx", "=", "<NUM_LIT>", ";", "if", "(", "FPRSaveSize", "!=", "<NUM_LIT>", ")", "{", "FPRIdx", "=", "MFI", ".", "CreateStackObject", "(", "FPRSaveSize", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FPRIdx", ",", "PtrVT", ")", ";", "for", "(", "unsigned", "i", "=", "FirstVariadicFPR", ";", "i", "<", "NumFPRArgRegs", ";", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "FPRArgRegs", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering105", "Func": "saveVarArgRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10004, "Length": 327, "Cover_Rate": 0.48660714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_p16", "(", "const", "poly16_t", "*", "__a", ")", "{", "return", "(", "poly16x8_t", ")", "__builtin_neon_vld1v8hi", "(", "(", "const", "__builtin_neon_hi", "*"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10005, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "*"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "fp16_vmulh_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10006, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ARM_CHECK_LANEQ", "(", "__a", ",", "__idx", ")", ";", "return", "__a", "[", "__ARM_LANEQ", "(", "__a", ",", "__idx", ")"], "ground_truth": ["]", ";"], "File": "arm", "Func": "mve___arm_vgetq_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10007, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "doesDispFit", "(", "<ISA_LIT>ISelAddressMode", "&", "AM", ",", "int64_t", "Val", ")", "{", "if", "(", "!", "AM", ".", "isDispAddrType", "(", ")", ")", "return", "false", ";", "return", "isIntN", "(", "AM", ".", "getDispSize", "(", ")", ","], "ground_truth": ["Val", ")", ";"], "File": "M68kISelDAGToDAG", "Func": "doesDispFit", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10008, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FoundScan", ")", "break", ";", "}", "assert", "(", "FoundScan", ")", ";", "DEBUG", "(", "{", "StringRef", "PP", "=", "(", "PV", ".", "M", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "!", "PV", ".", "Inv", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PP", "<<", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PP", "<<", "<STR_LIT>", "<<", "PP", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "Res", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "P", "<<", "<STR_LIT>", ";", "if", "(", "PV", ".", "M", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "M", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PV", ".", "Q", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PV", ".", "IterCount", "<<", "<STR_LIT>", ";", "}", ")", ";", "BasicBlock", "::", "iterator", "At", "(", "EntryB", "->", "getTerminator", "(", ")", ")", ";", "Value", "*", "PM", "=", "generate", "(", "At", ",", "PV", ")", ";", "if", "(", "PM", "==", "nullptr", ")", "return", "false", ";", "if", "(", "PM", "->", "getType", "(", ")", "!=", "PV", ".", "Res", "->", "getType", "(", ")", ")", "PM", "=", "IRBuilder", "<", ">", "(", "&", "*", "At", ")", ".", "CreateIntCast", "(", "PM", ",", "PV", ".", "Res", "->", "getType", "(", ")", ",", "false", ")", ";", "PV", ".", "Res", "->", "replaceAllUsesWith", "(", "PM", ")", ";", "PV", ".", "Res", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "HexagonLoopIdiomRecognition26", "Func": "recognize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10009, "Length": 221, "Cover_Rate": 0.31616595135908443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "EnableScalarIRPasses", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "("], "ground_truth": ["Enable<ISA_LIT>AliasAnalysis", ")", "{"], "File": "AMDGPUTargetMachine10", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10010, "Length": 88, "Cover_Rate": 0.3154121863799283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "(", "void", ")", "VT", ";", "}", "SelectCode", "(", "Node"], "ground_truth": [")", ";"], "File": "WebAssemblyISelDAGToDAG15", "Func": "Select", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10011, "Length": 67, "Cover_Rate": 0.5826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMOPS", "(", ")", "const", "{", "return", "HasMOPS"], "ground_truth": [";"], "File": "AArch64Subtarget23", "Func": "hasMOPS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10012, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";", "if", "(", "C", "->", "isNullValue", "(", ")", "&&", "!", "GVar", "->", "hasSection", "(", ")", "&&", "(", "GVar", "->", "hasLocalLinkage", "(", ")", "||", "GVar", "->", "hasExternalLinkage", "(", ")", "||", "GVar", "->", "isWeakForLinker", "(", ")", ")", "&&", "TAI", "->", "SectionKindForGlobal", "(", "GVar", ")", "!=", "SectionKind", "::", "RODataMergeStr", ")", "{", "if", "(", "Size", "==", "<NUM_LIT>", ")", "Size", "=", "<NUM_LIT>", ";", "if", "(", "GVar", "->", "hasExternalLinkage", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", "<<", "Align", ";", "}", "else", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "{", "O", "<<", "TAI", "->", "getLCOMMDirective", "(", ")", "<<", "name", "<<", "','", "<<", "Size", "<<", "','", "<<", "Align", ";", "}", "else", "if", "(", "!", "GVar", "->", "hasCommonLinkage", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "EmitAlignment", "(", "Align", ",", "GVar", ")", ";", "O", "<<", "name", "<<", "<STR_LIT>", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", ";", "PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";", "}", "O", "<<", "'\\n'", ";", "EmitGlobalConstant", "(", "C", ")", ";", "return", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "','", "<<", "Size", ";", "if", "(", "Subtarget", ".", "isDarwin9", "(", ")", ")", "O", "<<", "','", "<<", "Align", ";", "}", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", ";", "PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<"], "ground_truth": ["'\\n'", ";"], "File": "PPCAsmPrinter79", "Func": "printModuleLevelGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10013, "Length": 267, "Cover_Rate": 0.44648829431438125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "named_size", "=", "<NUM_LIT>", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "named_size", "=", "GET_MODE_SIZE", "(", "SImode", ")", "*", "(", "*", "cum", "-", "FT32_R0", ")", "+", "GET_MODE_SIZE", "(", "arg", ".", "mode", ")", ";", "if", "(", "named_size", "<", "<NUM_LIT>", ")", "*"], "ground_truth": ["pretend_size", "=", "<NUM_LIT>", "-", "named_size", ";"], "File": "ft321", "Func": "ft32_setup_incoming_varargs", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10014, "Length": 50, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "avr_signal_function_p", "(", "tree", "func"], "ground_truth": [")", "{"], "File": "avr", "Func": "avr_signal_function_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10015, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvth_n_f16_u16", "(", "uint16_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_ucvtfhi_sus", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "fp16_vcvth_n_f16_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10016, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back"], "ground_truth": ["(", "Glue", ")", ";"], "File": "AMDGPUISelDAGToDAG65", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10017, "Length": 49, "Cover_Rate": 0.35251798561151076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovsqb128mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v2di"], "ground_truth": [")", "__A", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtsepi64_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10018, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "ofs", "+=", "<NUM_LIT>", ";", "}", "if", "(", "to", "==", "SP_REGNO", ")", "{", "ofs", "+=", "m32c_pushm_popm", "(", "PP_justcount", ")", ";", "ofs", "+=", "get_frame_size", "(", ")", ";", "}", "if", "(", "TARGET_A24", ")", "ofs", "=", "(", "ofs", "+", "<NUM_LIT>"], "ground_truth": [")", "&", "~", "<NUM_LIT>", ";"], "File": "m32c", "Func": "m32c_initial_elimination_offset", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10019, "Length": 42, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__TM_is_failure_persistent", "(", "void", "*", "const", "TM_buff", ")", "{", "texasru_t", "texasru", "=", "*", "_TEXASRU_PTR", "(", "TM_buff", ")"], "ground_truth": [";"], "File": "htmxlintrin", "Func": "__TM_is_failure_persistent", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10020, "Length": 30, "Cover_Rate": 0.8108108108108109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "to_type", "==", "NO_REG_TYPE", "||", "from_type", "==", "NO_REG_TYPE", ")", "return", "false", ";", "if", "(", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "from_type", "==", "PSEUDO_REG_TYPE", ")", "||", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "from_type", ")", ")", "||", "(", "from_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", ")", "return", "true", ";", "if", "(", "to_type", "==", "from_type", "&&", "IS_STD_REG_TYPE", "(", "to_type"], "ground_truth": [")", ")", "return", "true", ";"], "File": "rs6000", "Func": "rs6000_secondary_reload_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10021, "Length": 64, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "x", "*", "(", "y", ">>", "<NUM_LIT>", ")", "+", "(", "y"], "ground_truth": [">>", "<NUM_LIT>", ")", ")", ";"], "File": "ARMELFAttributeData", "Func": "calculate_fp_config_hash", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10022, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parsePCRel", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "int64_t", "MinVal", ",", "int64_t", "MaxVal", ")", "{", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCStreamer", "&", "Out", "=", "getStreamer", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "||", "Value", "<", "MinVal", "||", "Value", ">", "MaxVal", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "Out", ".", "EmitLabel", "(", "Sym", ")", ";", "const", "MCExpr", "*", "Base", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "Value", "==", "<NUM_LIT>", "?", "Base", ":", "MCBinaryExpr", "::", "CreateAdd", "(", "Base", ",", "Expr", ",", "Ctx", ")", ";", "}", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Expr", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "SystemZAsmParser10", "Func": "parsePCRel", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10023, "Length": 221, "Cover_Rate": 0.9954954954954955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "forbidModuleDirective", "("], "ground_truth": [")", "{"], "File": "MipsTargetStreamer", "Func": "forbidModuleDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10024, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "Is32Bit", "=", "(", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "auto", "ImmFns", "=", "selectArithImmed", "(", "RHS", ")", ";", "unsigned", "Opc", "=", "OpcTable", "[", "Is32Bit", "]", "[", "ImmFns", ".", "hasValue", "(", ")", "]", ";", "Register", "ZReg", "=", "Is32Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "CmpMI", "=", "MIRBuilder", ".", "buildInstr", "(", "Opc", ",", "{", "ZReg", "}", ",", "{", "LHS", "}", ")", ";", "if", "(", "ImmFns", ")", "{", "for", "(", "auto", "&", "RenderFn", ":", "*", "ImmFns", ")", "RenderFn", "(", "CmpMI", ")", ";", "}", "else", "{", "CmpMI", ".", "addUse", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", "constrainSelectedInstRegOperands", "(", "*", "CmpMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "&", "*", "CmpMI"], "ground_truth": [";"], "File": "AArch64InstructionSelector10", "Func": "emitCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10025, "Length": 161, "Cover_Rate": 0.7630331753554502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "addToListsIfDependent", "(", "MachineInstr", "&", "MI", ",", "DenseSet", "<", "unsigned", ">", "&", "RegDefs", ",", "DenseSet", "<", "unsigned", ">", "&", "PhysRegUses", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", ")", "{", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Use", ".", "getReg", "(", ")", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";", "return", "true"], "ground_truth": [";"], "File": "SILoadStoreOptimizer", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10026, "Length": 143, "Cover_Rate": 0.959731543624161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "imm", "<", "<NUM_LIT>", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ","], "ground_truth": ["N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10027, "Length": 82, "Cover_Rate": 0.30036630036630035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "riscv_save_restore_reg", "(", "word_mode", ",", "regno", ",", "offset", ",", "fn", ")", ";", "}", "offset", "=", "(", "cfun", "->", "machine", "->", "frame", ".", "fp_sp_offset", "-", "sp_offset", ")", ".", "to_constant", "(", ")", ";", "for", "(", "unsigned", "int", "regno", "=", "FP_REG_FIRST", ";", "regno", "<=", "FP_REG_LAST", ";", "regno", "++", ")", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "fmask", ",", "regno", "-", "FP_REG_FIRST", ")", ")", "{", "bool", "handle_reg", "=", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno", "]", ";", "machine_mode", "mode", "=", "TARGET_DOUBLE_FLOAT", "?", "DFmode", ":", "SFmode", ";", "if", "(", "handle_reg", ")", "riscv_save_restore_reg", "(", "mode", ",", "regno", ",", "offset", ",", "fn", ")", ";", "offset", "-=", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant"], "ground_truth": ["(", ")", ";"], "File": "riscv1", "Func": "riscv_for_each_saved_reg", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10028, "Length": 114, "Cover_Rate": 0.32664756446991405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MRI", "=", "&", "F", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "F", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "RCI", ".", "runOnMachineFunction", "(", "F", ")", ";", "for", "(", "auto", "&", "MBB"], "ground_truth": [":", "F", ")", "{"], "File": "AArch64A57FPLoadBalancing17", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10029, "Length": 46, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeRegionInfoPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "AMDGPUStructurizeCFG", "Func": "AMDGPUStructurizeCFG", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10030, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerBRCOND", "(", "SDValue", "Op", ",", "SelectionDAG"], "ground_truth": ["&", "DAG", ")", "const", "{"], "File": "Cpu0ISelLowering", "Func": "lowerBRCOND", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10031, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nds32_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", ">", "FIRST_PSEUDO_REGISTER", ")", "return", "true", ";", "if", "(", "(", "TARGET_FPU_SINGLE", "||", "TARGET_FPU_DOUBLE", ")", "&&", "NDS32_IS_FPR_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "NDS32_IS_EXT_FPR_REGNUM", "(", "regno", ")", ")", "return", "(", "NDS32_FPR_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "(", "mode", "==", "DFmode", ")", ")", ";", "else", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", "return", "NDS32_FPR_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "return", "NDS32_FPR_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ";", "return", "false", ";", "}", "if", "(", "regno", "<=", "NDS32_LAST_GPR_REGNUM", ")", "return", "(", "targetm", ".", "hard_regno_nregs", "(", "regno", ",", "mode", ")", "==", "<NUM_LIT>"], "ground_truth": ["||", "!", "(", "(", "regno", ")", "&", "<NUM_LIT>", ")", ")", ";"], "File": "nds325", "Func": "nds32_hard_regno_mode_ok", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10032, "Length": 119, "Cover_Rate": 0.967479674796748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setValid", "(", "bool", "val", ")", "{", "valid", "="], "ground_truth": ["val", ";"], "File": "TPCCostModelEmitter", "Func": "setValid", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10033, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Flags", ".", "IsGV"], "ground_truth": [";"], "File": "SPIRVDuplicatesTracker", "Func": "getIsGV", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10034, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>65816PassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "WDC65816TargetMachine", "Func": "createPassConfig", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10035, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VReg", ")", ")", "return", "false", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "VReg", ")", ";", "while", "(", "DefMI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "CopyVReg", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "CopyVReg", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "CopyVReg", ")", ")", "return", "false", ";", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "CopyVReg", ")", ";", "}", "switch", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "IsTestAndBranch", ")", "return", "false", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "VReg", ")", ")", "return", "false", ";", "uint64_t", "Mask", "=", "<STR_LIT>", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "isPowerOf2_64", "(", "Mask", ")", ")", "return", "false", ";", "MachineOperand", "&", "MO", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "NewReg", ")", ")", "return", "false", ";", "assert", "(", "!", "MRI", "->", "def_empty", "(", "NewReg", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "RefToMBB", "=", "*", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Imm", "=", "Log2_64", "(", "Mask", ")", ";", "unsigned", "Opc", "=", "(", "Imm", "<", "<NUM_LIT>", ")", "?", "(", "IsNegativeBranch", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsNegativeBranch", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "RefToMBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "NewReg", ")", ".", "addImm", "(", "Imm", ")", ".", "addMBB", "(", "TBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "DefMI", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "File": "AArch64InstrInfo18", "Func": "optimizeCondBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10036, "Length": 412, "Cover_Rate": 0.5302445302445302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshruntq_n_s16", "(", "uint8x16_t", "__a", ",", "int16x8_t", "__b", ",", "const"], "ground_truth": ["int", "__imm", ")", "{"], "File": "arm", "Func": "mve___arm_vqrshruntq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10037, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "<NUM_LIT>", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "OrigArg", ".", "Ty", ")", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "SplitTy", ")", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")"], "ground_truth": [",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering19", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10038, "Length": 209, "Cover_Rate": 0.6510903426791277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "<NUM_LIT>", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "unsigned", "NumLoads", "=", "<NUM_LIT>", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "{", "NumLoads", "=", "NumElts", "/", "<NUM_LIT>"], "ground_truth": [";"], "File": "SIISelLowering155", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10039, "Length": 191, "Cover_Rate": 0.3242784380305603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "||", "Val", "==", "std", "::"], "ground_truth": ["numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10040, "Length": 81, "Cover_Rate": 0.6328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_ss", "(", "__m128"], "ground_truth": ["__A", ",", "__m128", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_add_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10041, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isOImm", "<", "<NUM_LIT>"], "ground_truth": [">", "(", ")", ";"], "File": "CSKYAsmParser", "Func": "isOImm4", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10042, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<"], "ground_truth": ["getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "TeakAsmBackend", "Func": "getFixupKindInfo", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10043, "Length": 93, "Cover_Rate": 0.808695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")"], "ground_truth": [".", "addMBB", "(", "sinkMBB", ")", ";"], "File": "Mips16ISelLowering", "Func": "emitSelT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10044, "Length": 122, "Cover_Rate": 0.3609467455621302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fnmadd_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vfnmaddph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "("], "ground_truth": ["__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_fnmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10045, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>AsmPrinter", "::", "Get<ISA_LIT>SJLJEHLabel", "(", ")", "const", "{", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", "."], "ground_truth": ["str", "(", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10046, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pternlogd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__C"], "ground_truth": [",", "imm", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_mask_ternarylogic_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10047, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "PtrVT"], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10048, "Length": 210, "Cover_Rate": 0.6051873198847262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "Nios2AsmBackend", "Func": "getFixupKindInfo", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10049, "Length": 61, "Cover_Rate": 0.6559139784946236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NewReg", "=", "createNewIdReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Opc", ",", "MRI", ",", "*", "GR", ")", ".", "first", ";", "AssignTypeInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "MIB", ".", "setInsertPt", "(", "*", "MI", ".", "getParent", "(", ")", ",", "(", "MI", ".", "getNextNode", "(", ")", "?", "MI", ".", "getNextNode", "(", ")", "->", "getIterator", "(", ")", ":", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "("], "ground_truth": [")", ")", "{"], "File": "SPIRVPreLegalizer", "Func": "processInstr", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10050, "Length": 103, "Cover_Rate": 0.403921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insertPass", "(", "&", "<ISA_LIT>LowerControlFlowID", ",", "&", "<ISA_LIT>FixWWMLivenessID", ",", "false", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc"], "ground_truth": ["(", "RegAllocPass", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10051, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "==", "<STR_LIT>", "||", "CC"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10052, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering54", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10053, "Length": 257, "Cover_Rate": 0.43559322033898307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_Success", ";", "}", "unsigned", "Reg", "=", "matchRegisterNameAlias", "(", "Name", ",", "RegKind", "::", "Matrix", ")", ";", "if", "(", "!", "Reg", ")", "return", "MatchOperand_NoMatch", ";", "size_t", "DotPosition", "=", "Name", ".", "find", "(", "'.'", ")", ";", "assert", "(", "DotPosition", "!=", "StringRef", "::", "npos", "&&", "<STR_LIT>", ")", ";", "StringRef", "Head", "=", "Name", ".", "take_front", "(", "DotPosition", ")", ";", "StringRef", "Tail", "=", "Name", ".", "drop_front", "(", "DotPosition", ")", ";", "StringRef", "RowOrColumn", "=", "Head", ".", "take_back", "(", ")", ";", "MatrixKind", "Kind", "=", "StringSwitch", "<", "MatrixKind", ">", "(", "RowOrColumn", ")", ".", "Case", "(", "<STR_LIT>", ",", "MatrixKind", "::", "Row", ")", ".", "Case", "(", "<STR_LIT>", ",", "MatrixKind", "::", "Col", ")", ".", "Default", "(", "MatrixKind", "::", "Tile", ")", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Tail", ",", "RegKind", "::", "Matrix", ")", ";", "if", "(", "!", "KindRes", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "ElementWidth", "="], "ground_truth": ["KindRes", "->", "second", ";"], "File": "AArch64AsmParser1", "Func": "tryParseMatrixRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10054, "Length": 146, "Cover_Rate": 0.4605678233438486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_min_epi8", "("], "ground_truth": ["__m256i", "__W", ",", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_min_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10055, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "RC", ".", "isBottom", "(", ")", ";", "}", "bool", "Eval", "=", "evaluate", "(", "R", ",", "L", ",", "RC", ")", ";", "return", "Eval", "&&", "!", "RC"], "ground_truth": [".", "isBottom", "(", ")", ";"], "File": "HexagonConstPropagation", "Func": "getCell", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10056, "Length": 31, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Width", ";", "return", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ","], "ground_truth": ["Width", ",", "TRI", ")", ";"], "File": "AArch64InstrInfo10", "Func": "getMemOperandWithOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10057, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TYPE_PRECISION", "(", "fpreg_type", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "fpreg_type", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "fpreg_type", ",", "<STR_LIT>", ")", ";", "if", "(", "float64x_type_node", "!=", "NULL_TREE", "&&", "TYPE_MODE", "(", "float64x_type_node", ")", "==", "XFmode", ")", "float80_type", "=", "float64x_type_node", ";", "else", "{", "float80_type", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "float80_type", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "float80_type", ")", ";", "}", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float80_type", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_HPUX", ")", "{", "tree", "ftype", ";", "tree", "const_string_type", "=", "build_pointer_type", "(", "build_qualified_type", "(", "char_type_node", ",", "TYPE_QUAL_CONST", ")", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float128_type_node", ",", "<STR_LIT>", ")", ";", "ftype", "=", "build_function_type_list", "(", "float128_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_INFQ", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ia64_builtins", "[", "IA64_BUILTIN_INFQ", "]", "=", "decl", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_HUGE_VALQ", ",", "BUILT_IN_MD", ","], "ground_truth": ["NULL", ",", "NULL_TREE", ")", ";"], "File": "ia64", "Func": "ia64_init_builtins", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10058, "Length": 165, "Cover_Rate": 0.3254437869822485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "Reserved"], "ground_truth": [".", "set", "(", "*", "R", ")", ";"], "File": "AMDGPURegisterInfo1", "Func": "reserveRegisterTuples", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10059, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "<STR_LIT>", ")", ";", "auto", "C1", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C1Val", ")", ";", "auto", "CopySign", "=", "MIRBuilder", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "MIRBuilder", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "MIRBuilder", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";", "auto", "Fabs", "=", "MIRBuilder", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";", "auto", "Cond", "=", "MIRBuilder", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Fabs", ",", "C2", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10060, "Length": 138, "Cover_Rate": 0.6330275229357798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MaskBit", "?", "<STR_LIT>", "(", "ITState", ".", "Cond"], "ground_truth": [")", ":", "ITState", ".", "Cond", ";"], "File": "ARMAsmParser (2)3", "Func": "currentITCond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10061, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "!=", "values", ".", "end", "(", ")", ";", "++", "i", ")", "if", "(", "i", "->", "value", "==", "NULL_RTX", "||", "!", "rtx_equal_p", "(", "last_value", ",", "i", "->", "value", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "sh", "Func": "optimize_sett_clrt_all_ccreg_values_equal", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10062, "Length": 35, "Cover_Rate": 0.3465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "&", "<NUM_LIT>", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10063, "Length": 35, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ",", "MRI", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "COFF<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "bool", "IsILP32", "=", "Options", "."], "ground_truth": ["getABIName", "(", ")", "==", "<STR_LIT>", ";"], "File": "AArch64AsmBackend17", "Func": "createAArch64leAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10064, "Length": 85, "Cover_Rate": 0.6640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "convertToMapAndConstraints", "(", "unsigned", "Kind", ",", "const", "OperandVector", "&", "Operands", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Kind", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "TeakAsmParser", "Func": "convertToMapAndConstraints", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10065, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["FrameIndexBase", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "isFIBase", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10066, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isImmUnsignedi8Value", "(", "uint64_t", "Value", ")", "{", "return", "(", "(", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value"], "ground_truth": ["&&", "Value", "<=", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmParserCommon", "Func": "isImmUnsignedi8Value", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10067, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ")", ";", "fp_offset", "-=", "<NUM_LIT>", ";", "}", "}", "}", "}", "if", "(", "cfun", "->", "calls_alloca", ")", "{", "insn", "=", "emit_move_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode"], "ground_truth": [",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ")", ";"], "File": "bpf", "Func": "bpf_expand_prologue", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10068, "Length": 68, "Cover_Rate": 0.34517766497461927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI"], "ground_truth": ["->", "getOperand", "(", "OpNum", ")", ";"], "File": "AArch64AsmPrinter11", "Func": "PrintAsmMemoryOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10069, "Length": 38, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_addps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__W", ",", "("], "ground_truth": ["__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_add_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10070, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10071, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vbicq_m_f16", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vbicq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10072, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const", "char", "*", "load_string", ";", "int", "r", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "FLOAT_EXTEND", "||", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", ")", "{", "mem", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "}", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "gcc_assert", "(", "SUBREG_BYTE", "(", "reg", ")", "==", "<NUM_LIT>", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "reg", ")", ";", "r", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "FP_REGNO_P", "(", "r", ")", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "r", ")", "&&", "TARGET_P9_VECTOR", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_HImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_SImode", ":", "case", "E_SFmode"], "ground_truth": [":"], "File": "rs60007", "Func": "emit_fusion_p9_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10073, "Length": 220, "Cover_Rate": 0.641399416909621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "BBPredicates", "::", "iterator", "I", "=", "Preds", ".", "begin", "(", ")", ",", "E", "=", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "!=", "BoolTrue", ")", "return", "false", ";", "if", "(", "!", "Dominated", "&&", "DT", "->", "dominates", "(", "I", "->", "first", ",", "PrevNode", "->", "getEntry", "(", ")", ")", ")", "Dominated", "=", "true", ";", "}", "return", "Dominated"], "ground_truth": [";"], "File": "AMDGPUStructurizeCFG", "Func": "isPredictableTrue", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10074, "Length": 68, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_NONE", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMAsmBackend53", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10075, "Length": 58, "Cover_Rate": 0.31016042780748665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "next_tail", "=", "NEXT_INSN", "(", "tail", ")", ";", "for", "(", "insn", "=", "head", ";", "insn", "!=", "next_tail", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "mode", "==", "SFmode", ")", "INSN_REGMODE_WEIGHT", "(", "insn", ",", "mode", ")", "=", "find_insn_regmode_weight", "(", "insn", ","], "ground_truth": ["mode", ")", "+", "<NUM_LIT>", "*", "find_insn_regmode_weight", "(", "insn", ",", "DFmode", ")", ";"], "File": "sh", "Func": "find_regmode_weight", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10076, "Length": 64, "Cover_Rate": 0.48120300751879697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_nop_mcount", ")", "fprintf"], "ground_truth": ["(", "file", ",", "<STR_LIT>", ")", ";"], "File": "i3864", "Func": "x86_print_call_or_nop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10077, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Features", ".", "test", "(", "FeatureCodeObjectV3", ")"], "ground_truth": [";"], "File": "AMDGPUBaseInfo14", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10078, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val"], "ground_truth": ["==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "isMovImm64Shifter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10079, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVCSrcF32", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10080, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "status", "=", "DecodeI64RegisterClass", "(", "MI", ",", "sz", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "simm32"], "ground_truth": [")", ")", ";"], "File": "VEDisassembler", "Func": "DecodeAS", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10081, "Length": 52, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TM", "->", "Options", ".", "UseSoftFloat", "&&", "!"], "ground_truth": ["In<ISA_LIT>16HardFloat", ";"], "File": "MipsSubtarget22", "Func": "abiUsesSoftFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10082, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo"], "ground_truth": [")", ";"], "File": "X86AsmPrinter30", "Func": "printf128mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10083, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86AsmInstrumentation21", "Func": "EmitAdjustRSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10084, "Length": 72, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "(", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<ISA_LIT>_MC", "::", "getDwarfRegFlavour", "(", "TT", ",", "false", ")", ",", "<ISA_LIT>_MC", "::", "getDwarfRegFlavour", "(", "TT", ",", "true", ")", ",", "(", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "{", "<ISA_LIT>_MC", "::", "initLLVMToSEHAndCVRegMapping", "(", "this", ")", ";", "Is64Bit", "=", "TT", ".", "isArch64Bit", "(", ")", ";", "IsWin64", "=", "Is64Bit", "&&", "TT", ".", "isOSWindows", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "SlotSize", "=", "<NUM_LIT>", ";", "bool", "Use64BitReg", "=", "TT", ".", "getEnvironment", "(", ")", "!="], "ground_truth": ["Triple", "::", "GNUX32", ";"], "File": "X86RegisterInfo (2)2", "Func": "X86RegisterInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10085, "Length": 102, "Cover_Rate": 0.5895953757225434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2SOImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "ctrl", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "ctrl", "==", "<NUM_LIT>", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "byte", ")", "{", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "(", "imm", "<<", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "(", "imm", "<<", "<NUM_LIT>", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10086, "Length": 188, "Cover_Rate": 0.7768595041322314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeShadowCallStackPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallFrameOptimizationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CmovConverterPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "PR", ")", ";", "initialize<ISA_LIT>DomainReassignmentPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AvoidSFBPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>SpeculativeLoadHardeningPassPass", "("], "ground_truth": ["PR", ")", ";"], "File": "X86TargetMachine102", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10087, "Length": 50, "Cover_Rate": 0.4098360655737705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AM", "=", "LdSt", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "<STR_LIT>", ")", "return", "false", ";", "Offset", "=", "N", ";", "if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode"], "ground_truth": [">", "(", "N", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10088, "Length": 37, "Cover_Rate": 0.3425925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "InFlag", "=", "SDValue", "(", "Mul", ",", "<NUM_LIT>", ")", ";", "if", "(", "HasLo", ")", "{", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "Ty", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "InFlag", "=", "SDValue", "(", "Lo", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasHi", ")", "{", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "Ty", ","], "ground_truth": ["InFlag", ")", ";"], "File": "Mips16ISelDAGToDAG", "Func": "selectMULT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10089, "Length": 101, "Cover_Rate": 0.608433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "NULL", ";", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "("], "ground_truth": [")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10090, "Length": 31, "Cover_Rate": 0.6739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "RISCVISelLowering62", "Func": "getTargetNodeName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10091, "Length": 80, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CSOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "CSOpcode", ",", "Disp", ")", ";", "assert", "(", "LOpcode", "&&", "CSOpcode", "&&", "<STR_LIT>", ")", ";", "unsigned", "OrigVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "OldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "NewVal", "=", "(", "BinOpcode", "||", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "Src2", ".", "getReg", "(", ")", ")", ";", "unsigned", "RotatedOldVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "OldVal", ")", ";", "unsigned", "RotatedNewVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "NewVal", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "LOpcode", ")", ",", "OrigVal", ")", ".", "addOperand", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "OrigVal", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "Dest", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedOldVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "BitShift", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Invert", ")", "{", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "Tmp", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "addOperand", "(", "Src2", ")", ";", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp", ")", ".", "addImm", "(", "-", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "BitSize", ")", ")", ";", "else", "{", "unsigned", "Tmp2", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp2", ")", ".", "addReg", "(", "Tmp", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp2"], "ground_truth": [")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering109", "Func": "emitAtomicLoadBinary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10092, "Length": 377, "Cover_Rate": 0.4363425925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Subtarget", ".", "isHVXVectorType", "(", "SVT", ",", "true", ")", ")", "return", "allowsHvxMisalignedMemoryAccesses", "("], "ground_truth": ["SVT", ",", "Alignment", ",", "Flags", ",", "Fast", ")", ";"], "File": "HexagonISelLowering103", "Func": "allowsMisalignedMemoryAccesses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10093, "Length": 57, "Cover_Rate": 0.8142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TotalSGPRCountPer<ISA_LIT>MD", "=", "<NUM_LIT>", ";", "AddressableSGPRCount", "=", "<NUM_LIT>", ";", "SGPRUsageAlignment", "=", "<NUM_LIT>", ";", "ReservedSGPRCount", "=", "<NUM_LIT>", ";", "}", "else", "{", "TotalSGPRCountPer<ISA_LIT>MD", "=", "<NUM_LIT>", ";", "AddressableSGPRCount", "=", "<NUM_LIT>", ";", "SGPRUsageAlignment", "=", "<NUM_LIT>", ";", "ReservedSGPRCount", "=", "<NUM_LIT>", ";", "}", "unsigned", "MaxSGPRCount", "=", "(", "TotalSGPRCountPer<ISA_LIT>MD", "/", "MaxWaveCountPer<ISA_LIT>MD"], "ground_truth": [")", ";"], "File": "SIRegisterInfo106", "Func": "getMaxWorkGroupSGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10094, "Length": 45, "Cover_Rate": 0.33088235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveArchExtension", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveAlign", "("], "ground_truth": ["DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10095, "Length": 265, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "AArch64MCTargetDesc1", "Func": "isConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10096, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLowerSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", "<STR_LIT>", "CC", ",", "const", "SDValue", "K", ")", "{", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "=="], "ground_truth": ["LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isLowerSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10097, "Length": 88, "Cover_Rate": 0.967032967032967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pcmpgth_s", "(", "int16x4_t", "s", ",", "int16x4_t", "t", ")", "{", "return", "__builtin_loongson_pcmpgth_s", "(", "s", ","], "ground_truth": ["t", ")", ";"], "File": "loongson-mmiintrin", "Func": "pcmpgth_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10098, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "("], "ground_truth": [")", ";"], "File": "AZPRFrameLowering", "Func": "emitEpilogue", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10099, "Length": 63, "Cover_Rate": 0.5163934426229508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SPR_P", "(", "REGNO", "(", "reg", ")", ")", ")", "{", "rtx", "temp", "=", "gen_rtx_REG", "(", "mode", ",", "TEMP_REGNO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "reg", ")", ")", ";", "frv_frame_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "mem", ",", "temp", ")", ",", "frv_dwarf_store", "(", "reg", ",", "stack_offset", ")", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "reg", ")", "==", "DImode", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", ")", ";", "rtx", "set1", "=", "frv_dwarf_store", "(", "reg1", ",", "stack_offset", ")", ";", "rtx", "set2", "=", "frv_dwarf_store", "(", "reg2", ",", "stack_offset", "+", "<NUM_LIT>", ")", ";", "frv_frame_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "mem", ",", "reg", ")", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set1", ",", "set2", ")", ")", ")", ";", "}", "else", "frv_frame_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "mem", ",", "reg"], "ground_truth": [")", ",", "frv_dwarf_store", "(", "reg", ",", "stack_offset", ")", ")", ";"], "File": "frv2", "Func": "frv_frame_access", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10100, "Length": 161, "Cover_Rate": 0.5629370629370629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arm_simd_types", "[", "Uint8x16_t", "]", ".", "eltype", "=", "unsigned_intQI_type_node", ";", "arm_simd_types", "[", "Uint16x4_t", "]", ".", "eltype", "=", "unsigned_intHI_type_node", ";", "arm_simd_types", "[", "Uint16x8_t", "]", ".", "eltype", "=", "unsigned_intHI_type_node", ";", "arm_simd_types", "[", "Uint32x2_t", "]", ".", "eltype", "=", "unsigned_intSI_type_node", ";", "arm_simd_types", "[", "Uint32x4_t", "]", ".", "eltype", "=", "unsigned_intSI_type_node", ";", "arm_simd_types", "[", "Uint64x2_t", "]", ".", "eltype", "=", "unsigned_intDI_type_node", ";", "arm_simd_types", "[", "Poly8x8_t", "]", ".", "eltype", "=", "arm_simd_polyQI_type_node", ";", "arm_simd_types", "[", "Poly8x16_t", "]", ".", "eltype", "=", "arm_simd_polyQI_type_node", ";", "arm_simd_types", "[", "Poly16x4_t", "]", ".", "eltype", "=", "arm_simd_polyHI_type_node", ";", "arm_simd_types", "[", "Poly16x8_t", "]", ".", "eltype", "=", "arm_simd_polyHI_type_node", ";", "arm_simd_types", "[", "Float16x4_t", "]", ".", "eltype", "=", "arm_fp16_type_node", ";", "arm_simd_types", "[", "Float16x8_t", "]", ".", "eltype", "=", "arm_fp16_type_node", ";", "arm_simd_types", "[", "Float32x2_t", "]", ".", "eltype", "=", "float_type_node", ";", "arm_simd_types", "[", "Float32x4_t", "]", ".", "eltype", "=", "float_type_node", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "i", "++", ")", "{", "tree", "eltype", "=", "arm_simd_types", "[", "i", "]", ".", "eltype", ";", "machine_mode", "mode", "=", "arm_simd_types", "[", "i", "]", ".", "mode", ";", "if", "(", "arm_simd_types", "[", "i", "]", ".", "itype", "==", "NULL", ")", "arm_simd_types", "[", "i", "]", ".", "itype", "=", "build_distinct_type_copy", "(", "build_vector_type", "(", "eltype", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ")", ";", "tdecl", "=", "add_builtin_type", "(", "arm_simd_types", "[", "i", "]", ".", "name", ",", "arm_simd_types", "[", "i", "]", ".", "itype", ")", ";", "TYPE_NAME", "(", "arm_simd_types", "[", "i", "]", ".", "itype", ")", "=", "tdecl", ";", "SET_TYPE_STRUCTURAL_EQUALITY", "(", "arm_simd_types", "[", "i", "]", ".", "itype", ")", ";", "}", "make_signed_type", "(", "GET_MODE_PRECISION", "(", "mode", ")", ")", ";", "arm_simd_intOI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "OImode", ")", ";", "arm_simd_intEI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "EImode", ")", ";", "arm_simd_intCI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "CImode", ")", ";", "arm_simd_intXI_type_node", "=", "AARCH_BUILD_SIGNED_TYPE", "(", "XImode", ")", ";", "tdecl", "=", "add_builtin_type", "(", "<STR_LIT>", ",", "arm_simd_intEI_type_node", ")", ";", "TYPE_NAME", "(", "arm_simd_intEI_type_node", ")", "=", "tdecl", ";", "tdecl", "=", "add_builtin_type", "(", "<STR_LIT>", ",", "arm_simd_intOI_type_node", ")", ";", "TYPE_NAME", "(", "arm_simd_intOI_type_node", ")", "=", "tdecl", ";", "tdecl", "=", "add_builtin_type", "(", "<STR_LIT>", ",", "arm_simd_intCI_type_node"], "ground_truth": [")", ";"], "File": "arm-builtins6", "Func": "arm_init_simd_builtin_types", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10101, "Length": 310, "Cover_Rate": 0.5816135084427767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "MandarinPassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "MandarinTargetMachine", "Func": "createPassConfig", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10102, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "__index", ")", ";", "return", "__builtin_neon_vfmsl_lane_highv2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon7_vfmlsl_lane_high_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10103, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "int64_t", "Offset", ";", "if", "(", "TII", "->", "getMemOpBaseRegImmOfs", "(", "&", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "SuppressSTP", "=", "true", ";", "TII", "->", "suppressLdStPair", "(", "&", "MI", ")", ";", "}", "PrevBaseReg", "=", "BaseReg", ";", "}", "else", "PrevBaseReg", "=", "<NUM_LIT>", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "AArch64StorePairSuppress17", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10104, "Length": 116, "Cover_Rate": 0.4280442804428044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "genFusedMultiply", "(", "MachineFunction", "&", "MF", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetInstrInfo", "*", "TII", ",", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "unsigned", "IdxMulOpd", ",", "unsigned", "MaddOpc", ",", "const", "TargetRegisterClass", "*", "RC", ",", "FMAInstKind", "kind", "=", "FMAInstKind", "::", "Default", ",", "const", "unsigned", "*", "ReplacedAddend", "=", "nullptr", ")", "{", "assert", "(", "IdxMulOpd", "==", "<NUM_LIT>", "||", "IdxMulOpd", "==", "<NUM_LIT>", ")", ";", "unsigned", "IdxOtherOpd", "=", "IdxMulOpd", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineInstr", "*", "MUL", "=", "MRI", ".", "getUniqueVRegDef", "(", "Root", ".", "getOperand", "(", "IdxMulOpd", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg0", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Src0IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg1", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Src1IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg2", ";", "bool", "Src2IsKill", ";", "if", "(", "ReplacedAddend", ")", "{", "SrcReg2", "=", "*", "ReplacedAddend", ";", "Src2IsKill", "=", "true", ";", "}", "else", "{", "SrcReg2", "=", "Root", ".", "getOperand", "(", "IdxOtherOpd", ")", ".", "getReg", "(", ")", ";", "Src2IsKill", "=", "Root", ".", "getOperand", "(", "IdxOtherOpd", ")", ".", "isKill", "(", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "ResultReg", ")", ")", "MRI", ".", "constrainRegClass", "(", "ResultReg", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg0", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg0", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg1", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg1", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg2", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg2", ",", "RC", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "kind", "==", "FMAInstKind", "::", "Default", ")", "MIB", "=", "BuildMI", "(", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MaddOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg0", ",", "getKillRegState", "(", "Src0IsKill", ")", ")", "."], "ground_truth": ["addReg", "(", "SrcReg1", ",", "getKillRegState", "(", "Src1IsKill", ")", ")", ".", "addReg", "(", "SrcReg2", ",", "getKillRegState", "(", "Src2IsKill", ")", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "genFusedMultiply", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10105, "Length": 353, "Cover_Rate": 0.6948818897637795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CCState", "::", "PreAnalyzeFormalArgumentsForF128", "(", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ")", "{", "const", "MachineFunction", "&", "MF", "=", "getMachineFunction", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Ins", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Function", "::", "const_arg_iterator", "FuncArg", "=", "MF", ".", "getFunction", "(", ")", "->", "arg_begin", "(", ")", ";", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "OriginalArgWasF128", ".", "push_back", "(", "false", ")", ";", "OriginalArgWasFloat", ".", "push_back", "(", "false", ")", ";", "continue", ";", "}", "assert", "(", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", "<", "MF", ".", "getFunction", "(", ")", "->", "arg_size", "(", ")", ")", ";", "std", "::", "advance", "(", "FuncArg", ",", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ")", ";", "OriginalArgWasF128", ".", "push_back", "(", "originalTypeIsF128", "(", "FuncArg", "->", "getType", "(", ")", ",", "nullptr", ")", ")", ";", "OriginalArgWasFloat", ".", "push_back", "(", "FuncArg", "->", "getType", "(", ")", "->"], "ground_truth": ["isFloatingPointTy", "(", ")", ")", ";"], "File": "MipsCCState14", "Func": "PreAnalyzeFormalArgumentsForF128", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10106, "Length": 157, "Cover_Rate": 0.9751552795031055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>CFGStackify", "("], "ground_truth": [")", "override", "{"], "File": "WebAssemblyCFGStackify (2)2", "Func": "~WebAssemblyCFGStackify", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10107, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v8qi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpack32", "(", "__v2si", "__A", ","], "ground_truth": ["__v8qi", "__B", ")", "{"], "File": "visintrin", "Func": "__vis_fpack32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10108, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_all_gt", "(", "vector", "float", "a1", ","], "ground_truth": ["vector", "float", "a2", ")", "{"], "File": "altivec4", "Func": "vec_all_gt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10109, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "ArgRegsSaveSize", ")", "{", "MBBI", "=", "MBB", "."], "ground_truth": ["getLastNonDebugInstr", "(", ")", ";"], "File": "Thumb1FrameLowering16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10110, "Length": 300, "Cover_Rate": 0.436046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFTypeStruct", "::", "BTFTypeStruct", "(", "const", "DICompositeType", "*", "STy", ",", "bool", "IsStruct", ",", "bool", "HasBitField", ",", "uint32_t", "Vlen", ")", ":", "STy", "(", "STy", ")", ",", "HasBitField", "(", "HasBitField", ")", "{", "Kind", "=", "IsStruct", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BTFType", ".", "Size", "=", "roundupToBytes", "(", "STy", "->", "getSizeInBits", "(", ")", ")", ";", "BTFType", ".", "Info", "=", "(", "HasBitField", "<<", "<NUM_LIT>", ")", "|", "(", "Kind", "<<", "<NUM_LIT>"], "ground_truth": [")", "|", "Vlen", ";"], "File": "BTFDebug (2)", "Func": "BTFTypeStruct", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10111, "Length": 68, "Cover_Rate": 0.9315068493150684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "StringRef", "Arch", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Arch", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "StringRef", "ArchFeatureName", "=", "StringSwitch", "<", "StringRef", ">", "(", "Arch", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case"], "ground_truth": ["(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser", "Func": "parseSetArchDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10112, "Length": 159, "Cover_Rate": 0.6883116883116883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", "(", "TRI", "->", "getSubRegIdxSize", "(", "Idx", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "DAG", ".", "getConstant", "(", "TRI", "->", "getSubRegIdxOffset"], "ground_truth": ["(", "Idx", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";"], "File": "Z80oldISelLowering", "Func": "EmitExtractSubreg", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10113, "Length": 64, "Cover_Rate": 0.6736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLabelImm16", "("], "ground_truth": [")", ";"], "File": "MMIXAsmParser", "Func": "isWydeMH", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10114, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R600InstrInfo", "::", "getIEQOpcode", "(", ")", "const", "{", "return", "AMDGPU"], "ground_truth": ["::", "SETE_INT", ";"], "File": "R600InstrInfo", "Func": "getIEQOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10115, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "auto", "ShiftI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PredStateReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "-", "<NUM_LIT>", ")", ";", "ShiftI", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "TRI", ")", ";", "++", "NumInstsInserted"], "ground_truth": [";"], "File": "X86SpeculativeLoadHardening11", "Func": "extractPredStateFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10116, "Length": 94, "Cover_Rate": 0.7014925373134329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_f16", "(", "float16x8_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vreinterpretq_s8_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10117, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseGRX32", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&"], "ground_truth": ["Operands", ")", "{"], "File": "SystemZAsmParser11", "Func": "parseGRX32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10118, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "<STR_LIT>", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "<STR_LIT>", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister"], "ground_truth": ["=", "<STR_LIT>", ";"], "File": "Thumb1FrameLowering24", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10119, "Length": 403, "Cover_Rate": 0.6051051051051051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opcode", "=", "Cond", "[", "<NUM_LIT>"], "ground_truth": ["]", ".", "getImm", "(", ")", ";"], "File": "Tile64InstrInfo", "Func": "InsertBranch", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10120, "Length": 74, "Cover_Rate": 0.4111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performSUBECombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "has<ISA_LIT>32", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "selectMSUB", "(", "N", ",", "&", "DAG", ")", ")", "return", "SDValue"], "ground_truth": ["(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering126", "Func": "performSUBECombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10121, "Length": 70, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr1", ".", "addOperand", "(", "Target", ")", ";", "Instr1", ".", "addOperand", "(", "Base", ")", ";", "Instr1", ".", "addOperand", "(", "AdjName", ")", ";", "Instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr2", ".", "addOperand", "(", "Target", ")", ";", "Instr2", ".", "addOperand", "(", "Base", ")", ";", "Instr2", ".", "addOperand", "(", "Name", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "AdjName", "=", "LowerOperand", "(", "UnLoweredName", ",", "<NUM_LIT>", ")", ";", "Instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr1", ".", "addOperand", "(", "ATReg", ")", ";", "Instr1", ".", "addOperand", "(", "Base", ")", ";", "Instr1", ".", "addOperand", "(", "AdjName", ")", ";", "Instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr2", ".", "addOperand", "(", "Target", ")", ";", "Instr2", ".", "addOperand", "(", "Base", ")", ";", "Instr2", ".", "addOperand", "(", "Name", ")", ";", "Instr3", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr3", ".", "addOperand", "(", "Target", ")", ";", "Instr3", ".", "addOperand", "(", "ATReg", ")", ";", "Instr3", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Instr3", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "Base", ".", "getReg", "(", ")", "!=", "Target", ".", "getReg", "(", ")", ")", ";", "TwoInstructions", "=", "true", ";", "MCOperand", "AdjName", "=", "LowerOperand", "(", "UnLoweredName", ",", "<NUM_LIT>", ")", ";", "Instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr1", ".", "addOperand", "(", "Target", ")", ";", "Instr1", ".", "addOperand", "(", "Base", ")", ";", "Instr1", ".", "addOperand", "(", "AdjName", ")", ";", "Instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr2", ".", "addOperand", "(", "Target", ")", ";", "Instr2", ".", "addOperand", "(", "Base", ")", ";", "Instr2", ".", "addOperand", "(", "Name", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "AdjName", "=", "LowerOperand", "(", "UnLoweredName", ",", "<NUM_LIT>", ")", ";", "Instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr1", ".", "addOperand", "(", "Target", ")", ";", "Instr1", ".", "addOperand", "(", "Base", ")", ";", "Instr1", ".", "addOperand", "(", "Name", ")", ";", "Instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr2", ".", "addOperand", "(", "ATReg", ")", ";", "Instr2", ".", "addOperand", "(", "Target", ")", ";", "Instr2", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Instr3", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Instr3", ".", "addOperand", "(", "ATReg", ")", ";", "Instr3", ".", "addOperand", "(", "Base", ")", ";", "Instr3", ".", "addOperand", "(", "AdjName", ")", ";", "break", ";", "}", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsMCInstLower21", "Func": "LowerUnalignedLoadStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10122, "Length": 385, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "Y", "(", "getThe<ISA_LIT>BETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>PreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ParallelDSPPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ConstantIslandsPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine102", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10123, "Length": 74, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumInstr", "=", "<NUM_LIT>", ";", "MachineFunction", "*", "MF", "=", "From", "->", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "(", "From", ")", ",", "ToI", "(", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->"], "ground_truth": ["getOpcode", "(", ")", ")", ")", "continue", ";"], "File": "SILowerControlFlow3", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10124, "Length": 103, "Cover_Rate": 0.4327731092436975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "TARGET_MEMPARM", "&&", "!", "type", ")", "{", "if", "(", "mode", "==", "QFmode", "||", "mode", "==", "HFmode", ")", "reg", "=", "c4x_fp_reglist", "[", "cum", "->", "floats", "]", ";", "else", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "Pmode", ")", "reg", "=", "c4x_int_reglist", "[", "<NUM_LIT>", "]", "[", "cum", "->", "ints", "]", ";", "}", "if", "(", "TARGET_DEBUG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ")", ";", "if", "(", "reg", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "reg_names", "[", "reg", "]", ")", ";", "else", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "c4x1", "Func": "c4x_function_arg", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10125, "Length": 103, "Cover_Rate": 0.31402439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "x", ";", "return", "compute_logical_op_length", "(", "GET_MODE", "(", "x", ")", ",", "AND", ","], "ground_truth": ["operands", ",", "NULL", ")", "/", "<NUM_LIT>", ";"], "File": "h8300", "Func": "h8300_and_costs", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10126, "Length": 48, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepu16_epi32", "("], "ground_truth": ["__m128i", "__X", ")", "{"], "File": "smmintrin", "Func": "_mm_cvtepu16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10127, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "IsN64", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ",", "Has<ISA_LIT>64"], "ground_truth": [")", ";"], "File": "MipsISelLowering100", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10128, "Length": 48, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "<NUM_LIT>", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "{", "AddSub", "=", "<STR_LIT>", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Offset", "=", "<STR_LIT>", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OddReg", "=", "Op1", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10129, "Length": 247, "Cover_Rate": 0.5221987315010571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "InChain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "InChain", ",", "VAListPtr", ",", "SV", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "NextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VAList", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "SparcISelLowering13", "Func": "LowerVAARG", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10130, "Length": 140, "Cover_Rate": 0.49469964664310956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "("], "ground_truth": [")", "const", "{"], "File": "M68kMachineFunction (2)", "Func": "getSRetReturnReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10131, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getLiteral", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "int64_t", ">", "&", "Lits", ")", "const", "{", "static", "const", "unsigned", "LiteralRegs", "[", "]", "=", "{", "AMDGPU", "::", "ALU_LITERAL_X", ",", "AMDGPU", "::", "ALU_LITERAL_Y", ",", "AMDGPU", "::", "ALU_LITERAL_Z", ",", "AMDGPU", "::", "ALU_LITERAL_W", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "<NUM_LIT>", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Srcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Srcs", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", "!=", "AMDGPU", "::", "ALU_LITERAL_X", ")", "continue", ";", "int64_t", "Imm", "=", "Srcs", "[", "i", "]", ".", "second", ";", "std", "::", "vector", "<", "int64_t", ">", "::", "iterator", "It", "=", "std", "::", "find", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "Imm", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "Srcs", "[", "i", "]", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Srcs", "[", "i", "]", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";", "Lits", ".", "push_back"], "ground_truth": ["(", "Imm", ")", ";"], "File": "R600ControlFlowFinalizer", "Func": "getLiteral", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10132, "Length": 227, "Cover_Rate": 0.9869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARM64ISelLowering", "Func": "getScalarShiftAmountTy", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10133, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arg_offset", "=", "<NUM_LIT>", ";", "if", "(", "base", "->", "use_mask_predication_p", "(", ")", ")", "{", "if", "(", "use_real_mask_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "add_all_one_mask_operand", "(", "mask_mode", "(", ")", ")", ";", "}", "if", "(", "!", "function_returns_void_p", "(", ")", "&&", "base", "->", "has_merge_operand_p", "(", ")", ")", "{", "if", "(", "use_real_merge_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "add_vundef_operand", "(", "mode", ")", ";", "}", "for", "(", "int", "argno", "=", "arg_offset", ";", "argno", "<", "call_expr_nargs", "(", "exp", ")", ";", "argno", "++", ")", "add_input_operand", "(", "argno", ")", ";", "if", "(", "base", "->", "apply_tail_policy_p", "(", ")", ")", "add_input_operand", "(", "Pmode", ",", "get_tail_policy_for_pred", "(", "pred", ")", ")", ";", "if", "(", "base", "->", "apply_mask_policy_p", "(", ")", ")", "add_input_operand", "(", "Pmode", ",", "get_mask_policy_for_pred", "(", "pred"], "ground_truth": [")", ")", ";"], "File": "riscv-vector-builtins", "Func": "use_exact_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10134, "Length": 128, "Cover_Rate": 0.7314285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pa_function_value_regno_p", "(", "const"], "ground_truth": ["unsigned", "int", "regno", ")", "{"], "File": "pa", "Func": "pa_function_value_regno_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10135, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "unsigned", "*", "Regs", "=", "TID", ".", "ImplicitDefs", ";", "*", "Regs", ";", "++", "Regs"], "ground_truth": [")", "if", "(", "*", "Regs", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "Thumb2SizeReduction14", "Func": "HasImplicitCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10136, "Length": 27, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ")", "{", "if", "(", "!", "isa", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS"], "ground_truth": ["(", ")", ")", ")", "return", "false", ";"], "File": "MipsMCExpr (2)", "Func": "isSupportedBinaryExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10137, "Length": 61, "Cover_Rate": 0.488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_undefined_ps", "(", "void", ")", "{", "__m512", "__Y", "=", "__Y"], "ground_truth": [";"], "File": "avx512fintrin", "Func": "_mm512_undefined_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10138, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "BaseRegOp", "=", "MergeForward", "?", "getLdStBaseOp", "(", "Paired", ")", ":", "getLdStBaseOp", "(", "I", ")", ";", "MachineInstr", "*", "RtMI", ",", "*", "Rt2MI", ";", "if", "(", "getLdStOffsetOp", "(", "I", ")", ".", "getImm", "(", ")", "==", "getLdStOffsetOp", "(", "Paired", ")", ".", "getImm", "(", ")", "+", "OffsetStride", ")", "{", "RtMI", "=", "Paired", ";", "Rt2MI", "=", "I", ";", "if", "(", "SExtIdx", "!=", "-", "<NUM_LIT>", ")", "SExtIdx", "=", "(", "SExtIdx", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "}", "else", "{", "RtMI", "=", "I", ";", "Rt2MI", "=", "Paired", ";", "}", "int", "OffsetImm", "=", "getLdStOffsetOp", "(", "RtMI", ")", ".", "getImm", "(", ")", ";", "if", "(", "IsUnscaled", "&&", "Enable<ISA_LIT>UnscaledMemOp", ")", "OffsetImm", "/=", "OffsetStride", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "RtMI", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "Rt2MI", ")", ")", ".", "addOperand", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Paired", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "SExtIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "DstMO", "=", "MIB", "->", "getOperand", "(", "SExtIdx", ")", ";", "unsigned", "DstRegX", "=", "DstMO", ".", "getReg", "(", ")", ";", "unsigned", "DstRegW", "=", "TRI", "->", "getSubReg", "(", "DstRegX", ",", "<STR_LIT>", ")", ";", "DstMO", ".", "setReg", "(", "DstRegW", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIBKill", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "KILL", ")", ",", "DstRegW", ")", ".", "addReg", "(", "DstRegW", ")", ".", "addReg", "(", "DstRegX", ",", "RegState", "::", "Define", ")", ";", "MIBKill", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImplicit", "(", ")", ";", "MachineInstrBuilder", "MIBSXTW", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstRegX", ")", ".", "addReg", "(", "DstRegX", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MIBSXTW", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIBSXTW", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer47", "Func": "mergePairedInsns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10139, "Length": 463, "Cover_Rate": 0.7615131578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "get_attr_slot", "(", "insn", ")", "==", "slot", "&&", "get_attr_length", "(", "insn", ")", "==", "length", ")", "return", "insn", ";", "}", "return"], "ground_truth": ["NULL", ";"], "File": "mep", "Func": "mep_find_ready_insn", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10140, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printSymbolLo", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "'('", ";", "if", "(", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "("], "ground_truth": [")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "File": "PPCInstPrinter16", "Func": "printMemRegImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10141, "Length": 34, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "_mm512_mask_mov_epi32", "(", "_mm512_set1_epi32", "(", "~", "<NUM_LIT>", ")", ",", "__U", ",", "__A", ")", ";", "__MM512_REDUCE_OP", "(", "&"], "ground_truth": [")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_reduce_and_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10142, "Length": 20, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "exp", "=", "EXPD", "(", "dl1", ")", "-", "EXPONENT_BIAS", "-", "MANTISSA_BITS", ";", "if", "(", "exp", "<=", "-", "PRECISION", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "EXPD", "(", "dl1", ")", "==", "<NUM_LIT>", ")", "&&", "!", "FRACD_ZERO_P", "(", "dl1", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "exp", ">=", "-", "HIGH_LL_FRAC_BITS", ")", "{", "l", "=", "(", "long", "long", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "SIGND", "(", "dl1", ")", "?"], "ground_truth": ["l", ":", "l", "-", "<NUM_LIT>", ";"], "File": "fixdfdi1", "Func": "__fixtfdi", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10143, "Length": 71, "Cover_Rate": 0.4329268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Shift", "=", "<STR_LIT>", "(", "Val", ")", ";", "return", "<STR_LIT>", "(", "Val", ")", "==", "<STR_LIT>", "&&", "(", "Shift", "=="], "ground_truth": ["<NUM_LIT>", "||", "Shift", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isLogicalVecHalfWordShifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10144, "Length": 26, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev32_p8", "(", "poly8x8_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vrev32_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10145, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "IdxV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "IdxV", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IdxN", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Idx", "=", "IdxN", "->", "getZExtValue", "(", ")", ";", "SDValue", "DstV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "DstTy", "=", "ty", "(", "DstV", ")", ";", "MVT", "SrcTy", "=", "ty", "("], "ground_truth": ["SrcV", ")", ";"], "File": "HexagonISelLoweringHVX23", "Func": "LowerHvxInsertSubvector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10146, "Length": 81, "Cover_Rate": 0.4308510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fntype", "&&", "stdarg_p", "(", "fntype", ")", ")", "{", "cfun", "->", "machine", "->", "is_varadic", "=", "true", ";", "cfun", "->", "machine", "->", "has_varadic", "=", "true", ";", "cfun", "->", "machine", "->", "num_args", "++", ";", "}", "}", "if", "(", "REG_P", "(", "arg", ")", "&&", "arg", "!=", "pc_rtx", ")", "{", "cfun", "->", "machine", "->"], "ground_truth": ["num_args", "++", ";"], "File": "nvptx", "Func": "nvptx_call_args", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 10147, "Length": 54, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "(", "__a", "<="], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon1_vcle_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10148, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Type", "*", "SplitTy", "=", "SplitVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "i", "]", ",", "SplitTy", ",", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "OrigArg", ".", "IsFixed", ")", ";"], "File": "AArch64CallLowering16", "Func": "splitToValueTypes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10149, "Length": 248, "Cover_Rate": 0.8732394366197183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align_loops", "<=", "<NUM_LIT>", ")", "align_loops", "=", "<NUM_LIT>", ";", "if", "(", "align_jumps", "<=", "<NUM_LIT>", ")", "align_jumps", "=", "<NUM_LIT>", ";", "}", "if", "(", "align_functions", "<=", "<NUM_LIT>", ")"], "ground_truth": ["align_functions", "=", "<NUM_LIT>", ";"], "File": "alpha5", "Func": "alpha_override_options_after_change", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10150, "Length": 31, "Cover_Rate": 0.6739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMTargetMachine15", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10151, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", "-", "MO", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "AArch64MCCodeEmitter (2)", "Func": "getVecShiftR16OpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10152, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "ExtraLoadRequired", ")", "OpFlags", "=", "<STR_LIT>", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "ExtraLoadRequired", ")", "Result", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ","], "ground_truth": ["DAG", ".", "getConstant", "(", "Offset", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "SystemZISelLowering42", "Func": "LowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10153, "Length": 138, "Cover_Rate": 0.5655737704918032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSimpleReturn", "(", "const", "MachineInstr", "&"], "ground_truth": ["MI", ")", "{"], "File": "X86AsmPrinter50", "Func": "isSimpleReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10154, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "HasRs", "=", "true", ";", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")"], "ground_truth": [")", ";"], "File": "MipsDisassembler1", "Func": "DecodeBlezlGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10155, "Length": 68, "Cover_Rate": 0.35233160621761656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "FrameReg", "=", "hasFP", "(", "MF", ")", "?", "ABI", ".", "GetFramePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "else", "FrameReg", "=", "hasBP", "(", "MF", ")", "?", "ABI", ".", "GetBasePtr", "(", ")", ":", "ABI"], "ground_truth": [".", "GetStackPtr", "(", ")", ";"], "File": "MipsSEFrameLowering11", "Func": "getFrameIndexReference", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10156, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instructions", ".", "push_back", "(", "Inst", ")", ";", "MCInst", "NopInst", ";", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "NopInst", ")", ";", "return", "false", ";", "}", "if", "(", "MCID", ".", "mayLoad", "(", ")", "||", "MCID", ".", "mayStore", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "const", "MCOperandInfo", "&", "OpInfo", "=", "MCID", ".", "OpInfo", "[", "i", "]", ";", "if", "(", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_MEMORY", ")", "||", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_UNKNOWN", ")", ")", "{", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int", "MemOffset", "=", "Op", ".", "getImm", "(", ")", ";", "if", "(", "MemOffset", "<", "-", "<NUM_LIT>", "||", "MemOffset", ">", "<NUM_LIT>", ")", "{", "expandMemInst", "(", "Inst", ",", "IDLoc", ",", "Instructions", ",", "MCID", "."], "ground_truth": ["mayLoad", "(", ")", ",", "true", ")", ";"], "File": "MipsAsmParser102", "Func": "processInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10157, "Length": 191, "Cover_Rate": 0.47160493827160493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "STI", ".", "getTargetName", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "NTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "if", "(", "NTM", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "NVPTXAsmPrinter32", "Func": "emitHeader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10158, "Length": 53, "Cover_Rate": 0.3464052287581699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_offset_u32", "(", "uint32_t", "*", "__base", ",", "uint32x4_t", "__offset", ",", "uint32x4_t", "__value", ")", "{", "__builtin_mve_vstrwq_scatter_offset_uv4si", "(", "(", "__builtin_neon_si", "*", ")"], "ground_truth": ["__base", ",", "__offset", ",", "__value", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_offset_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10159, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86FrameLowering (2)3", "Func": "getADDriOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10160, "Length": 35, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "VideoCore4TargetMachine", "Func": "getTargetLowering", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10161, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getForceFramePointer", "("], "ground_truth": [")", "const", "{"], "File": "X86MachineFunctionInfo (2)", "Func": "getForceFramePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10162, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "<ISA_LIT>TargetObjectFile", "::", "getSectionForFunction", "(", "const", "std", "::", "string", "&"], "ground_truth": ["FnName", ")", "const", "{"], "File": "PIC16TargetObjectFile2", "Func": "getSectionForFunction", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10163, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combinePCMPAnd1", "(", "N", ",", "DAG", ")", ")", "return", "ShiftRight", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasBMI", "(", ")", "&&", "!", "Subtarget", ".", "hasTBM", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "MaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "ConstantSDNode", "*", "ShiftNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MaskNode", "&&", "ShiftNode", ")", "{", "uint64_t", "Mask", "=", "MaskNode", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Shift", "=", "ShiftNode", "->", "getZExtValue", "(", ")", ";", "if", "(", "isMask_64", "(", "Mask", ")", ")", "{", "uint64_t", "MaskSize", "=", "countPopulation", "(", "Mask", ")", ";", "if", "(", "Shift", "+", "MaskSize", "<=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Shift", "|"], "ground_truth": ["(", "MaskSize", "<<", "<NUM_LIT>", ")", ",", "DL", ",", "VT", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10164, "Length": 260, "Cover_Rate": 0.7365439093484419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>16DAGToDAGISel", "(", "TM"], "ground_truth": [")", ";"], "File": "Mips16ISelDAGToDAG (2)", "Func": "createMips16ISelDag", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10165, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "<STR_LIT>", ";", "EVT", "WideVT", "=", "<STR_LIT>", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "Op", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "HiLHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "ShiftAmt", ")", ";", "SDValue", "HiRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ",", "ShiftAmt", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "HiLHS", ",", "LHS", ","], "ground_truth": ["HiRHS", ",", "RHS", "}", ";"], "File": "SparcISelLowering", "Func": "LowerUMULO_SMULO", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10166, "Length": 114, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumMayIncreaseSize", "=", "<NUM_LIT>", ";", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "for", "(", "const", "SDNode", "*", "U", ":", "N", "->", "uses"], "ground_truth": ["(", ")", ")", "{"], "File": "AMDGPUISelLowering103", "Func": "allUsesHaveSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10167, "Length": 37, "Cover_Rate": 0.4111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "ZERO_EXTRACT", ":", "n", "=", "BITS_PER_WORD", "-", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "BITS_PER_WORD", ")", ";", "x", "=", "NULL_RTX", ";", "break", ";", "case", "AND", ":", "w", "=", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "HWINT", "(", "-", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "BITS_PER_WORD", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "w", "&", "(", "(", "HWINT", "(", "<NUM_LIT>", ")", ")", "<<", "i", ")", ")", "break", ";", "}", "n", "=", "BITS_PER_WORD", "-", "i", ";", "x", "=", "XEXP", "(", "x"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "pdp10", "Func": "zero_extended_p", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10168, "Length": 97, "Cover_Rate": 0.34275618374558303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateDXReg", "("], "ground_truth": ["SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{"], "File": "X86Operand14", "Func": "CreateDXReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10169, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vceqq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10170, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "__b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__c", "=", "(", "__v4sf", ")", "vec_cmpeq", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "xmmintrin2", "Func": "_mm_cmpeq_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10171, "Length": 60, "Cover_Rate": 0.594059405940594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCallInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI"], "ground_truth": [".", "isReturn", "(", ")", ";"], "File": "X86AvoidTrailingCall", "Func": "isCallInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10172, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getIssueWidth", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "PST", ".", "getSchedModel", "(", ")", "->", "IssueWidth", ";", "return", "PST", ".", "getIssueWidth", "(", "MI", "->", "getDesc", "("], "ground_truth": [")", ".", "SchedClass", ")", ";"], "File": "PatmosInstrInfo", "Func": "getIssueWidth", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10173, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "MachineRelocation", "R", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "R", "=", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "isa", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "R", "=", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getSymbolName", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "R", "=", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getIndex", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MO", ".", "isJTI", "(", ")", ")", ";", "R", "=", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getIndex", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "Reloc", "!=", "<STR_LIT>", ")", "{", "assert", "(", "MovePCtoLROffset", "&&", "<STR_LIT>", ")", ";", "R", ".", "setConstantVal", "(", "-", "(", "intptr_t", ")", "MovePCtoLROffset", "-", "<NUM_LIT>", ")", ";", "}", "MCE", ".", "addRelocation", "(", "R", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "unsigned", "Reloc", "=", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "Reloc", "=", "<STR_LIT>", ";", "else", "Reloc", "=", "<STR_LIT>", ";", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getMBB", "(", ")", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "PPCCodeEmitter14", "Func": "getMachineOpValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10174, "Length": 290, "Cover_Rate": 0.3871829105473965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "SIInstrInfo10", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10175, "Length": 32, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "&", "MI", ".", "getOperand", "(", "i", ")", "==", "&", "MO", ")", "{", "OperandNumber", "=", "i", ";", "break", ";", "}", "assert", "(", "(", "OperandNumber", "!=", "~", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isNewValue", "(", "MCII", ",", "MI", ")", "&&", "&", "MO", "==", "&", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "MI", ")", ")", "{", "unsigned", "SOffset", "=", "<NUM_LIT>", ";", "unsigned", "VOffset", "=", "<NUM_LIT>", ";", "unsigned", "UseReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "DefReg1", "=", "<STR_LIT>", ";", "unsigned", "DefReg2", "=", "<STR_LIT>", ";", "auto", "Instrs", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "*", "State", ".", "Bundle", ")", ";", "const", "MCOperand", "*", "I", "=", "Instrs", ".", "begin", "(", ")", "+", "State", ".", "Index", "-", "<NUM_LIT>", ";", "for", "(", ";", ";", "--", "I", ")", "{", "assert", "(", "I", "!=", "Instrs", ".", "begin", "(", ")", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MCInst", "const", "&", "Inst", "=", "*", "I", "->", "getInst", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "Inst", ")", ")", "continue", ";", "DefReg1", "=", "<STR_LIT>", ";", "DefReg2", "=", "<STR_LIT>", ";", "++", "SOffset", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isVector", "(", "MCII", ",", "Inst", ")", ")", "{", "++", "VOffset", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue", "(", "MCII", ",", "Inst", ")", ")", "DefReg1", "=", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue2", "(", "MCII", ",", "Inst", ")", ")", "DefReg2", "=", "<ISA_LIT>MCInstrInfo", "::", "getNewValueOperand2", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "RegisterMatches", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "Inst", ")", ")", "{", "break", ";", "}", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "MI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "Inst", ")", "==", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "MI", ")", ")", "break", ";", "}", "unsigned", "Offset", "=", "<ISA_LIT>MCInstrInfo", "::", "isVector", "(", "MCII", ",", "MI", ")", "?", "VOffset", ":", "SOffset", ";", "Offset", "<<=", "<NUM_LIT>", ";", "Offset", "|=", "<ISA_LIT>MCInstrInfo", "::", "SubregisterBit", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ";", "return", "Offset", ";", "}", "assert", "(", "!", "MO", ".", "isImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "switch", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MI", ")", ".", "OpInfo", "[", "OperandNumber", "]", ".", "RegClass", ")", "{", "case", "GeneralSubRegsRegClassID", ":", "case", "GeneralDoubleLow8RegsRegClassID", ":", "return", "<ISA_LIT>MCInstrInfo", "::", "getDuplexRegisterNumbering", "(", "Reg", ")", ";", "default", ":", "break", ";", "}", "return", "MCT", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "("], "ground_truth": ["Reg", ")", ";"], "File": "HexagonMCCodeEmitter12", "Func": "getMachineOpValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10176, "Length": 448, "Cover_Rate": 0.8767123287671232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "fuse_ops", "[", "<NUM_LIT>", "]", ";", "char", "insn_template", "[", "<NUM_LIT>", "]", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "load_store_reg", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "addis_reg", ";", "if", "(", "CONST_INT_P", "(", "offset", ")", "&&", "satisfies_constraint_I", "(", "offset", ")", ")", "{", "sprintf", "(", "insn_template", ",", "<STR_LIT>", ",", "insn_str", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "offset", ";", "output_asm_insn", "(", "insn_template", ",", "fuse_ops", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "offset", ")", "==", "UNSPEC", "&&", "XINT", "(", "offset", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", "{", "if", "(", "TARGET_ELF", ")", "sprintf", "(", "insn_template", ",", "<STR_LIT>", ",", "insn_str", ")", ";", "else", "if", "(", "TARGET_XCOFF", ")", "sprintf", "(", "insn_template", ",", "<STR_LIT>", ","], "ground_truth": ["insn_str", ")", ";"], "File": "powerpcspe", "Func": "emit_fusion_load_store", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10177, "Length": 110, "Cover_Rate": 0.3363914373088685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "<ISA_LIT>IntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "const", "{", "FunctionType", "*", "FTy", "=", "getType", "(", "M", "->", "getContext", "(", ")", ",", "IntrID"], "ground_truth": [",", "Tys", ")", ";"], "File": "AMDGPUIntrinsicInfo7", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10178, "Length": 39, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasVGPRs", "(", "const", "TargetRegisterClass", "*", "RC"], "ground_truth": [")", "{"], "File": "SIRegisterInfo1", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10179, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extract_insn", "(", "insn", ")", ";", "if", "(", "constrain_operands", "(", "<NUM_LIT>", ",", "get_preferred_alternatives", "(", "insn", ")", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "insn", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "SET_P", "(", "pattern", ")", ")", "record_content", "(", "SET_DEST", "(", "pattern", ")", ",", "SET_SRC", "(", "pattern", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "OP", "(", "i", ")", ")", "==", "MEM", "&&", "GET_MODE", "(", "XEXP", "(", "OP", "(", "i", ")", ",", "<NUM_LIT>", ")", ")", "==", "SImode", "&&", "GET_CODE", "(", "XEXP", "(", "OP", "(", "i", ")", ",", "<NUM_LIT>", ")", ")", "!=", "UNSPEC", ")", "goto", "not_ok", ";", "return", "true", ";", "}", "}", "not_ok", ":", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "virt_insns_ok"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "rl78", "Func": "insn_ok_now", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10180, "Length": 140, "Cover_Rate": 0.5622489959839357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasExtender", "=", "false", ";", "printInstruction", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getInst", "(", ")", ",", "OS", ")", ";", "}", "else", "printInstruction", "(", "&", "MCI", ",", "OS", ")", ";", "setExtender", "(", "MCI", ")", ";", "OS", "<<", "<STR_LIT>", ";", "}", "auto", "Separator", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isInnerLoop", "(", "*", "MI", ")", ")", "{", "OS", "<<", "Separator", ";", "Separator", "=", "<STR_LIT>", ";", "MCInst", "ME", ";", "ME", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "printInstruction", "(", "&", "ME", ",", "OS", ")", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isOuterLoop", "(", "*", "MI", ")", ")", "{", "OS", "<<", "Separator", ";", "Separator", "=", "<STR_LIT>", ";", "MCInst", "ME", ";", "ME", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "printInstruction", "(", "&", "ME"], "ground_truth": [",", "OS", ")", ";"], "File": "HexagonInstPrinter7", "Func": "printInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10181, "Length": 120, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "TLCS900MCTargetDesc", "Func": "createTLCS900MCInstPrinter", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10182, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "cahp", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "CAHPTargetInfo", "Func": "LLVMInitializeCAHPTargetInfo", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10183, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "EVT", "MaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "combineBitcastvxi1", "(", "DAG", ",", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ",", "dl", ",", "Subtarget", ")", ";", "if", "(", "!", "Mask", "&&", "TLI", ".", "isTypeLegal", "(", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ")", ")", "Mask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mask", ")", "{", "assert", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ".", "getBitWidth", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", ")", ";", "SDValue", "ZeroBits", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MaskVT", ")", ";", "SDValue", "PartialBits", "=", "DAG", ".", "getConstant", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ",", "dl", ",", "MaskVT", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "Mask", ",", "PartialBits", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "ZeroBits", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "SDValue", "R", "=", "combineBitOpWithMOVMSK", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "canonicalizeBitSelect", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "combineLogicBlendIntoPBLENDV", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "<NUM_LIT>", ";", "APInt", "UpperElts", "=", "APInt", "::", "getHighBitsSet", "(", "NumElts", ",", "HalfElts", ")", ";", "if", "(", "NumElts", ">=", "<NUM_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", "==", "HalfElts", "&&", "DAG", ".", "MaskedValueIsZero", "(", "N0", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "UpperElts", ")", ")", "{"], "File": "X86ISelLowering101", "Func": "combineOr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10184, "Length": 358, "Cover_Rate": 0.46553966189856955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StoreVal", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", ";", "Operands", ".", "push_back", "(", "StoreVal", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", "+", "NF", ";", "MVT", "IndexVT", ";", "addVectorLoadStoreOperands", "(", "Node", ",", "ScalarSize", ",", "DL", ",", "CurOp", ",", "IsMasked", ",", "true", ",", "Operands", ",", "&", "IndexVT", ")", ";", "assert", "(", "VT", ".", "getVectorElementCount", "(", ")", "==", "IndexVT", ".", "getVectorElementCount", "(", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "IndexLMUL", "=", "<ISA_LIT>TargetLowering", "::", "getLMUL", "(", "IndexVT", ")", ";", "unsigned", "IndexScalarSize", "=", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "NF", ",", "IsMasked", ",", "IsOrdered", ",", "IndexScalarSize", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "IndexLMUL", ")", ")", ";", "MachineSDNode", "*", "Store", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Operands", ")", ";", "if", "(", "auto", "*", "MemOp", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Node", ")", ")", "CurDAG", "->", "setNodeMemRefs", "(", "Store", ",", "{", "MemOp", "->", "getMemOperand", "(", ")", "}", ")", ";", "ReplaceNode", "(", "Node", ",", "Store"], "ground_truth": [")", ";"], "File": "RISCVISelDAGToDAG18", "Func": "selectVSXSEG", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10185, "Length": 188, "Cover_Rate": 0.6308724832214765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "DstMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "SrcMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsVSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "!", "IsVSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "&", "<STR_LIT>", ";", "assert", "(", "(", "IsF8Reg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSFReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "SrcRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "NewVReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "SrcMO", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "SrcMO", ".", "setReg", "(", "NewVReg", ")", ";", "}", "else", "if", "(", "!", "IsVSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "IsVSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "assert", "(", "(", "IsF8Reg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSFReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVReg", ")"], "ground_truth": [".", "addOperand", "(", "SrcMO", ")", ";"], "File": "PPCVSXCopy1", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10186, "Length": 275, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "int", "very_unlikely", "=", "REG_BR_PROB_BASE"], "ground_truth": ["/", "<NUM_LIT>", "-", "<NUM_LIT>", ";"], "File": "alpha5", "Func": "emit_unlikely_jump", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10187, "Length": 20, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ctx", "(", "ctx", ")", ",", "ST", "("], "ground_truth": ["st", ")", "{"], "File": "AMDGPUMCInstLower14", "Func": "AMDGPUMCInstLower", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10188, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psrav16hi_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")"], "ground_truth": ["_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_srav_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10189, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepu64_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128i", "__C", ")", "{", "return", "__builtin_ia32_vcvtuqq2ph128_mask", "(", "(", "__v2di", ")"], "ground_truth": ["__C", ",", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvtepu64_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10190, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addInstruction", "(", "TagStoreInstr", "I", ")", "{", "assert", "(", "(", "TagStores", ".", "empty", "(", ")", "||", "TagStores", ".", "back", "(", ")", ".", "Offset", "+", "TagStores", ".", "back", "(", ")", ".", "Size", "==", "I", ".", "Offset"], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "addInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10191, "Length": 40, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InsertExport", ")", "{", "removeDoneExport", "(", "F", ")", ";", "Value", "*", "Undef", "=", "UndefValue", "::", "get", "(", "B", ".", "getFloatTy", "(", ")", ")", ";", "B", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "B", ".", "getFloatTy", "(", ")", "}", ",", "{", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ")", ",", "}", ")", ";", "}", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "B", ".", "CreateRetVoid", "(", ")", ";", "}", "else", "{", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "<STR_LIT>", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10192, "Length": 172, "Cover_Rate": 0.6254545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ",", "getOptLevel", "(", ")", ",", "getTargetTriple", "(", ")", ")", ",", "*", "this", ")", ";", "}", "return", "I", "."], "ground_truth": ["get", "(", ")", ";"], "File": "PPCTargetMachine13", "Func": "getSubtargetImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10193, "Length": 60, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "GREV", "=", "combineORToGREV", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "GREV", ";", "if", "(", "auto", "GORC", "=", "combineORToGORC", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "DAG", ",", "Subtarget", ")", ")", "return", "GORC", ";"], "File": "RISCVISelLowering1", "Func": "performORCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10194, "Length": 44, "Cover_Rate": 0.41904761904761906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::"], "ground_truth": ["createNodePreLegalizer", "(", ")", "{"], "File": "NodePreLegalizer", "Func": "createNodePreLegalizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10195, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SaveExecDest", "=", "SaveExec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "SaveExecDest", ")", ")", "return", "nullptr", ";", "MachineOperand", "*", "SaveExecSrc0", "=", "TII", "->", "getNamedOperand", "(", "SaveExec", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "!", "SaveExecSrc0", "->", "isReg", "(", ")", ")", "return", "nullptr", ";", "VCmp", "=", "findInstrBackwards", "(", "SaveExec", ",", "[", "&", "]", "(", "MachineInstr", "*", "Check", ")", "{", "return", "<STR_LIT>", "(", "Check", "->", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "Check", "->", "modifiesRegister", "(", "SaveExecSrc0", "->", "getReg", "(", ")", ",", "TRI", ")", ";", "}", ",", "{", "Exec", ",", "SaveExecSrc0", "->", "getReg", "(", ")", "}", ",", "TRI", ")", ";", "if", "(", "!", "VCmp", ")", "return", "nullptr", ";", "MachineOperand", "*", "VCmpDest", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "<STR_LIT>", "::", "sdst", ")", ";", "assert", "(", "VCmpDest", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src0", "->", "getReg", "(", ")", ")"], "ground_truth": ["&&", "SaveExec", ".", "modifiesRegister", "(", "Src0", "->", "getReg", "(", ")", ",", "TRI", ")", ")", "return", "nullptr", ";"], "File": "SIOptimizeExecMasking10", "Func": "findPossibleVCMPVCMPXOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10196, "Length": 196, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "printImpl", "(", "raw_ostream", "&", "OS", ","], "ground_truth": ["const", "MCAsmInfo", "*", "MAI", ")", "const", "{"], "File": "RISCVMCExpr19", "Func": "printImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10197, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ArgVTs", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "NumArgs", ")", ";", "ArgRegs", ".", "reserve", "(", "NumArgs", ")", ";", "ArgVTs", ".", "reserve", "(", "NumArgs", ")", ";", "ArgFlags", ".", "reserve", "(", "NumArgs", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "NumArgs", ";", "i", "!=", "ie", ";", "++", "i", ")", "{", "<STR_LIT>", "Flags", "=", "CLI", ".", "OutFlags", "[", "i", "]", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", "||", "Flags", ".", "isSRet", "(", ")", "||", "Flags", ".", "isNest", "(", ")", "||", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "Value", "*", "ArgValue", "=", "CLI", ".", "OutVals", "[", "i", "]", ";", "Type", "*", "ArgTy", "=", "ArgValue", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "<STR_LIT>", "&&", "ArgVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "ArgValue", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Args", ".", "push_back", "(", "ArgValue", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>"], "ground_truth": [">", "RegArgs", ";"], "File": "PPCFastISel61", "Func": "fastLowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10198, "Length": 212, "Cover_Rate": 0.3094890510948905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "isBranch", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isGlobal", "(", ")", "||", "Op", ".", "isSymbol", "(", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "HexagonInstrInfo (2)", "Func": "isTailCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10199, "Length": 44, "Cover_Rate": 0.7719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUnary", "=", "TID", ".", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "<STR_LIT>", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "<STR_LIT>", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "TID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isReg"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMCodeEmitter19", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10200, "Length": 103, "Cover_Rate": 0.3588850174216028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GRTop", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsGPRIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "GRTop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "GRTop", ",", "DAG", ".", "getConstant", "(", "GPRSize", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "GRTop", ",", "GRTopAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "int", "FPRSize", "=", "FuncInfo", "->", "getVarArgsFPRSize", "(", ")", ";", "if", "(", "FPRSize", ">", "<NUM_LIT>", ")", "{", "SDValue", "VRTop", ",", "VRTopAddr", ";", "VRTopAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "VRTop", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFPRIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "VRTop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VRTop", ",", "DAG", ".", "getConstant", "(", "FPRSize", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "VRTop", ",", "VRTopAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "GROffsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "GPRSize", ",", "<STR_LIT>", ")", ",", "GROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "VROffsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "FPRSize", ",", "<STR_LIT>", ")", ",", "VROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ",", "MemOps", ")", ";"], "File": "AArch64ISelLowering117", "Func": "LowerAAPCS_VASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10201, "Length": 353, "Cover_Rate": 0.6269982238010657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeGPRSeqPairsClassRegisterClass", "(", "Inst", ",", "<STR_LIT>", ",", "RegNo"], "ground_truth": [",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeXSeqPairsClassRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10202, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetNullStreamer", "("], "ground_truth": ["S", ")", ";"], "File": "WebAssemblyMCTargetDesc (2)1", "Func": "createNullTargetStreamer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10203, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10204, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")"], "ground_truth": ["]", ".", "Size", "=", "Size", ";"], "File": "AArch64BranchRelaxation", "Func": "computeBlockSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10205, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "DecodeTable", "{", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "<NUM_LIT>"], "ground_truth": [",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler58", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10206, "Length": 127, "Cover_Rate": 0.41368078175895767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_u16", "(", "uint16x8_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vreinterpretq_s8_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10207, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VecTy", "=", "ty", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "VecTy", "==", "ty", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Cmp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cmp", ")", "->", "get", "(", ")", ";", "bool", "Negate", "=", "false", ",", "Swap", "=", "false", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "Negate", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "Swap", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "assert", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ";", "MVT", "ElemTy", "=", "VecTy"], "ground_truth": [".", "getVectorElementType", "(", ")", ";"], "File": "HexagonISelLoweringHVX23", "Func": "LowerHvxSetCC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10208, "Length": 155, "Cover_Rate": 0.34216335540838855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "sparc3", "Func": "get_some_local_dynamic_name", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10209, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsqrt_f32", "(", "float32x2_t", "a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vsqrt_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10210, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vqshrun_nv2di", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon_vqshrun_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10211, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "<ISA_LIT>SplitDoubleRegs", "::", "profit", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "const", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "switch", "(", "DefI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "profit", "(", "DefI", ")", ";", "default", ":", "break", ";", "}", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "HexagonSplitDouble13", "Func": "profit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10212, "Length": 76, "Cover_Rate": 0.8351648351648352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "<NUM_LIT>", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10213, "Length": 43, "Cover_Rate": 0.5119047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsqaddq_u64", "(", "uint64x2_t", "__a", ",", "int64x2_t", "__b", ")", "{", "return", "__builtin_aarch64_usqaddv2di_uus", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vsqaddq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10214, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_cast", "<", "<ISA_LIT>InstPrinter", "*", ">", "(", "this", ")", "->", "printRel"], "ground_truth": ["(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10215, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "stack_frame_needed_p", "(", ")", ")", "emit_insn", "(", "gen_unlink", "(", ")", ")", ";", "else", "{", "rtx", "postinc", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "spreg", ")", ")", ";", "add_to_reg", "(", "spreg", ",", "frame_size", ",", "<NUM_LIT>", ",", "epilogue_p", ")", ";", "if", "(", "all", "||", "must_save_fp_p", "(", ")", ")", "{", "rtx", "fpreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_FP", ")", ";", "emit_move_insn", "(", "fpreg", ",", "postinc", ")", ";", "emit_use", "(", "fpreg"], "ground_truth": [")", ";"], "File": "bfin", "Func": "do_unlink", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10216, "Length": 72, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>CFGSort", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";", "if", "(", "!", "WasmDisableExplicitLocals", ")", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None"], "ground_truth": [")", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine13", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10217, "Length": 58, "Cover_Rate": 0.327683615819209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "CC", "^"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "Z80oldInstrInfo", "Func": "GetOppositeBranchCondition", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10218, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setScratchRSrcReg", "(", "Register", "Reg", ")", "{", "assert", "(", "Reg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10219, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "loadImmediate", "(", "<NUM_LIT>", ",", "nextReg", "(", "FirstReg", ")", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "MCSection", "*", "CS", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "ReadOnlySection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "LoSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "LoExpr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_LO", ",", "LoSym", ",", "getContext", "(", ")", ")", ";", "getStreamer", "(", ")", ".", "SwitchSection", "(", "ReadOnlySection", ")", ";", "getStreamer", "(", ")", ".", "emitLabel", "(", "Sym", ",", "IDLoc", ")", ";", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "getStreamer", "(", ")", ".", "emitIntValue", "(", "ImmOp64", ",", "<NUM_LIT>", ")", ";", "getStreamer", "(", ")", ".", "SwitchSection", "(", "CS", ")", ";", "unsigned", "TmpReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "TmpReg", ")", "return", "true", ";", "if", "(", "emitPartialAddress", "(", "TOut", ",", "IDLoc", ",", "Sym", ")", ")", "return", "true", ";", "TOut", ".", "emitRRX", "(", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "TmpReg", ",", "TmpReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "isGP64bit", "(", ")", ")", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "FirstReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "FirstReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "nextReg", "(", "FirstReg", ")", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser22", "Func": "expandLoadDoubleImmToGPR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10220, "Length": 290, "Cover_Rate": 0.6004140786749482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "extra_count", ";", "int", "num_use_regs", ";", "int", "par_index", ";", "int", "offset", ";", "int", "save_fp", ",", "save_gp", ",", "save_lp", ";", "rtx", "reg", ";", "rtx", "mem", ";", "rtx", "pop_rtx", ";", "rtx", "adjust_sp_rtx", ";", "rtx", "parallel_insn", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "save_fp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "save_gp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "save_lp", "=", "INTVAL", "(", "En4", ")", "&", "<NUM_LIT>", ";", "extra_count", "=", "<NUM_LIT>", ";", "if", "(", "save_fp", ")", "extra_count", "++", ";", "if", "(", "save_gp", ")", "extra_count", "++", ";", "if", "(", "save_lp", ")", "extra_count", "++", ";", "if", "(", "REGNO", "(", "Rb", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "Re", ")", "==", "SP_REGNUM", ")", "num_use_regs", "=", "extra_count", ";", "else", "num_use_regs", "=", "REGNO", "(", "Re", ")", "-", "REGNO", "(", "Rb", ")", "+", "<NUM_LIT>", "+", "extra_count", ";", "parallel_insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_use_regs", "+", "<NUM_LIT>", ")", ")", ";", "par_index", "=", "<NUM_LIT>", ";", "offset", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "REGNO", "(", "Rb", ")", ";", "regno", "<=", "(", "int", ")", "REGNO", "(", "Re", ")", ";", "regno", "++", ")", "{", "if", "(", "regno", "==", "SP_REGNUM", ")", "break", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "if", "(", "save_fp", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "FP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ","], "ground_truth": ["dwarf", ")", ";"], "File": "nds323", "Func": "nds32_emit_stack_pop_multiple", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10221, "Length": 331, "Cover_Rate": 0.5827464788732394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "<STR_LIT>", "NCC", "=", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";", "if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "(", "SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "TRI", ")", ")", "break", ";", "if", "(", "++", "NumInsts", "==", "<NUM_LIT>", ")", "return", ";", "}", "if", "("], "ground_truth": ["NumInsts", ")", "{"], "File": "Thumb2InstrInfo17", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10222, "Length": 78, "Cover_Rate": 0.3263598326359833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MEK_CAPTABLE20", ":", "case", "MEK_CAPTABLE_HI16", ":", "case", "MEK_CAPTABLE_LO16", ":", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "E", "=", "dyn_cast", "<", "const", "<ISA_LIT>MCExpr", ">", "(", "getSubExpr", "(", ")", ")", ")", "E", "->", "fixELFSymbolsInTLSFixups", "(", "Asm", ")", ";", "break", ";", "case", "MEK_DTPREL", ":", "case", "MEK_DTPREL_HI", ":", "case", "MEK_DTPREL_LO", ":", "case", "MEK_TLSLDM", ":", "case", "MEK_TLSGD", ":", "case", "MEK_GOTTPREL", ":", "case", "MEK_TPREL_HI", ":", "case", "MEK_TPREL_LO", ":", "case", "MEK_CAPTAB_TLSGD_HI16", ":", "case", "MEK_CAPTAB_TLSGD_LO16"], "ground_truth": [":"], "File": "MipsMCExpr16", "Func": "fixELFSymbolsInTLSFixups", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10223, "Length": 66, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "RISCVISelLowering11", "Func": "getExceptionPointerRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10224, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "Field", "&", "<NUM_LIT>", ";", "assert", "(", "Length", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Length", "+", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodeBDLAddr12Len8Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10225, "Length": 63, "Cover_Rate": 0.6057692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "XCoreFrameToArgsOffsetElim1", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10226, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "Mang", ",", "&", "MF", "->"], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "TriCoreAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10227, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "TLS_SYMBOLIC_CONST", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "legitimize_tls_address", "(", "operands", "[", "<NUM_LIT>"], "ground_truth": ["]", ",", "temp", ")", ";"], "File": "s390", "Func": "emit_symbolic_move", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10228, "Length": 71, "Cover_Rate": 0.71, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "constantpool_mem_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op"], "ground_truth": ["=", "SUBREG_REG", "(", "op", ")", ";"], "File": "xtensa", "Func": "constantpool_mem_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10229, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabaq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "int8x16_t", "__c"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vabaq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10230, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", "."], "ground_truth": ["isReg", "(", ")", ")", ";"], "File": "HexagonHardwareLoops", "Func": "getImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10231, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm256_mask_test_epi64_mask", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_test_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10232, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "->", "addSuccessor", "(", "Sink", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BranchOp", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "unsigned", "RD1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RD1", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Sink", ")", ";", "unsigned", "RD2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "TBB", ",", "TBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RD2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "Sink", ",", "Sink", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "RD1", ")", ".", "addMBB", "(", "FBB", ")", ".", "addReg", "(", "RD2", ")", ".", "addMBB", "(", "TBB", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "emitMSACBranchPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10233, "Length": 210, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto_vec", "<", "basic_block", ">", "spanlist", ";", "spanlist", ".", "reserve", "(", "blocks", ".", "length", "(", ")", ")", ";", "for", "(", "ix", "=", "<NUM_LIT>", ";", "blocks", ".", "iterate", "(", "ix", ",", "&", "block", ")", ";", "ix", "++", ")", "{", "if", "(", "BB_GET_SESE", "(", "block", ")", ")", "continue", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "block", "->", "index", ")", ";", "int", "depth", "=", "nvptx_sese_number", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ",", "block", ",", "&", "spanlist", ")", ";", "while", "(", "spanlist", ".", "length", "(", ")", ")", "{", "block", "=", "spanlist", ".", "pop", "(", ")", ";", "bb_sese", "*", "sese", "=", "BB_GET_SESE", "(", "block", ")", ";", "nvptx_sese_pseudo", "(", "block", ",", "sese", ",", "depth", ",", "+", "<NUM_LIT>", ",", "sese", "->", "dir", ">", "<NUM_LIT>", "?", "block", "->", "succs", ":", "block", "->", "preds", ",", "(", "sese", "->", "dir", ">", "<NUM_LIT>", "?", "offsetof", "(", "edge_def", ",", "dest", ")", ":", "offsetof", "(", "edge_def", ",", "src", ")", ")", ")", ";", "sese", "->", "set_color", "(", "color_counts", ")", ";", "nvptx_sese_pseudo", "(", "block", ",", "sese", ",", "depth", ",", "-", "<NUM_LIT>", ",", "sese", "->", "dir", "<", "<NUM_LIT>", "?", "block", "->", "succs", ":", "block", "->", "preds", ",", "(", "sese", "->", "dir", "<", "<NUM_LIT>", "?", "offsetof", "(", "edge_def", ",", "dest", ")", ":", "offsetof", "(", "edge_def", ",", "src", ")", ")", ")", ";", "}", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "dump_file", ")", "{", "unsigned", "count", ";", "const", "char", "*", "comma", "=", "<STR_LIT>", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "color_counts", ".", "length", "(", ")", ")", ";", "for", "(", "ix", "=", "<NUM_LIT>", ";", "color_counts", ".", "iterate", "(", "ix", ",", "&", "count", ")", ";", "ix", "++", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "comma", ",", "ix", ",", "count", ")", ";", "comma", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "jx", "=", "<NUM_LIT>", ";", "blocks", ".", "iterate", "(", "jx", ",", "&", "block", ")", ";", "jx", "++", ")", "if", "(", "BB_GET_SESE", "(", "block", ")", "->", "color", "==", "ix", ")", "{", "block", "->", "flags", "|=", "BB_VISITED", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "comma", ",", "block", "->", "index", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "fprintf", "(", "dump_file", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "nvptx", "Func": "nvptx_find_sese", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 10234, "Length": 349, "Cover_Rate": 0.4793956043956044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "vrsqrte_u32", "(", "uint32x2_t", "a", ")", "{"], "File": "arm", "Func": "neon4_vrsqrte_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10235, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CarryIn", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SL", ",", "<STR_LIT>", ",", "CarryIn", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "["], "ground_truth": ["<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG65", "Func": "SelectDIV_FMAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10236, "Length": 94, "Cover_Rate": 0.44976076555023925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "AU", ".", "setPreservesAll"], "ground_truth": ["(", ")", ";"], "File": "HexagonOptAddrMode (2)", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10237, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasDirectMove", "(", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "LowerFP_TO_INTDirectMove", "(", "Op", ",", "DAG", ",", "dl", ")", ";", "ReuseLoadInfo", "RLI", ";", "LowerFP_TO_INTForReuse", "(", "Op", ",", "RLI", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "RLI", ".", "Chain", ",", "RLI", ".", "Ptr", ",", "RLI", ".", "MPI", ",", "RLI", "."], "ground_truth": ["Alignment", ",", "RLI", ".", "MMOFlags", "(", ")", ",", "RLI", ".", "AAInfo", ",", "RLI", ".", "Ranges", ")", ";"], "File": "PPCISelLowering106", "Func": "LowerFP_TO_INT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10238, "Length": 82, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "auto", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "assert", "(", "!", "mustPreserveAnalysisID", "(", "LiveIntervalsID", ")", "&&", "<STR_LIT>", ")", ";", "MRI", ".", "leaveSSA", "(", ")", ";", "MRI", ".", "invalidateLiveness", "(", ")", ";", "for", "(", "unsigned", "PReg", "=", "<STR_LIT>", "+", "<NUM_LIT>", ";", "PReg", "<", "<STR_LIT>", ";", "++", "PReg", ")", "{", "if", "(", "PReg", "==", "<STR_LIT>", "||", "PReg", "==", "<STR_LIT>", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "PReg", ")", ";", "unsigned", "VReg", "=", "<STR_LIT>", ";", "for", "(", "auto", "I", "=", "MRI", ".", "reg_begin", "(", "PReg", ")", ",", "E", "=", "MRI", ".", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "MO", "=", "*", "I", "++", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "if", "(", "VReg", "==", "<STR_LIT>", ")", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MO", ".", "setReg", "(", "VReg"], "ground_truth": [")", ";"], "File": "WebAssemblyReplacePhysRegs", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10239, "Length": 169, "Cover_Rate": 0.6983471074380165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "off18_0", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "off18_1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "off18_2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "off18_3", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "off18", "=", "(", "off18_0", "<<", "<NUM_LIT>", ")", "|", "(", "off18_1", "<<", "<NUM_LIT>", ")", "|", "(", "off18_2", "<<", "<NUM_LIT>", ")", "|", "(", "off18_3", "<<", "<NUM_LIT>", ")", ";", "unsigned", "s1_d", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "status", "=", "DecodeAddrRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "status", "=", "DecodeExtRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "status", "=", "DecodePairAddrRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "default", ":", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1_d", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "}", "if", "(", "status", "!=", "MCDisassembler", "::"], "ground_truth": ["Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler", "Func": "DecodeABSInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10240, "Length": 210, "Cover_Rate": 0.7984790874524715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_uqadddi_uuu", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqaddd_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10241, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Imm", ")", "return", ";", "O", "<<", "<STR_LIT>", "<<"], "ground_truth": ["Imm", ";"], "File": "AMDGPUInstPrinter13", "Func": "printABID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10242, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*"], "ground_truth": ["E", ")", "{"], "File": "NVPTXMCExpr (2)", "Func": "classof", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10243, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "D11", ":", "case", "D10", ":", "case", "D9", ":", "case", "D8", ":", "case", "D7", ":", "case", "D6", ":", "case", "D5", ":", "case", "D4", ":", "case", "D3", ":", "case", "D2", ":", "case", "D1", ":", "case", "D0", ":", "case", "D31", ":", "case", "D30", ":", "case", "D29", ":", "case", "D28", ":", "case", "D27", ":", "case", "D26", ":", "case", "D25", ":", "case", "D24", ":", "case", "D23", ":", "case", "D22", ":", "case", "D21", ":", "case", "D20", ":", "case", "D19", ":", "case", "D18", ":", "case"], "ground_truth": ["D17", ":", "case", "D16", ":"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10244, "Length": 84, "Cover_Rate": 0.6614173228346457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getSimm19Lsl2Encoding", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["OpNo", ")", "const", "{"], "File": "MipsCodeEmitter11", "Func": "getSimm19Lsl2Encoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10245, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "aedges", "::", "iterator", "i", "(", "BackEdges", ".", "begin", "(", ")", ")", ",", "ie", "(", "BackEdges", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "rewriteEdge", "(", "i", "->", "second", "->", "Src", ","], "ground_truth": ["i", "->", "second", "->", "Dst", ")", ";"], "File": "PatmosFunctionSplitter", "Func": "rewriteCode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10246, "Length": 47, "Cover_Rate": 0.47, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MatchClassKind", "Expected", "=", "static_cast", "<", "MatchClassKind", ">", "(", "ExpectedKind", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "MCConstantExpr", "const", "*", "Const", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{", "int64_t", "RegNum", "=", "Const", "->", "getValue", "(", ")", ";", "std", "::", "ostringstream", "RegName", ";", "RegName", "<<", "<STR_LIT>", "<<", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "RegName", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "RegNum", "!=", "<STR_LIT>", ")", "{", "Op", ".", "makeReg", "(", "RegNum", ")", ";", "if", "(", "validateOperandClass", "(", "Op", ",", "Expected", ")", "==", "Match_Success", ")", "{", "return", "Match_Success", ";", "}", "}", "}", "}", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "isSubclass", "(", "Expected", ",", "MCK_DREGS", ")", ")", "{", "unsigned", "correspondingDREG", "=", "toDREG", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "correspondingDREG", "!=", "<STR_LIT>", ")", "{", "Op", ".", "makeReg", "(", "correspondingDREG", ")"], "ground_truth": [";"], "File": "AVRAsmParser", "Func": "validateTargetOperandClass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10247, "Length": 153, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "Changed", "|=", "peepholeOpt", "(", "MF", ")", ";", "return", "Changed"], "ground_truth": [";"], "File": "TOYPreRegAlloc", "Func": "runOnMachineFunction", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10248, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["AARCH64_EXPAND_PSEUDO_NAME", ";"], "File": "AArch64ExpandPseudoInsts (2)1", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10249, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFMCAsmInfo", "::", "<ISA_LIT>ELFMCAsmInfo", "(", "bool", "is64Bit", ",", "const", "Triple", "&", "T", ")", "{", "if", "(", "is64Bit", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "IsLittleEndian", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";", "AlignmentIsInBytes", "=", "false", ";", "CommentString", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "DollarIsPC", "=", "true", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "is64Bit", "?", "<STR_LIT>", ":", "nullptr", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::"], "ground_truth": ["ByteAlignment", ";"], "File": "PPCMCAsmInfo27", "Func": "PPCELFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10250, "Length": 89, "Cover_Rate": 0.9468085106382979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "("], "ground_truth": ["isKill", ")", ")", ";"], "File": "IA64InstrInfo", "Func": "storeRegToAddr", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10251, "Length": 83, "Cover_Rate": 0.46111111111111114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Name", ".", "find", "(", "getTagName", "(", "LIBCALL", ")", ")", "!=", "std", "::", "string", "::", "npos", ")"], "ground_truth": ["||", "isMemIntrinsic", "(", "Name", ")", ")", "return", "true", ";"], "File": "PIC16ABINames", "Func": "isIntrinsicStuff", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10252, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "fixup_<ISA_LIT>_B7_PCREL", ":", "case", "fixup_<ISA_LIT>_B13_PCREL", ":", "case", "fixup_<ISA_LIT>_B9_PCREL", ":", "case", "fixup_<ISA_LIT>_B32_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B22_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B15_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B13_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B9_PCREL_X", ":", "case", "fixup_<ISA_LIT>_B7_PCREL_X", ":", "case", "fixup_<ISA_LIT>_32_PCREL", ":", "case", "fixup_<ISA_LIT>_PLT_B22_PCREL", ":", "case", "fixup_<ISA_LIT>_GD_PLT_B22_PCREL", ":", "case"], "ground_truth": ["fixup_<ISA_LIT>_LD_PLT_B22_PCREL", ":"], "File": "HexagonMCCodeEmitter17", "Func": "isPCRel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10253, "Length": 39, "Cover_Rate": 0.5131578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadr_ps", "(", "float", "const", "*", "__P", ")", "{", "__v4sf", "__tmp", ";", "__m128", "__result", ";", "static", "const", "__vector", "unsigned", "char", "__permute_vector", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "xmmintrin2", "Func": "_mm_loadr_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10254, "Length": 68, "Cover_Rate": 0.6868686868686869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "X86FastISel13", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10255, "Length": 74, "Cover_Rate": 0.6115702479338843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "r", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "__A", ";", "m2", ".", "as_m64", "=", "__B", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "<", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ":", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "<", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "m1", "."], "ground_truth": ["as_short", "[", "<NUM_LIT>", "]", ":", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";"], "File": "xmmintrin", "Func": "_mm_min_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10256, "Length": 109, "Cover_Rate": 0.3935018050541516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDoubleRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "uint16_t", "DoubleRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", "}", ";"], "File": "HexagonDisassembler19", "Func": "DecodeDoubleRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10257, "Length": 60, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "gpr_or_gpr_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands"], "ground_truth": ["[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";"], "File": "rs6000", "Func": "rs6000_split_128bit_ok_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10258, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_loadu_si128", "(", "__m128i", "const", "*", "__P", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_loaddqu", "(", "(", "char", "const", "*"], "ground_truth": [")", "__P", ")", ";"], "File": "emmintrin4", "Func": "_mm_loadu_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10259, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", ".", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsFSHR", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ")", ";", "unsigned", "SHDOp", "=", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "SHDOp", ",", "DL", ",", "VT", ",", "Op0", ","], "ground_truth": ["Op1", ",", "Amt", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10260, "Length": 213, "Cover_Rate": 0.848605577689243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "!=", "indirect_branch_keep", "&&", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "!=", "indirect_branch_thunk_extern", ")", "&&", "(", "flag_cf_protection", "&", "CF_RETURN", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "==", "indirect_branch_unset", ")", "{", "tree", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ";", "if", "(", "attr", "!=", "NULL", ")", "{", "tree", "args", "=", "TREE_VALUE", "(", "attr", ")", ";", "if", "(", "args", "==", "NULL", ")", "gcc_unreachable", "(", ")", ";", "tree", "cst", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_keep", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_thunk", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_thunk_inline", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_thunk_extern", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "cfun", "->", "machine", "->", "function_return_type", "=", "ix86_function_return", ";", "if", "(", "(", "ix86_cmodel", "==", "CM_LARGE", "||", "ix86_cmodel", "==", "CM_LARGE_PIC", ")", "&&", "(", "(", "cfun", "->", "machine", "->", "function_return_type", "==", "indirect_branch_thunk_extern", ")", "||", "(", "cfun", "->", "machine", "->", "function_return_type", "==", "indirect_branch_thunk", ")", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "(", "(", "cfun", "->", "machine", "->", "function_return_type", "==", "indirect_branch_thunk_extern", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_keep", "&&", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_thunk_extern", ")", "&&"], "ground_truth": ["(", "flag_cf_protection", "&", "CF_RETURN", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "i386-options", "Func": "ix86_set_indirect_branch_type", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10261, "Length": 284, "Cover_Rate": 0.5536062378167641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", "||", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "EVT", "ValTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Op", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "InArgsAddr", "=", "DAG", ".", "getFrameIndex", "("], "ground_truth": ["FI", ",", "ValTy", ")", ";"], "File": "MipsISelLowering (2)", "Func": "lowerADD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10262, "Length": 113, "Cover_Rate": 0.70625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SMIN", ":", "case", "TargetOpcode", "::", "G_SMAX", ":", "return", "TargetOpcode", "::", "G_SEXT", ";", "case", "TargetOpcode", "::", "G_UMIN", ":", "case", "TargetOpcode"], "ground_truth": ["::", "G_UMAX", ":"], "File": "AMDGPURegisterBankInfo10", "Func": "minMaxToExtend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10263, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SDImm", "=", "CurDAG", "->", "getTargetConstant", "(", "Inst", ".", "Imm", ",", "DL", ",", "XLenVT", ")", ";", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SDImm", ")", ";", "else", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SrcReg", ",", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "XLenVT", ")", ")", ";", "else", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", "||", "Inst", ".", "Opc", "==", "<STR_LIT>", "||", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Inst", ".", "Opc", ",", "DL", ",", "XLenVT", ",", "SrcReg", ",", "SrcReg", ")", ";", "else", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Inst", ".", "Opc", ",", "DL", ",", "XLenVT", ",", "SrcReg", ",", "SDImm", ")", ";", "SrcReg", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";", "}", "return"], "ground_truth": ["Result", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10264, "Length": 145, "Cover_Rate": 0.5967078189300411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PSPI", "->", "isConverting", "(", "MF", ")", "&&", "STC", ".", "enableBundling", "(", "TM", ".", "getOptLevel", "(", ")", ")", ")", "{", "SPBlocks", "+=", "MF", ".", "size", "("], "ground_truth": [")", ";"], "File": "PatmosSPBundling1", "Func": "runOnMachineFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10265, "Length": 29, "Cover_Rate": 0.3972602739726027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "A2_addh_l16_hl", ":", "case", "A2_addh_l16_sat_hl", ":", "case", "A2_subh_l16_hl", ":", "case", "A2_subh_l16_sat_hl", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_hl", ":", "case", "A2_addh_h16_sat_hl", ":", "case", "A2_combine_hl", ":", "case", "A2_subh_h16_hl", ":", "case", "A2_subh_h16_sat_hl", ":", "case", "M2_mpy_acc_hl_s0", ":", "case", "M2_mpy_acc_hl_s1", ":", "case", "M2_mpy_acc_sat_hl_s0", ":", "case", "M2_mpy_acc_sat_hl_s1", ":", "case", "M2_mpy_hl_s0", ":", "case", "M2_mpy_hl_s1", ":", "case", "M2_mpy_nac_hl_s0", ":", "case", "M2_mpy_nac_hl_s1", ":", "case", "M2_mpy_nac_sat_hl_s0", ":", "case", "M2_mpy_nac_sat_hl_s1", ":", "case", "M2_mpy_rnd_hl_s0", ":", "case", "M2_mpy_rnd_hl_s1", ":", "case", "M2_mpy_sat_hl_s0", ":", "case", "M2_mpy_sat_hl_s1", ":", "case", "M2_mpy_sat_rnd_hl_s0", ":", "case", "M2_mpy_sat_rnd_hl_s1", ":", "case", "M2_mpyd_acc_hl_s0", ":", "case", "M2_mpyd_acc_hl_s1", ":", "case", "M2_mpyd_hl_s0", ":", "case", "M2_mpyd_hl_s1", ":", "case", "M2_mpyd_nac_hl_s0", ":", "case", "M2_mpyd_nac_hl_s1", ":", "case", "M2_mpyd_rnd_hl_s0", ":", "case", "M2_mpyd_rnd_hl_s1", ":", "case", "M2_mpyu_acc_hl_s0", ":", "case", "M2_mpyu_acc_hl_s1", ":", "case", "M2_mpyu_hl_s0", ":", "case", "M2_mpyu_hl_s1", ":", "case", "M2_mpyu_nac_hl_s0", ":", "case", "M2_mpyu_nac_hl_s1", ":", "case", "M2_mpyud_acc_hl_s0", ":", "case", "M2_mpyud_acc_hl_s1", ":", "case", "M2_mpyud_hl_s0", ":", "case", "M2_mpyud_hl_s1", ":", "case", "M2_mpyud_nac_hl_s0", ":", "case", "M2_mpyud_nac_hl_s1", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_hh", ":", "case", "A2_addh_h16_sat_hh", ":", "case", "A2_combine_hh", ":", "case", "A2_subh_h16_hh", ":", "case", "A2_subh_h16_sat_hh", ":", "case", "M2_mpy_acc_hh_s0", ":", "case", "M2_mpy_acc_hh_s1", ":", "case", "M2_mpy_acc_sat_hh_s0", ":", "case", "M2_mpy_acc_sat_hh_s1", ":", "case", "M2_mpy_hh_s0", ":", "case", "M2_mpy_hh_s1", ":", "case", "M2_mpy_nac_hh_s0", ":", "case", "M2_mpy_nac_hh_s1", ":", "case", "M2_mpy_nac_sat_hh_s0", ":", "case", "M2_mpy_nac_sat_hh_s1", ":", "case", "M2_mpy_rnd_hh_s0", ":", "case", "M2_mpy_rnd_hh_s1", ":", "case", "M2_mpy_sat_hh_s0", ":", "case", "M2_mpy_sat_hh_s1", ":", "case", "M2_mpy_sat_rnd_hh_s0", ":", "case", "M2_mpy_sat_rnd_hh_s1", ":", "case", "M2_mpyd_acc_hh_s0", ":", "case", "M2_mpyd_acc_hh_s1", ":", "case", "M2_mpyd_hh_s0", ":", "case", "M2_mpyd_hh_s1", ":", "case", "M2_mpyd_nac_hh_s0", ":", "case", "M2_mpyd_nac_hh_s1", ":", "case", "M2_mpyd_rnd_hh_s0", ":", "case", "M2_mpyd_rnd_hh_s1", ":", "case", "M2_mpyu_acc_hh_s0", ":", "case", "M2_mpyu_acc_hh_s1", ":", "case", "M2_mpyu_hh_s0", ":", "case", "M2_mpyu_hh_s1", ":", "case", "M2_mpyu_nac_hh_s0", ":", "case", "M2_mpyu_nac_hh_s1", ":", "case", "M2_mpyud_acc_hh_s0", ":", "case", "M2_mpyud_acc_hh_s1", ":", "case", "M2_mpyud_hh_s0", ":", "case", "M2_mpyud_hh_s1", ":", "case", "M2_mpyud_nac_hh_s0", ":", "case", "M2_mpyud_nac_hh_s1", ":", "if", "(", "OpN", "==", "<NUM_LIT>", "||"], "ground_truth": ["OpN", "==", "<NUM_LIT>", ")", "{"], "File": "HexagonBitSimplify (2)", "Func": "getUsedBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10266, "Length": 365, "Cover_Rate": 0.402425578831312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "const", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "const", "unsigned", "Lo16", "=", "Imm", "&", "<NUM_LIT>", ";", "const", "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "const", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", ")", ";", "}", "MBB", ".", "erase", "("], "ground_truth": ["MI", ")", ";"], "File": "LEGInstrInfo1", "Func": "expandPostRAPseudo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10267, "Length": 127, "Cover_Rate": 0.4379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder"], "ground_truth": [")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "MCS51Disassembler", "Func": "decodeFWRdK", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10268, "Length": 44, "Cover_Rate": 0.3464566929133858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAbsMem", "(", "MI", ",", "opNum", ","], "ground_truth": ["O", ")", ";"], "File": "M680x0InstPrinter", "Func": "printAL8Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10269, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "FuncInfo", ".", "MF", "->", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "unsigned", "LdrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "const", "<ISA_LIT>BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>BaseRegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "<ISA_LIT>IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "<ISA_LIT>ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "MTI", ".", "getDestAlignment", "(", ")", ",", "MTI", ".", "getSourceAlignment", "(", ")", ")", ";", "if", "(", "<ISA_LIT>TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "<NUM_LIT>", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst"], "ground_truth": [">", "(", "I", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMFastISel19", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10270, "Length": 386, "Cover_Rate": 0.6892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "const1_rtx", "&&", "operands", "[", "<NUM_LIT>", "]", "!=", "constm1_rtx", ")", "return", "false", ";", "if", "(", "!", "ix86_expand_carry_flag_compare", "(", "code", ",", "op0", ",", "op1", ",", "&", "compare_op", ")", ")", "return", "false", ";", "code", "=", "GET_CODE", "(", "compare_op", ")", ";", "flags", "=", "XEXP", "(", "compare_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "flags", ")", "==", "CCFPmode", ")", "{", "fpcmp", "=", "true", ";", "code", "=", "ix86_fp_compare_code_to_integer", "(", "code", ")", ";", "}", "if", "(", "code", "!=", "LTU", ")", "{", "val", "=", "constm1_rtx", ";", "if", "(", "fpcmp", ")", "PUT_CODE", "(", "compare_op", ",", "reverse_condition_maybe_unordered", "(", "GET_CODE", "(", "compare_op", ")", ")", ")", ";", "else", "PUT_CODE", "(", "compare_op", ",", "reverse_condition", "(", "GET_CODE", "(", "compare_op", ")", ")", ")", ";", "}", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "code", "==", "LTU", ")", "==", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "insn", "=", "gen_subqi3_carry", ";", "break", ";", "case", "E_HImode", ":", "insn", "=", "gen_subhi3_carry", ";", "break", ";", "case", "E_SImode", ":", "insn", "=", "gen_subsi3_carry", ";", "break", ";", "case", "E_DImode", ":", "insn", "=", "gen_subdi3_carry", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "insn", "=", "gen_addqi3_carry"], "ground_truth": [";"], "File": "i3867", "Func": "ix86_expand_int_addcc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10271, "Length": 209, "Cover_Rate": 0.5887323943661972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "TII", "=", "(", "const", "<ISA_LIT>16InstrInfo", "*", ")", "STI", "->", "getInstrInfo", "(", ")", ";", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "PrescannedForConstants", ")", "prescanForConstants", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "(", "void", ")", "NoBRIters", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")"], "ground_truth": [")", ";"], "File": "MipsConstantIslandPass (2)2", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10272, "Length": 213, "Cover_Rate": 0.5035460992907801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "return_in_pc", ")", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "if", "(", "emit_update", ")", "{", "tmp", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "num_regs", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "offset_adj", ")", "=", "tmp", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "j", "<", "num_regs", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "rtx", "dwarf_reg", "=", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "if", "(", "arm_current_function_pac_enabled_p", "(", ")", "&&", "i", "==", "IP_REGNUM", ")", "dwarf_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "RA_AUTH_CODE", ")", ";", "if", "(", "(", "num_regs", "==", "<NUM_LIT>", ")", "&&", "emit_update", "&&", "!", "return_in_pc", ")", "{", "tmp", "=", "gen_frame_mem", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "tmp", "=", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "tmp", ")", ")", ";", "REG_NOTES", "(", "tmp", ")", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "dwarf_reg", ",", "dwarf", ")", ";", "return", ";", "}", "tmp", "=", "gen_rtx_SET", "(", "reg", ",", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "j", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "+", "emit_update", "+", "offset_adj", ")", "=", "tmp", ";", "if", "(", "i", "!=", "PC_REGNUM", ")", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "dwarf_reg", ",", "dwarf", ")", ";", "j", "++", ";", "}", "if", "(", "return_in_pc", ")", "par", "=", "emit_jump_insn", "(", "par", ")", ";", "else", "par", "=", "emit_insn", "(", "par", ")", ";", "REG_NOTES", "(", "par", ")", "="], "ground_truth": ["dwarf", ";"], "File": "arm1", "Func": "arm_emit_multi_reg_pop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10273, "Length": 265, "Cover_Rate": 0.6495098039215687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "ScaleOp", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "'#'", "<<", "(", "<NUM_LIT>", "-", "ScaleOp", "."], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "AArch64InstPrinter17", "Func": "printCVTFixedPosOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10274, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo"], "ground_truth": [")", "{"], "File": "AArch64FastISel (2)", "Func": "createFastISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10275, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Items", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Items", ".", "back", "(", ")", "->", "dump", "(", ")", ")", ";", "}", "Mask", "|=", "(", "<NUM_LIT>", "<<", "TI", "->", "getIndex", "(", ")"], "ground_truth": [")", ";"], "File": "ScalarToIRF", "Func": "add", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10276, "Length": 53, "Cover_Rate": 0.6883116883116883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ShiftRegBytes", "=", "TRI", "->", "getRegSizeInBits", "(", "ShiftRC", ")", "/", "<NUM_LIT>", ";", "unsigned", "DefSubRegImm", "=", "SubRegImms", "[", "Log2_32", "(", "DefRegBytes", ")", "]", ";", "unsigned", "StateReg", "=", "GetStateRegInRC", "(", "ShiftRC", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "DefRC", ")", ";", "DefOp", ".", "setReg", "(", "TmpReg", ")", ";", "unsigned", "ShiftInputReg", "=", "TmpReg", ";", "if", "(", "DefRegBytes", "!=", "ShiftRegBytes", ")", "{", "unsigned", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "ShiftRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "UndefReg", ")", ";", "ShiftInputReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "ShiftRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ShiftInputReg", ")", ".", "addReg", "(", "UndefReg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "DefSubRegImm", ")", ";", "}", "unsigned", "ShiftedReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "ShiftRC", ")", ";", "auto", "Shift1I", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "ShiftOpCode", ")", ",", "ShiftedReg", ")", ".", "addReg", "(", "ShiftInputReg", ")", ".", "addReg", "(", "StateReg", ")", ";", "(", "void", ")", "Shift1I", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Shift1I", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "DefRegBytes", "==", "ShiftRegBytes", ")", "{", "ShiftInputReg", "=", "ShiftedReg", ";", "auto", "Shift2I", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "ShiftOpCode", ")", ",", "OldDefReg", ")", ".", "addReg", "(", "ShiftInputReg", ")", ".", "addReg", "(", "StateReg", ")", ";", "(", "void", ")", "Shift2I"], "ground_truth": [";"], "File": "X86SpeculativeLoadHardening13", "Func": "hardenPostLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10277, "Length": 251, "Cover_Rate": 0.3209718670076726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "DLXRegisterInfo", "Func": "getFrameRegister", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10278, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmulxsf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon3_vmulxs_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10279, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Buffer", ";", "{", "raw_string_ostream", "TempStream", "(", "Buffer", ")", ";", "RawPrinter", "->", "printInst", "(", "MI", ",", "TempStream", ",", "<STR_LIT>", ",", "STI", ")", ";", "}", "StringRef", "Contents", "(", "Buffer", ")", ";", "auto", "PacketBundle", "=", "Contents", ".", "rsplit", "(", "'\\n'", ")", ";", "auto", "HeadTail", "=", "PacketBundle", ".", "first", ".", "split", "(", "'\\n'", ")", ";", "auto", "Preamble", "=", "<STR_LIT>", ";", "auto", "Separator", "=", "<STR_LIT>", ";", "while", "(", "!", "HeadTail", ".", "first", ".", "empty", "(", ")", ")", "{", "O", "<<", "Separator", ";", "StringRef", "Inst", ";", "auto", "Duplex", "=", "HeadTail", ".", "first", ".", "split", "(", "'\\v'", ")", ";", "if", "(", "!", "Duplex", ".", "second", ".", "empty", "(", ")", ")", "{", "O", "<<", "Duplex", ".", "first", "<<", "<STR_LIT>", ";", "Inst", "=", "Duplex", ".", "second", ";", "}", "else", "Inst", "=", "Duplex", ".", "first", ";", "O", "<<"], "ground_truth": ["Preamble", ";"], "File": "HexagonInstPrinter14", "Func": "printInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10280, "Length": 133, "Cover_Rate": 0.6244131455399061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "Bits", ">>", "<NUM_LIT>", ";", "if", "(", "DecodeGR16RegisterClass", "(", "MI", ",", "Reg", ",", "Address", ",", "Decoder", ")", "!=", "MCDisassembler", "::", "Success", ")", "return", "MCDisassembler", "::", "Fail", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "int16_t", ")", "Imm"], "ground_truth": [")", ")", ";"], "File": "MSP430Disassembler2", "Func": "DecodeMemOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10281, "Length": 44, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddpd512_maskz", "(", "-", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")"], "ground_truth": ["__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_maskz_fnmadd_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10282, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", ")", ";", "int", "SplitIdx", "=", "<NUM_LIT>", ";", "for", "(", "EVT", "VT", ":", "SplitVTs", ")", "{", "Register", "Reg", "=", "OrigArg", ".", "Regs", "[", "SplitIdx", "]", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "if", "(", "OrigArgIdx", "==", "AttributeList", "::", "ReturnIndex", "&&", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "{", "VT", "=", "ExtVT", ";", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "LLTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "MVT", "RegVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "Reg", ",", "Ty", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "++", "SplitIdx", ";", "continue", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "Type", "*", "PartTy", "=", "EVT", "(", "RegVT", ")", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "PartLLT", "=", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i"], "ground_truth": [")", "{"], "File": "AMDGPUCallLowering30", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10283, "Length": 345, "Cover_Rate": 0.6941649899396378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mbb1", "->", "insertAfter", "(", "bundleWith", ",", "inst", ")", ";", "}", "}", ";", "auto", "moveNextInstruction", "=", "[", "&", "]", "(", "unsigned", "movedInstructions", ")", "{", "auto", "mbb1next", "=", "mbb1", "->", "instr_begin", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "movedInstructions", ";", "i", "++", ")", "{", "mbb1next", "++", ";", "mbb1next", "++", ";", "}", "moveInstruction", "(", "mbb1next", ")", ";", "}", ";", "int", "nrMbb1Instrs", "=", "numberOfInstructions", "(", "mbb1", ")", ";", "if", "(", "nrMbb1Instrs", ">", "numberOfInstructions", "(", "mbb2", ")", ")", "{", "for", "(", "auto", "movedInstructions", "=", "<NUM_LIT>", ";", "mbb2", "->", "instr_begin", "(", ")", "!=", "mbb2", "->", "getFirstInstrTerminator", "(", ")", ";", "movedInstructions", "++", ")", "{", "moveNextInstruction", "(", "movedInstructions", ")", ";", "}", "}", "else", "{", "for", "(", "auto", "movedInstructions", "=", "<NUM_LIT>", ";", "movedInstructions", "<", "nrMbb1Instrs", ";", "movedInstructions", "++", ")", "{", "moveNextInstruction", "(", "movedInstructions", ")", ";", "}", "while", "(", "mbb2", "->", "instr_begin", "(", ")", "!=", "mbb2", "->", "getFirstInstrTerminator", "(", ")", ")", "{", "auto", "inst", "=", "&", "(", "*", "mbb2", "->", "instr_begin", "(", ")", ")", ";", "mbb2", "->", "remove", "("], "ground_truth": ["inst", ")", ";"], "File": "PatmosSPBundling", "Func": "mergeMBBs", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10284, "Length": 167, "Cover_Rate": 0.4785100286532951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshld_u64", "(", "uint64_t", "__a", ","], "ground_truth": ["int64_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vrshld_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10285, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OffsetOpIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "addr", ")", ";", "int", "RegOpIdx", "=", "OffsetOpIdx", "+", "<NUM_LIT>", ";", "int", "ChanOpIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "chan", ")", ";", "if", "(", "isRegisterLoad", "(", "*", "MI", ")", ")", "{", "int", "DstOpIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "dst", ")", ";", "unsigned", "RegIndex", "=", "MI", "->", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", "->", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", "->", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "<STR_LIT>", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ")", ";", "}", "else", "{", "buildIndirectRead", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "Address", ",", "OffsetReg", ")", ";", "}", "}", "else", "if", "(", "isRegisterStore", "(", "*", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "val", ")", ";", "unsigned", "RegIndex", "=", "MI", "->", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", "->", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel"], "ground_truth": [")", ";"], "File": "AMDGPUInstrInfo", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10286, "Length": 241, "Cover_Rate": 0.6342105263157894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "VTSDNode", "*", "T", "=", "cast", "<", "VTSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "T", "->", "getVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "NumBits", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "Mask", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "Mask", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "&", "Mask", ")", "==", "<NUM_LIT>", ")", "{", "Src", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "&", "Mask", ")", "==", "<NUM_LIT>", ")", "{", "Src", "=", "Val", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG27", "Func": "keepsLowBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10287, "Length": 294, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "StoreI", ";", "if", "(", "findMatchingStore", "(", "MBBI", ",", "LdStLimit", ",", "StoreI", ")", ")", "{", "++", "NumLoadsFromStoresPromoted", ";", "MBBI", "=", "promoteLoadFromStore", "(", "MBBI", ","], "ground_truth": ["StoreI", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "tryToPromoteLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10288, "Length": 29, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "xstormy16_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args"], "ground_truth": ["(", "cum_v", ")", ";"], "File": "stormy16", "Func": "xstormy16_function_arg_advance", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10289, "Length": 22, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_shrdv_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrdv_v4di", "(", "(", "__v4di", ")", "__A", ","], "ground_truth": ["(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__C", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_shrdv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10290, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_shldv_epi16", "(", "__mmask16", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ",", "__m256i", "__D", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpshldv_v16hi_maskz", "(", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")"], "ground_truth": ["__C", ",", "(", "__v16hi", ")", "__D", ",", "(", "__mmask16", ")", "__A", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_maskz_shldv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10291, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setTmpSize", "(", "unsigned", "Size"], "ground_truth": [")", "{"], "File": "PIC16MachineFunctionInfo", "Func": "setTmpSize", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10292, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass"], "ground_truth": ["(", ")", "{"], "File": "PPCTargetMachine18", "Func": "addPreEmitPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10293, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DescVec", "=", "(", "DescriptorVec"], "ground_truth": ["*", ")", "FI", ";"], "File": "JVMInstPrinter", "Func": "SetFunctionInfo", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10294, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImmWithLSL", "(", ")", ")", "return", "false", ";", "if", "(", "ImmWithLSL", ".", "ShiftAmount", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ImmWithLSL", ".", "ShiftAmount", ">=", "RegWidth", ")", "return", "false", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "Modifier", ";", "if", "(", "isNonConstantExpr", "(", "ImmWithLSL", ".", "Val", ","], "ground_truth": ["Modifier", ")", ")", "{"], "File": "AArch64AsmParser20", "Func": "isMoveWideImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10295, "Length": 51, "Cover_Rate": 0.35664335664335667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "JumpTableSDNode", "*", "N", "=", "cast", "<", "JumpTableSDNode"], "ground_truth": [">", "(", "Op", ")", ";"], "File": "NyuziISelLowering", "Func": "LowerJumpTable", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10296, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo"], "ground_truth": ["(", ")", ")", ";"], "File": "Mips16FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10297, "Length": 35, "Cover_Rate": 0.33653846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AluIter", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineOperand", "&", "Dest", "=", "AluIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Op1", "=", "AluIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Op2", "=", "AluIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isSameOperand", "(", "Dest", ",", "Base", ")", "||", "!", "isSameOperand", "(", "Dest", ",", "Op1", ")", ")", "return", "false", ";", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "if", "(", "Offset", ".", "isReg", "(", ")", "&&", "Offset", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Offset", ".", "isImm", "(", ")", "&&", "(", "(", "Offset", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "(", "(", "IsSpls", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Op2", ".", "getImm", "(", ")", ")", ")", "||", "(", "!", "IsSpls", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Op2", ".", "getImm", "(", ")", ")", ")", ")", ")", "||", "Offset", ".", "getImm", "(", ")", "==", "Op2", ".", "getImm", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Op2", ".", "isReg", "(", ")", ")", "{", "if", "(", "Offset", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "Offset", ".", "getReg", "(", ")", ")", "return", "true", ";", "}", "else", "return"], "ground_truth": ["false", ";"], "File": "DLXMemAluCombiner", "Func": "isSuitableAluInstr", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10298, "Length": 204, "Cover_Rate": 0.8793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "True", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "False", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "MinMax", "=", "LowerMinMax", "(", "Op", ",", "DAG", ")", ";", "if", "(", "MinMax", ".", "getNode", "(", ")", ")", "{", "return", "MinMax"], "ground_truth": [";"], "File": "SIISelLowering102", "Func": "LowerSELECT_CC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10299, "Length": 77, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Opcode", "=", "AMDGPU", "::", "V_MOV_B32_e32", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "Opcode", "=", "AMDGPU", "::", "COPY", ";", "}", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "Opcode", "=", "AMDGPU", "::", "S_MOV_B32", ";", "}", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ",", "VRC", ")", ")", "{", "VRC", "=", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "}"], "ground_truth": ["else", "{"], "File": "SIInstrInfo116", "Func": "legalizeOpWithMove", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10300, "Length": 90, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "BB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getPersonalityFn", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "BB"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)2", "Func": "EmitLoweredCatchRet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10301, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestLo", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DestLo", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "DestLo", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLoReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "DestHi", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addUse", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addUse", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewLoReg", ")", ".", "addReg", "(", "NewHiReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "DoneBB", ")", ";", "computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "StoreBB", ")", ";", "computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "LoadCmpBB"], "ground_truth": [")", ";"], "File": "AArch64ExpandPseudoInsts (2)1", "Func": "expandCMP_SWAP_128", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10302, "Length": 412, "Cover_Rate": 0.5674931129476584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LoopPreIncPrep", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "&", "TM", ")", "{", "initialize<ISA_LIT>LoopPreIncPrepPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")"], "ground_truth": [")", ";"], "File": "PPCLoopPreIncPrep", "Func": "PPCLoopPreIncPrep", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10303, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CantUseSP", "(", "const", "MachineFrameInfo", "&", "MFI", ")", "{", "return", "MFI", ".", "hasVarSizedObjects", "(", ")"], "ground_truth": ["||", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", ";"], "File": "M680x0RegisterInfo", "Func": "CantUseSP", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10304, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comle_epu32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomleud", "(", "(", "__v4si", ")", "__A", ","], "ground_truth": ["(", "__v4si", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comle_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10305, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTLZ_ZERO_UNDEF", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREADCYCLECOUNTER", "(", "Op", ","], "ground_truth": ["Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering142", "Func": "LowerOperation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10306, "Length": 390, "Cover_Rate": 0.4328523862375139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "B", "=", "*", "MI", ".", "getParent", "(", ")", ";", "assert", "(", "MI", ".", "isBundledWithPred", "(", ")", ")", ";", "if", "(", "MI", ".", "isBundledWithSucc", "(", ")", ")", "{", "MI", ".", "clearFlag", "(", "MachineInstr", "::", "BundledSucc", ")", ";", "MI", ".", "clearFlag", "(", "MachineInstr", "::", "BundledPred", ")", ";", "}", "else", "{", "MI", ".", "unbundleFromPred", "(", ")", ";", "}", "B", ".", "splice", "(", "InsertPt", ",", "&", "B", ",", "MI", ".", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "BundleIt", ".", "getInstrIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "B", ".", "instr_end", "(", ")", ";", "unsigned", "Size", "=", "<NUM_LIT>", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "++", "Size", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "BundleIt", ";", "MachineBasicBlock", "::", "iterator", "NextIt", "=", "std", "::", "next", "(", "BundleIt", ")", ";", "MachineInstr", "&", "SingleI", "=", "*", "BundleIt", "->", "getNextNode"], "ground_truth": ["(", ")", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "moveInstrOut", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10307, "Length": 153, "Cover_Rate": 0.6681222707423581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ENCODING_CW", ":", "case", "ENCODING_CD", ":", "case", "ENCODING_CP", ":", "case", "ENCODING_CO", ":", "case", "ENCODING_CT", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "ENCODING_IB", ":", "case", "ENCODING_IW", ":", "case", "ENCODING_ID", ":", "case", "ENCODING_IO", ":", "case", "ENCODING_Iv", ":", "case", "ENCODING_Ia", ":", "translateImmediate", "(", "mcInst", ",", "insn", ".", "immediates", "[", "insn", ".", "numImmediatesTranslated", "++", "]", ",", "operand", ",", "insn", ")", ";", "return", "false", ";", "case", "ENCODING_RB", ":", "case", "ENCODING_RW", ":", "case", "ENCODING_RD", ":", "case"], "ground_truth": ["ENCODING_RO", ":"], "File": "X86Disassembler16", "Func": "translateOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10308, "Length": 75, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBDAddr64Disp12", "("], "ground_truth": [")", "const", "{"], "File": "SystemZAsmParser2", "Func": "isBDAddr64Disp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10309, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "Pmode", ",", "CRX_STRUCT_VALUE_REGNUM"], "ground_truth": [")", ";"], "File": "crx", "Func": "crx_struct_value_rtx", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10310, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "writeDIArgList", "(", "const", "DIArgList", "*", "N", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Record", ",", "unsigned", "Abbrev", ")", "{", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeDIArgList", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10311, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")"], "ground_truth": ["const", "{"], "File": "AVRMCExpr", "Func": "visitUsedExpr", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10312, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "movImm32", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "DstReg", ",", "uint64_t", "Val", ",", "MachineInstr", "::", "MIFlag", "Flag", ")", "const", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Hi20", "=", "(", "(", "Val", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint64_t", "Lo12", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Val", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "Hi20", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Lo12"], "ground_truth": [")", ".", "setMIFlag", "(", "Flag", ")", ";"], "File": "RISCVInstrInfo52", "Func": "movImm32", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10313, "Length": 132, "Cover_Rate": 0.9635036496350365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT"], "ground_truth": ["LHSTy", ")", "const", "{"], "File": "XNCMISelLowering", "Func": "getShiftAmountTy", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10314, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size2", "=", "Bytes", "-", "Size1", ";", "SDValue", "Chain1", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size1", ",", "Alignment", ".", "value", "(", ")", ",", "DstPtrInfo", ")", ";", "if", "(", "Size2", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Size1", ",", "DL", ",", "PtrVT", ")", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "Size1", ")", ";", "SDValue", "Chain2", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size2", ",", "std", "::", "min", "(", "(", "unsigned", ")", "Alignment", ".", "value", "(", ")", ",", "Size1", ")", ",", "DstPtrInfo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "else", "{", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Chain1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst", ",", "DstPtrInfo", ",", "Alignment", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "SDValue", "Dst2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "Chain2", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst2", ",", "DstPtrInfo", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "assert", "(", "Bytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "*", "CByte", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Byte", ")", ";", "if", "(", "CByte", "&&", "CByte", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "emitMemMem", "(", "DAG"], "ground_truth": [",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Dst", ",", "Bytes", ")", ";"], "File": "SystemZSelectionDAGInfo", "Func": "EmitTargetCodeForMemset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10315, "Length": 295, "Cover_Rate": 0.5383211678832117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockWaitcntBrackets", "(", ")", ":", "WaitAtBeginning", "(", "false", ")", ",", "RevisitLoop", "(", "false", ")", ",", "ValidLoop", "(", "false", ")", ",", "MixedExpTypes", "(", "false", ")", ",", "LoopRegion", "(", "NULL", ")", ",", "PostOrder", "(", "<NUM_LIT>", ")", ",", "Waitcnt", "(", "NULL", ")", ",", "VgprUB", "(", "<NUM_LIT>", ")", ",", "SgprUB", "(", "<NUM_LIT>", ")", "{", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT"], "ground_truth": [";", "T", "<", "NUM_INST_CNTS", ";"], "File": "SIInsertWaitcnts20", "Func": "BlockWaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10316, "Length": 61, "Cover_Rate": 0.648936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLastComment", "(", "const", "std", "::", "string", "&"], "ground_truth": ["comment", ")", "{"], "File": "TVMStackFixup", "Func": "setLastComment", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10317, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "TFmode", "&&", "!", "(", "TARGET_ARCH64", "&&", "TARGET_HARD_QUAD", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_ARCH32", "&&", "!", "optimize", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "USE_AS_OFFSETABLE_LO10", "&&", "GET_CODE", "(", "rs1", ")", "==", "LO_SUM", "&&", "TARGET_ARCH64", "&&", "!", "TARGET_CM_MEDMID", "&&", "RTX_OK_FOR_OLO10_P", "(", "rs2", ",", "mode", ")", ")", "{", "rs2", "=", "NULL", ";", "imm1", "=", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", ";", "rs1", "=", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "imm1", ")", "||", "(", "GET_CODE", "(", "rs1", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "rs1", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "rs1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "imm1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "imm1", ")", "||", "(", "GET_CODE", "(", "rs1", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "rs1", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TFmode", "&&", "TARGET_ARCH32", ")", "return", "<NUM_LIT>", ";", "if", "(", "reload_in_progress", "&&", "GET_CODE", "(", "rs1", ")", "==", "HIGH", "&&", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", "==", "imm1", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "rs1", ")", "==", "SUBREG", ")", "rs1", "=", "SUBREG_REG", "(", "rs1", ")", ";", "if", "(", "!", "REG_P", "(", "rs1", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs2", ")", "{", "if", "(", "GET_CODE", "(", "rs2", ")", "==", "SUBREG", ")", "rs2", "=", "SUBREG_REG", "(", "rs2", ")", ";", "if", "(", "!", "REG_P", "(", "rs2", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "strict", ")", "{", "if", "(", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "rs1", ")", ")", "||", "(", "rs2", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "rs2", ")", ")", ")"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "sparc_legitimate_address_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10318, "Length": 323, "Cover_Rate": 0.4771048744460857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "Num", ",", "Subtarget", ")", ";", "return", ";", "}", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "("], "ground_truth": ["CurSled", ")", ";"], "File": "X86MCInstLower107", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10319, "Length": 44, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "readInstruction32", "(", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "uint64_t", "&", "Size", ",", "uint32_t", "&", "Insn", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes"], "ground_truth": ["[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "File": "ARCDisassembler", "Func": "readInstruction32", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10320, "Length": 64, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind"], "ground_truth": ["]", ";"], "File": "WebAssemblyAsmBackend13", "Func": "getFixupKindInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10321, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set_ss", "(", "float", "__F", ")", "{", "return", "__extension__", "(", "__m128", ")", "(", "__v4sf", ")", "{", "__F"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "xmmintrin", "Func": "_mm_set_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10322, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "flag_pic", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "flag_pic", "&&", "(", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "||", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ")", "debug_rtx", "(", "insn", ")", ";", "return", "<STR_LIT>", ";", "case", "E_HImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "E_QImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "vax", "Func": "vax_output_int_add", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10323, "Length": 343, "Cover_Rate": 0.30246913580246915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rl78_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE"], "ground_truth": ["(", "ret_type", ")", ";"], "File": "rl78", "Func": "rl78_function_value", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10324, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "VEFrameLowering10", "Func": "emitPrologueInsns", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10325, "Length": 89, "Cover_Rate": 0.3771186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_m_n_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqsubq_m_n_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqsubq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10326, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S256_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S128_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S64_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S32_RESTORE", ":", "{", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "i", ")", ";", "bool", "isM0", "=", "SubReg", "==", "AMDGPU", "::", "M0", ";", "struct", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "MFI", "->", "getSpilledReg", "(", "MF", ",", "Index", ",", "i", ")", ";", "if", "(", "Spill", ".", "VGPR", "==", "AMDGPU", "::", "NoRegister", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "isM0", ")", "SubReg", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "MI", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "isM0", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "SubReg", ")", ";", "}", "}", "TII", "->", "insertNOPs", "(", "MI", ",", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V512_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V256_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V128_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V96_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V64_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V32_SAVE", ":", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V32_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V64_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V96_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V128_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V256_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V512_RESTORE", ":", "{", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "dst", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ";", "FIOp", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "TII", "->", "isImmOperandLegal", "(", "MI"], "ground_truth": [",", "FIOperandNum", ",", "FIOp", ")", ")", "{"], "File": "SIRegisterInfo105", "Func": "eliminateFrameIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10327, "Length": 518, "Cover_Rate": 0.5794183445190156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "PredicateValue", "=", "PredDef", "->", "getOperand", "(", "DefiningValueNo", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";", "}", "if", "(", "PredicateValue", "!=", "InvertedPolarity", ")", "{", "I", ".", "getOperand", "(", "PredRegLoc", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "I", ".", "getOperand", "(", "PredRegLoc", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "isDstFullyWritten", "(", "I", ")", ")", "{", "unsigned", "IncomeReg", "=", "I", ".", "getOperand", "(", "IncomeArg", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "IncomeDef", "=", "MRI", "->", "getVRegDef", "(", "IncomeReg", ")", ";", "if", "(", "IncomeDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Register", "ireg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "ireg", ".", "isVirtual", "(", ")", ")", "{", "RC", "=", "MRI", "->", "getRegClass", "(", "ireg", ")", ";", "}", "else", "{", "RC", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", "->", "getClassOfPhysicalRegister", "(", "ireg", ",", "*", "TRI", ")", ";", "}", "unsigned", "Undef", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "(", "I", ".", "getParent", "(", ")", ")", ",", "&", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Undef", ")", ";", "I", ".", "getOperand", "(", "IncomeArg", ")", ".", "setReg", "(", "Undef", ")", ";", "}", "}", "++", "NumReplaced", ";", "}", "else", "{", "unsigned", "NIn", "=", "IncomeArg", ";", "for", "(", "MachineOperand", "&", "D", ":", "I", ".", "defs", "(", ")", ")", "{", "assert", "(", "D", ".", "isReg", "(", ")", ")", ";", "unsigned", "OldReg", "=", "D", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "I", ".", "getOperand", "(", "NIn", ")", ".", "getReg", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "OldReg", ",", "NewReg", ")", ";", "++", "NIn", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "++", "NumRemoved"], "ground_truth": [";"], "File": "TPCPredicateOptimizer", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10328, "Length": 316, "Cover_Rate": 0.46266471449487556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<NUM_LIT>", ","], "ground_truth": ["Name", ")", ";"], "File": "ARMFastISel (2)1", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10329, "Length": 38, "Cover_Rate": 0.3838383838383838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_cvtsepi32_epi8", "(", "__m128i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_cvtsepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10330, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "DstRC", "==", "&", "AMDGPU", "::", "M0RegRegClass", ")", "return", "false", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ",", "SrcSubReg", ")", ";", "return", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", "->", "hasVGPRs"], "ground_truth": ["(", "SrcRC", ")", ";"], "File": "SIFixSGPRCopies15", "Func": "isVGPRToSGPRCopy", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10331, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Locals", ".", "push_back", "("], "ground_truth": ["VT", ")", ";"], "File": "TVMMachineFunctionInfo", "Func": "addLocal", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10332, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder"], "ground_truth": [")", ";"], "File": "XCoreDisassembler", "Func": "Decode2RUSInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10333, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{", "getStreamer", "(", ")", ".", "setAttributeItems", "(", "Attribute", ",", "IntValue", ",", "StringValue", ","], "ground_truth": ["true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10334, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RET_REG", "||", "(", "TARGET_SH2E", "&&", "regno"], "ground_truth": ["==", "FIRST_FP_RET_REG", ")", ";"], "File": "sh", "Func": "sh_function_value_regno_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10335, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DL", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrItins", "(", "&", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "setMCUseCFI", "("], "ground_truth": ["false", ")", ";"], "File": "HexagonTargetMachine25", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10336, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error_iterator", "errors_begin", "(", ")", "{", "return", "mErrors", ".", "begin"], "ground_truth": ["(", ")", ";"], "File": "HSAILMachineFunctionInfo", "Func": "errors_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10337, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size", "(", ")", "+", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size"], "ground_truth": ["(", ")", "+", "<NUM_LIT>", "+", "get_frame_size", "(", ")", ";"], "File": "pdp11", "Func": "pdp11_initial_elimination_offset", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10338, "Length": 40, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "createMemLibcall", "(", "MIRBuilder", ",", "*", "MIRBuilder", ".", "getMRI", "(", ")", ",", "MI", ")", "==", "LegalizerHelper", "::", "UnableToLegalize", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "default", ":", "break", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "X86LegalizerInfo17", "Func": "legalizeIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10339, "Length": 40, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGRRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "array_lengthof", "(", "GPRDecoderTable", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Register", "Reg", "=", "GPRDecoderTable", "["], "ground_truth": ["RegNo", "]", ";"], "File": "TL45Disassembler", "Func": "DecodeGRRegsRegisterClass", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10340, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter12", "Func": "getBranchTargetOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10341, "Length": 40, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_srav_epi32", "(", "__mmask16", "__U"], "ground_truth": [",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_srav_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10342, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering152", "Func": "isMaskedZeroUpperBitsvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10343, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "nds32_expand_setmem_unroll", "(", "dstmem", ",", "size", ",", "value", ",", "align", ",", "expected_align", ",", "expected_size", ")", ")", "return", "true", ";", "return", "nds32_expand_setmem_loop", "(", "dstmem", ",", "size", ","], "ground_truth": ["value", ")", ";"], "File": "nds32-memory-manipulation", "Func": "nds32_expand_setmem", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10344, "Length": 30, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShouldPreserveUseListOrder", ")", "return", ";", "std", "::", "stable_sort", "(", "Values", ".", "begin", "(", ")", "+", "CstStart", ",", "Values", ".", "begin", "(", ")", "+", "CstEnd", ",", "[", "this", "]", "(", "const", "std", "::", "pair", "<", "const", "Value", "*", ",", "unsigned", ">", "&", "LHS", ",", "const", "std", "::", "pair", "<", "const", "Value", "*", ",", "unsigned", ">", "&", "RHS", ")", "{", "if", "(", "LHS", ".", "first", "->", "getType", "(", ")", "!=", "RHS", ".", "first", "->", "getType", "(", ")", ")", "return", "getTypeID", "(", "LHS", ".", "first", "->", "getType", "(", ")", ")", "<", "getTypeID", "(", "RHS", ".", "first", "->", "getType", "(", ")", ")", ";", "return", "LHS", ".", "second", ">", "RHS", ".", "second", ";", "}", ")", ";", "std", "::", "stable_partition", "(", "Values", ".", "begin", "(", ")", "+", "CstStart", ",", "Values", ".", "begin", "(", ")"], "ground_truth": ["+", "CstEnd", ",", "isIntOrIntVectorValue", ")", ";"], "File": "DXILValueEnumerator", "Func": "OptimizeConstants", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10345, "Length": 135, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA"], "ground_truth": [".", "getLocVT", "(", ")", ",", "InFlag", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10346, "Length": 234, "Cover_Rate": 0.4119718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Imm"], "ground_truth": ["&", "<NUM_LIT>", ";"], "File": "ARMAddressingModes", "Func": "getSOImmValImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10347, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "switch", "(", "MF", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ")", "{", "case", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ":", "TII", "->", "insertNOPs", "(", "MI", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ":", "break", ";", "default", ":", "TII", "->", "insertNOPs", "(", "MI", ",", "<NUM_LIT>", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V512_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V256_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V128_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V96_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V64_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V32_SAVE", ":", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V32_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V64_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V96_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V128_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V256_RESTORE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_V512_RESTORE", ":", "{", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "dst", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*"], "ground_truth": ["MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";"], "File": "SIRegisterInfo81", "Func": "eliminateFrameIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10348, "Length": 349, "Cover_Rate": 0.3979475484606613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "parser", ")", ";", "parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "AssemblerOptions", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "AssemblerOptions", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CurrentFn", "="], "ground_truth": ["nullptr", ";"], "File": "MipsAsmParser71", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10349, "Length": 99, "Cover_Rate": 0.4479638009049774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ","], "ground_truth": ["OL", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "File": "BPFTargetMachine10", "Func": "BPFTargetMachine", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10350, "Length": 93, "Cover_Rate": 0.9489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Wd", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Fs", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wt1", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Wt2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt1", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt2", ")", ".", "addReg", "(", "Wt1", ")", ".", "addReg", "(", "Fs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "Wt2", ")"], "ground_truth": [".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "emitFILL_FD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10351, "Length": 155, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MergeInit", ")", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "("], "ground_truth": [")", ";"], "File": "AArch64StackTagging (2)", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10352, "Length": 13, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "for", "(", "unsigned", "IndexReg", ":", "<STR_LIT>", ")", "if", "(", "RI", ".", "isSubRegisterEq", "(", "IndexReg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "Z80oldInstrInfo", "Func": "isIndex", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10353, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "lc3", ">", "X", "(", "The<ISA_LIT>Target"], "ground_truth": [",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "LC3TargetInfo", "Func": "LLVMInitializeLC3TargetInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10354, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "static", "const", "unsigned", "Idxs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "}", ";", "assert", "(", "CI", ".", "Width", ">=", "<NUM_LIT>", "&&", "CI", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "<NUM_LIT>", "&&", "Paired", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "<NUM_LIT>", "]", "[", "Paired", ".", "Width", "-", "<NUM_LIT>", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "<NUM_LIT>", "]", ";", "}"], "ground_truth": ["else", "{"], "File": "SILoadStoreOptimizer45", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10355, "Length": 138, "Cover_Rate": 0.4524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "SyntaxVariant", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "JVMMCTargetDesc", "Func": "createMCInstPrinter", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10356, "Length": 37, "Cover_Rate": 0.7551020408163265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "&", "Base", "=", "LN", "->", "getBasePtr", "(", ")", ";", "const", "SDValue", "&", "Offset", "=", "LN", "->", "getOffset", "(", ")", ";", "if", "(", "Is<ISA_LIT>Global", "(", "Base", ")", ")", "{", "if", "(", "!", "Offset", "->", "isUndef", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "LN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LN", "->", "getChain"], "ground_truth": ["(", ")", ",", "Base", "}", ";"], "File": "WebAssemblyISelLowering48", "Func": "LowerLoad", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10357, "Length": 78, "Cover_Rate": 0.5234899328859061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset"], "ground_truth": [")", ")", ";"], "File": "MipsDisassembler29", "Func": "DecodeMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10358, "Length": 119, "Cover_Rate": 0.7880794701986755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_minsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U"], "ground_truth": [",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_min_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10359, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "("], "ground_truth": [")", ";"], "File": "Mips16FrameLowering21", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10360, "Length": 65, "Cover_Rate": 0.48872180451127817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "MorphToF128Reg", "(", "<ISA_LIT>Operand", "&", "Op", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "regIdx", "=", "Reg", "-"], "ground_truth": ["<STR_LIT>", ";"], "File": "VEAsmParser (2)", "Func": "MorphToF128Reg", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10361, "Length": 25, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_lane_u32", "(", "const", "uint32_t", "*", "__a", ",", "uint32x4x3_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "uint32x4x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "uint32x4x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev4si", "(", "(", "const", "__builtin_neon_si", "*"], "ground_truth": [")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld3q_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10362, "Length": 61, "Cover_Rate": 0.9104477611940298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", "->", "getMaxCallFrameSize", "(", ")", "+", "getStackAlignment", "(", ")", ")", "&&"], "ground_truth": ["!", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "MipsSEFrameLowering", "Func": "hasReservedCallFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10363, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "fn_type", "&", "ARC_FUNCTION_ILINK2", ")", "!=", "<NUM_LIT>", ")", "regno", "=", "ILINK2_REG", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ARC_NORMAL_P", "(", "fn_type", ")", "||", "ARC_NAKED_P", "(", "fn_type", ")", ")", "regno", "=", "RETURN_ADDR_REGNUM", ";", "gcc_assert", "(", "regno", "!=", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["regno", ";"], "File": "arc", "Func": "arc_return_address_register", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10364, "Length": 48, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_min_epu8", "(", "__m256i", "__W", ",", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pminub256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ","], "ground_truth": ["(", "__v32qi", ")", "__W", ",", "(", "__mmask32", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_min_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10365, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_max_epi8", "(", "__m128i", "__W", ",", "__mmask16", "__M", ",", "__m128i", "__A", ","], "ground_truth": ["__m128i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_max_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10366, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Memory"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "isMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10367, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_CONSTTABLE", ")", "mips_set_text_contents_type", "(", "asm_out_file", ",", "<STR_LIT>", ",", "XINT", "(", "XVECEXP"], "ground_truth": ["(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "FALSE", ")", ";"], "File": "mips6", "Func": "mips_final_prescan_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10368, "Length": 55, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitObjectArch", "(", "<STR_LIT>", "Value", ")", "{", "EmittedArch", "="], "ground_truth": ["Value", ";"], "File": "ARMELFStreamer12", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10369, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectAddrRiSpls", "(", "Addr", ",", "Base", ",", "Offset", ","], "ground_truth": ["AluOp", ",", "false", ")", ";"], "File": "DLXISelDAGToDAG", "Func": "selectAddrSpls", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10370, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vreinterpretv4hiv4hi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_u16_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10371, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SparcInstrInfo1", "Func": "isStoreToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10372, "Length": 68, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_lane_u64", "(", "uint64x2_t", "__a", ",", "const", "int", "__lane1", ",", "uint64x1_t", "__b", ",", "const", "int", "__lane2", ")", "{", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ","], "ground_truth": ["__a", ",", "__lane1", ")", ";"], "File": "arm", "Func": "neon4_vcopyq_lane_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10373, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumInputs", "=", "Inputs", ".", "size", "(", ")", ";", "if", "(", "NumInputs", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "RootVT", "=", "Root", ".", "getValueType", "(", ")", ";", "unsigned", "RootSizeInBits", "=", "RootVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RootSizeInBits", "%", "NumMaskElts", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "WideInputs", "(", "Inputs", ".", "begin", "(", ")", ",", "Inputs", ".", "end", "(", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Offsets", "(", "NumInputs", ",", "<NUM_LIT>", ")", ";", "unsigned", "WideSizeInBits", "=", "RootSizeInBits", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumInputs", ";", "++", "i", ")", "{", "SDValue", "&", "Src", "=", "WideInputs", "[", "i", "]", ";", "unsigned", "&", "Offset", "=", "Offsets", "[", "i", "]", ";", "Src", "=", "peekThroughBitcasts", "(", "Src", ")", ";", "EVT", "BaseVT", "=", "Src", ".", "getValueType", "(", ")", ";", "while", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Offset", "+=", "Src", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "WideSizeInBits", "=", "std", "::", "max", "(", "WideSizeInBits", ",", "(", "unsigned", ")", "Src", ".", "getValueSizeInBits", "(", ")", ")", ";", "assert", "(", "(", "Offset", "%", "BaseVT", ".", "getVectorNumElements", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Offset", "/=", "BaseVT", ".", "getVectorNumElements", "(", ")", ";", "Offset", "*=", "NumMaskElts", ";", "}", "if", "(", "llvm", "::", "all_of", "(", "Offsets", ",", "[", "]", "(", "unsigned", "Offset", ")", "{", "return", "Offset", "==", "<NUM_LIT>", ";", "}", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Scale", "=", "WideSizeInBits", "/", "RootSizeInBits", ";", "assert", "(", "(", "WideSizeInBits", "%", "RootSizeInBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "WideSVT", "=", "WideInputs", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "if", "(", "llvm", "::", "any_of", "(", "WideInputs", ",", "[", "&", "WideSVT", ",", "&", "DAG", "]", "(", "SDValue", "Op", ")", "{", "return", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", "||", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "WideSVT", ";", "}", ")", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineX86ShuffleChainWithExtract", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10374, "Length": 338, "Cover_Rate": 0.49779086892488955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "*", "x", ")", ")", "mips_sim_wait_reg", "(", "data", ",", "mips_sim_insn", ",", "*", "x", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "mips3", "Func": "mips_sim_wait_regs_2", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10375, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comeq_epi16", "(", "__m128i", "__A", ",", "__m128i"], "ground_truth": ["__B", ")", "{"], "File": "xopintrin", "Func": "_mm_comeq_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10376, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", "->", "getMaxCallFrameSize", "(", ")", ")", "&&", "!"], "ground_truth": ["MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "MipsSEFrameLowering14", "Func": "hasReservedCallFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10377, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_roundscale_round_ps", "(", "__m512", "__A", ",", "const", "int", "__imm", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_rndscaleps_mask", "(", "(", "__v16sf", ")", "__A", ",", "__imm", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "("], "ground_truth": [")", ",", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_roundscale_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10378, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getScratchReg", "(", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "!", "isLive", "(", "i", ")", ")", "return", "i", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86FloatingPoint21", "Func": "getScratchReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10379, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConstantIslands", "::", "isOffsetInRange", "(", "unsigned", "UserOffset", ",", "unsigned", "TrialOffset", ",", "unsigned", "MaxDisp", ",", "bool"], "ground_truth": ["NegativeOK", ")", "{"], "File": "MipsConstantIslandPass (2)1", "Func": "isOffsetInRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10380, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Position", ".", "Address", "+=", "Terminator", ".", "Size", ";", "if", "(", "AssumeRelaxed", ")", "Position", ".", "Address"], "ground_truth": ["+=", "Terminator", ".", "ExtraRelaxSize", ";"], "File": "SystemZLongBranch", "Func": "skipTerminator", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10381, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_cvttpd2dq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtt_roundpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10382, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "("], "ground_truth": [")", "const", "{"], "File": "Z80Operand", "Func": "getToken", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10383, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_cmpgt_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wcmpgtsh", "(", "(", "__v4hi", ")"], "ground_truth": ["__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_cmpgt_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10384, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "if", "(", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "OS", "<<", "'\\x90'", ";", "return", "true", ";", "}", "uint64_t", "MaxNopLength", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "MaxNopLength", "=", "<NUM_LIT>", ";", "do", "{", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "MaxNopLength", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "ThisNopLength", "-", "<NUM_LIT>", ";", "for", "(", "uint8_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Prefixes", ";", "i", "++", ")", "OS", "<<", "'\\x66'", ";", "const", "uint8_t", "Rest", "=", "ThisNopLength", "-", "Prefixes", ";", "if", "(", "Rest", "!=", "<NUM_LIT>", ")", "OS", ".", "write", "(", "Nops", "[", "Rest", "-", "<NUM_LIT>", "]", ",", "Rest", ")", ";", "Count", "-=", "ThisNopLength", ";", "}", "while", "(", "Count", "!=", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "X86AsmBackend92", "Func": "writeNopData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10385, "Length": 208, "Cover_Rate": 0.8489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getFrameIndexReferenceSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "int", "Adjustment", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FrameReg", "=", "TRI", "->", "getStackRegister", "("], "ground_truth": [")", ";"], "File": "X86FrameLowering101", "Func": "getFrameIndexReferenceSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10386, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCmseNSEntryFunction", "(", ")", "const", "{", "return"], "ground_truth": ["IsCmseNSEntry", ";"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSEntryFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10387, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "DestVecType", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "DestVecType", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "HasFullFP16", ")", "DestVecType", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "HasFullFP16", ")", "DestVecType", "=", "<STR_LIT>", ";", "else", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "CastOpc", "=", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10388, "Length": 191, "Cover_Rate": 0.6452702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "DemoteToDotOld", "(", "MachineInstr", "*", "MI", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "QII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "TII", ";", "int", "NewOpcode", "=", "GetDotOldOp", "(", "MI", "->", "getOpcode"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonVLIWPacketizer17", "Func": "DemoteToDotOld", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10389, "Length": 34, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "CN", "->", "getConstVal", "(", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CN", "->", "getAlignment", "(", ")", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering109", "Func": "LowerConstantPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10390, "Length": 82, "Cover_Rate": 0.36444444444444446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo"], "ground_truth": ["(", ")", "const", "{"], "File": "M680x0ISelDAGToDAG", "Func": "getInstrInfo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10391, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_reduce_ph", "(", "__m256h", "__A", ",", "int", "__B", ")", "{", "return", "__builtin_ia32_reduceph256_mask", "(", "__A", ",", "__B", ",", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_reduce_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10392, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printLeaMemReference", "(", "MI", ",", "OpNo", ",", "O"], "ground_truth": [")", ";"], "File": "X86ATTInstPrinter6", "Func": "printlea64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10393, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst4q_lane_bf16", "(", "bfloat16_t", "*", "__a", ",", "bfloat16x8x4_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "bfloat16x8x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__bu", "=", "{"], "ground_truth": ["__b", "}", ";"], "File": "arm", "Func": "neon1_vst4q_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10394, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVCSrcF16", "("], "ground_truth": [")", "const", "{"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10395, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BSel", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>BSelPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "RISCVBranchSelector", "Func": "RISCVBSel", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10396, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_n8_ex_to_ii_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_ALU", ":", "if", "(", "movd44_insn_p", "(", "producer", ")", ")", "def_reg", "=", "extract_movd44_odd_reg", "(", "producer", ")", ";", "else", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_MUL", ":", "case", "TYPE_MAC", ":", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "INSN_CODE", "(", "producer", ")", "==", "CODE_FOR_divmodsi4", "||", "INSN_CODE", "(", "producer", ")", "==", "CODE_FOR_udivmodsi4", ")", "def_reg", "=", "SET_DEST", "(", "parallel_element", "(", "producer", ",", "<NUM_LIT>", ")", ")", ";", "else", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "if", "(", "!", "post_update_insn_p", "(", "producer", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "nds32-pipelines-auxiliary5", "Func": "nds32_n8_ex_to_ii_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10397, "Length": 138, "Cover_Rate": 0.8466257668711656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSBinFormatELF"], "ground_truth": ["(", ")", ";"], "File": "MipsSubtarget (2)3", "Func": "isTargetELF", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10398, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_moveldup_ps", "(", "__mmask16", "__U"], "ground_truth": [",", "__m512", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_moveldup_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10399, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VGPR_MIN", "<=", "Val", "&&", "Val", "<=", "VGPR_MAX", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "VGPR_MIN", ")", ";", "}", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "<NUM_LIT>", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "if", "(", "TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "TTMP_MAX", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val"], "ground_truth": ["-", "TTMP_MIN", ")", ";"], "File": "AMDGPUDisassembler19", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10400, "Length": 77, "Cover_Rate": 0.41621621621621624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10401, "Length": 66, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10402, "Length": 106, "Cover_Rate": 0.5353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ".", "setHasTailCall", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "!", "isTailCall", "&&", "!", "isPatchPoint", "&&", "(", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "||", "Subtarget", ".", "isAIXABI", "(", ")", ")", ")", "{", "if", "(", "CallOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CallOpc", "=", "<STR_LIT>", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "insert", "(", "std", "::", "next", "(", "Ops", ".", "begin", "(", ")", ")", ",", "AddTOC", ")", ";", "}", "else", "if", "(", "CallOpc", "==", "<STR_LIT>", "&&", "!", "callsShareTOCBase", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "Callee", ",", "DAG", ".", "getTarget", "(", ")", ")", ")", "{", "CallOpc", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", "&&", "isFunctionGlobalAddress", "(", "Callee", ")", ")", "{", "GlobalAddressSDNode", "*", "G", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ";", "auto", "&", "Context", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ";", "const", "GlobalObject", "*", "GO", "=", "cast", "<", "GlobalObject", ">", "(", "G"], "ground_truth": ["->", "getGlobal", "(", ")", ")", ";"], "File": "PPCISelLowering171", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10403, "Length": 349, "Cover_Rate": 0.4169653524492234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "combineBinOpToReduce", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "return", "combineSelectAndUseCommutative", "(", "N", ","], "ground_truth": ["DAG", ",", "false", ")", ";"], "File": "RISCVISelLowering33", "Func": "performADDCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10404, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqq_u64", "(", "uint64x2_t", "__a", ",", "uint64x2_t", "__b", ")", "{", "return", "(", "__a", "==", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vceqq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10405, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TotalStallCycles", "=", "<NUM_LIT>", ";", "SmallSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "for", "(", "auto", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "SrcReg", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";", "if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks"], "ground_truth": [";"], "File": "GCNRegBankReassign11", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10406, "Length": 60, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MutableMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "MutableMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2"], "ground_truth": [",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";"], "File": "X86ISelLowering85", "Func": "lowerV8I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10407, "Length": 228, "Cover_Rate": 0.32340425531914896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "<ISA_LIT>FI", "->", "setISR", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ","], "ground_truth": ["RetOps", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "LowerInterruptReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10408, "Length": 43, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTargetWatchABI", "(", ")", "||", "(", "useWideStrideVFP", "(", ")", "&&", "!", "OptMinSize"], "ground_truth": [")", ";"], "File": "ARMSubtarget14", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10409, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_n_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ")", "{", "return", "__builtin_mve_vcmpgtq_n_sv4si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcmpgtq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10410, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_viwdupq_m_wb_u32", "(", "uint32x4_t", "__inactive", ",", "uint32_t", "*", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";", "uint32x4_t", "__res", "=", "__builtin_mve_viwdupq_m_n_uv4si", "(", "__inactive", ",", "*", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "=", "__builtin_mve_viwdupq_m_wb_uv4si", "(", "__inactive", ",", "*"], "ground_truth": ["__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_viwdupq_m_wb_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10411, "Length": 66, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsIndirect", ")", "{", "auto", "FnPtr", "=", "CallParams", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "CallParams", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "CallParams", ".", "addOperand", "(", "FnPtr", ")", ";", "}", "for", "(", "auto", "Def", ":", "CallResults", ".", "defs", "(", ")", ")", "MIB", ".", "add", "(", "Def", ")", ";", "if", "(", "IsIndirect", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "auto", "Use", ":", "CallParams", ".", "uses", "(", ")", ")", "MIB", ".", "add", "(", "Use", ")", ";", "BB", "->", "insert", "(", "CallResults", ".", "getIterator", "(", ")", ",", "MIB", ")", ";", "CallParams", ".", "eraseFromParent", "(", ")", ";", "CallResults", ".", "eraseFromParent", "(", ")", ";", "return", "BB"], "ground_truth": [";"], "File": "WebAssemblyISelLowering12", "Func": "LowerCallResults", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10412, "Length": 114, "Cover_Rate": 0.3787375415282392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "return", "new", "<ISA_LIT>FastISel", "(", "funcInfo"], "ground_truth": [",", "libInfo", ")", ";"], "File": "MipsFastISel", "Func": "createFastISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10413, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MFN", "=", "&", "MF", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MBPI", "=", "Enable<ISA_LIT>BP", "?", "&", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ":", "nullptr", ";", "Deleted", ".", "clear", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "I", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Changed", "|=", "visitLoop", "(", "*", "I", ")", ";", "Changed", "|=", "visitLoop", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "HexagonEarlyIfConv26", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10414, "Length": 118, "Cover_Rate": 0.7515923566878981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerDarwinGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "LowerELFGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering175", "Func": "LowerGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10415, "Length": 57, "Cover_Rate": 0.6705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "const_double_split", "(", "rtx", "x", ",", "HOST_WIDE_INT", "*", "p_high", ",", "HOST_WIDE_INT", "*", "p_low", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", ")", "{", "long", "t", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_TYPE", "rv", ";", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "DFmode", ":", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "x", ")", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "rv", ","], "ground_truth": ["t", ")", ";"], "File": "v8503", "Func": "const_double_split", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10416, "Length": 60, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpwssd_v4si", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B"], "ground_truth": [",", "(", "__v4si", ")", "__C", ")", ";"], "File": "avxvnniintrin", "Func": "_mm_dpwssd_avx_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10417, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "!", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "return", "true", ";", "}", "if", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_PAGEOFF", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_GOT_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12_NC", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12", "||", "ELFRefKind", "=="], "ground_truth": ["<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12_NC", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_LO12_NC", "||", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_LO12", ")", "{"], "File": "AArch64AsmParser (2)1", "Func": "isSymbolicUImm12Offset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10418, "Length": 91, "Cover_Rate": 0.6319444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "AlignmentIsAcceptable", "=", "[", "&", "]", "(", "EVT", "VT", ",", "Align", "AlignCheck", ")", "{", "if", "(", "Op", ".", "isAligned", "(", "AlignCheck", ")", ")", "return", "true", ";", "bool", "Fast", ";", "return", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ";", "}", ";", "if", "(", "CanUseNEON", "&&", "Op", ".", "isMemset", "(", ")", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "CanUseFP", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ","], "ground_truth": ["Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getOptimalMemOpType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10419, "Length": 122, "Cover_Rate": 0.5169491525423728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", "==", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Imm11", "=", "getT1Imm11", "("], "ground_truth": ["insn", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1Br", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10420, "Length": 34, "Cover_Rate": 0.33663366336633666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "startIdx", "<", "hvxInsts", ".", "size", "(", ")", ")", "{", "if", "(", "!", "hvxInsts", "[", "startIdx", "]", ".", "Units", ")", "return", "checkHVXPipes", "(", "hvxInsts", ",", "startIdx", "+", "<NUM_LIT>", ",", "usedUnits", ")", ";", "for", "(", "unsigned", "b", "=", "<NUM_LIT>", ";", "b", "<=", "<NUM_LIT>", ";", "b", "<<=", "<NUM_LIT>", ")", "{", "if", "(", "(", "hvxInsts", "[", "startIdx", "]", ".", "Units", "&", "b", ")", "==", "<NUM_LIT>", ")", "continue", ";", "unsigned", "allBits", "=", "makeAllBits", "(", "b", ",", "hvxInsts", "[", "startIdx", "]", ".", "Lanes", ")", ";", "if", "(", "(", "allBits", "&", "usedUnits", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "checkHVXPipes", "(", "hvxInsts", ",", "startIdx", "+", "<NUM_LIT>", ",", "usedUnits", "|", "allBits", ")", ")", "return", "true", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonShuffler11", "Func": "checkHVXPipes", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10421, "Length": 115, "Cover_Rate": 0.8455882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Reg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "It", "=", "find_if_not", "(", "MRI", ".", "reg_nodbg_instructions", "(", "Reg", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCopy", "(", ")", ";", "}", ")", ";", "if", "(", "It", "==", "MRI", ".", "reg_instr_nodbg_end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Def", "=", "&", "*", "It", ";", "}", "if", "(", "Def", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_CONSTANT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Val", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getLimitedValue", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64InstructionSelector67", "Func": "getConstantValueForReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10422, "Length": 150, "Cover_Rate": 0.8982035928143712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "RefinementSteps", "=", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")"], "ground_truth": [",", "VT", ",", "Operand", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "getRsqrtEstimate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10423, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "NI", "=", "MergeWithPrevious", "?", "nullptr", ":", "std", "::", "next", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "!", "MergeWithPrevious", "&&", "NI", "!=", "MBB", ".", "end", "(", ")", "&&", "NI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", "{", "return", "Offset", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "assert", "(", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", ";", "Offset", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "MergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "assert", "(", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", ";", "Offset", "-=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["PI", ")", ";"], "File": "M68kFrameLowering", "Func": "mergeSPUpdates", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10424, "Length": 181, "Cover_Rate": 0.6830188679245283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "GPU", ","], "ground_truth": ["StringRef", "FS", ")", "{"], "File": "HSAILSubtarget", "Func": "initializeSubtargetDependencies", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10425, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "LoopExitTerminator", ":", "LoopExit", "->", "terminators", "(", ")", ")", "{", "if", "(", "LoopExitTerminator", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit2", "=", "LoopExitTerminator", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanMove", ")", "{", "for", "(", "auto", "It", "=", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Preheader", "->", "getIterator", "(", ")", ";", "It", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Terminator", ".", "getOpcode", "(", ")", "!="], "ground_truth": ["<STR_LIT>", ")", "continue", ";"], "File": "ARMBlockPlacement3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10426, "Length": 153, "Cover_Rate": 0.30417495029821073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "TARGET_NODE_CASE", "(", "Lo", ")", "TARGET_NODE_CASE", "(", "Hi", ")", "TARGET_NODE_CASE", "(", "GETFUNPLT", ")", "TARGET_NODE_CASE", "(", "GETTLSADDR", ")", "TARGET_NODE_CASE", "(", "CALL", ")", "TARGET_NODE_CASE", "(", "RET_FLAG", ")", "TARGET_NODE_CASE", "(", "GLOBAL_BASE_REG", ")", "}", "return"], "ground_truth": ["nullptr", ";"], "File": "VEISelLowering13", "Func": "getTargetNodeName", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10427, "Length": 34, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rx_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPLEX_FLOAT", ")", "==", "(", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode2", ")", "=="], "ground_truth": ["MODE_COMPLEX_FLOAT", ")", ")", ";"], "File": "rx", "Func": "rx_modes_tieable_p", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10428, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst4q_s32", "(", "int32_t", "*", "__addr", ",", "int32x4x4_t", "__value", ")", "{", "union", "{", "int32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__i", "=", "__value", ";", "__builtin_mve_vst4qv4si", "(", "(", "__builtin_neon_si", "*", ")", "__addr"], "ground_truth": [",", "__rv", ".", "__o", ")", ";"], "File": "arm", "Func": "mve___arm_vst4q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10429, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBrList", "(", ")", "const", "{", "return", "Kind", "==", "BrList"], "ground_truth": [";"], "File": "WebAssemblyAsmParser (2)", "Func": "isBrList", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10430, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSATValidOnAVX512Subtarget", "(", "In", ".", "getValueType", "(", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "return", "detectUSatPattern", "(", "In", ",", "VT"], "ground_truth": [",", "DAG", ",", "DL", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "detectAVX512USatPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10431, "Length": 33, "Cover_Rate": 0.39759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s390_function_arg_advance", "(", "cum", ",", "arg", ")", ";", "if", "(", "!", "parm_rtx", ")", "continue", ";", "if", "(", "REG_P", "(", "parm_rtx", ")", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "int", "nregs", "=", "(", "size", "+", "UNITS_PER_LONG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_LONG", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "nregs", ";", "reg", "++", ")", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "reg", "+", "REGNO", "(", "parm_rtx", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "parm_rtx", ")", "==", "PARALLEL", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "parm_rtx", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "r", "=", "XEXP", "(", "XVECEXP", "(", "parm_rtx", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "r", ")", ")", ";", "gcc_assert", "(", "REG_NREGS", "(", "r", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", ";"], "File": "s3901", "Func": "s390_call_saved_register_used", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10432, "Length": 147, "Cover_Rate": 0.5157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Quotient_S_One", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Quotient", ",", "Quotient_A_One", ",", "<STR_LIT>", ")", ";", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Quotient_S_One", ",", "Div", ",", "<STR_LIT>", ")", ";", "SDValue", "Remainder_S_Den", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Remainder_A_Den", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Remainder", ",", "Remainder_S_Den", ",", "<STR_LIT>", ")", ";", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Remainder_A_Den", ",", "Rem", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Div", ",", "Rem"], "ground_truth": ["}", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10433, "Length": 234, "Cover_Rate": 0.3218707015130674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmp_epu16_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ",", "const", "int", "__P", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "__P", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_cmp_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10434, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "UseHVX", "=", "Subtarget", ".", "useHVXOps", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "NElts", "=", "Op", ".", "getNumOperands", "(", ")", ";", "SDValue", "Vec0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Vec0", ".", "getValueType", "(", ")", ";", "unsigned", "Width", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "NElts", "==", "<NUM_LIT>", ")", "{", "MVT", "ST", "=", "VecVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Vec0", ")", ";", "if", "(", "UseHVX", ")", "{", "assert", "(", "(", "Width", "==", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "Subtarget", ".", "useHVXSglOps", "(", ")", ")", "||", "(", "Width", "==", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "Subtarget", ".", "useHVXDblOps", "(", ")", ")", ")", ";", "SDValue", "Vec1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "OpTy", "=", "Subtarget", ".", "useHVXSglOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "ReTy", "=", "Subtarget", ".", "useHVXSglOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "B0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "Vec0", ")", ";", "SDValue", "B1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "Vec1", ")", ";", "SDValue", "VC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ReTy", ",", "B1", ",", "B0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VC", ")", ";", "}", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "C0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "C32", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "W", "=", "DAG", ".", "getConstant", "(", "Width", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "W", ",", "C32", ")", ";", "SDValue", "V", "=", "C0"], "ground_truth": [";"], "File": "HexagonISelLowering114", "Func": "LowerCONCAT_VECTORS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10435, "Length": 334, "Cover_Rate": 0.5318471337579618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld3rv4hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t"], "ground_truth": [")", "__builtin_aarch64_get_dregciv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld3_dup_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10436, "Length": 29, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aggrMemcpys", ".", "push_back", "(", "intr", ")", ";", "}", "}", "else", "{", "aggrMemcpys", ".", "push_back", "(", "intr", ")", ";", "}", "}", "else", "if", "(", "MemSetInst", "*", "memsetintr", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "II", ")", ")", "{", "Value", "*", "len", "=", "memsetintr", "->", "getLength", "(", ")", ";", "if", "(", "ConstantInt", "*", "len_int", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "len", ")", ")", "{", "if", "(", "len_int", "->", "getZExtValue", "(", ")", ">=", "MaxAggrCopySize", ")", "{", "aggrMemsets", ".", "push_back", "(", "memsetintr", ")", ";", "}", "}", "else", "{", "aggrMemsets", ".", "push_back", "(", "memsetintr", ")", ";", "}", "}", "}", "}", "if", "(", "(", "aggrLoads", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "aggrMemcpys", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "aggrMemsets", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "aggrLoads", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "LoadInst", "*", "load", "=", "aggrLoads", "[", "i", "]", ";", "StoreInst", "*", "store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "*", "load", "->", "user_begin", "(", ")", ")", ";", "Value", "*", "srcAddr", "=", "load", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "dstAddr", "=", "store", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "numLoads", "=", "DL", "->", "getTypeStoreSize", "(", "load", "->", "getType", "(", ")", ")", ";", "Value", "*", "len", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "numLoads", ")", ";", "convertTransferToLoop", "(", "store", ",", "srcAddr", ",", "dstAddr", ",", "len", ",", "load", "->", "isVolatile", "(", ")", ",", "store", "->", "isVolatile", "(", ")", ",", "Context", ",", "F", ")", ";", "store", "->", "eraseFromParent", "(", ")", ";", "load", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "aggrMemcpys", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MemTransferInst", "*", "cpy", "=", "aggrMemcpys", "["], "ground_truth": ["i", "]", ";"], "File": "NVPTXLowerAggrCopies1", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10437, "Length": 304, "Cover_Rate": 0.43490701001430615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF"], "ground_truth": [",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{"], "File": "CAHPAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10438, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresDiffExpressionRelocations", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "RISCVAsmBackend", "Func": "requiresDiffExpressionRelocations", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10439, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "decodeMFS", "(", "uint32_t", "insn", ")", "{", "switch", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "default", ":", "return", "UNSUPPORTED", ";", "case", "<NUM_LIT>", ":", "switch", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "default", ":", "return", "UNSUPPORTED", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "MBlazeDisassembler", "Func": "decodeMFS", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10440, "Length": 59, "Cover_Rate": 0.6020408163265306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "sibScale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "sibScale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "sibScale", "=", "<NUM_LIT>", ";", "break", ";", "}", "base", "=", "baseFromSIB", "(", "insn", "->", "sib", ")", "|", "(", "bFromREX", "(", "insn", "->", "rexPrefix", ")", "<<", "<NUM_LIT>", ")", ";", "switch", "(", "base", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "switch", "(", "modFromModRM", "(", "insn", "->", "modRM", ")", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_32", ";", "insn", "->", "sibBase", "=", "SIB_BASE_NONE", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_8", ";", "insn", "->", "sibBase", "=", "(", "SIBBase", ")", "(", "sibBaseBase", "+", "base", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_32", ";", "insn", "->", "sibBase", "=", "(", "SIBBase", ")", "(", "sibBaseBase", "+", "base", ")", ";", "break", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "X86DisassemblerDecoder3", "Func": "readSIB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10441, "Length": 145, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "StringRef", "Flags", "=", "<STR_LIT>", ",", "Reg", "=", "SpecialReg", ";", "if", "(", "Reg", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "Flags", "=", "<STR_LIT>", ";", "Reg", "=", "Reg", ".", "drop_back", "(", "<NUM_LIT>", ")", ";", "}", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "Reg", ",", "Flags", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "<STR_LIT>", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "<STR_LIT>", "||", "SpecialReg", "==", "<STR_LIT>", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "<STR_LIT>", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "ARMISelDAGToDAG106", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10442, "Length": 391, "Cover_Rate": 0.466030989272944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "CNVal", "=", "CN", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "int32_t", ")", "CNVal", "!=", "CNVal", ")", "return", "Val", ";", "if", "(", "Op", "==", "ADD", ")", "{", "if", "(", "(", "CNVal", "==", "<NUM_LIT>", ")", "||", "(", "CNVal", "==", "-", "<NUM_LIT>", ")", ")", "{", "Op", "=", "(", "CNVal", "==", "<NUM_LIT>", ")", "?", "INC", ":", "DEC", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "CNVal", "<", "<NUM_LIT>", ")", "{", "Op", "=", "SUB", ";", "CNVal", "=", "-", "CNVal", ";", "}", "}", "return", "CurDAG", "->", "getTargetConstant", "(", "CNVal"], "ground_truth": [",", "NVT", ")", ";"], "File": "X86ISelDAGToDAG150", "Func": "getAtomicLoadArithTargetConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10443, "Length": 90, "Cover_Rate": 0.33210332103321033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", ";", "HOST_WIDE_INT", "disp", ",", "offset", ";", "gcc_assert", "(", "MEM_P", "(", "ref", ")", ")", ";", "if", "(", "reload_in_progress", "&&", "!", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ")", "{", "base", "=", "find_replacement", "(", "&", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "base", ")", ")", ";", "}", "else", "base", "=", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "else", "disp", "=", "<NUM_LIT>", ";", "if", "(", "MEM_ALIGN", "(", "ref", ")", ">=", "<NUM_LIT>", ")", "offset", "=", "<NUM_LIT>", ";", "else", "offset", "=", "disp", "&", "<NUM_LIT>", ";", "gcc_assert", "(", "offset", "+", "GET_MODE_SIZE", "(", "GET_MODE", "(", "ref", ")", ")", "<=", "GET_MODE_SIZE", "(", "SImode", ")", ")", ";", "*", "paligned_mem", "=", "widen_memory_access", "(", "ref", ",", "SImode", ",", "-", "offset", ")", ";", "offset", "*="], "ground_truth": ["BITS_PER_UNIT", ";"], "File": "alpha4", "Func": "get_aligned_mem", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10444, "Length": 164, "Cover_Rate": 0.8723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple"], "ground_truth": ["(", ")", ".", "getOS", "(", ")", ")", ";"], "File": "Nios2AsmBackend", "Func": "createNios2AsmBackend", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10445, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOTTPREL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_CALL", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_DISP", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_HI16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_LO16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_PAGE", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_OFST", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GPREL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_LO", ":", "{", "if", "(", "<ISA_LIT>Expr", "->", "isGpOff", "(", ")", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "}", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "case", "<ISA_LIT>MCExpr", "::", "MEK_HIGHEST", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_HIGHER", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_HI", ":", "if", "(", "<ISA_LIT>Expr", "->", "isGpOff", "(", ")", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "}", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_PCREL_HI16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_PCREL_LO16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_TLSGD", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_TLSLDM", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_TPREL_HI", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_TPREL_LO", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "<ISA_LIT>Expr", ","], "ground_truth": ["MCFixupKind", "(", "FixupKind", ")", ")", ")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getExprOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10446, "Length": 353, "Cover_Rate": 0.4656992084432718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonCFGOptimizer34", "Func": "InvertAndChangeJumpTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10447, "Length": 43, "Cover_Rate": 0.3359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "PrevVTYPEImm", "=", "PrevVSETVLI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VTYPEImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "PrevAVLReg", "!=", "AVLReg", "||", "PrevVTYPEImm", "!=", "VTYPEImm", ")", "{", "PrevVSETVLI", "=", "&", "MI", ";", "continue", ";", "}", "if", "(", "AVLReg", "==", "<STR_LIT>", ")", "{", "Register", "PrevOutVL", "=", "PrevVSETVLI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OutVL", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "PrevOutVL", "==", "<STR_LIT>", "&&", "OutVL", "!=", "<STR_LIT>", ")", "{", "PrevVSETVLI", "=", "&", "MI", ";", "continue", ";", "}", "}", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "RISCVCleanupVSETVLI2", "Func": "runOnMachineBasicBlock", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10448, "Length": 108, "Cover_Rate": 0.38162544169611307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "Sym", "=", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Res", ",", "Four", ",", "getContext", "(", ")", ")", ";", "}", "return", "TargetLoweringObjectFileMachO", "::", "getTTypeGlobalReference", "(", "GV", ",", "Mang", ",", "MMI", ",", "Encoding"], "ground_truth": [",", "Streamer", ")", ";"], "File": "X86TargetObjectFile11", "Func": "getTTypeGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10449, "Length": 79, "Cover_Rate": 0.6583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "Register", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "Register", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "<STR_LIT>", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_LO", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_HI", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "GFX9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", "."], "ground_truth": ["addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering32", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10450, "Length": 324, "Cover_Rate": 0.6532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "RegName", "=", "getTokenStr", "(", ")", ";", "const", "RegInfo", "*", "RI", "=", "getRegularRegInfo", "(", "RegName", ")", ";", "if", "(", "!", "RI", ")", "return", "<STR_LIT>", ";", "lex", "(", ")", ";", "RegKind", "=", "RI", "->", "Kind", ";", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "return", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "<STR_LIT>", ";", "}", "return", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10451, "Length": 105, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "LeadingOnes", ")", "{", "if", "(", "!", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "~", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "!", "OpVal", ".", "getNode", "(", ")", ")", "OpVal", "=", "N", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "OpVal", "!=", "N", "->", "getOperand", "(", "i", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "OpVal", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ValSizeInBytes", "=", "EltSize", ";", "uint64_t", "Value", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "PPCISelLowering11", "Func": "get_VSPLTI_elt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10452, "Length": 224, "Cover_Rate": 0.32989690721649484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "isFI", "(", ")", ")", "return", "true", ";", "return", "Op", "+", "<NUM_LIT>", "<=", "MI", "->", "getNumOperands", "(", ")", "&&", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", "."], "ground_truth": ["isReg", "(", ")", "&&", "isLeaMem", "(", "MI", ",", "Op", ")", ";"], "File": "X86InstrInfo100", "Func": "isMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10453, "Length": 47, "Cover_Rate": 0.7580645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op0", "=", "TOS", "=", "Dest", ";", "KillsOp0", "=", "true", ";", "}", "assert", "(", "(", "TOS", "==", "Op0", "||", "TOS", "==", "Op1", ")", "&&", "(", "KillsOp0", "||", "KillsOp1", ")", "&&", "<STR_LIT>", ")", ";", "ArrayRef", "<", "TableEntry", ">", "InstTable", ";", "bool", "isForward", "=", "TOS", "==", "Op0", ";", "bool", "updateST0", "=", "(", "TOS", "==", "Op0", "&&", "!", "KillsOp1", ")", "||", "(", "TOS", "==", "Op1", "&&", "!", "KillsOp0", ")", ";", "if", "(", "updateST0", ")", "{", "if", "(", "isForward", ")", "InstTable", "=", "ForwardST0Table", ";", "else", "InstTable", "=", "ReverseST0Table", ";", "}", "else", "{", "if", "(", "isForward", ")", "InstTable", "=", "ForwardSTiTable", ";", "else", "InstTable", "=", "ReverseSTiTable", ";", "}", "int", "Opcode", "=", "Lookup", "(", "InstTable", ",", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NotTOS", "=", "(", "TOS", "==", "Op0", ")", "?", "Op1", ":", "Op0", ";", "MBB", "->", "remove", "(", "&", "*", "I", "++", ")", ";", "I", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "getSTReg", "(", "NotTOS", ")", ")", ";", "if", "(", "!", "MI", ".", "mayRaiseFPException", "(", ")", ")", "I", "->", "setFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoFPExcept", ")", ";", "if", "(", "KillsOp0", "&&", "KillsOp1", "&&", "Op0"], "ground_truth": ["!=", "Op1", ")", "{"], "File": "X86FloatingPoint15", "Func": "handleTwoArgFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10454, "Length": 206, "Cover_Rate": 0.40471512770137524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "lra_in_progress", ")", "{", "if", "(", "!", "decomposed", "&&", "!", "s390_decompose_address", "(", "op", ",", "&", "addr", ")", ")", "return", "<NUM_LIT>", ";", "decomposed", "=", "true", ";", "}", "switch", "(", "c", ")", "{", "case", "'Q'", ":", "if", "(", "!", "decomposed", "&&", "!", "s390_decompose_address", "(", "op", ",", "&", "addr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "addr", ".", "indx", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "s390_short_displacement", "(", "addr", ".", "disp", ")", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "'R'", ":", "if", "(", "TARGET_LONG_DISPLACEMENT", ")", "{", "if", "(", "!", "decomposed", "&&", "!", "s390_decompose_address", "(", "op", ",", "&", "addr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "s390_short_displacement", "(", "addr", ".", "disp", ")", ")", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "'S'", ":", "if", "(", "!", "decomposed", "&&", "!", "s390_decompose_address", "(", "op"], "ground_truth": [",", "&", "addr", ")", ")", "return", "<NUM_LIT>", ";"], "File": "s3907", "Func": "s390_check_qrst_address", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10455, "Length": 138, "Cover_Rate": 0.552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "getZero", "(", "dl", ",", "<STR_LIT>", ",", "DAG", ")", ")", ";", "}", "if", "(", "Ty", ".", "isInteger", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Ty", ")", ";", "if", "(", "Ty", ".", "isFloatingPoint", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "Ty", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "HexagonISelLowering100", "Func": "getZero", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10456, "Length": 67, "Cover_Rate": 0.44666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "create<ISA_LIT>WinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "create<ISA_LIT>MachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>TargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>NullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc46", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10457, "Length": 92, "Cover_Rate": 0.3445692883895131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vqnegv4hi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vqneg_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10458, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getTargetStreamer", "(", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "||", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "("], "ground_truth": [")", "==", "Triple", "::", "AMDHSA", ")", "{"], "File": "AMDGPUAsmPrinter51", "Func": "emitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10459, "Length": 57, "Cover_Rate": 0.5181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlal_laneqsi", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon2_vqdmlals_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10460, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ","], "ground_truth": ["SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{"], "File": "PPCISelLowering (2)7", "Func": "LowerFormalArguments", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10461, "Length": 42, "Cover_Rate": 0.34710743801652894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "s390_asan_shadow_offset", "(", "void", ")", "{", "return", "TARGET_64BIT", "?", "HOST_WIDE_INT_1U", "<<", "<NUM_LIT>", ":", "HOST_WIDE_INT_UC"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "s390", "Func": "s390_asan_shadow_offset", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10462, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vcvttph2udq128_mask", "(", "__C", ",", "(", "__v4si", ")", "__A"], "ground_truth": [",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvttph_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10463, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", "!=", "To", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ";", "for", "(", "--", "To", ";", "To", "!=", "From", ";", "--", "To", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "To", ";", "if", "(", "(", "(", "AccessToCheck", "&", "AK_Write", ")", "&&", "Instr", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "||", "(", "(", "AccessToCheck", "&"], "ground_truth": ["AK_Read", ")", "&&", "Instr", ".", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", ")", "return", "true", ";"], "File": "AArch64InstrInfo109", "Func": "areCFlagsAccessedBetweenInstrs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10464, "Length": 74, "Cover_Rate": 0.40217391304347827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "("], "ground_truth": [")", ">", "<NUM_LIT>", ";"], "File": "HexagonISelLowering10", "Func": "shouldExpandAtomicLoadInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10465, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "W", ">", "<NUM_LIT>", "&&", "RC", "[", "W", "-", "<NUM_LIT>", "]", ".", "is", "(", "<NUM_LIT>", ")", ")", "W", "--", ";", "if", "(", "W", "==", "<NUM_LIT>", "||", "W", "==", "RC", ".", "width", "(", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "W", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "W", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "W", "<", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "Op", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "unsigned", "BN", ",", "BW", ";", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "BN", ",", "BW", ",", "MRI", ")", ")", "continue", ";", "if", "(", "BW", "<", "W", "||", "!", "HBS", "::", "isEqual", "(", "RC", ",", "<NUM_LIT>", ",", "SC", ",", "BN", ",", "W", ")", ")", "continue", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "NewOpc", ")", ",", "NewR", ")", ".", "addReg", "(", "RS", ".", "Reg", ",", "<NUM_LIT>", ",", "RS", ".", "Sub", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "(", "<NUM_LIT>", "<<", "W", ")", "-", "<NUM_LIT>", ")", ";", "else", "if", "(", "NewOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "W", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR", ",", "<NUM_LIT>"], "ground_truth": [",", "MRI", ")", ";"], "File": "HexagonBitSimplify1", "Func": "genExtractLow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10466, "Length": 319, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "CodeModel", "::", "Large", ":", "{", "EmitHiLo", "(", "*", "OutStreamer", ",", "GOTLabel", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HM", ",", "MCRegOP", ",", "OutContext", ",", "STI", ")", ";", "MCOperand", "imm", "=", "MCOperand", "::", "createExpr", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ")", ";", "EmitSHL", "(", "*", "OutStreamer", ",", "MCRegOP", ",", "imm", ",", "MCRegOP", ",", "STI", ")", ";", "MCOperand", "RegO7", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "EmitHiLo", "(", "*", "OutStreamer", ",", "GOTLabel", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ",", "RegO7", ",", "OutContext", ",", "STI", ")", ";", "EmitADD", "(", "*", "OutStreamer", ",", "MCRegOP", ",", "RegO7", ",", "MCRegOP", ",", "STI", ")", ";", "}", "}", "return", ";", "}", "MCSymbol", "*", "StartLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "MCSymbol", "*", "EndLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "MCSymbol", "*", "SethiLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "MCOperand", "RegO7", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "StartLabel", ")", ";", "MCOperand", "Callee", "=", "createPCXCallOP", "(", "EndLabel", ",", "OutContext", ")", ";", "EmitCall", "(", "*", "OutStreamer", ",", "Callee", ",", "STI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "SethiLabel", ")", ";", "MCOperand", "hiImm", "=", "createPCXRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PC22", ",", "GOTLabel", ",", "StartLabel", ",", "SethiLabel", ",", "OutContext", ")", ";", "EmitSETHI", "(", "*", "OutStreamer", ",", "hiImm", ",", "MCRegOP", ","], "ground_truth": ["STI", ")", ";"], "File": "SparcAsmPrinter", "Func": "LowerGETPCXAndEmitMCInsts", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10467, "Length": 217, "Cover_Rate": 0.4419551934826884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo54", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10468, "Length": 71, "Cover_Rate": 0.3287037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "switch", "(", "Opc2", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86InstrInfo (2)3", "Func": "areLoadsFromSameBasePtr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10469, "Length": 307, "Cover_Rate": 0.3073073073073073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpngt_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_movsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__builtin_ia32_cmpnltsd", "(", "(", "__v2df"], "ground_truth": [")", "__B", ",", "(", "__v2df", ")", "__A", ")", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmpngt_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10470, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_ucmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi", ")", "__Y", ",", "<NUM_LIT>"], "ground_truth": [",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_cmplt_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10471, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqq_f32", "(", "float32x4_t", "__a"], "ground_truth": [",", "float32x4_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vceqq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10472, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "XLenInBytes", "=", "Subtarget", ".", "getXLen", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "FrameReg", ",", "VT", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")"], "ground_truth": ["->", "getZExtValue", "(", ")", ";"], "File": "RISCVISelLowering", "Func": "lowerFRAMEADDR", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10473, "Length": 66, "Cover_Rate": 0.33, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")"], "ground_truth": ["%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "TypeWidenVector", ";"], "File": "PPCISelLowering (2)2", "Func": "getPreferredVectorAction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10474, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld4v2si", "(", "(", "const", "__builtin_neon_si"], "ground_truth": ["*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld4_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10475, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NumBits", "=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "(", "BaseReg", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")"], "ground_truth": ["!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo66", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10476, "Length": 129, "Cover_Rate": 0.40822784810126583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_va_arg", "(", "valist", ",", "type", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ",", "\\", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\\", "<STR_LIT>", ",", "\\", "TARGET_64BIT"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "Pmode", "==", "DImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "}"], "File": "mips4", "Func": "mips_va_arg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10477, "Length": 104, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtpd_epi32", "(", "__mmask8", "__U", ","], "ground_truth": ["__m128d", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10478, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_v", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_X", ":", "if", "(", "!", "selectAddr", "(", "nullptr", ",", "Op", ",", "Op0", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Op4", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "SelectInlineAsmMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10479, "Length": 55, "Cover_Rate": 0.40441176470588236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vqrshrns_nv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqrshrn_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10480, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "return", "fixupLoopInstrs", "(", "MF"], "ground_truth": [")", ";"], "File": "HexagonFixupHwLoops1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10481, "Length": 21, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "bool", "Ok", "=", "TII", "->", "copyRegToReg", "(", "FirstMBB", ",", "MBBI", ",", "GlobalBaseReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "assert", "(", "Ok", "&&", "<STR_LIT>", ")", ";", "Ok", "="], "ground_truth": ["Ok", ";"], "File": "MipsInstrInfo38", "Func": "getGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10482, "Length": 86, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "NextI", "=", "I", ";", "++", "NextI", ";", "if", "(", "NextI", "==", "MergeMI", ")", "++", "NextI", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsScaled", "=", "!", "TII", "->", "isUnscaledLdSt", "(", "Opc", ")", ";", "int", "OffsetStride", "=", "IsScaled", "?", "<NUM_LIT>", ":", "getMemScale", "(", "*", "I", ")", ";", "bool", "MergeForward", "=", "Flags", ".", "getMergeForward", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertionPoint", "=", "MergeForward", "?", "MergeMI", ":", "I", ";", "const", "MachineOperand", "&", "BaseRegOp", "=", "MergeForward", "?", "getLdStBaseOp", "(", "*", "MergeMI", ")", ":", "getLdStBaseOp", "(", "*", "I", ")", ";", "MachineInstr", "*", "RtMI", ";", "if", "(", "getLdStOffsetOp", "(", "*", "I", ")", ".", "getImm", "(", ")", "==", "getLdStOffsetOp", "(", "*", "MergeMI", ")", ".", "getImm", "(", ")", "+", "OffsetStride", ")", "RtMI", "=", "&", "*", "MergeMI", ";", "else", "RtMI", "=", "&", "*", "I", ";", "int", "OffsetImm", "=", "getLdStOffsetOp", "(", "*", "RtMI", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "AArch64LoadStoreOptimizer17", "Func": "mergeNarrowZeroStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10483, "Length": 145, "Cover_Rate": 0.3717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16Attr", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "bool", "No<ISA_LIT>16Attr", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "assert", "(", "!", "(", "<ISA_LIT>16Attr", "&&", "No<ISA_LIT>16Attr", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>16Attr", ")", "Subtarget", "=", "&", "<ISA_LIT>16Subtarget", ";", "else", "if", "(", "No<ISA_LIT>16Attr", ")", "Subtarget", "=", "&", "No<ISA_LIT>16Subtarget", ";", "else", "Subtarget", "="], "ground_truth": ["&", "DefaultSubtarget", ";"], "File": "MipsTargetMachine4", "Func": "resetSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10484, "Length": 65, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "function_label_operand", "(", "symbol", ",", "VOIDmode", ")", ")", "hppa_encode_label", "(", "symbol", ")", ";", "default_ctor_section_asm_out_constructor", "(", "symbol", ",", "priority", ")", ";", "default_named_section_asm_out_constructor", "(", "symbol", ",", "priority"], "ground_truth": [")", ";"], "File": "pa3", "Func": "pa_asm_out_constructor", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10485, "Length": 29, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Known", ".", "One", "&=", "Known2", ".", "One", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "|=", "Mask", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "Known", ".", "Zero"], "ground_truth": ["|=", "Mask", ";"], "File": "AArch64ISelLowering", "Func": "computeKnownBitsForTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10486, "Length": 270, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")"], "ground_truth": [")", ";"], "File": "CSKYMCInstLower", "Func": "Lower", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10487, "Length": 27, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-", "delta", ","], "ground_truth": ["temp1", ",", "temp2", ",", "frame_related_p", ",", "emit_move_imm", ")", ";"], "File": "aarch64", "Func": "aarch64_sub_sp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10488, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>"], "ground_truth": [")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyRegStackify14", "Func": "getTeeOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10489, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Imm", "=", "(", "short", ")", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "vt", ".", "getSimpleVT", "(", ")", ">=", "<STR_LIT>", "&&", "vt", ".", "getSimpleVT", "(", ")", "<=", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "else", "if", "(", "vt", "==", "<STR_LIT>", ")", "{", "int32_t", "i_val", "=", "(", "int32_t", ")", "CN", "->", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "SPUISelDAGToDAG3", "Func": "isIntS16Immediate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10490, "Length": 54, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "?", "<NUM_LIT>", ":", "DEFAULT_ABI", "==", "ABI_ELFv2", "?", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "rs6000-call", "Func": "rs6000_parm_offset", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10491, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SRetReturnReg", "="], "ground_truth": ["Reg", ";"], "File": "LanaiMachineFunctionInfo4", "Func": "setSRetReturnReg", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10492, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ablock", "*", "selectRegion", "(", "ablock_set", "&", "regions", ")", "{", "ablock", "*", "minID", "=", "NULL", ";", "for", "(", "ablock_set", "::", "iterator", "i", "(", "regions", ".", "begin", "(", ")", ")", ",", "ie", "(", "regions", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++"], "ground_truth": [")", "{"], "File": "PatmosFunctionSplitter", "Func": "selectRegion", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10493, "Length": 46, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerNaClTpTlsOffset", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerNaClTpTdbOffset", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerNaClTargetArch", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10494, "Length": 274, "Cover_Rate": 0.3784530386740331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitToStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCInst", "&", "Inst", ")", "{", "MCInst", "CInst"], "ground_truth": [";"], "File": "RISCVAsmPrinter", "Func": "EmitToStreamer", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10495, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "TRI", "->", "hasBasePointer", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "TRI", "->", "getBaseRegister", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "AVT", ";", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "AVT", "=", "<STR_LIT>", ";", "else", "AVT", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "CountVal", "=", "SizeVal", "/", "UBytes", ";", "SDValue", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "CountVal", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "SDValue", "InFlag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Src"], "ground_truth": [",", "InFlag", ")", ";"], "File": "X86SelectionDAGInfo", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10496, "Length": 228, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>EmitGPRestorePass", "(", "*"], "ground_truth": ["this", ")", ")", ";"], "File": "MipsTargetMachine61", "Func": "addPreRegAlloc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10497, "Length": 20, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "Carry", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ";"], "File": "SystemZISelLowering (2)2", "Func": "isSubBorrowChain", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10498, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "rotr32", "(", "<NUM_LIT>", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "<NUM_LIT>", "-", "RotAmt", ")", "&", "<NUM_LIT>", ")", "|"], "ground_truth": ["(", "(", "RotAmt", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "ARMAddressingModes12", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10499, "Length": 39, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>SinglePathInfo", "::", "isEnabled", "(", ")", ")", "{", "addPass", "(", "createUnifyFunctionExitNodesPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SPClonePass", "(", ")"], "ground_truth": [")", ";"], "File": "PatmosTargetMachine1", "Func": "addPreISel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10500, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", ";", "if", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "FrameReg", "=", "<STR_LIT>", ";", "else", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getNumOperands", "(", ")", ">", "OpNo", "+", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "FrameReg", "=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "}", "}", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "<ISA_LIT>InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FrameReg", "=", "TII", ".", "loadImmediate", "(", "FrameReg", ",", "Offset", ",", "MBB", ",", "II", ","], "ground_truth": ["DL", ",", "NewImm", ")", ";"], "File": "LC2200RegisterInfo", "Func": "eliminateFrameIndex", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10501, "Length": 239, "Cover_Rate": 0.4605009633911368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ",", "E", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "EVal", ",", "S", ",", "E", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "PatmosAsmParser", "Func": "ParseImmediate", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10502, "Length": 35, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value"], "ground_truth": [")", ")", "return", "true", ";"], "File": "MipsAsmParser22", "Func": "parseDirectiveGpDWord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10503, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind"], "ground_truth": ["]", ";"], "File": "SparcAsmBackend12", "Func": "getFixupKindInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10504, "Length": 414, "Cover_Rate": 0.9695550351288056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_p8_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10505, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask2", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Mask2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Val", ","], "ground_truth": ["SignBit", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerFCOPYSIGN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10506, "Length": 224, "Cover_Rate": 0.3177304964539007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::"], "ground_truth": ["MOInvariant", ";"], "File": "ARMBaseInstrInfo102", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10507, "Length": 107, "Cover_Rate": 0.3807829181494662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "("], "ground_truth": ["MachineDominatorsID", ")", ";"], "File": "M680x0ExpandPseudo", "Func": "getAnalysisUsage", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10508, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "noCost", "(", ")", "const", "{", "return", "(", "GroupingCost", "<=", "<NUM_LIT>", "&&"], "ground_truth": ["!", "ResourcesCost", ")", ";"], "File": "SystemZMachineScheduler", "Func": "noCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10509, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_clobber", "(", "gen_frame_mem", "(", "BLKmode", ",", "stack_pointer_rtx"], "ground_truth": [")", ")", ";"], "File": "mips", "Func": "mips_frame_barrier", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10510, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "FirstOpcode", "==", "<STR_LIT>", "||", "FirstOpcode", "==", "<STR_LIT>", ")", "&&", "SecondOpcode", "==", "<STR_LIT>", ")", "return", "true", ";", "else", "if", "(", "(", "FirstOpcode", "==", "<STR_LIT>", "||", "FirstOpcode", "==", "<STR_LIT>", ")", "&&", "(", "SecondOpcode", "==", "<STR_LIT>", "&&", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "(", "FirstOpcode", "==", "<STR_LIT>", "||", "FirstOpcode", "==", "<STR_LIT>", ")", "&&", "(", "SecondOpcode", "==", "<STR_LIT>", "&&"], "ground_truth": ["SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "true", ";"], "File": "AArch64MacroFusion12", "Func": "isLiteralsPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10511, "Length": 89, "Cover_Rate": 0.419811320754717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", "=", "Decode3OpInstruction", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Op4", ",", "Op5", ",", "Op6", ")", ";", "if", "(", "S", "!=", "MCDisassembler", "::", "Success", ")", "return", "S", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op4", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op3", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op5", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op6"], "ground_truth": [",", "Address", ",", "Decoder", ")", ";"], "File": "XCoreDisassembler", "Func": "DecodeL6RInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10512, "Length": 97, "Cover_Rate": 0.5843373493975904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&"], "ground_truth": ["InstrInfo", ";"], "File": "TMS320C64XTargetMachine", "Func": "getInstrInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10513, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a"], "ground_truth": [",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10514, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10515, "Length": 42, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "HexagonPeephole11", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10516, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m32c_strict_argument_naming", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED"], "ground_truth": [")", "{"], "File": "m32c", "Func": "m32c_strict_argument_naming", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10517, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinSVEVectorSize", "*=", "<NUM_LIT>", ";", "MaxSVEVectorSize", "*=", "<NUM_LIT>", ";", "}", "else", "{", "MinSVEVectorSize", "=", "SVEVectorBitsMinOpt", ";", "MaxSVEVectorSize", "=", "SVEVectorBitsMaxOpt", ";", "}", "assert", "(", "MinSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MaxSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "MaxSVEVectorSize", ">=", "MinSVEVectorSize", "||", "MaxSVEVectorSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MaxSVEVectorSize", "==", "<NUM_LIT>", ")", "MinSVEVectorSize", "=", "(", "MinSVEVectorSize", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "else", "{", "MinSVEVectorSize", "=", "(", "std", "::", "min", "(", "MinSVEVectorSize", ",", "MaxSVEVectorSize", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MaxSVEVectorSize", "=", "(", "std", "::", "max", "(", "MinSVEVectorSize", ",", "MaxSVEVectorSize", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "Key", "+=", "<STR_LIT>", ";", "Key", "+=", "std", "::", "to_string", "(", "MinSVEVectorSize", ")", ";", "Key", "+=", "<STR_LIT>", ";", "Key", "+=", "std", "::", "to_string", "(", "MaxSVEVectorSize", ")", ";", "Key", "+=", "CPU", ";", "Key", "+=", "TuneCPU", ";", "Key", "+=", "FS", ";", "auto", "&", "I", "=", "SubtargetMap", "["], "ground_truth": ["Key", "]", ";"], "File": "AArch64TargetMachine1", "Func": "getSubtargetImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10518, "Length": 157, "Cover_Rate": 0.4254742547425474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ModuleISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>16ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SEISelDag", "(", "get<ISA_LIT>TargetMachine"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "MipsTargetMachine28", "Func": "addInstSelector", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10519, "Length": 30, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "R600SchedStrategy", "::", "pickOther", "(", "int", "QID", ")", "{", "SUnit", "*", "SU", "=", "nullptr", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "AQ", "=", "Available", "[", "QID", "]", ";", "if", "(", "AQ", ".", "empty", "(", ")", ")", "{", "MoveUnits", "(", "Pending", "[", "QID", "]", ",", "AQ", ")", ";", "}", "if", "(", "!", "AQ", ".", "empty", "(", ")", ")", "{", "SU", "=", "AQ", ".", "back", "(", ")", ";", "AQ", ".", "resize", "(", "AQ", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "return", "SU"], "ground_truth": [";"], "File": "R600MachineScheduler1", "Func": "pickOther", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10520, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const"], "ground_truth": ["MachineFunction", "&", ")", "const", "{"], "File": "HexagonISelLowering23", "Func": "getRegisterByName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10521, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "<NUM_LIT>", "||", "size", ">"], "ground_truth": ["UNITS_PER_WORD", "*", "NUM_ARGUMENT_REGISTERS", ")", ";"], "File": "stormy163", "Func": "xstormy16_return_in_memory", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10522, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "EVT", "memVTFromImageReturn", "(", "Type", "*", "Ty", ",", "unsigned", "DMaskLanes", ")", "{", "auto", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ";", "if", "(", "!", "ST", ")", "return", "memVTFromImageData", "(", "Ty"], "ground_truth": [",", "DMaskLanes", ")", ";"], "File": "SIISelLowering10", "Func": "memVTFromImageReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10523, "Length": 37, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "dst_inner", "=", "(", "GET_CODE", "(", "dst", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ":", "dst_mode", ")", ";", "machine_mode", "src_inner", "=", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ":", "dst_mode", ")", ";", "rtx", "sym", "=", "src", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "CONST", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "sym", ")", ")", "{", "if", "(", "SYMBOL_DATA_AREA", "(", "sym", ")", "!=", "DATA_AREA_GENERIC", ")", "return", "<STR_LIT>", ";", "nvptx_maybe_record_fnsym", "(", "sym", ")", ";", "}", "if", "(", "src_inner", "==", "dst_inner", ")", "return", "<STR_LIT>", ";", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "dst_inner", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "src_inner", ")", "!=", "MODE_FLOAT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "dst_inner", ")", "==", "GET_MODE_SIZE", "(", "src_inner", ")", ")", "return", "<STR_LIT>", ";", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "nvptx3", "Func": "nvptx_output_mov_insn", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 10524, "Length": 157, "Cover_Rate": 0.8820224719101124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion"], "ground_truth": ["::", "Fast", ")", "return", "true", ";"], "File": "NVPTXISelLowering (2)1", "Func": "allowFMA", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10525, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerLOAD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "load", "=", "static_cast", "<", "LoadSDNode", "*", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "assert", "(", "load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "newLoad", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "load", "->", "getChain", "(", ")", ",", "load", "->", "getBasePtr", "(", ")", ",", "load", "->", "getOffset", "(", ")", ",", "<STR_LIT>", ",", "load", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "newTrunc", "=", "DAG", ".", "getZExtOrTrunc", "(", "newLoad", ",", "Op", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "newTrunc", ",", "newLoad", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "PatmosISelLowering", "Func": "LowerLOAD", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10526, "Length": 115, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "<<", "decIncOperator", "(", "MI", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isPostIncrementForm", "(", "MI"], "ground_truth": [",", "AddOffset", ")", ")", "{"], "File": "DLXInstPrinter", "Func": "printMemoryLoadIncrement", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10527, "Length": 59, "Cover_Rate": 0.41843971631205673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "|"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vorr_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10528, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mmix_function_incoming_arg", "(", "cumulative_args_t", "argsp", ",", "machine_mode", "mode", ",", "const_tree", "type", ","], "ground_truth": ["bool", "named", ")", "{"], "File": "mmix4", "Func": "mmix_function_incoming_arg", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10529, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeRRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RRegsTable", "[", "RegNo", "]", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "PatmosDisassembler1", "Func": "DecodeRRegsRegisterClass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10530, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "TARGET_RELAX_HINT", ")", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "else", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "output_asm_insn", "(", "pattern", ",", "operands"], "ground_truth": [")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_tls_ie", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10531, "Length": 57, "Cover_Rate": 0.57, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "S", ")", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "AArch64AsmParser13", "Func": "ParseSysRegOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10532, "Length": 34, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "assert", "(", "Directive", "<", "sizeof", "(", "CPUDirectives", ")", "/", "sizeof", "(", "*", "CPUDirectives", ")", "&&", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CPUDirectives", "[", "Directive", "]", ")", ")", ";", "}", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")"], "ground_truth": ["==", "Reloc", "::", "DynamicNoPIC", ")", "{"], "File": "PPCAsmPrinter125", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10533, "Length": 154, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "(", "TARGET_SHMEDIA", "?", "<NUM_LIT>", ":", "TARGET_FMOVD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "addend", ")", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "(", "dstclass", "==", "FPUL_REGS", "&&", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", ")", "||", "(", "srcclass", "==", "FPUL_REGS", "&&", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "dstclass", "==", "FPUL_REGS", "&&", "(", "srcclass", "==", "PR_REGS", "||", "srcclass", "==", "MAC_REGS", "||", "srcclass", "==", "T_REGS", ")", ")", "||", "(", "srcclass", "==", "FPUL_REGS", "&&", "(", "dstclass", "==", "PR_REGS", "||", "dstclass", "==", "MAC_REGS", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "srcclass", "==", "TARGET_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", "||", "(", "(", "dstclass", ")", "==", "TARGET_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_SHMEDIA", "&&", "(", "(", "srcclass", ")", "==", "TARGET_REGS", "||", "(", "srcclass", ")", "==", "SIBCALL_REGS", ")", ")", "{", "if", "(", "sh_gettrcost", ">=", "<NUM_LIT>", ")", "return", "sh_gettrcost", ";", "else", "if", "(", "!", "TARGET_PT_FIXED", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "srcclass", "==", "FPSCR_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", "||", "(", "dstclass", "==", "FPSCR_REGS", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_SHMEDIA", "||", "(", "TARGET_FMOVD", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "srcclass", ")", "&&", "!", "REGCLASS_HAS_GENERAL_REG", "(", "dstclass", ")", ")", ")", "return", "<NUM_LIT>", "*", "("], "ground_truth": ["(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";"], "File": "sh4", "Func": "sh_register_move_cost", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10534, "Length": 235, "Cover_Rate": 0.5759803921568627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mustbelongordbl", ")", "typedata", "->", "base", "=", "BT_LONG", ";", "else", "if", "(", "!", "strcmp", "(", "mustbelongordbl", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_LONGLONG", ";", "else", "if", "(", "!", "strcmp", "(", "mustbelongordbl", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_LONGDOUBLE", ";", "else", "{", "typedata", "->", "base", "=", "BT_LONG", ";", "pos", "=", "oldpos", ";", "}", "}", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_FLOAT", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_DOUBLE", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_INT128", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_FLOAT128", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_BOOL", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_STRING", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_DECIMAL32", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_DECIMAL64", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_DECIMAL128", ";", "else", "if", "(", "!", "strcmp", "(", "token", ",", "<STR_LIT>", ")", ")", "typedata", "->", "base", "=", "BT_IBM128", ";", "else", "{", "diag", "(", "oldpos", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "handle_pointer", "("], "ground_truth": ["typedata", ")", ";"], "File": "rs6000-gen-builtins", "Func": "match_basetype", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10535, "Length": 247, "Cover_Rate": 0.6639784946236559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "const", "Triple", "&", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "switch", "(", "CM", ")", "{", "default", ":", "break", ";", "case", "CodeModel"], "ground_truth": ["::", "Default", ":"], "File": "SparcMCTargetDesc (2)", "Func": "createSparcMCCodeGenInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10536, "Length": 49, "Cover_Rate": 0.6282051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return"], "ground_truth": ["maxVregUsage", ";"], "File": "SIMachineScheduler", "Func": "getVGPRUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10537, "Length": 3, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Offset", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "("], "ground_truth": ["Offset", ")", ")", ";"], "File": "XCoreRegisterInfo2", "Func": "loadFromStack", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10538, "Length": 33, "Cover_Rate": 0.3113207547169811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "new", "Darwin<ISA_LIT>_32AsmBackend", "(", "T"], "ground_truth": [",", "MRI", ",", "CPU", ",", "TheTriple", ".", "isMacOSX", "(", ")", "&&", "!", "TheTriple", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmBackend27", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10539, "Length": 51, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val"], "ground_truth": ["&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isSImm7s4", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10540, "Length": 52, "Cover_Rate": 0.7536231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmCom8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value"], "ground_truth": [")", ";"], "File": "AVRAsmParser10", "Func": "isImmCom8", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10541, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_i32gather_pd", "(", "__m512d", "__v1_old", ",", "__mmask8", "__mask", ",", "__m256i", "__index", ",", "double", "const", "*", "__addr", ",", "int", "__scale", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_gathersiv8df", "(", "(", "__v8df", ")", "__v1_old", ",", "__addr", ",", "(", "__v8si", ")", "__index", ",", "__mask", ","], "ground_truth": ["__scale", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_mask_i32gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10542, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")"], "ground_truth": ["__builtin_neon_vreinterpretv4siv16qi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_s32_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10543, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "avr_out_lpm_no_lpmx", "(", "insn", ",", "xop", ",", "plen", ")", ";", "}", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "REG", ":", "gcc_assert", "(", "REG_Z", "==", "REGNO", "(", "addr", ")", ")", ";", "switch", "(", "n_bytes", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "<NUM_LIT>", ":", "return", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "dest", ")", "==", "REG_Z", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "REGNO", "(", "dest", ")", "==", "REG_Z", "-", "<NUM_LIT>", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "break", ";", "case", "POST_INC", ":", "gcc_assert", "(", "REG_Z", "==", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "n_bytes", "<=", "<NUM_LIT>", ")", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "xop", "[", "<NUM_LIT>", "]", "==", "xstring_e", "&&", "AVR_HAVE_RAMPD", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "zero_reg_rtx", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ","], "ground_truth": ["plen", ",", "<NUM_LIT>", ")", ";"], "File": "avr4", "Func": "avr_out_lpm", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10544, "Length": 374, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "B", "=", "<NUM_LIT>", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "{", "if", "(", "!", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", ")", "break", ";", "}", "SDValue", "F", "=", "Values", "[", "I", "+", "B", "]", ";", "AllT", "&=", "IsTrue", "(", "F", ")", ";", "AllF", "&=", "IsFalse", "(", "F", ")", ";", "SDValue", "Ext", "=", "(", "B", "<", "<NUM_LIT>", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "F", ",", "dl", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "Bytes", ".", "push_back", "(", "Ext", ")", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "assert", "(", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", "||", "Values", "[", "I", "+", "B", "]", "==", "F", ")", ";", "}", "}", "if", "(", "AllT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ")", ";", "if", "(", "AllF", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ")", ";", "MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "ByteVec", "=", "buildHvxVectorReg", "(", "Bytes", ",", "dl", ",", "ByteTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "ByteVec"], "ground_truth": [")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "buildHvxVectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10545, "Length": 216, "Cover_Rate": 0.44536082474226807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", "{", "std", "::", "string"], "ground_truth": ["CPUName", "=", "<STR_LIT>", ";"], "File": "TLCS900Subtarget", "Func": "TLCS900Subtarget", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10546, "Length": 16, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "F64Regs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "CC_<ISA_LIT>O32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ","], "ground_truth": ["LocInfo", ",", "ArgFlags", ",", "State", ",", "F64Regs", ")", ";"], "File": "MipsISelLowering100", "Func": "CC_MipsO32_FP32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10547, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtusepi32_epi8", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusdb128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cvtusepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10548, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask3_fmaddsub_ph", "(", "__m256h", "__A", ",", "__m256h", "__B", ",", "__m256h", "__C"], "ground_truth": [",", "__mmask16", "__U", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask3_fmaddsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10549, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_movelh_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "vec_mergeh", "(", "(", "__vector", "__m64", ")", "__A", ",", "("], "ground_truth": ["__vector", "__m64", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_movelh_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10550, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "TargetFlags", ")", ")", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")"], "ground_truth": [",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10551, "Length": 69, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ";", "int", "this_reg_no", ";", "rtx", "temp0", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "const", "char", "*", "fnname", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "thunk", ")", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_reg_no", "=", "<NUM_LIT>", ";", "else", "this_reg_no", "=", "<NUM_LIT>", ";", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "A0_REG", "+", "this_reg_no", ")", ";", "if", "(", "delta", ")", "xtensa_emit_add_imm", "(", "this_rtx", ",", "this_rtx", ",", "delta", ",", "temp0", ",", "false", ")", ";", "if", "(", "vcall_offset", ")", "{", "rtx", "temp1", "=", "gen_rtx_REG", "(", "Pmode", ",", "A0_REG", "+", "<NUM_LIT>", ")", ";", "rtx", "addr", "=", "temp1", ";", "emit_move_insn", "(", "temp0", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "xtensa_uimm8x4", "(", "vcall_offset", ")", ")", "addr", "=", "plus_constant"], "ground_truth": ["(", "Pmode", ",", "temp0", ",", "vcall_offset", ")", ";"], "File": "xtensa1", "Func": "xtensa_output_mi_thunk", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10552, "Length": 138, "Cover_Rate": 0.4353312302839117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AssemblerOptions", ".", "back", "(", ")", "->", "isReorder", "(", ")", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "Reg", ";", "OperandMatchResultTy", "ResTy", "=", "parseAnyRegister", "(", "Reg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", "||", "ResTy", "==", "MatchOperand_ParseFail", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "RegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Reg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "RegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "RegOpnd", ".", "getStartLoc", "(", ")"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser78", "Func": "parseDirectiveCPLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10553, "Length": 98, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "(", "uint64_t", ")", "(", "(", "INT64_C", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ">>", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";", "return", "(", "(", "uint64_t", ")", "INT64_C", "(", "-", "<NUM_LIT>", ")", ">>", "("], "ground_truth": ["Val", "&", "<NUM_LIT>", ")", ")", ";"], "File": "VE1", "Func": "mimm2Val", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10554, "Length": 49, "Cover_Rate": 0.7205882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ";", "rtx", "dest", ",", "vec", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "vec", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "zero_constant", "(", "vec", ",", "mode", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "mode", "==", "V2DImode", "||", "mode", "==", "V1TImode", ")", "&&", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "}", "if", "(", "TARGET_ALTIVEC", ")", "{", "rtx", "splat_vec", ";", "if", "(", "zero_constant", "(", "vec", ",", "mode", ")", ")", "return", "<STR_LIT>", ";", "splat_vec", "=", "gen_easy_altivec_constant", "(", "vec", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "splat_vec", ")", "==", "VEC_DUPLICATE", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "splat_vec"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "rs60004", "Func": "output_vec_const_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10555, "Length": 137, "Cover_Rate": 0.49280575539568344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "RC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "AMDGPULegalizerInfo17", "Func": "getArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10556, "Length": 49, "Cover_Rate": 0.5444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvtph2dq512_mask_round", "(", "__C", ",", "(", "__v16si", ")", "__A"], "ground_truth": [",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10557, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "<NUM_LIT>", ";", "return", "Fail", ";", "}", "uint8_t", "DecodeByte", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "if", "(", "DecodeByte", "<", "<NUM_LIT>", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Fail", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "uint64_t", "Insn64", ";", "if", "(", "!", "readInstruction64", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn64", ")", ")", "return", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable64", ",", "Instr", ",", "Insn64", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Success", "==", "Result", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Result", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "uint32_t", "Insn32", ";", "if", "(", "!", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn32", ")", ")", "{", "return", "Fail", ";", "}", "return", "decodeInstruction", "(", "DecoderTable32", ",", "Instr", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "}", "else", "{", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "uint64_t", "Insn48", ";", "if", "(", "!", "readInstruction48", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn48", ")", ")", "return", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable48", ",", "Instr", ",", "Insn48", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Success", "==", "Result", ")", "{", "LLVM_DEBUG", "(", "dbgs", "("], "ground_truth": [")", "<<", "<STR_LIT>", ")", ";"], "File": "ARCDisassembler11", "Func": "getInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10558, "Length": 231, "Cover_Rate": 0.6978851963746223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Len", "=", "End", ".", "getPointer", "(", ")", "-", "TypeLoc", ".", "getPointer", "(", ")", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "TypeLoc", ",", "Len", ",", "Size", ")", ")", ";", "const", "MCExpr", "*", "Imm", "=", "MCConstantExpr", "::", "Create", "(", "Size", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "Imm", ",", "Start", ",", "End"], "ground_truth": [",", "false", ")", ";"], "File": "X86AsmParser76", "Func": "ParseIntelTypeOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10559, "Length": 61, "Cover_Rate": 0.30198019801980197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "create<ISA_LIT>AtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "X86TargetMachine", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10560, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Triple", "(", "TT", ")", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ")", ";", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT"], "ground_truth": [")", ".", "getOS", "(", ")", ")", ";"], "File": "PPCAsmBackend56", "Func": "createPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10561, "Length": 34, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtneoph_ps", "(", "const", "__m256h", "*", "__A", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vcvtneoph2ps256", "(", "(", "const", "__v16hf"], "ground_truth": ["*", ")", "__A", ")", ";"], "File": "avxneconvertintrin", "Func": "_mm256_cvtneoph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10562, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Thumb2ITBlock", "("], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "createThumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10563, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "MBB", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", "{", "if", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "bool", "setLR", "=", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ";", "bool", "is<ISA_LIT>64", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "is<ISA_LIT>64", "(", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "is<ISA_LIT>64", "?", "(", "setLR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "setLR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")"], "ground_truth": [")", ")", ";"], "File": "PPCInstrInfo108", "Func": "PredicateInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10564, "Length": 181, "Cover_Rate": 0.3408662900188324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", ">", "<NUM_LIT>", ")", "return", "f_ginv", ";", "}", "f_ginv", ".", "map", "=", "(", "f_ginv", ".", "map", "<<", "<NUM_LIT>", ")", "+", "x", ";", "}", "if", "(", "avr_map_metric", "(", "f_ginv", ".", "map", ",", "MAP_NONFIXED_0_7", ")", "==", "<NUM_LIT>", ")", "f_ginv", ".", "cost", "=", "<NUM_LIT>", "+", "(", "val_used_p", "&&", "!", "val_const_p", ")", ";", "else", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "f_ginv", ".", "map", ",", "SImode", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "val_used_p", "?", "xop", "[", "<NUM_LIT>", "]", ":", "const0_rtx", ";", "avr_out_insert_bits", "(", "xop", ",", "&", "f_ginv", "."], "ground_truth": ["cost", ")", ";"], "File": "avr", "Func": "avr_map_decompose", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10565, "Length": 117, "Cover_Rate": 0.45703125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "BB", "=", "FuncInfo", "->", "MBB", "->", "getBasicBlock", "(", ")", ";", "return", "BB", "->", "getTerminator", "(", ")", "->", "getMetadata", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUISelDAGToDAG12", "Func": "isUniformBr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10566, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "local_size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "out_args_size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<", "<NUM_LIT>", ";", "r", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "r", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "r", "]", ")", ";", "}", "fputc", "(", "'\\n'", ",", "file", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "attrs", "=", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ";", "if", "(", "!", "attrs", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "func_name", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", ";", "nds32_construct_isr_vectors_information", "(", "attrs", ",", "func_name", ")", ";", "while", "(", "attrs", ")", "{", "name", "=", "TREE_PURPOSE", "(", "attrs", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ","], "ground_truth": ["IDENTIFIER_POINTER", "(", "name", ")", ")", ";"], "File": "nds322", "Func": "nds32_asm_function_prologue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10567, "Length": 141, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "MipsConstantIslandPass31", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10568, "Length": 208, "Cover_Rate": 0.4988009592326139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepu8_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U"], "ground_truth": [",", "__m128i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepu8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10569, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCompute", "(", "CallingConv", "::", "ID", "cc"], "ground_truth": [")", "{"], "File": "AMDGPUBaseInfo", "Func": "isCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10570, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setStartPacket", "(", "MachineInstr"], "ground_truth": ["*", "MI", ")", "{"], "File": "HexagonMachineFunctionInfo", "Func": "setStartPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10571, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "signed_width", "(", "Size", "+", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string"], "ground_truth": ["(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";"], "File": "SNESAsmBackend", "Func": "adjustRelativeBranch", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10572, "Length": 20, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv2si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i"], "ground_truth": [";"], "File": "arm", "Func": "neon_vld3_dup_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10573, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "xstormy16_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "RETURN_VALUE_REGNUM", ")"], "ground_truth": [";"], "File": "stormy16", "Func": "xstormy16_function_value_regno_p", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10574, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcTy", "->", "isIntegerTy", "(", ")", "||", "!", "DstTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "return", "SrcTy", "->", "getPrimitiveSizeInBits", "(", ")", ">"], "ground_truth": ["DstTy", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "File": "MOSISelLowering", "Func": "isTruncateFree", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10575, "Length": 32, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill"], "ground_truth": [")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10576, "Length": 89, "Cover_Rate": 0.42788461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "||", "!", "(", "NextIsVL", "||", "NextIsHash", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "NextIsVL", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "NextIsHash", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "!", "Parser", ".", "parseExpression", "(", "ImmVal", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "MCE", "->", "getValue", "(", ")", ",", "getContext", "(", ")", ")", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "}", "return", "Error", "(", "getLoc", "(", ")"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "parseOptionalMulOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10577, "Length": 192, "Cover_Rate": 0.758893280632411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86TargetTransformInfo115", "Func": "getMaxInterleaveFactor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10578, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "~"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon4_vmvn_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10579, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">=", "<NUM_LIT>"], "ground_truth": [";"], "File": "NVPTXSubtarget (2)", "Func": "hasLDG", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10580, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__"], "ground_truth": [",", "__artificial__", ")", ")", "_mm512_popcnt_epi16", "(", "__m512i", "__A", ")", "{"], "File": "avx512bitalgintrin", "Func": "_mm512_popcnt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10581, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "<=", "<NUM_LIT>", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "false", ";", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "return", "false", ";", "Value", "*", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "unsigned", "LHSBits", "=", "<NUM_LIT>", ",", "RHSBits", "=", "<NUM_LIT>", ";", "bool", "IsSigned", "=", "false", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsUnsigned", "(", "LHS", ",", "Size", ")", ")", "<=", "<NUM_LIT>", "&&", "(", "RHSBits", "=", "numBitsUnsigned", "(", "RHS", ",", "Size", ")", ")", "<=", "<NUM_LIT>", ")", "{", "IsSigned", "=", "false", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsSigned", "(", "LHS", ",", "Size", ")", ")", "<=", "<NUM_LIT>", "&&", "(", "RHSBits", "=", "numBitsSigned", "(", "RHS", ",", "Size", ")", ")", "<=", "<NUM_LIT>", ")", "{", "IsSigned", "=", "true", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IsSigned", ")", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "getMul24", "(", "Builder", ",", "LHS", ",", "RHS", ",", "Size", ",", "LHSBits", "+", "RHSBits", ",", "IsSigned", ")", ";", "if", "(", "IsSigned", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateSExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "else", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "}", "Value", "*", "NewVal", "=", "insertValues", "(", "Builder", ",", "Ty", ",", "ResultVals", ")", ";", "NewVal", "->", "takeName", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "NewVal"], "ground_truth": [")", ";"], "File": "AMDGPUCodeGenPrepare14", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10582, "Length": 420, "Cover_Rate": 0.8842105263157894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "csky_floatHF_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "csky_floatHF_type_node", ")", "=", "GET_MODE_PRECISION", "(", "HFmode", ")", ";", "layout_type", "(", "csky_floatHF_type_node", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "csky_floatHF_type_node", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "csky", "Func": "csky_init_builtins", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10583, "Length": 38, "Cover_Rate": 0.8444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fmsubadd_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ","], "ground_truth": ["__mmask32", "__U", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_mask3_fmsubadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10584, "Length": 28, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "OneUser", "=", "false", ";", "Info", ".", "MultiUsers", "=", "false", ";", "Info", ".", "LastADRP"], "ground_truth": ["=", "nullptr", ";"], "File": "AArch64CollectLOH11", "Func": "handleClobber", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10585, "Length": 18, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "tilegx_pre_atomic_barrier", "(", "enum"], "ground_truth": ["memmodel", "model", ")", "{"], "File": "tilegx", "Func": "tilegx_pre_atomic_barrier", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10586, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shmask", ".", "v", "=", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "shmask", ".", "c", "[", "si_to_uint", "(", "(", "qword", ")", "(", "vec_add", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "(", "vec_uint4", ")", "(", "b", ")", ")", ")", ")", "&", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "return", "(", "(", "qword", ")", "(", "shmask", ".", "v"], "ground_truth": [")", ")", ";"], "File": "si2vmx", "Func": "si_cbx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10587, "Length": 65, "Cover_Rate": 0.6989247311827957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "*", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", "Top", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "Bot", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "const", "InstrItineraryData", "*", "Itin", "=", "DAG", "->", "getSchedModel", "(", ")", "->", "getInstrItineraries", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", "->", "MF", ".", "getTarget", "(", ")", ";", "delete", "Top", ".", "HazardRec", ";", "delete", "Bot", ".", "HazardRec", ";", "Top", ".", "HazardRec", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "Bot", ".", "HazardRec", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "delete", "Top", ".", "ResourceModel", ";", "delete", "Bot"], "ground_truth": [".", "ResourceModel", ";"], "File": "HexagonMachineScheduler28", "Func": "initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10588, "Length": 127, "Cover_Rate": 0.679144385026738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "width", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "ix86_tune", "==", "PROCESSOR_ZNVER1", "||", "ix86_tune", "==", "PROCESSOR_ZNVER2", "||", "ix86_tune", "==", "PROCESSOR_ZNVER3", ")", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "op", "!=", "PLUS", "&&", "op", "!=", "MINUS", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_AVX256_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "width", "=", "(", "width", "+", "div"], "ground_truth": ["-", "<NUM_LIT>", ")", "/", "div", ";"], "File": "i386", "Func": "ix86_reassociation_width", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10589, "Length": 94, "Cover_Rate": 0.47474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "scratch", ",", "mem", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "out", ",", "out", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_addsi3", "(", "out", ",", "out", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "tmpreg", ",", "scratch", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_one_cmplsi2", "(", "scratch", ",", "scratch", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "tmpreg", ",", "tmpreg", ",", "scratch", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "tmpreg", ",", "tmpreg", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "tmpreg", ",", "const0_rtx", ",", "EQ", ",", "<NUM_LIT>", ",", "SImode", ",", "<NUM_LIT>", ",", "align_4_label", ")", ";", "if", "(", "TARGET_CMOVE", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "reg2", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "reg", ",", "tmpreg", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_testsi_ccno_1", "(", "tmpreg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "tmp", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmpreg", ",", "gen_rtx_IF_THEN_ELSE", "(", "SImode", ",", "tmp", ",", "reg", ",", "tmpreg", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "SImode", ",", "reg2", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "out", ",", "const2_rtx", ")", ")", ")", ";", "tmp", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "tmp", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_IF_THEN_ELSE", "(", "Pmode", ",", "tmp", ",", "reg2", ",", "out", ")", ")", ")", ";", "}", "else", "{", "rtx", "end_2_label", "=", "gen_label_rtx", "(", ")", ";", "emit_insn", "(", "gen_testsi_ccno_1", "(", "tmpreg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "tmp", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "end_2_label", ")", ",", "pc_rtx", ")", ";", "tmp", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "tmp", ")", ")", ";", "JUMP_LABEL", "(", "tmp", ")", "=", "end_2_label", ";", "emit_insn", "(", "gen_lshrsi3", "(", "tmpreg", ",", "tmpreg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "out", ",", "out", ",", "const2_rtx", ")", ")", ";", "else", "emit_insn", "(", "gen_addsi3", "(", "out", ",", "out", ",", "const2_rtx", ")", ")", ";", "emit_label", "(", "end_2_label", ")", ";", "}", "tmpreg", "=", "gen_lowpart", "(", "QImode", ",", "tmpreg", ")", ";", "emit_insn", "(", "gen_addqi3_cc", "(", "tmpreg", ",", "tmpreg", ",", "tmpreg", ")", ")", ";", "cmp", "=", "gen_rtx_LTU", "(", "Pmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "const0_rtx", ")", ";"], "File": "i3863", "Func": "ix86_expand_strlensi_unroll_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10590, "Length": 440, "Cover_Rate": 0.48404840484048406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExplicitKernelArgOffset", "(", ")", "const", "{", "return", "isAmdHsaOS", "(", ")", "?", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10591, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "!", "isPredicated", "(", "*", "I", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "DI", "=", "std", "::", "next", "(", "I", ")", ";", "while", "(", "DI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "InstToDelete", "=", "*", "DI", ";", "++", "DI"], "ground_truth": [";"], "File": "ARCInstrInfo", "Func": "analyzeBranch", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10592, "Length": 198, "Cover_Rate": 0.4937655860349127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isMovDualGroup", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "pSrcG", ",", "unsigned", "*", "pDstG", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Sw", "=", "Op", ".", "getImm", "(", ")", ";", "if", "(", "Sw", "!=", "<ISA_LIT>II", "::", "SW_MDG_TYPE_SINGLE", ")", "return", "false", ";", "*", "pSrcG", "=", "(", "Sw", "&", "<ISA_LIT>II", "::", "SW_SRC_DUAL_GROUP", ")", ">>", "<ISA_LIT>II", "::", "SW_SRC_DUAL_GROUP_SHIFT", ";", "*", "pDstG", "=", "(", "Sw", "&", "<ISA_LIT>II", "::", "SW_DST_DUAL_GROUP", ")", ">>", "<ISA_LIT>II", "::", "SW_DST_DUAL_GROUP_SHIFT", ";", "return"], "ground_truth": ["true", ";"], "File": "TPCInstrInfo", "Func": "isMovDualGroup", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10593, "Length": 104, "Cover_Rate": 0.9203539823008849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemOp", "(", ")", "&&", "MemOp", ".", "Op", "==", "<STR_LIT>", "::", "RegIndirectDisplacement", "&&", "<STR_LIT>", "."], "ground_truth": ["contains", "(", "MemOp", ".", "OuterReg", ")", ";"], "File": "M68kAsmParser", "Func": "isARID", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10594, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "rdata_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_rdata", ")", "\\", "{", "\\", "if", "(", "mips_abi", "!=", "ABI_32", "&&", "mips_abi", "!=", "ABI_O64", ")", "\\", "fprintf", "(", "asm_out_file", ","], "ground_truth": ["<STR_LIT>", ",", "CONST_SECTION_ASM_OP_64", ")", ";", "\\", "else", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CONST_SECTION_ASM_OP_32", ")", ";", "\\", "in_section", "=", "in_rdata", ";", "\\", "}", "\\", "}"], "File": "iris6", "Func": "rdata_section", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10595, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "long", "long", "sh_media_MADD_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "typedef", "float", "v4hi", "__attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_addv4hi3", "(", "(", "v4hi", ")", "mm", ",", "(", "v4hi", ")"], "ground_truth": ["mn", ")", ";"], "File": "ushmedia1", "Func": "sh_media_MADD_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10596, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ArgSize", "=", "ArgVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "ArgSize"], "ground_truth": ["=", "Flags", ".", "getByValSize", "(", ")", ";"], "File": "PPCISelLowering123", "Func": "CalculateStackSlotSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10597, "Length": 27, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "<STR_LIT>", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "<STR_LIT>", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "int64_t", "Val", "=", "DefInst", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "SILowerI1Copies16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10598, "Length": 245, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBranchTargetOpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "("], "ground_truth": ["OpNo", ")", ";"], "File": "MipsMCCodeEmitter51", "Func": "getBranchTargetOpValueMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10599, "Length": 31, "Cover_Rate": 0.3163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int64_t", "__ev_convert_s64", "(", "__ev64_opaque__", "a", ")", "{", "return", "(", "int64_t", ")"], "ground_truth": ["a", ";"], "File": "spe", "Func": "__ev_convert_s64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10600, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID"], "ground_truth": [")", "override", "{"], "File": "XCoreTargetTransformInfo4", "Func": "getAdjustedAnalysisPointer", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10601, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getWinEHParentFrameOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64FrameLowering (2)1", "Func": "getWinEHParentFrameOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10602, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "al", "==", "NULL", ")", "{", "size_t", "buf_len", ";", "char", "*", "linksym", ";", "tree", "id", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'*'", ")", "name", "++", ";", "id", "=", "maybe_get_identifier", "(", "name", ")", ";", "if", "(", "id", ")", "{", "while", "(", "IDENTIFIER_TRANSPARENT_ALIAS", "(", "id", ")", ")", "id", "=", "TREE_CHAIN", "(", "id", ")", ";", "name", "=", "IDENTIFIER_POINTER", "(", "id", ")", ";", "}", "buf_len", "=", "strlen", "(", "name", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "linksym", "=", "(", "char", "*", ")", "alloca", "(", "buf_len", ")", ";", "snprintf", "(", "linksym", ",", "buf_len", ",", "<STR_LIT>", ",", "cfun", "->", "funcdef_no", ",", "name", ")", ";", "al", "=", "ggc_alloc", "<"], "ground_truth": ["alpha_links", ">", "(", ")", ";"], "File": "alpha4", "Func": "alpha_use_linkage", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10603, "Length": 109, "Cover_Rate": 0.39636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "gregs", "=", "(", "code", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";", "unsigned", "char", "mask", "=", "(", "code", "&", "<NUM_LIT>", ")", ";", "if", "(", "gregs", ")", "UNW_DEC_GR_MEM", "(", "P6", ",", "mask"], "ground_truth": [",", "arg", ")", ";"], "File": "unwind-ia64", "Func": "unw_decode_p6", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10604, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev64q_s16", "(", "int16x8_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vrev64q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10605, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlasq_n_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "uint8_t", "__c"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vmlasq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10606, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "arg_regs_used_so_far", "=", "get_cumulative_args", "(", "arg_regs_used_so_far_v", ")", ";", "int", "size", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "{", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "if", "(", "targetm", ".", "calls", ".", "strict_argument_naming", "(", "arg_regs_used_so_far_v", ")", ")", "arg_regs_used_so_far", "+="], "ground_truth": ["fr30_num_arg_regs", "(", "arg", ")", ";"], "File": "fr301", "Func": "fr30_setup_incoming_varargs", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10607, "Length": 71, "Cover_Rate": 0.7171717171717171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "countMCSymbolRefExpr", "(", "const", "MCExpr", "*", "Expr", ")", "{", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "const", "MCBinaryExpr", "*", "BExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "return", "countMCSymbolRefExpr", "(", "BExpr", "->", "getLHS", "(", ")", ")", "+", "countMCSymbolRefExpr", "(", "BExpr", "->", "getRHS", "(", ")", ")", ";", "if", "(", "const", "MCUnaryExpr", "*", "UExpr", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "return", "countMCSymbolRefExpr", "(", "UExpr", "->", "getSubExpr", "(", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "countMCSymbolRefExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10608, "Length": 85, "Cover_Rate": 0.9883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_permute2f128_ps", "(", "__m256", "__X", ","], "ground_truth": ["__m256", "__Y", ",", "const", "int", "__C", ")", "{"], "File": "avxintrin", "Func": "_mm256_permute2f128_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10609, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_CCState", "::", "<ISA_LIT>_CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "const", "TargetMachine", "&", "tm", ",", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "&", "locs", ",", "LLVMContext", "&", "c", ")", ":", "CallingConv", "(", "CC", ")", ",", "IsVarArg", "(", "isVarArg", ")", ","], "ground_truth": ["TM", "(", "tm", ")", ",", "Locs", "(", "locs", ")", ",", "Context", "(", "c", ")", "{"], "File": "HexagonCallingConvLower11", "Func": "Hexagon_CCState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10610, "Length": 56, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "initiate_bundle_state_table", "(", "void"], "ground_truth": [")", "{"], "File": "ia64", "Func": "initiate_bundle_state_table", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10611, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT2", ".", "isSimple", "(", ")", ")", "return", "false", ";", "return", "(", "VT1", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "VT2", ".", "getSimpleVT", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "isTruncateFree", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10612, "Length": 53, "Cover_Rate": 0.9137931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeOperand_f16kimm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr"], "ground_truth": [",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_f16kimm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10613, "Length": 20, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RC", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MRI", ".", "isLiveIn", "(", "reg", ")", "<<", "<STR_LIT>", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "LI", "=", "MRI", ".", "livein_begin", "(", ")", ",", "LE", "=", "MRI", ".", "livein_end", "(", ")", ";", "LI", "!=", "LE", ";", "++", "LI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "LI", "->", "second", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "LI", "->", "first", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>"], "ground_truth": [";"], "File": "ClusterDAG", "Func": "getVRegSide", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10614, "Length": 112, "Cover_Rate": 0.6706586826347305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpbusd_v8si_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__C", ",", "(", "__v8si"], "ground_truth": [")", "__D", ",", "(", "__mmask8", ")", "__B", ")", ";"], "File": "avx512vnnivlintrin", "Func": "_mm256_mask_dpbusd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10615, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OriginalArgWasFloatVector", "["], "ground_truth": ["ValNo", "]", ";"], "File": "MipsCCState12", "Func": "WasOriginalArgVectorFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10616, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAnyImm2", "(", "SDValue", "&", "N", ",", "SDValue", "&", "R", ")", "{", "return", "SelectAnyImmediate", "(", "N", ",", "R", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG10", "Func": "SelectAnyImm2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10617, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitFnEnd"], "ground_truth": ["(", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10618, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine"], "ground_truth": ["(", ")", "const", "{"], "File": "UPTTargetMachine", "Func": "getUPTTargetMachine", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10619, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MSP430RegisterInfo11", "Func": "getDwarfRegNum", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10620, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", ",", "<ISA_LIT>CC", "=", "~", "<NUM_LIT>", ";", "LookThroughSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>CC", ")", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "Opc", "=", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "IntCondCCodeToICC", "(", "CC", ")", ";", "}", "else", "{", "if", "(", "!", "hasHardQuad", "&&", "LHS", ".", "getValueType"], "ground_truth": ["(", ")", "==", "<STR_LIT>", ")", "{"], "File": "SparcISelLowering (2)2", "Func": "LowerSELECT_CC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10621, "Length": 143, "Cover_Rate": 0.4525316455696203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "("], "ground_truth": ["The<ISA_LIT>Target", ")", ";"], "File": "PatmosTargetMachine", "Func": "LLVMInitializePatmosTarget", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10622, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10623, "Length": 24, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "ConstraintID", "=", "InlineAsm", "::", "getMemoryConstraintID", "(", "MO", ".", "getImm", "(", ")", ")", ";", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_ZC", ":", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "inMicro<ISA_LIT>Mode", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "default", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsSERegisterInfo22", "Func": "getLoadStoreOffsetSizeInBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10624, "Length": 95, "Cover_Rate": 0.33687943262411346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCondBr", "(", ")", "const", "{", "return", "Kind", "==", "Expression", "||", "(", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>"], "ground_truth": [">", "(", "getImm", "(", ")", ")", "&&", "(", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}"], "File": "PPCAsmParser (2)", "Func": "isCondBr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10625, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "alignment", "=", "<NUM_LIT>", ";", "for", "(", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", ")", "alignment", "=", "std", "::", "max", "(", "alignment", ",", "DECL_ALIGN", "(", "field", ")", ")", ";", "return", "alignment"], "ground_truth": [";"], "File": "aarch644", "Func": "aarch64_function_arg_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10626, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s8_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10627, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_PostIndexRegister", "&&", "PostIdxReg"], "ground_truth": [".", "ShiftTy", "==", "<STR_LIT>", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10628, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNeg", "(", ")", "const"], "ground_truth": ["{"], "File": "PPCCTRLoops2", "Func": "isNeg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10629, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10630, "Length": 46, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "getThe<ISA_LIT>Target"], "ground_truth": ["(", ")", "{"], "File": "AGCTargetInfo", "Func": "getTheAGCTarget", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10631, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "abi_id", "==", "ABI_VZEROUPPER", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "(", "(", "TARGET_64BIT", "&&", "REX_SSE_REGNO_P", "(", "regno", ")", ")", "||", "LEGACY_SSE_REGNO_P", "(", "regno", ")", ")", ")", ";", "return", "SSE_REGNO_P", "(", "regno", ")", "&&", "GET_MODE_SIZE", "("], "ground_truth": ["mode", ")", ">", "<NUM_LIT>", ";"], "File": "i386", "Func": "ix86_hard_regno_call_part_clobbered", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10632, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&"], "ground_truth": ["DAG", ")", "const", "{"], "File": "VEISelLowering1", "Func": "lowerGlobalTLSAddress", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10633, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "VectorType", "*", "VT", ")", ":"], "ground_truth": ["Predicate", "(", "P", ")", ",", "TripCount", "(", "TC", ")", ",", "VecTy", "(", "VT", ")", "{", "}"], "File": "MVETailPredication11", "Func": "TripCountPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10634, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldSignReturnAddress", "(", "bool", "SpillsLR", ")", "const", "{", "if", "(", "!", "SignReturnAddress", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMMachineFunctionInfo14", "Func": "shouldSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10635, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "IsLegal", "=", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "IsLegal", "=", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";", "if", "(", "IsLegal", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VT", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", "<<", "ImmStrVal", "<<", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "AArch64ISelLowering131", "Func": "isFPImmLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10636, "Length": 69, "Cover_Rate": 0.32242990654205606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vraddhn_u32", "(", "uint32x4_t", "__a", ","], "ground_truth": ["uint32x4_t", "__b", ")", "{"], "File": "arm", "Func": "neon2_vraddhn_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10637, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_reduce_ps"], "ground_truth": ["(", "__m128", "__A", ",", "int", "__B", ")", "{"], "File": "avx512vldqintrin", "Func": "_mm_reduce_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10638, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":", "return", "selectG_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode"], "ground_truth": ["::", "G_ATOMIC_CMPXCHG", ":"], "File": "AMDGPUInstructionSelector24", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10639, "Length": 234, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminsd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "("], "ground_truth": [")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_min_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10640, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_p64", "(", "poly64_t", "__a", ",", "poly64_t", "__b", ")", "{", "return", "(", "poly128_t", ")", "__builtin_arm_crypto_vmullp64", "(", "(", "uint64_t", ")", "__a", ",", "(", "uint64_t"], "ground_truth": [")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmull_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10641, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "RISCVRegisterInfo", "Func": "getFrameRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10642, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Occupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<ISA_LIT>GenRegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIRegisterInfo17", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10643, "Length": 64, "Cover_Rate": 0.4740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitANDNP", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "X86IREmitter", "Func": "visitANDNP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10644, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", ")", "return", "get_attr_type", "(", "insn", ")", ";", "else", "return"], "ground_truth": ["TYPE_NONE", ";"], "File": "s390", "Func": "s390_safe_attr_type", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10645, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")"], "ground_truth": [",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmlal_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10646, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf64mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "printMemReference", "(", "MI"], "ground_truth": [",", "OpNo", ")", ";"], "File": "X86ATTAsmPrinter2", "Func": "printf64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10647, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "("], "ground_truth": [")", ")", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10648, "Length": 174, "Cover_Rate": 0.4182692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_prolq512_mask", "(", "(", "__v8di", ")", "__A", ",", "__B", ",", "(", "__v8di"], "ground_truth": [")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_rol_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10649, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm20LUI", "(", ")", "const", "{", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t", "Imm", ";", "bool", "IsValid", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";", "if", "(", "!", "IsConstantImm", ")", "{", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";", "return", "IsValid", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "}"], "ground_truth": ["else", "{"], "File": "RISCVAsmParser22", "Func": "isUImm20LUI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10650, "Length": 70, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SymGOTMap", "&", "getSymGOTPLTMap", "(", ")", "{", "return", "m_SymGOTPLTMap"], "ground_truth": [";"], "File": "AArch64Relocator", "Func": "getSymGOTPLTMap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10651, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CI", "->", "isTailCall", "(", ")"], "ground_truth": [";"], "File": "HexagonISelLowering100", "Func": "mayBeEmittedAsTailCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10652, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__tzcnt_u64", "("], "ground_truth": ["unsigned", "long", "long", "__X", ")", "{"], "File": "bmiintrin", "Func": "__tzcnt_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10653, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flags", "&", "SECTION_CODE", ")", "smclass", "=", "<NUM_LIT>", ";", "else", "if", "(", "flags", "&", "SECTION_WRITE", ")", "smclass", "=", "<NUM_LIT>", ";", "else", "smclass", "=", "<NUM_LIT>", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "flags", "&", "SECTION_CODE", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ",", "name", ",", "suffix", "[", "smclass", "]", ",", "flags", "&", "SECTION_ENTSIZE", ")", ";"], "File": "rs60003", "Func": "rs6000_xcoff_asm_named_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10654, "Length": 54, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "next_arg_reg", "=", "iq2000_function_arg", "(", "args_so_far", ",", "VOIDmode", ",", "void_type_node", ",", "true", ")", ";", "if", "(", "next_arg_reg", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "next_arg_reg", ")", "==", "PARALLEL", ")", "{", "rtvec", "adjust", "=", "XVEC", "(", "next_arg_reg", ",", "<NUM_LIT>", ")", ";", "int", "num", "=", "GET_NUM_ELEM", "(", "adjust", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "{", "rtx", "pattern", ";", "pattern", "=", "RTVEC_ELT", "(", "adjust", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "pattern", ")", ")", "!=", "ASHIFT", ")", "abort_with_insn", "(", "pattern", ",", "<STR_LIT>", ")", ";", "PUT_CODE", "(", "SET_SRC", "(", "pattern", ")", ",", "ASHIFTRT", ")", ";", "emit_insn", "(", "pattern", ")", ";", "}", "}", "tsize", "=", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "store_args_on_stack", "&&", "(", "stdarg_p", "(", "fntype", ")", "||", "last_arg_is_vararg_marker", ")", ")", "{", "int", "offset", "=", "(", "regno", "-", "GP_ARG_FIRST", ")", "*", "UNITS_PER_WORD", ";", "rtx", "ptr", "=", "stack_pointer_rtx", ";", "for", "(", ";", "regno", "<=", "GP_ARG_LAST", ";", "regno", "++", ")", "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "ptr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "gpr_mode", ",", "ptr", ")", ",", "gen_rtx_REG", "(", "gpr_mode", ",", "regno", ")", ")", ";", "offset", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "}", "}", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "adjustment_rtx", ",", "dwarf_pattern", ";", "rtx_insn", "*", "insn", ";", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "adjustment_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "IQ2000_TEMP1_REGNUM", ")", ";", "emit_move_insn", "(", "adjustment_rtx", ",", "tsize_rtx", ")", ";", "}", "else", "adjustment_rtx", "=", "tsize_rtx", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "adjustment_rtx", ")", ")", ";", "dwarf_pattern", "=", "gen_rtx_SET", "(", "Pmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "tsize", ")", ")", ";", "iq2000_annotate_frame_insn", "(", "insn", ",", "dwarf_pattern", ")", ";", "save_restore_insns", "(", "<NUM_LIT>", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "rtx_insn", "*", "insn", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "insn", ")", "RTX_FRAME_RELATED_P", "(", "insn"], "ground_truth": [")", "=", "<NUM_LIT>", ";"], "File": "iq20003", "Func": "iq2000_expand_prologue", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10655, "Length": 344, "Cover_Rate": 0.4629878869448183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CstIdxs", ".", "emplace_back", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ",", "Offset", ")", ")", ";", "}", "}", "MachineIRBuilder", "MIRBuilder", "(", "I", ")", ";", "Constant", "*", "CPVal", "=", "ConstantVector", "::", "get", "(", "CstIdxs", ")", ";", "MachineInstr", "*", "IndexLoad", "=", "emitLoadFromConstantPool", "(", "CPVal", ",", "MIRBuilder", ")", ";", "if", "(", "!", "IndexLoad", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Concat", "=", "emitVectorConcat", "(", "None", ",", "Src1Reg", ",", "Src2Reg", ",", "MIRBuilder", ")", ";", "if", "(", "!", "Concat", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "IndexLoad", "=", "emitScalarToVector", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ",", "IndexLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MIRBuilder", ")", ";", "auto", "TBL1", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "Concat", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "IndexLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "TBL1", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "auto", "Copy", "=", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ",", "{", "}", ")", ".", "addReg", "(", "TBL1", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "Copy", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "MRI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "RegSeq", "=", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "Src1Reg", "}", ")", ".", "addImm", "(", "<STR_LIT>", ")", "."], "ground_truth": ["addUse", "(", "Src2Reg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector67", "Func": "selectShuffleVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10656, "Length": 304, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ","], "ground_truth": ["int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vqshlq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10657, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "<NUM_LIT>", "||", "~", "Val", "<=", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "<STR_LIT>", "(", "Val", ")", "!=", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "~", "Val", ")", "!=", "-", "<NUM_LIT>", ")", "return", "DAG"], "ground_truth": [".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10658, "Length": 76, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "Src1", ".", "getValueType", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "Src1", ",", "Src2", ",", "DAG", ".", "getConstant", "(", "Size", ",", "DL", ","], "ground_truth": ["PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "Size", "/", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";"], "File": "SystemZSelectionDAGInfo", "Func": "emitCLC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10659, "Length": 59, "Cover_Rate": 0.43703703703703706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__slwpcb", "(", "void", ")", "{", "return", "__builtin_ia32_slwpcb", "(", ")"], "ground_truth": [";"], "File": "lwpintrin", "Func": "__slwpcb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10660, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RegMemCounter", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "getTargetMachine", "(", ")", ".", "Options", ".", "RegMemCount", ";", "if", "(", "!", "RegMemCounter", "&&", "!", "EnableSpillCounter", ")", "{", "return", "false", ";", "}", "if", "(", "VectorSz", "==", "<NUM_LIT>", ")", "{", "VectorSz", "=", "<NUM_LIT>", ";", "}", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "std", "::", "set", "<", "unsigned", ">", "SRF", ";", "std", "::", "set", "<", "unsigned", ">", "VRF", ";", "std", "::", "set", "<", "unsigned", ">", "IRF", ";", "std", "::", "set", "<", "unsigned", ">", "SPRF", ";", "std", "::", "set", "<", "unsigned", ">", "VPRF", ";", "std", "::", "set", "<", "unsigned", ">", "ADRF", ";", "for", "(", "auto", "&", "BB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "BB", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "MO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "R", ")", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", "->", "getClassOfPhysicalRegister", "(", "R"], "ground_truth": [",", "RI", ")", ";"], "File": "TPCRegisterCounter", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10661, "Length": 211, "Cover_Rate": 0.3594548551959114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "FM", ".", "serializeToFaultMapSection", "(", ")", ";", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "SM", ".", "serializeToStackMapSection"], "ground_truth": ["(", ")", ";"], "File": "X86AsmPrinter108", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10662, "Length": 193, "Cover_Rate": 0.7751004016064257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "<STR_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "BaseOpc", "=", "<STR_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "ImmedOffset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "isDef", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "mergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10663, "Length": 163, "Cover_Rate": 0.3110687022900763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vmsumubm", "(", "(", "vector", "signed", "char", ")", "a1", ",", "(", "vector", "signed", "char", ")", "a2", ",", "("], "ground_truth": ["vector", "signed", "int", ")", "a3", ")", ";"], "File": "altivec4", "Func": "vec_vmsumubm", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10664, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltzh_f16", "(", "float16_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "fp16_vcltzh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10665, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "xfoo0", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "xfoo0", ")", "==", "(", "int", ")", "GET_MODE_SIZE", "(", "mode", ")", "&&", "INDEX_REGISTER_P", "(", "xfoo1", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "xfoo1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "xfoo1", ")", "==", "(", "int", ")", "GET_MODE_SIZE", "(", "mode", ")"], "ground_truth": ["&&", "INDEX_REGISTER_P", "(", "xfoo0", ",", "strict", ")", ")", "return", "<NUM_LIT>", ";"], "File": "vax3", "Func": "index_term_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10666, "Length": 64, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", "=", "XEXP", "(", "memref", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_MODIFY", ")", "base", "=", "XEXP", "(", "base"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "frv", "Func": "frv_index_memory", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10667, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "<NUM_LIT>", ","], "ground_truth": ["(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cmple_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10668, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__smlatb", "(", "int32_t", "__a", ",", "int32_t"], "ground_truth": ["__b", ",", "int32_t", "__c", ")", "{"], "File": "arm", "Func": "acle___smlatb", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10669, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "MN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "MemVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "MemVT", ".", "isScalarInteger", "(", ")", ")", "{", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Size", "<", "<NUM_LIT>", ")", "FlagSet", "|=", "<STR_LIT>", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "FlagSet", "|=", "<STR_LIT>", ";", "else", "FlagSet", "|=", "<STR_LIT>", ";", "}", "else", "if", "(", "MemVT", ".", "isVector", "(", ")", "&&", "!", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "{", "if", "(", "Size", "==", "<NUM_LIT>", ")", "FlagSet", "|=", "<STR_LIT>", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "FlagSet", "|=", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "FlagSet", "|=", "<STR_LIT>", ";", "else", "if", "(", "MemVT", "==", "<STR_LIT>", "||", "MemVT", ".", "isVector", "(", ")", ")", "FlagSet", "|=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "computeFlagsForAddressComputation", "(", "N", ",", "FlagSet", ",", "DAG", ")", ";", "if", "(", "const", "LoadSDNode", "*", "LN", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Parent", ")", ")", "{", "switch", "(", "LN", "->", "getExtensionType", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "FlagSet", "|=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCISelLowering11", "Func": "computeMOFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10670, "Length": 211, "Cover_Rate": 0.3408723747980614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasFMA", "(", ")", "||", "hasFMA4", "(", ")", "||"], "ground_truth": ["hasAVX512", "(", ")", ";"], "File": "X86Subtarget (2)", "Func": "hasAnyFMA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10671, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAnyUndefs", ";", "if", "(", "!", "C", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "MinSplatBits", ",", "HasAnyUndefs", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatValue", "!=", "<NUM_LIT>", ")", "&&", "(", "SplatValue", ".", "isPowerOf2", "(", ")", "||", "(", "-", "SplatValue", ")", ".", "isPowerOf2", "(", ")", ")", ")", "{", "unsigned", "lg2", "=", "SplatValue", ".", "countTrailingZeros", "(", ")", ";", "SDValue", "Sz", "=", "DAG", ".", "getConstant", "(", "EltTy", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SGN", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "Sz", ",", "DAG", ")", ";", "SDValue", "Amt", "=", "DAG", ".", "getConstant", "(", "EltTy", ".", "getSizeInBits", "(", ")", "-", "lg2", ",", "<STR_LIT>", ")", ";", "SDValue", "SRL", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SGN", ",", "Amt", ",", "DAG", ")", ";", "SDValue", "ADD", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ","], "ground_truth": ["SRL", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerSDIV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10672, "Length": 149, "Cover_Rate": 0.4048913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "short", "find_set_regmode_weight", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CLOBBER", "&&", "register_operand", "(", "SET_DEST", "(", "x", ")", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "&&", "register_operand", "(", "SET_DEST", "(", "x", ")", ",", "mode", ")", ")", "{", "if", "(", "REG_P", "(", "SET_DEST", "(", "x", ")", ")", ")", "{", "if", "(", "!", "reg_mentioned_p", "(", "SET_DEST", "(", "x", ")", ",", "SET_SRC", "(", "x", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "sh", "Func": "find_set_regmode_weight", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10673, "Length": 91, "Cover_Rate": 0.9479166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK256", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ","], "ground_truth": ["V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering232", "Func": "lowerV32I8Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10674, "Length": 305, "Cover_Rate": 0.5332167832167832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "SBase", "=", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "sbase", ")", ";", "bool", "IsKill", "=", "SBase", "->", "isKill", "(", ")", ";", "if", "(", "OffOp", ")", "{", "bool", "isVI", "=", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ";", "unsigned", "OffScale", "=", "isVI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "LoOffset", "=", "OffOp", "->", "getImm", "(", ")", "*", "OffScale", ";", "unsigned", "HiOffset", "=", "LoOffset", "+", "HalfSize", ";", "Lo", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfImmOp", ")", ",", "RegLo", ")", ".", "addReg", "(", "SBase", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "SBase", "->", "getSubReg", "(", ")", ")", ".", "addImm", "(", "LoOffset", "/", "OffScale", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "HiOffset", ")", "||", "(", "!", "isVI", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "HiOffset", "/", "OffScale", ")", ")", ")", "{", "unsigned", "OffsetSGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "OffsetSGPR", ")", ".", "addImm", "(", "HiOffset", ")", ";", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfSGPROp", ")", ",", "RegHi", ")", ".", "addReg", "(", "SBase", "->", "getReg", "(", ")", ",", "getKillRegState", "(", "IsKill", ")", ",", "SBase", "->", "getSubReg", "(", ")", ")", ".", "addReg", "(", "OffsetSGPR", ")", ";", "}", "else", "{", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfImmOp", ")", ",", "RegHi", ")", ".", "addReg", "(", "SBase", "->"], "ground_truth": ["getReg", "(", ")", ",", "getKillRegState", "(", "IsKill", ")", ",", "SBase", "->", "getSubReg", "(", ")", ")", ".", "addImm", "(", "HiOffset", "/", "OffScale", ")", ";"], "File": "SIInstrInfo102", "Func": "splitSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10675, "Length": 277, "Cover_Rate": 0.40976331360946744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&"], "ground_truth": ["AU", ")", "const", "override", "{"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10676, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86InstrInfo (2)1", "Func": "ReverseBranchCondition", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10677, "Length": 24, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ","], "ground_truth": ["__lane", ")", ";"], "File": "arm", "Func": "neon3_vst1q_lane_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10678, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_p64", "(", "poly64_t", "*", "__a", ",", "poly64x2_t", "__b", ",", "const", "int", "__c"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vst1q_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10679, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "LowerOperationWrapper", "(", "N", ","], "ground_truth": ["Results", ",", "DAG", ")", ";"], "File": "MipsISelLowering (2)", "Func": "ReplaceNodeResults", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10680, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "{", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "EltTy", "==", "<STR_LIT>", "||", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "OpLHS", "=", "WidenVector", "(", "OpLHS", ",", "DAG", ")", ";", "SDValue", "Lane", "=", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "OpLHS", ",", "Lane", ")", ";", "}", "case", "OP_VEXT1"], "ground_truth": [":"], "File": "AArch64ISelLowering (2)2", "Func": "GeneratePerfectShuffle", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10681, "Length": 307, "Cover_Rate": 0.4159891598915989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "*", "MOVA", ",", "<STR_LIT>", "::", "write", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "<STR_LIT>", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "*", "Mov", ",", "<STR_LIT>", "::", "src0_rel", ",", "<NUM_LIT>", ")", ";", "return", "Mov"], "ground_truth": [";"], "File": "R600InstrInfo (2)1", "Func": "buildIndirectRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10682, "Length": 76, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getEHHandlerRegister", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "TGSIRegisterInfo", "Func": "getEHHandlerRegister", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10683, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false"], "ground_truth": [",", "false", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "isu4Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10684, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vget_lane_any", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vget_lane_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10685, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMCodeEmitter14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10686, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "}", "if", "(", "unaligned_access", "&&", "i", ">", "<NUM_LIT>", "&&", "(", "i", "+", "<NUM_LIT>", ")", "==", "length", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", "-", "<NUM_LIT>", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", ")", ";", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "return", "true", ";", "}", "if", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", "{", "reg", "=", "gen_lowpart", "(", "HImode", ",", "val_reg", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "HImode", ",", "addr", ",", "i", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storehi", "(", "mem", ",", "reg", ")", ")", ";", "i", "+=", "<NUM_LIT>", ";", "}", "if", "(", "i", "+", "<NUM_LIT>", "==", "length", ")", "{", "reg", "=", "gen_lowpart", "(", "QImode", ",", "val_reg", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst"], "ground_truth": [",", "i", ")", ";"], "File": "arm", "Func": "arm_block_set_aligned_non_vect", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10687, "Length": 233, "Cover_Rate": 0.3764135702746365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "isDef", "(", ")", ";", "++", "NumDefs", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "getSymbolName", "(", ")", ";", "if", "(", "AsmStr", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "processLDimm64", "(", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", "||", "PrevInstLoc", "==", "DL", ")", "{", "if", "(", "LineInfoGenerated", "==", "false", ")", "{", "auto", "*", "S", "=", "MI", "->", "getMF", "(", ")", "->"], "ground_truth": ["getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";"], "File": "BTFDebug11", "Func": "beginInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10688, "Length": 118, "Cover_Rate": 0.4338235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "X86AsmParser (2)3", "Func": "parseDirectiveEven", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10689, "Length": 66, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "CreateMemForInlineAsm", "(", "<NUM_LIT>", ",", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "SM", ".", "getSym", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getBaseReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getIndexReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "SM", ".", "getImm", "(", ")", ",", "getContext", "("], "ground_truth": [")", ")", ";"], "File": "X86AsmParser (2)", "Func": "ParseIntelMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10690, "Length": 176, "Cover_Rate": 0.5432098765432098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TBZDisplacementBits", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CBZDisplacementBits", ";", "case", "<STR_LIT>", ":", "return", "BCCDisplacementBits"], "ground_truth": [";"], "File": "AArch64BranchRelaxation4", "Func": "getBranchDisplacementBits", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10691, "Length": 45, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fixupimm_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512i", "__C", ",", "const", "int", "__imm", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_fixupimmpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8di", ")", "__C"], "ground_truth": [",", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_fixupimm_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10692, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smaxpv4sf", "(", "a"], "ground_truth": [",", "b", ")", ";"], "File": "arm", "Func": "neon2_vpmaxnmq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10693, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "const", "*", "BlackfinRegisterInfo", "::", "getCalleeSavedRegClasses", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "using", "namespace", "<ISA_LIT>", ";", "static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRegClasses", "["], "ground_truth": ["]", "=", "{"], "File": "BlackfinRegisterInfo1", "Func": "getCalleeSavedRegClasses", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10694, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCValue", "Value", ";", "bool", "isRelocatable", "=", "SubExpr", "->", "evaluateAsRelocatable", "(", "Value", ",", "Layout", ",", "Fixup", ")", ";", "if", "(", "!", "isRelocatable", ")", "return", "false", ";", "if", "(", "Value", ".", "isAbsolute", "(", ")", ")", "{", "Result", "=", "MCValue", "::", "get", "(", "evaluateAsInt64", "(", "Value", ".", "getConstant", "(", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Layout", ")", "return", "false", ";", "MCContext", "&", "Context", "=", "Layout", "->", "getAssembler", "(", ")", ".", "getContext", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Sym", "=", "Value", "."], "ground_truth": ["getSymA", "(", ")", ";"], "File": "AVRMCExpr", "Func": "evaluateAsRelocatableImpl", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10695, "Length": 86, "Cover_Rate": 0.49710982658959535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysRegTuple", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ",", "unsigned", "Opcode", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ")", "const", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "uint16_t", "DestEncoding", "=", "TRI", "->", "getEncodingValue", "(", "DestReg", ")", ";", "uint16_t", "SrcEncoding", "=", "TRI", "->", "getEncodingValue", "(", "SrcReg", ")", ";", "unsigned", "NumRegs", "=", "Indices", ".", "size", "(", ")", ";", "int", "SubReg", "=", "<NUM_LIT>", ",", "End", "=", "NumRegs", ",", "Incr", "=", "<NUM_LIT>", ";", "if", "(", "forwardCopyWillClobberTuple", "(", "DestEncoding", ",", "SrcEncoding", ",", "NumRegs", ")", ")", "{", "SubReg", "=", "NumRegs", "-", "<NUM_LIT>", ";", "End", "=", "-", "<NUM_LIT>", ";", "Incr", "=", "-", "<NUM_LIT>", ";", "}", "for", "(", ";", "SubReg", "!=", "End", ";", "SubReg", "+=", "Incr", ")", "{", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ","], "ground_truth": ["DL", ",", "get", "(", "Opcode", ")", ")", ";"], "File": "AArch64InstrInfo104", "Func": "copyPhysRegTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10696, "Length": 161, "Cover_Rate": 0.7453703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "getTypeLegalizationCost", "(", "ValTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", "=", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "static", "const", "<ISA_LIT>CostTblEntry", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "<ISA_LIT>CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "<ISA_LIT>CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", ".", "hasAVX2", "(", ")", ")", "{", "int", "Idx", "=", "FindInTable", "(", "AVX2CostTbl", ",", "array_lengthof", "(", "AVX2CostTbl", ")", ",", "ISD", ",", "MTy", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first"], "ground_truth": ["*", "AVX2CostTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "X86ISelLowering98", "Func": "getCmpSelInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10697, "Length": 258, "Cover_Rate": 0.57847533632287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>TargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "getDataSection"], "ground_truth": ["(", ")", ";"], "File": "TGSIISelLowering", "Func": "SelectSectionForGlobal", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10698, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CPIdx0", "=", "DAG", ".", "getConstantPool", "(", "C0", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CV1", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "Constant", "*", "C1", "=", "ConstantVector", "::", "get", "(", "CV1", ")", ";", "SDValue", "CPIdx1", "=", "DAG", ".", "getConstantPool", "(", "C1", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "XR2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ",", "XR1", ",", "XR2", ")", ";", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Unpck2", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ",", "Unpck1", ",", "CLod0", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Unpck2", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "XR2F", ",", "CLod1", ")", ";", "int", "ShufMask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>"], "ground_truth": [",", "-", "<NUM_LIT>", "}", ";"], "File": "X86ISelLowering170", "Func": "LowerUINT_TO_FP_i64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10699, "Length": 320, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMISelLowering107", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10700, "Length": 85, "Cover_Rate": 0.33073929961089493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "tilepro_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "byte_size", "=", "(", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "bool", "doubleword_aligned_p", ";", "if", "(", "cum", ">=", "TILEPRO_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";", "doubleword_aligned_p", "=", "tilepro_function_arg_boundary", "(", "mode", ",", "type", ")", ">", "BITS_PER_WORD", ";", "if", "(", "doubleword_aligned_p", ")", "cum", "+=", "cum", "&", "<NUM_LIT>", ";", "if", "(", "(", "cum", "+", "(", "byte_size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ">"], "ground_truth": ["TILEPRO_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";"], "File": "tilepro2", "Func": "tilepro_function_arg", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10701, "Length": 102, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumIssued", "=", "<NUM_LIT>", ";", "HasCTRSet", "=", "false", ";", "NumStores", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "PPCHazardRecognizers12", "Func": "EndDispatchGroup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10702, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TailCallReturnAddrDelta", "="], "ground_truth": ["delta", ";"], "File": "M680x0MachineFunction", "Func": "setTCReturnAddrDelta", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10703, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "CJGInstrInfo", "Func": "copyPhysReg", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10704, "Length": 46, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "<NUM_LIT>"], "ground_truth": [")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer19", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10705, "Length": 261, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CIdx", "&&", "(", "CIdx", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "{", "SDValue", "CI", "=", "DAG", ".", "getTargetConstant", "(", "CIdx", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "DUPQ", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V", ",", "CI", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "DUPQ", ",", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "SplatOne", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "One", ")", ";", "SDValue", "SV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "One", ")", ";", "SV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SV", ",", "SplatOne", ")", ";", "SDValue", "Idx64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Idx128", ",", "Idx128", ")", ";", "SDValue", "SplatIdx64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Idx64"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering111", "Func": "LowerDUPQLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10706, "Length": 169, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IN_RANGE", "(", "width", ",", "<NUM_LIT>", ",", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "bitpos", "<", "<NUM_LIT>", "||", "bitpos", "+", "width", ">", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "loongarch", "Func": "loongarch_use_ins_ext_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10707, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Dims", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";", "if", "(", "Node", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "Dims", ";", "for", "(", "auto", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "Dims", ".", "push_back", "(", "Dims", ".", "getDocument", "(", ")", "->", "getNode", "(", "uint64_t", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")"], "ground_truth": ["->", "getZExtValue", "(", ")", ")", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getWorkGroupDimensions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10708, "Length": 65, "Cover_Rate": 0.7926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "Lower", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "Lower", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Ex", ")", ";", "}", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "!", "<STR_LIT>", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "APIntShiftAmt", ".", "uge", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "getZExtValue", "(", ")", ";", "if", "(", "SupportedVectorShiftWithImm", "(", "VT", ",", "Subtarget", ",", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "getTargetVShiftByConstNode", "(", "<ISA_LIT>Opc", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "if", "(", "(", "(", "!", "Subtarget", ".", "hasXOP", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", "&&", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "ArithmeticShiftRight64", "(", "ShiftAmt", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ShiftVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "R", ")", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "CMP", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Zeros", ",", "R", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CMP", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Zeros", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasXOP", "("], "ground_truth": [")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerScalarImmediateShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10709, "Length": 447, "Cover_Rate": 0.40636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "auto", "*", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "auto", "*", "LF", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "("], "ground_truth": [")", ";"], "File": "HexagonLoopIdiomRecognition1", "Func": "runOnLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10710, "Length": 48, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "(", "FrameSetup", "->", "getParent", "(", ")", ")", ";", "TII", "->", "setFrameAdjustment", "(", "*", "FrameSetup", ",", "Context", ".", "ExpectedDist", ")", ";", "const", "DebugLoc", "&", "DL", "=", "FrameSetup", "->", "getDebugLoc", "(", ")", ";", "bool", "Is64Bit", "=", "STI", "->", "is64Bit", "(", ")", ";", "for", "(", "int", "Idx", "=", "(", "Context", ".", "ExpectedDist", ">>", "Log2SlotSize", ")", "-", "<NUM_LIT>", ";", "Idx", ">=", "<NUM_LIT>", ";", "--", "Idx", ")", "{", "MachineBasicBlock", "::", "iterator", "Store", "=", "*", "Context", ".", "ArgStoreVector", "[", "Idx", "]", ";", "const", "MachineOperand", "&", "PushOp", "=", "Store", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "Push", "=", "nullptr", ";", "unsigned", "PushOpcode", ";", "switch", "(", "Store", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "PushOpcode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "PushOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "Val", "=", "PushOp", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "PushOpcode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ".", "add", "(", "PushOp", ")", ";", "Push", "->", "cloneMemRefs", "(", "MF", ",", "*", "Store", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Register", "Reg", "=", "PushOp", ".", "getReg", "(", ")", ";", "if", "(", "Is64Bit", "&&", "Store", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "UndefReg", ")", ".", "add", "(", "PushOp", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "bool", "SlowPUSHrmm", "=", "STI", "->", "slowTwoMemOps", "(", ")", ";", "MachineInstr", "*", "DefMov", "=", "nullptr", ";", "if", "(", "!", "SlowPUSHrmm", "&&", "(", "DefMov", "="], "ground_truth": ["canFoldIntoRegPush", "(", "FrameSetup", ",", "Reg", ")", ")", ")", "{"], "File": "X86CallFrameOptimization36", "Func": "adjustCallSequence", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10711, "Length": 363, "Cover_Rate": 0.5338235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "LogicVT", "=", "VT", ";", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "}", "else", "if", "(", "IsF128", ")", "{", "LogicVT", "=", "<STR_LIT>", ";", "EltVT", "=", "VT", ";", "}", "else", "{", "LogicVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EltVT", "=", "VT", ";", "}", "unsigned", "EltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignMask", "(", "EltBits", ")", ";", "const", "fltSemantics", "&", "Sem", "=", "EltVT", "==", "<STR_LIT>", "?", "APFloat", "::", "IEEEdouble", "(", ")", ":", "(", "IsF128", "?", "APFloat", "::", "IEEEquad", "(", ")", ":", "APFloat", "::", "IEEEsingle", "(", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "Sem", ",", "MaskElt", ")", ",", "dl", ",", "LogicVT", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "LogicOp", "=", "IsFABS", "?", "<STR_LIT>", ":", "IsFNABS", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Operand", "=", "IsFNABS", "?", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "Op0", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "IsF128", ")", "return", "DAG", ".", "getNode", "(", "LogicOp", ",", "dl", ",", "LogicVT", ",", "Operand", ",", "Mask", ")", ";", "Operand", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["LogicVT", ",", "Operand", ")", ";"], "File": "X86ISelLowering", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10712, "Length": 231, "Cover_Rate": 0.5647921760391198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DebugFixup", "("], "ground_truth": [")", ";"], "File": "WebAssemblyDebugFixup", "Func": "createWebAssemblyDebugFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10713, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ","], "ground_truth": ["Fixups", ",", "STI", ")", ";"], "File": "MipsMCCodeEmitter (2)", "Func": "getRegisterPairOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10714, "Length": 17, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&"], "ground_truth": ["DAG", ")", "const", "{"], "File": "MipsISelLowering (2)", "Func": "ReplaceNodeResults", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10715, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumNOPBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "ShadowBytes", "=", "<NUM_LIT>", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_iterator", "MII", "(", "MI", ")", ";", "++", "MII", ";", "while", "(", "ShadowBytes", "<", "NumNOPBytes", ")", "{", "if", "(", "MII", "==", "MBB", ".", "end", "(", ")", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PATCHPOINT", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STACKMAP", ")", "break", ";", "ShadowBytes", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MII", ")", ";", "if", "(", "MII", "->", "isCall", "(", ")", ")", "break", ";", "++", "MII"], "ground_truth": [";"], "File": "SystemZAsmPrinter11", "Func": "LowerSTACKMAP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10716, "Length": 101, "Cover_Rate": 0.47641509433962265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "AddrMode", "==", "<STR_LIT>", "||", "AddrMode", "==", "<STR_LIT>", ")", "return", "Offset", "==", "<NUM_LIT>", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NumBits", "=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>"], "ground_truth": ["<<", "NumBits", ")", "-", "<NUM_LIT>", ";"], "File": "ARMBaseRegisterInfo15", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10717, "Length": 181, "Cover_Rate": 0.6198630136986302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "AMDGPUMCAsmInfo", "::", "getDataASDirective", "(", "unsigned", "int", "Size", ",", "unsigned", "int", "AS", ")", "const", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AMDGPUMCAsmInfo11", "Func": "getDataASDirective", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10718, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "compute_current_alignment", "(", "unsigned", "HOST_WIDE_INT", "base_align", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "base_align", ";", "return", "min", "(", "base_align", ",", "offset", "&"], "ground_truth": ["-", "offset", ")", ";"], "File": "rs60006", "Func": "compute_current_alignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10719, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", "||", "Kind", "=="], "ground_truth": ["Expression", ";"], "File": "PPCAsmParser (2)1", "Func": "isImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10720, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_max_epi32", "(", "__mmask8", "__M", ",", "__m256i", "__A"], "ground_truth": [",", "__m256i", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_max_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10721, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "*", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "CUDA", ")", "{", "addPass", "(", "createGlobalOffsetPass", "(", ")", ")", ";", "addPass", "(", "createLocalAccessorToSharedMemoryPass", "(", ")", ")", ";", "}", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerArgsPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addAddressSpaceInferencePasses", "("], "ground_truth": [")", ";"], "File": "NVPTXTargetMachine64", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10722, "Length": 153, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", ";", "return", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "MO", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "PPCCodeEmitter20", "Func": "getMachineOpValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10723, "Length": 92, "Cover_Rate": 0.9108910891089109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FixupKind", "!=", "FK_Data_4", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "}", "FixupKind", "=", "FK_PCRel_4", ";", "}", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_AMD64", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_REL32", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32NB", ";", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_SECREL", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "case", "FK_Data_8", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR64", ";", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECTION", ";", "case", "FK_SecRel_4"], "ground_truth": [":"], "File": "X86WinCOFFObjectWriter3", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10724, "Length": 151, "Cover_Rate": 0.4561933534743202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_orpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_maskz_or_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10725, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAddrRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder"], "ground_truth": [",", "<STR_LIT>", ",", "RegNo", ")", ";"], "File": "TriCoreDisassembler", "Func": "DecodeAddrRegsRegisterClass", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10726, "Length": 43, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "State", "=", "isEntry", "?", "StateExact", ":", "StateWQM", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "++", "II", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", "&&", "!", "MI", ".", "isBranch", "(", ")", "&&", "!", "MI", ".", "isTerminator", "(", ")", ")", "continue", ";", "if", "(", "TargetInstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ">=", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "continue", ";", "}", "}", "}", "}", "char", "Needs", "=", "<NUM_LIT>", ";", "char", "OutNeeds", "=", "<NUM_LIT>", ";", "auto", "InstrInfoIt", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "InstrInfoIt", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "InstrInfoIt", "->", "second", ".", "Needs", ";", "OutNeeds", "=", "InstrInfoIt", "->", "second", ".", "OutNeeds"], "ground_truth": [";"], "File": "SIWholeQuadMode25", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10727, "Length": 192, "Cover_Rate": 0.38247011952191234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addDupAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ","], "ground_truth": ["unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10728, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallFrameOptimization", "::", "isProfitable", "(", "MachineFunction", "&", "MF", ",", "ContextVector", "&", "CallSeqVector", ")", "{", "bool", "CannotReserveFrame", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "if", "(", "CannotReserveFrame", ")", "return", "true", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ")", "return", "false", ";", "unsigned", "StackAlign", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "int64_t", "Advantage", "=", "<NUM_LIT>", ";", "for", "(", "auto", "CC", ":", "CallSeqVector", ")", "{", "if", "(", "CC", ".", "NoStackParams", ")", "continue", ";", "if", "(", "!", "CC", ".", "UsePush", ")", "{", "Advantage", "-=", "<NUM_LIT>", ";", "}", "else", "{", "Advantage", "-=", "<NUM_LIT>", ";", "if", "(", "CC", ".", "ExpectedDist", "%", "StackAlign"], "ground_truth": [")", "Advantage", "-=", "<NUM_LIT>", ";"], "File": "X86CallFrameOptimization2", "Func": "isProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10729, "Length": 111, "Cover_Rate": 0.8345864661654135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEL32", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ","], "ground_truth": ["StringRef", "CPU", ")", "{"], "File": "MipsAsmBackend", "Func": "createMipsAsmBackendEL32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10730, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "<STR_LIT>", "&&", "(", "FromEltVT", "==", "<STR_LIT>", "||", "FromEltVT", "==", "<STR_LIT>", ")", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "<STR_LIT>", "&&", "FromEltVT", "==", "<STR_LIT>", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "<STR_LIT>", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "("], "ground_truth": [")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10731, "Length": 357, "Cover_Rate": 0.6432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMELFStreamer37", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10732, "Length": 59, "Cover_Rate": 0.6210526315789474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "N1", ")", "->", "getVT", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "if", "(", "!", "<STR_LIT>", "(", "N00", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "ExtraVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N00", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp"], "ground_truth": [")", ";"], "File": "X86ISelLowering149", "Func": "PerformSIGN_EXTEND_INREGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10733, "Length": 184, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantFP", "*", "FV", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getConstantFPValue", "(", ")", ";", "EVT", "DestType", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Alignment", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "FV", "->", "getType", "("], "ground_truth": [")", ")", ";"], "File": "AArch64ISelDAGToDAG36", "Func": "LowerToFPLitPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10734, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>"], "ground_truth": ["&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "ARM64ISelLowering", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10735, "Length": 104, "Cover_Rate": 0.4622222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "shortOp", ";", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "("], "ground_truth": ["Imm", ")", ")", "return", "longOp", ";"], "File": "Mips16InstrInfo12", "Func": "whichOp8_or_16uimm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10736, "Length": 27, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>ompactMCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "ARCompactMCTargetDesc", "Func": "createARCompactMCRegisterInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10737, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrsAVX2", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "ReplaceableInstrsAVX2", "[", "i", "]", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", ")", "return", "ReplaceableInstrsAVX2", "[", "i", "]", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86InstrInfo132", "Func": "lookupAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10738, "Length": 44, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoDarwin", "::", "<ISA_LIT>MCAsmInfoDarwin", "(", "const", "Triple", "&", "T", ")", "{", "bool", "is64Bit", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "if", "(", "is64Bit", ")", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "AssemblerDialect", "="], "ground_truth": ["AsmWriterFlavor", ";"], "File": "X86MCAsmInfo7", "Func": "X86MCAsmInfoDarwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10739, "Length": 37, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "isa", "<", "ConstantVector", ">", "(", "C", ")", "||", "isa", "<", "ConstantArray", ">", "(", "C", ")", "||", "isa", "<", "ConstantStruct", ">", "(", "C", ")", ")", "{", "NewValue", "=", "remapConstantVectorOrConstantAggregate", "(", "M", ",", "F", ",", "C", ",", "Builder", ")", ";", "}", "else", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "C", ")", ")", "{", "NewValue", "=", "remapConstantExpr", "(", "M", ",", "F", ",", "cast", "<", "ConstantExpr", ">", "(", "C", ")", ",", "Builder", ")", ";", "}", "ConstantToValueMap", "[", "C", "]", "=", "NewValue", ";", "return"], "ground_truth": ["NewValue", ";"], "File": "NVPTXGenericToNVVM13", "Func": "remapConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10740, "Length": 85, "Cover_Rate": 0.4207920792079208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RI", ";"], "File": "mprocInstrInfo", "Func": "getRegisterInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10741, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", ".", "I", ">=", "<NUM_LIT>", "&&", "Imm", ".", "I", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "+", "Imm", ".", "I", ";", "if", "(", "Imm", ".", "I", ">=", "-", "<NUM_LIT>", "&&", "Imm", ".", "I", "<=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "+", "abs", "(", "Imm", ".", "I", ")", ";", "if", "(", "Imm", ".", "F", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Imm", ".", "F", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Imm", ".", "F", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Imm", ".", "F", "==", "-", "<NUM_LIT>", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter37", "Func": "getLitEncoding", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10742, "Length": 93, "Cover_Rate": 0.4386792452830189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SplitLIs", ".", "clear", "(", ")", ";", "}", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MF", ".", "front", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "isImplicitDef", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "{", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LIS", ".", "removeVRegDefAt", "(", "LI", ",", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getRegSlot", "(", ")", ")", ";", "LIS", ".", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyOptimizeLiveIntervals3", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10743, "Length": 97, "Cover_Rate": 0.3277027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "SetCC", "=", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "switch", "(", "SetCC", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "checkAgainstTrue", "&&", "!", "truncatedToBoolWithAnd", ")", "break", ";", "assert", "(", "<STR_LIT>", "(", "SetCC", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", "(", "SetCC", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "needOppositeCond", ")", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "return", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "FVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "TVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "TVal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "FVal", ")", "{", "SDValue", "Op", "=", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "Op", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "bool", "FValIsFalse", "=", "true", ";", "if", "(", "FVal", "&&", "FVal", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "FVal", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "needOppositeCond", "=", "!", "needOppositeCond", ";", "FValIsFalse", "="], "ground_truth": ["false", ";"], "File": "X86ISelLowering148", "Func": "checkBoolTestSetCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10744, "Length": 251, "Cover_Rate": 0.37915407854984895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scattersiv16sf", "(", "__addr", ",", "(", "__mmask16", ")", "<NUM_LIT>", ",", "(", "__v16si", ")", "__index", ",", "(", "__v16sf"], "ground_truth": [")", "__v1", ",", "__scale", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_i32scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10745, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "UBFMOpc", "=", "BitWidth", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDNode", "*", "ShiftNode", ";", "if", "(", "ShlAmount", ">", "<NUM_LIT>", ")", "{", "ShiftNode", "=", "CurDAG", "->", "getMachineNode", "(", "UBFMOpc", ",", "dl", ",", "VT", ",", "Op", ",", "CurDAG", "->", "getTargetConstant", "(", "BitWidth", "-", "ShlAmount", ",", "dl", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "BitWidth", "-", "<NUM_LIT>", "-", "ShlAmount", ",", "dl", ",", "VT", ")", ")", ";", "}", "else", "{", "assert", "(", "ShlAmount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "ShrAmount", "=", "-", "ShlAmount", ";", "ShiftNode", "=", "CurDAG", "->", "getMachineNode", "(", "UBFMOpc", ",", "dl", ",", "VT", ",", "Op", ",", "CurDAG", "->", "getTargetConstant", "(", "ShrAmount", ",", "dl", ",", "VT"], "ground_truth": [")", ",", "CurDAG", "->", "getTargetConstant", "(", "BitWidth", "-", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "getLeftShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10746, "Length": 131, "Cover_Rate": 0.7119565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputc", "(", "'\\n'", ","], "ground_truth": ["stream", ")", ";"], "File": "mmix3", "Func": "mmix_target_asm_function_epilogue", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10747, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Subtarget", "->", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Size"], "ground_truth": [">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "X86ISelLowering21", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10748, "Length": 75, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "MipsSEInstrInfo30", "Func": "isCIncOffsetCopyInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10749, "Length": 26, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmlsl_lane_high_f16", "(", "float32x2_t", "__r", ",", "float16x4_t", "__a", ",", "float16x4_t", "__b", ",", "const", "int", "__index", ")", "{", "__builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "__index", ")", ";", "return", "__builtin_neon_vfmsl_lane_highv2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vfmlsl_lane_high_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10750, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "insn", "=", "BB_END", "(", "bb", ")", ";", "while", "(", "insn", "!=", "BB_HEAD", "(", "bb", ")", "&&", "NOTE_P", "(", "insn", ")", ")", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "if", "(", "(", "control_flow_insn_p", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "RETURN", ")", "||", "(", "CALL_P", "(", "insn", ")", "&&", "(", "SIBLING_CALL_P", "(", "insn", ")", "||", "find_reg_note", "(", "insn", ",", "REG_NORETURN", ",", "NULL_RTX", ")", ")", ")", ")", "{", "rtx_insn", "*", "seq", "=", "aarch64_speculation_clobber_sp", "(", ")", ";", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "fixups_pending"], "ground_truth": ["--", ";"], "File": "aarch64-speculation", "Func": "FOR_EACH_BB_FN", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10751, "Length": 96, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "got_register_rtx", ")", "]", "+", "<NUM_LIT>", ")", ";", "else", "ASM_GENERATE_INTERNAL_LABEL", "(", "name", ",", "<STR_LIT>", ",", "REGNO", "(", "got_register_rtx", ")", ")", ";", "got_helper_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "name", ")"], "ground_truth": [")", ";"], "File": "sparc", "Func": "load_got_register", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10752, "Length": 46, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", "return", "false", ";", "const_tree", "last_field", "=", "NULL_TREE", ";", "for", "(", "const_tree", "f", "=", "TYPE_FIELDS", "(", "type", ")", ";", "f", ";", "f", "=", "TREE_CHAIN", "(", "f", ")", ")", "last_field", "=", "f", ";", "if", "(", "!", "last_field", ")", "return", "false", ";", "const_tree", "last_field_type", "=", "TREE_TYPE", "(", "last_field", ")", ";", "if", "(", "TREE_CODE", "(", "last_field_type", ")", "!=", "ARRAY_TYPE", ")", "return", "false", ";", "return", "(", "!", "TYPE_DOMAIN", "(", "last_field_type", ")", "||", "!", "TYPE_MAX_VALUE"], "ground_truth": ["(", "TYPE_DOMAIN", "(", "last_field_type", ")", ")", ")", ";"], "File": "nvptx", "Func": "flexible_array_member_type_p", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 10753, "Length": 86, "Cover_Rate": 0.9052631578947369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "OtherMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "-", "FIOperandNum", ")", ";", "if", "(", "OtherMO", ".", "isReg", "(", ")", ")", "{", "unsigned", "OtherMOReg", "=", "OtherMO", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OtherMOReg", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getUniqueVRegDef", "(", "OtherMOReg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MRI", ".", "hasOneNonDBGUse", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "MachineOperand", "&", "ImmMO", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ImmMO", ".", "setImm", "(", "ImmMO", ".", "getImm", "(", ")", "+", "uint32_t", "(", "FrameOffset", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameRegister", ",", "false", ")", ";", "return", ";", "}", "}", "}", "}", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "FIRegOperand", "=", "FrameRegister", ";", "if", "(", "FrameOffset", ")", "{", "const", "TargetRegisterClass", "*", "PtrRC", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getPointerRegClass", "(", "MF", ")", ";", "unsigned", "OffsetOp", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "*", "II", ",", "II", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetOp", ")", ".", "addImm", "(", "FrameOffset", ")", ";", "FIRegOperand", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "*", "II", ",", "II", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FIRegOperand", ")", ".", "addReg", "(", "FrameRegister", ")", ".", "addReg", "(", "OffsetOp", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", "."], "ground_truth": ["ChangeToRegister", "(", "FIRegOperand", ",", "false", ")", ";"], "File": "WebAssemblyRegisterInfo16", "Func": "eliminateFrameIndex", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10754, "Length": 286, "Cover_Rate": 0.5228519195612431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "AMDGPUInstrInfo", "Func": "SubsumesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10755, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "HighBits", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "isStackPtrRelative", "(", "PtrInfo", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "&", "<NUM_LIT>", ")", ";", "}", "}", "}", ";", "}", "assert", "(", "Offset", "==", "<NUM_LIT>", ")", ";", "Optional", "<", "int", ">", "FI", ";", "Register", "VAddr", "=", "Root", ".", "getReg", "(", ")", ";", "if", "(", "const", "MachineInstr", "*", "RootDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "*", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";", "else", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", "&&", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB"], "ground_truth": [")", "{"], "File": "AMDGPUInstructionSelector23", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10756, "Length": 460, "Cover_Rate": 0.7467532467532467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m32r_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ";", "if", "(", "type", ")", "size", "=", "int_size_in_bytes"], "ground_truth": ["(", "type", ")", ";"], "File": "m32r4", "Func": "m32r_pass_by_reference", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10757, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "unsigned", "Value", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getGDSSize", "(", ")", ";", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "Value", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "}", "return"], "ground_truth": ["N", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "glueCopyToM0LDSInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10758, "Length": 90, "Cover_Rate": 0.6870229007633588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "OverrideNEON", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "return", "true", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", ">", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isPow2VectorType", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "AArch64ISelLowering13", "Func": "useSVEForFixedLengthVectorVT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10759, "Length": 72, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepi32_epi16", "(", "__m256i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cvtepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10760, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]"], "ground_truth": ["(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3Mods_nnan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10761, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_move_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A"], "ground_truth": [",", "__m128d", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm_mask_move_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10762, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InsertReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "InsMI", "=", "*", "BuildMI", "(", "MBB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "InsertReg", ")", ".", "addUse", "(", "ImpDefReg", ")", ".", "addUse", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "ImpDefMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "constrainSelectedInstRegOperands", "(", "InsMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "InsertRegs", ".", "push_back", "(", "InsertReg", ")", ";", "}", "}", "unsigned", "CopyTo", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "FirstCopy", "=", "MIB", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "{", "CopyTo", "}", ",", "{", "}", ")", ".", "addReg", "(", "InsertRegs", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ExtractSubReg", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "FirstCopy", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "unsigned", "LaneIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "InsReg", ":", "InsertRegs", ")", "{", "unsigned", "CopyTo", "=", "I", ".", "getOperand", "(", "LaneIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "&", "CopyInst", "=", "*", "BuildMI", "(", "MBB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "CopyTo", ")", ".", "addUse", "(", "InsReg", ")", ".", "addImm", "(", "LaneIdx", ")", ";", "constrainSelectedInstRegOperands", "(", "CopyInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "++", "LaneIdx", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!"], "ground_truth": ["RC", ")", "{"], "File": "AArch64InstructionSelector55", "Func": "selectUnmergeValues", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10763, "Length": 249, "Cover_Rate": 0.386046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_permutex2var_epi8", "(", "__m256i", "__A", ",", "__m256i", "__I", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpermt2varqi256_mask", "(", "(", "__v32qi", ")", "__I", ",", "(", "__v32qi", ")", "__A", ","], "ground_truth": ["(", "__v32qi", ")", "__B", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vbmivlintrin4", "Func": "_mm256_permutex2var_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10764, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallPtrSet", "<", "LandingPadInst", "*", ",", "<NUM_LIT>", ">", "LandingPads", ";", "bool", "AllowExceptions", "=", "areAllExceptionsAllowed", "(", ")", "||", "EHWhitelistSet", ".", "count", "(", "std", "::", "string", "(", "F", ".", "getName", "(", ")", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "auto", "*", "II", "=", "dyn_cast", "<", "InvokeInst", ">", "(", "BB", ".", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "II", ")", "continue", ";", "Changed", "=", "true", ";", "LandingPads", ".", "insert", "(", "II", "->", "getLandingPadInst", "(", ")", ")", ";", "IRB", ".", "SetInsertPoint", "(", "II", ")", ";", "bool", "NeedInvoke", "=", "AllowExceptions", "&&", "canThrow", "(", "II", "->", "getCalledOperand", "(", ")", ")", ";", "if", "(", "NeedInvoke", ")", "{", "Value", "*", "Threw", "=", "wrapInvoke", "(", "II", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "Value", "*", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "II", "->", "getUnwindDest", "(", ")", ",", "II", "->", "getNormalDest", "(", ")", ")", ";", "}", "else", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "(", "II", "->", "arg_begin", "(", ")", ",", "II", "->", "arg_end", "(", ")", ")", ";", "CallInst", "*", "NewCall", "=", "IRB", ".", "CreateCall", "(", "II", "->", "getFunctionType", "(", ")", ",", "II", "->", "getCalledOperand", "(", ")", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "II", ")", ";", "NewCall", "->", "setCallingConv", "(", "II", "->", "getCallingConv", "(", ")", ")", ";", "NewCall", "->", "setDebugLoc", "(", "II", "->", "getDebugLoc", "(", ")", ")", ";", "NewCall", "->", "setAttributes", "(", "II", "->", "getAttributes", "(", ")", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewCall", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "IRB", ".", "CreateBr", "(", "II", "->", "getNormalDest"], "ground_truth": ["(", ")", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj17", "Func": "runEHOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10765, "Length": 273, "Cover_Rate": 0.3109339407744875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_storeu_si128", "(", "__PL", ",", "_mm256_castsi256_si128", "(", "__A", ")", ")", ";", "_mm_storeu_si128", "(", "__PH", ",", "_mm256_extractf128_si256", "(", "__A"], "ground_truth": [",", "<NUM_LIT>", ")", ")", ";"], "File": "avxintrin", "Func": "_mm256_storeu2_m128i", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10766, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";", "<ISA_LIT>TargetStreamer", "&", "RTS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*"], "ground_truth": ["OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "File": "RISCVAsmPrinter", "Func": "emitFunctionEntryLabel", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10767, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovqd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8si", ")", "_mm256_undefined_si256", "(", ")", ",", "(", "__mmask8", ")", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvtepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10768, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "reservedStackPtrOffsetReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIRegisterInfo101", "Func": "reservedStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10769, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LSHIFTRT", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "switch", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":"], "ground_truth": ["case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":"], "File": "rl78", "Func": "rl78_rtx_costs", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10770, "Length": 207, "Cover_Rate": 0.49521531100478466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "IdVal", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "int64_t", "Val", "=", "MCE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser43", "Func": "parseInvNum", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10771, "Length": 56, "Cover_Rate": 0.3660130718954248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshrn_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vrshrn_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10772, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enableBundling", "(", "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{", "return", "!"], "ground_truth": ["DisableVLIW", ";"], "File": "PatmosSubtarget", "Func": "enableBundling", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10773, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "NewOcc", ")", "break", ";", "DEBUG", "(", "printRegion", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "<NUM_LIT>", ")", ";", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "MaxRP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "MaxRP", ")", ")", ";", "NewOcc", "=", "std", "::", "min", "(", "NewOcc", ",", "MaxRP", ".", "getOccupancy", "(", "ST", ")", ")", ";", "if", "(", "NewOcc", "<=", "Occ", ")", "break", ";", "setBestSchedule", "(", "*", "R", ",", "MinSchedule", ",", "MaxRP", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NewOcc"], "ground_truth": ["<<", "<STR_LIT>", "<<", "Occ", "<<", "'\\n'", ")", ";"], "File": "GCNIterativeScheduler12", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10774, "Length": 174, "Cover_Rate": 0.7044534412955465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Val", "==", "<NUM_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser46", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10775, "Length": 57, "Cover_Rate": 0.36075949367088606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ":", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "SIISelLowering66", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10776, "Length": 186, "Cover_Rate": 0.35361216730038025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MachineInstrBuilder", "InvertedMI", ";", "int", "InvertedOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "InvertedOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "InvertedMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "InvertedOpcode", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "InvertedMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", ")", "CondBrMBBOperand", "=", "i", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "Br", ".", "MI", "=", "InvertedMI", ";", "}", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "OffsetBits", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "CondBrMBBOperand", ")", ".", "getMBB", "(", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "CondBrMBBOperand", ")", ".", "setMBB", "(", "NewDest", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ";", "++", "MBBI", ";", "splitBlockBeforeInstr", "(", "MBBI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "CondBrMBBOperand", ")", ".", "getMBB", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "("], "ground_truth": [")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64BranchFixupPass1", "Func": "fixupConditionalBr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10777, "Length": 453, "Cover_Rate": 0.668141592920354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Elt", "||", "Elt", "->", "isOpaque", "(", ")", "||", "Elt", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", "!=", "EltVT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Elt", "->", "getAPIntValue", "(", ")", ".", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "NewVecC", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Elt", "->", "getAPIntValue", "(", ")", "-", "<NUM_LIT>"], "ground_truth": [",", "DL", ",", "EltVT", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "decrementVectorConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10778, "Length": 64, "Cover_Rate": 0.3386243386243386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "odd", "=", "<NUM_LIT>", ";", "else", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "odd", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "i", "+", "odd", ")", "return", "false", ";", "if", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "(", "i", "+", "nelt", "+", "odd", ")", "&", "mask", ")", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";", "in1", "=", "d", "->", "op1", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "x", "=", "in0", ",", "in0", "=", "in1", ",", "in1", "=", "x", ";", "odd", "=", "!", "odd", ";", "}", "out", "=", "d", "->", "target", ";", "if", "(", "odd", ")", "{", "switch", "(", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_trn2v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_trn2v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_trn2v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_trn2v4hi", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_trn2v4si", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_trn2v2si", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_aarch64_trn2v2di", ";", "break", ";", "case", "V4HFmode", ":", "gen", "=", "gen_aarch64_trn2v4hf", ";", "break", ";", "case", "V8HFmode", ":", "gen", "=", "gen_aarch64_trn2v8hf", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_aarch64_trn2v4sf", ";", "break", ";", "case", "V2SFmode", ":", "gen", "="], "ground_truth": ["gen_aarch64_trn2v2sf", ";", "break", ";"], "File": "aarch644", "Func": "aarch64_evpc_trn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10779, "Length": 270, "Cover_Rate": 0.5521472392638037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ts", "&", "BEGIN_DATA", ")", "{", "if", "(", "ts", "&", "BEGIN_CONTROL", ")", "gen_ld", "=", "gen_ld_sa", ";", "else", "gen_ld", "=", "gen_ld_a", ";", "}", "else", "if", "(", "ts", "&", "BEGIN_CONTROL", ")", "{", "if", "(", "(", "spec_info", "->", "flags", "&", "SEL_SCHED_SPEC_DONT_CHECK_CONTROL", ")", "||", "ia64_needs_block_p", "(", "ts", ")", ")", "gen_ld", "=", "gen_ld_s", ";", "else", "gen_ld", "=", "gen_ld_s_a", ";", "}", "else", "if", "(", "ts", "==", "<NUM_LIT>", ")", "gen_ld", "=", "gen_ld_", ";", "else", "gcc_unreachable", "(", ")", ";", "return", "gen_ld", "["], "ground_truth": ["mode_no", "]", ";"], "File": "ia64", "Func": "get_spec_load_gen_function", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10780, "Length": 78, "Cover_Rate": 0.30115830115830117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", "+", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ")", ".", "str", "(", ")", ")", ";", "}", "PALMD", "::", "Metadata", "PALMetadata", ";", "for", "(", ";", ";", ")"], "ground_truth": ["{"], "File": "AMDGPUAsmParser16", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10781, "Length": 66, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "X86Operand14", "Func": "isImmUnsignedi4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10782, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "true", ";", "}", "}", "if", "(", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", "||", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "ContainsZeros", "&&", "(", "AllowIntDomain", "||", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WordMask", "=", "RepeatedMask", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "scaleShuffleMask", "<", "int", ">", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "WordMask", ")", ";", "Shuffle", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "(", "AllowIntDomain", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "ShuffleVT", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "WordMask", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "ContainsZeros", "&&", "AllowIntDomain", "&&", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "LoMask", ")", ";", "return", "true", ";", "}", "if", "(", "isUndefOrInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "OffsetHiMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "OffsetHiMask", "[", "i", "]", "=", "(", "HiMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "HiMask", "[", "i", "]", ":", "HiMask", "[", "i", "]", "-", "<NUM_LIT>", ")", ";", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "OffsetHiMask", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "AllowIntDomain", "&&", "(", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", ")", ")", "{", "int", "ShiftAmt", "=", "matchShuffleAsShift", "(", "ShuffleVT", ",", "Shuffle", ",", "MaskScalarSizeInBits", ",", "Mask", ",", "<NUM_LIT>", ",", "Zeroable", ",", "Subtarget", ")", ";", "if", "(", "<NUM_LIT>", "<", "ShiftAmt", ")", "{", "PermuteImm", "=", "("], "ground_truth": ["unsigned", ")", "ShiftAmt", ";"], "File": "X86ISelLowering108", "Func": "matchUnaryPermuteShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10783, "Length": 404, "Cover_Rate": 0.5186136071887034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "<STR_LIT>", ";", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">"], "ground_truth": ["<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10784, "Length": 228, "Cover_Rate": 0.3671497584541063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "FrameReg", ";", "if", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "FrameReg", "=", "<STR_LIT>", ";", "else", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getNumOperands", "(", ")", ">", "OpNo", "+", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "FrameReg", "=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "}", "}", "int64_t", "Offset", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "(", "(", "(", "FrameReg", "!=", "<STR_LIT>", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "||", "(", "(", "FrameReg", "==", "<STR_LIT>", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister"], "ground_truth": ["(", "FrameReg", ",", "false", ")", ";"], "File": "Mips16RegisterInfo18", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10785, "Length": 209, "Cover_Rate": 0.5903954802259888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "curr_range_str", ",", "*", "next_range_str", ";", "int", "i", "=", "<NUM_LIT>", ",", "n", "=", "<NUM_LIT>", ";", "if", "(", "is_memset", ")", "default_algs", "=", "&", "ix86_cost", "->", "memset", "[", "TARGET_64BIT", "!=", "<NUM_LIT>", "]", ";", "else", "default_algs", "=", "&", "ix86_cost", "->", "memcpy", "[", "TARGET_64BIT", "!=", "<NUM_LIT>", "]", ";", "curr_range_str", "=", "strategy_str", ";", "do", "{", "int", "maxs", ";", "char", "alg_name", "[", "<NUM_LIT>", "]", ";", "char", "align", "[", "<NUM_LIT>", "]", ";", "next_range_str", "=", "strchr", "(", "curr_range_str", ",", "','", ")", ";", "if", "(", "next_range_str", ")", "*", "next_range_str", "++", "=", "'\\0'", ";", "if", "(", "<NUM_LIT>", "!=", "sscanf", "(", "curr_range_str", ",", "<STR_LIT>", ",", "alg_name", ",", "&", "maxs", ",", "align", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "curr_range_str", ",", "is_memset", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "n", ">", "<NUM_LIT>", "&&", "(", "maxs", "<", "(", "input_ranges", "[", "n", "-", "<NUM_LIT>", "]", ".", "max", "+", "<NUM_LIT>", ")", "&&", "maxs", "!=", "-", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "is_memset", "?"], "ground_truth": ["<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "i3865", "Func": "ix86_parse_stringop_strategy_string", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10786, "Length": 160, "Cover_Rate": 0.3193612774451098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "PPCMCCodeEmitter11", "Func": "getLO16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10787, "Length": 62, "Cover_Rate": 0.7126436781609196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsAsmParser9", "Func": "MatchAndEmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10788, "Length": 97, "Cover_Rate": 0.5300546448087432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "FPReg", "=", "getFPReg", "(", ")", ";", "unsigned", "SPReg", "=", "getSPReg", "(", ")", ";", "DebugLoc", "DL"], "ground_truth": [";"], "File": "CAHPFrameLowering", "Func": "emitPrologue", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10789, "Length": 68, "Cover_Rate": 0.3930635838150289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaldavaq_p_uv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmlaldavaq_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10790, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitNegate", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "Op", ","], "ground_truth": ["SelectionDAG", "&", "DAG", ")", "const", "{"], "File": "Z80oldISelLowering", "Func": "EmitNegate", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10791, "Length": 19, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>1"], "ground_truth": [";"], "File": "MipsSubtarget15", "Func": "isMips1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10792, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unaligned_access", "?", "(", "align", ">=", "BITS_PER_WORD", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ":", "(", "align", ">=", "<NUM_LIT>", "*", "BITS_PER_WORD", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "=="], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "align_ok_ldrd_strd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10793, "Length": 35, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LaneBitmask", "M", "=", "AR", ".", "Mask", "&", "BR", ".", "Mask", ";", "return", "M", ".", "any", "(", ")", "?", "RegisterRef", "(", "AR", ".", "Reg"], "ground_truth": [",", "M", ")", ":", "RegisterRef", "(", ")", ";"], "File": "RDFGraph11", "Func": "restrictRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10794, "Length": 31, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "DRC", "=", "MRI", "->", "getRegClass", "(", "(", "*", "(", "MovedInst", "->", "defs", "(", ")", "."], "ground_truth": ["begin", "(", ")", ")", ")", ".", "getReg", "(", ")", ")", ";"], "File": "TPCSoftwareLoopPipelining", "Func": "isCyclicDependency", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10795, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "Z", ")", "continue", ";", "CountBitSplit", "++", ";", "MachineInstr", "*", "DefS", "=", "MRI", ".", "getVRegDef", "(", "S", ")", ";", "assert", "(", "DefS", "!=", "nullptr", ")", ";", "DebugLoc", "DL", "=", "DefS", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "DefS", "->", "getParent", "(", ")", ";", "auto", "At", "=", "DefS", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "DefS", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "SrcR", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "SrcSR", "=", "(", "std", "::", "min", "(", "Pos", ",", "P", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "validateReg", "(", "{", "SrcR", ",", "SrcSR", "}", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "continue", ";", "unsigned", "ImmOp", "=", "Pos", "<=", "P", "?", "W", "-", "Z", ":", "Z", ";", "unsigned", "NewR", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "*", "In", ":", "NewMIs", ")", "{", "if", "(", "In", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MachineOperand", "&", "Op1", "=", "In", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "SrcR", "||", "Op1", ".", "getSubReg", "(", ")", "!=", "SrcSR", ")", "continue", ";", "if", "(", "In", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "ImmOp", ")", "continue", ";", "MachineOperand", "&", "Op0", "=", "In", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "DefI", "=", "MRI", ".", "getVRegDef", "(", "Op0", ".", "getReg", "(", ")", ")", ";", "assert", "(", "DefI", "!=", "nullptr", ")", ";", "if", "(", "!", "MDT", ".", "dominates", "(", "DefI", ",", "&", "*", "At", ")", ")", "continue", ";", "assert", "(", "Op0", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", ";", "NewR", "=", "Op0", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "!", "NewR", ")", "{", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "NewBS", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "SrcR", ",", "<NUM_LIT>", ",", "SrcSR", ")", ".", "addImm", "(", "ImmOp", ")", ";", "NewMIs", ".", "push_back", "(", "NewBS", ")", ";", "}", "if", "(", "Pos", "<=", "P", ")", "{", "HBS", "::", "replaceRegWithSub", "(", "RD", ".", "Reg", ",", "NewR", ",", "<STR_LIT>", ",", "MRI", ")", ";", "HBS", "::", "replaceRegWithSub", "(", "S", ",", "NewR", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "else", "{", "HBS", "::", "replaceRegWithSub", "(", "S", ",", "NewR", ",", "<STR_LIT>", ",", "MRI", ")", ";", "HBS", "::", "replaceRegWithSub", "(", "RD", ".", "Reg", ",", "NewR", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonBitSimplify12", "Func": "genBitSplit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10796, "Length": 414, "Cover_Rate": 0.4303534303534304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "handle_move_double", "(", "operands", ",", "output_reg_adjust", ","], "ground_truth": ["output_compadr", ",", "output_movsi", ")", ";"], "File": "m68k", "Func": "output_move_double", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10797, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachOTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ","], "ground_truth": ["const", "TargetMachine", "&", "TM", ")", "{"], "File": "PPCTargetObjectFile15", "Func": "Initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10798, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "("], "ground_truth": [")", ";"], "File": "AArch64AsmParser13", "Func": "CreateSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10799, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_unpcklpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ","], "ground_truth": ["(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10800, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "<ISA_LIT>InstrInfo", "::", "create", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstrInfo", "("], "ground_truth": ["STI", ")", ";"], "File": "Nios2InstrInfo1", "Func": "create", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10801, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Properties", "(", "Props", ")", ",", "OrigF", "(", "OrigF"], "ground_truth": [")", ",", "NewF", "(", "NewF", ")", "{"], "File": "AMDGPUPropagateAttributes", "Func": "Clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10802, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptIncDec", "=", "!", "ST", ".", "slowIncDec", "(", ")", "||", "Func", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ";", "OptLEA", "=", "ST", ".", "LEAusesAG", "(", ")", "||", "IsSlowLEA", "||", "IsSlow3OpsLEA", ";", "if", "(", "!", "OptLEA", "&&", "!", "OptIncDec", ")", "return", "false", ";", "TSM", ".", "init", "(", "&", "Func", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", ";", ")", ";"], "File": "X86FixupLEAs (2)2", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10803, "Length": 72, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", ";", "size_t", "nlen", ",", "plen", ";", "char", "*", "string", ";", "plen", "=", "strlen", "(", "prefix", ")", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "name", "=", "targetm", ".", "strip_name_encoding", "(", "name", ")", ";", "nlen", "=", "strlen", "(", "name", ")", ";", "string", "=", "alloca", "(", "nlen", "+", "plen", "+", "<NUM_LIT>", ")", ";", "memcpy", "(", "string", ",", "prefix", ",", "plen", ")", ";", "memcpy", "(", "string", "+", "plen", ",", "name"], "ground_truth": [",", "nlen", "+", "<NUM_LIT>", ")", ";"], "File": "i3863", "Func": "x86_64_elf_unique_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10804, "Length": 80, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "VRI", ".", "V", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "VRot", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "VRot", "=", "VRI", ".", "V", ";", "}", "SDValue", "ANDIVal", ",", "ANDISVal", ";", "if", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "ANDIVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VRot", ",", "getI32Imm", "(", "ANDIMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "ANDISVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VRot", ",", "getI32Imm", "(", "ANDISMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TotalVal", ";", "if", "(", "!", "ANDIVal", ")", "TotalVal", "=", "ANDISVal", ";", "else", "if", "(", "!", "ANDISVal", ")", "TotalVal", "=", "ANDIVal", ";", "else", "TotalVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ANDIVal", ",", "ANDISVal", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "TotalVal", ";", "else", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "TotalVal", ")", ",", "<NUM_LIT>", ")", ";", "eraseMatchingBitGroups", "(", "[", "VRI", "]", "(", "const", "BitGroup", "&", "BG", ")", "{", "return", "BG", ".", "V", "==", "VRI", ".", "V", "&&", "BG", "."], "ground_truth": ["RLAmt", "==", "VRI", ".", "RLAmt", ";"], "File": "PPCISelDAGToDAG104", "Func": "SelectAndParts32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10805, "Length": 251, "Cover_Rate": 0.4718045112781955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "dst", ",", "<NUM_LIT>", ")", ",", "adjust_address", "(", "tmp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "emit_move_insn", "(", "dst", ",", "copy_rtx", "(", "tmp", ")", ")", ";", "}", "else", "if", "(", "!", "TARGET_64BIT", "&&", "smode", "==", "DImode", ")", "{", "if", "(", "TARGET_SSE4_1", ")", "{", "rtx", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "dst", ",", "<NUM_LIT>", ")", ",", "gen_rtx_VEC_SELECT", "(", "SImode", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "src", ",", "<NUM_LIT>", ")", ",", "tmp", ")", ")", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "dst", ",", "<NUM_LIT>", ")", ",", "gen_rtx_VEC_SELECT", "(", "SImode", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "src", ",", "<NUM_LIT>", ")", ",", "tmp", ")", ")", ")", ";", "}", "else", "{", "rtx", "vcopy", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_move_insn", "(", "vcopy", ",", "gen_rtx_SUBREG", "(", "V2DImode", ",", "src", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "i386-features1", "Func": "convert_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10806, "Length": 166, "Cover_Rate": 0.4676056338028169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "EVT", ".", "getSimpleVT", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitICmp", "(", "VT", ",", "LHS", ",", "RHS", ",", "IsZExt", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitFCmp", "(", "VT", ",", "LHS"], "ground_truth": [",", "RHS", ")", ";"], "File": "AArch64FastISel (2)", "Func": "emitCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10807, "Length": 64, "Cover_Rate": 0.4740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_s64", "(", "const", "int64_t", "*", "__a", ")", "{", "return", "(", "int64x1_t", ")", "{", "*", "__a"], "ground_truth": ["}", ";"], "File": "arm", "Func": "neon2_vld1_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10808, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "HOp", "=", "combineToHorizontalAddSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "HOp", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "X86ISelLowering106", "Func": "combineFaddFsub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10809, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MO", ":", "make_range", "(", "MI", ".", "operands_begin", "(", ")", "+", "<NUM_LIT>", ",", "MI", ".", "operands_end", "(", ")", ")", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MO", ")", ")", "MCI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "raw_svector_ostream", "VecOS", "(", "Code", ")", ";", "CodeEmitter", "->", "encodeInstruction", "(", "MCI", ",", "VecOS", ",", "Fixups", ",", "getSubtargetInfo", "(", ")", ")", ";", "if", "(", "Code", ".", "size", "(", ")", "<", "MinSize", ")", "{", "if", "(", "MinSize", "==", "<NUM_LIT>", "&&", "Opcode", "==", "<STR_LIT>", ")", "{", "MCI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "NopSize", "=", "EmitNop", "(", "*", "OutStreamer", ",", "MinSize", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "assert", "(", "NopSize", "==", "MinSize", "&&", "<STR_LIT>", ")", ";", "(", "void"], "ground_truth": [")", "NopSize", ";"], "File": "X86MCInstLower124", "Func": "LowerPATCHABLE_OP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10810, "Length": 151, "Cover_Rate": 0.6593886462882096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Subtarget", ".", "hasFastVectorShiftMasks", "(", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "||", "(", "Subtarget", ".", "hasFastScalarShiftMasks", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", ")", "{", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "N", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "shouldFoldConstantShiftPairToMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10811, "Length": 52, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "pParent", ".", "getRelRelMap", "(", ")", ".", "lookUp", "(", "pReloc", ")", "!=", "NULL", ")", "return", "Relocator", "::", "BadReloc", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "<NUM_LIT>", "&&", "!", "rsym", "->", "isLocal", "(", ")", "&&", "rsym", "->", "reserved", "(", ")", "&", "<ISA_LIT>Relocator", "::", "ReservePLT", ")", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "Relocator", "::", "SWord", "V", "=", "S", "+"], "ground_truth": ["A", ";"], "File": "X86Relocator", "Func": "signed32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10812, "Length": 134, "Cover_Rate": 0.7204301075268817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "*", "InstPrint", ",", "MCCodeEmitter", "*", "CE", ",", "MCAsmBackend", "*", "TAB", ",", "bool", "ShowInst", ")", "{", "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useDwarfDirectory", ","], "ground_truth": ["InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "File": "SparcMCTargetDesc", "Func": "createMCAsmStreamer", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10813, "Length": 60, "Cover_Rate": 0.821917808219178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVectorShuffleAsRotate", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getScalarType", "("], "ground_truth": [")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10814, "Length": 57, "Cover_Rate": 0.37012987012987014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsStrict", "=", "N", "->", "isTargetStrictFPOpcode", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "In", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "<", "InVT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", "(", "In", ".", "getNode", "(", ")", ")", "&&", "In", ".", "hasOneUse", "(", ")", ")", "{", "assert", "(", "InVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "In", ")", ";", "unsigned", "NumBits", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "*", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "MemVT", "=", "<STR_LIT>", "(", "NumBits", ")", ";", "MVT", "LoadVT", "=", "<STR_LIT>", "(", "MemVT", ",", "<NUM_LIT>", "/", "NumBits", ")", ";", "if", "(", "SDValue", "VZLoad", "=", "narrowLoadToVZLoad", "(", "LN", ",", "MemVT", ",", "LoadVT", ",", "DAG", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "Convert", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getBitcast", "(", "InVT", ",", "VZLoad", ")", "}", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Convert", ",", "Convert", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "Convert", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "InVT", ",", "VZLoad", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Convert"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineCVTP2I_CVTTP2I", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10815, "Length": 253, "Cover_Rate": 0.7832817337461301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "will_be_in_index_register", "(", "const_rtx", "x", ")", "{", "return", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x"], "ground_truth": [",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYM", ")", ";"], "File": "arm", "Func": "will_be_in_index_register", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10816, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshlq_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_ashlv4si", "(", "(", "int32x4_t"], "ground_truth": [")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vshlq_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10817, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "VarArgsRegSaveSize", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Offset", "(", "<NUM_LIT>", ")", ",", "GPRCS2Offset", "(", "<NUM_LIT>", ")", ",", "DPRCSOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Size", "(", "<NUM_LIT>", ")", ","], "ground_truth": ["GPRCS2Size", "(", "<NUM_LIT>", ")", ",", "DPRCSSize", "(", "<NUM_LIT>", ")", ",", "GPRCS1Frames", "(", "<NUM_LIT>", ")", ",", "GPRCS2Frames", "(", "<NUM_LIT>", ")", ",", "DPRCSFrames", "(", "<NUM_LIT>", ")", ",", "JumpTableUId", "(", "<NUM_LIT>", ")", ",", "PICLabelUId", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo8", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10818, "Length": 104, "Cover_Rate": 0.9904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "fi", "=", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "TGSIInstrInfo", "Func": "isLoadFromStackSlot", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10819, "Length": 77, "Cover_Rate": 0.7549019607843137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GOT", "::", "dynSymOrderCompare", "(", "const", "LDSymbol", "*", "pX", ",", "const", "LDSymbol", "*", "pY", ")", "const", "{", "SymbolOrderMapType", "::", "const_iterator", "itX", "=", "m_SymbolOrderMap", ".", "find"], "ground_truth": ["(", "pX", ")", ";"], "File": "MipsGOT", "Func": "dynSymOrderCompare", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10820, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", ":", "PHIInfo", ")", "{", "for", "(", "auto", "<ISA_LIT>", ":", "phiInfoElementGetSources", "(", "I", ")", ")", "{", "if", "(", "<ISA_LIT>", ".", "second", "==", "SourceMBB", ")", "{", "FoundSource", "=", "true", ";", "Sources", ".", "push_back", "(", "<ISA_LIT>"], "ground_truth": [".", "first", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findSourcesFromMBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10821, "Length": 41, "Cover_Rate": 0.5694444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "Aggressive", ")", "return", "false", ";", "if", "(", "getFMAPatterns", "(", "Root", ",", "Patterns", ","], "ground_truth": ["DoRegPressureReduce", ")", ")", "return", "true", ";"], "File": "PPCInstrInfo", "Func": "getMachineCombinerPatterns", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10822, "Length": 54, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi16_ph", "(", "__m256h", "__A"], "ground_truth": [",", "__mmask16", "__B", ",", "__m256i", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtepi16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10823, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "if", "(", "isABI", ")", "{", "if", "(", "Ty", "->", "isFloatingPointTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", ")", ")", "{", "unsigned", "size", "=", "<NUM_LIT>", ";", "if", "(", "auto", "*", "ITy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "size", "=", "ITy", "->", "getBitWidth", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "size", "=", "<NUM_LIT>", ";", "}", "else", "{", "assert", "(", "Ty", "->", "isFloatingPointTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "}", "O", "<<", "<STR_LIT>", "<<", "size", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TLI", "->", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "unsigned", "totalsz", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "unsigned", "retAlignment", "=", "<NUM_LIT>", ";", "if", "(", "!", "llvm", "::", "getAlign", "(", "*", "F", ",", "<NUM_LIT>", ",", "retAlignment", ")", ")", "retAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "retAlignment", "<<", "<STR_LIT>", "<<", "totalsz", "<<", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "NVPTXAsmPrinter5", "Func": "printReturnValStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10824, "Length": 201, "Cover_Rate": 0.43506493506493504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "Offset", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "<STR_LIT>", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "<STR_LIT>", "(", "<NUM_LIT>", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "<STR_LIT>", "(", "ThisImmVal", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "<NUM_LIT>", ";", "int", "InstrOffs", "=", "<NUM_LIT>", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "MI", ".", "getOperand", "("], "ground_truth": ["ImmIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10825, "Length": 438, "Cover_Rate": 0.4839779005524862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MFI", "->", "hasCalls", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MFI", "->", "hasStackMap", "(", ")", "||", "MFI", "->", "hasPatchPoint", "("], "ground_truth": [")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";"], "File": "AArch64FrameLowering55", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10826, "Length": 53, "Cover_Rate": 0.5760869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{", "return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT"], "ground_truth": [")", ";"], "File": "FISCMCTargetDesc", "Func": "createFISCMCAsmInfo", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10827, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmple_epu32_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si"], "ground_truth": [")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmple_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10828, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBaseReg", "(", ")", "const", "{", "return", "BaseType", "==", "Base", "::", "RegBase", "&&", "BaseReg", ".", "getNode"], "ground_truth": ["(", ")", "!=", "nullptr", ";"], "File": "M68kISelDAGToDAG", "Func": "hasBaseReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10829, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "RegOrConstant", ">", "<ISA_LIT>GISelUtils", "::", "get<ISA_LIT>VectorSplat", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "if", "(", "auto", "Splat", "=", "getVectorSplat", "(", "MI", ",", "MRI", ")", ")", "return", "Splat", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "None", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "return", "RegOrConstant", "(", "ValAndVReg", "->", "Value", ".", "getSExtValue", "(", ")", ")", ";", "return", "RegOrConstant", "(", "Src", ")"], "ground_truth": [";"], "File": "AArch64GlobalISelUtils", "Func": "getAArch64VectorSplat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10830, "Length": 100, "Cover_Rate": 0.970873786407767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sc_reg", "=", "force_reg", "(", "Pmode", ",", "static_chain", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "addr", ",", "Pmode", ",", "GEN_INT", "(", "frv_trampoline_size", "(", ")", ")", ",", "SImode", ",", "fnaddr", ","], "ground_truth": ["Pmode", ",", "sc_reg", ",", "Pmode", ")", ";"], "File": "frv3", "Func": "frv_trampoline_init", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10831, "Length": 47, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "rs6000_fold_builtin", "(", "tree", "fndecl", "ATTRIBUTE_UNUSED", ",", "int", "n_args", "ATTRIBUTE_UNUSED", ",", "tree", "*", "args", "ATTRIBUTE_UNUSED", ",", "bool", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "return", "SUBTARGET_FOLD_BUILTIN", "(", "fndecl", ",", "n_args", ",", "args", ","], "ground_truth": ["ignore", ")", ";"], "File": "rs60007", "Func": "rs6000_fold_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10832, "Length": 34, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64AsmPrinter (2)", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10833, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_s64", "(", "const", "int64_t", "*", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vld1q_dup_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10834, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFNEARBYINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10835, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getAddrOffset", "(", "MachineInstr", "*", "MI", ")", "{", "const", "MCInstrDesc", "&", "Descl", "=", "MI", "->", "getDesc"], "ground_truth": ["(", ")", ";"], "File": "X86AvoidStoreForwardingBlocks", "Func": "getAddrOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10836, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vadciq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "unsigned", "*", "__carry_out", ")", "{", "int32x4_t", "__res", "=", "__builtin_mve_vadciq_sv4si", "(", "__a", ",", "__b", ")", ";", "*", "__carry_out", "=", "(", "__builtin_arm_get_fpscr_nzcvqc", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "__res"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vadciq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10837, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "LINKAGE_SYMBOL_REF_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "ofs", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "if", "(", "!", "strict", "&&", "NONSTRICT_REG_OK_FP_BASE_P", "(", "x", ")", "&&", "CONST_INT_P", "(", "ofs", ")", ")", "return", "true", ";", "if", "(", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ":", "NONSTRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ")", "&&", "CONSTANT_ADDRESS_P", "(", "ofs", ")", ")", "return", "true", ";", "}", "}", "else", "if", "(", "TARGET_EXPLICIT_RELOCS", "&&", "GET_MODE_SIZE", "(", "mode"], "ground_truth": [")", "<=", "UNITS_PER_WORD", ")", "{"], "File": "alpha4", "Func": "alpha_legitimate_address_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10838, "Length": 151, "Cover_Rate": 0.3700980392156863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isEmpty", "(", ")"], "ground_truth": ["const", "{"], "File": "TPCFrameLowering", "Func": "isEmpty", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10839, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Reg", "=", "Is64Bit", "?", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "VT", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["GA", ",", "Reg", "}", ";"], "File": "PPCISelLowering (2)7", "Func": "getTOCEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10840, "Length": 36, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsTailCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "PtrVT", ",", "true", ")", ",", "DL", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "SDValue", "StackPtr", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "SDValue", "ArgValue", "=", "OutVals", "[", "I", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "SDValue", "SpillSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "VA", ".", "getValVT", "(", ")", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "SpillSlot", ")", "->", "getIndex", "(", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "SpillSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "SpillSlot", ";", "}", "else", "ArgValue", "=", "convertValVTToLocVT", "(", "DAG", ",", "DL", ",", "VA", ",", "ArgValue", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ArgValue", ")", ")", ";", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "unsigned", "Offset", "=", "<STR_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "Offset", "+=", "<NUM_LIT>", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "Address", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "Glue", ";", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Callee", ")", ";", "}", "else", "if", "(", "auto", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode"], "ground_truth": [">", "(", "Callee", ")", ")", "{"], "File": "SystemZISelLowering36", "Func": "LowerCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10841, "Length": 435, "Cover_Rate": 0.3832599118942731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>BoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "bool", "UsePrefetching", "=", "TM", "->", "getTargetTriple", "(", ")", ".", "getVendor", "(", ")", "==", "Triple", "::", "BGQ", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ";", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "UsePrefetching", "=", "EnablePrefetch", ";", "if", "(", "UsePrefetching", ")", "addPass", "(", "create<ISA_LIT>LoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ","], "ground_truth": ["true", ")", ")", ";"], "File": "PPCTargetMachine13", "Func": "addIRPasses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10842, "Length": 105, "Cover_Rate": 0.7835820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SHUXIELFObjectWriter", "Func": "getRelocType", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10843, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isArch64Bit", "(", ")", ")", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "else", "Ok", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "break", ";", "}", "if", "(", "!", "Ok", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";", "return"], "ground_truth": ["false", ";"], "File": "RISCVInstrInfo12", "Func": "verifyInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10844, "Length": 127, "Cover_Rate": 0.45195729537366547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u16_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10845, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "OutStreamer", ".", "EmitLabel", "("], "ground_truth": ["CurrentFnSym", ")", ";"], "File": "LEGAsmPrinter2", "Func": "EmitFunctionEntryLabel", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10846, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "SelectionControl", "::", "None", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "SelectionControl", "::", "Flatten", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "SelectionControl", "::", "Flatten", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "SelectionControl", "::", "DontFlatten", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "SelectionControl", "::", "DontFlatten", ")", ")", "{", "nameString", "+=", "sep", "+"], "ground_truth": ["<STR_LIT>", ";"], "File": "SPIRVBaseInfo", "Func": "getSelectionControlName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10847, "Length": 98, "Cover_Rate": 0.7480916030534351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>ConstantPoolValue", "::", "getModifierText", "(", ")", "const", "{", "switch", "(", "Modifier", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMConstantPoolValue (2)", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10848, "Length": 51, "Cover_Rate": 0.8225806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine18", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10849, "Length": 74, "Cover_Rate": 0.6788990825688074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")"], "ground_truth": ["->", "addMemImm8OffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10850, "Length": 36, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NOTB", ":", "case", "NOTW", ":", "case", "NEGW", ":", "case", "SWAP", ":", "return", "<NUM_LIT>", ";", "case", "MOVL", ":", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "m68k3", "Func": "const_int_cost", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10851, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "("], "ground_truth": ["AsmToken", ")", "{"], "File": "DLXAsmParser", "Func": "ParseDirective", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10852, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "memAccessesCanBeReordered", "(", "MachineBasicBlock", "::", "iterator", "A", ",", "MachineBasicBlock", "::", "iterator", "B", ",", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "llvm"], "ground_truth": ["::", "AliasAnalysis", "*", "AA", ")", "{"], "File": "SILoadStoreOptimizer14", "Func": "memAccessesCanBeReordered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10853, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "GetCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "X86InstrInfo12", "Func": "RemoveBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10854, "Length": 69, "Cover_Rate": 0.69, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShiftAmt", "=", "<STR_LIT>", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "ShiftAmt", ">=", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "else", "if", "(", "!", "MRI", "->", "use_empty", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "AArch64ConditionOptimizer (2)", "Func": "findSuitableCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10855, "Length": 135, "Cover_Rate": 0.4066265060240964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "msp430_promote_prototypes", "(", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "false"], "ground_truth": [";"], "File": "msp430", "Func": "msp430_promote_prototypes", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10856, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "opIdx", ")", ";", "return", "getMachineOpValue", "(", "MI", ",", "MO"], "ground_truth": [")", ";"], "File": "SparcCodeEmitter", "Func": "getBranchPredTargetOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10857, "Length": 19, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "IsSlowLEA", "=", "ST", ".", "slowLEA", "(", ")", ";", "bool", "IsSlow3OpsLEA", "=", "ST", ".", "slow3OpsLEA", "(", ")", ";", "bool", "LEAUsesAG", "=", "ST", ".", "LEAusesAG", "(", ")", ";", "bool", "OptIncDec", "=", "!", "ST", ".", "slowIncDec", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "bool", "UseLEAForSP", "=", "ST", ".", "useLeaForSP", "(", ")", ";", "TSM", ".", "init", "(", "&", "ST", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "auto", "*", "PSI", "=", "&", "getAnalysis", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ".", "getPSI", "(", ")", ";", "auto", "*", "MBFI", "=", "(", "PSI", "&&", "PSI", "->", "hasProfileSummary", "(", ")", ")", "?", "&", "getAnalysis", "<", "LazyMachineBlockFrequencyInfoPass", ">", "(", ")", ".", "getBFI", "(", ")", ":", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "OptIncDecPerBB", "=", "OptIncDec", "||", "llvm", "::", "shouldOptimizeForSize", "(", "&", "MBB", ",", "PSI", ",", "MBFI", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end"], "ground_truth": ["(", ")", ";", "++", "I", ")", "{"], "File": "X86FixupLEAs17", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10858, "Length": 213, "Cover_Rate": 0.6454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "csky_active_target", ".", "arch_pp_name", ")", ";", "else", "if", "(", "csky_fpu_index", "==", "TARGET_FPU_auto", ")", "error", "(", "<STR_LIT>", ")", ";", "else", "{", "csky_selected_fpu", "=", "&", "all_fpus", "[", "csky_fpu_index", "]", ";", "sbitmap", "fpu_bits", "=", "sbitmap_alloc", "(", "CSKY_ISA_FEATURE_GET", "(", "max", ")", ")", ";", "csky_initialize_isa", "(", "fpu_bits", ",", "csky_selected_fpu", "->", "isa_bits", ")", ";", "bitmap_ior", "(", "csky_active_target", ".", "isa", ",", "csky_active_target", ".", "isa", ",", "fpu_bits", ")", ";", "sbitmap_free", "(", "fpu_bits", ")", ";", "}", "}", "else", "{", "if", "(", "TARGET_DOUBLE_FLOAT", ">", "<NUM_LIT>", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TARGET_DOUBLE_FLOAT", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_FDIVDU", ">", "<NUM_LIT>", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TARGET_FDIVDU", "=", "<NUM_LIT>", ";", "}", "{", "\\", "csky_arch_isa_features", "[", "CSKY_ISA_FEATURE_GET", "(", "IDENT", ")", "]", "=", "\\", "bitmap_bit_p", "(", "csky_active_target", ".", "isa", ",", "CSKY_ISA_FEATURE_GET", "(", "IDENT", ")", ")", ";", "\\", "}", "if", "(", "TARGET_ELRW", "==", "-", "<NUM_LIT>", ")", "TARGET_ELRW", "=", "CSKY_TARGET_ARCH", "(", "CK801", ")", ";", "if", "(", "!", "TARGET_DSP", ")", "TARGET_DSP", "=", "CSKY_ISA_FEATURE", "(", "dsp", ")", ";", "if", "(", "TARGET_DIV", "==", "-", "<NUM_LIT>", ")", "TARGET_DIV", "=", "CSKY_ISA_FEATURE", "(", "div", ")", ";", "if", "(", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", "&&", "!", "TARGET_CONSTANT_POOL", ")", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "csky_active_target", ".", "arch_pp_name", ")", ";", "else", "if", "(", "TARGET_CONSTANT_POOL", "==", "-", "<NUM_LIT>", ")", "TARGET_CONSTANT_POOL", "=", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", ";", "if", "(", "TARGET_MINI_REGISTERS", ">", "<NUM_LIT>", "&&", "TARGET_HIGH_REGISTERS", ">", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", "||"], "ground_truth": ["CSKY_TARGET_ARCH", "(", "CK803", ")", ")", "{"], "File": "csky", "Func": "csky_option_override", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10859, "Length": 271, "Cover_Rate": 0.4069069069069069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ret", "=", "rs6000_rtx_costs", "(", "x", ",", "code", ",", "outer_code", ",", "opno", ",", "total", ",", "speed", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "GET_RTX_NAME", "(", "code", ")", ",", "GET_RTX_NAME", "(", "outer_code", ")", ",", "opno", ",", "*", "total", ",", "speed", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "return", "ret"], "ground_truth": [";"], "File": "rs60004", "Func": "rs6000_debug_rtx_costs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10860, "Length": 61, "Cover_Rate": 0.7093023255813954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performAddSubCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "SDValue", "Val", "=", "performUADDVCombine", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "if", "(", "SDValue", "Val", "=", "performAddDotCombine", "("], "ground_truth": ["N", ",", "DAG", ")", ")", "return", "Val", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performAddSubCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10861, "Length": 49, "Cover_Rate": 0.8166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VAListFI", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "VAListS", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "int", "argOffset", "=", "FuncInfo", "->", "getVarArgsOffset", "(", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [")", ",", "DAG", ".", "getIntPtrConstant", "(", "argOffset", ")", ")", ";"], "File": "Tile64ISelLowering", "Func": "LowerVASTART", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10862, "Length": 73, "Cover_Rate": 0.453416149068323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASSERT_RTL_DUMP_EQ", "(", "<STR_LIT>", ",", "gen_raw_REG", "("], "ground_truth": ["SImode", ",", "<NUM_LIT>", ")", ")", ";"], "File": "i386", "Func": "ix86_test_dumping_hard_regs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10863, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cum", ")", "return", "false", ";", "if", "(", "TARGET_SHCOMPACT", ")", "{", "cum", "->", "byref", "=", "shcompact_byref", "(", "cum", ",", "mode", ","], "ground_truth": ["type", ",", "named", ")", ";"], "File": "sh3", "Func": "sh_pass_by_reference", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10864, "Length": 28, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_u64_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10865, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "buildInstr", "(", "STI", ".", "isFP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addDef", "(", "PhysReg", "+", "(", "STI", ".", "isLittle", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "ValVReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "STI", ".", "isFP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addDef", "(", "PhysReg", "+", "(", "STI", ".", "isLittle", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "ValVReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "PhysReg", ">=", "<STR_LIT>", "&&", "PhysReg", "<=", "<STR_LIT>", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "PhysReg", ")", ".", "addUse", "(", "ValVReg", ")", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";", "}", "else", "{", "unsigned", "ExtReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ","], "ground_truth": ["ExtReg", ")", ";"], "File": "MipsCallLowering27", "Func": "assignValueToReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10866, "Length": 209, "Cover_Rate": 0.6741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vdup_lane_u16", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vdup_lane_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10867, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegOrImmWithInputMods", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithInt64InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10868, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "cmp_mode", "=", "SImode", ";", "icode", "=", "CODE_FOR_ccmpsi", ";", "break", ";", "case", "DImode", ":", "cmp_mode", "=", "DImode", ";", "icode", "=", "CODE_FOR_ccmpdi", ";", "break", ";", "case", "SFmode", ":", "cmp_mode", "=", "SFmode", ";", "cc_mode", "=", "aarch64_select_cc_mode", "(", "(", "rtx_code", ")", "cmp_code", ",", "op0", ",", "op1", ")", ";", "icode", "=", "cc_mode", "==", "CCFPEmode", "?", "CODE_FOR_fccmpesf", ":", "CODE_FOR_fccmpsf", ";", "break", ";", "case", "DFmode", ":", "cmp_mode", "=", "DFmode", ";", "cc_mode", "=", "aarch64_select_cc_mode", "(", "(", "rtx_code", ")", "cmp_code", ",", "op0", ",", "op1", ")", ";", "icode", "=", "cc_mode", "==", "CCFPEmode", "?", "CODE_FOR_fccmpedf", ":", "CODE_FOR_fccmpdf", ";", "break", ";", "default", ":", "end_sequence", "(", ")", ";", "return", "NULL_RTX", ";", "}", "op0", "=", "prepare_operand", "(", "icode", ",", "op0", ",", "<NUM_LIT>", ",", "op_mode", ",", "cmp_mode", ",", "unsignedp", ")", ";", "op1", "=", "prepare_operand", "(", "icode", ",", "op1", ",", "<NUM_LIT>", ",", "op_mode", ",", "cmp_mode", ",", "unsignedp", ")", ";", "if", "(", "!", "op0", "||", "!", "op1", ")", "{", "end_sequence", "(", ")", ";", "return", "NULL_RTX", ";", "}", "*", "prep_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "target", "=", "gen_rtx_REG", "(", "cc_mode", ",", "CC_REGNUM", ")", ";", "aarch64_cond", "=", "aarch64_get_condition_code_1", "(", "cc_mode", ",", "(", "rtx_code", ")", "cmp_code", ")", ";", "if", "(", "bit_code", "!=", "AND", ")", "{", "prev", "=", "gen_rtx_fmt_ee", "(", "REVERSE_CONDITION", "(", "GET_CODE", "(", "prev", ")", ",", "GET_MODE", "(", "XEXP", "(", "prev", ",", "<NUM_LIT>", ")", ")", ")", ",", "VOIDmode", ",", "XEXP", "(", "prev", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "aarch64_cond", "=", "AARCH64_INVERSE_CONDITION_CODE", "(", "aarch64_cond", ")", ";", "}", "create_fixed_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ","], "ground_truth": ["XEXP", "(", "prev", ",", "<NUM_LIT>", ")", ")", ";"], "File": "aarch644", "Func": "aarch64_gen_ccmp_next", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10869, "Length": 256, "Cover_Rate": 0.5267489711934157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "X86AsmParser101", "Func": "ParseDirective", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10870, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_max_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__M", ",", "__m128i"], "ground_truth": ["__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_max_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10871, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "common_section", "(", ")", "\\", "{", "\\", "in_section", "="], "ground_truth": ["in_common", ";", "\\", "}"], "File": "unicosmk", "Func": "common_section", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10872, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Stack", "::", "addDef", "(", "unsigned", "Reg", ",", "const", "DILocalVariable"], "ground_truth": ["*", "DbgVar", ")", "{"], "File": "TVMStack", "Func": "addDef", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10873, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")"], "ground_truth": ["->", "getTargetLowering", "(", ")", ";"], "File": "SystemZTargetMachine", "Func": "getTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10874, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "EntryBB", ",", "IP", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "UpdatedVRSAVE", ")", ".", "addReg", "(", "InVRSAVE", ")", ";", "BuildMI", "(", "EntryBB", ",", "IP", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "UpdatedVRSAVE", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "if", "(", "BB", "->", "isReturnBlock", "(", ")", ")", "{", "IP", "=", "BB", "->", "end", "(", ")", ";", "--", "IP", ";", "MachineBasicBlock", "::", "iterator", "I2", "=", "IP", ";", "while", "(", "I2", "!=", "BB", "->", "begin", "(", ")", "&&", "(", "--", "I2"], "ground_truth": [")", "->", "isTerminator", "(", ")", ")", "IP", "=", "I2", ";"], "File": "PPCISelDAGToDAG112", "Func": "InsertVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10875, "Length": 123, "Cover_Rate": 0.3904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConditionalCompares", "::", "updateLoops", "(", "ArrayRef", "<", "MachineBasicBlock", "*", ">", "Removed", ")", "{", "if", "(", "!", "Loops", ")", "return", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Removed", ".", "size", "(", ")", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "Loops", "->", "removeBlock", "(", "Removed", "[", "i", "]", ")", ";"], "File": "AArch64ConditionalCompares", "Func": "updateLoops", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10876, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_VectorCall", ")", "return", "CSR_Darwin_<ISA_LIT>_AAVPCS_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_SVE_VectorCall", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_Darwin_<ISA_LIT>_CXX_TLS_PE_SaveList", ":", "CSR_Darwin_<ISA_LIT>_CXX_TLS_SaveList", ";", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", "->", "getFunction", "(", ")"], "ground_truth": [".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_Darwin_<ISA_LIT>_AAPCS_SwiftError_SaveList", ";"], "File": "AArch64RegisterInfo21", "Func": "getDarwinCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10877, "Length": 113, "Cover_Rate": 0.576530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "const", "*", "End", "=", "LibCalls", "+", "array_lengthof", "(", "LibCalls", ")", ";", "<ISA_LIT>TargetLowering", "::", "LTStr", "Comp", ";", "for", "(", "const", "char", "*", "const", "*", "I", "=", "LibCalls", ";", "I", "<", "End", "-", "<NUM_LIT>", ";", "++", "I", ")", "assert", "(", "Comp", "("], "ground_truth": ["*", "I", ",", "*", "(", "I", "+", "<NUM_LIT>", ")", ")", ")", ";"], "File": "MipsISelLowering (2)", "Func": "isF128SoftLibCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10878, "Length": 55, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "Values", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "XCoreDisassembler (2)", "Func": "DecodeBitpOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10879, "Length": 33, "Cover_Rate": 0.38823529411764707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psubh_u", "(", "s", ","], "ground_truth": ["t", ")", ";"], "File": "loongson-mmiintrin", "Func": "psubh_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10880, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "addExpr", "(", "Inst", ",", "MemOp", ".", "OuterDisp", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "MemOp", ".", "InnerReg", ")", ")", ";"], "File": "M68kAsmParser", "Func": "addPCIOperands", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10881, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsALoadChain", "=", "[", "&", "]", "(", "Value", "*", "Start", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "ValuesToCheck", "=", "{", "Start", "}", ";", "auto", "IsALoadChainInstr", "=", "[", "]", "(", "Value", "*", "V", ")", "->", "bool", "{", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", "||", "isa", "<", "BitCastInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "{", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "ADDRESS_SPACE_PARAM", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "while", "(", "!", "ValuesToCheck", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "ValuesToCheck", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "IsALoadChainInstr", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Arg", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "(", "void", ")", "Arg", ";", "return", "false"], "ground_truth": [";"], "File": "NVPTXLowerArgs15", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10882, "Length": 157, "Cover_Rate": 0.31274900398406374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDesirableToShrinkOp", "(", "Op", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "false", ";", "PVT", "=", "<STR_LIT>", ";", "return"], "ground_truth": ["true", ";"], "File": "Z80ISelLowering2", "Func": "IsDesirableToPromoteOp", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10883, "Length": 29, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "theArgs", "[", "i", "]", "->", "use_empty", "(", ")", ")", "{", "if", "(", "ObjectVT", ".", "isVector", "(", ")", ")", "{", "EVT", "EltVT", "=", "ObjectVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "ObjectVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "vi", "=", "<NUM_LIT>", ";", "vi", "<", "NumElts", ";", "++", "vi", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ")", ")", ";", "}", "}", "else", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ObjectVT", ")", ")", ";", "}", "continue", ";", "}", "if", "(", "PAL", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "ByVal", ")", "==", "false", ")", "{", "if", "(", "ObjectVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "ObjectVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "EltVT", "=", "ObjectVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "vi", "=", "<NUM_LIT>", ";", "vi", "<", "NumElts", ";", "++", "vi", ")", "{", "SDValue", "A", "=", "getParamSymbol", "(", "DAG", ",", "idx", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "B", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "A", ",", "B", ")", ";", "Value", "*", "SrcValue", "=", "Constant", "::", "getNullValue", "(", "PointerType", "::", "get", "(", "EltVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ",", "llvm", "::", "ADDRESS_SPACE_PARAM", ")", ")", ";", "SDValue", "Ld", "=", "DAG", ".", "getLoad", "(", "EltVT", ",", "dl", ",", "Root", ",", "Addr", ",", "MachinePointerInfo", "(", "SrcValue", ")", ",", "false", ",", "false", ",", "false", ",", "TD", "->", "getABITypeAlignment", "(", "EltVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ")", ")", ";", "Offset", "+=", "EltVT", ".", "getStoreSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "InVals", ".", "push_back", "(", "Ld", ")", ";", "}", "continue", ";", "}", "if", "(", "isABI", "||", "isKernel", ")", "{", "SDValue", "Arg", "=", "getParamSymbol", "(", "DAG", ",", "idx", ",", "getPointerTy", "(", ")", ")", ";", "Value", "*", "srcValue", "=", "Constant", "::", "getNullValue", "(", "PointerType", "::", "get", "(", "ObjectVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ",", "llvm", "::", "ADDRESS_SPACE_PARAM", ")", ")", ";", "SDValue", "p", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Root", ",", "Arg", ",", "MachinePointerInfo", "(", "srcValue", ")", ",", "false", ",", "false", ",", "false", ",", "TD", "->", "getABITypeAlignment", "(", "ObjectVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ")", ")", ";", "if", "(", "p", ".", "getNode", "(", ")", ")", "p", ".", "getNode", "(", ")", "->", "setIROrder", "(", "idx", "+", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "p", ")", ";", "}", "else", "{", "SDValue", "Arg", "=", "getParamSymbol", "(", "DAG", ",", "idx", ",", "ObjectVT", ")", ";", "SDValue", "p", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ObjectVT", ",", "Arg", ")", ";", "if", "(", "p", ".", "getNode", "(", ")", ")", "p", ".", "getNode", "(", ")", "->", "setIROrder", "(", "idx", "+", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "p", ")", ";", "}", "continue", ";", "}", "if", "(", "isABI", "||", "isKernel", ")", "{", "SDValue", "Arg", "=", "getParamSymbol", "(", "DAG", ",", "idx", ",", "getPointerTy"], "ground_truth": ["(", ")", ")", ";"], "File": "NVPTXISelLowering4", "Func": "LowerFormalArguments", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10884, "Length": 501, "Cover_Rate": 0.37697516930022573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNorm", "("], "ground_truth": [")", "const", "{"], "File": "ARCSubtarget", "Func": "hasNorm", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10885, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "emit<ISA_LIT>WinCFISaveSP", "("], "ground_truth": ["unsigned", "Reg", ")", "{"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10886, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "*", "Desc", "=", "&", "II", "->", "get", "(", "Opcode", ")", ";", "MI", ".", "setDesc", "(", "*", "Desc", ")", ";", "return", "Desc"], "ground_truth": [";"], "File": "X86CodeEmitter", "Func": "UpdateOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10887, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpType", ">=", "<STR_LIT>", "&&", "OpType", "<=", "<STR_LIT>"], "ground_truth": [")", "return", "!", "ST", ".", "hasMFMAInlineLiteralBug", "(", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "opCanUseInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10888, "Length": 18, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "(", "Reg", "=", "MO", ".", "getReg", "(", ")", ")", "||", "(", "Reg", "==", "ExcludedReg", ")", ")", "return", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")"], "ground_truth": ["RegDefs", ".", "insert", "(", "Reg", ")", ";"], "File": "MipsDelaySlotFiller25", "Func": "insertDefUse", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10889, "Length": 43, "Cover_Rate": 0.4479166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "__P", ",", "__L", ";", "__P", "=", "__Y", "&", "<NUM_LIT>", ";", "__L", "=", "(", "__Y", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "return", "(", "_bextr_u64", "(", "__X", ",", "__P"], "ground_truth": [",", "__L", ")", ")", ";"], "File": "bmiintrin", "Func": "__bextr_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10890, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_r_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ")", "{", "return", "__builtin_mve_vqshlq_r_sv4si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqshlq_r_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10891, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CCOpcode", "=", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", "==", "<STR_LIT>", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";", "default", ":", "break", ";", "}", "SDValue", "SelectNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "Cond", ",", "Zero", ",", "True", ",", "False", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectNode", ")", ";", "}", "SDValue", "HWTrue", ",", "HWFalse", ";", "if", "(", "CompareVT", "==", "<STR_LIT>", ")", "{", "HWTrue", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "if", "(", "CompareVT", "==", "<STR_LIT>", ")", "{", "HWTrue", "=", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "R600ISelLowering70", "Func": "LowerSELECT_CC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10892, "Length": 271, "Cover_Rate": 0.33959899749373434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "xtensa_asan_shadow_offset", "(", "void"], "ground_truth": [")", "{"], "File": "xtensa", "Func": "xtensa_asan_shadow_offset", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10893, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SDValue", "NewSetcc", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "NewSetcc", ")", ";", "CmpVT", "=", "<STR_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "AArch64ISelLowering (2)2", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10894, "Length": 172, "Cover_Rate": 0.31444241316270566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "DecodeSymbolicOperandOff", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "NextAddress", "=", "Address", "+"], "ground_truth": ["Offset", ";"], "File": "ARCDisassembler13", "Func": "DecodeSymbolicOperandOff", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10895, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitHwasanMemaccessSymbols", "(", "M", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "auto", "Stubs", "=", "MMIMacho", ".", "getAuthGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_REGULAR", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";", "EmitAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitAuthenticatedPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "emitStackMaps", "(", "SM", ")"], "ground_truth": [";"], "File": "AArch64AsmPrinter75", "Func": "EmitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10896, "Length": 131, "Cover_Rate": 0.9225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitULEB128Value", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "AddrSpace"], "ground_truth": [")", "{"], "File": "PTXMCAsmStreamer1", "Func": "EmitULEB128Value", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10897, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_DPFP", "&&", "TARGET_DPFP_DISABLE_LRSR", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "TARGET_DPFP_FAST_SET", "&&", "TARGET_DPFP_COMPACT_SET", ")", "||", "(", "TARGET_SPFP_FAST_SET", "&&", "TARGET_SPFP_COMPACT_SET", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SPFP_FAST_SET", "&&", "TARGET_ARC600_FAMILY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "TARGET_DPFP_FAST_SET", "||", "TARGET_DPFP_COMPACT_SET", "||", "TARGET_SPFP", ")", "&&", "TARGET_HARD_FLOAT", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "flag_pic", "&&", "TARGET_ARC600_FAMILY", ")", "{", "warning", "(", "DK_WARNING", ",", "<STR_LIT>", ",", "arc_cpu_string", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "}", "arc_init_reg_tables", "(", ")", ";", "memset", "(", "arc_punct_chars", ",", "<NUM_LIT>", ",", "sizeof", "(", "arc_punct_chars", ")", ")", ";", "arc_punct_chars", "[", "'#'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'*'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'?'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'!'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'^'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'&'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'+'", "]", "=", "<NUM_LIT>", ";", "arc_punct_chars", "[", "'_'", "]", "=", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "!", "TARGET_NO_COND_EXEC", ")", "{", "opt_pass", "*", "pass_arc_ifcvt_4", "=", "make_pass_arc_ifcvt", "(", "g", ")", ";", "struct", "register_pass_info", "arc_ifcvt4_info", "=", "{", "pass_arc_ifcvt_4", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "PASS_POS_INSERT_AFTER", "}", ";", "struct", "register_pass_info", "arc_ifcvt5_info", "=", "{", "pass_arc_ifcvt_4", "->", "clone", "(", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "PASS_POS_INSERT_BEFORE", "}", ";", "register_pass", "(", "&", "arc_ifcvt4_info", ")"], "ground_truth": [";"], "File": "arc6", "Func": "arc_init", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10898, "Length": 209, "Cover_Rate": 0.5558510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSignedShl2Operand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "("], "ground_truth": ["OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "VideocoreInstPrinter", "Func": "printSignedShl2Operand", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10899, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitPad", "(", "CE", "->", "getValue"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10900, "Length": 153, "Cover_Rate": 0.8360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackGrowsUp", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "="], "ground_truth": ["true", ";"], "File": "AMDGPUMCAsmInfo33", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10901, "Length": 54, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getBlocks", "(", ")"], "ground_truth": [".", "end", "(", ")", ";"], "File": "WebAssemblyExceptionInfo", "Func": "block_end", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10902, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCAsmPrinter (2)", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10903, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?", "DL", "."], "ground_truth": ["getPointerSizeInBits", "(", ")", ":", "ScalarTy", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "File": "X86TargetTransformInfo (2)", "Func": "isLegalMaskedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10904, "Length": 33, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_file_end", "(", "void", ")", "{", "tree", "name_tree", ";", "struct", "extern_list", "*", "p", ";", "if", "(", "extern_head", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "for", "(", "p", "=", "extern_head", ";", "p", "!=", "<NUM_LIT>", ";", "p", "=", "p", "->", "next", ")", "{", "name_tree", "=", "get_identifier", "(", "p", "->", "name", ")", ";", "if", "(", "!", "TREE_ASM_WRITTEN", "(", "name_tree", ")", "&&", "TREE_SYMBOL_REFERENCED", "(", "name_tree", ")", ")", "{", "TREE_ASM_WRITTEN", "(", "name_tree", ")", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_IRIX", "&&", "mips_abi", "==", "ABI_32", "&&", "p", "->", "size", "==", "-", "<NUM_LIT>", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "p", "->", "name"], "ground_truth": [")", ";"], "File": "mips3", "Func": "mips_file_end", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10905, "Length": 106, "Cover_Rate": 0.7162162162162162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElts", ";", "I", "++", ")", "{", "SDValue", "OpI", "=", "Op", ".", "getOperand", "(", "I", ")", ";", "if", "(", "OpI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "OpI", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Op0", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "OpI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "OpI", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "I", "*", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "Op0"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "N", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBUILD_VECTORToVIDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10906, "Length": 113, "Cover_Rate": 0.42803030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_madd", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "(", "vec_float4", ")", "(", "b"], "ground_truth": [")", ",", "(", "(", "vec_float4", ")", "{", "<NUM_LIT>", "}", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_fm", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10907, "Length": 34, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WorkList", ".", "pop_front", "(", ")", ";", "auto", "LowerConstantVec", "=", "[", "&", "II", ",", "&", "LowerOp", ",", "&", "WorkList", ",", "&", "M", "]", "(", "ConstantVector", "*", "Vec", ",", "unsigned", "NumOfOp", ")", "->", "Value", "*", "{", "if", "(", "std", "::", "all_of", "(", "Vec", "->", "op_begin", "(", ")", ",", "Vec", "->", "op_end", "(", ")", ",", "[", "]", "(", "Value", "*", "V", ")", "{", "return", "isa", "<", "ConstantExpr", ">", "(", "V", ")", "||", "isa", "<", "Function", ">", "(", "V", ")", ";", "}", ")", ")", "{", "std", "::", "list", "<", "Value", "*", ">", "OpList", ";", "std", "::", "transform", "(", "Vec", "->", "op_begin", "(", ")", ",", "Vec", "->", "op_end", "(", ")", ",", "std", "::", "back_inserter", "(", "OpList", ")", ",", "[", "LowerOp", "]", "(", "Value", "*", "V", ")", "{", "return", "LowerOp", "(", "V", ")", ";", "}", ")", ";", "Value", "*", "Repl", "=", "nullptr", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "auto", "*", "PhiII", "=", "dyn_cast", "<", "PHINode", ">", "(", "II", ")", ";", "auto", "*", "InsPoint", "=", "PhiII", "?", "&", "PhiII", "->", "getIncomingBlock", "(", "NumOfOp", ")", "->", "back", "(", ")", ":", "II", ";", "std", "::", "list", "<", "Instruction", "*", ">", "ReplList", ";", "for", "(", "auto", "V", ":", "OpList", ")", "{", "if", "(", "auto", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "ReplList", ".", "push_back", "(", "Inst", ")", ";", "Repl", "=", "InsertElementInst", "::", "Create", "(", "(", "Repl", "?", "Repl", ":", "UndefValue", "::", "get", "(", "Vec", "->", "getType", "(", ")", ")", ")", ",", "V", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ",", "Idx", "++", ")", ",", "<STR_LIT>", ",", "InsPoint", ")", ";", "}", "WorkList", ".", "splice", "(", "WorkList", ".", "begin", "(", ")", ",", "ReplList", ")", ";", "return", "Repl", ";", "}", "return", "nullptr", ";", "}", ";", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "II", "->", "getNumOperands", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "{", "auto", "*", "Op", "=", "II", "->", "getOperand", "(", "OI", ")", ";", "if", "(", "auto", "*", "Vec", "=", "dyn_cast", "<", "ConstantVector", ">", "(", "Op", ")", ")", "{", "Value", "*", "ReplInst", "=", "LowerConstantVec", "("], "ground_truth": ["Vec", ",", "OI", ")", ";"], "File": "SPIRVLowerConstExpr", "Func": "visit", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10908, "Length": 344, "Cover_Rate": 0.3922462941847206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Val"], "ground_truth": [")", ".", "setMIFlag", "(", "Flag", ")", ";"], "File": "RISCVFrameLowering30", "Func": "adjustReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10909, "Length": 49, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "User", "*", "Second", "=", "dyn_cast", "<", "User", ">", "(", "Pair", ".", "second", ")", ";", "assert", "(", "(", "!", "First", "||", "Second", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "First", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "First", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Second", "->", "setOperand", "(", "i", ",", "BoolToIntMap", "[", "First", "->", "getOperand", "(", "i", ")", "]", ")", ";", "}", "Value", "*", "IntRetVal", "=", "BoolToIntMap", "[", "U", "]", ";", "Type", "*", "Int1Ty", "=", "Type", "::", "getInt1Ty", "(", "U", "->", "getContext", "(", ")", ")", ";", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "Value", "*", "BackToBool", "=", "new", "TruncInst", "(", "IntRetVal", ",", "Int1Ty", ",", "<STR_LIT>", ",", "I", ")", ";", "U", ".", "set", "(", "BackToBool"], "ground_truth": [")", ";"], "File": "PPCBoolRetToInt3", "Func": "runOnUse", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10910, "Length": 129, "Cover_Rate": 0.3644067796610169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "X86IREmitter", "Func": "visitVZEXT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10911, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "NOR", ")", ",", "StoreVal", ")", ".", "addReg", "(", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "MipsISelLowering10", "Func": "emitAtomicBinary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10912, "Length": 223, "Cover_Rate": 0.3241279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "auto", "&", "CS", ":", "reverse", "(", "CSI", ")", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "return", "true"], "ground_truth": [";"], "File": "CSKYFrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10913, "Length": 96, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "PatmosTargetMachine1", "Func": "isNoopAddrSpaceCast", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10914, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_pi32", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "signed", "int", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m1", ")", ";", "__b", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "vec_sub", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "__mu1", ",", "__mu2", ",", "__res", ";", "__mu1", ".", "as_m64", "=", "__m1", ";", "__mu2", ".", "as_m64"], "ground_truth": ["=", "__m2", ";"], "File": "mmintrin2", "Func": "_mm_sub_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10915, "Length": 99, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "makeHiLoPair", "(", "SDValue", "Op", ",", "unsigned", "HiTF", ",", "unsigned", "LoTF", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "withTargetFlags"], "ground_truth": ["(", "Op", ",", "HiTF", ",", "DAG", ")", ")", ";"], "File": "VEISelLowering", "Func": "makeHiLoPair", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10916, "Length": 58, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitIndirectBranch", "(", "const", "llvm", "::", "MCSubtargetInfo", "&", "STI", ",", "const", "MCOperand", "&", "Op", ",", "bool", "Is64Bit", ",", "bool", "IsCall", ",", "MCStreamer", "&", "Out", ")", "{", "const", "bool", "HideSandboxBase", "=", "(", "FlagHideSandboxBase", "&&", "Is64Bit", "&&", "!", "FlagUseZeroBasedSandbox", ")", ";", "const", "int", "JmpMask", "=", "-", "kNaCl<ISA_LIT>InstructionBundleSize", ";", "unsigned", "Reg32", "=", "Op", ".", "getReg", "(", ")", ";", "MCSymbol", "*", "RetTarget", "=", "NULL", ";", "const", "unsigned", "SafeReg32", "=", "<STR_LIT>", ";", "const", "unsigned", "SafeReg64", "=", "<STR_LIT>", ";", "if", "(", "HideSandboxBase", ")", "{", "if", "(", "(", "Reg32", "!=", "SafeReg32", ")", "&&", "(", "Reg32", "!=", "SafeReg64", ")", ")", "{", "MCInst", "MOVInst", ";", "MOVInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "MOVInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "SafeReg32", ")", ")", ";", "MOVInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg32", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "MOVInst", ",", "STI", ")", ";", "Reg32", "=", "SafeReg32", ";", "}", "if", "(", "IsCall", ")", "{", "MCContext", "&", "Context", "=", "Out", ".", "getContext", "(", ")", ";", "RetTarget", "=", "CreateTempLabel", "(", "Context", ",", "<STR_LIT>", ")", ";", "PushReturnAddress", "(", "STI", ",", "Context", ",", "Out", ",", "RetTarget"], "ground_truth": [")", ";"], "File": "X86MCNaCl3", "Func": "EmitIndirectBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10917, "Length": 177, "Cover_Rate": 0.3839479392624729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_VNx2BFmode", ":", "case", "E_VNx4BFmode", ":", "case", "E_VNx2SFmode", ":", "return", "TARGET_SVE", "?", "VEC_SVE_DATA", "|", "VEC_PARTIAL", ":", "<NUM_LIT>", ";", "case", "E_VNx16QImode", ":", "case", "E_VNx8HImode", ":", "case", "E_VNx4SImode", ":", "case", "E_VNx2DImode", ":", "case", "E_VNx8BFmode", ":", "case", "E_VNx8HFmode", ":", "case", "E_VNx4SFmode", ":", "case", "E_VNx2DFmode", ":", "return", "TARGET_SVE", "?", "VEC_SVE_DATA", ":", "<NUM_LIT>", ";", "case", "E_VNx32QImode", ":", "case", "E_VNx16HImode", ":", "case", "E_VNx8SImode", ":", "case", "E_VNx4DImode", ":", "case", "E_VNx16BFmode", ":", "case", "E_VNx16HFmode", ":", "case", "E_VNx8SFmode", ":", "case", "E_VNx4DFmode", ":", "case", "E_VNx48QImode"], "ground_truth": [":"], "File": "aarch641", "Func": "aarch64_classify_vector_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10918, "Length": 76, "Cover_Rate": 0.30522088353413657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vreinterpretv16qiv2di", "(", "(", "int64x2_t", ")", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_s8_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10919, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>IfConversionTerm", "("], "ground_truth": [")", ";"], "File": "TVMIfConversionTerm", "Func": "createTVMIfConversionTerm", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10920, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__uhsax", "(", "uint16x2_t", "__a", ",", "uint16x2_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "acle___uhsax", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10921, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectFPToInt", "(", "const", "Instruction", "*", "I", ",", "bool", "Signed", ")", "{", "MVT", "DestVT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "||", "DestVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "DestVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARM64FastISel1", "Func": "SelectFPToInt", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10922, "Length": 180, "Cover_Rate": 0.7114624505928854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getPromotedVTForPredicate", "(", "EVT"], "ground_truth": ["VT", ")", "const", "{"], "File": "AArch64ISelLowering (2)2", "Func": "getPromotedVTForPredicate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10923, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtah_s16_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_aarch64_lroundhfhi", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "fp16_vcvtah_s16_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10924, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "PerformADDECombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformUMLALCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformAddcSubcCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVDUPCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "ARMISelLowering19", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10925, "Length": 383, "Cover_Rate": 0.3481818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_AND_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "V_AND_B32_e32", ")", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_OR_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getReg", "(", ")", ")", ";"], "File": "SILowerI1Copies31", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10926, "Length": 203, "Cover_Rate": 0.3057228915662651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "and_operands_ok", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "memory_operand", "(", "op1", ",", "mode", ")", ")", "{", "if", "(", "TARGET_MIPS16", ")", "{", "struct", "mips_address_info", "addr", ";", "if", "(", "!", "mips_classify_address", "(", "&", "addr", ",", "op1", ",", "mode", ",", "false", ")", ")", "return", "false", ";", "}", "return", "and_load_operand", "(", "op2"], "ground_truth": [",", "mode", ")", ";"], "File": "mips", "Func": "and_operands_ok", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10927, "Length": 59, "Cover_Rate": 0.8428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabavq_p", "(", "uint32_t", "__a", ",", "uint32x4_t", "__b", ",", "uint32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vabavq_p_u32", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabavq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10928, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_TLSLDM", ";", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "Identifier", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Sym", "=", "MCSymbolRefExpr", "::", "create", "(", "Ctx", ".", "getOrCreateSymbol", "(", "Identifier", ")", ",", "Kind", ",", "Ctx", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "SystemZAsmParser (2)1", "Func": "parsePCRel", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10929, "Length": 188, "Cover_Rate": 0.31596638655462184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "i", "=", "CI", "->", "getValue", "(", ")", ".", "getSExtValue", "(", ")", ";", "Type", "*", "NextTy", "=", "cast", "<", "StructType", ">", "(", "Ty", ")", "->"], "ground_truth": ["getElementType", "(", "i", ")", ";"], "File": "HexagonCommonGEP", "Func": "next_type", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10930, "Length": 30, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "getThe<ISA_LIT>LETarget", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getThe<ISA_LIT>BETarget", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "ARMTargetInfo (2)", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10931, "Length": 68, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>Z80MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";", "return", "X"], "ground_truth": [";"], "File": "GBZ80MCTargetDesc", "Func": "createGBZ80MCRegisterInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10932, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSequentialOrUndefOrZeroInRange", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "unsigned", "Pos", ",", "unsigned"], "ground_truth": ["Size", ",", "int", "Low", ",", "int", "Step", "=", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "isSequentialOrUndefOrZeroInRange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10933, "Length": 25, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10934, "Length": 84, "Cover_Rate": 0.4970414201183432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "build_target", ".", "isa", "=", "sbitmap_alloc", "(", "isa_num_bits", ")", ";", "arm_configure_build_target", "(", "&", "build_target", ",", "targ_options", ",", "false", ")", ";", "if", "(", "build_target", ".", "core_name", "&&", "!", "bitmap_bit_p", "(", "build_target", ".", "isa", ",", "isa_bit_quirk_no_asmcpu", ")", ")", "{", "const", "char", "*", "truncated_name", "=", "arm_rewrite_selected_cpu", "(", "build_target", ".", "core_name", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ",", "truncated_name", ")", ";", "}", "const", "arch_option", "*", "arch", "=", "arm_parse_arch_option_name", "(", "all_architectures", ",", "<STR_LIT>", ",", "build_target", ".", "arch_name", ")", ";", "auto_sbitmap", "opt_bits", "(", "isa_num_bits", ")", ";", "gcc_assert", "(", "arch", ")", ";", "if", "(", "strcmp", "(", "build_target", ".", "arch_name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ",", "build_target", ".", "arch_name", ")", ";", "const", "char", "*", "fpu_name", "=", "(", "TARGET_SOFT_FLOAT", "?", "<STR_LIT>", ":", "arm_identify_fpu_from_isa", "(", "build_target", ".", "isa", ")", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ",", "fpu_name", ")", ";", "if", "(", "!", "arch", "->", "common", ".", "extensions", ")", "return", ";", "for", "(", "const", "struct", "cpu_arch_extension", "*", "opt", "=", "arch", "->", "common", ".", "extensions", ";", "opt", "->", "name", "!=", "NULL", ";", "opt", "++", ")", "{", "if", "(", "!", "opt"], "ground_truth": ["->", "remove", ")", "{"], "File": "arm", "Func": "arm_print_asm_arch_directives", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10935, "Length": 217, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "regno", ">=", "GR_RET_FIRST", "&&", "regno", "<=", "GR_RET_LAST", ")", "||", "("], "ground_truth": ["regno", ">=", "FR_RET_FIRST", "&&", "regno", "<=", "FR_RET_LAST", ")", ")", ";"], "File": "ia64", "Func": "ia64_function_value_regno_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10936, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering"], "ground_truth": ["(", ")", "const", "{"], "File": "KudeyarTargetMachine", "Func": "getFrameLowering", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10937, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "::", "Ptr", "<ISA_LIT>AsmParser", "::", "defaultRowMask"], "ground_truth": ["(", ")", "const", "{"], "File": "AMDGPUAsmParser1", "Func": "defaultRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10938, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppcle", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "Is64Bit", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "PPCMCAsmInfo16", "Func": "PPCXCOFFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10939, "Length": 37, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "BB", ";", "case", "<STR_LIT>", ":", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIISelLowering158", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10940, "Length": 102, "Cover_Rate": 0.44541484716157204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRsaSize", "(", ")", "const", "{", "return"], "ground_truth": ["<NUM_LIT>", ";", "}"], "File": "VESubtarget2", "Func": "getRsaSize", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10941, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "if", "(", "!", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VReg"], "ground_truth": [")", ";"], "File": "X86CallLowering10", "Func": "lowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10942, "Length": 107, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";", "return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", "&&", "VK", "=="], "ground_truth": ["<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ";"], "File": "RISCVAsmParser13", "Func": "isPseudoJumpSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10943, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUNPCKLMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "MVT", "VT", ",", "bool", "HasInt256", ",", "bool", "V2IsSplat", "=", "false", ")", "{", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "(", "!", "HasInt256", "||", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "||", "VT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts"], "ground_truth": ["/", "NumLanes", ";"], "File": "X86ISelLowering (2)4", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10944, "Length": 122, "Cover_Rate": 0.5104602510460251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ";"], "File": "ARMISelLowering (3)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10945, "Length": 60, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "next_fp_limit", ";", "if", "(", "size", ">", "<NUM_LIT>", "&&", "!", "is_double", ")", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "tmp", ")", ",", "<NUM_LIT>", "-", "size", ")", ";", "tmp", "=", "build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "next_fp_tmp", ")", ",", "unshare_expr", "(", "tmp", ")", ")", ";", "cmp", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "tmp", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ",", "NULL_TREE", ")", ";", "if", "(", "!", "is_double", ")", "gimplify_and_add", "(", "cmp", ",", "pre_p", ")", ";", "if", "(", "TYPE_ALIGN", "(", "eff_type", ")", ">", "BITS_PER_WORD", "||", "(", "is_double", "||", "size", "==", "<NUM_LIT>", ")", ")", "{", "tmp", "=", "fold_convert", "(", "sizetype", ",", "next_fp_tmp", ")", ";", "tmp", "=", "build2", "(", "BIT_AND_EXPR", ",", "sizetype", ",", "tmp", ",", "size_int", "(", "UNITS_PER_WORD", ")", ")", ";", "tmp", "=", "fold_build_pointer_plus", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "tmp", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "tmp", ",", "pre_p", ")", ";", "}", "if", "(", "is_double", ")", "gimplify_and_add", "(", "cmp", ",", "pre_p", ")", ";", "if", "(", "TYPE_MODE", "(", "eff_type", ")", "==", "SCmode", "&&", "TARGET_SH4", "&&", "TARGET_LITTLE_ENDIAN", ")", "{", "tree", "subtype", "=", "TREE_TYPE", "(", "eff_type", ")", ";", "tree", "real", ",", "imag", ";", "imag", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "imag", "=", "get_initialized_tmp_var", "(", "imag", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "get_initialized_tmp_var", "(", "real", ",", "pre_p", ",", "NULL", ")", ";", "result", "=", "build2", "(", "COMPLEX_EXPR", ",", "eff_type", ",", "real", ",", "imag", ")", ";", "if", "(", "type", "!=", "eff_type", ")", "result", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "type", ",", "result", ")", ";", "result", "=", "get_initialized_tmp_var", "(", "result", ",", "pre_p", ",", "NULL", ")", ";", "}", "tmp", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_stack", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "unshare_expr", "(", "valist", ")", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "valist", ")", ",", "unshare_expr", "(", "next_fp_tmp", ")", ",", "post_p", ")", ";", "valist", "=", "next_fp_tmp", ";", "}", "else", "{", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "next_o", ")", ",", "rsize", ")", ";", "tmp", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "tmp", ",", "unshare_expr", "(", "next_o_limit", ")", ")", ";", "tmp", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "tmp", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_o", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node"], "ground_truth": [",", "unshare_expr", "(", "lab_false", ")", ")", ";"], "File": "sh6", "Func": "sh_gimplify_va_arg_expr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10946, "Length": 505, "Cover_Rate": 0.4085760517799353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", ";", "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "get<ISA_LIT>XALUOOp", "(", "CC", ",", "Sel", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "getInvertedCondCode", "(", "CC", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "TVal", ",", "FVal", ",", "CCVal", ",", "Overflow", ")", ";", "}", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "Sel", ",", "Other", ")", ";", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TVal", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FVal", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode"], "ground_truth": [">", "(", "FVal", ")", ";"], "File": "AArch64ISelLowering165", "Func": "LowerXOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10947, "Length": 226, "Cover_Rate": 0.45109780439121755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10948, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties"], "ground_truth": ["::", "Property", "::", "AllVRegsAllocated", ")", ";"], "File": "SystemZElimCompare26", "Func": "getRequiredProperties", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10949, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallsEhReturn", "=", "true"], "ground_truth": [";"], "File": "Cpu0MachineFunction", "Func": "setCallsEhReturn", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10950, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "LiveOuts", ";", "LiveOuts", "=", "llvm", "::", "findDefsUsedOutsideOfLoop", "(", "L", ")", ";", "bool", "ReductionsDisabled", "=", "EnableTailPredication", "==", "TailPredication", "::", "EnabledNoReductions", "||", "EnableTailPredication", "==", "TailPredication", "::", "ForceEnabledNoReductions", ";", "for", "(", "auto", "*", "I", ":", "LiveOuts", ")", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", "&&", "!", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "!", "I", "->", "getType", "(", ")", "->", "isHalfTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "ReductionsDisabled", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "PredicatedScalarEvolution", "PSE", "=", "LAI", "->", "getPSE", "(", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "LoadStores", ";", "int", "ICmpCount", "=", "<NUM_LIT>", ";", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "blocks", "(", ")", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", "->", "instructionsWithoutDebug", "(", ")", ")", "{", "if", "(", "isa", "<", "PHINode", ">", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "!", "canTailPredicateInstruction", "(", "I", ",", "ICmpCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", ".", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "<NUM_LIT>", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "<NUM_LIT>", "||", "(", "NextStride", "==", "<NUM_LIT>", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "<NUM_LIT>", ")", "||", "(", "NextStride", "==", "<NUM_LIT>", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "("], "ground_truth": ["EnableMaskedGatherScatters", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10951, "Length": 384, "Cover_Rate": 0.7559055118110236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ","], "ground_truth": ["create<ISA_LIT>MCRegisterInfo", ")", ";"], "File": "StackPU2MCTargetDesc", "Func": "LLVMInitializeStackPU2TargetMC", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10952, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "create<ISA_LIT>MCCodeEmitterEB", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ","], "ground_truth": ["Ctx", ",", "false", ")", ";"], "File": "MipsMCCodeEmitter2", "Func": "createMipsMCCodeEmitterEB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10953, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "StructType", ">", "(", "DstTy", ")", "->", "isOpaque", "(", ")", ")", "{", "assert", "(", "false", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "SrcTy", "->", "getNumContainedTypes", "(", ")", "!=", "DstTy", "->", "getNumContainedTypes", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "DstTy", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "PT", "->", "getAddressSpace", "(", ")", "!=", "cast", "<", "PointerType", ">", "(", "SrcTy", ")", "->", "getAddressSpace", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "FunctionType", "*", "FT", "=", "dyn_cast", "<", "FunctionType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "FT", "->", "isVarArg", "(", ")", "!=", "cast", "<", "FunctionType", ">", "(", "SrcTy", ")", "->", "isVarArg", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "StructType", "*", "DSTy", "=", "dyn_cast", "<", "StructType", ">", "(", "DstTy", ")", ")", "{", "StructType", "*", "SSTy", "=", "cast", "<", "StructType", ">", "(", "SrcTy", ")", ";", "if", "(", "DSTy", "->", "isLiteral", "(", ")", "!=", "SSTy", "->", "isLiteral", "(", ")", "||", "DSTy", "->", "isPacked", "(", ")", "!=", "SSTy", "->", "isPacked", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArrayType", "*", "DATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "DATy", "->", "getNumElements", "(", ")", "!=", "cast", "<", "ArrayType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "VectorType", "*", "DVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "DVTy", "->", "getNumElements", "(", ")", "!=", "cast", "<", "ArrayType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "EQ", "[", "std", "::", "make_pair", "(", "DstTy", ",", "SrcTy", ")", "]", "=", "-", "<NUM_LIT>", ";", "int", "retval", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SrcTy", "->", "getNumContainedTypes", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "areTypesIsomorphic", "(", "DstTy", "->", "getContainedType", "(", "i", ")", ",", "SrcTy", "->", "getContainedType", "(", "i", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "EQ", "[", "std", "::", "make_pair", "(", "DstTy", ",", "SrcTy", ")", "]", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "-"], "ground_truth": ["<NUM_LIT>", ":"], "File": "PatmosCallGraphBuilder", "Func": "areTypesIsomorphic", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10954, "Length": 359, "Cover_Rate": 0.6265270506108203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "unsigned", "MBBStartOffset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "MachineBasicBlock", "*", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "int", "BranchSize", ";", "if", "(", "Dest", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", ")", "{", "BranchSize", "=", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "Dest", "->", "getNumber", "(", ")", ",", "e", "=", "MBB", ".", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "else", "{", "BranchSize", "=", "-", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "MBB", ".", "getNumber", "(", ")", ",", "e", "=", "Dest", "->", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "BranchSize", ")", ")", "{", "MBBStartOffset", "+=", "<NUM_LIT>", ";", "continue", ";", "}", "unsigned", "NewSize", ";", "MachineInstr", "*", "OldBranch", "=", "I", ";", "DebugLoc", "dl", "=", "OldBranch", "->", "getDebugLoc", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "NewSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TII", "->", "ReverseBranchCondition", "(", "Cond", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "NewSize", "=", "<NUM_LIT>", ";", "}", "I", "=", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Dest", ")", ";", "OldBranch", "->", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "MSP430BranchSelector", "Func": "runOnMachineFunction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10955, "Length": 379, "Cover_Rate": 0.6223316912972086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "LLVM_OVERRIDE", "{", "return", "true"], "ground_truth": [";"], "File": "SystemZRegisterInfo3", "Func": "requiresRegisterScavenging", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10956, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isS5Imm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "PPCAsmParser (2)", "Func": "isS5Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10957, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDebug", "(", ")", ";", "}", "}", "}", "MadeChange", "=", "true", ";", "}", "else", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "("], "ground_truth": ["MF", ")", ";"], "File": "SILowerSGPRSpills11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10958, "Length": 270, "Cover_Rate": 0.4936014625228519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "i", "==", "<NUM_LIT>", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "("], "ground_truth": ["MI", ")", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10959, "Length": 317, "Cover_Rate": 0.3742621015348288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "SparcMCAsmInfo14", "Func": "SparcELFMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10960, "Length": 28, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "DVL", ":", "DbgValueLists", ")", "{", "BuildMI", "(", "*", "DVL", "->", "getParent", "(", ")", ",", "DVL", ",", "DVL", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "DBG_VALUE", ")", ",", "false", ",", "Register", "(", ")", ",", "DVL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ",", "DVL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ")", ";", "DVL", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "WebAssemblyNullifyDebugValueLists", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10961, "Length": 70, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";", "Is<ISA_LIT>64", "=", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";", "IsDarwin", "=", "TheTriple", ".", "isMacOSX", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "PPCAsmParser", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10962, "Length": 54, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", "."], "ground_truth": ["getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10963, "Length": 125, "Cover_Rate": 0.7440476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn"], "ground_truth": [")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";"], "File": "xtensa", "Func": "hwloop_pattern_reg", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10964, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL"], "ground_truth": [",", "VT", ",", "NewLoad", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10965, "Length": 121, "Cover_Rate": 0.3805031446540881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op0", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "x", ")", ")", ";", "emit_move_insn", "(", "op0", ",", "x", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "const0_rtx", ")", ")", ";", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "DImode", ")", "{", "temp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "convert_move", "(", "temp", ",", "op0", ",", "<NUM_LIT>", ")", ";", "}", "else", "temp", "=", "op0", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "dest", ")", ",", "gen_rtx_fmt_ee", "(", "compare_code", ",", "DImode", ",", "temp", ",", "const0_rtx", ")", ",", "const1_rtx", ",", "dest", ")", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "sparc", "Func": "gen_v9_scc", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10966, "Length": 94, "Cover_Rate": 0.31543624161073824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpnge_ps", "(", "__m128", "__A", ",", "__m128"], "ground_truth": ["__B", ")", "{"], "File": "xmmintrin5", "Func": "_mm_cmpnge_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10967, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask"], "ground_truth": ["[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_QUAD_OFFSET", ")", "!=", "<NUM_LIT>", ")", ";"], "File": "rs60006", "Func": "mode_supports_vsx_dform_quad", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10968, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemOffsetReg", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_MemoryReg", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SparcAsmParser", "Func": "getMemOffsetReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10969, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "XCoreISelLowering (2)1", "Func": "LowerATOMIC_STORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10970, "Length": 149, "Cover_Rate": 0.4613003095975232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "unsigned", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_cvtsh_u32", "(", "__m128h", "__A", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_cvtsh_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10971, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_u16", "(", "uint16x8_t", "a", ",", "uint16x8_t", "b", ",", "uint16x8_t", "c", ")", "{", "uint16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmlsq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10972, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL", ")", ";", "OPCODE", "(", "PCREL_WRAPPER", ")", ";", "OPCODE", "(", "PCREL_OFFSET", ")", ";", "OPCODE", "(", "IABS", ")", ";", "OPCODE", "(", "ICMP", ")", ";", "OPCODE", "(", "FCMP", ")", ";", "OPCODE", "(", "TM", ")", ";", "OPCODE", "(", "BR_CCMASK", ")", ";", "OPCODE", "(", "SELECT_CCMASK", ")", ";", "OPCODE", "(", "ADJDYNALLOC", ")", ";", "OPCODE", "(", "EXTRACT_ACCESS", ")", ";", "OPCODE", "(", "UMUL_LOHI64", ")", ";", "OPCODE", "(", "SDIVREM64", ")", ";", "OPCODE", "(", "UDIVREM32", ")", ";", "OPCODE", "(", "UDIVREM64", ")", ";", "OPCODE", "(", "MVC", ")", ";", "OPCODE", "(", "MVC_LOOP", ")", ";", "OPCODE", "(", "NC", ")", ";", "OPCODE", "(", "NC_LOOP", ")", ";", "OPCODE", "(", "OC", ")", ";", "OPCODE", "(", "OC_LOOP", ")", ";", "OPCODE", "(", "XC", ")", ";", "OPCODE", "(", "XC_LOOP", ")", ";", "OPCODE", "(", "CLC", ")", ";", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "SERIALIZE", ")"], "ground_truth": [";"], "File": "SystemZISelLowering36", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10973, "Length": 155, "Cover_Rate": 0.6275303643724697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "set", ")", "{", "x", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", "&&", "absolute_symbolic_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "return", "!", "mips_lo_sum_offset_lookup"], "ground_truth": ["(", "htab", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NO_INSERT", ")", ";"], "File": "mips", "Func": "mips_orphaned_high_part_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10974, "Length": 49, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>BranchSelectionPass", "(", ")", ")", ";", "PM", ".", "add", "(", "create<ISA_LIT>LLRPPass", "(", "*", "this", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "AlphaTargetMachine", "Func": "addPreEmitPass", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10975, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "sparc_mangle_fundamental_type", "(", "tree", "type", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "<STR_LIT>", ";", "return", "NULL"], "ground_truth": [";"], "File": "sparc3", "Func": "sparc_mangle_fundamental_type", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10976, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "XCoreAsmPrinter10", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10977, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI"], "ground_truth": [",", "MCContext", "&", "Ctx", ")", "{"], "File": "SIMCCodeEmitter", "Func": "createSIMCCodeEmitter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10978, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "fp_saved", ">", "<NUM_LIT>", ")", "{", "machine_mode", "mode", ";", "int", "off", ",", "i", ";", "off", "=", "ROUND_DOWN", "(", "-", "gp_saved", "*", "UNITS_PER_WORD", ",", "UNITS_PER_FPVALUE", ")", ";", "off", "-=", "fp_saved", "*", "UNITS_PER_FPREG", ";", "mode", "=", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode"], "ground_truth": [";"], "File": "mips5", "Func": "mips_setup_incoming_varargs", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10979, "Length": 98, "Cover_Rate": 0.34265734265734266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I"], "ground_truth": [")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10980, "Length": 180, "Cover_Rate": 0.4433497536945813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Type", "::", "FloatTyID", ":", "case", "Type", "::", "DoubleTyID", ":", "return", "true", ";", "case", "Type", "::", "FP128TyID", ":", "return", "Subtarget", ".", "hasP9Vector"], "ground_truth": ["(", ")", ";"], "File": "PPCISelLowering100", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10981, "Length": 25, "Cover_Rate": 0.4098360655737705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "State", ".", "isVarArg", "(", ")", "||", "ValNo", ">", "<NUM_LIT>", "||", "State", ".", "getFirstUnallocated", "(", "F32Regs", ",", "FloatRegsSize", ")", "!=", "ValNo", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "<STR_LIT>", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "Reg"], "ground_truth": ["=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";"], "File": "MipsISelLowering19", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10982, "Length": 188, "Cover_Rate": 0.3657587548638132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")"], "ground_truth": ["return", "true", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10983, "Length": 25, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vidupq_m_n_u32", "(", "uint32x4_t", "__inactive", ",", "uint32_t", "__a", ",", "const", "int"], "ground_truth": ["__imm", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vidupq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10984, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "DEBUG", "(", "cerr", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "*", "MIB", ")", ".", "dump", "(", ")", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "MIB2", ".", "addMBB", "(", "FBB", ")", ";", "DEBUG", "(", "cerr", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "*", "MIB", ")", ".", "dump", "(", ")", ")", ";", "DEBUG", "(", "cerr", "<<"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SPUInstrInfo3", "Func": "InsertBranch", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10985, "Length": 159, "Cover_Rate": 0.5179153094462541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "::", "isUNPCKLMask", "(", "N", "->", "getMask", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "HasAVX2", ","], "ground_truth": ["V2IsSplat", ")", ";"], "File": "X86ISelLowering150", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10986, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost"], "ground_truth": ["}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "}", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10987, "Length": 322, "Cover_Rate": 0.5339966832504146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace"], "ground_truth": [")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "isLegalToVectorizeStoreChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10988, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10989, "Length": 197, "Cover_Rate": 0.5116883116883116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDNode", "*", "findFlagUse", "(", "SDNode", "*", "N", ")", "{", "unsigned", "FlagResNo", "=", "N", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "N", "->", "use_begin", "(", ")", ",", "E", "=", "N", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDUse", "&", "Use", "=", "I", ".", "getUse"], "ground_truth": ["(", ")", ";"], "File": "X86ISelDAGToDAG104", "Func": "findFlagUse", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10990, "Length": 60, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_THIS_VOLATILE", "(", "cfun", "->", "decl", ")", "&&", "!", "(", "m", "->", "frame", ".", "nregs", "||", "m", "->", "frame", ".", "nsseregs", "||", "frame_pointer_needed", ")", ")", "{", "rtx", "dummy_reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "TARGET_64BIT", "?", "AX_REG", ":", "SI_REG", ")", ";", "rtx_insn", "*", "insn_push", "=", "emit_insn", "(", "gen_push", "(", "dummy_reg", ")", ")", ";", "rtx_insn", "*", "insn_pop", "=", "emit_insn", "(", "gen_pop", "(", "dummy_reg", ")", ")", ";", "m", "->", "fs", ".", "sp_offset", "-=", "UNITS_PER_WORD", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "m", "->", "fs", ".", "cfa_offset", "-=", "UNITS_PER_WORD", ";", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "UNITS_PER_WORD", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "add_reg_note", "(", "insn_push", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn_push", ")", "=", "<NUM_LIT>", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "add_reg_note", "(", "insn_pop", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn_pop", ")", "=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "if", "(", "size", "<", "(", "<NUM_LIT>", "<<", "PARAM_VALUE", "(", "PARAM_STACK_CLASH_PROTECTION_GUARD_SIZE", ")", ")", ")", "{", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "dump_stack_clash_frame_info", "(", "NO_PROBE_SMALL_FRAME", ",", "true", ")", ";", "return", ";", "}", "HOST_WIDE_INT", "probe_interval", "=", "get_probe_interval", "(", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", "*", "probe_interval", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "probe_interval", ";", "i", "<=", "size", ";", "i", "+=", "probe_interval", ")", "{", "rtx", "insn", "=", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "probe_interval", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "add_reg_note", "(", "insn", ",", "REG_STACK_CHECK", ",", "const0_rtx", ")", ";", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "HOST_WIDE_INT", "residual", "=", "(", "i", "-", "probe_interval", "-", "size", ")", ";", "if", "(", "residual", ")", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "residual", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "dump_stack_clash_frame_info", "(", "PROBE_INLINE", ",", "residual", "!=", "<NUM_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "int_registers_saved", ")", ";", "struct", "scratch_reg", "sr"], "ground_truth": [";"], "File": "i3867", "Func": "ix86_adjust_stack_and_probe_stack_clash", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10991, "Length": 365, "Cover_Rate": 0.5083565459610028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "&&", "(", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "avr", "Func": "avr_epilogue_uses", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10992, "Length": 28, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getParser", "(", ")", ".", "getTok"], "ground_truth": ["(", ")", ".", "getLoc", "(", ")", ";"], "File": "ECLairAsmParser", "Func": "getLoc", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10993, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", "=", "SrcVal", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "DstSz", ";", "assert", "(", "DstSz", "<", "SrcSz", "&&", "SrcSz", "<=", "<NUM_LIT>", "&&", "DstSz", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFP<ISA_LIT>v8Base"], "ground_truth": ["(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10994, "Length": 85, "Cover_Rate": 0.480225988700565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "char", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "PPCInstPrinter", "Func": "printU8ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10995, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sub_epi64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psubq128", "(", "(", "__v2di", ")", "__A"], "ground_truth": [",", "(", "__v2di", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_sub_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10996, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "auto", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "addAllocaAdjustInst", "(", "MI", ")", ";", "return", "BB", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "HexagonISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10997, "Length": 54, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirectiveAMDKernelCodeT", "(", ")", "{", "amd_kernel_code_t", "Header", ";", "<STR_LIT>", "(", "Header", ",", "&", "getSTI", "(", ")", ")", ";", "while", "(", "true", ")", "{", "while", "(", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "StringRef", "ID", ";", "if", "(", "!", "parseId", "(", "ID", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "ParseAMDKernelCodeTValue", "(", "ID", ",", "Header"], "ground_truth": [")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10998, "Length": 71, "Cover_Rate": 0.8160919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "if", "(", "CallerCC", "==", "CallingConv", "::", "C", "&&", "<ISA_LIT>RegisterInfo", "::", "hasSVEArgsOrReturn", "(", "&", "MF", ")", ")", "CallerCC", "=", "CallingConv", "::", "<ISA_LIT>_SVE_VectorCall", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "CallerCC", "==", "CallingConv", "::", "Win64", "&&", "!", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "CalleeCC", "!=", "CallingConv", "::", "Win64", ")", "return", "false", ";", "for", "(", "Function", "::", "const_arg_iterator", "i", "=", "CallerF", ".", "arg_begin", "(", ")", ",", "e", "=", "CallerF", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "->", "hasByValAttr", "(", ")", ")", "return", "false", ";", "if", "(", "i", "->", "hasInRegAttr", "(", ")", ")", "return", "false", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "assert", "(", "(", "!", "isVarArg", "||", "CalleeCC", "==", "CallingConv", "::", "C", ")", "&&", "<STR_LIT>", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "true", ")", ")", ";", "for", "(", "const", "CCValAssign", "&", "ArgLoc", ":", "ArgLocs", ")", "if", "(", "!", "ArgLoc", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForCall", "(", "CallerCC", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "Subtarget", "->", "hasCustomCallingConv", "(", ")", ")", "{", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF"], "ground_truth": [",", "&", "CallerPreserved", ")", ";"], "File": "AArch64ISelLowering10", "Func": "isEligibleForTailCallOptimization", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10999, "Length": 434, "Cover_Rate": 0.6372980910425844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>"], "ground_truth": ["(", "b", ")", ")", ";"], "File": "mmintrin", "Func": "_mm_addc_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11000, "Length": 21, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ","], "ground_truth": ["V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering115", "Func": "lowerV32I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11001, "Length": 142, "Cover_Rate": 0.47491638795986624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ","], "ground_truth": ["RegNo", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeCCRRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11002, "Length": 23, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "int64x1_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon_vreinterpret_s64_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11003, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV8F64VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp"], "ground_truth": ["->", "getMask", "(", ")", ";"], "File": "X86ISelLowering225", "Func": "lowerV8F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11004, "Length": 79, "Cover_Rate": 0.6869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_external", "(", "decl", ")", ";", "SET_SYMBOL_REF_DECL", "(", "x", ",", "NULL", ")", ";", "}", "}", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", "&&", "function_label_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "fputs", "(", "size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "!", "TARGET_FAST_INDIRECT_CALLS", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "result", "=", "true", ";", "}", "else", "result", "=", "default_assemble_integer", "(", "x"], "ground_truth": [",", "size", ",", "aligned_p", ")", ";"], "File": "pa", "Func": "pa_assemble_integer", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11005, "Length": 86, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInlineAsmMemConstraint", "(", "StringRef", "ConstraintCode", ")", "const", "override", "{", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_Q", ";", "return", "TargetLowering", "::", "getInlineAsmMemConstraint", "(", "ConstraintCode"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering (2)", "Func": "getInlineAsmMemConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11006, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "needsFP", "(", "MF", ")", ")", "{", "int", "FPOffset", "=", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "FPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "MFI", "->", "CreateFixedObject", "(", "-", "<NUM_LIT>", "*", "TCSPDelta", ",", "TCSPDelta", ",", "true", ")", ";", "}", "if", "(", "!", "is<ISA_LIT>64", "&&", "!", "isDarwinABI", "&&", "(", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", ")", ")", "{", "int", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "(", "uint64_t", ")", "<NUM_LIT>", ",", "(", "int64_t", ")"], "ground_truth": ["-", "<NUM_LIT>", ",", "true", ")", ";"], "File": "PPCFrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11007, "Length": 154, "Cover_Rate": 0.5579710144927537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "generatePsEndPgm", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "const", "<ISA_LIT>InstrInfo", "*", "TII", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIInsertSkips19", "Func": "generatePsEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11008, "Length": 94, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "zero", "=", "SET_SRC", "(", "elt", ")", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "||", "GET_MODE", "(", "reg", ")", "!=", "expected_mode", "||", "zero", "!=", "CONST0_RTX", "(", "SImode", ")", ")", "return", "false", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "vfp", ")", "{", "if", "(", "i", "!=", "first_set", "&&", "regno", "!=", "last_regno", "+", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "{", "if", "(", "regno", "==", "SP_REGNUM", "||", "regno", "==", "PC_REGNUM", ")", "return", "false", ";", "if", "(", "i", "!=", "first_set", "&&", "regno", "<=", "last_regno", ")", "return"], "ground_truth": ["false", ";"], "File": "arm", "Func": "clear_operation_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11009, "Length": 88, "Cover_Rate": 0.3308270676691729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonRegisterInfo42", "Func": "getFrameRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11010, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s8_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11011, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "end_label", "=", "gen_label_rtx", "(", ")", ";", "value", "=", "force_reg", "(", "QImode", ",", "value", ")", ";", "if", "(", "need_end", ")", "end", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "itr", ",", "size", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_cmp_and_jump_insns", "(", "size", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "SImode", ",", "<NUM_LIT>", ",", "end_label", ")", ";", "if", "(", "!", "need_end", ")", "end", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "itr", ",", "size", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_label", "(", "byte_mode_label", ")", ";", "nds32_emit_post_inc_load_store", "(", "value", ",", "itr", ",", "QImode", ",", "false", ")", ";", "emit_cmp_and_jump_insns", "(", "end", ",", "itr", ",", "NE", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "byte_mode_label", ")", ";", "emit_label", "("], "ground_truth": ["end_label", ")", ";"], "File": "nds32-memory-manipulation", "Func": "emit_setmem_byte_loop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11012, "Length": 118, "Cover_Rate": 0.7283950617283951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAsynchronousEHPersonality", "(", "Personality", ")", ")", "return", "!", "Call", ".", "doesNotAccessMemory"], "ground_truth": ["(", ")", ";"], "File": "X86WinEHState1", "Func": "isStateStoreNeeded", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11013, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'y'", "&&", "STACK_TOP_P", "(", "x", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'w'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'b'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'k'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'q'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'h'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'x'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'t'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "'g'", ")", "msize", "=", "<NUM_LIT>", ";", "else", "msize", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ";", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "FPSR_REG", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "return", ";", "}", "else", "if", "(", "regno", "==", "FLAGS_REG", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'V'", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "msize", "=", "GET_MODE_SIZE", "(", "word_mode", ")", ";", "else", "error", "(", "<STR_LIT>", ")", ";", "}", "duplicated", "=", "code", "==", "'d'", "&&", "TARGET_AVX", ";", "switch", "(", "msize", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "msize", ">", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "LEGACY_INT_REGNO_P", "(", "regno", ")", ")", "putc", "(", "msize", ">", "<NUM_LIT>", "&&", "TARGET_64BIT", "?", "'r'", ":", "'e'", ",", "file", ")", ";", "case", "<NUM_LIT>", ":", "normal", ":", "reg", "=", "hi_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "regno", ">=", "ARRAY_SIZE", "(", "qi_reg_name", ")", ")", "goto", "normal", ";", "if", "(", "!", "ANY_QI_REGNO_P", "(", "regno", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "reg", "=", "qi_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "regno", ">=", "ARRAY_SIZE", "(", "qi_high_reg_name", ")", ")", "goto", "normal", ";", "reg", "=", "qi_high_reg_name", "[", "regno", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "{", "gcc_assert", "(", "!", "duplicated", ")", ";", "putc", "(", "msize", "==", "<NUM_LIT>", "?", "'y'", ":", "'z'", ",", "file", ")", ";", "reg", "=", "hi_reg_name", "[", "regno", "]", "+", "<NUM_LIT>", ";", "break", ";", "}", "goto", "normal", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "fputs", "(", "reg", ",", "file"], "ground_truth": [")", ";"], "File": "i386", "Func": "print_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11014, "Length": 414, "Cover_Rate": 0.7064846416382252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_andpd256", "(", "(", "__v4df", ")", "__A", ",", "("], "ground_truth": ["__v4df", ")", "__B", ")", ";"], "File": "avxintrin", "Func": "_mm256_and_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11015, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget"], "ground_truth": [";"], "File": "NVPTXTargetMachine13", "Func": "getSubtargetImpl", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11016, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "Lo", ")", ";", "OPCODE", "(", "FENCE", ")", ";", "OPCODE", "(", "SELECT_CC", ")", ";", "}", "return"], "ground_truth": ["NULL", ";"], "File": "RISCVISelLowering (2)2", "Func": "getTargetNodeName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11017, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSimm18Lsl3", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", "*", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "MipsDisassembler27", "Func": "DecodeSimm18Lsl3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11018, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitRX", "(", "Opcode", ",", "DstReg", ",", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Imm", ")", ",", "IDLoc", ",", "Instructions", ")", ";"], "File": "MipsAsmParser6", "Func": "emitRI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11019, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "function_instance", "::", "reads_global_state_p", "(", ")", "const", "{", "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_READ_FPCR", ")", "return", "true", ";", "return", "flags", "&", "(", "CP_READ_MEMORY", "|"], "ground_truth": ["CP_READ_CSR", ")", ";"], "File": "riscv-vector-builtins", "Func": "reads_global_state_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11020, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_int4", "a0123", ";", "a0123", "=", "spu_add", "(", "spu_rlmaska", "(", "(", "vec_int4", ")", "(", "a", ")", ",", "-", "<NUM_LIT>", ")", ",", "spu_extend", "(", "a", ")", ")", ";", "return", "(", "vec_adds", "(", "a0123", ",", "b"], "ground_truth": [")", ")", ";"], "File": "vmx2spu", "Func": "vec_sum4s", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11021, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "int64_t", "Hi20", "=", "(", "(", "Val", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "int64_t", "Lo12", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Val", ")", ";", "if", "(", "Hi20", ")", "Res", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Hi20", ")", ")", ";", "if", "(", "Lo12", "||", "Hi20", "==", "<NUM_LIT>", ")", "{", "unsigned", "AddiOpc", "=", "(", "IsRV64", "&&", "Hi20", ")"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "RISCVMatInt12", "Func": "generateInstSeqImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11022, "Length": 75, "Cover_Rate": 0.33185840707964603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII"], "ground_truth": [",", "STI", ",", "Ctx", ")", ";"], "File": "ARM64MCCodeEmitter", "Func": "createARM64MCCodeEmitter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11023, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getDimName", "(", "Dim", "dim", ")", "{", "switch", "(", "dim", ")", "{", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "<NUM_LIT>", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "<NUM_LIT>", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "<NUM_LIT>", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "Cube", ")", "CASE_SUF", "("], "ground_truth": ["Dim", ",", "DIM", ",", "Rect", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "Buffer", ")", "CASE_SUF", "(", "Dim", ",", "DIM", ",", "SubpassData", ")", "break", ";"], "File": "SPIRVBaseInfo", "Func": "getDimName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11024, "Length": 70, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_wrussq", "(", "unsigned", "long", "long", "__B", ",", "void", "*"], "ground_truth": ["__C", ")", "{"], "File": "cetintrin", "Func": "_wrussq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11025, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "in<ISA_LIT>16HardFloat", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsSubtarget (2)", "Func": "inMips16HardFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11026, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasHipeCC", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "HiPE", ":", "false", ")", ";", "if", "(", "hasHipeCC", ")", "return", "&", "<STR_LIT>", ";", "return", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86RegisterInfo (2)", "Func": "getGPRsForTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11027, "Length": 31, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAtomScope", "("], "ground_truth": [")", "const", "{"], "File": "NVPTXSubtarget12", "Func": "hasAtomScope", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11028, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "vector_ret_type_p", "=", "(", "(", "ret_type", "&&", "VECTOR_TYPE_P", "(", "ret_type", ")", ")", "||", "(", "!", "ret_type", "&&", "VECTOR_MODE_P", "(", "mode", ")", ")", ")", ";", "if", "(", "ret_type", ")", "{", "int", "unsignedp", "=", "TYPE_UNSIGNED", "(", "ret_type", ")", ";", "mode", "=", "promote_function_mode", "(", "ret_type", ",", "mode", ",", "&", "unsignedp", ",", "fntype_or_decl", ",", "<NUM_LIT>", ")", ";", "}", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "||", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", "||", "(", "TARGET_VX_ABI", "&&", "vector_ret_type_p", ")", ")", ";", "gcc_assert", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "(", "TARGET_VX_ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_VX_ABI", "&&", "vector_ret_type_p", ")", "return", "gen_rtx_REG", "(", "mode", ",", "FIRST_VEC_ARG_REGNO", ")", ";", "else", "if", "(", "TARGET_HARD_FLOAT", "&&", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "gen_rtx_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_LONG", "||", "UNITS_PER_LONG", "==", "UNITS_PER_WORD", ")", "return", "gen_rtx_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "*", "UNITS_PER_LONG", ")", "{", "rtvec", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "p", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "RTVEC_ELT", "(", "p", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "p", ")", ";", "}", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "s390", "Func": "s390_function_and_libcall_value", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11029, "Length": 224, "Cover_Rate": 0.9218106995884774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", ".", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering106", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11030, "Length": 131, "Cover_Rate": 0.48161764705882354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "(", "void", ")", "LiveRegs", ".", "insert", "(", "Reg"], "ground_truth": [")", ";"], "File": "SIMachineScheduler", "Func": "addLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11031, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">=", "<NUM_LIT>"], "ground_truth": [";"], "File": "NVPTXSubtarget (2)", "Func": "hasF32FTZ", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11032, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'v'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'y'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "R", ".", "first", "&&", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "("], "ground_truth": [")", "&&", "<STR_LIT>", ".", "contains", "(", "R", ".", "first", ")", ")", "{"], "File": "PPCISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11033, "Length": 178, "Cover_Rate": 0.5174418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "src", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "src", ")", ";", "emit_set_insn", "(", "dest", ",", "GEN_INT", "(", "val", "&", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "emit_set_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "SImode", ",", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", ";", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "set_unique_reg_note", "(", "insn", ",", "REG_EQUAL", ",", "copy_rtx", "(", "src", ")", ")", ";", "}", "return", ";", "}", "emit_set_insn", "(", "dest", ",", "gen_rtx_HIGH", "(", "SImode", ",", "src"], "ground_truth": [")", ")", ";"], "File": "arm", "Func": "arm_emit_movpair", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11034, "Length": 106, "Cover_Rate": 0.7019867549668874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallFrameOptimization", "::", "InstClassification", "<ISA_LIT>CallFrameOptimization", "::", "classifyInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", ",", "DenseSet", "<", "unsigned", "int", ">", "&", "UsedRegs", ")", "{", "if", "(", "MI", "==", "MBB", ".", "end", "(", ")", ")", "return", "Exit", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["Convert", ";"], "File": "X86CallFrameOptimization13", "Func": "classifyInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11035, "Length": 136, "Cover_Rate": 0.4874551971326165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "CarryInVal", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "bool", "Success", ";", "MachineInstr", "*", "Load", ";", "Register", "LHS", ";", "MachineOperand", "Addr", "=", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "false", ")", ";", "unsigned", "Opcode", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GAdd", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdAbs", "(", "MI", ",", "Addr", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GSub", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdAbs", "(", "MI", ",", "Addr", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "if", "(", "Success", ")", "{", "Register", "CIn", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "CarryInVal", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "Opcode", ")", ".", "addDef", "(", "Dst", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addUse", "(", "LHS", ")", ".", "add", "(", "Addr", ")", ".", "addUse", "(", "CIn", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "Idx", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GAdd", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdIdx", "(", "MI", ",", "Addr", ",", "Idx", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "{", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GSub", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdIdx", "(", "MI", ",", "Addr", ",", "Idx", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "if", "(", "Success", ")", "{", "Register", "CIn", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "CarryInVal", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "Opcode", ")", ".", "addDef", "(", "Dst", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addDef", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ")", ".", "addUse", "(", "LHS", ")", ".", "add", "(", "Addr", ")", ".", "addUse", "(", "Idx", ")", ".", "addUse", "(", "CIn", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "IndirAddr"], "ground_truth": [";"], "File": "MOSInstructionSelector", "Func": "selectAddSub", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11036, "Length": 466, "Cover_Rate": 0.5655339805825242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")"], "ground_truth": [",", "Out", ")", ";"], "File": "A15SDOptimizer13", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11037, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";", "const", "GlobalObject", "*", "GO", "=", "GV", "->", "getBaseObject", "(", ")", ";", "if", "(", "GO", "&&", "TLOF", "->", "IsGlobalInSmallSection", "(", "GO", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", ";", "if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "getAddrGlobal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "(", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")"], "ground_truth": [")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "MipsISelLowering34", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11038, "Length": 203, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_maskz_cvtph_epi32", "(", "__mmask8", "__A", ",", "__m128h", "__B", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvtph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11039, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "NVPTXISelDAGToDAG (2)1", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11040, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_ld1v4si", "(", "(", "const", "__builtin_aarch64_simd_si", "*"], "ground_truth": [")", "a", ")", ";"], "File": "arm", "Func": "neon2_vld1q_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11041, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "||", "!", "(", "Divisor", ".", "isPowerOf2", "(", ")", "||", "(", "-", "Divisor", ")", ".", "isPowerOf2", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Lg2", "=", "Divisor", ".", "countTrailingZeros", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "Pow2MinusOne", "=", "DAG", ".", "getConstant", "(", "(", "<NUM_LIT>", "<<", "Lg2", ")", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "N0", ",", "Zero", ",", "<STR_LIT>", ","], "ground_truth": ["CCVal", ",", "DAG", ",", "DL", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "BuildSDIVPow2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11042, "Length": 125, "Cover_Rate": 0.351123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "IsBaseSet", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "setReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11043, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "short", ")", "__builtin_altivec_vpkpx", "(", "(", "vector", "signed", "int"], "ground_truth": [")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_packpx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11044, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "tmp", "=", "(", "Val", "&", "~", "<NUM_LIT>", ")", "|", "(", "I1", "<<", "<NUM_LIT>", ")", "|", "(", "I2", "<<", "<NUM_LIT>", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "tmp", "<<", "<NUM_LIT>", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11045, "Length": 74, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "INT_REG_OK_FOR_BASE_P", "("], "ground_truth": ["x", ",", "strict", ")", ";"], "File": "powerpcspe", "Func": "legitimate_indirect_address_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11046, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "auto", "*", "LoadN", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "assert", "(", "LoadN", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LoadN", "->", "getMemoryVT", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "LoadN", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LoadN", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "MVT", "ResTy", "=", "ty", "(", "Op", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "unsigned", "ResLen", "=", "ResTy", ".", "getStoreSize", "(", ")", ";", "assert", "(", "ResLen", "<", "HwLen", "&&", "<STR_LIT>", ")", ";", "MVT", "BoolTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "Mask", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "BoolTy", ",", "{", "DAG", ".", "getConstant", "(", "ResLen", ",", "dl", ",", "<STR_LIT>", ")", "}", ",", "DAG", ")", ";", "MVT", "LoadTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "*", "MemOp", "=", "MF", ".", "getMachineMemOperand", "(", "LoadN", "->", "getMemOperand", "(", ")", ",", "<NUM_LIT>", ",", "HwLen", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getMaskedLoad", "(", "LoadTy", ",", "dl", ",", "Chain", ",", "Base", ",", "Offset", ",", "Mask", ",", "DAG", ".", "getUNDEF", "(", "LoadTy", ")", ",", "LoadTy", ",", "MemOp", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "SDValue", "Value", "=", "opCastElem", "(", "Load", ",", "ResTy", "."], "ground_truth": ["getVectorElementType", "(", ")", ",", "DAG", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "WidenHvxLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11047, "Length": 244, "Cover_Rate": 0.8327645051194539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_ABSOLUTE_ADDRESS", ",", "<STR_LIT>", "}", ",", "{", "MO_PC_RELATIVE_ADDRESS", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_GOTOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_GOTPCREL", ",", "<STR_LIT>", "}", ",", "{", "MO_PLT", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags"], "ground_truth": [")", ";"], "File": "M680x0InstrInfo", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11048, "Length": 43, "Cover_Rate": 0.5119047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "j", "<=", "LAST_ARM_REGNUM", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "j", ")", ")", "{", "if", "(", "(", "j", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "(", "j", "+", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "tmp", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ";", "tmp", "=", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "tmp", ")", ";", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "tmp", ")", ";", "offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "offset", ">", "<NUM_LIT>", ")", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "else", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "stack_pointer_rtx", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "DImode", ",", "mem", ",", "gen_rtx_REG", "(", "DImode", ",", "j", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "tmp", "=", "emit_insn", "(", "tmp", ")", ";", "if", "(", "dwarf_index", "==", "<NUM_LIT>", ")", "insn", "=", "tmp", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "SImode", ",", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "j", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "dwarf_index", "++", ")", "=", "tmp", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", "+", "<NUM_LIT>", ")", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "SImode", ",", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "j", "+", "<NUM_LIT>", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "dwarf_index", "++", ")", "=", "tmp", ";", "offset", "+=", "<NUM_LIT>", ";", "j", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "tmp", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ";", "tmp", "=", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "tmp", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "tmp", ")", ";", "offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "offset", ">", "<NUM_LIT>", ")", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "else", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "stack_pointer_rtx", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "SImode", ",", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "j", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "tmp", "=", "emit_insn", "(", "tmp", ")", ";", "if", "(", "dwarf_index", "==", "<NUM_LIT>", ")", "insn", "=", "tmp", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "SImode", ",", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "j", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "dwarf_index", "++", ")", "=", "tmp", ";", "offset", "+=", "<NUM_LIT>", ";", "j", "+=", "<NUM_LIT>", ";", "}", "}", "else", "j", "++", ";", "gcc_assert", "(", "insn", "!=", "NULL_RTX"], "ground_truth": [")", ";"], "File": "arm4", "Func": "arm_emit_strd_push", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11049, "Length": 463, "Cover_Rate": 0.7134052388289677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ConstTrue", "=", "CurDAG", "->", "getConstant", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "ConstFalse", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "do", "{", "SDNode", "*", "User", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "auto", "TryFold", "=", "[", "this", ",", "N", ",", "User", ",", "dl", "]", "(", "SDValue", "Val", ")", "{", "SDValue", "UserO0", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "UserO1", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O0", "=", "UserO0", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO0", ";", "SDValue", "O1", "=", "UserO1", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO1", ";", "return", "CurDAG", "->", "FoldConstantArithmetic", "(", "User", "->", "getOpcode", "(", ")", ",", "dl", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "{", "O0", ",", "O1", "}", ")", ";", "}", ";", "SDValue", "TrueRes", "=", "TryFold", "(", "ConstTrue", ")", ";", "if", "(", "!", "TrueRes", "||", "TrueRes", ".", "isUndef", "(", ")", ")", "break", ";", "SDValue", "FalseRes", "=", "TryFold", "(", "ConstFalse", ")", ";", "if", "(", "!", "FalseRes", "||", "FalseRes", ".", "isUndef", "(", ")", ")", "break", ";", "uint64_t", "True", "=", "cast", "<", "ConstantSDNode", ">", "(", "TrueRes", ")", "->", "getZExtValue", "(", ")", ",", "False", "=", "cast", "<", "ConstantSDNode", ">", "(", "FalseRes", ")"], "ground_truth": ["->", "getZExtValue", "(", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "foldBoolExts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11050, "Length": 312, "Cover_Rate": 0.7518072289156627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinInstAlignment", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "="], "ground_truth": ["false", ";"], "File": "M88kMCAsmInfo", "Func": "M88kMCAsmInfo", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11051, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlign", "(", ")", ")", ";", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emitPrologueInsns", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MaybeAlign", "RuntimeAlign", "=", "NeedsStackRealignment", "?", "MaybeAlign", "(", "MFI", ".", "getMaxAlign", "(", ")", ")", ":", "None", ";", "assert", "(", "(", "RuntimeAlign", "==", "None", "||", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "(", "int64_t", ")", "NumBytes", ",", "RuntimeAlign", ")", ";", "if", "(", "hasBP", "(", "MF"], "ground_truth": [")", ")", "{"], "File": "VEFrameLowering2", "Func": "emitPrologue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11052, "Length": 129, "Cover_Rate": 0.36857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "MIB", ".", "addImm"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "MipsInstrInfo3", "Func": "genInstrWithNewOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11053, "Length": 164, "Cover_Rate": 0.38954869358669836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLiteral", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "int32_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "AMDGPUInstPrinter", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11054, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshlq_s64", "(", "int64x2_t", "__a", ",", "int64x2_t", "__b", ")", "{", "return", "__builtin_aarch64_sqrshlv2di", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqrshlq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11055, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsSEInstrInfo10", "Func": "getOppositeBranchOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11056, "Length": 150, "Cover_Rate": 0.3712871287128713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_i32scatter_ps", "(", "float", "*", "__addr", ",", "__m128i", "__index", ",", "__m128", "__v1"], "ground_truth": [",", "const", "int", "__scale", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_i32scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11057, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MEMMODEL_SEQ_CST", ";", "}", "strong", "=", "(", "is_mm_acq_rel", "(", "model", ")", "||", "is_mm_seq_cst", "(", "model", ")", ")", ";", "if", "(", "val", "&", "IX86_HLE_ACQUIRE", "&&", "!", "(", "is_mm_acquire", "(", "model", ")", "||", "strong", ")", ")", "{", "warning", "(", "OPT_Winvalid_memory_model", ",", "<STR_LIT>", ")", ";", "return", "MEMMODEL_SEQ_CST", "|", "IX86_HLE_ACQUIRE", ";", "}", "if", "(", "val", "&", "IX86_HLE_RELEASE", "&&", "!", "(", "is_mm_release", "(", "model", ")", "||", "strong", ")", ")", "{", "warning", "(", "OPT_Winvalid_memory_model", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "i3865", "Func": "ix86_memmodel_check", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11058, "Length": 72, "Cover_Rate": 0.5034965034965035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ProtectJTSupport", "(", ")"], "ground_truth": [")", ";"], "File": "X86TargetMachine2", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11059, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FRAME_GROWS_DOWNWARD"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "rs6000", "Func": "rs6000_starting_frame_offset", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11060, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmladavq_p_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmladavq_p_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11061, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_u16", "(", "uint16x4_t", "__a", ")", "{", "return", "(", "poly64x1_t", ")", "__builtin_neon_vreinterpretdiv4hi", "("], "ground_truth": ["(", "int16x4_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p64_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11062, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "CountedExitBlock", ")", "return", "MadeChange", ";", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", "||", "mightUseCTR", "(", "TT", ",", "Preheader", ")", ")", "Preheader", "=", "InsertPreheaderForLoop", "(", "L", ",", "this", ")", ";", "if", "(", "!", "Preheader", ")", "return", "MadeChange", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Preheader", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "MadeChange", "=", "true", ";", "SCEVExpander", "SCEVE", "(", "*", "SE", ",", "<STR_LIT>", ")", ";", "LLVMContext", "&", "C", "=", "SE", "->", "getContext", "(", ")", ";", "Type", "*", "CountType", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "Type", "::", "getInt64Ty", "(", "C", ")", ":", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "if", "(", "!", "ExitCount", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "ExitCount", "->", "getType", "(", ")", "!=", "CountType", ")", "ExitCount", "=", "SE", "->", "getZeroExtendExpr", "(", "ExitCount", ",", "CountType", ")", ";", "ExitCount", "=", "SE", "->", "getAddExpr", "(", "ExitCount", ",", "SE", "->", "getConstant", "(", "CountType", ",", "<NUM_LIT>", ")", ")", ";", "Value", "*", "ECValue", "=", "SCEVE", ".", "expandCodeFor", "(", "ExitCount", ",", "CountType", ",", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "IRBuilder", "<", ">", "CountBuilder", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "Module", "*", "M", "=", "Preheader", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "MTCTRFunc", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "CountType", ")", ";", "CountBuilder", ".", "CreateCall", "(", "MTCTRFunc", ",", "ECValue", ")", ";", "IRBuilder", "<", ">", "CondBuilder", "(", "CountedExitBranch", ")", ";", "Value", "*", "DecFunc", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "Value", "*", "NewCond", "=", "CondBuilder", ".", "CreateCall"], "ground_truth": ["(", "DecFunc", ")", ";"], "File": "PPCCTRLoops22", "Func": "convertToCTRLoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11063, "Length": 259, "Cover_Rate": 0.3105515587529976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "FPImmTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "FPImmTok", ".", "isNot", "(", "AsmToken", "::", "Real", ")", ")", "return", "MatchOperand_NoMatch", ";", "bool", "Valid", ";", "unsigned", "ValID", "=", "MapperClass", "(", ")", ".", "fromString", "(", "FPImmTok", ".", "getString", "(", ")", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ",", "Valid", ")", ";", "if", "(", "!", "Valid", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "AArch64AsmParser59", "Func": "tryParseNamedFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11064, "Length": 117, "Cover_Rate": 0.6647727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "expandMemCmp", "(", "Instruction", "*", "I", ",", "unsigned", "&", "MaxLoadSize", ")", "{", "MaxLoadSize", "=", "ST", "->", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "true"], "ground_truth": [";"], "File": "X86TargetTransformInfo13", "Func": "expandMemCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11065, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LoadOpcode", ",", "StoreOpcode", ";", "TII", ".", "getLoadStoreOpcodes", "(", "RC", ",", "LoadOpcode", ",", "StoreOpcode", ")", ";", "BuildMI", "(", "MBB", ",", "SaveMBBI", ",", "DL", ",", "TII", ".", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "UseMBBI", ",", "DL", ",", "TII", ".", "get", "(", "LoadOpcode", ")", ",", "Reg", ")", ".", "addReg", "(", "Base"], "ground_truth": [")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZRegisterInfo55", "Func": "saveScavengerRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11066, "Length": 89, "Cover_Rate": 0.4587628865979381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseGRH32", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&"], "ground_truth": ["Operands", ")", "{"], "File": "SystemZAsmParser11", "Func": "parseGRH32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11067, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "Z80InstrInfo", "Func": "loadRegFromStackSlot", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11068, "Length": 49, "Cover_Rate": 0.3356164383561644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "VRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "SRC", "=", "RI", ".", "getEquivalentSGPRClass", "(", "VRC", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "SRC", ")", ";", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SIInstrInfo100", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11069, "Length": 79, "Cover_Rate": 0.35909090909090907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "X_NODEVLIB", ";", "case", "<NUM_LIT>", ":", "if", "(", "strcmp", "(", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "{", "return", "X_NODEVLIB", ";", "}", "mmcu", "=", "AVR_MMCU_DEFAULT", ";", "break", ";", "default", ":", "mmcu", "=", "argv", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "mmcu", ",", "argv", "[", "i", "]", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "X_NODEVLIB"], "ground_truth": [";"], "File": "driver-avr", "Func": "avr_devicespecs_file", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11070, "Length": 88, "Cover_Rate": 0.4131455399061033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ACCESS_REGS", ":", "reg_size", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "reg_size", "=", "UNITS_PER_WORD", ";", "break", ";", "}", "if", "(", "reg_pair_required_p", ")", "return", "<NUM_LIT>", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "/"], "ground_truth": ["<NUM_LIT>", "+", "reg_size", "-", "<NUM_LIT>", ")", "/", "reg_size", ")", ";"], "File": "s390", "Func": "s390_class_max_nregs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11071, "Length": 42, "Cover_Rate": 0.302158273381295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")"], "ground_truth": [")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Mul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11072, "Length": 70, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction"], "ground_truth": ["&", "Fn", ")", "const", "{"], "File": "SIRegisterInfo100", "Func": "requiresRegisterScavenging", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11073, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ptr1Reg", "=", "ptrB", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "Shift1Reg", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "is64bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Incr2Reg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "if", "(", "is8bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "{", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2Reg", ")", ".", "addReg", "(", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MaskReg", ")", ".", "addReg", "(", "Mask2Reg", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpDestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "PtrReg", ")", ";", "if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "Incr2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Tmp2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")"], "ground_truth": [".", "addReg", "(", "MaskReg", ")", ";"], "File": "PPCISelLowering1", "Func": "EmitPartwordAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11074, "Length": 368, "Cover_Rate": 0.34881516587677724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fixuns_trunchfdi_us", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "fp16_vcvth_u64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11075, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "if", "(", "!", "FBB", "&&", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "("], "ground_truth": ["Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "SIInstrInfo41", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11076, "Length": 149, "Cover_Rate": 0.4901315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "getTargetStreamer", "(", ")", "{", "assert", "(", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SystemZAsmParser1", "Func": "getTargetStreamer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11077, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "loongarch_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "loongarch_hard_regno_mode_ok_p", "[", "mode", "]", "["], "ground_truth": ["regno", "]", ";"], "File": "loongarch", "Func": "loongarch_hard_regno_mode_ok", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11078, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext"], "ground_truth": [";"], "File": "Thumb2SizeReduction35", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11079, "Length": 110, "Cover_Rate": 0.3395061728395062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmla_rot180_laneq_f16", "(", "float16x4_t", "__r", ",", "float16x4_t", "__a", ",", "float16x8_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vcmla_laneq180v4hf", "(", "__r", ",", "__a", ",", "__b", ","], "ground_truth": ["__index", ")", ";"], "File": "arm", "Func": "neon_vcmla_rot180_laneq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11080, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "sizeof", "(", "FPR64DecoderTable", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "FPR64DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "RISCVDisassembler", "Func": "DecodeFPR64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11081, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ArrayRef", "<", "MCPhysReg", ">", "<ISA_LIT>ABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return"], "ground_truth": ["makeArrayRef", "(", "O32IntRegs", ")", ";"], "File": "SICABIInfo", "Func": "GetByValArgRegs", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11082, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "return", "false", ";", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "MRI", ")", ";", "return", "true", ";", "}", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "I", ".", "getNumExplicitOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectLoadStoreOp", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "return", "selectFrameIndexOrGep", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectGlobalValue", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "return", "selectConstant", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "materializeFP", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectTruncOrPtrToInt", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "return", "selectCopy", "(", "I", ",", "MRI", ")", ";", "case", "TargetOpcode", "::", "G_ZEXT", ":", "return", "selectZext", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "selectAnyext", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "return", "selectCmp", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_FCMP", ":", "return", "selectFCmp", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_UADDE", ":", "return", "selectUadde", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectUnmergeValues", "(", "I", ",", "MRI", ",", "MF", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "return", "selectMergeValues", "(", "I", ",", "MRI", ",", "MF", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectExtract", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectInsert", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectCondBranch", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "return", "selectImplicitDefOrPHI", "(", "I", ",", "MRI", ")", ";", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "return", "selectShift", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_SDIV"], "ground_truth": [":"], "File": "X86InstructionSelector13", "Func": "select", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11083, "Length": 412, "Cover_Rate": 0.7729831144465291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "MI", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";", "if", "(", "!", "(", "NewOpcode", "=", "VCMPOpcodeToVPT", "(", "Def", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "nullptr", ";", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "||", "!"], "ground_truth": ["RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "File": "MVEVPTBlockPass12", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11084, "Length": 87, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockAddressSDNode", "*", "N", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG"], "ground_truth": [")", ";"], "File": "SICISelLowering", "Func": "lowerBlockAddress", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11085, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtsh_sd", "(", "__mmask8", "__A", ",", "__m128d", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_vcvtsh2sd_mask_round", "(", "__C", ",", "__B", ",", "_mm_setzero_pd", "(", ")"], "ground_truth": [",", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_cvtsh_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11086, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "loopRep", "->", "getHeader", "(", ")", "->"], "ground_truth": ["getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "regNum", "<<", "<STR_LIT>", ";"], "File": "AMDILCFGStructurizer16", "Func": "addLoopBreakOnReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11087, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "getType", "(", "MCII", ",", "MCI", ")"], "ground_truth": ["==", "<STR_LIT>", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11088, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "auto", "*", "CalleeTy", "=", "cast", "<", "PointerType", ">", "(", "Callee", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "CalleeFTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "CalleeTy", ")", ";", "}", "std", "::", "string", "Sig", "=", "getSignature", "(", "CalleeFTy", ")", ";", "if", "(", "InvokeWrappers", ".", "find", "(", "Sig", ")", "!=", "InvokeWrappers", ".", "end", "(", ")", ")", "return", "InvokeWrappers", "[", "Sig", "]", ";", "ArgTys", ".", "push_back", "(", "PointerType", "::", "getUnqual", "(", "CalleeFTy", ")", ")", ";", "ArgTys", ".", "append", "(", "CalleeFTy", "->", "param_begin", "(", ")", ",", "CalleeFTy", "->", "param_end", "(", ")", ")", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "CalleeFTy", "->", "getReturnType", "(", ")", ",", "ArgTys", ",", "CalleeFTy", "->", "isVarArg", "(", ")", ")", ";", "Function", "*", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "InvokePrefix", "+"], "ground_truth": ["Sig", ",", "M", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj", "Func": "getInvokeWrapper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11089, "Length": 137, "Cover_Rate": 0.6401869158878505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")"], "ground_truth": [";"], "File": "ARMCallLowering26", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11090, "Length": 70, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printPCD8Mem", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "opNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "M68kInstPrinter", "Func": "printPCD8Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11091, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sparc_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "decl", "&&", "flag_delayed_branch", "&&", "(", "TARGET_ARCH64", "||", "!", "cfun", "->", "returns_struct", ")", "&&", "!", "(", "TARGET_VXWORKS_RTP", "&&"], "ground_truth": ["flag_pic", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", ")", ";"], "File": "sparc", "Func": "sparc_function_ok_for_sibcall", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11092, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDN", ")", "{", "MachineBasicBlock", "*", "IDB", "=", "IDN", "->", "getBlock", "(", ")", ";", "using", "GTN", "=", "GraphTraits", "<", "MachineDomTreeNode", "*", ">", ";", "using", "DTNodeVectType", "=", "SmallVector", "<", "MachineDomTreeNode", "*", ",", "<NUM_LIT>", ">", ";", "DTNodeVectType", "Cn", "(", "GTN", "::", "child_begin", "(", "N", ")", ",", "GTN", "::", "child_end", "(", "N", ")", ")", ";", "for", "(", "DTNodeVectType", "::", "iterator", "I", "=", "Cn", ".", "begin", "(", ")", ",", "E", "=", "Cn", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "SB", "=", "(", "*", "I", ")", "->", "getBlock", "(", ")", ";", "MDT", "->", "changeImmediateDominator", "(", "SB", ",", "IDB", ")", ";", "}", "}", "while", "(", "B", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "B", "->", "removeSuccessor", "(", "B", "->", "succ_begin", "(", ")", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "pred_begin", "(", ")", ",", "E", "=", "B", "->", "pred_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "removeSuccessor", "(", "B", ",", "true", ")", ";", "Deleted", ".", "insert", "(", "B", ")", ";", "MDT", "->", "eraseNode", "(", "B", ")", ";", "MFN", "->", "erase", "(", "B", "->", "getIterator"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonEarlyIfConv12", "Func": "removeBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11093, "Length": 190, "Cover_Rate": 0.7983193277310925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "op", "[", "<NUM_LIT>", "]", ")", "&&", "(", "INTVAL", "(", "op", "[", "<NUM_LIT>", "]", ")", "!=", "INTVAL", "(", "op", "[", "<NUM_LIT>", "]", ")", "||", "!", "reg_overlap_mentioned_p", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "op", "[", "<NUM_LIT>", "]", ")", "||", "reg_overlap_mentioned_p", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "avr_out_insert_notbit", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11094, "Length": 138, "Cover_Rate": 0.5018181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'K'", ":", "return", "C_Immediate", ";", "case", "'A'", ":", "return", "C_Memory", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType"], "ground_truth": ["(", "Constraint", ")", ";"], "File": "RISCVISelLowering11", "Func": "getConstraintType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11095, "Length": 22, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst3_lanev4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst3_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11096, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getFrameLabel", "(", "const", "std", "::", "string", "&", "Func", ")", "{", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";", "std", "::", "string", "tag", "=", "getTagName"], "ground_truth": ["(", "FRAME_LABEL", ")", ";"], "File": "PIC161", "Func": "getFrameLabel", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11097, "Length": 34, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "check", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ",", "L", ",", "<STR_LIT>", ")", "||", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ",", "End", ")", "||", "check", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "Val", ")", ",", "L", ",", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "return", "<STR_LIT>", "(", "Val", ",", "Start", ",", "End", ")", ";", "}", "case", "AsmToken", "::", "LCurly", ":", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "return", "ParseRoundingModeOp", "(", "Start", ")", ";", "}", "default", ":", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "EndLoc", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ",", "EndLoc", ")"], "ground_truth": [")", "return", "nullptr", ";"], "File": "X86AsmParser (2)5", "Func": "ParseATTOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11098, "Length": 144, "Cover_Rate": 0.39452054794520547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MO", ".", "isReg", "(", ")", "?", "MO", "."], "ground_truth": ["getReg", "(", ")", ":", "<NUM_LIT>", ";"], "File": "HexagonCopyToCombine (2)", "Func": "UseReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11099, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getImm", "("], "ground_truth": [")", "const", "{"], "File": "TeakAsmParser", "Func": "getImm", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11100, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_rotqbii", "(", "qword", "a", ",", "int", "count", ")", "{", "vec_uchar16", "x", ",", "y", ";", "vec_uchar16", "result", ";", "x", "=", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "si_from_int", "(", "count", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "y", "=", "(", "vec_uchar16", ")", "(", "vec_sr", "(", "(", "vec_uint4", ")", "vec_sro", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "(", "vec_uchar16", ")", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}"], "ground_truth": [")", ")", ")", ",", "(", "vec_uint4", ")", "vec_sub", "(", "vec_splat_u8", "(", "<NUM_LIT>", ")", ",", "x", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_rotqbii", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11101, "Length": 95, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op"], "ground_truth": [")", ";"], "File": "SparcISelLowering1", "Func": "LowerFP_TO_SINT", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11102, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v8hi", ")", "__A", "*", "(", "__v8hi", ")"], "ground_truth": ["__B", ")", ";"], "File": "emmintrin", "Func": "_mm_mullo_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11103, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLegalFLATOffset", "(", "int64_t", "Offset", ",", "unsigned", "AddrSpace", ",", "bool", "Signed", ")", "const", "{", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "return", "(", "Signed", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "||", "(", "!", "Signed", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ";", "}", "return", "(", "Signed", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "||", "(", "!", "Signed", "&&", "isUInt", "<", "<NUM_LIT>", ">", "("], "ground_truth": ["Offset", ")", ")", ";"], "File": "SIInstrInfo118", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11104, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "arm_gen_constant", "(", "code", ",", "SImode", ",", "NULL_RTX", ",", "INTVAL", "(", "val", ")", ",", "NULL_RTX", ",", "NULL_RTX", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "arm_const_inline_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11105, "Length": 23, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_paddusw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "("], "ground_truth": ["__v8hi", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_adds_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11106, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MVT", ">"], "ground_truth": ["&", "getParams", "(", ")", "const", "{"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "getParams", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11107, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "mem", ")", ";", "}", "else", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_EXPRESSION", ",", "gen_rtx_SET", "("], "ground_truth": ["mem", ",", "reg", ")", ")", ";"], "File": "i3865", "Func": "ix86_emit_save_reg_using_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11108, "Length": 116, "Cover_Rate": 0.30933333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>InferAddressSpaces"], "ground_truth": ["(", ")", ";"], "File": "NVPTXInferAddressSpaces", "Func": "createNVPTXInferAddressSpacesPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11109, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", ";", "default", ":", "break", ";", "}", "assert", "(", "!", "MI", ".", "mayLoad", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", ";", "auto", "&", "TargetOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldTargetReg", "=", "TargetOp", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "X86SpeculativeLoadHardening", "Func": "hardenIndirectCallOrJumpInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11110, "Length": 58, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128bh", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtneps_pbh", "(", "__m128", "__A", ")", "{", "return", "(", "__m128bh", ")", "__builtin_ia32_cvtneps2bf16_v4sf", "("], "ground_truth": ["__A", ")", ";"], "File": "avx512bf16vlintrin", "Func": "_mm_cvtneps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11111, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>"], "ground_truth": ["(", "mn", ")", ",", "<STR_LIT>", "(", "mw", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_MMULSUM_WQ", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11112, "Length": 25, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitLabel"], "ground_truth": ["(", "CurrentFnSym", ")", ";"], "File": "Nios2AsmPrinter", "Func": "EmitFunctionEntryLabel", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11113, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", "||", "I", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "TD", "->", "getTypeAllocSize", "(", "I", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", "<", "MaxOffset", ")", "{", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "TLI", "->", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "getKindForGlobal", "(", "I", ",", "TLI", "->", "getTargetMachine", "(", ")", ")", ".", "isBSSLocal", "(", ")", ")", "BSSGlobals", ".", "push_back", "(", "I", ")", ";", "else", "if", "(", "I", "->", "isConstant", "(", ")", ")", "ConstGlobals", ".", "push_back", "(", "I", ")", ";", "else", "Globals", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Globals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "Changed", "|=", "doMerge", "(", "Globals", ",", "M", ",", "false", ")", ";", "if", "(", "BSSGlobals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "Changed", "|=", "doMerge", "(", "BSSGlobals", ",", "M", ",", "false", ")", ";", "return", "Changed"], "ground_truth": [";"], "File": "ARMGlobalMerge2", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11114, "Length": 154, "Cover_Rate": 0.532871972318339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ","], "ground_truth": ["Input", ",", "Val", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11115, "Length": 184, "Cover_Rate": 0.6618705035971223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "{", "perm0", "=", "perm0", "&", "<NUM_LIT>", ";", "perm1", "=", "(", "perm1", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "}", "else", "if", "(", "perm0", "&", "<NUM_LIT>", ")", "{", "if", "(", "perm1", "&", "<NUM_LIT>", ")", "return", "false", ";", "perm0", "-=", "<NUM_LIT>", ";", "perm1", "+=", "<NUM_LIT>", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "}", "else", "if", "(", "(", "perm1", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "target", "!=", "NULL", ")", "{", "machine_mode", "vmode", ",", "dmode", ";", "rtvec", "v", ";", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "vmode", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", ";"], "File": "rs6000", "Func": "rs6000_expand_vec_perm_const_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11116, "Length": 109, "Cover_Rate": 0.4560669456066946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR64CRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "Reg", "=", "FPR64DecoderTable", "[", "RegNo", "+", "<NUM_LIT>"], "ground_truth": ["]", ";"], "File": "RISCVDisassembler", "Func": "DecodeFPR64CRegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11117, "Length": 43, "Cover_Rate": 0.7049180327868853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smax_nanv2df", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vmaxq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11118, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pavgw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "("], "ground_truth": [")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_avg_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11119, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FCOS", ":", "case", "TargetOpcode", "::", "G_FSIN", ":", "case", "TargetOpcode", "::", "G_FLOG10", ":", "case", "TargetOpcode", "::", "G_FLOG", ":", "case", "TargetOpcode", "::", "G_FLOG2", ":", "case", "TargetOpcode", "::", "G_FSQRT", ":", "case", "TargetOpcode", "::", "G_FABS", ":", "case", "TargetOpcode", "::", "G_FEXP", ":", "case", "TargetOpcode", "::", "G_FRINT", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_TRUNC", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_ROUND", ":", "return"], "ground_truth": ["true", ";"], "File": "M88kRegisterBankInfo", "Func": "isPreISelGenericFloatingPointOpcode", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11120, "Length": 58, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "TargetOptions", "Options", "=", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ";", "return", "(", "Options", ".", "UnsafeFPMath", "||", "Options", ".", "AllowFPOpFusion", "=="], "ground_truth": ["FPOpFusion", "::", "Fast", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "isCombineInstrCandidateFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11121, "Length": 49, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "initialize_aarch64_code_model", "(", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "opts", "->", "x_flag_pic", ")", "{", "switch", "(", "opts", "->", "x_aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "aarch64_cmodel", "=", "AARCH64_CMODEL_TINY_PIC", ";", "break", ";", "case", "AARCH64_CMODEL_SMALL", ":", "aarch64_cmodel", "=", "(", "flag_pic", "==", "<NUM_LIT>", "?", "AARCH64_CMODEL_SMALL_PIC"], "ground_truth": [":", "AARCH64_CMODEL_SMALL_SPIC", ")", ";"], "File": "aarch643", "Func": "initialize_aarch64_code_model", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11122, "Length": 48, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PHI", ".", "getOperand", "(", "Index", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHISourceReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11123, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "encodeNEONRd", "(", "MI", ",", "<NUM_LIT>", ")", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Op", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Cmode", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "I", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Imm3", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Imm4", "=", "Imm", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "I", "<<", "<NUM_LIT>", ")", "|", "(", "Imm3", "<<", "<NUM_LIT>", ")", "|", "(", "Cmode", "<<", "<NUM_LIT>", ")", "|", "(", "Op", "<<", "<NUM_LIT>", ")", "|", "Imm4", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb"], "ground_truth": ["(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON1RegModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11124, "Length": 113, "Cover_Rate": 0.8188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "node_version_info", "=", "node", "->", "function_version", "(", ")", ";", "gcc_assert", "(", "node", "->", "dispatcher_function", "&&", "node_version_info", "!=", "NULL", ")", ";", "if", "(", "node_version_info", "->", "dispatcher_resolver", ")", "return", "node_version_info", "->", "dispatcher_resolver", ";", "default_ver_decl", "=", "node_version_info", "->", "next", "->", "this_node", "->", "decl", ";", "node", "->", "definition", "=", "false", ";", "resolver_decl", "=", "make_resolver_func", "(", "default_ver_decl", ",", "node", "->", "decl", ",", "&", "empty_bb", ")", ";", "node_version_info", "->", "dispatcher_resolver", "=", "resolver_decl", ";", "push_cfun", "(", "DECL_STRUCT_FUNCTION", "(", "resolver_decl", ")", ")", ";", "auto_vec", "<", "tree", ",", "<NUM_LIT>", ">", "fn_ver_vec", ";", "for", "(", "versn_info", "=", "node_version_info", "->", "next", ";", "versn_info", ";", "versn_info", "=", "versn_info", "->", "next", ")", "{", "versn", "=", "versn_info", "->", "this_node", ";", "if", "(", "DECL_VINDEX", "(", "versn", "->", "decl", ")", ")", "sorry", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "i3864", "Func": "ix86_generate_version_dispatcher_body", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11125, "Length": 119, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "containsLongjmpableCalls", "(", "const", "Function", "*", "F", ")", "{", "for", "(", "const", "auto", "&", "BB", ":", "*", "F", ")", "for", "(", "const", "auto", "&", "I", ":", "BB", ")", "if", "(", "const", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "if", "(", "canLongjmp", "(", "CB", "->", "getCalledOperand", "(", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "WebAssemblyLowerEmscriptenEHSjLj10", "Func": "containsLongjmpableCalls", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11126, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul"], "ground_truth": [",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11127, "Length": 191, "Cover_Rate": 0.36590038314176243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "continue", ";", "}", "else", "continue", ";", "unsigned", "PtrAddrSpace", "=", "PtrValue", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "PtrAddrSpace", ")", "continue", ";", "if", "(", "L", "->", "isLoopInvariant", "(", "PtrValue", ")", ")", "continue", ";", "const", "SCEV", "*", "LSCEV", "=", "SE", "->", "getSCEVAtScope", "(", "PtrValue", ",", "L", ")", ";", "const", "SCEVAddRecExpr", "*", "LARSCEV", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "LSCEV", ")", ";", "if", "(", "!", "LARSCEV", "||", "LARSCEV", "->", "getLoop", "(", ")", "!=", "L", ")", "continue", ";", "if", "(", "isValidCandidate", "(", "&", "J", ",", "PtrValue", ")", ")", "addOneCandidate", "(", "MemI", ",", "LSCEV", ",", "Buckets", ",", "MaxCandidateNum", ")", ";", "}", "return"], "ground_truth": ["Buckets", ";"], "File": "PPCLoopInstrFormPrep6", "Func": "collectCandidates", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11128, "Length": 105, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo"], "ground_truth": ["(", ")", ")", ";"], "File": "Thumb2SizeReduction65", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11129, "Length": 67, "Cover_Rate": 0.38285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnCondBrIter", "=", "I", ";", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "getOppositeCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "getBrCond", "(", "BranchCode", ")", ".", "getOpcode", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";"], "File": "AVRInstrInfo21", "Func": "analyzeBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11130, "Length": 254, "Cover_Rate": 0.4677716390423573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>LoopPreIncPrepPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")"], "ground_truth": ["addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";"], "File": "PPCTargetMachine1", "Func": "addPreISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11131, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "Offset", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "ImmToIdxMap", ".", "count", "(", "OpC", ")", ")", "return", "false", ";", "if", "(", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "unsigned", "StackEst", "=", "TFI", "->", "determineFrameLayout", "(", "MF", ",", "false", ","], "ground_truth": ["true", ")", ";"], "File": "PPCRegisterInfo (2)1", "Func": "needsFrameBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11132, "Length": 119, "Cover_Rate": 0.7933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "emitStrictFPComparison", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Chain", ",", "bool", "IsSignaling", ")", "{", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "!=", "<STR_LIT>", ")", ";", "const", "bool", "FullFP16", "=", "DAG", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "FullFP16", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "LHS", "}", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "RHS", "}", ")", ";", "Chain", "=", "RHS", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering87", "Func": "emitStrictFPComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11133, "Length": 129, "Cover_Rate": 0.671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FTAOElim", "("], "ground_truth": [")", ";"], "File": "XCoreFrameToArgsOffsetElim", "Func": "createXCoreFrameToArgsOffsetEliminationPass", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11134, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "ImmVal", ";", "SMLoc", "ExprLoc", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCE", "->", "getValue", "(", ")", "<", "<NUM_LIT>", "||", "MCE", "->", "getValue", "(", ")", ">", "<NUM_LIT>", ")", "{", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateBarrier", "(", "MCE", "->", "getValue", "(", ")", ",", "ExprLoc", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "bool", "Valid", ";", "unsigned", "Opt", "=", "<STR_LIT>", "(", ")", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "Valid", ")", ";", "if", "(", "!", "Valid", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "Opt", "!=", "<STR_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "AArch64AsmParser102", "Func": "tryParseBarrierOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11135, "Length": 188, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "MBlazeTargetMachine12", "Func": "addPreEmitPass", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11136, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "prev_in_use", ",", "in_use", ",", "len", ",", "ldgp", ";", "rtx_insn", "*", "i", ",", "*", "next", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "unsigned", "int", "option_alignment", "=", "align_functions", ".", "levels", "[", "<NUM_LIT>", "]", ".", "get_value", "(", ")", ";", "if", "(", "option_alignment", "<", "<NUM_LIT>", ")", "align", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "unsigned", "int", ")", "option_alignment", "<", "max_align", ")", "align", "=", "option_alignment", ";", "else", "align", "=", "max_align", ";", "ofs", "=", "prev_in_use", "=", "<NUM_LIT>", ";", "i", "=", "get_insns", "(", ")", ";", "if", "(", "NOTE_P", "(", "i", ")", ")", "i", "=", "next_nonnote_insn", "(", "i", ")", ";", "ldgp", "=", "alpha_function_needs_gp", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "while", "(", "i", ")", "{", "next", "=", "(", "*", "next_group", ")", "(", "i", ",", "&", "in_use", ",", "&", "len", ")", ";", "if", "(", "LABEL_P", "(", "i", ")", ")", "{", "unsigned", "int", "new_align", "=", "label_to_alignment", "(", "i", ")", ".", "levels", "[", "<NUM_LIT>", "]", ".", "get_value", "(", ")", ";", "if", "(", "new_align", ">=", "align", ")", "{", "align", "=", "new_align", "<", "max_align", "?", "new_align", ":", "max_align", ";", "ofs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ofs", "&", "(", "new_align", "-", "<NUM_LIT>", ")", ")", "ofs", "=", "(", "ofs", "|", "(", "new_align", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "gcc_assert", "(", "!", "len", ")", ";", "}", "else", "if", "(", "in_use", "==", "<NUM_LIT>", ")", "{", "if", "(", "len", "<", "<NUM_LIT>", ")", "{", "ofs", "=", "<NUM_LIT>", ";", "align", "=", "<NUM_LIT>", ";", "len", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "(", "int", ")", "align", "<", "len", ")", "{", "unsigned", "int", "new_log_align", "=", "len", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "rtx_insn", "*", "prev", ",", "*", "where", ";", "where", "=", "prev", "=", "prev_nonnote_insn", "(", "i", ")", ";", "if", "(", "!", "where", "||", "!", "LABEL_P", "(", "where", ")", ")", "where", "=", "i", ";", "if", "(", "!", "(", "TARGET_EXPLICIT_RELOCS", "&&", "prev", "&&", "CALL_P", "("], "ground_truth": ["prev", ")", ")", ")", "{"], "File": "alpha", "Func": "alpha_align_insns_1", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11137, "Length": 301, "Cover_Rate": 0.5799614643545279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Head", ".", "substr", "(", "Head", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "CC", "!=", "~", "<NUM_LIT>", ")", "{", "Head", "=", "Head", ".", "slice", "(", "<NUM_LIT>", ",", "Head", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "CC", "=", "<STR_LIT>", ";", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Op", ",", "Head", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "Op", ",", "<STR_LIT>", "(", "CC", ")", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Op", ","], "ground_truth": ["Head", ",", "NameLoc", ")", ";"], "File": "ARMAsmParser32", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11138, "Length": 259, "Cover_Rate": 0.5820224719101124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "r15_restore", "=", "NULL", ",", "*", "r11_restore", "=", "NULL", ";", "for", "(", "rtx_insn", "*", "insn", "=", "tail", ";", "insn", "!=", "head", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "!", "RTX_FRAME_RELATED_P", "(", "insn", ")", "||", "set", "==", "NULL_RTX", "||", "!", "REG_P", "(", "SET_DEST", "(", "set", ")", ")", "||", "!", "FP_REG_P", "(", "SET_SRC", "(", "set", ")", ")", ")", "continue", ";", "if", "(", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", "r11_restore", "=", "insn", ";", "if", "(", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", "==", "STACK_POINTER_REGNUM", ")", "r15_restore", "=", "insn", ";", "}", "if", "(", "r11_restore", "==", "NULL", "||", "r15_restore", "==", "NULL", ")", "return", ";", "add_dependence", "(", "r11_restore", ",", "r15_restore", ",", "REG_DEP_ANTI"], "ground_truth": [")", ";"], "File": "s390", "Func": "s390_sched_dependencies_evaluation", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11139, "Length": 131, "Cover_Rate": 0.7616279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "ARMBaseInstrInfo31", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11140, "Length": 131, "Cover_Rate": 0.458041958041958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshrn_n_u64", "(", "uint64x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vqshrnu_nv2di", "(", "("], "ground_truth": ["int64x2_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqshrn_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11141, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "<ISA_LIT>ScheduleBlock", "*", ">"], "ground_truth": ["getBlocks", "(", ")", "{", "return", "BlocksScheduled", ";", "}"], "File": "SIMachineScheduler1", "Func": "getBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11142, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "std", "::", "cout", "<<", "<STR_LIT>", "<<", "std", "::", "endl", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "XtensaInstrInfo1", "Func": "removeBranch", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11143, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createShuffleStride", "(", "VT", ",", "<NUM_LIT>", ",", "VPShuf", ")", ";", "setGroupSize", "(", "VT", ",", "GroupSize", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "<NUM_LIT>", "-", "i", "]", ",", "VPAlign", "[", "i", "]", ",", "false", ")", ";", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "<NUM_LIT>", "]", "+", "GroupSize", "[", "<NUM_LIT>", "]", ",", "VPAlign2", ",", "true", ",", "true", ")", ";", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "<NUM_LIT>", "]", ",", "VPAlign3", ",", "true", ",", "true", ")", ";", "concatSubVector", "(", "Vec", ",", "InVec", ",", "VecElems", ",", "Builder", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "]", ",", "VPShuf", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "TempVector", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "(", "i", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "]", ",", "Vec", "["], "ground_truth": ["i", "]", ",", "VPAlign", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86InterleavedAccess10", "Func": "deinterleave8bitStride3", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11144, "Length": 173, "Cover_Rate": 0.44587628865979384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "aarch64_fpconst_pow_of_2", "(", "rtx", "x", ")", "{", "const", "REAL_VALUE_TYPE", "*", "r", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "x", ")", ")", "return"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_fpconst_pow_of_2", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11145, "Length": 24, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Filled", "=", "false", ";", "if", "(", "<ISA_LIT>CompactBranchPolicy", ".", "getValue", "(", ")", "!=", "CB_Always", "||", "!", "TII", "->", "getEquivalentCompactForm", "(", "I", ")", ")", "{", "if", "(", "searchBackward", "(", "MBB", ",", "*", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_TYPE", "<STR_LIT>", "<STR_LIT>", ")", ";", "Filled", "=", "true", ";", "}", "else", "if", "(", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "searchSuccBBs", "(", "MBB", ",", "I", ")", ")", "{", "Filled", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_TYPE", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "searchForward", "(", "MBB", ",", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_TYPE", "<STR_LIT>", "<STR_LIT>", ")", ";", "Filled", "=", "true", ";", "}", "}", "if", "(", "Filled", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "DSI", "=", "I", ".", "getInstrIterator", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "std", "::", "next", "(", "DSI", ")", ")", "==", "<NUM_LIT>", "&&", "DSI", "->", "isCall", "(", ")", ")", "{", "DSI", "->", "setDesc", "(", "TII", "->", "get", "(", "getEquivalentCallShort", "(", "DSI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "}", "++", "FilledSlots"], "ground_truth": [";"], "File": "MipsDelaySlotFiller34", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11146, "Length": 181, "Cover_Rate": 0.431980906921241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "R600MachineFunctionInfo", "::", "GetIJPerspectiveIndex", "(", ")", "const", "{", "assert", "(", "HasPerspectiveInterpolation", ")"], "ground_truth": [";"], "File": "R600MachineFunctionInfo5", "Func": "GetIJPerspectiveIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11147, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "isPredecessor", "(", "&", "*", "MFI", ")", ")", "{", "I", "=", "--", "MFI", "->", "end", "(", ")", ";", "return", "true", ";", "}", "else", "return", "false"], "ground_truth": [";"], "File": "X86FixupLEAs (2)", "Func": "getPreviousInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11148, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "MVT", "NewVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "NewVT", ".", "isVector", "(", ")", "||", "NewVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Idx", "==", "<NUM_LIT>", "&&"], "ground_truth": ["V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "getScalarValueForVectorElement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11149, "Length": 67, "Cover_Rate": 0.44966442953020136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldEmitConstantsToTextSection", "(", "const", "Triple", "&", "TT", ")", "{", "return", "TT", ".", "getOS", "(", ")", "==", "Triple", "::"], "ground_truth": ["AMDPAL", ";"], "File": "AMDGPUBaseInfo11", "Func": "shouldEmitConstantsToTextSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11150, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmSExti64i32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "X86AsmParser (2)2", "Func": "isImmSExti64i32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11151, "Length": 16, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg_words", "=", "crtl", "->", "args", ".", "info", ".", "arg_words", ";", "f_stk", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_reg", "=", "DECL_CHAIN", "(", "f_stk", ")", ";", "f_ndx", "=", "DECL_CHAIN", "(", "f_reg", ")", ";", "stk", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_stk", ")", ",", "valist", ",", "f_stk", ",", "NULL_TREE", ")", ";", "reg", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_reg", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_reg", ",", "NULL_TREE", ")", ";", "ndx", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ndx", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_ndx", ",", "NULL_TREE", ")", ";", "u", "=", "make_tree", "(", "sizetype", ",", "expand_builtin_saveregs", "(", ")", ")", ";", "u", "=", "fold_convert", "(", "ptr_type_node", ",", "u", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "reg", ",", "u", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "u", "=", "make_tree", "(", "ptr_type_node", ",", "virtual_incoming_args_rtx", ")", ";", "u", "=", "fold_build_pointer_plus_hwi", "(", "u", ",", "-", "<NUM_LIT>", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "stk", ",", "u", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "xtensa", "Func": "xtensa_va_start", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11152, "Length": 181, "Cover_Rate": 0.6557971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize"], "ground_truth": [")", "return", ";"], "File": "Mips16FrameLowering26", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11153, "Length": 49, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BranchMI", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "SHOWNEWBLK", "(", "MBB1", ",", "<STR_LIT>", ")", ";", "MBB", "->", "removeSuccessor", "(", "MBB1"], "ground_truth": [",", "true", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11154, "Length": 44, "Cover_Rate": 0.3963963963963964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "emitCantUnwind", "("], "ground_truth": [")", "{"], "File": "ARMELFStreamer (2)", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11155, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isExpCompr", "(", ")", "const", "{", "return", "isImmTy", "("], "ground_truth": ["ImmTyExpCompr", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isExpCompr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11156, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tem", "=", "*", "op0", ";", "*", "op0", "=", "*", "op1", ";", "*", "op1", "=", "tem", ";", "*", "code", "=", "(", "int", ")", "swap_condition", "(", "(", "enum", "rtx_code", ")", "*"], "ground_truth": ["code", ")", ";"], "File": "spu", "Func": "spu_canonicalize_comparison", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11157, "Length": 33, "Cover_Rate": 0.39759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*"], "ground_truth": ["New", ")", "{"], "File": "PPCJITInfo10", "Func": "replaceMachineCodeForFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11158, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "Reg", "==", "CSRegs", "[", "i", "]", ")"], "ground_truth": ["return", "true", ";"], "File": "AArch64FrameLowering (2)", "Func": "isCalleeSavedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11159, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsISelLowering109", "Func": "getTargetNodeName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11160, "Length": 114, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SVEIntrinsicOpts", "::", "optimizeFunctions", "(", "SmallSetVector", "<", "Function", "*", ",", "<NUM_LIT>", ">", "&", "Functions", ")", "{", "bool", "Changed", "=", "false"], "ground_truth": [";"], "File": "SVEIntrinsicOpts5", "Func": "optimizeFunctions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11161, "Length": 21, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "SDNode", "*", "N", ")", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "bool", "Result", "=", "(", "Index", "*", "ElSize", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "return"], "ground_truth": ["Result", ";"], "File": "X86ISelLowering116", "Func": "isVEXTRACTF128Index", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11162, "Length": 98, "Cover_Rate": 0.9702970297029703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isTargetWin64"], "ground_truth": ["(", ")", ")", "return", "RetCC_<ISA_LIT>_Win64_C", ";"], "File": "X86FastISel39", "Func": "CCAssignFnForRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11163, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "emitFunctionEntryCode", "(", ")", "{", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasExternalLinkage", "(", ")", "&&", "F", ".", "getName", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "emitSpecialCodeForMain", "(", ")", ";"], "File": "X86ISelDAGToDAG1", "Func": "emitFunctionEntryCode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11164, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "S", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "J1", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "uint32_t", "J2", "=", "(", "offset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "J1", "=", "(", "~", "J1", "&", "<NUM_LIT>", ")", ";", "J2", "=", "(", "~", "J2", "&", "<NUM_LIT>", ")", ";", "J1", "^=", "S", ";", "J2", "^=", "S", ";", "offset", "&=", "~"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "encodeThumbBLOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11165, "Length": 64, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_s16", "(", "int32x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16x4_t", "__c", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vmlalsv4hi", "(", "__a"], "ground_truth": [",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlal_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11166, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "donelab", "=", "gen_label_rtx", "(", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "inmode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "expand_float", "(", "out", ",", "in", ",", "<NUM_LIT>", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "i0", "=", "expand_simple_binop", "(", "inmode", ",", "LSHIFTRT", ",", "in", ",", "const1_rtx", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "i1", "=", "expand_simple_binop", "(", "inmode", ",", "AND", ",", "in", ","], "ground_truth": ["const1_rtx", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "File": "i3864", "Func": "x86_emit_floatuns", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11167, "Length": 94, "Cover_Rate": 0.4034334763948498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "created", "=", "!", "this", "->"], "ground_truth": ["m_globals", "->", "put_node", "(", "node", ")", ";"], "File": "cortex-a57-fma-steering", "Func": "fma_node_created", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11168, "Length": 13, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", "."], "ground_truth": ["addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "VEInstrInfo15", "Func": "loadRegFromStackSlot", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11169, "Length": 159, "Cover_Rate": 0.6309523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "__vis_faligndatav4hi", "(", "__v4hi", "__A", ",", "__v4hi", "__B", ")", "{"], "File": "visintrin", "Func": "__vis_faligndatav4hi", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11170, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "spu_split_convert", "(", "rtx", "ops", "[", "]", ")", "{", "if", "(", "REGNO", "(", "ops", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "else", "{", "rtx", "op0", "=", "gen_rtx_REG", "(", "TImode", ",", "REGNO"], "ground_truth": ["(", "ops", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "spu", "Func": "spu_split_convert", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11171, "Length": 50, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_subs_epi16", "(", "__m128i", "__A"], "ground_truth": [",", "__m128i", "__B", ")", "{"], "File": "emmintrin", "Func": "_mm_subs_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11172, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "("], "ground_truth": ["isThumb", ")", "{"], "File": "ARMISelLowering174", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11173, "Length": 272, "Cover_Rate": 0.3059617547806524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "Op0", "->", "isDivergent", "(", ")", "^", "Op1", "->", "isDivergent", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op0", "->", "isDivergent", "(", ")", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "Opc", "||", "!", "Op1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op2", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "Op1", "->", "isDivergent", "(", ")", "^", "Op2", "->", "isDivergent", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op1", "->", "isDivergent", "(", ")", ")", "std", "::"], "ground_truth": ["swap", "(", "Op1", ",", "Op2", ")", ";"], "File": "SIISelLowering103", "Func": "reassociateScalarOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11174, "Length": 173, "Cover_Rate": 0.6811023622047244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmladavaq_s8", "(", "int32_t", "__a", ",", "int8x16_t"], "ground_truth": ["__b", ",", "int8x16_t", "__c", ")", "{"], "File": "arm", "Func": "mve___arm_vmladavaq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11175, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "::", "isUNPCKL_v_undef_Mask", "(", "N", "->", "getMask", "(", ")", ",", "N", "->", "getValueType"], "ground_truth": ["(", "<NUM_LIT>", ")", ",", "HasAVX2", ")", ";"], "File": "X86ISelLowering150", "Func": "isUNPCKL_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11176, "Length": 20, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPostIdxReg", "(", ")", "const", "{", "return", "isPostIdxRegShifted", "(", ")", "&&", "PostIdxReg", ".", "ShiftTy", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11177, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "GT", ":", "return", "<STR_LIT>", ";", "case", "GTU", ":", "return", "<STR_LIT>", ";", "case", "LT", ":", "return", "<STR_LIT>", ";", "case", "GE", ":", "return", "<STR_LIT>", ";", "case", "LE", ":", "return", "<STR_LIT>", ";", "case", "ORDERED", ":", "return", "<STR_LIT>", ";", "case", "UNORDERED", ":", "return", "<STR_LIT>", ";", "case", "UNEQ", ":", "return", "<STR_LIT>", ";", "case", "UNGE", ":", "return", "<STR_LIT>", ";", "case", "UNGT", ":", "return", "<STR_LIT>", ";", "case", "UNLE", ":", "return", "<STR_LIT>", ";", "case", "UNLT", ":", "return", "<STR_LIT>", ";", "case", "LTGT", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "m68k", "Func": "m68k_output_scc_float", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11178, "Length": 81, "Cover_Rate": 0.7232142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NewRegs", "=", "countPopulation", "(", "NewMask", ".", "getAsInteger", "(", ")", ")", "-", "countPopulation", "(", "PrevMask", ".", "getAsInteger", "(", ")", ")", ";", "if", "(", "SRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "SGPRs"], "ground_truth": ["+=", "NewRegs", ";"], "File": "GCNSchedStrategy21", "Func": "setMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11179, "Length": 36, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>SplitTFRCondSets", "(", "const", "<ISA_LIT>TargetMachine"], "ground_truth": ["&", "TM", ")", "{"], "File": "HexagonSplitTFRCondSets", "Func": "createHexagonSplitTFRCondSets", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11180, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<STR_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNum"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11181, "Length": 63, "Cover_Rate": 0.9264705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ",", "StringRef"], "ground_truth": ["CPU", ",", "const", "TargetOptions", "&", "Options", ")", "{"], "File": "TeakTargetMachine", "Func": "computeDataLayout", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11182, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is_bc", "(", "unsigned", "a", ",", "unsigned", "b", ","], "ground_truth": ["unsigned", "c", ")", "{"], "File": "TVMStackPatterns", "Func": "is_bc", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11183, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev32q_m_fv8hf", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrev32q_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11184, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">"], "ground_truth": ["&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{"], "File": "PPCInstrInfo16", "Func": "foldMemoryOperandImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11185, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "StackAlign", "=", "RI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", "."], "ground_truth": ["getMaxAlignment", "(", ")", ":", "getStackAlignment", "(", ")", ";"], "File": "RISCVFrameLowering30", "Func": "determineFrameLayout", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11186, "Length": 40, "Cover_Rate": 0.3053435114503817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nvptx_vector_mode_supported", "(", "machine_mode", "mode"], "ground_truth": [")", "{"], "File": "nvptx", "Func": "nvptx_vector_mode_supported", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 11187, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_packs_epi16"], "ground_truth": ["(", "__m512i", "__W", ",", "__mmask64", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512bwintrin", "Func": "_mm512_mask_packs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11188, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_mask_rsqrt_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_rsqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11189, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsOptNone", ")", "addPass", "(", "create<ISA_LIT>PostLegalizerCombiner", "("], "ground_truth": ["IsOptNone", ")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addPreRegBankSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11190, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vqsubuv4si", "(", "(", "int32x4_t"], "ground_truth": [")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vqsubq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11191, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*"], "ground_truth": ["C", ",", "unsigned", "&", "Align", ")", "const", "override", "{"], "File": "TGSITargetObjectFile", "Func": "getSectionForConstant", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11192, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "rs6000_tls_symbol", ")", "rs6000_tls_symbol", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["rs6000_tls_symbol", ";"], "File": "rs6000", "Func": "rs6000_tls_get_addr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11193, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "T9", "=", "Subtarget", ".", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ZERO", "=", "Subtarget", ".", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "OffsetReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "TargetReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "ADDU", ")", ",", "T9", ")", ".", "addReg", "(", "TargetReg", ")", ".", "addReg", "(", "ZERO", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "ADDU", ")", ",", "RA", ")", ".", "addReg"], "ground_truth": ["(", "TargetReg", ")", ".", "addReg", "(", "ZERO", ")", ";"], "File": "MipsSEInstrInfo", "Func": "expandEhReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11194, "Length": 141, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm512_min_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512bwintrin4", "Func": "_mm512_min_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11195, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ensure", "(", "unsigned", "Idx", ")", "{", "if", "(", "size", "(", ")", "<=", "Idx", ")", "resize", "(", "std", "::", "max", "(", "Idx"], "ground_truth": ["+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonBitSimplify (2)", "Func": "ensure", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11196, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc"], "ground_truth": ["DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"], "File": "Thumb1InstrInfo", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11197, "Length": 28, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PtrTy", "!=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PtrTy", "<<", "<STR_LIT>", "<<", "LLT", "::", "pointer", "(", "<NUM_LIT>", ")", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "const", "unsigned", "PtrReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "&", "PtrRB", "=", "*", "RBI", ".", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "PtrRB", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MRI", ".", "getSize", "(", "PtrReg", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "ValReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "&", "RB", "=", "*", "RBI", ".", "getRegBank", "(", "ValReg", ",", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "NewOpc", "=", "selectLoadStoreUIOp", "(", "I", ".", "getOpcode", "(", ")", ",", "RB", ".", "getID", "(", ")", ",", "MemTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "NewOpc", "==", "I", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "I", ".", "removeTypes", "(", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "TargetOpcode", "::", "G_MUL", ":", "{", "if", "(", "unsupportedBinOp", "(", "I", ",", "RBI", ",", "MRI", ",", "TRI", ")", ")", "return", "false", ";", "const", "unsigned", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "&", "RB", "=", "*", "RBI", ".", "getRegBank", "(", "DefReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RB", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "ZeroReg", ";", "unsigned", "NewOpc", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "ZeroReg", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "ZeroReg", "=", "<STR_LIT>", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Ty", "<<", "<STR_LIT>", "<<", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "I", ".", "removeTypes", "(", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "ZeroReg", ",", "false", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "TargetOpcode", "::", "G_FADD", ":", "case", "TargetOpcode", "::", "G_FSUB", ":", "case", "TargetOpcode", "::", "G_FMUL", ":", "case", "TargetOpcode", "::", "G_FDIV", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_SHL"], "ground_truth": [":"], "File": "AArch64InstructionSelector61", "Func": "select", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11198, "Length": 463, "Cover_Rate": 0.4894291754756871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "__losf", "=", "__builtin_ia32_movhlps", "(", "__hisf", ",", "__hisf", ")", ";", "__v2si", "__hisi", "=", "__builtin_ia32_cvtps2pi", "(", "__hisf", ")", ";", "__v2si", "__losi", "=", "__builtin_ia32_cvtps2pi", "("], "ground_truth": ["__losf", ")", ";"], "File": "xmmintrin5", "Func": "_mm_cvtps_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11199, "Length": 26, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "opts", "->", "x_align_loops", "<=", "<NUM_LIT>", ")", "opts", "->", "x_align_loops", "=", "aarch64_tune_params", ".", "loop_align", ";", "if", "(", "opts", "->", "x_align_jumps", "<=", "<NUM_LIT>", ")", "opts", "->", "x_align_jumps", "=", "aarch64_tune_params", ".", "jump_align", ";", "if", "(", "opts", "->", "x_align_functions", "<=", "<NUM_LIT>", ")", "opts", "->", "x_align_functions", "="], "ground_truth": ["aarch64_tune_params", ".", "function_align", ";"], "File": "aarch645", "Func": "aarch64_override_options_after_change_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11200, "Length": 48, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ")", "{", "int", "FrameAddrIndex", "=", "FuncInfo", "->", "getFAIndex", "(", ")", ";", "if", "(", "!", "FrameAddrIndex", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "FrameAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "<NUM_LIT>", ",", "false", ")", ";", "FuncInfo", "->", "setFAIndex", "(", "FrameAddrIndex", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "FrameAddrIndex", ",", "VT", ")", ";", "}", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "SDLoc", "dl", "("], "ground_truth": ["Op", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11201, "Length": 97, "Cover_Rate": 0.33916083916083917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "TII", ".", "loadRegFromStack", "(", "MBB", ",", "I", ",", "VR0", ",", "FI", ",", "RC", ",", "&", "RegInfo", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Desc", ",", "Lo", ")", ".", "addReg", "(", "VR0", ",", "RegState", "::", "Kill", ")", ";", "TII", ".", "loadRegFromStack", "(", "MBB", ",", "I", ",", "VR1", ",", "FI", ",", "RC", ",", "&", "RegInfo", ",", "RegSize", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Desc", ",", "Hi", ")", ".", "addReg", "(", "VR1", ",", "RegState"], "ground_truth": ["::", "Kill", ")", ";"], "File": "MipsSEFrameLowering (2)1", "Func": "expandLoadACC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11202, "Length": 98, "Cover_Rate": 0.4152542372881356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "<STR_LIT>", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "<NUM_LIT>", ";", "if", "(", "SpecReg", "==", "<STR_LIT>", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11203, "Length": 135, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "s_level", "=", "nds32_isr_secure_level", ";", "}", "if", "(", "intr", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "intr", ")", ")", ")", "==", "STRING_CST", ")", "{", "tree", "string_arg", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "intr", ")", ")", ";", "nds32_interrupt_attribute_parse_string", "(", "TREE_STRING_POINTER", "(", "string_arg", ")", ",", "func_name", ",", "s_level", ")", ";", "return", ";", "}", "if", "(", "excp", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "excp", ")", ")", ")", "==", "STRING_CST", ")", "{", "tree", "string_arg", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "excp", ")", ")", ";", "nds32_exception_attribute_parse_string", "(", "TREE_STRING_POINTER", "(", "string_arg", ")", ",", "func_name", ",", "s_level", ")", ";", "return", ";", "}", "if", "(", "reset", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "reset", ")", ")", ")", "==", "STRING_CST", ")", "{", "tree", "string_arg", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "reset", ")", ")", ";", "nds32_reset_attribute_parse_string", "(", "TREE_STRING_POINTER", "(", "string_arg", ")", ",", "func_name", ")", ";", "return", ";", "}", "if", "(", "intr", "||", "excp", ")", "{", "tree", "id_list", ";", "id_list", "=", "(", "intr", ")", "?", "(", "TREE_VALUE", "(", "intr", ")", ")", ":", "(", "TREE_VALUE", "(", "excp", ")", ")", ";", "while", "(", "id_list", ")", "{", "tree", "id", ";", "int", "vector_id", ";", "unsigned", "int", "vector_number_offset", ";", "vector_number_offset", "=", "(", "intr", ")", "?", "(", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", ")", ";", "id", "=", "TREE_VALUE", "(", "id_list", ")", ";", "vector_id", "=", "TREE_INT_CST_LOW", "(", "id", ")", "+", "vector_number_offset", ";", "nds32_isr_vectors", "[", "vector_id", "]", ".", "security_level", "=", "s_level", ";", "nds32_isr_vectors", "[", "vector_id", "]", ".", "category", "=", "(", "intr", ")", "?", "(", "NDS32_ISR_INTERRUPT", ")", ":", "(", "NDS32_ISR_EXCEPTION", ")", ";", "strcpy", "(", "nds32_isr_vectors", "[", "vector_id", "]", ".", "func_name", ",", "func_name", ")", ";", "if", "(", "save_all", ")", "nds32_isr_vectors", "[", "vector_id", "]", ".", "save_reg", "=", "NDS32_SAVE_ALL", ";", "else", "if", "(", "partial_save", ")", "nds32_isr_vectors", "[", "vector_id", "]", ".", "save_reg", "=", "NDS32_PARTIAL_SAVE", ";", "if", "(", "nested", ")", "nds32_isr_vectors", "[", "vector_id", "]", ".", "nested_type", "=", "NDS32_NESTED", ";", "else", "if", "(", "not_nested", ")", "nds32_isr_vectors", "[", "vector_id", "]", ".", "nested_type", "=", "NDS32_NOT_NESTED", ";", "else", "if", "(", "nested_ready", ")", "nds32_isr_vectors", "[", "vector_id", "]", ".", "nested_type", "=", "NDS32_NESTED_READY", ";", "else", "if", "(", "critical", ")", "nds32_isr_vectors", "[", "vector_id", "]", ".", "nested_type", "=", "NDS32_CRITICAL", ";", "id_list", "=", "TREE_CHAIN", "(", "id_list", ")", ";", "}", "}", "else", "{", "tree", "id_list", ";", "tree", "id", ";", "tree", "nmi", ",", "warm", ";", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "category", "=", "NDS32_ISR_RESET", ";", "id_list", "=", "TREE_VALUE", "(", "reset", ")", ";", "id", "=", "TREE_VALUE", "(", "id_list", ")", ";", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "total_n_vectors", "=", "TREE_INT_CST_LOW", "(", "id"], "ground_truth": [")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ";"], "File": "nds32-isr", "Func": "nds32_construct_isr_vectors_information", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11204, "Length": 402, "Cover_Rate": 0.5767575322812052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getWaitAtBeginning", "(", ")"], "ground_truth": ["const", "{"], "File": "SIInsertWaitcnts10", "Func": "getWaitAtBeginning", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11205, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["k_Memri", ";"], "File": "AVRAsmParser10", "Func": "isMem", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11206, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getFPReg", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "WebAssemblyFrameLowering11", "Func": "getFPReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11207, "Length": 29, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "rs6000_overloaded_builtin_name", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "return", "rs6000_builtin_info", "[", "(", "int", ")"], "ground_truth": ["fncode", "]", ".", "name", ";"], "File": "powerpcspe", "Func": "rs6000_overloaded_builtin_name", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11208, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_permutex2var_ps", "(", "__m512"], "ground_truth": ["__A", ",", "__mmask16", "__U", ",", "__m512i", "__I", ",", "__m512", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_permutex2var_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11209, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "run_poly_int_selftests", "(", "void", ")", "{", "std", "::", "vector", "<", "poly_int64", ">", "worklist", "=", "{", "BYTES_PER_RISCV_VECTOR", ",", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "-", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "-", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "-", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "-", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "-", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "-", "BYTES_PER_RISCV_VECTOR", "*", "<NUM_LIT>", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "poly_int64", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", "}", ";", "simple_poly_selftest", "(", "<STR_LIT>", ",", "ABI_LP64D", ",", "{", "QImode", ",", "HImode", ","], "ground_truth": ["SImode", ",", "DImode", "}", ")", ";"], "File": "riscv-selftests", "Func": "run_poly_int_selftests", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11210, "Length": 388, "Cover_Rate": 0.825531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", "->", "insert", "(", "MI", ",", "EarlierMI", ")", ";", "MachineOperand", "&", "HighRegOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "LowRegOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "HighRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "HighRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "LowRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "LowRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "MachineOperand", "&", "HighOffsetOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "LowOffsetOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LowOffsetOp", ".", "setImm", "(", "LowOffsetOp", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ")", ";", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "unsigned", "HighOpcode", "=", "getOpcodeForOffset", "(", "NewOpcode", ",", "HighOffsetOp", ".", "getImm", "(", ")", ")", ";", "unsigned", "LowOpcode", "=", "getOpcodeForOffset", "(", "NewOpcode", ",", "LowOffsetOp", ".", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "SystemZInstrInfo46", "Func": "splitMove", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11211, "Length": 154, "Cover_Rate": 0.6553191489361702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmpeq_epi64_mask", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_pcmpeqq512_mask", "(", "(", "__v8di", ")", "__A", ","], "ground_truth": ["(", "__v8di", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cmpeq_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11212, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCFIntrinsic", "(", "const", "SDNode", "*", "Intr", ")", "const", "{", "if", "(", "Intr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering101", "Func": "isCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11213, "Length": 50, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "J2", "=", "(", "Val", "&", "<NUM_LIT>", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "<NUM_LIT>", ";", "else", "Val", "|=", "<NUM_LIT>", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "<NUM_LIT>", ";", "else", "Val", "|=", "<NUM_LIT>", ";", "return", "Val"], "ground_truth": [";"], "File": "ARMMCCodeEmitter1", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11214, "Length": 44, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "dumpInst", "(", "Value", "*", "base", ",", "char", "*", "instName", ")", "{", "Instruction", "*", "I", "=", "getInst", "(", "base", ",", "instName", ")", ";", "if", "(", "I", ")", "I", "->", "dump", "("], "ground_truth": [")", ";"], "File": "NVPTXUtilities", "Func": "dumpInst", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11215, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "updateALU_r", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "updateARITH_i10", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "updateSHIFT_i6", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "updateLD", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "updateST", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "return", "updateBRA", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "return", "updateBAL", "(", "MI", ")", ";", "case", "<STR_LIT>", ":", "return", "updateJAL", "(", "MI", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AAPShortInstrPeephole", "Func": "runOnInstruction", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11216, "Length": 117, "Cover_Rate": 0.4517374517374517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "maxLeadIndex", "(", ")", "const", "{", "return", "(", "std", "::", "max", ")", "(", "Lead", "[", "<NUM_LIT>", "]", ","], "ground_truth": ["Lead", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "maxLeadIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11217, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "__c", ",", "__c", "+"], "ground_truth": ["<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon4_vext_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11218, "Length": 27, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_prefetch_i64scatter_ps", "(", "void", "*", "__addr", ",", "__m512i", "__index"], "ground_truth": [",", "int", "__scale", ",", "int", "__hint", ")", "{"], "File": "avx512pfintrin", "Func": "_mm512_prefetch_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11219, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "}", ";", "if", "(", "AMXCast", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "{", "if", "(", "AMXCast", "->", "use_empty", "(", ")", ")", "{", "AMXCast", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Use", "&", "U", "=", "*", "(", "AMXCast", "->", "use_begin", "(", ")", ")", ";", "unsigned", "OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", "AMXCast", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Builder", ".", "CreateStore", "(", "Src", ",", "AllocaAddr", ")", ";", "Value", "*", "Row", "=", "nullptr", ",", "*", "Col", "=", "nullptr", ";", "std", "::", "tie", "(", "Row", ",", "Col", ")", "=", "getShape", "(", "II", ",", "OpNo", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Builder", ".", "CreateSExt", "(", "Col", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", "}", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "AMXCast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "AMXCast", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Src", ")", ";", "if", "(", "!", "II"], "ground_truth": [")", "return", "false", ";"], "File": "X86LowerAMXType2", "Func": "transformAMXCast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11220, "Length": 222, "Cover_Rate": 0.5298329355608592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64LoadStoreOptimizer18", "Func": "getPostIndexedOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11221, "Length": 47, "Cover_Rate": 0.3560606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CC_<ISA_LIT>O32_FP64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "MipsFastISel22", "Func": "CC_MipsO32_FP64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11222, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "__gthr_win32_mutex_unlock", "(", "__gthread_mutex_t", "*", "mutex", ")", "{", "if", "(", "InterlockedDecrement", "(", "&", "mutex", "->", "counter", ")", ">=", "<NUM_LIT>", ")", "return", "ReleaseSemaphore", "(", "mutex", "->", "sema", ",", "<NUM_LIT>", ",", "NULL", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "gthr-win32", "Func": "__gthr_win32_mutex_unlock", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11223, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "spu_expand_block_move", "(", "rtx", "ops", "[", "]", ")", "{", "HOST_WIDE_INT", "bytes", ",", "align", ",", "offset", ";", "rtx", "src", ",", "dst", ",", "sreg", ",", "dreg", ",", "target", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ">", "(", "HOST_WIDE_INT", ")", "(", "MOVE_RATIO", "(", "optimize_insn_for_speed_p", "(", ")", ")", "*", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "bytes", "=", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";", "align", "=", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "dst", "=", "ops", "[", "<NUM_LIT>", "]", ";", "src", "=", "ops", "[", "<NUM_LIT>", "]", ";", "if", "(", "align", "==", "<NUM_LIT>", ")", "{", "for", "(", "offset", "=", "<NUM_LIT>", ";", "offset", "+", "<NUM_LIT>", "<=", "bytes", ";", "offset", "+=", "<NUM_LIT>", ")", "{", "dst", "=", "adjust_address", "(", "ops", "[", "<NUM_LIT>", "]", ",", "V16QImode", ",", "offset", ")", ";", "src", "=", "adjust_address", "(", "ops", "[", "<NUM_LIT>", "]", ",", "V16QImode", ",", "offset", ")", ";", "emit_move_insn", "(", "dst", ",", "src", ")", ";", "}", "if", "(", "offset", "<", "bytes", ")"], "ground_truth": ["{"], "File": "spu", "Func": "spu_expand_block_move", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11224, "Length": 187, "Cover_Rate": 0.5582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "Pmode", ";", "machine_mode", "mode1", "=", "Pmode", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "return", "<NUM_LIT>", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "op0", "==", "const0_rtx", ")", "{", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "op1", ")", ";", "}", "else", "{", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "op0", ",", "op1", ")", ")", ";", "}", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "addr", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")"], "ground_truth": [";"], "File": "rs60004", "Func": "paired_expand_lv_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11225, "Length": 203, "Cover_Rate": 0.8942731277533039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "align_flags", "rx_align_for_label", "(", "rtx_insn", "*", "lab", ",", "int"], "ground_truth": ["uses_threshold", ")", "{"], "File": "rx", "Func": "rx_align_for_label", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11226, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "FDiv", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "return", "Operand", "==", "<NUM_LIT>", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Operand", "==", "<NUM_LIT>", "||", "Operand", "==", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Operand", "==", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Operand", "==", "<NUM_LIT>", "||", "Operand", "==", "<NUM_LIT>", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "if", "(", "!", "match", "(", "Op", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "Op", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")"], "ground_truth": [")", ")", "return", "false", ";"], "File": "RISCVISelLowering3", "Func": "shouldSinkOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11227, "Length": 370, "Cover_Rate": 0.6902985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtaq_u32_f32", "(", "float32x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "mve___arm_vcvtaq_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11228, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSUB", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getValueType", "("], "ground_truth": [")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11229, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SetupMachineFunction", "(", "MF", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "get<ISA_LIT>MangledName", "(", "Name", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "CurrentFnSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")"], "ground_truth": [";"], "File": "HSAILAsmPrinter", "Func": "runOnMachineFunction", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11230, "Length": 48, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "SparcAsmParser", "Func": "isReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11231, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "std", "::", "is_same", "<", "T", ",", "<STR_LIT>", ">", "::", "value", "||", "std", "::", "is_same", "<", "T", ",", "<STR_LIT>", ">", "::", "value", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "is32Bit", "(", ")", ")", "return", "false", ";", "if", "(", "Args", ".", "empty", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering (2)5", "Func": "hasCalleePopSRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11232, "Length": 50, "Cover_Rate": 0.373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_Z10", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "from", ",", "GENERAL_REGS", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "FP_REGS", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "GENERAL_REGS", ")", "&&", "reg_classes_intersect_p", "(", "from", ",", "FP_REGS", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "reg_classes_intersect_p", "(", "from", ",", "GENERAL_REGS", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "FP_REGS", ")", ")", "||", "(", "reg_classes_intersect_p", "(", "from", ",", "FP_REGS", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "GENERAL_REGS", ")"], "ground_truth": [")", ")", "return", "<NUM_LIT>", ";"], "File": "s3904", "Func": "s390_register_move_cost", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11233, "Length": 88, "Cover_Rate": 0.8301886792452831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_s8", "(", "int8_t", "__a", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_neon_vdup_nv8qi", "("], "ground_truth": ["(", "__builtin_neon_qi", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vdup_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11234, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "IsD16", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "switch", "(", "MemTy", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "Register", "LoadDstReg", ";", "bool", "IsExtLoad", "=", "(", "!", "IsD16", "&&", "MemTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "||", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ";", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsExtLoad", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "else", "LoadDstReg", "=", "Dst", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "LoadDstReg", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";", "MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "LoadDstReg", "!=", "Dst", ")", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "if", "(", "IsExtLoad", ")", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ","], "ground_truth": ["<NUM_LIT>", ">", "Repack", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11235, "Length": 284, "Cover_Rate": 0.4127906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "auto", "MOFrag", "=", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", ";", "if", "(", "MOFrag", "==", "<STR_LIT>", "||", "MOFrag", "==", "<STR_LIT>", "||", "MOFrag", "==", "<STR_LIT>", "||", "MOFrag", "==", "<STR_LIT>", ")", "RefFlags", "|=", "<ISA_LIT>MCExpr", "::", "VK_NC", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "auto", "RefKind", "=", "static_cast", "<", "<ISA_LIT>MCExpr", "::"], "ground_truth": ["VariantKind", ">", "(", "RefFlags", ")", ";"], "File": "AArch64MCInstLower26", "Func": "lowerSymbolOperandCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11236, "Length": 119, "Cover_Rate": 0.3156498673740053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "c6x_return_in_msb", "(", "const_tree", "valtype", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "valtype", ")"], "ground_truth": [";"], "File": "c6x", "Func": "c6x_return_in_msb", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11237, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RRC", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering117", "Func": "findRepresentativeClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11238, "Length": 62, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "SrcReg", ",", "SrcLoReg", ",", "SrcHiReg", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "OpLo", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "("], "ground_truth": ["DstIsKill", ")", ")", ".", "addReg", "(", "SrcLoReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "AVRExpandPseudoInsts12", "Func": "expandArith", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11239, "Length": 135, "Cover_Rate": 0.5075187969924813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDValue", "&", "Op", ":", "Ops", ")", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "VT", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "unsigned", "NumElemsPow2", "=", "PowerOf2Ceil", "(", "NumElems", ")", ";", "EVT", "Pow2VT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElemsPow2", ")", ";", "if", "(", "NumElemsPow2", "!=", "NumElems", ")", "{", "for", "(", "SDValue", "&", "Op", ":", "Ops", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "EltsOfOp", "(", "NumElemsPow2", ",", "DAG", ".", "getUNDEF", "(", "ScalarVT", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Idx", "=", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ";", "EltsOfOp", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ScalarVT", ",", "Op", ",", "Idx", ")", ";", "}", "Op", "=", "DAG", ".", "getBuildVector", "(", "Pow2VT", ",", "DL", ",", "EltsOfOp", ")", ";", "}", "}", "SDValue", "Res", "=", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "Pow2VT", ",", "Ops", ",", "AVGBuilder", ")", ";", "if", "(", "NumElemsPow2", "==", "NumElems", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", ";", "if", "(", "IsConstVectorInRange", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ScalarVT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "&&", "IsZExtLike", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "SDValue", "VecOnes", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "Operands", "[", "<NUM_LIT>", "]", ",", "VecOnes", ")", ";", "return", "AVGSplitter", "(", "{", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", "}", ")", ";", "}", "auto", "FindAddLike", "=", "[", "&", "]", "(", "SDValue", "V", ",", "SDValue", "&", "Op0", ",", "SDValue", "&", "Op1", ")", "{", "if", "(", "<STR_LIT>", "==", "V", ".", "getOpcode", "(", ")", ")", "{", "Op0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "<STR_LIT>", "!=", "V", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "getValueType", "(", ")", "!=", "VT", "||", "<STR_LIT>", "!=", "V", ".", "getOpcode", "(", ")", "||", "!", "DAG", ".", "haveNoCommonBitsSet", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Op0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "SDValue", "Op0", ",", "Op1", ";", "if", "(", "FindAddLike", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Op0", ",", "Op1", ")", ")", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ","], "ground_truth": ["Operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "detectAVGPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11240, "Length": 464, "Cover_Rate": 0.44787644787644787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "||", "DestVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "unsigned", "DestReg", ";", "auto", "RC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "<ISA_LIT>SubTarget", "->", "hasSPE", "(", ")", ")", "{", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")"], "ground_truth": [".", "addReg", "(", "SrcReg", ")", ";"], "File": "PPCFastISel41", "Func": "SelectFPTrunc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11241, "Length": 145, "Cover_Rate": 0.562015503875969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUCFGStructurizer", "::", "cloneSuccessorList", "(", "MachineBasicBlock", "*", "DstMBB", ",", "MachineBasicBlock", "*", "SrcMBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "It", "=", "SrcMBB", "->", "succ_begin", "(", ")", ",", "iterEnd", "=", "SrcMBB", "->", "succ_end", "(", ")", ";", "It", "!=", "iterEnd", ";", "++"], "ground_truth": ["It", ")", "DstMBB", "->", "addSuccessor", "(", "*", "It", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "cloneSuccessorList", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11242, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "<NUM_LIT>", ")", ";", "}", "return", "(", "n", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "+", "intlog2", "(", "n"], "ground_truth": ["/", "<NUM_LIT>", ")", ";"], "File": "operand", "Func": "intlog2", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11243, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "return", "DAG", ".", "getRegister", "(", "FI", "->", "getGlobalBaseReg"], "ground_truth": ["(", ")", ",", "Ty", ")", ";"], "File": "Cpu0ISelLowering2", "Func": "GetGlobalReg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11244, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpRef", "C", "=", "contracting", "(", "SM", ",", "Va", ",", "Vb", ",", "Results", ")", ";", "if", "(", "C", ".", "isValid", "(", ")", ")", "return", "C", ";", "int", "VecLen", "=", "SM", ".", "Mask", ".", "size", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PackedMask", "(", "VecLen", ")", ";", "OpRef", "P", "=", "packs", "(", "SM", ",", "Va", ",", "Vb", ",", "Results", ",", "PackedMask", ")", ";", "if", "(", "P", ".", "isValid", "(", ")", ")", "return", "shuffs1", "(", "ShuffleMask", "(", "PackedMask", ")", ",", "P", ",", "Results", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskL", "(", "VecLen", ")", ",", "MaskR", "(", "VecLen", ")", ";", "splitMask", "(", "SM", ".", "Mask", ",", "MaskL", ",", "MaskR", ")", ";", "OpRef", "L", "=", "shuffs1", "(", "ShuffleMask", "(", "MaskL", ")", ",", "Va", ",", "Results", ")", ";", "OpRef", "R", "=", "shuffs1", "(", "ShuffleMask", "(", "MaskR", ")", ",", "Vb", ",", "Results", ")", ";", "if", "(", "!", "L", ".", "isValid", "(", ")", "||", "!", "R", ".", "isValid", "(", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "Bytes", "(", "VecLen", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "++", "I", ")", "{", "if", "(", "MaskL", "[", "I", "]", "!=", "-", "<NUM_LIT>", ")", "Bytes", "[", "I"], "ground_truth": ["]", "=", "<NUM_LIT>", ";"], "File": "HexagonISelDAGToDAGHVX14", "Func": "shuffs2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11245, "Length": 207, "Cover_Rate": 0.7446043165467626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "resetStackModelComment", "(", "const", "MachineInstr", "*", "MI", ",", "const", "std", "::", "string"], "ground_truth": ["&", "val", ")", "{"], "File": "TVMMachineFunctionInfo", "Func": "resetStackModelComment", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11246, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "G1", "->", "requiresFixup", "(", ")", "!=", "G2", "->", "requiresFixup", "(", ")", ")", "return", "G1", "->", "requiresFixup", "(", ")", ">", "G2", "->", "requiresFixup", "(", ")", ";", "assert", "(", "(", "G1", "==", "G2", "||", "(", "G1", "->", "startsBefore", "(", "G2", ")", "^", "G2", "->", "startsBefore", "(", "G1", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "G1", "->", "startsBefore", "(", "G2", ")", ";", "}", ")", ";", "Color", "PreferredColor", "=", "Parity", "<", "<NUM_LIT>", "?", "Color", "::", "Even", ":", "Color", "::", "Odd", ";", "while", "(", "Chain", "*", "G", "=", "getAndEraseNext", "(", "PreferredColor", ",", "GV", ")", ")", "{", "Color", "C", "=", "PreferredColor", ";", "if", "(", "Parity", "==", "<NUM_LIT>", ")", "C", "="], "ground_truth": ["G", "->", "getPreferredColor", "(", ")", ";"], "File": "AArch64A57FPLoadBalancing17", "Func": "colorChainSet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11247, "Length": 113, "Cover_Rate": 0.3373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MyPredReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")"], "ground_truth": ["*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11248, "Length": 153, "Cover_Rate": 0.7927461139896373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftLImm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ","], "ground_truth": ["unsigned", "Add", ")", "{"], "File": "ARM64Disassembler", "Func": "DecodeVecShiftLImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11249, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitATOMNAND64_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11250, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "condition_rtx", ","], "ground_truth": ["loc_ref", ",", "pc_rtx", ")", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_cbranch", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11251, "Length": 21, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "SIInstrInfo46", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11252, "Length": 39, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Disp", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "O", "<<", "Disp", ".", "getImm", "(", ")", ";", "}", "if", "(", "Base", ".", "getReg", "(", ")", ")", "O", "<<", "'['", "<<", "getRegisterName", "("], "ground_truth": ["Base", ".", "getReg", "(", ")", ")", "<<", "']'", ";"], "File": "KudeyarInstPrinter", "Func": "printMemOperand", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11253, "Length": 42, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "isSoloInstruction", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "return", "true"], "ground_truth": [";"], "File": "Tile64VLIWPacketizer", "Func": "ignorePseudoInstruction", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11254, "Length": 23, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&"], "ground_truth": ["Mask", ",", "EVT", "VT", ")", "const", "{"], "File": "MipsSEISelLowering20", "Func": "isShuffleMaskLegal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11255, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "int", "vm1", ";", "__vector", "signed", "short", "vresult", ";", "vm1", "=", "(", "__vector", "signed", "int", ")", "__builtin_pack_vector_int128", "(", "__m2", ",", "__m1", ")", ";", "vresult", "=", "vec_vpkswss", "(", "vm1", ",", "vm1"], "ground_truth": [")", ";"], "File": "mmintrin4", "Func": "_mm_packs_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11256, "Length": 33, "Cover_Rate": 0.4520547945205479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "isLittleEndian", "=", "Subtarget", ".", "isLittleEndian", "(", ")", ";", "SDValue", "SVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getIntPtrConstant", "(", "isLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "SVal", ",", "Flag", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "SVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getIntPtrConstant", "(", "isLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "SVal", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*"], "ground_truth": ["I", ",", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelLowering101", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11257, "Length": 447, "Cover_Rate": 0.6191135734072022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LandingPadInst", "*", "LP", "=", "nullptr", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "LP", "=", "BB", ".", "getLandingPadInst", "(", ")", ";", "if", "(", "LP", ")", "break", ";", "}", "if", "(", "!", "LP", ")", "return", "false", ";", "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "LP", "->", "getPersonalityFn", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "PersonalityFn", ")", "return", "false", ";", "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isMSVCEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "auto", "*", "MMIPtr", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "assert", "(", "MMIPtr", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86WinEHState22", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11258, "Length": 115, "Cover_Rate": 0.583756345177665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Opc", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getMatchingNonSExtOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11259, "Length": 78, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "<ISA_LIT>PerfHintAnalysisID", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass"], "ground_truth": ["(", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11260, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_u32", "(", "uint32x2_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vmvn_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11261, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", ";", "const", "char", "*", "Directive", "=", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "unsigned", "NumElements", "=", "Data", ".", "size", "(", ")", ";", "const", "unsigned", "MaxLen", "=", "<NUM_LIT>", ";", "unsigned", "NumChunks", "=", "<NUM_LIT>", "+", "(", "(", "NumElements", "-", "<NUM_LIT>", ")", "/", "MaxLen", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumChunks", ";", "++", "I", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "const", "char", "*", "Label", "=", "Directive", ";", "for", "(", "auto", "It", "=", "std", "::", "next", "(", "Data", ".", "bytes_begin", "(", ")", ",", "I", "*", "MaxLen", ")", ",", "End", "=", "(", "I", "==", "NumChunks", "-", "<NUM_LIT>", ")", "?", "Data", ".", "bytes_end", "(", ")", ":", "std", "::", "next", "(", "Data", ".", "bytes_begin", "(", ")", ",", "(", "I", "+", "<NUM_LIT>", ")", "*", "MaxLen", ")", ";", "It", "!=", "End", ";"], "ground_truth": ["++", "It", ")", "{"], "File": "NVPTXTargetStreamer", "Func": "emitRawBytes", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11262, "Length": 153, "Cover_Rate": 0.7536945812807881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLittleEndian", "("], "ground_truth": [")", "const", "{"], "File": "AArch64Subtarget50", "Func": "isLittleEndian", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11263, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SetFunctionInfo", "(", "void", "*"], "ground_truth": ["FI", ")", "override", "{"], "File": "JVMInstPrinter", "Func": "SetFunctionInfo", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11264, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "(", "unsigned", "short"], "ground_truth": ["int", ")", "MO", ".", "getImm", "(", ")", ";"], "File": "Cpu0InstPrinter", "Func": "printUnsignedImm", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11265, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ","], "ground_truth": ["RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "Options", ".", "MCOptions", ".", "getABIName", "(", ")", ",", "*", "this", ")", "{"], "File": "RISCVTargetMachine16", "Func": "RISCVTargetMachine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11266, "Length": 118, "Cover_Rate": 0.959349593495935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__P", "=", "__Y", "&", "<NUM_LIT>", ";", "__L", "=", "(", "__Y", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "(", "_bextr_u32", "(", "__X", ",", "__P", ",", "__L", ")"], "ground_truth": [")", ";"], "File": "bmiintrin", "Func": "__bextr_u32", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11267, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCAssignFn", "*", "RetCC", "=", "CC", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_<ISA_LIT>_WebKit_JS", ":", "RetCC_<ISA_LIT>_AAPCS", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC", ")", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "&&", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "BCvt", ")", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "Register", "DestReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "->", "contains", "(", "DestReg", ")", ")", "return", "false", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "RVEVT", ".", "isVector", "(", ")", "&&", "RVEVT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "RVVT", "==", "<STR_LIT>", ")", "return", "false", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "bool", "IsZExt", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ";", "SrcReg", "=", "emitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "IsZExt", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", "."], "ground_truth": ["InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "AArch64FastISel28", "Func": "selectRet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11268, "Length": 476, "Cover_Rate": 0.7714748784440842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["DL", ";"], "File": "LM32Subtarget", "Func": "getDataLayout", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11269, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "MVT", "VTElt", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "InVTElt", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "InVTElt", "==", "<STR_LIT>", ")", "&&", "(", "(", "(", "Subtarget", "->", "hasBWI", "(", ")", "&&", "Subtarget", "->", "hasVLX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "VTElt", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", "->", "hasBWI", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", "->", "hasDQI", "(", ")", "&&", "Subtarget", "->", "hasVLX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "VTElt", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", "||", "(", "(", "Subtarget", "->", "hasDQI", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "VTElt", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "In", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ","], "ground_truth": ["In", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerSIGN_EXTEND_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11270, "Length": 252, "Cover_Rate": 0.4970414201183432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "!", "hasFP32Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "SIISelLowering106", "Func": "isFMADLegalForFAddFSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11271, "Length": 34, "Cover_Rate": 0.44155844155844154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot90_sv8hi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11272, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Rsrc", "=", "buildScratchRSRC", "(", "CurDAG", ",", "DL", ",", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "MRI", ".", "getLiveInVirtReg", "(", "ScratchPtrReg", ")", ",", "<STR_LIT>", ")", ")", ";", "SOffset", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "MRI", ".", "getLiveInVirtReg", "(", "ScratchOffsetReg", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "VAddr", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "isa", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "VAddr", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ImmOffset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Addr"], "ground_truth": [")", ")", "{"], "File": "AMDGPUISelDAGToDAG102", "Func": "SelectMUBUFScratch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11273, "Length": 191, "Cover_Rate": 0.4739454094292804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "pa_emit_hpdiv_const", "(", "rtx", "*", "operands", ",", "int", "unsignedp", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "pa_magic_milli", "[", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "]", ")", "{", "rtx", "ret", "=", "gen_rtx_REG", "(", "SImode", ",", "TARGET_64BIT", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "pa4", "Func": "pa_emit_hpdiv_const", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11274, "Length": 69, "Cover_Rate": 0.33495145631067963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "<STR_LIT>", ")", "||", "(", "VT", "!=", "<STR_LIT>", "&&", "(", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", ".", "hasVSX", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FTSQRT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "SDValue", "SRIdxVal", "=", "DAG", ".", "getTargetConstant", "("], "ground_truth": ["<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering16", "Func": "getSqrtInputTest", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11275, "Length": 74, "Cover_Rate": 0.5138888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "eraseFromParent", "(", ")", ";", "Offset", "=", "StackOffset", "(", ")", ";", "return", "true", ";", "}", "int64_t", "NewOffset", ";", "unsigned", "UnscaledOp", ";", "bool", "UseUnscaledOp", ";", "int", "Status", "=", "is<ISA_LIT>FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "&", "UseUnscaledOp", ",", "&", "UnscaledOp", ",", "&", "NewOffset", ")", ";", "if", "(", "Status", "&", "<ISA_LIT>FrameOffsetCanUpdate", ")", "{", "if", "(", "Status", "&", "<ISA_LIT>FrameOffsetIsLegal", ")", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "UseUnscaledOp", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "UnscaledOp", ")", ")", ";", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "ChangeToImmediate", "(", "NewOffset", ")", ";", "return", "!"], "ground_truth": ["Offset", ";"], "File": "AArch64InstrInfo105", "Func": "rewriteAArch64FrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11276, "Length": 103, "Cover_Rate": 0.4497816593886463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_inserti64x2", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m128i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_inserti64x2_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__imm", ",", "("], "ground_truth": ["__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_inserti64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11277, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psrav8di_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_srav_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11278, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{"], "ground_truth": ["<NUM_LIT>", "}", ";"], "File": "Dcpu16RegisterInfo (2)", "Func": "getCalleeSavedRegs", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11279, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm512_cvtepu8_epi32", "(", "__m128i", "__A", ")", "{"], "File": "avx512fintrin4", "Func": "_mm512_cvtepu8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11280, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pbroadcastb128_gpr_mask", "(", "__A", ",", "(", "__v16qi", ")", "__O"], "ground_truth": [",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_set1_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11281, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint64_t", "D", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Lo", "=", "D", "&", "<NUM_LIT>", ";", "unsigned", "Hi", "=", "D", ">>", "<NUM_LIT>", ";", "return", "profitImm", "(", "Lo", ",", "Hi", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "profitImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "ImmX", "++", ";", "case", "<STR_LIT>", ":", "{", "ImmX", "++", ";", "int64_t", "V", "=", "MI", "->", "getOperand", "(", "ImmX", ")", ".", "getImm", "(", ")", ";", "if", "(", "V", "==", "<NUM_LIT>", "||", "V", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "S", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";", "}", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonSplitDouble", "Func": "profit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11282, "Length": 197, "Cover_Rate": 0.5077319587628866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>II", "::", "getImmEnd", "(", "getDesc", "(", "MCII", ",", "MCI", ")"], "ground_truth": [")", ";"], "File": "TPCMCInstrInfo", "Func": "getImmFieldEnd", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11283, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "("], "ground_truth": [")", "const", "{"], "File": "MandarinMachineFunctionInfo", "Func": "getSRetReturnReg", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11284, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "unsigned", "short", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__A", ")", ";", "__b", "=", "(", "__vector", "unsigned", "short", ")"], "ground_truth": ["vec_splats", "(", "__B", ")", ";"], "File": "xmmintrin2", "Func": "_mm_avg_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11285, "Length": 33, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RECORD_OR_UNION_TYPE_P", "(", "type", ")", ")", "{", "msize", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "}", "return", "msize", "!=", "<NUM_LIT>", "&&", "msize", "!=", "<NUM_LIT>", "&&", "msize", "!=", "<NUM_LIT>", "&&", "msize", "!=", "<NUM_LIT>", ";", "}", "else", "if", "(", "arg", ".", "type", "&&", "int_size_in_bytes", "(", "arg", ".", "type", ")", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "i386", "Func": "ix86_pass_by_reference", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11286, "Length": 59, "Cover_Rate": 0.427536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "Ty1", ")", ")", ")", "return", "false", ";", "assert", "(", "Ty1", "->", "getPrimitiveSizeInBits", "(", ")", "<=", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)", "Func": "allowTruncateForTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11287, "Length": 29, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SIMD", ")", "{", "if", "(", "aarch64_evpc_rev", "(", "d", ")", ")", "return", "true", ";", "else", "if", "(", "aarch64_evpc_ext", "(", "d", ")", ")", "return", "true", ";", "else", "if", "(", "aarch64_evpc_dup", "(", "d", ")", ")", "return", "true", ";", "else", "if", "(", "aarch64_evpc_zip", "(", "d", ")", ")", "return", "true", ";", "else", "if", "(", "aarch64_evpc_uzp", "(", "d", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "aarch642", "Func": "aarch64_expand_vec_perm_const_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11288, "Length": 59, "Cover_Rate": 0.36419753086419754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirective<ISA_LIT>HsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "::", "AssemblerDirectiveBegin", ")"], "ground_truth": ["return", "ParseDirectiveHSAMetadata", "(", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11289, "Length": 35, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "*"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vmul_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11290, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", "{", "if", "(", "is_ha", "!=", "NULL", ")", "*", "is_ha", "=", "true", ";", "*", "count", "=", "<NUM_LIT>", ";", "new_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "}", "else", "if", "(", "type", "&&", "composite_p", ")", "{", "int", "ag_count", "=", "aapcs_vfp_sub_candidate", "(", "type", ",", "&", "new_mode", ")", ";", "if", "(", "ag_count", ">", "<NUM_LIT>", "&&"], "ground_truth": ["ag_count", "<=", "HA_MAX_NUM_FLDS", ")", "{"], "File": "aarch642", "Func": "aarch64_vfp_is_call_or_return_candidate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11291, "Length": 65, "Cover_Rate": 0.35911602209944754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PostSelectOptimize", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "("], "ground_truth": [")", ";"], "File": "AArch64PostSelectOptimize", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11292, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "return", "std", "::", "make_unique", "<", "<ISA_LIT>Gfx940CacheControl", ">", "(", "ST", ")", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "std", "::", "make_unique", "<", "<ISA_LIT>Gfx90ACacheControl", ">", "(", "ST", ")", ";", "if", "(", "Generation", "<=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "std"], "ground_truth": ["::", "make_unique", "<", "<ISA_LIT>Gfx6CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer11", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11293, "Length": 68, "Cover_Rate": 0.591304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{", "if", "(", "VF", "==", "<NUM_LIT>", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11294, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "(", "uint32_t", ")", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&"], "ground_truth": ["MAI", ")", ";"], "File": "F2003fInstPrinter", "Func": "printOperand", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11295, "Length": 50, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_inserti32x4_mask", "(", "(", "__v16si", ")", "__C", ",", "(", "__v4si", ")"], "ground_truth": ["__D", ",", "__imm", ",", "(", "__v16si", ")", "__A", ",", "__B", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_inserti32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11296, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t", ")", "__builtin_neon_vld1_lanev2di", "(", "(", "const", "__builtin_neon_di", "*", ")"], "ground_truth": ["__a", ",", "(", "int64x2_t", ")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld1q_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11297, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RHSSeenZero", "=", "false", ";", "bool", "RHSOk", "=", "canChangeToInt", "(", "RHS", ",", "RHSSeenZero", ",", "Subtarget", ")", ";", "if", "(", "LHSOk", "&&", "RHSOk", "&&", "(", "LHSSeenZero", "||", "RHSSeenZero", ")", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "else", "if", "(", "CC", "==", "<STR_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "<ISA_LIT>cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1"], "ground_truth": [",", "RHS2", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11298, "Length": 208, "Cover_Rate": 0.45021645021645024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "*", "gsi", ",", "tree_code", "code", ",", "gimple", "*", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "stmt", ")", ";", "tree", "cmp", "=", "fold_build_vec_cmp", "(", "code", ",", "TREE_TYPE", "(", "lhs", ")", ",", "arg0", ",", "arg1", ",", "gsi", ")", ";", "gimple", "*", "g", "=", "gimple_build_assign", "("], "ground_truth": ["lhs", ",", "cmp", ")", ";"], "File": "rs6000-builtin", "Func": "fold_compare_helper", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11299, "Length": 74, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")"], "ground_truth": [",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "TLCS900TargetMachine", "Func": "addInstSelector", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11300, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loongarch_emit_move", "(", "mem", ",", "reg", ")", ";", "loongarch_set_frame_expr", "(", "loongarch_frame_set", "(", "mem", ",", "reg", ")"], "ground_truth": [")", ";"], "File": "loongarch", "Func": "loongarch_save_reg", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11301, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", "&&", "!", "useConstPool", "(", ")", ")", "UseMovt", "=", "true", ";", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")"], "ground_truth": [")", "||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";"], "File": "ARMSubtarget44", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11302, "Length": 203, "Cover_Rate": 0.6527331189710611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "("], "ground_truth": ["__a", "<", "__b", ")", ";"], "File": "arm", "Func": "neon1_vcltq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11303, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "HexagonInstrInfo10", "Func": "isJumpR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11304, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeACRegsDSPRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "MipsDisassembler19", "Func": "DecodeACRegsDSPRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11305, "Length": 31, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_subs_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psubsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")"], "ground_truth": ["_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_subs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11306, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "QII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "TII", ";", "const", "<ISA_LIT>RegisterInfo", "*", "QRI", "=", "(", "const", "<ISA_LIT>RegisterInfo", "*", ")", "TM", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "QRI", "->", "Subtarget", ".", "hasV4TOps", "(", ")", "||", "!", "QII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "MachineInstr", "*", "PacketMI", "=", "PacketSU"], "ground_truth": ["->", "getInstr", "(", ")", ";"], "File": "HexagonVLIWPacketizer15", "Func": "CanPromoteToNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11307, "Length": 60, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_scalef_ps", "(", "__m256", "__W", ",", "__mmask8", "__U", ","], "ground_truth": ["__m256", "__A", ",", "__m256", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_scalef_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11308, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "fastEmitInst_rrr", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "Op0"], "ground_truth": [",", "Op1", ",", "<STR_LIT>", ")", ";"], "File": "AArch64FastISel18", "Func": "emitUMULL_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11309, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "addTypeForFixedLengthSVE", "(", "MVT", "VT", ")", "{", "assert", "(", "VT", ".", "isFixedLengthVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Op", "=", "<NUM_LIT>", ";", "Op", "<", "<STR_LIT>", ";", "++", "Op", ")", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT"], "ground_truth": [",", "Custom", ")", ";"], "File": "AArch64ISelLowering88", "Func": "addTypeForFixedLengthSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11310, "Length": 115, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "MachinePointerInfo", "(", "SV", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerWin64_VASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11311, "Length": 51, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG"], "ground_truth": ["(", ")", ";"], "File": "ARMParallelDSP", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11312, "Length": 51, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "offset", "=", "info", ".", "total_size", ";", "int", "stack_offset", "=", "info", ".", "total_size", ";", "if", "(", "!", "info", ".", "save_fp", "&&", "!", "info", ".", "save_lr", "&&", "!", "reg_mask", ")", "return", ";", "if", "(", "CONST_OK_FOR_LETTER_P", "(", "offset", ",", "'O'", ")", ")", "base_reg", "=", "stack_pointer_rtx", ";", "else", "{", "base_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "GPR_R9", ")", ";", "offset", "=", "<NUM_LIT>", ";", "}", "if", "(", "info", ".", "save_fp", ")", "{", "offset", "-=", "UNITS_PER_WORD", ";", "stack_offset", "-=", "UNITS_PER_WORD", ";", "mt_emit_save_restore", "(", "direction", ",", "gen_rtx_REG", "(", "SImode", ",", "GPR_FP", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PLUS", "(", "SImode", ",", "base_reg"], "ground_truth": [",", "GEN_INT", "(", "offset", ")", ")", ")", ",", "stack_offset", ")", ";"], "File": "mt", "Func": "mt_emit_save_fp", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11313, "Length": 106, "Cover_Rate": 0.7681159420289855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCISelLowering143", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11314, "Length": 501, "Cover_Rate": 0.47714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m512i", "__v1_old", "=", "_mm512_undefined_epi32", "(", ")", ";", "__mmask8", "__mask", "=", "<NUM_LIT>", ";", "return", "(", "__m512i", ")", "__builtin_ia32_gathersiv8di", "(", "(", "__v8di", ")", "__v1_old", ",", "__addr", ",", "("], "ground_truth": ["__v8si", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_i32gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11315, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMAsmParser114", "Func": "isVecListTwoD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11316, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmulhuw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")"], "ground_truth": [",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_mulhi_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11317, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoweredMI", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "<ISA_LIT>MCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "*", "this", ")", ";", "Lower", ".", "lower", "(", "&", "*", "I", ",", "LoweredMI", ")", ";", "break", ";", "}", "EmitToStreamer", "(", "*", "OutStreamer", ",", "LoweredMI", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&"], "ground_truth": ["I", "->", "isInsideBundle", "(", ")", ")", ";"], "File": "M88kAsmPrinter", "Func": "emitInstruction", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11318, "Length": 68, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getStreamer", "(", ")", ".", "setAttributeItem", "("], "ground_truth": ["Attribute", ",", "Value", ",", "true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11319, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "(", "(", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";"], "File": "X86InstrInfo100", "Func": "isRedundantFlagInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11320, "Length": 137, "Cover_Rate": 0.36436170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ")", "return", "&", "RBI", ".", "getRegBankFromRegClass", "(", "*", "RC", ",", "LLT", "(", ")", ")", ";", "return"], "ground_truth": ["nullptr", ";"], "File": "AMDGPUInstructionSelector", "Func": "getArtifactRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11321, "Length": 34, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Register", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMAsmParser13", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11322, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LowOverheadLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows"], "ground_truth": ["(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11323, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_maxsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")"], "ground_truth": ["__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_max_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11324, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "Flags", "=", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";", "if", "(", "Flags", ".", "hasNoSignedZeros", "(", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11325, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrwq_gather_offset_fv4sf", "(", "(", "__builtin_neon_si", "*"], "ground_truth": [")", "__base", ",", "__offset", ")", ";"], "File": "arm", "Func": "mve___arm_vldrwq_gather_offset_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11326, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addImm", "(", "FrameInfo", ".", "getStackSize", "(", ")", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "assert", "(", "FPReg", "!=", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "bool", "NeedsFlatScratchInit", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "&&", "(", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "FrameInfo", ".", "hasCalls", "(", ")", "||", "(", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", "&&", "ST", ".", "enableFlatScratch", "(", ")", ")", ")", ";", "if", "(", "(", "NeedsFlatScratchInit", "||", "ScratchRsrcReg", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "NeedsFlatScratchInit", ")", "{", "emitEntryFunctionFlatScratchInit", "(", "MF", ",", "MBB", ","], "ground_truth": ["I", ",", "DL", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering22", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11327, "Length": 353, "Cover_Rate": 0.5498442367601246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";", "OW", "->", "WriteZeros", "(", "Count", "%", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "PPCAsmBackend23", "Func": "writeNopData", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11328, "Length": 33, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZInstrInfo16", "Func": "getBranchInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11329, "Length": 180, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_s32", "(", "int32x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon4_vreinterpret_u32_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11330, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "reverse", "(", "llvm", "::", "make_range", "(", "MBB", ".", "begin", "(", ")", ",", "TestPos", ")", ")", ")", "{", "<STR_LIT>", "Cond", "=", "<STR_LIT>", "(", "MI", ")", ";", "if", "(", "Cond", "!=", "<STR_LIT>", "&&", "!", "MI", ".", "mayStore", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86FlagsCopyLowering1", "Func": "collectCondsInRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11331, "Length": 83, "Cover_Rate": 0.5496688741721855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fnmadd_round_ss", "(", "__m128", "__W", ","], "ground_truth": ["__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm_mask_fnmadd_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11332, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt1", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt1", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MulAmt1", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt2", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "MulAmt2", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "SignMulAmt", "<", "<NUM_LIT>", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "NewMul", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "slowLEA", "(", ")", ")", "NewMul", "=", "combineMulSpecial", "(", "C", "->", "getZExtValue", "(", ")", ",", "N", ",", "DAG", ",", "VT", ",", "DL", ")", ";", "if", "(", "!", "NewMul", ")", "{", "assert", "(", "C", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", "&&", "C", "->", "getZExtValue", "(", ")", "!=", "(", "VT", "==", "<STR_LIT>", "?", "UINT64_MAX", ":", "UINT32_MAX", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "isPowerOf2_64", "(", "AbsMulAmt", "-", "<NUM_LIT>", ")", ")", "{", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "AbsMulAmt", "-", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "SignMulAmt", "<", "<NUM_LIT>", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "NewMul", ")", ";", "}", "else", "if", "(", "isPowerOf2_64", "(", "AbsMulAmt", "+", "<NUM_LIT>", ")", ")", "{", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "AbsMulAmt", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "SignMulAmt", "<", "<NUM_LIT>", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "NewMul", ")", ";"], "File": "X86ISelLowering", "Func": "combineMul", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11333, "Length": 443, "Cover_Rate": 0.38388214904679374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ExpandPseudo", "::", "ExpandCmp", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Is24Bit", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "assert", "(", "(", "Is24Bit", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")"], "ground_truth": [";"], "File": "Z80ExpandPseudo1", "Func": "ExpandCmp", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11334, "Length": 63, "Cover_Rate": 0.9264705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "UO", "=", "PN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "UseR", "=", "UO", ".", "getReg", "(", ")", ",", "UseSR", "=", "UO", ".", "getSubReg", "(", ")", ";", "unsigned", "DefR", "=", "PN", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewR", "=", "UseR", ";", "if", "(", "UseSR", ")", "{", "const", "DebugLoc", "&", "DL", "=", "PN", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ")", ";", "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "NonPHI", "=", "BuildMI", "(", "*", "B", ",", "NonPHI", ",", "DL", ",", "HII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewR", ")", ".", "addReg", "(", "UseR", ",", "<NUM_LIT>", ",", "UseSR", ")", ";", "}", "MRI", "->", "replaceRegWith", "(", "DefR", ","], "ground_truth": ["NewR", ")", ";"], "File": "HexagonEarlyIfConv11", "Func": "eliminatePhis", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11335, "Length": 126, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "PT", ")", "{", "continue", ";", "}", "Type", "*", "DereferencedType", "=", "PT", "->", "getElementType", "(", ")", ";", "if", "(", "!", "dyn_cast", "<", "StructType", ">", "(", "DereferencedType", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "containsPointerType", "(", "DereferencedType", ")", ")", "{", "continue", ";", "}", "dumpAll", "="], "ground_truth": ["true", ";"], "File": "AMDILPeepholeOptimizer", "Func": "dumpAllIntoArena", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11336, "Length": 50, "Cover_Rate": 0.4065040650406504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "PHINode", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "processPhiNode", "(", "I", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "CandidatesForRemoval", ";", "Value", "*", "Cursor", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "EarliestReplacement", "=", "nullptr", ";", "const", "auto", "*", "IVTy", "=", "cast", "<", "VectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "while", "(", "Cursor", ")", "{", "const", "auto", "*", "CursorVTy", "=", "cast", "<", "VectorType", ">", "("], "ground_truth": ["Cursor", "->", "getType", "(", ")", ")", ";"], "File": "SVEIntrinsicOpts6", "Func": "optimizeConvertFromSVBool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11337, "Length": 85, "Cover_Rate": 0.31135531135531136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements"], "ground_truth": ["(", ")", ")", "{"], "File": "MVEGatherScatterLowering1", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11338, "Length": 40, "Cover_Rate": 0.45977011494252873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "checkBoolTestAndOrSetCCCombine", "(", "SDValue", "Cond", ",", "<STR_LIT>", "&", "CC0", ",", "<STR_LIT>", "&", "CC1", ",", "SDValue", "&", "Flags", ",", "bool", "&", "isAnd", ")", "{", "if", "(", "Cond", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CondOp1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CondOp1C", "||", "!", "CondOp1C", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Cond", "=", "Cond", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering1", "Func": "checkBoolTestAndOrSetCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11339, "Length": 76, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "=="], "ground_truth": ["TargetOpcode", "::", "COPY", ")", ";"], "File": "TMS320C64XHazardRecognizer", "Func": "isCopy", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11340, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "!", "LD", "->", "isVolatile", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "BasePtr", ")", "&&", "isWordAligned", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "{", "SDValue", "NewBasePtr", "=", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "return", "lowerLoadWordFromAlignedBasePlusOffset", "(", "DL", ",", "Chain", ",", "NewBasePtr", ",", "Offset", ",", "DAG", ")", ";", "}", "if", "(", "TLI", ".", "isGAPlusOffset", "(", "BasePtr", ".", "getNode", "(", ")", ",", "GV", ",", "Offset", ")", "&&", "MinAlign", "(", "GV", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "NewBasePtr", "=", "DAG", ".", "getGlobalAddress", "(", "GV", ",", "DL", ",", "BasePtr", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "lowerLoadWordFromAlignedBasePlusOffset", "(", "DL", ",", "Chain", ",", "NewBasePtr", ",", "Offset", ",", "DAG", ")", ";", "}", "}", "if", "(", "LD", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "High", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "HighAddr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "High", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ",", "HighShifted", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "High", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["Result", ",", "Chain", "}", ";"], "File": "XCoreISelLowering8", "Func": "LowerLOAD", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11341, "Length": 376, "Cover_Rate": 0.5229485396383866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "initialize", "(", "MF", ")", ";", "return", "removeLD", "("], "ground_truth": [")", ";"], "File": "BPFMISimplifyPatchable1", "Func": "runOnMachineFunction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11342, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "restore", "(", ")", "{", "if", "(", "SavedExecReg", ")", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "SavedExecReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ","], "ground_truth": ["TmpVGPRIndex", ",", "<NUM_LIT>", ",", "true", ")", ";"], "File": "SIRegisterInfo24", "Func": "restore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11343, "Length": 157, "Cover_Rate": 0.9874213836477987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SImode", ")", "fn", "=", "gen_load_locked_si", ";", "else", "if", "(", "mode", "==", "DImode"], "ground_truth": [")", "fn", "=", "gen_load_locked_di", ";"], "File": "rs60003", "Func": "emit_load_locked", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11344, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex"], "ground_truth": ["(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SICInstrInfo", "Func": "storeRegToStack", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11345, "Length": 70, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "const", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "<STR_LIT>", ")", ";", "bool", "ListContainsLR", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "<STR_LIT>", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "inITBlock", "(", ")", "&&", "!", "lastInITBlock", "(", ")", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser101", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11346, "Length": 155, "Cover_Rate": 0.8516483516483516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "CmpOperand", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "GR", ".", "isScalarOfType", "(", "CmpOperand", ",", "<STR_LIT>", ")", ")", "CmpOpc", "=", "getPtrCmpOpcode", "(", "Pred", ")", ";", "else", "if", "(", "GR", ".", "isScalarOrVectorOfType", "(", "CmpOperand", ",", "<STR_LIT>", ")", ")", "CmpOpc", "=", "getBoolCmpOpcode"], "ground_truth": ["(", "Pred", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectICmp", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11347, "Length": 51, "Cover_Rate": 0.45535714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bits", "&", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", "&", "Bits", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "Bits", ">>=", "<NUM_LIT>", ";", "if", "(", "Bits", "&", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", "&", "Bits", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "Bits", ">>=", "<NUM_LIT>", ";", "if", "(", "Bits", "&", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", "&", "Bits", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "unsigned", "AddOp", "=", "NumBytes", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "AddOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MIFlags", ")", ";", "return", ";", "}", "unsigned", "LowOp", ",", "HighOp", ";", "if", "(", "NumBytes", ">=", "<NUM_LIT>", ")", "{", "LowOp", "=", "<STR_LIT>", ";", "HighOp", "=", "<STR_LIT>", ";", "}", "else", "{", "LowOp", "=", "<STR_LIT>", ";", "HighOp", "=", "<STR_LIT>", ";", "NumBytes", "=", "abs", "(", "NumBytes", ")", ";", "}", "if", "(", "(", "NumBytes", "&", "<NUM_LIT>", ")", "||", "NumBytes", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LowOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "NumBytes", "&", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MIFlags", ")", ";", "SrcReg", "="], "ground_truth": ["DstReg", ";"], "File": "AArch64InstrInfo27", "Func": "emitRegUpdate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11348, "Length": 307, "Cover_Rate": 0.6227180527383367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "offset", "=", "m_GOTPLT", ".", "addr", "(", ")", "-", "addr", "(", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "offset", "=", "reinterpret_cast", "<", "uint32_t", "*", ">", "(", "data", "+", "<NUM_LIT>", ")", ";", "*", "offset", "=", "m_GOTPLT", ".", "addr", "(", ")", "-", "addr", "(", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "plt0", "->", "setValue", "(", "data"], "ground_truth": [")", ";"], "File": "X86PLT", "Func": "applyPLT0", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11349, "Length": 54, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser12", "Func": "isComplexRotation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11350, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "TRI"], "ground_truth": ["->", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "File": "SIFrameLowering48", "Func": "getAllSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11351, "Length": 17, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntelExprStateMachine", "SM", "(", "ImmDisp", ",", "false", ",", "true", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "const", "MCExpr", "*", "Disp", "=", "nullptr", ";", "if", "(", "const", "MCExpr", "*", "Sym", "=", "SM", ".", "getSym", "(", ")", ")", "{", "Disp", "=", "Sym", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "RewriteIntelBracExpression", "(", "InstInfo", "->", "AsmRewrites", ",", "SM", ".", "getSymName", "(", ")", ",", "ImmDisp", ",", "SM", ".", "getImm", "(", ")", ",", "BracLoc", ",", "StartInBrac", ",", "End", ")", ";", "}", "if", "(", "SM", ".", "getImm", "(", ")", "||", "!", "Disp", ")", "{", "const", "MCExpr", "*", "Imm", "=", "MCConstantExpr", "::", "create", "(", "SM", ".", "getImm", "(", ")", ",", "getContext", "(", ")", ")", ";", "if", "(", "Disp", ")", "Disp", "=", "MCBinaryExpr", "::", "createAdd", "(", "Disp", ",", "Imm", ",", "getContext", "(", ")", ")", ";", "else", "Disp", "=", "Imm", ";", "}", "if", "(", "Tok", ".", "getString", "(", ")", ".", "find", "(", "'.'", ")", "!=", "StringRef", "::", "npos", ")", "{", "const", "MCExpr", "*", "NewDisp", ";", "if", "(", "ParseIntelDotOperator", "(", "Disp", ",", "NewDisp", ")", ")", "return", "nullptr", ";", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Disp", "=", "NewDisp", ";", "}", "int", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "int", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "int", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", ")", "{", "if", "(", "!", "SegReg", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "StringRef", "ErrMsg", ";", "if", "(", "CheckBaseRegAndIndexReg", "(", "BaseReg", ",", "IndexReg", ",", "ErrMsg", ")", ")", "{", "Error", "(", "StartInBrac", ",", "ErrMsg", ")", ";", "return", "nullptr", ";", "}", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ","], "ground_truth": ["Size", ")", ";"], "File": "X86AsmParser", "Func": "ParseIntelBracExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11352, "Length": 332, "Cover_Rate": 0.7019027484143763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtst_p16", "(", "poly16x4_t", "a", ",", "poly16x4_t", "b", ")", "{", "uint16x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vtst_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11353, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitCFIEndProcImpl", "(", "MCDwarfFrameInfo", "&", "Frame", ")", "{", "Frame", ".", "End", "=", "(", "MCSymbol"], "ground_truth": ["*", ")", "<NUM_LIT>", ";", "}"], "File": "Cpu0AsmStreamer", "Func": "EmitCFIEndProcImpl", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11354, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "rtx_insn", "*", "insn", ";", "if", "(", "(", "LABEL_REF_P", "(", "orig", ")", "||", "(", "SYMBOL_REF_P", "(", "orig", ")", "&&", "SYMBOL_REF_LOCAL_P", "(", "orig", ")", "&&", "(", "SYMBOL_REF_DECL", "(", "orig", ")", "?", "!", "DECL_WEAK", "(", "SYMBOL_REF_DECL", "(", "orig", ")", ")", ":", "<NUM_LIT>", ")", "&&", "(", "!", "SYMBOL_REF_FUNCTION_P", "(", "orig", ")", "||", "arm_fdpic_local_funcdesc_p", "(", "orig", ")", ")", ")", ")", "&&", "NEED_GOT_RELOC", "&&", "arm_pic_data_is_text_relative", ")", "insn", "=", "arm_pic_static_addr", "(", "orig", ",", "reg", ")", ";", "else", "{", "require_pic_register", "(", "pic_reg", ",", "compute_now", ")", ";", "if", "(", "pic_reg", "==", "NULL_RTX", ")", "pic_reg", "=", "cfun", "->", "machine", "->", "pic_reg", ";", "insn", "=", "calculate_pic_address_constant", "(", "reg", ",", "pic_reg", ",", "orig", ")", ";", "}", "set_unique_reg_note", "(", "insn", ",", "REG_EQUAL", ",", "orig", ")", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "cfun", "->", "machine", "->", "pic_reg", ")", "return", "orig", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "return", "orig", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "orig", ","], "ground_truth": ["<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "arm", "Func": "legitimize_pic_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11355, "Length": 290, "Cover_Rate": 0.5340699815837937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Section", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ")", "return", "getContext", "(", ")", ".", "getELFSection", "(", "GV", "->", "getSection", "(", ")", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_EXECINSTR", ")", ";", "if", "(", "Section", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ")", "return", "getContext", "(", ")", ".", "getELFSection", "(", "GV", "->", "getSection", "(", ")", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "}", "if", "(", "isGlobalInSmallSection", "(", "GV", ",", "TM", ")", ")", "return", "selectSmallSectionForGlobal"], "ground_truth": ["(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "HexagonTargetObjectFile41", "Func": "getExplicitSectionGlobal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11356, "Length": 100, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label2", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ";", "x", "=", "retval", ";", "if", "(", "mask", ")", "x", "=", "expand_simple_binop", "(", "SImode", ",", "AND", ",", "retval", ",", "mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "cond", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "if", "(", "mode", "!=", "TImode", ")", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "x", ",", "oldval", ")", ";", "else", "{", "rtx", "xor1_result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "xor2_result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "or_result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "new_word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "new_word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor1_result", ",", "new_word0", ",", "old_word0", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor2_result", ",", "new_word1", ",", "old_word1", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "or_result", ",", "xor1_result", ",", "xor2_result", ")", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "or_result", ",", "const0_rtx", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "x", "=", "newval", ";", "if", "(", "mask", ")", "x", "=", "rs6000_mask_atomic_subword", "(", "retval", ",", "newval", ",", "mask", ")", ";", "emit_store_conditional", "(", "orig_mode", ",", "cond", ",", "mem"], "ground_truth": [",", "x", ")", ";"], "File": "powerpcspe", "Func": "rs6000_expand_atomic_compare_and_swap", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11357, "Length": 259, "Cover_Rate": 0.3557692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant"], "ground_truth": ["*", "PersonalityFn", ")", "const", "override", "{"], "File": "SparcISelLowering (2)2", "Func": "getExceptionPointerRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11358, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "OpPtrTy", "=", "PointerType", "::", "getUnqual", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "OpPtrTy", ")", ";", "return", "new", "StoreInst", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "false", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Type", "*", "OpPtrTy", "=", "PointerType", "::", "getUnqual", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "OpPtrTy", ")", ";", "return", "new", "StoreInst", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "false", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "Constant", "*", "Mask", "=", "dyn_cast", "<", "Constant", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "assert", "(", "cast", "<", "FixedVectorType", ">", "(", "Mask", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "AllEltsOk", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "Constant", "*", "Elt", "=", "Mask", "->", "getAggregateElement", "(", "i", ")", ";", "if", "(", "!", "Elt", "||", "!", "(", "isa", "<", "ConstantInt", ">", "(", "Elt", ")", "||", "isa", "<", "UndefValue", ">", "(", "Elt", ")", ")", ")", "{", "AllEltsOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "AllEltsOk", ")", "{", "Value", "*", "Op0", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "->", "getType", "(", ")", ")", ";", "Value", "*", "Op1", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "->", "getType", "(", ")", ")", ";", "Value", "*", "Result", "=", "UndefValue", "::", "get", "(", "Op0", "->", "getType", "(", ")", ")", ";", "Value", "*", "ExtractedElts", "[", "<NUM_LIT>", "]", ";", "memset", "(", "ExtractedElts", ",", "<NUM_LIT>", ",", "sizeof", "(", "ExtractedElts", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";"], "ground_truth": ["++", "i", ")", "{"], "File": "PPCTargetTransformInfo1", "Func": "instCombineIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11359, "Length": 345, "Cover_Rate": 0.4328732747804266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CoprocOption", ".", "Val"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11360, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "unsigned", "CPURegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "<STR_LIT>", ")", "/", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "TRI", "->", "getEncodingValue", "(", "Reg"], "ground_truth": [")", ";"], "File": "Cpu0AsmPrinter3", "Func": "printSavedRegsBitmask", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11361, "Length": 83, "Cover_Rate": 0.5886524822695035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp1", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "tmp2", "=", "simplify_gen_subreg", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_udivmodhiqi3", "(", "tmp0", ",", "tmp1", ",", "tmp2", ")", ")", ";", "if", "(", "signed_p", ")", "{", "div", "=", "gen_rtx_DIV", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod", "=", "gen_rtx_MOD", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "div", "=", "gen_rtx_UDIV", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod", "=", "gen_rtx_UMOD", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "tmp1", "=", "gen_rtx_ZERO_EXTRACT", "(", "mode", ",", "tmp0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "insn", "=", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp1", ")", ";", "else", "{", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "scratch", ",", "tmp1"], "ground_truth": [")", ";"], "File": "i3864", "Func": "ix86_split_idivmod", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11362, "Length": 178, "Cover_Rate": 0.3172905525846702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_AND", "(", "mode", ",", "before", ",", "val", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "val", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "mode", ",", "val", ")", ";", "}", "else", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "before", ",", "val", ")", ";", "if", "(", "after", ")", "emit_insn", "(", "gen_rtx_SET", "(", "after", ",", "copy_rtx", "(", "x", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "x", ")", ")", ";", "emit_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "scratch", ")", ";", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ","], "ground_truth": ["const0_rtx", ")", ";"], "File": "alpha5", "Func": "alpha_split_atomic_op", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11363, "Length": 94, "Cover_Rate": 0.44761904761904764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "mode", "=", "promote_function_mode", "(", "valtype", ",", "mode", ",", "&", "unsigned_p", ","], "ground_truth": ["func", ",", "<NUM_LIT>", ")", ";"], "File": "mcore", "Func": "mcore_function_value", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11364, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "RegNum", "=", "matchRegisterNameAlias", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ",", "false", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Ctx", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "RI", "->", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNum", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "getLoc", "(", ")"], "ground_truth": [";"], "File": "AArch64AsmParser10", "Func": "tryParseGPR64sp0Operand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11365, "Length": 96, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "(", "Imm", "!=", "<NUM_LIT>", ")"], "ground_truth": ["&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isUImm10Lsb00NonZero", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11366, "Length": 25, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "Policy", ".", "ShouldTrackPressure"], "ground_truth": ["=", "true", ";"], "File": "PPCSubtarget", "Func": "overrideSchedPolicy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11367, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcFamily", "==", "IntelGLM", "||", "<ISA_LIT>ProcFamily", "==", "IntelGLP"], "ground_truth": ["||", "<ISA_LIT>ProcFamily", "==", "IntelTRM", ";"], "File": "X86Subtarget100", "Func": "isGLM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11368, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetSubtargetInfo", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget"], "ground_truth": [";"], "File": "LC3TargetMachine", "Func": "getSubtargetImpl", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11369, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Value", "!=", "<NUM_LIT>", "&&", "Value", "!=", "<NUM_LIT>", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "isABI_O32", "(", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", "+", "Directive", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "FpABI", "=", "<STR_LIT>", "::", "S32", ";", "if", "(", "ModuleLevelOptions", ")", "{", "clearModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "clearModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "FpABI", "=", "<STR_LIT>", "::", "S64", ";", "if", "(", "ModuleLevelOptions", ")", "{", "clearModuleFeatureBits", "(", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseFpABIValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11370, "Length": 112, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "reverse_regs", ";", "int", "invert_const", ";", "int", "invert_reg", ";", "int", "unsignedp", ";", "}", ";", "static", "struct", "cmp_info", "info", "[", "(", "int", ")", "ITEST_MAX", "]", "=", "{", "{", "EQ", ",", "xtensa_b4const_or_zero", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "NE", ",", "xtensa_b4const_or_zero", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "LT", ",", "xtensa_b4const_or_zero", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "GE", ",", "xtensa_b4const_or_zero", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "LT", ",", "xtensa_b4const_or_zero", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "GE", ",", "xtensa_b4const_or_zero", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "LTU", ",", "xtensa_b4constu", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "GEU", ",", "xtensa_b4constu", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "LTU", ",", "xtensa_b4constu", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "GEU", ",", "xtensa_b4constu", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "enum", "internal_test", "test", ";", "machine_mode", "mode", ";", "struct", "cmp_info", "*", "p_info", ";", "test", "=", "map_test_to_internal_test", "(", "test_code", ")", ";", "gcc_assert", "(", "test", "!=", "ITEST_MAX", ")", ";", "p_info", "=", "&", "info", "[", "(", "int", ")", "test", "]", ";", "mode", "=", "GET_MODE", "(", "cmp0", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "cmp1", ")", ";", "if", "(", "GET_CODE", "(", "cmp1", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "cmp1", ")", ";", "unsigned", "HOST_WIDE_INT", "uvalue", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "value", ";", "if", "(", "(", "p_info", "->", "unsignedp", "?", "(", "uvalue", "+", "p_info", "->", "const_add", ">", "uvalue", ")", ":", "(", "value", "+", "p_info", "->", "const_add", ">", "value", ")", ")", "!=", "(", "p_info", "->", "const_add", ">", "<NUM_LIT>", ")", ")", "{", "cmp1", "=", "force_reg", "(", "mode", ",", "cmp1", ")", ";", "}", "else", "if", "(", "!", "(", "p_info", "->", "const_range_p", ")", "(", "value"], "ground_truth": ["+", "p_info", "->", "const_add", ")", ")", "{"], "File": "xtensa", "Func": "gen_int_relational", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11371, "Length": 338, "Cover_Rate": 0.6614481409001957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "SrcR", "=", "{", "Op1", ".", "getReg", "(", ")", ",", "Op1", ".", "getSubReg", "(", ")", "}", ";", "auto", "FS", "=", "DefM", ".", "find", "(", "SrcR", ")", ";", "if", "(", "FS", "==", "DefM", ".", "end", "(", ")", "||", "FS", "->", "second", ".", "empty", "(", ")", ")", "return", ";", "Copies", ".", "push_back", "(", "SA", ".", "Id", ")", ";", "RDefMap", "[", "SrcR", "]", "[", "SA", ".", "Id", "]", "="], "ground_truth": ["FS", "->", "second", ".", "top", "(", ")", "->", "Id", ";"], "File": "RDFCopy", "Func": "recordCopy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11372, "Length": 76, "Cover_Rate": 0.5033112582781457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Shuffler", "::", "<ISA_LIT>Shuffler", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCSubtargetInfo", "const", "&", "STI", ")", ":", "MCII", "("], "ground_truth": ["MCII", ")", ",", "STI", "(", "STI", ")", "{"], "File": "HexagonShuffler (2)", "Func": "HexagonShuffler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11373, "Length": 25, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "VA", ".", "getLocReg", "(", ")", ")", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetVals", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ")", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "}", "}", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Passv64i1ArgInRegs", "(", "dl", ",", "DAG", ",", "ValToCopy", ",", "RetVals", ",", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Subtarget", ")", ";", "if", "(", "ShouldDisableCalleeSavedRegister", ")", "MF", ".", "getRegInfo", "(", ")", ".", "disableCalleeSavedRegister", "(", "RVLocs", "[", "I", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "RetVals", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ")", ")", ";", "}", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "auto", "&", "RetVal", ":", "RetVals", ")", "{", "if", "(", "RetVal", ".", "first", "==", "<STR_LIT>", "||", "RetVal", ".", "first", "==", "<STR_LIT>", ")", "{", "RetOps", ".", "push_back", "(", "RetVal", ".", "second", ")", ";", "continue", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetVal", ".", "first", ",", "RetVal", ".", "second", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetVal", ".", "first", ",", "RetVal", ".", "second", ".", "getValueType", "("], "ground_truth": [")", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11374, "Length": 415, "Cover_Rate": 0.35109983079526225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "func_rtx", "=", "current_function_decl", ";", "register", "enum", "rtx_code", "code", ";", "char", "*", "mtype", "=", "<STR_LIT>", ";", "if", "(", "x", ")", "{", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "code", "==", "SIGN_EXTEND", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "SFmode", ":", "mtype", "=", "<STR_LIT>"], "ground_truth": [";", "break", ";"], "File": "mapip", "Func": "mapip_write_func_name", "Target": "mapip", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 11375, "Length": 67, "Cover_Rate": 0.42138364779874216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SelectAddressRegReg", "(", "N", ",", "Disp", ",", "Base", ",", "DAG", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "short", "imm", "=", "<NUM_LIT>", ";", "if", "(", "isIntS16Immediate", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "imm", ")", "&&", "(", "!", "Aligned", "||", "(", "imm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "imm", ",", "N", ".", "getValueType", "(", ")", ")", ";", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "DAG", ".", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "fixupFuncForFI", "(", "DAG", ",", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "}", "else", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Disp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Disp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Disp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Disp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "PPCISelLowering148", "Func": "SelectAddressRegImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11376, "Length": 254, "Cover_Rate": 0.31949685534591193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "machine_mode", "int_mode", "=", "mode_for_size", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "rtx", "reg", ";", "gcc_assert", "(", "GET_MODE", "(", "src", ")", "==", "TImode", ")", ";", "reg", "=", "int_mode", "!=", "mode", "?", "gen_reg_rtx", "(", "int_mode", ")", ":", "dst", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_TRUNCATE", "(", "int_mode", ",", "gen_rtx_LSHIFTRT", "(", "TImode", ",", "src", ",", "GEN_INT", "(", "int_mode", "==", "DImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "if", "(", "int_mode", "!=", "mode", ")", "{", "reg", "=", "simplify_gen_subreg", "(", "mode", ",", "reg", ",", "int_mode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "dst"], "ground_truth": [",", "reg", ")", ";"], "File": "spu1", "Func": "spu_convert_move", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11377, "Length": 107, "Cover_Rate": 0.8916666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Emitter", "<", "JITCodeEmitter", ">", "(", "TM"], "ground_truth": [",", "JCE", ")", ";"], "File": "ARMCodeEmitter7", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11378, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "PPCISelDAGToDAG (2)1", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11379, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "link", ")", "{", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "link", "->", "ref", ")", ")", "insn_entry", "[", "INSN_UID", "(", "insn", ")", "]", ".", "is_live_out", "=", "<NUM_LIT>", ";", "if", "(", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "{", "rtx", "use_insn", "=", "DF_REF_INSN", "(", "link"], "ground_truth": ["->", "ref", ")", ";"], "File": "rs6000-p8swap", "Func": "union_uses", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11380, "Length": 46, "Cover_Rate": 0.39316239316239315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSCSrcV2B16", "(", ")", "const"], "ground_truth": ["{"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11381, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "scalar_int_mode", "sparc_cstore_mode", "(", "enum", "insn_code", "icode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "TARGET_ARCH64", "?", "DImode"], "ground_truth": [":", "SImode", ")", ";"], "File": "sparc", "Func": "sparc_cstore_mode", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11382, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p16_p128", "(", "poly128_t", "__a", ")", "{", "return", "(", "poly16x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p16_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11383, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ia64_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "flag_unwind_tables", "&&", "(", "!", "flag_exceptions", "||", "USING_SJLJ_EXCEPTIONS", ")", ")"], "ground_truth": ["return", ";"], "File": "ia643", "Func": "ia64_output_function_end_prologue", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11384, "Length": 23, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op", "=", "i", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i"], "ground_truth": ["!=", "e", ";", "++", "i", ")", "MI", ".", "RemoveOperand", "(", "Op", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "removeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11385, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "SMLoc", "("], "ground_truth": [")", ",", "<ISA_LIT>Operand", "::", "ImmTyDppBankMask", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "defaultBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11386, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", "."], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "VEInstrInfo15", "Func": "reverseBranchCondition", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11387, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11388, "Length": 30, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser19", "Func": "isSImm10s8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11389, "Length": 23, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", "&&", "!", "nios2_large_offset_p", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", ")", "&&", "offset", "!=", "const0_rtx", ")", "{", "rtx", "reg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "unspec", "=", "copy_rtx", "(", "unspec", ")", ";", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "plus_constant", "(", "Pmode", ",", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "reg", ",", "gen_rtx_CONST", "(", "Pmode", ","], "ground_truth": ["unspec", ")", ")", ";"], "File": "nios23", "Func": "nios2_legitimize_address", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11390, "Length": 91, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "Y", "("], "ground_truth": ["The<ISA_LIT>Target", ")", ";"], "File": "AlphaTargetMachine2", "Func": "LLVMInitializeAlphaTarget", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11391, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "<ISA_LIT>Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SIRegisterInfo22", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11392, "Length": 48, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "it", "=", "BB", "->", "begin", "(", ")", ";", "it", "!=", "BB", "->", "end", "(", ")", ";", "it", "++", ")", "{", "MachineInstr", "*", "insn", "="], "ground_truth": ["it", ";"], "File": "KudeyarISelLowering", "Func": "printBlock", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11393, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "loongarch_symbol_type", "loongarch_classify_symbol", "(", "const_rtx", "x", ")", "{", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "SYMBOL_GOT_DISP", ";", "gcc_assert", "(", "SYMBOL_REF_P", "(", "x", ")", ")", ";", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "SYMBOL_TLS", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")"], "ground_truth": [")", "return", "SYMBOL_GOT_DISP", ";"], "File": "loongarch", "Func": "loongarch_classify_symbol", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11394, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAttributeItems", "(", "Attribute", ",", "IntValue", ",", "StringValue", ",", "true"], "ground_truth": [")", ";"], "File": "RISCVELFStreamer (2)", "Func": "emitIntTextAttribute", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11395, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "vec_vmrghw", "(", "(", "__v4sf"], "ground_truth": [")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_unpacklo_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11396, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>Target", ";", "return", "The<ISA_LIT>Target"], "ground_truth": [";"], "File": "XtensaTargetInfo1", "Func": "getTheXtensaTarget", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11397, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "PFI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "if", "(", "PFI", "->", "usesPICBase", "(", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "int", "FI", "=", "PFI", "->", "getPICBasePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "int", "FI", "=", "PFI", "->", "getBasePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "if", "(", "HasGPSaveArea", "||", "HasG8SaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "GPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "GPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "G8Regs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "G8Regs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "unsigned", "MinReg", "=", "std", "::", "min", "<", "unsigned", ">", "(", "TRI", "->", "getEncodingValue", "(", "MinGPR", ")", ",", "TRI", "->", "getEncodingValue", "(", "MinG8R", ")", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "else", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "}", "if", "(", "spillsCR", "(", "MF", ")", "&&", "!", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Reg", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", ")", ")", "{", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "}", "LowerBound", "-="], "ground_truth": ["<NUM_LIT>", ";"], "File": "PPCFrameLowering20", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11398, "Length": 443, "Cover_Rate": 0.35754640839386603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "<NUM_LIT>", ")", ",", "LastEMS", "(", "EMS_None", ")", "{", "Reset", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11399, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulq_m_n_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmulq_x_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11400, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">=", "<NUM_LIT>"], "ground_truth": [";"], "File": "NVPTXSubtarget (2)", "Func": "hasAtomAddF32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11401, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ValTy", ")", ";", "get<ISA_LIT>16SPRefReg", "(", "Parent", ",", "Alias", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "get<ISA_LIT>16SPRefReg", "(", "Parent", ",", "Alias", ")", ";", "}", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "MipsISelDAGToDAG7", "Func": "SelectAddr16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11402, "Length": 218, "Cover_Rate": 0.47186147186147187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "default", ":", "break", ";", "}", "char", "Type", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "="], "ground_truth": ["'v'", ";"], "File": "AMDGPUInstPrinter", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11403, "Length": 272, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isS16ImmX16", "(", ")", "const", "{", "return", "Kind", "==", "Expression", "||", "(", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>", ">", "("], "ground_truth": ["getImm", "(", ")", ")", "&&", "(", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}"], "File": "PPCAsmParser (2)3", "Func": "isS16ImmX16", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11404, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode_t", "BccOpc", "=", "<STR_LIT>", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Cond", ".", "empty", "(", ")", "&&", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "BccOpc", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "NewTBB", ",", "*", "NewFBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineInstr", "*", "Term", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Term", "!=", "MBB", ".", "end", "(", ")", "&&", "isPredicated", "(", "Term", ")", "&&", "!", "AnalyzeBranch", "(", "MBB", ",", "NewTBB", ",", "NewFBB", ",", "Cond", ",", "false", ")", ")", "{", "MachineBasicBlock", "*", "NextBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ";", "if", "(", "NewTBB", "==", "NextBB", ")", "{", "ReverseBranchCondition", "(", "Cond", ")", ";", "RemoveBranch", "(", "MBB", ")", ";", "return", "InsertBranch", "(", "MBB", ",", "TBB", ",", "nullptr", ",", "Cond", ",", "DL", ")", ";", "}", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isEndLoopN", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "int", "EndLoopOp", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isMBB", "(", ")", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "VisitedBBs", ";", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "VisitedBBs", ")", ";", "assert", "(", "Loop", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "EndLoopOp", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "isNewValueJump", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")"], "ground_truth": [")", ")", "{"], "File": "HexagonInstrInfo64", "Func": "InsertBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11405, "Length": 298, "Cover_Rate": 0.369727047146402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "false", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "assert", "(", "FIST", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")"], "ground_truth": [",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerFP_TO_UINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11406, "Length": 87, "Cover_Rate": 0.8285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_pfnacc", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pfnacc", "(", "(", "__v2sf", ")", "__A", ",", "("], "ground_truth": ["__v2sf", ")", "__B", ")", ";"], "File": "mm3dnow4", "Func": "_m_pfnacc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11407, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createToken"], "ground_truth": ["(", "StringRef", "Str", ",", "SMLoc", "S", ")", "{"], "File": "CSKYAsmParser", "Func": "createToken", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11408, "Length": 16, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "And_mask", ")", ")", "return", "false", ";", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Srl_imm", "=", "<NUM_LIT>", ";", "if", "(", "!", "isIntImmediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Srl_imm", ")", ")", "return", "false", ";", "unsigned", "BitWide", "=", "<NUM_LIT>", "-", "CountLeadingOnes_64", "(", "~", "(", "And_mask", ">>", "Srl_imm", ")", ")", ";", "if", "(", "BitWide", "&&", "isMask_64", "(", "And_mask", ">>", "Srl_imm", ")", ")", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")"], "ground_truth": ["==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "AArch64ISelDAGToDAG27", "Func": "isSeveralBitsExtractOpFromShr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11409, "Length": 103, "Cover_Rate": 0.569060773480663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if"], "ground_truth": ["(", "IsThumb2", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11410, "Length": 141, "Cover_Rate": 0.4338461538461538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitIMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break"], "ground_truth": [";"], "File": "MBlazeMCCodeEmitter2", "Func": "EmitIMM", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11411, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsISelDAGToDAG13", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11412, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsWin64", "||", "(", "F", "&&", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Win64", ")", ")", "return", "&", "<STR_LIT>", ";", "else", "if", "(", "Is64Bit", ")", "return", "&", "<STR_LIT>", ";", "bool", "hasHipeCC", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "HiPE", ":", "false", ")", ";", "if", "(", "hasHipeCC", ")"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "X86RegisterInfo29", "Func": "getGPRsForTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11413, "Length": 58, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", "|", "<NUM_LIT>", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "M68kDisassembler (2)", "Func": "DecodeAR16RegisterClass", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11414, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "addPass", "(", "create<ISA_LIT>NewValueJump", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExpandPredSpillCode", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SplitTFRCondSets", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>Packetizer", "("], "ground_truth": [")", ")", ";"], "File": "HexagonTargetMachine22", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11415, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "<STR_LIT>", ";", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "<ISA_LIT>ArchVersion", "=", "V4", ";", "}", "else", "if", "(", "CPUString"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "HexagonSubtarget34", "Func": "initializeSubtargetDependencies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11416, "Length": 45, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_srli_si128", "(", "__m128i", "__A", ",", "const", "int", "__N", ")", "{", "return", "_mm_bsrli_si128", "(", "__A"], "ground_truth": [",", "__N", ")", ";"], "File": "emmintrin", "Func": "_mm_srli_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11417, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "RegisterBank", "*", "RB", "=", "RCOrRB", ".", "dyn_cast", "<", "const", "RegisterBank", "*", ">", "(", ")", ")", "return"], "ground_truth": ["getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ",", "*", "RB", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11418, "Length": 36, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn", "->", "is_real", "(", ")", "&&", "(", "types", "&", "REAL_SET", ")", ")", "return", "true", ";", "if", "(", "insn", "->", "is_phi", "(", ")", "&&", "(", "types", "&", "PHI_SET", ")", ")", "return", "true", ";", "if", "(", "insn", "->", "is_bb_head", "(", ")", "&&"], "ground_truth": ["(", "types", "&", "BB_HEAD_SET", ")", ")", "return", "true", ";"], "File": "riscv-vsetvl", "Func": "insn_should_be_added_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11419, "Length": 51, "Cover_Rate": 0.5930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "PPCISelLowering (2)2", "Func": "isFPExtFree", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11420, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "&&", "(", "Info", "->", "P<ISA_LIT>nputAddr", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Info", "->", "P<ISA_LIT>nputAddr", "|=", "<NUM_LIT>", ";", "CCInfo", ".", "AllocateReg", "(", "AMDGPU", "::", "VGPR0", ")", ";", "CCInfo", ".", "AllocateReg", "(", "AMDGPU", "::", "VGPR1", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "Info", "->", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "INPUT_PTR", ")", ";", "unsigned", "InputPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "InputPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "SCRATCH_PTR", ")", ";", "unsigned", "ScratchPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegHi", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegHi", ")", ";", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MF", ".", "addLiveIn", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "getOriginalFunctionArgs", "(", "DAG", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Ins", ",", "Splits", ")", ";", "}", "AnalyzeFormalArguments", "(", "CCInfo", ",", "Splits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ",", "ArgIdx", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "<STR_LIT>", "&", "Arg", "=", "Ins", "[", "i", "]", ";", "if", "(", "Skipped", "[", "i", "]", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "Arg", ".", "VT", ")", ")", ";", "continue", ";", "}", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ";", "EVT", "VT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "EVT", "MemVT", "=", "Splits", "[", "i", "]", ".", "VT", ";", "const", "unsigned", "Offset", "=", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "Arg", "=", "LowerParameter", "(", "DAG", ",", "VT", ",", "MemVT", ",", "DL", ",", "DAG", ".", "getRoot", "(", ")", ",", "Offset", ",", "Ins", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", ";", "const", "PointerType", "*", "ParamTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "OrigArgIndex", ")", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", "&&", "ParamTy", "&&", "ParamTy", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Arg", ".", "getValueType", "("], "ground_truth": [")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";"], "File": "SIISelLowering148", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11421, "Length": 513, "Cover_Rate": 0.4177524429967427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "SMLoc", "Loc", ";", "int64_t", "GroupSize", ";", "if", "(", "!", "parseSwizzleOperand", "(", "GroupSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "Loc", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isPowerOf2_64", "(", "GroupSize", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleReverse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11422, "Length": 52, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "default", ":", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11423, "Length": 49, "Cover_Rate": 0.3161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u64_p16", "(", "poly16x8_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vreinterpretq_u64_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11424, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "Is64Bit", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "Is64Bit", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ","], "ground_truth": ["true", ")", ";"], "File": "RISCVELFObjectWriter15", "Func": "createRISCVELFObjectWriter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11425, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "else", "if", "(", "ISA_HAS_MXHC1", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_LITTLE_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "if", "(", "TARGET_FLOATXX", "&&", "direction", "==", "'t'", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "gpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "gpreg", "+", "<NUM_LIT>", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "if", "(", "TARGET_FLOATXX", "&&", "direction", "==", "'f'", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "gpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "gpreg", "+", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg"], "ground_truth": ["+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";"], "File": "mips", "Func": "mips_output_64bit_xfer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11426, "Length": 193, "Cover_Rate": 0.8247863247863247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addAbsMemOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "(", "N", "==", "<NUM_LIT>", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)2", "Func": "addAbsMemOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11427, "Length": 23, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExtXfalthalf", "(", ")", "const", "{", "return", "HasExtXfalthalf"], "ground_truth": [";"], "File": "RISCVSubtarget", "Func": "hasExtXfalthalf", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11428, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11429, "Length": 28, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPReg", "="], "ground_truth": ["Reg", ";"], "File": "ARMAsmParser (2)", "Func": "saveFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11430, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "."], "ground_truth": ["getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "windowsRequiresStackProbe", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11431, "Length": 43, "Cover_Rate": 0.44329896907216493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getStore", "(", "SD", "->", "getChain", "(", ")", ",", "SDLoc", "(", "SD", ")", ",", "Tr", ",", "SD", "->", "getBasePtr", "(", ")", ",", "SD", "->", "getPointerInfo", "(", ")", ",", "SD", "->", "getAlignment", "("], "ground_truth": [")", ",", "SD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "MipsISelLowering10", "Func": "lowerFP_TO_SINT_STORE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11432, "Length": 47, "Cover_Rate": 0.3700787401574803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "*", "Half", "]", ";", "if", "(", "MIdx", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11433, "Length": 48, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "else", "vmode", "=", "mode", ";", "mask", "=", "ix86_build_signbit_mask", "(", "vmode", ",", "VECTOR_MODE_P", "(", "mode", ")", ",", "false", ")", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "rtx", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ")", ";", "tmp", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "mask", ",", "tmp", ")", ";", "mask", "=", "gen_reg_rtx", "(", "mode"], "ground_truth": [")", ";"], "File": "i386-expand", "Func": "ix86_sse_copysign_to_positive", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11434, "Length": 82, "Cover_Rate": 0.45054945054945056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ReplaceINTRINSIC_W_CHAIN", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ")", "{", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Intrin", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "IntrinNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Intrin", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinNo", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ResVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "EltVT", "=", "ResVT", ".", "getVectorElementType", "(", ")", ";", "bool", "NeedTrunc", "=", "false", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "EltVT", "=", "<STR_LIT>", ";", "NeedTrunc", "=", "true", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "SDVTList", "LdResVTs", ";", "switch", "(", "NumElts", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "switch", "(", "IntrinNo", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "LdResVTs", "=", "DAG", ".", "getVTList", "(", "EltVT", ",", "EltVT", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "{", "switch", "(", "IntrinNo", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "NVPTXISelLowering48", "Func": "ReplaceINTRINSIC_W_CHAIN", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11435, "Length": 252, "Cover_Rate": 0.34332425068119893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "testreg", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "loop", "->", "loop_end", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "testreg", ")", "==", "SCRATCH", ")", "testreg", "=", "loop", "->", "iter_reg", ";", "else", "emit_insn_before", "(", "gen_movsi", "(", "testreg", ",", "loop", "->", "iter_reg", ")", ",", "loop", "->", "loop_end", ")", ";", "test", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "testreg", ",", "const0_rtx", ")", ";", "insn", "=", "emit_jump_insn_before", "(", "gen_cbranchsi4", "(", "test", ",", "testreg", ",", "const0_rtx", ","], "ground_truth": ["loop", "->", "start_label", ")", ",", "loop", "->", "loop_end", ")", ";"], "File": "c6x", "Func": "hwloop_fail", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11436, "Length": 84, "Cover_Rate": 0.32941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Unsigned", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0"], "ground_truth": [",", "Op1", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerIntVSETCC_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11437, "Length": 107, "Cover_Rate": 0.3092485549132948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAligned", "=", "MMOBegin", "!=", "MMOEnd", "&&", "(", "*", "MMOBegin", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";", "DebugLoc", "DL", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "add", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState"], "ground_truth": ["(", "isKill", ")", ")", ";"], "File": "X86InstrInfo", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11438, "Length": 94, "Cover_Rate": 0.47474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ConstraintWeight", "<ISA_LIT>TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&"], "ground_truth": ["info", ",", "const", "char", "*", "constraint", ")", "const", "{"], "File": "P2ISelLowering", "Func": "getSingleConstraintMatchWeight", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11439, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getNonLocalFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "return", "getSEHFrameIndexOffset", "(", "MF", ","], "ground_truth": ["FI", ")", ";"], "File": "AArch64FrameLowering100", "Func": "getNonLocalFrameIndexReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11440, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p64_s64", "(", "int64x2_t", "__a", ")", "{", "return", "(", "poly64x2_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p64_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11441, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "MemOpsEmitted", ";", "return", "static_cast", "<", "uint64_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "unsigned", "ByteOffs", "=", "MemOpsEmitted", "++", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "ByteOffs", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "assert", "(", "Fixups", ".", "size", "(", ")", "<=", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "SystemZMCCodeEmitter16", "Func": "getDispOpValue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11442, "Length": 80, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg"], "ground_truth": ["(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "File": "SIRegisterInfo24", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11443, "Length": 121, "Cover_Rate": 0.5576036866359447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type_decl", "=", "build_decl", "(", "TYPE_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "record", ")", ";", "f_1", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_2", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "unsigned_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_1", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_2", ")", "=", "record", ";", "TREE_CHAIN", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record", ")"], "ground_truth": ["=", "type_decl", ";"], "File": "stormy163", "Func": "xstormy16_build_builtin_va_list", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11444, "Length": 70, "Cover_Rate": 0.5691056910569106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", "&&", "!", "FLOAT128_IEEE_P", "(", "mode", ")"], "ground_truth": [")", "return", "true", ";"], "File": "powerpcspe", "Func": "rs6000_vector_mode_supported_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11445, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>II", "::", "OpType", "getDataType", "(", ")", "const", "{", "assert", "(", "Kind", "==", "OpKind", "::", "DataType"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "TPCAsmParser", "Func": "getDataType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11446, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ",", "AddrSpace"], "ground_truth": [")", ";"], "File": "AArch64ELFStreamer1", "Func": "EmitValueImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11447, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering10", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11448, "Length": 53, "Cover_Rate": 0.44537815126050423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AluInstCount", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "IsTrivialInst", "(", "I", ")", ")", "continue", ";", "if", "(", "!", "isALU", "(", "I", ")", ")", "break", ";", "if", "(", "AluInstCount", ">", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "break", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "PRED_X", ")", "{", "if", "(", "AluInstCount", ">", "<NUM_LIT>", ")", "break", ";", "if", "(", "TII", "->", "getFlagOp", "(", "I", ")", ".", "getImm", "(", ")", "&", "MO_FLAG_PUSH", ")", "PushBeforeModifier", "=", "true", ";", "AluInstCount", "++", ";", "continue", ";", "}", "if", "(", "TII", "->", "mustBeLastInClause", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "I", "++", ";", "break", ";", "}", "if", "(", "!", "canClauseLocalKillFitInClause", "(", "AluInstCount", ",", "KCacheBanks", ",", "I", ",", "E", ")", ")", "break", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "I", ",", "KCacheBanks", ")", ")", "break", ";", "AluInstCount", "+=", "OccupiedDwords", "(", "I", ")", ";", "}", "unsigned", "Opcode", "=", "PushBeforeModifier", "?", "AMDGPU", "::"], "ground_truth": ["CF_ALU_PUSH_BEFORE", ":", "AMDGPU", "::", "CF_ALU", ";"], "File": "R600EmitClauseMarkers", "Func": "MakeALUClause", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11449, "Length": 172, "Cover_Rate": 0.4712328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateRegList", "(", "SmallVectorImpl", "<", "unsigned", ">", "&", "Regs", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", "{", "assert", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_RegList"], "ground_truth": [",", "Parser", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "CreateRegList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11450, "Length": 55, "Cover_Rate": 0.5612244897959183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "*", "DisInfo", "=", "Dis", "->", "getDisInfoBlock", "(", ")", ";", "uint64_t", "ReferenceType", ";", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_PCrel_Load", ";", "const", "char", "*", "ReferenceName", ";", "(", "void", ")", "SymbolLookUp", "(", "DisInfo", ",", "Value", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_SymAddr", "||", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_CstrAddr", ")", "(", "*", "Dis", "->", "CommentStream", ")", "<<", "<STR_LIT>"], "ground_truth": ["<<", "ReferenceName", ";"], "File": "ARMDisassembler10", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11451, "Length": 61, "Cover_Rate": 0.5648148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isKImmOperand", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "const", "MachineOperand", "&", "Src", ")", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")"], "ground_truth": ["&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "<NUM_LIT>", ")", ";"], "File": "SIShrinkInstructions35", "Func": "isKImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11452, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ValV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "IdxV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ElemTy", "=", "ty", "(", "VecV", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemWidth", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "ElemWidth", ">=", "<NUM_LIT>", "&&", "ElemWidth", "<=", "<NUM_LIT>", ")", ";", "(", "void", ")", "ElemWidth", ";", "auto", "InsertWord", "=", "[", "&", "DAG", ",", "&", "dl", ",", "this", "]", "(", "SDValue", "VecV", ",", "SDValue", "ValV", ",", "SDValue", "ByteIdxV", ")", "{", "MVT", "VecTy", "=", "ty", "(", "VecV", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "SDValue", "MaskV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "ByteIdxV", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ")", ";", "SDValue", "RotV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "VecV", ",", "MaskV", "}", ")", ";", "SDValue", "InsV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "RotV", ",", "ValV", "}", ")", ";", "SDValue", "SubV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "DAG", ".", "getConstant", "(", "HwLen", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "MaskV", "}", ")", ";", "SDValue", "TorV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "InsV", ",", "SubV", "}", ")", ";", "return", "TorV", ";", "}", ";", "SDValue", "ByteIdx", "=", "convertToByteIndex", "(", "IdxV", ",", "ElemTy", ",", "DAG", ")", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "return", "InsertWord", "(", "VecV", ",", "ValV", ",", "ByteIdx", ")", ";", "SDValue", "WordIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ")", ";", "SDValue", "Ex0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "opCastElem", "(", "VecV", ",", "<STR_LIT>", ",", "DAG", ")", ",", "WordIdx", "}", ")", ";", "SDValue", "Ext", "=", "LowerHvxExtractElement", "(", "Ex0", ",", "DAG", ")", ";", "SDValue", "SubIdx", "=", "getIndexInWord32", "(", "IdxV", ",", "ElemTy", ","], "ground_truth": ["DAG", ")", ";"], "File": "HexagonISelLoweringHVX23", "Func": "LowerHvxInsertElement", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11453, "Length": 329, "Cover_Rate": 0.744343891402715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "("], "ground_truth": [")", "const", "{"], "File": "PPCSubtarget2", "Func": "getSelectionDAGInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11454, "Length": 8, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "vec_any_nle", "(", "vec_float4"], "ground_truth": ["a", ",", "vec_float4", "b", ")", "{"], "File": "vmx2spu", "Func": "vec_any_nle", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11455, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "preferred_alignment", ">=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "gcc_assert", "(", "preferred_alignment", "<=", "stack_alignment_needed", ")", ";", "if", "(", "TARGET_SEH", ")", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "=", "false", ";", "else", "if", "(", "!", "optimize_bb_for_size_p", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", "&&", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue_nregs", "!=", "frame", "->", "nregs", ")", "{", "int", "count", "=", "frame", "->", "nregs", ";", "struct", "cgraph_node", "*", "node", "=", "cgraph_node", "::", "get", "(", "current_function_decl", ")", ";", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue_nregs", "=", "count", ";", "if", "(", "count", ")", "count", "=", "(", "count", "-", "<NUM_LIT>", ")", "*", "FAST_PROLOGUE_INSN_COUNT", ";", "if", "(", "node", "->", "frequency", "<", "NODE_FREQUENCY_NORMAL", "||", "(", "flag_branch_probabilities", "&&", "node", "->", "frequency", "<", "NODE_FREQUENCY_HOT", ")", ")", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "=", "false", ";", "else", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "=", "!", "expensive_function_p", "(", "count", ")", ";", "}", "frame", "->", "save_regs_using_mov", "=", "(", "TARGET_PROLOGUE_USING_MOVE", "&&", "cfun", "->", "machine", "->", "use_fast_prologue_epilogue", "&&", "flag_stack_check", "!=", "STATIC_BUILTIN_STACK_CHECK", ")", ";", "offset", "=", "UNITS_PER_WORD", ";", "if", "(", "ix86_static_chain_on_stack", ")", "offset", "+=", "UNITS_PER_WORD", ";", "if", "(", "frame_pointer_needed", ")", "offset", "+=", "UNITS_PER_WORD", ";", "frame", "->", "hfp_save_offset", "=", "offset", ";", "frame", "->", "hard_frame_pointer_offset", "=", "offset", ";", "offset", "+=", "frame", "->", "nregs", "*", "UNITS_PER_WORD", ";", "frame", "->", "reg_save_offset", "=", "offset", ";", "if", "(", "TARGET_SEH", ")", "frame", "->", "hard_frame_pointer_offset", "=", "offset", ";", "if", "(", "frame", "->", "nsseregs", ")", "{", "if", "(", "ix86_incoming_stack_boundary", ">=", "<NUM_LIT>", ")", "offset", "=", "ROUND_UP", "(", "offset", ",", "<NUM_LIT>", ")", ";", "offset", "+=", "frame", "->", "nsseregs", "*", "<NUM_LIT>", ";", "}", "frame", "->", "sse_reg_save_offset", "=", "offset", ";", "if", "(", "stack_realign_fp", ")", "offset", "=", "ROUND_UP", "(", "offset", ",", "stack_alignment_needed", ")", ";", "frame", "->", "va_arg_size", "=", "ix86_varargs_gpr_size", "+", "ix86_varargs_fpr_size", ";", "offset", "+=", "frame", "->"], "ground_truth": ["va_arg_size", ";"], "File": "i3865", "Func": "ix86_compute_frame_layout", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11456, "Length": 270, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "invertCondCode", ")", "CC", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "CC", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "CC", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "AArch64AsmParser45", "Func": "parseCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11457, "Length": 39, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_f32", "(", "float32_t", "__a", ")", "{", "return", "(", "float32x2_t", ")", "{", "__a"], "ground_truth": [",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdup_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11458, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_s16", "(", "const", "int16_t", "*", "__a", ")", "{", "int16x8x3_t", "ret", ";", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3v8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t", ")", "__builtin_aarch64_get_qregciv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x8_t"], "ground_truth": [")", "__builtin_aarch64_get_qregciv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld3q_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11459, "Length": 60, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "if", "(", "hasDebugInfo", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP"], "ground_truth": [",", "Offset", ")", ";"], "File": "SPURegisterInfo1", "Func": "emitPrologue", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11460, "Length": 265, "Cover_Rate": 0.3151010701545779, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "Desc", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "Desc", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "TPCRegisterBalancer", "Func": "isImmSplat", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11461, "Length": 65, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Len", ")", ")", ";", "return", "(", "Len", "<<", "<NUM_LIT>", ")", "|", "(", "Base", "<<", "<NUM_LIT>", ")", "|"], "ground_truth": ["Disp", ";"], "File": "SystemZMCCodeEmitter23", "Func": "getBDLAddr12Len8Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11462, "Length": 42, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "m32r_issue_rate", "(", "void", ")", "{", "return", "(", "(", "TARGET_LOW_ISSUE_RATE", ")", "?", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "m32r", "Func": "m32r_issue_rate", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11463, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "assert", "(", "Cond", ".", "empty", "(", ")", "&&"], "ground_truth": ["!", "FBB", "&&", "TBB", "&&", "<STR_LIT>", ")", ";"], "File": "MBlazeInstrInfo5", "Func": "InsertBranch", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11464, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsli_n_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ",", "const"], "ground_truth": ["int", "__c", ")", "{"], "File": "arm", "Func": "neon_vsli_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11465, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", "."], "ground_truth": ["getValueType", "(", ")", ",", "Tmp", ")", ";"], "File": "SparcISelLowering13", "Func": "LowerSINT_TO_FP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11466, "Length": 39, "Cover_Rate": 0.4588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printLeaMemReference", "(", "MI", ",", "OpNo"], "ground_truth": [")", ";"], "File": "X86IntelInstPrinter23", "Func": "printlea64_32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11467, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "bool", ">", "llvm", "::", "isPartOfGOTToPCRelPair", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "<", "<NUM_LIT>", ")", "return", "None", ";", "unsigned", "LastOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "const", "MCOperand", "&", "Operand", "=", "Inst", ".", "getOperand", "(", "LastOp", ")", ";", "if", "(", "!", "Operand", ".", "isExpr", "(", ")", ")", "return", "None", ";", "const", "MCExpr", "*", "Expr", "=", "Operand", ".", "getExpr"], "ground_truth": ["(", ")", ";"], "File": "PPCELFStreamer", "Func": "isPartOfGOTToPCRelPair", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11468, "Length": 78, "Cover_Rate": 0.624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ";", "int", "Cost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Alignment", ",", "AddressSpace", ")", ";", "Cost", "+=", "Factor", "*", "(", "LT", ".", "first", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "PPCTargetTransformInfo", "Func": "getInterleavedMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11469, "Length": 45, "Cover_Rate": 0.3629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_neon_vqrdmlsh_lanev8hi", "(", "__a"], "ground_truth": [",", "__b", ",", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon_vqrdmlshq_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11470, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering"], "ground_truth": ["(", ")", "const", "override", "{"], "File": "PPCTargetMachine", "Func": "getTargetLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11471, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "contextFromDecoder", "(", "void", "const"], "ground_truth": ["*", "Decoder", ")", "{"], "File": "HexagonDisassembler2", "Func": "contextFromDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11472, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>CC", ";", "MachineInstr", "*", "ConjMI", "=", "emitConjunction", "(", "SelI", ".", "getCondReg", "(", ")", ",", "<ISA_LIT>CC", ",", "MIB", ")", ";", "if", "(", "!", "ConjMI", ")", "return", "false", ";", "emitSelect", "(", "SelI", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "SelI", ".", "getTrueReg", "(", ")", ",", "SelI", ".", "getFalseReg", "(", ")", ",", "<ISA_LIT>CC", ",", "MIB", ")", ";", "SelI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "tryOptSelectConjunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11473, "Length": 60, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>WinCOFFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ")", "{", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>WinCOFFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createWinCOFFObjectWriter", "(", "MOTW", ","], "ground_truth": ["OS", ")", ";"], "File": "X86WinCOFFObjectWriter11", "Func": "createX86WinCOFFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11474, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "<NUM_LIT>", ",", "GPRCS2Size", "=", "<NUM_LIT>", ",", "DPRCSSize", "=", "<NUM_LIT>", ";", "int", "FramePtrSpillFI", "=", "<NUM_LIT>", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "(", "NumBytes", "-", "ArgRegsSaveSize", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "NumBytes", "-", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "{", "GPRCS2Size", "+=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "++", "MBBI", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "<NUM_LIT>", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "adjustedGPRCS1Size"], "ground_truth": [")", "{"], "File": "Thumb1FrameLowering58", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11475, "Length": 475, "Cover_Rate": 0.35342261904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>FI", "->", "globalBaseRegSet", "(", ")", ")", "return", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "unsigned", "V0", ",", "V1", ",", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ";", "RC", "=", "(", "ABI", ".", "IsN64", "(", ")", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "ABI", ".", "IsN64", "(", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "!", "MF", ".", "getTarget", "(", ")", "."], "ground_truth": ["isPositionIndependent", "(", ")", ")", "{"], "File": "MipsSEISelDAGToDAG12", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11476, "Length": 271, "Cover_Rate": 0.45854483925549916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeCell<ISA_LIT>Target", "("], "ground_truth": [")", "{"], "File": "SPUTargetMachine1", "Func": "LLVMInitializeCellSPUTarget", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11477, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "&", "MIa", ",", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb"], "ground_truth": [")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "File": "SIInstrInfo123", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11478, "Length": 160, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_p_f32", "(", "__addr", ","], "ground_truth": ["__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vst1q_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11479, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'m'", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ".", "getNode", "(", ")", ",", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ".", "getNode", "(", ")", ",", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0"], "ground_truth": [")", ";"], "File": "SparcISelDAGToDAG25", "Func": "SelectInlineAsmMemoryOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11480, "Length": 46, "Cover_Rate": 0.4842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "XCoreInstrInfo (2)", "Func": "isLoadFromStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11481, "Length": 66, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mep_address_cost", "(", "rtx", "addr", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as"], "ground_truth": ["ATTRIBUTE_UNUSED", ",", "bool", "ATTRIBUTE_UNUSED", "speed_p", ")", "{"], "File": "mep", "Func": "mep_address_cost", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11482, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_extracti32x4_epi32", "(", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_extracti32x4_mask", "(", "(", "__v16si", ")", "__A", ",", "__imm", ",", "(", "__v4si"], "ground_truth": [")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_extracti32x4_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11483, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Values", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Values", "[", "i", "]", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "{", "Consts", "[", "i", "]", "=", "ConstantInt", "::", "get", "(", "IntTy", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getNode", "(", ")", ")", ")", "{", "const", "ConstantInt", "*", "CI", "=", "CN", "->", "getConstantIntValue", "(", ")", ";", "Consts", "[", "i", "]", "=", "ConstantInt", "::", "get", "(", "IntTy", ",", "CI", "->", "getValue", "(", ")", ".", "getSExtValue", "(", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "V", "."], "ground_truth": ["getNode", "(", ")", ")", ")", "{"], "File": "HexagonISelLowering1", "Func": "getBuildVectorConstInts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11484, "Length": 130, "Cover_Rate": 0.5138339920948617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DR", "=", "MD", ".", "getReg", "(", ")", ",", "DSR", "=", "MD", ".", "getSubReg", "(", ")", ";", "bool", "ReadUndef", "=", "MD", ".", "isUndef", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "At", "=", "MI", ";", "auto", "updateRegs", "=", "[", "&", "UpdRegs", "]", "(", "const", "MachineInstr", "&", "MI", ")", "->", "void", "{", "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", ")", "UpdRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", ";", "MachineOperand", "&", "ST", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "SF", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", ".", "isReg", "(", ")", "&&", "SF", ".", "isReg", "(", ")", ")", "{", "RegisterRef", "RT", "(", "ST", ")", ";", "if", "(", "RT", "==", "RegisterRef", "(", "SF", ")", ")", "{", "updateRegs", "(", "MI", ")", ";", "MI", ".", "setDesc", "(", "HII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ";", "unsigned", "S", "=", "getRegState"], "ground_truth": ["(", "ST", ")", ";"], "File": "HexagonExpandCondsets20", "Func": "split", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11485, "Length": 162, "Cover_Rate": 0.413265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_srl_epi32"], "ground_truth": ["(", "__m256i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "avx2intrin", "Func": "_mm256_srl_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11486, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInstAtomic", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")"], "ground_truth": [".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "HSAILInstrInfo", "Func": "isInstAtomic", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11487, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", "&&", "!", "VReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Success", "=", "true", ";", "if", "(", "VReg", ")", "{", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "MIRBuilder", ".", "buildExtract", "(", "Reg", ",", "VReg", ",", "Offset", ")", ";", "}", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "AssignFn", ",", "AssignFn", ")", ";", "Success", "=", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs"], "ground_truth": [",", "Handler", ")", ";"], "File": "AArch64CallLowering18", "Func": "lowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11488, "Length": 208, "Cover_Rate": 0.8630705394190872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_max_round_ps", "("], "ground_truth": ["__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_max_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11489, "Length": 29, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndx_f32", "(", "float32x2_t", "__a", ")", "{", "return", "__builtin_aarch64_rintv2sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vrndx_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11490, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op1", "=", "crx_compare_op1", ";", "cc_reg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "ret", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "op0"], "ground_truth": [",", "op1", ")", ";"], "File": "crx", "Func": "crx_expand_compare", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11491, "Length": 24, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vphadduwq", "(", "(", "__v8hi", ")"], "ground_truth": ["__A", ")", ";"], "File": "xopintrin", "Func": "_mm_haddq_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11492, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "<NUM_LIT>", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "<NUM_LIT>", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";", "Register", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getVGPR64Class", "(", ")", ")", ";", "MachineInstr", "*", "FullBase", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")"], "ground_truth": [".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11493, "Length": 254, "Cover_Rate": 0.5269709543568465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDSPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "MipsDisassembler40", "Func": "DecodeDSPRRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11494, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "else", "if", "(", "Imm", "==", "~", "<NUM_LIT>", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "is<ISA_LIT>64", ")", "break", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "is<ISA_LIT>64", ")", "break", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "AD", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "~", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ",", "Op", ",", "SDValue", "(", "AD", ",", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "AD", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "AN", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AD", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "AN", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "Op", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "}", "}", "}", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "<ISA_LIT>SubTarget", "->", "hasQPX", "(", ")", ")", "return", "nullptr", ";", "EVT", "VecVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "bool", "Swap", ",", "Negate"], "ground_truth": [";"], "File": "PPCISelDAGToDAG79", "Func": "SelectSETCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11495, "Length": 436, "Cover_Rate": 0.3452098178939034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "far_addr_space_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "TARGET_A16", "&&", "mode", "==", "PSImode", ")", "return", "m32c_split_move", "(", "operands", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")"], "ground_truth": ["==", "PRE_MODIFY", ")", ")", "{"], "File": "m32c", "Func": "m32c_prepare_move", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11496, "Length": 91, "Cover_Rate": 0.457286432160804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Worklist", ".", "push_back", "(", "PreHeader", ")", ";", "Visited", ".", "insert", "(", "LoopStart", "->", "getParent", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ",", "<STR_LIT>", ",", "true", ")", ";", "return", "MIB", ";", "}", "Visited", ".", "insert", "(", "MBB", ")", ";", "for", "(", "auto", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "Worklist", ".", "push_back", "(", "Pred", ")", ";", "}", "return"], "ground_truth": ["LoopStart", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11497, "Length": 189, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1v4bf", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon1_vst1_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11498, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "tree", "decl2", "=", "default_version_info", "->", "this_node", "->", "decl", ";", "if", "(", "is_function_default_version", "(", "decl2", ")", ")", "break", ";", "default_version_info", "=", "default_version_info", "->", "next", ";", "}", "if", "(", "default_version_info", "==", "NULL", ")", "return", "NULL", ";", "if", "(", "first_v", "!=", "default_version_info", ")", "{", "default_version_info", "->", "prev", "->", "next", "=", "default_version_info", "->", "next", ";", "if", "(", "default_version_info", "->", "next", ")", "default_version_info", "->", "next", "->", "prev", "=", "default_version_info", "->", "prev", ";", "first_v", "->", "prev", "=", "default_version_info", ";", "default_version_info", "->", "next", "=", "first_v", ";", "default_version_info", "->", "prev", "=", "NULL", ";", "}", "default_node", "=", "default_version_info", "->", "this_node", ";", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "default_node", "->", "decl", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "targetm", ".", "has_ifunc_p", "(", ")", ")", "{", "struct", "cgraph_function_version_info", "*", "it_v", "=", "NULL", ";", "struct", "cgraph_node", "*", "dispatcher_node", "=", "NULL", ";", "struct", "cgraph_function_version_info", "*", "dispatcher_version_info", "=", "NULL", ";", "dispatch_decl", "=", "make_dispatcher_decl", "(", "default_node", "->", "decl", ")", ";", "dispatcher_node", "=", "cgraph_node", "::", "get_create", "(", "dispatch_decl", ")", ";", "gcc_assert", "(", "dispatcher_node", "!=", "NULL", ")", ";", "dispatcher_node", "->", "dispatcher_function", "=", "<NUM_LIT>", ";", "dispatcher_version_info", "=", "dispatcher_node", "->", "insert_new_function_version", "(", ")", ";", "dispatcher_version_info", "->", "next", "=", "default_version_info", ";", "dispatcher_node", "->", "definition", "=", "<NUM_LIT>", ";", "it_v", "=", "default_version_info", ";", "while", "(", "it_v", "!=", "NULL", ")", "{", "it_v", "->", "dispatcher_resolver", "=", "dispatch_decl", ";", "it_v", "=", "it_v", "->"], "ground_truth": ["next", ";"], "File": "rs6000", "Func": "rs6000_get_function_versions_dispatcher", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11499, "Length": 210, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<"], "ground_truth": ["<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11500, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "KindToken", ",", "Loc", ",", "Loc", ")", ";", "Op", "->", "Token", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Token", ".", "Length", "=", "Str", ".", "size"], "ground_truth": ["(", ")", ";"], "File": "RISCVAsmParser (2)1", "Func": "createToken", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11501, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i"], "ground_truth": ["]", ",", "i", ")", "||", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ",", "i", ")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)2", "Func": "isMOVSLDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11502, "Length": 82, "Cover_Rate": 0.7008547008547008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeUImm6Lsl2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Value", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "MipsDisassembler27", "Func": "DecodeUImm6Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11503, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSEInReg", "(", ")", "const", "{", "return"], "ground_truth": ["HasSEInReg", ";", "}"], "File": "MipsSubtarget20", "Func": "hasSEInReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11504, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "UseCmp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "MVETailPredUtils2", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11505, "Length": 124, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "check_mduc_usage", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "FOR_BB_INSNS", "(", "bb"], "ground_truth": [",", "insn", ")", "{"], "File": "rl78", "Func": "check_mduc_usage", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11506, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mem", "->", "getMemoryVT", "(", ")", ".", "isInteger", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "mem", "->", "getMemoryVT", "(", ")", ".", "isSimple", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "else", "{", "want_align", "=", "mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "want_align", "/=", "<NUM_LIT>", ";", "if", "(", "align", "<", "want_align", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "addr", ")", ";", "assert", "(", "FIN", ")", ";", "base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "offs", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "TMS320C64XSelector", "Func": "select_idxaddr", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11507, "Length": 123, "Cover_Rate": 0.45555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "<STR_LIT>", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "<NUM_LIT>"], "ground_truth": [",", "<STR_LIT>", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11508, "Length": 39, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasZeroMoveFusion", "(", ")", "const", "{", "return", "HasZeroMoveFusion"], "ground_truth": [";"], "File": "PPCSubtarget24", "Func": "hasZeroMoveFusion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11509, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getSrcValue", "(", ")", ",", "Ld", "->", "getSrcValueOffset", "(", ")", "+", "<NUM_LIT>", ",", "Ld", "->", "isVolatile", "("], "ground_truth": [")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "NewAlign", ")", ";"], "File": "ARMISelLowering54", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11510, "Length": 80, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasGOT", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "VEFrameLowering2", "Func": "hasGOT", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11511, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "==", "ELF", "::", "R_MIPS16_HI16", ")", "return", "ELF", "::", "R_MIPS16_LO16", ";", "if", "(", "Reloc", ".", "Symbol", "->", "getBinding", "(", ")", "!=", "ELF", "::", "STB_LOCAL", ")", "return", "ELF", "::", "R_MIPS_NONE", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS_GOT16", ")", "return", "ELF", "::", "R_MIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MICROMIPS_GOT16", ")", "return", "ELF", "::", "R_MICROMIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS16_GOT16", ")", "return", "ELF", "::", "R_MIPS16_LO16", ";", "return", "ELF", "::", "R_MIPS_NONE"], "ground_truth": [";"], "File": "MipsELFObjectWriter10", "Func": "getMatchingLoType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11512, "Length": 76, "Cover_Rate": 0.608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "<ISA_LIT>SPMark", "::", "getCallTarget", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Function", "*", "Target", "=", "NULL", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "Target", "=", "dyn_cast", "<", "Function", ">", "(", "MO", "."], "ground_truth": ["getGlobal", "(", ")", ")", ";"], "File": "PatmosSPMark1", "Func": "getCallTarget", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11513, "Length": 56, "Cover_Rate": 0.48695652173913045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "switch", "(", "static_cast", "<", "unsigned", ">", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_ADDR32", ";", "}", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_SECREL", ";", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_BRANCH20T", ";", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_BRANCH24T", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_BLX23T", ";", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_MOV32T", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMWinCOFFObjectWriter15", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11514, "Length": 135, "Cover_Rate": 0.7417582417582418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")"], "ground_truth": ["_mm_setzero_si128", "(", "void", ")", "{"], "File": "emmintrin4", "Func": "_mm_setzero_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11515, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildSignatureCall", "(", "<STR_LIT>", ","], "ground_truth": ["BB", ",", "F", ")", ";"], "File": "AVRInstrumentFunctions", "Func": "BuildEndSignature", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11516, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "{", "fusion", "=", "SCHED_FUSION_LD_ZERO_EXTEND", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "REG_P", "(", "dest", ")", ")", "extract_base_offset_in_addr", "(", "src", ",", "base", ",", "offset", ")", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "(", "REG_P", "(", "src", ")", "||", "src", "==", "const0_rtx", ")", ")", "{", "fusion", "=", "SCHED_FUSION_ST", ";", "extract_base_offset_in_addr", "(", "dest", ",", "base", ",", "offset", ")", ";", "}", "else", "return", "SCHED_FUSION_NONE", ";", "if", "(", "*", "base", "==", "NULL_RTX", "||", "*", "offset", "==", "NULL_RTX", ")", "fusion"], "ground_truth": ["=", "SCHED_FUSION_NONE", ";"], "File": "aarch64", "Func": "fusion_load_store", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11517, "Length": 152, "Cover_Rate": 0.5823754789272031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getMemOff", "(", ")"], "ground_truth": ["const", "{"], "File": "FISCAsmParser", "Func": "getMemOff", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11518, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fma_forest", "::", "~", "fma_forest", "(", ")", "{", "delete", "this"], "ground_truth": ["->", "m_roots", ";"], "File": "cortex-a57-fma-steering", "Func": "~fma_forest", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11519, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Carry", "=", "(", "Value", "&", "<NUM_LIT>", ")", ";", "Value", "=", "(", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "+", "Carry", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Value"], "ground_truth": ["=", "Value", "&", "<NUM_LIT>", ";"], "File": "ARMFrameLowering (2)1", "Func": "alignToARMConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11520, "Length": 35, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Is<ISA_LIT>64", "?", "<NUM_LIT>"], "ground_truth": [":", "<NUM_LIT>", ";"], "File": "PPCSubtarget12", "Func": "descriptorEnvironmentPointerOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11521, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getUnconditionalBrDisp", "(", "int", "Opc", ")", "{", "unsigned", "Bits", ",", "Scale", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "CSKYConstantIslandPass1", "Func": "getUnconditionalBrDisp", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11522, "Length": 35, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MFI", "->", "begin", "(", ")", ";", "I"], "ground_truth": ["!=", "MFI", "->", "end", "(", ")", ";", "++", "I", ")", "{"], "File": "X86FixupLEAs11", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11523, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";", "b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";", "c", "=", "(", "__v2df", ")", "vec_cmplt", "(", "a", ","], "ground_truth": ["b", ")", ";"], "File": "emmintrin", "Func": "_mm_cmplt_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11524, "Length": 39, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRAS", "(", ")", "const", "{", "return"], "ground_truth": ["HasRAS", ";"], "File": "ARMSubtarget (2)", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11525, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>2Ops", "(", ")", "const", "{", "return", "<ISA_LIT>ArchVersion", ">="], "ground_truth": ["<ISA_LIT>2", ";"], "File": "MipsSubtarget56", "Func": "hasMips2Ops", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11526, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "const", "char", "*", "BaseName", ";", "if", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "{", "BaseName", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "OperandFlags", "=", "<STR_LIT>", ";", "}", "else", "{", "BaseName", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "OperandFlags", "=", "<STR_LIT>", ";", "}", "SDValue", "BaseAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetExternalSymbol"], "ground_truth": ["(", "BaseName", ",", "PtrVT", ")", ")", ";"], "File": "WebAssemblyISelLowering34", "Func": "LowerGlobalAddress", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11527, "Length": 112, "Cover_Rate": 0.3446153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulq_lane_s32", "(", "int32x4_t", "__a", ",", "int32x2_t", "__b", ",", "const", "int", "__lane", ")", "{", "return", "__a", "*", "__aarch64_vget_lane_any", "(", "__b"], "ground_truth": [",", "__lane", ")", ";"], "File": "arm", "Func": "neon2_vmulq_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11528, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "int32x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11529, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "BundleStart", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ClearMask", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>"], "ground_truth": [")", ".", "addReg", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "MipsSEInstrInfo30", "Func": "expandCCallPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11530, "Length": 60, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SignMask2x64", "(", "SDValue", "A", ")", "{", "assert", "(", "A", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "A", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")"], "ground_truth": ["A", "=", "BITCAST", "(", "A", ",", "<STR_LIT>", ")", ";"], "File": "X86ParabixISelLowering", "Func": "SignMask2x64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11531, "Length": 43, "Cover_Rate": 0.5119047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>LoadStoreOptimizer", "::", "mergeBufferStorePair", "(", "CombineInfo", "&", "CI", ",", "CombineInfo", "&", "Paired", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", "."], "ground_truth": ["InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11532, "Length": 429, "Cover_Rate": 0.93058568329718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "UseAddressTopByteIgnored", ")", "return", "false", ";", "if", "(", "TargetTriple", ".", "isiOS", "(", ")", ")", "{", "unsigned", "Major", ",", "Minor", ",", "Micro", ";", "TargetTriple", ".", "getiOSVersion", "(", "Major", ",", "Minor", ",", "Micro", ")", ";", "return", "Major", ">=", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "AArch64Subtarget (2)1", "Func": "supportsAddressTopByteIgnored", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11533, "Length": 44, "Cover_Rate": 0.8301886792452831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "<ISA_LIT>16SPAliasReg", "=", "<ISA_LIT>FI", "->", "get<ISA_LIT>16SPAliasReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get"], "ground_truth": ["(", "<STR_LIT>", ")", ",", "<ISA_LIT>16SPAliasReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "Mips16ISelDAGToDAG30", "Func": "initMips16SPAliasReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11534, "Length": 90, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hadError", "("], "ground_truth": [")", "{"], "File": "X86AsmParser (2)", "Func": "hadError", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11535, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>WholeQuadMode", "::", "lowerCopyInstrs", "(", ")", "{", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToMovInstrs", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "const", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "regClass", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "}", "else", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "SIWholeQuadMode20", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11536, "Length": 176, "Cover_Rate": 0.7242798353909465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "*", "cum", "+=", "(", "mode", "!=", "BLKmode", "?", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "&", "~"], "ground_truth": ["<NUM_LIT>", ":", "(", "int_size_in_bytes", "(", "type", ")", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ";"], "File": "m68k4", "Func": "m68k_function_arg_advance", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11537, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "base_addr", ",", "ix86_memtag_untagged_pointer", "(", "base", ",", "NULL_RTX", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "base_tag", ",", "gen_int_mode", "(", "tag_offset", ",", "QImode", ")", ")", ")", ";", "emit_move_insn", "(", "new_tag", ",", "base_tag", ")", ";", "emit_insn", "(", "gen_andqi3", "(", "new_tag", ",", "new_tag", ",", "gen_int_mode", "(", "and_imm", ",", "QImode", ")", ")", ")", ";", "emit_move_insn", "(", "tagged_addr", ",", "ix86_memtag_set_tag", "(", "base_addr", ",", "new_tag", ",", "NULL_RTX", ")", ")", ";", "return", "plus_constant", "(", "Pmode", ","], "ground_truth": ["tagged_addr", ",", "offset", ")", ";"], "File": "i3861", "Func": "ix86_memtag_add_tag", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11538, "Length": 75, "Cover_Rate": 0.5136986301369864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_pwrite_stream", "&", ",", "bool", "=", "true", ")", "override", "{", "return", "true"], "ground_truth": [";"], "File": "NVPTXTargetMachine15", "Func": "addPassesToEmitMC", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11539, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "w", "=", "OutC", ".", "width", "(", ")", ";", "i", "<", "w", ";", "++", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "OutC", "[", "i", "]", ";", "if", "(", "V", ".", "Type", "!=", "BitTracker", "::", "BitValue", "::", "Ref", ")"], "ground_truth": ["continue", ";"], "File": "HexagonBitSimplify (2)", "Func": "isShuffleOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11540, "Length": 49, "Cover_Rate": 0.4260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerSymbolOperand", "(", "MI", ",", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "return", "LowerSymbolOperand", "(", "MI", ",", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "return", "LowerSymbolOperand", "(", "MI", ",", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress"], "ground_truth": [":"], "File": "VEMCInstLower7", "Func": "LowerOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11541, "Length": 78, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uws", ".", "next", "=", "ptr", "+", "<NUM_LIT>", ";", "uws", ".", "bytes_left", "=", "<NUM_LIT>", ";", "uws", ".", "words_left", "=", "(", "(", "*", "ptr", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "__gnu_unwind_execute", "(", "context", ",", "&"], "ground_truth": ["uws", ")", ";"], "File": "pr-support", "Func": "__gnu_unwind_frame", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11542, "Length": 38, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_SReg_256", "(", "unsigned", "Val", ")", "const", "{", "return", "createSRegOperand", "(", "<STR_LIT>"], "ground_truth": [",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11543, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "s", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "s", "[", "<NUM_LIT>", "]", "="], "ground_truth": ["s", ";"], "File": "si2vmx", "Func": "si_from_short", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11544, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRES", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRE", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", ")", "{", "if", "(", "RefinementSteps", "==", "ReciprocalEstimate", "::", "Unspecified", ")", "RefinementSteps", "=", "getEstimateRefinementSteps", "(", "VT", ",", "Subtarget", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "PPCISelLowering100", "Func": "getRecipEstimate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11545, "Length": 121, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "return", "MIB"], "ground_truth": [";"], "File": "X86FixupBWInsts1", "Func": "tryReplaceLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11546, "Length": 46, "Cover_Rate": 0.4144144144144144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Super", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")"], "ground_truth": ["return", "Super", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11547, "Length": 53, "Cover_Rate": 0.4380165289256198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11548, "Length": 54, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "else", "FPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "if", "(", "RI", ".", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ")", ")", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getRARegister", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printHex32", "(", "CPUBitmask", ",", "O", ")", ";", "O", "<<", "','", "<<", "<ISA_LIT>FI", "->", "getCPUTopSavedRegOff"], "ground_truth": ["(", ")", "<<", "'\\n'", ";"], "File": "MipsAsmPrinter19", "Func": "printSavedRegsBitmask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11549, "Length": 126, "Cover_Rate": 0.504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "SPIRVSubtarget", "Func": "getTargetLowering", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11550, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{"], "ground_truth": ["return", "AMDGPU", "::", "NumTargetFixupKinds", ";", "}"], "File": "AMDGPUAsmBackend1", "Func": "getNumFixupKinds", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11551, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "Subtarget", "->", "has<ISA_LIT>Ops", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter94", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11552, "Length": 339, "Cover_Rate": 0.5707070707070707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DECL_STATIC_CHAIN", "(", "decl", ")", "||", "cfun", "->", "machine", "->", "has_chain", ")", "write_arg_type", "(", "s", ",", "STATIC_CHAIN_REGNUM", ",", "DECL_STATIC_CHAIN", "(", "decl", ")", "?", "argno", ":", "-", "<NUM_LIT>", ",", "ptr_type_node", ",", "true", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "s", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "!", "crtl", "->", "is_leaf", ")", "crtl", "->", "is_leaf", "=", "leaf_function_p", "(", ")", ";", "HOST_WIDE_INT", "sz", "=", "get_frame_size", "(", ")", ";", "bool", "need_frameptr", "=", "sz", "||", "cfun", "->", "machine", "->", "has_chain", ";", "int", "alignment", "=", "crtl", "->", "stack_alignment_needed", "/", "BITS_PER_UNIT", ";", "if", "(", "!", "TARGET_SOFT_STACK", ")", "{", "if", "(", "cfun", "->", "machine", "->", "has_varadic", ")", "init_frame", "(", "file", ",", "STACK_POINTER_REGNUM", ",", "UNITS_PER_WORD", ",", "crtl", "->", "outgoing_args_size", ")", ";", "if", "(", "need_frameptr", ")", "init_frame", "(", "file", ",", "FRAME_POINTER_REGNUM", ",", "alignment", ",", "ROUND_UP", "(", "sz", ",", "GET_MODE_SIZE", "(", "DImode", ")", ")", ")", ";", "}", "else", "if", "(", "need_frameptr", "||", "cfun", "->", "machine", "->", "has_varadic", "||", "cfun", "->", "calls_alloca", "||", "(", "cfun", "->", "machine", "->", "has_simtreg", "&&", "!", "crtl", "->", "is_leaf", ")", ")", "init_softstack_frame", "(", "file", ",", "alignment", ",", "sz", ")", ";", "if", "(", "cfun", "->", "machine", "->", "has_simtreg", ")", "{", "unsigned", "HOST_WIDE_INT", "&", "simtsz", "=", "cfun", "->", "machine", "->", "simt_stack_size", ";", "unsigned", "HOST_WIDE_INT", "&", "align", "=", "cfun", "->", "machine", "->", "simt_stack_align", ";", "align", "=", "MAX", "(", "align", ",", "GET_MODE_SIZE", "(", "DImode", ")", ")", ";", "if", "(", "!", "crtl", "->", "is_leaf", "||", "cfun", "->", "calls_alloca", ")", "simtsz", "=", "HOST_WIDE_INT_M1U", ";", "if", "(", "simtsz", "==", "HOST_WIDE_INT_M1U", ")", "simtsz", "=", "nvptx_softstack_size", ";", "if", "(", "cfun", "->", "machine", "->", "has_softstack", ")", "simtsz", "+=", "POINTER_SIZE", "/", "<NUM_LIT>", ";", "simtsz", "=", "ROUND_UP", "(", "simtsz", ",", "GET_MODE_SIZE", "(", "DImode", ")", ")", ";", "if", "(", "align", ">", "GET_MODE_SIZE", "(", "DImode", ")", ")", "simtsz", "+=", "align", "-", "GET_MODE_SIZE", "(", "DImode", ")", ";", "if", "(", "simtsz", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "simtsz", ")", ";", "}", "int", "maxregs", "=", "max_reg_num", "(", ")", ";", "for", "(", "int", "i", "=", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ";", "i", "<", "maxregs", ";", "i", "++", ")", "{", "if", "(", "regno_reg_rtx", "[", "i", "]", "!=", "const0_rtx", ")", "{", "machine_mode", "mode", "=", "PSEUDO_REGNO_MODE", "(", "i", ")", ";", "machine_mode", "split", "=", "maybe_split_mode", "(", "mode", ")", ";", "if", "(", "split", "!=", "VOIDmode", ")", "mode", "="], "ground_truth": ["split", ";"], "File": "nvptx4", "Func": "nvptx_declare_function_name", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 11553, "Length": 369, "Cover_Rate": 0.49463806970509383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm256_maskz_broadcastss_ps", "(", "__mmask8", "__M", ",", "__m128", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_broadcastss_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11554, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "pa_compute_frame_size", "(", "poly_int64", "size", ",", "int", "*", "fregs_live", ")", "{", "int", "freg_saved", "=", "<NUM_LIT>", ";", "int", "i", ",", "j", ";", "size", "=", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "~", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", ";", "if", "(", "size", "||", "frame_pointer_needed", ")", "size", "+=", "pa_starting_frame_offset", "(", ")", ";", "if", "(", "DO_FRAME_NOTES", "&&", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "EH_RETURN_DATA_REGNO", "(", "i", ")", "!=", "INVALID_REGNUM", ";", "++", "i", ")", "continue", ";", "size", "+=", "i", "*", "UNITS_PER_WORD", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ",", "j", "=", "frame_pointer_needed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "i", ">=", "j", ";", "i", "--", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", ")", "size", "+=", "UNITS_PER_WORD", ";", "for", "(", "i", "=", "FP_SAVED_REG_LAST", ";", "i", ">=", "FP_SAVED_REG_FIRST", ";", "i", "-=", "FP_REG_STEP", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "||", "(", "!", "TARGET_64BIT", "&&", "df_regs_ever_live_p", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "{", "freg_saved", "=", "<NUM_LIT>", ";", "size", "+=", "<NUM_LIT>", ";", "}", "if", "(", "freg_saved", ")"], "ground_truth": ["{"], "File": "pa", "Func": "pa_compute_frame_size", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11555, "Length": 168, "Cover_Rate": 0.7148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmple_epi16_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_cmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi"], "ground_truth": [")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_cmple_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11556, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru"], "ground_truth": [")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11557, "Length": 91, "Cover_Rate": 0.3137931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", "==", "<STR_LIT>", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "else", "FPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "if", "(", "RI", ".", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getRARegister", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printHex32", "(", "CPUBitmask", ","], "ground_truth": ["O", ")", ";"], "File": "MipsAsmPrinter6", "Func": "printSavedRegsBitmask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11558, "Length": 113, "Cover_Rate": 0.4538152610441767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParentException", "="], "ground_truth": ["WE", ";"], "File": "WebAssemblyExceptionInfo", "Func": "setParentException", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11559, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "AAPTargetMachine", "Func": "addInstSelector", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11560, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_shorten_memrefs", "(", "gcc", "::", "context", "*", "ctxt", ")", "{", "return", "new", "pass_shorten_memrefs", "(", "ctxt"], "ground_truth": [")", ";"], "File": "riscv-shorten-memrefs", "Func": "make_pass_shorten_memrefs", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11561, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhcaddq_rot270_m_sv8hi", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vhcaddq_rot270_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11562, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValid", "(", ")", "const", "{", "return", "Valid"], "ground_truth": [";"], "File": "HexagonShuffler", "Func": "isValid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11563, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "CondBranches", ";", "return", "AnalyzeBranchImpl", "(", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ","], "ground_truth": ["CondBranches", ",", "AllowModify", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "AnalyzeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11564, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpNo", ">=", "array_lengthof", "(", "InputUsed", ")", ")", "{", "UseBuildVector", "=", "true", ";", "break", ";", "}", "Mask", ".", "push_back", "(", "Idx", "+", "OpNo", "*", "NumLaneElems", ")", ";", "}", "if", "(", "UseBuildVector", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SVOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElems", ";", "++", "i", ")", "{", "int", "Idx", "=", "SVOp", "->", "getMaskElt", "(", "i", "+", "LaneStart", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "{", "SVOps", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "continue", ";", "}", "int", "Input", "=", "Idx", "/", "NumElems", ";", "Idx", "-=", "Input", "*", "NumElems", ";", "SVOps", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "SVOp", "->", "getOperand", "(", "Input", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "Idx", ")", ")", ")", ";", "}", "Output", "[", "l", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "&", "SVOps", "[", "<NUM_LIT>", "]", ",", "SVOps", ".", "size", "(", ")", ")", ";", "}", "else", "if", "(", "InputUsed", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "Output", "[", "l", "]", "=", "DAG", ".", "getUNDEF", "(", "NVT", ")", ";", "}", "else", "{", "SDValue", "Op0", "=", "Extract128BitVector", "(", "SVOp", "->", "getOperand", "(", "InputUsed", "[", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ")", ",", "(", "InputUsed", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "*", "NumLaneElems", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Op1", "=", "(", "InputUsed", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "?", "DAG", ".", "getUNDEF", "(", "NVT", ")", ":", "Extract128BitVector", "(", "SVOp", "->", "getOperand", "(", "InputUsed", "[", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ")", ",", "(", "InputUsed", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "*", "NumLaneElems", ",", "DAG"], "ground_truth": [",", "dl", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLE_256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11565, "Length": 272, "Cover_Rate": 0.46495726495726497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":"], "ground_truth": ["StackPtr", ";"], "File": "X86RegisterInfo2", "Func": "getFrameRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11566, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "if", "(", "SDValue", "V", "=", "combineExtSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineToExtendVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineToExtendBoolVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "PromoteMaskArithmetic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "NewAdd", "=", "promoteExtBeforeAdd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "NewAdd", ";", "if", "(", "SDValue", "R", "=", "combineOrCmpEqZeroToCtlzSrl", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering14", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11567, "Length": 363, "Cover_Rate": 0.6493738819320215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "("], "ground_truth": ["OSABI", ")", ";"], "File": "MINA32ELFObjectWriter", "Func": "createMINA32ELFObjectWriter", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11568, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBB", ".", "erase", "(", "Prev", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer45", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11569, "Length": 81, "Cover_Rate": 0.44505494505494503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TSFlags", "&"], "ground_truth": ["<STR_LIT>", ")", "==", "Pseudo", ";"], "File": "X86BaseInfo2", "Func": "isPseudo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11570, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmlahq_laneq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ",", "const", "int", "__d", ")", "{", "return", "__builtin_aarch64_sqrdmlah_laneqv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__d"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vqrdmlahq_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11571, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64ISelLowering116", "Func": "getTargetNodeName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11572, "Length": 384, "Cover_Rate": 0.3801980198019802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO"], "ground_truth": [",", "MCOperand", "&", "MCOp", ")", "const", "{"], "File": "RV16KAsmPrinter", "Func": "lowerOperand", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11573, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_broadcastsd_pd", "(", "__mmask8", "__M", ",", "__m128d", "__A", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_broadcastsd512", "(", "(", "__v2df", ")", "__A", ",", "("], "ground_truth": ["__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_broadcastsd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11574, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "unspec_fcmla", "(", "int", "rot", ")", "{", "switch", "(", "rot", ")", "{", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "UNSPEC_FCMLA", ";"], "File": "aarch64-sve-builtins-base", "Func": "unspec_fcmla", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11575, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Is128Bit", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+"], "ground_truth": ["<NUM_LIT>", "+", "NumVecs", ")", ";"], "File": "ARM64ISelDAGToDAG", "Func": "SelectStore", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11576, "Length": 53, "Cover_Rate": 0.33544303797468356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "get_aligned_mem", "(", "rtx", "ref", ",", "rtx", "*", "paligned_mem", ",", "rtx", "*", "pbitnum", ")", "{", "rtx", "base", ";", "HOST_WIDE_INT", "disp", ",", "offset", ";", "gcc_assert", "(", "GET_CODE", "(", "ref", ")", "==", "MEM", ")", ";", "if", "(", "reload_in_progress", "&&", "!", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ")", "{", "base", "=", "find_replacement", "(", "&", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "memory_address_p", "(", "GET_MODE", "(", "ref", ")", ",", "base", ")", ")", ";", "}", "else", "base", "=", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "else", "disp", "=", "<NUM_LIT>", ";", "if", "(", "MEM_ALIGN", "(", "ref", ")", ">=", "<NUM_LIT>", ")", "offset", "=", "<NUM_LIT>", ";", "else", "offset", "=", "disp", "&", "<NUM_LIT>", ";", "*", "paligned_mem", "=", "widen_memory_access", "(", "ref", ","], "ground_truth": ["SImode", ",", "-", "offset", ")", ";"], "File": "alpha3", "Func": "get_aligned_mem", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11577, "Length": 159, "Cover_Rate": 0.8153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Ignored", ";", "unsigned", "NumHex", ";", "APFloat", "APF", "=", "getAPFloat", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_HALF_PREC_FLOAT", ":", "OS", "<<", "<STR_LIT>", ";", "NumHex", "=", "<NUM_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Ignored", ")", ";", "break", ";", "case", "VK_<ISA_LIT>_SINGLE_PREC_FLOAT", ":", "OS", "<<", "<STR_LIT>", ";", "NumHex", "=", "<NUM_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Ignored", ")", ";", "break", ";", "case", "VK_<ISA_LIT>_DOUBLE_PREC_FLOAT", ":", "OS", "<<", "<STR_LIT>", ";", "NumHex", "=", "<NUM_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Ignored", ")", ";", "break", ";", "}", "APInt", "API", "=", "APF", ".", "bitcastToAPInt", "(", ")", ";", "std", "::", "string", "HexStr", "(", "utohexstr", "(", "API", ".", "getZExtValue", "(", ")", ")", ")", ";", "if", "(", "HexStr", ".", "length", "(", ")", "<", "NumHex", ")", "OS", "<<", "std", "::", "string", "(", "NumHex", "-", "HexStr", ".", "length", "(", ")", ",", "'0'", ")", ";", "OS", "<<", "utohexstr", "(", "API", "."], "ground_truth": ["getZExtValue", "(", ")", ")", ";"], "File": "NVPTXMCExpr9", "Func": "printImpl", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11578, "Length": 181, "Cover_Rate": 0.9141414141414141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "*", "template", ";", "template", "++", ")", "if", "(", "*", "template", "==", "'\\n'", ")", "count", "++", ";", "return"], "ground_truth": ["count", ";"], "File": "h83003", "Func": "h8300_asm_insn_count", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11579, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst"], "ground_truth": [";"], "File": "XtensaAsmPrinter", "Func": "EmitInstruction", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11580, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isExtendable", "(", "MCII", ",", "MCI", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "isExtended", "(", "MCII", ",", "MCI", ")", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isExtentSigned", "(", "MCII", ",", "MCI", ")", ")", "return", "-", "(", "<NUM_LIT>", "<<", "(", "<ISA_LIT>MCInstrInfo", "::", "getExtentBits", "(", "MCII", ",", "MCI", ")", "-", "<NUM_LIT>", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "HexagonMCInstrInfo (2)1", "Func": "getMinValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11581, "Length": 54, "Cover_Rate": 0.7605633802816901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "print<ISA_LIT>P2AlignOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned"], "ground_truth": ["OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "File": "WebAssemblyInstPrinter", "Func": "printWebAssemblyP2AlignOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11582, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "||", "!", "Subtarget", "->", "hasExtractInsert", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShiftRight", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShiftRightOpc", "=", "ShiftRight", ".", "getOpcode", "(", ")", ";", "if", "(", "ShiftRightOpc", "!=", "<STR_LIT>", "&&", "ShiftRightOpc", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "CN", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftRight", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "Pos", "=", "CN", "->", "getZExtValue", "(", ")", ";", "uint64_t", "SMPos", ",", "SMSize", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "||", "!", "isShiftedMask", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos", ",", "SMSize", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SMPos", "!=", "<NUM_LIT>", "||", "Pos", "+", "SMSize", ">", "ValTy", "."], "ground_truth": ["getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "performANDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11583, "Length": 171, "Cover_Rate": 0.6951219512195121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "current_frame_info", ".", "save_lr", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "frame_size", "=", "(", "current_frame_info", ".", "total_size", "-", "(", "current_frame_info", ".", "pretend_size", "+", "current_frame_info", ".", "reg_size", ")", ")", ";", "if", "(", "frame_size", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "frame_size", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "frame_size", ")", ")", ")", ";", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROLOGUE_TMP_REGNUM", ")", ";", "emit_insn", "(", "gen_movsi", "(", "tmp", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_insn", "(", "gen_movsi", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "crtl", "->", "profile", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "if", "(", "pic_reg_used", ")", "{", "m32r_load_pic_register", "(", ")"], "ground_truth": [";"], "File": "m32r", "Func": "m32r_expand_prologue", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11584, "Length": 152, "Cover_Rate": 0.4257703081232493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MakeLibCallOptions", "CallOptions"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerFP_ROUND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11585, "Length": 43, "Cover_Rate": 0.41346153846153844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx1", ")", ".", "getReg", "(", ")", ")", "||", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx2", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1"], "ground_truth": [",", "OpIdx2", ")", ";"], "File": "WebAssemblyInstrInfo1", "Func": "commuteInstructionImpl", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11586, "Length": 51, "Cover_Rate": 0.5368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "<STR_LIT>", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C"], "ground_truth": ["->", "getAPIntValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "skipExtensionForVectorMULL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11587, "Length": 95, "Cover_Rate": 0.39748953974895396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LaneWidth", "=", "getVectorTyFromPredicateVector", "(", "VecVT", ")", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Conv", ",", "DAG", ".", "getConstant", "(", "Lane", "*", "LaneWidth", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "Shift"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11588, "Length": 46, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&"], "ground_truth": ["Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{"], "File": "Z80ELFObjectWriter", "Func": "getRelocType", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11589, "Length": 24, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "first_reg", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "rtx", "address", ";", "int", "regno", ";", "for", "(", "regno", "=", "first_reg", ";", "regno", "<", "SPARC_INT_ARG_MAX", ";", "regno", "++", ")", "emit_move_insn", "(", "gen_rtx_MEM", "(", "word_mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer_rtx", ",", "GEN_INT", "(", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", "+", "(", "UNITS_PER_WORD", "*", "regno", ")", ")", ")", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "SPARC_INCOMING_INT_ARG_FIRST", "+", "regno", ")", ")", ";", "address", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer_rtx", ",", "GEN_INT", "(", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", "+", "UNITS_PER_WORD", "*", "first_reg", ")", ")", ";", "return"], "ground_truth": ["address", ";"], "File": "sparc", "Func": "sparc_builtin_saveregs", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11590, "Length": 92, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDoneAddArg", "(", "void", ")", "{", "return", "_isDoneAddArg"], "ground_truth": [";"], "File": "PTXMachineFunctionInfo1", "Func": "isDoneAddArg", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11591, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "getLoopAnalysisUsage", "(", "AU", ")"], "ground_truth": [";"], "File": "JVMIRDecorator", "Func": "getAnalysisUsage", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11592, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regs", "=", "MT_NUM_ARG_REGS", "-", "*", "cum", ";", "*", "pretend_size", "=", "regs", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "GET_MODE_SIZE", "(", "SImode", ")", "*", "regs", ";", "if", "(", "no_rtl", ")", "return", ";", "for", "(", "regno", "=", "*", "cum", ";", "regno", "<", "MT_NUM_ARG_REGS", ";", "regno", "++", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "FIRST_ARG_REGNUM", "+"], "ground_truth": ["regno", ")", ";"], "File": "mt", "Func": "mt_setup_incoming_varargs", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11593, "Length": 57, "Cover_Rate": 0.47107438016528924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmVal", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "==", "ImmVal", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "(", "ImmVal", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "==", "ImmVal", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "==", "ImmVal", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectSVEAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11594, "Length": 207, "Cover_Rate": 0.6550632911392406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "mayBeCurLoad", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "&", "HST", "=", "MI", ".", "getParent", "(", ")", "->", "getParent"], "ground_truth": ["(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "HexagonInstrInfo10", "Func": "mayBeCurLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11595, "Length": 33, "Cover_Rate": 0.4925373134328358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FrameLowering", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "SICSubtarget", "Func": "getFrameLowering", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11596, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Victim", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "ShiftAmount", "=", "ShiftAmount", "%", "VT", ".", "getSizeInBits", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "ShiftAmount", "=", "ShiftAmount", "%", "VT", ".", "getSizeInBits", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc8", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "ShiftAmount", "&&", "ShiftAmount", "<", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "ShiftAmount", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<NUM_LIT>", "<=", "ShiftAmount", "&&", "ShiftAmount", "<", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "ShiftAmount", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmount", "==", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "ShiftAmount", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmount", "==", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "ShiftAmount", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ShiftAmount", "==", "<NUM_LIT>", ")", "{", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Victim", ")", ";", "ShiftAmount", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "<NUM_LIT>", "<=", "ShiftAmount", "&&", "ShiftAmount", "<", "<NUM_LIT>", ")", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Victim", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ","], "ground_truth": ["Victim", ")", ";"], "File": "AVRISelLowering13", "Func": "LowerShifts", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11597, "Length": 392, "Cover_Rate": 0.3666978484565014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectAddr16", "(", "SDNode", "*", "Parent", ",", "SDValue", "N", ",", "SDValue", "&"], "ground_truth": ["Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Alias", ")", "{"], "File": "MipsISelDAGToDAG (2)", "Func": "selectAddr16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11598, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "SparcISelDAGToDAG (2)", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11599, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "{", "__a", ",", "__a"], "ground_truth": ["}", ";"], "File": "arm", "Func": "neon2_vdup_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11600, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "Opc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Clamp", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N"], "ground_truth": ["->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMAD_64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11601, "Length": 81, "Cover_Rate": 0.7641509433962265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "has<ISA_LIT>32", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "SelectMsub", "(", "N", ",", "&", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "PerformSUBECombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11602, "Length": 51, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__crc_w_w_w", "(", "int", "_1", ",", "int", "_2", ")", "{", "return", "(", "int", ")", "__builtin_loongarch_crc_w_w_w", "(", "(", "int"], "ground_truth": [")", "_1", ",", "(", "int", ")", "_2", ")", ";"], "File": "larchintrin", "Func": "__crc_w_w_w", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11603, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev32q_m_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrev32q_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11604, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_aarch64_lflooruv2sfv2si"], "ground_truth": ["(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vcvtm_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11605, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Op1", ",", "SDValue", "Op2", ",", "SDValue", "Op3", ",", "unsigned", "Align", ",", "bool", "IsVolatile", ",", "MachinePointerInfo"], "ground_truth": ["DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{"], "File": "WebAssemblySelectionDAGInfo13", "Func": "EmitTargetCodeForMemmove", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11606, "Length": 40, "Cover_Rate": 0.5970149253731343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "xtensa_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info"], "ground_truth": ["&", "arg", ")", "{"], "File": "xtensa", "Func": "xtensa_function_arg", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11607, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "MaxAlign", "=", "(", "StackAlign", ">", "MaxAlign", ")", "?", "StackAlign", ":", "MaxAlign", ";", "else", "if", "(", "MaxAlign", "<", "SlotSize", ")", "MaxAlign", "=", "SlotSize", ";", "}", "return"], "ground_truth": ["MaxAlign", ";"], "File": "X86FrameLowering (2)4", "Func": "calculateMaxStackAlign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11608, "Length": 65, "Cover_Rate": 0.7303370786516854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mclass", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "REAL_TYPE", ")", "{", "gcc_assert", "(", "mode", "==", "BLKmode", ")", ";", "}", "else", "{", "gcc_assert", "(", "mode", "!=", "BLKmode", ")", ";", "mclass", "=", "MODE_FLOAT", ";", "}", "}", "switch", "(", "mclass", ")", "{", "case", "MODE_FLOAT", ":", "case", "MODE_COMPLEX_FLOAT", ":", "case", "MODE_VECTOR_INT", ":", "if", "(", "TARGET_ARCH64", "&&", "TARGET_FPU", "&&", "named", ")", "{", "if", "(", "slotno", ">=", "SPARC_FP_ARG_MAX", ")", "return", "-", "<NUM_LIT>", ";", "regno", "=", "SPARC_FP_ARG_FIRST", "+", "slotno", "*", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "regno", "++", ";", "break", ";", "}", "case", "MODE_INT", ":", "case", "MODE_COMPLEX_INT", ":", "if", "(", "slotno", ">=", "SPARC_INT_ARG_MAX", ")", "return", "-", "<NUM_LIT>", ";", "regno", "=", "regbase", "+", "slotno", ";", "break", ";", "case", "MODE_RANDOM", ":", "if", "(", "mode", "==", "VOIDmode", ")", "return", "-", "<NUM_LIT>", ";", "gcc_assert", "(", "mode", "==", "BLKmode", ")", ";", "if", "(", "TARGET_ARCH32", "||", "!", "type", "||", "(", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", ")", "{", "if", "(", "slotno", ">=", "SPARC_INT_ARG_MAX", ")", "return", "-", "<NUM_LIT>", ";", "regno", "=", "regbase", "+", "slotno", ";", "}", "else", "{", "int", "intregs_p", "=", "<NUM_LIT>", ",", "fpregs_p", "=", "<NUM_LIT>", ",", "packed_p", "=", "<NUM_LIT>", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "fpregs_p", "=", "<NUM_LIT>", ";", "else", "scan_record_type", "(", "type", ",", "&", "intregs_p", ",", "&", "fpregs_p", ",", "&", "packed_p", ")", ";", "if", "(", "packed_p", "||", "!", "named", ")", "fpregs_p", "=", "<NUM_LIT>", ","], "ground_truth": ["intregs_p", "=", "<NUM_LIT>", ";"], "File": "sparc4", "Func": "function_arg_slotno", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11609, "Length": 254, "Cover_Rate": 0.5825688073394495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer13", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11610, "Length": 44, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "LanaiBaseInfo", "Func": "getLanaiRegisterNumbering", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11611, "Length": 126, "Cover_Rate": 0.4012738853503185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostAllocationFixups", "(", ")", ":", "MachineFunctionPass", "(", "ID"], "ground_truth": [")", "{"], "File": "JVMPostAllocationFixups", "Func": "JVMPostAllocationFixups", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11612, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "__A", "[", "<NUM_LIT>", "]", "=", "__A", "[", "<NUM_LIT>", "]", "+", "__B", "[", "<NUM_LIT>", "]", ";", "return", "(", "__A"], "ground_truth": [")", ";"], "File": "emmintrin", "Func": "_mm_add_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11613, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_n_s64_f64", "(", "float64x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_fcvtzsv2df", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon4_vcvtq_n_s64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11614, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "sx", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "status", ";", "if", "(", "isLoad", ")", "{", "status", "=", "DecodeSX", "(", "MI", ",", "sx", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "status", "=", "DecodeAS", "(", "MI", ",", "insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "if", "(", "!", "isLoad", ")", "{", "status", "=", "DecodeSX", "(", "MI", ",", "sx", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "VEDisassembler", "Func": "DecodeMemAS", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11615, "Length": 105, "Cover_Rate": 0.7954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSingleSpacedVectorList", "(", ")", "&&", "VectorList", ".", "Count", "==", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", "."], "ground_truth": ["contains", "(", "VectorList", ".", "RegNum", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isVecListTwoMQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11616, "Length": 23, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "arm", "Func": "neon2_vmla_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11617, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "unsigned", "StoreLo", ",", "StoreHi", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "i", "==", "<NUM_LIT>", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "<NUM_LIT>", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "<NUM_LIT>", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "<NUM_LIT>", "?", "contBB", ":", "cont2BB", ")", ";", "}", "StoreLo", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "StoreHi", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "<STR_LIT>", ":", "<NUM_LIT>", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "<STR_LIT>", ":", "<NUM_LIT>", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";", "StoreLo", "="], "ground_truth": ["tmpRegLo", ";"], "File": "ARMISelLowering30", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11618, "Length": 466, "Cover_Rate": 0.3565416985462892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "matchAddressRecursively", "(", "SDValue", "N", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ",", "unsigned", "Depth", ")", "{", "SDLoc", "dl", "(", "N"], "ground_truth": [")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "matchAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11619, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>EABI", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")"], "ground_truth": [",", "Val", ",", "Flag", ")", ";"], "File": "Nios2ISelLowering", "Func": "LowerReturn", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11620, "Length": 172, "Cover_Rate": 0.6035087719298246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_movaps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__W"], "ground_truth": [",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_mov_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11621, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "const", "MCExpr", "*", "Expr", ",", "<ISA_LIT>MCExpr", "::", "VariantKind", "&", "Kind", ",", "int64_t", "&", "Addend", ")", "{", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "Addend", "=", "<NUM_LIT>", ";", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "RE", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", ")", "{", "Kind", "=", "RE", "->", "getKind", "(", ")", ";", "Expr", "=", "RE", "->", "getSubExpr", "(", ")", ";", "}", "if", "(", "isa", "<", "MCConstantExpr", ">", "(", "Expr", ")", "||", "isa", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "BE"], "ground_truth": [")", "return", "false", ";"], "File": "CAHPAsmParser", "Func": "classifySymbolRef", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11622, "Length": 106, "Cover_Rate": 0.45689655172413796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTransformInfo", "<ISA_LIT>TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")"], "ground_truth": ["const", "{"], "File": "XCoreTargetMachine22", "Func": "getTargetTransformInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11623, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMInstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11624, "Length": 70, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg"], "ground_truth": ["(", "MF", ")", ";"], "File": "SparcISelDAGToDAG10", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11625, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "NeonMovVT", ";", "unsigned", "Imm", "=", "<NUM_LIT>", ";", "unsigned", "OpCmode", "=", "<NUM_LIT>", ";", "if", "(", "isNeonModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VT", ".", "is128BitVector", "(", ")", ",", "Neon_Mov_Imm", ",", "NeonMovVT", ",", "Imm", ",", "OpCmode", ")", ")", "{", "SDValue", "ImmVal", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";", "SDValue", "OpCmodeVal", "=", "DAG", ".", "getConstant", "(", "OpCmode", ",", "<STR_LIT>", ")", ";", "if", "(", "ImmVal", ".", "getNode", "(", ")", "&&", "OpCmodeVal", ".", "getNode", "(", ")", ")", "{", "SDValue", "NeonMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NeonMovVT", ",", "ImmVal", ",", "OpCmodeVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NeonMov", ")", ";", "}", "}", "uint64_t", "NegatedImm", "=", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "isNeonModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VT", ".", "is128BitVector", "(", ")", ",", "Neon_Mvn_Imm", ",", "NeonMovVT", ",", "Imm", ",", "OpCmode", ")", ")", "{", "SDValue", "ImmVal", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";", "SDValue", "OpCmodeVal", "=", "DAG", ".", "getConstant", "(", "OpCmode", ",", "<STR_LIT>", ")", ";", "if", "(", "ImmVal", ".", "getNode", "(", ")", "&&", "OpCmodeVal", ".", "getNode", "(", ")", ")", "{", "SDValue", "NeonMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NeonMovVT", ",", "ImmVal", ",", "OpCmodeVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NeonMov", ")", ";", "}", "}", "if", "(", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "SplatBitSize", "==", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "SplatBitSize", "==", "<NUM_LIT>", ")", ")", "{", "APFloat", "RealVal", "(", "SplatBitSize", "==", "<NUM_LIT>", "?", "APFloat", "::", "IEEEsingle", ":", "APFloat", "::", "IEEEdouble", ",", "SplatBits", ")", ";", "uint32_t", "ImmVal", ";", "if", "(", "A64Imms", "::", "isFPImm", "(", "RealVal", ","], "ground_truth": ["ImmVal", ")", ")", "{"], "File": "AArch64ISelLowering21", "Func": "LowerBUILD_VECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11626, "Length": 350, "Cover_Rate": 0.7829977628635347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsadhz", "(", "(", "__v4hi", ")"], "ground_truth": ["__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "File": "mmintrin", "Func": "_mm_sad_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11627, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";", "if", "(", "TLOF", "->", "IsGlobalInSmallSection", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||"], "ground_truth": ["ABI", ".", "IsN64", "(", ")", ")", ";"], "File": "MipsISelLowering118", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11628, "Length": 117, "Cover_Rate": 0.4119718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "(", "void", ")", "NoBRIters", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CPUsers", ".", "size", "(", ")", ";", "I", "!="], "ground_truth": ["E", ";", "++", "I", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "I", ")", ";"], "File": "CSKYConstantIslandPass2", "Func": "runOnMachineFunction", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11629, "Length": 133, "Cover_Rate": 0.34102564102564104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_xor_si128", "(", "__m128i"], "ground_truth": ["__A", ",", "__m128i", "__B", ")", "{"], "File": "emmintrin4", "Func": "_mm_xor_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11630, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "SmallVector", "<", "RegPairInfo", ",", "<NUM_LIT>", ">", "RegPairs", ";", "bool", "NeedsWinCFI", "=", "needsWinCFI", "(", "MF", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "NeedShadowCallStackProlog", "=", "false", ";", "computeCalleeSaveRegisterPairs", "(", "MF", ",", "CSI", ",", "TRI", ",", "RegPairs", ",", "NeedShadowCallStackProlog", ",", "hasFP", "(", "MF", ")", ")", ";", "auto", "EmitMI", "=", "[", "&", "]", "(", "const", "RegPairInfo", "&", "RPI", ")", "{", "unsigned", "Reg1", "=", "RPI", ".", "Reg1", ";", "unsigned", "Reg2", "=", "RPI", ".", "Reg2", ";", "unsigned", "LdrOpc", ";", "unsigned", "Size", ",", "Align", ";", "switch", "(", "RPI", ".", "Type", ")", "{", "case", "RegPairInfo", "::", "GPR", ":", "LdrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "FPR64", ":", "LdrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "FPR128", ":", "LdrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "ZPR", ":", "LdrOpc", "=", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64FrameLowering103", "Func": "restoreCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11631, "Length": 257, "Cover_Rate": 0.3619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb", "(", ")", "&&", "!", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "<STR_LIT>", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11632, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "int64_t", "Imm", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "return", "IsConstantImm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK"], "ground_truth": ["==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isSImm6", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11633, "Length": 53, "Cover_Rate": 0.8833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "a_is_memory", "&&", "m", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "return", "true", ";", "}", "for", "(", "unsigned", "aop", "=", "<NUM_LIT>", ",", "aend", "=", "a", "->", "getNumOperands", "(", ")", ";", "aop", "<", "aend", ";", "++", "aop", ")", "{", "if", "(", "a", "->", "getOperand", "(", "aop", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "aop_reg", "=", "a", "->", "getOperand", "(", "aop", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "bop", "=", "<NUM_LIT>", ",", "bend", "=", "b", "->", "getNumOperands", "(", ")", ";", "bop", "<", "bend", ";", "++", "bop", ")", "{", "if", "(", "b", "->", "getOperand", "(", "bop", ")", ".", "isReg", "(", ")", "&&", "(", "!", "b", "->", "getOperand", "(", "bop", ")", ".", "isImplicit", "(", ")", ")", ")", "{", "unsigned", "bop_reg", "=", "b", "->", "getOperand", "(", "bop"], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "MBlazeDelaySlotFiller3", "Func": "delayHasHazard", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11634, "Length": 134, "Cover_Rate": 0.3358395989974937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachinePointerInfo", "<ISA_LIT>FunctionInfo", "::", "callPtrInfo", "(", "const", "GlobalValue", "*", "GV", ")", "{", "return", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "("], "ground_truth": [")", ".", "getGlobalValueCallEntry", "(", "GV", ")", ")", ";"], "File": "MipsMachineFunction (2)", "Func": "callPtrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11635, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallInfoStack", "CallStack", ";", "while", "(", "Call", ")", "{", "CallStack", ".", "push", "(", "std", "::", "make_pair", "(", "Call", ",", "CInfo", ")", ")", ";", "CInfo", "=", "AIChain", "[", "Call", "]", ".", "second", ";", "Call", "=", "AIChain", "[", "Call", "]", ".", "first", ";", "}", "uint32_t", "FirstIndex", "=", "<NUM_LIT>", ";", "uint32_t", "PatchImm", "=", "<NUM_LIT>", ";", "uint32_t", "InfoKind", "=", "<STR_LIT>", ";", "while", "(", "CallStack", ".", "size", "(", ")", ")", "{", "auto", "StackElem", "=", "CallStack", ".", "top", "(", ")", ";", "Call", "=", "StackElem", ".", "first", ";", "CInfo", "=", "StackElem", ".", "second", ";", "if", "(", "!", "Base", ")", "Base", "=", "CInfo", ".", "Base", ";", "DIType", "*", "PossibleTypeDef", "=", "stripQualifiers", "(", "cast", "<", "DIType", ">", "(", "CInfo", ".", "Metadata", ")", ",", "false", ")", ";", "DIType", "*", "Ty", "=", "stripQualifiers", "(", "PossibleTypeDef", ")", ";", "if", "(", "CInfo", ".", "Kind", "==", "<ISA_LIT>PreserveUnionAI", "||", "CInfo", ".", "Kind", "==", "<ISA_LIT>PreserveStructAI", ")", "{", "TypeName", "=", "std", "::", "string", "(", "PossibleTypeDef", "->", "getName", "(", ")", ")", ";", "TypeMeta", "=", "PossibleTypeDef", ";", "PatchImm", "+=", "FirstIndex", "*", "(", "Ty", "->", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ")", ";", "break", ";", "}", "assert", "(", "CInfo", ".", "Kind", "==", "<ISA_LIT>PreserveArrayAI", ")", ";", "CallStack", ".", "pop", "(", ")", ";", "uint64_t", "AccessIndex", "=", "CInfo", ".", "AccessIndex", ";", "DIType", "*", "BaseTy", "=", "nullptr", ";", "bool", "CheckElemType", "=", "false", ";", "if", "(", "const", "auto", "*", "CTy", "=", "dyn_cast", "<", "DICompositeType", ">", "(", "Ty", ")", ")", "{", "assert", "(", "CTy", "->", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_array_type", ")", ";", "FirstIndex", "+=", "AccessIndex", "*", "calcArraySize", "(", "CTy", ",", "<NUM_LIT>", ")", ";", "BaseTy", "=", "stripQualifiers", "(", "CTy", "->", "getBaseType", "(", ")", ")", ";", "CheckElemType", "=", "CTy", "->", "getElements", "(", ")", ".", "size", "(", ")", "==", "<NUM_LIT>", ";", "}", "else", "{", "auto", "*", "DTy", "=", "cast", "<", "DIDerivedType", ">", "(", "Ty", ")", ";", "assert", "(", "DTy", "->", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_pointer_type", ")", ";", "BaseTy", "=", "stripQualifiers", "(", "DTy", "->", "getBaseType", "(", ")", ")", ";", "CTy", "=", "dyn_cast", "<", "DICompositeType", ">", "(", "BaseTy", ")", ";", "if", "(", "!", "CTy", ")", "{", "CheckElemType", "=", "true", ";", "}", "else", "if", "(", "CTy", "->", "getTag", "(", ")", "!=", "dwarf", "::", "DW_TAG_array_type", ")", "{", "FirstIndex", "+=", "AccessIndex", ";", "CheckElemType", "=", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "BPFAbstractMemberAccess1", "Func": "computeBaseAndAccessKey", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11636, "Length": 357, "Cover_Rate": 0.473474801061008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "DECL_FUNCTION_VERSIONED", "(", "decl", ")", ")", "id", "=", "ix86_mangle_function_version_assembler_name", "("], "ground_truth": ["decl", ",", "id", ")", ";"], "File": "i3864", "Func": "ix86_mangle_decl_assembler_name", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11637, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "RegInfo", "->", "hasStackRealignment", "(", "*", "MF", ")", ")", "return", "true", ";", "return", "findScratchNonCalleeSaveRegister", "(", "TmpMBB", ")"], "ground_truth": ["!=", "<STR_LIT>", ";"], "File": "AArch64FrameLowering (2)1", "Func": "canUseAsPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11638, "Length": 84, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "rvexAsmPrinter", "Func": "PrintDebugValueComment", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11639, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>ArchVersion", "(", ")", "==", "<STR_LIT>", "::", "V68"], "ground_truth": [";"], "File": "HexagonSubtarget12", "Func": "hasV68OpsOnly", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11640, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "TID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "Entry", ".", "WideOpc", "==", "<STR_LIT>", "&&", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "MO", ".", "getImm", "(", ")", ">", "Limit", "||", "(", "MO", ".", "getImm", "(", ")", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ","], "ground_truth": ["CCDead", ")", ";"], "File": "Thumb2SizeReduction42", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11641, "Length": 387, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG"], "ground_truth": ["(", "x", ")", ";"], "File": "riscv2", "Func": "riscv_valid_base_register_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11642, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_load_epi32", "(", "__m256i", "__W"], "ground_truth": [",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_load_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11643, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmulcph512_mask_round", "(", "(", "__v32hf", ")", "__C", ",", "(", "__v32hf", ")", "__D", ","], "ground_truth": ["(", "__v32hf", ")", "__A", ",", "__B", ",", "__E", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fmul_round_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11644, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseADDR128", "(", "OperandVector", "&", "Operands"], "ground_truth": [")", "{"], "File": "SystemZAsmParser (2)", "Func": "parseADDR128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11645, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SHValues", "::", "SH_SPLAT", ":", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "unsigned", "NElts", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NElts", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NElts", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NElts", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "EltNo", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "EltNo", "=", "(", "EltNo", "+", "NElts", "/", "<NUM_LIT>", ")", "%", "NElts", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "EltNo", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "break", ";", "}", "case", "SHValues", "::", "SH_XXPERMDI", ":", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "unsigned", "Selector", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Selector", "==", "<NUM_LIT>", "||", "Selector", "==", "<NUM_LIT>", ")", "Selector", "=", "<NUM_LIT>", "-", "Selector", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Selector", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "break", ";", "}", "case", "SHValues", "::", "SH_COPYWIDEN", ":", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", "->", "getRegClass", "(", "DstReg", ")", ";", "unsigned", "NewVReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewVReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "auto", "InsertPoint", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "if", "(", "DstRC", "=="], "ground_truth": ["&", "<STR_LIT>", ")", "{"], "File": "PPCVSXSwapRemoval", "Func": "handleSpecialSwappables", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11646, "Length": 411, "Cover_Rate": 0.6565495207667732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "<NUM_LIT>", ";", "char", "loop_lab", "[", "<NUM_LIT>", "]", ";", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab", ",", "<STR_LIT>", ",", "labelno", "++", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "loop_lab", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg1", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "PROBE_INTERVAL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg2", ";", "if", "(", "TARGET_64BIT", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "xops"], "ground_truth": [")", ";"], "File": "rs60005", "Func": "output_probe_stack_range", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11647, "Length": 117, "Cover_Rate": 0.823943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCalleeSavedFrameSize", "(", ")"], "ground_truth": ["const", "{"], "File": "XNCMMachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11648, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "TM", ")", "return", "true", ";", "const", "TargetLowering", "*", "TLI", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";", "if", "(", "Function", "*", "F", "=", "CI", "->", "getCalledFunction", "(", ")", ")", "{", "unsigned", "Opcode", ";", "if", "(", "F", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "F", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "continue", ";", "!", "defined", "(", "setjmp_undefined_for_msvc", ")", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "is<ISA_LIT>_FP128Ty", "(", ")", ")", "return", "true", ";", "else", "continue", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "LibFunc", "::", "Func", "Func", ";", "if", "(", "!", "F", "->", "hasLocalLinkage", "(", ")", "&&", "F", "->", "hasName", "(", ")", "&&", "LibInfo", "&&", "LibInfo", "->", "getLibFunc", "(", "F", "->", "getName", "(", ")", ",", "Func", ")", "&&", "LibInfo", "->", "hasOptimizedCodeGen", "(", "Func", ")", ")", "{", "if", "(", "!", "CI", "->", "onlyReadsMemory", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "true", ";", "switch", "(", "Func", ")", "{", "default", ":", "return", "true", ";", "case", "LibFunc", "::", "copysign", ":", "case", "LibFunc", "::", "copysignf", ":", "continue", ";", "case", "LibFunc", "::", "copysignl", ":", "return", "true", ";", "case", "LibFunc", "::", "fabs", ":", "case", "LibFunc", "::", "fabsf", ":", "case", "LibFunc", "::", "fabsl", ":", "continue", ";", "case", "LibFunc", "::", "sqrt", ":", "case", "LibFunc", "::", "sqrtf", ":", "case", "LibFunc", "::", "sqrtl", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "LibFunc", "::", "floor", ":", "case", "LibFunc", "::", "floorf", ":", "case", "LibFunc", "::", "floorl", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "LibFunc", "::", "nearbyint", ":", "case", "LibFunc", "::", "nearbyintf", ":", "case", "LibFunc", "::", "nearbyintl", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "LibFunc", "::"], "ground_truth": ["ceil", ":"], "File": "PPCCTRLoops26", "Func": "mightUseCTR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11649, "Length": 403, "Cover_Rate": 0.3392255892255892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "info1", ".", "get_sew", "(", ")", "!=", "info2"], "ground_truth": [".", "get_sew", "(", ")", ";"], "File": "riscv-vsetvl", "Func": "different_sew_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11650, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11651, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", "{", "Micro<ISA_LIT>Enabled", "="], "ground_truth": ["false", ";"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetNoMicroMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11652, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "<STR_LIT>", ",", "DL", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadLDSDecl", ")", ";", "SDValue", "Trap", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ")", ";", "SDValue", "OutputChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Trap", ","], "ground_truth": ["DAG", ".", "getRoot", "(", ")", ")", ";"], "File": "AMDGPUISelLowering121", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11653, "Length": 100, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11654, "Length": 250, "Cover_Rate": 0.8833922261484098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "Begin", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "::", "iterator", "AfterMI", "=", "MI", ";", "++", "AfterMI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "AfterMI", ";", "I", "++", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "BodyBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "BodyBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "BodyBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "End", ",", "MBB", "."], "ground_truth": ["end", "(", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11655, "Length": 269, "Cover_Rate": 0.477797513321492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_lane_u64", "(", "uint64x1_t", "__a", ",", "const", "int"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vdupq_lane_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11656, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>32Target"], "ground_truth": ["(", ")", "{"], "File": "PowerPCTargetInfo10", "Func": "getThePPC32Target", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11657, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "VALUWriteAccVgprReadLdStDepVALUWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "int", "WaitStatesNeededForUse", "=", "AccVgprReadLdStWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprReadFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "("], "ground_truth": ["WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "File": "GCNHazardRecognizer36", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11658, "Length": 117, "Cover_Rate": 0.44150943396226416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType"], "ground_truth": [")", ",", "ELF", "::", "EM_<ISA_LIT>", ")", ";"], "File": "J2AsmBackend", "Func": "createObjectWriter", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11659, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower"], "ground_truth": ["(", ")", ";"], "File": "MINA32InstPrinter", "Func": "printRegName", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11660, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setTargetDAGCombine", "(", "<STR_LIT>", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setBooleanVectorContents", "(", "ZeroOrNegativeOneBooleanContent", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "}", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "Cpu0ISelLowering4", "Func": "Cpu0TargetLowering", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11661, "Length": 181, "Cover_Rate": 0.3917748917748918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegF4RCOperands", "(", "MCInst", "&", "Inst", ",", "unsigned"], "ground_truth": ["N", ")", "const", "{"], "File": "PPCAsmParser (2)1", "Func": "addRegF4RCOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11662, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CC", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "<NUM_LIT>", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "X"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";"], "File": "ARMISelLowering53", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11663, "Length": 207, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isBasicBlockPrologue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "!", "MI", ".", "isTerminator", "(", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&"], "ground_truth": ["MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isBasicBlockPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11664, "Length": 38, "Cover_Rate": 0.8837209302325582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "SaveReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";", "ElsePt", "=", "skipToUncondBrOrEnd", "(", "MBB", ",", "ElsePt", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "OrSaveExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";", "LIS", "->", "removeInterval", "(", "DstReg", ")"], "ground_truth": [";"], "File": "SILowerControlFlow1", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11665, "Length": 270, "Cover_Rate": 0.8517350157728707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_shldi_epi16", "(", "__m256i", "__A", ",", "__mmask16", "__B", ",", "__m256i", "__C", ",", "__m256i", "__D"], "ground_truth": [",", "int", "__E", ")", "{"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_shldi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11666, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ","], "ground_truth": ["SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{"], "File": "SparcISelLowering (2)2", "Func": "LowerFormalArguments", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11667, "Length": 42, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getLoadStoreVecRegBitWidth", "(", "unsigned"], "ground_truth": ["AddrSpace", ")", "const", "{"], "File": "FPGATargetTransformInfo", "Func": "getLoadStoreVecRegBitWidth", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11668, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&"], "ground_truth": ["SplatBits0", "==", "~", "SplatBits1", ")", "{"], "File": "ARMISelLowering179", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11669, "Length": 233, "Cover_Rate": 0.3612403100775194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK256", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerShuffleAsLanePermuteAndShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "SDValue", "PSHUFB", "=", "lowerShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ","], "ground_truth": ["Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";"], "File": "X86ISelLowering232", "Func": "lowerV16I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11670, "Length": 328, "Cover_Rate": 0.563573883161512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is_cb", "(", "unsigned", "a", ",", "unsigned", "b", ",", "unsigned", "c", ")", "{", "return", "arg0", "(", "c", ")", "&&", "arg1", "(", "b", ")", "&&", "noArg", "("], "ground_truth": ["a", ")", ";"], "File": "TVMStackPatterns", "Func": "is_cb", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11671, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ix86_mode_entry", "(", "int", "entity", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_entry", "(", ")", ";", "case", "I387_TRUNC", ":", "case", "I387_FLOOR", ":", "case"], "ground_truth": ["I387_CEIL", ":"], "File": "i3864", "Func": "ix86_mode_entry", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11672, "Length": 30, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AddOp1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "PtrTy", ".", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "LLT", "CastPtrTy", "=", "PtrTy", ".", "isVector", "(", ")", "?", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ":", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "PtrToInt", "=", "MIB", ".", "buildPtrToInt", "(", "CastPtrTy", ",", "AddOp1Reg", ")", ";", "if", "(", "PtrTy", ".", "isVector", "(", ")", ")", "MRI", ".", "setRegBank", "(", "PtrToInt", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "RBI", ".", "getRegBank", "(", "<STR_LIT>", ")", ")", ";", "else", "MRI", ".", "setRegBank", "(", "PtrToInt", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "RBI", ".", "getRegBank", "(", "<STR_LIT>", ")", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "G_ADD", ")", ")", ";", "MRI", ".", "setType", "(", "DstReg", ",", "CastPtrTy", ")", ";", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "PtrToInt", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "select", "(", "*", "PtrToInt", ")"], "ground_truth": [")", "{"], "File": "AArch64InstructionSelector (2)", "Func": "convertPtrAddToAdd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11673, "Length": 173, "Cover_Rate": 0.5844594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SubOp0", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isNullConstant", "(", "SubOp0", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "RHS", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "Opcode", "==", "<NUM_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "SDValue", "Condition", "=", "DAG", ".", "getConstant", "(", "Predicate"], "ground_truth": [",", "DL", ",", "MVT_CC", ")", ";"], "File": "AArch64ISelLowering103", "Func": "emitConditionalComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11674, "Length": 100, "Cover_Rate": 0.4784688995215311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_emit_binop", "(", "rtx", "dest", ",", "optab", "binoptab", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "tmp", "=", "expand_binop", "(", "GET_MODE", "(", "dest", ")", ",", "binoptab", ",", "op0", ",", "op1", ",", "dest", ",", "<NUM_LIT>"], "ground_truth": [",", "OPTAB_DIRECT", ")", ";"], "File": "aarch64", "Func": "aarch64_emit_binop", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11675, "Length": 40, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "Count", ";", "if", "(", "Count", "&&", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MBB", ".", "erase", "(", "&", "MBB", ".", "back", "(", ")", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count"], "ground_truth": [";"], "File": "HexagonInstrInfo (2)", "Func": "RemoveBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11676, "Length": 78, "Cover_Rate": 0.6141732283464567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isBundled", "(", "MI", ")", "&&", "InBundle", ")", "{", "O", "<<", "<STR_LIT>", ";", "InBundle", "=", "false", ";", "}", "printAnnotation", "(", "O", ",", "Annot"], "ground_truth": [")", ";"], "File": "PatmosInstPrinter1", "Func": "printInst", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11677, "Length": 27, "Cover_Rate": 0.38571428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "<STR_LIT>", ";", "StrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "StrOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "StrOpc", ")", ",", "SrcReg", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ","], "ground_truth": ["TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11678, "Length": 327, "Cover_Rate": 0.5746924428822495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size"], "ground_truth": ["(", ")", ";", "++", "i", ")", "{"], "File": "PPCISelDAGToDAG (2)1", "Func": "getZerosMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11679, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_sudot_lanev16qi_sssus", "(", "__r", ",", "__a", ",", "__b", ","], "ground_truth": ["__index", ")", ";"], "File": "arm", "Func": "neon_vsudotq_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11680, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "<NUM_LIT>", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "<STR_LIT>", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "<STR_LIT>", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS"], "ground_truth": ["(", "SecondLdSt", ")", ")", "{"], "File": "SIInstrInfo1", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11681, "Length": 174, "Cover_Rate": 0.5102639296187683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "Stack", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "}", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MBB", ",", "false", ")", ")", ";", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "true", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "false", ")", ")", ";", "break", ";", "default", ":", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "->", "getNumber", "(", ")", ">=", "<NUM_LIT>", ")", "assert", "(", "IsOnStack", "(", "Stack", ",", "MO", ".", "getMBB", "(", ")", ")", ")", ";", "break", ";", "}", "}", "assert", "(", "Stack", ".", "empty"], "ground_truth": ["(", ")", ")", ";"], "File": "WebAssemblyCFGStackify (3)", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11682, "Length": 171, "Cover_Rate": 0.48441926345609065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineSetCCCCR", "(", "SDValue", "CCR", ",", "<STR_LIT>", "&", "CC", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "CCR", ")", ")", "return", "Flags", ";", "if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "CCR", ",", "CC", ")", ")", "return"], "ground_truth": ["R", ";"], "File": "M680x0ISelLowering", "Func": "combineSetCCCCR", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11683, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "emitIntValue", "(", "uint64_t"], "ground_truth": ["Value", ",", "unsigned", "Size", ")", "{"], "File": "MipsELFStreamer19", "Func": "emitIntValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11684, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "Cond", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "CondBV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Cond", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "SDValue", "CondElt", "=", "CondBV", "->", "getOperand", "(", "i", ")", ";", "Mask", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "CondElt", ")", "?", "i", "+", "(", "isNullConstant", "(", "CondElt", ")", "?", "Size", ":", "<NUM_LIT>", ")"], "ground_truth": [":", "-", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVSELECTtoVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11685, "Length": 108, "Cover_Rate": 0.5966850828729282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Else", "(", "MI", ",", "ExecModified", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "--", "Depth", "==", "<NUM_LIT>", "&&", "HaveKill", ")", "{", "HaveKill", "=", "false", ";", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "}", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "indirectSrc", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "indirectDst", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->"], "ground_truth": ["get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";"], "File": "SILowerControlFlow9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11686, "Length": 417, "Cover_Rate": 0.5923295454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Create", "(", "VK_AARCH64_DTPREL_G0_NC", ","], "ground_truth": ["Expr", ",", "Ctx", ")", ";"], "File": "AArch64MCExpr", "Func": "CreateDTPREL_G0_NC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11687, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsZext", "=", "[", "&", "DAG", "]", "(", "SDValue", "V", ")", "{", "return", "DAG", ".", "computeKnownBits", "(", "V", ")", ".", "countMaxActiveBits", "(", ")", "<=", "<NUM_LIT>", ";", "}", ";", "bool", "IsSigned", "=", "IsSext", "(", "LHS", ")", "&&", "IsSext", "(", "RHS", ")", ";", "bool", "IsUnsigned", "=", "IsZext", "(", "LHS", ")", "&&", "IsZext", "(", "RHS", ")", ";", "if", "(", "!", "IsSigned", "&&", "!", "IsUnsigned", ")", "return", "SDValue", "(", ")", ";", "bool", "IsTruncateFree", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", ";", "unsigned", "InSizeInBits", "=", "InVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "IsUnsigned", "&&", "!", "IsTruncateFree", "&&", "Subtarget", ".", "hasInt256", "(", ")", "&&", "!", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "(", "InSizeInBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "EVT", "BCVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BCVT", ",", "DAG", ".", "getBitcast", "(", "BCVT", ",", "LHS", ")", ",", "DAG", ".", "getBitcast", "(", "BCVT", ",", "RHS", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "InVT", ",", "Res", ")", ")", ";", "}", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "VT", ",", "LHS", ")", ";"], "File": "X86ISelLowering100", "Func": "combinePMULH", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11688, "Length": 279, "Cover_Rate": 0.5054347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "OffsetSym", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateParentFrameOffsetSymbol", "(", "GlobalValue", "::", "dropLLVMManglingEscape", "(", "Fn", "->", "getName", "(", ")", ")", ")", ";", "SDValue", "OffsetSymVal", "=", "DAG", ".", "getMCSymbol", "(", "OffsetSym", ",", "PtrVT", ")", ";", "SDValue", "ParentFrameOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "OffsetSymVal", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "DAG", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "EntryEBP", ",", "ParentFrameOffset", ")", ";", "int", "RegNodeSize", "=", "getSEHRegistrationNodeSize", "("], "ground_truth": ["Fn", ")", ";"], "File": "X86ISelLowering104", "Func": "recoverFramePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11689, "Length": 102, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectThumbAddrModeRI5", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "Op", ",", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11690, "Length": 127, "Cover_Rate": 0.3031026252983294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "constant_pool", "*", "pool", ",", "*", "*", "prev", ";", "pool", "=", "s390_alloc_pool", "(", ")", ";", "pool", "->", "first_insn", "=", "insn", ";", "for", "(", "prev", "=", "pool_list", ";", "*", "prev", ";", "prev", "=", "&", "(", "*", "prev"], "ground_truth": [")", "->", "next", ")", ";"], "File": "s3903", "Func": "s390_start_pool", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11691, "Length": 41, "Cover_Rate": 0.6212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "SystemZISelLowering19", "Func": "canUseSiblingCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11692, "Length": 59, "Cover_Rate": 0.5619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")"], "ground_truth": [";"], "File": "HexagonInstPrinter12", "Func": "printRegName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11693, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "registered_target", "(", "getThe<ISA_LIT>Target", "(", ")"], "ground_truth": [")", ";"], "File": "LanaiTargetMachine", "Func": "LLVMInitializeLanaiTarget", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11694, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ShortenInst", "::", "shortenFPConv", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ")", "{", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "MachineOperand", "Dest", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineOperand", "Src", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [")", ";"], "File": "SystemZShortenInst", "Func": "shortenFPConv", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11695, "Length": 70, "Cover_Rate": 0.3867403314917127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">"], "ground_truth": ["TargetFlags", "[", "]", "=", "{"], "File": "DLXInstrInfo", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11696, "Length": 36, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "get_pc_thunk_name", "(", "char", "name", "[", "<NUM_LIT>", "]", ",", "unsigned", "int", "regno", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "else", "ASM_GENERATE_INTERNAL_LABEL", "(", "name", ",", "<STR_LIT>", ","], "ground_truth": ["regno", ")", ";"], "File": "i386", "Func": "get_pc_thunk_name", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11697, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "&&", "(", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "||", "pattern_is_rotate64", "(", "body", ")", ")", "&&", "MEM_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "rtx", "src_exp", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "src_exp", ")", ";", "rtx", "lvx", "=", "rs6000_gen_lvx", "(", "mode", ",", "SET_DEST", "(", "body", ")", ",", "src_exp", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_before", "(", "lvx", ",", "def_insn", ")", ";", "rtx", "new_body", "=", "PATTERN", "(", "new_insn", ")", ";", "gcc_assert", "(", "(", "GET_CODE", "(", "new_body", ")", "==", "SET", ")", "&&", "MEM_P", "(", "SET_SRC", "(", "new_body", ")", ")", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "def_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "df_insn_delete", "(", "def_insn", ")", ";", "remove_insn", "(", "def_insn", ")", ";", "def_insn", "->", "set_deleted"], "ground_truth": ["(", ")", ";"], "File": "rs6000-p8swap", "Func": "replace_swapped_aligned_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11698, "Length": 149, "Cover_Rate": 0.4869281045751634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "return", "lowerDYNAMIC_STACKALLOCImpl", "(", "Op", ",", "DAG", ")", ";", "return", "<ISA_LIT>TargetLowering", "::", "LowerDYNAMIC_STACKALLOC", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "SIISelLowering10", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11699, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShiftElts", "=", "<NUM_LIT>", ",", "InsertAtByte", "=", "<NUM_LIT>", ";", "bool", "Swap", "=", "false", ";", "unsigned", "LittleEndianShifts", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "BigEndianShifts", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "int", "OriginalOrder", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "bool", "FoundCandidate", "=", "false", ";", "unsigned", "VINSERTBSrcElem", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "BytesInVector", ";", "++", "i", ")", "{", "unsigned", "CurrentElement", "=", "Mask", "[", "i", "]", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "CurrentElement", "!=", "VINSERTBSrcElem", ")", "continue", ";", "bool", "OtherElementsInOrder"], "ground_truth": ["=", "true", ";"], "File": "PPCISelLowering (2)7", "Func": "lowerToVINSERTB", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11700, "Length": 219, "Cover_Rate": 0.4085820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType"], "ground_truth": ["(", ")", ")", ";"], "File": "X86CallLowering", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11701, "Length": 173, "Cover_Rate": 0.574750830564784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCValue", "Val", ";", "bool", "Res", "=", "Expr", "->", "evaluateAsRelocatable", "(", "Val", ",", "nullptr", ",", "nullptr", ")", ";", "(", "void", ")", "Res", ";", "assert", "(", "Res", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "Val", ".", "getSymB", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "VarName", "<<", "':'", "<<", "BaseOffset", "<<", "':'", "<<", "EltSize", "<<", "':'", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SymA", "=", "Val", ".", "getSymA", "(", ")", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "SymA"], "ground_truth": ["->", "getSymbol", "(", ")", ";"], "File": "HSAILAsmPrinter", "Func": "printInitVarWithAddressPragma", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11702, "Length": 82, "Cover_Rate": 0.5694444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePTRREGSRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ","], "ground_truth": ["uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "AVRDisassembler", "Func": "DecodePTRREGSRegisterClass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11703, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "InVT", ")", ",", "HiMask", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "assert", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "InVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Curr", "=", "In", ";", "SDValue", "SignExt", "=", "Curr", ";", "if", "(", "InVT", "!=", "<STR_LIT>", ")", "{", "MVT", "DestVT", "=", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "VT", ";", "unsigned", "DestWidth", "=", "DestVT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "Scale", "=", "DestWidth", "/", "InSVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "InNumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "DestElts", "=", "DestVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "InNumElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "DestElts", ";", "++", "i", ")", "Mask", "[", "i", "*", "Scale", "+", "(", "Scale", "-", "<NUM_LIT>", ")", "]", "=", "i", ";", "Curr", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "In", ",", "Mask", ")", ";", "Curr", "=", "DAG", ".", "getBitcast", "(", "DestVT", ",", "Curr", ")", ";", "unsigned", "SignExtShift", "=", "DestWidth", "-", "InSVT", ".", "getSizeInBits", "(", ")", ";", "SignExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Curr", ",", "DAG", ".", "getTargetConstant", "(", "SignExtShift", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Curr", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Sign", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Zero", ",", "Curr", ",", "<STR_LIT>", ")", ";", "SignExt", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "SignExt", ",", "Sign", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerEXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11704, "Length": 332, "Cover_Rate": 0.40836408364083643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "calling_abi", "ix86_function_abi", "(", "const_tree", "fndecl"], "ground_truth": [")", "{"], "File": "i3865", "Func": "ix86_function_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11705, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vbicq_m_sv4si", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vbicq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11706, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemSrc10Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemSrcOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "AAPAsmParser", "Func": "addMemSrc10Operands", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11707, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "<STR_LIT>", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "<STR_LIT>", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "eraseIfUnused", "(", "Phi", ")", ";", "return", "Ret", ";", "}", "else", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{", "BasicBlock", "*", "Parent", "=", "Inst", "->", "getParent", "(", ")", ";", "Instruction", "*", "Insert", ";", "if", "(", "L", "->", "contains", "(", "Inst", ")", ")", "{", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "<STR_LIT>", ",", "Insert", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "SIAnnotateControlFlow13", "Func": "handleLoopCondition", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11708, "Length": 288, "Cover_Rate": 0.6167023554603854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS"], "ground_truth": [")", ";"], "File": "ARCMCTargetDesc", "Func": "createARCMCSubtargetInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11709, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["ShiftExtend", ".", "Amount", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "addRegExtendOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11710, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>_VERSION_1_4", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>_VERSION_2_0", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>_VERSION_2_1", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "PTXSubtarget4", "Func": "getPTXVersionString", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11711, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCE", ")", "return", "isSymbolicUImm12Offset", "(", "getImm", "(", ")", ",", "Scale", ")", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "%", "Scale", ")", "==", "<NUM_LIT>", "&&", "Val", ">=", "<NUM_LIT>", "&&", "(", "Val", "/"], "ground_truth": ["Scale", ")", "<", "<NUM_LIT>", ";"], "File": "AArch64AsmParser (2)1", "Func": "isUImm12Offset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11712, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "<STR_LIT>", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10_BEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11713, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Idx", "->", "isZero", "(", ")", "&&", "In", ".", "getValueSizeInBits", "(", ")", "<="], "ground_truth": ["<NUM_LIT>", ")", "return", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11714, "Length": 44, "Cover_Rate": 0.3826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "unsigned", "RegType", ";", "if", "(", "TRC", "==", "<STR_LIT>", ")", "RegType", "=", "<STR_LIT>", ";", "else", "if", "(", "TRC", "==", "<STR_LIT>", ")", "RegType", "=", "<STR_LIT>", ";", "else", "if", "(", "TRC", "==", "<STR_LIT>", ")", "RegType", "=", "<STR_LIT>", ";", "else", "if", "(", "TRC", "==", "<STR_LIT>", ")", "RegType", "=", "<STR_LIT>", ";", "else", "if", "(", "TRC", "==", "<STR_LIT>", ")", "RegType", "=", "<STR_LIT>", ";", "else", "if", "(", "TRC", "==", "<STR_LIT>", ")", "RegType", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MFI", "->", "addRegister", "(", "Reg", ",", "RegType", ",", "<STR_LIT>", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "PTXMFInfoExtract1", "Func": "runOnMachineFunction", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11715, "Length": 111, "Cover_Rate": 0.5842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";", "uint64_t", "Val", "=", "<STR_LIT>", "(", "EncodedImm", ",", "EltBits", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMInstPrinter25", "Func": "printVMOVModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11716, "Length": 36, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cfun", "->", "machine"], "ground_truth": ["->", "call_abi", ";"], "File": "i3864", "Func": "ix86_cfun_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11717, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isKMergeMasked", "("], "ground_truth": [")", "const", "{"], "File": "X86InstrFMA3Info11", "Func": "isKMergeMasked", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11718, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", "."], "ground_truth": ["getRegisterInfo", "(", ")", ";"], "File": "TLCS900TargetMachine", "Func": "getRegisterInfo", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11719, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "CallingConv", "::", "ID", "CallingConv", ",", "bool", "is64Bit", ",", "bool", "IsVarArg", ",", "bool", "TailCallOpt", ")", "{", "if", "(", "IsVarArg", ")", "return", "false", ";", "switch", "(", "CallingConv", ")"], "ground_truth": ["{"], "File": "X86ISelLowering (2)", "Func": "isCalleePop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11720, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu16_3ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst"], "ground_truth": [",", "N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "addu16_3ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11721, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectDS128Bit8ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "selectDSReadWrite2", "(", "Root", ",", "true"], "ground_truth": [")", ";"], "File": "AMDGPUInstructionSelector30", "Func": "selectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11722, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ULTOp1", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Elt", "||", "Elt", "->", "isOpaque", "(", ")", "||", "Elt", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "EVT", ")", "return", "SDValue", "(", ")", ";", "APInt", "Val", "=", "Elt", "->", "getAPIntValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ULTOp1", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "-", "<NUM_LIT>", ",", "EVT", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ","], "ground_truth": ["ULTOp1", ")", ";"], "File": "X86ISelLowering (2)", "Func": "ChangeVSETULTtoVSETULE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11723, "Length": 116, "Cover_Rate": 0.6203208556149733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ValidLDType", "=", "MemoryType", "==", "<STR_LIT>", "||", "MemoryType", "==", "<STR_LIT>", "||", "MemoryType", "==", "<STR_LIT>", "||", "MemoryType", "==", "<STR_LIT>", ";", "if", "(", "!", "ValidLDType", "||", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "&&", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LoadOps", "[", "]", "=", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getIntPtrConstant", "("], "ground_truth": ["MemoryType", ".", "getScalarSizeInBits", "(", ")", ",", "DL", ")", "}", ";"], "File": "PPCISelLowering100", "Func": "combineBVZEXTLOAD", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11724, "Length": 79, "Cover_Rate": 0.37264150943396224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Z", "("], "ground_truth": ["getTheARM64Target", "(", ")", ")", ";"], "File": "AArch64AsmParser1", "Func": "LLVMInitializeAArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11725, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "wasVisited", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "Types", "."], "ground_truth": ["count", "(", "MI", ")", ";", "}"], "File": "MipsRegisterBankInfo", "Func": "wasVisited", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11726, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV66Ops", "(", ")", "const", "{", "return", "get<ISA_LIT>ArchVersion", "(", ")", ">="], "ground_truth": ["<STR_LIT>", "::", "V66", ";"], "File": "HexagonSubtarget (2)1", "Func": "hasV66Ops", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11727, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrbq_uv4si", "(", "(", "__builtin_neon_qi", "*", ")", "__addr", ",", "__value"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vstrbq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11728, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_srai_pi16", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wsrahi", "(", "("], "ground_truth": ["__v4hi", ")", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_mm_srai_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11729, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTransformInfo", "<ISA_LIT>TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ","], "ground_truth": ["F", ")", ")", ";"], "File": "RISCVTargetMachine10", "Func": "getTargetTransformInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11730, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "RegNo", "%", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Dis", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MCRegister", "Reg", "=", "RI", "->", "getMatchingSuperReg", "(", "<STR_LIT>", "+", "RegNo", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["Reg", ")", ")", ";"], "File": "RISCVDisassembler8", "Func": "DecodeVRM4RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11731, "Length": 84, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "EltVal", "=", "StVal", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "isNullConstant", "(", "EltVal", ")", "&&", "!", "isNullFPConstant", "(", "EltVal", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "&", "St", ")", ";", "unsigned", "ZeroReg", ";", "EVT", "ZeroVT", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "ZeroReg", "=", "<STR_LIT>", ";", "ZeroVT", "=", "<STR_LIT>", ";", "}", "else", "{", "ZeroReg", "=", "<STR_LIT>", ";", "ZeroVT", "=", "<STR_LIT>", ";", "}", "SDValue", "SplatVal", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "ZeroReg", ",", "ZeroVT", ")", ";", "return", "splitStoreSplat", "(", "DAG", ",", "St", ",", "SplatVal"], "ground_truth": [",", "NumVecElts", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "replaceZeroVectorStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11732, "Length": 110, "Cover_Rate": 0.3254437869822485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>ExpandPseudoPass", "(", ")"], "ground_truth": ["{"], "File": "AGCExpandPseudos", "Func": "createAGCExpandPseudoPass", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11733, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "N", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&"], "ground_truth": ["N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "X86ISelDAGToDAG114", "Func": "SelectMOV64Imm32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11734, "Length": 79, "Cover_Rate": 0.4388888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "LoweredEndCf", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";", "if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&"], "ground_truth": ["*", "Next", ")", ")", "continue", ";"], "File": "SILowerControlFlow1", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11735, "Length": 61, "Cover_Rate": 0.3546511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "HwLen", "/", "(", "ElemTy"], "ground_truth": [".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAGHVX14", "Func": "getSingleVT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11736, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "CC", "!=", "-", "<NUM_LIT>", ")", "return", "CC", ";", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'f'", ")", "{", "StringRef", "NumString", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "FpFormatTy", "Format", "=", "getFpFormat"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser18", "Func": "matchRegisterName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11737, "Length": 313, "Cover_Rate": 0.3937106918238994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtsi64x_si128", "(", "long", "long", "__A", ")", "{", "return", "_mm_set_epi64x", "(", "<NUM_LIT>", ","], "ground_truth": ["__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_cvtsi64x_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11738, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "("], "ground_truth": [")", ";"], "File": "ARM64CleanupLocalDynamicTLSPass", "Func": "getAnalysisUsage", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11739, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "Constant", "*", "C", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "C", "=", "ConstantVector", "::", "getSplat", "(", "<NUM_LIT>", ",", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "}", "else", "{", "C", "=", "ConstantVector", "::", "getSplat", "(", "<NUM_LIT>", ",", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>"], "ground_truth": [",", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerFABS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11740, "Length": 127, "Cover_Rate": 0.5825688073394495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "EndMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "CountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "}", "unsigned", "MOVOpc", "=", "Subtarget", "->", "hasAVX"], "ground_truth": ["(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering114", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11741, "Length": 208, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "OR1KInstrInfo1", "Func": "InsertBranch", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11742, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "<STR_LIT>", "OCC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ",", "Pos", "=", "<NUM_LIT>", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "<NUM_LIT>", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "<STR_LIT>", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "<NUM_LIT>", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "<STR_LIT>", ")", "->", "setIsKill", "(", ")", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastITMI", "->", "getIterator", "(", ")", ")", ";", "Modified", "=", "true", ";", "++", "NumITs"], "ground_truth": [";"], "File": "Thumb2ITBlockPass32", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11743, "Length": 347, "Cover_Rate": 0.7214137214137214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Reg", ".", "Modifiers", "==", "-", "<NUM_LIT>"], "ground_truth": ["?", "<NUM_LIT>", ":", "Reg", ".", "Modifiers", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "addRegWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11744, "Length": 23, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LFS", "=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "int", "Offset", "=", "-", "LFS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", "->", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "int", "S", "=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "LFS", "+=", "S", ";", "Offset", "-=", "S", ";", "MFI", "->", "mapLocalFrameObject", "(", "i", ",", "Offset", ")", ";", "}", "MFI", "->", "setLocalFrameSize", "(", "LFS", ")", ";", "unsigned", "A", "=", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<="], "ground_truth": ["<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11745, "Length": 110, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "emit_insn", "(", "gen_force_register_use", "(", "stack_pointer_rtx", ")", ")", ";", "if", "(", "crtl", "->", "profile", "||", "!", "TARGET_SCHED_PROLOG", ")", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "reg_needs_saving_p", "(", "regno", ")", ")", "emit_clobber", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "if", "(", "!", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "LR_REGNUM", ")", ")", ";", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")"], "ground_truth": ["cmse_nonsecure_entry_clear_before_return", "(", ")", ";"], "File": "arm", "Func": "thumb1_expand_epilogue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11746, "Length": 87, "Cover_Rate": 0.3551020408163265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "p", ":", "Changes", ")", "stack"], "ground_truth": ["+=", "p", ".", "first", ";"], "File": "TVMStackFixup", "Func": "apply", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11747, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "std", "::", "vector", "<", "unsigned", ">", "SortableVectorType", ";", "SortableVectorType", "VRs", ";", "for", "(", "RegisterOrdering", "::", "iterator", "I", "=", "RB", ".", "begin", "(", ")", ",", "E", "=", "RB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VRs", ".", "push_back", "(", "I", "->", "first", ")", ";", "std", "::", "sort", "(", "VRs", ".", "begin", "(", ")", ",", "VRs"], "ground_truth": [".", "end", "(", ")", ",", "LexCmp", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "buildOrderingBT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11748, "Length": 68, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasPOPCNTD", "(", ")", "&&", "TyWidth", "<=", "<NUM_LIT>", ")", "return", "PSK_FastHardware", ";", "return", "PSK_Software"], "ground_truth": [";"], "File": "PPCTargetTransformInfo (2)", "Func": "getPopcntSupport", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11749, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printTOCEntryLabel", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_GlobalAddress"], "ground_truth": [")", ";"], "File": "PPCAsmPrinter11", "Func": "printTOCEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11750, "Length": 41, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "oldname", ";", "char", "*", "newname", ";", "tree", "idp", ";", "rtx", "rtlname", ";", "rtx", "newrtl", ";", "rtlname", "=", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "rtlname", ")", "==", "MEM", ")", "rtlname", "=", "XEXP", "(", "rtlname", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "rtlname", ")", "==", "SYMBOL_REF", ")", ";", "oldname", "=", "XSTR", "(", "rtlname", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "!", "mcore_dllexport_name_p", "(", "oldname", ")", ")", ";", "if", "(", "mcore_dllimport_name_p", "(", "oldname", ")", ")", "return", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "!", "DECL_VIRTUAL_P", "(", "decl", ")", "&&", "DECL_INITIAL", "(", "decl", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "decl", ")", ";", "return", ";", "}", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "!", "DECL_VIRTUAL_P", "(", "decl", ")", ")", "{", "DECL_EXTERNAL", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_PUBLIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "}", "newname", "=", "XALLOCAVEC", "(", "char", ",", "strlen", "(", "oldname", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "newname", ",", "<STR_LIT>", ",", "oldname", ")", ";", "idp", "=", "get_identifier", "(", "newname", ")"], "ground_truth": [";"], "File": "mcore", "Func": "mcore_mark_dllimport", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11751, "Length": 177, "Cover_Rate": 0.8232558139534883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNEON", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11752, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")"], "ground_truth": [")", ";"], "File": "XtensaAsmPrinter1", "Func": "LLVMInitializeXtensaAsmPrinter", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11753, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psrad", "(", "__m64"], "ground_truth": ["__m", ",", "__m64", "__count", ")", "{"], "File": "mmintrin", "Func": "_m_psrad", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11754, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MAI", "->", "BBNumToRegMap", ".", "clear", "("], "ground_truth": [")", ";"], "File": "SPIRVAsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11755, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "unsigned", "SHUFPDMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "SHUFPDMask", ",", "<STR_LIT>", ")", ")", ";", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "unsigned", "SHUFPDMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "("], "ground_truth": ["(", "Mask", "[", "<NUM_LIT>", "]", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering221", "Func": "lowerV2F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11756, "Length": 201, "Cover_Rate": 0.5982142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PassThru", "->", "isUndef", "(", ")", "||", "isZerosVector", "(", "PassThru", ".", "getNode", "(", ")", ")", ")", "return", "Op", ";", "SDValue", "Load", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "DL", ",", "LoadNode", "->", "getChain", "(", ")", ",", "LoadNode", "->", "getBasePtr", "(", ")", ",", "LoadNode", "->", "getOffset", "(", ")", ",", "Mask", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LoadNode", "->", "getMemoryVT", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", ",", "LoadNode", "->", "getAddressingMode", "(", ")", ",", "LoadNode", "->", "getExtensionType", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "Mask", ",", "Load", ",", "PassThru", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ","], "ground_truth": ["DL", ")", ";"], "File": "AArch64ISelLowering69", "Func": "LowerMLOAD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11757, "Length": 120, "Cover_Rate": 0.5741626794258373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUSubtarget", "::", "hasCaymanISA", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUSubtarget11", "Func": "hasCaymanISA", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11758, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsesTOCBasePtr", "="], "ground_truth": ["true", ";"], "File": "PPCMachineFunctionInfo (2)", "Func": "setUsesTOCBasePtr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11759, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ","], "ground_truth": ["Attribute", "::", "MinSize", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "isIntDivCheap", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11760, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalAddressSDNode", "*", "N", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetGlobalAddress", "(", "N", "->", "getGlobal", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ty", ",", "<NUM_LIT>", ",", "Flag", ")", ";", "if", "(", "ExternalSymbolSDNode", "*", "N", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetExternalSymbol", "(", "N", "->", "getSymbol", "(", ")", ",", "Ty", ",", "Flag", ")", ";", "if", "(", "BlockAddressSDNode", "*", "N", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetBlockAddress", "(", "N", "->", "getBlockAddress", "("], "ground_truth": [")", ",", "Ty", ",", "<NUM_LIT>", ",", "Flag", ")", ";"], "File": "MipsISelLowering101", "Func": "getTargetNode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11761, "Length": 100, "Cover_Rate": 0.4830917874396135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InterVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", "*", "<NUM_LIT>", ")", ";", "auto", "InterVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InterVT", ",", "Lo", ",", "VL", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InterVec", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["VT", ",", "Lo", ",", "Hi", ",", "VL", ")", ";"], "File": "RISCVISelLowering20", "Func": "splatPartsI64WithVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11762, "Length": 68, "Cover_Rate": 0.3192488262910798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vorrq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__arm_vorrq_f32", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vorrq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11763, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlal2_nv4si", "(", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vqdmlal_high_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11764, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "emitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", "||", "MI", ".", "getFlags", "(", ")", "&", "<STR_LIT>", ")", "emitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", "||", "MI", ".", "getFlags", "(", ")", "&", "<STR_LIT>", ")", "emitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "emitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "}", "assert", "(", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "||", "!", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "bool", "HasREX", "=", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "emitREXPrefix", "(", "MemOperand", ",", "MI", ",", "STI", ",", "OS", ")", ":", "false", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitByte", "(", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "emitByte", "(", "<NUM_LIT>", ",", "OS"], "ground_truth": [")", ";"], "File": "X86MCCodeEmitter3", "Func": "emitOpcodePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11765, "Length": 211, "Cover_Rate": 0.6677215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ADDri", "=", "getADDriOpcode", "(", "false", ",", "EndOffset", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "ADDri", ")", ",", "FramePtr", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "EndOffset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "assert", "(", "EndOffset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "UsedReg", "==", "BasePtr", ")", "{", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "BasePtr", ")", ",", "FramePtr", ",", "false", ",", "EndOffset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "assert", "(", "<ISA_LIT>FI", "->", "getHasSEHFramePtrSave", "(", ")", ")", ";", "int", "Offset", "=", "getFrameIndexReference", "(", "MF", ",", "<ISA_LIT>FI", "->", "getSEHFramePtrSaveIndex", "(", ")", ",", "UsedReg", ")", ";", "assert", "(", "UsedReg", "==", "BasePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ",", "UsedReg", ",", "true", ",", "Offset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "X86FrameLowering117", "Func": "restoreWin32EHStackPointers", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11766, "Length": 175, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", "."], "ground_truth": ["Kind", "&", "RegKind_FCC", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "getFCCReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11767, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExtOp2", "=", "Builder", ".", "CreateZExt", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "I32Ty", ")", ";", "}", "ExtRes", "=", "Builder", ".", "CreateSelect", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ExtOp1", ",", "ExtOp2", ")", ";", "TruncRes", "=", "Builder", ".", "CreateTrunc", "(", "ExtRes", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "TruncRes", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promoteUniformOpToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11768, "Length": 66, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "Mode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Mode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Mode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer53", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11769, "Length": 111, "Cover_Rate": 0.36156351791530944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MaxVal", "=", "(", "(", "uint64_t", "(", "<NUM_LIT>", ")", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "return", "Val", "<=", "MaxVal", "&&", "(", "Val", "%"], "ground_truth": ["Scale", ")", "==", "<NUM_LIT>", ";"], "File": "AArch64AsmParser59", "Func": "isUImmScaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11770, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "Pmode", ":", "case", "QImode", ":", "return", "IS_INT_REGNO", "(", "regno", ")", ";", "case", "QFmode", ":", "case", "HFmode", ":", "return", "IS_EXT_REGNO", "(", "regno", ")", ";", "case", "CCmode", ":", "case", "CC_NOOVmode", ":", "return", "IS_ST_REGNO", "(", "regno", ")"], "ground_truth": [";"], "File": "c4x1", "Func": "c4x_hard_regno_mode_ok", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 11771, "Length": 41, "Cover_Rate": 0.47126436781609193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "if", "(", "MemVT", ".", "getStoreSize", "(", ")", "<", "<NUM_LIT>", "&&", "Align", "<", "<NUM_LIT>", ")", "{", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "Offset", ",", "<NUM_LIT>", ")", ";", "int64_t", "OffsetDiff", "=", "Offset", "-", "AlignDownOffset", ";", "EVT", "IntVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "AlignDownOffset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "OffsetDiff", "*", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ","], "ground_truth": ["<STR_LIT>", ",", "Load", ",", "ShiftAmt", ")", ";"], "File": "SIISelLowering", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11772, "Length": 159, "Cover_Rate": 0.4368131868131868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "Lower<ISA_LIT>NT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_<ISA_LIT>NT", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "AMDGPUISelLowering99", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11773, "Length": 143, "Cover_Rate": 0.45980707395498394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "HasBase", "("], "ground_truth": [")", ")", ";"], "File": "M680x0CollapseMOVEMPass", "Func": "SetBase", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11774, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "SectionKind", "GVKind", "=", "getObjFileLowering", "(", ")", ".", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "if", "(", "!", "GVKind", ".", "isGlobalWriteableData", "(", ")", "&&", "!", "GVKind", ".", "isReadOnly", "(", ")", "&&", "!", "GVKind", ".", "isThreadLocal", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "if", "(", "GV", "->", "hasInitializer", "(", ")", ")", "{", "GV", "->", "printAsOperand", "(", "OutStreamer", "->", "GetCommentOS", "(", ")", ",", "false", ",", "GV", "->", "getParent", "(", ")", ")", ";", "OutStreamer", "->", "GetCommentOS", "(", ")", "<<", "'\\n'", ";", "}", "}", "MCSectionXCOFF", "*", "Csect", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", "||", "GVKind", ".", "isThreadBSSLocal", "(", ")", ")", "{", "Align", "Alignment", "=", "GV", "->", "getAlign", "(", ")", ".", "getValueOr", "(", "DL", ".", "getPreferredAlign", "(", "GV", ")", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", "||", "GVKind", ".", "isThreadBSSLocal", "(", ")", ")", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getSymbolTableName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Alignment", ".", "value", "(", ")", ")", ";", "else", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ")", ";", "return", ";", "}", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "emitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";", "if", "(", "!", "TM", ".", "getDataSections", "(", ")", "||", "GV", "->", "hasSection", "(", ")", ")", "{", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";", "}", "llvm", "::", "for_each", "(", "GOAliasMap", "[", "GV", "]", ",", "[", "this", "]", "(", "const", "GlobalAlias", "*", "Alias", ")", "{", "OutStreamer", "->", "emitLabel", "(", "getSymbol", "(", "Alias", ")"], "ground_truth": [")", ";"], "File": "PPCAsmPrinter46", "Func": "emitGlobalVariableHelper", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11775, "Length": 343, "Cover_Rate": 0.7831050228310502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "InvCC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "CmpInst", "::", "getInversePredicate", "(", "(", "CmpInst", "::", "Predicate", ")", "Pred", ")", ")", ";", "auto", "I", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DefReg", "}", ",", "{", "Register", "(", "<STR_LIT>", ")", ",", "Register", "(", "<STR_LIT>", ")", "}", ")", ".", "addImm", "(", "InvCC", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "I", ",", "TII"], "ground_truth": [",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "emitCSetForICMP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11776, "Length": 62, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "<NUM_LIT>", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", "."], "ground_truth": ["ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11777, "Length": 147, "Cover_Rate": 0.8032786885245902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "SITypeRewriter", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11778, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return"], "ground_truth": ["FixUpUnconditionalBr", "(", "MF", ",", "Br", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11779, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["true", ";"], "File": "LanaiInstrInfo (2)", "Func": "isRRMOpcode", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11780, "Length": 30, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "{", "HaveKill", "=", "true", ";", "}", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "SIInsertSkips25", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11781, "Length": 301, "Cover_Rate": 0.6044176706827309, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Idx", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "}", "else", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Save", ")", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Idx", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Save", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg"], "ground_truth": ["(", "Save", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "LoadM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11782, "Length": 332, "Cover_Rate": 0.6845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "D", ")", ";", "const", "MCRegisterInfo", "*", "RegInfo", "=", "Dis", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "getRegister"], "ground_truth": ["(", "RegNo", ")", ";"], "File": "AArch64Disassembler32", "Func": "getReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11783, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitProgramInfo<ISA_LIT>", "(", "MF", ",", "KernelInfo", ")", ";", "}", "}", "else", "{", "EmitProgramInfo<ISA_LIT>", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "LDSSize", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRFirst", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRCount", ")", ",", "false", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ")"], "ground_truth": [",", "false", ")", ";"], "File": "AMDGPUAsmPrinter45", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11784, "Length": 284, "Cover_Rate": 0.44724409448818897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "mi", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "mo", "=", "mi", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "mo", ".", "isReg", "(", ")", ")", "continue", ";", "int", "rx", "=", "RegIndex", "(", "mo", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "SSEDomainFix", "Func": "visitHardInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11785, "Length": 61, "Cover_Rate": 0.3370165745856354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopBlocks", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "BlockSet", "&", "Enterers", ")", ":", "Entry", "(", "Entry", ")", ",", "Enterers", "(", "Enterers", ")", "{", "calculate", "("], "ground_truth": [")", ";"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "LoopBlocks", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11786, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "JVMSubtarget", "Func": "getTargetLowering", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11787, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineDominatorTree", "&", "getDT"], "ground_truth": ["(", ")", "const", "{"], "File": "RDFGraph", "Func": "getDT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11788, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "PPCISelLowering109", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11789, "Length": 453, "Cover_Rate": 0.42178770949720673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "getDataLayoutString", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ","], "ground_truth": ["OL", ",", "TT", ")", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "Options", ")", ")", ",", "Subtarget", "(", "TargetTriple", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ",", "OL", ",", "TT", ")", ",", "*", "this", ")", "{"], "File": "PPCTargetMachine28", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11790, "Length": 119, "Cover_Rate": 0.9596774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override"], "ground_truth": ["{"], "File": "CAHPAsmPrinter", "Func": "getPassName", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11791, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createBlackfinISelDag", "(", "*", "this", ",", "OptLevel"], "ground_truth": [")", ")", ";"], "File": "BlackfinTargetMachine", "Func": "addInstSelector", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11792, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Stalls", ";", "}", ";", "SmallVector", "<", "BankStall", ",", "<NUM_LIT>", ">", "BankStalls", ";", "for", "(", "int", "Bank", "=", "<NUM_LIT>", ";", "Bank", "<", "NUM_BANKS", ";", "++", "Bank", ")", "{", "if", "(", "C", ".", "FreeBanks", "&", "(", "<NUM_LIT>", "<<", "Bank", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printBank", "(", "Bank", ")", "<<", "'\\n'", ")", ";", "unsigned", "Stalls", "=", "computeStallCycles", "(", "C", ".", "Reg", ",", "C", ".", "Reg", ",", "Bank", ")", ";", "if", "(", "Stalls", "<", "OrigStalls", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printBank", "(", "Bank", ")", "<<", "<STR_LIT>", "<<", "Stalls", "<<", "'\\n'", ")", ";", "BankStalls", ".", "push_back", "(", "BankStall", "(", "(", "unsigned", ")", "Bank", ",", "Stalls", ")", ")", ";", "}", "}", "}", "std", "::", "sort", "(", "BankStalls", ".", "begin", "(", ")", ",", "BankStalls", ".", "end", "(", ")", ")", ";", "Register", "OrigReg", "=", "VRM", "->", "getPhys", "(", "C", ".", "Reg", ")", ";", "LRM", "->", "unassign", "(", "LI", ")", ";", "while", "(", "!", "BankStalls", ".", "empty", "(", ")", ")", "{", "BankStall", "BS", "=", "BankStalls", ".", "pop_back_val", "(", ")", ";", "unsigned", "Reg", "=", "scavengeReg", "(", "LI", ",", "BS", "."], "ground_truth": ["Bank", ")", ";"], "File": "GCNRegBankReassign12", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11793, "Length": 185, "Cover_Rate": 0.41387024608501116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepi32_pd", "("], "ground_truth": ["__m128i", "__A", ")", "{"], "File": "emmintrin", "Func": "_mm_cvtepi32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11794, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "StVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "<STR_LIT>", ")", ";", "unsigned", "FromEltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ToEltSz", "=", "StVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", "*", "FromEltSz", "*", "ToEltSz", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<NUM_LIT>", "!=", "(", "NumElems", "*", "FromEltSz", ")", "%", "ToEltSz", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SizeRatio", "=", "FromEltSz", "/", "ToEltSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "<NUM_LIT>", ")", "*", "SizeRatio", "-", "<NUM_LIT>", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "<STR_LIT>", ";", "for", "(", "MVT", "Tp", ":", "<STR_LIT>", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG"], "ground_truth": [".", "getIntPtrConstant", "(", "I", ",", "DL", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11795, "Length": 504, "Cover_Rate": 0.4217573221757322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Width", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "IncrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "MaskReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW32", "(", "Ordering", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "switch", "(", "BinOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "RISCVExpandPseudoInsts13", "Func": "doMaskedAtomicBinOpExpansion", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11796, "Length": 135, "Cover_Rate": 0.31690140845070425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "ScalarSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Const", "=", "ConstantFP", "::", "get", "(", "Type", "::", "getFloatTy", "(", "C", ")", ",", "Val", ".", "bitsToFloat", "(", ")", ")", ";", "else", "Const", "=", "ConstantFP", "::", "get", "(", "Type", "::", "getDoubleTy", "(", "C", ")", ",", "Val", ".", "bitsToDouble", "(", ")", ")", ";", "}", "else", "Const", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getIntNTy", "(", "C", ",", "ScalarSize"], "ground_truth": [")", ",", "Val", ")", ";"], "File": "X86ISelLowering115", "Func": "getConstantVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11797, "Length": 91, "Cover_Rate": 0.4619289340101523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "MachineOperand", "::"], "ground_truth": ["MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter100", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11798, "Length": 290, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>elTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "A", "(", "getThe<ISA_LIT>64Target", "(", ")"], "ground_truth": [")", ";"], "File": "MipsAsmPrinter", "Func": "LLVMInitializeMipsAsmPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11799, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "Result", ";", "for", "(", "uint64_t", "Byte", "=", "<NUM_LIT>", ",", "End", "=", "PltContents", ".", "size", "(", ")", ";", "Byte", "+", "<NUM_LIT>", "<", "End", ";", ")", "{", "if", "(", "PltContents", "[", "Byte", "]", "==", "<NUM_LIT>", "&&", "PltContents", "[", "Byte", "+", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "uint32_t", "Imm", "=", "<STR_LIT>", "::", "read32le", "(", "PltContents", ".", "data", "(", ")", "+", "Byte", "+", "<NUM_LIT>", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "PltSectionVA", "+", "Byte", ",", "GotPltSectionVA", "+", "Imm", ")", ")", ";", "Byte", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "PltContents", "[", "Byte", "]", "==", "<NUM_LIT>", "&&", "PltContents", "[", "Byte", "+", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "uint32_t", "Imm", "=", "<STR_LIT>", "::", "read32le", "(", "PltContents", ".", "data"], "ground_truth": ["(", ")", "+", "Byte", "+", "<NUM_LIT>", ")", ";"], "File": "X86MCTargetDesc13", "Func": "findX86PltEntries", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11800, "Length": 135, "Cover_Rate": 0.6852791878172588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableUnalignedScalarMem", "(", ")", "const", "{", "return"], "ground_truth": ["EnableUnalignedScalarMem", ";"], "File": "RISCVSubtarget (2)", "Func": "enableUnalignedScalarMem", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11801, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_viwdupq_m_n_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__c"], "ground_truth": [",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_viwdupq_x_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11802, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "expandDiv", "(", "Inst", ",", "IDLoc", ",", "Out", ",", "STI", ",", "true", ",", "false", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "return", "expandTrunc", "(", "Inst", ",", "false", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "return", "expandTrunc", "(", "Inst", ",", "true", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "return", "expandTrunc", "(", "Inst", ",", "true", ",", "true", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "return", "expandUlh", "(", "Inst", ",", "true", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "return", "expandUlh", "(", "Inst", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "return", "expandUlw", "(", "Inst", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "return", "expandAliasImmediate", "(", "Inst", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int64_t", "ImmValue", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "return", "MER_NotAMacro", ";", "return", "expandAliasImmediate", "(", "Inst", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "}", "return", "MER_NotAMacro", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int64_t", "ImmValue", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "return", "MER_NotAMacro", ";", "return", "expandAliasImmediate", "(", "Inst", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "}", "return", "MER_NotAMacro", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "expandRotation", "(", "Inst", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "MipsAsmParser37", "Func": "tryExpandInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11803, "Length": 407, "Cover_Rate": 0.33916666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeSrcOp", "(", "OPW32"], "ground_truth": [",", "Val", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AV_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11804, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_s8", "(", "int8x8_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vreinterpret_p16_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11805, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ompactRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARCompactRegisterInfo", "Func": "getFrameRegister", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11806, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "containsVCTP", "(", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "Insts", ",", "isVCTP"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops11", "Func": "containsVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11807, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_nmacc_pd"], "ground_truth": ["(", "__m256d", "__A", ",", "__m256d", "__B", ",", "__m256d", "__C", ")", "{"], "File": "fma4intrin", "Func": "_mm256_nmacc_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11808, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolRefExpr", "::", "VariantKind", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLVP", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_TLVP", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_SECREL", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSLD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSLDM", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_DTPOFF", ";", "break", ";"], "File": "X86MCInstLower102", "Func": "LowerSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11809, "Length": 182, "Cover_Rate": 0.37448559670781895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>InstrInfo", "::", "getCompoundCandidateGroup", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "DstReg", ",", "SrcReg", ",", "Src1Reg", ",", "Src2Reg", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "isIntRegForSubInst", "(", "Src2Reg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "SrcReg", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "||", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", "==", "DstReg", "||", "<STR_LIT>", "==", "DstReg", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Src1Reg", ")", "&&", "(", "<STR_LIT>", "=="], "ground_truth": ["Src1Reg", "||", "<STR_LIT>", "==", "Src1Reg", ")", ")", "return", "<STR_LIT>", ";"], "File": "HexagonInstrInfo3", "Func": "getCompoundCandidateGroup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11810, "Length": 434, "Cover_Rate": 0.8250950570342205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_PAIRED_FLOAT", "&&", "PAIRED_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", "&&", "!", "FLOAT128_IEEE_P"], "ground_truth": ["(", "mode", ")", ")", "return", "true", ";"], "File": "rs60007", "Func": "rs6000_vector_mode_supported_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11811, "Length": 37, "Cover_Rate": 0.8809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m64", ")", "(", "__v2sf", ")", "{", "__A"], "ground_truth": [",", "<NUM_LIT>", "}", ";"], "File": "mm3dnow", "Func": "_m_from_float", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11812, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", "."], "ground_truth": ["second", ";"], "File": "XCoreSelectionDAGInfo20", "Func": "EmitTargetCodeForMemcpy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11813, "Length": 161, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Vec", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";", "}", "}", "if", "(", "(", "Vec", ".", "isUndef", "(", ")", "||", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "SubVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "VecSrc", "=", "peekThroughBitcasts", "(", "Vec", ")", ";", "SDValue", "SubVecSrc", "=", "peekThroughBitcasts", "(", "SubVec", ")", ";", "MVT", "VecSrcSVT", "=", "VecSrc", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "MVT", "SubVecSrcSVT", "=", "SubVecSrc", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", "||", "VecSrcSVT", "==", "SubVecSrcSVT", ")", "{", "MVT", "NewOpVT", ";", "SDValue", "NewIdx", ";", "unsigned", "NumElts", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "EltSizeInBits", "=", "OpVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "EltSizeInBits", "%", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Scale", "=", "EltSizeInBits", "/", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", ";", "NewOpVT", "=", "<STR_LIT>", "(", "SubVecSrcSVT", ",", "NumElts", "*", "Scale", ")", ";", "NewIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "*", "Scale", ",", "dl", ")", ";", "}", "else", "if", "(", "(", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", "%", "EltSizeInBits", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Scale", "=", "SubVecSrcSVT", ".", "getSizeInBits", "(", ")", "/", "EltSizeInBits", ";", "if", "(", "(", "IdxVal", "%", "Scale", ")", "==", "<NUM_LIT>", ")", "{", "NewOpVT", "=", "<STR_LIT>", "(", "SubVecSrcSVT", ",", "NumElts", "/", "Scale", ")", ";", "NewIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "/", "Scale", ",", "dl", ")", ";", "}", "}", "if", "(", "NewIdx", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "NewOpVT", ")", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getBitcast", "(", "NewOpVT", ",", "VecSrc", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewOpVT", ",", "Res", ",", "SubVecSrc", ",", "NewIdx", ")", ";", "return", "DAG", ".", "getBitcast", "(", "OpVT", ",", "Res", ")", ";", "}", "}", "}", "if", "(", "(", "IdxVal", "==", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "&&", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "SubVecVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", "{", "if", "(", "isNullConstant", "(", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "SubVec2", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "SubVec2", ",", "SubVec", "}", ";", "if", "(", "SDValue", "Fold", "=", "combineConcatVectorOps", "(", "dl", ",", "OpVT", ",", "Ops", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Fold", ";", "if", "(", "!", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "Vec", ".", "hasOneUse", "(", ")", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getUNDEF"], "ground_truth": ["(", "OpVT", ")", ",", "SubVec2", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering202", "Func": "combineInsertSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11814, "Length": 450, "Cover_Rate": 0.42938931297709926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "c6x_function_value_regno_p", "(", "const", "unsigned", "int"], "ground_truth": ["regno", ")", "{"], "File": "c6x", "Func": "c6x_function_value_regno_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11815, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinVectorRegisterBitWidth", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64TargetTransformInfo", "Func": "getMinVectorRegisterBitWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11816, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "CallOpcode", ")", ".", "addOperand", "(", "CallTargetMCOp", ")", ")", ";", "}", "auto", "&", "Ctx", "=", "OutStreamer", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "MILabel", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", ".", "emitLabel", "(", "MILabel", ")", ";", "SM", ".", "recordStatepoint", "(", "*", "MILabel", ",", "MI"], "ground_truth": [")", ";"], "File": "AArch64AsmPrinter1", "Func": "LowerSTATEPOINT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11817, "Length": 82, "Cover_Rate": 0.3241106719367589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvttpd2dq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvttpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11818, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVISrcF16", "(", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUAsmParser1", "Func": "isVISrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11819, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Worklist", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "Worklist", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "N", "->", "hasOneUse", "(", ")", "&&", "Opcode", "==", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", ")", "continue", ";", "if", "(", "RootWeights", ".", "count", "(", "N", ")", ")", "continue", ";", "RootWeights", "[", "N", "]", "=", "-", "<NUM_LIT>", ";", "}", "RootWeights", "[", "BasePtr", ".", "getNode", "(", ")", "]", "=", "-", "<NUM_LIT>", ";", "SDValue", "NewBasePtr", "=", "balanceSubTree", "(", "BasePtr", ".", "getNode", "(", ")", ",", "true", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewBasePtr", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "N", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewBasePtr", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "HexagonISelDAGToDAG16", "Func": "rebalanceAddressTrees", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11820, "Length": 177, "Cover_Rate": 0.427536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LaneStart", "=", "l", "*", "NumLaneElems", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElems", ";", "++", "i", ")", "{", "int", "Idx", "=", "SVOp", "->", "getMaskElt", "(", "i", "+", "LaneStart", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}", "int", "Input", "=", "Idx", "/", "NumLaneElems", ";", "Idx", "-=", "Input", "*", "NumLaneElems", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "<NUM_LIT>", ";", "OpNo", "<", "array_lengthof", "(", "InputUsed", ")", ";", "++", "OpNo", ")", "{", "if", "(", "InputUsed", "[", "OpNo", "]", "==", "Input", ")", "break", ";", "if", "(", "InputUsed", "[", "OpNo", "]", "<", "<NUM_LIT>", ")", "{", "InputUsed", "[", "OpNo", "]", "=", "Input", ";", "break", ";", "}", "}", "if", "(", "OpNo", ">=", "array_lengthof", "(", "InputUsed", ")", ")", "{", "UseBuildVector", "=", "true", ";", "break", ";", "}", "Mask", ".", "push_back", "(", "Idx", "+", "OpNo", "*", "NumLaneElems", ")", ";", "}", "if", "(", "UseBuildVector", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SVOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElems", ";", "++", "i", ")", "{", "int", "Idx", "=", "SVOp", "->", "getMaskElt", "(", "i", "+", "LaneStart", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "{", "SVOps", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "continue", ";", "}", "int", "Input", "=", "Idx", "/", "NumElems", ";", "Idx", "-=", "Input", "*", "NumElems", ";", "SVOps", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "SVOp", "->", "getOperand", "(", "Input", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "Idx", ")", ")", ")", ";", "}", "Output", "[", "l", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "SVOps", ")", ";", "}", "else", "if", "(", "InputUsed", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "Output", "[", "l", "]", "=", "DAG", ".", "getUNDEF", "(", "NVT", ")", ";", "}", "else", "{", "SDValue", "Op0", "=", "Extract128BitVector", "(", "SVOp", "->", "getOperand", "(", "InputUsed", "[", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ")", ",", "(", "InputUsed", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "*", "NumLaneElems", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Op1", "=", "(", "InputUsed", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "?", "DAG", ".", "getUNDEF", "(", "NVT", ")", ":", "Extract128BitVector", "(", "SVOp", "->", "getOperand", "(", "InputUsed", "[", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ")", ",", "(", "InputUsed", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "*", "NumLaneElems", ",", "DAG", ",", "dl", ")", ";", "Output", "[", "l", "]", "=", "DAG", ".", "getVectorShuffle", "(", "NVT", ",", "dl", ",", "Op0", ",", "Op1", ",", "&", "Mask"], "ground_truth": ["[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerVECTOR_SHUFFLE_256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11821, "Length": 403, "Cover_Rate": 0.7008695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction"], "ground_truth": ["&", "MF", ")", "const", "{"], "File": "VERegisterInfo", "Func": "getFrameRegister", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11822, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "BitWidth", "=", "N1", ".", "getValueSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "Log2_32", "(", "BitWidth", ")", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "SimplifyDemandedBits", "(", "N1", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering131", "Func": "combineBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11823, "Length": 73, "Cover_Rate": 0.7849462365591398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "unsigned", "Reg", ",", "MCExpr", "const", "*", "Imm", ",", "SMLoc", "const", "&", "S", ",", "SMLoc", "const", "&", "E", ")", ":", "Kind", "(", "k_Memri", ")", ",", "RegImm", "(", "{", "Reg", ",", "Imm", ")", ",", "Start", "(", "S", ")", ","], "ground_truth": ["End", "(", "E", ")", "{"], "File": "AVRAsmParser19", "Func": "AVROperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11824, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->"], "ground_truth": ["getMemOperand", "(", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11825, "Length": 105, "Cover_Rate": 0.5898876404494382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{", "return", "false", ";", "}", "RegWidth", "++"], "ground_truth": [";"], "File": "AMDGPUAsmParser13", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11826, "Length": 169, "Cover_Rate": 0.689795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "{", "if", "(", "Kind", "==", "VK_<ISA_LIT>_PCREL_LO", "&&", "evaluatePCRelLo", "(", "Res", ",", "Layout", ",", "Fixup", ")", ")", "return", "true", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ")", "return", "false", ";", "if", "(", "Res", ".", "getSymA", "(", ")", "&&", "Res", ".", "getSymB", "(", ")", ")", "{", "switch", "(", "getKind", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "VK_<ISA_LIT>_LO", ":", "case", "VK_<ISA_LIT>_HI", ":", "case", "VK_<ISA_LIT>_PCREL_LO", ":", "case", "VK_<ISA_LIT>_PCREL_HI"], "ground_truth": [":"], "File": "RISCVMCExpr20", "Func": "evaluateAsRelocatableImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11827, "Length": 97, "Cover_Rate": 0.782258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AttrEmitter", "=", "new", "AsmAttributeEmitter", "(", "OutStreamer", ")", ";", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "<STR_LIT>", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU"], "ground_truth": [")", "{"], "File": "ARMAsmPrinter32", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11828, "Length": 161, "Cover_Rate": 0.32790224032586557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "A", "=", "Set", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "unsigned", "ShaderType", "=", "ShaderType", "::", "COMPUTE", ";", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "Str", ".", "getAsInteger", "(", "<NUM_LIT>"], "ground_truth": [",", "ShaderType", ")", ";"], "File": "SITypeRewriter8", "Func": "runOnFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11829, "Length": 48, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MB", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "HFI", "=", "*", "HST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "BP", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "HFI", ".", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "BP", ")", ";", "int", "RealOffset", "=", "Offset", "+", "MI", ".", "getOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "IsKill", "=", "false", ";", "unsigned", "Opc", "=", "MI"], "ground_truth": [".", "getOpcode", "(", ")", ";"], "File": "HexagonRegisterInfo13", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11830, "Length": 129, "Cover_Rate": 0.3644067796610169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "<STR_LIT>", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "SrcImm", "==", "Src0", ")", "{", "if", "(", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "NewImm", "=", "<NUM_LIT>", ";", "}", "if", "(", "NewImm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcReg", "->", "isReg", "(", ")", "&&", "SrcReg", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Dest", "->", "getReg", "(", ")", ",", "false", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SrcImm", "->", "setImm", "(", "NewImm"], "ground_truth": [")", ";"], "File": "SIShrinkInstructions4", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11831, "Length": 303, "Cover_Rate": 0.5894941634241245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "["], "ground_truth": ["<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vqtbl2q_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11832, "Length": 38, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "expand_and", "(", "SImode", ",", "fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "expand_and", "(", "SImode", ",", "cxt", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ")", ";", "emit_insn", "(", "gen_flush", "(", "SImode", ",", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "if", "(", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC", "&&", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA2", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA4", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA7", "&&", "sparc_cpu", "!=", "PROCESSOR_M8", ")", "emit_insn", "(", "gen_flush"], "ground_truth": ["(", "SImode", ",", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "sparc", "Func": "sparc32_initialize_trampoline", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11833, "Length": 172, "Cover_Rate": 0.5548387096774193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Bits", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "FP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "return", "FP", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex"], "ground_truth": ["(", "FrameIdx", ",", "PtrVT", ")", ";"], "File": "PPCISelLowering54", "Func": "LowerSINT_TO_FP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11834, "Length": 166, "Cover_Rate": 0.3905882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "tilepro_issue_rate", "(", "void", ")", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "tilepro", "Func": "tilepro_issue_rate", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11835, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_maskz_cvttph_epi32", "(", "__mmask8", "__A", ",", "__m128h", "__B", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvttph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11836, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "emitStackMaps", "(", "SM"], "ground_truth": [")", ";"], "File": "AArch64AsmPrinter43", "Func": "EmitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11837, "Length": 22, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printFU", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "OS", ")", "{", "int", "fuOp", "=", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getImm", "(", ")", ";", "OS", "<<", "UnitStrings", "[", "fuOp", ">>", "<NUM_LIT>", "]", ";", "OS", "<<", "(", "IS_BSIDE", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "if", "(", "ST", ".", "enablePostRAScheduler", "(", ")", ")", "{", "if", "(", "fuOp", "&", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", ";", "}", "return", ";", "}", "if", "(", "fuOp", "&", "<NUM_LIT>", ")", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "TMS320C64XAsmPrinter", "Func": "printFU", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11838, "Length": 111, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ","], "ground_truth": ["Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{"], "File": "CAHPTargetMachine", "Func": "getEffectiveRelocModel", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11839, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "ParseOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "OperandMatchResultTy", "GotShift", "=", "ParseShiftExtend", "(", "Operands", ")", ";", "if", "(", "GotShift", "!=", "MatchOperand_NoMatch", ")", "return", "GotShift", ";", "uint32_t", "NumLanes", "=", "<NUM_LIT>", ";", "OperandMatchResultTy", "GotReg", "=", "ParseRegister", "(", "Operands", ",", "NumLanes", ")", ";", "assert", "(", "GotReg", "!=", "MatchOperand_ParseFail", "&&", "<STR_LIT>", ")", ";", "if", "(", "GotReg", "==", "MatchOperand_Success", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ParseNEONLane", "(", "Operands", ",", "NumLanes", ")", ";", "else", "return", "MatchOperand_Success", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Colon", ":", "{", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "const", "MCExpr", "*", "ImmVal", "=", "<NUM_LIT>", ";", "if", "(", "ParseImmediate", "(", "ImmVal", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Hash", ":", "{", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "const", "MCExpr", "*", "ImmVal", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseImmediate", "(", "ImmVal", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "Loc", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "ParseOperand", "(", "Operands"], "ground_truth": [",", "Mnemonic", ")", ";"], "File": "AArch64AsmParser13", "Func": "ParseOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11840, "Length": 398, "Cover_Rate": 0.961352657004831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "doesNotRecurse", "(", ")", ")", "return", "TargetInstrInfo", "::", "canFoldCopy", "(", "MI", ",", "FoldIdx", ")", ";", "Register", "FoldReg", "=", "MI", ".", "getOperand", "(", "FoldIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "FoldReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "FoldReg", ")", ")", "return", "TargetInstrInfo", "::", "canFoldCopy", "(", "MI", ",", "FoldIdx", ")", ";", "if", "(", "FoldReg", ".", "isVirtual", "(", ")", ")", "{", "const", "auto", "*", "RC", "=", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", "."], "ground_truth": ["getRegClass", "(", "FoldReg", ")", ";"], "File": "MOSInstrInfo", "Func": "canFoldCopy", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11841, "Length": 96, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "AM", ".", "BaseOffs", "!=", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasP9Vector", "(", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseOffs", "<=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "||", "AM", ".", "BaseOffs", ">=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale"], "ground_truth": [")", "{"], "File": "PPCISelLowering100", "Func": "isLegalAddressingMode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11842, "Length": 68, "Cover_Rate": 0.46258503401360546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "("], "ground_truth": [")", ";"], "File": "SystemZTargetMachine", "Func": "getInstrInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11843, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_move_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U"], "ground_truth": [",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm_mask_move_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11844, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint16_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "W", ";", "++", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "BV", "=", "RC", "[", "i", "]", ";", "if", "(", "BV", ".", "is", "(", "<NUM_LIT>", ")", "||", "BV", ".", "is", "(", "<NUM_LIT>", ")", ")", "continue", ";", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "HexagonGenInsert (2)", "Func": "isConstant", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11845, "Length": 52, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi8", "(", "__q15", ",", "__q14", ",", "__q13", ",", "__q12", ",", "__q11", ",", "__q10", ",", "__q09", ",", "__q08", ",", "__q07", ","], "ground_truth": ["__q06", ",", "__q05", ",", "__q04", ",", "__q03", ",", "__q02", ",", "__q01", ",", "__q00", ")", ";"], "File": "emmintrin", "Func": "_mm_setr_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11846, "Length": 36, "Cover_Rate": 0.3564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CSD", ")", "return", "false", ";", "ShiftVal", "=", "CSD", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftVal", ">", "<NUM_LIT>", ")", "return", "false", ";", "Ext", "=", "getExtendTypeForNode", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Ext", "==", "<STR_LIT>", ")", "return", "false", ";", "Reg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Ext", "=", "getExtendTypeForNode", "(", "N", ")", ";", "if", "(", "Ext", "==", "<STR_LIT>", ")", "return", "false", ";", "Reg", "=", "N", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectArithExtendedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11847, "Length": 88, "Cover_Rate": 0.3697478991596639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo1", ",", "<NUM_LIT>", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo1", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "SDValue", "AddHiArgs", "[", "]", "=", "{", "SDValue", "(", "Hi0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Hi1", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "AddLo", ",", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "AddHi", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ","], "ground_truth": ["AddHiArgs", ")", ";"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11848, "Length": 156, "Cover_Rate": 0.3035019455252918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "StackOffset", "&", "SVEStackSize", "=", "getSVEStackSize", "(", "MF", ")", ";", "if", "(", "CombineSPBump", ")", "{", "assert", "(", "!", "SVEStackSize", "&&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "NumBytes", "+", "(", "int64_t", ")", "AfterCSRPopSize", ",", "<STR_LIT>", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "if", "(", "NeedsWinCFI", "&&", "HasWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "StackOffset", "DeallocateBefore", "=", "{", "}", ",", "DeallocateAfter", "=", "SVEStackSize", ";", "MachineBasicBlock", "::", "iterator", "RestoreBegin", "=", "LastPopI", ",", "RestoreEnd", "=", "LastPopI", ";", "if", "(", "AFI", "->", "getSVECalleeSavedStackSize", "(", ")", ")", "{", "RestoreBegin", "=", "std", "::", "prev", "(", "RestoreEnd", ")", ";", ";", "while", "(", "IsSVECalleeSave", "(", "RestoreBegin", ")", "&&", "RestoreBegin", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "RestoreBegin", ";", "++", "RestoreBegin", ";", "assert", "(", "IsSVECalleeSave", "(", "RestoreBegin", ")", "&&", "IsSVECalleeSave", "(", "std", "::", "prev", "(", "RestoreEnd", ")", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "OffsetToFirstCalleeSaveFromSP", "=", "MFI", ".", "getObjectOffset", "(", "AFI", "->", "getMaxSVECSFrameIndex", "(", ")", ")", ";", "StackOffset", "OffsetToCalleeSavesFromSP", "=", "StackOffset", "(", "OffsetToFirstCalleeSaveFromSP", ",", "<STR_LIT>", ")", "+", "SVEStackSize", ";", "DeallocateBefore", "=", "OffsetToCalleeSavesFromSP", ";", "DeallocateAfter", "=", "SVEStackSize", "-", "DeallocateBefore", ";", "}", "if", "(", "SVEStackSize", ")", "{", "if", "(", "AFI", "->", "isStackRealigned", "(", ")", ")", "{", "if", "(", "AFI", "->", "getSVECalleeSavedStackSize", "(", ")", ")", "emitFrameOffset", "(", "MBB", ",", "RestoreBegin", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "-", "SVEStackSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "if", "(", "AFI", "->", "getSVECalleeSavedStackSize", "(", ")", ")", "{", "emitFrameOffset", "(", "MBB", ",", "RestoreBegin", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "NumBytes", ",", "<STR_LIT>", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "NumBytes", "=", "<NUM_LIT>", ";", "}", "emitFrameOffset", "(", "MBB", ",", "RestoreBegin", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DeallocateBefore", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "emitFrameOffset", "(", "MBB", ",", "RestoreEnd", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DeallocateAfter", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "bool", "RedZone", "=", "canUseRedZone", "(", "MF", ")", ";", "if", "(", "RedZone", "&&", "AfterCSRPopSize", "==", "<NUM_LIT>", ")", "return", ";", "bool", "NoCalleeSaveRestore", "=", "PrologueSaveSize", "==", "<NUM_LIT>", ";", "int64_t", "StackRestoreBytes", "=", "RedZone", "?", "<NUM_LIT>", ":", "NumBytes", ";", "if", "(", "NoCalleeSaveRestore", ")", "StackRestoreBytes", "+=", "AfterCSRPopSize", ";", "bool", "Done", "=", "NoCalleeSaveRestore", "||", "AfterCSRPopSize", "==", "<NUM_LIT>", ";", "if", "(", "Done", ")", "adaptForLdStOpt", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastPopI", ")", ";", "emitFrameOffset", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "StackRestoreBytes", ",", "<STR_LIT>", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "if", "(", "Done", ")"], "ground_truth": ["{"], "File": "AArch64FrameLowering16", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11849, "Length": 476, "Cover_Rate": 0.35495898583146906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitRRR", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DstReg", ",", "SrcReg", ",", "TrgReg", ",", "SMLoc", "(", ")"], "ground_truth": [",", "STI", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitAddu", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11850, "Length": 21, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Use32BitInsts", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ";", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "(", "Mask", ">>", "<NUM_LIT>", ")", "&", "UINT16_MAX", ";", "if", "(", "Use32BitInsts", ")", "{", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", ";", "SDValue", "ANDIVal", ",", "ANDISVal", ";", "if", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "ANDIVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "Res", ",", "dl", ")", ",", "getI32Imm", "(", "ANDIMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "ANDISVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "Res", ",", "dl", ")", ",", "getI32Imm", "(", "ANDISMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "ANDIVal", ")", "Res", "=", "ANDISVal", ";", "else", "if", "(", "!", "ANDISVal", ")", "Res", "=", "ANDIVal", ";", "else", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "ANDIVal", ",", "dl", ")", ",", "ANDISVal", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "selectI64ImmInstrCount", "(", "Mask", ")", "+", "<NUM_LIT>", ";", "SDValue", "MaskVal", "=", "SDValue", "(", "selectI64Imm", "(", "CurDAG", ",", "dl", ",", "Mask", ")", ",", "<NUM_LIT>", ")", ";", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExtendToInt64", "(", "Res", ",", "dl", ")"], "ground_truth": [",", "MaskVal", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG10", "Func": "Select64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11851, "Length": 277, "Cover_Rate": 0.33213429256594723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Copy", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "HasRet", "=", "false", ";", "for", "(", "SDNode", "*", "Node", ":", "Copy", "->", "uses", "(", ")", ")", "{", "if", "(", "Node", "->", "getOpcode", "(", ")"], "ground_truth": ["!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "ARM64ISelLowering", "Func": "isUsedByReturnOnly", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11852, "Length": 101, "Cover_Rate": 0.5674157303370787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Tag", "=", "CTy", "->", "getTag", "(", ")", ";", "if", "(", "Tag", "!=", "dwarf", "::", "DW_TAG_structure_type", "||", "CTy", "->", "isForwardDecl", "(", ")", ")", "return", ";", "const", "DINodeArray", "Elements", "=", "CTy", "->", "getElements", "(", ")", ";", "for", "(", "const", "auto", "*", "Element", ":", "Elements", ")", "{", "const", "auto", "*", "MemberType", "=", "cast", "<", "DIDerivedType", ">", "(", "Element", ")", ";", "visitTypeEntry", "(", "MemberType", "->", "getBaseType", "(", ")", ")", ";", "}", "visitTypeEntry", "(", "OrigTy", ",", "TypeId", ",", "false", ","], "ground_truth": ["false", ")", ";"], "File": "BTFDebug1", "Func": "visitMapDefType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11853, "Length": 79, "Cover_Rate": 0.37264150943396224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "I", ":", "Incomings", ")", "{", "User", "*", "Store", "=", "createTileStore", "(", "I", ",", "I8Ptr", ")", ";", "for", "(", "Use", "&", "U", ":", "I", "->", "uses", "(", ")", ")", "{", "User", "*", "V", "=", "U", ".", "getUser", "(", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "V", "==", "Store", ")", "continue", ";", "replaceWithTileLoad", "(", "U", ","], "ground_truth": ["I8Ptr", ")", ";"], "File": "X86LowerAMXType", "Func": "updatePhiIncomings", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11854, "Length": 66, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "setHasWinCFI", "(", "false", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "STI", ".", "is64Bit", "(", ")", "||", "!", "MF", ".", "hasEHFunclets", "(", ")", "||", "classifyEHPersonality", "(", "F", ".", "getPersonalityFn", "(", ")", ")", "!=", "EHPersonality", "::", "MSVC_CXX", ")", "return", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "int64_t", "MinFixedObjOffset", "=", "-", "SlotSize", ";", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "MinFixedObjOffset", "=", "std", "::", "min", "(", "MinFixedObjOffset", ",", "MFI", ".", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "WinEHTryBlockMapEntry", "&", "TBME"], "ground_truth": [":", "EHInfo", ".", "TryBlockMap", ")", "{"], "File": "X86FrameLowering101", "Func": "processFunctionBeforeFrameFinalized", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11855, "Length": 121, "Cover_Rate": 0.36890243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegNumber", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "PPCAsmParser (2)", "Func": "isRegNumber", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11856, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SignExtend", "<", "<NUM_LIT>", ",", "u32", ">", "("], "ground_truth": ["this", "->", "storage", ")", ";"], "File": "operand", "Func": "Relative32", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11857, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pavgusb", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pavgusb", "(", "(", "__v8qi", ")", "__A", ",", "("], "ground_truth": ["__v8qi", ")", "__B", ")", ";"], "File": "mm3dnow", "Func": "_m_pavgusb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11858, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_WINDOWED_ABI", ")", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>"], "ground_truth": [")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";"], "File": "xtensa4", "Func": "xtensa_setup_frame_addresses", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11859, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumInstr", "=", "<NUM_LIT>", ";", "const", "MachineFunction", "*", "MF", "=", "From", ".", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "MBBI", "(", "&", "From", ")", ",", "ToI", "(", "&", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "return", "true", ";", "}", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "{", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "("], "ground_truth": [")", ".", "getMCAsmInfo", "(", ")", ";"], "File": "SIInsertSkips10", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11860, "Length": 179, "Cover_Rate": 0.6485507246376812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "aarch64_expand_sve_dupq", "(", "rtx", "target", ",", "machine_mode", "mode", ",", "rtx", "src", ")", "{", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "gcc_assert", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "GET_MODE_INNER", "(", "src_mode", ")", ")", ";", "insn_code", "icode", "=", "(", "BYTES_BIG_ENDIAN", "?", "code_for_aarch64_vec_duplicate_vq_be", "(", "mode", ")", ":", "code_for_aarch64_vec_duplicate_vq_le", "(", "mode", ")", ")", ";", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "expand_operand", "ops", "[", "<NUM_LIT>", "]", ";", "create_output_operand", "(", "&", "ops", "[", "i", "++", "]", ",", "target", ",", "mode", ")", ";", "create_output_operand", "(", "&", "ops", "[", "i", "++", "]", ",", "src", ",", "src_mode", ")", ";", "if", "(", "BYTES_BIG_ENDIAN"], "ground_truth": [")", "{"], "File": "aarch64", "Func": "aarch64_expand_sve_dupq", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11861, "Length": 96, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_getmant_round_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d"], "ground_truth": ["__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_getmant_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11862, "Length": 35, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AdvSIMDScalar", "::", "isProfitableToTransform", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "isTransformable", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "NumNewCopies", "=", "<NUM_LIT>", ";", "unsigned", "NumRemovableCopies", "=", "<NUM_LIT>", ";", "unsigned", "OrigSrc0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OrigSrc1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src0", "=", "<NUM_LIT>", ",", "SubReg0", ";", "unsigned", "Src1", "=", "<NUM_LIT>", ",", "SubReg1", ";", "if", "(", "!", "MRI", "->", "def_empty", "(", "OrigSrc0", ")", ")", "{", "MachineRegisterInfo", "::", "def_instr_iterator", "Def", "=", "MRI", "->", "def_instr_begin", "(", "OrigSrc0", ")", ";", "assert", "(", "std", "::", "next", "(", "Def", ")", "==", "MRI", "->", "def_instr_end", "(", ")", "&&", "<STR_LIT>", ")", ";", "Src0", "=", "getSrcFromCopy", "(", "&", "*", "Def", ",", "MRI", ",", "SubReg0", ")", ";", "if", "(", "Src0", ")", "--", "NumNewCopies", ";", "if", "(", "Src0", "&&", "MRI", "->", "hasOneNonDBGUse", "(", "OrigSrc0", ")", ")", "++", "NumRemovableCopies", ";", "}", "if", "(", "!", "MRI", "->", "def_empty", "(", "OrigSrc1", ")", ")", "{", "MachineRegisterInfo", "::", "def_instr_iterator", "Def", "=", "MRI", "->", "def_instr_begin", "(", "OrigSrc1", ")", ";", "assert", "(", "std", "::", "next", "(", "Def", ")", "==", "MRI", "->", "def_instr_end", "(", ")", "&&", "<STR_LIT>", ")", ";", "Src1", "=", "getSrcFromCopy", "(", "&", "*", "Def", ",", "MRI", ",", "SubReg1", ")", ";", "if", "(", "Src1", ")", "--", "NumNewCopies", ";", "if", "(", "Src1", "&&", "MRI", "->", "hasOneNonDBGUse", "("], "ground_truth": ["OrigSrc1", ")", ")", "++", "NumRemovableCopies", ";"], "File": "ARM64AdvSIMDScalarPass", "Func": "isProfitableToTransform", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11863, "Length": 226, "Cover_Rate": 0.6420454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "while", "(", "theCurLine", "<", "lineNum", ")", "{", "fstr", ".", "getline", "(", "buff", ",", "<NUM_LIT>", ")", ";", "theCurLine", "++", ";", "}", "return", "buff"], "ground_truth": [";"], "File": "NVPTXAsmPrinter14", "Func": "readLine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11864, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "("], "ground_truth": [")", ";"], "File": "MBlazeRegisterInfo3", "Func": "hasFP", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11865, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_RegMask", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_RegMask", ";", "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "default", ":", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "return", "CSR_64_RegMask", ";", "}", "if", "(", "Is64Bit"], "ground_truth": [")", "{"], "File": "X86RegisterInfo37", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11866, "Length": 163, "Cover_Rate": 0.740909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HRI", "=", "*", "HST", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SP", "=", "HRI", ".", "getStackRegister", "(", ")", ";", "MachineInstr", "*", "RetI", "=", "getReturn", "(", "MBB", ")", ";", "unsigned", "RetOpc", "=", "RetI", "?", "RetI", "->", "getOpcode", "(", ")", ":", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "InsertPt", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "InsertPt", "->", "getDebugLoc", "(", ")", ";", "else", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "DL", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RetOpc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "RetOpc", "==", "<STR_LIT>", "||", "RetOpc", "==", "<STR_LIT>", "||", "RetOpc", "==", "<STR_LIT>", "||", "RetOpc", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "RetI", ";", "++", "It", ";", "while", "(", "It", "!=", "MBB", ".", "end", "(", ")", ")", "{", "if", "(", "!", "It", "->", "isLabel", "(", ")", ")", "It", "=", "MBB", ".", "erase", "(", "It", ")", ";", "else", "++", "It", ";", "}", "return", ";", "}", "bool", "NeedsDeallocframe", "=", "true", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "InsertPt", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevIt", "=", "std", "::", "prev", "(", "InsertPt", ")", ";", "unsigned", "COpc", "=", "PrevIt", "->", "getOpcode", "(", ")", ";", "if", "(", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", "||", "COpc", "==", "<STR_LIT>", ")", "NeedsDeallocframe", "=", "false", ";", "}", "if", "(", "!", "NeedsDeallocframe", ")", "return", ";", "if", "(", "RetOpc", "!=", "<STR_LIT>", "||", "DisableDeallocRet", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "NewOpc", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonFrameLowering11", "Func": "insertEpilogueInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11867, "Length": 336, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRegisterBitWidthUpperBound", "(", "bool", "Vector", ")"], "ground_truth": ["{"], "File": "AMDGPUTargetTransformInfo33", "Func": "getRegisterBitWidthUpperBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11868, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "<STR_LIT>", "||", "CopyVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "llvm_report_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "CopyVT", "=", "<STR_LIT>", ";", "}", "SDValue", "Val", ";", "if", "(", "Is64Bit", "&&", "CopyVT", ".", "isVector", "(", ")", "&&", "CopyVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CopyVT", ",", "Val", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "InVals", ".", "push_back", "("], "ground_truth": ["Val", ")", ";"], "File": "X86ISelLowering94", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11869, "Length": 343, "Cover_Rate": 0.7086776859504132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "Register", "(", ")"], "ground_truth": [";"], "File": "SIOptimizeExecMasking", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11870, "Length": 88, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Flags", ".", "IsFunc", "="], "ground_truth": ["V", ";"], "File": "SPIRVDuplicatesTracker", "Func": "setIsFunc", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11871, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";", "Arg", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";", "}", "else", "Arg", "=", "ArgDescriptor", "::", "createStack", "(", "A", "->", "StackOffset", ")", ";", "if", "(", "A", "->", "Mask", ")", "Arg", "=", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "A", "->", "Mask", ".", "getValue", "(", ")", ")", ";", "MFI", "->", "NumUserSGPRs", "+=", "UserSGPRs", ";", "MFI", "->", "NumSystemSGPRs", "+=", "SystemSGPRs", ";", "return", "false", ";", "}", ";", "if", "(", "YamlMFI", ".", "ArgInfo", "&&", "(", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentBuffer", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentBuffer", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "DispatchPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "QueuePtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "QueuePtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "KernargSegmentPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "KernargSegmentPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchID", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "DispatchID", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "FlatScratchInit", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "FlatScratchInit", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentSize", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDX", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDX", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDY", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDY", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDZ", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDZ", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupInfo", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupInfo", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentWaveByteOffset", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitArgPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "ImplicitArgPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitBufferPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "ImplicitBufferPtr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->"], "ground_truth": ["WorkItemIDX", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDX", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDY", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDY", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDZ", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDZ", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetMachine59", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11872, "Length": 448, "Cover_Rate": 0.4349514563106796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "XformM5ToU5Imm", "(", "signed", "Imm", ",", "SDLoc", "DL", ")", "{", "assert", "(", "(", "Imm", ">=", "-", "<NUM_LIT>", "&&"], "ground_truth": ["Imm", "<=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG", "Func": "XformM5ToU5Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11873, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_maskmovq", "(", "__m64", "__A", ",", "__m64", "__N", ",", "char", "*", "__P", ")", "{", "_mm_maskmove_si64", "(", "__A", ",", "__N"], "ground_truth": [",", "__P", ")", ";"], "File": "xmmintrin5", "Func": "_m_maskmovq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11874, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "space_allocated", "=", "fi", ".", "arg_size", "+", "fi", ".", "reg_size", "+", "fi", ".", "local_size", "+", "fi", ".", "outbound_size", "+", "fi", ".", "pad_outbound", "+", "fi", ".", "pad_local", "+", "fi", ".", "pad_reg", ";", "if", "(", "TARGET_CG_DATA", ")", "{", "rtx", "x", ";", "x", "=", "DECL_RTL", "(", "current_function_decl", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", ";", "if", "(", "mcore_current_function_name", ")", "free", "(", "mcore_current_function_name", ")", ";", "mcore_current_function_name", "=", "xstrdup", "(", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "ASM_OUTPUT_CG_NODE", "(", "asm_out_file", ",", "mcore_current_function_name", ",", "space_allocated", ")", ";", "if", "(", "current_function_calls_alloca", ")", "ASM_OUTPUT_CG_EDGE", "(", "asm_out_file", ",", "mcore_current_function_name", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "mcore_current_function_name", ",", "fi", ".", "arg_size", ",", "fi", ".", "reg_size", ",", "fi", ".", "reg_mask", ",", "fi", ".", "local_size", ",", "fi", ".", "outbound_size", ",", "frame_pointer_needed", ")", ";", "}", "if", "(", "mcore_naked_function_p", "(", ")", ")", "return", ";", "output_stack_adjust", "(", "-", "<NUM_LIT>", ",", "fi", ".", "growth", "[", "growth", "++", "]", ")", ";", "if", "(", "fi", ".", "arg_size", "!=", "<NUM_LIT>", "&&", "current_function_pretend_args_size", "==", "<NUM_LIT>", ")", "{", "int", "offset", ";", "int", "rn", "=", "FIRST_PARM_REG", "+"], "ground_truth": ["NPARM_REGS", "-", "<NUM_LIT>", ";"], "File": "mcore3", "Func": "mcore_expand_prolog", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11875, "Length": 198, "Cover_Rate": 0.3384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "addf32ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11876, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "for", "(", "auto", "FlagSet", ":", "AddrModesMap", ".", "at", "(", "<STR_LIT>", ")", ")", "if", "(", "(", "Flags", "&", "FlagSet", ")", "==", "FlagSet", ")", "return", "<STR_LIT>", ";", "for", "(", "auto", "FlagSet", ":", "AddrModesMap", ".", "at", "(", "<STR_LIT>", ")", ")", "if", "(", "(", "Flags", "&", "FlagSet", ")", "=="], "ground_truth": ["FlagSet", ")", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering109", "Func": "getAddrModeForFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11877, "Length": 59, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_uqshl", "(", "uint32_t", "value", ",", "const", "int", "shift", ")", "{", "return", "__builtin_mve_uqshl_si", "(", "value"], "ground_truth": [",", "shift", ")", ";"], "File": "arm", "Func": "mve___arm_uqshl", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11878, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Index", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "VecVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElemsPerChunk", "=", "VecWidth", "/", "VecVT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "getI8Imm", "(", "Index", "/", "NumElemsPerChunk", ","], "ground_truth": ["DL", ")", ";"], "File": "X86ISelDAGToDAG40", "Func": "getInsertVINSERTImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11879, "Length": 41, "Cover_Rate": 0.5616438356164384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstructionSelector", "::", "selectLoadStoreOpCode", "(", "unsigned", "Opc", ",", "unsigned", "RegBank", ",", "unsigned", "Size", ")", "const", "{", "bool", "isStore", "=", "Opc", "==", "TargetOpcode", "::", "G_STORE", ";", "if", "(", "RegBank", "==", "<STR_LIT>", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "Opcodes", ".", "STORE8", ":", "Opcodes", ".", "LOAD8", ";", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "ARMInstructionSelector (2)", "Func": "selectLoadStoreOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11880, "Length": 57, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Desc", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "imm", ")", "!=", "-", "<NUM_LIT>", ")", "{", "++", "ConstantBusUseCount", ";", "}", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "<STR_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRUsed", ")", ";", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "Inst", ",", "OpIdx", ")", ")", "{", "if", "(", "MO", ".", "isReg"], "ground_truth": ["(", ")", ")", "{"], "File": "AMDGPUAsmParser4", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11881, "Length": 173, "Cover_Rate": 0.45526315789473687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "if", "(", "Triple", "(", "TT", ")", ".", "isOSDarwin", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "("], "ground_truth": [")", ")", ";"], "File": "PPCAsmBackend12", "Func": "createPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11882, "Length": 58, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const"], "ground_truth": ["override", "{"], "File": "JVMIRDecorator", "Func": "getAnalysisUsage", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11883, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTAsmPrinter", "::", "printSSECC", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Op", ")", "{", "unsigned", "char", "value", "=", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "assert", "(", "value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "switch", "(", "value", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>"], "ground_truth": [";", "break", ";"], "File": "X86ATTAsmPrinter", "Func": "printSSECC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11884, "Length": 52, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "("], "ground_truth": ["Val", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerCallResult", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11885, "Length": 213, "Cover_Rate": 0.56951871657754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MEM_VOLATILE_P", "(", "memref", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_movsi", "(", "memref", ",", "stack_pointer_rtx", ")", ")", ";", "size", "-=", "mcore_stack_increment", ";", "}", "while", "(", "size", ">", "mcore_stack_increment", ")", ";", "}", "if", "(", "size", ")", "{", "rtx", "insn", ";", "rtx", "val", "=", "GEN_INT", "(", "size", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "nval", "=", "gen_rtx_REG", "(", "SImode"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "mcore", "Func": "output_stack_adjust", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11886, "Length": 63, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateVectorIndex", "(", "unsigned", "Idx", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_VectorIndex", ",", "Ctx"], "ground_truth": [")", ";"], "File": "ARM64AsmParser", "Func": "CreateVectorIndex", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11887, "Length": 31, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MF", ".", "getInfo"], "ground_truth": ["<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "{"], "File": "SIFrameLowering2", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11888, "Length": 34, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_mullox_epi64", "(", "__m512i", "__W"], "ground_truth": [",", "__mmask8", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_mullox_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11889, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ompactRegisterInfo", "::", "getRARegister", "("], "ground_truth": [")", "const", "{"], "File": "ARCompactRegisterInfo", "Func": "getRARegister", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11890, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScopeReg", "=", "buildI32Constant", "(", "Scope", ",", "I", ")", ";", "unsigned", "ScSem", "=", "getMemSemanticsForStorageClass", "(", "GR", ".", "getPointerStorageClass", "(", "Ptr", ")", ")", ";", "unsigned", "MemSemEq", "=", "getMemSemantics", "(", "MemOp", "->", "getSuccessOrdering", "(", ")", ")", "|", "ScSem", ";", "MemSemEqReg", "=", "buildI32Constant", "(", "MemSemEq", ",", "I", ")", ";", "unsigned", "MemSemNeq", "=", "getMemSemantics", "(", "MemOp", "->", "getFailureOrdering", "(", ")", ")", "|", "ScSem", ";", "MemSemNeqReg", "=", "MemSemEq", "==", "MemSemNeq", "?", "MemSemEqReg", ":", "buildI32Constant", "(", "MemSemNeq", ",", "I", ")", ";", "}", "else", "{", "ScopeReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MemSemEqReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MemSemNeqReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "Register", "Cmp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Val", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<ISA_LIT>Type", "*", "SpvValTy", "=", "GR", ".", "get<ISA_LIT>TypeForVReg", "(", "Val", ")", ";", "Register", "ACmpRes", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "bool", "Result", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ACmpRes", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "SpvValTy", ")", ")", ".", "addUse", "(", "Ptr", ")", ".", "addUse", "(", "ScopeReg", ")", ".", "addUse", "(", "MemSemEqReg", ")", ".", "addUse", "(", "MemSemNeqReg", ")", ".", "addUse", "(", "Val", ")", ".", "addUse", "(", "Cmp", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";", "Register", "CmpSuccReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>Type", "*", "BoolTy", "=", "GR", ".", "getOrCreate<ISA_LIT>BoolType", "("], "ground_truth": ["I", ",", "TII", ")", ";"], "File": "SPIRVInstructionSelector1", "Func": "selectAtomicCmpXchg", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11891, "Length": 280, "Cover_Rate": 0.47538200339558573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "DefRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DefTy", ",", "RB", ",", "*", "MRI", ")", ";", "if", "(", "!", "DefRC"], "ground_truth": [")", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11892, "Length": 106, "Cover_Rate": 0.53, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "OffImm", "!=", "<NUM_LIT>", "&&", "UseMarkup", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "OffImm", ";", "if", "(", "OffImm", "!=", "<NUM_LIT>", "&&", "UseMarkup", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "markup", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11893, "Length": 156, "Cover_Rate": 0.9936305732484076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_storeu_epi32", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m256i"], "ground_truth": ["__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_storeu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11894, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld4v8qi", "(", "("], "ground_truth": ["const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld4_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11895, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc_assert", "(", "!", "recp", ")", ";", "return", "false", ";", "}", "machine_mode", "mmsk", "=", "mode_for_vector", "(", "int_mode_for_mode", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";", "if", "(", "!", "recp", ")", "{", "if", "(", "!", "(", "flag_mlow_precision_sqrt", "||", "(", "aarch64_tune_params", ".", "approx_modes", "->", "sqrt", "&", "AARCH64_APPROX_MODE", "(", "mode", ")", ")", ")", ")", "return", "false", ";", "if", "(", "flag_finite_math_only", "||", "flag_trapping_math", "||", "!", "flag_unsafe_math_optimizations", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "}", "else", "gcc_assert", "(", "use_rsqrt_p", "(", "mode", ")", ")", ";", "rtx", "xmsk", "=", "gen_reg_rtx", "(", "mmsk", ")", ";", "if", "(", "!", "recp", ")", "emit_insn", "(", "gen_rtx_SET", "(", "xmsk", ",", "gen_rtx_NEG", "(", "mmsk", ",", "gen_rtx_EQ", "(", "mmsk", ",", "src", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ")", ")", ";", "rtx", "xdst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "(", "*", "get_rsqrte_type", "(", "mode", ")", ")", "(", "xdst", ",", "src", ")", ")", ";", "int", "iterations", "=", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "DFmode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "(", "recp", "&&", "flag_mrecip_low_precision_sqrt", ")", "||", "(", "!", "recp", "&&", "flag_mlow_precision_sqrt", ")", ")", "iterations", "--", ";", "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "while", "(", "iterations"], "ground_truth": ["--", ")", "{"], "File": "aarch644", "Func": "aarch64_emit_approx_sqrt", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11896, "Length": 213, "Cover_Rate": 0.56951871657754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>InstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "RI", ".", "getPhysRegClass"], "ground_truth": ["(", "Reg", ")", ";"], "File": "SIInstrInfo111", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11897, "Length": 117, "Cover_Rate": 0.841726618705036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ST", ":", "return", "<STR_LIT>", ";", "case", "ISH", ":", "return", "<STR_LIT>", ";", "case", "ISHST", ":", "return", "<STR_LIT>", ";", "case", "NSH", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARM10", "Func": "MemBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11898, "Length": 24, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SpillAlign", "=", "<NUM_LIT>", ";", "unsigned", "PrivateAlign", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ",", "E", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "MFI", "->", "isDeadObjectIndex", "(", "I", ")", ")", "continue", ";", "unsigned", "Size", "=", "MFI", "->", "getObjectSize", "(", "I", ")", ";", "unsigned", "Align", "=", "MFI", "->", "getObjectAlignment", "(", "I", ")", ";", "unsigned", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", ")", ";", "assert", "(", "Offset", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "MFI", "->", "isSpillSlotObjectIndex", "(", "I", ")", ")", "{", "SpillSize", "=", "(", "SpillSize", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "SpillMap", "[", "I", "]", "=", "SpillSize", ";", "SpillSize", "+=", "Size", ";", "SpillAlign", "=", "std", "::", "max", "(", "SpillAlign", ",", "Align", ")", ";", "}", "else", "{", "PrivateSize", "=", "(", "PrivateSize", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "PrivateMap", "[", "I", "]", "=", "PrivateSize", ";", "PrivateSize", "+=", "Size", ";", "PrivateAlign", "=", "std", "::", "max", "(", "PrivateAlign", ",", "Align", ")", ";", "}", "MFI", "->", "RemoveStackObject", "(", "I", ")", ";", "}", "int", "PrivateIndex", "=", "-", "<NUM_LIT>", ";", "int", "SpillIndex", "=", "-", "<NUM_LIT>", ";", "if", "(", "PrivateSize", "!=", "<NUM_LIT>", ")", "PrivateIndex", "=", "MFI", "->", "CreateStackObject", "(", "PrivateSize", ",", "PrivateAlign", ",", "false", ")", ";", "if", "(", "SpillSize", "!=", "<NUM_LIT>", ")", "SpillIndex", "=", "MFI", "->", "CreateSpillStackObject", "(", "SpillSize", ",", "SpillAlign", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "Opc", "=", "MI", "."], "ground_truth": ["getOpcode", "(", ")", ";"], "File": "HSAILFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11899, "Length": 256, "Cover_Rate": 0.579185520361991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "frv_issues_to_branch_unit_p", "("], "ground_truth": ["rtx_insn", "*", "insn", ")", "{"], "File": "frv", "Func": "frv_issues_to_branch_unit_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11900, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_expand_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U"], "ground_truth": [",", "__m512d", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_expand_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11901, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cgraph_node", "*", "local_info_node", "=", "cgraph_node", "::", "local_info_node", "(", "current_function_decl", ")", ";", "if", "(", "local_info_node", "&&", "local_info_node", "->", "local", ")", "return", "pic_offset_table_rtx", ";", "if", "(", "OPTION_SET_P", "(", "bfin_library_id", ")", ")", "addr", "=", "plus_constant", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "-", "<NUM_LIT>", "-", "bfin_library_id", "*", "<NUM_LIT>", ")", ";", "else", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_LIBRARY_OFFSET", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "gen_rtx_MEM", "(", "Pmode", ","], "ground_truth": ["addr", ")", ")", ")", ";"], "File": "bfin", "Func": "bfin_load_pic_reg", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 11902, "Length": 84, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "getRegSequenceLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "SmallVectorImpl", "<", "RegSubRegPairAndIdx", ">", "&", "InputRegs", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "isRegSequenceLike", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo1", "Func": "getRegSequenceLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11903, "Length": 59, "Cover_Rate": 0.3619631901840491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "prev", "||", "!", "has_memory_op", "(", "prev", ")", ")", "return", "false", ";", "body", "=", "single_set", "(", "prev", ")", ";", "if", "(", "GET_MODE", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "(", "!", "body", "||", "!", "dep_between_memop_and_curr", "("], "ground_truth": ["body", ")", ")", ")", "return", "true", ";"], "File": "aarch642", "Func": "aarch64_madd_needs_nop", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11904, "Length": 49, "Cover_Rate": 0.4016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "getRelocation", "(", "MI", ",", "MO", ")", ",", "true", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "getRelocation", "(", "MI", ",", "MO", ")", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "getRelocation", "(", "MI", ",", "MO", ")", ")", ";", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "getRelocation", "(", "MI", ",", "MO", ")", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ","], "ground_truth": ["getRelocation", "(", "MI", ",", "MO", ")", ")", ";"], "File": "MipsCodeEmitter", "Func": "getMachineOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11905, "Length": 127, "Cover_Rate": 0.635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lane", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Fs", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Fs", ")", "."], "ground_truth": ["addImm", "(", "<STR_LIT>", ")", ";"], "File": "MipsSEISelLowering10", "Func": "emitINSERT_FD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11906, "Length": 73, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ";", "if", "(", "optimize_size", ")", "return", "<NUM_LIT>", ";", "insn", "=", "next_active_insn", "(", "label", ")", ";", "if", "(", "insn", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "get_attr_length", "(", "insn", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "nds322", "Func": "nds32_target_alignment", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11907, "Length": 48, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitialStackAdjust", "=", "bytes"], "ground_truth": [";"], "File": "AArch64MachineFunctionInfo6", "Func": "setInitialStackAdjust", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11908, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m2", ".", "as_m64", "=", "__m2", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "["], "ground_truth": ["<NUM_LIT>", "]", ";"], "File": "mmintrin", "Func": "_mm_unpacklo_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11909, "Length": 76, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "ConstMIOperands", "Mo", "(", "DefI", ")", ";", "Mo", ".", "isValid", "(", ")", ";", "++", "Mo", ")", "if", "(", "Mo", "->", "isReg", "(", ")", "&&", "Mo", "->", "isUse", "(", ")", ")", "WorkQ", ".", "push", "(", "Register", "(", "Mo", "->", "getReg", "(", ")", ")", ")", ";", "break", ";", "default", ":", "return", "isScalarCmp", "("], "ground_truth": ["DefOpc", ")", ";"], "File": "HexagonGenPredicate (2)", "Func": "isScalarPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11910, "Length": 85, "Cover_Rate": 0.35564853556485354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")"], "ground_truth": [")", "{"], "File": "AArch64InstPrinter", "Func": "printOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11911, "Length": 36, "Cover_Rate": 0.3564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_FLOAT", ")", "{", "for", "(", "i", "=", "V0_REGNUM", ";", "i", "<=", "V31_REGNUM", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "aarch642", "Func": "aarch64_conditional_register_usage", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11912, "Length": 44, "Cover_Rate": 0.9361702127659575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vupklsh", "(", "("], "ground_truth": ["vector", "signed", "short", ")", "a1", ")", ";"], "File": "altivec4", "Func": "vec_unpackl", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11913, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "has_hard_reg_initial_val", "(", "Pmode", ",", "REG_RA", ")", ")", "return", "regs_ever_live", "[", "REG_RA", "]", ";", "push_topmost_sequence", "(", ")"], "ground_truth": [";"], "File": "alpha2", "Func": "alpha_ra_ever_killed", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11914, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "MI", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "getBranchOpcodeFromCond", "(", "CC", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes"], "ground_truth": ["(", "*", "MI", ")", ";"], "File": "AAPInstrInfo", "Func": "insertBranch", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11915, "Length": 81, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSetNoVirt", "(", ")"], "ground_truth": ["{"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoVirt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11916, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsInSmallSection", "(", "uint64_t"], "ground_truth": ["Size", ")", "{"], "File": "MipsTargetObjectFile", "Func": "IsInSmallSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11917, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "QST", "=", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "auto", "&", "QII", "=", "*", "QST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "IsTop", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "Packet", "[", "i", "]", ",", "SU", ",", "QII", ")", ")", "return", "false", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "SU", ",", "Packet", "[", "i", "]", ",", "QII", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "HexagonMachineScheduler31", "Func": "isResourceAvailable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11918, "Length": 119, "Cover_Rate": 0.5107296137339056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")", ";", "else", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSDarwin", "(", ")", "||", "TT", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSIAMCU", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "(", "!", "TT", ".", "isArch64Bit", "(", ")", "&&", "TT", ".", "isOSWindows", "(", ")", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")"], "ground_truth": ["Ret", "+=", "<STR_LIT>", ";"], "File": "X86TargetMachine31", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11919, "Length": 101, "Cover_Rate": 0.48325358851674644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AddrReg", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SpReg", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "<STR_LIT>", "==", "SpReg", ")", "&&", "<STR_LIT>", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "AddrReg", ",", "Pred", ",", "<NUM_LIT>", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ",", "STI", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "SpReg", ",", "Pred", ",", "<NUM_LIT>", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")"], "ground_truth": [";"], "File": "ARMMCNaCl2", "Func": "EmitGuardSpLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11920, "Length": 113, "Cover_Rate": 0.5885416666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Cst", "=", "getBuildVectorConstantSplat", "(", "*", "MI", ",", "MRI", ")", ";", "if", "(", "!", "Cst", ")", "return", "false", ";", "Cnt", "=", "*", "Cst", ";", "int64_t", "ElementBits", "=", "Ty", ".", "getScalarSizeInBits", "(", ")", ";", "return", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<="], "ground_truth": ["ElementBits", ";"], "File": "AArch64PostLegalizerCombiner14", "Func": "isVShiftRImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11921, "Length": 42, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ElVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "ResultVT", "=", "Result", ".", "getValueType", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getConstant", "(", "NormalizedIdxVal", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ISelLowering170", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11922, "Length": 77, "Cover_Rate": 0.4695121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectCopy", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "DstSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "DstRegBank", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "SrcRegBank", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "{", "assert", "(", "I", ".", "isCopy", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstSize", ">", "SrcSize", "&&", "SrcRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "DstRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClass", "(", "MRI", ".", "getType", "(", "SrcReg", ")", ",", "SrcRegBank", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClassFromGRPhysReg", "(", "DstReg", ")", ";", "if", "(", "SrcRC", "!=", "DstRC", ")", "{", "Register", "ExtSrc", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "ExtSrc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "getSubRegIndex", "(", "SrcRC", ")", ")", ";", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ExtSrc", ")", ";", "}", "}", "return", "true", ";", "}", "assert", "(", "(", "!", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "||", "I", ".", "isCopy", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClass", "(", "MRI", ".", "getType", "(", "DstReg", ")", ",", "DstRegBank", ")", ";", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "DstRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "SrcSize", ">", "DstSize", "&&", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClassFromGRPhysReg", "("], "ground_truth": ["SrcReg", ")", ";"], "File": "X86InstructionSelector1", "Func": "selectCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11923, "Length": 374, "Cover_Rate": 0.73767258382643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wabsdiffw", "(", "(", "__v2si", ")", "a", ",", "("], "ground_truth": ["__v2si", ")", "b", ")", ";"], "File": "mmintrin", "Func": "_mm_absdiff_pu32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11924, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_high_u8", "(", "uint16x8_t", "a", ",", "uint8x16_t", "b", ",", "uint8x16_t", "c", ")", "{", "uint16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ","], "ground_truth": ["<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmlal_high_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11925, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xpattern", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "xop", "[", "<NUM_LIT>", "]", ",", "xsrc", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "op", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "op", "[", "<NUM_LIT>", "]", "=", "xadd", ";", "avr_out_plus", "(", "xpattern", ",", "op", ",", "plen_add", ",", "NULL", ",", "false", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "NULL", ",", "plen_add", ",", "<NUM_LIT>", ")", ";", "rtx", "xreg", "=", "simplify_gen_subreg", "(", "imode", ",", "xop", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "rtx", "xmask", "=", "immed_wide_int_const", "(", "-", "wi_add", "-", "wi_add", ",", "imode", ")", ";", "xpattern", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "xreg", ",", "gen_rtx_AND", "(", "imode", ",", "xreg", ",", "xmask", ")", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "xreg", ";", "op", "[", "<NUM_LIT>", "]", "=", "xreg", ";", "op", "[", "<NUM_LIT>", "]", "=", "xmask", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SCRATCH", "(", "QImode", ")", ";", "avr_out_bitop", "(", "xpattern", ",", "op", ",", "plen_and", ")", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "NULL", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "plen", ")", "*"], "ground_truth": ["plen", "=", "len_add", "+", "len_and", ";"], "File": "avr4", "Func": "avr_out_round", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11926, "Length": 177, "Cover_Rate": 0.49719101123595505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Rem", "=", "Div", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";", "SDValue", "Res", "[", "<NUM_LIT>", "]", "=", "{", "Div", ","], "ground_truth": ["Rem", "}", ";"], "File": "AMDGPUISelLowering19", "Func": "LowerSDIVREM", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11927, "Length": 115, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "Reg", "=", "MatchRegisterName", "(", "RegName", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ")", ";", "BitVector", "ReservedRegs", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "getReservedRegs", "("], "ground_truth": ["MF", ")", ";"], "File": "RISCVISelLowering1", "Func": "getRegisterByName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11928, "Length": 48, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_broadcastsd_pd", "(", "__m256d", "__O", ",", "__mmask8", "__M", ",", "__m128d", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_broadcastsd256_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4df", ")"], "ground_truth": ["__O", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_broadcastsd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11929, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "FuncRegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpReg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FuncRegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "FuncRegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "FuncReg", "=", "FuncRegOpnd", ".", "getGPR32Reg", "(", ")", ";", "TmpReg", ".", "clear", "(", ")", ";", "if", "(", "!", "eatComma", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "ResTy", "=", "parseAnyRegister", "(", "TmpReg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Save", "=", "Tok", ".", "getIntVal", "(", ")", ";", "SaveIsReg", "=", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "}", "else", "{", "<ISA_LIT>Operand", "&", "SaveOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpReg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "SaveOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "SaveOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Save", "=", "SaveOpnd", ".", "getGPR32Reg", "(", ")", ";", "}", "if", "(", "!", "eatComma", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "StringRef", "Name", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Name", ")", ")", "reportParseError", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveCpsetup", "(", "FuncReg", ",", "Save", ",", "*", "Sym", ",", "SaveIsReg", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MipsAsmParser38", "Func": "parseDirectiveCPSetup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11930, "Length": 276, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "MCFragment", "::", "FT_Align", ":", "{", "auto", "Size", "=", "Asm", ".", "computeFragmentSize", "(", "Layout", ",", "J", ")", ";", "for", "(", "auto", "K", "=", "J", ".", "getIterator", "(", ")", ";", "K", "!=", "Fragments", ".", "begin", "(", ")", "&&", "Size", ">=", "HEXAGON_PACKET_SIZE", ";", ")", "{", "--", "K", ";", "switch", "(", "K", "->", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "MCFragment", "::", "FT_Align", ":", "{", "Size", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "MCFragment", "::", "FT_Relaxable", ":", "{", "auto", "&", "RF", "=", "cast", "<", "MCRelaxableFragment", ">", "(", "*", "K", ")", ";", "auto", "&", "Inst", "=", "const_cast", "<", "MCInst", "&", ">", "(", "RF", ".", "getInst", "(", ")", ")", ";", "while", "(", "Size", ">", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Inst", ")", "<", "<NUM_LIT>", ")", "{", "MCInst", "*", "Nop", "=", "new", "(", "Asm", ".", "getContext", "(", ")", ")", "MCInst", ";", "Nop", "->", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Nop", ")", ")", ";", "Size", "-="], "ground_truth": ["<NUM_LIT>", ";"], "File": "HexagonAsmBackend1", "Func": "finishLayout", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11931, "Length": 165, "Cover_Rate": 0.4954954954954955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "InFlag", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CmpLHS", ";", "unsigned", "Opc", "=", "InFlag", ".", "getOpcode", "(", ")", ";", "(", "void", ")", "Opc", ";", "assert", "(", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MOp", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "CmpLHS", "=", "InFlag", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MOp", "=", "<STR_LIT>", ";", "}", "else", "{", "CmpLHS", "=", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MOp", "=", "<STR_LIT>", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "CmpLHS", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "LHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "unsigned", "Sltu_op", "=", "<STR_LIT>", ";", "SDNode", "*", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "Sltu_op", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "unsigned", "Addu_op", "=", "<STR_LIT>", ";", "SDNode", "*", "AddCarry", "=", "CurDAG", "->", "getMachineNode", "(", "Addu_op", ",", "DL", ",", "VT", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "<STR_LIT>", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";", "return", "std", "::", "make_pair", "(", "true", ","], "ground_truth": ["Result", ")", ";"], "File": "Mips16ISelDAGToDAG27", "Func": "selectNode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11932, "Length": 232, "Cover_Rate": 0.43856332703213613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", "."], "ground_truth": ["getFrameLowering", "(", ")", ";"], "File": "OpenRISCRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11933, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "override", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "TL45InstrInfo", "Func": "getInstSizeInBytes", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11934, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "precision", "=", "and_val", ".", "get_precision", "(", ")", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "int", "shift", "=", "<NUM_LIT>", ";", "shift", "<", "precision", ";", "shift", "+=", "<NUM_LIT>", ")", "{", "if", "(", "and_val", "==", "~", "mask", "&&", "(", "ior_val", "&", "mask", ")", "==", "ior_val", ")", "return", "shift", ";", "mask", "<<=", "<NUM_LIT>"], "ground_truth": [";"], "File": "aarch64", "Func": "aarch64_movk_shift", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11935, "Length": 55, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAVX512", "(", ")"], "ground_truth": ["const", "{"], "File": "X86Subtarget (2)", "Func": "hasAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11936, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "const", "GEPOperator", "*", "GEP", "=", "dyn_cast", "<", "GEPOperator", ">", "(", "V", ")", ")", "{", "V", "=", "GEP", "->", "getPointerOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ";", "continue", ";", "}", "else", "if", "(", "const", "PHINode", "*", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "{", "if", "(", "V", "!=", "V2", "&&", "processed", ".", "find", "(", "V", ")", "!=", "processed", ".", "end", "(", ")", ")", "return", "NULL", ";", "processed", ".", "insert", "(", "PN", ")", ";", "const", "Value", "*", "common", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "PN", "->", "getNumIncomingValues", "(", ")", ";", "++", "i", ")", "{", "const", "Value", "*", "pv", "=", "PN", "->", "getIncomingValue", "(", "i", ")", ";", "const", "Value", "*", "base", "=", "skipPointerTransfer", "(", "pv", ",", "processed", ")", ";", "if", "(", "base", ")", "{", "if", "(", "common", "==", "<NUM_LIT>", ")", "common", "=", "base", ";", "else", "if", "(", "common", "!=", "base", ")", "return", "PN", ";", "}", "}", "if", "(", "common", "==", "<NUM_LIT>", ")", "return", "PN", ";", "V", "=", "common"], "ground_truth": [";"], "File": "NVPTXUtilities4", "Func": "skipPointerTransfer", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11937, "Length": 169, "Cover_Rate": 0.5297805642633229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CT", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TextureType", "==", "TEXTURE_CUBE_ARRAY", "||", "TextureType", "==", "TEXTURE_SHADOWCUBE_ARRAY", ")", "CT", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "TextureType", "==", "TEXTURE_1D_ARRAY", "||", "TextureType", "==", "TEXTURE_SHADOW1D_ARRAY", ")", "{", "if", "(", "hasLOD", "&&", "useShadowVariant", ")", "{", "CT", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "else", "{", "CT", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "SrcSelect", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TextureType", "==", "TEXTURE_2D_ARRAY", "||", "TextureType", "==", "TEXTURE_SHADOW2D_ARRAY", ")", "{", "CT", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "TextureType", "==", "TEXTURE_SHADOW1D", "||", "TextureType", "==", "TEXTURE_SHADOW2D", "||", "TextureType", "==", "TEXTURE_SHADOWRECT", "||", "TextureType", "==", "TEXTURE_SHADOW1D_ARRAY", ")", "&&", "!", "(", "hasLOD", "&&", "useShadowVariant"], "ground_truth": [")", ")", "SrcSelect", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";"], "File": "R600TextureIntrinsicsReplacer", "Func": "getAdjustmentFromTextureTarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11938, "Length": 123, "Cover_Rate": 0.4197952218430034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_loadu_epi8", "(", "__m512i", "__W", ",", "__mmask64", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_loaddquqi512_mask", "(", "(", "__v64qi", "*", ")", "__P", ",", "(", "__v64qi", ")", "__W"], "ground_truth": [",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_mask_loadu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11939, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "I", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "}", "if", "(", "!", "IsBRU", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "IsCondBranch", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "XCoreInstrInfo", "Func": "RemoveBranch", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11940, "Length": 60, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrwq_scatter_base_wb_sv4si", "(", "*", "__addr", ",", "__offset", ",", "__value", ")", ";", "__builtin_mve_vstrwq_scatter_base_wb_add_sv4si", "(", "*", "__addr", ",", "__offset", ",", "*"], "ground_truth": ["__addr", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_base_wb_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11941, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vrndphf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "fp16_vrndph_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11942, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "x86cc", "=", "(", "cc0", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "SDValue", "FSetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getConstant", "(", "x86cc", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "FSetCC", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CMP00", ".", "getValueType", "(", ")", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getConstant", "(", "x86cc", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "bool", "is64BitFP", "=", "(", "CMP00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "MVT", "IntVT", "=", "is64BitFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "is64BitFP", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Vector64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OnesOrZeroesF", ")", ";", "SDValue", "Vector32", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vector64", ")", ";", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Vector32", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "IntVT", "=", "<STR_LIT>", ";", "}", "SDValue", "OnesOrZeroesI", "=", "DAG", ".", "getBitcast", "(", "IntVT", ","], "ground_truth": ["OnesOrZeroesF", ")", ";"], "File": "X86ISelLowering184", "Func": "combineCompareEqual", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11943, "Length": 216, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "{", "FirstNonZero", "=", "Elt", ";", "FirstNonZeroIdx", "=", "i", ";", "}", "}", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "FirstNonZero", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Elt", ";", "unsigned", "EltMaskIdx", ",", "EltIdx", ";", "int", "Mask", "[", "<NUM_LIT>", "]", ";", "for", "(", "EltIdx", "=", "<NUM_LIT>", ";", "EltIdx", "<", "<NUM_LIT>", ";", "++", "EltIdx", ")", "{", "if", "(", "Zeroable", "[", "EltIdx", "]", ")", "{", "Mask", "[", "EltIdx", "]", "=", "EltIdx", "+", "<NUM_LIT>", ";", "continue", ";", "}", "Elt", "=", "Op", "->", "getOperand", "(", "EltIdx", ")", ";", "EltMaskIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V1", "||", "EltMaskIdx", "!=", "EltIdx", ")", "break", ";", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "VT", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "VT", ",", "V1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "V1", ")", ",", "V1", ",", "VZero", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elt", "==", "FirstNonZero", "&&", "EltIdx", "==", "FirstNonZeroIdx", ")", "V1", "=", "SDValue", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "EltIdx", "+", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "CanFold", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Current", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "SDValue", "SrcVector", "=", "Current", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "V1", ".", "getNode"], "ground_truth": ["(", ")", ")", "V1", "=", "SrcVector", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11944, "Length": 390, "Cover_Rate": 0.5327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GNULDBackend", "::", "emitRelocation", "(", "llvm", "::", "ELF", "::", "Elf64_Rela", "&", "pRel", ",", "Relocation", "::", "Type", "pType", ",", "uint32_t", "pSymIdx", ",", "uint64_t", "pOffset", ",", "int64_t", "pAddend", ")", "const", "{", "uint64_t", "r_info", "=", "mcld", "::", "bswap32", "(", "pType", ")", ";", "r_info", "<<=", "<NUM_LIT>", ";", "r_info", "|=", "pSymIdx", ";", "pRel", ".", "r_info", "=", "r_info"], "ground_truth": [";"], "File": "MipsLDBackend", "Func": "emitRelocation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11945, "Length": 53, "Cover_Rate": 0.803030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_u16", "(", "uint16x8_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vreinterpretq_p128_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11946, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&"], "ground_truth": ["InstrInfo", ";"], "File": "NVPTXTargetMachine13", "Func": "getInstrInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11947, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "*", "__aarch64_vget_lane_any", "("], "ground_truth": ["__b", ",", "__lane", ")", ";"], "File": "arm", "Func": "neon2_vmulq_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11948, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "Tok", "[", "<NUM_LIT>", "]", "!=", "'c'", "&&", "Tok", "[", "<NUM_LIT>", "]", "!=", "'C'", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "uint32_t", "CRNum", ";", "bool", "BadNum", "=", "Tok", ".", "drop_front", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "CRNum", ")", ";", "if", "(", "BadNum", "||", "CRNum", ">", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "AArch64AsmParser (2)2", "Func": "tryParseSysCROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11949, "Length": 97, "Cover_Rate": 0.5914634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "(", "symbol_mentioned_p", "(", "x", ")", "||", "label_mentioned_p", "(", "x", ")", ")", "&&", "!"], "ground_truth": ["(", "TARGET_PIC_DATA_TEXT_REL", "&&", "call_insn_operand", "(", "x", ",", "VOIDmode", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "microblaze", "Func": "microblaze_legitimate_pic_operand", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11950, "Length": 33, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "invert", "=", "false", ";", "op0", "=", "force_reg", "(", "mode", ",", "op0", ")", ";", "if", "(", "(", "code", "!=", "EQ", "&&", "code", "!=", "NE", "&&", "(", "op1", "!=", "const0_rtx", "||", "code", "==", "GTU", "||", "code", "==", "GEU", "||", "code", "==", "LTU", "||", "code", "==", "LEU", ")", ")", "||", "(", "mode", "==", "DImode", "&&", "op1", "!=", "const0_rtx", ")", "||", "(", "TARGET_SH2E", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "code", "==", "LT", "||", "code", "==", "LE", ")", "{", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "}", "if", "(", "code", "==", "GE", ")", "{", "if", "(", "TARGET_IEEE", ")", "{", "lab", "=", "gen_label_rtx", "(", ")", ";", "sh_emit_scc_to_t", "(", "EQ", ",", "op0", ",", "op1", ")", ";", "emit_jump_insn", "(", "gen_branch_true", "(", "lab", ")", ")", ";", "code", "=", "GT", ";", "}", "else", "{", "code", "=", "LT", ";", "invert", "=", "true", ";", "}", "}", "}", "if", "(", "code", "==", "NE", ")", "{", "code", "="], "ground_truth": ["EQ", ";"], "File": "sh", "Func": "sh_emit_compare_and_set", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11951, "Length": 180, "Cover_Rate": 0.6405693950177936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxnmvq_fv4sf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmvq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11952, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "IID", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "SelectTexSurfHandle", "(", "N", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "NVPTXISelDAGToDAG (2)", "Func": "tryIntrinsicNoChain", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11953, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FpABI", "=", "Value", ";", "Is32BitABI", "=", "IsABI32Bit"], "ground_truth": [";"], "File": "MipsABIFlagsSection (2)1", "Func": "setFpABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11954, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")"], "ground_truth": ["||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ";"], "File": "SparcFrameLowering (2)1", "Func": "hasFP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11955, "Length": 59, "Cover_Rate": 0.8194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_broadcastsd512", "(", "(", "__v2df", ")", "__A", ","], "ground_truth": ["(", "__v8df", ")", "__O", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_broadcastsd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11956, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_end", "(", ")", ")", ";", "if", "(", "Ops", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "{", "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ReplaceNode", "(", "Node", ",", "Res", ")", ";", "return", ";", "}", "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "ReplaceNode", "(", "Node", ",", "Res", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_end", "(", ")", ")", ";", "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "ReplaceNode", "(", "Node", ",", "Res", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "DictCall", "=", "(", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "std", "::", "next", "(", "Node", "->", "op_begin", "(", ")", ")", ",", "Node", "->", "op_end", "(", ")", ")", ";", "assert", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Ops", "[", "<NUM_LIT>", "]", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "TVMISelDAGToDAG", "Func": "Select", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11957, "Length": 270, "Cover_Rate": 0.37604456824512533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ctx", "!=", "NULL_TREE", "&&", "!", "TRANSLATION_UNIT_WARN_EMPTY_P", "(", "ctx", ")", ")", "return", ";", "if", "(", "int_size_in_bytes", "(", "type", ")", "==", "<NUM_LIT>", ")", "return", ";", "warning", "(", "OPT_Wabi", ",", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ",", "type", ")", ";"], "File": "i3867", "Func": "ix86_warn_parameter_passing_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11958, "Length": 35, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID"], "ground_truth": ["(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";"], "File": "SIInstrInfo72", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11959, "Length": 124, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "bool", "Hash", "=", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", ";", "if", "(", "Hash", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Hash", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "prfop", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "prfop", ">", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AArch64AsmParser (2)1", "Func": "tryParsePrefetch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11960, "Length": 115, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";", "return", "__builtin_mve_viwdupq_n_uv4si", "(", "__a", ",", "__c", ",", "__imm"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_viwdupq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11961, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlcq_s32", "(", "int32x4_t", "__a", ",", "uint32_t", "*", "__b", ",", "const", "int", "__imm", ")", "{", "int32x4_t", "__res", "=", "__builtin_mve_vshlcq_vec_sv4si", "(", "__a", ",", "*", "__b", ",", "__imm", ")", ";", "*", "__b", "=", "__builtin_mve_vshlcq_carry_sv4si", "(", "__a", ",", "*", "__b", ",", "__imm", ")", ";", "return"], "ground_truth": ["__res", ";"], "File": "arm", "Func": "mve___arm_vshlcq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11962, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS"], "ground_truth": [",", "*", "this", ")", ";"], "File": "HexagonTargetMachine49", "Func": "getSubtargetImpl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11963, "Length": 95, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BlockSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ",", "EE", "=", "MBB", "->", "end", "(", ")", ";", "MBBI", "!=", "EE", ";", "++", "MBBI", ")", "BlockSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MBBI", ")", ";", "BlockSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "=", "BlockSize", ";", "FuncSize", "+=", "BlockSize", ";", "}", "if", "(", "FuncSize", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "BlockSizes", ".", "clear", "(", ")", ";", "return", "false", ";", "}", "bool", "MadeChange", "=", "true", ";", "bool", "EverMadeChange", "=", "false", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "unsigned", "MBBStartOffset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "MachineBasicBlock", "*", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "int", "BranchSize", ";", "if", "(", "Dest", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", ")", "{", "BranchSize", "=", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "Dest", "->", "getNumber", "(", ")", ",", "e", "=", "MBB", ".", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "else", "{", "BranchSize", "=", "-", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "MBB", ".", "getNumber", "(", ")", ",", "e", "=", "Dest", "->", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "BranchSize", ")", ")", "{", "MBBStartOffset", "+=", "<NUM_LIT>", ";", "continue", ";", "}", "unsigned", "NewSize", ";", "MachineInstr", "*", "OldBranch", "=", "I", ";", "DebugLoc", "dl", "=", "OldBranch", "->", "getDebugLoc", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "NewSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TII", "->", "ReverseBranchCondition", "(", "Cond", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";"], "File": "MSP430BranchSelector22", "Func": "runOnMachineFunction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11964, "Length": 434, "Cover_Rate": 0.7221297836938436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "TYPE_MODE", "(", "char_type_node", ")", ";", "rtx", "addr", "=", "expand_expr", "(", "address", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "addr", ")", ";", "rtx", "value", "=", "gen_int_mode", "(", "<NUM_LIT>", ",", "mode", ")", ";", "for", "(", "i", "=", "FIRST_SPE_HIGH_REGNO", ";", "i", "<", "LAST_SPE_HIGH_REGNO", "+", "<NUM_LIT>", ";", "i", "++", ")", "{", "int", "column", "=", "DWARF_REG_TO_UNWIND_COLUMN", "(", "DWARF2_FRAME_REG_OUT", "(", "DWARF_FRAME_REGNUM", "(", "i", ")", ",", "true", ")", ")", ";", "HOST_WIDE_INT", "offset", "=", "column", "*", "GET_MODE_SIZE", "(", "mode", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "mem", ",", "mode", ",", "offset", ")", ",", "value", ")", ";", "}", "}", "if", "(", "TARGET_MACHO", "&&", "!", "TARGET_ALTIVEC", ")", "{", "int", "i", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "char_type_node", ")", ";", "rtx", "addr", "=", "expand_expr", "(", "address", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ","], "ground_truth": ["addr", ")", ";"], "File": "rs60004", "Func": "rs6000_init_dwarf_reg_sizes_extra", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11965, "Length": 143, "Cover_Rate": 0.6271929824561403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "F", "(", "rtx", "x", ")"], "ground_truth": ["{"], "File": "msp430", "Func": "F", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11966, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getBankedReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_BankedReg", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "getBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11967, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "TLBI", "->", "haveFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "{", "std", "::", "string", "Str", "(", "<STR_LIT>", "+", "std", "::", "string", "(", "TLBI", "->", "Name", ")", "+", "<STR_LIT>", ")", ";", "setRequiredFeatureString", "(", "TLBI", "->", "getRequiredFeatures", "(", ")", ",", "Str", ")", ";", "return", "TokError", "(", "Str", ".", "c_str", "(", ")", ")", ";", "}", "createSysAlias", "(", "TLBI", "->", "Encoding", ",", "Operands", ",", "S", ")", ";", "}", "else", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "{", "const", "<STR_LIT>", "*", "PRCTX", "=", "<STR_LIT>", "(", "Op", ")", ";", "if", "(", "!", "PRCTX", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "PRCTX", "->", "haveFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "{", "std", "::", "string", "Str", "(", "Mnemonic", ".", "upper", "(", ")", "+", "std", "::", "string", "(", "PRCTX", "->", "Name", ")", "+", "<STR_LIT>", ")", ";", "setRequiredFeatureString", "(", "PRCTX", "->", "getRequiredFeatures", "(", ")", ",", "Str", ")", ";", "return", "TokError", "(", "Str", ".", "c_str", "(", ")", ")", ";", "}", "uint16_t", "PRCTX_Op2", "=", "Mnemonic", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "Mnemonic", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "Mnemonic", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "PRCTX_Op2", "&&", "<STR_LIT>", ")", ";", "createSysAlias", "(", "PRCTX", "->", "Encoding", "<<", "<NUM_LIT>", "|", "PRCTX_Op2", ",", "Operands", ",", "S", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "bool", "ExpectRegister", "=", "(", "Op", ".", "lower", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", ";", "bool", "HasRegister", "=", "false", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma"], "ground_truth": [")", ")", "{"], "File": "AArch64AsmParser58", "Func": "parseSysAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11968, "Length": 258, "Cover_Rate": 0.33076923076923076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "Base", "=", "Mgs", "->", "getBasePtr", "(", ")", ";", "Index", "=", "Mgs", "->", "getIndex", "(", ")", ";", "unsigned", "ScalarSize", "=", "Mgs", "->", "getValue", "(", ")", ".", "getScalarValueSizeInBits", "(", ")", ";", "Scale", "=", "getI8Imm", "(", "ScalarSize", "/", "<NUM_LIT>", ",", "DL", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Base", ")", ")", "{", "assert", "(", "cast", "<", "ConstantSDNode", ">", "(", "Base", ")", "->", "isNullValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "Scale", "=", "getI8Imm", "(", "<NUM_LIT>", ",", "DL", ")", ";", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "AM", ".", "Segment", ".", "getNode", "(", ")", ")"], "ground_truth": ["Segment", "=", "AM", ".", "Segment", ";"], "File": "X86ISelDAGToDAG35", "Func": "selectAddrOfGatherScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11969, "Length": 168, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB"], "ground_truth": ["::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11970, "Length": 228, "Cover_Rate": 0.3787375415282392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "IndexReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "':'", ";", "}", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "O", "<<", "DispVal", ";", "}"], "ground_truth": ["else", "{"], "File": "X86ATTInstPrinter12", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11971, "Length": 112, "Cover_Rate": 0.43410852713178294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "drop_front", "(", "mangledName", ",", "N", "-", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "AMDGPULibFunc (2)", "Func": "eatTerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11972, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "k", ";", "rtx", "rvec", "[", "GP_ARG_NUM_REG", "+", "<NUM_LIT>", "]", ";", "if", "(", "align_words", ">=", "GP_ARG_NUM_REG", ")", "return", "NULL_RTX", ";", "n_units", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "n_units", "==", "<NUM_LIT>", "||", "(", "n_units", "==", "<NUM_LIT>", "&&", "mode", "!=", "BLKmode", ")", ")", "return", "gen_rtx_REG"], "ground_truth": ["(", "mode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";"], "File": "rs60003", "Func": "rs6000_mixed_function_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11973, "Length": 57, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SRetReturnReg", "=", "Reg"], "ground_truth": [";"], "File": "MipsMachineFunction", "Func": "setSRetReturnReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11974, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TII", "->", "isStridedAccess", "(", "MI", ")", ")", "continue", ";", "Optional", "<", "LoadInfo", ">", "OptLdI", "=", "getLoadInfo", "(", "MI", ")", ";", "if", "(", "!", "OptLdI", ")", "continue", ";", "LoadInfo", "LdI", "=", "*", "OptLdI", ";", "Optional", "<", "unsigned", ">", "OptOldTag", "=", "getTag", "(", "TRI", ",", "MI", ",", "LdI", ")", ";", "if", "(", "!", "OptOldTag", ")", "continue", ";", "auto", "&", "OldCollisions", "=", "TagMap", "[", "*", "OptOldTag", "]", ";", "if", "(", "OldCollisions", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "bool", "Fixed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "if", "(", "!", "DebugCounter", "::", "shouldExecute", "(", "FixCounter", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "continue", ";", "}", "for", "(", "unsigned", "OpI", "=", "<NUM_LIT>", ",", "OpE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpI", "<", "OpE", ";", "++", "OpI", ")", "{", "if", "(", "OpI", "==", "static_cast", "<", "unsigned", ">", "(", "LdI", ".", "BaseRegIdx", ")", ")", "continue", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpI", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "readsReg", "(", ")", ")", "LR", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "for", "(", "unsigned", "ScratchReg", ":", "<STR_LIT>", ")", "{", "if", "(", "!", "LR", ".", "available", "(", "ScratchReg", ")", "||", "MRI", ".", "isReserved", "(", "ScratchReg", ")", ")", "continue", ";", "LoadInfo", "NewLdI", "(", "LdI", ")", ";", "NewLdI", ".", "BaseReg", "=", "ScratchReg", ";", "unsigned", "NewTag", "=", "*", "getTag", "(", "TRI", ",", "MI", ",", "NewLdI", ")", ";", "if", "(", "TagMap", ".", "count", "(", "NewTag", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "ScratchReg", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "LdI", ".", "BaseReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "BaseOpnd", "=", "MI", ".", "getOperand", "(", "LdI", ".", "BaseRegIdx", ")", ";", "BaseOpnd", ".", "setReg"], "ground_truth": ["(", "ScratchReg", ")", ";"], "File": "AArch64FalkorHWPFFix", "Func": "runOnLoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11975, "Length": 344, "Cover_Rate": 0.4365482233502538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "P2", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "<NUM_LIT>", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "<NUM_LIT>", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "<NUM_LIT>", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ","], "ground_truth": ["S64", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo34", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11976, "Length": 153, "Cover_Rate": 0.6681222707423581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "op", ")", ",", "'M'", ")"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "mt", "Func": "big_const_operand", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11977, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Exception", "*", "getParentException", "(", ")", "const", "{", "return"], "ground_truth": ["ParentException", ";"], "File": "WebAssemblyExceptionInfo", "Func": "getParentException", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11978, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "x"], "ground_truth": [")", "==", "CONST", "||", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", ";"], "File": "vax3", "Func": "legitimate_constant_address_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11979, "Length": 38, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "SNESISelLowering", "Func": "isOffsetFoldingLegal", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11980, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "immSext8", "(", "SDNode", "*"], "ground_truth": ["N", ")", "const", "{"], "File": "X86ISelDAGToDAG (2)", "Func": "immSext8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11981, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RI", ";"], "File": "TOYInstrInfo", "Func": "getRegisterInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11982, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_max_ph", "("], "ground_truth": ["__mmask16", "__A", ",", "__m256h", "__B", ",", "__m256h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_max_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11983, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "rs6000_builtin_mask_for_load", "(", "void", ")", "{", "if", "(", "(", "TARGET_ALTIVEC", "&&", "!", "TARGET_VSX", ")", "||", "(", "TARGET_VSX"], "ground_truth": ["&&", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "return", "altivec_builtin_mask_for_load", ";"], "File": "powerpcspe", "Func": "rs6000_builtin_mask_for_load", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11984, "Length": 26, "Cover_Rate": 0.8387096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "!", "ForLoadFold", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86InstrInfo85", "Func": "hasUndefRegUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11985, "Length": 307, "Cover_Rate": 0.3434004474272931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__gcc_qadd", "(", "a", ",", "b", ","], "ground_truth": ["-", "c", ",", "-", "d", ")", ";"], "File": "darwin-ldouble", "Func": "__gcc_qsub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11986, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "getVGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "<STR_LIT>", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum"], "ground_truth": ["(", ")", ")", "<<", "')'", ";"], "File": "GCNRegPressure15", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11987, "Length": 54, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label_name", "=", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "ggc_strdup", "(", "buf", ")", ")", ";", "fun", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "label_name", ")", ";", "emit_library_call", "(", "init_one_libfunc", "(", "RS6000_MCOUNT", ")", ",", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "fun", ",", "Pmode", ")", ";", "}", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", ")", "{", "const", "char", "*", "mcount_name", "=", "RS6000_MCOUNT", ";", "int", "caller_addr_regno", "=", "LINK_REGISTER_REGNUM", ";", "current_function_uses_pic_offset_table", "=", "<NUM_LIT>", ";", "if", "(", "MACHOPIC_INDIRECT", "&&", "current_function_uses_pic_offset_table", ")", "caller_addr_regno", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "rs60003", "Func": "output_profile_hook", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11988, "Length": 78, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Where", "=", "llvm", "::", "find_if", "(", "PrologMBB", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ")", ";", "if", "(", "Where", "!=", "PrologMBB", ".", "end", "(", ")", ")", "{", "DebugLoc", "DL", "=", "PrologMBB", ".", "findDebugLoc", "(", "Where", ")", ";", "emitStackProbeInline", "(", "MF", ",", "PrologMBB", ",", "Where", ","], "ground_truth": ["DL", ",", "true", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "inlineStackProbe", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11989, "Length": 63, "Cover_Rate": 0.7159090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Instr", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCSubtargetInfo", "const", "&", "STI", ",", "MCInst", "const", "*", "id", ",", "MCInst", "const", "*", "Extender", ",", "unsigned", "s", ")", ":", "ID", "(", "id"], "ground_truth": [")", ",", "Extender", "(", "Extender", ")", ",", "Core", "(", "s", ")", ",", "CVI", "(", "MCII", ",", "STI", ",", "s", ",", "id", ")", "{", "}"], "File": "HexagonShuffler15", "Func": "HexagonInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11990, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "FastEmitInst_extractsubreg", "(", "MVT", "RetVT", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint32_t", "Idx", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op0", ")", "&&", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op0"], "ground_truth": [",", "getKillRegState", "(", "Op0IsKill", ")", ",", "Idx", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_extractsubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11991, "Length": 83, "Cover_Rate": 0.9540229885057471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "mode", "=", "smallest_mode_for_size", "(", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ",", "MODE_INT", ")", ";", "else", "mode", "=", "word_mode", ";", "intoffset", "/=", "BITS_PER_UNIT", ";", "do", "{", "regno", "=", "parms", "->", "regbase", "+", "this_slotno", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "XVECEXP", "(", "parms", "->", "ret", ",", "<NUM_LIT>", ",", "parms", "->", "stack", "+", "parms", "->", "nregs", ")"], "ground_truth": ["=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "GEN_INT", "(", "intoffset", ")", ")", ";"], "File": "sparc4", "Func": "function_arg_record_value_3", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11992, "Length": 78, "Cover_Rate": 0.3277310924369748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "empty", "(", "M", ".", "debug_compile_units", "(", ")", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "BPFAbstractMemberAccess17", "Func": "runOnModule", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11993, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM"], "ground_truth": [",", "MCStreamer", "&", "Streamer", ")", ":"], "File": "SPUAsmPrinter12", "Func": "SPUAsmPrinter", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11994, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", "[", "NumOps", "++", "]", "=", "MI", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ";", "}", "const", "bool", "HasDstSel", "=", "NumOps", ">", "<NUM_LIT>", "&&", "Mod", "==", "<STR_LIT>", "&&", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "allOpsDefaultValue", "(", "Ops", ",", "NumOps", ",", "Mod", ",", "HasDstSel", ")", ")", "return", ";", "O", "<<", "Name", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I"], "ground_truth": ["<", "NumOps", ";", "++", "I", ")", "{"], "File": "AMDGPUInstPrinter18", "Func": "printPackedModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11995, "Length": 79, "Cover_Rate": 0.3542600896860987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "scaleShuffleMask", "<", "int", ">", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2"], "ground_truth": [",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering", "Func": "lowerV4I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11996, "Length": 239, "Cover_Rate": 0.44423791821561337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getScratchScaleFactor", "(", "const", "GCNSubtarget", "&"], "ground_truth": ["ST", ")", "{"], "File": "SIFrameLowering", "Func": "getScratchScaleFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11997, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S"], "ground_truth": [",", "STI", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUObjectTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11998, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Mask", ")", "return", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "~", "Known", ".", "Zero", ")", ".", "getZExtValue", "(", ")", "&", "~", "Mask", "->", "getZExtValue", "(", ")", ")", "return", ";", "C", ".", "Op0", "=", "C", ".", "Op0", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "adjustForRedundantAnd", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11999, "Length": 78, "Cover_Rate": 0.6902654867256637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_broadcast_ps", "("], "ground_truth": ["__m128", "const", "*", "__X", ")", "{"], "File": "avxintrin", "Func": "_mm256_broadcast_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12000, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pointer", "release", "(", ")", "SPIMPL_NOEXCEPT", "{", "return", "ptr_", "."], "ground_truth": ["release", "(", ")", ";"], "File": "spimpl", "Func": "release", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12001, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepu32_epi64", "(", "__m128i", "__W"], "ground_truth": [",", "__mmask8", "__U", ",", "__m128i", "__X", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepu32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12002, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X"], "ground_truth": [")", ";"], "File": "LM32MCTargetDesc", "Func": "createLM32MCInstrInfo", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12003, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Handler", ",", "StoreAddr", ",", "MachinePointerInfo", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain"], "ground_truth": [",", "dl", ",", "OffsetReg", ",", "Offset", ")", ";"], "File": "HexagonISelLowering (2)1", "Func": "LowerEH_RETURN", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12004, "Length": 66, "Cover_Rate": 0.36464088397790057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "can_create_pseudo_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "df_set_regs_ever_live", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return"], "ground_truth": ["pic_offset_table_rtx", ";"], "File": "powerpcspe", "Func": "rs6000_got_register", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12005, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ATTRIBUTE_UNUSED", "ix86_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl"], "ground_truth": [",", "first", ")", ";"], "File": "i386", "Func": "ix86_encode_section_info", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12006, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "And00C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "And00C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "BitWidth", "=", "Op0", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "AndBitWidth", "=", "And", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "BitWidth", ">", "AndBitWidth", ")", "{", "APInt", "Zeros", ",", "Ones", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op0", ",", "Zeros", ",", "Ones", ")", ";", "if", "(", "Zeros", ".", "countLeadingOnes", "(", ")", "<", "BitWidth", "-", "AndBitWidth", ")", "return", "SDValue", "(", ")", ";", "}", "LHS", "=", "Op1", ";", "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "AndRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", "&&", "isPowerOf2_64", "(", "AndRHSVal", ")", ")", "{", "LHS", "=", "AndLHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "AndRHSVal", ")", ",", "LHS", ".", "getValueType"], "ground_truth": ["(", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerToBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12007, "Length": 245, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";", "ProtectedVisibilityAttr", "=", "MCSA_Invalid", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "DwarfRegNumForCFI", "=", "true"], "ground_truth": [";"], "File": "XCoreMCAsmInfo20", "Func": "XCoreMCAsmInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12008, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MIPeephole", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", "."], "ground_truth": ["getInstrInfo", "(", ")", ";"], "File": "PPCMIPeephole1", "Func": "initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12009, "Length": 49, "Cover_Rate": 0.7205882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "false", ";", "}", "bool", "Poz1", "=", "(", "Props1", "&", "P", "::", "PosOrZero", ")", ",", "Poz2", "=", "(", "Props2", "&", "P", "::", "PosOrZero", ")", ";", "bool", "Nez1", "=", "(", "Props1", "&", "P", "::", "NegOrZero", ")", ",", "Nez2", "=", "(", "Props2", "&", "P", "::", "NegOrZero", ")", ";", "if", "(", "Nez1", "&&", "Poz2", ")", "{", "if", "(", "NonZero1", "||", "NonZero2", ")", "{", "Result", "=", "(", "Cmp", "&", "Comparison", "::", "L", ")", ";", "return", "true", ";", "}", "if", "(", "(", "Cmp", "&", "Comparison", "::", "EQ", ")", "&&", "(", "Cmp", "&", "Comparison", "::", "L", ")", ")", "return", "(", "Result", "=", "true", ")", ";", "}", "if", "(", "Poz1", "&&", "Nez2", ")", "{", "if", "(", "NonZero1", "||", "NonZero2", ")", "{", "Result", "=", "(", "Cmp", "&", "Comparison", "::", "G", ")", ";", "return", "true"], "ground_truth": [";"], "File": "HexagonConstPropagation", "Func": "evaluateCMPpp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12010, "Length": 128, "Cover_Rate": 0.34316353887399464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_and_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "(", "__m128", ")", "vec_and", "(", "(", "__v4sf", ")", "__A", ",", "("], "ground_truth": ["__v4sf", ")", "__B", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_and_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12011, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const"], "ground_truth": ["MCRegisterInfo", "&", "MRI", ")", "{"], "File": "LanaiMCTargetDesc16", "Func": "createLanaiMCInstPrinter", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12012, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionPic2", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "MipsAsmParser1", "Func": "parseDirectiveOption", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12013, "Length": 67, "Cover_Rate": 0.3145539906103286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "value", "<", "(", "HOST_WIDEST_INT", ")", "<NUM_LIT>", "&&", "value", ">", "(", "HOST_WIDEST_INT", ")", "-", "<NUM_LIT>", ")", "||", "(", "value", ">=", "(", "HOST_WIDEST_INT", ")", "<NUM_LIT>", "&&", "value", "<=", "(", "HOST_WIDEST_INT", ")", "<NUM_LIT>", ")", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "(", "int", ")", "value", ")", ";", "else", "if", "(", "value", ">", "(", "HOST_WIDEST_INT", ")", "<NUM_LIT>", "&&", "value", "<", "(", "(", "HOST_WIDEST_INT", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "(", "unsigned", "int", ")", "value", ")", ";", "else", "fprintf", "(", "stream", ",", "hex_format", ",", "value", ")", ";", "if", "(", "do_begin_end", ")", "fprintf", "(", "stream", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "mmix3", "Func": "mmix_output_octa", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12014, "Length": 104, "Cover_Rate": 0.6459627329192547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "enableArchExtFeature", "(", "<STR_LIT>", ",", "ExtLoc", ")", ";", "enableArchExtFeature", "(", "<STR_LIT>", ",", "ExtLoc", ")", ";", "}", "if", "(", "enableArchExtFeature", "(", "Name", ",", "ExtLoc", ")", ")", "return", "false", ";", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>"], "ground_truth": ["+", "Name", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12015, "Length": 58, "Cover_Rate": 0.43609022556390975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K"], "ground_truth": ["==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering168", "Func": "isLowerSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12016, "Length": 59, "Cover_Rate": 0.6555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Offset", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "||", "DstSize", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubReg", "=", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "Offset", "/", "<NUM_LIT>", ",", "DstSize", "/", "<NUM_LIT>", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubReg", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "*", "MRI", ",", "TII", ",", "RBI", ",", "I", ",", "*", "SrcRC", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "SubReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AMDGPUInstructionSelector23", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12017, "Length": 249, "Cover_Rate": 0.780564263322884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "auto", "&", "AvailableXmms", "=", "ArgXMMs", ".", "slice", "(", "NumXMMRegs", ")", ";", "if", "(", "!", "AvailableXmms", ".", "empty", "(", ")", ")", "{", "Register", "AL", "=", "TheMachineFunction", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "ALVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "AL", ",", "<STR_LIT>", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AvailableXmms", ")", "{", "Register", "XMMReg", "=", "TheMachineFunction", ".", "addLiveIn", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "LiveXMMRegs", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "XMMReg", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "RSFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "TargLowering", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Offset", "=", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ";", "for", "(", "SDValue", "Val", ":", "LiveGPRs", ")", "{", "SDValue", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TargLowering", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "RSFIN", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "Offset", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "LiveXMMRegs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SaveXMMOps", ";", "SaveXMMOps", ".", "push_back", "(", "Chain", ")", ";", "SaveXMMOps", ".", "push_back", "(", "ALVal", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "llvm", "::", "append_range", "(", "SaveXMMOps"], "ground_truth": [",", "LiveXMMRegs", ")", ";"], "File": "X86ISelLowering101", "Func": "createVarArgAreaAndStoreRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12018, "Length": 309, "Cover_Rate": 0.43582510578279265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "predReg", "<<", "<STR_LIT>", "<<", "guard", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", "(", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MachineInstr", "*", "DefMI", ";", "if", "(", "usePmov", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DefMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "predReg", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "PatmosSPReduce", "Func": "insertDefToRegLoc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12019, "Length": 105, "Cover_Rate": 0.5276381909547738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "hasV60Ops", "(", ")", ")", "return", ";", "if", "(", "DstInst", "->", "isCopy", "(", ")", ")", "Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "DstInst", "->", "isRegSequence", "(", ")", "||", "DstInst", "->", "isCopy", "(", ")", ")", "&&", "Dst", "->", "NumSuccs", "==", "<NUM_LIT>", ")", "{", "Register", "DReg", "=", "DstInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DDst", "=", "Dst", "->", "Succs", "[", "<NUM_LIT>", "]", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ";", "unsigned", "UseIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "DDst", "->", "getNumOperands", "(", ")", ";", "OpNum", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DDst", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DReg", ")", "{", "UseIdx", "=", "OpNum"], "ground_truth": [";"], "File": "HexagonSubtarget29", "Func": "adjustSchedDependency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12020, "Length": 151, "Cover_Rate": 0.38817480719794345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_u32base_index", ","], "ground_truth": ["MODE_u64base_index", ",", "force_direct_overloads", ")", ";"], "File": "aarch64-sve-builtins-shapes", "Func": "build_vs_index", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12021, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "GR_REGNO_P", "(", "REGNO", "(", "op0", ")", ")", ")", "{", "rtx", "out", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "!", "no_new_pseudos", ")", ";", "if", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SUBREG", "&&", "GET_MODE", "(", "SUBREG_REG", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "==", "TImode", ")", "||", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GR_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "SUBREG", ")", "op1", "=", "SUBREG_REG", "(", "op1", ")", ";", "else", "op1", "=", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op1", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op0", ")", ")", ",", "op1", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_DOUBLE", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "WORDS_BIG_ENDIAN", ",", "<NUM_LIT>", ",", "mode", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", "+", "<NUM_LIT>", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "!", "WORDS_BIG_ENDIAN", ",", "<NUM_LIT>", ",", "mode", ")", ")", ";", "return", "true", ";", "}", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "spill_xfmode_rfmode_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "mode", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "out", "[", "<NUM_LIT>", "]", ",", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "out", "[", "<NUM_LIT>", "]", ",", "adjust_address", "(", "operands", "["], "ground_truth": ["<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ia643", "Func": "ia64_expand_movxf_movrf", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12022, "Length": 325, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const"], "ground_truth": ["override", "{"], "File": "J2FrameLowering", "Func": "hasFP", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12023, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fmaddsub_ph", "(", "__m512h", "__A", ",", "__mmask32", "__U", ",", "__m512h", "__B"], "ground_truth": [",", "__m512h", "__C", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fmaddsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12024, "Length": 28, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "RISCVSubtarget (2)", "Func": "getFrameLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12025, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "IndirectTlsSegRefs", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "OptForSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "OptForMinSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize"], "ground_truth": ["(", ")", ";"], "File": "X86ISelDAGToDAG101", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12026, "Length": 49, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "needsCmpXchgNb", "(", "const", "Type", "*", "MemType", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "getTargetMachine", "(", ")", ".", "getSubtarget"], "ground_truth": ["<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "X86ISelLowering113", "Func": "needsCmpXchgNb", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12027, "Length": 28, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t", ")", "__builtin_neon_vreinterpretv8qiv8qi", "(", "(", "int8x8_t"], "ground_truth": [")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p8_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12028, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNum", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'w'", ":", "return", "printModifiedGPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", ",", "O", ")", ";", "case", "'x'", ":", "return", "printModifiedGPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", ",", "O", ")", ";", "case", "'H'", ":", "case", "'Q'", ":", "case", "'R'", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "'b'", ":", "return", "printModifiedFPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", ",", "O", ")", ";", "case", "'h'", ":", "return", "printModifiedFPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", ",", "O", ")", ";", "case", "'s'", ":", "return", "printModifiedFPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", ",", "O", ")", ";", "case", "'d'", ":", "return", "printModifiedFPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", ",", "O", ")", ";", "case", "'q'", ":", "return", "printModifiedFPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", ",", "O", ")", ";", "case", "'A'", ":", "return", "printSymbolicAddress", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ","], "ground_truth": ["false", ",", "<STR_LIT>", ",", "O", ")", ";"], "File": "AArch64AsmPrinter17", "Func": "PrintAsmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12029, "Length": 236, "Cover_Rate": 0.48261758691206547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_or_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "File": "xmmintrin", "Func": "_mm_or_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12030, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MBBI", "=", "llvm", "::", "find_if_not", "(", "MBB", ".", "instrs", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isMetaInstruction", "(", ")", ";", "}", ")", ";", "if", "(", "IsFirstBB", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "instr_end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "OpCode", "=", "<STR_LIT>", ";", "MIFlags", "=", "MachineInstr", "::", "FrameSetup", ";", "auto", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "MBBI", "=", "NextMBBI", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "OpCode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>"], "ground_truth": ["<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "ARMBranchTargets", "Func": "addBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12031, "Length": 134, "Cover_Rate": 0.6802030456852792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "dg", ")", ")", ";", "return"], "ground_truth": ["res", ";"], "File": "ushmedia", "Func": "sh_media_FMOV_DQ", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12032, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SRL", "=", "OR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SHL", "=", "OR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SRL", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "SHL", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "SRL", "=", "OR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SHL", "=", "OR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SRL", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "SHL", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "}", "ConstantSDNode", "*", "SRLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRL", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SRLSrc1", "||", "!", "SHLSrc1", "||", "SRLSrc1", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "(", "SRL", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "!=", "SHL", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "||", "SRL", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDNode", "*", "SMULLOHI", "=", "SRL", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "SRL", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "<NUM_LIT>", ")", "||", "SHL", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{", "Src0", "=", "SMULLOHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{", "Src0", "=", "SMULLOHI", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulLong", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12033, "Length": 288, "Cover_Rate": 0.829971181556196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "=", "std", "::", "max", "(", "TargetAlign", ",", "MaxAlign", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";", "bool", "CanUseRedZone", "=", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", "&&", "!", "MustSaveLR", "(", "MF", ",", "LR"], "ground_truth": [")", "&&", "!", "FI", "->", "mustSaveTOC", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";"], "File": "PPCFrameLowering16", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12034, "Length": 88, "Cover_Rate": 0.3371647509578544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", ";", "}", "int64_t", "ConstAddr", "=", "<NUM_LIT>", ";", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", ".", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", ".", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "MRI", ",", "LHS", ",", "PossibleOffset", ",", "<NUM_LIT>", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PossibleOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder"], "ground_truth": ["&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "selectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12035, "Length": 260, "Cover_Rate": 0.7580174927113703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getGWSPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "Info", ".", "memVT", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "SIISelLowering149", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12036, "Length": 369, "Cover_Rate": 0.5301724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpaddq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_aarch64_faddpv4sf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vpaddq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12037, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12038, "Length": 192, "Cover_Rate": 0.6114649681528662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "VarArgStyleRegisters", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "&", "Chain", ",", "unsigned", "ArgOffset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "firstRegToSaveIndex", ";", "if", "(", "CCInfo", ".", "isFirstByValRegValid", "(", ")", ")", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstByValReg", "(", ")", "-", "<STR_LIT>", ";", "else", "{", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ",", "false", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "for", "(", ";", "firstRegToSaveIndex", "<", "<NUM_LIT>", ";", "++", "firstRegToSaveIndex", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "["], "ground_truth": ["firstRegToSaveIndex", "]", ",", "RC", ")", ";"], "File": "ARMISelLowering70", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12039, "Length": 228, "Cover_Rate": 0.5922077922077922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToAddr", "(", "MachineFunction", "&", "MF", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Addr", ",", "const", "TargetRegisterClass", "*", "RC", ",", "MachineInstr", "::", "mmo_iterator", "MMOBegin", ",", "MachineInstr", "::", "mmo_iterator", "MMOEnd", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "NewMIs", ")", "const", "{", "unsigned", "Alignment", "=", "(", "RC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "MMOBegin", "!=", "MMOEnd", "&&", "(", "*", "MMOBegin", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get"], "ground_truth": ["(", "Opc", ")", ")", ";"], "File": "X86InstrInfo47", "Func": "storeRegToAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12040, "Length": 116, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WriteGraph", "(", "OS", ",", "G", ",", "false", ",", "<STR_LIT>", "+", "MF", ".", "getName"], "ground_truth": ["(", ")", "+", "<STR_LIT>", ")", ";"], "File": "X86LoadValueInjectionLoadHardening", "Func": "writeGadgetGraph", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12041, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumLoads", "=", "LoadSize", "/", "<NUM_LIT>", ";", "Ty", "=", "Ty", ".", "divide", "(", "NumLoads", ")", ";", "}", "const", "Align", "Alignment", "=", "NumLoads", ">", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", "*", "NumLoads", ")", ":", "Align", "(", "<NUM_LIT>", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "Register", "SOffset", ";", "Register", "VOffset", ";", "int64_t", "ImmOffset", "=", "<NUM_LIT>", ";", "unsigned", "MMOOffset", "=", "setBufferOffsets", "(", "B", ",", "*", "this", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Alignment", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "const", "Align", "MemAlign", "(", "<NUM_LIT>", ")", ";", "MachineMemOperand", "*", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "if", "(", "MMOOffset", "!=", "<NUM_LIT>", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", ",", "MemSize", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VIndex", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "LoadParts", "(", "NumLoads", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineInstrSpan", "Span", "(", "MII", ",", "&", "B", ".", "getMBB", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "<NUM_LIT>", ")", "{", "LoadParts", "[", "i", "]", "=", "Dst", ";", "}", "else", "{", "LoadParts", "[", "i", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "setRegBank", "(", "LoadParts", "[", "i", "]", ",", "<STR_LIT>", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "BaseMMO", ";", "if", "(", "i", "!=", "<NUM_LIT>", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "<NUM_LIT>", "*", "i", ",", "MemSize", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "LoadParts", "[", "i", "]", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", "+", "<NUM_LIT>", "*", "i", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "RSrcBank", "!=", "&", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "AMDGPURegisterBankInfo15", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12042, "Length": 397, "Cover_Rate": 0.5890207715133531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "priority1", "=", "rs6000_clone_priority", "(", "decl1", ")", ";", "int", "priority2", "=", "rs6000_clone_priority", "(", "decl2", ")", ";", "int", "ret", "=", "priority1"], "ground_truth": ["-", "priority2", ";"], "File": "rs6000", "Func": "rs6000_compare_version_priority", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12043, "Length": 23, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Clone", "=", "&", "*", "std", "::", "prev", "(", "Insert", ")", ";", "LIS", ".", "InsertMachineInstrInMaps", "(", "*", "Clone", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "ImposeStackOrdering", "(", "Clone", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Clone", "->", "dump", "(", ")", ")", ";", "bool", "IsDead", "=", "MRI", ".", "use_empty", "(", "Reg", ")", ";", "if", "(", "!", "IsDead", ")", "{", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "ShrinkToUses", "(", "LI", ",", "LIS", ")", ";", "IsDead", "=", "!", "LI", ".", "liveAt", "(", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getDeadSlot", "(", ")", ")", ";", "}", "if", "(", "IsDead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SlotIndex", "Idx", "=", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getRegSlot", "(", ")", ";", "LIS", ".", "removePhysRegDefAt", "(", "<STR_LIT>", ",", "Idx", ")", ";", "LIS", ".", "removeInterval", "(", "Reg", ")", ";", "LIS", ".", "RemoveMachineInstrFromMaps", "(", "Def", ")", ";", "Def", ".", "eraseFromParent", "(", ")", ";", "MoveDebugValues", "(", "Reg", ",", "&", "*", "Insert", ",", "MBB", ",", "MRI", ")", ";", "UpdateDebugValuesReg", "(", "Reg", ",", "NewReg", ",", "MBB", ",", "MRI", ")", ";", "}", "else", "{", "CloneDebugValues", "(", "Reg", ",", "&", "*", "Insert", ",", "NewReg", ",", "MBB", ","], "ground_truth": ["MRI", ",", "TII", ")", ";"], "File": "WebAssemblyRegStackify", "Func": "RematerializeCheapDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12044, "Length": 210, "Cover_Rate": 0.6194690265486725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rs6000_mode_dependent_address_ptr", "(", "addr"], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "rs6000_mode_dependent_address_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12045, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>AutoHVX", "&&", "getST", "(", ")", "->", "useHVXOps", "(", ")"], "ground_truth": ["?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo29", "Func": "getMaxInterleaveFactor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12046, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decl", "&&", "!"], "ground_truth": ["TARGET_LARGE_MEM", ";"], "File": "spu", "Func": "spu_function_ok_for_sibcall", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12047, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "A_Base", "==", "B_Base", "&&", "A_Base", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "A", "->", "isUndefined", "(", ")", "||", "B", "->", "isUndefined", "(", ")", ")", "{", "StringRef", "Name", "=", "A", "->", "isUndefined", "(", ")", "?", "A", "->", "getName", "(", ")", ":", "B", "->", "getName", "(", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", ")", ";", "}", "Value", "+=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", "-", "(", "!", "A_Base", "?", "<NUM_LIT>", ":", "Writer", "->", "getSymbolAddress", "(", "*", "A_Base", ",", "Layout", ")", ")", ";", "Value", "-=", "Writer", "->", "getSymbolAddress", "(", "*", "B", ",", "Layout", ")", "-", "(", "!", "B_Base", "?", "<NUM_LIT>", ":", "Writer", "->", "getSymbolAddress", "(", "*", "B_Base", ",", "Layout", ")", ")", ";", "if", "(", "!", "A_Base", ")", "Index", "=", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_UNSIGNED", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ";", "Writer", "->", "addRelocation", "(", "A_Base", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "if", "(", "B_Base", ")", "RelSymbol", "=", "B_Base", ";", "else", "Index", "=", "B", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "Type", "=", "MachO", "::", "<ISA_LIT>_64_RELOC_SUBTRACTOR", ";", "}", "else", "{", "const", "MCSymbol", "*", "Symbol", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "Symbol", "->", "isTemporary", "(", ")", "&&", "Value", ")", "{", "const", "MCSection", "&", "Sec", "=", "Symbol", "->", "getSection", "(", ")", ";", "if", "(", "!", "Asm", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isSectionAtomizableBySymbols", "(", "Sec", ")", ")", "Asm", ".", "addLocalUsedInReloc", "(", "*", "Symbol", ")", ";", "}", "RelSymbol", "=", "Asm", ".", "getAtom", "(", "*", "Symbol", ")", ";", "if", "(", "Symbol", "->", "isInSection", "(", ")", ")", "{", "const", "MCSectionMachO", "&", "Section", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "*", "Fragment", "->", "getParent", "(", ")", ")", ";", "if", "(", "Section", ".", "hasAttribute", "(", "MachO", "::", "S_ATTR_DEBUG", ")", ")", "RelSymbol", "=", "nullptr", ";", "}", "if", "(", "RelSymbol", ")", "{", "if", "(", "RelSymbol", "!=", "Symbol", ")", "Value", "+=", "Layout", ".", "getSymbolOffset", "(", "*", "Symbol", ")", "-", "Layout", ".", "getSymbolOffset", "(", "*", "RelSymbol", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isInSection", "(", ")", "&&", "!", "Symbol", "->", "isVariable", "(", ")", ")", "{", "Index", "=", "Symbol", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal"], "ground_truth": ["(", ")", "+", "<NUM_LIT>", ";"], "File": "X86MachObjectWriter28", "Func": "RecordX86_64Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12048, "Length": 435, "Cover_Rate": 0.3463375796178344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "return", "Success"], "ground_truth": [";"], "File": "AArch64Disassembler24", "Func": "DecodeMSRSystemRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12049, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_permvardf256_mask", "(", "(", "__v4df", ")", "__Y", ",", "(", "__v4di", ")", "__X", ",", "("], "ground_truth": ["__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_permutexvar_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12050, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Literal", ">=", "-", "<NUM_LIT>", "&&", "Literal", "<=", "<NUM_LIT>", ")", "return", "true", ";", "uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "("], "ground_truth": ["Literal", ")", ";"], "File": "AMDGPUBaseInfo53", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12051, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "bool", "Src0Inlined", "=", "false", ";", "if", "(", "Src0", "->", "isReg", "(", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Src0", "->", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", "&&", "isInlineConstant", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "MRI", "->", "hasOneUse", "(", "Src0", "->", "getReg", "(", ")", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "Src0Inlined", "=", "true", ";", "}", "else", "if", "(", "(", "Register", "::", "isPhysicalRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", "<=", "<NUM_LIT>", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "||", "(", "Register", "::", "isVirtualRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", "<=", "<NUM_LIT>", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", ")", "return", "false", ";", "}", "if", "(", "Src1", "->", "isReg", "(", ")", "&&", "!", "Src0Inlined", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Src1", "->", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", "&&", "isInlineConstant", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "MRI", "->", "hasOneUse", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "commuteInstruction", "(", "UseMI", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "(", "Register", "::", "isPhysicalRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "||", "(", "Register", "::", "isVirtualRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsF32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "ImmOp", "->", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "UseMI", ".", "untieRegOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ")", ";", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI"], "ground_truth": [")", ";"], "File": "SIInstrInfo24", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12052, "Length": 449, "Cover_Rate": 0.3615136876006441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "TYPE_MUL", "||", "type", "==", "TYPE_DIV", "||", "type", "==", "TYPE_SDIV", "||", "type", "==", "TYPE_DDIV", "||", "type", "==", "TYPE_SSQRT", "||", "type", "==", "TYPE_DSQRT", "||", "type", "==", "TYPE_MFCR", "||"], "ground_truth": ["type", "==", "TYPE_MFCRF", "||", "type", "==", "TYPE_MFJMPR", ")", "{"], "File": "powerpcspe", "Func": "is_nonpipeline_insn", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12053, "Length": 39, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CALL_P", "(", "insn", ")", "&&", "dep_type", "==", "REG_DEP_TRUE", ")", "{", "rtx", "target", "=", "get_jump_target", "(", "insn", ")", ";", "if", "(", "!", "REG_P", "(", "target", ")", "||", "!", "set_of", "(", "target"], "ground_truth": [",", "dep_insn", ")", ")", "return", "<NUM_LIT>", ";"], "File": "tilegx", "Func": "tilegx_sched_adjust_cost", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12054, "Length": 39, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_packs_epi16", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_packsswb256", "(", "(", "__v16hi", ")"], "ground_truth": ["__A", ",", "(", "__v16hi", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_packs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12055, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo"], "ground_truth": [",", "Hi", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "getMaskNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12056, "Length": 106, "Cover_Rate": 0.3302180685358255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">"], "ground_truth": ["(", ")", ";"], "File": "P2TargetMachine", "Func": "getP2TargetMachine", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12057, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Again", "=", "(", "Contigious", "&&", "Type", ")", "||", "(", "Workaround", "&&", "Type", ")", ";", "NeededWorkaround", "=", "NeededWorkaround", "||", "(", "Again", "&&", "!", "(", "Contigious", "&&", "Type", ")", ")", ";", "}", "std", "::", "string", "Collapsed", "=", "RawString", ";", "Collapsed", ".", "erase", "(", "std", "::", "remove_if", "(", "Collapsed", ".", "begin", "(", ")", ",", "Collapsed", ".", "end", "(", ")", ",", "isspace", ")", ",", "Collapsed", ".", "end", "(", ")", ")", ";", "StringRef", "FullString", "=", "Collapsed", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "DotSplit", "=", "FullString", ".", "split", "(", "'.'", ")", ";", "unsigned", "DotReg", "=", "MatchRegisterName", "(", "DotSplit", ".", "first", ".", "lower", "(", ")", ")", ";", "if", "(", "DotReg", "!=", "<STR_LIT>", "&&", "RegisterMatchesArch", "(", "DotReg", ")", ")", "{", "if", "(", "DotSplit", ".", "second", ".", "empty", "(", ")", ")", "{", "RegNo", "=", "DotReg", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{", "RegNo", "=", "DotReg", ";", "size_t", "First", "=", "RawString", ".", "find", "(", "'.'", ")", ";", "StringRef", "DotString", "(", "RawString", ".", "data", "(", ")", "+", "First", ",", "RawString", ".", "size", "(", ")", "-", "First", ")", ";", "Lexer", ".", "UnLex", "(", "AsmToken", "(", "AsmToken", "::", "Identifier", ",", "DotString", ")", ")", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc", ")", ")", "return", "true", ";", "return", "false", ";", "}", "}", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "ColonSplit", "=", "StringRef", "(", "FullString", ")", ".", "split", "(", "':'", ")", ";", "unsigned", "ColonReg", "=", "MatchRegisterName", "(", "ColonSplit", ".", "first", ".", "lower", "(", ")", ")", ";", "if", "(", "ColonReg", "!=", "<STR_LIT>", "&&", "RegisterMatchesArch", "(", "DotReg", ")", ")", "{", "Lexer", ".", "UnLex", "(", "Lookahead", ".", "back", "(", ")", ")", ";", "Lookahead", ".", "pop_back", "(", ")", ";", "Lexer", ".", "UnLex", "(", "Lookahead", ".", "back", "(", ")", ")", ";", "Lookahead", ".", "pop_back", "(", ")", ";", "RegNo", "=", "ColonReg", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc"], "ground_truth": [")", ")", "return", "true", ";"], "File": "HexagonAsmParser (2)", "Func": "ParseRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12058, "Length": 336, "Cover_Rate": 0.5241809672386896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMI", "=", "BuildMI", "(", "*", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "addrr_opcode", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addOperand", "(", "Src1", ")", ".", "addOperand", "(", "Src2", ")", ";", "MFI", "->", "insert", "(", "I", ",", "NewMI", ")", ";", "DEBUG", "(", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "}", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "&", "SrcR", "=", "MI", "->", "getOperand", "(", "SrcR1", "==", "DstR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "NewMI", "=", "BuildMI", "(", "*", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "addri_opcode", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addOperand", "(", "SrcR", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MFI", "->", "insert", "(", "I", ",", "NewMI", ")", ";", "DEBUG", "(", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "}", "if", "(", "NewMI", ")", "{", "MFI", "->", "erase"], "ground_truth": ["(", "I", ")", ";"], "File": "X86FixupLEAs4", "Func": "processInstructionForSLM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12059, "Length": 167, "Cover_Rate": 0.30868761552680224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhcaddq_rot90_x", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vhcaddq_rot90_x_s32", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vhcaddq_rot90_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12060, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PC", "!=", "Ignore", "&&", "PC", "!=", "I", ")", "Edges", "[", "I", "]", ".", "insert", "(", "PC", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Order", ".", "size", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "Needed", ".", "count", "(", "I", ")", ")", "continue", ";", "Node", "C", "=", "conj", "("], "ground_truth": ["I", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "build", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12061, "Length": 61, "Cover_Rate": 0.41496598639455784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "DS_WRITE_B32", "||", "Opc", "==", "AMDGPU", "::", "DS_WRITE_B64", ")", "{", "unsigned", "Size", "=", "(", "Opc", "==", "AMDGPU", "::", "DS_WRITE_B64", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "Match", "=", "findMatchingD<ISA_LIT>nst", "(", "I", ",", "Size", ")", ";", "if", "(", "Match", "!=", "E", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeWrite2Pair", "(", "I", ",", "Match", ","], "ground_truth": ["Size", ")", ";"], "File": "SILoadStoreOptimizer20", "Func": "optimizeBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12062, "Length": 75, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "offset", ")", ")", ";", "}", "if", "(", "vcall_offset", "!=", "<NUM_LIT>", ")", "{", "rtx", "addr", ";", "riscv_emit_move", "(", "temp1", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "addr", "=", "riscv_add_offset", "(", "temp2", ",", "temp1", ",", "vcall_offset", ")", ";", "riscv_emit_move", "(", "temp1", ",", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "temp1", ")", ")", ";", "}", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "fnaddr", ",", "const0_rtx", ",", "NULL", ",", "const0_rtx", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "get_insns"], "ground_truth": ["(", ")", ";"], "File": "riscv", "Func": "riscv_output_mi_thunk", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12063, "Length": 101, "Cover_Rate": 0.321656050955414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Z80MCCodeEmitter", "::", "getExprOpValue", "(", "const", "MCExpr", "*", "Expr", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCExpr", "::", "ExprKind", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "if", "(", "Kind", "==", "MCExpr", "::", "Binary", ")", "{", "Expr", "=", "static_cast", "<", "const", "MCBinaryExpr", "*", ">", "(", "Expr", ")", "->", "getLHS", "(", ")", ";", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "}", "if", "(", "Kind", "==", "MCExpr", "::", "Target", ")", "{", "<ISA_LIT>Z80MCExpr", "const", "*", "<ISA_LIT>Z80Expr", "=", "cast", "<", "<ISA_LIT>Z80MCExpr", ">", "(", "Expr", ")", ";", "int64_t", "Result", ";", "if", "(", "<ISA_LIT>Z80Expr", "->", "evaluateAsConstant", "(", "Result", ")"], "ground_truth": [")", "{"], "File": "GBZ80MCCodeEmitter", "Func": "getExprOpValue", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12064, "Length": 104, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>16Attr", "=", "!", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "hasNo<ISA_LIT>16Attr", "=", "!", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "Attribute", "SFAttr", "=", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "bool", "softFloat", "=", "!", "SFAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "SFAttr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ":", "Options", ".", "UseSoftFloat", ";", "if", "(", "has<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "hasNo<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "+", "(", "softFloat", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "isLittle", ",", "*", "this", ")", ";", "}", "return", "I", ".", "get", "(", ")"], "ground_truth": [";"], "File": "MipsTargetMachine28", "Func": "getSubtargetImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12065, "Length": 175, "Cover_Rate": 0.6227758007117438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII"], "ground_truth": [",", "MRI", ")", ";"], "File": "TL45MCTargetDesc", "Func": "createTL45MCInstPrinter", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12066, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_cmpnle_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "emmintrin", "Func": "_mm_cmpnle_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12067, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "aarch64_register_fma_steering", "(", ")", "{", "opt_pass", "*", "pass_fma_steering", "=", "make_pass_fma_steering", "(", "g", ")", ";", "struct", "register_pass_info", "fma_steering_info", "=", "{", "pass_fma_steering", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "PASS_POS_INSERT_AFTER", "}", ";", "register_pass", "(", "&", "fma_steering_info", ")"], "ground_truth": [";"], "File": "cortex-a57-fma-steering2", "Func": "aarch64_register_fma_steering", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12068, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "create<ISA_LIT>MCCodeEmitterEB", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext"], "ground_truth": ["&", "Ctx", ")", "{"], "File": "MipsMCCodeEmitter (2)2", "Func": "createMipsMCCodeEmitterEB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12069, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "Evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "Evt", "==", "<STR_LIT>", "||", "!", "Evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "Evt", ".", "getSimpleVT", "(", ")", ";", "return", "TLI", ".", "isTypeLegal"], "ground_truth": ["(", "VT", ")", ";"], "File": "PPCFastISel (2)", "Func": "isTypeLegal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12070, "Length": 60, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshrn_n_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_aarch64_sqrshrn_nv8hi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vqrshrn_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12071, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPIC", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "GA", ")", ",", "GA", ")", ";", "}", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOHiFlag", ")", ";", "SDValue", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOLoFlag", ")", ";", "return", "LowerLabelRef", "(", "JTIHi", ",", "JTILo", ",", "IsPIC", ","], "ground_truth": ["DAG", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12072, "Length": 91, "Cover_Rate": 0.33579335793357934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "RVVVectorBitsMin", "==", "<NUM_LIT>", "||", "(", "RVVVectorBitsMin", ">=", "<NUM_LIT>", "&&", "RVVVectorBitsMin", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "RVVVectorBitsMin", ")", ")", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "(", "RVVVectorBitsMax", ">=", "RVVVectorBitsMin", "||", "RVVVectorBitsMax", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "Min", "=", "RVVVectorBitsMin", ";", "if", "(", "RVVVectorBitsMax", "!=", "<NUM_LIT>", ")", "Min", "=", "std"], "ground_truth": ["::", "min", "(", "RVVVectorBitsMin", ",", "RVVVectorBitsMax", ")", ";"], "File": "RISCVSubtarget11", "Func": "getMinRVVVectorSizeInBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12073, "Length": 65, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FI", "->", "setMustSaveLR", "(", "MustSaveLR", "(", "MF", ",", "LR", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "LR", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "isDarwinABI", "=", "Subtarget", ".", "isDarwinABI", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "needsFP", "(", "MF", ")", ")", "{", "int", "FPOffset", "=", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "FPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "BPSI", "=", "FI", "->", "getBasePointerSaveIndex", "(", ")", ";", "if", "(", "!", "BPSI", "&&", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "int", "BPOffset", "=", "getBasePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "BPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "BPOffset", ",", "true", ")", ";", "FI", "->", "setBasePointerSaveIndex"], "ground_truth": ["(", "BPSI", ")", ";"], "File": "PPCFrameLowering24", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12074, "Length": 168, "Cover_Rate": 0.49266862170087977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG"], "ground_truth": [",", "DCI", ",", "Subtarget", ")", ";"], "File": "Cpu0ISelLowering1", "Func": "PerformDAGCombine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12075, "Length": 22, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600TextureIntrinsicsReplacer", "("], "ground_truth": [")", ":"], "File": "R600TextureIntrinsicsReplacer", "Func": "R600TextureIntrinsicsReplacer", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12076, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", "=", "strstr", "(", "arr", "[", "<NUM_LIT>", "]", ",", "str", ")", "!=", "NULL", ";", "if", "(", "res", ")", "return", "res", ";", "if", "(", "arr", "[", "<NUM_LIT>", "]", "!=", "NULL", ")", "return", "strstr", "(", "arr", "[", "<NUM_LIT>"], "ground_truth": ["]", ",", "str", ")", "!=", "NULL", ";"], "File": "driver-aarch642", "Func": "contains_string_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12077, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t", ")", "{"], "ground_truth": ["__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdupq_n_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12078, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getReadTimeStampCounter", "(", "Op", ".", "getNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ",", "Subtarget", ","], "ground_truth": ["Results", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerREADCYCLECOUNTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12079, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "address", ")", "==", "REG", "&&", "REGNO", "(", "address", ")", "==", "LR_REGNO", ")", "SET_REGNO", "(", "address", ",", "GPR_FIRST", "+", "<NUM_LIT>", ")", ";", "}", "}", "}", "frv_pack_insns", "(", ")", ";", "memset", "(", "frv_nops", ",", "<NUM_LIT>", ",", "sizeof", "(", "frv_nops", ")", ")", ";", "last_call", "=", "NULL", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next", ")", "{", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", "&&", "CALL_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", "last_call", "=", "insn", ";", "if", "(", "!", "NOTE_P", "(", "insn", ")", "||", "NOTE_KIND", "(", "insn", ")", "!=", "NOTE_INSN_CALL_ARG_LOCATION", ")", "continue", ";", "if", "(", "NEXT_INSN", "(", "last_call", ")", "==", "insn", ")", "continue", ";", "SET_NEXT_INSN", "(", "PREV_INSN", "(", "insn", ")", ")", "=", "NEXT_INSN", "(", "insn", ")", ";", "SET_PREV_INSN", "(", "NEXT_INSN", "(", "insn", ")", ")", "=", "PREV_INSN", "(", "insn", ")", ";", "SET_PREV_INSN", "(", "insn", ")", "=", "last_call", ";", "SET_NEXT_INSN", "(", "insn", ")", "=", "NEXT_INSN", "(", "last_call", ")", ";", "SET_PREV_INSN", "(", "NEXT_INSN", "(", "insn", ")", ")", "=", "insn", ";", "SET_NEXT_INSN", "(", "PREV_INSN", "(", "insn", ")", ")", "=", "insn", ";", "last_call", "=", "insn"], "ground_truth": [";"], "File": "frv3", "Func": "frv_function_prologue", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12080, "Length": 208, "Cover_Rate": 0.5636856368563685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "(", "char"], "ground_truth": [")", "C", ";"], "File": "LC3MCCodeEmitter", "Func": "EmitByte", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12081, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "cpu", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "cpuid", "=", "NULL_RTX", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_is_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "cpu", ",", "cpu_is_info", "[", "i", "]", ".", "cpu", ")", "==", "<NUM_LIT>", ")", "{", "cpuid", "=", "GEN_INT", "(", "cpu_is_info", "[", "i", "]", ".", "cpuid", "+", "_DL_FIRST_PLATFORM", ")", ";", "break", ";", "}", "if", "(", "cpuid", "==", "NULL_RTX", ")", "{", "error", "(", "<STR_LIT>", ",", "cpu", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "platform", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "TCB_PLATFORM_OFFSET", ")", ")", ")", ";", "emit_move_insn", "(", "platform", ",", "tcbmem", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "target", ",", "platform", ",", "cpuid", ")", ")", ";", "}", "else", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_SUPPORTS", ")", "{", "const", "char", "*", "hwcap", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "mask", "="], "ground_truth": ["NULL_RTX", ";"], "File": "powerpcspe", "Func": "cpu_expand_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12082, "Length": 170, "Cover_Rate": 0.35490605427974947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getImm4", "(", "insn", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "getImm3", "(", "insn", ")", "<<", "<NUM_LIT>", "|", "getImm8"], "ground_truth": ["(", "insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getImm16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12083, "Length": 31, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "needGPSaveRestore", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsMachineFunction11", "Func": "needGPSaveRestore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12084, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "<ISA_LIT>Operand", "*", "Op2", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "Op", "->", "getStartLoc", "(", ")", ",", "Context", ")", ";", "Operands", ".", "push_back", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "ZeroReg", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", ")", ")", "ZeroReg", "=", "<STR_LIT>", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "<ISA_LIT>Operand", "::", "CreateReg", "(", "ZeroReg", ",", "false", ",", "Op2", "->", "getStartLoc", "(", ")", ",", "Op2"], "ground_truth": ["->", "getEndLoc", "(", ")", ",", "Context", ")", ";"], "File": "ARM64AsmParser", "Func": "rewriteMOVR", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12085, "Length": 120, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_veorq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_veorq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12086, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseJumpTarget", "(", "OperandVector", "&", "Operands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SMLoc", "S", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "OperandMatchResultTy", "ResTy", "=", "parseImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "ResTy", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Expr", ",", "S", ",", "getLexer", "(", ")"], "ground_truth": [".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";"], "File": "MipsAsmParser32", "Func": "parseJumpTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12087, "Length": 109, "Cover_Rate": 0.9478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "requiresSlot", "(", "MCSubtargetInfo", "const", "&", "STI", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "unsigned", "OpCode", "=", "MCI", ".", "getOpcode", "(", ")", ";", "const", "bool", "IsTiny", "=", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "<STR_LIT>", "]", ";"], "File": "HexagonMCInstrInfo1", "Func": "requiresSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12088, "Length": 39, "Cover_Rate": 0.5131578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "AsmOp", ")", ";", "MatchClassKind", "Expected", "=", "static_cast", "<", "MatchClassKind", ">", "(", "ExpectedKind", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "MCConstantExpr", "const", "*", "Const", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{", "int64_t", "RegNum", "=", "Const", "->", "getValue", "(", ")", ";", "std", "::", "ostringstream", "RegName", ";", "RegName", "<<", "<STR_LIT>", "<<", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "RegName", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "RegNum", "!=", "<STR_LIT>", ")", "{", "Op", ".", "makeReg", "(", "RegNum", ")", ";", "if", "(", "validateOperandClass", "(", "Op", ",", "Expected", ")", "==", "Match_Success", ")", "{", "return", "Match_Success", ";", "}", "}", "}", "}", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "isSubclass", "(", "Expected", ",", "MCK_DREGS", ")", ")", "{", "unsigned", "correspondingDREG", "=", "toDREG", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "correspondingDREG", "!=", "<STR_LIT>", ")", "{", "Op", ".", "makeReg", "(", "correspondingDREG", ")", ";", "return", "validateOperandClass", "(", "Op", ","], "ground_truth": ["Expected", ")", ";"], "File": "MCS51AsmParser", "Func": "validateTargetOperandClass", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12089, "Length": 174, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "W", "(", "getTheARM64_32Target", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "V", "(", "getThe<ISA_LIT>_32Target"], "ground_truth": ["(", ")", ")", ";"], "File": "AArch64AsmPrinter1", "Func": "LLVMInitializeAArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12090, "Length": 55, "Cover_Rate": 0.8870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_Custom_i1i8i16_Stack", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "unsigned", "Space", "=", "(", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Offset12", "=", "State", ".", "AllocateStack", "(", "Space", ",", "Space", ")", ";", "ValVT", "=", "LocVT"], "ground_truth": [";"], "File": "ARM64CallingConv", "Func": "CC_ARM64_Custom_i1i8i16_Stack", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12091, "Length": 61, "Cover_Rate": 0.6703296703296703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpId", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpId", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpId", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "OpId", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMMCTargetDesc19", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12092, "Length": 81, "Cover_Rate": 0.5225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12093, "Length": 335, "Cover_Rate": 0.300179211469534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Value", "==", "<NUM_LIT>", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "auto", "NumBytes", "=", "(", "NumBits", "/", "<NUM_LIT>", ")", "+", "(", "(", "NumBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "SNESAsmBackend", "Func": "applyFixup", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12094, "Length": 84, "Cover_Rate": 0.4692737430167598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "<STR_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return"], "ground_truth": ["MAI", ";"], "File": "RISCVMCTargetDesc (2)1", "Func": "createRISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12095, "Length": 56, "Cover_Rate": 0.9180327868852459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "<NUM_LIT>", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "strcmp", "(", "name", ",", "<STR_LIT>"], "ground_truth": [")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", ")", "flags", "=", "SECTION_SMALL", ";"], "File": "alpha", "Func": "alpha_elf_section_type_flags", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12096, "Length": 58, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "HSAMetadataStream", ".", "reset", "(", "new", "MetadataStreamerV3"], "ground_truth": ["(", ")", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12097, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNo", ";", "assert", "(", "FIOperandNo", "!=", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetOperandNo", "=", "(", "FIOperandNo", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "OffsetOperandNo", "=", "FIOperandNo", "-", "<NUM_LIT>", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "getIndex", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerDynamicAlloc", "(", "II", ",", "SPAdj", ",", "RS", ")", ";", "return", ";", "}", "if", "(", "requiresRegisterScavenging", "(", "MF", ")", ")", "{", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ",", "SPAdj", ",", "RS", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRRestore", "(", "II", ",", "FrameIndex", ",", "SPAdj", ",", "RS", ")", ";", "return", ";", "}", "}", "bool", "is64Bit", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "ChangeToRegister", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "false", ")", ";", "bool", "isIXAddr", "=", "false", ";", "switch", "(", "OpC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isIXAddr", "=", "true", ";", "break", ";", "}", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "if", "(", "!", "isIXAddr", ")", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "else", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "Naked", ")", ")", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "OpC", "==", "<STR_LIT>", "||", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isIXAddr", ")", "Offset", ">>=", "<NUM_LIT>", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")"], "ground_truth": [".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo14", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12098, "Length": 382, "Cover_Rate": 0.5086551264980027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">"], "ground_truth": ["(", ")", ";"], "File": "AAPTargetMachine", "Func": "getAAPTargetMachine", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12099, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BV", "->", "isConstant", "(", ")", "&&", "IndexWidth", ">", "<NUM_LIT>", "&&", "DAG", ".", "ComputeNumSignBits", "(", "Index", ")", ">", "(", "IndexWidth", "-", "<NUM_LIT>", ")", ")", "{", "unsigned", "NumElts", "=", "Index", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NewVT", ",", "Index", ")", ";", "return", "rebuildGatherScatter", "(", "GorS", ",", "Index", ",", "Base", ",", "Scale", ",", "DAG", ")", ";", "}", "}", "if", "(", "(", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "IndexWidth", ">", "<NUM_LIT>", "&&", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "DAG", ".", "ComputeNumSignBits", "(", "Index", ")", ">", "(", "IndexWidth", "-", "<NUM_LIT>", ")", ")", "{", "unsigned", "NumElts", "=", "Index", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NewVT", ",", "Index", ")", ";", "return", "rebuildGatherScatter", "(", "GorS", ",", "Index", ",", "Base", ",", "Scale", ",", "DAG", ")", ";", "}", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "unsigned", "IndexWidth", "=", "Index", ".", "getScalarValueSizeInBits", "(", ")", ";", "if", "(", "IndexWidth", "!=", "<NUM_LIT>", "&&", "IndexWidth", "!=", "<NUM_LIT>", ")", "{", "MVT", "EltVT", "=", "IndexWidth", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "IndexVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "Index", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "Index", "=", "DAG", ".", "getSExtOrTrunc", "(", "Index", ",", "DL", ",", "IndexVT", ")", ";", "return", "rebuildGatherScatter", "(", "GorS", ",", "Index", ",", "Base", ",", "Scale", ",", "DAG", ")", ";", "}", "}", "SDValue", "Mask", "=", "GorS", "->", "getMask", "(", ")", ";", "if", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getSignMask", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering101", "Func": "combineGatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12100, "Length": 391, "Cover_Rate": 0.7712031558185405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return"], "ground_truth": ["Parser", ";"], "File": "FISCAsmParser", "Func": "getParser", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12101, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "parallel", ",", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "const_rtx", "x", ";", "x", "=", "XEXP", "(", "XVECEXP", "(", "parallel", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "==", "regno"], "ground_truth": [")", "return", "true", ";"], "File": "m68k", "Func": "m68k_reg_present_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12102, "Length": 55, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["Subtarget", ";"], "File": "SystemZTargetMachine", "Func": "getSubtargetImpl", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12103, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>"], "ground_truth": [",", "bs", ")", ";"], "File": "disassembler", "Func": "max_ge_r0", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12104, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+"], "ground_truth": ["<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12105, "Length": 131, "Cover_Rate": 0.5598290598290598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "*", "insertDivByZeroTrap", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "MBB", ",", "const", "TargetInstrInfo", "&", "TII", ",", "bool", "Is64Bit", ",", "bool", "IsMicro<ISA_LIT>", ")", "{", "if", "(", "NoZeroDivCheck", ")", "return", "&", "MBB", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "MI", ")", ";", "MachineInstrBuilder", "MIB", ";", "MachineOperand", "&", "Divisor", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "IsMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Divisor", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Divisor", ".", "isKill", "(", ")", ")"], "ground_truth": [")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "insertDivByZeroTrap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12106, "Length": 114, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addTLSRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "addTLSRegOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12107, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_PCREL_LO", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_PCREL_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_GOT_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TPREL_LO", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TPREL_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TPREL_ADD", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVMCExpr", "Func": "getVariantKindName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12108, "Length": 39, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_iOS_CXX_TLS_RegMask", ";", "return", "STI", ".", "isTargetDarwin", "("], "ground_truth": [")", "?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12109, "Length": 28, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getConstant", "(", "NormalizedIdxVal", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "ResultVT", ",", "Result", ",", "Vec", ",", "VecIdx", ")", ";"], "File": "X86ISelLowering114", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12110, "Length": 52, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsAsmParser102", "Func": "getEndLoc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12111, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["InstrItins", ";"], "File": "AMDGPUSubtarget102", "Func": "getInstrItineraryData", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12112, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&"], "ground_truth": ["~", "__b", ";"], "File": "arm", "Func": "neon2_vbic_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12113, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasSVE", "(", ")", ")"], "ground_truth": ["return", "<STR_LIT>", "/", "<STR_LIT>", ";"], "File": "AArch64TargetTransformInfo18", "Func": "getMaxVScale", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12114, "Length": 13, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "mode", "==", "HFmode", "&&", "TARGET_SSE2", ")", "?"], "ground_truth": ["true", ":", "default_libgcc_floating_mode_supported_p", "(", "mode", ")", ")", ";"], "File": "i386", "Func": "ix86_libgcc_floating_mode_supported_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12115, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "isCRLogical", "(", "MI", ")", ")", "{", "AllCRLogicalOps", ".", "push_back", "(", "createCRLogicalOpInfo", "(", "MI", ")", ")", ";", "TotalCRLogicals", "++", ";", "if", "(", "AllCRLogicalOps", ".", "back", "(", ")", ".", "IsNullary", ")", "TotalNullaryCRLogicals", "++", ";", "else", "if", "(", "AllCRLogicalOps", ".", "back", "(", ")", ".", "IsBinary", ")", "TotalBinaryCRLogicals", "++", ";", "else", "TotalUnaryCRLogicals"], "ground_truth": ["++", ";"], "File": "PPCReduceCRLogicals", "Func": "collectCRLogicals", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12116, "Length": 71, "Cover_Rate": 0.8658536585365854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "yaml", "::", "<ISA_LIT>MachineFunctionInfo", "("], "ground_truth": [")", ";"], "File": "RISCVTargetMachine10", "Func": "createDefaultFuncInfoYAML", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12117, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_permutex2var_epi16", "(", "__m512i", "__A", ",", "__m512i", "__I", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpermt2varhi512_mask", "(", "(", "__v32hi", ")", "__I", ",", "(", "__v32hi", ")", "__A", ",", "("], "ground_truth": ["__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12118, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vtst_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12119, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmpconst", ";", "int", "tmpwidth", ";", "int", "retval", "=", "simd_valid_immediate", "(", "op", ",", "mode", ",", "inverse", ",", "&", "tmpconst", ",", "&", "tmpwidth", ")", ";", "if", "(", "retval", "<", "<NUM_LIT>", "||", "retval", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "modconst", ")", "*", "modconst", "=", "tmpconst", ";", "if", "(", "elementwidth", ")", "*", "elementwidth", "=", "tmpwidth", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "arm", "Func": "neon_immediate_valid_for_logic", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12120, "Length": 58, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CopyPropagation", "::", "recordCopy", "(", "NodeAddr", "<", "StmtNode", "*", ">", "SA", ",", "EqualityMap"], "ground_truth": ["&", "EM", ")", "{"], "File": "RDFCopy1", "Func": "recordCopy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12121, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_alignr_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_alignd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "__imm", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "("], "ground_truth": ["__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_alignr_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12122, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "{", "if", "(", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "size", "==", "<NUM_LIT>", ")", "{", "align", "*=", "<NUM_LIT>", ";", "}", "else", "{", "size", "=", "<NUM_LIT>", "<<", "size", ";", "align", "*=", "<NUM_LIT>", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", "*", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", "*", "inc"], "ground_truth": [")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12123, "Length": 183, "Cover_Rate": 0.4485294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "<NUM_LIT>", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "<NUM_LIT>", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts81", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12124, "Length": 307, "Cover_Rate": 0.7326968973747017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "!", "hasShiftedReg", "(", "Second", ")", ";", "}", "}", "}", "if", "(", "Subtarget", ".", "hasArithmeticCbzFusion", "(", ")", ")", "{", "unsigned", "SecondOpcode", "=", "Second", ".", "getOpcode", "(", ")", ";", "if", "(", "SecondOpcode", "==", "<STR_LIT>", "||", "SecondOpcode", "==", "<STR_LIT>", "||", "SecondOpcode", "==", "<STR_LIT>", "||", "SecondOpcode", "==", "<STR_LIT>", ")", "{", "switch", "(", "First", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64InstrInfo42", "Func": "shouldScheduleAdjacent", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12125, "Length": 121, "Cover_Rate": 0.3047858942065491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vaddlvq_p_uv4si", "(", "__a", ",", "__p", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vaddlvq_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12126, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "build2", "(", "BIT_AND_EXPR", ",", "integer_type_node", ",", "t", ",", "build_int_cst", "(", "integer_type_node", ",", "-", "align", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "orig_ndx", ")", ",", "t", ",", "pre_p", ")", ";", "}", "t", "=", "fold_convert", "(", "integer_type_node", ",", "va_size", ")", ";", "t", "=", "build2", "(", "PLUS_EXPR", ",", "integer_type_node", ",", "orig_ndx", ",", "t", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "ndx", ")", ",", "t", ",", "pre_p", ")", ";", "array", "=", "create_tmp_var", "(", "ptr_type_node", ")", ";", "lab_over", "=", "NULL", ";", "if", "(", "!", "must_pass_va_arg_in_stack", "(", "type", ")", ")", "{", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "t", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "ndx", ")", ",", "build_int_cst", "(", "integer_type_node", ",", "MAX_ARGS_IN_REGISTERS", "*", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "array", ")", ",", "reg", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "lab_false2", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "t", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "orig_ndx", ")", ",", "build_int_cst", "(", "integer_type_node", ",", "MAX_ARGS_IN_REGISTERS", "*", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false2", ")", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "size_binop", "(", "PLUS_EXPR", ",", "unshare_expr", "(", "va_size", ")", ",", "size_int", "(", "<NUM_LIT>", ")", ")", ";", "t", "=", "fold_convert", "(", "integer_type_node", ",", "t", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "ndx", ")", ",", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_false2", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "gimplify_assign", "(", "array", ",", "stk", ",", "pre_p", ")", ";", "if", "(", "lab_over", ")", "{", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "if", "(", "BYTES_BIG_ENDIAN", "&&", "TREE_CODE", "(", "type_size", ")", "==", "INTEGER_CST", ")", "{", "t", "=", "fold_build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "type_size", ")", ",", "size_int", "(", "PARM_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", ";", "t", "=", "fold_build3", "(", "COND_EXPR", ",", "sizetype", ",", "t", ",", "unshare_expr", "(", "va_size", ")", ",", "unshare_expr", "(", "type_size", ")", ")", ";", "size", "="], "ground_truth": ["t", ";"], "File": "xtensa", "Func": "xtensa_gimplify_va_arg_expr", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12127, "Length": 407, "Cover_Rate": 0.4987745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Extend", ",", "Ctx", ")", ";", "Op", "->", "Extend", ".", "Val", "=", "<STR_LIT>", "(", "ExtOp", ",", "Val", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["E", ";"], "File": "ARM64AsmParser", "Func": "CreateExtend", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12128, "Length": 37, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumOperands", "(", ")", "||", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "WAReg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "int", "(", "WAReg", ")", ">=", "<NUM_LIT>", ")", "printRegName", "(", "O", ",", "WAReg", ")", ";", "else", "if", "(", "OpNo", ">=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>FunctionInfo", "::", "getWARegStackId", "(", "WAReg", ")", ";", "else", "if", "(", "WAReg", "!=", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>FunctionInfo", "::", "getWARegStackId", "(", "WAReg", ")", ";", "else", "O", "<<", "<STR_LIT>", ";", "if", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "'='", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "assert", "(", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumOperands", "(", ")", "||", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "OpNo", "<", "Desc", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Desc", ".", "TSFlags", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "["], "ground_truth": ["OpNo", "]", ";"], "File": "WebAssemblyInstPrinter31", "Func": "printOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12129, "Length": 267, "Cover_Rate": 0.6082004555808656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OffsetRelocLen", ")", "OffsetRelocLen", "+=", "<NUM_LIT>", ";", "if", "(", "ExternRelocLen", ")", "ExternRelocLen", "+=", "<NUM_LIT>", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FuncLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FuncLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "LineLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FuncLen", "+", "LineLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "OffsetRelocLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FuncLen", "+", "LineLen", "+", "OffsetRelocLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "ExternRelocLen", ",", "<NUM_LIT>", ")", ";", "OS", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "const", "auto", "&", "FuncSec", ":", "FuncInfoTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "FuncSec", ".", "first", ")", ")", ";", "OS", ".", "EmitIntValue", "(", "FuncSec", ".", "first", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FuncSec", ".", "second", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "const", "auto", "&", "FuncInfo", ":", "FuncSec", ".", "second", ")", "{", "Asm", "->", "EmitLabelReference", "(", "FuncInfo", ".", "Label", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FuncInfo", ".", "TypeId", ",", "<NUM_LIT>", ")", ";", "}", "}", "OS", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "const", "auto", "&", "LineSec", ":", "LineInfoTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "LineSec", ".", "first", ")", ")", ";", "OS", ".", "EmitIntValue", "(", "LineSec", ".", "first", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "LineSec", ".", "second", "."], "ground_truth": ["size", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "BTFDebug29", "Func": "emitBTFExtSection", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12130, "Length": 266, "Cover_Rate": 0.32399512789281365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmsubps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "("], "ground_truth": ["__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12131, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget"], "ground_truth": [")", "const", "{"], "File": "PPCISelLowering115", "Func": "LowerVAARG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12132, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>BaseTargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG21", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12133, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "uint64_t", "Immed", ";", "if", "(", "Root", ".", "isImm", "(", ")", ")", "Immed", "=", "Root", ".", "getImm", "(", ")", ";", "else", "if", "(", "Root", ".", "isCImm", "(", ")", ")", "Immed", "=", "Root", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "else", "if", "(", "Root", ".", "isReg", "(", ")", ")", "{", "auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ",", "true", ")", ";", "if", "(", "!", "ValAndVReg", ")", "return", "None", ";", "Immed", "=", "ValAndVReg", "->", "Value", ";", "}", "else", "return", "None", ";", "return", "Immed"], "ground_truth": [";"], "File": "AArch64InstructionSelector10", "Func": "getImmedFromMO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12134, "Length": 120, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_n_sv8hi", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12135, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "loongarch_valid_base_register_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "strict_p", ")", "&&", "loongarch_valid_index_p", "(", "info", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "strict_p", ")", ")", "{", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "info", "->", "offset", "=", "XEXP", "("], "ground_truth": ["x", ",", "<NUM_LIT>", ")", ";"], "File": "loongarch", "Func": "loongarch_classify_address", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12136, "Length": 77, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12137, "Length": 55, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12138, "Length": 54, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "Callee", ")", ";", "unsigned", "NumArgs", "=", "TheCall", "->", "getNumArgs", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "i", "++", ")", "{", "Ops", ".", "push_back", "(", "TheCall", "->", "getArg", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "TheCall", "->", "getArgFlagsVal", "(", "i", ")", ")", ";", "}", "std", "::", "vector", "<", "MVT", ">", "NodeTys", ";", "unsigned", "NumRets", "=", "TheCall", "->", "getNumRetVals", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRets", ";", "i", "++", ")", "NodeTys", ".", "push_back", "(", "TheCall", "->", "getRetValType", "(", "i", ")", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "&", "NodeTys", "[", "<NUM_LIT>", "]", ",", "NodeTys", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getCall", "(", "TheCall", "->", "getCallingConv", "(", ")", ",", "dl", ",", "TheCall", "->", "isVarArg", "(", ")", ",", "TheCall", "->", "isTailCall", "(", ")", ",", "TheCall", "->", "isInreg", "(", ")", ",", "VTs", ","], "ground_truth": ["&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "PIC16ISelLowering2", "Func": "LegalizeCALL", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12139, "Length": 170, "Cover_Rate": 0.5029585798816568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SplatValue", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "Lane", ":", "N", "->", "op_values", "(", ")", ")", "if", "(", "Lane", "!=", "SplatValue", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "NyuziISelLowering", "Func": "isSplatVector", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12140, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::", "EmitARM64WinCFISaveFPLRX", "(", "int", "Offset", ")", "{", "EmitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFPLRX", ",", "-", "<NUM_LIT>", ","], "ground_truth": ["Offset", ")", ";"], "File": "AArch64WinCOFFStreamer11", "Func": "EmitARM64WinCFISaveFPLRX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12141, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "RC", "==", "&", "<STR_LIT>", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "SrcReg", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "."], "ground_truth": ["getFrameInfo", "(", ")", ";"], "File": "Thumb1InstrInfo30", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12142, "Length": 90, "Cover_Rate": 0.4265402843601896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Mask", ")", ")", "{", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Mask", ")", "&&", "(", "Mask", "==", "~", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "amt", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "amt", ",", "<STR_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering114", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12143, "Length": 431, "Cover_Rate": 0.37445699391833187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "I", "==", "MBB", "->", "end", "(", ")", "?", "DebugLoc", "(", ")", ":", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "STReg", "=", "getSTReg", "(", "RegNo", ")", ";", "pushReg", "("], "ground_truth": ["AsReg", ")", ";"], "File": "X86FloatingPoint11", "Func": "duplicateToTop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12144, "Length": 34, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V8A", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V8_1A", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V8_2A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": ["::", "<ISA_LIT>V8MBaseline", ":"], "File": "ARMELFStreamer12", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12145, "Length": 187, "Cover_Rate": 0.3431192660550459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printMemRegReg", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "printRegister", "(", "MO", ",", "true", ")", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCAsmPrinter107", "Func": "printMemRegReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12146, "Length": 35, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MILOHContainer", "&", "getLOHContainer", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64MachineFunctionInfo", "Func": "getLOHContainer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12147, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addConstantSImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addConstantSImmOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12148, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUSubtarget", "::", "isOverride", "(", "<STR_LIT>", "caps", ")", "const", "{", "assert", "(", "caps", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "CapsOverride", "[", "caps", "]"], "ground_truth": [";"], "File": "AMDGPUSubtarget74", "Func": "isOverride", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12149, "Length": 25, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNum", "!=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "RegNum", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "return", "getReg", "(", "<STR_LIT>", ",", "RegNum", ")", "+", "is<ISA_LIT>64"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmParser18", "Func": "matchRegisterByNumber", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12150, "Length": 36, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "override", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "parseAddrAsciz", "(", "DirectiveID", ".", "getLoc", "("], "ground_truth": [")", ")", ";"], "File": "MOSAsmParser", "Func": "ParseDirective", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12151, "Length": 36, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BRIG_CHANNEL_TYPE_SNORM_INT16", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT8", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT16", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT24", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_SHORT_555", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_SHORT_565", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT_101010", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_SIGNED_INT8", ":", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "HSAILInstPrinter", "Func": "printBrigImageChannelType", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12152, "Length": 70, "Cover_Rate": 0.39325842696629215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_cvtsi64_m64", "(", "__int64", "__i", ")", "{", "return"], "ground_truth": ["__i", ";"], "File": "mmintrin", "Func": "_mm_cvtsi64_m64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12153, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "A2", "=", "b", ".", "BITCAST", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "FullVT", ")", ";", "SDValue", "Tmp", "=", "b", ".", "OR", "(", "b", ".", "AND", "(", "A1", ",", "b", ".", "NOT", "(", "A2", ")", ")", ",", "b", ".", "AND", "(", "b", ".", "SRL", "<", "<NUM_LIT>", ">", "(", "A1", ")", ",", "A2", ")", ")", ";", "return", "b", ".", "IFH1", "(", "b", ".", "HiMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "b", ".", "AND", "(", "A1", ",", "b", ".", "NOT", "(", "b", ".", "SHL", "<", "<NUM_LIT>", ">", "(", "A2", ")", ")", ")", ",", "Tmp", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ParabixGeneratedFuncs", "Func": "GENLowerLSHR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12154, "Length": 101, "Cover_Rate": 0.5906432748538012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "decl", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "false", ";", "return", "!", "s390_call_saved_register_used", "(", "exp"], "ground_truth": [")", ";"], "File": "s3904", "Func": "s390_function_ok_for_sibcall", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12155, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "TPCInstrInfo", "Func": "isStoreToStackSlot", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12156, "Length": 37, "Cover_Rate": 0.3894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sign", "=", "gen_reg_rtx", "(", "mode", ")", ";", "bool", "neg", ";", "neg", "=", "ia64_expand_vecint_compare", "(", "LT", ",", "mode", ",", "sign", ",", "vec", ",", "zero", ")", ";", "gcc_assert", "(", "!", "neg"], "ground_truth": [")", ";"], "File": "ia64", "Func": "ia64_unpack_sign", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12157, "Length": 32, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVectorIndexHOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "addVectorIndexHOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12158, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2AddrModeSOReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12159, "Length": 81, "Cover_Rate": 0.47928994082840237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "-", "MFI", "->", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "const", "MCPhysReg", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "{", "unsigned", "Size", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "*", "R", ")", "->", "getSize", "(", ")", ";", "Offset", "=", "alignTo", "(", "Offset", "+", "Size", ",", "Size", ")", ";", "}", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "MFI", "->", "getObjectIndexEnd", "(", ")", "||", "MaxAlign", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Offset", "=", "alignTo", "(", "Offset", "+", "MFI", "->", "getObjectSize"], "ground_truth": ["(", "I", ")", ",", "MaxAlign", ")", ";"], "File": "MipsFrameLowering24", "Func": "estimateStackSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12160, "Length": 160, "Cover_Rate": 0.6926406926406926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "LoReg", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "HiReg", "=", "getSubReg", "(", "Reg", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MCS51RegisterInfo", "Func": "splitReg", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12161, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "verbose", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "string", ")", ";", "putenv", "(", "CONST_CAST", "(", "char", "*", ",", "string", ")"], "ground_truth": [")", ";"], "File": "intelmic-mkoffload", "Func": "xputenv", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12162, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "const_section", "(", ")", "\\", "{", "\\", "if", "(", "!", "USE_CONST_SECTION", ")", "\\", "text_section", "(", ")", ";", "\\", "else", "if", "(", "in_section", "!=", "in_const", ")", "\\", "{", "\\"], "ground_truth": ["fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CONST_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_const", ";", "\\", "}", "\\", "}"], "File": "c4x", "Func": "const_section", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 12163, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "GlobalAddressSDNode", "*", "N", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "{", "const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";", "const", "GlobalObject", "*", "GO", "=", "GV", "->", "getBaseObject", "(", ")", ";", "if", "(", "GO", "&&", "TLOF", "->", "IsGlobalInSmallSection", "(", "GO", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "return", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", ";", "if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "getAddrGlobal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "(", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo"], "ground_truth": ["::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "MipsISelLowering103", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12164, "Length": 263, "Cover_Rate": 0.9195804195804196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isGlobalStubReference", "(", "GVFlags", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "HasBaseReg", "&&", "isGlobalRelativeToPICBase", "(", "GVFlags", ")", ")", "return", "false", ";", "if", "(", "(", "M", "!=", "CodeModel", "::", "Small", "||", "R", "!=", "Reloc", "::", "Static", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "AM", ".", "BaseOffs", "||", "AM", ".", "Scale", ">", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "return", "false", ";", "break", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "X86ISelLowering (2)3", "Func": "isLegalAddressingMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12165, "Length": 111, "Cover_Rate": 0.5235849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_elf_in_small_data_p", "(", "tree", "decl", ")", "{", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "DECL_SECTION_NAME", "(", "decl", ")", ")", "{", "const", "char", "*", "section", "=", "TREE_STRING_POINTER", "(", "DECL_SECTION_NAME", "(", "decl", ")", ")", ";", "if", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "else", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")"], "ground_truth": [")", ";"], "File": "rs60003", "Func": "rs6000_elf_in_small_data_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12166, "Length": 142, "Cover_Rate": 0.8114285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Terminator", ":", "Terminators", ")", "if", "(", "mustRelaxBranch", "(", "Terminator", ",", "Terminator", ".", "Address", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "SystemZLongBranch", "Func": "mustRelaxABranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12167, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "CountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "}", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int64_t", "Offset", "=", "(", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "VarArgsFPOffset", ";", "MachineMemOperand", "*", "MMO", "=", "F", "->", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "RegSaveFrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "Offset", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12168, "Length": 194, "Cover_Rate": 0.522911051212938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TentativelyCommuting", "=", "false", ";", "Declined", "="], "ground_truth": ["false", ";"], "File": "WebAssemblyRegStackify13", "Func": "reset", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12169, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ConstantIslandPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12170, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GV", ")", "{", "if", "(", "const", "auto", "*", "CV", "=", "dyn_cast", "<", "Constant", ">", "(", "MemAddr", ")", ")", "for", "(", "const", "auto", "&", "CO", ":", "CV", "->", "operands", "(", ")", ")", "if", "(", "memAddrUsesCTR", "(", "TM", ",", "CO", ")", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "!", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "TLSModel", "::", "Model", "Model", "=", "TM", "."], "ground_truth": ["getTLSModel", "(", "GV", ")", ";"], "File": "PPCCTRLoops11", "Func": "memAddrUsesCTR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12171, "Length": 74, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "case", "AsmToken", "::", "Integer", ":", "{", "StringRef", "ErrMsg", ";", "if", "(", "isParsingInlineAsm", "(", ")", "&&", "SM", ".", "getAddImmPrefix", "(", ")", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Tok", ".", "getLoc", "(", ")", ")", ")", ";", "SMLoc", "Loc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", "=", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "UpdateLocLex", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "StringRef", "IDVal", "=", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetDirectionalLocalSymbol", "(", "IntVal", ",", "IDVal", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Variant", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "const", "MCExpr", "*", "Val", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Variant", ",", "getContext", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "&&", "Sym", "->", "isUndefined", "(", ")", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "StringRef", "Identifier", "=", "Sym", "->", "getName", "(", ")", ";", "SM", ".", "onIdentifierExpr", "(", "Val", ",", "Identifier", ")", ";", "End", "=", "consumeToken", "(", ")", ";", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "}", "else", "{", "if", "(", "SM", ".", "onInteger", "(", "IntVal", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "}", "break", ";", "}", "case", "AsmToken", "::", "Plus", ":", "SM", ".", "onPlus", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Minus", ":", "SM", ".", "onMinus", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Star", ":", "SM", ".", "onStar", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Slash", ":", "SM", ".", "onDivide", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Pipe", ":", "SM", ".", "onOr", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Amp", ":", "SM", ".", "onAnd", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "LessLess", ":", "SM", ".", "onLShift", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "GreaterGreater", ":", "SM", ".", "onRShift", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "LBrac", ":", "SM", ".", "onLBrac", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "RBrac", ":", "SM", ".", "onRBrac", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "LParen", ":", "SM", ".", "onLParen", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "X86AsmParser (2)1", "Func": "ParseIntelExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12172, "Length": 406, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "instructionID", "=", "decode", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ",", "insn", "->", "modRM", ")", ";", "}", "else", "{", "*", "instructionID", "=", "decode", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ",", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86DisassemblerDecoder", "Func": "getIDWithAttrMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12173, "Length": 45, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "MCSectionSubPair", "Current", "=", "OutStreamer", ".", "getCurrentSection", "(", ")", ";", "const", "MCSectionELF", "*", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol1", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol1", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol2", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol2", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOCBASE", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter103", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12174, "Length": 159, "Cover_Rate": 0.4162303664921466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vmullu_nv4hi", "(", "(", "int16x4_t", ")", "__a"], "ground_truth": [",", "(", "__builtin_neon_hi", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmull_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12175, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameInfo", "::", "emitPushInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "StmOpc", ",", "unsigned", "StrOpc", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "StrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "<STR_LIT>", ")"], "ground_truth": [".", "addReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMFrameInfo", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12176, "Length": 311, "Cover_Rate": 0.6425619834710744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewAnd", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewMask", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewAnd", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewShift", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewShift", ")", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "ShiftAmt", ";", "AM", ".", "IndexReg"], "ground_truth": ["=", "NewAnd", ";"], "File": "X86ISelDAGToDAG100", "Func": "FoldMaskedShiftToScaledMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12177, "Length": 73, "Cover_Rate": 0.3201754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "mode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "return"], "ground_truth": ["mode", ";"], "File": "rs6000-call", "Func": "rs6000_promote_function_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12178, "Length": 33, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAMIndexed", "(", "MI", ",", "OpNum", ",", "<NUM_LIT>", ","], "ground_truth": ["O", ")", ";"], "File": "ARM64InstPrinter", "Func": "printAMIndexed64", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12179, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmppd512_mask", "(", "(", "__v8df", ")", "__X", ",", "(", "__v8df", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "__U"], "ground_truth": [",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmp_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12180, "Length": 26, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovqd256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4si"], "ground_truth": [")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12181, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IInSlot", "=", "Res", ".", "first", ";", "}", "if", "(", "LastInstInFunction", "||", "!", "SafeInSlot", "(", "*", "IInSlot", ",", "*", "I", ")", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "Iit", "=", "I", "->", "getIterator", "(", ")", ";", "if", "(", "std", "::", "next", "(", "Iit", ")", "==", "FI", "->", "end", "(", ")", "||", "std", "::", "next", "(", "Iit", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Changed", "=", "true", ";", "TII", "->", "insertNop", "(", "*", "(", "I", "->", "getParent", "(", ")", ")", ",", "std", "::", "next", "(", "I", ")", ",", "I", "->", "getDebugLoc", "(", ")", ")", "->", "bundleWithPred", "(", ")", ";", "NumInsertedNops", "++", ";", "}", "}", "}", "}", "return"], "ground_truth": ["Changed", ";"], "File": "MipsBranchExpansion (2)", "Func": "handleSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12182, "Length": 107, "Cover_Rate": 0.421259842519685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "n", "+", "<NUM_LIT>"], "ground_truth": [")", "&", "~", "<NUM_LIT>", ";"], "File": "m32c2", "Func": "m32c_push_rounding", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12183, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_insll_be", "(", "insh", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ",", "addr", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_insql_be", "(", "insh", ",", "gen_lowpart", "(", "DImode", ",", "src", ")", ",", "addr", ")", ")", ";", "break", ";", "}", "emit_insn", "(", "gen_insxh", "(", "insl", ",", "gen_lowpart", "(", "DImode", ",", "src", ")", ",", "GEN_INT", "(", "size", "*", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "}", "switch", "(", "(", "int", ")", "size", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_mskxl_be", "(", "dsth", ",", "dsth", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "{", "rtx", "msk", "=", "immed_double_const", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ";", "emit_insn", "(", "gen_mskxl_be", "(", "dsth", ",", "dsth", ",", "msk", ",", "addr", ")", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_mskxl_be", "(", "dsth", ",", "dsth", ",", "constm1_rtx", ",", "addr", ")", ")", ";", "break", ";", "}", "emit_insn", "(", "gen_mskxh", "(", "dstl", ",", "dstl", ",", "GEN_INT", "(", "size", "*", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "}", "else", "{", "addr", "=", "copy_addr_to_reg", "(", "plus_constant", "(", "dsta", ",", "ofs", ")", ")", ";", "if", "(", "src", "!=", "CONST0_RTX", "(", "GET_MODE", "(", "src", ")", ")", ")", "{", "emit_insn", "(", "gen_insxh", "(", "insh", ",", "gen_lowpart", "(", "DImode", ",", "src", ")", ",", "GEN_INT", "(", "size", "*", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "switch", "(", "(", "int", ")", "size", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_inswl_le", "(", "insl", ",", "gen_lowpart", "(", "HImode", ",", "src", ")", ",", "addr", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_insll_le", "(", "insl", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ",", "addr", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_insql_le", "(", "insl", ",", "src", ",", "addr", ")", ")", ";", "break", ";", "}", "}", "emit_insn", "(", "gen_mskxh", "(", "dsth", ",", "dsth", ",", "GEN_INT", "(", "size", "*", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "switch", "(", "(", "int", ")", "size", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_mskxl_le", "(", "dstl", ",", "dstl", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "{", "rtx", "msk", "=", "immed_double_const", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ";", "emit_insn", "(", "gen_mskxl_le", "(", "dstl", ",", "dstl", ","], "ground_truth": ["msk", ",", "addr", ")", ")", ";"], "File": "alpha3", "Func": "alpha_expand_unaligned_store", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12184, "Length": 371, "Cover_Rate": 0.441141498216409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxq_f32", "(", "float32x4_t", "a", ",", "float32x4_t", "b", ")", "{", "float32x4_t", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmulxq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12185, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vget_highv16qi"], "ground_truth": ["(", "__a", ")", ";"], "File": "arm", "Func": "neon_vget_high_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12186, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Size", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "ZCPV", "->", "getType", "(", ")", ")", ";", "OutStreamer", ".", "EmitValue", "("], "ground_truth": ["Expr", ",", "Size", ")", ";"], "File": "SystemZAsmPrinter37", "Func": "EmitMachineConstantPoolValue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12187, "Length": 31, "Cover_Rate": 0.36470588235294116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PromoteConstant", "("], "ground_truth": [")", ";"], "File": "ARM64PromoteConstant", "Func": "createARM64PromoteConstantPass", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12188, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMemBarrierOption", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "&", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12189, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "{"], "ground_truth": ["__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdup_n_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12190, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "oldOpcode", ")", "{", "case", "AMDGPU", "::", "JUMP_COND", ":", "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "CONTINUE_LOGICALZ_i32", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "return", "-", "<NUM_LIT>"], "ground_truth": [";"], "File": "AMDILCFGStructurizer2", "Func": "getContinueZeroOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12191, "Length": 34, "Cover_Rate": 0.7906976744186046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_double2", ")", "(", "si_dfnms", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ",", "(", "qword", ")", "(", "c"], "ground_truth": [")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_nmsub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12192, "Length": 32, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_s32", "(", "int32x4_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vreinterpretq_u32_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12193, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VLIWResourceModel", "(", "const", "TargetMachine", "&", "TM", ",", "const", "TargetSchedModel", "*", "SM", ")", ":", "SchedModel", "(", "SM", ")", ",", "TotalPackets", "(", "<NUM_LIT>", ")", "{", "ResourcesModel", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", "->", "CreateTargetScheduleState", "(", "&", "TM", ",", "nullptr", ")", ";", "assert", "(", "ResourcesModel", "&&", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "HexagonMachineScheduler29", "Func": "VLIWResourceModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12194, "Length": 50, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeLoadStore", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", "||", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_LOAD", ")", ";", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";", "if", "(", "!", "ValTy", ".", "isVector", "(", ")", "||", "!", "ValTy", ".", "getElementType", "(", ")", ".", "isPointer", "(", ")", "||", "ValTy", ".", "getElementType", "(", ")", ".", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "PtrSize", "=", "ValTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "NewTy", "=", "LLT", "::", "vector", "(", "ValTy", ".", "getNumElements", "(", ")", ","], "ground_truth": ["PtrSize", ")", ";"], "File": "AArch64LegalizerInfo11", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12195, "Length": 147, "Cover_Rate": 0.5951417004048583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixup_7_pcrel", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{", "adjustRelativeBranch", "(", "Size", ",", "Fixup", ",", "Value"], "ground_truth": [",", "Ctx", ")", ";"], "File": "AVRAsmBackend1", "Func": "fixup_7_pcrel", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12196, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "WidthMinusOne", "=", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WidthMinusOne", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LSB", ")", ")", ";", "}", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerCTTZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12197, "Length": 131, "Cover_Rate": 0.40809968847352024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DeadRegisterDefinitions", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "AArch64DeadRegisterDefinitionsPass (2)1", "Func": "AArch64DeadRegisterDefinitions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12198, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")"], "ground_truth": [")", ";"], "File": "RISCVTargetMachine1", "Func": "getTargetTransformInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12199, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCCMP", ")", "addPass", "(", "create<ISA_LIT>ConditionalCompares", "(", ")", ")", ";", "addPass", "(", "&"], "ground_truth": ["EarlyIfConverterID", ")", ";"], "File": "AArch64TargetMachine3", "Func": "addILPOpts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12200, "Length": 24, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "->", "mode", "=", "mode", ";", "insn", "->", "numImmediatesConsumed", "=", "<NUM_LIT>", ";", "if", "(", "readPrefixes", "(", "insn", ")", "||", "readOpcode", "(", "insn", ")", "||", "getID", "(", "insn", ")", "||", "insn", "->", "instructionID", "==", "<NUM_LIT>", "||", "readOperands", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "length", "=", "insn", "->", "readerCursor", "-", "insn"], "ground_truth": ["->", "startLocation", ";"], "File": "X86DisassemblerDecoder", "Func": "decodeInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12201, "Length": 56, "Cover_Rate": 0.32941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "name", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "XCoreAsmPrinter14", "Func": "emitGlobalDirective", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12202, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vgetq_lane_s64", "(", "int64x2_t", "__a", ","], "ground_truth": ["const", "int", "__b", ")", "{"], "File": "arm", "Func": "neon2_vgetq_lane_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12203, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shmask", ".", "v", "=", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "shmask", ".", "i", "[", "(", "si_to_uint", "(", "(", "qword", ")", "(", "vec_add", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "(", "vec_uint4", ")", "(", "b", ")", ")", ")", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "return", "(", "(", "qword", ")", "("], "ground_truth": ["shmask", ".", "v", ")", ")", ";"], "File": "si2vmx", "Func": "si_cwx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12204, "Length": 69, "Cover_Rate": 0.711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "SMLoc", "LParenLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "}", "else", "{", "SMLoc", "ExprEnd", ";", "if", "(", "getParser", "(", ")", ".", "ParseParenExpression", "(", "Disp", ",", "ExprEnd", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "if", "(", "SegReg", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "(", "Disp", ",", "LParenLoc", ",", "ExprEnd", ")", ";", "return", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MemStart", ",", "ExprEnd", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "IndexReg", "=", "<NUM_LIT>", ",", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "StartLoc", ",", "EndLoc", ";", "if", "(", "ParseRegister", "(", "BaseReg", ",", "StartLoc", ",", "EndLoc", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "L", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "L", ",", "L", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "ScaleVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseAbsoluteExpression", "(", "ScaleVal", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "Scale", "=", "(", "unsigned", ")", "ScaleVal", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", "."], "ground_truth": ["isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{"], "File": "X86AsmParser72", "Func": "ParseMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12205, "Length": 411, "Cover_Rate": 0.6227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMTargetTransformInfo29", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12206, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "Align", "Alignment", "=", "isThumb", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Alignment", ")", "NewMBB", "->", "setAlignment", "(", "Alignment", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPEAlign", "(", "U"], "ground_truth": [".", "CPEMI", ")", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12207, "Length": 210, "Cover_Rate": 0.4085603112840467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockLogAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockLogAlignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", "."], "ground_truth": ["Offset", ";"], "File": "ARMConstantIslandPass52", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12208, "Length": 100, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cc0_user", "=", "next_cc0_user", "(", "insn", ")", ";", "if", "(", "cc0_user", "==", "NULL", ")", "return", "false", ";", "body", "=", "PATTERN", "(", "cc0_user", ")", ";", "set", "=", "single_set", "(", "cc0_user", ")", ";", "if", "(", "JUMP_P", "(", "cc0_user", ")", "&&", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "SET_DEST", "(", "body", ")", "==", "pc_rtx", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "IF_THEN_ELSE", "&&", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body"], "ground_truth": [")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "cc0_rtx", ")", "{"], "File": "cris", "Func": "cris_cc0_user_requires_cmp", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12209, "Length": 79, "Cover_Rate": 0.441340782122905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "S", "=", "dyn_cast", "<", "MCSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "MCSym", "=", "S", "->", "getMCSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "BlockAddressSDNode", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "BlockAddr", "=", "BA", "->", "getBlockAddress", "(", ")", ";", "AM", ".", "Disp", "+=", "BA", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "BA", "->", "getTargetFlags", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelDAGToDAG114", "Func": "MatchWrapper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12210, "Length": 232, "Cover_Rate": 0.3165075034106412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LABEL_REF", ":", "return", "flag_pic", "?", "cris_rel_symbol", ":", "cris_offsettable_symbol", ";", "case", "CONST", ":", "return", "cris_symbol_type_of", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "PLUS", ":", "case", "MINUS", ":", "{", "enum", "cris_symbol_type", "t1", "=", "cris_symbol_type_of", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "enum", "cris_symbol_type", "t2", "=", "cris_symbol_type_of", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "t1", "==", "cris_no_symbol", "||", "t2", "==", "cris_no_symbol", ")", ";", "if", "(", "t1", "==", "cris_got_symbol", "||", "t2", "==", "cris_got_symbol", ")", "return"], "ground_truth": ["cris_got_symbol_needing_fixup", ";"], "File": "cris", "Func": "cris_symbol_type_of", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12211, "Length": 83, "Cover_Rate": 0.5253164556962026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!"], "ground_truth": ["CmpSwap", ")", "{"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12212, "Length": 243, "Cover_Rate": 0.5573394495412844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasMul", "(", "false", ")", ",", "HasDiv", "(", "false", ")"], "ground_truth": [",", "HasRor", "(", "false", ")", ",", "HasCmov", "(", "false", ")", "{"], "File": "OR1KSubtarget", "Func": "OR1KSubtarget", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12213, "Length": 55, "Cover_Rate": 0.6707317073170732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Streamer", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget"], "ground_truth": [">", "(", ")", ";"], "File": "MBlazeAsmPrinter14", "Func": "MBlazeAsmPrinter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12214, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")"], "ground_truth": ["{"], "File": "M680x0TargetMachine", "Func": "LLVMInitializeM680x0Target", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12215, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "&", "FrameLowering"], "ground_truth": [";"], "File": "mprocTargetMachine", "Func": "getFrameLowering", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12216, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC"], "ground_truth": [")", ")", "{"], "File": "Thumb2InstrInfo", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12217, "Length": 127, "Cover_Rate": 0.38837920489296635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "<STR_LIT>", "&&", "<ISA_LIT>TargetLowering", "::", "isFlatGlobalAddrSpace", "(", "AS", ")", ")", "{", "if", "(", "isScalarLoadLegal", "(", "MI", ")", ")", "{", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "PtrMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ";", "unsigned", "PtrBankID", "=", "Subtarget", ".", "useFlatForGlobal", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "PtrMapping", "=", "<STR_LIT>", "(", "PtrBankID", ",", "PtrSize", ")", ";", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "LoadTy", ")", ";", "}", "}", "else", "{", "ValMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "LoadTy", ")", ";", "PtrMapping", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "<NUM_LIT>", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "<NUM_LIT>", "]", "=", "PtrMapping", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";", "return", "Mapping"], "ground_truth": [";"], "File": "AMDGPURegisterBankInfo10", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12218, "Length": 257, "Cover_Rate": 0.7427745664739884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_insert_insn_pseudos", "(", "void", ")", "{", "bool", "insn_pseudo_needed", "=", "TRUE", ";", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_last_insn", "(", ")", ";", "insn", "!=", "NULL_RTX", ";", "insn", "=", "PREV_INSN"], "ground_truth": ["(", "insn", ")", ")", "switch", "(", "GET_CODE", "(", "insn", ")", ")", "{"], "File": "mips", "Func": "mips_insert_insn_pseudos", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12219, "Length": 43, "Cover_Rate": 0.34959349593495936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>BranchExpansion", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", ")"], "ground_truth": [")", ";"], "File": "MipsTargetMachine64", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12220, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float", "foo", "=", "__truncdfsf2", "(", "__truncxfdf2", "(", "ld", ")"], "ground_truth": [")", ";"], "File": "fpgnulib", "Func": "__truncxfsf2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12221, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SetCCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MRI", "->", "replaceRegWith", "(", "SetCCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "CondReg", ")", ";", "SetCCI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "SetCCI", ".", "getParent", "(", ")", ",", "SetCCI", ".", "getIterator", "(", ")", ",", "SetCCI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "add", "(", "SetCCI", ".", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "addReg", "(", "CondReg"], "ground_truth": [")", ";"], "File": "X86FlagsCopyLowering", "Func": "rewriteSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12222, "Length": 108, "Cover_Rate": 0.48868778280542985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "SveVT", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "Src0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeTypeToInteger", "(", ")", ",", "Src0", ")", ";", "Src0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NeonVT", ",", "Src0", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NeonVT", ",", "Mask", ")", ";", "Idxs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NeonVT", ",", "Idxs", ")", ";", "Src0", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "SveVT", ",", "Undef", ",", "Src0", ")", ";", "Mask", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "SveVT", ",", "Undef", ",", "Mask", ")", ";", "Idxs", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "SveVT", ",", "Undef", ",", "Idxs", ")", ";", "EVT", "PredVT", "=", "SveVT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";", "SDValue", "Pg", "=", "getPTrue", "(", "DAG", ",", "DL", ",", "PredVT", ",", "(", "NumEls", "==", "<NUM_LIT>", ")", "?", "VL2", ":", "VL4", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PredVT", ",", "Mask", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PredVT", ",", "Mask", ",", "Pg", ")", ";", "EVT", "MemVT", "=", "MGN", "->", "getMemoryVT", "(", ")", ".", "changeTypeToInteger", "(", ")", ";", "<STR_LIT>", "Ext", "=", "MGN", "->", "getExtensionType"], "ground_truth": ["(", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerMGATHER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12223, "Length": 219, "Cover_Rate": 0.3924731182795699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_ucomige_sd", "(", "__m128d", "__A", ","], "ground_truth": ["__m128d", "__B", ")", "{"], "File": "emmintrin4", "Func": "_mm_ucomige_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12224, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "i", "==", "OpNo", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "addOperands", "(", "MIB", ",", "MOs", ",", "PtrOffset", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MO", ")", ";", "}", "}", "updateOperandRegConstraints", "(", "MF", ",", "*", "NewMI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoFPExcept", ")", ")", "NewMI", "->", "setFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoFPExcept", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "MBB", "->", "insert", "(", "InsertPt", ",", "NewMI"], "ground_truth": [")", ";"], "File": "X86InstrInfo (2)3", "Func": "FuseInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12225, "Length": 126, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "createPowerPCMacroFusionDAGMutation", "(", ")", "{", "return", "createMacroFusionDAGMutation", "("], "ground_truth": ["shouldScheduleAdjacent", ")", ";"], "File": "PPCMacroFusion", "Func": "createPowerPCMacroFusionDAGMutation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12226, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "arm_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "if", "(", "!", "TARGET_NEON_VECTORIZE_DOUBLE", ")", "{", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "modes", "->", "safe_push", "(", "V8QImode", ")"], "ground_truth": [";"], "File": "arm", "Func": "arm_autovectorize_vector_modes", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12227, "Length": 32, "Cover_Rate": 0.8648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst2_lanev2si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ",", "__bu", ".", "__o"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst2_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12228, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vabdq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabdq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12229, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "new"], "ground_truth": ["<ISA_LIT>_MachoTargetObjectFile", "(", ")", ";"], "File": "ARM64ISelLowering", "Func": "createTLOF", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12230, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "parts", "=", "<NUM_LIT>", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "!", "can_create_pseudo_p", "(", ")", ",", "split_all", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "satisfies_constraint_Ss", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "split_all", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_A16", "&&", "(", "far_addr_space_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "far_addr_space_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "split_all", "|=", "<NUM_LIT>", ";", "if", "(", "TARGET_A24", "&&", "split_all", "!=", "<NUM_LIT>", "&&", "(", "mode", "==", "SImode", "||", "mode", "==", "PSImode", ")", "&&", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "return", "<NUM_LIT>", ";", "for", "(", "si", "=", "<NUM_LIT>", ";", "si", "<", "parts", ";", "si", "++", ")", "{", "d", "[", "si", "]", "=", "m32c_subreg", "(", "submode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "si", "*", "GET_MODE_SIZE", "(", "submode", ")", ")", ";", "s", "[", "si", "]", "=", "m32c_subreg", "(", "submode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "si", "*", "GET_MODE_SIZE", "(", "submode", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "d", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "d", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "{", "for", "(", "si", "=", "parts", "-", "<NUM_LIT>", ";", "si", ">=", "<NUM_LIT>", ";", "si", "--", ")", "{", "ops", "[", "opi", "++", "]", "=", "gen_rtx_MEM", "(", "submode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "SP_REGNO", ")", ")", ")", ";", "ops", "[", "opi", "++", "]", "=", "s", "[", "si", "]", ";", "}", "rv", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "s", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "s", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", "{", "for", "(", "di", "=", "<NUM_LIT>", ";", "di", "<", "parts", ";", "di", "++", ")", "{", "ops", "[", "opi", "++", "]", "=", "d", "[", "di", "]", ";", "ops", "[", "opi", "++", "]", "=", "gen_rtx_MEM", "(", "submode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "SP_REGNO", ")", ")", ")", ";", "}", "rv", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "m32c", "Func": "m32c_split_move", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12231, "Length": 376, "Cover_Rate": 0.5481049562682215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsS32", "(", ")", "const", "{", "return", "ThisABI", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "SICABIInfo", "Func": "IsS32", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12232, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "int", "FPOffset", "=", "TFI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "TFI", "->", "getRAStackOffset", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FPOffset", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RAOffset", ")", ";", "}", "int", "StackSize", "=", "(", "int", ")", "MFI", "->"], "ground_truth": ["getStackSize", "(", ")", ";"], "File": "TeeRISCFrameLowering", "Func": "emitEpilogue", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12233, "Length": 166, "Cover_Rate": 0.6014492753623188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "LDSGlobals", "=", "<STR_LIT>", "(", "M", ")", ";", "llvm", "::", "erase_if", "(", "LDSGlobals", ",", "[", "&", "]", "(", "GlobalVariable", "*", "GV", ")", "{", "return", "shouldIgnorePointerReplacement", "(", "GV", ")", ";", "}"], "ground_truth": [")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "collectLDSRequiringPointerReplace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12234, "Length": 38, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12235, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src0", "->", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Src0", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true"], "ground_truth": [";"], "File": "SIShrinkInstructions16", "Func": "foldImmediates", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12236, "Length": 92, "Cover_Rate": 0.3205574912891986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Xchg", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Add", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Sub", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Nand", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Max", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Min", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "UMax", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "UMin", ":", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "XLen", "==", "<NUM_LIT>", ")", "{", "switch", "(", "BinOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Xchg", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Add", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Sub", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::", "Nand", ":", "return", "<STR_LIT>", ";", "case", "AtomicRMWInst", "::"], "ground_truth": ["Max", ":"], "File": "RISCVISelLowering", "Func": "getIntrinsicForMaskedAtomicRMWBinOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12237, "Length": 129, "Cover_Rate": 0.57847533632287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "hasOneUse", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "WideVec", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "WideVT", "=", "WideVec", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "WideVT", ".", "is256BitVector", "(", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "const", "APInt", "&", "ExtIndex0", "=", "N0", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering130", "Func": "lowerShuffleOfExtractsAsVperm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12238, "Length": 185, "Cover_Rate": 0.5270655270655271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "width", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "const4", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4", ")", ")", ";", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s3", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "TriCoreDisassembler", "Func": "DecodeRCRWInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12239, "Length": 132, "Cover_Rate": 0.6439024390243903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "MCID", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "ARMISelLowering156", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12240, "Length": 193, "Cover_Rate": 0.5092348284960422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "rtx", "v0", ",", "v1", ";", "if", "(", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", "<", "SPARC_INT_ARG_MAX", "*", "<NUM_LIT>", ")", "{", "int", "intreg", ";", "if", "(", "incoming", ")", "return", "reg", ";", "intreg", "=", "(", "SPARC_OUTGOING_INT_ARG_FIRST", "+", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", "/", "<NUM_LIT>", ")", ";", "v0", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ";", "v1", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "intreg", ")", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "v0", ",", "v1", ")", ")", ";", "}", "else", "{", "v0", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "v1", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "v0", ",", "v1", ")", ")", ";", "}", "}", "}", "else", "if", "(", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<="], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "sparc5", "Func": "sparc_function_arg_1", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12241, "Length": 155, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "cpu", "=", "&", "cpu_table", "[", "<NUM_LIT>", "]", ";", "cpu", "->", "name", ";", "++", "cpu", ")", "if", "(", "!", "strcmp", "(", "sel", "->", "string", ",", "cpu", "->", "name", ")", ")", "{", "if", "(", "sel", "->", "set_tune_p", ")", "sparc_cpu", "=", "cpu", "->", "processor", ";", "if", "(", "sel", "->", "set_arch_p", ")", "{", "target_flags", "&=", "~", "cpu", "->", "disable", ";", "target_flags", "|=", "cpu", "->", "enable", ";", "}", "break", ";", "}", "if", "(", "!", "cpu", "->", "name", ")", "error", "(", "<STR_LIT>", ",", "sel", "->", "string", ",", "sel", "->", "name", ")", ";", "}", "}", "if", "(", "fpu_option_set", ")", "target_flags", "=", "(", "target_flags", "&", "~", "MASK_FPU", ")", "|", "fpu", ";", "if", "(", "!", "TARGET_FPU", ")", "target_flags", "&=", "~", "MASK_VIS", ";", "if", "(", "TARGET_VIS", "||", "TARGET_ARCH64", ")", "{", "target_flags", "|=", "MASK_V9", ";", "target_flags", "&=", "~", "(", "MASK_V8", "|", "MASK_SPARCLET", "|", "MASK_SPARCLITE", ")", ";", "}", "if", "(", "TARGET_V9", "&&", "TARGET_ARCH32", ")", "target_flags", "|=", "MASK_DEPRECATED_V8_INSNS", ";", "if", "(", "!", "TARGET_V9", "||", "TARGET_ARCH64", ")", "target_flags", "&=", "~", "MASK_V8PLUS", ";", "if", "(", "TARGET_ARCH32", ")", "target_flags", "&=", "~", "MASK_STACK_BIAS", ";", "if", "(", "align_functions", "==", "<NUM_LIT>", "&&", "(", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC", "||", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC3", ")", ")", "align_functions", "=", "<NUM_LIT>", ";", "if", "(", "flag_pcc_struct_return", "==", "DEFAULT_PCC_STRUCT_RETURN", ")", "flag_pcc_struct_return", "=", "(", "TARGET_ARCH64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_ARCH64", ")", "targetm", ".", "asm_out", ".", "unaligned_op", ".", "di", "=", "NULL", ";", "sparc_init_modes", "(", ")", ";", "sparc_sr_alias_set", "=", "new_alias_set", "(", ")", ";", "struct_value_alias_set", "=", "new_alias_set", "(", ")", ";", "init_machine_status", "=", "sparc_init_machine_status", ";", "switch", "(", "sparc_cpu", ")", "{", "case", "PROCESSOR_V7", ":", "case", "PROCESSOR_CYPRESS", ":", "sparc_costs", "=", "&", "cypress_costs", ";", "break", ";", "case", "PROCESSOR_V8", ":", "case", "PROCESSOR_SPARCLITE", ":", "case", "PROCESSOR_SUPERSPARC", ":", "sparc_costs", "=", "&", "supersparc_costs", ";", "break", ";", "case", "PROCESSOR_F930", ":", "case", "PROCESSOR_F934", ":", "case", "PROCESSOR_HYPERSPARC", ":", "case", "PROCESSOR_SPARCLITE86X", ":", "sparc_costs", "=", "&", "hypersparc_costs", ";", "break", ";", "case", "PROCESSOR_SPARCLET", ":", "case", "PROCESSOR_TSC701", ":", "sparc_costs", "=", "&", "sparclet_costs", ";", "break", ";", "case", "PROCESSOR_V9", ":", "case", "PROCESSOR_ULTRASPARC", ":", "sparc_costs", "=", "&", "ultrasparc_costs", ";", "break", ";", "case", "PROCESSOR_ULTRASPARC3", ":", "sparc_costs", "=", "&", "ultrasparc3_costs"], "ground_truth": [";"], "File": "sparc3", "Func": "sparc_override_options", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12242, "Length": 327, "Cover_Rate": 0.36333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Z", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ";"], "File": "BPFTargetMachine12", "Func": "LLVMInitializeBPFTarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12243, "Length": 44, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>SETargetLowering", "(", "TM"], "ground_truth": [")", ";"], "File": "MipsSEISelLowering (2)", "Func": "createMipsSETargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12244, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "SaveC0", "(", "SDValue", "Chain", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDValue", "GetC0Ops", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "GetC0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "GetC0Ops", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "C0VirtReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "SDValue", "C0VirtRegNode", "=", "DAG", ".", "getCopyToReg", "(", "Chain"], "ground_truth": [",", "DL", ",", "C0VirtReg", ",", "GetC0", ")", ";"], "File": "TVMISelLowering", "Func": "SaveC0", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12245, "Length": 124, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "name", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_LO", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_HI", ")", ".", "Case", "("], "ground_truth": ["<STR_LIT>", ",", "VK_<ISA_LIT>_PCREL_LO", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_PCREL_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_GOT_HI", ")", ".", "Default", "(", "VK_<ISA_LIT>_Invalid", ")", ";"], "File": "RISCVMCExpr13", "Func": "getVariantKindForName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12246, "Length": 51, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateShiftedImm", "(", "const", "MCExpr", "*", "Val", ",", "unsigned", "ShiftAmount", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_ShiftedImm", ",", "Ctx", ")", ";", "Op", "->", "ShiftedImm", ".", "Val", "=", "Val", ";", "Op", "->", "ShiftedImm", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "AArch64AsmParser (2)1", "Func": "CreateShiftedImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12247, "Length": 72, "Cover_Rate": 0.9863013698630136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canTreatAsByteVector", "("], "ground_truth": ["EVT", "VT", ")", "{"], "File": "SystemZISelLowering120", "Func": "canTreatAsByteVector", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12248, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_subs_epi8", "(", "__m128i", "__W", ",", "__mmask16", "__U", ",", "__m128i"], "ground_truth": ["__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_subs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12249, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sgx_call_magic_labels_index", "++", ";", "return", "<STR_LIT>", "+", "std", "::", "to_string", "(", "sgx_call_magic_labels_index", "-", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86AsmPrinter2", "Func": "getNextCallMagic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12250, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", ".", "Chain", ")", "return", ";", "auto", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "C", ".", "Op1", ")", ";", "if", "(", "C1", "&&", "C1", "->", "isZero", "(", ")", ")", "{", "for", "(", "auto", "I", "=", "C", ".", "Op0", "->", "use_begin", "(", ")", ",", "E", "=", "C", ".", "Op0", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "*", "N", "="], "ground_truth": ["*", "I", ";"], "File": "SystemZISelLowering (2)3", "Func": "adjustForFNeg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12251, "Length": 71, "Cover_Rate": 0.5867768595041323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PAN", "::", "isLocalName", "(", "DIGV", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ")", "{", "ClassNo", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DIGV", ".", "isLocalToUnit", "(", ")", ")", "ClassNo", "=", "<STR_LIT>", ";", "else", "ClassNo", "=", "<STR_LIT>", ";", "return"], "ground_truth": ["ClassNo", ";"], "File": "PIC16DebugInfo1", "Func": "getStorageClass", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12252, "Length": 44, "Cover_Rate": 0.6984126984126984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p", "->", "next", "=", "extern_head", ";", "p", "->", "decl", "=", "decl", ";", "p", "->", "name"], "ground_truth": ["=", "name", ";"], "File": "winnt3", "Func": "i386_pe_record_external_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12253, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "gpos", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "gpos_qi", ",", "<NUM_LIT>", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "gpos", ",", "loadlen", ",", "GE", ",", "NULL_RTX", ",", "SImode", ",", "<NUM_LIT>", ",", "full_label", ")", ";", "emit_insn", "(", "gen_vstlv16qi", "(", "vsrc", ",", "gpos", ",", "dst", ")", ")", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "dst_addr", ",", "gpos", ",", "result", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_jump", "(", "exit_label", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "full_label", ")", ";", "LABEL_NUSES", "(", "full_label", ")", "=", "<NUM_LIT>", ";", "force_expand_binop", "(", "Pmode", ",", "and_optab", ",", "src_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "temp", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_move_insn", "(", "offset", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "force_expand_binop", "(", "Pmode", ",", "sub_optab", ",", "offset", ",", "temp", ",", "offset", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_insn", "(", "gen_vstlv16qi", "(", "vsrc", ",", "gen_lowpart", "(", "SImode", ",", "offset", ")", ",", "dst", ")", ")", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "offset", ",", "const1_rtx", ",", "offset", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_move_insn", "(", "src_addr_reg", ",", "src_addr", ")", ";", "emit_move_insn", "(", "dst_addr_reg", ",", "dst_addr", ")", ";", "emit_label", "(", "loop_label", ")", ";", "LABEL_NUSES", "(", "loop_label", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "vsrc", ",", "gen_rtx_MEM", "(", "V16QImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "src_addr_reg", ",", "offset", ")", ")", ")", ";", "emit_insn", "(", "gen_vec_vfenesv16qi", "(", "vpos", ",", "vsrc", ",", "vsrc", ",", "GEN_INT", "(", "VSTRING_FLAG_ZS", "|", "VSTRING_FLAG_CS", ")", ")", ")", ";", "add_int_reg_note", "(", "s390_emit_ccraw_jump", "(", "<NUM_LIT>", ",", "EQ", ",", "done_label", ")", ",", "REG_BR_PROB", ",", "profile_probability", "::", "very_unlikely", "(", ")", ".", "to_reg_br_prob_note", "(", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "V16QImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "dst_addr_reg", ",", "offset", ")", ")", ",", "vsrc", ")", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "offset", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "offset", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_jump", "(", "loop_label", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "done_label", ")", ";", "LABEL_NUSES", "(", "done_label", ")", "=", "<NUM_LIT>", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "dst_addr_reg", ",", "offset", ",", "dst_addr_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_insn", "(", "gen_vec_extractv16qiqi", "(", "gpos_qi", ",", "vpos", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")"], "ground_truth": [")", ";"], "File": "s390", "Func": "s390_expand_vec_movstr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12254, "Length": 342, "Cover_Rate": 0.5767284991568297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "__c", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c"], "ground_truth": ["+", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vext_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12255, "Length": 43, "Cover_Rate": 0.3944954128440367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma3", "."], "ground_truth": ["getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12256, "Length": 187, "Cover_Rate": 0.35823754789272033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ","], "ground_truth": ["V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV8F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12257, "Length": 112, "Cover_Rate": 0.6787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "{"], "File": "BPFRegisterInfo12", "Func": "processFunctionBeforeFrameFinalized", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12258, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerLibCall", "(", "RTLIB", "::", "Libcall", "LC8", ",", "RTLIB", "::", "Libcall", "LC16", ",", "RTLIB", "::", "Libcall", "LC24", ",", "RTLIB", "::", "Libcall", "LC32", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "RTLIB", "::", "Libcall", "LC", ";", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC8", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC16", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC24", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC32", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "reserve", "(", "Op", "."], "ground_truth": ["getNumOperands", "(", ")", ")", ";"], "File": "Z80ISelLowering2", "Func": "LowerLibCall", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12259, "Length": 126, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ".", "getValueOr", "(", "Reloc", "::", "Model", "::", "Static", ")", ",", "CM", ".", "getValueOr", "(", "CodeModel", "::", "Model", "::", "Tiny", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "DefaultSubtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "(", ")"], "ground_truth": [";"], "File": "TL45TargetMachine", "Func": "TL45TargetMachine", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12260, "Length": 67, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "s390_label_align", "(", "rtx_insn", "*", "label", ")", "{", "rtx_insn", "*", "prev_insn", "=", "prev_active_insn", "(", "label", ")", ";", "rtx", "set", ",", "src", ";", "if", "(", "prev_insn", "==", "NULL_RTX", ")", "goto", "old", ";", "set", "=", "single_set", "(", "prev_insn", ")", ";", "if", "(", "set", "==", "NULL_RTX", ")", "goto"], "ground_truth": ["old", ";"], "File": "s390", "Func": "s390_label_align", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12261, "Length": 47, "Cover_Rate": 0.5340909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", "&", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "GPR64x8DecoderTable", "[", "RegNo", ">>", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success"], "ground_truth": [";"], "File": "AArch64Disassembler28", "Func": "DecodeGPR64x8ClassRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12262, "Length": 34, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "dest", ")", "&&", "GET_CODE", "(", "dest", ")", "!=", "REG", ")", "dest", "=", "force_reg", "(", "Pmode", ",", "dest", ")", ";", "if", "(", "retval", "==", "NULL", ")", "mode", "=", "VOIDmode", ";", "else", "mode", "=", "GET_MODE", "(", "retval", ")", ";", "call", "=", "gen_rtx_CALL", "(", "mode", ",", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "dest", ")", ",", "counter", ")", ";", "if", "(", "retval", ")", "call", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "retval", ",", "call", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "dest", ")", ")", "{", "temp", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "emit_move_insn", "(", "temp", ",", "const0_rtx", ")", ";", "}", "else", "temp", "=", "const0_rtx", ";", "call", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "call", ",", "gen_rtx_USE", "(", "VOIDmode", ",", "temp", ")"], "ground_truth": [")", ")", ";"], "File": "stormy163", "Func": "xstormy16_expand_call", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12263, "Length": 142, "Cover_Rate": 0.8352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "COPY", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "HexagonBitSimplify (2)", "Func": "isBitShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12264, "Length": 50, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "!", "vector_config_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", "&&", "!", "has_vtype_op", "(", "insn", "->", "rtl", "(", ")", ")", "&&", "(", "find_access", "(", "insn", "->", "defs", "(", ")", ",", "VL_REGNUM", ")", "||", "find_access", "(", "insn", "->", "defs", "(", ")", ",", "VTYPE_REGNUM", ")", ")", ")", "{", "set_unknown", "(", ")", ";", "return", ";", "}", "if", "(", "!", "vector_config_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", "&&", "!", "has_vtype_op", "(", "insn", "->", "rtl", "(", ")", ")", ")", "return", ";", "vl_vtype_info", "::", "operator", "=", "(", "get_vl_vtype_info", "(", "insn", ")", ")", ";", "m_insn", "=", "insn", ";", "m_state", "=", "VALID", ";", "if", "(", "vector_config_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", ")", "{", "m_demands", "[", "DEMAND_AVL", "]", "=", "true", ";", "m_demands", "[", "DEMAND_RATIO", "]", "=", "true", ";", "return", ";", "}", "if", "(", "has_vl_op", "(", "insn", "->", "rtl", "(", ")", ")", ")", "m_demands", "[", "DEMAND_AVL", "]", "=", "true", ";", "if", "(", "get_attr_ratio", "(", "insn", "->", "rtl", "(", ")", ")", "!=", "INVALID_ATTRIBUTE", ")", "m_demands", "[", "DEMAND_RATIO", "]", "=", "true", ";", "else", "{", "m_demands", "[", "DEMAND_SEW", "]", "=", "true", ";", "if", "(", "!", "ignore_vlmul_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", ")", "m_demands", "[", "DEMAND_LMUL", "]", "=", "true", ";", "}", "if", "(", "get_attr_ta", "(", "insn", "->", "rtl", "(", ")", ")", "!=", "INVALID_ATTRIBUTE", ")", "m_demands", "[", "DEMAND_TAIL_POLICY", "]", "=", "true", ";", "if", "(", "get_attr_ma", "(", "insn", "->", "rtl", "(", ")", ")", "!=", "INVALID_ATTRIBUTE", ")", "m_demands", "[", "DEMAND_MASK_POLICY", "]", "=", "true", ";", "if", "(", "vector_config_insn_p", "(", "insn", "->", "rtl", "(", ")", ")", ")", "return", ";", "if", "(", "scalar_move_insn_p", "(", "insn", "->"], "ground_truth": ["rtl", "(", ")", ")", ")", "{"], "File": "riscv-vsetvl", "Func": "parse_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12265, "Length": 261, "Cover_Rate": 0.5168316831683168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "MCOp", ";", "if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "MCOp", ",", "AP", ",", "isDarwin"], "ground_truth": [")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "PPCMCInstLower (2)1", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12266, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_reduce_pd", "(", "__m128d", "__A", ",", "int", "__B", ")", "{"], "File": "avx512vldqintrin", "Func": "_mm_reduce_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12267, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "*", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "*", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "RegsToPush", ".", "push_back", "(", "*", "CopyReg", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ","], "ground_truth": ["AllCopyRegsEnd", ")", ";"], "File": "Thumb1FrameLowering13", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12268, "Length": 274, "Cover_Rate": 0.3490445859872611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAVLdSt_128RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "<ISA_LIT>Disassembler", "::"], "ground_truth": ["OPW128", ",", "Decoder", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_128RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12269, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "<ISA_LIT>_MC", "::", "initLLVMToCVRegMapping", "(", "X", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "AArch64MCTargetDesc (2)1", "Func": "createAArch64MCRegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12270, "Length": 26, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "EVT", "MemVT", "=", "MSC", "->", "getMemoryVT", "(", ")", ";", "SDValue", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "!", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasBF16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsFixedLength", ")", "{", "assert", "(", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", "&&", "<STR_LIT>", ")", ";", "IndexVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "IndexVT", ")", ";", "MemVT", "=", "IndexVT", ".", "changeVectorElementType", "(", "MemVT", ".", "getVectorElementType", "(", ")", ")", ";", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeTypeToInteger", "(", ")", ")", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeTypeToInteger", "(", ")", ",", "StoreVal", ")", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeVectorElementType", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ")", ",", "StoreVal", ")", ";", "StoreVal", "=", "convertToScalableVector", "(", "DAG", ",", "IndexVT", ",", "StoreVal", ")", ";", "}", "else", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "EVT", "StoreValVT", "=", "getPackedSVEVectorVT", "(", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "StoreVal", "=", "getSVESafeBitCast", "(", "StoreValVT", ",", "StoreVal", ",", "DAG", ")", ";", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", ";", "}", "if", "(", "getGatherScatterIndexIsExtended", "(", "Index", ")", ")", "Index", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "getScatterVecOpcode", "(", "IsScaled", ",", "IsSigned", ",", "NeedsExtend", ")", ";", "selectGatherScatterAddrMode", "(", "BasePtr", ",", "Index", ",", "MemVT", ",", "Opcode", ",", "false", ",", "DAG", ")", ";", "if", "(", "IsFixedLength", ")", "{", "if", "(", "Index", ".", "getSimpleValueType", "(", ")", ".", "isFixedLengthVector", "(", ")", ")", "Index", "=", "convertToScalableVector", "(", "DAG", ",", "IndexVT", ",", "Index", ")", ";", "if", "(", "BasePtr", ".", "getSimpleValueType", "(", ")", ".", "isFixedLengthVector", "(", ")", ")", "BasePtr", "=", "convertToScalableVector", "("], "ground_truth": ["DAG", ",", "IndexVT", ",", "BasePtr", ")", ";"], "File": "AArch64ISelLowering89", "Func": "LowerMSCATTER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12271, "Length": 310, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "PredRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", ","], "ground_truth": ["PredRegDecoderTable", ")", ";"], "File": "HexagonDisassembler1", "Func": "DecodePredRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12272, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x1_t", ")", "{", "__builtin_fma", "(", "__b", "[", "<NUM_LIT>", "]", ",", "__c", "[", "<NUM_LIT>", "]", ",", "__a", "["], "ground_truth": ["<NUM_LIT>", "]", ")", "}", ";"], "File": "arm", "Func": "neon2_vfma_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12273, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcmphiq_n_u32", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmphiq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12274, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "VT", ".", "getSizeInBits", "(", ")", "!=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BuildVectorSDNode", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "BV", "->", "isConstant", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "IntVT", "=", "BV", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskConst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>"], "ground_truth": [",", "DL", ",", "IntVT", ",", "SourceConst", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "performVectorCompareAndMaskUnaryOpCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12275, "Length": 173, "Cover_Rate": 0.692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "("], "ground_truth": ["create<ISA_LIT>PostSelectOptimize", "(", ")", ")", ";"], "File": "AArch64TargetMachine33", "Func": "addGlobalInstructionSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12276, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "BoundCtrl", "==", "-", "<NUM_LIT>", ")", "{", "BoundCtrl", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUAsmParser10", "Func": "ConvertBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12277, "Length": 14, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "SelectRoot", "(", "*", "CurDAG"], "ground_truth": [")", ";"], "File": "PPCISelDAGToDAG33", "Func": "InstructionSelect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12278, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "<NUM_LIT>", ",", "CurByte", ","], "ground_truth": ["OS", ")", ";"], "File": "X86MCCodeEmitter (2)", "Func": "EmitConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12279, "Length": 45, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">"], "ground_truth": ["(", "Inst", ",", "Imm", ")", ";"], "File": "SystemZDisassembler12", "Func": "decodeU2ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12280, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "is<ISA_LIT>64", "(", ")", "&&", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_SRV464_TLS_PE_SaveList", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "<STR_LIT>", ")", "&&", "!", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "TM", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "is<ISA_LIT>64", "("], "ground_truth": [")", ")", "{"], "File": "PPCRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12281, "Length": 130, "Cover_Rate": 0.5138339920948617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "SetCC", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CCValid", ",", "CCMask", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SetCC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Result", ","], "ground_truth": ["SetCC", ")", ";"], "File": "SystemZISelLowering", "Func": "lowerADDSUBCARRY", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12282, "Length": 99, "Cover_Rate": 0.30368098159509205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "gate", "(", "function", "*"], "ground_truth": [")", "{"], "File": "aarch64-cc-fusion", "Func": "gate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12283, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "loop", "->", "num_nodes", ";", "i", "++", ")", "FOR_BB_INSNS", "(", "bbs", "[", "i", "]", ",", "insn", ")", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ","], "ground_truth": ["NONCONST", ")", "if", "(", "const_rtx", "x", "=", "*", "iter", ")", "if", "(", "MEM_P", "(", "x", ")", ")", "{"], "File": "i3861", "Func": "ix86_loop_unroll_adjust", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12284, "Length": 67, "Cover_Rate": 0.32524271844660196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "if", "(", "Subtarget", ".", "hasVector", "(", ")", ")", "VerifyVectorTypes", "(", "Outs", ")", ";", "for", "(", "auto", "&", "Out", ":", "Outs", ")", "if", "(", "Out", ".", "ArgVT", "==", "<STR_LIT>", ")", "return", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RetLocs", ";", "CCState", "RetCCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RetLocs", ",", "Context", ")", ";", "return", "RetCCInfo", ".", "CheckReturn", "(", "Outs", ","], "ground_truth": ["RetCC_<ISA_LIT>", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "CanLowerReturn", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12285, "Length": 95, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "strncmp", "(", "DLL_IMPORT_PREFIX", ",", "symbol", ",", "strlen", "("], "ground_truth": ["DLL_IMPORT_PREFIX", ")", ")", "==", "<NUM_LIT>", ";"], "File": "symbian", "Func": "sh_symbian_dllimport_name_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12286, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "aarch64_vector_data_mode_p", "(", "mode1", ")", "&&", "aarch64_vector_data_mode_p", "(", "mode2", ")", ")", "return", "true", ";", "if", "(", "aarch64_vector_mode_supported_p", "(", "mode1", ")", "||", "aarch64_vector_mode_supported_p", "(", "mode2", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "aarch64", "Func": "aarch64_modes_tieable_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12287, "Length": 30, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p16_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12288, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "OffsetIdx", "=", "InvalidOffsetIdx", ";", "break", ";", "}", "if", "(", "OffsetIdx", "!=", "InvalidOffsetIdx", ")", "{", "DemandedElts", "&=", "~", "(", "(", "<NUM_LIT>", "<<", "UnusedComponentsAtFront", ")", "-", "<NUM_LIT>", ")", ";", "auto", "*", "Offset", "=", "II", ".", "getArgOperand", "(", "OffsetIdx", ")", ";", "unsigned", "SingleComponentSizeInBits", "=", "IC", ".", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "II", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "OffsetAdd", "=", "UnusedComponentsAtFront", "*", "SingleComponentSizeInBits", "/", "<NUM_LIT>", ";", "auto", "*", "OffsetAddVal", "=", "ConstantInt", "::", "get", "(", "Offset", "->", "getType", "(", ")", ",", "OffsetAdd", ")", ";", "Args", "[", "OffsetIdx", "]", "=", "IC", ".", "Builder", ".", "CreateAdd", "(", "Offset", ",", "OffsetAddVal", ")", ";", "}", "}", "}", "else", "{", "ConstantInt", "*", "DMask", "=", "cast", "<", "ConstantInt", ">", "(", "II", ".", "getArgOperand", "(", "DMaskIdx", ")", ")", ";", "unsigned", "DMaskVal", "=", "DMask", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "DemandedElts", "&=", "(", "<NUM_LIT>", "<<", "countPopulation", "(", "DMaskVal", ")", ")", "-", "<NUM_LIT>", ";", "unsigned", "NewDMaskVal", "=", "<NUM_LIT>", ";", "unsigned", "OrigLoadIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "SrcIdx", "=", "<NUM_LIT>", ";", "SrcIdx", "<", "<NUM_LIT>", ";", "++", "SrcIdx", ")", "{", "const", "unsigned", "Bit", "=", "<NUM_LIT>", "<<", "SrcIdx", ";", "if", "(", "!", "!", "(", "DMaskVal", "&", "Bit", ")", ")", "{", "if", "(", "!", "!", "DemandedElts", "[", "OrigLoadIdx", "]", ")", "NewDMaskVal", "|=", "Bit", ";", "OrigLoadIdx", "++", ";", "}", "}", "if", "(", "DMaskVal", "!=", "NewDMaskVal", ")", "Args", "[", "DMaskIdx", "]", "=", "ConstantInt", "::", "get", "(", "DMask", "->", "getType", "(", ")", ",", "NewDMaskVal", ")", ";", "}", "unsigned", "NewNumElts", "=", "DemandedElts", ".", "countPopulation", "(", ")", ";", "if", "(", "!", "NewNumElts", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "NewNumElts", ">=", "VWidth", "&&", "DemandedElts", ".", "isMask", "(", ")", ")", "{", "if", "(", "DMaskIdx", ">=", "<NUM_LIT>", ")", "II", ".", "setArgOperand", "(", "DMaskIdx", ",", "Args", "[", "DMaskIdx"], "ground_truth": ["]", ")", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "simplifyAMDGCNMemoryIntrinsicDemanded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12289, "Length": 296, "Cover_Rate": 0.3983849259757739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "mips_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ")", ";", "return", ";", "}", "if", "(", "mips_split_symbol", "(", "dest", ",", "src", ",", "MAX_MACHINE_MODE", ",", "&", "src", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "src", ")", ")", ";", "return", ";", "}", "if", "(", "mips_tls_symbol_p", "(", "src", ")", ")", "{", "mips_emit_move", "(", "dest", ",", "mips_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "(", "!", "TARGET_MIPS16", "&&", "can_create_pseudo_p", "(", ")"], "ground_truth": [")", ")", ")", "{"], "File": "mips4", "Func": "mips_legitimize_const_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12290, "Length": 119, "Cover_Rate": 0.5920398009950248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "off18", "=", "(", "off18_0", "<<", "<NUM_LIT>", ")", "|", "(", "off18_1", "<<", "<NUM_LIT>", ")", "|", "(", "off18_2", "<<", "<NUM_LIT>", ")", "|", "(", "off18_3", "<<", "<NUM_LIT>", ")", ";", "unsigned", "s1_d", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeABSInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12291, "Length": 61, "Cover_Rate": 0.3546511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "label", "=", "operands", "[", "<NUM_LIT>", "]", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "CCFPmode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_fmt_ee", "(", "code", ",", "CCFPmode", ",", "operand0", ",", "operand1", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "NE", ",", "VOIDmode", ",", "gen_rtx_REG", "(", "CCFPmode", ",", "<NUM_LIT>", ")", ",", "const0_rtx"], "ground_truth": [")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ")", ")", ";"], "File": "pa", "Func": "pa_emit_bcond_fp", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12292, "Length": 70, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getUsefulBitsFromAndWithImmediate", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getUsefulBitsFromUBFM", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "UserNode", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Orig", "&&", "UserNode", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "getUsefulBitsFromOrWithShiftedReg", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64ISelDAGToDAG1", "Func": "getUsefulBitsForUse", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12293, "Length": 90, "Cover_Rate": 0.3543307086614173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "TFL", "->", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsUp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ScaledSize", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Size", ",", "DAG", ".", "getConstant", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "StackAlign", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SP", ",", "ScaledSize", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", "<<", "ST", ".", "getWavefrontSizeLog2"], "ground_truth": ["(", ")", ",", "dl", ",", "VT", ")", ")", ";"], "File": "SIISelLowering53", "Func": "lowerDYNAMIC_STACKALLOCImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12294, "Length": 117, "Cover_Rate": 0.30548302872062666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getRARegister"], "ground_truth": ["(", ")", "const", "{"], "File": "AlphaRegisterInfo4", "Func": "getRARegister", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12295, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "switch", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getType", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "}", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64CollectLOH", "Func": "canDefBePartOfLOH", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12296, "Length": 55, "Cover_Rate": 0.44715447154471544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ")", "{", "Value", "*", "nval", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "CF", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ",", "opr0", ",", "<STR_LIT>", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "*", "nval", "<<", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval"], "ground_truth": [")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_recip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12297, "Length": 76, "Cover_Rate": 0.7238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isHighLatencyDef", "(", "int", "Opc", ")", "const", "{", "return", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "&&", "(", "isMUBUF", "(", "Opc", ")", "||"], "ground_truth": ["isMTBUF", "(", "Opc", ")", "||", "isMIMG", "(", "Opc", ")", "||", "isFLAT", "(", "Opc", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "isHighLatencyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12298, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "default", ":"], "ground_truth": ["return", "UNSUPPORTED", ";"], "File": "MBlazeDisassembler", "Func": "decodeSB", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12299, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", "=", "FDiv", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "MDNode", "*", "FPMath", "=", "FDiv", ".", "getMetadata", "(", "LLVMContext", "::", "MD_fpmath", ")", ";", "if", "(", "!", "FPMath", ")", "return", "false", ";", "const", "FPMathOperator", "*", "FPOp", "=", "cast", "<", "const", "FPMathOperator", ">", "(", "&", "FDiv", ")", ";", "float", "ULP", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "if", "(", "ULP", "<", "<NUM_LIT>", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "isFast", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12300, "Length": 178, "Cover_Rate": 0.42891566265060244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "AM", "!=", "<STR_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "int", "Offs", "=", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")"], "ground_truth": ["{"], "File": "MCS51ISelDAGToDAG", "Func": "selectIndexedProgMemLoad", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12301, "Length": 92, "Cover_Rate": 0.6524822695035462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_vfmaddph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ",", "(", "__v16hf", ")", "__C", ",", "(", "__mmask16"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_fmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12302, "Length": 28, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "tmpReg", "=", "GuardsReg", ";", "int", "bitpos", "=", "TRI", "->", "getS0Index", "(", "predReg", ")", ";", "assert", "(", "bitpos", ">", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "bitpos", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "InsertedInstrs", "++", ";", "uint32_t", "or_bitmask", "=", "<NUM_LIT>", "<<", "bitpos", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PRTmp", ")", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "or_bitmask", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ".", "addReg", "(", "PRTmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "or_bitmask", ")", ";"], "File": "PatmosSPReduce", "Func": "insertDefToS0SpillSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12303, "Length": 212, "Cover_Rate": 0.6483180428134556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmInstCompress", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out"], "ground_truth": [",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "File": "TPCAsmInstCompress", "Func": "EmitInstruction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12304, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "ix86_expand_sse_compare_and_jump", "(", "UNLE", ",", "TWO52", ",", "xa", ",", "false", ")", ";", "if", "(", "flag_rounding_math", ")", "{", "ix86_sse_copysign_to_positive", "(", "TWO52", ",", "TWO52", ",", "res", ",", "mask", ")", ";", "xa", "=", "res", ";", "}", "xa", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa", ",", "TWO52", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "xa", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa", ",", "TWO52", ",", "xa", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "HONOR_SIGNED_ZEROS", "(", "mode", ")", "&&", "flag_rounding_math", ")", "xa", "=", "ix86_expand_sse_fabs", "(", "xa", ",", "NULL", ")", ";", "ix86_sse_copysign_to_positive", "(", "res", ",", "xa", ",", "res", ",", "mask", ")", ";", "emit_label", "("], "ground_truth": ["label", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_rint", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12305, "Length": 106, "Cover_Rate": 0.6022727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegClassID", "=", "G", "->", "getStart", "(", ")", "->", "getDesc", "(", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ";", "BitVector", "AvailableRegs", "=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "G", "->", "begin", "(", ")", ",", "E", "=", "G", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RS", ".", "forward", "(", "I", ")", ";", "AvailableRegs", "&=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "auto", "J", ":", "I", "->", "operands", "("], "ground_truth": [")", ")", "{"], "File": "AArch64A57FPLoadBalancing11", "Func": "scavengeRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12306, "Length": 97, "Cover_Rate": 0.3288135593220339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "O", "<<", "'%'", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "SystemZInstPrinter15", "Func": "printOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12307, "Length": 66, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "VTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputePTXValueVTs", "(", "*", "this", ",", "DL", ",", "RetTy", ",", "VTs", ",", "&", "Offsets", ")", ";", "assert", "(", "VTs", ".", "size", "(", ")", "==", "OutVals", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "VectorInfo", "=", "VectorizePTXValueVTs", "(", "VTs", ",", "Offsets", ",", "RetTy", "->", "isSized", "(", ")", "?", "DL", ".", "getABITypeAlignment", "(", "RetTy", ")", ":", "<NUM_LIT>", ")", ";", "bool", "ExtendIntegerRetVal", "=", "RetTy", "->", "isIntegerTy", "(", ")", "&&", "DL", ".", "getTypeAllocSizeInBits", "(", "RetTy", ")", "<", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "StoreOperands", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_FIRST", ")", "{", "assert", "(", "StoreOperands", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "StoreOperands", ".", "push_back", "(", "Chain", ")", ";", "StoreOperands", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Offsets", "[", "i", "]", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "RetVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "ExtendIntegerRetVal", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "else", "if", "(", "RetVal", ".", "getValueSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "StoreOperands", ".", "push_back", "(", "RetVal", ")", ";", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_LAST", ")", "{", "<STR_LIT>", "Op", ";", "unsigned", "NumElts", "=", "StoreOperands", ".", "size", "("], "ground_truth": [")", "-", "<NUM_LIT>", ";"], "File": "NVPTXISelLowering (2)2", "Func": "LowerReturn", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12308, "Length": 271, "Cover_Rate": 0.5282651072124757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "from", "==", "RETURN_ADDRESS_POINTER_REGNUM", "&&", "(", "!", "leaf_function_p", "(", ")", "||", "(", "to", "==", "GP_REG_FIRST", "+", "<NUM_LIT>", "&&", "leaf_function_p", "(", ")", ")", ")", ")", "||", "(", "from", "!=", "RETURN_ADDRESS_POINTER_REGNUM", "&&", "("], "ground_truth": ["to", "==", "HARD_FRAME_POINTER_REGNUM", "||", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "!", "frame_pointer_needed", ")", ")", ")", ";"], "File": "iq2000", "Func": "iq2000_can_eliminate", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12309, "Length": 47, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vctp16qhi", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vctp16q", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12310, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "idx", "=", "Count", "-", "i", "-", "<NUM_LIT>", ";", "unsigned", "Reg1", "=", "CSI", "[", "idx", "]", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "CSI", "[", "idx", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "assert", "(", "CSI", "[", "idx", "]", ".", "getFrameIdx", "(", ")", "+", "<NUM_LIT>", "==", "CSI", "[", "idx", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "StrOpc", ";", "assert", "(", "(", "Count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg1", ")", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg2", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg1", ")", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg2", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")"], "ground_truth": ["StrOpc", "=", "<STR_LIT>", ";"], "File": "AArch64FrameLowering34", "Func": "spillCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12311, "Length": 162, "Cover_Rate": 0.334020618556701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ListTmp", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "List", ",", "AlignMinus1", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "DstPtr", "=", "MIRBuilder", ".", "buildPtrMask", "(", "PtrTy", ",", "ListTmp", ",", "Log2_64", "(", "Align", ")", ")", ";", "}", "else", "DstPtr", "=", "List", ";", "uint64_t", "ValSize", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MIRBuilder", ".", "buildLoad", "(", "Dst", ",", "DstPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "ValSize", ",", "std", "::", "max", "(", "Align", ",", "PtrSize", ")", ")", ")", ";", "auto", "Size", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "alignTo", "(", "ValSize", ",", "PtrSize", ")", ")", ";", "auto", "NewList", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "DstPtr", ",", "Size", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildStore", "(", "NewList", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "("], "ground_truth": [")", ",", "MachineMemOperand", "::", "MOStore", ",", "PtrSize", ",", "PtrSize", ")", ")", ";"], "File": "AArch64LegalizerInfo52", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12312, "Length": 154, "Cover_Rate": 0.463855421686747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ".", "R", ")", ";", "DefI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "UseI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "isConvertibleToPredForm", "(", "UseI", ")", ")", "PUsers", ".", "insert", "("], "ground_truth": ["UseI", ")", ";"], "File": "HexagonGenPredicate (2)", "Func": "processPredicateGPR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12313, "Length": 57, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "VL", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")"], "ground_truth": [",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVLOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12314, "Length": 41, "Cover_Rate": 0.5466666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")"], "ground_truth": [".", "addReg", "(", "Reg", ")", ";"], "File": "WebAssemblyFastISel1", "Func": "selectTrunc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12315, "Length": 37, "Cover_Rate": 0.30327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "is_so_imm", "(", "unsigned", "Imm"], "ground_truth": [")", "const", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "is_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12316, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "section", "*", "loongarch_function_rodata_section", "(", "tree", "decl", ","], "ground_truth": ["bool", ")", "{"], "File": "loongarch", "Func": "loongarch_function_rodata_section", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12317, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCtrRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "uint16_t", "CtrlRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "RegNo", ">=", "sizeof", "(", "CtrlRegDecoderTable", ")", "/", "sizeof", "(", "CtrlRegDecoderTable", "[", "<NUM_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "CtrlRegDecoderTable", "[", "RegNo", "]", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "CtrlRegDecoderTable", "["], "ground_truth": ["RegNo", "]", ";"], "File": "HexagonDisassembler30", "Func": "DecodeCtrRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12318, "Length": 104, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ",", "TT", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Large", ")", ",", "OL", ")", ",", "TLOF", "(", "new", "<ISA_LIT>TargetObjectFile", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "FunctionSections", "=", "true", ";", "this", "->", "Options", ".", "DataSections", "=", "true", ";", "this", "->", "Options", ".", "UniqueSectionNames", "=", "true", ";", "initAsmInfo", "(", ")"], "ground_truth": [";"], "File": "WebAssemblyTargetMachine25", "Func": "WebAssemblyTargetMachine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12319, "Length": 135, "Cover_Rate": 0.9926470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SAVErr", "=", "<STR_LIT>", ";", "}", "NumBytes", "=", "-", "SubTarget", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "if", "(", "NumBytes", ">=", "-", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SAVEri", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "else", "{", "unsigned", "OffHi", "=", "(", "unsigned", ")", "NumBytes", ">>", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "OffHi", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SAVErr", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")"], "ground_truth": [".", "getRegisterInfo", "(", ")", ";"], "File": "SparcFrameLowering42", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12320, "Length": 179, "Cover_Rate": 0.3792372881355932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage"], "ground_truth": ["(", "AU", ")", ";"], "File": "SILowerI1Copies1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12321, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "|"], "ground_truth": ["~", "__b", ";"], "File": "arm", "Func": "neon2_vornq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12322, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_va_start", "(", "valist", ",", "nextarg", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ",", "\\", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ")", ";", "\\", "if", "(", "!", "TARGET_NEWABI", ")", "\\", "{", "\\", "fprintf", "(", "FILE", ",", "\\", "<STR_LIT>", ",", "\\", "TARGET_64BIT", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]"], "ground_truth": [",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "Pmode", "==", "DImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "\\", "}", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "}"], "File": "mips5", "Func": "mips_va_start", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12323, "Length": 114, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "imposeStackOrdering", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "definesRegister", "(", "<STR_LIT>", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "true", ",", "true", ")", ")", ";", "if", "(", "!", "MI", "->", "readsRegister", "(", "<STR_LIT>", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand"], "ground_truth": ["::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";"], "File": "WebAssemblyRegStackify13", "Func": "imposeStackOrdering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12324, "Length": 61, "Cover_Rate": 0.8714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "<ISA_LIT>InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "<ISA_LIT>InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "TransBS", "=", "TransSwz", "[", "i"], "ground_truth": ["]", ";"], "File": "R600InstrInfo21", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12325, "Length": 190, "Cover_Rate": 0.6209150326797386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_iterator", "MI", "(", "To", ")", ",", "ME", "(", "Ldst", ")", ",", "End", "(", "Ldst", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ";", "bool", "IsStore", "=", "Ldst", "->", "mayStore", "(", ")", ";", "for", "(", ";", "MI", "!=", "ME", "&&", "MI", "!=", "End", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "mayStore", "(", ")", "||", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isInlineAsm", "(", ")", "||", "MI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "IsStore", "&&", "MI", "->", "mayLoad", "(", ")", ")", "return", "false", ";", "}", "for", "(", "auto", "&", "O", ":", "Ldst", "->", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "O", ".", "isReg", "(", ")", "||", "!", "O", ".", "isUse", "(", ")", ")", "continue", ";", "MachineInstr", "*", "OpDef", "=", "MRI", "->", "getVRegDef", "(", "O", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "!", "MDT", "->", "dominates", "(", "OpDef", ",", "To", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARCOptAddrMode", "Func": "canHoistLoadStoreTo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12326, "Length": 171, "Cover_Rate": 0.8423645320197044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TM", "||", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "for", "(", "Type", "*", "ParamTy", ":", "FTy", "->", "params", "(", ")", ")", "{", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "<NUM_LIT>"], "ground_truth": [")", "OccupancyHint", "=", "<NUM_LIT>", ";"], "File": "AMDGPUPromoteAlloca25", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12327, "Length": 316, "Cover_Rate": 0.6556016597510373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ShiftOpc", ")", "(", "AM2Opc", ">>"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMAddressingModes21", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12328, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "rtx", "base_reg_disp", "::", "reg", "(", "void", ")", "const", "{", "return"], "ground_truth": ["reg_", ";"], "File": "sh", "Func": "reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12329, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxPrivateBits", "=", "<NUM_LIT>", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS"], "ground_truth": ["==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{"], "File": "SIISelLowering106", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12330, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "return", "Ret", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "<STR_LIT>", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "SIISelLowering (2)", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12331, "Length": 89, "Cover_Rate": 0.4635416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPKHASRImm", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12332, "Length": 48, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsCall", ")", "{", "CCInfo", ".", "AnalyzeCallOperands", "(", "*", "Outs", ",", "ArgCC_<ISA_LIT>_Vararg", ")", ";", "}", "else", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "*", "Ins", ",", "ArgCC_<ISA_LIT>_Vararg", ")", ";", "}", "return", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Args", ";", "if", "(", "IsCall", ")", "{", "parseExternFuncCallArgs", "(", "*", "Outs", ",", "Args", ")", ";", "}", "else", "{", "assert", "(", "F", "!=", "nullptr", "&&", "<STR_LIT>", ")", ";", "parseFunctionArgs", "(", "*", "Ins", ",", "Args", ")", ";", "}", "unsigned", "RegsLeft", "=", "array_lengthof", "(", "RegList8", ")", ",", "ValNo", "=", "<NUM_LIT>", ";", "bool", "UsesStack", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "pos", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "Args", "[", "i", "]", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "continue", ";", "MVT", "LocVT", "=", "(", "IsCall", ")", "?", "(", "*", "Outs", ")", "[", "pos", "]", ".", "VT", ":", "(", "*", "Ins", ")", "[", "pos", "]", ".", "VT", ";", "if", "(", "!", "UsesStack", "&&", "(", "Size", "<=", "RegsLeft", ")", ")", "{", "const", "MCPhysReg", "*", "RegList", "=", "(", "LocVT", "==", "<STR_LIT>", ")", "?", "RegList16", ":", "RegList8", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Size", ";", "++", "j", ")", "{", "unsigned", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "ArrayRef", "<", "MCPhysReg", ">", "(", "RegList", ",", "array_lengthof", "(", "RegList8"], "ground_truth": [")", ")", ")", ";"], "File": "AVRISelLowering1", "Func": "analyzeStandardArguments", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12333, "Length": 224, "Cover_Rate": 0.4202626641651032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "ArchFS", "=", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>"], "ground_truth": ["+", "FS", ")", ".", "str", "(", ")", ";"], "File": "X86MCTargetDesc1", "Func": "createX86MCSubtargetInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12334, "Length": 48, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Cmp", "=", "IRB", "->", "CreateICmpSGE", "(", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "IRB", "->", "CreateICmpSLT", "(", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "IRB", "->", "CreateICmpSGT", "(", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "IRB", "->", "CreateICmpSLE", "(", "LHS", ",", "RHS", ")", ";", "break", ";", "}", "(", "dyn_cast", "<", "Instruction", ">", "(", "Cmp", ")", ")", "->", "setDebugLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getDebugLoc", "(", ")", ")", ";", "BasicBlock", "*", "NextBB", "=", "NULL", ";", "Function", "::", "iterator", "BI", "=", "F", "->", "begin", "(", ")", ",", "BE", "=", "F", "->", "end", "(", ")", ";", "while", "(", "BI", "!=", "BE", "&&", "BI", "->", "getName", "(", ")", "!=", "CurBB", "->", "getName", "(", ")", ")", "++", "BI", ";", "++", "BI", ";", "if", "(", "BI", "==", "BE", ")", "{", "NextBB", "=", "Dec", "->", "getOrCreateBasicBlock", "(", "<STR_LIT>", ",", "F", ")", ";", "}", "else", "{", "NextBB", "=", "&", "(", "*", "BI", ")", ";", "}", "Instruction", "*", "Br", "=", "IRB", "->", "CreateCondBr", "(", "Cmp", ",", "BBTgt", ",", "NextBB", ")", ";", "Br", "->", "setDebugLoc", "(", "N", "->", "getDebugLoc", "(", ")", ")", ";", "return"], "ground_truth": ["Br", ";"], "File": "X86IREmitter", "Func": "visitBRCOND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12335, "Length": 197, "Cover_Rate": 0.3450087565674256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasAllocas", "="], "ground_truth": ["B", ";"], "File": "MCS51MachineFunctionInfo", "Func": "setHasAllocas", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12336, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel"], "ground_truth": [",", "Ctx", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12337, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::"], "ground_truth": ["create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", "{"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "createAArch64LoadStoreOptimizationPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12338, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm256_movemask_epi8", "(", "__m256i", "__A", ")", "{"], "File": "avx2intrin", "Func": "_mm256_movemask_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12339, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "IsTopNode", "=", "false", ";", "return", "SU", ";", "}", "if", "(", "SUnit", "*", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "IsTopNode", "=", "true", ";", "return", "SU", ";", "}", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "if", "(", "BotResult", "==", "SingleExcess", "||", "BotResult", "==", "SingleCritical", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "IsTopNode", "=", "false", ";", "return", "BotCand", ".", "SU", ";", "}", "SchedCandidate", "TopCand", ";", "CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "if", "(", "TopResult", "==", "SingleExcess", "||", "TopResult", "==", "SingleCritical", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "IsTopNode", "="], "ground_truth": ["true", ";"], "File": "HexagonMachineScheduler31", "Func": "pickNodeBidrectional", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12340, "Length": 157, "Cover_Rate": 0.5451388888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "first_sew", "(", "const", "vector_insn_info", "&", "info1", ",", "const", "vector_insn_info", "&"], "ground_truth": [")", "{"], "File": "riscv-vsetvl", "Func": "first_sew", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12341, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MOUImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MOUImm", ".", "isImm", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstPrinter17", "Func": "printUImmBareOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12342, "Length": 23, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel"], "ground_truth": ["(", "TM", ")", ";"], "File": "NyuziISelDAGToDAG", "Func": "createNyuziISelDag", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12343, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "convertToBRCT", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", "{", "BranchOnCounts", "+=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "convertToLoadAndTrap", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", "{", "LoadAndTraps", "+=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "(", "!", "CCRefs", "&&", "convertToLoadAndTest", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", "||", "(", "!", "CCRefs", ".", "Def", "&&", "(", "adjustCCMasksForInstr", "(", "MI", ",", "Compare", ",", "CCUsers", ")", "||", "convertToLogical", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", ")", ")", "{", "EliminatedComparisons", "+=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "SrcRefs", "|=", "getRegReferences", "(", "MI", ",", "SrcReg", ")", ";", "if", "(", "SrcRefs", ".", "Def", ")", "break", ";", "CCRefs", "|=", "getRegReferences", "(", "MI", ",", "<STR_LIT>", ")", ";", "if", "(", "CCRefs", ".", "Use", "&&", "CCRefs", ".", "Def", ")", "break", ";", "if", "(", "Compare", ".", "mayRaiseFPException", "(", ")", "&&", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", ")", "break", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "&", "Compare", ")", ")", ",", "MBBE", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "MBBE"], "ground_truth": [";", ")", "{"], "File": "SystemZElimCompare18", "Func": "optimizeCompareZero", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12344, "Length": 191, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", "."], "ground_truth": ["getSimpleVT", "(", ")", ")", ";"], "File": "ARMISelLowering33", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12345, "Length": 204, "Cover_Rate": 0.5037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBDAddr32Disp20", "(", ")", "const", "{", "return", "isMemDisp20", "(", "ADDR32Reg"], "ground_truth": [",", "BDMem", ")", ";"], "File": "SystemZAsmParser10", "Func": "isBDAddr32Disp20", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12346, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "smul_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "set_optab_libfunc", "(", "neg_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ge_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "lt_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "le_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "unord_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "mode", ",", "SFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "mode", ",", "DFmode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "DFmode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "mode", ",", "SImode", ",", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "mode", ",", "SImode", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "mode", ",", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smul_optab", ","], "ground_truth": ["mode", ",", "<STR_LIT>", ")", ";"], "File": "rs60007", "Func": "init_float128_ibm", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12347, "Length": 215, "Cover_Rate": 0.56282722513089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLanes", "(", "unsigned", "l", ")", "{", "Lanes", "=", "l"], "ground_truth": [";", "}"], "File": "HexagonShuffler (2)", "Func": "setLanes", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12348, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "InsDefs", ".", "clear", "(", ")", ";", "getInstrDefs", "(", "MI", ",", "InsDefs", ")", ";", "bool", "Skip", "=", "MI", "->", "isCopy", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", ";", "if", "(", "!", "Skip", ")", "{", "for", "(", "unsigned", "VR", "=", "InsDefs", ".", "find_first", "(", ")", ";", "VR", ";", "VR", "=", "InsDefs", ".", "find_next", "(", "VR", ")", ")", "{", "if", "(", "!", "DoConst", "&&", "isConstant", "(", "VR", ")", ")", "continue", ";", "if", "(", "findSelfReference", "(", "VR", ")", "||", "isSmallConstant", "(", "VR", ")", ")", "continue", ";", "findRecordInsertForms", "(", "VR", ",", "AVs", ")", ";", "if", "(", "IFMap", ".", "size", "(", ")", ">", "MaxIFMSize", ")", "return", ";", "}", "}", "for", "(", "unsigned", "VR", "=", "InsDefs", ".", "find_first", "(", ")", ";", "VR", ";", "VR", "=", "InsDefs", ".", "find_next", "(", "VR", ")", ")", "AVs", ".", "insert", "(", "VR", ")", ";", "BlockDefs", ".", "insert", "(", "InsDefs", ")", ";", "}", "for", "(", "auto", "*", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "MDT", "->", "getNode", "(", "B", ")", ")", ")", "{", "MachineBasicBlock", "*", "SB", "=", "DTN", "->", "getBlock", "(", ")", ";", "collectInBlock", "(", "SB", ","], "ground_truth": ["AVs", ")", ";"], "File": "HexagonGenInsert12", "Func": "collectInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12349, "Length": 187, "Cover_Rate": 0.6131147540983607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setManipulatesSP", "(", "bool", "MSP", ")", "{", "ManipulatesSP", "=", "MSP"], "ground_truth": [";"], "File": "RISCVMachineFunctionInfo3", "Func": "setManipulatesSP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12350, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGFX90AInsts", ")", ")", "return", "<NUM_LIT>", ";", "bool", "IsWave32", "=", "EnableWavefrontSize32", "?", "*", "EnableWavefrontSize32", ":", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";", "return", "IsWave32", "?"], "ground_truth": ["<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo1", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12351, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LaneMask", ".", "all", "(", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "LaneMask", "==", "MRI", "->", "getMaxLaneMaskForVReg", "(", "Reg", ")", ")", "{", "Func", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "E", "=", "TRI", "->", "getNumSubRegIndices", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<STR_LIT>", ">", "CoveringSubregs", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", "!=", "RC", ")", "continue", ";", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";", "return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";", "}", ")"], "ground_truth": [";"], "File": "SIFormMemoryClauses11", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12352, "Length": 232, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "=", "TM", ".", "is<ISA_LIT>64", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "maxCallFrameSize", ")", ";", "MBB", ".", "erase"], "ground_truth": ["(", "II", ")", ";"], "File": "PPCRegisterInfo (2)2", "Func": "lowerDynamicAreaOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12353, "Length": 61, "Cover_Rate": 0.40131578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register"], "ground_truth": [";"], "File": "MipsAsmParser102", "Func": "isReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12354, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmTokStr", "==", "<STR_LIT>", "||", "AsmTokStr", "==", "<STR_LIT>", ")", "return", "ParseIntelOperator", "(", "IOK_TYPE", ")", ";", "}", "unsigned", "Size", "=", "getIntelMemOperandSize", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "Size", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", "&&", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Start", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "AsmToken", "StartTok", "=", "Tok", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo"], "ground_truth": ["->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";"], "File": "X86AsmParser55", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12355, "Length": 207, "Cover_Rate": 0.43670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg2", ")", ".", "addImm", "(", "TlsOffset", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TlsReg", ")", ";", "if", "(", "SaveScratch2", ")", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg2", ")", ";", "}", "}", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "&", "PrologueMBB", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "unsigned", "RegAX", "=", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "Reg10", "=", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "Reg11", "=", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "MOVrr", "=", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "MOVri", "=", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "IsNested", ")", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVrr", ")", ",", "RegAX", ")", ".", "addReg", "(", "Reg10", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVri", ")", ",", "Reg10", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "MOVri", ")", ",", "Reg11", ")", ".", "addImm", "(", "<ISA_LIT>FI", "->", "getArgumentStackSize", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>FI", "->", "getArgumentStackSize", "(", ")", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "StackSize", ")", ";", "}", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "if", "(", "STI", ".", "useRetpoline", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MF", ".", "getMMI", "(", ")", ".", "setUsesMorestackAddr", "(", "true", ")", ";", "}", "else", "{", "if", "(", "Is64Bit", ")", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsNested", ")", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "allocMBB", "->", "addSuccessor", "(", "&", "PrologueMBB", ")", ";", "checkMBB", "->", "addSuccessor", "(", "allocMBB"], "ground_truth": [")", ";"], "File": "X86FrameLowering (2)2", "Func": "adjustForSegmentedStacks", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12356, "Length": 457, "Cover_Rate": 0.3238837703756201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "X86ISelLowering (2)", "Func": "LowerVSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12357, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "isLS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "bool", "isOnlyStoreBarrier", "=", "(", "isLL", "==", "<NUM_LIT>", "&&", "isLS", "==", "<NUM_LIT>", ")", ";", "<STR_LIT>", "DMBOpt", ";", "if", "(", "isDeviceBarrier", ")", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG"], "ground_truth": [".", "getConstant", "(", "DMBOpt", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12358, "Length": 85, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", ")", "return", "false", ";", "if", "(", "MAYBE_FP_REG_CLASS_P", "(", "rclass", ")", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "to", ")", ">", "UNITS_PER_WORD", "&&", "GET_MODE_SIZE", "(", "to", ")", ">", "GET_MODE_SIZE"], "ground_truth": ["(", "from", ")", ")", "return", "true", ";"], "File": "pa4", "Func": "pa_cannot_change_mode_class", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12359, "Length": 47, "Cover_Rate": 0.47474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wcmpgtub", "(", "(", "__v8qi", ")", "__m1", ","], "ground_truth": ["(", "__v8qi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_cmpgt_pu8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12360, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "<NUM_LIT>", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "*", "I", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "NewReg", ")", "<<", "<STR_LIT>", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "<NUM_LIT>", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";", "}", "}", "return", "Modified"], "ground_truth": [";"], "File": "A15SDOptimizer3", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12361, "Length": 158, "Cover_Rate": 0.4606413994169096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isPowerOf2_32", "(", "SegLen", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SegList", ";", "if", "(", "SM", ".", "MaxSrc", "==", "-", "<NUM_LIT>", ")", "return", "SegList", ";", "unsigned", "Shift", "=", "Log2_32", "(", "SegLen", ")", ";", "BitVector", "Segs", "(", "alignTo", "(", "SM", ".", "MaxSrc", "+", "<NUM_LIT>", ",", "SegLen", ")", ">>", "Shift", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "SM", ".", "Mask", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int", "M", "=", "SM", ".", "Mask", "[", "I", "]", ";", "if", "(", "M", ">=", "<NUM_LIT>", ")", "Segs", ".", "set", "(", "M", ">>", "Shift", ")", ";", "}", "for", "(", "unsigned", "B", ":", "Segs", ".", "set_bits", "(", ")"], "ground_truth": [")", "SegList", ".", "push_back", "(", "B", ")", ";"], "File": "HexagonISelDAGToDAGHVX14", "Func": "getInputSegmentList", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12362, "Length": 122, "Cover_Rate": 0.8591549295774648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Reg", ","], "ground_truth": ["RegNum", ",", "S", ",", "E", ")", ";"], "File": "MSP430AsmParser", "Func": "CreateReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12363, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "<ISA_LIT>PassConfig", "::", "createMachineScheduler", "(", "MachineSchedContext", "*"], "ground_truth": ["C", ")", "const", "{"], "File": "MOSTargetMachine", "Func": "createMachineScheduler", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12364, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasVSX", "(", ")", ")", "{", "if", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", "return", "Cost", ";", "}", "bool", "UnalignedAltivec", "=", "Src", "->", "isVectorTy", "(", ")", "&&", "Src", "->", "getPrimitiveSizeInBits", "(", ")", ">=", "LT", ".", "second", ".", "getSizeInBits", "(", ")", "&&", "LT", ".", "second", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Opcode", "==", "Instruction", "::", "Load", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "SrcBytes", "&&", "Alignment", "&&", "Alignment", "<", "SrcBytes", "&&", "!", "UnalignedAltivec", ")", "{", "Cost", "+=", "LT", ".", "first", "*", "(", "SrcBytes", "/", "Alignment", "-", "<NUM_LIT>", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "Store", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Src", "->", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Src", ",", "i", ")", ";", "}", "return", "Cost"], "ground_truth": [";"], "File": "PPCTargetTransformInfo19", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12365, "Length": 158, "Cover_Rate": 0.6752136752136753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "return", "HasSVE", "?", "<STR_LIT>", "##", "n", ":", "<STR_LIT>", "##", "n", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AArch64FrameLowering47", "Func": "getRegisterOrZero", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12366, "Length": 265, "Cover_Rate": 0.7402234636871509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_extract_pi16", "(", "__m64", "const", "__A", ","], "ground_truth": ["int", "const", "__N", ")", "{"], "File": "xmmintrin4", "Func": "_mm_extract_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12367, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "sdata_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_sdata", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ","], "ground_truth": ["<STR_LIT>", ",", "SDATA_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_sdata", ";", "\\", "}", "\\", "}"], "File": "mips4", "Func": "sdata_section", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12368, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_addr_const", "(", "file", ",", "op", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "GP_REGNO", "]", ")", ";", "return", ";", "}", "else", "if", "(", "r0rel_constant_p", "(", "op", ")", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "output_addr_const", "(", "file", ",", "op", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "op", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "}", "break", ";", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "op0", ")", "&&", "CONSTANT_P", "(", "op1", ")", ")", "{", "output_addr_const", "(", "file", ",", "op1", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op0", ")", "]", ")", ";", "return", ";", "}", "else", "if", "(", "REG_P", "(", "op1", ")", "&&", "CONSTANT_P", "(", "op0", ")", ")", "{", "output_addr_const", "(", "file", ",", "op0", ")"], "ground_truth": [";"], "File": "nios2", "Func": "nios2_print_operand_address", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12369, "Length": 168, "Cover_Rate": 0.44562334217506633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "Result", "=", "Result", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HI", ":", "Result", "=", "(", "Result", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HA", ":", "Result", "=", "(", "(", "Result", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "Result", "=", "(", "Result", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHERA", ":", "Result", "=", "(", "(", "Result", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHEST", ":", "Result", "=", "(", "Result", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHESTA", ":", "Result", "=", "(", "(", "Result", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "}", "Res", "=", "MCValue", "::", "get", "(", "Result", ")", ";", "}", "else", "{", "MCContext", "&", "Context", "=", "Layout", "->", "getAssembler", "(", ")", ".", "getContext", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Sym", "=", "Value", ".", "getSymA", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Sym", "->", "getKind", "(", ")", ";", "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "VK_<ISA_LIT>_HI", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "VK_<ISA_LIT>_HA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HA", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHERA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHERA", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHEST"], "ground_truth": [":"], "File": "PPCMCExpr (2)", "Func": "EvaluateAsRelocatableImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12370, "Length": 248, "Cover_Rate": 0.6578249336870027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MCLDInitialize<ISA_LIT>LDTargetInfo", "(", ")", "{", "mcld", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "arm"], "ground_truth": [">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ")", ";"], "File": "ARMTargetInfo20", "Func": "MCLDInitializeARMLDTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12371, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "<STR_LIT>", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "is<ISA_LIT>LowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ","], "ground_truth": ["TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12372, "Length": 304, "Cover_Rate": 0.45645645645645644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "PPCAsmBackend28", "Func": "fixupNeedsRelaxation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12373, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "IntrID", "<", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "assert", "(", "IntrID", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "<STR_LIT>", "]", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "MBlazeIntrinsicInfo", "Func": "getName", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12374, "Length": 47, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "really_return", ")", "{", "rtx", "ops", "[", "<NUM_LIT>", "]", ";", "ops", "[", "<NUM_LIT>", "]", "=", "operand", ";", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "NEED_PLT_RELOC", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "assemble_external_libcall", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";", "output_asm_insn", "(", "reverse", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "ops", ")", ";", "}", "return", "<STR_LIT>", ";", "}", "gcc_assert", "(", "!", "current_function_calls_alloca", "||", "really_return", ")", ";", "sprintf", "(", "conditional", ",", "<STR_LIT>", ",", "reverse", "?", "'D'", ":", "'d'", ")", ";", "return_used_this_function", "=", "<NUM_LIT>", ";", "live_regs_mask", "=", "arm_compute_save_reg_mask", "(", ")", ";", "if", "(", "live_regs_mask", ")", "{", "const", "char", "*", "return_reg", ";", "if", "(", "really_return", "&&", "!", "TARGET_INTERWORK", ")", "return_reg", "=", "reg_names", "[", "PC_REGNUM", "]", ";", "else", "return_reg", "=", "reg_names", "[", "LR_REGNUM", "]", ";", "if", "(", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", ")", "==", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", ")", "{", "if", "(", "frame_pointer_needed", ")", "{", "live_regs_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", ";", "live_regs_mask", "|=", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ";", "}", "else", "gcc_assert", "(", "IS_INTERRUPT", "(", "func_type", ")", "||", "TARGET_REALLY_IWMMXT", ")", ";", "}", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "LAST_ARM_REGNUM", ";", "reg", "++", ")", "if", "(", "live_regs_mask", "==", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "break", ";", "if", "(", "reg", "<=", "LAST_ARM_REGNUM", "&&", "(", "reg", "!=", "LR_REGNUM", "||", "!", "really_return", "||", "!", "IS_INTERRUPT", "(", "func_type", ")", ")", ")", "{", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ",", "(", "reg", "==", "LR_REGNUM", ")", "?", "return_reg", ":", "reg_names", "[", "reg", "]", ")", ";", "}", "else", "{", "char", "*", "p", ";", "int", "first", "=", "<NUM_LIT>", ";", "if", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "gcc_assert", "(", "stack_adjust", "==", "<NUM_LIT>", "||", "stack_adjust", "==", "<NUM_LIT>", ")", ";", "if", "(", "stack_adjust", "&&", "arm_arch5", ")", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "else", "{", "if", "(", "stack_adjust", ")", "live_regs_mask", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "}", "}", "else", "sprintf", "(", "instr", ",", "<STR_LIT>", ",", "conditional", ")", ";", "p", "=", "instr", "+", "strlen", "(", "instr", ")", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "SP_REGNUM", ";", "reg", "++", ")", "if", "(", "live_regs_mask", "&", "(", "<NUM_LIT>", "<<", "reg", ")", ")", "{", "int", "l", "=", "strlen", "(", "reg_names", "[", "reg", "]", ")", ";", "if", "(", "first", ")", "first", "=", "<NUM_LIT>", ";", "else", "{", "memcpy", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "p", "+="], "ground_truth": ["<NUM_LIT>", ";"], "File": "arm3", "Func": "output_return_instruction", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12375, "Length": 413, "Cover_Rate": 0.5891583452211127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "E_V8QImode", ":", "case", "E_V4QImode", ":", "if", "(", "!", "mmx_ok", ")", "return", "false", ";", "goto", "widen", ";", "case", "E_V8HImode", ":", "case", "E_V8HFmode", ":", "case", "E_V8BFmode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "{", "struct", "expand_vec_perm_d", "dperm", ";", "rtx", "tmp1", ",", "tmp2", ";", "permute", ":", "memset", "(", "&", "dperm", ",", "<NUM_LIT>", ",", "sizeof", "(", "dperm", ")", ")", ";", "dperm", ".", "target", "=", "target", ";", "dperm", ".", "vmode", "=", "mode", ";", "dperm", ".", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "dperm", ".", "op0", "=", "dperm", ".", "op1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "dperm", ".", "one_operand_p", "=", "true", ";", "if", "(", "mode", "==", "V8HFmode", "||", "mode", "==", "V8BFmode", ")", "{", "tmp1", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "val", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "maybe_gen_vec_set_0", "(", "mode", ",", "tmp2", ",", "CONST0_RTX", "(", "mode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "else", "{", "tmp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "tmp1", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_vec_setv4si_0", "(", "tmp2", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "emit_move_insn", "(", "dperm", ".", "op0", ",", "tmp1", ")", ";", "ok", "=", "(", "expand_vec_perm_1", "(", "&", "dperm", ")", "||", "expand_vec_perm_broadcast_1", "(", "&", "dperm", ")", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "ok", ";", "}", "goto", "widen", ";", "case", "E_V16QImode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "goto", "permute", ";", "goto", "widen", ";", "widen", ":", "{", "machine_mode", "smode", ",", "wsmode", ",", "wvmode", ";", "rtx", "x", ";", "smode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "wvmode", "=", "get_mode_wider_vector", "(", "mode", ")", ";", "wsmode", "=", "GET_MODE_INNER", "(", "wvmode", ")", ";", "val", "=", "convert_modes", "(", "wsmode", ",", "smode", ",", "val", ",", "true", ")", ";", "if", "(", "smode", "==", "QImode", "&&", "!", "TARGET_PARTIAL_REG_STALL", ")", "emit_insn", "(", "gen_insv_1", "(", "wsmode", ",", "val", ",", "val", ")", ")", ";", "else", "{", "x", "=", "expand_simple_binop", "(", "wsmode", ",", "ASHIFT", ",", "val", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "smode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "val", "=", "expand_simple_binop", "(", "wsmode", ",", "IOR", ",", "val", ",", "x", ",", "x", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "x", "=", "gen_reg_rtx", "(", "wvmode", ")", ";", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "mmx_ok", ",", "wvmode", ",", "x", ",", "val", ")", ";", "gcc_assert", "(", "ok", ")", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "GET_MODE", "(", "target", ")", ",", "x", ")", ")", ";", "return", "ok", ";", "}", "case", "E_V16HImode", ":", "case", "E_V16HFmode", ":", "case", "E_V16BFmode"], "ground_truth": [":"], "File": "i386-expand1", "Func": "ix86_expand_vector_init_duplicate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12376, "Length": 468, "Cover_Rate": 0.5125958378970427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi64_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask8", "__M"], "ground_truth": [",", "__m128i", "__A", ")", "{"], "File": "avx512vlintrin1", "Func": "_mm_mask_cvtepi64_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12377, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue"], "ground_truth": ["(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "PPCMCCodeEmitter (2)", "Func": "getTLSRegEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12378, "Length": 73, "Cover_Rate": 0.5251798561151079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return"], "ground_truth": ["Parser", ";"], "File": "MSP430AsmParser", "Func": "getParser", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12379, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getImplicitBufferPtrUserSGPR", "(", ")", "const", "{", "return", "ArgInfo", ".", "ImplicitBufferPtr"], "ground_truth": [".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getImplicitBufferPtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12380, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable0", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable1", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable2", ";", "}", "if", "(", "OpcodeTablePtr", ")", "{", "DenseMap", "<", "unsigned", "*", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "iterator", "I", "=", "OpcodeTablePtr", "->", "find", "(", "(", "unsigned", "*", ")", "Opc", ")", ";", "if", "(", "I", "!=", "OpcodeTablePtr", "->", "end", "(", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "X86InstrInfo108", "Func": "canFoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12381, "Length": 103, "Cover_Rate": 0.321875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "Imm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ",", "e", "=", "Src", ".", "getNumOperands", "(", ")", ";", "Idx", "<", "e", ";", "++", "Idx", ")", "{", "if", "(", "!", "Src", ".", "getOperand", "(", "Idx", ")", ".", "isUndef", "(", ")", "&&", "Src", ".", "getConstantOperandAPInt", "(", "Idx", ")", ".", "isNegative", "(", ")", ")", "Imm", ".", "setBit", "(", "Idx", ")", ";", "}", "return", "DAG", ".", "getConstant", "(", "Imm", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "unsigned", "EltWidth", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "==", "EltWidth", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "NotSrc", "=", "IsNOT", "(", "Src", ",", "DAG", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "APInt", "NotMask", "=", "APInt", "::", "getLowBitsSet", "(", "NumBits", ",", "NumElts", ")", ";", "NotSrc", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "NotSrc", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NotSrc", ")", ",", "DAG", ".", "getConstant", "(", "NotMask", ",", "DL", ",", "VT", ")", ")", ";", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getAllOnesValue", "(", "NumBits", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "X86ISelLowering (2)6", "Func": "combineMOVMSK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12382, "Length": 272, "Cover_Rate": 0.7214854111405835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "basic_align", "<", "<NUM_LIT>", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "mmix3", "Func": "mmix_constant_alignment", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12383, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "TOYISelLowering1", "Func": "getTargetNodeName", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12384, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSpecCtrl", "("], "ground_truth": [")", "const", "{"], "File": "AArch64Subtarget2", "Func": "hasSpecCtrl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12385, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "a", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "b", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "c", ";", "u", ".", "i", "[", "<NUM_LIT>", "]"], "ground_truth": ["=", "d", ";"], "File": "spe", "Func": "__ev_create_u16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12386, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OpVT", "=", "VT", ";", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "OpVT", "=", "<STR_LIT>", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Op", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "OpVT", ",", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ","], "ground_truth": ["Op", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerCTTZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12387, "Length": 86, "Cover_Rate": 0.41148325358851673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ","], "ground_truth": ["R", "(", "b", ")", ")", ";"], "File": "disassembler", "Func": "sqr_mpysu_add3a", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12388, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "IsInc", ";", "if", "(", "!", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "Base", ",", "Offset", ",", "AM", ",", "IsInc", ",", "DAG", ")", ")", "return", "false", ";", "AM", "=", "IsInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "true"], "ground_truth": [";"], "File": "ARM64ISelLowering", "Func": "getPreIndexedAddressParts", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12389, "Length": 93, "Cover_Rate": 0.6283783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovusdw128mem_mask", "(", "(", "__v8hi", "*", ")", "__P", ",", "(", "__v4si", ")", "__A"], "ground_truth": [",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtusepi32_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12390, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "CE", "->", "getValue", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "return", "true"], "ground_truth": [";"], "File": "SparcAsmParser1", "Func": "isCallTarget", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12391, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_SImode", ":", "gen_neg", "=", "gen_negsi2", ";", "break", ";", "case", "E_DImode", ":", "gen_neg", "=", "gen_negdi2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "e1", "=", "gen_reg_rtx", "(", "inmode", ")", ";", "e2", "=", "gen_reg_rtx", "(", "inmode", ")", ";", "res", "=", "gen_reg_rtx", "(", "outmode", ")", ";", "half", "=", "const_double_from_real_value", "(", "dconsthalf", ",", "inmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_UNSPEC", "(", "HImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op1", ")", ",", "UNSPEC_FXAM", ")", ")", ")", ";", "emit_insn", "(", "gen_abs", "(", "e1", ",", "op1", ")", ")", ";", "half", "=", "force_reg", "(", "inmode", ",", "half", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "e2", ",", "gen_rtx_PLUS", "(", "inmode", ",", "e1", ",", "half", ")", ")", ")", ";", "if", "(", "inmode", "!=", "XFmode", ")", "{", "tmp1", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp1", ",", "gen_rtx_FLOAT_EXTEND", "(", "XFmode", ",", "e2", ")", ")", ")", ";", "}", "else", "tmp1", "=", "e2", ";", "switch", "(", "outmode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "emit_insn", "(", "gen_frndintxf2_floor", "(", "tmp0", ",", "tmp1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "res", ",", "gen_rtx_UNSPEC", "(", "outmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp0", ")", ",", "UNSPEC_TRUNC_NOOP", ")", ")", ")", ";", "}", "break", ";", "case", "E_XFmode", ":", "emit_insn", "(", "gen_frndintxf2_floor", "(", "res", ",", "tmp1", ")", ")", ";", "break", ";", "case", "E_HImode", ":", "emit_insn", "(", "gen_lfloorxfhi2", "(", "res", ",", "tmp1", ")", ")", ";", "break", ";", "case", "E_SImode", ":", "emit_insn", "(", "gen_lfloorxfsi2", "(", "res", ",", "tmp1", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "emit_insn", "(", "gen_lfloorxfdi2", "(", "res", ",", "tmp1", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen_testqi_ext_1_ccno", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "jump_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "jump_label", ";", "emit_insn", "(", "gen_neg", "(", "res", ",", "res", ")", ")", ";", "emit_label", "(", "jump_label", ")", ";", "LABEL_NUSES", "(", "jump_label", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "op0", ",", "res", ")"], "ground_truth": [";"], "File": "i3867", "Func": "ix86_emit_i387_round", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12392, "Length": 365, "Cover_Rate": 0.6809701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "(", "__a", ">=", "__AARCH64_INT64_C", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "neon3_vcgez_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12393, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TLSReg", "=", "DAG", ".", "getRegister", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGAHi", ",", "TLSReg", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGALo", ",", "Hi", ")", ";", "}", "if", "(", "!", "is64bit", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "GOTReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TPOffsetHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOTReg", ",", "TGA", ")", ";", "SDValue", "TPOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGA", ",", "TPOffsetHi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TPOffset", ",", "TGA", ")", ";", "}", "if", "(", "Model", "==", "TLSModel", "::", "GeneralDynamic", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "GOTReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "GOTEntryHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOTReg", ",", "TGA", ")", ";", "SDValue", "GOTEntry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOTEntryHi", ",", "TGA", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "GOTEntry", ")", ";", "SDValue", "ParmReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TLSAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "ParmReg", ",", "TGA", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "TLSAddr", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "}", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic"], "ground_truth": [")", "{"], "File": "PPCISelLowering7", "Func": "LowerGlobalTLSAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12394, "Length": 361, "Cover_Rate": 0.5239477503628447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CC", ";", "if", "(", "!", "ITBlock", ".", "empty", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "back", "(", ")", ";", "ITBlock", ".", "pop_back", "(", ")", ";", "}", "else", "CC", "=", "<STR_LIT>", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "->", "setImm", "(", "CC", ")", ";", "++"], "ground_truth": ["I", ";"], "File": "ARMDisassembler10", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12395, "Length": 115, "Cover_Rate": 0.7278481012658228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "Amt", ",", "EltSizeInBits", ",", "UndefElts", ",", "EltBits", ")", ")", "{", "if", "(", "!", "UndefElts", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "EltBits", "]", "(", "APInt", "&", "V", ")", "{", "return", "EltBits", "[", "<NUM_LIT>", "]", "==", "V", ";", "}", ")", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "uint64_t", "RotateAmt", "=", "EltBits", "[", "<NUM_LIT>", "]", ".", "urem", "(", "EltSizeInBits", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "RotateAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "return", "Op"], "ground_truth": [";"], "File": "X86ISelLowering102", "Func": "LowerRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12396, "Length": 122, "Cover_Rate": 0.3505747126436782, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclezs_f32", "(", "float32_t", "__a", ")", "{", "return", "__a", "<=", "<NUM_LIT>", "?", "-", "<NUM_LIT>"], "ground_truth": [":", "<NUM_LIT>", ";"], "File": "arm", "Func": "neon2_vclezs_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12397, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true"], "ground_truth": [";"], "File": "RISCVISelLowering", "Func": "getTgtMemIntrinsic", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12398, "Length": 106, "Cover_Rate": 0.6272189349112426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "<NUM_LIT>", ">"], "ground_truth": ["(", "Imm", ")", ";"], "File": "Z80oldISelLowering", "Func": "isLegalAddImmediate", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12399, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{", "unsigned", "NumArgVals", "=", "Ins", ".", "size", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "std", "::", "string", "FuncName", "=", "F", "->", "getName", "(", ")", ";", "ResetTmpOffsetMap", "(", ")", ";", "InitReservedFrameCount", "(", "F", ")", ";", "const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getArgsLabel", "(", "FuncName"], "ground_truth": [")", ")", ";"], "File": "PIC16ISelLowering", "Func": "LowerFormalArguments", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12400, "Length": 106, "Cover_Rate": 0.4732142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">"], "ground_truth": ["CM", ")", "{"], "File": "J2TargetMachine", "Func": "getEffectiveCodeModel", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12401, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "v850_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", "||"], "ground_truth": ["TYPE_MODE", "(", "type", ")", "==", "BLKmode", ";"], "File": "v8503", "Func": "v850_return_in_memory", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12402, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "unsigned", "FirstReg", "=", "Reg", ";", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ")", "{", "FirstReg", "=", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "++", "Reg", ";", "++", "Count", ";", "}", "if", "(", "parseVectorLane", "(", "LaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "EndLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "<NUM_LIT>", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "EndLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "EndLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", ")", "{", "Error", "(", "EndLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "<NUM_LIT>", ";", "VectorLaneTy", "NextLaneKind", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind"], "ground_truth": [")", "{"], "File": "ARMAsmParser114", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12403, "Length": 412, "Cover_Rate": 0.4099502487562189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "AsmOp", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Match_Success", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["Match_Success", ";"], "File": "M88kAsmParser", "Func": "validateTargetOperandClass", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12404, "Length": 111, "Cover_Rate": 0.5235849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "OS", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "OS"], "ground_truth": ["<<", "formatHex", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "File": "DLXInstPrinter", "Func": "printOperand", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12405, "Length": 41, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "<ISA_LIT>JITInfo", "*", "getJITInfo"], "ground_truth": ["(", ")", "{"], "File": "ARMTargetMachine", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12406, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrhadd_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vrhadd_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12407, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "MCValue", "::", "get", "(", "Res", ".", "getSymA", "(", ")", ",", "Res", ".", "getSymB", "(", ")", ",", "Res", ".", "getConstant", "(", ")", ",", "getKind", "(", ")", ")", ";", "return", "Res", ".", "getSymB", "(", ")", "?", "getKind", "(", ")", "=="], "ground_truth": ["VK_<ISA_LIT>_None", ":", "true", ";"], "File": "RISCVMCExpr11", "Func": "evaluateAsRelocatableImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12408, "Length": 44, "Cover_Rate": 0.5176470588235295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Register", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12409, "Length": 84, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_movdqa32store256_mask", "(", "(", "__v8si", "*", ")", "__P", ",", "(", "__v8si", ")", "__A"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_store_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12410, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>"], "ground_truth": ["||", "Opcode", "==", "<STR_LIT>", ";"], "File": "R600InstrInfo (2)", "Func": "isBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12411, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "MBB", "!=", "&", "MF", ".", "back", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", ".", "end", "(", ")", ";", "--", "End", ";", "assert", "(", "End", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "--", "End", ";", "if", "(", "&", "MI", "!=", "&", "*", "End", ")", "return", "false", ";", "if", "(", "FallthroughOpc", "!=", "<STR_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "Reg", ")", ")", "{", "Register", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyLocalOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "}", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "FallthroughOpc", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "WebAssemblyPeephole25", "Func": "maybeRewriteToFallthrough", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12412, "Length": 166, "Cover_Rate": 0.772093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V8DImode", ":", "if", "(", "TARGET_AVX512F", ")", "gen", "=", "gen_avx512f_vec_dupv8di_1", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "gen", "!=", "NULL", ")", "{", "if", "(", "!", "d", "->", "testing_p", ")", "emit_insn", "(", "gen", "(", "d", "->", "target", ",", "d", "->", "op0", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "expand_vselect", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "nd", ".", "perm", ",", "nelt", ",", "d", "->", "testing_p", ")", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "{", "nd", ".", "perm", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "mask", ";", "nd", ".", "perm", "[", "i", "+", "<NUM_LIT>", "]", "=", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "&", "mask", ")", "+", "nelt", ";", "}", "if", "(", "expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op0", ",", "nd", ".", "perm", ",", "nelt", ",", "d", "->", "testing_p", ")", ")", "return", "true", ";", "if", "(", "nelt", ">=", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "{", "nd", ".", "perm", "[", "i", "+", "<NUM_LIT>", "]", "=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "&", "mask", ";", "nd", ".", "perm", "[", "i", "+", "<NUM_LIT>", "]", "=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "&", "mask", ";", "nd", ".", "perm", "[", "i", "+", "<NUM_LIT>", "]", "=", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "&", "mask", ")", "+", "nelt", ";", "nd", ".", "perm", "[", "i", "+", "<NUM_LIT>", "]", "=", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "&", "mask", ")", "+", "nelt", ";", "}", "if", "(", "expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op0", ",", "nd", ".", "perm", ",", "nelt", ",", "d", "->", "testing_p", ")", ")", "return", "true", ";", "}", "}", "if", "(", "expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "d", "->", "perm", ",", "nelt", ",", "d", "->", "testing_p", ")", ")", "return", "true", ";", "if", "(", "!", "d", "->"], "ground_truth": ["one_operand_p", ")", "{"], "File": "i3865", "Func": "expand_vec_perm_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12413, "Length": 344, "Cover_Rate": 0.4226044226044226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "return", "for_each_rtx", "(", "&", "x", ",", "&"], "ground_truth": ["sparc_tls_symbol_ref_1", ",", "<NUM_LIT>", ")", ";"], "File": "sparc3", "Func": "sparc_tls_referenced_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12414, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ")", ";", "if", "(", "!", "Reg", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "HiRegList", ")", "/", "sizeof", "(", "HiRegList", "[", "<NUM_LIT>", "]", ")", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i"], "ground_truth": ["]", "==", "Reg", ")", "break", ";"], "File": "PPCCallingConv", "Func": "CC_PPC32_SPE_RetF64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12415, "Length": 58, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_scalefsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ","], "ground_truth": ["(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_scalef_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12416, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SparcRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "WDC65816RegisterInfo", "Func": "getFrameRegister", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12417, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "{", "uint32_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ","], "ground_truth": ["Fixups", ",", "STI", ")", ";"], "File": "LoongArchMCCodeEmitter", "Func": "encodeInstruction", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12418, "Length": 53, "Cover_Rate": 0.5247524752475248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcaltq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vcagtv4sf", "(", "__b"], "ground_truth": [",", "__a", ")", ";"], "File": "arm", "Func": "neon_vcaltq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12419, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "isUnpackWdShuffleMask", "(", "Mask", ",", "<STR_LIT>", ")", "&&", "!", "V2", ".", "isUndef", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ",", "V1", ")", ";", "}", "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{", "SDValue", "CastV1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "SDValue", "CastV2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ","], "ground_truth": ["V2", ")", ";"], "File": "X86ISelLowering129", "Func": "lowerV8I32Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12420, "Length": 472, "Cover_Rate": 0.7329192546583851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok"], "ground_truth": [".", "Length", ")", ";"], "File": "OR1KAsmParser", "Func": "getToken", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12421, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "isTarget64BitILP32", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "("], "ground_truth": ["DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";"], "File": "X86ISelLowering154", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12422, "Length": 387, "Cover_Rate": 0.46402877697841727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vld1_dupv4sf", "(", "(", "const", "__builtin_neon_sf"], "ground_truth": ["*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_dup_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12423, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "R600OptimizeVectorRegisters27", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12424, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "(", "int", ")", "i", "!=", "OpNum", "+", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "i", ")", ";", "}", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMAsmPrinter66", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12425, "Length": 42, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_urshr_nv2si_uus", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vrshr_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12426, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfms_laneq_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ",", "float32x4_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "__builtin_aarch64_fmav2sf", "(", "-", "__b", ",", "__aarch64_vdup_laneq_f32", "(", "__c", ",", "__lane", ")"], "ground_truth": [",", "__a", ")", ";"], "File": "arm", "Func": "neon2_vfms_laneq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12427, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "MFI", ".", "isMaxCallFrameSizeComputed", "(", ")", "||", "MFI", ".", "getMaxCallFrameSize"], "ground_truth": ["(", ")", ">", "DefaultSafeSPDisplacement", ")", "return", "true", ";"], "File": "AArch64FrameLowering103", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12428, "Length": 106, "Cover_Rate": 0.7969924812030075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", "!=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "<STR_LIT>", ")", ")", ";"], "File": "MipsDisassembler19", "Func": "DecodeHWRegs64RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12429, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcmpneq_f32", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpneq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12430, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "ByteAlignment", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";", "UsesELFSectionDirectiveForBSS", "="], "ground_truth": ["true", ";"], "File": "HexagonMCAsmInfo23", "Func": "HexagonMCAsmInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12431, "Length": 46, "Cover_Rate": 0.647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSDNode", "*", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Base", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", ")", "{", "Base", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">"], "ground_truth": ["(", "Index", ")", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "selectLEA64_32Addr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12432, "Length": 111, "Cover_Rate": 0.39928057553956836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_LINKED_FP", ")", "return", "!", "current_function_sp_is_unchanging", ";", "if", "(", "!", "current_function_is_leaf", ")", "return", "TRUE", ";", "if", "(", "get_frame_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "TRUE", ";", "if", "(", "cfun", "->", "stdarg", ")", "return", "TRUE", ";", "if", "(", "!", "current_function_sp_is_unchanging", ")", "return", "TRUE", ";", "if", "(", "!", "TARGET_FDPIC", "&&", "flag_pic", "&&", "cfun", "->", "uses_pic_offset_table", ")", "return", "TRUE", ";", "if", "(", "profile_flag", ")", "return", "TRUE", ";", "if", "(", "cfun", "->", "machine", "->", "frame_needed"], "ground_truth": [")", "return", "TRUE", ";"], "File": "frv2", "Func": "frv_frame_pointer_required", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12433, "Length": 77, "Cover_Rate": 0.8850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", "==", "<STR_LIT>", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "if", "(", "TuneCPU", ".", "empty", "(", ")", ")", "TuneCPU", "=", "CPU", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "TuneCPU"], "ground_truth": [",", "FS", ")", ";"], "File": "RISCVSubtarget", "Func": "initializeSubtargetDependencies", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12434, "Length": 43, "Cover_Rate": 0.30935251798561153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "StringRef", "CPU", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::"], "ground_truth": ["EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser14", "Func": "ParseDirectiveMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12435, "Length": 94, "Cover_Rate": 0.8785046728971962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getRegSizeInBits", "(", "*", "NewRC", ")", "<", "<NUM_LIT>", "&&", "getRegSizeInBits", "(", "*", "DstRC", ")", "<", "<NUM_LIT>", "&&", "getRegSizeInBits", "(", "*", "SrcRC", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "("], "ground_truth": ["MBB", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12436, "Length": 119, "Cover_Rate": 0.44074074074074077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vrsqrtev4si", "("], "ground_truth": ["(", "int32x4_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vrsqrteq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12437, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "!", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isHiRegIdx", "(", "Reg", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "X86EvexToVex14", "Func": "usesExtendedRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12438, "Length": 46, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AMDGPUInstPrinter13", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12439, "Length": 86, "Cover_Rate": 0.4215686274509804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulq_m_n_u8", "(", "uint8x16_t", "__inactive", ",", "uint8x16_t", "__a", ",", "uint8_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmulq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12440, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Tmp0", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "NegY", ",", "R", ",", "One", ")", ";", "R", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "Tmp0", ",", "R", ",", "R", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "NegY", ",", "R", ",", "One", ")", ";", "R", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "Tmp1", ",", "R", ",", "R", ")", ";", "auto", "Ret", "=", "B", ".", "buildFMul", "(", "ResTy", ",", "X", ",", "R", ")", ";", "auto", "Tmp2", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "NegY", ",", "Ret", ",", "X", ")", ";", "B", ".", "buildFMA", "(", "Res", ",", "Tmp2", ","], "ground_truth": ["R", ",", "Ret", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFastUnsafeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12441, "Length": 105, "Cover_Rate": 0.3645833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Filler", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Filler", "->", "getOperand", "(", "I", ")", ";", "unsigned", "R", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "(", "R", "=", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "."], "ground_truth": ["getParent", "(", ")", ";"], "File": "MipsDelaySlotFiller12", "Func": "addLiveInRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12442, "Length": 79, "Cover_Rate": 0.5808823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "GCNHazardRecognizer (2)", "Func": "isSMovRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12443, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAddrModeIndexed7S", "(", "N", ",", "<NUM_LIT>", ","], "ground_truth": ["Base", ",", "OffImm", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectAddrModeIndexed7S16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12444, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", "return", "MI", ".", "getOpcode"], "ground_truth": ["(", ")", "==", "<STR_LIT>", ";"], "File": "MipsNaClELFStreamer", "Func": "isIndirectJump", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12445, "Length": 24, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_constant", "(", "&", "nelt", ")", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "machine_mode", "sel_mode", "=", "related_int_vector_mode", "(", "d", "->", "vmode", ")", ".", "require", "(", ")", ";", "rtx", "sel", "=", "vec_perm_indices_to_rtx", "(", "sel_mode", ",", "d", "->", "perm", ")", ";", "if", "(", "d", "->", "one_vector_p", ")", "emit_unspec2", "(", "d", "->", "target", ",", "UNSPEC_TBL", ","], "ground_truth": ["d", "->", "op0", ",", "force_reg", "(", "sel_mode", ",", "sel", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_evpc_sve_tbl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12446, "Length": 90, "Cover_Rate": 0.7377049180327869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")"], "ground_truth": [")", ";"], "File": "SIISelLowering110", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12447, "Length": 75, "Cover_Rate": 0.3865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">"], "ground_truth": ["(", "Inst", ",", "Imm", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodeU6ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12448, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "AM", ".", "HasBaseReg", ")", "break", ";", "return", "false", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "Z80ISelLowering (2)", "Func": "isLegalAddressingMode", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12449, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "Base", "=", "<STR_LIT>", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "E", ",", "*", "this", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "std", "::", "move", "(", "Base", ")", ",", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Res", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "IdVal", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "op", "(", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", ".", "back", "(", ")", ".", "release", "(", ")", ")", ")", ";", "Operands", ".", "pop_back", "(", ")", ";", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "IdVal", ")", ")", "{", "int64_t", "Imm", ";", "if", "(", "IdVal", "->", "EvaluateAsAbsolute", "(", "Imm", ")", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "else", "if", "(", "BE", "->", "getLHS", "(", ")", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "IdVal", "=", "MCBinaryExpr", "::", "Create", "(", "BE", "->", "getOpcode", "(", ")", ",", "BE", "->", "getRHS", "(", ")", ",", "BE", "->", "getLHS", "("], "ground_truth": [")", ",", "getContext", "(", ")", ")", ";"], "File": "MipsAsmParser32", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12450, "Length": 352, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "Expand", ")", ";"], "File": "BPFISelLowering13", "Func": "BPFTargetLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12451, "Length": 234, "Cover_Rate": 0.34718100890207715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_mul_epi32", "(", "__mmask8", "__M", ","], "ground_truth": ["__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_maskz_mul_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12452, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "code", "=", "NE", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "GE", ":", "if", "(", "mep_imm4_operand", "(", "op1", ",", "SImode", ")", ")", "break", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "LT", ",", "tmp", ",", "op0", ",", "op1", ")", ")", ";", "code", "=", "EQ", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "EQ", ":", "case", "NE", ":", "if", "(", "!", "mep_reg_or_imm4_operand", "(", "op1", ",", "SImode", ")", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "LE", ":", "case", "GT", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", "{", "op1", "=", "GEN_INT", "(", "INTVAL", "(", "op1", ")", "+", "<NUM_LIT>", ")", ";", "code", "=", "(", "code", "==", "LE", "?", "LT", ":", "GE", ")", ";", "goto", "restart", ";", "}", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "LT", ",", "tmp", ",", "op1", ",", "op0", ")", ")", ";", "code", "=", "(", "code", "==", "LE", "?", "EQ", ":", "NE", ")", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "LTU", ":", "if", "(", "op1", "==", "const1_rtx", ")", "{", "code", "=", "EQ", ";", "op1", "=", "const0_rtx", ";", "break", ";", "}", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "LTU", ",", "tmp", ",", "op0", ",", "op1", ")", ")", ";", "code", "=", "NE", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "LEU", ":", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "mep_expand_setcc_1", "(", "LEU", ",", "tmp", ",", "op0", ",", "op1", ")", ")", "code", "=", "NE", ";", "else", "if", "(", "mep_expand_setcc_1", "(", "LTU", ",", "tmp", ",", "op1", ",", "op0", ")", ")", "code", "=", "EQ", ";", "else", "gcc_unreachable", "(", ")", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "GTU", ":", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "GTU", ",", "tmp", ",", "op0", ",", "op1", ")", "||", "mep_expand_setcc_1", "(", "LTU", ",", "tmp", ",", "op1", ",", "op0", ")", ")", ";", "code", "=", "NE", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "GEU", ":", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "mep_expand_setcc_1", "(", "GEU", ",", "tmp", ",", "op0", ",", "op1", ")", ")", "code", "=", "NE", ";", "else", "if", "(", "mep_expand_setcc_1", "(", "LTU", ",", "tmp", ",", "op0", ",", "op1", ")"], "ground_truth": [")", "code", "=", "EQ", ";"], "File": "mep", "Func": "mep_expand_cbranch", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12453, "Length": 394, "Cover_Rate": 0.7725490196078432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "-", "MFI", "->", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "const", "MCPhysReg", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "{", "unsigned", "Size", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "*", "R", ")", "->", "getSize", "(", ")", ";", "Offset", "=", "RoundUpToAlignment", "(", "Offset", "+", "Size", ","], "ground_truth": ["Size", ")", ";"], "File": "MipsFrameLowering", "Func": "estimateStackSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12454, "Length": 88, "Cover_Rate": 0.37446808510638296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "ExprEnd", ";", "getLexer", "(", ")", ".", "UnLex", "(", "AsmToken", "(", "AsmToken", "::", "LParen", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Disp", ",", "ExprEnd", ")", ")", "return", "nullptr", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "if", "(", "SegReg", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "LParenLoc", ",", "ExprEnd", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MemStart", ",", "ExprEnd", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "IndexReg", "=", "<NUM_LIT>", ",", "Scale", "=", "<NUM_LIT>", ";", "SMLoc", "IndexLoc", ",", "BaseLoc", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "StartLoc", ",", "EndLoc", ";", "BaseLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseRegister", "(", "BaseReg", ",", "StartLoc", ",", "EndLoc", ")", ")", "return", "nullptr", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "nullptr", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "L", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "L", ",", "L", ")", ")", "return", "nullptr", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "IndexReg", "==", "<STR_LIT>", ")", "{", "Error", "(", "IndexLoc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "ScaleVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "ScaleVal", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["nullptr", ";"], "File": "X86AsmParser125", "Func": "ParseMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12455, "Length": 425, "Cover_Rate": 0.4417879417879418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "MVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ld", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MayFoldLoad", "(", "Ld", ")", ")", "{", "unsigned", "DestIndex", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", ";", "Ld", "=", "NarrowVectorLoadToElement", "(", "cast", "<", "LoadSDNode", ">", "("], "ground_truth": ["Ld", ")", ",", "DestIndex", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformINSERTPSCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12456, "Length": 93, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "InTileReg", ")", ";", "if", "(", "InMBB", "!=", "&", "MBB", "||", "!", "DefMI", "->", "isPHI", "(", ")", ")", "continue", ";", "InMO", "=", "&", "PHI", "->", "getOperand", "(", "I", ")", ";", "break", ";", "}", "if", "(", "!", "InMO", ")", "continue", ";", "Register", "DefTileReg", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "DefMI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "InMBB", "=", "PHI", "->", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "InMBB", "!=", "&", "MBB"], "ground_truth": [")", "continue", ";"], "File": "X86FastPreTileConfig", "Func": "canonicalizePHIs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12457, "Length": 98, "Cover_Rate": 0.362962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "RC", ".", "getSize", "(", ")", ")", ";", "if", "(", "Enc", "!=", "~", "<NUM_LIT>", "&&", "(", "Enc", "!=", "<NUM_LIT>", "||", "Desc", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "SIMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12458, "Length": 145, "Cover_Rate": 0.4769736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "loc", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "loc", ",", "loc", ")", ";", "if", "(", "cfun", "->", "machine", "->", "unisimt_predicate", ")", "{", "int", "master", "=", "REGNO", "(", "cfun", "->", "machine", "->", "unisimt_master", ")", ";", "int", "pred", "=", "REGNO", "(", "cfun", "->", "machine", "->", "unisimt_predicate", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "master", ",", "loc", ")", ";", "if", "(", "cfun", "->", "machine", "->", "unisimt_outside_simt_predicate", ")", "{", "int", "pred_outside_simt", "=", "REGNO", "(", "cfun", "->", "machine", "->", "unisimt_outside_simt_predicate", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "pred_outside_simt", ",", "master", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "nvptx", "Func": "nvptx_init_unisimt_predicate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12459, "Length": 146, "Cover_Rate": 0.6186440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb", "(", "STI", ")", "&&", "(", "STI", "."], "ground_truth": ["getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12460, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_getmant_pd", "(", "__m128d", "__A", ","], "ground_truth": ["_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_getmant_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12461, "Length": 25, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "="], "ground_truth": ["*", "IP", ";"], "File": "ARMConstantIslandPass51", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12462, "Length": 179, "Cover_Rate": 0.6193771626297578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Optional", "<", "<ISA_LIT>BitmanipPat", ">", "matchSHFLPat", "(", "SDValue", "Op", ")", "{", "static", "const", "uint64_t", "BitmanipMasks", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", "}", ";"], "File": "RISCVISelLowering1", "Func": "matchSHFLPat", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12463, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGlobal", "("], "ground_truth": [")", "const", "{"], "File": "SIFoldOperands11", "Func": "isGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12464, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VSXCopyCleanup", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>VSXCopyCleanupPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "PPCInstrInfo1", "Func": "PPCVSXCopyCleanup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12465, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psubsb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")"], "ground_truth": ["__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_subs_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12466, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ","], "ground_truth": ["MCContext", "*", "C", ")", "{"], "File": "MipsMCInstLower13", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12467, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "TGA", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "}", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT"], "ground_truth": [",", "ThreadPointer", ",", "Offset", ")", ";"], "File": "MipsISelLowering123", "Func": "lowerGlobalTLSAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12468, "Length": 280, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "id", "<", "<NUM_LIT>", "?", "build_pointer_type", "(", "t", ")"], "ground_truth": [":", "t", ";"], "File": "rs6000-c", "Func": "rs6000_builtin_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12469, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SU", "->", "isInstr", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "MAI", "=", "nullptr", ";", "auto", "IsMFMAFn", "=", "[", "&", "MAI", "]", "(", "MachineInstr", "*", "MI", ")", "{", "MAI", "=", "nullptr", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "MAI", "=", "MI", ";", "return", "MAI", "!=", "nullptr", ";", "}", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr"], "ground_truth": ["(", ")", ";"], "File": "GCNHazardRecognizer24", "Func": "ShouldPreferAnother", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12470, "Length": 82, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "int", "Offset", ",", "std", "::", "function", "<", "unsigned", "(", ")", ">", "GetATReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveCpRestore", "(", "Offset", ",", "GetATReg", ",", "IDLoc"], "ground_truth": [",", "STI", ")", ";"], "File": "MipsTargetStreamer23", "Func": "emitDirectiveCpRestore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12471, "Length": 40, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_prefetch", "(", "__P", ",", "<NUM_LIT>", ","], "ground_truth": ["__I", ")", ";"], "File": "xmmintrin4", "Func": "_mm_prefetch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12472, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "(", "(", "__v2df", ")"], "ground_truth": ["__A", "/", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_div_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12473, "Length": 16, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu6ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "HexagonAsmParser (2)", "Func": "addu6ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12474, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">"], "ground_truth": ["&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "PatmosMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12475, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusqb512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvtusepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12476, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "ResultReg"], "ground_truth": [";"], "File": "MipsFastISel10", "Func": "fastMaterializeAlloca", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12477, "Length": 47, "Cover_Rate": 0.376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "HexagonSubtarget36", "Func": "getDataLayout", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12478, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "Res", "=", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVN", ")", ";", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Res", ")", "->", "getMask", "(", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffV", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "SDValue", "SToVLHS", "=", "isScalarToVec", "(", "LHS", ")", ";", "SDValue", "SToVRHS", "=", "isScalarToVec", "(", "RHS", ")", ";", "if", "(", "SToVLHS", "||", "SToVRHS", ")", "{", "int", "NumEltsIn", "=", "SToVLHS", "?", "SToVLHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ":", "SToVRHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "int", "NumEltsOut", "=", "ShuffV", ".", "size", "(", ")", ";", "int", "LHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMinIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "HalfVec", "=", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "SToVLHS", ")", "{", "LHSMaxIdx", "=", "NumEltsOut", "/", "NumEltsIn", ";", "SToVLHS", "=", "getSToVPermuted", "(", "SToVLHS", ",", "DAG", ")", ";", "if", "(", "SToVLHS", ".", "getValueType", "(", ")", "!=", "LHS", ".", "getValueType", "(", ")", ")", "SToVLHS", "=", "DAG", ".", "getBitcast", "(", "LHS", ".", "getValueType", "("], "ground_truth": [")", ",", "SToVLHS", ")", ";"], "File": "PPCISelLowering100", "Func": "combineVectorShuffle", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12479, "Length": 194, "Cover_Rate": 0.31442463533225284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "min_mem_align", ">", "align", ")", "align", "=", "min_mem_align", "/", "BITS_PER_UNIT", ";", "if", "(", "src_mem_align", "<", "align", ")", "src_mem_align", "=", "align", ";", "if", "(", "dst_mem_align", "<", "align", ")", "dst_mem_align", "=", "align", ";", "if", "(", "CONST_INT_P", "(", "count_exp", ")", ")", "count", "=", "INTVAL", "(", "count_exp", ")", ";", "else", "return", "false", ";", "if", "(", "count", ">", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "count", ">=", "<NUM_LIT>", "&&", "(", "count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "align", ">=", "<NUM_LIT>", ")", "{", "tree", "dst_expr", "=", "MEM_EXPR", "(", "dst", ")", ";", "tree", "src_expr", "=", "MEM_EXPR", "(", "src", ")", ";", "rtx", "fn", "=", "TARGET_INSNS_64PLUS", "?", "strasgi64p_libfunc", ":", "strasgi_libfunc", ";", "rtx", "srcreg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "dstreg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "src_expr", ")", "mark_addressable", "(", "src_expr", ")", ";", "if", "(", "dst_expr", ")", "mark_addressable", "(", "dst_expr", ")", ";", "emit_library_call", "(", "fn", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dstreg", ",", "Pmode", ",", "srcreg", ",", "Pmode", ",", "count_exp", ",", "SImode", ")", ";", "return", "true", ";", "}", "if", "(", "biggest_move", ">", "align", "&&", "!", "TARGET_INSNS_64", ")", "biggest_move", "=", "align", ";", "if", "(", "count", "/", "biggest_move", ">", "<NUM_LIT>", ")", "return", "false", ";", "while", "(", "count", ">", "<NUM_LIT>", ")", "{", "rtx", "reg", ",", "reg_lowpart", ";", "machine_mode", "srcmode", ",", "dstmode", ";", "unsigned", "HOST_WIDE_INT", "src_size", ",", "dst_size", ",", "src_left", ";", "int", "shift", ";", "rtx", "srcmem", ",", "dstmem"], "ground_truth": [";"], "File": "c6x", "Func": "c6x_expand_cpymem", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12480, "Length": 241, "Cover_Rate": 0.33104395604395603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getInliningThresholdMultiplier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12481, "Length": 3, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmulhq_s32", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmulhq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12482, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TargetFlags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "(", "(", "TargetFlags", "&", "<STR_LIT>", ")"], "ground_truth": ["|", "(", "TargetFlags", "&", "<STR_LIT>", ")", ")", ";"], "File": "R600InstrInfo19", "Func": "isLDSInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12483, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rs", ",", "Addr", ",", "Decoder", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")"], "ground_truth": ["&&", "Rt", "==", "Rt2", ")", "return", "SoftFail", ";"], "File": "ARM64Disassembler1", "Func": "DecodeExclusiveLdStInstruction", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12484, "Length": 127, "Cover_Rate": 0.3038277511961722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegList", "=", "<NUM_LIT>", "<<", "RegNum", ";", "int", "HighRegNum", "=", "RegNum", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "int", "RegNum", "=", "MatchRegisterName", "(", "RegTok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "return", "Error", "(", "RegLoc", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMAsmParser79", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12485, "Length": 100, "Cover_Rate": 0.33557046979865773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12486, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "TAI", "->", "doesSupportDebugInformation", "(", ")", ")", "{", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"], "ground_truth": ["(", ")", ";"], "File": "X86ATTAsmPrinter", "Func": "doInitialization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12487, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "SDValue", "V1", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "SVOp", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "V2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "V2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "||", "!", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "V2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", "||", "!", "isUndefOrEqual", "(", "SVOp", "->", "getMaskElt", "(", "i", "+", "NumElems", "/", "<NUM_LIT>", ")", ",", "NumElems", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Ld", "->", "hasNUsesOfValue", "(", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ")", "{"], "File": "X86ISelLowering (3)", "Func": "combineShuffle256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12488, "Length": 227, "Cover_Rate": 0.463265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "is_sse", ")", "{", "if", "(", "TARGET_AVX", ")", "{", "strcpy", "(", "buf", ",", "ssep", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SFmode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "strcpy", "(", "buf", ",", "ssep", "+", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SFmode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ")", ";", "}", "return", "buf", ";", "}", "strcpy", "(", "buf", ",", "p", ")", ";", "switch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "MULT", ":", "case", "PLUS", ":", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "=", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "=", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", ";", "break", ";", "case", "MINUS", ":", "case", "DIV", ":", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "p", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "=", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", ";", "if", "(", "STACK_TOP_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "p", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "i3864", "Func": "output_387_binary_op", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12489, "Length": 326, "Cover_Rate": 0.3786295005807201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_rsqrt14pd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_rsqrt14_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12490, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasProcessorAssist", "(", ")", "const", "{", "return"], "ground_truth": ["HasProcessorAssist", ";"], "File": "SystemZSubtarget", "Func": "hasProcessorAssist", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12491, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LHSFromHi", "=", "<NUM_LIT>", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "ShiftLHS", ",", "LHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", ";", "uint32_t", "ShiftRHS", "=", "<NUM_LIT>", ";", "bool", "RHSFromHi", "=", "<NUM_LIT>", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "ShiftRHS", ",", "RHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", "==", "RHSFromHi", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftLHS", "+", "ShiftRHS", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "std", "::", "swap", "(", "ShiftLHS", ",", "ShiftRHS", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS"], "ground_truth": [",", "RHS", ",", "DAG", ".", "getConstant", "(", "ShiftRHS", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARM64ISelLowering", "Func": "tryCombineToEXTR", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12492, "Length": 143, "Cover_Rate": 0.6244541484716157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs"], "ground_truth": [";"], "File": "HSAILRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12493, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Comparison", "C", "(", "getCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ",", "DL", ")", ")", ";", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", "&&", "C", ".", "CCMask", "!=", "<STR_LIT>", "&&", "C", ".", "CCMask", "!=", "<STR_LIT>", "&&", "C", ".", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "C", ".", "Op1", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "isAbsolute", "(", "C", ".", "Op0", ",", "TrueOp", ",", "FalseOp", ")", ")", "return", "getAbsolute", "(", "DAG", ",", "DL", ",", "TrueOp", ",", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ";", "if", "(", "isAbsolute", "(", "C", ".", "Op0", ",", "FalseOp", ",", "TrueOp", ")", ")", "return", "getAbsolute", "(", "DAG", ",", "DL", ",", "FalseOp", ",", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ";", "}", "SDValue", "Glue", "=", "emitCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "TrueOp", ",", "FalseOp", ",", "DAG", ".", "getConstant", "(", "C", ".", "CCValid", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "C", ".", "CCMask", ",", "DL", ",", "<STR_LIT>", ")", ",", "Glue", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op"], "ground_truth": [".", "getValueType", "(", ")", ",", "Ops", ")", ";"], "File": "SystemZISelLowering121", "Func": "lowerSELECT_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12494, "Length": 192, "Cover_Rate": 0.6552901023890785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt"], "ground_truth": ["::", "Level", "OptLevel", ")", "{"], "File": "Dcpu16ISelDAGToDAG", "Func": "createDCPU16ISelDag", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12495, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "Position", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "Position", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RegisterClass", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "Position", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestinationRegister", ")", ".", "addFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "LPAC", "::", "ADD", ")", ";"], "File": "LanaiInstrInfo13", "Func": "loadRegFromStackSlot", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12496, "Length": 73, "Cover_Rate": 0.6697247706422018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_s8", "(", "int8_t", "*", "__a", ",", "int8x16_t", "__b", ",", "const", "int", "__lane", ")", "{", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vst1q_lane_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12497, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "getDesc", "(", "void", ")", "const", "{", "return", "*"], "ground_truth": ["MCID", ";", "}"], "File": "HexagonMCInst", "Func": "getDesc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12498, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'J'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'K'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "uint64_t", "Val", "=", "(", "uint64_t", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'L'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "&&", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'N'"], "ground_truth": [":"], "File": "Z80ISelLowering (2)", "Func": "LowerAsmOperandForConstraint", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12499, "Length": 252, "Cover_Rate": 0.4452296819787986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmd256", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B"], "ground_truth": [",", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_test_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12500, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerHvxStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VTOp", "=", "Q0", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "VTOp", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "Vor4", "=", "HvxVecPredBitcastComputation", "(", "Q0", ",", "DAG", ")", ";", "SDValue", "C0", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C0", ",", "DAG", ")", ";", "SDValue", "Vextract0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC0", "}", ",", "DAG", ")", ";", "SDValue", "C32", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC32", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C32", ",", "DAG", ")", ";", "SDValue", "Vextract1", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC32", "}", ",", "DAG", ")", ";", "SDValue", "Combine0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vextract1", ",", "Vextract0", "}", ",", "DAG", ")", ";", "SDValue", "C64", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC64", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C64", ",", "DAG", ")", ";", "SDValue", "Vextract2", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC64", "}", ",", "DAG", ")", ";", "SDValue", "C96", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "InstrC96", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C96", ",", "DAG", ")", ";", "SDValue", "Vextract3", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vor4", ",", "InstrC96", "}", ",", "DAG", ")", ";", "SDValue", "Combine1", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vextract3", ",", "Vextract2", "}", ",", "DAG", ")", ";", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "C8", "=", "DAG", ".", "getTargetConstant", "("], "ground_truth": ["<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelLoweringHVX20", "Func": "LowerHvxStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12501, "Length": 353, "Cover_Rate": 0.7131313131313132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "HexagonISelLowering15", "Func": "RetCC_Hexagon32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12502, "Length": 36, "Cover_Rate": 0.3185840707964602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminvq_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "__builtin_aarch64_reduc_umin_scal_v4si_uu", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vminvq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12503, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "createInitOrFiniKernelFunction", "(", "Module", "&", "M", ",", "bool", "IsCtor", ")", "{", "StringRef", "InitOrFiniKernelName", "=", "<STR_LIT>", ";", "if", "(", "!", "IsCtor", ")", "InitOrFiniKernelName", "=", "<STR_LIT>", ";", "Function", "*", "InitOrFiniKernel", "=", "Function", "::", "createWithDefaultAttr", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "false", ")", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<NUM_LIT>", ",", "InitOrFiniKernelName", ",", "&", "M", ")", ";", "BasicBlock", "*", "InitOrFiniKernelBB", "=", "BasicBlock", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InitOrFiniKernel", ")", ";", "ReturnInst", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "InitOrFiniKernelBB", ")", ";", "InitOrFiniKernel", "->", "setCallingConv", "(", "CallingConv", "::", "<ISA_LIT>_KERNEL", ")", ";", "if", "(", "IsCtor", ")", "InitOrFiniKernel"], "ground_truth": ["->", "addFnAttr", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUCtorDtorLowering", "Func": "createInitOrFiniKernelFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12504, "Length": 116, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "VEC", "(", "int", ",", "heap", ")", "*", "funcdef_nos", ";", "static", "void", "output_deferred_profile_counters", "(", "void", ")", "{", "unsigned", "int", "i", ";", "int", "align", ",", "n", ";", "if", "(", "VEC_empty", "(", "int", ",", "funcdef_nos", ")", ")", "return", ";", "data_section", "(", ")", ";", "align", "=", "MIN", "(", "BIGGEST_ALIGNMENT", ",", "LONG_TYPE_SIZE"], "ground_truth": [")", ";"], "File": "pa3", "Func": "VEC", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12505, "Length": 50, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineSetCCEFLAGS", "(", "SDValue", "EFLAGS", ",", "<STR_LIT>", "&", "CC", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "EFLAGS", ",", "DAG", ")", ")", "return", "Flags", ";", "if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ")", "return", "R", ";", "return", "combineSetCCAtomicArith", "(", "EFLAGS", ",", "CC", ",", "DAG"], "ground_truth": [",", "Subtarget", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineSetCCEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12506, "Length": 69, "Cover_Rate": 0.9324324324324325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Legalizer", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "X86Subtarget (2)3", "Func": "getLegalizerInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12507, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printThumbAddrModeSPOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->"], "ground_truth": ["getOperand", "(", "Op", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12508, "Length": 30, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Load", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Store", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "ADD_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SUB_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "MUL_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "DIV_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SQRT_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ",", "*", "this", ",", "is64Bit", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFABS", "(", "Op", ","], "ground_truth": ["DAG", ",", "isV9", ")", ";"], "File": "SparcISelLowering75", "Func": "LowerOperation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12509, "Length": 203, "Cover_Rate": 0.3911368015414258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ByValSizeInBytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "OffsetInBytes", "=", "<NUM_LIT>", ";", "unsigned", "RegSizeInBytes", "=", "Subtarget", ".", "getGPRSizeInBytes", "(", ")", ";", "unsigned", "Alignment", "=", "std", "::", "min", "(", "Flags", ".", "getByValAlign", "(", ")", ",", "RegSizeInBytes", ")", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "RegTy", "=", "<STR_LIT>", "(", "RegSizeInBytes", "*", "<NUM_LIT>", ")", ";", "unsigned", "NumRegs", "=", "LastReg", "-", "FirstReg", ";", "if", "(", "NumRegs", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgRegs", "=", "ABI", ".", "GetByValArgRegs", "(", ")", ";", "bool", "LeftoverBytes", "=", "(", "NumRegs", "*", "RegSizeInBytes", ">", "ByValSizeInBytes", ")", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "for", "(", ";", "I", "<", "NumRegs", "-", "LeftoverBytes", ";", "++", "I", ",", "OffsetInBytes", "+=", "RegSizeInBytes", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSizeInBytes", "==", "OffsetInBytes", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSizeInBytes", "=", "RegSizeInBytes", "/", "<NUM_LIT>", ",", "TotalBytesLoaded", "=", "<NUM_LIT>", ";", "OffsetInBytes", "<", "ByValSizeInBytes", ";", "LoadSizeInBytes", "/=", "<NUM_LIT>", ")", "{", "unsigned", "RemainingSizeInBytes", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "if", "(", "RemainingSizeInBytes", "<", "LoadSizeInBytes", ")"], "ground_truth": ["continue", ";"], "File": "MipsISelLowering69", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12510, "Length": 256, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantPools", "->", "emitForCurrentSection", "(", "Streamer", ")"], "ground_truth": [";"], "File": "AArch64TargetStreamer", "Func": "emitCurrentConstantPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12511, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", ".", "getName", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "populateThunk", "(", "MF", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "MF", ".", "getName", "(", ")", "==", "EAXThunkName", ")", "populateThunk", "(", "MF", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MF", ".", "getName", "(", ")", "==", "ECXThunkName", ")", "populateThunk", "(", "MF", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MF", ".", "getName", "(", ")", "==", "EDXThunkName", ")", "populateThunk", "(", "MF", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MF", ".", "getName", "(", ")", "==", "EDIThunkName", ")", "populateThunk", "(", "MF", ",", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86RetpolineThunks11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12512, "Length": 100, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemoryRegisterOffset64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "{", "addMemoryRegisterOffsetOperands", "(", "Inst", ",", "N", ","], "ground_truth": ["Mem", ".", "ShiftVal", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "addMemoryRegisterOffset64Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12513, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC"], "ground_truth": [")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "CAHPInstrInfo", "Func": "storeRegToStackSlot", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12514, "Length": 71, "Cover_Rate": 0.6761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f_ndx", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "integer_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_stk", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_reg", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_ndx", ")", "=", "record", ";", "TREE_CHAIN", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record"], "ground_truth": [")", "=", "type_decl", ";"], "File": "xtensa3", "Func": "xtensa_build_builtin_va_list", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12515, "Length": 49, "Cover_Rate": 0.3202614379084967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "EndOffset", "=", "BeginOffset", "+", "NumSubElts", "*", "EltBitWidth", ";", "if", "(", "BeginOffset", "<=", "BitOffset", "&&", "BitOffset", "<", "EndOffset", ")", "{", "BitOffset", "-=", "BeginOffset", ";", "V", "=", "VInner", ";", "}", "else", "{", "V", "=", "VOuter", ";", "}", "continue", ";", "}", "}", "break", ";", "}", "assert", "(", "(", "BitOffset", "%", "NumEltBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BroadcastIdx", "=", "BitOffset", "/", "NumEltBits", ";", "bool", "BitCastSrc", "=", "V", ".", "getScalarValueSizeInBits", "(", ")", "!=", "NumEltBits", ";", "if", "(", "BitCastSrc", "&&", "VT", ".", "isInteger", "(", ")", ")", "if", "(", "SDValue", "TruncBroadcast", "=", "lowerShuffleAsTruncBroadcast", "(", "DL", ",", "VT", ",", "V", ",", "BroadcastIdx", ",", "Subtarget", ",", "DAG", ")", ")", "return", "TruncBroadcast", ";", "MVT", "BroadcastVT", "=", "VT", ";", "if", "(", "!", "BitCastSrc", "&&", "(", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", ".", "hasOneUse", "(", ")", ")", "||", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BroadcastIdx", "==", "<NUM_LIT>", ")", ")", ")", "{", "V", "=", "V", ".", "getOperand", "(", "BroadcastIdx", ")", ";", "if", "(", "!", "BroadcastFromReg", "&&", "!", "isShuffleFoldableLoad", "(", "V", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "V", ".", "getNode", "(", ")", ")", "&&", "cast", "<", "LoadSDNode", ">", "(", "V", ")", "->", "isSimple", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "{", "BroadcastVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Opcode", "=", "(", "BroadcastVT", ".", "is128BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "?", "<STR_LIT>", ":", "Opcode", ";", "}", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "V", ")", ";", "SDValue", "BaseAddr", "=", "Ld", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "BroadcastVT", ".", "getScalarType", "(", ")", ";", "unsigned", "Offset", "=", "BroadcastIdx", "*", "SVT", ".", "getStoreSize", "(", ")", ";", "assert", "(", "(", "int", ")", "(", "Offset", "*", "<NUM_LIT>", ")", "==", "BitOffset", "&&", "<STR_LIT>", ")", ";", "SDValue", "NewAddr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "BaseAddr", ",", "Offset", ",", "DL", ")", ";", "V", "=", "DAG", ".", "getLoad", "(", "SVT", ",", "DL", ",", "Ld", "->", "getChain", "(", ")", ",", "NewAddr", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "Ld", "->", "getMemOperand", "(", ")", ",", "Offset", ",", "SVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "Ld", ",", "V", ")", ";", "}", "else", "if", "(", "!", "BroadcastFromReg", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "BitOffset"], "ground_truth": ["!=", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering168", "Func": "lowerShuffleAsBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12516, "Length": 398, "Cover_Rate": 0.3375742154368109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "<STR_LIT>", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "<NUM_LIT>", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "*", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "<STR_LIT>", "&&", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")"], "ground_truth": [">=", "Alignment", ";"], "File": "X86InstrInfo120", "Func": "unfoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12517, "Length": 364, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMOVSHDUPMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasSSE3", "(", ")", ")", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)2", "Func": "isMOVSHDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12518, "Length": 40, "Cover_Rate": 0.3305785123966942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Swap", "=", "DAG", ".", "getAtomicCmpSwap", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VTs", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "Zero", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getOrdering", "(", ")", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getOrdering", "("], "ground_truth": [")", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getSynchScope", "(", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "ReplaceATOMIC_LOAD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12519, "Length": 108, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "(", "VT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Align", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>FuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", "||", "CModel", "==", "CodeModel", "::", "JITDefault", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get"], "ground_truth": ["(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "File": "PPCFastISel4", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12520, "Length": 198, "Cover_Rate": 0.43231441048034935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "QRI", ".", "Subtarget", ".", "hasV4TOps", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonInstrInfo51", "Func": "isConditionalLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12521, "Length": 120, "Cover_Rate": 0.33519553072625696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")"], "ground_truth": ["const", "override", "{"], "File": "AMDGPUTargetTransformInfo38", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12522, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "("], "ground_truth": ["ival", ")", ")", ";"], "File": "nds32-predicates5", "Func": "nds32_can_use_bset_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12523, "Length": 16, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstOffset", "+=", "HII", "->", "nonDbgBBSize", "(", "&", "B", ")", "*", "HEXAGON_INSTR_SIZE", ";", "MachineBasicBlock", "*", "TBB", "=", "NULL", ",", "*", "FBB", "=", "NULL", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "HII", "->", "analyzeBranch", "(", "B", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ")", "{", "if", "(", "HII", "->", "isNewValueJump", "(", "*", "FirstTerm", ")", ")", "TBB", "=", "FirstTerm", "->", "getOperand", "(", "HII", "->", "getCExtOpNum", "(", "*", "FirstTerm", ")", ")", ".", "getMBB", "(", ")", ";", "}", "if", "(", "TBB", "&&", "&", "MI", "==", "&", "*", "FirstTerm", ")", "{", "Distance", "=", "std", "::", "abs", "(", "(", "long", "long", ")", "InstOffset", "-", "BlockToInstOffset", "[", "TBB", "]", ")", "+", "BranchRelaxSafetyBuffer", ";", "return", "!", "HII", "->", "isJumpWithinBranchRange", "(", "*", "FirstTerm", ",", "Distance", ")", ";", "}", "if", "(", "FBB", ")", "{", "auto", "SecondTerm", "=", "std", "::", "next", "(", "FirstTerm", ")", ";", "assert", "(", "SecondTerm", "!=", "B", ".", "instr_end", "(", ")", "&&", "(", "SecondTerm", "->", "isBranch", "(", ")", "||", "SecondTerm", "->", "isCall", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "&", "MI", "!=", "&", "*", "SecondTerm", ")"], "ground_truth": ["return", "false", ";"], "File": "HexagonBranchRelaxation", "Func": "isJumpOutOfRange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12524, "Length": 178, "Cover_Rate": 0.6312056737588653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Emitter", "<", "JITCodeEmitter", ">", "("], "ground_truth": ["TM", ",", "JCE", ")", ";"], "File": "ARMCodeEmitter7", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12525, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Disable<ISA_LIT>CFGOpt", ")", "addPass", "("], "ground_truth": ["create<ISA_LIT>CFGOptimizer", "(", ")", ",", "false", ")", ";"], "File": "HexagonTargetMachine19", "Func": "addPostRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12526, "Length": 14, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_loadss", "("], "ground_truth": ["&", "__F", ")", ";"], "File": "xmmintrin4", "Func": "_mm_set_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12527, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Predicate_i16immSExt8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "Opc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isInc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isDec", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isSub", ")", "{", "if", "(", "isCN", ")", "{", "if", "(", "Predicate_i32immSExt8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "isCN", ")", "{", "if", "(", "Predicate_i32immSExt8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "Opc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isInc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isDec", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isSub", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "isCN", ")", "{", "if", "(", "Predicate_i64immSExt8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "Predicate_i64immSExt32", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "isCN", ")", "{", "if", "(", "Predicate_i64immSExt8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "Predicate_i64immSExt32", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "}", "break", ";", "}", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Undef", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "TargetInstrInfo", "::", "IMPLICIT_DEF", ",", "dl", ",", "NVT", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "MemOp", "=", "CurDAG", "->", "getMemOperand", "(", "cast", "<", "MemSDNode", ">"], "ground_truth": ["(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";"], "File": "X86ISelDAGToDAG56", "Func": "SelectAtomicLoadAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12528, "Length": 288, "Cover_Rate": 0.31893687707641194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V16SF_FTYPE_V16SF_V16SF_HI_INT", ":", "case", "V8DI_FTYPE_V8SF_V8DI_QI_INT", ":", "case", "V16SF_FTYPE_V16SI_V16SF_HI_INT", ":", "case", "V16SI_FTYPE_V16SF_V16SI_HI_INT", ":", "case", "V8DF_FTYPE_V8SF_V8DF_QI_INT", ":", "case", "V16SF_FTYPE_V16HI_V16SF_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DF_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SF_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V4SF_FTYPE_V4SF_V4SF_INT_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_INT_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "INT_FTYPE_V4SF_V4SF_INT_INT", ":", "case", "INT_FTYPE_V2DF_V2DF_INT_INT", ":", "return", "ix86_expand_sse_comi_round", "(", "d", ",", "exp", ",", "target", ")", ";", "case", "V8DF_FTYPE_V8DF_V8DF_V8DF_UQI_INT", ":", "case", "V16SF_FTYPE_V16SF_V16SF_V16SF_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DF_QI_INT", ":", "case", "V2DF_FTYPE_V2DF_V4SF_V2DF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V2DF_V4SF_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V16SF_FTYPE_V16SF_INT_V16SF_HI_INT", ":", "case", "V8DF_FTYPE_V8DF_INT_V8DF_QI_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "UQI_FTYPE_V8DF_V8DF_INT_UQI_INT", ":", "case", "UQI_FTYPE_V2DF_V2DF_INT_UQI_INT", ":", "case", "UHI_FTYPE_V16SF_V16SF_INT_UHI_INT", ":", "case", "UQI_FTYPE_V4SF_V4SF_INT_UQI_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V16SF_FTYPE_V16SF_V16SF_INT_V16SF_HI_INT", ":", "case", "V8DF_FTYPE_V8DF_V8DF_INT_V8DF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_INT_V4SF_QI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_INT_V2DF_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "nargs_constant", "=", "<NUM_LIT>", ";", "break", ";", "case", "V8DF_FTYPE_V8DF_V8DF_V8DI_INT_QI_INT", ":", "case", "V16SF_FTYPE_V16SF_V16SF_V16SI_INT_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DI_INT_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SI_INT_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "nargs_constant", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "nargs", "<=", "ARRAY_SIZE", "(", "args", ")", ")", ";", "if", "(", "optimize", "||", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nargs", ";", "i", "++", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ";", "rtx", "op", "=", "expand_normal", "(", "arg", ")", ";", "machine_mode", "mode", "=", "insn_p", "->", "operand", "[", "i", "+", "<NUM_LIT>", "]", ".", "mode", ";", "bool", "match", "=", "insn_p", "->", "operand", "[", "i", "+", "<NUM_LIT>", "]", ".", "predicate", "(", "op", ",", "mode", ")", ";", "if", "(", "i", "==", "nargs", "-", "nargs_constant", ")", "{", "if", "(", "!", "match", ")", "{", "switch", "(", "icode", ")", "{", "case", "CODE_FOR_avx512f_getmantv8df_mask_round", ":", "case", "CODE_FOR_avx512f_getmantv16sf_mask_round", ":", "case", "CODE_FOR_avx512f_vgetmantv2df_round", ":", "case", "CODE_FOR_avx512f_vgetmantv4sf_round", ":", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "case", "CODE_FOR_avx512f_cmpv8df3_mask_round", ":", "case", "CODE_FOR_avx512f_cmpv16sf3_mask_round", ":", "case", "CODE_FOR_avx512f_vmcmpv2df3_mask_round", ":", "case", "CODE_FOR_avx512f_vmcmpv4sf3_mask_round", ":", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "default", ":", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "}", "}", "else", "if", "(", "i", "==", "nargs", "-", "<NUM_LIT>", ")", "{", "if", "(", "!", "insn_p", "->", "operand", "[", "nargs", "]", ".", "predicate", "(", "op", ",", "SImode", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx"], "ground_truth": [";"], "File": "i3866", "Func": "ix86_expand_round_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12529, "Length": 396, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBITCAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Op0", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "EnableQuadPrecision", "||", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!="], "ground_truth": ["<STR_LIT>", ")", "||", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerBITCAST", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12530, "Length": 90, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "{", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "InArgs", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "MachineInstrBuilder", "CallSeqStart", ";", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "Info", ".", "Callee", ".", "isReg", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "const", "uint32_t", "*", "Mask", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "auto", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "CC_<ISA_LIT>", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB"], "ground_truth": [")", ";"], "File": "M88kCallLowering", "Func": "lowerCall", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12531, "Length": 206, "Cover_Rate": 0.47575057736720555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_s16", "(", "int16x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vreinterpret_u32_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12532, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "aarch64_embedded_comparison_type", "(", "stmt_vec_info", "stmt_info", ")", "{", "if", "(", "auto", "*", "assign", "=", "dyn_cast", "<", "gassign", "*", ">", "(", "stmt_info", "->", "stmt", ")", ")", "if", "(", "gimple_assign_rhs_code", "(", "assign", ")", "==", "COND_EXPR", ")", "{", "tree", "cond", "=", "gimple_assign_rhs1", "(", "assign", ")"], "ground_truth": [";"], "File": "aarch641", "Func": "aarch64_embedded_comparison_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12533, "Length": 43, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerToTLSGeneralDynamicModel32", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ",", "const", "MVT", "PtrVT", ")", "{", "SDValue", "InFlag", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "::", "getUnknownLoc"], "ground_truth": ["(", ")", ",", "PtrVT", ")", ",", "InFlag", ")", ";"], "File": "X86ISelLowering77", "Func": "LowerToTLSGeneralDynamicModel32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12534, "Length": 64, "Cover_Rate": 0.6597938144329897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_aarch64_sqmovunv4si"], "ground_truth": ["(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vqmovun_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12535, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcge_u8", "(", "uint8x8_t", "__a", ","], "ground_truth": ["uint8x8_t", "__b", ")", "{"], "File": "arm", "Func": "neon_vcge_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12536, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "VEFrameLowering", "Func": "hasReservedCallFrame", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12537, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "arm_get_strip_length", "(", "int", "c", ")", "{", "switch", "(", "c"], "ground_truth": [")", "{"], "File": "arm", "Func": "arm_get_strip_length", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12538, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_A24", ")", "ofs", "=", "(", "ofs", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "from", ",", "to", ",", "ofs", ")", ";", "return", "ofs"], "ground_truth": [";"], "File": "m32c", "Func": "m32c_initial_elimination_offset", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12539, "Length": 31, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MAYBE_MMX_CLASS_P", "(", "class", ")", "&&", "CONSTANT_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "if", "(", "MAYBE_SSE_CLASS_P", "(", "class", ")", "&&", "CONSTANT_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "return", "reg_class_subset_p", "(", "class", ",", "GENERAL_REGS", ")", "?", "class", ":", "NO_REGS", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", "&&", "!", "CONSTANT_P", "(", "x", ")", ")", "{", "if", "(", "reg_class_subset_p", "(", "class", ",", "Q_REGS", ")", ")", "return", "class", ";", "if", "(", "reg_class_subset_p", "(", "Q_REGS", ",", "class", ")", ")", "return"], "ground_truth": ["Q_REGS", ";"], "File": "i3863", "Func": "ix86_preferred_reload_class", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12540, "Length": 91, "Cover_Rate": 0.3855932203389831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64RegisterInfo (2)", "Func": "isReservedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12541, "Length": 55, "Cover_Rate": 0.4365079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mcore_override_options", "(", "void", ")"], "ground_truth": ["{"], "File": "mcore3", "Func": "mcore_override_options", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12542, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2du", "lshift", ";", "__vector", "__bool", "long", "long", "shmask", ";", "const", "__v2du", "shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v2du", "result", ";", "lshift", "=", "vec_splat", "(", "(", "__v2du", ")", "__B", ",", "<NUM_LIT>", ")", ";", "shmask", "=", "vec_cmplt", "(", "lshift", ",", "shmax", ")", ";", "result", "=", "vec_sl", "(", "(", "__v2du", ")", "__A"], "ground_truth": [",", "lshift", ")", ";"], "File": "emmintrin", "Func": "_mm_sll_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12543, "Length": 55, "Cover_Rate": 0.5612244897959183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vqnegv2si"], "ground_truth": ["(", "__a", ")", ";"], "File": "arm", "Func": "neon_vqneg_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12544, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'X'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<<", "std", "::", "hex", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'x'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<<", "std", "::", "hex", "<<", "(", "MO", ".", "getImm", "(", ")", "&"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "Z80AsmPrinter (2)", "Func": "PrintAsmOperand", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12545, "Length": 93, "Cover_Rate": 0.3184931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_int4", "spu_mulh", "(", "vec_short8", "a", ",", "vec_short8", "b", ")", "{", "return", "(", "(", "vec_int4", ")", "(", "si_mpyh", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")"], "ground_truth": [")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_mulh", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12546, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "df_ref", "ref", ";", "for", "(", "ref", "=", "DF_INSN_INFO_DEFS", "(", "insn_info", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_LOC", "(", "ref", ")", ")", "if", "(", "DF_REF_REGNO", "(", "ref", ")", "==", "regno", ")", "return", "true", ";", "if", "(", "type", "==", "TYPE_LOAD", "||", "type", "==", "TYPE_FPLOAD", "||", "type", "==", "TYPE_VECLOAD", ")", "for", "(", "ref", "=", "DF_INSN_INFO_USES", "(", "insn_info", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_LOC", "(", "ref", ")", ")", "if", "(", "DF_REF_REGNO", "(", "ref", ")", "==", "regno", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "rs6000-pcrel-opt", "Func": "insn_references_regno_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12547, "Length": 80, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "TriCoreRegisterInfo (2)", "Func": "getFrameRegister", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12548, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "InOp", ".", "getNode", "(", ")", ")", "||", "<STR_LIT>", "(", "InOp", ".", "getNode", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "InNumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "InOp", ".", "getOperand", "(", "i", ")", ")", ";", "EVT", "EltVT", "=", "InOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "FillVal", "=", "FillWithZeroes", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "EltVT", ")", ":", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "WidenNumElts", "-", "InNumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "FillVal", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "NVT", ",", "dl", ",", "Ops", ")", ";", "}", "SDValue", "FillVal", "=", "FillWithZeroes", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "NVT", ")", ":", "DAG", ".", "getUNDEF", "("], "ground_truth": ["NVT", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "ExtendToType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12549, "Length": 151, "Cover_Rate": 0.4026666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_reduce_ps", "(", "__m512", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_reduceps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "__B", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")"], "ground_truth": [",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_reduce_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12550, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "OpcodeN", "=", "N", "->", "getOpcode", "(", ")", ";", "auto", "OpcodeN0", "=", "N0", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "(", "(", "OpcodeN", "==", "<STR_LIT>", "&&", "OpcodeN0", "==", "<STR_LIT>", ")", "||", "(", "OpcodeN", "==", "<STR_LIT>", "&&", "OpcodeN0", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "N0", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", "||", "InVT", "!=", "<STR_LIT>", "||", "!", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "auto", "DivRemOpcode", "=", "OpcodeN0", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "R", "=", "DAG", ".", "getNode", "(", "DivRemOpcode", ",", "SDLoc", "(", "N", ")", ",", "NodeTys", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "<NUM_LIT>", ")", ","], "ground_truth": ["R", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering", "Func": "getDivRem8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12551, "Length": 170, "Cover_Rate": 0.6640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "<ISA_LIT>Exception", "*", ">", "&", "getSubExceptions", "(", ")", "{", "return"], "ground_truth": ["SubExceptions", ";"], "File": "WebAssemblyExceptionInfo5", "Func": "getSubExceptions", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12552, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "LLVM_ATTRIBUTE_UNUSED", "checkFeature", "(", "MCSubtargetInfo", "*", "STI"], "ground_truth": [",", "uint64_t", "F", ")", "{"], "File": "HexagonMCTargetDesc11", "Func": "checkFeature", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12553, "Length": 13, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>SOImmNeg", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "<STR_LIT>", "(", "Value", ")", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "-"], "ground_truth": ["Value", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12554, "Length": 66, "Cover_Rate": 0.9295774647887324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AddMissingPrototypes", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "*", ",", "Function", "*", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "||", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "F", ".", "isVarArg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "if", "(", "F", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "*", "NewType", "=", "nullptr", ";", "Function", "*", "NewF", "=", "nullptr", ";", "for", "(", "Use", "&", "U", ":", "F", ".", "uses", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName"], "ground_truth": ["(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAddMissingPrototypes2", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12555, "Length": 167, "Cover_Rate": 0.35913978494623655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float16x8_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_f16_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12556, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getAVOperandEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "uint64_t", "Enc", "=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")"], "ground_truth": [")", "Enc", "|=", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter24", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12557, "Length": 81, "Cover_Rate": 0.9101123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG"], "ground_truth": ["->", "allnodes_begin", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "PostprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12558, "Length": 47, "Cover_Rate": 0.34306569343065696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "!=", "<NUM_LIT>", ")", "return", "!", "ErrorAndEatStatement", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "!", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "!", "ErrorAndEatStatement", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "const", "char", "*", "BroadcastPrimitive", "=", "StringSwitch", "<", "const", "char", "*", ">", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "nullptr", ")", ";", "if", "(", "!", "BroadcastPrimitive", ")", "return", "!", "ErrorAndEatStatement", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "!", "ErrorAndEatStatement", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "BroadcastPrimitive", ",", "consumedToken", ")", ")", ";", "return", "true", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "consumedToken", ")", ")", ";", "if", "(", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "=", "ParseOperand", "(", ")", ")", "{", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Op", ")", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "!", "ErrorAndEatStatement", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "consumeToken", "(", ")", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LCurly", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "consumeToken", "("], "ground_truth": [")", ")", ")", ";"], "File": "X86AsmParser (2)3", "Func": "HandleAVX512Operand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12559, "Length": 331, "Cover_Rate": 0.6528599605522682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", ")", "||", "isToken", "("], "ground_truth": [")", ";"], "File": "DLXAsmParser", "Func": "isCallTarget", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12560, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", "||"], "ground_truth": ["Reg", "==", "<STR_LIT>", ")", "continue", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12561, "Length": 73, "Cover_Rate": 0.35436893203883496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_resolve_sw_modes", "(", "gcc", "::", "context", "*", "ctxt"], "ground_truth": [")", "{"], "File": "resolve-sw-modes", "Func": "make_pass_resolve_sw_modes", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12562, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>MCCodeEmitter", "::", "getBDRAddr12Encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "Base", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", ")", ",", "Fixups", ",", "STI", ")", ";", "uint64_t", "Disp", "=", "getDispOpValue", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "Fixups", ",", "<STR_LIT>", ")", ";", "uint64_t", "Len", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")"], "ground_truth": [",", "Fixups", ",", "STI", ")", ";"], "File": "SystemZMCCodeEmitter13", "Func": "getBDRAddr12Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12563, "Length": 83, "Cover_Rate": 0.6484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RDFLimit", ".", "getPosition", "(", ")", ")", "{", "if", "(", "RDFCount", ">=", "RDFLimit", ")", "return", "false", ";", "RDFCount", "++", ";", "}", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "auto", "&", "MDF", "=", "getAnalysis", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "const", "auto", "&", "HII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", ";", "if", "(", "RDFDump", ")", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", ",", "nullptr", ")", ";", "<ISA_LIT>RegisterAliasInfo", "HAI", "(", "HRI", ")", ";", "TargetOperandInfo", "TOI", "(", "HII", ")", ";", "DataFlowGraph", "G", "(", "MF", ",", "HII", ",", "HRI", ",", "*", "MDT", ",", "MDF", ",", "HAI", ",", "TOI", ")", ";", "G", ".", "build", "(", ")", ";", "if", "(", "RDFDump", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", "<<", "PrintNode", "<", "FuncNode", "*", ">", "(", "G", ".", "getFunc", "(", ")", ",", "G", ")", "<<", "'\\n'", ";", "<ISA_LIT>CP", "CP", "(", "G", ")", ";", "CP", ".", "trace", "(", "RDFDump", ")", ";", "Changed", "=", "CP", ".", "run", "(", ")", ";", "if", "(", "RDFDump", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", "<<", "PrintNode", "<", "FuncNode", "*", ">", "(", "G", ".", "getFunc", "(", ")", ",", "G", ")", "<<", "'\\n'", ";", "<ISA_LIT>DCE", "DCE", "(", "G", ",", "*", "MRI", ")", ";", "DCE", ".", "trace", "("], "ground_truth": ["RDFDump", ")", ";"], "File": "HexagonRDFOpt1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12564, "Length": 261, "Cover_Rate": 0.717032967032967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>CommonSubtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "Gen", "(", "<ISA_LIT>", ")", ",", "TLInfo", "(", "TM"], "ground_truth": [",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "AS", "(", "<STR_LIT>", "(", "TT", ")", ")", "{"], "File": "AMDGPUSubtarget76", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12565, "Length": 112, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LongBranch", "::", "relaxBranches", "(", ")", "{", "SmallVector", "<", "TerminatorInfo", ",", "<NUM_LIT>", ">", "::", "iterator", "TI", "=", "Terminators", ".", "begin", "(", ")", ";", "BlockPosition", "Position", "(", "MF", "->", "getAlignment", "(", ")", ")", ";", "for", "(", "SmallVector", "<", "MBBInfo", ",", "<NUM_LIT>", ">", "::", "iterator", "BI", "=", "MBBs", ".", "begin", "(", ")", ",", "BE", "=", "MBBs", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "skipNonTerminators", "(", "Position", ",", "*", "BI", ")", ";", "for", "(", "unsigned", "BTI", "=", "<NUM_LIT>", ",", "BTE", "=", "BI", "->", "NumTerminators", ";", "BTI", "!=", "BTE", ";", "++", "BTI", ")", "{", "assert", "(", "Position", ".", "Address", "<=", "TI", "->", "Address", "&&", "<STR_LIT>", ")", ";", "if", "(", "mustRelaxBranch", "(", "*", "TI", ",", "Position", ".", "Address", ")", ")", "relaxBranch", "(", "*", "TI", ")", ";", "skipTerminator", "(", "Position", ",", "*", "TI"], "ground_truth": [",", "false", ")", ";"], "File": "SystemZLongBranch1", "Func": "relaxBranches", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12566, "Length": 137, "Cover_Rate": 0.958041958041958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ready_reorder", "(", "rtx", "*", "ready", ",", "int", "nready", ")", "{", "SCHED_REORDER", "(", "ready", ",", "nready", ")"], "ground_truth": [";"], "File": "sh3", "Func": "ready_reorder", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12567, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachO", "::", "CPUSubType<ISA_LIT>", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType<ISA_LIT>", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_64_H", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_64_ALL", ")", ";", "return", "new", "Darwin<ISA_LIT>_64AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ",", "CS", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")"], "ground_truth": [")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "true", ",", "CPU", ")", ";"], "File": "X86AsmBackend11", "Func": "createX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12568, "Length": 83, "Cover_Rate": 0.5286624203821656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "getCmpForPseudo", "(", "MI", ")", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARCBranchFinalize2", "Func": "replaceWithCmpBcc", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12569, "Length": 134, "Cover_Rate": 0.9054054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getGPRMM16Reg", "(", ")"], "ground_truth": [")", ")", ";"], "File": "MipsAsmParser19", "Func": "addGPRMM16AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12570, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", "(", "IES_PLUS", ")", ",", "PrevState", "(", "IES_ERROR", ")", ",", "BaseReg", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", "<NUM_LIT>", ")", ",", "TmpReg", "(", "<NUM_LIT>", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "Imm", "(", "imm", ")", ",", "Sym", "(", "<NUM_LIT>", ")", ",", "StopOnLBrac", "(", "stoponlbrac", ")", ",", "AddImmPrefix", "(", "addimmprefix", ")", "{", "Info", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "X86AsmParser (2)1", "Func": "IntelExprStateMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12571, "Length": 56, "Cover_Rate": 0.8115942028985508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", "*", "RC", ")", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "return", "Reg", ";", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12572, "Length": 53, "Cover_Rate": 0.9464285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "applyAdjustICmpImmAndPred", "(", "MachineInstr", "&", "MI", ",", "std", "::", "pair", "<", "uint64_t", ",", "CmpInst", "::", "Predicate", ">", "&", "MatchInfo", ",", "MachineIRBuilder", "&", "MIB", ",", "GISelChangeObserver", "&", "Observer", ")", "{", "MIB", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "MachineOperand", "&", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "MIB", ".", "getMRI", "(", ")", ";", "auto", "Cst", "=", "MIB", ".", "buildConstant", "(", "MRI", ".", "cloneVirtualRegister", "(", "RHS", ".", "getReg", "(", ")", ")", ",", "MatchInfo", ".", "first", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "RHS", ".", "setReg", "(", "Cst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setPredicate", "(", "MatchInfo", ".", "second", ")", ";", "Observer", ".", "changedInstr", "(", "MI"], "ground_truth": [")", ";"], "File": "AArch64PostLegalizerLowering", "Func": "applyAdjustICmpImmAndPred", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12573, "Length": 125, "Cover_Rate": 0.9689922480620154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TII", "->", "areMemAccessesTriviallyDisjoint", "(", "*", "A", ",", "*", "B", ",", "AA", ")", "||", "!", "(", "A"], "ground_truth": ["->", "mayStore", "(", ")", "||", "B", "->", "mayStore", "(", ")", ")", ")", ";"], "File": "SILoadStoreOptimizer14", "Func": "memAccessesCanBeReordered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12574, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "<NUM_LIT>", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "DL", ",", "<STR_LIT>", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ",", "false", ",", "false"], "ground_truth": [",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "R600ISelLowering69", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12575, "Length": 110, "Cover_Rate": 0.9734513274336283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "FCOND_F", ":", "case", "FCOND_T", ":", "return", "<STR_LIT>", ";", "case", "FCOND_UN", ":", "case", "FCOND_OR", ":", "return", "<STR_LIT>", ";", "case", "FCOND_EQ", ":", "case", "FCOND_NEQ", ":", "return", "<STR_LIT>", ";", "case", "FCOND_UEQ", ":", "case", "FCOND_OGL", ":", "return", "<STR_LIT>", ";", "case", "FCOND_OLT", ":", "case", "FCOND_UGE", ":", "return", "<STR_LIT>", ";", "case", "FCOND_ULT", ":", "case", "FCOND_OGE", ":", "return", "<STR_LIT>", ";", "case", "FCOND_OLE", ":", "case", "FCOND_UGT", ":", "return", "<STR_LIT>", ";", "case", "FCOND_ULE", ":", "case", "FCOND_OGT", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsInstrInfo35", "Func": "MipsFCCToString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12576, "Length": 81, "Cover_Rate": 0.4682080924855491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "__builtin_expect", "(", "__builtin_tbegin", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "return", "_HTM_TBEGIN_STARTED", ";", "*", "_TEXASR_PTR", "(", "TM_buff", ")", "=", "__builtin_get_texasr", "(", ")", ";", "*", "_TEXASRU_PTR", "(", "TM_buff", ")", "=", "__builtin_get_texasru", "(", ")", ";", "*", "_TEXASRL_PTR", "(", "TM_buff", ")", "="], "ground_truth": ["__builtin_get_texasr", "(", ")", ";"], "File": "htmxlintrin", "Func": "__TM_begin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12577, "Length": 45, "Cover_Rate": 0.5113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "align", "*=", "(", "<NUM_LIT>", "<<", "size", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12578, "Length": 107, "Cover_Rate": 0.34627831715210355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return", "Count"], "ground_truth": [";"], "File": "MSP430InstrInfo35", "Func": "InsertBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12579, "Length": 68, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "MBlazeRegisterInfo12", "Func": "getFrameRegister", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12580, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "StringRef", "SymbolName", "=", "Tok", ".", "getIdentifier", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "lookupSymbol", "(", "SymbolName", ")", ";", "if", "(", "!", "Sym", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseEOL", "(", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "AArch64AsmParser41", "Func": "parseDirectiveVariantPCS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12581, "Length": 65, "Cover_Rate": 0.6132075471698113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "const_cast", "<", "<ISA_LIT>TargetLowering", "*", ">", "("], "ground_truth": ["&", "TLInfo", ")", ";"], "File": "PPCTargetMachine13", "Func": "getTargetLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12582, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "getRegClassFor", "(", "VT", ",", "Op", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "("], "ground_truth": [")", ",", "DL", ",", "Reg", ",", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "LowerRETURNADDR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12583, "Length": 170, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "}", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", ";", "if", "(", "IsTLSGDPCREL", ")", "{", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "InReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "}", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "if", "(", "IsTLSGDPCREL", ")", "Call", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "Call", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "PPCTLSDynamicCall13", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12584, "Length": 221, "Cover_Rate": 0.3293591654247392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "<NUM_LIT>", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp"], "ground_truth": [";"], "File": "AMDGPUMCInstLower34", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12585, "Length": 105, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>MemorySize"], "ground_truth": ["(", ")", "{"], "File": "TPCMemorySize", "Func": "createTPCMemorySize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12586, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeSet", "Attr"], "ground_truth": [")", "const", "{"], "File": "WebAssemblyISelLowering24", "Func": "isIntDivCheap", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12587, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "ETy", "->", "isFloatingPointTy", "(", ")", "||", "ETy", "->", "isIntOrPtrTy", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "getPTXFundamentalTypeStr", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", ";", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "}", "int64_t", "ElementSize", "=", "<NUM_LIT>", ";", "switch", "(", "ETy", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "StructTyID", ":", "case", "Type", "::", "ArrayTyID", ":", "case", "Type", "::", "FixedVectorTyID", ":", "ElementSize", "=", "DL", ".", "getTypeStoreSize", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", ";", "getSymbol", "(", "GVar", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "ElementSize", ")", "{", "O", "<<", "ElementSize", ";", "}", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "NVPTXAsmPrinter17", "Func": "emitPTXGlobalVariable", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12588, "Length": 140, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Op0", ")", ")", "{", "MVT", "TmpVT", ";", "if", "(", "isValueAvailable", "(", "ZExt", ")", "&&", "isTypeSupported", "(", "ZExt", "->", "getSrcTy", "(", ")", ",", "TmpVT", ")", ")", "{", "SrcVT", "=", "TmpVT", ";", "IsZExt", "=", "true", ";", "Op0", "=", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "const", "auto", "*", "SExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Op0", ")", ")", "{", "MVT", "TmpVT", ";", "if", "(", "isValueAvailable", "(", "SExt", ")", "&&", "isTypeSupported", "(", "SExt", "->", "getSrcTy", "(", ")", ",", "TmpVT", ")", ")", "{", "SrcVT", "=", "TmpVT", ";", "IsZExt", "=", "false", ";", "Op0", "=", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "!", "Op0Reg", ")", "return", "false", ";", "bool", "Op0IsKill", "=", "hasTrivialKill", "(", "Op0", ")", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Shl", ":", "ResultReg", "=", "emitLSL_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "ResultReg", "=", "emitASR_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "case", "Instruction", "::", "LShr", ":", "ResultReg", "=", "emitLSR_ri", "(", "RetVT", ",", "SrcVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "ShiftVal", ",", "IsZExt", ")", ";", "break", ";", "}", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op0Reg", ")", "return", "false", ";", "bool", "Op0IsKill", "=", "hasTrivialKill", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op1Reg", ")", "return", "false", ";", "bool", "Op1IsKill", "=", "hasTrivialKill", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Shl", ":", "ResultReg", "=", "emitLSL_rr", "(", "RetVT", ",", "Op0Reg", ",", "Op0IsKill", ",", "Op1Reg", ","], "ground_truth": ["Op1IsKill", ")", ";"], "File": "AArch64FastISel56", "Func": "selectShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12589, "Length": 356, "Cover_Rate": 0.652014652014652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreAnalyzeCallOperands", "(", "Outs", ",", "FuncArgs", ",", "Func", ")", ";", "CCState", "::", "AnalyzeCallOperands", "(", "Outs", ",", "Fn", ")", ";", "OriginalArgWasF128", ".", "clear", "(", ")", ";", "OriginalArgWasFloat", ".", "clear", "("], "ground_truth": [")", ";"], "File": "MipsCCState12", "Func": "AnalyzeCallOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12590, "Length": 30, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtqq2ph256_mask", "(", "(", "__v4di", ")", "__A", ",", "_mm_setzero_ph", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_cvtepi64_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12591, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ")", "{", "return", "promoteAllocasToVector", "(", "F", ",", "TPC", "->"], "ground_truth": ["getTM", "<", "TargetMachine", ">", "(", ")", ")", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12592, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "bpf_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "bpf", "Func": "bpf_rtx_costs", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 12593, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout"], "ground_truth": ["&", "Layout", ")", "const", "{"], "File": "SparcAsmBackend12", "Func": "fixupNeedsRelaxation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12594, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddrMode7Operand", "(", "const", "MCInst", "*", "MI", ","], "ground_truth": ["unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter16", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12595, "Length": 18, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "unsigned", "ArgSlotSizeInBytes", "=", "(", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "VAListLoad", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "DL", ",", "Chain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "SDValue", "VAList", "=", "VAListLoad", ";", "if", "(", "Align", ">", "getMinStackArgumentAlignment", "(", ")", ")", "{", "assert", "(", "(", "(", "Align", "&", "(", "Align", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "VAList", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "Align", "-", "<NUM_LIT>", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ")", ")", ";", "VAList", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "-", "(", "int64_t", ")", "Align", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ")", ")", ";", "}", "auto", "&", "TD", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "ArgSizeInBytes", "=", "TD", ".", "getTypeAllocSize", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "alignTo", "(", "ArgSizeInBytes", ",", "ArgSlotSizeInBytes", ")", ",", "DL"], "ground_truth": [",", "VAList", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "MipsISelLowering10", "Func": "lowerVAARG", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12596, "Length": 285, "Cover_Rate": 0.6769596199524941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "N1", ")", "->", "getVT", "(", ")", ";", "if", "(", "ExtraVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "CMovOp0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CMovOp1", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "CMovOp0", ".", "getNode", "(", ")", ")", "||", "!", "isa"], "ground_truth": ["<", "ConstantSDNode", ">", "(", "CMovOp1", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineSextInRegCmov", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12597, "Length": 126, "Cover_Rate": 0.4228187919463087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_RelEntrySize"], "ground_truth": [";"], "File": "X86LDBackend", "Func": "getRelEntrySize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12598, "Length": 3, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vextq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon_vextq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12599, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86InstrInfo103", "Func": "isFrameLoadOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12600, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_PARTIAL_INT", ":", "case", "MODE_INT", ":", "if", "(", "precision", "==", "CHAR_TYPE_SIZE", ")", "return", "true", ";", "if", "(", "precision", "==", "SHORT_TYPE_SIZE", ")", "return", "true", ";", "if", "(", "precision", "==", "INT_TYPE_SIZE", ")"], "ground_truth": ["return", "true", ";"], "File": "pa", "Func": "pa_scalar_mode_supported_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12601, "Length": 41, "Cover_Rate": 0.3014705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "const_cast", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "true", ";", "bool", "IsV4PopReturn", "=", "false", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MF", ".", "getFrameInfo", "(", ")", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "IsV4PopReturn", "=", "true", ";", "return", "IsV4PopReturn", "&&", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", "."], "ground_truth": ["hasV5TOps", "(", ")", ";"], "File": "Thumb1FrameLowering35", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12602, "Length": 84, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>EarlyReturnPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "create<ISA_LIT>BranchSelectionPass", "(", ")"], "ground_truth": [",", "false", ")", ";"], "File": "PPCTargetMachine13", "Func": "addPreEmitPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12603, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "bool", "isPatchPoint", "=", "CLI", ".", "IsPatchPoint", ";", "ImmutableCallSite", "CS", "=", "CLI", ".", "CS", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "!", "(", "CS", "&&", "CS", ".", "isMustTailCall", "(", ")", ")", ")", "isTailCall", "=", "false", ";", "else", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization_64SVR4", "(", "Callee", ",", "CallConv", ",", "CS", ",", "isVarArg", ",", "Outs", ",", "Ins", ",", "DAG", ")", ";", "else", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "isTailCall", ")", "{", "++"], "ground_truth": ["NumTailCalls", ";"], "File": "PPCISelLowering128", "Func": "LowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12604, "Length": 171, "Cover_Rate": 0.3149171270718232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "idp", ";", "rtx", "rtlname", ",", "newrtl", ";", "rtx", "symref", ";", "rtlname", "=", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "rtlname", ")", "==", "MEM", ")", "rtlname", "=", "XEXP", "(", "rtlname", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "rtlname", ")", "==", "SYMBOL_REF", ")", ";", "oldname", "=", "XSTR", "(", "rtlname", ",", "<NUM_LIT>", ")", ";", "if", "(", "i386_pe_dllexport_name_p", "(", "oldname", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "decl", ")", ")", ")", ";", "return", ";", "}", "else", "if", "(", "i386_pe_dllimport_name_p", "(", "oldname", ")", ")", "{", "gcc_assert", "(", "DECL_EXTERNAL", "(", "decl", ")", "&&", "TREE_PUBLIC", "(", "decl", ")", "&&", "DECL_DLLIMPORT_P", "(", "decl", ")", ")", ";", "return", ";", "}", "newname", "=", "alloca", "(", "strlen", "(", "DLL_IMPORT_PREFIX", ")", "+", "strlen", "(", "oldname", ")", "+"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "winnt3", "Func": "i386_pe_mark_dllimport", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12605, "Length": 131, "Cover_Rate": 0.6121495327102804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_ZC", ":", "if", "(", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "{", "if", "(", "selectAddrRegImm12", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", ")", "{", "if", "(", "selectAddrRegImm9", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "selectAddrRegImm16", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "MipsSEISelDAGToDAG50", "Func": "SelectInlineAsmMemoryOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12606, "Length": 148, "Cover_Rate": 0.4340175953079179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vpaddq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12607, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Size", "<ISA_LIT>_64Relocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "<ISA_LIT>_64ApplyFunctions", "[", "pType", "]", "."], "ground_truth": ["size", ";"], "File": "X86Relocator", "Func": "getSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12608, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsi64_m64", "(", "long", "long", "__i", ")", "{", "return", "(", "__m64"], "ground_truth": [")", "__i", ";"], "File": "mmintrin", "Func": "_mm_cvtsi64_m64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12609, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_scalefpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")"], "ground_truth": ["_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_scalef_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12610, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "DeadDefs", "[", "R", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "TPCVLIWPacketizer", "Func": "hasDeadDependence", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12611, "Length": 67, "Cover_Rate": 0.38953488372093026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTargetDarwin", "(", ")", "||", "(", "!", "isTargetWindows"], "ground_truth": ["(", ")", "&&", "isThumb", "(", ")", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "useR7AsFramePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12612, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CondCodes", ")", "{", "unsigned", "TmpReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg1", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "CondCodes", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "TmpReg1", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "CondCodes", "[", "<NUM_LIT>", "]", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "<STR_LIT>", "CC", "=", "getCompareCC", "(", "Predicate", ")", ";", "assert", "(", "(", "CC", "!=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "invertedCC", "=", "getInvertedCondCode", "(", "CC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "("], "ground_truth": ["<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "invertedCC", ")", ";"], "File": "AArch64FastISel", "Func": "selectCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12613, "Length": 202, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "VecMem", ".", "clear", "(", ")", ";", "VecMem", ".", "push_back", "(", "Ld0", ")", ";", "VecMem", ".", "push_back", "(", "Ld1", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP1", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12614, "Length": 57, "Cover_Rate": 0.5327102803738317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";", "new", "<ISA_LIT>TargetAsmStreamer", "(", "*", "S", ",", "OS", ")", ";", "return", "S"], "ground_truth": [";"], "File": "AArch64ELFStreamer38", "Func": "createAArch64MCAsmStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12615, "Length": 37, "Cover_Rate": 0.5138888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ","], "ground_truth": ["A18", "(", "addr_low", ",", "addr_high", ")", ")", ";"], "File": "disassembler", "Func": "bkrep", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12616, "Length": 18, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mpsadbw_epu8", "(", "__m256i", "__X", ",", "__m256i", "__Y", ",", "const", "int", "__M", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_mpsadbw256", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")"], "ground_truth": ["__Y", ",", "__M", ")", ";"], "File": "avx2intrin", "Func": "_mm256_mpsadbw_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12617, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_eqv", "(", "qword", "a", ",", "qword", "b", ")", "{", "vec_uchar16", "d", ";", "d", "=", "vec_xor", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "vec_uchar16", ")", "(", "b"], "ground_truth": [")", ")", ";"], "File": "si2vmx", "Func": "si_eqv", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12618, "Length": 34, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "args", ".", "pops_args", "&&", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "ix86_compute_frame_layout", "(", "&"], "ground_truth": ["frame", ")", ";"], "File": "i3866", "Func": "ix86_can_use_return_insn_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12619, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>Packetizer", "("], "ground_truth": [")", "{"], "File": "TPCVLIWPacketizer", "Func": "createTPCPacketizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12620, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_RETURN"], "ground_truth": ["(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering (2)", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12621, "Length": 165, "Cover_Rate": 0.476878612716763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVGPREncodingGranule", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "Optional"], "ground_truth": ["<", "bool", ">", "EnableWavefrontSize32", ")", "{"], "File": "AMDGPUBaseInfo10", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12622, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "*", "getPreservedOperand", "(", ")", "const", "{", "return", "Preserve"], "ground_truth": [";"], "File": "SIPeepholeSDWA", "Func": "getPreservedOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12623, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_MODE_CLASS", "(", "mode1", ")"], "ground_truth": ["==", "GET_MODE_CLASS", "(", "mode2", ")", ";"], "File": "cr16", "Func": "cr16_modes_tieable_p", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12624, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "char", "*", ")", "obstack_finish", "(", "&", "m_string_obstack"], "ground_truth": [")", ";"], "File": "aarch64-sve-builtins", "Func": "finish_name", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12625, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "GetCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin"], "ground_truth": ["(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "MipsInstrInfo15", "Func": "RemoveBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12626, "Length": 68, "Cover_Rate": 0.4533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitIndIdx", "(", "const", "MCExpr", "*", "Value", ")", "{", "Streamer", ".", "EmitIntValue", "(", "<STR_LIT>", ",", "sizeof", "(", "uint64_t", ")", ")", ";", "Streamer", ".", "EmitValue", "(", "Value", ",", "sizeof", "(", "uint64_t", ")"], "ground_truth": [")", ";"], "File": "WebAssemblyTargetStreamer29", "Func": "emitIndIdx", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12627, "Length": 35, "Cover_Rate": 0.9210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MachObjectWriter", "(", "OS", ",", "false", ","], "ground_truth": ["MachO", "::", "CPU_TYPE_<ISA_LIT>", ",", "Subtype", ")", ";"], "File": "ARMAsmBackend23", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12628, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstExpr", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "DLXAsmParser", "Func": "isLoImm16And", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12629, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RVVVectorBitsMax", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "assert", "(", "RVVVectorBitsMax", ">=", "<NUM_LIT>", "&&", "RVVVectorBitsMax", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "RVVVectorBitsMax", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "RVVVectorBitsMax", ">=", "RVVVectorBitsMin", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "Max", "=", "std", "::", "max", "(", "RVVVectorBitsMin"], "ground_truth": [",", "RVVVectorBitsMax", ")", ";"], "File": "RISCVSubtarget26", "Func": "getMaxRVVVectorSizeInBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12630, "Length": 50, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "loongarch_arg_info", "info", ";", "loongarch_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "false", ")", ";", "cum", "->", "num_fprs", "=", "info", ".", "fpr_offset", "+", "info", "."], "ground_truth": ["num_fprs", ";"], "File": "loongarch", "Func": "loongarch_function_arg_advance", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12631, "Length": 47, "Cover_Rate": 0.6438356164383562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "<NUM_LIT>", ";", "UsesDotCur", "=", "nullptr", ";", "DotCurPNum", "=", "-", "<NUM_LIT>", ";", "UsesLoad", "=", "false", ";", "PrefVectorStoreNew", "=", "nullptr"], "ground_truth": [";"], "File": "HexagonHazardRecognizer5", "Func": "Reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12632, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MachineLateOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "return", "Changed"], "ground_truth": [";"], "File": "Z80MachineLateOptimization", "Func": "runOnMachineFunction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12633, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "(", "*", "PI", ")", "!=", "EndMBB", ")", "{", "Succs", ".", "insert", "(", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "(", "*", "PI", ",", "StartMBB", ")", ")", ";", "}", "}", "for", "(", "auto", "<ISA_LIT>", ":", "Succs", ")", "{", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "Edge", "=", "<ISA_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "Edge", ".", "first", ")", "<<", "<STR_LIT>", "<<"], "ground_truth": ["printMBBReference", "(", "*", "Edge", ".", "second", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "removeExternalCFGEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12634, "Length": 93, "Cover_Rate": 0.35094339622641507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "!=", "ABI_V4", ")", "return", "build_pointer_type", "(", "char_type_node", ")", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "TYPE_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "record", ")", ";", "f_gpr", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "unsigned_char_type_node", ")", ";", "f_fpr", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "unsigned_char_type_node", ")", ";", "f_res", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "short_unsigned_type_node", ")", ";", "f_ovf", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_sav", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "va_list_gpr_counter_field", "=", "f_gpr", ";", "va_list_fpr_counter_field", "=", "f_fpr", ";", "DECL_FIELD_CONTEXT", "(", "f_gpr", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_fpr", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_res", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_ovf", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_sav", ")", "=", "record", ";", "TYPE_STUB_DECL", "(", "record", ")", "="], "ground_truth": ["type_decl", ";"], "File": "rs6000-call", "Func": "rs6000_build_builtin_va_list", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12635, "Length": 172, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPreISelGenericFloatingPointOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_FADD", ":", "case", "TargetOpcode", "::", "G_FSUB", ":", "case", "TargetOpcode", "::", "G_FMUL", ":", "case", "TargetOpcode", "::", "G_FDIV", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "case", "TargetOpcode", "::", "G_FPEXT", ":", "case", "TargetOpcode", "::", "G_FPTRUNC", ":", "case", "TargetOpcode", "::", "G_FCEIL", ":", "case", "TargetOpcode", "::", "G_FNEG", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "case", "TargetOpcode", "::", "G_FSIN", ":", "case", "TargetOpcode", "::", "G_FLOG10", ":", "case", "TargetOpcode", "::", "G_FLOG", ":", "case", "TargetOpcode"], "ground_truth": ["::", "G_FLOG2", ":"], "File": "AArch64RegisterBankInfo30", "Func": "isPreISelGenericFloatingPointOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12636, "Length": 83, "Cover_Rate": 0.7830188679245284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "<STR_LIT>", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "<STR_LIT>", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "LoopPhiConditions", ".", "push_back", "(", "WeakVH", "(", "Phi", ")", ")", ";", "return", "Ret", ";", "}", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{", "BasicBlock", "*", "Parent", "=", "Inst", "->", "getParent", "(", ")", ";", "Instruction", "*", "Insert", ";", "if", "(", "L", "->", "contains", "(", "Inst", ")", ")", "{", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "<STR_LIT>", ",", "Insert", ")", ";", "}", "if", "(", "isa", "<", "Constant", ">", "(", "Cond", ")", ")", "{", "Instruction", "*", "Insert", "=", "Cond", "==", "BoolTrue", "?", "Term", ":", "L", "->", "getHeader", "(", ")", "->", "getTerminator", "(", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args"], "ground_truth": [",", "<STR_LIT>", ",", "Insert", ")", ";"], "File": "SIAnnotateControlFlow43", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12637, "Length": 296, "Cover_Rate": 0.512998266897747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "FeatureBitset", "&", "getFeatureBits", "("], "ground_truth": [")", "const", "{"], "File": "AMDGPUAsmParser1", "Func": "getFeatureBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12638, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP16", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "(", "UseSSEReg", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "Ext", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ext", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getStoreSize", "(", ")", ";", "Align", "Alignment", "(", "Size", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "false", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MPI", ",", "Alignment", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "BuildFILD", "(", "VT", ",", "SrcVT", ",", "dl", ",", "Chain"], "ground_truth": [",", "StackSlot", ",", "MPI", ",", "Alignment", ",", "DAG", ")", ";"], "File": "X86ISelLowering103", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12639, "Length": 311, "Cover_Rate": 0.47772657450076805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "dl", ",", "VT", ")", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerCTTZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12640, "Length": 52, "Cover_Rate": 0.31901840490797545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins"], "ground_truth": [";"], "File": "XtensaSubtarget", "Func": "getInstrItineraryData", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12641, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setHasPushSequences", "(", "bool"], "ground_truth": ["HasPush", ")", "{"], "File": "X86MachineFunctionInfo (2)", "Func": "setHasPushSequences", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12642, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_u8", "(", "uint8x8_t", "__a", ")"], "ground_truth": ["{"], "File": "arm", "Func": "neon4_vreinterpret_p64_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12643, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxValue", "=", "APInt", "::", "getSignedMaxValue", "(", "DstScalarSizeInBits", ")", ".", "sext", "(", "SrcScalarSizeInBits", ")", ";", "}", "else", "{", "MinValue", "=", "APInt", "::", "getNullValue", "(", "SrcScalarSizeInBits", ")", ";", "MaxValue", "=", "APInt", "::", "getLowBitsSet", "(", "SrcScalarSizeInBits", ",", "DstScalarSizeInBits", ")", ";", "}", "auto", "*", "MinC", "=", "Constant", "::", "getIntegerValue", "(", "ArgTy", ",", "MinValue", ")", ";", "auto", "*", "MaxC", "=", "Constant", "::", "getIntegerValue", "(", "ArgTy", ",", "MaxValue", ")", ";", "Arg0", "=", "Builder", ".", "CreateSelect", "(", "Builder", ".", "CreateICmpSLT", "(", "Arg0", ",", "MinC", ")", ",", "MinC", ",", "Arg0", ")", ";", "Arg1", "=", "Builder", ".", "CreateSelect", "(", "Builder", ".", "CreateICmpSLT", "(", "Arg1", ",", "MinC", ")", ",", "MinC", ",", "Arg1", ")", ";", "Arg0", "=", "Builder", ".", "CreateSelect", "(", "Builder", ".", "CreateICmpSGT", "(", "Arg0", ",", "MaxC", ")", ",", "MaxC", ",", "Arg0", ")", ";", "Arg1", "=", "Builder", ".", "CreateSelect", "(", "Builder", ".", "CreateICmpSGT", "(", "Arg1", ",", "MaxC", ")", ",", "MaxC", ",", "Arg1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PackMask", ";", "for", "(", "unsigned", "Lane", "=", "<NUM_LIT>", ";", "Lane", "!="], "ground_truth": ["NumLanes", ";", "++", "Lane", ")", "{"], "File": "X86InstCombineIntrinsic1", "Func": "simplifyX86pack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12644, "Length": 167, "Cover_Rate": 0.35456475583864117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCallLowering13", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12645, "Length": 72, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "visium_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "mode2", ")"], "ground_truth": ["==", "MODE_INT", ")", ";"], "File": "visium", "Func": "visium_modes_tieable_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 12646, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu10_0ExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "HexagonAsmParser27", "Func": "addu10_0ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12647, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MFI", ".", "getStackSize", "(", ")", "!=", "<NUM_LIT>", ";", "}", "return", "frameTriviallyRequiresSP", "(", "MFI", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "hasStackRealignment", "(", "MF", ")", "||"], "ground_truth": ["MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ";"], "File": "SIFrameLowering", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12648, "Length": 53, "Cover_Rate": 0.53, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_iprefetch", "&&", "INSN_CODE", "(", "dep_insn", ")", "==", "CODE_FOR_iprefetch", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_iprefetch", "||", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_hbr", ")", "&&", "(", "INSN_CODE", "(", "dep_insn", ")", "==", "CODE_FOR_iprefetch", "||", "INSN_CODE", "(", "dep_insn", ")", "==", "CODE_FOR_hbr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_iprefetch", "||", "INSN_CODE", "(", "dep_insn", ")", "==", "CODE_FOR_iprefetch", ")", "return", "<NUM_LIT>", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "target", "=", "get_branch_target", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "target", ")", "!=", "REG", "||", "!", "set_of", "(", "target", ",", "insn", ")", ")", "return", "cost", "-", "<NUM_LIT>", ";", "return", "cost", ";", "}", "if", "(", "CALL_P", "(", "dep_insn", ")", ")", "return"], "ground_truth": ["cost", "-", "<NUM_LIT>", ";"], "File": "spu", "Func": "spu_sched_adjust_cost", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12649, "Length": 129, "Cover_Rate": 0.4777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LinearizedRegion", "::", "getBBSelectRegOut", "(", ")", "{", "return", "getRegionMRT", "(", ")", "->"], "ground_truth": ["getBBSelectRegOut", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getBBSelectRegOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12650, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DeallocCall", "=", "nullptr", ";", "if", "(", "HasTC", ")", "{", "unsigned", "ROpc", "=", "<STR_LIT>", ";", "DeallocCall", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "ROpc", ")", ")", ".", "addExternalSymbol", "(", "RestoreFn", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "assert", "(", "It", "->", "isReturn", "(", ")", "&&", "std", "::", "next", "(", "It", ")", "==", "MBB", ".", "end", "(", ")", ")", ";", "unsigned", "ROpc", "=", "<STR_LIT>", ";", "DeallocCall", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "ROpc", ")", ")", ".", "addExternalSymbol", "(", "RestoreFn", ")", ";", "DeallocCall", "->", "copyImplicitOps", "(", "MF", ",", "*", "It", ")", ";", "}", "addCalleeSaveRegistersAsImpOperand", "(", "DeallocCall", ",", "MaxR", ",", "true", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "HexagonFrameLowering6", "Func": "insertCSRRestoresInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12651, "Length": 126, "Cover_Rate": 0.34710743801652894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "return", "CE", "->", "getValue", "(", ")", ">=", "-", "(", "<NUM_LIT>", "<<", "(", "BitWidth", "-", "<NUM_LIT>", ")", ")"], "ground_truth": ["&&", "CE", "->", "getValue", "(", ")", "<", "(", "<NUM_LIT>", "<<", "(", "BitWidth", "-", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "isSImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12652, "Length": 57, "Cover_Rate": 0.7702702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m32r_rtx_ok_for_base_p", "(", "x", ",", "strict", ")", "||", "m32r_legitimate_offset_addres_p", "(", "mode", ",", "x", ",", "strict", ")", "||", "m32r_legitimate_lo_sum_addres_p", "(", "mode", ",", "x", ",", "strict", ")", "||", "m32r_load_postinc_p", "(", "mode", ",", "x", ",", "strict", ")", "||", "m32r_store_preinc_predec_p", "(", "mode", ",", "x", ",", "strict", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "m32r", "Func": "m32r_legitimate_address_p", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12653, "Length": 51, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "rs6000_c_mode_for_suffix", "(", "char", "suffix", ")", "{", "if", "(", "TARGET_FLOAT128", ")", "{", "if", "(", "suffix", "==", "'q'", "||", "suffix", "==", "'Q'", ")", "return", "(", "FLOAT128_IEEE_P", "("], "ground_truth": ["TFmode", ")", ")", "?", "TFmode", ":", "KFmode", ";"], "File": "rs60005", "Func": "rs6000_c_mode_for_suffix", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12654, "Length": 35, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubRegIdx", "==", "<STR_LIT>", ")", "{", "auto", "&", "MII", "=", "getTranslator", "(", ")", ".", "getMII", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "TheMCInst", ".", "Inst", "."], "ground_truth": ["getOpcode", "(", ")", ")", ";"], "File": "X86DCInstruction", "Func": "doesSubRegIndexClearSuper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12655, "Length": 37, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i2", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";", "i1", "=", "prev_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i1", "==", "NULL_RTX"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "h83003", "Func": "same_cmp_preceding_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12656, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>Z80PostRAPass", "("], "ground_truth": [")", ")", ";"], "File": "GBZ80TargetMachine", "Func": "addPostRegAlloc", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12657, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lceiluv2dfv2di_us", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon3_vcvtpq_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12658, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "const", "MachineBasicBlock", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "BlockInfo", "&", "PredBI", "=", "Blocks", "[", "Pred", "]", ";", "if", "(", "(", "PredBI", ".", "OutNeeds", "|", "BI", ".", "InNeeds", ")", "==", "PredBI", ".", "OutNeeds", ")", "continue", ";", "PredBI", ".", "OutNeeds", "|=", "BI", ".", "InNeeds", ";", "PredBI", ".", "InNeeds", "|=", "BI", ".", "InNeeds", ";", "Worklist", ".", "push_back", "(", "Pred", ")", ";", "}", "for", "(", "const", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "BlockInfo", "&", "SuccBI", "=", "Blocks", "[", "Succ", "]", ";", "if", "(", "(", "SuccBI", ".", "InNeeds", "|", "BI", ".", "OutNeeds", ")", "=="], "ground_truth": ["SuccBI", ".", "InNeeds", ")", "continue", ";"], "File": "SIWholeQuadMode25", "Func": "propagateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12659, "Length": 107, "Cover_Rate": 0.4908256880733945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_NoMatch", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "Name", ".", "consume_front", "(", "<STR_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "bool", "Fractional", "=", "false", ";", "if", "(", "Name", ".", "consume_front", "(", "<STR_LIT>", ")", ")", "{", "Fractional", "=", "true", ";", "}", "APInt", "Lmul", "(", "<NUM_LIT>", ",", "Name", ",", "<NUM_LIT>", ")", ";", "if", "(", "Lmul", "!=", "<NUM_LIT>", "&&", "Lmul", "!=", "<NUM_LIT>", "&&", "Lmul", "!=", "<NUM_LIT>", "&&", "Lmul", "!=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_NoMatch", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "bool", "TailAgnostic", ";", "if", "(", "Name", ".", "consume_front", "(", "<STR_LIT>"], "ground_truth": [")", ")", "TailAgnostic", "=", "true", ";"], "File": "RISCVAsmParser36", "Func": "parseVTypeI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12660, "Length": 166, "Cover_Rate": 0.37986270022883295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pass", ".", "TII", "->", "copyPhysReg", "(", "*", "PrehdrMBB", ",", "PrehdrMBB", "->", "end", "(", ")", ",", "DL", ",", "Pass", ".", "GuardsReg", ",", "<STR_LIT>", ",", "false", ")", ";", "MachineInstr", "*", "Dummy", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "PrehdrMBB", ",", "PrehdrMBB", "->", "end", "(", ")", ",", "DL", ",", "Pass", ".", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Pass", ".", "GuardsReg", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Pass", ".", "GuardsLdStElim", "->", "addRemovableInst", "(", "Dummy", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "PrehdrMBB", ",", "PrehdrMBB", "->", "end", "(", ")", ",", "DL", ",", "Pass", ".", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Pass", ".", "GuardsReg", ",", "RegState", "::", "Kill", ")", ";", "InsertedInstrs", "+=", "<NUM_LIT>", ";", "}", "insertHeaderPredLoadOrCopy", "(", "S", ",", "PrehdrMBB", ",", "DL", ")", ";", "if", "(", "S", "->", "hasLoopBound", "(", ")", ")", "{", "unsigned", "tmpReg", "=", "Pass", ".", "GuardsReg", ";", "uint32_t", "loop", "=", "S", "->", "getLoopBound", "(", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "PrehdrMBB", ",", "PrehdrMBB", "->", "end", "(", ")", ",", "DL", ",", "Pass", ".", "TII", "->", "get", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "loop", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "tmpReg", ")", ")", ".", "addImm", "(", "loop", ")", ";", "int", "fi", "=", "Pass", ".", "PMFI", "->", "getSinglePathLoopCntFI", "(", "S", "->", "getDepth", "(", ")", "-", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Dummy", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "PrehdrMBB", ",", "PrehdrMBB", "->", "end", "(", ")", ",", "DL", ",", "Pass", ".", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Pass", ".", "GuardsReg", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Pass", ".", "GuardsLdStElim", "->", "addRemovableInst"], "ground_truth": ["(", "Dummy", ")", ";"], "File": "PatmosSPReduce", "Func": "enterSubscope", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12661, "Length": 281, "Cover_Rate": 0.6459770114942529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsra_n_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ","], "ground_truth": ["const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon2_vrsra_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12662, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IndexMap", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "p_func", "=", "&", "F", ";", "p_SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "p_LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "collectDataLoop", "(", "F", ",", "p_SE", ",", "p_LI", ")", ";", "sort", "(", ")", ";", "print_data", "("], "ground_truth": [")", ";"], "File": "TPCIndexSpace", "Func": "runOnFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12663, "Length": 60, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RDFCount", "++", ";", "}", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "auto", "&", "MDF", "=", "getAnalysis", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "const", "auto", "&", "HII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", ";", "if", "(", "RDFDump", ")", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", ",", "nullptr", ")", ";", "<ISA_LIT>RegisterAliasInfo", "HAI", "(", "HRI", ")", ";", "TargetOperandInfo", "TOI", "(", "HII", ")", ";", "DataFlowGraph", "G", "(", "MF", ",", "HII", ",", "HRI", ",", "*", "MDT", ",", "MDF", ",", "HAI", ",", "TOI", ")", ";", "G", ".", "build", "(", "BuildOptions", "::", "KeepDeadPhis", ")", ";", "if", "(", "RDFDump", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", "<<", "PrintNode", "<", "FuncNode", "*", ">", "(", "G", ".", "getFunc", "(", ")", ",", "G", ")", "<<", "'\\n'", ";", "<ISA_LIT>CP", "CP", "(", "G", ")", ";", "CP", ".", "trace", "(", "RDFDump", ")", ";", "Changed", "=", "CP", ".", "run", "(", ")", ";", "if", "(", "RDFDump", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", "<<", "PrintNode", "<", "FuncNode", "*", ">", "(", "G", ".", "getFunc", "(", ")", ",", "G", ")", "<<", "'\\n'", ";", "<ISA_LIT>DCE", "DCE", "(", "G", ",", "*", "MRI", ")", ";", "DCE", ".", "trace", "(", "RDFDump", ")", ";", "Changed", "|=", "DCE", ".", "run", "(", ")", ";", "if", "(", "Changed", ")"], "ground_truth": ["{"], "File": "HexagonRDFOpt", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12664, "Length": 259, "Cover_Rate": 0.6780104712041884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ",", "false", ",", "false", ",", "VerboseAsm", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "O", "<<", "Name", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "!", "GV", "->", "hasHiddenVisibility", "(", ")", "&&"], "ground_truth": ["!", "GV", "->", "hasProtectedVisibility", "(", ")", "&&", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "File": "SystemZAsmPrinter30", "Func": "printPCRelImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12665, "Length": 92, "Cover_Rate": 0.42990654205607476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isIntRegForSubInst", "(", "HRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", "&&"], "ground_truth": ["isIntRegForSubInst", "(", "HRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isDblRegForSubInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12666, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>DiscriminateMemOpsPass"], "ground_truth": ["(", ")", "{"], "File": "X86DiscriminateMemOps (2)", "Func": "createX86DiscriminateMemOpsPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12667, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU"], "ground_truth": [",", "CPU", ",", "ArchFS", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12668, "Length": 49, "Cover_Rate": 0.532608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_VectorCall", "||", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_SVE_VectorCall", "||", "STI", "->", "getRegisterInfo", "(", ")", "->", "hasSVEArgsOrReturn", "(", "MF", ")", ")", "{", "auto", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "emitDirectiveVariantPCS", "(", "CurrentFnSym"], "ground_truth": [")", ";"], "File": "AArch64AsmPrinter1", "Func": "emitFunctionEntryLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12669, "Length": 66, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "("], "ground_truth": ["a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabds_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12670, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "GA", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12671, "Length": 197, "Cover_Rate": 0.5811209439528023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "==", "ImmVal", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "ImmVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "(", "ImmVal", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "ImmVal", "<=", "<NUM_LIT>", ")", ")", ";", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "(", "ImmVal", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64ISelDAGToDAG39", "Func": "SelectSVEAddSubImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12672, "Length": 116, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Op", ":", "\\", "return", "expand", "<", "Op", ">", "(", "MBB", ",", "MI", ")", "switch", "(", "Opcode", ")", "{", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AVRExpandPseudoInsts16", "Func": "expandMI", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12673, "Length": 312, "Cover_Rate": 0.5842696629213483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ","], "ground_truth": ["TRI", "(", "nullptr", ")", "{"], "File": "AMDILCFGStructurizer1", "Func": "AMDGPUCFGStructurizer", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12674, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "<STR_LIT>", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "<STR_LIT>", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", ";", "dumpSchedule", "(", ")", ";", "dbgs", "(", ")", "<<"], "ground_truth": ["'\\n'", ";"], "File": "SIMachineScheduler29", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12675, "Length": 200, "Cover_Rate": 0.303951367781155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "&&", "<STR_LIT>", ")", ";", "StackOffset", "SaveOffset", "(", "Offset"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo12", "Func": "isFrameOffsetLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12676, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "("], "ground_truth": [")", ")", ";"], "File": "AAPAsmPrinter", "Func": "LLVMInitializeAAPAsmPrinter", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12677, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMParallelDSP1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12678, "Length": 103, "Cover_Rate": 0.41365461847389556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")"], "ground_truth": [";"], "File": "AMDGPULowerKernelArguments", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12679, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset"], "ground_truth": [")", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeCacheOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12680, "Length": 35, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "<NUM_LIT>", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "<NUM_LIT>", ";", "if", "(", "isSub", ")", "{", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "-", "OffImm", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||"], "ground_truth": ["OffImm", ">", "<NUM_LIT>", ")", "{"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12681, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RestoreGPRs", ".", "LowGPR", "!=", "RestoreGPRs", ".", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "RestoreGPRs", ".", "LowGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "RestoreGPRs", ".", "HighGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HasFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MIB", ".", "addImm", "(", "RestoreGPRs", ".", "GPROffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "RestoreGPRs", ".", "LowGPR", "&&", "Reg", "!=", "RestoreGPRs", ".", "HighGPR", "&&", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "MIB"], "ground_truth": [".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SystemZFrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12682, "Length": 145, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "link", ")", "insn_entry", "[", "INSN_UID", "(", "insn", ")", "]", ".", "is_live_in", "=", "<NUM_LIT>", ";", "while", "(", "link", ")", "{", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "link", "->", "ref", ")", ")", "insn_entry", "[", "INSN_UID", "(", "insn", ")"], "ground_truth": ["]", ".", "is_live_in", "=", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "union_defs", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12683, "Length": 53, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeShuffleVector", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "const", "LLT", "V2S16", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src0", ")", ";", "if", "(", "SrcTy", "==", "V2S16", "&&", "DstTy", "==", "V2S16", "&&", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getShuffleMask", "(", ")", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "return", "Helper", ".", "lowerShuffleVector", "(", "MI", ")", "=="], "ground_truth": ["LegalizerHelper", "::", "Legalized", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeShuffleVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12684, "Length": 142, "Cover_Rate": 0.9793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "bool", "IsValid", ";", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";", "else", "IsValid", "=", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "IsValid", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::"], "ground_truth": ["VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser61", "Func": "isUImm13Lsb0", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12685, "Length": 81, "Cover_Rate": 0.9204545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrGP", "(", "SDValue", "&", "N", ",", "SDValue", "&", "R", ")", "{", "return", "SelectGlobalAddress", "(", "N", ",", "R"], "ground_truth": [",", "true", ")", ";"], "File": "HexagonISelDAGToDAG", "Func": "SelectAddrGP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12686, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "old_reg", "=", "head", "->", "regno", ";", "best_reg", "=", "find_rename_reg", "(", "head", ",", "superclass", ",", "&", "unavailable", ",", "old_reg", ",", "false", ")", ";", "bool", "ok", "=", "regrename_do_replace", "(", "head", ",", "best_reg", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "head", "->", "id", ",", "reg_names"], "ground_truth": ["[", "best_reg", "]", ",", "reg_class_names", "[", "superclass", "]", ")", ";"], "File": "i3865", "Func": "FOR_EACH_VEC_ELT", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12687, "Length": 62, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psubsw", "(", "(", "__v4hi", ")", "__m1"], "ground_truth": [",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_subs_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12688, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__GET_HIGH", "(", "s32", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vget_high_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12689, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>MCExpr", "::", "VariantKind", "RefKind", "=", "static_cast", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "Target", ".", "getRefKind", "(", ")", ")", ";", "if", "(", "<ISA_LIT>MCExpr", "::", "getSymbolLoc", "(", "RefKind", ")", "!=", "<ISA_LIT>MCExpr", "::", "VK_ABS", "&&", "<ISA_LIT>MCExpr", "::", "getSymbolLoc", "(", "RefKind", ")", "!=", "<ISA_LIT>MCExpr", "::", "VK_SABS", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "Value", ";", "}", "if", "(", "!", "IsResolved", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "Value", ";", "}", "if", "(", "<ISA_LIT>MCExpr", "::", "getSymbolLoc", "(", "RefKind", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_SABS", ")", "{", "switch", "(", "<ISA_LIT>MCExpr", "::", "getAddressFrag", "(", "RefKind", ")", ")", "{", "case", "<ISA_LIT>MCExpr", "::", "VK_G0", ":", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_G1", ":", "SignedValue", "=", "SignedValue", ">>", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_G2", ":", "SignedValue", "=", "SignedValue", ">>", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr"], "ground_truth": ["::", "VK_G3", ":"], "File": "AArch64AsmBackend46", "Func": "adjustFixupValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12690, "Length": 448, "Cover_Rate": 0.4557477110885046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_VectorIndex", "&&", "VectorIndex"], "ground_truth": [".", "Val", "<", "<NUM_LIT>", ";"], "File": "AArch64AsmParser59", "Func": "isSVEVectorIndexD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12691, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "LowerCPLOAD", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "&", "MCInsts", ")", "{", "MCOperand", "GPReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "MCOperand", "T9Reg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "MCOperand", "ZEROReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "StringRef", "SymName", "(", "<STR_LIT>", ")", ";", "const", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "SymName", ")", ";", "const", "MCSymbolRefExpr", "*", "MCSym", ";", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ",", "*", "Ctx", ")", ";", "MCOperand", "SymHi", "=", "MCOperand", "::", "CreateExpr", "(", "MCSym"], "ground_truth": [")", ";"], "File": "Cpu0MCInstLower1", "Func": "LowerCPLOAD", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12692, "Length": 94, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psubb_s", "(", "s", ","], "ground_truth": ["t", ")", ";"], "File": "loongson-mmiintrin", "Func": "psubb_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12693, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12694, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "BitOffsets", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterType", "(", "Context", ",", "VT", ")", ";", "Type", "*", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Context", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "ArgInfo", "Info", "=", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", "}", ";", "SplitArgs", ".", "push_back", "(", "Info", ")", ";", "PerformArgSplit", "(", "Info", ".", "Reg", ",", "PartVT", ".", "getSizeInBits", "(", ")"], "ground_truth": ["*", "i", ")", ";"], "File": "X86CallLowering28", "Func": "splitToValueTypes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12695, "Length": 102, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FirstOpcode", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", ")", ";", "unsigned", "SecondOpcode", "=", "SecondMI", ".", "getOpcode", "(", ")", ";", "if", "(", "ST", ".", "hasFuseAES", "(", ")", ")"], "ground_truth": ["switch", "(", "SecondOpcode", ")", "{"], "File": "ARMMacroFusion1", "Func": "shouldScheduleAdjacent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12696, "Length": 41, "Cover_Rate": 0.33064516129032256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMOVDIR64B", "("], "ground_truth": [")", "const", "{"], "File": "X86Subtarget100", "Func": "hasMOVDIR64B", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12697, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass"], "ground_truth": ["(", "create<ISA_LIT>Os16Pass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "MipsTargetMachine2", "Func": "addIRPasses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12698, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "BaseOpA", "=", "nullptr", ",", "*", "BaseOpB", "=", "nullptr", ";", "int64_t", "OffsetA", "=", "<NUM_LIT>", ",", "OffsetB", "=", "<NUM_LIT>", ";", "unsigned", "int", "WidthA", "=", "<NUM_LIT>", ",", "WidthB", "=", "<NUM_LIT>", ";", "if", "(", "getMemOperandWithOffsetWidth", "(", "MIa", ",", "BaseOpA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getMemOperandWithOffsetWidth", "(", "MIb", ",", "BaseOpB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{", "if", "(", "BaseOpA", "->", "isIdenticalTo", "(", "*", "BaseOpB"], "ground_truth": [")", ")", "{"], "File": "PPCInstrInfo115", "Func": "areMemAccessesTriviallyDisjoint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12699, "Length": 71, "Cover_Rate": 0.3446601941747573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "checkVLDnAccessAlignment", "(", ")", "const", "{", "return", "CheckVLDnAlign"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "checkVLDnAccessAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12700, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ABIInfo", "ABI", "=", "Subtarget", ".", "getABI", "(", ")", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "ADDu", "=", "ABI", ".", "GetPtrAdduOp", "(", ")", ";", "unsigned", "ADDiu", "=", "ABI", ".", "GetPtrAddiuOp", "(", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "("], "ground_truth": ["ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";"], "File": "MipsSEInstrInfo44", "Func": "adjustStackPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12701, "Length": 92, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "OR1KISelDAGToDAG", "Func": "getI32Imm", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12702, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "Reg", ")", ")", ";"], "File": "XCoreDisassembler", "Func": "DecodeRRegsRegisterClass", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12703, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGFX10A16", "("], "ground_truth": [")", "const", "{"], "File": "AMDGPUSubtarget107", "Func": "hasGFX10A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12704, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "int", "Index", ",", "Type", "*", "SubTp", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ")", "{", "InstructionCost", "CostFactor", "=", "vectorCostAdjustmentFactor", "(", "Instruction", "::", "ShuffleVector", ",", "Tp", ",", "nullptr", ")", ";", "if", "(", "!", "CostFactor", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::"], "ground_truth": ["getMax", "(", ")", ";"], "File": "PPCTargetTransformInfo30", "Func": "getShuffleCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12705, "Length": 66, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12706, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "handleNoncontigiousRegister", "(", "bool", "Contigious", ",", "SMLoc", "&", "Loc", ")", "{", "if", "(", "!", "Contigious", "&&", "ErrorNoncontigiousRegister", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "HexagonAsmParser (2)", "Func": "handleNoncontigiousRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12707, "Length": 31, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrDesc", "const", "&", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "MCII", ".", "get", "(", "MCI", ".", "getOpcode"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "getDesc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12708, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r2", "(", ")", "&&", "Size", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "BB", ";", "}", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r2", "(", ")", "&&", "Size", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "BB", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "unsigned", "ScrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Size", "<", "<NUM_LIT>", ")", ";", "int64_t", "ShiftImm", "=", "<NUM_LIT>", "-", "(", "Size", "*", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScrReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", "."], "ground_truth": ["addReg", "(", "ScrReg", ")", ".", "addImm", "(", "ShiftImm", ")", ";"], "File": "MipsISelLowering120", "Func": "emitSignExtendToI32InReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12709, "Length": 208, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "*", "iterBlk", ")", "<<", "<STR_LIT>", "<<", "(", "*", "iterBlk", ")", "->", "size", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "i", "!=", "<NUM_LIT>", "&&", "i", "%", "<NUM_LIT>"], "ground_truth": ["==", "<NUM_LIT>", ")", "{"], "File": "TGSICFGStructurizer", "Func": "printOrderedBlocks", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12710, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->"], "ground_truth": ["in<ISA_LIT>16HardFloat", "(", ")", ")", "{"], "File": "MipsISelLowering (2)1", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12711, "Length": 136, "Cover_Rate": 0.35883905013192613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "C", ")", ";", "return", "Reg", ";", "}", "unsigned", "Lo", "=", "Lo_32", "(", "C", ")", ",", "Hi", "=", "Hi_32", "(", "C", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Lo", ")", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "Hi", ")", ")", "{", "unsigned", "Opc", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Lo", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addImm", "(", "int32_t", "(", "Hi", ")", ")", ".", "addImm", "(", "int32_t", "(", "Lo", ")", ")", ";", "return", "Reg", ";", "}", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "C", ")", ";", "return", "Reg", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "Opc", ";", "if", "(", "C", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "(", "C", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ";", "return"], "ground_truth": ["Reg", ";"], "File": "HexagonBitSimplify (2)", "Func": "genTfrConst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12712, "Length": 202, "Cover_Rate": 0.6292834890965732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isi32Load", "(", "unsigned"], "ground_truth": ["Opc", ")", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12713, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "array_lengthof", "(", "ViableForN", ")", ";", "++", "j", ")", "if", "(", "ViableForN", "[", "j", "]", ")", "{", "uint64_t", "N", "=", "j", "+", "<NUM_LIT>", ";", "if", "(", "(", "uint64_t", ")", "Mask", "[", "i", "]", "==", "(", "(", "(", "uint64_t", ")", "i", "<<", "N", ")", "&", "ModMask", ")", ")", "IsAnyViable", "=", "true", ";", "else", "ViableForN", "[", "j", "]", "=", "false", ";", "}", "if", "(", "!", "IsAnyViable", ")", "break", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "array_lengthof", "(", "ViableForN", ")", ";", "++", "j", ")", "if", "(", "ViableForN"], "ground_truth": ["[", "j", "]", ")", "return", "j", "+", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "canLowerByDroppingEvenElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12714, "Length": 105, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "N"], "ground_truth": [">", "(", "Imm", ")", ")", ")", ";"], "File": "CAHPDisassembler", "Func": "decodeSImmOperand", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12715, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "CPU", ",", "ExtensionString", ")", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ".", "split", "(", "'+'", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "RequestedExtensions", ";", "if", "(", "!", "ExtensionString", ".", "empty", "(", ")", ")", "ExtensionString", ".", "split", "(", "RequestedExtensions", ",", "'+'", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "CurLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "CPU", ",", "<STR_LIT>", ")", ";", "CurLoc", "=", "incrementLoc", "(", "CurLoc", ",", "CPU", ".", "size", "(", ")", ")", ";", "ExpandCryptoAEK", "(", "llvm", "::", "<STR_LIT>", "(", "CPU", ")", ",", "RequestedExtensions", ")", ";", "FeatureBitset", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "for", "(", "auto", "Name", ":", "RequestedExtensions", ")", "{", "CurLoc", "=", "incrementLoc", "(", "CurLoc", ",", "<NUM_LIT>", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_insensitive", "(", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "bool", "FoundExtension", "=", "false", ";", "for", "(", "const", "auto", "&", "Extension", ":", "ExtensionMap", ")", "{", "if", "(", "Extension", ".", "Name", "!=", "Name", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Name", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "Features", "&", "Extension", ".", "Features", ")", ":", "(", "Features", "&", "Extension", ".", "Features", ")", ";", "FeatureBitset", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "("], "ground_truth": ["Features", ")", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveCPU", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12716, "Length": 269, "Cover_Rate": 0.817629179331307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isPrefix", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "<STR_LIT>", "==", "<ISA_LIT>MCInstrInfo", "::", "getType"], "ground_truth": ["(", "MCII", ",", "MCI", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isPrefix", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12717, "Length": 28, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CmpInGPR", "==", "ICGPR_I32", "||", "CmpInGPR", "==", "ICGPR_SextI32", "||", "CmpInGPR", "==", "ICGPR_ZextI32", "||", "CmpInGPR", "==", "ICGPR_Zext", ")", "return", "SDValue", "(", ")", ";", "bool", "IsRHSZero", "=", "RHSValue", "==", "<NUM_LIT>", ";", "bool", "IsRHSOne", "=", "RHSValue", "==", "<NUM_LIT>", ";", "bool", "IsRHSNegOne", "=", "RHSValue", "==", "-", "<NUM_LIT>", ";", "switch", "(", "CC", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "AddInput", "=", "IsRHSZero", "?", "LHS", ":", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Addic", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "AddInput", ",", "S", "->", "getI32Imm", "(", "~", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Addic", ",", "Addic", ",", "Addic", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Xor", "=", "IsRHSZero", "?", "LHS", ":", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SC", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Xor", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SC", ",", "SC", ",", "SC", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "IsRHSZero", ")", "return", "getCompoundZeroComparisonInGPR", "(", "LHS", ",", "dl", ",", "ZeroCompare", "::", "GESExt", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "ConstantSDNode", "*", "RHSConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "IsRHSZero", "=", "RHSConst", "&&", "RHSConst", "->", "isZero", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "IsRHSZero", ")", "return", "getCompoundZeroComparisonInGPR", "(", "LHS", ",", "dl", ",", "ZeroCompare", "::", "LESExt", ")", ";", "SDValue", "ShiftR", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ShiftL", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubtractCarry", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Adde", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "ShiftR", ",", "ShiftL", ",", "SubtractCarry", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Adde", ")", ",", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "IsRHSNegOne", ")", "return", "getCompoundZeroComparisonInGPR", "(", "LHS", ",", "dl", ",", "ZeroCompare", "::", "GESExt", ")", ";", "if", "(", "IsRHSZero", ")", "{", "SDValue", "Add", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ","], "ground_truth": ["LHS", ",", "S", "->", "getI64Imm", "(", "-", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "get64BitSExtCompare", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12718, "Length": 513, "Cover_Rate": 0.4430051813471503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return"], "ground_truth": ["Parser", ";"], "File": "PatmosAsmParser", "Func": "getParser", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12719, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isValidLMUL", "(", "unsigned"], "ground_truth": ["LMUL", ",", "bool", "Fractional", ")", "{"], "File": "RISCVBaseInfo", "Func": "isValidLMUL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12720, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind"], "ground_truth": ["(", "<STR_LIT>", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "NyuziMCCodeEmitter", "Func": "encodeBranchTargetOpValue25", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12721, "Length": 67, "Cover_Rate": 0.67, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumOp", "=", "Inst", "->", "getNumExplicitOperands", "(", ")", ";", "BB", "=", "Inst", "->", "getOperand", "(", "NumOp", "-", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Opc", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOp", "-", "<NUM_LIT>", ";", "i"], "ground_truth": ["++", ")", "Cond", ".", "push_back", "(", "Inst", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "MipsInstrInfo20", "Func": "AnalyzeCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12722, "Length": 64, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpeq_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "(", "(", "__v4si", ")"], "ground_truth": ["__A", "==", "(", "__v4si", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_cmpeq_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12723, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["Memory", ";"], "File": "PatmosAsmParser", "Func": "isMem", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12724, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")"], "ground_truth": ["+", "offset", ")", ";"], "File": "TOYMCInstLower", "Func": "LowerOperand", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12725, "Length": 46, "Cover_Rate": 0.42201834862385323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeHvxQRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "MCPhysReg", "HvxQRDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "DecodeRegisterClass", "(", "Inst", ","], "ground_truth": ["RegNo", ",", "HvxQRDecoderTable", ")", ";"], "File": "HexagonDisassembler", "Func": "DecodeHvxQRRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12726, "Length": 46, "Cover_Rate": 0.8363636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBDAddr64Disp20", "("], "ground_truth": [")", "const", "{"], "File": "SystemZAsmParser2", "Func": "isBDAddr64Disp20", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12727, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GPRCS2Offset", "="], "ground_truth": ["o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12728, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op2", ")", "==", "SUBREG", ")", "op2", "=", "SUBREG_REG", "(", "op2", ")", ";", "if", "(", "GET_CODE", "(", "op3", ")", "==", "SUBREG", ")", "op3", "=", "SUBREG_REG", "(", "op3", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "(", "(", "GET_CODE", "(", "op2", ")", "==", "MEM", "&&", "reg_mentioned_p", "(", "op0", ",", "XEXP", "(", "op2", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "GET_CODE", "(", "op3", ")", "==", "MEM", "&&", "reg_mentioned_p", "(", "op0", ",", "XEXP", "(", "op3", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "GET_CODE", "(", "op2", ")", "==", "REG", ")", "return", "(", "REGNO", "(", "op0", ")", "!=", "REGNO", "(", "op2", ")", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "MEM", "&&", "GET_CODE", "(", "op3", ")", "==", "MEM", "&&", "!", "c4x_address_conflict", "(", "op1", ",", "op3", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "REG", "&&", "GET_CODE", "(", "op3", ")", "==", "REG", ")", "return", "GET_CODE", "(", "op0", ")", "==", "MEM", "&&", "GET_CODE", "(", "op2", ")", "==", "MEM", "&&", "!", "c4x_address_conflict", "(", "op0", ",", "op2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "GET_CODE", "(", "op3", ")", "==", "REG", ")", "return", "GET_CODE", "(", "op1", ")", "==", "MEM", "&&", "GET_CODE", "(", "op2", ")", "==", "MEM", "&&", "!", "c4x_address_conflict", "(", "op1", ",", "op2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "REG", "&&", "GET_CODE", "(", "op2", ")", "==", "REG", ")", "return", "GET_CODE", "(", "op0", ")", "==", "MEM", "&&", "GET_CODE", "(", "op3", ")", "==", "MEM", "&&", "!"], "ground_truth": ["c4x_address_conflict", "(", "op0", ",", "op3", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "c4x1", "Func": "valid_parallel_load_store", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 12729, "Length": 272, "Cover_Rate": 0.7705382436260623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Part0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Part1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part0"], "ground_truth": [",", "Flag", ")", ";"], "File": "SparcISelLowering", "Func": "LowerReturn_32", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12730, "Length": 188, "Cover_Rate": 0.31756756756756754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPrefLoopAlignment", "(", ")", "const", "{", "return", "PrefLoopAlignment"], "ground_truth": [";"], "File": "AArch64Subtarget10", "Func": "getPrefLoopAlignment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12731, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "rtx_code", "comparison", "=", "d", "->", "comparison", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "target", ",", "const0_rtx", ")", ";", "target", "=", "gen_rtx_SUBREG", "(", "QImode", ",", "target", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op0", ",", "mode0", ")", ")", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "mode1", ")", ")", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_STRICT_LOW_PART", "(", "VOIDmode", ",", "target", ")", ",", "gen_rtx_fmt_ee", "(", "comparison", ",", "QImode", ",", "SET_DEST", "(", "pat", ")", ",", "const0_rtx", ")"], "ground_truth": [")", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_sse_ptest", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12732, "Length": 239, "Cover_Rate": 0.7913907284768212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "return", "ResultReg"], "ground_truth": [";"], "File": "X86FastISel (2)", "Func": "TargetMaterializeFloatZero", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12733, "Length": 65, "Cover_Rate": 0.3551912568306011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "copyRegToReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "DestRC", ",", "const"], "ground_truth": ["TargetRegisterClass", "*", "SrcRC", ")", "const", "{"], "File": "MBlazeInstrInfo", "Func": "copyRegToReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12734, "Length": 32, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "current_tune", "->", "sched_adjust_cost", "!=", "NULL", ")", "{", "if", "(", "!", "current_tune", "->", "sched_adjust_cost", "(", "insn", ",", "link", ",", "dep", ",", "&", "cost", ")", ")", "return", "cost", ";", "}", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_ANTI", "||", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_OUTPUT", ")", "return", "<NUM_LIT>", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", "&&", "CALL_P", "(", "insn", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "i_pat", "=", "single_set", "(", "insn", ")", ")", "!=", "NULL", "&&", "MEM_P", "(", "SET_SRC", "(", "i_pat", ")", ")", "&&", "(", "d_pat", "=", "single_set", "(", "dep", ")", ")", "!=", "NULL", "&&", "MEM_P", "(", "SET_DEST", "(", "d_pat", ")", ")", ")", "{", "rtx", "src_mem", "=", "XEXP", "(", "SET_SRC", "(", "i_pat", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "src_mem", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "src_mem", ")", ")", "||", "reg_mentioned_p", "(", "stack_pointer_rtx", ",", "src_mem", ")", "||", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "src_mem", ")"], "ground_truth": ["||", "reg_mentioned_p", "(", "hard_frame_pointer_rtx", ",", "src_mem", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm4", "Func": "arm_adjust_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12735, "Length": 160, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "uint32_t", "Inst", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ","], "ground_truth": ["STI", ")", ";"], "File": "PPCDisassembler29", "Func": "getInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12736, "Length": 56, "Cover_Rate": 0.49557522123893805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "RegisterAsmPrinter", "<", "llvm", "::", "<ISA_LIT>AsmPrinter", ">", "X", "(", "llvm", "::"], "ground_truth": ["getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "MCS51AsmPrinter", "Func": "LLVMInitializeMCS51AsmPrinter", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12737, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyOpSel", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateDPP", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyD16", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGMSAA", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyDim", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMovrels", "(", "Inst", ","], "ground_truth": ["Operands", ")", ")", "{"], "File": "AMDGPUAsmParser58", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12738, "Length": 248, "Cover_Rate": 0.47418738049713194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "||", "!", "hasFP", "(", "MF", ")", ")", "{", "FrameReg", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "CAHPFrameLowering", "Func": "getFrameIndexReference", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12739, "Length": 61, "Cover_Rate": 0.3370165745856354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ei", ">=", "<NUM_LIT>", "*", "nelt", ")", "return", "<NUM_LIT>", ";", "ipar", "[", "i", "]", "=", "ei", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt2", "-", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "ipar", "[", "i", "]", "+", "<NUM_LIT>", "!=", "ipar", "[", "i", "+", "<NUM_LIT>", "]", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "nelt2", ";", "i", "<", "nelt", "-", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "ipar", "[", "i", "]", "+", "<NUM_LIT>", "!=", "ipar", "[", "i", "+", "<NUM_LIT>", "]", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>"], "ground_truth": [";", "++", "i", ")", "{"], "File": "i386", "Func": "avx_vperm2f128_parallel", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12740, "Length": 101, "Cover_Rate": 0.4089068825910931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!"], "ground_truth": ["Subtarget", "->", "isThumb", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12741, "Length": 45, "Cover_Rate": 0.371900826446281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "APFloat", "FpImm", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "return", "isInlineConstant", "(", "FpImm", ".", "bitcastToAPInt", "(", ")", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "SIInstrInfo116", "Func": "isInlineConstant", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12742, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LaneBitmask", "<ISA_LIT>ExpandCondsets", "::", "getLaneMask", "(", "unsigned", "Reg", ",", "unsigned", "Sub", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "return", "Sub", "!=", "<NUM_LIT>", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "Sub"], "ground_truth": [")", ":", "MRI", "->", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";"], "File": "HexagonExpandCondsets", "Func": "getLaneMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12743, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_aesdeclast_si128", "("], "ground_truth": ["__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "File": "wmmintrin", "Func": "_mm_aesdeclast_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12744, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "return_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "pure_scalable_type_info", "pst_info", ";", "switch", "(", "pst_info", ".", "analyze", "(", "return_type", ")", ")", "{", "case", "pure_scalable_type_info", "::", "IS_PST", ":", "return", "(", "pst_info", ".", "num_zr", "(", ")", "<=", "NUM_FP_ARG_REGS", "&&", "pst_info", ".", "num_pr", "(", ")", "<=", "NUM_PR_ARG_REGS", ")", ";", "case", "pure_scalable_type_info", "::", "DOESNT_MATTER", ":", "gcc_assert", "(", "aarch64_return_in_memory_1", "(", "return_type", ")", ")", ";", "return", "false", ";", "case", "pure_scalable_type_info", "::", "NO_ABI_IDENTITY", ":", "case", "pure_scalable_type_info", "::", "ISNT_PST", ":", "return", "false"], "ground_truth": [";"], "File": "aarch64", "Func": "aarch64_returns_value_in_sve_regs_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12745, "Length": 74, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BitWidth", "<=", "<NUM_LIT>", "&&", "Offset", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "BitWidth", "<", "<NUM_LIT>", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister"], "ground_truth": ["(", "&", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12746, "Length": 232, "Cover_Rate": 0.4978540772532189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__b", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "__a", "*", "__b", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c"], "ground_truth": [")", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_mullo_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12747, "Length": 34, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", "||", "Subtarget", ".", "hasQPX", "(", ")", ")", "getMaxByValAlign", "(", "Ty", ",", "Align", ",", "Subtarget", ".", "hasQPX", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "Align"], "ground_truth": [";"], "File": "PPCISelLowering148", "Func": "getByValTypeAlignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12748, "Length": 34, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "unsigned", "(", "<STR_LIT>", "::", "I32", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "unsigned", "(", "<STR_LIT>", "::", "I64", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "unsigned", "(", "<STR_LIT>", "::", "F32", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "unsigned", "(", "<STR_LIT>", "::", "F64", ")", ";", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "WebAssemblyMCInstLower23", "Func": "getType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12749, "Length": 75, "Cover_Rate": 0.8152173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_simd_bslv2df_suss", "(", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vbslq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12750, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InstOffset", "=", "<NUM_LIT>", ";", "DenseMap", "<", "const", "MachineBasicBlock", "*", ",", "unsigned", ">", "BlockToInstOffset", ";", "const", "<ISA_LIT>InstrInfo", "*", "HII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "getLogAlignment", "(", ")", ")", "{", "int", "ByteAlign", "=", "(", "<NUM_LIT>", "<<", "MBB", ".", "getLogAlignment", "(", ")", ")", "-", "<NUM_LIT>", ";", "InstOffset", "=", "(", "InstOffset", "+", "ByteAlign", ")", "&", "~", "(", "ByteAlign", ")", ";", "}", "BlockToInstOffset", "[", "&", "MBB", "]"], "ground_truth": ["=", "InstOffset", ";"], "File": "HexagonFixupHwLoops11", "Func": "fixupLoopInstrs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12751, "Length": 94, "Cover_Rate": 0.3092105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float64_t", "__c0", "=", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ";", "return", "(", "float64x1_t", ")", "{", "__builtin_fma", "(", "-", "__b", "[", "<NUM_LIT>", "]", ",", "__c0"], "ground_truth": [",", "__a", "[", "<NUM_LIT>", "]", ")", "}", ";"], "File": "arm", "Func": "neon2_vfms_laneq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12752, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", ">=", "mmix_first_vararg_reg", ";", "regno", "--", ")", "{", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "stack_chunk", "=", "stack_space_to_allocate", ">", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ":", "stack_space_to_allocate", ";", "mmix_emit_sp_add", "(", "-", "stack_chunk", ")", ";", "offset", "+=", "stack_chunk", ";", "stack_space_to_allocate", "-=", "stack_chunk", ";", "}", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "rtx", "insn", ";", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "stack_chunk", "=", "stack_space_to_allocate", ">", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ":", "stack_space_to_allocate", ";", "mmix_emit_sp_add", "(", "-", "stack_chunk", ")", ";", "offset", "+=", "stack_chunk", ";", "stack_space_to_allocate", "-=", "stack_chunk", ";", "}", "insn", "=", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "hard_frame_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_adddi3", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", "+", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "{", "rtx", "tmpreg", ",", "retreg", ";", "rtx", "insn", ";", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "stack_chunk", "=", "stack_space_to_allocate", ">", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ":", "stack_space_to_allocate", ";", "mmix_emit_sp_add", "(", "-", "stack_chunk", ")", ";", "offset", "+=", "stack_chunk", ";", "stack_space_to_allocate", "-=", "stack_chunk", ";", "}", "tmpreg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "retreg", "=", "gen_rtx_REG", "(", "DImode", ",", "MMIX_rJ_REGNUM", ")", ";", "emit_move_insn", "(", "tmpreg", ",", "retreg", ")", ";", "insn", "=", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "tmpreg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "retreg", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "offset", "-=", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "{", "if", "(", "offset", "<", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "stack_chunk", "=", "stack_space_to_allocate", ">", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ":", "stack_space_to_allocate", ";", "mmix_emit_sp_add", "(", "-", "stack_chunk", ")", ";", "offset", "+=", "stack_chunk", ";", "stack_space_to_allocate", "-=", "stack_chunk", ";", "}", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "MMIX_rO_REGNUM", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ")", ";", "offset", "-="], "ground_truth": ["<NUM_LIT>", ";"], "File": "mmix3", "Func": "mmix_expand_prologue", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12753, "Length": 437, "Cover_Rate": 0.5850066934404283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_LARGE", ":", "return", "SYMBOL_FORCE_TO_MEM", ";", "case", "AARCH64_CMODEL_TINY_PIC", ":", "case", "AARCH64_CMODEL_TINY", ":", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "aarch64_tls_symbol_p", "(", "x", ")", ")", "return", "aarch64_classify_tls_symbol", "(", "x", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "||", "INTVAL", "(", "offset", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "offset", ")", ">", "<NUM_LIT>", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "offset", ")", ",", "HOST_WIDE_INT_C", "(", "-", "<NUM_LIT>", ")", ",", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_SMALL_ABSOLUTE"], "ground_truth": [";"], "File": "aarch642", "Func": "aarch64_classify_symbol", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12754, "Length": 151, "Cover_Rate": 0.7089201877934272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vpaddq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12755, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VecOp", "=", "ScalarOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "VecOp", ".", "getValueType", "(", ")", ";", "if", "(", "useSVEForFixedLengthVectorVT", "(", "SrcVT", ",", "true", ")", ")", "{", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "SrcVT", ")", ";", "VecOp", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "VecOp", ")", ";", "}", "EVT", "ResVT", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "RdxVT", "=", "SrcVT", ";", "if", "(", "SrcVT", ".", "isFixedLengthVector", "(", ")", "||", "Opcode", "==", "<STR_LIT>", ")", "RdxVT", "=", "getPackedSVEVectorVT", "(", "ResVT", ")", ";", "SDValue", "Pg", "=", "getPredicateForVector", "(", "DAG", ",", "DL", ",", "SrcVT"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerReductionToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12756, "Length": 104, "Cover_Rate": 0.48826291079812206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getT1Imm11", "("], "ground_truth": ["uint32_t", "insn", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm11", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12757, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ","], "ground_truth": ["F", ")", ")", ";"], "File": "AArch64TargetMachine32", "Func": "getTargetTransformInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12758, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InConstantPool", "=", "false", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12759, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_permutex2var_pd", "(", "__m128d", "__A"], "ground_truth": [",", "__mmask8", "__U", ",", "__m128i", "__I", ",", "__m128d", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_permutex2var_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12760, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "WebAssemblyMCTargetDesc25", "Func": "GetDefaultP2AlignAny", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12761, "Length": 348, "Cover_Rate": 0.3326959847036329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FS", ";", "case", "DFmode", ":", "return", "FT", ";", "default", ":", "return", "I64"], "ground_truth": [";"], "File": "ia644", "Func": "ia64_arg_type", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12762, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "RotAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "LHSBits", "(", "Bits", ".", "size", "(", ")", ")", ";", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSBits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "<", "RotAmt", "?", "i", "+", "(", "Bits", ".", "size", "(", ")", "-", "RotAmt", ")", ":", "i", "-", "RotAmt", "]", ";", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ShiftAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "LHSBits", "(", "Bits", ".", "size", "(", ")", ")", ";", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSBits", ")", ";", "for", "(", "unsigned", "i", "=", "ShiftAmt", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "-", "ShiftAmt", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ShiftAmt", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ")", "{"], "File": "PPCISelDAGToDAG (2)1", "Func": "getValueBits", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12763, "Length": 249, "Cover_Rate": 0.36191860465116277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "NewMI", "=", "BuildMI", "(", "*", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addOperand", "(", "Src", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MFI", "->", "insert", "(", "MBBI", ",", "NewMI", ")", ";", "return", "NewMI", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86FixupLEAs21", "Func": "postRAConvertToLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12764, "Length": 125, "Cover_Rate": 0.4340277777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is128", "=", "VecIntVT", "==", "<STR_LIT>", ";", "EVT", "VecFloatVT", "=", "Is128", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "VecFloatVT", "!=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElts", "=", "VecIntVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "VecIntVT", "==", "<STR_LIT>", "||", "VecIntVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "NumElts", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "CstLow", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "CstLowArray", "[", "]", "=", "{", "CstLow", ",", "CstLow", ",", "CstLow", ",", "CstLow", ",", "CstLow", ",", "CstLow", ",", "CstLow", ",", "CstLow", "}", ";", "SDValue", "VecCstLow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "makeArrayRef", "(", "&", "CstLowArray", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", ";", "SDValue", "CstHigh", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "CstHighArray", "[", "]", "=", "{", "CstHigh", ",", "CstHigh", ",", "CstHigh", ",", "CstHigh", ",", "CstHigh", ",", "CstHigh", ",", "CstHigh", ",", "CstHigh", "}", ";", "SDValue", "VecCstHigh", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "makeArrayRef", "(", "&", "CstHighArray", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", ";", "SDValue", "CstShift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "CstShiftArray", "[", "]", "=", "{", "CstShift", ",", "CstShift", ",", "CstShift", ",", "CstShift", ",", "CstShift", ",", "CstShift", ",", "CstShift", ",", "CstShift", "}", ";", "SDValue", "VecCstShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "makeArrayRef", "(", "&", "CstShiftArray", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstShift", ")", ";", "SDValue", "Low", ",", "High", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "EVT", "VecI16VT", "=", "Is128", "?"], "ground_truth": ["<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering155", "Func": "lowerUINT_TO_FP_vXi32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12765, "Length": 292, "Cover_Rate": 0.4072524407252441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "for", "(", "const", "auto", "&", "I", ":", "<ISA_LIT>FI", "->", "StubsNeeded", ")", "{", "const", "char", "*", "Symbol", "=", "I", ".", "first", ";", "const", "<STR_LIT>", "*", "Signature", "=", "I", "."], "ground_truth": ["second", ";"], "File": "MipsAsmPrinter37", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12766, "Length": 71, "Cover_Rate": 0.5378787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", "||", "!", "insn_entry", "[", "uid2", "]", ".", "is_swap", ")", "return", "false", ";", "rtx", "body", "=", "PATTERN", "(", "def_insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "VEC_SELECT", "||", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "!=", "MEM", ")", "return", "false", ";", "rtx", "mem", "=", "XEXP", "(", "SET_SRC", "(", "body", ")"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "rs6000-p8swap2", "Func": "quad_aligned_load_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12767, "Length": 79, "Cover_Rate": 0.34801762114537443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "CmpVT", "=", "LHS", ".", "getValueType", "(", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "<ISA_LIT>CC", ",", "false", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getSExtOrTrunc", "(", "Cmp", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "const", "bool", "FullFP16", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RHS", ")", ";", "SDValue", "NewSetcc", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "NewSetcc", ")", ";", "CmpVT", "=", "<STR_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "(", "!", "FullFP16", "&&", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", ")", "{", "SDValue", "Cmp2", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC2", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp2", ".", "getNode", "("], "ground_truth": [")", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12768, "Length": 397, "Cover_Rate": 0.7955911823647295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "else", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>"], "ground_truth": [")", ")", "Arch", "+=", "<STR_LIT>", ";"], "File": "RISCVTargetStreamer13", "Func": "emitTargetAttributes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12769, "Length": 83, "Cover_Rate": 0.48255813953488375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12770, "Length": 17, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonInstrInfo43", "Func": "getNormalBranchForm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12771, "Length": 139, "Cover_Rate": 0.32325581395348835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64AdvSIMDScalarPass", "Func": "getTransformOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12772, "Length": 23, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_rtx", "dest", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "dest", ")", "&&", "REGNO", "(", "dest", ")", ">=", "<NUM_LIT>", "&&", "REGNO", "(", "dest", ")", "<", "<NUM_LIT>", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "arc", "Func": "FOR_EACH_SUBRTX", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12773, "Length": 34, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>AvoidSFBPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "X86AvoidStoreForwardingBlocks", "Func": "X86AvoidSFBPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12774, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSCC", "(", "CCReg", ",", "MRI", ")", ")", "{", "int", "Opcode", "=", "getS_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CCReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "CCReg", ",", "<STR_LIT>", ",", "MRI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret"], "ground_truth": [";"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12775, "Length": 132, "Cover_Rate": 0.352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_andhi3", "(", "temp", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "temp", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "reg_addr_mem", ",", "temp", ")", ";", "emit_insn", "(", "gen_addhi3", "(", "reg_addr", ",", "reg_addr", ",", "const2_rtx", ")", ")", ";", "reg_addr_mem", "=", "adjust_automodify_address", "(", "reg_addr_mem", ",", "VOIDmode", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_lshrhi3", "(", "reg_fnaddr", ",", "reg_fnaddr", ",", "GEN_INT", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ")", ";"], "File": "stormy16", "Func": "xstormy16_trampoline_init", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12776, "Length": 77, "Cover_Rate": 0.308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isBSS", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")", ")", "return", "SmallBSSSection", ";", "if", "(", "Kind", ".", "isDataNoRel", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind"], "ground_truth": [")", ")", "return", "SmallDataSection", ";"], "File": "MBlazeTargetObjectFile1", "Func": "SelectSectionForGlobal", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12777, "Length": 40, "Cover_Rate": 0.49382716049382713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "*", "X", "=", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPUName", ",", "ArchFS", ")", ";", "if", "(", "X", "->", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "llvm", "::", "FeatureBitset", "Features", "=", "X", "->", "getFeatureBits", "(", ")", ";", "X", "->", "setFeatureBits", "(", "Features", ".", "set", "(", "<STR_LIT>", ")", ")", ";", "}", "return"], "ground_truth": ["X", ";"], "File": "HexagonMCTargetDesc23", "Func": "createHexagonMCSubtargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12778, "Length": 52, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SET", ")", "return", "SCHED_FUSION_NONE", ";", "src", "=", "SET_SRC", "(", "x", ")", ";", "dest", "=", "SET_DEST", "(", "x", ")", ";", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "!", "aarch64_mode_valid_for_sched_fusion_p", "(", "dest_mode", ")", ")", "return", "SCHED_FUSION_NONE", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "SIGN_EXTEND", ")", "{", "fusion", "=", "SCHED_FUSION_LD_SIGN_EXTEND", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "{", "fusion", "=", "SCHED_FUSION_LD_ZERO_EXTEND", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "REG_P", "(", "dest", ")", ")", "extract_base_offset_in_addr", "(", "src", ",", "base", ",", "offset", ")", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "(", "REG_P", "(", "src", ")", "||", "src", "==", "const0_rtx", ")", ")", "{", "fusion", "=", "SCHED_FUSION_ST", ";", "extract_base_offset_in_addr", "(", "dest", ",", "base", ",", "offset", ")", ";", "}", "else", "return", "SCHED_FUSION_NONE", ";", "if", "(", "*", "base", "==", "NULL_RTX", "||", "*", "offset", "==", "NULL_RTX", ")", "fusion", "=", "SCHED_FUSION_NONE", ";", "return"], "ground_truth": ["fusion", ";"], "File": "aarch64", "Func": "fusion_load_store", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12779, "Length": 221, "Cover_Rate": 0.8467432950191571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "return", "false", ";", "}", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingMembers", "=", "State", ".", "getPendingLocs", "(", ")", ";", "PendingMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "if", "(", "!", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "return", "true", ";", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "It", ".", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "It"], "ground_truth": [")", ";"], "File": "AArch64CallingConvention", "Func": "CC_AArch64_Custom_Block", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12780, "Length": 93, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "SPUISelLowering1", "Func": "isOffsetFoldingLegal", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12781, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_sub_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "File": "mmintrin", "Func": "_mm_sub_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12782, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ceil", "=", "[", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "return", "(", "A", "+", "B", "-", "<NUM_LIT>", ")", "/", "B", ";", "}", ";", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "assert", "(", "Factor", ">", "<NUM_LIT>", "&&", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "VF", "=", "NumElts", "/", "Factor", ";", "unsigned", "NumEltsPerVecReg", "=", "(", "<NUM_LIT>", "/", "getScalarSizeInBits", "(", "VecTy", ")", ")", ";", "unsigned", "NumVectorMemOps", "=", "getNumVectorRegs", "(", "VecTy", ")", ";", "unsigned", "NumPermutes", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "BitVector", "UsedInsts", "(", "NumVectorMemOps", ",", "false", ")", ";", "std", "::", "vector", "<", "BitVector", ">", "ValueVecs", "(", "Factor", ",", "BitVector", "(", "NumVectorMemOps", ",", "false", ")", ")", ";", "for", "(", "unsigned", "Index", ":", "Indices", ")", "for", "(", "unsigned", "Elt", "=", "<NUM_LIT>", ";", "Elt", "<", "VF", ";", "++", "Elt", ")", "{", "unsigned", "Vec", "=", "(", "Index", "+", "Elt", "*", "Factor", ")", "/", "NumEltsPerVecReg", ";", "UsedInsts", ".", "set", "(", "Vec", ")", ";", "ValueVecs", "[", "Index", "]", ".", "set", "(", "Vec", ")", ";", "}", "NumVectorMemOps", "=", "UsedInsts", ".", "count", "(", ")", ";", "for", "(", "unsigned", "Index", ":", "Indices", ")", "{", "unsigned", "NumSrcVecs", "=", "ValueVecs", "[", "Index", "]", ".", "count", "(", ")", ";", "unsigned", "NumDstVecs", "=", "ceil", "(", "VF", "*", "getScalarSizeInBits", "(", "VecTy", ")"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "SystemZTargetTransformInfo", "Func": "getInterleavedMemoryOpCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12783, "Length": 219, "Cover_Rate": 0.5918918918918918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SCEV", "*", "getSCEVValue"], "ground_truth": ["(", ")", "{"], "File": "TPCCostModelEmitter", "Func": "getSCEVValue", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12784, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "markPhysRegUsed", "(", "unsigned", "PhysReg"], "ground_truth": [")", "override", "{"], "File": "M88kCallLowering", "Func": "markPhysRegUsed", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12785, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "_Iterator", "RegI", "=", "First", ";", "RegI", "!=", "End", ";", "++", "RegI", ")", "{", "Register", "Reg", "=", "*", "RegI", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "if", "(", "*", "PSetI", "==", "<STR_LIT>", "::", "VGPR_32", ")", "VgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";", "else", "if", "(", "*", "PSetI", "==", "<STR_LIT>", "::", "SReg_32", ")", "SgprUsage", "+=", "PSetI"], "ground_truth": [".", "getWeight", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12786, "Length": 90, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OldOpc", "!=", "NewOpc", "&&", "<STR_LIT>", ")", ";", "unsigned", "OrigSrc0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OrigSrc1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src0", "=", "<NUM_LIT>", ",", "SubReg0", ";", "unsigned", "Src1", "=", "<NUM_LIT>", ",", "SubReg1", ";", "bool", "KillSrc0", "=", "false", ",", "KillSrc1", "=", "false", ";", "if", "(", "!", "MRI", "->", "def_empty", "(", "OrigSrc0", ")", ")", "{", "MachineRegisterInfo", "::", "def_instr_iterator", "Def", "=", "MRI", "->", "def_instr_begin", "(", "OrigSrc0", ")", ";", "assert", "(", "std", "::", "next", "(", "Def", ")", "==", "MRI", "->", "def_instr_end", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "MOSrc0", "=", "getSrcFromCopy", "(", "&", "*", "Def", ",", "MRI", ",", "SubReg0", ")", ";", "if", "(", "MOSrc0", ")", "{", "Src0", "=", "MOSrc0", "->", "getReg", "(", ")", ";", "KillSrc0", "=", "MOSrc0", "->", "isKill", "(", ")", ";", "MOSrc0", "->", "setIsKill", "(", "false", ")", ";", "if", "(", "MRI", "->", "hasOneNonDBGUse", "(", "OrigSrc0", ")", ")", "{", "assert", "(", "MOSrc0", "&&", "<STR_LIT>", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumCopiesDeleted", ";", "}", "}", "}", "if", "(", "!", "MRI", "->", "def_empty", "(", "OrigSrc1", ")", ")", "{", "MachineRegisterInfo", "::", "def_instr_iterator", "Def", "=", "MRI", "->", "def_instr_begin", "(", "OrigSrc1", ")", ";", "assert", "(", "std", "::", "next", "(", "Def", ")", "==", "MRI", "->", "def_instr_end", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "MOSrc1", "=", "getSrcFromCopy", "(", "&", "*", "Def", ",", "MRI", ",", "SubReg1", ")", ";", "if", "(", "MOSrc1", ")", "{", "Src1", "=", "MOSrc1", "->", "getReg", "(", ")", ";", "KillSrc1", "=", "MOSrc1", "->", "isKill", "(", ")", ";", "MOSrc1", "->", "setIsKill", "(", "false", ")", ";", "if", "(", "MRI", "->", "hasOneNonDBGUse", "(", "OrigSrc1", ")", ")", "{", "assert", "(", "MOSrc1", "&&", "<STR_LIT>", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumCopiesDeleted", ";", "}", "}", "}", "if", "(", "!", "Src0", ")", "{", "SubReg0", "=", "<NUM_LIT>", ";", "Src0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "Src0", ",", "OrigSrc0", ",", "KillSrc0", ")", ";", "KillSrc0", "=", "true", ";", "}", "if", "(", "!", "Src1", ")", "{", "SubReg1", "=", "<NUM_LIT>", ";", "Src1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "Src1", ",", "OrigSrc1", ",", "KillSrc1", ")", ";", "KillSrc1", "="], "ground_truth": ["true", ";"], "File": "AArch64AdvSIMDScalarPass18", "Func": "transformInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12787, "Length": 361, "Cover_Rate": 0.7120315581854043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AlphaInstrInfo", "Func": "ReverseBranchCondition", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12788, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "PtrByteSize", "=", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "static", "const", "MCPhysReg", "GPR_32", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "GPR_64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "switch", "(", "ValVT", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "Is<ISA_LIT>64", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "State", ".", "AllocateStack", "(", "PtrByteSize", ",", "PtrByteSize", ")", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Is<ISA_LIT>64", "?", "GPR_64", ":", "GPR_32", ")", ")", "{", "MVT", "RegVT", "=", "Is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "ValVT", ".", "getSizeInBits", "(", ")", "<", "RegVT", ".", "getSizeInBits", "(", ")", ")", "LocInfo", "=", "ArgFlags", ".", "isSExt", "(", ")", "?", "CCValAssign", "::", "LocInfo", "::", "SExt", ":", "CCValAssign", "::", "LocInfo", "::", "ZExt", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "}", "else", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "StoreSize", "=", "LocVT", ".", "getStoreSize", "(", ")", ";", "State", ".", "AllocateStack", "(", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "StoreSize", ",", "<NUM_LIT>", ")", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "<STR_LIT>", ",", "LocInfo", ")", ")", ";", "else", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "StoreSize", ";", "i", "+=", "PtrByteSize"], "ground_truth": [")", "State", ".", "AllocateReg", "(", "Is<ISA_LIT>64", "?", "GPR_64", ":", "GPR_32", ")", ";"], "File": "PPCISelLowering103", "Func": "CC_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12789, "Length": 287, "Cover_Rate": 0.6321585903083701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF"], "ground_truth": [")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";"], "File": "XtensaFrameLowering", "Func": "hasFP", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12790, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET"], "ground_truth": ["==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", ")", "&&", "getShiftExtendAmount", "(", ")", "<=", "<NUM_LIT>", ";"], "File": "AArch64AsmParser (2)1", "Func": "isExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12791, "Length": 45, "Cover_Rate": 0.5056179775280899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "AArch64ExpandPseudoInsts (2)1", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12792, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "OutlineFromLinkOnceODRs", "&&", "F", ".", "hasLinkOnceODRLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "hasSection", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "AArch64InstrInfo (2)1", "Func": "isFunctionSafeToOutlineFrom", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12793, "Length": 36, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NeedTrunc", ")", "{", "Op0Reg", "=", "emitAND_ri", "(", "<STR_LIT>", ",", "Op0Reg", ",", "Op0IsKill", ",", "Mask", ")", ";", "Op1Reg", "=", "emitAND_ri", "(", "<STR_LIT>", ",", "Op1Reg", ",", "Op1IsKill", ",", "Mask", ")", ";", "Op0IsKill", "=", "Op1IsKill", "=", "true", ";", "}", "unsigned", "ResultReg", "=", "FastEmitInst_rr", "(", "Opc", ",", "RC", ",", "Op0Reg", ",", "Op0IsKill", ",", "Op1Reg", ",", "Op1IsKill", ")", ";", "if", "(", "NeedTrunc", ")", "ResultReg", "=", "emitAND_ri", "(", "<STR_LIT>", ",", "ResultReg", ",", "true", ",", "Mask", ")", ";", "return", "ResultReg"], "ground_truth": [";"], "File": "AArch64FastISel64", "Func": "emitLSR_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12794, "Length": 76, "Cover_Rate": 0.34080717488789236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Tys", "[", "]", "=", "{", "Op1", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "}", ";", "Module", "*", "M", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "Fn", "=", "<STR_LIT>", "(", "M", ",", "I", "->", "getIntrinsicID", "(", ")", ",", "Tys", ")", ";", "auto", "CI", "=", "CallInst", "::", "Create", "(", "Fn", ",", "Ops", ",", "I", "->", "getName", "(", ")", ",", "I", ")", ";", "I", "->", "replaceAllUsesWith", "(", "CI", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Op1", "->", "use_empty", "(", ")", ")", "Op1", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Op2", "->", "use_empty", "(", ")"], "ground_truth": [")", "Op2", "->", "eraseFromParent", "(", ")", ";"], "File": "SVEIntrinsicOpts1", "Func": "optimizePTest", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12795, "Length": 114, "Cover_Rate": 0.4769874476987448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "F", "(", "rtx", "x", ")", "{", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "<NUM_LIT>", ";", "return"], "ground_truth": ["x", ";"], "File": "m32c", "Func": "F", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12796, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqzq_f64", "(", "float64x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vceqzq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12797, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f64_s32", "(", "int32x4_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vreinterpretq_f64_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12798, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "RegKind_MSACtrl", ",", "RegInfo", ",", "S", ",", "E"], "ground_truth": [",", "Parser", ")", ";"], "File": "MipsAsmParser", "Func": "createMSACtrlReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12799, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_broadcastq_epi64", "(", "__m256i", "__O", ",", "__mmask8"], "ground_truth": ["__M", ",", "__m128i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_broadcastq_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12800, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitBranchToAt", "(", "CameFromStub", ",", "Target", ")", ";", "}", "else", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CameFromStub", "<<", "<STR_LIT>", "<<", "oldpv", "<<"], "ground_truth": ["<STR_LIT>", "<<", "Target", "<<", "<STR_LIT>", ";"], "File": "AlphaJITInfo4", "Func": "AlphaCompilationCallbackC", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12801, "Length": 32, "Cover_Rate": 0.3595505617977528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "("], "ground_truth": [")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo122", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12802, "Length": 127, "Cover_Rate": 0.3031026252983294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttsd_si64x", "(", "__m128d", "__A", ")", "{", "return", "_mm_cvttsd_si64", "(", "__A"], "ground_truth": [")", ";"], "File": "emmintrin", "Func": "_mm_cvttsd_si64x", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12803, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "Items", "=", "ExternalVarDefs", ";", "if", "(", "!", "Items", ".", "size", "(", ")", ")", "return", ";", "O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "O", "<<", "MAI", "->", "getGlobalDirective", "("], "ground_truth": [")", "<<", "*", "GetGlobalValueSymbol", "(", "Items", "[", "j", "]", ")", "<<", "<STR_LIT>", ";"], "File": "PIC16AsmPrinter3", "Func": "EmitDefinedVars", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12804, "Length": 74, "Cover_Rate": 0.7628865979381443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "SVOp", "->", "isSplat", "(", ")", ")", "||", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sc", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Sc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "Sc", "=", "Extract128BitVector", "(", "Sc", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Sc", ")", ";", "}", "Ld", "=", "Sc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Ld", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "hasRegVer", "=", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "Ld", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";", "if", "(", "!", "ConstSplatVal", "&&", "(", "(", "!", "Sc", ".", "hasOneUse", "(", ")", "||", "!", "Ld", ".", "hasOneUse", "(", ")", ")", "&&", "!", "hasRegVer", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "bool", "IsGE256", "=", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "if", "(", "ConstSplatVal", "&&", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "EVT", "CVT", "=", "Ld", ".", "getValueType", "(", ")", ";", "assert", "(", "!", "CVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "CVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "(", "IsGE256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", ")", "{", "const", "Constant", "*", "C", "=", "nullptr", ";", "if", "(", "ConstantSDNode", "*", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CI", "->", "getConstantIntValue", "(", ")", ";", "else", "if", "(", "ConstantFPSDNode", "*", "CF", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CF", "->", "getConstantFPValue", "(", ")", ";", "assert", "(", "C", "&&", "<STR_LIT>", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CP", ")", "->", "getAlignment", "(", ")", ";", "Ld", "=", "DAG", ".", "getLoad", "(", "CVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ","], "ground_truth": ["false", ",", "false", ",", "false", ",", "Alignment", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12805, "Length": 400, "Cover_Rate": 0.4889975550122249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "visium_interrupt_function_p", "(", "void", ")", "{", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")"], "ground_truth": [")", "!=", "NULL_TREE", ";"], "File": "visium", "Func": "visium_interrupt_function_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 12806, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "copyByValRegs", "(", "SDValue", "Chain", ",", "DebugLoc", "DL", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutChains", ",", "SelectionDAG", "&", "DAG", ",", "const", "<STR_LIT>", "&", "Flags", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "const", "Argument", "*", "FuncArg", ",", "const", "<ISA_LIT>CC", "&", "CC", ",", "const", "ByValArgInfo", "&", "ByVal", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "RegAreaSize", "=", "ByVal", ".", "NumRegs", "*", "CC", ".", "regSize", "(", ")", ";", "unsigned", "FrameObjSize", "=", "std", "::", "max", "(", "Flags", ".", "getByValSize", "(", ")", ",", "RegAreaSize", ")", ";", "int", "FrameObjOffset", ";", "if", "(", "RegAreaSize", ")", "FrameObjOffset", "=", "(", "int", ")", "CC", ".", "reservedArgArea", "(", ")", "-", "(", "int", ")", "(", "(", "CC", ".", "numIntArgRegs", "(", ")", "-", "ByVal", ".", "FirstIdx", ")", "*", "CC", ".", "regSize", "(", ")", ")", ";", "else", "FrameObjOffset", "=", "ByVal", ".", "Address", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "FrameObjSize", ",", "FrameObjOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "if", "(", "!", "ByVal", ".", "NumRegs", ")", "return", ";", "EVT", "RegTy", "=", "<STR_LIT>", "(", "CC", ".", "regSize", "(", ")", "*", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "ByVal", ".", "NumRegs", ";", "++", "I", ")", "{", "unsigned", "ArgReg", "=", "CC", ".", "intArgRegs", "(", ")", "[", "ByVal", ".", "FirstIdx", "+", "I", "]", ";", "unsigned", "VReg", "=", "AddLiveIn", "(", "MF", ",", "ArgReg", ","], "ground_truth": ["RC", ")", ";"], "File": "MipsISelLowering101", "Func": "copyByValRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12807, "Length": 265, "Cover_Rate": 0.7464788732394366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "__builtin_aarch64_sminv16qi", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vminq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12808, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "ICmp", ")", "convertICmp", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", ")", ";", "}", "if", "(", "ConvertedInsts", ".", "empty", "(", ")", ")", "return", "false", ";", "while", "(", "!", "LogicOpsWorklist", ".", "empty", "(", ")", ")", "{", "BinaryOperator", "*", "Op", "=", "LogicOpsWorklist", ".", "back", "(", ")", ";", "LogicOpsWorklist", ".", "pop_back", "(", ")", ";", "if", "(", "ConvertedInsts", ".", "count", "(", "dyn_cast", "<", "Instruction", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "ConvertedInsts", ".", "count", "(", "dyn_cast", "<", "Instruction", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "!", "ConvertedInsts", ".", "count", "(", "Op", ")", ")", "convertLogicOp", "(", "*", "Op", ")", ";", "}", "Module", "&", "M", "=", "*", "F", ".", "getParent", "(", ")", ";", "auto", "&", "Ctx", "=", "M", ".", "getContext", "(", ")", ";", "Value", "*", "Zero32", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ",", "<NUM_LIT>", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "&", "It", ":", "reverse", "(", "ConvertedInsts", ")", ")", "{", "Instruction", "*", "I", "=", "It", ".", "first", ";", "Value", "*", "V", ";", "int", "Mask", ";", "bool", "Worthy", ";", "std", "::", "tie", "(", "V", ",", "Mask", ",", "Worthy", ")", "=", "It", ".", "second", ";", "if", "(", "!", "I", "->", "user_empty", "(", ")", ")", "{", "if", "(", "!", "Worthy", ")", "continue", ";", "Function", "*", "TDCFunc", "=", "<STR_LIT>", "(", "&", "M", ",", "<STR_LIT>", ",", "V", "->", "getType", "(", ")", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "I", ")", ";", "Value", "*", "MaskVal", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Mask", ")", ";", "Instruction", "*", "TDC", "=", "IRB", ".", "CreateCall", "(", "TDCFunc", ",", "{", "V", ",", "MaskVal", "}", ")", ";", "Value", "*", "ICmp", "=", "IRB", ".", "CreateICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "TDC", ",", "Zero32", ")", ";", "I", "->", "replaceAllUsesWith", "(", "ICmp", ")", ";", "}", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "SystemZTDC10", "Func": "runOnFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12809, "Length": 313, "Cover_Rate": 0.747016706443914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "const", "DebugLoc", "&", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "ASSERT_SORTED", "(", "PopTable", ")", ";", "if", "(", "StackTop", "==", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "RegMap", "[", "Stack", "[", "--", "StackTop", "]", "]", "=", "~", "<NUM_LIT>", ";", "int", "Opcode", "=", "Lookup", "(", "PopTable", ",", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", "{", "I", "->", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "I", "->", "RemoveOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "X86FloatingPoint52", "Func": "popStackAfter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12810, "Length": 93, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MetadataStreamerV3", "::", "emitKernelAttrs", "(", "const", "Function", "&", "Func", ",", "msgpack", "::", "MapDocNode", "Kern", ")", "{", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "Kern", "[", "<STR_LIT>", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "Kern", "[", "<STR_LIT>", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Kern", "[", "<STR_LIT>", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "str", "("], "ground_truth": [")", ",", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12811, "Length": 170, "Cover_Rate": 0.9883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "MBlazeMCTargetDesc", "Func": "createMBlazeMCInstrInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12812, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_slqwbytebc", "(", "vec_double2", "a", ",", "unsigned", "int", "count", ")", "{", "return", "(", "(", "vec_double2", ")", "(", "si_shlqbybi", "(", "(", "qword", ")", "(", "a", ")", ",", "si_from_uint", "("], "ground_truth": ["count", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_slqwbytebc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12813, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["addMemOperand", "(", "MMO", ")", ";"], "File": "Cpu0InstrInfo1", "Func": "loadRegFromStackSlot", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12814, "Length": 51, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_p8_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12815, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Width", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoopHeadMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "LoopIfBodyMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "LoopTailMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoopHeadMBB", ")", ";", "MF", "->", "insert", "(", "++", "LoopHeadMBB", "->", "getIterator", "(", ")", ",", "LoopIfBodyMBB", ")", ";", "MF", "->", "insert", "(", "++", "LoopIfBodyMBB", "->", "getIterator", "(", ")", ",", "LoopTailMBB", ")", ";", "MF", "->", "insert", "(", "++", "LoopTailMBB", "->", "getIterator", "(", ")", ",", "DoneMBB", ")", ";", "LoopHeadMBB", "->", "addSuccessor", "(", "LoopIfBodyMBB", ")", ";", "LoopHeadMBB", "->", "addSuccessor", "(", "LoopTailMBB", ")", ";", "LoopIfBodyMBB", "->", "addSuccessor", "(", "LoopTailMBB", ")", ";", "LoopTailMBB", "->", "addSuccessor", "(", "LoopHeadMBB", ")", ";", "LoopTailMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "DoneMBB", "->", "splice", "(", "DoneMBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneMBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopHeadMBB", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Scratch1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Scratch2Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "IncrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "MaskReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsSigned", "=", "BinOp", "==", "AtomicRMWInst", "::", "Min", "||", "BinOp", "==", "AtomicRMWInst", "::", "Max", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", ".", "getOperand", "(", "IsSigned", "?", "<NUM_LIT>", ":", "<NUM_LIT>"], "ground_truth": [")", ".", "getImm", "(", ")", ")", ";"], "File": "RISCVExpandPseudoInsts15", "Func": "expandAtomicMinMaxOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12816, "Length": 342, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "noepilogue", ")", "{", "unsigned", "int", "var_size", "=", "current_frame_info", ".", "var_size", ";", "unsigned", "int", "args_size", "=", "current_frame_info", ".", "args_size", ";", "unsigned", "int", "gmask", "=", "current_frame_info", ".", "gmask", ";", "int", "can_trust_sp_p", "=", "!", "current_function_calls_alloca", ";", "const", "char", "*", "sp_str", "=", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ";", "const", "char", "*", "fp_str", "=", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", ";", "if", "(", "can_trust_sp_p", ")", "{", "unsigned", "int", "reg_offset", "=", "var_size", "+", "args_size", ";", "if", "(", "reg_offset", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "reg_offset", "<", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "sp_str", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", ")", ";", "else", "if", "(", "reg_offset", "<", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "sp_str", ",", "sp_str", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", ")", ";", "else", "if", "(", "reg_offset", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", ",", "sp_str", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", ">>", "<NUM_LIT>", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", "&", "<NUM_LIT>", ",", "sp_str", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ")", ";", "}", "else", "if", "(", "frame_pointer_needed", ")", "{", "unsigned", "int", "reg_offset", "=", "var_size", "+", "args_size", ";", "if", "(", "reg_offset", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "sp_str", ",", "fp_str", ")", ";", "else", "if", "(", "reg_offset", "<", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "sp_str", ",", "fp_str", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", ")", ";", "else", "if", "(", "reg_offset", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", ",", "sp_str", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", ">>", "<NUM_LIT>", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ",", "IMMEDIATE_PREFIX", ",", "reg_offset", "&", "<NUM_LIT>", ",", "sp_str", ",", "reg_names", "[", "PROLOGUE_TMP_REGNUM", "]", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "current_frame_info", ".", "save_lr", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "RETURN_ADDR_REGNUM", "]", ")", ";", "gmask", "&=", "~", "(", "FRAME_POINTER_MASK", "|", "RETURN_ADDR_MASK", ")", ";", "for", "(", "regno", "=", "M32R_MAX_INT_REGS", "-", "<NUM_LIT>", ";", "regno", ">=", "<NUM_LIT>", ";", "--", "regno", ")", "{", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_fp", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "fp_str"], "ground_truth": [")", ";"], "File": "m32r3", "Func": "m32r_output_function_epilogue", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12817, "Length": 416, "Cover_Rate": 0.7209705372616985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "update_base_p", "=", "true", ";", "base_reg", "=", "XEXP", "(", "XEXP", "(", "base_addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "const", "char", "*", "update_base", "=", "update_base_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "otherops", "[", "<NUM_LIT>", "]", "=", "base_reg", ";", "otherops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "regno", ">=", "<NUM_LIT>", ")", "{", "enable4", "=", "nds32_regno_to_enable4", "(", "regno", ")", ";", "sprintf", "(", "buff", ",", "<STR_LIT>", ",", "update_base", ",", "enable4"], "ground_truth": [")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_smw_single_word", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12818, "Length": 84, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86BaseInfo (2)", "Func": "getSizeOfImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12819, "Length": 27, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_loadu_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_loadupd256_mask", "(", "(", "__v4df", "*", ")", "__P", ",", "(", "__v4df", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mask_loadu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12820, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gen_neg", "=", "gen_negsi2", ";", "break", ";", "case", "DImode", ":", "gen_neg", "=", "gen_negdi2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "e1", "=", "gen_reg_rtx", "(", "inmode", ")", ";", "e2", "=", "gen_reg_rtx", "(", "inmode", ")", ";", "res", "=", "gen_reg_rtx", "(", "outmode", ")", ";", "half", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "dconsthalf", ",", "inmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_UNSPEC", "(", "HImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op1", ")", ",", "UNSPEC_FXAM", ")", ")", ")", ";", "emit_insn", "(", "gen_abs", "(", "e1", ",", "op1", ")", ")", ";", "half", "=", "force_reg", "(", "inmode", ",", "half", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "e2", ",", "gen_rtx_PLUS", "(", "inmode", ",", "e1", ",", "half", ")", ")", ")", ";", "if", "(", "inmode", "!=", "XFmode", ")", "{", "tmp1", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp1", ",", "gen_rtx_FLOAT_EXTEND", "(", "XFmode", ",", "e2", ")", ")", ")", ";", "}", "else", "tmp1", "=", "e2", ";", "switch", "(", "outmode", ")", "{", "case", "SFmode", ":", "case", "DFmode", ":", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "emit_insn", "(", "gen_frndintxf2_floor", "(", "tmp0", ",", "tmp1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "res", ",", "gen_rtx_UNSPEC", "(", "outmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp0", ")", ",", "UNSPEC_TRUNC_NOOP", ")", ")", ")", ";", "}", "break", ";", "case", "XFmode", ":", "emit_insn", "(", "gen_frndintxf2_floor", "(", "res", ",", "tmp1", ")", ")", ";", "break", ";", "case", "HImode"], "ground_truth": [":"], "File": "i3864", "Func": "ix86_emit_i387_round", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12821, "Length": 226, "Cover_Rate": 0.4139194139194139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int64_t", "Offset", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "std", "::", "make_tuple", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Offset", ",", "Def", ")", ";", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", "return", "std", "::", "make_tuple", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg"], "ground_truth": ["(", ")", ",", "Offset", ",", "Def", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12822, "Length": 106, "Cover_Rate": 0.43621399176954734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">"], "ground_truth": ["X", "(", "The<ISA_LIT>Target", ")", ";"], "File": "AArch64TargetMachine68", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12823, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNeonUImm64MaskOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MOUImm8", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MOUImm8", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "UImm8", "=", "MOUImm8", ".", "getImm", "(", ")", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "UImm8", ">>", "ByteNum", ")", "&", "<NUM_LIT>", ")", "Mask", "|=", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ";", "}", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "AArch64InstPrinter17", "Func": "printNeonUImm64MaskOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12824, "Length": 98, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cycle", "=", "cycleValue"], "ground_truth": [";"], "File": "TPCCostModelEmitter", "Func": "setCycle", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12825, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "P", ")", ";", "}", "if", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasDQI", "(", ")", ")", "{", "unsigned", "BitWidth", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op0", ")", ";", "if", "(", "NumSignBits", ">=", "(", "BitWidth", "-", "<NUM_LIT>", ")", ")", "{", "EVT", "TruncVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "InVT", ".", "isVector", "(", ")", ")", "TruncVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "TruncVT", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TruncVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Trunc", ")", ";", "}", "}", "if", "(", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering102", "Func": "combineSIntToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12826, "Length": 166, "Cover_Rate": 0.3648351648351648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SymExpr", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "MCFixupKind", "fixupKind", "=", "(", "MCFixupKind", ")", "<STR_LIT>", ";", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "{", "if", "(", "SExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_WPLT30", ")", "fixupKind", "=", "(", "MCFixupKind", ")", "<STR_LIT>", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "fixupKind", ")", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SparcMCCodeEmitter", "Func": "getCallTargetOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12827, "Length": 92, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<ISA_LIT>DataLayout", ",", "TT", ",", "getCPU", "(", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "("], "ground_truth": ["RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "SubTarget", "(", "TT", ",", "getCPU", "(", "CPU", ")", ",", "FS", ",", "*", "this", ")", "{"], "File": "AVRTargetMachine18", "Func": "AVRTargetMachine", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12828, "Length": 99, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtarget", "(", ")", "{", "return"], "ground_truth": ["Subtarget", ";"], "File": "X86ISelLowering112", "Func": "getSubtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12829, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "msp430_hwmult_type", "==", "MSP430_HWMULT_LARGE", ")", "return", "true", ";", "if", "(", "target_mcu", "==", "NULL", "||", "msp430_hwmult_type", "!=", "MSP430_HWMULT_AUTO", ")", "return", "false", ";", "if", "(", "target_mcu", "==", "cached_match", ")", "return"], "ground_truth": ["cached_result", ";"], "File": "msp430", "Func": "use_32bit_hwmult", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12830, "Length": 31, "Cover_Rate": 0.3780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "("], "ground_truth": [")", "const", "{"], "File": "PTXTargetMachine3", "Func": "getFrameInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12831, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86AsmBackend (2)", "Func": "getRelaxedOpcodeArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12832, "Length": 222, "Cover_Rate": 0.36938435940099834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_alignq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__imm", ",", "("], "ground_truth": ["__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_maskz_alignr_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12833, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nios2_set_fpu_custom_code", "(", "enum", "n2fpu_code", "code", ",", "int", "n", ",", "bool", "override_p", ")", "{", "if", "(", "override_p", "||", "N2FPU_N", "(", "code", ")", "==", "-"], "ground_truth": ["<NUM_LIT>", ")", "N2FPU_N", "(", "code", ")", "=", "n", ";"], "File": "nios2", "Func": "nios2_set_fpu_custom_code", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12834, "Length": 34, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ScheduleDAGInstrs", "*", "create<ISA_LIT>MachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "ScheduleDAGMILive", "*", "DAG", "=", "new", "ScheduleDAGMILive", "(", "C", ",", "ST", ".", "use<ISA_LIT>PreRASchedStrategy", "(", ")", "?", "std", "::", "make_unique", "<", "<ISA_LIT>PreRASchedStrategy", ">", "(", "C", ")", ":", "std", "::", "make_unique", "<", "GenericScheduler", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createCopyConstrainDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->"], "ground_truth": ["TRI", ")", ")", ";"], "File": "PPCTargetMachine54", "Func": "createPPCMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12835, "Length": 78, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_gather_offset_u32", "(", "uint16_t", "const", "*", "__base", ",", "uint32x4_t", "__offset", ")", "{", "return", "__builtin_mve_vldrhq_gather_offset_uv4si", "(", "(", "__builtin_neon_hi", "*", ")", "__base"], "ground_truth": [",", "__offset", ")", ";"], "File": "arm", "Func": "mve___arm_vldrhq_gather_offset_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12836, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "="], "ground_truth": ["MO", ".", "getExpr", "(", ")", ";"], "File": "MipsMCCodeEmitter23", "Func": "getBranchTargetOpValueMMPC10", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12837, "Length": 39, "Cover_Rate": 0.3786407766990291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "=", "std", "::", "find_if", "(", "B", ",", "E", ",", "isdigit", ")", ";", "Prefix", ".", "assign", "(", "B", ",", "I", "-", "B", ")", ";", "if", "(", "I", "==", "E", ")", "return", "std", "::", "make_pair", "(", "true", ",", "false", ")", ";", "return", "std", "::", "make_pair", "(", "!", "getAsUnsignedInteger", "(", "StringRef", "(", "I", ",", "E", "-", "I", ")", ",", "<NUM_LIT>", ",", "Reg", ")"], "ground_truth": [",", "true", ")", ";"], "File": "Cpu0ISelLowering4", "Func": "parsePhysicalReg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12838, "Length": 65, "Cover_Rate": 0.4391891891891892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitLocalEntry", "(", "MCSymbolELF", "*", "S", ","], "ground_truth": ["const", "MCExpr", "*", "LocalOffset", ")", "override", "{"], "File": "PPCMCTargetDesc17", "Func": "emitLocalEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12839, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "&", "pred", "=", "cfun", "->", "machine", "->"], "ground_truth": ["unisimt_outside_simt_predicate", ";"], "File": "nvptx", "Func": "nvptx_get_unisimt_outside_simt_predicate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12840, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DefR", ")", ".", "add", "(", "ExtOp", ")", ".", "add", "(", "MachineOperand", "(", "Ex", ".", "Rs", ")", ")", ";", "}", "else", "{", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DefR", ")", ".", "add", "(", "MachineOperand", "(", "Ex", ".", "Rs", ")", ")", ".", "add", "(", "ExtOp", ")", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "Ex", ".", "Neg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "NewOpc", ")", ",", "DefR", ")", ".", "add", "(", "ExtOp", ")", ".", "add", "(", "MachineOperand", "(", "Ex", ".", "Rs", ")", ")", ".", "addImm", "(", "Ex", ".", "S", ")", ";", "}", "}", "assert", "(", "InitI", ")", ";", "(", "void", ")", "InitI", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "PrintInit", "(", "ExtI"], "ground_truth": [",", "*", "HRI", ")", "<<", "<STR_LIT>", "<<", "*", "InitI", ")", ";"], "File": "HexagonConstExtenders14", "Func": "insertInitializer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12841, "Length": 172, "Cover_Rate": 0.40093240093240096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")"], "ground_truth": ["__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cmplt_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12842, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "computeOpenCLImageSupport", "(", "const", "Triple", "&", "TT", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "SPIRVSubtarget1", "Func": "computeOpenCLImageSupport", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12843, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "IntMask", "=", "ST", ".", "isWave32", "(", ")", "?", "Type", "::", "getInt32Ty", "(", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "IntMask", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "UndefValue", "::", "get", "(", "Boolean", ")", ";", "IntMaskZero", "=", "ConstantInt", "::", "get", "(", "IntMask", ",", "<NUM_LIT>", ")", ";", "If", "=", "<STR_LIT>", "(", "&", "M", ",", "<STR_LIT>", ",", "{", "IntMask", "}", ")", ";", "Else", "=", "<STR_LIT>", "(", "&", "M", ",", "<STR_LIT>", ",", "{", "IntMask", ",", "IntMask", "}", ")", ";", "IfBreak", "=", "<STR_LIT>", "(", "&", "M", ",", "<STR_LIT>"], "ground_truth": [",", "{", "IntMask", "}", ")", ";"], "File": "SIAnnotateControlFlow19", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12844, "Length": 143, "Cover_Rate": 0.6908212560386473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "if", "(", "Function", ".", "hasDLLExportStorageClass", "(", ")", "&&", "!", "Function", ".", "isDeclaration", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Function", ")", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "if", "(", "Global", ".", "hasDLLExportStorageClass", "(", ")", "&&", "!", "Global", ".", "isDeclaration", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Global", ")", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "!", "Alias", ".", "hasDLLExportStorageClass", "(", ")", ")", "continue", ";", "if", "(", "Alias", ".", "getType", "(", ")", "->", "getElementType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";", "else", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";", "}", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "for", "(", "auto", "&", "Symbol", ":", "DLLExportedGlobals", ")", "GenerateExportDirective", "(", "Symbol", ",", "true", ")", ";", "for", "(", "auto", "&", "Symbol", ":", "DLLExportedFns", ")", "GenerateExportDirective", "(", "Symbol", ",", "false", ")", ";", "}", "}", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "SM", ".", "serializeToStackMapSection", "("], "ground_truth": [")", ";"], "File": "X86AsmPrinter79", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12845, "Length": 504, "Cover_Rate": 0.7578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EltVT", "=", "<STR_LIT>", ";", "VecVT", "=", "<STR_LIT>", ";", "EltMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "EltVT", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "VecVal1", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "In1", ")", ";", "VecVal2", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "In2", ")", ";", "}", "else", "{", "VecVal1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "In1", ")", ";", "VecVal2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "In2", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "BuildVectorOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "++", "i", ")", "BuildVectorOps", ".", "push_back", "(", "EltMask", ")", ";", "SDValue", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "BuildVectorOps", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BuildVec", ")", ";", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BuildVec", ")", ";", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BuildVec", ")", ";", "}", "SDValue", "Sel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "VecVal1", ",", "VecVal2", ",", "BuildVec", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sel", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>"], "ground_truth": [",", "DL", ",", "VT", ",", "Sel", ")", ";"], "File": "ARM64ISelLowering", "Func": "LowerFCOPYSIGN", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12846, "Length": 283, "Cover_Rate": 0.4333843797856049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_or_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_orps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "_mm256_setzero_ps"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_or_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12847, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "APInt", "SplatBits", ","], "ground_truth": ["SplatUndef", ";"], "File": "AArch64ISelLowering (2)", "Func": "getVShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12848, "Length": 40, "Cover_Rate": 0.3883495145631068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "PN", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "NewPR", ",", "false", ")", ")", ";", "PN", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "NewPH", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "Header", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "PN", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "PN", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "getMBB", "(", ")", "!=", "Latch", ")", "MO", ".", "setMBB", "(", "NewPH", ")", ";", "}", "}", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Tmp2", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "EmptyCond", ";", "TB", "=", "FB", "=", "nullptr", ";", "for", "(", "MBBVector", "::", "iterator", "I", "=", "Preds", ".", "begin", "(", ")", ",", "E", "=", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "PB", "=", "*", "I", ";", "if", "(", "PB", "!=", "Latch", ")", "{", "Tmp2", ".", "clear", "(", ")", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "PB", ",", "TB", ",", "FB", ",", "Tmp2", ",", "false", ")", ";", "(", "void", ")", "NotAnalyzed", ";", "assert", "(", "!", "NotAnalyzed", "&&", "<STR_LIT>", ")", ";", "if", "(", "TB", "!=", "Header", "&&", "(", "Tmp2", ".", "empty", "(", ")", "||", "FB", "!=", "Header", ")", ")", "TII", "->", "insertBranch", "(", "*", "PB", ",", "NewPH", ",", "nullptr", ",", "EmptyCond", ",", "DL", ")", ";", "PB", "->", "ReplaceUsesOfBlockWith", "(", "Header", ",", "NewPH", ")", ";", "}", "}", "TB", "=", "FB", "=", "nullptr", ";", "bool", "LatchNotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "Latch", ",", "TB", ",", "FB", ",", "Tmp2", ",", "false", ")", ";", "(", "void", ")", "LatchNotAnalyzed", ";", "assert", "(", "!", "LatchNotAnalyzed", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "TB", "&&", "!", "FB", ")", "TII", "->", "insertBranch", "(", "*", "Latch", ",", "Header", ",", "nullptr", ",", "EmptyCond", ",", "DL", ")", ";", "TII", "->", "insertBranch", "(", "*", "NewPH", ",", "Header", ","], "ground_truth": ["nullptr", ",", "EmptyCond", ",", "DL", ")", ";"], "File": "HexagonHardwareLoops1", "Func": "createPreheaderForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12849, "Length": 367, "Cover_Rate": 0.34524929444967073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "BB", "->", "succ_begin", "(", ")", ",", "SE", "=", "BB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "EM", "->", "insert", "(", "std", "::", "make_pair", "(", "*", "SI", ",", "copy1MBB", ")", ")", ";", "copy1MBB", "->", "transferSuccessors", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "F", "->", "DeleteMachineInstr", "(", "MI"], "ground_truth": [")", ";"], "File": "SystemZISelLowering101", "Func": "EmitInstrWithCustomInserter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12850, "Length": 241, "Cover_Rate": 0.6566757493188011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fcmul_round_sch", "(", "__mmask8", "__A", ",", "__m128h"], "ground_truth": ["__B", ",", "__m128h", "__C", ",", "const", "int", "__E", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_maskz_fcmul_round_sch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12851, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_u64", "(", "uint64x1_t", "__a", ")", "{", "return", "(", "int32x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_s32_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12852, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printShiftOperand", "(", "MI", ",", "OpNum", ",", "O"], "ground_truth": [",", "Shift", ")", ";"], "File": "AArch64InstPrinter1", "Func": "printShiftOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12853, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxbw256", "(", "(", "__v16qi"], "ground_truth": [")", "__X", ")", ";"], "File": "avx2intrin", "Func": "_mm256_cvtepi8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12854, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "KillInputReg", "=", "false", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "CopyRC", "=", "(", "SrcVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "CopyReg", "=", "createResultReg", "(", "CopyRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "InputReg", ")", ";", "InputReg", "=", "CopyReg", ";", "KillInputReg", "=", "true", ";", "}", "unsigned", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "InputReg", ",", "KillInputReg", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "X86FastISel (2)6", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12855, "Length": 111, "Cover_Rate": 0.4605809128630705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32_t", ")", "__builtin_neon_vget_laneuv2si", "(", "(", "int32x2_t", ")"], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vget_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12856, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode"], "ground_truth": [";"], "File": "rs6000", "Func": "rs6000_emit_le_vsx_store", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12857, "Length": 35, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "avr_mem_flash_p", "(", "src", ")", "||", "avr_mem_flash_p", "(", "dest", ")", ")", "{", "return", "avr_out_lpm", "(", "insn", ",", "operands", ",", "plen", ")", ";", "}", "gcc_assert", "(", "<NUM_LIT>", "==", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", ")", ";", "if", "(", "REG_P", "(", "dest", ")", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "{", "if", "(", "test_hard_reg_class", "(", "STACK_REG", ",", "dest", ")", ")", "return", "avr_asm_len", "(", "<STR_LIT>", ",", "operands", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "else", "if", "(", "test_hard_reg_class", "(", "STACK_REG", ",", "src", ")", ")", "return", "avr_asm_len", "(", "<STR_LIT>", ",", "operands", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", ",", "operands", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "{", "output_reload_in_const", "(", "operands", ",", "NULL_RTX", ",", "plen", ",", "false", ")", ";", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "return", "out_movqi_r_mr", "(", "insn", ",", "operands", ",", "plen", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "dest", ";", "xop", "[", "<NUM_LIT>", "]", "=", "src", "==", "CONST0_RTX", "(", "GET_MODE"], "ground_truth": ["(", "dest", ")", ")", "?", "zero_reg_rtx", ":", "src", ";"], "File": "avr4", "Func": "output_movqi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12858, "Length": 196, "Cover_Rate": 0.7967479674796748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'#'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12859, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "if", "(", "!", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>"], "ground_truth": [")", ")", "{"], "File": "LEGISelLowering", "Func": "CanLowerReturn", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12860, "Length": 35, "Cover_Rate": 0.3763440860215054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SR1", ")", "*", "SR1", "=", "R0", ";", "if", "(", "SR2", ")", "{", "assert", "(", "SR1", "&&", "<STR_LIT>", ")", ";", "*", "SR2", "=", "R12", ";", "}", "if", "(", "(", "UseAtEnd", "&&", "MBB", "->", "isReturnBlock", "(", ")", ")", "||", "(", "!", "UseAtEnd", "&&", "(", "&", "MBB", "->", "getParent", "(", ")", "->", "front", "(", ")", "==", "MBB", ")", ")", ")", "return", "true", ";", "RS", ".", "enterBasicBlock", "(", "*", "MBB", ")", ";", "if", "(", "UseAtEnd", "&&", "!", "MBB", "->", "empty", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", "->", "end", "(", ")", ")", "MBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "RS", ".", "forward", "(", "MBBI", ")", ";", "}", "if", "(", "!", "RS", ".", "isRegUsed", "(", "R0", ")", "&&", "!", "RS", ".", "isRegUsed", "(", "R12", ")", ")", "return", "true", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "MBB", "->", "getParent", "(", ")", ")", ";", "BitVector", "BV", "=", "RS", ".", "getRegsAvailable", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "BV", ".", "reset", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "SR1", ")", "{", "int", "FirstScratchReg", "=", "BV", ".", "find_first", "(", ")", ";", "*", "SR1", "=", "FirstScratchReg", "==", "-", "<NUM_LIT>", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FirstScratchReg", ";", "}", "if", "(", "SR2", ")", "{", "int", "SecondScratchReg", "=", "BV", ".", "find_next", "(", "*", "SR1", ")", ";", "if", "(", "SecondScratchReg", "!=", "-", "<NUM_LIT>", ")"], "ground_truth": ["*", "SR2", "=", "SecondScratchReg", ";"], "File": "PPCFrameLowering16", "Func": "findScratchRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12861, "Length": 281, "Cover_Rate": 0.727979274611399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "info", "->", "altivec_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "altivec_save_offset", ")", ";", "if", "(", "info", "->", "spe_gp_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "spe_gp_save_offset", ")", ";", "if", "(", "info", "->", "vrsave_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "vrsave_save_offset", ")", ";", "if", "(", "info", "->", "lr_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "lr_save_offset", ")", ";", "if", "(", "info", "->", "cr_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "cr_save_offset", ")", ";", "if", "(", "info", "->", "toc_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "toc_save_offset", ")", ";", "if", "(", "info", "->", "varargs_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "varargs_save_offset", ")", ";", "if", "(", "info", "->", "total_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "info", "->", "total_size", ")", ";", "if", "(", "info", "->", "vars_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "info", "->", "vars_size", ")", ";", "if", "(", "info", "->", "parm_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "parm_size", ")", ";", "if", "(", "info", "->", "fixed_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "fixed_size", ")", ";", "if", "(", "info", "->", "gp_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "gp_size", ")", ";", "if", "(", "info", "->", "spe_gp_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "spe_gp_size", ")", ";", "if", "(", "info", "->", "fp_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "fp_size", ")", ";", "if", "(", "info", "->", "altivec_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "altivec_size", ")", ";", "if", "(", "info", "->", "vrsave_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "vrsave_size", ")", ";", "if", "(", "info", "->", "altivec_padding_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "altivec_padding_size", ")", ";", "if", "(", "info", "->", "spe_padding_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "spe_padding_size", ")", ";", "if", "(", "info", "->", "lr_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ","], "ground_truth": ["info", "->", "lr_size", ")", ";"], "File": "rs60003", "Func": "debug_stack_info", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12862, "Length": 327, "Cover_Rate": 0.44550408719346046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "wi", "::", "umin", "(", "wi", "::", "to_wide", "(", "TYPE_SIZE", "(", "type", ")", ")", ",", "<NUM_LIT>"], "ground_truth": [")", ".", "to_uhwi", "(", ")", ";"], "File": "aarch646", "Func": "aarch64_simd_vector_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12863, "Length": 22, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "O", "<<", "'\\t'", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "O", "<<", "'\\t'", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "translateShiftImm", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "O", "<<", "'\\t'", "<<", "<STR_LIT>", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "{", "O", "<<", "'\\t'", "<<", "<STR_LIT>", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>"], "ground_truth": [",", "O", ")", ";"], "File": "ARMInstPrinter13", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12864, "Length": 487, "Cover_Rate": 0.37346625766871167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addDupAlignedMemory16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12865, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "i", "=", "MI", "->"], "ground_truth": ["findFirstPredOperandIdx", "(", ")", ";"], "File": "PTXInstrInfo3", "Func": "isPredicated", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12866, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "assert", "(", "STI", ".", "isTargetWin64", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MF", ".", "hasWinCFI", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "*", "NextMBB", "=", "MBB", ".", "getNextNode", "(", ")", ";", "if", "(", "NextMBB", "&&", "!", "NextMBB", "->", "isEHFuncletEntry", "(", ")", ")", "continue", ";", "auto", "LastRealInstr", "=", "llvm", "::", "find_if", "(", "reverse", "(", "MBB", ")", ",", "isRealInstruction", ")", ";", "bool", "IsEmpty", "=", "LastRealInstr", "==", "MBB", ".", "rend", "(", ")", ";", "bool", "IsCall", "=", "!", "IsEmpty", "&&", "isCallInstruction", "(", "*", "LastRealInstr", ")", ";", "if", "(", "IsEmpty", "||", "IsCall", ")", "{", "LLVM_DEBUG", "(", "{", "if", "(", "IsCall", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LastRealInstr", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MBB", ".", "dump", "(", ")", ";", "}", "}", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "."], "ground_truth": ["end", "(", ")", ";"], "File": "X86AvoidTrailingCall4", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12867, "Length": 187, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Register", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "RISCVDisassembler16", "Func": "decodeVectorRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12868, "Length": 35, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JumpTableSDNode", "*", "N", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "return", "getAddr", "(", "N", ","], "ground_truth": ["DAG", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerJumpTable", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12869, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getPreIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12870, "Length": 58, "Cover_Rate": 0.5043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_adds_epu8", "(", "__m128i", "__A"], "ground_truth": [",", "__m128i", "__B", ")", "{"], "File": "emmintrin", "Func": "_mm_adds_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12871, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "REG_P", "(", "op1", ")", "&&", "CONSTANT_P", "(", "op0", ")", ")", "{", "output_addr_const", "(", "file", ",", "op0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op1", ")", "]", ")", ";", "return", ";", "}", "}", "break", ";", "case", "REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "]", ")", ";", "return", ";", "case", "MEM", ":", "{", "rtx", "base", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "nios2_print_operand_address", "(", "file", ",", "base", ")", ";", "return", ";", "}", "default", ":", "break", ";", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "op", ")", ";", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "nios22", "Func": "nios2_print_operand_address", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12872, "Length": 107, "Cover_Rate": 0.4385245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalMaskedLoadStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "ST", "->", "hasSVE", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "!", "ST", "->", "useSVEForFixedLengthVectors", "(", ")", ")", "return", "false", ";", "return", "isElementTypeLegalForScalableVector", "(", "DataType", "->"], "ground_truth": ["getScalarType", "(", ")", ")", ";"], "File": "AArch64TargetTransformInfo10", "Func": "isLegalMaskedLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12873, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ")", ";", "Sym", "->", "setFunctionTable", "(", ")", ";", "Sym", "->", "setUndefined", "(", ")", ";", "}", "return", "Sym"], "ground_truth": [";"], "File": "WebAssemblyUtilities19", "Func": "getOrCreateFunctionTableSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12874, "Length": 31, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo"], "ground_truth": ["(", ")", ";"], "File": "VEFrameLowering1", "Func": "emitEpilogue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12875, "Length": 45, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_SOM", "&&", "flag_pic", "&&", "TREE_PUBLIC", "(", "function", ")", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "label", ",", "<STR_LIT>", ",", "current_thunk_number", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "label", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PA_20", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_NO_SPACE_REGS", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "TARGET_SOM", "||", "!", "TARGET_GAS", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SOM", "&&", "flag_pic", "&&", "TREE_PUBLIC", "(", "function", ")", ")", "{", "data_section", "(", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "label", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "if", "(", "TARGET_SOM", "&&", "TARGET_GAS"], "ground_truth": [")", "forget_section", "(", ")", ";"], "File": "pa3", "Func": "pa_asm_output_mi_thunk", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12876, "Length": 475, "Cover_Rate": 0.5289532293986637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "<NUM_LIT>", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12877, "Length": 36, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeMOVHLPSMask", "(", "unsigned", "NElts", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{", "for", "(", "unsigned", "i", "=", "NElts", "/", "<NUM_LIT>", ";", "i", "!=", "NElts", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "NElts"], "ground_truth": ["+", "i", ")", ";"], "File": "X86ShuffleDecode23", "Func": "DecodeMOVHLPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12878, "Length": 39, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LD", "="], "ground_truth": ["val", ";"], "File": "TPCCostModelEmitter", "Func": "setLoadData", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12879, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNo", ";", "matchRegisterNameHelper", "(", "isRV32E", "(", ")", ",", "RegNo", ",", "Name", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "{", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "Buf", "[", "<NUM_LIT>", "]", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "HadParens", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "FirstS", ",", "isRV64", "(", ")", ")", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createReg", "(", "RegNo", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "}", "if", "(", "HadParens", ")", "{", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "isRV64", "(", ")", ")", ")", ";", "}", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "RISCVAsmParser53", "Func": "parseRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12880, "Length": 152, "Cover_Rate": 0.5390070921985816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comeq_epu32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomequd", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si"], "ground_truth": [")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comeq_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12881, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "<NUM_LIT>", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel36", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12882, "Length": 127, "Cover_Rate": 0.7559523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "for", "(", "auto", "I", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "I", "->", "isEHPad", "(", ")", ")", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", "||", "MI", "->", "isPosition", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "!"], "ground_truth": ["ScheduleInlineAsm", ")", "return", "true", ";"], "File": "HexagonInstrInfo5", "Func": "isSchedulingBoundary", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12883, "Length": 80, "Cover_Rate": 0.6722689075630253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "if", "(", "!", "MII", "->", "isDebugInstr", "(", ")", "&&", "!", "MII", "->", "isImplicitDef", "(", ")", ")", "<ISA_LIT>LowerToMC", "(", "MCII", ",", "&", "*", "MII", ",", "MCB", ",", "*", "this", ")", ";", "}", "else", "{", "<ISA_LIT>LowerToMC", "(", "MCII", ",", "MI", ",", "MCB", ",", "*", "this", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "auto", "&", "HII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "->", "isBundle", "(", ")", "&&", "HII", ".", "getBundleNoShuf", "(", "*", "MI", ")", ")", "<ISA_LIT>MCInstrInfo", "::", "setMemReorderDisabled", "(", "MCB", ")", ";", "MCContext", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";", "bool", "Ok", "=", "<ISA_LIT>MCInstrInfo", "::", "canonicalizePacket", "(", "MCII", ",", "*", "Subtarget", ",", "Ctx", ",", "MCB", ",", "nullptr", ")", ";", "assert", "(", "Ok", ")", ";", "(", "void", ")"], "ground_truth": ["Ok", ";"], "File": "HexagonAsmPrinter", "Func": "EmitInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12884, "Length": 165, "Cover_Rate": 0.6156716417910447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "=", "Attribute", "::", "AttrKind", "(", "I", "+", "<NUM_LIT>", ")", ")", "{", "if", "(", "!", "isValidFor<ISA_LIT>", "(", "I", ")", ")", "AttrMask", ".", "addAttribute", "(", "I", ")", ";", "}", "for", "(", "auto", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "F", ".", "removeFnAttrs", "(", "AttrMask", ")", ";", "F", ".", "removeRetAttrs", "(", "AttrMask", ")", ";", "for", "(", "size_t", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "F", ".", "arg_size", "(", ")", ";", "++", "Idx", ")", "F", ".", "removeParamAttrs", "(", "Idx", ",", "AttrMask", ")", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "BB", ")", ";", "for", "(", "auto", "&", "I", ":", "make_early_inc_range", "(", "BB", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "FNeg", ")", "{", "Builder", ".", "SetInsertPoint", "("], "ground_truth": ["&", "I", ")", ";"], "File": "DXILPrepare", "Func": "runOnModule", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12885, "Length": 133, "Cover_Rate": 0.6073059360730594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegister", "(", "unsigned", "RegNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "'$'", "<<", "getRegisterName"], "ground_truth": ["(", "RegNo", ")", ";"], "File": "AAPInstPrinter", "Func": "printRegister", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12886, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DRegNum", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", "."], "ground_truth": ["addCFIIndex", "(", "CFIIndex", ")", ";"], "File": "XCoreFrameLowering12", "Func": "EmitDefCfaRegister", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12887, "Length": 40, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ">", "RegSize", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "BuildPSADBW", "=", "[", "&", "]", "(", "SDValue", "Op0", ",", "SDValue", "Op1", ")", "{", "SDValue", "Sad", "=", "createPSADBW", "(", "DAG", ",", "Op0", ",", "Op1", ",", "DL", ","], "ground_truth": ["Subtarget", ")", ";"], "File": "X86ISelLowering108", "Func": "combineLoopSADPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12888, "Length": 143, "Cover_Rate": 0.33178654292343385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "<NUM_LIT>", ";", "std", "::", "string", "Text", "=", "Tok", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "if", "(", "Text", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "std", "::", "transform", "(", "Text", ".", "begin", "(", ")", ",", "Text", ".", "end", "(", ")", ",", "Text", ".", "begin", "(", ")", ",", "[", "]", "(", "unsigned", "char", "C", ")", "{", "return", "std", "::", "tolower", "(", "C", ")", ";", "}", ")", ";", "for", "(", "char", "Letter", ":", "Text", ")", "{", "signed", "char", "Converted", "=", "hexToChar", "(", "Letter", ")", ";", "if", "(", "Converted", "==", "-", "<NUM_LIT>", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "MOSAsmParser", "Func": "tokenToHex", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12889, "Length": 103, "Cover_Rate": 0.7803030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "unsigned", "SlotSize", "=", "Subtarget", ".", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "getPointerTy", "("], "ground_truth": ["DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "File": "M680x0ISelLowering", "Func": "getReturnAddressFrameIndex", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12890, "Length": 62, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "e", "+=", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Idx", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtractedFromVec", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "iterator", "M", "=", "VecInMap", ".", "find", "(", "ExtractedFromVec", ")", ";", "if", "(", "M", "==", "VecInMap", ".", "end", "(", ")", ")", "{", "VT", "=", "ExtractedFromVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VecInMap", ".", "begin", "(", ")", "!=", "VecInMap", ".", "end", "(", ")", "&&", "VT", "!=", "VecInMap", ".", "begin", "(", ")", "->", "first", ".", "getValueType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "M", "=", "VecInMap", ".", "insert", "(", "std", "::", "make_pair", "(", "ExtractedFromVec", ",", "<NUM_LIT>", ")", ")", ".", "first", ";", "}", "M", "->", "second", "|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "}", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FullMask", "=", "(", "<NUM_LIT>", "<<", "VT", ".", "getVectorNumElements", "(", ")", ")", "-", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VecIns", ";", "for", "(", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "VecInMap", ".", "begin", "(", ")", ",", "E", "=", "VecInMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "!=", "FullMask", ")", "return", "SDValue", "(", ")", ";", "VecIns", ".", "push_back", "(", "I", "->", "first", ")", ";", "}", "EVT", "TestVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VecIns", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "VecIns", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TestVT", ",", "VecIns", "[", "i", "]", ")", ";", "for", "(", "unsigned", "Slot", "=", "<NUM_LIT>", ",", "e", "=", "VecIns", ".", "size", "(", ")", ";", "e", "-", "Slot", ">", "<NUM_LIT>", ";", "Slot", "+=", "<NUM_LIT>", ",", "e", "+=", "<NUM_LIT>", ")", "{", "SDValue", "LHS", "=", "VecIns", "[", "Slot", "]", ";", "SDValue", "RHS", "=", "VecIns", "[", "Slot"], "ground_truth": ["+", "<NUM_LIT>", "]", ";"], "File": "X86ISelLowering233", "Func": "LowerVectorAllZeroTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12891, "Length": 424, "Cover_Rate": 0.6553323029366306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "int", "elt", "=", "GET_CODE", "(", "body", ")", "==", "ADDR_DIFF_VEC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "GET_MODE_SIZE", "(", "GET_MODE", "(", "body", ")", ")", "*", "XVECLEN", "(", "body", ",", "elt", ")", ";", "}", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "arm3", "Func": "get_jump_table_size", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12892, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x1_t", ")", "__builtin_neon_vreinterpretdiv2si", "(", "(", "int32x2_t", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p64_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12893, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAVX", "(", ")", "const", "{", "return", "HasAVX"], "ground_truth": [";"], "File": "X86Subtarget105", "Func": "hasAVX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12894, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "MRI", ".", "createVirtualRegister", "(", "ST", ".", "isWave32", "(", ")", "?", "&", "<STR_LIT>", ":"], "ground_truth": ["&", "<STR_LIT>", ")", ";"], "File": "SILowerI1Copies1", "Func": "createLaneMaskReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12895, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "clearAnnotationCache", "(", "const"], "ground_truth": ["llvm", "::", "Module", "*", "Mod", ")", "{"], "File": "NVPTXUtilities", "Func": "clearAnnotationCache", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12896, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TlsReg", ",", "TlsOffset", ";", "DebugLoc", "DL", ";", "unsigned", "ScratchReg", "=", "GetScratchRegister", "(", "Is64Bit", ",", "IsLP64", ",", "MF", ",", "true", ")", ";", "assert", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ScratchReg", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "isVarArg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "STI", ".", "isTargetLinux", "(", ")", "&&", "!", "STI", ".", "isTargetDarwin", "(", ")", "&&", "!", "STI", ".", "isTargetWin32", "(", ")", "&&", "!", "STI", ".", "isTargetWin64", "(", ")", "&&", "!", "STI", ".", "isTargetFreeBSD", "(", ")", "&&", "!", "STI", ".", "isTargetDragonFly", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "return", ";", "MachineBasicBlock", "*", "allocMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "checkMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsNested", "=", "false", ";", "if", "(", "Is64Bit", ")", "IsNested", "=", "HasNestArgument", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "::", "livein_iterator", "i", "=", "PrologueMBB", ".", "livein_begin", "(", ")", ",", "e", "=", "PrologueMBB", ".", "livein_end", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "allocMBB", "->", "addLiveIn", "(", "*", "i", ")", ";", "checkMBB", "->", "addLiveIn", "(", "*", "i", ")", ";", "}", "if", "(", "IsNested", ")", "allocMBB", "->", "addLiveIn", "(", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MF", ".", "push_front", "(", "allocMBB", ")", ";", "MF", ".", "push_front", "(", "checkMBB", ")", ";", "bool", "CompareStackPointer", "=", "StackSize", "<", "kSplitStackAvailable", ";", "if", "(", "Is64Bit", ")", "{", "if", "(", "STI", ".", "isTargetLinux", "(", ")", ")", "{", "TlsReg", "=", "<STR_LIT>", ";", "TlsOffset", "=", "IsLP64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "TlsReg", "=", "<STR_LIT>", ";", "TlsOffset", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "}", "else", "if", "(", "STI", ".", "isTargetWin64", "(", ")", ")", "{", "TlsReg", "=", "<STR_LIT>", ";", "TlsOffset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "STI", ".", "isTargetFreeBSD", "(", ")", ")", "{", "TlsReg", "=", "<STR_LIT>", ";", "TlsOffset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "STI", ".", "isTargetDragonFly", "(", ")", ")", "{", "TlsReg", "=", "<STR_LIT>", ";", "TlsOffset", "=", "<NUM_LIT>", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "CompareStackPointer", ")", "ScratchReg", "=", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "StackSize", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "IsLP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "TlsOffset", ")", ".", "addReg", "(", "TlsReg", ")", ";"], "File": "X86FrameLowering82", "Func": "adjustForSegmentedStacks", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12897, "Length": 475, "Cover_Rate": 0.33497884344146683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv8hf", "(", "__o", ",", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__builtin_aarch64_st2v8hf", "(", "__a", ",", "__o"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vst2q_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12898, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "("], "ground_truth": ["II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "ARMFastISel24", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12899, "Length": 67, "Cover_Rate": 0.39880952380952384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstBank", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "ConstSrc1", "=", "getConstantVRegValWithLookThrough", "(", "Src1", ",", "*", "MRI", ",", "true", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc1", ")", "{", "auto", "ConstSrc0", "=", "getConstantVRegValWithLookThrough", "(", "Src0", ",", "*", "MRI", ",", "true", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc0", ")", "{", "const", "int64_t", "K0", "=", "ConstSrc0", "->", "Value", ".", "getSExtValue", "(", ")", ";", "const", "int64_t", "K1", "=", "ConstSrc1", "->", "Value", ".", "getSExtValue", "(", ")", ";", "uint32_t", "Lo16", "=", "static_cast", "<", "uint32_t", ">", "(", "K0", ")", "&", "<NUM_LIT>", ";", "uint32_t", "Hi16", "=", "static_cast", "<", "uint32_t", ">", "(", "K1", ")", "&", "<NUM_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addImm", "(", "Lo16", "|", "(", "Hi16", "<<", "<NUM_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "}", "}", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "<STR_LIT>", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "<STR_LIT>", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_SpecificICst", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_SpecificICst", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "<STR_LIT>", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift1"], "ground_truth": [")", "{"], "File": "AMDGPUInstructionSelector18", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12900, "Length": 399, "Cover_Rate": 0.6404494382022472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "return", "F", ".", "optForSize", "(", ")", "&&", "!", "F", ".", "optForMinSize", "("], "ground_truth": [")", ";"], "File": "HexagonFrameLowering2", "Func": "isOptSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12901, "Length": 26, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Target", ".", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "Target", ".", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "Target", ".", "isStore", "&&", "<STR_LIT>", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "bool", "isVLDDUPOp", "=", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", "||", "isVLDDUPOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "User", ".", "ConstInc", "!=", "NumBytes", ")", "{", "return", "false", ";", "}", "if", "(", "SimpleConstIncOnly", "&&", "User", ".", "ConstInc", "!=", "NumBytes", ")", "return", "false", ";", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "MVT", "EltTy", "=", "<STR_LIT>", "(", "Alignment", "*", "<NUM_LIT>", ")", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "AlignedVecTy", "=", "<STR_LIT>", "(", "EltTy", ",", "NumElts", ")", ";", "}", "Alignment", "=", "<NUM_LIT>", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "TryCombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12902, "Length": 458, "Cover_Rate": 0.3178348369188064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", ":", "B", ".", "liveins", "(", ")", ")", "if", "(", "!", "Reserved", "[", "I", ".", "PhysReg", "]", ")", "LiveIns", ".", "insert", "(", "{", "I", ".", "PhysReg", ",", "<NUM_LIT>", "}", ")", ";", "return"], "ground_truth": ["LiveIns", ";"], "File": "HexagonBlockRanges", "Func": "getLiveIns", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12903, "Length": 37, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "(", "(", "__a", "&"], "ground_truth": ["__b", ")", "!=", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vtst_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12904, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "-", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12905, "Length": 42, "Cover_Rate": 0.7636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RVVPadding", "="], "ground_truth": ["Padding", ";"], "File": "RISCVMachineFunctionInfo11", "Func": "setRVVPadding", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12906, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "<NUM_LIT>", ")", ")", "||", "DefAlign", "<", "<NUM_LIT>", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["DefCycle", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12907, "Length": 61, "Cover_Rate": 0.3193717277486911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ADDRESS_SPACE_SHARED", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_CONST", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_LOCAL", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Src", ")", ";", "}", "else", "{", "if", "(", "SrcAddrSpace", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "switch", "(", "DstAddrSpace", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "ADDRESS_SPACE_GLOBAL", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_SHARED", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_CONST", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_LOCAL", ":", "Opc", "=", "Subtarget", "->", "is64Bit", "("], "ground_truth": [")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "NVPTXISelDAGToDAG25", "Func": "SelectAddrSpaceCast", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12908, "Length": 169, "Cover_Rate": 0.5168195718654435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LDBase", ")", "{", "if", "(", "Elt", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "LDBase", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "LastLoadedElt", "=", "i", ";", "continue", ";", "}", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", ";", "if", "(", "!", "DAG", ".", "isConsecutiveLoad", "(", "LD", ",", "LDBase", ",", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "i", ")", ")", "return", "SDValue", "(", ")", ";", "LastLoadedElt", "=", "i", ";", "}", "if", "(", "LastLoadedElt", "==", "NumElems", "-", "<NUM_LIT>", ")", "{", "SDValue", "NewLd", "=", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "InferPtrAlignment", "(", "LDBase", "->", "getBasePtr", "(", ")", ")", ">=", "<NUM_LIT>", ")", "NewLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "NewLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "isInvariant", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ")", ";", "if", "(", "LDBase", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLd", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "NewChain", ".", "getNode", "(", ")", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLd", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "return"], "ground_truth": ["NewLd", ";"], "File": "X86ISelLowering (2)2", "Func": "EltsFromConsecutiveLoads", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12909, "Length": 324, "Cover_Rate": 0.4879518072289157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "StackSize", ";", "unsigned", "SlotSize", "=", "Subtarget", ".", "getSlotSize", "(", ")", ";", "if", "(", "(", "Offset", "&", "AlignMask", ")", "<=", "(", "StackAlignment", "-", "SlotSize", ")", ")", "{", "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")"], "ground_truth": [")", ";"], "File": "M680x0ISelLowering", "Func": "GetAlignedArgumentStackSize", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12910, "Length": 45, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind"], "ground_truth": ["==", "k_Memory", ";"], "File": "ARMAsmParser (2)", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12911, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "}", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "->", "hasType"], "ground_truth": ["(", "<STR_LIT>", ")", ")", "{"], "File": "AVRInstrInfo1", "Func": "storeRegToStackSlot", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12912, "Length": 98, "Cover_Rate": 0.47115384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_s16", "(", "int16_t", "*", "__a", ",", "int16x8_t", "__b"], "ground_truth": [",", "const", "int", "__lane", ")", "{"], "File": "arm", "Func": "neon3_vst1q_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12913, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_RENAME_LOAD_REGS", ")", "&&"], "ground_truth": ["optimize", ">=", "<NUM_LIT>", ")", ";"], "File": "falkor-tag-collision-avoidance", "Func": "gate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12914, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";", "Sch", ".", "buildSchedGraph", "(", "Sch", ".", "AA", ",", "nullptr", ","], "ground_truth": ["nullptr", ",", "nullptr", ",", "true", ")", ";"], "File": "GCNIterativeScheduler3", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12915, "Length": 47, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isShiftedMask", "(", "uint64_t", "I", ",", "uint64_t", "&", "Pos", ",", "uint64_t", "&", "Size", ")", "{", "if", "(", "!", "isShiftedMask_64", "(", "I", ")", ")", "return", "false", ";", "Size", "=", "CountPopulation_64", "(", "I", ")", ";", "Pos", "=", "CountTrailingZeros_64", "(", "I", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MipsISelLowering126", "Func": "isShiftedMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12916, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "high", "==", "<NUM_LIT>", "||", "high", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "high", ">>=", "<NUM_LIT>", ";", "if", "(", "low", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "high", ")", "+", "<NUM_LIT>", ";", "else", "if", "(", "high", "==", "<NUM_LIT>", ")", "return"], "ground_truth": ["num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ";"], "File": "rs60004", "Func": "num_insns_constant_wide", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12917, "Length": 47, "Cover_Rate": 0.31333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "operands", "[", "n", "]", ")", ")", "{", "rtx", "tem", "=", "operands", "[", "n", "]", ";", "operands", "[", "n", "]", "=", "operands", "[", "n", "+", "<NUM_LIT>"], "ground_truth": ["]", ";"], "File": "cris3", "Func": "cris_order_for_addsi3", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12918, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "G_FCMP", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "auto", "OpSize", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "OriginalResult", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "<NUM_LIT>", "||", "OpSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "<NUM_LIT>", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "<NUM_LIT>", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "<NUM_LIT>", "]", ",", "Results", "[", "<NUM_LIT>", "]", ")", ";", "}", "break", ";", "}", "}", "MI", ".", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12919, "Length": 488, "Cover_Rate": 0.6455026455026455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "assert", "(", "CC", "!=", "CallingConv"], "ground_truth": ["::", "GHC", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo63", "Func": "getThisReturnPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12920, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_u8", "(", "uint8_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vmovq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12921, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutMI", ".", "setOpcode", "(", "Opcode", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "OutMI", ".", "addOperand", "(", "LowerOperand", "(", "MO", ")", ")", ";", "}", "OutMI", ".", "addOperand", "(", "createSub", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "MI", "->"], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "Kind", ")", ")", ";"], "File": "MipsMCInstLower24", "Func": "lowerLongBranchADDiu", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12922, "Length": 81, "Cover_Rate": 0.7641509433962265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getRegBank", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64RegisterBankInfo21", "Func": "getRegBankFromRegClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12923, "Length": 111, "Cover_Rate": 0.5260663507109005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RHSReg", "=", "RHSIsReg", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ";", "bool", "RHSIsKill", "=", "RHSIsReg", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ":", "false", ";", "int8_t", "RHSImm", "=", "!", "RHSIsReg", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "assert", "(", "RHSReg", "!=", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ")", ";", "auto", "&", "B", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "RHSIsReg", ")", "B", ".", "addReg", "("], "ground_truth": ["RHSReg", ",", "getKillRegState", "(", "RHSIsKill", ")", ")", ";"], "File": "GBZ80PostRA", "Func": "expand8BitArith", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12924, "Length": 158, "Cover_Rate": 0.5374149659863946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "slots", "-", "(", "ia64_rse_slot_num", "(", "bspstore", ")", "+", "slots"], "ground_truth": [")", "/", "<NUM_LIT>", ";"], "File": "unwind-ia64", "Func": "ia64_rse_num_regs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12925, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "return", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str"], "ground_truth": ["(", ")", ")", ";"], "File": "TLCS900MCInstLower", "Func": "GetConstantPoolIndexSymbol", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12926, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "HexagonAsmParser27", "Func": "addn8_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12927, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "HSA_RUNTIME_LIB", ")", ";", "exit", "(", "<NUM_LIT>", ")", ";", "}", "DLSYM_FN", "(", "hsa_status_string", ")", "DLSYM_FN", "(", "hsa_agent_get_info", ")", "DLSYM_FN", "(", "hsa_init", ")", "DLSYM_FN", "(", "hsa_iterate_agents", ")", "DLSYM_FN", "(", "hsa_region_get_info", ")", "DLSYM_FN", "(", "hsa_queue_create", ")", "DLSYM_FN", "(", "hsa_agent_iterate_regions", ")", "DLSYM_FN", "(", "hsa_executable_destroy", ")", "DLSYM_FN", "(", "hsa_executable_create", ")", "DLSYM_FN", "(", "hsa_executable_global_variable_define", ")", "DLSYM_FN", "(", "hsa_executable_load_code_object", ")", "DLSYM_FN", "(", "hsa_executable_freeze", ")", "DLSYM_FN", "(", "hsa_signal_create", ")", "DLSYM_FN", "(", "hsa_memory_allocate", ")", "DLSYM_FN", "(", "hsa_memory_assign_agent", ")", "DLSYM_FN", "(", "hsa_memory_copy", ")", "DLSYM_FN", "(", "hsa_memory_free", ")", "DLSYM_FN", "(", "hsa_signal_destroy", ")", "DLSYM_FN", "(", "hsa_executable_get_symbol", ")"], "ground_truth": ["DLSYM_FN", "(", "hsa_executable_symbol_get_info", ")", "DLSYM_FN", "(", "hsa_signal_wait_acquire", ")", "DLSYM_FN", "(", "hsa_signal_wait_relaxed", ")", "DLSYM_FN", "(", "hsa_signal_store_relaxed", ")", "DLSYM_FN", "(", "hsa_queue_destroy", ")", "DLSYM_FN", "(", "hsa_code_object_deserialize", ")", "DLSYM_FN", "(", "hsa_queue_load_write_index_relaxed", ")", "DLSYM_FN", "(", "hsa_queue_store_write_index_relaxed", ")", "DLSYM_FN", "(", "hsa_shut_down", ")", "return", ";"], "File": "gcn-run", "Func": "init_hsa_runtime_functions", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12928, "Length": 130, "Cover_Rate": 0.7558139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")"], "ground_truth": [">>", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12929, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectVOP3Mods0Clamp0OMod", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Src", ";", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["}", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3Mods0Clamp0OMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12930, "Length": 114, "Cover_Rate": 0.991304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "Base", "="], "ground_truth": ["N", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12931, "Length": 249, "Cover_Rate": 0.7732919254658385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "FirstOperand", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "FirstOperand", ".", "isToken", "(", ")", "&&", "FirstOperand", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "InBrackets", ")", "{", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "InBrackets", "=", "true", ";", "return", "false", ";", "}", "if", "(", "FirstOperand", ".", "isToken", "(", ")", "&&", "FirstOperand", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "InBrackets", ")", "{", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "InBrackets", "=", "false", ";", "if", "(", "matchBundleOptions", "(", ")", ")", "return", "true", ";", "return", "finishBundle", "(", "IDLoc", ","], "ground_truth": ["Out", ")", ";"], "File": "HexagonAsmParser17", "Func": "MatchAndEmitInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12932, "Length": 147, "Cover_Rate": 0.5157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "selected_arch", "=", "aarch64_get_arch", "(", "ptr", "->", "x_explicit_arch", ")", ";", "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "if", "(", "opts", "->", "x_explicit_tune_core", "==", "aarch64_none", "&&", "opts", "->", "x_explicit_arch", "!=", "aarch64_no_arch", ")", "selected_tune", "=", "&", "all_cores", "[", "selected_arch"], "ground_truth": ["->", "ident", "]", ";"], "File": "aarch641", "Func": "aarch64_option_restore", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12933, "Length": 41, "Cover_Rate": 0.3504273504273504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Node", "=", "getShaderFunction", "(", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ")", ";", "Node", "[", "<STR_LIT>", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val"], "ground_truth": [")", ";"], "File": "AMDGPUPALMetadata3", "Func": "setFunctionNumUsedVgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12934, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "*", "Src0", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ";", "MachineOperand", "*", "Src1", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ";", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src0", "->", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "bool", "UseCopy", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src2", ")", "->", "isReg", "(", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "Src0Idx", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "UseCopy", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src1", "->", "isImm", "(", ")", ")", "{", "int32_t", "NewImm", ";", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{", "std", "::", "swap", "(", "Src0", ",", "Src1"], "ground_truth": [")", ";"], "File": "SIFoldOperands13", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12935, "Length": 334, "Cover_Rate": 0.4435590969455511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{"], "File": "ARM64AsmBackend1", "Func": "getFixupKindInfo", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12936, "Length": 150, "Cover_Rate": 0.7075471698113207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "MCGSites", "::", "const_iterator", "i", "(", "Sites", ".", "begin", "(", ")", ")", ",", "ie", "(", "Sites", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "delete", "*", "i"], "ground_truth": [";"], "File": "PatmosCallGraphBuilder", "Func": "~MCallGraph", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12937, "Length": 36, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "unsigned", "ClampIdx", "=", "OptionalIdx", "[", "AMDGPUOperand", "::", "ImmTyClamp", "]", ";", "unsigned", "OModIdx", "=", "OptionalIdx", "[", "AMDGPUOperand", "::", "ImmTyOMod", "]", ";", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "ClampIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "OModIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "for", "(", "unsigned", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "i", "]"], "ground_truth": [")", ".", "addRegOrImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "cvtVOP3", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12938, "Length": 111, "Cover_Rate": 0.46638655462184875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f16_p64", "(", "poly64x2_t", "__a", ")", "{", "return", "(", "float16x8_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_f16_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12939, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">"], "ground_truth": ["(", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerVASTART", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12940, "Length": 40, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ConcreteRegion", "<", "MachineLoop", ">", "::", "isLoop"], "ground_truth": ["(", ")", "const", "{"], "File": "WebAssemblyCFGSort", "Func": "isLoop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12941, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "(", "vabsq_f16", "(", "__a", ")", ">=", "vabsq_f16", "(", "__b", ")", ")", ";", "return", "(", "uint16x8_t", ")", "__builtin_neon_vcagev8hf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vcageq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12942, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "GetDefaultP2Align", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "WebAssemblyMCTargetDesc10", "Func": "GetDefaultP2Align", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12943, "Length": 67, "Cover_Rate": 0.43506493506493504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "R", "==", "Match_Success", ")", "||", "(", "R", "==", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MnemonicFail", "&&", "Result", "!=", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", ")", "{", "Result", "=", "R", ";", "ErrorInfo", "=", "EI", ";", "}", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand"], "ground_truth": [":", "{"], "File": "AMDGPUAsmParser35", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12944, "Length": 209, "Cover_Rate": 0.5710382513661202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "createAMDGPUMCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "InitAMDGPUMCSubtargetInfo", "(", "X", ",", "TT"], "ground_truth": [",", "CPU", ",", "FS", ")", ";"], "File": "AMDGPUMCTargetDesc", "Func": "createAMDGPUMCSubtargetInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12945, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BasicMCBuilder", "::", "RunBuildAfterHook", "(", "bool", "Status", ",", "MCInst", "&", "MI", ",", "uint32_t", "insn", ")", "{", "if", "(", "!", "SP", ")", "return", "Status", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "Status", "=", "SP", "->", "InitIT", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")"], "ground_truth": ["?", "Status", ":", "false", ";"], "File": "ARMDisassemblerCore", "Func": "RunBuildAfterHook", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12946, "Length": 50, "Cover_Rate": 0.7246376811594203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPostIncOperand4", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printPostIncOperand", "(", "MI", ",", "OpNo", ",", "<NUM_LIT>", ",", "O"], "ground_truth": [")", ";"], "File": "ARM64InstPrinter", "Func": "printPostIncOperand4", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12947, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI"], "ground_truth": [")", ";"], "File": "ECLairELFObjectWriter", "Func": "createECLairELFObjectWriter", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12948, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Register", "getSPReg", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVFrameLowering", "Func": "getSPReg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12949, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mSemaphore", "."], "ground_truth": ["size", "(", ")", ";"], "File": "HSAILMachineFunctionInfo", "Func": "sema_size", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12950, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cmpltps", "(", "(", "__v4sf", ")"], "ground_truth": ["__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmplt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12951, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass7", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12952, "Length": 221, "Cover_Rate": 0.5224586288416075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_sub_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ")", "{", "return", "(", "__m512d", ")", "(", "(", "__v8df", ")", "__A", "-", "(", "__v8df", ")", "__B"], "ground_truth": [")", ";"], "File": "avx512fintrin", "Func": "_mm512_sub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12953, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>ebTargetMachine", ">", "A", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>elTargetMachine", ">", "B"], "ground_truth": ["(", "getThe<ISA_LIT>64elTarget", "(", ")", ")", ";"], "File": "MipsTargetMachine10", "Func": "LLVMInitializeMipsTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12954, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ErrCode", ")", "{", "case", "Match_MissingFeature", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSuffix", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexedSImm9", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed32SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed64SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed128SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed128", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_15", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_31", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_63", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexB", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexH", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexS", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexD", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidLabel", ":", "return", "Error", "(", "Loc"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "ARM64AsmParser1", "Func": "showMatchError", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12955, "Length": 280, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "auto", "Keyword", "=", "Tok", ".", "getString", "(", ")", ";", "Keyword", "=", "StringSwitch", "<", "StringRef", ">", "(", "Keyword", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Keyword", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Keyword", ",", "Tok", ".", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Lex", "(", ")"], "ground_truth": [";"], "File": "AArch64AsmParser1", "Func": "parseKeywordOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12956, "Length": 82, "Cover_Rate": 0.7961165048543689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "AsmParser", "->", "isGFX9Plus", "(", ")", ")", "return", "isRegClass"], "ground_truth": ["(", "<STR_LIT>", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12957, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_div_round_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B"], "ground_truth": [",", "__m128h", "__C", ",", "const", "int", "__D", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_maskz_div_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12958, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "if", "(", "mode", "==", "TImode", ")", "split_double_mode", "(", "mode", ",", "&", "operand", ",", "<NUM_LIT>", ",", "&", "parts", "[", "<NUM_LIT>", "]", ",", "&", "parts", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "==", "XFmode", "||", "mode", "==", "TFmode", ")", "{", "machine_mode", "upper_mode", "=", "mode", "==", "XFmode", "?", "SImode", ":", "DImode", ";", "if", "(", "REG_P", "(", "operand", ")", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "upper_mode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "offsettable_memref_p", "(", "operand", ")", ")", "{", "operand", "=", "adjust_address", "(", "operand", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "operand", ";", "parts", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operand", ",", "upper_mode", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "operand", ")", "==", "CONST_DOUBLE", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "operand", ")", ";", "real_to_target", "(", "l", ",", "&", "r", ",", "mode", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "<NUM_LIT>", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "(", "l", "[", "<NUM_LIT>", "]", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", "+", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ",", "DImode", ")", ";", "else", "parts", "[", "<NUM_LIT>", "]", "=", "immed_double_const", "(", "l", "[", "<NUM_LIT>", "]", ",", "l", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "upper_mode", "==", "SImode", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "else", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "<NUM_LIT>", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "(", "l", "[", "<NUM_LIT>", "]", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", "+", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ",", "DImode", ")", ";", "else", "parts", "[", "<NUM_LIT>", "]", "=", "immed_double_const", "(", "l", "[", "<NUM_LIT>", "]", ",", "l", "[", "<NUM_LIT>", "]"], "ground_truth": [",", "DImode", ")", ";"], "File": "i3864", "Func": "ix86_split_to_parts", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12959, "Length": 359, "Cover_Rate": 0.40201567749160133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "+", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "AVRDisassembler13", "Func": "DecodeLD8RegisterClass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12960, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arm_address_offset_is_imm", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem", ",", "addr", ";", "extract_insn_cached", "(", "insn", ")", ";", "if", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "mem", "=", "recog_data", ".", "operand"], "ground_truth": ["[", "<NUM_LIT>", "]", ";"], "File": "arm", "Func": "arm_address_offset_is_imm", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12961, "Length": 42, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "(", ")", "const", "{", "return", "SRetReturnReg"], "ground_truth": [";"], "File": "AAPMachineFunctionInfo", "Func": "getSRetReturnReg", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12962, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pmaxsw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "_mm_max_pi16", "(", "__A", ","], "ground_truth": ["__B", ")", ";"], "File": "xmmintrin", "Func": "_m_pmaxsw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12963, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mpyi", "("], "ground_truth": ["Imm8s", "x", ")", "{"], "File": "disassembler", "Func": "mpyi", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12964, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasTBM", "(", ")", "&&", "!", "(", "Subtarget", ".", "hasBMI", "(", ")", "&&", "Subtarget", ".", "hasFastBEXTR", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isShiftedMask_64", "(", "Mask", ")", ")", "return", "true", ";", "unsigned", "ShiftAmt", "=", "Shift", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "AMShiftAmt", "=", "countTrailingZeros", "(", "Mask", ")", ";", "if", "(", "AMShiftAmt", "<=", "<NUM_LIT>", "||", "AMShiftAmt", ">", "<NUM_LIT>", ")", "return", "true", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewSRLAmt", ")", ";", "SDValue", "NewMask", "=", "DAG", ".", "getConstant", "(", "Mask", ">>", "AMShiftAmt", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSRL", ",", "NewMask", ")", ";", "SDValue", "NewSHLAmt", "=", "DAG", ".", "getConstant", "(", "AMShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSHL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewAnd", ",", "NewSHLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSRLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSRL", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewMask", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewAnd", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSHLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSHL", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewSHL", ")", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "AMShiftAmt", ";", "AM", ".", "IndexReg", "=", "NewAnd", ";", "return", "false"], "ground_truth": [";"], "File": "X86ISelDAGToDAG (2)1", "Func": "foldMaskedShiftToBEXTR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12965, "Length": 264, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "if", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "Offset", "+=", "CFI", "->", "getVarArgsSaveSize", "(", ")", "+", "CFI", "->", "getCalleeSaveAreaSize", "(", ")", ";", "}", "else", "if", "(", "RI", "->", "hasStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", ")", ";", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "FrameReg", "=", "hasBP", "(", "MF", ")", "?", "getBPReg"], "ground_truth": ["(", "STI", ")", ":", "<STR_LIT>", ";"], "File": "CSKYFrameLowering1", "Func": "getFrameIndexReference", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12966, "Length": 150, "Cover_Rate": 0.46439628482972134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SGPRPressureSets", ".", "test", "(", "Idx", ")", "&&", "VGPRPressureSets", ".", "test", "(", "Idx", ")", ")", "{", "return", "VSLimit", ";", "}", "if", "(", "SGPRPressureSets", ".", "test", "(", "Idx", ")", ")", "return", "SGPRLimit", ";", "return", "VGPRLimit"], "ground_truth": [";"], "File": "SIRegisterInfo69", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12967, "Length": 36, "Cover_Rate": 0.34951456310679613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWinCOFFStreamer", "::"], "ground_truth": ["emitARM64WinCFITrapFrame", "(", ")", "{"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFITrapFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12968, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "first_reg", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "("], "ground_truth": ["save_reg_p", "(", "first_reg", ")", ")", "break", ";"], "File": "rs6000-logue", "Func": "first_fp_reg_to_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12969, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EffBits", "<=", "<NUM_LIT>", ")", "ExtendOp", "=", "<STR_LIT>", ";", "}", "}", "CmpVT", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "CmpVT", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "CmpVT", ",", "Op1", ")", ";", "}", "}", "if", "(", "CmpVT", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", "&&", "!", "is<ISA_LIT>CCSigned", "(", "<ISA_LIT>CC", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getAPIntValue", "(", ")", ".", "getActiveBits", "(", ")", "<=", "<NUM_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Op0", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "CmpVT", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op1", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "CmpVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs"], "ground_truth": [",", "Op0", ",", "Op1", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12970, "Length": 174, "Cover_Rate": 0.30103806228373703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hadd_ps", "(", "__m128", "__X"], "ground_truth": [",", "__m128", "__Y", ")", "{"], "File": "pmmintrin", "Func": "_mm_hadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12971, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "static", "const", "MCPhysReg", "RegList1", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "RegList2", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "RegList2", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "HexagonISelLowering (2)", "Func": "CC_Hexagon64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12972, "Length": 139, "Cover_Rate": 0.7722222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "case", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT"], "ground_truth": [")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "<STR_LIT>", ":", "break", ";"], "File": "AMDGPUISelLowering102", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12973, "Length": 307, "Cover_Rate": 0.8647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "REAL_VALUE_TYPE", "*", "rv", ";", "long", "val", ";", "rv", "=", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "rv", ","], "ground_truth": ["val", ")", ";"], "File": "nds32-predicates", "Func": "nds32_const_double_range_ok_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12974, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int"], "ground_truth": ["FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "File": "RISCVInstrInfo17", "Func": "storeRegToStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12975, "Length": 35, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "OffsetImm", ")", ";", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARM64AsmParser", "Func": "isMemoryIndexedSImm9", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12976, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Compare", "=", "nullptr", ";", "Register", "Flag", ";", "MachineIRBuilder", "Builder", "(", "MI", ")", ";", "MachineInstr", "*", "Load", ";", "Register", "LHS", ";", "if", "(", "!", "Compare", "&&", "mi_match", "(", "CondReg", ",", "MRI", ",", "m_CMPTermZ", "(", "LHS", ",", "Flag", ")", ")", ")", "Compare", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "LHS", "}", ")", ";", "int64_t", "RHSConst", ";", "if", "(", "!", "Compare", "&&", "mi_match", "(", "CondReg", ",", "MRI", ",", "m_CMPTermImm", "(", "LHS", ",", "RHSConst", ",", "Flag", ")", ")", ")", "Compare", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "LHS", ",", "RHSConst", "}", ")", ";", "MachineOperand", "Addr", "=", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "Compare", "&&", "mi_match", "(", "CondReg", ",", "MRI", ",", "m_CMPTermAbs", "(", "LHS", ",", "Addr", ",", "Flag", ",", "Load", ",", "AA", ")", ")", ")", "Compare", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "LHS", "}", ")", ".", "add", "(", "Addr", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "Register", "Idx", ";", "if", "(", "!", "Compare", "&&", "mi_match", "(", "CondReg", ",", "MRI", ",", "m_CMPTermIdx", "(", "LHS", ",", "Addr", ",", "Idx", ",", "Flag", ",", "Load", ",", "AA", ")", ")", ")", "{", "Compare", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "LHS", "}", ")", ".", "add", "(", "Addr", ")", ".", "addUse", "(", "Idx", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "}", "Register", "RegAddr", ";", "if", "(", "!", "Compare", "&&", "mi_match", "(", "CondReg", ",", "MRI", ",", "m_CMPTermIndir", "(", "LHS", ",", "RegAddr", ",", "Idx", ",", "Flag", ",", "Load", ",", "AA", ")", ")", ")", "{", "Compare", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "LHS", ",", "RegAddr", ",", "Idx", "}", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "}", "Register", "RHS", ";", "if", "(", "!", "Compare", "&&", "mi_match", "(", "CondReg", ",", "MRI", ",", "m_CMPTermImag8", "(", "LHS", ",", "RHS", ",", "Flag", ")", ")", ")", "Compare", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S1", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "Compare", ")", "{", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Compare", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "assert", "(", "Flag", "!="], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MOSInstructionSelector", "Func": "selectBrCondImm", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12977, "Length": 373, "Cover_Rate": 0.6520979020979021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>CFGStructurizer", "::", "getContinueZeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AMDILCFGStructurizer10", "Func": "getContinueZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12978, "Length": 23, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "Variant", ";", "if", "(", "isNonConstantExpr", "(", "ImmWithLSL", ".", "Val", ",", "Variant", ")", ")", "{", "return", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_LO12", "||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_LO12", "||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_LO12_NC", "||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_LO12", "||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_LO12_NC"], "ground_truth": ["||", "Variant", "==", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TLSDESC_LO12", ";"], "File": "AArch64AsmParser13", "Func": "isAddSubImmLSL0", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12979, "Length": 54, "Cover_Rate": 0.46956521739130436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Filler", "::", "insertDefsUses", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "RegDefs", ",", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "RegUses", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->"], "ground_truth": ["getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "DelaySlotFiller17", "Func": "insertDefsUses", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12980, "Length": 52, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ","], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "BPFDisassembler", "Func": "createBPFDisassembler", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12981, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vmul_lanev2sf", "("], "ground_truth": ["__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vmul_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12982, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalAddressSDNode", "*", "GN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GN", "->", "getGlobal", "(", ")", ";", "unsigned", "Alignment", "=", "GV", "->", "getAlignment", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "GV", "->", "isWeakForLinker", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "SDValue", "PoolAddr", ";", "PoolAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "GlobalAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "PoolAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "true", ",", "true", ",", "<NUM_LIT>", ")", ";", "if", "(", "GN", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GlobalAddr", ",", "DAG", ".", "getConstant", "(", "GN", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ")", ";", "return", "GlobalAddr", ";", "}", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "{", "const", "PointerType", "*", "GVPtrTy", "=", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "GVPtrTy", "->", "getElementType", "(", ")", "->", "isSized", "(", ")", ")", "{", "Alignment", "=", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "GVPtrTy", "->", "getElementType", "(", ")", ")", ";", "}", "else", "{", "Alignment", "=", "<NUM_LIT>", ";", "}", "}", "unsigned", "char", "HiFixup", ",", "LoFixup", ";", "bool", "UseGOT", "=", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "if", "(", "UseGOT", ")", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "Alignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "}", "SDValue", "GlobalRef", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "HiFixup", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "LoFixup", ")", ",", "DAG", ".", "getConstant", "(", "Alignment", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "UseGOT", ")", "{", "GlobalRef", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GlobalRef", ")", ";", "}", "if", "(", "GN", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT"], "ground_truth": [",", "GlobalRef", ",", "DAG", ".", "getConstant", "(", "GN", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ")", ";"], "File": "AArch64ISelLowering123", "Func": "LowerGlobalAddressELFSmall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12983, "Length": 453, "Cover_Rate": 0.9114688128772636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "unsigned", "Bit", "=", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "Bit", ";", "Bit", "++", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "e", "=", "(", "isTwoAddr", "?", "<STR_LIT>", "+", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "e", "&&", "MI", ".", "getOperand", "(", "e", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "e", ")", ".", "getReg", "(", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "unsigned", "Bit", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."], "ground_truth": ["getOperand", "(", "i", ")", ";"], "File": "X86MCCodeEmitter (2)", "Func": "DetermineREXPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12984, "Length": 311, "Cover_Rate": 0.47049924357034795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "JT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "<STR_LIT>", "("], "ground_truth": ["OpFlag", ")", ")", "{"], "File": "M68kISelLowering", "Func": "LowerJumpTable", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12985, "Length": 59, "Cover_Rate": 0.3710691823899371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VecVT", "=", "Vec", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "MVT", "ExtVecVT", "=", "(", "VecVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MVT", "ExtEltVT", "=", "(", "VecVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "ExtOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVecVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVecVT", ",", "Vec", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtEltVT", ",", "Elt", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "ExtOp", ")", ";", "}", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "EltInVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Elt", ")", ";", "unsigned", "NumElems", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", ")", "{", "if", "(", "IdxVal", ")", "EltInVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "EltInVec", ",", "DAG", ".", "getConstant", "(", "IdxVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "EltInVec", ";", "}", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Vec", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering181", "Func": "InsertBitToMaskVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12986, "Length": 276, "Cover_Rate": 0.5267175572519084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "<ISA_LIT>TargetLowering", "*", "PTLI", "=", "TM", ".", "getTargetLowering", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "const", "std", "::", "string", "FuncName", "=", "Func", "->", "getName", "(", ")", ";", "const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getTempdataLabel", "(", "FuncName", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "unsigned", "opcode", "=", "(", "SrcReg", "==", "<STR_LIT>", ")"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PIC16InstrInfo2", "Func": "storeRegToStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12987, "Length": 193, "Cover_Rate": 0.7255639097744361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "G", ".", "Blocks"], "ground_truth": [".", "size", "(", ")", ";"], "File": "PatmosFunctionSplitter1", "Func": "size", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12988, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "const", "ConstantExpr", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "CV", ")", ";", "if", "(", "!", "CE", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "CE", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Constant", "*", "C", "=", "ConstantFoldConstant", "(", "CE", ",", "getDataLayout", "(", ")", ")", ")", "if", "(", "C", "&&", "C", "!=", "CE", ")", "return", "lowerConstantForGV", "(", "C", ",", "ProcessingGeneric", ")", ";", "{", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "<STR_LIT>", ";", "CE", "->", "printAsOperand", "(", "OS", ",", "false", ",", "!", "MF", "?", "nullptr", ":", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "report_fatal_error", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "case", "Instruction", "::", "AddrSpaceCast", ":", "{", "PointerType", "*", "DstTy", "=", "cast", "<", "PointerType", ">", "(", "CE", "->", "getType", "(", ")", ")", ";", "if", "(", "DstTy", "->", "getAddressSpace", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "lowerConstantForGV", "(", "cast", "<", "const", "Constant", ">", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "true", ")", ";", "}", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "<STR_LIT>", ";", "CE", "->", "printAsOperand", "(", "OS", ",", "false", ",", "!", "MF", "?", "nullptr", ":", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "report_fatal_error", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "APInt", "OffsetAI", "(", "DL", ".", "getPointerTypeSizeInBits", "(", "CE", "->", "getType", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "cast", "<", "GEPOperator", ">", "(", "CE", ")", "->", "accumulateConstantOffset", "(", "DL", ",", "OffsetAI", ")", ";", "const", "MCExpr", "*", "Base", "=", "lowerConstantForGV", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ProcessingGeneric", ")", ";", "if", "(", "!", "OffsetAI", ")", "return", "Base", ";", "int64_t", "Offset", "=", "OffsetAI", ".", "getSExtValue", "(", ")", ";", "return", "MCBinaryExpr", "::", "createAdd", "(", "Base", ",", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}", "case", "Instruction", "::", "Trunc", ":", "LLVM_FALLTHROUGH", ";", "case", "Instruction", "::", "BitCast", ":", "return", "lowerConstantForGV", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ProcessingGeneric", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "("], "ground_truth": [")", ";"], "File": "NVPTXAsmPrinter2", "Func": "lowerConstantForGV", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12989, "Length": 363, "Cover_Rate": 0.4959016393442623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "*", "A", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "makeRelocationInfo", "(", "MRE", ",", "FixupOffset", ",", "Index", ","], "ground_truth": ["IsPCRel", ",", "Log2Size", ",", "false", ",", "Type", ")", ";"], "File": "PPCMachObjectWriter", "Func": "RecordPPCRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12990, "Length": 111, "Cover_Rate": 0.3016304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSLDM", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPREL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ")", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsMCCodeEmitter10", "Func": "getMachineOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12991, "Length": 132, "Cover_Rate": 0.3196125907990315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CopyReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "Cond", ".", "getReg", "(", ")", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LIS"], "ground_truth": [")", "{"], "File": "SILowerControlFlow23", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12992, "Length": 230, "Cover_Rate": 0.5010893246187363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_gather_offset", "(", "float16_t", "const", "*"], "ground_truth": ["__base", ",", "uint16x8_t", "__offset", ")", "{"], "File": "arm", "Func": "mve___arm_vldrhq_gather_offset", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12993, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "isCPLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{", "MachineMemOperand", "*", "MMO", "=", "N", "->", "getMemOperand", "(", ")", ";", "if", "(", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ","], "ground_truth": ["<STR_LIT>", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG13", "Func": "isCPLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12994, "Length": 36, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "if", "(", "IsProlog", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "LiveRegs", ".", "removeReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "if", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "LiveRegs", ".", "removeReg", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", ";", "}", "else", "{", "LiveRegs", ".", "init", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "("], "ground_truth": ["MBB", ")", ";"], "File": "SIFrameLowering1", "Func": "buildScratchExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12995, "Length": 80, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "E", "=", "Obj", ".", "takeError", "(", ")", ")", "return", "std", "::", "move", "(", "E", ")", ";", "std", "::", "unique_ptr", "<", "HSACodeObject", ">", "Ret", "(", "new", "HSACodeObject", "(", "std", "::", "move", "(", "*", "Obj"], "ground_truth": [")", ")", ")", ";"], "File": "CodeObject", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12996, "Length": 40, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "Options", ".", "MCOptions", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "TT", ",", "CM", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "LittleEndian", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO"], "ground_truth": ["(", ")", ")", "{"], "File": "AArch64TargetMachine62", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12997, "Length": 123, "Cover_Rate": 0.7735849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4v4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";", "return", "__rv"], "ground_truth": [".", "__i", ";"], "File": "arm", "Func": "neon_vld4q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12998, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "legitimate_small_data_address_p", "(", "addr", ")", ")", "return", "false", ";", "if", "(", "!", "short_p", "||", "size", "==", "<NUM_LIT>", ")", "return", "true", ";", "align", "=", "get_symbol_alignment", "(", "addr", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "mask", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "mask", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "arc8", "Func": "compact_sda_memory_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12999, "Length": 100, "Cover_Rate": 0.6535947712418301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emit_prolog", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "prologueString", ";", "raw_svector_ostream", "OS", "(", "prologueString", ")", ";", "bool", "smallStack", "=", "<ISA_LIT>InstrInfo", "::", "check_sconst_fits", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";", "OS", "<<", "<STR_LIT>", ";", "if", "(", "smallStack", ")", "{", "OS", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "}", "else", "{", "OS", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "if", "(", "!", "smallStack", ")", "{", "OS", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "TMS320C64XAsmPrinter", "Func": "emit_prolog", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13000, "Length": 135, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "uint8_t", ">", "(", "Data", "[", "Offset", "+", "Idx", "]", ")", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "static_cast", "<", "uint64_t", ">", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!="], "ground_truth": ["NumBytes", ";", "++", "i", ")", "{"], "File": "M88kMCAsmBackend", "Func": "applyFixup", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13001, "Length": 85, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "<ISA_LIT>CallGraphBuilder", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "<ISA_LIT>StackCacheAnalysisInfo", ">", "(", ")", ";", "PMLModuleExportPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "PatmosExport", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13002, "Length": 25, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std"], "ground_truth": ["::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering101", "Func": "getRegForInlineAsmConstraint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13003, "Length": 59, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_gatherpfqpd", "(", "mask", ",", "(", "__v8di", ")", "index", ",", "(", "long", "long", "const", "*", ")", "addr"], "ground_truth": [",", "scale", ",", "hint", ")", ";"], "File": "avx512pfintrin4", "Func": "_mm512_mask_prefetch_i64gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13004, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "Input", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", ")", "ShuffleMask", "[", "CorrectElems", "&", "<NUM_LIT>", "]", "=", "Elems", "&", "<NUM_LIT>", ";", "else", "ShuffleMask", "[", "(", "CorrectElems", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", "]", "=", "(", "Elems", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "CorrectElems", "=", "CorrectElems", ">>", "<NUM_LIT>", ";", "Elems", "=", "Elems", ">>", "<NUM_LIT>", ";", "}", "SDValue", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "Input", ".", "getValueType", "(", ")", ",", "dl", ",", "Input", ",", "DAG", ".", "getUNDEF", "(", "Input", ".", "getValueType", "(", ")", ")", ",", "ShuffleMask", ")", ";", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "Shuffle", ")", ";", "return", "BV"], "ground_truth": [";"], "File": "PPCISelLowering (2)7", "Func": "addShuffleForVecExtend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13005, "Length": 162, "Cover_Rate": 0.8393782383419689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_getmant_round_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "_MM_MANTISSA_NORM_ENUM"], "ground_truth": ["__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_getmant_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13006, "Length": 32, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chain", ";", "SDValue", "V", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", ";", "V", ".", "hasOneUse", "(", ")", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "continue", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "!", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "Chain", ".", "push_back", "(", "V", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", "||", "!", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "Chain", ".", "push_back", "(", "V", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "V", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", "&&", "V", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "CombineOp", "=", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", "||", "!", "V", "->", "isOnlyUserOf", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "Chain", ".", "push_back", "(", "V", ")", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "do", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "CombineOp", ")"], "ground_truth": ["break", ";"], "File": "X86ISelLowering200", "Func": "combineRedundantDWordShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13007, "Length": 352, "Cover_Rate": 0.4835164835164835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "parse_field", "(", "const", "std", "::", "string", "&", "field", ")", "{", "const", "char", "*", "rest", "=", "strchr", "(", "field", ".", "c_str", "(", ")", ",", "':'", ")", ";", "if", "(", "rest", "==", "NULL", ")", "return", "-", "<NUM_LIT>", ";", "char", "*", "after", ";", "unsigned", "fint", "=", "strtol", "(", "rest", "+", "<NUM_LIT>", ",", "&", "after", ",", "<NUM_LIT>", ")", ";", "if", "(", "after", "==", "rest", "+", "<NUM_LIT>", ")"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "driver-aarch641", "Func": "parse_field", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13008, "Length": 69, "Cover_Rate": 0.9452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "break", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "getHasAlu32", "(", ")", "?", "CC_<ISA_LIT>32", ":", "CC_<ISA_LIT>64", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "<STR_LIT>", "SimpleTy", "=", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "switch", "(", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "(", ")", "<<", "'\\n'", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Register", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "SimpleTy", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")"], "ground_truth": [",", "VReg", ")", ";"], "File": "BPFISelLowering1", "Func": "LowerFormalArguments", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13009, "Length": 232, "Cover_Rate": 0.5167037861915368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "<STR_LIT>", ")", ";", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "InFP128", ",", "<NUM_LIT>", ")", ",", "Hi64", ",", "SubRegEven", ")", ";", "InFP128", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "InFP128", ",", "<NUM_LIT>", ")", ",", "Lo64", ",", "SubRegOdd", ")", ";", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", "=", "{", "SDValue", "(", "Hi64", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo64", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "OutChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["dl", ",", "<STR_LIT>", ",", "OutChains", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerF128Load", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13010, "Length": 115, "Cover_Rate": 0.3116531165311653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInverseCondCode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "AArch64InstPrinter", "Func": "printInverseCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13011, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSetMsa", "(", ")", "{", "OS", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetMsa", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13012, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile"], "ground_truth": ["(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13013, "Length": 91, "Cover_Rate": 0.8053097345132744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameIndex", "=", "off"], "ground_truth": [";"], "File": "ARCMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13014, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "Pred", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "CCValid", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "STI", ".", "hasLoadStoreOnCond2", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "{", "Opc", "=", "<STR_LIT>", ";", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")"], "ground_truth": [".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ";"], "File": "SystemZInstrInfo26", "Func": "insertSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13015, "Length": 198, "Cover_Rate": 0.9383886255924171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "const", "uint32_t", "*", "Mask", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getTLSCallPreservedMask", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";"], "File": "AArch64ISelLowering108", "Func": "LowerDarwinGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13016, "Length": 101, "Cover_Rate": 0.3447098976109215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseRegTypeList", "(", "Signature", "->", "Params", ")", ")", "return", "true", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "TOut", ".", "emitEventType", "(", "WasmSym", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "CurrentState", "!=", "FunctionStart", ")", "return", "error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Locals", ";", "if", "(", "parseRegTypeList", "(", "Locals", ")", ")", "return", "true", ";", "TOut", ".", "emitLocal", "(", "Locals", ")", ";", "CurrentState", "=", "FunctionLocals", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "CheckDataSection", "(", ")", ")", "return", "true", ";", "int64_t", "V", ";", "if", "(", "Parser", ".", "parseAbsoluteExpression", "(", "V", ")", ")", "return", "error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "Out", ".", "EmitIntValue", "(", "static_cast", "<", "uint64_t", ">", "(", "V", ")", ",", "<NUM_LIT>", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "CheckDataSection", "(", ")", ")", "return", "true", ";", "std", "::", "string", "S", ";", "if", "(", "Parser", ".", "parseEscapedString", "(", "S", ")", ")", "return", "error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "Out", ".", "EmitBytes", "(", "StringRef", "(", "S", ".", "c_str", "(", ")", ",", "S", ".", "length", "(", ")", "+", "<NUM_LIT>", ")", ")", ";", "return", "expect", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "WebAssemblyAsmParser18", "Func": "ParseDirective", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13017, "Length": 279, "Cover_Rate": 0.3951841359773371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "("], "ground_truth": ["ReturnAddrIndex", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13018, "Length": 37, "Cover_Rate": 0.30327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CompareOps", "[", "]", "=", "{", "LHS"], "ground_truth": [",", "RHS", "}", ";"], "File": "FISCISelDAGToDAG", "Func": "SelectCompare", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13019, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr"], "ground_truth": ["(", "getMemDisp", "(", ")", ")", ")", ";"], "File": "X86AsmParser101", "Func": "addAbsMemOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13020, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "<ISA_LIT>BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ","], "ground_truth": ["TRI", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13021, "Length": 144, "Cover_Rate": 0.6889952153110048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxaq_s16", "(", "uint16x8_t", "__a", ",", "int16x8_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vmaxaq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13022, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableMultipleCopyHints", "(", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo17", "Func": "enableMultipleCopyHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13023, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpeq", "(", "exp", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "vmx2spu", "Func": "vec_all_numeric", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13024, "Length": 25, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "loc", "!=", "UNKNOWN_LOCATION", ")", "error_at", "(", "loc", ",", "<STR_LIT>", "<STR_LIT>", ",", "avr_addrspace", "[", "as", "]", ".", "name", ",", "<NUM_LIT>", "*", "avr_n_flash", ")", ";", "return", "false"], "ground_truth": [";"], "File": "avr", "Func": "avr_addr_space_supported_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13025, "Length": 28, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MutationList", "::", "iterator", "it", "=", "Mutations", ".", "begin", "(", ")", ",", "ie", "=", "Mutations", ".", "end", "(", ")", ";", "it", "!=", "ie", ";", "it", "++"], "ground_truth": [")", "{"], "File": "PatmosPostRAScheduler", "Func": "~ScheduleDAGPostRA", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13026, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ","], "ground_truth": ["STI", ")", ";"], "File": "M88kMCTargetDesc", "Func": "createM88kObjectTargetStreamer", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13027, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "To", "<<", "<STR_LIT>", ";", "for", "(", "int", "x", "=", "<NUM_LIT>", ";", "x", "<=", "<NUM_LIT>", ";", "++", "x", ")", "{", "AtI", "[", "<NUM_LIT>", "*", "x", "-", "<NUM_LIT>", "]", "=", "BUILD_SLLi", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "d", "=", "(", "Fn", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "*", "x", ")", ")", "&", "<NUM_LIT>", ";", "AtI", "[", "<NUM_LIT>", "*", "x", "]", "=", "BUILD_ORi", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "d", ")", ";", "}", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_JMP", "(", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AlphaJITInfo4", "Func": "EmitBranchToAt", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13028, "Length": 95, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "OR1KMCTargetDesc", "Func": "createOR1KMCRegisterInfo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13029, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "const", "DataLayout", "*", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF"], "ground_truth": [")", ";"], "File": "AArch64FrameLowering92", "Func": "emitCalleeSavedFrameMoves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13030, "Length": 120, "Cover_Rate": 0.41522491349480967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering15", "Func": "LowerCCCCallTo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13031, "Length": 277, "Cover_Rate": 0.3578811369509044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntID", "=", "<STR_LIT>", ";", "break", ";", "case", "RecurrenceDescriptor", "::", "RK_FloatAdd", ":", "IntID", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "IntID", "==", "<STR_LIT>", ")", "return", "nullptr", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Function", "*", "Intrinsic", "=", "<STR_LIT>", "(", "M", ",", "IntID", ",", "Src", "->"], "ground_truth": ["getType", "(", ")", ")", ";"], "File": "AArch64TargetTransformInfo45", "Func": "getOrderedReductionIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13032, "Length": 62, "Cover_Rate": 0.33879781420765026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "DSPInst", ",", "Args", ")", ";", "ReplaceAllUsersOfWith", "(", "I", ",", "Call", ")", ";", "InstsToRemove", ".", "push_back", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "Call", ")", ";", "TruncTysMap", "[", "Call", "]", "=", "OrigTy", ";", "}", ";", "auto", "InsertZExt", "=", "[", "&", "]", "(", "Value", "*", "V", ",", "Instruction", "*", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "Builder", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "auto", "*", "ZExt", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateZExt", "(", "V", ",", "ExtTy", ")", ")", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "ZExt", "->", "moveBefore", "(", "InsertPt", ")", ";", "else", "ZExt", "->", "moveAfter", "(", "InsertPt", ")", ";", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", ")", ";", "NewInsts", ".", "insert", "(", "ZExt", ")", ";", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "("], "ground_truth": ["I", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13033, "Length": 502, "Cover_Rate": 0.394344069128044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB"], "ground_truth": [")", ";"], "File": "Cpu0ISelLowering", "Func": "emitAtomicCmpSwap", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13034, "Length": 234, "Cover_Rate": 0.484472049689441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "isN64", "(", ")"], "ground_truth": ["?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ")", ";"], "File": "MipsISelLowering62", "Func": "lowerFRAMEADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13035, "Length": 41, "Cover_Rate": 0.37272727272727274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_checking_assert", "(", "n_extra_regs", "<=", "MAX_EXTRA_REGS", ")", ";", "gcc_assert", "(", "stub", "<", "XLOGUE_STUB_COUNT", ")", ";", "gcc_assert", "(", "crtl", "->", "stack_realign_finalized", ")", ";", "return", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "get_stub_name", "(", "stub"], "ground_truth": [",", "n_extra_regs", ")", ")", ";"], "File": "i386-features", "Func": "get_stub_rtx", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13036, "Length": 34, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalBaseReg", "=", "Reg"], "ground_truth": [";"], "File": "X86MachineFunctionInfo (2)", "Func": "setGlobalBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13037, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemDisp12", "(", "MemoryKind", "MemKind", ",", "RegisterKind", "RegKind", ")", "const", "{", "return", "isMem", "(", "MemKind", ",", "RegKind", ")", "&&", "inRange", "(", "Mem"], "ground_truth": [".", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";"], "File": "SystemZAsmParser15", "Func": "isMemDisp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13038, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "<NUM_LIT>", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "<STR_LIT>", "ShiftTy", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "PrevOp", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "int", "ShiftReg", "=", "<NUM_LIT>", ";", "if", "(", "ShiftTy", "==", "<STR_LIT>", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">"], "ground_truth": ["(", "ShiftExpr", ")", ";"], "File": "ARMAsmParser67", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13039, "Length": 273, "Cover_Rate": 0.4706896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "<STR_LIT>", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Mask", ",", "Type", "*", "FromTy", ",", "Type", "*", "ToTy", ")", "const", "->", "Value", "*", "{", "assert", "(", "isa", "<", "VectorType", ">", "(", "Mask", "->", "getType", "(", ")", ")", ")", ";", "Type", "*", "FromSTy", "=", "FromTy", "->", "getScalarType", "(", ")", ";", "Type", "*", "ToSTy", "=", "ToTy", "->", "getScalarType", "(", ")", ";", "if", "(", "FromSTy", "==", "ToSTy", ")", "return", "Mask", ";", "int", "FromSize", "=", "getSizeOf", "(", "FromSTy", ")", ";", "int", "ToSize", "=", "getSizeOf", "(", "ToSTy", ")", ";", "assert", "(", "FromSize", "%", "ToSize", "==", "<NUM_LIT>", "||", "ToSize", "%", "FromSize", "==", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "HexagonVectorCombine", "Func": "rescale", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13040, "Length": 101, "Cover_Rate": 0.45495495495495497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringMap", "<", "int", ">", "map", ";", "for", "(", "auto", "Name", ":", "a", ")", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "Name"], "ground_truth": [",", "map", ".", "size", "(", ")", ")", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "createIndexMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13041, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_bf16_u64", "(", "uint64x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vreinterpretq_bf16_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13042, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitLoweredSelect", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "Z80oldISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13043, "Length": 33, "Cover_Rate": 0.4714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "GEN_INT", "(", "val", "&", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "mode", "==", "SImode", ")", "emit_insn", "(", "gen_insv_immsi", "(", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_insv_immdi", "(", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "mask", "=", "<NUM_LIT>", ";", "zero_match", "=", "(", "(", "val", "&", "mask", ")", "==", "<NUM_LIT>", ")", "+", "(", "(", "val", "&", "(", "mask", "<<", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "+", "(", "(", "val", "&", "(", "mask", "<<", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "+", "(", "(", "val", "&", "(", "mask", "<<", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "one_match", "=", "(", "(", "~", "val", "&", "mask", ")", "==", "<NUM_LIT>", ")", "+", "(", "(", "~", "val", "&", "(", "mask", "<<", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "+", "(", "(", "~", "val", "&", "(", "mask", "<<", "<NUM_LIT>", ")", ")", "=="], "ground_truth": ["<NUM_LIT>", ")", "+", "(", "(", "~", "val", "&", "(", "mask", "<<", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";"], "File": "aarch643", "Func": "aarch64_internal_mov_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13044, "Length": 191, "Cover_Rate": 0.3136288998357964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CapSize", "==", "(", "getContext", "(", ")", ".", "getTargetTriple", "(", ")", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "RISCVELFStreamer8", "Func": "emitCheriIntcap", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13045, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshrq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__imm"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshrq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13046, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_X32_P", "(", "ix86_isa_flags", ")", ")", "return", "<STR_LIT>", ";", "else", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "i386", "Func": "ix86_get_multilib_abi_name", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13047, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "V", ")", ";", "continue", ";", "}", "MVT", "OpVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "OpVT", ")", ";", "assert", "(", "useRVVForFixedLengthVectorVT", "(", "OpVT", ")", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "convertToScalableVector", "(", "ContainerVT", ",", "V", ",", "DAG", ",", "Subtarget", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isFixedLengthVector", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDOpc", ",", "DL", ",", "VT", ","], "ground_truth": ["Ops", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "RISCVISelLowering33", "Func": "lowerVPOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13048, "Length": 83, "Cover_Rate": 0.37727272727272726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGeneration", "(", ")", ">="], "ground_truth": ["<ISA_LIT>Subtarget", "::", "GFX9", ";"], "File": "AMDGPUSubtarget", "Func": "hasMin3Max3_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13049, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op"], "ground_truth": [".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "NyuziISelLowering", "Func": "LowerCTTZ_ZERO_UNDEF", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13050, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSIMDType10Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "RawVal", "=", "MI", "->", "getOperand", "(", "OpNo", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "AArch64InstPrinter (2)", "Func": "printSIMDType10Operand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13051, "Length": 37, "Cover_Rate": 0.6491228070175439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "SIAnnotateControlFlow21", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13052, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalAddressSDNode", "*", "GSDN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "DebugLoc", "DL", "=", "GSDN", "->", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSDN", "->", "getGlobal", "(", ")", ";", "if", "(", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "GSDN", "->", "getOffset", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "GA", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "isPIC", "=", "GetLabelAccessInfo", "(", "DAG", ".", "getTarget", "(", ")", ",", "MOHiFlag", ",", "MOLoFlag", ",", "GV", ")", ";", "SDValue", "GAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "GSDN", "->", "getOffset", "(", ")", ",", "MOHiFlag", ")", ";", "SDValue", "GALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "GSDN", "->", "getOffset", "(", ")", ",", "MOLoFlag", ")", ";", "SDValue", "Ptr", "=", "LowerLabelRef", "(", "GAHi", ",", "GALo", ",", "isPIC", ",", "DAG", ")", ";", "if", "(", "MOHiFlag", "&", "<STR_LIT>", ")", "Ptr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return"], "ground_truth": ["Ptr", ";"], "File": "PPCISelLowering115", "Func": "LowerGlobalAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13053, "Length": 210, "Cover_Rate": 0.860655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IdxOffset", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "CumulativeIndex", ")", ";", "}", "else", "if", "(", "NextRef", "==", "ArrayElemRef", ")", "{", "IdxOffset", "=", "IRB", ".", "CreateBinOp", "(", "Instruction", "::", "Mul", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "APInt", "(", "<NUM_LIT>", ",", "getNumElements", "(", "cast", "<", "ArrayType", ">", "(", "PrevTy", ")", "->", "getElementType", "(", ")", ",", "AccessMemFormFlatStruct", ")", ")", ")", ",", "IdxVal", ")", ";", "}", "else", "IdxOffset", "=", "IdxVal", ";", "if", "(", "isa", "<", "ArrayType", ">", "(", "IdxTy", ")", ")", "NextRef", "=", "ArrayElemRef", ";", "else", "if", "(", "isa", "<", "StructType", ">", "(", "IdxTy", ")", "||", "isa", "<", "PointerType", ">", "(", "IdxTy", ")", ")", "NextRef", "=", "StructFieldRef", ";", "else", "NextRef", "=", "ScalarRef", ";", "Idx", "=", "IRB", ".", "CreateBinOp", "(", "Instruction", "::", "Add", ",", "Idx", ",", "IdxOffset", ")", ";", "if", "(", "--", "NumLeadingNonLeafArrDim", "==", "<NUM_LIT>", ")", "return", "Idx", ";", "PrevTy", "=", "IdxTy", ";", "}", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "*", "(", "GI", "->", "user_begin", "(", ")", ")", ")", ")", "return", "getTyIndexInFlattenedType_core", "(", "Func", ",", "Idx", ",", "cast", "<"], "ground_truth": ["GetElementPtrInst", ">", "(", "*", "(", "GI", "->", "user_begin", "(", ")", ")", ")", ",", "AccessMemFormFlatStruct", ")", ";"], "File": "JVMCompositeHandler", "Func": "getTyIndexInFlattenedType_core", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13054, "Length": 182, "Cover_Rate": 0.4155251141552511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "moxie_compute_frame", "(", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi_push", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ">", "<NUM_LIT>", ")", "{", "int", "i", "=", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ";", "while", "(", "(", "i", ">=", "<NUM_LIT>", ")", "&&", "(", "i", "<=", "<NUM_LIT>", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ";", "}", "if", "(", "i", "<=", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "MOXIE_R12", ")", ";", "insn", "=", "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx"], "ground_truth": [",", "stack_pointer_rtx", ",", "reg", ")", ")", ";"], "File": "moxie", "Func": "moxie_expand_prologue", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13055, "Length": 209, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13056, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "initialize", "(", "MF", ")"], "ground_truth": [";"], "File": "PPCMIPeephole26", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13057, "Length": 29, "Cover_Rate": 0.8285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "emitByte", "(", "Val", "&", "<NUM_LIT>", ",", "OS", ")", ";", "Val", ">>="], "ground_truth": ["<NUM_LIT>", ";"], "File": "CJGMCCodeEmitter", "Func": "emitConstant", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13058, "Length": 43, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFLOAT7E60", "("], "ground_truth": [")", "const", "{"], "File": "CSKYSubtarget2", "Func": "hasFLOAT7E60", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13059, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vreinterpretv4siv2di", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_s32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13060, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "File": "SparcInstrInfo16", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13061, "Length": 93, "Cover_Rate": 0.4720812182741117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtpd_pi32", "(", "__m128d", "__A", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_cvtpd2pi", "("], "ground_truth": ["(", "__v2df", ")", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_cvtpd_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13062, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "GetFrameReg", "(", "Ctx", ",", "Out", ")", ";", "if", "(", "MRI", "&&", "FrameReg", "!=", "<STR_LIT>", ")", "{", "SpillReg", "(", "Out", ",", "<STR_LIT>", ")", ";", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "{", "Out", ".", "EmitCFIAdjustCfaOffset", "(", "<NUM_LIT>", ")", ";", "Out", ".", "EmitCFIRelOffset", "(", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "<NUM_LIT>", ")", ";", "}", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "FrameReg", ")", ")", ";", "Out", ".", "EmitCFIRememberState", "(", ")", ";", "Out", ".", "EmitCFIDefCfaRegister", "(", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ")", ";", "}", "EmitAdjustRSP", "(", "Ctx", ",", "Out", ",", "-", "<NUM_LIT>", ")", ";", "SpillReg", "(", "Out", ",", "RegCtx", ".", "shadowReg"], "ground_truth": ["(", "<STR_LIT>", ")", ")", ";"], "File": "X86AsmInstrumentation7", "Func": "InstrumentMemOperandPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13063, "Length": 120, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onNot", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_OR", ":", "case", "IES_XOR", ":", "case", "IES_AND", ":", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":", "case", "IES_MOD", ":", "case", "IES_LPAREN", ":", "case", "IES_LBRAC", ":", "State", "=", "IES_NOT", ";", "IC", ".", "pushOperator"], "ground_truth": ["(", "IC_NOT", ")", ";"], "File": "X86AsmParser25", "Func": "onNot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13064, "Length": 73, "Cover_Rate": 0.9012345679012346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cmp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Cmp", ".", "hasOneUse", "(", ")", "||", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "auto", "*", "Constant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "NegConstant", "=", "<NUM_LIT>", "-", "Constant", "->", "getSExtValue", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "NegConstant", ")", ";", "}", "return", "false", ";", "}", ";", "bool", "LHSHasPattern", "=", "isZextOfCompareWithConstant", "(", "LHS", ")", ";", "bool", "RHSHasPattern", "=", "isZextOfCompareWithConstant", "(", "RHS", ")", ";", "if", "(", "LHSHasPattern", "&&", "!", "RHSHasPattern", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "else", "if", "(", "!", "LHSHasPattern", "&&", "!", "RHSHasPattern", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Z", "=", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "Constant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "Constant", "&&", "<STR_LIT>", ")", ";", "int64_t", "NegConstant", "=", "<NUM_LIT>", "-", "Constant", "->", "getSExtValue", "(", ")", ";", "switch", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Z", ",", "DAG", ".", "getConstant", "(", "NegConstant", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "AddOrZ", "=", "NegConstant", "!=", "<NUM_LIT>", "?", "Add", ":", "Z", ";", "SDValue", "Addc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AddOrZ", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelLowering161", "Func": "combineADDToADDZE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13065, "Length": 309, "Cover_Rate": 0.5082236842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering107", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13066, "Length": 80, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "compute_vlmax", "(", "unsigned", "vector_bits", ",", "unsigned", "elt_size", ",", "unsigned", "min_size", ")", "{", "return", "(", "(", "vector_bits", "/", "elt_size", ")", "*"], "ground_truth": ["min_size", ")", "/", "TARGET_MIN_VLEN", ";"], "File": "riscv-v", "Func": "compute_vlmax", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13067, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", ")"], "ground_truth": [";"], "File": "CSKYAsmParser", "Func": "isCSKYSymbol", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13068, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOp", "(", ")"], "ground_truth": ["const", "{"], "File": "M68kAsmParser", "Func": "isMemOp", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13069, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "winnt_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";", "d_add_target_info_handlers", "(", "handlers", ")"], "ground_truth": [";"], "File": "winnt-d", "Func": "winnt_d_register_target_info", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13070, "Length": 19, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Offsets", "=", "splitBufferOffsets", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VData", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Offsets", ".", "first", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Offsets", ".", "second", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ","], "ground_truth": ["DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "}", ";"], "File": "SIISelLowering120", "Func": "lowerStructBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13071, "Length": 79, "Cover_Rate": 0.4072164948453608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "isImm", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13072, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "M68kISelLowering1", "Func": "LowerOperation", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13073, "Length": 133, "Cover_Rate": 0.5518672199170125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MVT", ">", "&", "getParams"], "ground_truth": ["(", ")", "const", "{"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "getParams", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13074, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "getReg", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13075, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead"], "ground_truth": ["(", ")", ")", ";"], "File": "GCNHazardRecognizer22", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13076, "Length": 74, "Cover_Rate": 0.7956989247311828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpbusd_v4si", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")"], "ground_truth": ["__C", ")", ";"], "File": "avx512vnnivlintrin", "Func": "_mm_dpbusd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13077, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "llvm", "::", "reverse", "(", "CSI", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "bool", "CanKill", "=", "!", "isLiveIn", ";", "if", "(", "CanKill", ")", "{", "for", "(", "MCRegAliasIterator", "AReg", "(", "Reg", ",", "TRI", ",", "false", ")", ";", "AReg", ".", "isValid", "(", ")", ";", "++", "AReg", ")", "{", "if", "(", "MRI", ".", "isLiveIn", "(", "*", "AReg", ")", ")", "{", "CanKill", "=", "false", ";", "break", ";", "}", "}", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "CanKill", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "llvm", "::", "reverse", "(", "CSI", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MVT", "VT", "=", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "VT", "="], "ground_truth": ["STI", ".", "hasBWI", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FrameLowering126", "Func": "spillCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13078, "Length": 257, "Cover_Rate": 0.6408977556109726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType<ISA_LIT>", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType<ISA_LIT>", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V4T", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V5TEJ", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V6", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V6M", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7EM", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7K", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7M", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE_<ISA_LIT>_V7", ")", ";", "return", "new", "<ISA_LIT>AsmBackendDarwin", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "new", "<ISA_LIT>AsmBackendWinCOFF", "(", "T", ",", "TT", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "if", "(", "TheTriple", ".", "isOSNaCl", "(", ")", ")", "return", "new", "<ISA_LIT>AsmBackendNaClELF", "("], "ground_truth": ["T", ",", "TT", ",", "OSABI", ",", "isLittle", ")", ";"], "File": "ARMAsmBackend14", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13079, "Length": 227, "Cover_Rate": 0.8284671532846716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "DecodeSymbolicOperandOff", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Address", ",", "uint64_t"], "ground_truth": ["Offset", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARCDisassembler13", "Func": "DecodeSymbolicOperandOff", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13080, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Results", ".", "push", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "getPairVT", "(", "<STR_LIT>", ")", ",", "{", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Lo", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Hi", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>"], "ground_truth": [",", "dl", ",", "<STR_LIT>", ")", ",", "}", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "concat", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13081, "Length": 54, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ImmShift", "=", "get<ISA_LIT>ImmediateShift", "(", "MID", ".", "TSFlags", ")", ";", "O", "<<", "(", "Op", ".", "getImm", "(", ")", "<<", "ImmShift", ")", ";", "}", "else", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "return", ";", "}", "assert", "(", "Op", ".", "isExpr", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "PatmosInstPrinter", "Func": "printPCRelTargetOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13082, "Length": 48, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "[", "nopnds", "]", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "nopnds", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "if", "(", "!", "strcmp", "(", "insn_op", "->", "constraint", ",", "<STR_LIT>", ")", ")", "{", "int", "arg_num", "=", "(", "nonvoid", ")", "?", "nopnds", ":", "nopnds", "+", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "op", "[", "nopnds", "]", ")", ")", "error", "(", "<STR_LIT>", ",", "arg_num", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "arg_num", ")", ";", "return", "const0_rtx", ";", "}", "op", "[", "nopnds", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "nopnds", "]", ")", ";", "}", "nopnds", "++"], "ground_truth": [";"], "File": "rs6000-call", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13083, "Length": 109, "Cover_Rate": 0.7517241379310344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "(", ")"], "ground_truth": ["const", "{"], "File": "Tile64MachineFunctionInfo", "Func": "getSRetReturnReg", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13084, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false"], "ground_truth": [";"], "File": "TriCoreAsmBackend (2)", "Func": "fixupNeedsRelaxation", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13085, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SecondReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ThirdReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "has<ISA_LIT>1", "(", ")", "&&", "!", "has<ISA_LIT>2", "(", ")", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "emitRR", "(", "<STR_LIT>", ",", "ThirdReg", ",", "<STR_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRR", "(", "<STR_LIT>", ",", "ThirdReg", ",", "<STR_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "createNop", "(", "false", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ThirdReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRRI", "(", "<STR_LIT>", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRR", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "ATReg", ",", "IDLoc", ",", "Instructions", ")", ";", "createNop", "(", "false", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRR", "(", "IsDouble", "?", "(", "Is64FPU", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ",", "FirstReg", ",", "SecondReg", ",", "IDLoc", ",", "Instructions", ")", ";", "emitRR", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "ThirdReg", ",", "IDLoc", ",", "Instructions", ")", ";", "createNop", "(", "false", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "emitRR", "(", "IsDouble", "?", "(", "Is64FPU", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>"], "ground_truth": [",", "FirstReg", ",", "SecondReg", ",", "IDLoc", ",", "Instructions", ")", ";"], "File": "MipsAsmParser10", "Func": "expandTrunc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13086, "Length": 215, "Cover_Rate": 0.6286549707602339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmull2_lanev4si", "(", "__a", ",", "__b", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "neon2_vqdmull_high_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13087, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")"], "ground_truth": ["<<", "<NUM_LIT>", ";"], "File": "arm", "Func": "mve___arm_vdwdupq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13088, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t", ")", "__builtin_neon_vreinterpretv2div8hi", "("], "ground_truth": ["(", "int16x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p64_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13089, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsli_n_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vsli_nv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsli_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13090, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "PPCSubtarget (2)1", "Func": "getTargetLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13091, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "WebAssemblyFastISel", "Func": "fastMaterializeAlloca", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13092, "Length": 52, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "shift_mask", "=", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "shift_mask", "<<=", "INTVAL"], "ground_truth": ["(", "shiftop", ")", ";"], "File": "rs60003", "Func": "includes_lshift_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13093, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "v8s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v8s32", ",", "v4s64", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "v32s8", ",", "v16s16", ",", "v8s32", ",", "v4s64", "}", ")", "{", "setAction", "(", "{", "G_INSERT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_EXTRACT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal"], "ground_truth": [")", ";"], "File": "X86LegalizerInfo", "Func": "setLegalizerInfoAVX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13094, "Length": 125, "Cover_Rate": 0.31887755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_pextrw", "(", "__m64"], "ground_truth": ["const", "__A", ",", "int", "const", "__N", ")", "{"], "File": "xmmintrin5", "Func": "_m_pextrw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13095, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Hi", "==", "<NUM_LIT>", "||", "Hi", "==", "<NUM_LIT>", ")", "P", "+=", "<NUM_LIT>", ",", "HiZ1", "=", "true", ";", "if", "(", "!", "LoZ1", "&&", "!", "HiZ1", "&&", "Lo", "==", "Hi", ")", "P", "+=", "<NUM_LIT>", ";", "return", "P"], "ground_truth": [";"], "File": "HexagonSplitDouble", "Func": "profitImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13096, "Length": 37, "Cover_Rate": 0.45121951219512196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "Opcode", ")", ";", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "IsLittleEndian", ")", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint32_t", ">", "(", "Bits", ")", ";", "}", "else", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint32_t", ">", "(", "Bits", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "IsLittleEndian", ")", "{", "uint64_t", "Swapped", "=", "(", "Bits", "<<", "<NUM_LIT>", ")", "|", "(", "Bits", ">>", "<NUM_LIT>", ")", ";", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint64_t", ">", "(", "Swapped", ")", ";", "}", "else", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint64_t", ">", "(", "Bits", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "++", "MCNumEmitted"], "ground_truth": [";"], "File": "PPCMCCodeEmitter15", "Func": "encodeInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13097, "Length": 219, "Cover_Rate": 0.9279661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDestroy", "=", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "bool", "IsLP64", "=", "STI", ".", "isTarget64BitLP64", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "reserveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "InternalAmt", "=", "(", "isDestroy", "||", "Amount", ")", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reserveCallFrame", ")", "{", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "StackAlign", "=", "STI", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "<NUM_LIT>", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "nullptr", ";", "Amount", "-=", "InternalAmt", ";", "if", "(", "Amount", ")", "{", "if", "(", "Opcode", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "getSUBriOpcode", "(", "IsLP64", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "unsigned", "Opc", "=", "getADDriOpcode", "(", "IsLP64", ",", "Amount", ")", ";", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "return", ";", "}", "if", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", "&&", "InternalAmt", ")", "{", "unsigned", "Opc", "=", "getSUBriOpcode", "(", "IsLP64", ",", "InternalAmt", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "InternalAmt", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB"], "ground_truth": [".", "begin", "(", ")", ";"], "File": "X86FrameLowering65", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13098, "Length": 337, "Cover_Rate": 0.7439293598233996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printdwordmem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", ","], "ground_truth": ["O", ")", ";"], "File": "X86ATTInstPrinter10", "Func": "printdwordmem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13099, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_u16_f16", "(", "float16x8_t", "__a", ")", "{", "return", "(", "uint16x8_t", ")"], "ground_truth": ["__builtin_neon_vcvtuv8hf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vcvtq_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13100, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PredEventUB", ">", "KillWaitBrackets", "[", "I", "]", "->", "getScoreLB", "(", "T", ")", ")", "{", "int", "NewEventUB", "=", "MaxPending", "[", "T", "]", "+", "PredEventUB", "-", "KillWaitBrackets", "[", "I", "]", "->", "getScoreUB", "(", "T", ")", ";", "if", "(", "NewEventUB", ">", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "SIInsertWaitcnts10", "Func": "ForAllWaitEventType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13101, "Length": 42, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "emitLabel", "(", "StubLabel", ")", ";", "OutStreamer", ".", "emitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "emitIntValue", "(", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86AsmPrinter10", "Func": "emitNonLazySymbolPointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13102, "Length": 37, "Cover_Rate": 0.45121951219512196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Flags", "=", "cast", "<", "ARG_FLAGSSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", "+", "i", ")", ")", "->", "getArgFlags", "(", ")", ";", "bool", "AlwaysUseMutable", "=", "(", "CC", "==", "CallingConv", "::", "Fast", ")", "&&", "PerformTailCallOpt", ";", "bool", "isImmutable", "=", "!", "AlwaysUseMutable", "&&", "!", "Flags", ".", "isByVal", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "Flags", ".", "isByVal"], "ground_truth": ["(", ")", ")", "return", "FIN", ";"], "File": "X86ISelLowering160", "Func": "LowerMemArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13103, "Length": 101, "Cover_Rate": 0.608433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmsub_ph", "(", "__m128h", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfnmsubph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_fnmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13104, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Elt", "=", "N", "->", "getMaskElt", "(", "l", "+", "i", ")", ";", "if", "(", "Elt", "<", "<NUM_LIT>", ")", "continue", ";", "Elt", "&=", "<NUM_LIT>", ";", "Mask", "|=", "Elt", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "}", "return"], "ground_truth": ["Mask", ";"], "File": "X86ISelLowering (2)", "Func": "getShufflePSHUFLWImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13105, "Length": 99, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VECTOR", ")", "return", "riscv_v_ext_vector_mode_p"], "ground_truth": ["(", "mode", ")", ";"], "File": "riscv1", "Func": "riscv_vector_mode_supported_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13106, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", "return", "F", "->", "second", ";", "return"], "ground_truth": ["Top", ";"], "File": "HexagonConstPropagation12", "Func": "get", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13107, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MaskSplitCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ")", ";", "int", "MaskCmpCost", "=", "NumElem", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "int", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL"], "ground_truth": [",", "SrcVTy", ")", ";"], "File": "X86TargetTransformInfo (2)", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13108, "Length": 139, "Cover_Rate": 0.3518987341772152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printUnsignedImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "HexagonInstPrinter13", "Func": "printUnsignedImmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13109, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst1", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconsthalf", ")"], "ground_truth": [")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "File": "aarch645", "Func": "aarch64_print_vector_float_operand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13110, "Length": 38, "Cover_Rate": 0.3247863247863248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LE", ".", "write", "<", "uint8_t", ">", "(", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint16_t", ">", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "LE", ".", "write", "<", "uint32_t", ">", "(", "Imm", ">>", "<NUM_LIT>", ")", ";", "else", "BE", ".", "write", "<", "uint32_t", ">", "(", "Imm", ">>", "<NUM_LIT>", ")", ";", "}", "else", "{", "uint64_t", "Value", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "LE", ".", "write", "<", "uint8_t", ">", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "{", "LE", ".", "write", "<", "uint8_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint16_t", ">", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "LE", ".", "write", "<", "uint32_t", ">", "(", "Value", "&", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "BPFMCCodeEmitter", "Func": "encodeInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13111, "Length": 138, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "<NUM_LIT>", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "<ISA_LIT>MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "<ISA_LIT>MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ","], "ground_truth": ["E", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13112, "Length": 478, "Cover_Rate": 0.6264744429882044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>"], "ground_truth": [",", "Extract", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13113, "Length": 348, "Cover_Rate": 0.6877470355731226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "if", "(", "isVarArg", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "ArgValue", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "LocVT", ".", "getSimpleVT"], "ground_truth": ["(", ")", ".", "SimpleTy", ")", "{"], "File": "SystemZISelLowering107", "Func": "LowerCCCArguments", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13114, "Length": 151, "Cover_Rate": 0.3026052104208417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCTPOP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "InpVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">"], "ground_truth": ["(", "InpVal", ")", ")", "{"], "File": "HexagonISelLowering61", "Func": "LowerCTPOP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13115, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "ImmToIdxMap", ".", "count", "(", "OpC", ")", ")", "return", "false", ";", "if", "(", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "<ISA_LIT>FI", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")"], "ground_truth": [".", "getFrameLowering", "(", ")", ")", ";"], "File": "PPCRegisterInfo32", "Func": "needsFrameBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13116, "Length": 104, "Cover_Rate": 0.6582278481012658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_p8", "(", "const", "poly8_t", "*", "__a", ")", "{", "return", "(", "poly8x16_t", ")", "__builtin_neon_vld1v16qi", "(", "(", "const", "__builtin_neon_qi", "*", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13117, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIInstrInfo111", "Func": "getAGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13118, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hash_combine", "(", "DenseMapInfo", "<", "int", ">", "::", "getHashValue", "(", "V", ".", "FI", ")", ",", "DenseMapInfo", "<"], "ground_truth": ["int", ">", "::", "getHashValue", "(", "V", ".", "Tag", ")", ")", ";"], "File": "AArch64StackTaggingPreRA1", "Func": "getHashValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13119, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X"], "ground_truth": [")", ";"], "File": "HexagonMCTargetDesc13", "Func": "createHexagonMCInstrInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13120, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "bkrepsto_memsp", "(", ")", "{", "return", "D", "(", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "bkrepsto_memsp", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13121, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "STI", ".", "isTargetLinux", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "{", "unsigned", "MoreStackForCalls", "=", "<NUM_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "MBBE", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBBI", "->", "begin", "(", ")", ",", "ME", "=", "MBBI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "continue", ";", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "continue", ";", "if", "(", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "F", "->", "getName", "(", ")", ".", "find_first_of", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "continue", ";", "unsigned", "CalleeStkArity", "=", "F", "->", "arg_size", "(", ")", ">", "CCRegisteredArgs", "?", "F", "->", "arg_size", "(", ")", "-", "CCRegisteredArgs", ":", "<NUM_LIT>", ";", "if", "(", "HipeLeafWords", "-", "<NUM_LIT>", ">", "CalleeStkArity", ")", "MoreStackForCalls", "=", "std", "::", "max", "(", "MoreStackForCalls", ",", "(", "HipeLeafWords", "-", "<NUM_LIT>", "-", "CalleeStkArity", ")", "*", "SlotSize", ")", ";", "}", "MaxStack", "+=", "MoreStackForCalls", ";", "}", "if", "(", "MaxStack", ">", "Guaranteed", ")", "{", "MachineBasicBlock", "*", "stackCheckMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "incStackMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "for", "(", "unsigned", "LI", ":", "PrologueMBB", ".", "liveins", "(", ")", ")", "{", "stackCheckMBB", "->", "addLiveIn", "(", "LI"], "ground_truth": [")", ";"], "File": "X86FrameLowering103", "Func": "adjustForHiPEPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13122, "Length": 289, "Cover_Rate": 0.3873994638069705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCELFStreamer", "::", "<ISA_LIT>MCEmitCommonSymbol", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ",", "unsigned", "AccessSize", ")", "{", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "StringRef", "sbss", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "ELFSymbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", ";", "if", "(", "!", "ELFSymbol", "->", "isBindingSet", "(", ")", ")", "{", "ELFSymbol", "->", "setBinding", "(", "ELF", "::", "STB_GLOBAL", ")", ";", "ELFSymbol", "->", "setExternal", "(", "true", ")", ";", "}", "ELFSymbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";", "if", "(", "ELFSymbol", "->", "getBinding", "(", ")", "==", "ELF", "::", "STB_LOCAL", ")", "{", "StringRef", "SectionName", "=", "(", "(", "AccessSize", "==", "<NUM_LIT>", ")", "||", "(", "Size", "==", "<NUM_LIT>", ")", "||", "(", "Size", ">", "GPSize", ")", ")", "?", "<STR_LIT>", ":", "sbss", "[", "(", "Log2_64", "(", "AccessSize", ")", ")", "]", ";", "MCSection", "&", "Section", "=", "*", "getAssembler", "(", ")", ".", "getContext", "(", ")", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "MCSectionSubPair", "P", "=", "getCurrentSection", "(", ")", ";", "SwitchSection", "(", "&", "Section"], "ground_truth": [")", ";"], "File": "HexagonMCELFStreamer21", "Func": "HexagonMCEmitCommonSymbol", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13123, "Length": 183, "Cover_Rate": 0.5335276967930029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "arc_handle_fndecl_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ","], "ground_truth": ["name", ")", ";"], "File": "arc", "Func": "arc_handle_fndecl_attribute", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13124, "Length": 44, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", "->", "getSymbol", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")"], "ground_truth": [")", ";"], "File": "SHUXIISelLowering", "Func": "LowerExternalSymbol", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13125, "Length": 29, "Cover_Rate": 0.3717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "if", "(", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "||", "T", ".", "getOS", "(", ")", "==", "Triple", "::"], "ground_truth": ["Bitrig", ")", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "nullptr", ";"], "File": "X86MCAsmInfo", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13126, "Length": 48, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ";", "return", "(", "OffBits", "&", "<NUM_LIT>"], "ground_truth": [")", "|", "RegBits", ";"], "File": "MipsMCCodeEmitter31", "Func": "getMemEncodingMMImm4Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13127, "Length": 32, "Cover_Rate": 0.3368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'%'", "<<"], "ground_truth": ["getRegisterName", "(", "RegNo", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "X86ATTInstPrinter (2)", "Func": "printRegName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13128, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "NarrowTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "WideTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "(", "void", ")", "WideTy", ";", "assert", "(", "WideTy", ".", "getSizeInBits", "(", ")", ">=", "NarrowTy", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "NarrowTy", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "LaneIdxOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "LaneIdxOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "LaneIdxOp", ".", "getReg", "("], "ground_truth": [")", ",", "MRI", ")", ";"], "File": "AArch64InstructionSelector38", "Func": "selectExtractElt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13129, "Length": 154, "Cover_Rate": 0.5900383141762452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE_AARCH64_ATOMIC_", "(", "LDADDA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDADDAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDCLRA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDCLRAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDEORA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDEORAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDSETA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDSETAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDSMAXA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDSMAXAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDSMINA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDSMINAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDUMAXA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDUMAXAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDUMINA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "LDUMINAL", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "SWPA", ")", ":", "CASE_AARCH64_ATOMIC_", "(", "SWPAL"], "ground_truth": [")", ":"], "File": "AArch64DeadRegisterDefinitionsPass", "Func": "shouldSkip", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13130, "Length": 90, "Cover_Rate": 0.4326923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "parse_codes", "parse_bif", "(", "void", ")", "{", "parse_codes", "result", ";", "diag", "=", "&", "bif_diag", ";", "if", "(", "!", "advance_line", "(", "bif_file", ")", ")", "return", "PC_OK", ";", "do", "result", "=", "parse_bif_stanza", "(", ")", ";", "while", "(", "result", "==", "PC_OK", ")", ";", "if", "(", "result", "==", "PC_EOFILE", ")", "return"], "ground_truth": ["PC_OK", ";"], "File": "rs6000-gen-builtins", "Func": "parse_bif", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13131, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerToCopyInstrs", ".", "clear", "(", ")", ";", "CallingConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "<NUM_LIT>", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", "."], "ground_truth": ["empty", "(", ")", ";"], "File": "SIWholeQuadMode13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13132, "Length": 130, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "SP", "=", "STI", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "MipsFrameLowering11", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13133, "Length": 62, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "getMBB", "(", ")", "."], "ground_truth": ["addLiveIn", "(", "PhysReg", ")", ";"], "File": "MipsCallLowering13", "Func": "markPhysRegUsed", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13134, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mips_tls_symbol", ")", "mips_tls_symbol", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "loc", "=", "mips_unspec_address", "(", "sym", ",", "type", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "a0", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "loc", ")", ")", ")", ";", "insn", "=", "mips_expand_call", "(", "MIPS_CALL_NORMAL", ",", "v0", ",", "mips_tls_symbol", ",", "const0_rtx", ",", "NULL_RTX", ",", "false", ")", ";", "RTL_CONST_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "a0"], "ground_truth": [")", ";"], "File": "mips5", "Func": "mips_call_tls_get_addr", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13135, "Length": 77, "Cover_Rate": 0.6311475409836066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PAN", "::", "isLocalToFunc", "(", "FnName", ",", "VarName", ")", ")", "{", "const", "GlobalVariable", "*", "GV", "=", "I", ";", "const", "Type", "*", "InitTy", "=", "GV", "->", "getInitializer", "(", ")", "->", "getType", "(", ")", ";", "GlobalVariable", "*", "ClonedGV", "=", "new", "GlobalVariable", "(", "InitTy", ",", "false", ",", "GV", "->", "getLinkage", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "ClonedGV", "->", "setName", "(", "PAN", "::", "getCloneVarName", "(", "FnName", ",", "VarName", ")", ")", ";", "Globals", ".", "push_back", "("], "ground_truth": ["ClonedGV", ")", ";"], "File": "PIC16Cloner", "Func": "CloneAutos", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13136, "Length": 79, "Cover_Rate": 0.41578947368421054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbsl_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ",", "uint16x4_t", "__c", ")", "{", "return", "__builtin_aarch64_simd_bslv4hi_uuuu", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vbsl_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13137, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "break", ";", "case", "GlobalValue", "::", "DLLImportLinkage", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "DLLExportLinkage", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "EmitAlignment", "(", "Align", ">", "<NUM_LIT>", "?", "Align", ":", "<NUM_LIT>", ",", "GV", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Size", "=", "TD", "->", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "MAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "OutStreamer", ".", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_ELF_TypeObject", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "GVSym", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "Size", ")", ")", ";", "}", "OutStreamer", ".", "EmitLabel", "(", "GVSym", ")", ";", "EmitGlobalConstant", "(", "C", ")", ";", "if", "(", "Size", "<", "<NUM_LIT>", ")", "OutStreamer", ".", "EmitZeros", "(", "<NUM_LIT>", "-", "Size", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "GVSym", "->", "getName", "("], "ground_truth": [")", ")", "+", "<STR_LIT>", ")", ";"], "File": "XCoreAsmPrinter12", "Func": "EmitGlobalVariable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13138, "Length": 169, "Cover_Rate": 0.4543010752688172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Imm", "=", "getConstantImm", "(", ")", "-", "Offset", ";", "Imm", "&=", "(", "<NUM_LIT>", "<<", "Bits", ")"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "MipsAsmParser59", "Func": "addConstantUImmOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13139, "Length": 28, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Outs", "[", "i", "]", ".", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr"], "ground_truth": ["(", ")", ")", "{"], "File": "MipsISelLowering93", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13140, "Length": 173, "Cover_Rate": 0.4357682619647355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::"], "ground_truth": ["Token", ";"], "File": "RISCVAsmParser", "Func": "isToken", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13141, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "split_type", "!=", "SPLIT_FOR_SPEED", "||", "mips_tuning_info", ".", "fast_mult_zero_zero_p", ")", "&&", "src", "==", "const0_rtx", "&&", "REG_P", "(", "dest", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", "==", "<NUM_LIT>", "*", "UNITS_PER_WORD"], "ground_truth": ["&&", "(", "ISA_HAS_DSP_MULT", "?", "ACC_REG_P", "(", "REGNO", "(", "dest", ")", ")", ":", "MD_REG_P", "(", "REGNO", "(", "dest", ")", ")", ")", ")", ";"], "File": "mips", "Func": "mips_mult_move_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13142, "Length": 54, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "DataVT", "=", "<STR_LIT>", ";", "MaskVT", "=", "<STR_LIT>", ";", "break", ";", "}", "<STR_LIT>", "PgPattern", ";", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "PgPattern", "=", "VL16", ";", "break", ";", "case", "<NUM_LIT>", ":", "PgPattern", "=", "VL8", ";", "break", ";", "case", "<NUM_LIT>", ":", "PgPattern", "=", "VL4", ";", "break", ";", "case", "<NUM_LIT>", ":", "PgPattern", "=", "VL2", ";", "break", ";", "}", "int", "Idx", "=", "VT", ".", "is64BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Mask", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Idx", ",", "DL", ",", "MaskVT", ",", "DAG", ".", "getUNDEF", "(", "MaskVT", ")", ",", "Mask", ")", ";", "Data", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Idx", ",", "DL", ",", "DataVT", ",", "DAG", ".", "getUNDEF", "(", "DataVT", ")", ",", "Data", ")", ";", "EVT", "PredVT", "=", "MaskVT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";", "SDValue", "Pg", "=", "getPTrue", "(", "DAG", ",", "DL", ",", "PredVT", ",", "PgPattern", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PredVT", ",", "Mask", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PredVT", ",", "Mask", ",", "Pg", ")", ";", "return", "DAG", ".", "getMaskedStore", "(", "MSN", "->", "getChain", "(", ")", ",", "DL", ",", "Data", ",", "MSN", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "MSN", "->", "getMemoryVT"], "ground_truth": ["(", ")", ",", "MSN", "->", "getMemOperand", "(", ")", ",", "MSN", "->", "isTruncatingStore", "(", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerMSTORE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13143, "Length": 225, "Cover_Rate": 0.49889135254988914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVAsmBackend", "Func": "getNumFixupKinds", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13144, "Length": 10, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeFn", "=", "dyn_cast", "<", "Function", ">", "(", "G", "->", "getGlobal", "(", ")", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "Function", "*", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "const", "Module", "*", "M", "=", "Fn", "->", "getParent", "(", ")", ";", "const", "char", "*", "CalleeName", "=", "E", "->", "getSymbol", "(", ")", ";", "CalleeFn", "=", "M", "->", "getFunction"], "ground_truth": ["(", "CalleeName", ")", ";"], "File": "SparcISelLowering30", "Func": "hasReturnsTwiceAttr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13145, "Length": 77, "Cover_Rate": 0.5202702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "emitBrCC", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitSelectCC", "(", "MI", ",", "MBB", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AAPISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13146, "Length": 54, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vclzq_x_s32", "(", "int32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vclzq_m_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vclzq_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13147, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "const", "Table", "[", "]", "=", "{", "<STR_LIT>", ",", "}", ";", "return", "makeArrayRef", "(", "Table"], "ground_truth": [")", ";"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FldNames", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13148, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "(", "poly8x16_t", ")", "__builtin_aarch64_qtbx3v16qi", "(", "(", "int8x16_t", ")", "r", ",", "__o", ",", "(", "int8x16_t"], "ground_truth": [")", "idx", ")", ";"], "File": "arm", "Func": "neon3_vqtbx3q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13149, "Length": 38, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "DispVal", "=", "Op3", ".", "getImm", "(", ")", ";", "}", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "Scale", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "if", "(", "(", "!", "Is64BitMode", "||", "DispForReloc", "||", "BaseReg", "!=", "<NUM_LIT>", ")", "&&", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "(", "BaseReg", "==", "<NUM_LIT>", "||", "get<ISA_LIT>RegNum", "(", "BaseReg", ")", "!=", "N86", "::", "ESP", ")", ")", "{", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "emitDisplacementField", "(", "DispForReloc", ",", "DispVal", ",", "PCAdj", ")", ";", "}", "else", "{", "unsigned", "BaseRegNo", "=", "get<ISA_LIT>RegNum", "(", "BaseReg", ")", ";", "if", "(", "!", "DispForReloc", "&&", "DispVal", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "}", "else", "if", "(", "!", "DispForReloc", "&&", "isDisp8", "(", "DispVal", ")", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "emitConstant", "(", "DispVal", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "emitDisplacementField", "(", "DispForReloc", ",", "DispVal", ",", "PCAdj", ")", ";", "}", "}", "}", "else", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ForceDisp32", "=", "false", ";", "bool", "ForceDisp8", "=", "false", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "DispForReloc", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "DispVal", "==", "<NUM_LIT>", "&&", "get<ISA_LIT>RegNum", "(", "BaseReg", ")", "!=", "N86", "::", "EBP", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField"], "ground_truth": [",", "<NUM_LIT>", ")", ")", ";"], "File": "X86CodeEmitter11", "Func": "emitMemModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13150, "Length": 348, "Cover_Rate": 0.48467966573816157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LI", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "LI", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>FastEmitLoad", "(", "VT", ",", "AM", ",", "createMachineMemOperandFor", "(", "LI", ")", ",", "ResultReg", ")"], "ground_truth": [")", "return", "false", ";"], "File": "X86FastISel110", "Func": "X86SelectLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13151, "Length": 85, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", "&&", "(", "(", "addr", ".", "type", "==", "ADDRESS_REG", "&&", "CONST_INT_P", "("], "ground_truth": ["addr", ".", "offset", ")", "&&", "LARCH_12BIT_OFFSET_P", "(", "INTVAL", "(", "addr", ".", "offset", ")", ")", ")", "||", "addr", ".", "type", "==", "ADDRESS_LO_SUM", ")", ")", ";"], "File": "loongarch1", "Func": "loongarch_12bit_offset_address_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13152, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";", "if", "(", "i", ">", "BBNum", "+", "<NUM_LIT>", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", "."], "ground_truth": ["KnownBits", "==", "KnownBits", ")", "break", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13153, "Length": 43, "Cover_Rate": 0.3161764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Chain", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "{", "assert", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Chain", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "Chain", ".", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "Chain", ".", "getOperand", "(", "i", ")", ")", ";", "SDValue", "NewChain", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Load", ")", ",", "<STR_LIT>", ",", "Ops", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "NewChain"], "ground_truth": [")", ";"], "File": "X86ISelDAGToDAG75", "Func": "MoveBelowOrigChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13154, "Length": 139, "Cover_Rate": 0.3904494382022472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "Mips16ISelLowering13", "Func": "emitSeliT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13155, "Length": 166, "Cover_Rate": 0.49404761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "<NUM_LIT>", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13156, "Length": 151, "Cover_Rate": 0.7089201877934272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "push", "(", "unsigned", "Opc", ",", "MVT", "Ty", ",", "std", "::", "vector", "<", "OpRef", ">", "&&", "Ops", ")", "{", "NodeTemplate", "Res", ";", "Res", ".", "Opc", "=", "Opc", ";", "Res", ".", "Ty", "=", "Ty", ";", "Res", ".", "Ops"], "ground_truth": ["=", "Ops", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "push", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13157, "Length": 40, "Cover_Rate": 0.851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "extractAndPopulate", "(", "I", ",", "Src", ")", ")", "{", "latency", "=", "getLatency", "(", "Src", ")", ";", "}", "else", "if", "(", "isCompoundInst", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "IntrinsicVector", "IVec", "=", "getCiiMap", "(", ")", "[", "I", "->", "getOpcode", "(", ")", "]", "->", "getMapping", "(", "I", ",", "getST", "(", ")", ")", ";", "latency", "=", "std", "::", "accumulate", "(", "IVec", ".", "begin", "(", ")", ",", "IVec", ".", "end", "(", ")", ",", "<NUM_LIT>", ",", "[", "&", "Src", ",", "&", "I", ",", "this", "]", "(", "unsigned", "SumAcc", ",", "IntrinsicBunch", "IB", ")", "{", "unsigned", "int", "Latency", "=", "<NUM_LIT>", ";", "Type", "::", "TypeID", "Ty", "[", "TYPE_MATRIX", "]", ";", "getTypeMatrix", "(", "I", ",", "Ty", ")", ";", "if", "(", "extractAndPopulate", "(", "{", "IB", ".", "Id", ",", "{", "Ty", "[", "_PRIMARY_TYPE", "]", ",", "Ty", "[", "_VECTOR_TYPE", "]", "}", "}", ",", "Src", ")", ")", "{", "Latency", "=", "getLatency", "(", "Src", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "IB", ".", "Id", "<<"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "TPCTargetTransformInfo", "Func": "getInstructionLatency", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13158, "Length": 168, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "val", "=", "(", "(", "const", "MCConstantExpr", "*", ")", "Imm", ".", "Val", ")", "->", "getValue", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "val", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "TL45AsmParser", "Func": "isImm20", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13159, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "strcmp", "(", "RuntimeLibcallNames", "[", "RTLIB", "::", "DEOPTIMIZE", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "RuntimeLibcallNames", "[", "i", "]", "&&", "strcmp", "(", "RuntimeLibcallNames", "["], "ground_truth": ["i", "]", ",", "Name", ")", "==", "<NUM_LIT>", ")", "return", "GetSignature", "(", "Subtarget", ",", "RTLIB", "::", "Libcall", "(", "i", ")", ",", "Rets", ",", "Params", ")", ";"], "File": "WebAssemblyRuntimeLibcallSignatures1", "Func": "GetSignature", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13160, "Length": 73, "Cover_Rate": 0.6460176991150443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>RemoveRedundancyVSETVLPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")"], "ground_truth": [")", ";"], "File": "RISCVRemoveRedundancyVSETVL", "Func": "RISCVRemoveRedundancyVSETVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13161, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "{", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoFPExcept", "(", "Op", "->", "getFlags", "(", ")", ".", "hasNoFPExcept", "(", ")", ")", ";", "if", "(", "IsSigned", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Lo", ",", "Hi", "}", ",", "Flags", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "{", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Res", "}", ",", "Flags", ")", ";", "}", "else", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ")", ";", "}", "}", "else", "{", "const", "uint64_t", "TwoE31", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "APFloat", "APF", "=", "APFloat", "(", "APFloat", "::", "<ISA_LIT>DoubleDouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "TwoE31", ")", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getConstantFP", "(", "APF", ",", "dl", ",", "SrcVT", ")", ";", "SDValue", "SignMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DstVT", ")", ";", "if", "(", "IsStrict"], "ground_truth": [")", "{"], "File": "PPCISelLowering12", "Func": "LowerFP_TO_INT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13162, "Length": 272, "Cover_Rate": 0.31627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_lane_p64", "(", "poly64x1_t", "__a", ",", "const", "int", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vdupq_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13163, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "local_size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "out_args_size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<", "<NUM_LIT>", ";", "r", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "r", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "r", "]", ")", ";", "}", "fputc", "(", "'\\n'"], "ground_truth": [",", "file", ")", ";"], "File": "nds32", "Func": "nds32_asm_function_prologue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13164, "Length": 74, "Cover_Rate": 0.35406698564593303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "D", ":", "Dependences", ")", "{", "if", "(", "D", "->", "front", "(", ")", "==", "I1", "&&", "D", "->", "back", "(", ")", "==", "I2", ")", "return", "D", ";", "}", "return", "nullptr"], "ground_truth": [";"], "File": "HexagonVectorLoopCarriedReuse1", "Func": "getDepChainBtwn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13165, "Length": 34, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_SaveList", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit"], "ground_truth": [")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";"], "File": "X86RegisterInfo53", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13166, "Length": 88, "Cover_Rate": 0.3651452282157676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastd512_gpr_mask", "(", "__A", ",", "(", "__v16si", ")"], "ground_truth": ["_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_set1_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13167, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "Subtarget", "->", "hasSSE1", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", "{", "RefinementSteps", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86ISelLowering (2)4", "Func": "getRsqrtEstimate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13168, "Length": 46, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parsePCRel12", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parsePCRel", "(", "Operands", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>"], "ground_truth": [",", "false", ")", ";"], "File": "SystemZAsmParser (2)1", "Func": "parsePCRel12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13169, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "n", "=", "(", "int", ")", "(", "ARRAY_SIZE", "(", "prefixes", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "if", "(", "str_prefix_p", "(", "str", ",", "prefixes", "[", "i", "]", ")", ")", "return", "i", ";", "return", "n"], "ground_truth": [";"], "File": "gen-avr-mmcu-texi1", "Func": "c_prefix", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13170, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "struct", "ImmCompare", "{", "MachineInstr", "*", "MI", "=", "nullptr", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "}", ";", "auto", "FindCmpForCBZ", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "ImmCmp", ",", "MachineBasicBlock", "*", "DestBB", ")", "{", "ImmCmp", ".", "MI", "=", "nullptr", ";", "ImmCmp", ".", "NewOpc", "=", "<NUM_LIT>", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "Pred", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "BrOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "ImmCmp", ".", "MI", "=", "CmpMI", ";", "ImmCmp", ".", "NewOpc", "=", "NewOpc", ";", "return", "true", ";", "}", ";", "auto", "TryConvertToLE", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "Cmp", ")", "{", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "STI", "->", "hasLOB", "(", ")", "||", "STI", "->", "hasMinSize", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "MBB", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "DestBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DestBB", ",", "MBB", ")", ")", "return", "false", ";", "Cmp", ".", "NewOpc", "=", "Cmp", ".", "NewOpc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI"], "ground_truth": ["=", "MIB", ";"], "File": "ARMConstantIslandPass15", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13171, "Length": 423, "Cover_Rate": 0.3740053050397878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "&"], "ground_truth": ["TLInfo", ";", "}"], "File": "PTXTargetMachine", "Func": "getTargetLowering", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13172, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vand_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{", "return", "__a"], "ground_truth": ["&", "__b", ";"], "File": "arm", "Func": "neon2_vand_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13173, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "blk", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";", "MachineInstrBuilder", "(", "*", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";", "SHOWNEWINSTR", "("], "ground_truth": ["NewInstr", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "insertCondBranchBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13174, "Length": 57, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", "&&", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "SDValue", "ZeroVec", "=", "getZeroVector", "(", "InVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "OpLo", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec"], "ground_truth": [":", "Undef", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13175, "Length": 112, "Cover_Rate": 0.3971631205673759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_src", "==", "REG_X", ")", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "src", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "base", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "{", "if", "(", "reg_base", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "return", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>"], "ground_truth": ["CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "File": "avr6", "Func": "out_movhi_mr_r", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13176, "Length": 226, "Cover_Rate": 0.3698854337152209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_multishift_epi64_epi8", "(", "__mmask64", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpmultishiftqb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")"], "ground_truth": [",", "(", "__mmask64", ")", "__M", ")", ";"], "File": "avx512vbmiintrin", "Func": "_mm512_maskz_multishift_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13177, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "getNumElements", "(", ")", "!=", "NumElts", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Inst", "->", "getArgOperand", "(", "i", ")", "->", "getType", "(", ")", "!=", "ST", "->", "getElementType", "(", "i", ")", ")", "return", "nullptr", ";", "}", "Value", "*", "Res", "=", "UndefValue", "::", "get", "(", "ExpectedType", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "L", "=", "Inst", "->", "getArgOperand", "(", "i", ")", ";", "Res", "=", "Builder", ".", "CreateInsertValue", "(", "Res", ",", "L", ",", "i", ")", ";", "}", "return", "Res", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Inst", "->", "getType", "(", ")", "=="], "ground_truth": ["ExpectedType", ")", "return", "Inst", ";"], "File": "AArch64TargetTransformInfo (2)", "Func": "getOrCreateResultFromMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13178, "Length": 145, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "<STR_LIT>", "(", "<NUM_LIT>", "*", "TM", ".", "getPointerSize", "(", "<NUM_LIT>", ")", ")", ";", "setSchedulingPreference", "(", "Sched", "::", "RegPressure", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")"], "ground_truth": [")", ";"], "File": "Z80ISelLowering1", "Func": "Z80TargetLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13179, "Length": 52, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_min_epi32", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "vec_min", "(", "(", "__v4si", ")"], "ground_truth": ["__X", ",", "(", "__v4si", ")", "__Y", ")", ";"], "File": "smmintrin2", "Func": "_mm_min_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13180, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isBranchRetTrap", "(", "MachineInstr", "*", "MI", ")", "{", "return", "(", "MI", "->", "isBranch", "(", ")", "||", "MI", "->", "isReturn", "(", ")", "||", "MI", "->"], "ground_truth": ["getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "SystemZHazardRecognizer", "Func": "isBranchRetTrap", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13181, "Length": 33, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x1_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon4_vreinterpret_f64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13182, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "adjustRelativeBranch", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "Value", "&="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AVRAsmBackend", "Func": "fixup_7_pcrel", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13183, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCRegUnitRootIterator", "R", "(", "Unit", ",", "&", "PRI", ".", "getTRI", "(", ")", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "for", "(", "MCSuperRegIterator", "S", "(", "*", "R", ",", "&", "PRI", ".", "getTRI", "(", ")", ",", "true", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "Regs", ".", "set", "(", "*", "S", ")", ";", "}", ";", "BitVector", "Regs", "(", "PRI", ".", "getTRI", "(", ")", ".", "getNumRegs", "(", ")", ")", ";", "AliasedRegs", "(", "U", ",", "Regs", ")", ";", "U", "=", "Units", ".", "find_next", "(", "U", ")", ";", "while", "(", "U", ">=", "<NUM_LIT>", ")", "{", "BitVector", "AR", "(", "PRI", ".", "getTRI", "(", ")", ".", "getNumRegs", "(", ")", ")", ";", "AliasedRegs", "(", "U", ",", "AR", ")", ";", "Regs", "&=", "AR", ";", "U", "=", "Units", ".", "find_next", "(", "U", ")", ";", "}", "int", "F", "=", "Regs", ".", "find_first", "(", ")", ";", "if", "(", "F", "<=", "<NUM_LIT>", ")", "return", "RegisterRef", "(", ")", ";", "LaneBitmask", "M", ";", "for", "(", "MCRegUnitMaskIterator", "I", "(", "F", ",", "&", "PRI", ".", "getTRI", "(", ")", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "{", "std", "::", "pair", "<", "uint32_t", ",", "LaneBitmask", ">"], "ground_truth": ["P", "=", "*", "I", ";"], "File": "RDFRegisters", "Func": "makeRegRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13184, "Length": 194, "Cover_Rate": 0.697841726618705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "<NUM_LIT>", ")", ")", "if", "(", "MO", ".", "getReg", "(", ")", ">=", "<STR_LIT>", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*"], "ground_truth": ["MergeInstr", ")", ";"], "File": "ARMLoadStoreOptimizer23", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13185, "Length": 219, "Cover_Rate": 0.42115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_maskz_cvtsepi32_epi8", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtsepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13186, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")"], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13187, "Length": 77, "Cover_Rate": 0.385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>32Target", ";", "return", "The<ISA_LIT>32Target"], "ground_truth": [";"], "File": "RISCVTargetInfo", "Func": "getTheRISCV32Target", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13188, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(", "!", "EndInfo", "||", "WasThumb", "!=", "isThumb", "(", "*", "EndInfo", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "WasThumb", "?", "MCAF_Code16", ":"], "ground_truth": ["MCAF_Code32", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13189, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "SIInstrInfo1", "Func": "mayAccessFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13190, "Length": 44, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "else", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", "."], "ground_truth": ["getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";"], "File": "X86InstrInfo86", "Func": "insertOutlinedCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13191, "Length": 120, "Cover_Rate": 0.9302325581395349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)3", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13192, "Length": 74, "Cover_Rate": 0.5606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["TLInfo", ";"], "File": "MSP430Subtarget (2)1", "Func": "getTargetLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13193, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__a", "[", "<NUM_LIT>", "]", ">=", "__b"], "ground_truth": ["[", "<NUM_LIT>", "]", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "}", ";"], "File": "arm", "Func": "neon2_vcge_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13194, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSupportedCmpOp", "(", "unsigned", "opCode", ")", "{", "return", "(", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||"], "ground_truth": ["opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", ")", ";"], "File": "PPCMIPeephole", "Func": "isSupportedCmpOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13195, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovzxbq128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtepu8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13196, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_shldi_epi32", "("], "ground_truth": ["__m512i", "__A", ",", "__mmask16", "__B", ",", "__m512i", "__C", ",", "__m512i", "__D", ",", "int", "__E", ")", "{"], "File": "avx512vbmi2intrin", "Func": "_mm512_mask_shldi_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13197, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndiq_f32", "(", "float32x4_t", "__a", ")", "{", "return", "__builtin_aarch64_nearbyintv4sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vrndiq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13198, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst"], "ground_truth": [",", "STI", ")", ";"], "File": "AArch64ELFStreamer29", "Func": "EmitInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13199, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSymbolizer", "*", "create<ISA_LIT>ExternalSymbolizer", "(", "StringRef", "TT", ",", "LLVMOpInfoCallback", "GetOpInfo", ",", "LLVMSymbolLookupCallback", "SymbolLookUp", ",", "void", "*", "DisInfo", ",", "MCContext", "*", "Ctx", ",", "MCRelocationInfo", "*", "RelInfo", ")", "{", "return", "new", "llvm", "::", "<ISA_LIT>ExternalSymbolizer", "(", "*", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">", "(", "RelInfo", ")", ",", "GetOpInfo"], "ground_truth": [",", "SymbolLookUp", ",", "DisInfo", ")", ";"], "File": "AArch64Disassembler55", "Func": "createAArch64ExternalSymbolizer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13200, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "aarch64_sls_hardening", "&"], "ground_truth": ["SLS_RETBR", ";"], "File": "aarch641", "Func": "aarch64_harden_sls_retbr_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13201, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "OpKind", "::"], "ground_truth": ["Comparison", "&&", "<STR_LIT>", ")", ";"], "File": "TPCAsmParser", "Func": "getComparison", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13202, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseOperand", "(", "OwningPtr", "<", "<ISA_LIT>Operand", ">", "&", "Op", ")", "{", "SMLoc", "S", ",", "E", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "MaybeParseRegister", "(", "Op", ",", "true", ")", ")", "return", "false", ";", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "<ISA_LIT>Operand", "::", "CreateImm", "(", "Op", ",", "IdVal", ",", "S", ",", "E", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Op"], "ground_truth": [")", ";"], "File": "ARMAsmParser13", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13203, "Length": 128, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_u16", "(", "uint16x8_t", "a", ",", "uint16x8_t", "b", ",", "uint16x8_t", "c", ")", "{", "uint16x8_t", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vmlsq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13204, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x1_t", ")", "__builtin_neon_vreinterpretdiv4hi", "(", "(", "int16x4_t", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p64_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13205, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printS8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printSImmOperand", "<", "<NUM_LIT>", ">", "(", "MI", ",", "OpNum", ",", "O"], "ground_truth": [")", ";"], "File": "SystemZInstPrinter10", "Func": "printS8ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13206, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_reducesh_mask_round", "(", "__B", ",", "__C", ",", "__D", ",", "_mm_setzero_ph", "("], "ground_truth": [")", ",", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_reduce_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13207, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ".", "isSuccess", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "getFailureReason", "(", ")", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CS", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "("], "ground_truth": [")", ";"], "File": "AMDGPUInline10", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13208, "Length": 156, "Cover_Rate": 0.3949367088607595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "stack_pointer_rtx", ")", ";", "if", "(", "frame_pointer_needed", ")", "emit_insn", "(", "gen_stack_tie", "(", "Pmode", ",", "mem", ",", "hard_frame_pointer_rtx", ")"], "ground_truth": [")", ";"], "File": "s3901", "Func": "s390_emit_stack_tie", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13209, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "return", "CSR_O32_RegMask", ";", "else", "if", "(", "Subtarget", ".", "isABI_N32"], "ground_truth": ["(", ")", ")", "return", "CSR_N32_RegMask", ";"], "File": "MipsRegisterInfo11", "Func": "getCallPreservedMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13210, "Length": 25, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Slot", "<", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Data", "[", "Slot"], "ground_truth": ["]", ".", "VirtReg", ";"], "File": "TVMStack", "Func": "reg", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13211, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sparc_can_use_return_insn_p", "(", "void", ")", "{", "return", "sparc_prologue_data_valid_p", "&&", "sparc_n_global_fp_regs", "==", "<NUM_LIT>", "&&", "TARGET_FLAT", "?", "(", "sparc_frame_size", "==", "<NUM_LIT>", "&&", "!", "sparc_save_local_in_regs_p", ")", ":", "(", "sparc_frame_size"], "ground_truth": ["==", "<NUM_LIT>", "||", "!", "sparc_leaf_function_p", ")", ";"], "File": "sparc", "Func": "sparc_can_use_return_insn_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13212, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LoadStoreMethod", "PossibleClasses", "[", "]", "=", "{", "{", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "}", ";", "unsigned", "NumClasses", "=", "llvm", "::", "array_lengthof", "(", "PossibleClasses", ")", ";", "emitFrameMemOps", "(", "true", ",", "MBB", ",", "MBBI", ",", "CSI", ",", "TRI", ",", "PossibleClasses", ",", "NumClasses", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64FrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13213, "Length": 57, "Cover_Rate": 0.5089285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "<STR_LIT>", "<<", "MinSrc", "<<", "<STR_LIT>", "<<", "MaxSrc", "<<", "<STR_LIT>", ";", "for", "(", "int", "M", ":", "Mask", ")", "OS", "<<", "' '", "<<", "M", ";", "OS", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonISelDAGToDAGHVX", "Func": "print", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13214, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_max_pi16", "(", "__m64"], "ground_truth": ["__A", ",", "__m64", "__B", ")", "{"], "File": "xmmintrin4", "Func": "_mm_max_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13215, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPM", ".", "addPass", "(", "<ISA_LIT>PreserveDITypePass", "(", ")", ")", ";", "MPM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPeepholeEPCallback", "(", "[", "=", "]", "(", "FunctionPassManager", "&", "FPM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FPM", ".", "addPass", "(", "SimplifyCFGPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")"], "ground_truth": [")", ")", ";"], "File": "BPFTargetMachine4", "Func": "registerPassBuilderCallbacks", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13216, "Length": 62, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&"], "ground_truth": ["PostMachineSchedulerID", ")", ";"], "File": "ARMTargetMachine10", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13217, "Length": 64, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst4v2si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ",", "__bu"], "ground_truth": [".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst4_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13218, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmp_epu32_mask", "(", "__mmask16", "__U", ",", "__m512i", "__X", ",", "__m512i", "__Y", ",", "const", "int", "__P", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "("], "ground_truth": ["__v16si", ")", "__Y", ",", "__P", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmp_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13219, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "str", "=", "(", "char", "*", ")", "xmalloc", "(", "strlen", "(", "const_str", ")", ")", ";", "enum", "aarch_parse_opt_result", "res", "=", "aarch_parse_branch_protection", "(", "const_str", ",", "&", "str", ")", ";", "if", "(", "res", "==", "AARCH_PARSE_INVALID_ARG", ")", "error", "("], "ground_truth": ["<STR_LIT>", ",", "str", ")", ";"], "File": "aarch-common1", "Func": "aarch_validate_mbranch_protection", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13220, "Length": 41, "Cover_Rate": 0.5616438356164384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op12", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "op12", "=", "gen_rtx_CONST", "(", "HImode", ",", "op12", ")", ";", "}", "else", "{", "op10", "=", "rl78_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "op12", "=", "rl78_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "if", "(", "rtx_equal_p", "(", "op00", ",", "op12", ")", ")", "{", "emit_move_insn", "(", "op02", ",", "op12", ")", ";", "emit_move_insn", "(", "op00", ",", "op10", ")", ";", "}", "else", "{", "emit_move_insn", "(", "op00", ",", "op10", ")", ";", "emit_move_insn", "(", "op02"], "ground_truth": [",", "op12", ")", ";"], "File": "rl78", "Func": "rl78_expand_movsi", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13221, "Length": 125, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addIRTranslator", "("], "ground_truth": [")", "{"], "File": "PPCTargetMachine40", "Func": "addIRTranslator", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13222, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ","], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "F2003fISelDAGToDAG", "Func": "Select", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13223, "Length": 68, "Cover_Rate": 0.5190839694656488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins"], "ground_truth": [";"], "File": "MBlazeTargetMachine1", "Func": "getInstrItineraryData", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13224, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "ValueEntry", "=", "std", "::", "pair", "<", "SDValue", ",", "size_t", ">", ";", "SmallVector", "<", "ValueEntry", ",", "<NUM_LIT>", ">", "SplatValueCounts", ";", "using", "SwizzleEntry", "=", "std", "::", "pair", "<", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", ",", "size_t", ">", ";", "SmallVector", "<", "SwizzleEntry", ",", "<NUM_LIT>", ">", "SwizzleCounts", ";", "auto", "AddCount", "=", "[", "]", "(", "auto", "&", "Counts", ",", "const", "auto", "&", "Val", ")", "{", "auto", "CountIt", "=", "std", "::", "find_if", "(", "Counts", ".", "begin", "(", ")", ",", "Counts", ".", "end", "(", ")", ",", "[", "&", "Val", "]", "(", "auto", "E", ")", "{", "return", "E", ".", "first", "==", "Val", ";", "}", ")", ";", "if", "(", "CountIt", "==", "Counts", ".", "end", "(", ")", ")", "{", "Counts", ".", "emplace_back", "(", "Val", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "CountIt", "->", "second", "++", ";", "}", "}", ";", "auto", "GetMostCommon", "=", "[", "]", "(", "auto", "&", "Counts", ")", "{", "auto", "CommonIt", "=", "std", "::", "max_element", "(", "Counts", ".", "begin", "(", ")", ",", "Counts", ".", "end", "(", ")", ",", "[", "]", "(", "auto", "A", ",", "auto", "B", ")", "{", "return", "A", ".", "second", "<", "B", ".", "second", ";", "}", ")", ";", "assert", "(", "CommonIt", "!=", "Counts", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "*", "CommonIt", ";", "}", ";", "size_t", "NumConstantLanes", "=", "<NUM_LIT>", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "Lanes", ";", "++", "I", ")", "{", "const", "SDValue", "&", "Lane", "=", "Op", "->", "getOperand", "(", "I", ")", ";", "if", "(", "Lane", ".", "isUndef", "(", ")", ")", "continue", ";", "AddCount", "(", "SplatValueCounts", ",", "Lane", ")", ";", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "NumConstantLanes", "++", ";", "}", "else", "if", "(", "CanSwizzle", ")", "{", "auto", "SwizzleSrcs", "=", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "if", "(", "SwizzleSrcs", ".", "first", ")", "AddCount", "(", "SwizzleCounts", ",", "SwizzleSrcs", ")", ";", "}", "}", "SDValue", "SplatValue", ";", "size_t", "NumSplatLanes", ";", "std", "::", "tie", "(", "SplatValue", ",", "NumSplatLanes", ")", "=", "GetMostCommon", "(", "SplatValueCounts", ")", ";", "SDValue", "SwizzleSrc", ";", "SDValue", "SwizzleIndices", ";", "size_t", "NumSwizzleLanes", "=", "<NUM_LIT>", ";", "if", "(", "SwizzleCounts", ".", "size", "(", ")", ")", "std", "::", "forward_as_tuple", "(", "std", "::", "tie", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ",", "NumSwizzleLanes", ")", "=", "GetMostCommon", "(", "SwizzleCounts", ")", ";", "std", "::", "function", "<", "bool", "(", "size_t", ",", "const", "SDValue", "&", ")", ">", "IsLaneConstructed", ";", "SDValue", "Result", ";", "if", "(", "NumSwizzleLanes", ">=", "NumSplatLanes", "&&", "(", "!", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", "||", "NumSwizzleLanes", ">=", "NumConstantLanes", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecT", ",", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "auto", "Swizzled", "=", "std", "::", "make_pair", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "IsLaneConstructed", "=", "[", "&", ",", "Swizzled", "]", "(", "size_t", "I", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "Swizzled", "==", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "}", ";", "}", "else", "if", "(", "NumConstantLanes", ">=", "NumSplatLanes", "&&", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ConstLanes", ";", "for", "(", "const", "SDValue", "&", "Lane", ":", "Op"], "ground_truth": ["->", "op_values", "(", ")", ")", "{"], "File": "WebAssemblyISelLowering31", "Func": "LowerBUILD_VECTOR", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13225, "Length": 488, "Cover_Rate": 0.32950708980418636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", "ATTRIBUTE_UNUSED", ")", "{", "return", "DW_EH_PE_absptr"], "ground_truth": [";"], "File": "mmix", "Func": "mmix_asm_preferred_eh_data_format", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13226, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "m32r_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool"], "ground_truth": ["outgoing", "ATTRIBUTE_UNUSED", ")", "{"], "File": "m32r", "Func": "m32r_function_value", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13227, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instr", "=", "match", "(", "Opcode", ",", "Args", "...", ")", ";", "return", "Instr", "!="], "ground_truth": ["nullptr", ";"], "File": "TVMMachineInstrMatcher", "Func": "match", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13228, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode"], "ground_truth": ["mode", ")", "{"], "File": "powerpcspe", "Func": "rs6000_hard_regno_mode_ok", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13229, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_blend_epi64", "(", "__mmask8"], "ground_truth": ["__U", ",", "__m128i", "__A", ",", "__m128i", "__W", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_blend_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13230, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtaq_u64_f64", "(", "float64x2_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vcvtaq_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13231, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "vec_uchar16", "mask", ";", "count", "=", "<NUM_LIT>", "-", "count", ";", "x", ".", "i", "[", "<NUM_LIT>"], "ground_truth": ["]", "=", "count", "<<", "<NUM_LIT>", ";"], "File": "si2vmx", "Func": "si_rotqmbyi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13232, "Length": 29, "Cover_Rate": 0.3118279569892473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurFPOData", "->", "PrologueEnd", "=", "emitFPOLabel", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "X86WinCOFFTargetStreamer", "Func": "emitFPOEndPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13233, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmax_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vmax_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13234, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvq", "(", "uint32x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "mve___arm_vaddlvq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13235, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrIdxOffs", "(", "SDValue", "N", ",", "SDValue", "&", "Out", ")", "const", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Out", "=", "N", ";", "return", "true"], "ground_truth": [";"], "File": "PPCISelDAGToDAG106", "Func": "SelectAddrIdxOffs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13236, "Length": 48, "Cover_Rate": 0.9056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI"], "ground_truth": [";"], "File": "MSP430InstrInfo (2)", "Func": "getRegisterInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13237, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetInstSeqLs", "(", "Imm", "&", "~", "<NUM_LIT>", ",", "RemSize", ",", "SeqLs", ")", ";", "AddInstr", "(", "SeqLs", ",", "Inst", "(", "ORi", ",", "Imm", "&", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "MipsAnalyzeImmediate10", "Func": "GetInstSeqLsORi", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13238, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "_mm_movemask_pi8", "(", "__m64", "__A", ")", "{", "return", "__builtin_arm_tmovmskb", "(", "(", "__v8qi", ")"], "ground_truth": ["__A", ")", ";"], "File": "mmintrin", "Func": "_mm_movemask_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13239, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__crcc_w_b_w", "(", "char", "_1", ",", "int", "_2", ")", "{", "return", "(", "int", ")", "__builtin_loongarch_crcc_w_b_w", "(", "(", "char", ")", "_1", ",", "(", "int", ")"], "ground_truth": ["_2", ")", ";"], "File": "larchintrin", "Func": "__crcc_w_b_w", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13240, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "bundleScope", "(", "root", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "root", "->", "dump", "(", "dbgs", "(", ")", ",", "<NUM_LIT>", ",", "true", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", ")"], "ground_truth": [";"], "File": "PatmosSPBundling", "Func": "doBundlingFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13241, "Length": 45, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AddrOp", "=", "AddrBase", "+", "<NUM_LIT>", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "Inst", ".", "getOperand", "(", "RegOp", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isExpr", "(", ")", "||", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isImm", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "Inst", ".", "getOperand", "(", "RegOp", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", "return", ";", "bool", "Absolute", "=", "true", ";", "if", "(", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "MCE", "=", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "getExpr", "(", ")", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MCE", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLVP", ")", "Absolute", "=", "false", ";", "}", "if", "(", "Absolute", "&&", "(", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "||", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", ";", "MCOperand", "Saved", "=", "Inst", ".", "getOperand", "(", "AddrOp", ")", ";", "MCOperand", "Seg", "=", "Inst", ".", "getOperand", "("], "ground_truth": ["AddrBase", "+", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower (2)", "Func": "SimplifyShortMoveForm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13242, "Length": 283, "Cover_Rate": 0.7004950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "<STR_LIT>", ",", "MBB", ")", ")", ";", "MCE", ".", "emitWordLE", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86CodeEmitter22", "Func": "emitPCRelativeBlockAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13243, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "adjust_address", "(", "dest", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "source", "=", "gen_lowpart", "(", "V2DImode", ",", "source", ")", ";", "}", "rtx", "tmp", "=", "gen_reg_rtx_and_attrs", "(", "source", ")", ";", "rs6000_emit_le_vsx_permute", "(", "tmp", ",", "source", ",", "mode"], "ground_truth": [")", ";"], "File": "rs6000", "Func": "rs6000_emit_le_vsx_store", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13244, "Length": 53, "Cover_Rate": 0.6385542168674698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ExtraCode", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "CSKYAsmPrinter1", "Func": "PrintAsmMemoryOperand", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13245, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useHVX128BOps", "(", ")", "const"], "ground_truth": ["{"], "File": "HexagonSubtarget (2)1", "Func": "useHVX128BOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13246, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "count", "=", "<NUM_LIT>", ";", "while", "(", "*", "p", "&&", "isspace", "(", "*", "p", ")", "&&", "*", "p", "!=", "'\\n'", ")", "p", "++", ";", "count", "++", ";", "while", "(", "*", "p", "&&", "*", "p", "!=", "'\\n'", "&&", "strncmp", "(", "p", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "*", "p", "=="], "ground_truth": ["','", ")", "count", "++", ";"], "File": "ARMTargetAsmInfo1", "Func": "countArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13247, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LongBranch", "::", "replaceBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "Iter", "Br", ",", "DebugLoc", "DL", ",", "MachineBasicBlock", "*", "MBBOpnd", ")", "{", "unsigned", "NewOpc", "=", "TII", "->", "GetOppositeBranchOpc", "(", "Br", "->", "getOpcode", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "NewDesc", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "Br", ",", "DL", ",", "NewDesc", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Br", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "Br", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "MO", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "MIB", ".", "addMBB", "("], "ground_truth": ["MBBOpnd", ")", ";"], "File": "MipsLongBranch16", "Func": "replaceBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13248, "Length": 141, "Cover_Rate": 0.9527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Types", ".", "try_emplace", "(", "MI", ",", "InstType", "::"], "ground_truth": ["NotDetermined", ")", ";"], "File": "MipsRegisterBankInfo1", "Func": "startVisit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13249, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "<STR_LIT>", "(", "IV", ",", "VMCnt", "?", "<NUM_LIT>", ":", "getVmcntBitMask", "(", "IV", ")", ",", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "<NUM_LIT>", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "WaitCntImmediate", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "VSCnt", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Pos", "==", "Position", "::", "AFTER"], "ground_truth": [")", "--", "MI", ";"], "File": "SIMemoryLegalizer2", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13250, "Length": 147, "Cover_Rate": 0.3107822410147992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumFixups"], "ground_truth": [";"], "File": "AArch64MCCodeEmitter (2)", "Func": "getCondBranchTargetOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13251, "Length": 48, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReduceEntryVector", "::", "const_iterator", "Start", "=", "std", "::", "begin", "(", "ReduceTable", ")", ";", "ReduceEntryVector", "::", "const_iterator", "End", "=", "std", "::", "end", "(", "ReduceTable", ")", ";", "std", "::", "pair", "<", "ReduceEntryVector", "::", "const_iterator", ",", "ReduceEntryVector", "::", "const_iterator", ">", "Range", "=", "std", "::", "equal_range", "(", "Start", ",", "End", ",", "Opcode", ")", ";", "if", "(", "Range", ".", "first", "==", "Range", ".", "second", ")", "return", "false", ";", "for", "(", "ReduceEntryVector", "::", "const_iterator", "Entry", "=", "Range", ".", "first", ";", "Entry", "!=", "Range", ".", "second", ";", "++", "Entry", ")", "{", "ReduceEntryFunArgs", "Arguments", "(", "&", "(", "*", "MII", ")", ",", "*", "Entry", ",", "NextMII", ")", ";", "if", "(", "(", "(", "*", "Entry", ")", ".", "ReduceFunction", ")", "(", "&"], "ground_truth": ["Arguments", ")", ")", "return", "true", ";"], "File": "MicroMipsSizeReduction", "Func": "ReduceMI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13252, "Length": 116, "Cover_Rate": 0.7388535031847133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType"], "ground_truth": ["(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VRMLLDAVH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13253, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "RISCVDisassembler11", "Func": "DecodeFPR32RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13254, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "III", ".", "ImmMustBeMultipleOf", ">", "<NUM_LIT>", "||", "III", ".", "TruncateImmTo", "||", "III", ".", "ImmWidth", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ImmMO", ".", "isGlobal", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "ImmMO", ".", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "ImmMO", ".", "getGlobal", "(", ")", "->", "getPointerAlignment", "(", "DL", ")", "<", "III", ".", "ImmMustBeMultipleOf", ")", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "ImmMO", ".", "isImm", "(", ")", ")", "{", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "ImmMO", ".", "getImm", "(", ")", "+", "BaseImm", ")", ";", "if", "(", "Imm", "%", "III", ".", "ImmMustBeMultipleOf", ")", "return", "false", ";", "if", "(", "III", ".", "TruncateImmTo", ")", "Imm", "&=", "(", "(", "<NUM_LIT>", "<<", "III", ".", "TruncateImmTo", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "III", ".", "SignedImm", ")", "{", "APInt", "ActualValue", "(", "<NUM_LIT>", ",", "Imm", ",", "true", ")", ";", "if", "(", "!", "ActualValue", ".", "isSignedIntN", "(", "III", ".", "ImmWidth"], "ground_truth": [")", ")", "return", "false", ";"], "File": "PPCInstrInfo128", "Func": "isImmElgibleForForwarding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13255, "Length": 162, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsFrameChange", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "NULL", ")", "||"], "ground_truth": ["MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "NULL", ")", ";"], "File": "X86NaClRewritePass1", "Func": "IsFrameChange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13256, "Length": 28, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "WideSize", "=", "VT", ".", "getVectorElementCount", "(", ")", ";", "MVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "NarrowTy", "=", "<STR_LIT>", "(", "EltTy", ",", "WideSize", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "SDLoc", "(", "V128Reg", ")"], "ground_truth": [",", "NarrowTy", ",", "V128Reg", ")", ";"], "File": "AArch64ISelDAGToDAG60", "Func": "NarrowVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13257, "Length": 51, "Cover_Rate": 0.6623376623376623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "Y", "(", "The<ISA_LIT>V9Target", ",", "create<ISA_LIT>V9MCAsmInfo", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>Target", ",", "&", "The<ISA_LIT>V9Target", "}", ")", "{", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer"], "ground_truth": [")", ";"], "File": "SparcMCTargetDesc25", "Func": "LLVMInitializeSparcTargetMC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13258, "Length": 101, "Cover_Rate": 0.7426470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "{", "__builtin_aarch64_ashldi", "(", "__a", "[", "<NUM_LIT>"], "ground_truth": ["]", ",", "__b", ")", "}", ";"], "File": "arm", "Func": "neon2_vshl_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13259, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SeparatorString", "=", "<STR_LIT>", ";", "CommentColumn", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "LabelSuffix", "=", "<STR_LIT>", ";", "GlobalPrefix", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "LinkerPrivateGlobalPrefix", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "AMDGPUMCAsmInfo7", "Func": "AMDGPUMCAsmInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13260, "Length": 60, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_MODE", "(", "reg", ")", "==", "SImode", "&&", "n", ">=", "-", "<NUM_LIT>", "&&", "n", "!=", "<NUM_LIT>", "&&", "n", "<=", "<NUM_LIT>", ")", ";", "switch", "(", "n", ")", "{", "case", "<NUM_LIT>", ":", "s", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "s", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "s", "=", "<STR_LIT>", ";", "break", ";", "case", "-", "<NUM_LIT>", ":", "s", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "m68k", "Func": "output_reg_adjust", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13261, "Length": 63, "Cover_Rate": 0.5206611570247934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_function_naked", "(", "const_tree", "fn", ")", "{", "if", "(", "fn", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fn", ")", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "i3867", "Func": "ix86_function_naked", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13262, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "indirect_p", ",", "size", ",", "n_reg", ",", "sav_ofs", ",", "sav_scale", ",", "max_reg", ";", "tree", "lab_false", ",", "lab_over", "=", "NULL_TREE", ";", "tree", "addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", ")", ";", "bool", "left_align_p", ";", "f_gpr", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "va_list_type_node", ")", ")", ";", "f_fpr", "=", "DECL_CHAIN", "(", "f_gpr", ")", ";", "f_ovf", "=", "DECL_CHAIN", "(", "f_fpr", ")", ";", "f_sav", "=", "DECL_CHAIN", "(", "f_ovf", ")", ";", "gpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gpr", ")", ",", "valist", ",", "f_gpr", ",", "NULL_TREE", ")", ";", "fpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fpr", ")", ",", "valist", ",", "f_fpr", ",", "NULL_TREE", ")", ";", "sav", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "valist", ",", "f_sav", ",", "NULL_TREE", ")", ";", "valist", "=", "unshare_expr", "(", "valist", ")", ";", "ovf", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovf", ")", ",", "valist", ",", "f_ovf", ",", "NULL_TREE", ")", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "s390_check_type_for_vector_abi", "(", "type", ",", "true", ",", "false", ")", ";", "if", "(", "pass_va_arg_by_reference", "(", "type", ")", ")", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_tree", "(", "type", ")", ";", "}", "indirect_p", "=", "<NUM_LIT>", ";", "reg", "=", "gpr", ";", "n_reg", "=", "<NUM_LIT>", ";", "sav_ofs", "=", "<NUM_LIT>", "*", "UNITS_PER_LONG", ";", "sav_scale", "=", "UNITS_PER_LONG", ";", "size", "=", "UNITS_PER_LONG", ";", "max_reg", "=", "GP_ARG_NUM_REG", "-", "n_reg", ";", "left_align_p", "=", "false", ";", "}", "else", "if", "(", "s390_function_arg_vector", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ")", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_tree", "(", "type", ")", ";", "}", "indirect_p", "=", "<NUM_LIT>", ";", "reg", "=", "NULL_TREE", ";", "n_reg", "=", "<NUM_LIT>", ";", "sav_ofs", "=", "<NUM_LIT>", ";", "sav_scale", "=", "<NUM_LIT>", ";", "max_reg", "=", "<NUM_LIT>", ";", "left_align_p", "=", "true", ";", "}", "else", "if", "(", "s390_function_arg_float", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ")", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_tree", "(", "type", ")", ";", "}", "indirect_p", "=", "<NUM_LIT>", ";", "reg", "=", "fpr", ";", "n_reg", "=", "<NUM_LIT>", ";", "sav_ofs", "=", "<NUM_LIT>"], "ground_truth": ["*", "UNITS_PER_LONG", ";"], "File": "s390", "Func": "s390_gimplify_va_arg", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13263, "Length": 333, "Cover_Rate": 0.4016887816646562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "alpha_multipass_dfa_lookahead"], "ground_truth": ["(", "void", ")", "{"], "File": "alpha", "Func": "alpha_multipass_dfa_lookahead", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13264, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstrInfo", "::", "setInnerLoop", "(", "MCB", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setInnerLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "<ISA_LIT>MCInstrInfo", "::", "setMemReorderDisabled", "(", "MCB", ")", ";", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "MemNoShuffMsg", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "llvm", "::", "Twine", "(", "<STR_LIT>", ")", "+", "Option", "+"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonAsmParser10", "Func": "matchBundleOptions", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13265, "Length": 140, "Cover_Rate": 0.5907172995780591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "Opcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "!", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "I", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "I", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "I", ".", "addImm", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "SIInsertSkips18", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13266, "Length": 264, "Cover_Rate": 0.3969924812030075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mn10300_select_cc_mode", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "int", "req", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "return", "CC_FLOATmode", ";", "req", "=", "cc_flags_for_code", "(", "code", ")"], "ground_truth": [";"], "File": "mn10300", "Func": "mn10300_select_cc_mode", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13267, "Length": 40, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsSubAdd", ";", "if", "(", "!", "isAddSubOrSubAdd", "(", "BV", ",", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "NumExtracts", ",", "IsSubAdd", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "BV", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "BV", ")", ";", "SDValue", "Opnd2", ";", "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "NumExtracts", ")", ")", "{", "unsigned", "Opc", "=", "IsSubAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "}", "if", "(", "IsSubAdd", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "int", ">", "Mask", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "("], "ground_truth": ["I", ")", ";"], "File": "X86ISelLowering100", "Func": "lowerToAddSubOrFMAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13268, "Length": 148, "Cover_Rate": 0.5543071161048689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return"], "ground_truth": ["false", ";"], "File": "MSP430AsmBackend", "Func": "fixupNeedsRelaxation", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13269, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmpeq_epu16_mask", "(", "__mmask16", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")"], "ground_truth": ["__B", ",", "<NUM_LIT>", ",", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cmpeq_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13270, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "return", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ","], "ground_truth": ["JT", "->", "getTargetFlags", "(", ")", ")", ";"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerJumpTable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13271, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsNakedFunction", "=", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ";", "if", "(", "!", "IsNakedFunction", ")", "emitFrameDirective", "(", ")", ";", "if", "(", "!", "IsNakedFunction", ")", "printSavedRegsBitmask", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "{", "TS", ".", "emitDirectiveSetNoReorder"], "ground_truth": ["(", ")", ";"], "File": "MipsAsmPrinter", "Func": "emitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13272, "Length": 50, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IFListType", "&", "LL", "=", "I", "->", "second", ";", "RegisterSet", "TT", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "LL", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "TT", ".", "insert", "(", "LL", "[", "i", "]", ".", "second", ")", ";", "for", "(", "unsigned", "R", "=", "TT", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "TT", ".", "find_next", "(", "R", ")", ")", "RemC", "[", "R", "]", "++", ";", "AllRMs", ".", "insert", "(", "TT", ")", ";", "}", "for", "(", "unsigned", "R", "=", "AllRMs", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "AllRMs", ".", "find_next", "(", "R", ")", ")", "{", "typedef", "MachineRegisterInfo", "::", "use_nodbg_iterator", "use_iterator", ";", "typedef", "SmallSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "InstrSet", ";", "InstrSet", "UIs", ";", "use_iterator", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "for", "(", "use_iterator", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "R", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "UIs", ".", "insert", "(", "I", "->", "getParent", "(", ")", ")", ";", "unsigned", "C", "=", "UIs", ".", "size", "(", ")", ";", "unsigned", "D", "=", "RemC", "[", "R", "]", ";", "UseC", "[", "R", "]", "=", "(", "C", ">", "D", ")", "?", "C", "-", "D", ":", "<NUM_LIT>", ";", "}", "bool", "SelectAll0", "=", "OptSelectAll0", ",", "SelectHas0", "=", "OptSelectHas0", ";", "if", "(", "!", "SelectAll0", "&&", "!", "SelectHas0", ")", "SelectAll0", "=", "true", ";", "IFOrdering", "IFO", "(", "UseC", ",", "BaseOrd", ")", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "IFListType", "&", "LL", "=", "I", "->", "second", ";", "if", "(", "LL", ".", "empty", "(", ")", ")", "continue", ";", "IFListType", "::", "iterator", "MinI", "=", "std", "::", "min_element", "(", "LL", ".", "begin", "(", ")", ",", "LL", ".", "end", "(", ")", ",", "IFO", ")", ";", "assert", "(", "MinI", "!=", "LL", ".", "end", "(", ")", ")", ";", "IFRecordWithRegSet", "M", "=", "*", "MinI", ";", "LL", ".", "clear", "(", ")", ";", "RegisterSet", "Us", ";", "const", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "getInstrUses", "(", "DefI", ",", "Us", ")", ";", "bool", "Accept", "=", "false", ";", "if", "(", "SelectAll0", ")", "{", "bool", "All0", "=", "true", ";", "for", "(", "unsigned", "R", "=", "Us", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Us", ".", "find_next", "(", "R", ")", ")", "{", "if", "(", "UseC", "[", "R", "]", "==", "<NUM_LIT>", ")", "continue", ";", "All0", "=", "false", ";", "break", ";", "}", "Accept", "=", "All0", ";", "}", "else", "if", "(", "SelectHas0", ")", "{", "bool", "Has0", "=", "false", ";", "for", "(", "unsigned", "R", "=", "Us", ".", "find_first", "(", ")", ";", "R", ";"], "ground_truth": ["R", "=", "Us", ".", "find_next", "(", "R", ")", ")", "{"], "File": "HexagonGenInsert (2)", "Func": "selectCandidates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13273, "Length": 433, "Cover_Rate": 0.6540785498489426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InsertWaits", "::", "hasOutstandingLGKM", "(", ")"], "ground_truth": ["const", "{"], "File": "SIInsertWaits13", "Func": "hasOutstandingLGKM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13274, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "false", ";", "RegD", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RegD", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "<STR_LIT>", ";", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13275, "Length": 73, "Cover_Rate": 0.7525773195876289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrhaddq_m_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrhaddq_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13276, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "MVT", "SrcVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Src", "=", "convertToScalableVector", "(", "SrcVT", ",", "Src", ",", "DAG", ",", "Subtarget", ")", ";", "}", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "ZeroSplat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "Zero", ",", "VL", ")", ";", "SDValue", "SplatValue", "=", "DAG", ".", "getConstant", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "Splat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "SplatValue", ",", "VL", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Src", ",", "Splat", ",", "ZeroSplat", ",", "VL", ")", ";", "if", "(", "!", "VT", ".", "isFixedLengthVector", "(", ")", ")"], "ground_truth": ["return", "Result", ";"], "File": "RISCVISelLowering37", "Func": "lowerVPExtMaskOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13277, "Length": 201, "Cover_Rate": 0.788235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "}", "SDValue", "ArgGPR", "=", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsNumGPR", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgFPR", "=", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsNumFPR", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "StackOffsetFI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsStackOffset", "(", ")", ",", "PtrVT", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "uint64_t", "FrameOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "ConstFrameOffset", "=", "DAG", ".", "getConstant", "(", "FrameOffset", ",", "dl", ",", "PtrVT", ")", ";", "uint64_t", "StackOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "SDValue", "ConstStackOffset", "=", "DAG", ".", "getConstant", "(", "StackOffset", ",", "dl", ","], "ground_truth": ["PtrVT", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerVASTART", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13278, "Length": 150, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFullyRelaxed", "(", "const", "MCRelaxableFragment", "&", "RF", ")", "{", "auto", "&", "Inst", "=", "RF", ".", "getInst", "(", ")", ";", "auto", "&", "STI", "=", "*", "RF", ".", "getSubtargetInfo", "(", ")", ";", "bool", "Is16BitMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "return", "getRelaxedOpcode", "(", "Inst", ",", "Is16BitMode", ")"], "ground_truth": ["==", "Inst", ".", "getOpcode", "(", ")", ";"], "File": "X86AsmBackend (2)1", "Func": "isFullyRelaxed", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13279, "Length": 57, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SrcExtra", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "LdSrcBStart", ",", "<ISA_LIT>II", "::", "LdSrcBSize", ")", ";", "uint64_t", "Dest", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "LdDestStart", ",", "<ISA_LIT>II", "::", "LdDestSize", ")", ";", "uint64_t", "Switches", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "LdSwitchesStart", ",", "<ISA_LIT>II", "::", "LdSwitchesSize", ")", ";", "uint64_t", "Predicate", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "LdPredicateStart", ",", "<ISA_LIT>II", "::", "LdPredicateSize", ")", ";", "bool", "Polarity", "=", "(", "bool", ")", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "LdPolarityBit", ",", "<NUM_LIT>", ")", ";", "assert", "(", "Opcode", "==", "<ISA_LIT>II", "::", "LOOKUP", "||", "Opcode", "==", "<ISA_LIT>II", "::", "LOOKUP_1C", "||", "Opcode", "==", "<ISA_LIT>II", "::", "LOOKUP_2C", ")", ";", "if", "(", "Opcode", "==", "<ISA_LIT>II", "::", "LOOKUP_1C", "||", "Opcode", "==", "<ISA_LIT>II", "::", "LOOKUP", ")", "{", "if", "(", "DecodeVRFRegisterClass", "(", "Inst", ",", "Dest", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::"], "ground_truth": ["Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "TPCDisassembler", "Func": "decodeLookupLutPtr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13280, "Length": 139, "Cover_Rate": 0.3518987341772152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_abi", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", "{", "CUMULATIVE_ARGS", "valcum", ";", "rtx", "valret", ";", "valcum", ".", "words", "=", "<NUM_LIT>", ";", "valcum", ".", "fregno", "=", "FP_ARG_MIN_REG", ";", "valcum", ".", "vregno", "=", "ALTIVEC_ARG_MIN_REG", ";", "valret", "=", "rs6000_darwin64_record_arg", "(", "&", "valcum", ",", "type", ",", "true", ",", "true", ")", ";", "if", "(", "valret", ")", "return", "false", ";", "}", "if", "(", "rs6000_discover_homogeneous_aggregate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "NULL", ","], "ground_truth": ["NULL", ")", ")", "return", "false", ";"], "File": "rs60004", "Func": "rs6000_return_in_memory", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13281, "Length": 98, "Cover_Rate": 0.4083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf64mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "X86ATTInstPrinter (2)", "Func": "printf64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13282, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpltq_n_fv8hf", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vcmpltq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13283, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "DL", "=", "I", ".", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "switch", "(", "Intrinsic", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "."], "ground_truth": ["getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";"], "File": "AArch64ISelLowering27", "Func": "getTgtMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13284, "Length": 436, "Cover_Rate": 0.4453524004085802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "TARGET_MMX", "&&", "!", "warnedmmx", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "warnedmmx", "=", "true", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "}", "return", "NULL"], "ground_truth": [";"], "File": "i3863", "Func": "ix86_struct_value_rtx", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13285, "Length": 44, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "FullFS", "=", "(", "Twine", "(", "FullFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FullFS", ")", ";", "if", "(", "hasSSE42", "(", ")", "||", "hasSSE4A", "(", ")", ")", "IsUAMem16Slow", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "if", "(", "In64BitMode", "&&", "!", "Has<ISA_LIT>_64", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "="], "ground_truth": ["*", "StackAlignOverride", ";"], "File": "X86Subtarget78", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13286, "Length": 92, "Cover_Rate": 0.44660194174757284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "int", "idx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "idx", "<", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "idx", ")", ".", "getReg", "(", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "R600InstrInfo10", "Func": "isPredicated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13287, "Length": 63, "Cover_Rate": 0.8513513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_16_BIT", ")", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_casesi", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13288, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")"], "ground_truth": [",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "File": "MCS51MCTargetDesc", "Func": "LLVMInitializeMCS51TargetMC", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13289, "Length": 72, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "insn_code", "tilepro_multiply_get_opcode", "(", "const", "struct", "tilepro_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilepro_multiply_insn_seq_decode_opcode", "[", "entry", "->"], "ground_truth": ["compressed_opcode", "]", ";"], "File": "tilepro", "Func": "tilepro_multiply_get_opcode", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13290, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "RegList2", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "RegList2", ",", "<NUM_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering112", "Func": "CC_Hexagon64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13291, "Length": 68, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmadd_ss", "(", "__m128", "__A", ",", "__m128", "__B"], "ground_truth": [",", "__m128", "__C", ")", "{"], "File": "fmaintrin4", "Func": "_mm_fnmadd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13292, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isFIBase", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "MipsFastISel", "Func": "setFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13293, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "GCNPassConfig", "::", "createSGPRAllocPass", "(", "bool", "Optimized", ")", "{", "llvm", "::", "call_once", "(", "InitializeDefaultSGPRRegisterAllocatorFlag", ",", "initializeDefaultSGPRRegisterAllocatorOnce", ")", ";", "RegisterRegAlloc", "::", "FunctionPassCtor", "Ctor", "=", "SGPRRegisterRegAlloc", "::", "getDefault", "(", ")", ";", "if", "(", "Ctor", "!=", "useDefaultRegisterAllocator", ")", "return", "Ctor", "(", ")", ";", "if", "(", "Optimized", ")", "return"], "ground_truth": ["createGreedyRegisterAllocator", "(", "onlyAllocateSGPRs", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createSGPRAllocPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13294, "Length": 51, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "fixed_regs", "[", "BASE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "BASE_REGNUM", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "RETURN_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "RETURN_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "call_used_regs", "["], "ground_truth": ["i", "]", "=", "call_really_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";"], "File": "s3905", "Func": "s390_conditional_register_usage", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13295, "Length": 65, "Cover_Rate": 0.3403141361256545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "<NUM_LIT>", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "("], "ground_truth": ["SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13296, "Length": 145, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "spillSGPR", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "RegScavenger", "*", "RS", ",", "bool", "OnlyToVGPR", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "<STR_LIT>", ";", "unsigned", "M0CopyReg", "=", "<STR_LIT>", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "<STR_LIT>", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")"], "ground_truth": [")", "{"], "File": "SIRegisterInfo74", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13297, "Length": 325, "Cover_Rate": 0.31190019193857965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLdsDirect", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">="], "ground_truth": ["GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13298, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "C", ")", "return", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'I'", ":", "if", "(", "Val", ">", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'J'", ":", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "break", ";", "return", ";", "case", "'K'", ":", "if", "(", "Val", "<", "-", "<NUM_LIT>", "||", "Val", ">=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'L'", ":", "if", "(", "Val", "<", "<NUM_LIT>", "&&", "Val", ">=", "-", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'M'", ":", "if", "(", "Val", "<", "-", "<NUM_LIT>", "||", "Val", ">=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'N'", ":", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'O'", ":", "if", "(", "Val", "==", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'P'", ":", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'C'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'0'", ":", "case", "'i'", ":", "case", "'j'", ":", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "break", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'0'", ":", "if", "(", "!", "Val", ")", "break", ";", "return", ";", "case", "'i'"], "ground_truth": [":"], "File": "M68kISelLowering", "Func": "LowerAsmOperandForConstraint", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13299, "Length": 287, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasVInstructions", "(", ")", ")", "return", "<NUM_LIT>", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "RISCVTargetTransformInfo14", "Func": "getNumberOfRegisters", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13300, "Length": 14, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "("], "ground_truth": ["<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "TGSIInstrInfo", "Func": "copyPhysReg", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13301, "Length": 38, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IsPICCall", "&&", "!", "InternalLinkage", ")", "{", "unsigned", "GPReg", "=", "<STR_LIT>", ";", "EVT", "Ty", "=", "<STR_LIT>", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPReg", ",", "getGlobalReg", "(", "CLI", ".", "DAG", ",", "Ty", ")", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ","], "ground_truth": ["RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";"], "File": "Cpu0ISelLowering4", "Func": "getOpndList", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13302, "Length": 98, "Cover_Rate": 0.3052959501557632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cfun", ")", "return", "ix86_abi", ";", "return", "cfun", "->", "machine"], "ground_truth": ["->", "call_abi", ";"], "File": "i3864", "Func": "ix86_cfun_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13303, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ","], "ground_truth": ["Tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13304, "Length": 144, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "PPCInstrInfo (2)2", "Func": "reverseBranchCondition", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13305, "Length": 98, "Cover_Rate": 0.8909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_ternarylogic_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i"], "ground_truth": ["__B", ",", "__m128i", "__C", ",", "const", "int", "__imm", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_maskz_ternarylogic_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13306, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__LD4_LANE_FUNC", "(", "int8x16x4_t", ",", "int8x16_t", ",", "int8_t", ",", "v16qi", ",", "qi", ",", "s8", ")", "__LD4_LANE_FUNC", "(", "int16x8x4_t", ",", "int16x8_t", ",", "int16_t", ",", "v8hi", ",", "hi", ",", "s16", ")", "__LD4_LANE_FUNC", "(", "int32x4x4_t", ",", "int32x4_t", ",", "int32_t", ",", "v4si", ",", "si", ",", "s32", ")", "__LD4_LANE_FUNC", "(", "int64x2x4_t", ",", "int64x2_t", ",", "int64_t", ",", "v2di", ",", "di", ",", "s64", ")", "__LD4_LANE_FUNC", "(", "uint8x16x4_t", ",", "uint8x16_t", ",", "uint8_t", ",", "v16qi", ",", "qi", ",", "u8", ")", "__LD4_LANE_FUNC", "(", "uint16x8x4_t", ",", "uint16x8_t", ",", "uint16_t", ",", "v8hi", ","], "ground_truth": ["hi", ",", "u16", ")", "__LD4_LANE_FUNC", "(", "uint32x4x4_t", ",", "uint32x4_t", ",", "uint32_t", ",", "v4si", ",", "si", ",", "u32", ")", "__LD4_LANE_FUNC", "(", "uint64x2x4_t", ",", "uint64x2_t", ",", "uint64_t", ",", "v2di", ",", "di", ",", "u64", ")", "__extension__", "extern", "__inline", "float32x2_t", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "vmax_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{"], "File": "arm", "Func": "neon4___LD4_LANE_FUNC", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13307, "Length": 135, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_divpd512_mask", "(", "(", "__v8df", ")", "__M", ",", "(", "__v8df", ")", "__V", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_div_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13308, "Length": 32, "Cover_Rate": 0.5423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Op", "=", "Subtarget", ".", "hasP9Vector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Op", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Subtarget", ".", "hasP9Vector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Subtarget", ".", "hasP9Vector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")"], "ground_truth": [")", "{"], "File": "PPCInstrInfo32", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13309, "Length": 337, "Cover_Rate": 0.37993235625704624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "param", "=", "N2FPU_N", "(", "fpu_insn_index", ")", ";", "if", "(", "<NUM_LIT>", "<=", "param", "&&", "param", "<=", "<NUM_LIT>", ")", "nios2_register_custom_code", "(", "param", ",", "CCS_FPU", ",", "fpu_insn_index", ")", ";", "else", "if", "(", "param", "!=", "-", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "N2FPU_NAME", "(", "fpu_insn_index", ")"], "ground_truth": [",", "param", ")", ";"], "File": "nios22", "Func": "nios2_handle_custom_fpu_insn_option", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13310, "Length": 47, "Cover_Rate": 0.8392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss3_6Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false"], "ground_truth": [",", "false", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "iss3_6Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13311, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "(", "(", "REG_P", "(", "gp", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "gp", ")", "==", "PIC_OFFSET_TABLE_REGNUM", ")", "||", "(", "GET_CODE", "(", "gp", ")", "==", "CONST", "&&", "GET_CODE", "(", "u", "=", "XEXP", "(", "gp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "u", ",", "<NUM_LIT>", ")", "==", "ARC_UNSPEC_GOT", "&&", "GET_CODE", "(", "XVECEXP", "(", "u", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "strcmp", "(", "XSTR", "(", "XVECEXP", "(", "u", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST", "&&", "GET_CODE", "(", "u", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "u", ",", "<NUM_LIT>", ")", "==", "ARC_UNSPEC_GOTOFF", ")", "return", "XVECEXP", "(", "u", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "(", "(", "REG_P", "(", "gp", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "gp", ")", "==", "PIC_OFFSET_TABLE_REGNUM", ")", "||", "(", "GET_CODE", "(", "gp", ")", "==", "CONST", "&&", "GET_CODE", "(", "u", "=", "XEXP", "(", "gp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "u", ",", "<NUM_LIT>", ")", "==", "ARC_UNSPEC_GOT", "&&", "GET_CODE", "(", "XVECEXP", "(", "u", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "strcmp", "(", "XSTR", "(", "XVECEXP", "(", "u", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST", "&&", "GET_CODE", "(", "u", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "u", ",", "<NUM_LIT>", ")", "==", "ARC_UNSPEC_GOTOFF", ")", "return", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XVECEXP", "(", "u", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "(", "u", "=", "arc_delegitimize_address_0", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")"], "ground_truth": [",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "u", ")", ";"], "File": "arc4", "Func": "arc_delegitimize_address_0", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13312, "Length": 378, "Cover_Rate": 0.8590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "("], "ground_truth": [")", ";"], "File": "ARM64CollectLOH1", "Func": "getAnalysisUsage", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13313, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FoldAsMAD", "=", "tryAddToFoldList", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ",", "TII", ")", ";", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*"], "ground_truth": ["MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{"], "File": "SIFoldOperands19", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13314, "Length": 233, "Cover_Rate": 0.3996569468267582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1SubHi", "=", "TRI", ".", "getSubReg", "(", "Src1Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Src1SubLo", "=", "TRI", ".", "getSubReg", "(", "Src1Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Src2SubHi", "=", "TRI", ".", "getSubReg", "(", "Src2Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Src2SubLo", "=", "TRI", ".", "getSubReg", "(", "Src2Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Src1SubHi", ")", ".", "addReg", "(", "Src2SubHi", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>"], "ground_truth": [")", ")", ".", "addReg", "(", "Src1SubLo", ")", ".", "addReg", "(", "Src2SubLo", ")", ";"], "File": "HexagonInstrInfo27", "Func": "expandPostRAPseudo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13315, "Length": 231, "Cover_Rate": 0.30078125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "abi", ";", "if", "(", "TARGET_FPU", ")", "abi", "=", "<STR_LIT>", ";", "else", "abi", "=", "<STR_LIT>", ";", "return", "build_string_literal", "(", "strlen", "(", "abi", ")", "+", "<NUM_LIT>", ","], "ground_truth": ["abi", ")", ";"], "File": "sparc-d", "Func": "sparc_d_handle_target_float_abi", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13316, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "return", "OptSize", "&&", "!", "VT"], "ground_truth": [".", "isVector", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "isIntDivCheap", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13317, "Length": 26, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getMatchingCondBranchOpcode", "(", "int", "Opc", ",", "bool", "invertPredicate", ")", "const", "{", "enum", "<STR_LIT>", "inPredSense", ";", "inPredSense", "=", "invertPredicate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "int", "CondOpcode", "=", "<STR_LIT>", "(", "Opc", ",", "inPredSense", ")", ";", "if", "(", "CondOpcode", ">=", "<NUM_LIT>", ")", "return", "CondOpcode", ";", "switch", "(", "Opc"], "ground_truth": [")", "{"], "File": "HexagonInstrInfo23", "Func": "getMatchingCondBranchOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13318, "Length": 46, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_INT", ":", "if", "(", "outer_code", "==", "SET", ")", "{", "if", "(", "satisfies_constraint_Is05", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "if", "(", "satisfies_constraint_Is20", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer_code", "==", "PLUS", "||", "outer_code", "==", "MINUS", ")", "{", "if", "(", "satisfies_constraint_Iu05", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer_code", "==", "ASHIFT", ")", "{", "if", "(", "satisfies_constraint_Iu03", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer_code", "==", "ASHIFTRT", "||", "outer_code", "==", "LSHIFTRT", ")", "{", "if", "(", "satisfies_constraint_Iu05", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "nds32-cost3", "Func": "nds32_rtx_costs_impl", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13319, "Length": 190, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "CondReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "CondIsKill", "=", "hasTrivialKill", "(", "Cond", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "CondReg", ")", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "KCondReg", "=", "CondReg", ";", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CondReg", ")", ".", "addReg", "(", "KCondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ";", "CondReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "CondReg", ",", "true", ",", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";", "if", "(", "!", "LHSReg", "||", "!", "RHSReg", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "unsigned", "ResultReg", "=", "fastEmitInst_rri", "(", "Opc", ",", "RC", ",", "RHSReg", ",", "RHSIsKill", ",", "LHSReg", ",", "LHSIsKill", ",", "CC", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")"], "ground_truth": [";"], "File": "X86FastISel102", "Func": "X86FastEmitPseudoSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13320, "Length": 243, "Cover_Rate": 0.4533582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "unsigned", "CC", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "regX", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "SltOpc", "=", "<ISA_LIT>16WhichOp8uOr16simm", "(", "SltiOpc", ",", "SltiXOpc", ",", "Imm", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addImm", "(", "Imm", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CC", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "Mips16ISelLowering15", "Func": "emitFEXT_CCRXI16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13321, "Length": 136, "Cover_Rate": 0.7861271676300579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewC", ".", "ICmpType", "=", "<STR_LIT>", ";", "}", "if", "(", "!", "MaskVal", ")", "return", ";", "unsigned", "BitSize", "=", "NewC", ".", "Op0", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "NewCCMask", ",", "ShiftVal", ";", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSimpleShift", "(", "NewC", ".", "Op0", ",", "ShiftVal", ")", "&&", "(", "MaskVal", ">>", "ShiftVal", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "CmpVal", ">>", "ShiftVal", ")", "<<", "ShiftVal", ")", "==", "CmpVal", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", ">>", "ShiftVal", ",", "CmpVal", ">>", "ShiftVal", ",", "<STR_LIT>", ")", ")", ")", "{", "NewC", ".", "Op0", "=", "NewC", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskVal", ">>=", "ShiftVal", ";", "}", "else", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSimpleShift", "(", "NewC", ".", "Op0", ",", "ShiftVal", ")", "&&", "(", "MaskVal", "<<", "ShiftVal", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "CmpVal", "<<", "ShiftVal", ")", ">>", "ShiftVal", ")", "==", "CmpVal", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", "<<", "ShiftVal", ",", "CmpVal", "<<", "ShiftVal", ",", "<STR_LIT>", ")", ")", ")", "{", "NewC", ".", "Op0", "=", "NewC", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskVal", "<<=", "ShiftVal", ";", "}", "else"], "ground_truth": ["{"], "File": "SystemZISelLowering (2)2", "Func": "adjustForTestUnderMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13322, "Length": 211, "Cover_Rate": 0.37949640287769787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalToInferAttributeForFunction", "(", "Function", "*", "F", ")", "const", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasFnAttribute", "(", "(", "Attribute", "::", "OptimizeNone", ")", ")", "&&", "F", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "FPGATargetTransformInfo", "Func": "isLegalToInferAttributeForFunction", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13323, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86ISelLowering (2)3", "Func": "isTargetShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13324, "Length": 51, "Cover_Rate": 0.35664335664335667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "memt", "=", "assign_stack_temp", "(", "TImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "memt", ",", "SUBREG_REG", "(", "in", ")", ")", ";", "return", "adjust_address", "(", "memt", ",", "mode", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "force", "&&", "GET_CODE", "(", "in", ")", "==", "REG", ")", "{", "rtx", "memx", "=", "assign_stack_temp", "(", "mode"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ia64", "Func": "spill_xfmode_rfmode_operand", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13325, "Length": 54, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot270_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{", "return", "__builtin_mve_vcaddq_rot270_fv8hf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13326, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isITBlockFull", "(", ")", "{", "return", "inITBlock", "(", ")", "&&", "(", "ITState", ".", "Mask"], "ground_truth": ["&", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isITBlockFull", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13327, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "double", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fhaddd", "(", "double", "__A", ",", "double", "__B", ")", "{", "return", "__builtin_vis_fhaddd", "(", "__A"], "ground_truth": [",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fhaddd", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13328, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64_t", ")"], "ground_truth": ["a", ";"], "File": "spe", "Func": "__ev_convert_s64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13329, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ","], "ground_truth": ["{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "File": "ARMAsmBackend (2)", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13330, "Length": 381, "Cover_Rate": 0.9028436018957346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>_32AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ",", "StringRef", "CPU", ")", "{", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "Darwin<ISA_LIT>_32AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "!", "TheTriple", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "false", ",", "CPU", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "if", "(", "TheTriple", ".", "isOSIAMCU", "(", ")", ")", "return", "new", "ELF<ISA_LIT>_IAMCUAsmBackend", "(", "T", ","], "ground_truth": ["OSABI", ",", "CPU", ")", ";"], "File": "X86AsmBackend (2)3", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13331, "Length": 103, "Cover_Rate": 0.8956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "User", "&&", "!", "(", "User", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "||", "User", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FAdd", ")", ")", "return", "true", ";", "const", "TargetOptions", "&", "Options", "=", "getTargetMachine", "(", ")", ".", "Options", ";", "const", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "return", "!", "(", "isFMAFasterThanFMulAndFAdd", "(", "*", "F", ",", "Ty", ")", "&&", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "getValueType", "(", "DL", ",", "Ty", ")", ")", "&&", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options"], "ground_truth": [".", "UnsafeFPMath", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "isProfitableToHoist", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13332, "Length": 120, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DIGV", ".", "isLocalToUnit", "(", ")", ")", "ClassNo", "=", "<STR_LIT>", ";", "else", "ClassNo", "=", "<STR_LIT>", ";", "return", "ClassNo"], "ground_truth": [";"], "File": "PIC16DebugInfo", "Func": "getStorageClass", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13333, "Length": 21, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "'Q'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'r'", ":", "case", "'l'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'R'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'y'", ":", "if", "(", "!", "Subtarget", "->", "hasMMX", "(", ")", ")", "break", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'Y'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "break", ";", "case", "'x'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", "break", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass"], "ground_truth": ["*", ">", "Res", ";"], "File": "X86ISelLowering (3)2", "Func": "getRegForInlineAsmConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13334, "Length": 499, "Cover_Rate": 0.36343772760378734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsra_n_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_aarch64_srsra_nv8qi", "(", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vrsra_n_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13335, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpnle_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "(", "__m128d", ")", "vec_cmpgt", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")"], "ground_truth": ["__B", ")", ")", ";"], "File": "emmintrin", "Func": "_mm_cmpnle_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13336, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isASR", ")", "{", "if", "(", "Val", "<", "<NUM_LIT>", "||", "Val", ">", "<NUM_LIT>", ")", "{", "Error", "(", "ExLoc", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMAsmParser122", "Func": "parseShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13337, "Length": 179, "Cover_Rate": 0.49584487534626037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setRepeat", "("], "ground_truth": ["<ISA_LIT>ScheduleCandReason", "R", ")", "{"], "File": "SIMachineScheduler", "Func": "setRepeat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13338, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLogicalImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint64_t", "Val", ";", "A64Imms", "::", "isLogicalImmBits", "(", "RegWidth", ",", "MO", ".", "getImm", "(", ")", ",", "Val", ")", ";", "O", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "("], "ground_truth": ["Val", ")", ";"], "File": "AArch64InstPrinter17", "Func": "printLogicalImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13339, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "valmode", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "valtype", ")", "||", "TREE_CODE", "(", "valtype", ")", "==", "COMPLEX_TYPE", "||", "TREE_CODE", "(", "valtype", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "loc", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", "=", "<NUM_LIT>", ";", "int", "ub", "=", "int_size_in_bytes", "(", "valtype", ")", "<=", "UNITS_PER_WORD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ub", ";", "i", "++", ")", "{", "loc", "[", "i", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", "+", "i", ")", ",", "GEN_INT", "(", "offset", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(", "ub", ",", "loc", ")", ")", ";", "}", "else", "if", "(", "int_size_in_bytes", "(", "valtype", ")", ">", "UNITS_PER_WORD", ")", "{", "rtx", "loc", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "loc", ")", ")", ";", "}", "}", "if", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype", ")", "<", "BITS_PER_WORD", ")", "||", "POINTER_TYPE_P", "(", "valtype", ")"], "ground_truth": [")", "valmode", "=", "word_mode", ";"], "File": "pa3", "Func": "function_value", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13340, "Length": 183, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtusepi64_epi16"], "ground_truth": ["(", "__m128i", "__O", ",", "__mmask8", "__M", ",", "__m512i", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtusepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13341, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_divsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "("], "ground_truth": ["__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_div_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13342, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SO", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SR", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SW", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "unsigned", "pred", "=", "PI", "|", "PO", "|", "PR", "|", "PW", ";", "unsigned", "succ", "=", "SI", "|", "SO", "|", "SR", "|", "SW", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "pred", ",", "DL", ",", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "succ", ",", "DL"], "ground_truth": [",", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "File": "RISCVISelLowering75", "Func": "lowerATOMIC_FENCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13343, "Length": 98, "Cover_Rate": 0.37547892720306514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "||", "!", "hasFP", "(", "MF", ")", ")", "{", "FrameReg", "=", "<STR_LIT>", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "return"], "ground_truth": ["Offset", ";"], "File": "RV16KFrameLowering", "Func": "getFrameIndexReference", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13344, "Length": 148, "Cover_Rate": 0.8176795580110497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ","], "ground_truth": ["<ISA_LIT>Operand", "::", "ImmTyLWE", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "defaultLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13345, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "Flags", "|=", "ELF", "::", "EF_MIPS_MICROMIPS", ";", "MCA", ".", "setELFHeaderEFlags", "("], "ground_truth": ["Flags", ")", ";"], "File": "MipsTargetStreamer15", "Func": "emitDirectiveSetMicroMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13346, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "&"], "ground_truth": ["FrameLowering", ";"], "File": "VideoCore4TargetMachine", "Func": "getFrameLowering", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13347, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIFixSGPRCopies12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13348, "Length": 285, "Cover_Rate": 0.4695222405271829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTy", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "ArgSize", "=", "std", "::", "max", "(", "ArgSize", ",", "MinSlotSize", ")", ";", "bool", "NeedFPTrunc", "=", "false", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", "!=", "<STR_LIT>", ")", "{", "ArgSize", "=", "<NUM_LIT>", ";", "NeedFPTrunc", "=", "true", ";", "}", "SDValue", "VANext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "ArgSize", ",", "DL", ",", "PtrVT", ")", ")", ";", "VANext", "=", "DAG", ".", "getZExtOrTrunc", "(", "VANext", ",", "DL", ",", "PtrMemVT", ")", ";", "SDValue", "APStore", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "VANext", ",", "Addr", ",", "MachinePointerInfo", "(", "V", ")", ")", ";", "if", "(", "NeedFPTrunc", ")", "{", "SDValue", "WideFP", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "APStore", ",", "VAList", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "NarrowFP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "WideFP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "NarrowFP", ",", "WideFP"], "ground_truth": [".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerVAARG", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13349, "Length": 222, "Cover_Rate": 0.42610364683301344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnes", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DemandedElts", ","], "ground_truth": ["KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineKSHIFT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13350, "Length": 44, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "DEBUG", "(", "unsigned", "maxH", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ">", "maxH", ")", "maxH", "=", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxH", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "unsigned", "maxD", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxD", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", ".", "dumpAll", "(", "this", ")", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "bool", "IsTopNode", "=", "false", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SUnit", "*", "SU", "=", "SchedImpl", "->", "pickNode", "(", "IsTopNode", ")", ";", "if", "(", "!", "SU"], "ground_truth": [")", "break", ";"], "File": "HexagonMachineScheduler31", "Func": "schedule", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13351, "Length": 216, "Cover_Rate": 0.5669291338582677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "LoadRegFromStackSlot", "(", "MF", ",", "DL", ",", "DestReg", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF"], "ground_truth": [".", "getFrameInfo", "(", ")", ";"], "File": "PPCInstrInfo33", "Func": "LoadRegFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13352, "Length": 134, "Cover_Rate": 0.7282608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vmlav8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ",", "(", "int8x8_t"], "ground_truth": [")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmla_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13353, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TyAlign", ">", "<NUM_LIT>", ")", "return", "TyAlign", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "getMaxByValAlign", "(", "Ty", ","], "ground_truth": ["Align", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "getByValTypeAlignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13354, "Length": 33, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "ConstOpOrElement", "=", "isConstOrConstSplat", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstOpOrElement", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", "&&", "isOperationLegal", "(", "<STR_LIT>", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "IsProfitable", "=", "[", "this", "]", "(", "bool", "IsNeg", ",", "bool", "IsAddOne", ",", "EVT", "VT", ")", "->", "bool", "{", "switch", "(", "this", "->", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "IsAddOne", "&&", "IsNeg", "?", "VT", ".", "isVector", "(", ")", ":", "true", ";", "}", "}", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "APInt", "&", "MulAmt", "=", "ConstOpOrElement", "->", "getAPIntValue", "(", ")", ";", "bool", "IsNeg", "=", "MulAmt", ".", "isNegative", "(", ")", ";", "APInt", "MulAmtAbs", "=", "MulAmt", ".", "abs", "(", ")", ";", "if", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "true", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "IsNeg", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Res", ")", ";", "}", "else", "if", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "false", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>"], "ground_truth": [")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";"], "File": "PPCISelLowering101", "Func": "combineMUL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13355, "Length": 378, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_f64", "(", "float64_t", "*", "a", ",", "float64x2_t", "b", ")", "{", "__builtin_aarch64_st1v2df", "(", "(", "__builtin_aarch64_simd_df", "*", ")", "a", ","], "ground_truth": ["b", ")", ";"], "File": "arm", "Func": "neon2_vst1q_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13356, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerSTATEPOINT", "(", "OutStreamer", ",", "SM", ",", "*", "MI", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "TM", ",", "getSubtargetInfo", "(", ")", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "return", "LowerSTACKMAP", "(", "OutStreamer", ",", "SM", ",", "*", "MI", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "LowerPATCHPOINT", "(", "OutStreamer", ",", "SM", ",", "*", "MI", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "getRetOpcode", "(", "*", "Subtarget", ")", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "getRetOpcode", "(", "*", "Subtarget", ")", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "OutStreamer", ".", "EmitWinCFIPushReg", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "OutStreamer", ".", "EmitWinCFISaveReg", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "OutStreamer", ".", "EmitWinCFISaveXMM", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "OutStreamer", ".", "EmitWinCFIAllocStack", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "OutStreamer", ".", "EmitWinCFISetFrame", "(", "RI", "->", "getSEHRegNum", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "return", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86MCInstLower47", "Func": "EmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13357, "Length": 296, "Cover_Rate": 0.3704630788485607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_ATTRIBUTE_UNUSED", "static", "bool", "isCopyFromRegOfInlineAsm", "(", "const", "SDNode", "*", "N", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "do", "{", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", "return", "true", ";"], "File": "SIISelLowering (2)3", "Func": "isCopyFromRegOfInlineAsm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13358, "Length": 50, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "R", ",", "Y", ",", "<STR_LIT>", ")", ";", "Q", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "R", ",", "Y", ",", "<STR_LIT>", ")", ";", "Q", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "<STR_LIT>"], "ground_truth": [",", "DL", ",", "VT", ",", "R", ",", "Y", ")", ",", "R", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13359, "Length": 163, "Cover_Rate": 0.3247011952191235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "MatrixTileList", ".", "RegMask", "=", "RegMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "AArch64AsmParser1", "Func": "CreateMatrixTileList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13360, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getVecShiftL8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ","], "ground_truth": ["SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "AArch64MCCodeEmitter (2)", "Func": "getVecShiftL8OpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13361, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", "||", "Head", "==", "<STR_LIT>", ")", "return", "parseSysAlias", "(", "Head", ",", "NameLoc", ",", "Operands", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Head", ",", "false", ",", "NameLoc", ",", "getContext", "(", ")", ")", ")", ";", "Mnemonic", "=", "Head", ";", "if", "(", "Head", "==", "<STR_LIT>", "&&", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", "+", "<NUM_LIT>", ",", "Next", ")", ";", "SMLoc", "SuffixLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "(", "Head", ".", "data", "(", ")", "-", "Name", ".", "data", "(", ")", ")", ")", ";", "unsigned", "CC", "=", "parseCondCodeString", "(", "Head", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "Error", "(", "SuffixLoc", ",", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "CCExpr", "=", "MCConstantExpr", "::", "Create", "(", "CC", ",", "getContext"], "ground_truth": ["(", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "ParseInstruction", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13362, "Length": 173, "Cover_Rate": 0.3128390596745027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "CC", "->", "getOpcode", "(", ")", ";", "SDValue", "Int", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "CC", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isOne", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Int", "=", "CC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "CC", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Int", "=", "CC", ";", "else", "return", "SDValue", "(", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExitBlock", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "ExitBlock"], "ground_truth": ["}", ";"], "File": "ARMISelLowering10", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13363, "Length": 198, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "fr30_function_value_regno_p", "(", "const", "unsigned", "int", "regno"], "ground_truth": [")", "{"], "File": "fr30", "Func": "fr30_function_value_regno_p", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13364, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "<NUM_LIT>", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "VLdLn", ";", "SuperReg", "=", "SDValue", "(", "VLdLn", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13365, "Length": 422, "Cover_Rate": 0.4547413793103448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", "&&", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ")", "{", "MulLHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "MulRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "AddRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";", "}", "if", "(", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<", "<NUM_LIT>", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<", "<NUM_LIT>", ")", "{", "MulLHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "MulRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "AddRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "true", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "SIISelLowering115", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13366, "Length": 234, "Cover_Rate": 0.3842364532019704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "A", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>elTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>64Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>64elTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>elTarget"], "ground_truth": [",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "MipsMCTargetDesc42", "Func": "LLVMInitializeMipsTargetMC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13367, "Length": 214, "Cover_Rate": 0.622093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalBaseReg", "=", "<NUM_LIT>", ";", "<ISA_LIT>SubTarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<"], "ground_truth": ["<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "PPCISelDAGToDAG112", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13368, "Length": 28, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "va_list_gpr_counter_field", "=", "f_gpr", ";", "va_list_fpr_counter_field", "=", "f_fpr", ";", "DECL_FIELD_CONTEXT", "(", "f_gpr", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_fpr", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_res", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_ovf", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_sav", ")", "=", "record", ";", "TYPE_STUB_DECL", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record", ")", "=", "type_decl", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_gpr", ";", "DECL_CHAIN", "(", "f_gpr", ")", "=", "f_fpr", ";", "DECL_CHAIN", "(", "f_fpr", ")"], "ground_truth": ["=", "f_res", ";"], "File": "powerpcspe", "Func": "rs6000_build_builtin_va_list", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13369, "Length": 78, "Cover_Rate": 0.308300395256917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ArrayRef", "<", "MCPhysReg", ">", "IntArgRegs", "=", "Subtarget", ".", "getABI", "(", ")", ".", "GetByValArgRegs", "(", ")", ";", "const", "MCPhysReg", "*", "ShadowRegs", "=", "Subtarget", ".", "isABI_O32", "(", ")", "?", "IntArgRegs", ".", "data", "(", ")", ":", "<ISA_LIT>64DPRegs", ";", "assert", "(", "!", "(", "Align", "%", "RegSizeInBytes", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "FirstReg", "=", "State", "->", "getFirstUnallocated", "(", "IntArgRegs", ".", "data", "(", ")", ",", "IntArgRegs", ".", "size", "(", ")", ")", ";", "if", "(", "(", "Align", ">", "RegSizeInBytes", ")", "&&", "(", "FirstReg", "%", "<NUM_LIT>", ")", ")", "{", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "FirstReg", "]", ",", "ShadowRegs", "[", "FirstReg", "]", ")", ";", "++", "FirstReg", ";", "}", "Size", "=", "RoundUpToAlignment", "(", "Size", ",", "RegSizeInBytes", ")", ";", "for", "(", "unsigned", "I", "=", "FirstReg", ";", "Size", ">", "<NUM_LIT>", "&&", "("], "ground_truth": ["I", "<", "IntArgRegs", ".", "size", "(", ")", ")", ";"], "File": "MipsISelLowering108", "Func": "HandleByVal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13370, "Length": 132, "Cover_Rate": 0.4943820224719101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_uqsubv8hi_uuu", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vqsubq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13371, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "isShiftMask", ")", "Mask", "=", "Mask", "<<", "Shift", ";", "Indeterminant", "=", "~", "(", "<NUM_LIT>", "<<", "Shift", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "isShiftMask", ")", "Mask", "=", "Mask", ">>", "Shift", ";", "Indeterminant", "=", "~", "(", "<NUM_LIT>", ">>", "Shift", ")", ";", "Shift", "=", "<NUM_LIT>", "-", "Shift", ";", "}", "else", "if", "(", "Opcode", "=="], "ground_truth": ["<STR_LIT>", ")", "{"], "File": "PPCISelDAGToDAG (2)", "Func": "isRotateAndMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13372, "Length": 69, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")"], "ground_truth": [")", ";"], "File": "MOSTargetMachine", "Func": "getTargetTransformInfo", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13373, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "("], "ground_truth": ["KillSrc", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13374, "Length": 59, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "retAlignment", "<<", "<STR_LIT>", "<<", "DL", ".", "getTypeAllocSize", "(", "retTy", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>", ";", "bool", "first", "=", "true", ";", "unsigned", "OIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "OIdx", ")", "{", "Type", "*", "Ty", "=", "Args", "[", "i", "]", ".", "Ty", ";", "if", "(", "!", "first", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "first", "=", "false", ";", "if", "(", "!", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "align", "=", "<NUM_LIT>", ";", "const", "CallInst", "*", "CallI", "=", "cast", "<", "CallInst", ">", "(", "CS", ".", "getInstruction", "(", ")", ")", ";", "if", "(", "!", "getAlign", "(", "*", "CallI", ",", "i", "+", "<NUM_LIT>", ",", "align", ")", ")", "align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "Ty", ",", "vtparts", ")", ";", "if", "(", "unsigned", "len", "=", "vtparts", ".", "size", "(", ")", ")", "OIdx", "+=", "len", "-", "<NUM_LIT>", ";", "continue", ";", "}", "assert", "(", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "Outs", "[", "OIdx", "]", ".", "VT", "||", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "<STR_LIT>", "&&", "Outs", "[", "OIdx", "]", ".", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "sz", "=", "<NUM_LIT>", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "continue", ";", "}", "auto", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";", "assert", "(", "PTy", "&&", "<STR_LIT>", ")", ";", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "Align", "align", "=", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "getNonZeroByValAlign", "(", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", ".", "value", "(", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<"], "ground_truth": ["sz", "<<", "<STR_LIT>", ";"], "File": "NVPTXISelLowering52", "Func": "getPrototype", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13375, "Length": 467, "Cover_Rate": 0.631935047361299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "gen_easy_altivec_constant", "(", "rtx", "op", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtx", "last", "=", "CONST_VECTOR_ELT", "(", "op", ",", "nunits", "-", "<NUM_LIT>", ")", ";", "unsigned", "step", "=", "nunits", "/", "<NUM_LIT>", ";", "unsigned", "copies", "=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V4SImode", ",", "gen_lowpart", "(", "SImode", ",", "last", ")", ")", ";", "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";", "else", "step", ">>=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V8HImode", ",", "gen_lowpart", "(", "HImode", ",", "last", ")", ")", ";", "if", "(", "step", "==", "<NUM_LIT>", ")", "copies"], "ground_truth": ["<<=", "<NUM_LIT>", ";"], "File": "rs60003", "Func": "gen_easy_altivec_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13376, "Length": 121, "Cover_Rate": 0.7806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "GlobalBase", ",", "HiLo", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setHasCalls", "(", "true", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "AbsAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CodeModel", "::", "Small", ":", "return", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ",", "DAG", ")", ";", "case", "CodeModel", "::", "Medium", ":", "{", "SDValue", "H44", "=", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_H44", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_M44", ",", "DAG", ")", ";", "H44", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "H44", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "L44", "=", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_L44", ",", "DAG", ")", ";", "L44", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "L44", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "H44", ",", "L44", ")", ";", "}", "case", "CodeModel", "::", "Large", ":", "{", "SDValue", "Hi", "=", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH", ",", "<ISA_LIT>MCExpr", "::"], "ground_truth": ["VK_<ISA_LIT>_HM", ",", "DAG", ")", ";"], "File": "SparcISelLowering95", "Func": "makeAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13377, "Length": 250, "Cover_Rate": 0.6443298969072165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CFStack", "::", "pushLoop", "(", ")", "{", "LoopStack", ".", "push_back", "(", "CFStack", "::", "ENTRY"], "ground_truth": [")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "pushLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13378, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Address", "GOT_ORG", "=", "helper_GOT_ORG", "(", "pParent", ")", ";", "pReloc", ".", "target", "(", ")", "=", "GOT_ORG", "+", "A", "-", "pReloc", ".", "place", "(", ")", ";", "return", "Relocator", "::"], "ground_truth": ["OK", ";"], "File": "X86Relocator", "Func": "gotpc32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13379, "Length": 31, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "if", "(", "SDValue", "V", "=", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getConstant", "(", "VPERMILPMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1"], "ground_truth": [",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "File": "X86ISelLowering148", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13380, "Length": 319, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "float", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fhadds", "(", "float", "__A", ","], "ground_truth": ["float", "__B", ")", "{"], "File": "visintrin", "Func": "__vis_fhadds", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13381, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsISelLowering32", "Func": "LowerGlobalTLSAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13382, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeOperand_AReg_128", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "<STR_LIT>", ",", "Val"], "ground_truth": ["&", "<NUM_LIT>", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13383, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "convert_op", "(", "&", "op11", ",", "insn", ")", ";", "convert_op", "(", "&", "op12", ",", "insn", ")", ";", "if", "(", "!", "REG_P", "(", "op11", ")", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn_before", "(", "gen_rtx_SET", "(", "tmp", ",", "op11", ")", ",", "insn", ")", ";", "op11", "=", "tmp", ";", "}", "return", "gen_rtx_UNSPEC", "(", "CCmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op11", ",", "op12", ")", ",", "UNSPEC_PTEST", ")", ";", "}", "else", "{", "convert_op", "(", "&", "op1", ",", "insn", ")", ";", "src", "=", "op1", ";", "}", "if", "(", "!", "REG_P", "(", "src", ")", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn_before", "(", "gen_rtx_SET", "(", "tmp", ",", "src", ")", ",", "insn", ")", ";", "src", "=", "tmp", ";", "}", "if", "(", "vmode", "==", "V2DImode", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn_before", "(", "gen_vec_interleave_lowv2di", "(", "tmp", ",", "src", ",", "src", ")", ",", "insn", ")", ";", "src", "=", "tmp", ";", "}", "else", "if", "(", "vmode", "==", "V4SImode", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn_before", "(", "gen_sse2_pshufd", "(", "tmp", ",", "src", ",", "const0_rtx", ")", ",", "insn", ")", ";", "src", "=", "tmp", ";", "}", "return", "gen_rtx_UNSPEC", "(", "CCmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "src", ","], "ground_truth": ["src", ")", ",", "UNSPEC_PTEST", ")", ";"], "File": "i386-features1", "Func": "convert_compare", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13384, "Length": 199, "Cover_Rate": 0.4492099322799097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Disassembler", "("], "ground_truth": [")", "{"], "File": "SystemZDisassembler11", "Func": "LLVMInitializeSystemZDisassembler", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13385, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "ELF", "&&", "TargetTriple"], "ground_truth": [".", "isOSBinFormatCOFF", "(", ")", ")", ";"], "File": "X86Subtarget106", "Func": "isTargetCOFF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13386, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "if", "(", "<ISA_LIT>FixGlobalBaseReg", ")", "return", "GlobalBaseReg", "=", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", ";", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")"], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "rvexMachineFunction", "Func": "getGlobalBaseReg", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13387, "Length": 38, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcagth_f16", "(", "float16_t", "__a", ","], "ground_truth": ["float16_t", "__b", ")", "{"], "File": "arm", "Func": "fp16_vcagth_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13388, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fmadd_round_ps", "(", "__m512", "__A", ",", "__mmask16", "__U", ",", "__m512", "__B", ",", "__m512", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")"], "ground_truth": ["__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_fmadd_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13389, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "=", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "SIGN_EXTRACT", ":", "n", "=", "BITS_PER_WORD", "-", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "BITS_PER_WORD", ")", ";", "x", "=", "NULL_RTX", ";", "break", ";", "case", "IOR", ":", "w", "=", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "BITS_PER_WORD", "-", "<NUM_LIT>", ";", "i"], "ground_truth": [">=", "<NUM_LIT>", ";", "i", "--", ")", "{"], "File": "pdp10", "Func": "sign_extended_p", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13390, "Length": 83, "Cover_Rate": 0.3915094339622642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI"], "ground_truth": [",", "SledKind", "::", "FUNCTION_ENTER", ")", ";"], "File": "X86MCInstLower103", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13391, "Length": 36, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isExtend64", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Extend"], "ground_truth": [")", "return", "false", ";"], "File": "ARM64AsmParser", "Func": "isExtend64", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13392, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ENCODING_CD", ":", "case", "ENCODING_CP", ":", "case", "ENCODING_CO", ":", "case", "ENCODING_CT", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "ENCODING_IB", ":", "case", "ENCODING_IW", ":", "case", "ENCODING_ID", ":", "case", "ENCODING_IO", ":", "case", "ENCODING_Iv", ":", "case", "ENCODING_Ia", ":", "translateImmediate", "(", "mcInst", ",", "insn", ".", "immediates", "[", "insn", ".", "numImmediatesTranslated", "++", "]", ",", "operand", ",", "insn", ",", "Dis", ")", ";", "return", "false", ";", "case", "ENCODING_RB", ":", "case", "ENCODING_RW", ":", "case", "ENCODING_RD", ":", "case", "ENCODING_RO", ":", "translateRegister", "(", "mcInst", ",", "insn", ".", "opcodeRegister", ")", ";", "return", "false"], "ground_truth": [";"], "File": "X86Disassembler1", "Func": "translateOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13393, "Length": 86, "Cover_Rate": 0.3722943722943723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useCheriCapTable", "(", ")", "const", "{", "return", "getABI", "(", ")"], "ground_truth": [".", "IsCheriPureCap", "(", ")", ";", "}"], "File": "MipsSubtarget43", "Func": "useCheriCapTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13394, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";", "CommentString", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true"], "ground_truth": [";"], "File": "LanaiMCAsmInfo", "Func": "LanaiMCAsmInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13395, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrdmladhq_sv16qi", "(", "__inactive", ","], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmladhq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13396, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "getReg", "(", "int", "RC", ",", "int", "RegNo", ")", "{", "return", "*", "(", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RC", ")", "."], "ground_truth": ["begin", "(", ")", "+", "RegNo", ")", ";"], "File": "P2AsmParser", "Func": "getReg", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13397, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "I", "<", "ByVal", ".", "NumRegs", "-", "LeftoverBytes", ";", "++", "I", ",", "OffsetInBytes", "+=", "RegSizeInBytes", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "ByVal", ".", "FirstIdx", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSizeInBytes", "==", "OffsetInBytes", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "assert", "(", "(", "ByValSizeInBytes", ">", "OffsetInBytes", ")", "&&", "(", "ByValSizeInBytes", "<", "OffsetInBytes", "+", "RegSizeInBytes", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSizeInBytes", "=", "RegSizeInBytes", "/", "<NUM_LIT>", ",", "TotalBytesLoaded", "=", "<NUM_LIT>", ";", "OffsetInBytes", "<", "ByValSizeInBytes", ";", "LoadSizeInBytes", "/=", "<NUM_LIT>", ")", "{", "unsigned", "RemainingSizeInBytes", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "if", "(", "RemainingSizeInBytes", "<", "LoadSizeInBytes", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSizeInBytes", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13398, "Length": 255, "Cover_Rate": 0.3794642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getCost", "(", ")"], "ground_truth": ["{"], "File": "SIMachineScheduler", "Func": "getCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13399, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_shuffle_i32x4", "(", "__m256i", "__W", ",", "__mmask8"], "ground_truth": ["__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ",", "const", "int", "__imm", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_shuffle_i32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13400, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering"], "ground_truth": ["(", ")", "const", "{"], "File": "MipsSubtarget (2)", "Func": "getTargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13401, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "riscv_split_symbol_type", "(", "sym_type"], "ground_truth": [")", ")", "return", "false", ";"], "File": "riscv2", "Func": "riscv_valid_lo_sum_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13402, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxSize", "=", "Size", "*", "<NUM_LIT>", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "MaxSize", "=", "<NUM_LIT>", ";", "Register", "ValVReg", "=", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", "?", "extendRegister", "(", "Arg"], "ground_truth": [".", "Regs", "[", "<NUM_LIT>", "]", ",", "VA", ",", "MaxSize", ")", ":", "Arg", ".", "Regs", "[", "<NUM_LIT>", "]", ";"], "File": "AArch64CallLowering16", "Func": "assignValueToAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13403, "Length": 54, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyEnd", "(", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "("], "ground_truth": ["CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "File": "AlphaAsmPrinter", "Func": "EmitFunctionBodyEnd", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13404, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubhn_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_aarch64_subhnv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vsubhn_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13405, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")"], "ground_truth": [";"], "File": "AMDGPUTargetMachine84", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13406, "Length": 100, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "InsertAtEnd", ")", ";", "Value", "*", "Idx", "[", "<NUM_LIT>", "]", ";", "Idx", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ";", "Idx", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "getInt32", "(", "getTranslator", "(", ")", ".", "getRegSetDesc", "(", ")", ".", "RegOffsetsInSet", "["], "ground_truth": ["getTranslator", "(", ")", ".", "getRegSetDesc", "(", ")", ".", "RegLargestSupers", "[", "<STR_LIT>", "]", "]", ")", ";"], "File": "X86DCModule", "Func": "insertCodeForFiniRegSet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13407, "Length": 61, "Cover_Rate": 0.580952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LoadI", "->", "eraseFromParent", "(", ")", ";", "return", "NextI", ";", "}", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "LdRt", ")", ".", "addReg", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addReg", "(", "StRt", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "NextI", ";", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "LoadI", ")", ";", "assert", "(", "IsUnscaled", "==", "TII", "->", "isUnscaledLdSt", "(", "StoreI", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LoadSize", "<=", "StoreSize", "&&", "<STR_LIT>", ")", ";", "int", "UnscaledLdOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "LoadI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "LoadI", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";", "int", "UnscaledStOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "StoreI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "StoreI", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";", "int", "Width", "=", "LoadSize", "*", "<NUM_LIT>", ";", "int", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "int", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "unsigned", "DestReg", "=", "IsStoreXReg", "?", "TRI", "->", "getMatchingSuperReg", "(", "LdRt", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ":", "LdRt", ";", "assert", "(", "(", "UnscaledLdOffset", ">=", "UnscaledStOffset", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", ")", "<=", "UnscaledStOffset", "+", "StoreSize", ")", "&&", "<STR_LIT>", ")", ";", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "if", "(", "UnscaledLdOffset", "==", "UnscaledStOffset", ")", "{", "uint32_t", "AndMaskEncoded", "=", "(", "(", "IsStoreXReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Immr", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Imms", ")", "<<", "<NUM_LIT>", ")", ";", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "StRt", ")", ".", "addImm", "(", "AndMaskEncoded", ")", ";", "}", "else", "{", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "StRt", ")", ".", "addImm", "(", "Immr", ")", ".", "addImm", "(", "Imms", ")", ";", "}", "}", "(", "void", ")", "BitExtMI", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "StoreI", "->", "print", "(", "dbgs", "(", ")"], "ground_truth": [")", ")", ";"], "File": "AArch64LoadStoreOptimizer51", "Func": "promoteLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13408, "Length": 419, "Cover_Rate": 0.6090116279069767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegClass", "==", "AMDGPU", "::", "VSrc_32RegClassID", ")", "RegClass", "=", "AMDGPU", "::", "VReg_32RegClassID", ";", "else", "if", "(", "RegClass", "==", "AMDGPU", "::", "VSrc_64RegClassID", ")", "RegClass", "=", "AMDGPU", "::", "VReg_64RegClassID", ";", "else", "return", ";", "if", "(", "fitsRegClass", "(", "DAG", ",", "Operand", ",", "RegClass", ")", ")", "return", ";", "if", "(", "!", "ScalarSlotUsed", ")", "{", "ScalarSlotUsed", "=", "true", ";", "return", ";", "}", "SDValue", "RC", "=", "DAG", ".", "getTargetConstant", "(", "RegClass", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Node", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", ")", ",", "Operand", "."], "ground_truth": ["getValueType", "(", ")", ",", "Operand", ",", "RC", ")", ";"], "File": "SIISelLowering102", "Func": "ensureSRegLimit", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13409, "Length": 97, "Cover_Rate": 0.7404580152671756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm512_cmple_epu32_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_cmple_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13410, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "SectionName", "=", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "StubName", "=", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "LocalName", "=", "<STR_LIT>", "+", "Name", ";", "Function", "*", "FStub", "=", "Function", "::", "Create", "(", "F", "->", "getFunctionType", "(", ")", ",", "Function", "::", "InternalLinkage", ",", "StubName", ",", "M", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "addFnAttr", "(", "Attribute", "::", "Naked", ")", ";", "FStub", "->", "addFnAttr", "(", "Attribute", "::", "NoUnwind", ")", ";", "FStub", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "setSection", "(", "SectionName", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "FStub", ")", ";", "std", "::"], "ground_truth": ["string", "AsmText", ";"], "File": "Mips16HardFloat1", "Func": "createFPFnStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13411, "Length": 118, "Cover_Rate": 0.4354243542435424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsDirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "<STR_LIT>", "ArgTy", "=", "getSimpleType", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "ArgTy", "==", "<STR_LIT>", ")", "return", "false", ";", "const", "AttributeSet", "&", "Attrs", "=", "Call", "->", "getAttributes", "(", ")", ";", "if", "(", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "ByVal", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "SwiftSelf", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "SwiftError", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "InAlloca", ")", "||", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "unsigned", "Reg", ";", "if", "(", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "SExt", ")", ")", "Reg", "=", "getRegForSignedValue", "(", "V", ")", ";", "else", "if", "(", "Attrs", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "ZExt", ")", ")", "Reg", "=", "getRegForUnsignedValue", "(", "V", ")", ";", "else", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Args", ".", "push_back", "(", "Reg", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "IsVoid", ")", "MIB", ".", "addReg", "(", "ResultReg", ",", "RegState", "::", "Define", ")", ";", "if", "(", "IsDirect", ")", "MIB", ".", "addGlobalAddress", "("], "ground_truth": ["Func", ")", ";"], "File": "WebAssemblyFastISel44", "Func": "selectCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13412, "Length": 338, "Cover_Rate": 0.5596026490066225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "regX", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "regY", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SltOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addReg", "(", "regY", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CC", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "Mips16ISelLowering (2)2", "Func": "emitFEXT_CCRX16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13413, "Length": 93, "Cover_Rate": 0.6118421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";", "unsigned", "IntReg", "=", "<ISA_LIT>MoveToIntReg", "(", "DstVT", ",", "ResultReg", ")", ";", "if", "(", "IntReg", "==", "<NUM_LIT>", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13414, "Length": 118, "Cover_Rate": 0.5539906103286385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemDisp12", "(", "MemoryKind", "MemKind", ",", "RegisterKind", "RegKind"], "ground_truth": [")", "const", "{"], "File": "SystemZAsmParser15", "Func": "isMemDisp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13415, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>AttributorPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AnnotateKernelFeaturesPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "create<ISA_LIT>LowerKernelArgumentsPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "isPassEnabled", "(", "EnableLoadStoreVectorizer", ")", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13416, "Length": 67, "Cover_Rate": 0.7282608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "mult", "=", "(", "named", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "int", "nwords", ";", "if", "(", "slotno", "==", "(", "named", "?", "SPARC_FP_ARG_MAX", ":", "SPARC_INT_ARG_MAX", ")", "-", "<NUM_LIT>", ")", "nwords", "=", "<NUM_LIT>", ";", "else", "nwords", "=", "CEIL_NWORDS", "(", "size", ")", ";", "rtx", "regs", "=", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "rtvec_alloc", "(", "nwords", ")", ")", ";", "if", "(", "size", "<", "UNITS_PER_WORD", ")", "XVECEXP", "(", "regs", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "const0_rtx", ")", ";", "else", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nwords", ";", "i", "++", ")", "XVECEXP", "(", "regs", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "word_mode", ",", "regno", "+", "i", "*", "mult", ")", ",", "GEN_INT", "(", "i", "*", "UNITS_PER_WORD", ")", ")", ";", "return"], "ground_truth": ["regs", ";"], "File": "sparc", "Func": "function_arg_vector_value", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13417, "Length": 135, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_start_function", "(", "thunk", ",", "fnname", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "delta", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "vax", "Func": "vax_output_mi_thunk", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13418, "Length": 31, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BTP", "->", "has", "(", "OutR", ")", "||", "!", "BTP", "->", "has", "(", "InpR", ")", ")", "return", "false", ";", "const", "BitTracker", "::", "RegisterCell", "&", "OutC", "=", "BTP", "->", "lookup", "(", "OutR", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "w", "=", "OutC", ".", "width", "(", ")", ";", "i", "<", "w", ";", "++", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "OutC", "[", "i", "]", ";", "if", "(", "V", ".", "Type", "!=", "BitTracker", "::", "BitValue", "::", "Ref", ")", "continue", ";", "if", "(", "V", ".", "RefI", ".", "Reg", "!=", "InpR", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "HexagonBitSimplify (2)", "Func": "isShuffleOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13419, "Length": 101, "Cover_Rate": 0.8782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "{", "rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "TRUNCATE", ")", "{", "rtx", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "machine_mode", "reg_mode", "=", "GET_MODE", "(", "reg", ")", ";", "if", "(", "REG_P", "(", "reg", ")", "&&", "GET_MODE_SIZE", "(", "reg_mode", ")", ">", "<NUM_LIT>", ")", "{", "int", "offset", "=", "subreg_lowpart_offset", "(", "DImode", ",", "reg_mode", ")", ";", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "=", "simplify_subreg", "(", "DImode", ",", "reg"], "ground_truth": [",", "reg_mode", ",", "offset", ")", ";"], "File": "sh4", "Func": "shmedia_cleanup_truncate", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13420, "Length": 93, "Cover_Rate": 0.7622950819672131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GNULDBackend", "::", "initTargetSections", "(", "pModule", ",", "pBuilder", ")", ";", "if", "(", "LinkerConfig", "::", "Object", "==", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "return", ";", "ELFFileFormat", "*", "fileFormat", "=", "getOutputFormat", "(", ")", ";", "LDSection", "&", "got", "=", "fileFormat", "->", "getGOT", "(", ")", ";", "m_pGOT", "=", "new", "<ISA_LIT>64GOT", "(", "got", ")", ";", "LDSection", "&", "gotplt", "=", "fileFormat"], "ground_truth": ["->", "getGOTPLT", "(", ")", ";"], "File": "MipsLDBackend", "Func": "initTargetSections", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13421, "Length": 61, "Cover_Rate": 0.5980392156862745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "GOT", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Chain", ",", "InFlag", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Addr", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ",", "InFlag", ")", ",", "<NUM_LIT>", ")", ";", "}", "InFlag", "=", "Chain", "."], "ground_truth": ["getValue", "(", "<NUM_LIT>", ")", ";"], "File": "AlphaISelDAGToDAG1", "Func": "SelectCALL", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13422, "Length": 120, "Cover_Rate": 0.4979253112033195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBVector", "ExitBlks", ";", "LoopRep", "->", "getExitBlocks", "(", "ExitBlks", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitBlkSet", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ExitBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "ExitBlkSet", ".", "insert", "(", "ExitBlks", "[", "i", "]", ")", ";", "assert", "(", "ExitBlkSet", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";", "assert", "(", "ExitBlk", "&&", "<STR_LIT>", ")", ";", "MBBVector", "LatchBlks", ";", "for", "(", "auto", "*", "LB", ":", "inverse_children", "<", "MachineBasicBlock", "*", ">", "(", "LoopHeader", ")", ")", "if", "(", "LoopRep", "->", "contains", "(", "LB", ")", ")", "LatchBlks", ".", "push_back", "(", "LB", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ExitingMBBs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "mergeLoopbreakBlock", "(", "ExitingMBBs", "[", "i", "]", ",", "ExitBlk", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LatchBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "settleLoopcontBlock", "(", "LatchBlks", "[", "i", "]", ",", "LoopHeader", ")", ";", "int", "Match", "=", "<NUM_LIT>", ";", "do", "{", "Match", "=", "<NUM_LIT>", ";", "Match", "+=", "serialPatternMatch", "(", "LoopHeader"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer10", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13423, "Length": 196, "Cover_Rate": 0.6125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "lib_path", "=", "locate_lib", "(", "name", ")", ";", "if", "(", "lib_path", ")", "return", "lib_path", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "name", ",", "name", ",", "name", ")", ";", "exit", "(", "EXIT_FAILURE"], "ground_truth": [")", ";"], "File": "vms-ld", "Func": "expand_lib", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13424, "Length": 60, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc", ",", "<ISA_LIT>Relocator"], "ground_truth": ["&", "pParent", ")", "{"], "File": "HexagonRelocator", "Func": "none", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13425, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchShuffleAsInsertPS", "(", "V1", ",", "V2", ",", "InsertPSMask", ",", "Zeroable", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getTargetConstant", "(", "InsertPSMask"], "ground_truth": [",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13426, "Length": 50, "Cover_Rate": 0.4065040650406504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeSelect", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "PreservedSrc", ".", "isUndef", "(", ")", ")", "PreservedSrc", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG"], "ground_truth": [",", "dl", ")", ";"], "File": "X86ISelLowering143", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13427, "Length": 78, "Cover_Rate": 0.3436123348017621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "debug_rtx", "(", "x", ")", ";", "if", "(", "mode", "==", "QImode", "&&", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "(", "cc", "&", "~", "class_contents", "[", "R23_REGS", "]", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "return", "QI_REGS", ";", "if", "(", "classes_intersect", "(", "rclass", ",", "CR_REGS", ")", "&&", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", ">="], "ground_truth": ["SB_REGNO", "&&", "REGNO", "(", "x", ")", "<=", "SP_REGNO", ")", "return", "TARGET_A16", "?", "HI_REGS", ":", "A_REGS", ";"], "File": "m32c2", "Func": "m32c_secondary_reload_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13428, "Length": 73, "Cover_Rate": 0.6134453781512605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "TargetLoweringObjectFileELF", ">"], "ground_truth": ["(", ")", ")", ",", "Subtarget", "(", "TT", ",", "std", "::", "string", "(", "CPU", ")", ",", "std", "::", "string", "(", "FS", ")", ",", "*", "this", ")", "{"], "File": "ARCTargetMachine10", "Func": "ARCTargetMachine", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13429, "Length": 116, "Cover_Rate": 0.9586776859504132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "("], "ground_truth": ["MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";"], "File": "MipsPreLegalizerCombiner (2)", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13430, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFpDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetOddSPRegDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoOddSPRegDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetPopDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetPushDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetReorderDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoReorderDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetMacroDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNoMacroDirective", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSet<ISA_LIT>16Directive", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetNo<ISA_LIT>16Directive", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "{", "if", "(", "has<ISA_LIT>64r6", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSet<ISA_LIT>0Directive", "(", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")", "return", "parseSetFeature", "(", "<STR_LIT>", ")", ";", "if", "(", "IdVal", "==", "<STR_LIT>", ")"], "ground_truth": ["return", "parseSetFeature", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseDirectiveSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13431, "Length": 308, "Cover_Rate": 0.4196185286103542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RI", ";"], "File": "SIInstrInfo", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13432, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">"], "ground_truth": ["(", ")", ";"], "File": "SIAnnotateControlFlow34", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13433, "Length": 28, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "ExpandMLx", "&&", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "hasVFP2", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine34", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13434, "Length": 68, "Cover_Rate": 0.9855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask64", ")", "__builtin_ia32_kmovq", "(", "*", "(", "__mmask64", "*", ")"], "ground_truth": ["__A", ")", ";"], "File": "avx512bwintrin", "Func": "_load_mask64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13435, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostRASchedStrategy", "::", "~", "<ISA_LIT>PostRASchedStrategy", "(", ")", "{", "for", "(", "auto", "I"], "ground_truth": [":", "SchedStates", ")", "{"], "File": "SystemZMachineScheduler", "Func": "~SystemZPostRASchedStrategy", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13436, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", ",", "const", "MCRegisterInfo", "&", ",", "const", "Triple", "&", "TT", ",", "StringRef", ",", "const", "MCTargetOptions", "&", ")", "{", "return", "create<ISA_LIT>AsmBackend", "(", "TT", ")"], "ground_truth": [";"], "File": "WebAssemblyMCTargetDesc14", "Func": "createAsmBackend", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13437, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "getImm", "(", ")", ".", "isAbsolute", "(", ")", ")", "return", "true", ";", "int64_t", "Value", "=", "getImm", "(", ")", ".", "getConstant", "(", ")", ";", "return", "Value", "==", "(", "int64_t", ")", "(", "int8_t"], "ground_truth": [")", "Value", ";"], "File": "X86AsmParser80", "Func": "isImmSExt8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13438, "Length": 46, "Cover_Rate": 0.8679245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "push_prpage", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13439, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "("], "ground_truth": [")", "const", "{"], "File": "HexagonAsmParser (2)", "Func": "getParser", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13440, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedWait", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "<NUM_LIT>", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "<NUM_LIT>", ")", "ExpInstrTypesSeen", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "="], "ground_truth": ["false", ";"], "File": "SIInsertWaits", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13441, "Length": 210, "Cover_Rate": 0.7167235494880546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm512_maskz_cvtepu8_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepu8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13442, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "code", "==", "RS6000_BIF_GET_TFIAR", "||", "code", "==", "RS6000_BIF_SET_TFIAR", ")", "return", "TFIAR_SPR", ";", "else", "if", "(", "code", "==", "RS6000_BIF_GET_TEXASR", "||", "code", "==", "RS6000_BIF_SET_TEXASR", ")", "return", "TEXASR_SPR", ";", "gcc_assert", "(", "code", "==", "RS6000_BIF_GET_TEXASRU", "||", "code", "==", "RS6000_BIF_SET_TEXASRU", ")", ";", "return"], "ground_truth": ["TEXASRU_SPR", ";"], "File": "rs6000-builtin", "Func": "htm_spr_num", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13443, "Length": 42, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ";"], "File": "SICFrameLowering", "Func": "hasFP", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13444, "Length": 55, "Cover_Rate": 0.8088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isOpcWithIntImmediate", "(", "N0", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "And_imm", ")", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "And_imm", ")", "continue", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "TZ", "!=", "<NUM_LIT>", "&&", "TZ", "!=", "<NUM_LIT>", ")", "continue", ";", "And_imm", ">>=", "TZ", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "<NUM_LIT>", ")", ")", "continue", ";", "SDValue", "Srl", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Srl_imm", "=", "<NUM_LIT>", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "<NUM_LIT>", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Srl", ")", ",", "<STR_LIT>", ",", "Srl", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "<STR_LIT>", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N1", ")", ",", "<STR_LIT>", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")", ",", "<STR_LIT>", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N1", ")", ",", "<STR_LIT>", ",", "N1", ",", "CurDAG", "->", "getConstant", "(", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "<STR_LIT>", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "&", "N"], "ground_truth": [",", "N0", ",", "N1", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13445, "Length": 277, "Cover_Rate": 0.6856435643564357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLVP", "&&", "!", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Log2Size", "=", "getFixupKindLog2Size", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Value", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "uint32_t", "FixupAddress", "=", "Writer", "->", "getFragmentAddress", "(", "Fragment", ",", "Layout", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "IsPCRel", "=", "<NUM_LIT>", ";", "FixedValue", "=", "FixupAddress", "-", "Writer", "->", "getSymbolAddress", "(", "Target", ".", "getSymB", "(", ")", "->", "getSymbol", "(", ")", ",", "Layout", ")", "+", "Target", ".", "getConstant", "(", ")", ";", "FixedValue", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "}", "else", "{", "FixedValue", "=", "<NUM_LIT>", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "Value", ";", "MRE", ".", "r_word1", "=", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")"], "ground_truth": ["|", "(", "MachO", "::", "GENERIC_RELOC_TLV", "<<", "<NUM_LIT>", ")", ";"], "File": "X86MachObjectWriter (2)", "Func": "recordTLVPRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13446, "Length": 164, "Cover_Rate": 0.7256637168141593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "PHINode", ">", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "!", "canTailPredicateInstruction", "(", "I", ",", "ICmpCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", ".", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "getLoadStorePointerOperand", "(", "&", "I", ")", ";", "Type", "*", "AccessTy", "=", "getLoadStoreType", "(", "&", "I", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "AccessTy", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "<NUM_LIT>", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "<NUM_LIT>", "||", "(", "NextStride", "==", "<NUM_LIT>", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "<NUM_LIT>", ")", "||", "(", "NextStride", "==", "<NUM_LIT>", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{", "const", "SCEV", "*", "PtrScev", "=", "PSE", ".", "getSE", "(", ")", "->", "getSCEV"], "ground_truth": ["(", "Ptr", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13447, "Length": 227, "Cover_Rate": 0.45219123505976094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "size_t", "OrigScore", "=", "TheStack", ".", "position", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ";", "OrigScore", "+=", "TheStack", ".", "position", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ";", "size_t", "RScore", "=", "TheStack", ".", "position", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ";", "RScore", "+=", "TheStack", ".", "position", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ";", "if", "(", "RScore", ">", "OrigScore", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "OpcodeMap", ".", "at", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "MIB", ".", "addCImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", ")", ";", "}", "}", "else", "{", "return", "nullptr", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "size_t", "OrigScore", "=", "TheStack", ".", "position", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ";", "OrigScore", "+=", "TheStack", ".", "position", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")"], "ground_truth": [")", "==", "<NUM_LIT>", ";"], "File": "TVMStackModel", "Func": "optimizeReversible", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13448, "Length": 362, "Cover_Rate": 0.39911797133406834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "ReadNone", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoInline", ")", ";", "Value", "*", "F", "=", "(", "M", "->", "getOrInsertFunction", "(", "Name", ",", "A", ",", "MyVoid", ",", "T", ",", "nullptr", ")", ")", ";", "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", ",", "&", "Inst", ")", ";", "}", "else", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "const", "Value", "*", "V", "=", "CI", "->", "getCalledValue", "(", ")", ";", "Type", "*", "T", "=", "nullptr", ";", "if", "(", "V", ")", "T", "=", "V", "->", "getType", "(", ")", ";", "PointerType", "*", "PFT", "=", "nullptr", ";", "if", "(", "T", ")", "PFT", "=", "dyn_cast", "<", "PointerType", ">", "(", "T", ")", ";", "FunctionType", "*", "FT", "=", "nullptr", ";", "if", "(", "PFT", ")", "FT", "=", "dyn_cast", "<", "FunctionType", ">", "("], "ground_truth": ["PFT", "->", "getElementType", "(", ")", ")", ";"], "File": "Mips16HardFloat19", "Func": "fixupFPReturnAndCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13449, "Length": 160, "Cover_Rate": 0.3143418467583497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hoistAddrSpaceCastFromGEP", "(", "GEP", ")", ";", "}", "if", "(", "Operator", "*", "Cast", "=", "dyn_cast", "<", "Operator", ">", "(", "MI", "->", "getOperand", "(", "Idx", ")", ")", ")", "{", "if", "(", "IsEliminableAddrSpaceCast", "(", "Cast", ")", ")", "{", "MI", "->", "setOperand", "(", "Idx", ",", "Cast", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "NVPTXFavorNonGenericAddrSpaces1", "Func": "optimizeMemoryInstruction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13450, "Length": 48, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::"], "ground_truth": ["Static", "?", "Reloc", "::", "LocalOrGlobal", ":", "Reloc", "::", "Global", ")", ";"], "File": "AlphaTargetAsmInfo1", "Func": "RelocBehaviour", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13451, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "{", "MVT", "NewVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "("], "ground_truth": ["Op", ")", ";"], "File": "AArch64ISelLowering129", "Func": "LowerVectorFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13452, "Length": 104, "Cover_Rate": 0.3180428134556575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iq2000_va_start", "(", "valist", ",", "nextarg", ")", "{", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "if", "(", "Pmode", "==", "DImode", ")", "\\", "{", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "}", "\\", "else", "\\", "{", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "}", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "("], "ground_truth": ["STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "<STR_LIT>", ")", ";", "\\", "}"], "File": "iq20004", "Func": "iq2000_va_start", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13453, "Length": 122, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SWAP_INT", "(", "fixed_regs", "[", "i", "]", ",", "fixed_regs", "[", "i", "+", "<NUM_LIT>", "]", ")", ";", "SWAP_INT", "(", "call_used_regs", "[", "i", "]", ",", "call_used_regs", "[", "i", "+", "<NUM_LIT>", "]", ")", ";", "SWAP_INT", "(", "call_really_used_regs", "[", "i", "]", ",", "call_really_used_regs", "[", "i", "+", "<NUM_LIT>", "]", ")", ";", "SWAP_STRING", "(", "reg_names", "[", "i", "]", ",", "reg_names", "[", "i"], "ground_truth": ["+", "<NUM_LIT>", "]", ")", ";"], "File": "mips4", "Func": "mips_swap_registers", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13454, "Length": 60, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "isLegalMaskedLoad", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isLegalMaskedStore", "(", "Src", ",", "Alignment", ")", ")", "return"], "ground_truth": ["ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getMaskedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13455, "Length": 55, "Cover_Rate": 0.44715447154471544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm0_15", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13456, "Length": 48, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None"], "ground_truth": ["&&", "EnableAdvSIMDScalar", ")", "{"], "File": "AArch64TargetMachine31", "Func": "addPreRegAlloc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13457, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ",", "NULL", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ",", "NULL", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "TeeRISCInstPrinter", "Func": "printMemOperand", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13458, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_range_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "int", "__C"], "ground_truth": [",", "const", "int", "__R", ")", "{"], "File": "avx512dqintrin", "Func": "_mm512_range_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13459, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "unsigned", "NumOps", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "if", "(", "NumOps", ")", "{", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "unsigned", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "e", "=", "NumOps", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Reg", ")", ")", "REX", "|=", "<NUM_LIT>", ";", "}", "}", "switch", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "e", "=", "NumOps", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MO", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "unsigned", "Bit", "=", "<NUM_LIT>", ";", "i", "=", "isTwoAddr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "is<ISA_LIT>_64ExtendedReg", "(", "MO", ")", ")", "REX", "|=", "<NUM_LIT>", "<<", "Bit", ";", "Bit", "++"], "ground_truth": [";"], "File": "X86CodeEmitter1", "Func": "determineREX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13460, "Length": 316, "Cover_Rate": 0.5328836424957841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "(", "ArgNo", "-", "<NUM_LIT>", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "VarArgsOffset", "=", "Ins", ".", "size", "(", ")", "*", "<NUM_LIT>", ";", "std", "::", "vector", "<", "SDValue", ">", "LS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_int", "[", "i", "]", ")", ")", "args_int", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_int", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_int", "[", "i", "]", ",", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "i", ")", ",", "true", ",", "false", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "VarArgsBase", "=", "FI", ";", "SDValue", "SDFI", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "LS", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "argt", ",", "SDFI", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_float", "[", "i", "]", ")", ")", "args_float", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_float", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "args_float", "["], "ground_truth": ["i", "]", ",", "<STR_LIT>", ")", ";"], "File": "AlphaISelLowering1", "Func": "LowerFormalArguments", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13461, "Length": 280, "Cover_Rate": 0.39106145251396646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "Emit<ISA_LIT>MappingSymbol", "(", ")"], "ground_truth": [";"], "File": "ARMELFStreamer22", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13462, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "<NUM_LIT>", ")", "break", ";", "<STR_LIT>", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "<STR_LIT>", "&&", "ArgVT", "!=", "<STR_LIT>", "&&", "ArgVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Enable<ISA_LIT>LongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "<NUM_LIT>", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "("], "ground_truth": ["GV", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMFastISel43", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13463, "Length": 423, "Cover_Rate": 0.47904869762174407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr"], "ground_truth": [",", "OutContext", ")", ";"], "File": "ARMAsmPrinter55", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13464, "Length": 163, "Cover_Rate": 0.3482905982905983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DSBT", ")", "{", "struct", "cgraph_local_info", "*", "this_func", ";", "if", "(", "!", "decl", ")", "return", "false", ";", "this_func", "=", "cgraph_node", "::", "local_info", "(", "current_function_decl", ")", ";", "return", "this_func", "->", "local", ";", "}", "return", "true"], "ground_truth": [";"], "File": "c6x2", "Func": "c6x_function_ok_for_sibcall", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13465, "Length": 36, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "In", ")", ";", "Src", "=", "CurDAG", "->", "getTargetConstantFP", "(", "C", "->", "getValueAPF", "(", ")", ",", "SL", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "Src", "=", "In", ";", "return", "true"], "ground_truth": [";"], "File": "HSAILISelDAGToDAG", "Func": "SelectGPROrImm", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13466, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_smin_scal_v4sf", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vminnmvq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13467, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "!", "OptForMinSize", "||", "OptForSize", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "&", "*", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "!", "getTargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "moveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode"], "ground_truth": ["(", ")", "!=", "<STR_LIT>", ")", "continue", ";"], "File": "X86ISelDAGToDAG108", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13468, "Length": 190, "Cover_Rate": 0.385395537525355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Register", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "("], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "X86Operand14", "Func": "isVK2Pair", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13469, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "first_dreg_to_save", "=", "lastdreg", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "group", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", "++", ")", "{", "rtx", "t", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "rtx", "src", ",", "dest", ";", "int", "regno", ";", "if", "(", "GET_CODE", "(", "t", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "src", "=", "SET_SRC", "(", "t", ")", ";", "dest", "=", "SET_DEST", "(", "t", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "!=", "MEM", "||", "!", "REG_P", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "!=", "PLUS", "||", "!", "REG_P", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", "||", "REGNO", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", "!=", "REG_SP", "||", "GET_CODE", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", "!=", "-", "i", "*", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "src", ")", ";", "if", "(", "group", "==", "<NUM_LIT>", ")", "{", "if", "(", "D_REGNO_P", "(", "regno", ")", ")", "{", "group", "=", "<NUM_LIT>", ";", "first_dreg_to_save", "=", "lastdreg", "=", "regno", "-", "REG_R0", ";", "}", "else", "if", "(", "regno", ">=", "REG_P0", "&&", "regno", "<=", "REG_P7", ")", "{", "group", "=", "<NUM_LIT>", ";", "first_preg_to_save", "=", "lastpreg", "=", "regno", "-", "REG_P0", ";", "}", "else", "return", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "group", "==", "<NUM_LIT>", ")", "{", "if", "(", "regno", ">=", "REG_P0", "&&", "regno", "<=", "REG_P7", ")", "{", "group", "=", "<NUM_LIT>", ";", "first_preg_to_save", "=", "lastpreg", "=", "regno", "-", "REG_P0", ";", "}", "else", "if", "(", "regno", "!=", "REG_R0", "+", "lastdreg", "+", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "lastdreg", "++"], "ground_truth": [";"], "File": "bfin2", "Func": "push_multiple_operation", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13470, "Length": 280, "Cover_Rate": 0.8211143695014663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Op", ".", "getImm", "(", ")", ";", "const", "char", "*", "Str", "=", "condCodeToString", "("], "ground_truth": ["CC", ")", ";"], "File": "LC3InstPrinter", "Func": "printCondCode", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13471, "Length": 34, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "RV16KMCTargetDesc", "Func": "createRV16KMCRegisterInfo", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13472, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i64gather_epi32", "(", "int", "const", "*", "__base", ",", "__m256i", "__index", ",", "const", "int", "__scale", ")", "{", "__v4si", "__src", "=", "__extension__", "(", "__v4si", ")", "{", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "avx2intrin", "Func": "_mm256_i64gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13473, "Length": 45, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["k_Imm", ";"], "File": "MSP430AsmParser", "Func": "isImm", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13474, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printSrcIdx", "(", "MI", ",", "OpNo", ",", "O"], "ground_truth": [")", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printSrcIdx64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13475, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode"], "ground_truth": [",", "Ty", ")", ";"], "File": "PPCTargetTransformInfo75", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13476, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerFABS32", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "HasExtractInsert", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Res", ",", "Const1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "X", "=", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Const1", ")", ";", "if", "(", "HasExtractInsert", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Const1", ",", "X", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "lowerFABS32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13477, "Length": 129, "Cover_Rate": 0.45104895104895104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fnmsub_ss", "(", "__m128", "__W", ",", "__m128", "__A", ",", "__m128", "__B", ","], "ground_truth": ["__mmask8", "__U", ")", "{"], "File": "avx512fintrin", "Func": "_mm_mask3_fnmsub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13478, "Length": 28, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "Mask", "=", "SV", "->", "getMask", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "Mask", "[", "i", "]", "==", "(", "int", ")", "(", "(", "i", "&", "<NUM_LIT>", ")", "?", "i", "+", "NumElts", ":", "i", ")", ";", "if", "(", "CanFold", ")", "{", "SDValue", "Op0", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Sub", ",", "Add", ",", "Mask", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "!", "TLI", ".", "isTypeLegal", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasFp256", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "PerformShuffleCombine256", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "BC0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "BC0", ".", "getValueType", "(", ")", ";", "unsigned", "Opcode", "=", "BC0", ".", "getOpcode", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BC0", ".", "hasOneUse", "(", ")", "&&", "SVT", ".", "isVector", "(", ")", "&&", "SVT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", "==", "NumElts", "&&", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", ")", "{", "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode"], "ground_truth": [">", "(", "N", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13479, "Length": 389, "Cover_Rate": 0.40103092783505156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "mve2___arm_vcmpeqq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13480, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "<NUM_LIT>", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUA<ISA_LIT>", ".", "PARAM_I_ADDRESS", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset"], "ground_truth": [")", ")", ";"], "File": "R600ISelLowering6", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13481, "Length": 65, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>BaseTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM"], "ground_truth": [")", ";"], "File": "ARMTargetMachine (2)1", "Func": "createPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13482, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "MBlazeRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13483, "Length": 35, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "ARMCallingConv14", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13484, "Length": 109, "Cover_Rate": 0.36824324324324326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "crtl", "->", "is_leaf", "&&", "call_used_regs", "[", "regno", "]", ")", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", ")", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "(", "!", "call_used_regs", "[", "regno", "]", "||", "regno", "==", "RETURN_ADDRESS_REGNUM", ")", ")", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO"], "ground_truth": ["(", "i", ")", ";"], "File": "cr162", "Func": "cr16_compute_save_regs", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13485, "Length": 120, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepu16_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U"], "ground_truth": [",", "__m128i", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepu16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13486, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "PPCInstrInfo102", "Func": "isStoreToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13487, "Length": 77, "Cover_Rate": 0.4556213017751479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FrameLowering", "."], "ground_truth": ["get", "(", ")", ";"], "File": "ARMSubtarget (2)1", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13488, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ConstTrue", "=", "CurDAG", "->", "getConstant", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "ConstFalse", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "do", "{", "SDNode", "*", "User", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "auto", "TryFold", "=", "[", "this", ",", "N", ",", "User", "]", "(", "SDValue", "Val", ")", "{", "SDValue", "UserO0", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "UserO1", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O0", "=", "UserO0", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO0", ";", "SDValue", "O1", "=", "UserO1", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO1", ";", "return", "CurDAG", "->", "FoldConstantArithmetic", "(", "User", "->", "getOpcode", "(", ")", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "O0", ".", "getNode", "(", ")", ",", "O1", ".", "getNode", "(", ")", ")", ";", "}", ";", "SDValue", "TrueRes", "=", "TryFold", "(", "ConstTrue", ")", ";", "if", "(", "!", "TrueRes", ")", "break", ";", "SDValue", "FalseRes", "=", "TryFold", "(", "ConstFalse", ")", ";", "if", "(", "!", "FalseRes", ")", "break", ";", "uint64_t", "True", "=", "cast", "<", "ConstantSDNode", ">", "(", "TrueRes", ")", "->", "getZExtValue", "(", ")", ",", "False", "=", "cast", "<", "ConstantSDNode", ">", "(", "FalseRes", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "True", ")", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "False", ")", ")", "break", ";", "Res", "=", "CurDAG", "->", "getSelect", "(", "dl", ",", "User", "->", "getValueType"], "ground_truth": ["(", "<NUM_LIT>", ")", ",", "Cond", ",", "TrueRes", ",", "FalseRes", ")", ";"], "File": "PPCISelDAGToDAG32", "Func": "foldBoolExts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13489, "Length": 286, "Cover_Rate": 0.713216957605985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "const", "unsigned", "Limit", "=", "SimplifyLimit", ";", "while", "(", "!", "Q", ".", "empty", "(", ")", ")", "{", "if", "(", "Count", "++", ">=", "Limit", ")", "break", ";", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "Q", ".", "pop_front_val", "(", ")", ")", ";", "if", "(", "!", "U", "||", "U", "->", "getParent", "(", ")", "||", "!", "C", ".", "Used", ".", "count", "(", "U", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "for", "(", "Rule", "&", "R", ":", "Rules", ")", "{", "Value", "*", "W", "=", "R", ".", "Fn", "(", "U", ",", "C", ".", "Ctx", ")", ";", "if", "(", "!", "W", ")", "continue", ";", "Changed", "=", "true", ";", "C", ".", "record", "(", "W", ")", ";", "C", ".", "replace", "("], "ground_truth": ["U", ",", "W", ")", ";"], "File": "HexagonLoopIdiomRecognition", "Func": "simplify", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13490, "Length": 134, "Cover_Rate": 0.6733668341708543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VSEW", "=", "(", "VType", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "return", "static_cast", "<", "<ISA_LIT>VSEW", ">", "(", "VSEW"], "ground_truth": [")", ";"], "File": "RISCVBaseInfo16", "Func": "getVSEW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13491, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "<ISA_LIT>FI", "->", "adjustLoadArgsFI", "(", "MFI", ")", ";", "<ISA_LIT>FI", "->", "adjustStoreVarArgsFI", "(", "MFI", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameSize", "<<", "<STR_LIT>", ")", ";", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "MBlazeFrameLowering", "Func": "determineFrameLayout", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13492, "Length": 73, "Cover_Rate": 0.5887096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "splitVectorIntUnary", "(", "Op", ",", "DAG", ")", ";", "SDValue", "NibbleMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "NibbleMask", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "const", "int", "LoLUT", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "X86ISelLowering125", "Func": "LowerBITREVERSE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13493, "Length": 193, "Cover_Rate": 0.43080357142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "Loc", ":", "RVLocs", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Loc", ".", "getLocReg", "(", ")", ",", "Loc", ".", "getValVT", "(", ")", ",", "InGlue", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "LEGISelLowering1", "Func": "LowerCallResult", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13494, "Length": 92, "Cover_Rate": 0.5822784810126582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_LP64", ")", "return", "xstrdup", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "i3864", "Func": "ix86_offload_options", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13495, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model"], "ground_truth": [">", "RM", ")", "{"], "File": "M88kTargetMachine", "Func": "getEffectiveRelocModel", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13496, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTriple", "(", "TT", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "LocalMemorySize", "(", "<NUM_LIT>", ")", ",", "WavefrontSize", "(", "<NUM_LIT>", ")", "{"], "File": "AMDGPUSubtarget106", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13497, "Length": 80, "Cover_Rate": 0.8791208791208791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM"], "ground_truth": [")", "{"], "File": "Cpu0ISelDAGToDAG1", "Func": "createCpu0ISelDag", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13498, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "selectBDXAddr20Pair", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Index", ")", "{", "return", "selectBDXAddr", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr"], "ground_truth": [",", "Base", ",", "Disp", ",", "Index", ")", ";"], "File": "SystemZISelDAGToDAG1", "Func": "selectBDXAddr20Pair", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13499, "Length": 35, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CmpInstr", ".", "RemoveOperand", "(", "DeadNZCVIdx", ")", ";", "bool", "succeeded", "=", "UpdateOperandRegClass", "(", "CmpInstr", ")", ";", "(", "void", ")", "succeeded", ";", "assert", "(", "succeeded", "&&", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "CmpValue", "==", "<NUM_LIT>", "||", "CmpValue", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CmpValue", "!=", "<NUM_LIT>", "||", "SrcReg2", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "CmpInstr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "("], "ground_truth": [")", ")", ")", "return", "false", ";"], "File": "AArch64InstrInfo (2)", "Func": "optimizeCompareInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13500, "Length": 81, "Cover_Rate": 0.3521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "<STR_LIT>", "."], "ground_truth": ["getNumRegs", "(", ")", ")", ";"], "File": "SIFrameLowering (2)", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13501, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "Register", "PredReg", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "<NUM_LIT>", "||", "Offset", "==", "-", "<NUM_LIT>", ")", "{", "NewOpc", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "MergeInstr", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "NewOpc", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewOpc", ",", "Offset", ",", "TII", ")", ")", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13502, "Length": 425, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "int64_t", "FullOffset", "=", "Offset", "+"], "ground_truth": ["getMUBUFInstrOffset", "(", "MI", ")", ";"], "File": "SIRegisterInfo16", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13503, "Length": 36, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Subtarget", ".", "hasPAuth", "(", ")", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "MFI", ".", "shouldSignWithBKey", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "MFI", ".", "shouldSignWithBKey", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "setMIFlag"], "ground_truth": ["(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "InsertReturnAddressAuth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13504, "Length": 128, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "LabelSym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "SymExpr", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ")", ";", "const", "MCExpr", "*", "LabelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "LabelSym", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Eight", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "SubExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "LabelExpr", ",", "Eight", ",", "getContext", "(", ")", ")", ";", "MCSymbol", "*", "CurrentLocation", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "CurrentLocationExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "CurrentLocation", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "SubExpr2", "=", "MCBinaryExpr", "::", "createSub", "(", "CurrentLocationExpr", ",", "SubExpr", ",", "getContext", "(", ")", ")", ";", "MCDataFragment", "*", "DF", "=", "static_cast", "<", "MCDataFragment", "*", ">", "(", "LabelSym", "->", "getFragment", "(", ")", ")", ";", "assert", "(", "DF", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "FixupKind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "ELF"], "ground_truth": ["::", "R_<ISA_LIT>64_PCREL_OPT", ")", ";"], "File": "PPCELFStreamer", "Func": "emitGOTToPCRelReloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13505, "Length": 156, "Cover_Rate": 0.5551601423487544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", ">", "FIRST_PSEUDO_REGISTER", ")", "return", "true", ";", "if", "(", "(", "TARGET_FPU_SINGLE", "||", "TARGET_FPU_DOUBLE", ")", "&&", "NDS32_IS_FPR_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "NDS32_IS_EXT_FPR_REGNUM", "(", "regno", ")", ")", "return", "(", "NDS32_FPR_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "(", "mode", "==", "DFmode", ")", ")", ";", "else", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", "return", "NDS32_FPR_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "return", "NDS32_FPR_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ";", "return", "false", ";", "}", "if", "(", "regno", "<=", "NDS32_LAST_GPR_REGNUM", ")", "return", "(", "targetm", ".", "hard_regno_nregs", "(", "regno", ",", "mode", ")", "==", "<NUM_LIT>", "||", "!", "(", "(", "regno"], "ground_truth": [")", "&", "<NUM_LIT>", ")", ")", ";"], "File": "nds325", "Func": "nds32_hard_regno_mode_ok", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13506, "Length": 107, "Cover_Rate": 0.8699186991869918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrshlq_n_sv4si", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vqrshlq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13507, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "mai", ",", "const", "MCInstrInfo", "&", "mii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MCInstPrinter", "(", "mai", ",", "mii", ",", "mri", ")", ",", "InBundle", "(", "false", ")", "{", "switch", "(", "mai", ".", "getAssemblerDialect"], "ground_truth": ["(", ")", ")", "{"], "File": "PatmosInstPrinter", "Func": "PatmosInstPrinter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13508, "Length": 41, "Cover_Rate": 0.5857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "*", "getInstructionSelector", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "M88kSubtarget", "Func": "getInstructionSelector", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13509, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_punpckldq256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")"], "ground_truth": ["_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_unpacklo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13510, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "'f'", ":", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "fputs", "(", "reg_names", "[", "REGNO", "(", "op", ")", "]", ",", "file", ")", ";", "else", "fputs", "(", "reg_names", "[", "FP_FIRST_REGNUM", "]", ",", "file", ")", ";", "return", ";", "}", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "if", "(", "letter", "==", "'d'", ")", "fputs", "(", "reg_names", "[", "REGNO", "(", "op", ")", "+", "<NUM_LIT>", "]", ",", "file", ")", ";", "else", "fputs", "(", "reg_names", "[", "REGNO", "(", "op", ")", "]", ",", "file", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "output_addr_const", "(", "file", ",", "op", ")", ";", "break", ";", "case", "MEM", ":", "visium_output_address", "(", "file", ",", "GET_MODE", "(", "op", ")", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "CONST_INT", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "op", ")", ")", ";", "break", ";", "case", "CODE_LABEL", ":", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "op", ")", ")", ";", "break", ";", "case"], "ground_truth": ["HIGH", ":"], "File": "visium2", "Func": "print_operand", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13511, "Length": 166, "Cover_Rate": 0.503030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AARCH64_BUILTIN_RSQRT_DF", ":", "gen", "=", "gen_rsqrtdf2", ";", "break", ";", "case", "AARCH64_BUILTIN_RSQRT_SF", ":", "gen", "=", "gen_rsqrtsf2", ";", "break", ";", "case", "AARCH64_BUILTIN_RSQRT_V2DF", ":", "gen", "=", "gen_rsqrtv2df2", ";", "break", ";", "case", "AARCH64_BUILTIN_RSQRT_V2SF", ":", "gen", "=", "gen_rsqrtv2sf2", ";", "break", ";", "case", "AARCH64_BUILTIN_RSQRT_V4SF", ":", "gen", "=", "gen_rsqrtv4sf2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "target", ")", "target", "=", "gen_reg_rtx"], "ground_truth": ["(", "GET_MODE", "(", "op0", ")", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_expand_builtin_rsqrt", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13512, "Length": 67, "Cover_Rate": 0.5193798449612403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "MachineMemOperand", "::", "MONone", ";", "if", "(", "Flags", ".", "sgx_type", ")", "MMOFlags", "|=", "MachineMemOperand", "::", "MOTargetFlag1", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")"], "ground_truth": [",", "<NUM_LIT>", ",", "MMOFlags", ")", ";"], "File": "X86ISelLowering15", "Func": "LowerMemOpCallTo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13513, "Length": 121, "Cover_Rate": 0.7610062893081762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtps_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvtps2qq512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")"], "ground_truth": ["__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_cvtps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13514, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LoadSDN", "=", "cast", "<", "LoadSDNode", ">", "(", "LD", ")", ";", "EVT", "MemVT", "=", "LoadSDN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", "!=", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "LD", "->", "use_begin", "(", ")", ",", "UE", "=", "LD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "*", "UI", "!=", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Addr", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "LD", ")", "||", "LD", "->", "isPredecessorOf", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "Vector", ".", "getNode", "(", ")", ")", ")", "continue", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint32_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "VT", ".", "getScalarSizeInBits", "("], "ground_truth": [")", "/", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering (2)1", "Func": "performPostLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13515, "Length": 279, "Cover_Rate": 0.4449760765550239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "&&", "NumElts", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "EltVT", "=", "<STR_LIT>", ";", "NumElts", "/=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumElts", ";", "++", "j", ")", "{", "ValueVTs", ".", "push_back", "("], "ground_truth": ["EltVT", ")", ";"], "File": "NVPTXISelLowering (2)1", "Func": "ComputePTXValueVTs", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13516, "Length": 71, "Cover_Rate": 0.30869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum"], "ground_truth": ["]", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleNextGroupOnlyForReserved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13517, "Length": 49, "Cover_Rate": 0.3288590604026846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "N01", "=", "peekThroughBitcasts", "(", "N01", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "N01", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "!", "VT", ".", "is256BitVector", "(", ")", "||", "N01", "->"], "ground_truth": ["getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering148", "Func": "combineANDXORWithAllOnesIntoANDNP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13518, "Length": 147, "Cover_Rate": 0.519434628975265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_wrpkru", "(", "unsigned", "int", "key", ")", "{", "return", "__builtin_ia32_wrpkru", "(", "key", ")"], "ground_truth": [";"], "File": "pkuintrin4", "Func": "_wrpkru", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13519, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "{", "if", "(", "R", ".", "first", "!=", "FramePointerSaveIndex", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")"], "ground_truth": [";", "i", "!=", "e", ";"], "File": "SIMachineFunctionInfo13", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13520, "Length": 50, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RMValue", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SysRegNo", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ",", "DL", ",", "XLenVT", ")", ";", "static", "const", "unsigned", "Table", "=", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "NearestTiesToEven", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "TowardZero", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "TowardNegative", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "TowardPositive", ")", ")", "|", "(", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "int", "(", "RoundingMode", "::", "NearestTiesToAway", ")", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "RMValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "SDValue", "Shifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "DAG", ".", "getConstant", "(", "Table", ",", "DL", ",", "XLenVT", ")", ",", "Shift", ")", ";", "RMValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Shifted", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ","], "ground_truth": ["SysRegNo", ",", "RMValue", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerSET_ROUNDING", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13521, "Length": 207, "Cover_Rate": 0.7961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "BasePtr", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "FI", "->", "setBasePointerVreg", "(", "BasePtr", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BasePtr", ")", ".", "addReg", "(", "SPReg", ")", ";", "}", "if", "(", "StackSize", ")", "{", "Register", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "if", "(", "HasBP", ")", "{", "Register", "BitmaskReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "assert", "(", "(", "<NUM_LIT>", "<<", "countTrailingZeros", "(", "Alignment", ")", ")", "==", "Alignment", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BitmaskReg", ")", ".", "addImm", "(", "(", "int", ")", "~", "(", "Alignment", "-", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "BitmaskReg", ")", ";", "}", "if", "(", "hasFP", "("], "ground_truth": ["MF", ")", ")", "{"], "File": "WebAssemblyFrameLowering17", "Func": "emitPrologue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13522, "Length": 216, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NumOps", "=", "Node", "->", "getNumOperands", "(", ")", ";", "SDValue", "OldChain", "=", "Node", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "if", "(", "OldChain", ".", "getValueType", "(", ")", "!="], "ground_truth": ["<STR_LIT>", ")", "break", ";"], "File": "SIISelLowering109", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13523, "Length": 395, "Cover_Rate": 0.5509065550906556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "AFI", "->", "getTailCallReservedStack", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "VarArgsArea", "=", "AFI", "->", "getVarArgsGPRSize", "(", ")", ";", "const", "unsigned", "UnwindHelpObject", "=", "(", "MF", ".", "hasEHFunclets", "(", ")", "?", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AArch64FrameLowering101", "Func": "getFixedObjectSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13524, "Length": 42, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ProgInfo", ".", "ScratchSize", "=", "Info", ".", "PrivateSegmentSize", ";", "ProgInfo", ".", "VCCUsed", "=", "Info", ".", "UsesVCC", ";", "ProgInfo", ".", "FlatUsed", "=", "Info", ".", "UsesFlatScratch", ";", "ProgInfo", ".", "DynamicCallStack", "=", "Info", ".", "HasDynamicallySizedStack", "||", "Info", ".", "HasRecursion", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "ProgInfo", ".", "ScratchSize", ")", ")", "{", "DiagnosticInfoStackSize", "DiagStackSize", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "ScratchSize", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagStackSize", ")", ";", "}", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "<NUM_LIT>", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "<NUM_LIT>", ",", "WaveDispatchNumVGPR", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "<NUM_LIT>", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "<NUM_LIT>", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS"], "ground_truth": ["||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter85", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13525, "Length": 403, "Cover_Rate": 0.3912621359223301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "("], "ground_truth": [")", "const", "{"], "File": "MSP430TargetMachine10", "Func": "getTargetLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13526, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_compressstoresf128_mask", "(", "(", "__v4sf", "*", ")", "__P", ",", "(", "__v4sf", ")", "__A", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_compressstoreu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13527, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostLegalizerCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "true", ",", "false", ",", "nullptr", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{", "if", "(", "!", "Generated", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AArch64PostLegalizerCombiner3", "Func": "AArch64PostLegalizerCombinerInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13528, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sh_cpu", "=", "PROCESSOR_SH1", ";", "assembler_dialect", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_SH2", ")", "sh_cpu", "=", "PROCESSOR_SH2", ";", "if", "(", "TARGET_SH2E", ")", "sh_cpu", "=", "PROCESSOR_SH2E", ";", "if", "(", "TARGET_SH2A", ")", "sh_cpu", "=", "PROCESSOR_SH2A", ";", "if", "(", "TARGET_SH3", ")", "sh_cpu", "=", "PROCESSOR_SH3", ";", "if", "(", "TARGET_SH3E", ")", "sh_cpu", "=", "PROCESSOR_SH3E", ";", "if", "(", "TARGET_SH4", ")", "{", "assembler_dialect", "=", "<NUM_LIT>", ";", "sh_cpu", "=", "PROCESSOR_SH4", ";", "}", "if", "(", "TARGET_SH4A", ")", "{", "assembler_dialect", "=", "<NUM_LIT>", ";", "sh_cpu", "=", "PROCESSOR_SH4A", ";", "}", "if", "(", "!", "TARGET_SH3", "&&", "TARGET_USERMODE", ")", "TARGET_USERMODE", "=", "false", ";", "if", "(", "!", "strcmp", "(", "sh_div_str", ",", "<STR_LIT>", ")", ")", "sh_div_strategy", "=", "SH_DIV_CALL_DIV1", ";", "else", "if", "(", "!", "strcmp", "(", "sh_div_str", ",", "<STR_LIT>", ")", "&&", "TARGET_FPU_ANY", ")", "sh_div_strategy", "=", "SH_DIV_CALL_FP", ";", "else", "if", "(", "!", "strcmp", "(", "sh_div_str", ",", "<STR_LIT>", ")", "&&", "TARGET_DYNSHIFT", ")", "sh_div_strategy", "=", "SH_DIV_CALL_TABLE", ";", "else", "{", "if", "(", "TARGET_HARD_SH4", ")", "sh_div_strategy", "=", "SH_DIV_CALL_TABLE", ";", "else", "if", "(", "TARGET_SH2A", ")", "sh_div_strategy", "=", "SH_DIV_INTRINSIC", ";", "else", "sh_div_strategy", "=", "SH_DIV_CALL_DIV1", ";", "}", "if", "(", "sh_divsi3_libfunc", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "TARGET_DIVIDE_CALL_FP", ")", "sh_divsi3_libfunc", "=", "<STR_LIT>", ";", "else", "if", "(", "TARGET_DIVIDE_CALL_TABLE", ")", "sh_divsi3_libfunc", "=", "<STR_LIT>", ";", "else", "sh_divsi3_libfunc", "=", "<STR_LIT>", ";", "if", "(", "sh_branch_cost", "==", "-", "<NUM_LIT>", ")", "{", "sh_branch_cost", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "global_options_set", ".", "x_TARGET_ZDCBRANCH", "&&", "TARGET_HARD_SH4", ")", "TARGET_ZDCBRANCH", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_FDPIC", "&&", "!", "flag_pic", ")", "flag_pic", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "VALID_REGISTER_P", "(", "regno", ")", ")", "sh_register_names", "[", "regno", "]", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "ADDREGNAMES_SIZE", ";", "regno", "++", ")", "if", "(", "!", "VALID_REGISTER_P", "(", "ADDREGNAMES_REGNO", "(", "regno", ")", ")", ")", "sh_additional_register_names", "[", "regno", "]", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_PREFERGOT", ")", "flag_no_function_cse", "=", "<NUM_LIT>", ";", "if", "(", "targetm", ".", "small_register_classes_for_mode_p", "(", "VOIDmode", ")", ")", "{", "if", "(", "!", "TARGET_HARD_SH4", "||", "flag_pic", ")", "flag_schedule_insns", "=", "<NUM_LIT>", ";", "else", "if", "(", "flag_exceptions", ")", "{", "if", "(", "flag_schedule_insns", "&&", "global_options_set", ".", "x_flag_schedule_insns", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "flag_schedule_insns", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "flag_schedule_insns", "&&", "!", "global_options_set", ".", "x_flag_schedule_insns", ")", "flag_schedule_insns", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "flag_unwind_tables", "||", "flag_asynchronous_unwind_tables", "||", "flag_exceptions", "||", "flag_non_call_exceptions", ")", "&&", "flag_omit_frame_pointer", "&&", "!", "TARGET_ACCUMULATE_OUTGOING_ARGS", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "TARGET_ACCUMULATE_OUTGOING_ARGS", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_unsafe_math_optimizations"], "ground_truth": [")", "{"], "File": "sh8", "Func": "sh_option_override", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13529, "Length": 403, "Cover_Rate": 0.7996031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "MoveBelowTokenFactor", "(", "SelectionDAG", "*", "CurDAG", ",", "SDValue", "Load", ",", "SDValue", "Store", ",", "SDValue", "TF", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "TF", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "Load", ".", "getNode", "(", ")", "==", "TF", ".", "getOperand", "(", "i", ")", ".", "getNode", "("], "ground_truth": [")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelDAGToDAG56", "Func": "MoveBelowTokenFactor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13530, "Length": 83, "Cover_Rate": 0.46111111111111114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "e", ".", "target", ")", ";", "rtx", "vlenb", "=", "gen_int_mode", "(", "BYTES_PER_RISCV_VECTOR"], "ground_truth": [",", "mode", ")", ";"], "File": "riscv-vector-builtins-bases", "Func": "expand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13531, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "public", ":", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI"], "ground_truth": [")", "const", ";"], "File": "BPFMCInstLower8", "Func": "GetGlobalAddressSymbol", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13532, "Length": 47, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-"], "ground_truth": ["<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13533, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "setupMF", "(", "MF", ",", "KB", ",", "CoverageInfo", ",", "PSI", ",", "BFI", ",", "AA", ")", ";", "MIB", ".", "setMF", "(", "MF", ")", ";", "ProduceNonFlagSettingCondBr", "=", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "SpeculativeLoadHardening", ")", ";", "MFReturnAddr", "=", "Register", "("], "ground_truth": [")", ";"], "File": "AArch64InstructionSelector34", "Func": "setupMF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13534, "Length": 46, "Cover_Rate": 0.5679012345679012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "GlobalVariable", ">", "(", "GetUnderlyingObject", "(", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ")", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getZExtOrTrunc", "(", "Load", "->", "getBasePtr", "(", ")", ",", "DL", ",", "getPointerTy", "(", "<STR_LIT>", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Load", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "||", "ExtType", "==", "<STR_LIT>", "||", "Load", "->", "getMemoryVT", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["<STR_LIT>", ",", "Ret", ",", "ShiftAmt", ")", ";"], "File": "AMDGPUISelLowering19", "Func": "LowerLOAD", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13535, "Length": 289, "Cover_Rate": 0.39697802197802196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "DestAS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "B", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "const", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "uint32_t", "AddrHiVal", "=", "Info", "->", "get32BitAddressHighBits", "(", ")", ";", "auto", "HighAddr", "=", "B", ".", "buildConstant", "(", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ",", "<NUM_LIT>", ")", ",", "AddrHiVal", ")", ";", "B", ".", "buildMerge", "(", "Dst", ",", "{", "Src", ",", "HighAddr", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "isKnownNonNull", "(", "Src", ",", "MRI", ",", "TM", ",", "SrcAS", ")", ")", "{", "B", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "<NUM_LIT>", ")", ";", "auto", "PtrLo32", "=", "B", ".", "buildExtract", "(", "DstTy", ",", "Src", ",", "<NUM_LIT>", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "B", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "!=", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "&&", "SrcAS", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasFlatAddressSpace", "(", ")", ")", "return", "false", ";", "Register", "ApertureReg", "=", "getSegmentAperture", "(", "SrcAS", ",", "MRI", ",", "B", ")", ";", "if", "(", "!", "ApertureReg", ".", "isValid", "(", ")", ")", "return", "false", ";", "Register", "SrcAsInt", "=", "B", ".", "buildPtrToInt", "(", "S32", ",", "Src", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "BuildPtr", "=", "B", ".", "buildMerge", "(", "DstTy", ",", "{", "SrcAsInt", ",", "ApertureReg", "}", ")", ";", "if", "(", "isKnownNonNull", "(", "Src", ",", "MRI", ",", "TM", ",", "SrcAS", ")", ")", "{", "B", ".", "buildCopy", "(", "Dst", ",", "BuildPtr", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "TM", "."], "ground_truth": ["getNullPointerValue", "(", "SrcAS", ")", ")", ";"], "File": "AMDGPULegalizerInfo61", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13536, "Length": 406, "Cover_Rate": 0.632398753894081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "EnableDelJmp", ")", "{", "MachineFunction", "::", "iterator", "FJ", "=", "F", ".", "begin", "(", ")", ";", "if", "(", "FJ", "!=", "F", ".", "end", "("], "ground_truth": [")", ")", "FJ", "++", ";"], "File": "Cpu0DelUselessJMP", "Func": "runOnMachineFunction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13537, "Length": 42, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_pfrcp", "("], "ground_truth": ["__m64", "__A", ")", "{"], "File": "mm3dnow4", "Func": "_m_pfrcp", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13538, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "F", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", "return", "false", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ";", "}", "if", "(", "MaxDepth", "==", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":", "{"], "File": "SIISelLowering12", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13539, "Length": 77, "Cover_Rate": 0.3031496062992126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "<ISA_LIT>ABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "BP", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "FP", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "BP", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "<ISA_LIT>FI", "->", "createEhDataRegsFI", "(", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "isISR", "(", ")", ")", "<ISA_LIT>FI", "->", "createISRRegFI", "(", ")", ";", "if", "(", "ExpandPseudo", "(", "MF", ")", ".", "expand", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "has<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "}", "uint64_t", "MaxSPOffset", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getIncomingArgSize", "(", ")", "+", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "MaxSPOffset", ")", ")", "return", ";", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")"], "ground_truth": [",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";"], "File": "MipsSEFrameLowering53", "Func": "determineCalleeSaves", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13540, "Length": 273, "Cover_Rate": 0.931740614334471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Ty", "==", "<STR_LIT>", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Result", ")", ";", "}", "else", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "isInteger", "(", ")", "&&", "isTypeLegal", "(", "Ty", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "}", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering9", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13541, "Length": 266, "Cover_Rate": 0.7112299465240641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "short", "vec_cmpgtsh", "(", "vector", "signed", "short", "a1", ",", "vector", "signed", "short", "a2", ")", "{", "return", "(", "vector", "signed", "short", ")", "__builtin_altivec_vcmpgtsh", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector"], "ground_truth": ["signed", "short", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_cmpgtsh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13542, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "<STR_LIT>", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "CC", ">", "<STR_LIT>", ")", "return", "false", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CmpLHS", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CmpLHS", ",", "CmpRHS", ",", "CmpVT", ",", "CI", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "CondReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "CondIsKill", "=", "hasTrivialKill", "(", "Cond", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "CondReg", ")", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "KCondReg", "=", "CondReg", ";", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CondReg", ")", ".", "addReg", "(", "KCondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ";", "CondReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "CondReg", ",", "true", ",", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "("], "ground_truth": ["LHS", ")", ";"], "File": "X86FastISel (2)4", "Func": "X86FastEmitPseudoSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13543, "Length": 276, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_FPU", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "CCmode", ",", "FCC_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "FCC_REGNUM", ")", ";", "}", "return", "NULL"], "ground_truth": [";"], "File": "pdp111", "Func": "pdp11_md_asm_adjust", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13544, "Length": 28, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "signed_width", "(", "Size", "+", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ","], "ground_truth": ["Ctx", ")", ";"], "File": "AVRAsmBackend", "Func": "adjustRelativeBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13545, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMConstantPoolValue", "Func": "isMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13546, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNSAMaxSize", "(", ")", "const"], "ground_truth": ["{"], "File": "GCNSubtarget", "Func": "getNSAMaxSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13547, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_s8", "(", "int8x8_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vreinterpret_u16_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13548, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_n_u16_f16", "(", "float16x8_t", "__a", ","], "ground_truth": ["const", "int", "__b", ")", "{"], "File": "arm", "Func": "neon_vcvtq_n_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13549, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "R", "(", "b"], "ground_truth": [")", ",", "R", "(", "c", ")", ")", ";"], "File": "disassembler", "Func": "and_", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13550, "Length": 21, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Subtarget", ".", "hasVLX", "(", ")", "||", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "V1", ",", "Hi", "=", "V2", ";", "int", "Rotation", "=", "matchShuffleAsByteRotate", "(", "Lo", ",", "Hi", ",", "Mask", ")", ";", "if", "(", "Rotation", "<=", "<NUM_LIT>"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering130", "Func": "lowerShuffleAsVALIGN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13551, "Length": 84, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "("], "ground_truth": ["getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "MSP430AsmParser1", "Func": "LLVMInitializeMSP430AsmParser", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13552, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "uint64_t", "PermuteOp", "=", "(", "M", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "PermuteOp", "==", "<NUM_LIT>", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelZero", ")", ";", "continue", ";", "}", "if", "(", "PermuteOp", "!=", "<NUM_LIT>", ")", "{", "ShuffleMask", ".", "clear", "(", ")", ";", "return", ";", "}", "uint64_t", "Index", "=", "M", "&", "<NUM_LIT>", ";", "ShuffleMask", ".", "push_back", "(", "("], "ground_truth": ["int", ")", "Index", ")", ";"], "File": "X86ShuffleDecode10", "Func": "DecodeVPPERMMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13553, "Length": 64, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "SExtVT", "=", "<STR_LIT>", ";", "FPCastVT", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "}", ";", "SDLoc", "DL", "(", "BitCast", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "SExtVT", ")", ";", "if", "(", "SExtVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "MVT", "ShiftTy", "=", "TLI", ".", "getScalarShiftAmountTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "extract128BitVector", "(", "V", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "V", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ShiftTy", ")", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "File": "X86ISelLowering71", "Func": "combineBitcastvxi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13554, "Length": 226, "Cover_Rate": 0.35257410296411856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>GenMux", "(", ")"], "ground_truth": [";"], "File": "HexagonGenMux (2)", "Func": "createHexagonGenMux", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13555, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "fini_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_fini", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "FINI_SECTION_ASM_OP", ")", ";", "\\", "in_section", "="], "ground_truth": ["in_fini", ";", "\\", "}", "\\", "}"], "File": "c4x", "Func": "fini_section", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13556, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "can_use_cdx_ldstw", "(", "int", "regno", ",", "int", "basereg", ",", "int", "offset", ")", "{", "if", "(", "CDX_REG_P", "(", "regno", ")", "&&", "CDX_REG_P", "(", "basereg", ")", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<NUM_LIT>", "<="], "ground_truth": ["offset", "&&", "offset", "<", "<NUM_LIT>", ")", "return", "true", ";"], "File": "nios23", "Func": "can_use_cdx_ldstw", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13557, "Length": 45, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeBoolReg", "(", "unsigned", "Val", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "?", "decodeOperand_SReg_64", "("], "ground_truth": ["Val", ")", ":", "decodeOperand_SReg_32", "(", "Val", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeBoolReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13558, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "Count", ">=", "<NUM_LIT>", "&&", "Count", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "std", "::", "string", "LayoutStr", "=", "A64VectorLayoutToString", "(", "Layout", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "Count", ">", "<NUM_LIT>", ")", "{", "bool", "IsVec64", "=", "(", "Layout", "<", "<STR_LIT>", ")", ";", "unsigned", "SubRegIdx", "=", "IsVec64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Count", ";", "I", "++", ")", "{", "std", "::", "string", "Name", "=", "getRegisterName", "(", "MRI", ".", "getSubReg", "(", "Reg", ",", "SubRegIdx", "++", ")", ")", ";", "Name", "[", "<NUM_LIT>", "]", "=", "'v'", ";", "O", "<<", "Name", "<<", "LayoutStr", ";", "if", "(", "I", "!=", "Count", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "}", "}", "else", "{", "std", "::", "string", "Name", "=", "getRegisterName", "(", "Reg"], "ground_truth": [")", ";"], "File": "AArch64InstPrinter17", "Func": "printVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13559, "Length": 156, "Cover_Rate": 0.861878453038674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pabsw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__W"], "ground_truth": [",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13560, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel32", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModel", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ",", "model", ",", "false", ")", ";", "}", "}", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering77", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13561, "Length": 71, "Cover_Rate": 0.35858585858585856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "(", "short", ")", "CN", "->", "getZExtValue"], "ground_truth": ["(", ")", ")", ";"], "File": "SPUISelDAGToDAG", "Func": "isI16IntU10Immediate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13562, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxvq_uv8hi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxvq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13563, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "aapcs_cp_arg_layout", "[", "slot", "]", ".", "allocate", "(", "pcum", ",", "mode", ",", "type", ")", ")", "return", ";", "pcum", "->", "aapcs_cprc_failed", "[", "slot", "]", "=", "true", ";", "pcum", "->", "can_split", "=", "false", ";", "}", "gcc_assert", "(", "pcum", "->", "can_split", "==", "false", ")", ";", "return", ";", "}", "}", "ncrn", "=", "pcum", "->", "aapcs_ncrn", ";", "if", "(", "ncrn", "&", "<NUM_LIT>", ")", "{", "int", "res", "=", "arm_needs_doubleword_align", "(", "mode", ",", "type", ")", ";", "if", "(", "res", "<", "<NUM_LIT>", "&&", "warn_psabi", "&&", "currently_expanding_gimple_stmt", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "type", ")", ";", "else", "if", "(", "res", ">", "<NUM_LIT>", ")", "ncrn", "++", ";", "}", "nregs", "=", "ARM_NUM_REGS2", "(", "mode", ",", "type", ")", ";", "gcc_assert", "(", "nregs", ">=", "<NUM_LIT>", ")", ";", "nregs2", "=", "nregs", "?", "nregs", ":", "<NUM_LIT>", ";", "if", "(", "ncrn", "+", "nregs2", "<=", "NUM_ARG_REGS", ")", "{", "pcum", "->", "aapcs_reg", "=", "gen_rtx_REG", "(", "mode", ",", "ncrn", ")", ";", "pcum", "->", "aapcs_next_ncrn", "=", "ncrn", "+", "nregs", ";", "return", ";", "}", "if", "(", "ncrn", "<", "NUM_ARG_REGS", "&&", "pcum", "->", "can_split", ")", "{", "pcum", "->", "aapcs_reg", "=", "gen_rtx_REG", "(", "mode", ","], "ground_truth": ["ncrn", ")", ";"], "File": "arm", "Func": "aapcs_layout_arg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13564, "Length": 178, "Cover_Rate": 0.5933333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "IsWInstruction", "?", "<NUM_LIT>", ":", "VT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "BitWidth", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ShAmt1", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShAmt2", "=", "Src", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "BitWidth", "<", "<NUM_LIT>", "||", "ShAmt1", "!=", "(", "BitWidth", "/", "<NUM_LIT>", ")", "||", "ShAmt2", "!=", "(", "BitWidth", "-", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CombinedShAmt", "=", "ShAmt1", "^", "ShAmt2", ";", "if", "(", "CombinedShAmt", "==", "<NUM_LIT>", ")", "return", "Src", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "CombinedShAmt", ",", "DL", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "!", "IsWInstruction", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG"], "ground_truth": [".", "getValueType", "(", "<STR_LIT>", ")", ")", ";"], "File": "RISCVISelLowering3", "Func": "combineROTR_ROTL_RORW_ROLW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13565, "Length": 160, "Cover_Rate": 0.4968944099378882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmaxqd_f64", "(", "float64x2_t", "a", ")", "{", "return", "__builtin_aarch64_reduc_smax_nan_scal_v2df", "(", "a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vpmaxqd_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13566, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ExtEltVT", "=", "(", "NumElts", "<=", "<NUM_LIT>", ")", "?", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ":", "<STR_LIT>", ";", "MVT", "ExtVecVT", "=", "<STR_LIT>", "(", "ExtEltVT", ",", "NumElts", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVecVT", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtEltVT", ",", "Ext", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "EltVT", "!=", "<STR_LIT>", ")", "{", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Idx", ")", ";", "return", "DAG", ".", "getAnyExtOrTrunc", "(", "Extract", ",", "dl", ",", "EltVT", ")", ";", "}", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx"], "ground_truth": [")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering184", "Func": "ExtractBitFromMaskVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13567, "Length": 172, "Cover_Rate": 0.441025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptionalArgs", ".", "push_back", "(", "emitEHLSDA", "(", "Builder", ",", "&", "F", ")", ")", ";", "}", "else", "if", "(", "Personality", "==", "EHPersonality", "::", "MSVC_<ISA_LIT>SEH", ")", "{", "OptionalArgs", ".", "push_back", "(", "SehLongjmpUnwind", ".", "getCallee", "(", ")", ")", ";", "OptionalArgs", ".", "push_back", "(", "State", ")", ";", "if", "(", "UseStackGuard", ")", "OptionalArgs", ".", "push_back", "(", "Cookie", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "Args", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "Call", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "OptionalArgs", ".", "size", "(", ")", ")", ")", ";", "Args", ".", "append", "(", "OptionalArgs", ".", "begin", "(", ")", ",", "OptionalArgs", ".", "end", "(", ")", ")", ";", "CallBase", "*", "NewCall", ";", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "Call", ")", ")", "{", "CallInst", "*", "NewCI", "=", "Builder", ".", "CreateCall", "(", "SetJmp3", ",", "Args", ",", "OpBundles", ")", ";", "NewCI", "->", "setTailCallKind", "(", "CI", "->", "getTailCallKind"], "ground_truth": ["(", ")", ")", ";"], "File": "X86WinEHState15", "Func": "rewriteSetJmpCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13568, "Length": 173, "Cover_Rate": 0.4792243767313019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_getexp_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_getexpps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16"], "ground_truth": [")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_getexp_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13569, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "NumElts", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "switch", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "NVPTXISelDAGToDAG38", "Func": "tryStoreRetval", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13570, "Length": 288, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "<STR_LIT>", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}", "if", "(", "PtrI"], "ground_truth": [")", "{"], "File": "AMDGPUAnnotateUniformValues", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13571, "Length": 101, "Cover_Rate": 0.4007936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "createAMDGPUMCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitAMDGPUMCInstrInfo", "(", "X", ")"], "ground_truth": [";"], "File": "AMDGPUMCTargetDesc", "Func": "createAMDGPUMCInstrInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13572, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG108", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13573, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasOnlyMSYNC", "("], "ground_truth": [")", "const", "{"], "File": "PPCSubtarget (2)1", "Func": "hasOnlyMSYNC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13574, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "AddrReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "isThumb2", "||", "Subtarget", "->", "hasV4TOps", "(", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I"], "ground_truth": [")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13575, "Length": 95, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")"], "ground_truth": [";"], "File": "PPCAsmPrinter2", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13576, "Length": 193, "Cover_Rate": 0.39630390143737165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ScheduleDAGInstrs", "*", "create<ISA_LIT>PostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "ScheduleDAGMI", "*", "DAG", "=", "new", "ScheduleDAGMI", "(", "C", ",", "ST", ".", "use<ISA_LIT>PostRASchedStrategy", "(", ")", "?", "std", "::", "make_unique", "<", "<ISA_LIT>PostRASchedStrategy", ">", "(", "C", ")", ":", "std", "::", "make_unique", "<", "PostGenericScheduler", ">", "(", "C", ")", ",", "true", ")", ";", "if", "(", "ST", ".", "hasStoreFusion", "(", ")", ")", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "if", "(", "ST", ".", "hasFusion", "(", ")", ")", "DAG", "->", "addMutation", "("], "ground_truth": ["createPowerPCMacroFusionDAGMutation", "(", ")", ")", ";"], "File": "PPCTargetMachine40", "Func": "createPPCPostMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13577, "Length": 105, "Cover_Rate": 0.963302752293578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptr", "->", "x_rs6000_isa_flags", "=", "opts", "->", "x_rs6000_isa_flags", ";", "ptr", "->", "x_rs6000_isa_flags_explicit", "="], "ground_truth": ["opts", "->", "x_rs6000_isa_flags_explicit", ";"], "File": "rs6000", "Func": "rs6000_function_specific_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13578, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isCallingConvWin64", "(", "CC", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "false", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86FastISel (2)", "Func": "FastLowerArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13579, "Length": 259, "Cover_Rate": 0.49616858237547895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "OpNum", "+", "<NUM_LIT>", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "BaseMO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "OffsetMO", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "assert", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "OffsetMO", ".", "isImm", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "BPFAsmPrinter11", "Func": "PrintAsmMemoryOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13580, "Length": 89, "Cover_Rate": 0.559748427672956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "unspec", "=", "(", "e", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "unsigned_p", "?", "m_unspec_for_uint", ":", "m_unspec_for_sint", ")", ";", "machine_mode", "pred_mode", "=", "e", ".", "vector_mode"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "aarch64-sve-builtins-functions", "Func": "expand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13581, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "Instruction", "::", "IntToPtr", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "uint64_t", "TmpOffset", "=", "Addr", ".", "getOffset", "(", ")", ";", "if", "(", "!", "cast", "<", "GEPOperator", ">", "(", "U", ")", "->", "isInBounds", "(", ")", ")", "goto", "unsupported_gep", ";", "for", "(", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ",", "E", "=", "gep_type_end", "(", "U", ")", ";", "GTI", "!=", "E", ";", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "GTI", ".", "getOperand", "(", ")", ";", "if", "(", "StructType", "*", "STy", "=", "GTI", ".", "getStructTypeOrNull", "(", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "S", "==", "<NUM_LIT>", "&&", "Addr", ".", "isRegBase", "(", ")", "&&", "Addr", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "Addr", ".", "setReg", "(", "getRegForValue", "(", "Op", ")", ")", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "if", "(", "int64_t", "(", "TmpOffset", ")", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset"], "ground_truth": ["(", "TmpOffset", ")", ";"], "File": "WebAssemblyFastISel24", "Func": "computeAddress", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13582, "Length": 387, "Cover_Rate": 0.3924949290060852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AArch64Disassembler", "Func": "DecodeVecShiftR64Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13583, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "}", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "(", "DestRC", "==", "<STR_LIT>", ")", "||", "(", "DestRC", "==", "<STR_LIT>", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13584, "Length": 122, "Cover_Rate": 0.4357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperandEA", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "MipsInstPrinter (2)", "Func": "printMemOperandEA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13585, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "MFI", "->", "hasVarSizedObjects", "("], "ground_truth": [")", ")", "return", "true", ";"], "File": "LanaiRegisterInfo", "Func": "hasBasePointer", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13586, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_xor", "(", "(", "vec_uchar16", ")", "(", "a", ")", ","], "ground_truth": ["(", "vec_uchar16", ")", "(", "b", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_xor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13587, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")"], "ground_truth": [".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "UPTInstrInfo", "Func": "storeRegToStackSlot", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13588, "Length": 73, "Cover_Rate": 0.9605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Attributes", "&", "<ISA_LIT>FMA3KZeroMasked", ")", "!="], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86InstrFMA3Info", "Func": "isKZeroMasked", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13589, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "b", "&", "<NUM_LIT>", ")", "a", ">>=", "<NUM_LIT>", ";", "for", "(", "i", "=", "(", "b", "&", "<NUM_LIT>", ")", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "a", ">>=", "<NUM_LIT>", ";", "return"], "ground_truth": ["a", ";"], "File": "stormy16-lib2", "Func": "__ashrsi3", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13590, "Length": 34, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "EVT", "::", "getVectorVT", "(", "Context", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "}", "return", "<STR_LIT>", "::"], "ground_truth": ["i1", ";"], "File": "TPCISelLowering", "Func": "getSetCCResultType", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13591, "Length": 50, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "MachineFunction", "&", "MF", "=", "*", "SU", "->", "getInstr", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "QII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Packet", "[", "i", "]", "->", "Succs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "QII", ".", "mayBeCurLoad", "(", "Packet", "[", "i", "]", "->", "getInstr", "(", ")", ")", ")", "continue", ";", "for", "(", "SUnit", "::", "const_succ_iterator", "I", "=", "Packet", "[", "i", "]", "->", "Succs", ".", "begin", "(", ")", ",", "E", "=", "Packet", "[", "i", "]", "->", "Succs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isCtrl", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getSUnit", "(", ")", "==", "SU", ")", "return", "false", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "HexagonMachineScheduler1", "Func": "isResourceAvailable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13592, "Length": 200, "Cover_Rate": 0.7722007722007722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getScratchWaveOffsetReg", "(", ")"], "ground_truth": ["const", "{"], "File": "SIMachineFunctionInfo (2)", "Func": "getScratchWaveOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13593, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumOperands", "!=", "<NUM_LIT>", "||", "(", "Ty", "!=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "||", "(", "Ty", "!=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "auto", "Mapping", "=", "getValueMapping", "(", "getPartialMappingIdx", "(", "Ty", ",", "isFP", ")", ",", "<NUM_LIT>", ")", ";", "return", "InstructionMapping", "{", "DefaultMappingID", ",", "<NUM_LIT>", ",", "Mapping", ","], "ground_truth": ["NumOperands", "}", ";"], "File": "X86RegisterBankInfo13", "Func": "getSameOperandsMapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13594, "Length": 78, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLS64", "("], "ground_truth": [")", "const", "{"], "File": "AArch64Subtarget (2)1", "Func": "hasLS64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13595, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_getexpph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "("], "ground_truth": ["__v8hf", ")", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_getexp_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13596, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "<NUM_LIT>", ";", "CurRegEnc", ">=", "<NUM_LIT>", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurRegEnc", ">", "TRI", "->", "getEncodingValue", "(", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i"], "ground_truth": [")", "MI", "->", "RemoveOperand", "(", "i", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13597, "Length": 337, "Cover_Rate": 0.5790378006872853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "bpf_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "bpf", "Func": "bpf_rtx_costs", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13598, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI"], "ground_truth": [";"], "File": "TeeRISCInstrInfo", "Func": "getRegisterInfo", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13599, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "VERegisterInfo", "Func": "isConstantPhysReg", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13600, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InputVT", "=", "DAG", ".", "getValueType", "(", "SrcVT", ")", ";", "if", "(", "SrcVT", ".", "isFloatingPoint", "(", ")", ")", "InputVT", "=", "DAG", ".", "getValueType", "(", "HwSrcVt", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "SrcNew", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "SrcNew", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HwSrcVt", ",", "Src", ")", ";", "else", "SrcNew", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HwSrcVt", ",", "Src", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SrcNew", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Offset", ",", "InputVT", "}", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ","], "ground_truth": ["VTs", ",", "Ops", ")", ";"], "File": "AArch64ISelLowering165", "Func": "performST1ScatterCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13601, "Length": 126, "Cover_Rate": 0.33157894736842103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR128RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "FPR128DecoderTable"], "ground_truth": ["[", "RegNo", "]", ";"], "File": "ARM64Disassembler", "Func": "DecodeFPR128RegisterClass", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13602, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getRelaxedOpcodeArith", "(", "const", "MCInst", "&", "Inst", ")", "{", "unsigned", "Op", "=", "Inst", ".", "getOpcode", "(", ")"], "ground_truth": [";"], "File": "X86AsmBackend (2)1", "Func": "getRelaxedOpcodeArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13603, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<"], "ground_truth": ["<STR_LIT>", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter31", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13604, "Length": 97, "Cover_Rate": 0.470873786407767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "SU", "->", "dump"], "ground_truth": ["(", "DAG", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "if", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13605, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_cvttsd_u64", "(", "__m128d", "__A", ")", "{", "return", "(", "unsigned", "long", "long", ")", "__builtin_ia32_vcvttsd2usi64", "(", "(", "__v2df"], "ground_truth": [")", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvttsd_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13606, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "||", "!", "VT", ".", "isVector", "(", ")", "||", "N0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "SVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "N00VT", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "MatchingVecType", "=", "N00VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "if", "(", "Size", "!=", "MatchingVecType", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CC", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineExtSetcc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13607, "Length": 193, "Cover_Rate": 0.6748251748251748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "="], "ground_truth": ["{", "<NUM_LIT>", "}", ";"], "File": "SparcRegisterInfo16", "Func": "getCalleeSavedRegs", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13608, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "auto", "&", "TM", "=", "TPC", "->", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";", "ST", "=", "TM", ".", "getSubtargetImpl", "(", "F", ")", ";", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "&", "I", ")", ";", "if", "(", "!", "BO", ")", "continue", ";", "if", "(", "!", "isVectorReductionOp", "(", "*", "BO", ")", ")", "continue", ";", "if", "(", "BO", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", ")", "{", "if", "(", "tryMAddPattern", "(", "BO", ")", ")", "{", "MadeChange", "=", "true", ";", "continue", ";", "}", "if", "(", "trySADPattern", "(", "BO", ")", ")", "{", "MadeChange", "="], "ground_truth": ["true", ";"], "File": "X86PartialReduction1", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13609, "Length": 148, "Cover_Rate": 0.8314606741573034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "SerializedPrefetchPrefix", "=", "<STR_LIT>", ";", "const", "ErrorOr", "<", "PrefetchHints", ">", "T", "=", "getPrefetchHints", "(", "TopSamples", ",", "MI", ")", ";", "if", "(", "!", "T", ")", "return", "false", ";", "int16_t", "max_index", "=", "-", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "S_V", ":", "*", "T", ")", "{", "StringRef", "Name", "=", "S_V", ".", "getKey", "(", ")", ";", "if", "(", "Name", ".", "consume_front", "(", "SerializedPrefetchPrefix", ")", ")", "{", "int64_t", "D", "=", "static_cast", "<", "int64_t", ">", "(", "S_V", ".", "second", ")", ";", "unsigned", "IID", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "HintType", ":", "HintTypes", ")", "{", "if", "(", "Name", ".", "startswith", "(", "HintType", ".", "first", ")", ")", "{", "Name", "=", "Name", ".", "drop_front", "(", "HintType", ".", "first", ".", "size", "(", ")", ")", ";", "IID", "=", "HintType", ".", "second", ";", "break", ";", "}", "}", "if", "(", "IID", "==", "<NUM_LIT>", ")", "return", "false", ";", "uint8_t", "index", "=", "<NUM_LIT>", ";", "Name", ".", "consumeInteger", "(", "<NUM_LIT>", ",", "index", ")", ";", "if", "(", "index", ">=", "Prefetches", ".", "size", "(", ")", ")", "Prefetches", ".", "resize", "(", "index", "+", "<NUM_LIT>", ")", ";", "Prefetches", "[", "index", "]", "=", "{", "IID", ",", "D", "}", ";", "max_index", "=", "std", "::", "max", "(", "max_index", ",", "static_cast", "<", "int16_t", ">", "(", "index", ")", ")", ";", "}", "}", "assert", "(", "max_index", "+", "<NUM_LIT>", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "static_cast", "<", "size_t", ">", "(", "max_index", "+", "<NUM_LIT>", ")", "==", "Prefetches", ".", "size", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "X86InsertPrefetch (2)", "Func": "findPrefetchInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13610, "Length": 236, "Cover_Rate": 0.7217125382262997, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FormMemoryClauses", "::", "collectRegUses", "(", "const", "MachineInstr", "&", "MI", ",", "RegUse", "&", "Defs", ",", "RegUse", "&", "Uses", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "LaneBitmask", "Mask", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ":", "LaneBitmask", "::", "getAll", "(", ")", ";", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Defs", ":", "Uses", ";", "auto", "Loc", "=", "Map", ".", "find", "(", "Reg", ")", ";", "unsigned", "State", "=", "getMopState", "(", "MO", ")", ";", "if", "(", "Loc", "==", "Map", ".", "end", "(", ")", ")", "{", "Map", "[", "Reg", "]", "=", "std", "::", "make_pair", "(", "State", ",", "Mask", ")", ";", "}", "else", "{", "Loc", "->", "second", ".", "first"], "ground_truth": ["|=", "State", ";"], "File": "SIFormMemoryClauses1", "Func": "collectRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13611, "Length": 156, "Cover_Rate": 0.9341317365269461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrumentFunctions", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "ShouldInstrument", "(", "F", ")", ")", "{", "BuildEntryBlock", "(", "F"], "ground_truth": [")", ";"], "File": "SNESInstrumentFunctions", "Func": "runOnFunction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13612, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB"], "ground_truth": ["(", ")", ";"], "File": "TGSICFGStructurizer", "Func": "getTrueBranch", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13613, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_Darwin_<ISA_LIT>_AAPCS_SwiftError_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "SwiftTail", ")"], "ground_truth": ["return", "CSR_Darwin_<ISA_LIT>_AAPCS_SwiftTail_RegMask", ";"], "File": "AArch64RegisterInfo25", "Func": "getDarwinCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13614, "Length": 63, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitADD", "(", "const", "SDNode", "*", "N", ")", "{", "return", "IREmitter", "::", "visitADD", "(", "N"], "ground_truth": [")", ";"], "File": "X86IREmitter", "Func": "visitADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13615, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "offset_to_frame", ";", "int", "align_mask", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "need_to_save_reg", "(", "regno", ")", ")", "reg_save_size", "+=", "UNITS_PER_WORD", ";", "offset_to_frame", "=", "crtl", "->", "args", ".", "pretend_args_size", "+", "reg_save_size", ";", "align_mask", "=", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", "-", "<NUM_LIT>", ";", "reg_save_size", "+=", "(", "-", "offset_to_frame", ")", "&", "align_mask", ";", "return", "reg_save_size"], "ground_truth": [";"], "File": "tilegx", "Func": "tilegx_saved_regs_size", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13616, "Length": 62, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getT1Rd", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<"], "ground_truth": ["<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Rd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13617, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNum", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "return", "getReg", "(", "<STR_LIT>", ",", "RegNum", ")"], "ground_truth": ["+", "is<ISA_LIT>64", "(", ")", ";"], "File": "MipsAsmParser18", "Func": "matchRegisterByNumber", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13618, "Length": 22, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "<STR_LIT>", ")", "-", "ErrorMargin", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "<STR_LIT>", ")", "-", "ErrorMargin", ";", "if", "(", "TargetOccupancy", ")", "{", "SGPRCriticalLimit", "=", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ";", "VGPRCriticalLimit", "=", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ";", "}", "else", "{", "SGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "VGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "}", "SGPRCriticalLimit", "-="], "ground_truth": ["ErrorMargin", ";"], "File": "GCNSchedStrategy16", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13619, "Length": 95, "Cover_Rate": 0.5828220858895705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>SETargetLowering", "(", "TM", ",", "STI"], "ground_truth": [")", ";"], "File": "Cpu0SEISelLowering", "Func": "createCpu0SETargetLowering", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13620, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "{", "unsigned", "ScalarCost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "Cost", "=", "(", "VF", "*", "ScalarCost", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "NumVectors", ";", "default", ":", "break", ";", "}", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "{", "unsigned", "Cost", "=", "(", "VF", "*", "LIBCALL_COST", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "ScalarBits", "==", "<NUM_LIT>", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "}", "else", "{", "if", "(", "Opcode", "==", "Instruction", "::", "FAdd", "||", "Opcode", "==", "Instruction", "::", "FSub", "||", "Opcode", "==", "Instruction", "::", "FMul", "||", "Opcode", "==", "Instruction", "::", "FDiv", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "return", "LIBCALL_COST", ";", "if", "(", "Opcode", "==", "Instruction", "::", "LShr", "||", "Opcode", "==", "Instruction", "::", "AShr", ")", "return", "(", "ScalarBits", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Or", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "SystemZTargetTransformInfo10", "Func": "getArithmeticInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13621, "Length": 190, "Cover_Rate": 0.3109656301145663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "promoteConstantOffsetToImm", "(", "MI", ",", "Visited", ",", "AnchorList", ")", ")", "Modified", "=", "true", ";", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "++", "BlockI", ";", "break", ";", "}", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "MI", ".", "getOpcode", "(", ")", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "continue", ";", "CombineInfo", "CI", ";", "CI", ".", "setMI", "(", "MI", ",", "*", "TII", ",", "*", "STM", ")", ";", "CI", ".", "Order", "=", "Order", "++", ";", "if", "(", "!", "CI", ".", "hasMergeableAddress", "("], "ground_truth": ["*", "MRI", ")", ")", "continue", ";"], "File": "SILoadStoreOptimizer12", "Func": "collectMergeableInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13622, "Length": 101, "Cover_Rate": 0.3126934984520124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_haddpd", "(", "(", "__v2df", ")", "__X", ",", "(", "__v2df"], "ground_truth": [")", "__Y", ")", ";"], "File": "pmmintrin", "Func": "_mm_hadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13623, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "override", "{"], "File": "HexagonFrameLowering10", "Func": "canSimplifyCallFramePseudos", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13624, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_vfmaddph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ","], "ground_truth": ["(", "__v16hf", ")", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_fmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13625, "Length": 28, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_maskloadq256", "(", "(", "const", "__v4di", "*", ")", "__X", ","], "ground_truth": ["(", "__v4di", ")", "__M", ")", ";"], "File": "avx2intrin", "Func": "_mm256_maskload_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13626, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineRegisterInfo", "::", "use_instr_nodbg_iterator", "I", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "CmpMask", "=", "<NUM_LIT>", ",", "CmpValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "TII", "->", "analyzeCompare", "(", "*", "MI", ",", "CmpReg1", ",", "CmpReg2", ",", "CmpMask", ",", "CmpValue", ")", ")", "continue", ";", "MachineBasicBlock", "*", "TBB", "=", "<NUM_LIT>", ",", "*", "FBB", "=", "<NUM_LIT>", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "MI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ")", "continue", ";", "Comparison", "::", "Kind", "Cmp", "=", "getComparisonKind", "(", "MI", "->", "getOpcode", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Cmp", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "TII", "->", "predOpcodeHasNot", "(", "Cond", ")", "^", "(", "TBB", "!=", "MBB", ")", ")", "Cmp", "=", "Comparison", "::", "getNegatedComparison", "(", "Cmp", ")", ";", "if", "(", "CmpReg2", "!=", "<NUM_LIT>", "&&", "CmpReg2", "==", "Reg", ")", "Cmp", "=", "Comparison", "::", "getSwappedComparison", "(", "Cmp", ")", ";", "if", "(", "Comparison", "::", "isSigned", "(", "Cmp", ")", ")", "return", "false", ";", "if", "(", "(", "Cmp", "&", "Comparison", "::", "G", ")", "||", "Cmp", "==", "Comparison", "::", "NE", ")", "return", "false", ";", "}", "if", "(", "!", "Def", "->", "isCopy", "(", ")", "&&", "!", "Def", "->", "isPHI", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "HexagonHardwareLoops26", "Func": "loopCountMayWrapOrUnderFlow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13627, "Length": 245, "Cover_Rate": 0.5697674418604651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlasq_m_n_sv4si", "(", "__a", ",", "__b", ","], "ground_truth": ["__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlasq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13628, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NonKernelOnly", "=", "true", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NonKernelOnly", "=", "true", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13629, "Length": 68, "Cover_Rate": 0.43312101910828027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CleanupVSETVLI", "("], "ground_truth": [")", ";"], "File": "RISCVCleanupVSETVLI", "Func": "createRISCVCleanupVSETVLIPass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13630, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_NEON", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode1", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode1", ")", "||", "VALID_NEON_STRUCT_MODE", "(", "mode1", ")", ")", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode2", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode2", ")", "||", "VALID_NEON_STRUCT_MODE", "(", "mode2", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "arm4", "Func": "arm_modes_tieable_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13631, "Length": 44, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "const_in_range", "(", "rtx", "x", ",", "int", "minv", ",", "int", "maxv", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x"], "ground_truth": [")", ">=", "minv", "&&", "INTVAL", "(", "x", ")", "<=", "maxv", ")", ";"], "File": "mep", "Func": "const_in_range", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13632, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LGKMCnt", "=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "EXPCnt", "=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", "||", "EXPCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "<STR_LIT>", "(", "IV", ",", "VMCnt", "?", "<NUM_LIT>", ":", "getVmcntBitMask", "(", "IV", ")", ",", "EXPCnt", "?", "<NUM_LIT>", ":"], "ground_truth": ["getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "<NUM_LIT>", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13633, "Length": 160, "Cover_Rate": 0.4519774011299435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Token", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok"], "ground_truth": [".", "Length", ")", ";"], "File": "LC2200AsmParser", "Func": "getToken", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13634, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "alignment", "=", "(", "LocVT", "==", "<STR_LIT>", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ";", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "size", ",", "alignment", ")", ";", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "Offset", "<", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "Reg", "=", "<STR_LIT>", "+", "Offset", "/", "<NUM_LIT>", ";", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "Offset", "<", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "Reg", "=", "<STR_LIT>", "+", "Offset", "/", "<NUM_LIT>", ";", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "Offset", "<", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "Reg", "=", "<STR_LIT>", "+", "Offset", "/", "<NUM_LIT>", ";", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "Offset", "<", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "Reg", "=", "<STR_LIT>", "+", "Offset", "/", "<NUM_LIT>", ";", "if", "(", "Reg", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "Offset"], "ground_truth": ["+=", "<NUM_LIT>", ";"], "File": "SparcISelLowering12", "Func": "CC_Sparc64_Full", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13635, "Length": 158, "Cover_Rate": 0.5703971119133574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Name", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "Name", ".", "equals_insensitive", "(", "<STR_LIT>", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMatrixRegister", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MatrixKind", "::", "Array", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "false", ",", "false", ")", ")", "return", "MatchOperand_NoMatch", ";", "}", "return", "MatchOperand_Success", ";", "}", "unsigned", "Reg", "=", "matchRegisterNameAlias", "(", "Name", ",", "RegKind", "::", "Matrix", ")", ";", "if", "(", "!", "Reg", ")", "return", "MatchOperand_NoMatch", ";", "size_t", "DotPosition", "=", "Name", ".", "find", "(", "'.'", ")", ";", "assert", "(", "DotPosition", "!=", "StringRef", "::", "npos", "&&", "<STR_LIT>", ")", ";", "StringRef", "Head", "=", "Name", ".", "take_front", "(", "DotPosition", ")", ";", "StringRef", "Tail", "=", "Name", ".", "drop_front", "(", "DotPosition", ")", ";", "StringRef", "RowOrColumn", "=", "Head", ".", "take_back", "(", ")", ";", "MatrixKind", "Kind", "=", "StringSwitch", "<", "MatrixKind", ">", "(", "RowOrColumn", ")", ".", "Case", "(", "<STR_LIT>", ",", "MatrixKind", "::", "Row", ")", ".", "Case", "(", "<STR_LIT>", ",", "MatrixKind", "::", "Col", ")", ".", "Default", "(", "MatrixKind", "::", "Tile", ")", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Tail", ",", "RegKind", "::", "Matrix", ")", ";", "if", "(", "!", "KindRes", ")", "{", "TokError", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "AArch64AsmParser58", "Func": "tryParseMatrixRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13636, "Length": 217, "Cover_Rate": 0.6555891238670695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsra_n_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b"], "ground_truth": [",", "const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon2_vrsra_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13637, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "<ISA_LIT>InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "<NUM_LIT>", ",", "PtrVT", ",", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "Align", "Alignment", "=", "DataLayout", "."], "ground_truth": ["getABITypeAlign", "(", "PtrTy", ")", ";"], "File": "SIISelLowering47", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13638, "Length": 128, "Cover_Rate": 0.3798219584569733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "AVT", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "AVT", "=", "<STR_LIT>", ";", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "CountVal", "=", "SizeVal", "/", "UBytes", ";", "SDValue", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "CountVal", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "AVT", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "SDValue", "RepMovs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Results", ";", "Results", ".", "push_back", "(", "RepMovs", ")", ";", "if", "(", "BytesLeft"], "ground_truth": [")", "{"], "File": "X86ISelLowering94", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13639, "Length": 264, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fsll16", "(", "__v4hi", "__A", ",", "__v4hi", "__B", ")", "{", "return", "__builtin_vis_fsll16", "(", "__A", ",", "__B"], "ground_truth": [")", ";"], "File": "visintrin", "Func": "__vis_fsll16", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13640, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "Flags", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "X86ISelLowering (2)5", "Func": "combineBrCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13641, "Length": 40, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "needsRelocateWithSymbol", "(", "const", "MCSymbol", "&", "Sym", ",", "unsigned"], "ground_truth": ["Type", ")", "const", "override", "{"], "File": "RISCVELFObjectWriter (2)", "Func": "needsRelocateWithSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13642, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&"], "ground_truth": ["AU", ")", "const", "{"], "File": "SystemZAsmPrinter21", "Func": "getAnalysisUsage", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13643, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrhq_gather_shifted_offset_sv4si", "(", "(", "__builtin_neon_hi", "*"], "ground_truth": [")", "__base", ",", "__offset", ")", ";"], "File": "arm", "Func": "mve___arm_vldrhq_gather_shifted_offset_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13644, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", ",", "op1", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "output_addr_const", "(", "stream", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "REG", ":", "if", "(", "TARGET_REDUCED_REGS", "&&", "REGNO", "(", "x", ")", "==", "STATIC_CHAIN_REGNUM", ")", "sorry", "(", "<STR_LIT>", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "op0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_REDUCED_REGS", "&&", "REG_P", "(", "op0", ")", "&&", "REGNO", "(", "op0", ")", "==", "STATIC_CHAIN_REGNUM", ")", "sorry", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_REDUCED_REGS", "&&", "REG_P", "(", "op1", ")", "&&", "REGNO", "(", "op1", ")", "==", "STATIC_CHAIN_REGNUM", ")", "sorry", "(", "<STR_LIT>", ")", ";", "if", "(", "REG_P", "(", "op0", ")", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op0", ")", "]", ",", "(", "int", ")", "INTVAL", "(", "op1", ")", ")", ";", "}", "else", "if", "(", "REG_P", "(", "op0", ")", "&&", "REG_P", "(", "op1", ")", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op0", ")", "]", ",", "reg_names", "[", "REGNO", "(", "op1", ")", "]", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MULT", "&&", "REG_P", "(", "op1", ")", ")", "{", "int", "sv", ";", "if", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "sv", "=", "<NUM_LIT>", ";", "else", "if", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "sv", "=", "<NUM_LIT>", ";", "else", "if", "(", "INTVAL", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", "sv", "=", "<NUM_LIT>", ";"], "File": "nds322", "Func": "nds32_print_operand_address", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13645, "Length": 291, "Cover_Rate": 0.4817880794701987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "<ISA_LIT>Pred", "=", "<STR_LIT>", "(", "<ISA_LIT>Pred", ")", ";", "}", "unsigned", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">"], "ground_truth": ["(", "BI", "->", "getCondition", "(", ")", ")", ")", "{"], "File": "PPCFastISel42", "Func": "SelectBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13646, "Length": 145, "Cover_Rate": 0.45741324921135645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCygMing", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "}", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this"], "ground_truth": ["->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";"], "File": "X86TargetMachine85", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13647, "Length": 134, "Cover_Rate": 0.5447154471544715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getSIMDShift16OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64MCCodeEmitter1", "Func": "getSIMDShift16OpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13648, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>Features", "[", "<STR_LIT>", "]", "||", "<ISA_LIT>Features", "[", "<STR_LIT>", "]", ")", "{", "return", "SPUInstrLayout", ";", "}", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TPCInstrLayout", "Func": "getSPUInstrLayout", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13649, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*"], "ground_truth": [")", "{"], "File": "visium", "Func": "execute", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13650, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{", "bool", "LookupHelper", "=", "true", ";", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "S", "->", "getSymbol", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "HardFloatLibCalls", ")", ",", "std", "::", "end", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";", "else", "{", "const", "char", "*", "Symbol", "=", "S", "->", "getSymbol", "(", ")", ";", "<ISA_LIT>16IntrinsicHelperType", "IntrinsicFind", "=", "{", "Symbol", ",", "<STR_LIT>", "}", ";", "const", "<STR_LIT>", "*", "Signature", "=", "<STR_LIT>", "(", "Symbol", ")", ";", "if", "(", "!", "IsPICCall", "&&", "(", "Signature", "&&", "(", "FuncInfo", "->", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "FuncInfo", "->", "StubsNeeded", ".", "end", "(", ")", ")", ")", ")", "{", "FuncInfo", "->", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";", "if", "(", "<NUM_LIT>", "||", "(", "Signature", "->", "RetSig", "!=", "<STR_LIT>", ")", ")", "FuncInfo", "->", "setSaveS2", "(", ")", ";", "}", "const", "<ISA_LIT>16IntrinsicHelperType", "*", "Helper", "=", "llvm", "::", "lower_bound", "(", "<ISA_LIT>16IntrinsicHelper", ",", "IntrinsicFind", ")", ";", "if", "(", "Helper", "!=", "std", "::", "end", "(", "<ISA_LIT>16IntrinsicHelper", ")", "&&", "*", "Helper", "==", "IntrinsicFind", ")", "{", "<ISA_LIT>16HelperFunction", "=", "Helper", "->", "Helper", ";", "Need<ISA_LIT>16Helper", "=", "true", ";", "LookupHelper", "=", "false", ";", "}", "}", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ".", "data", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "HardFloatLibCalls", ")", ","], "ground_truth": ["std", "::", "end", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";"], "File": "Mips16ISelLowering24", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13651, "Length": 278, "Cover_Rate": 0.5009009009009009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsllhi", "(", "("], "ground_truth": ["__v4hi", ")", "__m", ",", "__count", ")", ";"], "File": "mmintrin", "Func": "_mm_slli_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13652, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "bytes", "+", "<NUM_LIT>", ")", "&"], "ground_truth": ["~", "<NUM_LIT>", ";"], "File": "stormy16", "Func": "xstormy16_push_rounding", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13653, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "parseSymbolicImmVal", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "if", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_INVALID", ")", "{", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Expr", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_PAGE", ",", "getContext", "(", ")", ")", ";", "}", "else", "if", "(", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_GOTPAGE", "||", "DarwinRefKind", "==", "MCSymbolRefExpr"], "ground_truth": ["::", "VK_TLVPPAGE", ")", "&&", "Addend", "!=", "<NUM_LIT>", ")", "{"], "File": "AArch64AsmParser103", "Func": "tryParseAdrpLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13654, "Length": 115, "Cover_Rate": 0.44573643410852715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FuncId", "=", "static_cast", "<", "EFuncId", ">", "(", "manglingRulesMap", ".", "lookup", "(", "FullName"], "ground_truth": [")", ")", ";"], "File": "AMDGPULibFunc1", "Func": "parseUnmangledName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13655, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "while", "(", "field", "!=", "NULL", "&&", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", "||", "DECL_FIELD_ABI_IGNORED", "(", "field", ")", ")", ")", "field", "=", "DECL_CHAIN", "(", "field", ")", ";", "if", "(", "!", "field", ")", "break", ";", "if", "(", "DECL_PACKED", "(", "field", ")", ")", "return", "align", ";", "type", "=", "TREE_TYPE", "(", "field", ")", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "}", "while", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "type", "!=", "error_mark_node", ")", "align", "=", "MAX", "(", "align", ",", "TYPE_ALIGN", "(", "type", ")", ")", ";", "return", "align"], "ground_truth": [";"], "File": "rs6000", "Func": "darwin_rs6000_special_round_type_align", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13656, "Length": 113, "Cover_Rate": 0.7483443708609272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeIntRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "uint16_t", "IntRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "HexagonDisassembler26", "Func": "DecodeIntRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13657, "Length": 93, "Cover_Rate": 0.5314285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8_t", ")"], "ground_truth": ["__builtin_aarch64_sqmovunhi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vqmovunh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13658, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "aarch64_output_sve_scalar_inc_dec", "(", "rtx", "offset", ")", "{", "poly_int64", "offset_value", "=", "rtx_to_poly_int64", "(", "offset", ")", ";", "gcc_assert", "(", "offset_value", ".", "coeffs", "[", "<NUM_LIT>", "]", "==", "offset_value", ".", "coeffs", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "offset_value", ".", "coeffs", "[", "<NUM_LIT>", "]", ">", "<NUM_LIT>", ")", "return", "aarch64_output_sve_cnt_immediate", "(", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["AARCH64_SV_ALL", ",", "offset_value", ".", "coeffs", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "aarch64", "Func": "aarch64_output_sve_scalar_inc_dec", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13659, "Length": 63, "Cover_Rate": 0.7411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateLower16", "(", "Expr", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "Ctx", ")", ";", "break", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PLT", ",", "Ctx", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "CreateExpr", "("], "ground_truth": ["Expr", ")", ";"], "File": "ARMMCInstLower31", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13660, "Length": 146, "Cover_Rate": 0.6547085201793722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "&", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI"], "ground_truth": [")", "UsedRegs", "[", "*", "AI", "/", "<NUM_LIT>", "]", "|=", "<NUM_LIT>", "<<", "(", "*", "AI", "&", "<NUM_LIT>", ")", ";"], "File": "HexagonCallingConvLower5", "Func": "MarkAllocated", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13661, "Length": 39, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "if", "(", "CC", "!=", "<STR_LIT>", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "if", "(", "!", "Op0", ".", "getOperand", "(", "I", ")", ".", "isUndef", "(", ")", "&&", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "I", ")", ")", "&&", "Op0", ".", "getConstantOperandVal", "(", "I", ")", "==", "I", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Op1S", "=", "DCI", ".", "DAG", ".", "getSplatValue", "(", "Op1", ")", ";", "if", "(", "!", "Op1S", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "ARMISelLowering12", "Func": "PerformVSetCCToVCTPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13662, "Length": 216, "Cover_Rate": 0.6016713091922006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MBBI", "!=", "Entry", "->", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "bool", "RemovedAllMTVRSAVEs", "=", "true", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "empty", "(", ")", "&&", "I", "->", "back", "(", ")", ".", "isReturn", "(", ")", ")", "{", "bool", "FoundIt", "=", "false", ";", "for", "(", "MBBI", "=", "I", "->", "end", "(", ")", ";", "MBBI", "!=", "I", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBBI", "->", "eraseFromParent", "(", ")", ";", "FoundIt", "=", "true", ";", "break", ";", "}", "}", "RemovedAllMTVRSAVEs", "&="], "ground_truth": ["FoundIt", ";"], "File": "PPCFrameLowering", "Func": "RemoveVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13663, "Length": 136, "Cover_Rate": 0.5787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", ")", "continue", ";", "const", "TargetSubtargetInfo", "*", "ST", "=", "TM", ".", "getSubtargetImpl", "(", "*", "F", ")", ";", "<ISA_LIT>PerfHint", "Analyzer", "(", "FIM", ",", "ST"], "ground_truth": ["->", "getTargetLowering", "(", ")", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13664, "Length": 38, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "arg_words", "+=", "(", "(", "int_size_in_bytes", "(", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "break", ";", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_TImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words"], "ground_truth": ["++", ";"], "File": "microblaze5", "Func": "microblaze_function_arg_advance", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13665, "Length": 144, "Cover_Rate": 0.5877551020408164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>"], "ground_truth": [";", "break", ";"], "File": "X86ATTInstPrinter18", "Func": "printSSECC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13666, "Length": 108, "Cover_Rate": 0.3282674772036474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "!", "selectMUBUFAddr64Impl", "(", "Root", ",", "VAddr", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "addZeroImm", ",", "addZeroImm"], "ground_truth": [",", "addZeroImm", "}", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13667, "Length": 120, "Cover_Rate": 0.8391608391608392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_extractf32x4_mask", "(", "(", "__v16sf", ")", "__A", ",", "__imm", ",", "(", "__v4sf"], "ground_truth": [")", "_mm_undefined_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_extractf32x4_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13668, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVariadicFPRIdx", "(", "int", "Idx", ")", "{", "VariadicFPRIdx", "="], "ground_truth": ["Idx", ";"], "File": "AArch64MachineFunctionInfo6", "Func": "setVariadicFPRIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13669, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "MO", ".", "getImm", "(", ")"], "ground_truth": ["+", "<NUM_LIT>", ";"], "File": "RISCVInstPrinter12", "Func": "printSImm5Plus1", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13670, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValTy", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "HasGotOfst", "=", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", ";", "unsigned", "GotFlag", "=", "Has<ISA_LIT>64", "?", "(", "HasGotOfst", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasGotOfst", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "ValTy", ",", "<NUM_LIT>", ",", "GotFlag", ")", ";", "GA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValTy", ",", "GetGlobalReg", "(", "DAG", ",", "ValTy", ")", ",", "GA", ")", ";", "SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "ValTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "HasGotOfst", ")", "return", "ResNode", ";", "SDValue", "GALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "ValTy", ",", "<NUM_LIT>", ",", "Has<ISA_LIT>64", "?"], "ground_truth": ["<STR_LIT>", ":"], "File": "MipsISelLowering21", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13671, "Length": 157, "Cover_Rate": 0.31717171717171716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is<ISA_LIT>Register", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "return", "UNSUPPORTED", ";", "return", "get<ISA_LIT>RegisterFromNumbering", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "MBlazeDisassembler", "Func": "getRD", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13672, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_32BIT", "?", "SImode", ":"], "ground_truth": ["DImode", ";"], "File": "rs60004", "Func": "rs6000_abi_word_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13673, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminnm_f32", "(", "float32x2_t", "__a"], "ground_truth": [",", "float32x2_t", "__b", ")", "{"], "File": "arm", "Func": "neon4_vminnm_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13674, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "ExecModified", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Dst", ")", ";", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "SILowerControlFlow3", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13675, "Length": 189, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "}", "return"], "ground_truth": ["weight", ";"], "File": "OR1KISelLowering", "Func": "getSingleConstraintMatchWeight", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13676, "Length": 38, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_kandsi", "(", "(", "__mmask32", ")", "__A", ",", "("], "ground_truth": ["__mmask32", ")", "__B", ")", ";"], "File": "avx512bwintrin", "Func": "_kand_mask32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13677, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "assert", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ","], "ground_truth": ["Expr", ",", "FK_PCRel_4", ")", ")", ";"], "File": "BPFMCCodeEmitter (2)1", "Func": "getMachineOpValue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13678, "Length": 129, "Cover_Rate": 0.712707182320442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "Chains", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVEEXTToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13679, "Length": 258, "Cover_Rate": 0.4558303886925795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "&", "Inst", "=", "*", "I", ";", "if", "(", "const", "ReturnInst", "*", "RI", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "I", ")", ")", "{", "Value", "*", "RVal", "=", "RI", "->", "getReturnValue", "(", ")", ";", "if", "(", "!", "RVal", ")", "continue", ";", "Type", "*", "T", "=", "RVal", "->", "getType", "(", ")", ";", "FPReturnVariant", "RV", "=", "whichFPReturnVariant", "(", "T", ")", ";", "if", "(", "RV", "==", "NoFPRet", ")", "continue", ";", "static", "const", "char", "*", "Helper", "[", "NoFPRet", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "char", "*", "Name", "=", "Helper", "[", "RV", "]", ";", "AttributeSet", "A", ";", "Value", "*", "Params", "[", "]", "=", "{", "RVal", "}", ";", "Modified", "=", "true", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "ReadNone", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoInline", ")", ";", "Value", "*", "F", "=", "(", "M", "->", "getOrInsertFunction", "(", "Name", ",", "A", ",", "MyVoid", ",", "T", ",", "NULL", ")", ")", ";", "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", ",", "&", "Inst", ")", ";", "}", "else", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "if", "(", "Subtarget", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "Function", "*", "F_", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "F_", "&&", "!", "isIntrinsicInline", "(", "F_", ")", "&&"], "ground_truth": ["needsFPHelperFromSig", "(", "*", "F_", ")", ")", "{"], "File": "Mips16HardFloat4", "Func": "fixupFPReturnAndCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13680, "Length": 254, "Cover_Rate": 0.6737400530503979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "ShouldShrinkFPConstant", "(", "MVT", "VT", ")", "const", "{", "return", "!", "<ISA_LIT>ScalarSSEf64", "||", "VT", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "X86ISelLowering112", "Func": "ShouldShrinkFPConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13681, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__c", "=", "(", "__v2du", ")", "vec_cmpeq", "(", "__A", ",", "__A", ")", ";", "__d", "=", "(", "__v2du", ")", "vec_cmpeq", "(", "__B", ","], "ground_truth": ["__B", ")", ";"], "File": "emmintrin2", "Func": "_mm_cmpord_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13682, "Length": 24, "Cover_Rate": 0.36923076923076925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSuitableForJumpTable", "(", "const", "SwitchInst", "*", "SI", ",", "uint64_t", "NumCases", ",", "uint64_t", "Range", ")", "const", "override", "{", "return", "false"], "ground_truth": [";"], "File": "JVMISelLowering", "Func": "isSuitableForJumpTable", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13683, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2w512_mask_round", "(", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-"], "ground_truth": ["<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_cvttph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13684, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "BitOffset", "=", "BroadcastIdx", "*", "NumEltBits", ";", "SDValue", "V", "=", "V1", ";", "for", "(", ";", ";", ")", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "{", "int", "OpBitWidth", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ";", "int", "OpIdx", "=", "BitOffset", "/", "OpBitWidth", ";", "V", "=", "V", ".", "getOperand", "(", "OpIdx", ")", ";", "BitOffset", "%=", "OpBitWidth", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "VOuter", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VInner", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "ConstantIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstantIdx", ")", "break", ";", "int", "EltBitWidth", "=", "VOuter", ".", "getScalarValueSizeInBits", "(", ")", ";", "int", "Idx", "=", "(", "int", ")", "ConstantIdx", "->", "getZExtValue", "(", ")", ";", "int", "NumSubElts", "=", "(", "int", ")", "VInner", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "int", "BeginOffset", "=", "Idx", "*", "EltBitWidth", ";", "int", "EndOffset", "=", "BeginOffset", "+", "NumSubElts", "*", "EltBitWidth", ";", "if", "(", "BeginOffset", "<=", "BitOffset", "&&", "BitOffset", "<", "EndOffset", ")", "{", "BitOffset", "-=", "BeginOffset", ";", "V", "=", "VInner", ";", "}", "else", "{", "V", "=", "VOuter", ";", "}", "continue", ";", "}", "}", "break", ";", "}", "assert", "(", "(", "BitOffset", "%", "NumEltBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BroadcastIdx", "=", "BitOffset", "/", "NumEltBits", ";", "bool", "BitCastSrc", "=", "V", ".", "getScalarValueSizeInBits", "(", ")", "!=", "NumEltBits", ";", "if", "(", "BitCastSrc", "&&", "VT", ".", "isInteger", "(", ")", ")", "if", "(", "SDValue", "TruncBroadcast", "=", "lowerShuffleAsTruncBroadcast", "(", "DL", ",", "VT", ",", "V", ",", "BroadcastIdx", ",", "Subtarget", ",", "DAG", ")", ")", "return", "TruncBroadcast", ";", "MVT", "BroadcastVT", "=", "VT", ";", "if", "(", "!", "BitCastSrc", "&&", "(", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V", ".", "hasOneUse", "(", ")", ")", "||", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BroadcastIdx", "==", "<NUM_LIT>", ")", ")", ")", "{", "V", "=", "V", ".", "getOperand", "(", "BroadcastIdx", ")", ";", "if", "(", "!", "BroadcastFromReg", "&&", "!", "isShuffleFoldableLoad", "(", "V", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "V", ".", "getNode", "(", ")", ")", "&&", "cast", "<"], "ground_truth": ["LoadSDNode", ">", "(", "V", ")", "->", "isSimple", "(", ")", ")", "{"], "File": "X86ISelLowering168", "Func": "lowerShuffleAsBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13685, "Length": 374, "Cover_Rate": 0.31721798134011875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", "==", "<NUM_LIT>", "&&", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "NewSubIdx", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", ")", "NewSubIdx", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "NewSubIdx", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", "==", "<NUM_LIT>", "&&", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "NewSubIdx", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", "==", "<NUM_LIT>", "&&", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "NewSubIdx", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", ")", "NewSubIdx", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "SubIndices", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "NewSubIdx", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMBaseRegisterInfo1", "Func": "canCombineSubRegIndices", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13686, "Length": 243, "Cover_Rate": 0.332421340629275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has3D", "(", ")", "const", "{", "return", "Has3D"], "ground_truth": [";"], "File": "MipsSubtarget32", "Func": "has3D", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13687, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "isSimple", "(", ")", "&&", "NElts", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "EVT", "LoadVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "RegVT", "=", "getEquivalentLoadRegType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NElts", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Src", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Align", "=", "Load", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "LoadVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "ABIAlignment", "=", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Align", "<", "ABIAlignment", "&&", "!", "allowsMisalignedMemoryAccesses", "(", "LoadVT", ",", "AS", ",", "Align", ",", "nullptr", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")"], "ground_truth": [",", "LoadVT", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SIISelLowering111", "Func": "performUCharToFloatCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13688, "Length": 223, "Cover_Rate": 0.37353433835845895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SymName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", ";", "auto", "CWS", "=", "cast", "<", "MCSectionWasm", ">", "(", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ")", ";", "if", "(", "!", "CWS", "||", "!", "CWS", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", ";", "auto", "SecName", "=", "<STR_LIT>"], "ground_truth": ["+", "SymName", ";"], "File": "WebAssemblyAsmParser19", "Func": "doBeforeLabelEmit", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13689, "Length": 55, "Cover_Rate": 0.5445544554455446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_VEC_ELT", "(", "*", "(", "sec", "->", "relocs", ")", ","], "ground_truth": ["i", ",", "bpfcr", ")", "output_asm_btfext_core_reloc", "(", "bpfcr", ")", ";"], "File": "coreout", "Func": "output_btfext_core_relocs", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13690, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BasePtrIncConstantSCEV", ")", "IsConstantInc", "=", "true", ";", "if", "(", "!", "IncNode", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "nullptr", ",", "nullptr", ")", ";", "}", "if", "(", "Form", "==", "UpdateForm", "&&", "!", "IsConstantInc", "&&", "!", "EnableUpdateFormForNonConstInc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "nullptr", ",", "nullptr", ")", ";", "}", "const", "SCEV", "*", "BasePtrStartSCEV", "=", "nullptr", ";", "if", "(", "CanPreInc", ")", "{", "assert", "(", "SE", "->", "isLoopInvariant", "(", "BasePtrIncSCEV", ",", "L", ")", "&&", "<STR_LIT>", ")", ";", "BasePtrStartSCEV", "=", "SE", "->", "getMinusSCEV", "(", "BasePtrSCEV", "->", "getStart", "(", ")", ",", "IsConstantInc", "?", "BasePtrIncConstantSCEV", ":", "BasePtrIncSCEV", ")", ";", "}", "else", "BasePtrStartSCEV", "=", "BasePtrSCEV", "->", "getStart", "(", ")", ";", "if", "(", "alreadyPrepared", "(", "L", ",", "BaseMemI", ",", "BasePtrStartSCEV", ",", "BasePtrIncSCEV", ",", "Form", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "nullptr", ",", "nullptr", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BasePtrStartSCEV", "<<", "<STR_LIT>", ")", ";", "BasicBlock", "*", "Header", "=", "L", "->", "getHeader", "(", ")", ";", "unsigned", "HeaderLoopPredCount", "=", "pred_size", "(", "Header", ")", ";", "BasicBlock", "*", "LoopPredecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "PHINode", "*", "NewPHI", "=", "PHINode", "::", "Create", "(", "I8PtrTy", ",", "HeaderLoopPredCount", ",", "getInstrName", "(", "BaseMemI", ",", "PHINodeNameSuffix", ")", ",", "Header", "->", "getFirstNonPHI", "(", ")", ")", ";", "Value", "*", "BasePtrStart", "=", "SCEVE", ".", "expandCodeFor", "(", "BasePtrStartSCEV", ",", "I8PtrTy", ",", "LoopPredecessor", "->", "getTerminator", "(", ")", ")", ";", "for", "(", "auto", "PI", ":", "predecessors", "(", "Header", ")", ")", "{", "if", "(", "PI", "!=", "LoopPredecessor", ")", "continue", ";", "NewPHI", "->", "addIncoming", "(", "BasePtrStart", ",", "LoopPredecessor", ")", ";", "}", "Instruction", "*", "PtrInc", "=", "nullptr", ";", "Instruction", "*", "NewBasePtr", "=", "nullptr", ";", "if", "(", "CanPreInc", ")", "{", "Instruction", "*", "InsPoint", "=", "&", "*", "Header"], "ground_truth": ["->", "getFirstInsertionPt", "(", ")", ";"], "File": "PPCLoopInstrFormPrep14", "Func": "rewriteForBase", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13691, "Length": 303, "Cover_Rate": 0.39920948616600793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemRegOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Val", "=", "<STR_LIT>", "(", "Memory", ".", "isNegative", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Memory", ".", "ShiftImm", ","], "ground_truth": ["Memory", ".", "ShiftType", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13692, "Length": 43, "Cover_Rate": 0.4777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "hasAllNBitUsers", "(", "SDNode", "*", "Node", ",", "unsigned", "Bits", ")", "const", "{", "assert", "(", "(", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Node", ")", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "UI", "=", "Node", "->", "use_begin", "(", ")", ",", "UE", "=", "Node", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "!", "User", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "switch", "(", "User", "->", "getMachineOpcode", "("], "ground_truth": [")", ")", "{"], "File": "RISCVISelDAGToDAG31", "Func": "hasAllNBitUsers", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13693, "Length": 132, "Cover_Rate": 0.32273838630806845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpIdx", "=", "<NUM_LIT>", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "<STR_LIT>", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "if", "(", "SubMode", "!=", "<STR_LIT>", "&&", "SubMode", "!=", "<STR_LIT>", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "char", "Imm8", "=", "insn", "&", "<NUM_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "(", "SubMode", ",", "Imm8", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "<STR_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "?", "true", ":", "false", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP"], "ground_truth": [")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13694, "Length": 211, "Cover_Rate": 0.6187683284457478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm"], "ground_truth": ["::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{"], "File": "MSP430ELFObjectWriter1", "Func": "createMSP430ELFObjectWriter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13695, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpFlags", "=", "Subtarget", "->", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "EVT", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "GV", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ResultReg", ";", "if", "(", "OpFlags", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "OpFlags", ")", ";", "unsigned", "LdrOpc", ";", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", ")", "{", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "LdrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "LdrOpc", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ADRPReg", ")"], "ground_truth": [".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "OpFlags", ")", ";"], "File": "AArch64FastISel10", "Func": "materializeGV", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13696, "Length": 178, "Cover_Rate": 0.419811320754717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction"], "ground_truth": ["&", "MF", ",", "unsigned", "Kind", ")", "const", "{"], "File": "TeeRISCRegisterInfo", "Func": "getPointerRegClass", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13697, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")"], "ground_truth": [".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "Mips16ISelDAGToDAG23", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13698, "Length": 77, "Cover_Rate": 0.30677290836653387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Len", "/=", "EltSize", ";", "Idx", "/=", "EltSize", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Len", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", "+", "Idx", ")", ";", "for", "(", "int", "i", "=", "Len", ";", "i", "!=", "(", "int", ")", "HalfElts", ";", "++", "i", ")", "ShuffleMask"], "ground_truth": [".", "push_back", "(", "SM_SentinelZero", ")", ";"], "File": "X86ShuffleDecode10", "Func": "DecodeEXTRQIMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13699, "Length": 56, "Cover_Rate": 0.32748538011695905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MinGPR", "=", "<STR_LIT>", ";", "unsigned", "MinG8R", "=", "<STR_LIT>", ";", "unsigned", "MinFPR", "=", "<STR_LIT>", ";", "unsigned", "MinVR", "=", "Subtarget", ".", "hasSPE", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "HasGPSaveArea", "=", "false", ";", "bool", "HasG8SaveArea", "=", "false", ";", "bool", "HasFPSaveArea", "=", "false", ";", "bool", "HasVRSaveArea", "=", "false", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "GPRegs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "G8Regs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "FPRegs", ";", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "VRegs", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "assert", "(", "(", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "mustSaveTOC", "(", ")", "||", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "GPRegs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Reg", "<", "MinGPR", ")", "{", "MinGPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "HasG8SaveArea", "=", "true", ";", "G8Regs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Reg", "<", "MinG8R", ")", "{", "MinG8R", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "HasFPSaveArea", "=", "true", ";", "FPRegs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Reg", "<", "MinFPR", ")", "{", "MinFPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "HasVRSaveArea", "=", "true", ";", "VRegs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Reg", "<", "MinVR", ")", "{", "MinVR", "=", "Reg", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "<ISA_LIT>FunctionInfo", "*", "PFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "int64_t", "LowerBound", "=", "<NUM_LIT>", ";", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "PFI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "LowerBound", "="], "ground_truth": ["TCSPDelta", ";"], "File": "PPCFrameLowering16", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13700, "Length": 368, "Cover_Rate": 0.31399317406143346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "return", "cast", "<", "Function", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal"], "ground_truth": ["(", ")", ")", ";"], "File": "AArch64PagerandoOptimizer", "Func": "getCallee", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13701, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal"], "ground_truth": ["(", "OS", ",", "&", "Global", ")", ";"], "File": "AArch64AsmPrinter12", "Func": "EmitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13702, "Length": 113, "Cover_Rate": 0.6174863387978142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "lr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "lr", ","], "ground_truth": ["reg", ")", ";"], "File": "powerpcspe", "Func": "restore_saved_lr", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13703, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "WaitcntBrackets", "::", "determineWait", "(", "InstCounterType", "T", ",", "uint32_t", "ScoreToWait", ",", "<STR_LIT>", "&", "Wait", ")", "const", "{", "const", "uint32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "const", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">", "LB", ")", ")", "{", "if", "(", "(", "T", "==", "VM_CNT", "||", "T", "==", "LGKM_CNT", ")", "&&", "hasPendingFlat", "(", ")", "&&", "!", "ST", "->", "hasFlatLgkmVMemCountInOrder", "(", ")", ")", "{", "addWait", "(", "Wait", ",", "T", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "{", "addWait", "(", "Wait", ",", "T", ",", "<NUM_LIT>", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "SIInsertWaitcnts", "Func": "determineWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13704, "Length": 105, "Cover_Rate": 0.8677685950413223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ABIInfo", "::", "GetPtrAddiuOp"], "ground_truth": ["(", ")", "const", "{"], "File": "MipsABIInfo", "Func": "GetPtrAddiuOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13705, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "ELF"], "ground_truth": ["::", "EM_<ISA_LIT>_64", ";"], "File": "X86GNUInfo", "Func": "machine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13706, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_s64", "(", "int64x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vreinterpretq_u32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13707, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SourceVecs", "[", "i", "]", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "SourceVecs", "[", "i", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "*", "NumElts", "&&", "<STR_LIT>", ")", ";", "if", "(", "MaxElts", "[", "i", "]", "-", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "NumElts", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "}", "else", "if", "(", "MaxElts", "[", "i", "]", "<", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "<NUM_LIT>", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "VEXTOffsets", "[", "i", "]", "=", "MinElts", "[", "i", "]", ";", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "unsigned", "Imm", "=", "VEXTOffsets", "[", "i", "]", "*", "getExtFactor", "(", "VEXTSrc1", ")", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Entry", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Entry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Mask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}", "SDValue", "ExtractVec", "=", "Entry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "ExtractElt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "ExtractVec", "==", "SourceVecs", "[", "<NUM_LIT>", "]", ")", "{", "Mask", ".", "push_back", "(", "ExtractElt", "-", "VEXTOffsets", "[", "<NUM_LIT>", "]", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARM64ISelLowering", "Func": "ReconstructShuffle", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13708, "Length": 385, "Cover_Rate": 0.44202066590126293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetAsmInfo", "*", "<ISA_LIT>TargetMachine", "::", "createTargetAsmInfo", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "isFlavorIntel", "(", ")", ")", "return", "new", "<ISA_LIT>WinTargetAsmInfo", "(", "*", "this", ")", ";", "else", "switch", "(", "Subtarget", "."], "ground_truth": ["TargetType", ")", "{"], "File": "X86TargetMachine40", "Func": "createTargetAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13709, "Length": 34, "Cover_Rate": 0.3300970873786408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", ";", "virtual", "void", "EmitConstantPool", "(", ")", "override", "{", "bool", "UsingConstantPools", "=", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "&&", "Subtarget", "->", "useConstantIslands", "(", ")", ")", ";", "if", "(", "!", "UsingConstantPools", ")", "AsmPrinter", "::", "EmitConstantPool", "(", ")", ";", "}", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", ";", "void", "printSavedRegsBitmask", "(", ")", ";", "void", "emitFrameDirective", "(", ")", ";", "const", "char", "*", "getCurrentABIString", "(", ")", "const", ";", "virtual", "void", "EmitFunctionEntryLabel", "(", ")", ";", "virtual", "void", "EmitFunctionBodyStart", "(", ")", ";", "virtual", "void", "EmitFunctionBodyEnd", "(", ")", ";", "virtual", "bool", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", ";", "bool", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", ";", "bool", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", ";", "void", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printUnsignedImm", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printUnsignedImm8", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperandEA", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printFCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", "=", "<NUM_LIT>", ")", ";", "void", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", ";", "void", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", ";", "void", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ","], "ground_truth": ["raw_ostream", "&", "OS", ")", ";"], "File": "MipsAsmPrinter10", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13710, "Length": 285, "Cover_Rate": 0.5181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "IntEltVT", "=", "SplatVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "BoolVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ";", "EVT", "PredVT", "=", "SplatVT", ".", "changeVectorElementType", "(", "BoolVT", ")", ";", "SDValue", "Splat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplatVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntEltVT", ",", "InElem", ")", ")", ";", "SDValue", "SplatIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplatVT", ",", "DAG", ".", "getZExtOrTrunc", "(", "InIdx", ",", "DL", ",", "IntEltVT", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "IntEltVT", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "IntEltVT", ")", ";", "SDValue", "Seq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplatVT", ",", "Zero", ",", "One", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PredVT", ",", "SplatIdx", ",", "Seq", ",", "DAG", "."], "ground_truth": ["getCondCode", "(", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "ReplaceInsertVectorElementResults", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13711, "Length": 159, "Cover_Rate": 0.4441340782122905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "rD", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "rS", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "int", "imm14", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "(", "Insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "rD", "=", "get<ISA_LIT>RegisterFromNumbering", "(", "rD", ")", ";", "rS", "=", "get<ISA_LIT>RegisterFromNumbering", "(", "rS", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "rD", ")", ")", ";"], "File": "TeeRISCDisassembler", "Func": "DecodeMem", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13712, "Length": 67, "Cover_Rate": 0.5726495726495726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_store_si128", "(", "__m128i", "*", "__P", ",", "__m128i", "__B", ")", "{", "*", "__P", "=", "__B"], "ground_truth": [";"], "File": "emmintrin", "Func": "_mm_store_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13713, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MVEVPTBlock", "::", "InsertVPTBlocks", "(", "MachineBasicBlock", "&", "Block", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "MBIter", "=", "Block", ".", "instr_begin", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "EndIter", "=", "Block", ".", "instr_end", "(", ")", ";", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "<STR_LIT>", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ")", ";", "int", "VPTInstCnt", "=", "<NUM_LIT>", ";", "<STR_LIT>", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "<NUM_LIT>", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "<NUM_LIT>", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "T", ";", "break", ";", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "TT", ";", "break", ";", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTT", ";", "break", ";", "case", "<NUM_LIT>", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTTT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "MVEVPTBlockPass13", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13714, "Length": 325, "Cover_Rate": 0.7683215130023641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "TmpReg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "auto", "tmpStructTy", "=", "GR", ".", "getPairStruct", "(", "elem0Ty", ",", "elem0Ty", ",", "MIRBuilder", ")", ";", "bool", "Success", "=", "MIRBuilder", ".", "buildInstr", "(", "NewOpcode", ")", ".", "addDef", "(", "TmpReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "tmpStructTy", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";", "auto", "elem0Reg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "Success", "&=", "MIRBuilder", ".", "buildInstr", "(", "OpCompositeExtract", ")", ".", "addDef", "(", "elem0Reg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "elem0Ty", ")", ")", ".", "addUse", "(", "TmpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";", "auto", "elem1Reg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "Success", "&=", "MIRBuilder", ".", "buildInstr", "(", "OpCompositeExtract", ")", ".", "addDef", "(", "elem1Reg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "elem0Ty", ")", ")", ".", "addUse", "(", "TmpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";", "auto", "BoolReg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "LLT"], "ground_truth": ["::", "scalar", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SPIRVInstructionSelector1", "Func": "selectOverflowOp", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13715, "Length": 222, "Cover_Rate": 0.6016260162601627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Bits", "[", "i", "]", ".", "hasValue", "(", ")", "||", "Bits", "[", "i", "]", ".", "getValue", "(", ")", "!=", "VRI", ".", "V", ")", "continue", ";", "if", "(", "RLAmt", "[", "i", "]", "!=", "VRI", ".", "RLAmt", ")", "continue", ";", "Mask", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "}", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "Mask", ">>", "<NUM_LIT>", ";", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedsRotate", "=", "VRI", ".", "RLAmt", "!=", "<NUM_LIT>", ";", "unsigned", "NumAndInsts", "=", "(", "unsigned", ")", "NeedsRotate", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "bool", ")", "Res", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "RLAmt", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "NumAndInsts", "<<", "<STR_LIT>", "<<", "VRI", ".", "NumGroups", "<<", "<STR_LIT>", ")", ";", "if", "(", "NumAndInsts", ">=", "VRI", ".", "NumGroups", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "NumAndInsts", ";", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "TruncateToInt32", "(", "VRI", ".", "V", ",", "dl", ")", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "VRot", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "VRot", "=", "TruncateToInt32", "(", "VRI", ".", "V", ",", "dl"], "ground_truth": [")", ";"], "File": "PPCISelDAGToDAG1", "Func": "SelectAndParts32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13716, "Length": 307, "Cover_Rate": 0.566420664206642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "GPRDecoderTable"], "ground_truth": ["[", "RegNo", "]", ";"], "File": "LanaiDisassembler4", "Func": "DecodeGPRRegisterClass", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13717, "Length": 19, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm9Lsb0", "(", ")", "const", "{", "return", "(", "isConstantImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "getConstantImm", "("], "ground_truth": [")", ")", ")", ";"], "File": "RV16KAsmParser", "Func": "isUImm9Lsb0", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13718, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_p64", "(", "poly64_t", "__a", ")", "{", "return", "vdupq_n_p64", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vmovq_n_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13719, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "G", "->", "MF", "."], "ground_truth": ["getName", "(", ")", ";"], "File": "PatmosPostRAScheduler", "Func": "getGraphName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13720, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "want_long", "=", "<NUM_LIT>", ";", "}", "if", "(", "final_sequence", "&&", "!", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", "&&", "(", "get_attr_cond", "(", "insn", ")", "!=", "COND_USE", "||", "!", "reg_set_p", "(", "gen_rtx_REG", "(", "CCmode", ",", "CC_REG", ")", ",", "XVECEXP", "(", "final_sequence", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "prev", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XVECEXP", "(", "final_sequence", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "gcc_assert", "(", "!", "prev_real_insn", "(", "insn", ")", "||", "!", "arc_hazard", "(", "prev_real_insn", "(", "insn", ")", ",", "prev", ")", ")", ";", "cfun", "->", "machine", "->", "force_short_suffix", "=", "!", "want_long", ";", "rtx", "save_pred", "=", "current_insn_predicate", ";", "final_scan_insn", "(", "prev", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "cfun", "->", "machine", "->", "force_short_suffix", "=", "-", "<NUM_LIT>", ";", "prev", "->", "set_deleted", "(", ")", ";", "current_output_insn", "=", "insn", ";", "current_insn_predicate", "=", "save_pred", ";", "}", "else", "if", "(", "want_long", ")", "fputs", "(", "<STR_LIT>", ","], "ground_truth": ["asm_out_file", ")", ";"], "File": "arc4", "Func": "arc_pad_return", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13721, "Length": 146, "Cover_Rate": 0.4294117647058823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "||", "Flag", ".", "isSRet", "(", ")", "||", "Flag", ".", "isNest", "(", ")", "||", "Flag", ".", "isByVal", "(", ")", "||", "Flag", ".", "isSwiftSelf", "(", ")", "||", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "*", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "CM", "==", "CodeModel", "::", "Small", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "unsigned", "CallReg", "=", "<NUM_LIT>", ";", "if", "(", "Symbol", ")", "{", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "CallReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CallReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "CallReg", "="], "ground_truth": ["materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", ";"], "File": "AArch64FastISel4", "Func": "fastLowerCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13722, "Length": 457, "Cover_Rate": 0.618403247631935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Z80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "GBZ80Subtarget", "Func": "getRegisterInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13723, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13724, "Length": 53, "Cover_Rate": 0.5247524752475248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>EncodeLiteralsPass", "("], "ground_truth": [")", ";"], "File": "X86EncodeLiterals", "Func": "createX86EncodeLiterals", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13725, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "NewDesc", ".", "ImplicitUses", "[", "i", "]", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "}", "}", "if", "(", "NewDesc", ".", "ImplicitDefs", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "NewDesc", ".", "ImplicitDefs", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "NewDesc", ".", "ImplicitDefs", "["], "ground_truth": ["i", "]", ";"], "File": "SIInstrInfo102", "Func": "addDescImplicitUseDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13726, "Length": 63, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget"], "ground_truth": [">", "(", ")", ";"], "File": "MBlazeAsmPrinter", "Func": "MBlazeAsmPrinter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13727, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VX", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", "==", "<NUM_LIT>", "&&", "(", "satisfies_constraint_j00", "(", "op", ")", "||", "satisfies_constraint_jm1", "(", "op", ")", "||", "satisfies_constraint_jKK", "(", "op", ")", "||", "satisfies_constraint_jxx", "(", "op"], "ground_truth": [")", "||", "satisfies_constraint_jyy", "(", "op", ")", ")", ")", "return", "true", ";"], "File": "s390", "Func": "legitimate_reload_vector_constant_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13728, "Length": 44, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StaticCtorSection", "=", "<NUM_LIT>", ";", "StaticDtorSection", "=", "<NUM_LIT>", ";", "LSDASection", "=", "<NUM_LIT>", ";", "EHFrameSection", "=", "<NUM_LIT>", ";", "DwarfAbbrevSection", "=", "<NUM_LIT>", ";", "DwarfInfoSection", "=", "<NUM_LIT>", ";", "DwarfLineSection", "=", "<NUM_LIT>", ";", "DwarfFrameSection", "=", "<NUM_LIT>", ";", "DwarfPubTypesSection", "=", "<NUM_LIT>", ";", "DwarfDebugInlineSection", "=", "<NUM_LIT>", ";", "DwarfStrSection", "=", "<NUM_LIT>", ";", "DwarfLocSection", "=", "<NUM_LIT>", ";", "DwarfARangesSection", "=", "<NUM_LIT>", ";", "DwarfRangesSection", "=", "<NUM_LIT>", ";", "DwarfMacroInfoSection", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "NVPTXTargetObjectFile17", "Func": "NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13729, "Length": 60, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpps128_mask", "(", "(", "__v4sf", ")", "__X", ",", "(", "__v4sf", ")"], "ground_truth": ["__Y", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmp_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13730, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind"], "ground_truth": ["==", "k_MemoryRegImm", ";"], "File": "VEAsmParser (2)", "Func": "isMEMri", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13731, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vbic_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13732, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isRunOfOnes64", "(", "Imm64", ",", "MB", ",", "ME", ")", ")", "return", "false", ";", "unsigned", "OnesOnLeft", "=", "ME", "+", "<NUM_LIT>", ";", "unsigned", "ZerosInBetween", "=", "(", "MB", "-", "ME", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Val", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "Loc", ",", "<STR_LIT>", ",", "Val", ",", "getI64Imm", "(", "OnesOnLeft", ",", "Loc"], "ground_truth": [")", ",", "getI64Imm", "(", "ZerosInBetween", ",", "Loc", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryAsPairOfRLDICL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13733, "Length": 69, "Cover_Rate": 0.3039647577092511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovzxbd128", "(", "(", "__v16qi", ")", "__X"], "ground_truth": [")", ";"], "File": "smmintrin", "Func": "_mm_cvtepu8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13734, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "reg_available_p", "(", "const", "insn_info", "*", "insn", ",", "const", "vector_insn_info", "&", "info", ")", "{", "if", "(", "info", ".", "has_avl_reg", "(", ")", "&&", "!", "info", ".", "get_avl_source", "(", ")", ")", "return", "false", ";", "insn_info", "*", "def_insn", "=", "info", ".", "get_avl_source", "(", ")", "->", "insn", "(", ")", ";", "if", "(", "def_insn", "->", "bb", "(", ")", "==", "insn", "->", "bb"], "ground_truth": ["(", ")", ")", "return", "before_p", "(", "def_insn", ",", "insn", ")", ";"], "File": "riscv-vsetvl", "Func": "reg_available_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13735, "Length": 69, "Cover_Rate": 0.711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DL", ".", "isLittleEndian", "("], "ground_truth": [")", ";"], "File": "AArch64Subtarget1", "Func": "isLittleEndian", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13736, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Q", ".", "push_back", "(", "V", ")", ";", "S", ".", "insert", "(", "V"], "ground_truth": [")", ";"], "File": "HexagonLoopIdiomRecognition1", "Func": "push_back", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13737, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "unsigned", "getTruncatedShiftCount", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ShiftAmtOperandIdx", ")", "{", "unsigned", "ShiftCountMask", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "ShiftAmtOperandIdx", ")", ".", "getImm", "(", ")", ";", "return", "Imm"], "ground_truth": ["&", "ShiftCountMask", ";"], "File": "X86InstrInfo (2)", "Func": "getTruncatedShiftCount", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13738, "Length": 51, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SRI", ".", "isValid", "(", ")", ";", "++", "SRI", ")", "if", "(", "!", "MCSubRegIterator", "(", "*", "SRI", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", "Uses", ".", "insert", "(", "*", "SRI", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "IsReverseVecRegPair", "(", "R", ")", ")", "ReversePairs", ".", "insert"], "ground_truth": ["(", "R", ")", ";"], "File": "HexagonMCChecker2", "Func": "initReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13739, "Length": 49, "Cover_Rate": 0.3223684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "hi", "=", "gen_highpart", "(", "DImode", ",", "x", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_insn", "(", "gen_vec_concatv2di", "(", "tmp", ","], "ground_truth": ["lo", ",", "hi", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_ti_to_v1ti", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13740, "Length": 30, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "!", "TLI", ".", "isTypeLegal", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "PerformShuffleCombine256", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering150", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13741, "Length": 92, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getLRSpillSlot", "("], "ground_truth": [")", "const", "{"], "File": "LM32MachineFunctionInfo", "Func": "getLRSpillSlot", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13742, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "cfun", "->", "machine", "->", "uses_anonymous_args", "=", "<NUM_LIT>", ";", "if", "(", "cum", "->", "nregs", "<", "NUM_ARG_REGS", ")", "*", "pretend_size"], "ground_truth": ["=", "(", "NUM_ARG_REGS", "-", "cum", "->", "nregs", ")", "*", "UNITS_PER_WORD", ";"], "File": "arm3", "Func": "arm_setup_incoming_varargs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13743, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInlineAsmMemConstraint", "(", "StringRef", "ConstraintCode", ")", "const", "override", "{", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_v", ";", "return", "TargetLowering", "::", "getInlineAsmMemConstraint", "(", "ConstraintCode"], "ground_truth": [")", ";"], "File": "X86ISelLowering10", "Func": "getInlineAsmMemConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13744, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init", "=", "createAString", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "index", ")", "+", "<STR_LIT>", "+", "LoadStore", "+", "<STR_LIT>", "+", "printH", "(", "p_SEL", "->", "getAddExpr", "(", "init", ",", "innerValueMin", ")", ")", "+", "<STR_LIT>", ",", "Int8Ty", ")", ";", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "*", "GV2", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ",", "GV1", ")", ";", "Init", "=", "createAString", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "index", ")", "+", "<STR_LIT>", "+", "LoadStore", "+", "<STR_LIT>", "+", "printH", "(", "p_SEL", "->", "getAddExpr", "(", "init", ",", "innerValueMax", ")", ")", "+", "<STR_LIT>", ",", "Int8Ty", ")", ";", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "*", "GV3", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ",", "GV2", ")", ";", "GV0", "->", "setSection", "(", "<STR_LIT>", ")", ";", "GV1", "->", "setSection", "(", "<STR_LIT>", ")", ";", "GV2", "->", "setSection", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SCEVParser", "Func": "parseExpr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13745, "Length": 195, "Cover_Rate": 0.36178107606679033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "SystemZRegisterInfo12", "Func": "getReservedRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13746, "Length": 64, "Cover_Rate": 0.4740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "long", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PPCInstPrinter18", "Func": "printS34ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13747, "Length": 28, "Cover_Rate": 0.3218390804597701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PredMI", ".", "MI", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops25", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13748, "Length": 369, "Cover_Rate": 0.5256410256410257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "unaligned_store", ":", "return", "<NUM_LIT>", ";", "case", "cond_branch_taken", ":", "return", "<NUM_LIT>", ";", "case", "vec_construct", ":", "return", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", "-", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "s3906", "Func": "s390_builtin_vectorization_cost", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13749, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "N", ";", "++", "Offset", ")", "{", "int", "ImmOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "Offset", ";", "bool", "Kill", "=", "(", "Offset", "+", "<NUM_LIT>", "==", "N", ")", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ":", "false", ";", "assert", "(", "ImmOffset", ">=", "-", "<NUM_LIT>", "&&", "ImmOffset", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", "+", "Offset", ")", ",", "Opc", "==", "<STR_LIT>", "?", "RegState", "::", "Define", ":", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Kill", ")", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64ExpandPseudoInsts12", "Func": "expandSVESpillFill", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13750, "Length": 182, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AVRExpandPseudoInsts5", "Func": "expandMI", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13751, "Length": 178, "Cover_Rate": 0.3670103092783505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_OLDABI", ")", "return", "(", "VECTOR_FLOAT_TYPE_P", "(", "type", ")", "||", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", ";", "return", "(", "!", "IN_RANGE", "(", "int_size_in_bytes", "(", "type", ")", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";"], "File": "mips", "Func": "mips_return_in_memory", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13752, "Length": 37, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "TFI", ".", "emitPrologue", "(", "MF", ",", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReturnBlock", "(", ")", ")", "TFI", ".", "emitEpilogue", "(", "MF", ",", "*", "I", ")", ";", "}", "return"], "ground_truth": ["Modified", ";"], "File": "NVPTXPrologEpilogPass10", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13753, "Length": 66, "Cover_Rate": 0.3350253807106599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "getBackchainOffset", "(", "MF", ")", "-", "<STR_LIT>", ";", "FI", "=", "MFFrame", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "false", ")", ";", "ZFI", "->", "setFramePointerSaveIndex", "("], "ground_truth": ["FI", ")", ";"], "File": "SystemZFrameLowering52", "Func": "getOrCreateFramePointerSaveIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13754, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_64BIT", "&&", "TARGET_ZARCH", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "(", "!", "flag_pic", "||", "regno", "!=", "PIC_OFFSET_TABLE_REGNUM", ")", "&&", "(", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", "||", "regno", "==", "<NUM_LIT>"], "ground_truth": [")", ")", "return", "true", ";"], "File": "s390", "Func": "s390_hard_regno_call_part_clobbered", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13755, "Length": 42, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MO", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO_INT", ")", ";", "break", ";", "case", "OPCODE_IS_NOT_ZERO_INT", ":", "MO", ".", "setImm", "(", "OPCODE_IS_ZERO_INT", ")", ";", "break", ";", "case", "OPCODE_IS_ZERO", ":", "MO", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO", ")", ";", "break", ";", "case", "OPCODE_IS_NOT_ZERO", ":", "MO", ".", "setImm", "(", "OPCODE_IS_ZERO", ")", ";", "break", ";", "default", ":", "return", "true", ";", "}", "MachineOperand", "&", "MO2", "=", "Cond", "[", "<NUM_LIT>", "]", ";", "switch", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "MO2", ".", "setReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO2", ".", "setReg", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return"], "ground_truth": ["true", ";"], "File": "R600InstrInfo (2)", "Func": "ReverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13756, "Length": 98, "Cover_Rate": 0.6712328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<NUM_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "SDValue", "Condition", "=", "DAG", ".", "getConstant", "(", "Predicate", ",", "DL", ",", "MVT_CC", ")", ";", "<STR_LIT>", "InvOutCC", "=", "<STR_LIT>", "(", "OutCC", ")", ";", "unsigned", "NZCV", "=", "<STR_LIT>", "(", "InvOutCC", ")", ";", "SDValue", "NZCVOp", "=", "DAG", ".", "getConstant", "(", "NZCV", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "MVT_CC", ",", "LHS", ",", "RHS", ",", "NZCVOp"], "ground_truth": [",", "Condition", ",", "CCOp", ")", ";"], "File": "AArch64ISelLowering103", "Func": "emitConditionalComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13757, "Length": 76, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrdq_gather_offset_z_u64", "(", "uint64_t", "const", "*", "__base", ",", "uint64x2_t", "__offset", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vldrdq_gather_offset_z_uv2di", "(", "(", "__builtin_neon_di", "*", ")", "__base"], "ground_truth": [",", "__offset", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vldrdq_gather_offset_z_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13758, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "auto", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "lshr", "(", "ShiftAmt", ")", ",", "dl", ",", "ElementType", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "auto", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "ashr", "(", "ShiftAmt", ")", ",", "dl"], "ground_truth": [",", "ElementType", ")", ")", ";"], "File": "X86ISelLowering14", "Func": "getTargetVShiftByConstNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13759, "Length": 187, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "InstructionCost", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Cost", ";", "Cost", "*=", "CostFactor", ";", "bool", "IsAltivecType", "=", "ST", "->", "hasAltivec", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsVSXType", "=", "ST", "->", "hasVSX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "unsigned", "MemBytes", "=", "Src", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", "&&", "(", "MemBytes", "==", "<NUM_LIT>", "||", "(", "ST", "->", "hasP8Vector", "(", ")", "&&", "MemBytes", "==", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", "."], "ground_truth": ["getStoreSize", "(", ")", ";"], "File": "PPCTargetTransformInfo14", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13760, "Length": 186, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")"], "ground_truth": [")", "_mm_set1_epi32", "(", "int", "__A", ")", "{"], "File": "emmintrin4", "Func": "_mm_set1_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13761, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_rsqrt28_round_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A"], "ground_truth": [",", "__m128d", "__B", ",", "int", "__R", ")", "{"], "File": "avx512erintrin1", "Func": "_mm_mask_rsqrt28_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13762, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vshl_nv8qi", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon_vshl_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13763, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeGPRSeqPairsClassRegisterClass", "(", "Inst", ",", "<STR_LIT>", ",", "RegNo", ","], "ground_truth": ["Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeXSeqPairsClassRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13764, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_U_Qfcnvfxt_quad_to_sgl", "(", "a", ")"], "ground_truth": [">>", "<NUM_LIT>", ";"], "File": "quadlib", "Func": "__U_Qfcnvfxt_quad_to_sgl", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13765, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbx1_s8", "(", "int8x8_t", "__r", ",", "int8x8_t", "__tab", ",", "int8x8_t", "__idx", ")", "{", "uint8x8_t", "__mask", "=", "vclt_u8", "(", "vreinterpret_u8_s8", "(", "__idx", ")", ",", "vmov_n_u8", "(", "<NUM_LIT>", ")", ")", ";", "int8x8_t", "__tbl", "=", "vtbl1_s8", "(", "__tab"], "ground_truth": [",", "__idx", ")", ";"], "File": "arm", "Func": "neon2_vtbx1_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13766, "Length": 38, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType"], "ground_truth": [")", ")", ";"], "File": "LanaiAsmBackend12", "Func": "createObjectTargetWriter", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13767, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_s16", "(", "int16x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vreinterpret_u64_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13768, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_broadcastf32x4_256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps"], "ground_truth": ["(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_broadcast_f32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13769, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_rsqrt_ph", "(", "__m256h", "__A", ")", "{", "return", "__builtin_ia32_rsqrtph256_mask", "(", "__A", ",", "_mm256_setzero_ph", "(", ")"], "ground_truth": [",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_rsqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13770, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IES_RSHIFT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":", "case", "IES_MOD", ":", "case", "IES_LPAREN", ":", "case", "IES_INIT", ":", "case", "IES_LBRAC", ":", "State", "=", "IES_LPAREN", ";", "IC", ".", "pushOperator", "(", "IC_LPAREN", ")", ";", "break", ";", "}", "PrevState", "="], "ground_truth": ["CurrState", ";"], "File": "X86AsmParser (2)4", "Func": "onLParen", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13771, "Length": 39, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "EmitIntValue", "(", "GPRInfoSet", "?", "GPROffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FPRInfoSet", "?", "FPRBitMask", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FPRInfoSet", "?", "FPROffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "FrameOffset", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "FrameReg", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "FrameInfoSet", "?", "ReturnReg", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "GPRInfoSet", "=", "FPRInfoSet", "=", "FrameInfoSet", "=", "false"], "ground_truth": [";"], "File": "MipsTargetStreamer20", "Func": "emitDirectiveEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13772, "Length": 86, "Cover_Rate": 0.37719298245614036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getError", "(", ")", "const", "{", "return"], "ground_truth": ["(", "Error", ")", ";", "}"], "File": "HexagonShuffler (2)", "Func": "getError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13773, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sbitmap", "protected_bbs", ";", "rtx_insn", "*", "insn", ",", "*", "end", ";", "rtx", "unprotected_region", ";", "if", "(", "TARGET_MIPS16", ")", "{", "sorry", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "protected_bbs", "=", "sbitmap_alloc", "(", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "bitmap_clear", "(", "protected_bbs", ")", ";", "rev_post_order", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_for_fn", "(", "cfun", ")", ")", ";", "n", "=", "pre_and_rev_post_order_compute", "(", "NULL", ",", "rev_post_order", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "{", "bb", "=", "BASIC_BLOCK_FOR_FN", "(", "cfun", ",", "rev_post_order", "[", "i", "]", ")", ";", "if", "(", "r10k_protected_bb_p", "(", "bb", ",", "protected_bbs", ")", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "unprotected_region", "=", "pc_rtx", ";", "end", "=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "end", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "unprotected_region", "&&", "USEFUL_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_mips_cache", ")", "unprotected_region", "=", "NULL_RTX", ";", "else", "{", "if", "(", "unprotected_region", "==", "pc_rtx", ")", "unprotected_region", "=", "insn", ";", "if", "(", "r10k_needs_protection_p", "(", "insn", ")", ")", "{", "emit_insn_before", "(", "gen_r10k_cache_barrier", "(", ")", ",", "as_a", "<", "rtx_insn", "*", ">", "(", "unprotected_region", ")", ")", ";", "unprotected_region", "=", "NULL_RTX"], "ground_truth": [";"], "File": "mips", "Func": "r10k_insert_cache_barriers", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13774, "Length": 209, "Cover_Rate": 0.7572463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_loadups256_mask", "(", "(", "__v8sf", "*", ")", "__P", ","], "ground_truth": ["(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mask_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13775, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi16", "(", "__A", ",", "__A", ",", "__A", ",", "__A", ","], "ground_truth": ["__A", ",", "__A", ",", "__A", ",", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_set1_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13776, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "ImmOp", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "*", "OldMI", ")", "==", "<STR_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "changeAddrMode_io_abs", "(", "*", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "ImmOp", ".", "getOffset", "(", ")", "+", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", ",", "ImmOp", "."], "ground_truth": ["getTargetFlags", "(", ")", ")", ";"], "File": "HexagonOptAddrMode11", "Func": "changeStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13777, "Length": 155, "Cover_Rate": 0.3283898305084746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EnumerateValue", "(", "&", "GV", ")", ";", "EnumerateType", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "}", "for", "(", "const", "Function", "&", "F", ":", "M", ")", "{", "EnumerateValue", "(", "&", "F", ")", ";", "EnumerateType", "(", "F", ".", "getValueType", "(", ")", ")", ";", "EnumerateAttributes", "(", "F", ".", "getAttributes", "(", ")", ")", ";", "}", "for", "(", "const", "GlobalAlias", "&", "GA", ":", "M", ".", "aliases", "(", ")", ")", "{", "EnumerateValue", "(", "&", "GA", ")", ";", "EnumerateType", "(", "GA", ".", "getValueType", "(", ")", ")", ";", "}", "for", "(", "const", "GlobalIFunc", "&", "GIF", ":", "M", ".", "ifuncs", "(", ")", ")", "{", "EnumerateValue", "(", "&", "GIF", ")", ";", "EnumerateType", "(", "GIF", ".", "getValueType", "(", ")", ")", ";", "}", "unsigned", "FirstConstant", "=", "Values", ".", "size", "(", ")", ";", "for", "(", "const", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "hasInitializer", "(", ")", ")", "EnumerateValue", "(", "GV", ".", "getInitializer", "(", ")", ")", ";", "if", "(", "GV", ".", "hasAttributes", "(", ")", ")", "EnumerateAttributes", "(", "GV", ".", "getAttributesAsList", "(", "AttributeList", "::", "FunctionIndex", ")", ")", ";", "}", "for", "(", "const", "GlobalAlias", "&", "GA", ":", "M", ".", "aliases", "(", ")", ")", "EnumerateValue", "(", "GA", ".", "getAliasee", "(", ")", ")", ";", "for", "(", "const", "GlobalIFunc", "&", "GIF", ":", "M", ".", "ifuncs", "(", ")", ")", "EnumerateValue", "(", "GIF", ".", "getResolver", "(", ")", ")", ";", "for", "(", "const", "Function", "&", "F", ":", "M", ")", "for", "(", "const", "Use", "&", "U", ":", "F", ".", "operands", "(", ")", ")", "EnumerateValue", "(", "U", ".", "get", "(", ")", ")", ";", "EnumerateType", "(", "Type", "::", "getMetadataTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "EnumerateValueSymbolTable", "(", "M", ".", "getValueSymbolTable"], "ground_truth": ["(", ")", ")", ";"], "File": "DXILValueEnumerator", "Func": "ValueEnumerator", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13778, "Length": 270, "Cover_Rate": 0.33210332103321033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasEL3", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64Subtarget23", "Func": "hasEL3", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13779, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_lane_p16", "(", "poly16x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "poly16x8_t", ")", "__builtin_neon_vdup_lanev8hi", "(", "("], "ground_truth": ["int16x4_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vdupq_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13780, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__rshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__rshift", "=", "vec_min", "(", "__rshift", ",", "__rshmax", ")", ";", "__result", "=", "vec_sra", "(", "(", "__v4si", ")", "__A", ",", "__rshift", ")", ";", "return", "(", "__m128i"], "ground_truth": [")", "__result", ";"], "File": "emmintrin2", "Func": "_mm_sra_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13781, "Length": 51, "Cover_Rate": 0.5425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "avr_log", ".", "rtx_costs", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "set_src_cost", "(", "SET_SRC", "(", "set", ")", ",", "GET_MODE", "(", "SET_DEST", "(", "set", ")", ")", ",", "optimize_insn_for_speed_p", "(", ")", ")", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "rtx_cost", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode"], "ground_truth": [",", "INSN", ",", "<NUM_LIT>", ",", "optimize_insn_for_speed_p", "(", ")", ")", ")", ";"], "File": "avr", "Func": "avr_final_prescan_insn", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13782, "Length": 72, "Cover_Rate": 0.6260869565217392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")"], "ground_truth": [";"], "File": "X86IntelInstPrinter26", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13783, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "~", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon4_vmvnq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13784, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCK_1", ":", "ImmVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK_2", ":", "ImmVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK_3", ":", "ImmVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK_4", ":", "ImmVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK_5", ":", "ImmVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK_6", ":", "ImmVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK_7", ":", "ImmVal", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "Match_InvalidOperand", ";", "}", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "Op", ".", "isU3Imm", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "==", "ImmVal"], "ground_truth": [")", "return", "Match_Success", ";"], "File": "PPCAsmParser12", "Func": "validateTargetOperandClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13785, "Length": 101, "Cover_Rate": 0.7481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgeq_n_f32", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ")", "{", "return", "__builtin_mve_vcmpgeq_n_fv4sf", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vcmpgeq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13786, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "APInt", "MaskedHighBits", "=", "APInt", "::", "getHighBitsSet", "(", "X", ".", "getValueSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "X", ",", "MaskedHighBits", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "MaskedHighBits", "!=", "KnownZero", ")", "return", "true", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "ReplacingAnyExtend", ")", "{", "assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "X", ".", "getDebugLoc", "(", ")", ",", "VT", ",", "X", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "DebugLoc", "DL", "=", "N", ".", "getDebugLoc", "(", ")", ";", "SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewSRLAmt", ")", ";", "SDValue", "NewSHLAmt", "=", "DAG", ".", "getConstant", "(", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSHL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSRL", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRL", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHL", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewSHL", ")", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "AMShiftAmt", ";", "AM", ".", "IndexReg", "=", "NewSRL"], "ground_truth": [";"], "File": "X86ISelDAGToDAG152", "Func": "FoldMaskAndShiftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13787, "Length": 233, "Cover_Rate": 0.5212527964205816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Val", "==", "FloatToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "<NUM_LIT>", ")", ")", "||", "(", "Val", "=="], "ground_truth": ["FloatToBits", "(", "-", "<NUM_LIT>", ")", ")", "||", "(", "Val", "==", "<NUM_LIT>", "&&", "HasInv2Pi", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "isInlinableLiteral32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13788, "Length": 94, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT"], "ground_truth": ["!=", "DestVT", ")", "{"], "File": "ARMFastISel62", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13789, "Length": 294, "Cover_Rate": 0.5821782178217821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDSOffset0", "(", ")", "const", "{", "assert", "(", "isImm", "("], "ground_truth": [")", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "isDSOffset0", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13790, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "TestOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "TestOpc", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TestOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "JmpOpc", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TrueMBB", ")", ")", "{", "std", "::", "swap", "(", "TrueMBB", ",", "FalseMBB", ")", ";", "JmpOpc", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "JmpOpc", ")", ")", ".", "addMBB", "(", "TrueMBB", ")", ";", "fastEmitBranch", "(", "FalseMBB", ",", "DbgLoc", ")", ";", "uint32_t", "BranchWeight", "=", "<NUM_LIT>", ";", "if", "(", "FuncInfo", ".", "BPI", ")", "BranchWeight", "=", "FuncInfo", ".", "BPI", "->", "getEdgeWeight", "(", "BI", "->", "getParent", "(", ")", ",", "TrueMBB", "->", "getBasicBlock", "(", ")", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TrueMBB", ",", "BranchWeight", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "fold<ISA_LIT>XALUIntrinsic", "(", "CC", ",", "BI", ",", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "unsigned", "TmpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "TmpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "BranchOpc", "=", "<STR_LIT>", "(", "CC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BranchOpc", ")", ")", ".", "addMBB", "(", "TrueMBB", ")", ";", "fastEmitBranch", "(", "FalseMBB", ",", "DbgLoc", ")", ";", "uint32_t", "BranchWeight", "=", "<NUM_LIT>", ";", "if", "(", "FuncInfo", ".", "BPI", ")", "BranchWeight", "=", "FuncInfo", ".", "BPI", "->", "getEdgeWeight", "(", "BI", "->", "getParent", "(", ")", ",", "TrueMBB", "->", "getBasicBlock", "(", ")", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TrueMBB", ",", "BranchWeight", ")", ";", "return", "true", ";", "}", "unsigned", "OpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TrueMBB", ")", ";", "fastEmitBranch", "(", "FalseMBB", ",", "DbgLoc", ")", ";", "uint32_t", "BranchWeight", "=", "<NUM_LIT>", ";", "if", "(", "FuncInfo", ".", "BPI", ")", "BranchWeight", "=", "FuncInfo", ".", "BPI", "->", "getEdgeWeight", "(", "BI", "->", "getParent", "(", ")", ",", "TrueMBB", "->", "getBasicBlock", "(", ")", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TrueMBB", ",", "BranchWeight"], "ground_truth": [")", ";"], "File": "X86FastISel101", "Func": "X86SelectBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13791, "Length": 435, "Cover_Rate": 0.40578358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fnmsub_ph", "(", "__mmask8", "__U", ","], "ground_truth": ["__m128h", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_fnmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13792, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_x_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vsubq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13793, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FullFS", "=", "<STR_LIT>", ";", "}", "ParseSubtargetFeatures", "(", "CPUName", ",", "FullFS", ")", ";", "if", "(", "hasSSE42", "(", ")", "||", "hasSSE4A", "(", ")", ")", "IsUAMem16Slow", "=", "false", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "In64BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In32BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In16BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "In64BitMode", "||", "Has<ISA_LIT>_64", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "StackAlignOverride", ";", "else", "if", "(", "isTargetDarwin", "(", ")", "||", "isTargetLinux", "(", ")", "||", "isTargetSolaris", "(", ")", "||", "isTargetKFreeBSD", "(", ")", "||", "In64BitMode", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "<ISA_LIT>ProcFamily", "==", "IntelSkylake", "||", "hasAVX512", "(", ")", ")", "GatherOverhead", "=", "<NUM_LIT>", ";", "if", "(", "hasAVX512", "(", ")", ")", "ScatterOverhead"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "X86Subtarget25", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13794, "Length": 159, "Cover_Rate": 0.6334661354581673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmullbq_m_n_s16", "(", "int32x4_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16_t", "__b", ",", "mve_pred16_t", "__p"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vqdmullbq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13795, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getOriginalCPIdx", "(", "unsigned", "CloneIdx", ")", "const", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "CPEClones", ".", "find", "(", "CloneIdx", ")", ";", "if", "(", "I", "!=", "CPEClones", ".", "end", "(", ")", ")", "return", "I", "->", "second", ";", "else", "return", "-"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getOriginalCPIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13796, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "getAM3IdxMode", "(", "unsigned", "AM3Opc", ")", "{", "return", "(", "AM3Opc"], "ground_truth": [">>", "<NUM_LIT>", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM3IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13797, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "perm", "[", "<NUM_LIT>", "]", ";", "int", "addend", "=", "high_p", "?", "<NUM_LIT>", ":", "nelts", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "i", "++", ")", "perm", "[", "i", "]", "=", "GEN_INT", "(", "(", "i", "+", "addend", ")", "/", "<NUM_LIT>", "+", "(", "i", "%", "<NUM_LIT>", ")", "*", "nelts", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelts"], "ground_truth": [",", "perm", ")", ")", ";"], "File": "s390", "Func": "s390_expand_merge_perm_const", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13798, "Length": 66, "Cover_Rate": 0.7764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "curpos", "+", "Num", ")", "<=", "size", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "++", "i", ")", "{", "buffer", "[", "curpos", "]", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "NVPTXAsmPrinter17", "Func": "addZeros", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13799, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxnm_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vmaxnm_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13800, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV2I64Shuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask"], "ground_truth": ["(", "WidenedMask", ",", "DL", ",", "DAG", ")", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerV2I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13801, "Length": 218, "Cover_Rate": 0.34169278996865204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno2", "==", "INVALID_REGNUM", ")", "return", "aarch64_pushwb_single_reg", "(", "mode", ",", "regno1", ",", "adjustment", ")", ";", "rtx", "reg1", "=", "gen_rtx_REG", "(", "mode", ",", "regno1", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "insn", "=", "emit_insn", "(", "aarch64_gen_storewb_pair", "(", "mode", ",", "stack_pointer_rtx", ",", "reg1", ",", "reg2", ",", "adjustment", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";"], "File": "aarch644", "Func": "aarch64_push_regs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13802, "Length": 71, "Cover_Rate": 0.5590551181102362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorList", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorList", "&&", "VectorList", ".", "Layout", "==", "Layout", "&&", "VectorList", "."], "ground_truth": ["Count", "==", "Count", ";"], "File": "AArch64AsmParser32", "Func": "isVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13803, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")"], "ground_truth": [",", "VReg", ")", ";"], "File": "RISCVISelLowering16", "Func": "unpackFromRegLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13804, "Length": 64, "Cover_Rate": 0.33507853403141363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "reg", ",", "reg", ",", "size_rtx", ")", ")", ";", "addr", "=", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_MODIFY", ")", "{", "rtx", "reg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "rtx", "expr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "expr", ")", "==", "PLUS", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "reg", ",", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ")", ")", ";", "addr", "=", "reg", ";", "}", "x", "=", "replace_equiv_address", "(", "x", ",", "copy_addr_to_reg", "("], "ground_truth": ["addr", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_address_for_fpconvert", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13805, "Length": 113, "Cover_Rate": 0.48917748917748916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBank6", "(", ")", "const", "{", "return", "isConstantImm", "(", ")", "&&", "getConstantImm", "("], "ground_truth": [")", "<", "<NUM_LIT>", ";"], "File": "AGCAsmParser", "Func": "isBank6", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13806, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SEH", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "MRI", "->", "mapLLVMRegToSEHReg", "(", "Reg", ","], "ground_truth": ["SEH", ")", ";"], "File": "X86MCTargetDesc", "Func": "InitLLVM2SEHRegisterMapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13807, "Length": 19, "Cover_Rate": 0.36538461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfmsubpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ","], "ground_truth": ["(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_fmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13808, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "read_only_private_data_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "read_only_private_data", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "\\", "xcoff_private_data_section_name", ")", ";", "\\", "in_section", "="], "ground_truth": ["read_only_private_data", ";", "\\", "}", "\\", "}"], "File": "xcoff4", "Func": "read_only_private_data_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13809, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MBB", "=", "*", "CI", ".", "First", "->", "getParent", "(", ")", ";", "auto", "ClauseMI", "=", "BuildMI", "(", "MBB", ",", "*", "CI", ".", "First", ",", "DebugLoc", "(", ")", ",", "<ISA_LIT>I", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "("], "ground_truth": ["CI", ".", "Length", "-", "<NUM_LIT>", ")", ";"], "File": "SIInsertHardClauses1", "Func": "emitClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13810, "Length": 46, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit"], "ground_truth": [")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13811, "Length": 65, "Cover_Rate": 0.37572254335260113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchInstrs", ".", "push_back", "(", "LastInst", ")", ";", "if", "(", "!", "getAnalyzableBrOpc", "(", "LastOpc", ")", ")", "return", "LastInst", "->", "isIndirectBranch", "(", ")", "?", "BT_Indirect", ":", "BT_None", ";", "unsigned", "SecondLastOpc", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "SecondLastInst", "=", "nullptr", ";", "if", "(", "++", "I", "!=", "REnd", ")", "{", "SecondLastInst", "=", "&", "*", "I", ";", "SecondLastOpc", "=", "getAnalyzableBrOpc", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "isUnpredicatedTerminator", "(", "*", "SecondLastInst", ")", "&&", "!", "SecondLastOpc", ")", "return", "BT_None", ";", "}", "if", "(", "!", "SecondLastOpc", ")", "{", "if", "(", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "BT_Uncond", ";", "}", "AnalyzeCondBr", "(", "LastInst", ",", "LastOpc", ",", "TBB", ",", "Cond", ")", ";", "return", "BT_Cond"], "ground_truth": [";"], "File": "MipsInstrInfo (2)", "Func": "analyzeBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13812, "Length": 123, "Cover_Rate": 0.3464788732394366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", ")", "return", "false", ";", "if", "(", "VT", ">=", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "++", "GPRCnt", ";", "else", "if", "(", "(", "VT", ">=", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "||", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "++", "FPRCnt", ";", "else", "return", "false", ";", "if", "(", "GPRCnt", ">", "<NUM_LIT>", "||", "FPRCnt", ">", "<NUM_LIT>", ")", "return", "false", ";", "}", "static", "const", "MCPhysReg", "Registers", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "GPRIdx", "=", "<NUM_LIT>", ";", "unsigned", "FPRIdx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "MVT", "VT", "=", "TLI", ".", "getSimpleValueType", "(", "DL", ",", "Arg", ".", "getType", "(", ")", ")", ";", "unsigned", "SrcReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "VT", ">=", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "GPRIdx", "++"], "ground_truth": ["]", ";"], "File": "AArch64FastISel18", "Func": "fastLowerArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13813, "Length": 347, "Cover_Rate": 0.3961187214611872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ChainIn", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Address", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ResTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrTy", "=", "Address", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Address", ",", "Offset", ")", ";", "return", "DAG", ".", "getLoad", "(", "ResTy", ",", "DL", ",", "ChainIn", ","], "ground_truth": ["Address", ",", "MachinePointerInfo", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering3", "Func": "lowerMSALoadIntr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13814, "Length": 87, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "neon_pair_endian_lane_map", "(", "machine_mode", "mode", ",", "int", "lane", ")", "{", "int", "nelem", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "lane", "=", "neon_endian_lane_map", "(", "mode", ",", "lane", "&", "(", "nelem", "-"], "ground_truth": ["<NUM_LIT>", ")", ")", "+", "(", "lane", "&", "nelem", ")", ";"], "File": "arm", "Func": "neon_pair_endian_lane_map", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13815, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")"], "ground_truth": ["const", "{"], "File": "AVRMachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13816, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->"], "ground_truth": ["getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULibCalls11", "Func": "CreateCallEx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13817, "Length": 25, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionNoRVC", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionPIC", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "ParserOptions", ".", "IsPicEnabled", "=", "true", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionNoPIC", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "ParserOptions", ".", "IsPicEnabled", "=", "false", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", "."], "ground_truth": ["emitDirectiveOptionRelax", "(", ")", ";"], "File": "RISCVAsmParser37", "Func": "parseDirectiveOption", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13818, "Length": 250, "Cover_Rate": 0.3097893432465923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool"], "ground_truth": ["isPIC", ")", "{"], "File": "SparcJITInfo", "Func": "Initialize", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13819, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "WrapperKind", "=", "<STR_LIT>", ";", "if", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", "{", "OperandFlags", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "is64Bit", ")", "{", "assert", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", ";", "OperandFlags", "=", "<STR_LIT>", ";", "WrapperKind", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", ";", "OperandFlags", "=", "<STR_LIT>", ";", "}", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "dl", ",", "PtrVT", ",", "TGA", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false"], "ground_truth": [",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerToTLSExecModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13820, "Length": 151, "Cover_Rate": 0.5261324041811847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "halfthree", "=", "rs6000_load_constant_and_splat", "(", "mode", ",", "dconst3_2", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x0", ",", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "src", ")", ",", "UNSPEC_RSQRT", ")", ")", ")", ";", "rs6000_emit_msub", "(", "y", ",", "src", ",", "halfthree", ",", "src", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "passes", ";", "i", "++", ")", "{", "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "u", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "v", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_mul", "(", "u", ",", "x0", ",", "x0", ")", ")", ";", "rs6000_emit_nmsub", "(", "v", ",", "y", ",", "u", ",", "halfthree", ")", ";", "emit_insn", "(", "gen_mul", "(", "x1", ",", "x0"], "ground_truth": [",", "v", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_swrsqrt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13821, "Length": 117, "Cover_Rate": 0.46613545816733065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "I32", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "I64", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "F32", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "F64", ";", "if", "(", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "V128", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "EXNREF", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "EXTERNREF", ";", "return", "Optional", "<", "<STR_LIT>", ">", "("], "ground_truth": [")", ";"], "File": "WebAssemblyAsmParser34", "Func": "parseType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13822, "Length": 109, "Cover_Rate": 0.7785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MFI", ".", "getStackSize", "(", ")", ")", "&&", "needsFP", "("], "ground_truth": ["MF", ")", ";"], "File": "PPCFrameLowering10", "Func": "hasFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13823, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Insts", ".", "count", "(", "&"], "ground_truth": ["MI", ")", ">", "<NUM_LIT>", ";"], "File": "AArch64A57FPLoadBalancing11", "Func": "contains", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13824, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "::", "RecedeCycle", "(", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "PPCHazardRecognizers", "Func": "RecedeCycle", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13825, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getChunk", "(", "UImm", ",", "<NUM_LIT>", ")", "==", "getChunk", "(", "UImm", ",", "<NUM_LIT>", ")", ")", "{", "uint64_t", "OrrImm", "=", "replicateChunk", "(", "UImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "tryOrrMovk", "(", "UImm", ",", "OrrImm", ",", "MI", ",", "MBB", ",", "MBBI", ",", "TII", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "OrrImm", "=", "replicateChunk", "(", "UImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "tryOrrMovk", "(", "UImm", ",", "OrrImm", ",", "MI", ",", "MBB", ",", "MBBI", ",", "TII", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "else", "if", "(", "getChunk", "(", "UImm", ",", "<NUM_LIT>", ")", "==", "getChunk", "(", "UImm", ",", "<NUM_LIT>", ")", ")", "{", "uint64_t", "OrrImm", "=", "replicateChunk", "(", "UImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "tryOrrMovk", "(", "UImm", ",", "OrrImm", ",", "MI", ",", "MBB", ",", "MBBI", ",", "TII", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "OrrImm", "=", "replicateChunk", "(", "UImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "tryOrrMovk", "(", "UImm", ",", "OrrImm", ",", "MI", ",", "MBB", ",", "MBBI", ",", "TII", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "}", "if", "(", "BitSize", "==", "<NUM_LIT>", "&&", "tryToreplicateChunks", "(", "UImm", ",", "MI", ",", "MBB", ",", "MBBI", ",", "TII", ")", ")", "return", "true", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", "&&", "trySequenceOfOnes", "(", "UImm", ",", "MI", ",", "MBB", ",", "MBBI", ",", "TII", ")", ")", "return", "true", ";", "bool", "isNeg", "=", "false", ";", "if", "(", "OneChunks", ">", "ZeroChunks", ")", "{", "isNeg", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "unsigned", "FirstOpc", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "{", "Imm", "&=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "FirstOpc", "=", "(", "isNeg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "{", "FirstOpc", "=", "(", "isNeg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "unsigned", "LastShift", "=", "<NUM_LIT>", ";", "if", "(", "Imm", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LZ", "=", "countLeadingZeros", "(", "Imm", ")", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "Imm"], "ground_truth": [")", ";"], "File": "ARM64ExpandPseudoInsts", "Func": "expandMOVImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13826, "Length": 315, "Cover_Rate": 0.3654292343387471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13827, "Length": 71, "Cover_Rate": 0.44375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CC_FP_GTEmode", ";", "}", "return", "CC_FPmode", ";", "}", "else", "if", "(", "(", "op", "==", "EQ", "||", "op", "==", "NE", ")", "&&", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const1_rtx", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "CC_N_NEmode", ";", "else", "if", "(", "(", "op", "==", "GEU", "||", "op", "==", "LTU", ")", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "return", "CC_C_LTUmode", ";", "else", "if", "(", "(", "op", "==", "LEU", "||", "op", "==", "GTU", ")", "&&"], "ground_truth": ["GET_CODE", "(", "x", ")", "==", "MINUS", ")", "return", "CC_C_GTUmode", ";"], "File": "epiphany", "Func": "epiphany_select_cc_mode", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13828, "Length": 96, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "T", "||", "T", "->", "getBitWidth", "(", ")", ">", "DestTy", "->", "getBitWidth", "(", ")", ")", "return", "false", ";", "if", "(", "T", "->", "getBitWidth", "(", ")", "==", "DestTy", "->", "getBitWidth", "(", ")", ")", "return", "true", ";", "Instruction", "*", "In", "=", "dyn_cast", "<", "Instruction", ">", "(", "Val", ")", ";", "if", "(", "!", "In", ")", "return", "true", ";", "switch", "(", "In", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::"], "ground_truth": ["And", ":"], "File": "HexagonLoopIdiomRecognition", "Func": "isPromotableTo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13829, "Length": 81, "Cover_Rate": 0.40703517587939697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "FP", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "BP", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "<ISA_LIT>FI", "->", "createEhDataRegsFI", "(", ")", ";", "if", "(", "ExpandPseudo", "(", "MF", ")", ".", "expand", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "has<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "("], "ground_truth": ["FI", ")", ";"], "File": "MipsSEFrameLowering51", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13830, "Length": 104, "Cover_Rate": 0.3851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_usqaddv8qi_uus", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vsqadd_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13831, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64Type", "Tile64VLIWPacketizerList", "::", "Tile64TypeOf", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc"], "ground_truth": ["(", ")", ".", "TSFlags", ";"], "File": "Tile64VLIWPacketizer", "Func": "Tile64TypeOf", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13832, "Length": 24, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NonInlineUseOpNo", "=", "-", "<NUM_LIT>", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "<NUM_LIT>", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "="], "ground_truth": ["OpNo", ";"], "File": "SIFoldOperands32", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13833, "Length": 181, "Cover_Rate": 0.3358070500927644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "encoding", "=", "<STR_LIT>", "(", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "encoding", ")"], "ground_truth": [")", ";"], "File": "AArch64AsmParser", "Func": "addLogicalImm32Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13834, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "LeonPasses11", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13835, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "break", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "<ISA_LIT>FI", "->", "setNeedFP", "(", ")", ";", "SDValue", "InVal", ";", "unsigned", "Size", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Size", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "Z80ISelLowering (2)", "Func": "LowerFormalArguments", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13836, "Length": 215, "Cover_Rate": 0.4497907949790795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_VECTOR", "||", "nunits", "!=", "CONST_VECTOR_NUNITS", "(", "op", ")", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", "!=", "CONST_VECTOR_ELT", "("], "ground_truth": ["op", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "i386-expand", "Func": "const_vector_equal_evenodd_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13837, "Length": 64, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstMaskEnd", "==", "<NUM_LIT>", "-", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "ExtendToInt64", "(", "Base", ",", "dl", ")", ",", "ExtendToInt64", "(", "V", ",", "dl", ")", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskStart", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "<NUM_LIT>", ";", "unsigned", "RLAmt2", "=", "MaskStart", ";", "unsigned", "RLAmt1", "=", "(", "<NUM_LIT>", "+", "RLAmt", "-", "RLAmt2", ")"], "ground_truth": ["%", "<NUM_LIT>", ";"], "File": "PPCISelDAGToDAG1", "Func": "SelectRotMaskIns64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13838, "Length": 91, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_load_ps", "(", "float"], "ground_truth": ["const", "*", "__P", ")", "{"], "File": "xmmintrin5", "Func": "_mm_load_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13839, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Tmp", "=", "DAG", ".", "ComputeNumSignBits", "(", "Src", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "APInt", "ShiftVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "ShiftVal", "+=", "Tmp", ";", "return", "ShiftVal", ".", "uge", "(", "VTBits", ")", "?", "VTBits", ":", "ShiftVal"], "ground_truth": [".", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering172", "Func": "ComputeNumSignBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13840, "Length": 64, "Cover_Rate": 0.31683168316831684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering143", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13841, "Length": 181, "Cover_Rate": 0.431980906921241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "*", "SymNamePtr", "=", "nvTM", ".", "getManagedStrPool", "(", ")", "->", "getManagedString", "(", "Sym", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "("], "ground_truth": ["SymNamePtr", "->", "c_str", "(", ")", ")", ")", ")", ";"], "File": "NVPTXAsmPrinter", "Func": "lowerImageHandleSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13842, "Length": 36, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectIToFP", "(", "const", "Instruction", "*", "I", ",", "bool", "IsSigned", ")", "{", "MVT", "DstVT", ";", "Type", "*", "DstTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "DstTy", ",", "DstVT", ")", ")", "return", "false", ";", "if", "(", "DstVT", "!=", "<STR_LIT>", "&&", "DstVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "IsSigned", "&&", "!", "<ISA_LIT>SubTarget", ".", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "DstVT", "==", "<STR_LIT>", "&&", "!", "<ISA_LIT>SubTarget", ".", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "<STR_LIT>", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "false", ";", "SrcVT", "=", "<STR_LIT>", ";", "SrcReg", "=", "TmpReg", ";", "}", "unsigned", "FPReg", "=", "<ISA_LIT>MoveToFPReg", "(", "SrcVT", ",", "SrcReg", ",", "IsSigned", ")", ";", "if", "(", "FPReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")"], "ground_truth": [";"], "File": "PPCFastISel14", "Func": "SelectIToFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13843, "Length": 256, "Cover_Rate": 0.7170868347338936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "RegName", ".", "size", "(", ")", ">", "RegNumIndex", ")", "{", "if", "(", "RegName", ".", "substr", "(", "RegNumIndex", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegNum", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "<NUM_LIT>", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "RegLo", ",", "RegHi", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "false", ";", "const", "bool", "isRBrace", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ";", "if", "(", "!", "isRBrace", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isRBrace", ")", "{", "RegHi", "=", "RegLo", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "RegNum", "=", "(", "unsigned", ")", "RegLo", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "<NUM_LIT>", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "nullptr", ")", ")", "return", "false", ";", "if", "(", "RegWidth", "!=", "<NUM_LIT>", ")", "return", "false", ";", "RegisterKind", "RegKind1", ";", "unsigned", "Reg1", ",", "RegNum1", ",", "RegWidth1", ";", "do", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "}", "else", "if", "(", "Parse<ISA_LIT>Register", "(", "RegKind1", ",", "Reg1", ",", "RegNum1", ",", "RegWidth1", ",", "nullptr", ")", ")", "{", "if", "(", "RegWidth1", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "RegKind1", "!=", "RegKind", ")", "{", "return", "false", ";", "}", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind1", ",", "Reg1", ",", "RegNum1", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";", "}", "}", "while", "(", "true", ")", ";", "}", "else", "{", "return", "false", ";", "}", "switch", "(", "RegKind", ")", "{", "case", "IS_SPECIAL", ":", "RegNum", "=", "<NUM_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case"], "ground_truth": ["IS_AGPR", ":"], "File": "AMDGPUAsmParser15", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13844, "Length": 413, "Cover_Rate": 0.5448548812664907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<ISA_LIT>_MERGE_BASE_OFFSET_NAME"], "ground_truth": [";"], "File": "RISCVMergeBaseOffset", "Func": "getPassName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13845, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getIDWithAttrMask", "(", "uint16_t", "*", "instructionID", ",", "struct", "InternalInstruction", "*", "insn", ",", "uint16_t", "attrMask", ")", "{", "bool", "hasModRMExtension", ";", "InstructionContext", "instructionClass", "=", "contextForAttrs", "(", "attrMask", ")", ";", "hasModRMExtension", "=", "modRMRequired", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ")", ";", "if", "(", "hasModRMExtension", ")", "{", "if", "(", "readModRM", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "*", "instructionID", "=", "decode", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ",", "insn", "->", "modRM", ")", ";", "}", "else", "{", "*", "instructionID", "=", "decode", "(", "insn", "->", "opcodeType", ",", "instructionClass"], "ground_truth": [",", "insn", "->", "opcode", ",", "<NUM_LIT>", ")", ";"], "File": "X86DisassemblerDecoder", "Func": "getIDWithAttrMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13846, "Length": 100, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SVE", "&&", "known_eq", "(", "nbytes", ",", "BYTES_PER_SVE_VECTOR", ")", ")", "{", "unsigned", "int", "elem_nbytes", "=", "vector_element_size", "(", "nbytes", ",", "nunits", ")", ";", "machine_mode", "pred_mode"], "ground_truth": [";"], "File": "aarch645", "Func": "aarch64_get_mask_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13847, "Length": 26, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mask_low_and_shift_len", "(", "machine_mode", "mode", ",", "rtx", "mask", ",", "rtx", "shift", ")", "{", "HOST_WIDE_INT", "shval", ";", "shval", "=", "INTVAL", "(", "shift", ")", "&", "(", "GET_MODE_BITSIZE", "(", "mode", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "mips", "Func": "mask_low_and_shift_len", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13848, "Length": 32, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "&&", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_HI", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "assert", "(", "false", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "LanaiAsmParser", "Func": "addHiImm16Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13849, "Length": 73, "Cover_Rate": 0.36318407960199006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "aix_struct_return", "||", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "TARGET_32BIT", "&&", "!", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "(", "TARGET_ALTIVEC_ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "static", "bool", "warned_for_return_big_vectors", "=", "false", ";", "if", "(", "!", "warned_for_return_big_vectors", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "rs60004", "Func": "rs6000_return_in_memory", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13850, "Length": 111, "Cover_Rate": 0.4625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAny<ISA_LIT>InstComments", "(", "MI", ",", "*", "CommentStream", ",", "getRegisterName", ")", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>"], "ground_truth": ["]", ")", ")", "{"], "File": "X86ATTInstPrinter", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13851, "Length": 71, "Cover_Rate": 0.5071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "EntryBlock", ",", "MI", ",", "Reg", ",", "IsKill", ","], "ground_truth": ["CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "File": "MipsSEFrameLowering12", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13852, "Length": 80, "Cover_Rate": 0.418848167539267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ready_reorder", "(", "rtx", "*", "ready", ",", "int", "nready", ")", "{", "SCHED_REORDER", "(", "ready", ",", "nready"], "ground_truth": [")", ";"], "File": "sh3", "Func": "ready_reorder", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13853, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "swapCPClass", "(", "unsigned", "Class", ")", "const", "{", "return", "(", "(", "Class", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Class", "&"], "ground_truth": ["<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "|", "(", "Class", "&", "<NUM_LIT>", ")", ";"], "File": "GBZ80InstrInfo", "Func": "swapCPClass", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13854, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegSeqTemplate", "<", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [">", "(", ")", ";"], "File": "CSKYAsmParser1", "Func": "isRegSeqV1", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13855, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "if", "(", "InMBB", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", "||", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "false", ";", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "AM", ".", "GV", "=", "GV", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "assert", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ";", "AM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "{", "AM", ".", "GVOpFlags", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "{", "AM", ".", "GVOpFlags", "=", "<STR_LIT>", ";", "}", "return", "true", ";", "}", "if", "(", "!", "AM", ".", "GV", "||", "!"], "ground_truth": ["Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{"], "File": "X86FastISel (2)6", "Func": "X86SelectCallAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13856, "Length": 317, "Cover_Rate": 0.6252465483234714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_divss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U"], "ground_truth": [",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_div_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13857, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "unsigned", "index", "=", "<NUM_LIT>", ";", "unsigned", "inc", "=", "<NUM_LIT>", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "align", "=", "<NUM_LIT>", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13858, "Length": 363, "Cover_Rate": 0.8175675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "."], "ground_truth": ["getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13859, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "sh_media_FVSUB_S", "(", "&", "g", "[", "i", "]", ",", "&", "h", "[", "i", "]", ",", "&", "f", "[", "i", "]", ")", ";", "sh_media_FVSUB_S", "(", "&", "g", "[", "<NUM_LIT>", "]", ",", "&", "h", "[", "<NUM_LIT>", "]", ",", "&"], "ground_truth": ["f", "[", "<NUM_LIT>", "]", ")", ";"], "File": "ushmedia", "Func": "sh_media_FMTRXSUB_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13860, "Length": 58, "Cover_Rate": 0.3625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "reg", "==", "<STR_LIT>", "||", "(", "(", "reg", "==", "<STR_LIT>", ")", "&&", "!", "flag", ")", ")", "{", "printDefaultGuard", "(", "O", ",", "false", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "<<", "(", "(", "flag", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "printRegisterName", "(", "reg", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "}", "}", "else", "{", "O", "<<", "(", "(", "flag", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "reg", "==", "<STR_LIT>", ")", "{", "printRegisterName", "(", "<STR_LIT>", ",", "O", ")", ";", "}", "else", "{", "printRegisterName", "(", "reg", ",", "O"], "ground_truth": [")", ";"], "File": "PatmosInstPrinter", "Func": "printPredicateOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13861, "Length": 107, "Cover_Rate": 0.5691489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&"], "ground_truth": ["TSInfo", ";"], "File": "MipsSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13862, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "CPUString", "(", "CPU", ")"], "ground_truth": [",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "File": "HexagonSubtarget10", "Func": "HexagonSubtarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13863, "Length": 53, "Cover_Rate": 0.49074074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fndecl", "==", "NULL_TREE", ")", "return", "true", ";", "if", "(", "DECL_EXTERNAL", "(", "fndecl", ")", ")", "return", "true", ";", "c_node", "=", "cgraph_node", "::", "get", "(", "fndecl", ")", ";", "c_node", "=", "c_node", "->", "ultimate_alias_target", "(", ")", ";", "return", "!", "c_node", "->", "only_called_directly_p", "(", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "rs60004", "Func": "call_ABI_of_interest", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13864, "Length": 48, "Cover_Rate": 0.676056338028169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "switch", "(", "Mask", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "if", "(", "SpecRegRBit", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "if", "(", "Mask", ")", "{", "O", "<<", "'_'", ";", "if", "(", "Mask", "&", "<NUM_LIT>", ")", "O"], "ground_truth": ["<<", "'f'", ";"], "File": "ARMInstPrinter (2)", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13865, "Length": 336, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "(", "__a", ">="], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vcgezq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13866, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", "->", "hasAtomicLoad", "(", ")", "&&", "isAcquireOrStronger", "(", "Ord", ")", ")", "{", "if", "(", "isa", "<", "LoadInst", ">", "(", "Inst", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "Builder", ".", "CreateCall", "(", "<STR_LIT>", "(", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->"], "ground_truth": ["getParent", "(", ")", ",", "<STR_LIT>", ",", "{", "Inst", "->", "getType", "(", ")", "}", ")", ",", "{", "Inst", "}", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "emitTrailingFence", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13867, "Length": 67, "Cover_Rate": 0.6261682242990654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly8x8x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu"], "ground_truth": ["=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vtbx3_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13868, "Length": 15, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "CC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case"], "ground_truth": ["(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)4", "Func": "ParseConditionCode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13869, "Length": 150, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RegRewriteTable", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIIt", "=", "MIItBegin", ";", "MIIt", "!=", "MIItEnd", ";", "MIIt", "=", "skipDebugInstructionsForward", "(", "++", "MIIt", ",", "MIItEnd", ")", ")", "{", "unsigned", "DestReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "TrueReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "FalseReg", "=", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "(", "CCValid", "^", "CCMask", ")", ")", "std", "::", "swap", "(", "TrueReg", ",", "FalseReg", ")", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "TrueReg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "TrueReg", "=", "RegRewriteTable", "[", "TrueReg", "]", ".", "first", ";", "if", "(", "RegRewriteTable", ".", "find", "(", "FalseReg", ")", "!=", "RegRewriteTable", ".", "end", "(", ")", ")", "FalseReg", "=", "RegRewriteTable", "[", "FalseReg", "]"], "ground_truth": [".", "second", ";"], "File": "SystemZISelLowering10", "Func": "createPHIsForSelects", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13870, "Length": 156, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "AddrData", ".", "Offset", ";", "Register", "SRDPtr", ";", "if", "(", "N2", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "N2", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "N3", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "N3", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "VAddr", "=", "N0", ";", "}", "else", "{", "SRDPtr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "SRDPtr", "="], "ground_truth": ["N2", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFAddr64Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13871, "Length": 84, "Cover_Rate": 0.32684824902723736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", "||"], "ground_truth": ["hasFP", "(", "MF", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "canUseLEAForSPInEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13872, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Shift", "=", "ShiftedImm", ".", "ShiftAmount", ";", "Expr", "=", "ShiftedImm", ".", "Val", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", "&&", "Shift", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "Expr", "=", "getImm", "(", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "return", "CE", "!=", "nullptr", "&&", "CE", "->", "getValue", "(", ")", "<", "<NUM_LIT>", "&&", "-", "CE"], "ground_truth": ["->", "getValue", "(", ")", "<=", "<NUM_LIT>", ";"], "File": "AArch64AsmParser", "Func": "isAddSubImmNeg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13873, "Length": 69, "Cover_Rate": 0.6699029126213593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SImode", "&&", "inner_mode", "==", "SFmode", ")", "{", "emit_insn", "(", "gen_movsi_from_sf", "(", "dest", ",", "inner_source", ")", ")", ";", "return", "true", ";", "}", "if", "(", "mode", "==", "SFmode", "&&", "inner_mode", "==", "SImode", ")", "{", "emit_insn", "(", "gen_movsf_from_si", "(", "dest", ",", "inner_source", ")"], "ground_truth": [")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_move_si_sf_subreg", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13874, "Length": 46, "Cover_Rate": 0.36220472440944884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsN64", "=", "Subtarget", ".", "isABI_N64", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsRegisterInfo20", "Func": "getFrameRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13875, "Length": 33, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "XLenVT", "==", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "EltVT", "=", "N", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", ".", "bitsLT", "(", "XLenVT", ")", ")", "{", "SplatImm", "=", "SignExtend64", "(", "SplatImm", ",", "EltVT", ".", "getSizeInBits", "(", ")", ")", ";", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "SplatImm", ")", ")", "return", "false", ";", "SplatVal", "=", "CurDAG", "->", "getTargetConstant", "(", "SplatImm", ",", "SDLoc"], "ground_truth": ["(", "N", ")", ",", "XLenVT", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVSplatSimm5", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13876, "Length": 85, "Cover_Rate": 0.4941860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "RegisterVT", ".", "getSizeInBits", "(", ")", ")", "return", "CCValAssign", "::", "LocInfo", "::", "Full", ";", "if", "(", "Flags", ".", "isSExt", "(", ")", ")", "return", "CCValAssign", "::", "LocInfo", "::", "SExt", ";", "if", "(", "Flags", ".", "isZExt", "(", ")", ")", "return", "CCValAssign"], "ground_truth": ["::", "LocInfo", "::", "ZExt", ";"], "File": "MipsCallLowering1", "Func": "determineLocInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13877, "Length": 51, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "SVEExpandLibCall", "(", ")"], "ground_truth": [";"], "File": "SVEExpandLibCall", "Func": "createSVEExpandLibCallPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13878, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsra_n_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ",", "const", "int"], "ground_truth": ["__c", ")", "{"], "File": "arm", "Func": "neon2_vsra_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13879, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "->", "getKind", "(", ")", "=="], "ground_truth": ["<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_HI", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "addHiImm16Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13880, "Length": 79, "Cover_Rate": 0.39303482587064675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_vpermilvarpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4di", ")", "__C", ",", "(", "__v4df", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_permutevar_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13881, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize_aarch64_code_model", "(", "opts", ")", ";", "initialize_aarch64_tls_size", "(", "opts", ")", ";", "int", "queue_depth", "=", "<NUM_LIT>", ";", "switch", "(", "aarch64_tune_params", ".", "autoprefetcher_model", ")", "{", "case", "tune_params", "::", "AUTOPREFETCHER_OFF", ":", "queue_depth", "=", "-", "<NUM_LIT>", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_WEAK", ":", "queue_depth", "=", "<NUM_LIT>", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_STRONG", ":", "queue_depth", "=", "max_insn_queue_index", "+", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "maybe_set_param_value", "(", "PARAM_SCHED_AUTOPREF_QUEUE_DEPTH", ",", "queue_depth", ",", "opts", "->"], "ground_truth": ["x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";"], "File": "aarch643", "Func": "aarch64_override_options_internal", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13882, "Length": 80, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MoveF64FrameIndex", "==", "-", "<NUM_LIT>", ")", "MoveF64FrameIndex", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "return", "MoveF64FrameIndex"], "ground_truth": [";"], "File": "RISCVMachineFunctionInfo", "Func": "getMoveF64FrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13883, "Length": 27, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "I", ")", "&&", "MFI", ".", "getStackID", "(", "I", ")", "==", "TargetStackID", "::", "SGPRSpill", "&&", "(", "(", "FramePointerSaveIndex", "&&", "I", "!=", "FramePointerSaveIndex", ")", "||", "(", "BasePointerSaveIndex", "&&", "I", "!=", "BasePointerSaveIndex", ")", ")", ")", "{", "return", "false"], "ground_truth": [";"], "File": "SIFrameLowering1", "Func": "allSGPRSpillsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13884, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "MaybeReg", ":", "AvailableRegs", ")", "{", "if", "(", "MaybeReg", ")", "{", "AvailableReg", "=", "MaybeReg", ";", "break", ";", "}", "}", "if", "(", "!", "AvailableReg", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "const", "char", "*", "Symbol", "=", "getIndirectThunkSymbol", "(", "Subtarget", ",", "AvailableReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "AvailableReg", ")", ".", "addReg", "(", "CalleeVReg", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToES", "(", "Symbol", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MachineInstrBuilder", "(", "*", "BB", "->", "getParent", "(", ")", ",", "&", "MI", ")", ".", "addReg", "(", "AvailableReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "return", "BB"], "ground_truth": [";"], "File": "X86ISelLowering (2)5", "Func": "EmitLoweredIndirectThunk", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13885, "Length": 123, "Cover_Rate": 0.4197952218430034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "return", "AM", ".", "Scale", "=="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARCISelLowering", "Func": "isLegalAddressingMode", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13886, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pfmul", "(", "(", "__v2sf", ")", "__A", ",", "("], "ground_truth": ["__v2sf", ")", "__B", ")", ";"], "File": "mm3dnow4", "Func": "_m_pfmul", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13887, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isMinSize", "(", "const"], "ground_truth": ["MachineFunction", "&", "MF", ")", "{"], "File": "HexagonFrameLowering (2)3", "Func": "isMinSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13888, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FastISel", "(", "FuncInfo"], "ground_truth": [",", "LibInfo", ")", ";"], "File": "AArch64FastISel10", "Func": "createFastISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13889, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "("], "ground_truth": ["Reg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13890, "Length": 95, "Cover_Rate": 0.33687943262411346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bytes", "=", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ";", "words", "=", "(", "bytes", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "cum", "->", "words", "+=", "words", ";", "cum", "->", "nregs", "-=", "words", ";", "if", "(", "cum", "->", "nregs", "<=", "<NUM_LIT>", ")", "{", "cum", "->", "nregs", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "bfin2", "Func": "function_arg_advance", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13891, "Length": 57, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "(", "<ISA_LIT>TargetObjectFile", "&", ")", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "IsGlobalInSmallSection", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GOT", ",", "GPRelNode", ")", ";", "}", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HiPart", ",", "Lo", ")", ";", "}", "else", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "NULL", ",", "<NUM_LIT>", ","], "ground_truth": ["false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering32", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13892, "Length": 210, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "true", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "PPCFastISel (2)", "Func": "isLoadTypeLegal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13893, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "spu_vector_alignment_reachable", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return"], "ground_truth": ["false", ";"], "File": "spu", "Func": "spu_vector_alignment_reachable", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13894, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "cvtMIMGAtomic", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtMIMG", "(", "Inst", ",", "Operands", ",", "true"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtMIMGAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13895, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "ConvertBooleanCarryToCarryFlag", "(", "SDValue", "BoolCarry", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "BoolCarry", ")", ";", "EVT", "CarryVT", "=", "BoolCarry", "."], "ground_truth": ["getValueType", "(", ")", ";"], "File": "ARMISelLowering186", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13896, "Length": 27, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_m_n_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vbrsrq_x_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13897, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AI", "->", "use_empty", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "auto", "*", "C1", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AI", "->", "getValOperand", "(", ")", ")", ";", "Instruction", "*", "I", "=", "AI", "->", "user_back", "(", ")", ";", "if", "(", "!", "C1", "||", "!", "AI", "->", "hasOneUse", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "And", "||", "AI", "->", "getParent", "(", ")", "!=", "I", "->", "getParent", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Bits", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "!", "C2", "||", "Bits", "==", "<NUM_LIT>", "||", "!", "isPowerOf2_64", "(", "C2"], "ground_truth": ["->", "getZExtValue", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "File": "X86ISelLowering100", "Func": "shouldExpandLogicAtomicRMWInIR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13898, "Length": 132, "Cover_Rate": 0.6839378238341969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "const", "int", "regno1", "=", "REGNO", "(", "reg1", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "==", "SUBREG", ")", "reg2", "=", "SUBREG_REG", "(", "reg2", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "const", "int", "regno2", "=", "REGNO", "(", "reg2", ")", ";", "if", "(", "SPARC_INT_REG_P", "(", "regno1", ")", "&&", "SPARC_INT_REG_P", "(", "regno2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_VIS3", ")", "{", "if", "(", "(", "SPARC_INT_REG_P", "(", "regno1", ")", "&&", "SPARC_FP_REG_P", "(", "regno2", ")", ")", "||", "(", "SPARC_FP_REG_P", "(", "regno1", ")", "&&", "SPARC_INT_REG_P", "(", "regno2", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "sparc", "Func": "sparc_split_reg_reg_legitimate", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13899, "Length": 111, "Cover_Rate": 0.7762237762237763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "return", "NoHazard", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isFirst", ",", "isSingle", ",", "isCracked", ",", "isLoad", ",", "isStore", ";", "<STR_LIT>", "InstrType", "=", "GetInstrType", "(", "Opcode", ",", "isFirst", ",", "isSingle", ",", "isCracked", ",", "isLoad", ",", "isStore", ")", ";", "if", "(", "InstrType", "==", "<STR_LIT>", ")", "return", "NoHazard", ";", "if", "(", "NumIssued", "!=", "<NUM_LIT>", "&&", "("], "ground_truth": ["isFirst", "||", "isSingle", ")", ")", "return", "Hazard", ";"], "File": "PPCHazardRecognizers", "Func": "getHazardType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13900, "Length": 83, "Cover_Rate": 0.3155893536121673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sew", ".", "ashrInPlace", "(", "<NUM_LIT>", ")", ";", "unsigned", "SewLog2", "=", "Sew", ".", "logBase2", "(", ")", ";", "unsigned", "LmulLog2", "=", "Lmul", ".", "logBase2", "(", ")", ";", "Op", "->", "VType", ".", "Sew", "=", "static_cast", "<", "VSEW", ">", "(", "SewLog2", ")", ";", "if", "(", "Fractional", ")", "{", "unsigned", "Flmul", "=", "<NUM_LIT>", "-", "LmulLog2", ";", "Op", "->", "VType", ".", "Lmul", "=", "static_cast", "<", "VLMUL", ">", "(", "Flmul", ")", ";", "Op", "->", "VType", ".", "Encoding", "=", "(", "(", "Flmul", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "SewLog2", "&", "<NUM_LIT>"], "ground_truth": [")", "<<", "<NUM_LIT>", ")", "|", "(", "Flmul", "&", "<NUM_LIT>", ")", ";"], "File": "RISCVAsmParser57", "Func": "createVType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13901, "Length": 97, "Cover_Rate": 0.4127659574468085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isMem", "(", ")", "const"], "ground_truth": ["LLVM_OVERRIDE", "{"], "File": "VideocoreAsmParser", "Func": "isMem", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13902, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsIntrFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "return", "(", "F", "->", "getCallingConv", "(", ")"], "ground_truth": ["==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "CalleeSavedRegsIntrFP", ":", "CalleeSavedRegsFP", ")", ";"], "File": "MSP430RegisterInfo24", "Func": "getCalleeSavedRegs", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13903, "Length": 87, "Cover_Rate": 0.3210332103321033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "aarch64_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "!", "optimize_size", ")", "return", "MAX", "(", "align", ",", "BITS_PER_WORD", ")", ";", "return", "align"], "ground_truth": [";"], "File": "aarch64", "Func": "aarch64_constant_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13904, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering", "Func": "getTgtMemIntrinsic", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13905, "Length": 57, "Cover_Rate": 0.33727810650887574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "initializeEnvironment", "(", ")", "{", "HasV4TOps", "=", "false", ";", "HasV5TOps", "=", "false", ";", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFP<ISA_LIT>v8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget70", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13906, "Length": 135, "Cover_Rate": 0.6490384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{"], "ground_truth": ["return", "AMDGPU", "::", "NumTargetFixupKinds", ";", "}"], "File": "AMDGPUAsmBackend1", "Func": "getNumFixupKinds", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13907, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Entry", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "JTI", "=", "cast", "<", "JumpTableSDNode", ">", "(", "JT", ".", "getNode", "(", ")", ")", "->", "getIndex", "(", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "getArchName", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "Entry", ",", "SDValue", "(", ")", ")", ";", "SDNode", "*", "B", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getTargetJumpTable", "(", "JTI", ",", "<STR_LIT>", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "B", ",", "<NUM_LIT>", ")", ";", "}", "SDNode", "*", "Dest", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "JT", ",", "Entry", ",", "DAG", ".", "getTargetJumpTable", "(", "JTI"], "ground_truth": [",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering165", "Func": "LowerBR_JT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13908, "Length": 179, "Cover_Rate": 0.69921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "PPCExpandISEL", "Func": "isISEL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13909, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot90v16qi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve1___arm_vcaddq_rot90_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13910, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "at", "=", "CountLeadingZeros_64", "(", "x", ")", ";", "uint64_t", "complow", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "at", ")", ";", "uint64_t", "comphigh", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-"], "ground_truth": ["at", ")", ";"], "File": "AlphaISelDAGToDAG2", "Func": "getNearPower2", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13911, "Length": 30, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "getMaxByValAlign", "(", "Ty", ",", "Alignment", ",", "Align"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering100", "Func": "getByValTypeAlignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13912, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_secondary_reload_gpr", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "int", "regno", "=", "true_regnum", "(", "reg", ")", ";", "enum", "reg_class", "rclass", ";", "rtx", "addr", ";", "rtx", "scratch_or_premodify", "=", "scratch", ";", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "store_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "reg", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "mem", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "scratch", ")", ";", "}", "gcc_assert", "(", "regno", ">=", "<NUM_LIT>", "&&", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")"], "ground_truth": [")", ";"], "File": "rs6000", "Func": "rs6000_secondary_reload_gpr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13913, "Length": 111, "Cover_Rate": 0.4051094890510949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ResVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "X", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "X", ",", "Op1", ")", ";", "}", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Z", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ","], "ground_truth": ["Op0", ",", "Z", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performUzpCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13914, "Length": 154, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "*", "this"], "ground_truth": [",", "PM", ")", ";"], "File": "RISCVTargetMachine11", "Func": "createPassConfig", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13915, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget"], "ground_truth": ["<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "PPCRegisterInfo (2)3", "Func": "resolveFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13916, "Length": 117, "Cover_Rate": 0.6062176165803109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vcvttph2w256_mask", "(", "__B", ",", "(", "__v16hi"], "ground_truth": [")", "_mm256_setzero_si256", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_cvttph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13917, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddvq_p_u16", "(", "uint16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddvq_p_uv8hi", "(", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vaddvq_p_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13918, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FirstOpc", "=", "FirstLdSt", ".", "getOpcode", "(", ")", ";", "unsigned", "SecondOpc", "=", "SecondLdSt", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "canPairLdStOpc", "(", "FirstOpc", ",", "SecondOpc", ")", ")", "return", "false", ";", "if", "(", "!", "isCandidateToMergeOrPair", "(", "FirstLdSt", ")", "||", "!", "isCandidateToMergeOrPair", "(", "SecondLdSt", ")", ")", "return", "false", ";", "int64_t", "Offset1", "=", "FirstLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "FirstOpc", ")", "&&", "!", "scaleOffset", "(", "FirstOpc", ",", "Offset1", ")", ")", "return", "false", ";", "int64_t", "Offset2", "=", "SecondLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "SecondOpc", ")", "&&", "!", "scaleOffset", "(", "SecondOpc", ",", "Offset2", ")", ")", "return", "false", ";", "if", "(", "Offset1", ">", "<NUM_LIT>", "||", "Offset1", "<", "-", "<NUM_LIT>", ")", "return", "false", ";", "assert", "(", "Offset1", "<=", "Offset2"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo109", "Func": "shouldClusterMemOps", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13919, "Length": 135, "Cover_Rate": 0.7219251336898396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeSubVectorBroadcast", "(", "MVT", "DstVT", ",", "MVT", "SrcVT", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "assert", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "DstVT", ".", "getScalarType", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "("], "ground_truth": [")", ";"], "File": "X86ShuffleDecode4", "Func": "DecodeSubVectorBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13920, "Length": 43, "Cover_Rate": 0.4574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrIdxX16", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ","], "ground_truth": ["SDValue", "&", "Index", ")", "{"], "File": "PPCISelDAGToDAG103", "Func": "SelectAddrIdxX16", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13921, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_target_stack_probe", "(", "void", ")", "{", "if", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", ")", "return", "false", ";", "return", "TARGET_STACK_PROBE"], "ground_truth": [";"], "File": "i386", "Func": "ix86_target_stack_probe", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13922, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "N", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&"], "ground_truth": ["N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "X86ISelDAGToDAG114", "Func": "SelectMOV64Imm32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13923, "Length": 75, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'q'", ")", "{", "std", "::", "string", "RN", "(", "RegName", ")", ";", "RN", "[", "<NUM_LIT>", "]", "=", "'f'", ";", "OS", "<<"], "ground_truth": ["RN", ";"], "File": "PPCInstPrinter", "Func": "printRegName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13924, "Length": 29, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "op", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "<STR_LIT>", ")", ";", "CPE", "->", "RefCount", "++", ";", "break", ";", "}", "}", "if", "(", "isThumb", "&&", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "(", "Offset", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "HasInlineAsm"], "ground_truth": [")", ")", "MBBSize", "+=", "<NUM_LIT>", ";"], "File": "ARMConstantIslandPass27", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13925, "Length": 307, "Cover_Rate": 0.3633136094674556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_128RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_128RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_256RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_256RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_512RegClass", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "AMDGPU", "::", "VReg_512RegClass", ")", ";", "computeRegisterProperties", "(", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "Custom", ")", ";"], "File": "SIISelLowering3", "Func": "SITargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13926, "Length": 156, "Cover_Rate": 0.416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "lowerVRSAVESpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "GPRC", "="], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "PPCRegisterInfo22", "Func": "lowerVRSAVESpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13927, "Length": 73, "Cover_Rate": 0.4010989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "TII", "->", "getLoadAndTest", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "Opcode", "||", "!", "adjustCCMasksForInstr", "(", "MI", ",", "Compare", ",", "CCUsers", ",", "Opcode", ")", ")", "return", "false", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")"], "ground_truth": ["MIB", ".", "add", "(", "MO", ")", ";"], "File": "SystemZElimCompare (2)2", "Func": "convertToLoadAndTest", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13928, "Length": 82, "Cover_Rate": 0.5694444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_ATAN", ":", "Res0", "=", "atan", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_ATANH", ":", "Res0", "=", "(", "log", "(", "opr0", "+", "<NUM_LIT>", ")", "-", "log", "(", "opr0", "-", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_ATANPI", ":", "Res0", "=", "atan", "(", "opr0", ")", "/", "MATH_PI", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_CBRT", ":", "Res0", "=", "(", "opr0", "<", "<NUM_LIT>", ")", "?", "-", "pow", "(", "-", "opr0", ",", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ":", "pow", "(", "opr0", ",", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_COS", ":", "Res0", "=", "cos", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_COSH", ":", "Res0", "=", "cosh", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_COSPI", ":", "Res0", "=", "cos", "(", "MATH_PI", "*", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_EXP", ":", "Res0", "=", "exp", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_EXP2", ":", "Res0", "=", "pow", "(", "<NUM_LIT>", ",", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_EXP10", ":", "Res0", "=", "pow", "(", "<NUM_LIT>", ",", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_EXPM1", ":", "Res0", "=", "exp", "(", "opr0", ")", "-", "<NUM_LIT>", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_LOG", ":", "Res0", "=", "log", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_LOG2", ":", "Res0", "=", "log", "(", "opr0", ")", "/", "log", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_LOG10", ":", "Res0", "=", "log", "(", "opr0", ")", "/", "log", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_RSQRT", ":", "Res0", "=", "<NUM_LIT>", "/", "sqrt", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_<ISA_LIT>N", ":", "Res0", "=", "sin", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_<ISA_LIT>NH", ":", "Res0", "=", "sinh", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_<ISA_LIT>NPI", ":", "Res0", "=", "sin", "(", "MATH_PI", "*", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_SQRT", ":", "Res0", "=", "sqrt", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_TAN", ":", "Res0", "=", "tan", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_TANH", ":", "Res0", "=", "tanh", "(", "opr0", ")", ";", "return", "true", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_TANPI", ":", "Res0", "=", "tan", "(", "MATH_PI", "*", "opr0", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AMDGPULibCalls", "Func": "evaluateScalarMathFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13929, "Length": 393, "Cover_Rate": 0.4262472885032538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "found_flags", "=", "initial_state", ";", "while", "(", "(", "ntoken", "=", "strchr", "(", "specs", ",", "separator", ")", ")", ")", "{", "size_t", "token_length", "=", "ntoken", "-", "specs", ";", "unsigned", "token_ops", "=", "aarch64_parse_one_option_token", "(", "specs", ",", "token_length", ",", "flags", ",", "option_name", ")", ";", "if", "(", "!", "token_ops", ")", "found_flags", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_parse_boolean_options", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13930, "Length": 50, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MayFoldLoad", "&&", "N1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", "->", "hasOneUse", "(", ")", "&&", "tryFoldVecLoad", "(", "Node", ",", "N1", ".", "getNode", "(", ")", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "SDValue", "Load", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N0", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "Imm", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "ReplaceUses", "(", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "getMemOperand", "(", ")", ";", "CNode", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86ISelDAGToDAG", "Func": "emitPCMPISTR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13931, "Length": 173, "Cover_Rate": 0.5118343195266272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "riscv_set_frame_expr", "(", "riscv_frame_set", "(", "mem"], "ground_truth": [",", "reg", ")", ")", ";"], "File": "riscv", "Func": "riscv_save_reg", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13932, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2"], "ground_truth": [")", ",", "__a", ",", "__lane1", ")", ";"], "File": "arm", "Func": "neon4_vcopyq_lane_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13933, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBMI", "(", ")", "const", "{", "return", "HasBMI"], "ground_truth": [";"], "File": "X86Subtarget (2)", "Func": "hasBMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13934, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshrun_n_s32", "(", "int32x4_t", "__a", ","], "ground_truth": ["const", "int", "__b", ")", "{"], "File": "arm", "Func": "neon_vqrshrun_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13935, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "("], "ground_truth": ["IsKill", ")", ")", ";"], "File": "M68kInstrBuilder", "Func": "addRegIndirectWithDisp", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13936, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "this", "->", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else"], "ground_truth": ["{"], "File": "PPCISelLowering107", "Func": "getOptimalMemOpType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13937, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", "."], "ground_truth": ["size", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13938, "Length": 24, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isHighLatencyBlock", "("], "ground_truth": [")", "{"], "File": "SIMachineScheduler", "Func": "isHighLatencyBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13939, "Length": 5, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi64", "(", "(", "__m64", ")", "<NUM_LIT>", ",", "__A"], "ground_truth": [")", ";"], "File": "emmintrin", "Func": "_mm_movpi64_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13940, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PopOpnd", "=", "InIdx", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "PopOpnd", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "PopOpnd", ",", "InVec", ")", ";", "}", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "return", "Op", ";", "EVT", "IntVT", "=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDValue", "SplatIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "DAG", ".", "getZExtOrTrunc", "(", "InIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Seq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "Zero", ",", "One", ")", ";", "EVT", "BoolVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ";", "EVT", "PredVT", "=", "Seq", ".", "getValueType", "(", ")", ".", "changeVectorElementType", "(", "BoolVT", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PredVT", ",", "Seq", ",", "SplatIdx", ","], "ground_truth": ["DAG", ".", "getCondCode", "(", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13941, "Length": 187, "Cover_Rate": 0.31166666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Shuffles", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "Shuffles", "[", "i", "]", "->", "replaceAllUsesWith", "(", "TransposedVectors", "[", "Indices", "[", "i", "]", "]", ")", ";", "return", "true", ";", "}", "Type", "*", "ShuffleEltTy", "=", "ShuffleTy", "->", "getVectorElementType", "(", ")", ";", "unsigned", "NumSubVecElems", "=", "ShuffleTy", "->", "getVectorNumElements", "(", ")", "/", "Factor", ";", "decompose", "(", "Shuffles", "[", "<NUM_LIT>", "]", ",", "Factor", ",", "VectorType", "::", "get", "(", "ShuffleEltTy", ",", "NumSubVecElems", ")", ",", "DecomposedVectors", ")", ";", "switch", "(", "NumSubVecElems", ")", "{", "case", "<NUM_LIT>", ":", "transpose_4x4", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "interleave8bitStride4VF8", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "X86InterleavedAccess15", "Func": "lowerIntoOptimizedSequence", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13942, "Length": 120, "Cover_Rate": 0.36036036036036034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "("], "ground_truth": ["b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmull_high_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13943, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "if", "(", "SDValue", "Extract", "=", "lowerShuffleOfExtractsAsVperm", "(", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Extract", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerV2I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13944, "Length": 222, "Cover_Rate": 0.33534743202416917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpeq_epi16_mask", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_pcmpeqw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi"], "ground_truth": [")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_cmpeq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13945, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerToPredicatedOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ",", "bool", "OverrideNEON", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "Pg", "=", "getPredicateForVector", "(", "DAG", ",", "DL", ",", "VT", ")", ";", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ",", "OverrideNEON", ")", ")", "{", "EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", "=", "{", "Pg", "}", ";", "for", "(", "const", "SDValue", "&", "V", ":", "Op", "->", "op_values", "(", ")", ")", "{", "if", "(", "isa", "<", "CondCodeSDNode", ">", "(", "V", ")", ")", "{", "Operands", ".", "push_back", "(", "V", ")", ";", "continue", ";", "}", "if", "(", "const", "VTSDNode", "*", "VTNode", "=", "dyn_cast", "<", "VTSDNode", ">", "(", "V", ")", ")", "{", "EVT", "VTArg", "=", "VTNode", "->", "getVT", "(", ")", ".", "getVectorElementType", "(", ")", ";", "EVT", "NewVTArg", "=", "ContainerVT", ".", "changeVectorElementType", "(", "VTArg", ")", ";", "Operands", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "NewVTArg", ")", ")", ";", "continue", ";", "}", "assert", "(", "useSVEForFixedLengthVectorVT", "(", "V", ".", "getValueType", "(", ")"], "ground_truth": [",", "OverrideNEON", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering96", "Func": "LowerToPredicatedOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13946, "Length": 184, "Cover_Rate": 0.5272206303724928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINSERT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "return", "InsertBitToMaskVector", "(", "Op", ",", "DAG", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "N2C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", ";", "unsigned", "IdxVal", "=", "N2C", "->", "getZExtValue", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "{", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "IdxVal", "==", "<NUM_LIT>", ")", "{", "if", "(", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "EltVT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N1Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1Vec", ",", "N2", ")", ";", "}", "}", "SDValue", "V", "=", "Extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "unsigned", "NumEltsIn128", "=", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "IdxIn128", "=", "IdxVal", "-", "(", "IdxVal", "/", "NumEltsIn128", ")", "*", "NumEltsIn128", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getConstant", "(", "IdxIn128", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opc", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opc", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "X86ISelLowering1", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13947, "Length": 365, "Cover_Rate": 0.4866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isReg", "(", "FP64Reg", ")"], "ground_truth": [";"], "File": "RISCVAsmParser (2)1", "Func": "isFP64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13948, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "("], "ground_truth": ["MF", ".", "getSubtarget", "(", ")", ")", ";"], "File": "MipsSEISelDAGToDAG (2)", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13949, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isCall", "(", ")", ")", "return", "true", ";", "if", "(", "!", "isTargetSpecificOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "return", "!", "isSALU", "(", "MI", ")", "||", "MI", "."], "ground_truth": ["readsRegister", "(", "<STR_LIT>", ",", "&", "RI", ")", ";"], "File": "SIInstrInfo11", "Func": "mayReadEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13950, "Length": 43, "Cover_Rate": 0.35537190082644626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSubtargetV2", "(", ")", "const", "{", "return", "<ISA_LIT>ArchVersion", "=="], "ground_truth": ["V2", ";"], "File": "HexagonSubtarget1", "Func": "isSubtargetV2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13951, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_f64", "(", "float64x1_t", "__a", ",", "float64x1_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vmul_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13952, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_mve_vabdq_fv4sf", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vabdq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13953, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isDef32", "(", "const", "SDNode", "&", "N", ")", "{", "unsigned", "Opc", "=", "N", ".", "getOpcode", "(", ")", ";", "return", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "TargetOpcode", "::", "EXTRACT_SUBREG", "&&", "Opc"], "ground_truth": ["!=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)2", "Func": "isDef32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13954, "Length": 35, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "pa_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "copy_to_reg", "(", "virtual_incoming_args_rtx", ")", ";", "else", "return"], "ground_truth": ["virtual_incoming_args_rtx", ";"], "File": "pa", "Func": "pa_internal_arg_pointer", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13955, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqd128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4si", ")", "_mm_undefined_si128", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cvtsepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13956, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "BB_HEAD", "(", "loop", "->", "header", ")", ")", ",", "INSN_UID", "(", "BB_END", "(", "loop", "->", "latch", ")", ")", ")", ";", "if", "(", "pc_set", "(", "BB_END", "(", "loop", "->", "latch", ")", ")", "==", "NULL_RTX", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "else", "{", "rtx_insn", "*", "new_insn", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "new_insn", "=", "emit_insn_before", "(", "gen_osc_break", "(", ")", ",", "BB_END", "(", "loop"], "ground_truth": ["->", "latch", ")", ")", ";"], "File": "s390", "Func": "s390_adjust_loops", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13957, "Length": 94, "Cover_Rate": 0.43317972350230416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "struct", "cc_conv", "cc_di_convs", "[", "]", "=", "{", "{", "NE", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "EQ", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "GE", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "GT", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "LE", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "LT", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "GTU", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "LEU", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "CCEND", "}", ";", "static", "const", "struct", "cc_type_conv", "cc_convs", "[", "]", "=", "{", "{", "CC_FUNmode", ",", "cc_fun_convs", "}", ",", "{", "CC_FPmode", ",", "cc_fp_convs", "}", ",", "{", "CC_FPEQmode", ",", "cc_fpeq_convs", "}", ",", "{", "CC_UNSmode", ",", "cc_uns_convs", "}", ",", "{", "CCmode", ",", "cc_signed_convs", "}", ",", "{", "DImode", ",", "cc_di_convs", "}", "}", ";", "size_t", "i", ";", "int", "j", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "RTX_CODE", "cc", "=", "GET_CODE", "(", "x", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cc_convs", ")", ";", "i", "++", ")", "{", "if", "(", "mode", "==", "cc_convs", "[", "i", "]", ".", "cc_mode", ")", "{", "for", "(", "j", "=", "<NUM_LIT>", ";", "cc_convs", "[", "i", "]", ".", "convs", "[", "j", "]", ".", "cc", "!=", "UNKNOWN", ";", "j", "++", ")", "if", "(", "cc", "==", "cc_convs", "[", "i", "]", ".", "convs", "[", "j", "]", ".", "cc", ")", "{", "const", "char", "*", "mmix_cc", "=", "(", "reversed", "?", "cc_convs", "[", "i", "]", ".", "convs", "[", "j", "]", ".", "reversed", ":", "cc_convs", "[", "i", "]", ".", "convs", "[", "j", "]", ".", "normal", ")", ";", "if", "(", "mmix_cc", "==", "NULL", ")", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "mmix_cc", ")", ";", "return", ";", "}", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "}", "}", "fatal_insn", "(", "<STR_LIT>"], "ground_truth": [",", "x", ")", ";"], "File": "mmix4", "Func": "mmix_output_condition", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13958, "Length": 292, "Cover_Rate": 0.5499058380414312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_mask3", "(", "(", "__v2df", ")", "__W", ",", "-", "(", "__v2df", ")"], "ground_truth": ["__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask3_fnmadd_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13959, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp"], "ground_truth": [".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vst4_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13960, "Length": 76, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemRegImm", "(", ")"], "ground_truth": ["const", "{"], "File": "DLXAsmParser", "Func": "isMemRegImm", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13961, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "toIndex", "(", "ID", "Id", ")", "{", "assert", "(", "static_cast", "<", "unsigned", ">", "(", "Id", ")", ">", "static_cast"], "ground_truth": ["<", "unsigned", ">", "(", "<ISA_LIT>LibFunc", "::", "EI_LAST_MANGLED", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "toIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13962, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "{", "int", "SuccState", "=", "getSuccState", "(", "InitialStates", ",", "F", ",", "ParentBaseState", ",", "BB", ")", ";", "if", "(", "SuccState", "==", "OverdefinedState", ")", "continue", ";", "FinalStates", ".", "insert", "(", "{", "BB", ",", "SuccState", "}", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "{", "auto", "&", "BBColors", "=", "BlockColors", "[", "BB", "]", ";", "BasicBlock", "*", "FuncletEntryBB", "=", "BBColors", ".", "front", "(", ")", ";", "if", "(", "isa", "<", "CleanupPadInst", ">", "(", "FuncletEntryBB", "->", "getFirstNonPHI", "(", ")", ")", ")", "continue", ";", "int", "PrevState", "=", "getPredState", "(", "FinalStates", ",", "F", ",", "ParentBaseState", ",", "BB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "PrevState", "<<", "'\\n'", ")", ";", "for", "(", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", "||", "!", "isStateStoreNeeded", "(", "Personality", ",", "*", "Call", ")", ")", "continue", ";", "int", "State", "=", "getStateForCall", "(", "BlockColors", ",", "FuncInfo", ",", "*", "Call", ")", ";", "if", "(", "State", "!=", "PrevState", ")", "insertStateNumberStore", "(", "&", "I", ",", "State", ")", ";", "PrevState", "=", "State", ";", "}", "auto", "EndState", "=", "FinalStates", ".", "find", "(", "BB", ")", ";", "if", "(", "EndState", "!=", "FinalStates", ".", "end", "(", ")", ")", "if", "(", "EndState", "->", "second", "!=", "PrevState", ")", "insertStateNumberStore", "(", "BB", "->", "getTerminator", "(", ")", ",", "EndState", "->", "second", ")", ";", "}", "SmallVector", "<", "CallBase", "*", ",", "<NUM_LIT>", ">", "SetJmp3Calls", ";", "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "{", "for", "(", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "if", "(", "Call", "->", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", "!=", "SetJmp3", ".", "getCallee", "(", ")", "->", "stripPointerCasts", "(", ")", ")", "continue", ";", "SetJmp3Calls", ".", "push_back", "(", "Call", ")", ";", "}", "}", "for", "(", "CallBase", "*", "Call", ":"], "ground_truth": ["SetJmp3Calls", ")", "{"], "File": "X86WinEHState15", "Func": "addStateStores", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13963, "Length": 326, "Cover_Rate": 0.35129310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Count", ";", "++", "I", ")", "OS"], "ground_truth": ["<<", "'\\x7'", ";"], "File": "SystemZMCAsmBackend10", "Func": "writeNopData", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13964, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "if", "(", "!", "(", "hasBasePointer", "(", "MF", ")", "&&", "FrameIndex", "<", "<NUM_LIT>", ")", ")", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "}", "assert", "(", "OpC", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "noImmForm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "is64Bit", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is64Bit", "?", "G8RC", ":", "GPRC", ";", "unsigned", "SRegHi", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ",", "SReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SRegHi", ")", ".", "addImm", "(", "Offset", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ","], "ground_truth": ["SReg", ")", ".", "addReg", "(", "SRegHi", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo13", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13965, "Length": 250, "Cover_Rate": 0.36023054755043227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "return", "false", ";", "if", "(", "(", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "||", "(", "!", "MayClobberFrom", "&&", "MayClobberTo", ")", ")", "return", "true", ";", "return", "!", "(", "(", "MBBFrom", "==", "MBBTo", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "From", ")", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "To", ")", ")", "||", "MDT", ".", "properlyDominates", "(", "Clobber", "->", "getParent", "(", ")", ",", "MBBTo", ")", ")", ";", "}", ";", "return", "(", "llvm", "::", "any_of", "(", "Clobbers", ",", "interferes", ")", ")", "||", "(", "llvm", "::", "any_of", "(", "Inits", ",", "[", "&", "]", "(", "InitListMap", "::", "value_type", "&", "C", ")", "{", "return", "C", ".", "first", "!=", "Init", ".", "first", "&&", "llvm", "::", "any_of", "(", "C", ".", "second", ",", "interferes", ")", ";", "}", ")", ")", ";", "}", ";", "if", "(", "MDT", ".", "dominates", "(", "MI1", ",", "MI2", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI2", ",", "MI1", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI2", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI2", ")", ";", "MI2", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I2", "++", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "else", "if", "(", "MDT", ".", "dominates", "(", "MI2", ",", "MI1", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI1", ",", "MI2", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI1", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI1", ")", ";", "MI1", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I1", "++", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "SIFixSGPRCopies16", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13966, "Length": 274, "Cover_Rate": 0.3277511961722488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PrepareForLiveIntervals", "(", ")", "{", "return", "new", "<ISA_LIT>PrepareForLiveIntervals", "("], "ground_truth": [")", ";"], "File": "TVMPrepareForLiveIntervals", "Func": "createTVMPrepareForLiveIntervals", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13967, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return"], "ground_truth": ["getFramePointerReg", "(", "STI", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13968, "Length": 39, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "PersonalityLocs", ".", "empty", "(", ")", "&&", "PersonalityIndexLocs", "."], "ground_truth": ["empty", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "hasPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13969, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", "=", "TREE_STRING_POINTER", "(", "DECL_SECTION_NAME", "(", "decl", ")", ")", ";", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ")", "||", "streq", "(", "name", ",", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_ZDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ")", "||", "streq", "(", "name", ",", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_SDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_TDA", ")", ";", "}", "else", "{", "int", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl"], "ground_truth": [")", ")", ";"], "File": "v8503", "Func": "v850_encode_data_area", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13970, "Length": 91, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WeakRefDirective", "=", "<STR_LIT>", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";", "SupportsDebugInformation", "="], "ground_truth": ["true", ";"], "File": "ARMMCAsmInfo3", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13971, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TCTX_POINTER_ARITH", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_FIELD", ":", "if", "(", "silent_p", ")", ";", "else", "if", "(", "lang_GNU_CXX", "(", ")", ")", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "type", ")", ";", "else", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ARRAY_ELEMENT", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case", "TCTX_ALLOCATION", ":", "if", "(", "!", "silent_p", ")", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "type", ")", ";", "return", "false", ";", "case"], "ground_truth": ["TCTX_DEALLOCATION", ":"], "File": "aarch64-sve-builtins", "Func": "verify_type_context", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13972, "Length": 100, "Cover_Rate": 0.3861003861003861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TheModule", "==", "&", "M", ")", ";", "TheModule", "=", "nullptr", ";", "EHLinkRegistrationTy", "=", "nullptr", ";", "CXXEHRegistrationTy", "=", "nullptr", ";", "SEHRegistrationTy", "=", "nullptr", ";", "SetJmp3", "=", "nullptr", ";", "CxxLongjmpUnwind", "=", "nullptr", ";", "SehLongjmpUnwind", "=", "nullptr", ";", "Cookie", "=", "nullptr", ";", "return", "false"], "ground_truth": [";"], "File": "X86WinEHState1", "Func": "doFinalization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13973, "Length": 43, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "next", "(", "I", ")", "==", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "return", "std", "::", "next", "(", "I", ")", "->", "getOpcode", "("], "ground_truth": [")", "==", "<STR_LIT>", ";"], "File": "R600ISelLowering (2)1", "Func": "isEOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13974, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel"], "ground_truth": [")", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "createSystemZISelDag", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13975, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>VectorRegMerger", "(", "tm"], "ground_truth": [")", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "createR600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13976, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFusion", "(", ")", "const", "{", "return", "hasArithmeticBccFusion", "(", ")", "||", "hasArithmeticCbzFusion", "(", ")", "||", "hasFuseAES", "(", ")", "||", "hasFuseCCSelect", "(", ")"], "ground_truth": ["||", "hasFuseLiterals", "(", ")", ";"], "File": "AArch64Subtarget12", "Func": "hasFusion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13977, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "value_long", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "HOST_BITS_PER_LONG", ">", "<NUM_LIT>", ")", "value_long", "[", "<NUM_LIT>", "]", "&=", "<NUM_LIT>", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "value_long", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "DFmode", ":", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "value_long", ")", ";", "if", "(", "HOST_BITS_PER_LONG", ">", "<NUM_LIT>", ")", "{", "value_long", "[", "<NUM_LIT>", "]", "&=", "<NUM_LIT>", ";", "value_long", "[", "<NUM_LIT>", "]", "&=", "<NUM_LIT>", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "value_long", "[", "<NUM_LIT>", "]", ",", "value_long", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "MODE_INT", ":", "case", "MODE_PARTIAL_INT", ":", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "xtensa5", "Func": "xtensa_output_literal", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13978, "Length": 126, "Cover_Rate": 0.4581818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "FIOperandNo", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNo", ";", "assert", "(", "FIOperandNo", "!=", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetOperandNo", "=", "(", "FIOperandNo", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "OffsetOperandNo", "=", "FIOperandNo", "-", "<NUM_LIT>", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "getIndex", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerDynamicAlloc", "(", "II", ",", "SPAdj", ",", "RS", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "EnableRegisterScavenging", ")", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ",", "SPAdj", ",", "RS", ")", ";", "return", "<NUM_LIT>", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "ChangeToRegister", "(", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "false", ")", ";", "bool", "isIXAddr", "=", "false", ";", "switch", "(", "OpC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isIXAddr", "=", "true", ";", "break", ";", "}", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "if", "(", "!", "isIXAddr", ")", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "else", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "isInt16", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isIXAddr", ")", "Offset", ">>=", "<NUM_LIT>", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "PPCRegisterInfo85", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13979, "Length": 354, "Cover_Rate": 0.5793780687397708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "unsigned", "DefaultSafety", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "FP", "-", "DefaultSafety", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCRegisterInfo24", "Func": "getRegPressureLimit", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13980, "Length": 76, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ElemWidth", "==", "<NUM_LIT>", ")", "{", "assert", "(", "VecWidth", "==", "VecTy", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", "||", "VecWidth", "==", "<NUM_LIT>", ")", ";", "if", "(", "IdxN", ")", "{", "if", "(", "IdxN", "->", "isNullValue", "(", ")", "&&", "ValTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "}", "if", "(", "ValWidth", "==", "<NUM_LIT>", ")", "{", "SDValue", "A0", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "VecV", "}", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A0", ",", "IdxV", ")", ";", "}", "unsigned", "Scale", "=", "VecWidth", "/", "ValWidth", ";", "assert", "(", "ty", "(", "IdxV", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "S0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VecV", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T0", ",", "S0", ")", ";", "while", "(", "Scale", ">", "<NUM_LIT>", ")", "{", "T1", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T1", ")", ";", "T1", "=", "expandPredicate", "(", "T1", ",", "dl", ",", "DAG", ")", ";", "Scale", "/=", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy"], "ground_truth": [",", "T1", ")", ";"], "File": "HexagonISelLowering115", "Func": "extractVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13981, "Length": 243, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExtractSubReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CopyOpc", "=", "<STR_LIT>", ";", "ExtractSubReg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "EltSize"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector1", "Func": "getLaneCopyOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13982, "Length": 34, "Cover_Rate": 0.3008849557522124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "shouldClusterLoads", "(", "MachineInstr", "*", "FirstLdSt", ",", "MachineInstr", "*", "SecondLdSt", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "NumLoads", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "FirstLdSt", "->", "getOpcode", "(", ")", "!=", "SecondLdSt", "->", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "Ofs1", "=", "FirstLdSt", "->", "getOperand", "(", "<NUM_LIT>", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARM64InstrInfo", "Func": "shouldClusterLoads", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13983, "Length": 58, "Cover_Rate": 0.651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "TargetLowering", "::", "ArgListTy", "getDivRemArgList", "(", "const", "SDNode", "*", "N", ",", "LLVMContext", "*", "Context", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "Args", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "std", "::", "swap", "(", "Args", "[", "<NUM_LIT>", "]", ",", "Args", "[", "<NUM_LIT>", "]", ")", ";", "return"], "ground_truth": ["Args", ";"], "File": "ARMISelLowering134", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13984, "Length": 210, "Cover_Rate": 0.9417040358744395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "untagged_base", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "tagged_pointer", ",", "tag_mask", ",", "target", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "untagged_base"], "ground_truth": [")", ";"], "File": "i3861", "Func": "ix86_memtag_untagged_pointer", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13985, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_cvtu64_mask64", "(", "unsigned", "long", "long", "__A", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_kmovq", "(", "(", "__mmask64", ")"], "ground_truth": ["__A", ")", ";"], "File": "avx512bwintrin", "Func": "_cvtu64_mask64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13986, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVLD3DupInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", "*", "inc", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13987, "Length": 246, "Cover_Rate": 0.8172757475083057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "s390_init_machine_status"], "ground_truth": ["(", "void", ")", "{"], "File": "s390", "Func": "s390_init_machine_status", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13988, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_floatdihf", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "fp16_vcvth_f16_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13989, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_uint4", "vec_sra", "(", "vec_uint4", "a", ","], "ground_truth": ["vec_uint4", "b", ")", "{"], "File": "vmx2spu", "Func": "vec_sra", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13990, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "Z80oldISelLowering", "Func": "combineZeroExtend", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13991, "Length": 20, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoAliases", "||", "!", "printAliasInstr", "(", "MI", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "STI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot"], "ground_truth": [")", ";"], "File": "RISCVInstPrinter6", "Func": "printInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13992, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Has64BitPointers", "=", "Subtarget", "->", "has64BitPointers", "(", ")", ";", "EVT", "SPTy", "=", "Has64BitPointers", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "EnableSegmentedStacks", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "Has64BitPointers", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Value", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops1", ",", "<NUM_LIT>", ",", "dl", ")", ";", "}", "else", "{", "SDValue", "Flag", ";", "unsigned", "Reg", "=", "(", "Has64BitPointers", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "Size", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain"], "ground_truth": [",", "Flag", ")", ";"], "File": "X86ISelLowering192", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13993, "Length": 306, "Cover_Rate": 0.5677179962894249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskHigh", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskLow", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LowHighMask", "[", "<NUM_LIT>", "]", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskHighTemp", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskLowTemp", ";", "createUnpackShuffleMask", "(", "VT", ",", "MaskLow", ",", "true", ",", "false", ")", ";", "createUnpackShuffleMask", "(", "VT", ",", "MaskHigh", ",", "false", ",", "false", ")", ";", "createUnpackShuffleMask", "(", "HalfVT", ",", "MaskLowTemp", ",", "true", ",", "false", ")", ";", "createUnpackShuffleMask", "(", "HalfVT", ",", "MaskHighTemp", ",", "false", ",", "false", ")", ";", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "MaskLowTemp", ",", "LowHighMask", "[", "<NUM_LIT>", "]", ")", ";", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "MaskHighTemp", ",", "LowHighMask", "[", "<NUM_LIT>", "]", ")", ";", "Value", "*", "IntrVec", "[", "<NUM_LIT>", "]", ";", "IntrVec", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "["], "ground_truth": ["<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "MaskLow", ")", ";"], "File": "X86InterleavedAccess1", "Func": "interleave8bitStride4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13994, "Length": 140, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", ".", "size", "(", ")", "!=", "static_cast", "<", "size_t", ">", "(", "NumInputElements", ")", ")", "return", "false", ";", "int", "NumLHSMatch", "=", "<NUM_LIT>", ",", "NumRHSMatch", "=", "<NUM_LIT>", ";", "int", "LastLHSMismatch", "=", "-", "<NUM_LIT>", ",", "LastRHSMismatch", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumInputElements", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "{", "++", "NumLHSMatch"], "ground_truth": [";"], "File": "AArch64ISelLowering (2)", "Func": "isINSMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13995, "Length": 68, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{", "return", "&"], "ground_truth": ["TSInfo", ";"], "File": "TeeRISCTargetMachine", "Func": "getSelectionDAGInfo", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13996, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IsExtern", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "Type", "=", "macho", "::", "RIT_Vanilla", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress"], "ground_truth": ["(", "Fragment", "->", "getParent", "(", ")", ")", ";"], "File": "X86MachObjectWriter5", "Func": "RecordX86Relocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13997, "Length": 181, "Cover_Rate": 0.3656565656565657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFence", "(", "Dest", "->", "getValue", "(", ")", ")", ")", "{", "ElimNodes", ".", "insert", "(", "*", "Dest", ")", ";", "ElimEdges", ".", "insert", "(", "E", ")", ";", "for", "(", "const", "Edge", "&", "DE", ":", "Dest", "->", "edges", "(", ")", ")", "ElimEdges", ".", "insert", "(", "DE", ")", ";", "}", "}", "}", "int", "MitigatedGadgets", "=", "<NUM_LIT>", ",", "RemainingGadgets", "=", "<NUM_LIT>", ";", "NodeSet", "ReachableNodes", "{", "G", "}", ";", "for", "(", "const", "Node", "&", "RootN", ":", "G", ".", "nodes", "(", ")", ")", "{", "if", "(", "llvm", "::", "none_of", "(", "RootN", ".", "edges", "(", ")", ",", "MachineGadgetGraph", "::", "isGadgetEdge", ")", ")", "continue", ";", "ReachableNodes", ".", "clear", "(", ")", ";", "std", "::", "function", "<", "void", "(", "const", "Node", "*", ",", "bool", ")", ">", "FindReachableNodes", "=", "[", "&", "]", "(", "const", "Node", "*", "N", ",", "bool", "FirstNode", ")", "{", "if", "(", "!", "FirstNode", ")", "ReachableNodes", ".", "insert", "(", "*", "N", ")", ";", "for", "(", "const", "Edge", "&", "E", ":", "N", "->", "edges", "(", ")", ")", "{", "const", "Node", "*", "Dest", "=", "E", ".", "getDest", "(", ")", ";", "if", "(", "MachineGadgetGraph", "::", "isCFGEdge", "(", "E", ")", "&&", "!", "ElimEdges", ".", "contains", "(", "E", ")", "&&", "!", "ReachableNodes", ".", "contains", "(", "*", "Dest", ")", ")", "FindReachableNodes", "(", "Dest", ",", "false", ")", ";", "}", "}", ";", "FindReachableNodes", "(", "&", "RootN", ",", "true", ")", ";", "for", "(", "const", "Edge", "&", "E", ":", "RootN", ".", "edges", "(", ")", ")", "{", "if", "(", "MachineGadgetGraph", "::", "isGadgetEdge", "(", "E", ")", ")", "{", "if", "(", "ReachableNodes", ".", "contains", "(", "*", "E", ".", "getDest", "(", ")", ")", ")", "{", "++", "RemainingGadgets", ";", "}", "else", "{", "++", "MitigatedGadgets"], "ground_truth": [";"], "File": "X86LoadValueInjectionLoadHardening3", "Func": "elimMitigatedEdgesAndNodes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13998, "Length": 262, "Cover_Rate": 0.793939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "Sign", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "<NUM_LIT>", ";", "FPUnion", ".", "I", "=", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")"], "ground_truth": ["<<", "<NUM_LIT>", ";"], "File": "ARMAddressingModes20", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13999, "Length": 63, "Cover_Rate": 0.4921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return", "false", ";", "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "F", ".", "getPersonalityFn", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "PersonalityFn", ")", "return", "false", ";", "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isFuncletEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "bool", "HasPads", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "if", "(", "BB", ".", "isEHPad", "(", ")", ")", "{", "HasPads", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "HasPads", ")", "return", "false", ";", "Type", "*", "Int8PtrType", "=", "Type", "::", "getInt8PtrTy", "(", "TheModule", "->"], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "X86WinEHState10", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14000, "Length": 110, "Cover_Rate": 0.49107142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "addr", ",", "align", ",", "wdst", ";", "cond", "=", "operands", "[", "<NUM_LIT>", "]", ";", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_s", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_f", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "register_operand", "(", "addr", ",", "DImode", ")", ")", ";", "align", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "addr", ",", "GEN_INT", "(", "-"], "ground_truth": ["<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "File": "alpha", "Func": "alpha_expand_compare_and_swap_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14001, "Length": 112, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BitSimplification", "::", "genExtractHalf", "(", "MachineInstr", "*", "MI", ",", "BitTracker", "::", "RegisterRef", "RD", ",", "const", "BitTracker", "::", "RegisterCell", "&", "RC", ")", "{", "RegHalf", "L", ";", "if", "(", "!", "matchHalf", "(", "RD", ".", "Reg", ",", "RC", ",", "<NUM_LIT>", ",", "L", ")", "||", "!", "HBS", "::", "isZero", "(", "RC", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewR", "=", "<NUM_LIT>", ";", "if", "(", "L", ".", "Low", "&&", "Opc", "!=", "<STR_LIT>", ")", "{", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "L", ".", "Reg", ",", "<NUM_LIT>", ",", "L", ".", "Sub", ")", ";", "}", "else", "if", "(", "!", "L", ".", "Low", "&&", "Opc", "!=", "<STR_LIT>", ")", "{", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "L", ".", "Reg", ",", "<NUM_LIT>", ",", "L", ".", "Sub", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "NewR", "==", "<NUM_LIT>", ")", "return", "false", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR"], "ground_truth": [",", "<NUM_LIT>", ",", "MRI", ")", ";"], "File": "HexagonBitSimplify (2)", "Func": "genExtractHalf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14002, "Length": 236, "Cover_Rate": 0.8872180451127819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopy_laneq_s8", "(", "int8x8_t", "__a", ",", "const", "int", "__lane1", ",", "int8x16_t", "__b", ",", "const", "int", "__lane2"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon4_vcopy_laneq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14003, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "C", ".", "CCMask", "=", "CCMaskForCondCode", "(", "Cond", ")", ";", "if", "(", "C", ".", "Op0", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "C", ".", "CCValid", "=", "<STR_LIT>", ";", "C", ".", "Opcode", "=", "<STR_LIT>", ";", "adjustForFNeg", "(", "C", ")", ";", "}", "else", "{", "C", ".", "CCValid", "=", "<STR_LIT>", ";", "C", ".", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "C", ".", "CCMask", "==", "<STR_LIT>", "||", "C", ".", "CCMask", "==", "<STR_LIT>", "||", "(", "DAG", ".", "SignBitIsZero", "(", "C", ".", "Op0", ")", "&&", "DAG", ".", "SignBitIsZero", "(", "C", ".", "Op1", ")", ")", ")", "C", ".", "ICmpType", "=", "<STR_LIT>", ";", "else", "if", "(", "C", ".", "CCMask", "&", "<STR_LIT>", ")", "C", ".", "ICmpType", "=", "<STR_LIT>", ";", "else", "C", ".", "ICmpType", "=", "<STR_LIT>", ";", "C", ".", "CCMask", "&=", "~", "<STR_LIT>", ";", "adjustZeroCmp", "(", "DAG", ",", "C", ")", ";", "adjustSubwordCmp", "(", "DAG", ",", "C", ")", ";", "adjustForSubtraction", "(", "DAG", ",", "C", ")", ";", "adjustForLTGFR", "(", "C", ")", ";", "adjustICmpTruncate", "(", "DAG"], "ground_truth": [",", "C", ")", ";"], "File": "SystemZISelLowering106", "Func": "getCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14004, "Length": 158, "Cover_Rate": 0.6245059288537549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "create<ISA_LIT>RetpolineThunksPass", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "addPass", "(", "create<ISA_LIT>AvoidTrailingCallPass", "(", ")", ")", ";", "if", "(", "!", "TT", ".", "isOSDarwin", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "DwarfCFI", ")", ")", "addPass", "(", "createCFIInstrInserter", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")"], "ground_truth": [")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";"], "File": "X86TargetMachine130", "Func": "addPreEmitPass2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14005, "Length": 104, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasAGPRs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "return", "RC", "->", "TSFlags", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "SIRegisterInfo1", "Func": "hasAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14006, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgIn", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "InVals", ".", "push_back", "(", "ArgIn", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "("], "ground_truth": [")", "<<", "<STR_LIT>", ")", ";"], "File": "SHUXIISelLowering", "Func": "LowerFormalArguments", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14007, "Length": 103, "Cover_Rate": 0.3857677902621723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__smladx", "(", "int16x2_t", "__a", ",", "int16x2_t", "__b", ",", "int32_t", "__c", ")", "{", "return", "__builtin_arm_smladx", "(", "__a", ",", "__b", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "acle___smladx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14008, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineInstr", "*", "cmpInst", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "cmpInst", ")", ";", "MachineInstr", "*", "copyMoveM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg2", "(", "reg", ")", ")", ".", "addReg", "(", "reg", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "copyMoveM", ")", ";", "MachineInstr", "*", "copyMoveD", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ".", "addReg", "(", "getSlaveReg2", "(", "reg", ")", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "copyMoveD", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "NEMESIS", "Func": "insertVoting", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14009, "Length": 154, "Cover_Rate": 0.77, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "return", "findScratchRegister", "(", "TmpMBB", ",", "true"], "ground_truth": [",", "nullptr", ")", ";"], "File": "PPCFrameLowering54", "Func": "canUseAsEpilogue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14010, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_knot_mask64", "(", "__mmask64", "__A", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_knotdi", "("], "ground_truth": ["(", "__mmask64", ")", "__A", ")", ";"], "File": "avx512bwintrin", "Func": "_knot_mask64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14011, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "<NUM_LIT>", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "<NUM_LIT>", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "if", "(", "!", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ","], "ground_truth": ["Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14012, "Length": 217, "Cover_Rate": 0.33853354134165364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ","], "ground_truth": ["first", ")", ";"], "File": "i3863", "Func": "ix86_encode_section_info", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14013, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetType"], "ground_truth": ["==", "isWindows", ";"], "File": "X86Subtarget110", "Func": "isTargetWindows", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14014, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "DeprecatedMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasLazyResolverStubs", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "="], "ground_truth": ["false", ";"], "File": "PPCSubtarget20", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14015, "Length": 72, "Cover_Rate": 0.45569620253164556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isNewValue", "(", "unsigned", "Opcode", ")", "const", "{", "const", "uint64_t", "F", "=", "get", "(", "Opcode"], "ground_truth": [")", ".", "TSFlags", ";"], "File": "HexagonInstrInfo (2)", "Func": "isNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14016, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Callee", "==", "<NUM_LIT>", ")", "return", "false", ";", "BasicBlock", "*", "BB", "=", "CI", "->", "getParent", "(", ")", ";", "LLVMContext", "&", "Context", "=", "CI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "B", "(", "Context", ")", ";", "B", ".", "SetInsertPoint", "(", "BB", ",", "CI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "CI", ")", ")", "B", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "switch", "(", "Callee", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "!", "EnablePreLink", "&&", "fold_wavefrontsize", "(", "CI", ",", "B", ")", ";", "}", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "FInfo", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "arg_size", "(", ")", "!=", "FInfo", ".", "getNumArgs", "(", ")", ")", "return", "false", ";", "if", "(", "TDOFold", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "if", "(", "isUnsafeMath", "(", "CI", ")", "&&", "evaluateCall", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "switch", "(", "FInfo", ".", "getId", "(", ")", ")", "{", "case", "<ISA_LIT>LibFunc", "::", "EI_RECIP", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "HALF", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "HALF", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_POW", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_POWR", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_FMA", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_MAD", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_NFMA", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_fma_mad", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc"], "ground_truth": ["::", "EI_SQRT", ":"], "File": "AMDGPULibCalls", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14017, "Length": 382, "Cover_Rate": 0.7290076335877863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mt_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "cum", "=", "*", "pcum", ";", "int", "words", ";", "if", "(", "mode", "==", "BLKmode", ")", "words", "=", "(", "(", "int_size_in_bytes", "(", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "else", "words", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "!", "targetm", ".", "calls", ".", "pass_by_reference", "(", "&", "cum", ",", "mode", ",", "type", ",", "named", ")", "&&", "cum", "<"], "ground_truth": ["MT_NUM_ARG_REGS", "&&", "(", "cum", "+", "words", ")", ">", "MT_NUM_ARG_REGS", ")", "{"], "File": "mt", "Func": "mt_arg_partial_bytes", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14018, "Length": 100, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RetTyABI", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "assert", "(", "Op", "->", "getNumOperands", "(", ")", ">=", "numArgs", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "numArgs", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "Op", ".", "getOperand", "(", "i", ")", ",", "SDLoc", "(", "Op", ")", ",", "DAG", ")", ";", "}", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "SDLoc", "(", "Op", ")", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "RetTyABI", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "RetTyABI", "==", "RetTy", ")", "return", "CallInfo", ".", "first", ";", "assert", "(", "RetTy", "->", "isFP128Ty", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "CallInfo"], "ground_truth": [".", "second", ";"], "File": "SparcISelLowering71", "Func": "LowerF128Op", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14019, "Length": 155, "Cover_Rate": 0.42349726775956287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ",", "raw_ostream", "&", "OS", ")", "{"], "File": "TeakInstPrinter", "Func": "printInst", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14020, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Result", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "M68kRegisterInfo", "Func": "getSpillRegisterOrder", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14021, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "Info", ".", "memVT", "==", "<STR_LIT>", ")", "{", "Info", ".", "memVT", "=", "memVTFromAggregate", "(", "CI", ".", "getType", "(", ")", ")", ";", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "SIISelLowering138", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14022, "Length": 176, "Cover_Rate": 0.3562753036437247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", "&&", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "MDNode", "*", "MDN", "=", "GVar", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "DIType", "*", "Ty", "=", "dyn_cast", "<", "DIType", ">", "(", "MDN", ")", ";", "std", "::", "string", "TypeName", "=", "Ty", "->", "getName", "(", ")", ";", "int64_t", "Imm", "=", "AccessOffsets", "[", "GVar", "->", "getName", "(", ")", ".", "str", "("], "ground_truth": [")", "]", ";"], "File": "BTFDebug29", "Func": "InstLower", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14023, "Length": 134, "Cover_Rate": 0.4364820846905538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv2df", "(", "__addr", ",", "__mask", ",", "(", "__v2di", ")", "__index", ",", "(", "__v2df", ")", "__v1"], "ground_truth": [",", "__scale", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_mask_i64scatter_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14024, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "SrcLT", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "(", "SrcLT", "==", "S32", "||", "SrcLT", "==", "S64", ")", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "SrcLT", ",", "Src", ",", "Flags", ")", ";", "MachineInstrBuilder", "Sign", ";", "if", "(", "Signed", "&&", "SrcLT", "==", "S32", ")", "{", "Sign", "=", "B", ".", "buildAShr", "(", "S32", ",", "Src", ",", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ")", ";", "Trunc", "=", "B", ".", "buildFAbs", "(", "S32", ",", "Trunc", ",", "Flags", ")", ";", "}", "MachineInstrBuilder", "K0", ",", "K1", ";", "if", "(", "SrcLT", "==", "S64", ")", "{", "K0", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "K1", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "K0", "=", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "UINT32_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "K1", "=", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "UINT32_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "SrcLT", ",", "Trunc", ",", "K0", ",", "Flags", ")", ";", "auto", "FloorMul", "=", "B", ".", "buildFFloor", "(", "SrcLT", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma", "=", "B", ".", "buildFMA", "(", "SrcLT", ",", "FloorMul", ",", "K1", ","], "ground_truth": ["Trunc", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFPTOI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14025, "Length": 256, "Cover_Rate": 0.5995316159250585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "("], "ground_truth": ["const", "<ISA_LIT>MCExpr", "*", ")", "{"], "File": "ARMMCExpr13", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14026, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "LC", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "InChain", ",", "RetTy", ",", "isSigned", ",", "!", "isSigned", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "TLI", ".", "getLibcallCallingConv", "("], "ground_truth": ["LC", ")", ",", "false", ",", "false", ",", "true", ",", "Callee", ",", "Args", ",", "DAG", ",", "Op", ".", "getDebugLoc", "(", ")", ")", ";"], "File": "SPUISelLowering13", "Func": "ExpandLibCall", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14027, "Length": 113, "Cover_Rate": 0.44664031620553357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "alias_set_type", "set", "=", "get_varargs_alias_set", "(", ")", ";", "if", "(", "argadj", ")", "offset", "=", "plus_constant", "(", "Pmode", ",", "crtl", "->", "args", ".", "arg_offset_rtx", ",", "argadj", ")", ";", "else", "offset", "=", "crtl", "->", "args", ".", "arg_offset_rtx", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "crtl", "->", "args", ".", "internal_arg_pointer", ")", ";", "set_mem_alias_set", "(", "mem", ",", "set"], "ground_truth": [")", ";"], "File": "mn10300", "Func": "mn10300_builtin_saveregs", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14028, "Length": 55, "Cover_Rate": 0.3254437869822485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZba", "(", ")", "const", "{", "return", "HasStdExtZba"], "ground_truth": [";"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZba", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14029, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getSegmentAperture", "(", "unsigned", "AS", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering110", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14030, "Length": 71, "Cover_Rate": 0.355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vreinterpretv2siv2sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14031, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "TmpReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg2", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "TmpReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg2", ")", ";", "}", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TmpReg", ")"], "ground_truth": [".", "addMemOperand", "(", "MMO", ")", ";"], "File": "PPCFastISel13", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14032, "Length": 161, "Cover_Rate": 0.35152838427947597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>ArchVersion", "(", ")", "==", "<STR_LIT>", "::"], "ground_truth": ["V62", ";"], "File": "HexagonSubtarget14", "Func": "hasV62TOpsOnly", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14033, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_roundscale_round_pd", "(", "__m512d", "__A", ",", "__mmask8", "__B", ",", "__m512d", "__C", ",", "const", "int", "__imm", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_rndscalepd_mask", "(", "(", "__v8df", ")", "__C", ",", "__imm", ",", "(", "__v8df", ")", "__A", ",", "(", "__mmask8", ")", "__B"], "ground_truth": [",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_roundscale_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14034, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vclzq_sv16qi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "mve___arm_vclzq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14035, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "post_update_insn_p", "(", "producer", ")", ")", "return", "false", ";", "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "return", "n8_consumed_by_ex_p", "(", "consumer", ",", "def_reg"], "ground_truth": [")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n8_load_to_ex_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14036, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "StructType", "*", "STy", "=", "cast", "<", "const", "StructType", ">", "(", "Ty", ")", ";", "for", "(", "auto", "&", "E", ":", "STy", "->", "elements", "(", ")", ")", "{", "unsigned", "AtomicSize", "=", "getSmallestAddressableSize", "(", "E", ",", "GV", ",", "TM", ")", ";", "if", "(", "AtomicSize", "<", "SmallestElement", ")", "SmallestElement", "=", "AtomicSize", ";", "}", "return", "(", "STy", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "SmallestElement", ";", "}", "case", "Type", "::", "ArrayTyID", ":", "{", "const", "ArrayType", "*", "ATy", "=", "cast", "<", "const", "ArrayType", ">", "(", "Ty", ")", ";", "return", "getSmallestAddressableSize", "(", "ATy", "->", "getElementType", "(", ")", ",", "GV", ",", "TM", ")", ";", "}", "case", "Type", "::", "FixedVectorTyID", ":", "case", "Type", "::", "ScalableVectorTyID", ":", "{", "const", "VectorType", "*", "PTy", "=", "cast", "<", "const", "VectorType", ">", "(", "Ty", ")", ";", "return", "getSmallestAddressableSize", "(", "PTy", "->", "getElementType", "(", ")", ",", "GV", ",", "TM", ")", ";", "}", "case", "Type", "::", "PointerTyID", ":", "case", "Type", "::", "HalfTyID", ":", "case", "Type", "::", "FloatTyID", ":", "case", "Type", "::", "DoubleTyID", ":", "case", "Type", "::", "IntegerTyID", ":", "{", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "return", "DL", ".", "getTypeAllocSize", "(", "const_cast", "<", "Type", "*", ">", "(", "Ty", ")", ")", ";", "}", "case", "Type", "::", "FunctionTyID", ":", "case", "Type", "::", "VoidTyID", ":", "case", "Type", "::", "BFloatTyID", ":", "case", "Type", "::", "X86_FP80TyID", ":", "case", "Type", "::", "FP128TyID", ":", "case", "Type", "::", "PPC_FP128TyID", ":", "case", "Type", "::", "LabelTyID", ":", "case", "Type", "::", "MetadataTyID", ":", "case", "Type", "::", "X86_MMXTyID", ":", "case", "Type"], "ground_truth": ["::", "X86_AMXTyID", ":"], "File": "HexagonTargetObjectFile18", "Func": "getSmallestAddressableSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14037, "Length": 248, "Cover_Rate": 0.797427652733119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelLowering125", "Func": "lowerV2I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14038, "Length": 208, "Cover_Rate": 0.32601880877742945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "iptr", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "i", "==", "NOFFSETS", ")", "return", "~", "<NUM_LIT>", ";", "iptr", "+=", "SIGN_EXTEND", "(", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "GET_FIELD", "(", "*", "iptr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fixup_plabel", "[", "<NUM_LIT>", "]", "=", "(", "unsigned", "int", ")", "iptr", "+", "<NUM_LIT>", ";", "fixup_plabel", "[", "<NUM_LIT>", "]", "=", "got", "["], "ground_truth": ["-", "<NUM_LIT>", "]", ";"], "File": "fptr", "Func": "__canonicalize_funcptr_for_compare", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14039, "Length": 101, "Cover_Rate": 0.3377926421404682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TRI", "->", "getPointerRegClass", "(", "*", "MF", ",", "<NUM_LIT>", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ","], "ground_truth": ["RC", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG5", "Func": "SelectInlineAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14040, "Length": 96, "Cover_Rate": 0.8807339449541285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "FK_Data_4", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "TeeRISCAsmBackend", "Func": "getFixupKindSize", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14041, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>_32Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")"], "ground_truth": [";"], "File": "X86TargetMachine17", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14042, "Length": 54, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Divisor", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Divisor", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Is64Bit", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "Divisor", ".", "setIsKill", "(", "false", ")", ";", "return", "&", "MBB"], "ground_truth": [";"], "File": "MipsISelLowering38", "Func": "expandPseudoDIV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14043, "Length": 82, "Cover_Rate": 0.5815602836879432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>DebuggerInsertNopsPass", "(", ")", "{", "return", "new", "<ISA_LIT>DebuggerInsertNops", "("], "ground_truth": [")", ";"], "File": "SIDebuggerInsertNops", "Func": "createSIDebuggerInsertNopsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14044, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_reduce_min_epu64", "(", "__m512i", "__A"], "ground_truth": [")", "{"], "File": "avx512fintrin", "Func": "_mm512_reduce_min_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14045, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "create<ISA_LIT>ClonerPass", "(", ")", "{", "return", "new", "<ISA_LIT>Cloner"], "ground_truth": ["(", ")", ";"], "File": "PIC16Cloner", "Func": "createPIC16ClonerPass", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14046, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")"], "ground_truth": ["const", "override", "{"], "File": "X86TargetTransformInfo112", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14047, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "RegisterCell", ">", "P", ":", "Map", ")", "dbgs", "(", ")", "<<", "printReg", "(", "P", ".", "first", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>"], "ground_truth": ["<<", "P", ".", "second", "<<", "<STR_LIT>", ";"], "File": "BitTracker10", "Func": "print_cells", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14048, "Length": 39, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassebler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx"], "ground_truth": [")", ";"], "File": "FISCDisassembler", "Func": "createFISCDisassebler", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14049, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", "&&", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "SDValue", "ZeroVec", "=", "getZeroVector", "(", "InVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "OpLo", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";", "SDValue", "OpHi", "=", "getUnpackh", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";", "EVT", "HVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HVT", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HVT", ",", "OpHi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "X86ISelLowering98", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14050, "Length": 207, "Cover_Rate": 0.7366548042704626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFixedLengthReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering146", "Func": "LowerVECREDUCE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14051, "Length": 165, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isAmdCodeObjectV2", "(", "MF", ")"], "ground_truth": ["?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget10", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14052, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "WebAssemblyStoreResults", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14053, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "X", ",", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Mask", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "BlendVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "X", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "Y", ")", ";", "Mask", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "Mask", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BlendVT", ",", "Mask", ",", "Y", ",", "X", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Mask", ")", ";", "}", "}", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", "->", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt0", "=", "ShAmt0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "SDValue", "Op0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "X86ISelLowering (2)3", "Func": "PerformOrCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14054, "Length": 381, "Cover_Rate": 0.3148760330578512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinPrefetchStride", "(", "unsigned", "NumMemAccesses", ",", "unsigned", "NumStridedMemAccesses", ",", "unsigned", "NumPrefetches", ",", "bool", "HasCall", ")", "const", "override", "{", "return", "MinPrefetchStride"], "ground_truth": [";"], "File": "AArch64Subtarget (2)1", "Func": "getMinPrefetchStride", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14055, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantInt", "*", "ValConst", "=", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "NodeVal", "->", "getValue", "(", ")", ")", ";", "if", "(", "ValConst", "&&", "NodeName", "->", "getString", "(", ")", "==", "LiteralName", ")", "{", "return", "ValConst", "->", "getZExtValue", "(", ")", ";", "}", "}", "report_fatal_error", "(", "<STR_LIT>", "+", "LiteralName"], "ground_truth": ["+", "<STR_LIT>", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "getHiPELiteral", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14056, "Length": 47, "Cover_Rate": 0.31125827814569534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__b", ",", "__a", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-"], "ground_truth": ["__c", "}", ")", ";"], "File": "arm", "Func": "neon2_vextq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14057, "Length": 29, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<"], "ground_truth": ["ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{"], "File": "RISCVCallLowering", "Func": "lowerFormalArguments", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14058, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftL32Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t"], "ground_truth": ["Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "AArch64Disassembler", "Func": "DecodeVecShiftL32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14059, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "Features", ")", "/", "(", "WavesPerEU", "+", "<NUM_LIT>", ")", ";", "if", "(", "Features", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "("], "ground_truth": ["Features", ")", ")", "+", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo51", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14060, "Length": 62, "Cover_Rate": 0.6526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPostIdxRegShifted", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "isPostIdxRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14061, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "rtx", "ccset", "=", "gen_rtx_SET", "(", "ccreg", ",", "gen_rtx_COMPARE", "(", "CCmode", ",", "src", ",", "const0_rtx", ")", ")", ";", "if", "(", "dot", "==", "<NUM_LIT>", ")", "{", "rtx", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "dst", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "("], "ground_truth": ["<NUM_LIT>", ",", "ccset", ",", "clobber", ")", ")", ")", ";"], "File": "rs60005", "Func": "rs6000_emit_dot_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14062, "Length": 52, "Cover_Rate": 0.3443708609271523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ">", "("], "ground_truth": [")", ";"], "File": "CSKYAsmParser", "Func": "isUImm24", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14063, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass51", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14064, "Length": 457, "Cover_Rate": 0.8234234234234235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpretq_f64_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "float64x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_f64_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14065, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "TeakInstrInfo", "Func": "reverseBranchCondition", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14066, "Length": 64, "Cover_Rate": 0.4155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "In", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>"], "ground_truth": [")", "return", "Op", ";"], "File": "X86ISelLowering101", "Func": "LowerFP_ROUND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14067, "Length": 36, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", "."], "ground_truth": ["EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsAsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14068, "Length": 31, "Cover_Rate": 0.31, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "CCValid", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "assert", "(", "CCMask", ">", "<NUM_LIT>", "&&", "CCMask", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "("], "ground_truth": [")", ")", "{"], "File": "SystemZInstrInfo14", "Func": "PredicateInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14069, "Length": 84, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "(", "Dest", "==", "<STR_LIT>", "||", "Src1", "==", "<STR_LIT>", ")", "&&", "ExtType", "==", "<STR_LIT>", ")", "||", "(", "("], "ground_truth": ["Dest", "==", "<STR_LIT>", "||", "Src1", "==", "<STR_LIT>", ")", "&&", "ExtType", "==", "<STR_LIT>", ")", ")", "{"], "File": "AArch64InstPrinter (2)", "Func": "printArithExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14070, "Length": 63, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectPostLoadLane", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "unsigned", "Opc", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "if", "(", "Narrow", ")", "transform", "(", "Regs", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "*", "CurDAG", ")", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "RegSeq", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "}", ";", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Narrow", "?", "NarrowVector", "(", "SuperReg", ",", "*", "CurDAG", ")", ":", "SuperReg", ")", ";", "}", "else", "{", "EVT", "WideVT", "=", "RegSeq", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "static", "const", "unsigned", "QSubs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "{", "SDValue", "NV", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "QSubs", "[", "i", "]", ",", "dl", ",", "WideVT", ",", "SuperReg", ")", ";", "if", "(", "Narrow", ")", "NV", "=", "NarrowVector", "(", "NV", ",", "*", "CurDAG", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "NV", ")", ";", "}", "}", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N"], "ground_truth": [")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectPostLoadLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14071, "Length": 381, "Cover_Rate": 0.9621212121212122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "AMDGPUAnnotateUniformValues", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14072, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpnle_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14073, "Length": 31, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HBS", "::", "isTransparentCopy", "(", "R", ",", "Inp", ",", "MRI", ")", ")", "continue", ";", "if", "(", "!", "HBS", "::", "isEqual", "(", "InpRC", ",", "B", ",", "RC", ",", "<NUM_LIT>", ",", "W", ")", ")", "continue", ";", "Out", ".", "Reg", "=", "R", ";", "Out", ".", "Sub", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "W", "*", "<NUM_LIT>", "!=", "RW", ")", "continue", ";", "if", "(", "MRI", ".", "getRegClass", "(", "R", ")", "!=", "&", "<STR_LIT>", ")", "continue", ";", "if", "(", "HBS", "::", "isEqual", "(", "InpRC", ",", "B", ",", "RC", ",", "<NUM_LIT>", ",", "W", ")", ")", "Out", ".", "Sub", "=", "<STR_LIT>", ";", "else", "if", "(", "HBS", "::", "isEqual", "(", "InpRC", ",", "B", ",", "RC", ",", "W", ",", "W", ")", ")", "Out", ".", "Sub", "=", "<STR_LIT>", ";", "else", "continue", ";", "Out", ".", "Reg"], "ground_truth": ["=", "R", ";"], "File": "HexagonBitSimplify", "Func": "findMatch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14074, "Length": 132, "Cover_Rate": 0.39520958083832336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "BB", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "LoReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getMoveF64FrameIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LoReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "*", "BB", ",", "MI", ",", "DstReg", ",", "FI", ","], "ground_truth": ["DstRC", ",", "RI", ")", ";"], "File": "RISCVISelLowering13", "Func": "emitBuildPairF64Pseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14075, "Length": 266, "Cover_Rate": 0.8553054662379421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rs", ">=", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "}", "else", "if", "(", "Rs", "!=", "<NUM_LIT>", "&&", "Rs", "<", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "}", "else", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "MipsDisassembler53", "Func": "DecodePOP37GroupBranchMMR6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14076, "Length": 120, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "visium_handle_interrupt_attr", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "!", "TARGET_SV_MODE", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE"], "ground_truth": [";"], "File": "visium", "Func": "visium_handle_interrupt_attr", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 14077, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", "&&", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering148", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14078, "Length": 176, "Cover_Rate": 0.44110275689223055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "*", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerArgsPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addAddressSpaceInferencePasses", "(", ")", ";", "addStraightLineScalarOptimizationPasses", "("], "ground_truth": [")", ";"], "File": "NVPTXTargetMachine31", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14079, "Length": 102, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "strict_p", ")", "return", "true", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno"], "ground_truth": ["==", "FRAME_POINTER_REGNUM", ")", "return", "true", ";"], "File": "riscv", "Func": "riscv_regno_mode_ok_for_base_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14080, "Length": 29, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpleq_n_s16", "(", "int16x8_t", "__a", ","], "ground_truth": ["int16_t", "__b", ")", "{"], "File": "arm", "Func": "mve2___arm_vcmpleq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14081, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4q_s32", "(", "const", "int32_t", "*", "__a", ")", "{", "union", "{", "int32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4v4si", "(", "(", "const"], "ground_truth": ["__builtin_neon_si", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld4q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14082, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_va_arg", "(", "valist", ",", "type", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ",", "\\", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\\", "<STR_LIT>", ",", "\\", "TARGET_64BIT", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "Pmode"], "ground_truth": ["==", "DImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "fprintf", "(", "FILE", ",", "<STR_LIT>", ")", ";", "\\", "}"], "File": "mips4", "Func": "mips_va_arg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14083, "Length": 104, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "int64_t", "Imm", ";", "bool", "IsValid", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")"], "ground_truth": [",", "VK", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "isSImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14084, "Length": 57, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmplt_epu64_mask"], "ground_truth": ["(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_cmplt_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14085, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vandq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon_vandq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14086, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "uint64_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "SystemZMCCodeEmitter", "Func": "getMachineOpValue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14087, "Length": 71, "Cover_Rate": 0.9466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "ReserveAppRegisters", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "ReserveAppRegisters", "||", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "SparcRegisterInfo (2)", "Func": "getReservedRegs", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14088, "Length": 85, "Cover_Rate": 0.302491103202847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_x_n_u32_f32", "(", "float32x4_t", "__a", ",", "const"], "ground_truth": ["int", "__imm6", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcvtq_x_n_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14089, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Start", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "EmitLabel", "(", "Start", ")", ";", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "<STR_LIT>", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "("], "ground_truth": ["ELF", "::", "STB_LOCAL", ")", ";"], "File": "AArch64ELFStreamer33", "Func": "EmitMappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14090, "Length": 72, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LE", "=", "Subtarget", ".", "isLittle", "(", ")", ";", "LLVMContext", "&", "Context", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "F", "->", "getName", "(", ")", ";", "std", "::", "string", "SectionName", "=", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "StubName", "=", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "LocalName", "=", "<STR_LIT>", "+", "Name", ";", "Function", "*", "FStub", "=", "Function", "::", "Create", "(", "F", "->", "getFunctionType", "(", ")", ",", "Function", "::", "InternalLinkage", ",", "StubName", ",", "M", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoUnwind", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoInline", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", ")", ";", "FStub", "->", "setSection", "(", "SectionName", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "FStub", ")", ";", "InlineAsmHelper", "IAH", "(", "Context", ",", "BB", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "if", "(", "PicMode", ")", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "Name", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "LocalName", ")", ";", "}", "else", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+"], "ground_truth": ["Name", ")", ";"], "File": "Mips16HardFloat17", "Func": "createFPFnStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14091, "Length": 227, "Cover_Rate": 0.7418300653594772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "SP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "SPOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "IJmpOpc", ")", ")", ".", "addReg", "(", "Tmp", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB"], "ground_truth": [";"], "File": "X86ISelLowering102", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14092, "Length": 224, "Cover_Rate": 0.44621513944223107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "isBranch", "("], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "AAPInstrInfo", "Func": "getBranchDestBlock", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14093, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "FalseValLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueValLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueValLo", ",", "FalseValLo", ",", "CCVal", ",", "Cmp", ")", ";", "SDValue", "FalseValHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "TrueValHi", "=", "Opc", "==", "<STR_LIT>", "?", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "DAG", ".", "getConstant", "(", "VTBits", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueValHi", ",", "FalseValHi", ",", "CCVal"], "ground_truth": [",", "Cmp", ")", ";"], "File": "AArch64ISelLowering117", "Func": "LowerShiftRightParts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14094, "Length": 150, "Cover_Rate": 0.336322869955157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "__m128h", "a", "[", "<NUM_LIT>", "]", ";", "__m256h", "v", ";", "}", "u", ";", "u", ".", "a", "[", "<NUM_LIT>"], "ground_truth": ["]", "=", "__A", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_castph128_ph256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14095, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "isNullValue", "(", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "if", "(", "NewSetCC", ".", "getNode", "(", ")", ")", "return", "NewSetCC", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "||", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "isNullValue", "(", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering117", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14096, "Length": 195, "Cover_Rate": 0.4462242562929062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy"], "ground_truth": [",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo108", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14097, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vabdq_m_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabdq_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14098, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__andn_u32", "(", "unsigned", "int", "__X", ",", "unsigned", "int", "__Y", ")", "{", "return", "~", "__X", "&"], "ground_truth": ["__Y", ";"], "File": "bmiintrin", "Func": "__andn_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14099, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SwitchEQNEToPLMI", "=", "false", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", ";", "SDValue", "And", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "And", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDValue", "Zero", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Zero", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "Zero", ")", "->", "isZero", "(", ")", "||", "And", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", ";", "auto", "Range", "=", "getContiguousRangeOfSetBits", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "!", "Range", ")", "return", ";", "SDNode", "*", "NewN", ";", "SDLoc", "dl", "(", "N", ")", ";", "auto", "EmitShift", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "SDValue", "Src", ",", "unsigned", "Imm", ")", "->", "SDNode", "*", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "Opc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "}", ";", "if", "(", "Range", "->", "second", "==", "<NUM_LIT>", ")", "{", "NewN", "=", "EmitShift", "(", "<STR_LIT>", ",", "X", ",", "<NUM_LIT>", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ","], "ground_truth": ["NewN", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14100, "Length": 353, "Cover_Rate": 0.6429872495446266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerFP_TO_INTForReuse", "(", "SDValue", "Op", ",", "ReuseLoadInfo", "&", "RLI", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Tmp", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "(", "Subtarget", ".", "hasFPCVT", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasFPCVT", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "}", "bool", "i32Stack", "=", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSTFIWX", "(", ")", "&&", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasFPCVT", "(", ")", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "i32Stack", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "FIPtr", ")", "->", "getIndex", "(", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "SDValue", "Chain", ";", "Align", "Alignment", "(", "DAG", ".", "getEVTAlign", "(", "Tmp", ".", "getValueType", "(", ")"], "ground_truth": [")", ")", ";"], "File": "PPCISelLowering101", "Func": "LowerFP_TO_INTForReuse", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14101, "Length": 285, "Cover_Rate": 0.536723163841808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "*", "S", "=", "new", "<ISA_LIT>TargetAsmStreamer", "(", ")", ";", "return", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "S", ",", "OS", ",", "isVerboseAsm", ",", "useLoc", ",", "useCFI"], "ground_truth": [",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "File": "MipsMCTargetDesc41", "Func": "createMCAsmStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14102, "Length": 37, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "&&", "!", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "return", "false", ";", "return", "CONSTANT_P", "(", "x", ")", "||", "large_toc_ok", ";", "}", "else", "if", "(", "TARGET_MACHO", ")", "{", "if", "(", "GET_MODE_NUNITS", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "&&", "!", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "return", "false", ";", "if", "(", "MACHO_DYNAMIC_NO_PIC_P", "||", "!", "flag_pic", ")", "return", "CONSTANT_P", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MACHOPIC_OFFSET", ")", "return", "CONSTANT_P", "(", "XVECEXP", "(", "x", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "rs6000", "Func": "legitimate_lo_sum_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14103, "Length": 153, "Cover_Rate": 0.5083056478405316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmul_pch", "(", "__m128h", "__A", ","], "ground_truth": ["__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_fmul_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14104, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSchedModel", "(", ")", ".", "hasInstrSchedModel", "(", ")", "&&"], "ground_truth": ["EnableMachinePipeliner", ";"], "File": "PPCSubtarget13", "Func": "enableMachinePipeliner", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14105, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_uhaddv4si", "(", "(", "int32x4_t", ")", "__a", ",", "("], "ground_truth": ["int32x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vhaddq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14106, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "&", "<ISA_LIT>CA53ErratumStub", "::", "name", "(", ")", "const", "{", "return"], "ground_truth": ["m_Name", ";"], "File": "AArch64CA53ErratumStub", "Func": "name", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14107, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitFMIN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitFMIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14108, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_2intersect_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ",", "__mmask8", "*", "__U", ",", "__mmask8"], "ground_truth": ["*", "__M", ")", "{"], "File": "avx512vp2intersectvlintrin", "Func": "_mm_2intersect_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14109, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "new_tree", "=", "target_option_current_node", ";", "else", "new_tree", "=", "NULL_TREE", ";", "}", "else", "{", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "}", "if", "(", "TARGET_DEBUG_TARGET", ")", "{", "if", "(", "new_tree", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_tree", "(", "new_tree", ")", ";", "}", "if", "(", "old_tree", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_tree", "(", "old_tree", ")", ";", "}", "if", "(", "old_tree", "!=", "NULL_TREE", "||", "new_tree", "!=", "NULL_TREE", ")", "fprintf"], "ground_truth": ["(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "rs6000", "Func": "rs6000_set_current_function", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14110, "Length": 94, "Cover_Rate": 0.3805668016194332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "visit", "(", "F", ")", ";", "return", "false"], "ground_truth": [";"], "File": "R600TextureIntrinsicsReplacer2", "Func": "runOnFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14111, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MachineOperand", "&", "getLoadStoreBaseOp", "(", "const", "MachineInstr", "&"], "ground_truth": ["MI", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreBaseOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14112, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "&", "getThe<ISA_LIT>32Target", "(", ")", ",", "&", "getThe<ISA_LIT>64Target", "(", ")", ",", "&", "getThe<ISA_LIT>64LETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "C", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*"], "ground_truth": ["T", ",", "createAsmTargetStreamer", ")", ";"], "File": "PPCMCTargetDesc (2)1", "Func": "LLVMInitializePowerPCTargetMC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14113, "Length": 97, "Cover_Rate": 0.8083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "rl78_addsi3_internal", "(", "rtx", "*", "operands", ",", "unsigned", "int", "alternative", ")", "{", "if", "(", "TARGET_ES0", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SYMBOL_REF", "&&", "TREE_CODE", "(", "SYMBOL_REF_DECL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "SYMBOL_REF_DECL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "&&", "!", "TREE_SIDE_EFFECTS", "(", "SYMBOL_REF_DECL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>", ";", "switch", "(", "alternative", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "rl783", "Func": "rl78_addsi3_internal", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14114, "Length": 81, "Cover_Rate": 0.8526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectBRCOND", "(", "SDNode", "*", "N", ")", "{", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "isUndef", "(", ")", ")", "{", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "bool", "UseSCCBr", "=", "isCBranchSCC", "(", "N", ")", "&&", "isUniformBr", "(", "N", ")", ";", "unsigned", "BrOp", "=", "UseSCCBr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CondReg", "=", "UseSCCBr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SL"], "ground_truth": [",", "CondReg", ",", "Cond", ")", ";"], "File": "AMDGPUISelDAGToDAG55", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14115, "Length": 115, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Type", "*", "PtrTy", "=", "VecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VecTy", ",", "PtrTy", "}", ";", "static", "const", "<STR_LIT>", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "LdNFunc", "=", "<STR_LIT>", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "<NUM_LIT>", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "<NUM_LIT>", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "CallInst", "*", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "PtrTy", ")", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SVI", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "LdN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "VectorType", "::", "get", "(", "SVI", "->", "getType"], "ground_truth": ["(", ")", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ")", ";"], "File": "AArch64ISelLowering", "Func": "lowerInterleavedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14116, "Length": 228, "Cover_Rate": 0.4214417744916821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_packs_epi32", "(", "__mmask32", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_packssdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v32hi", ")"], "ground_truth": ["_mm512_setzero_hi", "(", ")", ",", "__M", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_packs_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14117, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "if", "(", "Subtarget", ".", "isSVR4ABI"], "ground_truth": ["(", ")", ")", "{"], "File": "PPCISelLowering (2)2", "Func": "LowerFormalArguments", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14118, "Length": 49, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "SDValue", "V1Pack", "=", "GetPackNode", "(", "V1", ")", ")", "if", "(", "SDValue", "V2Pack", "=", "GetPackNode", "(", "V2", ")", ")", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "V1Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "V1Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "V2Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "V2Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "bool", "IsBlendSupported", "=", "Subtarget", "->", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "IsBlendSupported", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ","], "ground_truth": ["Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14119, "Length": 292, "Cover_Rate": 0.4022038567493113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "BPFInstrInfo", "Func": "storeRegToStackSlot", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14120, "Length": 103, "Cover_Rate": 0.9537037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint8_t"], "ground_truth": ["OSABI", ")", "{"], "File": "MBlazeELFObjectWriter", "Func": "createMBlazeELFObjectWriter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14121, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "n", ";", "int", "mask", ";", "int", "max", ";", "max", "=", "MAX_INSN_PER_IT_BLOCK", ";", "if", "(", "arm_condexec_count", ")", "arm_condexec_count", "--", ";", "if", "(", "arm_condexec_count", ")", "return", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "COND_EXEC", ")", "return", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "return", ";", "predicate", "=", "COND_EXEC_TEST", "(", "body", ")", ";", "arm_current_cc", "=", "get_arm_condition_code", "(", "predicate", ")", ";", "n", "=", "get_attr_ce_count", "(", "insn", ")", ";", "arm_condexec_count", "=", "<NUM_LIT>", ";", "arm_condexec_mask", "=", "(", "<NUM_LIT>", "<<", "n", ")", "-", "<NUM_LIT>", ";", "arm_condexec_masklen", "=", "n", ";", "for", "(", ";", ";", ")", "{", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "!", "JUMP_P", "(", "insn", ")", ")", "break", ";", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "USE", "||", "GET_CODE", "(", "body", ")", "==", "CLOBBER", ")", "continue", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "COND_EXEC", ")", "break", ";", "n", "=", "get_attr_ce_count", "(", "insn", ")", ";", "if", "(", "arm_condexec_masklen", "+", "n", ">", "max", ")", "break", ";", "predicate", "=", "COND_EXEC_TEST", "(", "body", ")", ";", "code", "=", "get_arm_condition_code", "(", "predicate", ")", ";", "mask", "=", "(", "<NUM_LIT>", "<<", "n", ")", "-", "<NUM_LIT>", ";", "if", "(", "arm_current_cc", "==", "code", ")", "arm_condexec_mask", "|=", "(", "mask", "<<", "arm_condexec_masklen", ")", ";", "else", "if", "(", "arm_current_cc", "!=", "ARM_INVERSE_CONDITION_CODE", "(", "code", ")", ")", "break", ";", "arm_condexec_count"], "ground_truth": ["++", ";"], "File": "arm", "Func": "thumb2_final_prescan_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14122, "Length": 220, "Cover_Rate": 0.8178438661710037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PerfHint", "::", "MemAccessInfo", "<ISA_LIT>PerfHint", "::", "makeMemAccessInfo", "(", "Instruction", "*", "Inst", ")", "const", "{", "MemAccessInfo", "MAI", ";", "const", "Value", "*", "MO", "=", "getMemoryInstrPtrAndType", "(", "Inst"], "ground_truth": [")", ".", "first", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "makeMemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14123, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14124, "Length": 134, "Cover_Rate": 0.3839541547277937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI8Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86ISelDAGToDAG100", "Func": "getI8Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14125, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Amount", "=", "VRegAndVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "Amount", ">", "<NUM_LIT>", ")", "return", "true", ";", "auto", "ExtCst", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "Amount", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ExtCst", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64LegalizerInfo22", "Func": "legalizeShlAshrLshr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14126, "Length": 71, "Cover_Rate": 0.44375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_unpacklo_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_unpcklps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B"], "ground_truth": [",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_unpacklo_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14127, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arc_decl_pretend_args", "(", "tree", "decl", ")", "{", "gcc_assert", "(", "decl", "==", "current_function_decl"], "ground_truth": [")", ";"], "File": "arc4", "Func": "arc_decl_pretend_args", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14128, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_Gfx", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttr", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "("], "ground_truth": [")", ".", "hasParamAttr", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14129, "Length": 44, "Cover_Rate": 0.32592592592592595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_gf2p8affine_epi64_epi8", "(", "__m128i", "__A", ",", "__mmask16", "__B", ",", "__m128i", "__C", ",", "__m128i", "__D", ",", "const", "int", "__E", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vgf2p8affineqb_v16qi_mask", "(", "(", "__v16qi", ")", "__C", ",", "(", "__v16qi", ")", "__D", ",", "__E", ","], "ground_truth": ["(", "__v16qi", ")", "__A", ",", "__B", ")", ";"], "File": "gfniintrin", "Func": "_mm_mask_gf2p8affine_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14130, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ix86_avx_u128_mode_after", "(", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "vzeroupper_pattern", "(", "pat", ",", "VOIDmode", ")", "||", "vzeroall_pattern", "(", "pat", ",", "VOIDmode", ")", ")", "return", "AVX_U128_CLEAN", ";", "if", "(", "CALL_P", "(", "insn"], "ground_truth": [")", ")", "{"], "File": "i386", "Func": "ix86_avx_u128_mode_after", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14131, "Length": 47, "Cover_Rate": 0.6351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Is32bit", "?", "subreg_low32"], "ground_truth": [":", "subreg_low", ";"], "File": "SystemZRegisterInfo3", "Func": "odd128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14132, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Tmp4Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "TmpDestReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Ptr1Reg", ";", "unsigned", "TmpReg", "=", "(", "!", "BinOpcode", ")", "?", "Incr2Reg", ":", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "if", "(", "ptrA", "!=", "ZeroReg", ")", "{", "Ptr1Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Ptr1Reg", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";", "}", "else", "{", "Ptr1Reg", "=", "ptrB", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Shift1Reg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "Shift1Reg", ")", ".", "addImm", "(", "is8bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "is64bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrReg", ")", ".", "addReg", "(", "Ptr1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Incr2Reg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "if", "(", "is8bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Mask2Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "{", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>"], "ground_truth": [")", ",", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering1", "Func": "EmitPartwordAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14133, "Length": 321, "Cover_Rate": 0.3042654028436019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", ")", "{", "unsigned", "Opc", "=", "getADDriOpcode", "(", "Is64Bit", ",", "Amount", ")", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "unsigned", "Opc", "=", "getSUBriOpcode", "(", "Is64Bit", ",", "CalleeAmt", ")", ";", "MachineInstr", "*", "Old", "=", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ","], "ground_truth": ["New", ")", ";"], "File": "X86RegisterInfo40", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14134, "Length": 178, "Cover_Rate": 0.4876712328767123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comgt_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomgtb", "(", "(", "__v16qi", ")", "__A"], "ground_truth": [",", "(", "__v16qi", ")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comgt_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14135, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "<STR_LIT>", "Flags", ",", "SelectionDAG", "&", "DAG", ","], "ground_truth": ["DebugLoc", "dl", ")", "{"], "File": "ARMISelLowering109", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14136, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "NOR", ")", ",", "StoreVal", ")", ".", "addReg", "(", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else", "{", "StoreVal", "="], "ground_truth": ["Incr", ";"], "File": "MipsISelLowering38", "Func": "emitAtomicBinary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14137, "Length": 207, "Cover_Rate": 0.34673366834170855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Scc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Clz", ",", "DAG", ".", "getConstant", "(", "Log2b", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Scc", ")", ";", "}", "if", "(", "C", "->", "isAllOnesValue", "(", ")", "||", "C", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "EVT", "LHSVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "LHSVT", ".", "isInteger", "(", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LHSVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "Sub", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "LHSVT", ")", ",", "CC", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "PPCISelLowering107", "Func": "LowerSETCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14138, "Length": 159, "Cover_Rate": 0.45689655172413796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "MCSectionSubPair", "Current", "=", "OutStreamer", ".", "getCurrentSection", "(", ")", ";", "const", "MCSectionELF", "*", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section"], "ground_truth": [")", ";"], "File": "PPCAsmPrinter125", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14139, "Length": 66, "Cover_Rate": 0.3127962085308057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "FrameSize", "=", "(", "FrameSize", "+", "MaxAlign", "-", "<NUM_LIT>", ")", "/", "MaxAlign", "*", "MaxAlign", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "FramePtr", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "MachineBasicBlock", "::", "iterator", "LastCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "mergeSPUpdatesUp", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "&", "NumBytes", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "CSSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "NumBytes", ",", "Is64Bit", ",", "TII", ")", ";", "MBBI", "=", "prior", "(", "LastCSPop", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "CSSize", ")", "{", "unsigned", "Opc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "MI", "=", "addRegOffset", "(", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "-", "CSSize", ")", ";", "MBB", ".", "insert", "(", "MBBI", ",", "MI", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "NumBytes", ",", "Is64Bit", ",", "TII", ")", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "DestAddr", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "("], "ground_truth": [")", ")", ";"], "File": "X86RegisterInfo67", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14140, "Length": 446, "Cover_Rate": 0.45837615621788286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "info", "->", "must_restore_reg", "=", "<NUM_LIT>", ";", "info", "->", "first", "=", "insn", ";", "info", "->", "x_used", "=", "<NUM_LIT>", ";", "info", "->", "y_used", "=", "<NUM_LIT>", ";", "info", "->", "can_use_d", "=", "TARGET_M6811", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "info", "->", "found_call", "=", "<NUM_LIT>", ";", "info", "->", "z_died", "=", "<NUM_LIT>", ";", "info", "->", "last", "=", "<NUM_LIT>", ";", "info", "->", "regno", "=", "-", "<NUM_LIT>", ";", "info", "->", "z_set_count", "=", "<NUM_LIT>", ";", "info", "->", "z_value", "=", "NULL_RTX", ";", "info", "->", "must_push_reg", "=", "<NUM_LIT>", ";", "info", "->", "save_before_last", "=", "<NUM_LIT>", ";", "info", "->", "z_loaded_with_sp", "=", "<NUM_LIT>", ";", "for", "(", ";", "insn", "&&", "info", "->", "z_died", "==", "<NUM_LIT>", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "m68hc11_check_z_replacement", "(", "insn", ",", "info", ")", "==", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "info", "->", "z_set_count", "==", "<NUM_LIT>", ")", "{", "rtx", "p", "=", "info", "->", "first", ";", "rtx", "v", "=", "<NUM_LIT>", ";", "if", "(", "info", "->", "x_used", ")", "{", "v", "=", "find_last_value", "(", "iy_reg", ",", "&", "p", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "info", "->", "y_used", ")", "{", "v", "=", "find_last_value", "(", "ix_reg", ",", "&", "p", ",", "insn", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "v", "&&", "(", "v", "!=", "iy_reg", "&&", "v", "!=", "ix_reg", ")", "&&", "rtx_equal_p", "(", "v", ",", "info", "->", "z_value", ")", ")", "{", "if", "(", "info", "->", "x_used", ")", "info", "->", "regno", "=", "HARD_Y_REGNUM", ";", "else", "info", "->", "regno", "=", "HARD_X_REGNUM", ";", "info", "->", "must_load_z", "=", "<NUM_LIT>", ";", "info", "->", "must_save_reg", "=", "<NUM_LIT>", ";", "info", "->", "must_restore_reg", "=", "<NUM_LIT>", ";", "info", "->", "found_call", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "info", "->", "z_set_count", "==", "<NUM_LIT>", ")", "info", "->", "need_save_z", "=", "<NUM_LIT>", ";", "if", "(", "insn", "==", "<NUM_LIT>", ")", "info", "->", "need_save_z", "=", "<NUM_LIT>", ";", "if", "(", "info", "->", "last", "==", "<NUM_LIT>", ")", "info", "->", "last", "=", "insn", ";", "if", "(", "info", "->", "regno", ">=", "<NUM_LIT>", ")", "{", "reg", "=", "info", "->", "regno", ";", "info", "->", "replace_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "reg", ")", ";", "}", "else", "if", "(", "info", "->", "can_use_d", ")", "{", "reg", "=", "HARD_D_REGNUM", ";", "info", "->", "replace_reg", "=", "d_reg", ";", "}", "else", "if", "(", "info", "->", "x_used", ")", "{", "reg", "=", "HARD_Y_REGNUM", ";", "info", "->", "replace_reg", "=", "iy_reg", ";", "}", "else", "{", "reg", "=", "HARD_X_REGNUM", ";", "info", "->", "replace_reg"], "ground_truth": ["=", "ix_reg", ";"], "File": "m68hc111", "Func": "m68hc11_find_z_replacement", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14141, "Length": 374, "Cover_Rate": 0.8112798264642083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getWaitStatesSince", "(", "GCNHazardRecognizer", "::", "IsHazardFn", "IsHazard", ",", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "reverse_instr_iterator", "I", ",", "int", "WaitStates", ",", "IsExpiredFn", "IsExpired", ",", "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "&", "Visited", ")", "{", "for", "(", "auto", "E", "=", "MBB", "->", "instr_rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", ")", "continue", ";", "if", "(", "IsHazard", "(", "&", "*", "I", ")", ")", "return", "WaitStates", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isImplicitDef", "(", ")", "||", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "WaitStates", "+=", "<ISA_LIT>InstrInfo", "::", "getNumWaitStates", "(", "*", "I", ")", ";", "if", "(", "IsExpired", "(", "&", "*", "I", ",", "WaitStates", ")", ")", "return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", "int", "MinWaitStates", "=", "WaitStates", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "continue", ";", "int", "W", "=", "getWaitStatesSince", "(", "IsHazard", ",", "Pred", ",", "Pred", "->", "instr_rbegin", "(", ")", ",", "WaitStates", ","], "ground_truth": ["IsExpired", ",", "Visited", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14142, "Length": 190, "Cover_Rate": 0.7335907335907336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "initializePassOnce", "(", "PassRegistry", "&", "Registry", ")", "{", "const", "char", "*"], "ground_truth": ["Name", "=", "<STR_LIT>", ";"], "File": "HexagonISelDAGToDAG", "Func": "initializePassOnce", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14143, "Length": 16, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xops", "[", "<NUM_LIT>", "]", "=", "reg1", ";", "HOST_WIDE_INT", "interval", ";", "if", "(", "flag_stack_clash_protection", ")", "interval", "=", "stack_clash_probe_interval", ";", "else", "interval", "=", "PROBE_INTERVAL", ";", "gcc_assert", "(", "aarch64_uimm12_shift", "(", "interval", ")", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "interval", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "if", "(", "flag_stack_clash_protection", ")", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "STACK_CLASH_CALLER_GUARD", ")", ";", "else", "xops", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "GET_MODE", "(", "xops", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]"], "ground_truth": ["=", "reg2", ";"], "File": "aarch646", "Func": "aarch64_output_probe_stack_range", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14144, "Length": 93, "Cover_Rate": 0.510989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadh_pd", "(", "__m128d", "__A", ",", "double", "const", "*", "__B", ")", "{", "__v2df", "result", "=", "(", "__v2df", ")", "__A", ";", "result", "[", "<NUM_LIT>", "]", "=", "*"], "ground_truth": ["__B", ";"], "File": "emmintrin", "Func": "_mm_loadh_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14145, "Length": 40, "Cover_Rate": 0.851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14146, "Length": 73, "Cover_Rate": 0.5572519083969466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printB64", "(", "const", "MCInst", "*", "MI", ",", "unsigned"], "ground_truth": ["OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "File": "HSAILInstPrinter", "Func": "printB64", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14147, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "Val", "=", "DAG", ".", "getBitcast", "(", "LocVT", ",", "Val", ")", ";", "else", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Full", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "Val", ")", ")", ";", "}", "else", "if", "(", "!", "IsTailCall", ")", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "Chain", ",", "Val", ",", "DAG", ".", "getConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ",", "PtrVT", ")", "}", ",", "LocVT", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Val", ",", "DAG", ".", "getTargetIndex", "(", "VA", ".", "getLocMemOffset", "(", ")", "/", "PtrBits", ",", "PtrVT", ",", "VA", ".", "getLocMemOffset", "(", ")", "%", "PtrBits", ")", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ";", "}", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "RegsToPass", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegsToPass", "[", "I", "]", ".", "first", ",", "RegsToPass", "[", "I", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "IsTailCall", ")", "InFlag", "=", "SDValue", "(", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "PtrVT", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "RegsToPass", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "I", "]", ".", "first", ",", "RegsToPass", "[", "I", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "uint32_t", "*", "Mask", "=", "RegInfo", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")"], "ground_truth": ["Ops", ".", "push_back", "(", "InFlag", ")", ";"], "File": "Z80ISelLowering2", "Func": "LowerCall", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14148, "Length": 465, "Cover_Rate": 0.3887959866220736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "offsetMinAlignForOpcode", "(", "unsigned", "OpC", ")", "{", "switch", "(", "OpC", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "PPCRegisterInfo59", "Func": "offsetMinAlignForOpcode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14149, "Length": 54, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ResourceAssignment", "::", "XPathOnSideAvailable", "(", "unsigned", "dstSide", ")", "{", "unsigned", "xuse", "=", "(", "dstSide", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "!", "Hzd", "->", "isXResBusy"], "ground_truth": ["(", "xuse", ")", ";"], "File": "TMS320C64XHazardRecognizer", "Func": "XPathOnSideAvailable", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14150, "Length": 31, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "SrcMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsVSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "!", "IsVSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "&", "<STR_LIT>", ";", "assert", "(", "(", "IsF8Reg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSFReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "SrcRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "NewVReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "SrcMO", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "SrcMO", ".", "setReg", "("], "ground_truth": ["NewVReg", ")", ";"], "File": "PPCVSXCopy1", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14151, "Length": 145, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "optimize", ")", "return", ";", "edge", "e", ";", "edge_iterator", "ei", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "{", "basic_block", "cfg_bb", "=", "bb", "->", "cfg_bb", "(", ")", ";", "auto", "&", "curr_prob", "=", "m_vector_manager", "->", "vector_block_infos", "[", "cfg_bb", "->", "index", "]", ".", "probability", ";", "if", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "==", "cfg_bb", ")", "curr_prob", "=", "profile_probability", "::"], "ground_truth": ["always", "(", ")", ";"], "File": "riscv-vsetvl", "Func": "compute_probabilities", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14152, "Length": 70, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugInstr", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "<STR_LIT>", ")", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";", "NumBBsPadded", "++"], "ground_truth": [";"], "File": "X86PadShortFunction31", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14153, "Length": 82, "Cover_Rate": 0.35807860262008734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isVarArg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_Kernel", ":", "assert", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_Device", ":", "assert", "(", "Outs", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>ParamManager", "&", "PM", "=", "MFI", "->", "getParamManager", "(", ")", ";", "SDValue", "Flag", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "useParamSpaceForDeviceArgs", "(", ")", ")", "{", "assert", "(", "Outs", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ParamSize", "=", "OutVals", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Param", "=", "PM", ".", "addReturnParam", "(", "ParamSize", ")", ";", "const", "std", "::", "string", "&", "ParamName", "=", "PM", ".", "getParamName", "("], "ground_truth": ["Param", ")", ";"], "File": "PTXISelLowering", "Func": "LowerReturn", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14154, "Length": 240, "Cover_Rate": 0.4203152364273205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AnnotateControlFlow", "::", "isTopOfStack", "(", "BasicBlock"], "ground_truth": ["*", "BB", ")", "{"], "File": "SIAnnotateControlFlow18", "Func": "isTopOfStack", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14155, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "reg", "=", "<STR_LIT>", ";", "reg", "<=", "<STR_LIT>", ";", "++", "reg", ")", "if"], "ground_truth": ["(", "MRI", "->", "isPhysRegUsed", "(", "reg", ")", ")", "return", "false", ";"], "File": "WDC65816FrameLowering", "Func": "verifyLeafProcRegUse", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14156, "Length": 26, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "I", ":", "make_range", "(", "Begin", ",", "End", ")", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "I", ")", ";", "}", "MBB", ".", "erase", "(", "Begin", ",", "End", ")", ";", "return"], "ground_truth": ["NumRemoved", ";"], "File": "MOSInstrInfo", "Func": "removeBranch", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14157, "Length": 35, "Cover_Rate": 0.330188679245283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_mask_madd52lo_epu64", "(", "__m128i", "__W", ",", "__mmask8", "__M", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpmadd52luq128_mask", "(", "(", "__v2di", ")", "__W", ",", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ","], "ground_truth": ["(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512ifmavlintrin3", "Func": "_mm_mask_madd52lo_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14158, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "GV", "->", "getType", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMFastISel15", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14159, "Length": 17, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14160, "Length": 40, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAligned", "=", "(", "RI", ".", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")"], "ground_truth": [",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "File": "X86InstrInfo134", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14161, "Length": 65, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_LOAD", ":", "{", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "const", "auto", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ValSize", "!=", "<NUM_LIT>", "&&", "ValSize", "!=", "<NUM_LIT>", "&&", "ValSize", "!=", "<NUM_LIT>", "&&", "ValSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "auto", "NewOpc", "=", "selectLoadOpCode", "(", "ValSize", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", ")", "MIB", "."], "ground_truth": ["addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMInstructionSelector13", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14162, "Length": 252, "Cover_Rate": 0.3689604685212299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "::", "mop_iterator", "op", "=", "MI", "->", "operands_begin", "(", ")", ";", "op", "!=", "MI", "->", "operands_end", "(", ")", ";", "++", "op", ")", "{", "if", "(", "op", "->", "isSymbol", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "op", "->", "getSymbolName", "(", ")", "<<", "<STR_LIT>", ";", "foundSymbol", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "foundSymbol", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "}", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "}", "return"], "ground_truth": ["MF", ";"], "File": "PatmosSPMark1", "Func": "getCallTargetMFOrAbort", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14163, "Length": 99, "Cover_Rate": 0.6827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getTargetShuffleInputs", "(", "SDValue", "Op", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", "=", "<NUM_LIT>", ",", "bool", "ResolveKnownElts", "=", "true", ")", "{", "EVT", "VT", "=", "Op"], "ground_truth": [".", "getValueType", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "getTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14164, "Length": 46, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_p16", "(", "poly16_t", "__a", ")", "{", "return", "(", "poly16x4_t", ")", "__builtin_neon_vdup_nv4hi", "("], "ground_truth": ["(", "__builtin_neon_hi", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vdup_n_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14165, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "BitWidth", "=", "KnownZero", ".", "getBitWidth", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "KnownZero", "|=", "Mask", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "KnownZero", "|=", "Mask", ";", "}", "break", ";", "}"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering120", "Func": "computeKnownBitsForTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14166, "Length": 214, "Cover_Rate": 0.5404040404040404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "("], "ground_truth": [")", ";"], "File": "MSP430MCTargetDesc1", "Func": "createMSP430MCCodeGenInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14167, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "CurrentTopFastSched", "=", "DAG", "->", "getCurrentTop", "(", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosOld", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosNew", ";", "PosOld", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "PosNew", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "<ISA_LIT>ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "SUs", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "MI", ";", "PosOld", ".", "push_back", "(", "Pos", ")", ";", "if", "(", "&", "*", "CurrentTopFastSched", "==", "MI", ")", "{", "PosNew", ".", "push_back", "(", "Pos", ")", ";", "CurrentTopFastSched", "=", "nextIfDebug", "(", "++", "CurrentTopFastSched", ",", "DAG", "->", "getCurrentBottom", "(", ")", ")", ";", "}", "else", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "CurrentTopFastSched", ",", "DAG", "->", "getBB", "(", ")", ",", "MI", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "PosNew", ".", "push_back", "("], "ground_truth": ["CurrentTopFastSched", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "scheduleInsideBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14168, "Length": 214, "Cover_Rate": 0.44490644490644493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "REG_P", "(", "x", ")", "&&", "(", "strict_p", "?", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "x", ")"], "ground_truth": [")", ":", "REGNO_OK_FOR_BASE_NONSTRICT_P", "(", "REGNO", "(", "x", ")", ")", ")", ")", ";"], "File": "m68k", "Func": "m68k_legitimate_base_reg_p", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14169, "Length": 47, "Cover_Rate": 0.8103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtepi8_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxbd256_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepi8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14170, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "status", "=", "_HTM_STATE", "(", "__builtin_tend", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "__builtin_expect", "(", "status", ",", "_HTM_TRANSACTIONAL", ")", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "htmxlintrin", "Func": "__TM_end", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14171, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "in0_idx0", ")", "==", "INTVAL", "(", "in1_idx0", ")", "&&", "INTVAL", "(", "in0_idx1", ")", "==", "INTVAL", "(", "in1_idx1", ")", "&&", "INTVAL", "(", "in0_idx0", ")", "!=", "INTVAL", "(", "in0_idx1", ")", ")", "return", "false", ";", "if", "(", "INTVAL", "(", "in0_idx0", ")", "!=", "INTVAL", "(", "in0_idx1", ")", "&&", "INTVAL", "(", "in1_idx0", ")", "!=", "INTVAL", "(", "in1_idx1", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "nds32-md-auxiliary", "Func": "nds32_need_split_sms_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14172, "Length": 63, "Cover_Rate": 0.7875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "int", "Rotation", "=", "<NUM_LIT>", ";", "SDValue", "Lo", ",", "Hi", ";", "for", "(", "int", "l", "=", "<NUM_LIT>", ";", "l", "<", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLaneElts", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "l", "+", "i", "]", "==", "-", "<NUM_LIT>", ")", "continue", ";", "assert", "(", "Mask", "[", "l", "+", "i", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "LaneIdx", "=", "(", "Mask", "[", "l", "+", "i", "]", "%", "NumElts", ")", "-", "l", ";", "if", "(", "LaneIdx", "<", "<NUM_LIT>", "||", "LaneIdx", ">=", "NumLaneElts", ")", "return", "SDValue", "(", ")", ";", "int", "StartIdx", "=", "i", "-", "LaneIdx", ";", "if", "(", "StartIdx", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int", "CandidateRotation", "=", "StartIdx", "<", "<NUM_LIT>", "?", "-", "StartIdx", ":", "NumLaneElts", "-", "StartIdx", ";", "if", "(", "Rotation", "==", "<NUM_LIT>", ")", "Rotation", "=", "CandidateRotation", ";", "else", "if", "(", "Rotation", "!=", "CandidateRotation", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MaskV", "=", "Mask", "[", "l", "+", "i", "]", "<", "NumElts", "?", "V1", ":", "V2", ";", "SDValue", "&", "TargetV", "=", "StartIdx", "<", "<NUM_LIT>", "?"], "ground_truth": ["Hi", ":", "Lo", ";"], "File": "X86ISelLowering200", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14173, "Length": 189, "Cover_Rate": 0.3144758735440932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "||", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "elt", ")", ";", "if", "(", "negate_p", ")", "val", "=", "-", "val", ";", "val", "&=", "GET_MODE_MASK", "(", "GET_MODE_INNER", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "if", "(", "val", "&", "<NUM_LIT>", ")", "return", "IN_RANGE", "(", "val", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "aarch645", "Func": "aarch64_sve_arith_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14174, "Length": 69, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream"], "ground_truth": ["&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "File": "AVRMCTargetDesc14", "Func": "createMCStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14175, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "curgpdist", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "NumBytes", "+=", "<NUM_LIT>", ";", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "NumBytes", "=", "-", "NumBytes", ";", "if", "(", "NumBytes", ">=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", ">=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "NumBytes", ")", ")", ";", "}", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>"], "ground_truth": [")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AlphaFrameLowering", "Func": "emitPrologue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14176, "Length": 307, "Cover_Rate": 0.6316872427983539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMAsmParser13", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14177, "Length": 167, "Cover_Rate": 0.6117216117216118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>MemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>InsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "&", "<ISA_LIT>InsertSkipsPassID", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")"], "ground_truth": [";"], "File": "AMDGPUTargetMachine104", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14178, "Length": 46, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_additional_allocno_class_p", "(", "reg_class_t", "cl"], "ground_truth": [")", "{"], "File": "i3866", "Func": "ix86_additional_allocno_class_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14179, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CStringSection", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", ";", "DwarfRequiresFrameSection", "=", "false", ";", "DwarfAbbrevSection", "=", "<STR_LIT>", ";", "DwarfInfoSection", "=", "<STR_LIT>", ";", "DwarfLineSection", "=", "<STR_LIT>", ";", "DwarfFrameSection", "=", "<STR_LIT>", ";", "DwarfPubNamesSection", "=", "<STR_LIT>", ";", "DwarfPubTypesSection", "=", "<STR_LIT>", ";", "DwarfStrSection", "=", "<STR_LIT>", ";", "DwarfLocSection", "=", "<STR_LIT>", ";", "DwarfARangesSection", "=", "<STR_LIT>", ";", "DwarfRangesSection", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMTargetAsmInfo1", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14180, "Length": 60, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSymbolizer", "*", "create<ISA_LIT>ExternalSymbolizer", "(", "const", "Triple", "&", "TT", ",", "LLVMOpInfoCallback", "GetOpInfo", ",", "LLVMSymbolLookupCallback", "SymbolLookUp", ",", "void", "*", "DisInfo", ",", "MCContext", "*", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">", "&&", "RelInfo", ")", "{", "return", "new", "llvm", "::", "<ISA_LIT>ExternalSymbolizer", "(", "*", "Ctx", ",", "move", "(", "RelInfo", ")", ",", "GetOpInfo"], "ground_truth": [",", "SymbolLookUp", ",", "DisInfo", ")", ";"], "File": "AArch64Disassembler", "Func": "createAArch64ExternalSymbolizer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14181, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqsubq_n_sv8hi", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vqsubq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14182, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BRIGDwarfStreamer", "::", "Finish", "(", ")", "{", "MCELFStreamer", "::", "Finish", "(", ")", ";", "dwarfStream", "->", "flush", "(", ")", ";", "dwarfStream", "->", "releaseStream", "("], "ground_truth": [")", ";"], "File": "BRIGDwarfStreamer", "Func": "Finish", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14183, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMiscellaneousExtensions3", "(", ")"], "ground_truth": ["const", "{"], "File": "SystemZSubtarget", "Func": "hasMiscellaneousExtensions3", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14184, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HasSoloAXInst", ")", "return", "true", ";", "for", "(", "auto", "const", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MCII", ",", "MCB", ")", ")", "{", "if", "(", "&", "I", "!=", "HasSoloAXInst", "&&", "isNeitherAnorX", "("], "ground_truth": ["MCII", ",", "I", ")", ")", "{"], "File": "HexagonMCChecker17", "Func": "checkAXOK", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14185, "Length": 40, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmull_laneq_s32", "(", "int32x2_t", "__a", ",", "int32x4_t", "__b", ",", "int", "const", "__c", ")", "{", "return", "__builtin_aarch64_sqdmull_laneqv2si", "(", "__a", ",", "__b"], "ground_truth": [",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vqdmull_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14186, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitCmp", "(", "SDValue", "Op0", ",", "SDValue", "Op1", ",", "unsigned", "<ISA_LIT>CC", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isNullConstant", "(", "Op1", ")", ")", "return", "EmitTest", "(", "Op0", ",", "<ISA_LIT>CC", ",", "DL", ",", "DAG", ")", ";", "assert", "(", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", "&&", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "Op0", ")", ";"], "File": "M68kISelLowering", "Func": "EmitCmp", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14187, "Length": 178, "Cover_Rate": 0.6223776223776224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "auto", "GlobalGetIns", "=", "PtrVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDLoc", "DL", "(", "Node", ")", ";", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAtomics", "(", ")", ")", "break", ";", "uint64_t", "SyncScopeID", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "Fence", "=", "nullptr", ";", "switch", "(", "SyncScopeID", ")", "{", "case", "SyncScope", "::", "SingleThread", ":", "Fence", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "SyncScope", "::", "System", ":", "Fence", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "ReplaceNode", "(", "Node", ",", "Fence", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "Node", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineSDNode", "*", "TLSSize", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSSize", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineSDNode", "*", "TLSAlign", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAlign", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "const", "auto", "&", "TLI", "=", "CurDAG", "->", "getTargetLoweringInfo", "(", ")", ";", "MVT", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSBase", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "int", "Tag", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "SymNode", "=", "getTagSymNode", "(", "Tag", ",", "CurDAG", ")", ";", "MachineSDNode", "*", "Catch", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "{", "PtrVT", ",", "<STR_LIT>", "}", ",", "{", "SymNode", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "ReplaceNode", "(", "Node", ",", "Catch", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "Node", "->", "getConstantOperandVal", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "WebAssemblyISelDAGToDAG14", "Func": "Select", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14188, "Length": 456, "Cover_Rate": 0.5615763546798029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "pred_empty", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "printMachineInstruction", "(", "II"], "ground_truth": [")", ";"], "File": "IA64AsmPrinter", "Func": "runOnMachineFunction", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14189, "Length": 58, "Cover_Rate": 0.31016042780748665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_lane_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16x4_t", "__c", ",", "const", "int"], "ground_truth": ["__d", ")", "{"], "File": "arm", "Func": "neon_vmls_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14190, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumLoInputs", "=", "count_if", "(", "Mask", ",", "[", "Size", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "Size", "<", "Size", "/", "<NUM_LIT>", ";", "}", ")", ";", "int", "NumHiInputs", "=", "count_if", "(", "Mask", ",", "[", "Size", "]", "(", "int", "M", ")", "{", "return", "M", "%", "Size", ">=", "Size", "/", "<NUM_LIT>", ";", "}", ")", ";", "bool", "UnpackLo", "=", "NumLoInputs", ">=", "NumHiInputs", ";", "auto", "TryUnpack", "=", "[", "&", "]", "(", "MVT", "UnpackVT", ",", "int", "Scale", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1Mask", "(", "Mask", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2Mask", "(", "Mask", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "int", "UnpackIdx", "=", "i", "/", "Scale", ";", "if", "(", "(", "UnpackIdx", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "!=", "(", "Mask", "[", "i", "]", "<", "Size", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVectorImpl", "<", "int", ">", "&", "VMask", "=", "(", "UnpackIdx", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "?", "V1Mask", ":", "V2Mask", ";", "VMask", "[", "(", "UnpackIdx", "/", "<NUM_LIT>", ")", "*", "Scale", "+", "i", "%", "Scale", "+", "(", "UnpackLo", "?", "<NUM_LIT>", ":", "Size", "/", "<NUM_LIT>", ")", "]", "=", "Mask", "[", "i", "]", "%", "Size", ";", "}", "if", "(", "(", "NumLoInputs", "==", "<NUM_LIT>", "||", "NumHiInputs", "==", "<NUM_LIT>", ")", "&&", "!", "isNoopShuffleMask", "(", "V1Mask", ")", "&&", "!", "isNoopShuffleMask", "(", "V2Mask", ")", ")", "return", "SDValue", "(", ")", ";", "V1", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1Mask", ")", ";", "V2", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V2", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2Mask", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "UnpackVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "UnpackVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "UnpackLo", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "UnpackVT", ",", "V1", ",", "V2", ")", ")", ";", "}", ";", "int", "OrigNumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "OrigScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "for", "(", "int", "ScalarSize", "=", "<NUM_LIT>", ";", "ScalarSize", ">=", "OrigScalarSize", ";", "ScalarSize", "/=", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "ScalarSize", "/", "OrigScalarSize", ";", "int", "NumElements", "=", "OrigNumElements", "/", "Scale", ";", "MVT", "UnpackVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "ScalarSize", ")", ",", "NumElements", ")", ";", "if", "(", "SDValue", "Unpack", "=", "TryUnpack", "(", "UnpackVT", ",", "Scale", ")", ")", "return", "Unpack", ";", "}", "if", "(", "NumLoInputs", "==", "<NUM_LIT>", "||", "NumHiInputs", "==", "<NUM_LIT>", ")", "{", "assert", "(", "(", "NumLoInputs", ">", "<NUM_LIT>", "||", "NumHiInputs", ">", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "int", "HalfOffset", "=", "NumLoInputs", "==", "<NUM_LIT>", "?", "Size", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PermMask", "(", "(", "unsigned", ")"], "ground_truth": ["Size", ",", "-", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering208", "Func": "lowerVectorShuffleAsPermuteAndUnpack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14191, "Length": 481, "Cover_Rate": 0.6881258941344778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "{", "OS", "<<", "<STR_LIT>", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "M680x0AsmBackend", "Func": "writeNopData", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14192, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "Subtarget", ".", "isRV64", "(", ")", "?", "RetCC_<ISA_LIT>64", ":"], "ground_truth": ["RetCC_<ISA_LIT>32", ")", ";"], "File": "RISCVISelLowering (2)2", "Func": "CanLowerReturn", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14193, "Length": 40, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "DstVT", ")", "{", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "assert", "(", "DstVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "fastEmitZExtFromI1", "(", "<STR_LIT>", ",", "SrcReg"], "ground_truth": [",", "false", ")", ";"], "File": "X86FastISel106", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14194, "Length": 294, "Cover_Rate": 0.3277591973244147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "Function", "*", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "message", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CS", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", "."], "ground_truth": ["empty", "(", ")", ")", "{"], "File": "AMDGPUInline15", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14195, "Length": 201, "Cover_Rate": 0.5193798449612403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "(", "FeatureBits", "[", "<STR_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "ARMDisassembler39", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14196, "Length": 131, "Cover_Rate": 0.3202933985330073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "Regs", ".", "getStackPointerRegister", "(", ")", ")", ";", "MIB", ".", "addImm", "(", "SpillGPRs", ".", "GPROffset", ")", ";", "auto", "&", "GRRegClass", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "GRRegClass", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "SystemZFrameLowering10", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14197, "Length": 144, "Cover_Rate": 0.3564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "FuncRegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpReg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FuncRegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "FuncRegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "FuncReg", "=", "FuncRegOpnd", ".", "getGPR32Reg", "(", ")", ";", "TmpReg", ".", "clear", "(", ")", ";", "if", "(", "!", "eatComma", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "ResTy", "=", "ParseAnyRegister", "(", "TmpReg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Save", "=", "Tok", ".", "getIntVal", "(", ")", ";", "SaveIsReg", "=", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "}", "else", "{", "<ISA_LIT>Operand", "&", "SaveOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpReg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "SaveOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "SaveOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Save", "=", "SaveOpnd", ".", "getGPR32Reg", "(", ")", ";", "}", "if", "(", "!", "eatComma", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "StringRef", "Name", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Name", ")"], "ground_truth": [")", "reportParseError", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "parseDirectiveCPSetup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14198, "Length": 249, "Cover_Rate": 0.7591463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_permutex2var_epi16", "(", "__m256i", "__A", ",", "__m256i", "__I", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpermt2varhi256_mask", "(", "(", "__v16hi", ")", "__I", ",", "(", "__v16hi", ")", "__A"], "ground_truth": [",", "(", "__v16hi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14199, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid"], "ground_truth": [";"], "File": "TeakMCAsmInfo", "Func": "TeakMCAsmInfo", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14200, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineTraceMetrics", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineTraceMetrics", ">"], "ground_truth": ["(", ")", ";"], "File": "AArch64ConditionalCompares (2)", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14201, "Length": 27, "Cover_Rate": 0.32926829268292684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_set1_pi32", "(", "int", "__i", ")", "{", "return", "_mm_set_pi32", "(", "__i", ",", "__i"], "ground_truth": [")", ";"], "File": "mmintrin", "Func": "_mm_set1_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14202, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", ",", "ModuleDirectiveAllowed", "(", "true", ")", "{", "GPRInfoSet", "=", "FPRInfoSet", "=", "FrameInfoSet"], "ground_truth": ["=", "false", ";"], "File": "MipsTargetStreamer1", "Func": "MipsTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14203, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_and", "(", "(", "vec_char16", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_char16", ")", "(", "si_from_char", "(", "b", ")", ")", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_andbi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14204, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "h8300_select_cc_mode", "(", "enum", "rtx_code", "cond", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "op1", "==", "const0_rtx", "&&", "(", "cond", "==", "EQ", "||", "cond", "==", "NE", "||", "cond", "==", "LT", "||", "cond", "==", "GE", ")", "&&", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "||", "GET_CODE", "(", "op0", ")", "==", "MINUS", "||", "GET_CODE", "(", "op0", ")", "==", "NEG", "||", "GET_CODE", "(", "op0", ")", "==", "AND", "||", "GET_CODE", "(", "op0", ")", "==", "IOR", "||", "GET_CODE", "(", "op0", ")", "==", "XOR", "||", "GET_CODE", "(", "op0", ")", "==", "NOT", "||", "GET_CODE", "(", "op0", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "op0", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "op0", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "op0", ")", "==", "MULT", "||", "GET_CODE", "(", "op0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op0", ")", "==", "SIGN_EXTEND", "||", "GET_CODE", "(", "op0", ")", "==", "ZERO_EXTEND", "||", "REG_P", "(", "op0", ")", "||", "MEM_P", "(", "op0", ")", ")", ")", "return", "CCZNmode", ";", "return", "CCmode"], "ground_truth": [";"], "File": "h8300", "Func": "h8300_select_cc_mode", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14205, "Length": 154, "Cover_Rate": 0.9935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "PrintUnmangledNameSafely", "(", "const", "Value", "*", "V", ",", "raw_ostream", "&", "OS", ")", "{", "for", "(", "const", "char", "*", "Name", "=", "V", "->", "getNameStart", "(", ")", ",", "*", "E", "=", "Name", "+", "V", "->", "getNameLen", "(", ")", ";", "Name", "!=", "E", ";", "++", "Name", ")", "if", "(", "isprint", "("], "ground_truth": ["*", "Name", ")", ")", "OS", "<<", "*", "Name", ";"], "File": "X86ATTAsmPrinter", "Func": "PrintUnmangledNameSafely", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14206, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_double2", ")", "(", "si_rotqmby", "(", "(", "qword", ")", "(", "a", ")"], "ground_truth": [",", "si_from_int", "(", "count", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_rlmaskqwbyte", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14207, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vld1q_z_u16", "(", "uint16_t", "const", "*", "__base", ",", "mve_pred16_t", "__p", ")", "{", "return", "vldrhq_z_u16", "(", "__base", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vld1q_z_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14208, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>_32Target", ",", "create<ISA_LIT>_32Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>_64Target", ",", "create<ISA_LIT>_64Disassembler"], "ground_truth": [")", ";"], "File": "X86Disassembler1", "Func": "LLVMInitializeX86Disassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14209, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm256_unpacklo_pd", "(", "__m256d", "__A", ",", "__m256d", "__B", ")", "{"], "File": "avxintrin", "Func": "_mm256_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14210, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS1", ",", "LHS2", ";", "std", "::", "tie", "(", "LHS1", ",", "LHS2", ")", "=", "splitVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS1", ",", "RHS2", ";", "std", "::", "tie", "(", "RHS1", ",", "RHS2", ")", "=", "splitVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "EVT", "LoVT", ","], "ground_truth": ["HiVT", ";"], "File": "X86ISelLowering (2)5", "Func": "splitVectorIntBinary", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14211, "Length": 126, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")"], "ground_truth": ["error", "(", "<STR_LIT>", ")", ";"], "File": "nds32-intrinsic2", "Func": "nds32_expand_builtin_null_ftype_reg", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14212, "Length": 36, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RegEnum", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "MipsBaseInfo15", "Func": "getMipsRegisterNumbering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14213, "Length": 368, "Cover_Rate": 0.43601895734597157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "MO", ".", "isImm", "("], "ground_truth": [")", ")", "{"], "File": "SIInstrInfo (3)", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14214, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op0", "==", "Op1", ")", "return", "true", ";", "unsigned", "Opcode0", "=", "Op0", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode0", "==", "<STR_LIT>", "||", "Opcode0", "==", "<STR_LIT>", "||", "Opcode0", "==", "<STR_LIT>", ")", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "TruncSizeInBits", ")", "return", "true", ";", "unsigned", "Opcode1", "=", "Op1", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode1", "==", "<STR_LIT>", "||", "Opcode1", "==", "<STR_LIT>", "||", "Opcode1", "==", "<STR_LIT>", ")", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "TruncSizeInBits", ")", "return", "true", ";", "SDValue", "BC0", "=", "peekThroughOneUseBitcasts", "(", "Op0", ")", ";", "SDValue", "BC1", "=", "peekThroughOneUseBitcasts", "(", "Op1", ")", ";", "return", "<STR_LIT>", "(", "BC0", ".", "getNode", "(", ")", ")", "||", "<STR_LIT>", "(", "BC1", ".", "getNode", "(", ")", ")", ";", "}", ";", "auto", "TruncateArithmetic", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ")", "{", "SDValue", "Trunc0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ")", ";", "SDValue", "Trunc1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Trunc0", ",", "Trunc1", ")", ";", "}", ";", "if", "(", "!", "N", "->", "isOnlyUserOf", "(", "Src", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "Opcode"], "ground_truth": [")", "{"], "File": "X86ISelLowering115", "Func": "combineTruncatedArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14215, "Length": 230, "Cover_Rate": 0.42435424354243545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HighSavedGPR", "="], "ground_truth": ["Reg", ";"], "File": "SystemZMachineFunctionInfo", "Func": "setHighSavedGPR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14216, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "("], "ground_truth": [")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";"], "File": "XCoreISelLowering62", "Func": "EmitInstrWithCustomInserter", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14217, "Length": 151, "Cover_Rate": 0.470404984423676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override"], "ground_truth": ["{"], "File": "AAPSubtarget", "Func": "getFrameLowering", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14218, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_min_round_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512"], "ground_truth": ["__B", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_min_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14219, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Optional", "<", "int64_t", ">", "getVectorShiftImm", "(", "Register", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "OpMI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "assert", "(", "OpMI", "&&", "<STR_LIT>", ")", ";", "if", "(", "OpMI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_BUILD_VECTOR"], "ground_truth": [")", "return", "None", ";"], "File": "AArch64InstructionSelector32", "Func": "getVectorShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14220, "Length": 64, "Cover_Rate": 0.423841059602649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "<STR_LIT>", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ";", "assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "Chain", ")", ";", "return", "NULL"], "ground_truth": [";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14221, "Length": 254, "Cover_Rate": 0.5825688073394495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_s16", "(", "int16x8_t", "__a", ")", "{", "return", "(", "int8x16_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_s8_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14222, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrModeUnscaled", "(", "SDValue", "N", ",", "unsigned", "Size", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Log2_32", "(", "Size", ")", ")", ")", "return", "false", ";", "if", "(", "RHSC", ">=", "-", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base"], "ground_truth": [")", "->", "getIndex", "(", ")", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectAddrModeUnscaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14223, "Length": 141, "Cover_Rate": 0.7421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getAllOnesConstant", "(", "DL", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VMaskOps", "(", "Mask", ".", "size", "(", ")", ",", "Zero", ")", ";", "SDValue", "V", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]"], "ground_truth": [")", "continue", ";"], "File": "X86ISelLowering129", "Func": "lowerShuffleAsBitMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14224, "Length": 87, "Cover_Rate": 0.36099585062240663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>TypeRewriter", "("], "ground_truth": [")", "{"], "File": "SITypeRewriter", "Func": "createSITypeRewriter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14225, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "UseI", "=", "Use", "->", "getInstr", "(", ")", ";", "if", "(", "DefI", "->", "isBundle", "(", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "DefI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "<NUM_LIT>", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "I", ")", ";", "else", "if", "(", "Lat", ")", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "UseI", "->", "isBundle", "(", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "UseI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "UseI", "->", "getParent", "(", ")", "->"], "ground_truth": ["instr_end", "(", ")", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "adjustSchedDependency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14226, "Length": 187, "Cover_Rate": 0.5109289617486339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "smallstr", ";", "smallstr", "+=", "<STR_LIT>", ";", "smallstr", "+=", "<STR_LIT>", ";", "smallstr", "+=", "Name", ";", "const", "char", "*", "stored", ";", "stored", "=", "ST", "->", "addLibcall", "(", "smallstr", ".", "c_str", "(", ")", ")", ";", "setLibcallName", "(", "Call", ",", "stored"], "ground_truth": [")", ";"], "File": "TMS320C64XLowering", "Func": "setLibcallCustom", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14227, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sshlv2di", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vshlq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14228, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "v850_issue_rate", "(", "void"], "ground_truth": [")", "{"], "File": "v850", "Func": "v850_issue_rate", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14229, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "T", ".", "createMCRegInfo", "("], "ground_truth": ["<STR_LIT>", ")", ")", ";"], "File": "AArch64Disassembler10", "Func": "createAArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14230, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "UsedRegMask", "&", "<NUM_LIT>", ")", "==", "UsedRegMask", ")", "{", "if", "(", "DstReg", "!=", "SrcReg", ")", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "UsedRegMask", ")", ";", "else", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "UsedRegMask", ")", ";", "}", "else", "if", "(", "(", "UsedRegMask", "&", "<NUM_LIT>", ")", "==", "UsedRegMask", ")", "{", "if", "(", "DstReg", "!=", "SrcReg", ")", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "UsedRegMask", ">>", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "UsedRegMask", ">>", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "DstReg", "!=", "SrcReg", ")", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg"], "ground_truth": [")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "UsedRegMask", ">>", "<NUM_LIT>", ")", ";"], "File": "PPCFrameInfo", "Func": "HandleVRSaveUpdate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14231, "Length": 257, "Cover_Rate": 0.4297658862876254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeMVELaneInterleavingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "MVELaneInterleavingPass", "Func": "MVELaneInterleaving", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14232, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getATRegIndex", "(", ")", "const", "{", "return", "ATReg"], "ground_truth": [";"], "File": "MipsAsmParser (2)4", "Func": "getATRegIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14233, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Hash", "=", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", ";", "if", "(", "Hash", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Hash", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "prfop", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "prfop", ">", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "bool", "Valid", ";", "auto", "Mapper", "=", "<STR_LIT>", "(", ")", ";", "StringRef", "Name", "=", "Mapper", ".", "toString", "(", "MCE", "->", "getValue", "(", ")", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "Valid", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreatePrefetch", "(", "prfop", ",", "Name", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "bool", "Valid", ";", "auto", "Mapper", "=", "<STR_LIT>", "(", ")", ";", "unsigned", "prfop", "=", "Mapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "Valid", ")", ";", "if", "(", "!", "Valid", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreatePrefetch", "(", "prfop", ",", "Tok", ".", "getString", "(", ")", ",", "S"], "ground_truth": [",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "tryParsePrefetch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14234, "Length": 262, "Cover_Rate": 0.8506493506493507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Val", ")", ";", "if", "(", "!", "GA", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "GV", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "assert", "(", "PointerSize", ">=", "GV", "->", "getAlign", "(", ")", ".", "valueOrOne"], "ground_truth": ["(", ")", ".", "value", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "PPCISelDAGToDAG113", "Func": "hasTocDataAttr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14235, "Length": 80, "Cover_Rate": 0.3864734299516908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SP", "="], "ground_truth": ["sp", ";"], "File": "ARMDisassemblerCore", "Func": "SetSession", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14236, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "count", "=", "copy_to_mode_reg", "(", "HImode", ",", "GEN_INT", "(", "INTVAL", "(", "count", ")", "/", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_movmemhi_whi_op", "(", "desto", ",", "srco", ",", "counto", ",", "desta", ",", "srca", ",", "count", ")", ")", ";", "else", "emit_insn", "(", "gen_movmemhi_wpsi_op", "(", "desto", ",", "srco", ",", "counto", ",", "desta", ",", "srca", ",", "count", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "count", ")", "!=", "REG", "||", "REGNO", "(", "count", ")"], "ground_truth": ["<", "FIRST_PSEUDO_REGISTER", ")", "count", "=", "copy_to_mode_reg", "(", "HImode", ",", "count", ")", ";"], "File": "m32c3", "Func": "m32c_expand_movmemhi", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14237, "Length": 87, "Cover_Rate": 0.30526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "IsELF32_ABI", "=", "Subtarget", ".", "isELF32_ABI", "(", ")", ";", "bool", "IsMachoABI", "=", "Subtarget", ".", "isMachoABI", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "IsELF32_ABI", ")", "{", "int", "FPOffset", "=", "<ISA_LIT>FrameInfo", "::", "getFramePointerSaveOffset", "(", "Is<ISA_LIT>64", ",", "IsMachoABI", ")", ";", "FPSI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "PerformTailCallOpt", "&&", "(", "TCSPDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "int", "AddFPOffsetAmount", "=", "IsELF32_ABI", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "-", "<NUM_LIT>", "*", "TCSPDelta", ",", "AddFPOffsetAmount", "+", "TCSPDelta", ")", ";", "}", "if", "(", "EnableRegisterScavenging", ")", "if", "(", "needsFP", "(", "MF", ")", "||", "spillsCR", "(", "MF", ")", ")", "{", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Is<ISA_LIT>64", "?", "G8RC", ":"], "ground_truth": ["GPRC", ";"], "File": "PPCRegisterInfo23", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14238, "Length": 189, "Cover_Rate": 0.6654929577464789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SReg", ")", ";", "if", "(", "!", "MI", ")", "return", "<STR_LIT>", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "if", "(", "!", "MO", ")", "return", "<STR_LIT>", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "&", "<STR_LIT>", ")", ")", "{"], "File": "A15SDOptimizer13", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14239, "Length": 71, "Cover_Rate": 0.4551282051282051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ix86_output_addr_diff_elt", "(", "FILE", "*", "file", ",", "int", "value", ",", "int", "rel", ")", "{", "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ","], "ground_truth": ["ASM_LONG", ",", "LPREFIX", ",", "value", ",", "LPREFIX", ",", "rel", ")", ";"], "File": "i3863", "Func": "ix86_output_addr_diff_elt", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14240, "Length": 35, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14241, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "printWarningWithFixIt", "(", "const", "Twine", "&", "Msg", ",", "const", "Twine", "&", "FixMsg", ",", "SMRange", "Range", ","], "ground_truth": ["bool", "ShowColors", ")", "{"], "File": "MipsAsmParser (2)4", "Func": "printWarningWithFixIt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14242, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "MI", "->", "getDesc", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "(", "<STR_LIT>", ".", "contains", "(", "src", ".", "getReg", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "<STR_LIT>", ".", "contains", "(", "dst", ".", "getReg", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "xuse", "=", "<NUM_LIT>", ";", "if", "(", "srcside", "!=", "dstside", ")"], "ground_truth": ["{"], "File": "TMS320C64XHazardRecognizer", "Func": "analyzeMove", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14243, "Length": 78, "Cover_Rate": 0.3183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", "&&", "cmode", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>"], "ground_truth": ["-", "imm", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14244, "Length": 160, "Cover_Rate": 0.6866952789699571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegSize", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumConcat", "=", "RegSize", "/", "InVT", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ExtendedVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "SadOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SadOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ","], "ground_truth": ["Ops", ")", ";"], "File": "X86ISelLowering10", "Func": "createPSADBW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14245, "Length": 117, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "USatVal", "=", "detectUSatPattern", "(", "In", ",", "VT", ",", "DAG", ",", "DL", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "USatVal", ")", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "&&", "!", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "InSVT", "==", "<STR_LIT>", ")", "&&", "!", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "InSVT", "==", "<STR_LIT>", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "auto", "USatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ",", "true", ")", ")", "{", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "InSVT", "==", "<STR_LIT>", ")", "{", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Mid", "=", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "MidVT", ",", "USatVal", ",", "DL", ",", "DAG"], "ground_truth": [",", "Subtarget", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "combineTruncateWithSat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14246, "Length": 162, "Cover_Rate": 0.41012658227848103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "from", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "?", "!", "TARGET_MINIMAL_TOC"], "ground_truth": ["||", "TARGET_NO_TOC", "||", "constant_pool_empty_p", "(", ")", ":", "true", ")", ";"], "File": "powerpcspe", "Func": "rs6000_can_eliminate", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14247, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_rcp14_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_rcp14ps512_mask", "(", "(", "__v16sf", ")", "__A", ","], "ground_truth": ["(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_rcp14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14248, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14249, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple"], "ground_truth": ["&", "TT", ")", "{"], "File": "SPIRVTargetMachine", "Func": "computeDataLayout", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14250, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "y", "=", "x", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", "&&", "GET_CODE", "(", "y", ")", "==", "LO_SUM", ")", "y", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "offset", "=", "NULL_RTX", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "PLUS", "&&", "GET_MODE", "(", "y", ")", "==", "Pmode", "&&", "CONST_INT_P", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", ")", "{", "offset", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "y", "=", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "y", ")", "==", "UNSPEC", "&&", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", "{", "y", "=", "XVECEXP", "(", "y", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_XCOFF", "&&", "GET_CODE", "(", "y", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "y", ")", "&&", "rs6000_real_tls_symbol_ref_p", "(", "get_pool_constant", "(", "y", ")", ")", ")", "return", "orig_x", ";", "if", "(", "offset", "!=", "NULL_RTX", ")", "y", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "y", ",", "offset", ")", ";", "if", "(", "!", "MEM_P", "(", "orig_x", ")", ")", "return", "y", ";", "else", "return", "replace_equiv_address_nv", "(", "orig_x", ",", "y", ")", ";", "}", "if", "(", "TARGET_MACHO", "&&", "GET_CODE", "(", "orig_x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "orig_x", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", "{", "y", "=", "XEXP", "(", "XEXP", "(", "orig_x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "UNSPEC", "&&", "XINT", "(", "y", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MACHOPIC_OFFSET", ")", "return", "XVECEXP"], "ground_truth": ["(", "y", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_delegitimize_address", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14251, "Length": 253, "Cover_Rate": 0.8908450704225352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "<STR_LIT>", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", ";", "auto", "TryAdjustInsertionPoint", "=", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineInstr", "*", "Start", ",", "ReachingDefAnalysis", "&", "RDA", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "FirstNonTerminator", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstNonTerminator", "==", "MBB", "->", "end", "(", ")", ")", "{", "if", "(", "RDA", ".", "isReachingDefLiveOut", "(", "Start", ",", "CountReg", ")", "&&", "RDA", ".", "isReachingDefLiveOut", "(", "Start"], "ground_truth": [",", "<STR_LIT>", ")", ")", "InsertPt", "=", "FirstNonTerminator", ";"], "File": "ARMLowOverheadLoops30", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14252, "Length": 467, "Cover_Rate": 0.5633293124246079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "UP", ")", ";", "UP", ".", "Partial", "=", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "PartialThreshold", "=", "UP"], "ground_truth": [".", "Threshold", "/", "<NUM_LIT>", ";"], "File": "NVPTXTargetTransformInfo", "Func": "getUnrollingPreferences", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14253, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ")", "{", "bool", "Is64Bit", "=", "TT", ".", "isArch64Bit", "(", ")", ";", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "Is64Bit", ")", "{", "XLenVT", "=", "<STR_LIT>", ";", "XLen", "=", "<NUM_LIT>", ";", "}", "TargetABI", "=", "<STR_LIT>", "(", "TT", ",", "getFeatureBits", "("], "ground_truth": [")", ",", "ABIName", ")", ";"], "File": "RISCVSubtarget14", "Func": "initializeSubtargetDependencies", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14254, "Length": 87, "Cover_Rate": 0.8130841121495327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Op0", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp0", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ","], "ground_truth": ["I", ")", ";"], "File": "X86FloatingPoint2", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14255, "Length": 70, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "return", "selectImpl", "(", "MI", ","], "ground_truth": ["*", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectSBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14256, "Length": 59, "Cover_Rate": 0.5221238938053098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Trunc", "=", "DAG", ".", "getZExtOrTrunc", "(", "Clz", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Scc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Trunc", ",", "DAG", ".", "getConstant", "(", "Log2b", ",", "dl"], "ground_truth": [",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering104", "Func": "lowerX86CmpEqZeroToCtlzSrl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14257, "Length": 41, "Cover_Rate": 0.3153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", "<<", "ShImm", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14258, "Length": 151, "Cover_Rate": 0.6622807017543859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "use_real_merge_p", "("], "ground_truth": ["enum", "predication_type_index", "pred", ")", "{"], "File": "riscv-vector-builtins", "Func": "use_real_merge_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14259, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addDupAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14260, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++"], "ground_truth": [")", "if", "(", "!", "df_regs_ever_live_p", "(", "i", ")", ")", "return", "i", ";"], "File": "s390", "Func": "find_unused_clobbered_reg", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14261, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "V2", "=", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V2", ")", ";", "emitWordLE", "(", "Binary", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter11", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14262, "Length": 118, "Cover_Rate": 0.5566037735849056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const_iterator", "I", "=", "cbegin", "(", ")", ";", "I", "!=", "cend", "(", ")", ";", "++", "I", ")", "{", "struct", "CVIUnits", "inst", ";", "inst", ".", "Units", "=", "I", "->", "CVI", ".", "getUnits", "(", ")", ";", "inst", ".", "Lanes", "=", "I", "->", "CVI", ".", "getLanes", "(", ")", ";", "if", "(", "inst", ".", "Units", "==", "<NUM_LIT>", ")", "continue", ";", "hvxInsts", ".", "push_back", "("], "ground_truth": ["inst", ")", ";"], "File": "HexagonShuffler12", "Func": "ValidResourceUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14263, "Length": 64, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "DiagnosticInfoUnsupported", "(", "MF", ".", "getFunction", "(", ")", ",", "Msg", ","], "ground_truth": ["dl", ".", "getDebugLoc", "(", ")", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "errorUnsupported", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14264, "Length": 26, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["true", ";"], "File": "M68kBaseInfo", "Func": "isAddressRegister", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14265, "Length": 42, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr2", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "double", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ";", "bool", "hasTwoResults", "=", "(", "FInfo", ".", "getId", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "EI_<ISA_LIT>NCOS", ")", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ",", "copr0", ",", "copr1", ",", "copr2", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "ConstantDataVector", "*", "CDV0", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr0", ")", ";", "ConstantDataVector", "*", "CDV1", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr1", ")", ";", "ConstantDataVector", "*", "CDV2", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "Constant", "*", "celt0", "=", "CDV0", "?", "CDV0", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt1", "=", "CDV1", "?", "CDV1", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt2", "=", "CDV2", "?", "CDV2", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "i", "]", ",", "DVal1", "[", "i", "]", ",", "celt0", ",", "celt1", ",", "celt2", ")", ")", "{", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval0", ",", "*", "nval1", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "<ISA_LIT>LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "<NUM_LIT>", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal1", ".", "push_back", "(", "(", "float", ")", "DVal1", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp1", "(", "FVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp0", "(", "DVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ","], "ground_truth": ["tmp0", ")", ";"], "File": "AMDGPULibCalls27", "Func": "evaluateCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14266, "Length": 460, "Cover_Rate": 0.693815987933635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheTile64Target", ",", "createTile64MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTile64Target"], "ground_truth": [",", "createTile64MCInstrInfo", ")", ";"], "File": "Tile64MCTargetDesc", "Func": "LLVMInitializeTile64TargetMC", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14267, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPowerOf2_64", "(", "Val", ")", ")", "return", "false", ";", "unsigned", "TestedBit", "=", "Log2_64", "(", "Val", ")", ";", "if", "(", "TestedBit", ">=", "RegWidth", ")", "return", "false", ";", "FixedPos", "=", "CurDAG", "->", "getTargetConstant", "(", "TestedBit", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64ISelDAGToDAG13", "Func": "SelectTSTBOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14268, "Length": 39, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ConstTrue", "=", "CurDAG", "->", "getConstant", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "ConstFalse", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "do", "{", "SDNode", "*", "User", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "auto", "TryFold", "=", "[", "this", ",", "N", ",", "User", ",", "dl", "]", "(", "SDValue", "Val", ")", "{", "SDValue", "UserO0", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "UserO1", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O0", "=", "UserO0", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO0", ";", "SDValue", "O1", "=", "UserO1", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO1", ";", "return", "CurDAG", "->", "FoldConstantArithmetic", "(", "User", "->", "getOpcode", "(", ")", ",", "dl", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "{", "O0", ",", "O1", "}", ")", ";", "}", ";", "SDValue", "TrueRes", "=", "TryFold", "(", "ConstTrue", ")", ";", "if", "(", "!", "TrueRes", "||", "TrueRes", ".", "isUndef", "(", ")", ")", "break", ";", "SDValue", "FalseRes", "=", "TryFold", "(", "ConstFalse", ")", ";", "if", "(", "!", "FalseRes", "||", "FalseRes", ".", "isUndef", "(", ")", ")", "break", ";", "uint64_t", "True", "=", "cast", "<", "ConstantSDNode", ">", "(", "TrueRes", ")", "->", "getZExtValue", "(", ")", ",", "False", "=", "cast", "<", "ConstantSDNode", ">", "(", "FalseRes", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "True", ")", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "False", ")", ")", "break", ";", "Res", "=", "CurDAG", "->", "getSelect", "(", "dl", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "TrueRes", ",", "FalseRes", ")", ";", "N", "=", "User", ";", "ConstTrue", "="], "ground_truth": ["TrueRes", ";"], "File": "PPCISelDAGToDAG18", "Func": "foldBoolExts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14269, "Length": 292, "Cover_Rate": 0.7036144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ABIInfo", "<ISA_LIT>ABIInfo", "::", "computeTargetABI", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "StringRef", "ABIName", "=", "Options", ".", "getABIName", "(", ")", ";", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ";", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "N32", "(", ")", ";", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ";", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "CheriPureCap", "(", ")", ";", "if", "(", "TT", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "GNUABIN32", ")", "return", "<ISA_LIT>ABIInfo", "::", "N32", "(", ")", ";", "assert", "(", "Options", ".", "getABIName", "(", ")", ".", "empty", "(", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "MipsABIInfo10", "Func": "computeTargetABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14270, "Length": 128, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "PT", "=", "PointerType", "::", "get", "(", "I32Ty", ",", "I", ".", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "I", ".", "getPointerOperand", "(", ")", ",", "PT", ")", ";", "Value", "*", "WidenLoad", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";", "Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "("], "ground_truth": ["WidenLoad", ",", "IntNTy", ")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14271, "Length": 108, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "<STR_LIT>", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "Subtarget"], "ground_truth": ["->", "genLongCalls", "(", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14272, "Length": 237, "Cover_Rate": 0.42021276595744683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBInfoMap", "::", "const_iterator", "It", "=", "BlockInfoMap", ".", "find", "(", "MBB", ")", ";", "if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "INVALIDSCCNUM", ";", "return", "(", "*", "It", ")", ".", "second", "->"], "ground_truth": ["SccNum", ";"], "File": "TGSICFGStructurizer", "Func": "getSCCNum", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14273, "Length": 35, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MapVector", "<", "MCSymbol", "*", ",", "MCSymbol", "*", ">", "::", "iterator", "I", "=", "TOC", ".", "begin", "(", ")", ",", "E", "=", "TOC", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "I", "->", "second", ")", ";", "MCSymbol", "*", "S", "=", "I", "->", "first", ";", "if", "(", "is<ISA_LIT>64", ")", "TS", ".", "emitTCEntry", "(", "*", "S", ")", ";", "else", "OutStreamer", ".", "EmitSymbolValue", "(", "S", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")"], "ground_truth": [";"], "File": "PPCAsmPrinter34", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14274, "Length": 85, "Cover_Rate": 0.39906103286384975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MDT", "->", "dominates", "(", "&"], "ground_truth": ["MBB", ",", "Other", ")", ")", "return", "false", ";"], "File": "SIInsertSkips", "Func": "dominatesAllReachable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14275, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "InsertZExt", "=", "[", "&", "]", "(", "Value", "*", "V", ",", "Instruction", "*", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "Builder", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "auto", "*", "ZExt", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateZExt", "(", "V", ",", "ExtTy", ")", ")", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "ZExt", "->", "moveBefore", "(", "InsertPt", ")", ";", "else", "ZExt", "->", "moveAfter", "(", "InsertPt", ")", ";", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", ")", ";", "NewInsts", ".", "insert", "(", "ZExt", ")", ";", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "V", ")", "||", "isPromotedResultSafe", "("], "ground_truth": ["V", ")", ")", "continue", ";"], "File": "ARMCodeGenPrepare3", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14276, "Length": 463, "Cover_Rate": 0.36370777690494893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addMemOperands", "(", "Inst", ",", "N", ")"], "ground_truth": [";"], "File": "X86AsmParser (2)2", "Func": "addMemVY64Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14277, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRsrcReg", "==", "<STR_LIT>", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "}", "return"], "ground_truth": ["ScratchRsrcReg", ";"], "File": "SIFrameLowering11", "Func": "getReservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14278, "Length": 150, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";", "else", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X"], "ground_truth": [";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14279, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "STI", ".", "getInstrInfo", "(", ")", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<ISA_LIT>FI", "->", "getISRRegFI", "(", "<NUM_LIT>", ")", ",", "PtrRC", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "STI", ".", "getInstrInfo", "(", ")", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<ISA_LIT>FI", "->"], "ground_truth": ["getISRRegFI", "(", "<NUM_LIT>", ")", ",", "PtrRC", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "MipsSEFrameLowering (2)1", "Func": "emitInterruptEpilogueStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14280, "Length": 134, "Cover_Rate": 0.5173745173745173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>="], "ground_truth": ["<NUM_LIT>", ";"], "File": "MipsAsmBackend", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14281, "Length": 172, "Cover_Rate": 0.34468937875751504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtsi2ss32", "(", "(", "__v4sf", ")", "__A", ",", "__B"], "ground_truth": [",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvt_roundi32_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14282, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "<NUM_LIT>", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "(", "NumEntries", "&", "<NUM_LIT>", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize"], "ground_truth": ["+", "InstSize", ";"], "File": "ARMBaseInstrInfo11", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14283, "Length": 282, "Cover_Rate": 0.5310734463276836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ri_gprmask", "=", "<NUM_LIT>", ";", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "ri_cprmask", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ri_gp_value", "=", "<NUM_LIT>", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "Context", ".", "getRegisterInfo", "(", ")", ";", "GPR32RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "GPR64RegClass", "=", "&", "(", "TRI", "->"], "ground_truth": ["getRegClass", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsOptionRecord10", "Func": "MipsRegInfoRecord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14284, "Length": 65, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallConv", "==", "CallingConv", "::", "C", "||", "CallConv", "==", "CallingConv", "::", "Fast", "||", "CallConv", "==", "CallingConv", "::", "Cold", "||", "CallConv", "==", "CallingConv"], "ground_truth": ["::", "PreserveMost", "||", "CallConv", "==", "CallingConv", "::", "PreserveAll", "||", "CallConv", "==", "CallingConv", "::", "CXX_FAST_TLS", ";"], "File": "WebAssemblyISelLowering11", "Func": "callingConvSupported", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14285, "Length": 37, "Cover_Rate": 0.7708333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "Update", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "I", ")", ")", ".", "add", "(", "getLdStBaseOp", "(", "*", "I", ")", ")", ".", "addImm", "(", "Value", "/", "Scale", ")", ".", "setMemRefs", "(", "I", "->", "memoperands", "(", ")", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "Update", ")", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "Update", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "I", ",", "<NUM_LIT>", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "I", ","], "ground_truth": ["<NUM_LIT>", ")", ")", ".", "add", "(", "getLdStBaseOp", "(", "*", "I", ")", ")", ".", "addImm", "(", "Value", "/", "Scale", ")", ".", "setMemRefs", "(", "I", "->", "memoperands", "(", ")", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "Update", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer12", "Func": "mergeUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14286, "Length": 178, "Cover_Rate": 0.34901960784313724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_cmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi", ")", "__Y", ",", "<NUM_LIT>", ",", "("], "ground_truth": ["__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_cmpneq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14287, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "BPFAsmParser", "Func": "createReg", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14288, "Length": 31, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "}", "else", "{", "int64_t", "OldOffset", "=", "Offset", ";", "int64_t", "Mask", "=", "<NUM_LIT>", ";", "do", "{", "Offset", "=", "OldOffset", "&", "Mask", ";", "OpcodeForOffset", "=", "TII", "->", "getOpcodeForOffset", "(", "Opcode", ",", "Offset", ")", ";", "Mask", ">>=", "<NUM_LIT>", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "}", "while", "(", "!", "OpcodeForOffset", ")", ";", "unsigned", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "int64_t", "HighOffset", "=", "OldOffset", "-", "Offset", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "TII", "->", "loadImmediate", "(", "MBB", ",", "MI", ",", "ScratchReg", ",", "HighOffset", ")", ";", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "{", "unsigned", "LAOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "<STR_LIT>", ",", "HighOffset", ")", ";", "if", "(", "LAOpcode", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LAOpcode", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "BasePtr"], "ground_truth": [")", ".", "addImm", "(", "HighOffset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14289, "Length": 213, "Cover_Rate": 0.38656987295825773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SelectADDRriS11_2", "(", "N1", ",", "CPTmpN1_0", ",", "CPTmpN1_1", ")", "&&", "N1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", "->", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "{", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_3", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "return", "Result_3", ";", "}", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConst0", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_4", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "SDValue", "("], "ground_truth": ["Result_1", ",", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonISelDAGToDAG19", "Func": "SelectIndexedLoadZeroExtend64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14290, "Length": 377, "Cover_Rate": 0.5955766192733017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "has<ISA_LIT>64", "(", ")", ")", "PM", ".", "add"], "ground_truth": ["(", "create<ISA_LIT>EmitGPRestorePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "MipsTargetMachine86", "Func": "addPreRegAlloc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14291, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InVec1", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ExpectedOpcode", "=", "<STR_LIT>", ";", "unsigned", "NextExpectedOpcode", "=", "<STR_LIT>", ";", "bool", "AddFound", "=", "false", ";", "bool", "SubFound", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "BV", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "ExpectedOpcode", ",", "NextExpectedOpcode", ")", ";", "continue", ";", "}", "if", "(", "Opcode", "!=", "ExpectedOpcode", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "I0", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "I0", "!=", "i", ")", "return", "SDValue", "(", ")", ";", "if", "(", "i", "&", "<NUM_LIT>", ")", "AddFound", "=", "true", ";", "else", "SubFound", "=", "true", ";", "if", "(", "InVec0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "InVec0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InVec1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "InVec1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InVec0", "!=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "ExpectedOpcode", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "InVec0", "!=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "InVec1", "!=", "Op1", ".", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering200", "Func": "matchAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14292, "Length": 355, "Cover_Rate": 0.7200811359026369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_regs_mask", "=", "offsets", "->", "saved_regs_mask", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "num_regs", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "num_regs", "++", ";", "if", "(", "!", "simple_return", "&&", "saved_regs_mask", ")", "{", "gcc_assert", "(", "!", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", ";", "if", "(", "num_regs", "==", "<NUM_LIT>", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "("], "ground_truth": ["SImode", ",", "PC_REGNUM", ")", ";"], "File": "arm", "Func": "thumb2_expand_return", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14293, "Length": 95, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMachO", "=", "MAI", ".", "hasSubsectionsViaSymbols", "(", ")", ";", "StringRef", "Name", ";", "bool", "needFuncName", "=", "true", ";", "if", "(", "isMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::"], "ground_truth": ["String", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14294, "Length": 73, "Cover_Rate": 0.3395348837209302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasAVX512", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasAVX", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "PreferredWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasSSE2", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Options", ".", "AllowOverlappingLoads", "=", "true", ";", "}", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "Options", ".", "LoadSizes", ".", "push_back", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86TargetTransformInfo100", "Func": "enableMemCmpExpansion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14295, "Length": 88, "Cover_Rate": 0.5057471264367817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parsePCRel16", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parsePCRel", "(", "Operands", ",", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "M88kAsmParser", "Func": "parsePCRel16", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14296, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "enum", "insn_code", "rs6000_htm_spr_icode", "(", "bool", "nonvoid", ")", "{", "if", "(", "nonvoid", ")", "return", "(", "TARGET_64BIT", ")", "?", "CODE_FOR_htm_mfspr_di", ":", "CODE_FOR_htm_mfspr_si", ";", "else", "return", "(", "TARGET_64BIT", ")", "?"], "ground_truth": ["CODE_FOR_htm_mtspr_di", ":", "CODE_FOR_htm_mtspr_si", ";"], "File": "rs60004", "Func": "rs6000_htm_spr_icode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14297, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castsi128_pd", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128d"], "ground_truth": [")", "__A", ";"], "File": "emmintrin", "Func": "_mm_castsi128_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14298, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_MODE_SIZE", "(", "o", ")", "==", "GET_MODE_SIZE", "(", "n", ")", ")", ";", "return"], "ground_truth": ["n", ";"], "File": "i386-expand1", "Func": "get_mode_wider_vector", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14299, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVISrcV2F16", "(", ")", "const", "{", "return", "isVISrcF16", "(", ")", "||"], "ground_truth": ["isVISrcB32", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14300, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "SVOp", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "NewVT", ";", "unsigned", "Scale", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewVT", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "i", "+=", "Scale", ")", "{", "int", "StartIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Scale", ";", "++", "j", ")", "{", "int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", "+", "j", ")", ";", "if", "(", "EltIdx", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "StartIdx", "<", "<NUM_LIT>", ")", "StartIdx", "=", "(", "EltIdx", "/", "Scale", ")", ";", "if", "(", "EltIdx", "!=", "(", "int", ")", "(", "StartIdx", "*", "Scale", "+", "j", ")", ")", "return", "SDValue", "(", ")", ";", "}", "MaskVec", ".", "push_back", "(", "StartIdx"], "ground_truth": [")", ";"], "File": "X86ISelLowering116", "Func": "RewriteAsNarrowerShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14301, "Length": 224, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm256_cvtsepi64_epi8", "(", "__m256i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_cvtsepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14302, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasBP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "RISCVRegisterInfo12", "Func": "getReservedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14303, "Length": 98, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "MBB", ";", "++", "MBBIter", ";", "MachineFunction", "*", "F", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "newMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "nextMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "newMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "nextMBB", ")", ";", "nextMBB", "->", "splice", "(", "nextMBB", "->", "begin", "(", ")", ",", "thisMBB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "bInstr", ")", ")", ",", "thisMBB", "->", "end", "(", ")", ")", ";", "nextMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "thisMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "newMBB", ")", ";", "newMBB", "->", "addSuccessor", "(", "nextMBB", ")", ";", "newMBB", "->", "addSuccessor", "(", "newMBB", ")", ";", "DebugLoc", "dl", "=", "bInstr", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "bInstr", "->", "getNumOperands", "(", ")", "<", "<STR_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "dest1Oper", "=", "bInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "dest2Oper", "=", "bInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "argOpers", "[", "<NUM_LIT>", "+", "<STR_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "+", "<STR_LIT>", ";", "++", "i", ")", "{", "argOpers", "[", "i", "]", "=", "&", "bInstr", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "argOpers", "[", "i", "]", "->", "isReg", "(", ")", "&&", "argOpers", "[", "i", "]", "->", "isUse", "(", ")", ")", "argOpers", "[", "i", "]", "->", "setIsKill", "(", "false", ")", ";", "}", "int", "lastAddrIndx", "=", "<STR_LIT>", "-", "<NUM_LIT>", ";", "unsigned", "t1", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "dl", ",", "TII", "->", "get", "(", "LoadOpc", ")", ",", "t1", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "lastAddrIndx", ";", "++", "i", ")", "(", "*", "MIB", ")", ".", "addOperand", "(", "*", "argOpers", "[", "i", "]", ")", ";", "unsigned", "t2", "=", "F", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "dl", ",", "TII", "->", "get", "(", "LoadOpc", ")", ",", "t2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "lastAddrIndx", "-", "<NUM_LIT>", ";", "++", "i", ")", "(", "*", "MIB", ")", ".", "addOperand", "(", "*", "argOpers", "[", "i", "]", ")", ";", "MachineOperand", "newOp3", "=", "*", "(", "argOpers", "[", "<NUM_LIT>"], "ground_truth": ["]", ")", ";"], "File": "X86ISelLowering114", "Func": "EmitAtomicBit6432WithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14304, "Length": 395, "Cover_Rate": 0.30525502318392583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pReloc", ".", "target", "(", ")", "=", "pReloc", ".", "symValue", "(", ")"], "ground_truth": ["+", "A", "-", "pReloc", ".", "place", "(", ")", ";"], "File": "ARMRelocator", "Func": "base_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14305, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "getLibcallReg", "(", "const", "Twine", "&", "Name", ")", "{", "Type", "*", "GVTy", "=", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ",", "<NUM_LIT>", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "GVTy", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<NUM_LIT>", ",", "Name", ")", ";", "assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMFastISel (2)", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14306, "Length": 88, "Cover_Rate": 0.8712871287128713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPSHUFHWMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "MVT", "VT", ",", "bool", "HasInt256", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "(", "!", "HasInt256", "||", "VT", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)", "Func": "isPSHUFHWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14307, "Length": 140, "Cover_Rate": 0.9271523178807947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&"], "ground_truth": ["MF", ")", "{", "}"], "File": "X86MachineFunctionInfo26", "Func": "X86MachineFunctionInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14308, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "if", "(", "SrcTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "AndOpc", ";", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "DefReg", "=", "SrcReg", ";", "if", "(", "DstTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "DefReg", "=", "MRI", ".", "createVirtualRegister", "(", "getRegClass", "(", "DstTy", ",", "DstReg", ",", "MRI", ")", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "}", "MachineInstr", "&", "AndInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "AndInst", ",", "TII", ",", "TRI"], "ground_truth": [",", "RBI", ")", ";"], "File": "X86InstructionSelector12", "Func": "selectZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14309, "Length": 237, "Cover_Rate": 0.7337461300309598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_reducepd256_mask", "(", "(", "__v4df", ")", "__A", ",", "__B", ",", "(", "__v4df", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_reduce_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14310, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "bool", "is<ISA_LIT>64", "=", "PtrVT", "==", "<STR_LIT>", ";", "unsigned", "FrameReg", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "PPCISelLowering10", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14311, "Length": 121, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GA", "->", "resolveAliasedGlobal", "(", "false", ")", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "||", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ")", "{", "AM", ".", "GV", "=", "GV", ";", "unsigned", "char", "GVFlags", "=", "Subtarget", "->", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "GVFlags", ")", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "}", "if", "(", "!", "isGlobalStubReference", "(", "GVFlags", ")", ")", "{", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "assert", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ";", "AM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "AM", ".", "GVOpFlags", "=", "GVFlags", ";", "return", "true", ";", "}", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "::", "iterator", "I", "=", "LocalValueMap", ".", "find", "(", "V", ")", ";", "unsigned", "LoadReg", ";", "if", "(", "I", "!=", "LocalValueMap", ".", "end", "(", ")", "&&", "I", "->", "second", "!=", "<NUM_LIT>", ")", "{", "LoadReg", "=", "I", "->", "second", ";", "}", "else", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ";", "<ISA_LIT>AddressMode", "StubAM", ";", "StubAM", ".", "Base", ".", "Reg", "=", "AM", ".", "Base", ".", "Reg", ";", "StubAM", ".", "GV", "=", "GV", ";", "StubAM", ".", "GVOpFlags", "=", "GVFlags", ";", "SavePoint", "SaveInsertPt", "=", "enterLocalValueArea", "(", ")", ";", "if", "(", "TLI", ".", "getPointerTy", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "StubAM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "LoadReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "LoadMI", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "LoadReg", ")", ";", "addFullAddress", "(", "LoadMI", ",", "StubAM", ")", ";", "leaveLocalValueArea", "(", "SaveInsertPt", ")", ";", "LocalValueMap", "[", "V", "]", "=", "LoadReg", ";", "}", "AM", ".", "Base", ".", "Reg", "=", "LoadReg", ";", "AM", ".", "GV", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "if", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", "{", "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "AM", ".", "IndexReg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "X86FastISel111", "Func": "handleConstantAddresses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14312, "Length": 474, "Cover_Rate": 0.8449197860962567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "VLDDup", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "VLDDup", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14313, "Length": 197, "Cover_Rate": 0.8794642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask"], "ground_truth": [",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14314, "Length": 87, "Cover_Rate": 0.30742049469964666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq_x_f32", "(", "float32x4_t", "__a", ",", "float32x4_t"], "ground_truth": ["__b", ",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vbicq_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14315, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "Header", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "Latch", "||", "Header", "->", "hasAddressTaken", "(", ")", ")", "return", "<NUM_LIT>", ";", "typedef", "MachineBasicBlock", "::", "instr_iterator", "instr_iterator", ";", "typedef", "MachineBasicBlock", "::", "pred_iterator", "pred_iterator", ";", "typedef", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "MBBVector", ";", "MBBVector", "Preds", "(", "Header", "->", "pred_begin", "(", ")", ",", "Header", "->", "pred_end", "(", ")", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Tmp1", ";", "MachineBasicBlock", "*", "TB", "=", "<NUM_LIT>", ",", "*", "FB", "=", "<NUM_LIT>", ";", "if", "(", "TII", "->", "AnalyzeBranch", "(", "*", "Latch", ",", "TB", ",", "FB", ",", "Tmp1", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "for", "(", "MBBVector", "::", "iterator", "I", "=", "Preds", ".", "begin", "(", ")", ",", "E", "=", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "PB", "=", "*", "I", ";", "if", "(", "PB", "!=", "Latch", ")", "{", "bool", "NotAnalyzed", "=", "TII", "->", "AnalyzeBranch", "(", "*", "PB", ",", "TB", ",", "FB", ",", "Tmp1", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "<NUM_LIT>", ";", "}", "}", "MachineBasicBlock", "*", "NewPH", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "Header", ",", "NewPH", ")", ";", "if", "(", "Header", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "PN", "=", "&", "*", "I", ";", "const", "MCInstrDesc", "&", "PD", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ";", "MachineInstr", "*", "NewPN", "=", "MF", "->", "CreateMachineInstr", "(", "PD", ",", "DL", ")", ";", "NewPH", "->", "insert", "(", "NewPH", "->", "end", "(", ")", ",", "NewPN", ")", ";", "unsigned", "PR", "=", "PN", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "PR", ")", ";", "unsigned", "NewPR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "NewPN", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "NewPR", ",", "true", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", "->", "getNumOperands", "(", ")"], "ground_truth": [";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{"], "File": "HexagonHardwareLoops56", "Func": "createPreheaderForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14316, "Length": 361, "Cover_Rate": 0.3953997809419496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_u16", "(", "const", "uint16_t", "*", "__a", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_neon_vld1v8hi", "(", "(", "const", "__builtin_neon_hi", "*", ")"], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14317, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "unw_labeled_state", "*", "ls", ";", "labeled_state_alloced", "++", ";", "ls", "=", "malloc", "(", "sizeof", "(", "struct", "unw_labeled_state", ")", ")", ";", "if", "(", "!", "ls", ")", "{", "int", "n", "=", "atomic_alloc", "(", "&"], "ground_truth": ["emergency_labeled_state_free", ")", ";"], "File": "unwind-ia64", "Func": "alloc_label_state", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14318, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vaddhnv2di", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "neon_vaddhn_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14319, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DelayedWaitOn", "=", "ZeroCounts", ";", "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "RemoveMI", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "VCCZCorrupt", "=", "true", ";", "}", "else", "if", "(", "!", "hasOutstandingLGKM", "(", ")", "&&", "I", "->", "modifiesRegister", "("], "ground_truth": ["<STR_LIT>", ",", "TRI", ")", ")", "{"], "File": "SIInsertWaits4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14320, "Length": 181, "Cover_Rate": 0.3802521008403361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZbr", "(", ")", "const", "{", "return", "HasStdExtZbr"], "ground_truth": [";"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZbr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14321, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", ",", "DataPtr", ";", "LowerVAARG", "(", "N", ",", "Chain", ",", "DataPtr", ",", "DAG", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getLoad", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Chain", ",", "DataPtr"], "ground_truth": [",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "AlphaISelLowering3", "Func": "ReplaceNodeResults", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14322, "Length": 78, "Cover_Rate": 0.609375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtusepi64_epi16", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusqw128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v8hi", ")", "_mm_undefined_si128", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_cvtusepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14323, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_table", "=", "new", "hash_table", "<", "registered_function_hasher", ">", "(", "<NUM_LIT>", ")", ";", "function_builder", "builder", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "function_groups", ")", ";"], "ground_truth": ["++", "i", ")", "builder", ".", "register_function_group", "(", "function_groups", "[", "i", "]", ")", ";"], "File": "riscv-vector-builtins", "Func": "handle_pragma_vector", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14324, "Length": 42, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "getParser", "(", ")", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "RISCVAsmParser20", "Func": "ParseInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14325, "Length": 61, "Cover_Rate": 0.41496598639455784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setName", "(", "StringRef", "N", ")", "{", "Name", "=", "std", "::", "string", "(", "N"], "ground_truth": [")", ";"], "File": "AMDGPULibFunc2", "Func": "setName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14326, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "assert", "(", "Section", "&&", "<STR_LIT>", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14327, "Length": 55, "Cover_Rate": 0.6707317073170732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "<ISA_LIT>Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "assert", "(", "<STR_LIT>", "(", "STI", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "<NUM_LIT>", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatB32", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ","], "ground_truth": ["DW", ",", "Address", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14328, "Length": 123, "Cover_Rate": 0.5168067226890757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "loc", ".", "offset", "=", "(", "long", ")", "&", "sc", "->", "REG_NAME", "(", "ebx", ")", "-", "new_cfa", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "loc", ".", "offset", "=", "(", "long", ")", "&", "sc", "->", "REG_NAME", "(", "ecx", ")", "-", "new_cfa", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "loc", ".", "offset", "=", "(", "long", ")", "&", "sc", "->", "REG_NAME", "(", "edx", ")", "-", "new_cfa", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "loc", ".", "offset", "=", "(", "long", ")", "&", "sc", "->", "REG_NAME", "(", "esi", ")", "-", "new_cfa", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "loc", ".", "offset", "=", "(", "long", ")", "&", "sc", "->", "REG_NAME", "(", "edi", ")", "-", "new_cfa", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "loc", ".", "offset", "=", "(", "long", ")", "&", "sc", "->", "REG_NAME", "(", "ebp", ")", "-", "new_cfa", ";", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "how"], "ground_truth": ["=", "REG_SAVED_OFFSET", ";"], "File": "linux-unwind", "Func": "x86_fallback_frame_state", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14329, "Length": 234, "Cover_Rate": 0.43413729128014844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BSSSection", "=", "nullptr", ";", "ReadOnlySection", "=", "nullptr", ";", "StaticCtorSection", "=", "nullptr", ";", "StaticDtorSection", "=", "nullptr", ";", "LSDASection", "=", "nullptr", ";", "EHFrameSection", "=", "nullptr", ";", "DwarfAbbrevSection", "=", "nullptr", ";", "DwarfInfoSection", "=", "nullptr", ";", "DwarfLineSection", "=", "nullptr", ";", "DwarfFrameSection", "=", "nullptr", ";", "DwarfPubTypesSection", "=", "nullptr"], "ground_truth": [";"], "File": "NVPTXTargetObjectFile", "Func": "NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14330, "Length": 44, "Cover_Rate": 0.5432098765432098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "Ops", ".", "push_back", "(", "R1", ")", ";", "Ops", ".", "push_back", "(", "R2", ")", ";", "Ops", ".", "push_back", "(", "R3", ")", ";", "}", "else", "{", "packLanes", "(", "RayDir", ")", ";", "packLanes", "(", "RayInvDir", ")", ";", "}", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "("], "ground_truth": ["DstReg", ")", ".", "addImm", "(", "Opcode", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeBVHIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14331, "Length": 206, "Cover_Rate": 0.3393739703459638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerSETCC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "VideocoreISelLowering", "Func": "LowerSETCC", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14332, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";", "MCInst", "TmpInst"], "ground_truth": [";"], "File": "AZPRAsmPrinter", "Func": "EmitInstruction", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14333, "Length": 33, "Cover_Rate": 0.5409836065573771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SystemZConstantPoolValue", "Func": "getRelocationInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14334, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_MEMCPY", ":", "case", "TargetOpcode", "::", "G_MEMMOVE", ":", "case", "TargetOpcode", "::", "G_MEMSET", ":", "{", "unsigned", "MaxLen", "=", "EnableOpt", "?", "<NUM_LIT>", ":"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64PreLegalizerCombiner11", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14335, "Length": 60, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "<ISA_LIT>TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "*"], "ground_truth": ["Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{"], "File": "PPCISelLowering (2)7", "Func": "emitLeadingFence", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14336, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "xtensa_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_FPREG", ")", ";", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD"], "ground_truth": [")", ";"], "File": "xtensa", "Func": "xtensa_hard_regno_nregs", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14337, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delta_rtx", "=", "scratch", ";", "}", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "vcall_offset", "<", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", ";", "else", "if", "(", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "vcall_offset", "<", "-", "<NUM_LIT>", ")", "{", "rtx", "scratch2", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch2", ",", "vcall_offset_rtx", ")", ";", "vcall_offset_rtx", "=", "scratch2", ";", "}", "else", "{", "rtx", "increment", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "while", "(", "!", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "scratch", ",", "increment", ")", ")", ";", "vcall_offset", "+=", "<NUM_LIT>", ";", "}", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "}", "emit_move_insn", "(", "scratch", ",", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "scratch", ",", "vcall_offset_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "scratch", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_delayed_branch", ")", "{", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "spill_reg", ",", "seq", ",", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_pic", ")", "{", "spill_reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ";", "start_sequence", "(", ")", ";", "load_got_register", "(", ")", ";", "if", "(", "!", "TARGET_VXWORKS_RTP", ")", "pic_offset_table_rtx", "=", "got_register_rtx", ";", "scratch", "=", "sparc_legitimize_pic_address", "(", "funexp", ",", "scratch", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "("], "ground_truth": [")", ";"], "File": "sparc", "Func": "sparc_output_mi_thunk", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14338, "Length": 308, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_isa_flags", "=", "<NUM_LIT>", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "valid_tune", "=", "true", ";", "bool", "valid_arch", "=", "true", ";", "selected_cpu", "=", "NULL", ";", "selected_arch", "=", "NULL", ";", "selected_tune", "=", "NULL", ";", "if", "(", "aarch64_harden_sls_string", ")", "aarch64_validate_sls_mitigation", "(", "aarch64_harden_sls_string", ")", ";", "if", "(", "aarch64_branch_protection_string", ")", "aarch64_validate_mbranch_protection", "(", "aarch64_branch_protection_string", ")", ";", "if", "(", "aarch64_cpu_string", ")", "valid_cpu", "=", "aarch64_validate_mcpu", "(", "aarch64_cpu_string", ",", "&", "selected_cpu", ",", "&", "cpu_isa", ")", ";", "if", "(", "aarch64_arch_string", ")", "valid_arch", "=", "aarch64_validate_march", "(", "aarch64_arch_string", ",", "&", "selected_arch", ",", "&", "arch_isa", ")", ";", "if", "(", "aarch64_tune_string", ")", "valid_tune", "=", "aarch64_validate_mtune", "(", "aarch64_tune_string", ",", "&", "selected_tune", ")", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "if", "(", "!", "selected_cpu", ")", "{", "if", "(", "selected_arch", ")", "{", "selected_cpu", "=", "&", "all_cores", "[", "selected_arch", "->", "ident", "]", ";", "aarch64_isa_flags", "=", "arch_isa", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "}", "else", "{", "selected_cpu", "=", "aarch64_get_tune_cpu", "(", "aarch64_none", ")", ";", "aarch64_isa_flags", "=", "TARGET_CPU_DEFAULT", ">>", "<NUM_LIT>", ";", "}", "if", "(", "selected_tune", ")", "explicit_tune_core", "=", "selected_tune", "->", "ident", ";", "}", "else", "if", "(", "selected_arch", ")", "{", "if", "(", "selected_arch", "->", "arch", "!=", "selected_cpu", "->", "arch", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "aarch64_cpu_string", ",", "aarch64_arch_string", ")", ";", "}", "aarch64_isa_flags", "=", "arch_isa", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "explicit_tune_core", "=", "selected_tune", "?", "selected_tune", "->", "ident", ":", "selected_cpu", "->", "ident", ";", "}", "else", "{", "aarch64_isa_flags", "=", "cpu_isa", ";", "explicit_tune_core", "=", "selected_tune", "?", "selected_tune", "->", "ident", ":", "selected_cpu", "->", "ident", ";", "gcc_assert", "(", "selected_cpu", ")", ";", "selected_arch", "=", "&", "all_architectures", "[", "selected_cpu", "->", "arch", "]", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "}", "if", "(", "!", "selected_arch", ")", "{", "gcc_assert", "(", "selected_cpu", ")", ";", "selected_arch", "=", "&", "all_architectures", "[", "selected_cpu", "->", "arch", "]", ";", "}", "if", "(", "!", "selected_tune", ")", "selected_tune", "=", "selected_cpu", ";", "if", "(", "aarch64_enable_bti", "==", "<NUM_LIT>", ")", "{", "aarch64_enable_bti", "=", "<NUM_LIT>", ";", "aarch64_enable_bti", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "aarch641", "Func": "aarch64_override_options", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14339, "Length": 296, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "callWaitsOnFunctionEntry", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [")", "{"], "File": "SIInsertWaitcnts1", "Func": "callWaitsOnFunctionEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14340, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo"], "ground_truth": ["(", ")", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "OpenRISCFrameLowering", "Func": "hasFP", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14341, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", "=", "<NUM_LIT>", ")", "const", "override", "{", "return", "&"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVRegisterInfo (2)", "Func": "getPointerRegClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14342, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "fixOneOperandFPComparison", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "EncodedValue", "&=", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "AArch64MCCodeEmitter (2)", "Func": "fixOneOperandFPComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14343, "Length": 29, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "sdmode_stack_slot", "!=", "NULL_RTX", ")", "instantiate_decl_rtl", "(", "cfun", "->", "machine"], "ground_truth": ["->", "sdmode_stack_slot", ")", ";"], "File": "rs60004", "Func": "rs6000_instantiate_decls", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14344, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ValSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LocSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "<STR_LIT>", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ","], "ground_truth": ["PhysRegToVReg", ")", ";"], "File": "M88kCallLowering", "Func": "assignValueToReg", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14345, "Length": 77, "Cover_Rate": 0.5347222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "regno", "==", "MAC_REG", "?", "mode"], "ground_truth": ["==", "SImode", ":", "<NUM_LIT>", ";"], "File": "h8300", "Func": "h8300_hard_regno_mode_ok", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14346, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Instr", "(", "<ISA_LIT>CVIResource", "::", "TypeUnitsAndLanes", "*", "T", ",", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "*", "id", ",", "MCInst", "const", "*", "Extender", ",", "unsigned", "s", ",", "bool", "x", "=", "false", ")", ":", "ID", "(", "id", ")", ",", "Extender", "(", "Extender", ")", ",", "Core", "(", "s", ")", ",", "CVI", "(", "T", ",", "MCII"], "ground_truth": [",", "s", ",", "id", ")", ",", "SoloException", "(", "x", ")", "{", "}"], "File": "HexagonShuffler10", "Func": "HexagonInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14347, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddedSize", "+=", "this", "->", "getRegionSize", "(", ")", ";", "return", ";", "}", "bool", "BPChanged", "=", "false", ";", "if", "(", "CSRs", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "(", "(", "AddedSize", "+", "Offset", ")", "-", "Scale", ")", ">", "(", "uint64_t", ")", "Scale", "*", "<NUM_LIT>", ")", "{", "Basereg", "=", "adjustRegBySVE", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "Basereg", ",", "AddedSize", "+", "Offset", ",", "true", ")", ";", "AddedSize", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64FrameLowering62", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14348, "Length": 69, "Cover_Rate": 0.42073170731707316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "address", "=", "temp_reg", ";", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "address", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "reg", ",", "pic_ref", ")", ";", "return", "reg", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "tilegx_got_rtx", "(", ")", ")", "return", "orig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "base", "=", "tilegx_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "reg", ")", ";", "offset", "=", "tilegx_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "base", "==", "reg", "?", "<NUM_LIT>", ":", "reg", ")", ";", "if", "(", "CONST_INT_P", "(", "offset", ")", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "offset", "=", "force_reg", "(", "Pmode", ",", "offset", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "can_create_pseudo_p", "(", ")", ")", "return", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "LABEL_REF", ")", "{", "rtx", "address", ";", "rtx", "temp_reg", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "temp_reg", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "reg", ")", ";", "tilegx_compute_pcrel_address", "(", "temp_reg", ",", "orig", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "address", "=", "temp_reg", ";", "emit_move_insn", "(", "reg", ","], "ground_truth": ["address", ")", ";"], "File": "tilegx", "Func": "tilegx_legitimize_pic_address", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14349, "Length": 293, "Cover_Rate": 0.5298372513562387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCOperand", "create<ISA_LIT>MCOperand", "(", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", ",", "MCSymbol", "*", "Sym", ",", "MCContext", "&", "OutContext", ")", "{", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "OutContext", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Kind", ","], "ground_truth": ["MCSym", ",", "OutContext", ")", ";"], "File": "SparcAsmPrinter", "Func": "createSparcMCOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14350, "Length": 48, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "msb_val", "=", "val", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "copies", ";", "i", "*=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "small_val", ";", "bitsize", "/=", "<NUM_LIT>", ";", "small_val", "=", "splat_val", ">>", "bitsize", ";", "mask", ">>=", "bitsize", ";", "if", "(", "splat_val", "!=", "(", "(", "small_val", "<<", "bitsize", ")", "|", "(", "small_val", "&", "mask", ")", ")", ")", "return", "false", ";", "splat_val", "=", "small_val", ";", "}", "if", "(", "EASY_VECTOR_15", "(", "splat_val", ")", ")", ";", "else", "if", "(", "EASY_VECTOR_15_ADD_SELF", "(", "splat_val", ")", "&&", "(", "splat_val", ">=", "<NUM_LIT>", "||", "(", "step", "==", "<NUM_LIT>", "&&", "copies"], "ground_truth": ["==", "<NUM_LIT>", ")", ")", ")", ";"], "File": "rs60004", "Func": "vspltis_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14351, "Length": 102, "Cover_Rate": 0.3434343434343434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "strcmp", "(", "arg", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "mips_abi", "=", "ABI_64", ";", "else", "if", "(", "strcmp", "(", "arg", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "mips_abi", "=", "ABI_EABI", ";", "else", "return", "false", ";", "return", "true", ";", "case", "OPT_march_", ":", "case", "OPT_mtune_", ":", "return", "mips_parse_cpu", "(", "arg", ")", "!=", "<NUM_LIT>", ";", "case"], "ground_truth": ["OPT_mips", ":"], "File": "mips3", "Func": "mips_handle_option", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14352, "Length": 56, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "setPic", "(", "OutContext", ".", "getObjectFileInfo", "(", ")", "->", "isPositionIndependent", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "StringRef", "CPU", "=", "<STR_LIT>", "(", "TT", ",", "TM", ".", "getTargetCPU", "(", ")", ")", ";", "StringRef", "FS", "=", "TM", ".", "getTargetFeatureString", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "MTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>Subtarget", "STI", "(", "TT", ",", "CPU", ",", "FS", ",", "MTM", ".", "isLittleEndian", "(", ")", ",", "MTM", ",", "<NUM_LIT>", ")", ";", "bool", "IsABICalls", "=", "STI", ".", "isABICalls", "(", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "MTM", ".", "getABI", "(", ")", ";", "if", "(", "IsABICalls", ")", "{", "TS", ".", "emitDirectiveAbiCalls", "("], "ground_truth": [")", ";"], "File": "MipsAsmPrinter28", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14353, "Length": 124, "Cover_Rate": 0.4217687074829932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "unsigned", "EvenReg", "=", "<NUM_LIT>", ",", "OddReg", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "<STR_LIT>", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "<NUM_LIT>", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", "<<", "<STR_LIT>", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", "<<", "<STR_LIT>", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "<STR_LIT>", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "<STR_LIT>", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!="], "ground_truth": ["NumMove", ";", "++", "i", ")", "{"], "File": "ARMLoadStoreOptimizer18", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14354, "Length": 439, "Cover_Rate": 0.4829482948294829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")"], "ground_truth": [",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "File": "HexagonTargetMachine51", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14355, "Length": 84, "Cover_Rate": 0.9438202247191011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "RV", "=", "foldXorTruncShiftIntoCmp", "(", "N", ",", "DAG", ")", ")", "return", "RV", ";", "if", "(", "Subtarget", ".", "hasCMov", "(", ")", ")", "if", "(", "SDValue", "RV", "=", "combineIntegerAbs", "(", "N"], "ground_truth": [",", "DAG", ")", ")", "return", "RV", ";"], "File": "X86ISelLowering (3)", "Func": "combineXor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14356, "Length": 38, "Cover_Rate": 0.33043478260869563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PrepareForLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>StoreResults", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>FixIrreducibleControlFlow", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGSort", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")"], "ground_truth": [")", ";"], "File": "WebAssemblyTargetMachine14", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14357, "Length": 82, "Cover_Rate": 0.6119402985074627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "DestReg", "!=", "<STR_LIT>", "&&", "DestReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "DestReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":"], "ground_truth": ["getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "File": "SIInstrInfo120", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14358, "Length": 209, "Cover_Rate": 0.6005747126436781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmuludq128", "(", "(", "__v4si", ")", "__A"], "ground_truth": [",", "(", "__v4si", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_mul_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14359, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "InsertCacheInv", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "SIMemoryLegalizer19", "Func": "insertAcquire", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14360, "Length": 40, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "register", "union", "long_double_long", "ldl", ";", "ldl", ".", "ld", "=", "ld", ";", "if", "(", "!", "ldl", ".", "l", ".", "upper", "&&", "!", "ldl", ".", "l", ".", "middle", "&&", "!", "ldl", ".", "l", ".", "lower", ")", "return", "<NUM_LIT>", ";", "exp", "=", "EXPX", "(", "ldl", ")", "-", "EXCESSX", "+", "EXCESSD", ";", "if", "(", "exp", ">=", "EXPDMASK", ")", "exp", "=", "EXPDMASK", "-", "<NUM_LIT>", ";", "dl", ".", "l", ".", "upper", "=", "SIGNX", "(", "ldl", ")", ";", "dl", ".", "l", ".", "upper", "|=", "exp", "<<", "(", "<NUM_LIT>", "-", "(", "EXPDBITS", "+", "<NUM_LIT>", ")", ")", ";", "dl", ".", "l", ".", "upper", "|=", "(", "ldl", ".", "l", ".", "middle", "&", "MANTXMASK", ")", ">>", "(", "EXPDBITS", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "dl", ".", "l", ".", "lower", "=", "(", "ldl", ".", "l", ".", "middle", "&", "MANTXMASK", ")", "<<", "(", "<NUM_LIT>", "-", "(", "EXPDBITS", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ";", "dl", ".", "l", ".", "lower", "|=", "ldl", ".", "l", ".", "lower", ">>", "(", "EXPDBITS", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "return", "dl", "."], "ground_truth": ["d", ";"], "File": "fpgnulib", "Func": "__truncxfdf2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14361, "Length": 166, "Cover_Rate": 0.9021739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "("], "ground_truth": ["MI", ",", "TmpInst0", ")", ";"], "File": "Cpu0AsmPrinter2", "Func": "EmitInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14362, "Length": 28, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT"], "ground_truth": [")", ";"], "File": "ARMISelLowering114", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14363, "Length": 37, "Cover_Rate": 0.6491228070175439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "unsigned", "EntrySize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getJumpTableInfo", "(", ")", "->", "getEntrySize", "(", "*", "getDataLayout", "(", ")", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "EntrySize", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "EVT", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EntrySize", "*", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "||", "Subtarget", ".", "isABI_N64"], "ground_truth": ["(", ")", ")", "{"], "File": "MipsISelLowering120", "Func": "lowerBR_JT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14364, "Length": 152, "Cover_Rate": 0.5984251968503937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "typedef", "TargetRegisterClass", "::", "iterator", "RegIter", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedCPURegs", ")", ";", "++", "I", ")", "Reserved"], "ground_truth": [".", "set", "(", "ReservedCPURegs", "[", "I", "]", ")", ";"], "File": "TeeRISCRegisterInfo", "Func": "getReservedRegs", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14365, "Length": 90, "Cover_Rate": 0.6164383561643836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MEP_NONGENERAL_CLASS", "(", "rclass", ")", "&&", "(", "mep_nonregister", "(", "x", ")", "||", "mep_nongeneral_reg", "(", "x", ")", ")", ")", "rv", "=", "GENERAL_REGS", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "reg_class_names", "[", "rv", "]", ")", ";", "return", "(", "enum", "reg_class", ")", "rv"], "ground_truth": [";"], "File": "mep", "Func": "mep_secondary_output_reload_class", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14366, "Length": 43, "Cover_Rate": 0.4095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "isPredicated", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "I", ":", "Predicated", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*"], "ground_truth": ["I", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14367, "Length": 217, "Cover_Rate": 0.7380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Input", ";", "auto", "isSExtOfVecExtract", "=", "[", "&", "]", "(", "SDValue", "Op", ")", "->", "bool", "{", "if", "(", "!", "Op", ")", "return", "false", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Extract", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Extract", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Extract", "=", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Extract", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "ConstantSDNode", "*", "ExtOp", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ExtOp", ")", "return", "false", ";", "Index", "=", "ExtOp", "->", "getZExtValue", "(", ")", ";", "if", "(", "Input", "&&", "Input", "!=", "Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "Input", ")", "Input", "="], "ground_truth": ["Extract", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "combineBVOfVecSExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14368, "Length": 150, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "HexagonFrameLowering (2)", "Func": "restoreCalleeSavedRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14369, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")"], "ground_truth": [";"], "File": "Z80TargetMachine1", "Func": "addCodeGenPrepare", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14370, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUnaryOperator", "(", "const", "InfixCalculatorTok", "Op", ")", "{", "return", "Op", "==", "IC_NEG", "||", "Op"], "ground_truth": ["==", "IC_NOT", ";"], "File": "X86AsmParser (2)5", "Func": "isUnaryOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14371, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "M68kSubtarget", "Func": "getRegisterInfo", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14372, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "(", "DestVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "ResultReg", ",", "IsZExt", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "PPCFastISel17", "Func": "SelectIntExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14373, "Length": 75, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ";", "VT", "=", "is128Bits", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "VT", "=", "is128Bits", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "VT", "=", "is128Bits", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "<NUM_LIT>", ";", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "unsigned", "ImmMask", "=", "<NUM_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "for", "(", "int", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|="], "ground_truth": ["BitMask", ";"], "File": "ARMISelLowering (2)", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14374, "Length": 363, "Cover_Rate": 0.654054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "all_of", "(", "Mask", ","], "ground_truth": ["[", "CmpVal", "]", "(", "int", "M", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "isUndefOrEqual", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14375, "Length": 15, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createR600EmitClauseMarkers", "(", "*", "TM", ")", ")", ";", "addPass", "(", "createR600ExpandSpecialInstrsPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesID", ")", ";", "addPass", "(", "createR600Packetizer", "(", "*", "TM", ")", ")", ";", "addPass", "(", "createR600ControlFlowFinalizer", "(", "*", "TM", ")", ")", ";", "}", "else", "{", "addPass", "(", "create<ISA_LIT>LowerControlFlowPass", "(", "*", "TM", ")"], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine51", "Func": "addPreEmitPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14376, "Length": 54, "Cover_Rate": 0.46956521739130436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "matchLDPSTPAddrMode", "(", "Register", "Root", ",", "Register", "&", "Base", ",", "int", "&", "Offset", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "Base", "="], "ground_truth": ["Root", ";"], "File": "AArch64LegalizerInfo12", "Func": "matchLDPSTPAddrMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14377, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "In", ".", "isBranch", "(", ")", ")", "for", "(", "auto", "&", "O", ":", "In", ".", "operands", "(", ")", ")", "if", "(", "O", ".", "isGlobal", "(", ")", "||", "O", ".", "isSymbol", "(", ")", ")", "return", "true", ";", "const", "MCInstrDesc", "&", "D", "=", "In", ".", "getDesc", "(", ")", ";", "if", "(", "!", "D", ".", "getImplicitDefs", "(", ")", "&&", "!", "D", ".", "getImplicitUses"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "RDFGraph1", "Func": "isFixedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14378, "Length": 67, "Cover_Rate": 0.3526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSKY_FUNCTION_TYPE", "(", "cfun", "->", "machine", "->", "func_type", ")", "==", "CSKY_FT_UNKNOWN", ")", "{", "unsigned", "long", "type", "=", "CSKY_FT_UNKNOWN", ";", "tree", "a", ";", "tree", "attr", ";", "gcc_assert", "(", "TREE_CODE", "(", "current_function_decl", ")", "==", "FUNCTION_DECL", ")", ";", "attr", "=", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "if", "(", "a", "!=", "NULL_TREE", ")", "type", "|=", "CSKY_FT_NAKED", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "if", "(", "a", "==", "NULL_TREE", ")", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "if", "(", "a", "==", "NULL_TREE", ")", "type", "|=", "CSKY_FT_NORMAL", ";", "else", "type", "|=", "get_csky_isr_type", "(", "TREE_VALUE", "(", "a", ")", ")", ";", "cfun", "->", "machine", "->"], "ground_truth": ["func_type", "=", "type", ";"], "File": "csky", "Func": "get_csky_current_func_type", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14379, "Length": 115, "Cover_Rate": 0.8712121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "SUBB", ":", "return", "<STR_LIT>", ";", "case", "AND", ":", "return", "<STR_LIT>", ";", "case", "OR", ":", "return", "<STR_LIT>", ";", "case", "XOR", ":", "return", "<STR_LIT>", ";", "case", "SHL", ":", "return", "<STR_LIT>", ";", "case", "SRL", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "DLXAluCode", "Func": "DLXAluCodeToString", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14380, "Length": 39, "Cover_Rate": 0.4431818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "."], "ground_truth": ["getRegisterInfo", "(", ")", ";"], "File": "OpenRISCTargetMachine", "Func": "getRegisterInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14381, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegDU", ".", "setUnallocatableRegs", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "if", "(", "HasMultipleSuccs", ")", "{", "IM", ".", "reset", "(", "new", "LoadFromStackOrConst", "(", ")", ")", ";", "}", "else", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "IM", ".", "reset", "(", "new", "MemDefsUses", "(", "*", "TM", ".", "getDataLayout", "(", ")", ",", "MFI", ")", ")", ";", "}", "if", "(", "!", "searchRange", "(", "MBB", ",", "SuccBB", "->", "begin", "(", ")", ",", "SuccBB", "->", "end", "(", ")", ",", "RegDU", ","], "ground_truth": ["*", "IM", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";"], "File": "MipsDelaySlotFiller40", "Func": "searchSuccBBs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14382, "Length": 96, "Cover_Rate": 0.38866396761133604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "new", "Darwin<ISA_LIT>_64AsmBackend", "(", "T", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "return"], "ground_truth": ["new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "true", ")", ";"], "File": "X86AsmBackend77", "Func": "createX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14383, "Length": 48, "Cover_Rate": 0.6233766233766234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DIRECT_MOVE", "&&", "(", "(", "mode", "==", "SDmode", ")", "||", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "VSX_REG_TYPE", ")", "||", "(", "to_type", "==", "VSX_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_MFPGPR", "&&", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "FPR_REG_TYPE", ")", "||", "(", "to_type", "==", "FPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";", "else", "if", "(", "(", "size", "==", "<NUM_LIT>", "||", "(", "TARGET_POWERPC64", "&&", "size", "==", "<NUM_LIT>", ")", ")", "&&", "(", "(", "to_type", "==", "GPR_REG_TYPE", "&&", "from_type", "==", "SPR_REG_TYPE", ")", "||"], "ground_truth": ["(", "to_type", "==", "SPR_REG_TYPE", "&&", "from_type", "==", "GPR_REG_TYPE", ")", ")", ")", "return", "true", ";"], "File": "rs60004", "Func": "rs6000_secondary_reload_simple_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14384, "Length": 123, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget21", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset"], "ground_truth": [")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";"], "File": "MipsDisassembler40", "Func": "DecodeBranchTarget21", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14385, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", "?", "AtomicExpansionKind", "::", "LLSC"], "ground_truth": [":", "AtomicExpansionKind", "::", "None", ";"], "File": "HexagonISelLowering", "Func": "shouldExpandAtomicLoadInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14386, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateTokenWithStringCopy", "(", "StringRef", "Str", ",", "SMLoc", "S", ",", "bool", "Is<ISA_LIT>64", ")", "{", "void", "*", "Mem", "=", "::", "operator", "new", "(", "sizeof", "(", "<ISA_LIT>Operand", ")", "+", "Str", ".", "size", "(", ")", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "new", "(", "Mem", ")", "<ISA_LIT>Operand", "(", "Token", ")", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Op", ".", "get", "(", ")", "+", "<NUM_LIT>", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "std", "::", "memcpy", "(", "const_cast", "<", "char", "*", ">", "(", "Op", "->", "Tok", ".", "Data", ")", ",", "Str", ".", "data", "(", ")", ",", "Str", ".", "size", "(", ")", ")", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "PPCAsmParser (2)1", "Func": "CreateTokenWithStringCopy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14387, "Length": 127, "Cover_Rate": 0.8881118881118881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Addr", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "<STR_LIT>", "==", "Addr", ")", "&&", "<STR_LIT>", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ",", "STI", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "Addr", ",", "Pred"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitDataMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14388, "Length": 77, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitSymbolAttribute", "(", "Stub", ".", "second", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "const", "char", "HltInsts", "[", "]", "=", "<STR_LIT>", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "HltInsts", ",", "<NUM_LIT>", ")", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first"], "ground_truth": [",", "Stub", ".", "second", ")", ";"], "File": "X86AsmPrinter75", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14389, "Length": 202, "Cover_Rate": 0.3042168674698795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumLaneElems", "=", "NumElems", "/", "NumLanes", ";", "if", "(", "NumLaneElems", "!=", "<NUM_LIT>", "&&", "NumLaneElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "bool", "symetricMaskRequired", "=", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "(", "EltSize", "==", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVal", "(", "NumLaneElems", ",", "-", "<NUM_LIT>", ")", ";", "unsigned", "HalfLaneElems", "=", "NumLaneElems", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElems", ";", "l", "+=", "NumLaneElems", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElems", ";", "++", "i", ")", "{", "int", "Idx", "=", "Mask", "[", "i", "+", "l", "]", ";", "unsigned", "RngStart", "=", "l", "+", "(", "(", "Commuted", "==", "(", "i", "<", "HalfLaneElems", ")", ")", "?", "NumElems", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "isUndefOrInRange", "(", "Idx", ",", "RngStart", ",", "RngStart", "+", "NumLaneElems", ")", ")", "return", "false", ";", "if", "(", "!", "symetricMaskRequired", "||"], "ground_truth": ["Idx", "<", "<NUM_LIT>", ")", "continue", ";"], "File": "X86ISelLowering (2)", "Func": "isSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14390, "Length": 163, "Cover_Rate": 0.6546184738955824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ","], "ground_truth": ["RegState", "::", "Implicit", ")", ";"], "File": "SIISelLowering108", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14391, "Length": 206, "Cover_Rate": 0.37050359712230213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "legalizeFrem", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_<ISA_LIT>TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO<ISA_LIT>", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_F<ISA_LIT>N", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode"], "ground_truth": ["::", "G_FMAD", ":"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14392, "Length": 307, "Cover_Rate": 0.570631970260223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "tryParseOptionalShiftExtend", "(", "ExtOpnd", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "auto", "Ext", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "ExtOpnd", ".", "back", "(", ")", ".", "get", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "RegNum", ",", "RegKind", "::", "SVEDataVector", ",", "ElementWidth", ",", "S", ",", "Ext", "->", "getEndLoc", "(", ")", ",", "getContext", "(", ")", ",", "Ext", "->", "getShiftExtendType", "("], "ground_truth": [")", ",", "Ext", "->", "getShiftExtendAmount", "(", ")", ",", "Ext", "->", "hasShiftExtendAmount", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "tryParseSVEDataVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14393, "Length": 84, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "Changed", "|=", "processBlock", "("], "ground_truth": ["B", ")", ";"], "File": "PPCEarlyReturn", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14394, "Length": 42, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeShiftRight8Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void"], "ground_truth": ["*", "Decoder", ")", "{"], "File": "ARMDisassembler", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14395, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Chain", "}", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "*", "MemIntr", "=", "dyn_cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ")", "{", "MachineMemOperand", "*", "MemOp", "=", "MemIntr", "->", "getMemOperand"], "ground_truth": ["(", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14396, "Length": 146, "Cover_Rate": 0.6919431279620853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "arm_gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ",", "rtx", "scratch", ")", "{", "machine_mode", "mode", ";", "rtx", "cc_reg", ";", "int", "dimode_comparison", "=", "GET_MODE", "(", "x", ")", "==", "DImode", "||", "GET_MODE", "(", "y", ")", "==", "DImode", ";", "if", "(", "dimode_comparison", "&&", "!", "REG_P", "(", "x", ")", ")", "x", "=", "force_reg", "(", "DImode", ",", "x", ")", ";", "mode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "cc_reg", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "if", "(", "dimode_comparison", "&&", "mode", "!=", "CC_CZmode", ")", "{", "rtx", "clobber", ",", "set", ";", "if", "(", "mode", "==", "CC_Zmode", "&&", "y", "!=", "const0_rtx", ")", "{", "gcc_assert", "(", "!", "reload_completed", ")", ";", "x", "=", "expand_binop", "(", "DImode", ",", "xor_optab", ",", "x", ",", "y", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "y", "=", "const0_rtx", ";", "}", "if", "(", "reload_completed", ")", "gcc_assert", "(", "scratch", "!=", "NULL", "&&", "GET_MODE", "(", "scratch", ")", "==", "SImode", ")", ";", "else", "scratch", "=", "gen_rtx_SCRATCH", "(", "SImode", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "scratch", ")", ";", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "gen_rtx_COMPARE", "(", "mode", ",", "x", ",", "y", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set"], "ground_truth": [",", "clobber", ")", ")", ")", ";"], "File": "arm4", "Func": "arm_gen_compare_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14397, "Length": 204, "Cover_Rate": 0.9107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "Has64BitPointers", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Value", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops1", ",", "<NUM_LIT>", ",", "dl", ")", ";", "}", "else", "{", "SDValue", "Flag", ";", "unsigned", "Reg", "=", "(", "Has64BitPointers", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "Size", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86ISelLowering121", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14398, "Length": 174, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstPtr", ",", "SrcPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")"], "ground_truth": [",", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DstSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "File": "X86ISelLowering192", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14399, "Length": 123, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI64Imm", "(", "uint64_t", "Imm", ","], "ground_truth": ["const", "SDLoc", "&", "DL", ")", "{"], "File": "X86ISelDAGToDAG (2)1", "Func": "getI64Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14400, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "tlcs900", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "TLCS900TargetInfo", "Func": "LLVMInitializeTLCS900TargetInfo", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14401, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "HwLen", "/", "(", "ElemTy", "."], "ground_truth": ["getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAGHVX14", "Func": "getSingleVT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14402, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits"], "ground_truth": ["(", ")", "[", "<STR_LIT>", "]", ";"], "File": "MipsAsmParser (2)4", "Func": "useSoftFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14403, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "Mask", "=", "APInt", "::", "getLowBitsSet", "(", "InSVT", ".", "getSizeInBits", "(", ")", ",", "OutSVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "MaskVal", "=", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "InVT", ")", ";", "for", "(", "auto", "&", "Reg", ":", "Regs", ")", "Reg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "MaskVal", ",", "Reg", ")", ";", "MVT", "UnpackedVT", ",", "PackedVT", ";", "if", "(", "OutSVT", "==", "<STR_LIT>", ")", "{", "UnpackedVT", "=", "<STR_LIT>", ";", "PackedVT", "=", "<STR_LIT>", ";", "}", "else", "{", "UnpackedVT", "=", "<STR_LIT>", ";", "PackedVT", "=", "<STR_LIT>", ";", "}", "auto", "RegNum", "=", "Regs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "InSVT", ".", "getSizeInBits", "(", ")", "/", "OutSVT", ".", "getSizeInBits", "(", ")", ";", "j", "<", "e", ";", "j", "*=", "<NUM_LIT>", ",", "RegNum", "/=", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", ";", "i", "++", ")", "Regs", "[", "i", "]", "=", "DAG", ".", "getBitcast", "(", "UnpackedVT", ",", "Regs", "[", "i", "]", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", "/", "<NUM_LIT>", ";", "i", "++", ")", "Regs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PackedVT", ",", "Regs", "[", "i", "*", "<NUM_LIT>", "]", ",", "Regs", "[", "i", "*"], "ground_truth": ["<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineVectorTruncationWithPACKUS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14404, "Length": 213, "Cover_Rate": 0.4531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addComplexRotationOddOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14405, "Length": 24, "Cover_Rate": 0.4067796610169492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst4v16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", "."], "ground_truth": ["__o", ")", ";"], "File": "arm", "Func": "neon_vst4q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14406, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "HIGH", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MEM", ":", "if", "(", "outer_code", "==", "ZERO_EXTEND", "||", "outer_code", "==", "SIGN_EXTEND", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "cint_248_operand", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "{", "*", "total", "=", "(", "rtx_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "mode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "(", "enum", "rtx_code", ")", "outer_code", ",", "opno", ",", "speed", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "case", "MULT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SIGN_EXTEND", ":", "case", "ZERO_EXTEND", ":", "if", "(", "outer_code", "==", "MULT", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "DIV", ":", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "UNSPEC", ":", "case", "UNSPEC_VOLATILE", ":", "{", "int", "num", "=", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "num", "<=", "TILEPRO_LAST_LATENCY_1_INSN", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "num", "<=", "TILEPRO_LAST_LATENCY_2_INSN", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "num", ">", "TILEPRO_LAST_LATENCY_INSN", ")", "{", "if", "(", "outer_code", "==", "PLUS", ")"], "ground_truth": ["*", "total", "=", "<NUM_LIT>", ";"], "File": "tilepro", "Func": "tilepro_rtx_costs", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14407, "Length": 327, "Cover_Rate": 0.5570698466780238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "AddrOpc", "getAM3Op", "(", "unsigned", "AM3Opc"], "ground_truth": [")", "{"], "File": "ARMAddressingModes", "Func": "getAM3Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14408, "Length": 9, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "getSTI"], "ground_truth": ["(", ")", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "isGFX940", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14409, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "("], "ground_truth": ["<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering117", "Func": "LowerRETURNADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14410, "Length": 128, "Cover_Rate": 0.6844919786096256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfnmaddph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_fnmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14411, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSBinFormatELF", "("], "ground_truth": [")", ";"], "File": "ARM64Subtarget", "Func": "isTargetELF", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14412, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "Load", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "&&", "MemVT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "NumElements", "==", "<NUM_LIT>", "&&", "MemVT", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", "&&", "Load", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "SIISelLowering119", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14413, "Length": 309, "Cover_Rate": 0.3130699088145897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "GlobalOffset"], "ground_truth": ["(", ")", ";"], "File": "GlobalOffset", "Func": "createGlobalOffsetPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14414, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NegateCC", ";", "tie", "(", "Chain", ",", "NegateCC", ")", "=", "ConvertSETCC", "(", "op", ",", "DAG", ")", ";", "if", "(", "NegateCC", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>"], "ground_truth": [",", "Chain", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "TMS320C64XLowering", "Func": "LowerSETCC", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14415, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewC", ".", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "||", "NewC", ".", "ICmpType", "==", "<STR_LIT>", ")", "return", ";", "if", "(", "NewC", ".", "CCMask", "==", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", ")", "{", "if", "(", "CmpVal", "==", "uint64_t", "(", "-", "<NUM_LIT>", ")", ")", "return", ";", "CmpVal", "+=", "<NUM_LIT>", ";", "NewC", ".", "CCMask", "^=", "<STR_LIT>", ";", "}", "MaskVal", "=", "-", "(", "CmpVal", "&", "-", "CmpVal", ")", ";", "NewC", ".", "ICmpType", "=", "<STR_LIT>", ";", "}", "if", "(", "!", "MaskVal", ")", "return", ";", "unsigned", "BitSize", "=", "NewC", ".", "Op0", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NewCCMask", ",", "ShiftVal", ";", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSimpleShift", "(", "NewC", ".", "Op0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", ">>", "ShiftVal", ",", "CmpVal", ">>", "ShiftVal", ",", "<STR_LIT>", ")", ")", ")", "{", "NewC", ".", "Op0", "=", "NewC", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskVal", ">>=", "ShiftVal", ";", "}", "else", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSimpleShift", "(", "NewC", ".", "Op0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", "<<", "ShiftVal", ",", "CmpVal", "<<", "ShiftVal", ",", "<STR_LIT>", ")", ")", ")", "{", "NewC", ".", "Op0", "=", "NewC", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskVal", "<<="], "ground_truth": ["ShiftVal", ";"], "File": "SystemZISelLowering105", "Func": "adjustForTestUnderMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14416, "Length": 252, "Cover_Rate": 0.4846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vshllbq_n_s16", "(", "__a", ",", "__imm"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vshllbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14417, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "computeLinkageSize", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "isAIXABI", "(", ")", "||", "STI", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "(", "STI", ".", "isELFv2ABI", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "(", "STI", ".", "is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "PPCFrameLowering16", "Func": "computeLinkageSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14418, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_testz_si128", "(", "__A", ",", "__B", ")", "==", "<NUM_LIT>", "&&", "_mm_testc_si128", "(", "__A", ","], "ground_truth": ["__B", ")", "==", "<NUM_LIT>", ";"], "File": "smmintrin2", "Func": "_mm_testnzc_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14419, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_vfnmsubph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ",", "(", "__v16hf", ")", "__C", ",", "("], "ground_truth": ["__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_fnmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14420, "Length": 28, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InvokePAL", ".", "hasAttributes", "(", "i", ")", ")", "{", "AttrBuilder", "B", "(", "InvokePAL", ",", "i", ")", ";", "AttributesVec", ".", "push_back", "(", "AttributeList", "::", "get", "(", "C", ",", "i", "+", "<NUM_LIT>", ",", "B", ")", ")", ";", "}", "}", "if", "(", "InvokePAL", ".", "hasAttributes", "(", "AttributeList", "::", "ReturnIndex", ")", ")", "AttributesVec", ".", "push_back", "(", "AttributeList", "::", "get", "(", "C", ",", "InvokePAL", ".", "getRetAttributes", "(", ")", ")", ")", ";", "if", "(", "InvokePAL", ".", "hasAttributes", "(", "AttributeList", "::", "FunctionIndex", ")", ")", "AttributesVec", ".", "push_back", "(", "AttributeList", "::", "get", "(", "C", ",", "InvokePAL", ".", "getFnAttributes", "(", ")", ")", ")", ";", "AttributeList", "NewCallPAL", "=", "AttributeList", "::", "get", "(", "C", ",", "AttributesVec", ")", ";", "NewCall", "->", "setAttributes", "(", "NewCallPAL", ")", ";", "CI", "->", "replaceAllUsesWith"], "ground_truth": ["(", "NewCall", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj30", "Func": "wrapInvoke", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14421, "Length": 122, "Cover_Rate": 0.3034825870646766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "FixedVectorType", "*", "VT", ")", ":", "Predicate", "(", "P", ")", ",", "TripCount", "(", "TC", ")"], "ground_truth": [",", "VecTy", "(", "VT", ")", "{", "}"], "File": "MVETailPredication20", "Func": "TripCountPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14422, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Scale", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", ",", "Offset", ";", "unsigned", "Opc", ";", "std", "::", "tie", "(", "Opc", ",", "Base", ",", "Offset", ")", "=", "findAddrModeSVELoadStore", "(", "N", ",", "Opc_rr", ",", "Opc_ri", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Scale", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Offset", ",", "Chain", "}", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "+", "i", ",", "DL", ",", "VT", ",", "SuperReg", ")", ")", ";", "unsigned", "ChainIdx", "=", "NumVecs", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "ChainIdx", ")", ",", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N", ")"], "ground_truth": [";"], "File": "AArch64ISelDAGToDAG10", "Func": "SelectPredicatedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14423, "Length": 210, "Cover_Rate": 0.8713692946058091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";", "return", "StackSizeInBytes", ">=", "StackProbeSize"], "ground_truth": [";"], "File": "AArch64FrameLowering28", "Func": "windowsRequiresStackProbe", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14424, "Length": 48, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresDiffExpressionRelocations", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "RISCVAsmBackend", "Func": "requiresDiffExpressionRelocations", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14425, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "alignTo", "(", "Info", ".", "TargetSize", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "return", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "("], "ground_truth": ["(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyAsmBackend26", "Func": "applyFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14426, "Length": 88, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "EnclosedInstrs", ".", "end", "(", ")", ")", "{", "if", "(", "I", "->", "second", "!=", "C", ".", "getID", "(", ")", ")", "C", ".", "setAllIllegal", "(", ")", ";", "return", ";", "}", "EnclosedInstrs", "[", "MI", "]", "=", "C", ".", "getID", "(", ")", ";", "C", ".", "addInstruction", "(", "MI", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumDomains", ";", "++", "i", ")", "{", "if", "(", "C", ".", "isLegal", "(", "(", "RegDomain", ")", "i", ")", ")", "{", "InstrConverterBase", "*", "IC", "=", "Converters", ".", "lookup", "(", "{", "i", ",", "MI", "->", "getOpcode", "(", ")", "}", ")", ";", "if", "(", "!", "IC", "||", "!", "IC", "->", "isLegal", "(", "MI", ",", "TII", ")", ")", "C", "."], "ground_truth": ["setIllegal", "(", "(", "RegDomain", ")", "i", ")", ";"], "File": "X86DomainReassignment13", "Func": "encloseInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14427, "Length": 122, "Cover_Rate": 0.8187919463087249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "CC_<ISA_LIT>32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "HexagonISelLowering15", "Func": "CC_Hexagon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14428, "Length": 73, "Cover_Rate": 0.3201754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_prefetch_i32gather_ps", "(", "__m512i", "index", ",", "__mmask16", "mask", ",", "void", "*", "addr", ",", "int", "scale"], "ground_truth": [",", "int", "hint", ")", "{"], "File": "avx512pfintrin4", "Func": "_mm512_mask_prefetch_i32gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14429, "Length": 32, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "InstrInfo", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo"], "ground_truth": ["*", ">", "(", "&", "MCII", ")", ";"], "File": "PPCMCCodeEmitter24", "Func": "getDirectBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14430, "Length": 42, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_gatherpfqps", "(", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8di", ")", "__index", ","], "ground_truth": ["__addr", ",", "__scale", ",", "__hint", ")", ";"], "File": "avx512pfintrin", "Func": "_mm512_prefetch_i64gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14431, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "RetPtr", ";", "Entry", ".", "Ty", "=", "PointerType", "::", "getUnqual", "(", "RetTy", ")", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "Entry", ".", "isSRet", "=", "true", ";", "Entry", ".", "isReturned", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTyABI", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "assert", "(", "Op", "->", "getNumOperands", "(", ")", ">=", "numArgs", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "numArgs", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "Op", ".", "getOperand", "(", "i", ")", ",", "SDLoc", "(", "Op", ")", ",", "DAG", ")", ";", "}", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "SDLoc", "(", "Op", ")", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "RetTyABI", ",", "Callee", ",", "std", "::", "move", "("], "ground_truth": ["Args", ")", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering18", "Func": "LowerF128Op", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14432, "Length": 159, "Cover_Rate": 0.4344262295081967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReturnAddressReg", "(", "const", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "{"], "File": "SIRegisterInfo10", "Func": "getReturnAddressReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14433, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "OpVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "bool", "IsI1Vector", "=", "OpVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Vec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "IdxVal", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "SubVecVT", "=", "SubVec", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", "&&", "SubVec", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ";", "if", "(", "(", "Vec", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "&&", "(", "SubVec", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "SubVec", ".", "getNode", "(", ")", ")", ")", ")", "return", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "if", "(", "<STR_LIT>", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "SubVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "Idx2Val", "=", "SubVec", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "+", "Idx2Val", ",", "dl", ")", ")", ";", "}", "if", "(", "SubVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "IdxVal", "==", "<NUM_LIT>", "&&", "isNullConstant", "(", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Ins", "=", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isNullConstant", "(", "Ins", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "(", "Ins", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "Ins", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", "<=", "SubVecVT", ".", "getFixedSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "Ins", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "IsI1Vector", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineInsertSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14434, "Length": 368, "Cover_Rate": 0.37398373983739835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "InstrumentMOVSBase", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "AccessSize", ","], "ground_truth": ["Ctx", ",", "Out", ")", ";"], "File": "X86AsmInstrumentation", "Func": "InstrumentMOVSImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14435, "Length": 50, "Cover_Rate": 0.4065040650406504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMISelLowering101", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14436, "Length": 390, "Cover_Rate": 0.39593908629441626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isCallIndirect", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "WebAssemblyMCTargetDesc17", "Func": "isCallIndirect", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14437, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "("], "ground_truth": [")", ";"], "File": "ARM64CleanupLocalDynamicTLSPass1", "Func": "getAnalysisUsage", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14438, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "X86InstrInfo (2)", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14439, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", "<NUM_LIT>", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "GV", "(", "<NUM_LIT>", ")", "{", "Base", ".", "Reg", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "X86InstrBuilder11", "Func": "X86AddressMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14440, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "IsRet", ")", "{", "if", "(", "RetCC_<ISA_LIT>", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "NumArgs", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "}", "else", "{", "if", "(", "CC_<ISA_LIT>", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "NumArgs", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "nullptr", ")"], "ground_truth": [";"], "File": "Z80ISelLowering (3)", "Func": "analyzeOutputArgs", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14441, "Length": 125, "Cover_Rate": 0.6345177664974619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Value", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "LookupSymbol", "(", "Name", ")", ";", "if", "(", "Sym", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "Sym", "->", "setVariableValue", "(", "Value", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MipsAsmParser32", "Func": "parseSetAssignment", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14442, "Length": 63, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LoadStoreOptimizerPass"], "ground_truth": ["(", "TargetMachine", "&", "TM", ")", "{"], "File": "SILoadStoreOptimizer20", "Func": "createSILoadStoreOptimizerPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14443, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "if", "(", "PicMode", ")", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "Name", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "LocalName", ")", ";", "}", "else", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "+", "Name", ")", ";", "}", "swapFPIntParams", "(", "PV", ",", "M", ",", "IAH", ",", "LE", ",", "false", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "LocalName", "+", "<STR_LIT>", "+", "Name", ")", ";", "new", "UnreachableInst", "(", "FStub", "->", "getContext", "(", ")", ","], "ground_truth": ["BB", ")", ";"], "File": "Mips16HardFloat17", "Func": "createFPFnStub", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14444, "Length": 114, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpgt_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "vec_cmpgt", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")"], "ground_truth": ["__B", ")", ";"], "File": "emmintrin", "Func": "_mm_cmpgt_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14445, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getCurrentSection", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Emitter", ")", "AddEncodingComment", "(", "Inst", ")", ";", "if", "(", "ShowInst", ")", "{", "Inst", ".", "dump_pretty", "(", "GetCommentOS", "(", ")", ",", "&", "MAI", ",", "InstPrinter", ".", "get", "(", ")", ",", "<STR_LIT>", ")", ";", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "InstPrinter", ")", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "OS", ")", ";", "else", "Inst", ".", "print", "(", "OS", ",", "&", "MAI", ")", ";", "EmitEOL", "("], "ground_truth": [")", ";"], "File": "PTXMCAsmStreamer1", "Func": "EmitInstruction", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14446, "Length": 79, "Cover_Rate": 0.8681318681318682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_popcnt_epi32", "(", "__m256i", "__A", ",", "__mmask16"], "ground_truth": ["__U", ",", "__m256i", "__B", ")", "{"], "File": "avx512vpopcntdqvlintrin4", "Func": "_mm256_mask_popcnt_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14447, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "DeadCodeElimination", "::", "isDead", "(", "unsigned", "R", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MRI", ".", "use_operands", "(", "R", ")", ")", "{", "const", "MachineInstr", "*", "UseI", "=", "MO", "."], "ground_truth": ["getParent", "(", ")", ";"], "File": "HexagonBitSimplify10", "Func": "isDead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14448, "Length": 36, "Cover_Rate": 0.3564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CC", ";", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>"], "ground_truth": [",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "matchHWRegsRegisterName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14449, "Length": 54, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "FLAT_SCR_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "XNACK_MASK_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "XNACK_MASK_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "("], "ground_truth": ["SRC_POPS_EXITING_WAVE_ID", ")", ";"], "File": "AMDGPUDisassembler44", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14450, "Length": 153, "Cover_Rate": 0.6710526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCELFStreamer", "&"], "ground_truth": [">", "(", "Streamer", ")", ";"], "File": "Comet2ELFStreamer", "Func": "getStreamer", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14451, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "riscv_unspec_address_offset", "(", "rtx", "base", ",", "rtx", "offset", ",", "enum", "riscv_symbol_type", "symbol_type", ")", "{", "base", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "base"], "ground_truth": [")", ",", "UNSPEC_ADDRESS_FIRST", "+", "symbol_type", ")", ";"], "File": "riscv", "Func": "riscv_unspec_address_offset", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14452, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumXRegisterReserved", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64Subtarget (2)1", "Func": "getNumXRegisterReserved", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14453, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind"], "ground_truth": ["]", ";"], "File": "ARMAsmBackend49", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14454, "Length": 369, "Cover_Rate": 0.9659685863874345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Src0Mods", ",", "Src1Mods", ",", "Src2Mods", ";", "bool", "Sel0", "=", "SelectVOP3PMadMixModsImpl", "(", "Src0", ",", "Src0", ",", "Src0Mods", ")", ";", "bool", "Sel1", "=", "SelectVOP3PMadMixModsImpl", "(", "Src1", ",", "Src1", ",", "Src1Mods", ")", ";", "bool", "Sel2", "=", "SelectVOP3PMadMixModsImpl", "(", "Src2", ",", "Src2", ",", "Src2Mods", ")", ";", "assert", "(", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Sel0", "||", "Sel1", "||", "Sel2", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "Src0Mods", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ",", "Src0", ",", "CurDAG", "->", "getTargetConstant", "(", "Src1Mods", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ",", "Src1", ",", "CurDAG", "->", "getTargetConstant", "(", "Src2Mods", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ",", "Src2", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Zero", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops"], "ground_truth": [")", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectFMAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14455, "Length": 182, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "getAddressOperandsRI", "(", "const", "<ISA_LIT>RRIAddressMode", "&", "AM", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ")", "{", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")"], "ground_truth": ["Base", "=", "AM", ".", "Base", ".", "Reg", ";"], "File": "SystemZISelDAGToDAG16", "Func": "getAddressOperandsRI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14456, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseInstrInfo", "::", "emitCFIForLRRestoreFromReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "DwarfLR", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")"], "ground_truth": [".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRRestoreFromReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14457, "Length": 95, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Mul", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";"], "File": "SystemZTargetTransformInfo25", "Func": "getIntImmCostInst", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14458, "Length": 245, "Cover_Rate": 0.3983739837398374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBoundary", "(", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "BoundarySel", ")", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "return", "false", ";", "return", "MO", ".", "getImm", "(", ")", "=="], "ground_truth": ["Boundary", ".", "ImmVal", ";"], "File": "TPCHardwareLoops", "Func": "isBoundary", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14459, "Length": 37, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops39", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14460, "Length": 144, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "DstBitsPerElt", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "SrcBitsPerElt", "=", "<NUM_LIT>", "*", "DstBitsPerElt", ";", "assert", "(", "N0", ".", "getScalarValueSizeInBits", "(", ")", "==", "SrcBitsPerElt", "&&", "N1", ".", "getScalarValueSizeInBits", "(", ")", "==", "SrcBitsPerElt", "&&", "<STR_LIT>", ")", ";", "APInt", "UndefElts0", ",", "UndefElts1", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits0", ",", "EltBits1", ";", "if", "(", "(", "N0", "->", "isUndef", "(", ")", "||", "N", "->", "isOnlyUserOf", "(", "N0", ".", "getNode", "(", ")", ")", ")", "&&", "(", "N1", "->", "isUndef", "(", ")", "||", "N", "->", "isOnlyUserOf", "(", "N1", ".", "getNode", "(", ")", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "N0", ",", "SrcBitsPerElt", ",", "UndefElts0", ",", "EltBits0", ")", "&&", "getTargetConstantBitsFromNode", "(", "N1", ",", "SrcBitsPerElt", ",", "UndefElts1", ",", "EltBits1", ")", ")", "{", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumDstElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumSrcElts", "=", "NumDstElts", "/", "<NUM_LIT>", ";", "unsigned", "NumDstEltsPerLane", "=", "NumDstElts", "/", "NumLanes", ";", "unsigned", "NumSrcEltsPerLane", "=", "NumSrcElts", "/", "NumLanes", ";", "bool", "IsSigned", "=", "(", "<STR_LIT>", "==", "Opcode", ")", ";", "APInt", "Undefs", "(", "NumDstElts", ",", "<NUM_LIT>", ")"], "ground_truth": [";"], "File": "X86ISelLowering164", "Func": "combineVectorPack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14461, "Length": 203, "Cover_Rate": 0.3548951048951049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_NoMatch", ";", "}", "unsigned", "SYSmvalue", "=", "Val", "&", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "auto", "TheReg", "=", "<STR_LIT>", "(", "Mask", ".", "lower", "(", ")", ")", ";", "if", "(", "!", "TheReg", "||", "!", "TheReg", "->", "hasRequiredFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "SYSmvalue", "=", "TheReg", "->", "Encoding", "&", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "<STR_LIT>", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "<NUM_LIT>", ",", "Mask"], "ground_truth": [".", "size", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14462, "Length": 195, "Cover_Rate": 0.3838582677165354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BadLB", "||", "Cond", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "if", "(", "!", "TII", "->", "PredOpcodeHasJMP_c", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "return", ";", "if", "(", "TB", "!=", "HB", "&&", "FB", "!=", "HB", ")", "return", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "PR", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", "->", "getRegClass", "(", "PR", ")", "==", "&", "<STR_LIT>", ")", ";", "unsigned", "CmpR1", "=", "<NUM_LIT>", ",", "CmpR2", "=", "<NUM_LIT>", ";", "const", "MachineInstr", "*", "CmpI", "=", "MRI", "->", "getVRegDef", "(", "PR", ")", ";", "while", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "CmpI", "=", "MRI", "->", "getVRegDef", "(", "CmpI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "Val", "=", "<NUM_LIT>", ";", "bool", "OkCI", "=", "TII", "->", "analyzeCompare", "(", "*", "CmpI", ",", "CmpR1", ",", "CmpR2", ",", "Mask", ",", "Val", ")", ";", "if", "(", "!", "OkCI", ")", "return", ";", "if", "(", "CmpR1", "&&", "MRI", "->", "getRegClass", "(", "CmpR1", ")", "!=", "DoubleRC", ")", "CmpR1", "=", "<NUM_LIT>", ";", "if", "(", "CmpR2", "&&", "MRI", "->", "getRegClass", "(", "CmpR2", ")", "!=", "DoubleRC", ")", "CmpR2", "=", "<NUM_LIT>", ";", "if", "(", "!", "CmpR1", "&&", "!", "CmpR2", ")", "return", ";", "using", "UVect", "=", "std", "::", "vector", "<", "unsigned", ">", ";", "UVect", "DP", ";", "for", "(", "auto", "&", "MI", ":", "*", "HB", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "const", "MachineOperand", "&", "MD", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "R", "=", "MD", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getRegClass", "(", "R", ")", "==", "DoubleRC", ")", "DP", ".", "push_back", "(", "R", ")", ";", "}", "if", "(", "DP", ".", "empty", "(", ")", ")", "return", ";", "auto", "NoIndOp", "=", "[", "this", ",", "CmpR1", ",", "CmpR2", "]", "(", "unsigned", "R", ")", "->", "bool", "{", "for", "(", "auto", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "R", ")", ",", "E", "=", "MRI"], "ground_truth": ["->", "use_nodbg_end", "(", ")", ";"], "File": "HexagonSplitDouble2", "Func": "collectIndRegsForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14463, "Length": 333, "Cover_Rate": 0.5731497418244407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "assert", "(", "(", "!", "TT", ".", "isOSAIX", "(", ")", "||", "!", "RM", ".", "hasValue", "(", ")", "||", "*", "RM", "==", "Reloc", "::", "PIC_", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RM", ".", "hasValue", "(", ")", ")", "return", "*", "RM", ";", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "DynamicNoPIC", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TT", ".", "isOSAIX", "(", ")"], "ground_truth": [")", "return", "Reloc", "::", "PIC_", ";"], "File": "PPCTargetMachine54", "Func": "getEffectiveRelocModel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14464, "Length": 96, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IdxOpc", "=", "getRegOffOpcode", "(", "ExtOpc", ")", ";", "assert", "(", "IdxOpc", "==", "<STR_LIT>", ")", ";", "int32_t", "D", "=", "isInt", "<", "<NUM_LIT>", ">", "(", "Diff", ")", "?", "Diff", ":", "(", "Diff", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "IdxOpc", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ".", "addImm", "(", "D", ")", ";", "Diff", "-=", "D", ";", "OffsetRange", "Uses", "=", "getOffsetRange", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Uses", ".", "contains", "(", "Diff", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Diff", "<<", "<STR_LIT>", "<<", "Uses", "<<", "<STR_LIT>", "<<", "MI", ";", "assert", "(", "Uses", ".", "contains", "(", "Diff", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "const", "ExtValue", "&", "EV", "=", "ExtI", ".", "first", ";", "(", "void", ")", "EV", ";", "const", "ExtExpr", "&", "Ex", "=", "ExtI", ".", "second", ";", "(", "void", ")", "Ex", ";", "if", "(", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", ")", "{", "bool", "IsAddi", "=", "ExtOpc", "==", "<STR_LIT>", ";", "const", "MachineOperand", "&", "RegOp", "=", "MI", ".", "getOperand", "(", "IsAddi", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "IsAddi", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "Ex", ".", "Rs", "==", "RegOp", "&&", "EV", "==", "ImmOp", "&&", "Ex", ".", "Neg", "!=", "IsAddi", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "Diff", "=", "<NUM_LIT>", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", ")", "{", "bool", "IsSub", "=", "ExtOpc", "==", "<STR_LIT>", ";", "Register", "Rs", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ExtValue", "V", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "EV", "==", "V", "&&", "Rs", "==", "Ex", ".", "Rs", "&&", "IsSub", "==", "Ex", ".", "Neg", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "ExtOpc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "mayLoad", "(", ")", "||"], "ground_truth": ["MI", ".", "mayStore", "(", ")", ")", "{"], "File": "HexagonConstExtenders14", "Func": "replaceInstrExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14465, "Length": 448, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "Align", "(", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "VarArgsRegSaveSize", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "R3IsLiveIn", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "<NUM_LIT>", ")", ",", "GPRCS1Offset", "(", "<NUM_LIT>", ")", ",", "GPRCS2Offset", "(", "<NUM_LIT>", ")", ",", "DPRCSOffset", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "GPRCS1Size", "(", "<NUM_LIT>", ")", ",", "GPRCS2Size", "(", "<NUM_LIT>", ")", ",", "DPRCSSize", "(", "<NUM_LIT>", ")", ",", "GPRCS1Frames", "(", "<NUM_LIT>", ")", ",", "GPRCS2Frames", "(", "<NUM_LIT>", ")", ",", "DPRCSFrames", "(", "<NUM_LIT>", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "<NUM_LIT>", ")", ",", "ConstPoolEntryUId", "(", "<NUM_LIT>", ")", "{"], "File": "ARMMachineFunctionInfo10", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14466, "Length": 133, "Cover_Rate": 0.9925373134328358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "allowMixed16_32", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>ModuleISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>16ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SEISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "}", "else", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "MipsTargetMachine11", "Func": "addInstSelector", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14467, "Length": 58, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getVectorElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", "%", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorElementCount", "(", ")", "/", "N", ")", ";", "assert", "(", "isTypeLegal", "(", "SplitVT", ")", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "VTs", "(", "N", ",", "SplitVT", ")", ";", "VTs", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "VTs", ")", ";", "SDValue", "PseudoLoad", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "NodeTys", ",", "LoadOps", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "PseudoLoadOps", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "N", ";", "++", "I", ")", "PseudoLoadOps", ".", "push_back", "(", "SDValue"], "ground_truth": ["(", "PseudoLoad", ".", "getNode", "(", ")", ",", "I", ")", ")", ";"], "File": "AArch64ISelLowering96", "Func": "LowerSVEStructLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14468, "Length": 140, "Cover_Rate": 0.5035971223021583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeDAHIDATI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14469, "Length": 55, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LongBranch", "::", "mustRelaxABranch", "(", ")", "{", "for", "(", "auto", "&", "Terminator", ":", "Terminators", ")", "if", "(", "mustRelaxBranch", "(", "Terminator", ",", "Terminator", ".", "Address", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "SystemZLongBranch", "Func": "mustRelaxABranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14470, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_maskstoreq", "(", "(", "__v2di", "*", ")", "__X", ",", "(", "__v2di", ")", "__M", ","], "ground_truth": ["(", "__v2di", ")", "__Y", ")", ";"], "File": "avx2intrin", "Func": "_mm_maskstore_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14471, "Length": 19, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createMachObjectWriter", "(", "OS", ",", "true", ",", "object", "::", "mach", "::", "CTM_x86_64", ",", "object", "::", "mach", "::", "CS<ISA_LIT>_ALL", ","], "ground_truth": ["true", ")", ";"], "File": "X86AsmBackend37", "Func": "createObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14472, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useAudioOps", "(", ")", "const", "{", "return", "UseAudioOps"], "ground_truth": [";"], "File": "HexagonSubtarget12", "Func": "useAudioOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14473, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "PartSize", "=", "PartTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcTy", ".", "isVector", "(", ")", "&&", "!", "PartTy", ".", "isVector", "(", ")", "&&", "PartSize", ">", "SrcTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "auto", "UnmergeToEltTy", "=", "B", ".", "buildUnmerge", "(", "SrcTy", ".", "getElementType", "(", ")", ",", "SrcReg", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "DstRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "B", ".", "buildAnyExt", "(", "DstRegs", "[", "i", "]", ",", "UnmergeToEltTy", ".", "getReg", "(", "i", ")", ")", ";", "return", ";", "}", "if", "(", "SrcSize", "%", "PartSize", "==", "<NUM_LIT>", ")", "{", "B", ".", "buildUnmerge", "(", "DstRegs", ","], "ground_truth": ["SrcReg", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "unpackRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14474, "Length": 124, "Cover_Rate": 0.44765342960288806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ","], "ground_truth": ["SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{"], "File": "MSP430ISelLowering39", "Func": "LowerFormalArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14475, "Length": 39, "Cover_Rate": 0.3482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";", "int", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "int", "SplitCost", "=", "getScalarizationOverhead", "(", "VTy", ",", "DemandedElts", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "return", "NumElem", "*", "Cost", "+", "SplitCost", ";", "}", "}", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ",", "true", ")", "==", "<STR_LIT>", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "int", "Cost", "=", "LT", ".", "first"], "ground_truth": ["*", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo103", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14476, "Length": 167, "Cover_Rate": 0.4677871148459384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "get_tls_get_addr", "(", "void", ")", "{", "if", "(", "!", "tls_get_addr_libfunc", ")", "tls_get_addr_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "return", "tls_get_addr_libfunc"], "ground_truth": [";"], "File": "arm", "Func": "get_tls_get_addr", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14477, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<STR_LIT>", "getCondFromOpc", "(", "unsigned", "Opc", ")", "{", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "CC", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "CC", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "CC", "=", "<STR_LIT>"], "ground_truth": ["(", "Opc", ")", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "getCondFromOpc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14478, "Length": 52, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "AllContants", ")", "{", "SDValue", "FullMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Immediate", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FullMask", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "NumNonConsts", "==", "<NUM_LIT>", "&&", "NonConstIdx", "!=", "<NUM_LIT>", ")", "{", "SDValue", "DstVec", ";", "if", "(", "NumConsts", ")", "{", "SDValue", "VecAsImm", "=", "DAG", ".", "getConstant", "(", "Immediate", ",", "<STR_LIT>", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VecAsImm", ")", ";", "}", "else", "DstVec", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DstVec", ",", "Op", ".", "getOperand", "(", "NonConstIdx", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "NonConstIdx", ")", ")", ";", "}", "if", "(", "!", "IsSplat", "&&", "(", "NonConstIdx", "!=", "<NUM_LIT>", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MVT", "SelectVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Select", ";", "if", "(", "IsSplat", ")", "Select", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SelectVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "SelectVT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SelectVT", ")", ")", ";", "else", "Select", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SelectVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "Immediate", "|", "<NUM_LIT>", ")", ",", "SelectVT", ")", ",", "DAG", ".", "getConstant", "(", "Immediate"], "ground_truth": [",", "SelectVT", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14479, "Length": 277, "Cover_Rate": 0.4410828025477707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "KindTy"], "ground_truth": ["::", "Register", ";"], "File": "RISCVAsmParser (2)", "Func": "isReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14480, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Pred", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "InVec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isTypeLegal", "(", "InVec", ".", "getValueType", "(", ")", ")", ")", "return", "Op", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "EVT", "IntResVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "EVT", "IntVecVT", "=", "InVec", ".", "getValueType", "(", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDValue", "IntInVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVecVT", ",", "InVec", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "IntResVT", ",", "Pred", ",", "IntInVec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "Pred", ".", "getValueType", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "EltVT", "=", "InVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "EVT", "NewEltVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "EVT", "SplitVT", "=", "InVec", ".", "getValueType", "(", ")", ".", "changeVectorElementType", "(", "NewEltVT", ")", ";", "SDValue", "InVecLo", ",", "InVecHi", ";", "std", "::", "tie", "(", "InVecLo", ",", "InVecHi", ")", "=", "DAG", ".", "SplitVector", "(", "InVec", ",", "DL", ")", ";", "InVecLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "InVecLo", ")", ";", "InVecHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "SplitVT", ",", "InVecHi", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerLASTX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14481, "Length": 244, "Cover_Rate": 0.4364937388193202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "("], "ground_truth": [")", ";"], "File": "SparcMCTargetDesc18", "Func": "createSparcMCSubtargetInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14482, "Length": 24, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "uint64_t", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "AMDGPUMCCodeEmitter2", "Func": "getMachineOpValue", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14483, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86FixupLEAs12", "Func": "postRAConvertToLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14484, "Length": 92, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14485, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMSRSystemRegister", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "Success"], "ground_truth": [";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeMSRSystemRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14486, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", ")", "&&", "isConst3", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "AAPAsmParser", "Func": "isConst3", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14487, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SignReturnAddressAll", ")", "return", "true", ";", "return", "SpillsLR"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo14", "Func": "shouldSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14488, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetIdx", "=", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "assert", "(", "MI", ".", "getOperand", "(", "OffsetIdx", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "OffsetOpnd", "=", "MI", ".", "getOperand", "(", "OffsetIdx", ")", ";", "assert", "(", "LocalStackSize", "%", "Scale", "==", "<NUM_LIT>", ")", ";", "OffsetOpnd", ".", "setImm", "(", "OffsetOpnd", ".", "getImm", "(", ")", "+", "LocalStackSize"], "ground_truth": ["/", "Scale", ")", ";"], "File": "AArch64FrameLowering23", "Func": "fixupCalleeSaveRestoreStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14489, "Length": 127, "Cover_Rate": 0.5934579439252337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_s64", "(", "int64_t", "*", "__a", ",", "int64x1x3_t", "__b", ")", "{", "union", "{", "int64x1x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{"], "ground_truth": ["__b", "}", ";"], "File": "arm", "Func": "neon_vst3_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14490, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "this_name", "=", "reg_names", "[", "this_regno", "]", ";", "const", "char", "*", "fname", ";", "gcc_assert", "(", "call_used_regs", "[", "GPR_IP", "]", ")", ";", "gcc_assert", "(", "call_used_regs", "[", "GPR_16", "]", ")", ";", "if", "(", "delta", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "SIMM11", "(", "delta", ")", ")", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "this_name", ",", "this_name", ",", "(", "int", ")", "delta", ")", ";", "else", "if", "(", "delta", "<", "<NUM_LIT>", "&&", "delta", ">=", "-", "<NUM_LIT>", ")", "{", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "-", "delta", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "this_name", ",", "this_name", ")", ";", "}", "else", "{", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "long", ")", "delta", ")", ";", "if", "(", "delta", "&", "~", "<NUM_LIT>", ")", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "long", ")", "delta", ")", ";", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "this_name", ",", "this_name"], "ground_truth": [")", ";"], "File": "epiphany2", "Func": "epiphany_output_mi_thunk", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14491, "Length": 144, "Cover_Rate": 0.37894736842105264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "FrameReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FrameReg", ")", ".", "addReg", "(", "FrameReg", ")", ";", "FPOffset", "=", "<NUM_LIT>", ";", "}", "BuildStackAdjustment", "(", "MF", ",", "MBB", ",", "MI", ",", "DL", ",", "ScratchReg", ",", "StackSize"], "ground_truth": [",", "FPOffset", ")", ";"], "File": "Z80oldFrameLowering", "Func": "emitPrologue", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14492, "Length": 100, "Cover_Rate": 0.31446540880503143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_sub_ps", "(", "__m256", "__W", ",", "__mmask16", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_subps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__W", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mask_sub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14493, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "BA", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering11", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14494, "Length": 215, "Cover_Rate": 0.8464566929133859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "RegBankInfo", ".", "get", "("], "ground_truth": [")", ";"], "File": "M88kSubtarget", "Func": "getRegBankInfo", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14495, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instr", "(", "unsigned", "Opcode", ",", "unsigned", "Def", ",", "unsigned", "LHS", ",", "unsigned", "RHS", ")", ":", "Opcode", "(", "Opcode", ")", ",", "Def", "(", "Def", ")", ",", "LHS", "(", "LHS", ")", ",", "RHS"], "ground_truth": ["(", "RHS", ")", "{", "}"], "File": "MipsInstructionSelector", "Func": "Instr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14496, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Value", ")", "{", "case", "FpABIKind", "::", "XX", ":", "return", "<STR_LIT>", ";", "case", "FpABIKind", "::", "S32", ":", "return", "<STR_LIT>", ";", "case", "FpABIKind", "::", "S64", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsABIFlagsSection (2)", "Func": "getFpABIString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14497, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X"], "ground_truth": ["(", "The<ISA_LIT>Target", ")", ";"], "File": "P2AsmPrinter", "Func": "LLVMInitializeP2AsmPrinter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14498, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant"], "ground_truth": ["*", "PersonalityFn", ")", "const", "override", "{"], "File": "MipsISelLowering (2)", "Func": "getExceptionPointerRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14499, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "float", "v4hi", "__attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MMULFXRP_W", "(", "(", "v4hi", ")", "mm", ",", "(", "v4hi", ")", "mn"], "ground_truth": [")", ";"], "File": "ushmedia1", "Func": "sh_media_MMULFXRP_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14500, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend"], "ground_truth": [",", "ABIVersion", ")", ";"], "File": "AMDGPUELFObjectWriter17", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14501, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "<NUM_LIT>", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "(", "NumVecs", "<=", "<NUM_LIT>", ")", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "<NUM_LIT>", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "<STR_LIT>", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14502, "Length": 486, "Cover_Rate": 0.5105042016806722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "LoadVal", "=", "LoadOperand", "(", "DAG", ",", "DL", ",", "Val", ".", "getValueType", "(", ")", ",", "Val", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "LoadVal", ",", "Ptr", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [",", "Ops", ")", ";"], "File": "JVMISelLowering", "Func": "LowerSTORE", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14503, "Length": 62, "Cover_Rate": 0.4217687074829932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "isWideningInstruction", "(", "Ty", ",", "Opcode", ",", "Args", ")", ")", "Cost", "+=", "ST", "->", "getWideningBaseCost", "(", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "InstructionCost", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "<STR_LIT>", ":", "if", "(", "LT", ".", "second", "!=", "<STR_LIT>", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT"], "ground_truth": [".", "first", ";"], "File": "AArch64TargetTransformInfo3", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14504, "Length": 498, "Cover_Rate": 0.756838905775076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "MachineInstr", "*", "getMachineInstr", "(", "const", "SUnit", "&"], "ground_truth": ["SU", ")", "{"], "File": "GCNIterativeScheduler (2)", "Func": "getMachineInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14505, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_shuffle_pi16", "(", "__m64", "__A", ",", "int", "__N", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pshufw", "(", "(", "__v4hi", ")", "__A", ",", "__N"], "ground_truth": [")", ";"], "File": "xmmintrin4", "Func": "_mm_shuffle_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14506, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_slli_epi16", "(", "__m128i", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psllwi128", "(", "(", "__v8hi", ")"], "ground_truth": ["__A", ",", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_slli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14507, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OpRef", "(", "Whole", "|", "(", "N", "&"], "ground_truth": ["Index", ")", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "res", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14508, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>MemAluCombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")"], "ground_truth": [")", ";"], "File": "DLXMemAluCombiner", "Func": "DLXMemAluCombiner", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14509, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LegalizerInfo", "::", "FCmpLibcallsList", "<ISA_LIT>LegalizerInfo", "::", "getFCmpLibcalls", "(", "CmpInst", "::", "Predicate", "Predicate", ",", "unsigned", "Size", ")", "const", "{", "assert", "(", "CmpInst", "::", "isFPPredicate", "(", "Predicate", ")", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "getFCmpLibcalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14510, "Length": 29, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", ".", "debuggerInsertNops", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", ")", "return", "false", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "NopInserted", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isDebugInstr", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")"], "ground_truth": ["==", "NopInserted", ".", "end", "(", ")", ")", "{"], "File": "SIDebuggerInsertNops4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14511, "Length": 123, "Cover_Rate": 0.6507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "OMB", "=", "OM", ".", "first", "(", ")", ",", "OME", "=", "OM", ".", "last", "(", ")", ";", "uint16_t", "NMB", "=", "NM", ".", "first", "(", ")", ",", "NME", "=", "NM", ".", "last", "(", ")", ";", "(", "void", ")", "NME", ";", "assert", "(", "(", "OME", "-", "OMB", "==", "NME", "-", "NMB", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "std", "::", "pair", "<", "const", "unsigned", ",", "RegisterCell", ">", "&", "P", ":", "Map", ")", "{", "RegisterCell", "&", "RC", "=", "P", ".", "second", ";", "for", "(", "uint16_t", "i", "=", "<NUM_LIT>", ",", "w", "=", "RC", "."], "ground_truth": ["width", "(", ")", ";", "i", "<", "w", ";", "++", "i", ")", "{"], "File": "BitTracker10", "Func": "subst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14512, "Length": 102, "Cover_Rate": 0.4322033898305085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__MM512_REDUCE_OP", "(", "min_epu32"], "ground_truth": [")", ";"], "File": "avx512fintrin", "Func": "_mm512_reduce_min_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14513, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "unsigned", "SrcReg", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "switch", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "bool", "TryFold", "=", "false", ";", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "}", "assert", "(", "RC", "&&", "<STR_LIT>", ")", ";", "if", "(", "TryFold", ")", "{", "unsigned", "NewVReg", "=", "<NUM_LIT>", ";", "unsigned", "FoldedOpc", "=", "canFoldIntoCSel", "(", "MRI", ",", "TrueReg", ",", "&", "NewVReg", ")", ";", "if", "(", "FoldedOpc", ")", "{", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "TrueReg", "=", "FalseReg", ";", "}", "else", "FoldedOpc", "=", "canFoldIntoCSel", "(", "MRI"], "ground_truth": [",", "FalseReg", ",", "&", "NewVReg", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "insertSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14514, "Length": 460, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "isTargetLinux", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "AddressSpace", "=", "<NUM_LIT>", ";", "else", "AddressSpace", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["else", "{"], "File": "X86ISelLowering149", "Func": "getStackCookieLocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14515, "Length": 51, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "FixedOff", "=", "-", "MFI", "->", "getObjectOffset", "(", "i", ")", ";", "if", "(", "FixedOff", ">", "Offset", ")", "Offset", "=", "FixedOff", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "Offset", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Align", "=", "MFI", "->", "getObjectAlignment", "(", "i", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "MaxAlign", "=", "std", "::", "max", "(", "Align"], "ground_truth": [",", "MaxAlign", ")", ";"], "File": "AArch64FrameLowering45", "Func": "estimateStackSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14516, "Length": 163, "Cover_Rate": 0.5488215488215489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "RegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "<NUM_LIT>", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "<NUM_LIT>", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State"], "ground_truth": [".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14517, "Length": 153, "Cover_Rate": 0.7846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "SRC0_ENABLE", ")", ";", "SetOn", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "setIsUndef", "(", ")", ";"], "File": "SIISelLowering114", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14518, "Length": 226, "Cover_Rate": 0.37110016420361247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comle_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomleb", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi"], "ground_truth": [")", "__B", ")", ";"], "File": "xopintrin", "Func": "_mm_comle_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14519, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "decodeImm32_BL", "(", "uint32_t", "insn", ")", "{", "unsigned", "S", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "I1", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "S", ";", "bool", "I2", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "S", ")", "Imm25", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "I1", ")", "Imm25", "|=", "<NUM_LIT>"], "ground_truth": ["<<", "<NUM_LIT>", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14520, "Length": 94, "Cover_Rate": 0.8245614035087719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_subs_epu8", "(", "__m128i", "__W", ",", "__mmask16", "__U", ",", "__m128i", "__A"], "ground_truth": [",", "__m128i", "__B", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_mask_subs_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14521, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "<STR_LIT>", "::", "write", "<", "uint64_t", ">", "(", "OS", ",", "<NUM_LIT>", ",", "Endian", ")", ";", "return", "true"], "ground_truth": [";"], "File": "BPFAsmBackend14", "Func": "writeNopData", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14522, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi8mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo", ",", "O"], "ground_truth": [")", ";"], "File": "X86IntelInstPrinter1", "Func": "printi8mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14523, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "return", "(", "RegNo", "==", "(", "unsigned", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "MipsAsmParser29", "Func": "ParseRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14524, "Length": 23, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst2q_u16", "(", "uint16_t", "*", "__addr", ",", "uint16x8x2_t", "__value", ")", "{", "union", "{", "uint16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__i", "=", "__value", ";", "__builtin_mve_vst2qv8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__addr", ","], "ground_truth": ["__rv", ".", "__o", ")", ";"], "File": "arm", "Func": "mve___arm_vst2q_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14525, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_adds_epu16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "vec_adds", "(", "(", "__v8hu", ")", "__A", ",", "("], "ground_truth": ["__v8hu", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_adds_epu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14526, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "TM", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")"], "ground_truth": [",", "getRelocation", "(", "MI", ",", "MO", ")", ")", ";"], "File": "SparcCodeEmitter", "Func": "getMachineOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14527, "Length": 71, "Cover_Rate": 0.41040462427745666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsExtendFixupCandidate", "(", "MachineRegisterInfo", "*", "MRI", ",", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "JVMPreAllocationFixups", "Func": "IsExtendFixupCandidate", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14528, "Length": 40, "Cover_Rate": 0.45977011494252873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectSIToFP", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "const", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ")", ";"], "File": "ARMFastISel26", "Func": "SelectSIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14529, "Length": 63, "Cover_Rate": 0.3423913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "offset", "==", "<NUM_LIT>", "?", "change_address", "(", "addr", ",", "SImode", ",", "NULL_RTX", ")", ":", "adjust_address", "(", "addr", ",", "SImode", ",", "offset"], "ground_truth": [")", ",", "value", ")", ";"], "File": "sh", "Func": "sh_emit_storesi", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14530, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_GOTOFF", ",", "Ctx", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerCustomJumpTableEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14531, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "("], "ground_truth": ["<STR_LIT>", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14532, "Length": 27, "Cover_Rate": 0.30337078651685395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "MI", ".", "getOperand", "("], "ground_truth": ["Idx", ")", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "getLdStBaseOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14533, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "PrintUnmangledNameSafely", "(", "const", "Value", "*", "V", ",", "raw_ostream", "&", "OS", ")", "{", "for", "(", "const", "char", "*", "Name", "=", "V", "->", "getNameStart", "(", ")", ",", "*", "E", "=", "Name", "+", "V", "->", "getNameLen", "(", ")", ";", "Name", "!=", "E", ";", "++", "Name", ")", "if", "(", "isprint", "(", "*", "Name", ")", ")", "OS"], "ground_truth": ["<<", "*", "Name", ";"], "File": "SPUAsmPrinter10", "Func": "PrintUnmangledNameSafely", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14534, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsxbq128_mask", "(", "(", "__v16qi", ")", "__A", ","], "ground_truth": ["(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepi8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14535, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmaxavq_s32", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vmaxavq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14536, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSDWASrc0Sel", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTySdwaSrc0Sel"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSDWASrc0Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14537, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t"], "ground_truth": ["CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "File": "PPCMachObjectWriter12", "Func": "createPPCMachObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14538, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpord_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "__vector", "unsigned", "int", "a", ",", "b", ";", "__vector", "unsigned", "int", "c", ",", "d", ";", "static", "const", "__vector", "unsigned", "int", "float_exp_mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", "}", ";"], "File": "xmmintrin", "Func": "_mm_cmpord_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14539, "Length": 53, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "true", ";", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "==", "<NUM_LIT>", ";", "case", "CONST_DOUBLE", ":", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "return", "false", ";", "goto", "do_integer", ";", "case", "CONST_VECTOR", ":", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_VECTOR_INT", ")"], "ground_truth": ["return", "false", ";"], "File": "alpha4", "Func": "alpha_legitimate_constant_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14540, "Length": 82, "Cover_Rate": 0.34024896265560167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov2_ax_mij", "(", "Ab", "a", ",", "ArpRn1", "b", ",", "ArpStep1", "bsi", ",", "ArpStep1", "bsj", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "MemARPSI", "(", "b", ","], "ground_truth": ["bsi", ")", ",", "MemARPSJ", "(", "b", ",", "bsj", ")", ")", ";"], "File": "disassembler", "Func": "mov2_ax_mij", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14541, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "shouldEmitGOTReloc", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "<NUM_LIT>", ",", "PtrVT", ",", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "<ISA_LIT>AS"], "ground_truth": ["::", "CONSTANT_ADDRESS", ")", ";"], "File": "SIISelLowering101", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14542, "Length": 101, "Cover_Rate": 0.4391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ARCH64", "&&", "type", "!=", "<NUM_LIT>", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "upward", ";", "return", "DEFAULT_FUNCTION_ARG_PADDING", "(", "mode", ",", "type"], "ground_truth": [")", ";"], "File": "sparc3", "Func": "function_arg_padding", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14543, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success"], "ground_truth": [";"], "File": "AArch64Disassembler15", "Func": "DecodeMatrixIndexGPR32_12_15RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14544, "Length": 28, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Truncated", "=", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "NeedAdjust", ",", "Adjust", ",", "Truncated", ")", ";", "}", "Truncated", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Truncated", ",", "Src", ")", ";", "const", "fltSemantics", "&", "FltSem", "=", "DAG", ".", "EVTToAPFloatSemantics", "(", "VT", ")", ";", "unsigned", "Precision", "=", "APFloat", "::", "semanticsPrecision", "(", "FltSem", ")", ";", "APFloat", "MaxVal", "=", "APFloat", "(", "FltSem", ")", ";", "MaxVal", ".", "convertFromAPInt", "(", "APInt", "::", "getOneBitSet", "(", "Precision", ",", "Precision", "-", "<NUM_LIT>", ")", ",", "false", ",", "APFloat", "::", "rmNearestTiesToEven", ")", ";", "SDValue", "MaxValNode", "=", "DAG", ".", "getConstantFP", "(", "MaxVal", ",", "DL", ",", "VT", ")", ";", "SDValue", "Abs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ";", "SDValue", "Setcc", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetccVT", ",", "Abs", ",", "MaxValNode"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering20", "Func": "lowerFTRUNC_FCEIL_FFLOOR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14545, "Length": 135, "Cover_Rate": 0.31839622641509435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_m_n_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcmpgtq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14546, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4si", "mask", "=", "__extension__", "(", "__v4si", ")", "{", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", "}", ";", "return", "(", "__m128i", ")", "__builtin_ia32_gatherdiv4si256", "(", "src", ",", "base", ","], "ground_truth": ["(", "__v4di", ")", "index", ",", "mask", ",", "scale", ")", ";"], "File": "avx2intrin4", "Func": "_mm256_i64gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14547, "Length": 41, "Cover_Rate": 0.47126436781609193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasAVX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Idx0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Idx1", "=", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS1", "=", "Extract128BitVector", "(", "LHS", ",", "Idx0", ",", "DAG", ",", "dl", ")", ";", "SDValue", "LHS2", "=", "Extract128BitVector", "(", "LHS", ",", "Idx1", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "EVT", "ExtraEltVT", "=", "ExtraVT", ".", "getVectorElementType", "(", ")", ";", "int", "ExtraNumElems", "=", "ExtraVT", ".", "getVectorNumElements", "(", ")", ";", "ExtraVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ExtraEltVT", ",", "ExtraNumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Extra", "=", "DAG", ".", "getValueType", "(", "ExtraVT", ")", ";", "LHS1", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "Extra", ")", ";", "LHS2", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS2", ",", "Extra", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS1", ",", "LHS2", ")", ";", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Tmp1", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ","], "ground_truth": ["ShAmt", ",", "DAG", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerSIGN_EXTEND_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14548, "Length": 263, "Cover_Rate": 0.6073903002309469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ix86_expand_sse2_abs", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "tmp0", ",", "tmp1", ",", "x", ";", "switch", "(", "mode", ")", "{", "case", "V4SImode", ":", "tmp0", "=", "expand_simple_binop", "(", "mode", ",", "ASHIFTRT", ",", "input", ",", "GEN_INT", "(", "GET_MODE_UNIT_BITSIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ",", "NULL", ",", "<NUM_LIT>"], "ground_truth": [",", "OPTAB_DIRECT", ")", ";"], "File": "i3865", "Func": "ix86_expand_sse2_abs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14549, "Length": 60, "Cover_Rate": 0.3015075376884422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "emit_nop", "=", "emit_cbcond_nop", "(", "insn", ")", ";", "bool", "far", "=", "false", ";", "const", "char", "*", "rval", ";", "if", "(", "delta", "<", "-", "<NUM_LIT>", "||", "delta", ">", "<NUM_LIT>", ")", "far", "=", "true", ";", "if", "(", "far", ")", "{", "if", "(", "v9_form", ")", "rval", "=", "<STR_LIT>", ";", "else", "rval", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "emit_nop", ")", "rval", "=", "<STR_LIT>", ";", "else", "rval", "="], "ground_truth": ["<STR_LIT>", ";"], "File": "sparc4", "Func": "output_ubranch", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14550, "Length": 67, "Cover_Rate": 0.3004484304932735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "["], "ground_truth": ["i", "]", ")", ";"], "File": "IA64InstrInfo", "Func": "loadRegFromAddr", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14551, "Length": 111, "Cover_Rate": 0.6646706586826348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_packuswb512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_qi", "("], "ground_truth": [")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_packus_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14552, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_min_pd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_minpd_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_min_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14553, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "PB", "=", "UseI", "->", "getParent", "(", ")", ";", "const", "MachineLoop", "*", "L", "=", "MLI", "->", "getLoopFor", "(", "PB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "PB", ")", "LoopPhiNum", "++", ";", "}", "int32_t", "P", "=", "profit", "(", "UseI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "}", "}", "if", "(", "FixedNum", ">", "<NUM_LIT>", "&&", "LoopPhiNum", ">", "<NUM_LIT>", ")", "TotalP", "-=", "<NUM_LIT>"], "ground_truth": ["*", "LoopPhiNum", ";"], "File": "HexagonSplitDouble1", "Func": "isProfitable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14554, "Length": 97, "Cover_Rate": 0.31189710610932475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_mulsh_mask", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A"], "ground_truth": [")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_mul_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14555, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "S", ".", "c_str", "("], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue", "Func": "getSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14556, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_div_ph", "(", "__mmask16"], "ground_truth": ["__A", ",", "__m256h", "__B", ",", "__m256h", "__C", ")", "{"], "File": "avx512fp16vlintrin", "Func": "_mm256_maskz_div_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14557, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mcore_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "reg", "=", "ROUND_REG", "(", "*", "get_cumulative_args", "(", "cum", ")"], "ground_truth": [",", "arg", ".", "mode", ")", ";"], "File": "mcore", "Func": "mcore_arg_partial_bytes", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14558, "Length": 29, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "int", "BlockDistance", "=", "BlockOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", "-", "BlockOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "int", "BranchDistance", "=", "BlockDistance", "-", "MBBStartOffset", ";", "if", "(", "isInRage", "(", "BranchDistance", ")", ")", "{", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "BranchDistance", "<<", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "std", "::", "next", "(", "MI", ")", "!=", "EE", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MBB", ")", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "&", "*", "MBB", ",", "std", "::", "next", "(", "MI", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "{", "if", "(", "Succ", "==", "DestBB", ")", "{", "continue", ";", "}", "MBB", "->", "replaceSuccessor", "(", "Succ", ",", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "}", "measureFunction", "(", "BlockOffsets", ",", "&", "*", "MBB", ")", ";", "++", "NumSplit", ";", "return", "true", ";", "}", "MachineInstr", "&", "OldBranch", "=", "*", "MI", ";", "DebugLoc", "dl", "=", "OldBranch", ".", "getDebugLoc", "(", ")", ";", "int", "InstrSizeDiff", "=", "-", "TII", "->", "getInstSizeInBytes", "(", "OldBranch", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NextMBB", "=", "&", "*", "std", "::", "next", "(", "MBB", ")", ";", "assert", "(", "MBB", "->", "isSuccessor", "(", "NextMBB", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "Cond", ".", "push_back", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TII", "->", "reverseBranchCondition", "(", "Cond", ")", ";", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NextMBB"], "ground_truth": [")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";"], "File": "MSP430BranchSelector14", "Func": "expandBranches", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14559, "Length": 350, "Cover_Rate": 0.6108202443280978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "Y", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "A", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>elTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>64Target", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>64elTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>64Target"], "ground_truth": [",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "MipsMCTargetDesc44", "Func": "LLVMInitializeMipsTargetMC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14560, "Length": 231, "Cover_Rate": 0.7085889570552147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "DebugLoc", "dl", "=", "G", "->", "getDebugLoc", "(", ")", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")"], "ground_truth": [",", "<STR_LIT>", ",", "G", "->", "getOffset", "(", ")", ")", ";"], "File": "PIC16ISelLowering", "Func": "ExpandGlobalAddress", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14561, "Length": 48, "Cover_Rate": 0.3356643356643357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "MCInstrDesc", "&", "Mfc1Tdd", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "("], "ground_truth": [")", ";"], "File": "MipsExpandPseudo", "Func": "ExpandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14562, "Length": 63, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "JoinMBB", "=", "splitBlockAfter", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "MBB", "=", "FalseMBB", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "=", "JoinMBB", ";", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addMBB", "(", "FalseMBB", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "SystemZISelLowering (2)", "Func": "emitSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14563, "Length": 131, "Cover_Rate": 0.5219123505976095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "mf", ")", "if", "(", "processMachineBasicBlock", "(", "&", "MBB", ")", ")", "Changed", "=", "true", ";", "return"], "ground_truth": ["Changed", ";"], "File": "AArch64AdvSIMDScalarPass15", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14564, "Length": 35, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "memOpsEnd", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "if", "(", "UnavailRegs", ".", "count", "(", "Reg", ")", ")", "return", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}", "}", "MBB", ".", "erase", "(", "memOps", "[", "i", "]"], "ground_truth": [".", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14565, "Length": 303, "Cover_Rate": 0.6209016393442623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "HexagonInstrInfo", "Func": "GetDotNewOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14566, "Length": 49, "Cover_Rate": 0.3602941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VaListSize", "=", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "||", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "?", "PtrSize", ":", "<NUM_LIT>", ";", "const", "Value", "*", "DestSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerVACOPY", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14567, "Length": 65, "Cover_Rate": 0.4088050314465409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNTTIImpl", "::", "get64BitInstrCost", "(", "TTI", "::", "TargetCostKind", "CostKind", ")"], "ground_truth": ["const", "{"], "File": "AMDGPUTargetTransformInfo71", "Func": "get64BitInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14568, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ImmTLSOp", "getImmTLS"], "ground_truth": ["(", ")", "const", "{"], "File": "SystemZAsmParser (2)1", "Func": "getImmTLS", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14569, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "{", "Dist", "=", "<NUM_LIT>", ";", "return", "nullptr", ";", "}", "UseIdx", "=", "Idx", ";", "return", "&"], "ground_truth": ["*", "II", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14570, "Length": 77, "Cover_Rate": 0.4935897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "==", "<STR_LIT>", "||", "isT2i32Load", "("], "ground_truth": ["Opc", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14571, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>8", ";", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>64", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>30", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>19", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_PC22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_PC10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WPLT30", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_8", ";", "case", "FK_Data_2", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA16", ":", "ELF", "::", "R_<ISA_LIT>ARC_16", ")", ";", "case", "FK_Data_4", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA32", ":", "ELF", "::", "R_<ISA_LIT>ARC_32", ")", ";", "case", "FK_Data_8", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA64", ":", "ELF", "::", "R_<ISA_LIT>ARC_64", ")", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_13", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_HI22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_LO10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_H44", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_M44", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_L44", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["ELF", "::", "R_<ISA_LIT>ARC_HH22", ";"], "File": "SparcELFObjectWriter9", "Func": "getRelocType", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14572, "Length": 239, "Cover_Rate": 0.4192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*"], "ground_truth": ["getName", "(", ")", "{"], "File": "SPIRVInstructionSelector", "Func": "getName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14573, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "<ISA_LIT>16WhichOp8uOr16simm", "(", "unsigned", "shortOp", ",", "unsigned", "longOp", ",", "int64_t", "Imm", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm"], "ground_truth": [")", ")", "return", "shortOp", ";"], "File": "Mips16ISelLowering (2)", "Func": "Mips16WhichOp8uOr16simm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14574, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s32_u64", "(", "uint64x2_t", "__a", ")", "{", "return", "(", "int32x4_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s32_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14575, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "Inst", ")", ")", "{", "MCInst", "&", "CrntHMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "if", "(", "*", "RelaxTarget", "==", "&", "CrntHMI", ")", "{", "Update", "=", "true", ";", "assert", "(", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Res", ")", "<", "HEXAGON_PACKET_SIZE", ")", "&&", "<STR_LIT>", ")", ";", "MCInst", "*", "HMIx", "="], "ground_truth": ["takeExtender", "(", ")", ";"], "File": "HexagonAsmBackend14", "Func": "relaxInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14576, "Length": 69, "Cover_Rate": 0.32242990654205606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "TAI", "->", "getLCOMMDirective", "(", ")", "<<", "name", "<<", "','", "<<", "Size", "<<", "','", "<<", "Align", ";", "}", "else", "if", "(", "!", "GVar", "->", "hasCommonLinkage", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "EmitAlignment", "(", "Align", ",", "GVar", ")", ";", "O", "<<", "name", "<<", "<STR_LIT>", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", ";", "PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";", "}", "O", "<<", "'\\n'", ";", "EmitGlobalConstant", "(", "C", ")", ";", "return", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "','", "<<", "Size", ";", "if", "(", "Subtarget", ".", "isDarwin9", "(", ")", ")", "O", "<<", "','", "<<", "Align", ";", "}", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", ";", "PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<", "'\\n'", ";", "return", ";", "}", "switch", "(", "GVar", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "break", ";", "case", "GlobalValue", "::", "AppendingLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::"], "ground_truth": ["PrivateLinkage", ":"], "File": "PPCAsmPrinter30", "Func": "printModuleLevelGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14577, "Length": 239, "Cover_Rate": 0.3996655518394649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "isAdd", "=", "MO1", "."], "ground_truth": ["getImm", "(", ")", "!=", "<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter10", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14578, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si"], "ground_truth": [")", "__B", ",", "<NUM_LIT>", ",", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmpeq_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14579, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__A", "[", "<NUM_LIT>", "]", "<=", "__B", "["], "ground_truth": ["<NUM_LIT>", "]", ")", ";"], "File": "emmintrin", "Func": "_mm_ucomile_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14580, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isImm", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "uint64_t", "Target", "=", "Op", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "MOSInstPrinter", "Func": "printBranchOperand", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14581, "Length": 28, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")"], "ground_truth": ["const", "override", "{"], "File": "NVPTXISelLowering", "Func": "enableAggressiveFMAFusion", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14582, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";", "Sch", ".", "buildSchedGraph", "(", "Sch", ".", "AA", ",", "nullptr"], "ground_truth": [",", "nullptr", ",", "nullptr", ",", "true", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14583, "Length": 47, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'*'", ";", "printOperand", "(", "MI", ",", "Op", "+", "<STR_LIT>", ",", "O", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "!", "DispSpec", ".", "isImm", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", ";", "assert", "(", "DispSpec", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "*", "DispSpec", ".", "getExpr", "(", ")", ";", "}", "else", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg"], "ground_truth": ["(", ")", ")", ")", "{"], "File": "X86IntelInstPrinter1", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14584, "Length": 117, "Cover_Rate": 0.3622291021671827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getZExtOrTrunc", "(", "V", ",", "DL", ",", "VT", ")", ";", "}", "}", "bool", "IsTruncated", "=", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "||", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "IsTruncated", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "SExtVT", ";", "bool", "PropagateSExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "checkBitcastSrcVectorSize", "(", "Src", ",", "<NUM_LIT>", ")", ")", "{", "SExtVT", "=", "<STR_LIT>", ";", "PropagateSExt", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "checkBitcastSrcVectorSize", "(", "Src", ",", "<NUM_LIT>", ")", "||", "checkBitcastSrcVectorSize", "(", "Src", ",", "<NUM_LIT>", ")", ")", ")", "{", "SExtVT", "=", "<STR_LIT>", ";", "PropagateSExt", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasAVX512"], "ground_truth": ["(", ")", ")", "{"], "File": "X86ISelLowering125", "Func": "combineBitcastvxi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14585, "Length": 239, "Cover_Rate": 0.39373970345963755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m16_check_op", "(", "op", ",", "-"], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "mips3", "Func": "m16_uimm8_m1_1", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14586, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "rozdata_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_rozdata", ")", "\\", "{", "\\", "fprintf"], "ground_truth": ["(", "asm_out_file", ",", "<STR_LIT>", ",", "ROZDATA_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_rozdata", ";", "\\", "}", "\\", "}"], "File": "v8504", "Func": "rozdata_section", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14587, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "pool", "->", "emit_pool_after", ")", ")", "+", "pool", "->", "size", "+", "<NUM_LIT>", "<", "<NUM_LIT>", ")", "{", "rtx", "set", "=", "gen_main_base_31_small", "(", "base_reg", ",", "pool", "->", "label", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn_after", "(", "set", ",", "pool", "->", "pool_insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "insn", ",", "-", "<NUM_LIT>", ")", ";", "remove_insn", "(", "pool", "->", "pool_insn", ")", ";", "insn", "=", "emit_label_after", "(", "pool", "->", "label", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "insn", ",", "-", "<NUM_LIT>", ")", ";", "insn", "=", "pool", "->", "emit_pool_after", ";", "pool", "->", "pool_insn", "=", "emit_insn_after", "(", "gen_pool", "(", "const0_rtx", ")", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "pool", "->", "pool_insn", ",", "-", "<NUM_LIT>", ")", ";", "s390_dump_pool", "(", "pool", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "rtx_code_label", "*", "pool_end", "=", "gen_label_rtx", "(", ")", ";", "rtx", "pat", "=", "gen_main_base_31_large", "(", "base_reg", ",", "pool", "->", "label", ",", "pool_end", ")", ";", "rtx_insn", "*", "insn", "=", "emit_jump_insn_after", "(", "pat", ",", "pool", "->", "pool_insn", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "pool_end", ";", "INSN_ADDRESSES_NEW", "(", "insn", ",", "-", "<NUM_LIT>", ")", ";", "remove_insn", "(", "pool", "->", "pool_insn", ")", ";", "insn", "=", "emit_label_after", "(", "pool", "->", "label", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "insn", ",", "-", "<NUM_LIT>", ")", ";", "pool", "->", "pool_insn", "=", "emit_insn_after", "(", "gen_pool", "(", "const0_rtx", ")", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "pool", "->", "pool_insn", ",", "-", "<NUM_LIT>", ")", ";", "insn", "=", "emit_label_after", "(", "pool_end", ",", "pool", "->", "pool_insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "insn", ",", "-", "<NUM_LIT>", ")", ";", "s390_dump_pool", "(", "pool", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "rtx_insn", "*", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "replace_ltrel_base", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "||"], "ground_truth": ["CALL_P", "(", "insn", ")", ")", "{"], "File": "s3904", "Func": "s390_mainpool_finish", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14588, "Length": 297, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "{", "if", "(", "letter", "==", "'b'", "&&", "S_REG_P", "(", "op", ")", ")", "{", "asm_print_register", "(", "file", ",", "REGNO", "(", "op", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "letter", "==", "'b'", "&&", "D_REG_P", "(", "op", ")", ")", "{", "asm_print_register", "(", "file", ",", "HARD_B_REGNUM", ")", ";", "}", "else", "{", "asm_print_register", "(", "file", ",", "REGNO", "(", "op", ")", ")", ";", "}", "return", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "&&", "(", "letter", "==", "'b'", "||", "letter", "==", "'h'", ")", ")", "{", "if", "(", "letter", "==", "'b'", ")", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "else", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "op", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "GET_MODE", "(", "op", ")", "==", "HImode", "||", "GET_MODE", "(", "op", ")", "==", "VOIDmode", ")", "{", "if", "(", "letter", "==", "'b'", ")", "{", "op", "=", "m68hc11_gen_lowpart", "(", "QImode", ",", "op", ")", ";", "}", "else", "if", "(", "letter", "==", "'h'", ")", "{", "op", "=", "m68hc11_gen_highpart", "(", "QImode", ",", "op", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "rtx", "base", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "base", ")", ")", "{", "case", "PRE_DEC", ":", "gcc_assert", "(", "TARGET_M6812", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ")", ";", "asm_print_register", "(", "file", ",", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "POST_DEC", ":", "gcc_assert", "(", "TARGET_M6812", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ")", ";", "asm_print_register", "(", "file", ",", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "POST_INC", ":", "gcc_assert", "(", "TARGET_M6812", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ")", ";", "asm_print_register", "(", "file", ",", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "PRE_INC", ":", "gcc_assert", "(", "TARGET_M6812", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ")", ";", "asm_print_register", "(", "file", ",", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "MEM", ":", "gcc_assert", "(", "TARGET_M6812", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "print_operand_address", "(", "file", ",", "XEXP", "(", "base", ",", "<NUM_LIT>", ")"], "ground_truth": [")", ";"], "File": "m68hc111", "Func": "print_operand", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14589, "Length": 425, "Cover_Rate": 0.6222547584187409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SIRegisterInfo10", "Func": "getEquivalentAGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14590, "Length": 42, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "bytes", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", ">>", "<NUM_LIT>", ";", "unsigned", "bits", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bytes", ",", "ShiftAmtVT", ")", ")", ";", "}", "if", "(", "bits", ">", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "(", "Shift", "!=", "<NUM_LIT>", "?", "Shift", ":", "VecOp0", ")", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bits", ",", "ShiftAmtVT", ")", ")", ";", "}", "}", "else", "{", "SDNode", "*", "Bytes", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "ShiftAmt", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "SDNode", "*", "Bits", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "ShiftAmt", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "Bytes", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "SDValue", "(", "Bytes", ","], "ground_truth": ["<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";"], "File": "SPUISelDAGToDAG3", "Func": "SelectSRLi64", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14591, "Length": 194, "Cover_Rate": 0.4522144522144522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_move_insn", "(", "to", ",", "scratch", ")", ";", "}", "if", "(", "IS_STACK_PUSH", "(", "to", ")", ")", "{", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_INC", ",", "XEXP", "(", "XEXP", "(", "to", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "else", "if", "(", "IS_STACK_POP", "(", "from", ")", ")", "{", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_INC", ",", "XEXP", "(", "XEXP", "(", "from", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "else", "if", "(", "TARGET_M6811", "&&", "SP_REG_P", "(", "from", ")", ")", "{", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_INC", ",", "from", ",", "REG_NOTES", "(", "insn"], "ground_truth": [")", ")", ";"], "File": "m68hc111", "Func": "emit_move_after_reload", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14592, "Length": 111, "Cover_Rate": 0.676829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "EmitAny<ISA_LIT>InstComments", "(", "MI"], "ground_truth": [",", "*", "CommentStream", ",", "MII", ")", ";"], "File": "X86IntelInstPrinter30", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14593, "Length": 50, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", "||", "link", "->", "next", ")", "break", ";", "rtx_insn", "*", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "||", "insn_is_load_p", "(", "swap_insn", ")", "||", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace", "=", "true", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace_insn", "=", "swap_insn", ";", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "="], "ground_truth": ["and_operation", ";"], "File": "rs60006", "Func": "FOR_EACH_INSN_INFO_DEF", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14594, "Length": 85, "Cover_Rate": 0.6589147286821705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "TargetOperand", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "fixupUnconditionalBr", "(", "Br", ")", ";", "return", "fixupConditionalBr", "("], "ground_truth": ["Br", ")", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "fixupImmediateBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14595, "Length": 50, "Cover_Rate": 0.6493506493506493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "("], "ground_truth": [")", ";"], "File": "X86RegisterInfo2", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14596, "Length": 34, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasVSX", "(", ")", ")", "addPass", "(", "create<ISA_LIT>VSXCopyCleanupPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None"], "ground_truth": [")", "addPass", "(", "&", "IfConverterID", ")", ";"], "File": "PPCTargetMachine52", "Func": "addPreSched2", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14597, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", ";", "<STR_LIT>", "FixupKind", "=", "<STR_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "J2MCCodeEmitter", "Func": "getMachineOpValue", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14598, "Length": 71, "Cover_Rate": 0.35858585858585856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhcaddq_rot90_s8", "(", "int8x16_t", "__a", ",", "int8x16_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "mve___arm_vhcaddq_rot90_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14599, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&"], "ground_truth": ["MCII", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "VEMCCodeEmitter1", "Func": "createVEMCCodeEmitter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14600, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "V", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "O", "<<", "LS", ";", "printRegName", "(", "O", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "V", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "O", "<<", "LS", ";", "printRegName", "(", "O", ",", "<STR_LIT>", ")", ";", "auto", "Offset", "=", "(", "(", "V", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", ")", "{", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "<STR_LIT>", "+"], "ground_truth": ["Offset", ")", ";"], "File": "CSKYInstPrinter", "Func": "printRegisterList", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14601, "Length": 79, "Cover_Rate": 0.3853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getType", "(", "DstReg", ")", ".", "isScalar", "(", ")", ")", "return", "false", ";", "Register", "AndReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OfsReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Offset", ";", "if", "(", "!", "mi_match", "(", "OfsReg", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "false", ";", "Register", "SrcReg", ";", "int64_t", "Mask", ";", "if", "(", "!", "mi_match", "(", "AndReg", ",", "MRI", ",", "m_GAnd", "(", "m_Reg", "(", "SrcReg", ")", ",", "m_ICst", "(", "Mask", ")", ")", ")", ")", "return", "false", ";", "uint64_t", "MaskWidth", ","], "ground_truth": ["MaskOffset", ";"], "File": "M88kPostLegalizerLowering", "Func": "matchShiftAndToMak", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14602, "Length": 117, "Cover_Rate": 0.508695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "load_p", ")", "regindex", "=", "<NUM_LIT>", ",", "memindex", "=", "<NUM_LIT>", ",", "offset", "=", "(", "nregs", "-", "index", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "else", "memindex", "=", "<NUM_LIT>", ",", "regindex", "=", "<NUM_LIT>", ",", "offset", "=", "(", "index", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "memindex", ")", ")", "==", "MEM", "&&", "h8300_stack_offset_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "memindex", ")", ",", "<NUM_LIT>", ")"], "ground_truth": [",", "offset", ")", ")", "return", "REGNO", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", ";"], "File": "h8300", "Func": "h8300_ldm_stm_regno", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14603, "Length": 105, "Cover_Rate": 0.7835820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "inline", "isOff9", "("], "ground_truth": ["int64_t", "I", ")", "{"], "File": "AAP", "Func": "isOff9", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14604, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrshrntq_m_n_sv4si", "(", "__a", ",", "__b", ",", "__imm"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrshrntq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14605, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "<STR_LIT>", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "<STR_LIT>", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "<STR_LIT>", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "<STR_LIT>", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "<STR_LIT>", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst"], "ground_truth": [")", "{"], "File": "SIFrameLowering13", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14606, "Length": 387, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "<NUM_LIT>", ")", "|", "(", "I1", "<<", "<NUM_LIT>", ")", "|", "(", "I2", "<<", "<NUM_LIT>", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "tmp", "<<", "<NUM_LIT>", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst"], "ground_truth": [",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14607, "Length": 79, "Cover_Rate": 0.5337837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CSel0", "->", "hasOneUse", "(", ")", "||", "!", "CSel1", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isNullConstant", "(", "CSel0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isOneConstant", "(", "CSel0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isNullConstant", "(", "CSel1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isOneConstant", "(", "CSel1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cmp0", "=", "CSel0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp1", "=", "CSel1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC0", "=", "(", "<STR_LIT>", ")", "CSel0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC1", "=", "(", "<STR_LIT>", ")", "CSel1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Cmp0", "->", "hasOneUse", "(", ")", "||", "!", "Cmp1", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Cmp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Cmp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Cmp0", ",", "Cmp1", ")", ";", "std", "::", "swap", "(", "CC0", ",", "CC1", ")", ";", "}", "if", "(", "Cmp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "CCmp", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "InvCC0", "=", "<STR_LIT>", "(", "CC0", ")", ";", "SDValue", "Condition", "=", "DAG", ".", "getConstant", "(", "InvCC0", ",", "DL", ",", "MVT_CC", ")", ";", "unsigned", "NZCV", "=", "<STR_LIT>", "(", "CC1", ")", ";", "SDValue", "NZCVOp", "=", "DAG", ".", "getConstant", "(", "NZCV", ",", "DL", ",", "<STR_LIT>", ")", ";", "CCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MVT_CC", ",", "Cmp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cmp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NZCVOp", ",", "Condition", ",", "Cmp0", ")", ";", "}", "else", "{", "SDLoc", "DL", "(", "N"], "ground_truth": [")", ";"], "File": "AArch64ISelLowering69", "Func": "performANDORCSELCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14608, "Length": 298, "Cover_Rate": 0.5665399239543726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_option_override", "("], "ground_truth": ["void", ")", "{"], "File": "rs6000", "Func": "rs6000_option_override", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14609, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vextractf128_pd256", "(", "("], "ground_truth": ["__v4df", ")", "__X", ",", "__N", ")", ";"], "File": "avxintrin", "Func": "_mm256_extractf128_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14610, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const"], "ground_truth": ["MCAsmInfo", "*", "T", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "T", ")", "{"], "File": "MipsAsmPrinter54", "Func": "MipsAsmPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14611, "Length": 38, "Cover_Rate": 0.7450980392156863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", "!=", "Header", ")", "LoopSize", "+=", "MBB", "->", "getAlignment", "(", ")", ".", "value", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "LoopSize", ">", "<NUM_LIT>", ")", "return", "PrefAlign", ";", "}", "}", "if", "(", "LoopSize", "<=", "<NUM_LIT>", ")", "return", "PrefAlign", ";", "if", "(", "LoopSize", "<=", "<NUM_LIT>", ")", "return", "CacheLineAlign", ";", "for", "(", "MachineLoop", "*", "P", "=", "ML", "->", "getParentLoop", "(", ")", ";", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ")", "{", "if", "(", "MachineBasicBlock", "*", "Exit", "=", "P", "->", "getExitBlock", "(", ")", ")", "{", "auto", "I", "=", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ";", "if", "(", "I", "!=", "Exit", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "CacheLineAlign", ";", "}", "}", "MachineBasicBlock", "*", "Pre", "=", "ML", "->", "getLoopPreheader", "(", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Pre", "&&", "Exit", ")", "{", "BuildMI", "(", "*", "Pre", ",", "Pre", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "return"], "ground_truth": ["CacheLineAlign", ";"], "File": "SIISelLowering10", "Func": "getPrefLoopAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14612, "Length": 224, "Cover_Rate": 0.632768361581921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "shift_amount_i", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "(", "ashl_lshr_seq", "[", "shift_amount_i", "]", ".", "clobbers_t", "&", "ASHL_CLOBBERS_T", ")"], "ground_truth": ["!=", "<NUM_LIT>", ";"], "File": "sh", "Func": "sh_ashlsi_clobbers_t_reg_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14613, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Zero", ","], "ground_truth": ["LHS", ",", "RHS", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerSMUL_LOHI", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14614, "Length": 53, "Cover_Rate": 0.35333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "off16_2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "off16", "=", "(", "off16_0", "<<", "<NUM_LIT>", ")", "|", "(", "off16_1", "<<", "<NUM_LIT>", ")", "|", "(", "off16_2", "<<", "<NUM_LIT>", ")", ";", "unsigned", "s2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1_d", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "off16", ")", ")", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeBOLInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14615, "Length": 91, "Cover_Rate": 0.4789473684210526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "("], "ground_truth": ["TT", ")", ".", "getOS", "(", ")", ")", ";"], "File": "HexagonAsmBackend25", "Func": "createHexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14616, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "symbian_add_attribute_to_class_vtable_and_rtti", "(", "tree", "ctype", ",", "const", "char", "*", "attr_name", ")", "{", "symbian_add_attribute", "(", "ctype", ",", "attr_name", ")", ";", "if", "(", "CLASSTYPE_VTABLES", "(", "ctype", ")", ")", "symbian_add_attribute", "(", "CLASSTYPE_VTABLES", "(", "ctype", ")", ",", "attr_name", ")", ";", "if", "(", "TYPE_MAIN_VARIANT", "(", "ctype", ")", "&&", "CLASSTYPE_TYPEINFO_VAR", "(", "TYPE_MAIN_VARIANT", "(", "ctype", ")", ")", ")", "symbian_add_attribute"], "ground_truth": ["(", "CLASSTYPE_TYPEINFO_VAR", "(", "TYPE_MAIN_VARIANT", "(", "ctype", ")", ")", ",", "attr_name", ")", ";"], "File": "symbian", "Func": "symbian_add_attribute_to_class_vtable_and_rtti", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14617, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ScalarType", "=", "DataType", "->", "getScalarType", "(", ")", ";", "if", "(", "!", "TLI", "->", "isLegalElementTypeForRVV", "(", "ScalarType", ")", ")", "return", "false", ";", "MaybeAlign", "MA", "=", "cast", "<", "ConstantInt", ">", "(", "AlignOp"], "ground_truth": [")", "->", "getMaybeAlignValue", "(", ")", ";"], "File": "RISCVGatherScatterLowering", "Func": "isLegalTypeAndAlignment", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14618, "Length": 38, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")"], "ground_truth": ["!=", "<NUM_LIT>", ";"], "File": "loongarch", "Func": "loongarch_tls_symbol_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14619, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFDIV64", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerFDIV16", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14620, "Length": 28, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "scalar_int_mode", "aarch64_sve_element_int_mode", "(", "machine_mode", "mode", ")", "{", "poly_uint64", "vector_bits", "=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "?", "BITS_PER_SVE_VECTOR", ":", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "unsigned", "int", "elt_bits", "=", "vector_element_size", "(", "vector_bits", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";", "return", "int_mode_for_size", "(", "elt_bits", ",", "<NUM_LIT>", ")", ".", "require"], "ground_truth": ["(", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_element_int_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14621, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "!", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "(", "strict", ")", ")", ")", "return", "false", ";", "if", "(", "(", "(", "index", "&&", "RTX_OK_FOR_INDEX_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "(", "strict", ")", ")", "&&", "GET_MODE_SIZE", "(", "(", "mode", ")", ")", "<=", "<NUM_LIT>", ")", "||", "RTX_OK_FOR_OFFSET_P", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";", "if", "(", "!", "flag_pic", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "&&", "(", "!", "SYMBOL_REF_SMALL_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "arc", "Func": "legitimate_offset_address_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14622, "Length": 125, "Cover_Rate": 0.8741258741258742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Call", "->", "getCalledOperand", "(", ")", ")", ";", "if", "(", "!", "GV", ")", "continue", ";", "if", "(", "!", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "continue", ";", "Changed", "=", "true", ";", "Value", "*", "Arg0", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Arg1", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "BPFCheckAndAdjustIR2", "Func": "removeCompareBuiltin", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14623, "Length": 86, "Cover_Rate": 0.3644067796610169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeF4RCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "PPCDisassembler16", "Func": "DecodeF4RCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14624, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OImode", ":", "return", "aarch64_simd_intOI_type_node", ";", "case", "CImode", ":", "return", "aarch64_simd_intCI_type_node", ";", "case", "XImode", ":", "return", "aarch64_simd_intXI_type_node", ";", "case", "HFmode", ":", "return", "aarch64_fp16_type_node", ";", "case", "SFmode", ":", "return", "float_type_node", ";", "case", "DFmode", ":", "return", "double_type_node", ";", "default", ":", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "aarch64-builtins3", "Func": "aarch64_simd_builtin_std_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14625, "Length": 42, "Cover_Rate": 0.33070866141732286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "CopyFromLo", "=", "DAG", ".", "getCopyFromReg", "(", "InChain", ",", "DL", ",", "LO", ",", "Ty", ",", "InGlue", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "CopyFromLo", ")", ";", "InChain", "=", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "CopyFromHi", "=", "DAG", ".", "getCopyFromReg", "(", "InChain", ",", "DL", ",", "HI", ",", "Ty", ",", "InGlue", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "CopyFromHi", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "MipsISelLowering (2)", "Func": "performDivRemCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14626, "Length": 109, "Cover_Rate": 0.40977443609022557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpgt_epi32", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "(", "(", "__v8si", ")"], "ground_truth": ["__A", ">", "(", "__v8si", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_cmpgt_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14627, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getAlignedCallFrameSize", "(", ")", ";", "SDValue", "FINode", ";", "if", "(", "IsVarArg", "&&", "NumBytes", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "NumBytes", ",", "Layout", ".", "getStackAlignment", "(", ")", ",", "false", ")", ";", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "SDValue", "Arg", ":", "make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{", "assert", "(", "ArgLocs", "[", "ValNo", "]", ".", "getValNo", "(", ")", "==", "ValNo", "&&", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "ArgLocs", "[", "ValNo", "++", "]", ".", "getLocMemOffset", "(", ")", ";", "FINode", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "Layout", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FINode", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "Chains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "Add", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Chains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chains", ")", ";", "}", "else", "if", "(", "IsVarArg", ")", "{", "FINode", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ";", "}", "if", "(", "Callee", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "GA", "->", "getOffset", "(", ")", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "Callee", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "Ops", ".", "append", "(", "OutVals", ".", "begin", "(", ")", ",", "IsVarArg", "?", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ":", "OutVals", ".", "end", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "Ops", ".", "push_back", "(", "FINode", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "InTys", ";", "for", "(", "const", "auto", "&", "In", ":", "Ins", ")", "{", "assert", "(", "!", "In", ".", "Flags", ".", "isByVal", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "In", ".", "Flags", ".", "isNest", "(", ")", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering11", "Func": "LowerCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14628, "Length": 406, "Cover_Rate": 0.31278890600924497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "ARMAsmBackend11", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14629, "Length": 56, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getADDrrFromLEA", "(", "unsigned", "LEAOpcode", ")", "{", "switch", "(", "LEAOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86FixupLEAs1", "Func": "getADDrrFromLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14630, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Idx", "=", "Elt", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Idx", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "findEltLoadSrc", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ld", ",", "ByteOffset", ")", ")", "{", "ByteOffset", "+=", "Idx", "/", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Src", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SrcSizeInBits", "=", "Src", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "DstSizeInBits", "=", "Elt", ".", "getScalarValueSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering151", "Func": "findEltLoadSrc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14631, "Length": 95, "Cover_Rate": 0.3310104529616725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "dumpCode", "(", ")", "&&", "!", "isBlockOnlyReachableByFallthrough", "(", "&", "MBB", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "MBB", ".", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitBasicBlockStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14632, "Length": 78, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "GO", "->", "isDeclaration", "(", ")", ")", "{", "return", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForExternalReference", "(", "GO", ",", "TM", ")", ")", "->", "getQualNameSymbol", "(", ")", ";", "}", "SectionKind", "GOKind", "=", "getObjFileLowering", "(", ")", ".", "getKindForGlobal", "(", "GO", ",", "TM", ")", ";", "if", "(", "GOKind", ".", "isText", "(", ")", ")", "{", "return", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForFunctionDescriptor", "(", "cast", "<", "const", "Function", ">", "(", "GO", ")", ",", "TM", ")", ")", "->", "getQualNameSymbol", "(", ")", ";", "}", "else", "if", "(", "GOKind", ".", "isCommon", "(", ")", "||", "GOKind", ".", "isBSSLocal", "(", ")", ")", "{", "return", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GO"], "ground_truth": [",", "GOKind", ",", "TM", ")", ")", "->", "getQualNameSymbol", "(", ")", ";"], "File": "PPCAsmPrinter14", "Func": "getMCSymbolForTOCPseudoMO", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14633, "Length": 126, "Cover_Rate": 0.586046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "HexagonISelLowering93", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14634, "Length": 236, "Cover_Rate": 0.5870646766169154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64InstructionSelector11", "Func": "selectVectorSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14635, "Length": 140, "Cover_Rate": 0.6194690265486725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "OR1KAsmBackend", "Func": "writeNopData", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14636, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "return", "REAL_VALUES_EQUAL", "(", "r"], "ground_truth": [",", "dconst1", ")", ";"], "File": "sh3", "Func": "fp_one_operand", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14637, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses"], "ground_truth": ["(", ")", ";"], "File": "RISCVTargetMachine", "Func": "addIRPasses", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14638, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FieldInit", "+=", "IDStr", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElm", ";", "i", "++", ")", "{", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "i", "<", "<NUM_LIT>", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "i", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "}", "}", "}", "else", "if", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "char", "IDStr", "[", "<NUM_LIT>", "]", "=", "{", "'\\0'", "}", ";", "std", "::", "string", "TypeStr", "=", "EmitTypeString", "(", "Ty", ")", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "sprintf", "(", "IDStr", ","], "ground_truth": ["<STR_LIT>", ",", "FieldID", ")", ";"], "File": "JVMAsmPrinter", "Func": "EmitFieldAllocation", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14639, "Length": 294, "Cover_Rate": 0.7067307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LDBackend", "::", "initBRIslandFactory", "(", ")", "{", "if", "(", "m_pBRIslandFactory", "==", "NULL", ")", "{", "m_pBRIslandFactory", "=", "new", "BranchIslandFactory", "(", "maxFwdBranchOffset", "(", ")", ",", "maxBwdBranchOffset", "("], "ground_truth": [")", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonLDBackend", "Func": "initBRIslandFactory", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14640, "Length": 30, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsetq_lane_p64", "(", "poly64_t", "__a", ",", "poly64x2_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "poly64x2_t", ")", "__builtin_neon_vset_lanev2di", "(", "(", "__builtin_neon_di", ")", "__a", ",", "(", "int64x2_t", ")", "__b", ","], "ground_truth": ["__c", ")", ";"], "File": "arm", "Func": "neon_vsetq_lane_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14641, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree"], "ground_truth": [">", "(", ")", ";"], "File": "X86InstrInfo103", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14642, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNMinRegScheduler", "::", "findMax", "(", "unsigned", "Num", ",", "Calc", "C", ")", "{", "assert", "(", "!", "RQ", ".", "empty", "(", ")", "&&", "Num", "<=", "RQ", ".", "size", "(", ")", ")", ";", "typedef", "decltype", "(", "C", "(", "*", "RQ", ".", "begin", "(", ")", ")", ")", "T", ";", "T", "Max", "=", "std", "::", "numeric_limits", "<", "T", ">", "::", "min", "(", ")", ";", "unsigned", "NumMax", "=", "<NUM_LIT>", ";", "for", "(", "auto", "I", "=", "RQ", ".", "begin", "(", ")", ";", "Num"], "ground_truth": [";", "--", "Num", ")", "{"], "File": "GCNMinRegStrategy", "Func": "findMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14643, "Length": 81, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "ConstOp", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "(", "ConstOp", "->", "hasOneUse", "(", ")", ")", ")", "break", ";", "int64_t", "Imm", "=", "ConstOp", "->", "getSExtValue", "(", ")", ";", "if", "(", "!", "(", "-", "<NUM_LIT>", "<=", "Imm", "&&", "Imm", "<=", "-", "<NUM_LIT>", ")", "&&", "!", "(", "<NUM_LIT>", "<=", "Imm", "&&", "Imm", "<=", "<NUM_LIT>", ")", ")", "break", ";", "SDLoc", "DL", "(", "Node", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "ImmOp0", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "-", "Imm", "/", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "const", "SDValue", "ImmOp1", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "/", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "auto", "*", "NodeAddi0", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ImmOp0", ")", ";", "auto", "*", "NodeAddi1", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "NodeAddi0", ",", "<NUM_LIT>", ")", ",", "ImmOp1", ")", ";", "ReplaceNode", "(", "Node", ",", "NodeAddi1", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "VT", "==", "XLenVT", "&&", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "("], "ground_truth": [")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";"], "File": "RISCVISelDAGToDAG44", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14644, "Length": 259, "Cover_Rate": 0.3837037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj"], "ground_truth": [",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{"], "File": "LoongArchRegisterInfo", "Func": "eliminateFrameIndex", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14645, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSoftFloat", "(", ")", "const", "{", "return", "HasSoftFloat"], "ground_truth": [";"], "File": "SystemZSubtarget", "Func": "hasSoftFloat", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14646, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Val", ":", "typeValues", "[", "Ty", ".", "first", "]", ")", "Val", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "Ty", ".", "second", ")", "Ty", ".", "second", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ";"], "File": "JVMCompositeHandler", "Func": "dump", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14647, "Length": 51, "Cover_Rate": 0.5425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fix_trunchfdi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "fp16_vcvth_s64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14648, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "TM", "=", "&", "Func", ".", "getTarget", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "LEAusesAG", "(", ")", "&&", "!", "ST", ".", "slowLEA", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TM", "->", "getInstrInfo", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "Func", ".", "begin", "(", ")", ",", "E", "=", "Func", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "processBasicBlock", "(", "Func", ",", "I", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "X86FixupLEAs21", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14649, "Length": 126, "Cover_Rate": 0.9921259842519685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusqd256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4si", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_cvtusepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14650, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "SparcAsmBackend", "Func": "getNumFixupKinds", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14651, "Length": 10, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";", "return", "VT", "."], "ground_truth": ["changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14652, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerOptions", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>AssemblerOptions", ">", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CurrentFn", "=", "nullptr", ";", "IsPicEnabled", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "isPositionIndependent", "(", ")", ";", "IsCpRestoreSet", "=", "false", ";", "CpRestoreOffset", "=", "-", "<NUM_LIT>", ";", "const", "Triple", "&", "TheTriple", "=", "sti", ".", "getTargetTriple", "(", ")", ";", "IsLittleEndian", "=", "TheTriple", ".", "isLittleEndian", "(", ")", ";", "if", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", "==", "<STR_LIT>", "&&", "inMicro<ISA_LIT>Mode", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "inMicro<ISA_LIT>Mode", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false"], "ground_truth": [")", ";"], "File": "MipsAsmParser103", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14653, "Length": 137, "Cover_Rate": 0.5036764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", "DL", ")", ")"], "ground_truth": [".", "getNode", "(", ")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "getGlobalBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14654, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ObjectWriter", "(", "uint8_t"], "ground_truth": ["OSABI", ")", "{"], "File": "SystemZMCObjectWriter23", "Func": "createSystemZObjectWriter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14655, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_adds_pu8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "unsigned", "char", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "(", "__vector", "unsigned", "char", ")"], "ground_truth": ["vec_splats", "(", "__m1", ")", ";"], "File": "mmintrin2", "Func": "_mm_adds_pu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14656, "Length": 43, "Cover_Rate": 0.5308641975308642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "isIntrinsic", ")", "Cnt", "=", "-", "Cnt", ";", "return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<=", "(", "isNarrow", "?"], "ground_truth": ["ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", ")", ";"], "File": "AArch64ISelLowering116", "Func": "isVShiftRImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14657, "Length": 43, "Cover_Rate": 0.48314606741573035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "AArch64AsmParser13", "Func": "addFPZeroOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14658, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineLoop", "*", "InnerLoop", "=", "MLI", ".", "getLoopFor", "(", "Next", ")", ";", "if", "(", "InnerLoop", "!=", "Loop", ")", "LoopWorklist", ".", "push_back", "(", "SuccessorList", "(", "InnerLoop", ")", ")", ";", "else", "LoopWorklist", ".", "push_back", "(", "SuccessorList", "(", "Next", ")", ")", ";", "}", "else", "{", "RewriteSuccs", ".", "insert", "(", "Top", ".", "getBlock", "(", ")", ")", ";", "}", "continue", ";", "}", "OnStack", ".", "erase", "(", "Top", ".", "getBlock", "(", ")", ")", ";", "LoopWorklist", ".", "pop_back", "(", ")", ";", "}", "if", "(", "LLVM_LIKELY", "(", "RewriteSuccs", ".", "empty", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "Dispatch", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "Dispatch", ")", ";", "MLI", ".", "changeLoopFor", "(", "Dispatch", ",", "Loop", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Dispatch", ",", "Dispatch", "->", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", ">", "Indices", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "SuccWorklist", "(", "RewriteSuccs", ".", "begin", "(", ")", ",", "RewriteSuccs", ".", "end", "(", ")", ")", ";", "while", "(", "!", "SuccWorklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "SuccWorklist", ".", "pop_back_val", "(", ")", ";", "auto", "Pair", "=", "Indices", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Pair", ".", "second", ")", "continue", ";", "unsigned", "Index", "=", "MIB", ".", "getInstr", "(", ")", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", "<<", "Index", "<<", "<STR_LIT>", ")", ";", "Pair", ".", "first", "->", "second", "=", "Index", ";", "for", "(", "auto", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "RewriteSuccs", ".", "insert", "(", "Pred", ")", ";", "MIB", ".", "addMBB", "(", "MBB", ")", ";", "Dispatch", "->", "addSuccessor", "(", "MBB", ")", ";", "MetaBlock", "Meta", "(", "MBB", ")", ";", "for", "(", "auto", "*", "Succ", ":", "Meta", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Header", "&&", "(", "!", "Loop", "||", "Loop", "->", "contains", "(", "Succ", ")", ")", ")", "SuccWorklist", ".", "push_back", "(", "Succ", ")", ";", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RewriteSuccs", ")", "{", "DenseMap", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "Map", ";", "for", "(", "auto", "*", "Succ", ":", "MBB"], "ground_truth": ["->", "successors", "(", ")", ")", "{"], "File": "WebAssemblyFixIrreducibleControlFlow11", "Func": "VisitLoop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14659, "Length": 430, "Cover_Rate": 0.49142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AZPRTargetMachine", "Func": "addPreEmitPass", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14660, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "I", "->", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "BitSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState"], "ground_truth": ["::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", ")", ".", "addImm", "(", "I", "->", "Op1", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";"], "File": "AArch64ExpandPseudoInsts43", "Func": "expandMOVImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14661, "Length": 163, "Cover_Rate": 0.3453389830508475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ","], "ground_truth": ["Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";"], "File": "X86ISelLowering223", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14662, "Length": 239, "Cover_Rate": 0.46862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "convertValVTToLocVT", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Val", ",", "const", "CCValAssign", "&", "VA", ",", "const", "SDLoc", "&", "DL", ")", "{", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>"], "ground_truth": [",", "DL", ",", "LocVT", ",", "Val", ")", ";"], "File": "LC2200ISelLowering", "Func": "convertValVTToLocVT", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14663, "Length": 74, "Cover_Rate": 0.891566265060241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "write_bif_static_init", "(", ")", ";", "write_ovld_static_init", "(", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "rbt_inorder_callback", "(", "&", "fntype_rbt", ",", "fntype_rbt", ".", "rbt_root", ",", "write_fntype_init", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "init_file", ",", "<STR_LIT>", ")", ";", "write_init_bif_table", "(", ")", ";", "write_init_ovld_table", "(", ")", ";", "fprintf", "(", "init_file"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "rs6000-gen-builtins", "Func": "write_init_file", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14664, "Length": 112, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "return", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "LowLowOpcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", "|", "getUndefRegState", "(", "UndefSrc", ")", ")", ";", "}", "unsigned", "Rotate", "=", "(", "DestIsHigh", "!=", "SrcIsHigh", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", "|", "getUndefRegState", "("], "ground_truth": ["UndefSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "Size", ")", ".", "addImm", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "Rotate", ")", ";"], "File": "SystemZInstrInfo16", "Func": "emitGRX32Move", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14665, "Length": 108, "Cover_Rate": 0.5118483412322274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_veorq_m_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_veorq_x_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14666, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isReg", "(", "VR32Reg"], "ground_truth": [")", ";"], "File": "SystemZAsmParser (2)", "Func": "isVR32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14667, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepu32_ps", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtudq2ps128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4sf"], "ground_truth": [")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cvtepu32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14668, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "OpSize", ")", "{", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "isStore", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "}", ";", "return", "GenericOpc"], "ground_truth": [";"], "File": "AArch64InstructionSelector20", "Func": "selectLoadStoreUIOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14669, "Length": 51, "Cover_Rate": 0.30177514792899407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "SysCRImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARM64AsmParser", "Func": "CreateSysCR", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14670, "Length": 23, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "InVal", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "InVal", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "}", "else", "{", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "InVal", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ","], "ground_truth": ["false", ",", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelLowering11", "Func": "LowerCCCArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14671, "Length": 345, "Cover_Rate": 0.5628058727569332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseFP128", "(", "OperandVector"], "ground_truth": ["&", "Operands", ")", "{"], "File": "SystemZAsmParser (2)", "Func": "parseFP128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14672, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isNot", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_XOR", ")", "return", "false", ";", "auto", "ConstVal", "=", "getConstantVRegVal", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "("], "ground_truth": [")", ",", "MRI", ")", ";"], "File": "AMDGPULegalizerInfo35", "Func": "isNot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14673, "Length": 49, "Cover_Rate": 0.8305084745762712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCrypto", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasCrypto", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14674, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "EFLAGS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "Flags", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ")", "{", "SDValue", "Cond", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ISelLowering149", "Func": "PerformBrCondCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14675, "Length": 70, "Cover_Rate": 0.5035971223021583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const"], "ground_truth": ["MCRegisterInfo", "&", ",", "const", "MCTargetOptions", "&", ")", "{"], "File": "JVMMCTargetDesc", "Func": "createAsmBackend", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14676, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "int", "Index", ",", "Type", "*", "SubTp", ",", "ArrayRef", "<", "Value", "*", ">", "Args", ")", "{", "InstructionCost", "CostFactor", "=", "vectorCostAdjustmentFactor", "(", "Instruction", "::", "ShuffleVector", ",", "Tp", ",", "nullptr", ")", ";", "if", "(", "!", "CostFactor", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getMax"], "ground_truth": ["(", ")", ";"], "File": "PPCTargetTransformInfo28", "Func": "getShuffleCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14677, "Length": 65, "Cover_Rate": 0.7065217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{"], "File": "X86InstrInfo52", "Func": "getSETFromCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14678, "Length": 91, "Cover_Rate": 0.4354066985645933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ","], "ground_truth": ["create<ISA_LIT>AsmBackend", ")", ";"], "File": "Z80MCTargetDesc", "Func": "LLVMInitializeZ80TargetMC", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14679, "Length": 54, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RefA", "&&", "RefA", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_<ISA_LIT>_EVENT", ";"], "File": "WebAssemblyWasmObjectWriter22", "Func": "IsEventType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14680, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CmpOpcode", "=", "Ty", "->", "isFPOrFPVectorTy", "(", ")", "?", "Instruction", "::", "FCmp", ":", "Instruction", "::", "ICmp", ";", "LegalizationCost", "=", "getCmpSelInstrCost", "(", "CmpOpcode", ",", "LegalVTy", ",", "LegalVTy", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", ",", "CostKind", ")", "+", "getCmpSelInstrCost", "(", "Instruction", "::", "Select", ",", "LegalVTy", ",", "LegalVTy", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", ",", "CostKind", ")", ";", "LegalizationCost", "*=", "LT", ".", "first", "-", "<NUM_LIT>", ";", "}", "return", "LegalizationCost", "+", "<NUM_LIT>"], "ground_truth": [";"], "File": "AArch64TargetTransformInfo28", "Func": "getMinMaxReductionCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14681, "Length": 65, "Cover_Rate": 0.3439153439153439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "MoveBelowOrigChain", "(", "SelectionDAG", "*", "CurDAG", ",", "SDValue", "Load", ",", "SDValue", "Call", ",", "SDValue", "OrigChain", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "SDValue", "Chain", "=", "OrigChain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Chain", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "{", "assert", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Chain", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "Chain", ".", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "Chain", "."], "ground_truth": ["getOperand", "(", "i", ")", ")", ";"], "File": "X86ISelDAGToDAG100", "Func": "MoveBelowOrigChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14682, "Length": 143, "Cover_Rate": 0.42058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "AND", ",", "XOR", ",", "ZERO", ",", "BEQ", ";", "LL", "=", "<STR_LIT>", ";", "SC", "=", "<STR_LIT>", ";", "AND", "=", "<STR_LIT>", ";", "XOR", "=", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "unsigned", "OldVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Incr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "AND", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "XOR", ")", ",", "StoreVal", ")", ".", "addReg", "(", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "XOR", ")", ",", "AndRes2", ")", ".", "addReg", "(", "ZERO", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "Cpu0ISelLowering", "Func": "emitAtomicBinary", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14683, "Length": 399, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "extra_frame_size", ")", "{", "complex_prologue", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_A16", ")", "F", "(", "emit_insn", "(", "gen_addhi3", "(", "gen_rtx_REG", "(", "HImode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "HImode", ",", "SP_REGNO", ")", ",", "GEN_INT", "(", "-", "extra_frame_size", ")", ")", ")", ")", ";", "else", "F", "(", "emit_insn", "(", "gen_addpsi3", "(", "gen_rtx_REG", "(", "PSImode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "PSImode", ",", "SP_REGNO", ")", ",", "GEN_INT", "(", "-", "extra_frame_size", ")", ")", ")", ")", ";", "}", "complex_prologue", "+=", "m32c_pushm_popm", "(", "PP_pushm", ")", ";", "if", "(", "complex_prologue", ")", "emit_insn"], "ground_truth": ["(", "gen_prologue_end", "(", ")", ")", ";"], "File": "m32c2", "Func": "m32c_emit_prologue", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14684, "Length": 91, "Cover_Rate": 0.33955223880597013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "MandarinISelLowering", "Func": "LowerCallResult", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14685, "Length": 64, "Cover_Rate": 0.3764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem", "(", "RegKind", ",", "HasIndex", ")", "&&", "inRange", "(", "Mem", ".", "Disp", ",", "-", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "SystemZAsmParser2", "Func": "isMemDisp20", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14686, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "a", ">=", "(", "float", ")", "<NUM_LIT>", ")", "return", "("], "ground_truth": ["long", ")", "(", "a", "-", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";"], "File": "fixunssfsi", "Func": "__fixunssfsi", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14687, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "std", "::", "count", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ",", "<STR_LIT>", ")", "&&", "std", "::", "count", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ",", "<STR_LIT>", ")", "&&", "std", "::", "count", "(", "AsmPieces", ".", "begin", "(", ")"], "ground_truth": [",", "AsmPieces", ".", "end", "(", ")", ",", "<STR_LIT>", ")", ")", "{"], "File": "X86ISelLowering (2)", "Func": "clobbersFlagRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14688, "Length": 79, "Cover_Rate": 0.572463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "FISCAsmParser", "Func": "print", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14689, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ShufVT", "=", "V", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElems", "=", "ShufVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SDValue", "ImmN", ";", "bool", "IsUnary", ";", "if", "(", "!", "getTargetShuffleMask", "(", "N", ",", "ShufVT", ",", "ShuffleMask", ",", "IsUnary", ")", ")", "return", "SDValue", "(", ")", ";", "int", "Elt", "=", "ShuffleMask", "[", "Index", "]", ";", "if", "(", "Elt", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getUNDEF", "(", "ShufVT", ".", "getVectorElementType", "(", ")", ")", ";", "SDValue", "NewV", "=", "(", "Elt", "<", "(", "int", ")", "NumElems", ")", "?", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "getShuffleScalarElt", "(", "NewV", ".", "getNode", "(", ")", ",", "Elt", "%", "NumElems", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "V", ".", "getValueType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", "."], "ground_truth": ["getVectorNumElements", "(", ")", ";"], "File": "X86ISelLowering117", "Func": "getShuffleScalarElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14690, "Length": 162, "Cover_Rate": 0.3894230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "can_be_rotated_to_negative_15bits", "(", "HOST_WIDE_INT", "c", ")", "{", "int", "rot", "=", "<NUM_LIT>", ";", "bool", "res", "=", "can_be_rotated_to_lowbits", "(", "~", "c", ",", "<NUM_LIT>", ",", "&", "rot", ")", ";", "return", "res", "&&", "rot", ">"], "ground_truth": ["<NUM_LIT>", ";"], "File": "rs60001", "Func": "can_be_rotated_to_negative_15bits", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14691, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "address", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "reg", ",", "pic_ref", ")", ";", "}", "set_unique_reg_note", "(", "insn", ",", "REG_EQUAL", ",", "orig", ")", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "sparc_pic_register_p", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "orig", ";", "if", "(", "!", "reg", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "base", "=", "sparc_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "reg", ")", ";", "offset", "=", "sparc_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "base", "==", "reg", "?", "NULL_RTX", ":", "reg", ")", ";", "if", "(", "GET_CODE", "(", "offset"], "ground_truth": [")", "==", "CONST_INT", ")", "{"], "File": "sparc", "Func": "sparc_legitimize_pic_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14692, "Length": 177, "Cover_Rate": 0.3847826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "not_to_clear_mask", "=", "comp_not_to_clear_mask_str_un", "(", "arg_type", ",", "&", "regno", ",", "padding_bits_to_clear", ",", "<NUM_LIT>", ",", "&", "last_used_bit", ")", ";", "if", "(", "last_used_bit", "!=", "<NUM_LIT>", ")", "padding_bits_to_clear", "[", "regno", "]", "|=", "(", "(", "uint32_t", ")", "-", "<NUM_LIT>", ")", "-", "(", "(", "uint32_t", ")", "<NUM_LIT>", "<<", "last_used_bit", ")", "+", "<NUM_LIT>", ";", "else", "not_to_clear_mask", "&=", "~", "(", "HOST_WIDE_INT_1U", "<<", "regno", ")", ";", "}", "else", "{", "not_to_clear_mask", "=", "<NUM_LIT>", ";", "if", "(", "GET_MODE", "(", "arg_rtx", ")", "==", "BLKmode", ")", "{", "int", "i", ",", "arg_regs", ";", "rtx", "reg", ";", "gcc_assert", "(", "TARGET_HARD_FLOAT_ABI", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "arg_rtx", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "reg", "=", "XEXP", "(", "XVECEXP", "(", "arg_rtx", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "not_to_clear_mask", "|=", "HOST_WIDE_INT_1U", "<<", "REGNO", "(", "reg", ")", ";", "arg_regs", "=", "ARM_NUM_REGS", "(", "GET_MODE", "(", "reg", ")", ")", ";", "if", "(", "arg_regs", ">", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", ";", "mask", "=", "HOST_WIDE_INT_1U", "<<", "(", "REGNO", "(", "reg", ")", "+", "arg_regs", ")", ";", "mask", "-=", "HOST_WIDE_INT_1U", "<<", "REGNO", "(", "reg", ")", ";", "not_to_clear_mask", "|=", "mask", ";", "}", "}", "}", "else", "{", "int", "arg_regs", "=", "ARM_NUM_REGS", "(", "GET_MODE", "(", "arg_rtx", ")", ")", ";", "not_to_clear_mask", "|=", "HOST_WIDE_INT_1U", "<<", "REGNO"], "ground_truth": ["(", "arg_rtx", ")", ";"], "File": "arm", "Func": "compute_not_to_clear_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14693, "Length": 211, "Cover_Rate": 0.7301038062283737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setLeastSignificantFirst", "(", "VRegs", ")", ";", "if", "(", "!", "assignVRegs", "(", "VRegs", ",", "ArgLocs", ",", "ArgLocsStartIndex", ",", "VT", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "MipsCallLowering27", "Func": "handleSplit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14694, "Length": 25, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstraintCode", "[", "<NUM_LIT>", "]", "==", "'U'", ")", "{", "switch", "(", "ConstraintCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'m'", ":", "return", "InlineAsm", "::", "Constraint_Um", ";", "case", "'n'", ":", "return", "InlineAsm", "::", "Constraint_Un", ";", "case", "'q'", ":", "return", "InlineAsm", "::", "Constraint_Uq", ";", "case", "'s'", ":", "return", "InlineAsm", "::", "Constraint_Us", ";", "case", "'t'", ":", "return", "InlineAsm", "::", "Constraint_Ut", ";", "case", "'v'", ":", "return", "InlineAsm", "::", "Constraint_Uv", ";", "case", "'y'"], "ground_truth": [":"], "File": "ARMISelLowering88", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14695, "Length": 73, "Cover_Rate": 0.5793650793650794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++"], "ground_truth": ["i", ")", "--", "I", ";"], "File": "MipsSEFrameLowering12", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14696, "Length": 119, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "<=", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "x", ")", ")", ")", ")", "{", "rtx", "xx", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "int", "regno", "=", "REGNO", "(", "xx", ")", ";", "ok", "=", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "regno", "==", "REG_Z", "||", "regno"], "ground_truth": ["==", "REG_Y", "||", "xx", "==", "frame_pointer_rtx", "||", "xx", "==", "arg_pointer_rtx", ")", ";"], "File": "avr4", "Func": "extra_constraint_Q", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14697, "Length": 119, "Cover_Rate": 0.7677419354838709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerFABS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "has<ISA_LIT>64", "(", ")", "&&", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "lowerFABS64", "(", "Op", ",", "DAG", ",", "Subtarget", "->", "hasExtractInsert", "(", ")", ")", ";", "return", "lowerFABS32", "(", "Op", ",", "DAG", ",", "Subtarget", "->", "hasExtractInsert"], "ground_truth": ["(", ")", ")", ";"], "File": "MipsISelLowering100", "Func": "lowerFABS", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14698, "Length": 60, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "STI", "=", "getSubtargetInfo", "(", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "TmpInst", ",", "STI"], "ground_truth": [")", ";"], "File": "LanaiAsmPrinter3", "Func": "customEmitInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14699, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "TARGET_FPU_auto", ";", "i", "++", ")", "{", "arm_initialize_isa", "(", "fpubits", ",", "all_fpus", "[", "i", "]", ".", "isa_bits", ")", ";", "bitmap_and_compl", "(", "tmpset", ",", "isa_all_fpubits_internal", ",", "fpubits", ")", ";", "bitmap_clear", "(", "isa_all_fpubits_internal", ")", ";", "bitmap_copy", "(", "isa_all_fpubits_internal", ",", "tmpset", ")", ";", "}", "if", "(", "!", "bitmap_empty_p", "(", "isa_all_fpubits_internal", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "ASSERT_TRUE", "(", "bitmap_empty_p", "(", "isa_all_fpubits_internal"], "ground_truth": [")", ")", ";"], "File": "arm", "Func": "arm_test_fpu_data", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14700, "Length": 76, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "Addr", ".", "setGlobalValue", "(", "GV", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "MipsFastISel13", "Func": "computeCallAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14701, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_palignr128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__N", "*", "<NUM_LIT>", ",", "(", "__v2di"], "ground_truth": [")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_alignr_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14702, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InputLoad", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "InputLoad", "=", "&", "InputLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InputLoad", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "InputLoad", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "InputLoad", "=", "&", "InputLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InputLoad", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "*", "InputLoad", ")", ";", "return", "<STR_LIT>", "(", "LD", ")", "?", "InputLoad", ":"], "ground_truth": ["nullptr", ";"], "File": "PPCISelLowering9", "Func": "getNormalLoadInput", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14703, "Length": 84, "Cover_Rate": 0.7304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "BrOffset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AVRInstrInfo6", "Func": "isBranchOffsetInRange", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14704, "Length": 40, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "RegInfo", "->", "getSlotSize", "(", ")", ";", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset"], "ground_truth": ["+", "StackSize", ";"], "File": "X86FrameLowering106", "Func": "getFrameIndexOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14705, "Length": 87, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "unsigned", "Reg", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "(", "Reg", "=", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "RegDefs", ".", "insert", "(", "Reg", ")", ";", "else", "if", "(", "MO", ".", "isUse", "(", ")", ")"], "ground_truth": ["RegUses", ".", "insert", "(", "Reg", ")", ";"], "File": "DLXDelaySlotFiller", "Func": "insertDefsUses", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14706, "Length": 68, "Cover_Rate": 0.3930635838150289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopTailMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "LoopTailMBB", "->", "addSuccessor", "(", "LoopHeadMBB", ")", ";", "DoneMBB", "->", "splice", "(", "DoneMBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneMBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopHeadMBB", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CmpValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", ".", "getOperand", "(", "IsMasked", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "IsMasked", ")", "{", "BuildMI", "(", "LoopHeadMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW32", "(", "Ordering", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "LoopHeadMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "CmpValReg", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "BuildMI", "(", "LoopTailMBB", ",", "DL", ",", "TII", "->", "get", "(", "getSCForRMW32", "(", "Ordering", ")", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "AddrReg", ")", ".", "addReg", "(", "NewValReg", ")", ";", "BuildMI", "(", "LoopTailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "<STR_LIT>"], "ground_truth": [")", ".", "addMBB", "(", "LoopHeadMBB", ")", ";"], "File": "RISCVExpandPseudoInsts1", "Func": "expandAtomicCmpXchg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14707, "Length": 262, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_f32", "(", "float32_t", "*", "__a", ",", "float32x2x3_t", "__b", ")", "{", "union", "{", "float32x2x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";"], "ground_truth": ["}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14708, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "decodeSB", "(", "uint32_t", "insn", ")", "{", "switch", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "default", ":", "return", "UNSUPPORTED", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "MBlazeDisassembler", "Func": "decodeSB", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14709, "Length": 36, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubRegCopy", ")", ".", "addUse", "(", "CopyReg", ",", "<NUM_LIT>", ",", "SubReg", ")", ";", "MachineOperand", "&", "RegOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RegOp", ".", "setReg", "(", "SubRegCopy", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "RBI", ".", "constrainGenericRegister", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "To", ",", "MRI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64InstructionSelector25", "Func": "selectSubregisterCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14710, "Length": 99, "Cover_Rate": 0.5129533678756477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_i32scatter_epi64", "(", "long", "long", "*", "__addr", ",", "__mmask8", "__mask", ","], "ground_truth": ["__m128i", "__index", ",", "__m128i", "__v1", ",", "const", "int", "__scale", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_mask_i32scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14711, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "RISCVAsmPrinter", "Func": "getPassName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14712, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "isSRA", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "ShOpLo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SafeShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Tmp1", "=", "isSRA", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "DAG", ".", "getConstant", "(", "VTBits", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "Tmp2", ",", "Tmp3", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShOpLo", ",", "ShAmt", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "SafeShAmt", ")", ";", "}", "else", "{", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShOpHi", ",", "ShAmt", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "isSRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "SafeShAmt", ")", ";", "}", "SDValue", "AndNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AndNode", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", ",", "Lo", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops0", "[", "<NUM_LIT>", "]", "=", "{", "Tmp2", ",", "Tmp3", ",", "CC", ",", "Cond", "}", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Tmp3", ",", "Tmp1", ",", "CC", ",", "Cond"], "ground_truth": ["}", ";"], "File": "X86ISelLowering (2)", "Func": "LowerShiftParts", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14713, "Length": 307, "Cover_Rate": 0.6164658634538153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printHex64ImmOperand", "(", "const", "MachineInstr", "*", "MI"], "ground_truth": [",", "int", "OpNum", ")", "{"], "File": "ARMAsmPrinter100", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14714, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "int", "Idx", "=", "MO", ".", "getIndex", "(", ")", ";", "return", "MFI", ".", "isFixedObjectIndex", "(", "Idx", ")", "&&", "MFI", "."], "ground_truth": ["isImmutableObjectIndex", "(", "Idx", ")", ";"], "File": "X86InstrInfo108", "Func": "isInvariantLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14715, "Length": 53, "Cover_Rate": 0.3925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_pi32", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "signed", "int", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m1", ")", ";", "__b", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "vec_sub", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "__mu1", ",", "__mu2", ",", "__res", ";", "__mu1", ".", "as_m64", "=", "__m1", ";", "__mu2", ".", "as_m64", "=", "__m2", ";", "__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_int", "[", "<NUM_LIT>"], "ground_truth": ["]", "-", "__mu2", ".", "as_int", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_sub_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14716, "Length": 120, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "LoongArchRegisterInfo", "Func": "isConstantPhysReg", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14717, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "NumLDMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumSTMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumLDMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumSTMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumFLDMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumFSTMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumFLDMGened", "++", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "NumFSTMGened", "++", ";", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer34", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14718, "Length": 91, "Cover_Rate": 0.6546762589928058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtmq_s32_f32", "(", "float32x4_t", "__a"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vcvtmq_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14719, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_getmantps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ","], "ground_truth": ["__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_getmant_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14720, "Length": 31, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "<NUM_LIT>", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";", "JumpTableUserIndices", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14721, "Length": 345, "Cover_Rate": 0.4921540656205421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "case", "'v'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'v'", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'s'", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "bool", "Failed", "=", "Constraint", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Idx", ")", ";", "if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return"], "ground_truth": ["std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";"], "File": "SIISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14722, "Length": 241, "Cover_Rate": 0.6276041666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";", "if", "(", "PredCost", "&&", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", "*", "PredCost", "=", "<NUM_LIT>", ";", "if", "(", "UOps", ")", "return", "ItinData", "->", "getStageLatency"], "ground_truth": ["(", "Class", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14723, "Length": 86, "Cover_Rate": 0.40375586854460094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_gather3div4df", "(", "(", "__v4df", ")", "__v1_old", ",", "__addr", ",", "(", "__v4di", ")", "__index", ","], "ground_truth": ["__mask", ",", "__scale", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_mmask_i64gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14724, "Length": 23, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilegx_return_in_msb", "(", "const_tree", "valtype", ")", "{", "return", "(", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "("], "ground_truth": ["valtype", ")", ")", ";"], "File": "tilegx", "Func": "tilegx_return_in_msb", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14725, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "uint64x1_t"], "ground_truth": [")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_u64_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14726, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "<NUM_LIT>", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";", "if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "<NUM_LIT>"], "ground_truth": [")", "{"], "File": "R600InstrInfo", "Func": "getIndirectIndexEnd", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14727, "Length": 37, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain"], "ground_truth": [";"], "File": "XCoreISelLowering", "Func": "LowerCallResult", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14728, "Length": 80, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>EnsureAlignment", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "const", "<ISA_LIT>Subtarget", "*", "PST", "=", "tm", ".", "getSubtargetImpl", "(", ")", ";", "MinSubfunctionAlignment", "=", "PST", "->", "getMinSubfunctionAlignment", "(", ")", ".", "value"], "ground_truth": ["(", ")", ";"], "File": "PatmosEnsureAlignment1", "Func": "PatmosEnsureAlignment", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14729, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Width", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "-", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "<NUM_LIT>", ";", "MaxOffset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "Width", "=", "<NUM_LIT>", ";", "MinOffset", "=", "<NUM_LIT>", ";", "MaxOffset", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64InstrInfo120", "Func": "getMemOpInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14730, "Length": 289, "Cover_Rate": 0.34528076463560337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "TARGET_32BIT_MS_ABI", "&&", "cfun", "->", "calls_setjmp", ")", "return", "true", ";", "if", "(", "TARGET_64BIT_MS_ABI", "&&", "get_frame_size", "("], "ground_truth": [")", ">", "SEH_MAX_FRAME_SIZE", ")", "return", "true", ";"], "File": "i3865", "Func": "ix86_frame_pointer_required", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14731, "Length": 31, "Cover_Rate": 0.33695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TPCFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14732, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_abs_epi8", "(", "__m512i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pabsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_setzero_qi"], "ground_truth": ["(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_abs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14733, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NOPInsertionPass", "(", "bool"], "ground_truth": ["is64Bit_", ")", ":"], "File": "NOPInsertion", "Func": "NOPInsertionPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14734, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI"], "ground_truth": ["->", "getOpcode", "(", ")", ")", ";"], "File": "ARCMCInstLower", "Func": "Lower", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14735, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Memory", ")", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", ".", "OffReg", "=", "Off", ";", "Op", "->", "Mem", ".", "Off", "=", "<NUM_LIT>", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E"], "ground_truth": [";"], "File": "MBlazeAsmParser1", "Func": "CreateMem", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14736, "Length": 46, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MaskVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "VMask", ",", "Src", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "return", "SDValue", "(", "Res", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14737, "Length": 148, "Cover_Rate": 0.6820276497695853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseReg", "(", "<STR_LIT>", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "<STR_LIT>", ",", "&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "SIRegisterInfo62", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14738, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86RegisterInfo33", "Func": "getEHExceptionRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14739, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaximumUnrollFactor", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "AArch64TargetTransformInfo1", "Func": "getMaximumUnrollFactor", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14740, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "("], "ground_truth": ["The<ISA_LIT>Target", ")", ";"], "File": "mprocAsmPrinter", "Func": "LLVMInitializemprocAsmPrinter", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14741, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "-", "(", "TT", ".", "isOSDarwin", "(", ")", "||", "ReserveX18", ")", "-", "hasBasePointer", "(", "MF", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64RegisterInfo34", "Func": "getRegPressureLimit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14742, "Length": 71, "Cover_Rate": 0.3717277486910995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")"], "ground_truth": [";"], "File": "X86Subtarget (2)", "Func": "initializeSubtargetDependencies", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14743, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "&"], "ground_truth": ["<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "ARMAsmParser111", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14744, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "const", "TargetRegisterClass", "*", ">", "getCopyRegClasses", "(", "const", "MachineInstr", "&", "Copy", ",", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "unsigned", "DstReg", "=", "Copy", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Copy", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "?", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ":", "TRI", ".", "getPhysRegClass", "("], "ground_truth": ["SrcReg", ")", ";"], "File": "SIFixSGPRCopies (2)", "Func": "getCopyRegClasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14745, "Length": 85, "Cover_Rate": 0.6967213114754098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pandnq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B"], "ground_truth": [",", "(", "__v8di", ")", "_mm512_setzero_pd", "(", ")", ",", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_andnot_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14746, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "Imm", "=", "SignExtend32", "<", "Bits", ">", "(", "Value", ")", "*", "ScaleBy", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "+", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "MipsDisassembler40", "Func": "DecodeSImmWithOffsetAndScale", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14747, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14748, "Length": 46, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldBuildLookupTablesForConstant", "(", "Constant", "*", "C", ")", "const", "{", "if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->", "needsDynamicRelocation"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14749, "Length": 31, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ild", ".", "the_slotID", "=", "<STR_LIT>", ";", "Ild", ".", "the_operandID", "=", "<STR_LIT>", ";", "Ild", ".", "the_idxDst0", "=", "false", ";", "Ild", ".", "the_isOpTypeFloat", "=", "false", ";", "Ild", ".", "the_isIRFDest", "=", "false", ";", "Ild", ".", "the_isVectorPipe", "="], "ground_truth": ["false", ";"], "File": "TPCTargetTransformInfo", "Func": "getDefaultILD", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14750, "Length": 36, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsriq_m_n_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int", "__imm"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vsriq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14751, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "Subtarget", "->", "hasAVX512", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "X86ISelLowering (2)", "Func": "getSetCCResultType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14752, "Length": 56, "Cover_Rate": 0.7088607594936709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBTIHintOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "btihintop", "=", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "^", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "auto", "BTI", "=", "<STR_LIT>", "(", "btihintop", ")", ";", "if", "(", "BTI", ")", "O", "<<", "BTI", "->", "Name", ";", "else", "O", "<<", "'#'", "<<", "formatImm", "(", "btihintop"], "ground_truth": [")", ";"], "File": "AArch64InstPrinter18", "Func": "printBTIHintOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14753, "Length": 71, "Cover_Rate": 0.9594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasGaudiISA", "(", ")", ")", "{", "SDValue", "S0Val", "=", "helperExtractSubRegSDValue", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "S1Val", "=", "helperExtractSubRegSDValue", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "S2Val", "=", "helperExtractSubRegSDValue", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "S3Val", "=", "helperExtractSubRegSDValue", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Src0", "=", "helperConvertvvpNodeCreate", "(", "S0Val", ",", "DL", ",", "DAG", ",", "<ISA_LIT>II", "::", "OpType", "::", "FP32", ",", "InputSwitch", "|", "<ISA_LIT>II", "::", "SW_TO_BF16", ",", "<STR_LIT>", ")", ";", "SDValue", "Src1", "=", "helperConvertvvpNodeCreate", "(", "S1Val", ",", "DL", ",", "DAG", ",", "<ISA_LIT>II", "::", "OpType", "::", "FP32", ",", "InputSwitch", "|", "<ISA_LIT>II", "::", "SW_TO_BF16", ",", "<STR_LIT>", ")", ";", "SDValue", "Src2", "=", "helperConvertvvpNodeCreate", "(", "S2Val", ",", "DL", ",", "DAG", ",", "<ISA_LIT>II", "::", "OpType", "::", "FP32", ",", "InputSwitch", "|", "<ISA_LIT>II", "::", "SW_TO_BF16", ",", "<STR_LIT>", ")", ";", "SDValue", "Src3", "=", "helperConvertvvpNodeCreate", "(", "S3Val", ",", "DL", ",", "DAG", ",", "<ISA_LIT>II", "::", "OpType", "::", "FP32", ",", "InputSwitch", "|", "<ISA_LIT>II", "::", "SW_TO_BF16", ",", "<STR_LIT>", ")", ";", "SDValue", "mdg0", ",", "mdg1", ";", "if", "(", "Subtarget", "->", "hasGaudiISA", "(", ")", ")", "{", "mdg0", "=", "truncate_32_to_16", "(", "DAG", ",", "Src0", ",", "Src1", ",", "DL", ",", "<STR_LIT>", ",", "<ISA_LIT>II", "::", "OpType", "::", "BF16", ")", ";", "mdg1", "=", "truncate_32_to_16", "(", "DAG", ",", "Src2", ",", "Src3", ",", "DL", ",", "<STR_LIT>", ",", "<ISA_LIT>II", "::", "OpType", "::", "BF16", ")", ";", "}", "else", "{", "mdg0", "=", "truncate_32_to_16_goya", "(", "DAG", ",", "Src0", ",", "Src1", ",", "DL", ",", "<STR_LIT>", ",", "<ISA_LIT>II", "::", "OpType", "::", "BF16", ")", ";", "mdg1", "=", "truncate_32_to_16_goya", "(", "DAG", ",", "Src2", ",", "Src3", ",", "DL", ",", "<STR_LIT>", ",", "<ISA_LIT>II", "::", "OpType", "::", "BF16", ")", ";", "}", "return", "createTuple", "(", "{", "mdg0", ",", "mdg1", "}", ",", "DAG", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "TPCISelLowering", "Func": "lowerFP_ROUND", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14754, "Length": 323, "Cover_Rate": 0.4708454810495627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rx_expand_int_builtin_1_arg", "(", "rtx", "arg", ",", "rtx", "target", ",", "rtx", "(", "*", "gen_func", ")", "(", "rtx", ",", "rtx", ")", ",", "bool", "mem_ok", ")", "{", "if", "(", "!", "REG_P", "(", "arg", ")", ")", "if", "(", "!", "mem_ok", "||", "!", "MEM_P", "(", "arg", ")", ")", "arg", "=", "force_reg", "(", "SImode", ",", "arg", ")", ";", "if", "(", "target", "==", "NULL_RTX", "||", "!", "REG_P", "(", "target", ")", ")", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_func", "(", "target", ",", "arg"], "ground_truth": [")", ")", ";"], "File": "rx", "Func": "rx_expand_int_builtin_1_arg", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14755, "Length": 82, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "AM5Opc", ">>", "<NUM_LIT>", ")"], "ground_truth": ["&", "<NUM_LIT>", ")", "?", "sub", ":", "add", ";"], "File": "ARMAddressingModes11", "Func": "getAM5FP16Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14756, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "STOpc", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "STOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "FP", ")", ";", "I", "="], "ground_truth": ["NextMI", ";"], "File": "AVRFrameLowering", "Func": "fixStackStores", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14757, "Length": 60, "Cover_Rate": 0.35502958579881655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'c'", ":", "break", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++"], "ground_truth": ["OpNo", ";"], "File": "PPCAsmPrinter1", "Func": "PrintAsmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14758, "Length": 77, "Cover_Rate": 0.5032679738562091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasExtraAlign", "=", "HRI", ".", "needsStackRealignment", "(", "MF", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "HasAlloca", "||", "HasExtraAlign", ")", "return", "true", ";", "if", "(", "MFI", ".", "getStackSize", "(", ")", ">", "<NUM_LIT>", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "TM", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "!", "EliminateFramePointer", ")", "return", "true", ";", "if", "(", "EnableStackOVFSanitizer", ")", "return", "true", ";", "}", "const", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "||", "HMFI", ".", "hasClobberLR", "(", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "HexagonFrameLowering14", "Func": "hasFP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14759, "Length": 184, "Cover_Rate": 0.7863247863247863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "HexagonDisassembler13", "Func": "s16_0ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14760, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "r", ",", "i", ")", ";", "return", "!", "SPARC_SIMM13_P", "(", "i", ")"], "ground_truth": ["&&", "SPARC_SETHI_P", "(", "i", ")", ";"], "File": "sparc3", "Func": "fp_sethi_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14761, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_xcoff_output_readonly_section_asm_op", "(", "const", "void", "*", "directive", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "*", "(", "const", "char", "*", "const", "*", ")"], "ground_truth": ["directive", ",", "XCOFF_CSECT_DEFAULT_ALIGNMENT_STR", ")", ";"], "File": "powerpcspe", "Func": "rs6000_xcoff_output_readonly_section_asm_op", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14762, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_n_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32_t", "__c", ")", "{", "return", "(", "float32x4_t", ")", "__builtin_neon_vmla_nv4sf", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_sf"], "ground_truth": [")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlaq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14763, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addRegsToSet", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "iterator_range", "<", "MachineInstr"], "ground_truth": ["::", "const_mop_iterator", ">", "Ops", ",", "BitVector", "&", "Set", ")", "{"], "File": "GCNHazardRecognizer", "Func": "addRegsToSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14764, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "ArgCCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "TM", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgCCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "if", "(", "IsTailCall", "&&", "!", "canUseSiblingCall", "(", "ArgCCInfo", ",", "ArgLocs", ")", ")", "IsTailCall", "=", "false", ";", "unsigned", "NumBytes", "=", "ArgCCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "!", "IsTailCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "PtrVT", ",", "true", ")", ",", "DL", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "SDValue", "StackPtr", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "SDValue", "ArgValue", "=", "OutVals", "[", "I", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "SDValue", "SpillSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "VA", ".", "getValVT", "(", ")", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "SpillSlot", ")", "->", "getIndex", "(", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "SpillSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "SpillSlot", ";", "}", "else", "ArgValue", "=", "convertValVTToLocVT", "(", "DAG", ",", "DL", ",", "VA", ",", "ArgValue", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ArgValue", ")", ")", ";", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "unsigned", "Offset", "=", "<STR_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "Offset", "+=", "<NUM_LIT>", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "Address", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "Glue", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "("], "ground_truth": [")", ",", "DL", ",", "PtrVT", ")", ";"], "File": "SystemZISelLowering103", "Func": "LowerCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14765, "Length": 483, "Cover_Rate": 0.42555066079295156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", ",", "*", "prefix", ";", "char", "*", "string", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "name", "=", "i386_pe_strip_name_encoding_full", "(", "name", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "prefix", "=", "<STR_LIT>", ";", "else", "if", "(", "decl_readonly_section", "(", "decl", ",", "reloc", ")", ")", "prefix", "=", "<STR_LIT>", ";", "else", "prefix", "=", "<STR_LIT>", ";", "len", "=", "strlen", "(", "name", ")", "+", "strlen"], "ground_truth": ["(", "prefix", ")", ";"], "File": "winnt3", "Func": "i386_pe_unique_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14766, "Length": 73, "Cover_Rate": 0.6134453781512605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsF8Reg", "(", "unsigned", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "return", "IsRegInClass", "(", "Reg", ",", "&", "<STR_LIT>", ","], "ground_truth": ["MRI", ")", ";"], "File": "PPCInstrInfo1", "Func": "IsF8Reg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14767, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14768, "Length": 242, "Cover_Rate": 0.5283842794759825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmp_epu64_mask", "(", "__mmask8", "__U", ",", "__m256i", "__X", ",", "__m256i", "__Y"], "ground_truth": [",", "const", "int", "__P", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmp_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14769, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ",", "const", "char", "*", "Modifier", ")", "{"], "File": "MBlazeAsmPrinter", "Func": "printMemOperand", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14770, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "parseRegisterNumber", "(", "StringRef", "Constraint", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "unsigned", "*", "Map", ",", "unsigned", "Size", ")", "{", "assert", "(", "*", "(", "Constraint", ".", "end", "(", ")", "-", "<NUM_LIT>", ")"], "ground_truth": ["==", "'}'", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "parseRegisterNumber", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14771, "Length": 48, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ARC_NORMAL_P", "(", "fn_type", ")", "||", "ARC_NAKED_P", "(", "fn_type", ")", ")", "regno", "=", "RETURN_ADDR_REGNUM", ";", "gcc_assert", "(", "regno", "!=", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "arc8", "Func": "arc_return_address_register", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14772, "Length": 30, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ThisABI"], "ground_truth": ["!=", "<STR_LIT>", ";"], "File": "SICABIInfo", "Func": "IsKnown", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14773, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Prefetch", ",", "Ctx", ")", ";", "Op", "->", "Prefetch", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARM64AsmParser", "Func": "CreatePrefetch", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14774, "Length": 35, "Cover_Rate": 0.6730769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_viwdupq_u16", "(", "uint32_t", "*", "__a", ",", "uint32_t", "__b", ",", "const"], "ground_truth": ["int", "__imm", ")", "{"], "File": "arm", "Func": "mve___arm_viwdupq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14775, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsub_f16", "(", "float16x4_t", "__a", ",", "float16x4_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon6_vsub_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14776, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "[", "<NUM_LIT>", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argcount", ";", "i", "++", ")", "{", "arg", "[", "i", "]", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ";", "op", "[", "i", "]", "=", "expand_normal", "(", "arg", "[", "i", "]", ")", ";", "mode", "[", "i", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "mode", ";", "if", "(", "code", "[", "i", "]", "==", "CONST_INT", "&&", "GET_CODE", "(", "op", "[", "i", "]", ")", "!=", "CONST_INT", ")", "error", "(", "<STR_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "code", "[", "i", "]", "==", "REG", "&&", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "predicate", ")", "(", "op", "[", "i", "]", ",", "mode", "[", "i", "]", ")", ")", "op", "[", "i", "]", "=", "copy_to_mode_reg", "(", "mode", "[", "i", "]", ",", "op", "[", "i", "]", ")", ";", "}", "if", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "constraint", "[", "<NUM_LIT>", "]", "==", "'='", ")", "{", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "mode", "[", "<NUM_LIT>", "]", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "mode", "[", "<NUM_LIT>", "]", ")", ")", "target", "=", "gen_reg_rtx", "(", "mode", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "target", "=", "<NUM_LIT>", ";", "switch", "(", "argcount", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat"], "ground_truth": [")", ";"], "File": "iq20003", "Func": "expand_one_builtin", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14777, "Length": 482, "Cover_Rate": 0.9043151969981238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockSet", "&", "getBlocks", "(", ")", "{", "return", "Blocks"], "ground_truth": [";"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "getBlocks", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14778, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_veorq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a"], "ground_truth": [",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_veorq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14779, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "MOTy", ",", "offset", ")", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "break", ";", "}", "return", "MCOperand", "("], "ground_truth": [")", ";"], "File": "FISCMCInstLower", "Func": "LowerOperand", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14780, "Length": 72, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "RM", ",", "this", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "InstrInfo", "(", "<ISA_LIT>InstrInfo", "::", "create", "(", "*", "this", ")", ")", ",", "FrameLowering", "(", "<ISA_LIT>FrameLowering", "::", "create", "(", "*", "this", ",", "Subtarget", ")", ")", ",", "TLInfo", "(", "<ISA_LIT>TargetLowering", "::", "create", "(", "*", "this", ")", ")", ",", "TSInfo", "("], "ground_truth": ["*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", ",", "JITInfo", "(", ")", "{"], "File": "MipsTargetMachine23", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14781, "Length": 136, "Cover_Rate": 0.951048951048951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>Relocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]"], "ground_truth": [".", "name", ";"], "File": "ARMRelocator", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14782, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reloc", "==", "<STR_LIT>", ")", "RelocCST", "=", "PICBaseOffset", ";", "else", "if", "(", "Reloc", "==", "<STR_LIT>", ")", "RelocCST", "=", "PCAdj", ";", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "JTI", ",", "RelocCST", ")", ")", ";", "if", "(", "Reloc", "==", "<STR_LIT>", ")", "MCE", ".", "emitDWordLE", "(", "<NUM_LIT>", ")", ";", "else", "MCE", ".", "emitWordLE", "(", "<NUM_LIT>", ")"], "ground_truth": [";"], "File": "X86CodeEmitter22", "Func": "emitJumpTableAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14783, "Length": 64, "Cover_Rate": 0.7032967032967034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "true"], "ground_truth": [";"], "File": "ARMMCCodeEmitter10", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14784, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sllv_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psllv32hi_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "__W"], "ground_truth": [",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_sllv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14785, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitPad", "(", "int64_t", "Offset"], "ground_truth": [")", "{"], "File": "ARMTargetStreamer10", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14786, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOProc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOSetFrame", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOPushReg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOStackAlloc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOEndPrologue", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOEndProc", "(", "DirectiveID", ".", "getLoc", "("], "ground_truth": [")", ")", ";"], "File": "X86AsmParser107", "Func": "ParseDirective", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14787, "Length": 187, "Cover_Rate": 0.5137362637362637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Elt", "=", "DAG", ".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "CanonicalVT", ".", "getVectorNumElements", "(", ")", ",", "Elt", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["dl", ",", "ReqVT", ",", "Res", ")", ";"], "File": "PPCISelLowering58", "Func": "BuildSplatI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14788, "Length": 73, "Cover_Rate": 0.40782122905027934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_permute_pd", "(", "__m512d", "__X"], "ground_truth": [",", "const", "int", "__C", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_permute_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14789, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error", "(", "<STR_LIT>", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_IS", ")", "{", "const", "char", "*", "cpu", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "cpuid", "=", "NULL_RTX", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_is_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "cpu", ",", "cpu_is_info", "[", "i", "]", ".", "cpu", ")", "==", "<NUM_LIT>", ")", "{", "cpuid", "=", "GEN_INT", "(", "cpu_is_info", "[", "i", "]", ".", "cpuid", "+", "_DL_FIRST_PLATFORM", ")", ";", "break", ";", "}", "if", "(", "cpuid", "==", "NULL_RTX", ")", "{", "error", "(", "<STR_LIT>", ",", "cpu", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "platform", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "TCB_PLATFORM_OFFSET", ")", ")", ")", ";", "emit_move_insn", "(", "platform", ",", "tcbmem", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "target", ",", "platform", ",", "cpuid", ")", ")", ";", "}", "else", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_SUPPORTS", ")", "{", "const", "char", "*", "hwcap", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "mask", "=", "NULL_RTX", ";", "int", "hwcap_offset", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_supports_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "hwcap", ",", "cpu_supports_info", "[", "i", "]", ".", "hwcap", ")", "==", "<NUM_LIT>", ")", "{", "mask", "=", "GEN_INT", "(", "cpu_supports_info", "[", "i", "]", ".", "mask", ")", ";", "hwcap_offset", "=", "TCB_HWCAP_OFFSET", "(", "cpu_supports_info", "[", "i", "]", ".", "id"], "ground_truth": [")", ";"], "File": "rs6000-call", "Func": "cpu_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14790, "Length": 257, "Cover_Rate": 0.4589285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveCFIBKeyFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14791, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "save_global_or_fp_reg_p", "(", "unsigned", "int", "regno"], "ground_truth": [",", "int", "leaf_function", "ATTRIBUTE_UNUSED", ")", "{"], "File": "sparc4", "Func": "save_global_or_fp_reg_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14792, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", "||", "ExtendedInMem", ")", "ValVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "else", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "Bytes", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ",", "true", ")", ";", "return", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "}", "EVT", "ArgVT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ";", "bool", "ScalarizedAndExtendedVector", "=", "ArgVT", ".", "isVector", "(", ")", "&&", "!", "VA", ".", "getLocVT", "(", ")", ".", "isVector", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "ArgVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Flags", ".", "isCopyElisionCandidate", "(", ")", "&&", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Indirect", "&&", "!", "ExtendedInMem", "&&", "!", "ScalarizedAndExtendedVector", ")", "{", "SDValue", "PartAddr", ";", "if", "(", "Ins", "[", "i", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "PartAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "PartAddr", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "int64_t", "PartBegin", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int64_t", "PartEnd", "=", "PartBegin", "+", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "for", "(", ";", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ";", "++", "FI", ")", "{", "int64_t", "ObjBegin", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "int64_t", "ObjEnd", "=", "ObjBegin", "+", "MFI", ".", "getObjectSize", "(", "FI", ")", ";", "if", "(", "ObjBegin", "<=", "PartBegin", "&&", "PartEnd", "<=", "ObjEnd", ")", "break", ";", "}", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "Ins", "[", "i", "]", ".", "PartOffset", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ",", "Ins", "[", "i", "]", ".", "PartOffset", ")", ")", ";", "}", "}", "}", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "MFI", ".", "setObjectZExt", "(", "FI", ",", "true", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "{", "MFI", ".", "setObjectSExt", "(", "FI", ",", "true", ")", ";", "}", "MaybeAlign", "Alignment"], "ground_truth": [";"], "File": "X86ISelLowering100", "Func": "LowerMemArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14793, "Length": 477, "Cover_Rate": 0.6334661354581673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")"], "ground_truth": [">", "<NUM_LIT>", ";"], "File": "HexagonISelLowering10", "Func": "shouldExpandAtomicLoadInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14794, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "SpillSlotOffset", "-=", "SlotSize", ";", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "MFI", ".", "setCVBytesOfCalleeSavedRegisters", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MVT", "VT", "=", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "VT", "=", "STI", ".", "hasBWI", "("], "ground_truth": [")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FrameLowering117", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14795, "Length": 180, "Cover_Rate": 0.32085561497326204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "rs6000_overloaded_builtin_p", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "return", "(", "rs6000_builtin_info", "[", "(", "int", ")", "fncode", "]"], "ground_truth": [".", "attr", "&", "RS6000_BTC_OVERLOADED", ")", "!=", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "rs6000_overloaded_builtin_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14796, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "<STR_LIT>", "||", "VT", ".", "SimpleTy", "==", "<STR_LIT>", "||", "VT", ".", "SimpleTy", "==", "<STR_LIT>", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'v'", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'s'", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'a'", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "bool", "Failed", "=", "Constraint", ".", "substr", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getAsInteger", "(", "<NUM_LIT>", ",", "Idx", ")", ";"], "File": "SIISelLowering120", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14797, "Length": 147, "Cover_Rate": 0.3356164383561644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";", "unsigned", "CmpLHSReg", "=", "getRegForValue", "(", "CmpLHS", ")", ";", "bool", "CmpLHSIsKill", "=", "hasTrivialKill", "(", "CmpLHS", ")", ";", "unsigned", "CmpRHSReg", "=", "getRegForValue", "(", "CmpRHS", ")", ";", "bool", "CmpRHSIsKill", "=", "hasTrivialKill", "(", "CmpRHS", ")", ";", "if", "(", "!", "LHSReg", "||", "!", "RHSReg", "||", "!", "CmpLHS", "||", "!", "CmpRHS", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "unsigned", "ResultReg", ";", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "VR128X", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "VK1", "=", "&", "<STR_LIT>", ";", "unsigned", "CmpOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "CmpOpcode", ",", "VK1", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";", "unsigned", "ImplicitDefReg", "=", "createResultReg", "(", "VR128X", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "ImplicitDefReg", ")", ";", "unsigned", "MovOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MovReg", "=", "fastEmitInst_rrrr", "(", "MovOpcode", ",", "VR128X", ",", "RHSReg", ",", "RHSIsKill", ",", "CmpReg", ",", "true", ",", "ImplicitDefReg", ",", "true", ",", "LHSReg", ",", "LHSIsKill", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MovReg", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "VR128", "=", "&", "<STR_LIT>", ";", "unsigned", "CmpOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "BlendOpcode", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "CmpOpcode", ",", "RC", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";", "unsigned", "VBlendReg", "=", "fastEmitInst_rrr", "(", "BlendOpcode", ",", "VR128", ",", "RHSReg", ",", "RHSIsKill", ",", "LHSReg", ",", "LHSIsKill", ",", "CmpReg", ",", "true", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "VBlendReg", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "VR128", "=", "&", "<STR_LIT>", ";", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ","], "ground_truth": ["CC", ")", ";"], "File": "X86FastISel108", "Func": "X86FastEmitSSESelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14798, "Length": 483, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "valist", ")", ")", "==", "ERROR_MARK", ")", "return", ";", "if", "(", "NUM_ARGS", "<", "<NUM_LIT>", ")", "offset", "=", "TARGET_ABI_OPEN_VMS", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "else", "offset", "=", "-", "<NUM_LIT>", "*", "UNITS_PER_WORD", "+", "crtl", "->", "args", ".", "pretend_args_size", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "{", "t", "=", "make_tree", "(", "ptr_type_node", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "offset", "+", "NUM_ARGS", "*", "UNITS_PER_WORD", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "else", "{", "base_field", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "valist", ")", ")", ";", "offset_field", "=", "DECL_CHAIN", "(", "base_field", ")", ";", "base_field", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "base_field", ")", ",", "valist", ",", "base_field", ",", "NULL_TREE", ")", ";", "offset_field", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "offset_field", ")", ",", "valist", ",", "offset_field", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "ptr_type_node", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "offset", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "base_field", ")", ",", "base_field", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "build_int_cst", "(", "NULL_TREE"], "ground_truth": [",", "NUM_ARGS", "*", "UNITS_PER_WORD", ")", ";"], "File": "alpha", "Func": "alpha_va_start", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14799, "Length": 224, "Cover_Rate": 0.7943262411347518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "X86FastISel (2)6", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14800, "Length": 174, "Cover_Rate": 0.359504132231405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "FISCTargetMachine", "Func": "FISCTargetMachine", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14801, "Length": 95, "Cover_Rate": 0.9895833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateCoprocOption", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_CoprocOption", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14802, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass"], "ground_truth": ["(", "&", "IfConverterID", ")", ";"], "File": "TeakTargetMachine", "Func": "addPreSched2", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14803, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Sym", ".", "isDefined", "(", ")", "?", "Layout", ".", "getSymbolOffset", "(", "Sym", ")", ":"], "ground_truth": ["<NUM_LIT>", ";"], "File": "MOSAsmBackend", "Func": "getSymbolOffset", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14804, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsdavxq_p", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vmlsdavxq_p_s32", "(", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlsdavxq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14805, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeQQQRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Register", ")", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeQQQRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14806, "Length": 54, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>ScalarSSEf64", "&&", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "const", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "X86FastISel112", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14807, "Length": 65, "Cover_Rate": 0.5241935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "Emit<ISA_LIT>OptionRecords", "("], "ground_truth": [")", "{"], "File": "MipsELFStreamer1", "Func": "EmitMipsOptionRecords", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14808, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "("], "ground_truth": [")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "ARMELFStreamer63", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14809, "Length": 165, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "pru_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "crtl"], "ground_truth": ["->", "profile", ")", "return", "<NUM_LIT>", ";"], "File": "pru", "Func": "pru_can_use_return_insn", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14810, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dump_stack_clash_frame_info", "(", "PROBE_INLINE", ",", "residual", "!=", "<NUM_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "int_registers_saved", ")", ";", "struct", "scratch_reg", "sr", ";", "get_scratch_register_on_entry", "(", "&", "sr", ")", ";", "if", "(", "sr", ".", "saved", ")", "size", "-=", "UNITS_PER_WORD", ";", "HOST_WIDE_INT", "rounded_size", "=", "size", "&", "-", "probe_interval", ";", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "rounded_size", ")", ";", "rtx", "insn", ";", "if", "(", "address_no_seg_operand", "(", "addr", ",", "Pmode", ")", ")", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "sr", ".", "reg", ",", "addr", ")", ")", ";", "else", "{", "emit_move_insn", "(", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "rounded_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "sr", ".", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sr", ".", "reg", ",", "stack_pointer_rtx", ")", ")", ")", ";", "}", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "sr", ".", "reg", ",", "m", "->", "fs", ".", "cfa_offset", "+", "rounded_size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "rtx", "size_rtx", "=", "GEN_INT", "(", "rounded_size", ")", ";", "insn", "=", "emit_insn", "(", "gen_adjust_stack_and_probe", "(", "Pmode", ",", "sr", ".", "reg", ",", "sr", ".", "reg", ",", "size_rtx", ")", ")", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "m", "->", "fs", ".", "cfa_offset", "+=", "rounded_size", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "m", "->", "fs", ".", "cfa_offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "m", "->", "fs", ".", "sp_offset", "+=", "rounded_size", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "pro_epilogue_adjust_stack", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "rounded_size", "-", "size", ")", ",", "-", "<NUM_LIT>", ",", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", ";", "dump_stack_clash_frame_info", "(", "PROBE_LOOP", ",", "size", "!=", "rounded_size"], "ground_truth": [")", ";"], "File": "i386", "Func": "ix86_adjust_stack_and_probe_stack_clash", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14811, "Length": 296, "Cover_Rate": 0.41283124128312415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqmovunbq_s32", "(", "__a", ",", "__b", ")"], "ground_truth": [";"], "File": "arm", "Func": "mve___arm_vqmovunbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14812, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "RetOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "CSSize", "=", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "CSSize", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CSSize", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "}", "else", "{", "if", "(", "NumBytes", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead"], "ground_truth": ["(", ")", ";"], "File": "Dcpu16FrameLowering", "Func": "emitEpilogue", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14813, "Length": 354, "Cover_Rate": 0.9194805194805195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "count", "=", "<NUM_LIT>", ",", "offset", "=", "<NUM_LIT>", ";", "unsigned", "int", "biggest_move", "=", "TARGET_STDW", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "align_exp", ")", ")", "align", "=", "INTVAL", "(", "align_exp", ")", ";", "src_mem_align", "=", "MEM_ALIGN", "(", "src", ")", "/", "BITS_PER_UNIT", ";", "dst_mem_align", "=", "MEM_ALIGN", "(", "dst", ")", "/", "BITS_PER_UNIT", ";", "min_mem_align", "=", "MIN", "(", "src_mem_align", ",", "dst_mem_align", ")", ";", "if", "(", "min_mem_align", ">", "align", ")", "align", "=", "min_mem_align", "/", "BITS_PER_UNIT", ";", "if", "(", "src_mem_align", "<", "align", ")", "src_mem_align", "=", "align", ";", "if", "(", "dst_mem_align", "<", "align", ")", "dst_mem_align", "=", "align", ";", "if", "(", "CONST_INT_P", "(", "count_exp", ")", ")", "count", "=", "INTVAL", "(", "count_exp", ")", ";", "else", "return", "false", ";", "if", "(", "count", ">", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "count", ">=", "<NUM_LIT>", "&&", "(", "count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "align", ">=", "<NUM_LIT>", ")", "{", "tree", "dst_expr", "=", "MEM_EXPR", "(", "dst", ")", ";", "tree", "src_expr", "=", "MEM_EXPR", "(", "src", ")", ";", "rtx", "fn", "=", "TARGET_INSNS_64PLUS", "?", "strasgi64p_libfunc", ":", "strasgi_libfunc", ";", "rtx", "srcreg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "dstreg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "src_expr", ")", "mark_addressable", "(", "src_expr", ")", ";", "if", "(", "dst_expr", ")", "mark_addressable", "(", "dst_expr", ")", ";", "emit_library_call", "(", "fn", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dstreg", ",", "Pmode", ",", "srcreg", ",", "Pmode", ",", "count_exp", ",", "SImode", ")", ";", "return", "true", ";", "}", "if", "(", "biggest_move", ">", "align", "&&", "!", "TARGET_INSNS_64", ")", "biggest_move", "=", "align", ";", "if", "(", "count", "/", "biggest_move", ">", "<NUM_LIT>", ")", "return", "false", ";", "while", "(", "count", ">", "<NUM_LIT>", ")", "{", "rtx", "reg", ",", "reg_lowpart", ";", "machine_mode", "srcmode", ",", "dstmode", ";", "unsigned", "HOST_WIDE_INT", "src_size", ",", "dst_size", ",", "src_left", ";", "int", "shift", ";", "rtx", "srcmem", ",", "dstmem", ";", "while", "(", "biggest_move", ">", "count", ")", "biggest_move", "/=", "<NUM_LIT>", ";", "src_size", "=", "dst_size", "=", "biggest_move", ";", "if", "(", "src_size", ">", "src_mem_align", "&&", "src_size", "==", "<NUM_LIT>", ")", "src_size"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "c6x", "Func": "c6x_expand_cpymem", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14814, "Length": 332, "Cover_Rate": 0.45604395604395603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ExpandCondsets", "::", "removeImplicitUses", "(", "MachineBasicBlock", "&", "B", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "B", ")", "if", "(", "HII", "->", "isPredicated", "(", "MI", ")"], "ground_truth": [")", "removeImplicitUses", "(", "&", "MI", ")", ";"], "File": "HexagonExpandCondsets1", "Func": "removeImplicitUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14815, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovwb256mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v16hi", ")"], "ground_truth": ["__A", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cvtepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14816, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di"], "ground_truth": [")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cmpge_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14817, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return"], "ground_truth": ["new", "<ISA_LIT>TargetWinCOFFStreamer", "(", "S", ")", ";"], "File": "AArch64ELFStreamer10", "Func": "createAArch64ObjectTargetStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14818, "Length": 55, "Cover_Rate": 0.9322033898305084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "O", ")", "print", "(", "*", "O"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14819, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "FPType", ";", "bool", "IsLegal", "=", "false", ";", "SmallString", "<", "<NUM_LIT>", ">", "ImmStrVal", ";", "Imm", ".", "toString", "(", "ImmStrVal", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "FPType", "=", "<STR_LIT>", ";", "IsLegal", "=", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "FPType", "=", "<STR_LIT>", ";", "IsLegal", "=", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasFullFP16", "("], "ground_truth": [")", ")", "{"], "File": "AArch64ISelLowering", "Func": "isFPImmLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14820, "Length": 80, "Cover_Rate": 0.3305785123966942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stub", "*", "<ISA_LIT>ToTHMStub", "::", "doClone", "(", ")", "{", "return", "new", "<ISA_LIT>ToTHMStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "("], "ground_truth": [")", ",", "fixup_end", "(", ")", ")", ";"], "File": "ARMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14821, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValTy", "=", "Addr", ".", "getValueType", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ","], "ground_truth": ["ValTy", ")", ";"], "File": "MipsSEISelDAGToDAG (2)1", "Func": "selectAddrFrameIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14822, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "REG_P0", ";", "i", "<=", "REG_P5", ";", "i", "++", ")", "if", "(", "(", "regs_ever_live", "[", "i", "]", "&&", "(", "is_inthandler", "||", "!", "call_used_regs", "[", "i", "]", ")", ")", "||", "(", "i", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "current_function_uses_pic_offset_table", "||", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "current_function_is_leaf", ")", ")", ")", ")", "return", "REG_P5", "-", "i", "+", "<NUM_LIT>", ";", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "bfin2", "Func": "n_pregs_to_save", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14823, "Length": 59, "Cover_Rate": 0.8309859154929577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCtrRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "uint16_t", "CtrlRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "RegNo", ">=", "sizeof", "(", "CtrlRegDecoderTable", ")", "/", "sizeof", "(", "CtrlRegDecoderTable", "[", "<NUM_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "CtrlRegDecoderTable", "[", "RegNo", "]", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "CtrlRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")"], "ground_truth": [")", ";"], "File": "HexagonDisassembler26", "Func": "DecodeCtrRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14824, "Length": 116, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CRMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "continue", ";", "}", "if", "(", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MustSaveTOC", ")", "continue", ";", "if", "(", "IsCRField", ")", "{", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "CRMIB", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "CRMIB", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ",", "CSI", "[", "i"], "ground_truth": ["]", ".", "getFrameIdx", "(", ")", ")", ")", ";"], "File": "PPCFrameLowering92", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14825, "Length": 158, "Cover_Rate": 0.3044315992292871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isConstantLoad", "(", "const", "LoadSDNode", "*", "N", ",", "int", "CbId", ")", "const", "{", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "CbId", "==", "-", "<NUM_LIT>", ")", "return", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "return", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0"], "ground_truth": ["+", "CbId", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14826, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "SrcMBB", "->", "successors", "(", ")", ")", "DstMBB", "->", "addSuccessor"], "ground_truth": ["(", "Succ", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "cloneSuccessorList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14827, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "Subtarget", "->", "has<ISA_LIT>32r2Or64", "(", ")", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "MipsISelLowering39", "Func": "allowsUnalignedMemoryAccesses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14828, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BMI", "->", "getOperand", "(", "BMI", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "*", "MI", ")", ";", "int", "Delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DestBB", ")", ";", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", "->", "removeSuccessor", "(", "DestBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference"], "ground_truth": ["(", "*", "NextBB", ")", "<<", "<STR_LIT>", ")", ";"], "File": "CSKYConstantIslandPass", "Func": "fixupConditionalBr", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14829, "Length": 171, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "int", "Align", "=", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "Align", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags"], "ground_truth": ["(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRSaveOnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14830, "Length": 81, "Cover_Rate": 0.49693251533742333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "true", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Kind", ",", "RegKind", "::", "NeonVector", ")", ";", "if", "(", "!", "KindRes", ")", "return", "true", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "Reg", ",", "RegKind", "::", "NeonVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "("], "ground_truth": ["Kind", ",", "S", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser58", "Func": "tryParseNeonVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14831, "Length": 93, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "F", ">>", "SoloPos"], "ground_truth": [")", "&", "SoloMask", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "isTile64SoloInstruction", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14832, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmovltq_m_sv8hi", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmovltq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14833, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalMaskedGather", "(", "Type"], "ground_truth": ["*", "DataType", ")", "{"], "File": "AArch64TargetTransformInfo31", "Func": "isLegalMaskedGather", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14834, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>Relocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", "."], "ground_truth": ["name", ";"], "File": "ARMRelocator", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14835, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "hi_op1", "=", "gen_highpart", "(", "SImode", ",", "op1", ")", ";", "*", "lo_op2", "=", "simplify_gen_subreg", "(", "SImode", ",", "op2", ",", "DImode", ",", "subreg_lowpart_offset", "(", "SImode", ","], "ground_truth": ["DImode", ")", ")", ";"], "File": "arm", "Func": "arm_decompose_di_binop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14836, "Length": 29, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MemOpChains", ".", "push_back", "(", "MemOp", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ","], "ground_truth": ["Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "MSP430ISelLowering27", "Func": "LowerCCCCallTo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14837, "Length": 367, "Cover_Rate": 0.40732519422863483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InsertVSETVLI", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasVInstructions", "(", ")", ")", "return", "false", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "BlockInfo", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "bool", "HaveVectorOp", "=", "false", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "HaveVectorOp", "|=", "computeVLVTYPEChanges", "(", "MBB", ")", ";", "if", "(", "HaveVectorOp", ")", "{", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "WorkList", ".", "push", "(", "&", "MBB"], "ground_truth": [")", ";"], "File": "RISCVInsertVSETVLI1", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14838, "Length": 119, "Cover_Rate": 0.6230366492146597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "IncrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "MaskReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW32", "(", "Ordering", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "switch", "(", "BinOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Xchg", ":", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")"], "ground_truth": [".", "addReg", "(", "IncrReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "doMaskedAtomicBinOpExpansion", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14839, "Length": 143, "Cover_Rate": 0.33726415094339623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ForceTopDown", ")", "{", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "TopCand", ";", "CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "TopResult", ";", "SU", "=", "TopCand", ".", "SU", ";", "}", "IsTopNode", "=", "true", ";", "}", "else", "if", "(", "ForceBottomUp", ")", "{", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "BotResult", ";", "SU", "=", "BotCand", ".", "SU", ";", "}", "IsTopNode", "=", "false", ";", "}", "else", "{", "SU", "=", "pickNodeBidrectional", "(", "IsTopNode", ")", ";", "}", "if", "(", "SU", "->", "isTopReady", "(", ")", ")", "Top", ".", "removeReady", "(", "SU", ")", ";", "if", "(", "SU", "->", "isBottomReady", "(", ")", ")", "Bot", ".", "removeReady", "(", "SU", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "IsTopNode", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "IsTopNode", "?", "Top", ".", "CurrCycle", ":", "Bot", ".", "CurrCycle", ")", "<<"], "ground_truth": ["<STR_LIT>", "<<", "reportPackets", "(", ")", "<<", "<STR_LIT>", ";"], "File": "HexagonMachineScheduler8", "Func": "pickNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14840, "Length": 207, "Cover_Rate": 0.7137931034482758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "flags_from_code", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "LT", ":", "case", "GE", ":", "return", "CC_FLAG_S", ";", "case", "GT", ":", "case", "LE"], "ground_truth": [":"], "File": "rx", "Func": "flags_from_code", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14841, "Length": 30, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "break", ";", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O"], "ground_truth": [")", ";"], "File": "PPCAsmPrinter (2)", "Func": "PrintAsmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14842, "Length": 85, "Cover_Rate": 0.5120481927710844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "insn_defines_reg", "(", "regno1", ",", "INVALID_REGNUM", ",", "prev", ")", ")", "return", "true", ";", "else", "if", "(", "insn_defines_reg", "(", "regno2", ",", "INVALID_REGNUM", ",", "prev", ")", ")", "return", "false", ";", "prev", "=", "PREV_INSN", "(", "prev", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "i386-expand", "Func": "find_nearest_reg_def", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14843, "Length": 43, "Cover_Rate": 0.36752136752136755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "Scatters", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getParent", "(", ")", ","], "ground_truth": ["LI", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14844, "Length": 132, "Cover_Rate": 0.3393316195372751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "SGPRSpillVGPRCSR", ">", "getSGPRSpillVGPRs", "(", ")", "const", "{", "return", "SpillVGPRs"], "ground_truth": [";"], "File": "SIMachineFunctionInfo17", "Func": "getSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14845, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "unsigned", "IdxC", "=", "<NUM_LIT>", ";", "if", "(", "!", "NA", "[", "nax", "]", "->", "PTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "Ctx", ")", ";", "IdxList", "[", "IdxC", "++", "]", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ";", "}", "while", "(", "++", "nax", "<=", "Num", ")", "{", "GepNode", "*", "N", "=", "NA", "[", "nax", "-", "<NUM_LIT>", "]", ";", "IdxList", "[", "IdxC", "++", "]", "=", "N", "->", "Idx", ";", "if", "(", "nax", "<", "Num", ")", "{", "Type", "*", "NextTy", "=", "next_type", "(", "N", "->", "PTy", ",", "N", "->", "Idx", ")", ";", "if", "(", "NextTy", "!=", "NA", "[", "nax", "]", "->", "PTy", ")", "break", ";", "}", "}", "ArrayRef", "<", "Value", "*", ">", "A", "(", "IdxList", ",", "IdxC", ")", ";", "Type", "*", "InpTy", "=", "Input", "->", "getType", "(", ")", ";", "Type", "*", "ElTy", "=", "cast", "<", "PointerType", ">", "(", "InpTy", "->", "getScalarType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "NewInst", "=", "GetElementPtrInst", "::", "Create", "(", "ElTy", ",", "Input", ",", "A", ",", "<STR_LIT>", ",", "&", "*", "At", ")", ";", "NewInst", "->", "setIsInBounds", "(", "RN", "->", "Flags", "&", "GepNode", "::", "InBounds", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewInst", "<<", "'\\n'", ")", ";", "Input", "=", "NewInst"], "ground_truth": [";"], "File": "HexagonCommonGEP18", "Func": "fabricateGEP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14846, "Length": 208, "Cover_Rate": 0.6303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isBarrier", "(", ")"], "ground_truth": [")", "return", "true", ";"], "File": "XNCMInstrInfo", "Func": "isUnpredicatedTerminator", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14847, "Length": 42, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDef", "(", "true", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertLoopEndDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14848, "Length": 94, "Cover_Rate": 0.3949579831932773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT"], "ground_truth": [".", "getSizeInBits", "(", ")", ")", ",", "dl", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14849, "Length": 151, "Cover_Rate": 0.5807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "return", "Chain", ";", "}", "unsigned", "RetOpc", "=", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "||", "CallConv", "=="], "ground_truth": ["CallingConv", "::", "<ISA_LIT>_SIGNAL", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AVRISelLowering", "Func": "LowerReturn", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14850, "Length": 157, "Cover_Rate": 0.46449704142011833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONSTANT_P", "(", "op", ")", "&&", "letter", "!=", "'u'", "&&", "letter", "!=", "'s'", "&&", "letter", "!=", "'r'", "&&", "letter", "!=", "'S'", "&&", "letter", "!=", "'B'", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "rl78_print_operand_1", "(", "file", ",", "op", ",", "letter"], "ground_truth": [")", ";"], "File": "rl78", "Func": "rl78_print_operand", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14851, "Length": 43, "Cover_Rate": 0.7288135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "<STR_LIT>", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLd", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "return", "VLd", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLd", ",", "<NUM_LIT>", ")", ";", "assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Sub0", "=", "(", "is64BitVector", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG30", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14852, "Length": 322, "Cover_Rate": 0.33859095688748686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FINI_SECTION_FUNCTION", "void", "\\", "const_section", "(", ")", "\\", "{", "\\", "if", "(", "!", "USE_CONST_SECTION", ")", "\\", "text_section", "(", ")", ";", "\\", "else", "if", "(", "in_section", "!=", "in_const", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ","], "ground_truth": ["CONST_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_const", ";", "\\", "}", "\\", "}"], "File": "sco5", "Func": "void", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14853, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_addsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_add_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14854, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "("], "ground_truth": [")", ";"], "File": "SystemZTargetMachine", "Func": "getDataLayout", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14855, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "type", "==", "TYPE_IMM", ")", "{", "switch", "(", "operand", ".", "encoding", ")", "{", "default", ":", "break", ";", "case", "ENCODING_IB", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ENCODING_IW", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ENCODING_ID", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ENCODING_IO", ":", "break", ";", "}", "}", "switch", "(", "type", ")", "{", "case", "TYPE_XMM", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_YMM", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_ZMM", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "default", ":", "break", ";", "}", "if", "(", "!", "tryAddingSymbolicOperand", "(", "immediate", "+", "pcrel", ",", "isBranch", ",", "insn", ".", "startLocation", ",", "insn", ".", "immediateOffset", ",", "insn", ".", "immediateSize", ",", "mcInst", ",", "Dis", ")", ")", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "immediate", ")", ")", ";", "if", "(", "type", "==", "TYPE_MOFFS", ")", "{", "MCOperand", "segmentReg", ";", "segmentReg", "=", "MCOperand", "::", "createReg", "(", "segmentRegnums", "[", "insn", ".", "segmentOverride", "]", ")", ";", "mcInst", ".", "addOperand"], "ground_truth": ["(", "segmentReg", ")", ";"], "File": "X86Disassembler24", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14856, "Length": 231, "Cover_Rate": 0.5110619469026548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SupportsDebugInformation", "=", "true", ";", "DollarIsPC", "=", "true", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "is64Bit", "?", "<STR_LIT>"], "ground_truth": [":", "nullptr", ";"], "File": "PPCMCAsmInfo20", "Func": "PPCELFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14857, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "CVal", "=", "Val", ".", "getZExtValue", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "DestVT", ",", "Vec", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "performTruncateCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "SDValue", "V", "=", "simplifyI24", "(", "N", ",", "DCI", ")", ")", "return", "V", ";", "return", "SDValue", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performMulLoHi24Combine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFAbsCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "WidthVal", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":"], "ground_truth": ["(", "<NUM_LIT>", "-", "WidthVal", ")", ";"], "File": "AMDGPUISelLowering10", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14858, "Length": 428, "Cover_Rate": 0.34267413931144913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFMCAsmInfo", "::", "<ISA_LIT>ELFMCAsmInfo", "(", "const", "Triple", "&", "T", ")", "{", "bool", "is64Bit", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "bool", "isX32", "=", "T", ".", "isX32", "(", ")", ";", "CodePointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling"], "ground_truth": ["::", "DwarfCFI", ";"], "File": "X86MCAsmInfo25", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14859, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "get_ta", "(", "rtx", "ta", ")", "{", "if", "(", "INTVAL", "(", "ta", ")", "==", "TAIL_ANY", ")", "return", "INVALID_ATTRIBUTE", ";", "return", "INTVAL", "("], "ground_truth": ["ta", ")", ";"], "File": "riscv-v", "Func": "get_ta", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14860, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "uint8_t", "Sign", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "<NUM_LIT>", ";", "FPUnion", ".", "I", "=", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")"], "ground_truth": ["<<", "<NUM_LIT>", ";"], "File": "ARMAddressingModes20", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14861, "Length": 94, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "PARALLEL", "||", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SFUNC", ")", "return", "NULL_RTX", ";", "for", "(", "reg_part", "=", "NULL_RTX", ",", "i", "=", "XVECLEN", "(", "pattern", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "part", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "part", ")", "==", "USE", "&&", "GET_MODE", "(", "XEXP", "(", "part", ",", "<NUM_LIT>", ")", ")", "==", "SImode", ")", "reg_part", "=", "part", ";", "}", "if", "(", "!", "reg_part", ")", "return", "NULL_RTX", ";", "reg", "=", "XEXP", "(", "reg_part", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "XVECLEN", "(", "pattern", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "part", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "i"], "ground_truth": [")", ";"], "File": "sh4", "Func": "sfunc_uses_reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14862, "Length": 130, "Cover_Rate": 0.5803571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")"], "ground_truth": [";"], "File": "NVPTXTargetMachine (2)", "Func": "getTargetIRAnalysis", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14863, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")", ")", ";", "EmitJumpTableInfo", "(", "MF", ".", "getJumpTableInfo", "(", ")", ",", "MF", ")", ";", "emitFunctionStart", "(", "MF", ")", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "O", "<<", "<STR_LIT>", ";", "printMachineInstruction", "(", "II"], "ground_truth": [")", ";"], "File": "XCoreAsmPrinter14", "Func": "runOnMachineFunction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14864, "Length": 147, "Cover_Rate": 0.8647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Field", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "AVRDisassembler (2)", "Func": "decodeCallTarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14865, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "RISCVISelLowering41", "Func": "getTargetNodeName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14866, "Length": 72, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "K", "==", "ConstZero", "||", "K"], "ground_truth": ["==", "VariableKnownToBeZero", ";"], "File": "PPCISelDAGToDAG1", "Func": "isZero", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14867, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "In128", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "In128", ")", ";", "if", "(", "ClearEven", ")", "{", "unsigned", "NewIn128", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Zero64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "NewIn128", ")", ".", "addReg"], "ground_truth": ["(", "In128", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "emitExt128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14868, "Length": 133, "Cover_Rate": 0.4907749077490775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{", "return", "&", "DataLayout"], "ground_truth": [";"], "File": "PTXTargetMachine", "Func": "getTargetData", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14869, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_x", "(", "uint32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcvtq_x_f32_u32", "(", "__a"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14870, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "PPCISelLowering101", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14871, "Length": 372, "Cover_Rate": 0.39658848614072495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")"], "ground_truth": [")", ")", ";"], "File": "AZPRTargetMachine", "Func": "addPreEmitPass", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14872, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ";"], "File": "RISCVDisassembler27", "Func": "DecodePulpV2RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14873, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "(", "CC", "<", "<NUM_LIT>", ")", "?", "(", "CC", "+", "<NUM_LIT>", ")", ":", "CC", ";", "break", ";", "}", "O", "<<", "<ISA_LIT>ARCCondCodeToString", "(", "(", "<STR_LIT>", ")", "CC"], "ground_truth": [")", ";"], "File": "SparcInstPrinter14", "Func": "printCCOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14874, "Length": 77, "Cover_Rate": 0.48125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_use_blocks_for_constant_p", "(", "machine_mode", "mode", ",", "const_rtx"], "ground_truth": ["x", ")", "{"], "File": "rs6000", "Func": "rs6000_use_blocks_for_constant_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14875, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "count", "=", "<NUM_LIT>", ";", "sprintf", "(", "unicosmk_section_buf", ",", "<STR_LIT>", ",", "count", "++", ")", ";", "return"], "ground_truth": ["unicosmk_section_buf", ";"], "File": "alpha3", "Func": "unicosmk_data_section", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14876, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_broadcastf64x2_256_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4df", ")", "_mm256_undefined_pd", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_broadcast_f64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14877, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumNOPBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_iterator", "MII", "(", "MI", ")", ";", "++", "MII", ";", "while", "(", "NumNOPBytes", ">", "<NUM_LIT>", ")", "{", "if", "(", "MII", "==", "MBB", ".", "end", "(", ")", "||", "MII", "->", "isCall", "(", ")", "||", "MII", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MII", "->", "getOpcode", "(", ")", "=="], "ground_truth": ["TargetOpcode", "::", "PATCHPOINT", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STACKMAP", ")", "break", ";"], "File": "AArch64AsmPrinter (2)", "Func": "LowerSTACKMAP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14878, "Length": 87, "Cover_Rate": 0.5117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "for", "(", "auto", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "MPI", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "MPI", ".", "V", ".", "is", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ")", "{", "auto", "PSV", "=", "MPI", ".", "V", ".", "get", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ";", "if", "(", "const", "ExternalSymbolPseudoSourceValue", "*", "EPSV", "=", "dyn_cast", "<", "ExternalSymbolPseudoSourceValue", ">", "(", "PSV", ")", ")", "if", "(", "StringRef", "(", "EPSV", "->", "getSymbol", "(", ")", ")", "==", "<STR_LIT>", ")", "StackPointer", "=", "true", ";", "}", "}", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "WebAssemblyRegStackify1", "Func": "Query", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14879, "Length": 167, "Cover_Rate": 0.31390977443609025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "m32c_subreg", "(", "enum", "machine_mode", "outer", ",", "rtx", "x", ",", "enum", "machine_mode", "inner", ",", "int", "byte", ")", "{", "int", "r", ",", "nr", "=", "-", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "SUBREG_BYTE", "(", "x", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "SUBREG_REG", "(", "x", ")", ")", "==", "MEM", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "{", "rtx", "oldx", "=", "x", ";", "x", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "SUBREG_REG", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "x", ",", "SUBREG_REG", "(", "oldx", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "return", "gen_rtx_MEM", "(", "outer", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "return", "gen_rtx_MEM", "(", "outer", ",", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "r", "=", "REGNO", "(", "x", ")", ";", "if", "(", "r", ">=", "FIRST_PSEUDO_REGISTER", "||", "r", "==", "AP_REGNO", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "if", "(", "IS_MEM_REGNO", "(", "r", ")", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "if", "(", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "r", ";", "else", "if", "(", "outer", "==", "HImode", ")", "{", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>"], "ground_truth": [")", "nr", "=", "R2_REGNO", ";"], "File": "m32c2", "Func": "m32c_subreg", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14880, "Length": 335, "Cover_Rate": 0.6979166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "modr_i2_dmod", "(", "Rn", "a", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a"], "ground_truth": [")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "modr_i2_dmod", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14881, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getParser", "(", ")", ",", "Header", ",", "Err", ")", ")", "{", "return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "if", "(", "Header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_WAVEFRONT_<ISA_LIT>ZE32", ")", "{", "if", "(", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "if", "(", "Header", ".", "wavefront_size", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Header", ".", "wavefront_size", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "if", "(", "G_00B848_WGP_MODE", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "if", "(", "G_00B848_MEM_ORDERED", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "if", "(", "G_00B848_FWD_PROGRESS", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "AMDGPUAsmParser11", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14882, "Length": 259, "Cover_Rate": 0.8354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>PreEmitPeepholePass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExpandISELPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>EarlyReturnPass"], "ground_truth": ["(", ")", ")", ";"], "File": "PPCTargetMachine40", "Func": "addPreEmitPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14883, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ","], "ground_truth": ["ArgValue2", ")", ";"], "File": "ARMISelLowering130", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14884, "Length": 147, "Cover_Rate": 0.5157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "d"], "ground_truth": ["[", "<NUM_LIT>", "]", ")", ";"], "File": "si2vmx", "Func": "si_to_double", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14885, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "W", "(", "getTheARM64_32Target", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "V", "(", "getThe<ISA_LIT>_32Target"], "ground_truth": ["(", ")", ")", ";"], "File": "AArch64AsmPrinter42", "Func": "LLVMInitializeAArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14886, "Length": 22, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgeq_f64", "(", "float64x2_t", "__a", ",", "float64x2_t", "__b"], "ground_truth": [")", "{"], "File": "arm", "Func": "neon2_vcgeq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14887, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_elf_asm_named_section", "(", "sname", ",", "flags", ",", "decl", ")", ";", "return", ";", "}", "default_elf_asm_named_section", "(", "new_prefix", ",", "flags", ",", "decl", ")", ";", "return", ";", "}", "if", "(", "!", "avr_need_copy_data_p", ")", "avr_need_copy_data_p", "=", "(", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "avr_need_copy_data_p", "&&", "avr_arch", "->", "flash_pm_offset", "==", "<NUM_LIT>", ")", "avr_need_copy_data_p", "=", "(", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||"], "ground_truth": ["startswith", "(", "name", ",", "<STR_LIT>", ")", ")", ";"], "File": "avr", "Func": "avr_asm_named_section", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14888, "Length": 76, "Cover_Rate": 0.41081081081081083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "*", "emitSplitF64Pseudo", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "*", "BB", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Register", "LoReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getMoveF64FrameIndex", "(", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "BB", ",", "MI", ",", "SrcReg", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "("], "ground_truth": [")", ",", "FI", ",", "SrcRC", ",", "RI", ")", ";"], "File": "RISCVISelLowering11", "Func": "emitSplitF64Pseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14889, "Length": 173, "Cover_Rate": 0.6070175438596491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Offset", "=", "(", "(", "InstDesc", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "InstDesc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")"], "ground_truth": ["Addr", "&=", "~", "<NUM_LIT>", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14890, "Length": 34, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst4v16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ","], "ground_truth": ["__bu", ".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst4q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14891, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "DL", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction"], "ground_truth": ["(", ")", ",", "LocMemOffset", ")", ")", ";"], "File": "M680x0ISelLowering", "Func": "LowerMemOpCallTo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14892, "Length": 51, "Cover_Rate": 0.3805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsha256h2q_u32", "(", "uint32x4_t", "hash_efgh", ",", "uint32x4_t", "hash_abcd", ",", "uint32x4_t"], "ground_truth": ["wk", ")", "{"], "File": "arm", "Func": "neon3_vsha256h2q_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14893, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "{", "PredReg", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "}", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx"], "ground_truth": ["+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14894, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "PPCISelLowering107", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14895, "Length": 162, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "SDValue", "&", "Op", ":", "Ops", ")", "IntOps", ".", "push_back", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl"], "ground_truth": [",", "ResTy", ",", "IntOps", ")", ";"], "File": "HexagonISelLoweringHVX", "Func": "getInt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14896, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminvq_s32", "(", "int32x4_t", "__a", ")", "{", "return", "__builtin_aarch64_reduc_smin_scal_v4si", "(", "__a", ")"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vminvq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14897, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_instantiate_decls", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "sdmode_stack_slot", "!=", "NULL_RTX"], "ground_truth": [")", "instantiate_decl_rtl", "(", "cfun", "->", "machine", "->", "sdmode_stack_slot", ")", ";"], "File": "rs60004", "Func": "rs6000_instantiate_decls", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14898, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rt2", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "return", "Error", "(", "Loc", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rt2", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", "->", "isSubRegisterEq", "(", "Rn", ",", "Rt", ")", ")", "return", "Error", "(", "Loc", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "RI", "->", "isSubRegisterEq", "(", "Rn", ",", "Rt2", ")", ")", "return", "Error", "(", "Loc", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", "->", "isSubRegisterEq", "(", "Rn", ",", "Rt", ")", ")", "return", "Error", "(", "Loc", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "AArch64AsmParser83", "Func": "validateInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14899, "Length": 355, "Cover_Rate": 0.35822401614530774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpltq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__arm_vcmpltq_f32", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpltq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14900, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "decl", "&&", "DECL_SECTION_NAME", "(", "decl", ")", ")", "{", "const", "char", "*", "name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";", "if", "(", "DECL_COMDAT_GROUP", "(", "decl", ")", "&&", "strncmp", "(", "name", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "rname", "=", "ASTRDUP", "(", "name", ")", ";", "rname", "[", "<NUM_LIT>", "]", "=", "'d'", ";", "return", "get_section", "(", "rname", ",", "SECTION_LINKONCE", "|", "SECTION_WRITE", ",", "decl", ")", ";", "}", "else", "if", "(", "flag_function_sections", "&&", "flag_data_sections", "&&", "strncmp", "(", "name", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "rname", "=", "ASTRDUP", "(", "name", ")", ";", "memcpy", "(", "rname", "+", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "get_section", "(", "rname", ",", "SECTION_WRITE", ",", "decl", ")", ";", "}", "}", "return", "data_section"], "ground_truth": [";"], "File": "mips", "Func": "mips_function_rodata_section", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14901, "Length": 122, "Cover_Rate": 0.8299319727891157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", ")", ".", "addUse"], "ground_truth": ["(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelDAGToDAG21", "Func": "emitMCountABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14902, "Length": 73, "Cover_Rate": 0.36683417085427134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "need_atomic_barrier_p", "(", "model", ",", "true", ")", ")", "emit_insn"], "ground_truth": ["(", "gen_memory_barrier", "(", ")", ")", ";"], "File": "arm", "Func": "arm_pre_atomic_barrier", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14903, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "{", "lo", "=", "XVECEXP", "(", "addr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "hi", "=", "gen_rtx_HIGH", "(", "Pmode"], "ground_truth": [",", "lo", ")", ";"], "File": "powerpcspe", "Func": "fusion_split_address", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14904, "Length": 39, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Hash", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Hash", "=", "true", ";", "}", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "int", "Val", "=", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", "&&", "!", "RealVal", ".", "isZero", "(", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateFPImm", "(", "Val", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", ";", "if", "(", "!", "isNegative", "&&", "Tok", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val"], "ground_truth": ["<", "<NUM_LIT>", ")", "{"], "File": "ARM64AsmParser", "Func": "tryParseFPImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14905, "Length": 239, "Cover_Rate": 0.6494565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "=", "Fn", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "HasFarJump", "=", "false", ";", "Fn", ".", "RenumberBlocks", "(", ")", ";", "AFI", "->", "setAlign", "(", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "Fn", ",", "CPEMIs", ")", ";", "if", "(", "isThumb", ")", "AFI", "->", "setAlign", "(", "<NUM_LIT>", ")", ";", "}", "AFI", "->", "initConstPoolEntryUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "Fn", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "RemoveUnusedCPEntries", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "true", ")", "{", "bool", "Change", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "HandleConstantPoolUser", "(", "Fn", ",", "i", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "FixUpImmediateBr", "(", "Fn", ",", "ImmBranches", "[", "i", "]", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "Change", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "verify", "(", "Fn", ")", ";", "if", "(", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", "&&", "isThumb", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14906, "Length": 266, "Cover_Rate": 0.8444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "<NUM_LIT>", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14907, "Length": 442, "Cover_Rate": 0.5224586288416075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler10", "Func": "DecodeMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14908, "Length": 57, "Cover_Rate": 0.37748344370860926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CodePointerSize", "=", "IsILP32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "UseDataRegionDirectives", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["DwarfCFI", ";"], "File": "AArch64MCAsmInfo17", "Func": "AArch64MCAsmInfoDarwin", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14909, "Length": 46, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_x_u8", "(", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vshlq_m_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ","], "ground_truth": ["__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_x_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14910, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_max_epi64", "(", "__mmask8", "__M"], "ground_truth": [",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_maskz_max_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14911, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fcmul_pch", "(", "__m512h", "__A", ",", "__mmask16", "__B", ",", "__m512h", "__C", ",", "__m512h"], "ground_truth": ["__D", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fcmul_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14912, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "FunctionPass", "*", "createBasicSGPRRegisterAllocator", "("], "ground_truth": [")", "{"], "File": "AMDGPUTargetMachine (2)1", "Func": "createBasicSGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14913, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "&", "St", ")", ";", "SDValue", "BasePtr", "=", "St", ".", "getBasePtr", "(", ")", ";", "uint64_t", "BaseOffset", "=", "<NUM_LIT>", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "St", ".", "getPointerInfo", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", ".", "getChain", "(", ")", ",", "DL", ",", "SplatVal", ",", "BasePtr", ",", "PtrInfo", ",", "OrigAlignment", ",", "St", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "if", "(", "BasePtr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "BaseOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "BasePtr", "=", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "Offset", "=", "EltOffset", ";", "while", "(", "--", "NumVecElts", ")", "{", "unsigned", "Alignment", "=", "MinAlign", "(", "OrigAlignment", ",", "Offset", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "BaseOffset", "+", "Offset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "NewST1", "=", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "SplatVal", ",", "OffsetPtr", ",", "PtrInfo"], "ground_truth": [".", "getWithOffset", "(", "Offset", ")", ",", "Alignment", ",", "St", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AArch64ISelLowering", "Func": "splitStoreSplat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14914, "Length": 208, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm512_reduce_and_epi32", "(", "__m512i", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_reduce_and_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14915, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isToken", "(", "Kind", ")", ")", "{", "lex", "(", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "AMDGPUAsmParser1", "Func": "trySkipToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14916, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon_vcltq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14917, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "PromotedReg0", ")", ".", "addReg", "(", "Reg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "PromotedReg1", ")", ".", "addReg", "(", "PromotedReg0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "RShiftOp", ")", ",", "PromotedReg2", ")", ".", "addReg", "(", "PromotedReg1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "PromotedReg2"], "ground_truth": [";"], "File": "BPFISelLowering30", "Func": "EmitSubregExt", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14918, "Length": 76, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "In", ")", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "ExtVT", ")", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "In", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "assert", "(", "(", "InVT", ".", "is256BitVector", "(", ")", "||", "InVT", ".", "is128BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", "{", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "InVT", "=", "<STR_LIT>", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", ")", ";", "}", "SDValue", "Lo", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "ExtVT", ",", "In", ")", ";"], "File": "X86ISelLowering102", "Func": "LowerTruncateVecI1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14919, "Length": 316, "Cover_Rate": 0.5302013422818792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNodeTreeBuilder", "b", "(", "Op", ",", "&", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "A1", "=", "b", ".", "BITCAST", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "FullVT", ")", ";", "SDValue", "A2", "=", "b", ".", "BITCAST", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ",", "FullVT", ")", ";"], "File": "ParabixGeneratedFuncs", "Func": "GENLowerICMP_EQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14920, "Length": 50, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>AsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getABI", "(", ")", ".", "GetEnumValue", "(", ")", ")", "{", "case", "<ISA_LIT>ABIInfo", "::", "ABI", "::", "O32", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>ABIInfo", "::", "ABI", "::", "N32", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>ABIInfo", "::", "ABI", "::", "N64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>ABIInfo", "::", "ABI", "::", "EABI", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "MipsAsmPrinter3", "Func": "getCurrentABIString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14921, "Length": 70, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const"], "ground_truth": ["MachineFunction", "&", "MF", ")", "const", "{"], "File": "SICRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14922, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "ShlRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "ShlRHS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "APInt", "ShiftAmt", "=", "ShlRHS", "->", "getAPIntValue", "(", ")", ";", "unsigned", "BitWidth", "=", "MulType", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ShiftAmt", ".", "sge", "(", "<NUM_LIT>", ")", "&&", "ShiftAmt", ".", "slt", "(", "BitWidth", ")", ")", "{", "APInt", "MulVal", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", "<<", "ShiftAmt", ";", "RHS", "=", "DCI", ".", "DAG", ".", "getConstant", "(", "MulVal", ",", "DL", ",", "MulType", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "}", "bool", "Signed", ";", "if", "(", "!", "AreMulWideOperandsDemotable", "(", "LHS", ",", "RHS", ",", "OptSize", ",", "Signed", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "EVT", "DemotedVT", ";", "if", "(", "MulType", "==", "<STR_LIT>", ")", "{", "DemotedVT", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "NVPTXISelLowering (2)", "Func": "TryMULWIDECombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14923, "Length": 188, "Cover_Rate": 0.5193370165745856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14924, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp"], "ground_truth": [".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst2_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14925, "Length": 44, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "Flags", ".", "setSExtIdx", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "areCandidatesToMergeOrPair", "(", "FirstMI", ",", "MI", ",", "Flags", ",", "TII", ")", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "assert", "(", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "MIBaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "int", "MIOffset", "=", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", ";", "bool", "MIIsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "MI", ")", ";", "if", "(", "IsUnscaled", "!=", "MIIsUnscaled", ")", "{", "int", "MemSize", "=", "getMemScale", "(", "MI", ")", ";", "if", "(", "MIIsUnscaled", ")", "{", "if", "(", "MIOffset", "%", "MemSize", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "MIOffset", "/=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "if", "(", "MayLoad", "&&", "Reg", "==", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ","], "ground_truth": ["TRI", ")", ";"], "File": "AArch64LoadStoreOptimizer38", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14926, "Length": 359, "Cover_Rate": 0.4056497175141243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "IncV", "=", "CurDAG", "->", "getTargetConstant", "(", "Inc", ",", "dl", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "auto", "getExt64", "=", "[", "this", ",", "ExtType", "]", "(", "MachineSDNode", "*", "N", ",", "const", "SDLoc", "&", "dl", ")", "->", "MachineSDNode", "*", "{", "if", "(", "ExtType", "==", "<STR_LIT>", "||", "ExtType", "==", "<STR_LIT>", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Zero", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "return", "N", ";", "}", ";", "SDValue", "From", "[", "<NUM_LIT>", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "To", "[", "<NUM_LIT>", "]", ";", "EVT", "ValueVT", "=", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ValueVT", "==", "<STR_LIT>", "&&", "ExtType", "!=", "<STR_LIT>", ")", "{", "assert", "(", "LoadedVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ";", "ValueVT", "=", "<STR_LIT>", ";", "}", "if", "(", "IsValidInc", ")", "{", "MachineSDNode", "*", "L", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "ValueVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "IncV", ",", "Chain", ")", ";", "L", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "To", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ";", "To", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ";", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "L", "=", "getExt64", "(", "L", ",", "dl", ")", ";", "To", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "L", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "ValueVT", ",", "<STR_LIT>", ",", "Base", ",", "Zero", ",", "Chain", ")", ";", "L", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "To", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "A", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "IncV", ")", ";", "To", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "A", ",", "<NUM_LIT>", ")", ";", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "L", "=", "getExt64", "(", "L", ","], "ground_truth": ["dl", ")", ";"], "File": "HexagonISelDAGToDAG18", "Func": "SelectIndexedLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14927, "Length": 420, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "immediate_class", "c", "=", "classify_immediate", "(", "x", ",", "mode", ")", ";", "return", "c", "==", "IC_CPAT", ";", "}", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "spu", "Func": "cpat_const_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14928, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "Z80oldSubtarget", "Func": "getSelectionDAGInfo", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14929, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBBI", "==", "MBB", "->", "begin", "(", ")", ")", "{", "if", "(", "MBB", "==", "MBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "return", "nullptr", ";", "MBB", "=", "MBB", "->", "getPrevNode", "(", ")", ";", "MBBI", "=", "MBB", "->", "end"], "ground_truth": ["(", ")", ";"], "File": "X86MCInstLower (2)", "Func": "PrevCrossBBInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14930, "Length": 44, "Cover_Rate": 0.6027397260273972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", "/", "M_PI", ",", "DL", ",", "VT", ")", ")", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "FractPart", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op"], "ground_truth": [")", ",", "VT", ",", "FractPart", ")", ";"], "File": "SIISelLowering111", "Func": "LowerTrig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14931, "Length": 89, "Cover_Rate": 0.5973154362416108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "emitArrayBound", "(", "GVSym", ",", "GV", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Global", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Weak", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "EmitAlignment", "(", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ",", "GV", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "MAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_ELF_TypeObject", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "GVSym", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "GVSym", ")", ";", "EmitGlobalConstant", "(", "DL", ","], "ground_truth": ["C", ")", ";"], "File": "XCoreAsmPrinter42", "Func": "EmitGlobalVariable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14932, "Length": 197, "Cover_Rate": 0.5777126099706745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "HexagonInstrInfo23", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14933, "Length": 159, "Cover_Rate": 0.5638297872340425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLegalAVL", "(", "AVL", ")", ")", "return", "AVL", ";", "return", "getNode", "(", "<STR_LIT>", ",", "AVL", ".", "getValueType"], "ground_truth": ["(", ")", ",", "AVL", ")", ";"], "File": "VECustomDAG1", "Func": "annotateLegalAVL", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14934, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "I", "->", "replaceAllUsesWith", "("], "ground_truth": ["Store", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14935, "Length": 83, "Cover_Rate": 0.3915094339622642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder"], "ground_truth": [",", "false", ",", "DecodeCPRegsRegisterClass", ")", ";"], "File": "SparcDisassembler (2)1", "Func": "DecodeStoreCP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14936, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCoprocOptionImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter1", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14937, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")"], "ground_truth": [",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "Dcpu16ISelLowering", "Func": "LowerGlobalAddress", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14938, "Length": 74, "Cover_Rate": 0.8131868131868132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStandaloneRem", "(", "EVT", ")"], "ground_truth": ["const", "override", "{"], "File": "VEISelLowering", "Func": "hasStandaloneRem", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14939, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "sparc_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "{", "if", "(", "FP_REG_CLASS_P", "(", "rclass", ")", "||", "rclass", "==", "GENERAL_OR_FP_REGS", "||", "rclass", "==", "GENERAL_OR_EXTRA_FP_REGS", "||", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "!", "TARGET_FPU", ")", "||", "(", "mode", "==", "TFmode", "&&", "!", "const_zero_operand", "(", "x"], "ground_truth": [",", "mode", ")", ")", ")", "return", "NO_REGS", ";"], "File": "sparc", "Func": "sparc_preferred_reload_class", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14940, "Length": 71, "Cover_Rate": 0.4127906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParallelMAC", "(", "Instruction", "*", "I", ",", "ValueList", "&", "V", ",", "bool", "RdOnly", ")", ":", "Mul", "(", "I", ")", ",", "VL"], "ground_truth": ["(", "V", ")", ",", "ReadOnly", "(", "RdOnly", ")", "{", "}"], "File": "ARMParallelDSP14", "Func": "ParallelMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14941, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SparcISelLowering74", "Func": "IntCondCCodeToICC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14942, "Length": 42, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_maskz", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")"], "ground_truth": ["__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_fmadd_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14943, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ",", "dwarf", ";", "amount", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "locals_base", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "amount", ")", ")", ")", ";", "else", "{", "emit_insn", "(", "gen_movsi", "(", "hard_frame_pointer_rtx", ",", "GEN_INT", "(", "amount", ")", ")", ")", ";", "if", "(", "TARGET_THUMB2", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "}", "else", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "hard_frame_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "}", "dwarf", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "amount", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "dwarf", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ","], "ground_truth": ["dwarf", ")", ";"], "File": "arm4", "Func": "thumb_set_frame_pointer", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14944, "Length": 124, "Cover_Rate": 0.8551724137931035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "uint64_t", "StackOffset", "=", "alignTo", "(", "Handler", ".", "StackUsed", ",", "<NUM_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ","], "ground_truth": ["StackOffset", ",", "true", ")", ")", ";"], "File": "AArch64CallLowering14", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14945, "Length": 165, "Cover_Rate": 0.44959128065395093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMM16AsmRegMoveP", "(", ")", "const", "{", "if", "(", "!", "(", "isRegIdx", "(", ")", "&&", "RegIdx"], "ground_truth": [".", "Kind", ")", ")", "return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "isMM16AsmRegMoveP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14946, "Length": 22, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT"], "ground_truth": [".", "getVectorNumElements", "(", ")", ")", ";"], "File": "NVPTXISelLowering25", "Func": "getSetCCResultType", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14947, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>VectorCombineLegacyPass"], "ground_truth": ["(", ")", "{"], "File": "HexagonVectorCombine", "Func": "createHexagonVectorCombineLegacyPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14948, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "pred", "==", "<NUM_LIT>", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Rt", "==", "Rn", "||", "Rn", "==", "Rt2", ")", "S", "="], "ground_truth": ["MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14949, "Length": 77, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int16_t", "Sub0_3", "[", "]", "=", "{", "AMDGPU", "::", "sub0", ",", "AMDGPU", "::", "sub1", ",", "AMDGPU", "::", "sub2", ",", "AMDGPU", "::", "sub3", ",", "<NUM_LIT>", "}", ";", "const", "int16_t", "Sub0_1", "[", "]", "=", "{", "AMDGPU", "::", "sub0", ",", "AMDGPU", "::", "sub1", ",", "<NUM_LIT>", "}", ";", "unsigned", "Opcode", ";", "const", "int16_t", "*", "SubIndices", ";", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "AMDGPU", "::", "S_MOV_B32", ";", "SubIndices", "=", "Sub0_3", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_256RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_256RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "AMDGPU", "::", "S_MOV_B32", ";", "SubIndices", "=", "Sub0_7", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_512RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_512RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "AMDGPU", "::", "S_MOV_B32", ";", "SubIndices", "=", "Sub0_15", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "SrcReg", ")", "||", "AMDGPU", "::", "SReg_32RegClass", ".", "contains"], "ground_truth": ["(", "SrcReg", ")", ")", ";"], "File": "SIInstrInfo4", "Func": "copyPhysReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14950, "Length": 305, "Cover_Rate": 0.40131578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon_vreinterpretq_f32_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14951, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_mulhi_epi16", "(", "__m256i", "__W", ",", "__mmask16", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmulhw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14952, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "mode"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "tilepro", "Func": "tilepro_libcall_value", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14953, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Low", "=", "Value", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoreLow", ",", "StoreHigh", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "BasePtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Value", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", "."], "ground_truth": ["second", ";"], "File": "XCoreISelLowering61", "Func": "LowerSTORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14954, "Length": 296, "Cover_Rate": 0.6078028747433265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "m_pRelaPLT", "!=", "NULL", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonLDBackend", "Func": "getRelaPLT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14955, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "patmos", ">", "X", "(", "getThe<ISA_LIT>Target", "("], "ground_truth": [")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "PatmosTargetInfo1", "Func": "LLVMInitializePatmosTargetInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14956, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mcore_function_arg", "(", "CUMULATIVE_ARGS", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "int", "arg_reg", ";", "if", "(", "!", "named", "||", "mode", "=="], "ground_truth": ["VOIDmode", ")", "return", "<NUM_LIT>", ";"], "File": "mcore3", "Func": "mcore_function_arg", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14957, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack", "(", ")", ")", "return", "true", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI"], "ground_truth": ["->", "isFrameAddressTaken", "(", ")", ";"], "File": "AArch64RegisterInfo10", "Func": "cannotEliminateFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14958, "Length": 37, "Cover_Rate": 0.6065573770491803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "recog_memoized", "(", "use_insn", ")", "==", "CODE_FOR_lo_sum", "||", "nds32_symbol_load_store_p", "(", "use_insn", ")", "||", "(", "nds32_reg_base_load_store_p", "(", "use_insn", ")", "&&", "!", "nds32_sp_base_or_plus_load_store_p", "(", "use_insn", ")", ")", ")", ")", "return", ";", "}", "group_id", "=", "GEN_INT", "(", "relax_group_id", ")", ";", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "sethi", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "active_insn_p", "(", "use_insn", ")", ")", "emit_insn_before", "(", "gen_relax_group"], "ground_truth": ["(", "group_id", ")", ",", "use_insn", ")", ";"], "File": "nds32-relax-opt2", "Func": "nds32_group_insns", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14959, "Length": 106, "Cover_Rate": 0.4491525423728814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::"], "ground_truth": ["MO_MachineBasicBlock", ":"], "File": "OpenRISCMCInstLower", "Func": "Lower", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14960, "Length": 68, "Cover_Rate": 0.3675675675675676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printU32ImmOperand", "(", "MI", ",", "OpNo", ","], "ground_truth": ["STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSMRDOffset20", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14961, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "STI", ")", "."], "ground_truth": ["createDFAPacketizer", "(", "II", ")", ";"], "File": "TPCInstrInfo", "Func": "CreateTargetScheduleState", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14962, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListDPairSpaced", "(", ")", "const", "{", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains"], "ground_truth": ["(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14963, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "TargetRegisterInfo"], "ground_truth": ["::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "R600InstrInfo11", "Func": "readsLDSSrcReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14964, "Length": 75, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsZExt", ")", "{", "unsigned", "ResultReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "SrcReg", ",", "false", ",", "<NUM_LIT>", ")", ";", "assert", "(", "ResultReg", "&&", "<STR_LIT>", ")", ";", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "ResultReg", "=", "Reg64", ";", "}", "return", "ResultReg", ";", "}", "else", "{", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "return", "fastEmitInst_rii", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "SrcReg", ",", "false", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64FastISel (2)", "Func": "emiti1Ext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14965, "Length": 121, "Cover_Rate": 0.5902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "N", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformLOADCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14966, "Length": 49, "Cover_Rate": 0.7313432835820896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty"], "ground_truth": [")", ";"], "File": "PPCTargetTransformInfo75", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14967, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", "."], "ground_truth": ["TSFlags", "&", "<STR_LIT>", ";"], "File": "HSAILInstrInfo", "Func": "isInstSegCvt", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14968, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MI", ".", "mayStore", "(", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "isReg", "(", ")", "&&", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getReg"], "ground_truth": ["(", ")", "==", "<STR_LIT>", ")", ")", ";"], "File": "HexagonGatherPacketize", "Func": "isVtmpUse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14969, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "format", "(", "<STR_LIT>", ",", "FixupOffset", ")", ".", "print", "(", "Buffer", ",", "sizeof", "(", "Buffer", ")", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", "+", "Buffer", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "macho", "::", "RIT_Pair", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "else", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "return", "false", ";", "}", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "("], "ground_truth": [")", ",", "MRE", ")", ";"], "File": "X86MachObjectWriter5", "Func": "RecordScatteredRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14970, "Length": 180, "Cover_Rate": 0.36885245901639346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getArgumentStackSize", "(", ")"], "ground_truth": ["const", "{"], "File": "Z80oldMachineFunctionInfo", "Func": "getArgumentStackSize", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14971, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "d", ")", ":", "<STR_LIT>", "(", "a", ")", ")", ";", "return", "(", "int"], "ground_truth": [")", "d", ";"], "File": "ppu", "Func": "intrinsics___fctiwz", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14972, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getTargetShuffleMaskIndices", "(", "SDValue", "MaskNode", ",", "unsigned", "MaskEltSizeInBits", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "RawMask", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "!", "getTargetConstantBitsFromNode", "(", "MaskNode", ",", "MaskEltSizeInBits", ",", "UndefElts", ",", "EltBits"], "ground_truth": [",", "false", ",", "false", ")", ")", "return", "false", ";"], "File": "X86ISelLowering", "Func": "getTargetShuffleMaskIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14973, "Length": 50, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_insn_after", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label_after", "(", "label", ",", "insn", ")", ";", "DUMP", "(", "<STR_LIT>", ",", "label", ")", ";", "}", "else", "{", "DUMP", "(", "<STR_LIT>", ",", "label", ")", ";", "emit_insn_before", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "}", "comparison", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ",", "<NUM_LIT>", ")", ";", "cmp_reg", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "cmp_reg", ")", ")", ";", "gcc_assert", "(", "REGNO", "(", "cmp_reg", ")", "==", "CC_REG", ")", ";", "if", "(", "GET_MODE", "(", "cmp_reg", ")", "==", "CC_FLOATmode", ")", "lcc", "=", "gen_FLcc", "(", "comparison", ",", "label", ")", ";", "else", "lcc", "=", "gen_Lcc", "(", "comparison", ",", "label", ")", ";", "rtx_insn", "*", "jump", "=", "emit_jump_insn_before"], "ground_truth": ["(", "lcc", ",", "branch", ")", ";"], "File": "mn10300", "Func": "mn10300_insert_setlb_lcc", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14974, "Length": 132, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "cris_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type"], "ground_truth": [",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{"], "File": "cris4", "Func": "cris_pass_by_reference", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14975, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "MMIXRegisterInfo", "Func": "getFrameRegister", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14976, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getType", "(", ")", "{", "return", "CurType", "."], "ground_truth": ["Name", ";"], "File": "X86AsmParser16", "Func": "getType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14977, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getRegSizeInBits", "(", "*", "VRC", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>"], "ground_truth": [";"], "File": "SIRegisterInfo110", "Func": "getEquivalentSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14978, "Length": 58, "Cover_Rate": 0.6105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SysReg", "."], "ground_truth": ["MRSReg", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addMRSSystemRegisterOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14979, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "<NUM_LIT>", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Args", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Value", ".", "getValueType", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "StoreNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Ret", "=", "AMDGPUTargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "{", "return", "Ret", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "Subtarget", "->", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "("], "ground_truth": ["MF", ")", ";"], "File": "R600ISelLowering70", "Func": "LowerSTORE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14980, "Length": 318, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "("], "ground_truth": [")", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "removeSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14981, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "SystemZAsmParser10", "Func": "addExpr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14982, "Length": 32, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "SegReg", "||", "BaseReg", "||", "IndexReg", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Res", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Memory", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "Mem", ".", "SegReg", "=", "SegReg", ";", "Res", "->", "Mem", ".", "Disp", "=", "Disp", ";", "Res", "->", "Mem", ".", "BaseReg", "=", "BaseReg", ";", "Res", "->", "Mem", ".", "IndexReg", "=", "IndexReg", ";", "Res", "->", "Mem", ".", "Scale", "=", "Scale", ";", "Res", "->", "Mem", ".", "Size", "=", "Size", ";", "Res", "->", "Mem", ".", "ModeSize", "=", "ModeSize", ";", "Res", "->", "SymName", "=", "SymName", ";", "Res", "->", "OpDecl", "=", "OpDecl", ";", "Res", "->", "AddressOf", "=", "false"], "ground_truth": [";"], "File": "X86Operand (2)", "Func": "CreateMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14983, "Length": 129, "Cover_Rate": 0.6898395721925134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X"], "ground_truth": [")", ";"], "File": "J2MCTargetDesc", "Func": "createJ2MCInstrInfo", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14984, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "SysReg", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "SysReg", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "SysReg", ".", "FeatureBits", "="], "ground_truth": ["FeatureBits", ";"], "File": "AArch64AsmParser45", "Func": "CreateSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14985, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CanUseDblLoad", "=", "(", "SuperRegNext", "==", "SuperReg", ")", ";", "}", "if", "(", "CanUseDblLoad", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "SuperReg", ",", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "SuperRegClass", ",", "TRI", ")", ";", "MBB", ".", "addLiveIn", "(", "SuperReg", ")", ";", "++", "i", ";", "}", "else", "{", "ContiguousRegs", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "HexagonFrameLowering18", "Func": "restoreCalleeSavedRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14986, "Length": 105, "Cover_Rate": 0.3763440860215054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm256_storeu_si256", "(", "__m256i_u", "*", "__P", ",", "__m256i", "__A", ")", "{"], "File": "avxintrin", "Func": "_mm256_storeu_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14987, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "Index", "*", "ElSize", ")", "%", "vecWidth"], "ground_truth": ["==", "<NUM_LIT>", ";"], "File": "X86ISelLowering152", "Func": "isVINSERTIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14988, "Length": 63, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mcore_num_arg_regs", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "function_arg_info", "arg", "(", "const_cast", "<", "tree", ">", "(", "type", ")", ",", "mode", ",", "true", ")", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "type", "&&", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "ROUND_ADVANCE", "(", "size"], "ground_truth": [")", ";"], "File": "mcore", "Func": "mcore_num_arg_regs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14989, "Length": 72, "Cover_Rate": 0.9863013698630136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "PPCISelLowering33", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14990, "Length": 264, "Cover_Rate": 0.32917705735660846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "VEFrameLowering", "Func": "emitPrologueInsns", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14991, "Length": 108, "Cover_Rate": 0.3540983606557377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Fn", "=", "CGN", "->", "getFunction", "(", ")", ";", "if", "(", "!", "Fn", "||", "!", "Fn", "->", "hasSection", "(", ")", ")", "return", "Depth", ";", "if", "(", "Fn", "->", "getSection", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "==", "string", "::", "npos", ")", "return", "Depth", ";", "Depth", "=", "Depth", "+", "InterruptDepth", ";", "return"], "ground_truth": ["Depth", ";"], "File": "PIC16Overlay", "Func": "ModifyDepthForInterrupt", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14992, "Length": 54, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_cvtdq2ps256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_maskz_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14993, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtusepi64_epi32", "(", "__m256i", "__O", ",", "__mmask8", "__M", ",", "__m512i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovusqd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8si", ")"], "ground_truth": ["__O", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtusepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14994, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumSpilledSGPRs", "+="], "ground_truth": ["num", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "addToSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14995, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "I16Ty", "=", "Type", "::", "getInt16Ty", "(", "Ctx", ")", ";", "Value", "*", "PaletteOffset", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "PaletteValue", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "PalettePos", "=", "GetElementPtrInst", "::", "Create", "(", "I8Ty", ",", "I8Ptr", ",", "PaletteOffset", ",", "<STR_LIT>", ",", "Pos", ")", ";", "new", "StoreInst", "(", "PaletteValue", ",", "PalettePos", ",", "Pos", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Shapes", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "I", "<", "E", ";", "I", "++", ")", "{", "Value", "*", "RowOffset", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "<NUM_LIT>", "+", "I", ")", ";", "Value", "*", "ColOffset", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "<NUM_LIT>", "+", "I", "*", "<NUM_LIT>", ")", ";", "const", "std", "::", "string", "ShapeName", "=", "<STR_LIT>", "+", "itostr"], "ground_truth": ["(", "I", ")", ";"], "File": "X86PreAMXConfig", "Func": "preWriteTileCfg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14996, "Length": 156, "Cover_Rate": 0.4588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "SeenZero", "=", "false", ";", "if", "(", "canChangeToInt", "(", "LHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "canChangeToInt", "(", "RHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "(", "SeenZero", "||", "(", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", ")", ")", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "else", "if", "(", "CC", "==", "<STR_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "SDValue", "<ISA_LIT>cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ";", "RHS", "=", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "<STR_LIT>", "CondCode", "=", "IntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "<STR_LIT>", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "<ISA_LIT>cc", ",", "LHS1", ",", "LHS2", ",", "RHS1", ",", "RHS2", ",", "Dest", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTList", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering54", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14997, "Length": 267, "Cover_Rate": 0.717741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cst", "=", "-", "(", "intptr_t", ")", "MovePCtoLROffset", "-", "<NUM_LIT>", ";", "}", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "return", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "RelocID", ",", "const_cast", "<", "GlobalValue", "*", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "Cst", ",", "isa", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "return", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")"], "ground_truth": [",", "RelocID", ",", "MO", ".", "getSymbolName", "(", ")", ",", "Cst", ")", ";"], "File": "PPCCodeEmitter", "Func": "GetRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14998, "Length": 90, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "args", ")", "{", "cur_tree", "=", "(", "(", "pop_target", ")", "?", "pop_target", ":", "target_option_default_node", ")", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "rs6000_cpu_index", "=", "rs6000_tune_index", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "rs6000_inner_target_options", "(", "args", ",", "false", ")", "||", "!", "rs6000_option_override_internal", "(", "false", ")", "||", "(", "cur_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ")", "==", "NULL_TREE", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", "||", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "rs6000_activate_target_options", "(", "target_option_current_node", ")", ";", "if", "(", "rs6000_target_modify_macros_ptr", ")", "{", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "prev_flags", "=", "prev_opt", "->", "x_rs6000_isa_flags", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "cur_flags", "=", "cur_opt", "->", "x_rs6000_isa_flags", ";", "diff_flags", "=", "(", "prev_flags", "^", "cur_flags"], "ground_truth": [")", ";"], "File": "rs60001", "Func": "rs6000_pragma_target_parse", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14999, "Length": 141, "Cover_Rate": 0.5071942446043165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsStrict", "=", "N", "->", "isStrictFPOpcode", "(", ")", "||", "N", "->", "isTargetStrictFPOpcode", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "A", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDNodeFlags", "Flags", "=", "N", "->", "getFlags", "(", ")", ";", "if", "(", "!", "IsStrict", "&&", "Flags", ".", "hasAllowReassociation", "(", ")", "&&", "TLI", ".", "isOperationExpand", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "SDValue", "Fmul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "B", ",", "Flags", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Fmul", ",", "C", ",", "Flags", ")", ";", "}", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "ScalarVT", "!=", "<STR_LIT>", "&&", "ScalarVT", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "invertIfNegative", "=", "[", "&", "DAG", ",", "&", "TLI", ",", "&", "DCI", "]", "(", "SDValue", "&", "V", ")", "{", "bool", "CodeSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "bool", "LegalOperations", "=", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ";", "if", "(", "SDValue", "NegV", "=", "TLI", ".", "getCheaperNegatedExpression", "(", "V", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", ")", "{", "V", "=", "NegV", ";", "return", "true", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Vec", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "NegV", "=", "TLI", ".", "getCheaperNegatedExpression", "(", "Vec", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", ")", "{", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V", ")", ",", "V", ".", "getValueType", "(", ")", ",", "NegV", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "NegA", "=", "invertIfNegative", "(", "A", ")", ";", "bool", "NegB", "=", "invertIfNegative", "(", "B", ")", ";", "bool", "NegC", "=", "invertIfNegative", "(", "C", ")", ";", "if", "(", "!", "NegA", "&&", "!", "NegB", "&&", "!", "NegC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpcode", "=", "negateFMAOpcode", "(", "N", "->", "getOpcode", "(", ")", ",", "NegA", "!=", "NegB", ",", "NegC", ",", "false", ")", ";", "if", "(", "IsStrict", ")", "{", "assert", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "A", ",", "B", ",", "C", "}", ")", ";", "}", "else", "{", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "A", ","], "ground_truth": ["B", ",", "C", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering101", "Func": "combineFMA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15000, "Length": 494, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "CCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CCValid", "||", "!", "CCMask", ")", "return", "SDValue", "(", ")", ";", "int", "CCValidVal", "=", "CCValid", "->", "getZExtValue", "(", ")", ";", "int", "CCMaskVal", "=", "CCMask", "->", "getZExtValue", "(", ")", ";", "SDValue", "Select", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Select", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "SelectCCValid", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "SelectCCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SelectCCValid", "||", "!", "SelectCCMask", ")", "return", "SDValue", "(", ")", ";", "int", "SelectCCValidVal", "=", "SelectCCValid", "->", "getZExtValue", "(", ")", ";", "int", "SelectCCMaskVal", "=", "SelectCCMask", "->", "getZExtValue", "(", ")", ";", "auto", "*", "TrueVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "FalseVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "TrueVal", "||", "!", "FalseVal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "TrueVal", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", "&&", "FalseVal", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "TrueVal", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "FalseVal", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "SelectCCMaskVal", "^=", "SelectCCValidVal", ";", "else", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "SystemZISelLowering (2)2", "Func": "combineGET_CCMASK", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15001, "Length": 233, "Cover_Rate": 0.768976897689769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")"], "ground_truth": [".", "isImm", "(", ")", ")", "return", "false", ";"], "File": "AArch64LoadStoreOptimizer2", "Func": "isMergeableLdStUpdate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15002, "Length": 117, "Cover_Rate": 0.5246636771300448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "samplerInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCImm", "(", ")", ")", "{", "auto", "sampMask", "=", "getIConstVal", "(", "OrigArgs", "[", "<NUM_LIT>", "]", ",", "MRI", ")", ";", "Register", "res", ";", "sampler", "=", "buildSamplerLiteral", "(", "sampMask", ",", "res", ",", "GR", "->", "get<ISA_LIT>TypeForVReg", "(", "sampler", ")", ",", "MIRBuilder", ",", "GR", ")", ";", "}", "}", "Register", "reg", ";", "Register", "sampledImage", "=", "buildOpSampledImage", "(", "reg", ",", "image", ",", "sampler", ",", "MIRBuilder", ",", "GR", ")", ";", "Register", "coord", "=", "OrigArgs", "[", "<NUM_LIT>", "]", ";", "Register", "lod", "=", "GR", "->", "buildConstantFP", "(", "APFloat", "::", "getZero", "(", "APFloat", "::", "IEEEsingle", "(", ")", ")", ",", "MIRBuilder", ")", ";", "<ISA_LIT>Type", "*", "tmpType", "=", "retType", ";", "bool", "NeedExtract", "=", "false", ";", "if", "(", "tmpType", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>"], "ground_truth": [")", "{"], "File": "SPIRVOpenCLBIFs", "Func": "genSampledReadImage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15003, "Length": 122, "Cover_Rate": 0.31202046035805625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "dest", "=", "symbol", "->", "fragRef", "(", ")", "->", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "symbol", "->", "fragRef", "(", ")", "->", "getOutputOffset", "(", ")", ";", "uint64_t", "src", "=", "pIsland", ".", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "pIsland", ".", "offset", "(", ")", "+", "pIsland", ".", "size", "(", ")", ";", "if", "(", "isValidForADRP", "(", "src", ",", "dest", ")", ")", "{", "m_pData", "=", "ADRP_TEMPLATE", ";", "m_Name", "=", "<STR_LIT>", ";", "m_Size", "=", "sizeof", "(", "ADRP_TEMPLATE", ")", ";", "getFixupList", "(", ")", ".", "clear", "(", ")", ";", "addFixup", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "llvm", "::", "ELF", "::", "R_AARCH64_ADR_PREL_PG_HI21", ")", ";", "addFixup", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "llvm"], "ground_truth": ["::", "ELF", "::", "R_AARCH64_ADD_ABS_LO12_NC", ")", ";"], "File": "AArch64LongBranchStub", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15004, "Length": 123, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VTs", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "CompNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "CompNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "BitNo", ";", "bool", "InvertBit", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "false", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "true", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "false", ";", "break", ";", "case", "<NUM_LIT>"], "ground_truth": [":"], "File": "PPCISelLowering (2)2", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15005, "Length": 136, "Cover_Rate": 0.3185011709601874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{", "MCSymbol", "*", "BA", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "O", "<<", "BA", "->", "getName", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::"], "ground_truth": ["MO_JumpTableIndex", ":"], "File": "BPFAsmPrinter11", "Func": "printOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15006, "Length": 167, "Cover_Rate": 0.9226519337016574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "SIISelLowering103", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15007, "Length": 365, "Cover_Rate": 0.7716701902748414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "M", "=", "Mask", "[", "I", "]", ";", "if", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "!=", "I"], "ground_truth": [")", "return", "false", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "isIdentity", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15008, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsDeleted", "(", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "X86ISelDAGToDAG15", "Func": "IsDeleted", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15009, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", ")", "{", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "switch", "(", "IntrinsicID", ")", "{", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "}", "isDot", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", ")", "{", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "{", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";", "}", "isDot", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", ")", "{", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "isDot"], "ground_truth": ["=", "<NUM_LIT>", ";", "break", ";"], "File": "PPCISelLowering47", "Func": "getVectorCompareInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15010, "Length": 453, "Cover_Rate": 0.4489593657086224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "ARM64AsmParser", "Func": "isImm0_255", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15011, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev32q_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vrev32q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15012, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumTZ", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Pos", "=", "<NUM_LIT>", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "<NUM_LIT>", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<"], "ground_truth": ["'t'", ";"], "File": "ARMInstPrinter11", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15013, "Length": 51, "Cover_Rate": 0.4214876033057851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "function_expander", "::", "rotate_inputs_left", "(", "unsigned", "int", "start", ",", "unsigned", "int", "end", ")", "{", "rtx", "new_last", "=", "args", "[", "start", "]", ";", "for", "(", "unsigned", "int", "i", "=", "start", ";", "i", "<", "end", "-", "<NUM_LIT>", ";", "++", "i", ")", "args", "["], "ground_truth": ["i", "]", "=", "args", "[", "i", "+", "<NUM_LIT>", "]", ";"], "File": "aarch64-sve-builtins", "Func": "rotate_inputs_left", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15014, "Length": 51, "Cover_Rate": 0.8360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vreinterpretv4siv16qi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u32_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15015, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_sub_round_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128"], "ground_truth": ["__B", ",", "const", "int", "__R", ")", "{"], "File": "avx512fintrin", "Func": "_mm_mask_sub_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15016, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "bool", "HasExtraAlign", "=", "HRI", ".", "needsStackRealignment", "(", "MF", ")", ";", "bool", "NoOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "unsigned", "SP", "=", "HRI", ".", "getStackRegister", "(", ")", ",", "FP", "=", "HRI", ".", "getFrameRegister", "(", ")", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "AP", "=", "HMFI", ".", "getStackAlignBasePhysReg", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "bool", "UseFP", "=", "false", ",", "UseAP", "=", "false", ";", "if", "(", "NoOpt", "&&", "!", "HasExtraAlign", ")", "UseFP", "=", "true", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "||", "MFI", ".", "isObjectPreAllocated", "(", "FI", ")", ")", "{", "UseFP", "|=", "(", "HasAlloca", "||", "HasExtraAlign", ")", ";", "}", "else", "{", "if", "(", "HasAlloca", ")", "{", "if", "(", "HasExtraAlign", ")", "UseAP", "=", "true", ";", "else", "UseFP", "=", "true", ";", "}", "}", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "assert", "(", "(", "HasFP", "||", "!", "UseFP", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "&&", "!", "HasFP", ")", "Offset", "-=", "<NUM_LIT>", ";", "if", "(", "UseFP", ")", "FrameReg", "=", "FP", ";", "else", "if", "(", "UseAP", ")", "FrameReg", "=", "AP", ";", "else", "FrameReg", "=", "SP", ";", "int", "RealOffset", "="], "ground_truth": ["Offset", ";"], "File": "HexagonFrameLowering45", "Func": "getFrameIndexReference", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15017, "Length": 241, "Cover_Rate": 0.8281786941580757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSHA", "(", ")", "const", "{", "return", "HasSHA"], "ground_truth": [";"], "File": "X86Subtarget (2)", "Func": "hasSHA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15018, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "vStream", "==", "&", "nulls", "(", ")", ")", "loggerFn", "=", "<NUM_LIT>", ";", "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", "regionReader", ",", "(", "void", "*", ")", "&", "region", ",", "loggerFn", ",", "(", "void", "*", ")", "&", "vStream", ",", "(", "void", "*", ")", "MII", ",", "address", ",", "fMode", ")", ";", "if", "(", "ret", ")", "{", "size", "=", "internalInstr", ".", "readerCursor", "-", "address", ";", "return", "Fail"], "ground_truth": [";"], "File": "X86Disassembler18", "Func": "getInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15019, "Length": 67, "Cover_Rate": 0.475177304964539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDValue", "Res", ";", "unsigned", "i", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Res", "=", "ExpandLoad", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "break", ";", "default"], "ground_truth": [":", "{"], "File": "PIC16ISelLowering", "Func": "LowerOperationWrapper", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15020, "Length": 67, "Cover_Rate": 0.47183098591549294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Imm", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ",", "Value", ">>=", "<NUM_LIT>", ")", "{", "Imm", "|=", "(", "Value", "&"], "ground_truth": ["<NUM_LIT>", ")", "<<", "i", ";"], "File": "AArch64AsmParser13", "Func": "addNeonUImm64MaskOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15021, "Length": 43, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "privateMemoryResourceIsRangeChecked", "(", ")", "const", "{", "return", "getGeneration", "(", ")"], "ground_truth": ["<", "<ISA_LIT>Subtarget", "::", "GFX9", ";"], "File": "AMDGPUSubtarget", "Func": "privateMemoryResourceIsRangeChecked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15022, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlowPass", "::", "SkipIfDead", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_CBRANCH_EXECNZ", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "EXP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::"], "ground_truth": ["VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ";"], "File": "SILowerControlFlow34", "Func": "SkipIfDead", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15023, "Length": 164, "Cover_Rate": 0.8961748633879781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "TII", ".", "makeFrame", "(", "<STR_LIT>", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "MCSymbol", "*", "AdjustSPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "AdjustSPLabel", ")", ";", "DstML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "SrcML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "StackSize", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "AdjustSPLabel", ",", "DstML", ",", "SrcML", ")", ")", ";", "MCSymbol", "*", "CSLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "CSLabel", ")", ";", "DstML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "<NUM_LIT>", ")", ";", "SrcML", "=", "MachineLocation", "(", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "CSLabel", ",", "DstML", ",", "SrcML", ")", ")", ";", "DstML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "<NUM_LIT>", ")", ";", "SrcML", "=", "MachineLocation", "(", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "CSLabel", ","], "ground_truth": ["DstML", ",", "SrcML", ")", ")", ";"], "File": "Mips16FrameLowering11", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15024, "Length": 308, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator"], "ground_truth": ["I", ")", "const", "{"], "File": "SICFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15025, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printInlineJT32", "(", "const", "MachineInstr", "*", "MI"], "ground_truth": [",", "int", "opNum", ")", "{"], "File": "XCoreAsmPrinter35", "Func": "printInlineJT32", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15026, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "CopyVT", "=", "<STR_LIT>", ";", "bool", "isST0", "=", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "CopyVT", "==", "<STR_LIT>", ")", "Opc", "=", "isST0", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "CopyVT", "==", "<STR_LIT>", ")", "Opc", "=", "isST0", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "CopyVT", "==", "<STR_LIT>", ")", "Opc", "=", "isST0", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "InFlag", "}", ";", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "CopyVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "Is64Bit", "&&", "CopyVT", ".", "isVector", "(", ")", "&&", "CopyVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CopyVT", ",", "Val", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ","], "ground_truth": ["CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering73", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15027, "Length": 359, "Cover_Rate": 0.5846905537459284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLocal", "(", "MVT"], "ground_truth": ["VT", ")", "{"], "File": "TVMMachineFunctionInfo", "Func": "addLocal", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15028, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isSMRD", "(", "Opc0", ")", "&&", "isSMRD", "(", "Opc1", ")", ")", "{", "assert", "(", "getNumOperandsNoGlue", "(", "Load0", ")", "==", "getNumOperandsNoGlue", "(", "Load1", ")", ")", ";", "if", "(", "Load0", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", ")", "return", "false", ";", "Offset0", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", ")", "{", "if", "(", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "||", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", "return", "false", ";", "int", "OffIdx0", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc0", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "int", "OffIdx1", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc1", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "if", "(", "OffIdx0", "==", "-", "<NUM_LIT>", "||", "OffIdx1", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "--", "OffIdx0", ";", "--", "OffIdx1", ";", "SDValue", "Off0", "=", "Load0", "->", "getOperand", "(", "OffIdx0", ")", ";", "SDValue", "Off1", "=", "Load1", "->", "getOperand", "(", "OffIdx1", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off0", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off1", ")", ")", "return", "false", ";", "Offset0", "=", "cast", "<", "ConstantSDNode", ">", "(", "Off0", ")", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Off1", ")", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "SIInstrInfo116", "Func": "areLoadsFromSameBasePtr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15029, "Length": 318, "Cover_Rate": 0.5977443609022557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fmsub_pd"], "ground_truth": ["(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512d", "__C", ")", "{"], "File": "avx512fintrin4", "Func": "_mm512_maskz_fmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15030, "Length": 28, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "ContBB"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15031, "Length": 71, "Cover_Rate": 0.36597938144329895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "Register", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<", "<STR_LIT>", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")"], "ground_truth": [";"], "File": "ARMFrameLowering3", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15032, "Length": 230, "Cover_Rate": 0.4356060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "false", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "XtensaFrameLowering1", "Func": "emitEpilogue", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15033, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "node", "->", "isUnknown", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "int", "k", "=", "getBytesReserved", "(", "node", ")", ";", "MCGSiteUInt", "::", "const_iterator", "siteBound", "(", "WorstCaseSiteEnsureBound", ".", "find"], "ground_truth": ["(", "site", ")", ")", ";"], "File": "PatmosStackCacheAnalysis", "Func": "getSiteEnsureFilling", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15034, "Length": 37, "Cover_Rate": 0.4457831325301205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")"], "ground_truth": [")", "_mm_maskz_cvtepi16_epi8", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_cvtepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15035, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")"], "ground_truth": ["const", "{"], "File": "X86MCCodeEmitter69", "Func": "getNumFixupKinds", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15036, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getIndex", "(", ")", ";"], "File": "PPCInstrInfo100", "Func": "isLoadFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15037, "Length": 71, "Cover_Rate": 0.44654088050314467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "("], "ground_truth": ["true", ")", ";"], "File": "ARMELFStreamer52", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15038, "Length": 43, "Cover_Rate": 0.4056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "set", "<", "unsigned", ">", "CurrentReads", ",", "CurrentWrites", ",", "OrigWrites", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CurrentInsn", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "CurrentInsn", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "CurrentReads", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentWrites", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "OrigWrites", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "set_intersect", "(", "CurrentReads", ",", "PendingRegWrites", ")", ";", "set_intersect", "(", "CurrentWrites", ",", "PendingRegWrites", ")", ";", "if", "(", "!", "(", "CurrentReads", ".", "empty", "(", ")", "&&", "CurrentWrites", ".", "empty", "(", ")", ")", ")", "{", "CurrentInsn", "=", "BuildMI", "(", "MBB", ",", "CurrentInsn", ",", "CurrentInsn", "->", "getDebugLoc", "(", ")", ",", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "PendingRegWrites", "=", "OrigWrites", ";", "Changed", "=", "true", ";", "StopBitsAdded", "++"], "ground_truth": [";"], "File": "IA64Bundling", "Func": "runOnMachineBasicBlock", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15039, "Length": 177, "Cover_Rate": 0.7375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t"], "ground_truth": ["Imm", ";"], "File": "RISCVAsmParser37", "Func": "isUImm2", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15040, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_uint4", "spu_gather", "(", "vec_float4", "a"], "ground_truth": [")", "{"], "File": "spu2vmx", "Func": "spu_gather", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15041, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_adds_epi16", "(", "__mmask32"], "ground_truth": ["__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_adds_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15042, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vmsumshs", "(", "(", "vector", "signed", "short", ")", "a1", ",", "("], "ground_truth": ["vector", "signed", "short", ")", "a2", ",", "(", "vector", "signed", "int", ")", "a3", ")", ";"], "File": "altivec4", "Func": "vec_msums", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15043, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpdpwssd_v16si_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")"], "ground_truth": ["__C", ",", "(", "__v16si", ")", "__D", ",", "(", "__mmask16", ")", "__B", ")", ";"], "File": "avx512vnniintrin", "Func": "_mm512_mask_dpwssd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15044, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "==", "<NUM_LIT>", "?"], "ground_truth": ["-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "arm", "Func": "neon2_vceqzd_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15045, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "ReplaceTLSBaseAddrCall", "(", "MachineInstr", "*", "I", ",", "unsigned", "TLSBaseAddrReg", ")", "{", "MachineFunction", "*", "MF", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "("], "ground_truth": ["&", "MF", "->", "getTarget", "(", ")", ")", ";"], "File": "X86InstrInfo110", "Func": "ReplaceTLSBaseAddrCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15046, "Length": 46, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "strOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "strOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["BB", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15047, "Length": 446, "Cover_Rate": 0.6264044943820225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm_max_epu64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "avx512vlintrin4", "Func": "_mm_max_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15048, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "mmix_preferred_reload_class", "(", "rtx", "x", ","], "ground_truth": ["reg_class_t", "rclass", ")", "{"], "File": "mmix", "Func": "mmix_preferred_reload_class", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15049, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sav", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_sav", ",", "NULL_TREE", ")", ";", "words", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "n_gpr", "=", "crtl", "->", "args", ".", "info", ".", "regno", ";", "n_fpr", "=", "crtl", "->", "args", ".", "info", ".", "sse_regno", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "{", "type", "=", "TREE_TYPE", "(", "gpr", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "type", ",", "gpr", ",", "build_int_cst", "(", "type", ",", "n_gpr", "*", "<NUM_LIT>", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "if", "(", "TARGET_SSE", "&&", "cfun", "->", "va_list_fpr_size", ")", "{", "type", "=", "TREE_TYPE", "(", "fpr", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "type", ",", "fpr", ",", "build_int_cst", "(", "type", ",", "n_fpr", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "X86_64_REGPARM_MAX", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "type", "=", "TREE_TYPE", "(", "ovf", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "==", "NULL_RTX", ")", "ovf_rtx", "=", "crtl", "->", "args", ".", "internal_arg_pointer", ";", "else", "ovf_rtx", "=", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", ";", "t", "=", "make_tree", "(", "type", ",", "ovf_rtx", ")", ";", "if", "(", "words", "!=", "<NUM_LIT>", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "words", "*", "UNITS_PER_WORD", ")", ";", "if", "(", "chkp_function_instrumented_p", "(", "current_function_decl", ")", ")", "chkp_expand_bounds_reset_for_mem", "(", "ovf", ",", "t", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "type", ",", "ovf", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "ix86_varargs_gpr_size", "||", "ix86_varargs_fpr_size"], "ground_truth": [")", "{"], "File": "i3865", "Func": "ix86_va_start", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15050, "Length": 275, "Cover_Rate": 0.38354253835425384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Addr"], "ground_truth": [".", "getValueType", "(", ")", ")", ";"], "File": "MipsSEISelDAGToDAG (2)1", "Func": "selectAddrDefault", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15051, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")"], "ground_truth": [".", "getCallingConv", "(", ")", ")", ";"], "File": "AArch64FrameLowering103", "Func": "getFPOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15052, "Length": 46, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitSelectCC", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicCmpSwap", "(", "MI"], "ground_truth": [",", "BB", ")", ";"], "File": "NyuziISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15053, "Length": 207, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isXDL", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "isMAI", "(", "MI", ")", "||", "isDGEMM", "(", "Opcode"], "ground_truth": [")", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "GCNHazardRecognizer1", "Func": "isXDL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15054, "Length": 50, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Assembler", "obj", ";", "Optional", "<", "std", "::", "unique_ptr", "<", "<STR_LIT>", ">>", "classPkt", "=", "obj", ".", "AssembleClass", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getAsmMemoryBuffer", "(", ")", ")", ";", "if", "(", "Dump<ISA_LIT>ClassFile", "&&", "classPkt", ".", "hasValue", "(", ")", ")", "{", "std", "::", "error_code", "EC", ";", "sys", "::", "fs", "::", "OpenFlags", "OpenFlags", "=", "sys", "::", "fs", "::", "F_None", ";", "std", "::", "string", "ModName", "(", "M", ".", "getName", "(", ")", ".", "data", "(", ")", ")", ";", "std", "::", "string", "ClassName", "=", "ModName", ".", "substr", "(", "<NUM_LIT>", ",", "ModName", ".", "find", "(", "<STR_LIT>", ")", ")", ";", "raw_fd_ostream", "ClassFile", "(", "ClassName", "+", "<STR_LIT>", ",", "EC", ",", "OpenFlags", ")", ";", "ClassFile", ".", "write", "(", "classPkt", "->", "get", "(", ")", "->", "getPayload", "(", ")", ",", "classPkt", "->", "get", "("], "ground_truth": [")", "->", "getSize", "(", ")", ")", ";"], "File": "JVMAsmPrinter", "Func": "EmitEndOfAsmFile", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15055, "Length": 129, "Cover_Rate": 0.591743119266055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Streamer", ".", "IsThumb", ")", "return", ";", "Streamer", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";", "if", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::"], "ground_truth": ["STT_GNU_IFUNC", ")", "Streamer", ".", "EmitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15056, "Length": 57, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "Emit<ISA_LIT>SymbolType", "(", "SymbolName", ",", "ELF", "::", "STT_<ISA_LIT>_HSA_KERNEL", ")", ";", "}", "AsmPrinter", "::", "EmitFunctionEntryLabel"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUAsmPrinter55", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15057, "Length": 37, "Cover_Rate": 0.4111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "double", "log2", "(", "double", "V", ")", "{", "return", "::", "log2", "(", "V", ")"], "ground_truth": [";"], "File": "AMDGPULibCalls", "Func": "log2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15058, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExtUpper", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExtUpper", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExtUpper", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "State", ".", "isVarArg", "(", ")", "||", "ValNo", ">", "<NUM_LIT>", "||", "State", ".", "getFirstUnallocated", "(", "F32Regs", ")", "!=", "ValNo", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "<STR_LIT>", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "AllocateFloatsInIntReg", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F32Regs", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs"], "ground_truth": [")", ";"], "File": "MipsISelLowering (2)5", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15059, "Length": 279, "Cover_Rate": 0.4777397260273973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ","], "ground_truth": ["Br", ".", "UncondBr", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15060, "Length": 220, "Cover_Rate": 0.38394415357766143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "const", "char", "*", "Prefix", "=", "<STR_LIT>", ";", "Name", ".", "insert", "(", "Name", ".", "begin", "(", ")", ",", "Prefix", ",", "Prefix", "+", "strlen", "(", "Prefix", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "else", "{", "Name", ".", "erase", "(", "Name", ".", "end", "(", ")", "-", "<NUM_LIT>", ","], "ground_truth": ["Name", ".", "end", "(", ")", ")", ";"], "File": "X86MCInstLower74", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15061, "Length": 271, "Cover_Rate": 0.5191570881226054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_scalefps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "("], "ground_truth": ["__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_scalef_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15062, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";", "return", "r"], "ground_truth": [";"], "File": "ppu", "Func": "intrinsics___frsqrte", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15063, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "piece", ">", "size", ")", "piece", ">>=", "<NUM_LIT>", ";", "mode", "=", "smallest_mode_for_size", "(", "piece", "*", "BITS_PER_UNIT", ",", "MODE_INT", ")", ";", "if", "(", "<NUM_LIT>", "&&", "tmpx", "[", "i", "]", "&&", "GET_MODE", "(", "tmpx", "[", "i", "]", ")", "==", "mode", ")", "tmp", "=", "tmpx", "[", "i", "]", ";", "else", "tmpx", "[", "i", "]", "=", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "dst_addr", "=", "force_offsettable", "(", "dst_addr", ",", "piece", ",", "<NUM_LIT>", ")", ";", "src_addr", "=", "force_offsettable", "(", "src_addr", ",", "piece", ",", "<NUM_LIT>", ")", ";", "if", "(", "store", "[", "i", "]", ")", "emit_insn", "(", "store", "[", "i", "]", ")", ";", "emit_move_insn", "(", "tmp", ",", "change_address", "(", "src", ",", "mode", ",", "src_addr", ")", ")", ";", "store", "[", "i", "]", "=", "gen_move_insn", "(", "change_address", "(", "dst", ",", "mode", ",", "dst_addr", ")", ",", "tmp", ")", ";", "dst_addr", "=", "plus_constant", "(", "Pmode", ",", "dst_addr", ",", "piece", ")", ";", "src_addr", "=", "plus_constant", "(", "Pmode", ","], "ground_truth": ["src_addr", ",", "piece", ")", ";"], "File": "arc5", "Func": "arc_expand_movmem", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15064, "Length": 152, "Cover_Rate": 0.30707070707070705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "<NUM_LIT>", "*"], "ground_truth": ["ScalingUpFactor", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15065, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{"], "ground_truth": ["s64", ",", "s32", "}", "}", ")", ";"], "File": "ARMLegalizerInfo", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15066, "Length": 406, "Cover_Rate": 0.34909716251074807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSaveRestore", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "MipsInstPrinter", "Func": "printSaveRestore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15067, "Length": 77, "Cover_Rate": 0.8651685393258427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "<ISA_LIT>Subtarget", "::", "classifyBlockAddressReference", "(", ")", "const", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "M680x0Subtarget", "Func": "classifyBlockAddressReference", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15068, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", "[", "<NUM_LIT>", "]", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "<STR_LIT>", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMCodeEmitter", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15069, "Length": 172, "Cover_Rate": 0.41849148418491483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_subborrow_u32", "(", "unsigned", "char", "__CF", ",", "unsigned", "int", "__X", ",", "unsigned", "int", "__Y", ",", "unsigned", "int", "*", "__P", ")", "{", "return", "__builtin_ia32_sbb_u32", "(", "__CF", ",", "__Y", ",", "__X", ","], "ground_truth": ["__P", ")", ";"], "File": "adxintrin4", "Func": "_subborrow_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15070, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OpVT", "=", "VT", ";", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "OpVT", "=", "<STR_LIT>", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Op", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "OpVT", ",", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";", "SDValue", "Ops", "["], "ground_truth": ["]", "=", "{"], "File": "X86ISelLowering1", "Func": "LowerCTLZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15071, "Length": 89, "Cover_Rate": 0.3739495798319328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "CmpInst", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "unsigned", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "emitCmp", "(", "CondReg", ",", "CI", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "MipsFastISel11", "Func": "selectBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15072, "Length": 94, "Cover_Rate": 0.5562130177514792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "test", "(", "Idx", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";", "}", "for", "(", "Closure", "&", "C", ":", "Closures", ")", "{", "LLVM_DEBUG", "(", "C", ".", "dump", "(", "MRI", ")", ")", ";", "if", "(", "isReassignmentProfitable", "(", "C"], "ground_truth": [",", "MaskDomain", ")", ")", "{"], "File": "X86DomainReassignment11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15073, "Length": 112, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>BitSimplifyPass", "(", "*", "PassRegistry", "::", "getPassRegistry"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonBitSimplify11", "Func": "HexagonBitSimplify", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15074, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IntrinsicVector", "&", "getExt8_16", "(", "const", "<ISA_LIT>Subtarget", "*", "ST", ")", "const", "{", "return", "getExt8_16"], "ground_truth": ["(", ")", ";"], "File": "TPCMapCompoundInst", "Func": "getExt8_16", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15075, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpneq_epi16_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi"], "ground_truth": [")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_cmpneq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15076, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockIt", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")"], "ground_truth": ["{"], "File": "MCS51RelaxMemOperations", "Func": "runOnBasicBlock", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15077, "Length": 24, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "<STR_LIT>", ",", "DT", ",", "LI"], "ground_truth": [",", "false", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15078, "Length": 56, "Cover_Rate": 0.3393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasRelocationAddend", "=", "TT", ".", "isArch64Bit", "(", ")", ";", "auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ",", "HasRelocationAddend", ",", "IsN64", ","], "ground_truth": ["TT", ".", "isLittleEndian", "(", ")", ")", ";"], "File": "MipsELFObjectWriter14", "Func": "createMipsELFObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15079, "Length": 32, "Cover_Rate": 0.31683168316831684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LDSymbol", "*", "getGOTSymbol", "(", ")", "const", "{", "return", "m_pGOTSymbol"], "ground_truth": [";"], "File": "X86LDBackend", "Func": "getGOTSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15080, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExplicitlyBranchesTo", "(", "Pred", ",", "&", "MBB", ")", ")", "IsBranchedTo", "=", "true", ";", "}", "if", "(", "!", "Header", ")", "return", ";", "if", "(", "!", "IsBranchedTo", ")", "return", ";", "assert", "(", "&", "MBB", "!=", "&", "MF", ".", "front", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "LayoutPred", "=", "&", "*", "prev", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "(", "LayoutPred", ")", ",", "E", "(", "Header", ")", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "MachineBasicBlock", "*", "ScopeTop", "=", "ScopeTops", "[", "I", "->", "getNumber", "(", ")", "]", ")", "{", "if", "(", "ScopeTop", "->", "getNumber", "(", ")", ">", "Header", "->", "getNumber", "(", ")", ")", "{", "I", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "ScopeTop", ")", ")", ";", "}", "else", "{", "Header", "=", "ScopeTop", ";", "break", ";", "}", "}", "}", "for", "(", "MachineLoop", "*", "Loop", "=", "MLI", ".", "getLoopFor", "(", "LayoutPred", ")", ";", "Loop", "&&", "Loop", "->", "contains", "(", "LayoutPred", ")", ";", "Loop", "=", "Loop", "->", "getParentLoop", "(", ")", ")", "if", "(", "Loop", "&&", "LoopBottom", "(", "Loop", ")", "=="], "ground_truth": ["LayoutPred", "&&", "Loop", "->", "contains", "(", "Header", ")", ")", "return", ";"], "File": "WebAssemblyCFGStackify30", "Func": "PlaceBlockMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15081, "Length": 189, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "GCNTTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphics", "(", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")"], "ground_truth": [",", "MaxVGPRs", "(", "ST", "->", "getMaxNumVGPRs", "(", "std", "::", "max", "(", "ST", "->", "getWavesPerEU", "(", "F", ")", ".", "first", ",", "ST", "->", "getWavesPerEUForWorkGroup", "(", "ST", "->", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ")", ")", ")", ")", "{"], "File": "AMDGPUTargetTransformInfo22", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15082, "Length": 111, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResultPtr", ">=", "<NUM_LIT>", ")", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "else", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "&=", "~", "(", "<NUM_LIT>", "<<", "<STR_LIT>", ")", ";", "ResultPtr", "=", "-", "ResultPtr", ";", "}", "if", "(", "MR", "->", "getRelocationType", "(", ")", "==", "<STR_LIT>", ")", "ResultPtr", "=", "ResultPtr", ">>", "<NUM_LIT>", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "intptr_t", ")", "ResultPtr", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "<NUM_LIT>", ";", "ResultPtr", "=", "(", "ResultPtr", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "ResultPtr", ">=", "-", "<NUM_LIT>", "&&", "ResultPtr", "<=", "<NUM_LIT>", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "<NUM_LIT>", ";", "*", "(", "(", "intptr_t", "*", ")"], "ground_truth": ["RelocPos", ")", "|=", "ResultPtr", ";"], "File": "ARMJITInfo11", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15083, "Length": 193, "Cover_Rate": 0.45305164319248825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeASRRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ASRRegDecoderTable"], "ground_truth": ["[", "RegNo", "]", ")", ")", ";"], "File": "SparcDisassembler (2)1", "Func": "DecodeASRRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15084, "Length": 46, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "pseudoToMCOpcode"], "ground_truth": ["(", "Opcode", ")", ")", ";"], "File": "AMDGPUInstrInfo10", "Func": "getMCOpcodeFromPseudo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15085, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cached_match", "=", "target_mcu", ";", "for", "(", "i", "=", "ARRAY_SIZE", "(", "msp430_mcu_data", ")", ";", "i", "--", ";", ")", "if", "(", "strcasecmp", "(", "target_mcu", ",", "msp430_mcu_data", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "msp430_mcu_data", "[", "i", "]", ".", "hwmpy", "==", "<NUM_LIT>", ";", "return", "cached_result", "="], "ground_truth": ["false", ";"], "File": "msp4304", "Func": "use_32bit_hwmult", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15086, "Length": 50, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>_64MachoTargetObjectFile", "::", "getIndirectSymViaGOTPCRel", "(", "const", "MCSymbol", "*", "Sym", ",", "const", "MCValue", "&", "MV", ",", "int64_t", "Offset", ",", "MachineModuleInfo", "*", "MMI", ","], "ground_truth": ["MCStreamer", "&", "Streamer", ")", "const", "{"], "File": "X86TargetObjectFile10", "Func": "getIndirectSymViaGOTPCRel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15087, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "code", ")", "{", "case", "EQ", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "pos", "=", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "cc_status", ".", "flags", "&", "CC_IN_FPU", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "NULL", ")", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "inv", "?", "neg", ":", "pos", ")", ";", "return", "buf"], "ground_truth": [";"], "File": "pdp114", "Func": "output_jump", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15088, "Length": 182, "Cover_Rate": 0.5928338762214984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "{", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "continue", ";", "}", "int", "M", "=", "i", "<", "<NUM_LIT>", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "-", "<NUM_LIT>", ";", "assert", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "X86ISelLowering225", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15089, "Length": 355, "Cover_Rate": 0.6623134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Packet", "[", "i", "]", "->", "Succs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "for", "(", "SUnit", "::", "const_succ_iterator", "I", "=", "Packet", "[", "i", "]", "->", "Succs", ".", "begin", "(", ")", ",", "E", "=", "Packet", "[", "i", "]", "->", "Succs"], "ground_truth": [".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "HexagonMachineScheduler (2)2", "Func": "isResourceAvailable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15090, "Length": 82, "Cover_Rate": 0.4039408866995074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "SIRegisterInfo (3)", "Func": "getAlignedVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15091, "Length": 60, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "FS", "=", "TM", ".", "getTargetFeatureString", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "MTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>Subtarget", "STI", "(", "TT", ",", "CPU", ",", "FS", ",", "MTM", ".", "isLittleEndian", "(", ")", ",", "MTM", ")", ";", "bool", "IsABICalls", "=", "STI", ".", "isABICalls", "(", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "MTM", ".", "getABI", "(", ")", ";", "if", "(", "IsABICalls", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveAbiCalls", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionPic0", "(", ")", ";", "}", "std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "STI", ".", "isNaN2008", "(", ")", "?", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaN2008", "(", ")", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "if", "(", "ABI", ".", "IsEABI", "(", ")", ")", "{", "if", "(", "STI", ".", "isGP32bit", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "else", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "STI", ")", ";", "if", "(", "ABI", ".", "IsO32", "(", ")", "&&", "(", "STI", ".", "isABI_FPXX", "(", ")", "||", "STI", ".", "isFP64bit", "(", ")", ")", ")", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleFP", "(", ")", ";", "if", "(", "ABI", ".", "IsO32", "(", ")", "&&", "(", "!", "STI", ".", "useOddSPReg", "(", ")", "||", "STI", ".", "isABI_FPXX", "(", ")", ")", ")", "getTargetStreamer", "("], "ground_truth": [")", ".", "emitDirectiveModuleOddSPReg", "(", ")", ";"], "File": "MipsAsmPrinter7", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15092, "Length": 292, "Cover_Rate": 0.8848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ShiftVal", "=", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "assert", "(", "(", "ShiftVal", "==", "<NUM_LIT>", "||", "ShiftVal", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", "|", "(", "ShiftVal", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "<NUM_LIT>", "<<", "ShiftVal", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AArch64MCCodeEmitter (2)", "Func": "getAddSubImmOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15093, "Length": 86, "Cover_Rate": 0.33858267716535434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "attrs", ")", "return", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "&&", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "node", ")", ")", ")", "{", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "!=", "NULL_TREE", ")", "attrs", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "attrs", ")", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "{", "tree", "*", "tail", ";", "for", "(", "tail", "=", "attributes", ";", "attrs", ";"], "ground_truth": ["attrs", "=", "TREE_CHAIN", "(", "attrs", ")", ")", "{"], "File": "sh", "Func": "sh_insert_attributes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15094, "Length": 106, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Sym", "=", "Printer", ".", "createTempSymbol", "(", "<STR_LIT>", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "*", "MI", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "auto", "Signature", "=", "make_unique", "<", "<STR_LIT>", ">", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "Printer", ".", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TYPEINDEX", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Imm", "=", "MO", ".", "getFPImm", "(", ")", ";", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")"], "ground_truth": [".", "convertToFloat", "(", ")", ")", ";"], "File": "WebAssemblyMCInstLower43", "Func": "Lower", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15095, "Length": 289, "Cover_Rate": 0.39054054054054055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "tmp", ")", ";", "tmp", "=", "gen_frame_mem", "(", "BLKmode", ",", "tmp", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "par", "[", "<NUM_LIT>", "]", ")", ";", "par", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "i", ",", "par", ")", ")", ";", "insn", "=", "emit_insn", "(", "tmp", ")", ";", "tmp", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "i", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "tmp", ")", ";", "par", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "real_regs", ";", "++", "j", ",", "real_regs", "&=", "real_regs", "-", "<NUM_LIT>", ")", "{", "regno", "=", "ctz_hwi", "(", "real_regs", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "tmp", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "j", "*", "<NUM_LIT>", ")", ";", "tmp", "=", "gen_frame_mem", "(", "SImode", ",", "tmp", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp"], "ground_truth": [",", "reg", ")", ";"], "File": "arm4", "Func": "thumb1_emit_multi_reg_push", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15096, "Length": 161, "Cover_Rate": 0.44972067039106145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "!", "isSET_INDX", "(", "Next", "->", "getOpcode", "(", ")", ")", ")", "break", ";", "bool", "ElementIsSame", "=", "false", ";", "if", "(", "MachineInstr", "*", "R", "=", "skipRegisterLoad", "(", "Next", ")", ")", "Next", "=", "R", ";", "MachineOperand", "&", "CurrElement", "=", "Next", "->", "getOperand", "(", "NElement", ")", ";", "if", "(", "CurrElement", ".", "isImm", "(", ")", "&&", "Element", ".", "isImm", "(", ")", ")", "ElementIsSame", "=", "(", "CurrElement", ".", "getImm", "(", ")", "==", "Element", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "CurrElement", ".", "isReg", "(", ")", "&&", "Element", ".", "isReg", "(", ")", ")", "ElementIsSame", "=", "(", "CurrElement", ".", "getReg", "(", ")", "==", "Element", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "CurrElement", ".", "isReg", "(", ")", "&&", "OldElement", ".", "isReg", "(", ")", ")", "ElementIsSame", "=", "(", "CurrElement", ".", "getReg", "(", ")", "==", "OldElement", ".", "getReg", "(", ")", ")", ";", "MachineOperand", "&", "CurrPredicate", "=", "Next", "->", "getOperand", "(", "NMovPredicate", ")", ";", "MachineOperand", "&", "CurrPolarity", "=", "Next", "->", "getOperand", "(", "NMovPolarity", ")", ";", "assert", "(", "Predicate", ".", "isReg", "(", ")", "&&", "CurrPredicate", ".", "isReg", "(", ")", ")", ";", "bool", "predicate_same", "=", "Predicate", ".", "getReg", "(", ")", "==", "CurrPredicate", ".", "getReg", "(", ")", ";", "assert", "(", "Polarity", ".", "isImm", "(", ")", "&&", "CurrPolarity", ".", "isImm", "(", ")", ")", ";", "bool", "polarity_same", "=", "Polarity", ".", "getImm", "(", ")", "==", "CurrPolarity", ".", "getImm", "(", ")", ";", "if", "(", "ElementIsSame", "&&", "predicate_same", "&&", "polarity_same", ")", "{", "Mask", "|=", "Next", "->", "getOperand", "(", "NMask", ")", ".", "getImm", "(", ")", ";", "CoalescedDef", "->", "getOperand", "(", "NMask", ")", ".", "setImm", "(", "Mask"], "ground_truth": [")", ";"], "File": "TPCSetIndxCoalescer", "Func": "processSetIndx", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15097, "Length": 256, "Cover_Rate": 0.43389830508474575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "SIOptimizeExecMasking20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15098, "Length": 268, "Cover_Rate": 0.4260731319554849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_set_epi32", "(", "int", "__A", ",", "int", "__B", ",", "int", "__C", ",", "int", "__D", ",", "int", "__E", ",", "int", "__F", ",", "int", "__G", ",", "int", "__H", ",", "int", "__I", ",", "int", "__J", ",", "int", "__K"], "ground_truth": [",", "int", "__L", ",", "int", "__M", ",", "int", "__N", ",", "int", "__O", ",", "int", "__P", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_set_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15099, "Length": 64, "Cover_Rate": 0.5981308411214953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrbq_z_uv4si", "(", "(", "__builtin_neon_qi", "*", ")", "__base"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vldrbq_z_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15100, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SequenceMBBI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "SequenceMBBI", "->", "mayLoadOrStore", "(", ")", ")", "break", ";", "if", "(", "llvm", "::", "any_of", "(", "SequenceMBBI", "->", "operands", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "SelectDests", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "break", ";", "}", "}", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "HeadMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TailMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "IfFalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "IfFalseMBB", ")", ";", "F", "->", "insert", "(", "I", ",", "TailMBB", ")", ";", "for", "(", "MachineInstr", "*", "DebugInstr", ":", "SelectDebugValues", ")", "{", "TailMBB", "->", "push_back", "(", "DebugInstr", "->", "removeFromParent", "(", ")", ")", ";", "}", "TailMBB", "->", "splice", "(", "TailMBB", "->", "end", "(", ")", ",", "HeadMBB", ",", "std", "::", "next", "(", "LastSelectPseudo", "->", "getIterator", "(", ")", ")", ",", "HeadMBB", "->", "end", "(", ")", ")", ";", "TailMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "HeadMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "IfFalseMBB", ")", ";", "HeadMBB", "->", "addSuccessor", "(", "TailMBB", ")", ";", "BuildMI", "(", "HeadMBB", ",", "DL", ",", "TII", ".", "getBrCond", "(", "CC", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg"], "ground_truth": ["(", "RHS", ")", ".", "addMBB", "(", "TailMBB", ")", ";"], "File": "RISCVISelLowering33", "Func": "emitSelectPseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15101, "Length": 269, "Cover_Rate": 0.3842857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Seq", ".", "insert", "(", "L", ",", "VR", ")", ";", "unsigned", "S", "=", "Seq", ".", "size", "(", ")", ";", "if", "(", "S", ">", "MaxSize", ")", "Seq", "."], "ground_truth": ["resize", "(", "MaxSize", ")", ";"], "File": "HexagonGenInsert12", "Func": "insert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15102, "Length": 32, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "PatternNodeWithChain", "=", "N", ";", "if", "(", "IsProfitableToFold", "(", "PatternNodeWithChain", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", "&&", "IsLegalToFold", "(", "PatternNodeWithChain", ",", "Parent", ",", "Root", ",", "OptLevel", ")", ")", "{", "auto", "*", "MI", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "PatternNodeWithChain", ")", ";", "return", "selectAddr", "(", "MI", ",", "MI", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "PatternNodeWithChain", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "PatternNodeWithChain", ".", "getNode", "(", ")", ")", "&&", "IsProfitableToFold", "(", "PatternNodeWithChain", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", "&&", "IsLegalToFold", "(", "PatternNodeWithChain", ",", "N", ".", "getNode", "(", ")", ",", "Root", ",", "OptLevel", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "PatternNodeWithChain", ")", ";", "return", "selectAddr", "(", "LD", ",", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale"], "ground_truth": [",", "Index", ",", "Disp", ",", "Segment", ")", ";"], "File": "X86ISelDAGToDAG11", "Func": "selectScalarSSELoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15103, "Length": 182, "Cover_Rate": 0.5481927710843374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")"], "ground_truth": [")", ";"], "File": "PPCMCCodeEmitter15", "Func": "getMemRIX16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15104, "Length": 60, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", ")", "{", "unsigned", "SHUFPDMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "SHUFPDMask", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "SHUFPDMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "DAG"], "ground_truth": [".", "getConstant", "(", "SHUFPDMask", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering113", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15105, "Length": 507, "Cover_Rate": 0.5475161987041036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "s390_libgcc_shift_count_mode", "(", "void", ")", "{", "return", "TARGET_64BIT", "?", "DImode"], "ground_truth": [":", "SImode", ";"], "File": "s3904", "Func": "s390_libgcc_shift_count_mode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15106, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "M680x0Subtarget", "Func": "getTargetLowering", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15107, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "return", "true", ";", "}", "printSrcMemOperand", "(", "MI", ",", "OpNo"], "ground_truth": [",", "O", ")", ";"], "File": "TLCS900AsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15108, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "SetupFP", "||", "MaxCallFrameSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "SetupFP", "||", "std", "::", "find_if", "(", "CSI", ".", "begin", "(", ")", ",", "CSI", ".", "end", "(", ")", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "CS", ")", "{", "return", "CS", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", ")", "!=", "CSI", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "SaveRA", "=", "std", "::", "find_if", "(", "CSI", ".", "begin", "(", ")", ",", "CSI", ".", "end", "(", ")", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "CS", ")", "{", "return", "CS", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "}", ")", "!=", "CSI", ".", "end", "(", ")", ";", "if", "(", "StackSize", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StackSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "SaveRA", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaxCallFrameSize", "+", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "("], "ground_truth": ["SetupFP", ")", "{"], "File": "M88kFrameLowering", "Func": "emitPrologue", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15109, "Length": 206, "Cover_Rate": 0.45879732739420936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "nullptr", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "LaneBitmask", "SubLanes", "=", "SubReg", "?", "getSubRegIndexLaneMask", "(", "SubReg", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "VNInfo", "*", "V", "=", "nullptr", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "(", "S", ".", "LaneMask", "&", "SubLanes", ")", "==", "SubLanes", ")", "{", "V", "=", "S", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "break", ";", "}", "}", "}", "else", "{", "V", "=", "LI", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "}", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "Units", ")", ";", "if", "(", "VNInfo", "*", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{", "if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "||", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";", "}"], "ground_truth": ["else", "{"], "File": "SIRegisterInfo10", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15110, "Length": 220, "Cover_Rate": 0.6790123456790124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LSBaseSDNode", "*", "BN", "=", "cast", "<", "LSBaseSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "assert", "(", "BN", "->", "isUnindexed", "(", ")", ")", ";", "MVT", "MemTy", "=", "BN", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "isHvxPairTy", "(", "MemTy", ")", ")", "return", "Op", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "MVT", "SingleTy", "=", "typeSplit", "(", "MemTy", ")", ".", "first", ";", "SDValue", "Chain", "=", "BN", "->", "getChain", "(", ")", ";", "SDValue", "Base0", "=", "BN", "->", "getBasePtr", "(", ")", ";", "SDValue", "Base1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Base0", ",", "HwLen", ",", "dl", ")", ";", "MachineMemOperand", "*", "MOp0", "=", "nullptr", ",", "*", "MOp1", "=", "nullptr", ";", "if", "(", "MachineMemOperand", "*", "MMO", "=", "BN", "->", "getMemOperand", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MOp0", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", ","], "ground_truth": ["<NUM_LIT>", ",", "HwLen", ")", ";"], "File": "HexagonISelLoweringHVX", "Func": "SplitHvxMemOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15111, "Length": 155, "Cover_Rate": 0.3904282115869018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo2", ",", "Hi2", ";", "std", "::", "tie", "(", "Lo2", ",", "Hi2", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo0", ".", "getValueType", "(", ")"], "ground_truth": [",", "Lo0", ",", "Lo1", ",", "Lo2", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering12", "Func": "splitTernaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15112, "Length": 85, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sminv2df", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vminnmq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15113, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "__tmp", ";", "static", "const", "__vector", "unsigned", "char", "__permute_vector", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "xmmintrin2", "Func": "_mm_storer_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15114, "Length": 44, "Cover_Rate": 0.4943820224719101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op0", ".", "isReg", "(", ")", "&&", "Op1", ".", "isReg", "(", ")", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", "(", "Op0", ".", "getReg", "(", ")", ")", ";", "assert", "(", "F", "!=", "PairMap", ".", "end", "(", ")", ")", ";", "const", "UUPair", "&", "P", "=", "F", "->", "second", ";", "unsigned", "RS", "=", "getRegState", "(", "Op1", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "P", ".", "first", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS", "&", "~", "RegState", "::", "Kill", ","], "ground_truth": ["Op1", ".", "getSubReg", "(", ")", ")", ";"], "File": "HexagonSplitDouble", "Func": "splitExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15115, "Length": 123, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsliq_n_s16", "(", "int16x8_t", "__a", ",", "int16x8_t"], "ground_truth": ["__b", ",", "const", "int", "__c", ")", "{"], "File": "arm", "Func": "neon_vsliq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15116, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "addr", "=", "XEXP", "(", "call_op", ",", "<NUM_LIT>", ")", ";", "if", "(", "ix86_decompose_address", "(", "addr", ",", "&", "parts", ")", "&&", "parts", ".", "base", "==", "stack_pointer_rtx", ")", "{", "if", "(", "parts", ".", "index", ")", "{", "addr", "=", "gen_rtx_MULT", "(", "Pmode", ",", "parts", ".", "index", ",", "GEN_INT", "(", "parts", ".", "scale", ")", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "addr", ")", ";", "}", "else", "addr", "=", "stack_pointer_rtx", ";", "rtx", "disp", ";", "if", "(", "parts", ".", "disp", "!=", "NULL_RTX", ")", "disp", "=", "plus_constant", "(", "Pmode", ",", "parts", ".", "disp", ",", "UNITS_PER_WORD", ")", ";", "else", "disp", "=", "GEN_INT", "(", "UNITS_PER_WORD", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ",", "disp", ")", ";", "call_op", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "call_op", ")", ",", "addr", ")", ";", "}", "}", "output_asm_insn", "(", "push_buf", ",", "&", "call_op", ")", ";", "ix86_output_jmp_thunk_or_indirect", "(", "thunk_name", ",", "regno", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "indirectlabel2", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "indirectlabel1", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")"], "ground_truth": [";"], "File": "i386", "Func": "ix86_output_indirect_branch_via_push", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15117, "Length": 169, "Cover_Rate": 0.44591029023746703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmin_u8", "(", "uint8x8_t", "__a"], "ground_truth": [",", "uint8x8_t", "__b", ")", "{"], "File": "arm", "Func": "neon_vpmin_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15118, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DisableInsertVSETVLPHIOpt", ")", "return", "true", ";", "if", "(", "!", "Require", ".", "hasAVLReg", "(", ")", ")", "return", "true", ";", "Register", "AVLReg", "=", "Require", ".", "getAVLReg", "(", ")", ";", "if", "(", "!", "AVLReg", ".", "isVirtual", "(", ")", ")", "return", "true", ";", "MachineInstr", "*", "PHI", "=", "MRI", "->", "getVRegDef", "(", "AVLReg", ")", ";", "if", "(", "!", "PHI", "||", "PHI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "PHI", "->", "getParent", "(", ")", "!=", "&", "MBB", ")", "return", "true", ";", "for", "(", "unsigned", "PHIOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "PHI", "->", "getNumOperands", "(", ")", ";", "PHIOp", "!=", "NumOps", ";", "PHIOp", "+=", "<NUM_LIT>", ")", "{", "Register", "InReg", "=", "PHI", "->", "getOperand", "(", "PHIOp", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "PBB", "=", "PHI", "->", "getOperand", "(", "PHIOp", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "BlockData", "&", "PBBInfo", "=", "BlockInfo", "[", "PBB", "->", "getNumber", "("], "ground_truth": [")", "]", ";"], "File": "RISCVInsertVSETVLI", "Func": "needVSETVLIPHI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15119, "Length": 145, "Cover_Rate": 0.5253623188405797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "First", ")", "{", "First", "=", "false", ";", "if", "(", "NumZero", "||", "<NUM_LIT>", "!=", "i", ")", "V", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "{", "assert", "(", "<NUM_LIT>", "==", "i", "&&", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "continue", ";", "}", "}", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V", ",", "Op", ".", "getOperand", "(", "i", ")"], "ground_truth": [",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerBuildVectorAsInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15120, "Length": 120, "Cover_Rate": 0.45112781954887216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "bool", "I", "=", "(", "Val", "&", "<NUM_LIT>", ")", ";", "bool", "J1", "=", "(", "Val", "&", "<NUM_LIT>", ")", ";", "bool", "J2", "=", "(", "Val", "&", "<NUM_LIT>", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "<NUM_LIT>", ";", "else", "Val", "|=", "<NUM_LIT>", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "<NUM_LIT>", ";", "else", "Val", "|="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ARMMCCodeEmitter1", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15121, "Length": 104, "Cover_Rate": 0.7323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot270_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ","], "ground_truth": ["float32x4_t", "__c", ")", "{"], "File": "arm", "Func": "mve___arm_vcmlaq_rot270_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15122, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag"], "ground_truth": ["(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{"], "File": "NyuziISelDAGToDAG", "Func": "createNyuziISelDag", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15123, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "addQRTypeForNEON", "(", "EVT", "VT", ")", "{", "addRegisterClass", "(", "VT", ",", "<STR_LIT>", ")", ";", "addTypeForNEON", "(", "VT", ",", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15124, "Length": 25, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true"], "ground_truth": [";"], "File": "RISCVInstrInfo (2)", "Func": "isRVVWholeLoadStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15125, "Length": 48, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "HexagonSplitDouble", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15126, "Length": 9, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_cvttps2qq256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_cvttps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15127, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "if", "(", "!", "(", "rsym", "->", "reserved", "(", ")", "&", "(", "<ISA_LIT>Relocator", "::", "ReserveGOT", ")", ")", ")", "return", "Relocator", "::", "BadReloc", ";", "<ISA_LIT>_32GOTEntry", "*", "got_entry", "=", "pParent", ".", "getSymGOTMap", "(", ")", ".", "lookUp", "(", "*", "pReloc", "."], "ground_truth": ["symInfo", "(", ")", ")", ";"], "File": "X86Relocator", "Func": "got32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15128, "Length": 52, "Cover_Rate": 0.33986928104575165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "prior", "(", "I", ")", ";", "NewMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg"], "ground_truth": ["(", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15129, "Length": 78, "Cover_Rate": 0.3236514522821577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "SDValue", "And", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "And", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shift", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShiftOpc", "=", "Shift", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "ShiftOpc", "!=", "<STR_LIT>", "&&", "ShiftOpc", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsShiftRight", "=", "ShiftOpc", "==", "<STR_LIT>", ";", "ConstantSDNode", "*", "C2node", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C2node", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C1", ";", "if", "(", "!", "isAllConstantBuildVector", "(", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "C1", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C2", "=", "C2node", "->", "getZExtValue", "(", ")", ";", "unsigned", "ElemSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "C2", ">", "ElemSizeInBits", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ElemMask", "=", "(", "<NUM_LIT>", "<<", "ElemSizeInBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "C1", "&", "ElemMask", ")", "!=", "(", "~", "C2", "&", "ElemMask", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", "=", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Intrin", "=", "IsShiftRight", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ResultSLI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrin", ",", "DL", ",", "<STR_LIT>", ")", ",", "X", ",", "Y", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "&", "DAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "ResultSLI", "->", "dump", "("], "ground_truth": ["&", "DAG", ")", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "tryLowerToSLI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15130, "Length": 314, "Cover_Rate": 0.8971428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32Disassembler", "(", ")"], "ground_truth": [":"], "File": "X86Disassembler1", "Func": "X86_32Disassembler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15131, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "can_create_pseudo_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "df_set_regs_ever_live", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "crtl", "->", "uses_pic_offset_table", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "rs6000_got_register", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15132, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "("], "ground_truth": [")", "{"], "File": "LM32TargetMachine", "Func": "LLVMInitializeLM32Target", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15133, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "}", "if", "(", "IsVarArg", "||", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "}", "return", "Chain"], "ground_truth": [";"], "File": "BPFISelLowering13", "Func": "LowerFormalArguments", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15134, "Length": 222, "Cover_Rate": 0.5311004784688995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCommuted", "(", ")", "const", "{", "return", "Commuted"], "ground_truth": [";"], "File": "SIFoldOperands", "Func": "isCommuted", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15135, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrmlaldavhq_p_uv4si", "(", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrmlaldavhq_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15136, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ";", "TgtMBB", "->", "setAlignment", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";", "}", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")"], "ground_truth": [".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "MipsLongBranch40", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15137, "Length": 401, "Cover_Rate": 0.3273469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "field_mode", "=", "VOIDmode", ";", "int", "field_count", "=", "rs6000_aggregate_candidate", "(", "type", ",", "&", "field_mode", ")", ";", "if", "(", "field_count", ">", "<NUM_LIT>", ")", "{", "int", "n_regs", "=", "(", "SCALAR_FLOAT_MODE_P", "(", "field_mode", ")", "?", "(", "GET_MODE_SIZE", "(", "field_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "field_count", "*", "n_regs", "<=", "AGGR_ARG_NUM_REG", ")", "{", "if", "(", "elt_mode", ")", "*", "elt_mode", "=", "field_mode", ";", "if", "(", "n_elts", ")", "*", "n_elts", "=", "field_count", ";", "return", "true", ";", "}", "}", "}", "if", "(", "elt_mode", ")", "*", "elt_mode", "=", "mode", ";", "if", "(", "n_elts", ")", "*", "n_elts"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "rs60007", "Func": "rs6000_discover_homogeneous_aggregate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15138, "Length": 97, "Cover_Rate": 0.7132352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target"], "ground_truth": [")", ";"], "File": "MipsTargetMachine20", "Func": "LLVMInitializeMipsTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15139, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsdavq_p_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p"], "ground_truth": [")", "{"], "File": "arm", "Func": "mve___arm_vmlsdavq_p_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15140, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead"], "ground_truth": ["(", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo110", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15141, "Length": 91, "Cover_Rate": 0.4212962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__builtin_mve_vmulq_uv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmulq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15142, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__a"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vreinterpretq_u32_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15143, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstrBuilder", "&", "<ISA_LIT>FastISel", "::", "addFullAddress", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "<ISA_LIT>AddressMode", "&", "AM"], "ground_truth": [")", "{"], "File": "X86FastISel (2)4", "Func": "addFullAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15144, "Length": 17, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePostIdxReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15145, "Length": 39, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_cmpneqsd", "(", "(", "__v2df", ")", "__A"], "ground_truth": [",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_cmpneq_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15146, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "LookThroughSetCC", "(", "SDValue", "&", "LHS", ",", "SDValue", "&", "RHS", ",", "<STR_LIT>", "CC", ",", "unsigned", "&", "<ISA_LIT>CC", ")", "{", "if", "(", "isNullConstant", "(", "RHS", ")", "&&", "CC", "==", "<STR_LIT>", "&&", "(", "(", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "isOneConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isNullConstant", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "CMPCC", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>CC", "=", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [")", "->", "getZExtValue", "(", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LookThroughSetCC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15147, "Length": 139, "Cover_Rate": 0.8034682080924855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_roundsh_i32", "(", "__m128h", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "int", ")", "__builtin_ia32_vcvtsh2si32_round", "(", "__A", ","], "ground_truth": ["__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_cvt_roundsh_i32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15148, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15149, "Length": 41, "Cover_Rate": 0.4270833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", "."], "ground_truth": ["createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "LanaiMachineFunctionInfo", "Func": "getGlobalBaseReg", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15150, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Modifier", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "ID", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "("], "ground_truth": [")", ")", "{"], "File": "ARMAsmPrinter100", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15151, "Length": 95, "Cover_Rate": 0.6884057971014492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MCOpcode", "=", "AMDGPU", "::", "getMCOpcode", "(", "MIOpcode", ",", "AMDGPUSubtargetTo<ISA_LIT>Subtarget", "(", "ST", ".", "getGeneration", "(", ")", ")", ")", ";", "if", "(", "MCOpcode", "==", "-", "<NUM_LIT>"], "ground_truth": [")", "MCOpcode", "=", "MIOpcode", ";"], "File": "AMDGPUMCInstLower17", "Func": "getMCOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15152, "Length": 30, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Fs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "Wd_in"], "ground_truth": [")", ".", "addImm", "(", "Lane", ")", ".", "addReg", "(", "Wt", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "emitINSERT_FD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15153, "Length": 79, "Cover_Rate": 0.3691588785046729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_subss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_sub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15154, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_usli_nv16qi_uuus", "(", "__a", ",", "__b", ",", "__c"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon2_vsliq_n_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15155, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2TB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15156, "Length": 48, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "gbz80", ">", "X", "(", "llvm", "::", "getThe<ISA_LIT>Z80Target"], "ground_truth": ["(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "GBZ80TargetInfo", "Func": "LLVMInitializeGBZ80TargetInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15157, "Length": 25, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineOperand", "&", "getDispOperand", "(", "MachineInstr", "*", "MI", ")", "{", "int", "AddrOffset", "=", "getAddrOffset", "(", "MI", ")", ";", "return", "MI", "->", "getOperand", "("], "ground_truth": ["AddrOffset", "+", "<STR_LIT>", ")", ";"], "File": "X86AvoidStoreForwardingBlocks", "Func": "getDispOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15158, "Length": 28, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtpd2ph512_mask_round", "(", "(", "__v8df", ")", "__C", ",", "__A", ",", "__B"], "ground_truth": [",", "__D", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvt_roundpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15159, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "<NUM_LIT>", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15160, "Length": 217, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "<ISA_LIT>InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";", "HexStream", "<<", "format", "(", "<STR_LIT>", ",", "(", "i", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>"], "ground_truth": [")", ",", "CodeDWord", ")", ";"], "File": "AMDGPUMCInstLower10", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15161, "Length": 245, "Cover_Rate": 0.4083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "field_count", "=", "rs6000_aggregate_candidate", "(", "type", ",", "&", "field_mode", ")", ";", "if", "(", "field_count", ">", "<NUM_LIT>", ")", "{", "int", "reg_size", "=", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "field_mode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "field_size", "=", "ROUND_UP", "(", "GET_MODE_SIZE", "(", "field_mode", ")", ",", "reg_size", ")", ";", "if", "(", "field_count", "*", "field_size", "<=", "AGGR_ARG_NUM_REG", "*", "reg_size", ")", "{", "if", "(", "elt_mode", ")", "*", "elt_mode", "=", "field_mode", ";", "if", "(", "n_elts", ")", "*", "n_elts", "=", "field_count", ";", "return", "true"], "ground_truth": [";"], "File": "rs60008", "Func": "rs6000_discover_homogeneous_aggregate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15162, "Length": 75, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "=", "XSTR", "(", "XVECEXP", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "tlsname", "=", "XALLOCAVEC", "(", "char", ",", "strlen", "(", "name", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "tlsname", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tlsname", ",", "name", "+", "<NUM_LIT>", ")", ";", "rtx", "modaddr", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "tlsname", ")", ")", ";", "SYMBOL_REF_FLAGS", "(", "modaddr", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "tocref", "=", "create_TOC_reference", "(", "modaddr", ",", "NULL_RTX", ")", ";", "rtx", "modmem", "=", "gen_const_mem", "(", "Pmode", ",", "tocref", ")", ";", "set_mem_alias_set", "(", "modmem", ",", "get_TOC_alias_set", "(", ")", ")", ";", "rtx", "modreg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "modreg", ",", "modmem", ")", ")", ";", "tmpreg", "=", "gen_reg_rtx"], "ground_truth": ["(", "Pmode", ")", ";"], "File": "rs6000", "Func": "rs6000_legitimize_tls_address_aix", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15163, "Length": 124, "Cover_Rate": 0.31876606683804626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmsq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32x4_t", "__c", ")", "{", "return", "__builtin_aarch64_fmav4sf", "(", "-", "__b", ",", "__c", ","], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vfmsq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15164, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ElemTy", ".", "isScalarInteger", "(", ")", ")", ";", "MVT", "WideTy", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "<NUM_LIT>", "*", "ElemTy", ".", "getSizeInBits", "(", ")", ")", ",", "OpTy", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getSExtOrTrunc", "(", "DAG", ".", "getSelect", "(", "dl", ",", "WideTy", ",", "PredOp", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op1", ",", "dl", ",", "WideTy"], "ground_truth": [")", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op2", ",", "dl", ",", "WideTy", ")", ")", ",", "dl", ",", "OpTy", ")", ";"], "File": "HexagonISelLowering100", "Func": "LowerVSELECT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15165, "Length": 75, "Cover_Rate": 0.4437869822485207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "mi", ",", "raw_ostream", "&"], "ground_truth": ["os", ",", "StringRef", "annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "File": "TGSIMCInstPrinter", "Func": "printInst", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15166, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "LiteralRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "<NUM_LIT>", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "llvm", "::", "find_if", "(", "Lits", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "("], "ground_truth": [")", "==", "Imm", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15167, "Length": 115, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "B", "!=", "E", ";", "++", "B", ")", "if", "(", "!", "B", "->", "isDebugInstr", "(", ")", ")", "return", "B", ";", "return", "E"], "ground_truth": [";"], "File": "MipsBranchExpansion (2)", "Func": "getNonDebugInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15168, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "OS", "<<", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "Register", "Reg", "=", "MO", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "MOSAsmPrinter", "Func": "PrintAsmOperand", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15169, "Length": 72, "Cover_Rate": 0.35467980295566504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmToken", "const", "&", "T", "=", "Parser", ".", "getTok", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "T", ".", "getLoc", "(", ")", ",", "T", ".", "getEndLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MCS51AsmParser", "Func": "tryParseRegisterOperand", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15170, "Length": 42, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMaxWavesPerEU", "(", ")", "*", "getEUsPerCU"], "ground_truth": ["(", "Features", ")", ";"], "File": "AMDGPUBaseInfo51", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15171, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepu8_epi16", "(", "__m256i", "__W", ",", "__mmask16", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovzxbw256_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16hi", ")"], "ground_truth": ["__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cvtepu8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15172, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "memory_address", "(", "mode", ",", "addr", ")", ")", ";", "set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "GET_MODE_INNER"], "ground_truth": ["(", "mode", ")", ")", ")", ";"], "File": "riscv-vector-builtins", "Func": "add_mem_operand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15173, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "F2003fMCAsmStreamer", "Func": "EmitBundleUnlock", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15174, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SILowerSGPRSpills4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15175, "Length": 159, "Cover_Rate": 0.4380165289256198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "I64Ty", "=", "Builder", "->", "getInt64Ty", "(", ")", ";", "Value", "*", "Idx", "[", "]", "=", "{", "Builder", "->", "getInt32", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "}", ";", "{", "Builder", "->", "SetInsertPoint", "(", "BasicBlock", "::", "Create", "(", "*", "Ctx", ",", "<STR_LIT>", ",", "InitFn", ")", ")", ";", "Function", "::", "arg_iterator", "ArgI", "=", "InitFn", "->", "getArgumentList", "(", ")", ".", "begin", "(", ")", ";", "Value", "*", "Regset", "=", "ArgI", "++", ";", "Value", "*", "StackPtr", "=", "ArgI", "++", ";", "Value", "*", "StackSize", "=", "ArgI", "++", ";", "Value", "*", "ArgC", "=", "ArgI", "++", ";", "Value", "*", "ArgV", "=", "ArgI", "++", ";", "Value", "*", "RSP", "=", "Builder", "->", "CreatePtrToInt", "(", "StackPtr", ",", "I64Ty", ")", ";", "RSP", "=", "Builder", "->", "CreateAdd", "(", "RSP", ",", "Builder"], "ground_truth": ["->", "CreateZExtOrBitCast", "(", "StackSize", ",", "I64Ty", ")", ")", ";"], "File": "X86RegisterSema", "Func": "insertInitFiniRegsetCode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15176, "Length": 126, "Cover_Rate": 0.30656934306569344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "MipsAsmParser79", "Func": "regKindToRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15177, "Length": 72, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", "&&", "to_reg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "from_reg", "==", "FRAME_POINTER_REGNUM", "&&", "to_reg", "==", "STACK_POINTER_REGNUM", ")", "{", "offset", "=", "(", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", ")", ";", "}", "else", "if", "(", "from_reg", "==", "FRAME_POINTER_REGNUM", "&&", "to_reg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "offset", "=", "(", "-", "<NUM_LIT>", ")", "*", "(", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine"], "ground_truth": ["->", "callee_saved_fpr_regs_size", "+", "cfun", "->", "machine", "->", "eh_return_data_regs_size", ")", ";"], "File": "nds32", "Func": "nds32_initial_elimination_offset", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15178, "Length": 110, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "fold_build_pointer_plus", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "tmp", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "tmp", ",", "pre_p", ")", ";", "}", "if", "(", "is_double", ")", "gimplify_and_add", "(", "cmp", ",", "pre_p", ")", ";", "if", "(", "TYPE_MODE", "(", "eff_type", ")", "==", "SCmode", "&&", "TARGET_SH4", "&&", "TARGET_LITTLE_ENDIAN", ")", "{", "tree", "subtype", "=", "TREE_TYPE", "(", "eff_type", ")", ";", "tree", "real", ",", "imag", ";", "imag", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "imag", "=", "get_initialized_tmp_var", "(", "imag", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "get_initialized_tmp_var", "(", "real", ",", "pre_p", ",", "NULL", ")", ";", "result", "=", "build2", "(", "COMPLEX_EXPR", ",", "eff_type", ",", "real", ",", "imag", ")", ";", "if", "(", "type", "!=", "eff_type", ")", "result", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "type", ",", "result", ")", ";", "result", "=", "get_initialized_tmp_var", "(", "result", ",", "pre_p", ",", "NULL", ")", ";", "}", "tmp", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_stack", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "unshare_expr", "(", "valist", ")", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "valist", ")", ",", "unshare_expr", "(", "next_fp_tmp", ")", ",", "post_p", ")", ";", "valist", "=", "next_fp_tmp", ";", "}", "else", "{", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "next_o", ")", ",", "rsize", ")", ";", "tmp", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "tmp", ",", "unshare_expr", "(", "next_o_limit", ")", ")", ";", "tmp", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "tmp", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_o", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", "&&", "!", "(", "TARGET_SH4", "||", "TARGET_SH2A", ")", ")", "gimplify_assign", "(", "unshare_expr", "(", "next_o", ")", ",", "unshare_expr", "(", "next_o_limit", ")", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_stack", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "}", "if", "(", "!", "result", ")", "{", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "}", "}", "tmp", "=", "std_gimplify_va_arg_expr", "(", "valist", ",", "type", ",", "pre_p", ",", "NULL", ")", ";", "if", "(", "result", ")", "{", "gimplify_assign", "(", "result", ",", "tmp", ",", "pre_p", ")", ";", "result", "=", "build1", "(", "NOP_EXPR", ",", "TREE_TYPE", "(", "result", ")"], "ground_truth": [",", "result", ")", ";"], "File": "sh", "Func": "sh_gimplify_va_arg_expr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15179, "Length": 511, "Cover_Rate": 0.41646291768541155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++"], "ground_truth": ["I", ";"], "File": "Thumb2ITBlockPass32", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15180, "Length": 81, "Cover_Rate": 0.3201581027667984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "<STR_LIT>", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")"], "ground_truth": [",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15181, "Length": 94, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ","], "ground_truth": ["CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", ",", "DL", "(", "computeDataLayout", "(", "is64bit", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64bit", ")", "{"], "File": "NVPTXTargetMachine17", "Func": "NVPTXTargetMachine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15182, "Length": 93, "Cover_Rate": 0.9489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitThumb2LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LIT>", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "("], "ground_truth": [")", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15183, "Length": 75, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "x", "=", "gen_lowpart", "(", "half_mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "high", "[", "<NUM_LIT>", "]", ",", "x", ")", ")", ";", "emit_insn", "(", "gen_lshr3", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "emit_insn", "(", "gen_and3", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ")", ")", ";", "emit_move_insn", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_xor3", "(", "low", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ")", ")", ";", "}", "emit_insn", "(", "gen_ashl3", "(", "low", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_ashl3", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", ";", "}", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "{", "emit_move_insn", "(", "low", "[", "<NUM_LIT>", "]", ",", "constm1_rtx", ")", ";", "if", "(", "optimize_insn_for_size_p", "(", ")", ")", "emit_move_insn", "(", "high", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ")", ";", "else", "emit_move_insn", "(", "high", "[", "<NUM_LIT>", "]", ",", "constm1_rtx", ")", ";", "}", "else", "{", "gen_shld", "=", "mode", "==", "DImode", "?", "gen_x86_shld", ":", "gen_x86_64_shld", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "split_double_mode", "(", "mode", ",", "operands", ",", "<NUM_LIT>", ",", "low", ",", "high", ")", ";", "emit_insn", "(", "gen_shld", "(", "high", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_insn", "(", "gen_ashl3", "(", "low", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "TARGET_CMOVE", "&&", "scratch", ")", "{", "rtx", "(", "*", "gen_x86_shift_adj_1", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", "=", "mode", "==", "DImode", "?", "gen_x86_shiftsi_adj_1", ":", "gen_x86_shiftdi_adj_1", ";", "ix86_expand_clear", "(", "scratch"], "ground_truth": [")", ";"], "File": "i3865", "Func": "ix86_split_ashl", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15184, "Length": 325, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "gcc_unreachable", "(", ")", ";", "emit_insn_after", "(", "gen_move_insn", "(", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ",", "gen_lowpart", "(", "GET_MODE", "(", "set_src", ")", ",", "r", ")", ")", ",", "i0", ")", ";", "set_insn_deleted", "(", "insn", ")", ";", "return", "r", ";", "}", "else", "{", "rtx", "extension_dst", "=", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "extension_dst", ")", "!=", "SImode", ")", "extension_dst", "=", "simplify_gen_subreg", "(", "SImode", ",", "extension_dst", ",", "GET_MODE", "(", "extension_dst", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "modified_between_p", "(", "extension_dst", ",", "insn", ",", "use_at_insn", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "REGNO", "(", "extension_dst", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";", "rtx", "r", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn_after", "(", "gen_move_insn", "(", "r", ",", "extension_dst", ")"], "ground_truth": [",", "insn", ")", ";"], "File": "sh5", "Func": "use_as_extended_reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15185, "Length": 130, "Cover_Rate": 0.46099290780141844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printCallOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_GlobalAddress", ")", "{", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "("], "ground_truth": ["Sym", ")", ";"], "File": "PPCAsmPrinter107", "Func": "printCallOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15186, "Length": 106, "Cover_Rate": 0.4015151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performSETCCCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Ty", "!=", "<STR_LIT>", ")", "&&", "(", "Ty", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isLegalDSPCondCode", "(", "Ty", ",", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")"], "ground_truth": ["->", "get", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "performSETCCCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15187, "Length": 72, "Cover_Rate": 0.6260869565217392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "unsigned", "CalleeFrameSize", "=", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "bool", "IsNotLiveIn", "=", "!", "MBB", ".", "isLiveIn", "(", "Reg", ")", ";", "assert", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsNotLiveIn", ")", "{", "MBB", ".", "addLiveIn", "("], "ground_truth": ["Reg", ")", ";"], "File": "SNESFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15188, "Length": 185, "Cover_Rate": 0.7838983050847458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_roundscale_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_rndscaless_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__imm", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "("], "ground_truth": [")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_roundscale_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15189, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "<NUM_LIT>", "-", "MO", ".", "getImm", "(", ")", ")", "&", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "-", "MO", ".", "getImm"], "ground_truth": ["(", ")", ")", "<<", "<NUM_LIT>", ";"], "File": "AArch64MCCodeEmitter22", "Func": "getBitfield32LSLOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15190, "Length": 27, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "NotOp", "=", "Op0", ";", "else", "return", "SDValue", "(", ")", ";", "if", "(", "NotOp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "NotOp", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ",", "NotOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "performXORCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15191, "Length": 61, "Cover_Rate": 0.37423312883435583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "create<ISA_LIT>AsmPrinterPass", ")", ";", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getThe<ISA_LIT>64LETarget", "(", ")"], "ground_truth": [",", "create<ISA_LIT>AsmPrinterPass", ")", ";"], "File": "PPCAsmPrinter100", "Func": "LLVMInitializePowerPCAsmPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15192, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "TII", ".", "GetFunctionSizeInBytes", "(", "MF", ")", ";", "if", "(", "FnSize", ">=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "RS", "&&", "estimateStackSize", "(", "MF", ")", "+", "(", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "<STR_LIT>", ")", ";", "NumGPRSpills", "++", ";", "UnspilledCS1GPRs", ".", "erase", "(", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "<STR_LIT>", ")", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "<NUM_LIT>", "&&", "(", "NumGPRSpills", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "is<ISA_LIT>LowRegister", "(", "Reg", ")", "||", "Reg", "==", "<STR_LIT>", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "Reg", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "Reg", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{", "unsigned", "NumExtras", "=", "TargetAlign", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Extras", ";", "while", "(", "NumExtras", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", ".", "back", "(", ")", ";", "UnspilledCS1GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "{", "Extras", ".", "push_back", "("], "ground_truth": ["Reg", ")", ";"], "File": "ARMBaseRegisterInfo51", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15193, "Length": 478, "Cover_Rate": 0.44423791821561337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "outputs", ".", "length", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "reg_overlap_mentioned_p", "(", "mof_reg", ",", "outputs", "[", "i", "]", ")", ")", "return", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "inputs", ".", "length", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "reg_overlap_mentioned_p", "(", "mof_reg", ",", "inputs", "[", "i", "]", ")", ")", "return", "NULL", ";", "clobbers", ".", "safe_push"], "ground_truth": ["(", "mof_reg", ")", ";"], "File": "cris", "Func": "cris_md_asm_adjust", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15194, "Length": 81, "Cover_Rate": 0.3894230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "orig_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp", ")", ")", ";", "}", "return"], "ground_truth": ["tmp", ";"], "File": "i386", "Func": "gen_reg_or_parallel", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15195, "Length": 29, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mods", "=", "<NUM_LIT>", ";", "Src", "=", "In", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Mods", "|=", "<STR_LIT>", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Mods", "|=", "<STR_LIT>", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "true"], "ground_truth": [";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15196, "Length": 61, "Cover_Rate": 0.6931818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*"], "ground_truth": ["MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";"], "File": "MSP430InstrInfo13", "Func": "GetInstSizeInBytes", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15197, "Length": 78, "Cover_Rate": 0.3627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_32BIT", ")", "return", "false", ";", "*", "p1", "=", "CC_REGNUM", ";", "*", "p2", "=", "TARGET_HARD_FLOAT"], "ground_truth": ["?", "VFPCC_REGNUM", ":", "INVALID_REGNUM", ";"], "File": "arm7", "Func": "arm_fixed_condition_code_regs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15198, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "FunctionPass", "*", "llvm"], "ground_truth": ["::", "create<ISA_LIT>ModuleISelDagPass", "(", ")", "{"], "File": "MipsModuleISelDAGToDAG10", "Func": "createMipsModuleISelDagPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15199, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "m32c_override_options_after_change", "(", "void", ")"], "ground_truth": ["{"], "File": "m32c", "Func": "m32c_override_options_after_change", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15200, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_state", "="], "ground_truth": ["VALID", ";"], "File": "riscv-vsetvl", "Func": "set_valid", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15201, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "any_condjump_p", "(", "insn", ")", "&&", "!", "cbranch_predicted_taken_p", "(", "insn", ")", ")", "{", "rtx", "n", "=", "next_real_insn", "(", "insn", ")", ";", "emit_insn_before", "(", "gen_stall", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "n", ")", ";", "}", "}", "}", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "any_condjump_p", "(", "insn", ")", "&&", "(", "cbranch_predicted_taken_p", "(", "insn"], "ground_truth": [")", ")", ")", "{"], "File": "bfin3", "Func": "add_sched_insns_for_speculation", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15202, "Length": 76, "Cover_Rate": 0.304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "HasStackArgs", "=", "true", ";", "break", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "if", "(", "HasStackArgs", ")", "{", "for", "(", "AE", "=", "AI", ",", "AI", "=", "ArgLocs", ".", "size", "(", ")", ";", "AI", "!=", "AE", ";", "--", "AI", ")", "{", "unsigned", "Loc", "=", "AI", "-", "<NUM_LIT>", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "Loc", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "Loc", "]", ";", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "VA", ".", "getLocMemOffset", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "Reg", ":", "RegsToPass", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "DL", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "InFlag", ",", "DL", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DL"], "ground_truth": [",", "DAG", ",", "InVals", ")", ";"], "File": "AVRISelLowering", "Func": "LowerCall", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15203, "Length": 490, "Cover_Rate": 0.5056759545923633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "unsigned", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", "."], "ground_truth": ["getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "File": "AMDGPUAsmPrinter85", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15204, "Length": 114, "Cover_Rate": 0.3486238532110092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "X86InstrInfo125", "Func": "findCommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15205, "Length": 66, "Cover_Rate": 0.37714285714285717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalInterleavedAccessType", "(", "unsigned", "Factor", ",", "FixedVectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VecTy", "->", "getNumElements", "(", ")"], "ground_truth": ["<", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMISelLowering103", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15206, "Length": 111, "Cover_Rate": 0.7350993377483444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "high", "=", "(", "(", "(", "val", "-", "low", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "high", "+", "low", "!=", "val", ")", "return", "NULL_RTX", ";", "x", "=", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "high", ")", ")", ",", "GEN_INT", "(", "low", ")", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";"], "File": "alpha4", "Func": "alpha_legitimize_reload_address", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15207, "Length": 123, "Cover_Rate": 0.3716012084592145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "("], "ground_truth": [")", "==", "<STR_LIT>", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15208, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepi32_epi16", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovdw128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cvtepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15209, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseOperand", "(", "OperandVector", "&", "Operands", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "unsigned", "RegNo", ";", "SMLoc", "StartLoc", ",", "EndLoc", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "{", "SMLoc", "StartLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ")", ")", "{", "unsigned", "RegNo", "=", "<STR_LIT>", ";", "SMLoc", "EndLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "SMLoc", "RegStartLoc", ";", "if", "(", "ParseRegister", "(", "RegNo", ",", "RegStartLoc", ",", "EndLoc", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "RParen", ")", "return", "true", ";", "EndLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "Val", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "case", "AsmToken", "::", "Amp", ":", "{", "SMLoc", "StartLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ")", ")", "{", "SMLoc", "EndLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Val", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MSP430AsmParser", "Func": "ParseOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15210, "Length": 328, "Cover_Rate": 0.6040515653775322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "<NUM_LIT>", ")", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "||", "CSKY_TARGET_ARCH", "(", "CK803", ")", "||", "!", "TARGET_HIGH_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "CSKY_FIRST_HIGH_REGNUM", ";", "i", "<=", "CSKY_LAST_HIGH_REGNUM", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", ")", "{", "fixed_regs", "[", "CSKY_LR_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_LR_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_DSP", ")", "{", "fixed_regs", "[", "CSKY_HI_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_HI_REGNUM", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "CSKY_LO_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "CSKY_LO_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_HARD_FLOAT"], "ground_truth": [")", "{"], "File": "csky", "Func": "csky_conditional_register_usage", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15211, "Length": 156, "Cover_Rate": 0.5977011494252874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int8x8x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vzip_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15212, "Length": 108, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasBF16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "LoadVT", "=", "VT", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "LoadVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "{", "LoadVT", ",", "<STR_LIT>", "}", ",", "Ops", ")", ";", "SDValue", "LoadChain", "=", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Load", ",", "LoadChain", "}", ","], "ground_truth": ["DL", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performLD1ReplicateCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15213, "Length": 155, "Cover_Rate": 0.7451923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bbsize", "+=", "i", "->", "getDesc", "(", ")", ".", "Size", ";", "}", "OutStreamer", "->", "emitELFSize", "(", "bbsym", ",", "MCConstantExpr", "::", "create", "(", "bbsize", ",", "OutContext", ")", ")", ";", "}", "auto", "loop_bounds", "=", "getLoopBounds", "(", "&", "MBB", ")", ";", "if", "(", "loop_bounds", ".", "first", ">", "-", "<NUM_LIT>", "||", "loop_bounds", ".", "second", ">", "-", "<NUM_LIT>", ")", "{", "OutStreamer", "->", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "loop_bounds", ".", "first", ">", "-", "<NUM_LIT>", ")", "{", "OutStreamer", "->", "GetCommentOS", "(", ")", "<<", "loop_bounds", ".", "first", ";", "}", "else", "{", "OutStreamer", "->", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "}", "OutStreamer", "->", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "loop_bounds", ".", "second", ">", "-", "<NUM_LIT>", ")", "{", "OutStreamer", "->", "GetCommentOS", "(", ")", "<<", "loop_bounds", "."], "ground_truth": ["second", ";"], "File": "PatmosAsmPrinter1", "Func": "emitBasicBlockBegin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15214, "Length": 122, "Cover_Rate": 0.5104602510460251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ","], "ground_truth": ["'|'", ")", ";"], "File": "AMDGPUInstPrinter52", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15215, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Integer", "||"], "ground_truth": ["Kind", "==", "Float", "||", "Kind", "==", "Symbol", ";", "}"], "File": "WebAssemblyAsmParser12", "Func": "isImm", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15216, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "="], "ground_truth": ["<NUM_LIT>", ";", "break", ";"], "File": "ARMMCCodeEmitter13", "Func": "getSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15217, "Length": 105, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectMem", "(", "Op", ",", "Op0", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "if", "(", "!", "SelectOff", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "("], "ground_truth": ["Op0", ")", ";"], "File": "Z80ISelDAGToDAG2", "Func": "SelectInlineAsmMemoryOperand", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15218, "Length": 67, "Cover_Rate": 0.6261682242990654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NumElements", ">", "<NUM_LIT>", "&&", "isPowerOf2_64", "(", "NumElements", ")", "&&", "EltSize", ">=", "<NUM_LIT>", "&&", "EltSize", "<=", "<NUM_LIT>", "&&", "isPowerOf2_64", "(", "EltSize", ")", ";", "}", "return", "BaseT", "::", "isLegalNTStore", "("], "ground_truth": ["DataType", ",", "Alignment", ")", ";"], "File": "AArch64TargetTransformInfo26", "Func": "isLegalNTStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15219, "Length": 34, "Cover_Rate": 0.43037974683544306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataSize", "&&", "(", "DataSize", "==", "<NUM_LIT>", "||", "DataSize", "==", "<NUM_LIT>", ")", ")", "return", "DataSize", "==", "<NUM_LIT>", "?", "ST", "->", "hasSSE1", "(", ")", ":", "ST", "->", "hasAVX2", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "X86TargetTransformInfo (2)1", "Func": "isLegalNTLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15220, "Length": 46, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Arg", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getZExtValue", "(", ")", ";", "Mask", "|=", "(", "Val", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "i", "!=", "<NUM_LIT>", ")", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return"], "ground_truth": ["Mask", ";"], "File": "X86ISelLowering160", "Func": "getShufflePSHUFHWImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15221, "Length": 48, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "bfin_function_ok_for_sibcall", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ","], "ground_truth": ["tree", "exp", "ATTRIBUTE_UNUSED", ")", "{"], "File": "bfin2", "Func": "bfin_function_ok_for_sibcall", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15222, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Casted", "=", "ConstantExpr", "::", "getBitCast", "(", "Main", ",", "PointerType", "::", "get", "(", "MainTy", ",", "<NUM_LIT>", ")", ")", ";", "CallMain", "=", "CallInst", "::", "Create", "(", "Casted", ",", "Args", ",", "<STR_LIT>", ")", ";", "Use", "*", "UseMain", "=", "&", "CallMain", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ";", "Uses", ".", "push_back", "(", "std", "::", "make_pair", "(", "UseMain", ",", "&", "F", ")", ")", ";", "}", "}", "}", "DenseMap", "<", "std", "::", "pair", "<", "Function", "*", ",", "FunctionType", "*", ">", ",", "Function", "*", ">", "Wrappers", ";", "for", "(", "auto", "&", "UseFunc", ":", "Uses", ")", "{", "Use", "*", "U", "=", "UseFunc", ".", "first", ";", "Function", "*", "F", "=", "UseFunc", ".", "second", ";", "PointerType", "*", "PTy", "=", "cast", "<", "PointerType", ">", "(", "U", "->", "get", "(", ")", "->", "getType", "(", ")", ")", ";", "FunctionType", "*", "Ty", "=", "dyn_cast", "<", "FunctionType", ">", "(", "PTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Ty", ")", "continue", ";", "auto", "Pair", "=", "Wrappers", ".", "insert", "(", "std", "::", "make_pair", "(", "std", "::", "make_pair", "(", "F", ",", "Ty", ")", ",", "nullptr", ")", ")", ";", "if", "(", "Pair", ".", "second", ")", "Pair", ".", "first", "->", "second", "=", "CreateWrapper", "(", "F", ",", "Ty", ")", ";", "Function", "*", "Wrapper", "=", "Pair", ".", "first"], "ground_truth": ["->", "second", ";"], "File": "WebAssemblyFixFunctionBitcasts9", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15223, "Length": 202, "Cover_Rate": 0.3713235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vavgsw", "(", "(", "vector", "signed", "int"], "ground_truth": [")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_avg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15224, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "MI", "->", "begin", "(", ")", "+", "OpNum", ",", "MI", "->", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15225, "Length": 143, "Cover_Rate": 0.9930555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", ";", "auto", "const", "RegUses", "=", "collectVirtualRegUses", "(", "MI", ",", "LIS", ",", "*", "MRI", ")", ";", "auto", "AtMIPressure", "=", "CurPressure", ";", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "I", "==", "LiveRegs", ".", "end", "(", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "I", "->", "second", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "auto", "PrevMask", "="], "ground_truth": ["LiveMask", ";"], "File": "GCNRegPressure15", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15226, "Length": 238, "Cover_Rate": 0.8122866894197952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering33", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15227, "Length": 53, "Cover_Rate": 0.5408163265306123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "("], "ground_truth": [")", ";"], "File": "SIRegisterInfo29", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15228, "Length": 230, "Cover_Rate": 0.6199460916442049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasVGPRs", "(", "RC", ")", "&&", "hasAGPRs", "(", "RC", ")", "&&", "!"], "ground_truth": ["hasSGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo17", "Func": "isVectorSuperClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15229, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "ImmOp", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "ImmOp", ".", "getExpr", "(", ")", ";", "if", "(", "!", "Expr", "->", "evaluateAsAbsolute", "(", "Imm", ",", "Out", ")", ")", "{", "Out", ".", "getTargetStreamer", "(", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "assert", "(", "ImmOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "Imm", "=", "ImmOp", ".", "getImm", "(", ")", ";", "}", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "loadImmediate", "(", "Imm", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "false", ","], "ground_truth": ["IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";"], "File": "MipsAsmParser47", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15230, "Length": 127, "Cover_Rate": 0.7470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ","], "ground_truth": ["EVT", "VT", ")", "const", "{"], "File": "LM32ISelLowering", "Func": "isFPImmLegal", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15231, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_x_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vsubq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15232, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAllActivePredicate", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N", ")", "{", "unsigned", "NumElts", "=", "N", ".", "getValueType", "(", ")", ".", "getVectorMinNumElements", "(", ")", ";", "while", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "N", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", ".", "getVectorMinNumElements", "(", ")", "<", "NumElts", ")", "return", "false", ";", "}", "if", "(", "<STR_LIT>", "(", "N", ".", "getNode", "(", ")", ")"], "ground_truth": [")", "return", "true", ";"], "File": "AArch64ISelLowering69", "Func": "isAllActivePredicate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15233, "Length": 77, "Cover_Rate": 0.3615023474178404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "isNewifiable", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "isCondInst", "(", "MI", ")", "||", "IsNewifyStore"], "ground_truth": ["(", "MI", ")", ")", "return", "true", ";"], "File": "HexagonVLIWPacketizer17", "Func": "isNewifiable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15234, "Length": 25, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TARGET_STRICT_ALIGN", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "riscv_stack_boundary"], "ground_truth": ["/", "<NUM_LIT>", ")", ";"], "File": "riscv", "Func": "riscv_emit_attribute", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15235, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_508s4NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15236, "Length": 36, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "__c", ",", "__c", "+", "<NUM_LIT>"], "ground_truth": [",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon2_vext_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15237, "Length": 27, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FI", "=", "NewFI", ";", "}", "}", "else", "{", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FI", "="], "ground_truth": ["NewFI", ";"], "File": "SIFrameLowering", "Func": "allocateCFISave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15238, "Length": 78, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", "||", "V1", ".", "isUndef", "(", ")", ")", "&&", "(", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", "||", "V2", ".", "isUndef", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ">", "Ops", "(", "Mask", ".", "size", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ".", "getScalarType", "(", ")", ")", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "NumElts", "=", "Mask", ".", "size", "(", ")", ";", "I", "!=", "NumElts", ";", "++"], "ground_truth": ["I", ")", "{"], "File": "X86ISelLowering100", "Func": "getVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15239, "Length": 84, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SVOp", "->", "isSplat", "(", ")", ")", "{", "SDValue", "Broadcast", "=", "LowerVectorBroadcast", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "Broadcast", ".", "getNode", "(", ")", ")", "return", "Broadcast", ";", "}", "SDValue", "NewOp", "=", "LowerVectorIntExtend", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "NewOp", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NewOp", ")", ";", "}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{", "MVT", "NewVT", "=", "NewOp", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "isCommutedMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ",", "true", ",", "false", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode"], "ground_truth": ["(", ")", ")", "{"], "File": "X86ISelLowering (2)", "Func": "NormalizeVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15240, "Length": 242, "Cover_Rate": 0.6095717884130982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegSelTo", "(", ")", "const", "{", "return", "Kind", "==", "OpKind", "::"], "ground_truth": ["RegSelTo", ";"], "File": "TPCAsmParser", "Func": "isRegSelTo", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15241, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?"], "ground_truth": ["<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15242, "Length": 94, "Cover_Rate": 0.42727272727272725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIfCvtEnabled", "(", ")", "const", "{", "return", "EnableIfCvt"], "ground_truth": [";"], "File": "AMDGPUSubtarget (2)", "Func": "isIfCvtEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15243, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "gen_rtx_MEM", "(", "DImode", ",", "XEXP", "(", "regbuf", ",", "<NUM_LIT>", ")", ")", ";", "int", "ofs", "=", "<NUM_LIT>", "*", "(", "(", "ns", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ns", ";", "i", "++", ")", "{", "int", "rn", "=", "(", "<NUM_LIT>", "-", "ns", ")", "+", "i", "+", "<NUM_LIT>", ";", "rtx", "ptr", ";", "ptr", "=", "offset_address", "(", "tmp", ",", "GEN_INT", "(", "ofs", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "ptr", ",", "gen_rtx_REG", "(", "DImode", ",", "rn", ")", ")", ";", "ofs", "+="], "ground_truth": ["<NUM_LIT>", ";"], "File": "mep", "Func": "mep_expand_builtin_saveregs", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15244, "Length": 90, "Cover_Rate": 0.45685279187817257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "max", "=", "<NUM_LIT>", ";", "if", "(", "!", "IN_RANGE", "(", "riscv_preferred_stack_boundary_arg", ",", "min", ",", "max", ")", ")", "error", "(", "<STR_LIT>", ",", "riscv_preferred_stack_boundary_arg", ",", "min", ",", "max", ")", ";", "riscv_stack_boundary", "=", "<NUM_LIT>", "<<", "riscv_preferred_stack_boundary_arg", ";", "}", "if", "(", "riscv_emit_attribute_p", "<", "<NUM_LIT>", ")", "riscv_emit_attribute_p", "=", "TARGET_RISCV_ATTRIBUTE", ";", "riscv_emit_attribute_p", "=", "<NUM_LIT>", ";", "if", "(", "riscv_emit_attribute_p", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "riscv_stack_protector_guard", "==", "SSP_GLOBAL", "&&", "OPTION_SET_P", "(", "riscv_stack_protector_guard_offset_str", ")", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "riscv_stack_protector_guard_offset_str", ")", ";", "}", "if", "(", "riscv_stack_protector_guard", "==", "SSP_TLS", "&&", "!", "(", "OPTION_SET_P", "(", "riscv_stack_protector_guard_offset_str", ")", "&&", "OPTION_SET_P", "(", "riscv_stack_protector_guard_reg_str", ")", ")", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "OPTION_SET_P", "(", "riscv_stack_protector_guard_reg_str", ")", ")", "{", "const", "char", "*", "str", "=", "riscv_stack_protector_guard_reg_str", ";", "int", "reg", "=", "decode_reg_name", "(", "str", ")", ";", "if", "(", "!", "IN_RANGE", "(", "reg", ",", "GP_REG_FIRST", "+", "<NUM_LIT>", ",", "GP_REG_LAST", ")", ")", "error", "(", "<STR_LIT>"], "ground_truth": [",", "str", ",", "<STR_LIT>", ")", ";"], "File": "riscv", "Func": "riscv_option_override", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15245, "Length": 154, "Cover_Rate": 0.30861723446893785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")"], "ground_truth": ["const", "override", "{"], "File": "J2TargetMachine", "Func": "getSubtargetImpl", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15246, "Length": 13, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "TypeLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", "=", "nullptr", ";", "InlineAsmIdentifierInfo", "Info", ";", "SMLoc", "Start", "=", "Tok", ".", "getLoc", "(", ")", ",", "End", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "true", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "!", "Info", ".", "OpDecl", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "unsigned", "CVal", "=", "<NUM_LIT>", ";", "switch", "(", "OpKind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "IOK_LENGTH", ":", "CVal", "=", "Info", ".", "Length", ";", "break", ";", "case", "IOK_SIZE", ":", "CVal", "=", "Info", ".", "Size", ";", "break", ";", "case", "IOK_TYPE", ":", "CVal", "=", "Info", ".", "Type", ";", "break", ";", "}", "unsigned", "Len", "=", "End", ".", "getPointer", "(", ")", "-", "TypeLoc", ".", "getPointer", "(", ")", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm"], "ground_truth": [",", "TypeLoc", ",", "Len", ",", "CVal", ")", ")", ";"], "File": "X86AsmParser100", "Func": "ParseIntelOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15247, "Length": 162, "Cover_Rate": 0.7232142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmulltq_m_n_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqdmulltq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15248, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "bool", "EhDataRegFI", "=", "<ISA_LIT>FI", "->", "isEhDataRegFI", "(", "FrameIndex", ")", ";", "unsigned", "FrameReg", ";", "if", "(", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "||", "EhDataRegFI", ")", "FrameReg", "=", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "bool", "IsKill", "=", "false", ";", "int64_t", "Offset", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "ADDu", "=", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "NewImm", ";", "unsigned", "Reg", "=", "TII", ".", "loadImmediate", "(", "Offset", ",", "MBB", ","], "ground_truth": ["II", ",", "DL", ",", "&", "NewImm", ")", ";"], "File": "MipsSERegisterInfo39", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15249, "Length": 197, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetKFreeBSD", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSKFreeBSD"], "ground_truth": ["(", ")", ";"], "File": "X86Subtarget (2)2", "Func": "isTargetKFreeBSD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15250, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "XtensaAsmPrinter1", "Func": "printOperand", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15251, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "<NUM_LIT>"], "ground_truth": ["]", "=", "<NUM_LIT>", ";"], "File": "v850", "Func": "v850_conditional_register_usage", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15252, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraph", ">", "(", ")", ";", "CallGraphNode", "*", "ECN", "=", "CG", ".", "getExternalCallingNode", "(", ")", ";", "MarkIndirectlyCalledFunctions", "(", "M", ")", ";", "if", "(", "ECN", ")", "{", "DFSTraverse", "(", "ECN", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "PIC16Overlay", "Func": "runOnModule", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15253, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VFP_BASE", "&&", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "return", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ";", "if", "(", "mode", "==", "HFmode", "||", "mode", "==", "BFmode", "||", "mode", "==", "HImode", "||", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "||", "(", "VALID_NEON_QREG_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "TImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "EImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "CImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_HAVE_MVE", ")", "return", "(", "(", "VALID_MVE_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "false", ";", "}", "if", "(", "TARGET_REALLY_IWMMXT", ")", "{", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "VALID_IWMMXT_REG_MODE", "(", "mode", ")", ";", "}", "if", "(", "regno", "<=", "LAST_ARM_REGNUM", ")"], "ground_truth": ["{"], "File": "arm1", "Func": "arm_hard_regno_mode_ok", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15254, "Length": 235, "Cover_Rate": 0.5964467005076142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "BytesCalleePops", "=", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "GuaranteedTailCallOpt", ")", "?", "NumBytes", ":", "<NUM_LIT>", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isTailCall", "&&", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "CallOpc"], "ground_truth": ["==", "<STR_LIT>", ")", "{"], "File": "PPCISelLowering115", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15255, "Length": 284, "Cover_Rate": 0.5259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>Assign2XLen", "(", "unsigned", "XLen", ",", "CCState", "&", "State", ",", "CCValAssign", "VA1", ",", "<STR_LIT>", "ArgFlags1", ",", "unsigned", "ValNo2", ",", "MVT", "ValVT2", ",", "MVT", "LocVT2", ",", "<STR_LIT>", "ArgFlags2", ")", "{", "unsigned", "XLenInBytes", "=", "XLen", "/", "<NUM_LIT>", ";", "if", "(", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "VA1", ".", "getValNo", "(", ")", ",", "VA1", ".", "getValVT", "(", ")", ",", "Reg", ",", "VA1", ".", "getLocVT", "(", ")", ",", "CCValAssign", "::", "Full", ")", ")", ";", "}", "else", "{", "unsigned", "StackAlign", "=", "std", "::", "max", "(", "XLenInBytes", ",", "ArgFlags1", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "VA1", ".", "getValNo", "(", ")", ",", "VA1", ".", "getValVT", "(", ")", ",", "State", ".", "AllocateStack", "(", "XLenInBytes", ",", "Align", "(", "StackAlign", ")", ")", ",", "VA1", ".", "getLocVT", "(", ")", ","], "ground_truth": ["CCValAssign", "::", "Full", ")", ")", ";"], "File": "RISCVISelLowering2", "Func": "CC_RISCVAssign2XLen", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15256, "Length": 147, "Cover_Rate": 0.5610687022900763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "<STR_LIT>", ",", "Operands", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyOffset", ")", ")", ";", "Res", "="], "ground_truth": ["MatchOperand_Success", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseDSOffsetOptional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15257, "Length": 58, "Cover_Rate": 0.7733333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DstAS", ")", "const", "{", "const", "bool", "SrcIsCheri", "=", "isCheriPointer", "(", "SrcAS", ","], "ground_truth": ["nullptr", ")", ";"], "File": "RISCVTargetMachine22", "Func": "isNoopAddrSpaceCast", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15258, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "initializePass"], "ground_truth": ["(", ")", "{"], "File": "PPCTargetTransformInfo58", "Func": "initializePass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15259, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "create<ISA_LIT>FixupSetCC", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CallFrameOptimization", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AvoidStoreForwardingBlocks", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>FlagsCopyLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>WinAllocaExpander", "("], "ground_truth": [")", ")", ";"], "File": "X86TargetMachine101", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15260, "Length": 67, "Cover_Rate": 0.8933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaskedLoadSDNode", "*", "LoadNode", "=", "cast", "<", "MaskedLoadSDNode", ">", "(", "Op", ")", ";", "assert", "(", "LoadNode", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ",", "true", ")", ")", "return", "LowerFixedLengthVectorMLoadToSVE", "(", "Op", ",", "DAG", ")", ";", "SDValue", "PassThru", "=", "LoadNode", "->", "getPassThru", "(", ")", ";", "SDValue", "Mask", "=", "LoadNode", "->", "getMask", "(", ")", ";", "if", "(", "PassThru", "->", "isUndef", "(", ")", "||", "isZerosVector", "(", "PassThru", ".", "getNode", "(", ")", ")", ")", "return", "Op", ";", "SDValue", "Load", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "DL", ",", "LoadNode", "->", "getChain", "(", ")", ",", "LoadNode", "->", "getBasePtr", "(", ")", ",", "LoadNode", "->", "getOffset", "(", ")", ",", "Mask", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LoadNode", "->", "getMemoryVT", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", ",", "LoadNode", "->", "getAddressingMode", "(", ")", ",", "LoadNode", "->", "getExtensionType", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "Mask", ",", "Load", ",", "PassThru", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Load", ".", "getValue", "("], "ground_truth": ["<NUM_LIT>", ")", "}", ",", "DL", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerMLOAD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15261, "Length": 184, "Cover_Rate": 0.8975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AssignedReg", "=", "<STR_LIT>", "+", "streamer", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ";", "for", "(", ";", "*", "I", "!=", "AssignedReg", ";", "++", "I", ")", "assert", "(", "I", "!=", "RC", "->", "end"], "ground_truth": ["(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVExpandSSRInsts", "Func": "getSSRFtReg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15262, "Length": 50, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", "."], "ground_truth": ["getStartLoc", "(", ")", ";"], "File": "MINA32AsmParser", "Func": "MatchAndEmitInstruction", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15263, "Length": 88, "Cover_Rate": 0.4656084656084656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", "->", "use_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "typedef", "MachineRegisterInfo", "::", "use_nodbg_iterator", "use_nodbg_iterator", ";", "use_nodbg_iterator", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "use_nodbg_iterator", "End", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "if", "(", "llvm", "::", "next", "(", "I", ")", "!=", "End", "||", "!", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "OnePhi", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "f", "=", "OnePhi", "->", "getNumOperands", "(", ")", ";", "j", "!=", "f", ";", "++", "j", ")", "{", "const", "MachineOperand", "&", "OPO", "=", "OnePhi", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "OPO", ".", "isReg", "(", ")", "||", "!", "OPO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "OPReg", "=", "OPO", ".", "getReg", "(", ")", ";", "use_nodbg_iterator", "nextJ", ";", "for", "(", "use_nodbg_iterator", "J", "=", "MRI", "->", "use_nodbg_begin", "(", "OPReg", ")", ";", "J", "!=", "End", ";", "J", "=", "nextJ", ")", "{", "nextJ", "=", "llvm", "::", "next", "(", "J", ")", ";", "MachineOperand", "&", "Use", "=", "J", ".", "getOperand", "("], "ground_truth": [")", ";"], "File": "HexagonHardwareLoops56", "Func": "isDead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15264, "Length": 184, "Cover_Rate": 0.6112956810631229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_GOT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_GOTOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_PLT31", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_PLTOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_TLSGD", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_TLSLDM", ":", "assemble_name", "(", "file", ",", "get_some_local_dynamic_name", "(", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_DTPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_NTPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_GOTNTPOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "s390", "Func": "s390_output_addr_const_extra", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15265, "Length": 262, "Cover_Rate": 0.6437346437346437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_broadcast_f32x2", "(", "__m256", "__O", ","], "ground_truth": ["__mmask8", "__M", ",", "__m128", "__A", ")", "{"], "File": "avx512vldqintrin", "Func": "_mm256_mask_broadcast_f32x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15266, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_psubsw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_subs_pi16", "(", "__m1", ",", "__m2"], "ground_truth": [")", ";"], "File": "mmintrin5", "Func": "_m_psubsw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15267, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Params", ".", "clear", "(", ")", ";", "Results", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "WebAssemblyMachineFunctionInfo10", "Func": "clearParamsAndResults", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15268, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst4_p64", "(", "poly64_t", "*", "__a", ",", "poly64x1x4_t", "__b", ")", "{", "union", "{", "poly64x1x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu"], "ground_truth": ["=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst4_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15269, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_rot_epi64", "("], "ground_truth": ["__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "File": "xopintrin", "Func": "_mm_rot_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15270, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>A53Fix835769Pass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "AArch64A53Fix835769", "Func": "AArch64A53Fix835769", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15271, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "NonPCrelGEPRequired", "=", "!", "Subtarget", "->", "isUsingPCRelativeCalls", "(", ")", "&&", "Subtarget", "->", "isELFv2ABI", "(", ")", "&&", "UsesX2OrR2", ";", "if", "(", "NonPCrelGEPRequired", "||", "PCrelGEPRequired", ")", "{", "MCSymbol", "*", "GlobalEntryLabel", "=", "<ISA_LIT>FI", "->", "getGlobalEPSymbol", "(", "*", "MF", ")", ";", "OutStreamer", "->", "emitLabel", "(", "GlobalEntryLabel", ")", ";", "const", "MCSymbolRefExpr", "*", "GlobalEntryLabelExp", "=", "MCSymbolRefExpr", "::", "create", "(", "GlobalEntryLabel", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Large", ")", "{", "MCSymbol", "*", "TOCSymbol", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCSymbol", ",", "OutContext", ")", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "TOCDeltaHi", "=", "<ISA_LIT>MCExpr", "::", "createHa", "(", "TOCDeltaExpr", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaHi", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaLo", "=", "<ISA_LIT>MCExpr", "::", "createLo", "(", "TOCDeltaExpr", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaLo", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "TOCOffset", "=", "<ISA_LIT>FI", "->"], "ground_truth": ["getTOCOffsetSymbol", "(", "*", "MF", ")", ";"], "File": "PPCAsmPrinter (2)3", "Func": "emitFunctionBodyStart", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15272, "Length": 204, "Cover_Rate": 0.36493738819320215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrnbq_m_n_u16", "(", "uint8x16_t", "__a", ",", "uint16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t"], "ground_truth": ["__p", ")", "{"], "File": "arm", "Func": "mve___arm_vrshrnbq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15273, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "flags", "&", "OPTION_MASK_MFPGPR", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_POPCNTD", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_DIRECT_MOVE", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_MODULO", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_SOFT_FLOAT", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_RECIP_PRECISION", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_ALTIVEC", ")", "!=", "<NUM_LIT>", ")", "{", "const", "char", "*", "vec_str", "=", "(", "define_p", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "vec_str", ")", ";", "if", "(", "!", "flag_iso", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "flags", "&", "OPTION_MASK_VSX", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_HTM", ")", "!=", "<NUM_LIT>", ")", "{", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "flags", "&", "OPTION_MASK_P8_VECTOR", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "(", "define_p", ",", "<STR_LIT>", ")", ";", "if", "(", "(", "flags", "&", "OPTION_MASK_P9_VECTOR", ")", "!=", "<NUM_LIT>", ")", "rs6000_define_or_undefine_macro", "("], "ground_truth": ["define_p", ",", "<STR_LIT>", ")", ";"], "File": "rs6000-c5", "Func": "rs6000_target_modify_macros", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15274, "Length": 230, "Cover_Rate": 0.42990654205607476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "BlackfinIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "const", "Type", "*", "*", "Tys"], "ground_truth": [",", "unsigned", "numTy", ")", "const", "{"], "File": "BlackfinIntrinsicInfo", "Func": "getDeclaration", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15275, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Vmcnt", "=", "<ISA_LIT>mm16", "&", "<NUM_LIT>", ";", "unsigned", "Expcnt", "=", "(", "<ISA_LIT>mm16", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Lgkmcnt", "=", "(", "<ISA_LIT>mm16", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "Vmcnt", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "Vmcnt", "<<", "<STR_LIT>", ";", "if", "(", "Expcnt", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<"], "ground_truth": ["Expcnt", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter17", "Func": "printWaitFlag", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15276, "Length": 57, "Cover_Rate": 0.5480769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isGP64bit", "(", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "return", "expandLoadImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "return", "expandLoadAddressImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "return", "expandLoadAddressReg", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "return", "expandUncondBranchMMPseudo", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "expandLoadStoreMultiple", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "expandJalWithRegs", "(", "Inst", ",", "IDLoc", ","], "ground_truth": ["Instructions", ")", ";"], "File": "MipsAsmParser19", "Func": "expandInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15277, "Length": 100, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vbslv8qi", "(", "(", "int8x8_t", ")", "__a", ","], "ground_truth": ["__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vbsl_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15278, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "rotate", "=", "slice", "(", "insn"], "ground_truth": [",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15279, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "<STR_LIT>", ".", "getNumRegs", "(", ")"], "ground_truth": [")", ";"], "File": "SIFrameLowering (2)", "Func": "getAllSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15280, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcFamily", "==", "CortexM7"], "ground_truth": [";"], "File": "ARMSubtarget100", "Func": "isCortexM7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15281, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BaseRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMBaseRegisterInfo20", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15282, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "DL", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "getArgumentList", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "ArgInfos", ".", "push_back", "(", "AInfo", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "("], "ground_truth": [")", ",", "CC_<ISA_LIT>", ",", "DL", ")", ";"], "File": "X86CallLowering8", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15283, "Length": 98, "Cover_Rate": 0.6405228758169934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ")", ";", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t"], "ground_truth": ["(", "Value", ">>", "<NUM_LIT>", ")", ";"], "File": "MBlazeAsmBackend1", "Func": "applyFixup", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15284, "Length": 99, "Cover_Rate": 0.5469613259668509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_blend_epi16", "(", "__m128i", "__X", ",", "__m128i", "__Y", ",", "const", "int", "__M", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pblendw128", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")"], "ground_truth": ["__Y", ",", "__M", ")", ";"], "File": "smmintrin", "Func": "_mm_blend_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15285, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vpaddl_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15286, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbicq_m_fv8hf", "(", "__inactive", ",", "__a"], "ground_truth": [",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vbicq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15287, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmss_lane_f32", "(", "float32_t", "__a", ",", "float32_t", "__b", ",", "float32x2_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "__builtin_fmaf", "(", "-", "__b", ",", "__aarch64_vget_lane_any", "("], "ground_truth": ["__c", ",", "__lane", ")", ",", "__a", ")", ";"], "File": "arm", "Func": "neon2_vfmss_lane_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15288, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_XOR", ")", "return", "false", ";", "auto", "ConstVal", "=", "getIConstantVRegSExtVal", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg"], "ground_truth": ["(", ")", ",", "MRI", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isNot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15289, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint64x2_t", ")"], "ground_truth": ["{", "__c", ",", "__c", "+", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon4_vextq_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15290, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminq_sv4si", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vminq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15291, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectShiftMask", "(", "SDValue", "N", ",", "unsigned", "ShiftWidth", ",", "SDValue", "&", "ShAmt", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "APInt", "&", "AndMask", "=", "N", "->", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ";", "assert", "(", "isPowerOf2_32", "(", "ShiftWidth", ")"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectShiftMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15292, "Length": 62, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "if", "(", "!", "reg_renumber", ")", "return", "false", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}", "return", "(", "GP_REGNUM_P", "(", "regno", ")", "||", "regno", "==", "SP_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "=="], "ground_truth": ["ARG_POINTER_REGNUM", ")", ";"], "File": "aarch64", "Func": "aarch64_regno_ok_for_base_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15293, "Length": 53, "Cover_Rate": 0.828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "address", "=", "RTVEC_ELT", "(", "XVEC", "(", "unspec", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "MEM_P", "(", "address", ")", ")", ";", "gcc_assert", "(", "REG_P", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", ")", ";", "address_regnum", "=", "REGNO", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "address_regnum", "<", "R0_REGNUM", "+", "NUM_ARG_REGS", ")", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "address_regnum", ")", ";", "set_block_for_insn", "(", "insn", ",", "bb", ")", ";", "df_set_flags", "(", "DF_DEFER_INSN_RESCAN", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "fntype", "=", "TREE_TYPE", "(", "MEM_EXPR", "(", "address", ")", ")", ";", "arm_init_cumulative_args", "(", "&", "args_so_far_v", ",", "fntype", ",", "NULL_RTX", ",", "NULL_TREE", ")", ";", "args_so_far", "=", "pack_cumulative_args", "(", "&", "args_so_far_v", ")", ";", "FOREACH_FUNCTION_ARGS", "(", "fntype", ",", "arg_type", ",", "args_iter", ")", "{", "rtx", "arg_rtx", ";", "uint64_t", "to_clear_args_mask", ";", "machine_mode", "arg_mode", "=", "TYPE_MODE", "(", "arg_type", ")", ";", "if", "(", "VOID_TYPE_P", "(", "arg_type", ")", ")", "continue", ";", "if", "(", "!", "first_param", ")", "arm_function_arg_advance", "(", "args_so_far", ",", "arg_mode", ",", "arg_type", ",", "true", ")", ";", "arg_rtx", "=", "arm_function_arg", "(", "args_so_far", ",", "arg_mode", ",", "arg_type", ",", "true", ")", ";", "gcc_assert", "(", "REG_P", "(", "arg_rtx", ")", ")", ";", "to_clear_args_mask", "=", "compute_not_to_clear_mask", "(", "arg_type", ",", "arg_rtx", ",", "REGNO", "(", "arg_rtx", ")", ",", "&", "padding_bits_to_clear", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "to_clear_args_mask", ")", "{", "for", "(", "regno", "=", "R0_REGNUM", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "to_clear_args_mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "regno", ")", ";", "}", "}", "first_param", "=", "false", ";", "}", "clearing_reg", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "shift", "=", "gen_rtx_LSHIFTRT", "(", "SImode", ",", "clearing_reg", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "clearing_reg", ",", "shift", ")", ")", ";", "shift", "=", "gen_rtx_ASHIFT", "(", "SImode", ",", "clearing_reg", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "clearing_reg", ",", "shift", ")", ")", ";", "ip_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ";", "cmse_clear_registers", "(", "to_clear_bitmap", ",", "padding_bits_to_clear", ",", "NUM_ARG_REGS", ",", "ip_reg", ","], "ground_truth": ["clearing_reg", ")", ";"], "File": "arm7", "Func": "FOR_EACH_BB_FN", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15294, "Length": 321, "Cover_Rate": 0.5422297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBSWAP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering100", "Func": "LowerBSWAP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15295, "Length": 47, "Cover_Rate": 0.3821138211382114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "unsigned", "ShiftAmtReg", "=", "RI", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmtReg2", "=", "RI", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "ShiftReg", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg2", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmtSrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "RemBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftAmtReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ShiftReg2", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg2", ")", ".", "addReg", "(", "ShiftAmtReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ".", "addImm"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "TLCS900ISelLowering", "Func": "EmitShiftInstr", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15296, "Length": 280, "Cover_Rate": 0.4160475482912333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rx_split_cbranch", "(", "machine_mode", "cc_mode", ",", "enum", "rtx_code", "cmp1", ",", "rtx", "c1", ",", "rtx", "c2", ",", "rtx", "label", ")", "{", "rtx", "flags", ",", "x", ";", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "CC_REG", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "c1", ",", "c2", ")", ";", "x", "=", "gen_rtx_SET", "(", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "cmp1", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "label", ","], "ground_truth": ["pc_rtx", ")", ";"], "File": "rx", "Func": "rx_split_cbranch", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15297, "Length": 85, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetValue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "RetValue", ")", ";", "InVals", ".", "push_back", "(", "RetValue", ")", ";", "}", "return", "Chain"], "ground_truth": [";"], "File": "AlphaISelLowering1", "Func": "LowerCallResult", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15298, "Length": 176, "Cover_Rate": 0.6006825938566553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "target_flags", "|=", "MASK_CFV3", "|", "MASK_CF_HWDIV", ";", "return", "true", ";", "case", "OPT_m5407", ":", "target_flags", "&=", "~", "(", "MASK_ALL_CPU_BITS", "|", "MASK_68881", ")", ";", "target_flags", "|=", "MASK_CFV4", "|", "MASK_CF_HWDIV", ";", "return", "true", ";", "case", "OPT_m68000", ":", "case", "OPT_mc68000", ":", "target_flags", "&=", "~", "(", "MASK_ALL_CPU_BITS", "|", "MASK_68881", ")", ";", "return", "true", ";", "case", "OPT_m68020", ":", "case", "OPT_mc68020", ":", "target_flags", "&=", "~", "MASK_ALL_CPU_BITS", ";", "target_flags", "|=", "MASK_68020", "|", "MASK_BITFIELD", ";", "return", "true", ";", "case", "OPT_m68020_40", ":", "target_flags", "&=", "~", "MASK_ALL_CPU_BITS", ";", "target_flags", "|=", "MASK_BITFIELD", "|", "MASK_68881", "|", "MASK_68020", "|", "MASK_68040", ";", "return", "true", ";", "case", "OPT_m68020_60", ":", "target_flags", "&=", "~", "MASK_ALL_CPU_BITS", ";", "target_flags", "|=", "(", "MASK_BITFIELD", "|", "MASK_68881", "|", "MASK_68020", "|", "MASK_68040", "|", "MASK_68060", ")", ";", "return", "true", ";", "case", "OPT_m68030", ":", "target_flags", "&=", "~", "MASK_ALL_CPU_BITS", ";", "target_flags", "|=", "MASK_68020", "|", "MASK_68030", "|", "MASK_BITFIELD", ";", "return", "true", ";", "case", "OPT_m68040", ":", "target_flags", "&=", "~", "MASK_ALL_CPU_BITS", ";", "target_flags", "|=", "(", "MASK_68020", "|", "MASK_68881", "|", "MASK_BITFIELD", "|", "MASK_68040_ONLY", "|", "MASK_68040", ")", ";", "return", "true", ";", "case", "OPT_m68060"], "ground_truth": [":"], "File": "m68k3", "Func": "m68k_handle_option", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15299, "Length": 161, "Cover_Rate": 0.4410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSpills", "(", ")", "const", "{", "return", "HasSpills"], "ground_truth": [";"], "File": "PPCMachineFunctionInfo (2)", "Func": "hasSpills", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15300, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftAsync", ")", ")", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setHasSwiftAsyncContext", "(", "true", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "<ISA_LIT>IncomingValueAssigner", "Assigner", "(", "AssignFn", ",", "AssignFn", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv"], "ground_truth": ["(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";"], "File": "AArch64CallLowering30", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15301, "Length": 203, "Cover_Rate": 0.41855670103092785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "if", "(", "InFlag", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "*", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain"], "ground_truth": [",", "TGA", "}", ";"], "File": "X86ISelLowering144", "Func": "GetTLSADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15302, "Length": 100, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerATOMIC_STORE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "*", "Node", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getTruncStore", "(", "Node", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Node", "->", "getVal", "(", ")", ",", "Node", "->", "getBasePtr", "(", ")", ",", "Node", "->", "getMemoryVT", "(", ")", ",", "Node", "->", "getMemOperand", "(", ")", ")", ";", "if", "(", "Node", "->", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Chain", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc"], "ground_truth": ["(", "Op", ")", ",", "<STR_LIT>", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering (2)3", "Func": "lowerATOMIC_STORE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15303, "Length": 108, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_rsqrt14_ps", "(", "__m256", "__A", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_rsqrt14ps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_rsqrt14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15304, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "<ISA_LIT>DAGToDAGISel", "::", "foldGlobalAddressGP", "(", "SDValue", "&"], "ground_truth": ["N", ",", "SDValue", "&", "R", ")", "{"], "File": "HexagonISelDAGToDAG15", "Func": "foldGlobalAddressGP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15305, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "getAccumulator", "("], "ground_truth": [")", "{"], "File": "ARMParallelDSP1", "Func": "getAccumulator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15306, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumRestores", ";", "--", "LastPopI", ";", "}", "while", "(", "LastPopI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "LastPopI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "LastPopI", ",", "CSRegs", ")", ")", "{", "++", "LastPopI", ";", "--", "NumRestores", ";", "}", "}", "NumBytes", "-=", "NumRestores", "*", "<NUM_LIT>", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "canUseRedZone", "(", "MF", ")", ")", "emitFrameOffset", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", ",", "TII", ")", ";", "return", ";", "}", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "emitFrameOffset", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "-", "(", "NumRestores", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ","], "ground_truth": ["TII", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "ARM64FrameLowering", "Func": "emitEpilogue", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15307, "Length": 134, "Cover_Rate": 0.4589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "getPrefetch", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser59", "Func": "addSVEPrefetchOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15308, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "NVPTXTargetTransformInfo", "Func": "areInlineCompatible", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15309, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "riscv_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "const", "char", "*", "prefix", "=", "NULL", ";", "bool", "one_only", "=", "DECL_ONE_ONLY", "(", "decl", ")", "&&", "!", "HAVE_COMDAT_GROUP", ";", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_SRODATA", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ";"], "File": "riscv", "Func": "riscv_unique_section", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15310, "Length": 50, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "LHS", ",", "LHS", ",", "RHS", ",", "LHS", ",", "CC", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "LHS", ",", "LHS", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "break", ";", "}", "if", "(", "NegateFCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ")", "std", "::", "swap", "(", "TrueV", ",", "FalseV", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ";", "SDValue", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "TargetCC", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op"], "ground_truth": [".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "OR1KISelLowering", "Func": "LowerSELECT_CC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15311, "Length": 163, "Cover_Rate": 0.5469798657718121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCopyToReg", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerAccessVectorElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerIntrinsic", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "WebAssemblyISelLowering12", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15312, "Length": 196, "Cover_Rate": 0.6533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_int64", "size", "=", "-", "<NUM_LIT>", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", "||", "GET_MODE_CLASS", "(", "mode"], "ground_truth": [")", "==", "MODE_VECTOR_FLOAT", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "File": "aarch645", "Func": "aarch64_short_vector_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15313, "Length": 48, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "d", ")", ":", "<STR_LIT>", "(", "a", ")", ")", ";", "return", "d"], "ground_truth": [";"], "File": "ppu", "Func": "intrinsics___fctid", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15314, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasSMEMByteOffset", "(", "ST", ")", "?", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ":", "isUInt"], "ground_truth": ["<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ";"], "File": "AMDGPUBaseInfo70", "Func": "isLegalSMRDEncodedImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15315, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "==", "<NUM_LIT>", ")", "Size", "=", "<NUM_LIT>", ";", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "O", "<<", "TAI", "->", "getCOMMDirective", "(", ")", "<<", "name", "<<", "','", "<<", "Size", ";", "if", "(", "TAI", "->", "getCOMMDirectiveTakesAlignment", "(", ")", ")", "O", "<<", "','", "<<", "(", "<NUM_LIT>", "<<", "Align", ")", ";", "O", "<<", "'\\n'", ";", "return", ";", "}", "}", "switch", "(", "GVar", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "CommonLinkage", ":", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "break", ";", "case", "GlobalValue", "::", "AppendingLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "case", "GlobalValue", "::", "PrivateLinkage", ":", "case", "GlobalValue", "::", "InternalLinkage", ":", "break", ";", "case", "GlobalValue", "::", "GhostLinkage", ":", "cerr", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "case", "GlobalValue", "::", "DLLImportLinkage", ":", "cerr", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "case", "GlobalValue", "::", "DLLExportLinkage", ":", "cerr", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "EmitAlignment", "(", "Align", ",", "GVar", ")", ";", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "','", "<<", "Size", "<<", "'\\n'", ";", "}", "O", "<<", "name", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "SparcAsmPrinter9", "Func": "printModuleLevelGV", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15316, "Length": 236, "Cover_Rate": 0.5974683544303797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemoryPostIndexed32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'['", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<"], "ground_truth": ["']'", "<<", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "ARM64InstPrinter", "Func": "printMemoryPostIndexed32", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15317, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isPhysicalRegister", "(", "SubReg", ".", "getReg", "(", ")", ")", ")", "return", "TRI", ".", "isSubRegister", "(", "SuperVec", ".", "getReg", "(", ")", ",", "SubReg", ".", "getReg", "(", ")", ")", ";", "return", "SubReg", ".", "getSubReg", "(", ")", "!=", "<STR_LIT>", "&&", "SubReg", ".", "getReg", "(", ")", "==", "SuperVec"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "SIInstrInfo118", "Func": "isSubRegOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15318, "Length": 52, "Cover_Rate": 0.6933333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SAVE_RESTORE", ")", "return"], "ground_truth": ["riscv_leaf_function_p", "(", ")", ";"], "File": "riscv2", "Func": "riscv_function_ok_for_sibcall", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15319, "Length": 9, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{", "return", "&"], "ground_truth": ["DataLayout", ";"], "File": "AlphaTargetMachine", "Func": "getTargetData", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15320, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "X86FrameLowering (2)", "Func": "hasReservedCallFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15321, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">"], "ground_truth": ["(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";"], "File": "ARMFrameLowering100", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15322, "Length": 36, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Features", "[", "<STR_LIT>", "]", "||", "!", "Features", "[", "<STR_LIT>", "]", ")", ";", "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "MDKey", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Features", "[", "KV", ".", "Value", "]", ")", "{", "M", ".", "addModuleFlag", "(", "Module", "::", "ModFlagBehavior", "::", "Error", ",", "MDKey", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "WebAssemblyTargetMachine20", "Func": "recordFeatures", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15323, "Length": 57, "Cover_Rate": 0.44881889763779526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "RegGR"], "ground_truth": [",", "<STR_LIT>", ",", "GR128Reg", ")", ";"], "File": "SystemZAsmParser10", "Func": "parseGR128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15324, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemoryUnscaled", "(", ")", "&&"], "ground_truth": ["!", "isMemoryIndexed8", "(", ")", ";"], "File": "ARM64AsmParser", "Func": "isMemoryUnscaledFB8", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15325, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "dl", ",", "<STR_LIT>", ")"], "ground_truth": [",", "CCR", ")", ";"], "File": "M680x0ISelLowering", "Func": "getSETCC", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15326, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "."], "ground_truth": ["getLocalFrameSize", "(", ")", ";"], "File": "AArch64RegisterInfo", "Func": "needsFrameBaseReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15327, "Length": 71, "Cover_Rate": 0.4251497005988024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCSRSystemRegister", "(", ")"], "ground_truth": ["const", "{"], "File": "RISCVAsmParser", "Func": "isCSRSystemRegister", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15328, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setAVLImm", "(", "unsigned", "Imm"], "ground_truth": [")", "{"], "File": "RISCVInsertVSETVLI", "Func": "setAVLImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15329, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "InitList", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "const", "Function", "*", "F", "="], "ground_truth": ["dyn_cast", "<", "Function", ">", "(", "InitList", "->", "getOperand", "(", "i", ")", "->", "stripPointerCasts", "(", ")", ")", ")", "Result", ".", "insert", "(", "F", "->", "getName", "(", ")", ")", ";"], "File": "PatmosSPClone1", "Func": "loadFromGlobalVariable", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15330, "Length": 57, "Cover_Rate": 0.4830508474576271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vrshru_nv2di", "(", "(", "int64x2_t", ")"], "ground_truth": ["__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vrshrq_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15331, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SadVT", "=", "SAD", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Stages", ">", "<NUM_LIT>", ")", "{", "unsigned", "SadElems", "=", "SadVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "Stages", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "SadElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "MaskEnd", "=", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ";", "j", "<", "MaskEnd", ";", "++", "j", ")", "Mask", "[", "j", "]", "=", "MaskEnd", "+", "j", ";", "SDValue", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "SadVT", ",", "DL", ",", "SAD", ",", "DAG", ".", "getUNDEF", "(", "SadVT", ")", ",", "Mask", ")", ";", "SAD", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVT", ",", "SAD", ",", "Shuffle", ")", ";", "}", "}", "MVT", "Type", "=", "Extract", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "TypeSizeInBits", "=", "Type", ".", "getSizeInBits", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineBasicSADPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15332, "Length": 150, "Cover_Rate": 0.3184713375796178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "c4x_arn_mem_operand", "(", "op", ",", "mode", ",", "AR2_REGNO"], "ground_truth": [")", ";"], "File": "c4x1", "Func": "ar2_mem_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15333, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}", "StringRef", "RegName", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "if", "(", "!", "Keep16BitSuffixes", ")", "if", "(", "!", "RegName", ".", "consume_back", "(", "<STR_LIT>", ")", ")", "RegName", ".", "consume_back"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "AMDGPUInstPrinter23", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15334, "Length": 52, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "return", "false"], "ground_truth": [";"], "File": "Nios2AsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15335, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "param_iterator", "call_ret_end", "("], "ground_truth": [")", "const", "{"], "File": "HSAILParamManager", "Func": "call_ret_end", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15336, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_function_arg_vector", "(", "mode", ","], "ground_truth": ["type", ")", ")", "return", "PAD_UPWARD", ";"], "File": "s390", "Func": "s390_function_arg_padding", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15337, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "XRegs"], "ground_truth": [")", ";"], "File": "PPCDisassembler16", "Func": "DecodeG8pRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15338, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "count", "=", "<NUM_LIT>", ";", "while", "(", "value", ")", "{", "count"], "ground_truth": ["++", ";"], "File": "arm", "Func": "bit_count", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15339, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfnmsubpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "("], "ground_truth": ["__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_fnmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15340, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCopyToReg", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerAccessVectorElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerIntrinsic", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT_SAT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLoad", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerStore", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "WebAssemblyISelLowering15", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15341, "Length": 178, "Cover_Rate": 0.4635416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_dpbf16ps_v4sf_maskz", "(", "__B", ",", "__C", ",", "__D", ",", "__A"], "ground_truth": [")", ";"], "File": "avx512bf16vlintrin", "Func": "_mm_maskz_dpbf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15342, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR128_loRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler"], "ground_truth": ["*", "Decoder", ")", "{"], "File": "AArch64Disassembler33", "Func": "DecodeFPR128_loRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15343, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", "==", "<NUM_LIT>", ")", "goto", "out_fail", ";", "if", "(", "!", "get_unit_operand_masks", "(", "chain", "->", "insn", ",", "&", "mask1", ",", "&", "mask2", ")", ")", "goto", "out_fail", ";", "extract_insn", "(", "chain", "->", "insn", ")", ";", "mask_changed", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "{", "int", "j", ";", "int", "n_this_op", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "n_chains", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_this_op", ";", "j", "++", ")", "{", "du_head_p", "other", "=", "this_rr", "->", "op_info", "[", "i", "]", ".", "heads", "[", "j", "]", ";", "if", "(", "regrename_chain_from_id", "(", "other", "->", "id", ")", "==", "this_head", ")", "break", ";", "}", "if", "(", "j", "==", "n_this_op", ")", "continue", ";", "if", "(", "n_this_op", "!=", "<NUM_LIT>", ")", "goto", "out_fail", ";", "mask_changed", "|=", "<NUM_LIT>", "<<", "i", ";", "}", "gcc_assert", "(", "mask_changed", "!=", "<NUM_LIT>", ")", ";", "if", "(", "mask_changed", "!=", "mask1", "&&", "mask_changed", "!=", "mask2", ")", "goto", "out_fail", ";", "}", "COMPL_HARD_REG_SET", "(", "unavailable", ",", "reg_class_contents", "[", "(", "int", ")", "super_class", "]", ")", ";", "old_reg", "=", "this_head", "->", "regno", ";", "best_reg", "=", "find_rename_reg", "(", "this_head", ",", "super_class", ",", "&", "unavailable", ",", "old_reg", ",", "true", ")", ";", "regrename_do_replace", "(", "this_head", ",", "best_reg", ")", ";", "count_unit_reqs", "(", "new_reqs", ",", "head", ",", "PREV_INSN", "(", "tail", ")", ")", ";", "merge_unit_reqs", "(", "new_reqs", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "op_mask", ",", "orig_side", ",", "best_reg", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "unit_req_imbalance", "(", "reqs", ")", ",", "unit_req_imbalance", "(", "new_reqs", ")", ")", ";", "}", "if", "(", "unit_req_imbalance", "(", "new_reqs", ")", ">", "unit_req_imbalance", "(", "reqs", ")", ")", "regrename_do_replace", "("], "ground_truth": ["this_head", ",", "old_reg", ")", ";"], "File": "c6x2", "Func": "try_rename_operands", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15344, "Length": 278, "Cover_Rate": 0.4937833037300178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "Cpu0InstPrinter3", "Func": "printMemOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15345, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "legalizeGenericOperand", "(", "MachineBasicBlock", "&", "InsertMBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "MachineOperand", "&", "Op", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "DebugLoc", "&", "DL", ")", "const", "{", "unsigned", "OpReg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addOperand", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", ")", "FoldImmediate", "(", "*", "Copy", ","], "ground_truth": ["*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";"], "File": "SIInstrInfo41", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15346, "Length": 170, "Cover_Rate": 0.9826589595375722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "RegBankSelect", "(", ")"], "ground_truth": [")", ";"], "File": "MOSTargetMachine", "Func": "addRegBankSelect", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15347, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInSCC", "(", ")", "const", "{", "return", "IsInSCC"], "ground_truth": [";"], "File": "PatmosCallGraphBuilder", "Func": "isInSCC", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15348, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "const_succ_iterator", "si", "=", "MBB", "->", "succ_begin", "(", ")", ",", "se", "=", "MBB", "->", "succ_end", "(", ")", ";", "si", "!=", "se", ";", "++", "si", ")", "{", "if", "(", "!", "visited", ".", "count", "(", "*", "si", ")", ")", "{", "dfs", "(", "*", "si", ")", ";", "}", "else", "if", "(", "!", "finished", ".", "count", "(", "*", "si", ")", ")", "{", "if", "(", "!", "DT", ".", "dominates", "(", "*", "si", ","], "ground_truth": ["MBB", ")", ")", "{"], "File": "PatmosSinglePathInfo1", "Func": "checkIrreducibility", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15349, "Length": 75, "Cover_Rate": 0.38071065989847713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64BranchRelaxation2", "Func": "getDestBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15350, "Length": 50, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "op", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "&", "*", "Operands", "[", "i", "]", ")", ";", "assert", "(", "op", "!=", "nullptr"], "ground_truth": [")", ";"], "File": "P2AsmParser", "Func": "printP2Operands", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15351, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return", "false"], "ground_truth": [";"], "File": "ARMTargetTransformInfo13", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15352, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Mode", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMMCCodeEmitter13", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15353, "Length": 38, "Cover_Rate": 0.42696629213483145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "RISCVISelLowering11", "Func": "getRISCVWOpcode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15354, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_ha", "!=", "NULL", ")", "*", "is_ha", "=", "true", ";", "*", "count", "=", "<NUM_LIT>", ";", "new_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "}", "else", "if", "(", "type", "&&", "composite_p", ")", "{", "int", "ag_count", "=", "aapcs_vfp_sub_candidate", "(", "type", ",", "&", "new_mode", ")", ";", "if", "(", "ag_count", ">", "<NUM_LIT>", "&&", "ag_count", "<=", "HA_MAX_NUM_FLDS", ")", "{", "if", "(", "is_ha", "!=", "NULL", ")", "*", "is_ha", "=", "true", ";", "*", "count", "=", "ag_count", ";", "}", "else", "return", "false"], "ground_truth": [";"], "File": "aarch642", "Func": "aarch64_vfp_is_call_or_return_candidate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15355, "Length": 75, "Cover_Rate": 0.4143646408839779, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "HiRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "LoRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "ShadowRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "GPRArgRegs", ",", "<NUM_LIT>", ")", ";", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned"], "ground_truth": ["i", ";"], "File": "ARMCallingConv28", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15356, "Length": 143, "Cover_Rate": 0.4831081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ">", "("], "ground_truth": [")", ";"], "File": "CSKYAsmParser", "Func": "isUImm5", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15357, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<ISA_LIT>StackPtr", ",", "SPTy", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops1", ","], "ground_truth": ["<NUM_LIT>", ",", "dl", ")", ";"], "File": "X86ISelLowering73", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15358, "Length": 75, "Cover_Rate": 0.3826530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsubaddhx", "(", "(", "__v4hi", ")", "a"], "ground_truth": [",", "(", "__v4hi", ")", "b", ")", ";"], "File": "mmintrin", "Func": "_mm_subaddhx_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15359, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm1_64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>"], "ground_truth": ["&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addImm1_64Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15360, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15361, "Length": 97, "Cover_Rate": 0.7637795275590551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "info", "->", "first_fp_reg_save", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "bitmap_bit_p", "(", "components", ",", "i", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "fp_reg_mode", ",", "i", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "}", "offset", "+=", "fp_reg_size", ";", "}", "offset", "=", "info", "->", "gp_save_offset", ";", "if", "(", "info", "->", "push_p", ")", "offset", "+=", "info", "->", "total_size", ";", "for", "(", "int", "i", "=", "info", "->", "first_gp_reg_save", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "bitmap_bit_p", "(", "components", ",", "i", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "reg_mode", ",", "i", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_load", "(", "reg", ",", "ptr_reg", ",", "offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ","], "ground_truth": ["reg", ")", ";"], "File": "rs60008", "Func": "rs6000_emit_epilogue_components", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15362, "Length": 162, "Cover_Rate": 0.4807121661721068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "getThunkPrefix", "(", ")", ")", ")", ";", "auto", "ThunkIt", "=", "llvm", "::", "find_if", "(", "SLSBLRThunks", ",", "[", "&", "MF", "]", "(", "auto", "T", ")", "{", "return", "T", ".", "Name", "==", "MF", ".", "getName", "(", ")", ";", "}", ")", ";", "assert", "(", "ThunkIt", "!=", "std", "::", "end", "(", "SLSBLRThunks", ")", ")", ";", "Register", "ThunkReg", "=", "ThunkIt", "->", "Reg", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "assert", "(", "MF", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear", "(", ")", ";", "Entry", "->", "addLiveIn", "(", "ThunkReg", ")", ";", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ThunkReg"], "ground_truth": [")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64SLSHardening", "Func": "populateThunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15363, "Length": 153, "Cover_Rate": 0.6860986547085202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "return", "Operand", "==", "<NUM_LIT>", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "Operand", "==", "<NUM_LIT>", "||", "Operand", "==", "<NUM_LIT>", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->"], "ground_truth": ["get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";"], "File": "RISCVISelLowering80", "Func": "shouldSinkOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15364, "Length": 162, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLogicalImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Bits", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t"], "ground_truth": ["Imm", ";"], "File": "AArch64Disassembler10", "Func": "DecodeLogicalImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15365, "Length": 25, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqw256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v8hi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_cvtsepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15366, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")"], "ground_truth": [")", ")", ";"], "File": "rvexAsmPrinter", "Func": "EmitFunctionBodyEnd", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15367, "Length": 26, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SETargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "<STR_LIT>", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "switch", "(", "SVT", ")", "{", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "MipsSEISelLowering (2)", "Func": "allowsUnalignedMemoryAccesses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15368, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewInst", ".", "setOpcode", "(", "MCI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MCOperand", "&", "I", ":", "MCI", ")", "if", "(", "I", ".", "isImm", "(", ")", ")", "{", "int64_t", "Value", "(", "I", ".", "getImm", "(", ")", ")", ";", "NewInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>MCExpr", "::", "create", "(", "MCConstantExpr", "::", "create", "(", "Value", ",", "getContext", "(", ")", ")", ",", "getContext", "(", ")", ")", ")", ")", ";", "}", "else", "{", "if", "(", "I", ".", "isExpr", "(", ")", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "I", ".", "getExpr", "(", ")", ")", "->", "signMismatch", "(", ")", "&&", "WarnSignedMismatch", ")", "Warning", "(", "MCI", ".", "getLoc", "(", ")"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "HexagonAsmParser", "Func": "canonicalizeImmediates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15369, "Length": 108, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_orps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")"], "ground_truth": ["__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_mask_or_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15370, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "*", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "return", "CalleeSavedRegsFP", ";", "return"], "ground_truth": ["CalleeSavedRegs", ";"], "File": "XCoreRegisterInfo (2)1", "Func": "getCalleeSavedRegs", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15371, "Length": 42, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isExternrefType", "(", "const", "Type", "*"], "ground_truth": ["Ty", ")", "{"], "File": "WebAssemblyISelLowering26", "Func": "isExternrefType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15372, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "User", ":", "I", ".", "users", "(", ")", ")", "ProcessUser", "(", "MemOpOffsetMap", ",", "*", "User", ",", "Offset", ",", "false", ")", ";", "ProcessMemOpWRTCompositeSource", "(", "SrcMem", ",", "MemOpOffsetMap", ",", "DestTy", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "JVMCastHandler", "Func": "ProcessArrays", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15373, "Length": 35, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vec", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Idx", "=", "SplatVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx", ".", "getValueType", "(", ")", "!=", "Subtarget", ".", "getXLenVT", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ",", "Subtarget"], "ground_truth": [")", ";"], "File": "RISCVISelLowering3", "Func": "matchSplatAsGather", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15374, "Length": 69, "Cover_Rate": 0.32701421800947866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpretq_f64_u64", "(", "uint64x2_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon2_vreinterpretq_f64_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15375, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCCallConvention", "(", "CallingConv", "::", "ID", "CC"], "ground_truth": [")", "{"], "File": "X86ISelLowering37", "Func": "isCCallConvention", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15376, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPU", "(", ")", "const", "{", "return"], "ground_truth": ["HasFPU", ";"], "File": "PPCSubtarget", "Func": "hasFPU", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15377, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "SYSm", "&=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "FeatureBits", "[", "<STR_LIT>", "]", ")", "{", "switch", "(", "SYSm", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "ARMInstPrinter38", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15378, "Length": 170, "Cover_Rate": 0.32504780114722753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmaxsd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")"], "ground_truth": ["_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_max_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15379, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "double_p", ")", "{", "unsigned", "int", "base_reg", ";", "if", "(", "GET_CODE", "(", "memrtx", ")", "==", "PLUS", ")", "base_reg", "=", "REGNO", "(", "XEXP", "(", "memrtx", ",", "<NUM_LIT>", ")", ")", ";", "else", "base_reg", "=", "REGNO", "(", "memrtx", ")", ";", "if", "(", "dest_reg", "!=", "base_reg", ")", "dest_reg", "++", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "memrtx", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "dest", ")", ")", "!=", "MODE_CC", ")", "{", "if", "(", "GET_CODE", "(", "dest", ")", "==", "STRICT_LOW_PART", "||", "GET_CODE", "(", "dest", ")", "==", "ZERO_EXTRACT", ")", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "dest_reg", "=", "REGNO", "(", "dest", ")", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "set", ")", ")", "==", "REG", ")", "{", "unsigned", "int", "srcreg", "=", "REGNO", "(", "SET_SRC", "(", "set", ")", ")", ";", "if", "(", "srcreg", "==", "dest_reg", ")", "return", ";", "if", "(", "double_p", "&&", "dest_reg", "!=", "srcreg", "+", "<NUM_LIT>", ")", "dest_reg", "++", ";", "}", "}", "if", "(", "*", "last_insn_call", ")", "dest_reg", "=", "<NUM_LIT>", ";", "if", "(", "*", "last_reg", "!=", "<NUM_LIT>", "&&", "memrtx", "!=", "NULL_RTX", ")", "{", "unsigned", "int", "reg", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "memrtx", ")", "==", "PLUS", ")", "reg", "=", "REGNO", "(", "XEXP", "(", "memrtx", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "TARGET_MCM", "||", "(", "double_p", "&&", "REGNO", "(", "memrtx", ")", "==", "dest_reg", ")", ")", "reg", "=", "REGNO", "(", "memrtx", ")", ";", "if", "(", "reg", "==", "*", "last_reg", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";", "emit_insn_after", "(", "gen_hazard_nop", "(", ")", ",", "prev_active_insn", "(", "insn", ")", ")", ";", "emit_insn_after", "(", "gen_blockage", "(", ")", ",", "insn", ")", ";", "}", "}", "*", "last_reg"], "ground_truth": ["=", "dest_reg", ";"], "File": "visium", "Func": "gr5_avoid_hazard", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 15380, "Length": 285, "Cover_Rate": 0.5888429752066116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "createAMDGPUTargetTransformInfoPass", "(", "this", ")"], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine100", "Func": "addAnalysisPasses", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15381, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "}", "else", "{", "cum", "->", "words", "+=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "cum", "->", "words", "<=", "HARD_REG_SIZE", ")"], "ground_truth": ["cum", "->", "nregs", "=", "<NUM_LIT>", ";"], "File": "m68hc111", "Func": "m68hc11_function_arg_advance", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15382, "Length": 35, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "if", "(", "CommentStream", ")", "EmitAny<ISA_LIT>InstComments", "(", "MI", ","], "ground_truth": ["*", "CommentStream", ",", "getRegisterName", ")", ";"], "File": "X86ATTInstPrinter12", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15383, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Orig", ".", "isImplicit", "(", ")", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "Orig", ".", "getReg", "(", ")", ",", "Orig", ".", "isDef", "(", ")", ",", "true", ",", "Orig", ".", "isKill", "(", ")", ",", "Orig", ".", "isDead", "(", ")", ",", "Orig", ".", "isUndef", "(", ")", ",", "Orig", ".", "isEarlyClobber", "(", ")", ",", "Orig", ".", "getSubReg", "(", ")", ",", "Orig", "."], "ground_truth": ["isDebug", "(", ")", ",", "Orig", ".", "isInternalRead", "(", ")", ")", ";"], "File": "SIShrinkInstructions (2)", "Func": "copyRegOperandAsImplicit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15384, "Length": 72, "Cover_Rate": 0.8674698795180723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>"], "ground_truth": [")", "WhichResult", "=", "i", "/", "NumElts", ";"], "File": "ARMISelLowering (2)2", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15385, "Length": 70, "Cover_Rate": 0.31390134529147984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isVGPR", "(", "const", "MachineRegisterInfo", "&"], "ground_truth": ["MRI", ",", "unsigned", "Reg", ")", "const", "{"], "File": "SIRegisterInfo10", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15386, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ")", "return", "false", ";", "const", "uint64_t", "F", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "const", "uint64_t", "V", "=", "(", "(", "F"], "ground_truth": [">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "isVecALU", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15387, "Length": 37, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "bool", "IsV1Zero", "=", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ";", "bool", "IsV2Zero", "=", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsV1Zero", "&&", "!", "IsV2Zero", ")", "{", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "V2", ".", "isUndef", "(", ")", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "X86ISelLowering172", "Func": "lowerV2X128VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15388, "Length": 140, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumBytes", ";", "++", "I", ")", "Data", "[", "Offset", "+", "I"], "ground_truth": ["]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "I", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyAsmBackend1", "Func": "applyFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15389, "Length": 66, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpord_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "__vector", "unsigned", "int", "__a", ",", "__b", ";", "__vector", "unsigned", "int", "__c", ",", "__d", ";", "static", "const", "__vector", "unsigned", "int", "__float_exp_mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__a", "=", "(", "__vector", "unsigned", "int", ")", "vec_abs", "(", "(", "__v4sf", ")", "__A", ")", ";", "__b", "=", "(", "__vector", "unsigned", "int", ")", "vec_abs", "(", "(", "__v4sf", ")", "__B", ")", ";", "__c", "=", "(", "__vector", "unsigned", "int", ")", "vec_cmpgt", "(", "__float_exp_mask", ",", "__a", ")", ";", "__d", "=", "(", "__vector", "unsigned", "int", ")", "vec_cmpgt", "(", "__float_exp_mask", ",", "__b", ")", ";", "__c", "=", "vec_and", "(", "__c", ","], "ground_truth": ["__d", ")", ";"], "File": "xmmintrin2", "Func": "_mm_cmpord_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15390, "Length": 137, "Cover_Rate": 0.8616352201257862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", "."], "ground_truth": ["StackPtrOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";"], "File": "SIMachineFunctionInfo31", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15391, "Length": 77, "Cover_Rate": 0.4476744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "AArch64LoadStoreOptimizer35", "Func": "getMatchingPairOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15392, "Length": 87, "Cover_Rate": 0.42028985507246375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "initialize", "(", "MF", ")", ";", "assert", "(", "(", "MF", ".", "getRegInfo", "(", ")", ".", "use_empty", "(", "<STR_LIT>", ")", "||", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isUsingPCRelativeCalls", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")"], "ground_truth": [")", ")", "return", "false", ";"], "File": "PPCMIPeephole", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15393, "Length": 60, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "<ISA_LIT>PassConfig", "(", "*"], "ground_truth": ["this", ",", "PM", ")", ";"], "File": "AArch64TargetMachine (2)3", "Func": "createPassConfig", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15394, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_srli_epi64", "(", "__m512i", "__W", ",", "__mmask8", "__U", ",", "__m512i", "__A"], "ground_truth": [",", "unsigned", "int", "__B", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_mask_srli_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15395, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Addr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "BitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "BitShift", ")", ";", "SDValue", "NegBitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "WideVT", ")", ",", "BitShift", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "WideVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ChainIn", ",", "AlignedAddr", ",", "CmpVal", ",", "SwapVal", ",", "BitShift", ",", "NegBitShift", ",", "DAG", ".", "getConstant", "(", "BitSize", ",", "DL", ",", "WideVT", ")", "}", ";", "SDValue", "AtomicOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "VTList", ",", "Ops", ",", "NarrowVT", ","], "ground_truth": ["MMO", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerATOMIC_CMP_SWAP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15396, "Length": 131, "Cover_Rate": 0.4309210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printAMIndexedWB", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printAMIndexedWB", "(", "MI", ",", "OpNum", ",", "BitWidth", "/"], "ground_truth": ["<NUM_LIT>", ",", "O", ")", ";"], "File": "ARM64InstPrinter1", "Func": "printAMIndexedWB", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15397, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "if", "(", "IsPCRel", ")", "return", "getPCRelReloc", "(", "Kind", ")", ";", "return", "getAbsoluteReloc", "(", "Kind", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_NTPOFF", ":", "assert", "(", "!", "IsPCRel", "&&", "<STR_LIT>", ")", ";", "return", "getTLSLEReloc", "(", "Kind", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";"], "File": "RISCVMCObjectWriter", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15398, "Length": 64, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>MCAsmInfo", "::", "getNonexecutableStackSection", "(", "MCContext", "&", "Ctx", ")", "const", "{", "return"], "ground_truth": ["nullptr", ";"], "File": "HSAILMCAsmInfo", "Func": "getNonexecutableStackSection", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15399, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFragment", "*", "findAssociatedFragment", "("], "ground_truth": [")", "const", "override", "{"], "File": "TVMMCExpr", "Func": "findAssociatedFragment", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15400, "Length": 8, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIOpIdx", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", ")", ";", "bool", "IsPCRel", "=", "Desc", ".", "OpInfo", "[", "MIOpIdx", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ";", "MCOperand", "MCO", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", ")", ")", "{", "if", "(", "IsPCRel", ")", "{", "assert", "(", "Alt", "&&", "<STR_LIT>", ")", ";", "MCO", "=", "MI", ".", "getOperand", "(", "MIOpIdx", "+", "<STR_LIT>", ")", ";", "}", "else", "{", "MCO", "=", "MI", ".", "getOperand", "(", "MIOpIdx", "+", "(", "Alt", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "Alt", "&&", "<STR_LIT>", ")", ";", "MCO", "=", "MI", ".", "getOperand", "(", "MIOpIdx", ")", ";", "}", "unsigned", "RegNum", "=", "MCO", ".", "getReg", "(", ")", ";", "auto", "RI", "=", "Ctx", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Written", "=", "<NUM_LIT>", ";", "if", "(", "Reg", ")", "{", "uint32_t", "Val", "=", "RI", "->", "getEncodingValue", "(", "RegNum", ")", ";", "Buffer", "|=", "(", "Val", "&", "<NUM_LIT>", ")", "<<", "Offset", ";", "Offset", "+=", "<NUM_LIT>", ";", "Written", "+=", "<NUM_LIT>", ";", "}", "if", "(", "DA"], "ground_truth": [")", "{"], "File": "M68kMCCodeEmitter", "Func": "encodeReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15401, "Length": 174, "Cover_Rate": 0.4767123287671233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "SPReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ";", "auto", "*", "LoadMMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ".", "addMemOperand", "(", "LoadMMO", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "AdjustUp", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ";", "auto", "*", "MMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm"], "ground_truth": ["(", "<NUM_LIT>", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "WebAssemblyFrameLowering1", "Func": "adjustStackPointer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15402, "Length": 255, "Cover_Rate": 0.8121019108280255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectPCLIP", "(", "SDValue", "Dest", ",", "SDValue", "&", "SRC1", ",", "SDValue", "&", "SRC2", ")", "{", "return", "RI5CY_pclip_check", "(", "CurDAG", ",", "Dest", ",", "SRC1"], "ground_truth": [",", "SRC2", ",", "false", ")", ";"], "File": "RISCVISelDAGToDAG42", "Func": "SelectPCLIP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15403, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MachineConstPropagator", "::", "visitUsesOf", "(", "unsigned", "Reg", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "&", "MCE", ".", "TRI", ")", "<<", "Cells", ".", "get", "(", "Reg", ")", "<<", "'\\n'", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "!", "InstrExec", ".", "count", "(", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "isPHI", "(", ")", ")", "visitPHI", "(", "MI", ")", ";", "else", "if", "(", "!", "MI", ".", "isBranch", "(", ")", ")"], "ground_truth": ["visitNonBranch", "(", "MI", ")", ";"], "File": "HexagonConstPropagation17", "Func": "visitUsesOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15404, "Length": 92, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LastOpcodeHasJMP_c", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "LastOpcodeHasNot", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "int", "SecLastOpcode", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "bool", "SecLastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "SecLastOpcode", ")", ";", "bool", "SecLastOpcodeHasNot", "=", "PredOpcodeHasNot", "(", "SecLastOpcode", ")", ";", "if", "(", "SecLastOpcodeHasJMP_c", "&&", "(", "LastOpcode", "==", "<STR_LIT>", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "SecLastOpcodeHasNot", ")", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "<STR_LIT>", "&&", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "<STR_LIT>", "&&", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonInstrInfo23", "Func": "AnalyzeBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15405, "Length": 228, "Cover_Rate": 0.3579277864992151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Immediate", ",", "S", ",", "E", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "return", "Op"], "ground_truth": [";"], "File": "AArch64AsmParser13", "Func": "CreateImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15406, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VmcntLo", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftLo", "(", ")", ",", "getVmcntBitWidthLo", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", "<", "<NUM_LIT>", ")", "return", "VmcntLo", ";", "unsigned", "VmcntHi", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";", "VmcntHi", "<<=", "getVmcntBitWidthLo", "(", ")", ";", "return", "VmcntLo"], "ground_truth": ["|", "VmcntHi", ";"], "File": "AMDGPUBaseInfo", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15407, "Length": 54, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ","], "ground_truth": ["true", ",", "DecodeIntRegsRegisterClass", ")", ";"], "File": "SparcDisassembler (2)1", "Func": "DecodeLoadInt", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15408, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "double", "r", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";", "return", "r"], "ground_truth": [";"], "File": "ppu", "Func": "intrinsics___fmadd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15409, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasSP", "(", "const", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "{"], "File": "SIFrameLowering11", "Func": "hasSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15410, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "adjustment", ")", ";", "mem", "=", "gen_rtx_POST_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "mem", ")", ";", "emit_move_insn", "(", "reg1", ",", "gen_frame_mem", "(", "mode", ",", "mem", ")", ")", ";", "}", "else", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2"], "ground_truth": [")", ";"], "File": "aarch64", "Func": "aarch64_pop_regs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15411, "Length": 48, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "s390_expand_vec_compare", "(", "rtx", "target", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "neg_p", "=", "false", ",", "swap_p", "=", "false", ";", "rtx", "tmp", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "cmp_op1", ")", ")", "==", "MODE_VECTOR_FLOAT", ")", "{", "switch", "(", "cond", ")", "{", "case", "NE", ":", "cond", "=", "EQ", ";", "neg_p", "=", "true", ";", "break", ";", "case", "UNGT", ":", "cond", "=", "GE", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "UNGE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LE", ":", "cond", "=", "GE", ";", "swap_p", "=", "true", ";", "break", ";", "case", "UNLE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "break", ";", "case", "LT", ":", "cond", "=", "GT", ";", "swap_p", "=", "true", ";", "break", ";", "case", "UNLT", ":", "cond", "=", "GE", ";", "neg_p", "=", "true", ";", "break", ";", "case", "UNEQ", ":", "emit_insn", "(", "gen_vec_cmpuneq", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "case", "LTGT", ":", "emit_insn", "(", "gen_vec_cmpltgt", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "case", "ORDERED", ":", "emit_insn", "(", "gen_vec_ordered", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "case", "UNORDERED", ":", "emit_insn", "(", "gen_vec_unordered", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "default", ":", "break", ";", "}", "}", "else", "{", "switch", "(", "cond", ")", "{", "case", "NE", ":", "cond", "=", "EQ", ";", "neg_p", "=", "true", ";", "break", ";", "case", "GE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "GEU", ":", "cond", "=", "GTU", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "break", ";", "case", "LEU", ":", "cond", "=", "GTU", ";", "neg_p", "=", "true", ";", "break", ";", "case", "LT", ":", "cond", "=", "GT", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LTU", ":", "cond", "=", "GTU", ";", "swap_p", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "swap_p", ")", "{", "tmp", "=", "cmp_op1", ";", "cmp_op1", "=", "cmp_op2", ";", "cmp_op2", "="], "ground_truth": ["tmp", ";"], "File": "s3907", "Func": "s390_expand_vec_compare", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15412, "Length": 357, "Cover_Rate": 0.8992443324937027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mulhi_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmulhw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128"], "ground_truth": ["(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15413, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "llvm", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Info", "=", "<STR_LIT>", ";", "return", "true"], "ground_truth": [";"], "File": "ARMMCTargetDesc16", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15414, "Length": 106, "Cover_Rate": 0.7737226277372263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "ScalarTargetTransformInfo", "*"], "ground_truth": ["getScalarTargetTransformInfo", "(", ")", "const", "{"], "File": "XCoreTargetMachine14", "Func": "getScalarTargetTransformInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15415, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm", "__volatile", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "mmintrin", "Func": "_mm_torcw", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15416, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<"], "ground_truth": ["<STR_LIT>", "<<", "getFunctionNumber", "(", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15417, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDesirableToShrinkOp", "(", "Op", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", ",", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "return", "false", ";", "}", "PVT", "=", "<STR_LIT>", ";", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "Z80oldISelLowering", "Func": "IsDesirableToPromoteOp", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15418, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "N", ",", "<STR_LIT>", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "N", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "NewSize", "==", "<NUM_LIT>", ")", "return", "true", ";", "EVT", "OldVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldSize", "=", "OldVT", ".", "getStoreSizeInBits", "(", ")", ";", "MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N"], "ground_truth": [")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15419, "Length": 83, "Cover_Rate": 0.48823529411764705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_packuswb128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "("], "ground_truth": ["__v16qi", ")", "__W", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_packus_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15420, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "TII", "=", "SubTarget", ".", "getInstrInfo", "(", ")", ";", "EndbrOpcode", "=", "SubTarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "TM", "->", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "||", "MF", ".", "getFunction", "(", ")", ".", "hasAddressTaken", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "doesNoCfCheck", "(", ")", ")", "{", "auto", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "Changed", "|=", "addENDBR", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "hasAddressTaken", "(", ")", ")", "Changed", "|=", "addENDBR", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isCall", "(", ")", "&&", "I", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "IsCallReturnTwice", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Changed", "|=", "addENDBR", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ")", ";", "}", "}", "if", "(", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "SjLj", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "Changed", "|=", "addENDBR", "(", "MBB", ",", "I", ")", ";", "break", ";", "}", "else", "if", "(", "I", "->"], "ground_truth": ["isEHLabel", "(", ")", ")", "{"], "File": "X86IndirectBranchTracking21", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15421, "Length": 273, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "MBB", "->", "livein_end", "(", ")", ";", ")", "{", "MCPhysReg", "Reg", "=", "I", "->", "PhysReg", ";", "static_assert", "(", "<STR_LIT>", "-", "<STR_LIT>", "==", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "Mask", "|=", "<NUM_LIT>", "<<", "(", "Reg", "-", "<STR_LIT>", ")", ";", "if", "(", "RemoveFPs", ")", "{", "I", "=", "MBB", "->", "removeLiveIn"], "ground_truth": ["(", "I", ")", ";"], "File": "X86FloatingPoint11", "Func": "calcLiveInMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15422, "Length": 63, "Cover_Rate": 0.5478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "return", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR"], "ground_truth": [",", "IsSelfLoop", ")", ")", "return", "true", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15423, "Length": 76, "Cover_Rate": 0.5467625899280576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetWindowsCoreCLR", "(", ")", ")", "{", "if", "(", "InProlog", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "emitStackProbeInline", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "false", ")", ";", "}", "}", "else", "{", "emitStackProbeCall", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "InProlog"], "ground_truth": [")", ";"], "File": "X86FrameLowering1", "Func": "emitStackProbe", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15424, "Length": 82, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Rd", "==", "Rm", "||", "Rm", "==", "Rn", "||", "Rd", "==", "Rn", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "DecodeGPR64commonRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", "||", "!", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", "||", "!", "DecodeGPR64commonRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", "||", "!", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr"], "ground_truth": [",", "Decoder", ")", "||", "!", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rm", ",", "Addr", ",", "Decoder", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "AArch64Disassembler17", "Func": "DecodeSETMemOpInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15425, "Length": 122, "Cover_Rate": 0.8243243243243243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshl_u16", "(", "uint16x4_t", "__a", ",", "int16x4_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "neon2_vqshl_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15426, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Tmp", ")", ".", "addUse", "(", "StoreVal", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "MipsISelLowering107", "Func": "emitSTR_W", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15427, "Length": 165, "Cover_Rate": 0.41353383458646614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "MO", ".", "getReg", "(", ")", ">=", "<STR_LIT>", "&&", "MO", ".", "getReg", "(", ")", "<=", "<STR_LIT>", ")", ")", ";", "return", "<NUM_LIT>", ">>", "TM", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "PPCCodeEmitter", "Func": "get_crbitm_encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15428, "Length": 73, "Cover_Rate": 0.6460176991150443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "LocalReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "LocalReg", ")", ".", "addImm", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", ";", "}", "else", "{", "unsigned", "LocalReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "NVPTXFrameLowering20", "Func": "emitPrologue", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15429, "Length": 84, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Diagnostic", "=", "<STR_LIT>", "+", "Description", ";", "int64_t", "Min", "=", "minIntN", "(", "Width", ")", ";", "int64_t", "Max", "=", "maxIntN", "(", "Width", ")", ";", "Diagnostic", "+=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Min", ")", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Max", ")", "+", "<STR_LIT>", ";", "if", "(", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Diagnostic", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "Diagnostic", ".", "c_str", "(", ")"], "ground_truth": [")", ";"], "File": "AVRAsmBackend4", "Func": "signed_width", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15430, "Length": 77, "Cover_Rate": 0.652542372881356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGFX10Before1030", "(", "const", "MCSubtargetInfo"], "ground_truth": ["&", "STI", ")", "{"], "File": "AMDGPUBaseInfo3", "Func": "isGFX10Before1030", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15431, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "array_lengthof", "(", "XPLINKSpillOffsetTable", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RegSpillOffsets", "["], "ground_truth": ["XPLINKSpillOffsetTable", "[", "I", "]", ".", "Reg", "]", "=", "XPLINKSpillOffsetTable", "[", "I", "]", ".", "Offset", ";"], "File": "SystemZFrameLowering10", "Func": "SystemZXPLINKFrameLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15432, "Length": 38, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>"], "ground_truth": ["]", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15433, "Length": 90, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "<ISA_LIT>ScalarSSEf32", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "(", "AllowI1", "&&", "VT", "==", "<STR_LIT>", ")"], "ground_truth": ["||", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";"], "File": "X86FastISel117", "Func": "isTypeLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15434, "Length": 37, "Cover_Rate": 0.3523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "s390_tune", ")", "{", "case", "PROCESSOR_2084_Z990", ":", "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2094_Z9_EC", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_2097_Z10", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_9672_G5"], "ground_truth": [":"], "File": "s3906", "Func": "s390_issue_rate", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15435, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>LETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>LEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>BETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>BEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>LETarget", ",", "create<ISA_LIT>LEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>BETarget", ",", "create<ISA_LIT>BEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheThumbLETarget", ",", "createThumbLEAsmBackend"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc62", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15436, "Length": 86, "Cover_Rate": 0.3269961977186312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatVal", ";", "if", "(", "!", "isConstantSplat", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SplatVal", ")", "||", "!", "SplatVal", ".", "isOneValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "AllOnesVec", "=", "getOnesVector", "(", "VT", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "unsigned", "NewOpcode", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "SDLoc", "(", "N", ")", ","], "ground_truth": ["VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AllOnesVec", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineIncDecVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15437, "Length": 145, "Cover_Rate": 0.8579881656804734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vrsqrtev2sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vrsqrte_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15438, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "r3", ",", "Mul", ")", ";", "}", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "DenominatorScaled", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "RHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "NumeratorScaled", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "LHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "ApproxRcp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DenominatorScaled", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DenominatorScaled", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NumeratorScaled", ",", "Fma1", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma2", ",", "Fma1", ",", "Mul", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ","], "ground_truth": ["NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ")", ";"], "File": "SIISelLowering110", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15439, "Length": 234, "Cover_Rate": 0.3774193548387097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ","], "ground_truth": ["WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15440, "Length": 108, "Cover_Rate": 0.3985239852398524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";", "return", "true"], "ground_truth": [";"], "File": "AArch64InstrInfo107", "Func": "analyzeCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15441, "Length": 120, "Cover_Rate": 0.3468208092485549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")"], "ground_truth": ["TypeEntry", "->", "completeType", "(", "*", "this", ")", ";"], "File": "BTFDebug11", "Func": "populateStructType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15442, "Length": 17, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_VectorListAllLanes", "&&", "VectorList", "."], "ground_truth": ["isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15443, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "must_link", "(", ")", "&&", "(", "cfun", "->", "machine", "->", "callee_saved_reg_size", "==", "<NUM_LIT>", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_link", "(", "gen_rtx_REG", "(", "Pmode", ",", "FT32_R13", ")", ",", "GEN_INT", "(", "-", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "optimize_size", ")", "{", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", ";", "regno", "--", ">", "<NUM_LIT>", ";", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "{", "rtx", "preg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "emit_insn", "(", "gen_call_prolog", "(", "preg", ")", ")", ";", "break", ";", "}", "}", "}", "else", "{", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "{", "insn", "=", "emit_insn", "(", "gen_movsi_push", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ">=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "must_link", "(", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_link", "(", "gen_rtx_REG", "(", "Pmode", ",", "FT32_FP", ")", ",", "GEN_INT", "(", "-", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ">", "<NUM_LIT>", ")", "{", "int", "adj", "=", "cfun", "->", "machine", "->"], "ground_truth": ["size_for_adjusting_sp", ";"], "File": "ft324", "Func": "ft32_expand_prologue", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15444, "Length": 255, "Cover_Rate": 0.6115107913669064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "CmpVT", "=", "Src0", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "CmpVT", "==", "<STR_LIT>", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CmpVT", ")", ")", "{", "Src0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src0", ")", ";", "Src1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src1", ")", ";", "}", "FCmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "FCmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "<STR_LIT>", "CCOpcode", "=", "getFCmpCondCode", "(", "IcInput", ")", ";", "unsigned", "WavefrontSize", "=", "TLI", ".", "getSubtarget", "(", ")", "->", "getWavefrontSize", "(", ")", ";", "EVT", "CCVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WavefrontSize", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "CCVT", ",", "Src0", ",", "Src1", ",", "DAG", ".", "getCondCode"], "ground_truth": ["(", "CCOpcode", ")", ")", ";"], "File": "SIISelLowering10", "Func": "lowerFCMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15445, "Length": 159, "Cover_Rate": 0.5698924731182796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "MAYBE_BASE_REGISTER_RTX_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "xop0", ")", "&&", "REGNO", "(", "xop0", ")", "==", "GBR_REG", ")", "return", "gbr_displacement", "(", "xop1", ",", "mode", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "&&", "MAYBE_BASE_REGISTER_RTX_P", "(", "xop0", ",", "strict", ")", "&&", "sh_legitimate_index_p", "(", "mode", ",", "xop1", ",", "TARGET_SH2A", ",", "false", ")", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "||", "(", "TARGET_FPU_DOUBLE", "&&", "TARGET_FMOVD", "&&", "mode", "==", "DFmode", ")", ")", "{", "if", "(", "MAYBE_BASE_REGISTER_RTX_P", "(", "xop1", ",", "strict", ")", "&&", "MAYBE_INDEX_REGISTER_RTX_P", "(", "xop0", ","], "ground_truth": ["strict", ")", ")", "return", "true", ";"], "File": "sh", "Func": "sh_legitimate_address_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15446, "Length": 156, "Cover_Rate": 0.6964285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "ParseMemOperand", "(", ")", ";", "case", "AsmToken", "::", "Percent", ":", "{", "unsigned", "RegNo", ";", "SMLoc", "Start", ",", "End", ";", "if", "(", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";", "}", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "End", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Val", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", "(", "Val", ",", "Start", ",", "End"], "ground_truth": [")", ";"], "File": "X86AsmParser101", "Func": "ParseOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15447, "Length": 104, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Name", ".", "insert", "(", "Name", ".", "begin", "(", ")", ",", "Prefix", ",", "Prefix", "+", "strlen", "(", "Prefix", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "="], "ground_truth": ["MachineModuleInfoImpl", "::"], "File": "X86MCInstLower102", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15448, "Length": 276, "Cover_Rate": 0.4783362218370884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__"], "ground_truth": [")", ")", "_mm_setzero_si128", "(", "void", ")", "{"], "File": "emmintrin", "Func": "_mm_setzero_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15449, "Length": 18, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ","], "ground_truth": ["MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";"], "File": "MipsMCCodeEmitter (2)1", "Func": "getSimm19Lsl2Encoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15450, "Length": 41, "Cover_Rate": 0.3253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "free", "(", "data", ")"], "ground_truth": [";"], "File": "i386", "Func": "ix86_destroy_cost_data", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15451, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Val", "=", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateFPImm", "(", "Val", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "!", "Hash", ")", "return", "MatchOperand_NoMatch", ";", "TokError", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "AArch64AsmParser108", "Func": "tryParseFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15452, "Length": 123, "Cover_Rate": 0.36716417910447763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ",", "Idx", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB"], "ground_truth": ["(", "MBB", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15453, "Length": 126, "Cover_Rate": 0.3727810650887574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "++", "NumSplit", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "int", "delta", "=", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "OrigBBSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "OrigBB", "->", "begin", "(", ")", ",", "E", "=", "OrigBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "OrigBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "OrigBBI", "]", "=", "OrigBBSize", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "unsigned", "NewBBSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "NewBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "OrigOffset", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "["], "ground_truth": ["OrigBBI", "]", "-", "delta", ";"], "File": "ARMConstantIslandPass82", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15454, "Length": 435, "Cover_Rate": 0.7552083333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_load_sd", "(", "double"], "ground_truth": ["const", "*", "__P", ")", "{"], "File": "emmintrin", "Func": "_mm_load_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15455, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableBitSimplify", ")", "addPass", "(", "create<ISA_LIT>BitSimplify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";", "if", "(", "!", "DisableHCP", ")", "{", "addPass", "(", "create<ISA_LIT>ConstPropagationPass", "(", ")", ")", ";", "addPass", "(", "&", "UnreachableMachineBlockElimID", ")", ";", "}", "if", "(", "EnableGenInsert", ")", "addPass", "(", "create<ISA_LIT>GenInsert", "(", ")", ")", ";", "if", "(", "EnableEarlyIf", ")", "addPass", "(", "create<ISA_LIT>EarlyIfConversion", "(", ")", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "HexagonTargetMachine", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15456, "Length": 64, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "namespace", "{", "class", "<ISA_LIT>MCAsmBackend", ":", "public", "MCAsmBackend", "{", "uint8_t", "OSABI", ";", "public", ":", "<ISA_LIT>MCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "OSABI", "(", "osABI", ")", "{", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", ";", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", ";", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t"], "ground_truth": ["Value", ",", "bool", "IsPCRel", ")", "const", "{"], "File": "SystemZMCAsmBackend24", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15457, "Length": 323, "Cover_Rate": 0.5904936014625228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "if", "(", "CPE", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPE", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMConstantIslandPass33", "Func": "findConstPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15458, "Length": 37, "Cover_Rate": 0.6727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "arm", "Func": "neon2_vabdl_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15459, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "isScalable", "(", ")", ")", "return", "false", ";", "if", "(", "!", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "EVT", "VecVT", "=", "EVT", "::", "getEVT", "(", "VecTy", ")", ";", "if", "(", "!", "VecVT", ".", "isSimple", "(", ")", "||", "VecVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ST", ".", "isHVXVectorType", "(", "VecVT", ".", "getSimpleVT", "(", ")", ")", ")", "return", "true", ";", "auto", "Action", "=", "TLI", ".", "getPreferredVectorAction", "(", "VecVT", ".", "getSimpleVT", "(", ")", ")", ";", "return", "Action", "==", "TargetLoweringBase", "::"], "ground_truth": ["TypeWidenVector", ";"], "File": "HexagonTargetTransformInfo15", "Func": "isTypeForHVX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15460, "Length": 106, "Cover_Rate": 0.8346456692913385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")"], "ground_truth": ["const", "{"], "File": "SIInstrInfo", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15461, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MachineFunctionInfo", "::", "addQueuePtr", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ")", ";", "NumUserSGPRs", "+=", "<NUM_LIT>"], "ground_truth": [";"], "File": "SIMachineFunctionInfo (2)", "Func": "addQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15462, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInliningThresholdMultiplier", "("], "ground_truth": [")", "{"], "File": "SystemZTargetTransformInfo", "Func": "getInliningThresholdMultiplier", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15463, "Length": 5, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DestBB", ")", ";", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", "->", "removeSuccessor", "(", "DestBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps"], "ground_truth": ["(", "<STR_LIT>", ")", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15464, "Length": 372, "Cover_Rate": 0.6607460035523979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListFourQ", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15465, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";", "add_int_reg_note", "(", "x", ",", "REG_BR_PROB", ","], "ground_truth": ["very_unlikely", ")", ";"], "File": "rs60005", "Func": "emit_unlikely_jump", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15466, "Length": 21, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_compress_epi8", "(", "__mmask64", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_compressqi512_mask", "(", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64"], "ground_truth": [")", "__A", ")", ";"], "File": "avx512vbmi2intrin", "Func": "_mm512_maskz_compress_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15467, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")"], "ground_truth": ["addPass", "(", "create<ISA_LIT>CleanupLocalDynamicTLSPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine29", "Func": "addInstSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15468, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "NumberOfIgnoredHighBits", ";", "APInt", "SignificantDstMask", "=", "APInt", "(", "BitWidth", ",", "DstMask", ")", ";", "APInt", "SignificantBitsToBeInserted", "=", "BitsToBeInserted", ".", "zextOrTrunc", "(", "BitWidth", ")", ";", "return", "(", "SignificantDstMask", "&", "SignificantBitsToBeInserted", ")", "==", "<NUM_LIT>", "&&", "("], "ground_truth": ["SignificantDstMask", "|", "SignificantBitsToBeInserted", ")", ".", "isAllOnesValue", "(", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "isBitfieldDstMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15469, "Length": 50, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint64x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": ["}", ")", ";"], "File": "arm", "Func": "neon2_vtrn1q_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15470, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "int64_t", ">", "OffsetVal", "=", "getConstantVRegVal", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "!", "OffsetVal", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "*", "OffsetVal", ")", ")", "return", "None", ";", "return", "Lo_32", "(", "*", "OffsetVal"], "ground_truth": [")", ";"], "File": "AMDGPUInstructionSelector", "Func": "getConstantZext32Val", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15471, "Length": 38, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cmple_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15472, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSETPANInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "!", "FeatureBits", "[", "<STR_LIT>", "]", "||", "!"], "ground_truth": ["FeatureBits", "[", "<STR_LIT>", "]", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15473, "Length": 88, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "Model", "=", "TLSModel", "::", "GeneralDynamic", ";", "}", "SDValue", "TPOff", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "SDValue", "ThreadBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "if", "(", "Model", "==", "TLSModel", "::", "LocalExec", ")", "{", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "TPWithOff_lo", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ThreadBase", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TPWithOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPWithOff_lo", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "TPWithOff", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "TPOff", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "<ISA_LIT>FunctionInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MFI", "->", "incNumLocalDynamicTLSAccesses", "(", ")", ";", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "LowerELFTLSDescCallSeq", "(", "SymAddr", ",", "DL", ",", "DAG", ")", ";", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "GeneralDynamic", ")", "{", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "LowerELFTLSDescCallSeq", "(", "SymAddr", ",", "DL", ",", "DAG", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ThreadBase"], "ground_truth": [",", "TPOff", ")", ";"], "File": "AArch64ISelLowering118", "Func": "LowerELFGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15474, "Length": 456, "Cover_Rate": 0.7755102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVecReg", "(", "Reg", ")", "&&", "!", "isScalarVecReg", "(", "Reg", ")", ")", "continue", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "(", "MI", "->", "isCopy", "(", ")", "&&", "isScalarVecReg", "(", "Reg", ")", ")", ")", "SwapVector", "[", "EntryIdx", "]", ".", "MentionsPhysVR", "=", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "assert", "(", "SwapMap", ".", "find", "(", "DefMI", ")", "!=", "SwapMap", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "DefIdx", "=", "SwapMap", "[", "DefMI", "]", ";", "(", "void", ")", "EC", "->", "unionSets", "(", "SwapVector", "[", "DefIdx", "]", ".", "VSEId", ",", "SwapVector", "[", "EntryIdx", "]", ".", "VSEId", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "SwapVector", "[", "DefIdx", "]"], "ground_truth": [".", "VSEId", ",", "SwapVector", "[", "EntryIdx", "]", ".", "VSEId", ")", ")", ";"], "File": "PPCVSXSwapRemoval19", "Func": "formWebs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15475, "Length": 171, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "ia64_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function"], "ground_truth": [">", "(", ")", ";"], "File": "ia64", "Func": "ia64_init_machine_status", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15476, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "all_ops", "[", "i", "]", ".", "index", "!=", "NUM_VECTOR_TYPES", ";", "i", "++", ")", "if", "(", "type_idx", "==", "all_ops", "[", "i", "]", ".", "index", ")", "return", "all_ops", "[", "i", "]", ".", "required_extensions", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "b_ops", "[", "i", "]", ".", "index", "!=", "NUM_VECTOR_TYPES", ";", "i", "++", ")", "if", "(", "type_idx", "==", "b_ops", "[", "i", "]", ".", "index", ")", "return", "b_ops", "[", "i", "]", ".", "required_extensions", ";", "gcc_unreachable", "("], "ground_truth": [")", ";"], "File": "riscv-vector-builtins", "Func": "get_required_extensions", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15477, "Length": 82, "Cover_Rate": 0.9010989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Op", ".", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";", "<ISA_LIT>DebugValueManager", "DefDIs", "(", "&", "Def", ")", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "TII", "->", "reMaterialize", "(", "MBB", ",", "Insert", ",", "NewReg", ",", "<NUM_LIT>", ",", "Def", ",", "*", "TRI", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "MachineInstr", "*", "Clone", "=", "&", "*", "std", "::", "prev", "(", "Insert", ")", ";", "LIS", ".", "InsertMachineInstrInMaps", "(", "*", "Clone", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "ImposeStackOrdering", "(", "Clone", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Clone", "->", "dump", "(", ")", ")", ";", "bool", "IsDead", "=", "MRI", ".", "use_empty", "(", "Reg", ")", ";", "if", "(", "!", "IsDead", ")", "{", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "ShrinkToUses", "(", "LI", ",", "LIS", ")", ";", "IsDead", "=", "!", "LI", ".", "liveAt", "(", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getDeadSlot", "(", ")", ")", ";", "}", "if", "(", "IsDead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SlotIndex", "Idx", "=", "LIS", ".", "getInstructionIndex", "(", "Def"], "ground_truth": [")", ".", "getRegSlot", "(", ")", ";"], "File": "WebAssemblyRegStackify11", "Func": "RematerializeCheapDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15478, "Length": 203, "Cover_Rate": 0.6114457831325302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isRunOfOnes", "(", "unsigned", "Val", ",", "unsigned", "&", "MB", ",", "unsigned", "&", "ME", ")", "{", "if", "(", "isShiftedMask_32", "(", "Val", ")", ")", "{", "MB", "=", "countLeadingZeros", "(", "Val", ")", ";", "ME", "=", "countLeadingZeros", "(", "(", "Val", "-"], "ground_truth": ["<NUM_LIT>", ")", "^", "Val", ")", ";"], "File": "PPCISelDAGToDAG116", "Func": "isRunOfOnes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15479, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "Imm", ")"], "ground_truth": ["!=", "-", "<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "is_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15480, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "opc", "==", "<STR_LIT>", "||", "opc", "==", "<STR_LIT>", ")", "{", "unsigned", "sreg", "=", "MI", "->", "getOperand", "(", "(", "opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BitVector", "safeSRegs", "(", "getRegisterInfo", "(", ")", ".", "getNumRegs", "(", ")", ")", ";", "safeSRegs", ".", "set", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "PatmosInstrInfo", "Func": "isSideEffectFreeSRegAccess", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15481, "Length": 52, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMLowOverheadLoops19", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15482, "Length": 223, "Cover_Rate": 0.4010791366906475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "AMDGPU", "::", "sub1", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "DestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg"], "ground_truth": [")", ";"], "File": "SIInstrInfo101", "Func": "splitScalar64BitUnaryOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15483, "Length": 149, "Cover_Rate": 0.4209039548022599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PersonalityIndex", "<", "<STR_LIT>", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "<NUM_LIT>", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "<STR_LIT>", "::", "EXIDX_CANTUNWIND", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15484, "Length": 91, "Cover_Rate": 0.457286432160804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "matchVectorShuffleAsVPMOV", "(", "Mask", ",", "SwappedOps", ",", "<NUM_LIT>", ")", "&&", "!", "matchVectorShuffleAsVPMOV"], "ground_truth": ["(", "Mask", ",", "SwappedOps", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleWithVPMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15485, "Length": 118, "Cover_Rate": 0.4169611307420495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Off", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")"], "ground_truth": ["return", "TokError", "(", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)4", "Func": "parseDirectiveSEHSaveReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15486, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "<ISA_LIT>TextSectOffset", "++", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "Name", "=", "<STR_LIT>", ";", "Name", "=", "StringSwitch", "<", "StringRef", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "Name", ")", ";", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Head", ",", "NameLoc", ")", ")", ";", "if", "(", "Head", "==", "<STR_LIT>", "&&", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", "+", "<NUM_LIT>", ",", "Next", ")", ";", "SMLoc", "SuffixLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "(", "Head", ".", "data", "(", ")", "-", "Name", ".", "data", "(", ")", ")", ")", ";", "<STR_LIT>", "CC", "=", "parseCondCodeString", "(", "Head", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "::", "COND_INVAL", ")", "return", "Error", "(", "SuffixLoc", ",", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "CC_Expr", "=", "MCConstantExpr", "::", "create", "(", "(", "int64_t", ")", "CC", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "CC_Expr", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc"], "ground_truth": [",", "<STR_LIT>", ")", ";"], "File": "FISCAsmParser", "Func": "ParseInstruction", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15487, "Length": 477, "Cover_Rate": 0.8866171003717472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "is64BitVector", "(", ")", "&&", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "--", "j", ")", "{", "SDValue", "O0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "O1", "=", "N1", "->", "getOperand", "(", "j", ")", ";", "SDValue", "Sub", ",", "Add", ",", "SubSibling", ",", "AddSibling", ";", "if", "(", "O0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "O1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Sub", "=", "O0", ";", "Add", "=", "O1", ";", "SubSibling", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", "-", "i", ")", ";", "AddSibling", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", "-", "j", ")", ";", "}", "else", "if", "(", "O0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "O1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Add", "=", "O0", ";", "Sub", "=", "O1", ";", "AddSibling", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", "-", "i", ")", ";", "SubSibling", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", "-", "j", ")", ";", "}", "else", "continue", ";", "if", "(", "!", "<STR_LIT>", "(", "Sub", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "<STR_LIT>", "(", "Add", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "continue", ";", "if", "(", "Sub", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Add", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "continue", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sub", ",", "SubSibling", ",", "AddSibling", ")", ";", "}", "}", "unsigned", "Bits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "uint64_t", "BitMask", "=", "Bits", "==", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "--", "j", ")", "{", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "i", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "j", ")", ")", ";", "if", "(", "!", "BVN0", "||", "!", "BVN1", ")", "continue", ";", "bool", "FoundMatch", "=", "true", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ";", "k", "<", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["++", "k", ")", "{"], "File": "AArch64ISelLowering (2)2", "Func": "tryCombineToBSL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15488, "Length": 450, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")"], "ground_truth": ["__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15489, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>64", "(", ")", "||", "isFP64", "(", ")", ")", "FpFormat", "=", "FP_FORMAT_D", ";", "else", "FpFormat", "=", "FP_FORMAT_S"], "ground_truth": [";"], "File": "MipsAsmParser102", "Func": "setDefaultFpFormat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15490, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "aarch64_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "return", "(", "aarch64_vector_mode_supported_p", "(", "mode", ")", "||", "aarch64_vect_struct_mode_p", "(", "mode", ")", ")", "?", "<NUM_LIT>", ":", "(", "GET_MODE_BITSIZE", "(", "mode", ")"], "ground_truth": ["-", "<NUM_LIT>", ")", ";"], "File": "aarch642", "Func": "aarch64_shift_truncation_mask", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15491, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__"], "ground_truth": [",", "__artificial__", ")", ")", "_mm512_castps256_ps512", "(", "__m256", "__A", ")", "{"], "File": "avx512fintrin", "Func": "_mm512_castps256_ps512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15492, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MaxUInt", "=", "(", "<NUM_LIT>", "<<", "width", ")", ";", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "AddConstant", "-=", "(", "<NUM_LIT>", "<<", "(", "width", "-", "<NUM_LIT>", ")", ")", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "AddConstant", "==", "<NUM_LIT>", ")", "||", "(", "CompConstant", "==", "MaxUInt", "-", "<NUM_LIT>", "&&", "AddConstant", "<", "<NUM_LIT>", ")", "||", "(", "AddConstant", ">=", "<NUM_LIT>", "&&", "CompConstant", "<", "<NUM_LIT>", ")", "||", "(", "AddConstant", "<=", "<NUM_LIT>", "&&", "CompConstant", "<=", "<NUM_LIT>", "&&", "CompConstant", "<", "AddConstant", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "AddConstant", "==", "<NUM_LIT>", ")", "||", "(", "AddConstant", ">=", "<NUM_LIT>", "&&", "CompConstant", "<=", "<NUM_LIT>", ")", "||", "(", "AddConstant", "<=", "<NUM_LIT>", "&&", "CompConstant", "<=", "<NUM_LIT>", "&&", "CompConstant", "<=", "AddConstant", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64ISelLowering (2)2", "Func": "isEquivalentMaskless", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15493, "Length": 136, "Cover_Rate": 0.3417085427135678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_rsqrt28_round_ps", "("], "ground_truth": ["__m512", "__A", ",", "int", "__R", ")", "{"], "File": "avx512erintrin3", "Func": "_mm512_rsqrt28_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15494, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "alignment", ">", "<NUM_LIT>", ")", "alignment", "=", "<NUM_LIT>", ";", "SDValue", "Hi64", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LdNode", "->", "getChain", "(", ")", ",", "LdNode", "->", "getBasePtr", "(", ")", ",", "LdNode", "->", "getPointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "alignment", ")", ";", "EVT", "addrVT", "=", "LdNode", "->", "getBasePtr", "(", ")", ".", "getValueType", "(", ")", ";", "SDValue", "LoPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "addrVT", ",", "LdNode", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "addrVT", ")", ")", ";", "SDValue", "Lo64", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LdNode", "->", "getChain", "(", ")", ",", "LoPtr", ",", "LdNode", "->", "getPointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "alignment", ")", ";", "SDValue", "SubRegEven", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubRegOdd", "=", "DAG", ".", "getTargetConstant", "("], "ground_truth": ["<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "SparcISelLowering63", "Func": "LowerF128Load", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15495, "Length": 154, "Cover_Rate": 0.4041994750656168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "POPInst", ".", "setOpcode", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "POPInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegTarget", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "POPInst", ")", ";", "if", "(", "AmtOp", ")", "{", "assert", "(", "!", "Is64Bit", ")", ";", "MCInst", "ADDInst", ";", "unsigned", "ADDReg", "=", "<STR_LIT>", ";", "ADDInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "ADDInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ADDReg", ")", ")", ";", "ADDInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ADDReg", ")", ")", ";", "ADDInst", ".", "addOperand", "(", "*", "AmtOp", ")", ";", "Out", ".", "EmitInstruction", "(", "ADDInst", ")", ";", "}", "MCInst", "JMPInst", ";", "JMPInst", ".", "setOpcode", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "JMPInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "RegTarget", ")", ")", ";"], "File": "X86MCNaCl1", "Func": "EmitRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15496, "Length": 122, "Cover_Rate": 0.6192893401015228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAbsoluteReg", "(", "unsigned", "Reg", ")", "{", "Reg", "=", "getReg64", "("], "ground_truth": ["Reg", ")", ";"], "File": "X86MCNaClExpander", "Func": "isAbsoluteReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15497, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "InputIdx0", "=", "-", "<NUM_LIT>", ",", "InputIdx1", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ops", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "BC", "=", "peekThroughBitcasts", "(", "Ops", "[", "i", "]", ")", ";", "if", "(", "Input0", "&&", "BC", "==", "peekThroughBitcasts", "(", "Input0", ")", ")", "InputIdx0", "=", "i", ";", "if", "(", "Input1", "&&", "BC", "==", "peekThroughBitcasts", "(", "Input1", ")", ")", "InputIdx1", "=", "i", ";", "}", "if", "(", "Input0", "&&", "InputIdx0", "<", "<NUM_LIT>", ")", "{", "InputIdx0", "=", "SrcOpIndex", ";", "Ops", "[", "SrcOpIndex", "]", "=", "Input0", ";", "}", "if", "(", "Input1", "&&", "InputIdx1", "<", "<NUM_LIT>", ")", "{", "InputIdx1", "=", "Ops", ".", "size", "(", ")", ";", "Ops", ".", "push_back", "(", "Input1", ")", ";", "}", "assert", "(", "(", "(", "RootMask", ".", "size", "(", ")", ">", "OpMask", ".", "size", "(", ")", "&&", "RootMask", ".", "size", "(", ")", "%", "OpMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "OpMask", ".", "size", "(", ")", ">", "RootMask", ".", "size", "(", ")", "&&", "OpMask", ".", "size", "(", ")", "%", "RootMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "||", "OpMask", ".", "size", "(", ")", "==", "RootMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isPowerOf2_32", "(", "RootMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isPowerOf2_32", "(", "OpMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "RootMaskSizeLog2", "=", "countTrailingZeros", "(", "RootMask", ".", "size", "(", ")", ")", ";", "unsigned", "OpMaskSizeLog2", "=", "countTrailingZeros", "(", "OpMask", ".", "size", "(", ")", ")", ";", "unsigned", "MaskWidth", "=", "std", "::", "max", "<", "unsigned", ">", "(", "OpMask", ".", "size", "(", ")", ",", "RootMask", ".", "size", "(", ")", ")", ";", "unsigned", "RootRatio", "=", "std", "::", "max", "<", "unsigned", ">", "(", "<NUM_LIT>", ",", "OpMask", ".", "size", "(", ")", ">>", "RootMaskSizeLog2", ")", ";", "unsigned", "OpRatio", "=", "std", "::", "max", "<", "unsigned", ">", "(", "<NUM_LIT>", ",", "RootMask", ".", "size", "(", ")", ">>", "OpMaskSizeLog2", ")", ";", "assert", "(", "(", "RootRatio", "==", "<NUM_LIT>", "||", "OpRatio", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isPowerOf2_32", "(", "MaskWidth", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isPowerOf2_32", "(", "RootRatio", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isPowerOf2_32", "(", "OpRatio", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "RootRatioLog2", "=", "countTrailingZeros", "(", "RootRatio", ")", ";", "unsigned", "OpRatioLog2", "=", "countTrailingZeros", "(", "OpRatio", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "MaskWidth", ",", "SM_SentinelUndef", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<"], "ground_truth": ["MaskWidth", ";", "++", "i", ")", "{"], "File": "X86ISelLowering102", "Func": "combineX86ShufflesRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15498, "Length": 403, "Cover_Rate": 0.3168238993710692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "has<ISA_LIT>32r6", "("], "ground_truth": [")", ";"], "File": "MipsSubtarget43", "Func": "systemSupportsUnalignedAccess", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15499, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_kunpackd", "(", "__mmask64", "__A", ",", "__mmask64", "__B", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_kunpckdi", "(", "(", "__mmask64", ")", "__A", ","], "ground_truth": ["(", "__mmask64", ")", "__B", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_kunpackd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15500, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MF", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", "."], "ground_truth": ["end", "(", ")", ";", ")", "{"], "File": "PPCInstrInfo106", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15501, "Length": 70, "Cover_Rate": 0.6796116504854369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LHS", ".", "isReg", "(", ")", "&&", "RHS", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ";", "unsigned", "RegSize", "=", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "bool", "Is32Bit", "=", "(", "RegSize", "==", "<NUM_LIT>", ")", ";", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "Register", "ZReg", "=", "Is32Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "ValAndVReg", "->", "Value", ",", "RegSize", ")", ")", "{", "auto", "TstMI", "=", "MIRBuilder", ".", "buildInstr", "(", "OpcTable", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "ZReg", "}", ",", "{", "LHS", "}", ")", ";", "TstMI", ".", "addImm", "(", "<STR_LIT>", "(", "ValAndVReg", "->", "Value", ",", "RegSize", ")", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "TstMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "&", "*", "TstMI", ";", "}", "}", "if", "(", "auto", "Fns", "=", "selectLogicalShiftedRegister", "(", "RHS", ")", ")", "return", "emitInstr", "(", "OpcTable", "[", "<NUM_LIT>", "]", "["], "ground_truth": ["Is32Bit", "]", ",", "{", "ZReg", "}", ",", "{", "LHS", "}", ",", "MIRBuilder", ",", "Fns", ")", ";"], "File": "AArch64InstructionSelector68", "Func": "emitTST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15502, "Length": 217, "Cover_Rate": 0.7695035460992907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Specifier", "!=", "'s'", ")", "return", "false", ";", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "OpType", ")", ";", "if", "(", "!", "PT", "||", "PT", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "return", "false", ";", "Type", "*", "ElemType", "=", "PT", "->", "getContainedType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ElemType", "->", "getTypeID", "(", ")", "!=", "Type", "::", "IntegerTyID", ")", "return"], "ground_truth": ["false", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "shouldPrintAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15503, "Length": 66, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeL4RSrcDstSrcDstInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "Op1", ",", "Op2", ",", "Op3", ";", "unsigned", "Op4", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "Decode3OpInstruction", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Op1", ",", "Op2", ",", "Op3", ")", ";", "if", "(", "S", "==", "MCDisassembler", "::", "Success"], "ground_truth": [")", "{"], "File": "XCoreDisassembler (2)", "Func": "DecodeL4RSrcDstSrcDstInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15504, "Length": 69, "Cover_Rate": 0.45394736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpngt_pd", "("], "ground_truth": ["__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "File": "emmintrin4", "Func": "_mm_cmpngt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15505, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ","], "ground_truth": ["PtrVT", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15506, "Length": 96, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "Offset", "-=", "Anchor", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Full", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", "+", "Offset", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Full", ",", "Result", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ","], "ground_truth": ["PtrVT", ",", "Result", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";"], "File": "SystemZISelLowering109", "Func": "lowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15507, "Length": 180, "Cover_Rate": 0.594059405940594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "JTOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&"], "ground_truth": ["MBB", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15508, "Length": 229, "Cover_Rate": 0.5518072289156627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Src2", "=", "Vals", "[", "Next", "(", ")", "]", ";", "Type", "*", "VecTy", "=", "ResEVT", ".", "getTypeForEVT", "(", "*", "Ctx", ")", ";", "assert", "(", "VecTy", "->", "isVectorTy", "(", ")", ")", ";", "assert", "(", "VecTy", "==", "Src1", "->", "getType", "(", ")", "&&", "VecTy", "==", "Src2", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElt", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "Value", "*", "Res", "=", "UndefValue", "::"], "ground_truth": ["get", "(", "VecTy", ")", ";"], "File": "X86InstrSema", "Func": "translateHorizontalBinop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15509, "Length": 71, "Cover_Rate": 0.31555555555555553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBlockAddress", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["<STR_LIT>", ";"], "File": "CSKYConstantPoolValue", "Func": "isBlockAddress", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15510, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "SDep", "&", "PI", ":", "Dst", "->", "Preds", ")", "{", "if", "(", "PI", ".", "getLatency", "(", ")"], "ground_truth": ["!=", "<NUM_LIT>", ")", "continue", ";"], "File": "HexagonSubtarget48", "Func": "changePhiLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15511, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "isHighLatencyCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15512, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "false", ";", "return", "!", "DisableMIPreRA"], "ground_truth": [";"], "File": "PatmosSubtarget", "Func": "usePreRAMIScheduler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15513, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolData", "&", "SD", "=", "Asm", ".", "getSymbolData", "(", "*", "Reloc", ".", "Symbol", ")", ";", "if", "(", "MCELF", "::", "GetBinding", "(", "SD", ")", "!=", "ELF", "::", "STB_LOCAL", ")", "return", "ELF", "::", "R_MIPS_NONE", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS_GOT16", ")", "return", "ELF", "::", "R_MIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MICROMIPS_GOT16", ")", "return", "ELF", "::", "R_MICROMIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS16_GOT16"], "ground_truth": [")", "return", "ELF", "::", "R_MIPS16_LO16", ";"], "File": "MipsELFObjectWriter53", "Func": "getMatchingLoType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15514, "Length": 72, "Cover_Rate": 0.5179856115107914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "load_p", "&&", "(", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "base1", ")", "||", "(", "REGNO", "(", "reg2", ")", "==", "REGNO", "(", "base1", ")", ")", ")", ")", "return", "false", ";", "if", "(", "load_p", "&&", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", ")", "return", "false", ";", "rc1", "=", "REGNO_REG_CLASS", "(", "REGNO", "(", "reg1", ")", ")", ";", "rc2", "=", "REGNO_REG_CLASS", "(", "REGNO", "(", "reg2", ")", ")", ";", "if", "(", "rc1", "!=", "rc2", "&&", "!", "reg_class_subset_p", "(", "rc1", ",", "rc2", ")", "&&", "!", "reg_class_subset_p", "(", "rc2", ",", "rc1", ")", ")", "return", "false", ";", "if", "(", "abs", "(", "offset1", "-", "offset2", ")", "!=", "GET_MODE_SIZE", "(", "mode", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "loongarch", "Func": "loongarch_load_store_bonding_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15515, "Length": 113, "Cover_Rate": 0.3704918032786885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI"], "ground_truth": [",", "OS", ")", ";"], "File": "SystemZAsmPrinter2", "Func": "EmitInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15516, "Length": 13, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "DataToStore", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "(", "!", "N", "->", "isCompressingStore", "(", ")", "||", "Subtarget", ".", "hasAVX512", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "N", "->", "isCompressingStore", "(", ")", "||", "ScalarVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "ScalarVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "(", "ScalarVT", "==", "<STR_LIT>", "||", "ScalarVT", "==", "<STR_LIT>", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumEltsInWideVec", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "WideDataVT", "=", "<STR_LIT>", "(", "ScalarVT", ",", "NumEltsInWideVec", ")", ";", "assert", "(", "Mask", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "WideMaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumEltsInWideVec", ")", ";", "DataToStore", "=", "ExtendToType", "(", "DataToStore", ",", "WideDataVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "WideMaskVT", ",", "DAG", ",", "true", ")", ";", "return", "DAG", ".", "getMaskedStore", "(", "N", "->", "getChain", "(", ")", ",", "dl", ",", "DataToStore", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "N", "->"], "ground_truth": ["getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "isTruncatingStore", "(", ")", ",", "N", "->", "isCompressingStore", "(", ")", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerMSTORE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15517, "Length": 253, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>JITInfo", "::", "<ISA_LIT>JITInfo", "(", "bool", "UseSSE"], "ground_truth": [")", "{"], "File": "X86JITInfo", "Func": "X86JITInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15518, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>MCInstLower", "::", "LowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "offset", ")", "const", "{", "MachineOperandType", "MOTy", "=", "MO", ".", "getType", "(", ")", ";", "switch", "(", "MOTy", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register"], "ground_truth": [":"], "File": "MipsMCInstLower21", "Func": "LowerOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15519, "Length": 45, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", "{", "FrameInfo", "->", "setObjectAlignment", "(", "FrameIndex", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "SIInstrInfo102", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15520, "Length": 129, "Cover_Rate": 0.34308510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In64", ";", "if", "(", "Subtarget", ".", "hasHighWord", "(", ")", ")", "{", "SDNode", "*", "U64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ";", "In64", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "U64", ",", "<NUM_LIT>", ")", ",", "In", ")", ";", "}", "else", "{", "In64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "In64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ")", ";", "}", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "ResVT", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "U64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "In64", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "U64", ",", "<NUM_LIT>", ")", ",", "In", ")", ";", "SDValue", "Out64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In64", ")", ";", "if", "(", "Subtarget", ".", "hasHighWord", "(", ")", ")", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Out64", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shift", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SystemZISelLowering104", "Func": "lowerBITCAST", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15521, "Length": 263, "Cover_Rate": 0.6116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_rcp14_pd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ","], "ground_truth": ["__m128d", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm_mask_rcp14_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15522, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot90_x", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcmulq_rot90_x_f32", "(", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmulq_rot90_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15523, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "length", ";", "int", "wic_addr0", "=", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "int", "wic_addr1", "=", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "int", "first_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "first", ")", ")", ";", "for", "(", "insn", "=", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "addr_offset", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "first_addr", ";", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "before_4", "==", "<NUM_LIT>", "&&", "addr_offset", "+", "length", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "before_4", "=", "insn", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "return", ";", "if", "(", "before_16", "==", "<NUM_LIT>", "&&", "addr_offset", "+", "length", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "before_16", "=", "insn", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "tablejump_p", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": [")", ")", "return", ";"], "File": "microblaze3", "Func": "insert_wic_for_ilb_runout", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15524, "Length": 133, "Cover_Rate": 0.5518672199170125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vrsqrtev4sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vrsqrteq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15525, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "if", "(", "FrameSize", ")", "{", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "FPSpillOffset", "+=", "FrameSize", "*", "<NUM_LIT>", ";", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", ",", "dl", ",", "TII", ")", ";", "}", "bool", "restoreLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "if", "(", "restoreLR", "&&", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "!=", "<NUM_LIT>", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "LRSpillOffset", "+=", "FrameSize", "*", "<NUM_LIT>", ";", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "LRSpillOffset", ",", "dl", ",", "TII", ")", ";", "restoreLR", "=", "false", ";", "}", "if", "(", "restoreLR", ")", "{", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->"], "ground_truth": ["getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "XCoreFrameInfo", "Func": "emitEpilogue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15526, "Length": 161, "Cover_Rate": 0.38516746411483255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "<STR_LIT>", ",", "OpsA", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "("], "ground_truth": ["isUpdating", ")", "{"], "File": "ARMISelDAGToDAG74", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15527, "Length": 289, "Cover_Rate": 0.33142201834862384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "NOTR0_REG", ";", "else", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "NOTSP_REG", ";", "else", "return", "GENERAL_REGS"], "ground_truth": [";"], "File": "pdp11", "Func": "pdp11_regno_reg_class", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15528, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "insn", ")", "{", "if", "(", "insn", "==", "label", ")", "break", ";", "else", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "}", "return", "(", "insn", "=="], "ground_truth": ["label", ")", ";"], "File": "pa3", "Func": "forward_branch_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15529, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setTCReturnAddrDelta", "(", "int"], "ground_truth": ["delta", ")", "{"], "File": "X86MachineFunctionInfo (2)", "Func": "setTCReturnAddrDelta", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15530, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V", "=", "rotr32", "(", "~", "<NUM_LIT>", ",", "getT2SOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "<NUM_LIT>", ")", "return", "true", ";", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "<NUM_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "V", "&=", "~", "<NUM_LIT>", ";", "else", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "<NUM_LIT>", ")", "!=", "-", "<NUM_LIT>", ")", "V", "&=", "~", "<NUM_LIT>", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "<NUM_LIT>"], "ground_truth": [")", "return", "true", ";"], "File": "ARMAddressingModes11", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15531, "Length": 89, "Cover_Rate": 0.7478991596638656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["k_Token", ";"], "File": "MipsAsmParser102", "Func": "isToken", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15532, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "<ISA_LIT>Operand", "*", "Err", "=", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "true", ",", "End", ")", ")", "return", "Err", ";", "unsigned", "CVal", "=", "<NUM_LIT>", ";", "switch", "(", "OpKind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "IOK_LENGTH", ":", "CVal", "=", "Info", ".", "Length", ";", "break", ";", "case", "IOK_SIZE", ":", "CVal", "=", "Info", ".", "Size", ";", "break", ";", "case", "IOK_TYPE", ":", "CVal", "=", "Info", ".", "Type", ";", "break", ";", "}", "unsigned", "Len", "=", "End", ".", "getPointer", "(", ")", "-", "TypeLoc", "."], "ground_truth": ["getPointer", "(", ")", ";"], "File": "X86AsmParser (2)2", "Func": "ParseIntelOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15533, "Length": 97, "Cover_Rate": 0.48258706467661694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "spu", "Func": "spu_function_profiler", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15534, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsStore", "=", "(", "Instruction", "::", "Store", "==", "Opcode", ")", ";", "VectorType", "*", "SrcVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "SrcTy", ")", ";", "if", "(", "!", "SrcVTy", ")", "return", "getMemoryOpCost", "(", "Opcode", ",", "SrcTy", ",", "Alignment", ",", "AddressSpace", ")", ";", "unsigned", "NumElem", "=", "SrcVTy", "->", "getVectorNumElements", "(", ")", ";", "VectorType", "*", "MaskTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "NumElem", ")", ";", "if", "(", "(", "IsLoad", "&&", "!", "isLegalMaskedLoad", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", "||", "(", "IsStore", "&&", "!", "isLegalMaskedStore", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", "||", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "int", "MaskSplitCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ")", ";", "int", "MaskCmpCost", "=", "NumElem", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "IsLoad", ",", "IsStore", ")", ";", "int", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "LT", ".", "second", "!=", "VT", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SrcVTy", ",", "<NUM_LIT>", ",", "nullptr", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "MaskTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "else", "if", "(", "LT", ".", "second", "."], "ground_truth": ["getVectorNumElements", "(", ")", ">", "NumElem", ")", "{"], "File": "X86TargetTransformInfo26", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15535, "Length": 316, "Cover_Rate": 0.7577937649880095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Triple", "(", "TT", ")", ".", "isOSNaCl", "(", ")", ")", "return", "new", "NaCl<ISA_LIT>AsmBackend", "(", "T", ",", "true", ")", ";", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "("], "ground_truth": [")", ",", "true", ",", "true", ")", ";"], "File": "MipsAsmBackend59", "Func": "createMipsAsmBackendEL64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15536, "Length": 40, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "MO", ".", "getImm", "(", ")", ">", "Limit", "||", "(", "MO", ".", "getImm", "(", ")", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "TID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "TID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "i", "==", "<NUM_LIT>", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Scale", ">", "<NUM_LIT>", "&&", "!", "isPred", "&&", "MO", ".", "isImm", "(", ")", ")", "MIB", ".", "addImm", "(", "MO", ".", "getImm", "(", ")", "/", "Scale", ")", ";", "else", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "}", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", "&&", "NewTID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ";", "MBB", ".", "erase", "(", "MI"], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15537, "Length": 494, "Cover_Rate": 0.6823204419889503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>RelaxMemPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "("], "ground_truth": [")", ")", ";"], "File": "AVRTargetMachine", "Func": "addPreSched2", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15538, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", "=", "operands", "[", "<NUM_LIT>", "]", ";", "desto", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "counto", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "if", "(", "GET_CODE", "(", "desta", ")", "!=", "REG", "||", "REGNO", "(", "desta", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "desta", "=", "copy_to_mode_reg", "(", "Pmode", ",", "desta", ")", ";", "if", "(", "GET_CODE", "(", "count", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "val", ")", "==", "CONST_INT", "&&", "!", "(", "INTVAL", "(", "count", ")", "&", "<NUM_LIT>", ")", "&&", "(", "INTVAL", "(", "count", ")", ">", "<NUM_LIT>", ")", "&&", "(", "INTVAL", "(", "val", ")"], "ground_truth": ["<=", "<NUM_LIT>", "&&", "INTVAL", "(", "val", ")", ">=", "-", "<NUM_LIT>", ")", ")", "{"], "File": "m32c", "Func": "m32c_expand_setmemhi", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15539, "Length": 99, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "reg_unused_after", "(", "insn", ",", "op", "[", "<NUM_LIT>", "]", ")", "&&", "compare_eq_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_out_compare", "(", "insn", ",", "op"], "ground_truth": [",", "plen", ")", ";"], "File": "avr", "Func": "avr_out_tsthi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15540, "Length": 44, "Cover_Rate": 0.5057471264367817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sparc_hard_regno_mode_ok", "(", "unsigned", "int"], "ground_truth": ["regno", ",", "machine_mode", "mode", ")", "{"], "File": "sparc", "Func": "sparc_hard_regno_mode_ok", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15541, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "type", ")"], "ground_truth": [",", "cr16_ret_register", "(", ")", ")", ";"], "File": "cr16", "Func": "cr16_function_value", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15542, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Res", "=", "tryCombineToEXTR", "(", "N", ",", "DCI", ")", ")", "return", "Res", ";", "if", "(", "SDValue", "Res", "=", "tryCombineToBSL", "(", "N", ",", "DCI", ")", ")", "return", "Res", ";", "if", "(", "SDValue", "Res", "=", "tryCombineVecOrNot", "(", "N", ",", "DCI", ")", ")", "return", "Res", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "AArch64ISelLowering102", "Func": "performORCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15543, "Length": 50, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "PacketSU", "->", "Succs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "auto", "&", "Dep", "=", "PacketSU", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "PacketSUDep", "&&", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", "&&", "Dep", "."], "ground_truth": ["getReg", "(", ")", "==", "DepReg", ")", "return", "true", ";"], "File": "HexagonVLIWPacketizer35", "Func": "restrictingDepExistInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15544, "Length": 63, "Cover_Rate": 0.45323741007194246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode6Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Rm", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "ARMDisassembler47", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15545, "Length": 406, "Cover_Rate": 0.3314285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optimize_size", "||", "optimize", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TARGET_ISA_V3M", "&&", "!", "align_to_4_bytes", ")", "return", "nds32_expand_setmem_loop_v3m", "(", "dstmem", ",", "size", ",", "value", ")", ";", "if", "(", "nds32_expand_setmem_unroll", "(", "dstmem", ",", "size", ",", "value", ",", "align"], "ground_truth": [",", "expected_align", ",", "expected_size", ")", ")", "return", "true", ";"], "File": "nds32-memory-manipulation", "Func": "nds32_expand_setmem", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15546, "Length": 48, "Cover_Rate": 0.5052631578947369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Size", "=", "initMBBInfo", "(", ")", ";", "if", "(", "Size", "<=", "MaxForwardRange", "||", "!", "mustRelaxABranch", "(", ")", ")", "return", "false", ";", "setWorstCaseAddresses", "(", ")"], "ground_truth": [";"], "File": "SystemZLongBranch1", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15547, "Length": 25, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";", "return", "NeedWait", ";", "}", "const", "int32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "const", "int32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">"], "ground_truth": ["LB", ")", ")", "{"], "File": "SIInsertWaitcnts14", "Func": "updateByWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15548, "Length": 54, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "QRI", ".", "Subtarget", ".", "get<ISA_LIT>ArchVersion", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "V4", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "HexagonInstrInfo25", "Func": "isConditionalLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15549, "Length": 124, "Cover_Rate": 0.33879781420765026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetCOFF", "(", ")", "const", "{", "return", "isTargetMingw", "(", ")", "||", "isTargetCygwin", "(", ")"], "ground_truth": ["||", "isTargetWindows", "(", ")", ";"], "File": "X86Subtarget105", "Func": "isTargetCOFF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15550, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutgoingAdjustments", ".", "clear", "(", ")", ";", "CollectFrameAccesses", "(", ")", ";", "for", "(", "auto", "&", "A", ":", "Accesses", ")", "{", "A", ".", "MI", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "A", ".", "StackAdjustment", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "A", "."], "ground_truth": ["MustSaveHL", "<<", "<STR_LIT>", ";"], "File": "GBZ80PostPEI", "Func": "runOnMachineFunction", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15551, "Length": 51, "Cover_Rate": 0.35664335664335667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ",", "DwordRegIndex", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "&", "DwordRegIndex", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "<STR_LIT>", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "DwordRegIndex", ",", "RegWidth", ")"], "ground_truth": [")", "return", "nullptr", ";"], "File": "AMDGPUAsmParser19", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15552, "Length": 80, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "function_resolver", "::", "resolve", "(", ")", "{", "return", "shape", "->", "resolve"], "ground_truth": ["(", "*", "this", ")", ";"], "File": "aarch64-sve-builtins", "Func": "resolve", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15553, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "uint16x8_t", "__c", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_neon_vmlsv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "("], "ground_truth": ["int16x8_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlsq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15554, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [")", ")", "{"], "File": "SparcISelDAGToDAG", "Func": "SelectADDRri", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15555, "Length": 131, "Cover_Rate": 0.3841642228739003, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_BankedReg", ")", ";", "Op", "->", "BankedReg", ".", "Val", "=", "Reg", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15556, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "APInt", "KnownUndef", ",", "KnownZero", ";", "unsigned", "NumElts", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";", "return", "getTargetShuffleInputs", "(", "Op", ",", "DemandedElts", ",", "Inputs", ",", "Mask", ",", "KnownUndef", ",", "KnownZero", ",", "DAG", ",", "Depth", ","], "ground_truth": ["ResolveKnownElts", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15557, "Length": 78, "Cover_Rate": 0.6782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "Tile64RegisterInfo", "Func": "getEHHandlerRegister", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15558, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vsubq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15559, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getGPFI", "("], "ground_truth": [")", "const", "{"], "File": "MBlazeMachineFunction1", "Func": "getGPFI", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15560, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops"], "ground_truth": [",", "<NUM_LIT>", ",", "DL", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerUMUL_LOHI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15561, "Length": 49, "Cover_Rate": 0.49, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "IsCondBranch", "(", "unsigned", "BrOpc"], "ground_truth": [")", "{"], "File": "XCoreInstrInfo (2)", "Func": "IsCondBranch", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15562, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FP", "=", "Subtarget", ".", "isGP32bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "BP", "=", "Subtarget", ".", "isGP32bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "Subtarget", ".", "hasStandardEncoding", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "canReserveReg", "(", "FP", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MF", ".", "getRegInfo", "(", ")", ".", "canReserveReg", "(", "BP"], "ground_truth": [")", ";"], "File": "MipsRegisterInfo1", "Func": "canRealignStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15563, "Length": 83, "Cover_Rate": 0.7033898305084746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Symbol", "=", "AsmPrinter", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "AsmPrinter", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "AsmPrinter", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "AsmPrinter", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "Kind", ",", "*", "Ctx", ")", ";", "if", "(", "!", "Offset", ")", "return", "MCOperand", "::", "CreateExpr"], "ground_truth": ["(", "MCSym", ")", ";"], "File": "MipsMCInstLower13", "Func": "LowerSymbolOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15564, "Length": 170, "Cover_Rate": 0.31835205992509363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has", "(", "Register", "R", ")", "const", "{", "if", "(", "!", "R", ".", "isVirtual", "(", ")", ")", "return", "true", ";", "MapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "R"], "ground_truth": [")", ";"], "File": "HexagonConstPropagation11", "Func": "has", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15565, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "SDValue", "V", "=", "combineToExtendVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "DivRem8", "=", "getDivRem8", "(", "N", ",", "DAG", ")", ")", "return", "DivRem8", ";", "if", "(", "SDValue", "NewAdd", "=", "promoteExtBeforeAdd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "NewAdd", ";", "if", "(", "SDValue", "R", "=", "combineOrCmpEqZeroToCtlzSrl", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering115", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15566, "Length": 290, "Cover_Rate": 0.7532467532467533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getFrameOffsetReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset"], "ground_truth": [")", "&&", "<STR_LIT>", ")", ";"], "File": "SIRegisterInfo103", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15567, "Length": 215, "Cover_Rate": 0.9033613445378151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR", ",", "<STR_LIT>", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ToReg", ",", "DAG", ".", "getTargetConstant", "(", "GCNSubtarget", "::", "TrapIDLLVMTrap", ",", "SL", ",", "<STR_LIT>"], "ground_truth": [")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "SIISelLowering120", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15568, "Length": 85, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ")", "{", "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ")", ";", "}", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "false", ")", "&&", "shouldUseHorizontalOp", "(", "Op0", "==", "Op1", ",", "DAG", ",", "Subtarget", ")", ")", "{", "auto", "HSUBBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ops", "["], "ground_truth": ["<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15569, "Length": 272, "Cover_Rate": 0.7292225201072386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "BasePtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "X86RegisterInfo (2)2", "Func": "tryOptimizeLEAtoMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15570, "Length": 85, "Cover_Rate": 0.3811659192825112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerMEMBARRIER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "Op5", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ";", "unsigned", "isLL", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>"], "ground_truth": [")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15571, "Length": 130, "Cover_Rate": 0.5462184873949579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "current_function_trap", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "func_attr", ")", "!=", "NULL_TREE", ";", "if", "(", "current_function_args_info", ".", "nregs", "==", "<NUM_LIT>", ")", "scratch", "=", "iy_reg", ";", "else", "scratch", "=", "ix_reg", ";", "if", "(", "current_function_interrupt", ")", "{", "emit_move_after_reload", "(", "stack_push_word", ",", "m68hc11_soft_tmp_reg", ",", "scratch", ")", ";", "emit_move_after_reload", "(", "stack_push_word", ",", "gen_rtx", "(", "REG", ",", "HImode", ",", "SOFT_Z_REGNUM", ")", ",", "scratch", ")", ";", "emit_move_after_reload", "(", "stack_push_word", ",", "gen_rtx", "(", "REG", ",", "HImode", ",", "SOFT_SAVED_XY_REGNUM", ")", ",", "scratch", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_move_after_reload", "(", "stack_push_word", ",", "hard_frame_pointer_rtx", ",", "scratch", ")", ";", "if", "(", "TARGET_M6812", "&&", "(", "size", ">", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", ")", "{", "emit_insn", "(", "gen_addhi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ";", "}", "else", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "insn", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "HImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "scratch", ")", ")", ")", ";", "emit_insn", "(", "insn", ")", ";", "}", "else", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "size", ";", "i", "+=", "<NUM_LIT>", ")", "emit_move_after_reload", "(", "stack_push_word", ",", "ix_reg", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "&", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addhi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_move_after_reload", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "scratch", ")", ";", "for", "(", "regno", "=", "SOFT_REG_FIRST", ";", "regno", "<=", "SOFT_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "{", "emit_move_after_reload", "(", "stack_push_word", ",", "gen_rtx", "(", "REG", ",", "HImode", ",", "regno", ")"], "ground_truth": [",", "scratch", ")", ";"], "File": "m68hc11", "Func": "expand_prologue", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15572, "Length": 284, "Cover_Rate": 0.8231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isBothDivMod", "(", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BothDivMod", ".", "Val", ")"], "ground_truth": [")", ";"], "File": "TPCAsmParser", "Func": "addBothDivModOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15573, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_f32", "(", "float32_t", "*", "__addr", ",", "float32x4_t", "__value", ")", "{", "__builtin_mve_vstrwq_fv4sf", "(", "(", "__builtin_neon_si", "*"], "ground_truth": [")", "__addr", ",", "__value", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15574, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", ";", "if", "(", "isZeroOrOneOrUndef", "(", "Mask", "[", "<NUM_LIT>", "]", ")", "&&", "isZeroOrOneOrUndef", "(", "Mask", "[", "<NUM_LIT>", "]", ")", ")", "return", "Src0", ";", "assert", "(", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", ")", ";", "assert", "(", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", ")", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "NewMask", "[", "<NUM_LIT>", "]", "-", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "?", "-", "<NUM_LIT>"], "ground_truth": [":", "NewMask", "[", "<NUM_LIT>", "]", "-", "<NUM_LIT>", ";"], "File": "AMDGPUInstructionSelector", "Func": "normalizeVOP3PMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15575, "Length": 137, "Cover_Rate": 0.8353658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "ReleasePred", "(", "SU", ",", "&", "*", "I", ")", ";", "if", "(", "I", "->", "isAssignedRegDep", "(", ")", ")", "{", "if", "(", "!", "LiveRegDefs", "[", "I", "->", "getReg", "("], "ground_truth": [")", "]", ")", "{"], "File": "TMS320C64XScheduler", "Func": "ReleasePredecessors", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15576, "Length": 39, "Cover_Rate": 0.35454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getStartOpcode", "(", ")", "const", "{", "bool", "IsDo", "=", "isDoLoopStart", "(", "*", "Start", ")", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return"], "ground_truth": ["IsDo", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMLowOverheadLoops", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15577, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL"], "ground_truth": [",", "<STR_LIT>", ",", "RetOps", ")", ";"], "File": "SIISelLowering95", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15578, "Length": 284, "Cover_Rate": 0.4982456140350877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", ".", "useHVXOps", "(", ")", "&&"], "ground_truth": ["<ISA_LIT>AutoHVX", ";"], "File": "HexagonTargetTransformInfo", "Func": "useHVX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15579, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uint4", "nan_mask", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uchar16", "hihi_promote", "=", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uint4", "biteq", ";", "vec_uint4", "aabs", ";", "vec_uint4", "babs", ";", "vec_uint4", "a_gt", ";", "vec_uint4", "ahi_inf", ";", "vec_uint4", "anan", ";", "vec_uint4", "result", ";", "union", "{", "vec_uchar16", "v", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "aabs", "=", "vec_and", "(", "(", "vec_uint4", ")", "a", ",", "sign_mask", ")", ";", "babs", "=", "vec_and", "(", "(", "vec_uint4", ")", "b", ",", "sign_mask", ")", ";", "biteq", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "(", "vec_uint4", ")", "aabs", ",", "(", "vec_uint4", ")", "babs", ")", ";", "biteq", "=", "vec_and", "(", "biteq", ",", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "biteq", ",", "x", ".", "v", ")", ")", ";", "a_gt", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "nan_mask", ")", ";", "ahi_inf", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "nan_mask", ")", ";", "anan", "=", "(", "vec_uint4", ")", "vec_or", "(", "a_gt", ",", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_gt", ",", "x", ".", "v", ")", ",", "ahi_inf", ")", ")", ";", "result", "=", "vec_andc", "(", "biteq", ",", "anan", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_perm", "(", "(", "vec_uchar16", ")", "result", ",", "(", "vec_uchar16", ")", "result", ",", "hihi_promote", ")"], "ground_truth": [")", ")", ";"], "File": "si2vmx", "Func": "si_dfcmeq", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15580, "Length": 252, "Cover_Rate": 0.896797153024911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isBrList", "(", ")", ")"], "ground_truth": ["BrL", ".", "~", "BrLOp", "(", ")", ";"], "File": "WebAssemblyAsmParser (2)", "Func": "~WebAssemblyOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15581, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";", "parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "}", "else", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";", "}", "}", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "words"], "ground_truth": ["*", "<NUM_LIT>", ",", "parts", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_dwarf_register_span", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15582, "Length": 89, "Cover_Rate": 0.413953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "static_cast", "<", "int32_t", ">", "(", "Value", ")", ")", ";", "}", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Imm", ".", "Value", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "if", "(", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Imm", ".", "Value", ")", ")", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "return", "false"], "ground_truth": [";"], "File": "LanaiAsmParser (2)", "Func": "isLoImm16Signed", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15583, "Length": 94, "Cover_Rate": 0.6861313868613139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "s390_output_pool_entry", "(", "rtx", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "case", "MODE_DECIMAL_FLOAT", ":", "gcc_assert", "(", "GET_CODE", "(", "exp", ")", "==", "CONST_DOUBLE", ")", ";", "assemble_real", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "exp", ")", ",", "as_a", "<", "scalar_float_mode", ">", "(", "mode", ")", ",", "align", ")", ";", "break", ";", "case", "MODE_INT", ":", "assemble_integer", "(", "exp", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "align", ",", "<NUM_LIT>", ")", ";", "mark_symbol_refs_as_used", "(", "exp", ")"], "ground_truth": [";"], "File": "s390", "Func": "s390_output_pool_entry", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15584, "Length": 81, "Cover_Rate": 0.4764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "VT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isNullConstant", "(", "FalseVal", ")", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "TrueVal", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Sub", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "FalseVal", ",", "Sub", ")", ";", "SDValue", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Neg", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Sub", ",", "Neg", ",", "Carry", ")", ";", "}", "}", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "!", "isNullConstant", "(", "RHS", ")", "&&", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "isPowerOf2Constant", "(", "TrueVal", ")", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CPSRGlue", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ".", "getValue"], "ground_truth": ["(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15585, "Length": 415, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "N0", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N0", ")", ";", "SDValue", "HalfWord", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "HalfWordMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "TWOHW", "=", "DAG", ".", "getConstantFP", "(", "(", "double", ")", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "HI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N0", ",", "HalfWord", ")", ";", "SDValue", "LO", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N0", ",", "HalfWordMask", ")", ";", "SDValue", "fHI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "HI", ")", ";", "fHI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "fHI", ",", "TWOHW", ")", ";", "SDValue", "fLO", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LO", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>"], "ground_truth": [",", "fHI", ",", "fLO", ")", ";"], "File": "X86ISelLowering134", "Func": "lowerUINT_TO_FP_v2i32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15586, "Length": 217, "Cover_Rate": 0.6867088607594937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "<ISA_LIT>COFFMachineModuleInfo", "&", "COFFMMI", "=", "MMI", "->", "getObjFileInfo", "<", "<ISA_LIT>COFFMachineModuleInfo", ">", "(", ")", ";", "typedef", "<ISA_LIT>COFFMachineModuleInfo", "::", "externals_iterator", "externals_iterator", ";", "for", "(", "externals_iterator", "I", "=", "COFFMMI", ".", "externals_begin", "(", ")", ",", "E", "=", "COFFMMI", ".", "externals_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportStorageClass", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "I", ")", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportStorageClass", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "I", ")", ")", ";", "for", "(", "Module", "::", "const_alias_iterator", "I", "=", "M", ".", "alias_begin", "(", ")", ",", "E", "=", "M", ".", "alias_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "GlobalValue", "*", "GV", "=", "I", ";", "if", "(", "!", "GV", "->", "hasDLLExportStorageClass", "(", ")", ")", "continue", ";", "while", "(", "const", "GlobalAlias", "*", "A", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GV", "=", "A", "->", "getAliasedGlobal", "(", ")", ";", "if", "(", "isa", "<", "Function", ">", "(", "GV", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "I", ")", ")", ";", "else", "if", "(", "isa", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "I", ")", ")", ";", "}", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "name", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedGlobals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")"], "ground_truth": [")", "name", "=", "<STR_LIT>", ";"], "File": "X86AsmPrinter49", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15587, "Length": 454, "Cover_Rate": 0.3893653516295026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Val", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "Val", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "CanNegate", "=", "true", ";", "MustBeFirst", "=", "false", ";", "return", "true", ";", "}", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "bool", "IsOR", "=", "Opcode", "==", "<STR_LIT>", ";", "SDValue", "O0", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O1", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "CanNegateL", ";", "bool", "MustBeFirstL", ";", "if", "(", "!", "canEmitConjunction", "(", "O0", ",", "CanNegateL", ",", "MustBeFirstL", ",", "IsOR", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "CanNegateR", ";", "bool", "MustBeFirstR", ";", "if", "(", "!", "canEmitConjunction", "(", "O1", ",", "CanNegateR", ",", "MustBeFirstR", ",", "IsOR"], "ground_truth": [",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "AArch64ISelLowering (2)2", "Func": "canEmitConjunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15588, "Length": 159, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "CPOP"], "ground_truth": [";"], "File": "CSKYAsmParser", "Func": "isConstPoolOp", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15589, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "FPExt", ":", "return", "<ISA_LIT>SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "<ISA_LIT>SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "<ISA_LIT>SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "<ISA_LIT>SelectUIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "{", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", ".", "bitsGT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectZExt", "(", "I", ")", ";", "if", "(", "DstVT", ".", "bitsLT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "Reg", ")", ";", "return", "true", ";", "}", "case", "Instruction", "::", "BitCast", ":", "{", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "false", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "SrcVT", ".", "isSimple", "(", ")", "||", "!", "DstVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SVT", "=", "SrcVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DVT", "=", "DstVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "SVT", ".", "is128BitVector", "(", ")", "&&", "!", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "SVT", ".", "is256BitVector", "(", ")", ")", "&&", "!", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "SVT", ".", "is512BitVector", "(", ")", "&&", "(", "Subtarget", "->", "hasBWI", "(", ")", "||"], "ground_truth": ["(", "SVT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "DVT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";"], "File": "X86FastISel (2)4", "Func": "fastSelectInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15590, "Length": 315, "Cover_Rate": 0.5965909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvaq_u32", "(", "uint64_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__builtin_mve_vaddlvaq_uv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "mve___arm_vaddlvaq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15591, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumVectorInstToHideOverhead", "=", "<NUM_LIT>", ";", "int", "MaxMergeDistance", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "<NUM_LIT>", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "AArch64TargetTransformInfo10", "Func": "getAddressComputationCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15592, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoAliases", "||", "!", "printAliasInstr", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ";", "printAnnotation", "(", "O", ","], "ground_truth": ["Annot", ")", ";"], "File": "CSKYInstPrinter", "Func": "printInst", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15593, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S"], "ground_truth": [")", ";"], "File": "J2MCTargetDesc", "Func": "createJ2ObjectTargetStreamer", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15594, "Length": 7, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "countRegisters", "(", "unsigned", "RegType", ",", "unsigned", "RegSpace", ")", "const", "{", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", "RegisterInfoMap", "::", "const_iterator", "i", "=", "RegInfo", ".", "begin", "(", ")", ",", "e", "=", "RegInfo", ".", "end", "(", ")", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "{"], "File": "PTXMachineFunctionInfo2", "Func": "countRegisters", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15595, "Length": 45, "Cover_Rate": 0.5921052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "i", "[", "<NUM_LIT>", "]"], "ground_truth": [")", ";"], "File": "si2vmx", "Func": "si_to_int", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15596, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level"], "ground_truth": ["OptLevel", ")", "{"], "File": "IA64TargetMachine", "Func": "addInstSelector", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15597, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "hasRelocationAddend", "("], "ground_truth": [")", "const", "{"], "File": "MipsELFWriterInfo", "Func": "hasRelocationAddend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15598, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "v16s8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s64", ",", "v2s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MUL", ",", "v8s16", "}", ","], "ground_truth": ["Legal", ")", ";"], "File": "X86LegalizerInfo19", "Func": "setLegalizerInfoSSE2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15599, "Length": 137, "Cover_Rate": 0.6372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "load_string", ";", "int", "r", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "FLOAT_EXTEND", "||", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", ")", "{", "mem", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "}", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "gcc_assert", "(", "SUBREG_BYTE", "(", "reg", ")", "==", "<NUM_LIT>", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "reg", ")", ";", "r", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "FP_REGNO_P", "(", "r", ")", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "r", ")", "&&", "TARGET_P9_DFORM_SCALAR", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_HImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_SImode", ":", "case", "E_SFmode", ":", "load_string", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "powerpcspe", "Func": "emit_fusion_p9_load", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15600, "Length": 215, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&"], "ground_truth": ["~", "__b", ";"], "File": "arm", "Func": "neon_vbicq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15601, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dst_mode", "==", "VOIDmode", ")", "{", "op1", "=", "<STR_LIT>", ";", "op2", "=", "<STR_LIT>", ";", "op3", "=", "<STR_LIT>", ";", "num_operands", "-=", "<NUM_LIT>", ";", "}", "else", "{", "op1", "=", "(", "dst_mode", "==", "DFmode", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "op2", "=", "(", "num_operands", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "op3", "=", "(", "num_operands", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "src_mode", "==", "VOIDmode", ")", "{", "gcc_assert", "(", "dst_mode", "==", "SFmode", ")", ";", "op1", "=", "<STR_LIT>", ";", "op2", "=", "op3", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "src_mode", "==", "SImode", ")", "{", "gcc_assert", "(", "num_operands", "==", "<NUM_LIT>", ")", ";", "op1", "=", "(", "dst_mode", "==", "DFmode", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "op2", "=", "<STR_LIT>", ";", "op3", "=", "<STR_LIT>", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "n", "+=", "snprintf", "(", "buf", "+", "n", ",", "ln", "-", "n", ",", "<STR_LIT>", ",", "N", ",", "op1", ",", "op2", ",", "op3", ",", "insn_name", ",", "(", "num_operands", ">=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>"], "ground_truth": [")", ",", "(", "num_operands", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "File": "nios2", "Func": "nios2_fpu_insn_asm", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15602, "Length": 176, "Cover_Rate": 0.43672456575682383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isBareImm", "(", "isShiftedUInt", "<", "<NUM_LIT>"], "ground_truth": [",", "<NUM_LIT>", ">", ")", ";"], "File": "CAHPAsmParser", "Func": "isUImm7Lsb0", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15603, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "M680x0TargetMachine", "Func": "getObjFileLowering", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15604, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "("], "ground_truth": [")", ";"], "File": "WebAssemblyCFGSort1", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15605, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "<ISA_LIT>TargetMachine", "&", "_TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "IsLittle", "(", "little", ")", ",", "TM", "(", "_TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "<ISA_LIT>InstrInfo", "::", "create", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")"], "ground_truth": [")", ")", ",", "FrameLowering", "(", "<ISA_LIT>FrameLowering", "::", "create", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "<ISA_LIT>TargetLowering", "::", "create", "(", "TM", ",", "*", "this", ")", ")", "{"], "File": "SICSubtarget", "Func": "SICSubtarget", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15606, "Length": 101, "Cover_Rate": 0.9901960784313726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "verbose", ")", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "dump_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "src_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ","], "ground_truth": ["obj_filename", ")", ";"], "File": "intelmic-mkoffload", "Func": "generate_target_offloadend_file", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15607, "Length": 108, "Cover_Rate": 0.40601503759398494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getThumbBCCTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")", ">>"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBCCTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15608, "Length": 62, "Cover_Rate": 0.9117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>SEISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsTargetMachine46", "Func": "addInstSelector", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15609, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "CmpInst", "::", "Predicate", "Pred", "=", "minMaxToCompare", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "MachineInstr", "*", "Sel", "=", "buildExpandedScalarMinMax", "(", "B", ",", "Pred", ",", "Dst", ",", "Src0", ",", "Src1", ")", ";", "Register", "CmpReg", "=", "Sel", "->", "getOperand", "("], "ground_truth": ["<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "lowerScalarMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15610, "Length": 88, "Cover_Rate": 0.704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_vsx_extract_v2df", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_vsx_extract_v2di", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_vsx_extract_v4sf", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "case", "E_V16QImode", ":", "if", "(", "TARGET_DIRECT_MOVE_64BIT", ")", "{", "emit_insn", "(", "gen_vsx_extract_v16qi", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "}", "else", "break", ";", "case", "E_V8HImode", ":", "if", "(", "TARGET_DIRECT_MOVE_64BIT", ")", "{", "emit_insn", "(", "gen_vsx_extract_v8hi", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "}", "else", "break", ";", "case", "E_V4SImode", ":", "if", "(", "TARGET_DIRECT_MOVE_64BIT", ")", "{", "emit_insn", "(", "gen_vsx_extract_v4si", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "}", "break", ";", "}", "}", "else", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "CONST_INT_P", "(", "elt", ")", "&&", "TARGET_DIRECT_MOVE_64BIT", ")", "{", "if", "(", "GET_MODE", "(", "elt", ")", "!=", "DImode", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "convert_move", "(", "tmp", ",", "elt", ",", "<NUM_LIT>", ")", ";", "elt", "=", "tmp", ";", "}", "else", "if", "(", "!", "REG_P", "(", "elt", ")", ")", "elt", "=", "force_reg", "(", "DImode", ",", "elt", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_vsx_extract_v2df_var", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_vsx_extract_v2di_var", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_vsx_extract_v4sf_var", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "case", "E_V4SImode", ":", "emit_insn", "(", "gen_vsx_extract_v4si_var", "(", "target", ",", "vec", ",", "elt", ")", ")", ";", "return", ";", "case", "E_V8HImode", ":", "emit_insn", "(", "gen_vsx_extract_v8hi_var", "(", "target", ",", "vec"], "ground_truth": [",", "elt", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_expand_vector_extract", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15611, "Length": 285, "Cover_Rate": 0.6222707423580786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "if", "(", "SDValue", "Extract", "=", "lowerShuffleOfExtractsAsVperm", "(", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Extract", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsVALIGN", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "}", "if", "(", "IsBlendSupported", ")", "return", "lowerShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget"], "ground_truth": [",", "DAG", ")", ";"], "File": "X86ISelLowering126", "Func": "lowerV2I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15612, "Length": 494, "Cover_Rate": 0.7462235649546828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "V", "=", "lowerV2X128Shuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "RepeatedMask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ","], "ground_truth": ["getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";"], "File": "X86ISelLowering125", "Func": "lowerV4I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15613, "Length": 173, "Cover_Rate": 0.3019197207678883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "MaybeAlign", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost"], "ground_truth": ["(", "DL", ",", "Src", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15614, "Length": 43, "Cover_Rate": 0.36134453781512604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isVector"], "ground_truth": ["(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerCTPOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15615, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitLoweredMingwAlloca", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "DenseMap", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "*", "EM", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "("], "ground_truth": [")", ";"], "File": "X86ISelLowering144", "Func": "EmitLoweredMingwAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15616, "Length": 59, "Cover_Rate": 0.4125874125874126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ELFDynamic", "&", "<ISA_LIT>GNULDBackend", "::", "dynamic", "(", ")", "const", "{", "assert", "(", "m_pDynamic", "!="], "ground_truth": ["NULL", ")", ";"], "File": "ARMLDBackend", "Func": "dynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15617, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")"], "ground_truth": [";"], "File": "WebAssemblyTargetMachine2", "Func": "getTargetIRAnalysis", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15618, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>VSXSwapRemoval", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "int", "InitialVectorSize", "(", "<NUM_LIT>", ")", ";", "SwapVector", ".", "clear", "(", ")", ";", "SwapVector", ".", "reserve", "(", "InitialVectorSize"], "ground_truth": [")", ";"], "File": "PPCVSXSwapRemoval", "Func": "initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15619, "Length": 59, "Cover_Rate": 0.8676470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "ArgReg", ")", ";", "CLI", ".", "OutRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "unsigned", "ArgSize", "=", "(", "ArgVT", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Addr", ".", "setOffset", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "BEAlign", ")", ";", "Align", "Alignment", "=", "DL", ".", "getABITypeAlign", "(", "ArgVal", "->", "getType", "(", ")", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "getOffset", "(", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Alignment", ")", ";", "if", "(", "!", "emitStore", "(", "ArgVT", ",", "ArgReg", ",", "Addr", ",", "MMO", ")"], "ground_truth": [")", "return", "false", ";"], "File": "AArch64FastISel18", "Func": "processCallArgs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15620, "Length": 255, "Cover_Rate": 0.470479704797048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InsV", "=", "Insert128BitVector", "(", "Zeros", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InsV", ")", ";", "}", "if", "(", "isShuffleHigh128VectorInsertLow", "(", "SVOp", ")", ")", "{", "SDValue", "V", "=", "Extract128BitVector", "(", "V1", ",", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "InsV", "=", "Insert128BitVector", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ")", ",", "V", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InsV", ")", ";", "}", "if", "(", "isShuffleLow128VectorInsertHigh", "(", "SVOp", ")", ")", "{", "SDValue", "V", "=", "Extract128BitVector", "(", "V1", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering191", "Func": "PerformShuffleCombine256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15621, "Length": 142, "Cover_Rate": 0.3141592920353982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performDivRemCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "LO", "=", "(", "Ty", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "HI", "=", "(", "Ty", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "DivRem", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "InGlue", "=", "DivRem", ";", "if", "(", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "CopyFromLo", "=", "DAG", ".", "getCopyFromReg", "(", "InChain", ",", "DL", ","], "ground_truth": ["LO", ",", "Ty", ",", "InGlue", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "performDivRemCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15622, "Length": 164, "Cover_Rate": 0.6165413533834586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")"], "ground_truth": ["_mm256_mask_cvtsepi32_epi8", "(", "__m128i", "__O", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtsepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15623, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dep_insn_type", "=", "get_attr_type", "(", "dep_insn", ")", ";", "if", "(", "dep_insn_type", "==", "TYPE_ILD", "||", "dep_insn_type", "==", "TYPE_FLD", "||", "dep_insn_type", "==", "TYPE_LDSYM", ")", "cost", "+=", "alpha_memory_latency"], "ground_truth": ["-", "<NUM_LIT>", ";"], "File": "alpha", "Func": "alpha_adjust_cost", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15624, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "unsigned", "DestinationRegister", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RegisterClass", ",", "const", "TargetRegisterInfo", "*", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "Position", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "Position", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RegisterClass", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "LanaiInstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15625, "Length": 70, "Cover_Rate": 0.6422018348623854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VRI", ".", "NumGroups", "+=", "<NUM_LIT>", ";", "VRI", ".", "FirstGroupStartIdx", "=", "std", "::", "min", "(", "VRI", ".", "FirstGroupStartIdx", ",", "BG", ".", "StartIdx", ")", ";", "}", "ValueRotsVec", ".", "clear", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "ValueRots", ")", "{", "ValueRotsVec", ".", "push_back", "(", "I", ".", "second", ")", ";", "}", "llvm", "::", "sort", "(", "ValueRotsVec", ".", "begin", "(", ")"], "ground_truth": [",", "ValueRotsVec", ".", "end", "(", ")", ")", ";"], "File": "PPCISelDAGToDAG117", "Func": "collectValueRotInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15626, "Length": 66, "Cover_Rate": 0.4520547945205479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Trace", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "&", "ME", ".", "TRI", ")"], "ground_truth": ["<<", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "Reg", ",", "Map", ")", "<<", "'\\n'", ";"], "File": "BitTracker11", "Func": "visitUsesOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15627, "Length": 33, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->", "isRWPI", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl"], "ground_truth": [",", "PtrVT", ",", "G", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15628, "Length": 115, "Cover_Rate": 0.6460674157303371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "auto", "Id", "=", "getUnifiedFormat", "(", "FormatStr", ",", "getSTI", "(", ")", ")", ";", "if", "(", "Id", "==", "UFMT_UNDEF", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isGFX10Plus", "(", ")"], "ground_truth": [")", "{"], "File": "AMDGPUAsmParser40", "Func": "parseSymbolicUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15629, "Length": 35, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>"], "ground_truth": [";"], "File": "HexagonGenMux (2)", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15630, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Op", ";", "}", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "SDLoc", "dl", "(", "Op", ")", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "CallOptions", ",", "dl", ",", "Chain", ")", ";", "return", "IsStrict", "?", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Chain", "}", ",", "dl"], "ground_truth": [")", ":", "Result", ";"], "File": "AArch64ISelLowering154", "Func": "LowerFP_ROUND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15631, "Length": 104, "Cover_Rate": 0.6709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveModuleGINV"], "ground_truth": ["(", ")", "{"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveModuleGINV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15632, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_minpd", "(", "(", "__v2df"], "ground_truth": [")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_min_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15633, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "error_code", "FileError", ";", "std", "::", "string", "FileName", "=", "<STR_LIT>", ";", "FileName", "+=", "MF", ".", "getName", "(", ")", ";", "FileName", "+=", "<STR_LIT>", ";", "raw_fd_ostream", "FileOut", "(", "FileName", ",", "FileError", ")", ";", "if", "(", "FileError", ")", "errs", "(", ")", "<<", "FileError", ".", "message", "(", ")", ";", "writeGadgetGraph", "(", "FileOut", ",", "MF", ",", "Graph", ".", "get", "(", ")", ")", ";", "FileOut", ".", "close", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "EmitDotOnly", ")", "return", "false", ";", "}", "int", "FencesInserted", ";", "if", "(", "!", "OptimizePluginPath", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "OptimizeDL", ".", "isValid", "(", ")", ")", "{", "std", "::", "string", "ErrorMsg", ";", "OptimizeDL", "=", "llvm", "::", "sys", "::", "DynamicLibrary", "::", "getPermanentLibrary", "(", "OptimizePluginPath", ".", "c_str", "(", ")", ",", "&", "ErrorMsg", ")", ";", "if", "(", "!", "ErrorMsg", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "ErrorMsg", "+", "<STR_LIT>", ")", ";", "OptimizeCut", "=", "(", "OptimizeCutT", ")", "OptimizeDL", ".", "getAddressOfSymbol", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "OptimizeCut", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "FencesInserted", "=", "hardenLoadsWithPlugin", "(", "MF", ",", "std", "::", "move", "(", "Graph", ")", ")", ";", "}", "else", "{", "FencesInserted", "=", "hardenLoadsWithHeuristic", "(", "MF", ",", "std", "::"], "ground_truth": ["move", "(", "Graph", ")", ")", ";"], "File": "X86LoadValueInjectionLoadHardening", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15634, "Length": 205, "Cover_Rate": 0.43710021321961623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetNoReorder", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "Flags", "|=", "ELF"], "ground_truth": ["::", "EF_MIPS_NOREORDER", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoReorder", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15635, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "SPUInstrInfo2", "Func": "storeRegToStackSlot", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15636, "Length": 113, "Cover_Rate": 0.3656957928802589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "("], "ground_truth": [")", ";"], "File": "PatmosTargetMachine", "Func": "getPatmosTargetMachine", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15637, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand"], "ground_truth": ["(", "i", ")", ";"], "File": "MipsMCInstLower13", "Func": "Lower", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15638, "Length": 35, "Cover_Rate": 0.40229885057471265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "encodeLDSTPtrReg", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "auto", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", ")", ";", "switch", "(", "MO", ".", "getReg"], "ground_truth": ["(", ")", ")", "{"], "File": "MCS51MCCodeEmitter", "Func": "encodeLDSTPtrReg", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15639, "Length": 55, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptr", "->", "prefetch_sse", "=", "ix86_prefetch_sse", ";", "ptr", "->", "tune", "=", "ix86_tune", ";", "ptr", "->", "branch_cost", "=", "ix86_branch_cost", ";", "ptr", "->", "tune_defaulted", "=", "ix86_tune_defaulted", ";", "ptr", "->", "arch_specified", "=", "ix86_arch_specified", ";", "ptr", "->", "x_ix86_isa_flags_explicit", "=", "opts", "->", "x_ix86_isa_flags_explicit", ";", "ptr", "->", "x_ix86_isa_flags2_explicit", "=", "opts", "->", "x_ix86_isa_flags2_explicit", ";", "ptr", "->", "x_recip_mask_explicit", "=", "opts", "->", "x_recip_mask_explicit", ";", "ptr", "->", "x_ix86_arch_string", "=", "opts", "->", "x_ix86_arch_string", ";", "ptr", "->", "x_ix86_tune_string", "=", "opts", "->", "x_ix86_tune_string", ";", "ptr", "->", "x_ix86_abi", "=", "opts", "->", "x_ix86_abi", ";", "ptr", "->", "x_ix86_asm_dialect", "=", "opts", "->", "x_ix86_asm_dialect", ";", "ptr", "->", "x_ix86_branch_cost", "=", "opts", "->", "x_ix86_branch_cost", ";", "ptr", "->", "x_ix86_dump_tunes", "=", "opts", "->", "x_ix86_dump_tunes", ";", "ptr", "->", "x_ix86_force_align_arg_pointer", "=", "opts", "->", "x_ix86_force_align_arg_pointer", ";", "ptr", "->", "x_ix86_force_drap", "=", "opts", "->", "x_ix86_force_drap", ";", "ptr", "->", "x_ix86_recip_name", "=", "opts", "->", "x_ix86_recip_name", ";", "ptr", "->", "x_ix86_section_threshold", "=", "opts", "->", "x_ix86_section_threshold", ";", "ptr", "->", "x_ix86_sse2avx", "=", "opts", "->", "x_ix86_sse2avx", ";", "ptr", "->", "x_ix86_stack_protector_guard", "=", "opts", "->", "x_ix86_stack_protector_guard", ";", "ptr", "->", "x_ix86_stringop_alg", "=", "opts", "->", "x_ix86_stringop_alg", ";", "ptr", "->", "x_ix86_tls_dialect", "=", "opts", "->"], "ground_truth": ["x_ix86_tls_dialect", ";"], "File": "i386-options", "Func": "ix86_function_specific_save", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15640, "Length": 166, "Cover_Rate": 0.6264150943396226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "addr", ">", "(", "void", "*", ")", "MIN_PATRANGE", "&&", "addr", "<", "(", "void", "*", ")", "MAX_PATRANGE", ")", "return", "<NUM_LIT>", ";", "else", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "tpf-unwind", "Func": "__isPATrange", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15641, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t"], "ground_truth": ["&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{"], "File": "X86AsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15642, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_xsusldtrk", "(", "void", ")", "{", "__builtin_ia32_xsusldtrk", "(", ")"], "ground_truth": [";"], "File": "tsxldtrkintrin", "Func": "_xsusldtrk", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15643, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DAG", ")", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG"], "ground_truth": [".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ")", ";"], "File": "X86ISelLowering200", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15644, "Length": 338, "Cover_Rate": 0.5224111282843895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_aarch64_sqaddv4si", "(", "__a", ","], "ground_truth": ["__b", ")", ";"], "File": "arm", "Func": "neon2_vqaddq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15645, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "LdI", ".", "BaseReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "BaseOpnd", "=", "MI", ".", "getOperand", "(", "LdI", ".", "BaseRegIdx", ")", ";", "BaseOpnd", ".", "setReg", "(", "ScratchReg", ")", ";", "if", "(", "LdI", ".", "IsPrePost", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "ScratchReg", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ScratchReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LdI", ".", "BaseReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "OldCollisions", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "OldCollisions", "[", "I", "]", "==", "&", "MI", ")", "{", "std", "::", "swap", "(", "OldCollisions", "[", "I", "]", ",", "OldCollisions", "[", "E", "-", "<NUM_LIT>", "]", ")", ";", "OldCollisions", ".", "pop_back", "(", ")", ";", "break", ";", "}", "TagMap", "[", "NewTag", "]", ".", "push_back", "(", "&", "MI", ")", ";", "++", "NumCollisionsAvoided", ";", "Fixed", "=", "true", ";", "Modified", "="], "ground_truth": ["true", ";"], "File": "AArch64FalkorHWPFFix15", "Func": "runOnLoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15646, "Length": 231, "Cover_Rate": 0.33624454148471616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clobbered_size", "=", "clobbered_regs", "(", "clobbered", ")", ";", "single_push", "=", "clobbered_size", "==", "UNITS_PER_WORD", "&&", "(", "optimize_size", "||", "!", "TARGET_EXTENDED", ")", "&&", "current_function_outgoing_args_size", "==", "<NUM_LIT>", "&&", "current_function_pretend_args_size", "==", "<NUM_LIT>", "&&", "get_frame_size", "(", ")", "==", "<NUM_LIT>", ";", "stack_adjust", "=", "current_function_outgoing_args_size", "+", "get_frame_size", "(", ")", "+", "clobbered_size", "+", "current_function_pretend_args_size", ";", "if", "(", "!", "single_push", "&&", "stack_adjust", ">", "<NUM_LIT>", ")", "emit_frame_insn", "(", "pdp10_gen_stack_adjust", "(", "GEN_INT", "(", "stack_adjust", "/", "<NUM_LIT>", ")", ")", ")", ";", "expand_save_or_restore_return_address", "(", "SAVE", ","], "ground_truth": ["clobbered_size", ")", ";"], "File": "pdp10", "Func": "pdp10_expand_prologue", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15647, "Length": 75, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "Cpu0InstrInfo1", "Func": "expandPostRAPseudo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15648, "Length": 18, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV16I32VectorShuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ","], "ground_truth": ["<NUM_LIT>", ">", "RepeatedMask", ";"], "File": "X86ISelLowering208", "Func": "lowerV16I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15649, "Length": 78, "Cover_Rate": 0.312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot270_x_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15650, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerIntrinsics", "("], "ground_truth": [")", ";"], "File": "TVMLowerIntrinsics", "Func": "createTVMLowerIntrinsicsPass", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15651, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")"], "ground_truth": ["vreinterpret_f64_s32", "(", "int32x2_t", "__a", ")", "{"], "File": "arm", "Func": "neon2_vreinterpret_f64_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15652, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "REG_P", "(", "exp", ")", "&&", "(", "VALID_AVX256_REG_OR_OI_MODE", "(", "GET_MODE", "(", "exp"], "ground_truth": [")", ")", "||", "VALID_AVX512F_REG_OR_XI_MODE", "(", "GET_MODE", "(", "exp", ")", ")", ")", ")", ";"], "File": "i3867", "Func": "ix86_check_avx_upper_register", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15653, "Length": 26, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "("], "ground_truth": [")", ")", "{"], "File": "ARMBaseRegisterInfo21", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15654, "Length": 93, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "opCanUseLiteralConstant", "(", "unsigned", "OpType", ")", "const", "{", "return", "OpType", ">=", "<STR_LIT>", "&&", "OpType"], "ground_truth": ["<=", "<STR_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15655, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "LC", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "const", "Type", "*", "RetTy", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getTypeForMVT", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "TLI", ".", "LowerCallTo", "(", "InChain", ",", "RetTy", ",", "isSigned", ",", "!", "isSigned", ",", "false", ",", "false", ",", "CallingConv", "::", "C", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ",", "Op", ".", "getDebugLoc", "(", ")", ")", ";", "return", "CallInfo"], "ground_truth": [".", "first", ";"], "File": "SPUISelLowering12", "Func": "ExpandLibCall", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15656, "Length": 113, "Cover_Rate": 0.5022222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "DoShift", "=", "ro_Wextend", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "assert", "(", "!", "(", "ro_Wextend", "->", "getZExtValue", "(", ")", "&", "~", "<NUM_LIT>", ")", ")", ";", "if", "(", "DoShift", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "Signed", ")", "Offset", "=", "Builder", ".", "CreateSExt", "(", "Offset", ",", "Base", "->", "getType", "(", ")", ")", ";", "else", "Offset", "=", "Builder", ".", "CreateZExt", "(", "Offset", ",", "Base", "->", "getType", "(", ")", ")", ";", "return", "Builder", ".", "CreateAdd", "(", "Base", ",", "Offset", ")", ";", "}", "case", "<STR_LIT>", "::", "AddrModeIndexed8", ":", "case", "<STR_LIT>", "::", "AddrModeIndexed16", ":", "case", "<STR_LIT>", "::", "AddrModeIndexed32", ":", "case", "<STR_LIT>", "::", "AddrModeIndexed64"], "ground_truth": [":"], "File": "AArch64DCInstruction", "Func": "translateComplexPattern", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15657, "Length": 102, "Cover_Rate": 0.3805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Results", ".", "push_back", "("], "ground_truth": ["VT", ")", ";"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "addResult", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15658, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodePSWAPMask", "(", "MVT", "VT", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumHalfElts", "=", "NumElts"], "ground_truth": ["/", "<NUM_LIT>", ";"], "File": "X86ShuffleDecode", "Func": "DecodePSWAPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15659, "Length": 30, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "Reg", "=", "matchRegisterNameAlias", "(", "lowerCase", ",", "RegKind", "::", "Scalar", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "RegNum", "=", "Reg", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "AArch64AsmParser (2)2", "Func": "tryParseScalarRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15660, "Length": 63, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isP7", "&&", "!", "BYTES_BIG_ENDIAN", ")", "return", "false", ";", "if", "(", "!", "CONST_INT_P", "(", "bytes_rtx", ")", ")", "return", "expand_compare_loop", "(", "operands", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "align_rtx", ")", ")", "return", "false", ";", "unsigned", "int", "base_align", "=", "UINTVAL", "(", "align_rtx", ")", "/", "BITS_PER_UNIT", ";", "gcc_assert", "(", "GET_MODE", "(", "target", ")", "==", "SImode", ")", ";", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "if", "(", "bytes", "==", "<NUM_LIT>", ")", "return", "true", ";", "rtx", "cond", "=", "NULL", ";", "if", "(", "TARGET_P9_MISC", ")", "cond", "=", "gen_reg_rtx", "(", "CCUNSmode", ")", ";", "int", "use_vec", "=", "(", "bytes", ">=", "<NUM_LIT>", "&&", "!", "TARGET_32BIT", "&&", "TARGET_EFFICIENT_UNALIGNED_VSX", "&&", "TARGET_P8_VECTOR", ")", ";", "unsigned", "HOST_WIDE_INT", "max_bytes", "=", "rs6000_block_compare_inline_limit", ";", "if", "(", "!", "use_vec", "&&", "max_bytes", ">", "<NUM_LIT>", ")", "max_bytes", "=", "(", "(", "max_bytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "IN_RANGE", "(", "bytes", ",", "<NUM_LIT>", ",", "max_bytes", ")", ")", "return", "expand_compare_loop", "(", "operands", ")", ";", "if", "(", "!", "TARGET_EFFICIENT_OVERLAPPING_UNALIGNED", "&&", "(", "(", "base_align", "==", "<NUM_LIT>", "&&", "bytes", ">", "<NUM_LIT>", ")", "||", "(", "base_align", "==", "<NUM_LIT>", "&&", "bytes", ">", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "rtx", "final_label"], "ground_truth": ["=", "NULL", ";"], "File": "rs6000-string", "Func": "expand_block_compare", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15661, "Length": 188, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "<NUM_LIT>", ":", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "X86ISelDAGToDAG109", "Func": "MatchLoadInAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15662, "Length": 42, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "("], "ground_truth": [")", ",", "Val", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15663, "Length": 147, "Cover_Rate": 0.7101449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtsi2sh32_round", "(", "__A", ",", "__B"], "ground_truth": [",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_cvti32_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15664, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmadd_sh", "(", "__m128h", "__W", ",", "__mmask8", "__U"], "ground_truth": [",", "__m128h", "__A", ",", "__m128h", "__B", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm_mask_fmadd_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15665, "Length": 28, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "Perform<ISA_LIT>BUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType"], "ground_truth": ["(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering19", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15666, "Length": 355, "Cover_Rate": 0.32272727272727275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isNumRegsMajorCostOfLSR", "(", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "PPCTargetTransformInfo1", "Func": "isNumRegsMajorCostOfLSR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15667, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch_to_section", "(", "get_section", "(", "<STR_LIT>", ",", "SECTION_NOTYPE", ",", "NULL", ")", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "p2align", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ","], "ground_truth": ["STRING_ASM_OP", "<STR_LIT>", ")", ";"], "File": "gnu-property", "Func": "emit_gnu_property", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15668, "Length": 58, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "numBitsUnsigned", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "return", "DAG", ".", "computeKnownBits", "(", "Op", ")", "."], "ground_truth": ["countMaxActiveBits", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15669, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "for", "(", "unsigned", "FReg", "=", "(", "<STR_LIT>", ")", "+", "<NUM_LIT>", ";", "FReg", "<", "<STR_LIT>", ";"], "ground_truth": ["FReg", "+=", "<NUM_LIT>", ")", "Reserved", ".", "set", "(", "FReg", ")", ";"], "File": "MipsRegisterInfo14", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15670, "Length": 56, "Cover_Rate": 0.4148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_maxsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")"], "ground_truth": [",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_max_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15671, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "MipsSERegisterInfo24", "Func": "getLoadStoreOffsetSizeInBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15672, "Length": 181, "Cover_Rate": 0.40582959641255606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbols", ".", "push_back", "(", "GVar", ")", ";", "numSymbols", "++"], "ground_truth": [";"], "File": "NVPTXAsmPrinter17", "Func": "addSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15673, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "F2003fMCTargetDesc", "Func": "createF2003fMCInstrInfo", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15674, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SFmode", ":", "case", "DFmode", ":", "case", "XFmode", ":", "case", "RFmode", ":", "return", "true", ";", "case", "TFmode", ":", "return", "true"], "ground_truth": [";"], "File": "ia644", "Func": "ia64_scalar_mode_supported_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15675, "Length": 21, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MInfo", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "It", ";", "}", "if", "(", "MInfo", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "MInfo", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "*", "STRXpre", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "STRXpre", ")", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "("], "ground_truth": ["MF", ".", "getName", "(", ")", ")", ")", ")", ";"], "File": "AArch64InstrInfo37", "Func": "insertOutlinedCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15676, "Length": 210, "Cover_Rate": 0.6325301204819277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_m_n_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ","], "ground_truth": ["__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_x_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15677, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Immediate", ")", "O", "<<", "(", "unsigned", "int", ")", "MO", ".", "getImm", "(", ")", ";", "else", "printOperand", "(", "MI", ","], "ground_truth": ["opNum", ",", "O", ")", ";"], "File": "MBlazeAsmPrinter1", "Func": "printUnsignedImm", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15678, "Length": 46, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "InsertionPoint", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", ")", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", "->", "getParent", "(", ")", "->", "back", "(", ")", ";", "else", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "OffsSecondOperand", ",", "<STR_LIT>", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "<STR_LIT>", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "<STR_LIT>", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "MVEGatherScatterLowering1", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15679, "Length": 207, "Cover_Rate": 0.8380566801619433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "XformMskToBitPosU5Imm", "(", "Imm", ",", "DL"], "ground_truth": [")", ";"], "File": "HexagonISelDAGToDAG", "Func": "XformMskToBitPosU3Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15680, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmlal_laneq_s32", "(", "int64x2_t", "__a", ",", "int32x2_t", "__b", ",", "int32x4_t", "__c", ","], "ground_truth": ["int", "const", "__d", ")", "{"], "File": "arm", "Func": "neon2_vqdmlal_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15681, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_conflict_epi32", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpconflictsi_256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")"], "ground_truth": ["__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_conflict_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15682, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128bh", ")", "__builtin_ia32_cvtneps2bf16_v8sf", "(", "__A"], "ground_truth": [")", ";"], "File": "avxneconvertintrin", "Func": "_mm256_cvtneps_avx_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15683, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegC", "=", "OpC", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegA", ")", ")", "MRI", ".", "constrainRegClass", "(", "RegA", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegB", ")", ")", "MRI", ".", "constrainRegClass", "(", "RegB", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegX", ")", ")", "MRI", ".", "constrainRegClass", "(", "RegX", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegY", ")", ")", "MRI", ".", "constrainRegClass", "(", "RegY", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegC", ")", ")", "MRI", ".", "constrainRegClass", "(", "RegC", ",", "RC", ")", ";", "unsigned", "NewVR", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "InstrIdxForVirtReg", ".", "insert", "(", "std", "::", "make_pair", "(", "NewVR", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opcode", "=", "Root", ".", "getOpcode", "(", ")", ";", "bool", "KillA", "=", "OpA", ".", "isKill", "(", ")", ";", "bool", "KillX", "=", "OpX", ".", "isKill", "(", ")", ";", "bool", "KillY", "=", "OpY", ".", "isKill", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "*", "MF", ",", "Prev", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "NewVR", ")", ".", "addReg", "(", "RegX", ",", "getKillRegState", "(", "KillX", ")", ")", ".", "addReg", "(", "RegY", ",", "getKillRegState", "(", "KillY", ")", ")", ";", "InsInstrs", ".", "push_back", "(", "MIB1", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "*", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "RegC", ")", ".", "addReg", "(", "RegA", ",", "getKillRegState", "(", "KillA", ")", ")", ".", "addReg", "(", "NewVR", ",", "getKillRegState", "(", "true", ")", ")", ";", "InsInstrs", ".", "push_back", "(", "MIB2", ")", ";", "DelInstrs", ".", "push_back", "("], "ground_truth": ["&", "Prev", ")", ";"], "File": "PPCInstrInfo103", "Func": "reassociateOps", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15684, "Length": 269, "Cover_Rate": 0.4829443447037702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "auto", "&", "Table", ":", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ")", "FnSize"], "ground_truth": ["+=", "Table", ".", "MBBs", ".", "size", "(", ")", "*", "<NUM_LIT>", ";"], "File": "ARMFrameLowering100", "Func": "EstimateFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15685, "Length": 37, "Cover_Rate": 0.3523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_sqrt_round_ph", "(", "__mmask32", "__A", ",", "__m512h", "__B"], "ground_truth": [",", "const", "int", "__C", ")", "{"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_sqrt_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15686, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", "&&", "CC", "!=", "CallingConv", "::", "Fast", "&&", "CC", "!=", "CallingConv", "::", "<ISA_LIT>_FastCall", "&&", "CC", "!=", "CallingConv", "::", "<ISA_LIT>_64_SysV", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isCallingConvWin64", "(", "CC", ")", ")", "return", "false", ";", "if", "(", "<ISA_LIT>MFInfo", "->", "getBytesToPopOnReturn", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "TM", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "DstVT", ")", "{", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "assert", "(", "DstVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "fastEmitZExtFromI1", "(", "<STR_LIT>", ",", "SrcReg", ",", "false", ")", ";", "SrcVT", "=", "<STR_LIT>", ";", "}", "unsigned", "Op", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "("], "ground_truth": [")", "?", "<STR_LIT>", ":"], "File": "X86FastISel26", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15687, "Length": 431, "Cover_Rate": 0.5483460559796438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "BB", ")", "{", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "<STR_LIT>", ",", "this", ")", ";", "}", "CallInst", "::", "Create", "(", "EndCf", ",", "popSaved", "(", ")", ","], "ground_truth": ["<STR_LIT>", ",", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow17", "Func": "closeControlFlow", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15688, "Length": 148, "Cover_Rate": 0.9308176100628931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_cvtps_pi16", "(", "__m128", "__A", ")", "{", "__v4sf", "__hisf", "=", "(", "__v4sf", ")", "__A", ";", "__v4sf", "__losf", "=", "__builtin_ia32_movhlps", "(", "__hisf", ",", "__hisf"], "ground_truth": [")", ";"], "File": "xmmintrin4", "Func": "_mm_cvtps_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15689, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "const", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "VECTOR_TYPE_P", "(", "type", ")", "&&", "mode", "==", "BLKmode", ")", "{", "const", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_vector_value", "(", "size", ",", "<NUM_LIT>", ",", "true", ",", "SPARC_FP_ARG_FIRST", ")", ";", "}", "else", "if", "(", "mclass", "==", "MODE_FLOAT", "||", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", ";", "else", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "const", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "mode", "=", "int_mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ".", "else_blk", "(", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_union_value", "(", "size", ",", "mode"], "ground_truth": [",", "<NUM_LIT>", ",", "regbase", ")", ";"], "File": "sparc", "Func": "sparc_function_value_1", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15690, "Length": 153, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LP64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "MaxAlign", "<=", "TargetAlign", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "LP64", "?", "G8RC", ":", "GPRC", ";", "unsigned", "Reg", ";", "if", "(", "EnableRegisterScavenging", ")", "Reg", "=", "findScratchRegister", "(", "II", ",", "RS", ",", "RC", ",", "SPAdj", ")", ";", "else", "Reg", "=", "<STR_LIT>", ";", "if", "(", "MaxAlign", "<", "TargetAlign", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "{", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "LP64", ")", "{", "if", "(", "EnableRegisterScavenging", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg"], "ground_truth": ["(", "<STR_LIT>", ")", ";"], "File": "PPCRegisterInfo5", "Func": "lowerDynamicAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15691, "Length": 234, "Cover_Rate": 0.3136729222520107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ")", ";", "EVT", "LdType", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ImmSum", "=", "<NUM_LIT>", ";", "uint16_t", "MathOpc", "=", "(", "Inc", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Ptr", "=", "CurDAG", "->", "getNode", "(", "MathOpc", ",", "SL", ",", "VTList", ",", "Ptr", ",", "Offset", ")", ";", "ImmSum", "+=", "<NUM_LIT>", ";", "Value", "*", "NullPtr", "=", "<NUM_LIT>", ";", "MachineMemOperand", "*", "MMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", "NullPtr", ",", "ImmSum", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "UsePtr", "=", "(", "B", ")", "?", "PrevPtr", ":", "Ptr", ";", "SDValue", "ResNode", ";", "if", "(", "Ld", ")", "{", "if", "(", "Val", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Chain", "=", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "RegisterSDNode", "*", "RegNode", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Val", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Dec", "->", "getDisassembler", "(", ")", "->", "getMCDirector", "(", ")", "->", "getMCRegisterInfo", "(", ")", ";", "if", "(", "RI", "->", "isSubRegisterEq", "(", "RI", "->", "getProgramCounter", "(", ")", ",", "RegNode", "->", "getReg", "(", ")", ")", ")", "{", "ResNode", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getRoot", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Ptr", ")", ";", "CurDAG", "->", "setRoot", "(", "ResNode", ")", ";", "return", ";", "}", "else", "{", "ResNode", "=", "CurDAG", "->", "getLoad", "(", "LdType", ",", "SL", ",", "Chain", ",", "UsePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "true", ",", "<NUM_LIT>", ")", ";", "SDValue", "C2R", "=", "CurDAG", "->", "getCopyToReg", "(", "ResNode", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "SL", ",", "RegNode", "->", "getReg", "(", ")", ",", "ResNode", ")", ";", "Chain", "=", "C2R", ";", "if", "(", "Val", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "ResNode", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "ResNode", "."], "ground_truth": ["getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMInvISelDAG", "Func": "InvLoadOrStoreMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15692, "Length": 374, "Cover_Rate": 0.684981684981685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X"], "ground_truth": ["(", "The<ISA_LIT>Target", ")", ";"], "File": "LanaiAsmPrinter", "Func": "LLVMInitializeLanaiAsmPrinter", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15693, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Lexer", ".", "getTok", "(", ")"], "ground_truth": [".", "getIntVal", "(", ")", "<<", "shift", ")", "&", "Mask", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "parseBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15694, "Length": 35, "Cover_Rate": 0.3977272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsub_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{", "return", "__a", "-", "__b"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vsub_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15695, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemoryRegisterOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ",", "bool", "DoShift", ")", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getXRegFromWReg", "(", "Mem", ".", "OffsetRegNum", ")", ")", ")", ";", "unsigned", "ExtendImm", "=", "<STR_LIT>", "(", "Mem"], "ground_truth": [".", "ExtType", ",", "DoShift", ")", ";"], "File": "ARM64AsmParser", "Func": "addMemoryRegisterOffsetOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15696, "Length": 66, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "QCMP_EQ", ")", "!="], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "quadlib1", "Func": "_U_Qfeq", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15697, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq", "(", "int32x4_t", "__a", ",", "const"], "ground_truth": ["int", "__imm", ")", "{"], "File": "arm", "Func": "mve1___arm_vbicq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15698, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Preheader", "->", "getParent", "(", ")", "->", "insert", "(", "++", "Preheader", "->", "getIterator", "(", ")", ",", "NewBlock", ")", ";", "Br", "->", "removeFromParent", "(", ")", ";", "NewBlock", "->", "insert", "(", "NewBlock", "->", "end", "(", ")", ",", "Br", ")", ";", "Preheader", "->", "replaceSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "NewBlock", ")", ";", "NewBlock", "->", "addSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "NewBlock", ",", "Br", ",", "WLS", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WLS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "WLS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MIB", ".", "add", "(", "WLS"], "ground_truth": ["->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMBlockPlacement7", "Func": "revertWhileToDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15699, "Length": 151, "Cover_Rate": 0.40482573726541554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "return", "TM", ".", "is64Bit", "(", ")", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "NVPTXRegisterInfo", "Func": "getFrameRegister", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15700, "Length": 30, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "do_load", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "else", "{", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "}", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat"], "ground_truth": [")", ";"], "File": "arm-builtins", "Func": "arm_expand_unop_builtin", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15701, "Length": 164, "Cover_Rate": 0.7922705314009661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "IntValue", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "!", "isUIntN", "(", "Size", ",", "IntValue", ")", "&&", "!", "isIntN", "(", "Size", ",", "IntValue", ")", ")", "return", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "MaxBytesToFill", "=", "IntValue", ";", "Lex", "(", ")", ";", "}", "else", "{", "return", "Error", "(", "ExprLoc", ","], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "HexagonAsmParser10", "Func": "ParseDirectiveFalign", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15702, "Length": 54, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>"], "ground_truth": [";"], "File": "BPFAsmPrinter16", "Func": "printOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15703, "Length": 108, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "BPFDisassembler6", "Func": "DecodeGPRRegisterClass", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15704, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "*", "asm_str", "==", "'*'", "||", "strchr", "(", "asm_str", ",", "'@'", ")", ")", "&&", "(", "new_id", "=", "i386_pe_maybe_mangle_decl_assembler_name", "(", "decl", ",", "old_id", ")", ")", ")", "XSTR", "(", "symbol", ",", "<NUM_LIT>", ")", "=", "IDENTIFIER_POINTER", "(", "new_id", ")", ";", "}", "break", ";", "case", "VAR_DECL", ":", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "{", "if", "(", "DECL_INITIAL", "(", "decl", ")", "||", "TYPE_NEEDS_CONSTRUCTING", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", "make_decl_one_only", "(", "decl", ",", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "decl", ")", ";", "}", "break", ";", "default", ":", "return", ";", "}", "flags", "=", "(", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "~", "(", "SYMBOL_FLAG_DLLIMPORT", "|", "SYMBOL_FLAG_DLLEXPORT", ")", ")", ";", "if", "(", "i386_pe_determine_dllexport_p", "(", "decl", ")", ")", "flags", "|=", "SYMBOL_FLAG_DLLEXPORT", ";", "else", "if", "(", "i386_pe_determine_dllimport_p", "(", "decl", ")", ")", "flags", "|=", "SYMBOL_FLAG_DLLIMPORT", ";", "SYMBOL_REF_FLAGS", "(", "symbol", ")"], "ground_truth": ["=", "flags", ";"], "File": "winnt4", "Func": "i386_pe_encode_section_info", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15705, "Length": 147, "Cover_Rate": 0.5856573705179283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "ST", ".", "force32BitJumpTables", "(", ")", "&&", "!", "MF", "->", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "scanFunction", "(", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "int", "Offset", "=", "BlockInfo", "[", "MBB", "."], "ground_truth": ["getNumber", "(", ")", "]", ";"], "File": "AArch64CompressJumpTables1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15706, "Length": 76, "Cover_Rate": 0.5891472868217055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "<ISA_LIT>InstrInfo", "::", "create", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstrInfo", "(", "STI"], "ground_truth": [")", ";"], "File": "Nios2InstrInfo1", "Func": "create", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15707, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSurface", "(", "const", "Value", "&", "val", ")", "{", "if", "(", "const", "GlobalValue", "*", "gv", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "&", "val", ")", ")", "{", "unsigned", "annot", ";", "if", "(", "findOneNVVMAnnotation", "(", "gv", ","], "ground_truth": ["<STR_LIT>", ",", "annot", ")", ")", "{"], "File": "NVPTXUtilities (2)1", "Func": "isSurface", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15708, "Length": 41, "Cover_Rate": 0.6721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>StoreWidening", "::", "instrAliased", "(", "InstrGroup", "&", "Stores", ",", "const", "MachineInstr", "*", "MI", ")", "{", "for", "(", "auto", "&", "I", ":", "MI", "->", "memoperands", "(", ")", ")", "if", "(", "instrAliased", "(", "Stores", ",", "*", "I"], "ground_truth": [")", ")", "return", "true", ";"], "File": "HexagonStoreWidening", "Func": "instrAliased", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15709, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldScalarizeBinop", "(", "SDValue", "VecOp", ")", "const", "{", "unsigned", "Opc", "=", "VecOp", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", ">=", "<STR_LIT>", ")", "return", "false", ";", "EVT", "VecVT", "=", "VecOp", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isOperationLegalOrCustomOrPromote", "(", "Opc", ",", "VecVT", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)5", "Func": "shouldScalarizeBinop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15710, "Length": 50, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_min_epu32", "(", "__m512i", "__W", ",", "__mmask16", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminud512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ","], "ground_truth": ["(", "__v16si", ")", "__W", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_min_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15711, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVariadicGPRIdx", "(", "int"], "ground_truth": ["Idx", ")", "{"], "File": "AArch64MachineFunctionInfo6", "Func": "setVariadicGPRIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15712, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "create<ISA_LIT>FixupSetCC", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CallFrameOptimization", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AvoidStoreForwardingBlocks", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>SpeculativeLoadHardeningPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FlagsCopyLoweringPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>DynAllocaExpander", "("], "ground_truth": [")", ")", ";"], "File": "X86TargetMachine114", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15713, "Length": 74, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "ShOpcVal", "=", "<STR_LIT>", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "<NUM_LIT>", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>"], "ground_truth": [";"], "File": "ARMISelDAGToDAG74", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15714, "Length": 130, "Cover_Rate": 0.4304635761589404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performBitcastCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>"], "ground_truth": [":"], "File": "AArch64ISelLowering80", "Func": "PerformDAGCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15715, "Length": 245, "Cover_Rate": 0.3149100257069409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Value", ".", "getValueType", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "StoreNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Ret", "=", "AMDGPUTargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "{", "return", "Ret", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "Subtarget", "->", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "ValueVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "ValueVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "ValueVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", "(", "NumElemVT", ")", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{", "unsigned", "Channel", ",", "PtrIncr", ";", "getStackAddress", "(", "StackWidth", ",", "i", ",", "Channel", ",", "PtrIncr", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "PtrIncr", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "<STR_LIT>", ")", ")", ";", "Stores", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Elem", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "Channel", ",", "<STR_LIT>", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Stores", ")", ";", "}", "else", "{", "if", "(", "ValueVT", "==", "<STR_LIT>", ")", "{", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ",", "Value", ")", ";"], "File": "R600ISelLowering24", "Func": "LowerSTORE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15716, "Length": 445, "Cover_Rate": 0.478494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "cvtVSTwbRegister", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "("], "ground_truth": ["Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15717, "Length": 103, "Cover_Rate": 0.9903846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", ".", "dump", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "III", ".", "OpNoForForwarding", ")", ".", "ChangeToRegister", "(", "RegMO", "->", "getReg", "(", ")", ",", "false", ",", "false", ",", "RegMO", "->", "isKill", "(", ")", ")", ";", "if", "(", "ImmMO", "->", "isImm", "(", ")", ")", "{", "replaceInstrOperandWithImm", "(", "MI", ",", "III", ".", "ZeroIsSpecialOrig", ",", "Imm", ")", ";", "}", "else", "{", "if", "(", "DefMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ImmMO", "->", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "MOps", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "III", ".", "ZeroIsSpecialOrig", ";", "i", "--", ")", "{", "MOps", ".", "push_back", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "}", "MOps", ".", "pop_back", "(", ")", ";", "MI", ".", "addOperand", "(", "*", "ImmMO", ")", ";", "for", "(", "auto", "&", "MO", ":", "MOps", ")", "MI", ".", "addOperand", "(", "MO", ")", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "III", ".", "ImmOpcode", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "transformToImmFormFedByAdd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15718, "Length": 206, "Cover_Rate": 0.6005830903790087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvmCFGStruct", "::", "CFGStructurizer", "<", "AMDGPUCFGStructurizer", ">", "(", ")", ".", "run", "(", "func", ",", "*"], "ground_truth": ["this", ",", "TRI", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15719, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pshufhw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "__imm", ",", "(", "__v8hi", ")", "_mm_setzero_hi", "(", ")", ","], "ground_truth": ["(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_maskz_shufflehi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15720, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "*", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "!", "Op1", "->", "isReg", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "Op2", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "unsigned", "SelReg", "=", "Op1", "->", "getReg", "(", ")", ";", "auto", "*", "Sel", "=", "TRI", "->", "findReachingDef", "(", "SelReg", ",", "Op1", "->", "getSubReg", "(", ")", ",", "*", "Cmp", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Sel", "||", "Sel", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "<STR_LIT>", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "<STR_LIT>", "::", "src1", ")", ";", "MachineOperand", "*", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "!", "CC", "->", "isReg", "(", ")", "||", "Op1", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "Op2", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Sel", "<<", "'\\t'", "<<", "*", "Cmp", "<<", "'\\t'", "<<", "*", "And", ")", ";", "unsigned", "CCReg", "=", "CC", "->", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "And", ")", ";", "MachineInstr", "*", "Andn2", "=", "BuildMI", "(", "MBB", ",", "*", "And", ",", "And", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Andn2Opc", ")", ",", "And", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addReg", "(", "CCReg", ",", "CC", "->", "getSubReg", "(", ")", ")", ";", "And", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Andn2", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Andn2", "<<", "'\\n'", ")", ";", "if", "(", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "CmpReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "CmpReg", ")", ")", "||", "(", "CmpReg", "==", "CondReg", "&&", "std", "::", "none_of", "(", "std", "::", "next", "(", "Cmp", "->", "getIterator", "(", ")", ")", ",", "Andn2", "->", "getIterator", "(", ")", ",", "[", "&", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Cmp", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Cmp", ")", ";", "Cmp", "->", "eraseFromParent", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SelReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "SelReg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Sel", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Sel", ")", ";", "Sel", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "SIOptimizeExecMaskingPreRA22", "Func": "optimizeVcndVcmpPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15721, "Length": 462, "Cover_Rate": 0.5372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "RegMO", ".", "setReg", "(", "llvm", "::", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "MRI", ",", "TII", ",", "RBI", ",", "MI", ",", "RegClass", ","], "ground_truth": ["RegMO", ")", ")", ";"], "File": "MOSInstructionSelector", "Func": "constrainOperandRegClass", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15722, "Length": 41, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "max_common_align", ";", "max_common_align", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "(", "size", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "align", ">", "max_common_align", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "align", "/", "BITS_PER_UNIT", ","], "ground_truth": ["name", ",", "max_common_align", "/", "BITS_PER_UNIT", ")", ";"], "File": "pa3", "Func": "pa_asm_output_aligned_common", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15723, "Length": 45, "Cover_Rate": 0.44554455445544555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "insn_operand_data", "*", "insn_op", ";", "if", "(", "arg", "==", "error_mark_node", "||", "nopnds", ">=", "MAX_HTM_OPERANDS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "nopnds", "]", ";", "op", "[", "nopnds", "]", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "nopnds", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "if", "(", "!", "strcmp", "(", "insn_op", "->", "constraint", ",", "<STR_LIT>", ")", ")", "{", "int", "arg_num", "=", "(", "nonvoid", ")", "?", "nopnds", ":", "nopnds", "+", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "op", "[", "nopnds", "]", ")", ")", "error", "(", "<STR_LIT>", ",", "arg_num", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "arg_num", ")", ";", "return", "const0_rtx", ";", "}", "op", "[", "nopnds", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "nopnds", "]", ")", ";", "}", "nopnds", "++", ";", "}", "switch", "(", "fcode", ")", "{", "case", "HTM_BUILTIN_TENDALL", ":", "case", "HTM_BUILTIN_TRESUME", ":", "op", "[", "nopnds", "++", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "attr", "|=", "RS6000_BTC_UNARY", ";", "break", ";", "case", "HTM_BUILTIN_TSUSPEND", ":", "op", "[", "nopnds", "++", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "attr", "|=", "RS6000_BTC_UNARY", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "attr", "&", "RS6000_BTC_SPR", ")", "{", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_CONST_INT", "(", "Pmode", ",", "htm_spr_num", "(", "fcode", ")", ")", ";", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "htm_spr_regno", "(", "fcode", ")", ")", ";", "}", "int", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_UNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_BINARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_TERNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "attr", "&", "RS6000_BTC_VOID", ")", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "if", "(", "attr", "&", "RS6000_BTC_SPR", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "gcc_assert", "(", "nopnds", "==", "expected_nopnds", "&&", "nopnds", "<=", "MAX_HTM_OPERANDS", ")", ";", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "("], "ground_truth": ["pat", ")", ";"], "File": "rs60004", "Func": "htm_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15724, "Length": 445, "Cover_Rate": 0.6421356421356421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TLI", "("], "ground_truth": ["*", "TM", ".", "getTargetLowering", "(", ")", ")", "{"], "File": "X86SelectionDAGInfo10", "Func": "X86SelectionDAGInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15725, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseCycle", "--", ";", "}", "if", "(", "UseCycle", ">", "<ISA_LIT>_MAX_LATENCY", ")", "{", "break", ";", "}", "DefCycle", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "PBB", "->", "end", "(", ")", ",", "PE", "=", "PBB", "->", "begin", "(", ")", ";", "J", "!=", "PE", ";", ")", "{", "--", "J", ";", "MachineInstr", "&", "DefMI", "=", "*", "J", ";", "if", "(", "ignoreInstr", "(", "&", "DefMI", ")", ")", "{", "continue", ";", "}", "if", "(", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "DefCycle", "++", ";", "}", "if", "(", "isJmpInstr", "(", "&", "DefMI", ")", ")", "{", "MachineBasicBlock", "*", "DestMBB", "=", "getJmpDest", "(", "&", "DefMI", ")", ";", "if", "(", "DestMBB", "&&", "DestMBB", "->", "getNumber", "(", ")", "==", "SBB", "->", "getNumber", "(", ")", ")", "{", "DefCycle", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "ignore_loop_instr", "&&", "<ISA_LIT>II", "::", "isLoopInst", "(", "DefMI", ".", "getDesc", "(", ")", ")", "&&", "(", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "{", "DefCycle", "--", ";", "}", "if", "(", "(", "UseCycle", "+", "DefCycle", ")", ">", "<ISA_LIT>_MAX_LATENCY", ")", "{", "break", ";", "}", "int", "lat", ";", "if", "(", "DefMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "UseMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "lat", "=", "<NUM_LIT>", ";", "}", "else", "{", "lat", "=", "getRequiredDistance", "(", "DefMI", ",", "UseMI", ",", "UseCycle"], "ground_truth": ["+", "DefCycle", "-", "<NUM_LIT>", ")", ";"], "File": "TPCLatencyResolver", "Func": "getRequiredBBDistance", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15726, "Length": 212, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtps2udq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")"], "ground_truth": ["__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvt_roundps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15727, "Length": 26, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "DEPOTNAME", "<<", "getFunctionNumber", "(", ")", ";", "else", "O", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Modifier", ")", "emitVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ",", "false", ",", "O", ")", ";", "else", "{", "if", "(", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "emitVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ",", "true", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "!", "Modifier", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "if", "(", "strstr", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "Modifier", ")", "printVecModifiedImmediate", "(", "MO", ",", "Modifier", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "printFPConstant", "(", "MO", ".", "getFPImm", "(", ")", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "symbname", "=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "strstr", "(", "symbname", ",", "<STR_LIT>", ")", "==", "symbname", ")", "{", "unsigned", "index", ";", "sscanf", "(", "symbname", "+", "<NUM_LIT>", ",", "<STR_LIT>", ",", "&", "index", ")", ";", "printParamName", "(", "index", ",", "O", ")", ";", "}", "else", "if", "(", "strstr", "(", "symbname", ",", "<STR_LIT>", ")", "==", "symbname", ")", "{", "unsigned", "index", ";", "sscanf", "(", "symbname", "+", "<NUM_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["&", "index", ")", ";"], "File": "NVPTXAsmPrinter14", "Func": "printOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15728, "Length": 316, "Cover_Rate": 0.8610354223433242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", "||", "Idx", "==", "getAGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "<STR_LIT>", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";", "if", "(", "Idx", "==", "getSGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "<STR_LIT>", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";", "return", "<ISA_LIT>GenRegisterInfo", "::", "getRegPressureSetLimit", "(", "MF", ",", "Idx"], "ground_truth": [")", ";"], "File": "SIRegisterInfo114", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15729, "Length": 64, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Promote", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "scalar", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Promote", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "}", "break", ";", "}", "}", "if", "(", "const", "<STR_LIT>", "*", "EII", "=", "<STR_LIT>", "(", "IntNo", ")", ")", "{", "if", "(", "EII", "->", "ExtendedOperand", ")", "{", "assert", "(", "EII", "->", "ExtendedOperand", "<", "Op", ".", "getNumOperands", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Operands", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";", "SDValue", "&", "ScalarOp", "=", "Operands"], "ground_truth": ["[", "EII", "->", "ExtendedOperand", "]", ";"], "File": "RISCVISelLowering41", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15730, "Length": 127, "Cover_Rate": 0.38837920489296635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "II", "!=", "MBB", ".", "end", "(", ")", ")", "{", "II", "=", "nextNonPseudo", "(", "MBB", ",", "II", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Cycles", "&&", "II"], "ground_truth": ["!=", "MBB", ".", "end", "(", ")", ";", "i", "++", ")", "{"], "File": "PatmosInstrInfo1", "Func": "advanceCycles", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15731, "Length": 43, "Cover_Rate": 0.43434343434343436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>"], "ground_truth": ["]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15732, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "avr_output_progmem_section_asm_op", "(", "const"], "ground_truth": ["char", "*", "data", ")", "{"], "File": "avr", "Func": "avr_output_progmem_section_asm_op", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15733, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")"], "ground_truth": [")", ";"], "File": "AAPAsmParser", "Func": "addRegOperands", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15734, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>_MC", "::", "GetELFFlags", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V55", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V60", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V66", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V67", "}", ",", "{", "<STR_LIT>", ","], "ground_truth": ["ELF", "::", "EF_HEXAGON_MACH_V67T", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V68", "}", ",", "}", ";"], "File": "HexagonMCTargetDesc", "Func": "GetELFFlags", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15735, "Length": 97, "Cover_Rate": 0.7461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AddressTypePromotion", "(", ")"], "ground_truth": [";"], "File": "ARM64AddressTypePromotion", "Func": "createARM64AddressTypePromotionPass", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15736, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "SignBits", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "bool", "IsPositive", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "Opd", "=", "N", "->", "getOperand", "(", "i", ")", ";", "SignBits", "[", "i", "]", "=", "DAG", ".", "ComputeNumSignBits", "(", "Opd", ")", ";", "IsPositive", "[", "i", "]", "=", "DAG", ".", "SignBitIsZero", "(", "Opd", ")", ";", "}", "bool", "AllPositive", "=", "IsPositive", "[", "<NUM_LIT>", "]", "&&", "IsPositive"], "ground_truth": ["[", "<NUM_LIT>", "]", ";"], "File": "X86ISelLowering (2)5", "Func": "canReduceVMulWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15737, "Length": 100, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false"], "ground_truth": [";"], "File": "SystemZTargetTransformInfo", "Func": "prefersVectorizedAddressing", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15738, "Length": 3, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getProcIFlags", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_ProcIFlags", "&&", "<STR_LIT>", ")", ";", "return", "IFlags", ".", "Val"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "getProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15739, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_nmsub_sd", "(", "__m128d"], "ground_truth": ["__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{"], "File": "fma4intrin", "Func": "_mm_nmsub_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15740, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "SetOfMachineInstr", "*", "getUses", "(", "const", "InstrToInstrs", "*", "sets", ",", "unsigned", "reg", ",", "const", "MachineInstr", "&"], "ground_truth": ["MI", ")", "{"], "File": "AArch64CollectLOH", "Func": "getUses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15741, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psadbw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "_mm_sad_pu8", "(", "__A", ","], "ground_truth": ["__B", ")", ";"], "File": "xmmintrin", "Func": "_m_psadbw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15742, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "collectInBlock", "(", "RootB", ",", "AvailR", ")", ";", "computeRemovableRegisters", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_T", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "pruneCandidates", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_T", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "selectCandidates", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "VRegIndexCutoff", ".", "getPosition", "(", ")", ")", "{", "unsigned", "Cutoff", "=", "VRegIndexCutoff", ";", "using", "IterListType", "=", "SmallVector", "<", "IFMapType", "::", "iterator", ",", "<NUM_LIT>", ">", ";", "IterListType", "Out", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Idx", "=", "TargetRegisterInfo", "::", "virtReg2Index", "(", "I", "->", "first", ")", ";", "if", "(", "Idx", ">=", "Cutoff", ")", "Out", ".", "push_back", "(", "I", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Out", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "IFMap", ".", "erase", "(", "Out", "[", "i", "]", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")"], "ground_truth": ["return", "Changed", ";"], "File": "HexagonGenInsert12", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15743, "Length": 256, "Cover_Rate": 0.43025210084033616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCConstantExpr", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ConstExpr", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "SymbolRefExpr", "&&", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCSymbolRefExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "SymbolRefExpr", "&&", "SymbolRefExpr", "->", "getKind", "(", ")"], "ground_truth": ["==", "MCSymbolRefExpr", "::", "VK_None", ")", ";"], "File": "LanaiAsmParser10", "Func": "addLoImm21Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15744, "Length": 138, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "MaybeAlign", "StackAlignOverride", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "StackAlignOverride", ".", "valueOrOne", "(", ")", ",", "STI", ".", "is64Bit", "(", ")", "?", "-"], "ground_truth": ["<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", "{"], "File": "X86FrameLowering (2)3", "Func": "X86FrameLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15745, "Length": 60, "Cover_Rate": 0.5607476635514018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}", "if", "(", "UseVZeroUpper", ")", "{", "addPass", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";", "ShouldPrint", "=", "true"], "ground_truth": [";"], "File": "X86TargetMachine121", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15746, "Length": 54, "Cover_Rate": 0.4462809917355372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_unpackhi_epi64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_punpckhqdq128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di"], "ground_truth": [")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_unpackhi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15747, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "LanaiMCTargetDesc11", "Func": "createLanaiMCRegisterInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15748, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "LC3ISelLowering", "Func": "getTargetNodeName", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15749, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "a", "!=", "NULL_RTX", ")", "emit_move_insn", "(", "cr", ",", "gen_rtx_COMPARE", "(", "cmpmode", ",", "a", ",", "b", ")", ")", ";", "rtx", "cmp_rtx", "=", "gen_rtx_fmt_ee", "(", "comparison", ",", "VOIDmode", ",", "cr", ",", "const0_rtx", ")", ";", "rtx", "ifelse", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cmp_rtx", ",", "label_ref", ",", "pc_rtx", ")", ";", "rtx", "j", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "ifelse", ")", ")", ";", "JUMP_LABEL", "(", "j", ")", "=", "true_label", ";", "LABEL_NUSES", "(", "true_label", ")"], "ground_truth": ["+=", "<NUM_LIT>", ";"], "File": "rs6000-string2", "Func": "do_ifelse", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15750, "Length": 75, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSetNoOddSPReg", "(", ")", "{", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveSetNoOddSPReg", "("], "ground_truth": [")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15751, "Length": 13, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "splitVectorIntBinary", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15752, "Length": 51, "Cover_Rate": 0.4811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMatrixTileList", "(", "<NUM_LIT>", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_insensitive", "(", "<STR_LIT>", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "RCurly", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateMatrixTileList", "(", "<NUM_LIT>", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "SMLoc", "TileLoc", "=", "getLoc", "(", ")", ";", "unsigned", "FirstReg", ",", "ElementWidth", ";", "auto", "ParseRes", "=", "ParseMatrixTile", "(", "FirstReg", ",", "ElementWidth", ")", ";", "if", "(", "ParseRes", "!=", "MatchOperand_Success", ")", "{", "Parser", ".", "getLexer", "(", ")", ".", "UnLex", "(", "LCurly", ")", ";", "return", "ParseRes", ";", "}", "const", "MCRegisterInfo", "*", "RI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "PrevReg", "=", "FirstReg", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "DRegs", ";", "<ISA_LIT>Operand", "::", "ComputeRegsForAlias", "(", "FirstReg", ",", "DRegs", ",", "ElementWidth", ")", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "SeenRegs", ";", "SeenRegs", ".", "insert", "(", "FirstReg", ")", ";", "while", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "TileLoc", "=", "getLoc", "(", ")", ";", "unsigned", "Reg", ",", "NextElementWidth", ";", "ParseRes", "=", "ParseMatrixTile", "(", "Reg", ",", "NextElementWidth", ")", ";", "if", "(", "ParseRes", "!=", "MatchOperand_Success", ")", "return", "ParseRes", ";", "if", "(", "ElementWidth", "!="], "ground_truth": ["NextElementWidth", ")", "{"], "File": "AArch64AsmParser58", "Func": "tryParseMatrixTileList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15753, "Length": 253, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "RegSet", ".", "count", "(", "*", "AI", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "DelaySlotFiller (2)", "Func": "IsRegInSet", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15754, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useAA", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "AArch64Subtarget10", "Func": "useAA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15755, "Length": 7, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmp_epi8_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ",", "const", "int", "__P", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_cmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "__P", ",", "(", "__mmask32", ")", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_cmp_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15756, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "begin", "=", "mips_force_binary", "(", "Pmode", ",", "AND", ",", "begin", ",", "mask", ")", ";", "length", "=", "mips_force_binary", "(", "Pmode", ",", "MINUS", ",", "end", ",", "begin", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label", ")", ";", "emit_insn", "(", "gen_synci", "(", "begin", ")", ")", ";", "mips_emit_binary", "(", "MINUS", ",", "length", ",", "length", ",", "inc", ")", ";", "mips_emit_binary", "(", "PLUS", ",", "begin", ",", "begin", ","], "ground_truth": ["inc", ")", ";"], "File": "mips", "Func": "mips_expand_synci_loop", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15757, "Length": 67, "Cover_Rate": 0.3383838383838384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "body", "=", "(", "code", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";", "unw_word", "rlen", ";", "rlen", "=", "(", "code", "&", "<NUM_LIT>"], "ground_truth": [")", ";"], "File": "unwind-ia64", "Func": "unw_decode_r1", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15758, "Length": 22, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isAdvSIMDModImmType2", "(", "uint64_t", "Imm", ")", "{", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "&&", "(", "(", "Imm"], "ground_truth": ["&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AddressingModes", "Func": "isAdvSIMDModImmType2", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15759, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>leTarget", ",", "&", "TheARM64Target", "}", ")", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>leAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>beTarget"], "ground_truth": [",", "create<ISA_LIT>beAsmBackend", ")", ";"], "File": "AArch64MCTargetDesc30", "Func": "LLVMInitializeAArch64TargetMC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15760, "Length": 104, "Cover_Rate": 0.6227544910179641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "Is64Bit", ",", "HasRelocationAddend", ",", "OS"], "ground_truth": [")", ";"], "File": "AMDGPUAsmBackend11", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15761, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isConstantImm", "(", ")", "&&", "isUInt", "<", "Bits", ">", "(", "getConstantImm", "(", ")", "-"], "ground_truth": ["Offset", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "isConstantUImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15762, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>II", "::", "SW_TO_FP8_152", ":", "return", "T_FP8_152", ";", "case", "<ISA_LIT>II", "::", "SW_TO_INT32", ":", "return", "T_INT32", ";", "case", "<ISA_LIT>II", "::", "SW_TO_UINT32", ":", "return", "T_UINT32", ";", "case", "<ISA_LIT>II", "::", "SW_TO_INT16", ":", "return", "T_INT16", ";", "case", "<ISA_LIT>II", "::", "SW_TO_UINT16", ":", "return", "T_UINT16", ";", "case", "<ISA_LIT>II", "::", "SW_TO_INT8"], "ground_truth": [":", "return", "T_INT8", ";"], "File": "TPCISelLowering", "Func": "findDestTypeInSwitches", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15763, "Length": 48, "Cover_Rate": 0.40336134453781514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvt_f16_f32", "(", "float32x4_t"], "ground_truth": ["__a", ")", "{"], "File": "arm", "Func": "neon_vcvt_f16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15764, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "for", "(", "const", "MachineOperand", "&", "Op", ":", "FPUMI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "bool", "Reads", ",", "Writes", ";", "std", "::", "tie", "(", "Reads", ",", "Writes", ")", "=", "MIInSlot", ".", "readsWritesVirtualRegister"], "ground_truth": ["(", "Op", ".", "getReg", "(", ")", ")", ";"], "File": "MipsInstrInfo29", "Func": "SafeInFPUDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15765, "Length": 54, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "PPCInstrInfo (2)2", "Func": "isZeroExtendingOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15766, "Length": 236, "Cover_Rate": 0.3933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "<STR_LIT>", ";", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel28", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15767, "Length": 306, "Cover_Rate": 0.534965034965035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Cover", "=", "Defs", ".", "insert", "(", "QR", ")", ".", "hasCoverOf", "(", "RR", ")", ";", "if", "(", "Alias", ")", "{", "if", "(", "Cover", ")", "break", ";", "continue", ";", "}", "NodeAddr", "<", "DefNode", "*", ">", "RDA", "=", "*", "I", ";", "if", "(", "TAP", ".", "Id", "==", "<NUM_LIT>", ")", "{", "TAP", "=", "TA", ";", "}", "else", "{", "TAP", ".", "Addr", "->", "setFlags", "(", "TAP", ".", "Addr", "->", "getFlags", "(", ")"], "ground_truth": ["|", "NodeAttrs", "::", "Shadow", ")", ";"], "File": "RDFGraph7", "Func": "linkRefUp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15768, "Length": 74, "Cover_Rate": 0.3394495412844037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TyDefCol", ".", "setFunction", "(", "*", "F", ")"], "ground_truth": [";"], "File": "JVMIRDecorator", "Func": "HandleCompositeTypes", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15769, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15770, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getBoolRC", "(", ")", "const"], "ground_truth": ["{"], "File": "SIRegisterInfo1", "Func": "getBoolRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15771, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "frob_update_context", "(", "struct", "_Unwind_Context", "*", "context", ",", "_Unwind_FrameState", "*", "fs", ")", "{", "if", "(", "fs", "->", "regs", ".", "reg", "["], "ground_truth": ["<NUM_LIT>", "]", ".", "how", "==", "REG_UNSAVED", ")", "{"], "File": "linux-unwind", "Func": "frob_update_context", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15772, "Length": 30, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "LibInfo", "=", "TLIP", "?", "&", "TLIP", "->"], "ground_truth": ["getTLI", "(", ")", ":", "nullptr", ";"], "File": "PPCCTRLoops10", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15773, "Length": 51, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "Value", "*", "V", "=", "Call", "->", "getArgOperand", "(", "I", ")", ";", "<STR_LIT>", "ArgTy", "=", "getSimpleType", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "ArgTy", "==", "<STR_LIT>", ")", "return", "false", ";", "const", "AttributeList", "&", "Attrs", "=", "Call", "->", "getAttributes", "(", ")", ";", "if", "(", "Attrs", ".", "hasParamAttribute", "(", "I", ",", "Attribute", "::", "ByVal", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "I", ",", "Attribute", "::", "SwiftSelf", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "I", ",", "Attribute", "::", "SwiftError", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "I", ",", "Attribute", "::", "InAlloca", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "I", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "unsigned", "Reg", ";", "if", "(", "Attrs", ".", "hasParamAttribute", "(", "I", ",", "Attribute", "::", "SExt", ")", ")", "Reg", "=", "getRegForSignedValue", "(", "V", ")", ";", "else", "if", "(", "Attrs", ".", "hasParamAttribute", "(", "I", ",", "Attribute", "::", "ZExt", ")", ")", "Reg", "=", "getRegForUnsignedValue", "(", "V", ")", ";", "else", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Args", ".", "push_back", "(", "Reg", ")", ";", "}", "unsigned", "CalleeReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "IsDirect", ")", "{", "CalleeReg", "=", "getRegForValue", "(", "Call", "->", "getCalledOperand", "(", ")", ")", ";", "if", "(", "!", "CalleeReg", ")", "return", "false", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "IsVoid", ")", "MIB", ".", "addReg", "(", "ResultReg", ",", "RegState", "::", "Define", ")", ";", "if", "(", "IsDirect", ")", "{", "MIB", ".", "addGlobalAddress", "(", "Func", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MCSymbolWasm", "*", "Sym", "=", "<STR_LIT>", "(", "MF", "->", "getMMI", "(", ")", ".", "getContext"], "ground_truth": ["(", ")", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFastISel13", "Func": "selectCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15774, "Length": 342, "Cover_Rate": 0.4248447204968944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*", "MI", ",", "int"], "ground_truth": ["opNum", ")", "{"], "File": "ARMAsmPrinter31", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15775, "Length": 14, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "spillsCR", "(", "MF", ")", "||", "spillsVRSAVE", "(", "MF", ")", "||", "hasNonRISpills", "(", "MF", ")", "||", "(", "hasSpills", "(", "MF", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "StackSize", ")", ")", ")", "{", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "G8RC", ":", "GPRC", ";", "RS", "->", "addScavengingFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ")", ";", "if", "(", "spillsCR", "(", "MF", ")", "||", "spillsVRSAVE", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->"], "ground_truth": ["getAlignment", "(", ")", ",", "false", ")", ")", ";"], "File": "PPCFrameLowering1", "Func": "addScavengingSpillSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15776, "Length": 141, "Cover_Rate": 0.8103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "<STR_LIT>", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->", "getValue", "(", ")", ".", "getRawData"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15777, "Length": 154, "Cover_Rate": 0.3155737704918033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "SDNode", "*", "Node", "=", "LowerLOAD", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ".", "getNode", "(", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>"], "ground_truth": [")", ")", ";"], "File": "R600ISelLowering40", "Func": "ReplaceNodeResults", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15778, "Length": 67, "Cover_Rate": 0.366120218579235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "A", ",", "static_cast", "<", "MCFixupKind", ">", "(", "Add", ")", ",", "Loc", ")", ")", ";", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "B", ",", "static_cast", "<", "MCFixupKind", ">", "(", "Sub", ")", ",", "Loc", ")", ")", ";", "DF", "->", "getContents", "(", ")", ".", "resize", "(", "DF", "->", "getContents", "(", ")", ".", "size", "("], "ground_truth": [")", "+", "Size", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVELFStreamer (2)", "Func": "emitValueImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15779, "Length": 95, "Cover_Rate": 0.4481132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "vmlal_high_n_s16", "(", "int32x4_t", "a", ",", "int16x8_t", "b", ",", "int16_t", "c", ")", "{", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>"], "ground_truth": ["(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon4_vmlal_high_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15780, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CFStack", "::", "updateMaxStackSize", "(", ")", "{", "unsigned", "CurrentStackSize", "=", "CurrentEntries", "+", "(", "RoundUpToAlignment", "(", "CurrentSubEntries", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "MaxStackSize", "=", "std", "::", "max", "(", "CurrentStackSize", ",", "MaxStackSize"], "ground_truth": [")", ";"], "File": "R600ControlFlowFinalizer", "Func": "updateMaxStackSize", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15781, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storeu_ps", "(", "float", "*"], "ground_truth": ["__P", ",", "__m128", "__A", ")", "{"], "File": "xmmintrin4", "Func": "_mm_storeu_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15782, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasSSE41", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasSSE41", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "="], "ground_truth": ["HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FastISel37", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15783, "Length": 429, "Cover_Rate": 0.4031954887218045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser38", "Func": "parseSetNoAtDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15784, "Length": 28, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "__P", ",", "(", "__mmask16", ")", "-"], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cmp_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15785, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "NewMI", "=", "MF", ".", "CreateMachineInstr", "(", "TII", ".", "get", "(", "Opcode", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "true", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "NewMI", ")", ";", "unsigned", "NumAddrOps", "=", "MOs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumAddrOps", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MOs", "[", "i", "]", ")", ";", "if", "(", "NumAddrOps", "<", "<NUM_LIT>", ")", "addOffset", "(", "MIB", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "for", "(", "unsigned", "i", "=", "NumOps", "+", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MIB", ".", "addOperand", "(", "MO"], "ground_truth": [")", ";"], "File": "X86InstrInfo (2)", "Func": "FuseTwoAddrInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15786, "Length": 172, "Cover_Rate": 0.8309178743961353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "small_mode", "=", "to_mode", ";", "big_mode", "=", "from_mode", ";", "}", "if", "(", "reg_classes_intersect_p", "(", "VEC_REGS", ",", "rclass", ")", "&&", "(", "GET_MODE_SIZE", "(", "small_mode", ")", "<", "<NUM_LIT>", "||", "s390_class_max_nregs", "(", "VEC_REGS", ",", "big_mode", ")", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_classes_intersect_p", "(", "ACCESS_REGS", ",", "rclass"], "ground_truth": [")", ")", "return", "<NUM_LIT>", ";"], "File": "s3906", "Func": "s390_cannot_change_mode_class", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15787, "Length": 53, "Cover_Rate": 0.3581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", "->", "add", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ")", ";", "}", "PM", "->", "add", "(", "create<ISA_LIT>ExpandPredSpillCode", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "create<ISA_LIT>SplitTFRCondSets", "(", "get<ISA_LIT>TargetMachine"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "HexagonTargetMachine45", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15788, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "tryParseRegister", "(", "RegNo", ",", "StartLoc"], "ground_truth": [",", "EndLoc", ")", "!=", "MatchOperand_Success", ";"], "File": "HexagonAsmParser10", "Func": "ParseRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15789, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isToken", "(", "AsmToken", "::", "Minus", ")", "&&", "(", "isRegister", "(", "NextToken", "[", "<NUM_LIT>", "]", ",", "NextToken", "[", "<NUM_LIT>", "]", ")", "||", "NextToken", "[", "<NUM_LIT>", "]", ".", "is", "(", "AsmToken", "::", "Pipe", ")", "||", "isId", "(", "NextToken", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ")", ")", "{", "lex", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AMDGPUAsmParser1", "Func": "parseSP3NegModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15790, "Length": 54, "Cover_Rate": 0.7012987012987013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "name", ",", "decl", ")", ";", "}", "else", "{", "switch_to_section", "(", "text_section", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "}", "DECL_INITIAL", "(", "decl", ")", "=", "make_node", "(", "BLOCK", ")", ";", "current_function_decl", "=", "decl", ";", "allocate_struct_function", "(", "decl", ",", "false", ")", ";", "init_function_start", "(", "decl", ")", ";", "cfun", "->", "is_thunk", "=", "true", ";", "first_function_block_is_cold", "=", "false", ";", "final_start_function", "(", "emit_barrier", "(", ")", ",", "asm_out_file", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_PAD_SHORT_FUNCTION", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "while", "(", "i", "--", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "}", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "final_end_function", "(", ")", ";", "init_insn_lengths", "(", ")", ";", "free_after_compilation", "(", "cfun", ")", ";", "set_cfun", "(", "NULL"], "ground_truth": [")", ";"], "File": "i386", "Func": "ix86_code_end", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15791, "Length": 228, "Cover_Rate": 0.44357976653696496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "ShadowCallStack", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_NoRegs_SCS_RegMask", ":", "CSR_<ISA_LIT>_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_AllRegs_SCS_RegMask", ":", "CSR_<ISA_LIT>_AllRegs_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "SCS", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "getDarwinCallPreservedMask", "(", "MF", ","], "ground_truth": ["CC", ")", ";"], "File": "AArch64RegisterInfo21", "Func": "getCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15792, "Length": 98, "Cover_Rate": 0.47342995169082125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ")", ";", "unsigned", "OccupancyHint", "=", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "OccupancyHint", "==", "<NUM_LIT>", ")", "OccupancyHint", "=", "<NUM_LIT>", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint"], "ground_truth": [",", "MaxOccupancy", ")", ";"], "File": "AMDGPUPromoteAlloca2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15793, "Length": 277, "Cover_Rate": 0.5770833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "<NUM_LIT>", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "<NUM_LIT>", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "uint64_t", "CalleeAmt", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "MSP430RegisterInfo10", "Func": "eliminateCallFramePseudoInstr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15794, "Length": 151, "Cover_Rate": 0.44542772861356933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitBR_JT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15795, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "BB", ":", "MBB", "->", "successors", "(", ")", ")"], "ground_truth": ["if", "(", "BB", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AArch64InstrInfo105", "Func": "areCFlagsAliveInSuccessors", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15796, "Length": 24, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frame_off", "!=", "<NUM_LIT>", ")", "return", "emit_insn", "(", "gen_add3_insn", "(", "updt_reg_rtx", ",", "frame_reg_rtx", ",", "GEN_INT", "(", "frame_off", ")", ")", ")", ";", "else", "if", "(", "REGNO", "(", "frame_reg_rtx", ")", "!=", "updt_regno", ")", "return", "emit_move_insn", "(", "updt_reg_rtx"], "ground_truth": [",", "frame_reg_rtx", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_stack_reset", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15797, "Length": 40, "Cover_Rate": 0.3883495145631068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode"], "ground_truth": [">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";"], "File": "MSP430ISelLowering13", "Func": "LowerGlobalAddress", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15798, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasStdExtZbkb", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isScalarInteger", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">=", "Subtarget", ".", "getXLen", "(", ")", "||", "!", "isPowerOf2_32", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N"], "ground_truth": [")", ";"], "File": "RISCVISelLowering3", "Func": "performBITREVERSECombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15799, "Length": 88, "Cover_Rate": 0.624113475177305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>_32Relocator", "::", "convertTLSIEtoLE", "(", "Relocation", "&", "pReloc", ",", "LDSection", "&", "pSection", ")", "{", "assert", "(", "pReloc", ".", "type", "(", ")", "==", "llvm", "::", "ELF", "::", "R_386_TLS_IE", ")", ";", "assert", "(", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "!=", "NULL", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "<ISA_LIT>_32Relocator", "::", "R_386_TLS_OPT", ",", "*", "FragmentRef", "::", "Create", "(", "*", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", ",", "pReloc", ".", "targetRef", "(", ")", ".", "offset", "(", ")", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "reloc", "->", "setSymInfo", "(", "pReloc", ".", "symInfo", "(", ")", ")", ";", "uint8_t", "*", "op", "=", "(", "reinterpret_cast", "<", "uint8_t", "*", ">", "(", "&", "reloc", "->", "target", "(", ")", ")", ")", ";", "if", "(", "op", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "op", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "else", "{", "reloc", "=", "Relocation", "::", "Create", "(", "<ISA_LIT>_32Relocator", "::", "R_386_TLS_OPT", ",", "*", "FragmentRef", "::", "Create", "(", "*", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", ",", "pReloc", ".", "targetRef", "(", ")", ".", "offset", "(", ")", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "reloc", "->", "setSymInfo", "(", "pReloc", ".", "symInfo", "(", ")", ")", ";", "op", "=", "(", "reinterpret_cast", "<", "uint8_t", "*", ">", "(", "&", "reloc", "->", "target", "(", ")", ")", ")", ";", "switch", "(", "op", "[", "<NUM_LIT>", "]", ")", "{", "case", "<NUM_LIT>", ":", "assert", "(", "(", "op", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "op", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "|", "(", "(", "op", "[", "<NUM_LIT>", "]", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "(", "op", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")"], "ground_truth": ["==", "<NUM_LIT>", ")", ";"], "File": "X86Relocator", "Func": "convertTLSIEtoLE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15800, "Length": 281, "Cover_Rate": 0.7762430939226519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "AZPRFrameLowering", "Func": "hasFP", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15801, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32GNULDBackend", "::", "~", "<ISA_LIT>_32GNULDBackend", "("], "ground_truth": [")", "{"], "File": "X86LDBackend", "Func": "~X86_32GNULDBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15802, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "id", "<", "AVR_BUILTIN_COUNT", ")", ";", "switch", "(", "id", ")", "{", "case", "AVR_BUILTIN_NOP", ":", "emit_insn", "(", "gen_nopv", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "case", "AVR_BUILTIN_DELAY_CYCLES", ":", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op0", ")", ")", "error", "(", "<STR_LIT>", ",", "bname", ")", ";", "else", "avr_expand_delay_cycles", "(", "op0", ")", ";", "return", "NULL_RTX", ";", "}", "case", "AVR_BUILTIN_NOPS", ":", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op0", ")", ")", "error", "(", "<STR_LIT>", ",", "bname", ")", ";", "else", "avr_expand_nops", "(", "op0", ")", ";", "return", "NULL_RTX", ";", "}", "case", "AVR_BUILTIN_INSERT_BITS", ":", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op0", ")", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "bname", ")", ";", "return", "target", ";", "}", "break", ";", "}", "case", "AVR_BUILTIN_ROUNDHR", ":", "case", "AVR_BUILTIN_ROUNDUHR", ":", "case", "AVR_BUILTIN_ROUNDR", ":"], "ground_truth": ["case", "AVR_BUILTIN_ROUNDUR", ":"], "File": "avr6", "Func": "avr_expand_builtin", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15803, "Length": 193, "Cover_Rate": 0.3814229249011858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fn_level", "<=", "GOMP_DIM_VECTOR", "&&", "fn_level", ">=", "-", "<NUM_LIT>", "&&", "dims", "[", "GOMP_DIM_VECTOR", "]", ">=", "<NUM_LIT>", "&&", "dims", "[", "GOMP_DIM_VECTOR", "]", "!=", "PTX_VECTOR_LENGTH", ")", "{", "if", "(", "fn_level", "<", "<NUM_LIT>", "&&", "dims", "[", "GOMP_DIM_VECTOR", "]", ">=", "<NUM_LIT>", ")", "warning_at", "(", "decl", "?", "DECL_SOURCE_LOCATION", "(", "decl", ")", ":", "UNKNOWN_LOCATION", ",", "<NUM_LIT>", ",", "dims", "[", "GOMP_DIM_VECTOR", "]", "?", "G_", "(", "<STR_LIT>", ")", ":", "G_", "(", "<STR_LIT>", ")", ",", "PTX_VECTOR_LENGTH", ",", "dims", "[", "GOMP_DIM_VECTOR", "]", ")", ";", "dims", "[", "GOMP_DIM_VECTOR", "]", "=", "PTX_VECTOR_LENGTH", ";", "changed", "=", "true", ";", "}", "if", "(", "dims", "[", "GOMP_DIM_WORKER", "]", ">", "PTX_WORKER_LENGTH", ")", "{", "warning_at", "(", "decl", "?", "DECL_SOURCE_LOCATION", "(", "decl", ")", ":", "UNKNOWN_LOCATION", ",", "<NUM_LIT>", ",", "<STR_LIT>"], "ground_truth": [",", "PTX_WORKER_LENGTH", ",", "dims", "[", "GOMP_DIM_WORKER", "]", ")", ";"], "File": "nvptx4", "Func": "nvptx_goacc_validate_dims", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15804, "Length": 120, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Inst", "->", "isFullCopy", "(", ")", ")", "NextReg", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "NextReg", "==", "SrcReg", "||", "!", "Register", "::", "isVirtualRegister", "(", "NextReg", ")", ")", "break", ";", "SrcReg", "=", "NextReg", ";", "}", "return", "SrcReg"], "ground_truth": [";"], "File": "PPCMIPeephole12", "Func": "getSrcVReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15805, "Length": 46, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsRemovableNextDMB", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "IsRemovableNextDMB", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "DMBType", ")", "{", "ToRemove", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "DMBType", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMOptimizeBarriersPass8", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15806, "Length": 98, "Cover_Rate": 0.5077720207253886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vornq_sv4si", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vornq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15807, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ProcFamily", "=="], "ground_truth": ["CortexA15", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15808, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_blendps256", "(", "(", "__v8sf", ")", "__X", ",", "(", "__v8sf", ")", "__Y", ","], "ground_truth": ["__M", ")", ";"], "File": "avxintrin", "Func": "_mm256_blend_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15809, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "(", "signed", "char", ")", "Op", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "(", "signed", "short", ")", "Op", ".", "getImm", "(", ")", ")", ";", "else", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "AArch64InstPrinter13", "Func": "printSImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15810, "Length": 73, "Cover_Rate": 0.7525773195876289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "=="], "ground_truth": ["RegBase", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "isRegBase", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15811, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "Register", "UnusedCarry", "=", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC"], "ground_truth": ["(", ")", ",", "I", ",", "<NUM_LIT>", ",", "false", ")", ";"], "File": "SIInstrInfo86", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15812, "Length": 45, "Cover_Rate": 0.36885245901639346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "("], "ground_truth": [")", "const", "{"], "File": "Z80AsmBackend", "Func": "getNumFixupKinds", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15813, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "!=", "EndbrOpcode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")"], "ground_truth": [",", "TII", "->", "get", "(", "EndbrOpcode", ")", ")", ";"], "File": "X86IndirectBranchTracking1", "Func": "addENDBR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15814, "Length": 40, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "CC_<ISA_LIT>_AAPCS", ";", "return", "IsVarArg", "?", "CC_<ISA_LIT>_DarwinPCS_VarArg", ":", "CC_<ISA_LIT>_DarwinPCS", ";", "case", "CallingConv", "::", "Win64", ":", "return", "IsVarArg", "?", "CC_<ISA_LIT>_Win64_VarArg", ":", "CC_<ISA_LIT>_AAPCS", ";", "case", "CallingConv", "::", "Mono", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "CC_<ISA_LIT>_Mono_DarwinPCS", ";", "else", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "else", "return"], "ground_truth": ["CC_<ISA_LIT>_Mono_AAPCS", ";"], "File": "AArch64ISelLowering38", "Func": "CCAssignFnForCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15815, "Length": 65, "Cover_Rate": 0.436241610738255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "callFunction", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "const", "char", "*", "fnName", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ")", "{", "auto", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "auto", "&", "STI", "=", "get<ISA_LIT>Subtarget", "(", "DAG", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "auto", "pushArg", "=", "[", "&", "]", "(", "SDValue", "&", "Op", ")", "{", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Op", ";", "Entry", ".", "Ty", "=", "Op", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "Args", ".", "push_back", "("], "ground_truth": ["Entry", ")", ";"], "File": "RISCVSelectionDAGInfo", "Func": "callFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15816, "Length": 98, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~"], "ground_truth": ["__b", ";"], "File": "arm", "Func": "neon_vbicq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15817, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Count", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "NextI", "!=", "E", "&&", "Count", "<", "kScanLimit", ";", "++", "NextI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "NextI", ";", "bool", "ZeroData", ";", "int64_t", "Size", ",", "Offset", ";", "if", "(", "isMergeableStackTaggingInstruction", "(", "MI", ",", "Offset", ",", "Size", ",", "ZeroData", ")", ")", "{", "if", "(", "ZeroData", "!=", "FirstZeroData", ")", "break", ";", "Instrs", ".", "emplace_back", "(", "&", "MI", ",", "Offset", ",", "Size", ")", ";", "continue", ";", "}", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "||", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "break", ";", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", "||", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "InsertI", "=", "Instrs", ".", "back", "(", ")", ".", "MI", ";", "InsertI", "++", ";", "llvm", "::", "stable_sort", "(", "Instrs", ",", "[", "]", "(", "const", "TagStoreInstr", "&", "Left", ",", "const", "TagStoreInstr", "&", "Right", ")", "{", "return", "Left", ".", "Offset", "<", "Right", ".", "Offset", ";", "}", ")", ";", "int64_t", "CurOffset", "=", "Instrs", "[", "<NUM_LIT>", "]", ".", "Offset", ";", "for", "(", "auto", "&", "Instr", ":", "Instrs", ")", "{", "if", "(", "CurOffset", ">", "Instr", ".", "Offset", ")", "return", "NextI", ";", "CurOffset", "=", "Instr", ".", "Offset", "+", "Instr", ".", "Size", ";", "}", "TagStoreEdit", "TSE", "(", "MBB", ",", "FirstZeroData", ")", ";", "Optional", "<", "int64_t", ">", "EndOffset", ";", "for", "(", "auto", "&", "Instr", ":", "Instrs", ")", "{", "if", "(", "EndOffset", "&&", "*", "EndOffset", "!=", "Instr", ".", "Offset", ")", "{", "TSE", ".", "emitCode", "(", "InsertI", ",", "TFI", ",", "false", ")", ";", "TSE", ".", "clear", "(", ")", ";", "}", "TSE", ".", "addInstruction", "(", "Instr", ")", ";", "EndOffset", "=", "Instr", ".", "Offset"], "ground_truth": ["+", "Instr", ".", "Size", ";"], "File": "AArch64FrameLowering (2)1", "Func": "tryMergeAdjacentSTG", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15818, "Length": 292, "Cover_Rate": 0.6968973747016707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "true", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "<NUM_LIT>", "&&"], "ground_truth": ["Value", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15819, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "createMachObjectWriter", "(", "new", "<ISA_LIT>MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ","], "ground_truth": ["CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "File": "X86MachObjectWriter", "Func": "createX86MachObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15820, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "kind", "==", "scalar_stmt", "&&", "aarch64_extending_load_p", "(", "vinfo", ",", "stmt_info", ")", ")", "return", "<NUM_LIT>", ";", "return", "stmt_cost"], "ground_truth": [";"], "File": "aarch641", "Func": "aarch64_detect_scalar_stmt_subtype", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15821, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->"], "ground_truth": ["isNonTemporal", "(", ")", ",", "NewAlign", ")", ";"], "File": "ARMISelLowering131", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15822, "Length": 77, "Cover_Rate": 0.3168724279835391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm12", "(", ")", "const", "{", "return", "isUImm", "<", "<NUM_LIT>", ">", "("], "ground_truth": [")", ";"], "File": "CSKYAsmParser", "Func": "isUImm12", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15823, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BSel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "Fn", ".", "RenumberBlocks", "(", ")", ";", "BlockSizes", ".", "resize", "(", "Fn", ".", "getNumBlockIDs", "(", ")", ")", ";", "unsigned", "FuncSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MFI", ";", "unsigned", "BlockSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ",", "EE", "=", "MBB", "->", "end", "(", ")", ";", "MBBI", "!=", "EE", ";", "++", "MBBI", ")", "BlockSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MBBI", ")", ";", "BlockSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "=", "BlockSize", ";", "FuncSize", "+=", "BlockSize", ";", "}", "if", "(", "FuncSize", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "BlockSizes", ".", "clear", "(", ")", ";", "return", "false", ";", "}", "bool", "MadeChange", "=", "true", ";", "bool", "EverMadeChange", "=", "false", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "unsigned", "MBBStartOffset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "MachineBasicBlock", "*", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "int", "BranchSize", ";", "if", "(", "Dest", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", ")", "{", "BranchSize", "=", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "Dest", "->", "getNumber", "(", ")", ",", "e", "=", "MBB", ".", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "else", "{", "BranchSize", "=", "-", "MBBStartOffset"], "ground_truth": [";"], "File": "MSP430BranchSelector9", "Func": "runOnMachineFunction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15824, "Length": 380, "Cover_Rate": 0.6239737274220033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create", "(", "VK_<ISA_LIT>_HA", ",", "Expr", ","], "ground_truth": ["IsDarwin", ",", "Ctx", ")", ";"], "File": "PPCMCExpr21", "Func": "createHa", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15825, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setLegalizerInfoAVX512BW", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTRINSIC_ROUNDEVEN", ")", ".", "scalarize", "(", "<NUM_LIT>", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ".", "libcall", "(", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_PHI", ",", "<NUM_LIT>", ",", "widen_1", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "setLegalizeScalarToDifferentSizeStrategy", "(", "BinOp", ",", "<NUM_LIT>", ",", "widen_1", ")", ";", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "setLegalizeScalarToDifferentSizeStrategy", "(", "MemOp", ",", "<NUM_LIT>", ",", "narrowToSmallerAndWidenToSmallest", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_PTR_ADD", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "<NUM_LIT>", ",", "widenToLargerTypesAndNarrowToLargest", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_MEMCPY", ",", "G_MEMMOVE", ",", "G_MEMSET", "}", ")", ".", "libcall"], "ground_truth": ["(", ")", ";"], "File": "X86LegalizerInfo12", "Func": "X86LegalizerInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15826, "Length": 118, "Cover_Rate": 0.6082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ExpandAtomicPseudoPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "RISCVExpandAtomicPseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15827, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "Imm", ")", ")", ";", "return"], "ground_truth": ["Success", ";"], "File": "ARM64Disassembler", "Func": "DecodeFixedPointScaleImm32", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15828, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [",", "AM", ")", ")", "return", "false", ";"], "File": "X86FastISel (2)", "Func": "X86SelectLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15829, "Length": 71, "Cover_Rate": 0.6893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", "||", "Vector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";", "Vector", "=", "vectorToVerticalVector", "(", "DAG", ","], "ground_truth": ["Vector", ")", ";"], "File": "R600ISelLowering", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15830, "Length": 40, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm2", ")", ")", "{", "unsigned", "MB", ",", "ME", ";", "if", "(", "isRunOfOnes", "(", "~", "(", "Imm", "^", "Imm2", ")", ",", "MB", ",", "ME", ")", "&&", "!", "(", "~", "Imm", "&", "Imm2", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "isInt64Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm64", ")", ")", "{", "if", "(", "isMask_64", "(", "Imm64", ")", ")", "{", "MB", "=", "<NUM_LIT>", "-", "countTrailingOnes", "(", "Imm64", ")", ";", "SH", "=", "<NUM_LIT>", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "Op0", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt32Immediate", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")"], "ground_truth": [".", "getNode", "(", ")", ",", "Imm", ")", "&&", "Imm", "<=", "MB", ")", "{"], "File": "PPCISelDAGToDAG111", "Func": "tryAndWithMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15831, "Length": 277, "Cover_Rate": 0.3224679860302678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAction", "(", "{", "G_PHI", ",", "s64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "setAction", "(", "{", "BinOp", ",", "s64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "setAction", "(", "{", "MemOp", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "s64", "}", ",", "{", "p0", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s64", ")", ".", "widenScalarToNextPow2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s64", "}", "}", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "extOp", ":", "{", "G_ZEXT", ",", "G_SEXT", ",", "G_ANYEXT", "}"], "ground_truth": [")", "{"], "File": "X86LegalizerInfo29", "Func": "setLegalizerInfo64bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15832, "Length": 157, "Cover_Rate": 0.30134357005758156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return"], "ground_truth": ["<STR_LIT>", ";"], "File": "P2AsmBackend", "Func": "getNumFixupKinds", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15833, "Length": 10, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "<ISA_LIT>PromoteConstant", "::", "findInsertionPoint", "(", "Instruction", "&", "User", ",", "unsigned", "OpNo", ")", "{", "if", "(", "PHINode", "*", "PhiInst", "=", "dyn_cast", "<", "PHINode", ">", "(", "&", "User", ")", ")"], "ground_truth": ["return", "PhiInst", "->", "getIncomingBlock", "(", "OpNo", ")", "->", "getTerminator", "(", ")", ";"], "File": "AArch64PromoteConstant", "Func": "findInsertionPoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15834, "Length": 41, "Cover_Rate": 0.8913043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "return", "addOffset", "(", "MIB", ".", "addFrameIndex", "(", "FI", ")", ",", "Offset", ")"], "ground_truth": [".", "addMemOperand", "(", "MMO", ")", ";"], "File": "X86InstrBuilder19", "Func": "addFrameReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15835, "Length": 68, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vshrn_nv4si", "(", "("], "ground_truth": ["int32x4_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vshrn_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15836, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "("], "ground_truth": [")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter14", "Func": "getTLSRegEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15837, "Length": 53, "Cover_Rate": 0.5760869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "stack_limit_rtx", "&&", "TARGET_FDPIC", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "stack_limit_rtx", "=", "NULL_RTX", ";", "}", "if", "(", "stack_limit_rtx", "&&", "TARGET_STACK_CHECK_L1", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "TARGET_FDPIC", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SEP_DATA", "&&", "TARGET_ID_SHARED_LIBRARY", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SEP_DATA", ")", "target_flags", "|=", "MASK_ID_SHARED_LIBRARY", "|", "MASK_LEAF_ID_SHARED_LIBRARY", ";", "if", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_FDPIC", ")", "targetm", ".", "asm_out", ".", "unaligned_op", ".", "si", "=", "<NUM_LIT>", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_FDPIC", "&&", "!", "TARGET_ID_SHARED_LIBRARY", ")", "flag_pic", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_MULTICORE", "&&", "bfin_cpu_type", "!=", "BFIN_CPU_BF561", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_COREA", "&&", "!", "TARGET_MULTICORE", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_COREB", "&&", "!", "TARGET_MULTICORE", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_COREA", "&&", "TARGET_COREB", ")", "error", "(", "<STR_LIT>", ")", ";", "flag_schedule_insns", "="], "ground_truth": ["<NUM_LIT>", ";"], "File": "bfin3", "Func": "bfin_option_override", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15838, "Length": 154, "Cover_Rate": 0.5441696113074205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConditionOptimizer", "::", "adjustTo", "(", "MachineInstr", "*", "CmpMI", ",", "<STR_LIT>", "Cmp", ",", "MachineInstr", "*", "To", ",", "int", "ToImm", ")", "{", "CmpInfo", "Info", "=", "adjustCmp", "(", "CmpMI", ",", "Cmp", ")", ";", "if", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "Info", ")", "==", "ToImm", "&&", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "Info", ")", "==", "To", "->", "getOpcode", "(", ")", ")", "{", "modifyCmp", "(", "CmpMI", ",", "Info", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "AArch64ConditionOptimizer (2)", "Func": "adjustTo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15839, "Length": 71, "Cover_Rate": 0.9102564102564102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isShrImm32", "(", ")"], "ground_truth": ["const", "{"], "File": "AArch64AsmParser17", "Func": "isShrImm32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15840, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "<NUM_LIT>", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "std", "::", "find_if", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";", "MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "literal", ")", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";", "Lits", ".", "push_back", "(", "&", "Operand"], "ground_truth": [")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15841, "Length": 218, "Cover_Rate": 0.8384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "A", ".", "getSimpleValueType", "(", ")", ";", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Pool", ";", "SDValue", "Cst", "=", "Constant", "(", "sh", ",", "VT"], "ground_truth": [".", "getScalarType", "(", ")", ")", ";"], "File": "X86ParabixISelLowering", "Func": "SRL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15842, "Length": 40, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "C", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T"], "ground_truth": [",", "create<ISA_LIT>AsmBackend", ")", ";"], "File": "PPCMCTargetDesc37", "Func": "LLVMInitializePowerPCTargetMC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15843, "Length": 59, "Cover_Rate": 0.48760330578512395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_FDPIC", ")", "{", "fixed_regs", "[", "PIC_REG", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_REG", "]", "=", "<NUM_LIT>", ";", "call_really_used_regs", "[", "PIC_REG", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HITACHI", "&&", "!", "TARGET_NOMACSAVE", ")", "{", "call_really_used_regs", "[", "MACH_REG", "]", "=", "<NUM_LIT>", ";", "call_really_used_regs", "[", "MACL_REG", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_SHMEDIA", ")", "{", "for", "(", "regno", "=", "FIRST_TARGET_REG", ";", "regno", "<=", "LAST_TARGET_REG", ";", "regno", "++", ")", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "call_really_used_regs", "[", "regno", "]", ")", "SET_HARD_REG_BIT", "(", "reg_class_contents", "[", "SIBCALL_REGS", "]", ",", "regno", ")", ";", "}", "else", "for", "(", "regno", "=", "FIRST_GENERAL_REG", ";", "regno", "<=", "LAST_GENERAL_REG", ";", "regno", "++", ")", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "call_really_used_regs", "[", "regno", "]", ")", "SET_HARD_REG_BIT", "(", "reg_class_contents", "[", "SIBCALL_REGS", "]", ",", "regno", ")", ";", "call_really_used_regs", "[", "FPSCR_MODES_REG", "]"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "sh5", "Func": "sh_conditional_register_usage", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15844, "Length": 144, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DomTree", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineInstr", "*", "MI", "=", "getTileConfigPoint", "(", ")", ";", "if", "(", "!", "MI", ")"], "ground_truth": ["return", "false", ";"], "File": "X86PreTileConfig1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15845, "Length": 82, "Cover_Rate": 0.5655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*"], "ground_truth": ["I", ")", "const", "override", "{"], "File": "SparcISelLowering (2)2", "Func": "shouldInsertFencesForAtomic", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15846, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "!", "areExtractExts", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "auto", "Ext1", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "Ext2", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "areExtractShuffleVectors", "(", "Ext1", ",", "Ext2", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "Ext1", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "Ext2", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "Instruction", "::", "Mul", ":", "{", "bool", "IsProfitable", "=", "false", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "ShuffleVectorInst", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "Op", ")", ";", "if", "(", "!", "Shuffle", "||", "!", "Shuffle", "->", "isZeroEltSplat", "(", ")", ")", "continue", ";", "Value", "*", "ShuffleOperand", "=", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "InsertElementInst", "*", "Insert", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "ShuffleOperand", ")", ";", "if", "(", "!", "Insert", ")", "continue", ";", "Instruction", "*", "OperandInstr", "=", "dyn_cast", "<", "Instruction", ">", "(", "Insert", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "OperandInstr", ")", "continue", ";", "ConstantInt", "*", "ElementConstant", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Insert", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ElementConstant", "||", "ElementConstant", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "unsigned", "Opcode", "=", "OperandInstr"], "ground_truth": ["->", "getOpcode", "(", ")", ";"], "File": "AArch64ISelLowering10", "Func": "shouldSinkOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15847, "Length": 326, "Cover_Rate": 0.5905797101449275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand"], "ground_truth": ["(", "MMO", ")", ")", ";"], "File": "ARMBaseInstrInfo112", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15848, "Length": 446, "Cover_Rate": 0.531585220500596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "get<ISA_LIT>RegNum", "(", "const", "MCOperand"], "ground_truth": ["&", "MO", ")", "const", "{"], "File": "X86MCCodeEmitter40", "Func": "getX86RegNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15849, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", "&&", "Reg"], "ground_truth": [".", "Kind", "==", "Kind_CPU64Regs", ";"], "File": "MipsAsmParser102", "Func": "isCPU64RegsAsm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15850, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmavq_p_f16", "(", "float16_t", "__a", ",", "float16x8_t", "__b"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vmaxnmavq_p_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15851, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "{", "if", "(", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "InCPMode", "=", "false", ";", "}", "}", "printInstruction", "(", "MI", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter20", "Func": "printMachineInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15852, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "CV1", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "Constant", "*", "C1", "=", "ConstantVector", "::", "get", "(", "CV1", ")", ";", "SDValue", "CPIdx1", "=", "DAG", ".", "getConstantPool", "(", "C1", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "XR1", ")", ",", "CLod0", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Unpck1", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "XR2F", ",", "CLod1", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", "->", "hasSSE3", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ",", "Sub", ")", ";", "}", "else", "{", "SDValue", "S2F", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ")", ";", "SDValue", "Shuffle", "=", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "S2F", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode"], "ground_truth": ["(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Shuffle", ")", ",", "Sub", ")", ";"], "File": "X86ISelLowering233", "Func": "LowerUINT_TO_FP_i64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15853, "Length": 335, "Cover_Rate": 0.6979166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s64", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv2di", "(", "__o", ",", "(", "int64x2_t", ")"], "ground_truth": ["temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vst2_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15854, "Length": 44, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsSubWord", "=", "(", "BitSize", "<", "<NUM_LIT>", ")", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "Base", "=", "earlyUseOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "int64_t", "Disp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "Src2", "=", "earlyUseOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "BitShift", "=", "(", "IsSubWord", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ")", ";", "unsigned", "NegBitShift", "=", "(", "IsSubWord", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "IsSubWord", ")", "BitSize", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "BitSize", "<=", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "unsigned", "LOpcode", "=", "BitSize", "<=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CSOpcode", "=", "BitSize", "<=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "LOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "LOpcode", ",", "Disp", ")", ";", "CSOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "CSOpcode", ",", "Disp", ")", ";", "assert", "(", "LOpcode", "&&", "CSOpcode", "&&", "<STR_LIT>", ")", ";", "unsigned", "OrigVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "OldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "NewVal", "=", "(", "BinOpcode", "||", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "Src2", ".", "getReg", "(", ")", ")", ";", "unsigned", "RotatedOldVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "OldVal", ")", ";", "unsigned", "RotatedNewVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "NewVal", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "splitBlockAfter", "(", "MI", ","], "ground_truth": ["MBB", ")", ";"], "File": "SystemZISelLowering118", "Func": "emitAtomicLoadBinary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15855, "Length": 290, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ",", "uint8x8_t", "__c", ")", "{", "return", "(", "uint8x8_t", ")", "__builtin_neon_vmlsv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ",", "("], "ground_truth": ["int8x8_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmls_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15856, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "TargetMBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "Use", ".", "getReg", "(", ")", ")", ")", "{", "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getVRegDef", "(", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "isPHI", "(", ")", "&&", "DefInst", "->", "getParent", "(", ")", "==", "MI", ".", "getParent", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "PPCBranchCoalescing10", "Func": "canMoveToEnd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15857, "Length": 126, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "B", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "B", "!=", "E", ";", "++", "B", ")", "{", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "B", "->", "instr_begin", "(", ")", ",", "EB", "=", "B", "->", "instr_end", "(", ")", ";", "I", "!=", "EB", ";", "++", "I", ")", "{", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", ")", ";", "J", "=", "I", "->", "getNumOperands", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Literal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Literal", ".", "isImm", "(", ")", ")", "{", "int64_t", "V", "=", "Literal", ".", "getImm", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "V"], "ground_truth": ["<<", "<STR_LIT>", ")", ";"], "File": "MipsConstantIslandPass41", "Func": "prescanForConstants", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15858, "Length": 152, "Cover_Rate": 0.5241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")"], "ground_truth": [",", "TLOF", "(", "std", "::", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "std", "::", "string", "(", "CPU", ")", ",", "std", "::", "string", "(", "FS", ")", ",", "*", "this", ")", "{"], "File": "ARCTargetMachine10", "Func": "ARCTargetMachine", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15859, "Length": 116, "Cover_Rate": 0.9586776859504132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg"], "ground_truth": [".", "RegNum", ")", ")", ";"], "File": "MipsAsmParser102", "Func": "addHWRegsAsmOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15860, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "STI", "->", "isTargetDarwin", "(", ")", ")", "-", "STI", "->", "isTargetDarwin", "(", ")", "-", "hasBasePointer", "(", "MF", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64RegisterInfo1", "Func": "getRegPressureLimit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15861, "Length": 61, "Cover_Rate": 0.32620320855614976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "NeedMask", "||", "LateMask", ")", "&&", "!", "Res", ")", "{", "ValueRotInfo", "&", "VRI", "=", "ValueRotsVec", "[", "<NUM_LIT>", "]", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "<NUM_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "VRI", ".", "V", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Res", "=", "VRI", ".", "V", ";", "}", "eraseMatchingBitGroups", "(", "[", "VRI", "]", "(", "const", "BitGroup", "&", "BG", ")", "{", "return", "BG", ".", "V", "==", "VRI", ".", "V", "&&", "BG", ".", "RLAmt", "==", "VRI", ".", "RLAmt", ";", "}", ")", ";", "}", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "BitGroups", ".", "size", "(", ")", ";", "for", "(", "auto", "&", "BG", ":", "BitGroups", ")", "{", "if", "(", "!", "Res", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BG", ".", "V", ",", "getI32Imm", "(", "BG", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "EndIdx", "-", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "StartIdx", "-", "<NUM_LIT>", ",", "dl", ")", "}", ";", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "BG", ".", "V", ",", "getI32Imm", "(", "BG", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "EndIdx", "-", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "Bits", ".", "size", "(", ")", "-", "BG", ".", "StartIdx", "-", "<NUM_LIT>", ",", "dl", ")", "}", ";", "Res", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG107", "Func": "Select32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15862, "Length": 316, "Cover_Rate": 0.535593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS_1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RHS_0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RHS", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RHS_1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RHS", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RHS0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RHS_0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RHS1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RHS_0", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RHS2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RHS_1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RHS3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RHS_1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "if", "(", "UseTest", ")", "{", "SDValue", "Top", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS3", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Top", ")", ";", "}", "else", "{", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS0", ",", "RHS0", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS1", ",", "RHS1", ",", "Cmp", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS2", ",", "RHS2", ",", "Cmp", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS3", ",", "RHS3", ",", "Cmp", ")", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "UseTest", ")", "{", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "(", "VT", "==", "<STR_LIT>", ")", "?", "LHS", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ")", ";", "}", "else", "{", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "UseTest", ")", "{", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "intCCTo<ISA_LIT>CC", "(", "CC", ")"], "ground_truth": [",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "AVRISelLowering", "Func": "getAVRCmp", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15863, "Length": 411, "Cover_Rate": 0.32134480062548865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasVBMI2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "isConstantSplat", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "{", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "getZExtValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Amt", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", ".", "isSHLDSlow", "(", ")", ")", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "X86ISelLowering11", "Func": "LowerFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15864, "Length": 162, "Cover_Rate": 0.4366576819407008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["InstrInfo", ";"], "File": "TGSISubtarget", "Func": "getInstrInfo", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15865, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "HOST_WIDE_INT", "bytes", ",", "words", ";", "int", "nregs", ";", "if", "(", "mode", "==", "BLKmode", ")", "bytes", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "bytes", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "words", "=", "CEIL", "(", "bytes", ",", "UNITS_PER_WORD", ")", ";", "if", "(", "type", ")", "mode", "=", "type_natural_mode", "(", "type", ",", "NULL", ",", "false", ")", ";", "if", "(", "(", "type", "&&", "POINTER_BOUNDS_TYPE_P", "(", "type", ")", ")", "||", "POINTER_BOUNDS_MODE_P", "(", "mode", ")", ")", "{", "if", "(", "cum", "->", "bnds_in_bt", ")", "{", "cum", "->", "bnds_in_bt", "--", ";", "return", ";", "}", "if", "(", "cum", "->", "force_bnd_pass", ")", "cum", "->", "force_bnd_pass", "--", ";", "cum", "->", "bnd_regno", "++", ";", "return", ";", "}", "cum", "->", "bnds_in_bt", "=", "<NUM_LIT>", ";", "if", "(", "cum", "->", "force_bnd_pass", ")", "{", "cum", "->", "bnd_regno", "+=", "cum", "->", "force_bnd_pass", ";", "cum", "->", "force_bnd_pass", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "enum", "calling_abi", "call_abi", "=", "cum", "?", "cum", "->", "call_abi", ":", "ix86_abi", ";", "if", "(", "call_abi", "==", "MS_ABI", ")", "nregs", "=", "function_arg_advance_ms_64", "(", "cum", ",", "bytes", ",", "words", ")", ";", "else", "nregs", "=", "function_arg_advance_64", "(", "cum", ",", "mode", ",", "type", ",", "words", ",", "named", ")", ";", "}", "else", "nregs", "=", "function_arg_advance_32", "(", "cum", ",", "mode", ","], "ground_truth": ["type", ",", "bytes", ",", "words", ")", ";"], "File": "i3865", "Func": "ix86_function_arg_advance", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15866, "Length": 225, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VectorSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ";", "if", "(", "VectorSize", "<", "<NUM_LIT>", "||", "VectorSize", ">", "RegSize", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ReducedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "MAddVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "PMADDWDBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "MVT", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "}", ";", "SDValue", "Madd", "=", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "MAddVT", ",", "{", "N0", ",", "N1", "}", ",", "PMADDWDBuilder", ")", ";", "SDValue", "Zero", "=", "getZeroVector", "(", "Madd", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Concat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Madd", ",", "Zero", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Concat"], "ground_truth": [",", "Phi", ")", ";"], "File": "X86ISelLowering102", "Func": "combineLoopMAddPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15867, "Length": 253, "Cover_Rate": 0.5883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "(", "FullInst", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "FullInst", ".", "endswith", "(", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")"], "ground_truth": [")", "{"], "File": "ARMAsmParser21", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15868, "Length": 238, "Cover_Rate": 0.5876543209876544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setCanHaveModuleDir", "("], "ground_truth": ["false", ")", ";"], "File": "MipsTargetStreamer11", "Func": "emitDirectiveSetNoMacro", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15869, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uintHI_type_internal_node", "=", "unsigned_intHI_type_node", ";", "intSI_type_internal_node", "=", "intSI_type_node", ";", "uintSI_type_internal_node", "=", "unsigned_intSI_type_node", ";", "intDI_type_internal_node", "=", "intDI_type_node", ";", "uintDI_type_internal_node", "=", "unsigned_intDI_type_node", ";", "intTI_type_internal_node", "=", "intTI_type_node", ";", "uintTI_type_internal_node", "=", "unsigned_intTI_type_node", ";", "float_type_internal_node", "=", "float_type_node", ";", "double_type_internal_node", "=", "double_type_node", ";", "long_double_type_internal_node", "=", "long_double_type_node", ";", "dfloat64_type_internal_node", "=", "dfloat64_type_node", ";", "dfloat128_type_internal_node", "=", "dfloat128_type_node", ";", "void_type_internal_node", "=", "void_type_node", ";", "if", "(", "TARGET_FLOAT128_TYPE", ")", "{", "if", "(", "!", "TARGET_IEEEQUAD", "&&", "TARGET_LONG_DOUBLE_128", ")", "ibm128_float_type_node", "=", "long_double_type_node", ";", "else", "{", "ibm128_float_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "ibm128_float_type_node", ")", "=", "<NUM_LIT>", ";", "SET_TYPE_MODE", "(", "ibm128_float_type_node", ",", "IFmode", ")", ";", "layout_type", "(", "ibm128_float_type_node", ")", ";", "}", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "ibm128_float_type_node", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_IEEEQUAD", "&&", "TARGET_LONG_DOUBLE_128", ")", "ieee128_float_type_node", "=", "long_double_type_node", ";", "else", "ieee128_float_type_node", "=", "float128_type_node", ";", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "ieee128_float_type_node", ",", "<STR_LIT>", ")", ";", "}", "else", "ieee128_float_type_node", "=", "ibm128_float_type_node", "=", "long_double_type_node", ";", "if", "(", "TARGET_EXTRA_BUILTINS", ")", "{", "vector_pair_type_node", "=", "make_node", "(", "OPAQUE_TYPE", ")", ";", "SET_TYPE_MODE", "(", "vector_pair_type_node", ",", "OOmode", ")", ";", "TYPE_SIZE", "(", "vector_pair_type_node", ")", "=", "bitsize_int", "(", "GET_MODE_BITSIZE", "(", "OOmode", ")", ")", ";", "TYPE_PRECISION", "(", "vector_pair_type_node", ")", "=", "GET_MODE_BITSIZE", "(", "OOmode", ")", ";", "TYPE_SIZE_UNIT", "(", "vector_pair_type_node", ")", "=", "size_int", "(", "GET_MODE_SIZE", "(", "OOmode", ")", ")", ";", "SET_TYPE_ALIGN", "(", "vector_pair_type_node", ",", "<NUM_LIT>", ")", ";", "TYPE_USER_ALIGN", "(", "vector_pair_type_node", ")", "=", "<NUM_LIT>", ";", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "vector_pair_type_node", ",", "<STR_LIT>", ")", ";", "vector_quad_type_node", "=", "make_node", "(", "OPAQUE_TYPE", ")", ";", "SET_TYPE_MODE", "(", "vector_quad_type_node", ",", "XOmode", ")", ";", "TYPE_SIZE", "(", "vector_quad_type_node", ")", "=", "bitsize_int", "(", "GET_MODE_BITSIZE", "(", "XOmode", ")", ")", ";", "TYPE_PRECISION", "(", "vector_quad_type_node", ")", "=", "GET_MODE_BITSIZE", "(", "XOmode", ")", ";", "TYPE_SIZE_UNIT", "(", "vector_quad_type_node", ")", "=", "size_int", "(", "GET_MODE_SIZE", "(", "XOmode", ")", ")", ";", "SET_TYPE_ALIGN", "(", "vector_quad_type_node", ",", "<NUM_LIT>", ")", ";", "TYPE_USER_ALIGN", "(", "vector_quad_type_node", ")", "=", "<NUM_LIT>", ";", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "vector_quad_type_node", ",", "<STR_LIT>", ")", ";", "}", "builtin_mode_to_type", "[", "QImode", "]", "[", "<NUM_LIT>", "]", "=", "integer_type_node", ";", "builtin_mode_to_type", "[", "QImode", "]", "[", "<NUM_LIT>", "]", "=", "unsigned_intSI_type_node", ";", "builtin_mode_to_type", "[", "HImode", "]", "[", "<NUM_LIT>", "]", "=", "integer_type_node", ";", "builtin_mode_to_type", "[", "HImode", "]", "[", "<NUM_LIT>", "]", "=", "unsigned_intSI_type_node", ";", "builtin_mode_to_type", "[", "SImode", "]", "[", "<NUM_LIT>", "]", "=", "intSI_type_node", ";", "builtin_mode_to_type", "[", "SImode", "]", "[", "<NUM_LIT>", "]", "=", "unsigned_intSI_type_node", ";", "builtin_mode_to_type", "[", "DImode", "]", "[", "<NUM_LIT>", "]", "=", "intDI_type_node", ";", "builtin_mode_to_type", "[", "DImode", "]", "[", "<NUM_LIT>", "]", "=", "unsigned_intDI_type_node", ";", "builtin_mode_to_type", "[", "TImode", "]", "[", "<NUM_LIT>", "]", "=", "intTI_type_node", ";", "builtin_mode_to_type", "[", "TImode", "]", "[", "<NUM_LIT>", "]", "=", "unsigned_intTI_type_node", ";", "builtin_mode_to_type", "[", "SFmode", "]", "[", "<NUM_LIT>", "]", "=", "float_type_node", ";", "builtin_mode_to_type", "[", "DFmode", "]", "[", "<NUM_LIT>", "]", "=", "double_type_node", ";", "builtin_mode_to_type", "[", "IFmode", "]", "[", "<NUM_LIT>", "]", "=", "ibm128_float_type_node", ";", "builtin_mode_to_type", "[", "KFmode", "]", "[", "<NUM_LIT>", "]", "=", "ieee128_float_type_node", ";", "builtin_mode_to_type", "[", "TFmode", "]", "[", "<NUM_LIT>", "]", "=", "long_double_type_node", ";", "builtin_mode_to_type", "[", "DDmode", "]", "[", "<NUM_LIT>", "]", "=", "dfloat64_type_node", ";", "builtin_mode_to_type", "[", "TDmode", "]", "[", "<NUM_LIT>", "]", "=", "dfloat128_type_node", ";", "builtin_mode_to_type", "[", "V1TImode", "]", "[", "<NUM_LIT>", "]", "=", "V1TI_type_node", ";", "builtin_mode_to_type", "[", "V1TImode", "]", "[", "<NUM_LIT>", "]", "=", "unsigned_V1TI_type_node", ";", "builtin_mode_to_type", "[", "V2DImode", "]", "[", "<NUM_LIT>", "]", "=", "V2DI_type_node", ";", "builtin_mode_to_type", "[", "V2DImode", "]", "[", "<NUM_LIT>", "]"], "ground_truth": ["=", "unsigned_V2DI_type_node", ";"], "File": "rs6000-call1", "Func": "rs6000_init_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15870, "Length": 508, "Cover_Rate": 0.31572405220633937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OffsetStride", "=", "IsScaled", "?", "<NUM_LIT>", ":", "getMemScale", "(", "*", "I", ")", ";", "bool", "MergeForward", "=", "Flags", ".", "getMergeForward", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertionPoint", "=", "MergeForward", "?", "MergeMI", ":", "I", ";", "const", "MachineOperand", "&", "BaseRegOp", "=", "MergeForward", "?", "getLdStBaseOp", "(", "*", "MergeMI", ")", ":", "getLdStBaseOp", "(", "*", "I", ")", ";", "MachineInstr", "*", "RtMI", ";", "if", "(", "getLdStOffsetOp", "(", "*", "I", ")", ".", "getImm", "(", ")", "==", "getLdStOffsetOp", "(", "*", "MergeMI", ")", ".", "getImm", "(", ")", "+", "OffsetStride", ")", "RtMI", "=", "&", "*", "MergeMI", ";", "else", "RtMI", "=", "&", "*", "I", ";", "int", "OffsetImm", "=", "getLdStOffsetOp", "(", "*", "RtMI", ")", ".", "getImm", "(", ")", ";", "if", "(", "IsScaled", ")", "{", "assert", "(", "(", "(", "OffsetImm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "OffsetImm", "/=", "<NUM_LIT>", ";", "}", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "getMatchingWideOpcode", "(", "Opc", ")", ")", ")", ".", "addReg", "(", "isNarrowStore", "(", "Opc", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "add", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "I", ",", "&", "*", "MergeMI", "}", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "MergeMI", ")", ")", ";", "(", "void", ")", "MIB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MergeMI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MergeMI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "AArch64LoadStoreOptimizer38", "Func": "mergeNarrowZeroStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15871, "Length": 316, "Cover_Rate": 0.7841191066997518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "mn10300_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "x", "==", "stack_pointer_rtx", "&&", "rclass", "!=", "SP_REGS", ")", "return", "(", "TARGET_AM33", "?", "GENERAL_REGS", ":", "ADDRESS_REGS", ")", ";", "else", "if", "(", "MEM_P", "(", "x", ")", "||", "(", "REG_P", "(", "x", ")", "&&", "!", "HARD_REGISTER_P", "(", "x", ")", ")", "||", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "REG_P", "(", "SUBREG_REG", "(", "x", ")"], "ground_truth": [")", "&&", "!", "HARD_REGISTER_P", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", "return", "LIMIT_RELOAD_CLASS", "(", "GET_MODE", "(", "x", ")", ",", "rclass", ")", ";"], "File": "mn10300", "Func": "mn10300_preferred_reload_class", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15872, "Length": 88, "Cover_Rate": 0.946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NeedsCFI", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "NeedsCFI", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "NeedsCFI", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "NeedsCFI", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "NeedsCFI", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case"], "ground_truth": ["<NUM_LIT>", ":"], "File": "SIInstrInfo2", "Func": "getVGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15873, "Length": 50, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "num_imm32_operand", ";", "int", "num_imm64_operand", ";", "if", "(", "insn", ")", "return", "get_num_immediates", "(", "insn", ",", "&", "num_imm_operand", ",", "&", "num_imm32_operand", ",", "&", "num_imm64_operand", ")", ";", "return", "false"], "ground_truth": [";"], "File": "i3865", "Func": "has_immediate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15874, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_slli_pi16", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psllw", "(", "(", "__v4hi", ")", "__m"], "ground_truth": [",", "__count", ")", ";"], "File": "mmintrin5", "Func": "_mm_slli_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15875, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nvptxSubtarget", "=", "&", "F", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "F"], "ground_truth": [")", ";"], "File": "NVPTXAsmPrinter", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15876, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasVGPRs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "getCommonSubClass", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "AMDGPU", "::", "VReg_96RegClass", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "AMDGPU", "::", "VReg_128RegClass", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "AMDGPU", "::"], "ground_truth": ["VReg_256RegClass", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "AMDGPU", "::", "VReg_512RegClass", ",", "RC", ")", ";"], "File": "SIRegisterInfo100", "Func": "hasVGPRs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15877, "Length": 73, "Cover_Rate": 0.9864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EXECUTE_IF_SET_IN_BITMAP", "(", "insns", ",", "<NUM_LIT>", ",", "id", ",", "bi", ")", "{", "convert_insn", "(", "DF_INSN_UID_GET", "(", "id", ")", "->", "insn", ")", ";", "converted_insns", "++"], "ground_truth": [";"], "File": "i386-features", "Func": "convert", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15878, "Length": 24, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", ")", ";", "Target", "=", "&", "MI", "->", "getOperand"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "RISCVInstrInfo (2)1", "Func": "isBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15879, "Length": 277, "Cover_Rate": 0.5794979079497908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "pliw2", "->", "src", ")", "&&", "REGNO", "(", "pliw2", "->", "src", ")", "==", "REGNO", "(", "pliw1", "->", "dest", ")", ")", "{", "if", "(", "pliw1", "->", "op", "==", "LIW_OP_MOV", "&&", "REG_P", "(", "pliw1", "->", "src", ")", ")", "{", "if", "(", "!", "REG_P", "(", "pliw1", "->", "src", ")", "&&", "(", "pliw2", "->", "op", "==", "LIW_OP_AND", "||", "pliw2", "->", "op", "==", "LIW_OP_OR", "||", "pliw2", "->", "op", "==", "LIW_OP_XOR", ")", ")", "return", "false", ";", "pliw2", "->", "src", "=", "pliw1", "->", "src", ";", "return", "true", ";", "}", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "mn10300", "Func": "check_liw_constraints", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15880, "Length": 92, "Cover_Rate": 0.40707964601769914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "tryT2IndexedLoad", "(", "SDNode", "*", "N", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "<STR_LIT>", ")", "return", "false", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "bool", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "<STR_LIT>", ")", "||", "(", "AM", "==", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "isPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "<STR_LIT>"], "ground_truth": [":", "<STR_LIT>", ";"], "File": "ARMISelDAGToDAG107", "Func": "tryT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15881, "Length": 172, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "orig_tune_defaulted", ")", "opts", "->", "x_ix86_tune_string", "=", "NULL", ";", "if", "(", "enum_opts_set", ".", "x_ix86_fpmath", ")", "opts_set", "->", "x_ix86_fpmath", "=", "(", "enum", "fpmath_unit", ")", "<NUM_LIT>", ";", "if", "(", "enum_opts_set", ".", "x_prefer_vector_width_type", ")", "opts_set", "->", "x_prefer_vector_width_type", "=", "(", "enum", "prefer_vector_width", ")", "<NUM_LIT>", ";", "bool", "r", "=", "ix86_option_override_internal", "(", "false", ",", "opts", ",", "opts_set", ")", ";", "if", "(", "!", "r", ")", "{", "release_options_strings", "(", "option_strings", ")", ";", "return", "error_mark_node", ";", "}", "ix86_add_new_builtins", "(", "opts", "->", "x_ix86_isa_flags", ",", "opts", "->", "x_ix86_isa_flags2", ")", ";", "enum", "excess_precision", "orig_ix86_excess_precision", "=", "opts", "->", "x_ix86_excess_precision", ";", "bool", "orig_ix86_unsafe_math_optimizations", "=", "opts", "->", "x_ix86_unsafe_math_optimizations", ";", "opts", "->", "x_ix86_excess_precision", "=", "opts", "->", "x_flag_excess_precision", ";", "opts", "->", "x_ix86_unsafe_math_optimizations", "=", "opts", "->", "x_flag_unsafe_math_optimizations", ";", "t", "=", "build_target_option_node", "(", "opts", ",", "opts_set", ")", ";", "opts", "->", "x_ix86_arch_string", "=", "orig_arch_string", ";", "opts", "->", "x_ix86_tune_string", "=", "orig_tune_string", ";", "opts_set", "->", "x_ix86_fpmath", "=", "orig_fpmath_set", ";", "opts_set", "->", "x_prefer_vector_width_type", "=", "orig_pvw_set", ";", "opts", "->", "x_ix86_excess_precision", "=", "orig_ix86_excess_precision", ";", "opts", "->", "x_ix86_unsafe_math_optimizations", "=", "orig_ix86_unsafe_math_optimizations", ";", "release_options_strings", "(", "option_strings"], "ground_truth": [")", ";"], "File": "i386-options1", "Func": "ix86_valid_target_attribute_tree", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15882, "Length": 162, "Cover_Rate": 0.40703517587939697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "(", "MO", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "assert", "(", "Val", "==", "MO", ".", "getImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Shift", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "'#'", "<<", "Val", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", ")", "printShifter", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "CommentStream", ")", "*", "CommentStream", "<<", "<STR_LIT>", "<<", "(", "Val", "<<"], "ground_truth": ["Shift", ")", "<<", "'\\n'", ";"], "File": "ARM64InstPrinter1", "Func": "printAddSubImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15883, "Length": 85, "Cover_Rate": 0.5246913580246914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld3_dup_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15884, "Length": 51, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ","], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "mov_mixp_r6", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15885, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AS", ",", "unsigned", "Align", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "false", ";", "return", "Subtarget", ".", "isHVXVectorType", "(", "VT", ".", "getSimpleVT"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonISelLowering1", "Func": "allowsMisalignedMemoryAccesses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15886, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>AnnotateUniformValues", "(", ")", "{", "return", "new", "<ISA_LIT>AnnotateUniformValues"], "ground_truth": ["(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "createAMDGPUAnnotateUniformValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15887, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scattersiv2di", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v4si", ")", "__index", ",", "("], "ground_truth": ["__v2di", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_i32scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15888, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Twine", "(", "RegNo", ")", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetAtWithArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15889, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OW", "->", "write32", "(", "<NUM_LIT>", ")", ";", "return", "true"], "ground_truth": [";"], "File": "OR1KAsmBackend1", "Func": "writeNopData", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15890, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_int4", ")", "(", "si_mpys", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b"], "ground_truth": [")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_mulsr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15891, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "reg1", ")", "||", "!", "REG_P", "(", "reg2", ")", ")", "return", "false", ";", "regno1", "=", "REGNO", "(", "reg1", ")", ";", "regno2", "=", "REGNO", "(", "reg2", ")", ";", "if", "(", "!", "GP_REG_P", "(", "regno1", ")", "||", "!", "GP_REG_P", "(", "regno2", ")", ")", "return", "false", ";", "pair", "=", "(", "<NUM_LIT>", "<<", "regno1", ")", "|", "(", "<NUM_LIT>", "<<", "regno2", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "match", ")", ";", "i", "++", ")", "if", "(", "pair", "==", "match", "[", "i", "]", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "mips", "Func": "umips_movep_target_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15892, "Length": 93, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "nvptx_maybe_convert_symbolic_operand", "(", "rtx", "orig_op", ")", "{", "if", "(", "GET_MODE", "(", "orig_op", ")", "!=", "Pmode", ")", "return", "orig_op", ";", "rtx", "op", "=", "orig_op", ";", "while", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "||", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "SYMBOL_REF", ")", "return", "orig_op", ";", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "op", ")", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "nvptx_record_needed_fndecl", "(", "decl", ")", ";", "return", "orig_op", ";", "}", "addr_space_t", "as", "=", "nvptx_addr_space_from_address", "(", "op", ")", ";", "if", "(", "as", "==", "ADDR_SPACE_GENERIC", ")", "return", "orig_op", ";", "enum", "unspec", "code"], "ground_truth": [";"], "File": "nvptx2", "Func": "nvptx_maybe_convert_symbolic_operand", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15893, "Length": 111, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs"], "ground_truth": [";"], "File": "SystemZRegisterInfo13", "Func": "getCalleeSavedRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15894, "Length": 64, "Cover_Rate": 0.6336633663366337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "{", "FPOpOut", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "FPOpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "FPOpOut", ",", "MachinePointerInfo", "(", ")", ")", ";", "Chain", "=", "SDValue", "(", "FPOpOut", ".", "getNode", "(", ")", ","], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "EmitTailCallLoadFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15895, "Length": 48, "Cover_Rate": 0.3310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstantFP", "(", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ","], "ground_truth": ["VT", ",", "Vec", ")", ";"], "File": "X86ISelLowering191", "Func": "getZeroVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15896, "Length": 81, "Cover_Rate": 0.3665158371040724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_m_u8", "(", "uint8x16_t", "__inactive", ",", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vshlq_m_uv16qi", "(", "__inactive", ",", "__a", ","], "ground_truth": ["__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15897, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "BLKmode", ")", "{", "if", "(", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "else", "size", "=", "GET_MODE_SIZE", "("], "ground_truth": ["mode", ")", ";"], "File": "rs60007", "Func": "rs6000_function_arg_padding", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15898, "Length": 42, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getVectorListStart", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "getVectorListCount", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OS", "<<", "Reg", "+", "i", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_VectorIndex", ":", "OS", "<<", "<STR_LIT>", "<<", "getVectorIndex", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_SysReg", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_SysCR", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysCR", "(", ")", ";", "break", ";", "case", "k_Prefetch", ":", "{", "StringRef", "Name", "=", "getPrefetchName", "(", ")", ";", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "OS", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", "<<", "getPrefetch", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_PSBHint", ":", "OS", "<<", "getPSBHintName", "(", ")", ";", "break", ";", "case", "k_BTIHint"], "ground_truth": [":"], "File": "AArch64AsmParser105", "Func": "print", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15899, "Length": 156, "Cover_Rate": 0.38902743142144636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "DestReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "SrcReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DestReg", "=", "SuperReg", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "NumGPRtoVSRSpill", "++", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "("], "ground_truth": ["KillSrc", ")", ";"], "File": "PPCInstrInfo10", "Func": "copyPhysReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15900, "Length": 382, "Cover_Rate": 0.4763092269326683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "regno", ";", "rtx", "op", ";", "op", "=", "frv_read_argument", "(", "call", ",", "index", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", "||", "INTVAL", "(", "op", ")", ">", "IACC_LAST", "-", "IACC_FIRST", "||", "(", "(", "INTVAL", "(", "op", ")", "*", "<NUM_LIT>", ")", "&", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "op", "=", "const0_rtx", ";", "}", "regno", "=", "INTVAL", "(", "op", ")", "+", "IACC_FIRST", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "i", "++", ")"], "ground_truth": ["global_regs", "[", "regno", "+", "i", "]", "=", "<NUM_LIT>", ";"], "File": "frv3", "Func": "frv_read_iacc_argument", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15901, "Length": 111, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_layout_frame", "(", ")", ";", "return", "cfun", "->", "machine", "->", "frame"], "ground_truth": [".", "frame_size", "==", "<NUM_LIT>", ";"], "File": "aarch642", "Func": "aarch64_use_return_insn_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15902, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", ",", "offset", ";", "if", "(", "CONST_INT_P", "(", "x", ")", "&&", "loongarch_legitimate_constant_p", "(", "mode", ",", "x", ")", ")", "return", "true", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "loongarch_symbolic_constant_p", "(", "base", ",", "&", "type", ")", ")", "{", "if", "(", "IMM12_INT", "(", "offset", ")", "&&", "loongarch_symbol_insns", "(", "type", ",", "MAX_MACHINE_MODE", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "}", "if", "(", "tls_referenced_p", "(", "x"], "ground_truth": [")", ")", "return", "true", ";"], "File": "loongarch", "Func": "loongarch_cannot_force_const_mem", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15903, "Length": 74, "Cover_Rate": 0.7956989247311828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_getmantph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v8hf", ")", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8"], "ground_truth": [")", "__U", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_getmant_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15904, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "<ISA_LIT>LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "<ISA_LIT>LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast", ")", ";", "auto", "*", "NCI", "=", "B", ".", "CreateCall", "(", "F", ",", "Args", ")", ";", "NCI", "->", "setAttributes", "(", "CI", "->", "getAttributes", "(", ")", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "NCI", ")", ";", "CI", "->", "dropAllReferences", "(", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "AMDGPULibCalls19", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15905, "Length": 244, "Cover_Rate": 0.4756335282651072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OldR", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "NewR", ")", ")", "return", "false", ";", "if", "(", "OldSR", "!=", "NewSR", "&&", "hasTiedUse", "(", "OldR", ",", "MRI", ",", "NewSR", ")", ")", "return", "false", ";", "auto", "Begin", "=", "MRI", ".", "use_begin", "(", "OldR", ")", ",", "End", "=", "MRI", ".", "use_end", "(", ")", ";", "decltype", "(", "End", ")", "NextI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "End", ";", "I"], "ground_truth": ["=", "NextI", ")", "{"], "File": "HexagonBitSimplify (2)1", "Func": "replaceSubWithSub", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15906, "Length": 79, "Cover_Rate": 0.5524475524475524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Z80InstrInfo", "*", "getInstrInfo", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "GBZ80Subtarget", "Func": "getInstrInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15907, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterClassInfo", "*", "getRegClassInfo", "("], "ground_truth": [")", "{"], "File": "TPCMachineScheduler", "Func": "getRegClassInfo", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15908, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "OpNum", "=", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpNum", ")", ";"], "File": "X86InstrInfo144", "Func": "getUndefRegClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15909, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "DataLayout", "=", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "hasHWFP64", "(", ")", ")", "{", "DataLayout", ".", "append", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "is64bit", "(", ")", ")", "{", "DataLayout", ".", "append", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "DataLayout", ".", "append", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Gen", ">="], "ground_truth": ["AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{"], "File": "AMDGPUSubtarget24", "Func": "getDataLayout", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15910, "Length": 65, "Cover_Rate": 0.7471264367816092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "Value", "*", ",", "Value", "*", ">", "matchStridedStart", "(", "Value", "*", "Start", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "auto", "*", "StartC", "=", "dyn_cast", "<", "Constant", ">", "(", "Start", ")", ";", "if", "(", "StartC", ")", "return", "matchStridedConstant", "(", "StartC", ")", ";", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "Start", ")", ";", "if", "(", "!", "BO", "||", "BO", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "nullptr", ")", ";", "unsigned", "OtherIndex", "=", "<NUM_LIT>", ";", "Value", "*", "Splat", "=", "getSplatValue", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Splat", ")", "{", "Splat", "=", "getSplatValue", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OtherIndex", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "Splat", ")", "return", "std", "::", "make_pair", "(", "nullptr"], "ground_truth": [",", "nullptr", ")", ";"], "File": "RISCVGatherScatterLowering", "Func": "matchStridedStart", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15911, "Length": 140, "Cover_Rate": 0.6422018348623854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "IsPIC", "=", "isPositionIndependent", "(", ")", ";", "getLabelAccessInfo", "(", "IsPIC", ",", "Subtarget", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "if", "(", "IsPIC", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "GA", ")", ",", "false", ",", "GA", ")", ";", "}", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ","], "ground_truth": ["MOHiFlag", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15912, "Length": 87, "Cover_Rate": 0.4223300970873786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "InChain", ",", "VAListPtr", ",", "SV", ",", "<NUM_LIT>", ")", ";", "SDValue", "NextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "InChain", "=", "DAG", ".", "getStore", "(", "VAList", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "NextPtr", ",", "VAListPtr", ",", "SV", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "InChain", ",", "VAList", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "SDValue", "V", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "InChain", ",", "VAList", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ",", "V", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops"], "ground_truth": [",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "SparcISelLowering22", "Func": "LowerVAARG", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15913, "Length": 168, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", "&&", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", "&&", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", "&&", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", "&&", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", "&&", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", "&&", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHARE_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHARE_LAST", ")", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_XMASK_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_XMASK_LAST", ")", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "STI", ")", ")", "{", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "AMDGPUInstPrinter5", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15914, "Length": 370, "Cover_Rate": 0.6135986733001658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThisVal", "=", "MaxEncodableValue", ";", "}", "else", "{", "ThisVal", "=", "Offset", "&", "MaxEncodableValue", ";", "}", "assert", "(", "(", "ThisVal", ">>", "ShiftSize", ")", "<=", "MaxEncoding", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "ThisVal", ">>", "ShiftSize", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "ShiftSize", ")", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "if", "(", "NeedsWinCFI", "&&", "SrcReg", "==", "<STR_LIT>", "&&", "DestReg", "==", "<STR_LIT>", ")", "{", "if", "(", "HasWinCFI", ")", "*", "HasWinCFI", "=", "true", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ThisVal", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "SrcReg", "=", "DestReg", ";", "Offset", "-=", "ThisVal", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "if", "(", "NeedsWinCFI", ")", "{", "if", "(", "(", "DestReg", "==", "<STR_LIT>", "&&", "SrcReg", "==", "<STR_LIT>", ")", "||", "(", "SrcReg", "==", "<STR_LIT>", "&&", "DestReg", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "HasWinCFI", ")", "*", "HasWinCFI"], "ground_truth": ["=", "true", ";"], "File": "AArch64InstrInfo10", "Func": "emitFrameOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15915, "Length": 218, "Cover_Rate": 0.4128787878787879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "TLI", "=", "static_cast", "<", "const"], "ground_truth": ["<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";"], "File": "AArch64ISelDAGToDAG22", "Func": "SelectAllActivePredicate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15916, "Length": 17, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxnmavq_fv4sf", "(", "__a"], "ground_truth": [",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmavq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15917, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<"], "ground_truth": ["<STR_LIT>", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15918, "Length": 46, "Cover_Rate": 0.5287356321839081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "uint64_t", "AfterCSRPopSize", "=", "ArgumentPopSize", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBump", "(", "MF", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "Pop", "=", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ";", "const", "MachineOperand", "&", "OffsetOp", "=", "Pop", "->", "getOperand", "(", "Pop", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "OffsetOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "Pop", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ")", ";", "}", "else", "{", "AfterCSRPopSize", "+=", "PrologueSaveSize", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ")", ";", "}", "if", "(", "CombineSPBump", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", "+", "AfterCSRPopSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize"], "ground_truth": [";"], "File": "AArch64FrameLowering65", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15919, "Length": 247, "Cover_Rate": 0.3637702503681885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst2v4si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ",", "__bu", ".", "__o"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon_vst2q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15920, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "if", "(", "optimize", "||", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "GET_MODE", "(", "op1", ")", "==", "SImode", "&&", "mode1", "==", "TImode", ")", "{", "rtx", "x", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_sse2_loadd", "(", "x", ",", "op1", ")", ")", ";", "op1", "=", "gen_lowpart", "(", "TImode", ",", "x", ")", ";", "}", "if", "(", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0"], "ground_truth": [",", "op1", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_binop_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15921, "Length": 185, "Cover_Rate": 0.6146179401993356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtLdWriteBackRegAddrMode3", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")"], "ground_truth": ["->", "addAddrMode3Operands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15922, "Length": 67, "Cover_Rate": 0.7282608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMVEVectorIndexOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&"], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEVectorIndexOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15923, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "InFirstByte", "<=", "FirstByte", "&&", "FirstByte", "<=", "InLastByte", ")", "||", "(", "FirstByte", "<=", "InFirstByte", "&&", "InFirstByte", "<=", "LastByte", ")", ")", "ArgChains", ".", "push_back", "(", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Chain", ")", ","], "ground_truth": ["<STR_LIT>", ",", "ArgChains", ")", ";"], "File": "AArch64ISelLowering168", "Func": "addTokenForArgument", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15924, "Length": 67, "Cover_Rate": 0.3130841121495327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pminuw128", "(", "(", "__v8hi", ")", "__X"], "ground_truth": [",", "(", "__v8hi", ")", "__Y", ")", ";"], "File": "smmintrin", "Func": "_mm_min_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15925, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MULT", ":", "op2_l", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "op2_h", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "emit_insn", "(", "gen_il", "(", "op2_l", ",", "op2", ",", "op2", ")", ")", ";", "emit_insn", "(", "gen_ih", "(", "op2_h", ",", "op2", ",", "op2", ")", ")", ";", "op1_l", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "op1_h", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "emit_insn", "(", "gen_il", "(", "op1_l", ",", "op1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_ih", "(", "op1_h", ",", "op1", ",", "op1", ")", ")", ";", "full_interleave", "=", "qimode", "==", "V16QImode", ";", "break", ";", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "uns_p", "=", "true", ";", "case", "ASHIFTRT", ":", "op1_l", "=", "gen_reg_rtx", "(", "himode", ")", ";", "op1_h", "=", "gen_reg_rtx", "(", "himode", ")", ";", "ix86_expand_sse_unpack", "(", "op1_l", ",", "op1", ",", "uns_p", ",", "false", ")", ";", "ix86_expand_sse_unpack", "(", "op1_h", ",", "op1", ",", "uns_p", ",", "true", ")", ";", "full_interleave", "=", "true", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "res_l", "=", "expand_simple_binop", "(", "himode", ",", "code", ",", "op1_l", ",", "op2_l", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "res_h", "=", "expand_simple_binop", "(", "himode", ",", "code", ",", "op1_h", ",", "op2_h", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "res_l", "&&", "res_h", ")", ";", "d", ".", "target", "=", "dest", ";", "d", ".", "op0", "=", "gen_lowpart", "(", "qimode", ",", "res_l", ")", ";", "d", ".", "op1", "=", "gen_lowpart", "(", "qimode", ",", "res_h", ")", ";", "d", ".", "vmode", "=", "qimode", ";", "d", ".", "nelt", "=", "GET_MODE_NUNITS", "(", "qimode", ")", ";", "d", ".", "one_operand_p", "=", "false", ";", "d", ".", "testing_p", "=", "false", ";", "if", "(", "full_interleave"], "ground_truth": [")", "{"], "File": "i3865", "Func": "ix86_expand_vecop_qihi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15926, "Length": 254, "Cover_Rate": 0.48015122873345933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI"], "ground_truth": [";"], "File": "FISCInstrInfo", "Func": "getRegisterInfo", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15927, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "RAOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ","], "ground_truth": ["<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "File": "MipsRegisterInfo17", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15928, "Length": 136, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSTI", "(", ")", ",", "<NUM_LIT>", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "false"], "ground_truth": [";"], "File": "X86AsmParser (2)4", "Func": "parseDirectiveEven", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15929, "Length": 43, "Cover_Rate": 0.39090909090909093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "GPR64DecoderTable", "[", "RegNo", "]", ";", "if", "(", "Register", "==", "<STR_LIT>", ")", "Register", "=", "<STR_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return"], "ground_truth": ["Success", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeGPR64spRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15930, "Length": 42, "Cover_Rate": 0.6268656716417911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cvtw2mask128", "(", "(", "__v8hi", ")"], "ground_truth": ["__A", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_movepi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15931, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "findRegisterDefOperandIdx", "("], "ground_truth": ["<STR_LIT>", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "R600InstrInfo23", "Func": "definesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15932, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "float32x4x4_t", "__i", ";", "__builtin_neon_xi"], "ground_truth": ["__o", ";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld4q_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15933, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "outputDwarfFileDirectives", "(", ")", "{", "for", "(", "const", "std", "::", "string", "&", "S", ":", "DwarfFiles", ")", "getStreamer", "(", ")", ".", "emitRawText", "("], "ground_truth": ["S", ".", "data", "(", ")", ")", ";"], "File": "NVPTXTargetStreamer3", "Func": "outputDwarfFileDirectives", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15934, "Length": 31, "Cover_Rate": 0.8157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMicro<ISA_LIT>", "(", "STI", ")", "&&", "hasShortDelaySlot", ")", "{", "Opc", "=", "is<ISA_LIT>32r6", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitRR", "(", "Opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", ";", "}", "if", "(", "isMicro<ISA_LIT>", "(", "STI", ")", ")", "Opc", "=", "is<ISA_LIT>32r6", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitRRI", "(", "Opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ","], "ground_truth": ["<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitEmptyDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15935, "Length": 70, "Cover_Rate": 0.6306306306306306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>CtorDtorLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AlwaysInlinePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AttributorPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AtomicOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteKernelArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RegBankCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LateCodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ReplaceLDSUseWithPointerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerModuleLDSPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR"], "ground_truth": [")", ";"], "File": "AMDGPUTargetMachine45", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15936, "Length": 156, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printU6ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "unsigned", "char", "value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "(", "unsigned", "int", ")"], "ground_truth": ["value", ";"], "File": "PPCAsmPrinter107", "Func": "printU6ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15937, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fmulxv2sf", "(", "__a", ",", "__b"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon3_vmulx_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15938, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerREADCYCLECOUNTER", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Results", ";", "SDLoc", "DL", "(", "Op", ")"], "ground_truth": [";"], "File": "X86ISelLowering (3)", "Func": "LowerREADCYCLECOUNTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15939, "Length": 31, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulq_m_n_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__b"], "ground_truth": [",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmulq_x_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15940, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_umax_scal_v16qi_uu", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon2_vmaxvq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15941, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FoldOp", "->", "isImm", "(", ")", ")", "{", "ImmToFold", "=", "FoldOp", "->", "getImm", "(", ")", ";", "}", "else", "if", "(", "FoldOp", "->", "isFI", "(", ")", ")", "{", "FrameIndexToFold", "=", "FoldOp", "->", "getIndex", "(", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "SIFoldOperands30", "Func": "FoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15942, "Length": 39, "Cover_Rate": 0.42391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "if", "(", "MI", ".", "definesRegister"], "ground_truth": ["(", "<STR_LIT>", ")", "||", "MI", ".", "definesRegister", "(", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "PPCInstrInfo130", "Func": "MBBDefinesCTR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15943, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "fn", ",", "insn", ",", "retval", ";", "tree", "return_type", ";", "machine_mode", "return_mode", ";", "const", "char", "*", "name", ";", "return_type", "=", "DECL_RESULT", "(", "current_function_decl", ")", ";", "return_mode", "=", "DECL_MODE", "(", "return_type", ")", ";", "name", "=", "ACONCAT", "(", "(", "<STR_LIT>", ",", "mips16_call_stub_mode_suffix", "(", "return_mode", ")", ",", "NULL", ")", ")", ";", "fn", "=", "mips16_stub_function", "(", "name"], "ground_truth": [")", ";"], "File": "mips", "Func": "mips16_copy_fpr_return_value", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15944, "Length": 55, "Cover_Rate": 0.514018691588785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "if", "(", "Succ", "->", "isEHPad", "(", ")", ")", "{", "UnwindDest", "=", "Succ", ";", "break", ";", "}", "}", "if", "(", "EHPadStack", ".", "back", "(", ")", "==", "UnwindDest", ")", "continue", ";", "MachineInstr", "*", "RangeBegin", "=", "&", "MI", ",", "*", "RangeEnd", "=", "&", "MI", ";", "if", "(", "RangeBegin", "->", "getIterator", "(", ")", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "RangeBegin", "->", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "RangeBegin", "=", "&", "*", "std", "::", "prev", "(", "RangeBegin", "->", "getIterator", "(", ")", ")", ";", "if", "(", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", "!=", "MBB", ".", "end", "(", ")", "&&", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "RangeEnd", "=", "&", "*", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", ";", "UnwindDestToTryRanges", "[", "UnwindDest", "]", ".", "push_back", "(", "TryRange", "(", "RangeBegin", ",", "RangeEnd", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "UnwindDest", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "EHPadStack", ".", "back", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "}", "assert", "(", "EHPadStack", ".", "empty", "(", ")", ")", ";", "MachineInstr", "*", "RangeBegin", "=", "nullptr", ",", "*", "RangeEnd", "=", "nullptr", ";", "auto", "RecordCallerMismatchRange", "=", "[", "&", "]", "(", "const", "MachineBasicBlock", "*", "CurrentDest", ")", "{", "UnwindDestToTryRanges", "[", "getFakeCallerBlock", "(", "MF", ")", "]", ".", "push_back", "(", "TryRange", "(", "RangeBegin", ",", "RangeEnd", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RangeBegin", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "RangeBegin", "<<", "<STR_LIT>", "<<", "*", "RangeEnd", "<<", "<STR_LIT>", "<<", "CurrentDest", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "RangeBegin", "=", "RangeEnd", "=", "nullptr", ";", "}", ";", "for", "(", "auto", "&", "MBB", ":", "reverse", "("], "ground_truth": ["MF", ")", ")", "{"], "File": "WebAssemblyCFGStackify16", "Func": "fixCallUnwindMismatches", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15945, "Length": 316, "Cover_Rate": 0.4010152284263959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewPNodes", "[", "OldPN", "]", "=", "NewPN", ";", "}", "for", "(", "auto", "*", "OldPN", ":", "OldPhiNodes", ")", "{", "PHINode", "*", "NewPN", "=", "NewPNodes", "[", "OldPN", "]", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "OldPN", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "Value", "*", "V", "=", "OldPN", "->", "getOperand", "(", "j", ")", ";", "Value", "*", "NewV", "=", "nullptr", ";", "Instruction", "*", "ACI", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "ACI", "&&", "isAMXCast", "(", "ACI", ")", ")", "NewV", "=", "ACI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "auto", "*", "PrevPN", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "NewV", "=", "NewPNodes", "[", "PrevPN", "]", ";", "assert", "(", "NewV", ")", ";", "NewPN", "->", "addIncoming", "(", "NewV", ",", "OldPN", "->", "getIncomingBlock", "(", "j", ")", ")", ";", "}", "}", "for", "(", "auto", "*", "OldPN", ":", "OldPhiNodes", ")", "{", "PHINode", "*", "NewPN", "=", "NewPNodes", "[", "OldPN", "]", ";", "for", "(", "User", "*", "V", ":", "make_early_inc_range", "(", "OldPN", "->", "users", "(", ")", ")", ")", "{", "Instruction", "*", "ACI", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "ACI", "&&", "isAMXCast", "(", "ACI", ")", ")", "{", "Type", "*", "TyB", "=", "ACI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "Type", "*", "TyA", "=", "ACI", "->", "getType", "(", ")", ";", "assert", "(", "TyA", "==", "DestTy", "&&", "TyB", "==", "SrcTy", ")", ";", "(", "void", ")", "TyA", ";", "(", "void", ")", "TyB", ";", "ACI", "->", "replaceAllUsesWith", "(", "NewPN", ")", ";", "DeadInst", ".", "insert", "(", "ACI"], "ground_truth": [")", ";"], "File": "X86LowerAMXType", "Func": "optimizeAMXCastFromPhi", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15946, "Length": 255, "Cover_Rate": 0.3611898016997167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>SubTarget", "->", "isSVR4ABI", "(", ")", ")", "InsertVRSaveCode", "(", "MF", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "PPCISelDAGToDAG102", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15947, "Length": 17, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_broadcast_i32x2", "(", "__m512i", "__O", ",", "__mmask16", "__M", ",", "__m128i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_broadcasti32x2_512_mask", "(", "(", "__v4si", ")", "__A"], "ground_truth": [",", "(", "__v16si", ")", "__O", ",", "__M", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_broadcast_i32x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15948, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerSELECT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Cond", "=", "CreateFPCmp", "(", "DAG", ",", "Op", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "LowerSELECT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15949, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RC", ".", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "RC", ".", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "RC", ".", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "RC", ".", "hasSuperClassEq", "(", "&"], "ground_truth": ["<STR_LIT>", ")", "||", "RC", ".", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "||", "RC", ".", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "isFRClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15950, "Length": 49, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "parse_devices_csv", "(", "const", "char", "*", "mcu_name", ")", "{", "if", "(", "msp430_devices_csv_loc", "!=", "NULL", ")", "return", "parse_devices_csv_1", "(", "msp430_devices_csv_loc", ",", "mcu_name", ")", ";", "else", "if", "(", "derived_devices_csv_loc", "!=", "NULL", ")", "return", "parse_devices_csv_1", "(", "derived_devices_csv_loc", ",", "mcu_name", ")", ";", "if", "(", "msp430_check_env_var_for_devices", "(", "&", "derived_devices_csv_loc", ")", ")", "return", "<NUM_LIT>", ";", "return", "parse_devices_csv_1", "(", "derived_devices_csv_loc", ","], "ground_truth": ["mcu_name", ")", ";"], "File": "msp430-devices", "Func": "parse_devices_csv", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15951, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "return", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86InstrInfo10", "Func": "CopyToFromAsymmetricReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15952, "Length": 104, "Cover_Rate": 0.4581497797356828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "return"], "ground_truth": ["LoopHasReductions", ";"], "File": "PPCTargetTransformInfo3", "Func": "enableAggressiveInterleaving", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15953, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "HSACodeObject", "::", "InitMarkers", "(", ")", "const", "{", "auto", "TextSecOr", "=", "getTextSection", "(", ")", ";", "if", "(", "!", "TextSecOr", ")", "return", ";", "auto", "TextSec", "=", "TextSecOr", ".", "get", "(", ")", ";", "FunctionMarkers", ".", "push_back", "(", "TextSec", "->", "sh_size", ")", ";", "for", "(", "const", "auto", "&", "Sym", ":", "functions", "(", ")", ")", "{", "auto", "ExpectedFunction", "=", "FunctionSym", "::", "asFunctionSym", "(", "getSymbol", "(", "Sym", ".", "getRawDataRefImpl", "(", ")", ")", ")", ";", "if", "(", "!", "ExpectedFunction", ")", "{", "consumeError", "(", "ExpectedFunction", ".", "takeError", "("], "ground_truth": [")", ")", ";"], "File": "CodeObject", "Func": "InitMarkers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15954, "Length": 84, "Cover_Rate": 0.3574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ",", "*", "next", ";", "rtx_insn", "*", "last_condjump", "=", "NULL", ";", "int", "cycles_since_jump", "=", "INT_MAX", ";", "int", "delay_added", "=", "<NUM_LIT>", ";", "if", "(", "!", "ENABLE_WA_SPECULATIVE_LOADS", "&&", "!", "ENABLE_WA_SPECULATIVE_SYNCS", "&&", "!", "ENABLE_WA_INDIRECT_CALLS", ")", "return", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next", ")", "{", "rtx", "pat", ";", "int", "delay_needed", "=", "<NUM_LIT>", ";", "next", "=", "find_next_insn_start", "(", "insn", ")", ";", "if", "(", "NOTE_P", "(", "insn", ")", "||", "BARRIER_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "JUMP_TABLE_DATA_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "{", "np_check_regno", "=", "-", "<NUM_LIT>", ";", "continue", ";", "}", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "USE", "||", "GET_CODE", "(", "pat", ")", "==", "CLOBBER", ")", "continue", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "ASM_INPUT", "||", "asm_noperands", "(", "pat", ")", ">=", "<NUM_LIT>", ")", "{", "np_check_regno", "=", "-", "<NUM_LIT>", ";", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "if", "(", "np_check_regno", "!=", "-", "<NUM_LIT>", "&&", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_cbranchbi4", ")", "{", "rtx", "op", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "op", ")", "==", "EQ", "||", "GET_CODE", "(", "op", ")", "==", "NE", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "NE", ")", "np_after_branch", "=", "true", ";", "}", "if", "(", "any_condjump_p", "(", "insn", ")", "&&", "!", "cbranch_predicted_taken_p", "(", "insn", ")", ")", "{", "last_condjump", "=", "insn", ";", "delay_added", "=", "<NUM_LIT>", ";", "cycles_since_jump", "=", "<NUM_LIT>", ";", "}", "else", "cycles_since_jump", "=", "INT_MAX", ";", "}", "else", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "np_check_regno", "=", "-", "<NUM_LIT>", ";", "if", "(", "cycles_since_jump", "<", "INT_MAX", ")", "cycles_since_jump", "++", ";", "if", "(", "indirect_call_p", "(", "pat", ")", "&&", "ENABLE_WA_INDIRECT_CALLS", ")", "{", "delay_needed", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "rtx_insn", "*", "load_insn", "=", "find_load", "(", "insn", ")", ";", "enum", "attr_type", "type", "=", "type_for_anomaly", "(", "insn", ")", ";", "if", "(", "cycles_since_jump", "<", "INT_MAX", ")", "cycles_since_jump", "++", ";", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_compare_eq", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "P_REGNO_P", "(", "REGNO", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "&&", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "{", "np_check_regno", "=", "REGNO", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "np_after_branch", "=", "false", ";", "}", "else", "np_check_regno", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "load_insn", "&&"], "ground_truth": ["ENABLE_WA_SPECULATIVE_LOADS", ")", "{"], "File": "bfin4", "Func": "workaround_speculation", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15955, "Length": 420, "Cover_Rate": 0.40307101727447214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "ReplaceableInstrs", "[", "i", "]", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", ")", "return", "ReplaceableInstrs", "[", "i", "]", ";", "return"], "ground_truth": ["<NUM_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "lookup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15956, "Length": 44, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly128_t", ")", "__builtin_neon_vreinterprettiv4sf", "(", "__a"], "ground_truth": [")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p128_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15957, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "Call", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OutReg", ")", ".", "addReg", "(", "GPR3", ")", ";", "MachineBasicBlock", "::", "iterator", "Last", "=", "I", ";", "--", "Last", ";", "++", "I"], "ground_truth": [";"], "File": "PPCTLSDynamicCall25", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15958, "Length": 188, "Cover_Rate": 0.34306569343065696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is16BitMode", "(", ")", "const", "{", "return", "(", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";"], "File": "X86AsmInstrumentation6", "Func": "is16BitMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15959, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "~", "ZImmVal", "<", "<NUM_LIT>", ")", "||"], "ground_truth": ["<STR_LIT>", "(", "ZImmVal", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo23", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15960, "Length": 87, "Cover_Rate": 0.3901345291479821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "element", ")", ")", "return", "false", ";", "value", "=", "INTVAL", "(", "element", ")", ";", "if", "(", "!", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", ";", "i", "++", ")", "{", "element", "=", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "element", ")", ")", "return", "false", ";", "if", "(", "value", "!=", "INTVAL", "(", "element", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "if", "(", "!", "SCALAR_INT_MODE_P", "(", "mode", ")", ")", "return", "false", ";", "value", "=", "INTVAL", "(", "op", ")", ";", "if", "(", "!", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "!", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_VMX", "]", "&", "RELOAD_REG_VALID", ")", ")", "return", "false", ";", "if", "(", "EASY_VECTOR_15", "(", "value", ")", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "(", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", ")", "&&", "!", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "EASY_VECTOR_15", "(", "value", ")", ")", "return", "false", ";", "if", "(", "mode", "==", "V16QImode", ")", "*", "num_insns_ptr", "=", "<NUM_LIT>", ";", "else", "if", "(", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "*", "num_insns_ptr", "=", "<NUM_LIT>", ";", "else", "*", "num_insns_ptr"], "ground_truth": ["=", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "xxspltib_constant_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15961, "Length": 241, "Cover_Rate": 0.5285087719298246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ",", "&", "addr", ")", ")", "return", "<NUM_LIT>", ";", "return", "reg_overlap_mentioned_p", "(", "value", ",", "addr"], "ground_truth": [")", ";"], "File": "aarch-common", "Func": "arm_early_load_addr_dep", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15962, "Length": 27, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "alpha_expand_unaligned_load_words", "(", "rtx", "*", "out_regs", ",", "rtx", "smem", ",", "HOST_WIDE_INT", "words", ",", "HOST_WIDE_INT", "ofs", ")", "{", "rtx", "const", "im8", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "rtx", "const", "i64", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "rtx", "ext_tmps", "[", "MAX_MOVE_WORDS", "]", ",", "data_regs", "[", "MAX_MOVE_WORDS", "+", "<NUM_LIT>", "]", ";", "rtx", "sreg", ",", "areg", ",", "tmp", ",", "smema", ";", "HOST_WIDE_INT", "i", ";", "smema", "=", "XEXP", "(", "smem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "smema", ")", "==", "LO_SUM", ")", "smema", "=", "force_reg", "(", "Pmode", ",", "smema", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "{", "data_regs", "[", "i", "]", "=", "out_regs", "[", "i", "]", ";", "ext_tmps", "[", "i", "]", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "data_regs", "[", "words", "]", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "if", "(", "ofs", "!=", "<NUM_LIT>", ")", "smem", "=", "adjust_address", "(", "smem", ",", "GET_MODE", "(", "smem", ")", ",", "ofs", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "{", "tmp", "=", "change_address", "(", "smem", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "smema", ",", "<NUM_LIT>", "*", "i", ")", ",", "im8", ")", ")", ";", "set_mem_alias_set", "(", "tmp"], "ground_truth": [",", "<NUM_LIT>", ")", ";"], "File": "alpha3", "Func": "alpha_expand_unaligned_load_words", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15963, "Length": 200, "Cover_Rate": 0.41237113402061853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", ")", "return", ";", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "("], "ground_truth": ["nullptr", ")", ";"], "File": "GCNHazardRecognizer", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15964, "Length": 64, "Cover_Rate": 0.6213592233009708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2uqq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "("], "ground_truth": ["__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_cvtps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15965, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "TARGET_V9", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "save_global_or_fp_reg_p", "(", "i", ",", "<NUM_LIT>", ")", "||", "save_global_or_fp_reg_p", "(", "i", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "n_global_fp_regs", "+=", "<NUM_LIT>", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "n_global_fp_regs", "==", "<NUM_LIT>", "&&", "args_size", "==", "<NUM_LIT>", "&&", "!", "save_local_in_regs_p", ")", "frame_size", "=", "apparent_frame_size", "=", "<NUM_LIT>", ";", "else", "{", "apparent_frame_size", "=", "ROUND_UP", "(", "size", ",", "<NUM_LIT>", ")", "+", "n_global_fp_regs", "*", "<NUM_LIT>", ";", "frame_size", "=", "apparent_frame_size", "+", "ROUND_UP", "(", "args_size", ",", "<NUM_LIT>", ")", ";", "frame_size", "+=", "FIRST_PARM_OFFSET", "(", "cfun", "->", "decl", ")", ";", "frame_size", "=", "SPARC_STACK_ALIGN", "(", "frame_size", ")", ";", "}", "sparc_frame_size", "=", "frame_size", ";", "sparc_apparent_frame_size", "=", "apparent_frame_size", ";", "sparc_n_global_fp_regs", "=", "n_global_fp_regs", ";", "sparc_save_local_in_regs_p", "=", "save_local_in_regs_p", ";", "return", "frame_size"], "ground_truth": [";"], "File": "sparc7", "Func": "sparc_compute_frame_size", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15966, "Length": 127, "Cover_Rate": 0.436426116838488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSOPP", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags"], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "SIInstrInfo109", "Func": "isSOPP", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15967, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B"], "ground_truth": [",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2RFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15968, "Length": 22, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EmitTargetCodeForMemOp", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ","], "ground_truth": ["isVolatile", ",", "AlwaysInline", ",", "MustPreserveCheriCapabilities", ",", "DstPtrInfo", ",", "SrcPtrInfo", ",", "true", ")", ";"], "File": "RISCVSelectionDAGInfo", "Func": "EmitTargetCodeForMemcpy", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15969, "Length": 30, "Cover_Rate": 0.38961038961038963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":", "return", "selectG_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode"], "ground_truth": ["::", "G_ATOMICRMW_XCHG", ":"], "File": "AMDGPUInstructionSelector56", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15970, "Length": 209, "Cover_Rate": 0.3628472222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "ZExt", "=", "lowerShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsVALIGN", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG"], "ground_truth": [")", ")", "return", "Rotate", ";"], "File": "X86ISelLowering125", "Func": "lowerV16I32Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15971, "Length": 205, "Cover_Rate": 0.4575892857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcle_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vcgev4hi", "(", "__b", ","], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "neon_vcle_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15972, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<STR_LIT>", ";", "unsigned", "TTmpMin", "=", "isGFX9Plus", "(", ")", "?", "TTMP_GFX9PLUS_MIN", ":", "TTMP_VI_MIN", ";", "unsigned", "TTmpMax", "=", "isGFX9Plus", "(", ")", "?"], "ground_truth": ["TTMP_GFX9PLUS_MAX", ":", "TTMP_VI_MAX", ";"], "File": "AMDGPUDisassembler14", "Func": "getTTmpIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15973, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")"], "ground_truth": ["SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";"], "File": "VideocoreISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15974, "Length": 39, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";", "const", "<STR_LIT>", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", "||"], "ground_truth": ["IsMCU", ")", "return", "RegStructReturn", ";"], "File": "X86ISelLowering (2)6", "Func": "callIsStructReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15975, "Length": 48, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arc_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2HImode", ":", "return", "TARGET_PLUS_DMPY", ";", "case", "E_V4HImode", ":", "case", "E_V2SImode", ":", "return", "TARGET_PLUS_QMACW", ";", "case", "E_V4SImode", ":", "case", "E_V8HImode"], "ground_truth": [":"], "File": "arc", "Func": "arc_vector_mode_supported_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15976, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "R600ClauseMergePass15", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15977, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Args", "[", "]", "=", "{", "NewLd0", ",", "NewLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "?", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ":", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "?", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ":", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args"], "ground_truth": [")", ";"], "File": "ARMParallelDSP30", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15978, "Length": 92, "Cover_Rate": 0.3724696356275304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerHvxBuildVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "MVT", "VecTy", "=", "ty", "(", "Op", ")", ";", "unsigned", "Size", "=", "Op", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "*", "Subtarget", ".", "getVectorLength", "(", ")", ")", "{", "ArrayRef", "<", "SDValue", ">", "A", "(", "Ops", ")", ";", "MVT", "SingleTy", "=", "typeSplit", "(", "VecTy", ")", ".", "first", ";", "SDValue", "V0", "=", "buildHvxVectorReg", "(", "A", ".", "take_front", "(", "Size", "/", "<NUM_LIT>", ")", ",", "dl", ",", "SingleTy", ",", "DAG", ")", ";", "SDValue", "V1", "=", "buildHvxVectorReg", "(", "A", ".", "drop_front", "(", "Size", "/", "<NUM_LIT>", ")", ",", "dl", ",", "SingleTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "V0", ",", "V1", ")", ";", "}", "if", "(", "VecTy", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "buildHvxVectorPred", "(", "Ops", ",", "dl", ",", "VecTy", ",", "DAG", ")", ";", "if", "(", "VecTy", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "i", "++", ")", "NewOps", ".", "push_back", "(", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Ops", "[", "i", "]", ")", ")", ";", "SDValue", "T0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "tyVector", "(", "VecTy", ",", "<STR_LIT>", ")", ",", "NewOps", ")", ";", "return", "DAG", ".", "getBitcast", "(", "tyVector", "(", "VecTy", ",", "<STR_LIT>", ")", ",", "T0", ")", ";", "}", "return", "buildHvxVectorReg", "(", "Ops", ",", "dl", ",", "VecTy", ","], "ground_truth": ["DAG", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxBuildVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15979, "Length": 289, "Cover_Rate": 0.9506578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CallConv", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Ins", ",", "DL"], "ground_truth": [",", "DAG", ",", "InVals", ")", ";"], "File": "LanaiISelLowering1", "Func": "LowerFormalArguments", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15980, "Length": 33, "Cover_Rate": 0.38372093023255816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "MRI", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "computeStackSize", "(", "MF", ")", ";", "if", "(", "!", "StackSize", ")", "{", "return", ";", "}", "unsigned", "StackReg", "=", "<STR_LIT>", ";", "unsigned", "OffsetReg", "=", "materializeOffset", "(", "MF", ",", "MBB", ",", "MBBI", ",", "(", "unsigned", ")", "StackSize", ")", ";", "if", "(", "OffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "StackSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "I", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "uint64_t", "StackSize", "=", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setStackSize", "(", "StackSize", ")", ";", "unsigned", "StackReg", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "StackReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", "."], "ground_truth": ["addImm", "(", "StackSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "UPTFrameLowering", "Func": "emitPrologue", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15981, "Length": 360, "Cover_Rate": 0.821917808219178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "<ISA_LIT>VLMUL", "LMUL", "=", "getLMUL", "(", "VT", ")", ";", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";", "SDValue", "MaskedOff", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", ";", "Operands", ".", "push_back", "(", "MaskedOff", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "IsStrided", ")", "{", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "("], "ground_truth": ["NF", "+", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVLSEGMask", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15982, "Length": 175, "Cover_Rate": 0.45103092783505155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_ld2v16qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "__builtin_aarch64_get_qregoiv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "__builtin_aarch64_get_qregoiv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret"], "ground_truth": [";"], "File": "arm", "Func": "neon2_vld2q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15983, "Length": 52, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isCFProtectionSupported", "&&", "!", "IndirectBranchTracking", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "TII", "=", "SubTarget", ".", "getInstrInfo", "(", ")", ";", "EndbrOpcode", "=", "SubTarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasAddressTaken", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ")", "{", "auto", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "addENDBR", "(", "*", "MBB", ")", ";", "Changed", "=", "true"], "ground_truth": [";"], "File": "X86IndirectBranchTracking5", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15984, "Length": 79, "Cover_Rate": 0.33905579399141633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "HasSpills", "(", "false", ")", ",", "HasAllocas", "(", "false", ")", ",", "HasStackArgs", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{", "unsigned", "CallConv", "=", "MF", ".", "getFunction", "(", ")", "."], "ground_truth": ["getCallingConv", "(", ")", ";"], "File": "AVRMachineFunctionInfo2", "Func": "AVRMachineFunctionInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15985, "Length": 46, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Reg", ":", "RegList", ")", "Inst", "."], "ground_truth": ["addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addRegListWithAPSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15986, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "return", "matchAddressBase", "(", "N", ",", "AM", ")", ";", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "uint64_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "!", "foldOffsetIntoAddress", "(", "Val", ",", "AM", ")", ")", "return", "false", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "!", "matchWrapper", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "HandleSDNode", "Handle", "(", "N", ")", ";", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "if", "(", "!", "matchVectorAddressRecursively", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "!", "matchVectorAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "AM", "="], "ground_truth": ["Backup", ";"], "File": "X86ISelDAGToDAG34", "Func": "matchVectorAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15987, "Length": 138, "Cover_Rate": 0.5369649805447471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "RegDomain", ",", "<NUM_LIT>", ">", "getLegalDstDomains", "(", ")"], "ground_truth": ["const", "{"], "File": "X86DomainReassignment14", "Func": "getLegalDstDomains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15988, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "VectorRegs", "=", "(", "ClassID", "==", "<NUM_LIT>", ")", ";", "if", "(", "VectorRegs", ")", "{", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>"], "ground_truth": [";"], "File": "VETargetTransformInfo", "Func": "getNumberOfRegisters", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15989, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg1", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "<NUM_LIT>", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "DestReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ",", "<NUM_LIT>", ")", ";", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg1", ",", "<NUM_LIT>", ")", ";", "GlobalBaseReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "MIB", ".", "addImm"], "ground_truth": ["(", "<NUM_LIT>", ")", ";"], "File": "ARMFastISel63", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15990, "Length": 211, "Cover_Rate": 0.5596816976127321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cum", "->", "float_in_sse", "<", "<NUM_LIT>", ")", "break", ";", "case", "E_SFmode", ":", "if", "(", "cum", "->", "float_in_sse", "==", "-", "<NUM_LIT>", ")", "error_p", "=", "true", ";", "if", "(", "cum", "->", "float_in_sse", "<", "<NUM_LIT>", ")", "break", ";", "case", "E_V16HFmode", ":", "case", "E_V16BFmode", ":", "case", "E_V8SFmode", ":", "case", "E_V8SImode", ":", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V16SImode", ":", "case", "E_V8DImode", ":", "case", "E_V32HFmode", ":", "case", "E_V32BFmode", ":", "case", "E_V16SFmode", ":", "case", "E_V8DFmode", ":", "case", "E_V32QImode", ":", "case", "E_V16HImode", ":", "case", "E_V4DFmode", ":", "case", "E_V4DImode", ":", "case", "E_TImode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V8HFmode", ":", "case", "E_V8BFmode", ":", "case", "E_V4SFmode", ":", "case", "E_V2DFmode", ":", "if", "(", "!", "type", "||", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "cum", "->", "sse_words", "+=", "words", ";", "cum", "->", "sse_nregs", "-=", "<NUM_LIT>", ";", "cum", "->", "sse_regno", "+=", "<NUM_LIT>"], "ground_truth": [";"], "File": "i3861", "Func": "function_arg_advance_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15991, "Length": 141, "Cover_Rate": 0.31194690265486724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Kind", "==", "Immediate", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImm", "(", ")", "/", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "("], "ground_truth": ["getExpr", "(", ")", ")", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "addBranchTargetOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15992, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1", "->", "isDivergent", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "DAG", ".", "isConstantIntBuildVectorOrConstantInt", "(", "Op0", ")", "||", "DAG", ".", "isConstantIntBuildVectorOrConstantInt", "(", "Op1", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Add1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT"], "ground_truth": [",", "Add1", ",", "Op2", ")", ";"], "File": "SIISelLowering103", "Func": "reassociateScalarOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15993, "Length": 78, "Cover_Rate": 0.30708661417322836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R6", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R6", "(", ")", ";", "break", ";", "}", "return", "false"], "ground_truth": [";"], "File": "MipsAsmParser38", "Func": "parseSetFeature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15994, "Length": 114, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "ZERO", ",", "BNE", ",", "BEQ", ";", "LL", "=", "<STR_LIT>", ";", "SC", "=", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop1MBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BNE", ")", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ".", "addMBB", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "SC", ")", ",", "Success", ")", ".", "addReg", "(", "NewVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BEQ", ")", ")", ".", "addReg", "(", "Success", ")", ".", "addReg", "(", "ZERO", ")", ".", "addMBB", "(", "loop1MBB", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MipsISelLowering58", "Func": "emitAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15995, "Length": 406, "Cover_Rate": 0.8268839103869654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_r_s32", "(", "int32x4_t", "__a", ",", "int32_t"], "ground_truth": ["__b", ")", "{"], "File": "arm", "Func": "mve___arm_vqshlq_r_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15996, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrbq", "(", "uint8_t", "*", "__addr", ","], "ground_truth": ["uint16x8_t", "__value", ")", "{"], "File": "arm", "Func": "mve___arm_vstrbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15997, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "AM", ".", "HasBaseReg", ")", "break", ";", "return", "false", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "RISCVISelLowering33", "Func": "isLegalAddressingMode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15998, "Length": 48, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_popcnt_epi8", "(", "__mmask16", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpopcountb_v16qi_mask", "(", "(", "__v16qi", ")", "__A", ",", "("], "ground_truth": ["__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512bitalgintrin", "Func": "_mm_maskz_popcnt_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15999, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epi8", "(", "__m512i", "__A", ",", "__m512i"], "ground_truth": ["__B", ")", "{"], "File": "avx512bwintrin4", "Func": "_mm512_min_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16000, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineDominatorTree", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "Tile64VLIWPacketizerList", "Packetizer", "(", "Fn", ",", "MLI", ",", "MDT", ")", ";", "assert", "(", "Packetizer", ".", "getResourceTracker", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end"], "ground_truth": ["(", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "runOnMachineFunction", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16001, "Length": 79, "Cover_Rate": 0.3691588785046729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV7Ops", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["<STR_LIT>", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16002, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FM", ".", "serializeToFaultMapSection", "(", ")", ";", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "FlagsOS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Alias", ",", "*", "Mang", ")", ";", "FlagsOS", ".", "flush", "(", ")", ";", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "("], "ground_truth": ["Flags", ")", ";"], "File": "X86AsmPrinter94", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16003, "Length": 218, "Cover_Rate": 0.42578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "TII", "->", "get", "(", "LoadStoreOp", ")", ".", "mayStore", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "OriginalImmOffset", "=", "Offset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "<NUM_LIT>", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "<STR_LIT>", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "ScratchOffset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "<NUM_LIT>", "?", "getPhysRegSubReg", "(", "Value"], "ground_truth": [",", "&", "<STR_LIT>", ",", "i", ")", ":"], "File": "SIRegisterInfo69", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16004, "Length": 238, "Cover_Rate": 0.5522041763341067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iterator", "begin", "(", ")", "const", "{", "return", "SubExceptions", "."], "ground_truth": ["begin", "(", ")", ";"], "File": "WebAssemblyExceptionInfo", "Func": "begin", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16005, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ErrorLoc", "=", "IdLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IdLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IdLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "default", ":", "break", ";", "}", "llvm_unreachable", "("], "ground_truth": ["<STR_LIT>", ")", ";"], "File": "DLXAsmParser", "Func": "MatchAndEmitInstruction", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16006, "Length": 80, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType", "(", ")"], "ground_truth": [")", ")", ";"], "File": "DLXTargetObjectFile", "Func": "isConstantInSmallSection", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16007, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndxq_x", "(", "float32x4_t", "__a"], "ground_truth": [",", "mve_pred16_t", "__p", ")", "{"], "File": "arm", "Func": "mve___arm_vrndxq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16008, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "Expr", "=", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "ImmOp", ".", "getExpr", "(", ")", ")", ";", "unsigned", "FixupKind", ";", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_LO12", ":", "{", "unsigned", "FixupsBySize", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "assert", "(", "MemSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FixupKind", "=", "FixupsBySize", "[", "Log2_32", "(", "MemSize", ")", "]", ";", "break", ";", "}", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOT_LO12", ":", "assert", "(", "MemSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_LO12", ":", "{", "unsigned", "FixupsBySize", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "assert", "(", "MemSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FixupKind", "=", "FixupsBySize", "[", "Log2_32", "(", "MemSize", ")", "]", ";", "break", ";", "}", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_LO12_NC", ":", "{", "unsigned", "FixupsBySize", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "assert", "(", "MemSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FixupKind", "=", "FixupsBySize", "[", "Log2_32", "(", "MemSize", ")", "]", ";", "break", ";", "}", "case", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_LO12", ":", "assert", "(", "MemSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>"], "ground_truth": [")", ";"], "File": "AArch64MCCodeEmitter22", "Func": "getOffsetUImm12OpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16009, "Length": 201, "Cover_Rate": 0.4610091743119266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "("], "ground_truth": [")", ";"], "File": "TPCIndexSpace", "Func": "getAnalysisUsage", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16010, "Length": 25, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "!", "VT", ".", "isVector", "(", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "IsSigned", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot"], "ground_truth": ["=", "Vals", ".", "second", ";"], "File": "X86ISelLowering115", "Func": "LowerFP_TO_INT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16011, "Length": 164, "Cover_Rate": 0.6721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseSet", "<", "unsigned", ">", "*", "LiveOuts", "=", "InnerRegion", "->", "getLiveOuts", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OldLiveOuts", ";", "bool", "IsSingleBB", "=", "InnerRegion", "->", "getEntry", "(", ")", "==", "InnerRegion", "->", "getExit", "(", ")", ";", "for", "(", "auto", "OLI", ":", "*", "LiveOuts", ")", "{", "OldLiveOuts", ".", "push_back", "(", "OLI", ")", ";", "}", "for", "(", "auto", "LI", ":", "OldLiveOuts", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "LI", ",", "TRI", ")", ")", ";", "if", "(", "!", "containsDef", "(", "CodeBB", ",", "InnerRegion", ",", "LI", ")", "||", "(", "!", "IsSingleBB", "&&", "(", "getDefInstr", "(", "LI", ")", "->", "getParent", "(", ")", "==", "LRegion", "->", "getExit", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "LI", ";", "if", "(", "Reg", "!=", "InnerRegion", "->", "getBBSelectRegOut", "("], "ground_truth": [")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "rewriteLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16012, "Length": 149, "Cover_Rate": 0.3860103626943005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoTrap", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>"], "ground_truth": [",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering136", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16013, "Length": 33, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovqd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8si", ")", "__O"], "ground_truth": [",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16014, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "h8300_eightbit_data_p", "(", "tree", "decl", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL"], "ground_truth": [")", "return", "<NUM_LIT>", ";"], "File": "h8300", "Func": "h8300_eightbit_data_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16015, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "x86_64_reg_class", "alt_classes", "[", "MAX_CLASSES", "]", ";", "zero_width_bitfields", "=", "<NUM_LIT>", ";", "if", "(", "classify_argument", "(", "mode", ",", "type", ",", "alt_classes", ",", "bit_offset", ",", "zero_width_bitfields", ")", "!=", "n", ")", "zero_width_bitfields", "=", "<NUM_LIT>", ";", "else", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "if", "(", "classes", "[", "i", "]", "!=", "alt_classes", "[", "i", "]", ")", "{", "zero_width_bitfields", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "zero_width_bitfields"], "ground_truth": ["==", "<NUM_LIT>", ")", "{"], "File": "i386", "Func": "classify_argument", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16016, "Length": 74, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "(", "!", "IsSigned", "||", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Mul1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Op0", ",", "Op1", ")", ")", ";", "SDValue", "Mul2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Odd0", ",", "Odd1", ")", ")", ";", "SDValue", "Highs", ",", "Lows", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "else", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "if", "(", "IsSigned", "&&", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "VT", ")", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "ShAmt", ")", ",", "Op1", ")", ";", "SDValue", "T2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "ShAmt", ")", ",", "Op0", ")", ";", "SDValue", "Fixup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "T1", ",", "T2", ")", ";", "Highs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ","], "ground_truth": ["Highs", ",", "Fixup", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerMUL_LOHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16017, "Length": 365, "Cover_Rate": 0.627147766323024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "A", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS2", ".", "size", "(", ")", ";", "++", "i", ")", "{", "LatticeCell", "RC", ";", "bool", "Eval", "=", "constToInt", "(", "LS2", ".", "Values", "[", "i", "]", ",", "A", ")", "&&", "evaluateANDri", "(", "R1", ",", "A", ",", "Inputs", ",", "RC", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "Result", ".", "meet", "(", "RC", ")", ";", "}", "return", "!", "Result", "."], "ground_truth": ["isBottom", "(", ")", ";"], "File": "HexagonConstPropagation11", "Func": "evaluateANDrr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16018, "Length": 75, "Cover_Rate": 0.3440366972477064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_max_epi64", "(", "__m256i", "__A", ","], "ground_truth": ["__m256i", "__B", ")", "{"], "File": "avx512vlintrin", "Func": "_mm256_max_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16019, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "neg_src", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "wmode", ",", "src", ")", ";", "neg_src", "=", "gen_rtx_NEG", "(", "wmode", ",", "src", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "src", ",", "neg_src", ")", ")", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "}", "case", "PLUS", ":", "ldop_code", "=", "AARCH64_LDOP_PLUS", ";", "break", ";", "case", "IOR", ":", "ldop_code", "=", "AARCH64_LDOP_OR", ";", "break", ";", "case", "XOR", ":", "ldop_code", "=", "AARCH64_LDOP_XOR", ";", "break", ";", "case", "AND", ":", "{", "rtx", "not_src", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "wmode", ",", "src", ")", ";", "not_src", "=", "gen_rtx_NOT", "(", "wmode", ",", "src", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "src", ",", "not_src", ")", ")", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "}", "ldop_code", "=", "AARCH64_LDOP_BIC", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "aarch64_emit_atomic_load_op", "(", "ldop_code", ",", "mode", ",", "out_data", ",", "src", ",", "mem", ",", "model_rtx", ")", ";", "if", "(", "!", "out_result", ")", "return", ";", "if", "(", "short_mode", ")", "{", "src", "=", "gen_lowpart", "(", "wmode", ",", "src", ")", ";", "out_data", "=", "gen_lowpart", "(", "wmode", ",", "out_data", ")", ";", "out_result", "=", "gen_lowpart", "(", "wmode", ",", "out_result", ")", ";", "}", "x", "=", "NULL_RTX", ";", "switch", "(", "code", ")", "{", "case", "MINUS", ":", "case", "PLUS", ":", "x", "=", "gen_rtx_PLUS", "(", "wmode", ",", "out_data", ",", "src", ")", ";", "break", ";", "case", "IOR", ":", "x", "=", "gen_rtx_IOR", "(", "wmode", ",", "out_data", ",", "src", ")", ";", "break", ";", "case", "XOR", ":", "x", "=", "gen_rtx_XOR", "(", "wmode", ",", "out_data", ",", "src", ")", ";", "break", ";", "case", "AND", ":", "aarch64_emit_bic", "(", "wmode", ",", "out_result", ",", "out_data", ",", "src", ",", "<NUM_LIT>", ")", ";", "return", ";", "default", ":", "gcc_unreachable", "(", ")"], "ground_truth": [";"], "File": "aarch643", "Func": "aarch64_gen_atomic_ldop", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16020, "Length": 281, "Cover_Rate": 0.6069114470842333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "getType", "(", "ExtReg", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "ExtReg", ";", "Register", "NarrowReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "Copy", "=", "MIB", ".", "buildCopy", "(", "{", "NarrowReg", "}", ",", "{", "ExtReg", "}", ")", ";", "selectCopy", "(", "*", "Copy", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "return", "Copy", ".", "getReg", "("], "ground_truth": ["<NUM_LIT>", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "narrowExtendRegIfNeeded", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16021, "Length": 67, "Cover_Rate": 0.7052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vcaddq_rot270_x_f32", "(", "__a", ",", "__b", ",", "__p"], "ground_truth": [")", ";"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16022, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "{"], "File": "MBlazeRegisterInfo12", "Func": "getFrameRegister", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16023, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "sparc_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep", ",", "int", "cost", ")", "{", "switch", "(", "sparc_cpu", ")", "{", "case", "PROCESSOR_SUPERSPARC", ":", "cost", "=", "supersparc_adjust_cost", "(", "insn", ",", "link", ",", "dep", ",", "cost", ")", ";", "break", ";", "case", "PROCESSOR_HYPERSPARC", ":", "case", "PROCESSOR_SPARCLITE86X", ":", "cost", "=", "hypersparc_adjust_cost", "(", "insn", ",", "link", ",", "dep", ",", "cost", ")", ";", "break", ";", "default", ":", "break", ";", "}", "return", "cost"], "ground_truth": [";"], "File": "sparc3", "Func": "sparc_adjust_cost", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16024, "Length": 69, "Cover_Rate": 0.9857142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PICStyles", "::", "Style", "getPICStyle", "(", ")", "const", "{", "return", "PICStyle"], "ground_truth": [";"], "File": "X86Subtarget (2)", "Func": "getPICStyle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16025, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "abort", "(", ")"], "ground_truth": [";"], "File": "PPCAsmPrinter30", "Func": "enumRegToMachineReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16026, "Length": 35, "Cover_Rate": 0.3763440860215054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "("], "ground_truth": [")", ")", ";"], "File": "CAHPMCExpr", "Func": "visitUsedExpr", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16027, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "Inactive", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "markInstruction", "(", "DefMI", ",", "StateWWM", ",", "Worklist", ")", ";", "}", "}", "}", "SetInactiveInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVectorRegisters", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "markInstruction", "(", "MI", ",", "Flags", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "}", "if", "(", "GlobalFlags", "&", "StateWQM"], "ground_truth": [")", "{"], "File": "SIWholeQuadMode3", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16028, "Length": 254, "Cover_Rate": 0.40901771336553944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "args_so_far", "=", "pack_cumulative_args", "(", "&", "args_so_far_v", ")", ";", "regno", "=", "GP_ARG_FIRST", ";", "for", "(", "cur_arg", "=", "fnargs", ";", "cur_arg", "!=", "<NUM_LIT>", ";", "cur_arg", "=", "next_arg", ")", "{", "tree", "passed_type", "=", "DECL_ARG_TYPE", "(", "cur_arg", ")", ";", "machine_mode", "passed_mode", "=", "TYPE_MODE", "(", "passed_type", ")", ";", "rtx", "entry_parm", ";", "if", "(", "TREE_ADDRESSABLE", "(", "passed_type", ")", ")", "{", "passed_type", "=", "build_pointer_type", "(", "passed_type", ")", ";", "passed_mode", "=", "Pmode", ";", "}", "entry_parm", "=", "iq2000_function_arg", "(", "args_so_far", ",", "passed_mode", ",", "passed_type", ",", "true", ")", ";", "iq2000_function_arg_advance", "(", "args_so_far", ",", "passed_mode", ",", "passed_type", ",", "true", ")", ";", "next_arg", "=", "DECL_CHAIN", "(", "cur_arg", ")", ";", "if", "(", "entry_parm", "&&", "store_args_on_stack", ")", "{", "if", "(", "next_arg", "==", "<NUM_LIT>", "&&", "DECL_NAME", "(", "cur_arg", ")", "&&", "(", "strcmp", "(", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "cur_arg", ")", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "cur_arg", ")", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "last_arg_is_vararg_marker", "=", "<NUM_LIT>", ";", "break", ";", "}", "else", "{", "int", "words", ";", "gcc_assert", "(", "GET_CODE", "(", "entry_parm", ")", "==", "REG", ")", ";", "if", "(", "GET_MODE", "(", "entry_parm", ")", "==", "BLKmode", ")", "words", "=", "(", "int_size_in_bytes", "(", "passed_type", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "words", "=", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "entry_parm", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "entry_parm", ")", "+", "words", "-", "<NUM_LIT>", ";", "}", "}", "else", "{", "regno", "=", "GP_ARG_LAST", "+", "<NUM_LIT>", ";", "break", ";", "}", "}", "next_arg_reg", "=", "iq2000_function_arg", "(", "args_so_far", ",", "VOIDmode", ",", "void_type_node", ",", "true", ")", ";", "if", "(", "next_arg_reg", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "next_arg_reg", ")", "==", "PARALLEL", ")", "{", "rtvec", "adjust", "=", "XVEC", "(", "next_arg_reg", ",", "<NUM_LIT>", ")", ";", "int", "num", "=", "GET_NUM_ELEM", "(", "adjust", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "{", "rtx", "pattern", ";", "pattern", "=", "RTVEC_ELT", "(", "adjust", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "pattern", ")", ")", "!=", "ASHIFT", ")", "abort_with_insn", "(", "pattern", ",", "<STR_LIT>", ")", ";", "PUT_CODE", "(", "SET_SRC", "(", "pattern", ")", ",", "ASHIFTRT", ")", ";", "emit_insn", "(", "pattern", ")", ";", "}", "}", "tsize", "=", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "store_args_on_stack", "&&", "(", "stdarg_p", "(", "fntype", ")", "||", "last_arg_is_vararg_marker", ")", ")", "{", "int", "offset", "=", "(", "regno", "-", "GP_ARG_FIRST", ")", "*", "UNITS_PER_WORD", ";", "rtx", "ptr", "=", "stack_pointer_rtx", ";", "for", "(", ";", "regno", "<=", "GP_ARG_LAST", ";", "regno", "++", ")", "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "ptr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "gpr_mode", ",", "ptr", ")", ",", "gen_rtx_REG", "(", "gpr_mode", ",", "regno", ")", ")", ";", "offset", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "}", "}", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "adjustment_rtx", ",", "dwarf_pattern", ";", "rtx_insn", "*", "insn", ";", "if", "(", "tsize"], "ground_truth": [">", "<NUM_LIT>", ")", "{"], "File": "iq20006", "Func": "iq2000_expand_prologue", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16029, "Length": 475, "Cover_Rate": 0.6341789052069426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "LM32Subtarget", "Func": "getTargetLowering", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16030, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "pm", "&", "PM_read", ")", "emit_insn", "(", "gen_sel_truesi", "(", "tmp", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "nvptx_gen_wcast", "(", "tmp", ",", "pm", ",", "rep", ",", "data", ")", ")", ";", "if", "(", "pm", "&", "PM_write", ")", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_NE", "(", "BImode", ",", "tmp", ",", "const0_rtx", ")", ")", ")", ";", "res", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "}", "break", ";", "default", ":", "{", "rtx", "addr", "=", "data", "->", "ptr", ";", "if", "(", "!", "addr", ")", "{", "unsigned", "align", "=", "GET_MODE_ALIGNMENT", "(", "mode", ")", "/", "BITS_PER_UNIT", ";", "if", "(", "align", ">", "worker_bcast_align", ")", "worker_bcast_align", "=", "align", ";", "data", "->", "offset", "=", "(", "data", "->", "offset", "+", "align", "-", "<NUM_LIT>", ")", "&", "~", "(", "align", "-", "<NUM_LIT>", ")", ";", "addr", "=", "data", "->", "base", ";", "if", "(", "data", "->", "offset", ")", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ",", "GEN_INT", "(", "data", "->", "offset", ")", ")", ";", "}", "addr", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")"], "ground_truth": [";"], "File": "nvptx5", "Func": "nvptx_gen_wcast", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16031, "Length": 181, "Cover_Rate": 0.5435435435435435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "OpKind", "::"], "ground_truth": ["X2", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "TPCAsmParser", "Func": "CreateX2", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16032, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "context", "->", "bsp", "=", "context", "->", "regstk_top", "=", "(", "unsigned", "long", ")", "bsp", ";", "context", "->", "psp", "=", "(", "unsigned", "long", ")", "psp", ";", "context", "->", "rp", "=", "(", "unsigned", "long", ")", "rp", ";", "asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "context", "->", "sp", ")", ")", ";", "asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "context", "->", "pr", ")", ")", ";", "context", "->", "pri_unat_loc", "=", "&", "context", "->", "initial_unat", ";", "if", "(", "uw_frame_state_for", "(", "context", ",", "&", "fs", ")", "!=", "_URC_NO_REASON", ")", "abort"], "ground_truth": ["(", ")", ";"], "File": "unwind-ia64", "Func": "uw_init_context_1", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16033, "Length": 83, "Cover_Rate": 0.5608108108108109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vdupq_n_sv8hi", "("], "ground_truth": ["__a", ")", ";"], "File": "arm", "Func": "mve___arm_vdupq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16034, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "ret_type", ")", ";", "return", "<NUM_LIT>", ";", "}", "tree", "t", ";", "int", "i", ";", "tree", "type_arg_types", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "node", "->", "decl", ")", ")", ";", "bool", "decl_arg_p", "=", "(", "node", "->", "definition", "||", "type_arg_types", "==", "NULL_TREE", ")", ";", "for", "(", "t", "=", "(", "decl_arg_p", "?", "DECL_ARGUMENTS", "(", "node", "->", "decl", ")", ":", "type_arg_types", ")", ",", "i", "=", "<NUM_LIT>", ";", "t", "&&", "t", "!=", "void_list_node", ";", "t", "=", "TREE_CHAIN", "(", "t", ")", ",", "i", "++", ")", "{", "tree", "arg_type", "=", "decl_arg_p", "?", "TREE_TYPE", "(", "t", ")", ":", "TREE_VALUE", "(", "t", ")", ";", "switch", "(", "TYPE_MODE", "(", "arg_type", ")", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "arg_type", ")", ")", "break", ";", "default", ":", "if", "(", "clonei", "->", "args", "[", "i", "]", ".", "arg_type", "==", "SIMD_CLONE_ARG_TYPE_UNIFORM", ")", "break", ";", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "arg_type", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "TREE_PUBLIC", "(", "node", "->", "decl", ")", ")", "{", "if", "(", "TARGET_AVX512F", ")", "clonei", "->"], "ground_truth": ["vecsize_mangle", "=", "'e'", ";"], "File": "i386", "Func": "ix86_simd_clone_compute_vecsize_and_simdlen", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16035, "Length": 200, "Cover_Rate": 0.3003003003003003, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AliasResult", "<ISA_LIT>AAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ",", "AAQueryInfo", "&", "AAQI", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "AliasResult", "Result", "=", "getAliasResult", "(", "asA", ",", "asB", ")", ";", "if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";", "MemoryLocation", "A", "=", "LocA", ";", "MemoryLocation", "B", "=", "LocB", ";", "if", "(", "asA", "!=", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "std", "::", "swap", "(", "asA", ",", "asB", ")", ";", "std", "::", "swap", "(", "A", ",", "B", ")", ";", "}", "if", "(", "asA", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "&&", "(", "asB", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "asB", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "const", "auto", "*", "ObjA", "=", "getUnderlyingObject", "(", "A", ".", "Ptr", "->", "stripPointerCastsAndInvariantGroups", "(", ")", ")", ";", "if", "(", "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">"], "ground_truth": ["(", "ObjA", ")", ")", "{"], "File": "AMDGPUAliasAnalysis1", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16036, "Length": 162, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ELF", "&&", "RS6000_SYMBOL_REF_TLS_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "legitimate_indirect_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "mode_supports_pre_incdec_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "virtual_stack_registers_memory_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_small_data_p", "(", "mode", ",", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_constant_pool_address_p", "(", "x", ",", "mode", ",", "reg_ok_strict", "||", "lra_in_progress", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "reg_addr", "[", "mode", "]", ".", "fused_toc", "&&", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", "&&", "TARGET_QUAD_MEMORY", "&&", "TARGET_VSX_TIMODE", ")"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs60005", "Func": "rs6000_legitimate_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16037, "Length": 149, "Cover_Rate": 0.30785123966942146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "BCN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "minSplatBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "minSplatBits", "<", "<NUM_LIT>", ")", "minSplatBits", "=", "<NUM_LIT>", ";", "APInt", "APSplatBits", ",", "APSplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BCN", "->", "isConstantSplat", "(", "APSplatBits", ",", "APSplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "minSplatBits", ")", "||", "minSplatBits", "<", "SplatBitSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SplatBits", "=", "APSplatBits", ".", "getZExtValue", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "cerr", "<<", "<STR_LIT>", "<<", "VT", ".", "getMVTString", "(", ")", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "uint32_t", "Value32", "=", "uint32_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value32", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ",", "T", ",", "T", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "uint64_t", "f64val", "=", "uint64_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "f64val", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "short", "Value16", "=", "SplatBits", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "Value16", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "short", "Value16", "=", "SplatBits", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value16", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "T", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "unsigned", "(", "SplatBits", ")"], "ground_truth": [",", "VT", ".", "getVectorElementType", "(", ")", ")", ";"], "File": "SPUISelLowering4", "Func": "LowerBUILD_VECTOR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16038, "Length": 389, "Cover_Rate": 0.6730103806228374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "rtx", "offset", ";", "offset", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "got_symbol", ")", ",", "UNSPEC_LTREL_OFFSET", ")", ";", "offset", "=", "gen_rtx_CONST", "(", "Pmode", ",", "offset", ")", ";", "offset", "=", "force_const_mem", "(", "Pmode", ",", "offset", ")", ";", "emit_move_insn", "(", "got_rtx", ",", "offset", ")", ";", "offset", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ")", ",", "UNSPEC_LTREL_BASE", ")", ";", "offset", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "got_rtx", ",", "offset", ")", ";", "emit_move_insn", "(", "got_rtx", ","], "ground_truth": ["offset", ")", ";"], "File": "s3904", "Func": "s390_load_got", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16039, "Length": 86, "Cover_Rate": 0.5341614906832298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVGPRToSGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ")", "{", "return", "SrcRC", "!=", "&", "<STR_LIT>", "&&", "TRI", ".", "isSGPRClass", "("], "ground_truth": ["DstRC", ")", "&&", "TRI", ".", "hasVectorRegisters", "(", "SrcRC", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16040, "Length": 40, "Cover_Rate": 0.9302325581395349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "bool", "is<ISA_LIT>64", "=", "PtrVT", "==", "<STR_LIT>", ";", "unsigned", "FrameReg", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ","], "ground_truth": ["PtrVT", ")", ";"], "File": "PPCISelLowering130", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16041, "Length": 81, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "I", "->", "isBranch", "(", ")", ")", "{", "if", "(", "TBB", ")", "return", "nullptr", ";", "CC", "=", "<STR_LIT>", "(", "*", "I", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "BrInstr", "=", "&", "*", "I", ";", "continue", ";", "}", "if", "(", "analyzeCompare", "(", "*", "I", ",", "SrcReg", ",", "CmpValue", ")", ")", "{", "if", "(", "CmpInstr", ")", "return", "nullptr", ";", "CmpInstr", "=", "&", "*", "I", ";", "continue", ";", "}", "CmpBrOnly", "=", "false", ";", "break", ";", "}", "if", "(", "!", "TBB", "||", "!", "FBB", "||", "!", "CmpInstr", ")", "return", "nullptr", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>"], "ground_truth": [";"], "File": "X86CondBrFolding", "Func": "analyzeMBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16042, "Length": 142, "Cover_Rate": 0.3397129186602871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int"], "ground_truth": [">", "Mask", ",", "EVT", "VT", ")", "const", "{"], "File": "HexagonISelLowering27", "Func": "isShuffleMaskLegal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16043, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Op", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "TargetLowering", "::", "isTypeDesirableForOp", "(", "Op", ",", "VT"], "ground_truth": [")", ";"], "File": "SIISelLowering (2)3", "Func": "isTypeDesirableForOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16044, "Length": 33, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")"], "ground_truth": [")", "{"], "File": "AMDGPUMCInstLower4", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16045, "Length": 175, "Cover_Rate": 0.3147482014388489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxDisp", "(", ")"], "ground_truth": ["const", "{"], "File": "MipsConstantIslandPass (2)1", "Func": "getMaxDisp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16046, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewBV", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "Ops", ")", ")", ";", "SDValue", "Dup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewBV", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Dup", ")", ";", "}", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Zeroable", ",", "Undefs", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "Undefs", "[", "i", "]", "=", "Elt", ".", "isUndef", "(", ")", ";", "Zeroable", "[", "i", "]", "=", "(", "Elt", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Elt", ")", ")", ";", "}", "assert", "(", "Zeroable", ".", "size", "(", ")", "-", "Zeroable", ".", "count", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "FirstNonZero", ";", "unsigned", "FirstNonZeroIdx", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "{", "FirstNonZero", "=", "Elt", ";", "FirstNonZeroIdx", "=", "i", ";", "}", "}", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "FirstNonZero", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "V1", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Elt", ";", "unsigned", "EltMaskIdx", ",", "EltIdx", ";", "int", "Mask", "[", "<NUM_LIT>", "]"], "ground_truth": [";"], "File": "X86ISelLowering (2)5", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16047, "Length": 293, "Cover_Rate": 0.3344748858447489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setOffset", "(", "int64_t", "O", ")", "{", "Offset", "="], "ground_truth": ["O", ";"], "File": "AArch64FastISel (2)", "Func": "setOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16048, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", "->", "getOpcode", "(", ")"], "ground_truth": ["==", "<STR_LIT>", ")", ")", ";"], "File": "HexagonVLIWPacketizer55", "Func": "IsIndirectCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16049, "Length": 23, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_Device", ":", "assert", "(", "Outs", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";", "assert", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Flag", ";", "unsigned", "reg", "=", "<STR_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRetReg", "(", "reg", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")"], "ground_truth": [".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "reg", ")", ";"], "File": "PTXISelLowering2", "Func": "LowerReturn", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16050, "Length": 128, "Cover_Rate": 0.44755244755244755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint64_t", "clearUnusedBits", "(", "uint64_t", "Val", ",", "unsigned", "Size", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "Val"], "ground_truth": [")", ")", "{"], "File": "SIISelLowering10", "Func": "clearUnusedBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16051, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFlatScratchSVSMode", "(", ")", "const", "{", "return", "GFX940Insts"], "ground_truth": [";"], "File": "GCNSubtarget", "Func": "hasFlatScratchSVSMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16052, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")"], "ground_truth": ["const", "{"], "File": "OR1KAsmParser", "Func": "getEndLoc", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16053, "Length": 6, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtVOP3", "(", "Inst", ",", "Operands", ",", "OptionalIdx"], "ground_truth": [")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16054, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ","], "ground_truth": ["OS", ",", "true", ")", ";"], "File": "TriCoreELFObjectWriter", "Func": "createTriCoreELFObjectWriter", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16055, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "SDValue", "*", "getNormalLoadInput", "(", "const", "SDValue", "&", "Op", ",", "bool", "&", "IsPermuted", ")", "{", "const", "SDValue", "*", "InputLoad", "=", "&", "Op", ";", "if", "(", "InputLoad", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "InputLoad", "=", "&", "InputLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InputLoad", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "InputLoad", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "IsPermuted", "=", "InputLoad", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "InputLoad", "=", "&", "InputLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "InputLoad", "->", "getOpcode", "(", ")"], "ground_truth": ["!=", "<STR_LIT>", ")", "return", "nullptr", ";"], "File": "PPCISelLowering100", "Func": "getNormalLoadInput", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16056, "Length": 97, "Cover_Rate": 0.7293233082706767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetID", "::", "setTargetIDFromTargetIDStream", "(", "StringRef", "TargetID", ")", "{", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "TargetIDSplit", ";", "TargetID", ".", "split", "(", "TargetIDSplit"], "ground_truth": [",", "':'", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "setTargetIDFromTargetIDStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16057, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", ".", "get", "(", ")", ",", "Args", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op"], "ground_truth": [")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16058, "Length": 45, "Cover_Rate": 0.6617647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "M88kAsmParser", "Func": "addBFOffsetOperands", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16059, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SmallVectorImpl", "<", "Register", ">", "&", "getMustSaveCRs", "("], "ground_truth": [")", "const", "{"], "File": "PPCMachineFunctionInfo1", "Func": "getMustSaveCRs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16060, "Length": 11, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getFlags", "(", ")", "&", "<STR_LIT>"], "ground_truth": [";"], "File": "X86MCTargetDesc13", "Func": "hasLockPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16061, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16062, "Length": 71, "Cover_Rate": 0.71, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "RegKind_ACC", ",", "RegInfo", ",", "S", ","], "ground_truth": ["E", ",", "Parser", ")", ";"], "File": "MipsAsmParser1", "Func": "CreateACCReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16063, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "tmp", "=", "(", "S", "<<", "<NUM_LIT>", ")", "|", "(", "I1", "<<", "<NUM_LIT>", ")", "|", "(", "I2", "<<", "<NUM_LIT>", ")", "|", "(", "imm10", "<<", "<NUM_LIT>", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "tmp", "<<", "<NUM_LIT>", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ","], "ground_truth": ["Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16064, "Length": 76, "Cover_Rate": 0.40641711229946526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "desc_spill_base", "(", "unw_word", "pspoff", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "sr", "->", "spill_offset", "=", "<NUM_LIT>"], "ground_truth": ["-", "<NUM_LIT>", "*", "pspoff", ";"], "File": "unwind-ia64", "Func": "desc_spill_base", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16065, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineCFGStructurizer", "::", "replaceInstrUseOfBlockWith", "(", "MachineBasicBlock", "*", "SrcMBB", ",", "MachineBasicBlock", "*", "OldMBB", ",", "MachineBasicBlock", "*"], "ground_truth": ["NewBlk", ")", "{"], "File": "R600MachineCFGStructurizer", "Func": "replaceInstrUseOfBlockWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16066, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "F", "||", "isKernelCC", "(", "F", ")", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "User", "*", "V", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "Visited", ".", "insert", "(", "V", ")", ";", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", "->", "stripPointerCasts", "(", ")", ")", ")", "{", "if", "(", "UsedList", ".", "contains", "(", "G", ")", ")", "{", "continue", ";", "}", "}", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "const", "Function", "*", "UF", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "UF", "==", "F", ")", "{", "Ret", "=", "true", ";", "}", "else", "if", "(", "!", "F", ")", "{", "Ret", "|=", "!", "isKernelCC", "(", "UF", ")", ";", "}", "continue", ";", "}", "if", "(", "auto", "*", "E", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "if", "(", "F", ")", "{", "if", "(", "!", "isUsedOnlyFromFunction", "(", "E", ",", "F", ")", ")", "return", "false", ";", "}", "for", "(", "const", "User", "*", "U", ":", "E", "->", "users", "(", ")", ")", "{", "if", "(", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "{", "Stack", ".", "push_back", "(", "U", ")", ";", "}", "}", "continue", ";", "}", "return", "!"], "ground_truth": ["F", ";"], "File": "AMDGPULDSUtils3", "Func": "shouldLowerLDSToStruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16067, "Length": 205, "Cover_Rate": 0.7735849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "<STR_LIT>"], "ground_truth": ["<STR_LIT>", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16068, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "OS", "<<", "(", "char", ")", "(", "Bits", ">>", "<NUM_LIT>", ")", ";", "Bits", "<<=", "<NUM_LIT>", ";", "}", "++", "MCNumEmitted"], "ground_truth": [";"], "File": "PPCMCCodeEmitter22", "Func": "EncodeInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16069, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "UseCopy", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src1", "->", "isImm", "(", ")", ")", "{", "int32_t", "NewImm", ";", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "std", "::", "swap", "(", "Src0Idx", ",", "Src1Idx", ")", ";", "}", "int32_t", "Src1Val", "=", "static_cast", "<", "int32_t", ">", "(", "Src1", "->", "getImm", "(", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Src1Val", "==", "<NUM_LIT>", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "<NUM_LIT>", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src1Val", "==", "<NUM_LIT>", ")", "{", "MI", "->", "RemoveOperand", "(", "Src0Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "("], "ground_truth": ["getMovOpc", "(", "Opc", "==", "<STR_LIT>", ")", ")", ")", ";"], "File": "SIFoldOperands", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16070, "Length": 342, "Cover_Rate": 0.4665757162346521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "CRRegs", "[", "getCRBitMask", "("], "ground_truth": [")", "]", ")", ")", ";"], "File": "PPCAsmParser (2)1", "Func": "addCRBitMaskOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16071, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "assert", "(", "STI", ".", "isTargetWin64", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MF", ".", "hasWinCFI", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "*", "NextMBB", "=", "MBB", ".", "getNextNode", "(", ")", ";", "if", "(", "NextMBB", "&&", "!", "NextMBB", "->", "isEHFuncletEntry", "(", ")", ")", "continue", ";", "auto", "LastRealInstr", "=", "llvm", "::", "find_if", "(", "reverse", "(", "MBB", ")", ",", "isRealInstruction", ")", ";", "bool", "IsEmpty", "=", "LastRealInstr", "==", "MBB", ".", "rend", "(", ")", ";", "bool", "IsCall", "=", "!", "IsEmpty", "&&", "isCallInstruction", "(", "*", "LastRealInstr", ")", ";", "if", "(", "IsEmpty", "||", "IsCall", ")", "{", "LLVM_DEBUG", "(", "{", "if", "(", "IsCall", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LastRealInstr", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MBB", ".", "dump", "(", ")", ";", "}", "}", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "="], "ground_truth": ["MBB", ".", "end", "(", ")", ";"], "File": "X86AvoidTrailingCall4", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16072, "Length": 173, "Cover_Rate": 0.6784313725490196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "TargetAsmBackend", "::", "getFixupKindInfo", "("], "ground_truth": ["Kind", ")", ";"], "File": "PPCAsmBackend6", "Func": "getFixupKindInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16073, "Length": 69, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "OptimizeShuf", ";", "Value", "*", "Temp", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "VecElems", "/", "<NUM_LIT>", ")", "*", "Stride", ";", "i", "+=", "<NUM_LIT>", ")", "{", "genShuffleBland", "(", "VT", ",", "VPShuf", ",", "OptimizeShuf", ",", "(", "i", "/", "Stride", ")", "*", "<NUM_LIT>", ",", "(", "i", "+", "<NUM_LIT>", ")", "/", "Stride", "*", "<NUM_LIT>", ")", ";", "Temp", "[", "i", "/", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "%", "Stride", "]", ",", "Vec", "[", "(", "i", "+", "<NUM_LIT>", ")", "%", "Stride", "]", ",", "OptimizeShuf", ")", ";", "OptimizeShuf", ".", "clear", "(", ")", ";", "}", "if", "(", "VecElems", "==", "<NUM_LIT>", ")", "{", "std", "::", "copy", "(", "Temp", ",", "Temp", "+", "Stride", ",", "TransposedMatrix", ".", "begin", "(", ")", ")", ";", "return", ";", "}", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Stride", ";", "i", "++", ")", "TransposedMatrix", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Temp", "[", "<NUM_LIT>", "*", "i", "]", ","], "ground_truth": ["Temp", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", ",", "Concat", ")", ";"], "File": "X86InterleavedAccess10", "Func": "reorderSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16074, "Length": 174, "Cover_Rate": 0.6796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "canReserveResourcesForConstExt", "(", "MachineInstr", "*", "MI", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "QII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "TII", ";", "assert", "(", "QII", "->", "isExtended", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "PseudoMI", "=", "MF", "->", "CreateMachineInstr", "(", "QII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getDebugLoc"], "ground_truth": ["(", ")", ")", ";"], "File": "HexagonVLIWPacketizer27", "Func": "canReserveResourcesForConstExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16075, "Length": 70, "Cover_Rate": 0.7526881720430108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "ELF", "::", "R_<ISA_LIT>_REL24", ":", "unsigned", "Other", "=", "MCELF", "::", "getOther", "(", "SD"], "ground_truth": [")", "<<", "<NUM_LIT>", ";"], "File": "PPCELFObjectWriter20", "Func": "needsRelocateWithSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16076, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "::", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "<ISA_LIT>MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "<STR_LIT>", ")", ",", "ScratchRSrcReg", "(", "<STR_LIT>", ")", ",", "ScratchWaveOffsetReg", "(", "<STR_LIT>", ")", ",", "FrameOffsetReg", "(", "<STR_LIT>", ")", ",", "StackPtrOffsetReg", "(", "<STR_LIT>", ")", ",", "PrivateSegmentBufferUserSGPR", "(", "<STR_LIT>", ")", ",", "DispatchPtrUserSGPR", "(", "<STR_LIT>", ")", ",", "QueuePtrUserSGPR", "(", "<STR_LIT>", ")", ",", "KernargSegmentPtrUserSGPR", "(", "<STR_LIT>", ")", ",", "DispatchIDUserSGPR", "(", "<STR_LIT>", ")", ",", "FlatScratchInitUserSGPR", "(", "<STR_LIT>", ")", ",", "PrivateSegmentSizeUserSGPR", "(", "<STR_LIT>", ")", ",", "GridWorkGroupCountXUserSGPR", "(", "<STR_LIT>", ")", ",", "GridWorkGroupCountYUserSGPR", "(", "<STR_LIT>", ")", ",", "GridWorkGroupCountZUserSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupIDXSystemSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupIDYSystemSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupIDZSystemSGPR", "(", "<STR_LIT>", ")", ",", "WorkGroupInfoSystemSGPR", "(", "<STR_LIT>", ")", ",", "PrivateSegmentWaveByteOffsetSystemSGPR", "(", "<STR_LIT>", ")", ",", "WorkItemIDXVGPR", "(", "<STR_LIT>", ")", ",", "WorkItemIDYVGPR", "(", "<STR_LIT>", ")", ",", "WorkItemIDZVGPR", "(", "<STR_LIT>", ")", ",", "P<ISA_LIT>nputAddr", "(", "<NUM_LIT>", ")", ",", "P<ISA_LIT>nputEnable", "(", "<NUM_LIT>", ")", ",", "ReturnsVoid", "(", "true", ")", ",", "FlatWorkGroupSizes", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "WavesPerEU", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "DebuggerWorkGroupIDStackObjectIndices", "(", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ",", "DebuggerWorkItemIDStackObjectIndices", "(", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ",", "LDSWaveSpillSize", "(", "<NUM_LIT>", ")", ",", "NumUserSGPRs", "(", "<NUM_LIT>", ")", ",", "NumSystemSGPRs", "(", "<NUM_LIT>", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "HasNonSpillStackObjects", "(", "false", ")", ",", "NumSpilledSGPRs", "(", "<NUM_LIT>", ")", ",", "NumSpilledVGPRs", "(", "<NUM_LIT>", ")", ",", "PrivateSegmentBuffer", "(", "false", ")", ",", "DispatchPtr", "(", "false", ")", ",", "QueuePtr", "(", "false", ")", ",", "KernargSegmentPtr", "(", "false", ")", ",", "DispatchID", "(", "false", ")", ",", "FlatScratchInit", "(", "false", ")", ",", "GridWorkgroupCountX", "(", "false", ")", ",", "GridWorkgroupCountY", "(", "false", ")", ",", "GridWorkgroupCountZ", "(", "false", ")", ",", "WorkGroupIDX", "(", "false", ")", ",", "WorkGroupIDY", "(", "false", ")", ",", "WorkGroupIDZ", "(", "false", ")", ",", "WorkGroupInfo", "(", "false", ")", ",", "PrivateSegmentWaveByteOffset", "(", "false", ")", ",", "WorkItemIDX", "(", "false", ")", ",", "WorkItemIDY", "(", "false", ")", ",", "WorkItemIDZ", "(", "false", ")", ",", "ImplicitBufferPtr", "(", "false", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "FlatWorkGroupSizes", "=", "ST", ".", "getFlatWorkGroupSizes", "(", "*", "F", ")", ";", "WavesPerEU", "=", "ST", ".", "getWavesPerEU", "(", "*", "F", ")", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "<STR_LIT>", ";", "ScratchWaveOffsetReg", "=", "<STR_LIT>", ";", "FrameOffsetReg", "=", "<STR_LIT>", ";", "StackPtrOffsetReg", "=", "<STR_LIT>", ";", "PrivateSegmentWaveByteOffsetSystemSGPR", "=", "ScratchWaveOffsetReg", ";", "}", "CallingConv", "::", "ID", "CC", "="], "ground_truth": ["F", "->", "getCallingConv", "(", ")", ";"], "File": "SIMachineFunctionInfo42", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16077, "Length": 400, "Cover_Rate": 0.4728132387706856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB"], "ground_truth": [",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{"], "File": "PPCInstrInfo107", "Func": "insertNoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16078, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_nor", "(", "qword", "a"], "ground_truth": [",", "qword", "b", ")", "{"], "File": "si2vmx", "Func": "si_nor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16079, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getParser", "(", ")", ".", "getTok", "(", ")"], "ground_truth": [".", "getLoc", "(", ")", ";"], "File": "BPFAsmParser", "Func": "getLoc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16080, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "("], "ground_truth": [")", ",", "getPointerTy", "(", ")", ")", ";"], "File": "MBlazeISelLowering5", "Func": "LowerVASTART", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16081, "Length": 50, "Cover_Rate": 0.4132231404958678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DeadInstrs", ".", "insert", "(", "&", "Tail", ")", ";", "MRI", "->", "replaceRegWith", "(", "Tail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "LoADDI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "HiLUI"], "ground_truth": ["<<", "<STR_LIT>", "<<", "LoADDI", ";", ")", ";"], "File": "RISCVMergeBaseOffset4", "Func": "foldOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16082, "Length": 57, "Cover_Rate": 0.49137931034482757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case"], "ground_truth": ["<STR_LIT>", ":"], "File": "AArch64AdvSIMDScalarPass23", "Func": "getTransformOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16083, "Length": 24, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "kb", "!=", "ke", ";", "++", "kb", ")", "{", "<ISA_LIT>Kernel", "*", "ptr", "=", "kb", "->", "getValue", "(", ")", ";", "delete"], "ground_truth": ["ptr", ";"], "File": "HSAILModuleInfo", "Func": "~HSAILModuleInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16084, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "(", "LD", "->", "getAlignment", "(", ")", ">=", "MemVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "||", "(", "(", "MemVT", "!=", "<STR_LIT>", ")", "&&", "(", "MemVT", "!=", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLittle", "=", "Subtarget", "->", "isLittle", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "<STR_LIT>", "ExtType", "=", "LD", "->", "getExtensionType", "(", ")", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ",", "Undef", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", ")", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "ExtType", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "LDL", "=", "createLoadLR", "(", "<STR_LIT>", ",", "DAG", ",", "LD", ",", "Chain", ",", "Undef", ",", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "createLoadLR", "(", "<STR_LIT>", ",", "DAG", ",", "LD", ",", "LDL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "LDL", ",", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "SDValue", "LWL", "=", "createLoadLR", "(", "<STR_LIT>", ",", "DAG", ",", "LD", ",", "Chain", ",", "Undef", ",", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "LWR", "=", "createLoadLR", "(", "<STR_LIT>", ",", "DAG", ",", "LD", ",", "LWL", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "LWL", ",", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "||", "(", "ExtType", "==", "<STR_LIT>", ")", "||", "("], "ground_truth": ["ExtType", "==", "<STR_LIT>", ")", ")", "return", "LWR", ";"], "File": "MipsISelLowering85", "Func": "lowerLOAD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16085, "Length": 253, "Cover_Rate": 0.6246913580246913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu7ExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "addu7ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16086, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel"], "ground_truth": ["(", "TM", ")", ";"], "File": "MipsISelDAGToDAG11", "Func": "createMipsISelDag", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16087, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "STI", "->", "hasV8MMainlineOps", "(", ")", ")", "CMSERestoreFPRegsV8", "(", "MBB", ",", "MBBI", ",", "DL"], "ground_truth": [",", "AvailableRegs", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSERestoreFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16088, "Length": 20, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "machine_mode", "field_mode", "=", "VOIDmode", ";", "int", "field_count", "=", "rs6000_aggregate_candidate", "(", "type", ",", "&", "field_mode", ")", ";", "if", "(", "field_count", ">", "<NUM_LIT>", ")", "{", "int", "n_regs", "=", "(", "SCALAR_FLOAT_MODE_P", "(", "field_mode", ")", "?", "(", "GET_MODE_SIZE", "(", "field_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "field_count", "*", "n_regs", "<=", "AGGR_ARG_NUM_REG", ")", "{", "if", "(", "elt_mode", ")", "*", "elt_mode", "=", "field_mode", ";", "if", "(", "n_elts", ")", "*", "n_elts", "=", "field_count", ";", "return", "true", ";", "}", "}", "}", "if", "(", "elt_mode", ")", "*"], "ground_truth": ["elt_mode", "=", "mode", ";"], "File": "rs60005", "Func": "rs6000_discover_homogeneous_aggregate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16089, "Length": 102, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ",", "bool", "&", "UseOneConstNR", ",", "bool", "Reciprocal", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRSQRTES", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRSQRTE", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", ")", "{", "if", "(", "RefinementSteps", "==", "ReciprocalEstimate", "::", "Unspecified", ")", "RefinementSteps", "=", "getEstimateRefinementSteps", "(", "VT", ",", "Subtarget", ")", ";", "UseOneConstNR", "=", "!", "Subtarget", ".", "needsTwoConstNR", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "PPCISelLowering101", "Func": "getSqrtEstimate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16090, "Length": 161, "Cover_Rate": 0.9147727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction"], "ground_truth": ["*", "MF", ")", "const", "{"], "File": "SNESRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16091, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Strex", "=", "<STR_LIT>", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Type", "*", "Tys", "[", "]", "=", "{"], "ground_truth": ["Addr", "->", "getType", "(", ")", "}", ";"], "File": "ARMISelLowering (2)6", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16092, "Length": 150, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "GS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "LS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "}", "unsigned", "NumUsedVgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_<ISA_LIT>ZE", ";", "unsigned", "NumUsedSgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_<ISA_LIT>ZE", ";", "PALMetadataMap", "[", "NumUsedVgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ";", "PALMetadataMap", "[", "NumUsedSgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ";", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B84C_SCRATCH_EN", "(", "<NUM_LIT>", ")", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo"], "ground_truth": [".", "ScratchSize", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter55", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16093, "Length": 210, "Cover_Rate": 0.5497382198952879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "std", "::", "numeric_limits", "<", "double", ">", "::", "quiet_NaN", "(", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "IsNegative", ")", "Val", "=", "-", "Val", ";", "Operands", ".", "push_back", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Flt", ".", "getLoc", "(", ")", ",", "Flt", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "Val", "}", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "WebAssemblyAsmParser", "Func": "parseSpecialFloatMaybe", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16094, "Length": 70, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtusepi16_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "__builtin_ia32_pmovuswb128mem_mask", "(", "(", "__v8qi", "*", ")", "__P", ",", "(", "__v8hi", ")"], "ground_truth": ["__A", ",", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_cvtusepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16095, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseMSA128HRegs", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "parseMSARegs", "(", "Operands", ",", "("], "ground_truth": ["int", ")", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser29", "Func": "parseMSA128HRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16096, "Length": 27, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "Reg", ";", "if", "(", "FuncInfo", ".", "Fn", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "<NUM_LIT>", ",", "Attribute", "::", "SExt"], "ground_truth": [")", ")", "Reg", "=", "getRegForSignedValue", "(", "RV", ")", ";"], "File": "WebAssemblyFastISel27", "Func": "selectRet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16097, "Length": 109, "Cover_Rate": 0.30193905817174516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UCB_SAVED_CALLSITE_ADDR", "(", "ucbp", ")", "=", "vrs", "->", "core", ".", "r", "[", "R_PC", "]", ";", "pr_result", "=", "(", "(", "personality_routine", ")", "UCB_PR_ADDR", "(", "ucbp", ")", ")", "(", "_US_UNWIND_FRAME_STARTING", ",", "ucbp", ",", "(", "_Unwind_Context", "*", ")", "vrs", ")", ";", "}", "while", "(", "pr_result", "=="], "ground_truth": ["_URC_CONTINUE_UNWIND", ")", ";"], "File": "unwind-arm", "Func": "unwind_phase2", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16098, "Length": 45, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "TOYISelLowering1", "Func": "getTargetNodeName", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16099, "Length": 22, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "RHS", ")", ";", "return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ",", "LHS", ",", "RHS", ",", "AN", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "N", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "if", "(", "AN", "->", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "&&", "AN", "->", "getSyncScopeID", "(", ")", "==", "SyncScope", "::", "System", ")", "{", "SDValue", "NewChain", "=", "emitLockedStackOp", "(", "DAG", ",", "Subtarget", ",", "Chain", ",", "DL", ")", ";", "assert", "(", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "NewChain", ")", ";", "}", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ","], "ground_truth": ["DL", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerAtomicArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16100, "Length": 208, "Cover_Rate": 0.5445026178010471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>BranchDelayReducer"], "ground_truth": ["(", "TargetMachine", "&", "tm", ")", "{"], "File": "BranchDelayExpansion", "Func": "createTMS320C64XBranchDelayReducer", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16101, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "N", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "Opc", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "||", "!", "WasTruncated", ")", "{", "Op", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "!", "WasTruncated", ";", "}", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "N", "."], "ground_truth": ["getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelDAGToDAG (2)1", "Func": "selectRelocImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16102, "Length": 78, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ELF<ISA_LIT>AsmBackend", "::", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "const", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "if", "(", "(", "uint32_t", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", ")", "IsResolved", "=", "false", ";", "if", "(", "IsResolved", ")", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", "."], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "AArch64AsmBackend25", "Func": "processFixupValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16103, "Length": 77, "Cover_Rate": 0.9625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return"], "ground_truth": ["false", ";"], "File": "NyuziTargetMachine", "Func": "isMachineVerifierClean", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16104, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")"], "ground_truth": ["->", "hasVarSizedObjects", "(", ")", ";"], "File": "MSP430RegisterInfo10", "Func": "hasReservedCallFrame", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16105, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "args_so_farp", "->", "regs", "+", "<NUM_LIT>", "<", "MMIX_MAX_ARGS_IN_REGS", ")", "*", "pretend_sizep", "=", "(", "MMIX_MAX_ARGS_IN_REGS", "-", "(", "args_so_farp", "->", "regs", "+", "<NUM_LIT>", ")", ")", "*", "<NUM_LIT>", ";", "if", "(", "(", "<NUM_LIT>", "+", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "mode", ",", "vartype", ")", ")", ")"], "ground_truth": ["/", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ")", ";"], "File": "mmix3", "Func": "mmix_setup_incoming_varargs", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16106, "Length": 51, "Cover_Rate": 0.6710526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "mii", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "sti", ",", "mii", ")", ",", "Parser", "(", "Parser", ")", ",", "Lexer", "(", "Parser", ".", "getLexer", "(", ")", ")", ",", "LastLabel", "(", "nullptr", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "sti", ".", "getFeatureBits", "(", ")"], "ground_truth": [")", ")", ";"], "File": "WebAssemblyAsmParser12", "Func": "WebAssemblyAsmParser", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16107, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeHIRegsDSPRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ","], "ground_truth": ["<STR_LIT>", ",", "RegNo", ")", ";"], "File": "MipsDisassembler19", "Func": "DecodeHIRegsDSPRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16108, "Length": 43, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", ".", "bitwiseIsEqual", "(", "LegalFPImmediates", "[", "i", "]", ")", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "X86ISelLowering (2)", "Func": "isFPImmLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16109, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "WaterBB", ")", "<<", "<STR_LIT>", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "CloserWater", "&&", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CloserWater", "&&", "BestGrowth", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass23", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16110, "Length": 208, "Cover_Rate": 0.8221343873517787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return"], "ground_truth": ["res", ";"], "File": "ushmedia", "Func": "sh_media_MMULFX_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16111, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}